(57)【要約】【課題】低消費電力化が可能な可変利得増幅器を提供する。【解決手段】電圧制御電流回路１１は、基準電圧Ｖｒｅｆの増大に比例して、中間制御電流Ｉ１を増加させる。抵抗素子１４は、中間制御電流Ｉ１をトランスコンダクタ１５Ａの入力電圧に変換する。トランスコンダクタ１５Ａは、この入力電圧を受けて、利得制御電流ＩｇｍｒをノードＮ１に帰還する。利得制御電流Ｉｇｍｒは抵抗素子１７を流れ、ノードＮ１の電圧は、基準電圧Ｖｒｅｆと等しくなるように帰還制御される。【選択図】        図２
2004364174.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を可変の利得により増幅する増幅回路と、
基準電圧を受けて前記可変の利得を制御する制御回路とを備え、
前記制御回路は、
制御電圧に応じた中間制御電流を出力する電圧制御電流回路と、
前記中間制御電流を電圧に変換する第１の抵抗素子と、
前記第１の抵抗素子によって変換された電圧を受けて利得制御電流を出力する第１の電圧電流変換回路と、
前記利得制御電流を電圧に変換する第２の抵抗素子とを含み、
前記基準電圧と前記第２の抵抗素子によって変換された電圧との差電圧が前記電圧制御電流回路に前記制御電圧として印加され、これにより前記中間制御電流は前記制御電圧に比例して変化する、可変利得増幅器。
【請求項２】
前記増幅回路は、
前記中間制御電流に比例した制御電流を電圧に変換する第３の抵抗素子と、
前記第３の抵抗素子によって変換された電圧を受けて、前記入力信号の電流値に応じた出力信号を出力する第２の電圧電流変換回路とを含み、
前記第２の電圧電流変換回路は、前記第１の電圧電流変換回路と等価である、請求項１に記載の可変利得増幅器。
【請求項３】
入力信号を可変の利得により増幅する増幅回路と、
可変制御電圧を受けて前記可変の利得を制御する制御回路とを備え、
前記制御回路は、
制御電圧に応じた中間制御電流を出力する電圧制御電流回路と、
前記中間制御電流を電圧に変換する第１の抵抗素子と、
前記第１の抵抗素子によって変換された電圧を受けて利得制御電流を出力する第１の可変利得回路と、
前記利得制御電流を電圧に変換する第２の抵抗素子とを含み、
前記可変制御電圧と前記第２の抵抗素子によって変換された電圧との差電圧が前記電圧制御電流回路に前記制御電圧として印加され、これにより前記中間制御電流は前記制御電圧に比例して変化する、可変利得増幅器。
【請求項４】
前記増幅回路は、
前記中間制御電流に比例した制御電流を電圧に変換する第３の抵抗素子と、
前記第３の抵抗素子によって変換された電圧を受けて、前記入力信号の電圧値に応じた出力信号を出力する第２の可変利得回路とを含み、
前記第２の可変利得回路は、前記第１の可変利得回路と等価である、請求項３に記載の可変利得増幅器。
【請求項５】
前記第１および第２の可変利得回路は、
前記第１の抵抗素子によって変換された電圧を受けて利得制御電流を出力する、カスコード接続された第１および第２の電圧電流変換回路と、
前記第１および第２の電圧電流変換回路に制御入力電流を供給する第３の電圧電流変換回路とを含む、請求項３または４に記載の可変利得増幅器。
【請求項６】
前記第１〜第３の電圧電流変換回路は、バイポーラトランジスタによって構成される、請求項５に記載の可変利得増幅器。
【請求項７】
前記第１〜第３の電圧電流変換回路は、ＭＯＳトランジスタによって構成される、請求項５に記載の可変利得増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、可変利得増幅器に関し、より特定的には、無線通信機器に用いられる可変利得増幅器に関する。
【０００２】
【従来の技術】
無線通信機器に用いられる半導体回路、たとえば可変利得増幅器では、利得が温度に依存しないことが望まれる。
【０００３】
特許文献１に記載された、従来の可変利得増幅器の一部であるバイアス電流供給回路は、入力された差電圧を、動作電流により制御される電圧電流変換率で決定された電流値に変換する電圧電流変換回路と、所定の電流値を出力する定電流回路と、上記電圧電流変換回路の出力電流と上記定電流回路の出力電流との大小を比較する比較回路と、その比較回路の出力により上記電圧電流変換回路の動作電流を制御する帰還回路とを備え、上記比較回路の出力を、同一半導体基板上に形成された被バイアス回路に対するバイアス電流供給信号としている。
【０００４】
【特許文献１】
特開平１０−１１２６１４号公報
【０００５】
【発明が解決しようとする課題】
特許文献１に記載された、従来の可変利得増幅器の一部であるバイアス電流供給回路は、温度に依存しない利得を得ることが可能であるが、電流値の比較的大きなバイアス電流を扱うために消費電力が増大するという問題があった。
【０００６】
それゆえに、この発明の目的は、低消費電力化が可能な可変利得増幅器を提供することである。
【０００７】
【課題を解決するための手段】
この発明による可変利得増幅器は、入力信号を可変の利得により増幅する増幅回路と、基準電圧を受けて可変の利得を制御する制御回路とを備える。制御回路は、制御電圧に応じた中間制御電流を出力する電圧制御電流回路と、中間制御電流を電圧に変換する第１の抵抗素子と、第１の抵抗素子によって変換された電圧を受けて利得制御電流を出力する第１の電圧電流変換回路と、利得制御電流を電圧に変換する第２の抵抗素子とを含む。基準電圧と第２の抵抗素子によって変換された電圧との差電圧が電圧制御電流回路に制御電圧として印加され、これにより中間制御電流は制御電圧に比例して変化する。
【０００８】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【０００９】
［実施の形態１］
図１は、この発明の実施の形態１による可変利得増幅器１Ａの概略的な構成を示したブロック図である。
【００１０】
図１に示す実施の形態１の可変利得増幅器１Ａは、制御回路２と、増幅回路１０とを備える。制御回路２は、基準電圧Ｖｒｅｆを受けて、利得制御電流Ｉｇｍｒを増幅回路１０に出力する。増幅回路１０は、入力信号Ｓｉｎを受けて、出力信号Ｓｏｕｔを出力する。入力信号Ｓｉｎに対する出力信号Ｓｏｕｔの利得は、利得制御電流Ｉｇｍｒによって制御される。
【００１１】
図２は、この発明の実施の形態１による制御回路２の回路構成を示した回路図である。
【００１２】
図２に示す実施の形態１の制御回路２は、電圧制御電流回路１１と、抵抗素子１４，１７と、トランスコンダクタ（電圧電流変換回路）１５Ａと、電流源１６とを備える。電圧制御電流回路１１は、比較回路１２と、制御電流源１３とを含む。
【００１３】
比較回路１２は、正の入力端子に印加される基準電圧Ｖｒｅｆと負の入力端子に印加されるノードＮ１の電圧とを比較して、その比較結果に基づいた出力信号を制御電流源１３に出力する。基準電圧Ｖｒｅｆは、接地電位を基準に設定されるものとする。制御電流源１３は、電源ノードに接続され、比較回路１２からの出力信号に応じて中間制御電流Ｉ１の値を決定する。このように、電圧制御電流回路１１は、基準電圧Ｖｒｅｆの増大に比例して、中間制御電流Ｉ１を増加させる。なお、基準電圧Ｖｒｅｆは、電源電位またはその他の電位を基準に設定されるのであってもよい。
【００１４】
抵抗素子１４は、制御電流源１３と接地ノードとの間に接続され、中間制御電流Ｉ１をトランスコンダクタ１５Ａの入力電圧に変換する。トランスコンダクタ１５Ａは、この入力電圧を受けて、利得制御電流ＩｇｍｒをノードＮ１に帰還する。利得制御電流Ｉｇｍｒは、トランスコンダクタ１５Ａの入力電圧の増大に比例して増加する。電流源１６は、トランスコンダクタ１５Ａに電流Ｉ０を供給する。利得制御電流Ｉｇｍｒは、電流Ｉ０の値に応じて変化するが、ここでは電流Ｉ０が一定値であるとする。
【００１５】
抵抗素子１７は、ノードＮ１と接地ノードとの間に接続される。利得制御電流Ｉｇｍｒは抵抗素子１７を流れ、ノードＮ１の電圧は、基準電圧Ｖｒｅｆと等しくなるように帰還制御される。このため、制御回路２から出力される利得制御電流Ｉｇｍｒは、基準電圧Ｖｒｅｆの電圧値に比例する。
【００１６】
ここで、中間制御電流Ｉ１による消費電力の大きさが問題となる。実施の形態１では、抵抗素子１４の抵抗値を大きく取ることにより、中間制御電流Ｉ１の値を必要なだけ小さくすることができる。これにより、可変利得増幅器１Ａの消費電力を低減することが可能となる。
【００１７】
以上のように、実施の形態１によれば、抵抗素子１４の抵抗値を大きく取ることによって、低消費電力化が可能となる。
【００１８】
［実施の形態２］
実施の形態１の可変利得増幅器１Ａでは、入力信号Ｓｉｎに対する出力信号Ｓｏｕｔの利得は利得制御電流Ｉｇｍｒによって制御された。しかしながら、出力信号Ｓｏｕｔの利得は、電圧制御電流回路１１から出力される中間制御電流Ｉ１に比例した制御電流Ｉ１ａによって制御することも可能である。そのような実施の形態を、以下の実施の形態２において示す。
【００１９】
図３は、この発明の実施の形態２による可変利得増幅器１Ｂの概略的な構成を示したブロック図である。
【００２０】
図３に示す実施の形態２の可変利得増幅器１Ｂは、制御回路２と、電流増幅回路１０Ａとを備える。制御回路２は、基準電圧Ｖｒｅｆを受けて、電圧制御電流回路１１から出力される中間制御電流Ｉ１（図２参照）に比例した制御電流Ｉ１ａを電流増幅回路１０Ａへ出力する。制御電流Ｉ１ａは、たとえば、電流ミラー接続を介して電流増幅回路１０Ａに出力される。電流増幅回路１０Ａは、入力電流Ｉｉｎを受けて、出力電流Ｉｏｕｔを出力する。入力電流Ｉｉｎに対する出力電流Ｉｏｕｔの利得は、制御電流Ｉ１ａによって制御される。
【００２１】
制御回路２の回路構成および動作は図２において説明したので、ここでは、図１に示した増幅回路１０の一例である電流増幅回路１０Ａの回路構成および動作について説明する。
【００２２】
図４は、この発明の実施の形態２による電流増幅回路１０Ａの回路構成を示した回路図である。
【００２３】
図４に示す実施の形態２の電流増幅回路１０Ａは、抵抗素子２１と、トランスコンダクタ１５Ｂと、電流源２２とを備える。抵抗素子２１は、たとえば電流ミラー接続を介して入力される制御電流Ｉ１ａを、トランスコンダクタ１５Ｂの入力電圧に変換する。トランスコンダクタ１５Ｂは、この入力電圧を受けて、電流源２２からの入力電流Ｉｉｎに応じた出力電流Ｉｏｕｔを出力する。
【００２４】
電流増幅回路１０Ａのトランスコンダクタ１５Ｂは、図２の制御回路２におけるトランスコンダクタ１５Ａと等価である。いま、制御電流Ｉ１ａは図２の中間制御電流Ｉ１に比例するため、図２，４を比較して、トランスコンダクタ１５Ｂから出力される出力電流Ｉｏｕｔは、トランスコンダクタ１５Ａから出力される利得制御電流Ｉｇｍｒに比例する。
【００２５】
ここで、制御電流Ｉ１ａによる消費電力の大きさが問題となる。実施の形態２では、抵抗素子２１の抵抗値を大きく取ることにより、制御電流Ｉ１ａの値を必要なだけ小さくすることができる。これにより、可変利得増幅器１Ｂの消費電力を低減することが可能となる。
【００２６】
以上のように、実施の形態２によれば、制御回路２における回路構成の一部を電流増幅回路１０Ａに適応し、抵抗素子２１の抵抗値を大きく取ることによって、低消費電力化が可能となる。
【００２７】
［実施の形態３］
図５は、この発明の実施の形態３による可変利得増幅器１Ｃの概略的な構成を示したブロック図である。
【００２８】
図５に示す実施の形態３の可変利得増幅器１Ｃは、制御回路３と、増幅回路１０とを備える。制御回路３は、可変制御電圧Ｖｃｏｎｔを受けて、利得制御電流Ｉｇｍｃを増幅回路１０に出力する。増幅回路１０は、入力信号Ｓｉｎを受けて、出力信号Ｓｏｕｔを出力する。入力信号Ｓｉｎに対する出力信号Ｓｏｕｔの利得は、利得制御電流Ｉｇｍｃによって制御される。
【００２９】
図６は、この発明の実施の形態３による制御回路３の回路構成を示した回路図である。
【００３０】
図６に示す実施の形態３の制御回路３は、電圧制御電流回路１１と、抵抗素子３４，４１と、可変利得回路３５Ａと、電流源３９Ａと、電流ミラー回路４０とを備える。電圧制御電流回路１１は、比較回路１２と、制御電流源１３とを含む。可変利得回路３５Ａは、分流型可変利得回路であって、トランスコンダクタ３６Ａ〜３８Ａを含む。
【００３１】
比較回路１２は、正の入力端子に印加される可変制御電圧Ｖｃｏｎｔと負の入力端子に印加されるノードＮ２の電圧とを比較して、その比較結果に基づいた出力信号を制御電流源１３に出力する。制御電流源１３は、電源ノードに接続され、比較回路１２からの出力信号に応じて中間制御電流Ｉ２の値を決定する。こうして、電圧制御電流回路１１は、可変制御電圧Ｖｃｏｎｔの増大に比例して、中間制御電流Ｉ２を増加させる。
【００３２】
抵抗素子３４は、制御電流源１３と接地ノードとの間に接続され、中間制御電流Ｉ２をトランスコンダクタ３６Ａ，３７Ａの入力電圧に変換する。トランスコンダクタ３６Ａ，３７Ａは、この入力電圧を受けて、利得制御電流Ｉｇｍｃを出力する。トランスコンダクタ３６Ａ，３７Ａはカスコード接続されており、利得制御電流Ｉｇｍｃは、トランスコンダクタ３６Ａ，３７Ａの入力電圧の増大に比例して増加する。トランスコンダクタ３８Ａは、トランスコンダクタ３６Ａ，３７Ａに、制御入力電流Ｉｇｍｉｎを供給する。
【００３３】
電流源３９Ａは、トランスコンダクタ３８Ａに電流Ｉ０を供給する。また、トランスコンダクタ３８Ａの両方の入力端子には、バイアス電圧Ｖ０が共通に印加される。可変利得回路３５Ａは、バイアス電圧Ｖ０および電流Ｉ０に依存した制御入力電流Ｉｇｍｉｎによって、利得制御電流Ｉｇｍｃの値を調整することができる。電流ミラー回路４０は、トランスコンダクタ３６Ａの利得制御電流Ｉｇｍｃを受けて、利得制御電流Ｉｇｍｃに等しい電流をノードＮ２に帰還する。
【００３４】
抵抗素子４１は、ノードＮ２と接地ノードとの間に接続される。利得制御電流Ｉｇｍｃは抵抗素子４１を流れ、ノードＮ２の電圧は、可変制御電圧Ｖｃｏｎｔと等しくなるように帰還制御される。このため、制御回路３から出力される利得制御電流Ｉｇｍｃは、可変制御電圧Ｖｃｏｎｔの電圧値に比例する。
【００３５】
ここで、中間制御電流Ｉ２による消費電力の大きさが問題となる。実施の形態３では、抵抗素子３４の抵抗値を大きく取ることにより、中間制御電流Ｉ２の値を必要なだけ小さくすることができる。これにより、可変利得増幅器１Ｃの消費電力を低減することが可能となる。
【００３６】
次に、可変利得回路３５Ａの具体的な回路構成例である可変利得回路３５Ａ１，３５Ａ２について、図面を参照しながら詳しく説明する。
【００３７】
図７は、この発明の実施の形態３による可変利得回路３５Ａ１の回路構成を示した回路図である。なお、説明を分かりやすくするため、抵抗素子３４および電流源３９Ａについても図示している。また、抵抗素子３４と接地ノードとの間には、バイアス電圧Ｖｂが印加されているものとする。
【００３８】
図７に示す実施の形態３の可変利得回路３５Ａ１は、トランスコンダクタ３６Ａ１〜３８Ａ１と、抵抗素子１０２，１０６とを含む。抵抗素子１０２，１０６は、図６には明示されていないが、トランスコンダクタ３６Ａ１，３７Ａ１の所定の端子に一定電流を与えるのに必要となるため、図７の可変利得回路３５Ａ１では、電源ノードとともに記載している。
【００３９】
トランスコンダクタ３６Ａ１は、バイポーラトランジスタ１０１，１０３を有する。バイポーラトランジスタ１０１は、ベースが抵抗素子３４の低電圧側に接続され、コレクタが抵抗素子１０２を介して電源ノードに接続される。バイポーラトランジスタ１０３は、ベースが抵抗素子３４の高電圧側に接続され、コレクタは利得制御電流Ｉｇｍｃを受ける。バイポーラトランジスタ１０１，１０３のエミッタは互いに接続され、制御入力電流Ｉｇｍｉｎを出力する。
【００４０】
トランスコンダクタ３７Ａ１は、バイポーラトランジスタ１０４，１０５を有する。バイポーラトランジスタ１０４は、ベースが抵抗素子３４の高電圧側に接続され、コレクタは利得制御電流Ｉｇｍｃを受ける。バイポーラトランジスタ１０５は、ベースが抵抗素子３４の低電圧側に接続され、コレクタが抵抗素子１０６を介して電源ノードに接続される。バイポーラトランジスタ１０４，１０５のエミッタは互いに接続され、制御入力電流Ｉｇｍｉｎを出力する。
【００４１】
トランスコンダクタ３８Ａ１は、バイポーラトランジスタ１０７，１０８を有する。バイポーラトランジスタ１０７，１０８は、ともに、ベースにバイアス電圧Ｖ０が印加され、コレクタは制御入力電流Ｉｇｍｉｎを受ける。バイポーラトランジスタ１０７，１０８のエミッタは互いに接続され、電流Ｉ０を出力する。
【００４２】
なお、可変利得回路３５Ａ１のバイポーラトランジスタはすべてＮＰＮ型バイポーラトランジスタであるが、ＰＮＰ型バイポーラトランジスタを用いてトランスコンダクタ３６Ａ１〜３８Ａ１を構成することも可能である。
【００４３】
このように、可変利得回路３５Ａ１は、バイポーラトランジスタの差動対を用いたトランスコンダクタ３６Ａ１〜３８Ａ１の具体的な回路構成の一例を提供する。
【００４４】
図８は、この発明の実施の形態３による可変利得回路３５Ａ２の回路構成を示した回路図である。なお、説明を分かりやすくするため、抵抗素子３４および電流源３９Ａについても図示している。また、抵抗素子３４と接地ノードとの間には、バイアス電圧Ｖｂが印加されているものとする。
【００４５】
図８に示す実施の形態３の可変利得回路３５Ａ２は、トランスコンダクタ３６Ａ２〜３８Ａ２と、抵抗素子１０２，１０６とを含む。抵抗素子１０２，１０６は、図６には明示されていないが、トランスコンダクタ３６Ａ２，３７Ａ２の所定の端子に一定電流を与えるのに必要となるため、図８の可変利得回路３５Ａ２では、電源ノードとともに記載している。
【００４６】
トランスコンダクタ３６Ａ２〜３８Ａ２は、可変利得回路３５Ａ１のトランスコンダクタ３６Ａ１〜３８Ａ１に含まれるバイポーラトランジスタがすべてＭＯＳトランジスタに置き換えられた構成となっている。したがって、可変利得回路３５Ａ２におけるＭＯＳトランジスタの接続関係等の説明は、ここでは繰り返さない。
【００４７】
なお、可変利得回路３５Ａ２のＭＯＳトランジスタはすべてＮチャネルＭＯＳトランジスタであるが、ＰチャネルＭＯＳトランジスタを用いてトランスコンダクタ３６Ａ２〜３８Ａ２を構成することも可能である。
【００４８】
このように、可変利得回路３５Ａ２は、ＭＯＳトランジスタの差動対を用いたトランスコンダクタ３６Ａ２〜３８Ａ２の具体的な回路構成の一例を提供する。
【００４９】
以上のように、実施の形態３によれば、抵抗素子３４の抵抗値を大きく取ることによって、低消費電力化が可能となる。
【００５０】
［実施の形態４］
実施の形態３の可変利得増幅器１Ｃでは、入力信号Ｓｉｎに対する出力信号Ｓｏｕｔの利得は利得制御電流Ｉｇｍｃによって制御された。しかしながら、出力信号Ｓｏｕｔの利得は、電圧制御電流回路１１から出力される中間制御電流Ｉ２に比例した制御電流Ｉ２ａによって制御することも可能である。そのような実施の形態を、以下の実施の形態４において示す。
【００５１】
図９は、この発明の実施の形態４による可変利得増幅器１Ｄの概略的な構成を示したブロック図である。
【００５２】
図９に示す実施の形態４の可変利得増幅器１Ｄは、制御回路３と、電圧増幅回路１０Ｂとを備える。制御回路３は、可変制御電圧Ｖｃｏｎｔを受けて、電圧制御電流回路１１から出力される中間制御電流Ｉ２（図６参照）に比例した制御電流Ｉ２ａを電圧増幅回路１０Ｂへ出力する。制御電流Ｉ２ａは、たとえば、電流ミラー接続を介して電圧増幅回路１０Ｂに出力される。電圧増幅回路１０Ｂは、入力電圧Ｖｉｎを受けて、出力電圧Ｖｏｕｔを出力する。入力電圧Ｖｉｎに対する出力電圧Ｖｏｕｔの利得は、制御電流Ｉ２ａによって制御される。
【００５３】
制御回路３の回路構成および動作は図６において説明したので、ここでは、図５に示した増幅回路１０の一例である電圧増幅回路１０Ｂの回路構成および動作について説明する。
【００５４】
図１０は、この発明の実施の形態４による電圧増幅回路１０Ｂの回路構成を示した回路図である。
【００５５】
図１０に示す実施の形態４の電圧増幅回路１０Ｂは、抵抗素子５１，５３，５４と、可変利得回路３５Ｂと、電流源３９Ｂとを備える。可変利得回路３５Ｂは、トランスコンダクタ３６Ｂ〜３８Ｂを含む。
【００５６】
抵抗素子５１は、たとえば電流ミラー接続を介して入力される制御電流Ｉ２ａを、トランスコンダクタ３６Ｂ，３７Ｂの入力電圧に変換する。トランスコンダクタ３６Ｂ，３７Ｂは、この入力電圧を受けて、利得制御電流Ｉｇｍｃ１，Ｉｇｍｃ２をそれぞれ出力する。トランスコンダクタ３６Ｂ，３７Ｂはカスコード接続されており、利得制御電流Ｉｇｍｃ１，Ｉｇｍｃ２は、トランスコンダクタ３６Ｂ，３７Ｂに共通に印加される入力電圧の増大に比例して増加する。
【００５７】
トランスコンダクタ３８Ｂは、入力電圧Ｖｉｎを受けて、トランスコンダクタ３６Ｂ，３７Ｂに制御入力電流Ｉｇｍｉｎ１，Ｉｇｍｉｎ２をそれぞれ供給する。電流源３９Ｂは、トランスコンダクタ３８Ｂに電流Ｉ０を供給する。利得制御電流Ｉｇｍｃ１，Ｉｇｍｃ２は、電流Ｉ０の値に応じて変化するが、ここでは電流Ｉ０が一定値であるとする。抵抗素子５３は、利得制御電流Ｉｇｍｃ１を電圧に変換する。抵抗素子５４は、利得制御電流Ｉｇｍｃ２を電圧に変換する。これらの電圧差が出力電圧Ｖｏｕｔとして出力される。
【００５８】
電圧増幅回路１０Ｂのトランスコンダクタ３６Ｂ〜３８Ｂは、図６の制御回路３におけるトランスコンダクタ３６Ａ〜３８Ａと等価である。図６，１０を比較すると、図６の制御回路３はトランスコンダクタ３８の両方の入力端子にバイアス電圧Ｖ０が共通に印加されるのに対し、図１０の電圧増幅回路１０Ｂはトランスコンダクタの入力端子間に入力電圧Ｖｉｎが印加される。
【００５９】
そのため、トランスコンダクタ３６Ｂ，３７Ｂにそれぞれ供給される制御入力電流Ｉｇｍｉｎ１，Ｉｇｍｉｎ２の電流値が互いに異なり、その結果、トランスコンダクタ３６Ｂ，３７Ｂからそれぞれ出力される利得制御電流Ｉｇｍｃ１，Ｉｇｍｃ２の電流値も互いに異なる。
【００６０】
いま、制御電流Ｉ２ａは図６の中間制御電流Ｉ２に比例するため、図６，１０を比較して、トランスコンダクタ３６Ｂ，３７Ｂからそれぞれ出力される利得制御電流Ｉｇｍｃ１，Ｉｇｍｃ２は、トランスコンダクタ３６Ａ，３７Ａから出力される利得制御電流Ｉｇｍｃに比例する。利得制御電流Ｉｇｍｃ１，Ｉｇｍｃ２の相違が出力電圧Ｖｏｕｔとして出力される。
【００６１】
ここで、制御電流Ｉ２ａによる消費電力の大きさが問題となる。実施の形態４では、抵抗素子５１の抵抗値を大きく取ることにより、制御電流Ｉ２ａの値を必要なだけ小さくすることができる。これにより、可変利得増幅器１Ｄの消費電力を低減することが可能となる。
【００６２】
また、出力電圧Ｖｏｕｔは、抵抗素子５３，５４の抵抗値がともにＲＬであるとすると、
Ｖｏｕｔ＝ＲＬ・（Ｉｇｍｃ２−Ｉｇｍｃ１）となる。
【００６３】
一方、図６を参照して、利得制御電流Ｉｇｍｃは、抵抗素子４１の抵抗値がＲｄｅｔであるとすると、これまでの説明から、
Ｉｇｍｃ∝（Ｖｃｏｎｔ／Ｒｄｅｔ）となる。ただし、「∝」は比例関係を表わす。
【００６４】
先述したように、利得制御電流Ｉｇｍｃは、利得制御電流Ｉｇｍｃ１，Ｉｇｍｃ２に比例する。したがって、抵抗素子５３，５４と抵抗素子４１との抵抗率が互いに等しいと仮定すると、出力電圧Ｖｏｕｔにおいて、抵抗素子５３，５４と抵抗素子４１との抵抗率は互いに打ち消し合う。ゆえに、実施の形態４の可変利得増幅器１Ｄは、出力電圧Ｖｏｕｔが抵抗素子の温度依存性によって変動するのを回避することができる。
【００６５】
次に、電圧増幅回路１０Ｂの具体的な回路構成例である電圧増幅回路１０Ｂ１，１０Ｂ２について、図面を参照しながら詳しく説明する。
【００６６】
図１１は、この発明の実施の形態４による電圧増幅回路１０Ｂ１の回路構成を示した回路図である。なお、説明を分かりやすくするため、抵抗素子５１および電流源３９Ｂについても図示している。また、抵抗素子５１と接地ノードとの間には、バイアス電圧Ｖｂが印加されているものとする。
【００６７】
図１１に示す実施の形態４の電圧増幅回路１０Ｂ１は、トランスコンダクタ３６Ｂ１〜３８Ｂ１と、抵抗素子１２２，１２６とを含む。抵抗素子１２２，１２６は、図１０には明示されていないが、トランスコンダクタ３６Ｂ１，３７Ｂ１の所定の端子に一定電流を与えるのに必要となるため、図１１の電圧増幅回路１０Ｂ１では、電源ノードとともに記載している。
【００６８】
トランスコンダクタ３６Ｂ１は、バイポーラトランジスタ１２１，１２３を有する。バイポーラトランジスタ１２１は、ベースが抵抗素子５１の低電圧側に接続され、コレクタが抵抗素子１２２を介して電源ノードに接続される。バイポーラトランジスタ１２３は、ベースが抵抗素子５１の高電圧側に接続され、コレクタは利得制御電流Ｉｇｍｃ１を受ける。バイポーラトランジスタ１２１，１２３のエミッタは互いに接続され、制御入力電流Ｉｇｍｉｎ１を出力する。
【００６９】
トランスコンダクタ３７Ｂ１は、バイポーラトランジスタ１２４，１２５を有する。バイポーラトランジスタ１２４は、ベースが抵抗素子５１の高電圧側に接続され、コレクタは利得制御電流Ｉｇｍｃ２を受ける。バイポーラトランジスタ１２５は、ベースが抵抗素子５１の低電圧側に接続され、コレクタが抵抗素子１２６を介して電源ノードに接続される。バイポーラトランジスタ１２４，１２５のエミッタは互いに接続され、制御入力電流Ｉｇｍｉｎ２を出力する。
【００７０】
トランスコンダクタ３８Ｂ１は、バイポーラトランジスタ１２７，１２８を有する。バイポーラトランジスタ１２７は、ベースが入力電圧Ｖｉｎの高電圧側を受けて、コレクタは制御入力電流Ｉｇｍｉｎ１を受ける。バイポーラトランジスタ１２８は、ベースが入力電圧Ｖｉｎの低電圧側を受けて、コレクタは制御入力電流Ｉｇｍｉｎ２を受ける。バイポーラトランジスタ１２７，１２８のエミッタは互いに接続され、電流Ｉ０を出力する。
【００７１】
なお、電圧増幅回路１０Ｂ１のバイポーラトランジスタはすべてＮＰＮ型バイポーラトランジスタであるが、ＰＮＰ型バイポーラトランジスタを用いてトランスコンダクタ３６Ｂ１〜３８Ｂ１を構成することも可能である。
【００７２】
このように、電圧増幅回路１０Ｂ１は、バイポーラトランジスタの差動対を用いたトランスコンダクタ３６Ｂ１〜３８Ｂ１の具体的な回路構成の一例を提供する。
【００７３】
図１２は、この発明の実施の形態４による電圧増幅回路１０Ｂ２の回路構成を示した回路図である。なお、説明を分かりやすくするため、抵抗素子５１および電流源３９Ｂについても図示している。また、抵抗素子５１と接地ノードとの間には、バイアス電圧Ｖｂが印加されているものとする。
【００７４】
図１２に示す実施の形態４の電圧増幅回路１０Ｂ２は、トランスコンダクタ３６Ｂ２〜３８Ｂ２と、抵抗素子１２２，１２６とを含む。抵抗素子１２２，１２６は、図１０には明示されていないが、トランスコンダクタ３６Ｂ２，３７Ｂ２の所定の端子に一定電流を与えるのに必要となるため、図１２の電圧増幅回路１０Ｂ２では、電源ノードとともに記載している。
【００７５】
トランスコンダクタ３６Ｂ２〜３８Ｂ２は、電圧増幅回路１０Ｂ１のトランスコンダクタ３６Ｂ１〜３８Ｂ１に含まれるバイポーラトランジスタがすべてＭＯＳトランジスタに置き換えられた構成となっている。したがって、電圧増幅回路１０Ｂ２におけるＭＯＳトランジスタの接続関係等の説明は、ここでは繰り返さない。
【００７６】
なお、電圧増幅回路１０Ｂ２のＭＯＳトランジスタはすべてＮチャネルＭＯＳトランジスタであるが、ＰチャネルＭＯＳトランジスタを用いてトランスコンダクタ３６Ｂ２〜３８Ｂ２を構成することも可能である。
【００７７】
このように、電圧増幅回路１０Ｂ２は、ＭＯＳトランジスタの差動対を用いたトランスコンダクタ３６Ｂ２〜３８Ｂ２の具体的な回路構成の一例を提供する。
【００７８】
以上のように、実施の形態４によれば、制御回路３における回路構成の一部を電圧増幅回路１０Ｂに適応し、抵抗素子５１の抵抗値を大きく取ることによって、低消費電力化が可能となる。
【００７９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００８０】
【発明の効果】
以上のように、この発明によれば、可変利得増幅器の低消費電力化が可能となる。
【図面の簡単な説明】
【図１】この発明の実施の形態１による可変利得増幅器１Ａの概略的な構成を示したブロック図である。
【図２】この発明の実施の形態１による制御回路２の回路構成を示した回路図である。
【図３】この発明の実施の形態２による可変利得増幅器１Ｂの概略的な構成を示したブロック図である。
【図４】この発明の実施の形態２による電流増幅回路１０Ａの回路構成を示した回路図である。
【図５】この発明の実施の形態３による可変利得増幅器１Ｃの概略的な構成を示したブロック図である。
【図６】この発明の実施の形態３による制御回路３の回路構成を示した回路図である。
【図７】この発明の実施の形態３による可変利得回路３５Ａ１の回路構成を示した回路図である。
【図８】この発明の実施の形態３による可変利得回路３５Ａ２の回路構成を示した回路図である。
【図９】この発明の実施の形態４による可変利得増幅器１Ｄの概略的な構成を示したブロック図である。
【図１０】この発明の実施の形態４による電圧増幅回路１０Ｂの回路構成を示した回路図である。
【図１１】この発明の実施の形態４による電圧増幅回路１０Ｂ１の回路構成を示した回路図である。
【図１２】この発明の実施の形態４による電圧増幅回路１０Ｂ２の回路構成を示した回路図である。
【符号の説明】
１Ａ，１Ｂ，１Ｃ，１Ｄ  可変利得増幅器、２，３  制御回路、１０  増幅回路、１０Ａ  電流増幅回路、１０Ｂ  電圧増幅回路、１１  電圧制御電流回路、１２  比較回路、１３  制御電流源、１４，１７，３４，４１，５１，５３，５４，１０２，１０６，１２２，１２６  抵抗素子、１５Ａ，１５Ｂ，３６Ａ〜３８Ａ，３６Ｂ〜３８Ｂ  トランスコンダクタ、１６，２２，３９Ａ，３９Ｂ  電流源、３５Ａ，３５Ｂ  可変利得回路、４０  電流ミラー回路、１０１，１０３，１０４，１０５，１０７，１０８，１２１，１２３，１２４，１２５，１２７，１２８  バイポーラトランジスタ、１１１，１１３，１１４，１１５，１１７，１１８，１３１，１３３，１３４，１３５，１３７，１３８  ＭＯＳトランジスタ。
【図１】
2004364174.tif 000003
【図２】
2004364174.tif 000004
【図３】
2004364174.tif 000005
【図４】
2004364174.tif 000006
【図５】
2004364174.tif 000007
【図６】
2004364174.tif 000008
【図７】
2004364174.tif 000009
【図８】
2004364174.tif 000010
【図９】
2004364174.tif 000011
【図１０】
2004364174.tif 000012
【図１１】
2004364174.tif 000013
【図１２】
2004364174.tif 000014