(57)【要約】【課題】金属シリサイド層形成後、高温の熱処理を施しても異常酸化の発生を抑制することが可能な半導体素子の製造方法を提供する。【解決手段】半導体基板上に金属シリサイド層を有するゲート電極を形成する工程と、少なくとも一部が露出する前記金属シリサイド層表面の結晶粒界を減少させる工程と、前記ゲート電極の側壁に酸化膜からなるスペーサを形成する工程と、を順次含むことを特徴とする半導体素子の製造方法である。【選択図】  なし【特許請求の範囲】
【請求項１】
半導体基板上に金属シリサイド層を有するゲート電極を形成する工程と、
少なくとも一部が露出する前記金属シリサイド層表面の結晶粒界を減少させる工程と、
前記ゲート電極の側壁に酸化膜からなるスペーサを形成する工程と、
を順次含むことを特徴とする半導体素子の製造方法。
【請求項２】
前記結晶粒界を減少させる工程が、少なくとも一部が露出する前記金属シリサイド層に、窒素ガスを主成分とする雰囲気で熱処理を施す工程であることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記結晶粒界を減少させる工程が、少なくとも一部が露出する前記金属シリサイド層に、アルゴンガスを主成分とする雰囲気で熱処理を施す工程であることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項４】
前記結晶粒界を減少させる工程が、少なくとも一部が露出する前記金属シリサイド層に、窒素とアンモニアとの混合ガスを主成分とする雰囲気で熱処理を施す工程であることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項５】
前記雰囲気における酸化性ガス濃度が、１００ｐｐｍ以下であることを特徴とする請求項２〜４のいずれかに記載の半導体素子の製造方法。
【請求項６】
前記金属シリサイド層がタングステンシリサイドからなり、前記熱処理温度が７００〜８００℃であり、前記熱処理時間が３０〜４０秒であることを特徴とする請求項２〜５のいずれかに記載の半導体素子の製造方法。
【請求項７】
半導体基板上に金属シリサイド層を有するゲート電極を形成する工程と、
少なくとも一部が露出する前記金属シリサイド層を窒素ガスを主成分とする雰囲気で熱処理を施す工程と、
前記ゲート電極の側壁に酸化膜からなるスペーサを形成する工程と、
を順次含むことを特徴とする半導体素子の製造方法。
【請求項８】
前記雰囲気における酸化性ガス濃度が、１００ｐｐｍ以下であることを特徴とする請求項７に記載の半導体素子の製造方法。
【請求項９】
半導体基板上に金属シリサイド層を有するゲート電極を形成する工程と、
少なくとも一部が露出する前記金属シリサイド層をアルゴンガスを主成分とする雰囲気で熱処理を施す工程と、
前記ゲート電極の側壁に酸化膜からなるスペーサを形成する工程と、
を順次含むことを特徴とする半導体素子の製造方法。
【請求項１０】
前記雰囲気における酸化性ガス濃度が、１００ｐｐｍ以下であることを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１１】
前記金属シリサイド層がタングステンシリサイドからなり、前記熱処理温度が７００〜８００℃であり、前記熱処理時間が３０〜４０秒であることを特徴とする請求項７〜１０のいずれかに記載の半導体素子の製造方法。
【請求項１２】
半導体基板上に金属シリサイド層を有するゲート電極を形成する工程と、
少なくとも一部が露出する前記金属シリサイド層を窒素とアンモニアとの混合ガスを主成分とする雰囲気で熱処理を施す工程と、
前記ゲート電極の側壁に酸化膜からなるスペーサを形成する工程と、
を順次含むことを特徴とする半導体素子の製造方法。
【請求項１３】
前記雰囲気における酸化性ガス濃度が、１００ｐｐｍ以下であることを特徴とする請求項１２に記載の半導体素子の製造方法。
【請求項１４】
前記金属シリサイド層がタングステンシリサイドからなり、前記アンモニアガス濃度が１〜３％であることを特徴とする請求項１２または１３に記載の半導体素子の製造方法。
【請求項１５】
半導体基板上に金属シリサイド層を有するゲート電極を形成する工程と、
少なくとも一部が露出する前記金属シリサイド層を窒素ガスを主成分とする雰囲気で熱処理を施す工程と、
前記ゲート電極の側壁に酸化膜からなるスペーサを形成する工程と、
を順次含み、
前記熱処理を施す工程が、減圧処理を施す工程の後に設けられていることを特徴とする半導体素子の製造方法。
【請求項１６】
前記減圧処理により、前記雰囲気中の酸化性ガス濃度を１００ｐｐｍ以下とすることを特徴とする請求項１５に記載の半導体素子の製造方法。
【請求項１７】
前記金属シリサイド層がタングステンシリサイドからなり、前記熱処理温度が７００〜８００℃であり、前記減圧処理の圧力が１３〜６５Ｐａであることを特徴とする請求項１５または１６に記載の半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の製造方法に関し、特に、金属シリサイド層を有するゲート電極を具備する半導体素子の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の高集積化に伴い、半導体素子の高速化と微細化が要求されている。かかる要求に応えるべく、ゲート電極には、金属シリサイド層を有する構成が採用されている。
【０００３】
金属シリサイド層を有するゲート電極は、例えば、以下に説明するようにして形成される。
まず、素子分離が行われ、その後、ゲート酸化膜、ポリシリコン膜が形成される。ＰＶＤ法もしくはＣＶＤ法により、ポリシリコン膜上に金属シリサイド層が形成され、減圧ＣＶＤ等を使用した熱処理により、ＳｉＮ層がゲート電極上部に形成される。当該熱処理は比較的高温で行われ、７００℃〜８００℃の範囲で施される。
【０００４】
ＳｉＮ層を形成した後、ゲート形成のためのホトリソグラフィーを行い、それをマスクにゲートエッチングが行われる。このようにして、ゲート電極が形成され、その後エッチングに使用されたレジストが除去される。
レジストが除去された後、減圧ＣＶＤ法等により側壁をカバーするために酸化膜が形成される。
【０００５】
しかしながら、上述した従来のゲート構造では、減圧ＣＶＤ法でゲート側壁をカバーリングするために、ゲートエッチング時に受けたダメージを充分に回復することができないという問題がある。また、ゲート酸化膜のオーバーエッチングにより、ゲート酸化膜の薄膜化を充分に補うことが不可能となり、ゲートリークを引き起こすという問題がある。
【０００６】
そこで、ゲートリークを防止するためには、熱酸化処理を施す方法が一般的に使用される。しかし、上述した方法では、ＳｉＮ層を形成するための熱処理が必要であるため、金属シリサイドが結晶化しており、金属シリサイド中を酸素が拡散しやすい状態となっている。この状態で酸化処理を施すとＷ等の金属とＳｉとの増速酸化が起こり、体積膨張が生じる。そのため、金属シリサイド層下部のポリシリコンと金属シリサイドとの間にストレス差が生じ、かつ、上部のＳｉＮ層との間にもストレス差が生じる。その結果、金属シリサイド層とＳｉＮとの密着性が低下し、ＳｉＮ層の剥がれが発生する。
【０００７】
すなわち、上述した方法により、図５（Ａ）に示すようなゲート酸化膜４１上にポリシリコン層４２、金属シリサイド層４３、ＳｉＮ層４４が形成されたゲート電極４０を形成し、その表面を観察すると、図５（Ｂ）に示されるような表面状態が確認される。図５（Ｂ）では、ゲート電極４０の側壁が異常酸化されたため、その幅方向にぎざぎざ状に金属シリサイドの結晶４５が成長している。かかる異常酸化が起こると、既述のようにＳｉＮ層４４が剥離しやすくなってしまう。
上述の異常酸化を防止する方法としては、ゲート電極４０の側壁に窒素を注入する方法が提案されている（例えば、特許文献１参照）。
【０００８】
【特許文献１】
特開平８−３２１６１３号公報
【０００９】
【発明が解決しようとする課題】
しかし、かかる方法では、半導体基板上に窒素が注入されるため、半導体基板にボイド（空孔）が発生するといった問題がある。
【００１０】
以上から、本発明は、金属シリサイド層形成後、高温の熱処理を施しても異常酸化の発生を抑制することが可能な半導体素子の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題は、以下に示す本発明により解決することができる。すなわち、本発明は、
＜１＞  半導体基板上に金属シリサイド層を有するゲート電極を形成する工程と、
少なくとも一部が露出する前記金属シリサイド層表面の結晶粒界を減少させる工程と、
前記ゲート電極の側壁に酸化膜からなるスペーサを形成する工程と、
を順次含むことを特徴とする半導体素子の製造方法である。
【００１２】
＜２＞  半導体基板上に金属シリサイド層を有するゲート電極を形成する工程と、
少なくとも一部が露出する前記金属シリサイド層を窒素ガスを主成分とする雰囲気で熱処理を施す工程と、
前記ゲート電極の側壁に酸化膜からなるスペーサを形成する工程と、
を順次含むことを特徴とする半導体素子の製造方法である。
【００１３】
＜３＞  半導体基板上に金属シリサイド層を有するゲート電極を形成する工程と、
少なくとも一部が露出する前記金属シリサイド層をアルゴンガスを主成分とする雰囲気で熱処理を施す工程と、
前記ゲート電極の側壁に酸化膜からなるスペーサを形成する工程と、
を順次含むことを特徴とする半導体素子の製造方法である。
【００１４】
＜４＞  半導体基板上に金属シリサイド層を有するゲート電極を形成する工程と、
少なくとも一部が露出する前記金属シリサイド層を窒素とアンモニアとの混合ガスを主成分とする雰囲気で熱処理を施す工程と、
前記ゲート電極の側壁に酸化膜からなるスペーサを形成する工程と、
を順次含むことを特徴とする半導体素子の製造方法である。
【００１５】
＜５＞  半導体基板上に金属シリサイド層を有するゲート電極を形成する工程と、
少なくとも一部が露出する前記金属シリサイド層を窒素ガスを主成分とする雰囲気で熱処理を施す工程と、
前記ゲート電極の側壁に酸化膜からなるスペーサを形成する工程と、
を順次含み、
前記熱処理を施す工程が、減圧処理を施す工程の後に設けられていることを特徴とする半導体素子の製造方法である。
【００１６】
【発明の実施の形態】
本発明の半導体素子の製造方法は、半導体基板上に金属シリサイド層を有するゲート電極を形成する工程と、少なくとも一部が露出する前記金属シリサイド層表面の結晶粒界を減少させる工程と、前記ゲート電極の側壁に酸化膜からなるスペーサを形成する工程と、を順次含む。
金属シリサイド層を形成した後、上記結晶粒界を減少させる工程を設けることで、該工程後に高温の熱処理を施す工程を有していても、ゲート電極の側壁に異常酸化が発生するのを抑制することができる。
【００１７】
ここで、結晶粒界を減少させる工程とは、少なくとも一部が露出する金属シリサイド層に、窒素ガス、アルゴンガス、および窒素とアンモニアとの混合ガス、のいずれかを主成分とする非酸化性の雰囲気で熱処理を施す工程をいう。
また、例えば、「窒素ガスが主成分」とは、雰囲気中の窒素ガス濃度が９９％以上である場合をいう。特に、酸化性ガス（酸素ガス等）濃度が１００ｐｐｍ以下となっている状態をいう。上記ガスが主成分となっており、酸化性ガス濃度が１００ｐｐｍ以下となっていれば、その他の非酸化性雰囲気ガスを若干含有していてもよい。
【００１８】
以下、上記本発明の半導体素子の製造方法について、第一から第四の製造方法を例に詳細に説明する。
【００１９】
＜第一の製造方法＞
本発明の第一の製造方法は、半導体基板上に金属シリサイド層を有するゲート電極を形成する工程と、少なくとも一部が露出する前記金属シリサイド層を窒素ガスを主成分とする雰囲気で熱処理を施す工程（金属シリサイド層熱処理工程）と、前記ゲート電極の側壁に酸化膜からなるスペーサを形成する工程と、を順次含む。
【００２０】
具体的は、まず、図１（Ａ）に示すように、従来公知の方法で素子分離を行う。素子分離後、図１（Ｂ）に示すように、公知の方法で、ゲート酸化膜１、ポリシリコン層２を形成する。ポリシリコン層２を電極とするために不純物の注入を行うイオンインプランテーションを行う。ポリシリコン層２上に金属シリサイド層３をＰＶＤ法もしくはＣＶＤ法により形成する。金属シリサイド層３を形成する際の温度は、４００〜６００℃とすることが好ましい。その後、金属シリサイド層３を形成する際の温度より高い温度で熱処理を施す。熱処理温度としては、７００℃〜８００℃とすることが好ましい。
【００２１】
なお、熱処理としては特に限定されないが、ゲート形成時のハードマスクおよびセルフアラインコンタクト作製時のマスクとなるＳｉＮ層４をゲート電極上部に形成する処理を伴ってもよい。
このとき、ＳｉＮ層４は膜の緻密性やＨ含有量の少ない減圧ＣＶＤ法で形成することが好ましい。当該減圧ＣＶＤでは、金属シリサイド層３を形成する温度より高い温度で熱処理を行う。
【００２２】
ＳｉＮ層４を形成した後、ゲート電極５を形成するためのホトリソグラフィーを行い、図１（Ｃ）に示すように、ゲートエッチングを行う（ゲート電極形成工程）。このゲートエッチングにより、金属シリサイド層３の一部である側壁が露出した状態となる。
【００２３】
ゲート電極５を形成した後、例えば、窒素でパージされた枚葉式ランプ熱処理装置（ＲＴＡ）の系内を、窒素ガスを主成分とする雰囲気として、熱処理を施す（金属シリサイド層熱処理工程）。
【００２４】
金属シリサイド層熱処理工程における熱処理の温度は、結晶粒界を確実に減少できる程度に設定するという観点から、７００〜８００℃とすることが好ましい。処理時間も温度と同様の観点から、３０〜４０秒とすることが好ましい。
【００２５】
このように系内を、窒素ガスを主成分とする雰囲気とすることで、酸化性ガスがほとんど存在しない雰囲気（酸化性ガス濃度：１００ｐｐｍ以下）となり、金属シリサイド層３中の酸素の拡散が抑制され、異常酸化を防ぐことができる。また、側壁の結晶粒界が少なくなり、その後の酸素もしくは水の拡散も防ぐことができる。
また、窒素ガスは、安価であり簡便に取り扱うことができるため、生産性の面で有意である。
【００２６】
金属シリサイド層熱処理工程における熱処理を施した後は、通常の酸化炉で酸化処理を施す。酸化処理を施すことで、図１（Ｄ）に示すように、ポリシリコン層およびタングステンシリサイド層の側面とゲート酸化膜上に酸化膜１０からなるスペーサが形成される。なお、スペーサの意義としては、ＬＤＤ構造を形成する際に用いられるマスク層である場合、およびゲート電極の側壁を保護する層である場合、の両方を含む。
上記熱処理により、金属シリサイド層３中の酸化種の拡散が抑えられているため、酸化処理を施す際の雰囲気は、酸素のみでも水蒸気が存在していてもよい。また、所望の酸化膜厚が得られるように、雰囲気、処理温度、処理時間、ガス流量等を任意に設定できる。
【００２７】
図２に、当該第一の製造方法により形成したゲート電極５を上面から見た状態を示す。図２において、図面上、中央部縦方向に形成されているものが、ゲート電極５である。また、ゲート電極５の両側に形成されているものがゲート酸化膜１である。図２から明らかなように、ゲート電極５側壁には、図５（Ｂ）で確認されたような、ぎざぎざ状の結晶の成長（異常酸化）は見られない。すなわち、当該製造方法により、ゲート電極側壁が異常酸化することなく、均一に酸化されていることがわかる。
【００２８】
以上、第一の製造方法により、ゲート電極形成後の側壁酸化を行うときに酸化のシーケンスを気にすることなく、異常酸化を防止することができる。
【００２９】
＜第二の製造方法＞
本発明の第二の製造方法は、半導体基板上に金属シリサイド層を有するゲート電極を形成する工程と、少なくとも一部が露出する前記金属シリサイド層をアルゴンガスを主成分とする雰囲気で熱処理を施す工程と、前記ゲート電極の側壁に酸化膜からなるスペーサを形成する工程と、を順次含む。
【００３０】
第二の製造方法は、第一の製造方法における金属シリサイド層熱処理工程において、窒素ガスを主成分とする雰囲気での熱処理を、アルゴンガスを主成分とする雰囲気で熱処理とするとしたものである。
【００３１】
すなわち、第一の製造方法と同様にして、ゲート電極５を形成した後、アルゴンガスでパージされた枚葉式ランプ熱処理装置（ＲＴＡ）の系内を、アルゴンガスを主成分とする雰囲気として、熱処理を施す。なお、「主成分」の意義に関しては、既述の通りである（以下同様）。
アルゴンガスを主成分とする雰囲気とすると、窒素ガスの場合と同様に異常酸化を防ぐことが可能となる。また、半導体基板のソース領域またはドレイン領域上を窒化などさせたくない場合、この第二の製造方法のようにアルゴンガスを用いる方法が有利である。
なお、熱処理温度および時間等の条件は、第一の製造方法と同様である。
【００３２】
アルゴンガスを主成分とする雰囲気として熱処理を施す金属シリサイド層熱処理工程を経た後は、第一の製造方法と同様にしてゲート電極の側壁に酸化膜からなるスペーサを形成すればよい。
【００３３】
＜第三の製造方法＞
本発明の第三の製造方法は、半導体基板上に金属シリサイド層を有するゲート電極を形成する工程と、少なくとも一部が露出する前記金属シリサイド層を窒素とアンモニアとの混合ガスを主成分とする雰囲気で熱処理を施す工程と、前記ゲート電極の側壁に酸化膜からなるスペーサを形成する工程と、を順次含む。
【００３４】
第三の製造方法は、第一の製造方法における金属シリサイド層熱処理工程において、窒素ガスを主成分とする雰囲気での熱処理を、窒素とアンモニアとの混合ガスを主成分とする雰囲気で熱処理とするとしたものである。
【００３５】
まず、第一の製造方法と同様にして、ゲート電極５を形成する。その後、チャンバー内（系内）の酸化性ガス濃度を１００ｐｐｍ以下とし、窒素ガスでパージした後、ウェーハを加熱装置のチャンバー内に導入し、ランピングによって加熱処理を施す。
その後、ウェーハが所望の温度に達した後、アンモニアガスをチャンバー内に導入し、窒素とアンモニアとの混合ガスを主成分とする雰囲気で熱処理を施す。このときの温度は、６５０℃以上であることが好ましく、７００〜８００℃であることがより好ましい。
雰囲気中のアンモニアガスの濃度は、後述する窒化領域を適切な範囲で形成することを考慮して、１〜３％とすることが好ましい。
【００３６】
窒素とアンモニアとの混合ガスを主成分とする雰囲気として熱処理を施す金属シリサイド層熱処理工程を経た後は、第一の製造方法と同様にしてゲート電極の側壁に酸化膜からなるスペーサを形成すればよい。
【００３７】
当該第三の製造方法によれば、側壁酸化時の異常酸化が起こらなく、さらに、図３に示すように、金属シリサイド層３の側壁から下部にかけてアンモニアガスに由来する窒化領域７が形成されるため、ゲート電極５の下部以外の酸化膜中に高濃度の窒素を導入することが可能となる。その結果、ゲート電極５側壁に形成されるスペーサへの基板からの不純物の拡散を防止することができる。
【００３８】
上記熱処理を行った後は、第一の製造方法と同様に通常の酸化炉で酸化処理を施す。このときの炉挿入雰囲気は、窒素ガスを主成分とする雰囲気とすることが好ましい。所望の温度に昇温後、酸化のためのガスを導入する。酸化のためのガスとしては、酸素もしくは水蒸気を使用することができる。
【００３９】
＜第四の製造方法＞
本発明の第四の製造方法は、半導体基板上に金属シリサイド層を有するゲート電極を形成する工程と、少なくとも一部が露出する前記金属シリサイド層を窒素ガスを主成分とする雰囲気で熱処理を施す工程（金属シリサイド層熱処理工程）と、前記ゲート電極の側壁に酸化膜からなるスペーサを形成する工程と、を順次含み、前記金属シリサイド層熱処理工程が、減圧処理を施す工程（減圧処理工程）の後に設けられている。
【００４０】
具体的には、まず、第一の製造方法と同様に、ゲートエッチングを行う。ゲートエッチング後、エッチングに使用したレジストを除去してゲート電極を形成する。その後、例えば、減圧ＣＶＤ装置を使用して減圧処理を施し（減圧処理工程）、第一の製造方法と同様に、窒素ガスを主成分とする雰囲気で熱処理を施す。
【００４１】
減圧処理は、炉挿入温度を５５０℃以下として、ゲート電極を形成した半導体基板を炉内に挿入して行う。
減圧処理を施すことにより、ウェーハ表面の酸素濃度（酸化性ガス濃度）を１００ｐｐｍ以下とすることが可能である。
【００４２】
減圧処理後、昇温操作を行い、第一の製造方法と同様に７００〜８００℃で窒素ガスを主成分とする雰囲気で熱処理を施す（金属シリサイド層熱処理工程）。このとき、減圧処理を行わずに昇温操作を行うと、ウェーハ間の酸素濃度が高いため、異常酸化が起こる。
減圧時の圧力は、１３〜６５Ｐａとすることが好ましい。
【００４３】
６５０℃以上の熱処理を施した後、取り出しは、処理温度もしくは挿入温度まで降温して行えばよい。その後は第一の製造方法と同様にしてゲート電極の側壁に酸化膜からなるスペーサを形成する。
【００４４】
当該第四の製造方法によれば、酸化性ガス濃度を効率よく低減させることができるので、既述のような異常酸化を防止し、また、減圧処理後の金属シリサイド層熱処理工程をバッチ式の装置で施すことができるので、生産性を向上させることができる。
【００４５】
次に、本発明を適用して、ＬＤＤ構造を有するＮＭＯＳ−ＦＥＴの製造方法の一例を、図１および図４を参照しながら説明する。
まず、図１（Ａ）〜（Ｃ）で説明したように、半導体基板１上にゲート電極５（一般にポリシリコン）を形成する。次に、図４（Ａ）に示すように、ゲート電極１をマスクとしてリンをイオン注入することにより、半導体基板１のソース・ドレイン形成領域の全体にｎ−層５０を浅く形成する。
【００４６】
その後、図４（Ｂ）に示すように、ゲート電極５の側壁に酸化膜１０（サイドウォール）を形成する。
この酸化膜１０を、既述のような条件（上記第一〜第四の製造方法で説明した条件）で形成することで、異常酸化の発生が抑制されたゲート電極を作製することができる。
【００４７】
酸化膜１０を形成した後、酸化膜１０およびゲート電極１をマスクとしてヒ素をイオン注入することにより、前記ソース・ドレイン形成領域中、ゲート電極５から離れた部分にｎ＋層７０が深く形成される。その後、配線形成等が行われ、ＬＤＤ構造のＮＭＯＳ−ＦＥＴが製造される。
なお、上記製造方法はＮＭＯＳ−ＦＥＴに限定されず、ＣＭＯＳ−ＦＥＴ等を始めとした種々の半導体素子に適用できる。
【００４８】
以上、第一〜第四の製造方法により、本発明の半導体素子の製造方法について説明したが、本発明はこれらに限定されることなく種々の変更をすることができる。
例えば、金属シリサイド層の材料としては、実用上、タングステンシリサイドが好ましいが、これに限定されず、モリブデンシリサイドやチタンシリサイド等を使用することができる。
また、金属シリサイド層を形成した後に、その形成温度より高い温度で熱処理を施せば、減圧ＣＶＤ法で形成したＳｉＮ層は必ずしも必須ではない。
【００４９】
【発明の効果】
本発明の半導体素子の製造方法によれば、金属シリサイド層形成後、高温の熱処理を施しても異常酸化の発生が抑制されたゲート電極を具備した半導体素子を製造することができる。
【図面の簡単な説明】
【図１】本発明の製造方法の実施例を示す工程断面図である。
【図２】本発明の製造方法を適用して形成した場合のゲート電極上面図である。
【図３】本発明の第二の製造方法により形成されるゲート電極の概略断面図である。
【図４】ＬＤＤ構造を有するＮＭＯＳ−ＦＥＴを製造する方法を示す工程断面図である。
【図５】（Ａ）は従来技術により形成しようとするゲート電極の概略断面図であり、（Ｂ）は異常酸化発生の状態を示す説明図である。
【符号の説明】
１・・・ゲート酸化膜
２・・・ポリシリコン層
３・・・タングステンシリサイド層
４・・・ＳｉＮ層
５・・・ゲート電極
７・・・窒化領域
１０・・・酸化膜
【図１】
2004172259.tif 000002
【図２】
2004172259.tif 000003
【図３】
2004172259.tif 000004
【図４】
2004172259.tif 000005
【図５】
2004172259.tif 000006