(57)【要約】【課題】低抵抗化が図られたインダクタを有する半導体装置およびその製造方法を提供する。【解決手段】層間絶縁膜３，５，７，９およびシリコン窒化膜２，４，６，８それぞれを上下方向に貫通するように溝２００，３００，４００，５００が形成されており、その溝２００，３００，４００，５００内には配線層３０，５０，７０，９０が形成されている。配線層３０，５０，７０，９０同士は、同一の幅を有し、上下方向において互いに重なるように設けられている。したがって、インダクタ１０００の上下方向におけるすべての部分が渦電流を発生するための部分として寄与する。【選択図】        図２
2004311504.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にインダクタを有する半導体装置であって、
前記半導体装置は、
前記半導体基板の上方に形成された層間絶縁膜と、
前記層間絶縁膜に形成された渦巻き状の溝と、
前記渦巻き状の溝に埋め込まれた配線層と、を有するユニットを備え、
前記インダクタは、前記半導体基板の主表面に対してほぼ垂直な方向において、前記ユニットが積み重ねられた複数のユニットにより構成され、
前記複数のユニットに含まれる複数の配線層は、前記半導体基板の主表面に対して垂直な方向において、互いに重なるように配置されるとともに、ほぼ同一の幅を有している、半導体装置。
【請求項２】
前記渦巻き状の溝の幅は、該渦巻き状の溝が形成された前記層間絶縁膜の膜厚よりも大きい、請求項１に記載の半導体装置。
【請求項３】
前記複数のユニットの前記半導体基板から最も離れた位置に存在する最上層ユニットに含まれる配線層には、前記インダクタから電流を取り出すことが可能な取出電極部が設けられており、
前記取出電極部は、前記層間絶縁膜の主表面に対して垂直な方向において、前記最上層ユニットの下側のユニットに含まれる配線層の最外縁よりもはみ出したはみ出し部分を有し、
前記はみ出し部分に接続するように、前記はみ出し部分の上側からプラグが形成された、請求項１に記載の半導体装置。
【請求項４】
請求項１に記載の半導体装置の製造方法であって、
前記半導体装置は、前記インダクタが形成される領域とは異なる領域であって、ロジック回路が形成されるロジック回路領域を備え、
前記ロジック回路領域においては、前記ロジック回路を構成するロジック回路配線層が設けられており、
前記渦巻き状の溝を形成する工程は、前記ロジック回路配線層が埋め込まれるロジック回路配線層用溝を形成する工程の一部の工程とともに実行され、
前記ロジック回路用溝を形成する工程は、
前記層間絶縁膜に前記一部の工程を施すことにより、第１の溝部を形成する工程と、
前記第１の溝部を形成する工程の後、前記第１の溝が形成された層間絶縁膜をエッチングすることにより、該第１の溝部の上側に該第１の溝部よりも幅が大きい第２の溝部を形成する工程とを含み、
該第２の溝部を形成する工程においては、前記渦巻き状の溝がマスクにより覆われた状態で、前記第２の溝部のエッチングが行われる、半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上にインダクタが設けられた半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来より、半導体基板の主表面上に形成された複数の層間絶縁膜それぞれ内に渦巻き状の配線層が形成され、複数の渦巻き状の配線層がインダクタとして機能する半導体装置が知られている。
【０００３】
【特許文献１】
特開２０００−１２４４０３号公報
【０００４】
【発明が解決しようとする課題】
上記従来のインダクタにおいては、複数の渦巻き状の配線層が、半導体基板の主表面に対して垂直な方向において、互いに所定の間隔をおいて設けられている。また、複数の配線層同士は、層間絶縁膜に形成された上下方向に延びるビアホールの内部に埋込まれたプラグにより接続されている。このプラグは、上下の配線層間に複数設けられている。
【０００５】
しかしながら、複数のプラグそれぞれにおいては、半導体基板の主表面に対して垂直な方向にしか電流が流れない。つまり、複数のプラグは、インダクタとしては寄与しない部分である。
【０００６】
したがって、従来のインダクタの構造では、半導体基板の主表面に平行な面におけるインダクタの占有面積を大きくすることなく、または、渦巻き状の配線層の積み重ね段数を多くすることなく、インダクタの抵抗値を低減することが困難である。
【０００７】
本発明は、上述のような問題に鑑みてなされたものであり、その目的は、インダクタの低抵抗化が図られた半導体装置およびその製造方法を提供することである。
【０００８】
【課題を解決するための手段】
本発明の半導体装置は、半導体基板上にインダクタを有する半導体装置である。また、その半導体装置は、半導体基板の上方に形成された層間絶縁膜と、層間絶縁膜に形成された渦巻き状の溝と、渦巻き状の溝に埋め込まれた配線層と、を有するユニットを備えている。
【０００９】
また、インダクタは、半導体基板の主表面に対してほぼ垂直な方向において、ユニットが積み重ねられた複数のユニットにより構成されている。また、複数のユニットに含まれる複数の配線層は、半導体基板の主表面に対して垂直な方向において、互いに重なるように配置されるとともに、ほぼ同一の幅を有している。
【００１０】
上記の構成によれば、積み重ねられた複数の配線層によりインダクタが構成されるため、インダクタとして寄与しない部分をなくすことができる。その結果、インダクタの抵抗を低減することが可能になる。
【００１１】
【発明の実施の形態】
以下、図を用いて本発明の実施の形態のインダクタを説明する。
【００１２】
（実施の形態１）
まず、図１〜図１０を用いて実施の形態１のインダクタを有する半導体装置の構造およびその製造方法を説明する。まず、図１〜図４を用いてインダクタの構造を説明する。
【００１３】
本実施の形態のインダクタは、半導体基板の主表面に対して垂直な方向から見た場合には、図１に示すように、渦巻き状になっている。図１において、渦巻き状は、直線部および９０°の折れ曲がり部を用いて構成されている。また、図１に示すＩＩ−ＩＩ断面が図２に示されている。また、図１に示すＩＩＩ−ＩＩＩ断面が図３に示されている。また、図１に示すＩＶ−ＩＶ断面が図４に示されている。
【００１４】
また、図２、図３および図４のそれぞれにおいては、インダクタそれぞれの層の部分に対応するロジック回路配線部の配線層の断面構造が示されている。なお、図２、図３および図４それぞれにおいては、インダクタは、図１に示す異なる断面のそれぞれが表わされているが、ロジック回路配線部は、所定の一断面のみが表わされている。
【００１５】
図２から分かるように、半導体基板６００の上側に形成された層間酸化膜１の中に、配線層用溝１００が形成されている。この配線層用溝１００の内側には、バリアメタル膜１１が形成されている。バリアメタル膜１１の表面に沿うようにシードＣｕ層１２が形成されている。シードＣｕ層１２により形成される凹部を埋込むように、Ｃｕめっき層１３が形成されている。バリアメタル膜１１、シードＣｕ層１２およびＣｕめっき層１３により配線層１０が構成されている。
【００１６】
また、図２〜図４から分かるように、層間酸化膜１の表面に沿うようにシリコン窒化膜２が形成されている。シリコン窒化膜２の上側には層間酸化膜３が形成されている。層間酸化膜３およびシリコン窒化膜２を貫通するように、配線層用溝部２００が形成されている。
【００１７】
配線層用溝部２００の内側には、バリアメタル膜３１が形成されている。バリアメタル膜３１の表面に沿うようにシードＣｕ層３２が形成されている。シードＣｕ層３２により形成された凹部を埋込むようにＣｕめっき層３３が形成されている。バリアメタル膜３１、シードＣｕ層３２およびＣｕめっき層３３により配線層３０が構成されている。
【００１８】
また、層間酸化膜３の上側にはシリコン窒化膜４が形成されている。シリコン窒化膜４の上には層間酸化膜５が形成されている。層間酸化膜５およびシリコン窒化膜４を貫通するように配線層用溝３００が形成されている。
【００１９】
また、配線層用溝３００内にはバリアメタル膜５１が形成されている。バリアメタル膜５１の表面に沿うようにシードＣｕ層５２が形成されている。シードＣｕ層５２により形成された凹部を埋め込むようにＣｕめっき層５３が形成されている。バリアメタル膜５１、シードＣｕ層５２およびＣｕめっき層５３により配線層５０が構成されている。
【００２０】
また、層間酸化膜５の上側には、シリコン窒化膜６が形成されている。シリコン窒化膜６の上には層間酸化膜７が形成されている。層間酸化膜７およびシリコン窒化膜６を貫通するように配線層用溝４００が形成されている。
【００２１】
また、配線層用溝４００の内側にはバリアメタル膜７１が形成されている。バリアメタル膜７１の表面に沿うようにシードＣｕ層７２が形成されている。シードＣｕ層７２により形成される凹部を埋め込むように、Ｃｕめっき層７３が形成されている。バリアメタル膜７１、シードＣｕ層７２およびＣｕめっき層７３により配線層７０が構成されている。
【００２２】
また、層間酸化膜７の上側には、シリコン窒化膜８が形成されている。シリコン窒化膜８の上側には層間酸化膜９が形成されている。層間酸化膜９およびシリコン窒化膜８を貫通するように配線層用溝５００が形成されている。
【００２３】
配線層用溝５００の内側にはバリアメタル膜９１が形成されている。バリアメタル膜９１の表面に沿うようにシードＣｕ層９２が形成されている。シードＣｕ層９２により形成された凹部を埋め込むように、Ｃｕめっき層９３が形成されている。バリアメタル膜９１、シードＣｕ層９２およびＣｕめっき層９３により配線層９０が構成されている。また、層間絶縁膜９の上側には、配線層９０を覆うように層間絶縁膜３０００が形成されている。
【００２４】
また、図２から分かるように、配線層１０は、半導体基板６００の主表面に対して垂直な方向から見た場合に、配線層３０に対して外側にはみ出している。また、図２〜図４から分かるように、配線層３０、配線層５０、配線層７０および配線層９０は、同じ幅を有して上下方向に貫通している。
【００２５】
また、図４に示すように、最上部の配線層９０は、配線層３０、配線層５０、配線層７０よりも距離Ｈだけ外側にはみ出しているはみ出し部分９５を有している。このはみ出し部分９５がインダクタの上部引出電極となる。また、インダクタの下部引出電極は配線層１０である。
【００２６】
上記のような半導体装置は、半導体基板６００の上方に形成された層間酸化膜３，５，７，９を備えている。層間絶縁膜３，５，７，９ぞれぞれには、渦巻き状の溝２００，３００，４００，５００が形成されている。渦巻き状の溝２００，３００，４００，５００それぞれには、配線層３０，５０，７０，９０が埋め込まれている。
【００２７】
層間絶縁膜、配線層および渦巻き状の溝によりユニットが構成されている。またインダクタ１０００は、半導体基板６００の主表面に対してほぼ垂直な方向において、ユニットが積み重ねられた複数のユニットにより構成されている。
【００２８】
複数のユニットに含まれる配線層３０，５０，７０，９０同士は、半導体基板６００の主表面に対して垂直な方向において、互いに重なるように配置されるとともに、ほぼ同一の幅を有している。
【００２９】
上記のような本実施の形態の半導体装置によれば、インダクタ１００を構成するすべての部分が、渦巻き状に形成されている。すなわち、従来技術のように、上下方向に貫通するビアホールの部分がなく、半導体基板の主表面と平行な全ての平断面において渦巻き状の配線層３０，５０，７０，９０として形成されている。したがって、インダクタの上下方向のすべての位置において渦電流を生じさせることができる。
【００３０】
その結果、インダクタ１０００の低抵抗化を図ることができる。言い換えれば、上記の半導体装置は、複数層積み重ねられた配線層３０，５０，７０，９０によりインダクタ１０００が構成されるため、インダクタとして寄与しない部分をなくすことができる。その結果、インダクタ１０００の抵抗を低減することが可能になる。
【００３１】
また、渦巻き状の溝２００，３００，４００，５００それぞれの幅は、配線層３０，５０，７０，９０が属するユニットの層間絶縁膜３，５，７，９の膜厚よりも大きい。
【００３２】
上記の構成によれば、渦巻き状の溝２００，３００，４００，５００それぞれに埋め込まれる配線層３０，５０，７０，９０の埋め込み不良の発生のおそれを低減することができる。
【００３３】
複数のユニットの半導体基板６００から最も離れた位置に存在する最上層ユニットに含まれる配線層９０には、インダクタ１０００から電流を取り出すことが可能な取出電極部が設けられている。また、取出電極部は、図４に示すように、層間絶縁膜９の主表面に対して垂直な方向において、最上層ユニットの下側のユニットに含まれる配線層３０，５０，７０の最外縁よりもはみ出したはみ出し部分９５を有している。最上層ユニットの上側には、層間絶縁膜３０００が形成されている。また、はみ出し部分Ｈに接続するように、はみ出し部分９５の上側から、層間絶縁膜３０００を貫通するコンタクトプラグ９００が形成されている。
【００３４】
上記の構成によれば、仮にコンタクトプラグ９００が最上層ユニットの配線層９０のはみ出し部分９５を貫通しても、最上層ユニットの下側のユニットに含まれる配線層９０が露出することが防止されている。したがって、最上層ユニットの下側のユニットに含まれる配線層７０が酸化されることが防止されている。その結果、インダクタ１０００の抵抗がコンタクトプラグ９００の形成位置の誤差に起因して増加することを防止することができる。
【００３５】
次に、図５〜図１０を用いてインダクタを有する半導体装置の製造方法を説明する。
【００３６】
まず、半導体基板６００の上方において層間酸化膜（ＳｉＯ２）１を形成する。次に、層間酸化膜１の上にレジスト膜を設ける。このレジスト膜をマスクとして、層間酸化膜１をエッチングする。それにより、図５に示すように、層間酸化膜１に配線層用の溝１００を形成する。このときにインダクタ形成部およびロジック回路配線部のそれぞれにおいて配線層用の溝１００を形成する。
【００３７】
次に、配線層用の溝１００内に配線層１０を形成する。その配線層１００を形成する工程においては、まず、層間酸化膜１の表面に沿うようにバリアメタル膜１１を形成する。次に、バリアメタル膜１１の表面に沿うようにシードＣｕ層７をスパッタリングする。
【００３８】
その後、シードＣｕ層７の上にＣｕめっき層８を形成する。次に、層間酸化膜１の表面が露出するまで、バリアメタル膜１１、シードＣｕ層７およびＣｕめっき層８をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により研磨する。これにより、図６に示すような構造が得られる。
【００３９】
次に、配線層１０および層間酸化膜１の表面を覆うようにシリコン窒化膜２を形成する。シリコン窒化膜２の上に層間酸化膜３を形成する。層間酸化膜３の上にレジスト膜を形成する。そのレジスト膜に所定のパターンを転写する写真製版工程を行なう。それにより、レジスト膜に所定のパターンが形成される。その所定のパターンを用いて層間酸化膜３を異方性エッチングする。それにより、図７に示すように、層間酸化膜３に配線層用の溝２００が形成される。
【００４０】
次に、配線層用の溝２００の表面およびシリコン窒化膜２の表面に沿うように有機材料である埋込剤が塗布される。その後、埋込剤をエッチバックすることにより、配線層用の溝２００の底面から所定の高さまでの位置に有機材料からなるプラグ１５０を形成する。それにより、図８に示す構造が得られる。
【００４１】
次に、インダクタ１０００が形成されているインダクタ形成部の層間酸化膜３およびプラグ１５０の上にのみ図９に示すレジスト膜２０００を形成する。つまり、ロジック回路領域の層間絶縁膜３の上にはレジスト膜２０００は形成されない。そのレジスト膜２０００をマスクとしてエッチングを行なう。このとき、図９に示すように、配線層用の溝２００の上部には配線層用の溝２００よりも幅が大きな配線層用の溝２５０が形成される。
【００４２】
また、前述のエッチング工程において、図８に示すプラグ１５０は、シリコン窒化膜２が膜減りしないように保護する保護材として機能する。プラグ１５０が設けられていない場合には、シリコン窒化膜２が露出するため、シリコン窒化膜２がエッチングされてしまう。その結果、シリコン窒化膜２の下側に位置するＣｕめっき層８が酸化されてしまう。したがって、プラグ１５０によりＣｕめっき層８が酸化されることが防止されている。その後、プラグ１５０およびシリコン窒化膜８は除去される。
【００４３】
次に、渦巻き状の溝２００、配線層用の溝２００および配線層用の溝２５０が形成された層間酸化膜３の表面に沿うようにバリアメタル膜３１を形成する。次に、バリアメタル膜３１の上にシードＣｕ層３２をスパッタリングする。次に、シードＣｕ層３２の上にＣｕめっき層３３を形成する。
【００４４】
その後、層間酸化膜３の上面が露出するまでバリアメタル膜３１、シードＣｕ層３２およびＣｕめっき層８をＣＭＰ法により研磨することにより、図１０に示すような構造を得る。前述のシリコン窒化膜２、層間酸化膜３および配線層３０からなるユニットを形成する工程を順次繰返すことにより、図２〜図４に示す構造のインダクタを製造することができる。
【００４５】
前述の半導体装置は、インダクタ１０００が形成される領域とは異なる領域であって、ロジック回路が形成されるロジック回路領域を備えている。ロジック回路領域においては、ロジック回路を構成する配線層１０，３０，５０，７０，９０が設けられている。渦巻き状の溝２００，３００，４００，５００を形成する工程は、ロジック回路の配線層３０，５０，７０，９０が埋め込まれるロジック回路の配線層用の溝２００，３００，４００，５００を形成する工程の一部の工程とともに実行される。
【００４６】
また、ロジック回路用溝３０を形成する工程は、層間絶縁膜３に前述の一部の工程を施すことにより、第１の配線層用の溝２００を形成する工程を含んでいる。また、ロジック回路用の溝２００，２５０を形成する工程は、第１の配線層用の溝２００を形成する工程の後、第１の配線層用の溝２００が形成された層間絶縁膜３をエッチングすることにより、第１の配線層用の溝２００の上側に第１の配線層用の溝２００よりも幅が大きい第２の配線層用の溝２５０を形成する工程を含んでいる。
【００４７】
さらに、図９に示すように、第２の配線層用の溝２５０を形成する工程においては、インダクタ形成部の渦巻き状の溝２００がマスクとしてのレジスト膜２０００により覆われた状態で、第２の配線層用の溝２５０のエッチングが行われる。
【００４８】
上記の製法によれば、第２の配線層用の溝２５０を形成するときに、インダクタ部の渦巻き状の溝２００がエッチングされないため、渦巻き状の溝２００の幅を維持することができる。
【００４９】
（実施の形態２）
次に、図１１〜図２０を用いて実施の形態２のインダクタを有する半導体装置の構造およびその製造方法を説明する。まず、図１１〜図１４を用いてインダクタを有する半導体装置の構造を説明する。図１１〜図１４に示すように、本実施の形態のインダクタを有する半導体装置の構造は、実施の形態１の図１〜図４を用いて示したインダクタを有する半導体装置とほぼ同様の構造である。実施の形態１の半導体装置において付されている符号と同じ符号が付されている本実施の形態の半導体装置の各部分は、実施の形態１の該当部分と同じ機能を果たす部分である。
【００５０】
ただし、本実施の形態の半導体装置は、インダクタ１０００が形成されている部分の配線層３０，５０，７０，９０が形成されている溝２００，２５０それぞれの断面が、下部分の溝２００と上部分の溝２５０とからなり、下部分の溝２００の幅と上部分の溝２５０の幅とが異なっている。この点が、実施の形態１の半導体装置の構造と異なる。それ以外においては、実施の形態１のインダクタを有する半導体装置の構造と実施の形態２のインダクタを有する半導体装置の構造とは全く同じである。
【００５１】
また、図１５〜図２０に示す半導体装置の製造方法においても、図５〜図１０を用いて説明した実施の形態１の半導体装置の製造方法とほぼ同様の工程が行なわれる。実施の形態１の製造方法と本実施の形態の製造方法とが異なるのは、図１７に示すように、インダクタ１００が形成される領域の配線層用の溝２００の幅が図７の配線層用の溝２００の幅より小さいことである。また、図１８に示す状態で、インダクタ形成部の渦巻き状の溝２００の上側部分の層間絶縁膜３もエッチングされるように、渦巻き状の溝２００の上に形成されるレジストに開口パターンが形成されている。
【００５２】
したがって、図１９に示すように、インダクタ１００が形成される領域の配線層用の溝２００の上部には、配線層用の溝２００よりも幅が大きな配線層用の溝２５０が形成される。それ以外の製造工程においては、本実施の形態と実施の形態１とは全く同様の製造工程が行なわれる。
【００５３】
前述のような本実施の形態の半導体装置においても、実施の形態１の半導体装置により得られる効果と同様の効果を得ることができる。
【００５４】
なお、図１および図１１に示す渦巻き状の配線層は、図２１に示すような曲線状の渦巻き状であってもよい。このようにすることにより、さらに滑らかに渦電流が生じることにより、インダクタの抵抗の低抵抗化を図ることができる。
【００５５】
また、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００５６】
【発明の効果】
本発明によれば、低抵抗化が図られたインダクタを有する半導体装置および製造方法を提供することができる。
【図面の簡単な説明】
【図１】実施の形態１の半導体装置のインダクタを上側から見たときの模式図である。
【図２】実施の形態１のインダクタを有する半導体装置の断面図である。
【図３】実施の形態１のインダクタを有する半導体装置の断面図である。
【図４】実施の形態１のインダクタを有する半導体装置の断面図である。
【図５】実施の形態１のインダクタを有する半導体装置の製造方法を説明するための図である。
【図６】実施の形態１のインダクタを有する半導体装置の製造方法を説明するための図である。
【図７】実施の形態１のインダクタを有する半導体装置の製造方法を説明するための図である。
【図８】実施の形態１のインダクタを有する半導体装置の製造方法を説明するための図である。
【図９】実施の形態１のインダクタを有する半導体装置の製造方法を説明するための図である。
【図１０】実施の形態１のインダクタを有する半導体装置の製造方法を説明するための図である。
【図１１】実施の形態２の半導体装置のインダクタを上側から見たときの模式図である。
【図１２】実施の形態２のインダクタを有する半導体装置の断面図である。
【図１３】実施の形態２のインダクタを有する半導体装置の断面図である。
【図１４】実施の形態２のインダクタを有する半導体装置の断面図である。
【図１５】実施の形態２のインダクタを有する半導体装置の製造方法を説明するための図である。
【図１６】実施の形態２のインダクタを有する半導体装置の製造方法を説明するための図である。
【図１７】実施の形態２のインダクタを有する半導体装置の製造方法を説明するための図である。
【図１８】実施の形態２のインダクタを有する半導体装置の製造方法を説明するための図である。
【図１９】実施の形態２のインダクタを有する半導体装置の製造方法を説明するための図である。
【図２０】実施の形態２のインダクタを有する半導体装置の製造方法を説明するための図である。
【図２１】他の例の半導体装置のインダクタを上側から見たときの模式図である。
【符号の説明】
１，３，５，７，９  層間酸化膜、２，４，６，８  シリコン窒化膜、１０，３０，５０，７０，９０  配線層、１１，３１，５１，７１，９１  バリアメタル膜、１２，３２，５２，７２，９２  シードＣｕ層、１３，３３，５３，７３，９３  Ｃｕめっき層。
【図１】
2004311504.tif 000003
【図２】
2004311504.tif 000004
【図３】
2004311504.tif 000005
【図４】
2004311504.tif 000006
【図５】
2004311504.tif 000007
【図６】
2004311504.tif 000008
【図７】
2004311504.tif 000009
【図８】
2004311504.tif 000010
【図９】
2004311504.tif 000011
【図１０】
2004311504.tif 000012
【図１１】
2004311504.tif 000013
【図１２】
2004311504.tif 000014
【図１３】
2004311504.tif 000015
【図１４】
2004311504.tif 000016
【図１５】
2004311504.tif 000017
【図１６】
2004311504.tif 000018
【図１７】
2004311504.tif 000019
【図１８】
2004311504.tif 000020
【図１９】
2004311504.tif 000021
【図２０】
2004311504.tif 000022
【図２１】
2004311504.tif 000023