(57)【要約】【構成】メカシャッタ１６が開口された状態でイメージセンサ１２を露光させることで、被写体の光学像を表す本画像信号を得る。そして、メカシャッタ１６が閉口された状態でイメージセンサ１２を露光させることで、イメージセンサ１２自身の固定パターンノイズを表す黒画像信号を得る。さらに、本画像信号に基づく本画像データＤａから黒画像信号に基づく黒画像データＤｂを減算することで、本画像データＤａからこれに含まれる固定パターンノイズを除去する。なお、黒画像データＤｂに基づいてイメージセンサ１２の欠陥画素が検出され、当該欠陥画素の座標データがフラッシュメモリ５２に記憶される。そして、この座標データに基づいて、メディアンフィルタ４０による欠陥画素補正が施される。【効果】固定パターンノイズの除去とともに欠陥画素が検出され、検出された欠陥画素に基づく欠陥画素補正が施される。【選択図】　図１
2004023331.tif 000002
【特許請求の範囲】
【請求項１】
イメージセンサの受光面に被写体の光学像を入射した第１状態で前記イメージセンサを能動化する第１能動化手段、
前記受光面を遮光した第２状態で前記イメージセンサを能動化する第２能動化手段、
前記第１状態で得られた第１画像信号から前記第２状態で得られた第２画像信号に基づいてノイズを除去する除去手段、
前記イメージセンサの欠陥画素を示す欠陥画素情報を保持する保持手段、
前記除去手段によってノイズが除去された画像信号に対し前記保持手段に保持された欠陥画素情報に基づく欠陥画素補正を施す補正手段、
前記第２画像信号に基づいて前記イメージセンサの欠陥画素を新規に検出する検出手段、および
前記検出手段によって検出された欠陥画素を示す欠陥画素情報を前記保持手段に設定する設定手段を備える、ディジタルカメラ。
【請求項２】
前記検出手段は前記第２能動化手段によって前記イメージセンサが能動化された期間が閾値を上回るとき欠陥画素検出を行う、請求項１記載のディジタルカメラ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ディジタルカメラに関し、特にたとえば受光面に入射された被写体の光学像を電気信号に変換するイメージセンサを備えた、ディジタルカメラに関する。
【０００２】
【従来技術】
この種のディジタルカメラでは、一般に、ＣＣＤ（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）型またはＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のイメージセンサが用いられている。いずれのイメージセンサにおいても、各画素の出力特性のバラツキや暗電流ムラなどによって固定パターンノイズが発生する。
【０００３】
この固定パターンノイズを除去するために、従来、ノイズリダクション機能を備えたディジタルカメラがある。このノイズリダクション機能によれば、シャッタボタンの押下（レリース）に応答して、まずメカシャッタが閉じた状態でイメージセンサが露光され、これによって固定パターンノイズが検出され、検出された固定パターンノイズがメモリに記憶される。続いて、メカシャッタが開いた状態でイメージセンサが露光され、この露光によって得られる被写体の画像信号からメモリに記憶された固定パターンノイズが減算され、その結果、当該画像信号から固定パターンノイズが除去される。
【０００４】
一方、イメージセンサの多くは、原料の結晶品質に起因する画素欠陥（白点欠陥）を有しており、この画素欠陥を補正する機能を備えたディジタルカメラもある。この画素欠陥補正機能を備えたディジタルカメラでは、白点欠陥を有する画素の座標データが予めメモリに記憶されている。そして、実際の撮影時に、イメージセンサから出力される被写体の画像信号に対して当該メモリに記憶された座標データに基づく補完処理が施される。具体的には、欠陥画素のデータがその周囲の画素のデータによって補完される。
【０００５】
なお、画素欠陥は、結晶自体の経時劣化や環境変化などの影響によって時間の経過とともに増大するので、かかる後天的に発生する画素欠陥を適切に補正するには、当該後天的に発生する画素欠陥を検出して、この検出結果に基づいて上述のメモリに記憶されている座標データを適宜更新する必要がある。従来は、オペレータによって所定の操作が行われたときに、当該後天的に発生する画素欠陥が検出され、その検出結果に基づいてメモリ内の座標データが書き換えられていた。具体的には、オペレータによって所定の操作が行われると、メカシャッタが閉じ、この状態で比較的長時間（数秒程度）にわたってイメージセンサが露光される。このとき白点欠陥を有する画素が白レベルの信号となって現れ、その座標データが欠陥画素の座標データとして新規にメモリに記憶される。
【０００６】
【発明が解決しようとする課題】
しかし、上述の従来技術では、後天的に発生する画素欠陥を適切に補正するには、その都度、上述した所定の操作を行わなければならず、面倒であるという問題がある。
【０００７】
それゆえに、この発明の主たる目的は、オペレータが特別な操作を行わなくても後天的に発生する画素欠陥をも適切に補正することができる、ディジタルカメラを提供することである。
【０００８】
【課題を解決するための手段】
この発明は、イメージセンサの受光面に被写体の光学像を入射した第１状態でイメージセンサを能動化する第１能動化手段、受光面を遮光した第２状態でイメージセンサを能動化する第２能動化手段、第１状態で得られた第１画像信号から第２状態で得られた第２画像信号に基づいてノイズを除去する除去手段、イメージセンサの欠陥画素を示す欠陥画素情報を保持する保持手段、除去手段によってノイズが除去された画像信号に対し保持手段に保持された欠陥画素情報に基づく欠陥画素補正を施す補正手段、第２画像信号に基づいてイメージセンサの欠陥画素を新規に検出する検出手段、および検出手段によって検出された欠陥画素を示す欠陥画素情報を保持手段に設定する設定手段を備える、ディジタルカメラである。
【０００９】
【作用】
この発明では、第１能動化手段が、イメージセンサの受光面に被写体の光学像を入射した第１状態で当該イメージセンサを能動化する。これによって、被写体の光学像に応じた第１画像信号が得られる。なお、この第１画像信号には、イメージセンサ自身が有する固定パターンノイズも含まれる。一方、第２能動化手段が、イメージセンサの受光面を遮光した第２状態で当該イメージセンサを能動化する。これによって、固定パターンノイズを含む黒レベルの第２画像信号が得られる。そして、除去手段が、当該第２画像信号に基づいて第１画像信号から固定パターンノイズを除去する。また、イメージセンサが白点欠陥を有する場合、その欠陥画素は第２画像信号において白レベルの信号となって現れる。この欠陥画素は、検出手段によって検出され、設定手段が、当該欠陥画素を示す欠陥画素情報を保持手段に設定する。そして、補正手段が、当該保持手段に保持された欠陥画素情報に基づいて、除去手段によるノイズ除去後の画像信号に対して欠陥画素補正を施す。つまり、固定パターンノイズを除去するための一連の処理の流れの中で、欠陥画素の検出および検出された欠陥画素に基づく補正が施される。
【００１０】
なお、検出手段は、第２能動化手段によってイメージセンサが能動化された期間が閾値を上回るときに欠陥画素検出を行うものとしてもよい。すなわち、第２能動化手段による能動化の期間が長いほど、当該能動化によって得られる第２画像信号中の欠陥画素が顕著に現れる。したがって、第２能動化手段による能動化の期間が閾値を上回って欠陥画素が顕著に現れたときに、検出手段による欠陥画素検出を行えば、当該欠陥画素を正確に検出することができ、ひいては正確な欠陥画素情報に基づく欠陥画素補正を実現できる。
【００１１】
【発明の効果】
この発明によれば、固定パターンノイズを除去するための一連の処理の流れの中で、欠陥画素の検出および検出された欠陥画素に基づく補正が施される。したがって、オペレータが特別な操作を行わなくても、後天的に発生する画素欠陥をも適切に補正することができる。
【００１２】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【００１３】
【実施例】
図１を参照して、この実施例のディジタルカメラ１０は、ＣＣＤ（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）型のイメージセンサ１２を有しており、このイメージセンサ１２の画素欠陥を補正するための画素欠陥補正機能を備えている。イメージセンサ１２の受光面１２ａと集光レンズ１４との間には、メカシャッタ１６が設けられており、メカシャッタ１６は、シャッタ制御回路１８から供給されるシャッタ制御信号に応答して開閉する。このようにメカシャッタ１６が開閉することによって、被写体の光学像が集光レンズ１４を通してイメージセンサ１２の受光面１２ａに入射され、または当該受光面１２ａが遮光される。
【００１４】
モードキー２０の操作によって、被写体を撮影するための撮影モードが選択されると、ＣＰＵ２２は、シャッタ制御回路１８に対して開口を命令する。シャッタ制御回路１８は、この命令に対応するシャッタ制御信号をメカシャッタ１６に供給し、メカシャッタ１６は、当該シャッタ制御信号に従って開口し、これによって被写体の光学像がイメージセンサ１２の受光面１２ａに入射される。
【００１５】
ＣＰＵ２２はまた、上述の撮影モードの選択に応答して、ＴＧ（Ｔｉｍｉｎｇ　Ｇｅｎｅｒａｔｏｒ）２４に対してプリ露光および間引き読み出しの繰り返しを命令する。ＴＧ２４は、この命令に対応するタイミング信号をイメージセンサ１２に供給し、イメージセンサ１２は、供給されたタイミング信号に従って、被写体の光学像を露光するとともに、当該露光によって蓄積された電荷の一部をインタレーススキャン形式に従って次の１フレーム期間に出力する。つまり、撮影モードが選択された当初は、低解像度の生画像信号が１フレーム期間毎にイメージセンサ１２から出力される。
【００１６】
イメージセンサ１２から出力された各フレームの生画像信号は、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ　Ｄｏｕｂｌｅ　Ｓａｍｐｌｉｎｇ）／ＡＧＣ（Ａｕｔｏｍａｔｉｃ　Ｇａｉｎ　Ｃｏｎｔｒｏｌ）回路２６に入力され、ここで相関二重サンプリング処理およびゲイン調整処理を施された後、Ａ／Ｄ変換回路４０に入力される。Ａ／Ｄ変換回路４０は、入力された生画像信号をディジタル信号である生画像データに変換し、変換後の生画像データをバッファ回路３０に入力する。バッファ回路３０は、入力された生画像データをプログレッシブスキャン形式のデータに変換し、変換後の生画像データをＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ　Ｄｙｎａｍｉｃ　ＲＡＭ）３２に入力する。
【００１７】
ＳＤＲＡＭ３２は、入力された生画像データの記憶先として、本画像記憶領域３４および黒画像記憶領域３６という２つの記憶領域を有している。これらの記憶領域３４および３６のいずれに生画像データが記憶されるかは、メモリ制御回路３８による制御に従う。ここでは、メモリ制御回路３８は、当該生画像データを本画像記憶領域３４に記憶し、記憶した生画像データを信号処理回路４０に転送する。
【００１８】
信号処理回路４０は、転送された生画像データに色分離，白バランス調整，ガンマ補正，ＹＵＶ変換などの一連の処理を施し、これらの処理によって生成されたＹＵＶデータをビデオエンコーダ４２に入力する。ビデオエンコーダ４２は、入力されたＹＵＶデータをＮＴＳＣ方式の複合画像信号に変換し、変換後の複合画像信号を液晶モニタ４４に入力する。これによって、液晶モニタ４４の画面に、被写体のリアルタイム動画像（スルー画像）が表示される。
【００１９】
さらに、信号処理回路４０によって生成されたＹＵＶデータのうちＹデータが、ＡＥ（Ａｕｔｏｍａｔｉｃ　Ｅｘｐｏｓｕｒｅ）評価回路４６に入力される。ＡＥ評価回路４６は、入力されたＹデータに基づいて、被写体像の輝度の程度を表す輝度評価値Ｅを算出する。
【００２０】
シャッタボタン４８が半押しされると、ＣＰＵ２２は、ＡＥ評価回路４４から輝度評価値Ｅを取り込む。そして、取り込んだ輝度評価値Ｅに基づいて最適露光期間Ｔを算出し、算出した最適露光期間ＴをＴＧ２４に設定する。
【００２１】
そして、シャッタボタン４８が全押しされると、ＣＰＵ２２は、記録処理に入る。すなわち、ＣＰＵ２２は、ＴＧ２４に対して１フレーム分の本露光および全画素読み出しを命令するとともに、信号処理回路４０に対してフィルタ処理および圧縮処理を命令する。ＴＧ２４は、ＣＰＵ２２からの命令に対応するタイミング信号をイメージセンサ１２に供給する。これによって、イメージセンサ１２の電子シャッタが最適露光期間Ｔにわたって開口して本露光が実行され、当該本露光によって蓄積された全電荷、つまり１フレーム分の高解像度生画像信号がインタレーススキャン形式でイメージセンサ１２から出力される。
【００２２】
イメージセンサ１２から出力された生画像信号は、ＣＤＳ／ＡＧＣ回路２６を介してＡ／Ｄ変換回路２８に入力され、ここで高解像度生画像データに変換される。そして、変換後の生画像データは、バッファ回路３０に入力され、ここでさらにプログレッシブスキャン形式のデータに変換された後、ＳＤＲＡＭ３２に入力される。ＳＤＲＡＭ３２に入力された生画像データは、メモリ制御回路３８による制御に従って本画像記憶領域３４に記憶された後、信号処理回路４０に転送される。
【００２３】
信号処理回路４０は、転送された生画像データを上述した一連の処理によってＹＵＶデータに変換し、変換後のＹＵＶデータを自身が内蔵するメディアン（中央値）フィルタ５０に入力する。メディアンフィルタ５０は、ＣＰＵ２２からのフィルタ処理命令に従って、入力されたＹＵＶデータのうち、イメージセンサ１２の欠陥画素に対応する画素データにのみ３×３のフィルタ処理を施す。これによって、当該欠陥画素の画素データが補完され、すなわち画素欠陥補正が施される。なお、ＣＰＵ２２には、フラッシュメモリ５２が接続されており、フラッシュメモリ５２には、欠陥画素の座標を表す座標データが記憶されている。ＣＰＵ２２は、このフラッシュメモリ５２に記憶されている座標データから欠陥画素の座標を認識し、この座標に対応する画素データに対してフィルタ処理が施されるように、メディアンフィルタ５０に対して上述のフィルタ処理命令を与える。
【００２４】
さらに、信号処理回路４０は、ＣＰＵ２２からの圧縮処理命令に応答してメディアンフィルタ５０によるフィルタ処理後のＹＵＶデータに対しＪＰＥＧ（Ｊｏｉｎｔ　Ｐｈｏｔｏｇｒａｐｈｉｃ　Ｅｘｐｅｒｔ　Ｇｒｏｕｐ）方式に従う圧縮処理を施す。そして、この圧縮処理によって生成されたＪＰＥＧ画像ファイルを、メモリカード５４に記録する。
【００２５】
ところで、この実施例のディジタルカメラ１０は、上述した画素欠陥補正機能の他に、イメージセンサ１２自身が発生する固定パターンノイズを除去するためのノイズリダクション機能を備えている。そして、このノイズリダクション機能が有効化されている状態で撮影が行われ、かつ当該撮影時の露光期間Ｔが４［ｓｅｃ］を上回るときに、上述した欠陥画素を新規に検出し、この検出した新規の欠陥画素の座標データをフラッシュメモリ５２に上書きする機能をも備えている。
【００２６】
具体的に説明すると、モードキー２０の操作によってノイズリダクション機能が有効化され、この状態でシャッタボタン４８が半押しされると、ＣＰＵ２２は、上述したのと同様に、ＡＥ評価回路４４から輝度評価値Ｅを取り込む。そして、取り込んだ輝度評価値Ｅに基づいて最適露光期間Ｔを算出し、算出した最適露光期間ＴをＴＧ２４に設定する。
【００２７】
そして、シャッタボタン４８が全押しされると、ＣＰＵ２２は、記録処理に入り、ＴＧ２４に対して１フレーム分の本露光を命令するとともに、信号処理回路４０に対してフィルタ処理および圧縮処理を命令する。ＴＧ２４は、ＣＰＵ２２からの命令に対応するタイミング信号をイメージセンサ１２に供給する。これによって、イメージセンサ１２の電子シャッタが最適露光期間Ｔにわたって開口して本露光が実行され、当該本露光に従う１フレーム分の高解像度生画像信号、換言すれば被写体の光学像に対応する第１画像信号としての本画像信号がインタレーススキャン形式でイメージセンサ１２から出力される。なお、この本画像信号には、イメージセンサ１２自身の固定パターンノイズも含まれる。
【００２８】
このイメージセンサ１２から出力された本画像信号は、ＣＤＳ／ＡＧＣ回路２６を介してＡ／Ｄ変換回路２８に入力され、ここでディジタル信号である本画像データＤａに変換される。そして、この本画像データＤａは、バッファ回路３０を介してＳＤＲＡＭ３２に入力される。メモリ制御回路３８は、ＣＰＵ２２による制御に従って、当該ＳＤＲＡＭ３２に入力された本画像データＤａを本画像記憶領域３４に記憶する。
【００２９】
続いて、ＣＰＵ２２は、シャッタ制御回路１８に対して閉口を命令する。シャッタ制御回路１８は、この命令に対応するシャッタ制御信号をメカシャッタ１６に供給し、メカシャッタ１６は、当該シャッタ制御信号に従って閉口する。これによって、イメージセンサ１２の受光面１２ａが外部（被写界）から遮蔽される。そして、この状態で、ＣＰＵ２２は、ＴＧ２４に対して１フレーム分の本露光を命令する。ＴＧ２４は、ＣＰＵ２２からの命令に対応するタイミング信号をイメージセンサ１２に供給し、これによって最適露光期間Ｔに従う本露光が実行され、当該本露光に従う黒レベルの画像信号、つまり第２画像信号としての黒画像信号がイメージセンサ１２から出力される。なお、この黒画像信号にも、イメージセンサ１２自身の固定パターンノイズが含まれる。
【００３０】
このイメージセンサ１２から出力された黒画像信号は、ＣＤＳ／ＡＧＣ回路２６を介してＡ／Ｄ変換回路２８に入力され、ここでディジタル信号である黒画像データＤｂに変換される。そして、この黒画像データＤｂは、バッファ回路３０を介してＳＤＲＡＭ３２に入力される。メモリ制御回路３８は、ＣＰＵ２２による制御に従って、当該ＳＤＲＡＭ３２に入力された黒画像データＤｂを黒本画像記憶領域３６に記憶する。
【００３１】
メモリ制御回路３８はさらに、ＣＰＵ２２による制御に従って本画像記憶領域３４に記憶されている本画像データＤｂから黒画像記憶領域３６に記憶されている黒画像データＤｂを減算する。これによって、本画像データＤｂに含まれる固定パターンノイズが、当該本画像データＤｂから除去される。そして、メモリ制御回路３８は、この固定パターンノイズを除去した後の本画像データＤｂを、本画像記憶領域３４に記憶し直す。
【００３２】
本画像記憶領域３４に記憶し直された本画像データＤｂは、メモリ制御回路３８による制御によって信号処理回路４０に入力され、ここでＹＵＶデータに変換される。そして、変換後のＹＵＶデータは、メディアンフィルタ５０によってフィルタ処理、すなわち欠陥画素補正を施された後、ＪＰＥＧ方式に従って圧縮される。そして、この圧縮処理によって生成されたＪＰＥＧ画像ファイルは、メモリカード５４に記録される。
【００３３】
なお、このノイズリダクション機能が有効化されている状態での露光期間Ｔが４［ｓｅｃ］を上回るとき、ＣＰＵ２２は、上述した黒画像データＤｂに基づいて欠陥画素を検出する。具体的には、ＣＰＵ２２は、黒画像データＤｂを構成する複数の画素データをレベル（値）の大きい順にソートする。そして、レベルの大きさが１番目のものから５１２番目のものを抽出する。さらに、抽出した５１２個の画素データのレベルを基準レベルと比較して、当該基準レベルよりも大きいレベルの画素データに対応する画素を、欠陥画素として特定する。この特定された画素には、レベルの大きい順に図２に示すよう“Ｆ０”〜“Ｆ５１１”までの符号が付されるとともに、各々の座標データ“ｘ０，ｙ０”〜“ｘ５１１，ｙ５１１”がフラッシュメモリ５２に上書きされる。なお、基準レベルを超えるレベルを有する画素が５１２個に満たない場合には、当該基準レベルを超えるレベルを有する画素の座標データのみがフラッシュメモリ５２に記憶される。
【００３４】
そして、ＣＰＵ２２は、このフラッシュメモリ５２に新規に記憶された座標データに基づいてメディアンフィルタ５０によるフィルタ処理が施されるように、当該メディアンフィルタ５０（信号処理回路４０）に対して命令を与える。この命令に応答して、メディアンフィルタ５０は、現在記録対象となっているＹＵＶデータに対してフィルタ処理を施す。つまり、シャッタボタン４８が全押しされることによって得られるＹＵＶデータに対して、その時点で発生している画素欠陥に基づく画素欠陥補正が施される。
【００３５】
このような処理を実現するために、ＣＰＵ２２は、図３および図４のフロー図で示される手順に従って動作する。なお、これらのフロー図に従ってＣＰＵ２２の動作を制御するための制御プログラムは、ＣＰＵ２２内のプログラムメモリ２２ａに記憶されている。また、ＣＰＵ２２がこの動作に入る前は、メカシャッタ１６は開口状態にある。
【００３６】
図３を参照して、シャッタボタン４８が半押しされると、ＣＰＵ２２は、ステップＳ１に進み、垂直同期信号Ｖｓｙｎｃの入力を待つ。ここで、垂直同期信号Ｖｓｙｎｃが入力されると、ＣＰＵ２２は、ステップＳ３に進み、ＡＥ／ＡＦ評価回路４４から輝度評価値Ｅを取得して、ステップＳ５に進む。
【００３７】
ステップＳ５において、ＣＰＵ２２は、上述のステップＳ３で取得した輝度評価値Ｅに基づいて最適露光期間Ｔを算出する。そして、ＣＰＵ２２は、ステップＳ７に進み、シャッタボタン４８の操作が解除されたか否か、具体的にはオペレータの指がシャッタボタン４８から離されたか否かを判断する。ここで、シャッタボタン４８の操作が解除されたと判断すると、ＣＰＵ２２は、このフロー図で示される処理を終了（中断）する。一方、シャッタボタン４８の操作が解除されていない場合には、ＣＰＵ２２は、ステップＳ７からステップＳ９に進む。そして、このステップＳ９において、シャッタボタン４８が全押しされたか否かを判断し、シャッタボタン４８が全押しされていない場合には、ステップＳ７に戻る。
【００３８】
ステップＳ９においてシャッタボタン４８が全押しされると、ＣＰＵ２２は、図４のステップＳ１１に進む。そして、このステップＳ１１において、ＳＤＲＡＭ３２の本画像記憶領域３４をデータの記憶先として設定するようメモリ制御回路３８を制御した後、ステップＳ１３において、上述のステップＳ５で算出した最適露光期間ＴをＴＧ２４に設定する。
【００３９】
この最適露光期間Ｔの設定後、ＣＰＵ２２は、ステップＳ１５に進み、ＴＧ２４に対して露光開始を命令する。これによって、最適露光期間Ｔに従う本露光が行われる。そして、ＣＰＵ２２は、ステップＳ１７において当該露光期間Ｔが経過したか否かを判断し、経過したと判断すると、ステップＳ１９に進み、シャッタ制御回路１８を制御してメカシャッタ１６を閉口させる。
【００４０】
メカシャッタ１６の閉口後、ＣＰＵ２２は、ステップＳ２１に進み、ここでイメージセンサ１２の奇数ラインから画像信号（ＯＤＤ）を読み出すとともに、ステップＳ２３において当該イメージセンサ１２の偶数ラインから画像信号（ＥＶＥＮ）を読み出すように、ＴＧ２４を制御する。これによって、イメージセンサ１２から固定パターンノイズを含む本画像信号が出力される。
【００４１】
そして、ＣＰＵ２２は、ステップＳ２５に進み、本画像信号に基づく本画像データＤａを本画像記憶領域３４に記憶するように、メモリ制御回路３８を制御する。そして、ＣＰＵ２２は、ステップＳ２７において、ノイズリダクション機能が有効化されているか否かを判断する。ここで、ノイズリダクション機能が有効化されていると判断すると、ＣＰＵ２２は、ステップＳ２９に進む。
【００４２】
ステップＳ２９において、ＣＰＵ２２は、ＳＤＲＡＭ３２の黒画像記憶領域３６をデータの記憶先として設定するようメモリ制御回路３８を制御する。そして、ＣＰＵ２２は、ステップＳ３１に進み、ＴＧ２４に最適露光期間Ｔを設定した後、ステップＳ３３に進み、当該ＴＧ２４に対して露光開始を命令する。ステップＳ３５において、当該露光期間Ｔが経過したと判断すると、ＣＰＵ２２は、ステップＳ３７に進み、イメージセンサ１２の奇数ラインから画像信号を読み出し、さらにステップＳ３９において当該イメージセンサ１２の偶数ラインから画像信号を読み出すよう、ＴＧ２４を制御する。これによって、イメージセンサ１２から固定パターンノイズを表す黒画像信号が出力される。
【００４３】
そして、ＣＰＵ２２は、ステップＳ４１に進み、黒画像信号に基づく黒画像データＤｂを黒画像記憶領域３６に記憶するように、メモリ制御回路３８を制御する。そして、ＣＰＵ２２は、ステップＳ４３に進み、上述のステップＳ２５で本画像記憶領域３４に記憶した本画像データＤａから、今回ステップＳ４１で黒画像記憶領域３６に記憶した黒画像データＤｂを減算するとともに、この減算後のデータ［Ｄａ−Ｄｂ］を新たな本画像データＤａとして本画像記憶領域３４に記憶するよう、メモリ制御回路３８を制御する。
【００４４】
このステップＳ４３の処理後、ＣＰＵ２２は、ステップＳ４５に進み、上述した露光期間Ｔが４［ｓｅｃ］を上回るか否かを判断する。ここで、当該露光期間Ｔが４［ｓｅｃ］を上回る場合、ＣＰＵ２２は、ステップＳ４７に進み、黒画像記憶領域３６に記憶されている黒画像データＤｂに基づいて欠陥画素を検出する。そして、ステップＳ４９において、当該検出した欠陥画素の座標データをフラッシュメモリ５２に記憶した後、ステップＳ５１に進む。
【００４５】
ステップＳ５１において、ＣＰＵ２２は、シャッタ制御回路１８を制御してメカシャッタ１６を開口させ、これによって図３および図４のフロー図で示される一連の処理を終了する。
【００４６】
なお、ステップＳ４５において、露光期間Ｔが４［ｓｅｃ］以下の場合、ＣＰＵ２２は、ステップＳ４７〜ステップＳ４９をスキップして、直接ステップＳ５１に進む。これは、露光期間Ｔが４［ｓｅｃ］以下という比較的に短期間の場合、画素欠陥が顕著に現れない可能性があり、つまり当該画素欠陥を正確に検出できない可能性があるからである。
【００４７】
また、上述したステップＳ２７においてノイズリダクション機能が有効化されていない場合は、ＣＰＵ２２は、ステップＳ５１を経て、この図３および図４のフロー図で示される一連の処理を終了する。
【００４８】
以上の説明から判るように、この実施例によれば、ノイズリダクション機能が有効化されている状態で露光期間Ｔが４［ｓｅｃ］を上回る場合、その時点での画素欠陥が検出され、検出された欠陥画素の座標データがフラッシュメモリ５２に記憶される。したがって、上述した従来技術とは異なり、画素欠陥を検出するための特別な操作を行うことなく、当該画素欠陥の座標データが書き換えられるとともに、この書き換えられた座標データに基づく画素欠陥補正が施される。
【００４９】
なお、この実施例では、画素欠陥の検出を行うか否かを判断するときの露光期間Ｔに対する判断基準を４［ｓｅｃ］に設定したが、これ以外の期間を設定してもよい。
【００５０】
また、フラッシュメモリ５２に記憶される欠陥画素の座標データの数を５１２個としたが、これに限らない。なお、この値は、イメージセンサ１２の画素数に応じて設定するのが望ましい。
【００５１】
そして、イメージセンサ１２として、インタレーススキャン形式のものを用いたが、プログレッシブスキャン形式のものを用いてもよい。このようにプログレッシブスキャン形式のものを用いれば、バッファ回路３０が不要となる。また、イメージセンサ１２は、ＣＣＤ型のものに限らず、ＣＭＯＳ型のものを用いてもよい。
【００５２】
さらに、この実施例では、本画像信号（本画像データＤａ）を得た後、黒画像信号（黒画像データＤｂ）を得るようにしたが、これとは逆の順番で各画像信号（画像データＤａおよびＤｂ）を得るようにしてもよい。
【００５３】
そして、欠陥画素を補正する手段としてメディアンフィルタ５０を用いたが、最大値フィルタや最小値フィルタ、平均値フィルタなどの他の非線形フィルタを用いてもよい。また、非線形フィルタに代えて、線形フィルタを用いてもよい。
【００５４】
なお、図１の構成では、シャッタ制御回路１８，ＴＧ２４，バッファ回路３０およびメモリ制御回路３８は、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｅｄ　ＩＣ）によって一体に形成されているが、これに限らない。すなわち、ＡＳＩＣ以外の回路構成としてもよい。
【図面の簡単な説明】
【図１】この発明の一実施例の概略構成を示すブロック図である。
【図２】図１の実施例におけるフラッシュメモリの記憶内容を示す図解図である。
【図３】図１の実施例におけるＣＰＵの動作を示すフロー図である。
【図４】図３に続くフロー図である。
【符号の説明】
１０…ディジタルカメラ
１２…イメージセンサ
１６…メカシャッタ
２０…モードキー
２２…ＣＰＵ
３２…ＳＤＲＡＭ
３４…本画像記憶領域
３６…黒画像記憶領域
４０…信号処理回路
５０…メディアンフィルタ
５２…フラッシュメモリ
【図１】
2004023331.tif 000003
【図２】
2004023331.tif 000004
【図３】
2004023331.tif 000005
【図４】
2004023331.tif 000006