(57)【要約】【課題】周辺回路部の配線層を多層化する一方で撮像画素領域における配線層の層数を削減し、シェーディングや混色を抑制する。【解決手段】フォトダイオード１２１や各種トランジスタ１２２、１２３を設けたシリコン基板１３０上に、撮像画素領域部１００Ａでは３層の配線層１３２〜１３４が形成され、周辺回路部１００Ｃでは５層の配線層１３２〜１３６が形成されている。したがって、撮像画素領域部１００Ａの上層部では、膜厚が小さくなり、その上にカラーフィルタ１３８およびオンチップレンズ１３９が配置されている。この結果、フォトダイオード１２１の受光面とカラーフィルタ１３８およびオンチップレンズ１３９との間の距離が小さくなり、シェーディングや混色を抑制することができる。【選択図】　　　　　　　　図１
2004071931.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に光電変換素子とゲート素子を含む複数の単位画素を２次元アレイ状に配列した撮像画素領域部と、前記撮像画素領域部の駆動制御及び撮像信号に対する信号処理を行う周辺回路部とを設け、さらに前記半導体基板上に複数層の配線層と絶縁膜よりなる複数配線層を設けるとともに、前記複数配線層上の少なくとも撮像画素領域部に対応する領域に前記光電変換素子への入射光を制御する光学構造部材を設けた固体撮像素子において、
前記撮像画素領域部上の複数配線層は、前記周辺回路部上の複数配線層に対して少ない層数で形成され、前記周辺回路部上の複数配線層よりも膜厚の小さい撮像画素領域部上の複数配線層上に前記光学構造部材が配置されている、
ことを特徴とする固体撮像素子。
【請求項２】
前記光学構造部材の上面の位置が前記周辺回路部の上面の位置よりも低い位置に配置されていることを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記光学構造部材は、オンチップマイクロレンズを含むことを特徴とする請求項１記載の固体撮像素子。
【請求項４】
前記光学構造部材は、オンチップ光学フィルタを含むことを特徴とする請求項１記載の固体撮像素子。
【請求項５】
前記複数配線層の上層絶縁膜は、前記撮像画素領域部と周辺回路部との境界部で段差を有することを特徴とする請求項１記載の固体撮像素子。
【請求項６】
前記段差が所定のテーパ角度を有して形成されていることを特徴とする請求項５記載の固体撮像素子。
【請求項７】
前記段差のテーパ角度が６０°以下であることを特徴とする請求項６記載の固体撮像素子。
【請求項８】
半導体基板に光電変換素子とゲート素子を含む複数の単位画素を２次元アレイ状に配列した撮像画素領域部と、前記撮像画素領域部の駆動制御及び撮像信号に対する信号処理を行う周辺回路部とを設け、さらに前記半導体基板上に複数層の配線層と絶縁膜よりなる複数配線層を設けるとともに、前記複数配線層上の少なくとも撮像画素領域部に対応する領域に前記光電変換素子への入射光を制御する光学構造部材を設けた固体撮像素子の製造方法において、
前記半導体基板に撮像画素領域部及び周辺回路部を構成する各素子を形成する工程と、
前記半導体基板上に撮像画素領域部及び周辺回路部とで共通する下層の複数配線層を形成する工程と、
前記下層の複数配線層上に周辺回路部に固有の上層の複数配線層を形成する工程と、
前記上層の複数配線層の形成時に形成された撮像画素領域部上の絶縁膜を除去することにより、撮像画素領域部と周辺回路部との境界部に段差を形成する工程と、
前記撮像画素領域部上の複数配線層上に前記光学構造部材を設ける工程と、
を有することを特徴とする固体撮像素子の製造方法。
【請求項９】
前記段差を所定のテーパ角度をもって形成することを特徴とする請求項８記載の固体撮像素子の製造方法。
【請求項１０】
固体撮像素子を有する電子機器において、
前記固体撮像素子は、半導体基板に光電変換素子とゲート素子を含む複数の単位画素を２次元アレイ状に配列した撮像画素領域部と、前記撮像画素領域部の駆動制御及び撮像信号に対する信号処理を行う周辺回路部とを設け、さらに前記半導体基板上に複数層の配線層と絶縁膜よりなる複数配線層を設けるとともに、前記複数配線層上の少なくとも撮像画素領域部に対応する領域に前記光電変換素子への入射光を制御する光学構造部材を設けて構成され、
さらに前記撮像画素領域部上の複数配線層は、前記周辺回路部上の複数配線層に対して少ない層数で形成され、前記周辺回路部上の複数配線層よりも膜厚の小さい撮像画素領域部上の複数配線層上に前記光学構造部材が配置されている、
ことを特徴とする電子機器。
【請求項１１】
前記固体撮像素子によって撮像した画像信号の通信機能を有することを特徴とする請求項１０記載の電子機器。
【請求項１２】
前記固体撮像素子によって撮像した画像信号の出力機能を有することを特徴とする請求項１０記載の電子機器。
【請求項１３】
前記固体撮像素子によって撮像した画像信号の画像処理機能を有することを特徴とする請求項１０記載の電子機器。
【請求項１４】
携帯型機器であることを特徴とする請求項１０記載の電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光電変換素子やゲート素子等を含む複数の単位画素が２次元配列された撮像領域を有する固体撮像素子及びその製造方法に関する。
【０００２】
【従来の技術】
近年、ビデオカメラや電子カメラが広く普及しており、これらのカメラには、ＣＣＤ型や増幅型の固体撮像素子が使用されている。
これらの固体撮像素子は、それぞれ光電変換素子（フォトダイオード；ＰＤ）を設けた複数の単位画素が撮像領域内に２次元配列のアレイ状に配置されたものである。
そして、ＣＣＤ型固体撮像素子では、各単位画素に入射した光をフォトダイオードによって光電変換して信号電荷を生成し、この信号電荷を垂直ＣＣＤ転送レジスタおよび水平ＣＣＤ転送レジスタを介して出力部に設けたフローティングデフュージョン（ＦＤ）部に転送する。そして、このＦＤ部の電位変動をＭＯＳトランジスタによって検出し、これを電気信号に変換、増幅することにより、撮像信号として出力する。
【０００３】
一方、増幅型固体撮像素子（ＣＭＯＳイメージセンサ）では、各単位画素内にＦＤ部や転送、増幅等の各種ＭＯＳトランジスタを有し、各単位画素に入射した光をフォトダイオードによって光電変換して信号電荷を生成し、この信号電荷を転送トランジスタによってＦＤ部に転送し、このＦＤ部の電位変動を増幅トランジスタによって検出し、これを電気信号に変換、増幅することにより、各画素毎の信号を信号線より出力する。
【０００４】
ところで、近年では、　携帯電話などのモバイル機器へのカメラ機能搭載の目的から、撮像素子の小型化、省電力化に対する要求が強まっている。
このような要求に応えるためには、ＣＣＤ型の固体撮像素子よりも低電圧で動作可能であり、また、複雑な信号処理機能も容易にワンチップ化できる増幅型固体撮像素子（ＣＭＯＳイメージセンサ）が適している。
そして、このような増幅型固体撮像素子のうち、現時点では最も小型の画素を有する構成としては、図３に示すような画素構造を有するものが提案されている（例えば、「Ｄｕｎ−Ｎｉａｎ　Ｙａｕｎｇ，　Ｓｈｏｕ−Ｇｗｏ　Ｗｕｕ，　Ｙｅａｎ−Ｋｕｅｎ　Ｆａｎｇ　ｅｔ　ａｌ．，　”Ｎｏｎｓｉｌｉｃｉｄｅ　ｓｏｕｒｃｅ／ｄｒａｉｎ　ｐｉｘｅｌ　ｆｏｒ　０．２５ｕｍ　ＣＭＯＳ　ｉｍａｇｅ　ｓｅｎｓｏｒ”　ＩＥＥＥ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ　Ｌｅｔｔｅｒｓ，　Ｖｏｌ．２２，　Ｎｏ．２，　ｐｐ．７１−７３，　Ｆｅｂｒｕａｒｙ　２００１」参照）。
【０００５】
以下、この従来例について、図３を参照して説明する。
図３は、２×２＝４画素分の構成を示しており、各単位画素は、シリコン基板にはｐ型拡散層とｎ型拡散層からなるフォトダイオードＰＤと、このフォトダイオードＰＤで光電変換された信号電荷を電圧信号に変換して出力するための４つのＭＯＳトランジスタＴｒ１〜Ｔｒ４を設けたものである。
すなわち、読み出しトランジスタＴｒ１は、読み出しパルスに基づいてフォトダイオードＰＤで生成された信号電荷を読み出して増幅トランジスタＴｒ２にゲートに接続されたＦＤ部に転送するものであり、増幅トランジスタＴｒ２は、ＦＤ部の電位変動を対応して電圧信号（画素信号）を出力するものである。
また、垂直選択（アドレス）トランジスタＴｒ３は、アドレスパルスに基づいて画素信号を読み出す水平ライン（画素行）を垂直方向に順次選択するためのものであり、リセットトランジスタＴｒ４は、リセットパルスに基づいてＦＤ部の電位を電源電位にリセットするものである。
【０００６】
また、水平アドレス信号線１１は、垂直選択トランジスタＴｒ３のゲートに結線され、垂直選択トランジスタＴｒ３によって信号を読み出す水平ラインを選択するものであり、リセット線１２はリセットトランジスタＴｒ４のゲートに結線され、リセットトランジスタＴｒ４によってＦＤ部の電位をリセットするものである。
また、垂直信号線１３は、増幅トランジスタＴｒ２のソースに結線され、増幅トランジスタＴｒ２から出力された画素信号を画素部の外部に出力するものであり、定電流源１４は、各画素に駆動電流を供給しており、図では省略しているが、画素列毎に垂直方向に配線された信号線によって供給される。
【０００７】
これらの配線は、例えばＡｌ多層配線が形成されている。フォトダイオードＰＤに多くの光を導入するためには、フォトダイオードＰＤの開口率を上げる必要があり、フォトダイオードＰＤの上方には、できるだけ信号線を配置しないようにレイアウトされている。
そして、この配線層の上方には、オンチップレンズ（ＯＣＬ）を配置して開口率を上げる工夫がなされる。また、カラー信号を得るためのカラーフィルタが各フォトダイオードＰＤに対応して配線層上に配置される。
また、ＭＯＳトランジスタＴｒ１〜Ｔｒ４による回路部に光が入射しないようにするための遮光膜が配置されている。
【０００８】
【発明が解決しようとする課題】
ところで、被写体をレンズにより結像して撮像する固体撮像装置においては、シェーディングによる周辺減光の問題がある。具体的には、信号線などのチップ上の構造物による斜め光成分の乱反射により、画面中央部に比べて周辺部でフォトダイオードへの入射光量や光電変換効率が低下するという問題である。
特に近年はカメラ機能部品の小型化の要求から瞳距離の短い光学系が望まれるが、　その場合、画面周辺の画素において斜めに入射する光の成分が信号線によって遮られるため、感度が低下し、シェーディングによる画質劣化が顕著になってしまう。
【０００９】
そこで従来は、瞳補正と称して、例えば特開２０００−１５０８４９　号公報に開示されるように、撮像領域の周辺部寄りの領域において斜め光がフォトダイオードに集光されるように、オンチップレンズや遮光膜の開口の位置を補正し、シェーディングを軽減している。
具体的には、フォトダイオードから見て光が入射する方向にオンチップレンズおよび遮光膜開口を配置する。
しかしながら、このような瞳補正を施した固体撮像素子においても、多層配線による入射光の乱反射により、瞳補正を行っても一部の斜め入射光が遮られ、特に短射出瞳距離の場合において、シェーディング抑制が十分にできない場合がある。
また、乱反射光が隣接する画素に入射すると、正しいフィルタを通過していない光を検出することになるため、正しい分光特性が得られない混色という問題もある。
【００１０】
図４は、従来の増幅型固体撮像素子における多層配線の積層構造を示す断面図であり、このような固体撮像素子で生じるシェーディングと混色について示している。
この固体撮像素子では、シリコン基板３０の表層部にフォトダイオード（ＰＤ）２１や各種トランジスタ（ＭＯＳＴｒ）２２が設けられ、このシリコン基板３０の上部にそれぞれ所定膜厚の絶縁膜３１を介して３層の配線層３２、３３、３４が積層され、その上に平坦化（保護）膜３５等を介してカラーフィルタ３６およびオンチップレンズ３７が配置されている。
そして、図中に示す斜めの入射光ａが、配線層３４によって遮られ、シェーディングが生じるとともに、矢線ｂのように反射して混色が生じることになる。
以上のように、従来の増幅型固体撮像素子においては、配線層数を増やすと感度が低下してしまうという問題があった。
【００１１】
そこで本発明の目的は、周辺回路部の配線層を多層化する一方で撮像画素領域における配線層の層数を削減することにより、多層配線に起因するシェーディングや混色を抑制し、撮像感度や画質の向上を図ることができる固体撮像素子及びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は前記目的を達成するため、半導体基板に光電変換素子とゲート素子を含む複数の単位画素を２次元アレイ状に配列した撮像画素領域部と、前記撮像画素領域部の駆動制御及び撮像信号に対する信号処理を行う周辺回路部とを設け、さらに前記半導体基板上に複数層の配線層と絶縁膜よりなる複数配線層を設けるとともに、前記複数配線層上の少なくとも撮像画素領域部に対応する領域に前記光電変換素子への入射光を制御する光学構造部材を設けた固体撮像素子において、前記撮像画素領域部上の複数配線層は、前記周辺回路部上の複数配線層に対して少ない層数で形成され、前記周辺回路部上の複数配線層よりも膜厚の小さい撮像画素領域部上の複数配線層上に前記光学構造部材が配置されていることを特徴とする。
【００１３】
また本発明は、半導体基板に光電変換素子とゲート素子を含む複数の単位画素を２次元アレイ状に配列した撮像画素領域部と、前記撮像画素領域部の駆動制御及び撮像信号に対する信号処理を行う周辺回路部とを設け、さらに前記半導体基板上に複数層の配線層と絶縁膜よりなる複数配線層を設けるとともに、前記複数配線層上の少なくとも撮像画素領域部に対応する領域に前記光電変換素子への入射光を制御する光学構造部材を設けた固体撮像素子の製造方法において、前記半導体基板に撮像画素領域部及び周辺回路部を構成する各素子を形成する工程と、前記半導体基板上に撮像画素領域部及び周辺回路部とで共通する下層の複数配線層を形成する工程と、前記下層の複数配線層上に周辺回路部に固有の上層の複数配線層を形成する工程と、前記上層の複数配線層の形成時に形成された撮像画素領域部上の絶縁膜を除去することにより、撮像画素領域部と周辺回路部との境界部に段差を形成する工程と、前記撮像画素領域部上の複数配線層上に前記光学構造部材を設ける工程とを有することを特徴とする。
【００１４】
本発明の固体撮像素子では、撮像画素領域部上の配線層数を削減して複数配線層の膜厚を小さくし、周辺回路部では配線層数を多くして複数配線層の膜厚を大きくしたことから、撮像画素領域部ではフォトダイオードの受光面とオンチップマイクロレンズや光学フィルタとの間の距離が縮小され、複数配線に起因するシェーディングや混色を抑制し、撮像感度や画質の向上を図ることができ、周辺回路部では配線層をより多層化して集積化を図り、高機能化や小型化を促進することができる。
また、本発明の固体撮像素子の製造方法では、撮像画素領域部及び周辺回路部とで共通する下層の複数配線層を形成した後、その上に周辺回路部に固有の上層の複数配線層を形成し、さらに、撮像画素領域部上の絶縁膜を除去することにより、撮像画素領域部と周辺回路部との境界部に段差を形成することで、撮像画素領域部上の配線層数を削減して複数配線層の膜厚を小さくし、周辺回路部では配線層数を多くして複数配線層の膜厚を大きくした固体撮像素子を容易に作製することができる。
この結果、撮像画素領域部ではフォトダイオードの受光面とオンチップマイクロレンズや光学フィルタとの間の距離が縮小され、複数配線に起因するシェーディングや混色を抑制し、撮像感度や画質の向上を図ることができ、周辺回路部では配線層をより多層化して集積化を図り、高機能化や小型化を促進することができる固体撮像素子を提供することが可能となる。
【００１５】
【発明の実施の形態】
以下、本発明による固体撮像素子及びその製造方法の実施の形態例について説明する。
本実施の形態による増幅型固体撮像素子は、回路構成は上述した従来例の固体撮像素子と同様であるが、撮像画素領域部上の配線積層構造と周辺回路部上の配線積層構造とに変化を持たせ、撮像画素領域部では配線層数を削減して多層配線層（複数配線層）の膜厚を小さくし、周辺回路部では配線層数を多くして多層配線層の膜厚を大きくしたものである。
これにより、撮像画素領域部では、フォトダイオードの受光面とオンチップマイクロレンズや光学フィルタとの間の距離が縮小され、多層配線に起因するシェーディングや混色を抑制し、撮像感度や画質の向上を図ることができる。また、周辺回路部では配線層をより多層化して集積化を図り、高機能化や小型化を促進することができる。
【００１６】
図１は、本発明の第１の実施の形態例による増幅型固体撮像素子の積層構造を示す断面図である。
この増幅型固体撮像素子において、シリコン基板１３０の表層部には、フォトダイオード（ＰＤ）１２１や各種トランジスタ（ＭＯＳＴｒ）１２２、１２３が設けられ、このシリコン基板１３０の上部にそれぞれ所定膜厚の絶縁膜１３１を介して多層構造による配線層１３２〜１３６が積層されているが、図示のように、撮像画素領域部１００Ａでは３層の配線層１３２〜１３４が形成され、周辺回路部１００Ｃでは５層の配線層１３２〜１３６が形成されている。
すなわち、撮像画素領域部１００Ａと周辺回路部１００Ｃでは、異なる配線構造を有しており、各配線層１３２〜１３６を絶縁するための絶縁膜１３１及びその上層の平坦化（保護）膜１３７を含む配線層全体の膜厚は、撮像画素領域部１００Ａよりも周辺回路部１００Ｃの方が大きいものとなっている。
【００１７】
また、撮像画素領域部１００Ａと周辺回路部１００Ｃとの境界部１００Ｂには段差部１４０が形成されている。この段差部１４０は、平坦化膜１３７上に約８０°の角度で階段状に立ち上がったものとなっている。
そして、撮像画素領域部１００Ａ上の平坦化膜１３７上には、カラーフィルタ１３８およびオンチップレンズ１３９が配置されている（なお、図１の破線Ａはカラーフィルタ１３８のパターニング前の塗布膜の位置を示しているが、これは後述する第２の実施の形態例の効果を説明するためのものである）。
したがって、本例の固体撮像素子は、カラーフィルタ１３８およびオンチップレンズ１３９の位置が、周辺回路部１００Ｃの最上層部（遮光膜等）よりも下に位置することになる。
このような層構造の固体撮像素子では、撮像画素領域部１００Ａにおいてはフォトダイオード１２１の受光面とオンチップレンズ１３９やカラーフィルタ１３８との間の距離が縮小され、多層配線に起因するシェーディングや混色を抑制し、撮像感度や画質の向上を図ることができる。また、周辺回路部１００Ｃにおいては配線層をより多層化して集積化を図り、高機能化や小型化を促進することができる。
【００１８】
次に、このような固体撮像素子の製造方法について説明する。
まず、シリコン基板１３０に対し、イオン注入と熟拡散によりｐ型半導体層のｐウェル領域、あるいはｎ型半導体層のｎウェル領域を形成する。その後、素子分離領域を形成し、各種ＭＯＳトランジスタのしきい値を決めるためのイオン注入を行い、ポリシリコン等でゲート電極層などを形成する。
次いで、レジスト塗布、パターニングを行い、リンなどのｎ型半導体層を形成するイオンを、例えば０．８ＭｅＶのエネルギ、２×１０１３ｃｍ−２のドーズ量で、イオン注入法によりシリコン基板１３０に打ち込み、フォトダイオードを形成する。
次いで、ＰＳＧなどの酸化シリコン材料で層間絶縁膜を形成し、コンタクトホールを開口してタングステン等の電極材を埋め込み、コンタクトを形成する。
次いで、アルミ等の導電膜を、例えば４００ｎｍ堆積し、パターニングを行い、１層目の信号線を形成する。
次いで、コンタクト形成と絶縁層及び配線層の形成を繰り返し、所望の層数の多層配線層を形成する。
【００１９】
ところで、一般に増幅型固体撮像素子では、水平方向と垂直方向の信号線を形成するために、最低でも２層の配線が必要である。また、撮像画素領域部の周辺に配置されている信号処理回路や画素の微細化のためには３層の多層配線が効果的であるし、さらに複雑な信号処理を行う回路を混載するためには４層以上の多層配線が有効であり、配線層数は製品の種類によって異なる。
たとえばアルミで３層配線を形成する場合には、フォトダイオードから３層目配線までの高さは５μｍ程度が普通である。
そこで本例では、図示のように、撮像画素領域部１００Ａは３層、周辺回路部１００Ｃは５層とし、３層目までは撮像画素領域部１００Ａと周辺回路部１００Ｃの両方に配線パターンを形成し、それ以降の上層配線は周辺回路部１００Ｃのみに配線パターンを形成する。
【００２０】
その後、撮像画素領域部１００Ａのみの上層配線部の絶縁膜をエッチングによって除去する。なお、本例では、撮像画素領域部１００Ａ以外を覆うレジストパターンを形成してから、ドライエッチングにより５層目と４層目の絶縁膜を除去するものとする。このエッチングには、マグネトロン型プラズマエッチング装置を用い、エッチング条件はエッチングガスＣ４　Ｆ８　／Ｏ２　／Ａｒ＝２０／２０／２００ｓｃｃｍ、マイクロ波パワー１．５ｋＷ、圧力１０Ｐａ、ウエハー温度２０°Ｃとした。この条件により、段差部１４０のテーパ角度は、上述のように約８０°となった。なお、本例において、テーパ角度とは段差部１４０と水平面（基板面）とのなす角度を言うものとする。
この後、従来の方法でＳｉＮなどのパッシベーション膜（平坦化膜）を堆積する。
【００２１】
この後、色素を混合した感光型レジストを塗布して露光することで、オンチップカラーフィルタ１３８を形成する。また、塗布材料を製膜してパターニングすることによりオンチップマイクロレンズ１３９を形成する。
なお、オンチップフィルタ１２８とオンチップマイクロレンズ１３９は、両方とも回転塗布法によって膜形成がなされており、ウエハプロセスを行う上で段差に起因する塗布ムラに注意する必要がある。たとえば、塗布時の材料の滴下量を通常３ｃｃとするところを８ｃｃに増加させることで、塗布ムラの発生を抑制できる。
また、段差部１４０の近傍では膜厚が一定でないため、撮像画素領域部として適さない領域があることに注意が必要となる。たとえば約２μｍの段差があり、段差の内側から２０μｍは膜厚が目標値の＋１０％を超えており、有効撮像画素領域は、さらにその２０μｍ内側に限定した。すなわち、境界部１００Ｂの間隔は、４０μｍとなる。
以上で本例による増幅型固体撮像素子が完成することになる。なお、このようにして作製した増幅型撮像素子は、その撮像面に結像する光学系を配置して用いることが望ましい。
【００２２】
図２は、本発明の第２の実施の形態例による増幅型固体撮像素子の積層構造を示す断面図である。
上述した第１の実施の形態例では、従来の課題となっている周辺回路部には多層化した配線層を用いることを可能とする一方で、撮像画素領域部については上部の光学構造部材をフォトダイオードの受光面に近い位置に形成することができるため、感度の高い固体撮像素子が形成できるが、周辺回路部と撮像画素領域部との境界の段差部分には撮像画素領域部として使用できない無駄な部分があり、それだけチップサイズが大きくなってしまうことや、価格の高いカラーフィルタなどの塗布材料の使用量が多くなるという課題がある。
そこで、本発明の第２の実施の形態例では、このような周辺回路部と撮像画素領域部との間の段差による無駄な領域を減少できる構成について提供するものである。
【００２３】
図２に示す増幅型固体撮像素子において、素子構造は図１に示すものと同様であるので、共通する要素については同一符号を付して説明は省略する。
本例の相違点は、上述した段差部１４０とテーパ角度の異なる段差部１４１を設けることにより、撮像画素領域部１００Ａと周辺回路部１００Ｃとの間隔を短縮できるようにしたものである。
すなわち、上述した段差部１４０は、８０°と垂直に近かったが、図２に示す段差部１４１では、テーパ角度を下げて段差を滑らかな形状にすることにより、塗布ムラや段差での塗布膜厚の遷移状態を改善した。
【００２４】
このような段差部１４１を形成する方法としては、各配線層の形成後、撮像画素領域部１００Ａの上層配線部の絶縁膜をエッチングする際に、レジストの側壁のテーパ角度を４５°とし、エッチングを行う。
このエッチングには、マグネトロン型プラズマエッチング装置を用い、エッチング条件はエッチングガスＣＨ２　Ｆ２　／Ｏ２　＝２０／５０ｓｃｃｍ、マイクロ波パワー１．５ｋＷ、圧力１０Ｐａ、ウエハー温度２０°Ｃとした。この条件では、絶縁膜と同時にレジスト側壁もエッチングされて徐々に後退するので、段差部１４１のテーパ角度は約３０°となる。
なお、このようなテーパ角度としては、６０°以下にすることで、一定の効果が期待できるものと解される。
【００２５】
また、図２の破線Ｂは、カラーフィルタ１３８のパターニング前の塗布膜の位置を示しており、図１の破線Ａと比較すると、段差部１４１の近傍の膜厚遷移も緩やかになっている。このため、本例では、オンチップフィルタ塗布時の材料の滴下量は通常の３ｃｃでも塗布ムラは発生しないことになり、使用料を抑制することが可能となる。
また、段差部１４１の近傍の膜厚遷移が緩やかであるため、段差部１４１の内側から５μｍ離れた地点で膜厚が目標値の＋１０％以下に抑えられる。したがって、有効撮像画素領域を、さらにその５μｍ内側に限定したとしても、図１に示す例に比べて、周辺回路部１００Ｃと撮像画素領域部１００Ａとの間隔を縮小できる。
【００２６】
以上のような本実施の形態例による増幅型固体撮像素子では、上記従来例に比べてフォトダイオードとオンチップレンズや光学フィルタとの距離が近いため、感度、混色特性が向上する。特に画面端では配線での入射光の乱反射が発生するために感度、混色が悪化する傾向にあり、画面端での特性改善は画像全体の見た目の印象に大きな影響を与えることから、見た目の画質を大幅に改善することが可能となる。
なお、本発明は上述した各実施の形態例に限定されるものではない。
たとえば、撮像画素領域部と周辺回路部との間に段差部を設ける方法には、上述の例ではドライエッチングを用いたが、同様の断面構造を得ることができれば、他の方法を用いてもよい。
また、配線総数等にういては回路の設計上、適宜選択できるものである。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができるものである。
【００２７】
また、上述した説明は、本発明を増幅型固体撮像素子単体に適用した例について説明したが、本発明は、このような撮像素子を搭載した通信装置や画像処理装置等の各種の電子機器に適用できるものである。
特に、上述した固体撮像素子の構造により、射出瞳距離を短くできるため、携帯機器に搭載することにより、機器の小型化が可能となり、携帯機器の付加価値を大きく向上することができ、このような携帯機器についても本発明に含まれるものとする。
【００２８】
【発明の効果】
以上説明したように本発明の固体撮像素子によれば、撮像画素領域部上の配線層数を削減して複数配線層の膜厚を小さくし、周辺回路部では配線層数を多くして複数配線層の膜厚を大きくしたことから、撮像画素領域部ではフォトダイオードの受光面とオンチップマイクロレンズや光学フィルタとの間の距離が縮小され、複数配線に起因するシェーディングや混色を抑制し、撮像感度や画質の向上を図ることができ、周辺回路部では配線層をより多層化して集積化を図り、高機能化や小型化を促進することができる効果がある。
また、このような固体撮像素子を各種電子機器の撮像部に用いることにより、電子機器の小型化や高機能化に貢献できる。
【００２９】
また、本発明の固体撮像素子の製造方法によれば、撮像画素領域部及び周辺回路部とで共通する下層の複数配線層を形成した後、その上に周辺回路部に固有の上層の複数配線層を形成し、さらに、撮像画素領域部上の絶縁膜を除去することにより、撮像画素領域部と周辺回路部との境界部に段差を形成することで、撮像画素領域部上の配線層数を削減して複数配線層の膜厚を小さくし、周辺回路部では配線層数を多くして複数配線層の膜厚を大きくした固体撮像素子を容易に作製することができるので、撮像画素領域部ではフォトダイオードの受光面とオンチップマイクロレンズや光学フィルタとの間の距離が縮小され、複数配線に起因するシェーディングや混色を抑制し、撮像感度や画質の向上を図ることができ、周辺回路部では配線層をより多層化して集積化を図り、高機能化や小型化を促進することができる固体撮像素子を低コストで提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態例による増幅型固体撮像素子の積層構造を示す断面図である。
【図２】本発明の第２の実施の形態例による増幅型固体撮像素子の積層構造を示す断面図である。
【図３】従来の増幅型固体撮像素子における単位画素の構成例を示す断面図である。
【図４】従来の増幅型固体撮像素子における多層配線層の積層構造例を示す断面図である。
【符号の説明】
１００Ａ……撮像画素領域部、１００Ｂ……境界部、１００Ｃ……周辺回路部、１２１……フォトダイオード、１２２、１２３……ＭＯＳトランジスタ、１３０……シリコン基板、１３１……絶縁膜、１３２〜１３６……配線層、１３７……平坦化膜、１３８……オンチップカラーフィルタ、１３９……オンチップマイクロレンズ、１４０、１４１……段差部。
【図１】
2004071931.tif 000003
【図２】
2004071931.tif 000004
【図３】
2004071931.tif 000005
【図４】
2004071931.tif 000006