(57)【要約】【課題】  半導体装置に搭載する半導体チップのパッドレイアウトの制約を無くすことができる。【解決手段】  半導体チップ２を搭載しかつチップ搭載面１ｂの大きさが半導体チップ２より小さいタブ１ａと、タブ１ａの周囲に延在して設けられた複数のインナリード１ｄと、タブ１ａを支持するタブ吊りリード１ｃと、半導体チップ２をタブ１ａに搭載した際に半導体チップ２とインナリード１ｄとの間に配置されかつ半導体チップ２のグランド用のパッド２ｄとワイヤボンディングによって電気的に接続されるグランド接続部３と、インナリード１ｄと連結した複数のアウタリードとからなり、タブ吊りリード１ｃに電気的に接続されて支持されたグランド接続部３が設けられたことにより、グランド電位の安定化の向上を図る。【選択図】  図３
2004343151.tif 000002
【特許請求の範囲】
【請求項１】
主面に複数の表面電極を有する半導体チップと、
前記半導体チップを囲むように配置された複数のインナリードと、
前記半導体チップと前記複数のインナリードとの間にそれぞれが前記半導体チップを囲むように配置され、かつグランド接続部と高電位側電源接続部から成る電源接続部と、
前記半導体チップの複数の表面電極のうちの一部の表面電極と前記電源接続部とを接続する第１の接続手段と、
前記電源接続部と前記複数のインナリードのうちの一部のインナリードとを接続する第２の接続手段と、
前記半導体チップと前記第１、第２の接続手段を樹脂封止する封止本体部と、
前記半導体チップの複数の表面電極のうちの他部の表面電極と前記複数のインナリードのうちの他部のインナリードを介して接続され前記封止本体部から突出する外部端子とを有し、
さらに、前記グランド接続部と前記高電位側電源接続部は前記封止本体部の樹脂によりそれぞれが互いに絶縁されて配置されていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、前記第１の接続手段は、前記半導体チップの高電位側電源用表面電極と前記高電位側電源接続部とを接続するボンディングワイヤと、前記半導体チップのグランド用表面電極と前記グランド接続部とを接続するボンディングワイヤとから成ることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、前記第２の接続手段は、前記電源接続部の高電位側電源接続部と前記複数のインナリードのうちの一部のインナリードとを接続するボンディングワイヤから成ることを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、前記電源接続部のグランド接続部は、前記複数のインナリードのうちチップ角部近傍に配置されている一部のインナリードと電気的に接続されていることを特徴とする半導体装置。
【請求項５】
チップ搭載面を備えたチップ搭載部と、前記チップ搭載部の周囲に延在する複数のインナリードと、前記チップ搭載部と前記複数のインナリードとの間にそれぞれが前記チップ搭載部を囲むように配置されかつそれぞれが互いに絶縁されて配置されたグランド接続部と高電位側電源接続部とから成る電源接続部とを有するリードフレームを準備する工程と、
主面に複数の表面電極を有する前記半導体チップを前記チップ搭載部の前記チップ搭載面に搭載する工程と、
前記半導体チップの複数の表面電極のうちの一部の表面電極と前記電源接続部とを第１の接続手段によって電気的に接続する工程と、
前記電源接続部と前記複数のインナリードのうちの一部のインナリードとを第２の接続手段によって電気的に接続する工程と、
前記半導体チップと前記第１および第２の接続手段を樹脂封止する工程とを有することを特徴とする半導体装置の製造方法。
【請求項６】
請求項５記載の半導体装置の製造方法において、前記電源接続部が基準電位を供給するグランド接続部であり、前記リードフレームを準備する際に、前記グランド接続部を、前記チップ搭載部を支持する吊りリードと予め一体に形成した前記リードフレームを準備することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造技術に関し、特に、半導体装置における半導体チップのパッドレイアウトの容易化に適用して有効な技術に関する。
【背景技術】
【０００２】
従来の半導体装置では、ダイパッドの外形寸法をその上に搭載する半導体チップの外形寸法よりも小さくすることにより、半導体チップと樹脂との接着面積を大きくした（例えば、特許文献１参照）。
【０００３】
また、従来の半導体装置では、タイバーは半導体ダイを支持するために使用され、応力によって引き起こされるパッケージのクラックの問題を軽減しかつ数多くの異なる大きさのダイとともに使用するのに適した万能のリードフレームを提供する（例えば、特許文献２参照）。
【特許文献１】特開平６−２１６３０３号公報（図１）
【特許文献２】特開平７−７１２４号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
半導体チップを搭載するタブを有したリードフレームを用いかつ樹脂封止を行う半導体装置の一例として、面実装形のＱＦＰ（Quad Flat Package)などがある。
【０００５】
ＱＦＰなどのタブを有する半導体装置では、そのタブ裏面においてタブと樹脂との間に剥離が発生したり、タブ（金属）と樹脂との熱膨張係数の差によって樹脂にクラックが形成されることがある。
【０００６】
そこで、前記剥離やクラックを防ぐには、タブとタブ裏面における樹脂との密着性の向上が考えられ、その具体的な対策として、タブの大きさを半導体チップの大きさより小さくする小タブ構造の半導体装置が挙げられる。
【０００７】
ところが、小タブ構造の半導体装置の場合、前記剥離やクラックについては効果が得られるものの、グランド電位の安定化を図るために半導体チップのグランド電極をフレーム側のグランドに接続する際には、半導体チップの角部にグランド電極を配置し、このグランド電極とタブ吊りリードとをワイヤボンディングによって接続している。
【０００８】
つまり、半導体チップの表面電極においてグランド電極を角部に配置しなければならず、その結果、半導体チップの表面電極のパッドレイアウトに制約が設けられてしまうことが問題とされる。
【０００９】
本発明の目的は、半導体チップにおけるパッドレイアウトの制約を無くすことができる半導体装置およびその製造方法を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１２】
すなわち、本発明は、主面に複数の表面電極を有する半導体チップと、前記半導体チップを囲むように配置された複数のインナリードと、前記半導体チップと前記複数のインナリードとの間にそれぞれが前記半導体チップを囲むように配置され、かつグランド接続部と高電位側電源接続部から成る電源接続部と、前記半導体チップの複数の表面電極のうちの一部の表面電極と前記電源接続部とを接続する第１の接続手段と、前記電源接続部と前記複数のインナリードのうちの一部のインナリードとを接続する第２の接続手段と、前記半導体チップと前記第１、第２の接続手段を樹脂封止する封止本体部と、前記半導体チップの複数の表面電極のうちの他部の表面電極と前記複数のインナリードのうちの他部のインナリードを介して接続され前記封止本体部から突出する外部端子とを有し、さらに、前記グランド接続部と前記高電位側電源接続部は前記封止本体部の樹脂によりそれぞれが互いに絶縁されて配置されているものである。
【００１３】
これにより、半導体装置において半導体チップの表面電極におけるグランド電極または高電位側の電源電極をいずれの位置に配置してもワイヤボンディングによって前記電源接続部と接続することができるとともに、同じく前記電源接続部をグランド用のインナリードまたは高電位側の電源用のインナリードとワイヤボンディングによって接続することが可能になる。
【００１４】
その結果、半導体チップの表面電極においてグランド電極または高電位側の電源電極を
角部に配置しなければならないというパッドレイアウト上の制約を無くすことができる。
【００１５】
したがって、小タブ構造による効果、すなわち、耐クラック性や種々のチップサイズに対応できるフレキシブル性を維持しつつ、半導体チップ上の任意の箇所の表面電極におけるグランド接続または高電位側の電源接続を行うことが可能になり、半導体チップの回路設計におけるパッドレイアウトの自由度が増え、その結果、前記回路設計の簡略化を図ることができる。
【００１６】
また、本発明は、チップ搭載面を備えたチップ搭載部と、前記チップ搭載部の周囲に延在する複数のインナリードと、前記チップ搭載部と前記複数のインナリードとの間にそれぞれが前記チップ搭載部を囲むように配置されかつそれぞれが互いに絶縁されて配置されたグランド接続部と高電位側電源接続部とから成る電源接続部とを有するリードフレームを準備する工程と、主面に複数の表面電極を有する前記半導体チップを前記チップ搭載部の前記チップ搭載面に搭載する工程と、前記半導体チップの複数の表面電極のうちの一部の表面電極と前記電源接続部とを第１の接続手段によって電気的に接続する工程と、前記電源接続部と前記複数のインナリードのうちの一部のインナリードとを第２の接続手段によって電気的に接続する工程と、前記半導体チップと前記第１および第２の接続手段を樹脂封止する工程とを有するものである。
【発明の効果】
【００１７】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
（１）．半導体装置においてタブ吊りリードに支持されかつ半導体チップとインナリードとの間に配置される電源接続部が設けられたことにより、半導体チップのグランド電極または高電位側の電源電極をいずれの位置に配置してもワイヤボンディングによって前記電源接続部と接続することができるとともに、同じく前記電源接続部をグランド用または高電位側の電源用のインナリードとワイヤボンディングによって接続することが可能になる。これにより、半導体チップのグランド電極または高電位側の電源電極を角部に配置しなければならないというパッドレイアウト上の制約を無くすことができる。
（２）．前記（１）により、小タブ構造による効果、すなわち、耐クラック性や種々のチップサイズに対応できるフレキシブル性を維持しつつ、半導体チップ上の任意の箇所の表面電極においてグランド接続または高電位側の電源接続を行うことが可能になる。これにより、半導体チップの回路設計におけるパッドレイアウトの自由度が増えるため、前記回路設計の簡略化を図ることができる。特に、多ピンでかつ高集積な半導体チップにおけるパッドレイアウトの容易化を図ることができる。
（３）．半導体チップのグランド電極をいずれの箇所でも配置できるため、タブ吊りリードに支持された電源接続部がグランド接続部である際には、同一のグランド電位を半導体チップのあらゆる箇所から供給できる。これにより、半導体チップ内のグランド電位の安定性を向上できる。
（４）．半導体装置においてタブ吊りリードに支持された電源接続部が設けられ、かつこの電源接続部がグランド接続部である際には、グランド接続部の面積を増やすことができる。その結果、グランド接続におけるインピーダンスを下げることができ、信号ピンなどから発生するノイズの影響を受け難くくすることができる。
（５）．前記（３),（４）により、半導体装置における電源接続やグランド接続の安定化を図ることができ、これにより、半導体装置の電気的特性を向上できる。
（６）．電源接続部の設置形態を、各タブ吊りリードを連結することなくそれぞれのタブ吊りリードから突出させて設けることにより、電源接続部を設けた上でのリードフレームの形状を簡略化することができる。これにより、電源接続部を設けたことによるリードフレームの歩留り低下を防ぐことができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１９】
（実施の形態）
図１は本発明によるリードフレームの構造の実施の形態の一例を示す拡大部分平面図、図２は本発明による半導体装置の構造の実施の形態の一例を示す断面図、図３は本発明の半導体装置においてワイヤボンディング後の要部の構造の実施の形態の一例を半導体チップを透過して示す拡大部分平面図である。
【００２０】
図１に示す本実施の形態のリードフレーム１は、図３に示すように、小タブ構造（タブ１ａの大きさを半導体チップ２の大きさより小さくした構造）のものであり、スモールダイパッド（ＳＤＰ）フレームとも呼ばれるものでもある。
【００２１】
また、図２に示す本実施の形態の半導体装置は、小タブ構造でかつ樹脂封止形のもので
あり、その一例として、面実装形のＱＦＰ（Quad Flat Package)を取り上げて説明する。
【００２２】
したがって、図１に示すリードフレーム１は、ＱＦＰに用いられるものである。
【００２３】
本実施の形態によるリードフレーム１の構成は、半導体チップ２を搭載し、かつチップ搭載面１ｂの大きさが半導体チップ２より小さいタブ１ａ（ダイパッドもしくはアイランドともいう）と、タブ１ａの周囲に延在して設けられた複数のインナリード１ｄと、タブ１ａを支持するタブ吊りリード１ｃと、半導体チップ２をタブ１ａに搭載した際に半導体チップ２とインナリード１ｄとの間に配置され、かつ半導体チップ２のパッド（表面電極）２ｃとワイヤボンディングによって電気的に接続される電源接続部と、各々のインナリード１ｄを支持するとともに樹脂封止の際の樹脂４の流出を阻止するダムバー１ｇと、インナリード１ｄと連結して外部端子となる複数のアウタリード１ｅと、アウタリード１ｅをその先端部で支持する枠部１ｆとからなり、前記電源接続部がタブ吊りリード１ｃに支持されている。
【００２４】
なお、本実施の形態のリードフレーム１は、前記電源接続部が基準電位を供給するグランド接続部３（ここでは、０Ｖのアース用の接続部）の場合であり、かつグランド接続部３がタブ吊りリード１ｃに電気的に接続された状態でこのタブ吊りリード１ｃに支持されている。
【００２５】
つまり、電源接続部であるグランド接続部３は、タブ１ａに半導体チップ２を搭載してワイヤボンディングを行う際に、半導体チップ２のグランド用（アース用）のパッド２ｄもしくはグランド用のインナリード１ｈとワイヤボンディングによって電気的に接続することにより、グランド電位の安定化の向上を図るものである。
【００２６】
したがって、グランド接続部３は、ワイヤボンディングが行えるように半導体チップ２の周囲外方に配置されるものである。
【００２７】
そこで、本実施の形態のリードフレーム１は、図３に示すように、そのグランド接続部３が四角形の枠状のものであり、このグランド接続部３が、半導体チップ２よりも小さなタブ１ａに半導体チップ２を搭載した際に、半導体チップ２の外方周囲において各々のインナリード１ｄとの間に配置される大きさのものである。
【００２８】
なお、リードフレーム１のグランド接続部３は、タブ吊りリード１ｃと一体に形成されているものである。
【００２９】
すなわち、リードフレーム１において、エッチング処理などによって各々のインナリード１ｄ、アウタリード１ｅおよびタブ吊りリード１ｃなどを形成する際に、タブ吊りリード１ｃと一体に形成したものである。
【００３０】
また、本実施の形態のリードフレーム１は、ＱＦＰ用のものであるため、小さなタブ１ａが４本のタブ吊りリード１ｃによってその対角方向から支持されており、これにより、四角形の枠状のグランド接続部３も、その４つの角部において４本のタブ吊りリード１ｃと接合している。
【００３１】
さらに、本実施の形態のリードフレーム１におけるグランド接続部３は、図２に示すように、インナリード１ｄの位置よりも半導体チップ２搭載時の半導体チップ２の主面２ａと反対の裏面２ｂ側に配置されている。
【００３２】
つまり、タブ吊りリード１ｃがタブ下げ加工され、枠状のグランド接続部３がこのタブ下げ加工されたタブ吊りリード１ｃに一体形成されているため、グランド接続部３はインナリード１ｄよりも低い位置に配置されている。
【００３３】
なお、図１は、リードフレーム１において１個分のＱＦＰの領域を示したものであるが、リードフレーム１は、図１に示す領域が複数個（例えば、５個程度）連なって形成された多連のものである。
【００３４】
また、リードフレーム１のインナリード１ｄのワイヤボンディングが行われる先端付近には、図２に示すボンディングワイヤ６との接続を良好に行うための半田めっきや金めっきあるいはパラジウムめっきなどのめっきが施されている。
【００３５】
このうち、半田めっきまたは金めっきの場合には、インナリード１ｄの先端付近のワイヤボンディングが行われる箇所のみにめっきが行われ、パラジウムめっきの場合には、外装としても活用可能なため、リードフレーム１全体にめっきが行われる。
【００３６】
ただし、前記めっきの種類は、前記した半田めっきや金めっきあるいはパラジウムめっきに限定されるものではなく、ボンディングワイヤ６の素材との兼ね合いで他のめっきを行ってもよい。
【００３７】
また、リードフレーム１は、その厚さが、例えば、０.1５〜０.2ｍｍ程度であり、鉄とニッケルとの合金などによって形成されている。
【００３８】
さらに、ＱＦＰに用いられるリードフレーム１であるため、タブ１ａの４方向の外方に多数（図１に示すリードフレーム１では、四角形の一辺で４本ずつのインナリード１ｄが配置され、これにより、合計１６本のアウタリード１ｅを有している）のインナリード１ｄが延在している。
【００３９】
次に、本実施の形態による半導体装置の構成について説明する。
【００４０】
なお、前記半導体装置は、図１に示すリードフレーム１を用いて製造した樹脂封止形のＱＦＰであり、図２に示すように、アウタリード１ｅがガルウィング状に形成されているものである。
【００４１】
前記ＱＦＰの構成について説明すると、半導体チップ２より小さいチップ搭載面１ｂを備え、かつこのチップ搭載面１ｂに半導体チップ２を搭載したチップ搭載部であるタブ１ａと、タブ１ａを４つの方向から支持するタブ吊りリード１ｃと、タブ１ａの周囲に延在して設けられ、かつ半導体チップ２の所定のパッド２ｃ（表面電極）とボンディングワイヤ６によって電気的に接続された複数のインナリード１ｄと、半導体チップ２とインナリード１ｄとの間に配置されるとともにタブ吊りリード１ｃに支持され、かつ半導体チップ２のグランド用のパッド２ｄとワイヤボンディングによって電気的に接続された電源接続部であるグランド接続部３と、半導体チップ２を封止用の樹脂４によって樹脂封止して形成した封止本体部５と、半導体チップ２の所定のパッド２ｃ，２ｄとインナリード１ｄ，１ｈを介して電気的に接続し、かつ封止本体部５から外方に突出した外部端子であるアウタリード１ｅとから構成される。
【００４２】
つまり、リードフレーム１のタブ１ａのチップ搭載面１ｂに半導体チップ２を搭載し、さらに、半導体チップ２の所定のパッド２ｃ，２ｄとこれに対応する所定のインナリード１ｄ，１ｈとをボンディングワイヤ６によって電気的に接続した後、半導体チップ２とボンディングワイヤ６を含む周辺部とを樹脂４によって樹脂封止したものである。
【００４３】
なお、本実施の形態のＱＦＰにおいても、前記電源接続部が基準電位を供給するグランド接続部３の場合である。
【００４４】
そこで、半導体チップ２のパッド２ｃ，２ｄとインナリード１ｄ，１ｈとをワイヤボンディングによって電気的に接続する際に、半導体チップ２のグランド用のパッド２ｄとグランド接続部３とが第１の接続手段となるボンディングワイヤ６によって、さらに、グランド接続部３とグランド用のインナリード１ｈとが第２の接続手段となるボンディングワイヤ６を用いてワイヤボンディングによって電気的に接続されたものである。
【００４５】
これにより、前記ＱＦＰにおけるグランド電位の安定化の向上を図ることができる。
【００４６】
また、前記ＱＦＰにおいても、グランド接続部３は四角形の枠状のものであり、かつこのグランド接続部３がタブ吊りリード１ｃと一体に形成され、これにより、グランド接続部３は、タブ吊りリード１ｃに電気的に接続された状態でこのタブ吊りリード１ｃに支持されている。
【００４７】
つまり、電源接続部であるグランド接続部３は、タブ１ａに半導体チップ２を搭載してワイヤボンディングを行う際に、半導体チップ２のグランド用（アース用）のパッド２ｄもしくはグランド用のインナリード１ｈとワイヤボンディングによって電気的に接続することにより、グランド電位の安定化の向上を図るものである。
【００４８】
さらに、このＱＦＰにおいても、タブ吊りリード１ｃがタブ下げ加工され、枠状のグランド接続部３がこのタブ下げ加工されたタブ吊りリード１ｃに一体形成されているため、グランド接続部３はインナリード１ｄよりも低い位置に配置されている。
【００４９】
ここで、半導体チップ２は、銀ペーストなどによってタブ１ａのチップ搭載面１ｂに固着（ペレットボンディング）されている。
【００５０】
また、封止本体部５を形成する樹脂４は、例えば、エポキシ系の熱硬化性の樹脂４などである。
【００５１】
さらに、ボンディングワイヤ６は、金やアルミニウムなどによって形成される金属細線である。
【００５２】
本実施の形態による半導体装置の製造方法について説明する。
【００５３】
なお、前記半導体装置の製造方法は、リードフレーム１を用いた半導体装置（本実施の形態では、ＱＦＰ）の製造方法である。
【００５４】
まず、半導体チップ２より小さいチップ搭載面１ｂを備えたタブ１ａ（小タブ）およびこれの周囲に延在するインナリード１ｄと、タブ１ａを支持するタブ吊りリード１ｃに支持されかつ半導体チップ２をタブ１ａに搭載した際に半導体チップ２とインナリード１ｄとの間に配置されるグランド接続部３（電源接続部）とを設けた図１に示す多連のリードフレーム１を準備する。
【００５５】
この際、本実施の形態では、リードフレーム１の前記電源接続部が基準電位を供給するグランド接続部３であり、グランド接続部３をタブ吊りリード１ｃと予め一体に形成したリードフレーム１を用いる。
【００５６】
すなわち、本実施の形態においては、エッチング処理などによって各々のインナリード１ｄ、アウタリード１ｅおよびタブ吊りリード１ｃなどを形成する際に、四角形の枠状のグランド接続部３をタブ吊りリード１ｃと一体に形成したリードフレーム１を用いる。
【００５７】
その後、銀ペーストなどを用いて半導体チップ２をタブ１ａのチップ搭載面１ｂに搭載する（ペレットボンディングする）。
【００５８】
続いて、半導体チップ２の所定のパッド２ｃとこれに対応するインナリード１ｄとをワイヤボンディングによって電気的に接続する。
【００５９】
すなわち、半導体チップ２の所定のパッド２ｃ（ここでは、信号用のパッド２ｃ）とこれに対応するインナリード１ｄとをボンディングワイヤ６によって電気的に接続する。
【００６０】
さらに、本実施の形態では、ワイヤボンディング工程において、図２または図３に示すように、半導体チップ２のグランド用のパッド２ｄとグランド接続部３とをワイヤボンディングによって接続するとともに、グランド接続部３とグランド用のインナリード１ｈとをワイヤボンディングによって接続する。
【００６１】
これにより、半導体チップ２のグランド用のパッド２ｄとグランド接続部３とがボンディングワイヤ６によって電気的に接続され、さらに、タブ吊りリード１ｃに支持されたグランド接続部３とグランド用のインナリード１ｈとがボンディングワイヤ６によって電気的に接続される。
【００６２】
その後、例えば、エポキシ系の熱硬化性の封止用の樹脂４などを用いて半導体チップ２とボンディングワイヤ６を含むその周辺部とを樹脂封止する。
【００６３】
さらに、リードフレーム１の枠部１ｆとアウタリード１ｅとを図示しないプレス加工などによって切断して分離し、その後、アウタリード１ｅを所望形状に曲げ形成する。
【００６４】
本実施の形態では、図２に示すように、アウタリード１ｅをガルウィング状に曲げ形成する。
【００６５】
その後、アウタリード１ｅの外装コーティングなどを行うことにより、図２に示すＱＦＰを製造できる。
【００６６】
本実施の形態によるリードフレームおよびそれを用いた半導体装置ならびにその製造方法によれば、以下のような作用効果が得られる。
【００６７】
すなわち、小タブ構造のリードフレーム１においてタブ吊りリード１ｃに支持されかつ半導体チップ２とインナリード１ｄとの間に配置されるグランド接続部３（電源接続部）が設けられたことにより、半導体チップ２のグランド用のパッド２ｄをいずれの位置に配置してもワイヤボンディングによってグランド接続部３と接続することができるとともに、同じくグランド接続部３をグランド用のインナリード１ｈとワイヤボンディングによって接続することが可能になる。
【００６８】
これにより、半導体チップ２のパッド２ｃにおいてグランド用のパッド２ｄを角部に配置しなければならないというパッドレイアウト上の制約を無くすことができる。
【００６９】
その結果、小タブ構造による効果、すなわち、耐クラック性や種々のチップサイズに対応できるフレキシブル性を維持しつつ、半導体チップ２上の任意の箇所のパッド２ｃにおけるグランド接続を行うことが可能になる。
【００７０】
つまり、半導体チップ２の角部も含め、それ以外の箇所のパッド２ｃにおいてもグランド接続を行うことができる。
【００７１】
これにより、半導体チップ２の回路設計におけるパッドレイアウトの自由度が増えるため、前記回路設計の簡略化を図ることができる。
【００７２】
特に、多ピンでかつ高集積な半導体チップ２におけるパッドレイアウトの容易化を図ることができる。
【００７３】
なお、ＱＦＰが小タブ構造であるため、搭載可能な半導体チップ２のバリエーションを増やすことができる。
【００７４】
また、半導体チップ２のパッド２ｃにおいてグランド用のパッド２ｄをいずれの箇所でも配置できるため、同一のグランド電位を半導体チップ２のあらゆる箇所から供給できる。
【００７５】
これにより、半導体チップ２内のグランド電位の安定性を向上できる。
【００７６】
さらに、ＱＦＰにおいてタブ吊りリード１ｃに支持されたグランド接続部３が設けられたことにより、グランド接続部３の面積を増やすことができる。
【００７７】
その結果、グランド接続におけるインピーダンスを下げることができ、信号ピンなどから発生するノイズの影響を受け難くすることができる。
【００７８】
また、ＱＦＰにおいてタブ吊りリード１ｃに支持されたグランド接続部３が設けられていることにより、グランド接続部３の数を増やすとともに、その設置箇所を分散させることができる。
【００７９】
これにより、ＱＦＰにおいてピン数を増やすことなく、グランド電位の供給箇所を増やすことが可能になる。
【００８０】
すなわち、ＱＦＰにおいてその外形を大きくすることなく、グランド電位の供給箇所を増やすことが可能になる。
【００８１】
その結果、信号ピンなどから発生するノイズから受ける影響を低減できる。
【００８２】
したがって、ＱＦＰにおけるグランド接続の安定化を図ることができ、これにより、ＱＦＰの電気的特性を向上できる。
【００８３】
また、リードフレーム１におけるグランド接続部３をタブ吊りリード１ｃと一体に形成することにより、リードフレーム製造時にエッチングなどによってインナリード１ｄなどと一緒にグランド接続部３を製造することができるため、比較的容易にかつ低コストでグランド接続部３を製造できる。
【００８４】
さらに、グランド接続部３が枠状に形成されていることにより、グランド接続部３によってそれぞれのタブ吊りリード１ｃを電気的に接続した状態とすることができる。
【００８５】
これにより、グランド接続部３の面積を大幅に増加させることができるため、ＱＦＰにおけるグランド接続の安定化をさらに向上できる。
【００８６】
また、グランド接続部３が、インナリード１ｄの位置よりも半導体チップ２搭載時の半導体チップ２の裏面２ｂ側に配置されている（グランド接続部３が、タブ下げ加工されたタブ吊りリード１ｃに支持されている）ことにより、グランド接続部３とボンディングワイヤ６との接触を防ぐことができる。
【００８７】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００８８】
例えば、前記実施の形態で説明したリードフレームおよび半導体装置においては、電源接続部がグランド接続部３の場合について説明したが、前記電源接続部は、図４に示すように、グランド接続部３よりも高い電位を供給する高電位側電源接続部７であってもよい。
【００８９】
ここで、図４および図５に示す他の実施の形態の半導体装置は、基準電位側（例えば、０Ｖ）のグランド接続部３と、それよりも高い電位側の高電位側電源接続部７との２つの電源接続部が設けられた場合のＱＦＰを示すものである。
【００９０】
すなわち、図４および図５に示すＱＦＰは、図１に示すリードフレーム１の構造に加えて、半導体チップ２をタブ１ａに搭載した際に半導体チップ２とインナリード１ｄとの間に配置されるとともに、半導体チップ２の高電位側の電源用のパッド２ｅとワイヤボンディングによって電気的に接続され、かつグランド接続部３より高い電位を供給する電源接続部である高電位側電源接続部７を有したものであり、グランド接続部３がタブ吊りリード１ｃに電気的に接続された状態でタブ吊りリード１ｃに支持され、かつ高電位側電源接続部７がタブ吊りリード１ｃと絶縁された状態でタブ吊りリード１ｃに支持されているものである。
【００９１】
なお、この場合のグランド接続部３は、図３に示す前記実施の形態のＱＦＰと同様にタブ吊りリード１ｃと一体で形成された枠状のものであり、また、高電位側電源接続部７は、ポリイミドテープなどの絶縁性接合部材８（図６参照、また、絶縁性フィルムや絶縁性の接着剤などでもよい）を介してタブ吊りリード１ｃに絶縁されて支持された枠状のものである。
【００９２】
さらに、図５に示すように、この２つの電源接続部が設けられたＱＦＰにおいても、グランド接続部３と高電位側電源接続部７とはタブ下げ加工が行われたタブ吊りリード１ｃに支持されている。
【００９３】
これにより、図４に示すＱＦＰのように、半導体チップ２のグランド用のパッド２ｄとグランド接続部３とが、かつ、グランド接続部３とグランド用のインナリード１ｈとがワイヤボンディングによって電気的に接続され、さらに、半導体チップ２の高電位側のパッド２ｅと高電位側電源接続部７とが、かつ、高電位側電源接続部７と高電位側のインナリード１ｉとがワイヤボンディングによって電気的に接続されている。
【００９４】
また、図６に示す他の実施の形態のＱＦＰのように、電源接続部として、高電位側電源接続部７のみが設けられていてもよい。
【００９５】
この際、半導体チップ２の裏面電極がグランド電位であれば、高電位側電源接続部７は、図６に示すように、ポリイミドテープなどの絶縁性接合部材８を介してタブ吊りリード１ｃに絶縁されて支持されていなければならないが、前記裏面電極が高電位側の電源電位である場合には、高電位側電源接続部７はタブ吊りリード１ｃに電気的に接続させた支持形態としてよい。
【００９６】
なお、電源接続部が高電位側電源接続部７の場合においても、グランド電位を高電位側の電源電位に置き換えることにより、高電位側の電源接続に対してグランド接続部３の場合とほぼ同様の効果、すなわち、高電位側の電源接続の安定化の向上を図ることができる。
【００９７】
また、前記実施の形態（図１〜図３）および前記他の実施の形態（図４〜図６）においては、電源接続部が枠状に形成されている場合を説明したが、前記電源接続部の形状は、枠状に限定されるものではなく、図７または図８の他の実施の形態のグランド接続部３（高電位側電源接続部７についても同様）のように、全てのタブ吊りリード１ｃを連結することなくそれぞれのタブ吊りリード１ｃから個々に突出させた形状であってもよい。
【００９８】
これによれば、グランド接続部３の設置形態を、図７または図８に示すように、それぞれのタブ吊りリード１ｃを連結することなく各々のタブ吊りリード１ｃから突出させて設けることにより、グランド接続部３を設けた上でのリードフレーム１の形状を簡略化することができる。
【００９９】
その結果、グランド接続部３を設けたことによるリードフレーム１の歩留り低下を防ぐことができる。
【０１００】
また、前記実施の形態および前記他の実施の形態において、電源接続部がタブ吊りリード１ｃに電気的に接続されて支持される場合に、電源接続部がタブ吊りリード１ｃに一体に形成される場合について説明したが、その際、前記電源接続部は、必ずしもタブ吊りリード１ｃと一体に形成されていなくてもよい。
【０１０１】
つまり、少なくともワイヤボンディングが行われる時までに後付けによって、例えば、導電性の接合材などを用いて、前記電源接続部がタブ吊りリード１ｃに電気的に接続されかつ支持されていればよい。
【０１０２】
なお、電源接続部がグランド接続部３であっても、あるいは、高電位側電源接続部７の場合であっても、その設置箇所については、タブ吊りリード１ｃの表側（半導体チップ２の主面２ａ側）であってもよく、また、裏側（半導体チップ２の裏面２ｂ側）であってもよい。
【０１０３】
さらに、前記実施の形態および前記他の実施の形態においては、電源接続部がタブ下げ加工されたタブ吊りリード１ｃに支持されている場合について説明したが、前記タブ下げ加工は必ずしも行われていなくてもよく、前記電源接続部はタブ下げ加工されていないタブ吊りリード１ｃに支持されていてもよい。
【０１０４】
また、前記実施の形態および前記他の実施の形態においては、半導体装置がＱＦＰの場合について説明したが、前記半導体装置は、小タブ構造でかつワイヤボンディングを行うとともに、電源接続部がタブ吊りリード１ｃに支持されているものであれば、例えば、Ｊリードタイプの半導体装置などであってもよく、また、それ以外のタイプの半導体装置およびそれに用いられるリードフレーム１であってもよい。
【産業上の利用可能性】
【０１０５】
本発明は、電子装置およびその製造技術に好適である。
【図面の簡単な説明】
【０１０６】
【図１】本発明によるリードフレームの構造の実施の形態の一例を示す拡大部分平面図である。
【図２】本発明による半導体装置の構造の実施の形態の一例を示す断面図である。
【図３】本発明の半導体装置においてワイヤボンディング後の要部の構造の実施の形態の一例を半導体チップを透過して示す拡大部分平面図である。
【図４】本発明の他の実施の形態である半導体装置においてワイヤボンディング後の要部の構造を半導体チップを透過して示す拡大部分平面図である。
【図５】本発明の他の実施の形態である半導体装置の構造を示す断面図である。
【図６】本発明の他の実施の形態である半導体装置の構造を示す断面図である。
【図７】本発明の他の実施の形態であるリードフレームの要部の構造を示す拡大部分平面図である。
【図８】本発明の他の実施の形態であるリードフレームの要部の構造を示す拡大部分平面図である。
【符号の説明】
【０１０７】
１  リードフレーム
１ａ  タブ
１ｂ  チップ搭載面
１ｃ  タブ吊りリード
１ｄ，１ｈ，１ｉ  インナリード
１ｅ  アウタリード
１ｆ  枠部
１ｇ  ダムバー
２  半導体チップ
２ａ  主面
２ｂ  裏面
２ｃ，２ｄ，２ｅ  パッド（表面電極）
３  グランド接続部（電源接続部）
４  樹脂
５  封止本体部
６  ボンディングワイヤ
７  高電位側電源接続部（電源接続部）
８  絶縁性接合部材
【図１】
2004343151.tif 000003
【図２】
2004343151.tif 000004
【図３】
2004343151.tif 000005
【図４】
2004343151.tif 000006
【図５】
2004343151.tif 000007
【図６】
2004343151.tif 000008
【図７】
2004343151.tif 000009
【図８】
2004343151.tif 000010