(57)【要約】  本発明の一段方式入力電流波形整形（Ｓ２ＩＣＳ）コンバータは、フルブリッジ整流器の正極とエネルギー蓄積キャパシタの正極の間にバイパスダイオードを接続することによって、Ｓ２ＩＣＳコンバータの一次側伝導損失を著しく低減させる。エネルギー蓄積インダクタとバイパスダイオード間の電流の有効なインタリーブは、Ｓ２ＩＣＳフライバック・コンバータにおいて整流ライン電圧のピーク付近で得られ、これが結果的に電流リプルが著しく減少し、スイッチへの電流ストレスを低減する。更に、Ｓ２ＩＣＳフライバック・コンバータのＩＣＳ部分における整流器の再配置をエネルギー蓄積キャパシタとＩＣＳインダクタが２つの整流器のみを経由してＡＣ線電圧に接続されるようになすことによって、１ダイオードの順方向電圧降下が抑えられ、それによって一次側整流器での伝導損失がかなり低減する。【特許請求の範囲】
【請求項１】
入力電流波形整形及び出力電圧調整機能を有するフライバック・コンバータであって、
ＡＣ電源電圧を受け取るように結合されかつ整流電圧を与える出力端子を有するようなブリッジ整流器と、
一次巻線を有するトランスであって、前記一次巻線を第１の部分と第２の部分に分割するタップを含むような前記トランスと、
前記一次巻線の前記第１の部分を接地端子に切替可能に結合するスイッチと、
前記一次巻線の前記タップに結合され、入力端子を有するエネルギー蓄積インダクタと、
前記ブリッジ整流器の前記出力端子と前記エネルギー蓄積インダクタの前記入力端子を結合する第１の整流器と、
前記一次巻線の前記第２の部分と前記接地端子の間に結合されるエネルギー蓄積キャパシタと、
前記ブリッジ整流器の前記出力端子と前記エネルギー蓄積キャパシタを結合する第２の整流器とを含むことを特徴とするフライバック・コンバータ。
【請求項２】
前記トランスの二次巻線と、
出力フィルタ・キャパシタと、
前記トランスの前記二次巻線と前記出力フィルタ・キャパシタを結合する第３の整流器と、
前記出力フィルタ・キャパシタの負荷と第２の接地端子を接続する出力端子とを更に含むことを特徴とする請求項１に記載のフライバック・コンバータ。
【請求項３】
前記第３の整流器がショットキー整流器を含むことを特徴とする請求項２に記載のフライバック・コンバータ。
【請求項４】
前記第３の整流器が同期整流器を含むことを特徴とする請求項２に記載のフライバック・コンバータ。
【請求項５】
前記トランスを不連続伝導モードと連続伝導モードの境界で作動させるための制御回路を更に含むことを特徴とする請求項１に記載のフライバック・コンバータ。
【請求項６】
前記整流電圧が前記エネルギー蓄積キャパシタの電圧より大きいとき、前記エネルギー蓄積インダクタが不連続伝導モードで作動し、前記第２の整流器が前記整流電圧のピーク付近で伝導されるようになることを特徴とする請求項１に記載のフライバック・コンバータ。
【請求項７】
前記第２の整流器の電流が、前記エネルギー蓄積インダクタの前記不連続な電流でインタリーブされた不連続な電流であることを特徴とする請求項６に記載のフライバック・コンバータ。
【請求項８】
前記第１の整流器への電圧ストレスを抑制するための電圧クランプを更に含むことを特徴とする請求項１に記載のフライバック・コンバータ。
【請求項９】
前記電圧クランプが第１のＲＣＤクランプを含むことを特徴とする請求項８に記載のフライバック・コンバータ。
【請求項１０】
前記スイッチと前記エネルギー蓄積キャパシタを結合する第２のＲＣＤクランプを更に含むことを特徴とする請求項９に記載のフライバック・コンバータ。
【請求項１１】
前記第１のＲＣＤクランプと前記第２のＲＣＤクランプが結合されていることを特徴とする請求項１０に記載のフライバック・コンバータ。
【請求項１２】
入力電流波形整形及び出力電圧調整機能を有するフライバック・コンバータであって、
ＡＣ電源電圧を受け取るように結合されかつ第１の整流電圧を与える出力端子を有するような第１のブリッジ整流器と、
前記第１のブリッジ整流器から前記第１の整流電圧を受け取るように結合されたエネルギー蓄積インダクタと、
ＡＣ電源電圧を受け取るように結合されかつ第２の整流電圧を与える出力端子を有するような第２のブリッジ整流器と、
前記第２のブリッジ整流器から前記第２の整流電圧を受け取るように結合されたエネルギー蓄積キャパシタと、
一次巻線を有するトランスであって、前記一次巻線を第１の部分と第２の部分に分割するタップを含み、前記一次巻線の前記タップが前記エネルギー蓄積インダクタに結合され、前記一次巻線の前記第２の部分が前記エネルギー蓄積キャパシタに結合されているような前記トランスと、
前記トランスの前記一次巻線の前記第１の部分を接地端子に切替可能に結合するスイッチとを含むことを特徴とするフライバック・コンバータ。
【請求項１３】
前記トランスの二次巻線と、
出力フィルタ・キャパシタと、
前記トランスの前記二次巻線と前記出力フィルタ・キャパシタを結合する整流器と、
前記出力フィルタ・キャパシタの負荷と第２の接地端子を接続する出力端子とを更に含むことを特徴とする請求項１２に記載のフライバック・コンバータ。
【請求項１４】
前記整流器がショットキー整流器を含むことを特徴とする請求項１３に記載のフライバック・コンバータ。
【請求項１５】
前記整流器が同期整流器を含むことを特徴とする請求項１３に記載のフライバック・コンバータ。
【請求項１６】
前記トランスを不連続伝導モードと連続伝導モードの境界で作動させるための制御回路を更に含むことを特徴とする請求項１２に記載のフライバック・コンバータ。
【請求項１７】
前記第２の整流電圧が前記エネルギー蓄積キャパシタの電圧より大きいとき、前記エネルギー蓄積インダクタが不連続伝導モードで作動し、前記第２のブリッジ整流器が第２の前記整流電圧のピーク付近で伝導されるようになることを特徴とする請求項１２に記載のフライバック・コンバータ。
【請求項１８】
前記第２のブリッジ整流器の電流が、前記エネルギー蓄積インダクタの前記不連続な電流でインタリーブされた不連続な電流であることを特徴とする請求項１７に記載のフライバック・コンバータ。
【請求項１９】
前記第１のブリッジ整流器及び前記第２のブリッジ整流器が、両ブリッジ整流器に共通の整流器を含むことを特徴とする請求項１２に記載のフライバック・コンバータ。
【請求項２０】
前記第１のブリッジ整流器の整流器への電圧ストレスを抑制するための電圧クランプを更に含むことを特徴とする請求項１に記載のフライバック・コンバータ。
【請求項２１】
前記電圧クランプが第１のＲＣＤクランプを含むことを特徴とする請求項２０に記載のフライバック・コンバータ。
【請求項２２】
前記スイッチと前記エネルギー蓄積キャパシタを結合する第２のＲＣＤクランプを更に含むことを特徴とする請求項９に記載のフライバック・コンバータ。
【請求項２３】
前記第１のＲＣＤクランプと前記第２のＲＣＤクランプが結合されていることを特徴とする請求項２２に記載のフライバック・コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、改良された１段方式入力電流波形整形フライバック・コンバータに関連し、特に、コンバータの一次側での伝導損失が低減された１段方式かつ単一スイッチの入力電流波形整形フライバック・コンバータに関連する。
【背景技術】
【０００２】
１段方式入力電流波形整形（single stage input current shaping：Ｓ２ＩＣＳ）コンバータでは、入力電流波形整形（ＩＣＳ）と、アイソレーションと、高帯域幅出力電圧制御とが１つの変換ステップで（即ち、２段方式ＩＣＳコンバータで通常見られるような調整されたＤＣバスなしに）行われる。大部分のＳ２ＩＣＳ回路は、ブーストＩＣＳステージをフォワードまたはフライバックＤＣ／ＤＣコンバータ・ステージと統合する。通常、Ｓ２ＩＣＳコンバータは、線電流の高調波の限界に関する欧州または日本の規制要求事項に準拠しているが、２段方式ＩＣＳコンバータと同程度に力率（ＰＦ）を向上させたり全高調波ひずみ（ＴＨＤ）を低減したりはしない。概してＳ２ＩＣＳコンバータのＰＨは０．８〜０．９、ＴＨＤは４０〜７５％の範囲にある。
【０００３】
単純で、費用効率が高く、効率の良いＳ２ＩＣＳフライバック・コンバータは、「AC/DC flyback converter with improved power factor and reduced switching loss」と題されたＭ．Ｍ．ジョバノビック（Jovanovic）とＬ．フーバー（Huber）の米国特許第５，９９１，１７２号（以下、「特許文献１」と呼ぶ。）及び「Single-stage AC/DC conversion with PFC-tapped transformers」と題されたＧ．フア（Hua）の米国特許第６，００５，７８０号（以下、「特許文献２」と呼ぶ。）に記載されている。図１に、Ｓ２ＩＣＳコンバータ１００の入力電流波形整形回路を示す。図１では、Ｓ２ＩＣＳコンバータにおけるＩＣＳは、ＰＦＣを有さない従来のＡＣ／ＤＣフライバック・コンバータに整流器１０２と直列にインダクタ１０１（ＬＩＣＳ）を付加することによって達成される。インダクタ１０１及び整流器１０２は、フルブリッジ整流器１０３（ＦＢＲ）の正極とフライバック・トランス１０４（Ｔ）の一次巻線タップ１０５の間に接続される。
【０００４】
インダクタ１０１及び整流器１０２をフライバック・トランス１０４（Ｔ）の一次巻線タップ１０５に接続することにより、エネルギー蓄積（バルク）キャパシタ１０６（ＣＢ）の電圧を所望のレベル（例えば９０〜２６４Ｖｒｍｓのユニバーサルライン範囲で４００Ｖ）に制限することができる。実際は、スイッチ１０８（ＳＷ）が閉じている（「オン」である）ときには、フライバック・トランス１０４の一次巻線１０７（ＮＰ）の一部をなす巻線１０７ａ（Ｎ１）は、ＩＣＳインダクタ１０１と直列であるように見える。スイッチ１０８が開いている（「オフ」である）ときには、一次巻線１０７（ＮＰ）の他の一部をなす巻線１０７ｂ（Ｎ２）がＩＣＳインダクタ１０１と直列であるように見える。従って、スイッチ１０８の開閉に関係なくＩＣＳインダクタ電流を伝導する一次巻線１０７の一部の電圧は、キャパシタ１０９（Ｃｉｎ）の整流ライン電圧に対抗する。結果的に、ＩＣＳインダクタコアのボルト秒（volt-second）バランスは、実質的に低減されたバルク電圧で達成される。更に、巻線１０７ｂは、スイッチ１０８がオフであるときに出力負荷１１０への直接的なエネルギー移動経路を与え、それによって変換効率を向上させる。
【０００５】
入力電流波形整形インダクタ１０１は、通常、不連続伝導モード（ＤＣＭ）で作動するように設計される。ＤＣＭ動作下では、ＤＣＭブースト・コンバータには、そのデューティーサイクルがハーフ・ライン・サイクル中に比較的一定に保たれれば本質的にほぼ単一周波電流が流れるので、低い入力電流高調波ひずみが達成される。ＩＣＳインダクタ１０１のインダクタンスがＤＣＭ動作に対する最大値を超えたら、整流ライン電圧のピーク付近の狭いインターバルの間、インダクタ１０１は連続伝導モード（ＣＣＭ）で作動する。通常、インダクタ１０１のインダクタンスが大きくなれば、変換効率は向上し、入力電流リプルは減少する。しかし、インダクタ１０１のインダクタンスが大きくなれば、入力力率が低下し、線電流高調波が増加する。
【０００６】
フライバック・トランスは、ＤＣＭまたはＣＣＭで、或いはＤＣＭ／ＣＣＭの境界で作動し得る。特許文献１に述べられているように、フライバック・トランス１０４をＤＣＭ／ＣＣＭの境界で作動させることにより、ターンオン・スイッチング損失はかなり低減され得る。フライバック・トランスをＤＣＭ／ＣＣＭの境界で線及び負荷の範囲全体に対して作動させるために、種々のスイッチング周波数制御回路が用いられる。制御回路１２０は、スイッチ１０８を周期的に開閉するための必要な制御信号ＳＷを与える。
【０００７】
入力フィルタ・キャパシタ１０９は、全波ブリッジ整流器１０３（図１に示すようなもの）のＤＣ側か、全波ブリッジ整流器１０３のＡＣ側かいずれかで接続され得る。同様に、入力フィルタ・インダクタ１１１ａ（Ｌｉｎ１）及び１１１ｂ（Ｌｉｎ２）はフルブリッジ整流器１０３のいずれかの側で接続され得る。
【０００８】
ＩＣＳインダクタ１０１をＤＣＭで作動させる場合、Ｓ２ＩＣＳフライバック・コンバータ１００は、ユニバーサルライン用途（例えばノートブック・アダプタまたは充電器）に非常に適している。そのような構造において、Ｓ２ＩＣＳコンバータ１００の線電流の品質は低い線電圧と高い線電圧で概ね同等であり、このことは「Single-stage, single-switch, islolated power-supply technique with input-current shaping and fast output-voltage regulation」と題されたＭ．Ｍ．ジョバノビックとＬ．フーバーの米国特許第５，７５７，６２６号（以下、「特許文献３」と呼ぶ。）で説明されている。しかしながら、ＩＣＳインダクタのＤＣＭ動作は、スイッチ１０８へのより大きな電流ストレスと、より大きな入力電流リプルをもたらす。スイッチ１０８へのより大きな電流ストレスは変換効率を低下させ、より大きな入力電流リプルはより大きな入力フィルタを必要とする。更に、図１の一次側整流器（即ちフルブリッジ整流器１０３及び整流器１０２）の伝導損失は大きい。なぜなら、ＩＣＳインダクタ１０１の電流は常に３つの整流器を含み、線電圧ｖｉｎの正の半サイクル中は整流器１０３ａ、１０２、１０３ｄが伝導し、線電圧ｖｉｎの負の半サイクル中は整流器１０３ｂ、１０２、１０３ｃが伝導するからである。一般的に、図１のＳ２ＩＣＳフライバック・コンバータ１００は、１００Ｗ以下の電力レベルでの動作に限定される。
【０００９】
効率及び電力レベルを向上させるために、２つのＳ２ＩＣＳフライバック・コンバータが交互配置され得る。即ち、１８０°移相された一次ゲート信号のスイッチング・インスタンス（switching instance）で２つのコンバータが並列に接続され得る。交互配置により、入力及び出力フィルタのサイズをかなり小さくでき、総電力損失は２つの並列コンバータ間で等しく分配され得る。しかしながら、２つのコンバータの交互配置は、部品数を著しく増加させる。更に、フライバック・トランスがＤＣＭ／ＣＣＭの境界で作動するならば、可変周波数コンバータの交互配置は比較的複雑な制御回路を必要とする。
【００１０】
【特許文献１】米国特許第５，９９１，１７２号
【特許文献２】米国特許第６，００５，７８０号
【特許文献３】米国特許第５，７５７，６２６号
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は上記の事情に鑑みて成されたものであり、その目的は、単純かつ費用効率が高い方法で、電流リプルの増加及び整流器伝導損失の増加によりもたらされる一次側伝導損失を低減することによって、Ｓ２ＩＣＳフライバック・コンバータの効率を向上させ、最大電力レベルを増大させることである。
【課題を解決するための手段】
【００１２】
本発明は、コンバータの一次側伝導損失を著しく低減させるような１段方式入力電流波形整形（Ｓ２ＩＣＳ）フライバック・コンバータを提供する。本発明の実施例に基づけば、フルブリッジ整流器の正極とエネルギー蓄積キャパシタの正極の間にバイパスダイオードが接続される。このような構造において、Ｓ２ＩＣＳフライバック・コンバータのＩＣＳ部分におけるエネルギー蓄積インダクタとバイパスダイオード間の電流のインタリーブは整流ライン電圧のピーク付近で達成され、これが結果的に電流リプルを著しく減少させ、スイッチへの電流ストレスを低減する。
【００１３】
本発明の別の実施例によれば、Ｓ２ＩＣＳフライバック・コンバータのＩＣＳ部分における整流器の配置は、エネルギー蓄積キャパシタとＩＣＳインダクタが２つの整流器のみを経由してＡＣ線電圧に接続され、１ダイオードの順方向電圧降下を抑え、それによって一次側整流器での伝導損失をかなり低減するようになされる。
【発明の効果】
【００１４】
従って、本発明は、電流リプルの増加及び整流器伝導損失の増加によりもたらされる一次側伝導損失を低減することによって、Ｓ２ＩＣＳフライバック・コンバータの効率を向上させかつ最大電力レベルを増大させる。
【００１５】
本発明は、以下の詳細な説明及び添付図面によって、よりよく理解されよう。
【発明を実施するための最良の形態】
【００１６】
図２は、本発明の一実施例に基づくＳ２ＩＣＳフライバック・コンバータ２００の回路図である。図２に示すように、Ｓ２ＩＣＳフライバック・コンバータ２００は図１のＳ２ＩＣＳフライバック・コンバータ１００とほとんど同じであるが、フルブリッジ整流器１０３（ＦＢＲ）の正極とエネルギー蓄積（バルク）キャパシタ１０６（ＣＢ）の間にバイパスダイオード２０１（ＤＢＹＰ）が接続されている点が異なる。制御回路２０５は、スイッチング制御方式に基づきスイッチ１０８を周期的に開閉するための必要な制御信号ＳＷを与える。そのような制御方式は、例えば、トランス１０４が不連続モードと連続モードとの境界で作動するように可変周波数でスイッチ１０８を開閉する。二次側整流器１１５は、フライバック・トランス１０４の二次巻線（Ｎｓ）と出力フィルタ・キャパシタ１１６を結合し得るが、ショットキー整流器または同期整流器のいずれかと共に実装され得る。
【００１７】
図３−Ａ、３−Ｂ及び３−Ｃは、バイパスダイオード２０１の基本動作とＩＣＳ波形へのダイオード２０１の影響を示す。図３−Ａは、線電圧ｖｉｎ、線電流ｉｉｎ及びバルク（エネルギー蓄積）キャパシタ１０６の電圧ｖＣＢの典型的な波形を示す。図３−Ｂ及び３−Ｃはそれぞれ、図３−Ａに示された２つの異なる瞬間Ｔ０及びＴ１における線電流ｉｉｎ、ＩＣＳインダクタ１０１の電流ｉＬＩＣＳ、バイパスダイオード２０１の電流ｉＤＢＹＰ、及び入力フィルタ・キャパシタ１０９の電圧ｖＣｉｎの波形を示す。
【００１８】
瞬間Ｔ０では、図３−Ａ及び３−Ｂに示されるように、端子２０２での整流線電圧ｖｉｎ（波形３０１）はキャパシタ１０６の電圧ｖＣＢ（波形３０２）より低く、バイパスダイオード２０１は伝導していない（即ち、ｉＤＢＹＰ＝０、波形３０５）。ＤＣＭ ＩＣＳインダクタ電流ｉＬＩＣＳ（波形３０３）のピーク値は、スイッチングサイクル中のＩＣＳインダクタ電流ｉＬＩＣＳの平均である線電流ｉｉｎ（波形３０４）の２倍よりも若干大きい。図３−Ｂに示されるように、入力フィルタ・キャパシタ１０９を流れるＩＣＳインダクタ電流ｉＬＩＣＳの高周波数リプル成分は、キャパシタにかなりのリプル電圧ｖＣｉｎを生じさせる。瞬間Ｔ１では、図３−Ａ及び３−Ｃに示されるように、整流線電圧ｖｉｎ（波形３０１）はピーク値付近にあってバルクキャパシタ電圧ｖＣＢ（波形３０２）より高く、バイパスダイオード２０１は伝導している。図３−Ｃに示されるように、ＤＣＭ ＩＣＳインダクタ電流ｉＬＩＣＳ（波形３０３）のピーク値は、図３−Ｂと同様に線電流ｉｉｎ（波形３０４）の２倍と比べるとかなり小さい。即ち、ＩＣＳインダクタ電流ｉＬＩＣＳは、瞬間Ｔ１でピークにあるような線電流ｉｉｎよりわずかに大きいだけである。事実、バイパスダイオード２０１が伝導していれば、エネルギー蓄積キャパシタは入力フィルタ・キャパシタ１０９に並列に接続され、従って入力フィルタ・キャパシタ１０９の電圧ｖｃｉｎはほぼ一定のレベルに維持される。その結果、入力フィルタ・キャパシタ１０９を流れる電流は、ＩＣＳインダクタ１０１の電流ｉＬＩＣＳとバイパスダイオード２０１の電流ｉＤＢＹＰの高周波数リプル成分を含むが、高いリプルを示さない。図３−Ｃに示されるように、そのような低いリプルを得るために、バイパスダイオード２０１のＤＣＭ電流ｉＤＢＹＰは、ＩＣＳインダクタ１０１のＤＣＭ電流ｉＬＩＣＳとほぼ同じだが電流ｉＬＩＣＳから約１８０°移相された波形を有する。図２のコンバータ２００では、バイパスダイオード２０１の電流ｉＤＢＹＰは、線電圧ｖｉｎ（波形３０１）のピークまたはピーク付近でＩＣＳインダクタ１０１の電流ｉＬＩＣＳとインタリーブされる。
【００１９】
図３−Ｃに示されるように、瞬間Ｔ１では、インタリーブされた電流ｉＬＩＣＳとｉＤＢＹＰとの合計は、波形３０６で示され、非常に小さなリプルを示す。スイッチングサイクル中の電流の合計ｉＬＩＣＳ＋ｉＤＢＹＰの平均は、線電流ｉｉｎに等しい。電流の合計ｉＬＩＣＳ＋ｉＤＢＹＰの小さな高周波数リプル成分は、入力フィルタ・キャパシタ１０９を通過してキャパシタ１０９に小さなリプル電圧ｖｃｉｎを生じさせる。電流の合計ｉＬＩＣＳ＋ｉＤＢＹＰは整流線電圧（即ち波形３０１）のピーク付近で低いリプルを有するので、入力フィルタ・キャパシタ１０９のサイズはかなり減少させられる。また、電流ｉＬＩＣＳのピーク値はインタリーブなしのピーク値と比べて約５０％低減され、スイッチ１０８の電流ストレスもかなり減少する。
【００２０】
図２では、入力フィルタ・キャパシタ１０９は全波ブリッジ整流器１０３のＤＣ側で接続される。しかし、入力フィルタ・キャパシタ１０９が全波ブリッジ整流器１０３のＡＣ側で接続されていても、Ｓ２ＩＣＳフライバック・コンバータ２００の動作に対するバイパスダイオード２０１の効果は変わらない。同様に、入力フィルタ・インダクタ１１１ａ及び１１１ｂも全波ブリッジ整流器１０３のいずれの側にも接続され得る。
【００２１】
ＩＣＳインダクタ電流ｉＬＩＣＳとバイパスダイオード電流ｉＤＢＹＰの経路は３つの整流器を含み、かなりの伝導損失を生じさせる。図４及び５は、異なる動作モード下でのＩＣＳインダクタ電流ｉＬＩＣＳとバイパスダイオード電流ｉＤＢＹＰの経路を示す。説明を簡単にするために、図４及び５に示す入力フィルタ・キャパシタ１０９は、全波ブリッジ整流器１０３のＡＣ側で接続され、ＥＭＩフィルタ１１２及び入力フィルタ・インダクタ１１１ａ、１１１ｂと共に入力フィルタ・ブロック４０１に組み込まれている。
【００２２】
図４−Ａ及び４−Ｂは、スイッチ１０８がそれぞれ閉及び開であるような線電圧ｖｉｎの正の半サイクル中のＩＣＳインダクタ電流ｉＬＩＣＳの経路を示す。図４−Ａに示されるように、スイッチ１０８が閉でかつ入力電圧ｖｉｎが正の半サイクルにあるとき、ＩＣＳインダクタ電流ｉＬＩＣＳの電流経路は、全波ブリッジ整流器１０３の整流器１０３ａ及び１０３ｄと、整流器１０２と、ＩＣＳインダクタ１０１と、トランス１０４の一次巻線１０７ａと、スイッチ１０８とを含む。スイッチ１０８が開でかつ入力電圧ｖｉｎが正の半サイクルにあるとき、ＩＣＳインダクタ電流ｉＬＩＣＳの電流経路は、全波ブリッジ整流器１０３の整流器１０３ａ及び１０３ｄと、整流器１０２と、ＩＣＳインダクタ１０１と、トランス１０４の一次巻線１０７ｂと、バルクキャパシタ１０６とを含む。
【００２３】
図４−Ｃ及び４−Ｄは、スイッチ１０８がそれぞれ閉及び開であるような線電圧ｖｉｎの負の半サイクル中のＩＣＳインダクタ電流ｉＬＩＣＳの経路を示す。図４−Ｃに示されるように、スイッチ１０８が閉でかつ入力電圧ｖｉｎが負の半サイクルにあるとき、ＩＣＳインダクタ電流ｉＬＩＣＳの電流経路は、全波ブリッジ整流器１０３の整流器１０３ｂ及び１０３ｃと、整流器１０２と、ＩＣＳインダクタ１０１と、トランス１０４の一次巻線１０７ａと、スイッチ１０８とを含む。スイッチ１０８が開でかつ入力電圧ｖｉｎが負の半サイクルにあるとき、ＩＣＳインダクタ電流ｉＬＩＣＳの電流経路は、全波ブリッジ整流器１０３の整流器１０３ｂ及び１０３ｃと、整流器１０２と、ＩＣＳインダクタ１０１と、トランス１０４の一次巻線１０７ｂと、バルクキャパシタ１０６とを含む。
【００２４】
図５−Ａ及び５−Ｂは、それぞれ線電圧ｖｉｎの正及び負の半サイクル中のバイパスダイオード電流ｉＤＢＹＰの経路を示す。図５−Ａに示されるように、線電圧ｖｉｎの正の半サイクル中には、バイパスダイオード電流ｉＤＢＹＰの電流経路は、全波ブリッジ整流器１０４の整流器１０３ａ及び１０３ｄと、バイパスダイオード２０１と、バルクキャパシタ１０６とを含む。線電圧ｖｉｎの負の半サイクル中には、図５−Ｂに示されるように、バイパスダイオード電流ｉＤＢＹＰの電流経路は、全波ブリッジ整流器１０４の整流器１０３ｂ及び１０３ｃと、バイパスダイオード２０１と、バルクキャパシタ１０６とを含む。
【００２５】
エネルギー蓄積キャパシタ１０６及びＩＣＳインダクタ１０１が２つの全波ブリッジ整流器を介してＡＣ線電圧ｖｉｎに接続されるように一次側整流器を配置することによって、ＩＣＳインダクタ電流ｉＬＩＣＳとバイパスダイオード電流ｉＤＢＹＰの両方の経路からダイオードの順方向電圧降下が除去される。そのような配置は例えば図６に示されており、図６は、本発明の第２の実施例に基づくＳ２ＩＣＳフライバック・コンバータ６００を示す。図６では、エネルギー蓄積キャパシタ１０６及びＩＣＳインダクタ１０１が２つの全波ブリッジ整流器６０１、６０２を介してＡＣ線電圧ｖｉｎに接続されている。全波ブリッジ整流器６０１は整流器６０１ａ、６０１ｂ、６０１ｃ、６０１ｄによって形成され、全波ブリッジ整流器６０２は整流器６０１ａ、６０１ｂ、６０１ｅ、６０１ｆによって形成される（即ち整流器６０１ａ及び６０１ｂは両方の全波ブリッジ整流器に共通である）。図６のＳ２ＩＣＳフライバック・コンバータ６００における一次側整流器の総数は図２のＳ２ＩＣＳフライバック・コンバータ２００における一次側整流器の総数と同じであるが、以下に示すように、Ｓ２ＩＣＳの電流経路で同時に伝導する整流器は２つだけである。制御回路６０３は、スイッチング制御方式に基づきスイッチ１０８を周期的に開閉するための制御信号ＳＷを与える。図２の制御回路２０５においては、例えば、１つの適用可能なスイッチング方式は、トランス１０４が不連続モードと連続モードとの境界で作動するようにスイッチ１０８を周期的に開閉する。
【００２６】
Ｓ２ＩＣＳコンバータ６００に対して、異なる動作モード下でのＩＣＳインダクタ電流ｉＬＩＣＳ及びバイパスダイオード電流ｉＤＢＹＰの経路が図７−Ａ〜７−Ｄ、８−Ａ、８−Ｂに示されている。図７−Ａは、スイッチ１０８が閉であるときの線電圧ｖｉｎの正の半サイクル中のＩＣＳインダクタ電流ｉＬＩＣＳの経路を示す。図７−Ａに示されるように、線電圧ｖｉｎが正の半サイクルにあるとき、スイッチ１０８が閉であれば、ＩＣＳインダクタ１０１のＩＣＳインダクタ電流ｉＬＩＣＳの電流経路は、整流器６０１ｂ、６０１ｅと、ＩＣＳインダクタ１０１と、トランス１０４の一次巻線の部分１０７ａと、スイッチ１０８とを含む。図７−Ｂは、スイッチ１０８が開であるときの線電圧ｖｉｎの正の半サイクル中のＩＣＳインダクタ電流ｉＬＩＣＳの経路を示す。線電圧ｖｉｎが正の半サイクルにあるとき、スイッチ１０８が開であれば、ＩＣＳインダクタ１０１のＩＣＳインダクタ電流ｉＬＩＣＳの電流経路は、整流器６０１ｂ、６０１ｅと、ＩＣＳインダクタ１０１と、トランス１０４の一次巻線の部分１０７ｂと、バルクキャパシタ１０６とを含む。
【００２７】
図７−Ｃは、スイッチ１０８が閉であるときの線電圧ｖｉｎの負の半サイクル中のＩＣＳインダクタ電流ｉＬＩＣＳの経路を示す。線電圧ｖｉｎが負の半サイクルにあるとき、スイッチ１０８が閉であれば、ＩＣＳインダクタ１０１のＩＣＳインダクタ電流ｉＬＩＣＳの電流経路は、整流器６０１ａ、６０１ｆと、ＩＣＳインダクタ１０１と、トランス１０４の一次巻線の部分１０７ａと、スイッチ１０８とを含む。図７−Ｄは、スイッチ１０８が開であるときの線電圧ｖｉｎの負の半サイクル中のＩＣＳインダクタ電流ｉＬＩＣＳの経路を示す。線電圧ｖｉｎが負の半サイクルにあるとき、スイッチ１０８が開であれば、ＩＣＳインダクタ１０１のＩＣＳインダクタ電流ｉＬＩＣＳの電流経路は、整流器６０１ａ、６０１ｆと、ＩＣＳインダクタ１０１と、トランス１０４の一次巻線の部分１０７ｂと、バルクキャパシタ１０６とを含む。
【００２８】
図８−Ａは、線電圧ｖｉｎの正の半サイクル中のバイパスダイオード電流ｉＤＢＹＰの経路を示す。線電圧ｖｉｎの正の半サイクル中には、バイパスダイオード電流ｉＤＢＹＰの電流経路は、整流器６０１ｂ、６０１ｃと、バルクキャパシタ１０６とを含む。図８−Ｂは、線電圧ｖｉｎの負の半サイクル中のバイパスダイオード電流ｉＤＢＹＰの経路を示す。線電圧ｖｉｎの負の半サイクル中には、バイパスダイオード電流ｉＤＢＹＰの電流経路は、整流器６０１ａ、６０１ｄと、バルクキャパシタ１０６とを含む。
【００２９】
ダイオードの順方向電圧降下の低下によって、図６のＳ２ＩＣＳフライバック・コンバータにおける一次側整流器での伝導損失はかなり低減される。
【００３０】
図９は、Ｓ２ＩＣＳコンバータ７００の回路図であり、整流器７０１、抵抗７０２、キャパシタ７０３を含むＲＣＤクランプ回路を更に有する点で図６のＳ２ＩＣＳコンバータ６００の回路図と異なる。このＲＣＤクランプは、主としてトランス１０４の漏れインダクタンスによって生じるスイッチ１０８への電圧ストレスを抑制するために用いられる。
【００３１】
図９における全波ブリッジ整流器６０２の整流器６０１ｅ及び６０１ｆは、ＩＣＳインダクタ１０１と全波ブリッジ整流器６０２における極性を逆にした整流器のキャパシタンスとの間のリンギングによりかなりの電圧ストレスに曝され得る。このリンギングは、スイッチングサイクルにおけるＩＣＳインダクタ１０１のリセット後に発生する。整流器６０１ｅ及び６０１ｆへの電圧ストレスを抑制するために、整流器６０１ｅ及び６０１ｆの共通カソード電圧はクランプされる。整流器６０１ｅ及び６０１ｆの電圧をクランプするには、スイッチ１０８のためのＲＣＤクランプ（上述）と類似のＲＣＤクランプが用いられ得る。図１０には、例えば、整流器７０１及び８０１と、抵抗７０２及び８０２と、キャパシタ７０３及び８０３とを含むＲＣＤクランプ回路で、整流器６０１ｅ及び６０１ｆのための電圧クランプとスイッチ１０８のための電圧クランプとを結合するようなＳ２ＩＣＳコンバータ８００の回路図を示す。抵抗７０２及び８０２と、キャパシタ７０３及び８０３とを含む分圧回路において抵抗及びキャパシタンスの値を適切に選択することによって、整流器６０１ｅ及び６０１ｆに対する電圧クランプレベルとスイッチ１０８に対する電圧クランプとが最適化され得る。図１０のＲＣＤクランプ回路の単純化された実装は、抵抗７０２が短絡され、整流器７０１及び８０１のカソードが接続されるときに得られる。全波ブリッジ整流器６０１の整流器６０１ａ及び６０１ｂは、全波ブリッジ整流器６０１の整流器６０１ｃ及び６０１ｄを介して既にバルクキャパシタ電圧にクランプされている。
【００３２】
図２のフライバック・コンバータ２００において、図９及び１０に関連して上述した電圧クランプ回路と同様の方法で、電圧クランプ回路を用いて整流器１０２への電圧ストレスを制限し得る。
【００３３】
上記の詳細な説明は、本発明の特定の実施例を説明するためのものである。本発明の範囲内において種々の改変及び変更を行うことが可能である。本発明は、特許請求の範囲に記載された請求項に定められる。
【図面の簡単な説明】
【００３４】
【図１】先行技術の、入力電流波形整形を伴うＳ２ＩＣＳフライバック・コンバータ１００を示す図である。
【図２】本発明の一実施例に基づくＳ２ＩＣＳフライバック・コンバータ２００の回路図である。
【図３−Ａ】Ｓ２ＩＣＳフライバック・コンバータ２００における線電圧ｖｉｎ、線電流ｉｉｎ及びバルクキャパシタ１０６の電圧ｖＣＢの典型的な波形を示す図である。
【図３−Ｂ】図３−Ａに示された瞬間Ｔ０における線電流ｉｉｎ、ＩＣＳインダクタ１０１の電流ｉＬＩＣＳ、バイパスダイオード２０１の電流ｉＤＢＹＰ、及び入力フィルタ・キャパシタ１０９の電圧ｖＣｉｎの波形を示す図である。
【図３−Ｃ】図３−Ａに示された瞬間Ｔ１における線電流ｉｉｎ、ＩＣＳインダクタ１０１の電流ｉＬＩＣＳ、バイパスダイオード２０１の電流ｉＤＢＹＰ、及び入力フィルタ・キャパシタ１０９の電圧ｖＣｉｎの波形を示す図である。
【図４−Ａ】スイッチ１０８が閉であるときの線電圧ｖｉｎの正の半サイクル中のＳ２ＩＣＳフライバック・コンバータ２００におけるＩＣＳインダクタ電流ｉＬＩＣＳの電流経路を示す図である。
【図４−Ｂ】スイッチ１０８が開であるときの線電圧ｖｉｎの正の半サイクル中のＳ２ＩＣＳフライバック・コンバータ２００におけるＩＣＳインダクタ電流ｉＬＩＣＳの電流経路を示す図である。
【図４−Ｃ】スイッチ１０８が閉であるときの線電圧ｖｉｎの負の半サイクル中のＳ２ＩＣＳフライバック・コンバータ２００におけるＩＣＳインダクタ電流ｉＬＩＣＳの電流経路を示す図である。
【図４−Ｄ】スイッチ１０８が開であるときの線電圧ｖｉｎの負の半サイクル中のＳ２ＩＣＳフライバック・コンバータ２００におけるＩＣＳインダクタ電流ｉＬＩＣＳの電流経路を示す図である。
【図５−Ａ】線電圧ｖｉｎの正の半サイクル中のＳ２ＩＣＳフライバック・コンバータ２００におけるバイパスダイオード電流ｉＤＢＹＰの経路を示す図である。
【図５−Ｂ】線電圧ｖｉｎの負の半サイクル中のＳ２ＩＣＳフライバック・コンバータ２００におけるバイパスダイオード電流ｉＤＢＹＰの経路を示す図である。
【図６】本発明の第２の実施例に基づくＳ２ＩＣＳフライバック・コンバータ６００の回路図である。
【図７−Ａ】スイッチ１０８が閉であるときの線電圧ｖｉｎの正の半サイクル中のＳ２ＩＣＳフライバック・コンバータ６００におけるＩＣＳインダクタ電流ｉＬＩＣＳの電流経路を示す図である。
【図７−Ｂ】スイッチ１０８が開であるときの線電圧ｖｉｎの正の半サイクル中のＳ２ＩＣＳフライバック・コンバータ６００におけるＩＣＳインダクタ電流ｉＬＩＣＳの電流経路を示す図である。
【図７−Ｃ】スイッチ１０８が閉であるときの線電圧ｖｉｎの負の半サイクル中のＳ２ＩＣＳフライバック・コンバータ６００におけるＩＣＳインダクタ電流ｉＬＩＣＳの電流経路を示す図である。
【図７−Ｄ】スイッチ１０８が開であるときの線電圧ｖｉｎの負の半サイクル中のＳ２ＩＣＳフライバック・コンバータ６００におけるＩＣＳインダクタ電流ｉＬＩＣＳの電流経路を示す図である。
【図８−Ａ】線電圧ｖｉｎの正の半サイクル中のＳ２ＩＣＳフライバック・コンバータ６００におけるバイパスダイオード電流ｉＤＢＹＰの経路を示す図である。
【図８−Ｂ】線電圧ｖｉｎの負の半サイクル中のＳ２ＩＣＳフライバック・コンバータ６００におけるバイパスダイオード電流ｉＤＢＹＰの経路を示す図である。
【図９】ＲＣＤクランプ回路を含むＳ２ＩＣＳコンバータ７００の回路図である。
【図１０】全波ブリッジ整流器６０２の整流器６０１ｅ及び６０１ｆに対する並びにスイッチ１０８に対する結合ＲＣＤクランプを含むＳ２ＩＣＳコンバータ８００の回路図である。
【符号の説明】
【００３５】
１００、２００、６００、７００、８００    Ｓ２ＩＣＳフライバック・コンバータ
１０１    ＩＣＳインダクタ
１０２    整流器
１０３、６０１、６０２    全波ブリッジ整流器（ＦＢＲ）
１０４    トランス
１０７ａ、１０７ｂ    トランス１０４の一次巻線
１０６    エネルギー蓄積（バルク）キャパシタ（ＣＢ）
１０８    スイッチ
１０９    入力フィルタ・キャパシタ
１１０    出力負荷
１１１ａ、１１１ｂ    入力フィルタ・インダクタ
１１２    ＥＭＩフィルタ
１２０、２０５    制御回路
２０１    バイパスダイオード（ＤＢＹＰ）
【図１】
2004343996.tif 000002
【図２】
2004343996.tif 000003
【図３−Ａ】
2004343996.tif 000004
【図３−Ｂ】
2004343996.tif 000005
【図３−Ｃ】
2004343996.tif 000006
【図４−Ａ】
2004343996.tif 000007
【図４−Ｂ】
2004343996.tif 000008
【図４−Ｃ】
2004343996.tif 000009
【図４−Ｄ】
2004343996.tif 000010
【図５−Ａ】
2004343996.tif 000011
【図５−Ｂ】
2004343996.tif 000012
【図６】
2004343996.tif 000013
【図７−Ａ】
2004343996.tif 000014
【図７−Ｂ】
2004343996.tif 000015
【図７−Ｃ】
2004343996.tif 000016
【図７−Ｄ】
2004343996.tif 000017
【図８−Ａ】
2004343996.tif 000018
【図８−Ｂ】
2004343996.tif 000019
【図９】
2004343996.tif 000020
【図１０】
2004343996.tif 000021