(57)【要約】    【課題】  效率的に回路を構成し、面積の増大を抑え、各チャネル間の電流オフセットを減少させることができる平板表示装置の駆動回路を提供すること。    【解決手段】  基準電流（Ｉｒｅｆ）を生成する電流源（ｒｅｆ３）と、低電圧ＭＯＳトランジスタ（Ｍｎ３１、Ｍｎ３２）から構成され、基準電流がミラーリングされた第１ミラー電流（Ｉｍ１）が入力端から入力されて流れる第１電流ミラー手段（３１ａ）とを備える基準電流ブロック（３１）、並びに、高電圧ＭＯＳトランジスタ（Ｍｐｈ３１、Ｍｐｈ３２）から構成され、第１ミラー電流、及び第１ミラー電流がミラーリングされた第２ミラー電流（Ｉｍ２）を出力する第２電流ミラー手段（３３ａ）と、第２電流ミラー手段から出力される第１ミラー電流を第１電流ミラー手段の入力端に選択的に供給するスイッチ手段（３３ｂ）とを備える複数のチャネル（３２、３３）を備える。【選択図】  図５
2004334170.tif 000002
【特許請求の範囲】
【請求項１】
基準電流を生成する電流源と、低電圧ＭＯＳトランジスタを備えて構成され、前記基準電流がミラーリングされた第１ミラー電流が入力端から入力されて流れる第１電流ミラー手段とを備える基準電流ブロック、並びに、
高電圧ＭＯＳトランジスタを備えて構成され、前記第１ミラー電流、及び前記第１ミラー電流がミラーリングされた第２ミラー電流を出力する第２電流ミラー手段と、該第２電流ミラー手段から出力される前記第１ミラー電流を前記第１電流ミラー手段の前記入力端に選択的に供給するスイッチ手段とを備える複数のチャネル
を備えていることを特徴とする平板表示装置の駆動回路。
【請求項２】
前記第１電流ミラー手段が、
低電源電圧を印加される前記電流源にゲート及びドレインが接続され、ソースが接地された第１低電圧ＮＭＯＳトランジスタと、
ゲートが前記第１低電圧ＮＭＯＳトランジスタのゲートに接続され、ソースが接地され、ドレインを前記入力端として前記第２電流ミラー手段から前記第１ミラー電流が入力される第２低電圧ＮＭＯＳトランジスタと
を備えていることを特徴とする請求項１に記載の平板表示装置の駆動回路。
【請求項３】
前記第２電流ミラー手段が、
前記低電源電圧より高い高電源電圧がソースに印加され、ゲートがドレインに接続された第１高電圧ＰＭＯＳトランジスタと、
ソースが前記高電源電圧を印加され、ゲートが前記第１高電圧ＰＭＯＳトランジスタのゲートに接続され、ドレインから前記出力信号を出力する第２高電圧ＰＭＯＳトランジスタと
を備えていることを特徴とする請求項２に記載の平板表示装置の駆動回路。
【請求項４】
前記スイッチ手段が、
ゲートにオン／オフ制御信号が入力され、ドレインが前記第２電流ミラー手段の前記第１高電圧ＰＭＯＳトランジスタのドレインに接続され、ソースが前記第１電流ミラー手段の前記入力端に接続されるＭＯＳトランジスタを備えて構成されていることを特徴とする請求項３に記載の平板表示装置の駆動回路。
【請求項５】
前記ＭＯＳトランジスタが、高電圧ＭＯＳトランジスタであることを特徴とする請求項４に記載の平板表示装置の駆動回路。
【請求項６】
複数の前記チャネルの各々が、前記平板表示装置内の複数のセグメントラインの対応する各々に、前記第２ミラー電流を供給することを特徴とする請求項１に記載の平板表示装置用の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、平板表示装置に関し、特に、低電圧素子が基準電流ブロックに集中して配置され、各チャネル間の電流偏差を減少させることができる平板表示装置の駆動回路に関する。
【背景技術】
【０００２】
通常、平板表示（ＦＰＤ：Flat Panel Display）素子は、用いられる物質を基準にして、無機物を用いる素子と、有機物を用いる素子とに区分される。無機物を用いる素子としては、蛍光体からの発光（ＰＬ：Photo Luminescence）を用いるプラズマ表示パネル（ＰＤＰ：Plasma Display Panel）と、陰極線発光（ＣＥ：Cathode Luminescence）を用いる電界放出表示（ＦＥＤ：Field Emission Display）素子などがあり、有機物を用いる素子としては様々な分野で広く使われている液晶表示素子（ＬＣＤ：Liquid Crystal Display device）及び有機電界発光表示素子（organic light emitting device）などがある。
【０００３】
ここで、有機電界発光表示素子は、普及しているＬＣＤに比べておよそ３０，０００倍以上速い応答速度を有しており、また自ら発光するため、視野角が広く、輝度が高いという長所から、次世代の表示素子として注目されている。
【０００４】
図１は、従来の有機電界発光素子を用いる平板表示装置の概略構成を示すブロック図である。
【０００５】
図１を参照して説明すると、有機電界発光素子を用いる平板表示装置は複数の単位ピクセル１０ｄがマトリックス状に配列されて構成されているディスプレイパネル１０ａと、セグメントラインＳＬを制御するセグメントライン制御部１０ｂと、共通ラインＣＬを制御する共通ライン制御部１０ｃとを備えている。
【０００６】
ディスプレイパネル１０ａは、一方向に複数のセグメントラインＳＬを備え、セグメントラインＳＬと直行する方向に複数の共通ラインＣＬを備え、セグメントラインＳＬと共通ラインＣＬとが交差する点ごとに１つの単位ピクセル１０ｄを備えている。ここで、セグメントラインＳＬはソースラインともいわれ、また共通ラインＣＬはスキャンラインともいわれる。
【０００７】
図２は、図１に示す平板表示装置のディスプレイパネル１０ａをより詳細に示す回路図である。
【０００８】
ディスプレイパネル１０ａは、セグメントラインＳＬと共通ラインＣＬが交差する点ごとに単位ピクセル１０ｄを１つずつ備えているが、１つの単位ピクセルは図２に示すように、１つの有機電界発光素子１０ｅと１つのキャパシタ１０ｆとから構成されている。有機電界発光素子１０ｅの一方のノード及びキャパシタ１０ｆの一方のノードは１つのセグメントラインＳＬに接続され、有機電界発光素子１０ｅの他方のノード及びキャパシタ１０ｆの他方のノードは、１つの共通ラインＣＬに接続されている。有機電界発光素子を発光させるには、共通ラインＣＬに一定の電圧を印加し、セグメントラインＳＬを介して電流を供給する。これによって、有機電界発光素子１０ｅから光が放出されることになる。
【０００９】
図３は、図２に示すセグメントラインＳＬに電流を供給するための従来技術に係るセグメントライン制御部１０ｂを示す回路図である。
【００１０】
図３を参照して説明すると、セグメントライン制御部１０ｂは、基準電流Ｉｒｅｆを発生する基準電流ブロック１１と、基準電流ブロック１１の両側に配列された、基準電流Ｉｒｅｆに対応する電流をそれぞれのセグメントラインＳＬに供給する複数のチャネル１２、１３とを備えている。複数のチャネル１２、１３の各々は、図２に示す対応する各々のセグメントラインＳＬに電流を供給する役割をする。図３には、基準電流ブロック１１及びチャネル１３の内部回路図を、それぞれ破線で囲んで示している。
【００１１】
基準電流ブロック１１は、高電圧の電源電圧ＶDDHがソースに印加され、ゲート及びドレインが互いに接続された基準電流用ＰＭＯＳトランジスタＭｒｅｆ１１と、ＰＭＯＳトランジスタＭｒｅｆ１１のドレイン及び接地（電圧ＶSS）の間に接続される電流源ｒｅｆ１とを備えている。
【００１２】
基準電流ブロック１１の両側に備えられた各チャネル１２、１３は、ソースを介して高電圧の電源電圧ＶDDHが印加され、ゲートがＰＭＯＳトランジスタＭｒｅｆ１１のゲートに接続され、ドレインからミラー電流Ｉｍを出力端ＯＵＴに供給するミラー電流用ＰＭＯＳトランジスタＭｎ１１を備えている。ここで、電流の比Ｉｍ／Ｉｒｅｆは一定の値である。
【００１３】
ここで、チャネルの数がｎ個であれば、ミラー電流Ｉｍを流すＰＭＯＳトランジスタＭｎ１１も各チャネルごとに必要であるため、ｎ個備えられている。
【００１４】
前述したように、従来の有機電界発光素子の制御回路は、各チャネルごとにミラー電流Ｉｍを流すためのＭＯＳトランジスタＭｎ１１を配置して、基準電流ブロック１１によって生成される基準電流ｒｅｆを、各チャネルごとに配列された電流ミラー用ＰＭＯＳトランジスタＭｎ１１を介してミラーリングした後、このミラー電流Ｉｍを出力端ＯＵＴを介して各セグメントラインＳＬの駆動用電流として供給する。
【００１５】
各チャネル１２、１３に備えられるＭＯＳトランジスタＭｒｅｆ１１、Ｍｎ１１に高電圧素子を用いるのは、有機電界発光素子を駆動するのに必要となる瞬間的な大電流を供給するためである。
【００１６】
ここで、高電圧素子とは、通常のＭＯＳトランジスタより相対的に大きい電圧を印加されて大きい電流を瞬間的に流すことができるＭＯＳトランジスタをいい、高電圧素子はトランジスタのチャネルの広さと長さとを調節して製造することができる。
【００１７】
しかし、前述したセグメント制御部１０ｂは、有機電界発光素子が数百個以上の出力チャネルを備えており、回路が一方向に長い形態に配置され、各トランジスタＭｒｅｆ１１、Ｍｎ１１が高電圧素子からなるため、製造工程の工程変数によって基準電流用ＰＭＯＳトランジスタＭｒｅｆ１１とミラー電流用ＰＭＯＳトランジスタＭｎ１１との特性差が発生し、これによって電流オフセットを減少させることが困難になるという問題点があった。
【００１８】
図４は、図２に示すセグメントラインＳＬに電流を供給するための従来技術に係るセグメントライン制御部であって、前述した問題点を解決するために改善されたセグメントライン制御部１０ｂ’を示す回路図である。
【００１９】
図４を参照して説明すると、改善されたセグメントライン制御部１０ｂ’にも、基準電流Ｉｒｅｆを生成する基準電流ブロック２１の両側に複数のチャネル２２、２３が配列されている。
【００２０】
基準電流ブロック２１は、高電圧の電源電圧ＶDDHがソースに印加され、ゲート及びドレインが接続されたソース用のＰＭＯＳトランジスタＭｒｅｆ２１と、ＰＭＯＳトランジスタＭｒｅｆ２１のドレイン及び接地（電圧ＶSS）の間に接続される電流源ｒｅｆ２と、ソースに高電圧の電源電圧ＶDDHが印加され、ゲートがＰＭＯＳトランジスタＭｒｅｆ２のゲートに接続され、ドレインからミラー電流Ｉｍを供給するミラー電流用ＰＭＯＳトランジスタＭｎ２１とを備える。ここで、電流の比Ｉｍ／Ｉｒｅｆは一定である。
【００２１】
チャネル２３は、ゲートに印加される信号に応答して基準電流ブロック２１から供給されるミラー電流Ｉｍを出力端ＯＵＴに選択的に伝達するために、スイッチの役割をするＰＭＯＳトランジスタＭｎ２２と、入力されるオン／オフ制御信号ｏｎ／ｏｆｆをレベルシフトしてＰＭＯＳトランジスタＭｎ２２のゲートに伝達するレベルシフタ１４とを備えている。
【００２２】
前述したように、改善されたセグメントライン制御部１０ｂ’は、電流源ｒｅｆ２によって生成された基準電流Ｉｒｅｆのミラー電流Ｉｍを基準電流ブロック２１で生成した後、このミラー電流Ｉｍを各出力チャネル２３に供給する。
【００２３】
従って、改善されたセグメントライン制御部１０ｂ’は、各チャネルごとに必要な高電圧トランジスタＭｒｅｆ２１、Ｍｎ２１が基準ブロック２１に集中的に配置され、各チャネル２２、２３にはオン／オフ制御信号ｏｎ／ｏｆｆにより駆動されるスイッチングトランジスタＭｎ２２のみが配置される構造であるため、基準ブロック２１とチャネル２２、２３との間のオフセット電流を減少させることができる。
【００２４】
しかし、改善されたセグメントライン制御部１０ｂ’は、各チャネル２２、２３に配置された高電圧スイッチングトランジスタＭｎ２２をスイッチングするために、オン／オフ制御信号ｏｎ／ｏｆｆをレベルシフトして高電圧スイッチングトランジスタＭｎ２２のゲートに伝達するためのレベルシフタ１４などの付加的な素子が各チャネル２２、２３ごとに必要となる。
【００２５】
また、チャネル数の増加に従って、高電圧トランジスタが集中配置される基準電流ブロック２１の面積が増大する問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【００２６】
本発明は、上記した従来技術の問題点に鑑みてなされたものであって、その目的とするところは、低電圧素子を基準電流ブロックに集中配置し、高電圧素子を各チャネルに配置することによって、效率的に回路を構成し、面積を増大させることなく、各チャネル間の電流オフセットを減少させることができる平板表示装置の駆動回路を提供することにある。
【課題を解決するための手段】
【００２７】
上記目的を達成するために、本発明に係る平板表示装置の駆動回路は、基準電流を生成する電流源と、低電圧ＭＯＳトランジスタを備えて構成され、前記基準電流がミラーリングされた第１ミラー電流が入力端から入力されて流れる第１電流ミラー手段とを備える基準電流ブロック、並びに、高電圧ＭＯＳトランジスタを備えて構成され、前記第１ミラー電流、及び前記第１ミラー電流がミラーリングされた第２ミラー電流を出力する第２電流ミラー手段と、前記第２電流ミラー手段から出力される前記第１ミラー電流を前記第１電流ミラー手段の前記入力端に選択的に供給するスイッチ手段とを備える複数のチャネルを備えていることを特徴としている。
【発明の効果】
【００２８】
本発明によれば、平板表示装置の駆動回路が、高電圧素子よりも工程変数による特性変化が少ない低電圧素子を用いて基準電流を生成し、これを各チャネルでミラーリングして用いるため、各チャネル間の電流オフセットを低減することができる。従って、本発明に係る駆動回路を用いる平板表示装置は、動作上の信頼性をさらに確保することができる。
【００２９】
また、相対的に回路面積に制限がある基準電流ブロックには、回路面積の占有率が比較的小さい低電圧素子のみを用い、相対的に回路面積に余裕がある各チャネルには高電圧素子を用いるため、本発明に係る駆動回路を用いる平板表示装置は集積度を向上させることができる。
【発明を実施するための最良の形態】
【００３０】
以下、図面を参照しつつ本発明に係る実施の形態を説明する。
【００３１】
図５は、本発明の好ましい実施の形態に係る有機電界発光素子を用いる平板表示装置の駆動回路を示す回路図である。
【００３２】
図５を参照して説明すると、本実施の形態に係る平板表示装置の駆動回路は、基準電流ブロック３１と複数のチャネル３２、３３とを備えて構成されており、基準電流ブロック３１によって生成される基準電流Ｉｒｅｆを複数のチャネル３２、３３でそれぞれミラーリングして平板表示装置を駆動する。そのために、基準電流ブロック３１は、電流源ｒｅｆ３と、低電圧用ＭＯＳトランジスタＭｎ３１、Ｍｎ３２を備えて構成される第１電流ミラー部３１ａとを備えている。また、チャネル３２、３３の各々は、高電圧用ＭＯＳトランジスタＭｐｈ３１、Ｍｐｈ３２を備えて構成される第２電流ミラー部３３ａと、第２電流ミラー部３３ａから第１電流ミラー部３１ａの入力端に第１ミラー電流Ｉｍ１を供給するスイッチ部３３ｂとを備えている。
【００３３】
ここで、チャネル３２、３３の各々は、平板表示装置の対応する各々のセグメントラインＳＬ（図２に示す各セグメントラインＳＬ）に電流を供給する役割をする。
【００３４】
また、第１電流ミラー部３１ａは、低電源電圧ＶDDが供給される電流源ｒｅｒｆ３にゲート及びドレインが接続され、ソースが接地（電圧ＶSS）された第１低電圧ＮＭＯＳトランジスタＭｎ３１と、ゲートが第１低電圧ＮＭＯＳトランジスタＭｎ３１のゲートに接続され、ソースが接地（電圧ＶSS）され、ドレインを入力端として第２電流ミラー部３３ａから供給される第１ミラー電流Ｉｍ１が印加される第２低電圧ＮＭＯＳトランジスタＭｎ３２とを備えている。
【００３５】
また、第２電流ミラー部３３ａは、低電源電圧ＶDDよりも高い高電源電圧ＶDDHがソースに供給され、ゲートがドレインに接続された第１高電圧ＰＭＯＳトランジスタＭｐｈ３１と、高電源電圧ＶDDHがソースに供給され、ゲートが前記第１ＰＭＯＳトランジスタＭｐｈ３２のゲートに接続され、ドレインを介して第２ミラー電流Ｉｍ２を出力信号として出力する第２高電圧ＰＭＯＳトランジスタＭｐｈ３２とを備えている。
【００３６】
また、スイッチ部３３ｂは、ゲートにオン／オフ制御信号ｏｎ／ｏｆｆが入力され、ドレインが第２電流ミラー部３３ａの第１高電圧ＰＭＯＳトランジスタＭｐｈ３１のドレインに接続され、ソースが第１電流ミラー部３１ａの入力端に接続されるスイッチ用ＭＯＳトランジスタＭｎｈ３１を備えている。ここで、ＭＯＳトランジスタＭｎｈ３１は高電圧素子から構成されている。
【００３７】
ここで、高電圧素子とはＭＯＳトランジスタを製造する際に高電圧に耐えられるＭＯＳトランジスタをいい、低電圧素子とは相対的に低電圧にのみ耐えられるＭＯＳトランジスタをいう。例えば、低電圧ＭＯＳトランジスタは２．５〜３．３Ｖの範囲で動作するように製造されたＭＯＳトランジスタのことをいい、高電圧ＭＯＳトランジスタは１８Ｖ程度の高電圧レベルでも動作するように製造されたＭＯＳトランジスタのことをいう。高電圧素子は、ＭＯＳトランジスタのチャネルの長さと広さとを調整して製造される。
【００３８】
ここで、各チャネル３２、３３のＰＭＯＳトランジスタＭｐｈ３１、Ｍｐｈ３２及びＭＯＳトランジスタＭｎｈ３１に高電圧素子を用いる理由は、有機電界発光素子を駆動するのに必要となる瞬間的な大電流を供給するためである。
【００３９】
以下、図５を参照して本実施の形態に係る平板表示装置の駆動回路の動作を説明する。
【００４０】
まず、平板表示装置の駆動回路に備えられる基準電流ブロック３１の電流源ｒｅｆ３によって基準電流Ｉｒｅｆが生成される。基準電流Ｉｒｅｆが低電源電圧ＶDDから接地電圧ＶSSに流れると第１電流ミラー部３１ａの第１及び第２低電圧ＮＭＯＳトランジスタＭｎ３１、Ｍｎ３２がターンオンし、第２低電圧ＮＭＯＳトランジスタＭｎ３２を介して基準電流Ｉｒｅｆをミラーリングした第１ミラー電流Ｉｍ１が流れる。
【００４１】
次に、スイッチ部３３ｂのゲートに印加されるオン／オフ制御信号ｏｎ／ｏｆｆによってスイッチ用ＭＯＳトランジスタＭｎｈ３１がターンオンすると、第１ミラー電流Ｉｍ１が、第１高電圧ＰＭＯＳトランジスタＭｐｈ３１、スイッチ用ＭＯＳトランジスタＭｎｈ３１、及び第２低電圧ＮＭＯＳトランジスタＭｎ３２を介して高電源電圧ＶDDHから接地電圧ＶSSに流れる。
【００４２】
第１ミラー電流Ｉｍ１が、第１高電圧ＰＭＯＳトランジスタＭｐｈ３１を介して流れると、第２高電圧ＰＭＯＳトランジスタＭｐｈ３２もターンオンし、第２ミラー電流Ｉｍ２が出力信号として出力される。第２ミラー電流Ｉｍ２は、前述したように、有機電界発光素子を用いる平板表示装置の１つのセグメントラインＳＬに供給される。
【００４３】
上記したように、本発明に係る平板表示装置の駆動回路は、各チャネルには高電圧トランジスタＭｐｈ３１、Ｍｐｈ３２からなる第２電流ミラー部３３ａを備え、第２電流ミラー部３３ａを動作させるための基準電流ｒｅｆを供給する基準電流ブロック３１には高電圧トランジスタを備えておらず、低電圧トランジスタＭｎ３１、Ｍｎ３２から構成される第１ミラー電流部３１ａを備えている。
【００４４】
即ち、本発明に係る平板表示装置の駆動回路は、複数のチャネルに供給される基準電流を生成する基準電流ブロック３１がいずれも低電圧の素子から構成されている。
【００４５】
このように基準電流ブロック３１が低電圧素子のみから構成されているが、低電圧素子は高電圧素子に比べて相対的にその大きさが小さいので、基準電流ブロック３１に低電圧ＰＭＯＳトランジスタを集中して配置しても、それ程基準電流ブロック３１の面積増加にはならない。
【００４６】
また、相対的に低電圧素子は高電圧素子に比べて工程変数の影響を受け難く、高電圧素子を用いて基準電流ブロックを構成する場合よりも基準電流の変動が少ないため、チャネルから出力される出力信号、すなわち第２ミラー電流Ｉｍ２のオフセットが減少するという効果が得られる。
【００４７】
尚、本発明は、上記した実施の形態に限られるものではない。本発明の技術的思想から逸脱しない範囲内で、種々の変更を実施することが可能である。
【図面の簡単な説明】
【００４８】
【図１】従来の有機電界発光素子を用いる平板表示装置の概略構成を示すブロック図である。
【図２】図１に示す平板表示装置の有機電界発光表示パネルの回路構成をより詳細に示す回路図である。
【図３】従来技術に係る図２に示すセグメントラインに電流を供給するセグメントライン制御部を示す回路図である。
【図４】改善された従来技術に係る図２に示すセグメントラインに電流を供給するセグメントライン制御部を示す回路図である。
【図５】本発明の好ましい実施の形態に係る有機電界発光素子を用いる平板表示装置の駆動回路を示す回路図である。
【符号の説明】
【００４９】
３１      基準電流ブロック
３２、３３      チャネル
ｒｅｆ１〜ｒｅｆ３      電流源
Ｍｎ３１、Ｍｎ３２      低電圧ＮＭＯＳトランジスタ
Ｍｎｈ３１      高電圧ＮＭＯＳトランジスタ
Ｍｐｈ３１、Ｍｐｈ３２      高電圧ＰＭＯＳトランジスタ
Ｉｒｅｆ    基準電流
Ｉｍ１      第１ミラー電流
Ｉｍ２      第２ミラー電流
【図１】
2004334170.tif 000003
【図２】
2004334170.tif 000004
【図３】
2004334170.tif 000005
【図４】
2004334170.tif 000006
【図５】
2004334170.tif 000007