(57)【要約】【課題】  液晶電気光学装置において、フリッカを発生させずに、消費電力を低くする。【解決手段】  スイッチング素子を有する画素が複数マトリクス配置され、前記スイッチング素子のＯＮ／ＯＦＦを制御する走査線と、表示信号が出力される信号線が、各画素に接続されている、アクティブマトリクス型の液晶電気光学装置であって、１フレーム表示期間内において単一極性の表示信号を前記信号線に出力する、信号線ドライバ回路を、複数有し、前記複数の信号線ドライバ回路のうち、少なくとも一つが出力する表示信号の極性は、他の信号線ドライバ回路が出力する表示信号の極性とは異なり、前記極性は、１フレーム毎に反転し、前記走査線のうちの一つに接続された前記画素は、前記複数の信号線ドライバ回路の何れかに接続された前記信号線が接続されている。【選択図】  図１
2004334234.tif 000002
【特許請求の範囲】
【請求項１】
ｍ×ｎ（ｍは自然数、ｎは自然数）のマトリクス状に配置された複数の画素と、
前記複数の画素に接続されたｍ本の第１の配線と、
少なくともｍ本の第２の配線に接続された第１のドライバ回路と、
少なくともｍ本の第３の配線に接続された第２のドライバ回路と、
前記ｍ本の第２の配線それぞれに１個ずつ接続されたｍ個の第１のスイッチと、
前記ｍ本の第３の配線それぞれに１個ずつ接続されたｍ個の第２のスイッチとを有し、
前記ｍ本の第１の配線それぞれは、前記第１のスイッチを介して前記ｍ本の第２の配線のうち互いに異なる１本と接続され、且つ前記第２のスイッチを介して前記ｍ本の第３の配線のうち互いに異なる１本と接続されていることを特徴とする液晶電気光学装置。
【請求項２】
ｍ×ｎ（ｍは自然数、ｎは自然数）のマトリクス状に配置された複数の画素と、
前記複数の画素に接続されたｍ本の第１の配線と、
ｍ個のサンプリングパルスを出力するシフトレジスタを有し、少なくともｍ本の第２の配線に接続された第１のドライバ回路と、
ｍ個のサンプリングパルスを出力するシフトレジスタを有し、少なくともｍ本の第３の配線に接続された第２のドライバ回路と、
前記ｍ本の第２の配線それぞれに１個ずつ接続されたｍ個の第１のスイッチと、
前記ｍ本の第３の配線それぞれに１個ずつ接続されたｍ個の第２のスイッチとを有し、
前記ｍ本の第１の配線それぞれは、前記第１のスイッチを介して前記ｍ本の第２の配線のうち互いに異なる１本と接続され、且つ前記第２のスイッチを介して前記ｍ本の第３の配線のうち互いに異なる１本と接続されていることを特徴とする液晶電気光学装置。
【請求項３】
ｍ×ｎ（ｍは自然数、ｎは自然数）のマトリクス状に配置された複数の画素と、
前記複数の画素に接続されたｍ本の第１の配線と、
少なくともｍ本の第２の配線に接続され、ｍ個の表示信号をサンプリング可能な第１のドライバ回路と、
少なくともｍ本の第３の配線に接続され、ｍ個の表示信号をサンプリング可能な第２のドライバ回路と、
前記ｍ本の第２の配線それぞれに１個ずつ接続されたｍ個の第１のスイッチと、
前記ｍ本の第３の配線それぞれに１個ずつ接続されたｍ個の第２のスイッチとを有し、
前記ｍ本の第１の配線それぞれは、前記第１のスイッチを介して前記ｍ本の第２の配線のうち互いに異なる１本と接続され、且つ前記第２のスイッチを介して前記ｍ本の第３の配線のうち互いに異なる１本と接続されていることを特徴とする液晶電気光学装置。
【請求項４】
ｍ×ｎ（ｍは自然数、ｎは自然数）のマトリクス状に配置された複数の画素と、
前記複数の画素に接続されたｍ本の第１の配線と、
ｍ個の表示信号をサンプリング可能なサンプリング・ホールド回路を有し、少なくともｍ本の第２の配線に接続された第１のドライバ回路と、
少なくともｍ本の第３の配線に接続された第２のドライバ回路と、
前記ｍ本の第２の配線それぞれに１個ずつ接続されたｍ個の第１のスイッチと、
前記ｍ本の第３の配線それぞれに１個ずつ接続されたｍ個の第２のスイッチとを有し、
前記ｍ本の第１の配線それぞれは、前記第１のスイッチを介して前記ｍ本の第２の配線のうち互いに異なる１本と接続され、且つ前記第２のスイッチを介して前記ｍ本の第３の配線のうち互いに異なる１本と接続されていることを特徴とする液晶電気光学装置。
【請求項５】
ｍ×ｎ（ｍは自然数、ｎは自然数）のマトリクス状に配置された複数の画素と、
前記複数の画素に接続されたｍ本の第１の配線と、
ｍ個の表示信号をサンプリング可能なサンプリング・ホールド回路を有し、少なくともｍ本の第２の配線に接続された第１のドライバ回路と、
ｍ個の表示信号をサンプリング可能なサンプリング・ホールド回路を有し、少なくともｍ本の第３の配線に接続された第２のドライバ回路と、
前記ｍ本の第２の配線それぞれに１個ずつ接続されたｍ個の第１のスイッチと、
前記ｍ本の第３の配線それぞれに１個ずつ接続されたｍ個の第２のスイッチとを有し、
前記ｍ本の第１の配線それぞれは、前記第１のスイッチを介して前記ｍ本の第２の配線のうち互いに異なる１本と接続され、且つ前記第２のスイッチを介して前記ｍ本の第３の配線のうち互いに異なる１本と接続されていることを特徴とする液晶電気光学装置。
【請求項６】
ｍ×ｎ（ｍは自然数、ｎは自然数）のマトリクス状に配置された複数の画素と、
前記複数の画素に接続されたｍ本の第１の配線と、
ｍ個の表示信号を保持する回路を有し、少なくともｍ本の第２の配線に接続された第１のドライバ回路と、
少なくともｍ本の第３の配線に接続された第２のドライバ回路と、
前記ｍ本の第２の配線それぞれに１個ずつ接続されたｍ個の第１のスイッチと、
前記ｍ本の第３の配線それぞれに１個ずつ接続されたｍ個の第２のスイッチとを有し、
前記ｍ本の第１の配線それぞれは、前記第１のスイッチを介して前記ｍ本の第２の配線のうち互いに異なる１本と接続され、且つ前記第２のスイッチを介して前記ｍ本の第３の配線のうち互いに異なる１本と接続されていることを特徴とする液晶電気光学装置。
【請求項７】
ｍ×ｎ（ｍは自然数、ｎは自然数）のマトリクス状に配置された複数の画素と、
前記複数の画素に接続されたｍ本の第１の配線と、
ｍ個の表示信号を保持する回路を有し、少なくともｍ本の第２の配線に接続された第１のドライバ回路と、
ｍ個の表示信号を保持する回路を有し、少なくともｍ本の第３の配線に接続された第２のドライバ回路と、
前記ｍ本の第２の配線それぞれに１個ずつ接続されたｍ個の第１のスイッチと、
前記ｍ本の第３の配線それぞれに１個ずつ接続されたｍ個の第２のスイッチとを有し、
前記ｍ本の第１の配線それぞれは、前記第１のスイッチを介して前記ｍ本の第２の配線のうち互いに異なる１本と接続され、且つ前記第２のスイッチを介して前記ｍ本の第３の配線のうち互いに異なる１本と接続されていることを特徴とする液晶電気光学装置。
【請求項８】
ｍ×ｎ（ｍは自然数、ｎは自然数）のマトリクス状に配置された複数の画素と、
前記複数の画素に接続されたｍ本の第１の配線と、
少なくともｍ本の第２の配線に接続された第１のドライバ回路と、
少なくともｍ本の第３の配線に接続された第２のドライバ回路と、
前記ｍ本の第２の配線それぞれに１個ずつ接続されたｍ個の第１のスイッチと、
前記ｍ本の第３の配線それぞれに１個ずつ接続されたｍ個の第２のスイッチとを有し、
前記ｍ本の第１の配線それぞれの一端は、前記第１のスイッチを介して前記ｍ本の第２の配線のうち互いに異なる１本と接続され、前記ｍ本の第１の配線それぞれの他端は、前記第２のスイッチを介して前記ｍ本の第３の配線のうち互いに異なる１本と接続されていることを特徴とする液晶電気光学装置。
【請求項９】
ｍ×ｎ（ｍは自然数、ｎは自然数）のマトリクス状に配置された複数の画素と、
前記複数の画素に接続されたｍ本の第１の配線と、
ｍ個のサンプリングパルスを出力するシフトレジスタを有し、少なくともｍ本の第２の配線に接続された第１のドライバ回路と、
ｍ個のサンプリングパルスを出力するシフトレジスタを有し、少なくともｍ本の第３の配線に接続された第２のドライバ回路と、
前記ｍ本の第２の配線それぞれに１個ずつ接続されたｍ個の第１のスイッチと、
前記ｍ本の第３の配線それぞれに１個ずつ接続されたｍ個の第２のスイッチとを有し、
前記ｍ本の第１の配線それぞれの一端は、前記第１のスイッチを介して前記ｍ本の第２の配線のうち互いに異なる１本と接続され、前記ｍ本の第１の配線それぞれの他端は、前記第２のスイッチを介して前記ｍ本の第３の配線のうち互いに異なる１本と接続されていることを特徴とする液晶電気光学装置。
【請求項１０】
ｍ×ｎ（ｍは自然数、ｎは自然数）のマトリクス状に配置された複数の画素と、
前記複数の画素に接続されたｍ本の第１の配線と、
少なくともｍ本の第２の配線に接続され、ｍ個の表示信号をサンプリング可能な第１のドライバ回路と、
少なくともｍ本の第３の配線に接続され、ｍ個の表示信号をサンプリング可能な第２のドライバ回路と、
前記ｍ本の第２の配線それぞれに１個ずつ接続されたｍ個の第１のスイッチと、
前記ｍ本の第３の配線それぞれに１個ずつ接続されたｍ個の第２のスイッチとを有し、
前記ｍ本の第１の配線それぞれの一端は、前記第１のスイッチを介して前記ｍ本の第２の配線のうち互いに異なる１本と接続され、前記ｍ本の第１の配線それぞれの他端は、前記第２のスイッチを介して前記ｍ本の第３の配線のうち互いに異なる１本と接続されていることを特徴とする液晶電気光学装置。
【請求項１１】
ｍ×ｎ（ｍは自然数、ｎは自然数）のマトリクス状に配置された複数の画素と、
前記複数の画素に接続されたｍ本の第１の配線と、
ｍ個の表示信号をサンプリング可能なサンプリング・ホールド回路を有し、少なくともｍ本の第２の配線に接続された第１のドライバ回路と、
少なくともｍ本の第３の配線に接続された第２のドライバ回路と、
前記ｍ本の第２の配線それぞれに１個ずつ接続されたｍ個の第１のスイッチと、
前記ｍ本の第３の配線それぞれに１個ずつ接続されたｍ個の第２のスイッチとを有し、
前記ｍ本の第１の配線それぞれの一端は、前記第１のスイッチを介して前記ｍ本の第２の配線のうち互いに異なる１本と接続され、前記ｍ本の第１の配線それぞれの他端は、前記第２のスイッチを介して前記ｍ本の第３の配線のうち互いに異なる１本と接続されていることを特徴とする液晶電気光学装置。
【請求項１２】
ｍ×ｎ（ｍは自然数、ｎは自然数）のマトリクス状に配置された複数の画素と、
前記複数の画素に接続されたｍ本の第１の配線と、
ｍ個の表示信号をサンプリング可能なサンプリング・ホールド回路を有し、少なくともｍ本の第２の配線に接続された第１のドライバ回路と、
ｍ個の表示信号をサンプリング可能なサンプリング・ホールド回路を有し、少なくともｍ本の第３の配線に接続された第２のドライバ回路と、
前記ｍ本の第２の配線それぞれに１個ずつ接続されたｍ個の第１のスイッチと、
前記ｍ本の第３の配線それぞれに１個ずつ接続されたｍ個の第２のスイッチとを有し、
前記ｍ本の第１の配線それぞれの一端は、前記第１のスイッチを介して前記ｍ本の第２の配線のうち互いに異なる１本と接続され、前記ｍ本の第１の配線それぞれの他端は、前記第２のスイッチを介して前記ｍ本の第３の配線のうち互いに異なる１本と接続されていることを特徴とする液晶電気光学装置。
【請求項１３】
ｍ×ｎ（ｍは自然数、ｎは自然数）のマトリクス状に配置された複数の画素と、
前記複数の画素に接続されたｍ本の第１の配線と、
ｍ個の表示信号を保持する回路を有し、少なくともｍ本の第２の配線に接続された第１のドライバ回路と、
少なくともｍ本の第３の配線に接続された第２のドライバ回路と、
前記ｍ本の第２の配線それぞれに１個ずつ接続されたｍ個の第１のスイッチと、
前記ｍ本の第３の配線それぞれに１個ずつ接続されたｍ個の第２のスイッチとを有し、
前記ｍ本の第１の配線それぞれの一端は、前記第１のスイッチを介して前記ｍ本の第２の配線のうち互いに異なる１本と接続され、前記ｍ本の第１の配線それぞれの他端は、前記第２のスイッチを介して前記ｍ本の第３の配線のうち互いに異なる１本と接続されていることを特徴とする液晶電気光学装置。
【請求項１４】
ｍ×ｎ（ｍは自然数、ｎは自然数）のマトリクス状に配置された複数の画素と、
前記複数の画素に接続されたｍ本の第１の配線と、
ｍ個の表示信号を保持する回路を有し、少なくともｍ本の第２の配線に接続された第１のドライバ回路と、
ｍ個の表示信号を保持する回路を有し、少なくともｍ本の第３の配線に接続された第２のドライバ回路と、
前記ｍ本の第２の配線それぞれに１個ずつ接続されたｍ個の第１のスイッチと、
前記ｍ本の第３の配線それぞれに１個ずつ接続されたｍ個の第２のスイッチとを有し、
前記ｍ本の第１の配線それぞれの一端は、前記第１のスイッチを介して前記ｍ本の第２の配線のうち互いに異なる１本と接続され、前記ｍ本の第１の配線それぞれの他端は、前記第２のスイッチを介して前記ｍ本の第３の配線のうち互いに異なる１本と接続されていることを特徴とする液晶電気光学装置。
【請求項１５】
請求項１乃至請求項１４のいずれか一項において、
前記複数の画素はそれぞれスイッチング素子と液晶素子とを有し、
前記ｍ本の第１の配線は、前記スイッチング素子を介して前記液晶素子と接続されていることを特徴とする液晶電気光学装置。
【請求項１６】
請求項１５において、
前記スイッチング素子は、薄膜トランジスタであることを特徴とする液晶電気光学装置。
【請求項１７】
請求項１乃至請求項１６のいずれか一項において、
前記ｍ本の第１の配線のうち同じ配線に接続された前記第１のスイッチ及び前記第２のスイッチを同時にＯＮさせない手段を有することを特徴とする液晶電気光学装置。
【請求項１８】
請求項１乃至請求項１７のいずれか一項において、
前記第１のスイッチ及び前記第２のスイッチは、トランスミッションゲイトであることを特徴とする液晶電気光学装置。
【請求項１９】
請求項１乃至請求項１８のいずれか一項において、
前記複数の画素は、前記第１のドライバ回路と前記第２のドライバ回路の間に配置されていることを特徴とする液晶電気光学装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶電気光学装置に関し、特に液晶電気光学装置を駆動するための消費電力を低下させることに関する。
【背景技術】
【０００２】
図１０に、従来の液晶電気光学装置の構成の例を示す。
図１０において液晶電気光学装置１００１は、大きく分けて信号線ドライバ部１０１５と、ゲイトドライバ部１０１６と、ｍ×ｎ画素マトリックス（水平方向ｍ行、垂直方向ｎ列のｍ×ｎ個のマトリックス、以下同様）１００５により構成されている。
【０００３】
信号線ドライバ部１０１５は、相補型薄膜トランジスタにより形成されたソース側シフトレジスタ１００２と、同じく相補型薄膜トランジスタにより形成されたビデオ信号をサンプリングするサンプル・ホールド回路１００３により構成される。
【０００４】
ゲイトドライバ部１０１６は、相補型薄膜トランジスタにより形成されたゲイト側シフトレジスタ１００６と、同じく相補型薄膜トランジスタにより形成されたバッファ回路１００７により形成されている。
【０００５】
画素マトリックス部１００５は、画素１００４が平面上にマトリックス状に並べられて構成されている。図２に、各画素の回路構成を示す。各画素はＮチャンネル薄膜トランジスタ２００）と液晶素子２０４と補助容量２０６に形成されている。Ｎチャンネル薄膜トランジスタ２００のドレイン電極２０３に液晶素子２０４と補助容量２０６が接続され、液晶素子のドレインに接続されている反対側には対向電極２０５が接続され、補助容量のドレイン側とは反対側の電極は、接地２０７されている。
【０００６】
図１０の画素マトリックス１００５の中の各々画素１００４は、（ソース信号線（或いは信号線）１００９は図２のソース電極２０１に接続され、ゲイト信号線（或いは走査線）１００８は図２のゲイト電極２０２に接続されている。
【０００７】
以下に、画素マトリックス１００５の各々画素の配置構成を示す。垂直方向に信号線ドライバ１０１５に接続されているｍ本のソース信号線１００９が配線され、各々のソース信号線には、ｎ個の画素の、個々の薄膜トランジスタ２００のソース電極２０１が接続されている。他方、水平方向には、ｎ本の走査線１００８が配線され、ゲイト信号線１００８各々には、ｍ個の画素に接続されている薄膜トランジスタ２００のゲイト電極２０２が接続されている。
【０００８】
信号線ドライバ部１０１５では、ソース信号（表示信号）スタート信号線１０１０）と、ソース線（信号線）側シフトクロック１０１１が、ソース線（信号線）側シフトレジスタ１００２に外部端子として接続され、画像データ信号線１０１２がサンプル・ホールド回路に外部端子として接続される。
【０００９】
次に従来例の動作について説明する。
まず第一に、１ライン１本のゲイト信号線（走査線）に接続された画素を表示するための動作を説明する。
【００１０】
垂直方向上から第ｉ番目のライン（以下第ｉライン）を考える。第ｉラインのゲイト信号線（走査線）１００８が"Ｈ"になると、第ｉラインのすべての画素１００４のゲイト電極２０２が"Ｈ"になり、第ｉラインのすべての薄膜トランジスタ２００）はソース２０１−ドレイン間２０３が導通する。
【００１１】
信号線スタート信号１０１０と、ソース側シフトクロック１０１１によって、サンプル信号１０１７が、第ｉラインの左端から、サンプル・ホールド回路によりビデオ信号をサンプリングし、表示信号を順次画素に書き込んでいき、１ラインの書き込みが終了する。
【００１２】
次に、１画面（１フレーム）を表示する動作を説明する。
ゲイトスタート信号１０１３と、ゲイト側シフトクロック１０１４により、垂直方向１番上のラインのゲイト信号が"Ｈ"になり、その信号がゲイト側シフトクロック１０１４により下側にシフトされる。上記した、１ラインの表示原理を、各ラインのゲイト信号を"Ｈ"のときに実行されることで、１画面（１フレーム）が表示される。
【００１３】
図３に、１画面の表示信号の極性の状態を示す。
１画面を表示するに際し、表示時のフリッカの発生を防止するため、ソース信号線１００９より供給されるソース信号（表示信号）は、隣接するライン同士、すなわち、第ｉラインと第（ｉ+１）ラインとでは、図３に示すように極性が反転されている（これをライン反転という）。言い換えれば、奇数（２ｉ−１）番目ラインと、偶数（２ｉ）番目ラインとでは、表示信号の極性が反転されていることになる。
【００１４】
これは、画像データ信号線１０１２から入力される画像データ信号を、隣接するライン同志で極性が反転した信号となるように、供給することにより、行われる。また、一つのラインについて、液晶の劣化を防ぐために、フレーム毎に極性を反転させる。図１１に、従来の装置における入力画像データを示す。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明にて解決しようとする課題は、液晶電気光学装置の動作時の消費電力を少なくすることである。そこで、従来例においてどこが問題になっているかを次に説明する。
【００１６】
従来例での構成・動作により示した通り、液晶電気光学装置のフリッカ防止のために、画像データ信号は、ライン毎に極性を反転させて入力されている。ところが、隣接するライン毎に、画像データ信号を反転させていることが、液晶電気光学装置の駆動時の消費電力を大きくしている。
【００１７】
次に、隣接するライン毎の画像データ信号の反転が、液晶電気光学装置の駆動時の消費電力を大きくしているということを、図１０と図２を用いて簡単に説明する。
【００１８】
図２において、Ｎ型の薄膜トランジスタ２００が導通状態での画素容量をＣon、同Ｎ型の薄膜トランジスタ２００が非導通状態での画素容量をＣoff 、図１０において、液晶電気光学装置１００１の一つの垂直方向のソース信号線１００９の容量をＣl 、１つの液晶素子を駆動する電圧をＶ（正極性側をＶ／２、負極性側をＶ／２）、ライン反転数をFlとし、ｍ×ｎのマトリクス構成を有するとすると、一つの垂直方向のソース信号線１００９を駆動するためには、
Wl＝( Ｃl ＋Ｃon＋Ｃoff ×（ｎ−１））×Ｖ×Ｖ×Fl      ・・・（Ａ）
の電力Wlが必要とされる。
【００１９】
従って一画面を表示させるためには、
Ｗ１ ＝ｍ×Wl                                            ・・・（Ｂ）
の電力Ｗ１が必要とされる。
【００２０】
ここで問題になるのは、ライン反転を行って駆動することである。ライン反転数Flは、ライン数、すなわちゲイト信号線（走査線）とほぼ等しいので、一般の表示用ディスプレイであれば、１画面あたり４００〜５００回程度のライン反転数を有する。
【００２１】
もし、ライン反転をやめれば、表示信号の極性反転に伴う電力の消費は、液晶の劣化を防ぐ目的のフレーム毎の極性反転を行う時のみ、すなわちフレーム反転（一画面分）ごとに電力消費がされる。フレーム反転数をFfとすると、表示している間に消費される全電力Ｗａ は、
Ｗａ ＝( Ｃl ＋Ｃon＋Ｃoff ×（ｎ−１））×Ｖ×Ｖ×ｍ×Fl・・・（Ｃ）
となる。
【００２２】
特に、１画面毎の消費電力は式（Ｃ）において、Fl＝１とした場合である。従って、フレーム反転のみ行うようにすると、画素マトリクス部分における消費電力はライン反転を行った場合に比較して、ライン反転数分の一とすることができ、消費電力を劇的に減らすことが可能となる。
【００２３】
また、画素マトリクス部分のみならず、ドライバ回路部分のサンプル・ホールド回路や、アナログバッファ回路等における消費電力も、ライン反転をやめることで大幅に低減することができる。しかしライン反転をやめて、フレーム反転（フレーム毎の表示信号の極性反転）だけにしてしまうと、フリッカが発生して画質を極度に悪くしてしまう。
【００２４】
消費電力を減らす方法としては、他にも、ソース側シフトレジスタ１００１と、ゲイト側シフトレジスタ１００６と、ゲイト側バッファ１００７の消費電力を減らす方法もあるが、全体の消費電力から考察すれば少ない。また、上記式（Ａ）では、配線容量だけを考慮したが、配線容量を小さくするために配線を細くする方法もある。
【００２５】
しかし、配線幅を細くすると逆に配線抵抗が大きくなったり、設計ルールの制限により限界がある。また配線抵抗を少なくするために、配線を太くすると、配線容量が大きくなり、更に画素間隔が大きくなって、開口率が低下するため、画質に影響がでてくる。勿論式（Ａ）からすぐ分かることだが、消費電力を小さくする一番簡単で、効果があがる方法は、駆動電圧Ｖを小さすることであるが、良好な画質、表示スピードを考えあわせると現実的な方法ではない。
【００２６】
本発明は、液晶電気光学装置において、高い画質を維持しつつ、低消費電力化することを目的とする。
【課題を解決するための手段】
【００２７】
上記課題を解決するために本発明は、
スイッチング素子を有する複数の画素がマトリクス状に配置され、前記スイッチング素子のＯＮ／ＯＦＦを制御する走査線と、表示信号が出力される信号線が、各画素に接続されているアクティブマトリクス型の液晶電気光学装置であって、
１フレーム表示期間内において単一極性の表示信号を前記信号線に出力する、信号線ドライバ回路を、複数有し、
前記複数の信号線ドライバ回路のうち、少なくとも１つが出力する表示信号の極性は、他の信号線ドライバ回路が出力する表示信号の極性とは異なり、
前記極性は、１フレーム毎に反転し、
前記走査線のうちの一つに接続された前記画素は、前記複数の信号線ドライバ回路の何れかに接続された前記信号線が接続されていること、
を特徴とする。
【００２８】
また、本発明は、
スイッチング素子を有する複数の画素がマトリクス状に配置され、前記スイッチング素子のＯＮ／ＯＦＦを制御する走査線と、表示信号が出力される信号線とが、各画素に接続されているアクティブマトリクス型の液晶電気光学装置であって、
１フレーム表示期間内において単一極性の表示信号を前記信号線に出力する、信号線ドライバ回路を、２つ有し、
前記２つの信号線ドライバ回路が出力する表示信号の極性は、互いに異なり、前記極性は、１フレーム毎に反転し、
偶数番目の前記走査線に接続された前記画素には、前記信号線ドライバ回路の一方に接続された前記信号線が接続されており、
奇数番目の前記走査線に接続された前記画素には、前記信号線ドライバ回路の他方に接続された前記信号線が接続されていること、
を特徴とする。
【００２９】
上記構成により、液晶電気光学装置において、フリッカの発生を防ぎ、かつ低消費電力化することができた。すなわち、本発明においては、複数の信号線ドライバ回路を用い、それぞれの信号線ドライバ回路においては、１フレーム期間内において、出力される表示信号の極性が反転しない。かわりに、隣接するラインにおいて、接続される信号線ドライバ回路を異ならせる。
【００３０】
例えば、２つの信号線ドライバ回路を用い、奇数番目のラインと偶数番目のラインで、それぞれひとつづつ信号線ドライバ回路に接続させている。２つの信号線ドライバ回路は、互いに逆の極性を有しているため、画素マトリクスにおいては、隣接するラインの信号の極性が常に逆極性となり、実質的にはライン反転をしている。したがってフリッカの発生を防ぐことができる。
【００３１】
さらに、それぞれの信号線ドライバ回路においては、１フレーム内において、表示信号の極性は変化しない。したがって、ライン反転に伴う電力消費が発生せず、消費電力を従来の数百分の１に低減させることができる。また、２つの信号線ドライバ回路の表示信号の極性をフレーム毎に反転させことにより、液晶の劣化を防ぐことができる。
【００３２】
信号線ドライバ回路へのラインの接続は、隣接するライン毎に、異なる信号線ドライバ回路に接続させてもよいし、複数ライン毎に異なる信号線ドライバ回路に接続するようにしてもよい。また同一ライン内で、異なる信号線ドライバ回路に接続された画素を有していてもよい。おな、信号線ドライバ回路の数は任意である。
【００３３】
また、外部よりの画像データと制御信号を、それぞれの信号線ドライバ回路の画像データ入力信号線と制御信号入力線に振り分ける、セレクタ回路を具備することで、外部入力信号を従来と何ら変更することなく、フリッカ発生を防いで、かつ消費電力を低下させて、液晶電気光学装置を駆動することができる。
【００３４】
また、外部より入力される画像データのうち、どれか１つの信号線ドライバ回路に対応する画像データを、垂直同期信号に同期して、それぞれの信号線ドライバ回路の画像データ入力信号線に振り分けるセレクタ回路を設けてもよい。
【００３５】
さらに、垂直同期信号に同期して、前記複数の信号線ドライバ回路から出力される表示信号のうち、いずれか一つの信号線ドライバ回路からの表示信号を選択して、前記信号線に出力するセレクタ回路を設けることで、信号線数を従来の装置と同数にすることができ、画素間隔の拡大とそれに伴う画質の劣化を防ぐことができる。
【００３６】
本発明において、セレクタ回路、ドライバ回路は、相補型またはＰ型またはＮ型の薄膜トランジスタで構成してもよい。画素のスイッチング素子は、相補型またはＰ型またはＮ型の薄膜トランジスタや、ＭＩＭ（金属−絶縁体−金属）、ＮＩＮ、ＰＩＰ、ＰＩＮ、ＮＩＰ等の薄膜ダイオードを用いてもよい。
【発明の効果】
【００３７】
本発明、により、液晶電気光学装置において、フリッカの発生を防ぎ、かつ大幅な低消費電力化をすることができた。
【実施例１】
【００３８】
次に図面を用いて本発明の実施例を詳細に説明する。
図１に実施例１の液晶電気光学装置の構成を示す。
第１に構成について説明する。実施例１ではｍ×ｎ画素マトリックスをもつ実施例である。図面作成上の都合により、ｍ、ｎは特にに偶数を仮定しておく。ただしｍ，ｎの偶数、奇数の組み合わせによる本発明の弊害はない。
【００３９】
液晶表示装置１０１は従来例と同様に、大きく分けて、相補型またはＮ型またはＰ型の薄膜トランジスタにより構成される信号線ドライバ部１０２、１０３と、相補型またはＮ型またはＰ型の薄膜トランジスタにより構成されるゲイトドライバ部１０７と、画素マトリックス部１０４とで構成される。
【００４０】
画素マトリックス部１０４は、画素１１５が平面上にマトリックス状に並べられて構成されている。画素１１５の回路図は従来例（図２に示す。）と同様であり、薄膜トランジスタと液晶素子補助容量により構成される
【００４１】
ゲイトドライバ部１０７は、シフトレジスタと、バッファ回路により形成されている。またゲイトドライバ部１０７の入力側には、ゲイトスタート信号入力端子１０８と、ゲイトクロック信号入力端子がそれぞれ接続され、出力側には、水平方向にｎ個のゲイト信号線１１７が接続されており、各々のゲイト信号線１１７にはｍ個の画素１１５のゲイト電極が１ラインに接続されている。しかしソースライン信号線１０５、１０６の配線の構成は、従来例と大きく異なる。
【００４２】
本実施例では、信号線ドライバ部を２つに分割しており、上側の信号線ドライバ１０２（以下Ｏドライバ）と下側の信号線ドライバ１０３（以下Ｅドライバ）により構成されている。Ｏドライバ１０２の入力側には、奇数番目のラインを駆動するための、スタート信号入力端子１１０、シフトクロック信号入力端子１１１、画像データ入力端子１１２がそれぞれ接続され、Ｏドライバ１０２の出力側には、ｍ個のソース配線１０５（以下Ｏソース配線１０５）が接続されている。１本のＯソース配線１０５には、上から奇数番目（１、３、・・）のゲイト信号線１１７に接続されているｎ／２個の画素１１５の薄膜トランジスタのソース電極が接続されている。
【００４３】
他方、Ｅドライバ１０３の入力側には、偶数番目のラインを駆動するための、スタート信号入力端子１３１、シフトクロック信号入力端子１３２、画像データ入力端子１３３がそれぞれ接続され、Ｅドライバ１０２の出力側にはｍ個のソース配線１０６（以下Ｅソース配線１０６）が接続されている。１本のＥソース配線１０６には、水平方向のゲイト信号線１１７の上から偶数番目（２、４、・・）の信号線１１７に接続されているｎ／２個の画素１１５の薄膜トランジスタのソース電極が接続されている。
【００４４】
次に実施例１の動作について説明する。１ラインを表示する動作は従来例と同様なので省略する。先ず、任意の１画面を表示する動作を説明する。
【００４５】
最初に第一番目のライン、即ちＯソース配線１０５に表示信号を書き込む。このときその第１番目のラインに書き込まれる表示信号は、Ｏドライバ１０２より供給され、そのときの表示信号の極性は例えば（＋）とする。
【００４６】
次に第２番目のライン、即ちＥソース配線１０６に表示信号を書き込む。このときその第２番目のラインに書き込まれる表示信号はＥドライバ１０３より供給され、そのときの表示信号の極性は（−）である。
【００４７】
以下同様に奇数番目のラインに表示信号を書き込む際には、表示信号はＯドライバ１０２より供給され、しかもＯドライバ１０２より供給される表示信号の極性はすべて同じ（この画面では（＋））となる。
【００４８】
同様に、偶数数番目のラインに表示信号を書き込む際には、表示信号はＥドライバ１０３より供給され、しかもＥドライバ１０３より供給される表示信号の極性はすべて同じ（この画面では（−））になる。このように動作して、ｎラインすべてを書き込み１画面の表示を終了する。
【００４９】
次に、フレーム毎の動作を説明する。
あるフレームでは、奇数番目のライン（Ｏソース配線１０５）を書き込むときの表示信号はＯドライバ１０２より供給され、しかもそのときのＯドライバ１０２より供給される表示信号の極性はすべて同じ（−）である。他方、偶数番目のライン（Ｅソース配線１０６）を書き込むときの表示信号はＥドライバ１０３より供給されしかもそのときのＥドライバ１０３より供給される表示信号の極性はすべて同じ（＋）になる。また、次のフレームでは、先のフレームとは、すべて逆極性となる。
【００５０】
すなわち、奇数番目のラインを書き込むときの表示信号はＯドライバ１０２より供給され、しかもそのときのＯドライバ１０２より供給される表示信号の極性は、すべて先のフレームとは逆の極性（−）となるように動作する。他方、偶数番目のラインを書き込むときの表示信号はＥドライバより供給され、しかもそのときのＥドライバより供給される表示信号の極性は、すべて先のフレームとは逆の極性（＋）になるように動作し、この動作を繰り返す。
【００５１】
次に消費電力の考察をする。
実施例１の駆動方式によれば、１垂直方向のソース信号線において各水平方向の画素にかかる電圧は、奇数番目のライン、偶数番目のラインそれぞれフレーム反転になっている。
【００５２】
従って消費電力は、従来例と同様に、薄膜トランジスタが導通状態での画素容量をＣon、非導通状態での画素容量をＣoff 、ソース信号線１０５、１０６の容量をＣl 、１つの液晶素子を駆動する電圧をＶ、フレーム反転数をFfとすると、Ｏドライバの消費電力Wo、Ｅドライバの消費電力Weはそれぞれ以下の式のように表すことができる。
【００５３】
Wo＝( Ｃl ＋Ｃoff ×（（ｎ／２）−１）＋Ｃon）×Ｖ×Ｖ×Ff
We＝( Ｃl ＋Ｃoff ×（（ｎ／２）−１）＋Ｃon）×Ｖ×Ｖ×Ff
従って全消費電力Ｗは、
Ｗ＝（Wo+We ）×ｍ
となる。
【００５４】
本実施例では、ライン反転しないようにしたために、ライン反転に伴う電力消費がなく、従来例の液晶電気光学装置に比較して、大幅に消費電力が節約できる。かつ、１フレーム内での表示では、隣接しているラインの極性は反転しているので、フリッカの発生を防止することができる。
【実施例２】
【００５５】
実施例１では図１において、画像データ入力端子が奇数番目の水平ラインに入力される画像データ端子と、偶数番目の水平ラインに入力される画像入力端子と、スタート入力端子とそれをシフトさせるシフトクロックもそれぞれ２個づつ必要であった。
【００５６】
入力端子数は、極力少ない方がよいので、入力端子数を従来例と同じにする構成と動作を実施例２にて説明する。図６に実施例２の液晶電気光学装置の構成を示す。まず最初に実施例２の構成を図６、図１、図１０を用いて説明する。図６において、６０１〜６１７は、図１の１０１〜１１７と同じである。
【００５７】
また実施例１の構成要素であったＥドライバ部６０３（１０３）に接続されていた入力端子１３１〜１３３をなくしている。しかし、ソース側スタート信号入力端子６１６、ソース側シフトクロック入力端子６１１といった制御信号入力端子（線）、画像データ入力端子（線）６１６から、それぞれ入力される画像データ、ソース側スタートパルス、ソース側シフトクロックをＯドライバ６０２と、Ｅドライバ６０３に振り分ける薄膜トランジスタにより形成されたセレクタが６４１、６４２、６４３とセレクタ信号線６５１、６５２、６５３が付加されている。
【００５８】
次に薄膜トランジスタにより形成されたセレクタ６４１、６４２、６４３、の構成例を図７、図８を用いて説明する。図７に、セレクタ回路６４１、６４２の構成を示し、図８に、セレクタ回路６４３の構成を示す。
【００５９】
７０１、７０２は、Ｐ型薄膜トランジスタとＮ型薄膜トランジスタにより構成されたトランスミッションゲイトであり、７０３は薄膜トランジスタにより形成されたインバータ回路である。
【００６０】
セレクタ回路６４１、６４２の動作は、選択信号線７０５が"Ｌ"レベルのときデータ信号線７０４より入力されたデータ信号が７０６に出力され、選択信号線７０５が"Ｈ"レベルのときデータ信号線７０４より入力されたデータ信号が７０７に出力される。
【００６１】
次に図８に従って、セレクタ６４３の構成を説明する。
図８においてセレクタ回路８０１、８０２、８０３はそれぞれ、図７で説明したセレクタ回路と同じ構成を有する、従ってセレクタ回路６４３は３つのセレクタ回路から構成されていることになる。
【００６２】
選択信号線８０５は、図７における選択信号線７０５に接続され、データ信号線８０４は図７のデータ信号線７０４に接続され、データ出力線８０６は図７の７０６に接続され、データ出力線８０７は図７の７０７に接続されている。このセレクタ回路６４３は、３ビットデータを選択するように構成されている。
【００６３】
この理由は、通常のカラー画像データは（赤、緑、青）の３原色によって構成されるためである。従って、モノクロのように１ビットの画像データのときには、セレクタ回路６３４はセレクタ回路６４１、６４２と同じ構成にして良く、また、セレクタ回路６４１、６４２、６４３を図８に示すセレクタ回路６４３に当然代用できる。
【００６４】
次に図８のセレクタの動作を説明する。
選択信号線８０５が"Ｌ"レベルのとき３ビットのデータ信号線８０４より入力された３ビットのデータ信号が８０６に出力され、選択信号線８０５が"Ｈ"レベルのとき、３ビットのデータ信号線８０４より入力されたデータ信号が、８０７に出力される。
【００６５】
図６にもどると、セレクタ６４１、６４２、６４３の選択信号６５１、６５２、６５３はすべてゲイト側シフトクロック６０９に接続されている。従って、ゲイト側シフトクロックが"Ｈ"のとき奇数番目の水平ラインの画素が駆動され、ゲイト側シフトクロックが"Ｌ"のとき偶数番目の水平ラインの画素が駆動されるように設定しておくことで、垂直同期をとることができ、図１１に示す駆動波形が入力されれば、Ｏドライバ６０２とＥドライバ６０３には、それぞれ図４、図５示した実施例１と同様の駆動波形が入力される。
【００６６】
従って、入力端子数を従来例と同じにし、従来の装置と同様な入力信号により実施例１と同様な動作をさせることができる。よって、消費電力を大幅に低下させ、かつフリッカの発生を防ぐことができる。
【実施例３】
【００６７】
実施例１、実施例２では、２つの異なる信号線ドライバ回路１０２、１０３、６０２、６０３を設けたために、１垂直ラインにソース信号を伝達する信号線が２本必要な構成になっている。これらの構成では、水平方向の画素間隔が広くなって表示状態の画像が粗くなり画質の劣化につながる可能性がある。実施例３では上記の劣化の対策を施した実施例を示す。
【００６８】
図９に、実施例３の液晶電気光学装置の構成を示す。
液晶表示装置９０１は、信号線ドライバ部９０２、９０３と、ゲイトドライバ部９０７と、画素マトリックス部９０４とで構成される。画素マトリックス部９０４は、画素９１５が平面上にマトリックス状に並べられて構成されている。画素９１５は、薄膜トランジスタと液晶素子補助容量により構成されている。
【００６９】
ゲイトドライバ部９０７の入力側には、ゲイトスタート信号入力端子９０８と、ゲイトクロック信号入力端子９０９がそれぞれ接続され、出力側には、水平方向にｎ個のゲイト信号線１１７が接続されている。各々のゲイト信号線９１７にはｍ個の画素９１５のゲイト電極が接続されている。
【００７０】
Ｏドライバ９０２の入力側には、奇数番目のラインを駆動するための、スタート信号入力端子９１０、シフトクロック信号入力端子９１１、画像データ入力端子９１２がそれぞれ接続され、他方、Ｅドライバ９０３の入力側には、偶数番目のラインを駆動するための、スタート信号入力端子９３１、シフトクロック信号入力端子９３２、画像データ入力端子９３３がそれぞれ接続されている。
【００７１】
本実施例において、実施例１と異なる構成点は２点ある。
第１点目は、Ｏドライバ９０２とＥドライバ９０３がドライブする同じ垂直方向の信号線が、［実施例１］では、それぞれに１本ずつ計２本のソース信号線１０５、１０６あったものが、一本のソース信号線９０５になっていることである。
【００７２】
第２点目は、ソース信号線９０５に異なる信号が衝突しないように、ソース信号線９０５を選択することを可能にするトランスミッションゲイト（以下ＴＧ）が、ドライバと画素マトリクスの間に設けられ、また前記ＴＧをＯＮ・ＯＦＦするための信号を入力する入力端子９４１と、前記ＴＧに伝達する薄膜トランジスタにより構成されているインバータ回路９４２、９４３が設けられていることである。
【００７３】
ＴＧ９４７、９４８は、薄膜トランジスタにより構成され、Ｏドライバ９０２と画素マトリックス９０４の間に挿入されたトランスミッションゲイト９４７と、Ｅドライバ９０３と画素マトリックス９０４の間に挿入されたＴＧ９４８がある。
【００７４】
次に動作を説明する。まず画素マトリックス９０４とＯドライバ９０２、Ｅドライバ９０３との間に挿入されたＴＧ９４７と９４８の動作を説明する。
入力端子９４１が"Ｈ"レベルの時、ＴＧ９４７のＰ型トランジスタ側の信号線９４４は、インバータ回路９４２により"Ｌ"レベルになり、またＮ型トランジスタ側は信号線９４６により"Ｈ"レベルになるので、ＴＧ９４７はＯＮになり、Ｏドライバ９０２からのソース信号はソース信号線９０５に伝わり画素マトリックスに伝達される。
【００７５】
一方Ｅドライバ９０３と画素マトリックス９０４との間のＴＧ９４８は、信号線のつながりがＴＧ９４７と逆になっているので、ＴＧ９４８はＯＦＦになりＥドライバ９０３からのソース信号は画素マトリックス９０４に伝達されない。
【００７６】
入力端子９４１が"Ｌ"レベルの時はＴＧ９４７、９４８の動作は上記の動作と逆になるので、Ｅドライバ９０３のソース信号が画素マトリックス９０４に伝達され、Ｏドライバ９０２のソース信号は画素マトリックスに伝達されない。
【００７７】
従って、ゲイトクロック入力端子９０９と同期した信号（すなわち垂直同期信号）を、ＴＧ制御信号線から入力すれば、各垂直ラインの信号線が一本でも、Ｏドライバ、Ｅドライバより、それぞれのドライバから出力される表示信号を、単一の極性とすることができる。
【００７８】
本実施例では、２つのドライバからの表示信号の伝達を、一本の信号線で共用するため、信号線等の容量による電力消費は実施例１、実施例２よりかなり多くなるが、各ドライバ回路においては、ライン反転に伴う電力消費は低減でき、従来の装置より、大幅に電力消費を低下できた。
【００７９】
［実施例１］〜［実施例３］において、Ｏドライバ・Ｅドライバを上下にわけているが、位置の制約は特にない。つまりＯドライバ・Ｅドライバを同じ表示装置の同じ側に設けて構成してもよい。
【図面の簡単な説明】
【００８０】
【図１】実施例１の液晶電気光学装置の構成図。
【図２】各画素の回路構成図。
【図３】１画面の表示信号の極性の状態の説明図。
【図４】Ｏドライバに入力される画像データの説明図。
【図５】Ｅドライバに入力される画像データの説明図。
【図６】実施例２の液晶電気光学装置の構成図。
【図７】セレクタ回路の構成図。
【図８】セレクタ回路を構成図。
【図９】実施例３の液晶電気光学装置の構成図。
【図１０】従来の液晶電気光学装置の構成図。
【図１１】従来の装置における入力画像データの説明図。
【符号の説明】
【００８１】
１０１・・・液晶電気光学装置
１０２・・・Ｏドライバ
１０３・・・Ｅドライバ
１０４・・・画素マトリックス、
１０５・・・奇数ラインソース信号線、
１０６・・・偶数ラインソース信号線、
１０７・・・ゲイトドライバ
１０８・・・ゲイトスタート信号入力端子、
１０９・・・ゲイトクロック入力端子、
１１０・・・奇数ラインスタート信号入力端子、
１１１・・・奇数ラインシフトクロック入力端子、
１１２・・・奇数ライン画像データ入力端子、
１１６・・・画素、
１１７・・・ゲイト信号線
１３１・・・偶数ラインスタート信号入力端子、
１３２・・・偶数ラインシフトクロック入力端子、
１３３・・・偶数ライン画像データ入力端子、
２００・・・Ｎ型薄膜トランジスタ
２０１・・・ソース信号線
２０２・・・ゲイト信号線
２０３・・・ドレイン信号線
２０４・・・液晶セル
２０５・・・接地
２０６・・・補助容量
２０７・・・対抗電極
６０１・・・液晶電気光学装置
６０２・・・Ｏドライバ
６０３・・・Ｅドライバ
６０４・・・画素マトリックス
６０５・・・奇数ラインソース信号線
６０６・・・偶数ラインソース信号線
６０７・・・ゲイトドライバ
６０８・・・ゲイトスタート信号入力端子
６０９・・・ゲイトクロック入力端子
６１０・・・ゲイト側ラインスタート信号入力端子
６１１・・・ゲイト側ラインシフトクロック入力端子
６１２・・・ゲイト側ライン画像データ入力端子
６１６・・・画素
６１７・・・ゲイト信号線
６４１、６４２、６４３・・・セレクタ回路
６４５・・・奇数ラインスタート信号線
６４６・・・奇数ラインシフトクロック線
６４７・・・奇数ライン画像データ線
６４８・・・偶数ラインスタート線
６４９・・・偶数ラインシフトクロック線
６５０・・・偶数ライン画像データ線
６５１、６５２、６５３・・・セレクタ信号線
７０１、７０２・・・トランスミッションゲイト
７０３・・・インバータ回路
７０４・・・データ入力線
７０５・・・選択信号線
７０６、７０７・・・データ出力線
８０１、８０２、８０３・・・セレクタ回路
８０４・・・データ入力線
８０５・・・選択信号線
８０６、８０７・・・データ出力線
９０１・・・液晶電気光学装置
９０２・・・Ｏドライバ
９０３・・・Ｅドライバ
９０４・・・画素マトリックス
９０５・・・奇数ラインソース信号線
９０６・・・偶数ラインソース信号線
９０７・・・ゲイトドライバ
９０８・・・ゲイトスタート信号入力端子
９０９・・・ゲイトクロック入力端子
９１０・・・奇数ラインスタート信号入力端子
９１１・・・奇数ラインシフトクロック入力端子
９１２・・・奇数ライン画像データ入力端子
９１６・・・画素
９１７・・・ゲイト信号線
９３１・・・偶数ラインスタート信号入力端子
９３２・・・偶数ラインシフトクロック入力端子
９３３・・・偶数ライン画像データ入力端子
９４１・・・ＴＧ制御端子
９４２、９４３・・・インバータ回路
９４４、９４５、９４６・・・信号線
９４７、９４８・・・ＴＧ回路
１００１・・・液晶電気光学装置
１００２・・・ソース側シフトレジスタ
１００３・・・サンプル・ホールド回路
１００４・・・画素
１００５・・・画素マトリックス
１００６・・・ゲイト側シフトレジスタ
１００７・・・ゲイトドライバ
１００８・・・ゲイト信号線
１００９・・・ソース信号線
１０１０・・・ソース側スタート信号線端子
１０１１・・・ソース側シフトクロック入力端子
１０１２・・・画像データ入力端子
１０１３・・・ゲイト側スタート信号線端子
１０１４・・・ゲイト側シフトクロック入力端子
１０１５・・・信号線ドライバ部
１０１６・・・ゲイトドライバ部
１０１７・・・サンプル信号線
【図１】
2004334234.tif 000003
【図２】
2004334234.tif 000004
【図３】
2004334234.tif 000005
【図４】
2004334234.tif 000006
【図５】
2004334234.tif 000007
【図６】
2004334234.tif 000008
【図７】
2004334234.tif 000009
【図８】
2004334234.tif 000010
【図９】
2004334234.tif 000011
【図１０】
2004334234.tif 000012
【図１１】
2004334234.tif 000013