(57)【要約】【課題】速度差のある２つのデジタルベースバンド信号を多重変調して送信するとき、高速側デジタルベースバンド信号に対するマーク率変動の影響を緩和する。【解決手段】低速側デジタルベースバンド信号に対して高速側デジタルベースバンド信号から再生したクロック信号に応じて位相変調を加えてから高速側デジタルベースバンド信号と多重化する。【選択図】　図１
2004023647.tif 000002
【特許請求の範囲】
【請求項１】
速度差のある２つのデジタルベースバンド信号の内の高速側のデジタルベースバンド信号を入力してクロック信号とデータ信号を再生するクロックデータ再生回路と、該クロック信号を１／２分周する１／２分周器と、該１／２分周器の出力信号と前記２つのデジタルベースバンド信号の内の低速側のデジタルベースバンド信号を入力して位相変調信号を生成するＸＮＯＲ回路と、前記クロック信号を制御信号とし前記位相変調信号と前記データ信号を入力して多重変調信号を生成するセレクタ回路と、を具備することを特徴とする送信回路。
【請求項２】
請求項１に記載の送信回路で生成された多重変調信号を入力してクロック信号とデータ信号を再生するクロックデータ再生回路と、該クロック信号を１／２分周する第１の１／２分周器と、該第１の１／２分周器の出力信号を制御信号とし前記データ信号を入力して高速側デジタルベースバンド信号と位相変調信号に分離する信号分離回路と、前記第１の１／２分周器の出力信号を１／２分周する第２の１／２分周器と、該第２の１／２分周器の出力信号を制御信号とし前記位相変調信号を入力して低速側デジタルベースバンド信号を再生するＤＦＦ回路と、を具備することを特徴とする受信回路。
【請求項３】
請求項１に記載の送信回路で生成された多重変調信号を入力してクロック信号とデータ信号を再生する第１のクロックデータ再生回路と、該クロック信号を１／２分周する第１の１／２分周器と、該第１の１／２分周器の出力信号を制御信号とし前記データ信号を入力して高速側デジタルベースバンド信号と位相変調信号に分離する信号分離回路と、前記第１の１／２分周器の出力信号を１／２分周する第２の１／２分周器と、該第２の１／２分周器の出力信号と前記位相変調信号を入力するＸＮＯＲ回路と、該ＸＮＯＲ回路の出力信号を入力して低速側デジタルベースバンド信号を再生するローパスフィルタと、該ローパスフィルタから出力する低速側デジタルベースバンド信号の波形整形を行う第２のクロックデータ再生回路と、を具備することを特徴とする受信回路。
【請求項４】
速度差のある２つのデジタルベースバンド信号の内の高速側のデジタルベースバンド信号を入力してクロック信号とデータ信号を再生するクロックデータ再生回路と、該クロック信号を１／２分周する第１の１／２分周器と、該第１の１／２分周器の出力信号を１／２分周する第２の１／２分周器と、前記２つのデジタルベースバンド信号の内の低速側のデジタルベースバンド信号を制御信号とし前記第１の１／２分周器の出力信号と前記第２の１／２分周器の出力信号を入力して周波数変調信号を生成する第１のセレクタ回路と、前記クロック信号を制御信号とし前記データ信号と前記周波数変調信号を入力して多重変調信号を生成する第２のセレクタ回路と、を具備することを特徴とする送信回路。
【請求項５】
請求項４に記載の送信回路で生成された多重変調信号を入力してクロック信号とデータ信号を再生する第１のクロックデータ再生回路と、該クロック信号を１／２分周する１／２分周器と、該１／２分周器の出力信号を制御信号とし前記データ信号を入力して高速側デジタルベースバンド信号と周波数変調信号に分離する信号分離回路と、前記周波数変調信号を請求項４に記載の送信回路の第１の１／２分周器の出力信号の１周期分だけ時間遅延させる遅延回路と、該遅延回路の出力信号と前記周波数変調信号を入力するＸＮＯＲ回路と、該ＸＮＯＲ回路の出力信号を入力して低速側デジタルベースバンド信号を再生するローパスフィルタと、該ローパスフィルタから出力する低速側デジタルベースバンド信号の波形整形を行う第２のクロックデータ再生回路と、を具備することを特徴とする受信回路。
【請求項６】
請求項４に記載の送信回路で生成された多重変調信号を入力してクロック信号とデータ信号を再生するクロックデータ再生回路と、該クロック信号を１／２分周する１／２分周器と、該１／２分周器の出力信号を制御信号とし前記データ信号を入力して高速側デジタルベースバンド信号と周波数変調信号に分離する信号分離回路と、前記周波数変調信号を請求項４に記載の送信回路の第１の１／２分周器の出力信号の５／４周期分だけ時間遅延させる遅延回路と、該遅延回路の出力信号を制御信号とし前記周波数変調信号を入力して低速側デジタルベースバンド信号を再生するＤＦＦ回路と、を具備することを特徴とする受信回路。
【請求項７】
請求項４に記載の送信回路で生成された多重変調信号を入力してクロック信号とデータ信号を再生するクロックデータ再生回路と、該クロック信号を１／２分周する１／２分周器と、該１／２分周器の出力信号を制御信号とし前記データ信号を入力して高速側デジタルベースバンド信号と周波数変調信号に分離する信号分離回路と、前記１／２分周回路の出力信号を１／４分周する１／４分周器と、該１／４分周器の出力信号を制御信号とし前記周波数変調信号を入力して低速側デジタルベースバンド信号を再生するＤＦＦ回路と、を具備することを特徴とする受信回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、２つのデジタルベースバンド信号を多重変調して送信する送信回路およびその多重変調信号を受信して復調し２つのデジタルベースバンド信号に分離する受信回路に関するものである。
【０００２】
【従来の技術】
図１５に従来の送信回路８０および受信回路９０を示す。送信回路８０において、８１は入力する２つの信号を切り替えて１つの信号に多重化するセレクタ回路、８２は入力する信号からクロック信号を再生するクロックデータ再生回路である。また受信回路９０において、９１は入力する信号からクロック信号とデータ信号を再生するクロックデータ再生回路、９２は１つに多重化された２つの信号を制御信号により分離する信号分離回路である。
【０００３】
送信回路８０に入力するデジタルベースバンド信号ａ，ｂはセレクタ回路８１に入力する。その内のデジタルベースバンド信号ｂはクロックデータ再生回路８２にも入力し、そこで再生されたクロック信号ｃがセレクタ制御信号としてセレクタ回路８１に入力する。セレクタ回路８１は、図１５の＜ＳＥＬ＞のテーブルに示すように、クロック信号ｃに従ってデジタルベースバンド信号ａ，ｂを切り替え多重信号ｄを出力する。
【０００４】
受信回路９０では、多重信号ｄがクロックデータ再生回路９１に入力され、ここでデータ信号ｅとクロック信号ｆが再生される。データ信号ｅとクロック信号ｆは信号分離回路９２に入力する。このとき、クロック信号ｆは分離制御信号として機能し、図１５の＜ＤＭＵＸ＞のテーブルに示すように、信号ａ，ｂの復調信号ｇ，ｈをそれぞれ分離して出力する。
【０００５】
【発明が解決しようとする課題】
ところが、デジタルベースバンド信号ａ，ｂの速度差（ビットレート差）が大きい場合、例えば信号ａが低速側であるとすると、高速側の信号ｂに同符号が続いて生じた場合、多重信号ｄにマーク率変動が生じ、伝送特性を劣化させる事態が発生する。
【０００６】
本発明の目的は、このように速度差の大きな２個のデジタルベースバンド信号を多重して送信する場合、高速側デジタルベースバンド信号に対するマーク率変動を緩和し伝送特性を改善した送信回路およびその送信回路から送信された多重変調信号を復調分離する受信回路を提供することである。
【０００７】
【課題を解決するための手段】
請求項１にかかる発明は、速度差のある２つのデジタルベースバンド信号の内の高速側のデジタルベースバンド信号を入力してクロック信号とデータ信号を再生するクロックデータ再生回路と、該クロック信号を１／２分周する１／２分周器と、該１／２分周器の出力信号と前記２つのデジタルベースバンド信号の内の低速側のデジタルベースバンド信号を入力して位相変調信号を生成するＸＮＯＲ回路と、前記クロック信号を制御信号とし前記位相変調信号と前記データ信号を入力して多重変調信号を生成するセレクタ回路と、を具備することを特徴とする送信回路とした。
【０００８】
請求項２にかかる発明は、請求項１に記載の送信回路で生成された多重変調信号を入力してクロック信号とデータ信号を再生するクロックデータ再生回路と、該クロック信号を１／２分周する第１の１／２分周器と、該第１の１／２分周器の出力信号を制御信号とし前記データ信号を入力して高速側デジタルベースバンド信号と位相変調信号に分離する信号分離回路と、前記第１の１／２分周器の出力信号を１／２分周する第２の１／２分周器と、該第２の１／２分周器の出力信号を制御信号とし前記位相変調信号を入力して低速側デジタルベースバンド信号を再生するＤＦＦ回路と、を具備することを特徴とする受信回路とした。
【０００９】
請求項３にかかる発明は、請求項１に記載の送信回路で生成された多重変調信号を入力してクロック信号とデータ信号を再生する第１のクロックデータ再生回路と、該クロック信号を１／２分周する第１の１／２分周器と、該第１の１／２分周器の出力信号を制御信号とし前記データ信号を入力して高速側デジタルベースバンド信号と位相変調信号に分離する信号分離回路と、前記第１の１／２分周器の出力信号を１／２分周する第２の１／２分周器と、該第２の１／２分周器の出力信号と前記位相変調信号を入力するＸＮＯＲ回路と、該ＸＮＯＲ回路の出力信号を入力して低速側デジタルベースバンド信号を再生するローパスフィルタと、該ローパスフィルタから出力する低速側デジタルベースバンド信号の波形整形を行う第２のクロックデータ再生回路と、を具備することを特徴とする受信回路とした。
【００１０】
請求項４にかかる発明は、速度差のある２つのデジタルベースバンド信号の内の高速側のデジタルベースバンド信号を入力してクロック信号とデータ信号を再生するクロックデータ再生回路と、該クロック信号を１／２分周する第１の１／２分周器と、該第１の１／２分周器の出力信号を１／２分周する第２の１／２分周器と、前記２つのデジタルベースバンド信号の内の低速側のデジタルベースバンド信号を制御信号とし前記第１の１／２分周器の出力信号と前記第２の１／２分周器の出力信号を入力して周波数変調信号を生成する第１のセレクタ回路と、前記クロック信号を制御信号とし前記データ信号と前記周波数変調信号を入力して多重変調信号を生成する第２のセレクタ回路と、を具備することを特徴とする送信回路とした。
【００１１】
請求項５にかかる発明は、請求項４に記載の送信回路で生成された多重変調信号を入力してクロック信号とデータ信号を再生する第１のクロックデータ再生回路と、該クロック信号を１／２分周する１／２分周器と、該１／２分周器の出力信号を制御信号とし前記データ信号を入力して高速側デジタルベースバンド信号と周波数変調信号に分離する信号分離回路と、前記周波数変調信号を請求項４に記載の送信回路の第１の１／２分周器の出力信号の１周期分だけ時間遅延させる遅延回路と、該遅延回路の出力信号と前記周波数変調信号を入力するＸＮＯＲ回路と、該ＸＮＯＲ回路の出力信号を入力して低速側デジタルベースバンド信号を再生するローパスフィルタと、該ローパスフィルタから出力する低速側デジタルベースバンド信号の波形整形を行う第２のクロックデータ再生回路と、を具備することを特徴とする受信回路とした。
【００１２】
請求項６にかかる発明は、請求項４に記載の送信回路で生成された多重変調信号を入力してクロック信号とデータ信号を再生するクロックデータ再生回路と、該クロック信号を１／２分周する１／２分周器と、該１／２分周器の出力信号を制御信号とし前記データ信号を入力して高速側デジタルベースバンド信号と周波数変調信号に分離する信号分離回路と、前記周波数変調信号を請求項４に記載の送信回路の第１の１／２分周器の出力信号の５／４周期分だけ時間遅延させる遅延回路と、該遅延回路の出力信号を制御信号とし前記周波数変調信号を入力して低速側デジタルベースバンド信号を再生するＤＦＦ回路と、を具備することを特徴とする受信回路とした。
【００１３】
請求項７にかかる発明は、請求項４に記載の送信回路で生成された多重変調信号を入力してクロック信号とデータ信号を再生するクロックデータ再生回路と、該クロック信号を１／２分周する１／２分周器と、該１／２分周器の出力信号を制御信号とし前記データ信号を入力して高速側デジタルベースバンド信号と周波数変調信号に分離する信号分離回路と、前記１／２分周回路の出力信号を１／４分周する１／４分周器と、該１／４分周器の出力信号を制御信号とし前記周波数変調信号を入力して低速側デジタルベースバンド信号を再生するＤＦＦ回路と、を具備することを特徴とする受信回路とした。
【００１４】
【発明の実施の形態】
本発明では、送信回路において、高速側、低速側のデジタルベースバンド信号を入力し、低速側デジタルベースバンド信号に対し、高速側デジタルベースバンド信号から再生したクロック信号に応じて位相変調や周波数変調等の角度変調を加え、これにより生成された角度変調信号を高速側デジタルベースバンド信号とビット単位で時間多重して多重変調信号を生成する。また、受信回路において、この多重変調信号を入力し、角度変調信号と高速側デジタルベースバンド信号に論理回路により分離し、さらに、分離された角度変調信号からＤＦＦ回路やＸＮＯＲ回路を用いて低速側デジタルベースバンド信号を復調する。このように低速側デジタルベースバンド信号に角度変調方式により一次変調を加えることにより、高速側デジタルベースバンド信号に対するマーク率変動の影響を緩和することができ、伝送特性の劣化を抑制できる。
【００１５】
［第１の実施形態］（請求項１に対応）
図１は第１の実施形態の送信回路１０の回路図、図２はその動作のタイムチャートである。図１において、１１は入力する信号からクロック信号とデータ信号を再生するクロックデータ再生回路、１２は入力する信号の周波数を１／２倍に変換する１／２分周器、１３は入力する信号の論理が一致するとき「Ｈ」レベルの信号を出力するＸＮＯＲ回路、１４は入力する２つの信号を切り替えて１つの信号に多重化するセレクタ回路、１５は分岐点である。
【００１６】
速度（ビットレート）の異なる２つのデジタルベースバンド信号Ａ，Ｃの内、高速側のデジタルベースバンド信号Ａがクロックデータ再生回路１１に入力し、低速側のデジタルベースバンド信号ＣがＸＮＯＲ回路１３の一方の入力側に入力する。クロックデータ再生回路１１はデジタルベースバンド信号Ａを入力してデータ信号Ａ’とクロック信号Ｂを再生する。クロック信号Ｂは分岐点１５で２分岐されてクロック信号Ｂ’，Ｂ”となり、その一方のクロック信号Ｂ’は１／２分周器１２で１／２分周されクロック信号ＤとなってＸＮＯＲ回路１３の他方の入力側に入力する。このとき、ＸＮＯＲ回路１３の一方の入力側には低速側のデジタルベースバンド信号Ｃが同時に入力されているので、ここで位相変調（ＢＰＳＫ）信号Ｅが生成され、セレクタ回路１４の一方の入力側に入力する。セレクタ回路１４の他方の入力側には再生データ信号Ａ’が入力しており、また制御信号としてクロック信号Ｂ”が入力しているので、このセレクタ回路１４では図１の＜ＳＥＬ＞のテーブルに示すようにクロック信号Ｂ”に応じて信号Ａ’又はＥが選択されて、多重変調信号Ｆが生成される。
【００１７】
図２に示すように、以上説明した高速側デジタルベースバンド信号Ａはｘ（ｂ／ｓ）のＮＲＺ、クロック信号Ｂはｘ（Ｈｚ）、低速側デジタルベースバンド信号Ｃはｙ（ｂ／ｓ）のＮＲＺ、クロック信号Ｄはｘ／２（Ｈｚ）、信号ＥはＢＰＳＫ、多重変調信号Ｆは２ｘ（ｂ／ｓ）のＮＲＺである。
【００１８】
［第２の実施形態］（請求項２に対応）
図３は第２の実施形態の受信回路２０の回路図、図４はその動作のタイムチャートである。図３において、２１は入力する信号からクロック信号とデータ信号を再生するクロックデータ再生回路、２２と２３は入力する信号の周波数を１／２倍にに変換する１／２分周器、２４は入力する多重信号を２つの信号に分離する信号分離回路、２５は入力する信号をサンプリングするＤＦＦ回路、２６は分岐点である。この受信回路２０は図１の送信回路１０から送信された多重変調信号Ｆを受信してその復調分離を行う。
【００１９】
多重変調信号Ｆはクロックデータ再生回路２１に入力され、そこで再生されたデータ信号Ｆ’は信号分離回路２４に入力する。また再生されたクロック信号Ｇは１／２分周器２２により１／２分周されてクロック信号Ｈとなり、分岐点２６で２分岐されてクロック信号Ｈ’、Ｈ”となる。そして、クロック信号Ｈ’が制御信号として信号分離回路２４に入力し、図３の＜ＤＭＵＸ＞のテーブルに示すように、クロック信号Ｈ’に応じてデータ信号Ｆ’が信号Ｉ（高速側デジタルベースバンド信号Ａの再生信号）と信号Ｊ（位相変調信号Ｅの再生信号）に分離され、信号Ｉはそのまま出力し、信号ＪはＤＦＦ回路２５に入力する。また、クロック信号Ｈ”はさらに１／２分周器２３で１／２分周されてクロック信号Ｋとなり、ＤＦＦ回路２５に入力し、データ信号Ｊをサンプリングする。これによりＤＦＦ回路２５から信号Ｌ（低速側デジタルベースバンド信号Ｃの再生信号）が出力する。
【００２０】
図４に示すように、以上説明した多重変調信号Ｆは２ｘ（ｂ／ｓ）のＮＲＺ、クロック信号信号Ｇは２ｘ（Ｈｚ）、クロック信号Ｈはｘ（Ｈｚ）、信号Ｉ（高速側デジタルベースバンド信号Ａの再生信号）はｘ（ｂ／ｓ）のＮＲＺ、信号Ｊ（周波数変調信号Ｅの再生信号）はＢＰＳＫ、クロック信号Ｋはｘ／２（Ｈｚ）、信号Ｌ（低速側デジタルベースバンド信号Ｃの再生信号）はｙ（ｂ／ｓ）のＮＲＺである。
【００２１】
［第３の実施形態］（請求項３に対応）
図５は第３の実施形態の受信回路３０の回路図、図６はその動作のタイムチャートである。図５において、３１は入力する信号からクロック信号とデータ信号を再生する第１のクロックデータ再生回路、３２と３３は入力する信号の周波数を１／２倍に変換する１／２分周器、３４は入力する多重信号を２つの信号に分離する信号分離回路、３５は入力する信号の論理が一致するとき「Ｈ」レベルの信号を出力するＸＮＯＲ回路、３６は高周波成分を除去するローパスフィルタ、３７は第２のクロックデータ再生回路、３８は分岐点である。この受信回路３０は図１の送信回路１０から送信された多重変調信号Ｆを受信して復調分離を行う。
【００２２】
多重変調信号Ｆはクロックデータ再生回路３１に入力され、そこで再生されたデータ信号Ｆ’は信号分離回路３４に入力する。またクロック信号Ｇは１／２分周器３２により１／２分周されてクロック信号Ｈとなり、分岐点３８で２分岐されてクロック信号Ｈ’、Ｈ”となる。そして、クロック信号Ｈ’が制御信号として信号分離回路３４に入力し、その信号分離回路３４において、図５の＜ＤＭＵＸ＞のテーブルに示すように、クロック信号Ｈ’に応じてデータ信号Ｆ’が信号Ｉ（高速側デジタルベースバンド信号Ａの再生信号）と信号Ｊ（位相変調信号Ｅの再生信号）に分離され、信号Ｉはそのまま出力し、信号ＪはＸＮＯＲ回路３５に入力する。また、クロック信号Ｈ”はさらに１／２分周器３３で１／２分周されてクロック信号Ｋとなり、ＸＮＯＲ回路３５に入力し、ここには信号Ｊが入力するので、ここで信号Ｌ（低速側デジタルベースバンド信号Ｃの再生信号）が生成される。この信号Ｌはローパスフィルタ３６に入力され、その出力信号Ｌ’がクロックデータ再生回路３７に入力され波形整形されて、信号Ｌ”として出力する。
【００２３】
図６に示すように、以上説明した多重変調信号Ｆは２ｘ（ｂ／ｓ）のＮＲＺ、クロック信号Ｇは２ｘ（Ｈｚ）、クロック信号Ｈはｘ（Ｈｚ）、信号Ｉ（高速側デジタルベースバンド信号Ａの再生信号）はｘ（ｂ／ｓ）のＮＲＺ、信号Ｊ（位相変調信号Ｅの再生信号）はＢＰＳＫ、クロック信号Ｋはｘ／２（Ｈｚ）、信号Ｌ（低速側デジタルベースバンド信号Ｃの再生信号）はｙ（ｂ／ｓ）のＮＲＺである。
【００２４】
［第４の実施形態］（請求項４に対応）
図７は第４の実施形態の送信回路４０の回路図、図８はその動作のタイムチャートである。図７において、４１は入力する信号からクロック信号とデータ信号を再生するクロックデータ再生回路、４２，４３は入力する信号の周波数を１／２倍に変換する１／２分周器、４４は入力する２つの信号を切り替えて１つの信号に多重化する第１のセレクタ回路、４５は同様の第２のセレクタ回路、４６，４７は分岐点である。
【００２５】
速度（ビットレート）の異なる２つのデジタルベースバンド信号Ｍ，Ｑの内、高速側デジタルベースバンド信号Ｍはクロックデータ再生回路４１に入力され、ここでデータ信号Ｍ’とクロック信号Ｎが再生される。クロック信号Ｎは、分岐点４６でクロック信号Ｎ’，Ｎ”に２分岐され、その一方のクロック信号Ｎ’は１／２分周器４２で１／２分周されてクロック信号Ｏとなり、分岐点４７でクロック信号Ｏ’とＯ”に２分岐され、その一方のクロック信号Ｏ’はそのままセレクタ回路４４に入力し、他方のクロック信号Ｏ”は１／２分周器４３で１／２分周されてクロック信号Ｐとなり、セレクタ回路４４に入力する。このとき、セレクタ回路４４には、セレクタ制御信号として低速側のデジタルベースバンド信号Ｑが入力し、図７の＜ＳＥＬ１＞のテーブルに示すように信号Ｑに応じて信号Ｏ’又は信号Ｐが選択されて、これによりセレクタ回路４４からは周波数変調（ＦＳＫ）信号Ｒが出力する。この周波数変調信号Ｒは再生されたデータ信号Ｍ’とともにセレクタ回路４５に入力する。このとき、クロック信号Ｎ”がセレクタ制御信号としてセレクタ回路４５に入力し、図７の＜ＳＥＬ２＞のテーブルに示すように信号Ｎ”に応じて信号Ｍ’又は信号Ｒが選択されて、これによりセレクタ回路４５から多重変調信号Ｓが出力する。
【００２６】
図８に示すように、以上説明した高速側デジタルベースバンド信号Ｍはｓ（ｂ／ｓ）のＮＲＺ、クロック信号Ｎはｓ（Ｈｚ）、クロック信号Ｏはｓ／２（Ｈｚ）、クロック信号Ｐはｓ／４（Ｈｚ）、低速側デジタルベースバンド信号Ｑはｔ（ｂ／ｓ）のＮＲＺ、信号ＲはＦＳＫ、多重変調信号Ｓは２ｓ（ｂ／ｓ）のＮＲＺである。
【００２７】
［第５の実施形態］（請求項５に対応）
図９は第５の実施形態の受信回路５０の回路図、図１０はその動作のタイムチャートである。図９において、５１は入力する信号からクロック信号とデータ信号を再生する第１のクロックデータ再生回路、５２は入力する信号の周波数を１／２倍に変換する１／２分周器、５３は入力する多重信号を２つの信号に分離する信号分離回路、５４は前記した信号Ｏの１周期分の時間遅延を行う遅延回路、５５は入力する信号の論理が一致するとき「Ｈ」レベルの信号を出力するＸＮＯＲ回路、５６は高周波成分を除去するローパスフィルタ、５７は第２のクロックデータ再生回路、５８は分岐点である。この受信回路５０は図７の送信回路４０から送信された多重変調信号Ｓを受信して復調分離を行う。
【００２８】
上記多重変調信号Ｓは第１のクロックデータ再生回路５１に入力され、そこでデータ信号Ｓ’とクロック信号Ｔが再生される。クロック信号Ｔは１／２分周器５２において１／２分周されてクロック信号Ｕとなり、データ信号Ｓ’とともに信号分離回路５３に入力される。このとき、クロック信号Ｕは分離信号として機能し、信号分離回路５３では図９の＜ＤＭＵＸ＞のテーブルに示すように、クロック信号Ｕに応じて信号Ｓ’が高速側デジタルベースバンド信号Ｍの再生信号である信号Ｖと周波変調信号Ｒの再生信号である信号Ｘに分離して出力される。信号Ｖはそのまま出力信号となる。一方、信号Ｘは分岐点５８で信号Ｘ’，Ｘ”に２分岐され、信号Ｘ”は遅延回路５４に入力されて、前記信号Ｏの１周期だけ時間遅延された信号Ｘ’’’となり、信号Ｘ’とともにＸＮＯＲ回路５５に入力する。このＸＮＯＲ回路５５では、低速側デジタルベースバンド信号Ｑの再生信号であるＹが再生される。この信号Ｙはローパスフィルタ５６に入力し、その出力信号Ｙ’が第２のクロックデータ再生回路５７に入力され、ここで波形整形されて出力信号となる。
【００２９】
図１０に示すように、以上説明した多重変調信号Ｓは２ｓ（ｂ／ｓ）のＮＲＺ、クロック信号Ｔは２ｓ（Ｈｚ）、クロック信号Ｕはｓ（Ｈｚ）、信号Ｖ（高速側データベースバンド信号Ｍの再生信号）はｓ（ｂ／ｓ）のＮＲＺ、信号Ｘ（周波数変調信号Ｒの再生信号）はＦＳＫ、信号Ｙ（低速側デジタルベースバンド信号Ｑの再生信号）はｔ（ｂ／ｓ）のＮＲＺである。
【００３０】
［第６の実施形態］（請求項６に対応）
図１１は第６の実施形態の受信回路６０の回路図、図１２はその動作のタイムチャートである。図１１において、６１は入力する信号からクロック信号とデータ信号を再生するクロックデータ再生回路、６２は入力する信号の周波数を１／２倍に変換する１／２分周器、６３は入力する多重信号を２つの信号に分離する信号分離回路、６４は前記信号Ｏの５／４周期の時間遅延を行う遅延回路、６５はＤＦＦ回路、６６は分岐点である。この受信回路６０は図７の送信回路４０から送信された多重変調信号Ｓを受信して復調分離を行う。
【００３１】
上記多重変調信号Ｓはクロックデータ再生回路６１に入力され、ここでデータ信号Ｓ’とクロック信号Ｔが再生される。クロック信号Ｔは１／２分周器６２により１／２分周されて信号Ｕとなり、信号Ｓ’とともに信号分離回路６３に入力される。このとき、クロック信号Ｕは分離信号として機能し、信号分離回路６３では図１１の＜ＤＭＵＸ＞のテーブルに示すように、信号Ｕに応じて信号Ｓ’が高速側デジタルベースバンド信号Ｍの再生信号である信号Ｖと周波数変調信号Ｒの再生信号である信号Ｘに分離して出力される。信号Ｖはそのまま出力する。一方、信号Ｘは分岐点６６で信号Ｘ’とＸ”に２分岐され、信号Ｘ”は遅延回路６４に入力され、信号Ｏの５／４周期だけ時間遅延された信号Ｘ’’’となり、信号Ｘ’とともにＤＦＦ回路６５に入力する。このＤＦＦ回路６５ではデジタルベースバンド信号Ｑの再生信号である信号Ｙが再生され、出力される。
【００３２】
図１２に示すように、以上説明した多重変調信号Ｓは２ｓ（ｂ／ｓ）のＮＲＺ、クロック信号Ｔは２ｓ（Ｈｚ）、クロック信号Ｕはｓ（Ｈｚ）、信号Ｖ（高速側デジタルベースバンド信号Ｍの再生信号）はｓ（ｂ／ｓ）のＮＲＺ、信号Ｘ（周波数変調信号Ｒの再生信号）はＦＳＫ、信号Ｙ（低速側デジタルベースバンド信号Ｑの再生信号）はｔ（ｂ／ｓ）のＮＲＺである。なお、信号Ｘの下段の波形は遅延回路５４により遅延を受けた信号Ｘ’’’の波形である。
【００３３】
［第７の実施形態］（請求項７に対応）
図１３は第７の実施形態の受信回路７０の回路図、図１７はその動作のタイムチャートである。図１３において、７１は入力信号からクロック信号とデータ信号を再生するクロックデータ再生回路、７２は入力する信号の周波数を１／２倍に変換する１／２分周器、７３は入力する多重信号を２つの信号に分離する信号分離回路、７４は入力する信号の周波数を１／４倍に変換する１／４分周器、７５はＤＦＦ回路、７６は分岐点である。この受信回路７０は図７の送信回路４０から送信された多重変調信号Ｓを受信して復調分離を行う。
【００３４】
上記多重変調信号Ｓはクロックデータ再生回路７１に入力され、ここでデータ信号Ｓ’とクロック信号Ｔが再生される。クロックＴは１／２分周器７２に入力されて信号Ｕとなって出力する。このクロック信号Ｕは分岐点７６においてクロック信号Ｕ’とＵ”に２分岐される。一方のクロック信号Ｕ’はデータ信号Ｓ’とともに信号分離回路７３に入力する。このとき、クロック信号Ｕ’は分離信号として機能し、信号分離回路７３では図１３の＜ＤＭＵＸ＞のテーブルに示すように、信号Ｕ’に応じて信号Ｓ’が高速側デジタルベースバンド信号Ｍの再生信号である信号Ｖと周波数変調信号Ｒの再生信号である信号Ｘに分離して出力される。信号Ｖはそのまま出力する。クロック信号Ｕ”は１／４分周器７４に入力されて１／４分周され、クロック信号Ｚとして出力し、信号ＸとともにＤＦＦ回路７５に入力し、このＤＦＦ回路７５で低速側デジタルベースバンド信号Ｑの再生信号である信号Ｙが再生され出力される。
【００３５】
図１４に示すように、以上説明した多重変調信号Ｓは２ｓ（ｂ／ｓ）のＮＲＺ、クロック信号Ｔは２ｓ（Ｈｚ）、クロック信号Ｕはｓ（Ｈｚ）、信号Ｖ（高速側デジタルベースバンド信号Ｍの再生信号）はｓ（ｂ／ｓ）のＮＲＺ、信号Ｘ（周波数変調信号Ｒの再生信号）はＦＳＫ、クロック信号Ｚはｓ／４（Ｈｚ）、信号Ｙ（低速側デジタルベースバンド信号Ｑの再生信号）はｔ（ｂ／ｓ）のＮＲＺである。
【００３６】
【発明の効果】
以上から本発明によれば、低速側デジタルベースバンド信号に対して高速側デジタルベースバンド信号から再生したクロック信号に対応して位相変調や周波数変調等の角度変調方式により一次変調を加えるので、高速側デジタルベースバンド信号に対するマーク率変動の影響を緩和することができるため、伝送特性を改善できる利点がある。
【図面の簡単な説明】
【図１】第１の実施形態の送信回路のブロック図である。
【図２】第１の実施形態の送信回路の動作のタイムチャートである。
【図３】第２の実施形態の受信回路のブロック図である。
【図４】第２の実施形態の受信回路の動作のタイムチャートである。
【図５】第３の実施形態の受信回路のブロック図である。
【図６】第３の実施形態の受信回路の動作のタイムチャートである。
【図７】第４の実施形態の送信回路のブロック図である。
【図８】第４の実施形態の送信回路の動作のタイムチャートである。
【図９】第５の実施形態の受信回路のブロック図である。
【図１０】第５の実施形態の受信回路の動作のタイムチャートである。
【図１１】第６の実施形態の受信回路のブロック図である。
【図１２】第６の実施形態図の受信回路の動作のタイムチャートである。
【図１３】第７の実施形態の受信回路のブロック図である
【図１４】第７の実施形態の受信回路の動作のタイムチャートである。
【図１５】従来の送信回路と受信回路のブロック図である。
【符号の説明】
１０：送信回路、１１：クロックデータ再生回路、１２：１／２分周器、１３：ｘＯＲ回路、１４：セレクタ回路、１５：分岐点
２０：受信回路、２１：クロックデータ再生回路、２２，２３：１／２分周器、２４：信号分離回路、２５：ＤＦＦ回路、２６：分岐点
３０：受信回路、３１：第１のクロックデータ再生回路、３２，３３：１／２分周器、３４：信号分離回路、３５：ＸＮＯＲ回路、３６：ローパスフィルタ、３７：第２のクロックデータ再生回路、３８：分岐点
４０：送信回路、４１：クロックデータ再生回路、４２，４３：１／２分周器、４４：第１のセレクタ回路、４５：第２のセレクタ回路、４６，４７：分岐点
５０：受信回路、５１：第１のクロックデータ再生回路、５２：１／２分周器、５３：信号分離回路、５４：遅延回路、５５：ＸＮＯＲ回路、５６：ローパスフィルタ、５７：第２のクロックデータ再生回路、５８：分岐点
６０：受信回路、６１：クロックデータ再生回路、６２：１／２分周器、６３：信号分離回路、６４：遅延回路、６５：ＤＦＦ回路、６６：分岐点
７０：受信回路、７１：クロックデータ再生回路、７２：１／２分周器、７３：信号分離回路、７４：１／４分周器、７５：ＤＦＦ回路、７６：分岐点
【図１】
2004023647.tif 000003
【図２】
2004023647.tif 000004
【図３】
2004023647.tif 000005
【図４】
2004023647.tif 000006
【図５】
2004023647.tif 000007
【図６】
2004023647.tif 000008
【図７】
2004023647.tif 000009
【図８】
2004023647.tif 000010
【図９】
2004023647.tif 000011
【図１０】
2004023647.tif 000012
【図１１】
2004023647.tif 000013
【図１２】
2004023647.tif 000014
【図１３】
2004023647.tif 000015
【図１４】
2004023647.tif 000016
【図１５】
2004023647.tif 000017