(57)【要約】【課題】広範囲な速度域で電流検出可能な１シャント型インバータ装置を提供する。【解決手段】複数のスイッチング素子Ｑ１〜Ｑ６のオンまたはオフの組み合わせに応じて決まる複数の駆動パターンのうち、抵抗２０に電流が流れるときの駆動パターンに対応するパルス幅変調信号出力Ｄｕ＋〜Ｄｗ−の継続時間をＴｅとし、Ａ／Ｄ変換手段３８ｄによる変換時間をＴａｄとすると、Ｔｅ＞Ｔａｄが維持されるように、パルス幅変調信号間の位相をモータの回転速度に応じて変化させるように構成されていることを特徴とするインバータ装置１０。【選択図】　図１
2004023938.tif 000002
【特許請求の範囲】
【請求項１】
複数のスイッチング素子を備え、電源線を通じて入力される直流電圧を位相の異なる複数の交流電圧に変換してモータを構成する複数の巻線に出力するインバータ回路と、
前記複数のスイッチング素子を選択的に駆動する駆動回路と、
前記電源線に介在する抵抗と、
この抵抗の電圧に対応する信号のＡ／Ｄ変換を行うＡ／Ｄ変換手段と、
このＡ／Ｄ変換手段からの出力信号に基づき、デューティサイクルの中央部のタイミングが揃う複数のパルス幅変調信号およびデューティサイクルの立ち上がり部のタイミングが揃う複数のパルス幅変調信号を前記駆動回路に供給することが可能な制御手段とを備え、
前記モータの回転速度が設定レベルより高い場合は、前記デューティサイクルの中央部のタイミングが揃うパルス幅変調信号を前記駆動回路に供給し、前記モータの回転速度が前記設定レベルより低い場合は、前記デューティサイクルの立ち上がり部のタイミングが揃うパルス幅変調信号を前記駆動回路に供給することを特徴とするインバータ装置。
【請求項２】
複数のスイッチング素子を備え、電源線を通じて入力される直流電圧を位相の異なる複数の交流電圧に変換してモータを構成する複数の巻線に出力するインバータ回路と、
前記複数のスイッチング素子を選択的に駆動する駆動回路と、
前記電源線に介在する抵抗と、
この抵抗の電圧に対応する信号のＡ／Ｄ変換を行うＡ／Ｄ変換手段と、
このＡ／Ｄ変換手段からの出力信号に基づき、デューティサイクルの中央部のタイミングが揃う複数のパルス幅変調信号およびデューティサイクルの立ち下がり部のタイミングが揃う複数のパルス幅変調信号を前記駆動回路に供給することが可能な制御手段とを備え、
前記モータの回転速度が設定レベルより高い場合は、前記デューティサイクルの中央部のタイミングが揃うパルス幅変調信号を前記駆動回路に供給し、前記モータの回転速度が前記設定レベルより低い場合は、前記デューティサイクルの立ち下がり部のタイミングが揃うパルス幅変調信号を前記駆動回路に供給することを特徴とするインバータ装置。
【請求項３】
前記インバータ回路は、正側の前記電源線にコレクタが接続される第１乃至第３のトランジスタと、
前記第１乃至第３のトランジスタのエミッタにそれぞれコレクタが接続され、負側の前記電源線にエミッタが接続される第４乃至第６のトランジスタと、
前記第１乃至第６のトランジスタに並列に接続されるダイオードとを備えており、
前記制御手段は、
前記モータの回転速度が設定レベルより高い場合は、デューティサイクルの中央部のタイミングが揃う各パルス幅変調信号を前記第１乃至第３のトランジスタに対応させて前記駆動回路に供給し、
前記モータの回転速度が前記設定レベルより低い場合は、前記デューティサイクルの立ち上がり部のタイミングが揃うパルス幅変調信号を前記第１乃至第３のトランジスタに対応させて前記駆動回路に供給することを特徴とする請求項１記載のインバータ装置。
【請求項４】
前記インバータ回路は、正側の前記電源線にコレクタが接続される第１乃至第３のトランジスタと、
前記第１乃至第３のトランジスタのエミッタにそれぞれコレクタが接続され、負側の前記電源線にエミッタが接続される第４乃至第６のトランジスタと、
前記第１乃至第６のトランジスタに並列に接続されるダイオードとを備えており、
前記制御手段は、
前記モータの回転速度が設定レベルより高い場合は、デューティサイクルの中央部のタイミングが揃う各パルス幅変調信号を前記第１乃至第３のトランジスタに対応させて前記駆動回路に供給し、
前記モータの回転速度が前記設定レベルより低い場合は、前記デューティサイクルの立ち下がり部のタイミングが揃うパルス幅変調信号を前記第１乃至第３のトランジスタ対応させて前記駆動回路に供給することを特徴とする請求項２記載のインバータ装置。
【請求項５】
前記制御部は、前記モータの回転速度が低いときは、のこぎり波を搬送波として前記パルス幅変調信号を生成し、前記モータの回転速度が高いときは、三角波を搬送波として前記パルス幅変調信号を生成するように構成されていることを特徴とする請求項１または請求項２記載のインバータ装置。
【請求項６】
複数のスイッチング素子を用いることにより電源線を介して入力される直流電圧を交流電圧に変換してモータの巻線に出力するインバータ回路と、
前記電源線に介在する抵抗と、
この抵抗の両端電圧情報をＡ／Ｄ変換するＡ／Ｄ変換手段と、
Ａ／Ｄ変換された前記両端電圧情報を用いて、前記スイッチング素子を駆動するためのパルス幅変調信号を各スイッチング素子に対応させて出力する制御部とを備えるインバータ装置において、
前記制御部は、前記各スイッチング素子に対応させて出力されるパルス幅変調信号間の位相を、前記モータの回転速度に応じて変化させるように構成されていることを特徴とするインバータ装置。
【請求項７】
複数のスイッチング素子を用いることにより電源線を介して入力される直流電圧を交流電圧に変換してモータの巻線に出力するインバータ回路と、
前記電源線に介在する抵抗と、
この抵抗の両端電圧情報をＡ／Ｄ変換するＡ／Ｄ変換手段と、
Ａ／Ｄ変換された前記両端電圧情報を用いて、前記スイッチング素子を駆動するためのパルス幅変調信号を各スイッチング素子に対応させて出力する制御部とを備えるインバータ装置において、
前記制御部は、前記各スイッチング素子に対応させて生成するパルス幅変調信号間の位相を、前記インバータ回路の出力電圧に応じて変化させるように構成されていることを特徴とするインバータ装置。
【請求項８】
複数のスイッチング素子を備え、電源線を通じて入力される直流電圧を位相の異なる複数の交流電圧に変換してモータを構成する複数の巻線に出力するインバータ回路と、
前記複数のスイッチング素子を選択的に駆動する駆動回路と、
前記電源線に介在する抵抗と、
この抵抗の電圧に対応する信号のＡ／Ｄ変換を行うＡ／Ｄ変換手段と、
このＡ／Ｄ変換手段からの出力信号に基づき複数のパルス幅変調信号を生成して前記駆動回路に供給する制御手段とを備え、
前記モータの回転速度が設定レベルより低い場合は、前記設定レベルより高い場合より前記パルス幅変調信号の周波数を小さくすることを特徴とするインバータ装置。
【請求項９】
複数のスイッチング素子を用いることにより電源線を介して供給される直流電圧を交流電圧に変換してモータの巻線に出力するインバータ回路と、
前記電源線に介在する抵抗と、
この抵抗の両端電圧情報をＡ／Ｄ変換するＡ／Ｄ変換手段と、
Ａ／Ｄ変換された前記両端電圧情報を用いて、前記スイッチング素子を駆動するためのパルス幅変調信号を各スイッチング素子に対応させて出力する制御部とを備えるインバータ装置において、
前記複数のスイッチング素子のオンまたはオフの組み合わせに応じて決まる複数の駆動パターンのうち、前記抵抗に電流が流れるときの駆動パターンに対応する前記パルス幅変調信号出力の継続時間をＴｅとし前記Ａ／Ｄ変換手段による変換時間をＴａｄとすると、Ｔｅ＞Ｔａｄが維持されるように、
前記制御部は、前記インバータ回路の出力電圧に応じて前記パルス幅変調信号の周波数を変化させるように構成されていることを特徴とするインバータ装置。
【請求項１０】
前記モータの回転速度が低いとき又は前記インバータ回路の出力電圧が小さいときは、前記モータの回転速度が高いとき又は前記インバータ回路の出力電圧が大きいときに比べて前記パルス幅変調信号の周波数が小さくなるように構成されていることを特徴とする請求項８または請求項９記載のインバータ装置。
【請求項１１】
複数のスイッチング素子を用いることにより電源線を介して入力される直流電圧を交流電圧に変換してモータの巻線に出力するインバータ回路と、
前記電源線に介在する抵抗と、
この抵抗の両端電圧情報をＡ／Ｄ変換するＡ／Ｄ変換手段と、
Ａ／Ｄ変換された前記両端電圧情報を用いて、前記スイッチング素子を駆動するためのパルス幅変調信号を各スイッチング素子に対応させて出力する制御部とを備えるインバータ装置において、
前記制御部は、前記モータの回転速度または前記インバータ回路の出力電圧に応じて前記パルス幅変調信号の周波数を変化させるように構成されていることを特徴とするインバータ装置。
【請求項１２】
第１及び第２の入力信号に基きパルス幅変調信号を出力するためのプロセッサであって、
第１の入力信号のＡ／Ｄ変換を行うＡ／Ｄ変換手段と、
このＡ／Ｄ変換手段からの出力信号に基づき、デューティサイクルの中央部のタイミングが揃う複数のパルス幅変調信号および互いにデューティサイクルの立ち上がり部のタイミングが揃う複数のパルス幅変調信号を生成することが可能な生成手段と、
第２の入力信号のレベルと設定レベルを比較することにより前記生成手段から得られる前記パルス幅変調信号を選択して出力させる手段とを有することを特徴とするプロセッサ。
【請求項１３】
第１及び第２の入力信号に基きパルス幅変調信号を出力するためのプロセッサであって、
第１の入力信号のＡ／Ｄ変換を行うＡ／Ｄ変換手段と、
このＡ／Ｄ変換手段からの出力信号に基づき、デューティサイクルの中央部のタイミングが揃う複数のパルス幅変調信号および互いにデューティサイクルの立ち下がり部のタイミングが揃う複数のパルス幅変調信号を生成することが可能な生成手段と
第２の入力信号のレベルと設定レベルを比較することにより前記生成手段から得られる前記パルス幅変調信号を選択して出力させる手段とを有することを特徴とするプロセッサ。
【請求項１４】
第１及び第２の入力信号に基づきパルス幅変調信号を出力するためのプロセッサであって、
第１の入力信号のＡ／Ｄ変換を行うＡ／Ｄ変換手段と、
このＡ／Ｄ変換手段からの出力信号に基づき複数のパルス幅変調信号を生成することが可能な生成手段と
第２の入力信号のレベルが設定レベルより低い場合は、高い場合より前記パルス幅変調信号の周波数を小さくする手段とを有することを特徴とするプロセッサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、インバータ装置及びプロセッサに関する。
【０００２】
【従来の技術】
モータの駆動制御やインバータへの過電流防止等のために、モータの巻線に流れる電流を検出することが広く行われている。そして、従来からモータの巻線に流れる電流を検出するための種々の方式が提案されている。例えば、特開平２−１９７２９５号公報には、従来技術としてＤＣＣＴ方式が開示されている。ＤＣＣＴ方式とは、インバータ回路の出力端子と巻線との間にＤＣＣＴ（Ｄｉｒｅｃｔ　Ｃｕｒｒｅｎｔ　Ｃｕｒｒｅｎｔ　Ｔｒａｎｓｆｏｒｍｅｒ）素子を配置して、巻線に流れる電流を直接的に検出する方式である。また、特開平９−２２９９７２号公報には、３シャント抵抗方式が開示されている。３シャント抵抗方式とは、インバータの下アーム側のスイッチング素子と負側の電源線との間に電流検出用の抵抗を介在させ、この抵抗により生じる電圧降下量に基いて、巻線に流れる電流を検出する方式である。しかし、ＤＣＣＴ素子は高価でありコスト的に問題がある。３シャント抵抗方式も、３つの抵抗とそれぞれの電圧降下量を増幅するための３つの増幅回路が必要となるのでやはりコスト的に問題がある。
これに対し、特開平２−１９７２９５号公報には、１つの検出用抵抗を用いて巻線電流を検出するための技術が開示されている。図１３にその回路構成を示す。この方式は、電源線１２２に検出用抵抗１２４を介在させ、この検出用抵抗１２４により生じる電圧降下量に基いて巻線電流を検出する方式である。この方式によれば、１つの抵抗１２４と、その電圧降下量を増幅するための１つの増幅回路１２６を用いて巻線電流の検出が可能となるから、従来から提案されている種々の電流方式と比較してコスト的に有利であるとともに、電流検出の構成が簡素となりメリットが大きい。
【０００３】
【発明が解決しようとする課題】
しかし、上記方式の場合モータの回転速度が低いときに電流検出精度が悪化することが発明者の実験により明らかになった。本発明はこれらの課題を解決することを目的としており、精度の良い電流検出が安価な構成で可能となるインバータ装置を提供すること等を目的とする。
【０００４】
【課題を解決するための手段】
上記課題を解決するため本発明は、複数のスイッチング素子を備え、電源線を通じて入力される直流電圧を位相の異なる複数の交流電圧に変換してモータを構成する複数の巻線に出力するインバータ回路と、前記複数のスイッチング素子を選択的に駆動する駆動回路と、前記電源線に介在する抵抗と、この抵抗の電圧に対応する信号のＡ／Ｄ変換を行うＡ／Ｄ変換手段と、このＡ／Ｄ変換手段からの出力信号に基づき、デューティサイクルの中央部のタイミングが揃う複数のパルス幅変調信号およびデューティサイクルの立ち上がり部のタイミングが揃う複数のパルス幅変調信号を前記駆動回路に供給することが可能な制御手段とを備え、前記モータの回転速度が設定レベルより高い場合は、前記デューティサイクルの中央部のタイミングが揃うパルス幅変調信号を前記駆動回路に供給し、前記モータの回転速度が前記設定レベルより低い場合は、前記デューティサイクルの立ち上がり部のタイミングが揃うパルス幅変調信号を前記駆動回路に供給することを特徴とするインバータ装置である。
また、複数のスイッチング素子を備え、電源線を通じて入力される直流電圧を位相の異なる複数の交流電圧に変換してモータを構成する複数の巻線に出力するインバータ回路と、前記複数のスイッチング素子を選択的に駆動する駆動回路と、前記電源線に介在する抵抗と、この抵抗の電圧に対応する信号のＡ／Ｄ変換を行うＡ／Ｄ変換手段と、このＡ／Ｄ変換手段からの出力信号に基づき、デューティサイクルの中央部のタイミングが揃う複数のパルス幅変調信号およびデューティサイクルの立ち下がり部のタイミングが揃う複数のパルス幅変調信号を前記駆動回路に供給することが可能な制御手段とを備え、前記モータの回転速度が設定レベルより高い場合は、前記デューティサイクルの中央部のタイミングが揃うパルス幅変調信号を前記駆動回路に供給し、前記モータの回転速度が前記設定レベルより低い場合は、前記デューティサイクルの立ち下がり部のタイミングが揃うパルス幅変調信号を前記駆動回路に供給することを特徴とするインバータ装置である。
【０００５】
また、複数のスイッチング素子を用いることにより電源線を介して入力される直流電圧を交流電圧に変換してモータの巻線に出力するインバータ回路と、前記電源線に介在する抵抗と、この抵抗の両端電圧情報をＡ／Ｄ変換するＡ／Ｄ変換手段と、Ａ／Ｄ変換された前記両端電圧情報を用いて、前記スイッチング素子を駆動するためのパルス幅変調信号を各スイッチング素子に対応させて出力する制御部とを備えるインバータ装置において、前記複数のスイッチング素子のオンまたはオフの組み合わせに応じて決まる複数の駆動パターンのうち、前記抵抗に電流が流れるときの駆動パターンに対応する前記パルス幅変調信号出力の継続時間をＴｅとし前記Ａ／Ｄ変換手段による変換時間をＴａｄとすると、Ｔｅ＞Ｔａｄが維持されるように、前記制御部は、前記モータの回転速度に応じて前記パルス幅変調信号の周波数を変化させるように構成されていることを特徴とするインバータ装置である。
また、第１及び第２の入力信号に基きパルス幅変調信号を出力するためのプロセッサであって、第１の入力信号のＡ／Ｄ変換を行うＡ／Ｄ変換手段と、このＡ／Ｄ変換手段からの出力信号に基づき、デューティサイクルの中央部のタイミングが揃う複数のパルス幅変調信号および互いにデューティサイクルの立ち上がり部のタイミングが揃う複数のパルス幅変調信号を生成することが可能な生成手段と第２の入力信号のレベルと設定レベルを比較することにより前記生成手段から得られる前記パルス幅変調信号を選択して出力させる手段とを有することを特徴とするプロセッサである。
【０００６】
また、第１及び第２の入力信号に基きパルス幅変調信号を出力するためのプロセッサであって、第１の入力信号のＡ／Ｄ変換を行うＡ／Ｄ変換手段と、このＡ／Ｄ変換手段からの出力信号に基づき、デューティサイクルの中央部のタイミングが揃う複数のパルス幅変調信号および互いにデューティサイクルの立ち下がり部のタイミングが揃う複数のパルス幅変調信号を生成することが可能な生成手段と第２の入力信号のレベルと設定レベルを比較することにより前記生成手段から得られる前記パルス幅変調信号を選択して出力させる手段とを有することを特徴とするプロセッサである。
また、第１及び第２の入力信号に基づきパルス幅変調信号を出力するためのプロセッサであって、第１の入力信号のＡ／Ｄ変換を行うＡ／Ｄ変換手段と、このＡ／Ｄ変換手段からの出力信号に基づき複数のパルス幅変調信号を生成することが可能な生成手段と第２の入力信号のレベルが設定レベルより低い場合は、高い場合より前記パルス幅変調信号の周波数を小さくする手段とを有することを特徴とするプロセッサである。
【０００７】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明の第１の実施の形態について図面を用いて説明する。
図１は、本実施の形態に係るインバータ装置１０の回路構成を示している。このインバータ装置１０は、直流電源回路１２、インバータ回路１４、制御部１６、ゲート駆動回路１８、検出用抵抗２０、電流検出部２２を備えている。
単相交流電源２４の両端子は、一方にリアクトル２６を介して全波整流回路２８の入力端子に接続されている。全波整流回路２８の出力端子から導出される電源線３０ａ，３０ｂ間には、平滑コンデンサ３２ａ，３２ｂが直列接続されている。この平滑コンデンサ３２ａ，３２ｂと全波整流回路２８から直流電源回路１２が構成され、電源線３０ａ，３０ｂを介して直流電圧がインバータ回路１４に入力される。
インバータ回路１４は、電源線３０ａ，３０ｂに三相ブリッジ接続されたＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）からなる６つのスイッチング素子Ｑ１〜Ｑ６と、各スイッチング素子Ｑ１〜Ｑ６に図示極性で並列接続された還流ダイオードＤ１〜Ｄ６から構成されている。上アーム側のスイッチング素子Ｑ１〜Ｑ３のコレクタは正側電源線３０ａに接続されている。下アーム側のスイッチング素子Ｑ４〜Ｑ６のコレクタはＱ１〜Ｑ３のエミッタと接続され、Ｑ４〜Ｑ６のエミッタは負側電源線３０ｂに接続されている。これらスイッチング素子Ｑ１〜Ｑ６の駆動によりインバータ回路１４に入力された直流電圧は電圧パルスから構成される交流電圧に変換されてブラシレスモータの三相の巻線３４Ｕ，３４Ｖ，３４Ｗに出力される。　　直流電源回路１２とインバータ回路１４の間の負側電源線３０ｂには、シャント型の検出用抵抗２０が介在している。また、検出用抵抗２０をはさんで直流電源回路１２側の負側電源線３０ｂはグランド接続され、インバータ回路１４側の負側電源線３０ｂはオペアンプからなる増幅回路３６に入力される。このような構成により、検出用抵抗２０の両端電圧が検出される。増幅回路３６の出力は、例えば１０ビットの分解能を有するＡ／Ｄ変換回路３８ｃ（Ａ／Ｄ変換手段に相当）に入力される。この増幅回路３６とＡ／Ｄ変換回路３８ｃから電流検出部２２が構成される。
【０００８】
制御部１６は、ＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）などの高速演算が可能なプロセッサ３８から構成されている。プロセッサ３８は、ＣＰＵ３８ａ、実行プログラムが格納された書き換え可能な不揮発性メモリ３８ｂ、一時的なデータが格納される揮発性メモリ３８ｄ、Ａ／Ｄ変換回路３８ｃを備えている。図２は、プロセッサ３８の機能ブロック図であり、直流増幅回路３６から入力されるアナログ信号をデジタル信号に変換するＡ／Ｄ変換部４０、変換して得られたデジタル信号を用いてモータの巻線電流を演算する電流演算部４２、巻線電流に基いてスイッチング素子を駆動するための駆動信号を生成する駆動信号生成部４４、駆動信号を用いてパルス幅変調信号（以下ＰＷＭ信号と称す）を各スイッチング素子Ｑ１〜Ｑ６に対応させて生成するＰＷＭ信号生成部４６を有している。これら各機能は、プロセッサ３８のハードウェア回路ならびに不揮発性メモリ３８ｂに記録されているプログラム、データ等により実現される。　プロセッサ３８から出力されるＰＷＭ信号は、ゲート駆動回路１８に出力される。ゲート駆動回路１８は、例えばフォトカプラから構成されており、ＰＷＭ信号に基づいて各スイッチング素子Ｑ１〜Ｑ６の制御端子（ゲート）にゲート信号を出力する。
【０００９】
このようなハードウェア構成を備えるインバータ装置１０の動作について以下に説明する。
プロセッサ３８からは、Ｈｉ−Ｌｅｖｅｌ（以下Ｈ信号と称す）またはＬｏｗ−Ｌｅｖｅｌ（以下Ｌ信号と称す）のＰＷＭ信号Ｄｕ＋〜Ｄｗ−が出力される。各スイッチング素子Ｑ１〜Ｑ６は、Ｈ信号のときはオン駆動しＬ信号のときはオフ駆動する。このため、一方のスイッチング素子がオン駆動しているときには、同相の他方のスイッチング素子はオフ駆動するようにＰＷＭ信号Ｄｕ＋〜Ｄｗ−が出力される。
したがって駆動パターンは、上アーム側の３つのスイッチング素子Ｑ１〜Ｑ３が全てオン駆動し下アーム側の３つのスイッチング素子Ｑ４〜Ｑ６が全てオフ駆動している場合、上アーム側のＵ相及びＶ相のスイッチング素子Ｑ１，Ｑ２ならびに下アーム側のＷ相のスイッチング素子Ｑ６がオン駆動し残りのスイッチング素子Ｑ３，Ｑ４，Ｑ５がオフ駆動している場合など、全部で８パターンある。説明のために、上側のスイッチング素子Ｑ１〜Ｑ３がオン駆動しているときを１、オフ駆動しているときを０で表現し、Ｕ相、Ｖ相、Ｗ相の順番に対応させて駆動パターンを表現することとする。たとえば（１１１）ならば、上アーム側の３つのスイッチング素子Ｑ１〜Ｑ３が全てオン駆動し下アーム側の３つのスイッチング素子Ｑ４〜Ｑ６が全てオフ駆動している駆動パターンを示している。
【００１０】
図３は、一例として（１１１），（１０１），（１００）の各駆動パターンのときに検出用抵抗２０に流れる電流を示している。ここでＵ相、Ｖ相、Ｗ相に流れる電流をＩｕ，Ｉｖ，Ｉｗ、検出用抵抗２０に流れる電流をＩｒとし、図示の矢印方向を正とする。
駆動パターンが（１１１）、すなわちＵ相、Ｖ相、Ｗ相ともに上アーム側のスイッチング素子Ｑ１〜Ｑ３がオン駆動している場合（図３（ａ））は、下アーム側のスイッチング素子Ｑ４〜Ｑ６は全てオフ駆動している。このため、検出用抵抗２０に電流は流れない。
これに対し駆動パターンが（１０１）、すなわちＵ相、Ｗ相の上アーム側のスイッチング素子Ｑ１，Ｑ３ならびにＶ相の下側スイッチング素子Ｑ５がオン駆動している場合（図３（ｂ））は、Ｉｒ＝−Ｉｖとなる。
また駆動パターンが（１００）、すなわちＵ相の上アーム側のスイッチング素子Ｑ１及びＶ相ならびにＷ相の下側スイッチング素子Ｑ５，Ｑ６がオン駆動している場合（図３（ｃ））は、電流Ｉｒ＝＋Ｉｕとなる。同様に、各駆動パターンのときに検出用抵抗２０に流れる電流Ｉｒは表１のように表される。
【００１１】
【表１】
2004023938.tif 000003
表からも明らかなように、スイッチング素子のオン・オフの組み合わせに応じて決まる８つの駆動パターンのうち（１１１）または（０００）以外の６つの駆動パターンのときには、検出用抵抗２０には、±Ｉｕ，　±Ｉｖ，　±Ｉｗのいずれかに対応する電流が流れる。
プロセッサ３８に内蔵されるＣＰＵ３８ａは、これら６つのうちのいずれかの駆動パターンとなるたびに、Ａ／Ｄ変換回路３８ｃに対して変換指令信号を出力する。
一例として、図４にＰＷＭ信号Ｄｕ＋　，Ｄｖ＋　，Ｄｗ＋とそのときに検出用抵抗２０に流れる電流ＩｒならびにＡ／Ｄ変換されて検出される電流Ｉｕの関係を示す。
（１００）の駆動パターンとなるＰＷＭ信号が出力されている時刻ｔ０になるとＣＰＵ３８ａはＡ／Ｄ変換回路３８ｃに対して変換指令信号を出力する。これを受けたＡ／Ｄ変換回路３８ｃによりＡ／Ｄ変換が行われ、Ｉｕの検出がされる。次いで（１０１）の駆動パターンとなる時刻ｔ１〜ｔ２の間に同様にＡ／Ｄ変換が行われ、これにより−Ｉｖの検出がされ、Ｉｖが求められる。Ｉｕ、Ｉｖが求められると、公知の式Ｉｕ＋Ｉｖ＋Ｉｗ＝０を用いて時刻ｔ６でＩｗが求められるとともに、揮発性メモリ３８ｄに記録されている各電流値Ｉｕ，Ｉｖ，Ｉｗが更新される。同様に、時刻ｔ７〜ｔ８でＡ／Ｄ変換が行われＩｕの検出がされ、時刻ｔ８〜ｔ９でＩｖが求められ、時刻ｔ１３でＩｗが求められるとともに、Ｉｕ，Ｉｖ，Ｉｗの値が更新される。このようにして一定周期ごとにＩｕ，Ｉｖ，Ｉｗが求められる。図４では、Ｉｕの検出値が示されている。すなわち、時刻ｔ６〜ｔ１０の検出値は時刻ｔ６において更新されたＩｕの値となっている。なお、（１０１）の駆動パターンとなるｔ３〜ｔ４の間等でも電流検出は可能であるが、本実施の形態においてはこの間の電流変動が微小であるとしてＡ／Ｄ変換は行っていない。
【００１２】
次いで、求められた巻線電流Ｉｕ，Ｉｖ，Ｉｗに基いてスイッチング素子Ｑ１〜Ｑ６を駆動するための駆動信号Ｖｕ，Ｖｖ，Ｖｗが生成される。本実施の形態では、公知のベクトル制御によりモータ制御が行われる。ここでベクトル制御とは、電流ベクトルを電流成分Ｉｄと、電流成分Ｉｑとに分離して、ＩｄとＩｑを独立に制御する制御方法である。　図５は、プロセッサ３８により実行される駆動信号生成演算を機能ブロックにより示した図である。
まず、三相／二相変換部５０において三相の巻線電流に基く電流ベクトルは、固定座標系の二相電流ＩαとＩβに変換される。
次いでＩαとＩβは、αβ／ｄｑ変換部５２においてｄｑ座標系の二相電流Ｉｄ，Ｉｑに変換される。ここでｄｑ座標系とは、回転子の永久磁石が作り出す磁束方向をｄ軸とし、ｄ軸からπ／２進んだ方向をｑ軸に定めた回転座標系である。このαβ／ｄｑ変換を行うためには、固定座標系に対する回転座標系の回転角、すなわちモータの回転子の角度θが必要となるが、θは後述するように求められる。　次いで減算器５４，５６においてＩｄ，Ｉｑはそれぞれの指令値Ｉｄ−ｃｏｍ，Ｉｑ−ｃｏｍから減算されて、偏差ΔＩｄ，ΔＩｑが計算される。
【００１３】
偏差ΔＩｄ，ΔＩｑは、それぞれ比例積分演算器５８，６０で演算されてｄ軸指令電圧Ｖｄ，ｑ軸指令電圧Ｖｑを発生させる。すなわち減算器５４，５６と比例積分演算器５８，６０は、Ｉｄ，Ｉｑを対応する指令値Ｉｄ−ｃｏｍ，Ｉｑ−ｃｏｍに一致させるための調節器としての機能を有している。
次いでＶｄ，Ｖｑはｄｑ／αβ変換部６２により固定座標系のＶα，Ｖβに変換され、さらに二相／三相変換部６４により駆動信号Ｖｕ，Ｖｖ，Ｖｗに変換される。このようにして生成された駆動信号は、指令値Ｉｄ−ｃｏｍ，Ｉｑ−ｃｏｍを反映したものであり、モータの回転速度に同期し、モータの回転速度に応じた振幅を有する正弦波信号となる。また、Ｖｕ，Ｖｖ，Ｖｗ間では、位相が電気角でそれぞれ１２０度異なる。
ここで、ｄｑ座標系からαβ座標系に座標変換する場合にも、モータの回転子の角度θが必要となる。回転子の角度θは例えば以下のようにして推定される。
まず、誘起電圧推定部６６で誘起電圧の計算が行われる。ここで誘起電圧とは、回転子に備わる永久磁石により生じる磁束が回転することにより、巻線中に誘起される電圧である。誘起電圧のｄ軸成分Ｅｄ，ｑ軸成分Ｅｑは次式により計算される。
【００１４】
Ｅｄ＝Ｖｄ−Ｒ・Ｉｄ−Ｌｄ・ｐＩｄ＋ω・Ｌｑ・Ｉｑ
Ｅｑ＝Ｖｑ−ω・Ｌｄ・Ｉｄ−Ｒ・Ｉｑ−Ｌｑ・ｐＩｑ
ここで、Ｌｄ，Ｌｑはモータのインダクタンスであり、Ｒは巻線抵抗であり、ｐは微分演算子である。これら値は不揮発性メモリ３８ｂに予め記録されている。また、Ｉｄ，Ｉｑ，Ｖｄ，Ｖｑおよび角周波数ωの値は、１周期前に計算されたＩｄ，Ｉｑ，Ｖｄ，Ｖｑ，ωが代入される。計算された誘起電圧Ｅｄ，Ｅｑから次式により角周波数ωが算定される。
ω＝Ｇ１・Ｅｑ−Ｇ２・Ｅｄ
ここでＧ１はモータの誘起電圧定数の逆数、Ｇ２はゲイン定数であり、不揮発性メモリ３８ｂに予め記録されている。
このようにして算定された角周波数ωは積分器７０により積分される。こうして回転子の角度θが求められる。
求められたθを用いて上述のαβ／ｄｑ変換およびｄｑ／αβ変換が行われることとなる。
次いで，ＰＷＭ信号生成部４６において，駆動信号Ｖｕ，Ｖｖ，ＶｗのＰＷＭ処理が行われＰＷＭ信号が形成される。図６は、ＰＷＭ処理を示す説明図である。本実施の形態の場合、駆動信号Ｖｕ，Ｖｖ，Ｖｗと搬送波のカウンタ値をそれぞれ比較して駆動信号のカウンタ値の方が大きいときにＨ信号となるＰＷＭ信号Ｄｕ＋，Ｄｖ＋，Ｄｗ＋ならびにこれらの反転信号Ｄｕ−，Ｄｖ−，Ｄｗ−が生成される。なお、一例として搬送波は三角波の場合を示している。
【００１５】
ここで、本発明の特徴は、Ｄｕ＋（ならびにその反転信号Ｄｕ−）に対するＤｖ＋，Ｄｗ＋（ならびにその反転信号Ｄｖ−，Ｄｗ−）の位相が、モータの回転速度に応じて変化する点である。このような処理を行うために具体的には、上述の角周波数決定部６８で算定された角周波数ω（モータの回転速度に相当）がＰＷＭ信号生成部に入力され、所定の角周波数ω０よりもωが小さいとき（すなわちモータの回転速度が低速のとき）には搬送波としてのこぎり波が選択され、ω０よりもωが大きいとき（すなわちモータの回転速度が高速のとき）には搬送波として三角波が選択される。すなわち、ＰＷＭ信号生成部は、モータの角周波数に応じて搬送波の選択処理を行い、選択された搬送波を用いてＰＷＭ処理がなされる。
図７は、搬送波がのこぎり波のときに形成されるＰＷＭ信号と、三角波のときに形成されるＰＷＭ信号との比較図である。
のこぎり波が搬送波の場合（図７（ａ））、ＰＷＭ信号Ｄｕ＋，Ｄｖ＋，Ｄｗ＋は、ＬｏｗからＨｉに切り替わるタイミングが一致する（換言すると、デューティサイクルの立ち上がり部のタイミングがそろう）。　一方で三角波が搬送波の場合（図７（ｂ））、ＰＷＭ信号Ｄｕ＋，Ｄｖ＋，Ｄｗ＋は、Ｈ信号となる電圧パルスの中間位置がほぼ一致する（換言すると、デューティサイクルの中央部のタイミングがそろう）。
【００１６】
したがって、速度に応じて搬送波形を変えることにより、Ｄｕ＋（ならびにその反転信号Ｄｕ−）に対するＤｖ＋，Ｄｗ＋（ならびにその反転信号Ｄｖ−，Ｄｗ−）の位相が、モータの回転速度に応じて変化する。より具体的には、低速域では高速域に比べてＤｕ＋（ならびにその反転信号Ｄｕ−）に対するＤｖ＋，Ｄｗ＋（ならびにその反転信号Ｄｖ−，Ｄｗ−）の位相が遅れ位相となる。
このようにモータの回転速度に応じてＰＷＭ信号間の位相を変化させるのはモータが低速のときには、検出用抵抗２０に流れる電流の検出が困難なためである。このことを説明するために、まず検出用抵抗２０に流れる電流の検出のために満たすべき条件について説明する。
図８は、（０００）→（１００）→（１０１）と駆動パターンが変わるときのＰＷＭ信号と、ＰＷＭ信号により駆動されるスイッチング素子の駆動タイミングと、検出用抵抗２０に流れる電流の関係を示している。簡単のためＶ相のＰＷＭ信号は省略するが、Ｄｖ＋はＬｏｗでありＤｖ−はＨｉに維持される。　このように駆動パターンが変化する場合に、駆動パターン（１００）に対応して検出用抵抗２０に流れる電流Ｉｒ（＝Ｉｕ）を検出するための具体的条件について以下に詳細に説明する。
【００１７】
図８に示されるように、同相のＰＷＭ信号（例えばＤｕ＋とＤｕ−）は、双方Ｌ信号を出力するデッドタイムＤＴが設定されている。これは同相のスイッチング素子（例えばＱ１とＱ４）が共にオン駆動してショートするのを防止するためである。
また、ＰＷＭ信号が出力されてから実際にスイッチング素子が駆動するまでにも数μｓの時間を要する。具体的には、ＰＷＭ信号がＨｉになってから実際にスイッチング素子がオンするまでＴｘの時間を要し、ＰＷＭ信号がＬｏｗになってから実際にスイッチング素子がオフするまでＴｚの時間を要する。なお、通常オフ駆動に要する時間Ｔｚのほうがオン駆動に要する時間Ｔｘよりも長い。
従って、駆動パターン（１００）に対応するＰＷＭ信号出力の継続時間は、図におけるＴｅであり、このＰＷＭ信号出力に対応して実際にスイッチング素子Ｑ１，Ｑ５，Ｑ６がオン駆動し、Ｑ２，Ｑ３，Ｑ４がオフ駆動しているのは、図における時刻ｔ０〜ｔ２（＝Ｔｅ＋Ｔｚ−Ｔｘ）である。
このため、（１００）の駆動パターンに対応して流れるＩｕの電流値を検出するためには、実際にスイッチング素子が駆動している時刻ｔ０〜ｔ２の間にＡ／Ｄ変換を行う必要がある。したがって、Ａ／Ｄ変換回路３８ｃがＡ／Ｄ変換を行うのに要する時間をＴａｄと定義すると、少なくともＴｅ＋Ｔｚ−Ｔｘ≒Ｔｅ　≧Ｔａｄが電流検出のために最低でも満たすべき条件である。
【００１８】
また、スイッチング素子が駆動した直後は、検出用抵抗２０に流れる電流はチャタリングするため安定するまで時間Ｔｙを要することを考慮すると、より精度の良い電流検出のためには、時刻ｔ１〜ｔ２の間にＡ／Ｄ変換を行うこと、すなわち下式（１）を満たすことが望ましい。
Ｔ−Ｔｘ−Ｔｙ−ＤＴ＋Ｔｚ−Ｔａｄ≧０　・・・　式（１）
（ここで、プロセッサ３８からＤｕ＋のＨｉ信号が出力されてからＤｗ＋のＨｉ信号が出力されるまでの時間をＴとする）。
しかし、モータの回転速度が小さくなると上式のＴの値が小さくなるので、式（１）を満たすことが困難となる。
以下に、モータの回転速度に応じて式（１）のＴが変化することを図９を用いて説明する。図において、Ｖｕ，Ｖｖ，ＶｗはそれぞれＵ相、Ｖ相、Ｗ相の駆動信号であり、搬送波は一例として三角波である。
例えば（００１）となる駆動パターンが継続している時間ｔ０〜ｔ１を（ａ）と（ｂ）で比較すればわかるように、駆動信号間のカウンタ値の差Ｄが大きいほど駆動パターンの継続時間が長くなる。モータを低速で回転させる場合、インバータ回路１４の出力電圧を小さくするために、駆動信号の振幅を小さくする。このため低速の場合、総じて信号間のカウンタ値Ｄの差が小さくなり、駆動パターンの継続時間が短くなる。この結果、低速域ではＴが短くなり、式（１）を満足されない可能性が生じる。
【００１９】
本実施の形態に係るインバータ装置１０の場合は、式（１）が低速域においても満たされるように、ＰＷＭ信号間の位相を速度に応じて変化させる構成とし、具体的には、低速域では搬送波としてのこぎり波を選択し、高速域では搬送波として三角波を選択する構成となっている。搬送波が三角波の場合（図７（ｂ））、Ｄｕ＋，Ｄｖ＋，Ｄｗ＋は電圧パルスがほぼ中心対称となりモータの振動を小さく抑えることが可能となる一方で、式（１）が満たされない可能性がある。なぜなら電圧パルスがほぼ中心対称となったため、例えば（００１）の駆動パターンが時刻ｔ０〜ｔ１と時刻ｔ２〜ｔ３に分断され、Ｔが小さくなるためである。
一方搬送波がのこぎり波の場合（図７（ａ））、ＰＷＭ信号がＬｏｗからＨｉなるタイミングが一致するから、駆動パターンの継続時間が長くなる。ただし、電圧パルスが中心対称とならずモータの振動等は三角波の場合と比較して大きくなる。なお、のこぎり波と三角波を切り替えるモータの回転速度ω０は、Ａ／Ｄ変換回路３８ｃやスイッチング素子の性能等を考慮しつつ実験的に決定することができる。
以上のようなインバータ装置１０によれば、安価な構成で精度の良い電流検出が可能となる。また、モータの回転数が上がると搬送波を三角波としたから、振動等を可能な限り低減させることが可能となる。また、検出された電流に基いてモータの制御を行っているから、回転子の位置検出素子であるホール素子やエンコーダ等が不要となりいっそうコスト的に有利である。
【００２０】
なお、ＰＷＭ信号間の位相を変化させるために搬送波を切り替える構成以外の手段を用いても良い。たとえば、ＰＷＭ信号Ｄｖ，ＤｗをＤｕに対してモータの回転速度に応じた所定時間だけ遅れて出力させるように制御しても良い。この場合は、ＰＷＭ信号間の位相を連続的に変化させることが可能となるので、モータの振動等をいっそう低減することが可能となる。
また、トランジスタとしてＩＧＢＴ素子以外にも、ＦＥＴやＧＴｒを用いることも可能である。
また、搬送波はのこぎり波と三角波の組み合わせ以外でも良い。たとえば、搬送波を三角波に維持したまま、三角波の頂点の位置をモータの回転速度に応じてのこぎり波に近づくように移動させる構成としても良い。この場合もＰＷＭ信号間の位相を連続的に変化させることが可能となる。
また、搬送波ののこぎり波は、本実施の形態では時間と共にカウンタ値が増加する波形（すなわち右上がり）であるが、時間と共にカウンタ値が減少する波形（すなわち右下がり）でも良い。この場合は、モータの回転速度が低速のときは、ＰＷＭ信号Ｄｕ＋，Ｄｖ＋，Ｄｗ＋は、ＨｉからＬｏｗに切り替わるタイミングが一致する（換言すると、デューティサイクルの立ち下がり部のタイミングがそろう）。このような場合であっても、検出用抵抗に流れる電流の検出が可能となる。
【００２１】
また、コスト的に不利であるが、モータの回転速度はホール効果素子やエンコーダ等を用いて検出しても良い。
また、本実施の形態においては、スイッチング素子の駆動信号を生成するために、巻線電流の検出を行ったが、その他の目的（スイッチング素子への過電流防止等）のために電流検出を行う際に本発明を適用しても良い。
また、モータ制御は、ベクトル制御以外の制御方法を用いても良い。
なお、駆動信号の振幅が小さくなると、インバータ回路１４の出力電圧も小さくなる。従って、インバータ回路１４の出力電圧に応じてＰＷＭ信号間の位相を変化させるように構成しても良い。
（第２の実施の形態）
以下、本発明の第２の実施の形態について説明する。
第１の実施の形態に係るインバータ装置は、モータの回転速度等に応じてＰＷＭ信号間の位相差を変化させる点に特徴を有するが、第２の実施の形態に係るインバータ装置は、モータの回転速度等に応じてＰＷＭ周期が変化する点に特徴を有する。
すなわち、プロセッサ３８内の不揮発性メモリ３８ｂに、モータの角周波数と搬送波である三角波の周期とが対応付けて記録されており、角周波数決定部６８で計算されたモータの角周波数に応じて読み出された搬送波の周期でＰＷＭ処理がなされる構成となっている。
【００２２】
具体的には、モータが低速になるほどＰＷＭ周期が長くなるようになっており、モータの角周波数がω０未満に対して三角波の周期がＴ２、モータの角周波数がω０以上ω１未満に対して周期がＴ１、モータの角周波数がω１以上に対して周期がＴ０となるように対応付けて記録されている（ただしω０＜ω１＜ω２，Ｔ０＜Ｔ１＜Ｔ２）。一例として、図１０にモータの回転子の角周波数がω３の場合とω４の場合においてそれぞれ生成されるＰＷＭ信号を示す（ただしω０＜ω３＜ω１＜ω４＜ω２）。
この図にも示されるように、モータの角周波数が大きいとき（すなわちモータの回転が高速のとき：図１０（ａ））のＰＷＭ周期Ｔ０は、モータの角周波数が小さいとき（すなわちモータの回転が低速のとき：図１０（ｂ））のＰＷＭ周期Ｔ１より短くなる。　そして、一例として（００１）の駆動パターンの継続時間ｔ０〜ｔ１を比較すれば明らかなように、ＰＷＭ周期が長いほど駆動パターンの継続時間が長くなる。
なお、ＰＷＭ周期をモータの回転速度に応じてどのように変化させるかは、Ａ／Ｄ変換手段やスイッチング素子の性能等を考慮しつつモータの使用回転域において式（１）が満たされるように決定される。ただしＰＷＭ周期を長くすると振動騒音等が増大するため、高速域ではＰＷＭ周期が短く設定されている。
【００２３】
以上のようなインバータ装置によれば、簡素かつ安価な構成でモータの巻線電流の検出が可能となる。図１１は、モータ回転数を２０Ｈｚ、デッドタイムを８μｓ、電圧利用率を３０％とし、ＰＷＭ周波数を４ｋＨｚ，２ｋＨｚ，１ｋＨｚと変化させてモータ巻線に正弦波状の電流を流した場合に、検出用抵抗２０に流れる電流から検出された巻線電流の検出結果（図において１シャント検出結果と示す）と、参考としてＤＣＣＴ方式での巻線電流の検出結果（図においてＤＣＣＴ検出結果と示す）を示している。
ＤＣＣＴ方式の場合は、ＰＷＭ周波数によらず好適な電流検出が可能である。一方で、検出用抵抗２０から検出する方式では、ＰＷＭ周波数が４ｋＨｚ（ＰＷＭ周期は２５０μｓ）のときは検出結果が階段状に変化しており検出精度が悪い。しかしＰＷＭ周期が２ｋＨｚ（ＰＷＭ周期は５００μｓ）のときは、検出結果が滑らかになっており精度が向上していることがわかる。さらに１ｋＨｚ（ＰＷＭ周期は１０００μｓ）のときは、ＤＣＣＴ方式とほぼ遜色ない程度まで検出精度が向上していることがわかる。
以上のことからも、ＰＷＭ周期をモータの回転速度に応じて変化させることにより、電流検出精度が向上することが示される。したがって、本実施の形態に係るインバータ装置は、、安価な構成で巻線の電流を検出することが可能となるとともに、振動を抑えることが可能となる。
【００２４】
（第３の実施の形態）
第１ないし第２の実施の形態に係るインバータ装置は、種々のモータに適用可能であり、とりわけ回転領域が広いモータに適用すると効果が大きい。以下、エアコンディショナのコンプレッサのモータ駆動に適用した例を示す。図１２においてヒートポンプ９０のコンプレッサ９２は、圧縮部９４とブラシレスモータ９６を同一の鉄製密閉容器９８内に収容して構成され、ブラシレスモータ９６のロータシャフトが圧縮部９４に連結されている。コンプレッサ９２、四方弁１０２、室内側熱交換器１０４、減圧装置１０６、室外側熱交換器１０８は冷媒通路たるパイプにより閉ループとなるように接続されている。
暖房時には、四方弁１０２は実線で示す状態にあり、コンプレッサ９２の圧縮部９４で圧縮された高温冷媒は、四方弁１０２から室内側熱交換器１０４に供給されて凝縮し、その後、減圧装置１０６で減圧され、低温となって室外側熱交換器１０８に流れ、ここで蒸発してコンプレッサ９２へと戻る。　冷房時には、四方弁１０２は破線で示す状態に切り替えられる。このため、コンプレッサ９２の圧縮部９４で圧縮された高温冷媒は、四方弁１０２から室外側熱交換器１０８に供給されて凝縮し、その後、減圧装置１０６で減圧され、低温となって室内側熱交換器１０８に流れ、ここで蒸発してコンプレッサ９２へと戻る。　そして、室内側、室外側の各熱交換器１０４，１０８にはそれぞれファン１１０，１１２から風が送られるようになっていて、その送風により各熱交換器１０４，１０８と室内空気、室外空気の熱交換が効率良く行われるように構成されている。
【００２５】
このようなエアコンディショナーにあっては、使用者の要望に応じて出力を調整することが必要なためモータの回転域を広くする必要があるとともに、できるだけコストを低減し、かつ振動・騒音等もできるだけ抑える必要がある。
本実施の形態に係るエアコンディショナーにあっては、簡素な構成で広回転域における巻線電流の検出が可能となるからコスト低減が可能であるとともに、振動等を抑えることが可能となる。
また、コンプレッサ用のモータは冷媒にさらされるのでホール素子等の回転子の位置検出素子を配置することが困難であるが、本実施の形態の場合、検出用抵抗に流れる電流に基いてモータの回転子の位置を把握することとしているから、回転子の位置検出素子が不要となり上記課題を解決することが可能となる。
なお、冷蔵庫等のコンプレッサ用モータや、ファンモータ、電気自動車の駆動用モータに適用することも可能である。
【００２６】
【発明の効果】
本発明によれば、安価な構成で電流検出を精度良く行うことができるインバータ装置、プロセッサを提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るインバータ装置の概略構成図。
【図２】本発明の第１の実施の形態に係るインバータ装置のプロセッサの機能ブロック図。
【図３】本発明の第１の実施の形態に関して駆動パターンと検出用抵抗に流れる電流との関係図。
【図４】本発明の第１の実施の形態に関してＰＷＭ信号と検出用抵抗に流れる電流との関係図。
【図５】本発明の第１の実施の形態における駆動信号生成演算の機能ブロック図。
【図６】本発明の第１の実施の形態におけるＰＷＭ処理の説明図。
【図７】本発明の第１の実施の形態に関し、搬送波とＰＷＭ信号の関係図。
【図８】本発明の第１の実施の形態におけるＰＷＭ信号とスイッチング素子の駆動と検出用抵抗に流れる電流の関係図。
【図９】本発明の第１の実施の形態に関し、駆動信号の振幅とＰＷＭ信号の関係図。
【図１０】本発明の第２の実施の形態に関し、搬送波の周期とＰＷＭ信号の関係図。
【図１１】本発明の第２の実施の形態に関し、ＰＷＭ周期と電流検出結果の関係図。
【図１２】本発明の第３の実施の形態における電流検出部の回路図。
【図１３】１シャント形のインバータ装置の回路構成図。
【符号の説明】１０　インバータ装置、１４　インバータ回路、２０　検出用抵抗、３６　増幅回路、３８　プロセッサ、Ｑ１〜Ｑ６　スイッチング素子。
【図１】
2004023938.tif 000004
【図２】
2004023938.tif 000005
【図３】
2004023938.tif 000006
【図４】
2004023938.tif 000007
【図５】
2004023938.tif 000008
【図６】
2004023938.tif 000009
【図７】
2004023938.tif 000010
【図８】
2004023938.tif 000011
【図９】
2004023938.tif 000012
【図１０】
2004023938.tif 000013
【図１１】
2004023938.tif 000014
【図１２】
2004023938.tif 000015
【図１３】
2004023938.tif 000016