(57)【要約】【課題】演算精度を低下させることなく回路規模を縮小させた位相回転演算装置を提供することを目的とする。【解決手段】同相成分ＢＩ及び直交成分ＢＱからなる第２の複素信号に基づいてｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を生成する複合三角関数演算器１０及び１１と、ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））に基づいて、第１の複素信号の位相を回転させる位相回転器３０とを備え、各複合三角関数演算器１０，１１が、等間隔でステップ化された各演算結果に予め対応づけられた中間データのいずれかを生成する入力変換処理部１１０と、この中間データに基づいて演算結果を生成する出力変換処理部１１１とを有する。【選択図】          図１
2004172794.tif 000002
【特許請求の範囲】
【請求項１】
同相成分ＢＩ及び直交成分ＢＱからなる複素信号が入力され、その逆正接の余弦データｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））を出力する複合三角関数演算器において、
等間隔でステップ化された各出力データに予め対応づけられた中間データのいずれかを複素信号に基づいて生成する入力変換処理部と、
中間データに基づいてｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））を生成する出力変換処理部とを備えたことを特徴する複合三角関数演算器。
【請求項２】
上記出力変換処理部は、中間データ及びｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））を対応づけたデータテーブルを記憶するデータ記憶手段からなることを特徴とする請求項１に記載の複合三角関数演算器。
【請求項３】
上記データ記憶手段は、ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））の対称性を利用してデータを削減し、中間データを削減後のｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））に対応づけるデータテーブルを記憶することを特徴とする請求項２に記載の複合三角関数演算器。
【請求項４】
同相成分ＢＩ及び直交成分ＢＱからなる複素信号が入力され、その逆正接の正弦データｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を出力する複合三角関数演算器において、
等間隔でステップ化された各出力データに予め対応づけられた中間データのいずれかを複素信号に基づいて生成する入力変換処理部と、
中間データに基づいてｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を生成する出力変換処理部とを備えたことを特徴する複合三角関数演算器。
【請求項５】
上記出力変換処理部は、中間データ及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を対応づけたデータテーブルを記憶するデータ記憶手段からなることを特徴とする請求項４に記載の複合三角関数演算器。
【請求項６】
上記データ記憶手段は、ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の対称性を利用してデータを削減し、中間データを削減後のｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））に対応づけるデータテーブルを記憶することを特徴とする請求項５に記載の複合三角関数演算器。
【請求項７】
上記出力変換処理部は、中間データ及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の絶対値を対応づけたデータテーブルを記憶するデータ記憶手段と、
データ記憶手段から読み出されたｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の絶対値をｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））に変換する符号処理部とを備え、
上記入力変換処理部が、ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の絶対値に対応づけられた中間データ及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の符号データを生成することを特徴とする請求項４に記載の複合三角関数演算器。
【請求項８】
同相成分ＢＩ及び直交成分ＢＱからなる複素信号が入力され、その逆正接の余弦データｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及び逆正接の正弦データｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を出力する複合三角関数演算器において、
それぞれが等間隔でステップ化されたｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））に関し、同一の複素信号から求められる各組合せに予め対応づけられた中間データのいずれかを、入力された複素信号に基づいて生成する入力変換処理部と、
中間データに基づいて、ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を生成する出力変換処理部とを備えたことを特徴する複合三角関数演算器。
【請求項９】
上記出力変換処理部は、中間データ及びｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））を対応づけたデータテーブルを記憶する第１データ記憶手段と、
中間データ及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を対応づけたデータテーブルを記憶する第２データ記憶手段とを備えたことを特徴する請求項８に記載の複合三角関数演算器。
【請求項１０】
上記出力変換処理部は、ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））の対称性を利用してデータを削減し、中間データ及び削減後のｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））を対応づけたデータテーブルを記憶する第１データ記憶手段と、
中間データ及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の絶対値を対応づけたデータテーブルを記憶する第２データ記憶手段と、
第２データ記憶手段から読み出されたｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の絶対値をｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））に変換する符号処理部とを備え、
上記入力変換処理部が、ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の絶対値及びｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））の組合せに対応づけられた中間データ、並びに、ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の符号データを生成することを特徴とする請求項８に記載の複合三角関数演算器。
【請求項１１】
上記第１データ記憶手段及び第２データ記憶手段が、中間データにｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の絶対値及びｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））の組合せを対応づける際、両者の交点に関する対称性を利用してデータを削減したデータテーブルをそれぞれ記憶し、
上記出力変換処理部は、第１データ記憶手段及び第２データ記憶手段のいずれかの出力をｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））として選択する第１切替手段と、
第１データ記憶手段及び第２データ記憶手段のいずれかの出力をｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の絶対値として選択する第２切替手段とを備えたことを特徴とする請求項１０に記載の複合三角関数演算器。
【請求項１２】
上記第１データ記憶手段及び第２データ記憶手段が、中間データにｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の絶対値及びｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））の組合せを対応づける際、ビット反転により一致するデータを削減したデータテーブルをそれぞれ記憶し、
上記出力変換処理部は、ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））の絶対値の全ビットを反転させる第１ビット反転手段と、
ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の絶対値の全ビットを反転させる第２ビット反転手段とを備えることを特徴とする請求項１１に記載の複合三角関数演算器。
【請求項１３】
同相成分ＢＩ及び直交成分ＢＱからなる第２の複素信号に基づいて、同相成分ＡＩ及び直交成分ＡＱからなる第１の複素信号の位相回転を行う位相回転演算装置において、
第２の複素信号の逆正接の余弦データｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））を生成する第１複合三角関数演算器と、
第２の複素信号の逆正接の正弦データｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を生成する第２複合三角関数演算器と、
ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））に基づいて、第１の複素信号の位相を回転させる位相回転器とを備え、
第１複合三角関数演算器が、第２の複素信号に基づいて、等間隔でステップ化された各演算結果に予め対応づけられた中間データのいずれかを生成する入力変換処理部と、この中間データに基づいてｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））を生成する出力変換処理部とを有し、
第２複合三角関数演算器が、第２の複素信号に基づいて、等間隔でステップ化された各演算結果に予め対応づけられた中間データのいずれかを生成する入力変換処理部と、この中間データに基づいてｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））を生成する出力変換処理部とを有することを特徴とする位相回転演算装置。
【請求項１４】
上記第１出力変換処理部は、中間データ及びｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））を対応づけたデータテーブルを記憶するデータ記憶手段からなり、
上記第２出力変換処理部は、中間データ及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を対応づけたデータテーブルを記憶するデータ記憶手段からなることを特徴とする請求項１３に記載の位相回転演算装置。
【請求項１５】
上記位相回転器は、第２の複素信号の同相成分ＡＩ及び第１複合三角関数演算器の出力データｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））の乗算を行う第１の乗算器と、
第２の複素信号の直交成分ＡＱ及び第１複合三角関数演算器の出力データｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））の乗算を行う第２の乗算器と、
第２の複素信号の同相成分ＡＩ及び第２複合三角関数演算器の出力データｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の乗算を行う第３の乗算器と、
第２の複素信号の直交成分ＡＱ及び第２複合三角関数演算器の出力データｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の乗算を行う第４の乗算器と、
第１の乗算器の出力データＡＩｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及び第４の乗算器の出力データＡＱｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の差を求める減算器と、
第２の乗算器の出力データＡＱｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及び第３の乗算器の出力データＡＩｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の和を求める加算器とを備えたことを特徴とする請求項１３に記載の位相回転演算装置。
【請求項１６】
同相成分ＢＩ及び直交成分ＢＱからなる第２の複素信号に基づいて、同相成分ＡＩ及び直交成分ＡＱからなる第１の複素信号の位相回転を行う位相回転演算装置において、
第２の複素信号の逆正接の余弦データｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及び逆正接の正弦データｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を生成する複合三角関数演算器と、
ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））に基づいて、第１の複素信号の位相を回転させる位相回転器とを備え、
複合三角関数演算器は、それぞれが等間隔でステップ化されたｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））に関し、同一の複素信号から求められる各組合せに予め対応づけられた中間データのいずれかを第２の複素信号に基づいて生成する入力変換処理部と、この中間データに基づいてｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を生成する出力変換処理部とを有することを特徴とする位相回転演算装置。
【請求項１７】
上記出力変換処理部は、中間データ及びｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））を対応づけたデータテーブルを記憶する第１データ記憶手段と、
中間データ及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を対応づけたデータテーブルを記憶する第２データ記憶手段とを備えたことを特徴する請求項１６に記載の位相回転演算装置。
【請求項１８】
同相成分ＢＩ及び直交成分ＢＱからなる第２の複素信号に基づいて、同相成分ＡＩ及び直交成分ＡＱからなる第１の複素信号の位相回転を行う位相回転演算装置において、
ＡＩｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））、ＡＱｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））、ＡＩｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））及びＡＱｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））をそれぞれ生成する第１乃至第４複合三角関数乗算器とを備え、
各複合三角関数乗算器が、第２の複素信号に基づいて、等間隔でステップ化された各ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））又はＡＱｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））に予め対応づけられた中間データのいずれかを生成する入力変換処理部と、この中間データ及び第１の複素信号に基づいて演算結果を生成する出力変換処理部とをそれぞれ有することを特徴する位相回転演算装置。
【請求項１９】
上記の各複合三角関数乗算器の出力変換処理部が、中間データ及び演算結果を対応づけたデータテーブルを記憶するデータ記憶手段からなることを特徴とする請求項１８に記載の位相回転演算装置。
【請求項２０】
同相成分ＢＩ及び直交成分ＢＱからなる第２の複素信号に基づいて、同相成分ＡＩ及び直交成分ＡＱからなる第１の複素信号の位相回転を行う位相回転演算装置において、
ＡＩｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びＡＩｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を生成する第１複合三角関数乗算器と、
ＡＱｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びＡＱｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を生成する第２複合三角関数乗算器とを備え、
第１複合三角関数乗算器が、同一の複素信号から求められるステップ化されたｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の各組合せに予め対応づけられた中間データのいずれかを第２の複素信号に基づいて生成する入力変換処理部と、
この中間データ及び第１の複素信号の同相成分ＡＩに基づいてＡＩｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びＡＩｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を生成する出力変換処理部とを有し、
第２複合三角関数乗算器が、同一の複素信号から求められるステップ化されたｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の各組合せに予め対応づけられた中間データのいずれかを第２の複素信号に基づいて生成する入力変換処理部と、
この中間データ及び第１の複素信号に基づいてＡＱｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びＡＱｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を生成する出力変換処理部とを有することを特徴する位相回転演算装置。
【請求項２１】
第１複合三角関数乗算器の出力変換処理部が、中間データ及び第１の複素信号の同相成分ＡＩと演算結果とを対応づけたデータテーブルを記憶するデータ記憶手段からなり、
第２複合三角関数乗算器の出力変換処理部が、中間データ及び第１の複素信号の直交成分ＡＱと演算結果とを対応づけたデータテーブルを記憶するデータ記憶手段からなることを特徴とする請求項２０に記載の位相回転演算装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複合三角関数演算器及び位相回転演算装置に係り、さらに詳しくは、同相成分及び直交成分からなる複素信号に基づいて、その逆正接の余弦データ、正弦データを求める複合三角関数演算器、並びに、これを用いた位相回転演算装置等に関する。
【０００２】
【従来の技術】
まず初めに、複素数を表す信号（複素信号）に対する位相回転操作について説明する。複素数は、一般に振幅及び位相により特定されるため、複素信号Ａの振幅をｒ１、位相（実軸となす角度）をθ１とし、純虚数をｊとすれば、この複素信号Ａは式（１）のように表わされる。
Ａ＝ｒ１・ｅｊθ１    （１）
【０００３】
複素信号Ａの位相θ１をθ２だけ回転させて、位相θ３＝θ１＋θ２、振幅ｒ３＝ｒ１・ｒ２の出力信号Ｃを得るためには、位相θ２、振幅ｒ２の複素信号Ｂとの乗算を行えばよい。すなわち、複素信号Ｂ及びＣは、式（２）〜（４）のように表わされる。
2004172794.tif 000003
【０００４】
複素数を直接演算できる集積回路は実現できないため、デジタル信号としての複素信号は、通常、同相成分（実部）及び直交成分（虚部）からなる２次元データとして表される。すなわち、複素信号Ａ，Ｂ，Ｃは、それぞれの同相成分をＡＩ，ＢＩ，ＣＩとし、それぞれの直交成分をＡＱ，ＢＱ，ＣＱとすれば、式（５）〜（７）のように表される。
Ａ≡ＡＩ＋ｊＡＱ    （５）
Ｂ≡ＢＩ＋ｊＢＱ    （６）
Ｃ≡ＣＩ＋ｊＣＱ    （７）
【０００５】
式（４）のＡとＢの項に式（５）及び（６）を代入して展開し、同相成分と直交成分を整理すれば式（８）となる。この式（８）及び（７）の右辺同士を比較すれば、複素信号Ｃの同相成分ＣＩと直交成分ＣＱは、それぞれ式（９）及び（１０）のように表すことができる。
2004172794.tif 000004
【０００６】
図２４は、従来の位相回転演算装置として第１の構成例を示したブロック図である（例えば、特許文献１参照）。この位相回転演算装置３０は、４個の乗算器３０１〜３０４、減算器３０５及び加算器３０６により構成され、入力信号Ａ及び位相回転信号Ｂが入力され、入力信号Ａの位相を位相回転信号Ｂの位相分だけ回転させた出力信号Ｃが出力される。
【０００７】
この位相回転演算装置３０では、式（９）及び（１０）の数式通りに４回の乗算と２回の加減算を行って出力信号Ｃを生成している。すなわち、乗算器３０１〜３０４において、入力信号Ａ及び位相回転信号Ｂの同相成分及び直交成分の各組合せＡＩ・ＢＩ，ＡＱ・ＢＩ，ＡＩ・ＢＱ，ＡＱ・ＢＱを求め、減算器３０５において出力信号Ｃの同相成分ＡＩ・ＢＩ−ＡＱ・ＢＱを求め、加算器３０６において出力信号Ｃの直交成分ＡＩ・ＢＩ＋ＡＱ・ＢＱを求めている。
【０００８】
復調器において周波数ずれや位相ずれを補正する場合であれば、入力信号Ａの振幅ｒ１を変化させることなく位相回転を行うことが望ましい。このため、位相回転信号Ｂは予め正規化された複素信号（すなわち振幅ｒ２＝１）にしておく必要がある。その一方で、図２４の位相回転演算装置は、入力信号Ａに対し、任意の振幅ｒ２を持った位相回転信号Ｂを乗算する能力を有しており、位相回転演算装置というよりは複素乗算器と呼ぶ方がより相応しい回路である。
【０００９】
つまり、入力信号Ａの位相回転操作を目的として用いる場合、この位相回転演算装置３０は、位相回転信号Ｂを正規化するための付加的な回路を必要とする一方、乗算器としての過剰な能力を備えており、回路規模を削減するための改良の余地がある。
【００１０】
さらに、乗算器をデジタル回路で実現する場合、一般に、その回路規模が大きなものとなり、その消費電力も大きなものとなる。従って、この様なデジタル位相回転演算装置を復調器に組み込んだ場合、当該復調器の回路規模と消費電力も大きなものとなる。このため、できるだけ乗算器の少ない回路構成とすることが、回路規模の小型化と消費電力の低減化の点で重要である。
【００１１】
例えば、回転させる角度（位相回転量）がある程度限定されている場合であれば、４つの乗算器３０１〜３０４はデータテーブルによって実現することができる。この場合、乗算器３０１〜３０４をＲＯＭ化することにより、位相回転演算装置の回路規模と消費電力も小さくすることができる。
【００１２】
図２５は、従来の位相回転演算装置として第２の構成例を示したブロック図である（例えば、特許文献２参照）。この位相回転演算装置３１は、図２４の位相回転演算装置３０にｃｏｓ発生器３１０と、ｓｉｎ発生器３１１を追加し、位相回転量として角度θ２が入力される。この角度θ２は、ｃｏｓ発生器３１０及びｓｉｎ発生器３１１においてｃｏｓθ２及びｓｉｎθ２へ変換され、乗算器３０１〜３０４へ入力される。
【００１３】
位相回転量が位相角データとして与えられるということは、図２４の位相回転演算装置３０における位相回転信号Ｂに振幅情報が含まれず、位相回転信号Ｂの振幅ｒ２が定数であることを意味する。
【００１４】
正規化された複素数の同相成分及び直交成分は、それぞれ三角関数を用いて表すことができ、振幅ｒ２＝１、位相θ２の位相回転信号Ｂの場合、同相成分ＢＩはｃｏｓθ２、直交成分ＢＱはｓｉｎθ２となる。従って、正規化された位相回転信号Ｂは式（６’）のように表される。
2004172794.tif 000005
【００１５】
入力信号Ａ及び出力信号Ｃは、図２４の位相回転演算装置３０の場合と同様の複素信号であるから、それぞれ式（５）及び（７）を用いることができる。式（４）のＡ及びＢの項に式（５）及び（６’）を代入して展開し、同相成分と直交成分を整理すると、式（８）に対応する式（８’）が得られる。
Ｃ＝（ＡＩｃｏｓθ２−ＡＱｓｉｎθ２）＋ｊ（ＡＱｃｏｓθ２＋ＡＩｓｉｎθ２）    （８’）
【００１６】
式（８’）及び（７）の右辺同士を比較すると、式（９）及び（１０）に対応する式（９’）及び（１０’）が得られる。すなわち、出力信号Ｃの同相成分ＣＩと直交成分ＣＱはそれぞれ式（９’）及び（１０’）のように表される。
ＣＩ＝ＡＩｃｏｓθ２−ＡＱｓｉｎθ２    （９’）
ＣＱ＝ＡＱｃｏｓθ２＋ＡＩｓｉｎθ２    （１０’）
【００１７】
図２５の位相回転演算装置３１は、式（９’）及び（１０’）を数式通りに実現した例である。この位相回転演算装置３１では、位相回転量が角度θ２で与えられるため、θ２からｓｉｎθ２及びｃｏｓθ２を生成するｃｏｓ発生器３１０及びｓｉｎ発生器３１１が必要となる。必要とされている精度が限定されていれば、これらの三角関数発生器３１０，３１１は、ＲＯＭなどに記憶させたデータテーブルによって実現することができる。
【００１８】
ｓｉｎθ２，ｃｏｓθ２は、それぞれ図２４におけるＢＱ，ＢＩに相当することから、図２５は、位相回転信号Ｂとして、振幅ｒ２＝１、位相θ２の規格化された信号が入力された場合と考えることができる。従って、出力信号Ｃの振幅ｒ３は入力信号Ａの振幅ｒ１に等しくなり、位相回転演算装置３１における処理は、入力信号Ａを複素平面上で回転させる操作に相当する。
【００１９】
乗算器３０１〜３０４は、位相回転演算装置３０と同様、任意の振幅を持った位相回転信号を乗じる能力を有しており、乗算器としての過剰な能力を備えており、回路規模を削減するための改良の余地がある。また、位相回転量として、角度θ２ではなく位相回転信号Ｂが与えられる場合であれば、位相回転信号Ｂを予め角度θ２に変換しておく必要があり、付加的な回路を必要としている。
【００２０】
図２６は、従来の位相回転演算装置として第３の構成例を示したブロック図である（例えば、特許文献２参照）。この位相回転演算装置３２は、三角関数乗算部３２１〜３２４、減算器３０５及び加算器３０６により構成され、位相回転量として角度θ２が入力される。
【００２１】
三角関数乗算部３２１は、図２５の位相回転装置３１におけるｃｏｓ発生器３１０及び乗算器３０１を一体化したものとして構成される。同様にして、三角関数乗算部３２２はｃｏｓ発生器３１０及び乗算器３０２を、三角関数乗算部３２３はｓｉｎ発生器３１１及び乗算器３０３を、三角関数乗算部３２４はｓｉｎ発生器３１１及び乗算器３０４を一体化したものとして構成される。従って、三角関数乗算部３２１はＡＩｃｏｓθ２を、三角関数乗算部３２２はＡＱｃｏｓθ２を、三角関数乗算部３２３はＡＩｓｉｎθ２を、三角関数乗算部３２４はＡＱｓｉｎθ２を出力する。
【００２２】
復調器における位相回転信号の精度は、通常、ある程度限定されている。位相回転演算装置３２では、位相回転量を示す角度θ２の値が限定的であることを利用して、実質的に乗算器をなくし、乗算をＲＯＭにより実現することができる。この場合も、図２５の位相回転演算装置３１の場合と同様、出力信号の振幅ｒ３は入力信号の振幅ｒ１に等しくなり、位相回転演算装置３２における処理は、入力信号Ａを複素平面上で回転させる操作に相当する。
【００２３】
図２７は、従来の位相回転演算装置として第４の構成例を示したブロック図である（例えば、特許文献１参照）。この位相回転演算装置３３は、ａｔａｎ発生器３３１と３３２、加算器３３３、ｃｏｓ発生器３３４及びｓｉｎ発生器３３５により構成され、入力信号Ａ及び位相回転信号Ｂをそれぞれ位相角θ１とθ２に変換した後、位相角θ３＝θ１＋θ２を求めて出力信号Ｃを生成している。
【００２４】
入力信号Ａを三角関数を用いて表せば、式（５’）となる。すなわち、式（１１）及び（１２）に示す通り、ｒ１ｃｏｓθ１がＡの同相成分ＡＩであり、ｒ１ｓｉｎθ１がＡの直交成分ＡＱである。
2004172794.tif 000006
【００２５】
同相成分と直交成分の比ＡＱ／ＡＩは位相角の正接ｔａｎθ１であるから、入力信号Ａが同相成分ＡＩ及び直交成分ＡＱで与えられた場合、その位相θ１は逆正接（ａｔａｎ）関数を用いた式（１３）により求めることができる。全く同様にして、位相回転信号Ｂの位相θ２は式（１４）により求めることができる。
θ１＝ａｔａｎ（ＡＱ／ＡＩ）    （１３）
θ２＝ａｔａｎ（ＢＱ／ＢＩ）    （１４）
【００２６】
式（１３）及び（１４）から出力信号Ｃの位相θ３は式（１５）により求めることができる。
2004172794.tif 000007
【００２７】
一方、出力信号Ｃを三角関数を用いて表すと式（７’）となる。すなわち、ｒ３ｃｏｓθ３がＣの同相成分ＣＩであり、ｒ３ｓｉｎθ３がＣの直交成分ＣＱであるから、出力信号Ｃは、式（１６）及び（１７）によって求めることができる。
2004172794.tif 000008
【００２８】
式（１３）及び（１４）により、入力信号Ａ及び位相回転信号Ｂをそれぞれθ１，θ２へ変換した時点において、これらの信号の振幅情報ｒ１，ｒ２は失われている。このため、出力信号Ｃの振幅ｒ３＝ｒ２にしたい場合には、別途、入力信号Ａのｒ２を求めて、同相成分ＣＩ及び直交成分ＣＱに対し乗算しなければならない。
【００２９】
図２７の位相回転演算装置３３は、ｒ３＝１として式（１５）〜（１７）を実現した例である。ａｔａｎ発生器３３１は、逆正接関数のデータテーブルを記憶したＲＯＭからなり、入力信号Ａの同相成分ＡＩ及び直交成分ＡＱがアドレス入力され、これらの組合せに予め対応づけられた逆正接データａｔａｎ（ＡＱ／ＡＩ）を出力する。また、ａｔａｎ発生器３３２も逆正接関数のデータテーブルを記憶したＲＯＭからなり、位相回転信号Ｂの同相成分ＢＩ及び直交成分ＢＱがアドレス入力され、これらの組合せに予め対応づけられた逆正接データａｔａｎ（ＢＱ／ＢＩ）を出力する。
【００３０】
加算器３３３は、ａｔａｎ発生器３３１からのａｔａｎ（ＡＱ／ＡＩ）及びａｔａｎ発生器３３２からのａｔａｎ（ＢＱ／ＢＩ）を加算している。すなわち、入力信号Ａの位相θ１と、位相回転信号Ｂの位相θ２とを加算して、出力信号Ｃの位相θ３を生成している。
【００３１】
ｃｏｓ発生器３３４は、余弦関数のデータテーブルを記憶したＲＯＭからなり、加算器３３３の出力位相θ３がアドレス入力され、その余弦データｃｏｓθ３を出力する。また、ｓｉｎ発生器３３５は、正弦関数のデータテーブルを記憶したＲＯＭからなり、加算器３３３の出力位相θ３がアドレス入力され、その正弦関数ｓｉｎθ３を出力する。この様にして、正規化された出力信号Ｃの同相成分ＣＩ及び直交成分ＣＱがｃｏｓ発生器３３４及びｓｉｎ発生器３３５で生成される。
【００３２】
位相回転演算装置３３の場合、入力信号Ａの振幅ｒ１と位相回転信号Ｂの振幅ｒ２は、出力信号Ｃへは反映されないため、入力信号Ａも位相回転信号Ｂも正規化されている必要はない。図２４の位相回転演算装置３０と比較すれば、入力信号Ａ及び位相回転信号Ｂがともに複素信号として与えられる点で共通するが、位相回転演算装置３０では出力信号Ｃとして任意の振幅の信号を出力できるのに対し、位相回転演算装置３３では、出力信号Ｃの振幅が必然的に一定となる点で異なる。
【００３３】
なお、ａｔａｎ発生器３３１および３３２は任意角を生成できるような、いわゆるＣＯＲＤＩＣ（ｃｏｏｒｄｉｎａｔｅ  ｒｏｔａｔｉｏｎ  ｄｉｇｉｔａｌ  ｃｏｍｐｕｔｅｒ  ａｌｇｏｒｉｔｈｍ）回路で構成してもよい。
【００３４】
図２７の位相回転演算装置３３は、位相回転信号Ｂの位相に基づいて入力信号Ａの位相を回転させるというよりは、むしろ入力信号Ａの位相角θ１と位相回転信号Ｂの位相角θ２を合成し、新たな位相角θ３＝θ１＋θ２を持った正規化信号Ｃ＝ｃｏｓθ３＋ｊｓｉｎθ３を生成する回路であると捉えた方がよく、位相回転演算装置というよりは位相合成器と呼ぶ方がより適切である。
【００３５】
ここで、デジタルデータ伝送システムの受信装置における周波数ずれや位相ずれを補正するためのデジタル２次元信号の位相回転演算装置について検討する。この種の位相回転演算装置では、入力信号Ａ及び位相回転信号Ｂが、ともに２次元データ（同相成分及び直交成分からなる複素信号）として入力され、入力信号Ａの振幅ｒ１は必ずしも規格化されていない。また、出力信号Ｃの振幅ｒ３は入力信号Ａの振幅ｒ１と同じでなければならない。
【００３６】
従って、図２４の位相回転演算装置３０を用いる場合には、複素信号としての位相回転信号Ｂをあらかじめ規格化しておく必要があり、ａｔａｎ変換器を用いて一旦、θ２に変換する必要がある。また、図２５及び図２６の位相回転演算装置３１、３２では、位相角θ２を入力としているため、やはりａｔａｎ発生器を用いて、複素信号として位相回転信号Ｂを位相角θ２に変換する必要がある。
【００３７】
図２８は、この様なデジタルデータ伝送システムの受信装置に適用可能な従来の位相回転演算装置の構成を示したブロック図である。この位相回転演算装置は、図２５の位相回転演算装置３１に図２８のａｔａｎ発生器３３２を加えて構成される。ａｔａｎ発生器３３２は、同相成分ＢＩ及び直交成分ＢＱからなる位相回転信号Ｂをその位相角θ２に変換し、ｃｏｓ発生器３１０及びｓｉｎ発生器３１１に入力している。なお、ｃｏｓ発生器３１０と乗算器３０１，３０２をそれぞれ一体化し、ｓｉｎ発生器３１１と乗算器３０３，３０４をそれぞれ一体化すれば、三角関数乗算器３２１〜３２４とすることができることは上述した通りである。
【００３８】
【特許文献１】
特開平５−１２９８９３号公報（段落０００２〜０００３、段落００１９〜００２８、図２、図１０）
【特許文献２】
特開平１１−１７７５６号公報（段落０００２、段落００１６〜００２１、図２、図７）
【００３９】
【発明が解決しようとする課題】
上述した通り、デジタルデータ伝送システムの受信装置等において使用される位相回転装置の場合、入力信号Ａの振幅ｒ１を変化させることなく、周波数ずれや位相ずれを補正する必要があり、入力信号Ａに正規化された位相回転信号Ｂを乗じる必要がある。このため、図２８の位相回転演算装置３４では、正規化されていない位相回転信号Ｂをａｔａｎ発生器３３２に入力し、一旦、位相角情報θ２に変換して正規化された位相回転信号を生成している。
【００４０】
しかしながらａｔａｎ発生器は一般に回路構成が複雑であり、回路規模が大きい。このため、回路規模の大きな乗算器３０１〜３０４に加えて、ａｔａｎ発生器３３２を用いる位相回転演算装置３４は、回路規模が大きくなってしまうという難点があった。
【００４１】
本発明は、この様な事情に鑑みてなされたものであり、演算精度を低下させることなく回路規模を縮小させた複合三角関数演算器を提供することを目的とする。また、演算精度を低下させることなく回路規模を縮小させた位相回転演算装置を提供することを目的とする。
【００４２】
【課題を解決するための手段】
【００４３】
本発明による複合三角関数演算器は、同相成分ＢＩ及び直交成分ＢＱからなる複素信号が入力され、その逆正接の余弦データｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））を出力する複合三角関数演算器であって、等間隔でステップ化された出力データに予め対応づけられた中間データを複素信号に基づいて生成する入力変換処理部と、中間データに基づいて、逆正接の余弦データを生成する出力変換処理部とを備えて構成される。
【００４４】
複合三角関数演算器から出力される各データは、ステップ間隔が等しくなるように予めステップ化され、中間データは、これらのいずれかの出力データに予め対応づけられている。出力変換処理部は、この中間データを出力データ、すなわち、逆正接の余弦データｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））に変換している。
【００４５】
この様にして、ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））を等間隔でステップ化することにより、出力精度を低下させることなく、出力変換処理部の回路規模を縮小し、複合三角関数演算器の回路規模を縮小させることができる。例えば、出力変換処理部をＲＯＭにより実現する場合、等間隔でステップ化されたｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））を中間データに対応づけてＲＯＭに記憶させることにより、出力データの精度を低下させることなく、ＲＯＭ容量を低減することができる。
【００４６】
また、本発明による複合三角関数演算器は、同相成分ＢＩ及び直交成分ＢＱからなる複素信号が入力され、その逆正接の正弦データｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を出力する複合三角関数演算器であって、等間隔でステップ化された出力データに予め対応づけられた中間データを複素信号に基づいて生成する入力変換処理部と、中間データに基づいて、逆正接の余弦データを生成する出力変換処理部とを備えて構成される。
【００４７】
この様な構成により、ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））の場合と同様、ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を等間隔でステップ化することにより、出力精度を低下させることなく、出力変換処理部の回路規模を縮小し、複合三角関数演算器の回路規模を縮小させることができる。
【００４８】
また、本発明による複合三角関数演算器は、同相成分ＢＩ及び直交成分ＢＱからなる複素信号が入力され、その逆正接の余弦データｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及び逆正接の正弦データｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を出力する複合三角関数演算器であって、それぞれが等間隔でステップ化されたｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））に関し、同一の複素信号から求められる各組合せに予め対応づけられた中間データのいずれかを、入力された複素信号に基づいて生成する入力変換処理部と、中間データに基づいて、ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を生成する出力変換処理部とを備えて構成される。
【００４９】
入力変換処理部が、ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の各組合せに対応する中間データを生成することにより、１つの入力変換処理部により、ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を生成することができ、回路規模を縮小することができる。
【００５０】
また、本発明による位相回転演算装置は、同相成分ＢＩ及び直交成分ＢＱからなる第２の複素信号に基づいて、同相成分ＡＩ及び直交成分ＡＱからなる第１の複素信号の位相回転を行う位相回転演算装置であって、ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））を生成する上記複合三角関数演算器と、ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を生成する上記複合三角関数演算器と、ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））に基づいて、第１の複素信号の位相を回転させる位相回転器とを備えて構成される。
【００５１】
この様な構成により、演算精度を低下させることなく、複合三角関数演算器の回路規模を縮小し、位相回転演算装置の回路規模を縮小させることができる。
【００５２】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１による位相回転演算装置の一構成例を示したブロック図である。この位相回転演算装置１は、乗算器３０１〜３０４と、減算器３０５と、加算器３０６と、複合三角関数演算器１０及び１１により構成される。また、複素信号の入力端子２１〜２４と、複素信号の出力端子２５及び２６を有している。
【００５３】
この位相回転演算装置１は、任意の振幅ｒ１を有する位相θ１の入力信号Ａと、正規化されていない振幅ｒ２を有する位相θ２の位相回転信号Ｂが入力され、入力信号Ａの位相を複素平面上でθ２だけ回転させた出力信号Ｃを出力する。すなわち、出力信号Ｃは、振幅ｒ３がｒ１に等しく、位相θ３がθ１＋θ２に等しい複素信号である。
【００５４】
入力信号Ａの同相成分ＡＩ及び直交成分ＡＱは、それぞれ入力端子２１及び２２から入力され、位相回転信号Ｂの同相成分ＢＩ及び直交成分ＢＱは、それぞれ入力端子２３及び２４から入力され、出力信号Ｃの同相成分ＣＩ及び直交成分ＣＱは、それぞれ出力端子２５及び２６から出力される。
【００５５】
複合三角関数演算器１０は、位相回転信号Ｂに基づいて、その逆正接の余弦データｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））を生成する演算器であり、従来の位相回転演算装置３４（図２８）と比較すれば、ａｔａｎ発生器３３２及びｃｏｓ発生器３１０が一体化されたものである。この複合三角関数演算器１０は、演算結果ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））を予めステップ化して得られた各データを記憶する記憶手段を備え、同相成分ＢＩ及び直交成分ＢＱに基づいて、いずれかのデータを出力する。
【００５６】
また、複合三角関数演算器１１は、位相回転信号Ｂに基づいて、その逆正接の正弦データｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を生成する演算器であり、従来の位相回転演算装置３４（図２８）と比較すれば、ａｔａｎ発生器３３２及びｓｉｎ発生器３１１が一体化されたものである。この複合三角関数演算器１１は、演算結果ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を予めステップ化して得られた各データを記憶する記憶手段を備え、同相成分ＢＩ及び直交成分ＢＱに基づいて、いずれかのデータを出力する。
【００５７】
入力端子２３及び２４から入力された位相回転信号Ｂは、これらの複合三角関数演算器１０及び１１において、ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））に変換される。このとき、一旦、位相θ２に変換されることなくｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））に変換され、乗算器３０１〜３０４へ供給される。ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））は、それぞれｃｏｓθ２及びｓｉｎθ２に相当するため、乗算器３０１〜３０４、減算器３０５及び加算器３０６における動作は、従来の位相回転演算装置３１の場合と全く同様である。
【００５８】
すなわち、乗算器３０１〜３０４において、入力信号Ａ及び正規化された位相回転信号Ｂについて、互いの同相成分及び直交成分の各組合せＡＩｃｏｓθ２，ＡＱｃｏｓθ２，ＡＩｓｉｎθ２，ＡＱｓｉｎθ２が求められる。そして、減算器３０５において出力信号Ｃの同相成分ＣＩ＝ＡＩｃｏｓθ２−ＡＱｓｉｎθ２が求められ、加算器３０６において出力信号Ｃの直交成分ＣＱ＝ＡＩｃｏｓθ２＋ＡＱｓｉｎθ２が求められる。
【００５９】
図２は、図１の複合三角関数演算器１０の一構成例を示した図である。この複合三角関数演算器１０は、入力変換処理部１００及び出力変換処理部１０１により構成される。入力された同相成分ＢＩ及び直交成分ＢＱは、入力変換処理部１００において、一旦、中間データに変換された後、出力変換処理部１０１において中間データからｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））に変換される。
【００６０】
中間データは、ステップ化された各出力データに対応づけられたデータである。入力変換処理部１００は、同相成分ＢＩ及び直交成分ＢＱに基づいて、中間データを生成している。例えば、ＢＩ／ＢＱを求める除算器と、除算結果を複数の閾値と比較するコンパレータ、あるいは、同相成分ＢＩ及び直交成分ＢＱをそれぞれ複数の閾値と比較するコンパレータによって構成することができる。
【００６１】
出力変換処理部１０１は、これらの中間データを各出力データに対応づけたデータテーブルを記憶する記憶手段、例えばＲＯＭからなる。すなわち、演算結果ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））の全範囲を等間隔にステップ化して得られた各データを記憶し、中間データがアドレスとして入力されると、当該中間データに予め対応づけられたｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））を出力する。
【００６２】
図３は、図１の複合三角関数演算器１１の一構成例を示した図である。この複合三角関数演算器１１は、入力変換処理部１１０及び出力変換処理部１１１により構成される。入力された同相成分ＢＩ及び直交成分ＢＱは、入力変換処理部１１０において、一旦、中間データに変換された後、出力変換処理部１１１において中間データからｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））に変換される。
【００６３】
中間データは、ステップ化された各出力データに対応づけられたデータである。入力変換処理部１１０は、同相成分ＢＩ及び直交成分ＢＱに基づいて、中間データを生成している。出力変換処理部１１１は、これらの中間データを各出力データに対応づけたデータテーブルを保持するＲＯＭからなる。すなわち、演算結果のｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の全範囲を等間隔にステップ化して得られた各データを記憶し、中間データがアドレスとして入力されると、当該中間データに予め対応づけられたｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を出力する。
【００６４】
図４は、複合三角関数ｃｏｓ（ａｔａｎｘ）及びｓｉｎ（ａｔａｎｘ）についての説明図である。図中の（ａ）には、横軸にｘ、縦軸にθ２をとって、逆正接関数θ２＝ａｔａｎｘのグラフが示されている。この図に示す通り、全てのｘの値に対してθ２＝ａｔａｎｘは−π／２≦θ２≦π／２の範囲で変化する。
【００６５】
図中の（ｂ）には、横軸にｘ、縦軸にｙをとって、ｙ＝ｓｉｎｘ及びｙ＝ｓｉｎ（ａｔａｎｘ）のグラフが示されている。同様にして、図中の（ｃ）には、ｙ＝ｃｏｓｘ及びｙ＝ｃｏｓ（ａｔａｎｘ）のグラフが示されている。−π／２≦ａｔａｎｘ≦π／２であるから、ｙ＝ｓｉｎ（ａｔａｎｘ）及びｙ＝ｃｏｓ（ａｔａｎｘ）は、全てのｘに対して、いずれも−１≦ｙ≦＋１の範囲を変化する。
【００６６】
このため、最終的に必要な値の精度が決まっているならば、ｙ＝ｃｏｓｘ及びｙ＝ｃｏｓ（ａｔａｎｘ）について、値ｙをステップ化した場合における値ｙの個数（ステップ数）は同じになる。同様にして、ｙ＝ｓｉｎｘ及びｙ＝ｓｉｎ（ａｔａｎｘ）についても、値ｙをステップ化した場合における値ｙの個数（ステップ数）は同じになる。
【００６７】
つまり、値ｙをステップ化してＲＯＭに格納する場合、三角関数ｙ＝ｃｏｓｘ及び複合三角関数ｙ＝ｃｏｓ（ａｔａｎｘ）のいずれであっても必要とされるワード数は同じである。また、必要とされるワード長も同じであるから、両者で必要とされる回路規模は等しくなる。ｙ＝ｓｉｎｘ及びｙ＝ｓｉｎ（ａｔａｎｘ）についても全く同様である。結局、従来の位相回転演算装置３４（図２８）の様に、位相回転信号Ｂの位相θ２を一旦導出する必要はないことがわかる。
【００６８】
図５は、複合三角関数演算器１０及び１１におけるステップ化されたｃｏｓ（ａｔａｎｘ）及びｓｉｎ（ａｔａｎｘ）の一例を示した説明図である。図中の５１はｙ＝ｃｏｓ（ａｔａｎｘ）、５２はステップ化されたｙ＝ｃｏｓ（ａｔａｎｘ）、５３はｙ＝ｓｉｎ（ａｔａｎｘ）、５４はステップ化されたｙ＝ｓｉｎ（ａｔａｎｘ）を示している。
【００６９】
説明の都合上、ここでは、ｃｏｓ（ａｔａｎｘ）が等間隔となるように４つの値にステップ化され、ｃｏｓ（ａｔａｎｘ）は、近似値としてｙ＝０，ｙ＝０．２５，ｙ＝０．５，ｙ＝０．７５のいずれかが用いられるものとする。また、ｓｉｎ（ａｔａｎｘ）  が等間隔となるように７つの値にステップ化され、ｓｉｎ（ａｔａｎｘ）は、近似値としてｙ＝０，ｙ＝０．２５，ｙ＝０．５，ｙ＝０．７５，ｙ＝−０．２５，ｙ＝−０．５，ｙ＝−０．７５のいずれかが用いられるものとする。
【００７０】
上記の各値ｙは２の補数表示された符号付きの固定小数点数として、ＲＯＭに格納されているものとする。符号付きの２の補数は、一般に、最上位ビットが符号を表し、その他のビットが絶対値を表している。従って、符号付きの２の補数で表示されたｎビットデータの値ｙは、最上位ビットから数えてｊ番目のビットをＢ［ｊ］とすると、式（１８）で表される。
【数１】
2004172794.tif 000009
【００７１】
図６は、本明細書で用いる数値表現について説明した説明図であり、上記２の補数表示と、１０進数表示と、本明細書における代表表示との関係を示した図である。符号付きの２の補数表示０００，００１，０１０，０１１，１００，１０１，１１０，１１１を、それぞれＮ０，Ｎ１，Ｎ２，Ｎ３，−Ｎ４，−Ｎ３，−Ｎ２，−Ｎ１と表すことにする。
【００７２】
図７は、複合三角関数演算器１０及び１１内のＲＯＭに保持されているデータテーブルの一例を示した図である。図中の（ａ）には、ｃｏｓ（ａｔａｎｘ）を記憶する複合三角関数演算器１０の場合が示されている。出力変換処理部１０１のＲＯＭには、０．２５間隔でステップ化された４つの値Ｎ０，Ｎ１，Ｎ２，Ｎ３が出力変換処理部１０１内のＲＯＭに記憶されている。
【００７３】
図中の（ｂ）には、ｓｉｎ（ａｔａｎｘ）を記憶する複合三角関数演算器１１の場合が示されている。０．２５間隔でステップ化された７つの値Ｎ０，Ｎ１，Ｎ２，Ｎ３，−Ｎ３，−Ｎ２，−Ｎ１が出力変換処理部１１１内のＲＯＭデータとして記憶されている。
【００７４】
すなわち、複合三角関数演算器１０は、演算結果が等間隔となるように予めステップ化されたｃｏｓ（ａｔａｎｘ）をＲＯＭに格納している。同様にして、複合三角関数演算器１１は、演算結果が等間隔となるように予めステップ化されたｓｉｎ（ａｔａｎｘ）をＲＯＭに格納している。このため、複合三角関数演算器１０及び１１において必要とされるＲＯＭのワード数は、それぞれの出力データのステップ数に等しくなる。
【００７５】
なお、出力データのステップ数は、要求される出力精度によって決まり、ＲＯＭのワード数もこの出力精度に応じて決定される。また、複合三角関数演算器１０において、ステップ化された各値に中間データを１対１に対応づけることは、ｙ＝ｃｏｓ（ａｔａｎｘ）のｙ軸に関する対称形を利用して、第１象限のデータのみを保持することに相当する。
【００７６】
図８は、比較例として、複合三角関数ｃｏｓ（ａｔａｎｘ）及びｓｉｎ（ａｔａｎｘ）について、ｘが等間隔となるようにステップ化した場合を示した説明図である。図中の５１はｃｏｓ（ａｔａｎｘ）、５２はステップ化されたｙ＝ｃｏｓ（ａｔａｎｘ）、５３はｙ＝ｓｉｎ（ａｔａｎｘ）、５４はステップ化されたｙ＝ｓｉｎ（ａｔａｎｘ）を示している。
【００７７】
ｘが等間隔となるようにステップ化した場合、必要とされる出力精度を満足させるようにステップ間隔を決定する必要があり、ｙ＝ｃｏｓ（ａｔａｎｘ）及びｙ＝ｓｉｎ（ａｔａｎｘ）が収束するまで、各ステップごとにデータが必要となる。このため、出力精度が決まっている場合、値ｘを等間隔にステップ化すると、値ｙを等間隔にステップ化する場合に比べて、必要となるＲＯＭのワード数が増大する。その一方で、必要となるワード長は同じである。
【００７８】
従って、値ｙを等間隔にステップ化すれば、値ｘを等間隔にステップ化する場合に比べて、ＲＯＭ容量が削減できることがわかる。なお、この場合、各ステップのｘは不等間隔となるが、コンパレータなどにより構成される入力変換処理部１００及び１１０における回路規模に顕著な影響を与えることはない。
【００７９】
本実施の形態によれば、複合三角関数演算器１０が、等間隔でステップ化された各演算結果を中間データに対応づけて記憶する出力変換処理部１０１と、入力された複素信号Ｂに基づいて中間データを生成する入力変換処理部１００とを備え、一旦、複素信号Ｂの位相を求めることなく、その逆正接の余弦データｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））を求めている。従って、複素信号から正規化された余弦データを求める演算器において、演算結果を予め記憶するＲＯＭ容量を削減し、回路規模を縮小することができる。
【００８０】
また、本実施の形態によれば、複合三角関数演算器１１が、等間隔でステップ化された各演算結果を中間データに対応づけて記憶する出力変換処理部１１１と、入力された複素信号Ｂに基づいて中間データを生成する入力変換処理部１１０とを備え、一旦、複素信号Ｂの位相を求めることなく、その逆正接の正弦データｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を求めている。従って、複素信号から正規化された正弦データを求める演算器において、演算結果を予め記憶するＲＯＭ容量を削減し、回路規模を縮小することができる。
【００８１】
また、本実施の形態によれば、位相回転演算装置１が、複合三角関数演算器１０及び１１と、これらの演算結果に基づいて入力信号Ａの位相を回転させる位相回転器とを備え、複素信号Ａの振幅を変化させることなく位相回転を行っている。従って、複素信号としての位相回転信号Ｂに基づいて、入力信号Ａを回転させる位相回転演算装置の回路規模を縮小することができる。
【００８２】
なお、本実施の形態では、複合三角関数演算器１０及び１１におけるステップ間隔をともに０．２５とし、ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））を４ステップ、ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を７ステップで記憶する場合の例について説明したが、本発明はこのような場合に限定されない。すなわち、上述した通り、ステップ数は、求められる出力精度に応じて任意に決定することができる。
【００８３】
実施の形態２．
実施の形態１では、位相回転演算装置１に用いられる複合三角関数演算器１１として、等間隔にステップ化された演算結果を記憶し、その逆正接の正弦データｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を求める複合三角関数演算器１１の一例について説明した。本実施の形態では、ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の対称性を利用して、更に、複合三角関数演算器１１の回路規模を縮小させる場合について説明する。
【００８４】
図９は、本発明の実施の形態２による位相回転演算装置の要部の一構成例を示したブロック図であり、図１の複合三角関数演算器１１の他の構成例が示されている。この複合三角関数演算器１１は、入力変換処理部１１０及び出力変換処理部１１１により構成され、出力変換処理部１１１は、更に、ＲＯＭ１１２及び符号処理部１１３により構成される。
【００８５】
ＲＯＭ１１２は、中間データに対応づけたデータテーブルとして、等間隔にステップ化された演算結果の絶対値｜ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））｜を記憶している。ＲＯＭ１１２から読み出された絶対値は、符号処理部１１３において符号が付され、演算結果ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））に変換される。
【００８６】
入力変換処理部１１０は、中間データとして、絶対値に対応するＲＯＭアドレスと、符号データを生成している。ＲＯＭ１１２は、このＲＯＭアドレスに基づいて絶対値を読み出し、符号処理部１１３は、符号データに基づいて符号処理が行われる。
【００８７】
図１０は、図１の複合三角関数演算器１０及び１１内のＲＯＭに記憶されているデータテーブルの一例を示した図である。図中の（ａ）には、ｃｏｓ（ａｔａｎｘ）を記憶する複合三角関数演算器１０の場合が示され、（ｂ）には、ｓｉｎ（ａｔａｎｘ）を記憶する複合三角関数演算器１１の場合が示されている。
【００８８】
図４の（ｂ）に示したとおり、ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））は、原点に関して対称形である。すなわち、ｙ軸の両側で符号が異なり、絶対値がｙ軸に関して対称形となる。このため、符号処理を行う場合には、ＲＯＭ１１２は、第１象限のデータのみを保持すればよく、絶対値情報として４つの値Ｎ０，Ｎ１，Ｎ２，Ｎ３を記憶している。
【００８９】
本実施の形態によれば、複合三角関数演算器１１の出力変換処理部１１１が、中間データ及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の絶対値を対応づけたデータテーブルを記憶するＲＯＭ１１２と、ＲＯＭ１１２から読み出されたｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の絶対値をｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））に変換する符号処理部とを備えている。このため、演算結果を予め記憶するＲＯＭ容量を削減し、回路規模を縮小することができる。
【００９０】
実施の形態３．
実施の形態１，２では、位相回転演算装置１が、２つの複合三角関数演算器１０及び１１を備える場合の例について説明した。本実施の形態では、１つの複合三角関数演算器により、ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））をともに生成する場合について説明する。
【００９１】
図１１は、本発明の実施の形態３による位相回転演算装置の一構成例を示したブロック図である。この位相回転演算装置２は、図１の位相回転演算装置１（実施の形態１）における２つの複合三角関数演算器１０及び１１に代えて、１つの複合三角関数演算器１２を備えている。その他の構成は、位相回転演算装置１の場合と同様である。
【００９２】
複合三角関数演算器１２は、位相回転信号Ｂに基づいて、その逆正接の余弦データｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及び逆正接の正弦データｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を生成する演算器である。従来の位相回転演算装置３４（図２８）と比較すれば、ａｔａｎ発生器３３２、ｃｏｓ発生器３１０及びｓｉｎ発生器３１１が一体化されたものである。
【００９３】
この複合三角関数演算器１２は、演算結果ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を予めステップ化して得られた各データをペアーにして記憶する記憶手段を備え、同一の複素信号Ｂから求められるｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の組合せのいずれかを、同相成分ＢＩ及び直交成分ＢＱに基づいて出力する。
【００９４】
入力端子２３及び２４から入力された位相回転信号Ｂは、複合三角関数演算器１２において、ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））に変換される。このとき、一旦、位相θ２に変換されることなく、ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））に変換され、乗算器３０１〜３０４へ供給される。乗算器３０１〜３０４、減算器３０５及び加算器３０６における動作は、実施の形態１の場合と全く同様である。
【００９５】
図１２は、図１１の複合三角関数演算器１２の一構成例を示した図である。この複合三角関数演算器１２は、入力変換処理部１２０及び出力変換処理部１２１により構成される。入力された同相成分ＢＩ及び直交成分ＢＱは、入力変換処理部１２０において、一旦、アドレス及び符号データからなる中間データに変換された後、出力変換処理部１２１において中間データからｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））に変換される。
【００９６】
出力変換処理部１２１は、更に、２つのＲＯＭ１２２及び１２３と、符号処理部１２４により構成される。ＲＯＭ１２２及び１２３は、同一アドレスが入力され、ペアーとして関連づけられたｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及び｜ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））｜をそれぞれ出力する記憶手段であり、１つのＲＯＭとして構成することもできる。
【００９７】
ＲＯＭ１２２には、等間隔にステップ化された演算結果ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））が記憶され、ＲＯＭ１２３には、等間隔にステップ化された演算結果の絶対値｜ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））｜が記憶されている。そして、ＲＯＭ１２２，１２３間で互いにペアーとなる演算結果が、同一のアドレスに対応づけらるように、データテーブル化され記憶保持されている。
【００９８】
入力変換処理部１２０は、中間データとして、アドレス及び符号データを生成している。このアドレスは、ステップ化されたｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及び｜ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））｜の各ペアーに対応づけられ、複素信号Ｂに基づいて生成される。このアドレスに基づき、ＲＯＭ１２２から読み出された演算結果ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））は、そのまま出力され、ＲＯＭ１２３から読み出された演算結果の絶対値｜ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））｜は、符号処理部１２４において符号データに基づき符号が付され、ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））へ変換される。
【００９９】
図１３は、図１２のＲＯＭ１２２及び１２３に保持されているデータテーブルの一例を示した図である。図５から明らかなように、ペアーで出力させる必要のあるｃｏｓ（ａｔａｎｘ）及び｜ｓｉｎ（ａｔａｎｘ）｜の組み合わせは、（０．７５，０．００），（０．７５，０．２５），（０．７５，０．５０），（０．５０，０．５０），（０．５０，０．７５），（０．２５，０．７５），（０．００，０．７５）の７通りである。図１３は、これらのペアーを代表表示Ｎ０〜Ｎ３を用いて表したもでのあり、ＲＯＭ１２２及び１２３は、それぞれ７ワードの演算結果を保持している。
【０１００】
本実施の形態によれば、複合三角関数演算器１２が、等間隔でステップ化されたｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））に関し、同一の複素信号から求められる各組合せに予め対応づけられた中間データのいずれかを複素信号に基づいて生成する入力変換処理部１２０と、中間データに基づいて、ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を生成する出力変換処理部１２１とを備えている。このため、ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））のそれぞれについて入力変換処理部を設ける必要がなく、複合三角関数演算器の回路規模を縮小することができる。
【０１０１】
実施の形態４．
実施の形態３では、１つの複合三角関数演算器１２により、ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の組合せを生成する場合について説明した。本実施の形態では、このような複合三角関数演算器１２において、ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））及びｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））の交点に関する対称性を利用して記憶データを削減する場合について説明する。
【０１０２】
図１３に示されたＲＯＭ１２２，１２３の各データテーブル（実施の形態３）は、一方のデータテーブルについて、アドレス「０１１」を中心にして上下でデータを入れ替えると、他方のデータテーブルになる。このことは、図５（実施の形態１）において、ステップ化されたｙ＝ｃｏｓ（ａｔａｎｘ）を示すグラフ５２の変化と、ステップ化されたｙ＝ｓｉｎ（ａｔａｎｘ）を示すグラフ５４の変化が、両者の交点に関して対称になっていることに起因する。
【０１０３】
このようなステップ化されたｃｏｓ（ａｔａｎｘ）と、ステップ化された｜ｓｉｎ（ａｔａｎｘ）｜との対称性を利用すれば、図１３のデータテーブルの一部を省略して、ＲＯＭ容量を削減することができる。すなわち、以下のような構成により、ｃｏｓ（ａｔａｎｘ）のデータを｜ｓｉｎ（ａｔａｎｘ）｜として、｜ｓｉｎ（ａｔａｎｘ）｜のデータをｃｏｓ（ａｔａｎｘ）として用いることにより、回路規模を更に縮小することができる。
【０１０４】
図１４は、本発明の実施の形態４による位相回転演算装置の要部の一構成例を示した図であり、図１１の複合三角関数演算器１２（実施の形態３）の他の構成例を示した図である。この複合三角関数演算器１２を、図１２の場合と比較すれば、セレクタ部１２５および１２６が新たに設けられるとともに、ＲＯＭ１２２’及び１２３’の記憶データが異なっている。
【０１０５】
この複合三角関数演算器１２は、入力変換処理部１２０及び出力変換処理部１２１により構成される。入力された同相成分ＢＩ及び直交成分ＢＱは、入力変換処理部１２０において、一旦、アドレス、切替データ及び符号データからなる中間データに変換された後、出力変換処理部１２１において中間データからｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））に変換される。
【０１０６】
出力変換処理部１２１は、更に、２つのＲＯＭ１２２’及び１２３’と、２つのセレクタ部１２５及び１２６と、符号処理部１２４により構成される。ＲＯＭ１２２’及び１２３’は、同一アドレスが入力される記憶手段であり、１つのＲＯＭとして構成することもできる。
【０１０７】
ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））は、ＲＯＭ１２２’及び１２３’のいずれかに格納されている。同様にして、｜ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））｜もＲＯＭ１２２’及び１２３’のいずれかに格納されている。ＲＯＭ１２２’及び１２３’と、ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及び｜ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））｜との対応関係は、複素信号Ｂごとに異なり、切替データによって指定される。
【０１０８】
セレクタ部１２５及び１２６は、ともにＲＯＭ１２２’及び１２３’からの出力データが入力され、切替データに基づいて、いずれか一方を選択的に出力する切替手段である。セレクタ部１２５の出力はｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））となる。一方、セレクタ部１２６の出力は｜ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））｜となり、符号処理部１２４へ入力され、符号データに基づき符号処理されて、ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））へ変換される。
【０１０９】
図１５は、図１４のＲＯＭ１２２’及び１２３’に保持されているデータテーブルの一例を示した図である。図１３のデータテーブル（実施の形態３）と比較すれば、アドレス「１００」〜「１１０」のデータを省略して、ワード数が７から４に減少し、ＲＯＭ容量が削減されている。
【０１１０】
また、図１０のデータテーブル（実施の形態２）と比較すれば、ともにワード数４で同一であるが、本実施の形態では、入力変換処理部１２０が共通化されているため、実施の形態２と比較しても回路規模はより削減されている。
【０１１１】
本実施の形態によれば、複合三角関数演算器１２が、ＲＯＭ１２２’及びＲＯＭ１２３’の出力データを切り替えるセレクタ部１２５及び１２６を備え、ＲＯＭアドレスにｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の絶対値及びｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））の組合せを対応づける際、両者の交点に関する対称性を利用してＲＯＭデータを削減している。このため、ＲＯＭ容量を削減し、回路規模を縮小させることができる。
【０１１２】
実施の形態５．
実施の形態３では、１つの複合三角関数演算器１２によりｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を生成する場合について説明した。また、実施の形態４では、これらの交点に関する対称性を利用して記憶データを削減する場合について説明した。本実施の形態では、このような複合三角関数演算器１２において、ビット反転操作により、記憶データを更に削減する場合について説明する。
【０１１３】
図１６は、図１５のデータテーブル（実施の形態４）をビット反転表示を用いて表したものである。図中の／Ｎ０，／Ｎ１は、それぞれＮ０，Ｎ１の全ビットを反転させたデータを示している。Ｎ０は２の補数表示で「０００」であるから、／Ｎ０は「１１１」となり、−Ｎ１に相当する。同様にして、Ｎ１は２の補数表示で「００１」であるから、／Ｎ０は「１１０」となり、−Ｎ２に相当する。
【０１１４】
従って、アドレスの上位ビットａ１＝０の場合にＮ３を、アドレスの上位ビットａ１＝１の場合にＮ２を、アドレスの下位ビットａ０＝０の場合にＮ０を、アドレスの下位ビットａ０＝１の場合にＮ１をそれぞれ出力可能なＲＯＭと、ｃｏｓ（ａｔａｎｘ）についてビット反転を行う回路があれば、実施の形態４と同様に動作させることができる。
【０１１５】
図１７は、本発明の実施の形態５による位相回転演算装置の要部の一構成例を示したブロック図であり、図１１の複合三角関数演算器１２（実施の形態３）の他の構成例を示した図である。この複合三角関数演算器１２を、図１４（実施の形態４）の場合と比較すれば、ビット反転部１２７が新たに設けられるとともに、ＲＯＭ１２８及び１２９の記憶データが異なっている。
【０１１６】
この複合三角関数演算器１２は、入力変換処理部１２０及び出力変換処理部１２１により構成される。入力された同相成分ＢＩ及び直交成分ＢＱは、入力変換処理部１２０において、一旦、アドレス、切替データ、符号データ及び反転データからなる中間データに変換された後、出力変換処理部１２１において中間データからｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））に変換される。
【０１１７】
出力変換処理部１２１は、更に、２つのＲＯＭ１２８及び１２９と、２つのセレクタ部１２５及び１２６と、ビット反転部１２７と、符号処理部１２４により構成される。ＲＯＭ１２８には、アドレスの上位ビットａ１が入力され、ＲＯＭ１２９には、アドレスの下位ビットａ０が入力され、それぞれ２ワードのデータのみを記憶している。ビット反転部１２７は、入力変換処理部１２０からの反転データに基づいてセレクタ部１２５の出力データの全ビットを反転させ、ｃｏｓ（ａｔａｎｘ）を生成する。
【０１１８】
図１８は、図１７のＲＯＭ１２８及び１２９に保持されているデータテーブルの一例を示した図である。図１５のデータテーブル（実施の形態４）と比較すれば、２つのＲＯＭの合計で、ワード数が８から４に半減し、ＲＯＭ容量が削減されている。
【０１１９】
本実施の形態によれば、複合三角関数演算器１２が、全ビットの反転を行うビット反転部１２７を備え、ＲＯＭ１２８及び１２９に記憶するデータを削減している。このため、ＲＯＭ容量を削減し、回路規模を縮小させることができる。
【０１２０】
実施の形態６．
上記の各実施の形態では、複合三角関数演算器１０〜１２により、一旦、ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））求めた後、乗算器３０１〜３０４により同相成分ＡＩ及び直交成分ＡＱとの積を求める場合の例について説明した。本実施の形態では、４つの複合三角関数乗算器を用いて、これらの積を求める場合について説明する。
【０１２１】
図１９は、本発明の実施の形態６による位相回転演算装置の一構成例を示したブロック図である。この位相回転演算装置３は、４つの複合三角関数乗算器１３〜１６と、減算器３０５と、加算器３０６により構成される。
【０１２２】
複合三角関数乗算器１３は、位相回転信号Ｂの同相成分ＢＩ及び直交成分ＢＱと、入力信号のＡの同相成分ＡＩに基づいて、ＡＩｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））を求める演算器であり、図１の位相回転演算装置１（実施の形態１）における複合三角関数演算器１０と、乗算器３０１を一体化したものとして構成される。
【０１２３】
複合三角関数乗算器１４は、位相回転信号Ｂの同相成分ＢＩ及び直交成分ＢＱと、入力信号のＡの直交成分ＡＱに基づいて、ＡＱｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））を求める演算器であり、図１の位相回転演算装置１（実施の形態１）における複合三角関数演算器１０と、乗算器３０２を一体化したものとして構成される。
【０１２４】
複合三角関数乗算器１５は、位相回転信号Ｂの同相成分ＢＩ及び直交成分ＢＱと、入力信号のＡの同相成分ＡＩに基づいて、ＡＩｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を求める演算器であり、図１の位相回転演算装置１（実施の形態１）における複合三角関数演算器１１と、乗算器３０３を一体化したものとして構成される。
【０１２５】
複合三角関数乗算器１６は、位相回転信号Ｂの同相成分ＢＩ及び直交成分ＢＱと、入力信号のＡの直交成分ＡＱに基づいて、ＡＱｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を求める演算器であり、図１の位相回転演算装置１（実施の形態１）における複合三角関数演算器１１と、乗算器３０４を一体化したものとして構成される。
【０１２６】
減算器３０５及び加算器３０６における動作は、位相回転演算装置１の場合と全く同様である。すなわち、減算器３０５において出力信号Ｃの同相成分ＣＩ＝ＡＩｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））−ＡＱｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））が求められ、加算器３０６において出力信号Ｃの直交成分ＣＱ＝ＡＩｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））＋ＡＱｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））が求められる。
【０１２７】
図２０は、図１９の複合三角関数乗算器１３の一構成例を示したブロック図である。この複合三角関数乗算器１３は、入力変換処理部１００と、出力変換処理部１３１により構成される。入力された同相成分ＢＩ及び直交成分ＢＱは、入力変換処理部１００において、一旦、中間データに変換された後、出力変換処理部１３１において中間データからＡＩｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））に変換される。
【０１２８】
入力変換処理部１００は、図１の入力変換処理部１００（実施の形態１）と同一である。すなわち、同相成分ＢＩ及び直交成分ＢＱに基づいて、等間隔にステップ化されたｃｏｓ（ａｔａｎｘ）に対応づけられた中間データを生成している。出力変換処理部１３１は、複素信号Ａの同相成分ＡＩ及び中間データの組合せを各出力データに対応づけたデータテーブルを記憶する記憶手段、例えばＲＯＭからなる。すなわち、複素信号Ａの同相成分ＡＩ及び中間データの組合せがアドレス入力されると、これらに予め対応づけられたＡＩｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））を出力する。
【０１２９】
説明の都合上、入力変換処理部１００は、４つの値にステップ化されたｃｏｓ（ａｔａｎｘ）に対応づけられた中間データを生成するものとすれば、中間データは４通りのパターンとなる。一方、入力信号Ａの同相成分ＡＩのビット長がＭビットであるとすると、２Ｍ通りの入力信号Ａに対して４通りの中間データの組合せがあるため、出力変換処理部１３１は、２Ｍ＋２ワードのＲＯＭにより構成することができる。
【０１３０】
実施の形態１と比較すれば、図１の乗算器３０１（実施の形態１）は、任意の２つの数について乗算を行っている。これに対し、出力変換処理部１３１において乗算される中間データは４通りであり、それぞれのｃｏｓ（ａｔａｎｘ）の値は予め定められている。このため、図１の乗算器３０１をＲＯＭにより実現する場合に比べて、ＲＯＭ容量を削減することができる。また、別途、複合三角関数演算器１０が必要ないため、更に回路規模を削減できる。
【０１３１】
複合三角関数乗算器１４は、出力変換処理部１３１が、直交成分ＡＱ及び中間データの組合せをＡＱｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））に対応づけたデータテーブルを記憶する点を除き、複合三角関数乗算器１３の場合と全く同様にして構成される。
【０１３２】
図２１は、図１９の複合三角関数乗算器１５の一構成例を示したブロック図である。この複合三角関数乗算器１５は、入力変換処理部１１０と、出力変換処理部１５１により構成される。入力変換処理部１１０は、図１の入力変換処理部１１０と同一である。すなわち、同相成分ＢＩ及び直交成分ＢＱに基づいて、等間隔にステップ化されたｓｉｎ（ａｔａｎｘ）に対応づけられた中間データを生成している。
【０１３３】
出力変換処理部１５１は、複素信号Ａの同相成分ＡＩ及び中間データの組合せを各出力データに対応づけたデータテーブルを記憶する記憶手段、例えばＲＯＭからなる。すなわち、複素信号Ａの同相成分ＡＩ及び中間データの組合せがアドレス入力されると、これらに予め対応づけられたＡＩｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を出力する。
【０１３４】
複合三角関数乗算器１６は、出力変換処理部１５１が、直交成分ＡＱ及び中間データの組合せをＡＱｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））に対応づけたデータテーブルを記憶する点を除き、複合三角関数乗算器１５の場合と全く同様にして構成される。
【０１３５】
本実施の形態によれば、位相回転演算装置３が、４つの複合三角関数乗算器１３〜１６を備え、ｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を求めることなく、また、任意の２つの数の乗算を行うことなく、ＡＩｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））、ＡＱｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））、ＡＩｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））及びＡＱｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を生成している。このため、位相回転演算装置の回路規模を縮小することができる。
【０１３６】
なお、入力端子２１から同相成分ＡＩの各桁をシリアルデータとして順次に入力する場合であれば、複合三角関数乗算器１３及び１５は、予め与えられた４種類の値のいずれか一つを出力するだけでよく、４ワードのＲＯＭで構成することができる。この場合、減算器３０５の出力側で演算結果を順次にシフト加算する回路が必要になる。
【０１３７】
また、入力端子２２から同相成分ＡＱの各桁をシリアルデータとして順次に入力する場合であれば、複合三角関数乗算器１４及び１６は、予め与えられた４種類の値のいずれか一つを出力するだけでよく、４ワードのＲＯＭで構成することができる。この場合、加算器３０６の出力側で演算結果を順次にシフト加算する回路が必要になる。
【０１３８】
実施の形態７．
実施の形態６では、４つの複合三角関数乗算器を用いる場合について説明した。本実施の形態では、２つの複合三角関数乗算器を用い、一方によりＡＩｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びＡＩｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を求め、他方によりＡＱｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びＡＱｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を求める場合について説明する。
【０１３９】
図２２は、本発明の実施の形態７による位相回転演算装置の一構成例を示したブロック図である。この位相回転演算装置４は、２つの複合三角関数乗算器１７及び１８と、減算器３０５と、加算器３０６により構成される。
【０１４０】
複合三角関数乗算器１７は、位相回転信号Ｂの同相成分ＢＩ及び直交成分ＢＱと、入力信号のＡの同相成分ＡＩに基づいて、ＡＩｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びＡＩｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を求める演算器であり、図１１の位相回転演算装置２（実施の形態３）における複合三角関数演算器１２と、乗算器３０１及び３０２とを一体化したものとして構成される。
【０１４１】
複合三角関数乗算器１８は、位相回転信号Ｂの同相成分ＢＩ及び直交成分ＢＱと、入力信号のＡの直交成分ＡＱに基づいて、ＡＱｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びＡＱｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を求める演算器であり、図１１の位相回転演算装置２（実施の形態３）における複合三角関数演算器１２と、乗算器３０３及び３０４を一体化したものとして構成される。
【０１４２】
減算器３０５及び加算器３０６における動作は、位相回転演算装置１〜３の場合と全く同様である。すなわち、減算器３０５において出力信号Ｃの同相成分ＣＩ＝ＡＩｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））−ＡＱｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））が求められ、加算器３０６において出力信号Ｃの直交成分ＣＱ＝ＡＩｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））＋ＡＱｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））が求められる。
【０１４３】
図２３は、図２２の複合三角関数演算器１７の一構成例を示した図である。この複合三角関数演算器１７は、入力変換処理部１２０及び出力変換処理部１７１により構成される。入力された同相成分ＢＩ及び直交成分ＢＱは、入力変換処理部１２０において、一旦、アドレス及び符号データからなる中間データに変換された後、出力変換処理部１７１において中間データからＡＩｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びＡＩｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））に変換される。
【０１４４】
入力変換処理部１２０は、図１２の入力変換処理部１２０（実施の形態３）と同一である。すなわち、同相成分ＢＩ及び直交成分ＢＱに基づいて、等間隔にステップ化されたｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及び｜ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））｜の各ペアーに対応づけられたアドレスと、ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））の符号データを中間データとして生成している。
【０１４５】
出力変換処理部１７１は、更に、２つのＲＯＭ１７２及び１７３と、符号処理部１７４により構成される。ＲＯＭ１７２及び１７３は、同一のアドレス、すなわち、入力信号Ａの同相成分ＡＩと中間データの組合せが入力され、ペアーとして関連づけられたＡＩｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びＡＩ｜ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））｜をそれぞれ出力する記憶手段であり、１つのＲＯＭとして構成することもできる。符号処理部１７４は、ｓｉｎ（ａｔａｎｘ）の符号データに応じて、ＲＯＭ１７３の出力データの符号の反転を行っている。
【０１４６】
複合三角関数演算器１８は、出力変換処理部１７１が、直交成分ＡＱ及び中間データの組合せをＡＱｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））及びＡＱ｜ｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））｜に対応づけたデータテーブルを記憶する点を除き、複合三角関数乗算器１７の場合と全く同様にして構成される。
【０１４７】
本実施の形態によれば、位相回転演算装置４が、２つの複合三角関数乗算器１７及び１８を備え、ＡＩｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））、ＡＱｃｏｓ（ａｔａｎ（ＢＱ／ＢＩ））、ＡＩｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））及びＡＱｓｉｎ（ａｔａｎ（ＢＱ／ＢＩ））を生成している。このため、実施の形態６と比較すれば、入力変換処理部が半減し、複合三角関数演算器の回路規模を縮小することができる。
【０１４８】
【発明の効果】
本発明によれば、演算精度を低下させることなく回路規模を縮小させ、低消費電力で安価な複合三角関数演算器を提供することができる。また、演算精度を低下させることなく回路規模を縮小させ、低消費電力で安価な位相回転演算装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による位相回転演算装置の一構成例を示したブロック図である。
【図２】図１の複合三角関数演算器１０の一構成例を示した図である。
【図３】図１の複合三角関数演算器１１の一構成例を示した図である。
【図４】複合三角関数ｃｏｓ（ａｔａｎｘ）及びｓｉｎ（ａｔａｎｘ）についての説明図である。
【図５】複合三角関数演算器１０及び１１におけるステップ化されたｃｏｓ（ａｔａｎｘ）及びｓｉｎ（ａｔａｎｘ）の一例を示した説明図である。
【図６】本明細書で用いる数値表現について説明した説明図である。
【図７】複合三角関数演算器１０及び１１内のＲＯＭに保持されているデータテーブルの一例を示した図である。
【図８】比較例として、複合三角関数ｃｏｓ（ａｔａｎｘ）及びｓｉｎ（ａｔａｎｘ）について、ｘが等間隔となるようにステップ化した場合を示した説明図である。
【図９】本発明の実施の形態２による位相回転演算装置の要部の一構成例を示したブロック図である。
【図１０】図１の複合三角関数演算器１０及び１１内のＲＯＭに記憶されているデータテーブルの一例を示した図である。
【図１１】本発明の実施の形態３による位相回転演算装置の一構成例を示したブロック図である。
【図１２】図１１の複合三角関数演算器１２の一構成例を示した図である。
【図１３】図１２のＲＯＭ１２２及び１２３に保持されているデータテーブルの一例を示した図である。
【図１４】本発明の実施の形態４による位相回転演算装置の要部の一構成例を示した図である。
【図１５】図１４のＲＯＭ１２２’及び１２３’に保持されているデータテーブルの一例を示した図である。
【図１６】図１５のデータテーブル（実施の形態４）をビット反転表示を用いて表したものである。
【図１７】本発明の実施の形態５による位相回転演算装置の要部の一構成例を示したブロック図である。
【図１８】図１７のＲＯＭ１２８及び１２９に保持されているデータテーブルの一例を示した図である。
【図１９】本発明の実施の形態６による位相回転演算装置の一構成例を示したブロック図である。
【図２０】図１９の複合三角関数乗算器１３の一構成例を示したブロック図である。
【図２１】図１９の複合三角関数乗算器１５の一構成例を示したブロック図である。
【図２２】本発明の実施の形態７による位相回転演算装置の一構成例を示したブロック図である。
【図２３】図２２の複合三角関数演算器１７の一構成例を示した図である。
【図２４】従来の位相回転演算装置として第１の構成例を示したブロック図である。
【図２５】従来の位相回転演算装置として第２の構成例を示したブロック図である。
【図２６】従来の位相回転演算装置として第３の構成例を示したブロック図である。
【図２７】従来の位相回転演算装置として第４の構成例を示したブロック図である。
【図２８】デジタルデータ伝送システムの受信装置に適用可能な従来の位相回転演算装置の構成を示したブロック図である。
【符号の説明】
１〜４  位相回転演算装置
１０〜１８  複合三角関数演算器
１００，１１０，１２０  入力変換処理部
１０１，１１１、１２１，１３１，１４１，１５１，１７１  出力変換処理部
１１３，１２４，１７４  符号処理部
１２５，１２６  セレクタ部
１２７  ビット反転部
３０１〜３０４  乗算器
３０５  減算器
３０６  加算器
Ａ  入力信号
Ｂ  位相回転信号
Ｃ  出力信号
ＡＩ，ＢＩ，ＣＩ  同相成分
ＡＱ，ＢＱ，ＣＱ  直交成分
ｒ１，ｒ２，ｒ３  振幅
θ１，θ２，θ３  位相
【図１】
2004172794.tif 000010
【図２】
2004172794.tif 000011
【図３】
2004172794.tif 000012
【図４】
2004172794.tif 000013
【図５】
2004172794.tif 000014
【図６】
2004172794.tif 000015
【図７】
2004172794.tif 000016
【図８】
2004172794.tif 000017
【図９】
2004172794.tif 000018
【図１０】
2004172794.tif 000019
【図１１】
2004172794.tif 000020
【図１２】
2004172794.tif 000021
【図１３】
2004172794.tif 000022
【図１４】
2004172794.tif 000023
【図１５】
2004172794.tif 000024
【図１６】
2004172794.tif 000025
【図１７】
2004172794.tif 000026
【図１８】
2004172794.tif 000027
【図１９】
2004172794.tif 000028
【図２０】
2004172794.tif 000029
【図２１】
2004172794.tif 000030
【図２２】
2004172794.tif 000031
【図２３】
2004172794.tif 000032
【図２４】
2004172794.tif 000033
【図２５】
2004172794.tif 000034
【図２６】
2004172794.tif 000035
【図２７】
2004172794.tif 000036
【図２８】
2004172794.tif 000037