(57)【要約】【課題】外部からの指示信号を変更するだけで回路の変更に対応可能なパケット分割組立て装置を提供する。【解決手段】入力スイッチインタフェース部５は外部から分割後の固定長データのバイト数を示す書込み指示信号と、書込み指示信号を選択するためのチップセレクトとによって、転送管理部４からの任意のデータ長のパケットデータを固定長の内部処理用データに分割する。スイッチ部６では入力スイッチインタフェース部５からのセルデータに対してスイッチング処理を行う。出力スイッチインタフェース部７は外部からの書込み指示信号とチップセレクトとによって入力スイッチインタフェース部５にて分割されたセルデータを元のパケットデータに組立てて出力バッファ部８に出力する。【選択図】      図１
2004172918.tif 000002
【特許請求の範囲】
【請求項１】
外部からの可変長で入力される可変長データに対してスイッチング処理を行うスイッチ手段を含むパケット分割組立て装置であって、前記スイッチ手段の前段に設けられかつ外部からの書込み指示信号とチップセレクトとに応じて前記可変長データを固定長のセルデータに分割するパケット分割手段と、前記スイッチ手段の後段に設けられかつ前記書込み指示信号と前記チップセレクトとに応じて前記スイッチ手段でスイッチング処理されたセルデータを元の可変長データに組立てるパケット組立手段とを有することを特徴とするパケット分割組立て装置。
【請求項２】
前記可変長データの送信先アドレスを基に宛先を解決する宛先解決手段と、前記宛先解決手段の前段に設けられかつ前記書込み指示信号と前記チップセレクトとに応じて前記可変長データを固定長のセルデータに分割するパケット分割手段と、前記宛先解決手段の後段に設けられかつ前記書込み指示信号と前記チップセレクトとに応じて前記宛先解決手段で前記宛先が解決されたセルデータを元の可変長データに組立てるパケット組立手段とを含むことを特徴とする請求項１記載のパケット分割組立て装置。
【請求項３】
前記パケット分割手段は、内部に保持されたデータ長で決められた固定長のセルデータに分割し、
前記パケット組立手段は、内部に保持されたデータ長を基に前記スイッチ手段でスイッチング処理されたセルデータを元の可変長データに組立てることを特徴とする請求項１または請求項２記載のパケット分割組立て装置。
【請求項４】
外部からの可変長で入力される可変長データに対してスイッチング処理を行うスイッチ手段を含むパケット分割組立て方法であって、前記スイッチ手段の前段において外部からの書込み指示信号とチップセレクトとに応じて前記可変長データを固定長のセルデータに分割し、前記スイッチ手段の後段において前記書込み指示信号と前記チップセレクトとに応じて前記スイッチ手段でスイッチング処理されたセルデータを元の可変長データに組立てることを特徴とするパケット分割組立て方法。
【請求項５】
前記可変長データの送信先アドレスを基に宛先を解決する宛先解決手段の前段において前記書込み指示信号と前記チップセレクトとに応じて前記可変長データを固定長のセルデータに分割し、前記宛先解決手段の後段において前記書込み指示信号と前記チップセレクトとに応じて前記宛先解決手段で前記宛先が解決されたセルデータを元の可変長データに組立てることを特徴とする請求項４記載のパケット分割組立て方法。
【請求項６】
前記セルデータへの分割は、予め保持されたデータ長で決められた固定長のセルデータに分割し、
前記元の可変長データへの組立ては、予め保持されたデータ長を基に前記スイッチ手段でスイッチング処理されたセルデータを元の可変長データに組立てることを特徴とする請求項４または請求項５記載のパケット分割組立て方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はパケット分割組立て装置及びそれに用いるパケット分割組立て方法に関し、特に情報通信網における交換機スイッチやスイッチルータによるネットワーク構築のために用いられるパケット交換システムに関する。
【０００２】
【従来の技術】
従来、交換機スイッチやスイッチルータにおいては、一般的に、製造メーカの仕様によってスイッチングデータの大きさが異なるが、近年、システムの共通化やコストダウンのために、他社製のスイッチにも接続可能とすることが要求されている。
【０００３】
例えば、従来のパケット交換システムでは、図１８に示すように、ＰＤＵ（Ｐｒｏｔｏｃｏｌ  Ｄａｔａ  Ｕｎｉｔ）ｂを生成してＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｔｒａｎｓｆｅｒ  Ｍｏｄｅ）セルとの交換を行う際、送信側で、ＰＤＵｂが複数のパケットａ−１〜ａ−Ｎを所定のユーザデータｂ−１に連結して含み、トレーラｂ−２を付加して所定長４８バイトの整数倍となるようにパディング・バイトを挿入して構成され、次いで、ＡＴＭセルｃ−１〜ｃ−Ｍに分解されてＡＴＭ方式の伝送路に送出されている。
【０００４】
一方、受信側では、ＰＤＵｂが受信したＡＴＭセルｃ−１〜ｃ−Ｍを結合して再構成し、再生されたユーザデータｂ−１によって複数のパケットａ−１〜ａ−Ｎそれぞれに分離している（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平１１−２１５１４５号公報（第５〜７頁、図１）
【０００６】
【発明が解決しようとする課題】
上述した従来のパケット交換システムでは、他社製のスイッチにも接続可能とするという要求に応えるために、例えば、他のメーカのスイッチに接続させるための接続インタフェース部分の構成を構築することが必要とされている。
【０００７】
その結果、従来のパケット交換システムでは、別のスイッチに置き換える場合に、スイッチ毎にインタフェース部を使用するスイッチに個別に作成する必要があるため、開発に時間がかかるという問題がある。
【０００８】
また、従来のパケット交換システムでは、特許文献１に開示された技術の場合、データの分割を行う際に、ある特定のデータ長に分割するのみで、データ長が変わる時に回路の変更が必要であるという問題がある。
【０００９】
そこで、本発明の目的は上記の問題点を解消し、外部からの指示信号を変更するだけで回路の変更に対応することができるパケット分割組立て装置及びそれに用いるパケット分割組立て方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明によるパケット分割組立て装置は、外部からの可変長で入力される可変長データに対してスイッチング処理を行うスイッチ手段を含むパケット分割組立て装置であって、前記スイッチ手段の前段に設けられかつ外部からの書込み指示信号とチップセレクトとに応じて前記可変長データを固定長のセルデータに分割するパケット分割手段と、前記スイッチ手段の後段に設けられかつ前記書込み指示信号と前記チップセレクトとに応じて前記スイッチ手段でスイッチング処理されたセルデータを元の可変長データに組立てるパケット組立手段とを備えている。
【００１１】
本発明によるパケット分割組立て方法は、外部からの可変長で入力される可変長データに対してスイッチング処理を行うスイッチ手段を含むパケット分割組立て方法であって、前記スイッチ手段の前段において外部からの書込み指示信号とチップセレクトとに応じて前記可変長データを固定長のセルデータに分割し、前記スイッチ手段の後段において前記書込み指示信号と前記チップセレクトとに応じて前記スイッチ手段でスイッチング処理されたセルデータを元の可変長データに組立てている。
【００１２】
すなわち、本発明のパケット分割組立て装置は、可変長で入力されるデータを固定長のセルデータに分割するパケット分割部と、分割されたセルデータを元のデータに組立てるパケット組立部とに対して、外からの書込み指示信号とチップセレクトとを設け、データ長を内部で保持させる機能を持つことによって、保持されたデータ長で決められた固定長のセルデータに分割及び組立てを行い、データ送信することを特徴としている。
【００１３】
より具体的に説明すると、本発明によるパケット分割組立て装置は、スイッチ部の前段に入力スイッチインタフェース部としてパケット分割部とスイッチインタフェース部とを設け、後段に出力スイッチインタフェース部としてパケット組立部とスイッチインタフェース部とを設けている。
【００１４】
この入力スイッチインタフェース部は前段までのインタフェースが共通になっている場合、内部のパケット分割部で可変長データを書込み指示信号とチップセレクトとで与えられた内部保持データ長にパケットデータを分割し、スイッチインタフェース部でスイッチ部のインタフェースに合せてセルデータとして出力される。
【００１５】
また、出力スイッチインタフェース部はスイッチ部から入力されるセルデータに対して、スイッチインタフェース部によって後段のインタフェースに変換し、パケット組立部では書込み指示信号とチップセレクトとによって元の可変長のデータに組立てて後段に送信している。
【００１６】
したがって、本発明のパケット分割組立て装置は、可変長の各種パケットで入力した入力パケットデータを、書込み指示信号とチップセレクトとによって内部保持のデータ長を元に入力スイッチインタフェース部で固定長のセルデータに分割し、スイッチ部を通過した後に、出力スイッチインタフェース部でセルデータを元のパケットデータに組立てて出力することが可能となる。
【００１７】
また、スイッチ部を他のパケット交換システムのスイッチングできるデータ長が異なるスイッチ部と変換する場合でも、入力スイッチインタフェース部及び出力スイッチインタフェース部内のスイッチインタフェース部をスイッチ部のインタフェースにあわせて変更するのみで、その他の共通部の変更なしで流用することが可能となる。
【００１８】
これによって、本発明のパケット交換システムでは、使用するスイッチにあわせてインタフェース部側で外部からの指示信号によってセルデータ長を設定することが可能となるので、データの幅が同じ限り、インタフェース部側の回路の変更なしにそのままスイッチに接続することが可能となり、開発費を最小限に抑え、開発期間をも短縮することが可能となる。そのため、本発明のパケット交換システムでは、市場の要求に対して早期に製品を提供することが可能となる。
【００１９】
【発明の実施の形態】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の一実施例によるパケット分割組立て装置の構成を示すブロック図である。図１において、本発明の一実施例によるパケット分割組立て装置は入力回線インタフェース部１と、宛先解決部２と、入力バッファ部３と、転送管理部４と、入力スイッチインタフェース部５と、スイッチ部６と、出力スイッチインタフェース部７と、出力バッファ部８と、出力回線インタフェース部９とから構成されている。
【００２０】
本実施例によるパケット分割組立て装置は、全機能部に動作タイミングの基準となるクロック信号１０１と、動作開始を示すリセット信号１０２とを有している。また、本実施例によるパケット分割組立て装置は、入力スイッチインタフェース部５と出力スイッチインタフェース部７とに分割後のデータのバイト数を示す書込み指示信号１０３と、書込み指示信号１０３を選択するためのチップセレクト１０４とを有している。
【００２１】
図２は図１の入力スイッチインタフェース部５の構成を示すブロック図であり、図３は図１の出力スイッチインタフェース部７の構成を示すブロック図である。これら図１〜図３を参照して本実施例によるパケット分割組立て装置の動作について説明する。以下、説明の都合上、ＩＰ（Ｉｎｔｅｒｎｅｔ  Ｐｒｏｔｏｃｏｌ）パケット交換システムに適用した場合について述べる。
【００２２】
入力するパケットがＰＰＰ（Ｐｏｉｎｔ−ｔｏ−Ｐｏｉｎｔ  Ｐｒｏｔｏｃｏｌ）の場合、入力回線インタフェース部１ではＰＰＰフレームの入力パケットデータ１００を入力し、パケットデータ１１１と、パケットデータの同期信号としてパケットデータ１１１の先頭を示すパケット先頭通知信号１１２と、パケットデータ１１１の最後尾を示すパケット最後尾通知信号１１３とを宛先解決部２へ出力する。
【００２３】
宛先解決部２では入力インタフェース部１からパケットデータ１１１を入力し、ヘッダ内の送信先アドレスを基にスイッチ部６でスイッチング処理する宛先出回線情報の検索処理を行い、ヘッダ内の宛先情報部に検索結果を付加し、パケットデータ１２１と、パケットデータ１２１の同期として先頭を示すパケット先頭通知信号１２２と、パケットデータ１２１の最後尾を示すパケット最後尾通知信号１２３とを入力バッファ部３へ出力する。
【００２４】
入力バッファ部３では宛先解決部２からパケットデータ１２１を入力し、内部バッファにパケットデータ１２１の格納を行う。また、入力バッファ部３は格納したパケットデータのパケット単位のパケットデータ１３１と、パケットデータ１３１の同期信号として先頭を示すパケット先頭通知信号１３２と、パケットデータ１３１の最後尾を示すパケット最後尾通知信号１３３とを転送管理部４へ出力する。
【００２５】
転送管理部４では入力バッファ部３からパケットデータ１３１を入力し、入力バッファ部３に対する再送要求機能を有し、入力スイッチインタフェース部５からの再送要求信号１５４を受信すると、入力バッファ部３からの１パケット分の出力パケットデータ１３１を転送管理部４内部で廃棄し、入力バッファ部３に再送要求信号１４４を出力する。入力バッファ部３は再送要求信号１４４を受信すると、直前に出力したパケットデータ１３１の再送を行う。
【００２６】
また、転送管理部４はパケットデータ１４１と、パケットデータ１４１の同期信号として先頭を示すパケット先頭通知信号１４２と、パケットデータ１４１の最後尾を示すパケット最後尾通知信号１４３とを入力スイッチインタフェース部５へ出力する。
【００２７】
入力スイッチインタフェース部５では、図２に示すように、転送管理部４からのパケットデータ１４１を外部から分割後の固定長データのバイト数を示す書込み指示信号１０３と、書込み指示信号１０３を選択するためのチップセレクト１０４とによって任意のデータ長のパケットデータを内部処理用ヘッダ（以下、セルヘッダとする）を含む固定長の内部処理用データ（以下、セルデータとする）に分割するパケット分割部５１と、スイッチ部６とのインタフェースに合せてセルデータを変換するスイッチインタフェース部５２とを有している。
【００２８】
パケット分割部５１では外部から入力される書込み指示信号１０３と、チップセレクト１０４とによって与えられた分割後のデータ長が保持される。パケット分割部５１はこのデータ長にしたがって、転送管理部４から入力されるパケットデータ１４１を分割し、セルデータＸ００と、セルデータＸ００の同期信号として先頭を示すセル先頭通知信号Ｘ０１と、セルデータＸ００の最後尾を示すセル最後尾通知信号Ｘ０２とをスイッチインタフェース部５２へ出力する。
【００２９】
スイッチインタフェース部５２では入力されたセルデータＸ００を後段のスイッチ部６のインタフェースに合せて変換するとともに、スイッチ部６側からの転送停止要求信号１６４を受信した時に前段の転送管理部４に対して再送要求信号１５４を出力する機能を有する。
【００３０】
スイッチ部６では入力スイッチインタフェース部５からのセルデータ１５１を入力し、セルヘッダ内に含まれる宛先情報にしたがってスイッチング処理を行う。また、スイッチ部６は出力スイッチインタフェース部７側から送信停止要求信号１７４を受信した時、もしくは入力スイッチインタフェース部５からのデータの入力速度とスイッチ部６の処理速度との差によってスイッチ部６の処理終了まで一時的にデータ入力を停止させる必要がある時には入力スイッチインタフェース部５に対して転送停止要求信号１６４を出力する。
【００３１】
ここで、スイッチ部６の処理終了まで一時的にデータ入力を停止させる必要がある時とは、例えば、入力スイッチインタフェース部５側の処理速度２Ｇｂｐｓ、スイッチ部６の処理速度１Ｇｂｐｓとすると、入力スイッチインタフェース部５側が通常２回に１回の割合で転送停止要求信号１６４を受信するような場合である。
【００３２】
さらに、スイッチ部６はセルデータ１６１と、セルデータ１６１の同期信号として先頭を示すセル先頭通知信号１６２と、セルデータ１６１の最後尾を示すセル最後尾通知信号１６３とを出力スイッチインタフェース部７へ出力する。
【００３３】
出力スイッチインタフェース部７では、図３に示すように、スイッチ部６とのインタフェースに合せて変換されたセルデータを装置内部のインタフェースに合せて変換し直すスイッチインタフェース部７１と、外部からの書込み指示信号１０３とチップセレクト１０４とによって入力スイッチインタフェース部５にて分割されたセルデータを元のパケットデータに組立てるパケット組立部７２とを有している。
【００３４】
スイッチインタフェース部７１では出力バッファ部８側からのバッファフル信号１８４を受信した時に前段のスイッチ部６に送信停止要求信号１７４を出力する機能を有する。
【００３５】
パケット組立部７２では外部から入力される書込み指示信号１０３とチップセレクト１０４とによってセルデータのデータ長を内部で保持し、このデータにしたがってスイッチインタフェース部７１から入力されるセルデータ１７０１の先頭セルを示すセル先頭通知信号１７０２から最後尾セルを示すセル最後尾通知信号１７０３までのセルデータを元のパケットの形に組立てて、パケットデータ１７１と、パケットデータ１７１の同期信号として先頭を示すパケット先頭通知信号１７２と、パケットデータ１７１の最後尾を示すパケット最後尾通知信号１７３とを出力バッファ部８へ出力する。
【００３６】
出力バッファ部８では出力スイッチインタフェース部７からパケットデータ１７１を入力し、バッファ（図示せず）に格納する。出力バッファ部８はパケットデータ１８１の先頭を示すパケット先頭通知信号１８２から、パケットデータ１８１の最後尾を示すパケット最後尾通知信号１８３までのデータ格納が完了したものから順に、バッファ内のパケットデータをパケットデータ１８１と、同期信号として先頭を示すパケット先頭通知信号１８２と、パケットデータ１８１の最後尾を示すパケット最後尾通知信号１８３とを出力回線インタフェース部９へ出力する。
【００３７】
かくして得られたデータは出力回線インタフェース部９に供給され、出力回線のインタフェースに合わせて変換された出力パケットデータ１９１として出力される。
【００３８】
図４は図２のパケット分割部５１の構成を示すブロック図である。図４において、パケット分割部５１はパケット種別判定部５１１と、セル生成部５１２と、データバッファ部５１３と、分割情報長保持部５１４とから構成されている。
【００３９】
パケット種別判定部５１１は前段の転送管理部４からのパケットデータ１４１、パケット先頭通知信号１４２、パケット最後尾通知信号１４３を入力し、入力パケットデータを保持するためにパケット先頭通知信号１４２とパケット最後尾通知信号１４３とによってバッファライト制御信号ＸＡ３を生成し、パケットデータＸＡ２をデータバッファ部５１３に書込む。
【００４０】
また、パケット種別判定部５１１はパケットの種別判定を行い、分割後のセルデータを識別するためにパケット長及び送信アドレスをパケットデータから抽出し、パケットデータ長情報ＸＡ０及び送信先アドレスＸＡ１としてセル生成部５１２にそれぞれ出力する。パケット種別判定部５１１の処理はそれぞれ数クロックで行われ、パケットデータＸＡ２とバッファライト制御信号ＸＡ３とは同期してデータバッファ部５１３に出力される。
【００４１】
データバッファ部５１３ではパケット種別判定部５１１からのパケットデータＸＡ２及びバッファライト制御信号ＸＡ３によってパケットデータを図示せぬバッファ内に格納し、セル生成部５１２からのバッファリード制御信号ＸＣ０にしたがってバッファ出力データＸＢ０をセル生成部５１２へ出力する。
【００４２】
分割情報長保持部５１４ではリセット信号１０２の解除後に、外部から書込み指示信号１０３、チップセレクト１０４を入力し、チップセレクト１０４によって選択されたデータ長を後段へのセルデータ長として内部で保持し、分割データ長信号ＸＤ０としてセル生成部５１２へ出力し続ける。
【００４３】
セル生成部５１２ではパケット種別判定部５１１からパケットデータ長情報ＸＡ０と送信先アドレスＸＡ１とを、データバッファ部５１３からバッファ出力データＸＢ０を、分割情報長保持部ＸＤから分割データ長信号ＸＤ０をそれぞれ入力し、パケットデータ長情報ＸＡ０と送信先アドレスＸＡ１とを含むセルヘッダを生成し、バッファ出力データＸＢ０と合せて分割データ長信号ＸＤ０に等しいセルデータＸ００を生成する。
【００４４】
また、セル生成部５１２はセルデータＸ００とともに、セルデータＸ００の同期信号としてセル先頭通知信号Ｘ０１とセル最後尾通知信号Ｘ０２とを後段のスイッチインタフェース部５２へ出力する。尚、最後のバッファリードデータＸＢ０とセルヘッダとを合せたセルデータが分割データ長信号ＸＤ０より少ない場合には、不足分としてＡｌｌ‘１’のパッドデータを付加して補い、セルデータＸ００として出力する。かくして、パケット分割部５１では上述した通りの処理を行っている。
【００４５】
図５は図３に示すパケット組立部７２の構成を示すブロック図である。図５において、パケット組立部７２はパケット長識別部７２１と、パケットデータ読出し部７２２と、パケットバッファ部７２３と、データ長保持部７２４とから構成されている。
【００４６】
パケット長識別部７２１は前段のスイッチインタフェース部７１からセルデータ１７０１と、セル先頭通知信号１７０２及びセル最後尾通知信号１７０３とを入力し、入力セルデータを保持するためにセル先頭通知信号１７０２とセル最後尾通知信号１７０３とからセルヘッダ部分を除いたバッファライト制御信号ＹＡ３を生成し、セルデータＹＡ２をパケットバッファ部７２３に書き込む。
【００４７】
また、パケット長識別部７２１はセルヘッダからパケットデータ長情報を抽出し、パケットバッファ部７２３へパケットデータ長分の書込みを完了したところでパケット受信完了通知信号ＹＡ１を生成し、パケットデータ長情報ＹＡ０とともにパケットデータ読出し部７２２にそれぞれ出力する。
【００４８】
パケットバッファ部７２３ではパケット長識別部７２１からのセルデータＹＡ２及びバッファライト制御信号ＹＡ３によってセルデータを図示せぬバッファ内に格納し、パケットデータ読出し部７２２からのバッファリード制御信号ＹＣ０にしたがってパケットデータＹＢ０をパケットデータ読出し部７２２に出力する。
【００４９】
データ長保持部７２４ではリセット信号１０２の解除後に、外部から入力される書込み指示信号１０３、チップセレクト信号１０４を入力し、チップセレクト１０４によって選択されたデータ長を出力データ長として内部で保持し、データ長信号ＹＤ０としてパケットデータ読出し部７２２に出力する。
【００５０】
パケットデータ読出し部７２２ではパケット長識別部７２１からパケットデータ長情報ＹＡ０及びパケット受信完了通知信号ＹＡ１を、パケットバッファ部７２３からパケットデータＹＢ０を、データ長保持部７２４からデータ長信号ＹＤ０をそれぞれ入力する。
【００５１】
パケットデータ読出し部７２２はパケット受信完了通知信号ＹＡ１を受信した後、パケットデータ長情報ＹＡ０を基に１パケット分のバッファリード制御信号ＹＣ０を生成し、パケットバッファ部７２３から１パケット分のパケットデータＹＢ０を読出す。パケットデータ読出し部７２２は読出したパケットデータをパケットデータ１７１として、同期信号のパケット先頭通知信号１７２及びパケット最後尾通知信号１７３とともに後段の出力バッファ部８へ出力する。かくして、パケット組立部７２では上述した処理を行っている。
【００５２】
図１に示す入力回線インタフェース部１、宛先解決部３、入力バッファ部４、転送管理部５、スイッチ部６、出力バッファ部８、出力回線インタフェース部９は、それぞれ当業者にとってよく知られているものであり、また本発明とは直接関係しないので、その詳細な構成についての説明は省略する。
【００５３】
また、図２に示すスイッチインタフェース部５２、図３に示すスイッチインタフェース部７１はそれぞれスイッチ部６に合せて従来の装置を用いるものであり、また本発明とは直接関係しないので、その詳細な構成についての説明は省略する。
【００５４】
図６〜図１０は本発明の一実施例によるパケット分割組立て装置の動作を示すタイミングチャートである。これら図１〜図１０を参照して本発明の一実施例によるパケット分割組立て装置の動作について説明する。
【００５５】
まず、本発明の一実施例によるパケット分割組立て装置の特徴である入力スイッチインタフェース部５及び出力スイッチインタフェース部７に対する書込み指示信号１０３及びチップセレクト１０４の設定動作と、分割情報長保持部５１４及びデータ長保持部７２４とについて図６を参照して説明する。
【００５６】
本実施例は全機能部に動作タイミングの基準となるクロック信号１０１と、動作開始を示すリセット信号１０２とを入力している。リセット信号１０２の解除後に、分割後のバイト数を示す書込み指示信号１０３と、ロウアクティブのチップセレクト１０４とによってセルデータ長が８０バイトと設定され、数クロック後に分割データ長信号ＸＤ０及びデータ長信号ＹＤ０が確定する。
【００５７】
一方、パケット分割組立て装置全体の動作については図７及び図８に示すタイミングにしたがって実行される。すなわち、ＩＰパケット交換システムの動作であるので、入力回線インタフェース部１に入力されたＰＰＰフレームの入力パケットデータ１００がパケットデータ１１１に同期信号として先頭を示すパケット先頭通知信号１１２と、最後尾を示すパケット最後尾通知信号１１３を付加し、宛先解決部２に送る。
【００５８】
宛先解決部２では入力回線インタフェース部１からパケットデータ１１１を入力し、ヘッダ内の送信先アドレスを基にスイッチ部６でスイッチング処理する宛先出回線情報の検索処理を行い、ヘッダ内の宛先情報部に検索結果を付加し、パケットデータ１２１と、パケットデータ１２１の同期信号として先頭を示すパケット先頭通知信号１２２と、最後尾を示すパケット最後尾通知信号１２３とを入力バッファ部３へ出力する。
【００５９】
入力バッファ部３では宛先解決部２からパケットデータ１２１を入力し、内部バッファにパケットデータの格納を行う。また、入力バッファ部３は格納したパケットデータを、１パケット単位のパケットデータ１３１、パケットデータ１３１の同期信号として先頭を示すパケット先頭通知信号１３２、最後尾を示すパケット最後尾通知信号１３３として転送管理部４へ出力する。
【００６０】
転送管理部４では入力バッファ部３からパケットデータ１３１を入力し、入力バッファ部３に対する再送要求機能を有する。この再送要求機能は入力スイッチインタフェース部５からの再送要求信号１５４を受信すると、入力バッファ部３からの１パケット分の出力パケットデータ１３１を転送管理部４内部で廃棄し、入力バッファ部３に再送要求信号１４４を出力する。入力バッファ部３は再送要求信号１４４を受信すると、直前に出力したパケットデータ１３１の再送を行う。
【００６１】
また、転送管理部４はパケットデータ１４１と、パケットデータ１４１の同期信号として先頭を示すパケット先頭通知信号１４２と、最後尾を示すパケット最後尾通知信号１４３とを入力スイッチインタフェース部５へ出力する。
【００６２】
入力スイッチインタフェース部５では転送管理部４からパケットデータ１４１を入力し、外部からの書込み指示信号１０３とチップセレクト１０４とによって可変長のパケットデータを固定長のセルデータに分割を行い、セルデータ１５１と、セルデータ１５１の同期信号として先頭を示すセル先頭通知信号１５２と、最後尾を示すセル最後尾通知信号１５３とをスイッチ部６へ出力する。また、入力スイッチインタフェース部５はスイッチ部６からの転送停止要求１６４を受信すると、前段の転送管理部４へ再送要求信号１５４を出力する再送要求機能を有している。
【００６３】
スイッチ部６では入力スイッチインタフェース部５からセルデータ１５１を入力し、セルヘッダ内に含まれる宛先情報にしたがってスイッチング処理を行う。また、スイッチ部６は出力スイッチインタフェース部７側から送信停止要求信号１７４を受信した時、もしくは入力スイッチインタフェース部５からのデータの入力速度とスイッチの処理速度との差によってスイッチの処理終了まで一時的にデータ入力を停止させる必要がある時に、入力スイッチインタフェース部５に対して転送停止要求信号１６４を出力する。
【００６４】
さらに、スイッチ部６はセルデータ１６１と、セルデータ１６１の同期信号として先頭を示すセル先頭通知信号１６２と、最後尾を示すセル最後尾通知信号１６３とを出力スイッチインタフェース部７へ出力する。
【００６５】
出力スイッチインタフェース部７ではスイッチ部６からセルデータ１６１を入力し、外部からの書込み指示信号１０３とチップセレクト１０４とによって固定長のセルデータを元のパケットデータに組立て、パケットデータ１７１と、パケットデータ１７１の同期信号として先頭を示すパケット先頭通知信号１７２と、最後尾を示すパケット最後尾通知信号１７３とを出力バッファ部８へ出力する。
【００６６】
また、出力スイッチインタフェース部７は出力バッファ部８からのバッファフル信号１８４を受信すると、前段のスイッチ部６へ送信停止要求信号１７４を出力する再送要求機能を有している。
【００６７】
出力バッファ部８では出力スイッチインタフェース部７からパケットデータ１７１を入力して内部バッファに格納する。出力バッファ部８は先頭を示すパケット先頭通知信号１７２から最後尾を示すパケット最後尾通知信号１７３までのパケットデータ格納が完了したものから順に、バッファ内のデータをパケットデータ１８１と、パケットデータ１８１の同期信号として先頭を示すパケット先頭通知信号１８２と、最後尾を示すパケット最後尾通知信号１８３とを出力回線インタフェース部９へ出力する。また、出力バッファ部８ではバッファ容量の使用量が一定量を超えると、前段の出力スイッチインタフェース部７に対してバッファフル信号１８４を出力する。
【００６８】
バッファフル信号１８４がアサートされた時に、出力スイッチインタフェース部７、スイッチ部６、入力スイッチインタフェース部５、転送管理部４、入力バッファ部３の順番に再送要求が行われる。これに対して、転送管理部４にて１パケット分のデータの廃棄を行い、入力バッファ部３から再度、パケットデータ１３１が送信される。
【００６９】
出力回線インタフェース部９では入力したパケットデータ１８１をＰＰＰフレームの出力パケットデータ１９１として外部に出力する。
【００７０】
上述したパケット分割部５１は、図９に示すタイミングにしたがって処理を実行する。分割情報長保持部５１４ではリセット信号１０２の解除後、数クロックで書込み指示信号１０３とチップセレクト１０４とから分割データ長を確定し、セル生成部５１２へ分割データ長信号ＸＤ０として出力し続ける。
【００７１】
パケット種別判定部５１１では転送管理部４からパケットデータ１４１を入力し、パケットデータ１４１からパケットデータ長情報ＸＡ０と送信先アドレス情報ＸＡ１とを取出し、セル生成部５１２に出力し続ける。
【００７２】
また、パケット種別判定部５１１はパケット先頭通知信号１４２とパケット最後尾通知信号１４３とから１パケットデータ分のバッファライト制御信号ＸＡ３を生成し、データバッファ部５１３にパケットデータＸＡ２の書込みを行う。
【００７３】
セル生成部５１２ではパケットデータ長情報ＸＡ０、送信先アドレス情報ＸＡ１から各セルデータに付加されるセルヘッダを生成し、それを内部に保持する。また、セル生成部５１２はパケットデータ情報ＸＡ０、分割データ長信号ＸＤ０からセルヘッダを除いたバイト数分のバッファリード信号ＸＣ０を生成し、データバッファ部５１３からバッファ出力データＸＢ０を読出す。
【００７４】
セル生成部５１２はデータバッファ部５１３から読出したセルデータと、セルヘッダとを合せて８０バイトのセルデータ１５１を生成し、セルデータ１５１の同期信号として先頭を示すセル先頭通知信号１５２と、最後尾を示すセル最後尾通知１５３とともにスイッチ部６に出力する。もし、最後のセルデータが図中のＢのパケットデータのように分割データ長より小さい時には、データの最後にａｌｌ‘１’の固定データをつけて８０バイトのセルデータとして出力される。
【００７５】
また、上述したパケット組立部７２は、図１０に示すタイミングにしたがって処理を実行する。すなわち、データ長保持部７２４ではリセット信号１０２の解除後、数クロックで書込み指示信号１０３とチップセレクト１０４とから８０バイトを示すデータ長信号ＹＤ０がパケットデータ読出し部７２２に送られる。
【００７６】
パケット長識別部７２１はスイッチインタフェース部７１からのセルデータ１７０１をパケットバッファ部７２３に書込むために、セル先頭通知信号１７０２とセル最後尾通知信号１７０３とからセルヘッダを除いた１セルデータ分のバッファライト制御信号ＹＡ３を生成し、パケットバッファ部７２３へのセルデータＹＡ２の書込みを行う。
【００７７】
また、パケット長識別部７２１ではパケットデータ長情報ＹＡ０を取出し、パケットデータ読出し部７２２に送るとともに、パケットバッファ部７２３へ書込まれたデータのバイト数をカウントし、パケットデータ長情報ＹＡ０と等しくなった所でパケットデータ読出し部７２２に１クロック分のパケット受信完了通知信号ＹＡ１を出力する。
【００７８】
パケットデータ読出し部７２２ではパケット長情報ＹＡ０とデータ長信号ＹＤ０とから１パケット分のバッファリード制御信号ＹＣ０が生成され、パケット受信完了通知信号ＹＡ１を受信した所で、パケットバッファ部７２３からパケットデータＹＢ０の読出しを行う。
【００７９】
パケットデータ読出し部７２２はパケットバッファ部７２３から読出したパケットデータＹＢ０に、同期信号として先頭を示すパケット先頭通知信号１７２と、最後尾を示すパケット最後尾通知信号１７３とを付加し、入力パケットデータと等しいパケットデータ１７１として後段の出力バッファ部８への送信が行われる。
【００８０】
このように、本実施例によるパケット分割組立て装置は、書込み指示信号１０３とチップセレクト１０４とで与えられたデータ長を内部で保持することによって、入力されたデータを保持されたデータ長で決められた固定長のセルデータに分割及び組立てを行っている。
【００８１】
したがって、上記の特許文献１の技術（図１８参照）ではデータの分割を行う場合、ある特定のデータ長に分割するのみで、データ長が変わる時には回路の変更が必要であるが、本実施例では外部からの指示信号を変更するだけで対応することができる。
【００８２】
また、従来の技術では、外部からの指示信号によってセルデータ長を設定しているので、システムの共通化を図る時に、スイッチ部の変更を行う場合、スイッチ部のインタフェース及びスイッチングできるデータ長にあわせて前後にある各機能部の変更が必要である。しかしながら、本実施例では、スイッチ部６前後のスイッチインタフェース部５，７にてスイッチ部６にインタフェースをあわせるだけで、スイッチ部６の変更が可能となっている。
【００８３】
したがって、本実施例では、スイッチ部６でスイッチングすることができるセルデータ長が異なる場合でも、宛先解決部２、入力バッファ部３、転送管理部４、出力バッファ部８の各部をそのまま使用することができ、開発期間を短縮することができる。
【００８４】
図１１は本発明の他の実施例によるパケット分割組立て装置の構成を示すブロック図である。図１１において、本発明の他の実施例によるパケット分割組立て装置は、入力回線インタフェース部１１と、パケット分割部１２，１５と、宛先解決部１３と、パケット組立部１４，２０と、入力バッファ部１６と、転送管理部１７と、スイッチ部１８と、出力バッファ部１９と、出力回線インタフェース部２１とから構成されている。
【００８５】
上記のように、本実施例の基本的構成は、上述した本発明の一実施例と同様であるが、スイッチ部１８のスイッチングデータに対応することができるだけでなく、入力バッファ部１６、転送管理部１７、出力バッファ部１９等の前後に本発明の特徴であるパケット分割部１２，１５とパケット組立部１４，２０とを配置することによって、各機能部に適する大きさのデータに変換することで、各機能部の効率の向上についてさらに工夫している。
【００８６】
図１１において、入力バッファ部１６の前段にパケット組立部１４及びパケット分割部１５を追加し、チップセレクトを１本追加してチップセレクト２０４とチップセレクト２０５とで書込み指示信号２０３をそれぞれ選択することで、転送管理部１７で有する再送要求機能に対して、スイッチ部１８からの転送停止要求信号２８４を受信した時に転送管理部１７で入力バッファ部１６からの１セル分の出力セルデータ２６１を転送管理部１７内部で廃棄するセルデータのバイト数並びに入力バッファ部１６から再送されるセルデータ２６１のバイト数を減少させることで、一回の再送にかかる時間の短縮を図り、再送時の転送効率を向上させることができる。
【００８７】
したがって、本実施例によるパケット分割組立て装置を用いたＩＰパケット交換システムの動作のタイミングは図１２〜図１７に示すようになる。すなわち、チップセレクト２０４で示される８０バイトのセルデータで宛先解決部１３の処理を行い、本実施例にて追加されたパケット組立部１４で一旦元のパケットに組立て直し、再度、追加されたパケット分解部１５においてチップセレクト２０５で示される４０バイトのセルデータに分解される。これによって、次の入力バッファ部１６以降は４０バイトのセルデータで処理が行われ、パケット組立部２０で元のパケットに組立て直される。
【００８８】
尚、本実施例では、ＩＰ交換システムに適用する例について説明しているが、本発明はＩＰ交換システムに限らず、交換システムがいかなる交換方式を用いる場合でも適用することができる。
【００８９】
【発明の効果】
以上説明したように本発明は、外部からの可変長で入力される可変長データに対してスイッチング処理を行うスイッチ手段を含むパケット分割組立て装置において、スイッチ手段の前段において外部からの書込み指示信号とチップセレクトとに応じて可変長データを固定長のセルデータに分割し、スイッチ手段の後段において書込み指示信号とチップセレクトとに応じてスイッチ手段でスイッチング処理されたセルデータを元の可変長データに組立てることによって、外部からの指示信号を変更するだけで回路の変更に対応することができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施例によるパケット分割組立て装置の構成を示すブロック図である。
【図２】図１の入力スイッチインタフェース部の構成を示すブロック図である。
【図３】図１の出力スイッチインタフェース部の構成を示すブロック図である。
【図４】図２のパケット分割部の構成を示すブロック図である。
【図５】図３に示すパケット組立部の構成を示すブロック図である。
【図６】本発明の一実施例によるパケット分割組立て装置の動作を示すタイミングチャートである。
【図７】本発明の一実施例によるパケット分割組立て装置の動作を示すタイミングチャートである。
【図８】本発明の一実施例によるパケット分割組立て装置の動作を示すタイミングチャートである。
【図９】本発明の一実施例によるパケット分割組立て装置の動作を示すタイミングチャートである。
【図１０】本発明の一実施例によるパケット分割組立て装置の動作を示すタイミングチャートである。
【図１１】本発明の他の実施例によるパケット分割組立て装置の構成を示すブロック図である。
【図１２】本発明の他の実施例によるパケット分割組立て装置の動作を示すタイミングチャートである。
【図１３】本発明の他の実施例によるパケット分割組立て装置の動作を示すタイミングチャートである。
【図１４】本発明の他の実施例によるパケット分割組立て装置の動作を示すタイミングチャートである。
【図１５】本発明の他の実施例によるパケット分割組立て装置の動作を示すタイミングチャートである。
【図１６】本発明の他の実施例によるパケット分割組立て装置の動作を示すタイミングチャートである。
【図１７】本発明の他の実施例によるパケット分割組立て装置の動作を示すタイミングチャートである。
【図１８】（ａ）は従来のパケット交換システムの送信側の動作を示す図であり、（ｂ）は従来のパケット交換システムの受信側の動作を示す図である。
【符号の説明】
１，１１  入力回線インタフェース部
２，１３  宛先解決部
３，１６  入力バッファ部
４，１７  転送管理部
５  入力スイッチインタフェース部
６，１８  スイッチ部
７  出力スイッチインタフェース部
８，１９  出力バッファ部
９，２１  出力回線インタフェース部
１２，１５，５１  パケット分割部
１４，２０，７２  パケット組立部
５２，７１  スイッチインタフェース部
５１１  パケット種別判定部
５１２  セル生成部
５１３  データバッファ部
５１４  分割情報長保持部
７２１  パケット長識別部
７２２  パケットデータ読出し部
７２３  パケットバッファ部
７２４  データ長保持部
【図１】
2004172918.tif 000003
【図２】
2004172918.tif 000004
【図３】
2004172918.tif 000005
【図４】
2004172918.tif 000006
【図５】
2004172918.tif 000007
【図６】
2004172918.tif 000008
【図７】
2004172918.tif 000009
【図８】
2004172918.tif 000010
【図９】
2004172918.tif 000011
【図１０】
2004172918.tif 000012
【図１１】
2004172918.tif 000013
【図１２】
2004172918.tif 000014
【図１３】
2004172918.tif 000015
【図１４】
2004172918.tif 000016
【図１５】
2004172918.tif 000017
【図１６】
2004172918.tif 000018
【図１７】
2004172918.tif 000019
【図１８】
2004172918.tif 000020