(57)【要約】【課題】大画面化や低コスト化に適する構造を有するディスプレイを提供する。【解決手段】ディスプレイ１００Ａは、マザー基板１０２と、外枠１０６と、透明板２０とを有する筐体１０５と、複数の電子放出素子１０Ａがモジュール基板１１２上に配列して形成されたモジュール１０４とを具備し、複数のモジュール１０４がマザー基板１０２上にマトリックス状に配列され、さらに、筐体１０５内が真空封止されて構成されている。マザー基板１０２と透明板２０の間の任意の位置に１以上のスペーサ１１０を介在させて、少なくともマザー基板１０２と透明板２０との間のギャップを所定距離に保持するようにしてもよい。【選択図】図１７
2004172087.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板を有する筐体と、
複数の電子放出素子が第２の基板上に配列して形成されたモジュールとを具備し、
前記複数のモジュールが前記第１の基板上に配列され、
少なくとも前記モジュール同士が電気的に接続され、
前記筐体内が真空封止されていることを特徴とするディスプレイ。
【請求項２】
第１の基板を有する筐体と、
電子放出素子が形成されたチップとを具備し、
前記複数のチップが前記第１の基板上に配列され、
少なくとも前記チップ同士が電気的に接続され、
前記筐体内が真空封止されていることを特徴とするディスプレイ。
【請求項３】
第１の基板を有する筐体と、
前記第１の基板上に直接膜形成された複数の電子放出素子とを具備し、
前記筐体内が真空封止されていることを特徴とするディスプレイ。
【請求項４】
請求項１〜３のいずれか１項に記載のディスプレイにおいて、
前記筐体は、前記第１の基板と対向して配置された透明板を有し、
前記透明板のうち、前記第１の基板と対向する面に、前記電子放出素子との間で電界を形成するための電極と、該電極に形成された蛍光体とを有し、
前記電子放出素子から放出される電子を前記蛍光体に衝突させて前記蛍光体を励起し、発光させることを特徴とするディスプレイ。
【請求項５】
第１の基板を有する筐体と、
複数の電子放出素子が第２の基板上に配列され、かつ、真空封止された真空封止モジュールとを具備し、
複数の真空封止モジュールが前記第１の基板上に配列され、
少なくとも前記真空封止モジュール同士を電気的に接続されていることを特徴とするディスプレイ。
【請求項６】
請求項５記載のディスプレイにおいて、
前記真空封止モジュールは、前記第２の基板と対向して配置された透明板を有し、
前記透明板のうち、前記第２の基板と対向する面に、前記電子放出素子との間で電界を形成するための電極と、該電極に形成された蛍光体とを有し、
前記電子放出素子から放出される電子を前記蛍光体に衝突させて前記蛍光体を励起し、発光させることを特徴とするディスプレイ。
【請求項７】
請求項１〜６のいずれか１項に記載のディスプレイにおいて、
前記電子放出素子は、
誘電体にて構成されたエミッタ部と、
前記エミッタ部に接して形成された第１の電極及び第２の電極とを有し、
前記第１の電極と前記第２の電極間に駆動電圧が印加されることによって、少なくとも前記エミッタ部の一部が分極反転あるいは分極変化されることで電子放出を行うことを特徴とするディスプレイ。
【請求項８】
請求項７記載のディスプレイにおいて、
前記第１の電極及び前記第２の電極は、前記エミッタ部の主面にそれぞれ接して形成され、
前記第１の電極と前記第２の電極との間に前記エミッタ部が一部露出するスリットが形成されていることを特徴とするディスプレイ。
【請求項９】
請求項７記載のディスプレイにおいて、
前記第１の電極は、前記エミッタ部の第１の面に形成され、
前記第２の電極は、前記エミッタ部の第２の面に形成されていることを特徴とするディスプレイ。
【請求項１０】
請求項１〜９のいずれか１項に記載のディスプレイにおいて、
前記エミッタ部が、圧電材料、電歪材料及び反強誘電材料のうちの少なくとも１種類であることを特徴とするディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多数の電子放出素子を備えてなるディスプレイに関する。
【背景技術】
【０００２】
近年、フィールドエミッションディスプレイ（ＦＥＤ）やバックライトのような種々のアプリケーションにおいて、駆動用の電極及び接地用の電極を有する電子放出素子が用いられている（例えば、特許文献１〜５及び非特許文献１〜３参照）。そのような電子放出素子は、ＦＥＤに適用される場合、二次元的に配列され、これら電子放出素子に対する複数の蛍光体が、所定の間隔を以ってそれぞれ配置されている。
【０００３】
【特許文献１】特開平１−３１１５３３号公報（第３頁、第１図）
【特許文献２】特開平７−１４７１３１号公報（第３頁、図８及び図９）
【特許文献３】特開２０００−２８５８０１号公報（第５頁、図３）
【特許文献４】特公昭４６−２０９４４号公報（第１頁、第２図）
【特許文献５】特公昭４４−２６１２５号公報（第１頁、第２図）
【非特許文献１】安岡、石井「強誘電体陰極を用いたパルス電子源」応用物理第６８巻第５号、ｐ．５４６〜５５０（１９９９）
【非特許文献２】V.F.Puchkarev, G.A.Mesyats, On the mechanism of emission from the ferroelectric ceramic cathode, J.Appl.Phys., vol. 78, No. 9, 1 November, 1995, p. 5633-5637
【非特許文献３】H.Riege, Electron emission ferroelectrics - a review, Nucl. Instr. And Meth. A340, p.80-89(1994)
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１〜５及び非特許文献１〜３に記載されているような従来の一般的な電子放出素子を利用したディスプレイの構造については未だ確立された技術はなく、特に、大画面化、低コスト化に適する技術がないのが現状であった。
【０００５】
本発明の目的は、大画面化や低コスト化に適する構造を有するディスプレイを提供することにある。
【課題を解決するための手段】
【０００６】
本発明のディスプレイの第１の発明は、第１の基板を有する筐体と、複数の電子放出素子が第２の基板上に配列して形成されたモジュールとを具備し、前記複数のモジュールが前記第１の基板上に配列され、少なくとも前記モジュール同士が電気的に接続され、前記筐体内が真空封止されていることを特徴とする。
【０００７】
本発明の第１の発明の構造によれば、複数の電子放出素子を第２の基板上に配列してモジュールとして構成し、複数のモジュールを第１の基板上に配列することで、簡単に大画面のディスプレイを得ることができる。
【０００８】
本発明のディスプレイの第２の発明は、第１の基板を有する筐体と、電子放出素子が形成されたチップとを具備し、前記複数のチップが前記第１の基板上に配列され、少なくとも前記チップ同士が電気的に接続され、前記筐体内が真空封止されていることを特徴とする。
【０００９】
本発明の第２の発明の構造によれば、電子放出素子を有するチップを作製し、複数のチップを第１の基板上に配列することで、簡単に大画面のディスプレイを得ることができる。
【００１０】
本発明のディスプレイの第３の発明は、第１の基板を有する筐体と、前記第１の基板上に直接膜形成された複数の電子放出素子とを具備し、前記筐体内が真空封止されていることを特徴とする。
【００１１】
本発明の第３の発明の構造によれば、第１の基板上に直接膜形成することで、簡単に、かつ、低コストにディスプレイを得ることができる。
【００１２】
そして、上述した第１〜第３の発明において、前記筐体は、前記第１の基板と対向して配置された透明板を有し、前記透明板のうち、前記第１の基板と対向する面に、前記電子放出素子との間で電界を形成するための電極と、該電極に形成された蛍光体とを有し、前記電子放出素子から放出される電子を前記蛍光体に衝突させて前記蛍光体を励起し、発光させるようにしてもよい。
【００１３】
本発明のディスプレイの第４の発明は、第１の基板を有する筐体と、複数の電子放出素子が第２の基板上に配列され、かつ、真空封止された真空封止モジュールとを具備し、複数の真空封止モジュールが前記第１の基板上に配列され、少なくとも前記真空封止モジュール同士を電気的に接続されていることを特徴とする。
【００１４】
この場合、前記真空封止モジュールは、前記第２の基板と対向して配置された透明板を有し、前記透明板のうち、前記第２の基板と対向する面に、前記電子放出素子との間で電界を形成するための電極と、該電極に形成された蛍光体とを有し、前記電子放出素子から放出される電子を前記蛍光体に衝突させて前記蛍光体を励起し、発光させるようにしてもよい。
【００１５】
上述した本発明の第１〜第４の発明に係るディスプレイにおいて、電子放出素子の好ましい態様としては以下のとおりである。
【００１６】
すなわち、前記電子放出素子は、誘電体にて構成されたエミッタ部と、前記エミッタ部に接して形成された第１の電極及び第２の電極とを有し、前記第１の電極と前記第２の電極間に駆動電圧が印加されることによって、少なくとも前記エミッタ部の一部が分極反転あるいは分極変化されることで電子放出を行うようにしてもよい。
【００１７】
ここで、電子放出素子の作用について説明する。まず、第１の電極と第２の電極間に駆動電圧が印加されることによって、少なくともエミッタ部の一部が分極反転あるいは分極変化され、前記第２の電極よりも電位が低い前記第１の電極の近傍から電子が放出されることになる。すなわち、この分極反転あるいは分極変化によって、第１の電極とその近傍の双極子モーメントの正極側とで局所的な集中電界が発生することにより、前記第１の電極から１次電子が引き出され、前記第１の電極から引き出された１次電子が前記エミッタとなる物質に衝突して、該エミッタとなる物質から２次電子が放出される。
【００１８】
前記第１の電極、前記エミッタ部及び真空雰囲気の３重点を有する場合には、前記第１の電極のうち、３重点近傍の部分から１次電子が引き出され、前記引き出された１次電子が前記エミッタ部に衝突して、該エミッタ部から２次電子が放出される。なお、前記第１の電極の厚みが極薄（〜１０ｎｍ）である場合には、該第１の電極とエミッタ部との界面から電子が放出されることになる。
【００１９】
ここで述べる２次電子は、１次電子のクーロン衝突でエネルギーを得て、エミッタ部の外へ飛び出した固体内電子と、オージェ電子と、１次電子がエミッタ部の表面近くで散乱したもの（反射電子）の全てを含む。
【００２０】
このような原理によって電子が放出されることから、電子放出が安定して行われ、電子放出の回数も２０億回以上を実現でき、実用性に富む。しかも、放出電子量は、第１の電極と第２の電極間に印加される駆動電圧のレベルにほぼ比例して増加することから、放出電子量を容易に制御できるという利点もある。
【００２１】
そして、電子放出素子の第１の構成例としては、前記第１の電極及び前記第２の電極が、前記エミッタ部の主面にそれぞれ接して形成され、前記第１の電極と前記第２の電極との間に前記エミッタ部が一部露出するスリットが形成される構成例がある。
【００２２】
この場合、前記スリットの幅をｄ、前記第１の電極と前記第２の電極間の電圧をＶａｋとしたとき、前記エミッタとなる物質に印加され、かつ、Ｅ＝Ｖａｋ／ｄで表される電界Ｅで分極反転あるいは分極変化が行われることとなる。
【００２３】
また、第２の構成例としては、前記第１の電極は、前記エミッタ部の第１の面に形成され、前記第２の電極は、前記エミッタ部の第２の面に形成される構成例がある。
【００２４】
この場合、前記第１の電極と前記第２の電極に挟まれた前記エミッタとなる物質の厚さをｈ、前記第１の電極と前記第２の電極間の電圧をＶａｋとしたとき、前記エミッタとなる物質に印加され、かつ、Ｅ＝Ｖａｋ／ｈで表される電界Ｅで分極反転あるいは分極変化が行われることになる。
【００２５】
また、上述した電子放出素子において、前記エミッタ部は、圧電材料、電歪材料及び反強誘電材料のうちの少なくとも１種類で構成することができる。
【発明の効果】
【００２６】
以上説明したように、本発明に係るディスプレイによれば、簡単に大画面化を実現でき、低コスト化を図ることができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明に係るディスプレイの実施の形態例について図１〜図４９を参照しながら説明する。
【００２８】
まず、本実施の形態に係るディスプレイに適用される電子放出素子の構成及び電子放出原理について図１〜図１５Ｂを参照しながら説明する。
【００２９】
第１の実施の形態に係る電子放出素子１０Ａは、図１に示すように、エミッタ部１２と、該エミッタ部１２の一方の面に形成された第１の電極（カソード電極）１４と、同じくエミッタ部１２の一方の面に形成され、カソード電極１４と共にスリット１６を形成する第２の電極（アノード電極）１８とを有する。カソード電極１４には、後述するように１つの信号線からの画素信号Ｓｄが電流抑制用の抵抗Ｒ１を介して供給され、アノード電極１８には、１つの行選択線からの選択信号Ｓｓが電流抑制用の抵抗Ｒ２を介して供給され、カソード電極１４とアノード電極１８間には、これらデータ信号Ｓｄと選択信号Ｓｓによる駆動電圧Ｖａが印加されることになる。
【００３０】
そして、この電子放出素子１０Ａをディスプレイのドットや画素として利用する場合は、カソード電極１４の上方に、例えばガラスやアクリル製の透明板２０が配置され、該透明板２０の裏面（カソード電極１４と対向する面）に例えば透明電極にて構成されたコレクタ電極２２が配置され、該コレクタ電極２２には蛍光体２４が塗布される。なお、コレクタ電極２２にはバイアス電圧源２６（バイアス電圧Ｖｃ）が抵抗Ｒ３を介して接続される。
【００３１】
また、第１の実施の形態に係る電子放出素子１０Ａは、当然のことながら、真空空間内に配置される。この電子放出素子１０Ａは、図１に示すように、電界集中ポイントＡ及びＢが存在するが、ポイントＡは、カソード電極１４／エミッタ部１２／真空が１つのポイントに存在する３重点を含むポイントとしても定義することができ、ポイントＢは、アノード電極１８／エミッタ部１２／真空が１つのポイントに存在する３重点を含むポイントとしても定義することができる。
【００３２】
そして、雰囲気中の真空度は、１０2〜１０-6Ｐａが好ましく、より好ましくは１０-3〜１０-5Ｐａである。
【００３３】
このような範囲を選んだ理由は、低真空では、（１）空間内に気体分子が多いため、プラズマを生成し易く、プラズマが多量に発生され過ぎると、その正イオンが多量にカソード電極１４に衝突して損傷を進めるおそれや、（２）放出電子がコレクタ電極２２に到達する前に気体分子に衝突してしまい、コレクタ電位（Ｖｃ）で十分に加速した電子による蛍光体２４の励起が十分に行われなくなるおそれがあるからである。
【００３４】
一方、高真空では、電界集中ポイントＡ及びＢから電子を放出し易いものの、構造体の支持、及び真空のシール部が大きくなり、小型化に不利になるという問題があるからである。
【００３５】
ここで、カソード電極１４とアノード電極１８間のスリット１６の幅ｄの大きさについて説明すると、カソード電極１４とアノード電極１８間の電圧（駆動電圧Ｖａがカソード電極１４とアノード電極１８間に印加されることによって、該カソード電極１４とアノード電極１８間に現れる電圧）をＶａｋとしたとき、Ｅ＝Ｖａｋ／ｄで表される電界Ｅで分極反転もしくは分極変化が行われるように、前記幅ｄを設定することが好ましい。つまり、スリット１６の幅ｄが小さいほど、低電圧で分極反転もしくは分極変化が可能となり、低電圧駆動（例えば１００Ｖ未満）で電子放出が可能となる。ここで、エミッタ部１２の絶縁破壊電圧は、少なくとも１０ｋＶ／ｍｍ以上有していることが好ましい。この例では、スリット１６の幅ｄを例えば７０μｍとしたとき、カソード電極１４とアノード電極１８間に−１００Ｖの駆動電圧を印加しても、エミッタ部１２のうち、スリット１６から露出する部分が絶縁破壊に至ることはない。
【００３６】
なお、カソード電極１４の寸法については、図２に示すように、幅Ｗ１を２ｍｍとし、長さＬ１を５ｍｍとした。カソード電極１４の厚さは、２０μｍ以下がよく、好適には５μｍ以下であるとよい。
【００３７】
アノード電極１８の厚さも、２０μｍ以下がよく、好適には５μｍ以下であるとよい。また、アノード電極１８の寸法については、図２に示すように、カソード電極１４と同様に幅Ｗ２を２ｍｍとし、長さＬ２を５ｍｍとした。
【００３８】
また、カソード電極１４とアノード電極１８間のスリット１６の幅ｄは、この第１の実施の形態では、７０μｍとした。
【００３９】
次に、電子放出素子１０Ａの電子放出原理について図１、図３〜図６を参照しながら説明する。まず、カソード電極１４とアノード電極１８間に印加される駆動電圧Ｖａは、図３に示すように、第１の電圧Ｖａ１が出力される期間（準備期間Ｔ１）と第２の電圧Ｖａ２が出力される期間（電子放出期間Ｔ２）を１ステップとし、該１ステップが繰り返される。第１の電圧Ｖａ１は、カソード電極１４の電位がアノード電極１８の電位よりも高い電圧であり、第２の電圧Ｖａ２は、カソード電極１４の電位がアノード電極１８の電位よりも低い電圧である。駆動電圧Ｖａの振幅Ｖｉｎは、第１の電圧Ｖａ１から第２の電圧Ｖａ２を差し引いた値（＝Ｖａ１−Ｖａ２）で定義することができる。つまり、駆動電圧Ｖａの波形は、準備期間Ｔ１において第１の電圧Ｖａ１、電子放出期間Ｔ２において第２の電圧Ｖａ２の矩形パルスとなっている。
【００４０】
準備期間Ｔ１は、図４に示すように、カソード電極１４とアノード電極１８間に第１の電圧Ｖａ１を印加してエミッタ部１２を分極する期間である。第１の電圧Ｖａ１としては、図３のように直流電圧でもよいが、１つのパルス電圧もしくはパルス電圧を複数回連続印加するようにしてもよい。ここで、準備期間Ｔ１は、分極処理を十分に行うために、電子放出期間Ｔ２よりも長くとることが好ましい。例えば、この準備期間Ｔ１としては１００μｓｅｃ以上が好ましい。これは、第１の電圧Ｖａ１の印加時の消費電力及びカソード電極１４の損傷を防止する目的で、分極を行うための第１の電圧Ｖａ１の絶対値を、第２の電圧Ｖａ２の絶対値よりも小さく設定しているからである。
【００４１】
また、第１の電圧Ｖａ１及び第２の電圧Ｖａ２は、各々正負の極性に分極処理を確実に行う電圧レベルであることが好ましく、例えばエミッタ部１２の誘電体が抗電圧を有する場合、第１の電圧Ｖａ１及び第２の電圧Ｖａ２の絶対値は、抗電圧以上であることが好ましい。
【００４２】
電子放出期間Ｔ２は、カソード電極１４とアノード電極１８間に第２の電圧Ｖａ２が印加される期間である。カソード電極１４とアノード電極１８間に第２の電圧Ｖａ２が印加されることによって、図５Ａに示すように、少なくともエミッタ部１２のうち、スリット１６から露出する部分が分極反転もしくは分極変化される。このとき、前記スリットの幅をｄ（図１参照）、カソード電極１４とアノード電極１８間の電圧をＶａｋとしたとき、エミッタ部１２に印加され、かつ、Ｅ＝Ｖａｋ／ｄで表される電界Ｅで分極反転もしくは分極変化が行われる。
【００４３】
この分極反転もしくは分極変化によって、カソード電極１４とその近傍の双極子モーメントの正極側とで局所的な集中電界が発生することにより、カソード電極１４から１次電子が引き出され、図５Ｂに示すように、前記カソード電極１４から引き出された１次電子がエミッタ部１２に衝突して、該エミッタ部１２から２次電子が放出される。
【００４４】
この第１の実施の形態のように、カソード電極１４、エミッタ部１２及び真空の３重点Ａを有する場合には、カソード電極１４のうち、３重点Ａの近傍部分から１次電子が引き出され、この３重点Ａから引き出された１次電子がエミッタ部１２に衝突して、該エミッタ部１２から２次電子が放出される。なお、カソード電極１４の厚みが極薄（〜１０ｎｍ）である場合には、該カソード電極１４とエミッタ部１２との界面から電子が放出されることになる。
【００４５】
このような原理によって電子が放出されることから、電子放出が安定して行われ、電子放出の回数も２０億回以上を実現でき、実用性に富む。しかも、放出電子量は、カソード電極１４とアノード電極１８間に印加される駆動電圧Ｖａの振幅Ｖｉｎにほぼ比例して増加することから、放出電子量を容易に制御できるという利点もある。
【００４６】
そして、放出された２次電子のうち、一部の２次電子はコレクタ電極２２に導かれて蛍光体２４を励起し、外部に蛍光体発光として具現されることになる。他の一部の２次電子や１次電子は、アノード電極１８に引かれる。
【００４７】
ここで、２次電子の放出分布について説明する。図６に示すように、２次電子は、ほとんどエネルギーがゼロに近いものが大多数であり、エミッタ部１２の表面から真空中に放出されると、周囲の電界分布のみに従って運動することになる。つまり、２次電子は、初速がほとんど０（ｍ／ｓｅｃ）の状態から周囲の電界分布に従って加速される。このため、図５Ｂに示すように、エミッタ部１２とコレクタ電極２２間に電界Ｅａが発生しているとすると、２次電子は、この電界Ｅａに沿って、その放出軌道が決定される。つまり、直進性の高い電子源を実現させることができる。このような初速の小さい２次電子は、１次電子のクーロン衝突でエネルギーを得て、エミッタ部１２の外へ飛び出した固体内電子である。
【００４８】
また、コレクタ電極２２のパターン形状や電位を適宜変更したり、エミッタ部１２とコレクタ電極２２との間に図示しない制御電極等を配置することによって、エミッタ部１２とコレクタ電極２２間の電界分布を任意に設定することにより、２次電子の放出軌道を制御し易くなり、電子ビーム径の収束、拡大、変形も容易になる。
【００４９】
上述した直進性の高い電子源の実現、並びに２次電子の放出軌道の制御のし易さは、第１の実施の形態に係る電子放出素子１０Ａをディスプレイの画素として構成した場合の画素の狭ピッチ化に有利になる。
【００５０】
ところで、図６からもわかるように、１次電子のエネルギーＥ0に相当するエネルギーをもった２次電子が放出されている。この２次電子は、カソード電極１４から放出された１次電子がエミッタ部１２の表面近くで散乱したもの（反射電子）である。
【００５１】
カソード電極１４の厚みが１０ｎｍよりも厚い場合には、前記反射電子のほとんどがアノード電極１８に向かうことになる。そして、本明細書内で述べている２次電子は、前記反射電子やオージェ電子も含んで定義するものとする。
【００５２】
一方、カソード電極１４の厚みが極薄（〜１０ｎｍ）である場合、カソード電極１４から放出された１次電子は、カソード電極１４とエミッタ部１２の界面で反射してコレクタ電極２２に向かうことになる。
【００５３】
上述の例では、透明板２０の裏面にコレクタ電極２２を形成し、該コレクタ電極２２の表面（カソード電極１４と対向する面）に蛍光体２４を形成するようにしたが、その他、図７の変形例に係る電子放出素子１０Ａａのように、透明板２０の裏面に蛍光体２４を形成し、該蛍光体２４を覆うようにコレクタ電極２２を形成するようにしてもよい。
【００５４】
これは、ＣＲＴ等で用いられる構成であって、コレクタ電極２２がメタルバックとして機能する。エミッタ部１２から放出された２次電子はコレクタ電極２２を貫通して蛍光体２４に進入し、該蛍光体２４を励起する。従って、コレクタ電極２２は２次電子が貫通できる程度の厚さであり、１００ｎｍ以下が好ましい。２次電子の運動エネルギーが大きいほど、コレクタ電極２２の厚みを厚くすることができる。
【００５５】
このような構成とすることで以下の効果を奏することができる。
【００５６】
（１）蛍光体２４が導電性でない場合、蛍光体２４の帯電（負）を防ぎ、２次電子の加速電界を維持することができる。
【００５７】
（２）コレクタ電極２２が蛍光体２４の発光を反射して、蛍光体２４の発光を効率よく透明板２０側（発光面側）に放出することができる。
【００５８】
（３）蛍光体２４への過度な２次電子の衝突を防ぐことができ、蛍光体２４の劣化や蛍光体２４からのガス発生を防止することができる。
【００５９】
次に、第２の実施の形態に係る電子放出素子１０Ｂについて図８〜図１５Ｂを参照しながら説明する。
【００６０】
この第２の実施の形態に係る電子放出素子１０Ｂは、図８に示すように、上述した第１の実施の形態に係る電子放出素子１０Ａとほぼ同様の構成を有するが、エミッタ部１２の表面にカソード電極１４が形成され、エミッタ部１２の裏面にアノード電極１８が形成されている点で異なる。
【００６１】
なお、カソード電極１４とアノード電極１８間への駆動電圧Ｖａの印加は、例えば図９に示すように、カソード電極１４に延びるリード電極３０とアノード電極１８に延びるリード電極３２を通じて行われる。
【００６２】
カソード電極１４とアノード電極１８間のエミッタ部１２の厚さｈは、両電極１４及び１８間の電圧をＶａｋとしたとき、Ｅ＝Ｖａｋ／ｈで表される電界Ｅで分極反転もしくは分極変化が行われるように、前記厚さｈを設定することが好ましい。つまり、前記厚さｈが小さいほど、低電圧で分極反転もしくは分極変化が可能となり、低電圧駆動（例えば１００Ｖ未満）で電子放出が可能となる。エミッタ部１２の絶縁破壊電圧は、少なくとも１０ｋＶ／ｍｍ以上有していることが好ましい。ここで、エミッタ部１２の絶縁破壊電圧は、少なくとも１０ｋＶ／ｍｍ以上有していることが好ましい。この例では、エミッタ部１２の厚さｈを例えば２０μｍとしたとき、カソード電極１４とアノード電極１８間に−１００Ｖの駆動電圧を印加しても、エミッタ部１２が絶縁破壊に至ることはない。
【００６３】
カソード電極１４の平面形状は、図９に示すように、楕円形状としてもよいし、図１０に示す第１の変形例に係る電子放出素子１０Ｂａのように、リング状にしてもよい。あるいは、図１１に示す第２の変形例に係る電子放出素子１０Ｂｂのように、くし歯状にしてもよい。
【００６４】
カソード電極１４の平面形状をリング状やくし歯状にすることによって、電界集中ポイントＡでもあるカソード電極１４／エミッタ部１２／真空の３重点が増え、電子放出効率を向上させることができる。
【００６５】
カソード電極１４の厚みｔｃ（図８参照）は、２０μｍ以下であるとよく、好適には５μｍ以下であるとよい。従って、カソード電極１４の厚みｔｃを１００ｎｍ以下にしてもよい。特に、カソード電極１４の厚みｔｃを極薄（１０ｎｍ以下）とした場合には、該カソード電極１４とエミッタ部１２との界面から電子が放出されることになり、電子放出効率をさらに向上させることができる。一方、アノード電極１８の厚さも、２０μｍ以下であるとよく、好適には５μｍ以下であるとよい。
【００６６】
次に、電子放出素子１０Ｂの電子放出原理について図３、図８、図１２〜図１５Ｂを参照しながら説明する。この第２の実施の形態においても、図３に示すように、上述した第１の実施の形態と同様に、第１の電圧Ｖａ１が出力される期間（準備期間Ｔ１）と第２の電圧Ｖａ２が出力される期間（電子放出期間Ｔ２）を１ステップとし、該１ステップが繰り返される。
【００６７】
まず、準備期間Ｔ１において、図１２に示すように、カソード電極１４とアノード電極１８間に第１の電圧Ｖａ１が印加されることによって、エミッタ部１２が一方向に分極されることになる。この場合も、第１の電圧Ｖａ１としては、図３のように直流電圧でもよいが、１つのパルス電圧もしくはパルス電圧を複数回連続印加するようにしてもよい。また、準備期間Ｔ１は、分極処理を十分に行うために、電子放出期間Ｔ２よりも長くとることが好ましい。例えば、この準備期間Ｔ１としては１００μｓｅｃ以上が好ましい。
【００６８】
その後、電子放出期間Ｔ２において、カソード電極１４とアノード電極１８間に第２の電圧Ｖａ２が印加されることによって、図１３に示すように、少なくともエミッタ部１２の一部が分極反転もしくは分極変化される。ここで、分極反転もしくは分極変化される部位は、カソード電極１４の真下部分はもちろんのこと、真上にカソード電極１４を有しておらず、かつ、表面が露出した部分についても、カソード電極１４の近傍では、同様に分極反転もしくは分極変化が行われる。つまり、カソード電極１４の近傍で、エミッタ部１２の表面が露出した部分は、分極のしみ出しが起きているからである。この分極反転もしくは分極変化によって、カソード電極１４とその近傍の双極子モーメントの正極側とで局所的な集中電界が発生することにより、カソード電極１４から１次電子が引き出され、カソード電極１４から引き出された前記１次電子がエミッタ部１２に衝突して、該エミッタ部１２から２次電子が放出される。
【００６９】
この第２の実施の形態のように、カソード電極１４、エミッタ部１２及び真空の３重点Ａを有する場合には、カソード電極１４のうち、３重点Ａの近傍部分から１次電子が引き出され、この３重点Ａから引き出された１次電子がエミッタ部１２に衝突して、該エミッタ部１２から２次電子が放出される。なお、カソード電極１４の厚みが極薄（〜１０ｎｍ）である場合には、該カソード電極１４とエミッタ部１２との界面から電子が放出されることになる。
【００７０】
ここで、第２の電圧Ｖａ２が印加されることによる作用をさらに詳細に説明する。まず、カソード電極１４とアノード電極１８間に第２の電圧Ｖａ２が印加されることによって、上述したように、エミッタ部１２から２次電子が放出されることになる。すなわち、分極反転もしくは分極変化されたエミッタ部１２のうち、カソード電極１４の近傍に帯電する双極子モーメントが放出電子を引き出すこととなる。
【００７１】
つまり、カソード電極１４のうち、エミッタ部１２との界面近傍において局所的なカソードが形成され、エミッタ部１２のうち、カソード電極１４の近傍の部分に帯電している双極子モーメントの＋極が局所的なアノードとなってカソード電極１４から電子が引き出され、その引き出された電子のうち、一部の電子がコレクタ電極２２（図８参照）に導かれて蛍光体２４を励起し、外部に蛍光体発光として具現されることになる。また、前記引き出された電子のうち、一部の電子がエミッタ部１２に衝突して、エミッタ部１２から２次電子が放出され、該２次電子がコレクタ電極２２に導かれて蛍光体２４を励起することになる。なお、この第２の実施の形態に係る電子放出素子１０Ｂにおける２次電子の放出分布についても、図６と同様の特性を有することになる。従って、２次電子は、ほとんどエネルギーがゼロに近いものが大多数であり、エミッタ部１２の表面から真空中に放出されると、周囲の電界分布のみに従って運動することになる。つまり、２次電子は、初速がほとんど０（ｍ／ｓｅｃ）の状態から周囲の電界分布に従って加速される。このため、図８に示すように、エミッタ部１２とコレクタ電極２２間に電界Ｅａが発生しているとすると、２次電子は、この電界Ｅａに沿って、その放出軌道が決定される。つまり、直進性の高い電子源を実現させることができる。このような初速の小さい２次電子は、１次電子のクーロン衝突でエネルギーを得て、エミッタ部１２の外へ飛び出した固体内電子である。
【００７２】
また、１次電子のエネルギーＥ0に相当するエネルギーをもった２次電子は、カソード電極１４から放出された１次電子がエミッタ部１２の表面近くで散乱したもの（反射電子）である。ここで、エミッタ部１２から蛍光体へ放出される２次電子は、上記初速の小さい２次電子、つまり、１次電子のクーロン衝突でエネルギーを得てエミッタ部１２の外に飛び出した固体内電子と、オージェ電子と、反射電子の全てを含む。カソード電極１４の厚みが極薄（〜１０ｎｍ）である場合、カソード電極１４から放出された１次電子は、カソード電極１４とエミッタ部１２の界面で反射してコレクタ電極２２に向かうことになる。
【００７３】
ここで、図１３に示すように、電界集中ポイントＡでの電界の強さＥAは、局所的なアノードと局所的なカソード間の電位差をＶ（ｌａ，ｌｋ）、局所的なアノードと局所的なカソード間の距離をｄAとしたとき、ＥA＝Ｖ（ｌａ，ｌｋ）／ｄAの関係がある。この場合、局所的なアノードと局所的なカソード間の距離ｄAは非常に小さいことから、電子放出に必要な電界の強さＥAを容易に得ることができる（電界の強さＥAが大きくなっていることを図１３上では実線矢印によって示す）。これは、電圧Ｖａｋの低電圧化につながる。
【００７４】
そして、カソード電極１４からの電子放出がそのまま進行すれば、ジュール熱によって蒸散して浮遊するエミッタ部１２の構成原子が前記放出された電子によって正イオンと電子に電離され、この電離によって発生した電子がさらにエミッタ部１２の構成原子等を電離するため、指数関数的に電子が増え、これが進行して電子と正イオンが中性的に存在すると局所プラズマとなる。なお、２次電子も前記電離を促進させることが考えられる。前記電離によって発生した正イオンが、例えばカソード電極１４に衝突することによって、カソード電極１４が損傷することも考えられる。
【００７５】
しかし、この第２の実施の形態に係る電子放出素子１０Ｂでは、図１４に示すように、カソード電極１４から引き出された電子が、局所アノードとして存在するエミッタ部１２の双極子モーメントの＋極に引かれ、カソード電極１４の近傍におけるエミッタ部１２の表面の負極性への帯電が進行することになる。その結果、電子の加速因子（局所的な電位差）が緩和され、２次電子放出に至るポテンシャルが存在しなくなり、エミッタ部１２の表面における負極性の帯電がさらに進行することになる。
【００７６】
そのため、双極子モーメントにおける局所的なアノードの正極性が弱められ、局所的なアノードと局所的なカソード間の電界の強さＥAが小さくなり（電界の強さＥAが小さくなっていることを図１４上では破線矢印によって示す）、電子放出は停止することになる。
【００７７】
すなわち、図１５Ａに示すように、カソード電極１４とアノード電極１８間に印加される駆動電圧Ｖａとして、第１の電圧Ｖａ１を例えば＋５０Ｖ、第２の電圧Ｖａ２を例えば−１００Ｖとしたとき、電子放出が行われたピーク時点Ｐ１におけるカソード電極１４とアノード電極１８間の電圧変化ΔＶａｋは、２０Ｖ以内（図１５Ｂの例では１０Ｖ程度）であってほとんど変化がない。そのため、正イオンの発生はほとんどなく、正イオンによるカソード電極１４の損傷を防止することができ、電子放出素子１０Ｂの長寿命化において有利となる。
【００７８】
ところで、エミッタ部１２から放出された電子が再びエミッタ部１２に衝突したり、エミッタ部１２の表面近傍での電離等によって、該エミッタ部１２が損傷を受け、結晶欠陥が誘発し、構造的にも脆くなるおそれがある。
【００７９】
そこで、エミッタ部１２を、真空中での蒸発温度が大きい誘電体で構成することが好ましく、例えばＰｂを含まないＢａＴｉＯ3等にて構成するようにしてもよい。これにより、エミッタ部１２の構成原子がジュール熱によって蒸散しにくくなり、電子による電離の促進を妨げることができる。これは、エミッタ部１２の表面を保護する上で有効となる。
【００８０】
次に、第１の実施の形態に係るディスプレイ１００Ａについて図１６〜図３２を参照しながら説明する。
【００８１】
この第１の実施の形態に係るディスプレイ１００Ａは、図１６に示すように、画像表示しようとする大きさのマザー基板１０２と、該マザー基板１０２上に多数配列されたモジュール１０４とを有する。多数のモジュール１０４は、マザー基板１０２上に例えばマトリックス状に配列するようにしてもよい。マザー基板１０２は、例えばガラス基板が使用される。
【００８２】
また、このディスプレイ１００Ａは、図１７に示すように、マザー基板１０２に対向して透明板２０が配置され、マザー基板１０２と透明板２０の周囲には例えばセラミックス製の外枠１０６が介在され、かつ、シールされて、１つの筐体１０５が構成されている。マザー基板１０２と透明板２０との間に形成される空間１０８内は真空とされている。すなわち、筐体１０５内は真空封止されている。もちろん、マザー基板１０２と透明板２０の間には任意の位置に１以上のスペーサ１１０を介在させて、少なくともマザー基板１０２と透明板２０との間のギャップを所定距離に保持するようにしてもよい。
【００８３】
透明板２０の裏面（マザー基板１０２と対向する面）には、図示しないが、上述したように、コレクタ電極２２と蛍光体２４（図１参照）が形成される。
【００８４】
ここで、モジュール１０４の具体例について図１８〜図３２を参照しながら説明する。まず、第１の具体例に係るモジュール１０４Ａは、図１８に示すように、１つのモジュール基板１１２上に、１つのエミッタ部１２が形成され、このエミッタ部１２の上面に、多数の第１の実施の形態に係る電子放出素子１０Ａがマトリックス状に配列されて構成されている。つまり、１つのエミッタ部１２の上面にカソード電極１４、アノード電極１８及びスリット１６を有する電子放出素子１０Ａが多数マトリックス状に配列されている。モジュール基板１１２としては、例えばアルミナやジルコニア等のセラミック基板やガラス基板が用いられる。
【００８５】
エミッタ部１２には、上述した多数のカソード電極１４及びアノード電極１８のほかに、横方向（行方向）に延びる多数の行選択線１１４と、縦方向（列方向）に延びる多数の信号線１１６が形成されている。
【００８６】
すなわち、水平方向に隣接する電子放出素子１０Ａ間に、それぞれ１本の信号線１１６が配線され、垂直方向に隣接する電子放出素子１０Ａ間に、それぞれ１本の行選択線１１４が配線されている。また、アノード電極１８は、リード電極３２を介して行選択線１１４に接続され、カソード電極１４は、リード電極３０を介して信号線１１６に接続されている。なお、行選択線１１４と信号線１１６とが交差する部分には、行選択線１１４と信号線１１６間の電気的絶縁を確保するための絶縁層１１８が介在されている。
【００８７】
モジュール基板１１２の上面周囲のうち、横方向端部（図１８において左端部及び右端部）には、１つのモジュール１０４Ａの行選択線１１４の本数に対応した個数を有するパッド１２０が形成され、縦方向端部（図１８において上端部及び下端部）には、１つのモジュール１０４Ａの信号線１１６の本数に対応した個数を有するパッド１２１が形成されている。
【００８８】
次に、第２の具体例に係るモジュール１０４Ｂは、図１９に示すように、上述した第１の具体例に係るモジュール１０４Ａとほぼ同様の構成を有するが、モジュール基板１１２上に多数の第２の実施の形態に係る電子放出素子１０Ｂが例えばマトリックス状に配列されている点で異なる。
【００８９】
すなわち、１つのモジュール基板１１２の上面にマトリックス状に多数のアノード電極１８が形成され、これらアノード電極１８を覆うように１つのエミッタ部１２が形成され、該エミッタ部１２の上面であって、下層に形成されたアノード電極１８と対向する部分にそれぞれカソード電極１４が形成されて構成されている。
【００９０】
モジュール基板１１２の上面（エミッタ部１２の下層）には、上述した多数のアノード電極１８のほかに、横方向（行方向）に延びる多数の行選択線１１４が形成されている。行選択線１１４は、図２０に示すように、アノード電極１８から離れた位置に形成し、リード電極３２を介して接続するようにしてもよいし、図２１に示すように、アノード電極１８の例えば中央を通るように形成してもよい。
【００９１】
エミッタ部１２の上面には、上述した多数のカソード電極１４のほかに、縦方向（列方向）に延びる多数の信号線１１６が形成されている。信号線１１６は、図２０に示すように、カソード電極１４から離れた位置に形成し、リード電極３０を介して接続するようにしてもよいし、図２１に示すように、カソード電極１４の例えば中央を通るように形成してもよい。
【００９２】
次に、第３の具体例に係るモジュール１０４Ｃは、図２２に示すように、上述した第１の具体例に係るモジュール１０４Ａとほぼ同様の構成を有するが、エミッタ部１２が電子放出素子１０Ａの数分に応じて分離されている点と、行選択線１１４と信号線１１６が共にモジュール基板１１２の上面に形成されている点で異なる。つまり、この例では、モジュール基板１１２上に電子放出素子１０Ａの数分に応じたブロック１２２Ａがマトリックス状に配列され、かつ、各ブロック１２２Ａが、１つのエミッタ部１２と、該エミッタ部１２の上面に形成されたカソード電極１４と、アノード電極１８と、これらカソード電極１４とアノード電極１８によるスリット１６とを有する。
【００９３】
従って、水平方向に隣接するブロック１２２Ａ間には、それぞれ１本の信号線１１６が配線され、垂直方向に隣接するブロック１２２Ａ間には、それぞれ１本の行選択線１１４が配線されている。また、アノード電極１８は、リード電極３２を介して行選択線１１４に接続され、カソード電極１４は、リード電極３０を介して信号線１１６に接続されている。なお、行選択線１１４と信号線１１６とが交差する部分には行選択線１１４と信号線１１６間の電気的絶縁を確保するための絶縁層１１８が介在されている。
【００９４】
次に、第４の具体例に係るモジュール１０４Ｄは、図２３に示すように、上述した第２の具体例に係るモジュール１０４Ｂとほぼ同様の構成を有するが、エミッタ部１２が電子放出素子１０Ｂの数分に応じて分離されている点と、行選択線１１４と信号線１１６が共にモジュール基板１１２の上面に形成されている点で異なる。つまり、この例では、モジュール基板１１２上に電子放出素子１０Ｂの数分に応じたブロック１２２Ｂがマトリックス状に配列され、かつ、各ブロック１２２Ｂが、１つのエミッタ部１２と、該エミッタ部１２の下層に形成されたアノード電極１８と、エミッタ部１２の上面に形成されたカソード電極１４とを有する。なお、アノード電極１８は、リード電極３２を介して行選択線１１４に接続され、カソード電極１４は、リード電極３０を介して信号線１１６に接続されている。
【００９５】
第５の具体例に係るモジュール１０４Ｅは、図２４に示すように、上述した第４の具体例に係るモジュール１０４Ｄとほぼ同様の構成を有するが、１つのブロック１２２Ｃに対して２つの電子放出素子１０Ｂが割り当てられ、かつ、水平方向に配列されている点で異なる。すなわち、１つのブロック１２２Ｃは、１つのエミッタ部１２と、該エミッタ部１２の下層に形成された２つのアノード電極１８と、エミッタ部１２の上面に形成された２つのカソード電極１４とを有する。
【００９６】
この場合、水平方向に隣接するブロック１２２Ｃ間には、それぞれ２本の信号線１１６が配線され、垂直方向に隣接するブロック１２２Ｃ間には、それぞれ１本の行選択線１１４が配線されている。
【００９７】
ここで、ｍ行ｎ列のブロック１２２Ｃに注目したとき、該ブロック１２２Ｃの左側の電子放出素子１０Ｂは、２ｎ−１列目のドットに対応し、右側の電子放出素子１０Ｂは、２ｎ列目のドットに対応する。そして、ｍ行ｎ列のブロック１２２Ｃと、該ブロック１２２Ｃに隣接する例えばｍ行ｎ−１列のブロック１２２Ｃとの間に配線された２本の信号線１１６は、左側の信号線１１６がｍ行ｎ−１列のブロック１２２Ｃに対応し、右側の信号線１１６がｍ行ｎ列のブロック１２２Ｃに対応している。
【００９８】
また、例えばｍ行ｎ列目のブロック１２２Ｃにおいて、２つのアノード電極１８は、それぞれリード電極３２を介して行選択線１１４に接続され、ｍ行２ｎ−１列目のカソード電極１４は、リード電極３０を介して左側の信号線１１６（ｍ行２ｎ−１列目の信号線）に接続され、ｍ行２ｎ列目のカソード電極１４は、リード電極３０を介して右側の信号線１１６（ｍ行２ｎ列目の信号線）に接続されている。なお、行選択線１１４と信号線１１６とが交差する部分には行選択線１１４と信号線１１６間の電気的絶縁を確保するための絶縁層１１８が介在されている。
【００９９】
次に、第６の具体例に係るモジュール１０４Ｆは、図２５に示すように、上述した第４の具体例に係るモジュール１０４Ｄとほぼ同様の構成を有するが、１つのブロック１２２Ｄに対して、例えば赤色、緑色及び青色に対応させて３つの電子放出素子１０Ｂが割り当てられ、かつ、水平方向に配列されている点で異なる。
【０１００】
この場合、モジュール基板１１２の上面には、後述するように、行選択線１１４と信号線１１６との絶縁を確保するための絶縁層１２４（誘電体層）が形成されている。そして、１つのブロック１２２Ｄは、図２６に示すように、絶縁層１２４の上面に形成された３つのアノード電極１８と、該３つのアノード電極１８を覆うように形成されたエミッタ部１２と、該エミッタ部１２の上面に形成された３つのカソード電極１４とを有する。
【０１０１】
モジュール基板１１２の上面（絶縁層１２４の下層）には、縦方向（行方向）に延びる多数の信号線１１６が形成されている。信号線１１６は、図２５に示すように、各ブロック１２２Ｄにおける３つのカソード電極１４の中央部分に対応した位置にそれぞれ配線されている。
【０１０２】
絶縁層１２４の上面のうち、垂直方向に隣接するブロック１２２Ｄ間には、それぞれ１本の行選択線１１４が配線されている。そして、各ブロック１２２Ｄにおいて、３つのアノード電極１８は、例えば共通のリード電極３２を介して行選択線１１４に接続されている。３つのカソード電極１４は、それぞれ対応する信号線に個別のリード電極３０を介して接続されている。
【０１０３】
そして、図１６に示すように、上述した第１〜第６の具体例に係るモジュール１０４Ａ〜１０４Ｆをマザー基板１０２上に多数配列することによって、第１の実施の形態に係るディスプレイ１００Ａが構成される。この場合、マザー基板１０２の上面周囲のうち、例えば横方向端部（図１６において右端部）には、ディスプレイ１００Ａ全体の行選択線１１４の本数に対応した個数を有するパッド１２６が形成され、縦方向端部（図１６において下端部）には、ディスプレイ１００Ａ全体の信号線１１６の本数に対応した個数を有するパッド１２８が形成されている。
【０１０４】
そして、図２７に示すように、モジュール１０４間で隣接するパッド１２０同士を例えばボンディングワイヤ１３０で接続し、モジュール１０４間で隣接するパッド１２１同士を例えばボンディングワイヤ１３２で接続する。また、横方向端部に位置するモジュール１０４のパッド１２０とマザー基板１０２のパッド１２６とをボンディングワイヤ１３４で接続し、縦方向端部に位置するモジュール１０４のパッド１２１とマザー基板１０２のパッド１２８とをボンディングワイヤ１３６で接続する。マザー基板１０２の各パッド１２６及び１２８は、例えばＡＣＦ（Anisotropic Conductive Film）で構成することができる。この場合、パッド１２６を介して直接行選択線用のＦＰＣ（Flexible Printed Circuit）やＴＡＢ（Tape Automated Bonding）等のケーブル１３８が接続され、パッド１２８を介して直接信号線用のＦＰＣやＴＡＢ等のケーブル１４０が接続される。
【０１０５】
この第１の実施の形態に係るディスプレイ１００Ａの周辺回路１４２は、図２８に示すように、行選択線１１４に選択的に選択信号Ｓｓを供給して、１行単位に電子放出素子１０Ａ（１０Ｂ）を順次選択する垂直シフト回路１４４と、信号線１１６にパラレルに画素信号Ｓｄを出力して、垂直シフト回路１４４にて選択された行（選択行）にそれぞれ画素信号Ｓｄを供給する水平シフト回路１４６と、入力される映像信号Ｓｖ及び同期信号Ｓｃに基づいて垂直シフト回路１４４及び水平シフト回路１４６を制御する信号制御回路１４８とを有する。
【０１０６】
ここで、第１の実施の形態に係るディスプレイ１００Ａの動作について説明する。以下の説明では、電子放出素子１０Ａ及び１０Ｂを一括して電子放出素子１０と記す。
【０１０７】
まず、全ての電子放出素子１０について選択を行っていない場合は、全電子放出素子１０のアノード電極１８に行選択線１１４を通じて例えば０Ｖが印加される。また、図２９Ａ及び図３０Ａに示すように、非選択期間Ｔｎにある電子放出素子１０のアノード電極１８に対しても行選択線１１４を通じて０Ｖが印加される。
【０１０８】
その後、例えば１行目に関する複数の電子放出素子１０が選択される場合は、該１行目の選択期間Ｔｓの直前（リセット期間Ｔｒ）に、１行目の行選択線１１４を通じて、前記１行目に関する複数の電子放出素子１０の各アノード電極１８に−１００Ｖが印加される。このとき、１行目のリセット期間Ｔｒにおいては、最終行に関する各電子放出素子１０のカソード電極１４に対し、信号線１１６を通じてＯＮ又はＯＦＦについての電圧（例えば−５０Ｖ又は−１５Ｖ）が印加されていることから、この１行目の各電子放出素子１０のカソード電極１４にも信号線１１６を通じて例えば−５０Ｖ又は−１５Ｖが印加されている。
【０１０９】
従って、１行目に関する各電子放出素子１０のカソード電極１４とアノード電極１８間には、５０Ｖ又は８５Ｖが印加され、１行目に関する各電子放出素子１０のエミッタ部１２は、一方向に分極される。
【０１１０】
その後、１行目に関する複数の電子放出素子１０が選択される場合、すなわち、選択期間Ｔｓにおいては、１行目の行選択線１１４を通じて、前記１行目に関する複数の電子放出素子１０の各アノード電極１８に５０Ｖが印加される。そして、これら１行目に関する複数の電子放出素子１０のうち、ＯＮとされる電子放出素子１０の各カソード電極１４に、図２９Ｂに示すように、対応する信号線１１６を通じて−５０Ｖが印加され、ＯＦＦとされる電子放出素子の各カソード電極に、図３０Ｂに示すように、対応する信号線１１６を通じて−１５Ｖが印加される。
【０１１１】
その結果、１行目に関する複数の電子放出素子１０のうち、ＯＮとされる電子放出素子１０については、図２９Ｃに示すように、１行目の選択期間Ｔｓにわたってカソード電極１４とアノード電極１８間に、電子放出される程度の電圧（例えば−１００Ｖ）が印加される。これによって、ＯＮとされる電子放出素子１０から電子の放出が行われ、蛍光体発光が行われる。
【０１１２】
１行目に関する複数の電子放出素子１０のうち、ＯＦＦとされる電子放出素子１０については、図３０Ｃに示すように、１行目の選択期間Ｔｓにわたってカソード電極１４とアノード電極１８間に、電子放出されない程度の電圧（例えば−６５Ｖ）が印加される。これによって、ＯＦＦとされる電子放出素子１０からは電子の放出は行われず、消光状態となる。
【０１１３】
非選択行の各電子放出素子１０のカソード電極１４には、信号線１１６を通じて−１５Ｖあるいは−５０Ｖが印加されるが、図２９Ａ及び図３０Ａに示すように、非選択行の各電子放出素子１０のアノード電極１８には、行選択線１１４を通じて０Ｖが印加されている。つまり、これら非選択行に関する電子放出素子１０には、それぞれ電子放出されない程度の電圧（−５０Ｖ以上）が印加されることから、これら非選択行に関する電子放出素子１０からは、電子の放出は行われない。
【０１１４】
そして、水平同期信号に同期させて順次に１行、２行、３行、・・・、ｎ行というように選択していき、垂直同期信号に同期させて帰線させていくことで、ディスプレイ１００Ａの画面（透明板２０の表面）から静止画像あるいは動画像が表示されることになる。
【０１１５】
このように、第１の実施の形態に係るディスプレイ１００Ａにおいては、マザー基板１０２上に複数のモジュール１０４（多数の電子放出素子１０が配列されたモジュール）を配列し、モジュール１０４同士を電気的に接続し、さらに全体を真空封止するようにしたので、容易にディスプレイ１００Ａの大画面化を実現させることができる。
【０１１６】
また、上述の例では、隣接するモジュール１０４間の電気的接続、最端部のモジュール１０４とマザー基板１０２のパッドとの電気的接続をボンディングワイヤで行った場合を示したが、その他、図３１に示すように、スクリーン印刷、インクジェット法、薄膜形成プロセス等を用いて導電体や配線パターン１５０を形成することでこれらの電気的接続を行うようにしてもよい。この場合、大量の電気的接続部分を一括で形成することができ、ディスプレイ１００Ａの製造に当たってのスループットの向上、低コスト化に寄与することができる。
【０１１７】
また、図３２に示すように、各モジュール１０４において、パッド１２０及び１２１が形成される部分にスルーホール１５２を形成し、マザー基板１０２の上面のうち、モジュール１０４のスルーホール１５２と対応する部分にスクリーン印刷、インクジェット法、薄膜形成プロセス等を用いて導電体や配線パターン１５４を形成することで、隣接するモジュール１０４間の電気的接続、最端部のモジュール１０４とマザー基板１０２のパッドとの電気的接続を行うことができる。この場合においても、大量の電気的接続部分を一括で形成することができ、ディスプレイ１００Ａの製造に当たってのスループットの向上、低コスト化に寄与することができる。
【０１１８】
次に、第２の実施の形態に係るディスプレイ１００Ｂについて図３３及び図３４を参照しながら説明する。
【０１１９】
この第２の実施の形態に係るディスプレイ１００Ｂは、図３３に示すように、マザー基板１０２と、該マザー基板１０２上に多数配列されたチップ１６０とを有する。各チップ１６０は例えば接着剤を介してマザー基板１０２に固着される。
【０１２０】
そして、各チップ１６０は、例えば図２２に示す第３の具体例に係るモジュール１０４Ｃにて形成されたブロック１２２Ａをチップ化したものを使用することができる。もちろん、図示しないが、図２３〜図２５に示す第４〜第６の具体例に係るモジュール１０４Ｄ〜１０４Ｆにて形成されたブロック１２２Ｂ〜Ｄをチップ化したものを使用するようにしてもよい。
【０１２１】
また、このディスプレイ１００Ｂは、図３４に示すように、マザー基板１０２に対向して透明板２０が配置され、マザー基板１０２と透明板２０の周囲には外枠１０６が介在され、かつ、シールされている。マザー基板１０２と透明板２０との間に形成される空間１０８内は真空とされている。もちろん、マザー基板１０２と透明板２０の間には任意の位置に１以上のスペーサ１１０を介在させて、少なくともマザー基板１０２と透明板２０との間のギャップを所定距離に保持するようにしてもよい。
【０１２２】
このように、第２の実施の形態に係るディスプレイ１００Ｂにおいては、マザー基板１０２上に複数のチップ１６０（１つの電子放出素子１０が形成されたチップ）を配列し、チップ１６０同士を電気的に接続し、さらに全体を真空封止するようにしたので、容易にディスプレイ１００Ｂの大画面化を実現させることができる。
【０１２３】
次に、第３の実施の形態に係るディスプレイ１００Ｃについて図３５〜図４２を参照しながら説明する。
【０１２４】
この第３の実施の形態に係るディスプレイ１００Ｃは、図３５に示すように、マザー基板１０２の上面のほぼ全面に１つのエミッタ部１２が形成され、このエミッタ部１２の上面に、多数の第１の実施の形態に係る電子放出素子１０Ａがマトリックス状に配列されて構成されている。つまり、１つのエミッタ部１２の上面にカソード電極１４、アノード電極１８及びスリット１６を有する電子放出素子１０Ａが多数マトリックス状に配列されている。ほかの構成は、図１８に示す第１の具体例に係るモジュール１０４Ａを大型化させた構成と同じであるため、その詳細説明を省略する。
【０１２５】
そして、このディスプレイ１００Ｃは、図３６に示すように、マザー基板１０２に対向して透明板２０が配置され、マザー基板１０２と透明板２０の周囲には外枠１０６が介在され、かつ、シールされている。マザー基板１０２と透明板２０との間に形成される空間１０８内は真空とされている。もちろん、マザー基板１０２と透明板２０の間には任意の位置に１以上のスペーサ１１０を介在させてもよい。
【０１２６】
このように、第３の実施の形態に係るディスプレイ１００Ｃにおいては、マザー基板１０２上に直接膜形成して多数の電子放出素子１０Ａと配線パターン（行選択線１１４及び信号線１１６等）を形成したので、多数の電子放出素子１０Ａ並びに大量の電気的接続部分を一括で形成することができ、ディスプレイ１００Ｃの製造に当たってのスループットの向上、低コスト化に寄与することができる。
【０１２７】
エミッタ部１２等の膜形成においてペーストを使用する場合は、ペースト形成後に焼成する必要があるため、マザー基板１０２がガラス基板のときは融点が低いことから、ペーストとして低温焼成タイプのものを使用することが好ましい。
【０１２８】
次に、上述した第３の実施の形態に係るディスプレイ１００Ｃのいくつかの変形例について図３７及び図３８を参照しながら説明する。
【０１２９】
第１の変形例に係るディスプレイ１００Ｃａは、図３７及び図３８に示すように、マザー基板１０２上に、ディスプレイ１００Ｃａの各行に対応して横方向に延びる行選択線１１４が形成され、ディスプレイ１００Ｃの各列に対応して縦方向に延びる信号線１１６が形成される。行選択線１１４と信号線１１６とが交差する部分には行選択線１１４と信号線１１６間の電気的絶縁を確保するための絶縁層１１８が介在されている。
【０１３０】
行選択線１１４は、それぞれ所要位置において縦方向に張り出すカソード電極１４が一体に形成されている。従って、信号線１１６は、各カソード電極１４と横方向において対向する部分が存在することになる。そこで、以下の説明では、信号線１１６のうち、各カソード電極１４と対向する部分を特にアノード電極１８と記す。
【０１３１】
そして、各電子放出素子１０Ａは、カソード電極１４とアノード電極１８とこれらカソード電極１４とアノード電極１８の下部に形成されたエミッタ部１２とを有して構成される。
【０１３２】
各電子放出素子１０Ａにおいて、カソード電極１４とアノード電極１８との間は、スリット１６が形成され、下部のエミッタ部１２が該スリット１６を通して露出するようになっている。
【０１３３】
次に、第２の変形例に係るディスプレイ１００Ｃｂは、図３９に示すように、上述した第３の実施の形態に係るディスプレイ１００Ｃとほぼ同様の構成を有するが、マザー基板１０２上に多数の第２の実施の形態に係る電子放出素子１０Ｂが例えばマトリックス状に配列されている点で異なる。
【０１３４】
すなわち、マザー基板１０２の上面にマトリックス状に多数のアノード電極１８が形成され、これらアノード電極１８を覆うように１つのエミッタ部１２が形成され、該エミッタ部１２の上面であって、下層に形成されたアノード電極１８と対向する部分にそれぞれカソード電極１４が形成されて構成されている。
【０１３５】
マザー基板１０２の上面（エミッタ部１２の下層）には、上述した多数のアノード電極１８のほかに、横方向（行方向）に延びる多数の行選択線１１４が形成されている。エミッタ部１２の上面には、上述した多数のカソード電極１４のほかに、縦方向（列方向）に延びる多数の信号線１１６が形成されている。もちろん、行選択線１１４及び信号線１１６は、上述したように、図２０又は図２１に示す配線形態を採用することができる。
【０１３６】
次に、第３の変形例に係るディスプレイ１００Ｃｃは、図４０に示すように、上述した第２の変形例に係るディスプレイ１００Ｃｂとほぼ同様の構成を有するが、第２の実施の形態に係る電子放出素子１０Ｂがマトリックス状に配列された構成を有する点と、エミッタ部１２が電子放出素子１０Ｂの数分に応じて分離されている点と、行選択線１１４と信号線１１６が共にマザー基板１０２の上面に形成されている点で異なる。
【０１３７】
つまり、この例では、マザー基板１０２上に、例えば図２３に示す第４の具体例に係るモジュール１０４Ｄにて形成されたブロック１２２Ｂが電子放出素子１０Ｂの数分だけマトリックス状に配列された構成を有する。なお、アノード電極１８は、リード電極３２を介して行選択線１１４に接続され、カソード電極１４は、リード電極３０を介して信号線１１６に接続されている。
【０１３８】
次に、第４の変形例に係るディスプレイ１００Ｃｄは、図４１に示すように、マザー基板１０２上に、例えば図２４に示す第５の具体例に係るモジュール１０４Ｅにて形成されたブロック１２２Ｃがマトリックス状に配列された構成を有する。
【０１３９】
この場合、水平方向に隣接するブロック１２２Ｃ間には、それぞれ２本の信号線１１６が配線され、垂直方向に隣接するブロック１２２Ｃ間には、それぞれ１本の行選択線１１４が配線されている。
【０１４０】
次に、第５の変形例に係るディスプレイ１００Ｃｅは、図４２に示すように、マザー基板１０２上に、例えば図２５に示す第６の具体例に係るモジュール１０４Ｆにて形成されたブロック１２２Ｄがマトリックス状に配列された構成を有する。
【０１４１】
マザー基板１０２の上面（絶縁層１２４の下層）には、縦方向（行方向）に延びる多数の信号線１１６が形成されている。信号線１１６は、各ブロック１２２Ｄにおける３つのカソード電極１４の中央部分に対応した位置にそれぞれ配線されている。
【０１４２】
絶縁層１２４の上面のうち、垂直方向に隣接するブロック１２２Ｄ間には、それぞれ１本の行選択線１１４が配線されている。そして、各ブロック１２２Ｄにおいて、３つのアノード電極１８は、例えば共通のリード電極３２を介して行選択線１１４に接続されている。３つのカソード電極１４は、それぞれ対応する信号線１１６に個別のリード電極３０を介して接続されている。
【０１４３】
次に、第４の実施の形態に係るディスプレイ１００Ｄについて図４３を参照しながら説明する。
【０１４４】
この第４の実施の形態に係るディスプレイ１００Ｄは、図４３に示すように、画像表示しようとする大きさのマザー基板１０２と、該マザー基板１０２上に多数配列された真空封止モジュール１７０とを有する。各真空封止モジュール１７０は、図１８〜図２６で示す第１〜第６の具体例に係るモジュール１０４Ａ〜１０４Ｆを用いることができる。つまり、図４３に示すように、第１〜第６の具体例に係るモジュール１０４Ａ〜１０４Ｆにおいて、モジュール基板１１２に対向して透明板２０を配置し、モジュール基板１１２と透明板２０の周囲には外枠１７２を介在させ、かつ、シールを行い、さらに、モジュール基板１１２と透明板２０との間に形成される空間１０８内を真空とすることで真空封止モジュール１７０を構成することができる。
【０１４５】
そして、各真空封止モジュール１７０において、パッド１２０及び１２１が形成される部分にスルーホール１５２を形成し、マザー基板１０２の上面のうち、真空封止モジュール１７０の前記スルーホール１５２と対応する部分にスクリーン印刷、インクジェット法、薄膜形成プロセス等を用いて導電体や配線パターン１５４を形成することで、隣接する真空封止モジュール１７０間の電気的接続、最端部の真空封止モジュール１７０とマザー基板１０２のパッド１２６及び１２８との電気的接続を行うことができる。
【０１４６】
あるいは、図４４に示すように、真空封止モジュール１７０のパッド１２０及び１２１から端面に延びる端面電極１７４を予め形成しておき、各真空封止モジュール１７０の端面電極１７４同士を直接または導電体や配線パターン１５０を介して接続することで隣接する真空封止モジュール１７０間の電気的接続を実現することができる。もちろん、最端部の真空封止モジュール１７０の端面電極１７４とマザー基板１０２のパッド１２６及び１２８とを導電体や配線パターン１５０を介して電気的に接続することもできる。
【０１４７】
また、真空封止モジュール１７０内の真空度を数百Ｐａという低真空とすれば、シール構造を簡単にでき、封止スペースを省スペース化することができるため、図４５に示すように、真空封止モジュール１７０を並べる場合に、画素ピッチＰを真空封止モジュール１７０内と真空封止モジュール１７０間でほぼ等しいピッチにすることができ、その結果、真空封止モジュール１７０間の継ぎ目が目立ちにくくなる。
【０１４８】
次に、第１〜第４の実施の形態に係るディスプレイ１００Ａ〜１００Ｄの構成要素の好ましい材質等について説明する。
【０１４９】
まず、エミッタ部１２は誘電体にて構成される。誘電体は、好適には、比誘電率が比較的高い、例えば１０００以上の誘電体を採用することができる。このような誘電体としては、チタン酸バリウムの他に、ジルコン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、マグネシウムタンタル酸鉛、ニッケルタンタル酸鉛、アンチモンスズ酸鉛、チタン酸鉛、マグネシウムタングステン酸鉛、コバルトニオブ酸鉛等、又はこれらの任意の組み合わせを含有するセラミックスや、主成分がこれらの化合物を５０重量％以上含有するものや、前記セラミックスに対してさらにランタン、カルシウム、ストロンチウム、モリブデン、タングステン、バリウム、ニオブ、亜鉛、ニッケル、マンガン等の酸化物、もしくはこれらのいずれかの組み合わせ、又は他の化合物を適切に添加したもの等を挙げることができる。
【０１５０】
例えば、マグネシウムニオブ酸鉛（ＰＭＮ）とチタン酸鉛（ＰＴ）の２成分系ｎＰＭＮ−ｍＰＴ（ｎ，ｍをモル数比とする）においては、ＰＭＮのモル数比を大きくすると、キュリー点が下げられて、室温での比誘電率を大きくすることができる。
【０１５１】
特に、ｎ＝０．８５〜１．０、ｍ＝１．０−ｎでは比誘電率３０００以上となり好ましい。例えば、ｎ＝０．９１、ｍ＝０．０９では室温の比誘電率１５０００が得られ、ｎ＝０．９５、ｍ＝０．０５では室温の比誘電率２００００が得られる。
【０１５２】
次に、マグネシウムニオブ酸鉛（ＰＭＮ）、チタン酸鉛（ＰＴ）、ジルコン酸鉛（ＰＺ）の３成分系では、ＰＭＮのモル数比を大きくする他に、正方晶と擬立方晶又は正方晶と菱面体晶のモルフォトロピック相境界（ＭＰＢ：Morphotropic Phase Boundary）付近の組成とすることが比誘電率を大きくするのに好ましい。例えば、ＰＭＮ：ＰＴ：ＰＺ＝０．３７５：０．３７５：０．２５にて比誘電率５５００、ＰＭＮ：ＰＴ：ＰＺ＝０．５：０．３７５：０．１２５にて比誘電率４５００となり、特に好ましい。さらに、絶縁性が確保できる範囲内でこれらの誘電体に白金のような金属を混入して、誘電率を向上させるのが好ましい。この場合、例えば、誘電体に白金を重量比で２０％混入させるとよい。
【０１５３】
また、エミッタ部１２は、上述したように、圧電／電歪層や反強誘電体層等を用いることができるが、エミッタ部１２として圧電／電歪層を用いる場合、該圧電／電歪層としては、例えば、ジルコン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、マグネシウムタンタル酸鉛、ニッケルタンタル酸鉛、アンチモンスズ酸鉛、チタン酸鉛、チタン酸バリウム、マグネシウムタングステン酸鉛、コバルトニオブ酸鉛等、又はこれらのいずれかの組み合わせを含有するセラミックスが挙げられる。
【０１５４】
主成分がこれらの化合物を５０重量％以上含有するものであってもよいことはいうまでもない。また、前記セラミックスのうち、ジルコン酸鉛を含有するセラミックスは、エミッタ部１２を構成する圧電／電歪層の構成材料として最も使用頻度が高い。
【０１５５】
また、圧電／電歪層をセラミックスにて構成する場合、前記セラミックスに、さらに、ランタン、カルシウム、ストロンチウム、モリブデン、タングステン、バリウム、ニオブ、亜鉛、ニッケル、マンガン等の酸化物、もしくはこれらのいずれかの組み合わせ、又は他の化合物を、適宜、添加したセラミックスを用いてもよい。
【０１５６】
例えば、マグネシウムニオブ酸鉛とジルコン酸鉛及びチタン酸鉛とからなる成分を主成分とし、さらにランタンやストロンチウムを含有するセラミックスを用いることが好ましい。
【０１５７】
圧電／電歪層は、緻密であっても、多孔質であってもよく、多孔質の場合、その気孔率は４０％以下であることが好ましい。
【０１５８】
エミッタ部１２として反強誘電体層を用いる場合、該反強誘電体層としては、ジルコン酸鉛を主成分とするもの、ジルコン酸鉛とスズ酸鉛とからなる成分を主成分とするもの、さらにはジルコン酸鉛に酸化ランタンを添加したもの、ジルコン酸鉛とスズ酸鉛とからなる成分に対してジルコン酸鉛やニオブ酸鉛を添加したものが望ましい。
【０１５９】
また、この反強誘電体層は、多孔質であってもよく、多孔質の場合、その気孔率は３０％以下であることが望ましい。
【０１６０】
さらに、エミッタ部１２にタンタル酸ビスマス酸ストロンチウムを用いた場合、分極反転疲労が小さく好ましい。このような分極反転疲労が小さい材料は、層状強誘電体化合物で、（ＢｉＯ2）2+（Ａm-1ＢmＯ3m+1）2-という一般式で表される。ここで、金属Ａのイオンは、Ｃａ2+、Ｓｒ2+、Ｂａ2+、Ｐｂ2+、Ｂｉ3+、Ｌａ3+等であり、金属Ｂのイオンは、Ｔｉ4+、Ｔａ5+、Ｎｂ5+等である。
【０１６１】
また、圧電／電歪／反強誘電体セラミックスに、例えば鉛ホウケイ酸ガラス等のガラス成分や、他の低融点化合物（例えば酸化ビスマス等）を混ぜることによって、焼成温度を下げることができる。これにより、エミッタ部１２をマザー基板１０２上に形成する際に有利となる。
【０１６２】
また、エミッタ部１２に非鉛系の材料を使用する等により、エミッタ部１２を融点もしくは蒸散温度の高い材料とすることで、電子もしくはイオンの衝突に対し損傷しにくくなる。
【０１６３】
そして、マザー基板１０２やモジュール基板１１２の上にエミッタ部１２を形成する方法としては、スクリーン印刷法、ディッピング法、塗布法、電気泳動法等の各種厚膜形成法や、イオンビーム法、スパッタリング法、真空蒸着法、イオンプレーティング法、化学気相成長法（ＣＶＤ）、めっき等の各種薄膜形成法を用いることができる。
【０１６４】
この実施の形態においては、マザー基板１０２上やモジュール基板１１２上にエミッタ部１２を形成するにあたっては、スクリーン印刷法やディッピング法、塗布法、電気泳動法等による厚膜形成法が好適に採用される。
【０１６５】
これらの方法は、平均粒径０．０１〜５μｍ、好ましくは０．０５〜３μｍの圧電セラミックスの粒子を主成分とするペーストやスラリー、又はサスペンション、エマルジョン、ゾル等を用いて形成することができ、良好な圧電作動特性が得られるからである。
【０１６６】
特に、電気泳動法は、膜を高い密度で、かつ、高い形状精度で形成することができることをはじめ、「電気化学および工業物理化学  Ｖｏｌ．５３，Ｎｏ．１（１９８５），ｐ．６３〜６８  安斎和夫著」あるいは「第１回電気泳動法によるセラミックスの高次成形法  研究討論会  予稿集（１９９８），ｐ．５〜６，ｐ．２３〜２４」等の技術文献に記載されるような特徴を有する。また、圧電／電歪／反強誘電体をシート状に成形したもの、もしくはその積層体、もしくはこれらを他の支持基板に積層又は接着したものを用いてもよい。このように、要求精度や信頼性等を考慮して、適宜、方法を選択して用いるとよい。
【０１６７】
カソード電極１４は、以下に示す材料にて構成される。すなわち、スパッタ率が小さく、真空中での蒸発温度が大きい導体が好ましい。例えば、Ａｒ+で６００Ｖにおけるスパッタ率が２．０以下で、蒸気圧１．３×１０-3Ｐａとなる温度が１８００Ｋ以上のものが好ましく、白金、モリブデン、タングステン等がこれに当たる。また、高温酸化雰囲気に対して耐性を有する導体、例えば金属単体、合金、絶縁性セラミックスと金属単体との混合物、絶縁性セラミックスと合金との混合物等によって構成され、好適には、白金、イリジウム、パラジウム、ロジウム、モリブデン等の高融点貴金属や、銀−パラジウム、銀−白金、白金−パラジウム等の合金を主成分とするものや、白金とセラミック材料とのサーメット材料によって構成される。さらに好適には、白金のみ又は白金系の合金を主成分とする材料によって構成される。また、電極として、カーボン、グラファイト系の材料、例えば、ダイヤモンド薄膜、ダイヤモンドライクカーボン、カーボンナノチューブも好適に使用される。なお、電極材料中に添加されるセラミック材料の割合は、５〜３０体積％程度が好適である。
【０１６８】
さらに、焼成後に薄い膜が得られる有機金属ペースト、例えば白金レジネートペースト等の材料を用いることが好ましい。また、分極反転疲労を抑制する酸化物電極、例えば酸化ルテニウム、酸化イリジウム、ルテニウム酸ストロンチウム、Ｌａ1-xＳｒxＣｏＯ3（例えばｘ＝０．３や０．５）、Ｌａ1-xＣａxＭｎＯ3、Ｌａ1-xＣａxＭｎ1-yＣｏyＯ3（例えばｘ＝０．２、ｙ＝０．０５）、もしくはこれらを例えば白金レジネートペーストに混ぜたものが好ましい。
【０１６９】
カソード電極１４は、上記材料を用いて、スクリーン印刷、スプレー、コーティング、ディッピング、塗布、電気泳動法等の各種の厚膜形成法や、スパッタリング法、イオンビーム法、真空蒸着法、イオンプレーティング法、化学気相成長法（ＣＶＤ）、めっき等の各種の薄膜形成法による通常の膜形成法に従って形成することができ、好適には、前者の厚膜形成法によって形成するとよい。
【０１７０】
アノード電極１８は、カソード電極１４と同様の材料及び方法によって形成されるが、好適には上記厚膜形成法によって形成する。
【０１７１】
一方、マザー基板１０２及びモジュール基板１１２は、カソード電極１４に電気的に接続した配線と、アノード電極１８に電気的に接続した配線とを電気的に分離するため、電気的な絶縁材料で構成するのが好ましい。
【０１７２】
従って、マザー基板１０２及びモジュール基板１１２を、ガラス、又は高耐熱性の金属、あるいはその金属表面をガラス等のセラミック材料によって被覆したホーローのような材料により構成することができるが、セラミックスで構成するのが最適である。
【０１７３】
マザー基板１０２及びモジュール基板１１２を構成するセラミックスとしては、例えば、安定化された酸化ジルコニウム、酸化アルミニウム、酸化マグネシウム、酸化チタン、スピネル、ムライト、窒化アルミニウム、窒化珪素、ガラス、これらの混合物等を使用することができる。その中でも、酸化アルミニウム及び安定化された酸化ジルコニウムが、強度及び剛性の観点から好ましい。安定化された酸化ジルコニウムは、機械的強度が比較的高いこと、靭性が比較的高いこと、カソード電極１４及びアノード電極１８との化学反応が比較的小さいこと等の観点から特に好適である。なお、安定化された酸化ジルコニウムとは、安定化酸化ジルコニウム及び部分安定化酸化ジルコニウムを包含する。安定化された酸化ジルコニウムでは、立方晶等の結晶構造をとるため、相転移が生じない。
【０１７４】
一方、酸化ジルコニウムは、１０００℃前後で単斜晶と正方晶との間を相転移し、このような相転移の際にクラックが発生するおそれがある。安定化された酸化ジルコニウムは、酸化カルシウム、酸化マグネシウム、酸化イットリウム、酸化スカンジウム、酸化イッテルビウム、酸化セリウム、希土類金属の酸化物等の安定剤を、１〜３０モル％含有する。なお、マザー基板１０２の機械的強度を向上させるために、安定化剤が酸化イットリウムを含有すると好適である。この場合、酸化イットリウムを、好適には１．５〜６モル％、さらに好適には２〜４モル％含有し、さらに０．１〜５モル％の酸化アルミニウムを含有することが好ましい。
【０１７５】
また、結晶相を、立方晶＋単斜晶の混合相、正方晶＋単斜晶の混合相、立方晶＋正方晶＋単斜晶の混合相等とすることができるが、その中でも、主たる結晶相を、正方晶又は正方晶＋立方晶の混合相としたものが、強度、靭性及び耐久性の観点から最適である。
【０１７６】
マザー基板１０２及びモジュール基板１１２をセラミックスから構成した場合、比較的多数の結晶粒がマザー基板１０２及びモジュール基板１１２を構成するが、マザー基板１０２及びモジュール基板１１２の機械的強度を向上させるためには、結晶粒の平均粒径を、好適には０．０５〜２μｍとし、さらに好適には０．１〜１μｍとするとよい。
【０１７７】
エミッタ部１２、カソード電極１４及びアノード電極１８をそれぞれ形成するたびに熱処理（焼成処理）してマザー基板１０２やモジュール基板１１２と一体構造にすることができ、また、これらエミッタ部１２、カソード電極１４及びアノード電極１８を形成した後、同時に焼成処理して、これらを同時にマザー基板１０２やモジュール基板１１２に一体に結合することもできる。なお、カソード電極１４及びアノード電極１８の形成方法によっては、一体化のための熱処理（焼成処理）を必要としない場合もある。
【０１７８】
マザー基板１０２やモジュール基板１１２と、エミッタ部１２、カソード電極１４及びアノード電極１８とを一体化させるための焼成処理に係る温度としては、５００〜１４００℃の範囲、好適には、１０００〜１４００℃の範囲とするとよい。さらに、膜状のエミッタ部１２を熱処理する場合、高温時にエミッタ部１２の組成が不安定にならないように、エミッタ部１２の蒸発源と共に雰囲気制御を行いながら焼成処理を行うことが好ましい。
【０１７９】
また、エミッタ部１２を適切な部材によって被覆し、エミッタ部１２の表面が焼成雰囲気に直接露出しないようにして焼成する方法を採用してもよい。この場合、被覆部材としては、マザー基板１０２やモジュール基板１１２と同様の材料を用いることが好ましい。
【０１８０】
なお、電子放出素子１０Ａの他の例としては、例えば図４６及び図４７に示す第１の変形例に係る電子放出素子１０Ａａのように、カソード電極１４のうち、アノード電極１８と対向する部分が鋭角状の角部１８０を有し、アノード電極１８で該角部１８０を取り囲むようにしてもよい。この場合、電子の放出を良好に行うために、カソード電極１４とアノード電極１８との間のスリット１６の幅ｄを５００μｍ以下にするとよい。
【０１８１】
次に、第２の変形例に係る電子放出素子１０Ａｂは、図４８及び図４９に示すように、反強誘電材料によって構成されたエミッタ部１２と、その一方の面にそれぞれ形成された櫛歯形状のカソード電極１４及びアノード電極１８とを有する。
【０１８２】
この第２の変形例に係る電子放出素子１０Ａｂは、図４９に示すように、マザー基板１０２やモジュール基板１１２上にスペーサ層１８２を介して形成されたシート層１８４上に配置される。これによって、エミッタ部１２、カソード電極１４、アノード電極１８、シート層１８４及びスペーサ層１８２は、それぞれアクチュエータ１８６を構成することになる。
【０１８３】
エミッタ部１２を構成する反強誘電材料としては、ジルコン酸鉛を主成分とするもの、ジルコン酸鉛とスズ酸鉛とからなる成分を主成分とするもの、ジルコン酸鉛に酸化ランタンを添加したもの、ジルコン酸鉛とスズ酸鉛とからなる成分に対してジルコン酸鉛やニオブ酸鉛を添加したものを用いるのが好適である。特に、低電圧で駆動させる場合には、ジルコン酸鉛とスズ酸鉛とからなる成分を含む反強誘電材料を用いるのが好適である。この組成は、以下のようになる。
Ｐｂ0.99Ｎｂ0.02［（ＺｒxＳｎ1-x）1-yＴｉy］0.98Ｏ3
但し、0.5 ＜ｘ＜ 0.6，0.05＜ｙ＜ 0.063，0.01＜Ｎｂ＜ 0.03
【０１８４】
また、反強誘電材料を多孔質にすることもでき、この場合、気孔率を３０％以下にするのが好適である。
【０１８５】
エミッタ部１２を形成するに当たり、上記厚膜形成法を用いて形成するのが好適であり、微細な印刷を廉価に行うことができるという理由から、スクリーン印刷法が特に好適に用いられる。なお、エミッタ部１２の厚さとしては、低い駆動電圧で大きな変位を得る等の理由から、好適には５０μｍ以下であり、さらに好適には、３〜４０μｍである。
【０１８６】
このような厚膜形成法によって、平均粒子径が０．０１〜７μｍ程度、好適には０．０５〜５μｍ程度の反強誘電材料のセラミック粒子を主成分とするペーストやスラリーを用いて、シート層１５６の表面上に膜形成することができ、良好な素子特性が得られる。
【０１８７】
シート層１８４は、薄肉に形成され、外部応力に対して振動を受け易い構造となっている。シート層１８４を、好適には高耐熱性材料で構成する。その理由は、端子をシート層１８４に直接接合するに当たり、有機接着剤等の耐熱性の低い材料を使用することなく、シート層１８４を直接支持する構造をとる場合、少なくともエミッタ部１２の形成時にシート層１８４が変質するのを防止するためである。なお、シート層１８４をセラミックスで構成する場合、マザー基板１０２やモジュール基板１１２と同様の材料で構成することが好ましい。
【０１８８】
スペーサ層１８２は、好適にはセラミックスにて構成される。この場合、シート層１８４を構成するセラミック材料と同一としてもよいし、異なるセラミック材料としてもよい。このようなセラミックスとしては、シート層１８４を構成するセラミック材料と同様に、例えば安定化された酸化ジルコニウム、酸化アルミニウム、酸化マグネシウム、酸化チタン、スピネル、ムライト、窒化アルミニウム、窒化珪素、ガラス、これらの混合物等を使用することができる。
【０１８９】
マザー基板１０２やモジュール基板１１２、並びにスペーサ層１８２及びシート層１８４を構成するセラミック材料と異なるセラミック材料としては、酸化ジルコニウムを主成分とする材料、酸化アルミニウムを主成分とする材料、これらの混合物を主成分とする材料等が好適に採用される。その中でも、酸化ジルコニウムを主成分としたものが特に好ましい。
【０１９０】
なお、焼結助剤として粘土等を添加することもあるが、酸化珪素、酸化ホウ素等のガラス化し易いものが過剰に含まれないように、助剤成分を調整する必要がある。その理由は、これらガラス化し易い材料は、エミッタ部１２との接合の観点からは有利であるが、エミッタ部１２との反応を促進し、エミッタ部１２が所定の組成を維持するのが困難となり、その結果、素子特性を低下させる原因となるからである。
【０１９１】
すなわち、マザー基板１０２やモジュール基板１１２、スペーサ層１８２及びシート層１８４に含まれる酸化珪素等を、重量比で３％以下、好適には１％以下となるように制限するのが好ましい。ここで、主成分とは、重量比で５０％以上の割合で存在する成分をいう。
【０１９２】
マザー基板１０２やモジュール基板１１２、スペーサ層１８２及びシート層１８４を３層の積層体として構成するのが好適であり、この場合、例えば、一体同時焼成、ガラスや樹脂によって各層を接合一体化又は後付けを行う。なお、４層以上の積層体とすることもできる。
【０１９３】
エミッタ部１２を反強誘電材料によって構成した場合、電界が加えられない状態では、図４９において右側のエミッタ部１２のように平坦形状となる。それに対して、電界が加えられると、図４９において左側のエミッタ部１２のように凸状に屈曲変位する。このように凸状に屈曲変位することによって、電子放出素子１０Ａｂとそれに対向するコレクタ電極２２との間の間隔が狭くなるため、矢印で示したように発生する電子の直進性がさらに良好になる。したがって、この屈曲変位量によってコレクタ電極２２に到達する放出電子量を制御することが可能である。
【０１９４】
そして、上述した第１〜第４の実施の形態に係るディスプレイ１００Ａ〜１００Ｄは、以下のような効果を奏することができる。
【０１９５】
（１）ＣＲＴと比して超薄型（パネルの厚み＝数ｍｍ）にすることができる。
【０１９６】
（２）蛍光体２４による自然発光のため、ＬＣＤ（液晶表示装置）やＬＥＤ（発光ダイオード）と比してほぼ１８０°の広視野角を得ることができる。
【０１９７】
（３）面電子源を利用しているため、ＣＲＴと比して画像歪みがない。
【０１９８】
（４）ＬＣＤと比して高速応答が可能であり、μｓｅｃオーダーの高速応答で残像のない動画表示が可能となる。
【０１９９】
（５）４０インチ換算で１００Ｗ程度であり、ＣＲＴ、ＰＤＰ（プラズマディスプレイ）、ＬＣＤ及びＬＥＤと比して低消費電力である。
【０２００】
（６）ＰＤＰやＬＣＤと比して動作温度範囲が広い（−４０〜＋８５℃）。ちなみに、ＬＣＤは低温で応答速度が低下する。
【０２０１】
（７）大電流出力による蛍光体の励起が可能であるため、従来のＦＥＤ方式のディスプレイと比して高輝度化が可能である。
【０２０２】
（８）圧電体材料の分極反転特性及び膜厚により駆動電圧を制御可能であるため、従来のＦＥＤ方式のディスプレイと比して低電圧駆動が可能である。
【０２０３】
このような種々の効果から、以下に示すように、様々なディスプレイ用途を実現させることができる。
【０２０４】
（１）高輝度化と低消費電力化が実現できるという面から、３０〜６０インチディスプレイのホームユース（テレビジョン、ホームシアター）やパブリックユース（待合室、カラオケ等）に最適である。
【０２０５】
（２）高輝度化、大画面、フルカラー、高精細度が実現できるという面から、顧客吸引力（この場合、視覚的な注目）に効果が大であり、横長、縦長等の異形状ディスプレイや、展示会での使用、情報案内板用のメッセージボードに最適である。
【０２０６】
（３）高輝度化、蛍光体励起に伴う広視野角化、真空モジュール化に伴う広い動作温度範囲が実現できるという面から、車載用ディスプレイに最適である。車載用ディスプレイとしての仕様は、１５：９等の横長８インチ（画素ピッチ０．１４ｍｍ）、動作温度が−３０〜＋８５℃、斜視方向で５００〜６００ｃｄ／ｍ2が必要である。
【０２０７】
また、上述の種々の効果から、以下に示すように、様々な光源用途を実現させることができる。
【０２０８】
（１）高輝度化、低消費電力化が実現できるという面から、輝度仕様として２０００ルーメンが必要なプロジェクタ用の光源に最適である。
【０２０９】
（２）高輝度二次元アレー光源を容易に実現できることと、動作温度範囲が広く、屋外環境でも発光効率に変化がないことから、ＬＥＤの代替用途として有望である。例えば信号機等の二次元アレーＬＥＤモジュールの代替として最適である。なお、ＬＥＤは、２５℃以上で許容電流が低下し、低輝度となる。
【０２１０】
なお、本発明に係るディスプレイは、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
【図面の簡単な説明】
【０２１１】
【図１】第１の実施の形態に係る電子放出素子を示す構成図である。
【図２】第１の実施の形態に係る電子放出素子の電極部分を示す平面図である。
【図３】カソード電極とアノード電極間に印加される駆動電圧を示す波形図である。
【図４】カソード電極とアノード電極間に第１の電圧を印加した際の作用を示す説明図である。
【図５】図５Ａは、カソード電極とアノード電極間に第２の電圧を印加した際の作用（１次電子の放出）を示す説明図であり、図５Ｂは、放出された１次電子に基づいて２次電子が放出される原理を示す説明図である。
【図６】放出された２次電子のエネルギーと２次電子の放出量の関係を示す特性図である。
【図７】第１の実施の形態に係る電子放出素子の変形例を示す構成図である。
【図８】第２の実施の形態に係る電子放出素子を示す構成図である。
【図９】第２の実施の形態に係る電子放出素子の電極部分を示す平面図である。
【図１０】第２の実施の形態に係る電子放出素子の第１の変形例における電極部分を示す平面図である。
【図１１】第２の実施の形態に係る電子放出素子の第２の変形例における電極部分を示す平面図である。
【図１２】カソード電極とアノード電極間に第１の電圧を印加した際の作用を示す説明図である。
【図１３】カソード電極とアノード電極間に第２の電圧を印加した際の電子放出作用を示す説明図である。
【図１４】エミッタ部の表面での負極性帯電に伴って電子放出の自己停止の作用を示す説明図である。
【図１５】図１５Ａは、駆動電圧の一例を示す波形図であり、図１５Ｂは、第２の実施の形態に係る電子放出素子におけるアノード電極とカソード電極間の電圧の変化を示す波形図である。
【図１６】第１の実施の形態に係るディスプレイの概略構成を示す斜視図である。
【図１７】第１の実施の形態に係るディスプレイを一部省略して示す縦断面図である。
【図１８】第１の具体例に係るモジュールを一部省略して示す平面図である。
【図１９】第２の具体例に係るモジュールを一部省略して示す平面図である。
【図２０】アノード電極と行選択線との接続、並びにカソード電極と信号線との接続の一態様を示す説明図である。
【図２１】アノード電極と行選択線との接続、並びにカソード電極と信号線との接続の他の態様を示す説明図である。
【図２２】第３の具体例に係るモジュールを一部省略して示す平面図である。
【図２３】第４の具体例に係るモジュールを一部省略して示す平面図である。
【図２４】第５の具体例に係るモジュールを一部省略して示す平面図である。
【図２５】第６の具体例に係るモジュールを一部省略して示す平面図である。
【図２６】第６の具体例に係るモジュールの要部を拡大して示す斜視図である。
【図２７】第１の実施の形態に係るディスプレイの配線形態の一例を示す説明図である。
【図２８】第１の実施の形態に係るディスプレイの周辺回路を示すブロック図である。
【図２９】図２９Ａは行選択線に供給される選択信号を示す波形図であり、図２９Ｂは信号線に供給されるデータ信号、特に、ＯＮを示すデータ信号を示す波形図であり、図２９Ｃはカソード電極とアノード電極間に印加される駆動電圧を示す波形図である。
【図３０】図３０Ａは行選択線に供給される選択信号を示す波形図であり、図３０Ｂは信号線に供給されるデータ信号、特に、ＯＦＦを示すデータ信号を示す波形図であり、図３０Ｃはカソード電極とアノード電極間に印加される駆動電圧を示す波形図である。
【図３１】第１の実施の形態に係るディスプレイの配線形態の他の例を示す説明図である。
【図３２】第１の実施の形態に係るディスプレイの配線形態のさらに他の例を示す説明図である。
【図３３】第２の実施の形態に係るディスプレイを一部省略して示す平面図である。
【図３４】第２の実施の形態に係るディスプレイを一部省略して示す縦断面図である。
【図３５】第３の実施の形態に係るディスプレイを一部省略して示す平面図である。
【図３６】第３の実施の形態に係るディスプレイを一部省略して示す縦断面図である。
【図３７】第３の実施の形態に係るディスプレイの第１の変形例を一部省略して示す斜視図である。
【図３８】第３の実施の形態に係るディスプレイの第１の変形例を一部省略して示す平面図である。
【図３９】第３の実施の形態に係るディスプレイの第２の変形例を一部省略して示す平面図である。
【図４０】第３の実施の形態に係るディスプレイの第３の変形例を一部省略して示す平面図である。
【図４１】第３の実施の形態に係るディスプレイの第４の変形例を一部省略して示す平面図である。
【図４２】第３の実施の形態に係るディスプレイの第５の変形例を一部省略して示す平面図である。
【図４３】第４の実施の形態に係るディスプレイを一部省略して示す縦断面図である。
【図４４】第４の実施の形態に係るディスプレイの配線形態の一例を示す説明図である。
【図４５】第４の実施の形態に係るディスプレイの画素ピッチを説明するための図である。
【図４６】第１の実施の形態に係る電子放出素子の第１の変形例を示す平面図である。
【図４７】図４６におけるＸＸＸＸＶＩＩ−ＸＸＸＸＶＩＩ線上の断面図である。
【図４８】第１の実施の形態に係る電子放出素子の第２の変形例を示す平面図である。
【図４９】図４８におけるＸＸＸＸＩＸ−ＸＸＸＸＩＸ線上の断面図である。
【符号の説明】
【０２１２】
１０、１０Ａ、１０Ａａ、１０Ａｂ、１０Ｂ、１０Ｂａ、１０Ｂｂ…電子放出素子
１２…エミッタ部                        １４…カソード電極
１６…スリット                          １８…アノード電極
２０…透明板                            ２２…コレクタ電極
２４…蛍光体                            ３０、３２…リード電極
１０４、１０４Ａ〜１０４Ｆ…モジュール  １０５…筐体
１０６、１７２…外枠                    １１０…スペーサ
１１２…モジュール基板                  １１４…行選択線
１１６…信号線                          １１８…絶縁層
１２０、１２１、１２６、１２８…パッド
１２２Ａ〜１２２Ｄ…ブロック            １３８、１４０…ケーブル
１５０、１５４…導電体又は配線パターン  １５２…スルーホール
１６０…チップ                          １７０…真空封止モジュール
【図１】
2004172087.tif 000003
【図２】
2004172087.tif 000004
【図３】
2004172087.tif 000005
【図４】
2004172087.tif 000006
【図５】
2004172087.tif 000007
【図６】
2004172087.tif 000008
【図７】
2004172087.tif 000009
【図８】
2004172087.tif 000010
【図９】
2004172087.tif 000011
【図１０】
2004172087.tif 000012
【図１１】
2004172087.tif 000013
【図１２】
2004172087.tif 000014
【図１３】
2004172087.tif 000015
【図１４】
2004172087.tif 000016
【図１５】
2004172087.tif 000017
【図１６】
2004172087.tif 000018
【図１７】
2004172087.tif 000019
【図１８】
2004172087.tif 000020
【図１９】
2004172087.tif 000021
【図２０】
2004172087.tif 000022
【図２１】
2004172087.tif 000023
【図２２】
2004172087.tif 000024
【図２３】
2004172087.tif 000025
【図２４】
2004172087.tif 000026
【図２５】
2004172087.tif 000027
【図２６】
2004172087.tif 000028
【図２７】
2004172087.tif 000029
【図２８】
2004172087.tif 000030
【図２９】
2004172087.tif 000031
【図３０】
2004172087.tif 000032
【図３１】
2004172087.tif 000033
【図３２】
2004172087.tif 000034
【図３３】
2004172087.tif 000035
【図３４】
2004172087.tif 000036
【図３５】
2004172087.tif 000037
【図３６】
2004172087.tif 000038
【図３７】
2004172087.tif 000039
【図３８】
2004172087.tif 000040
【図３９】
2004172087.tif 000041
【図４０】
2004172087.tif 000042
【図４１】
2004172087.tif 000043
【図４２】
2004172087.tif 000044
【図４３】
2004172087.tif 000045
【図４４】
2004172087.tif 000046
【図４５】
2004172087.tif 000047
【図４６】
2004172087.tif 000048
【図４７】
2004172087.tif 000049
【図４８】
2004172087.tif 000050
【図４９】
2004172087.tif 000051