(57)【要約】【課題】マスクパターンの補正精度を維持しつつ、ＯＰＣ処理自体の処理時間を短縮すると共に、補正後の領域検証の必要を無くして、ＯＰＣ処理全体にかかる時間を短縮することが可能なマスクパターンの補正方法を提供する。【解決手段】半導体回路の回路パターン形成工程において使用するマスクパターンに対してシミュレーションベースＯＰＣとルールベースＯＰＣとを施して、該マスクパターンを所望の寸法となるように補正する場合、マスクパターンに対応する補正対象となるパターンに対してシミュレーションベースＯＰＣ補正を行うステップＳ２と、上記ステップＳ２でのシミュレーションベースＯＰＣ補正による補正量が十分でない領域に対して、上記ルールベースＯＰＣ補正を行うステップＳ３とを実行する。【選択図】  図１
2004302263.tif 000002
【特許請求の範囲】
【請求項１】
半導体回路の回路パターン形成工程において使用するマスクパターンに対して異なる２種類以上の補正処理を施して、該マスクパターンを所望の寸法となるように補正するマスクパターン補正方法において、
上記２種類以上の補正処理のうち、一つの補正処理を、補正対象となるパターンを複数の領域に分割し、分割した領域に対して補正処理を施す第１補正処理とし、
次の補正処理を、パターンの補正量の許容値が上記第１補正処理におけるパターンの補正量の許容値以下の第２補正処理としたとき、
上記マスクパターンに対応する補正対象となるパターンに対して上記第１補正処理を施す際に、
上記補正対象となるパターンを、複数の領域に分割する工程と、
上記工程において分割された複数の領域のうち、パターンの補正量の許容値が上記第１補正処理の許容値以下の領域に対して、上記第２補正処理を施す工程と、
を実行することを特徴とするマスクパターン補正方法。
【請求項２】
分割された複数の領域のうち、パターンの補正量が基準値以下の領域全てに対して、パターンの補正を行わないか、または、同じ補正量で補正することを特徴とする請求項１記載のマスクパターン補正方法。
【請求項３】
上記第１補正処理によって補正される領域は、パターンのライン端部やコーナー部等の凹凸を含んだ補正量が他の領域に比べて相対的に大きい領域であり、上記第２の補正処理によって補正される領域は、パターンのライン線幅補正部を含んだ補正量が他の領域に比べて相対的に小さい領域であることを特徴とする請求項１記載のマスクパターン補正方法。
【請求項４】
上記第１補正処理は、ルールベース光近接効果補正処理であり、上記第２補正処理は、シミュレーションベース光近接効果補正処理であることを特徴とする請求項１記載のマスクパターン補正方法。
【請求項５】
補正対象となるマスクパターンに、第１補正処理の検証用のモニターパターンと、第２補正処理の検証用のモニターパターンとが形成されていることを特徴とする請求項１記載のマスクパターン補正方法。
【請求項６】
上記モニターパターンは、各領域でいずれかの補正処理を施す際に使用する、パターン間の疎密の程度を示す疎密パターンと、マスクパターンのデザインルールで規定される最大密度パターンと、ライン端後退、コーナー部等の凸凹部評価用パターンとを含むことを特徴とする請求項５記載のマスクパターン補正方法。
【請求項７】
半導体集積回路のＬＳＩパターン形成工程において、使用するマスクパターンが所望の寸法になるよう変形させるマスクパターンの補正を行うマスクパターン補正方法において、
一つのパターンを構成する辺を幾つかに分割し、半導体集積回路のマスクパターンの全領域のうち、Ｌ／Ｓ系層ではライン端部やコーナー部などの凸凹を含んだ領域、又はＨｏｌｅ系層ではＨｏｌｅの基準密度よりも大きい領域の何れかを示す第１領域と、Ｌ／Ｓ系層ではライン線幅補正部分を含んだ領域、又はＨｏｌｅ系層ではＨｏｌｅの基準密度よりも小さい領域の何れかを示す第２領域とで、異なるパターンの補正方法を用いて補正することを特徴とするマスクパターン補正方法。
【請求項８】
上記第１領域については、ルールベース光近接効果補正処理を施し、上記第２領域については、シミュレーションベース光近接効果補正処理を施すことを特徴とする請求項７記載のマスクパターン補正方法。
【請求項９】
請求項１ないし８の何れか１項に記載のマスクパターン補正方法によって補正されたマスクパターンからなることを特徴とするフォトマスク。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光又はＸ線露光法に用いられる露光用マスクの製造技術に関し、特にマスクパターンの設計データの補正を、光近接効果補正、又はエッチングを含んだ近接効果補正によって行うマスクパターンの補正方法、およびフォトマスクに関するものである。
【０００２】
【従来の技術】
近年、ＬＳＩの高集積化に伴って、素子の微細化が大きく進行している。このように素子の微細化が進むと、素子加工に直接かかわるリソグラフィ工程において、露光波長が転写パターンのサイズより大きくなることによる問題、例えば転写パターンの適切なリニアリティを得ることができないという問題が生じる。
【０００３】
上記問題は、光近接効果（Ｏｐｔｉｃａｌ  Ｐｒｏｘｉｍｉｔｙ  Ｅｆｆｅｃｔ）によって生じる。具体的には、露光波長が転写パターンのサイズより大きい為に、光の回折作用によって転写パターンの９０度コーナーが丸くなり、ライン端は短くなるといった現象や、光の干渉作用によってラインアンドスペースの幅の疎密が変わるといった現象として現れる。
【０００４】
光近接効果の原因は、上述のように、光学的要因（光の回折作用や干渉作用）によるものが主であるが、この他にもレジストプロセス（露光前ベーク、ＰＥＢ、現像等）や下地（形状、構造や材料）の影響、エッチングの影響等が挙げられる。
【０００５】
このような光近接効果の影響を防ぐ為に、あらかじめ光近接効果による変位分を見込んでマスクパターンを補正する方法が、一般的に利用されている。これが光近接効果補正（Ｏｐｔｉｃａｌ  Ｐｒｏｘｉｍｉｔｙ  Ｅｆｆｅｃｔ  Ｃｏｒｒｅｃｔｉｏｎ：ＯＰＣ）と呼ばれている。なお、近年では、このＯＰＣに露光後のエッチングシフト等の影響を考慮したプロセス近接効果補正（Ｐｒｏｃｅｓｓ  Ｐｒｏｘｉｍｉｔｙ  Ｅｆｆｅｃｔ  Ｃｏｒｒｅｃｔｉｏｎ：ＰＰＣ）も使われるようになってきた。以降、これらの処理をそれぞれ、ＯＰＣ及びＰＰＣと記する。
【０００６】
このＯＰＣ（又はＰＰＣ）には、大きく分けて２つの方法が知られている。
【０００７】
一つは、予め求めておいた補正ルールに基づき補正を行う、いわゆるルールベースＯＰＣと呼ばれる手法であり、もう一つは、露光プロセスをモデル化したシミュレーションベースＯＰＣと呼ばれる手法である。
【０００８】
ここで、まず、ルールベースＯＰＣを用いた場合、補正後のマスクパターンの典型的な形状を、図１８に示す。例えば、図１８の（ａ）は、パターンの疎密に対応してラインの幅を太めたり／細めたりするＣＤ線幅補正の例、図１８の（ｂ）は、ラインコーナーの丸め込みを防止する為のコーナーセリフパターンの例、図１８の（ｃ）は、細いライン端での後退を防止する為のハンマーヘッドパターンの例を示している。
【０００９】
次に、シミュレーションベースＯＰＣを用いた場合のパターンを、図１９に示す。ここで、図１９は、例えば、本発明の説明図である図２の中央に示されたＬＳＩパターンに対して、該ＬＳＩパターンの各頂点を基準に各辺を複数のセグメントに分割、このセグメントごとに光学像シミュレーションを行って変位を求めた結果得られたＯＰＣパターンを示している。
【００１０】
近年では、対象（Ｔａｒｇｅｔ）となるＬＳＩの（フォト）スペック、目的、用途に合わせて、これらをうまく組み合わせたハイブリッドＯＰＣが多用されている。
【００１１】
このハイブリッドＯＰＣ（又はＰＰＣ）におけるパターン補正方法については、例えば、特許文献１（特開平９−３１９０６７号公報）や特許文献２（特開２００１−１７４９７４）等に開示されている。
【００１２】
特許文献１に開示されたハイブリッドＯＰＣは、各層又は層内の与えられた領域を数μｍから数十μｍのサブ領域に分割し、その領域ごとに補正のターゲットスペック等から、シミュレーションベースＯＰＣ領域とルールベースＯＰＣ領域とに分割し、それぞれの領域に対してＯＰＣ処理を実施した後、最後に合成する方法である。この場合の処理の流れは、例えば、図２０に示すフローチャートで示される。
【００１３】
つまり、特許文献１に開示されたハイブリッドＯＰＣは、シミュレーションベースＯＰＣとルールベースＯＰＣとを行っているものである。
【００１４】
また、特許文献２に開示されたハイブリッドＯＰＣは、１つのパターンを、パターンの辺を分割し、高精度のシミュレーションベースＯＰＣを行う部分と低精度のシミュレーションベースＯＰＣを行う部分とに分けて補正を行う方法である。
【００１５】
つまり、特許文献１に開示されたハイブリッドＯＰＣは、シミュレーションベースＯＰＣを、領域に応じて精度を異ならせて行っているものである。
【００１６】
【特許文献１】
特開平０９−３１９０６７号公報（１９９７年１２月１２日公開）
【００１７】
【特許文献２】
特開２００１−１７４９７４公報（２００１年０６月２９日公開）
【００１８】
【発明が解決しようとする課題】
しかしながら、特許文献１では、１つの領域を、シミュレーションベースＯＰＣ領域とルールベースＯＰＣ領域とに分割し、それぞれＯＰＣ処理を施した後、各領域を最後に合成する方法であるので、合成時に領域のつなぎ目の調整に時間を要し、この結果、ＯＰＣ処理全体にかかる時間が長くなるという問題が生じる。
【００１９】
また、特許文献２では、精度が異なるものの全てのＯＰＣ処理を、ルールベースＯＰＣ処理よりも時間のかかるシミュレーションベースＯＰＣ処理によって行っているので、ＯＰＣ処理自体に時間がかかり、この結果、ＯＰＣ処理全体にかかる時間が長くなるという問題が生じる。
【００２０】
本発明は、上記の各問題点に鑑みなされたものであって、その目的は、シミュレーションベースＯＰＣを基本に、補正量の大きな部分にルールベースＯＰＣを組み合わせたハイブリッドＯＰＣを使用することで、ＯＰＣ処理自体の処理時間を短縮すると共に、補正後の領域検証の必要を無くして、ＯＰＣ処理全体にかかる時間を短縮することが可能なマスクパターンの補正方法を提供することにある。
【００２１】
【課題を解決するための手段】
本発明のマスクパターンの補正方法は、上記の課題を解決するために、半導体回路の回路パターン形成工程において使用するマスクパターンに対して異なる２種類以上の補正処理を施して、該マスクパターンを所望の寸法となるように補正するマスクパターン補正方法において、上記２種類以上の補正処理のうち、一つの補正処理を、補正対象となるパターンを複数の領域に分割し、分割した領域に対して補正処理を施す第１補正処理とし、次の補正処理を、パターンの補正量の許容値が上記第１補正処理におけるパターンの補正量の許容値以下の第２補正処理としたとき、上記マスクパターンに対応する補正対象となるパターンに対して上記第１補正処理を施す際に、上記補正対象となるパターンを、複数の領域に分割する工程と、この工程において分割された複数の領域のうち、パターンの補正量の許容値が上記第１補正処理の許容値以下の領域に対して、上記第２補正処理を施す工程とを実行することを特徴としている。
【００２２】
上記の構成によれば、第２補正処理は、第１補正処理を施す際に分割されたパターンの領域に対して施されるので、第１補正処理を施す領域と第２補正処理を施す領域とを予め分ける必要がなくなる。このため、予め補正処理の種類毎に領域を分けた場合において、最終的に行なわれる補正後の領域の整合が必要なくなる。
【００２３】
これにより、最終的な領域の整合にかかる時間を省略することができるので、マスクパターンの補正に要する時間を短縮することができる。
【００２４】
従って、マスクパターンを、高い補正精度を維持しつつ、短時間で補正することが可能となる。
【００２５】
また、上記分割された複数の領域のうち、パターンの補正量が基準値以下の領域全てに対して、パターンの補正を行わないか、または、同じ補正量で補正するようにしてもよい。
【００２６】
この場合、パターンの補正量が基準値以下の領域全てが、補正されないか、補正されても同じ補正量で補正されるので、分割された全ての領域毎に補正を行う場合に比べて補正処理にかかる時間を大幅に短くすることができる。
【００２７】
上記第１補正処理によって補正される領域は、パターンのライン端部やコーナー部等の凹凸を含んだ補正量が相対的に大きい領域であり、上記第２の補正処理によって補正される領域は、パターンのライン線幅補正部を含んだ補正量が相対的に小さい領域であってもよい。
【００２８】
上記２種類の補正処理として、上記第１補正処理は、ルールベース光近接効果補正処理であり、上記第２補正処理は、シミュレーションベース光近接効果補正処理であってもよい。
【００２９】
通常、シミュレーションベース光近接効果補正処理は、露光プロセスのモデル化をシミュレーションすることで補正処理を行うので、マスクパターンの補正精度を向上させることができる一方、補正処理に時間がかかるという問題を有している。また、ルールベース光近接効果補正処理は、予め求めておいた補正ルールに基づいて補正処理を行うので、マスクパターンの補正時間を短縮させることができる一方、一般的に補正精度が低いという問題を有している。
【００３０】
ところが、本願発明では、補正対象となるマスクパターンに対して、第１補正処理の前にメッシュ分割し、シミュレーションで補正量を見積もり、補正処理の時間のかかる領域、すなわち第２補正処理で補正しきれない領域に対しては、ルールベース光近接効果補正処理を先に実行するようになっているので、補正対象となるマスクパターンに対して、補正精度を維持しつつ、補正処理にかかる時間を短縮させることができる。
【００３１】
上記補正対象となるマスクパターンに、第１補正処理の検証用のモニターパターンと、第２補正処理の検証用のモニターパターンとが形成されていてもよい。
【００３２】
この場合、マスクパターンに、第１補正処理の検証用のモニターパターンと、第２補正処理の検証用のモニターパターンとが形成されていることで、第１補正処理と第２補正処理の結果を同時に検証することができる。しかも、補正対象となるマスクパターンに直接検証用のモニターパターンが形成されているので、高精度でマスクパターンを補正することができる。
【００３３】
上記モニターパターンは、具体例として、各領域でいずれかの補正処理を施す際に使用する、パターン間の疎密の程度を示す疎密パターンと、マスクパターンのデザインルールで規定される最大密度パターンと、ライン端後退、コーナー部等の凸凹部評価用パターンとを含んでいてもよい。
【００３４】
また、本発明のマスクパターン補正方法は、上記の課題を解決するために、半導体集積回路のＬＳＩパターン形成工程において、使用するマスクパターンが所望の寸法になるよう変形させるマスクパターンの補正を行うマスクパターン補正方法において、一つのパターンを構成する辺を幾つかに分割し、半導体集積回路のマスクパターンの全領域のうち、Ｌ／Ｓ系層ではライン端部やコーナー部などの凸凹を含んだ領域、又はＨｏｌｅ系層ではＨｏｌｅの基準密度よりも大きい領域の何れかを示す第１領域と、Ｌ／Ｓ系層ではライン線幅補正部分を含んだ領域、又はＨｏｌｅ系層ではＨｏｌｅの基準密度よりも小さい領域の何れかを示す第２領域とで、異なるパターンの補正方法を用いて補正することを特徴としている。
【００３５】
上記の構成によれば、補正対象となるマスクパターンがＬ／Ｓ系層またはＨｏｌｅ系層の何れの場合であっても、マスクパターンの補正処理を高精度で、且つ短時間で行うことが可能となる。
【００３６】
上記第１領域については、ルールベース光近接効果補正処理を施し、上記第２領域については、シミュレーションベース光近接効果補正処理を施してもよい。
【００３７】
半導体回路の回路パターン形成工程において使用するフォトマスクに、上述した何れかのマスクパターン補正方法によって補正されたマスクパターンを使用してもよい。
【００３８】
この場合、高い精度で補正されたフォトマスクを短時間で得ることができるので、このフォトマスクを使用した半導体回路の回路パターン形成工程を精度良く、且つ短時間で行うことができる。
【００３９】
なお、本発明として記載した構成を、前記発明として記載した各構成と、必要に応じて任意に組み合わせてもよい。
【００４０】
【発明の実施の形態】
本発明の実施の一形態について説明すれば、以下の通りである。
【００４１】
ここで、本発明のマスクパターン補正方法を実現するための装置（マスクパターン補正装置）について、図４を参照しながら以下に説明する。
【００４２】
本実施の形態にかかるマスクパターン補正装置は、図４に示すように、入力部１１、コントロール部１２、データ保持部１３、表示部１４で構成されている。
【００４３】
すなわち、上記マスクパターン補正装置は、まず、上記入力部１１から、補正対象となるマスクパターンの設計データ（ＧＤＳ  ＳｔｒｅａｍやＥＢデータ等）がコントロール部１２に入力される。このコントロール部１２は、入力された設計データを、データ保持部１３に保存されているパターンデータに基づいて所定の補正処理を施し、補正データ（補正されたマスクパターンデータ）を表示部１４に出力する。
【００４４】
上記表示部１４では、コントロール部１２から出力された補正データを表示して、操作者に対して視覚的に認識させると共に、入力部１１から入力された設計データ（ＧＤＳ  ＳｔｒｅａｍやＥＢデータ等）も表示するようになっている。ここで、ＧＤＳ  Ｓｔｒｅａｍ  Ｄａｔａとは、ＬＳＩの設計でレイアウトに広く一般的に使われているデータで、ＧＤＳＩＩ  ｆｏｒｍａｔ（ｖｅｒ．３，４，５，６００等）に基づいて作成されているデータである。また、ＥＢデータとは、このＬＳＩの設計で作成したＧＤＳ  Ｓｔｒｅａｍ  Ｄａｔａをマスクデータに変換したもので、マスク加工用のＥＢ露光機で使用するデータで、Ｍｅｂｅｓ  ｆｏｒｍａｔ等で作成されているデータである。
【００４５】
上記コントロール部１２は、ルール領域事前抽出部１５、シミュレーション検証部１６、ルールベース補正部１７、実測データベース１８、シミュレーションベース補正部１９、収束判定部２０を備えている。
【００４６】
上記ルール領域事前抽出部１５は、入力部１１から入力された設計データを複数に分割し、データ保持部１３に保持されたパターンデータに基づいて、分割された領域からルールベース補正処理（第１補正処理）を行う領域（ルール領域）を抽出するようになっている。ここで、ルール領域は、分割された領域毎に補正量を算出し、算出した補正量が、後述するシミュレーション補正処理（第２補正処理）で補正するパターンの補正量の許容値以下の領域として抽出する。
【００４７】
上記パターンの補正量は、パターンのタイプ（例えばＬ／Ｓ系層のライン線幅、ライン端部、コーナー部、Ｈｏｌｅ系層のＨｏｌｅの疎密等）を判定することで求めてもよい。
【００４８】
そして、ルール領域事前抽出部１５で抽出したルール領域に関するデータおよび分割領域に関するデータは、シミュレーション検証部１６に送られる。
【００４９】
上記シミュレーション検証部１６では、分割領域に対してシミュレーションの検証が行なわれる。この結果を、ルールベース補正部１７に送る。
【００５０】
上記ルールベース補正部１７は、実測データベース１８に記録されたデータ（補正ルールを記したＴａｂｅｌ）を参照して、抽出されたルール領域に対してルールベース補正を行う。この結果は、データ保持部１３とシミュレーションベース補正部１９とに送られる。
【００５１】
上記シミュレーションベース補正部１９は、実測データベース１８に記録されたデータ（露光プロセスのシミュレーションのＭｏｄｅｌ）を参照して、分割領域に対してシミュレーションベース補正処理を行う。この結果は、収束判定部２０に送られる。
【００５２】
上記収束判定部２０は、シミュレーションベース補正部１９におけるシミュレーションベース補正処理の収束を判定するところであり、収束した結果をデータ保持部１３に送る。
【００５３】
そして、上記コントロール部１２は、上記のルール領域事前抽出部１５、シミュレーション検証部１６、ルールベース補正部１７、シミュレーションベース補正部１９、収束判定部２０によって行なわれた処理の結果、補正データを表示部１４に出力するようになっている。
【００５４】
ここで、本発明のマスクパターン補正方法について、図１ないし図３を参照しんながら以下に説明する。なお、本マスクパターン補正方法は、上記のマスクパターン補正装置のコントロール部１２によって行なわれるものとする。
【００５５】
始めに、図１に示すフローチャートを参照しながら、マスクパターン補正方法の処理の流れを説明する。
【００５６】
まず、補正対象となるマスクパターンの設計データ（ＧＤＳ  ＳｔｒｅａｍやＥＢデータ等）を読み込む（ステップＳ１）。
【００５７】
次に、上記マスクパターンに対して、シミュレーションベースＯＰＣ用に領域分割を行ない、補正量の見積もりを行う（ステップＳ２）。ここでは、シミュレーションベースＯＰＣ用のメッシュを設定する。具体的には、補正対象となるマスクパターンを複数の領域（エッジ）に分割する。
【００５８】
続いて、部分ルールベースＯＰＣ補正を行う（ステップＳ３）。ここでは、ステップＳ２において、設定したメッシュ（分割領域）を基準に補正量が相対的に大きくなると期待される領域（ライン端、コーナー部、凸凹部：十字、Ｔ字、ＣやＳ字ラインパターン等）をまず幾何的に抽出し、各抽出領域について、シミュレーション（モデル）を用いた計算で補正量を概算見積もり、ある値を基準として、この基準とした値よりも大きい補正量以上の領域を、ルールベースＯＰＣ処理を施す領域としてさらに抽出し、この抽出領域に対して、ルールベースＯＰＣ処理（第１補正処理）を施す。
【００５９】
次いで、ルールベースＯＰＣ処理された領域以外の領域に対して、シミュレーションベースＯＰＣ処理を施す（ステップＳ４）。このとき、既にルールベースＯＰＣ処理が施された領域も考慮して、シミュレーションベースＯＰＣ処理を行う（第２補正処理）。ここでは、シミュレーションベースＯＰＣの結果が収束するまで、エッジごとに補正を繰り返す。この時の収束判定は、例えばシミュレーションベースＯＰＣ処理による予想値がスペック内に入るか否かで行う。そして、全ての領域（エッジ）で収束した時点で、補正完了が完了（補正（ＯＰＣ）データの完成）する。
【００６０】
最後に、補正（ＯＰＣ）データを、（ＧＤＳ  ＳｔｒｅａｍやＥＢデータ等）で表示部１４に出力する（ステップＳ５）。
【００６１】
なお、上記のルールベースＯＰＣ処理を施す際には、変位量テーブル（実測テーブル）や補正関数等を前もって準備しておく。本実施の形態では、図４に示す実測データベース１８に変位量テーブルが実装データとして記録されている。
【００６２】
次に、本発明のマスクパターン補正方法について、さらに、図２を参照しながら以下に説明する。図２の（ａ）には、通常のルールベースＯＰＣ（ハンマーヘッド）パターンを、図２の（ｂ）には、シミュレーションベースＯＰＣ（ＣＴＭ）パターンを、図２の（ｃ）には、本発明の部分ハイブリッドＯＰＣパターンを示す。
【００６３】
ここで、通常のルールベースＯＰＣでは、図２の（ａ）に示す破線部分のように、ライン端後退抑止効果は大であるが、ライン線幅の補正が適切に行うことができないことが分かる。これに対して、シミュレーションベースＯＰＣでは、図２の（ｂ）に示す破線部分のように、ライン線幅の補正はエッジ単位で精密に補正可能であるが、光強度閾値の異なるライン端の補正は特別な工夫が必要であることが分かる。
【００６４】
本発明は、図２の（ｃ）に示すように、上記の問題を解決するもので、シミュレーションベースＯＰＣのエッジ分割を利用して、補正量が必要となるライン端部領域のみルール化して補正するようになっている。これにより、収束判定までの補正回数を格段に減らすことができ、処理時間の大幅短縮が可能となる。
【００６５】
なお、図２では、シミュレーションベースＯＰＣ用のメッシュの設定、このメッシュに対応したセグメント（エッジ）ごとに補正量を計算している。ここでは、ルールベースＯＰＣもこのセグメントを利用している。
【００６６】
つまり、本発明では、図２（ｃ）に示すように、シミュレーションベースＯＰＣで使用する変位量を規定するセグメントを利用する。即ち、予め光強度閾値が異なる領域をこのセグメント（エッジ）単位で抽出、領域を規定しておき、パターンごとにセグメントの変位量を規定するテーブル又は関数等を準備しておく。これにより、補正量の足らないライン端領域等をカバーすることが出来、全体の補正精度を向上させることができる。
【００６７】
従って、図２（ｃ）に示すように、シミュレーションベースＯＰＣと各セグメントを共用し、パターンのライン端の領域で、このセグメントごとにルール（テーブル、関数等）で移動量を規定してルールベースＯＰＣパターンを発生している。
【００６８】
この場合の処理時間の比較結果を、図３に示す。図３に示すグラフから、図２（ｃ）に示す本願のように、部分的に補正量の大きな、必要な部分だけハイブリッド化（基本はシミュレーションベースＯＰＣで必要なところだけルールベースＯＰＣを用いる）することにより、従来の高いパターニング補正精度を維持し、同時に処理時間を１／２〜１／３以下にまで低減することができることが分かる。
【００６９】
このハイブリッドＯＰＣ（又はＰＰＣ）を利用する場合、高精度を実現する為にもう一つ重要なことは、各シミュレーション、ルールの同時検証であり、この為に最も直接的で有効なのは、モニターパターンをマスクに組み込む方法である。この時、使用する各シミュレーション、各ルールベースＯＰＣ用の確認・検証用のパターンを確認・検証が必要な本体（ＬＳＩ）パターンの近くに本体（ＬＳＩ）パターンに影響を与えないように設けることである。このモニターパターンをマスクに組み込む点については、後で詳細に説明する。
【００７０】
次に、マスクパターン補正の具体例について、図５ないし図８を参照しながら以下に説明する。
【００７１】
具体例として、補正対象となるマスクパターンとして、０．１３μｍメモリー（Ｇａｔｅ  Ｐｏｌｙ層）を用いた場合のハイブリッドＯＰＣによる補正処理を示す。
【００７２】
まず、図５に示すサンプルパターンを、図７、図８に示す比較例としてのハイブリッドＯＰＣ処理した結果を説明する。図７は、特許文献１に開示され技術を用いてハイブリッドＯＰＣ処理した結果を示し、図８は、特許文献２に開示された技術を用いてハイブリッドＯＰＣ処理した結果を示している。
【００７３】
図７に示すハイブリッドＯＰＣ処理では、まず全体の領域を、パターンマッチング領域とする方法（特許文献１参照）や、図８に示すように各セグメント単位に分割した後、それぞれの領域を複数のシミュレーションベースＯＰＣの領域に分割する（特許文献２参照）。この時に使われる判定基準としては、パターン寸法や密度、又はトランジスタゲートの活性化領域等である。しかしながら、これらの領域の判定には時間がかる上、他層の参照や層間でのＣＡＤ検証等を必要とし、多くの問題点を含んでいる。
【００７４】
また、この図８に示す例では、トランジスタゲートのサイズを示すＬ／Ｗに直接係るＡ１，Ａ２，  Ａ３，  …の部分は高精度のシミュレーションベースＯＰＣで処理し、直接関係しない周辺部Ｂ１，Ｂ２，Ｂ３，  …の部分には、精度の低いシミュレーションベースＯＰＣを適用している。
【００７５】
続いて、図５に示すサンプルパターンを、図６に示す本願のハイブリッドＯＰＣ処理した結果を説明する。
【００７６】
図６に示すハイブリッドＯＰＣでは、シミュレーションベースＯＰＣで使用する変位量を規定するセグメントを利用する。即ち、予め光強度閾値が異なる領域をこのセグメント（エッジ）単位で抽出、領域を規定しておき、パターンごとにセグメントの変位量を規定するテーブル又は関数等を準備しておく。これにより、補正量の足らないライン端領域等をカバーすることが出来、全体の精度を向上させることができる。
【００７７】
すなわち、上記ハイブリッドＯＰＣは、補正対象となるパターンの補正量の許容値が互いに異なる２種類の補正処理（シミュレーションベースＯＰＣとルールベースＯＰＣ）を、半導体回路の回路パターン形成工程において使用するマスクパターンに施して該マスクパターンを所望の寸法となるように補正するマスクパターン補正方法である。
【００７８】
ここで、上記２種類の補正処理のうち、一方の補正処理は、補正対象となるパターンを複数の領域に分割し、分割した領域に対して、補正処理を施す第１補正処理としてのルールベースＯＰＣであり、他方の補正処理は、パターンの補正量の許容値が上記第１補正処理におけるパターンの補正量の許容値よりも小さい第２補正処理としてのシミュレーションベースＯＰＣである。
【００７９】
そして、マスクパターンに対応する補正対象となるパターンに対して、上記第１補正処理を施す際に、上記補正対象となるパターンを、複数の領域に分割し、この分割された複数の領域のうち、パターンの補正量の許容値が上記第１補正処理の許容値以下の領域に対して、上記第２補正処理を施して、分割された全ての領域を補正するようになっている。
【００８０】
これによれば、第２補正処理は、第１補正処理を施す際に分割されたパターンの領域に対して施されるので、第１補正処理を施す領域と第２補正処理を施す領域とを予め分ける必要がなくなる。このため、予め補正処理の種類毎に領域を分けた場合に最終的に行なわれる領域の整合が必要なくなる。
【００８１】
従って、最終的な領域の整合にかかる時間を省略することができるので、マスクパターンの補正に要する時間を短縮することができるという効果を奏することができる。
【００８２】
図６に示すハイブリッドＯＰＣによって補正されたマスクターンのフォト後寸法のシミュレーション結果を、図９に示す。この図９に示すシミュレーション結果から、ライン端の後退もなく、ライン幅も適切に補正されたマスクパターンが得られていることが分かる。
【００８３】
また、図６に示すハイブリッドＯＰＣと図７（図８）に示すハイブリッドＯＰＣの処理時間の比較を示すグラフを、図１０に示す。この図１０に示すグラフから、本発明のように、基本はシミュレーションベースＯＰＣで行い、部分的に補正量の大きな、必要な部分だけハイブリッド（＋ルールベースＯＰＣ）化することにより、従来の高いパターニング補正精度を維持し、同時に処理時間を１／２〜１／３以下にまで低減できたことが分かる。
【００８４】
図６に示すようなハイブリッドＯＰＣによってマスクパターンを補正すれば、分割した領域の再合成、検証が不要となることを上述したが、これについて、さらに詳細に説明する。
【００８５】
なお、パターンの再合成やつなぎ処理が必要となるのは、パターンマッチングによって、パターンを抜き出したり、パターンを構成する各セグメントごとに、シミュレーションのモデルを変えたりすることにより、それらを実ＬＳＩで合わせる作業と整合性をとる（チェック・検証）作業が新たに発生する為である。
【００８６】
ここで、全てシミュレーションベースＯＰＣでマスクパターンを補正した場合（処理（１））、図７（図８）に示すハイブリッドＯＰＣでマスクパターンを補正した場合（処理（２））、図６に示す本願のハイブリッドＯＰＣでマスクパターンを補正した場合（処理（３））のそれぞれのトータル処理時間（ＯＰＣ処理時間＋ＯＰＣ検証時間）を測定した結果を図１１に示す。
【００８７】
図１１に示すグラフから、処理（２）は、処理（１）に比べて、ＯＰＣ処理時間、ＯＰＣ検証時間共に短くなり、トータルの処理時間が短くなっている。しかしながら、処理（３）では、補正後の再合成、つなぎ処理が必要ないことから、処理（２）におけるバッファ領域補正の処理と検証の２つの時間が必要ない。このため、処理（２）と（３）とは、ハイブリッド化している点で処理時間がほとんど同じであるにも関わらず、トータル処理時間で処理（３）、すなわち本願発明の方が処理（２）よりも短くなっていることが分かる。
【００８８】
また、図１２（ａ）に示すような各セグメントごとにシミュレーションモデルを変えてパターン補正する方法では、各セグメントごとにシミュレーションモデルが変わっている可能性がある為、発生するパターンの整合性が全く信頼できまない。この為、各セグメントを張り合わせて再合成したあと、各セグメントの組み合わせについて、それぞれ使用したモデルも用いて、シミュレーション検証する必要がある。従って、ＯＰＣ処理時間自体は、精度の割に少なくできても、実用上必要となる検証時間を含めた全体（トータルでの）の処理時間は、図１２（ｂ）に示す本願の場合に比べて、数倍以上、増加する可能性がある。
【００８９】
つまり、本願発明では、各セグメント毎にシミュレーションモデルを変えて補正する方法に比べて、トータルの処理時間を短くできることが分かる。
【００９０】
このハイブリッドＯＰＣ（又はＰＰＣ）を利用する場合、高精度を実現する為にもう一つ重要なことは、各モデル、ルールの同時検証であり、この為に最も直接的で有効なのは、モニターパターンをマスクパターンに組み込む方法である。この時、使用する各モデル、各ルールベースＯＰＣ用の確認・検証用のパターンを確認・検証が必要な本体（ＬＳＩ）パターンの近くに本体（ＬＳＩ）パターンに影響を与えないように設けることである。
【００９１】
図１３、図１５では、０．１３μｍメモリー（ＬＳ系層、Ｈｏｌｅ系層）用モデルベースＯＰＣのモニターパターンの具体例を示す。この図１３および図１５に示すモニターパターンは、シミュレーションベースＯＰＣやルールベースＯＰＣがその目的に従って適正に実施されているか、チェック・確認（保証）するための検証用のモニターパターンである。通常、ＬＳＩ又はＴＥＧ本体に影響しない隙間領域に埋め込まれる。ここで、モニターパターンを用いたフォトマスクとは、このモニターパターンが埋め込まれたマスクパターンを示す。
【００９２】
従って、上記のようにモニターパターンを用いたフォトマスクでは、フォトやエッチ等の微細加工精度を確認・検証するために、それぞれの目的・用途（ルールやシミュレーションベースＯＰＣ）に合わせてモニターパターンを作成、ＬＳＩ本体に影響の無い領域に埋め込む。
【００９３】
例えば、図１３に示すＬ／Ｓ系層の場合には、図１４に示すようなモニターパターンを用い、図１５に示すＨｏｌｅ系層の場合には、図１６に示すようなモニターパターンを用いる。
【００９４】
この時、如何に小さい面積で、目的とするフォトやエッチ等の微細加工精度を確認・検証できるようなパターンを組み込むかが重要となる。
【００９５】
本実施の形態では、半導体集積回路の回路パターン形成工程において使用するマスクパターンの対象層として、主としてＬ／Ｓ系層を前提として説明したが、本願発明は、これに限定されるものではなく、上述のように、例えば、Ｈｏｌｅ系層に対しても適用可能である。例えば、図１７に示すように、Ｈｏｌｅパターンの疎密に適用することができる。
【００９６】
ところで、ＯＰＣを行う際に、予測寸法を算出する為のシミュレーション・モデル（多くの場合、光強度閾値のモデル）を利用する場合に、この光強度閾値モデルの合わせ込みに問題がある。
【００９７】
上記の問題を解決するために、現在、よく利用されているものとしては、光強度の閾値を関数で表した可変閾値モデル：ＶＴＭ（Ｖａｒｉａｂｌｅ  Ｔｈｒｅｓｈｏｌｄ  Ｍｏｄｅｌ）、これに対して一定の定数で表した、従来の定数閾値モデル：ＣＴＭ（Ｃｏｎｓｔａｎｔ  Ｔｈｒｅｓｈｏｌｄ  Ｍｏｄｅｌ）があり、これにプロセスの効果を取り込んだタイプのものがよく利用されている。以下、これらをＶＴＭ，ＣＴＭと記して表す。
【００９８】
前記ＶＴＭ，ＣＴＭを実際のＬＳＩにおけるＯＰＣに適用するにあたって、下記の問題点が指摘されている。ＶＴＭは、高精度を実現できるが、モデルの合わせ込みやＯＰＣ処理・検証に長い時間を必要とし、またＣＴＭは扱い易く処理時間は短いが、広い範囲でフィッティングを実現すること、難しい（限定された範囲では、高精度）。即ち、ラインＣＤやライン端、ラインコーナーそれぞれを同時に満たす光強閾値（定数）は無い。
【００９９】
本発明では、上記課題にかんがみ、エッチング等も含めたハイブリッドＯＰＣ（又はＰＰＣ）を実際のＬＳＩ処理に適用するにあたって、処理時間の増大及びＶＴＭ，又はＣＴＭにおける精度向上の課題を解決するためのものである。
【０１００】
そのための具体的な方法とは、露光波長に対して最小加工寸法が小さい、即ちシミュレーションベースＯＰＣが必須となる状況において、部分的にハイブリッドＯＰＣを用い、ＣＴＭ法を用いて、ラインＣＤ線幅とライン端部、そして、ラインコーナー部とＬＳＩを構成するあらゆるパターンについて、本発明では、その補正を、高速かつ高精度に実現する為の手法を提供している。
【０１０１】
即ち、予め光強度閾値が異なる領域をセグメント（エッジ）単位で抽出、領域を規定しておき、パターンごとにセグメントの変位量を規定するテーブル又は関数等を準備しておく。
【０１０２】
Ｌ／Ｓ系層のパターン疎密やライン端後退量、コーナー部の丸め込みがフォトスペックにかかわるようなＤｅｅｐ  Ｓｕｂ  ｍｉｃｒｏｎのフォト領域においては、シミュレーションベースＯＰＣを用いたＯＰＣ手法が必須となるが、単純な単一の閾値でフォト後形状を規定するＣＴＭでは、設計レイアウトに含まれるような任意のパターンに対して、高精度に合わせ込みを行うことは、困難である。
【０１０３】
この為、全体にモデルベースＯＰＣを実施し、合わせ込みがたらなくなるような（補正量が相対的に大きい、ライン端や凸凹コーナー部等）領域にのみ部分的にハイブリッド化する。
【０１０４】
これにより、ＶＴＭ，ＣＴＭの両方の利点を利用して、マスクパターンを補正することが可能となるので、補正精度を維持しながら、短時間でＯＰＣ処理を行うことが可能となる。
【０１０５】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【０１０６】
【発明の効果】
本発明のマスクパターンの補正方法は、以上のように、半導体回路の回路パターン形成工程において使用するマスクパターンに対して異なる２種類以上の補正処理を施して、該マスクパターンを所望の寸法となるように補正するマスクパターン補正方法において、上記２種類以上の補正処理のうち、一つの補正処理を、補正対象となるパターンを複数の領域に分割し、分割した領域に対して補正処理を施す第１補正処理とし、次の補正処理を、パターンの補正量の許容値が上記第１補正処理におけるパターンの補正量の許容値以下の第２補正処理としたとき、上記マスクパターンに対応する補正対象となるパターンに対して上記第１補正処理を施す際に、上記補正対象となるパターンを、複数の領域に分割する工程と、この工程において分割された複数の領域のうち、パターンの補正量の許容値が上記第１補正処理の許容値以下の領域に対して、上記第２補正処理を施す工程とを実行する構成である。
【０１０７】
それゆえ、第２補正処理は、第１補正処理を施す際に分割されたパターンの領域に対して施されるので、第１補正処理を施す領域と第２補正処理を施す領域とを予め分ける必要がなくなる。このため、予め補正処理の種類毎に領域を分けた場合において、最終的に行なわれる補正後の領域の整合が必要なくなる。
【０１０８】
これにより、最終的な領域の整合にかかる時間を省略することができるので、マスクパターンの補正に要する時間を短縮することができる。また、整合する必要がないので、高い補正精度を維持することができる。
【０１０９】
従って、マスクパターンを、補正精度を維持しつつ、短時間で補正することができるという効果を奏する。
【０１１０】
さらに、上記分割された複数の領域のうち、パターンの補正量が基準値以下の領域全てに対して、パターンの補正を行わないか、または、同じ補正量で補正するようにしてもよい。
【０１１１】
この場合、パターンの補正量が基準値以下の領域全てが、補正されないか、補正されても同じ補正量で補正されるので、分割された全ての領域毎に補正を行う場合に比べて補正処理にかかる時間を大幅に短くすることができるという効果を奏する。
【０１１２】
上記第１補正処理によって補正される領域は、パターンのライン端部やコーナー部等の凹凸を含んだ補正量が相対的に大きい領域であり、上記第２の補正処理によって補正される領域は、パターンのライン線幅補正部を含んだ補正量が相対的に小さい領域であってもよい。
【０１１３】
上記２種類の補正処理として、上記第１補正処理は、ルールベース光近接効果補正処理であり、上記第２補正処理は、シミュレーションベース光近接効果補正処理であってもよい。
【０１１４】
通常、シミュレーションベース光近接効果補正処理は、露光プロセスのモデル化をシミュレーションすることで補正処理を行うので、マスクパターンの補正精度を向上させることができる一方、補正処理に時間がかかるという問題を有している。また、ルールベース光近接効果補正処理は、予め求めておいた補正ルールに基づいて補正処理を行うので、マスクパターンの補正時間を短縮させることができる一方、一般的に補正精度が低い（きめ細かな対応が難）という問題を有している。
【０１１５】
ところが、本願発明では、補正対象となるマスクパターンに対して、基本は、シミュレーションベース光近接効果補正処理（第２補正処理）を実行し、補正処理の時間のかかる領域、すなわち第２補正処理で補正しきれない領域に対しては、ルールベース光近接効果補正処理（第１補正処理）を実行するようになっているので、補正対象となるマスクパターンに対して、高い補正精度を維持しつつ、補正処理にかかる時間を短縮させることができるという効果を奏する。
【０１１６】
上記補正対象となるマスクパターンに、第１補正処理の検証用のモニターパターンと、第２補正処理の検証用のモニターパターンとが形成されていてもよい。
【０１１７】
この場合、マスクパターンに、第１補正処理の検証用のモニターパターンと、第２補正処理の検証用のモニターパターンとが形成されていることで、第１補正処理と第２補正処理の結果を同時に検証することができる。しかも、補正対象となるマスクパターンに直接検証用のモニターパターンが形成されているので、高精度でマスクパターンを補正することができるという効果を奏する。
【０１１８】
上記モニターパターンは、具体例として、各領域でいずれかの補正処理を施す際に使用する、パターン間の疎密の程度を示す疎密パターンと、マスクパターンのデザインルールで規定される最大密度パターンと、ライン端後退、コーナー部等の凸凹部評価用パターンとを含んでいてもよい。
【０１１９】
また、本発明のマスクパターン補正方法は、以上のように、半導体集積回路のＬＳＩパターン形成工程において、使用するマスクパターンが所望の寸法になるよう変形させるマスクパターンの補正を行うマスクパターン補正方法において、一つのパターンを構成する辺を幾つかに分割し、半導体集積回路のマスクパターンの全領域のうち、Ｌ／Ｓ系層ではライン端部やコーナー部などの凸凹を含んだ領域、又はＨｏｌｅ系層ではＨｏｌｅの基準密度よりも大きい領域の何れかを示す第１領域と、Ｌ／Ｓ系層ではライン線幅補正部分を含んだ領域、又はＨｏｌｅ系層ではＨｏｌｅの基準密度よりも小さい領域の何れかを示す第２領域とで、異なるパターンの補正方法を用いて補正する構成である。
【０１２０】
それゆえ、補正対象となるマスクパターンがＬ／Ｓ系層またはＨｏｌｅ系層の何れの場合であっても、マスクパターンの補正処理を高精度で、且つ短時間で行うことができるという効果を奏する。
【０１２１】
上記第１領域については、ルールベース光近接効果補正処理を施し、上記第２領域については、シミュレーションベース光近接効果補正処理を施してもよい。
【０１２２】
半導体回路の回路パターン形成工程において使用するフォトマスクに、上述した何れかのマスクパターン補正方法によって補正されたマスクパターンを使用してもよい。
【０１２３】
この場合、高い精度で補正されたフォトマスクを短時間で得ることができるので、このフォトマスクを使用した半導体回路の回路パターン形成工程を精度良く、且つ短時間で行うことができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明のマスクパターン補正方法の処理の流れを示すフローチャートである。
【図２】（ａ）はルールベースＯＰＣ、（ｂ）はシミュレーションベースＯＰＣ、（ｃ）ハイブリッドＯＰＣ、それぞれによる補正処理を示す図である。
【図３】図１に示すマスクパターン補正方法と従来のマスクパターン補正方法とにおける補正処理の時間を比較したグラフである。
【図４】図１に示すマスクパターン補正方法を実現するためのマスクパターン補正装置の概略ブロック図である。
【図５】ＯＰＣ処理に用いるサンプルパターンの平面図である。
【図６】図６に示すサンプルパターンに対して、本発明のマスクパターン補正方法によって補正して得られたハイブリッドＯＰＣパターンの平面図である。
【図７】図６に示すサンプルパターンに対して、従来のマスクパターン補正方法によって補正して得られたハイブリッドＯＰＣパターンの平面図である。
【図８】図６に示すサンプルパターンに対して、従来のマスクパターン補正方法によって補正して得られた他のハイブリッドＯＰＣパターンの平面図である。
【図９】図６に示すハイブリッドＯＰＣパターンをさらにシミュレーションを行った結果を示す図である。
【図１０】図６に示すハイブリッドＯＰＣパターンを得るのに必要な処理時間と、図７に示すハイブリッドＯＰＣパターンを得るのに必要な処理時間とを比較するためのグラフである。
【図１１】本願のマスクパターン補正方法と従来のマスクパターン補正方法とにおけるトータル処理時間を比較したグラフである。
【図１２】ＯＰＣパターンの比較を示し、（ａ）はセグメントごとのシミュレーションベースＯＰＣによるＯＰＣパターンを示す図であり、（ｂ）は本願のハイブリッドＯＰＣによるＯＰＣパターンを示す図である。
【図１３】本発明のシミュレーションベースＯＰＣ用モニターパターンの具体例（Ｌ／Ｓ系）を示す図である。
【図１４】図１３に示すモニターパターンの具体例の詳細を示す図である。
【図１５】本発明のシミュレーションベースＯＰＣ用モニターパターンの具体例（Ｈｏｌｅ系）を示す図である。
【図１６】図１５に示すモニターパターンの具体例の詳細を示す図である。
【図１７】Ｈｏｌｅ系層における疎領域と密領域とを説明する図である。
【図１８】一般的な、ルールベースＯＰＣ処理の一例を示す図である。
【図１９】一般的な、シミュレーションベースＯＰＣ処理の一例を示す図である。
【図２０】従来のハイブリッドＯＰＣ処理の流れを示すフローチャートである。
【符号の説明】
１１  入力部
１２  コントロール部
１３  データ保持部
１４  表示部
１５  ルール領域事前抽出部
１６  シミュレーション検証部
１７  ルールベース補正部
１８  実測データベース
１９  シミュレーションベース補正部
２０  収束判定部
【図１】
2004302263.tif 000003
【図２】
2004302263.tif 000004
【図３】
2004302263.tif 000005
【図４】
2004302263.tif 000006
【図５】
2004302263.tif 000007
【図６】
2004302263.tif 000008
【図７】
2004302263.tif 000009
【図８】
2004302263.tif 000010
【図９】
2004302263.tif 000011
【図１０】
2004302263.tif 000012
【図１１】
2004302263.tif 000013
【図１２】
2004302263.tif 000014
【図１３】
2004302263.tif 000015
【図１４】
2004302263.tif 000016
【図１５】
2004302263.tif 000017
【図１６】
2004302263.tif 000018
【図１７】
2004302263.tif 000019
【図１８】
2004302263.tif 000020
【図１９】
2004302263.tif 000021
【図２０】
2004302263.tif 000022