(57)【要約】【課題】可変利得ダイナミックレンジの増大を図ることが可能な低雑音増幅器およびそれを適用した受信回路を提供する。【解決手段】ゲートに制御電圧Ｖｃｎｔが供給されるＭＯＳトランジスタＴＲ４３と、ゲートが信号経路に接続されたＭＯＳトランジスタＴＲ４２とを、電源と基準電位間にカスコード接続した増幅部と、ソースが高周波的に接地され、ドレインが信号経路に接続されたＭＯＳトランジスタＴＲ４１と、制御電圧が第１のレベルより高いときは、ＭＯＳトランジスタＴＲ４１をオフにし、制御電圧が第２のレベルより低いときはＭＯＳトランジスタＴＲ４１をオンにし、制御電圧が第１レベルと２のレベルの中間レベルのときにＭＯＳトランジスタＴＲ４１を可変抵抗として機能させ得る制御信号ＣＴＬをＭＯＳトランジスタＴＲ４１のゲートに供給する制御回路ＣＯＮＴとを設ける。【選択図】      図１
2004172956.tif 000002
【特許請求の範囲】
【請求項１】
制御端子に制御電圧が供給される第１トランジスタと、制御端子が信号経路に接続された第２トランジスタとを、電源と基準電位間にカスコード接続した増幅部と、
ゲートに供給される制御信号にレベルに応じて可変抵抗として機能し、ソースが高周波的に接地され、ドレインが上記信号経路に接続された電界効果トランジスタと、
上記制御電圧が所定のレベル範囲にあるときに、上記電界効果トランジスタを可変抵抗として機能させ得る上記制御信号を上記電界効果トランジスタのゲートに供給する制御回路と
を有する低雑音増幅器。
【請求項２】
上記制御回路は、上記制御電圧が第１のレベルより高いときは、上記電界効果トランジスタをオフにし、上記制御電圧が第２のレベルより低いときは上記電界効果トランジスタをオンにし、上記制御電圧が上記第１レベルと上記第２のレベルの中間レベルのときに上記電界効果トランジスタを可変抵抗として機能させ得る上記制御信号を上記電界効果トランジスタのゲートに供給する
請求項１記載の低雑音増幅器。
【請求項３】
制御端子に制御電圧が供給される第１トランジスタと、制御端子にリファレンス電圧が供給される第２トランジスタと、制御端子が信号経路に接続された第３トランジスタとを有し、電源と基準電位間において、上記第３のトランジスタに対して上記第１のトランジスタおよび第２のトランジスタを並列に接続した増幅部と、
ゲートに供給される制御信号にレベルに応じて可変抵抗として機能し、ソースが高周波的に接地され、ドレインが上記信号経路に接続された電界効果トランジスタと、
上記制御電圧が所定のレベル範囲にあるときに、上記電界効果トランジスタを可変抵抗として機能させ得る上記制御信号を上記電界効果トランジスタのゲートに供給する制御回路と
を有する低雑音増幅器。
【請求項４】
上記制御回路は、上記制御電圧が第１のレベルより高いときは、上記電界効果トランジスタをオフにし、上記制御電圧が第２のレベルより低いときは上記電界効果トランジスタをオンにし、上記制御電圧が上記第１レベルと上記第２のレベルの中間レベルのときに上記電界効果トランジスタを可変抵抗として機能させ得る上記制御信号を上記電界効果トランジスタのゲートに供給する
請求項１記載の低雑音増幅器。
【請求項５】
受信信号を所定の利得をもって増幅する低雑音増幅器を有する受信回路であって、
上記低雑音増幅器は、
制御端子に制御電圧が供給される第１トランジスタと、制御端子が信号経路に接続された第２トランジスタとを、電源と基準電位間にカスコード接続した増幅部と、
ゲートに供給される制御信号にレベルに応じて可変抵抗として機能し、ソースが高周波的に接地され、ドレインが上記信号経路に接続された電界効果トランジスタと、
上記制御電圧が所定のレベル範囲にあるときに、上記電界効果トランジスタを可変抵抗として機能させ得る上記制御信号を上記電界効果トランジスタのゲートに供給する制御回路と
を有する
受信回路。
【請求項６】
上記制御回路は、上記制御電圧が第１のレベルより高いときは、上記電界効果トランジスタをオフにし、上記制御電圧が第２のレベルより低いときは上記電界効果トランジスタをオンにし、上記制御電圧が上記第１レベルと上記第２のレベルの中間レベルのときに上記電界効果トランジスタを可変抵抗として機能させ得る上記制御信号を上記電界効果トランジスタのゲートに供給する
請求項５記載の受信回路。
【請求項７】
受信信号を所定の利得をもって増幅する低雑音増幅器を有する受信回路であって、
上記低雑音増幅器は、
制御端子に制御電圧が供給される第１トランジスタと、制御端子にリファレンス電圧が供給される第２トランジスタと、制御端子が信号経路に接続された第３トランジスタとを有し、電源と基準電位間において、上記第３のトランジスタに対して上記第１のトランジスタおよび第２のトランジスタを並列に接続した増幅部と、
ゲートに供給される制御信号にレベルに応じて可変抵抗として機能し、ソースが高周波的に接地され、ドレインが上記信号経路に接続された電界効果トランジスタと、
上記制御電圧が所定のレベル範囲にあるときに、上記電界効果トランジスタを可変抵抗として機能させ得る上記制御信号を上記電界効果トランジスタのゲートに供給する制御回路と
を有する
受信回路。
【請求項８】
上記制御回路は、上記制御電圧が第１のレベルより高いときは、上記電界効果トランジスタをオフにし、上記制御電圧が第２のレベルより低いときは上記電界効果トランジスタをオンにし、上記制御電圧が上記第１レベルと上記第２のレベルの中間レベルのときに上記電界効果トランジスタを可変抵抗として機能させ得る上記制御信号を上記電界効果トランジスタのゲートに供給する
請求項７記載の受信回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、たとえば無線システムの受信機に適用される低雑音増幅器（ＬＮＡ：Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ  ）およびそれを用いた受信回路に関するものである。
【０００２】
【従来の技術】
無線受信機の低雑音増幅器（以下、ＬＮＡという）においては、本来の低雑音性に加えて可変利得の機能を有することが求められることがある。
理由として、第１に、無線においては受信機の受信信号入力レベルが大きく変動するため、大信号受信時には利得を減少させて後段のダイナミックレンジを少なくできるようにしたい、第２に、受信機を構成するいくつかのアナログ素子の製造バラツキを、受信機製造時に利得を調整して吸収できるようにしたい、というような事柄が挙げられる。
【０００３】
図６は、可変利得ＬＮＡの第１の構成例を示す回路図である。
この可変利得ＬＮＡ１０は、図６に示すように、入力整合回路（ＭＴＣ）１１、電流源としてのＭＯＳトランジスタＴＲ１１、増幅素子としてＭＯＳトランジスタＴＲ１２，ＴＲ１３、キャパシタＣ１１〜Ｃ１５、インダクタＬ１１，Ｌ１２、および抵抗素子Ｒ１１〜Ｒ１３を有している。
【０００４】
この可変利得ＬＮＡ１０は、一般に電流操作型可変利得増幅器と呼ばれている構成である。
【０００５】
可変利得ＬＮＡ１０においては、回路に流れるバイアス電流はほぼＭＯＳトランジスタＴＲ１１のバイアス電圧ＶＢで決まる。
ＭＯＳトランジスタＴＲ１２のゲート端子に供給されるリファレンス電圧Ｖｒｅｆと、ＭＯＳトランジスタＴＲ１３のゲート端子に接続された利得制御電圧Ｖｃｎｔの差によって、ＭＯＳトランジスタＴＲ１２とＭＯＳトランジスタＴＲ１３に流れる電流が分配されることによって増幅器の利得を可変にしている。
【０００６】
具体的には、リファレンス電圧Ｖｒｅｆより利得制御電圧Ｖｃｎｔの方が大きい場合にＭＯＳトランジスタＴＲ１３にバイアス電流が流れ、ＭＯＳトランジスタＴＲ１２には流れなくなるので、結果的に利得は大きくなる。利得制御電圧Ｖｃｎｔをリファレンス電圧Ｖｒｅｆより小さくすればその逆になって利得は小さくなる。
【０００７】
図７は、可変利得ＬＮＡの第２の構成例を示す回路図である。
この可変利得ＬＮＡ２０は、図７に示すように、入力整合回路（ＭＴＣ）２１、増幅素子としてＭＯＳトランジスタＴＲ２１，ＴＲ２２、キャパシタＣ２１〜Ｃ２５、インダクタＬ２１，Ｌ２２、および抵抗素子Ｒ２１，Ｒ２２を有している。
【０００８】
この可変利得ＬＮＡ２０は、一般にカスコード電位操作型可変利得増幅器と呼ばれている構成である。
可変利得ＬＮＡ２０においては、ＭＯＳトランジスタＴＲ２２のゲート電位を制御電圧Ｖｃｎｔにより制御することにより、ＭＯＳトランジスタＴＲ２１のドレイン電圧がそれに従って変動する。
制御電圧Ｖｃｎｔを高くすればＭＯＳトランジスタＴＲ２１のドレイン電位も高くなり、利得は大きくなる。
制御電圧Ｖｃｎｔを低くすればＭＯＳトランジスタＴＲ２１のドレイン電位も低くなり、利得は小さくなる。
【０００９】
ところが、図６の電流操作型可変利得増幅器によれば、利得を低下させるために利得制御電圧Ｖｃｎｔを小さくすると、ＭＯＳトランジスタＴＲ１３に流れるバイアス電流が減少し、歪が発生するために、ＬＮＡとしての線形性が低下してしまう。
【００１０】
また、図７のカスコード電位操作型可変利得増幅器では、利得を低下させるために制御電圧Ｖｃｎｔを小さくすると、ＭＯＳトランジスタＴＲ２１のドレイン電圧が低下するために歪が発生し、ＬＮＡとしての線形性が低下してしまう。
【００１１】
そこで、図６および図７の回路で見られるような低利得時の線形性の低下を改善するための回路が提案されている（たとえば、特許文献１参照）。
【００１２】
図８は、特許文献１に記載された可変利得ＬＮＡの第３の構成例を示す回路図である。
この可変利得ＬＮＡ３０は、図８に示すように、入力整合回路（ＭＴＣ）３１、スイッチング素子としてのＭＯＳトランジスタＴＲ３１、増幅素子としてＭＯＳトランジスタＴＲ３２，ＴＲ３３、キャパシタＣ３１〜Ｃ３５、インダクタＬ３１，Ｌ３２、および抵抗素子Ｒ３１〜Ｒ３３を有している。
【００１３】
この可変利得ＬＮＡ３０は、シャントスイッチ型といい、ＭＯＳトランジスタＴＲ３１はドレイン・ソース間電圧がゼロの状態、つまりスイッチとして動作する。ＭＯＳトランジスタＴＲ３２，ＴＲ３３が通常のカスコード増幅器として動作する。
【００１４】
可変利得ＬＮＡ３０においては、制御電圧Ｖｃｎｔ、つまりＭＯＳトランジスタＴＲ３１のゲート電位を上昇させると、ドレイン・ソース電位（Ｖｇｇ）よりもある程度高くなったところでドレイン・ソース間抵抗値が小さくなる。さらにゲート電位を上昇させるとＭＯＳトランジスタＴＲ３１はスイッチとして導通状態になる。
ＭＯＳトランジスタＴＲ３１のドレインは信号経路に接続され、もう一方のソースは信号周波数において十分インピーダンスの小さいキャパシタＣ３２のキャパシタを介して接地されている。
ＭＯＳトランジスタＴＲ３１が導通状態に近くなると、ＬＮＡの反射係数が高くなることによってＭＯＳトランジスタＴＲ３２に入力される信号電力が小さくなり、その結果ＬＮＡの利得が低下する。
【００１５】
この回路では、ＬＮＡの入力部に可変減衰器が設置されたのと等価であり、ＭＯＳトランジスタＴＲ３２とＭＯＳトランジスタＴＲ３３による増幅素子は状態が変化しない。したがって、低利得時に歪発生量が増加することは無く、線形性の低下も無い。
【００１６】
【特許文献１】
特開平１０−２６１９２５号公報
【００１７】
【発明が解決しようとする課題】
しかしながら、図７のＬＮＡ３０によれば、ＴＲ３１は理想的なスイッチではなくＭＯＳトランジスタであることから、ゲート電位をある程度大きくしてもいくらかのドレイン・ソース間抵抗（Ｒｏｎ）  が残ってしまう。
この残留抵抗ＲｏｎによりＬＮＡの入力で十分に反射係数を大きくする（  接地する）  ことができず、結果として利得が下がらない、つまり可変利得レンジをあまり大きくすることができないという不利益がある。
残留抵抗Ｒｏｎを小さくしようとしてＭＯＳトランジスタのゲート幅（Ｗｇ）を大きくするならば、ゲート電位を低くした時、つまり高利得時のドレイン・ソース間容量（Ｃｄｓ）が大きくなり、ＬＮＡの利得やＮＦの劣化を起こす。
【００１８】
以上の方式のほかに、ＭＯＳトランジスタのスイッチおよび固定減衰器によって信号経路を切り替えて利得を変化させる方法がある。
この方式によれば、可変利得レンジを大きく取ることはできるが、可変利得値がステップ状になるために連続的な利得変化を得られない。
【００１９】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、可変利得ダイナミックレンジの増大を図ることが可能な低雑音増幅器およびそれを適用した受信回路を提供することにある。
【００２０】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点に係る低雑音増幅器は、制御端子に制御電圧が供給される第１トランジスタと、制御端子が信号経路に接続された第２トランジスタとを、電源と基準電位間にカスコード接続した低雑音増幅器と、ゲートに供給される制御信号にレベルに応じて可変抵抗として機能し、ソースが高周波的に接地され、ドレインが上記信号経路に接続された電界効果トランジスタと、上記制御電圧が所定のレベル範囲にあるときに、上記電界効果トランジスタを可変抵抗として機能させ得る上記制御信号を上記電界効果トランジスタのゲートに供給する制御回路とを有する。
【００２１】
本発明の第２の観点に係る低雑音増幅器は、制御端子に制御電圧が供給される第１トランジスタと、制御端子にリファレンス電圧が供給される第２トランジスタと、制御端子が信号経路に接続された第３トランジスタとを有し、電源と基準電位間において、上記第３のトランジスタに対して上記第１のトランジスタおよび第２のトランジスタを並列に接続した低雑音増幅器と、ゲートに供給される制御信号にレベルに応じて可変抵抗として機能し、ソースが高周波的に接地され、ドレインが上記信号経路に接続された電界効果トランジスタと、上記制御電圧が所定のレベル範囲にあるときに、上記電界効果トランジスタを可変抵抗として機能させ得る上記制御信号を上記電界効果トランジスタのゲートに供給する制御回路とを有する。
【００２２】
本発明の第３の観点は、受信信号を所定の利得をもって増幅する低雑音増幅器を有する受信回路であって、上記低雑音増幅器は、制御端子に制御電圧が供給される第１トランジスタと、制御端子が信号経路に接続された第２トランジスタとを、電源と基準電位間にカスコード接続した低雑音増幅器と、ゲートに供給される制御信号にレベルに応じて可変抵抗として機能し、ソースが高周波的に接地され、ドレインが上記信号経路に接続された電界効果トランジスタと、上記制御電圧が所定のレベル範囲にあるときに、上記電界効果トランジスタを可変抵抗として機能させ得る上記制御信号を上記電界効果トランジスタのゲートに供給する制御回路とを有する。
【００２３】
本発明の第４の観点は、受信信号を所定の利得をもって増幅する低雑音増幅器を有する受信回路であって、上記低雑音増幅器は、制御端子に制御電圧が供給される第１トランジスタと、制御端子にリファレンス電圧が供給される第２トランジスタと、制御端子が信号経路に接続された第３トランジスタとを有し、電源と基準電位間において、上記第３のトランジスタに対して上記第１のトランジスタおよび第２のトランジスタを並列に接続した低雑音増幅器と、ゲートに供給される制御信号にレベルに応じて可変抵抗として機能し、ソースが高周波的に接地され、ドレインが上記信号経路に接続された電界効果トランジスタと、上記制御電圧が所定のレベル範囲にあるときに、上記電界効果トランジスタを可変抵抗として機能させ得る上記制御信号を上記電界効果トランジスタのゲートに供給する制御回路とを有する。
【００２４】
好適には、上記制御回路は、上記制御電圧が第１のレベルより高いときは、上記電界効果トランジスタをオフにし、上記制御電圧が第２のレベルより低いときは上記電界効果トランジスタをオンにし、上記制御電圧が上記第１レベルと上記第２のレベルの中間レベルのときに上記電界効果トランジスタを可変抵抗として機能させ得る上記制御信号を上記電界効果トランジスタのゲートに供給する。
【００２５】
本発明によれば、たとえば制御電圧が第１のレベルより高いときは、増幅素子としての第１トランジスタの制御端子の電位が電源電圧に近いので、第１トランジスタと第２トランジスタとの接続端子の電位も十分に高く、第２トランジスタの相互コンダクタンスｇｍは大きい状態である。したがって、カスコード増幅部としての利得は大きい。
また、制御電圧が第１のレベルより高いときには、制御回路によって、電界効果トランジスタのゲート電位が比較的低い状態、具体的には増幅部の第２トランジスタのゲートバイアス電位と同程度になっている。
このとき、電界効果トランジスタはオフ状態にあり、信号経路から見たインピーダンスは高い。結果として高利得が得られる。
【００２６】
また、制御電圧が第２のレベルより低いときは、第１のトランジスタの制御端子の電位が下がるので、第１トランジスタと第２トランジスタとの接続端子の電位もそれに従って下がり、第２のトランジスタの相互コンダクタンスｇｍは小さい状態になる。したがって、カスコード増幅部としての利得は小さい。
また、制御電圧が第２のレベルより低いときは、制御回路によって電界効果トランジスタのゲート電位は比較的高い状態になる。
すると電界効果トランジスタはオン状態になり、信号経路からキャパシタを介してグランドが見えている。
全体の結果として入力信号が電界効果トランジスタによってショートされ、かつ第２のトランジスタに漏れこんだ信号も小さくしか増幅されないので低利得が得られる。
【００２７】
また、制御電圧が第１のレベルと第２のレベルの間の中間レベルのときは、制御電圧を連続的に変化させることにより連続的な利得可変を得られる。
【００２８】
【発明の実施の形態】
以下、本発明の好適な実施形態を添付図面に関連付けて説明する。
【００２９】
第１実施形態
図１は、本発明に係る可変利得ＬＮＡ（低雑音増幅器）の第１の実施形態を示す回路図である。
【００３０】
本可変利得ＬＮＡ４０は、図１に示すように、入力整合回路（ＭＴＣ）４１、電界効果トランジスタとしてのＭＯＳトランジスタＴＲ４１〜ＴＲ４４、キャパシタＣ４１〜Ｃ４５、インダクタＬ４１，Ｌ４２、および抵抗素子Ｒ４１〜Ｒ４３、信号入力端子ＴＩＮ、ゲートバイアス電圧入力端子ＴＶＢ、電源電圧入力端子ＴＶＤＤ  、制御電圧入力端子ＴＶｃｎｔ、および出力端子ＴＯＵＴ  を有している。
【００３１】
トランジスタＴＲ４１〜ＴＲ４４にうち電界効果トランジスタである必要があるのはトランジスタＴＲ４１のみであり、他のＴＲ４２〜ＴＲ４４はバイポーラトランジスタにより構成可能である。
また、ＭＯＳトランジスタＴＲ４３が第１のトランジスタとして機能し、ＭＯＳトランジスタＴＲ４２が第２のトランジスタとして機能し、これらＭＯＳトランジスタＴＲ４３とＭＯＳトランジスタＴＲ４２とによりカスコード増幅部が構成される。
また、ＭＯＳトランジスタＴＲ４４と抵抗素子Ｒ４２，Ｒ４３により制御回路ＣＯＮＴが構成され、ＭＯＳトランジスタＴＲ４４のドレインから制御信号ＣＴＬがＭＯＳトランジスタＴＲ４１のゲートに供給される。
【００３２】
入力整合回路４１は、本ＬＮＡ４０が最適なＮＦおよび利得になるように信号入力端子ＴＩＮとカットオフ用キャパシタＣ４１の第１電極との間に接続されている。
キャパシタＣ４１の第２電極はＭＯＳトランジスタＴＲ４１のドレイン、抵抗素子Ｒ４１の一端、およびＭＯＳトランジスタＴＲ４２のゲートに接続されている。
ＭＯＳトランジスタＴＲ４１のソースが、ゲートバイアス電圧入力端子ＴＶＢ、抵抗素子Ｒ４１の他端、およびキャパシタＣ４２の第１電極に接続されゲートがＭＯＳトランジスタＴＲ４４のドレインおよび抵抗素子Ｒ４２の一端に接続されている。
キャパシタＣ４２の第２電極およびインダクタＬ４１の一端が基準電位Ｖｓｓ（接地電位）に接続され、インダクタＬ４１の他端がＭＯＳトランジスタＴＲ４２のソースに接続されている。
また、抵抗素子Ｒ４２の他端が基準電位に接続されている。
なお、キャパシタＣ４１はそのインピーダンスが信号周波数において十分に小さい。
【００３３】
ＭＯＳトランジスタＴＲ４２のドレインがＭＯＳトランジスタＴＲ４３のソースに接続され、ゲートがキャパシタＣ４３の第１電極および制御電圧入力端子ＴＶｃｎｔに接続され、ドレインがインダクタＬ４２の一端、キャパシタＣ４４の第１電極、およびキャパシタＣ４５の第１電極に接続されている。
そして、キャパシタＣ４３の第２電極は基準電位Ｖｓｓに接続され、インダクタＬ４２の他端およびキャパシタＣ４４の第２電極が電源電圧入力端子ＴＶＤＤ  に接続され、ＤＣカットオフ用キャパシタＣ４５の第２電極が出力端子ＴＯＵＴ  に接続されている。
キャパシタＣ４３は、入力周波数ｆｉｎの入力高周波信号を含むより高い周波数ではそのインピーダンスが殆ど０オームとなるような十分大きな容量値に設定される。
インダクタＬ４２およびキャパシタＣ４４は、いわゆるタンク回路を構成する。
【００３４】
また、ＭＯＳトランジスタＴＲ４４のゲートが制御電圧入力端子ＴＶｃｎｔに接続され、ソースが抵抗素子Ｒ４３の一端に接続され、抵抗素子Ｒ４３の他端が電源電圧入力端子ＴＶＤＤ  に接続されている。
【００３５】
このような構成を有するＬＮＡ４０においては、ＭＯＳトランジスタＴＲ４１が信号経路と高周波的グランドとをつなぐ可変抵抗として機能し、ＭＯＳトランジスタＴＲ４２およびＭＯＳトランジスタＴＲ４３がカスコード接続による増幅部として機能し、ＭＯＳトランジスタＴＲ４４が電圧を変換するインバータとして機能する。
【００３６】
以下に、図１の回路の動作について説明する。
なお、ここでは、制御電圧Ｖｃｎｔが比較的高いとき（第１のレベルより高いとき）と比較的低いとき（第２のレベルより低いとき）、および第１のレベルと第２のレベルとの間の中間レベルのときに分けて説明する。
電源電圧ＶＤＤをたとえば１．８Ｖとすると、第１レベルは電源電圧ＶＤＤの近傍のレベル（略１．８Ｖ）であり、第２のレベルは、０Ｖ近傍、たとえば０．５Ｖである。
【００３７】
制御電圧（Ｖｃｎｔ）が比較的高いとき
この場合、増幅素子としてのＭＯＳトランジスタＴＲ４３のゲート電位が電源電圧ＶＤＤに近いので、ＭＯＳトランジスタＴＲ４３のソース電位およびＭＯＳトランジスタＴＲ４２のドレイン電位も十分に高く、ＭＯＳトランジスタＴＲ４２の相互コンダクタンスｇｍは大きい状態である。したがって、カスコード増幅器としての利得は大きい。
また、高い制御電圧Ｖｃｎｔはインバータとして動作しているＭＯＳトランジスタＴＲ４４によって変換され、ＭＯＳトランジスタＴＲ４１のゲート電位は比較的低い状態、具体的にはＭＯＳトランジスタＴＲ４２のゲートバイアス電位と同程度になっている。
アナログスイッチとして動作するＭＯＳトランジスタＴＲ４１はオフ状態にあり、信号経路から見たインピーダンスは高い。
結果として高利得が得られる。
【００３８】
制御電圧（Ｖｃｎｔ）が比較的低いとき
この場合、ＭＯＳトランジスタＴＲ４３のゲート電位が下がるので、ＭＯＳトランジスタＴＲ４３のソース電位およびＭＯＳトランジスタＴＲ４２のドレインもそれに従って下がり、ＭＯＳトランジスタＴＲ４２の相互コンダクタンスｇｍは小さい状態になる。したがって、カスコード増幅器としての利得は小さい。
また、低い制御電圧ＶｃｎｔはＭＯＳトランジスタＴＲ４４によって変換され、ＭＯＳトランジスタＴＲ４１のゲート電位は比較的高い状態になる。
するとＭＯＳトランジスタＴＲ４１はオン状態になり、信号経路からキャパシタを介してグランドが見えている。
全体の結果として入力信号がＭＯＳトランジスタＴＲ４１によってショートされ、かつＭＯＳトランジスタＴＲ４２に漏れこんだ信号も小さくしか増幅されないので低利得が得られる。
【００３９】
中程度の制御電圧Ｖｃｎｔの場合は、比較的高いときと比較的低いときの中間状態になるので、制御電圧Ｖｃｎｔを連続的に変化させることにより連続的な利得可変を得られる。
【００４０】
図２は、本第１の実施形態に係る可変利得ＬＮＡと従来のカスコード電位操作型増幅器の利得変化特性を示す図である。
図２において、縦軸は増幅器の利得Ｇ、横軸は制御電圧Ｖｃｎｔを示している。図２において、Ａで示す曲線が第１の実施形態に係る可変利得ＬＮＡの利得変化特性を示し、Ｂで示す曲線が従来のカスコード電位操作型増幅器の利得変化特性を示している。
【００４１】
また、図３は、本第１の実施形態に係る可変利得ＬＮＡと従来のシャントスイッチ型可変利得増幅器の利得変化特性を示す図である。
図３において、縦軸は増幅器の利得Ｇ、横軸は制御電圧Ｖｃｎｔを示している。図３において、Ａで示す曲線が第１の実施形態に係る可変利得ＬＮＡの利得変化特性を示し、Ｃで示す曲線が従来のシャントスイッチ型可変利得増幅器の利得変化特性を示している。
【００４２】
図２および図３のいずれからもわかるように、第１の実施形態に係る可変利得ＬＮＡは、従来例よりも大きな可変利得幅を得られている。
【００４３】
以上説明したように、本実施形態によれば、ゲートに制御電圧が供給されるＭＯＳトランジスタＴＲ４３と、ゲートが信号経路に接続されたＭＯＳトランジスタＴＲ４２とを、電源と基準電位間にカスコード接続した増幅部と、ソースが高周波的に接地され、ドレインが信号経路に接続されたＭＯＳトランジスタＴＲ４１と、制御電圧が第１のレベルより高いときは、ＭＯＳトランジスタＴＲ４１をオフにし、制御電圧が第２のレベルより低いときはＭＯＳトランジスタＴＲ４１をオンにし、制御電圧が第１レベルと２のレベルの中間レベルのときにＭＯＳトランジスタＴＲ４１を可変抵抗として機能させ得る制御信号ＣＴＬをＭＯＳトランジスタＴＲ４１のゲートに供給する制御回路ＣＯＮＴとを設けたので、大きな可変利得ダイナミックレンジを得ることができる。
また、信号経路に対して直列には損失の原因となる素子が存在しないため、可変利得機能を追加したことによるＮＦの劣化が小さい。
また、低利得時にはシャントスイッチとしてのＭＯＳトランジスタＴＲ４１がオンして増幅素子には大きな電力が入力されないため、低利得時に低歪特性が得られる。
【００４４】
第２実施形態
本発明に係る可変利得ＬＮＡの第２の実施形態を示す回路図である。
【００４５】
本第２の実施形態が上述した第１の実施形態と異なる点は、増幅素子としてＭＯＳトランジスタＴＲ４５を設け、ＭＯＳトランジスタＴＲ４２（第３のトランジスタ），ＴＲ４３（第１のトランジスタ）、およびＴＲ４５（第２のトランジスタ）の３つの素子で、電流操作型可変利得増幅器と同様の動作を実現したことにある。
【００４６】
具体的には、ＭＯＳトランジスタＴＲ４５を、ＭＯＳトランジスタＴＲ４２のドレインに対してＭＯＳトランジスタＴＲ４３と並列になるように配置している。
すなわち、ＭＯＳトランジスタＴＲ４５のソースがＭＯＳトランジスタＴＲ４２のドレインおよびＭＯＳトランジスタＴＲ４３のソースに接続され、ＭＯＳトランジスタＴＲ４５のドレインが電源電圧入力端子ＴＶＤＤ  に接続されている。
そして、ＭＯＳトランジスタＴＲ４５のゲートが、抵抗素子Ｒ４４の一端およびキャパシタＣ４６の第１電極に接続され、抵抗素子Ｒ４４の他端がリファレンス電圧入力端子ＴＶｒｅｆに接続され、キャパシタＣ４６の第２電極が基準電位Ｖｓｓに接続されている。
【００４７】
リファレンス電圧Ｖｒｅｆ  は、ＭＯＳトランジスタＴＲ４５のゲート電位を決めている電圧であり、固定した適切な電圧として供給される。
【００４８】
以下に、図４の回路の動作について説明する。
なお、ここでは、制御電圧Ｖｃｎｔが比較的高いとき（第１のレベルより高いとき）と比較的低いとき（第２のレベルより低いとき）、および第１のレベルと第２のレベルとの間の中間レベルのときに分けて説明する。
電源電圧ＶＤＤをがたとえば１．８Ｖとすると、第１レベルは電源電圧ＶＤＤの近傍のレベル（略１．８Ｖ）である、第２のレベルは、０Ｖ近傍、たとえば０．５Ｖである。
【００４９】
制御電圧（Ｖｃｎｔ）が比較的高いとき
この場合、制御電圧Ｖｃｎｔは、リファレンス電圧Ｖｒｅｆ  よりも高い必要がある。
このとき、ＭＯＳトランジスタＴＲ４５は、ほとんどオフ状態であり、ＭＯＳトランジスタＴＲ４２のドレインへ流れ込むバイアス電流はほぼＭＯＳトランジスタＴＲ４３を通過している。
そのためＭＯＳトランジスタＴＲ４２，ＴＲ４３、およびＴＲ４５で構成される電流操作型可変利得増幅器は高い利得を有している。
また、高い制御電圧Ｖｃｎｔはインバータとして動作しているＭＯＳトランジスタＴＲ４４によって変換され、ＭＯＳトランジスタＴＲ４１のゲート電位は比較的低い状態、具体的にはＭＯＳトランジスタＴＲ４２のゲートバイアス電位と同程度になっている。
アナログスイッチとして動作するＭＯＳトランジスタＴＲ４１はオフ状態にあり、信号経路から見たインピーダンスは高い。
全体の結果として高利得が得られる。
【００５０】
制御電圧（Ｖｃｎｔ）が比較的低いとき
この場合、制御電圧Ｖｃｎｔがリファレンス電圧Ｖｒｅｆ  より低いので、制御電圧Ｖｃｎｔが比較的低いときとは逆にＭＯＳトランジスタＴＲ４２のドレインへ流れ込むバイアス電流はほぼＭＯＳトランジスタＴＲ４５を通過している。そのため電流操作型可変利得増幅器は低い利得を有している。
また、低い制御電圧ＶｃｎｔはＭＯＳトランジスタＴＲ４４によって変換され、ＭＯＳトランジスタＴＲ４１のゲート電位は比較的高い状態になる。
するとＭＯＳトランジスタＴＲ４１はオン状態になり、信号経路からキャパシタＣ４２を介してグランドが見えている。
全体の結果として入力信号がＭＯＳトランジスタＴＲ４１によってショートされ、かつＭＯＳトランジスタＴＲ４２に漏れこんだ信号も小さくしか増幅されないので低利得が得られる。
【００５１】
中程度の制御電圧Ｖｃｎｔの場合は、比較的高いときと比較的低いときの中間状態になるので、制御電圧Ｖｃｎｔを連続的に変化させることにより連続的な利得可変を得られる。
【００５２】
本第２の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができる。
【００５３】
第３実施形態
図５は、本発明に係る可変利得ＬＮＡが適用される無線システムの受信系フロントエンド部の構成例を示す回路図である。
【００５４】
この受信系フロントエンド部１００は、図５に示すように、アンテナ１０１、ＳＡＷフィルタ１０２、整合回路（ＭＴＣ）１０３、低雑音増幅器（ＬＮＡ）１０４、第１の局部発振器としての第１のＶＣＯ１０５、第１のＰＬＬ１０６、第１のループフィルタ１０７、第２の局部発振器としての第２のＶＣＯ１０８、第２のＰＬＬ１０９、第２のループフィルタ１１０、ミキサ１１１〜１１４、バンドパスフィルタ（ＢＰＦ）１１５〜１１７、合成器１１８、および比較器１１９を有する。
そして、図１の可変利得ＬＮＡ４０または図４の可変利得ＬＮＡ４０が低雑音増幅器（ＬＮＡ）１０４として適用される。
【００５５】
受信系フロントエンド部１００は、低雑音増幅器（ＬＮＡ）１０４、第１のＶＣＯ１０５、第１のＰＬＬ１０６、第２のＶＣＯ１０８、第２のＰＬＬ１０９、ミキサ１１１〜１１４、バンドパスフィルタ（ＢＰＦ）１１５〜１１７、合成器１１８、および比較器１１９が１チップに集積化されている。
そして、全段の高周波側のＲＦ部と後段の中間周波（ＩＦ）部とが縦続された構成を有する。
ＲＦ部は、低雑音増幅器１０４、第１のＶＣＯ１０５、第１のＰＬＬ１０６、第１のループフィルタ１０７、ミキサ１１１，１１２、バンドパスフィルタ１１５，１１６を含む。
また、ＩＦ部は、第２のＶＣＯ１０８、第２のＰＬＬ１０９、第２のループフィルタ１１０、ミキサ１１３，１１４、合成器１１８、バンドパスフィルタ１１１１７、および比較器１１９を含む。
【００５６】
第１のＶＣＯ１０５は、水晶発振器による基準クロックＣＬＫに位相同期した第１のＰＬＬ１０６の出力を第１のループフィルタ１０７の出力信号に応じて、周波数１５７３ＭＨｚの第１の発振信号をミキサ１１１および１１２に供給する。
【００５７】
第２のＶＣＯ１０８は、水晶発振器による基準クロックＣＬＫに位相同期した第２のＰＬＬ１０９の出力を第２のループフィルタ１１０の出力信号に応じて、周波数３ＭＨｚの第２の発振信号をミキサ１１３および１１４に供給する。
【００５８】
この受信系フロントエンド部１００においては、たとえば周波数１５７５ＭＨｚの無線信号ＲＦがアンテナ１０１で受信され、ＳＡＷフィルタ１０２、整合回路１０３、さらに低雑音増幅器１０４を介してミキサ１１１，１１２に入力される。
そして、ミキサ１１１，１１２において、第１のＶＣＯ１０５による第１の発振信号とミキシングされ、バンドパスフィルタ１１５，１１６を通して２ＭＨｚの第１中間周波が抽出され、ミキサ１１３，１１４に入力される。
ミキサ１１３，１１４において、第２のＶＣＯ１０８による第２の発振信号とミキシングされた後、合成器１１８で合成され、バンドパスフィルタ１１７を通して１ＭＨｚの第２中間周波が得られる。
そして、バンドパスフィルタ１１７の出力に基づいて比較器１１９のデータが、図示しないベースバンド処理部に出力される。
【００５９】
このように、受信系フロントエンド部１００は、大きな可変利得ダイナミックレンジが得らることらから、高精度の受信処理を実現できる利点がある。
【００６０】
【発明の効果】
以上説明したように、本発明によれば、大きな可変利得ダイナミックレンジを得ることができる。
また、信号経路に対して直列には損失の原因となる素子が存在しないため、可変利得機能を追加したことによるＮＦの劣化が小さい。
また、低利得時にはシャントスイッチがオンして増幅素子には大きな電力が入力されないため、低利得時に低歪特性が得られる。
【図面の簡単な説明】
【図１】本発明に係る可変利得ＬＮＡの第１の実施形態を示す回路図である。
【図２】本第１の実施形態に係る可変利得ＬＮＡと従来のカスコード電位操作型増幅器の利得変化特性を示す図である。
【図３】本第１の実施形態に係る可変利得ＬＮＡと従来のシャントスイッチ型可変利得増幅器の利得変化特性を示す図である。
【図４】本発明に係る可変利得ＬＮＡの第２の実施形態を示す回路図である。
【図５】本発明に係る駆動回路が適用される無線システムの受信系フロントエンド部の構成例を示す回路図である。
【図６】可変利得ＬＮＡの第１の構成例を示す回路図である。
【図７】可変利得ＬＮＡの第２の構成例を示す回路図である。
【図８】可変利得ＬＮＡの第３の構成例を示す回路図である。
【符号の説明】
４０，４０Ａ…可変利得ＬＮＡ（低雑音増幅器）、４１…入力整合回路（ＭＴＣ）、ＴＲ４１〜ＴＲ４４…ＭＯＳトランジスタ、Ｃ４１〜Ｃ４６…キャパシタ、Ｌ４１，Ｌ４２…インダクタ、Ｒ４１〜Ｒ４４、ＣＯＮＴ…制御回路、ＴＩＮ…信号入力端子、ＴＶＢ…ゲートバイアス電圧入力端子、ＴＶＤＤ  …電源電圧入力端子、ＴＶｃｎｔ…制御電圧入力端子、ＴＯＵＴ  …出力端子、１００…受信系フロントエンド部、１０１…アンテナ、１０２…ＳＡＷフィルタ、１０３…整合回路（ＭＴＣ）、１０４…低雑音増幅器（ＬＮＡ）、１０５…第１のＶＣＯ、１０６…第１のＰＬＬ、１０７…第１のループフィルタ、１０８…第２のＶＣＯ、１０９…第２のＰＬＬ、１１０…第２のロープフィルタ、１１１〜１１４…ミキサ、１１５〜１１７…バンドパスフィルタ（ＢＰＦ）、１１８…合成器、１１９…比較器。
【図１】
2004172956.tif 000003
【図２】
2004172956.tif 000004
【図３】
2004172956.tif 000005
【図４】
2004172956.tif 000006
【図５】
2004172956.tif 000007
【図６】
2004172956.tif 000008
【図７】
2004172956.tif 000009
【図８】
2004172956.tif 000010