(57)【要約】【課題】複数の一端子対圧電薄膜共振子が回路の直列腕と並列腕とに配設されたフィルタ素子、それを有するフィルタ装置、分波器及び高周波回路において、、デバイスサイズの増大を抑制しつつ高耐電力化を図り、且つ歩留り悪化も防止されるフィルタ素子、それを有するフィルタ装置、分波器及び高周波回路を提供する。【解決手段】複数の共振子が回路の直列腕と並列腕とに配置された梯子型フィルタ１において、直列腕に設けられた直列共振子Ｓ１〜Ｓ４の何れか、好ましくは信号入力側初段に位置する直列共振子Ｓ１を並列にｎ個（例えば２つ）に分割する。また、分割された個々の直列共振子Ｓ１ａ，Ｓ１ｂの面積は、分割前の直列共振子Ｓ１の面積の略半分とする。これにより、デバイスサイズの増大を抑制しつつ、高耐電力化が図られる。更に、デバイスサイズの増大が防止されるため、強度も維持することが可能となり、高歩留りを実現できる。【選択図】          図９
2004173191.tif 000002
【特許請求の範囲】
【請求項１】
複数の共振子が回路の直列腕と並列腕とに配置されたフィルタ素子において、
少なくとも１つの直列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されていることを特徴とするフィルタ素子。
【請求項２】
請求項１記載の前記フィルタ素子において、
少なくとも１つの並列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されていることを特徴とするフィルタ素子。
【請求項３】
複数の共振子が回路の直列腕と並列腕とに配置されたフィルタ素子において、
少なくとも１つの並列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されていることを特徴とするフィルタ素子。
【請求項４】
複数の共振子が回路の直列腕と並列腕とに配置されたフィルタ素子において、
少なくとも信号入力側初段の直列腕の共振子及び／又は並列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されていることを特徴とするフィルタ素子。
【請求項５】
請求項１，２又は４の何れか１項に記載の前記フィルタ素子において、
前記複数の一端子対圧電薄膜共振子が並列に接続された構成を有してなる直列腕の共振子のアドミタンスが、他の少なくとも何れか１つの直列腕の共振子のアドミタンスと整合されていることを特徴とするフィルタ素子。
【請求項６】
請求項２から４の何れか１項に記載の前記フィルタ素子において、
前記複数の一端子対圧電薄膜共振子が並列に接続された構成を有してなる並列腕の共振子のアドミタンスが、他の少なくとも何れか１つの並列腕の共振子のアドミタンスと整合されていることを特徴とするフィルタ素子。
【請求項７】
並列に接続された前記一端子対圧電薄膜共振子の励振部が均一のサイズであることを特徴とする請求項１から６の何れか１項に記載のフィルタ素子。
【請求項８】
梯子型フィルタ構造を有することを特徴とする請求項１から７の何れか１項に記載のフィルタ素子。
【請求項９】
格子型フィルタ構造を有することを特徴とする請求項１から７の何れか１項に記載のフィルタ素子。
【請求項１０】
前記一端子対圧電薄膜共振子は、
シリコン，ガラス，セラミックスの少なくとも１つを含んでなる基板と、
窒化アルミニウム，酸化亜鉛，チタン酸ジルコン酸鉛，チタン酸鉛の少なくとも１つを含んでなる圧電基板と、
アルミニウム，銅，金，モリブデン，タングステン，タンタル，クロム，チタン，白金，ロジウムの少なくとも１つを含んでなる単層膜又は多層膜で構成された上部電極膜及び下部電極膜とを有して構成されていることを特徴とする請求項１から９の何れか１項に記載のフィルタ素子。
【請求項１１】
前記並列腕の共振子を構成する上部電極膜上にＳｉＯ２膜を有することを特徴とする請求項１から１０の何れか１項に記載のフィルタ素子。
【請求項１２】
請求項１から１１の何れか１項に記載の前記フィルタ素子と、
前記フィルタ素子を格納するパッケージとを有することを特徴とするフィルタ装置。
【請求項１３】
送信用フィルタ素子と受信用フィルタ素子とを有する分波器であって、
前記送信用フィルタ素子は、複数の共振子が回路の直列腕と並列腕とに配置され、少なくとも１つの直列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されていることを特徴とする分波器。
【請求項１４】
送信用フィルタ素子と受信用フィルタ素子とを有する分波器であって、
前記送信用フィルタ素子は、複数の共振子が回路の直列腕と並列腕とに配置され、少なくとも１つの並列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されていることを特徴とする分波器。
【請求項１５】
無線信号を送信及び受信するための高周波回路であって、
送信信号を増幅するための第１の増幅器と、
受信信号を増幅するための第２の増幅器と、
送信用フィルタ素子と受信用フィルタ素子とを有する分波器とを有し、
前記送信用フィルタ素子は、複数の共振子が回路の直列腕と並列腕とに配置され、少なくとも１つの直列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されていることを特徴とする高周波回路。
【請求項１６】
無線信号を送信及び受信するための高周波回路であって、
送信信号を増幅するための第１の増幅器と、
受信信号を増幅するための第２の増幅器と、
送信用フィルタ素子と受信用フィルタ素子とを有する分波器とを有し、
前記送信用フィルタ素子は、複数の共振子が回路の直列腕と並列腕とに配置され、少なくとも１つの並列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されていることを特徴とする高周波回路。
【請求項１７】
無線信号を送信するための高周波回路であって、
送信信号を増幅するための増幅器と、
送信信号をろ波するためのフィルタ素子とを有し、
前記フィルタ素子は、複数の共振子が回路の直列腕と並列腕とに配置され、少なくとも１つの直列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されていることを特徴とする高周波回路。
【請求項１８】
無線信号を送信するための高周波回路であって、
送信信号を増幅するための増幅器と、
送信信号をろ波するためのフィルタ素子とを有し、
前記フィルタ素子は、複数の共振子が回路の直列腕と並列腕とに配置され、少なくとも１つの並列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されていることを特徴とする高周波回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、圧電薄膜共振子を有するフィルタ素子、それを有するフィルタ装置に関し、特に無線端末のフロントエンドで利用される高耐電力性を必要とする分波器及び高周波回路に関する。
【０００２】
【従来の技術】
近年、携帯電話に代表される無線端末の小型，軽量化が急速に進んでいる。これに伴い、その端末に使用される部品の小型化，高性能化が求められている。一例として、ＲＦ回路のフロントエンドに使用される分波器においても、従来の誘電体フィルタを使用したタイプと比較して大幅に小型化された弾性表面波（：Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ：ＳＡＷ）フィルタを使用したタイプに置き換えが進んでいる。
【０００３】
ところが、ＳＡＷフィルタは微細な櫛形電極パターンを使用するため、本質的に耐電力性が弱いという欠点がある。そのため、ＳＡＷフィルタの高耐電力化を図るために、電極材の改良、あるいは設計改善が従来において行われてきた。
【０００４】
このような分波器用のＳＡＷフィルタには、梯子型回路が広く利用されている。以下、梯子型回路構成を有するフィルタを梯子型フィルタという。ここで、梯子型フィルタの構成について図面を用いて説明する。
【０００５】
この梯子型回路の基本区間は、図１に示すように、一端子対共振子（ＳＡＷフィルタでは一端子対ＳＡＷ共振子。以下、単に共振子という）が回路の直列腕と並列腕とにそれぞれ１つずつ配設された構成となる。尚、以下の説明において、直列腕に接続された共振子を直列共振子Ｓといい、並列腕に接続された共振子を並列共振子Ｐという。
【０００６】
また、梯子型フィルタは、各区間同士のイメージインピーダンスが整合されつつ、複数の基本区間が多段に接続された構成を有する。尚、以下の説明において、この基本区間を１段と呼ぶ。また、例として、図２に４段構成に接続された梯子型フィルタ１００の等価回路図を示す。尚、実用上は、所望の特性の実現あるいは小型化のために、任意の隣接する共振子同士（図２では直列共振子Ｓ２及びＳ３，並列共振子Ｐ１及びＰ２，並列共振子Ｐ３及びＰ４）が適宜１つにまとめられて使用される。図２の梯子型回路において、隣接する共振子同士をすべて１つにまとめた例を図３に示す。尚、図３において、直列共振子Ｓ２３は図２における直列共振子Ｓ２及びＳ３がまとめられた共振子であり、並列共振子Ｐ１２は図２における並列共振子Ｐ１及びＰ２がまとめられた共振子であり、並列共振子Ｐ３４は図２における並列共振子Ｐ３及びＰ４がまとめられた共振子である。この時、まとめる前後の等価回路においてインピーダンスが不変であるように、１つにまとめられた各共振子の静電容量が、直列腕の共振子（直列共振子Ｓ２３）については１／２倍、並列腕の共振子（並列共振子Ｐ１２／Ｐ３４）については２倍になるように設計される。
【０００７】
このような多段構成の梯子型フィルタにおいて、高耐電力化のための設計改善の１例が、以下に例示する特許文献１に開示されている。特許文献１による梯子型フィルタ２００は、図４に示すように、信号入力側から初段に位置する直列腕の単一の共振子（直列共振子Ｓ１）に替えて２つの共振子（直列共振子Ｓ１ａ，Ｓ１ｂ）を直列に接続した構成を有している。
【０００８】
しかしながら、以上のような耐電力性改善の努力が続けられているものの、現状での梯子型フィルタは、まだ実用上十分な耐電力性が得られてはいない。
【０００９】
ところで、最近、ＳＡＷフィルタよりも耐電力性に優れ、フィルタ特性も良好であることから、圧電薄膜共振子（これを以下、単に共振子という）を使用したフィルタ（これを以下、圧電薄膜型フィルタという）が注目を浴びつつある。圧電薄膜共振子は、一般に、基板と基板上に設けられた積層共振体とからなる。積層共振体は、圧電膜とこの圧電膜を上下から挟む一対の電極膜からなる。このような構成を有する積層共振体は基板から音響的に絶縁される必要がある。このため、積層共振体直下には、空隙部（キャビティ）が形成されるか、あるいは異なった音響インピーダンスを有する２種類の１／４波長の厚みの膜を交互に積層した音響多層膜が設けられる。
【００１０】
この構成において、上下の電極間に交流電圧を印加すると、逆圧電効果により、これらに挟まれた部分の圧電膜が厚み縦振動する。このため、圧電薄膜共振子は電気的共振特性を示す。即ち、一端子対圧電薄膜共振子は、一端子対ＳＡＷ共振子と同じ等価回路で表され、電気的に同様の振る舞いをする。よって、上述の梯子型フィルタにおいて、一端子対ＳＡＷ共振子の代わりに一端子対圧電薄膜共振子を用いることもできる。
【００１１】
以上のような理由から、圧電薄膜型フィルタはＳＡＷフィルタよりも耐電力性に優れているものの、それでも実用上さらに耐電力性を上げる必要がある。そこで、以下に例示する特許文献２では、前述した特許文献１と同様な方法で一端子対圧電薄膜共振子を用いた梯子型フィルタの耐電力性の向上が図られている。即ち、特許文献２では、直列腕の単一の共振子に替えて複数の共振子を直列接続された構成を有する一端子対圧電薄膜共振子を用いた梯子型フィルタが開示されている。尚、このような梯子型フィルタの１例として、信号入力側の直列腕の共振子を２つに分割し、その各共振子を直列接続した場合の等価回路を図５に示す。更に、この梯子型フィルタ３００の構造を示す平面図を図６に例示する。但し、ＳＡＷフィルタと圧電薄膜型フィルタとにおける同一用途の共振子（各直列共振子及び並列共振子）には、同一の符号を付して説明する。
【００１２】
【特許文献１】
特開平１０−３０３６９８号公報
【特許文献２】
特開２００２−１９８７７７号公報
【００１３】
【発明が解決しようとする課題】
しかしながら、上記した従来技術のように、直列腕の単一の共振子に替えて複数の共振子を直列接続した場合、分割した分だけ共振子の数が増えるのに加えて、分割された各共振子の面積も増大し、必要面積が増大するという欠点がある。例えば、単一の共振子の面積に対して、同じインピーダンスになるようにｎ個に分割した場合、各共振子の面積はｎ倍になる。また、なるべく耐電力性を向上させるために、信号入力側の直列腕の共振子のみではなく、すべての直列腕の共振子に対してこの分割が行われる場合も多い。従って、この場合の必要面積の増大はかなり大きくなり、デバイスサイズの小型化への大きな障害となる。更に、基板からの音響的絶縁のために共振子の下に空隙を設けたメンブレンタイプの圧電薄膜共振子の場合には、一般に、共振子の面積が大きくなるにつれて破壊しやすくなり、歩留りが悪化するという深刻な問題も存在する。
【００１４】
本発明は、上記のような問題に鑑みてなされたものであり、複数の一端子対圧電薄膜共振子が回路の直列腕と並列腕とに配設されたフィルタ素子、それを有するフィルタ装置、分波器及び高周波回路において、、デバイスサイズの増大を抑制しつつ高耐電力化を図り、且つ歩留り悪化も防止されるフィルタ素子、それを有するフィルタ装置、分波器及び高周波回路を提供することを目的とする。
【００１５】
【課題を解決するための手段】
かかる問題を解決するために、本発明のある広い側面によれば、請求項１記載のように、複数の共振子が回路の直列腕と並列腕とに配置されたフィルタ素子において、少なくとも１つの直列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されているフィルタ素子が提供される。このように、単一の共振子に替えて複数の圧電薄膜共振子を並列接続した構成では、分割前後で同じインピーダンスになるようにｎ個に分割した場合、単一の共振子の面積に対して各共振子の面積は１／ｎ倍になる。よって、従来技術のように直列接続した場合に比べて、必要面積をかなり小さくすることができる。また、メンブレンタイプの圧電薄膜共振子の場合においても、十分な強度を保つことができるサイズであり歩留り悪化の問題も生じない。更に、単一の共振子に替えて複数の共振子を並列接続した構成にすることによって、大幅に耐電力性を向上させることができる。
【００１６】
本発明によれば、請求項２記載のように、請求項１記載の前記フィルタ素子において、少なくとも１つの並列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されているフィルタ素子が提供される。一端子対圧電薄膜共振子が回路の直列腕と並列腕に配設されたフィルタ装置においては、一般に、帯域内の周波数によって、回路内での電流量とその通過経路が変わることが知られている。つまり、ある周波数では主に直列腕の共振子を通して電流が流れ、他の異なる周波数では主に並列腕の共振子を通して電流が流れる。よって、直列腕だけでなく並列腕に対しても、単一の共振子に替えて複数の共振子を並列接続した構成にすることによって、帯域内全般に渡って耐電力性の向上を図ることができる。
【００１７】
本発明によれば、請求項３記載のように、複数の共振子が回路の直列腕と並列腕とに配置されたフィルタ素子において、少なくとも１つの並列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されているフィルタ素子が提供される。前述したように、一端子対圧電薄膜共振子が回路の直列腕と並列腕に配設されたフィルタ装置においては、一般に、帯域内の周波数によって、回路内での電流量とその通過経路が変わることが知られている。更に、この回路内での電流量とその通過経路は、回路の設計定数の影響も受ける。よって、これらの条件によっては、高い電力に対して最も破壊されやすい共振子が並列腕のものになる場合がある。このような場合には、本発明のように、少なくとも１つの並列腕の単一の共振子に替えて複数の共振子を並列接続した構成にすることによって、効果的に耐電力性の向上を図ることができる。
【００１８】
本発明によれば、請求項４記載のように、複数の共振子が回路の直列腕と並列腕とに配置されたフィルタ素子において、少なくとも信号入力側初段の直列腕の共振子及び／又は並列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されているフィルタ素子が提供される。信号入力側初段の直列腕の共振子または並列腕の共振子は、高い電力に対して最も破壊されやすい場合が多いので、これを並列に分割すると最も耐電力性改善効果が大きい。
【００１９】
本発明によれば、請求項５記載のように、請求項１，２又は４の何れか１項に記載の前記フィルタ素子において、前記複数の一端子対圧電薄膜共振子が並列に接続された構成を有してなる直列腕の共振子のアドミタンスが、他の少なくとも何れか１つの直列腕の共振子のアドミタンスと整合されている。
【００２０】
また、本発明によれば、請求項６記載のように、請求項２から４の何れか１項に記載の前記フィルタ素子において、前記複数の一端子対圧電薄膜共振子が並列に接続された構成を有してなる並列腕の共振子のアドミタンスが、他の少なくとも何れか１つの並列腕の共振子のアドミタンスと整合されている。前述したように、最も基本的な梯子型フィルタでは、１つの直列腕共振子と１つの並列腕共振子から成る基本区間が、各区間同士のイメージインピーダンスが合うように複数接続される。ここで、単一の共振子に替えて複数の共振子を並列接続した場合に、この前後でインピーダンス変化が生じないようにすることによって、フィルタ特性を変化させずに耐電力性の向上を図ることができる。このためには、単一の共振子をｎ個に並列に分割するとき、単一の共振子の面積に対して各共振子の面積を１／ｎ倍にすると良い。
【００２１】
本発明によれば、請求項７記載のように、請求項１から６の何れか１項に記載の前記フィルタ素子において、並列に接続された前記一端子対圧電薄膜共振子の励振部が均一のサイズである。ここで、励振部とは、上部電極と下部電極が対向した部分で、かつこの部分の下部電極の下において基板と音響的に絶縁された状態になっており、交流電圧の印加により振動する部分を言う。お互いに並列に接続された共振子群を構成する各共振子の励振部のサイズを略同一にすることによって、共振子群を構成する各共振子単体の耐電力性が同じになり、結果としてこの場合の共振子群の耐電力性が最も高くなる。更に、各共振子の励振部のサイズを略同一にした方が、チップ上での共振子のレイアウトが容易で、かつ、製造の信頼性も高い。
【００２２】
本発明によれば、請求項８記載のように、請求項１から７の何れか１項に記載の前記フィルタ素子において、梯子型フィルタ構造を有する。梯子型フィルタに対して、上述したような単一の共振子に替えて複数の共振子を並列接続した構成を施すことによって、効果的に耐電力性の向上を図ることができる。
【００２３】
本発明によれば、請求項９記載のように、請求項１から７の何れか１項に記載の前記フィルタ素子において、格子型フィルタ構造を有する。また、格子型フィルタに対しも、上述したような単一の共振子に替えて複数の共振子を並列接続した構成を施すことによって、効果的に耐電力性の向上を図ることができる。
【００２４】
また、本発明によれば、請求項１０記載のように、請求項１から９の何れか１項に記載の前記フィルタ素子において、前記一端子対圧電薄膜共振子が、シリコン，ガラス，セラミックスの少なくとも１つを含んでなる基板と、窒化アルミニウム，酸化亜鉛，チタン酸ジルコン酸鉛，チタン酸鉛の少なくとも１つを含んでなる圧電基板と、アルミニウム，銅，金，モリブデン，タングステン，タンタル，クロム，チタン，白金，ロジウムの少なくとも１つを含んでなる単層膜又は多層膜で構成された上部電極膜及び下部電極膜とを有して構成されている。
【００２５】
また、本発明によれば、請求項１１記載のように、請求項１から１０の何れか１項に記載の前記フィルタ素子において、前記並列腕の共振子を構成する上部電極膜上にＳｉＯ２膜を有する。
【００２６】
また、本発明によれば、請求項１２記載のように、請求項１から１１の何れか１項に記載の前記フィルタ素子と、前記フィルタ素子を格納するパッケージとを有するフィルタ装置が提供される。これにより、デバイスサイズの増大を抑制しつつ高耐電力化を図り、且つ歩留り悪化も防止されたフィルタ装置が提供される。
【００２７】
本発明によれば、請求項１３記載のように、送信用フィルタ素子と受信用フィルタ素子とを有する分波器であって、前記送信用フィルタ素子は、複数の共振子が回路の直列腕と並列腕とに配置され、少なくとも１つの直列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されている。これにより、デバイスサイズの増大を抑制しつつ高耐電力化を図り、且つ歩留り悪化も防止された分波器が提供される。
【００２８】
また、本発明によれば、請求項１４記載のように、送信用フィルタ素子と受信用フィルタ素子とを有する分波器であって、前記送信用フィルタ素子が、複数の共振子が回路の直列腕と並列腕とに配置され、少なくとも１つの並列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されている。これにより、デバイスサイズの増大を抑制しつつ高耐電力化を図り、且つ歩留り悪化も防止された分波器が提供される。
【００２９】
また、本発明によれば、請求項１５記載のように、無線信号を送信及び受信するための高周波回路であって、送信信号を増幅するための第１の増幅器と、受信信号を増幅するための第２の増幅器と、送信用フィルタ素子と受信用フィルタ素子とを有する分波器とを有し、前記送信用フィルタ素子が、複数の共振子が回路の直列腕と並列腕とに配置され、少なくとも１つの直列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されている。これにより、デバイスサイズの増大を抑制しつつ高耐電力化を図り、且つ歩留り悪化も防止された高周波回路が提供される。
【００３０】
また、本発明によれば、請求項１６記載のように、無線信号を送信及び受信するための高周波回路であって、送信信号を増幅するための第１の増幅器と、受信信号を増幅するための第２の増幅器と、送信用フィルタ素子と受信用フィルタ素子とを有する分波器とを有し、前記送信用フィルタ素子が、複数の共振子が回路の直列腕と並列腕とに配置され、少なくとも１つの並列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されている。これにより、デバイスサイズの増大を抑制しつつ高耐電力化を図り、且つ歩留り悪化も防止された高周波回路が提供される。
【００３１】
また、本発明によれば、請求項１７記載のように、無線信号を送信するための高周波回路であって、送信信号を増幅するための増幅器と、送信信号をろ波するためのフィルタ素子とを有し、前記フィルタ素子が、複数の共振子が回路の直列腕と並列腕とに配置され、少なくとも１つの直列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されている。これにより、デバイスサイズの増大を抑制しつつ高耐電力化を図り、且つ歩留り悪化も防止された高周波回路が提供される。
【００３２】
また、本発明によれば、請求項１８記載のように、無線信号を送信するための高周波回路であって、送信信号を増幅するための増幅器と、送信信号をろ波するためのフィルタ素子とを有し、前記フィルタ素子が、複数の共振子が回路の直列腕と並列腕とに配置され、少なくとも１つの並列腕の共振子が互いに並列に接続された複数の一端子対圧電薄膜共振子を有して構成されている。これにより、デバイスサイズの増大を抑制しつつ高耐電力化を図り、且つ歩留り悪化も防止された高周波回路が提供される。
【００３３】
【発明の実施の形態】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。
【００３４】
〔第１の実施形態〕
まず、本発明の第１の実施形態について説明する。ここで、比較例として、単一の一端子対圧電薄膜共振子（以下、単に共振子という）のみで構成された梯子型フィルタ４００の等価回路を図７に、梯子型フィルタ４００のフィルタ構造の平面図を図８に示す。尚、この例では、梯子型回路の基本区間が４段接続されており、中央の並列共振子が図３に示した方法で１つにまとめられた構成を有している。
【００３５】
比較例に対する本実施形態として、梯子型フィルタ４００における信号入力側初段の直列腕の共振子のみを２つに並列に分割した構成を有する梯子型フィルタ１の等価回路を図９に、そのフィルタ構造の平面図を図１０に、更にそのフィルタ構造の断面図を図１１に示す。尚、図１１（ａ）は図１０に示すフィルタ構造のＡ−Ａ’断面図であり、図１１（ｂ）は図１０に示すフィルタ構造のＢ−Ｂ’断面図である。また、ここで使用した共振子（Ｓ１ａ，Ｓ１ｂ，Ｓ２〜Ｓ４，Ｐ１，Ｐ２３，Ｐ４）はメンブレンタイプの圧電薄膜共振子であり、５ＧＨｚ帯のフィルタの例である。
【００３６】
図１０及び図１１において、基板１０はシリコン（Ｓｉ）単結晶基板であり、下部電極膜１２はモリブデン（Ｍｏ）／アルミニウム（Ａｌ）の２層膜であり、圧電膜１４は窒化アルミニウム（ＡｌＮ）の単層膜であり、上部電極膜１３はＭｏの単層膜である。また、上部電極膜１３と下部電極膜１２とが重なる部分の直下にほぼそれと同等サイズのキャビティ１５が基板１０を貫通した状態で設けられている（図１１（ａ），（ｂ）参照）。更に、直列共振子の共振周波数と並列共振子の反共振周波数を略一致させてバンドパスフィルタ特性を得るために、並列共振子Ｐ１，Ｐ２３，Ｐ４の積層共振体部１６には上部電極膜１３上に更にＳｉＯ２膜１７を設けている（図１１（ｂ）参照）。尚、下部電極膜１２上のバンプが形成される領域には、バンプ形成用のバッド部が導電層１１により形成されてもよい（図１１（ｂ）参照）。また、この導電層１１は、パッド部と直列／共振子とを接続する配線領域上、及び直列共振子間や直列共振子と並列共振子とを接続する配線領域上に形成されていてもよい。但し、導電層１１は少なくとも各共振子における積層共振体上の領域には形成されない。
【００３７】
また、本実施形態において、直列共振子及び並列共振子を構成する材料としては以下のようなものを用いることができる。基板１０には、シリコン（Ｓｉ），ガラス，セラミックス等を用いることができる。圧電膜１４には、窒化アルミニウム（ＡｌＮ），酸化亜鉛（ＺｎＯ），チタン酸ジルコン酸鉛（ＰＺＴ），チタン酸鉛（ＰｂＴｉＯ３）等、薄膜を作製可能な材料であれば如何なるものも用いることができる。上部電極膜１３及び下部電極膜１２には、アルミニウム（Ａｌ），銅（Ｃｕ），金（Ａｕ），モリブデン（Ｍｏ），タングステン（Ｗ），タンタル（Ｔａ），クロム（Ｃｒ），チタン（Ｔｉ），白金（Ｐｔ），ルテニウム（Ｒｕ），ロジウム（Ｒｈ）等、金属膜の単層膜又は積層膜を用いることができる。
【００３８】
このようなフィルタ構造において、並列に２つに分割された直列共振子（Ｓ１ａ，Ｓ１ｂ）の合成したインピーダンス（アドミタンス）は、他の直列共振子（Ｓ２〜Ｓ４）のインピーダンス（アドミタンス）と整合が図られている。これにより、本実施形態では、４段構成における各基本区間毎のインピーダンス（アドミタンス）の整合が図られる。
【００３９】
また、各共振子の励振部（所謂、上部電極膜１３と下部電極膜１２とで挟まれた領域）は例えば円形であり、そのサイズは、図８の比較例の場合、直列共振子Ｓ１〜Ｓ４が７７μｍφ、両端の並列共振子Ｐ１，Ｐ４が５２μｍφ、中央の並列共振子Ｐ２３が７３μｍφである。また、図１０の本実施形態の場合、２つに並列に分割した各直列共振子Ｓ１ａ，Ｓ１ｂのサイズは、図８における対応する直列腕の単一共振子（直列共振子Ｓ１＝７７μｍφ）の約半分の面積、すなわち５４μｍφになっている。尚、並列に分割した各直列共振子Ｓ１ａ，Ｓ１ｂのサイズは、均一である方が好ましい。また、その他の各共振子のサイズは比較例と同じである。
【００４０】
また、以上のように構成した梯子型フィルタ１をセラミックパッケージ１ａにフェイスダウンでフリップチップ実装した場合のフィルタ装置１Ａの構成例を図１２に示す。図１２において、セラミックパッケージ１ａに実装された梯子型フィルタ１は、上部電極膜１３上に設けられた導電層１１に金（Ａｕ）や銅（Ｃう）やアルミニウム（Ａｌ）等のバンプ１８が形成され、このバンプ１８を介して梯子型フィルタ１とセラミックパッケージ１ａの配線１９とが接続された構成を有する。尚、上述の比較例による梯子型フィルタ４００を同様にフリップチップ実装したフィルタ装置４００Ａの構成も同様であるため、ここでは図示を省略する。
【００４１】
また、以上に説明した比較例と本実施形態との２つのサンプル（フィルタ装置４００Ａ，１Ａ）のフィルタ特性を評価した結果を図１３に示す。図１３を参照すると明らかなように、両者の特性はほぼ一致している。尚、以上の説明では、共振子の励振部は円形であるが、本実施形態ではこれに限定されず、例えば正方形，長方形，楕円等、いかなる形であっても構わない。また、各共振子のサイズは、５ＧＨｚ帯のフィルタの１例を示したものに過ぎず、所望の特性に応じて適宜選択されることは言うまでもない。
【００４２】
次に、以上の比較例と本実施形態との２つのサンプルの耐電力性について示す。耐電力性の評価は、環境温度７０℃において、フィルタの３ｄＢ帯域内で耐電力性が最弱ポイントの周波数である最も高周波端に電力を印加し、その寿命を評価した。図１４に寿命の評価結果を示す。図１４を参照すると明らかなように、本実施形態によるサンプルの寿命は、比較例のサンプルの寿命より約２桁も長く、本本実施形態によるフィルタ構造が耐電力性の向上に非常に有効であることが分かる。
【００４３】
以上のように構成することで、本実施形態では、複数の一端子対圧電薄膜共振子が回路の直列腕と並列腕とに配設された梯子型回路構造を有するフィルタ装置において、デバイスサイズの増大を抑制しつつ高耐電力化を図り、且つ歩留り悪化の問題も発生しないフィルタ素子及びそれを有するフィルタ装置が提供された。
【００４４】
〔第２の実施形態〕
次に、第１の実施形態で例示した梯子型フィルタ１の他の構成について、そのいくつかを以下に図面を用いて例示する。
【００４５】
図１５は、直列腕の共振子全てを２つに並列に分割した場合の梯子型フィルタ２の等価回路を示す図である。この際、２つに並列に分割された直列共振子（Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂ，Ｓ３ａ，Ｓ３ｂ，Ｓ４ａ，Ｓ４ｂ）の面積は、比較例の単一な直列共振子（Ｓ１〜Ｓ４）の面積（７７μｍφ）の略半分（５４μｍφ）で均一なサイズに構成される。この他の構成は、第１の実施形態と同様であるため、ここでは説明を省略する。
【００４６】
また、図１６は、直列腕の共振子の内、信号入力初段目と２段目との直列共振子を３つに並列に分割し、その他（３段目及び４段目）の直列共振子を２つに並列に分割した場合の梯子型フィルタ３の等価回路を示す図である。この際、３つに並列に分割した直列共振子（Ｓ１ｃ〜Ｓ１ｅ，Ｓ２ｃ〜Ｓ２ｅ）の面積は、比較例の直列腕の単一な直列共振子（Ｓ１〜Ｓ４）の面積（７７μｍφ）と比較して約１／３の面積、即ち４４μｍφで均一なサイズに構成される。また、２つに並列に分割された直列共振子Ｓ３ａ，Ｓ３ｂ，Ｓ４ａ，Ｓ４ｂの面積は、比較例の単一な直列共振子（Ｓ１〜Ｓ４）の面積（７７μｍφ）の略半分（５４μｍφ）で均一なサイズに構成される。この他の構成は、第１の実施形態と同様であるため、ここでは説明を省略する。
【００４７】
また、図１７は、直列腕の共振子の内、信号入力初段の直列共振子と、並列腕の共振子の内、信号入力初段の並列共振子をそれぞれ２つに並列に分割した場合の梯子型フィルタ４の等価回路を示す図である。この際、２つに並列に分割された直列共振子Ｓ１ａ，Ｓ１ｂの面積は、比較例の単一な直列共振子Ｓ１の面積（７７μｍφ）の略半分（５４μｍφ）で均一なサイズに構成され、同じく２つに並列に分割された並列共振子Ｐ１ａ，Ｐ２ｂの面積は、比較例の単一な並列共振子Ｐ１の面積（５２μｍφ）の略半分（３７μｍφ）で均一なサイズに構成される。この他の構成は、第１の実施形態と同様であるため、ここでは説明を省略する。
【００４８】
更に、図１８は、並列腕の共振子の内、信号入力初段の並列共振子のみを２つに並列に分割した場合の梯子型フィルタ５の等価回路を示す図である。この際２つに並列に分割された直列共振子Ｐ１ａ，Ｐ２ｂの面積は、比較例の単一な並列共振子Ｐ１の面積（５２μｍφ）の略半分（３７μｍφ）で均一なサイズに構成される。また、第１の実施形態で２つに並列に分割された直列腕における信号入力初段の共振子は、単一の直列共振子Ｓ１で構成される。この他の構成は、第１の実施形態と同様であるため、ここでは説明を省略する。
【００４９】
尚、本発明による梯子型フィルタの構成は、上記で例示した形態に限定されない。つまり、信号入出力側初段には並列腕、あるいは直列腕のどちらの共振子が配置されても構わない。また、基本区間の段数は４段以外でも構わない。隣接する共振子同士は１つにまとめて構成されても、個々に構成されても構わない。また、単一の共振子に替えて複数の共振子を並列接続する個所および分割する共振子の数は適宜選択される。更に、各直列共振子同士、又は並列共振子同士のインピーダンスを整合させることにより、第１の実施形態と同様に、各基本区間毎のインピーダンス（アドミタンス）の整合が図られている。
【００５０】
〔第３の実施形態〕
次に、一端子対圧電薄膜共振子を用いた格子型フィルタにおいて、単一の共振子に替えて複数の共振子を並列接続した構成を適用した例を第３の実施形態として以下図面を用いて詳細に説明する。
【００５１】
まず、比較の格子型フィルタ５００の等価回路の例を図１９に示す。尚、図１９は、直列腕と並列腕とを２本ずつ有する格子型フィルタ５００であり、各直列腕の共振子（直列共振子）にＳ１，Ｓ２の符号を付し、各並列腕の直列共振子（並列共振子）に同様にＰ１，Ｐ２の符号を付す。
【００５２】
また、図１９に示すフィルタ構造において、直列共振子Ｓ１，Ｓ２を３つに並列に分割し、並列共振子Ｐ１，Ｐ２を２つに並列に分割した場合の本実施形態による格子型フィルタ６を図２０に示す。尚、本実施形態による格子型フィルタ６のおいても、上述の第１の実施形態で例示した梯子型フィルタ１と同様に、ｎ個に並列に分割した場合の各共振子のサイズは、もとの単一共振子の約１／ｎの面積に均一に設定される。なお、単一の共振子に替えて複数の共振子を並列接続する際の共振子の数は適宜選択される。また、この他の構成は、第１の実施形態と同様であるため、個々では説明を省略する。
【００５３】
以上のように構成することで、本実施形態では、複数の一端子対圧電薄膜共振子が回路の直列腕と並列腕とに配設された格子型回路構造を有するフィルタ装置において、デバイスサイズの増大を抑制しつつ高耐電力化を図り、且つ歩留り悪化の問題も発生しないフィルタ素子及びそれを有するフィルタ装置が提供された。
【００５４】
〔第４の実施形態〕
次に、上述した各実施形態による梯子型フィルタ又は格子型フィルタを利用した形態について、以下に本発明の第４の実施形態として図面を用いて詳細に説明する。
【００５５】
通常、ヘテロダイントランシーバ或いはホモダイントランシーバ等、多くのセルラーシステムでは、送信と受信とで異なる周波数が用いられていた。そこで、これらの送信信号及び受信信号を分離するために、図２１に示すように分波器５０が使用される。分波器５０は送信用および受信用の２個のフィルタ（送信用フィルタ５１，受信用フィルタ５２）から成り、送信用フィルタ５１の出力側と受信用フィルタ５２の入力側とは、アンテナポートとして共通になっている。
【００５６】
このようなセルラーシステムでは、Ｗレベルのハイパワーの送信信号が送信用フィルタ５１を通過しアンテナ５３から出力されるのに対し、アンテナ５３から入力し受信用フィルタ５２を通過する受信信号のパワーは微弱である。
【００５７】
この分波器５０を構成するフィルタとして、梯子型フィルタ等、複数の一端子対共振子が回路の直列腕と並列腕とに配設された梯子型フィルタが広く利用されるが、この際、送信用フィルタ５１に、上述の各実施形態で例示したような単一の共振子に替えて複数の共振子が並列に接続された構成を使用する。これによって、ハイパワーの送信信号に対しても十分信頼性の高い分波器５０を実現できる。
【００５８】
尚、受信用フィルタ５２にもある程度のパワーが印加される場合もあり得るため、受信用フィルタ５２に対しても送信用フィルタ５１と同様に、単一の共振子に替えて複数の共振子を並列接続した構成を適用し、その信頼性を高めておいてもよい。
【００５９】
次に、図２２を用いて、無線信号を送信および受信するためのホモダイントランシーバ６０の高周波回路構成の１例を説明する。
【００６０】
図２２に示すように、本実施形態によるホモダイントランシーバ６０は、図２１に示す分波器５０に加え、送信回路７０には不要信号を除去するためのバンドパスフィルタ（ＢＰＦ）７１および送信信号を増幅するための電力増幅器（ＰＡ）７２を有し、受信回路８０には受信信号を増幅するための低雑音増幅器（Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ：ＬＮＡ）８２および不要信号を除去するためのバンドパスフィルタ（ＢＰＦ）８１を有している。
【００６１】
〔第５の実施形態〕
また、本発明の第１から第３の実施形態で例示したような梯子型フィルタは、無線信号を送信するための無線送信装置９０の高周波回路構成にも適用することが可能である。以下、これを第５の実施形態として図面を用いて詳細に説明する。
【００６２】
図２３は、本実施形態による無線送信装置９０の高周波回路構成を示す図である。図２３に示すように、本実施形態による無線送信装置９０は、局部発振器９１からの搬送波信号と変調器９２からの変調信号とがミキサ９３で混合され、生成された信号は電力増幅器（ＰＡ）９４で増幅された後、上述の各実施形態で示した梯子型フィルタ又は格子型フィルタを使用した送信用フィルタ９５により不要信号が除去され、アンテナ９６から出力される。
【００６３】
〔他の実施形態〕
以上、説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその趣旨を逸脱しない限り種々変形して実施可能である。
【００６４】
【発明の効果】
以上説明したように、本発明によれば、複数の一端子対圧電薄膜共振子が回路の直列腕と並列腕に配設されたフィルタ装置において、デバイスサイズの増大を生じることなく大幅な高耐電力化を図り、且つ歩留り悪化も防止することができる。
【図面の簡単な説明】
【図１】直列腕と並列腕とにそれぞれ１つの直列共振子Ｓ又は並列共振子Ｐが配置されたフィルタ素子の基本区間の等価回路を示す図である。
【図２】従来例による梯子型フィルタ１００の等価回路を示す図である。
【図３】図２に示す梯子型フィルタ１００における隣接する直列共振子同士及び並列共振子同士を単一化した場合の等価回路を示す図である。
【図４】従来例による梯子型フィルタ２００の等価回路を示す図である。
【図５】従来例による梯子型フィルタ３００の等価回路を示す図である。
【図６】図５に示す梯子型フィルタ３００のフィルタ構造を示す平面図である。
【図７】比較例による梯子型フィルタ４００の等価回路を示す図である。
【図８】図７に示す梯子型フィルタ４００のフィルタ構造を示す平面図である。
【図９】本発明の第１の実施形態による梯子型フィルタ１の等価回路を示す図である。
【図１０】図９に示す梯子型フィルタ１のフィルタ構造を示す平面図である。
【図１１】図１０に示す梯子型フィルタ１のフィルタ構造の断面図であり、（ａ）はＡ−Ａ’断面図であり、（ｂ）はＢ−Ｂ’断面である。
【図１２】梯子型フィルタ１をセラミックパッケージ１ａに格納して構成されたフィルタ装置１Ａの構成を示す断面図である。
【図１３】比較例によるフィルタ装置４００Ａと本発明の第１の実施形態によるフィルタ装置１Ａとのフィルタ特性を示すグラフである。
【図１４】比較例によるフィルタ装置４００Ａと本発明の第１の実施形態によるフィルタ装置１Ａとの寿命の評価結果である。
【図１５】本発明の第２の実施形態による梯子型フィルタ２の等価回路を示す図である。
【図１６】本発明の第２の実施形態による梯子型フィルタ３の等価回路を示す図である。
【図１７】本発明の第２の実施形態による梯子型フィルタ４の等価回路を示す図である。
【図１８】本発明の第２の実施形態による梯子型フィルタ５の等価回路を示す図である。
【図１９】比較例による格子型フィルタ５００の等価回路を示す図である。
【図２０】本発明の第３の実施形態による格子型フィルタ６の等価回路を示す図である。
【図２１】本発明の第４の実施形態による分波器５０の構成を示すブロック図である。
【図２２】本発明の第４の実施形態によるホモダイントランシーバ６０の高周波回路構成を示すブロック図である。
【図２３】本発明の第５の実施形態による無線送信装置９０の構成を示すブロック図である。
【符号の説明】
１、２、３、４、５  梯子型フィルタ
１ａ  セラミックパッケージ
１Ａ  フィルタ装置
６  格子型フィルタ
１０  基板
１１  導電層
１２  下部電極膜
１３  上部電極膜
１４  圧電膜
１５  キャビディ
１６  積層共振体部
１７  ＳｉＯ２膜
１８  バンプ
１９  配線
５０  分波器
５１、９５  送信用フィルタ
５２  受信用フィルタ
５３、９６  アンテナ
６０  ホモダイントランシーバ
７０  送信回路
７１、８１  バンドパスフィルタ（ＢＰＦ）
７２、９４  電力増幅器（ＰＡ）
８０  受信回路
バンドパスフィルタ（ＢＰＦ）
８２  低雑音増幅器（ＬＮＡ）
９０  無線送信装置
９１  局部発振器
９２  変調器
９３  ミキサ
Ｓ１〜Ｓ４、Ｓ１ａ〜Ｓ１ｅ、Ｓ２ａ〜Ｓ２ｅ、Ｓ３ａ，Ｓ３ｂ、Ｓ４ａ，Ｓ４ｂ  直列共振子
Ｐ１〜Ｐ４、Ｐ２３、Ｐ１ａ，Ｐ１ｂ、Ｐ２ａ，Ｐ２ｂ  並列共振子
【図１】
2004173191.tif 000003
【図２】
2004173191.tif 000004
【図３】
2004173191.tif 000005
【図４】
2004173191.tif 000006
【図５】
2004173191.tif 000007
【図６】
2004173191.tif 000008
【図７】
2004173191.tif 000009
【図８】
2004173191.tif 000010
【図９】
2004173191.tif 000011
【図１０】
2004173191.tif 000012
【図１１】
2004173191.tif 000013
【図１２】
2004173191.tif 000014
【図１３】
2004173191.tif 000015
【図１４】
2004173191.tif 000016
【図１５】
2004173191.tif 000017
【図１６】
2004173191.tif 000018
【図１７】
2004173191.tif 000019
【図１８】
2004173191.tif 000020
【図１９】
2004173191.tif 000021
【図２０】
2004173191.tif 000022
【図２１】
2004173191.tif 000023
【図２２】
2004173191.tif 000024
【図２３】
2004173191.tif 000025