(57)【要約】【課題】電力スイッチ回路に供給される電源電圧の変動に起因する出力信号の歪が従来に比べ大幅に低減され、且つ、電源電圧が比較的広い範囲で変化しても無歪最大出力レベルがそれほど低下しない高効率のＤ級増幅器を提供する。【解決手段】パルス幅変調された入力信号に基づき、直流電源電圧をスイッチングするスイッチ手段３と、スイッチ手段に供給される入力信号のパルス幅を、該スイッチ手段の出力から生成される帰還信号の振幅に応じて補正する帰還補正手段２とを含むＤ級増幅器において、帰還補正手段２に供給される前記帰還信号の振幅を前記電源電圧の値に応じて調整する演算手段１１を備えたことを特徴とする。【選択図】      図１
2004172715.tif 000002
【特許請求の範囲】
【請求項１】
パルス幅変調された入力信号に従い直流電源電圧をスイッチングするスイッチ手段と、前記スイッチ手段に供給される入力信号のパルス幅を、前記スイッチ手段の出力から生成される帰還信号の振幅に応じて補正する帰還補正手段とを含むＤ級増幅器であって、
前記帰還補正手段に供給される前記帰還信号の振幅を前記電源電圧の値に応じて調整する演算手段を備えたことを特徴とするＤ級増幅器。
【請求項２】
前記演算手段は、前記帰還信号から前記電源電圧の直流成分に基づいて生成される基準電圧を差し引く減算手段と、該減算手段の出力に固定直流電圧を加算する加算手段とを備え、該加算手段の出力が前記帰還補正手段に供給されることを特徴とする請求項１に記載のＤ級増幅器。
【請求項３】
パルス幅変調された入力信号に従い直流電源電圧をスイッチングするスイッチ手段と、前記スイッチ手段に供給される入力信号のパルス幅を、前記スイッチ手段の出力から生成される帰還信号の振幅に応じて補正する帰還補正手段とを含むＤ級増幅器であって、
前記帰還補正手段が、前記入力信号を積分する第１の積分手段と、前記帰還信号と前記電源電圧の直流成分に基づいて生成される基準電圧との差分を積分する第２の積分手段と、前記第１及び第２の積分手段の出力を比較する比較手段とを備え、該比較手段の出力が前記スイッチング手段に供給されることを特徴とするＤ級増幅器。
【請求項４】
前記第２の積分手段が、前記帰還信号が第１の抵抗器を介して反転入力に印加され、前記基準電圧と前記固定電圧とがそれぞれ第２の及び第３の抵抗器を介して非反転入力に印加される差動増幅器を含むことを特徴とする請求項３に記載のＤ級増幅器。
【請求項５】
前記第２の積分手段が、前記帰還信号及び反転された前記基準電圧とがそれぞれ第１抵抗器及び第２の抵抗器を介して反転入力に印加され、前記固定電圧が第３の抵抗器を介して非反転入力に印加される差動増幅器を含むことを特徴とする請求項３に記載のＤ級増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は音声信号の電力増幅等に用いられるＤ級増幅器に関するものである。
【０００２】
【従来の技術】
音声信号の電力増幅を高効率・低損失に行い、これにより機器の小型化を可能とするためにＤ級増幅器が従来から用いられている。また、Ｄ級増幅器において、デジタル化された音声信号を直接パルス幅変調（ＰＷＭ）信号に変換して電力スイッチ回路に導く構成、また、このＰＷＭ変換を行うために使用される再量子化手段による丸め誤差をデルタシグマ変調を用いて低減する構成が知られている（例えば特開平１１−２６１３４７、特開２００１−２９２４０参照）。
【０００３】
【特許文献１】
特開平１１−２６１３４７号公報
【特許文献２】
特開２００１−２９２４０号公報
【０００４】
【発明が解決しようとする課題】
上記の公知の構成により精度の良いパルス幅変調信号を得ることが可能であり、電力スイッチ回路の出力に高精度に反映させることにより増幅器出力として高品位な音声信号を得ることができる。しかしながら電力スイッチ回路に供給される電源電圧が変動する場合、出力信号に歪が生じるという問題がある。定電圧回路を介して電力スイッチ回路に常に一定の電圧を供給するようにすれば出力信号の歪を低減することは可能であるが、電力スイッチ回路の消費する電力は比較的大きくその定電圧回路における電力損失も大きくなるので、音声信号の電力増幅を高効率・低損失で行えなくなるという別の問題が発生する。
【０００５】
本発明は上記問題に鑑みなされたものであり、電力スイッチ回路に供給される電源電圧の変動に起因する出力信号の歪が従来に比べ大幅に低減され、且つ、電源電圧が比較的広い範囲で変化しても無歪最大出力レベルがそれほど低下しない高効率のＤ級増幅器を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的は、パルス幅変調された入力信号に従い直流電源電圧をスイッチングするスイッチ手段と、前記スイッチ手段に供給される入力信号のパルス幅を、前記スイッチ手段の出力から生成される帰還信号の振幅に応じて補正する帰還補正手段とを含むＤ級増幅器であって、前記帰還補正手段に供給される前記帰還信号の振幅を前記電源電圧の値に応じて調整する演算手段を備えることを特徴とするＤ級増幅器により達成される。
【０００７】
上記目的はまた、パルス幅変調された入力信号に従い直流電源電圧をスイッチングするスイッチ手段と、前記スイッチ手段に供給される入力信号のパルス幅を、前記スイッチ手段の出力から生成される帰還信号の振幅に応じて補正する帰還補正手段とを含むＤ級増幅器であって、前記帰還補正手段が、前記入力信号を積分する第１の積分手段と、前記帰還信号と前記電源電圧の直流成分に基づいて生成される基準電圧との差分を積分する第２の積分手段と、前記第１及び第２の積分手段の出力を比較する比較手段とを備え、該比較手段の出力が前記スイッチング手段に供給されることを特徴とするＤ級増幅器により達成される。
【０００８】
【発明の実施の形態】
実施の形態１．
図１のブロック図に本発明の実施の形態１に係るＤ級増幅器の構成を示す。このＤ級増幅器は、パルス変調手段１、補正回路２、電力スイッチ回路３、帰還回路４、低域フィルタ５、スピーカ６、第１の定電圧回路７、第２の定電圧回路８、直流出力基準信号生成手段１０、演算手段１１を含む。該Ｄ級増幅器には、電源端子９を介して外部の電源から電源電圧Ｖｃｃが供給される。
【０００９】
パルス変調手段１は音声信号でパルス幅変調された２値パルス信号（以下、ＰＷＭ信号という）を生成するものであり、電力スイッチ回路３は補正回路２で補正された２値パルス信号の値に応じて電源（またはグラウンド）と出力との間を接続するスイッチング動作を行うものであり、増幅器出力に接続される負荷（スピーカ６）への電力供給を可能とする。
【００１０】
低域フィルタ５は電力スイッチ回路３の出力から高周波成分を除去することにより音声信号を復調してスピーカ６に与えることで、音声の再生を行うものである。帰還回路４は電力スイッチ回路３の出力を適切なレベルに減衰して補正回路２に与えるものである。
【００１１】
パルス変調手段１はデジタル化された音声信号をデルタシグマ変調するデルタシグマ変調器１０１及びデルタシグマ変調された音声信号をＰＷＭ信号に変換するＰＷＭ変換器１０２を含む。
【００１２】
直流出力基準信号生成手段１０は、低域フィルタ２０１及びレベル調整器２０２を含み、また、演算手段１１は減算器２０３及び加算器２０４を含む。
【００１３】
第１の定電圧回路７は主に論理回路で構成され、端子９を介して外部電源から供給される電源電圧を一定の値に安定化させ、パルス変調手段１に供給するものである。第２の定電圧回路８も主に論理回路で構成され、端子９を介して外部電源から供給される電源電圧を一定の値に安定化させ、補正回路２に供給するものである。
【００１４】
図１では、電力スイッチ回路３は端子９に直接に接続されているが、実際にはインダクタ、コンデンサで構成される低域フィルタを介して接続することが一般的である。但し、これは電源電圧に含まれる高周波ノイズを除去するためのものであり、定電圧回路とは異なり、音声周波数帯の低周波の電圧変動の抑圧効果は持たない。これは前述したように、比較的大きな電力を必要とする電力スイッチ回路３に供給する電圧を安定化させるために定電圧回路を使用すると、この部分で大きな電力損失が発生するという不利益が生じ、またこの回路の搭載のためのコストも大きくなるからである。本実施形態では、定電圧回路に代わるものとして帰還補正を行う補正回路２を用いている。
【００１５】
図２のブロック図に補正回路２の内部構成を示す。補正回路２は、第１の減算器２０、第１の積分器２１、利得調整器２２、第２の減算器２３、第２の積分器２４、比較器２５を含む。第１の減算器２０、第１の積分器２１及び利得調整器２２は、出力を入力に負帰還させる手段を備える積分手段を構成している。該積分手段は、パルス変調手段１からのパルス変調信号を積分しその低域成分を強調するとともに利得調整器２２を通した負帰還により低周波利得を適度に抑制して積分出力が回路の動作範囲を越えることを防止する動作を行う。
【００１６】
また、第２の減算器２３及び第２の積分器２４は、演算手段１１から出力される帰還信号から利得調整器２２の出力を差し引いて積分を行うものであり、帰還信号、即ち電力スイッチ回路の出力に含まれる低域成分を強調する作用を有する。比較器２５は、第１の積分器２１及び第２の積分器２４の出力の比較を行い、その差を２値パルス信号（補償ＰＷＭ信号）として電力スイッチ回路３に出力するものである。
【００１７】
図３は、この補正回路２の各部の信号波形を示すものである。図３において３０は、パルス変調手段１から出力されるＰＷＭ信号波形である。ＰＷＭ信号の振幅はＶｓｉｇであり、第１の積分器２１がほぼＶｓｉｇ／２を中心に動作するものとすると、第１の積分器２１の出力波形は３１に示すようなものとなる。また、帰還回路４の利得を１／Ｋとし、電力スイッチ回路３の出力電圧をＶｓｗとすると、演算手段１１の出力電圧Ｖｓｗに対する補正がない場合には、帰還信号Ｖｆｂの振幅はＶｓｗ／Ｋとなる。この振幅Ｖｓｗ／ＫがほぼＶｓｉｇに等しく第２の積分器２４がほぼＶｓｉｇ／２を中心に動作するものとすると第２の積分器２４の出力波形は３２に示すようなものとなる。
【００１８】
このため比較器２５の出力波形は３３に示すようなものとなる。また、帰還信号Ｖｆｂは、比較器２５の出力３３から主に電力スイッチ回路３における遅延δだけ遅れ、帰還回路４によりその振幅がほぼ一定量減衰された３４に示すような波形を有する。
【００１９】
このように、パルス変調手段１が出力するＰＷＭ信号と電力スイッチ回路３から出力され、帰還系を通して入力される帰還信号との比較に基づき、補償ＰＷＭ信号出力が生成され、これが電力スイッチ回路３及び帰還系を経て再び帰還信号になるという一連の帰還動作が行われる。
【００２０】
なお図３に示した波形は、ＰＷＭ信号と帰還信号の振幅はほぼ等しく、電力スイッチ回路３では時間遅延δがあるのみで波形歪みの発生が無い場合のものであり、ＰＷＭ信号３０と補償ＰＷＭ信号３３とは相似の波形となっている。しかし、電力スイッチ回路３に供給される電源電圧が規定値より大きくなり、それに従い帰還信号の振幅がＰＷＭ信号の振幅より大きくなると、第２の積分器２４の出力のレベルが増大し、図３では波形３２が上方に移動する。この場合、波形３１が波形３２を上回る期間、即ち比較器２５出力が”Ｈ”となる期間が短くなり、このとき、第２の積分器２４の低域成分に対する利得が十分大であれば、比較器２５の出力、即ち補償ＰＷＭ信号のパルス幅は、帰還信号の低域成分がＰＷＭ信号の低域成分にほぼ等しくなるまで減少して行き、電力スイッチ回路３に供給される電源電圧の増大に対する補償が行われることとなる。
【００２１】
逆に電力スイッチ回路３に供給される電源電圧が規定値より小さくなり、帰還信号の振幅がＰＷＭ信号の振幅より小さくなる場合には、第２の積分器２４の出力レベルが減少し、図３では波形３２が下方に移動する。この場合、波形３１が波形３２を上回る期間、即ち比較器２５出力が”Ｈ”となる期間が長くなり、このとき、第２の積分器２４の低域成分に対する利得が十分大であれば、比較器２５の出力即ち補償ＰＷＭ信号のパルス幅は、帰還信号の低域成分がＰＷＭ信号の低域成分にほぼ等しくなるまで増加して行き、電力スイッチ回路３に供給される電源電圧の減少に対する補償が行われることとなる。
【００２２】
このように、補正回路２はＰＷＭ信号に対し、帰還信号との低周波成分の差に基づく補正（パルス幅の補正）を加えながらＰＷＭ信号を出力に伝達する動作を行う。
【００２３】
図４に補正回路２の具体的な回路構成の例を示す。この例では補正回路２は抵抗器５０〜５３、コンデンサ５４，５５、演算増幅器５６，５７、比較器５８を含む。図４において、仮想グラウンドとしての演算増幅器５６の反転入力には抵抗器５０を通してＰＷＭ信号が印加され、更に抵抗器５１を通して該演算増幅器５６の出力が印加され、これにより、第１の減算器２０の動作が実現される。抵抗器５０と５１の比率の調整により利得調整器２２の動作が実現される。また、演算増幅器５６の反転入力と出力とに接続されたコンデンサ５４に電荷が蓄積されることにより第１の積分手段２１の動作が実現される。
【００２４】
同様に、仮想グラウンドとしての演算増幅器５７の反転入力には抵抗器５２を通して演算増幅器５６の出力が印加され、更に抵抗器５３を通して帰還信号が印加され、これにより、第２の減算器２３の動作が実現される。また抵抗器５３及び５２の比率の調整により利得調整器２２の動作が実現される。また、演算増幅器５７の反転入力と出力とに接続されたコンデンサ５５に電荷が蓄積されることにより第２の積分手段２４の動作が実現される。
【００２５】
尚、図４の比較器５８は図２の比較器２５に相当するものであるが、演算増幅器５６及び５７の出力の正負の符号は、第１の積分器２１及び第２の積分器２４のそれと逆の関係にあるため、演算増幅器５６の出力を比較器５８の反転入力に与え、演算増幅器５７の出力を比較器５８の非反転入力に与えている。
【００２６】
以上説明したように、パルス変調手段１から補正回路２に入力されるＰＷＭ信号及び電力スイッチ回路３から出力され適切な減衰の後、帰還信号として補正回路２に入力されるＰＷＭ信号はともに直流成分を含んでおり、補正回路２ではこの直流成分を含めて補正を行っている。その理由は、直流成分が含まれるとは言えＰＷＭ信号は基本的に２値の信号であり、２つの状態”Ｈ”及び”Ｌ”において取るべき電圧値が回路の各部位において予め決まっており、例えばコンデンサにより直流成分を阻止し、直流動作点のみを別個に設定するといったアナログ回路における常套手段を用いることができないためであり、また補正回路２は内部に直流利得の高い積分器を備えており、直流帰還により回路の動作点を安定化することが現実的でもあるからである。
【００２７】
このように帰還補正を直流電位を含めて行っても、電源電圧の変動が小さい場合には特に問題は発生しない。しかしながら、電源電圧が大きく変化する場合には問題が生じる。例えば自動車に搭載する機器においては通常、電源電圧が１１Ｖから１６Ｖの範囲で変化しても支障無く動作することが求められ、そのため設計中心を１３．２Ｖとするとき、電源電圧がほぼ＋／−２０％の範囲で変動しても支障無く動作することを保証する必要がある。この様な条件において、出力信号の歪を抑制するため上記の補正を行うと、以下に説明するように、特に電源電圧が低下する場合に、最大無歪音声信号出力が急速に小さくなるという問題が生じる。
【００２８】
例えば、補正回路２を含む帰還系において、電源電圧が設計中心である１３．２Ｖの時、パルス変調手段１からのＰＷＭ信号が無変調である場合、言い換えればパルスのデューティ比が５０％の場合に増幅器出力の直流電位が電源電圧の１／２である６．６Ｖとなるように利得を調整したと仮定する。この場合、電源電圧が例え１１Ｖから１６Ｖの範囲に渡って変化しても、ＰＷＭ信号が無変調の時の増幅器出力直流電位（以下、単に無変調時増幅器出力電位という）は帰還補正によりほぼ６．６Ｖに維持されることになる。またこの調整では、電源電圧が設計中心である１３．２Ｖの時、パルス変調手段１が出力するＰＷＭ信号のパルス・デューティ比が約８０％の場合に増幅器出力直流電位が１１Ｖに達することとなるが、電源電圧が１３．２Ｖから１１Ｖに低下しても、帰還補正によりＰＷＭ信号のパルス・デューティ比が約８０％の場合には増幅器出力直流電位が１１Ｖに達することとなる。即ち、電源電圧が１１Ｖに低下した場合には、ＰＷＭ信号のパルス・デューティ比が約８０％を超えた時点で増幅器出力が飽和してしまうことを意味する。
【００２９】
図５は、この状況を信号波形により説明するものであり、４０は無変調時増幅器出力電位を６．６Ｖに設定した状態で電源電圧が１１Ｖに低下した時の無歪最大出力状態の出力信号の波形（正弦波）を示す。この無歪最大出力信号のレベルは（１１−６．６）×２＝８．８Ｖｐｐである。ここで、無変調時増幅器出力電位を、この時の電源電圧（１１Ｖ）の１／２である５．５Ｖにシフトした場合、無歪最大出力状態の出力信号の波形（正弦波）は４１で示すものとなる。この場合には、無歪最大出力信号のレベルは５．５×２＝１１Ｖｐｐに増加する。
【００３０】
このように、電源電圧が比較的広い範囲で変化する場合には、無歪最大出力をできるだけ大きくするため、その時々の電源電圧に応じてＰＷＭ信号パルス・デューティ比と増幅器出力直流電位の対応を変えること、具体的には無変調時増幅器出力電位が常に電源電圧の１／２となるよう帰還系の設定を変更することが望ましい。そのため、本実施形態では、直流出力基準信号生成手段１０及び演算手段１１を備えている。以下にこれらの手段について説明する。
【００３１】
直流出力基準信号生成手段１０は、無変調時増幅器出力電位を目標値に維持するために用いる基準信号を生成するものである。ここで無変調時増幅器出力電位の目標値は、電力スイッチ回路３に供給される電源電圧Ｖｃｃのその時々の値の１／２であることであることは先に説明した通りである。このため本実施形態においては、帰還回路４の利得１／Ｋに対し、直流出力基準信号生成手段１０は、利得１／２Ｋを有する内部のレベル調整器２０２により入力電圧、即ち電源電圧ＶｃｃをＶｃｃ／（２・Ｋ）に減衰させる。なお、電源電圧に含まれる交流変動成分は直流出力基準信号生成手段１０の低域フィルタ２０１により除去されるので、生成される基準信号は交流変動の影響を受けない。
【００３２】
演算手段１１は、減算器２０３により帰還回路４の出力から直流出力基準信号生成手段１０の出力する直流出力基準信号を差し引き、更に加算器１２により、固定電位Ｖｓｉｇ／２を加算する。ここで電力スイッチ回路３の出力に含まれる直流成分をＶｓｗとすると、演算手段１１の出力Ｖｆｂは、
Ｖｆｂ＝Ｖｓｗ／Ｋ−Ｖｃｃ／（２・Ｋ）＋Ｖｓｉｇ／２      …（１）
と表すことができる。
【００３３】
ここで補正回路２は、ＰＷＭ信号が無変調の場合、帰還信号に含まれる低域成分、即ちＶｆｂが該ＰＷＭ信号に含まれる低域成分Ｖｓｉｇ／２に等しくなるように動作する。従って（１）式にＶｆｂ＝Ｖｓｉｇ／２の関係を適用すると、Ｖｓｗ＝Ｖｃｃ／２となる。低域フィルタ５はＶｓｗから増幅器出力を生成するので、上記構成により所望の動作が得られること明らかである。
【００３４】
なお本実施形態では、演算手段１１による直流電位の減算及び加算を帰還回路４を通過した信号に対して行っているが、これを電力スイッチ回路３の出力に対して直接行い、その結果を帰還回路４を通して減衰させる構成とすることも可能である。この場合、減算する信号をＶｃｃ／２とし、加算する信号をＫ・Ｖｓｉｇ／２とすべきことは言うまでもない。また、減算及び加算の順序を入れ替えても差し支えない。
【００３５】
実施の形態２．
図６のブロック図に本発明の第２の実施形態に係るＤ級増幅器の構成を示す。実施の形態２は、演算手段１１を備えず、補正回路２に代えて補正回路１３を用いる点で実施の形態１と異なる。
【００３６】
補正回路１３は、実施の形態１における補正回路２と基本的には同じ動作を行うものであるが、直流出力基準信号生成手段１０からの出力を受けて無変調時増幅器出力電位を制御する機能を内包している。この補正回路１３の回路構成を図７に示す。
【００３７】
同図に示すように、補正回路１３は、第２の積分器を構成する差動入力形式の演算増幅器５７の非反転入力には、抵抗器６０を通して直流出力基準信号生成手段の出力が印加され、この非反転入力は更に抵抗器５９を通して直流電位Ｖｃ１を与える固定電位点に接続されている点で補正回路２の構成と異なる。
【００３８】
図示の回路構成のように信号の帰還経路に直流利得の非常に大きな積分器が挿入される場合、帰還動作により決定される直流動作点は、該積分器の動作によりほぼ決定される。具体的には、演算増幅器５７で構成される第２の積分器は、直流信号に対してはほぼ無帰還の状態における演算増幅器５７の有する利得を持つこととなるから、帰還動作の結果、演算増幅器５６が出力する直流出力の電位がどのように変化しても、それによって生じる差動入力間の差は僅少となる。言いかえれば、この条件が成立するよう関係する部位の直流動作点が決まることとなる。
【００３９】
演算増幅器５７の反転入力及び非反転入力のインピーダンスを、該反転入力及び非反転入力に接続された抵抗器５２，５３，５９及び６０の抵抗値に比べ十分大きくし、抵抗器５２，５３，５９及び６０を通して信号を与える各素子の出力インピーダンスを十分低くすることに実現上の困難は無い。
【００４０】
ここで説明の便宜上、抵抗器５２及び５９の抵抗値を等しくＲ３とし、抵抗器５３及び６０の抵抗値を等しくＲ４とする。また直流出力基準信号生成手段１０からの出力を実施の形態１同様Ｖｃｃ／（２・Ｋ）とすると、演算増幅器５７の非反転入力の直流電位Ｖｐは、
Ｖｐ＝（Ｖｃ１・Ｒ４＋Ｖｃｃ・Ｒ３／（２・Ｋ））／（Ｒ３＋Ｒ４）…（２）
となる。
【００４１】
また、演算増幅器５７の反転入力の直流電位をＶｎとすると、直流成分に対してはコンデンサ５５のインピーダンスは無限大であるため、その影響を無視することができるから、
Ｖｎ＝（Ｖｔ０・Ｒ４＋Ｖｆｂ・Ｒ３）／（Ｒ３＋Ｒ４）…（３）
となる。Ｖｔ０は演算増幅器５６が出力する直流電位である。
【００４２】
ここで入力されるＰＷＭ信号の無変調時直流電位をＶｓｉｇ／２とし、このときのＶｔ０の値をＶｔ００とすると、
Ｖｔ００＝Ｖｃ０・（Ｒ１＋Ｒ２）／Ｒ１−Ｖｓｉｇ・Ｒ２／（２・Ｒ１）
となる。ここでは抵抗器５０の抵抗値をＲ１、抵抗器５１の抵抗値をＲ２としている。
【００４３】
この式に示されるように、Ｖｔ００の値はＰＷＭ信号の直流電位、演算増幅器５６の非反転入力に与えられる固定電位Ｖｃ０及び抵抗器５０及び５１の抵抗値により定まる固定の値である。従って、固定電位Ｖｃ１をＶｔ００に等しくなるように設定すればＰＷＭ信号無変調時の（２）及び（３）式の右辺第１項は等しくなる。
【００４４】
先に説明した通り、補正回路１３が正常に動作している場合、（２）及び（３）式で表したＶｐ及びＶｎはほぼ等しくなるから、この場合（２）及び（３）式の右辺第２項も等しくなる。即ち、Ｖｆｂ＝Ｖｃｃ／（２・Ｋ）となる。これはＰＷＭ信号無変調時に、帰還信号の直流電位が、直流出力基準信号に等しくなるよう帰還動作が行われることを示している。
【００４５】
また、これは電力スイッチ回路３の直流成分をＶｓｗとし、Ｖｆｂ＝Ｖｓｗ／Ｋとするとき、Ｖｓｗが電源電圧Ｖｃｃの１／２となるよう帰還動作が行われること、即ち所望の動作が行われることを示している。
【００４６】
なお設定条件として、Ｒ１〜Ｒ４をすべて同一の抵抗値Ｒとし、固定電位Ｖｃ０をＶｓｉｇ／２に設定することも可能であり、このようにすればＶｔ００＝Ｖｓｉｇ／２となり、固定電位Ｖｃ１を同じくＶｓｉｇ／２とすることができるため、回路構成が簡単になる。
【００４７】
以上説明した回路構成では、抵抗器５２及び５９の抵抗値が相等しく、抵抗器５３及び６０の抵抗値が相等しいが、それらが異なる構成であっても同じ効果を得るこができる。
【００４８】
更に、若干構成が複雑にはなるが、直流出力基準信号生成手段１０の出力を第２の積分器を構成する差動増幅器５７の非反転入力に与える代わりに、この信号を反転させる手段、即ち電源電圧の増減に対し直流出力基準信号の増減の方向を逆転させる手段を設け、この反転された信号を抵抗器を介して差動増幅器５７の反転入力に与える構成とすることも可能である。この場合、差動増幅器の非反転入力の電位は固定となるため、この増幅器の実現が容易となる。
【００４９】
なお以上説明したＤ級増幅器は、出力段がシングルエンドになっているが、本発明はそれに限定されるものではなく、互いに１８０度位相の異なる音声信号を出力する２つの出力段を備えた、いわゆるＢＴＬ構成にも適用可能である。すなわちＢＴＬ構成の各出力段に対し、上記構成の補正回路を追加適用することにより、上記の歪み改善効果を同様に得ることができる。
【００５０】
【発明の効果】
本発明によれば、電力スイッチ回路に供給される電源電圧の変動に起因する出力信号の歪が従来に比べ大幅に低減され、且つ、電源電圧が比較的広い範囲で変化しても無歪最大出力レベルがそれほど低下しない高効率のＤ級増幅器が提供される。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るＤ級増幅器の構成を示すブロック図である。
【図２】実施の形態１のＤ級増幅器の補正回路の構成を示すブロック図である。
【図３】実施の形態１のＤ級増幅器の各部の信号波形を示す図である。
【図４】実施の形態１のＤ級増幅器の補正回路の回路図である。
【図５】実施の形態１のＤ級増幅器の出力波形を示す図である。
【図６】本発明の実施の形態２に係るＤ級増幅器の構成を示すブロック図である。
【図７】実施の形態２のＤ級増幅器の補正回路の回路図である。
【符号の説明】
１  パルス変調手段、  ２  補正回路、  ３  電力スイッチ回路、  ４  帰還回路、  ５  低域フィルタ、  ６  スピーカ、  ７  第１の定電圧回路、  ８  第２の定電圧回路、  ９  電源端子、  １０  直流出力基準信号生成手段、  １１  演算手段、  １３  補正回路、  ２０  第１の減算器、  ２１  第１の積分器、  ２２  利得調整器、  ２３  第２の減算器、  ２４  第２の積分器、  ２５比較器。
【図１】
2004172715.tif 000003
【図２】
2004172715.tif 000004
【図３】
2004172715.tif 000005
【図４】
2004172715.tif 000006
【図５】
2004172715.tif 000007
【図６】
2004172715.tif 000008
【図７】
2004172715.tif 000009