(57)【要約】【課題】電子デバイスの網目状或いは多孔質状の電極を、その構造を制御して容易に作製することができ、特に蒸着等の真空プロセスによる電子デバイスの作製方法と、この方法により作製された電子デバイスを提供する。【解決手段】基体上に、電極材料と、この電極材料と不混和性の物質とを含む電極前駆層を真空プロセスにより形成した後、この電極前駆層から不混和性物質を除去することにより、網目状或いは多孔質状の電極を形成する。基体上の電極形成予定領域に粒状物質２４Ａを分散させて配置した後に、電極材料２５Ａをこの電極形成予定領域に成膜し、その後粒状物質２４Ａを除去することにより、基体上に網目状或いは多孔質状の電極２５を形成する【選択図】　図３
2004023071.tif 000002
【特許請求の範囲】
【請求項１】
基体上に網目状或いは多孔質状の電極を形成する工程を有する電子デバイスの作製方法において、
基体上に、電極材料と、該電極材料と不混和性の物質とを含む電極前駆層を真空プロセスにより形成した後、
該電極前駆層から前記電極材料と不混和性の物質を除去することにより、前記網目状或いは多孔質状の電極を形成することを特徴とする電子デバイスの作製方法。
【請求項２】
基体上に網目状或いは多孔質状の電極を形成する工程を有する電子デバイスの作製方法において、
該基体上の電極形成予定領域に粒状物質を分散させて配置した後に、電極材料を該電極形成予定領域に成膜し、
その後該粒状物質を除去することにより、前記網目状或いは多孔質状の電極を形成することを特徴とする電子デバイスの作製方法。
【請求項３】
請求項１又は２において、該基体が有機半導体膜であることを特徴とする電子デバイスの作製方法。
【請求項４】
請求項１ないし３のいずれか１項において、該電子デバイスがトランジスタであることを特徴とする電子デバイスの作製方法。
【請求項５】
請求項１ないし４のいずれか１項において、該網目状或いは多孔質状の電極がゲート電極であることを特徴とする電子デバイスの作製方法。
【請求項６】
請求項１ないし５のいずれか１項において、該電子デバイスが静電場誘導型トランジスタであることを特徴とする電子デバイスの作製方法。
【請求項７】
請求項１ないし６のいずれか１項の電子デバイスの作製方法により作製されたことを特徴とする電子デバイス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電界効果トランジスタ等の電子デバイスの作製方法及び電子デバイスに係り、特に、電子デバイスの網目状或いは多孔質状の電極の電極の作製方法の改良に関する。
【０００２】
【従来の技術】
電界効果トランジスタは、バイポーラトランジスタと並んで重要なスイッチ、増幅素子として広く利用されている。電界効果トランジスタは、半導体材料にソース電極及びドレイン電極と、絶縁体層を介してゲート電極を設けた構造を有する。基本的には、ｐ型あるいはｎ型の一方のキャリアが電荷を輸送するモノポーラ素子の代表的なものである。特に、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造と呼ばれる二酸化珪素（ＳｉＯ２）を絶縁体に用いたものは、メモリー素子、ゲート素子等に広く用いられている。また、半導体にアモルファスシリコンを用いたものは、ガラス等の基板上に半導体層を形成して薄膜トランジスタとして製造することが可能であり、これを各セルのスイッチング素子に利用したアクティブマトリクス液晶ディスプレーに広く利用されている。
【０００３】
このような電界効果トランジスタの動作特性は、用いられる半導体のキャリア移動度μ、電解度σ、絶縁層の静電容量Ｃｉ、素子の構成（ソース・ドレイン電極間距離Ｌ及び幅Ｗ、絶縁層の膜厚ｄ等）により決まるが、この中で、半導体材料の特性としては、高い移動度（μ）を有するものが良好な特性を示すことになる。
【０００４】
現在、半導体材料としてはシリコンが広く用いられているが、シリコンに代表される無機半導体は、製造時に３００℃以上の高温で処理する必要があることから、基板にプラシチック基板やフィルムを用いることが難しく、かつ製造に多くのエネルギーを必要とするという欠点がある。また、真空での素子作製プロセスを経るため、製造ラインに高価な設備を必要とし、高コストになるという欠点もある。
【０００５】
これに対して、有機半導体を用いたトランジスタは、その殆どが無機半導体より低温プロセスで製造することができるため、基板としてプラスチック基板やフィルムを用いることができ、軽量で壊れにくい素子を作製することができるという利点がある。また、溶液の塗布や印刷法を用いた素子作製が可能なものもあり、大面積の素子を低コストで製造することが可能である。更に、材料のバリエーションが豊富であり、分子構造を変化させることにより容易に材料特性を根本的に変化させることが可能であるため、異なる機能を組み合わせることで、無機半導体では不可能な機能、素子を実現することも可能である。
【０００６】
半導体として有機半導体を用いたトランジスタ（以下「有機トランジスタ」と称す場合がある。）については、これまでに幾つかの提案がなされており、例えば、特開昭６１−２０２４６７号公報に示されたような、導電性高分子、共役高分子を利用したもの、特許２９８４３７０号公報に示された低分子化合物を利用したものが挙げられる。
【０００７】
従来検討されてきたこれらの有機トランジスタは、その殆どが電界効果トランジスタと呼ばれる構造のものであり、これは、図４に示すような構造のものが代表的なものである。図４のトランジスタは、有機半導体層１が絶縁膜２、ソース電極３及びドレイン電極４上に形成されており、更に絶縁膜２の反対側にゲート電極５が設けられた構造になっている。６は基板である。ゲート電極５に電圧が印可されると、有機半導体層１に電荷（キャリア）が誘起され、これがソース電極３とドレイン電極４との間の導電性を変化させて、電極３，４間に流れる電流量を変化させる。このトランジスタは、電荷が基板１と平行方向（有機半導体層１の膜面方向）、即ち横方向に流れるため、このトランジスタ構造を横型と呼ぶ。
【０００８】
この横型構造では、電荷が誘導されて流れるソース電極３とドレイン電極４との間の部分が、有機半導体層１の絶縁膜２との界面付近のわずか１０ｎｍ程度の厚さ部分のみである。また、ソース電極３とドレイン電極４との間隔を小さくする方が素子の特性（流せる電流や応答速度）は向上するが、この間隔を１μｍ以下とするような微細な加工には、フォトリソグラフィー等の高価な加工法が必要となるため、電極３，４間の距離にも制限がある。従って、横型素子では高性能の素子を得るためには、有機半導体として高いキャリア移動度を示す材料を用いることが必要となる。
【０００９】
前述の如く、有機半導体は無機半導体には無い優れた特長を有していることから、従来より、高性能電子デバイスへの応用が検討され、例えば有機半導体としてフタロアニン類やペンタセン、オリゴチオフェン類等を用いたものがあるが、これらは、その主にキャリア移動度の制限から、小電流、低速のスイッチング素子への応用に限定されているのが現状である。
【００１０】
図４に示す横型素子に対して、縦方向、即ち、基板に対して垂直方向（有機半導体層の膜厚方向）に電流を流す素子も提案されており、その代表的なものとして、図５に示すような静電誘導型トランジスタと呼ばれるものがある。図５のトランジスタは、ソース電極７とドレイン電極８の間に、隙間を有するゲート電極９を層内に含む有機半導体層１０を設けたものであり、ソース電極７から注入された電荷のうちドレイン電極８に到達するものを、ゲート電極９に印加した電圧により制御することにより、電極７，８間に流れる電流量を変化させるトランジスタとして機能する。この素子では、電荷が有機半導体層１０の膜厚方向、即ち縦方向に流れるので、このような構造を縦型と呼ぶ。
【００１１】
この縦型構造では、電荷は、有機半導体層１０の両面の電極７，８の面積全体を流れ、また、電極７，８間の距離は有機半導体層１０の膜厚で制御できるため、ソース電極３とドレイン電極４との間隔を１μｍ以下というように小さくしたものでも容易に作製することができる。従って、同等のキャリア移動度の半導体を用いた、横方向に同程度の寸法の素子の場合、横型構造よりも縦型構造の方が大電流で高速の応答性を容易に達成することができる。このような素子の例は、Ｎａｔｕｒｅ３７２巻ｐ３４４−３４６（１９９４）、Ｔｈｉｎ　Ｓｏｌｉｄ　Ｆｉｌｍｓ　ｖｏｌ．３３１、ｐ５１−５４（１９９８）に示されている。
【００１２】
このようなことから、素子構造として縦型構造を採用することにより、前述の如く、無機半導体に比べて優れた利点を有するものの、有機半導体の低いキャリア移動度のために適用が制限されていた有機トランジスタの高性能電子デバイスへの適用が可能となる。
【００１３】
しかし、この縦型の素子では、ゲート電極９の作製に課題がある。即ち、ゲート電極９は、網目状又は多孔質状の構造として有機半導体層１０中を電荷が通り抜けられるようにした上で、電場を印加できる構造にする必要がある。また、電場のみ制御して電荷の出入りが無いように、ゲート電極９と有機半導体層１０との間に絶縁層あるいはショットキーバリヤーのような電気的に不活性な層を設ける必要がある。更に、電極部分が大きすぎると電荷の通り道が制限され、特性が落ちるため、その電極膜厚程度の微小な開口部分をできるだけ開口率を大きくして作製することが望ましい。
【００１４】
従来、このような縦型素子の網目状の電極を作製するために、半導体上に蒸着により作製したアルミニウムの半透明の薄膜層が島状構造になることを利用する方法や、スリット状のシャドーマスクと複数の蒸着源の組み合せにより、微小な網目状の電極を作製することが行われている。これは例えば、Ｓｙｎｔｈｅｔｉｃ　Ｍｅｔａｌｓ　ｖｏｌ．１１１−１１２、ｐ１１−１４（２０００）に記載されている。
【００１５】
また、Ｎａｔｕｒｅ３７２巻ｐ３４４には、塗布で相分離を利用した網目状の電極の形成方法が記載されているが、一般に溶解性の低い導電性高分子を溶解するために、極性の高い溶媒を使うので、他の層への影響が及びやすく、用いられる材料に制限がある。
【００１６】
【発明が解決しようとする課題】
上記従来の網目状電極の作製方法では、所望の微小構造を的確に制御することが難しい。また、将来的には、有機物の特長である塗布プロセスにより、縦型の素子を作製できることがコスト等の面で望ましいが、上記従来法では塗布プロセスを採用することができない。塗布プロセスを採用した上で、有機半導体層内に網目状のゲート電極を作製する方法は未だ見出されていないのが現状である。
【００１７】
このように、縦型素子は、特にそのゲート電極の作製が困難であることが、縦型有機トランジスタの実用化の障壁となっていた。
【００１８】
本発明は上記従来の問題点を解決し、電子デバイスの網目状或いは多孔質状の電極を、その構造を制御した上で容易に作製することができる電子デバイスの作製方法と、この方法により作製された電子デバイスを提供することを目的とする。
【００１９】
【課題を解決するための手段】
請求項１の電子デバイスの作製方法は、基体上に網目状或いは多孔質状の電極を形成する工程を有する電子デバイスの作製方法において、基体上に、電極材料と、該電極材料と不混和性の物質とを含む電極前駆層を真空プロセスにより形成した後、該電極前駆層から前記電極材料と不混和性の物質を除去することにより、前記網目状或いは多孔質状の電極を形成することを特徴とする。
【００２０】
基体上に、電極材料と、この電極材料と不混和性の物質（以下、単に「不混和性物質」と称す。）とを含む電極前駆層を形成した後、この電極前駆層から不混和性物質を除去することにより、電極前駆層の不混和性物質が存在した部分に孔が形成され、これにより網目状或いは多孔質状の電極を形成することができる。
【００２１】
請求項２の電子デバイスの作製方法は、基体上に網目状或いは多孔質状の電極を形成する工程を有する電子デバイスの作製方法において、該基体上の電極形成予定領域に粒状物質を分散させて配置した後に、電極材料を該電極形成予定領域に成膜し、その後該粒状物質を除去することにより、前記網目状或いは多孔質状の電極を形成することを特徴とする。
【００２２】
基体上の電極形成予定領域に粒状物質を分散させて配置した後に、電極材料をこの電極形成予定領域に成膜し、その後粒状物質を除去することにより、粒状物質が存在した部分に孔が形成され、これにより基体上に網目状或いは多孔質状の電極を形成することができる。
【００２３】
本発明は、網目状或いは多孔質状の電極を形成する基体として有機半導体膜を用いる有機電子デバイス、特に有機トランジスタの作製に好適であり、特に本発明は、静電場誘導型トランジスタ（ＳＩＴトランジスタ）、即ち、網目状又は多孔質状のゲート電極を形成する縦型有機トランジスタの作製に好適である。
【００２４】
本発明の電子デバイスは、このような本発明の電子デバイスの作製方法により作製された電子デバイスであり、特に高性能縦型有機トランジスタに好適である。
【００２５】
【発明の実施の形態】
以下に図面を参照して本発明の実施の形態を詳細に説明する。
【００２６】
図１は請求項１の電子デバイスの作製方法の網目状或いは多孔質状の電極（以下「多孔性電極」と称す場合がある。）の形成方法の実施の形態を示す模式的な断面図、図２は請求項２の電子デバイスの作製方法の多孔性電極の形成方法の実施の形態を示す模式的な断面図であり、図３は本発明の電子デバイスの作製方法の実施の形態に係るＳＩＴトランジスタの作製方法を示す模式的な断面図である。
【００２７】
まず、図１を参照して請求項１の電子デバイスの作製方法における多孔性電極の形成方法について説明する。
【００２８】
この方法では、基体１１上に（図１（ａ））、電極材料１２と不混和性物質１３とを含む電極前駆層１４を形成した後（図１（ｂ））、この電極前駆層１４から不混和性物質１３を除去して多孔性電極１５を形成する（図１（ｃ））。
【００２９】
この電極前駆層１４の形成方法及び不混和性物質の除去方法としては、次のような真空プロセスによる方法を採用することができる。
【００３０】
電極材料と不混和性物質とを用いて、共蒸着、２元（又は多元）スパッタといった真空プロセスで基体上に成膜することにより電極前駆層を形成する。
【００３１】
この場合、電極材料としては、白金、金、アルミニウム、クロム、ニッケル、銅、チタン、マグネシウム、カルシウム、バリウム、ナトリウム等の金属又は合金の他、酸化インジウムや酸化錫、あるいはその複合物（ＩＴＯ）等の金属酸化物を用いることができる。
【００３２】
このような電極材料と共蒸着又は２元スパッタさせる不混和性物質としては、電極材料と不混和性で、電極前駆層から電極材料とは異なる条件で除去することができるものであれば良く、特に制限はなく、例えば、上記電極材料や有機物、蒸着法で作製される有機ＥＬ等の有機デバイスに用いられる材料はその典型的なものである。例えば、ナフタセン、ペンタセン、ピレン、フラーレン等の縮合芳香族炭化水素、α−セキシチオフェン等のオリゴマー類、テトラフェニルベンジジン誘導体等のアリールアミン系化合物に代表される正孔輸送材料、オキサジアゾール誘導体やトリアゾール誘導体に代表される電子輸送材料、ルブレン、クマリン、テトラフェニルブタジエンに代表される蛍光性色素材料、アルミニウムトリスキノリノールに代表される発光材料、フタロシアニンやポルフィリン等の大環状化合物等を挙げることができる。
【００３３】
例えば、上記電極材料の２種以上を共蒸着或いは２元（又は多元）スパッタして電極前駆層を形成した後、いずれかの電極材料を除去する方法を採用することができる。より具体的には金とアルミニウムとを共蒸着して電極前駆層を形成した後、いずれか一方のみを除去するエッチング液により一方のみを除去することにより、金又はアルミニウムよりなる多孔性電極を形成することができる。
【００３４】
また、金属（又は合金）と有機物とを共蒸着させることにより、金属（又は合金）と上述のような有機物との電極前駆層を形成し、その後有機物を有機溶媒で溶解させることにより、或いは加熱して融解又は昇華させることにより、或いは酸化してガス状にして除去することができる。
【００３５】
次に、図２を参照して請求項２の電子デバイスの作製方法における多孔性電極の形成方法について説明する。
【００３６】
まず、基板１１の電極形成面上に粒状物質１２を分散させて、散点状に好ましくは単粒子層として配置した後（図２（ａ），（ｂ））、電極材料１２を成膜し（図２（ｃ））、その後、粒状物質１６を除去することにより、多孔性電極１５を形成する（図２（ｄ））。
【００３７】
粒状物質１６の形状には特に制限はなく、球状、サイコロ状、棒状等のいずれの形状のものでもよいが、その大きさ（粒径）は、作製しようとしている有機デバイスの膜厚の１０倍以下、特に膜厚以下であることが好ましい。このような粒状物質１６としては、シリカ、ガラス、チタニア、ジルコニア、アルミナ、酸化亜鉛、酸化カドミウム等の酸化物の微粒子、ポリメチルメタクリレートやポリスチレン等のポリマーの微粒子等を用いることができる。
【００３８】
このような粒状物質が散点状に分散配置した単粒子層を形成する方法としては、次のような方法を採用することができる。
▲１▼　粒状物質を分散媒に分散させた分散液を基体上に塗布した後、分散媒を乾燥させて除去する方法
▲２▼　溶媒を用いず、粒状物質を直接基体上に散布する方法
【００３９】
▲１▼の方法において、分散媒としては水、有機溶媒のいずれも用いることができるが、粒状物質の分散安定性が良好で、基体、例えば有機半導体膜への影響の少ないものであって、かつ容易に蒸発して基体上に残留しないものが好ましく、このような例として、水、メタノール、エタノール、プロパノール（イソ、ノルマル）等の低級アルコール、ペンタン、ヘキサン、シクロヘキサン等の炭化水素系溶媒、アセトン、メチルエチルケトン、ジエチルケトン等のケトン系溶媒、エーテル、テトラヒドロフラン等のエーテル系溶媒、ジクロロメタン、クロロホルム等の塩素系溶媒、ベンゼン、トルエン等の芳香族炭化水素系溶媒が挙げられる。
【００４０】
粒状物質分散液の濃度は形成する粒状物質の単粒子層の密度及び分散液の塗布性に応じて適宜決定されるが、通常の場合０．１〜１００ｇ−粒状物質／１Ｌ−分散媒程度である。
【００４１】
なお、粒状物質は分散媒への分散安定性を高めるために、予め表面に撥水処理を施したり、分散液に界面活性剤を添加しても良い。また複数の種類の粒子を混合して用いてもよい。
【００４２】
このようにして粒状物質の単粒子層を形成した後は、電極材料を成膜する。この電極材料の成膜は真空プロセス、塗布法のいずれであっても良く、真空プロセスの場合には、前述の白金、金、アルミニウム、クロム、ニッケル、銅、チタン、マグネシウム、カルシウム、バリウム、ナトリウム等の金属又は合金の他、酸化インジウムや酸化錫、あるいはその複合物（ＩＴＯ）等の電極材料の１種又は２種以上を蒸着又はスパッタにより成膜すれば良い。
【００４３】
電極材料を成膜した後の粒状物質の除去は、前述の図１の方法と同様に、高圧の気体を吹きかけてその圧力で粒状物質を吹き飛ばす方法、振動を加えて粒状物質を除く方法、溶媒により粒状物質を洗い流す方法、或いはこれらを複数組み合わせる方法を採用することができる。
【００４４】
図１の方法において、電極前駆層１４の形成に用いる電極材料１２と不混和性物質１３の割合は、形成される多孔性電極の多孔性の程度や孔径等を決定する因子となるため、所望の電極物性に応じて適宜使用割合を決定する。
【００４５】
また、図２の方法における粒状物質及び図１の方法において不混和性物質として用いた粒状物質の大きさ（粒径）は、形成される多孔性電極の孔径を決定する因子となるため、所望の電極物性に応じて適宜粒状物質の粒径を選択する。また、図２の方法における粒状物質の分散配置の程度においても、形成される多孔性電極の多孔性の程度を決定する因子となるため、所望の電極物性に応じて適宜設計する。
【００４６】
図１，図２の方法においても、粒状物質を用いる場合、これを除去するために、粒状物質は電極材料の成膜面からある程度突出している必要があり、このために、粒状物質の粒径は、形成する多孔性電極の厚さよりも大きいことが望ましい。従って、用いる粒状物質の粒径は、形成する多孔性電極の厚さによっても異なるが、一般的には、形成する多孔性電極の厚さの１〜１００倍程度、例えば０．１〜１０μｍ程度であることが好ましい。
【００４７】
本発明において、形成する多孔性電極の多孔性の程度、孔径等には特に制限はないが、各種電子デバイスとしての用途上、直径又は長辺の寸法が０．１〜１０μｍ程度の孔が形成された開孔率（基体上の電極形成面の面積に対する孔の合計面積の割合：百分率）１０〜９９％、好ましくは５０〜９５％の多孔性電極であることが好ましい。また、この多孔性電極の厚さは通常１０〜１０００ｎｍ程度であることが好ましい。
【００４８】
次に、このようにして多孔性電極を形成することによりゲート電極を形成して縦型トランジスタとして代表的なＳＩＴトランジスタを作製する方法について、図３を参照して説明する。
【００４９】
まず、基板２１上にソース電極２２を形成する（図３（ａ））。この基板２１としては、ガラス、サファイア等の無機絶縁体、ポリエチレンテレフタレート等のポリエステル樹脂、ポリカーボネート樹脂、ポリスチレン樹脂、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、ナイロン樹脂等のプラスチック基板或いはフィルム、ステンレス、アルミ、銅等の金属基板上に絶縁膜を設けたもの、紙、合成紙等が挙げられ、用途に応じて適宜選択使用される。基板の厚さは用途に応じて任意であるが、通常、０．０１〜５ｍｍの範囲で選定される。
【００５０】
電極２２の形成材料としては、白金、金、アルミニウム、クロム、ニッケル、銅、チタン、マグネシウム、カルシウム、バリウム、ナトリウム等の金属又は合金の他、酸化インジウムや酸化錫、或いはその複合物（ＩＴＯ）、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子及びそれに塩酸、硫酸、スルホン酸等の酸、ＰＦ６、ＡｓＦ５、ＦｅＣｌ３等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したもの、金属粒子やカーボンブラック、フラーレン、カーボンナノチューブを分散した導電性の複合材料等の、導電性を有する材料であれば何でも用いることができる。
【００５１】
電極２２の厚さは、電極材料に応じて十分な導電性が発現される厚さとする必要があり、用いる材料により適宜決定されるが、通常１０〜１０００ｎｍの範囲である。
【００５２】
電極２２の形成方法は、用いる材料に応じて、蒸着、スパッタ、塗布等の方法を採用することができる。
【００５３】
次に、ソース電極２２上に下部半導体膜２３Ａを形成する（図３（ｂ））。この半導体としては、非晶質シリコン等の無機半導体等、膜状のものが形成できるものであれば何でも良いが、低温プロセスや溶液プロセスが利用できる有機半導体が特に好ましい。有機半導体の例としては、ペンタセンやナフタセン等の縮合多環芳香族、チオフェンや芳香族炭化水素の結合したオリゴチオフェン類、トリアリールアミン構造を含有するアミン系半導体、ポリチオフェン、ポリチエニレンビニレン、ポリフェニレンビニレン、ポリアセチレン、ポリフルオレン等の共役高分子及びその誘導体、フタロシアニンやポルフィリン等の大環状分子が挙げられる。
【００５４】
半導体膜２３Ａの形成方法としては、上記電極２２の形成方法と同様、蒸着、スパッタ、塗布等の方法のうち、用いた半導体の溶解度や蒸気圧等の材料特性に応じた方法が用いられる。
【００５５】
この下部半導体膜２３Ａの厚さは、通常１０ｎｍ〜１０μｍ好ましくは５０ｎｍ〜１μｍの範囲で適宜決定される。
【００５６】
この下部半導体膜２３Ａ上に前述の図１又は図２に示す方法に従って、多孔性電極よりなるゲート電極２５を形成する（図３（ｅ））。この図３の方法では、粒状物質２４Ａを下部半導体膜２３Ａ上に散点状に配置して単粒子分散層２４を形成し（図３（ｃ））、この上に電極材料２５Ａを成膜した後（図３（ｄ））、粒状物質を除去して多孔質状のゲート電極２５を形成する。
【００５７】
このゲート電極２５の形成材料及び形成方法は、前述の真空プロセスで形成できる電極材料から選択して採用することができるが、用いた材料の特性に応じて適切な成膜方法を採用する必要がある。例えば、電極２５の作製に加熱処理が必要な場合には、下の材料の耐熱性を超えないようなものを選択する必要がある。更に、ＳＩＴ特性を得るためには、電極２５から用いる半導体への電荷の注入が抑制されるようなもの、例えばショットキーバリヤーを形成するものや電極２５と半導体の界面に絶縁層を有するものを選択する必要がある。
【００５８】
このゲート電極２５の厚さは、通常１０ｎｍ〜１μｍ、好ましくは５０ｎｍ〜５００ｎｍの範囲で適宜決定される。
【００５９】
ゲート電極２５の上に更に上部半導体膜２３Ｂを形成する（図３（ｆ））。この上部半導体膜は２３Ｂは下部半導体膜２３Ａの材料として前述した材料を用いて形成されるが、下部半導体膜２３Ａと同材料で構成されていても良く、異なる材料で構成されていても良い。また、膜の形成方法は、前述の下部半導体膜２３Ａの形成方法と同様の方法を採用することができるが、下部半導体膜２３Ａの形成方法と同一であっても良く、異なっていても良い。
【００６０】
この上部半導体膜２３Ｂの厚さは通常１０ｎｍ〜１μｍ、好ましくは５０ｎｍ〜５００ｎｍの範囲で適宜決定される。
【００６１】
このようにして、層内にゲート電極２５が形成された半導体層２３を形成することができる。この半導体層２３の厚さは通常２０ｎｍ〜２μｍ、好ましくは１００ｎｍ〜１μｍである。
【００６２】
半導体層２３を形成した後は、この半導体層２３上にドレイン電極２６を形成する。このドレイン電極２６の形成材料としては、ソース電極２２の形成材料として例示したものを用いることができ、また、その形成方法もソース電極２２の形成方法と同様の方法を採用することができるが、ソース電極２２の形成材料と必ずしも同一である必要はなく、異なる形成材料で形成しても良い。また、形成方法もソース電極２２と同一の方法であっても異なる方法であっても良い。
【００６３】
ドレイン電極２６の厚さは通常１０ｎｍ〜１０００ｎｍ、好ましくは５０ｎｍ〜５００ｎｍの範囲で適宜決定される。
【００６４】
なお、このようにして形成した積層膜（電極２２、半導体層２３、電極２６）により回路を作製するためには、他の回路要素と接続或いは分離するためのパターンを形成しておく必要がある。このためには、シャドウマスクを通した膜形成を行う方法、フォトレジストのパターニングとエッチング液や反応性のプラズマでのエッチングを組み合わせたフォトリソグラフィー法、インクジェット印刷、スクリーン印刷、オフセット印刷、凸版印刷等の印刷法、マイクロコンタクトプリンティング法等のソフトリソグラフィーの手法及びこれらの手法の複数に組み合わせた手法を利用することができる。また、レーザーや電子線等のエネルギー線を照射して材料を除去したり材料の導電性を変化させることにより、直接パターンを作製する方法も利用することができる。
【００６５】
このようにして作製される本発明の電子デバイスは、例えば、ディスプレーのアクティブマトリクスのスイッチング素子として利用することができる。これは、ゲート電極に印加される電圧でソース電極とドレイン電極との間の電流をスイッチングできることを利用して、ある表示素子に電圧を印加或いは電流を供給する時のみスイッチを入れ、その他の時間は回路を切断することにより、高速、高コントラストな表示を行うものである。このスイッチング素子が適用される表示素子としては、液晶表示素子、高分子分散型液晶表示素子、電気泳動表示素子、エレクトロルミネッセント素子、エレクトロクロミック素子等が挙げられる。
【００６６】
特に、本発明の有機電子デバイスは、低温プロセスでの素子作製が可能であり、プラスチック基板、プラスチックフィルムや紙等の、高温処理に耐えない基板を用いることができる。また、塗布或いは印刷プロセスでの素子作製が可能であることから、大面積のディスプレーへの応用に適している。また、従来のアクティブマトリクスの代替としても、省エネルギープロセス、低コストプロセスの可能な素子として有利である。
【００６７】
更に、本発明の電子デバイスでは、トランジスタを集積することにより、デジタル素子やアナログ素子の実現が可能である。このような例としては、ＡＮＤ、ＯＲ、ＮＡＮＤ、ＮＯＴ等の論理回路、メモリー素子、発振素子、増幅素子等が挙げられる。更に、これらを組み合わせることにより、ＩＣカードやＩＣタグを作製することもできる。
【００６８】
また、有機半導体は、ガスや化学物質、温度等の外部の刺激により、特性が大きく変化するので、このような性質を利用して、本発明の有機電子デバイスを、これらのセンサーとして応用することも考えられる。例えば、本発明の有機電子デバイスの特性が、気体や液体との接触により変化する量を測定することにより、定性的或いは定量的にそれに含まれている化学物質を検出することが可能である。
【００６９】
【実施例】
以下に実施例を挙げて本発明をより具体的に説明するが、本発明はその要旨を超えない限り、以下の実施例に限定されるものではない。
【００７０】
実施例１
図３に示す方法により、ＳＩＴ素子を作製する。
【００７１】
ガラス基板２１上に金を５０ｎｍ厚さに蒸着してソース電極２２を形成し、その上に銅フタロシアニンを１００ｎｍ厚さに蒸着して下部有機半導体膜２３Ａを形成する。この下部有機半導体膜２３Ａ上に直径１μｍのシリカ微粒子をイソプロパノールに分散させた液（シリカ微粒子濃度０．１ｇ／１Ｌ−アルコール）を塗布した後、溶媒を蒸着させて、シリカ微粒子が散点状に存在する単粒子分散層２４を形成する。この上にアルミニウムを真空蒸着により５０ｎｍ厚さに成膜し、その後、アルコールでシリカ微粒子を洗浄除去してゲート電極２５を形成する。更にその上に上部有機半導体膜２３Ｂとして銅フタロシアニンを１００ｎｍ厚さに蒸着して有機半導体層２３を形成した後、その上に金を５０ｎｍ厚さに蒸着してドレイン電極２６を形成してＳＩＴ構造の素子を作製する。
【００７２】
このようにして作製されるＳＩＴ素子は、基板２１上のソース電極２２とドレイン電極２６との間に、厚さ５０ｎｍで、直径約１μｍの孔が、開孔率約５０％で形成された多孔質状のゲート電極２５が、層内に形成された銅フタロシアニンよりなる有機半導体層２３を有するものであり、良好なスイッチング特性を示すものである。
【００７３】
【発明の効果】
以上詳述した通り、本発明によれば、電子デバイスの網目状或いは多孔質状の電極を、その構造を制御して容易に作製することができる。しかも、本発明によれば、蒸着等の真空プロセスにより、高性能有機電子デバイス、特に高性能有機ＳＩＴトランジスタの実用化を可能とするものである。
【図面の簡単な説明】
【図１】請求項１の電子デバイスの作製方法の多孔性電極の形成方法の実施の形態を示す模式的な断面図である。
【図２】請求項２の電子デバイスの作製方法の多孔性電極の形成方法の実施の形態を示す模式的断面図である。
【図３】本発明の電子デバイスの作製方法の実施の形態に係るＳＩＴトランジスタの作製方法を示す模式的な断面図である。
【図４】横型トランジスタの構造を示す断面図である。
【図５】縦型トランジスタの構造を示す断面図である。
【符号の説明】
１，１０　有機半導体層
２　絶縁膜
３，７　ソース電極
４，８　ドレイン電極
５，９　ゲート電極
６　基板
１１　基板
１２　電極材料
１３　不混和性物質
１４　電極前駆層
１５　多孔性電極
１６　粒状物質
２１　基板
２２　ソース電極
２３　半導体層
２３Ａ　下部半導体膜
２３Ｂ　上部半導体膜
２４　単粒子分散層
２４Ａ　粒状物質
２５　ゲート電極
２５Ａ　電極材料
２６　ドレイン電極
【図１】
2004023071.tif 000003
【図２】
2004023071.tif 000004
【図３】
2004023071.tif 000005
【図４】
2004023071.tif 000006
【図５】
2004023071.tif 000007