(57)【要約】【課題】光源点灯時間を短縮して電力消費を低減できる画像読取装置を提供する。【解決手段】画像読取装置は、原稿画像２を独立して同時に読み取るＬ本のラインセンサを有する間隔数ＫのＣＣＤイメージセンサ４と、ＣＣＤ４からの複数の受像信号をアナログ変換する複数のアナログ信号処理回路５ａおよび５ｂと、デジタル変換する複数のアナログ・デジタル変換回路（Ａ／Ｄ変換回路）６ａおよび６ｂと、デジタル出力データを遅延するライン遅延回路８と、Ａ／Ｄ変換回路６ｂからの非遅延デジタルデータ出力およびライン遅延回路８からの遅延データ出力を切り替えて出力するパス切替回路９と、を備えており、前記ＬとＫとは、（Ｋ−１）／Ｌが整数値であるよう設定されている。【選択図】      図１
2004172886.tif 000002
【特許請求の範囲】
【請求項１】
光源からの照射を受けた画像原稿を主走査線方向に同時に読み取るＬ本（Ｌは２以上の整数）のラインセンサを間隔数Ｋで有して、前記ＬとＫとは（Ｋ−１）／Ｌが整数なるよう設定されたＣｈａｒｇｅ  Ｃｏｕｐｌｅ  Ｄｅｖｉｃｅ（ＣＣＤ）イメージセンサと、
副走査線方向への読み取りの移動を実現する副走査手段と、
前記Ｌ本のラインからの出力をアナログ・デジタル変換してデジタルデータとして出力する複数の変換手段と、
複数の前記変換手段によって出力される前記デジタルデータのうち少なくとも前記Ｌ本のうちの１ライン分のデジタルデータを遅延させるライン遅延手段と、
前記変換手段からの遅延されないデジタルデータの出力および前記ライン遅延手段からの遅延されたデジタルデータの出力を切り替えることによって、その非遅延デジタルデータと遅延デジタルデータとを前記副走査方向の順に出力させる切替手段と、
を備えたことを特徴とする画像読取装置。
【請求項２】
前記ライン遅延手段および前記変換手段から出力されるデジタルデータの周波数を変換して前記切替手段に出力する周波数変換手段を、更に備えたことを特徴とする請求項１に記載の画像読取装置。
【請求項３】
前記副走査手段による副走査方向への移動と、前記ラインセンサの主走査の開始とを同期させる同期手段を、更に備えたことを特徴とする請求項１または２に記載の画像読取装置。
【請求項４】
前記副走査手段はステッパモータを備え、前記同期手段は、前記ステッパモータの励磁切り替えと前記ラインセンサの主走査の開始とを同期させることを特徴とする請求項３に記載の画像読取装置。
【請求項５】
光源からの照射を受けた画像原稿を主走査線方向に同時に読み取るＬ本（Ｌは２以上の整数）のラインセンサを間隔数Ｋで有して、前記ＬとＫとは（Ｋ−１）／Ｌが整数なるよう設定されたＣｈａｒｇｅ  Ｃｏｕｐｌｅ  Ｄｅｖｉｃｅ（ＣＣＤ）イメージセンサと、
副走査線方向への読み取りの移動を実現する副走査手段と、
前記Ｌ本のラインからの出力をアナログ・デジタル変換してデジタルデータとして出力する複数の変換手段と、
複数の前記変換手段によって出力される前記デジタルデータのうち少なくとも前記Ｌ本のうちの１ライン分のデジタルデータを遅延させるライン遅延手段と、
前記変換手段からの遅延されないデジタルデータの出力および前記ライン遅延手段からの遅延されたデジタルデータの出力を切り替えることによって、その非遅延デジタルデータと遅延デジタルデータとを前記副走査方向の順に出力させる切替手段と、を備えた画像読取装置を備えたことを特徴とする画像処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、Ｃｈａｒｇｅ  Ｃｏｕｐｌｅ  Ｄｅｖｉｃｅ（ＣＣＤ）イメージセンサを備えた画像読取装置、および画像処理装置に関し、特に複数のラインセンサを有するＣＣＤイメージセンサを備えた画像読取装置、および画像処理装置に関する。
【０００２】
【従来の技術】
従来、モノクロ画像の読取では、１ラインＣｈａｒｇｅ  Ｃｏｕｐｌｅ  Ｄｅｖｉｃｅイメージセンサ（以下ＣＣＤと略する）、即ち１ラインを所有するＣＣＤによる１次元走査による読み取りが主流だった。この場合、１ラインＣＣＤの特性によって、読取装置の画質や読み取り速度の限界がほぼ決まっていた。そのため画質および読み取り速度を高めるためには、ＣＣＤを新たに開発する必要があった。また、高画質化および読み取り速度の高速化のためには、原稿面への光源からの照度を高める必要があり、それ故、光源に与える電力を増やす必要があった。
【０００３】
一方、２ラインＣＣＤが考え出されている。例えば、特開平８−１３９８７２号公報の発明では、一定の明るさの照明の下、２ラインＣＣＤイメージセンサを使用して、その２ラインイメージセンサによって同一ラインを読み取り、暗部においては出力に対するノイズ成分を減少させて階調性を高め、明部においてはＣＣＤセンサの出力電圧が飽和出力電圧を越えないようにして明部の階調性の検出値のリニアリティを保つようにして、画質を高めることができるとしている（特許文献１）。
【０００４】
【特許文献１】
特開平８−１３９８７２号公報（第３−４頁、第１−４図）
【０００５】
【発明が解決しようとする課題】
しかしながら、同号公報の発明では、同一の画像ラインに対して、ＣＣＤの所有する２つのラインで露光感度を変えながら読み取るために、画像の読み取りによって消費する電力は増加し、また露光時間を減少させることはできず、結果として電力消費が増加するという欠点があった。
【０００６】
本発明は上記の問題点に鑑みてなされ、その目的は同時に読み取る複数ラインを有するＣＣＤを用いて、読み取り時間を減らすことにより光源点灯時間を短縮して電力消費を減少できる画像読取装置、およびそれを用いた画像処理装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１にかかる発明は、光源からの照射を受けた画像原稿を主走査線方向に同時に読み取るＬ本（Ｌは２以上の整数）のラインセンサを間隔数Ｋで有して、前記ＬとＫとは（Ｋ−１）／Ｌが整数なるよう設定されたＣｈａｒｇｅ  Ｃｏｕｐｌｅ  Ｄｅｖｉｃｅ（ＣＣＤ）イメージセンサと、副走査線方向への読み取りの移動を実現する副走査手段と、前記Ｌ本のラインからの出力をアナログ・デジタル変換してデジタルデータとして出力する複数の変換手段と、複数の前記変換手段によって出力される前記デジタルデータのうち少なくとも前記Ｌ本のうちの１ライン分のデジタルデータを遅延させるライン遅延手段と、複数の前記変換手段によって出力される前記デジタルデータのうち少なくとも前記Ｌ本のうちの１ライン分のデジタルデータを遅延させるライン遅延手段と、前記変換手段からの遅延されないデジタルデータの出力および前記ライン遅延手段からの遅延されたデジタルデータの出力を切り替えることによって、その非遅延デジタルデータと遅延デジタルデータとを前記副走査方向の順に出力させる切替手段と、を備えたことを特徴とする画像読取装置である。
【０００８】
この請求項１の発明によれば、画像原稿を主走査線方向に同時に読み取るＬ本のラインセンサを間隔数Ｋで有してＬとＫとは（Ｋ−１）／Ｌが整数なるよう設定されたＣＣＤイメージセンサと、副走査手段と、Ｌ本のラインからの出力をアナログ・デジタル変換してデジタルデータとして出力する複数の変換手段と、それらデジタルデータの出力のうち少なくとも１ライン分の遅延されたデジタルデータを出力する遅延手段と、非遅延デジタルデータおよび遅延されたデジタルデータとを切り替えて出力する切替手段とを備えた画像読取装置であって、ＬとＫとは（Ｋ−１）／Ｌが整数なるよう設定されることによって原稿画像の読み取りが重複および不足なく読み取られ、かつ切替手段により遅延および非遅延データが切り替えて出力されることによって、読み取りラインの順番に出力されるので、従来の画質と同等のレベルを得るために必要とする光源の光量を、上記Ｌ分の１に抑えることができるので、光源に要する電力消費を抑えることができる画像読取装置を提供できる。
【０００９】
また、請求項２にかかる発明は、請求項１に記載の画像読取装置において、前記ライン遅延手段および前記変換手段から出力されるデジタルデータの周波数を変換して前記切替手段に出力する周波数変換手段を、更に備えたことを特徴とする。
【００１０】
この請求項２の発明によれば、請求項１に記載の発明の作用に加え、周波数変換手段が、ライン遅延手段および変換手段から出力されるデジタルデータの周波数を変換して切替手段に出力することによって、複数のラインセンサで同時に読み込み、一部を遅延させて出力するに必要なラインセンサ駆動周波数が不足する場合でも、周波数変換手段が駆動周波数を高めることによって、遅延および非遅延出力を待ち時間なく切り替えることができるので、光源の照射に要する電力消費を抑える。
【００１１】
また、請求項３にかかる発明は、請求項１または２に記載の画像読取装置において、前記副走査手段による副走査方向への移動と、前記ラインセンサの主走査の開始とを同期させる同期手段を、更に備えたことを特徴とする。
【００１２】
この請求項３の発明によれば、請求項１または２に記載の画像読取装置の作用に加えて、同期手段が、副走査手段による副走査方向への移動とラインセンサの主走査の開始とを同期させることによって、複数のラインセンサが同時に主走査開始を行う際にも、副走査手段の送りムラによる画像劣化を抑えることができる。
【００１３】
また、請求項４にかかる発明は、請求項３に記載の画像読取装置において、前記副走査手段はステッパモータを備え、前記同期手段は、前記ステッパモータの励磁切り替えと前記ラインセンサの主走査の開始とを同期させることを特徴とする。
【００１４】
この請求項４の発明によれば、同期手段は、副走査方向へ移動させるステッパモータの励磁切り替えとラインセンサの主走査の開始とを同期させることによって、複数のラインセンサが同時に主走査開始を行う際にも、ステッパモータの送りムラによる画像劣化を抑えることができる。
【００１５】
また、請求項５にかかる発明は、光源からの照射を受けた画像原稿を主走査線方向に同時に読み取るＬ本（Ｌは２以上の整数）のラインセンサを間隔数Ｋで有して、前記ＬとＫとは（Ｋ−１）／Ｌが整数なるよう設定されたＣｈａｒｇｅ  Ｃｏｕｐｌｅ  Ｄｅｖｉｃｅ（ＣＣＤ）イメージセンサと、副走査線方向への読み取りの移動を実現する副走査手段と、前記Ｌ本のラインからの出力をアナログ・デジタル変換してデジタルデータとして出力する複数の変換手段と、複数の前記変換手段によって出力される前記デジタルデータのうち少なくとも前記Ｌ本のうちの１ライン分のデジタルデータを遅延させるライン遅延手段と、複数の前記変換手段によって出力される前記デジタルデータのうち少なくとも前記Ｌ本のうちの１ライン分のデジタルデータを遅延させるライン遅延手段と、前記変換手段からの遅延されないデジタルデータの出力および前記ライン遅延手段からの遅延されたデジタルデータの出力を切り替えることによって、その非遅延デジタルデータと遅延デジタルデータとを前記副走査方向の順に出力させる切替手段と、を備えた画像読取装置を備えたことを特徴とする画像処理装置である。
【００１６】
この請求項５の発明によれば、画像原稿を主走査線方向に同時に読み取るＬ本のラインセンサを間隔数Ｋで有してＬとＫとは（Ｋ−１）／Ｌが整数なるよう設定されたＣＣＤイメージセンサと、副走査手段と、Ｌ本のラインからの出力をアナログ・デジタル変換してデジタルデータとして出力する複数の変換手段と、それらデジタルデータの出力のうち少なくとも１ライン分の遅延されたデジタルデータを出力する遅延手段と、非遅延デジタルデータおよび遅延されたデジタルデータとを切り替えて出力する切替手段とを備えた画像読取装置であって、ＬとＫとは（Ｋ−１）／Ｌが整数なるよう設定されることによって原稿画像の読み取りが重複および不足なく読み取られ、かつ切替手段による遅延および非遅延データが切り替えて出力されることによって、読み取りラインの順番に出力されるので、従来の画質と同等のレベルを得るために必要とする光源の光量を、上記Ｌ分の１に抑えることができる画像読取装置を備えたことによって、光源に要する電力消費を抑えることができる画像処理装置を提供できる。
【００１７】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる画像読取装置、およびそれを備えた画像処理装置の好適な実施の形態を詳細に説明する。
【００１８】
（実施の形態１）
図１は、本発明の実施の形態１による画像読取装置の機能的ブロック図である。実施の形態１による画像読取装置は、光源１から原稿画像２へ照射した光を光学系３を通して、独立して同時に読み取るＬ本のラインセンサを有して撮像するＣｈａｒｇｅ  Ｃｏｕｐｌｅ  Ｄｅｖｉｃｅ（以下ＣＣＤと略する）イメージセンサ４と、ＣＣＤ４からの複数の受像信号をアナログ変換する複数のアナログ信号処理回路５ａおよび５ｂと、アナログ信号処理回路５ａおよび５ｂの出力を受信してデジタル変換する複数のアナログ・デジタル変換回路（Ａ／Ｄ変換回路）６ａおよび６ｂと、画像信号の白ピーク値の保持と更新を繰り返して白ピーク値の追従を行う白ピーク検出回路７と、Ａ／Ｄ変換回路６ａからのデジタル出力データを遅延するライン遅延回路８と、ライン遅延回路８を通さずにＡ／Ｄ変換回路６ｂから出力するデジタル出力データおよびライン遅延回路８からの出力を切り替えながら出力するパス切替回路９と、副走査線方向に移動させるモータドライバー１０およびステッパモータ１１と、タイミング信号発生回路１２および装置全体を制御する主制御ユニット（ＭＣＵ）１３と、を含んで構成される。
【００１９】
ここで、アナログ信号処理回路５ａおよび５ｂ、アナログ・デジタル変換回路（Ａ／Ｄ変換回路）６ａおよび６ｂ、白ピーク検出回路７、タイミング信号発生回路１２、およびＭＣＵ１３は本発明における変換手段を構成する。また同様に、ライン遅延回路８は本発明のライン遅延手段を、パス切替回路９は本発明の切替手段を、そしてモータドライバー１０およびステッパモータ１１は本発明の副走査手段を構成する。
【００２０】
ここで、ＣＣＤ４はＬ本（Ｌは２以上）のラインセンサを有し、そのラインセンサ同士の間隔数はＫである。即ち、ＣＣＤ４の仕様として一般に呼称されるいわゆる「Ｌライン所有、ライン間隔数Ｋ」のＣＣＤである。この数値ＬとＫとが、（Ｋ−１）／Ｌが整数値であるように設定することによって、ＣＣＤ４の有する複数のラインセンサが同時に読み取る原稿画像のラインが、重複することなく２次元的に原稿画像を覆って、無駄なくまた不足なく読み取ることができる。そして、Ｌ本のラインセンサを用いることによって、読み取りに要する時間を１／Ｌとすることができるので、電力消費を抑えることができる。
【００２１】
ここで、ＣＣＤ４はモノクロＣＣＤである。Ｌ本のラインセンサを構成する各ラインセンサは、光電変換素子を１次元的に配設し、主走査線に沿って画像を読み込み光電変換することによって、原稿画像を主走査線方向に読み取る。
【００２２】
原稿画像が読み取られると、ＣＣＤ４の先頭の１ライン目のラインセンサによって読み出された画像信号は、アナログ信号処理回路５ａに送信され、増幅、ノイズ成分の除去、画像信号の白レベルを一定化する可変増幅等のアナログ処理が行われる。アナログ処理後、画像信号はＡ／Ｄ変換回路６ａに送信され、デジタル画像データに変換される。変換されたデジタル画像データは、ライン遅延回路８に送信され画像パス切替回路９に送信されて、ライン合わせが行われる（後述）。
【００２３】
このＡ／Ｄ変換の過程で、量子化のリファレンス電圧Ｖｒｅｆとして、地肌信号レベルを設定することにより地肌除去（地肌飛ばし）を行う方式を採る。即ち、Ａ／Ｄ変換回路６ａのリファレンス電圧Ｖｒｅｆとして設定するために検出される地肌信号は、アナログ信号処理回路５ａからの画像信号出力で検出され、白ピーク検出回路７によってＡ／Ｄ変換回路６ａへと出力される。
【００２４】
後行のラインセンサによる読み取りデータは、アナログ信号処理回路５ｂと１ライン目で得られたリファレンス電圧Ｖｒｅｆにより、Ａ／Ｄ変換回路６ｂにおいてデジタル画像データに変換されて、パス切替回路９に送信され、ライン合わせが行われる（後述）。
【００２５】
図２は、実施の形態１による画像読取装置において、パス切替回路が出力データを切り替えることを説明する図であり、図２の（ａ）は機能的ブロック図であり、図２の（ｂ）は画像データの経時的処理を説明する図である。ここでは、２ラインを所有するＣＣＤ４の場合を例に取る。図３は、実施の形態１による画像読取装置において、２ラインを有するＣＣＤが遅延して画像出力することを説明する図である。即ち、２ラインを有するＣＣＤが１ライン分を遅延して画像出力することを説明する。図４は、実施の形態１による画像読取装置における、ライン間隔３の２ラインＣＣＤの一例を示す模式図である。ここで、ＣＣＤ４は、先にラインを読み取る先行ラインセンサ４１および後でラインを読み取る後行ライン４２を有する。
【００２６】
ライン遅延回路８と、パス切替回路９の動作および作用を説明する。図１および図２の（ａ）に示されるように、Ａ／Ｄ変換回路６ａからの画像データＤＡＴＡ０１はライン遅延回路８に送信される。そして遅延処理を施されて遅延画像データＤＡＴＡ１として、パス切替回路９に送信される。それに対して、Ａ／Ｄ変換回路６ｂからの画像データＤＡＴＡ０２は、遅延回路８に送信されず、直接パス切替回路９に送信される。この非遅延データＤＡＴＡ０２を便宜上ＤＡＴＡ２と呼ぶ。
【００２７】
パス切替回路９は、遅延処理された遅延画像データＤＡＴＡ１および非遅延画像データＤＡＴＡ２を切り替えながら出力する。今、ＣＣＤ４の駆動クロックはラインシンク間で２ライン分出力できる周波数とする。ここで、図２の（ｂ）に示すＮ、Ｎ＋１、・・・は図３に示した画像の読み取りライン名である。また、ここでは後行ラインセンサ４２の読み取るラインが非遅延画像データとなり、先行ラインセンサ４１の読み取るラインが遅延画像データとなる。
【００２８】
図２の（ｂ）におけるＮ＋３ライン画像は先行ラインセンサ４１によって読み取られ、その時、同時にＮラインの画像は後行ラインセンサ４２に読み取られる。そして、２つのラインセンサのその主走査方向の読み取りが終わるとステッパモータ１１（副走査手段を構成）によって、次のラインの読み取りのために副走査方向に移動する。次に読み取られるラインは、後行ラインセンサ４２が読み取るＮ＋２ラインと、先行ラインセンサ４１が読み取るＮ＋５ラインである。後行ラインセンサ４２によって読み取られたＮライン目の画データはそのまま出力される。そして、Ｎ＋１ライン目の画データは、その１つ前に先行ラインセンサ４１によって読み取られており、それが遅延回路８に送信されて遅延処理を施され、遅延データとなってパス切替回路９から出力される。そして、図２の（ｂ）に示されるように、Ｎラインデータの次に合成される。同様に、次に後行ラインセンサ４２によって読み込まれたＮ＋２ラインデータは、非遅延データとしてそのままパス切替回路９に送信されて出力される。そして、続くＮ＋３ラインデータは、前述の後行ラインセンサ４２によるＮラインデータの読み込みと同時に先行ラインセンサ４１によって読み取られてその画データはライン遅延回路８に送信されており、遅延処理を施された遅延データとして、パス切替回路９からＮ＋２ラインデータの出力の次に出力される。このようにして、Ｎライン画データ、Ｎ＋１ライン画データ、Ｎ＋２ライン画データ、Ｎ＋３ライン画データ、・・・・と連続して読み取り画像が、ラインの順番に出力されて、合成画像データとして出力される。
【００２９】
ＤＡＴＡ１とＤＡＴＡ２のタイミングは重ならないように制御され、パス切替回路８が画像パス切替を行って、原稿画像の読み取りラインの順番に出力する。
【００３０】
３ライン以上同時に読み込むことができるＣＣＤの場合も同様に、ライン遅延回路を必要数だけ設け、ＣＣＤ駆動クロックをラインシンク間で、そのライン分だけ出力できる周波数を用いることによって実現できる。
【００３１】
図３の例では、２ラインを有するＣＣＤが１ラインを遅延して画像出力している。ここで、各ラインの間隔数は（ライン間隔数−１）がライン数の整数倍である必要がある。ここでは、間隔数は３であり、遅延するライン数は２ラインの場合（ライン間隔数−１）／２が整数から、その値は１である。３ラインの場合、（ライン間隔数−１）／３であり、その値として１と２を用いることができる。それ以外でも、この式を満たすように任意に設定可能である。
【００３２】
次に、図３を参照しながら、２ラインセンサを有するＣＣＤが原稿画像を読み取る際の、副走査ライン合わせの動作を説明する。ここで、ＣＣＤ４のライン間隔数は３であるとする。即ち、図４に示すように、２つの先行ラインセンサ４１および後行ラインセンサ４２が、間隔数３で配設されている。
【００３３】
図３の矢印Ｍは副走査線方向である。２つのラインセンサのうち、図中、矢印の矢の向き側を読み取る先行ラインセンサ４１が、前方部分を読み込む。そして、先行ラインセンサ４１の間隔数３ライン分の後方の位置において、他方のラインセンサである後方ラインセンサ４２が同時に独立して読み込む。先行ラインセンサ４１によって読み込まれる画データを先行ライン画データと呼ぶ。後方の位置において読み込む後方ラインセンサ４２によって読み込まれる画データを後行ライン画データと呼ぶ。図３中、Ｎ−１、Ｎ、Ｎ＋１、Ｎ＋２・・・などは読み込まれるラインの順番を表す。
【００３４】
ここで、読み取りの際は、例えば、後行ライン画データであるＮ番目の画データと、先行ライン画データであるＮ＋３番目の画データとは同時刻に読み取られる。この先行ライン画データであるＮ＋３番目の画データは、後行ラインセンサが次に読み取る画データであるＮ＋２の後に出力されるようにデータが遅延される。同様に後行ライン画データであるＮ＋２番目の画データと先行ライン画データであるＮ＋５が同時に読み取られて、先行ライン画データであるＮ＋５は、後行ラインセンサが次に読み取る画データであるＮ＋４の後に出力されるように遅延される。この繰り返しにより副走査方向の読み取りが合わされて、ラインデータが副走査方向のラインの順番に出力される。
【００３５】
図５は、実施の形態１による画像読取装置において、ライン間隔３の２ラインＣＣＤがライン読み取りを行う説明図である。ここで縦に下の方向は読み取られていく原稿画像の方向であり、Ｎ−１、Ｎ、Ｎ＋１、・・・などは読み取りの各ラインを示し、横方向は時間の経過である。ここで例えばＮライン目は、時間ｔ３において後行ラインセンサによって読み込まれ、その時同時にＮ＋３ライン目は先行センサによって読み取られる。そして、Ｎライン目が読み込まれて遅延されることなく非遅延画データとしてパス切替回路９から出力され、その次に、それより以前の時間ｔ２において先行ラインセンサによって既に読まれていたＮ＋１ラインの画データが、ライン遅延回路８によって遅延された遅延画データとして、パス切替回路９から出力される。ここで図中の遅延度とは、どれだけのライン分遅延されるかを表す。遅延度が１である場合は、１ライン遅延された後に出力されることを示している。
【００３６】
ここで、副走査線方向の読み取りラインを読み取るＣＣＤ４のラインセンサの移動は、副走査線方向に１ライン飛び越す量だけ移動していく。この移動量に基づいて、上述の遅延および切替出力によって、原稿画像の読み取り範囲の全部が重複なく、かつ不足なく読み込まれていき、しかも、読み込みに要する時間はライン数が２であるので２分の１となり、それ故、読み込みに必要な光源の電力消費も低減可能である。
【００３７】
また、５ライン間隔のＣＣＤの場合は、後行ライン画データであるＮと先行ライン画データであるＮ＋５が同時刻に読み取られる。図３を参照すると、先行ライン画データであるＮ＋５は、後行ライン画データであるＮ＋４の後になるように遅延される。
【００３８】
同様にＫライン間隔のＣＣＤでは、後行ライン画データであるＮと先行ライン画データであるＮ＋Ｋが同時刻に読み取られるので、先行ライン画データであるＮ＋Ｋは、後行ライン画データであるＮ＋（Ｋ−１）の後になるように遅延される。これらの場合も、副走査線方向の読み取りの移動は、副走査線方向に１ライン飛び越す量だけ移動していけば良い。この移動量によって、上述の遅延および切替出力によって、原稿画像の読み取り範囲の全部が重複なく、かつ不足なく読み込み、原稿画像のラインの順番に出力できる。しかも、読み込みに要する時間は２分の１となる。ただしここで、ライン数Ｌと間隔数Ｋとは、（Ｋ−１）／Ｌが整数になるように設定されなければならない。
【００３９】
図６は、実施の形態１による画像読取装置において、３ラインを有するＣＣＤが遅延して画像出力することを説明する図である。図７は、実施の形態１による画像読取装置において、ライン間隔数４の３ラインＣＣＤの一例を示す模式図である。図８は、実施の形態１による画像読取装置において、ライン間隔数４の３ラインＣＣＤがライン読み取りを行う説明図である。図６〜８を参照しながら、３ラインセンサによって読み取る画像データの、副走査方向におけるライン合わせ動作を説明する。３ラインセンサの場合、先行ラインセンサ４４と後行ラインセンサ４６との間にあるラインセンサを、中央ラインセンサ４５と呼ぶことにする。
【００４０】
４ライン間隔の３ラインＣＣＤ４の場合、後行ライン画データであるＮ、中央ライン画データであるＮ＋４、および先行ライン画データであるＮ＋８が同時刻に独立に読み取られる。そして、２ライン飛び越して読み込んでいく。それ故、例えば、先行ライン画データであるＮ＋８は、後行ラインセンサが次の次に読み取る画データであるＮ＋６と、中央ラインセンサが次に読み取る画データであるＮ＋７の後に出力されるように出力が遅延される。また、中央ライン画データであるＮ＋４は後行ラインセンサが次に読み取る画データであるＮ＋３の後に出力されるように、出力が遅延される。この繰り返しにより副走査の読み取りデータが形成される。
【００４１】
図８では、その様子を表し、下方向は読み取られていく方向でありＮ、Ｎ＋１、・・・・はライン名である。横軸は時間の経過である。図８から、例えば時間ｔ４に中央ラインセンサによって読まれたＮ＋４ラインのデータは、次の時間ｔ５に後行ラインセンサによって読まれるＮ＋３のデータ出力の次に、出力されるように遅延されることが読み取れる。ここで、遅延度は、遅延処理を施されてそのライン分だけ遅延して出力されることを示している。
【００４２】
こうして、副走査線方向の読み取りの移動は、副走査線方向に２ライン飛び越す量だけ移動していくことによって、上述の遅延および切替出力によって、原稿画像の読み取り範囲の全部が重複なく、かつ不足なく読み込むことができ、しかも、読み込みに要する時間はライン数が３であるので、３分の１となる。それ故、光源に要する電力消費も低減することができる。
【００４３】
同様にＫライン間隔数の３ラインＣＣＤでは後行ライン画データであるＮと中央ライン画データであるＮ＋Ｋと先行ライン画データであるＮ＋２Ｋが同時刻に読み取られるので、先行ライン画データであるＮ＋２Ｋは後行ライン画データであるＮ＋（Ｋ−２）、および遅延させた中央ライン画データであるＮ＋Ｋ−１の後になるように遅延される。そして、副走査線方向の読み取りラインの移動は、副走査線方向に２ライン飛び越す量だけ移動していく。この移動量によって、上述の遅延および切替出力によって、原稿画像の読み取り範囲の全部が重複なく、かつ不足なく読み込むことができ、しかも、読み込みに要する時間はＬ分の１となる。ただし、ここでもＬとＫとは（Ｋ−１）／Ｌが整数なるよう設定されなければならない。
【００４４】
（実施の形態２）
図９は、本発明の実施の形態２による画像読取装置の機能的ブロック図である。実施の形態２は、実施の形態１の構成に対して、新たに周波数変換部９０がライン遅延回路８とパス切替回路９との間に配設された。図１０は、実施の形態２による周波数変換部およびパス切替回路での信号処理動作を示す図であり、図１０の（ａ）は、機能的ブロック図であり、（ｂ）は経時的動作を説明する図である。周波数変換部９０は本発明における周波数変換手段を構成する。
【００４５】
図９および１０では、２ラインセンサを有するＣＣＤの場合について示す。周波数変換部９０はここで、一時的記憶保持部であるＦＩＦＯ１（９１）およびＦＩＦＯ２（９２）を有する。ライン遅延回路８から出力されたデータ（ライン遅延回路ＤＡＴＡ）、およびＡ／Ｄ変換回路６ｂから出力されたデータ（ＷＤＡＴＡ）は、最初、ＣＣＤ４のクロック数によりＦメガヘルツ（ＭＨｚ）である。それらのデータはそれぞれＦＩＦＯ１（９１）およびＦＩＦＯ２（９２）に保持された後、周波数変換部９０によって２倍のＦ×２ＭＨｚに変換される。そして、パス切替回路９に送られる。パス切替回路９における動作は既に述べた通りであるので、図１０においては遅延動作の詳細は省略して合成後のデータを示した。また、周波数変換部９０自体は公知技術であるので、説明は省略する。
【００４６】
周波数変換部９０は、ＣＣＤの駆動クロック数がラインシンク間で同時に読み取るＬライン分のデジタルデータ出力を処理できるほどには早くない場合に、周波数を、例えば上述のように２倍に変換してパス切替回路９に出力する。この周波数変換部９０は、パス切替回路９において周波数変換機能を持たせるように構成しても良い。こうして、周波数変換部９０を設けることによって、ＣＣＤ４の駆動クロック数が、ラインシンク間で同時に読み取って遅延データと非遅延データとを切替出力して合成するのに十分早くない場合でも、周波数を高めて変換して出力することによって、読み取り画像のライン出力を原稿画像の読み取るラインの順番に、待ち時間なく合成画像を出力できる。ここで、原稿画像の読み取り範囲の全部が重複なくかつ不足なく読み込むことができ、また読み込みに要する時間はＬ分の１とすることができるのは、既述の通りである。
【００４７】
（実施の形態３）
本発明の実施の形態３による画像読取装置は、実施の形態１の構成におけるタイミング信号発生回路１２、モータドライバー１０、およびタイミング信号発生回路１２を制御する主制御部（ＭＣＵ）１３が、副走査方向への移動手段であるステッパモータ１１の移動開始の励磁切り替えタイミングとラインセンサのラインシンクとを同期させることに特徴がある。ここで、タイミング信号発生回路１２、モータドライバー１０、およびＭＣＵ１３は本発明の同期手段を構成する。
【００４８】
一般に、ステッパモータ１１による送りムラが原稿読み取りの際に少なからず発生する。特に複数ラインの同時読み取りを行って、データの遅延と切替出力によりライン合わせを行う場合、ステッパモータによる光学走査系の送りムラが生じると、大きな読み取りラインズレとして現れる可能性があるので、単一ラインセンサで読み取った画像よりも劣化が激しくなる。このステッパモータ１１の励磁切り替えタイミングをラインセンサのラインシンクと同期させることにより、同時に複数のラインセンサでそれらラインを読み取っている間に、副走査方向へ移動を停止するので、読み取りにおけるラインズレを低く抑えることができる。
【００４９】
なおＭＣＵ１３は、タイミング信号発生回路１２および白ピーク検出回路７を始めとして画像読取装置全体を制御する。そして、タイミング信号発生回路１２はＣＣＤ４の複数のラインセンサ、アナログ信号処理回路５ａおよび５ｂ、地肌除去回路７、ＭＣＵ１３、およびモータドライバー１０への各種のタイミング信号を発生する。
【００５０】
（画像処理装置）
既に説明した本発明の実施の形態１〜３のいずれの場合でもライン遅延回路８とパス切替回路９の作用によって、原稿画像データが原稿の読み取りラインの順番に出力され、次の画像処理工程を行う画像処理ブロック２１へ送信される。この後のデータの流れは、画像データに対して各種のデジタル画像処理を施すことができる。例えばシェーディング補正および２値化処理を行う場合を例に採ると、γ補正、オフセット処理、ＭＴＦ補正、平滑化処理、誤差拡散（またはディザ）、孤立点除去、ＯＲ処理等を施して２値データへの変換を行い、利用装置へ画像データを出力する。このように処理された画像データを各種の画像として画像形成する画像形成装置についての技術は公知であるので、その詳細な説明は省略する。
【００５１】
【発明の効果】
以上説明したように、請求項１にかかる発明によれば、光源の光量を、ＣＣＤの有する複数のライン数分の１に抑えることができるので、光源に要する電力消費を抑えることができる画像読取装置を提供できるという効果を奏する。
【００５２】
請求項２にかかる発明によれば、請求項１の発明による効果に加えて、複数のラインセンサで同時に読み込んでその一部を遅延させて出力するのに必要なラインセンサ駆動周波数が不足する場合でも、駆動周波数を高めることによって遅延および非遅延画データを待ち時間なく切り替えて出力できるので、読み取りに要する時間を短縮できる能率的な画像読取装置を提供できるという効果を奏する。
【００５３】
請求項３にかかる発明によれば、請求項１または２の発明による効果に加えて、副走査方向への移動とラインセンサの主走査の開始とを同期させることによって、複数のラインセンサが同時に主走査を行う際にも、送りムラによる画像劣化を抑えることができるので、高画質の画像読取装置を提供できるという効果を奏する。
【００５４】
請求項４にかかる発明によれば、請求項３の発明による効果に加えて、副走査手段であるステッパモータの励磁切り替えとラインセンサの主走査の開始とを同期させることによって、複数のラインセンサが同時に主走査を行う際にも、送りムラによる画像劣化を抑えることができるので、高画質の画像読取装置を提供できるという効果を奏する。
【００５５】
請求項５にかかる発明によれば、光源に要する電力消費を抑えることができる画像読取装置を備えた画像処理装置を提供できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１による画像読取装置の機能的ブロック図である。
【図２】実施の形態１による画像読取装置において、パス切替回路が出力データを切り替えることを説明する図であり、図２の（ａ）は機能的ブロック図であり、図２の（ｂ）は画像データの経時的処理を説明する図である。
【図３】実施の形態１による画像読取装置において、２ラインを有するＣＣＤが遅延して画像出力することを説明する図である。
【図４】実施の形態１による画像読取装置における、ライン間隔３の２ラインＣＣＤの一例を示す模式図である。
【図５】実施の形態１による画像読取装置において、ライン間隔３の２ラインＣＣＤがライン読み取りを行う説明図である。
【図６】実施の形態１による画像読取装置において、３ラインを有するＣＣＤが遅延して画像出力することを説明する図である。
【図７】実施の形態１による画像読取装置において、ライン間隔数４の３ラインＣＣＤの一例を示す模式図である。
【図８】実施の形態１による画像読取装置において、ライン間隔数４の３ラインＣＣＤがライン読み取りを行う説明図である。
【図９】本発明の実施の形態２による画像読取装置の機能的ブロック図である。
【図１０】実施の形態２による周波数変換部およびパス切替回路での信号処理動作を示す図であり、図１０の（ａ）は、機能的ブロック図であり、（ｂ）は経時的動作を説明する図である。
【符号の説明】
１  光源
２  原稿画像
３  光学系
４、４０  ＣＣＤ
５ａ、５ｂ  アナログ信号処理回路
６ａ、６ｂ  アナログ・デジタル変換回路
７  白ピーク検出回路
８  ライン遅延回路
９  パス切替回路
１０  モータドライバー
１１  ステッパモータ
１２  タイミング信号発生回路
１３  主制御ユニット（ＭＣＵ）
４１、４４  先行ラインセンサ
４２、４６  後行ラインセンサ
４５  中央ラインセンサ
９０  周波数変換部
９１、９２  一時的記憶保持部
【図１】
2004172886.tif 000003
【図２】
2004172886.tif 000004
【図３】
2004172886.tif 000005
【図４】
2004172886.tif 000006
【図５】
2004172886.tif 000007
【図６】
2004172886.tif 000008
【図７】
2004172886.tif 000009
【図８】
2004172886.tif 000010
【図９】
2004172886.tif 000011
【図１０】
2004172886.tif 000012