(57)【要約】【課題】レジストパターンの寸法精度を高め、安定的に製造する。【解決手段】所定のロット数の半導体基板に対して露光処理を行う毎に、形成されたレジストパターンの寸法の平均値をターゲット寸法と比較する。形成されたレジストパターンの寸法とターゲット寸法とのずれが第１の値よりも大きい場合は、比較的大きな補正値α１で露光エネルギーを補正し、形成されたレジストパターンの寸法とターゲット寸法とのずれが第１の値よりも小さく第２の値よりも大きい場合は、比較的小さな補正値α２で露光エネルギーを補正し、形成されたレジストパターンの寸法とターゲット寸法とのずれが第２の値よりも小さい場合は、露光エネルギーを補正しない。算出された露光エネルギーを用いて、次のロットの半導体基板に対し露光処理を行う。【選択図】　　図１
2004071924.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を有することを特徴とする半導体装置の製造方法；
（ａ）第１の半導体基板上のレジスト膜に第１の露光エネルギーで露光処理を行う工程、
（ｂ）前記第１の半導体基板に形成されたレジストパターンの寸法の目標寸法からのずれが第１の値より大きい場合は第１の補正値で、前記ずれが前記第１の値より小さい場合は前記第１の補正値より小さな第２の補正値で、前記第１の露光エネルギーを補正し、補正された露光エネルギーで第２の半導体基板上のレジスト膜に露光処理を行う工程。
【請求項２】
以下の工程を有することを特徴とする半導体装置の製造方法；
（ａ）第１の半導体基板上のレジスト膜に第１の露光エネルギーで露光処理を行う工程、
（ｂ）前記第１の半導体基板に形成されたレジストパターンの寸法の目標寸法からのずれが第１の値より大きい場合は第１の補正値で、前記ずれが前記第１の値より小さく第２の値より大きい場合は前記第１の補正値より小さな第２の補正値で、前記第１の露光エネルギーを補正し、補正された露光エネルギーで第２の半導体基板上のレジスト膜に露光処理を行い、前記ずれが前記第２の値より小さい場合は前記第１の露光エネルギーで前記第２の半導体基板上のレジスト膜に露光処理を行う工程。
【請求項３】
以下の工程を有することを特徴とする半導体装置の製造方法；
（ａ）複数の半導体基板上のレジスト膜にそれぞれ第１の露光エネルギーで露光処理を行う工程、
（ｂ）前記複数の半導体基板に形成されたレジストパターンの寸法の目標寸法からのずれの平均値が第１の値より大きい場合は第１の補正値で、前記ずれの平均値が前記第１の値より小さい場合は前記第１の補正値より小さな第２の補正値で、前記第１の露光エネルギーを補正し、補正された露光エネルギーで前記複数の半導体基板とは別の半導体基板上のレジスト膜に露光処理を行う工程。
【請求項４】
以下の工程を有することを特徴とする半導体装置の製造方法；
（ａ）複数の半導体基板上のレジスト膜にそれぞれ第１の露光エネルギーで露光処理を行う工程、
（ｂ）前記複数の半導体基板に形成されたレジストパターンの寸法の目標寸法からのずれの平均値が第１の値より大きい場合は第１の補正値で、前記ずれの平均値が前記第１の値より小さく第２の値より大きい場合は前記第１の補正値より小さな第２の補正値で、前記第１の露光エネルギーを補正し、補正された露光エネルギーで前記複数の半導体基板とは別の半導体基板上のレジスト膜に露光処理を行い、前記ずれの平均値が前記第２の値より小さい場合は前記第１の露光エネルギーで前記複数の半導体基板とは別の半導体基板上のレジスト膜に露光処理を行う工程。
【請求項５】
以下の工程を有することを特徴とする半導体装置の製造方法；
（ａ）複数の半導体基板上のレジスト膜にそれぞれ第１の露光エネルギーで露光処理を行う工程、
（ｂ）前記複数の半導体基板に形成されたレジストパターンの寸法の目標寸法からのずれの平均値を検出する工程、
（ｃ）前記（ｂ）工程で検出された前記ずれの平均値が第１の値より大きい場合は第１の補正値で、前記ずれの平均値が前記第１の値より小さく第２の値より大きい場合は前記第１の補正値より小さな第２の補正値で、前記第１の露光エネルギーを補正して第２の露光エネルギーとし、前記ずれの平均値が前記第２の値より小さい場合は前記第１の露光エネルギーを補正せずに第２の露光エネルギーとする工程、
（ｄ）前記第２の露光エネルギーを第３の露光エネルギーと比較して次の露光処理を行うか判断する工程、
（ｅ）前記（ｄ）工程の判断に応じて、前記第２の露光エネルギーで前記複数の半導体基板とは別の半導体基板上のレジスト膜に露光処理を行う工程。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、フォトリソグラフィ法を用いた半導体装置の製造技術に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体装置の製造工程は、半導体ウエハ上に形成された材料膜を所望の形状にパターン化するためのフォトリソグラフィ工程を多数含んでいる。フォトリソグラフィ工程においては、半導体ウエハ上の材料膜上にレジスト（フォトレジスト）膜が塗布または形成され、露光装置（ステッパ）を用いて露光される。露光装置は、レチクルといわれる回路パターンが描画されているガラス面の上から光を照射し、照射された光エネルギー（露光エネルギー）によって、レジスト膜に露光部と未露光部とを形成する。その後、塗布現像装置によって現像されて半導体ウエハ上に所定の形状のレジストパターン（フォトレジストパターン）が形成される。形成されたレジストパターンをエッチングマスクとして用いて半導体ウエハ上の材料膜をエッチングすることで、半導体ウエハ上に形成された材料膜を所望の形状にパターン化することができる。
【０００３】
【発明が解決しようとする課題】
フォトリソグラフィ工程で形成されるレジストパターンの寸法（開口寸法や線幅）は、レジスト膜上に与える露光エネルギーによって再現性よく制御することができる。しかしながら、半導体製造装置の経時変化、状態あるいはレジスト膜材料などの要因が重なり、形成されたレジストパターンは露光装置から与えられた露光エネルギーが一定であっても、あるゆらぎをもって変化する。形成されたレジストパターンは、エッチング工程を経て、半導体回路パターンとなるため、形成されたレジストパターンの寸法がターゲット（目標）寸法から大きくずれると不良品となる。また、ターゲット寸法から大きくずれなくとも、ばらつきが大きいと、半導体装置は非常に微小な回路パターンで動作しているため、半導体装置の動作速度やリフレッシュ特性などに影響を与える恐れがある。これは、半導体装置の製造歩留まりを低下させ、半導体装置の製造コストを増大させる。
【０００４】
このため、形成されたレジストパターンの寸法がターゲット（目標）寸法からずれている場合、露光エネルギーを補正して、形成されるレジストパターンの寸法を修正する必要がある。すなわち、あるロットの半導体ウエハの露光処理が終了した後、露光エネルギーの補正が必要かどうかの判断を行い、必要であれば露光エネルギーを補正し、補正された露光エネルギーで次のロットの半導体ウエハの露光処理を行う。
【０００５】
レジストパターンの寸法がターゲット寸法になるよう露光装置の露光エネルギーを自動的に補正して制御する方法としては、次の２つが考えられる。
【０００６】
第１の方法として、露光エネルギーの変化量（ΔＥ）に対するレジストパターンの寸法の変化量（ΔＷ）の比率ａ１（ａ１＝ΔＷ／ΔＥ）を定量化してあらかじめ設定しておき、レジストパターンの寸法とターゲット寸法との差（Ｗｄ）から露光エネルギーの補正量（ΔＥｄ）を決定し（ΔＥｄ＝Ｗｄ／ａ１）、露光エネルギーを補正することが考えられる。
【０００７】
この方法では、あるロットの半導体ウエハ上のレジスト膜に露光処理を行い、形成されたレジストパターンの寸法がターゲット寸法からずれていれば、レジストパターンの寸法とターゲット寸法とのずれ（Ｗｄ）に応じた露光エネルギー量（ΔＥｄ＝Ｗｄ／ａ１で算出される）だけ露光エネルギーを補正して、次のロットの半導体ウエハ上のレジスト膜に補正された露光エネルギーで露光処理を行う。このため、上記比率ａ１の設定値の精度が高い場合は、形成されたレジストパターンの寸法はターゲット寸法に対して収束が早く、追従性がよい。しかしながら、上記比率ａ１の設定値の精度が低い場合は、形成されたレジストパターンの寸法はターゲット寸法に対して収束せず、補正された露光エネルギーにより形成されたレジストパターンの寸法がターゲット寸法に対してオーバーシュートするなどして、いくら補正を行ってもターゲット寸法に寄らない恐れがある。従って、露光エネルギーの変化量に対するレジストパターンの寸法の変化量の比率ａ１の設定値の精度を向上する必要があるが、そのためには、レジストの種類、プロセスタイプ（半導体ウエハの表面状態）、ターゲット寸法、およびレンズ収差による露光量と寸法リニアリティ領域などのパラメータが必要である。このため、少量多品種の半導体装置を量産している製造ラインには向かない。半導体装置の製造コストも増大させる。また、これらのパラメータはレジスト感度により大きく変わることから、一度厳密な実験を行ってパラメータを設定しても、恒久的にパラメータが変わらないという保証はない。このため、所定の規格内の寸法のレジストパターンを安定的に形成することは容易ではない。
【０００８】
第２の方法として、一回に変更させる露光エネルギー量（ΔＥ１）を発散しないように比較的小さな値に設定しておき、レジストパターンの寸法が所定の規格範囲に入るまで、一度にΔＥ１ずつ露光エネルギーを調節することが考えられる。
【０００９】
この方法では、あるロットの半導体ウエハ上のレジスト膜に露光処理を行い、形成されたレジストパターンの寸法が所定の規格範囲から外れていれば、予め決められた比較的小さな量（ΔＥ１）だけ露光エネルギーを補正して、次のロットの半導体ウエハ上のレジスト膜に補正された露光エネルギーで露光処理を行う。一度に変更する露光エネルギー量が小さいので、形成されたレジストパターンの寸法の微調整が可能となる。このため、上記第１の手法のように形成されたレジストパターンの寸法が発散することはない。また、一度に変更する露光エネルギー量を、露光エネルギー量に対する割合（例えば１％）で設定することで、少量多品種の半導体装置の製造ラインの場合、設定パラメータを最小限とすることができ、量産工程に向いている。しかしながら、一度に変更する露光エネルギー量が小さいので、形成されたレジストパターンの寸法が所定の規格範囲から大きくずれている場合に、ターゲット寸法への収束が遅く、追従性が悪い。また、形成されたレジストパターンの寸法が規格範囲内に収まるまでに時間がかかる。半導体装置の製造歩留まりを低減させる恐れもある。
【００１０】
本発明の目的は、レジストパターンの寸法精度を高めることができる半導体装置の製造方法を提供することにある。
【００１１】
本発明の他の目的は、所定の規格内の寸法のレジストパターンを安定的に製造することが可能な半導体装置の製造方法を提供することにある。
【００１２】
本発明の他の目的は、製造時間を短縮でき、製造歩留まりを向上できる半導体装置の製造方法を提供することにある。
【００１３】
本発明の他の目的は、量産化に適した半導体装置の製造方法を提供することにある。
【００１４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１５】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１６】
本発明の半導体装置の製造方法は、形成されたレジストパターンの寸法が目標寸法から大きくずれている場合は、補正する露光エネルギーの量または割合を大きくし、形成されたレジストパターンの寸法が目標寸法に近づいてからは、補正する露光エネルギーの量または割合を小さくするものである。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１８】
（実施の形態１）
本実施の形態の半導体装置の製造工程における、レジストパターン（フォトレジストパターン）を形成する際の露光エネルギー（光エネルギー）の制御方法について図面を参照して説明する。本実施の形態の露光エネルギーの制御方法は、種々の形状のレジストパターンを形成する際に適用できるが、例えば半導体ウエハ（半導体基板）上の絶縁膜などにコンタクトホールまたはスルーホールを形成するためのレジストパターンを形成する際に適用することができる。
【００１９】
図１は、半導体基板（半導体ウエハ）上のレジスト（フォトレジスト）膜を露光する際の露光エネルギーの制御方法を説明するためのグラフである。図２は、図１に示される露光エネルギーの照射によって形成されたレジストパターンの寸法を示すグラフである。図３および図４は、本実施の形態の半導体装置の製造工程における、露光エネルギーの制御方法または制御ロジックを説明するためのフローチャートである。図１および図２のグラフの横軸は、露光が行われた半導体基板（半導体ウエハ）のロット番号（ロットＮＯ．）に対応する。図１のグラフの縦軸は、各ロット番号の半導体基板に照射された（与えられた）露光エネルギー（光エネルギーまたは露光量）に対応する。図２のグラフの縦軸は、図１のグラフの露光エネルギーを照射されたことによって各ロット番号の半導体基板に形成されたレジストパターンの寸法Ｗに対応し、例えばレジスト膜の下の材料膜（絶縁膜）にコンタクトホールまたはスルーホールを形成するためのレジストパターンの開口部の寸法である。また、配線パターンなどを形成するためのレジストパターンの場合は、レジストパターンの線幅の寸法となる。なお、図１および図２のグラフには、本実施の形態の露光エネルギーの制御方法を用いて露光処理を行った場合（白丸で示してある）と、露光エネルギーの制御を行わず、一定の露光エネルギーにて露光処理を行った場合（黒丸で示してある）とを載せてある。
【００２０】
フォトリソグラフィ工程においては、ロット番号１の半導体基板上に形成されたレジスト膜が露光装置（ステッパ）により露光されて現像され、形成されたレジストパターンの寸法Ｗが測定され、ロット番号２の半導体基板上に形成されたレジスト膜が露光されて現像され、形成されたレジストパターンの寸法Ｗが測定される。このような操作が繰り返されて、ロット番号３以降の半導体基板上にもレジストパターンが形成される。本実施の形態では、このようなフォトリソグラフィ工程の露光処理において、露光エネルギーを適切な値に制御しながら、各ロットの半導体基板（半導体ウエハ）の露光処理を行う。なお、各ロットの半導体基板は、一枚の半導体基板であっても、あるいは複数の半導体基板から構成されていてもよい。また、各ロットの半導体基板が複数の半導体基板から構成されている場合は、各ロットの半導体基板のレジストパターンの寸法Ｗは、各ロットを構成する全ての半導体基板の平均値であっても、各ロットから任意の複数の半導体基板を抜き出して測定した平均値であっても、あるいは各ロットから任意の一枚の半導体基板を抜き出して測定した値であってもよい。
【００２１】
まず、フォトリソグラフィ工程において露光エネルギーの制御（自動制御）を行う前に、所定のパラメータをあらかじめ設定する（ステップＳ１）。設定するパラメータとしては、レジストパターンのターゲット（目標）寸法ＷＴ、設定値Ｒ１（不感帯領域）、設定値Ｒ２（先行規格）、設定値Ｒ３（本体規格）、補正値α１、補正値α２、データ数Ｎ１、データ数Ｎ２、Ｃｐ０値、変更露光量マージンＭ１、しきい値Ｒ４などである。
【００２２】
ここで、ターゲット寸法ＷＴは、形成されるレジストパターンの寸法（例えばレジストパターンの開口部の寸法）Ｗの目標（ターゲット）値に対応し、本実施の形態では例えば０．７μｍに設定される。
【００２３】
設定値Ｒ１は、形成されたレジストパターンの寸法Ｗが規格に対して十分なマージンをもち、レジストパターンの寸法Ｗがこの領域内であれば露光エネルギーを補正する必要がない領域である不感帯領域を規定するために設定され、本実施の形態では例えばＲ１＝０．０５μｍに設定される。従って、ＷＴ−Ｒ１〜ＷＴ＋Ｒ１の領域に対応する不感帯領域は、０．６５〜０．７５μｍとなる。
【００２４】
設定値Ｒ２は、半導体基板上に形成されたレジストパターンの寸法Ｗの中心管理値であり、レジストパターンの寸法Ｗがこの範囲内にあればおおむね問題がない領域（先行規格）を規定するために設定され、本実施の形態では例えばＲ２＝０．２μｍに設定される。従って、ＷＴ−Ｒ２〜ＷＴ＋Ｒ２の領域に対応する先行規格は、０．５〜０．９μｍとなる。ただし、半導体装置の製造工程は例えば約３０工程のフォトリソグラフィ工程を含んでおり、設定値Ｒ２（先行規格）内の最大値のずれが各フォトリソグラフィ工程で累積されていくと最終的に製造される半導体装置のスペック（例えば動作速度やリフレッシュ特性など）に影響が出る可能性がある。
【００２５】
設定値Ｒ３は、着工された工程での規格値の最大許容範囲（本体規格）を規定するために設定され、本実施の形態では例えば０．４μｍに設定される。従って、ＷＴ−Ｒ３〜ＷＴ＋Ｒ３の領域に対応する本体規格は、０．３〜１．１μｍとなる。ただし、半導体装置の製造工程は例えば約３０工程のフォトリソグラフィ工程を含んでおり、設定値Ｒ３（本体規格）内の最大値のずれが各フォトリソグラフィ工程で累積されていくと最終的には製品不良が起こる可能性があり、その場合は製造された半導体装置が検査工程で不良品として除去される。
【００２６】
補正値α１は、形成されたレジストパターンの寸法Ｗとターゲット寸法ＷＴとのずれが比較的大きいときに、一回に変更（補正）させる露光エネルギーの割合（変更前の露光エネルギーまたは露光エネルギーの初期値を１００％とした相対値）に対応し、本実施の形態では例えば４％に設定される。補正値α２は、形成されたレジストパターンの寸法Ｗとターゲット寸法ＷＴとのずれが比較的小さいときに、一回に変更（補正）させる露光エネルギーの割合（変更前の露光エネルギーまたは露光エネルギーの初期値を１００％とした相対値）に対応し、本実施の形態では例えば１％に設定される。補正値α１および補正値α２は、上記値に限定されず、例えば補正値α１＝４％，補正値α２＝２％や補正値α１＝８％，補正値α２＝５％など、必要に応じて種々の値に変更できるが、本実施の形態では、補正値α２が補正値α１よりも小さい（｜α２｜＜｜α１｜）ことに注意すべきである。なお、本実施の形態では、補正値α２が補正値α１よりも小さいとは、補正値α２と補正値α１が同符号であり、かつ補正値α２の絶対値が補正値α１の絶対値よりも小さいことを意味する。また、補正値α１および補正値α２は、上記のように変更前の露光エネルギーに対する露光エネルギーの変更量の割合とすることができるが、露光エネルギーの変更量の絶対値（例えば補正値α１＝５０Ｊ，補正値α２＝２０Ｊや、補正値α１＝２００Ｊ，補正値α２＝５０Ｊなど）とすることもできる。
【００２７】
データ数Ｎ１は、レジストパターンの寸法Ｗの平均値Ｗｍを求めるためのデータ数（ロット数）であり、本実施の形態では例えば３に設定される。データ数Ｎ２は、Ｃｐ値（Ｃｐ値とは工程能力指数）を計算させるためのデータ数（ロット数）であり、補正後のＣｐ値に影響を与えないように、比較的大きな値を設定しておくことが好ましい。
【００２８】
例えばＣｐ＝｜本体規格の上限−本体規格の下限｜／６σ（σ：レジストパターンの寸法Ｗの標準偏差）として表されるＣｐ値は、ばらつきが小さいほど、本体規格の範囲が広いほど、大きくなる。プロセスまたは半導体製造装置などに起因してレジストパターンの寸法Ｗのばらつきが大きすぎると（すなわちＣｐが小さすぎると）、露光エネルギーの自動補正を行うと逆に不良品を作ってしまう可能性がある。発散防止用のインターロックとして、レジストパターンの寸法Ｗのばらつきを判定するためのＣｐ値の基準値としてＣｐ０値を設定し、実際のレジストパターンの寸法データから計算したＣｐ値をＣｐ０値と比較することで、ばらつきが大きいかどうかの判断を行うことができる。
【００２９】
しきい値Ｒ４は、レジストパターンの寸法Ｗの異常値（異常寸法値）を除外または削除するためのしきい値である。
【００３０】
また、形成されたレジストパターンの寸法Ｗがプロセスまたは半導体製造装置などに起因して経時的にドリフトする現象は、その原因を究明し、対策することが必要であり、変更露光量マージンＭ１は、補正された露光エネルギー量が問題ないか判定するために使用され、本実施の形態では例えば５％に設定される。
【００３１】
上記パラメータを設定した後、露光エネルギーの制御を開始する（ステップＳ２）。この際、必要に応じていくつかのロットの半導体基板に対して露光エネルギーの制御なしに一定の露光エネルギーで露光処理を行い、任意の段階で本実施の形態の露光エネルギーの制御を開始することもできる。
【００３２】
続いて、ターゲット中心フラグを０（ゼロ）に設定またはセットする（ステップＳ３）。これは、後述するように、レジストパターンの寸法Ｗがターゲット寸法ＷＴとほぼ一致するような最適な露光エネルギー量を求め、そこから±５％のインターロックを動かすためである。
【００３３】
次に、しきい値Ｒ４を使用してレジストパターンの寸法Ｗの異常寸法データ（異常値）を削除する（ステップＳ４）。レジストパターンの寸法Ｗのデータのうち、しきい値Ｒ４を越えたデータ（異常寸法データ）を削除または除外することで、後述するＣｐ値や平均値Ｗｍの計算に異常寸法データを含ませないようにすることができる。なお、異常寸法データが続けば、エラー表示を行う。
【００３４】
次に、データ数Ｎ２のレジストパターンの寸法ＷからＣｐ値を計算する（ステップＳ５）。この際、各ロット番号のレジストパターンの寸法Ｗのデータのうち、最新の露光処理したロットからさかのぼってＮ２個分のロットの寸法データを選択して、レジストパターンの寸法ＷのＣｐ値を計算する。
【００３５】
次に、計算されたＣｐ値をＣｐ０値と比較する（ステップＳ６）。Ｃｐ値がＣｐ０値より小さければ、エラー表示を行う（ステップＳ７）。ここでエラーが表示された場合は、レジストパターンの寸法Ｗのばらつきまたは変動が大きいことを意味するので、露光エネルギーの自動補正を行うとかえって不良品を作ってしまう恐れがある。このため、露光エネルギーの自動補正を行わずに露光処理を行う。例えば、先行に半導体基板を一枚製造ラインに流すテストランを行うなどし、レジストパターンの寸法Ｗが先行規格内であれば、他の半導体基板も露光エネルギーの自動補正なしに製造ラインに流す。
【００３６】
Ｃｐ値がＣｐ０値以上であれば、補正カウンタ数Ｎをデータ数Ｎ１と比較する（ステップＳ８）。補正カウンタ数Ｎがデータ数Ｎ１より小さければ、露光エネルギーを補正せずに、同じ露光エネルギーで次のロットの半導体基板の露光を着工する（ステップＳ９）。そして、補正カウンタ数Ｎに１を加算する（ステップＳ１０）。なお、補正カウンタ数Ｎの初期値は１である。これは、後述するように、レジストパターンの寸法Ｗの平均値Ｗｍをデータ数Ｎ１で計算して露光エネルギーが適正かどうか判定するので、露光エネルギーの補正を行った後はデータ数Ｎ１の分（ロット数）だけ露光エネルギーの補正を行わないようにするためである。そして、更に次のロットの半導体基板に対する露光エネルギーを決めるために、ステップ４に戻る。
【００３７】
補正カウンタ数Ｎがデータ数Ｎ１以上（またはＮ＝Ｎ１）であれば、データ数Ｎ１でレジストパターンの寸法Ｗの平均値Ｗｍを計算する（ステップＳ１１）。この際、各ロット番号のレジストパターンの寸法Ｗのデータうち、最新の露光処理したロットからさかのぼってＮ１個分のロットのデータを選択して、レジストパターンの寸法Ｗの平均値Ｗｍを計算する。例えばデータ数Ｎ１を３に設定した場合は、３ロット分のレジストパターンの寸法Ｗのデータから平均値Ｗｍを算出する。
【００３８】
次に、計算したレジストパターンの寸法Ｗの平均値Ｗｍとターゲット寸法ＷＴとを比較し、両者のずれ、すなわち計算したレジストパターンの寸法Ｗの平均値Ｗｍとターゲット寸法ＷＴとの差の絶対値（｜Ｗｍ−ＷＴ｜）、を算出する。そして、レジストパターンの寸法Ｗの平均値Ｗｍとターゲット寸法ＷＴのずれを、設定値Ｒ１、設定値Ｒ２および設定値Ｒ３と比較し、露光エネルギーの補正量を決定する（ステップＳ１２）。この際、決定される露光エネルギーの補正量は、次の３通りのいずれかとなる。
【００３９】
レジストパターンの寸法Ｗの平均値Ｗｍとターゲット寸法ＷＴのずれが設定値Ｒ２よりも大きく設定値Ｒ３以下の場合（Ｒ２＜｜Ｗｍ−ＷＴ｜≦Ｒ３）は、露光エネルギーを補正値α１だけ補正する（ステップＳ１３）。なお、この際、レジストパターンの寸法Ｗの平均値Ｗｍがターゲット寸法ＷＴより大きい場合（Ｗｍ＞ＷＴ）は、露光エネルギーを補正値α１だけ減少させ、レジストパターンの寸法Ｗの平均値Ｗｍがターゲット寸法ＷＴより小さい場合（Ｗｍ＜ＷＴ）は、露光エネルギーを補正値α１だけ増加させる。なお、これは、半導体基板上のポジ型のレジスト膜でホール系のレジストパターン（例えばコンタクトホール形成用のレジストパターン）を形成する場合（レジストパターンの寸法Ｗはホールの寸法または径に対応する）や半導体基板上のネガ型のレジスト膜でライン系のレジストパターン（例えば配線パターン形成用のレジストパターン）を形成する場合（レジストパターンの寸法Ｗはレジストパターンの線幅の寸法に対応する）であり、ポジ型とネガ型やホール系とライン系が入れ換われば、露光エネルギーの増減方向は逆になる。また、補正値α１を例えば４％に設定した場合は、補正前の露光エネルギー量に対して露光エネルギーを４％増加または減少させ、補正値α１を例えば５０Ｊに設定した場合は、補正前の露光エネルギー量に５０Ｊを加算または減少させる。
【００４０】
レジストパターンの寸法Ｗの平均値Ｗｍとターゲット寸法ＷＴのずれが設定値Ｒ１よりも大きくかつ設定値Ｒ２以下の場合（Ｒ１＜｜Ｗｍ−ＷＴ｜≦Ｒ２）は、露光エネルギーを補正量α２だけ補正する（ステップＳ１４）。なお、この際、レジストパターンの寸法Ｗの平均値Ｗｍがターゲット寸法ＷＴより大きい場合（Ｗｍ＞ＷＴ）は、露光エネルギーを補正量α２だけ減少させ、レジストパターンの寸法Ｗの平均値Ｗｍがターゲット寸法ＷＴより小さい場合（Ｗｍ＜ＷＴ）は、露光エネルギーを補正量α２だけ増加させる。露光エネルギーの増減方向に関しては、上記補正量α１の場合と同様である。また、補正値α１を例えば１％に設定した場合は、補正前の露光エネルギー量に対して露光エネルギーを１％増加または減少させ、補正値α１を例えば２０Ｊに設定した場合は、補正前の露光エネルギー量に２０Ｊを加算または減少させる。
【００４１】
レジストパターンの寸法Ｗの平均値Ｗｍとターゲット寸法ＷＴのずれが設定値Ｒ１以下の場合（｜Ｗｍ−ＷＴ｜≦Ｒ１）は、露光エネルギーを補正しない（ステップＳ１５）。この場合、ターゲット中心フラグが１に設定される（ステップＳ１６）。また、ターゲット中心フラグが０から１に変わったタイミングで露光中心値ＥＣ（ターゲット中心フラグが０から１に設定されたときの露光エネルギーに対応）を自動でセットする。従って、露光中心値ＥＣは、レジストパターンの寸法Ｗ（の平均値Ｗｍ）が設定値（不感帯領域）Ｒ１の範囲内にはじめて入ったときの露光エネルギーに対応する。
【００４２】
それから、ターゲット中心フラグが１かどうか判別する（ステップＳ１７）。ターゲット中心フラグが１の場合、補正後の露光エネルギーＥが、露光中心値ＥＣのマージンの範囲内に入っているか判別する（ステップＳ１８）。露光中心値ＥＣのマージンは、変更露光量マージンＭ１により設定されており、ここでは、補正後の露光エネルギーＥと露光中心値ＥＣのずれが、変更露光量マージンＭ１以下であるか（｜Ｅ−ＥＣ｜／ＥＣ≦Ｍ１であるか）が判別される。例えば露光中心値ＥＣが１０００Ｊ、変更露光量マージンＭ１が５％の場合は補正後の露光エネルギーＥが９５０Ｊ〜１０５０Ｊの範囲内にあるかどうかが判別される。補正後の露光エネルギーＥが、露光中心値ＥＣのマージンの範囲内であれば、計算（補正）された露光エネルギーＥを着工（次のロットの半導体基板に対する露光処理）に使用する（ステップＳ１９）。その後、補正カウンタ数Ｎをクリアして１に戻す（ステップＳ２０）。補正後の露光エネルギーＥが、露光中心値ＥＣのマージンの範囲外（｜Ｅ−ＥＣ｜／ＥＣ＞Ｍ１）であれば、エラー表示する（ステップ２１）。ここでエラー表示された場合は、プロセスまたは半導体製造装置に起因したレジストパターンの寸法Ｗのドリフト現象が生じている可能性があるので、原因を調べて対策する。
【００４３】
ターゲット中心フラグが１でない場合（すなわち０の場合）は、補正後の露光エネルギーＥが、制御スタート時の露光量ＥＳに対して変更露光量マージンＭ１の２倍のマージンの範囲内に入っているか判別する（ステップ２２）。すなわち、補正後の露光エネルギーＥと制御スタート時の露光量ＥＳのずれが、変更露光量マージンＭ１の２倍以下であるか（｜Ｅ−ＥＳ｜／ＥＳ≦２Ｍ１であるか）が判別される。補正後の露光エネルギーＥがこの範囲内であれば、計算（補正）された露光エネルギーＥを着工（次のロットの半導体基板に対する露光処理）に使用する（ステップＳ１９）。その後、補正カウンタ数Ｎをクリアして１に戻す（ステップＳ２０）。補正後の露光エネルギーＥが上記範囲外であれば、エラー表示する（ステップ２３）。ここでエラーが表示された場合は、パラメータの設定にミスがあった可能性があるので、設定したパラメータが問題ないか調べ、必要であれば設定し直す。
【００４４】
それから、更に次のロットの半導体基板に対する露光エネルギーを決めるために、ステップ４に戻り、上記ステップを繰り返す。このようにして、照射する露光エネルギーを必要に応じて補正しながら、各ロットの半導体基板上のレジスト膜に順次露光処理を行う。
【００４５】
図１および図２のグラフからも分かるように、上記の露光エネルギーの制御方法では、データ数Ｎ１（ここでは３ロット）毎に、露光エネルギーを補正しているが、レジストパターンの寸法Ｗ（の平均値Ｗｍ）とターゲット寸法ＷＴのずれが設定値Ｒ２の範囲外であれば大きな補正量α１で露光エネルギーを補正し、レジストパターンの寸法Ｗ（の平均値Ｗｍ）とターゲット寸法ＷＴのずれが設定値Ｒ２の範囲内に入れば、小さな補正量α２で露光エネルギーを補正し、レジストパターンの寸法Ｗ（の平均値Ｗｍ）とターゲット寸法ＷＴのずれが更に設定値Ｒ１の範囲内に入れば、露光中心値ＥＣを登録して露光マージンのインターロック機能をスタートさせている。このため、レジストパターンの寸法Ｗのターゲット寸法ＷＴへの収束性が早くなり、レジストパターンの寸法Ｗの微調整も可能となる。
【００４６】
なお、本実施の形態では、２つの露光エネルギーの補正値α１およびα２を設定して露光エネルギーを補正しているが、露光エネルギーの補正値を３つ以上設定し、形成されたレジストパターンの寸法がターゲット寸法から大きくずれている場合は、最も大きな補正値で露光エネルギーを補正し、形成されたレジストパターンの寸法がターゲット寸法に近づくにつれて、徐々に小さな補正値で露光エネルギーを補正することもできる。
【００４７】
図５は、レジストパターンの寸法Ｗのばらつきが大きな場合の寸法データを示すグラフである。図５のグラフの横軸は、露光が行われた半導体基板のロット番号（ロットＮＯ．）に対応する。図５のグラフの縦軸は、図２のグラフの縦軸と同様に、各ロット番号の半導体基板に形成されたレジストパターンの寸法Ｗに対応する。なお、図５の場合、本実施の形態の露光エネルギーの制御は行わず、照射する露光エネルギーを一定にした場合のデータである。
【００４８】
図５のようにレジストパターンの寸法Ｗのばらつきが大きい場合、露光エネルギーの自動制御を行うと、かえって規格外のレジストパターンが形成され、不良品を作ってしまう恐れがある。例えば、図５のグラフにおいて、最初の３ロット（ロットＮＯ．１〜３）のレジストパターン寸法Ｗから平均値Ｗｍを求め、露光エネルギーを補正したとすると、次のロット（ロットＮＯ．４）のレジストパターンの寸法Ｗは、補正を行わなかった場合よりも小さくなり、規格外（本体規格外）となってしまう恐れがある。本実施の形態では、上述のように、Ｃｐ値によりばらつきが大きいかどうかの判断を行い（ステップＳ６に対応）、Ｃｐ値がＣｐ０値より小さければ、すなわち、図５のようにレジストパターンの寸法Ｗのばらつきまたは変動が大きければ、露光エネルギーの自動補正を行わずに露光処理を行う。これにより、半導体装置の製造歩留まりを向上できる。
【００４９】
図６は、露光中心値ＥＣと露光量マージンＭ１の設定によるインターロック機能を説明するためのグラフである。図６のグラフの横軸は、露光が行われた半導体基板のロット番号（ロットＮＯ．）に対応する。図６のグラフの縦軸は、各ロットの半導体基板に形成されたレジストパターンの寸法Ｗおよび各ロットの半導体基板に照射された露光エネルギーに対応する。図６のグラフ中の白三角が、本実施の形態の露光エネルギーの制御（補正）を行いながら半導体基板に照射した露光エネルギーに対応し、図６のグラフ中の白丸が、それにより形成されたレジストパターンの寸法Ｗに対応する。また、図６のグラフ中の黒丸は、本実施の形態の露光エネルギーの制御（補正）を行わなかった場合（露光エネルギー一定の場合）に形成されるレジストパターンの寸法Ｗに対応する。
【００５０】
図６に示されるように、露光エネルギーを一定にしたときに、レジストパターン寸法Ｗがドリフトする（一定方向にずれる）場合がある（図６のグラフの黒丸）。これは、プロセスまたは半導体製造装置に起因したドリフト現象である可能性がある。このような現象が生じた場合は、根本的な原因を調べて対策する必要がある。しかしながら、露光エネルギーの制御を継続した場合、図６に示されるように、露光エネルギーが補正される（露光エネルギーがドリフトする）ことにより、レジストパターンの寸法Ｗがドリフトすることなくターゲット寸法ＷＴ近傍に収束したままとなり、プロセスまたは半導体製造装置に起因した上記現象に気づかない恐れがある。しかしながら、本実施の形態では、上述のように、露光中心値値ＥＣと露光量マージンＭ１の設定によるインターロック機能を付加し、ステップＳ１８において補正後の露光エネルギーが、露光中心値ＥＣから変更露光量マージンＭ１以上ずれたときは（例えば５％以上ずれたときは）、エラー表示する。このため、半導体製造装置に起因したレジストパターンの寸法Ｗのドリフト現象が生じている可能性を検知し、原因を調べ対策することが可能となる。
【００５１】
本実施の形態では、補正値α１を発散しない程度の大きな値に設定し、補正値α２をレジストパターンの寸法の微調整が可能な比較的小さな値に設定し（α１＞α２）、それによって、形成されたレジストパターンの寸法とターゲット寸法とのずれが（設定値Ｒ２よりも）大きい場合は、露光エネルギーの補正値（補正割合または補正量）を大きくし、形成されたレジストパターンの寸法とターゲット寸法とのずれが（設定値Ｒ２よりも）小さい場合は、露光エネルギーの補正値（補正割合または補正量）を小さくする。このため、レジストパターンの寸法のターゲット寸法への収束性が早くなり、レジストパターンの寸法の微調整も可能となる。従って、レジストパターンの寸法精度を高めることができる。所定の規格内のレジストパターンを安定的に製造することもできる。これにより、高精度の回路パターンを有する半導体装置を安定して形成することができ、半導体装置の信頼性を向上し、製造歩留まりを低減できる。また、半導体装置の製造時間も短縮できる。また、例えば少量多品種の半導体装置を量産している製造ラインでも、設定パラメータの変更が少なくてすむので、量産化に適した半導体装置の製造工程を実現できる。
【００５２】
また、レジストパターンの寸法データを１点で判定した場合、設定したしきい値内のばらつき外乱を拾ってしまい、正しい補正ができないおそれがある。本実施の形態では、レジストパターンの寸法Ｗの平均値Ｗｍを求めるためのデータ数Ｎ１を用い、Ｎ１個のデータ数（ロット数）の平均により補正を判定するので、外乱による影響を抑制できる。
【００５３】
また、一度補正を行った後、補正カウンタを用いて補正が十分かどうかを判断するロジックを入れたことにより、精度の高い露光エネルギー量の制御が可能となる。
【００５４】
また、レジストパターンの寸法Ｗのばらつきを、Ｃｐ値を計算することにより判定し、ばらつきの程度により補正を行うか行わないかを判断するので、レジストパターンの寸法Ｗが発散してしまうのを抑制することができる。
【００５５】
また、露光中心値ＥＣを設定し、マージンをもたせることで、プロセスまたは半導体製造装置に起因したレジストパターンの寸法Ｗのドリフト現象を検出することができる。また、露光中心値ＥＣを設定し、マージンをもたせることで、パラメータの設定ミスを検出することができる。
【００５６】
次に、上記露光エネルギーの制御方法を用いたフォトリソグラフィ工程を使用して半導体装置を製造する工程について説明する。図７は、本発明の一実施の形態である半導体装置、例えばＣＭＩＳＦＥＴ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、の製造工程中の要部断面図である。ここでは、１枚の半導体基板（半導体ウエハ）に半導体素子を形成して半導体装置を製造する場合について説明するが、他の半導体基板についても同様にして半導体素子を形成し、半導体装置を製造することができる。
【００５７】
まず、図７に示すように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）１の主面に素子分離領域２が形成される。素子分離領域２は酸化シリコンなどからなり、例えばＳＴＩ（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）法またはＬＯＣＯＳ（Ｌｏｃａｌ　Ｏｘｉｄｉｚａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ　）法などにより形成される。
【００５８】
次に、半導体基板１の主面から所定の深さに渡ってｐ型ウエル３およびｎ型ウエル４が形成される。ｐ型ウエル３は、例えばホウ素などの不純物をイオン注入することなどによって形成され、ｎ型ウエル４は、例えばリンなどの不純物をイオン注入することなどによって形成される。
【００５９】
次に、ｐ型ウエル３およびｎ型ウエル４の表面にゲート絶縁膜５が形成される。ゲート絶縁膜５は、例えば薄い酸化シリコン膜などからなり、例えば熱酸化法などによって形成することができる。
【００６０】
次に、ｐ型ウエル３およびｎ型ウエル４のゲート絶縁膜５上にゲート電極６が形成される。ゲート電極６は、例えば、ゲート絶縁膜５上に低抵抗の多結晶シリコン膜とチタンシリサイド（ＴｉＳｉｘ）層またはコバルトシリサイド（ＣｏＳｉｘ）層とを積層し、フォトリソグラフィ法およびエッチング法を用いてパターン化することにより形成することができる。
【００６１】
次に、ｐ型ウエル３のゲート電極６の両側の領域にリンなどの不純物をイオン注入することにより、ｎ−型の半導体領域７ａが形成され、ｎ型ウエル４のゲート電極６の両側の領域にホウ素などの不純物をイオン注入することにより、ｐ−型の半導体領域８ａが形成される。
【００６２】
次に、ゲート電極６の側壁上には、例えば酸化シリコンなどからなる側壁スペーサまたはサイドウォール９が形成される。サイドウォール９の形成後、ｎ＋型の半導体領域７ｂ（ソース、ドレイン）が、例えば、ｐ型ウエル３のゲート電極６及びサイドウォール９の両側の領域にリンなどの不純物をイオン注入することにより形成され、ｐ＋型の半導体領域８ｂ（ソース、ドレイン）が、例えば、ｎ型ウエル４のゲート電極６及びサイドウォール９の両側の領域にホウ素などの不純物をイオン注入することにより形成される。ｎ＋型の半導体領域７ｂは、ｎ−型の半導体領域７ａよりも不純物濃度が高く、ｐ＋型の半導体領域８ｂは、ｐ−型の半導体領域８ａよりも不純物濃度が高い。
【００６３】
これにより、ｎチャネル型のＭＩＳＦＥＴ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）１０とｐチャネル型のＭＩＳＦＥＴ１１とが形成される。
【００６４】
次に、半導体基板１上には、ゲート電極６およびサイドウォール９を覆うように、絶縁膜１２が形成される。絶縁膜１２は、例えばゲート電極８間の狭いスペースを埋め込み可能なリフロー性の高い絶縁膜、例えばＢＰＳＧ（Ｂｏｒｏｎ−ｄｏｐｅｄ　Ｐｈｏｓｐｈｏ　Ｓｉｌｉｃａｔｅ　Ｇｌａｓｓ）膜などからなる。
【００６５】
それから、絶縁膜１２には、フォトリソグラフィ法およびエッチング法を用いてコンタクトホール１３が形成され、コンタクトホール１３の底部で、半導体基板１の主面の一部、例えばｎ＋型の半導体領域７ｂおよびｐ＋型の半導体領域８ｂの一部、やゲート電極６の一部などが露出される。
【００６６】
コンタクトホール１３の形成工程では、絶縁膜１２上にレジスト膜を形成し、レジスト膜を露光し現像してレジスト膜をパターン化し、形成されたレジストパターンをエッチングマスクとして絶縁膜１２をエッチングすることによってコンタクトホール１３が形成される。この際、上記の制御方法を用いて露光エネルギーを調整してレジストパターンの寸法制御を行うことが好ましい。これにより、コンタクトホール１３の寸法精度が向上する。
【００６７】
次に、コンタクトホール１３内に、タングステン（Ｗ）などからなるプラグ１４が形成される。プラグ１４は、例えば、コンタクトホール１３の内部を含む絶縁膜１２上にバリア膜として例えば窒化チタン膜１４ａを形成した後、タングステン膜をＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法によって窒化チタン膜１４ａ上にコンタクトホール１３を埋めるように形成し、絶縁膜１２上の不要なタングステン膜および窒化チタン膜１４ａをＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）法またはエッチバック法などによって除去することにより形成される。
【００６８】
次に、プラグ１４が埋め込まれた絶縁膜１２上に、第１層配線として例えばタングステンなどからなる配線（配線パターン）１５が形成される。配線１５は、絶縁膜１２上にタングステン膜などを形成し、フォトリソグラフィ法およびエッチング法によってパターン化することにより形成することができる。配線１５は、プラグ１４を介してｎチャネル型ＭＩＳＦＥＴ１０およびｐチャネル型ＭＩＳＦＥＴ１１のソース・ドレイン用の半導体領域７ｂおよび８ｂやゲート電極６と電気的に接続されている。配線１５は、タングステンに限定されず種々変更可能であり、例えばアルミニウム（Ａｌ）またはアルミニウム合金などの単体膜あるいはこれらの単体膜の上下層の少なくとも一方にチタン（Ｔｉ）や窒化チタン（ＴｉＮ）などのような金属膜を形成した積層金属膜としても良い。
【００６９】
次に、絶縁膜１２上に、配線１５を覆うように、絶縁膜１６が形成される。その後、コンタクトホール１３と同様にして、絶縁膜１６に配線１５の一部を露出するビア又はスルーホール１７が形成され、プラグ１４や配線１５と同様にして、スルーホール１７を埋めるプラグ１８や、プラグ１８を介して配線１５に電気的に接続する第２層配線としての配線１９が形成される。そして、絶縁膜１６上に、配線１９を覆うように、絶縁膜２０が形成される。
【００７０】
その後、図示は省略するが、スルーホール１７と同様にして、絶縁膜２０に配線１９の一部を露出するビア又はスルーホールが形成され、プラグ１８や配線１９と同様にして、スルーホールを埋めるプラグや、プラグを介して配線１９に電気的に接続する上層配線などが、必要に応じて形成される。
【００７１】
このような半導体装置の製造工程には、特に記述しなかったフォトリソグラフィ工程を含めて、多数のフォトリソグラフィ工程が含まれている。このフォトリソグラフィ工程においては、半導体基板（半導体ウエハ）に照射する露光エネルギーを、上記露光エネルギーの制御方法に従って補正しながら、各半導体基板上に所望の寸法のレジストパターンを的確に形成する。フォトリソグラフィ工程の全てについて上記露光エネルギーの制御方法を適用することもできるが、全フォトリソグラフィ工程のうちの任意の工程（単数または複数）についてだけ上記露光エネルギーの制御方法を適用してもよい。また、ホール系のレジストパターンを形成するフォトリソグラフィ工程、例えばコンタクトホールまたはスルーホールの形成のためのフォトリソグラフィ工程に対して上記露光エネルギーの制御方法を適用すれば特に効果が大きいが、配線パターンなどを形成するためのフォトリソグラフィ工程などに上記露光エネルギーの制御方法を適用しても有効である。
【００７２】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００７３】
前記実施の形態では、ＣＭＩＳＦＥＴを有する半導体装置の製造工程について説明したが、本発明は、これに限定されるものではなく、フォトリソグラフィ工程を有する種々の半導体装置の製造工程に適用することができる。
【００７４】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００７５】
形成されたレジストパターンの寸法が目標寸法から大きくずれている場合は、補正する露光エネルギーの量または割合を大きくし、形成されたレジストパターンの寸法が目標寸法に近づいてからは、補正する露光エネルギーの量または割合を小さくすることにより、所定の規格内の寸法のレジストパターンを安定して製造することができる。
【図面の簡単な説明】
【図１】本実施の一実施の形態である半導体装置の製造工程における、半導体基板上のレジスト膜を露光する際の露光エネルギーの制御方法を説明するためのグラフである。
【図２】図１に示される露光エネルギーの照射によって形成されたレジストパターンの寸法を示すグラフである。
【図３】本実施の一実施の形態である半導体装置の製造工程における、露光エネルギーの制御方法を説明するためのフローチャートである。
【図４】本実施の一実施の形態である半導体装置の製造工程における、露光エネルギーの制御方法を説明するためのフローチャートである。
【図５】レジストパターンの寸法のばらつきが大きな場合の寸法データを示すグラフである。
【図６】露光中心値と露光量マージンの設定によるインターロック機能を説明するためのグラフである。
【図７】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【符号の説明】
１　半導体基板
２　素子分離領域
３　ｐ型ウエル
４　ｎ型ウエル
５　ゲート絶縁膜
６　ゲート電極
７ａ　ｎ−型の半導体領域
７ｂ　ｎ＋型の半導体領域
８ａ　ｐ−型の半導体領域
８ｂ　ｐ＋型の半導体領域
９　サイドウォール
１０　ｎチャネル型のＭＩＳＦＥＴ
１１　ｐチャネル型のＭＩＳＦＥＴ
１２　絶縁膜
１３　コンタクトホール
１４　プラグ
１４ａ　窒化チタン膜
１５　配線
１６　絶縁膜
１７　スルーホール
１８　プラグ
１９　配線
２０　絶縁膜
Ｗ　レジストパターンの寸法
ＷＴ　レジストパターンのターゲット寸法
Ｗｍ　レジストパターンの寸法の平均値
Ｒ１　設定値（不感帯領域）
Ｒ２　設定値（先行規格）
Ｒ３　設定値（本体規格）
Ｒ４　しきい値
α１　補正値
α２　補正値
Ｎ１　データ数
Ｎ２　データ数
Ｍ１　変更露光量マージン
ＥＣ　露光中心値
【図１】
2004071924.tif 000003
【図２】
2004071924.tif 000004
【図３】
2004071924.tif 000005
【図４】
2004071924.tif 000006
【図５】
2004071924.tif 000007
【図６】
2004071924.tif 000008
【図７】
2004071924.tif 000009