(57)【要約】【課題】低耐圧のトランジスタで構成される集積回路を用いて駆動電圧（Ｖｏｐ）の高い半導体レーザを駆動しようとするとトランジスタの劣化を招く。【解決手段】電流変調回路と、電流変調回路を動作させる第１の電源と、電流変調回路の出力電流を増幅してレーザ駆動電流を生成し、前記レーザ駆動電流を半導体レーザに供給する電流駆動回路と、電流駆動回路と半導体レーザとを動作させるための第２の電源から構成されるレーザ駆動回路において、電流駆動回路と半導体レーザとが接続されたノード（Ｎ１）にはダイオードにより構成されるクリップ回路が接続されノードＮ１の電位の動作範囲が制限される。このために電流駆動回路を構成するトランジスタに印加される電圧は耐圧を超過せずトランジスタの劣化を防ぐことができるのと同時に、サージが発生した場合においてもレーザを保護することができる。よって信頼性が高いレーザ駆動回路を提供できる。【選択図】  図３
2004311873.tif 000002
【特許請求の範囲】
【請求項１】
半導体レーザと、
設定電流値に応じた電流を変調して流出する電流変調手段と、
前記電流変調手段を動作させるための第１の電源と、
前記電流変調手段からの流出電流を増幅してレーザ駆動電流を生成し、前記レーザ駆動電流を前記半導体レーザに供給する流入型電流駆動手段と、
前記半導体レーザと前記流入型電流駆動手段とを動作させるための第２の電源とから構成されるレーザ駆動回路であって、
前記半導体レーザと前記流入型電流駆動手段とが接続されるノードと、前記第１の電源との間に、第１の保護ダイオードを挿入することにより、前記ノードの電位が所望の上限値を超えないように制限されたことを特徴とするレーザ駆動回路。
【請求項２】
さらに前記ノードとアースとの間に第２の保護ダイオードを挿入することにより、前記ノードの電位が所望の下限値より降下しないように制限されたことを特徴とする請求項１に記載のレーザ駆動回路。
【請求項３】
前記ノードと前記第１の電源との間には、前記第１の保護ダイオードに加えて、抵抗を直列に挿入することにより、前記流入型電流駆動手段が前記半導体レーザに電流を供給しないときに生ずる前記半導体レーザへのアイドリング電流の量を制限したことを特徴とする請求項１または２に記載のレーザ駆動回路。
【請求項４】
前記抵抗の抵抗値は、２ｋΩ以上２０ｋΩ以下とすることを特徴とする請求項３に記載のレーザ駆動回路。
【請求項５】
半導体レーザと、
設定電流値に応じた電流を変調して流入する電流変調手段と、
前記電流変調手段を動作させるための第１の電源と、
前記電流変調手段への流入電流を増幅してレーザ駆動電流を生成し、前記レーザ駆動電流を前記半導体レーザに供給する流出型電流駆動手段と、
前記流出型電流駆動手段と前記半導体レーザとを動作させるための第２の電源とから構成されるレーザ駆動回路であって、
前記半導体レーザと前記流出型電流駆動手段とが接続されるノードと、前記第１の電源との間に、第１の保護ダイオードを挿入することにより、前記ノードの電位が所望の下限値よりも降下しないように制限したことを特徴とするレーザ駆動回路。
【請求項６】
さらに前記ノードと前記第２の電源との間に、第２の保護ダイオードを挿入することにより、前記ノードの電位が所望の上限値を超えないように制限したことを特徴とする請求項５に記載のレーザ駆動回路。
【請求項７】
前記ノードと前記第１の電源との間には、前記第１の保護ダイオードに加えて、抵抗を直列に挿入することにより、前記流出型電流駆動手段が前記半導体レーザに電流を供給しないときに生ずる前記半導体レーザへのアイドリング電流の量を制限したことを特徴とする請求項５または６に記載のレーザ駆動回路。
【請求項８】
前記抵抗の抵抗値は、５ｋΩ以上２０ｋΩ以下とすることを特徴とする請求項７に記載のレーザ駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、レーザ駆動回路に関するものである。
【０００２】
【従来の技術】
近年、コンピュータの補助記憶装置や、民生用ビデオレコーダなどの分野において、書き換え可能型の光ディスク装置の需要が高まってきている。光ディスクに記録マークを形成するために、一般に半導体レーザ光源が用いられている。良好な記録マークを形成するためには、半導体レーザをマルチパルス発光させる必要がある。半導体レーザをマルチパルス発光させるレーザ駆動回路として、図４に示すような構成のレーザ駆動回路が用いられている（例えば特許文献１参照）。
【０００３】
このレーザ駆動回路では、電流設定回路１０からの設定電流Ｉ１１によって流入型電流源１１の流入電流Ｉｂおよび流出型電流源１２への設定電流Ｉ１３が設定される。流出型電流源１２の流出電流Ｉａは、設定電流Ｉ１３によって設定される。差動型電流スイッチ１３のトランジスタ１３Ａ、１３Ｂのベースには、互いに反転した記録信号が印加される。
【０００４】
レーザ１４をオンにするときには、信号ＳＤ１をＬレベル、信号ＳＤ２をＨレベルにする。これにより、ＮＰＮトランジスタ１３Ａはオフになり、ＮＰＮトランジスタ１３Ｂはオンになる。ＮＰＮトランジスタ１３Ａを流れる電流Ｉ１５Ａは０になる。これにより、電流増幅回路２０へ供給される電流Ｉ１０は流出電流Ｉａとなる。電流増幅回路２０のカレントミラー回路のミラー比倍した電流Ｉ１７がレーザに供給される。
【０００５】
レーザ１４をオフにするときには、信号ＳＤ１をＨレベル、信号ＳＤ２をＬレベルにする。これにより、ＮＰＮトランジスタ１３Ａはオンになり、ＮＰＮトランジスタ１３Ｂはオフになる。流出電流Ｉａのすべてがトランジスタ１３Ａを流れる電流Ｉ１５Ａとなる。この結果、電流増幅回路２０へ供給される電流Ｉ１０は０になり、レーザ１４はオフになる。
【０００６】
このレーザ駆動装置では、電流増幅回路２０を設けているため、流出電流Ｉａおよび流入電流Ｉｂの値は、レーザ電流Ｉ１７の値よりも小さい。したがって、光ディスクへの書き込み時のようにレーザ１４に供給するレーザ電流Ｉ１７が増加した場合であっても、電流設定回路１０、流入型電流源１１、流出型電流源１２、差動型電流スイッチ１３による消費電力の増加を抑制することができる。
【０００７】
さらに、特許文献１においては、図５に示すように、ＮＰＮトランジスタをＮチャンネルＭＯＳトランジスタに置き換え、ＰＮＰトランジスタをＰチャンネルＭＯＳトランジスタに置き換えた構成のレーザ駆動回路も提案されている。一般には、バイポーラトランジスタを用いるよりＭＯＳトランジスタを用いたほうが消費電力の増加を抑制することができる。
【０００８】
【特許文献１】
特開２００１−１５６３８５号公報
【０００９】
【発明が解決しようとする課題】
半導体レーザの駆動電圧（Ｖｏｐ）は、短波長で発振する半導体レーザ素子ほど上昇する。例えばここでは、駆動電圧（Ｖｏｐ）が４．０［Ｖ］〜６．５［Ｖ］であるものを想定する。
【００１０】
このような駆動電圧（Ｖｏｐ）が高いレーザを、図５に示したような従来の技術におけるレーザ駆動回路を用いて駆動する場合、電流増幅回路のＭＯＳトランジスタの動作最適点を得るため、ドレイン電圧Ｖｄを２［Ｖ］以上確保する必要がある。したがって、電源電圧ＶｃｃをＶｏｐとＶｄの和以上に設定する必要があり、実質最大９［Ｖ］程度に設定する必要がある。
【００１１】
しかしながら、集積回路で一般に使用されているＭＯＳトランジスタの耐圧は７［Ｖ］以下であることが多い。レーザを発光させない場合、すなわちレーザに電流を供給しない場合、ＭＯＳトランジスタのドレイン−ソース間にＶｃｃ−ＧＮＤ間の電圧、ここでは９［Ｖ］が印加されることになり、最悪ＭＯＳトランジスタを破損する可能性がある。
【００１２】
本発明は、上述の課題を解決するものであり、駆動電圧（Ｖｏｐ）が高いレーザを駆動するために電源電圧をトランジスタの耐圧より高い電圧に設定する際にも、トランジスタに印加される電圧を耐圧以下に抑え、トランジスタが劣化することのないレーザ駆動回路を提供するものである。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明のレーザ駆動回路は、半導体レーザと、設定電流値に応じた電流を変調して流出する電流変調手段と、前記電流変調手段を動作させるための第１の電源と、前記電流変調手段からの流出電流を増幅してレーザ駆動電流を生成し、前記レーザ駆動電流を前記半導体レーザに供給する流入型電流駆動手段と、前記半導体レーザと前記流入型電流駆動手段とを動作させるための第２の電源とから構成されるレーザ駆動回路であって、前記半導体レーザと前記流入型電流駆動手段とが接続されるノードと、前記第１の電源との間に、第１の保護ダイオードを挿入することにより、前記ノードの電位が所望の上限値を超えないように制限されたことを特徴とする。
【００１４】
さらに、前記ノードとアースとの間に第２の保護ダイオードを挿入することにより、前記ノードの電位が所望の下限値より降下しないように制限されたことを特徴とする。
【００１５】
さらに、前記ノードと前記第１の電源との間には、前記第１の保護ダイオードに加えて、抵抗を直列に挿入することにより、前記流入型電流駆動手段が前記半導体レーザに電流を供給しないときに生ずる前記半導体レーザへのアイドリング電流の量を制限したことを特徴とする。
【００１６】
また、本発明のレーザ駆動回路は、半導体レーザと、設定電流値に応じた電流を変調して流入する電流変調手段と、前記電流変調手段を動作させるための第１の電源と、前記電流変調手段への流入電流を増幅してレーザ駆動電流を生成し、前記レーザ駆動電流を前記半導体レーザに供給する流出型電流駆動手段と、前記流出型電流駆動手段と前記半導体レーザとを動作させるための第２の電源とから構成されるレーザ駆動回路であって、前記半導体レーザと前記流出型電流駆動手段とが接続されるノードと、前記第１の電源との間に、第１の保護ダイオードを挿入することにより、前記ノードの電位が所望の下限値よりも降下しないように制限したことを特徴とする。
【００１７】
さらに、前記ノードと前記第２の電源との間に、第２の保護ダイオードを挿入することにより、前記ノードの電位が所望の上限値を超えないように制限したことを特徴とする。
【００１８】
さらに、前記ノードと前記第１の電源との間には、前記第１の保護ダイオードに加えて、抵抗を直列に挿入することにより、前記流出型電流駆動手段が前記半導体レーザに電流を供給しないときに生ずる前記半導体レーザへのアイドリング電流の量を制限したことを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の好ましい実施の形態について図を用いて説明する。
【００２０】
（実施の形態１）
図１は本発明の実施の形態１におけるレーザ駆動回路の構成を示す図である。
リード電流源１０１は、入力される電流ＩｉｎＲＤに等しい電流を流出する電流源である。リード変調信号がＨｉになるとスイッチ１１１がオンになり、スイッチ１１１から電流駆動回路１２０へ流出する電流ＩｒｄはＩｉｎＲＤに等しくなる。また、リード変調信号がＬｏになるとスイッチ１１１がオフになり、スイッチ１１１から電流駆動回路１２０へ流出する電流Ｉｒｄはゼロとなる。
【００２１】
バイアス電流源１０２は、入力される電流ＩｉｎＢＳに等しい電流を流出する電流源である。バイアス変調信号がＨｉになるとスイッチ１１２がオンになり、スイッチ１１２から電流駆動回路１２０へ流出する電流ＩｂｓはＩｉｎＢＳに等しくなる。また、バイアス変調信号がＬｏになるとスイッチ１１２がオフになり、スイッチ１１１から電流駆動回路１２０へ流出する電流Ｉｂｓはゼロとなる。
【００２２】
ピーク電流源１０３は、入力される電流ＩｉｎＰＫに等しい電流を流出する電流源である。ピーク変調信号がＨｉになるとスイッチ１１３がオンになり、スイッチ１１３から電流駆動回路１２０へ流出する電流ＩｐｋはＩｉｎＰＫに等しくなる。また、ピーク変調信号がＬｏになるとスイッチ１１３がオフになり、スイッチ１１３から電流駆動回路１２０へ流出する電流Ｉｐｋはゼロとなる。
【００２３】
電流駆動回路１２０は、電流ＩｒｄとＩｂｓとＩｐｋとを加算した電流を１０倍に増幅して半導体レーザ１４０に供給する、流入型の電流源であり、ＮチャンネルＭＯＳトランジスタ１２１、１２２と抵抗１２３、１２４とから構成されている。
【００２４】
半導体レーザ１４０の駆動電圧（Ｖｏｐ）は、短波長で発振する半導体レーザ素子ほど上昇する。例えばここでは、駆動電圧（Ｖｏｐ）が４．０［Ｖ］〜６．５［Ｖ］であるものを想定する。このようなレーザを駆動することを想定した場合、電流駆動回路１２０のＮチャンネルＭＯＳトランジスタ１２２の動作最適点を得るため、ドレイン電圧を２［Ｖ］以上確保しなければならない。したがって、ここでは半導体レーザのアノードに接続される電源１３１の電圧Ｖｃｃ２を９［Ｖ］に設定するものとする（ただし、すべての回路ブロックの電源電圧を９［Ｖ］にする必要はない。リード電流源１０１、バイアス電流源１０２、ボトム電流源１０３、スイッチ１１１、スイッチ１１２、スイッチ１１３などの回路ブロックの電源１３０の電圧Ｖｃｃ１は５［Ｖ］に設定すればよい。このほうが消費電力を抑制することができる。）。
【００２５】
以上のような構成により、図２に示すような半導体レーザのパルス発光を実現する。
【００２６】
クリップ回路１５０は、半導体レーザ１４０のカソードと、電流駆動回路１２０のＮチャンネルＭＯＳトランジスタ１２２のドレインとが接続されるノードＮ１の電位の動作範囲を制限する回路である。このノードＮ１と電源１３０との間に保護ダイオード１５１と、抵抗値１０ｋΩの抵抗１５２とが直列に挿入される。また、このノードＮ１とＧＮＤとの間に保護ダイオード１５３が直列に挿入される。
【００２７】
このクリップ回路１５０の目的は２つある。まず、このクリップ回路１５０は半導体レーザ１４０のカソード端子（ノードＮ１）にサージが発生したときに半導体レーザ１４０を保護することを目的としている。ノードＮ１の電位が上昇して電源１３０の電位Ｖｃｃ１に０．７［Ｖ］を加算した値（この場合５．７［Ｖ］）に到達すると保護ダイオード１５１がオンして、ノードＮ１から電源１３０に向かって電流が流れ、ノードＮ１の電位は５．７［Ｖ］より上昇しない。よって半導体レーザ１４０に過大な電流が流れることはない。また、ノードＮ１の電位が降下してＧＮＤ電位から０．７［Ｖ］を差し引いた値（この場合―０．７［Ｖ］）に到達すると、保護ダイオード１５３がオンして、ＧＮＤからノードＮ１に向かって電流が流れ、ノードＮ１の電位は―０．７［Ｖ］より降下しない。よって半導体レーザ１４０に過大な電流が流れることはない。以上のような動作により、ノードＮ１にサージが発生した場合においても、半導体レーザ１４０に過大な電流が流れることはなく、半導体レーザ１４０を保護することができる。
【００２８】
このクリップ回路１５０のもうひとつの目的は、電流駆動回路１２０が半導体レーザ１４０に電流を供給しない場合においても、ノードＮ１の電位をクリップすることにより、ＮチャンネルＭＯＳトランジスタ１２２に印加される電圧が耐圧を超えないようにすることである。以下この目的について詳細に述べる。
【００２９】
前記クリップ回路１５０が接続されない場合を想定すると、レーザを発光させないとき、すなわち電流駆動回路１２０が半導体レーザに電流を供給しない場合には、半導体レーザ１４０のカソード電位はＶｃｃ２の９［Ｖ］に等しくなり、よってＮチャンネルＭＯＳトランジスタ１２２のドレイン−ソース間には９［Ｖ］の電圧が印加される。一方、集積回路で一般に使用されているＮチャンネルＭＯＳトランジスタのドレイン−ソース間電圧の耐圧は７［Ｖ］以下であることが多い。したがって、ＮチャンネルＭＯＳトランジスタ１２２に印加される電圧は耐圧をオーバーし、ＮチャンネルＭＯＳトランジスタ１２２は最悪の場合破損する。
【００３０】
そこで本発明において、ノードＮ１と電源１３０との間に保護ダイオード１５１が挿入される構成とすれば、電流駆動回路１２０が半導体レーザ１４０に電流を供給しない場合に、ノードＮ１の電位が電源１３０の電位Ｖｃｃ１に０．７［Ｖ］を加算した値（この場合５．７［Ｖ］）にクリップされるので、ＮチャンネルＭＯＳトランジスタ１２２に印加される電圧は耐圧をオーバーすることがない。
【００３１】
ここで、抵抗１５２は、保護ダイオード１５１と直列に挿入される。これは、ノードＮ１と電源１３０との間のインピーダンスを大きくすることにより、電流駆動回路１２０が半導体レーザ１４０に電流を供給しない場合に、半導体レーザ１４０に流れるアイドリング電流を極力小さくすることを目的としている。抵抗１５２の両端に印加される電圧をＶｒとし、保護ダイオード１５１がオンする電圧をＶｄｉとし、半導体レーザ１４０のバンドギャップ電圧をＶｂとすると、電流駆動回路１２０が半導体レーザ１４０に電流を供給しない場合に、抵抗１５２の両端に印加される電圧Ｖｒは
Ｖｒ  ＝  （Ｖｃｃ２―Ｖｃｃ１）―（Ｖｂ＋Ｖｄｉ）
となる。ここで
Ｖｃｃ２  ＝  ９［Ｖ］
Ｖｃｃ１  ＝  ５［Ｖ］
Ｖｄｉ    ＝  ０．７［Ｖ］
Ｖｂ      ＝  ３．１［Ｖ］
と想定すると
Ｖｒ  ＝  ０．２［Ｖ］
となる。したがって、抵抗１５２を流れる電流をＩｒとし、抵抗１５２の抵抗値をＲとすると
Ｉｒ  ＝  Ｖｒ／Ｒ  ＝  ２０［μＡ］
となる。半導体レーザ１４０に流れるアイドリング電流もこのＩｒに等しく、２０［μＡ］となって十分小さくすることができる。
【００３２】
なお、抵抗１５２が挿入される場合、保護ダイオード１５１のみが挿入される場合に比べて、ノードＮ１の電位がＩｒとＲとの積（この場合０．２［Ｖ］）だけ上昇し、ノードＮ１の電位は５．９［Ｖ］となるが、この場合でも、ＮチャンネルＭＯＳトランジスタ１２２に印加される電圧は耐圧をオーバーすることがない。
【００３３】
また、電流駆動回路１２０が半導体レーザ１４０に電流を供給する場合においては、半導体レーザ１４０の駆動電圧Ｖｏｐが少なくとも４［Ｖ］以上となるため、ノードＮ１の電位はＶｃｃ２からＶｏｐを差し引いた値である５［Ｖ］以下となる。したがって、保護ダイオード１５１のアノードとカソードの電位差が０［Ｖ］以下となり、保護ダイオード１５１が完全にオフする。したがって、電流駆動回路１２０からの供給電流がクリップ回路１５０へリークすることがなく、半導体レーザ１４０に所望の電流を供給することができる。
【００３４】
以上のような回路構成により、駆動電圧（Ｖｏｐ）の高い半導体レーザを駆動するために、半導体レーザと電流駆動回路とを動作させる電源の電圧を高く設定した場合においても、電流駆動回路と半導体レーザとが接続されるノードの電位の動作範囲を、クリップ回路により制限するので、電流駆動回路を構成するトランジスタに印加される電圧は耐圧をオーバーせず、トランジスタの劣化を防ぐことができるのと同時に、半導体レーザのカソード端子にサージが発生した場合においても半導体レーザを保護することができる。
【００３５】
また、電流駆動回路が半導体レーザに電流を供給する場合には、クリップ回路が完全に遮断するため、電流駆動回路からクリップ回路へ電流がリークすることがなく、所望の電流を半導体レーザに供給できる。
【００３６】
したがって、短波長の半導体レーザを組み込んだ本発明の実施の形態１のレーザ駆動回路を、例えば光ディスク装置のピックアップに搭載することにより、高密度光ディスクの記録及び再生が可能となる。
【００３７】
なお、本発明の実施の形態１では、クリップ回路に使用する抵抗の抵抗値を１０ｋΩとしているが、これには理由がある。半導体レーザに電流を供給しない場合に、この抵抗値が小さければ、レーザへのアイドリング電流が増加する。このアイドリング電流を１００［μＡ］以下に抑えるための抵抗値は、以下のように計算される。
【００３８】
抵抗１５２の両端に印加される電圧をＶｒとし、保護ダイオード１５１がオンする電圧をＶｄｉとし、半導体レーザ１４０のバンドギャップ電圧をＶｂとすると、抵抗１５２の両端に印加される電圧Ｖｒは
Ｖｒ  ＝  （Ｖｃｃ２―Ｖｃｃ１）―（Ｖｂ＋Ｖｄｉ）
となる。ここで
Ｖｃｃ２  ＝  ９［Ｖ］
Ｖｃｃ１  ＝  ５［Ｖ］
Ｖｄｉ    ＝  ０．７［Ｖ］
Ｖｂ      ＝  ３．１［Ｖ］
と想定すると
Ｖｒ  ＝  ０．２［Ｖ］
となる。したがって、アイドリング電流（＝抵抗１５２を流れる電流Ｉｒ）を１００［μＡ］以下に抑えるには、抵抗１５２の抵抗値Ｒは
Ｒ  ≧  Ｖｒ／Ｉｒ  ＝  ２ｋΩ
となり、抵抗１５２の抵抗値は２ｋΩとすることが必要である。一方、この抵抗を必要以上に大きくすると、抵抗の面積が大きくなり、この面積に比例した寄生容量が大きくなり、レーザのパルス発光波形を鈍らせることになり、十分な立ち上がり時間を得ることができない。したがって抵抗値は必要以上に大きくしないようがよい。よって抵抗値は２ｋΩから２０ｋΩの間にすることが好ましく、実質１０ｋΩとすることが好ましい。
【００３９】
（実施の形態２）
図３は本発明の実施の形態２におけるレーザ駆動回路の構成を示す図である。この回路構成は、電流駆動回路から電流を流出して半導体レーザに駆動電流を供給するタイプのレーザ駆動回路の構成である。
【００４０】
リード電流源２０１は、入力される電流ＩｉｎＲＤに等しい電流を流入する電流源である。スイッチ２１１はトランジスタ２１１Ａと２１１Ｂとの対から構成される差動型のスイッチである。トランジスタ２１１Ｂのベースにはリード変調信号が入力され、トランジスタ２１１Ａのベースには、インバータ２１４によりリード変調信号を反転した信号が入力される。したがってリード変調信号がＨｉになるとトランジスタ２１１Ｂがオンになり、電流駆動回路２２０からトランジスタ２１１Ｂへ流出する電流ＩｒｄはＩｉｎＲＤに等しくなる。また、リード変調信号がＬｏになるとトランジスタ２１１Ｂがオフになり、電流駆動回路２２０からトランジスタ２１１Ｂへ流出する電流Ｉｒｄはゼロとなる。
【００４１】
バイアス電流源２０２は、入力される電流ＩｉｎＢＳに等しい電流を流入する電流源である。スイッチ２１２はトランジスタ２１２Ａと２１２Ｂとの対から構成される差動型のスイッチである。トランジスタ２１２Ｂのベースにはバイアス変調信号が入力され、トランジスタ２１２Ａのベースには、インバータ２１５によりバイアス変調信号を反転した信号が入力される。したがってバイアス変調信号がＨｉになるとトランジスタ２１２Ｂがオンになり、電流駆動回路２２０からトランジスタ２１２Ｂへ流出する電流ＩｂｓはＩｉｎＢＳに等しくなる。また、バイアス変調信号がＬｏになるとトランジスタ２１２Ｂがオフになり、電流駆動回路２２０からトランジスタ２１２Ｂへ流出する電流Ｉｂｓはゼロとなる。
【００４２】
ピーク電流源２０３は、入力される電流ＩｉｎＰＫに等しい電流を流入する電流源である。スイッチ２１３はトランジスタ２１３Ａと２１３Ｂとの対から構成される差動型のスイッチである。トランジスタ２１３Ｂのベースにはピーク変調信号が入力され、トランジスタ２１３Ａのベースには、インバータ２１６によりピーク変調信号を反転した信号が入力される。したがってピーク変調信号がＨｉになるとトランジスタ２１３Ｂがオンになり、電流駆動回路２２０からトランジスタ２１３Ｂへ流出する電流ＩｐｋはＩｉｎＰＫに等しくなる。また、ピーク変調信号がＬｏになるとトランジスタ２１３Ｂがオフになり、電流駆動回路２２０からトランジスタ２１３Ｂへ流出する電流Ｉｐｋはゼロとなる。
【００４３】
電流駆動回路２２０は、電流ＩｒｄとＩｂｓとＩｐｋとを加算した電流を１０倍に増幅して半導体レーザ２４０に供給する、流出型の電流源であり、ＰチャンネルＭＯＳトランジスタ２２１、２２２と抵抗２２３、２２４とから構成されている。
【００４４】
半導体レーザ２４０の駆動電圧（Ｖｏｐ）は、短波長で発振する半導体レーザ素子ほど上昇する。例えばここでは、駆動電圧（Ｖｏｐ）が４．０［Ｖ］〜６．５［Ｖ］であるものを想定する。このようなレーザを駆動することを想定した場合、電流駆動回路２２０のＰチャンネルＭＯＳトランジスタ２２２の動作最適点を得るため、電流駆動回路２２０の電源２３１の電圧Ｖｃｃ２からドレイン電圧を２［Ｖ］以上降下させなければならない。したがって、電源２３１の電圧Ｖｃｃ２を９［Ｖ］に設定するものとする（ただし、すべての回路ブロックの電源電圧を９［Ｖ］にする必要はない。リード電流源２０１、バイアス電流源２０２、ピーク電流源２０３、スイッチ２１１、２１２、２１３や、インバータ２１４、２１５、２１６などの回路ブロックの電源２３０の電圧Ｖｃｃ１は５［Ｖ］に設定すればよい。このほうが消費電力を抑制することができる。）。
【００４５】
以上のような構成により、図２に示すように半導体レーザをパルス発光させることを実現する。
【００４６】
クリップ回路２５０は、半導体レーザ２４０のアノードと、電流駆動回路２２０のＰチャンネルＭＯＳトランジスタ２２２のドレインとが接続されるノードＮ１の電位の動作範囲を制限する回路である。このノードＮ１と電源２３０との間に保護ダイオード２５１、２５２と、抵抗値１０ｋΩの抵抗２５３とが直列に挿入される。また、このノードＮ１と電源２３１との間に保護ダイオード２５４が直列に挿入される。
【００４７】
このクリップ回路２５０の目的は２つある。まず、このクリップ回路２５０は半導体レーザ２４０のアノード端子（ノードＮ１）にサージが発生したときに半導体レーザ２４０を保護することを目的としている。ノードＮ１の電位が降下して電源２３０の電位Ｖｃｃ１から１．４［Ｖ］を差し引いた値（この場合３．６［Ｖ］）に到達すると保護ダイオード２５１と２５２とがオンして、電源２３０からノードＮ１に向かって電流が流れ、ノードＮ１の電位は３．６［Ｖ］より降下しない。よって半導体レーザ２４０に過大な電流が流れることはない。また、ノードＮ１の電位が上昇して電源２３１の電位Ｖｃｃ２に０．７［Ｖ］を加算した値（この場合９．７［Ｖ］）に到達すると、保護ダイオード２５４がオンして、ノードＮ１から電源２３１に向かって電流が流れ、ノードＮ１の電位は９．７［Ｖ］を超えない。よって半導体レーザ２４０に過大な電流が流れることはない。以上のような動作により、ノードＮ１にサージが発生した場合においても、半導体レーザ２４０に過大な電流が流れることはなく、半導体レーザ２４０を保護することができる。
【００４８】
このクリップ回路２５０のもうひとつの目的は、電流駆動回路２２０が半導体レーザ２４０に電流を供給しない場合においても、ノードＮ１の電位をクリップすることにより、ＰチャンネルＭＯＳトランジスタ２２２に印加される電圧が耐圧を超えないようにすることである。以下この目的について詳細に述べる。
【００４９】
前記クリップ回路２５０が接続されない場合を想定すると、レーザを発光させないとき、すなわち電流駆動回路２２０が半導体レーザ２４０に電流を供給しない場合には、半導体レーザ２４０のアノード電位はＧＮＤの０［Ｖ］に等しくなり、よってＰチャンネルＭＯＳトランジスタ２２２のソース−ドレイン間には９［Ｖ］の電圧が印加される。一方、集積回路で一般に使用されているＰチャンネルＭＯＳトランジスタの耐圧は７［Ｖ］以下であることが多い。したがってＰチャンネルＭＯＳトランジスタ２２２に印加される電圧は耐圧をオーバーし、ＰチャンネルＭＯＳトランジスタ２２２は最悪の場合破損する。
【００５０】
そこで本発明において、ノードＮ１と電源２３０との間に保護ダイオード２５１、２５２とが直列に挿入される構成とすれば、電流駆動回路２２０が半導体レーザ２４０に電流を供給しない場合に、ノードＮ１の電位が電源２３０の電位Ｖｃｃ１から１．４［Ｖ］を差し引いた値（ここでは３．６Ｖ］）にクリップされるので、ＰチャンネルＭＯＳトランジスタ２２２のソース−ドレイン間に印加される電圧は５．４［Ｖ］となって耐圧をオーバーすることがない。
【００５１】
ここで、抵抗２５３は保護ダイオード２５１、２５２と直列に挿入される。これは、ノードＮ１と電源２３０との間のインピーダンスを大きくして、電流駆動回路２２０が半導体レーザ２４０に電流を供給しない場合に半導体レーザ２４０に流れるアイドリング電流を極力小さくすることを目的としている。抵抗２５３の両端に印加される電圧をＶｒとし、保護ダイオード２５１、２５２がオンする電圧をＶｄｉとし、半導体レーザ２４０のバンドギャップ電圧をＶｂとすると、電流駆動回路２２０が半導体レーザ２４０に電流を供給しない場合に、抵抗２５３の両端に印加される電圧Ｖｒは
Ｖｒ  ＝  （Ｖｃｃ１）―（Ｖｂ＋２×Ｖｄｉ）
となる。ここで
Ｖｃｃ１  ＝  ５［Ｖ］
Ｖｄｉ    ＝  ０．７［Ｖ］
Ｖｂ      ＝  ３．１［Ｖ］
と想定すると
Ｖｒ  ＝  ０．５［Ｖ］
となる。したがって、抵抗２５３を流れる電流をＩｒとし、抵抗２５３の抵抗値をＲとすると
Ｉｒ  ＝  Ｖｒ／Ｉｒ  ＝  ５０［μＡ］
となり、半導体レーザ２４０に流れるアイドリング電流もこのＩｒに等しく５０［μＡ］となり、十分小さくすることができる。
【００５２】
なお、抵抗２５３が挿入される場合、保護ダイオード２５１、２５２のみが挿入される場合に比べて、ノードＮ１の電位がＩｒとＲとの積（この場合０．５［Ｖ］）だけ降下し、ノードＮ１の電位は３．１［Ｖ］となるが、この場合でも、ＮチャンネルＭＯＳトランジスタ２２２に印加される電圧は、Ｖｃｃ２からノードＮ１の電位を差し引いた値、すなわち５．９［Ｖ］であるので、耐圧をオーバーすることがない。
【００５３】
また、電流駆動回路２２０が半導体レーザ２４０に電流を供給する場合においては、半導体レーザ２４０の駆動電圧Ｖｏｐが少なくとも４［Ｖ］以上となるため、ノードＮ１の電位も４［Ｖ］以上となる。したがって、保護ダイオード２５１のアノードと保護ダイオード２５２のカソードとの電位差が１［Ｖ］以下となり、保護ダイオード２５１と２５２とがオフする。したがって、電流駆動回路２２０からの供給電流がクリップ回路２５０へリークすることがなく、半導体レーザに所望の電流を供給することができる。
【００５４】
以上のような回路構成により、駆動電圧（Ｖｏｐ）の高い半導体レーザを駆動するために電流駆動回路の電源電圧を高く設定した場合においても、電流駆動回路と半導体レーザとが接続されるノードの電位の動作範囲を、クリップ回路により制限するので、電流駆動回路を構成するトランジスタに印加される電圧は耐圧をオーバーせず、トランジスタの劣化を防ぐことができるのと同時に、半導体レーザのアノード端子にサージが発生した場合においても半導体レーザを保護することができる。
【００５５】
また、電流駆動回路が半導体レーザに電流を供給する場合には、クリップ回路が完全に遮断するため、電流駆動回路からクリップ回路へ電流がリークすることがなく、所望の電流を半導体レーザに供給できる。
【００５６】
したがって、短波長の半導体レーザを組み込んだ本発明の実施の形態２のレーザ駆動回路を、例えば光ディスク装置のピックアップに搭載することにより、高密度光ディスクの記録及び再生が可能となる。
【００５７】
なお、本発明の実施の形態２では、クリップ回路に使用する抵抗の抵抗値を１０ｋΩとしているが、これには理由がある。半導体レーザに電流を供給しない場合に、この抵抗値が小さければ、レーザへのアイドリング電流が増加する。このアイドリング電流を１００［μＡ］以下に抑えるための抵抗値は、以下のように計算される。抵抗２５３の両端に印加される電圧をＶｒとし、保護ダイオード２５１、２５２がオンする電圧をＶｄｉとし、半導体レーザ２４０のバンドギャップ電圧をＶｂとすると、抵抗２５３の両端に印加される電圧Ｖｒは
Ｖｒ  ＝  （Ｖｃｃ１）―（Ｖｂ＋２×Ｖｄｉ）
となる。ここで
Ｖｃｃ１  ＝  ５［Ｖ］
Ｖｄｉ    ＝  ０．７［Ｖ］
Ｖｂ      ＝  ３．１［Ｖ］
と想定すると
Ｖｒ  ＝  ０．５［Ｖ］
したがって、アイドリング電流（＝抵抗２５３を流れる電流Ｉｒ）を１００［μＡ］以下に抑えるには、抵抗２５３の抵抗値Ｒは
Ｒ  ≧  Ｖｒ／Ｉｒ  ＝  ５ｋΩ
となる。よって抵抗２５３の抵抗値は５ｋΩとすることが必要である。一方、この抵抗を必要以上に大きくすると、抵抗の面積が大きくなり、この面積に比例した寄生容量が大きくなり、レーザのパルス発光波形を鈍らせることになり、十分な立ち上がり時間を得ることができない。したがって抵抗値は必要以上に大きくしないようがよい。よって抵抗値は５ｋΩから２０ｋΩの間にすることが好ましく、実質１０ｋΩとすることが好ましい。
【００５８】
【発明の効果】
本発明の実施の形態１のレーザ駆動回路は、駆動電圧（Ｖｏｐ）の高い半導体レーザを駆動するために、半導体レーザと電流駆動回路とを動作させる電源の電圧を高く設定した場合においても、電流駆動回路と半導体レーザとが接続されるノードの電位の動作範囲を、クリップ回路により制限するので、電流駆動回路を構成するトランジスタに印加される電圧は耐圧をオーバーせず、トランジスタの劣化を防ぐことができるのと同時に、半導体レーザのカソード端子にサージが発生した場合においても半導体レーザを保護することができる。
【００５９】
また、電流駆動回路が半導体レーザに電流を供給する場合には、クリップ回路が遮断するため、電流駆動回路からクリップ回路へ電流がリークすることがなく、所望の電流を半導体レーザに供給できる。
【００６０】
したがって、短波長の半導体レーザを組み込んだ本発明の実施の形態１のレーザ駆動回路を、例えば光ディスク装置のピックアップに搭載することにより、高密度光ディスクの記録及び再生が可能となる。
【００６１】
本発明の実施の形態２のレーザ駆動回路は、駆動電圧（Ｖｏｐ）の高い半導体レーザを駆動するために電流駆動回路の電源電圧を高く設定した場合においても、電流駆動回路と半導体レーザとが接続されるノードの電位の動作範囲を、クリップ回路により制限するので、電流駆動回路を構成するトランジスタに印加される電圧は耐圧をオーバーせず、トランジスタの劣化を防ぐことができるのと同時に、半導体レーザのアノード端子にサージが発生した場合においても半導体レーザを保護することができる。
【００６２】
また、電流駆動回路が半導体レーザに電流を供給する場合には、クリップ回路が遮断するため、電流駆動回路からクリップ回路へ電流がリークすることがなく、所望の電流を半導体レーザに供給できる。
【００６３】
したがって、短波長の半導体レーザを組み込んだ本発明の実施の形態２のレーザ駆動回路を、例えば光ディスク装置のピックアップに搭載することにより、高密度光ディスクの記録及び再生が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるレーザ駆動回路の主要構成図
【図２】本発明の実施の形態１、２におけるレーザ駆動回路の動作シーケンス図
【図３】本発明の実施の形態２におけるレーザ駆動回路の主要構成図
【図４】従来の技術におけるレーザ駆動回路の主要構成図
【図５】従来の技術におけるレーザ駆動回路の主要構成図
【符号の説明】
１０１  リード電流源
１０２  バイアス電流源
１０３  ピーク電流源
１１１，１１２，１１３  スイッチ
１２０  電流駆動回路
１２１  ＮチャンネルＭＯＳトランジスタ
１２２  ＮチャンネルＭＯＳトランジスタ
１２３  抵抗
１２４  抵抗
１３０  電源１
１３１  電源２
１４０  半導体レーザ
１５０  クリップ回路
１５１  保護ダイオード
１５２  抵抗
１５３  保護ダイオード
２０１  リード電流源
２０２  バイアス電流源
２０３  ピーク電流源
２１１，２１２，２１３  スイッチ
２１４，２１５，２１６  インバータ
２２０  電流駆動回路
２２１  ＰチャンネルＭＯＳトランジスタ
２２２  ＰチャンネルＭＯＳトランジスタ
２２３  抵抗
２２４  抵抗
２３０  電源１
２３１  電源２
２４０  半導体レーザ
２５０  クリップ回路
２５１，２５２  保護ダイオード
２５３  抵抗
２５４  保護ダイオード
【図１】
2004311873.tif 000003
【図２】
2004311873.tif 000004
【図３】
2004311873.tif 000005
【図４】
2004311873.tif 000006
【図５】
2004311873.tif 000007