(57)【要約】【課題】１つの半導体集積回路装置で検出したエラー検知信号を他の半導体集積回路装置へ供給するために、出力端子および端子間の配線を必要とした。【解決手段】複数ある半導体集積回路装置の内の少なくとも１つは、電力用スイッチング半導体素子への過大入力電流からエラー検知信号を作成する異常検出回路７３と、そのエラー検知信号の出力により、半導体集積回路装置内の電源ラインのインピーダンスを低下させるインピーダンス低減回路７２と、この電源ラインのインピーダンス低下による電源電圧の低下を検知して当該半導体集積回路装置ＩＣ３の出力を遮断する駆動信号遮断回路７１とを備える。【選択図】        図２
2004364405.tif 000002
【特許請求の範囲】
【請求項１】
複数の電力用スイッチング半導体素子を対応駆動する複数の半導体集積回路装置の電源を共通電源とした電力用半導体装置において、前記電力用スイッチング半導体素子に流れる異常電流を検出する異常検出回路部と、該異常検出回路部の異常検出信号を受け前記共通電源の電源ラインのインピーダンスを低減させるインピーダンス低減回路部と、該インピーダンス低減回路部によるインピーダンスの低減に基づき前記半導体集積回路装置夫々の駆動信号を遮断する駆動信号遮断回路部とを備えたことを特徴とする電力用半導体装置。
【請求項２】
電力用スイッチング半導体素子に流れる異常電流を検出する異常検出回路部と、該異常検出回路部の異常検出信号を受けて電源ラインのインピーダンスを低減させるインピーダンス低減回路部と、該インピーダンス低減回路部によるインピーダンスの低減に基づき前記電力用スイッチング半導体素子に対する駆動信号回路を遮断する駆動信号遮断回路部とを備えたことを特徴とする半導体集積回路装置。
【請求項３】
異常検出回路部およびインピーダンス低減回路部を半導体集積回路装置の外部に配設したことを特徴とする請求項１記載の電力用半導体装置。
【請求項４】
請求項２の半導体集積回路と、その半導体集積回路により駆動される半導体スイッチング素子を同一のフレーム上に実装されることを特徴とする電力用半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電力用スイッチング半導体素子を駆動する半導体集積回路装置および電力用半導体装置に関するものである。
【０００２】
【従来の技術】
電力用半導体装置が３相出力のインバータモジュールの場合、３相ブリッジを構成する６個の電力用スイッチング半導体素子と、それらの素子を駆動するために各相毎に設けた３個の半導体集積回路装置からなる。そして過電流の保護のために、出力電流または入力電流が検出され、その検出信号は、前記３個のうちの１つの半導体集積回路装置に取り込まれる。
【０００３】
その検出信号の大きさから過電流が検出された時には、当該半導体集積回路装置は、対応する１相分の電力用スイッチング半導体素子の駆動を遮断すると共に、他の２個の半導体集積回路装置に対して故障を示す信号を送出する。その故障信号を受け取った半導体集積回路装置は、対応するそれぞれの電力用スイッチング半導体素子の動作を遮断し、このようにして６個全ての電力用スイッチング半導体素子の駆動が遮断されるようになっている（例えば特許文献１）。
【０００４】
また、インバータ装置において、半導体複合素子（これは１相分の半導体集積回路装置および電力用スイッチング半導体素子からなる）が、過電流、制御電源電圧低下および素子の過熱を検出すると、同半導体複合素子に設けた１つの異常信号出力端子より異常信号を出力するものにおいて、異常の種類に応じてそれぞれ異なる異常信号を出力するものが知られている（例えば特許文献２）。
【０００５】
更に、電力用スイッチング半導体素子と共に異常発生時に機能する素子保護部を備えたパワースイッチング装置において、前記素子保護部は、異常の種類に応じて個別（対応する素子）遮断を実施するとともに異常信号を外部制御部に出力するモードと、個別遮断を実施することなく異常信号を外部制御部に出力するモードとを有するものが知られている（例えば特許文献３）。
【０００６】
【特許文献１】
特開２００２−２４７８５７号公報「電力用半導体装置」（請求項１、図１）
【特許文献２】
特開平０８−０９８５０５号公報「半導体複合素子およびこの素子を備えたインバータ装置の異常検出方法」（請求項１、図１）
【特許文献３】
特開２０００−３３３４６８号公報「パワースイッチング装置及びインバータ装置」（請求項３、図２）
【０００７】
【発明が解決しようとする課題】
特許文献１では、故障電流を検出した半導体集積回路装置から他の二つの半導体集積回路装置へ故障信号を供給するために、各半導体集積回路装置に端子と、それらの端子間を接続するための配線が必要となる。特許文献２および特許文献３においても異常信号を外部に出力するための端子を備えている。
【０００８】
このように異常信号を外部に出力するための端子および端子間を接続するための配線を必要とするが、モータ駆動用等に用いられる電力用半導体装置においては、パッケージの小型化の要望が強く、そのため特に端子数の削減が望まれていた。
【０００９】
この発明は、故障信号を外部に出力する端子を設けることなく１つの半導体集積回路装置にて過電流が検出されると、他の半導体集積回路装置においても電力用スイッチング半導体素子を確実に遮断できる半導体集積回路装置及び、それを電力用スイッチング半導体素子と共にパッケージ化した電力用半導体装置を提供するものである。
【００１０】
【課題を解決するための手段】
本発明の電力用半導体装置は、複数の電力用スイッチング半導体素子を対応駆動する複数の半導体集積回路装置の電源を共通電源としたものであり、前記電力用スイッチング半導体素子に流れる異常電流を検出する異常検出回路部と、該異常検出回路部の異常検出信号を受け前記共通電源の電源ラインのインピーダンスを低減させるインピーダンス低減回路部と、該インピーダンス低減回路部によるインピーダンスの低減に基づき前記半導体集積回路装置夫々の駆動信号を遮断する駆動信号遮断回路部とを備える。前記異常検出回路部およびインピーダンス低減手段は、半導体集積回路装置に内蔵されてもよく（請求項２）、あるいは外部に配設されてもよい（請求項３）。
【００１１】
【発明の実施の形態】
実施の形態１．
図１は、６個の電力用スイッチング半導体素子（ここではＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）１１、１２、２１、２２、３１、３２）および、これらのＩＧＢＴをスイッチング制御する３個の半導体集積回路装置ＩＣ（ＩＣ１〜ＩＣ３）からなる電力用半導体装置１００の回路図を示し、システムとして、その電力用半導体装置１００を制御するコントローラ１と、電力用半導体装置１００に給電するための電源２と、シャント抵抗Ｒｏおよび抵抗Ｒ１、コンデンサＣ４からなる入力電流検出回路とを備える。半導体集積回路装置ＩＣ３の制御ブロック図を図２に示す。
【００１２】
図１において、本電力用半導体装置１００に直流入力電圧が供給される端子Ｐ、Ｎ間には、それぞれがトーテムポール接続になるＩＧＢＴ（１１、１２）、（２１、２２）、（３１、３２）が並列に接続される。同図では、パッケージ内での実際のＩＧＢＴの配置に対応して、縦一列に配置されているが、これらの６個のＩＧＢＴは周知の３相ブリッジを構成するものである。
【００１３】
各ＩＧＢＴ（１１、１２）、（２１、２２）、（３１、３２）でのそれぞれの接続点は、対応する半導体集積回路装置ＩＣの端子Ｖｓに接続されるとともに、本電力用半導体装置１００の出力端子Ｕ（ＶＵＦＳ）、Ｖ（ＶＶＦＳ）、Ｗ（ＶＷＦＳ）に接続される。これらの出力端子には負荷として例えば３相モータＭが接続される。
【００１４】
前記端子Ｎは、低抵抗値のシャント抵抗Ｒｏを通じて接地されると共に、抵抗Ｒ１およびコンデンサＣ４の直列回路を通じて接地され、抵抗Ｒ１とコンデンサＣ４との接続点から入力電流の大きさを示す入力電流検出信号が取り出され、半導体集積回路装置のいずれか１つ（ここではＩＣ３）の端子ＣＩＮに供給される。
【００１５】
コントローラ１は、電力用半導体装置１００内の各半導体集積回路装置ＩＣ１〜ＩＣ３を制御するために、各種端子を通じて所定の制御信号を供給する。電源２よりの１５Ｖの直流電圧は、抵抗Ｒ３を通じて各半導体集積回路装置ＩＣ１〜ＩＣ３のそれぞれの電源端子ＶＣＣに供給される。電源２の内部インピーダンスを０とした時、抵抗Ｒ３以降の電源ラインのインピーダンスはＲ３（抵抗名＝抵抗値とした）となる。
【００１６】
また、前記電源は、それぞれダイオードＤ、抵抗Ｒ２を通じて各半導体集積回路装置ＩＣ１〜ＩＣ３の各端子ＶＢに供給される。尚、抵抗Ｒ２の一端と、各出力端子との間に接続した０．１〜２μＦ程度のコンデンサＣ１、Ｃ２はノイズ除去用のものであり、温度特性の良好なものを用いる。
【００１７】
半導体集積回路装置ＩＣ３のハイサイド出力端子ＨＯは、ハイサイド側のＩＧＢＴ３１のゲートに接続され、ローサイド出力端子ＬＯは、ローサイド側のＩＧＢＴ３２のゲートに接続される。他の半導体集積回路装置ＩＣ１およびＩＣ２においても同様の構成であるので、以下、半導体集積回路装置ＩＣ３およびＩＧＢＴ３１、３２からなる１相分の構成を主に述べる。
【００１８】
半導体集積回路装置ＩＣ３の端子ＰＩＮより入力された信号は、図２のごとく、ハイサイド入力インタフェイス回路５１を通じて制御回路５２に入力され、ＩＧＢＴを駆動するための制御信号が作成される。その制御信号は、レベルシフト回路５３にて、ハイサイド側のＩＧＢＴ３２を駆動できるように、レベルがシフトされる。そして、更に、ハイサイド制御回路５４にて、適した制御信号が作成され、そして出力回路５５にて電力増幅され、ハイサイド出力端子ＨＯに出力する。
【００１９】
半導体集積回路装置ＩＣ３の端子ＮＩＮよりに入力された信号は、ローサイド入力インタフェイス回路５６を通じて制御回路５７にて、ローサイド側のＩＧＢＴ３２を駆動するための制御信号が作成され、そして、出力回路５８にて、電力増幅され、ローサイド出力端子ＬＯに出力する。
【００２０】
前述の入力電流検出信号は、半導体集積回路装置ＩＣ３用の端子ＣＩＮを通じ、コンパレータ５９およびバッファ６０よりなる異常検出回路７３に取り込まれる。前記入力電流検出信号は、コンパレータ５９にて基準電圧ＲＥＦと比較されるが、その基準電圧ＲＥＦを上回る入力電流検出信号が入力されると、コンパレータ５９よりハイレベルが出力され、バッファ６０を通じて、エラー検知信号がＦＥＴ６１のゲートに供給される。このＦＥＴのソースとドレインは、端子ＶＣＣよりのラインと、グランドとにそれぞれ接続される。ＦＥＴ６１は、オン状態になると、そのソース・ドレイン間の抵抗値が小さくなり、前記ＶＣＣよりのラインのインピーダンスを低下させるので、そのＦＥＴ６１はインピーダンス低減回路７２として機能する。
【００２１】
電圧低下検知回路６２は、前記ＶＣＣ端子での電源電圧が所定値より低下したかを検出するものであり、電源電圧の低下を検出した時、前記制御回路５７に対して遮断信号を出力する。このように制御回路５７、出力回路５８および電圧低下検知回路６２は、駆動信号遮断回路７１を形成する。
【００２２】
他の２つの半導体集積回路装置ＩＣ１、ＩＣ２は、図２の半導体集積回路装置ＩＣ３内の異常検出回路７３およびインピーダンス低減回路７２を省いたものとなる。
【００２３】
上述した電力用半導体装置１００の動作を説明する。正常運転時では、ＦＥＴ６１はオフ状態で、そのソース・ドレイン間の抵抗値が無限大なので、電源２よりの１５Ｖが抵抗Ｒ３を通じて（僅かな電圧降下を伴って）各半導体集積回路装置ＩＣ１〜ＩＣ３の端子ＶＣＣに電源が供給されている。
【００２４】
一方、モータＭに過大電流が流れた時、端子Ｐへの直流入力も増大し、前記入力電流検出信号も増大する。この入力電流検出信号が、基準電圧ＲＥＦを上回ると、半導体集積回路装置ＩＣ３のコンパレータ５９の出力がハイレベルとなり、バッファ６０よりエラー検知信号が出力される。このエラー検知信号の出力によりＦＥＴ６１はオン状態となって、ソース・ドレイン間の抵抗値が低下する。このときの抵抗値を１００Ωとし、又、抵抗Ｒ３の抵抗値を１００Ωとすると、半導体集積回路装置ＩＣ３の端子ＶＣＣのラインは７．５Ｖに低下する。
【００２５】
この電圧低下が電圧低下検知回路６２によって検知され、これにより、制御回路５７に対し遮断信号を送出する。この結果、出力回路５８より出力していた制御信号は遮断され、ローサイド側のＩＧＢＴ３２のスイッチング動作も停止する。
【００２６】
又、前記端子ＶＣＣは、他の半導体集積回路装置ＩＣ１、ＩＣ２のそれぞれの端子ＶＣＣと相互接続されているので、半導体集積回路装置ＩＣ３の端子ＶＣＣの電源電圧が７．５Ｖに低下すれば、他の半導体集積回路装置ＩＣ１、ＩＣ２での端子ＶＣＣの電源電圧も同様に７．５Ｖとなる。これらの半導体集積回路装置ＩＣ１、ＩＣ２には、端子ＣＩＮには前記検知信号は入力されていないものの、同端子ＶＣＣの電源電圧が低下するため、これらの半導体集積回路装置ＩＣ１、ＩＣ２においても、電圧低下検知回路６２が機能して、それぞれのローサイド側のＩＧＢＴ１２、ＩＧＢＴ２２のスイッチング動作が停止する。このようにしてローサイド側のＩＧＢＴすべてが動作停止すれば、モータＭへの電流も遮断され、ＩＧＢＴやモータＭの焼損が未然に防止される。
【００２７】
このように、１つの半導体集積回路装置内でエラー検知信号が検出されると、端子ＶＣＣのライン電圧を低下させ、そのライン電圧低下を検知してＩＧＢＴへの駆動信号を遮断するようにしたので、他の２つの半導体集積回路装置においても端子ＶＣＣのライン電圧が低下することにより、ＩＧＢＴへの駆動信号が遮断される。このため、１つの半導体集積回路装置で検出されたエラー検知信号を他の半導体集積回路に供給しなくてもよいため、そのためのパターンや配線が不要となる。
【００２８】
また、異常検出回路７３、インピーダンス低減回路７２および駆動信号遮断回路７１を、半導体集積回路に内蔵したため、これらの回路を外部に配設した従来のものに比し、配線作業性およびノイズ耐量に優れた半導体集積回路装置を提供できる効果がある。
【００２９】
尚、この実施の形態では、電圧低下検知回路６２により、ローサイド側の制御回路５７の動作を遮断するようにしたが、ハイサイド側の制御回路５２または５４を遮断してもよい。又、入力電流検出回路よりの検出信号が取り込まれた半導体集積回路装置ＩＣ３以外の半導体集積回路装置は、電圧検知回路およびインピーダンス低減回路は特に不要である。また、端子ＣＩＮには、電力用半導体装置１００の入力電流を検出して取り込んだが、出力電流（負荷電流）を検出して取り込んでもよいし、ＩＧＢＴで検出した温度信号を取り込んでもよい。
【００３０】
上記の電力用半導体装置１００は、図５に示されるように、６つのＩＧＢＴ（１１、１２、２１、２２、３１、３２）と、３個の半導体集積回路装置（ＩＣ１〜ＩＣ３）を１フレームに集積化すれば、異常信号を外部に出力するための端子を各半導体集積回路装置に備えなくてもよいため、半導体集積回路装置のチップの小型化だけでなく、電力用半導体装置内部のフレームパターンも省略できるため、電力用半導体装置１００を更に小型化できる。
【００３１】
実施の形態２．
図３に第２の実施形態になる半導体集積回路装置ＩＣ３と電源部の制御ブロック図を示す。この図３の半導体集積回路装置ＩＣ３は、図２のものと比較して、異常電圧検出回路７３よりの出力されるエラー検知信号を外部に出力するための端子Ｆｏが備えられ、インピーダンス低減回路７２は省かれている。
【００３２】
そして、図１の電源２に替えて電源３が使用され、そのプラス端子に接続した抵抗Ｒ５を介して半導体集積回路装置ＩＣ１〜ＩＣ３の各端子ＶＣＣに電源が供給され、そして、その給電ラインと接地との間にトランジスタＴＲのコレクタおよびエミッタが接続され、同トランジスタＴＲのベースは、半導体集積回路装置ＩＣ３の端子Ｆｏに接続される。抵抗Ｒ５は図１の抵抗Ｒ３と同様に、抵抗Ｒ５以降の電源ラインのインピーダンスを高めるためのものである。
【００３３】
他の２つの半導体集積回路装置ＩＣ１、ＩＣ２は、図３の半導体集積回路装置ＩＣ３から電圧検知回路７３を省いたものとなる。
【００３４】
図３の回路構成の動作を以下述べる。正常動作時には、トランジスタＴＲはオフ状態にあり、従って、図１の電力用半導体装置１００の端子ＶＣＣには、電源３の出力電圧が抵抗Ｒ５を通じて供給される。
【００３５】
一方、モータＭの故障等により、過大な入力電流が流れると、前実施の形態１の場合と同様に、半導体集積回路装置ＩＣ３において、エラー検知信号が作成される。
【００３６】
このエラー検知信号は端子Ｆｏを通じてトランジスタＴＲのベースに印加されるので、トランジスタＴＲはオン状態となり、端子ＶＣＣへの給電ラインのインピーダンスが低下することにより、そのライン電圧が低下する。そのため３つの半導体集積回路装置ＩＣ１〜ＩＣ３において、それぞれの端子ＶＣＣのライン電圧が低下するため、ＩＣ１〜ＩＣ３のそれぞれのローサイド側のＩＧＢＴ１２、２２、３２のスイッチング動作が停止される。
【００３７】
このように実施の形態２は、入力電流検出信号が入力される１つの半導体集積回路装置（ここではＩＣ３）でエラー検知信号が検出されると、そのエラー検知信号により、電源３よりの給電ラインのインピーダンスダンスを低下させることによりそのライン電圧を低下させ、そのライン電圧の低下を各半導体集積回路装置ＩＣ１〜ＩＣ３で検出してすべてのＩＧＢＴへの駆動信号を遮断するようにしたものであり、実施の形態１と同様に、１つの半導体集積回路装置で検出されたエラー検知信号を他の半導体集積回路装置に供給しなくてもよいため、そのためのパターンや配線が不要となる。又、半導体集積回路装置自体の構成が図２のものと比較して簡素化される。
【００３８】
実施の形態３．
図４に第３の実施形態になる半導体集積回路装置ＩＣと電源部の制御ブロック図を示す。半導体集積回路装置ＩＣは、図２のものと比較して、異常検出回路７３およびインピーダンス低減回路７２が省かれており、半導体集積回路装置ＩＣ１〜ＩＣ３で同一の構成となっている。
【００３９】
電源３、抵抗Ｒ５およびトランジスタＴＲの構成は図３に示したものと同じであるが、トランジスタＴＲのベースには、上述の入力電流検出信号が増幅回路８２で増幅されてから入力される。
【００４０】
図４の回路構成の動作を以下述べる。正常動作時には、トランジスタＴＲはオフ状態にあり、従って、図１の電力用半導体装置１００の端子ＶＣＣには、電源３の出力電圧が抵抗Ｒ５を通じて供給される。
【００４１】
一方、モータＭの故障等により、過大な入力電流が流れると、入力電流検出信号のレベルが高くなり、増幅回路８２からの出力信号により、トランジスタＴＲはオン状態となって、端子ＶＣＣへの給電ラインのインピーダンスが低下し、これにより、そのライン電圧が低下する。
【００４２】
各半導体集積回路装置ＩＣ１〜ＩＣ３では、端子ＶＣＣよりのライン電圧の低下が電圧低下検知回路６２で検知され、上述したように、各半導体集積回路装置ＩＣ１〜ＩＣ３のそれぞれのローサイド側のＩＧＢＴ１２、２２、３２のスイッチング動作が停止され、モータＭへの供給電流が遮断される。
【００４３】
この実施の形態３においては、増幅回路８２およびトランジスタＴＲが、前実施の形態におけるインピーダンス低減回路７２および異常検出回路７３に相当し、このように、これらの回路を半導体集積回路装置の外部に配設したことにより、各半導体集積回路装置ＩＣ１〜ＩＣ３で仕様の同一化、即ち、標準化ができる効果がある。
【００４４】
【発明の効果】
この発明は、半導体集積回路装置の電源を共通化し電力用スイッチング半導体素子の異常時に前記電源の電源ラインのインピーダンスを低減させ、前記半導体集積回路装置の駆動信号を遮断するようにしたので、回路構成が簡単で安価な電力用半導体装置を提供できる効果がある。
【図面の簡単な説明】
【図１】実施の形態１の半導体集積回路装置からなる電力用半導体装置の回路図
【図２】図１における半導体集積回路装置の内部制御ブロック図
【図３】実施の形態２の半導体集積回路装置の内部制御ブロック図
【図４】実施の形態３の半導体集積回路装置の内部制御ブロック図
【図５】半導体集積回路装置およびＩＧＢＴを１フレームに集積化した電力用半導体装置の配置図
【符号の説明】
１  コントローラ、２  電源、３  入力電流検出回路、１１、１２  ＩＧＢＴ、ＨＯハイサイド出力端子、ＬＯ  ローサイド出力端子、５１  ハイサイド入力インタフェイス回路、５２  制御回路、５３  レベルシフト回路、５４  ハイサイド制御回路、５５  出力回路、５６  ローサイド入力インタフェイス回路、５７  制御回路、５８  出力回路、５９  コンパレータ、６０バッファ、６１  ＦＥＴ、６２  電圧低下検知回路、７１  駆動信号遮断回路、７２  インピーダンス低減回路、７３  異常検出回路、８２  増幅回路、１００  電力用半導体装置、ＩＣ  半導体集積回路装置、ＴＲ  トランジスタ、Ｒｏ  シャント抵抗
【図１】
2004364405.tif 000003
【図２】
2004364405.tif 000004
【図３】
2004364405.tif 000005
【図４】
2004364405.tif 000006
【図５】
2004364405.tif 000007