(57)【要約】【課題】受信したＯＦＤＭ信号のＣ／Ｎ比および誤り訂正能力を向上させる。【解決手段】等化制御回路１２は、伝送路特性推定回路２６−１および２６−２から供給された伝送路特性に基づいて、等化回路２７−１および２７−２の伝達関数を算出し、等化回路２７−１および２７−２に供給するとともに、伝送路特性に基づいて、パスメトリックに重み付けするためのメトリック制御値を算出し、ビタビ復号回路４１に供給する。加算回路１３で加算合成することにより、等化回路２７−１および２７−２の出力は、最大比合成され、ビタビ復号回路４１に供給される。ビタビ復号回路４１は、パスメトリックを算出し、これにメトリック制御値を乗算することにより、ＯＦＤＭキャリア毎に、パスメトリックに重み付けする。本発明は、ＯＦＤＭ信号を受信する電子機器に適用することができる。【選択図】      図１
2004343585.tif 000002
【特許請求の範囲】
【請求項１】
ＯＦＤＭ信号をダイバーシティ受信した後、ビタビ復号する受信装置において、
複数のブランチにより受信された伝送信号の伝送路特性を前記ブランチ毎に推定する推定手段と、
前記推定手段により推定された、全ての前記ブランチの前記伝送路特性に基づいて、各ブランチにより受信された前記伝送信号からそれぞれ生成された周波数領域信号を等化する等化手段と、
前記等化手段により等化された全ての前記ブランチの前記周波数領域信号を合成する合成手段と、
前記合成手段により合成された前記周波数領域信号からパスメトリックを算出し、前記推定手段により推定された前記ブランチ毎の前記伝送路特性に基づいて、前記パスメトリックに重み付けして、ビタビ復号する復号手段と
を備えることを特徴とする受信装置。
【請求項２】
前記推定手段により推定された前記各ブランチの前記伝送路特性の自乗和を算出する算出手段をさらに備え、
前記復号手段は、前記算出手段により算出された前記自乗和を前記パスメトリックに乗算する
ことを特徴とする請求項１に記載の受信装置。
【請求項３】
前記推定手段により推定された前記各ブランチの前記伝送路特性の自乗和を算出する算出手段と、
前記算出手段により算出された前記自乗和を再量子化する量子化手段と
をさらに備え、
前記復号手段は、前記量子化手段により量子化された前記自乗和を前記パスメトリックに乗算する
ことを特徴とする請求項１に記載の受信装置。
【請求項４】
前記推定手段により推定された前記各ブランチの前記伝送路特性の自乗和を算出する算出手段と、
前記算出手段により算出された前記自乗和を、予め設定された基準値と比較する比較手段と
をさらに備え、
前記復号手段は、前記比較手段の比較結果に基づいて、廃棄する前記パスメトリックを選択する
ことを特徴とする請求項１に記載の受信装置。
【請求項５】
ＯＦＤＭ信号をダイバーシティ受信した後、ビタビ復号する受信装置の受信方法において、
複数のブランチにより受信された伝送信号の伝送路特性を前記ブランチ毎に推定する推定ステップと、
前記推定ステップの処理により推定された、全ての前記ブランチの前記伝送路特性に基づいて、各ブランチにより受信された前記伝送信号からそれぞれ生成された周波数領域信号を等化する等化ステップと、
前記等化ステップの処理により等化された全ての前記ブランチの前記周波数領域信号を合成する合成ステップと、
前記合成ステップの処理により合成された前記周波数領域信号からパスメトリックを算出し、前記推定ステップの処理により推定された前記ブランチ毎の前記伝送路特性に基づいて、前記パスメトリックに重み付けして、ビタビ復号する復号ステップと
を含むことを特徴とする受信方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、受信装置および方法に関し、特に、誤り訂正能力を向上させるようにした受信装置および方法に関する。
【０００２】
【従来の技術】
地上波を用いてデジタル伝送する場合、送信信号は様々な反射物により多重反射されて受信アンテナへと到達する。このことから、受信信号にはマルチパスによる周波数特性を生じる。また、送信機、受信機が移動している場合や反射物が動いている場合、時変の反射となることから、送信機から受信機までの周波数特性が変動することになり、一般にフェーディングと呼ばれる伝送特性の変動現象が発生する。
【０００３】
このようなマルチパスやフェーディングに対して耐性のある方式としてＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）伝送方式が注目されており、とりわけ地上波デジタル放送や無線ＬＡＮなどへの応用が考えられている。ＯＦＤＭ方式は、受信機で適切なＦＦＴ（Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）窓位相と伝送路特性の補正（以下、等化と称する）を行うことにより、ガードインターバル以内のマルチパスの影響を排除することができる伝送方式である。ＯＦＤＭ方式はまた、伝送路特性の推定を容易に高速に行うことができるという特徴を有している。ＯＦＤＭ方式はこのような特徴を有しているため、伝送路特性の変動に対する追従性の良好な等化を行うことができ、マルチパスやフェーディングが問題となる伝送路に対して良好な伝送特性を得ることができる。
【０００４】
ＯＦＤＭ方式は、多数の搬送波を用いるマルチキャリア方式の一種であり、情報はそれぞれの搬送波に分散されて伝送されているが、マルチパスやフェーディングに起因する伝送路レベル応答の小さな搬送波により伝送される情報においては、レベル応答の大きな搬送波により伝送される情報と比較して、伝送誤りが増大する。このような伝送路レベル応答の小さな搬送波による伝送誤りの影響を排除するために、各種のインターリーブを施すことにより伝送誤りを分散させ、後段の誤り訂正回路にて伝送誤りを訂正するようにしたものが知られている。
【０００５】
ところで、通信や放送においては、一般的に、誤り訂正符号として畳み込み符号が用いられ、その復号回路としてビタビ復号器が用いられている。これは、ビタビ復号器で畳み込み符号を軟判定復号することにより、キャリア電力対雑音電力比（以下、Ｃ／Ｎ比（Ｃａｒｒｉｅｒ  ｔｏ  Ｎｏｉｓｅ  Ｒａｔｉｏ）と称する）の低い領域においても、有効に誤り訂正が働くためといわれている。これは、勿論、ＯＦＤＭ方式にも適用することができる。
【０００６】
ビタビ復号においては、本来、パスメトリックは、受信信号点と送信信号点間の距離の２乗を信号の分散σ２で除算せねばならない。しかし、雑音が正規分布しているガウス伝送路においては、σ２が一定であることから、σ２を無視できる。そのため、ガウス伝送路においては、分散σ２の影響を考慮しなくても良い。しかしながら、地上波伝送においては、マルチパスによる各種の反射波やフェーディングが存在することから、各ＯＦＤＭキャリアのレベルが等しいとは限らない。このことは、ビタビ復号器に入力される信号の分散σ２は必ずしも一定ではないことを意味する。
【０００７】
そこで、ＯＦＤＭキャリア毎のメトリックとして、キャリアレベルによる重み付けすることでビタビ復号器の訂正能力を向上するようにしたＯＦＤＭ方式受信機の誤り訂正方式がある（例えば、特許文献１参照）。特許文献１には、パスメトリックとして分散σ２を考慮し、ＯＦＤＭの各キャリアレベルに応じて、パスメトリックに対して重み付けしてビタビ復号器を動作させることが提案されており、これにより、マルチパスやフェーディング環境下のＯＦＤＭ信号に対する誤り訂正能力の向上を図ることが期待されている。
【０００８】
ＯＦＤＭ方式は上述したように、マルチパスやフェーディングの環境においても受信機に大きな負担をかけることなくその影響を排除できる変調方式であり、さらに特許文献１に開示されているように、メトリックに重み付けすることにより、誤り訂正能力をさらに向上させることが期待されている。
【０００９】
【特許文献１】
特許第２９５４５７０号
【００１０】
【発明が解決しようとする課題】
しかしながら、従来のビタビ復号器の誤り訂正能力は、実用上、充分に高いとは言えず、ビタビ復号器の誤り訂正能力をさらに向上させる必要があるという課題があった。
【００１１】
ところで、ＯＦＤＭ方式は、受信機に大きな負担をかけることなく、マルチパスやフェーディングの影響を排除できる変調方式であるが、ダイバーシティ合成を併用することで伝送の信頼性をさらに向上させることが提案されている。
【００１２】
ダイバーシティ技術は送受信機間に複数の伝送経路を設定して、情報を伝送する手法であり、受信機において、複数の伝送経路により伝送されて来た受信信号を合成することによって、伝送の高安定化、高信頼化を図る技術である。この複数の伝送経路からの受信信号を合成する手法として、従来、選択合成法、等利得合成法、および最大比合成法の各合成法が知られている。
【００１３】
このうち最大比合成は、合成後のＣ／Ｎ比が最大になるように、各ブランチにより受信された信号に対して適当な重み付けを行い、加算する合成法である。最大比合成法は、ダイバーシティ合成後のＣ／Ｎ比を最大とすることから、選択合成法、および等利得合成法と比較して、最も特性の向上を期待することができる。
【００１４】
しかしながら、例えば、特許文献１においては、ＯＦＤＭキャリア毎にそのキャリアレベルに依存してメトリックに重み付けすることにより、ビタビ復号器の訂正能力を向上することについては記載されているが、ダイバーシティ合成を併用することについては記載されていない。
【００１５】
すなわち、従来、ＯＦＤＭ方式の信号をキャリア毎に最大比合成した受信信号に対する最適なビタビ復号法は存在しなかった。
【００１６】
本発明はこのような状況に鑑みてなされたものであり、誤り訂正能力をより向上させることを目的とする。
【００１７】
【課題を解決するための手段】
本発明の受信装置は、複数のブランチにより受信された伝送信号の伝送路特性をブランチ毎に推定する推定手段と、推定手段により推定された、全てのブランチの伝送路特性に基づいて、各ブランチにより受信された伝送信号からそれぞれ生成された周波数領域信号を等化する等化手段と、等化手段により等化された全てのブランチの周波数領域信号を合成する合成手段と、合成手段により合成された周波数領域信号からパスメトリックを算出し、推定手段により推定されたブランチ毎の伝送路特性に基づいて、パスメトリックに重み付けして、ビタビ復号する復号手段とを備えることを特徴とする。
【００１８】
前記推定手段により推定された前記各ブランチの前記伝送路特性の自乗和を算出する算出手段をさらに設けるようにし、前記復号手段には、算出手段により算出された前記自乗和を前記パスメトリックに乗算するようにさせることができる。
【００１９】
前記推定手段により推定された前記各ブランチの前記伝送路特性の自乗和を算出する算出手段と、算出手段により算出された前記自乗和を再量子化する量子化手段とをさらに設けるようにし、前記復号手段には、量子化手段により量子化された前記自乗和を前記パスメトリックに乗算するようにさせることができる。
【００２０】
前記推定手段により推定された前記各ブランチの前記伝送路特性の自乗和を算出する算出手段と、算出手段により算出された前記自乗和を、予め設定された基準値と比較する比較手段とをさらに設けるようにし、前記復号手段には、比較手段の比較結果に基づいて、廃棄する前記パスメトリックを選択するようにさせることができる。
【００２１】
本発明の受信方法は、複数のブランチにより受信された伝送信号の伝送路特性をブランチ毎に推定する推定ステップと、推定ステップの処理により推定された、全てのブランチの伝送路特性に基づいて、各ブランチにより受信された伝送信号からそれぞれ生成された周波数領域信号を等化する等化ステップと、等化ステップの処理により等化された全てのブランチの周波数領域信号を合成する合成ステップと、合成ステップの処理により合成された周波数領域信号からパスメトリックを算出し、推定ステップの処理により推定されたブランチ毎の伝送路特性に基づいて、パスメトリックに重み付けして、ビタビ復号する復号ステップとを含むことを特徴とする。
【００２２】
本発明の受信装置および方法においては、複数のブランチにより受信された伝送信号の伝送路特性がブランチ毎に推定され、推定された、全てのブランチの伝送路特性に基づいて、各ブランチにより受信された伝送信号からそれぞれ生成された周波数領域信号が等化され、等化された全てのブランチの周波数領域信号が合成される。このようにして最大比で合成された周波数領域信号からパスメトリックが算出され、推定されたブランチ毎の伝送路特性に基づいて、パスメトリックに重み付けされて、ビタビ復号される。
【００２３】
本発明は、ＯＦＤＭ信号を受信する電子機器に適用することができる。
【００２４】
【発明の実施の形態】
以下に本発明の実施の形態を説明するが、請求項に記載の構成要件と、発明の実施の形態における具体例との対応関係を例示すると、次のようになる。この記載は、請求項に記載されている発明をサポートする具体例が、発明の実施の形態に記載されていることを確認するためのものである。従って、発明の実施の形態中には記載されているが、構成要件に対応するものとして、ここには記載されていない具体例があったとしても、そのことは、その具体例が、その構成要件に対応するものではないことを意味するものではない。逆に、具体例が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その具体例が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
【００２５】
さらに、この記載は、発明の実施の形態に記載されている具体例に対応する発明が、請求項に全て記載されていることを意味するものではない。換言すれば、この記載は、発明の実施の形態に記載されている具体例に対応する発明であって、この出願の請求項には記載されていない発明の存在、すなわち、将来、分割出願されたり、補正により追加される発明の存在を否定するものではない。
【００２６】
請求項１に記載の受信装置は、複数のブランチ（例えば、図１のブランチ１１−１および１１−２）により受信された伝送信号（例えば、図１の伝送信号Ａおよび伝送信号Ｂ）の伝送路特性をブランチ毎に推定する推定手段（例えば、伝送路特性推定回路２６−１および２６−２）と、推定手段により推定された、全てのブランチの伝送路特性に基づいて、各ブランチにより受信された伝送信号からそれぞれ生成された周波数領域信号を等化する等化手段（例えば、図１の等化回路２７−１および２７−２）と、等化手段により等化された全てのブランチの周波数領域信号を合成する合成手段（例えば、図１の加算回路１３）と、合成手段により合成された周波数領域信号からパスメトリックを算出し、推定手段により推定されたブランチ毎の伝送路特性に基づいて、パスメトリックに重み付けして、ビタビ復号する復号手段（例えば、図１のビタビ復号回路４１）とを備えることを特徴とする。
【００２７】
請求項２に記載の受信装置は、前記推定手段により推定された前記各ブランチの前記伝送路特性の自乗和を算出する算出手段（例えば、図２の絶対値自乗回路７２−１および７２−２、並びに加算回路７３）をさらに設けるようにし、前記復号手段には、算出手段により算出された前記自乗和を前記パスメトリックに乗算するようにさせることを特徴とする。
【００２８】
請求項３に記載の受信装置は、前記推定手段により推定された前記各ブランチの前記伝送路特性の自乗和を算出する算出手段（例えば、図１５の絶対値自乗回路７２−１および７２−２、並びに加算回路７３）と、算出手段により算出された前記自乗和を再量子化する量子化手段（例えば、図１５の再量子化回路２０１）とをさらに設けるようにし、前記復号手段には、量子化手段により量子化された前記自乗和を前記パスメトリックに乗算するようにさせることを特徴とする。
【００２９】
請求項４に記載の受信装置は、前記推定手段により推定された前記各ブランチの前記伝送路特性の自乗和を算出する算出手段（例えば、図１７の絶対値自乗回路７２−１および７２−２、並びに加算回路７３）と、算出手段により算出された前記自乗和を、予め設定された基準値と比較する比較手段（例えば、図１７の比較回路２１１）とをさらに設けるようにし、前記復号手段には、比較手段の比較結果に基づいて、廃棄する前記パスメトリックを選択するようにさせることを特徴とする。
【００３０】
請求項５に記載の受信方法は、複数のブランチ（例えば、図１のブランチ１１−１および１１−２）により受信された伝送信号（例えば、図１の伝送信号Ａおよび伝送信号Ｂ）の伝送路特性をブランチ毎に推定する推定ステップ（例えば、図１２のステップＳ１０６）と、推定ステップの処理により推定された、全てのブランチの伝送路特性に基づいて、各ブランチにより受信された伝送信号からそれぞれ生成された周波数領域信号を等化する等化ステップ（例えば、図１２のステップＳ１０８）と、等化ステップの処理により等化された全てのブランチの周波数領域信号を合成する合成ステップ（例えば、図１２のステップＳ１０９）と、合成ステップの処理により合成された周波数領域信号からパスメトリックを算出し、推定ステップの処理により推定されたブランチ毎の伝送路特性に基づいて、パスメトリックに重み付けして、ビタビ復号する復号ステップ（例えば、図１２のステップＳ１１０）とを含むことを特徴とする。
【００３１】
図１は、本発明を適用した受信装置１の一実施の形態の構成を表している。
【００３２】
図１において、受信装置１は、ブランチ１１−１および１１−２の２つのブランチを有しており、各ブランチ１１−１および１１−２で受信したＯＦＤＭ信号をＯＦＤＭキャリア毎に最大比合成する。なお、図１の例においては、説明を簡略化するため、ブランチの個数を２つとしているが、勿論、ブランチの個数は、３つ以上でも良い。
【００３３】
放送局から、ブランチ１１−１までの伝送信号を伝送信号Ａとし、放送局からブランチ１１−２までの伝送信号を伝送信号Ｂとする。放送局から発信される信号は同一であるが、発信された信号は、異なる伝送経路を経由して、それぞれ受信アンテナ２１−１および２１−２に受信される。従って、伝送信号Ａと伝送信号Ｂは、異なる伝送路特性を有している。
【００３４】
ブランチ１１−１は、受信アンテナ２１−１、高周波回路２２−１、Ａ／Ｄ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ）回路２３−１、直交復調回路２４−１、ＦＦＴ回路２５−１、伝送路特性推定回路２６−１、および等化回路２７−１を含む。
【００３５】
受信アンテナ２１−１は、伝送信号Ａを捕捉する。高周波回路２２−１は、受信アンテナ２１−１により捕捉された伝送信号Ａから、所要帯域の信号を抜き出し、抜き出された信号を所要レベルの電力に増幅し、増幅された信号をＡ／Ｄ回路２３−１に出力する。
【００３６】
Ａ／Ｄ回路２３−１は、高周波回路２２−１から供給された信号を標本化および量子化し、直交復調回路２４−１に出力する。
【００３７】
直交復調回路２４−１は、Ａ／Ｄ回路２３−１から供給された信号を直交復調し、直交復調された信号をＦＦＴ回路２５−１に出力する。なお、直交復調回路２４−１から出力される信号は、所謂、時間領域の信号である。
【００３８】
ＦＦＴ回路２５−１は、直交復調回路２４−１から供給された時間領域の信号を周波数領域の信号に変換し、変換された周波数領域信号を伝送路特性推定回路２６−１および等化回路２７−１に出力する。
【００３９】
伝送路特性推定回路２６ー１は、ＦＦＴ回路２５−１から入力された周波数領域信号から、既知のパイロット信号を抽出して、伝送信号Ａが経由してきた伝送路の伝送路特性の推定値を算出し、算出された伝送路特性を等化制御回路１２に出力する。なお、以下の説明において、伝送信号Ａが経由してきた伝送路の伝送路特性をＨ１（ω）とする。
【００４０】
等化回路２７−１は、ＦＦＴ回路２５−１から供給された信号、および等化制御回路１２から供給される伝達関数（複素制御値）を複素演算して、ＦＦＴ回路２５−１の出力を補正し、補正後の信号を加算回路１３に出力する。
【００４１】
ブランチ１１−２は、受信アンテナ２１−２、高周波回路２２−２、Ａ／Ｄ回路２３−２、直交復調回路２４−２、ＦＦＴ回路２５−２、伝送路特性推定回路２６−２、および等化回路２７−２を含む。ブランチ１１−２の内部の構成は、ブランチ１１−１と同様である。
【００４２】
すなわち、受信アンテナ２１−２は、伝送信号Ｂを捕捉する。高周波回路２２−２は、受信アンテナ２１−２により捕捉された伝送信号Ｂから、所要帯域の信号を抜き出し、抜き出された信号を所要レベルの電圧に増幅し、増幅された信号をＡ／Ｄ回路２３−２に出力する。
【００４３】
Ａ／Ｄ回路２３−２は、高周波回路２２−２から供給された信号を標本化および量子化し、直交復調回路２４−２に出力する。
【００４４】
直交復調回路２４−２は、Ａ／Ｄ回路２３−２から供給された信号を直交復調し、直交復調された信号をＦＦＴ回路２５−２に出力する。なお、直交復調回路２４−２から出力される信号は、所謂、時間領域の信号である。
【００４５】
ＦＦＴ回路２５−２は、直交復調回路２４−２から供給された時間領域の信号を周波数領域の信号に変換し、変換された周波数領域信号を伝送路特性推定回路２６−２および等化回路２７−２に出力する。
【００４６】
伝送路特性推定回路２６−２は、ＦＦＴ回路２５−２から入力された周波数領域信号から、既知のパイロット信号を抽出して、伝送信号Ｂが経由してきた伝送路の伝送路特性の推定値を算出し、算出された伝送路特性を等化制御回路１２に出力する。なお、以下の説明において、伝送信号Ｂが経由してきた伝送路の伝送路特性をＨ２（ω）とする。
【００４７】
等化回路２７−２は、ＦＦＴ回路２５−２から供給された信号、および等化制御回路１２から供給される伝達関数（複素制御値）を複素演算して、ＦＦＴ回路２５−２の出力を補正し、補正後の信号を加算回路１３に出力する。
【００４８】
なお、上記したように、ブランチ１１−１および１１−２の内部構成は、同一である。以下、ブランチ１１−１および１１−２のそれぞれを、個々に区別する必要がない場合、まとめてブランチ１１と称する。以下、他の構成も同様とする。
【００４９】
等化制御回路１２は、伝送路特性推定回路２６−１および２６−２から供給された伝送路特性Ｈ１（ω）およびＨ２（ω）に基づいて、伝達関数（複素制御値）を算出し、算出された伝達関数（複素制御値）を等化回路２７−１および２７−２に出力するともに、メトリック制御値を発生し、ビタビ復号回路４１に出力する。
【００５０】
加算回路１３は、ブランチ１１−１の等化回路２７−１およびブランチ１１−２の等化回路２７−２から供給された信号を加算合成し、誤り訂正回路１４のビタビ復号回路４１に出力する。
【００５１】
誤り訂正回路１４は、ビタビ復号回路４１およびリードソロモン（ＲＳ）復号回路４２を含んでいる。なお、誤り訂正回路１４は、ビタビ復号回路４１およびＲＳ復号回路４２の他に、各種インターリーブ回路も含んでいるが、説明を簡略化するため、これらの構成の図示および説明は省略する。誤り訂正回路１４は、加算回路１３から供給された合成信号から伝送情報を再生する。
【００５２】
ビタビ復号回路４１は、加算回路１３から供給された信号をビタビ復号し、ＲＳ回路４２に出力する。ビタビ復号回路４１から出力された信号は、リードソロモン符号により符号化されている。ＲＳ復号回路４２は、ビタビ復号回路４２から供給されたリードソロモン符号により符号化された信号を復号して、図示せぬ後段の回路に、復号された伝送情報を出力する。
【００５３】
次に、図２は、図１の等化制御回路１２の内部の構成例を表している。
【００５４】
伝送路特性推定回路２６−１および２６−２から供給された伝送路特性Ｈ１（ω）およびＨ２（ω）は、等化制御回路１２の複素共役回路７１−１および７１−２、並びに絶対値自乗回路７２−１および７２−２に供給される。
【００５５】
なお、受信アンテナ２１−１および２１−２により受信された伝送信号Ａおよび伝送信号Ｂは、それぞれ高周波回路２２−１および２２−２で所要帯域が抽出され増幅された後、Ａ／Ｄ回路２３−１および２３−２で標本化および量子化される。従って、Ａ／Ｄ回路２３−１から出力される信号は離散的な標本値ｓ１（ｐ）となり、Ａ／Ｄ回路２３−２から出力される信号は離散的な標本値ｓ２（ｐ）となる。よって、ＦＦＴ回路２５−１から出力される信号も勿論、離散値Ｓ１（ｐ）となり、ＦＦＴ回路２５−２から出力される信号も離散値Ｓ２（ｐ）となる。
【００５６】
従って、図２に示されるように、伝送路特性推定回路２６−１から複素共役回路７１−１および絶対値自乗回路７２−１に供給される伝送路特性は離散値Ｈ１（ｐ）となり、伝送路特性推定回路２６−２から複素共役回路７１−２および絶対値自乗回路７２−２に供給される伝送路特定は離散値Ｈ２（ｐ）となる。
【００５７】
すなわち、Ｈ１（ｐ）は、ブランチ１１−１の伝送路特性推定回路２６−１から出力される、ｐ番目のＯＦＤＭ搬送波に対する伝送路特性を表し、Ｈ２（ｐ）は、ブランチ１１−２の伝送路特性推定回路２６−２から出力される、ｐ番目のＯＦＤＭ搬送波に対する伝送路特性を表している。なお、Ｈ１（ｐ）およびＨ２（ｐ）は複素数である。
【００５８】
複素共役回路７１−１は、伝送路特性推定回路２６−１から供給された伝送路特性Ｈ１（ｐ）の共役複素数Ｈ１＊（ｐ）を生成し、乗算回路７５−１に出力する。絶対値自乗回路７２−１は、伝送路特性推定回路２６−１から供給された伝送路特性Ｈ１（ｐ）の絶対値の自乗｜Ｈ１（ｐ）｜２を算出し、加算回路７３に出力する。
【００５９】
複素共役回路７１−２は、伝送路特性推定回路２６−２から供給された伝送路特性Ｈ２（ｐ）の共役複素数Ｈ２＊（ｐ）を生成し、乗算回路７５−２に出力する。絶対値自乗回路７２−２は、伝送路特性推定回路２６−２から供給された伝送路特性Ｈ２（ｐ）の絶対値の自乗｜Ｈ２（ｐ）｜２を算出し、加算回路７３に出力する。
【００６０】
加算回路７３は、絶対値自乗回路７２−１から供給された値｜Ｈ１（ｐ）｜２と絶対値自乗回路７２−２から供給された値｜Ｈ２（ｐ）｜２を加算し、加算値｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２を逆数回路７４に出力する。加算回路７３は、同時に、加算値｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２をメトリック制御値Ｗ（ｐ）として、誤り訂正回路１４のビタビ復号回路４１にも出力する。なお、メトリック制御値Ｗ（ｐ）＝｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２は、スカラー量である。
【００６１】
逆数回路７４は、加算回路７３から供給された値｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２の逆数１／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝を算出し、乗算回路７５−１および７５−２に出力する。なお、逆数回路７４から出力される値１／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝も、メトリック制御値と同様、スカラー量である。
【００６２】
乗算回路７５−１は、複素共役回路７１−１から供給された値Ｈ１＊（ｐ）、および逆数回路７４から供給された値１／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝を乗算し、伝達関数
Ｅ１（ｐ）＝Ｈ１＊（ｐ）／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝
を算出する。そして、乗算回路７５−１は、算出した伝達関数Ｅ１（ｐ）を、ブランチ１１−１の等化回路２７−１に出力する。
【００６３】
乗算回路７５−２は、複素共役回路７１−２から供給された値Ｈ２＊（ｐ）、および逆数回路７４から供給された値１／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝を乗算し、伝達関数
Ｅ２（ｐ）＝Ｈ２＊（ｐ）／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝
を算出する。そして、乗算回路７５−２は、算出した伝達関数Ｅ２（ｐ）を、ブランチ１１−２の等化回路２７−２に出力する。
【００６４】
次に、図３は、等化回路２７−１の構成例を表している。図３において、等化回路２７−１は、複素乗算回路とされ、ＦＦＴ回路２５−１から供給された離散値Ｓ１（ｐ）、および等化制御回路１２から供給された伝達関数（複素制御値）Ｅ１（ｐ）＝Ｈ１＊（ｐ）／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝を乗算して、ＦＦＴ回路２５−１の出力Ｓ１（ｐ）を補正する。そして、等化回路２７−１は、補正後の値Ｓ１（ｐ）・Ｈ１＊（ｐ）／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝を加算回路１３に出力する。
【００６５】
図示はしないが、等化回路２７−２も、等化回路２７−１と同様の構成とされる。すなわち、等化回路２７−２も複素乗算回路とされ、ＦＦＴ回路２５−２から供給された離散値Ｓ２（ｐ）、および等化制御回路１２から供給された伝達関数（複素制御値）Ｅ２（ｐ）＝Ｈ２＊（ｐ）／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝を乗算して、ＦＦＴ回路２５−２の出力Ｓ２（ｐ）を補正する。そして、等化回路２７−２は、補正後の値Ｓ２（ｐ）・Ｈ２＊（ｐ）／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝を加算回路１３に出力する。
【００６６】
加算回路１３は、等化回路２７−１から供給された値Ｓ１（ｐ）・Ｈ１＊（ｐ）／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝、および等化回路２７−２から供給された値Ｓ２（ｐ）・Ｈ２＊（ｐ）／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝を加算合成し、加算後の値｛Ｓ１（ｐ）・Ｈ１＊（ｐ）＋Ｓ２（ｐ）・Ｈ２＊（ｐ）｝／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝を、ビタビ復号回路４１に出力する。
【００６７】
次に、ビタビ復号回路４１について説明するが、その前に、図４乃至図８を参照して、畳み込み符号と、その復号アルゴリズムであるビタビ復号について説明する。
【００６８】
図４は、畳み込み符号により信号を符号化する符号化回路１００の構成例を表している。この符号化回路１００は、例えば、放送局に設置された、放送を発信する送信装置内に備えられている。なお、図４においては、説明を簡略化するため、拘束長３の畳み込み符号を例にする。
【００６９】
符号化回路１００は、レジスタ１０１および１０２、並びに排他論理和回路１０３、１０４、および１０５により構成されている。レジスタ１０１および１０２は、入力された値を１動作分だけ遅延させて出力する。排他論理和回路１０３、１０４、および１０５は、入力される２つの値の排他論理和を出力する。
【００７０】
Ｘ１は、符号化回路１００により符号化される前の２値情報を表しており、０または１のいずれかの値である。２値情報Ｘ１は、符号化回路１００のレジスタ１０１、並びに排他論理和回路１０３および１０４に入力される。また、Ｙ１およびＹ２は、それぞれ排他論理和回路１０４および１０５からの符号化出力を表している。
【００７１】
２値情報Ｘ１が符号化回路１００に入力されると、レジスタ１０１および１０２に保持されている値に依存して、異なる値の符号化出力Ｙ１およびＹ２が得られるとともに、レジスタ１０１および１０２により保持される値も変化する。レジスタ１０１および１０２に保持される値をそれぞれＤ１およびＤ２とすると、レジスタ１０１および１０２により保持される値の組み合わせは、（Ｄ１，Ｄ２）＝（０，０）、（０，１）、（１，０）、または（１，１）の４パターンが可能である（状態数は４である）。
【００７２】
ここで、（Ｄ１，Ｄ２）＝（０，０）の状態をＳ０とし、（Ｄ１，Ｄ２）＝（０，１）の状態をＳ１とし、（Ｄ１，Ｄ２）＝（１，０）の状態をＳ２とし、（Ｄ１，Ｄ２）＝（１，１）の状態をＳ３とする。２値情報Ｘ１が符号化回路１００に入力される毎に、符号化回路１００は１回動作し、１対の符号化出力Ｙ１およびＹ２を出力するとともに、レジスタ１０１および１０２に保持されている値Ｄ１およびＤ２の状態が変化する。
【００７３】
図５は、この状態の変化を示している。すなわち、楕円で囲まれた値は、左側から順番に値Ｄ１およびＤ２を表している。また、図５の楕円には、上から順番に状態Ｓ０、Ｓ１、Ｓ２、およびＳ３が示されている。また、左から右へ向かう矢印は、状態の変化を表している。また、左から右へと向かう矢印の近傍に示されている値Ｘ１／Ｙ１Ｙ２は、それぞれ２値情報Ｘ１および符号化出力Ｙ１およびＹ２を表している。
【００７４】
図５において、状態Ｓ０（すなわち（Ｄ１，Ｄ２）＝（０，０））である場合、２値情報Ｘ１としてＸ１＝０が入力されたとき、符号化出力Ｙ１およびＹ２はＹ１＝０、Ｙ２＝０となり、レジスタ１０１および１０２の状態はＳ０のままとなる。
【００７５】
このときの図４の符号化回路１００の動作について説明する。まず、Ｘ１＝０は、レジスタ１０１、排他論理和回路１０３、および排他論理和回路１０４に供給される。レジスタ１０１は、保持している値Ｄ１＝０をレジスタ１０２および排他論理和回路１０３に供給するとともに、入力されたＸ１＝０を、新たなＤ１の値として保持する（Ｄ１を更新する）。
【００７６】
排他論理和回路１０３は、入力された２値情報Ｘ１＝０、およびレジスタ１０１から供給された値Ｄ１＝０の排他論理和（＝０）を排他論理和回路１０５に出力する。
【００７７】
レジスタ１０２は、保持している値Ｄ２＝０を排他論理和回路１０４および排他論理和回路１０５に供給するとともに、レジスタ１０１から入力された値Ｄ１＝０を、新たなＤ２の値として保持する（Ｄ２を更新する）。
【００７８】
排他論理和回路１０４は、入力された２値情報Ｘ１＝０、およびレジスタ１０２から供給された値Ｄ２＝０の排他論理和（＝０）を、符号化出力Ｙ１＝０として出力する。また、排他論理和回路１０５は、排他論理和回路１０３から供給された排他論理和（＝０）、およびレジスタ１０２から供給された値Ｄ２＝０の排他論理和（＝０）を、符号化出力Ｙ２＝０として出力する。
【００７９】
符号化回路１００が以上のように動作することで、図５に示されるように、状態Ｓ０（すなわち（Ｄ１，Ｄ２）＝（０，０））において、２値情報Ｘ１としてＸ１＝０が入力された場合、符号化出力Ｙ１＝０、Ｙ２＝０が出力され、レジスタ１０１および１０２の状態はＳ０のままとなる。
【００８０】
また、図５において、状態Ｓ０である場合、２値情報Ｘ１としてＸ１＝１が入力されたとき、符号化出力Ｙ１およびＹ２はＹ１＝１、Ｙ２＝１となり、レジスタ１０１および１０２の状態はＳ２に変化する。
【００８１】
このときの図４の符号化回路１００の動作について説明する。まず、Ｘ１＝１は、レジスタ１０１、排他論理和回路１０３、および排他論理和回路１０４に供給される。レジスタ１０１は、保持している値Ｄ１＝０をレジスタ１０２および排他論理和回路１０３に供給するとともに、入力されたＸ１＝１を、新たなＤ１の値として保持する（Ｄ１を更新する）。
【００８２】
排他論理和回路１０３は、入力された２値情報Ｘ１＝１、およびレジスタ１０１から供給された値Ｄ１＝０の排他論理和（＝１）を排他論理和回路１０５に出力する。
【００８３】
レジスタ１０２は、保持している値Ｄ２＝０を排他論理和回路１０４および排他論理和回路１０５に供給するとともに、レジスタ１０１から入力された値Ｄ１＝０を、新たなＤ２の値として保持する（Ｄ２を更新する）。
【００８４】
排他論理和回路１０４は、入力された２値情報Ｘ１＝１、およびレジスタ１０２から供給された値Ｄ２＝０の排他論理和（＝１）を、符号化出力Ｙ１＝１として出力する。また、排他論理和回路１０５は、排他論理和回路１０３から供給された排他論理和（＝１）、およびレジスタ１０２から供給された値Ｄ２＝０の排他論理和（＝１）を、符号化出力Ｙ２＝１として出力する。
【００８５】
符号化回路１００が以上のように動作することで、図５に示されるように、状態Ｓ０（すなわち（Ｄ１，Ｄ２）＝（０，０））において、２値情報Ｘ１としてＸ１＝１が入力された場合、符号化出力Ｙ１＝１、Ｙ２＝１が出力され、レジスタ１０１および１０２の状態はＳ２に変化する。
【００８６】
以上、レジスタ１０１および１０２の状態がＳ０の場合の符号化回路１００の動作について説明した。以下、状態Ｓ１、Ｓ２、およびＳ３の場合における状態の変化および符号化出力について、図５を参照して説明する。なお、状態Ｓ１、Ｓ２、およびＳ３の場合における符号化回路１００の動作については説明を省略する。
【００８７】
図５において、状態Ｓ１（すなわち（Ｄ１，Ｄ２）＝（０，１））である場合、２値情報Ｘ１としてＸ１＝０が入力されたとき、符号化出力Ｙ１およびＹ２はＹ１＝１、Ｙ２＝１となり、レジスタ１０１および１０２の状態はＳ０に変化する。また、状態Ｓ１（すなわち（Ｄ１，Ｄ２）＝（０，１））である場合、２値情報Ｘ１としてＸ１＝１が入力されたとき、符号化出力Ｙ１およびＹ２はＹ１＝０、Ｙ２＝０となり、レジスタ１０１および１０２の状態はＳ２に変化する。
【００８８】
また、図５において、状態Ｓ２（すなわち（Ｄ１，Ｄ２）＝（１，０））である場合、２値情報Ｘ１としてＸ１＝０が入力されたとき、符号化出力Ｙ１およびＹ２はＹ１＝０、Ｙ２＝１となり、レジスタ１０１および１０２の状態はＳ１に変化する。また、状態Ｓ２（すなわち（Ｄ１，Ｄ２）＝（１，０））である場合、２値情報Ｘ１としてＸ１＝１が入力されたとき、符号化出力Ｙ１およびＹ２はＹ１＝１、Ｙ２＝０となり、レジスタ１０１および１０２の状態はＳ３に変化する。
【００８９】
また、図５において、状態Ｓ３（すなわち（Ｄ１，Ｄ２）＝（１，１））である場合、２値情報Ｘ１としてＸ１＝０が入力されたとき、符号化出力Ｙ１およびＹ２はＹ１＝１、Ｙ２＝０となり、レジスタ１０１および１０２の状態はＳ１に変化する。また、レジスタ１０１および１０２が状態Ｓ３（すなわち（Ｄ１，Ｄ２）＝（１，１））である場合、２値情報Ｘ１としてＸ１＝１が入力されたとき、符号化出力Ｙ１およびＹ２はＹ１＝０、Ｙ２＝１となり、レジスタ１０１および１０２の状態はＳ３のままとなる。
【００９０】
以上のようにして、２値情報Ｘ１は、符号化回路１００により符号化される。
【００９１】
このようにして得られた符号化出力Ｙ１およびＹ２に対して、例えば図６に示すような信号点配置を行うことによって、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）変調することができる。
【００９２】
図６は、ＱＰＳＫ変調時の信号スペースダイアグラムを表している。図６において、変調信号点Ａ（０，０）は、符号化回路１００の符号化出力Ｙ１およびＹ２がＹ１＝０、Ｙ２＝０の場合に変調される位相を表している。また、変調信号点Ｂ（０，１）は、符号化回路１００の符号化出力Ｙ１およびＹ２がＹ１＝０、Ｙ２＝１の場合に変調される位相を表している。また、変調信号点Ｃ（１，０）は、符号化回路１００の符号化出力Ｙ１およびＹ２がＹ１＝１、Ｙ２＝０の場合に変調される位相を表している。また、変調信号点Ｄ（１，１）は、符号化回路１００の符号化出力Ｙ１およびＹ２がＹ１＝１、Ｙ２＝１の場合に変調される位相を表している。
【００９３】
放送局の送信装置は、以上のようにして、２値情報Ｘ１が入力される毎に、符号化出力Ｙ１およびＹ２に対応する変調信号点を出力する。
【００９４】
この符号化における状態遷移と変調信号点の対応関係の例を図７に示す。
【００９５】
図７においては、上側にレジスタ１０１および１０２の状態の遷移が示され、下側に対応する変調信号点が示されている。また、図７においては、レジスタ１０１および１０２の状態の遷移の例が、ｎ−１番目からｎ＋４番目の符号化ステージまで示されている。また、図７のレジスタ１０１および１０２の状態の遷移においては、図５と同様、上から順番に状態Ｓ０、Ｓ１、Ｓ２、およびＳ３の順番で状態が示されている。また、図７において、実線の矢印は、実際に選択された状態の遷移の例を表しており、点線の矢印は、実際には選択されなかった状態の遷移を表している。
【００９６】
図７においては、ｎ−１番目の符号化ステージにおけるレジスタ１０１および１０２の状態はＳ０（すなわち（Ｄ１，Ｄ２）＝（０，０））であり、２値情報としてＸ１＝１が符号化回路１００に入力されたとする。このとき、図５を参照して上述したように、状態はＳ０からＳ２に遷移し、符号化出力Ｙ１＝１、Ｙ２＝１が出力される。従って、図７のｎ番目の符号化ステージにおける状態はＳ２となり、このときの変調信号点は、点Ｄ（１，１）となる。
【００９７】
その後、２値情報としてＸ１＝１が符号化回路１００に入力されたとする。このとき、図５を参照して上述したように、状態はＳ２からＳ３に遷移し、符号化出力Ｙ１＝１、Ｙ２＝０が出力される。従って、図７のｎ＋１番目の符号化ステージにおける状態はＳ３となり、このときの変調信号点は、点Ｃ（１，０）となる。
【００９８】
その後、２値情報としてＸ１＝１が符号化回路１００に入力されたとする。このとき、図５を参照して上述したように、状態はＳ３のままとされ、符号化出力Ｙ１＝０、Ｙ２＝１が出力される。従って、図７のｎ＋２番目の符号化ステージにおける状態はＳ３となり、このときの変調信号点は、点Ｂ（０，１）となる。
【００９９】
その後、２値情報としてＸ１＝０が符号化回路１００に入力されたとする。このとき、図５を参照して上述したように、状態はＳ３からＳ１に遷移し、符号化出力Ｙ１＝１、Ｙ２＝０が出力される。従って、図７のｎ＋３番目の符号化ステージにおける状態はＳ１となり、このときの変調信号点は、点Ｃ（１，０）となる。
【０１００】
その後、２値情報としてＸ１＝１が符号化回路１００に入力されたとする。このとき、図５を参照して上述したように、状態はＳ１からＳ２に遷移し、符号化出力Ｙ１＝０、Ｙ２＝０が出力される。従って、図７のｎ＋４番目の符号化ステージにおける状態はＳ２となり、このときの変調信号点は、点Ａ（０，０）となる。
【０１０１】
以上のようにして、符号化回路１００に入力される２値情報に応じて、レジスタ１０１および１０２の状態が遷移するとともに、符号化出力に基づいて変調信号点が決定される。
【０１０２】
なお、図７は、レジスタ１０１および１０２の状態の遷移の１例であり、レジスタ１０１および１０２の状態は、必ずしも、上述したようにして遷移するわけではない。
【０１０３】
上述したようにして、符号化され、ＱＰＳＫ変調された信号は、放送局の送信装置から発信され、受信装置１により受信される。
【０１０４】
受信装置１により受信された信号に雑音が含まれていなければ、受信された信号の位相は、図６の変調信号点Ａ、Ｂ、Ｃ、およびＤのうちいずれかの信号点となるはずである。しかしながら、受信装置１側では雑音の影響を受けるために受信信号点は分散し、必ずしも変調信号点とは一致しない。
【０１０５】
そこで、受信装置１により受信された信号の受信信号点が図６の点Ｚであるとした場合、受信装置１は、点Ｚが、元々４個の変調信号点Ａ、Ｂ、Ｃ、およびＤのいずれの信号だったのかを特定する必要がある。以下、その特定方法について説明する。
【０１０６】
雑音の分布は送信信号点の周りに正規分布していると仮定できるので、点Ｚの位相の信号を受信したときに、点Ｚが送信変調信号点Ａである確率ｐ（Ａ）、点Ｚが送信変調信号点Ｂである確率ｐ（Ｂ）、点Ｚが送信変調信号点Ｃである確率ｐ（Ｃ）、および点Ｚが送信変調信号点Ｄである確率ｐ（Ｄ）は、それぞれ次のようになる。
【０１０７】
【数１】
2004343585.tif 000003
【数２】
2004343585.tif 000004
【数３】
2004343585.tif 000005
【数４】
2004343585.tif 000006
【０１０８】
なお、以下の説明において、上記の確率ｐ（Ａ）、ｐ（Ｂ）、ｐ（Ｃ）、およびｐ（Ｄ）を遷移確率とも称する。また、上記の式において、σ２は、分散を表している。また、上記の式において、｜Ｚ−Ａ｜２は、点Ｚから変調信号点Ａまでの距離の自乗を表している。また、｜Ｚ−Ｂ｜２は、点Ｚから変調信号点Ｂまでの距離の自乗を表している。また、｜Ｚ−Ｃ｜２は、点Ｚから変調信号点Ｃまでの距離の自乗を表している。また、｜Ｚ−Ｄ｜２は、点Ｚから変調信号点Ｄまでの距離の自乗を表している。
【０１０９】
ここで、ｎ番目の符号化ステージにおける符号化の状態がＳ０である確率をＰｎ（Ｓ０）とし、Ｓ１である確率をＰｎ（Ｓ１）とし、Ｓ２である確率をＰｎ（Ｓ２）とし、Ｓ３である確率をＰｎ（Ｓ３）とする。なお、以下の説明において、これらの確率Ｐｎ（Ｓ０）、Ｐｎ（Ｓ１）、Ｐｎ（Ｓ２）、およびＰｎ（Ｓ３）を生起確率とも称する。
【０１１０】
このとき、（ｎ＋１）番目の符号化ステージにおける符号化状態がＳ０、Ｓ１、Ｓ２、およびＳ３である確率Ｐｎ＋１（Ｓ０）、Ｐｎ＋１（Ｓ１）、Ｐｎ＋１（Ｓ２）、およびＰｎ＋１（Ｓ３）は、それぞれ次のようにして求めることができる。すなわち、（ｎ＋１）番目の符号化ステージにおいて状態がＳ０となるのは、図５の状態遷移図を参照すると分かるように、ｎ番目の符号化ステージで、状態Ｓ０から変調信号点Ａ（０，０）を発生する場合か、またはｎ番目の符号化ステージで、状態Ｓ１から変調信号点Ｄ（１，１）を発生する場合のいずれかのみである。よって、（ｎ＋１）番目の符号化ステージで状態がＳ０となるのは、この２つのパスのうち、遷移確率、およびｎ番目の符号化ステージの生起確率の積が大きい方のパスであると考えられる。従って、（ｎ＋１）番目のステージにおける生起確率Ｐｎ＋１（Ｓ０）は次式で与えられる。
【０１１１】
Ｐｎ＋１（Ｓ０）＝ｍａｘ｛  Ｐｎ（Ｓ０）・ｐ（Ａ），Ｐｎ（Ｓ１）・ｐ（Ｄ）｝
【０１１２】
同様に生起確率Ｐｎ＋１（Ｓ１）、Ｐｎ＋１（Ｓ２）、およびＰｎ＋１（Ｓ３）についても、その確率は、それぞれ次式で与えられる。
【０１１３】
Ｐｎ＋１（Ｓ１）＝ｍａｘ｛  Ｐｎ（Ｓ２）・ｐ（Ｂ），Ｐｎ（Ｓ３）・ｐ（Ｃ）｝
Ｐｎ＋１（Ｓ２）＝ｍａｘ｛  Ｐｎ（Ｓ０）・ｐ（Ｄ），Ｐｎ（Ｓ１）・ｐ（Ａ）｝
Ｐｎ＋１（Ｓ３）＝ｍａｘ｛  Ｐｎ（Ｓ２）・ｐ（Ｃ），Ｐｎ（Ｓ３）・ｐ（Ｂ）｝
【０１１４】
このような計算を（ｎ＋２）番目の符号化ステージ、（ｎ＋３）番目の符号化ステージと順次繰り返し実行したときの状態遷移は、例えば図８に示すようなパスを描く。図８において、実線の矢印はパスが合流するときに他方のパスより大きな確率を与える生き残りパスであり、点線の矢印は小さな確率となるために廃棄されるパスである。また、図８においては、レジスタ１０１および１０２の状態の遷移が、ｎ−５番目の符号化ステージからｎ番目の符号化ステージまで示されている。
【０１１５】
図８のｎ番目の符号化ステージにおいて、状態Ｓ０になり得るのは、ｎ−１番目の符号化ステージで状態Ｓ０または状態Ｓ１だった場合であり、図８の例においては、生起確率は状態Ｓ１の方が大きいとされ、状態Ｓ１から状態Ｓ０になるパスが生き残りパスとなる（実線の矢印で図示）。また、図８のｎ番目の符号化ステージにおいて、状態Ｓ１になり得るのは、ｎ−１番目の符号化ステージで状態Ｓ２または状態Ｓ３だった場合であり、図８の例においては、生起確率は状態Ｓ２の方が大きいとされ、状態Ｓ２から状態Ｓ１になるパスが生き残りパスとなる（実線の矢印で図示）。また、図８のｎ番目の符号化ステージにおいて、状態Ｓ２になり得るのは、ｎ−１番目の符号化ステージで状態Ｓ０または状態Ｓ１だった場合であり、図８の例においては、生起確率は状態Ｓ１の方が大きいとされ、状態Ｓ１から状態Ｓ２になるパスが生き残りパスとなる（実線の矢印で図示）。また、図８のｎ番目の符号化ステージにおいて、状態Ｓ３になり得るのは、ｎ−１番目の符号化ステージで状態Ｓ２または状態Ｓ３だった場合であり、図８の例においては、生起確率は状態Ｓ２の方が大きいとされ、状態Ｓ２から状態Ｓ３になるパスが生き残りパスとなる（実線の矢印で図示）。
【０１１６】
以上の生き残りパスに基づいて、ｎ−１番目の符号化ステージでとり得る状態は、状態Ｓ１または状態Ｓ２のいずれかにしぼられる。従って、次に、ｎ−１番目の符号化ステージで、状態Ｓ１または状態Ｓ２になるために、ｎ−２番目の符号化ステージでとり得る状態を特定する。
【０１１７】
ｎ−１番目の符号化ステージにおいて、状態Ｓ１になり得るのは、ｎ−２番目の符号化ステージで状態Ｓ２または状態Ｓ３だった場合であり、図８の例においては、生起確率は状態Ｓ３の方が大きいとされ、状態Ｓ３から状態Ｓ１になるパスが生き残りパスとなる（実線の矢印で図示）。また、ｎ−１番目の符号化ステージにおいて、状態Ｓ２になり得るのは、ｎ−２番目の符号化ステージで状態Ｓ０または状態Ｓ１だった場合であり、図８の例においては、生起確率は状態Ｓ１の方が大きいとされ、状態Ｓ１から状態Ｓ２になるパスが生き残りパスとなる（実線の矢印で図示）。
【０１１８】
以上の生き残りパスに基づいて、ｎ−２番目の符号化ステージでとり得る状態は、状態Ｓ１または状態Ｓ３のいずれかにしぼられる。従って、次に、ｎ−２番目の符号化ステージで、状態Ｓ１または状態Ｓ３になるために、ｎ−３番目の符号化ステージでとり得る状態を特定する。
【０１１９】
ｎ−２番目の符号化ステージにおいて、状態Ｓ１になり得るのは、ｎ−３番目の符号化ステージで状態Ｓ２または状態Ｓ３だった場合であり、図８の例においては、生起確率は状態Ｓ３の方が大きいとされ、状態Ｓ３から状態Ｓ１になるパスが生き残りパスとなる（実線の矢印で図示）。また、ｎ−２番目の符号化ステージにおいて、状態Ｓ３になり得るのは、ｎ−３番目の符号化ステージで状態Ｓ２または状態Ｓ３だった場合であり、図８の例においては、生起確率は状態Ｓ３の方が大きいとされ、状態Ｓ３から状態Ｓ３になるパスが生き残りパスとなる（実線の矢印で図示）。
【０１２０】
以上の生き残りパスに基づいて、ｎ−３番目の符号化ステージでとり得る状態は、状態Ｓ３の１つにしぼられる。従って、次に、ｎ−３番目の符号化ステージで、状態Ｓ３になるために、ｎ−４番目の符号化ステージでとり得る状態を特定する。
【０１２１】
ｎ−３番目の符号化ステージにおいて、状態Ｓ３になり得るのは、ｎ−４番目の符号化ステージで状態Ｓ２または状態Ｓ３だった場合であり、図８の例においては、生起確率は状態Ｓ２の方が大きいとされ、状態Ｓ２から状態Ｓ３になるパスが生き残りパスとなる（太線の実線の矢印で図示）。ここでは、生き残りパスは１つしかないので、ｎ−４番目の状態は一意に決定される。
【０１２２】
次に、ｎ−４番目の符号化ステージで、状態Ｓ２になるために、ｎ−５番目の符号化ステージでとり得る状態を特定する。ｎ−４番目の符号化ステージにおいて、状態Ｓ２になり得るのは、ｎ−５番目の符号化ステージで状態Ｓ０または状態Ｓ１だった場合であり、図８の例においては、生起確率は状態Ｓ０の方が大きいとされ、状態Ｓ０から状態Ｓ２になるパスが生き残りパスとなる（太線の実線の矢印で図示）。ここでも、生き残りパスは１つしかないので、ｎ−５番目の状態は一意に決定される。
【０１２３】
この例では、第ｎ番目の符号化ステージにおける状態がＳ１、Ｓ２、Ｓ３、およびＳ４のいずれの状態であろうとも、生き残りパスを遡ると、第ｎ−３番目の符号化ステージでは符号化状態がＳ３に合流し、これ以前の符号化ステージの符号化状態も一意に決定されることが分かる。
【０１２４】
すなわち、各符号化ステージの遷移確率にパスの生起確率を順次乗算して確率の大きなパスを選択することにより符号化の遷移状態を同定することができ、これにより復号することができる。
【０１２５】
上記の計算は、以下のように言い換えることができる。すなわち、第ｎ番目の符号化ステージに合流する２つのパスのうち、第ｎ−１番目の符号化ステージにおける遷移確率と生起確率の積として求められる第ｎ番目の符号化ステージにおける生起確率の中から、確率の大きなパスを順次選択することにより、近似的に第ｎ番目の符号化ステージに至ることが可能なすべてのパスのうちで最大確率を与えるパスを選択する。
【０１２６】
しかしながら、上記のような計算をするに当り、パスの遷移確率である前述の正規分布確率関数ｐ（Ａ）、ｐ（Ｂ）、ｐ（Ｃ）、およびｐ（Ｄ）を計算することや、遷移確率と生起確率を乗算することは、回路化にあたり非常に大きな負担になる。そこで確率の対数を用いる。すなわち、点Ｚの信号を受信したときに送信変調信号点が点Ａ、点Ｂ、点Ｃ、および点Ｄである確率ｐ（Ａ）、ｐ（Ｂ）、ｐ（Ｃ）、およびｐ（Ｄ）の対数をそれぞれｍ（Ａ）、ｍ（Ｂ）、ｍ（Ｃ）、および，ｍ（Ｄ）とすると、ｍ（Ａ）、ｍ（Ｂ）、ｍ（Ｃ）、および，ｍ（Ｄ）は、次式のようになる。
【０１２７】
【数５】
2004343585.tif 000007
【数６】
2004343585.tif 000008
【数７】
2004343585.tif 000009
【数８】
2004343585.tif 000010
【０１２８】
同様に第ｎ番目の符号化ステージの生起確率Ｐｎ（Ｓ０）、Ｐｎ（Ｓ１）、Ｐｎ（Ｓ２）、およびＰｎ（Ｓ３）についてもその対数を取った物理量を、それぞれＭｎ（Ｓ０）、Ｍｎ（Ｓ１）、Ｍｎ（Ｓ２）、およびＭｎ（Ｓ３）とする。すなわち
Ｍｎ（Ｓ０）  ＝ｌｎ｛  Ｐｎ（Ｓ０）  ｝
Ｍｎ（Ｓ１）  ＝ｌｎ｛  Ｐｎ（Ｓ１）  ｝
Ｍｎ（Ｓ２）  ＝ｌｎ｛  Ｐｎ（Ｓ２）  ｝
Ｍｎ（Ｓ３）  ＝ｌｎ｛  Ｐｎ（Ｓ３）  ｝
【０１２９】
このような物理量を導入することで、第ｎ＋１番目の符号化ステージにおけるＭｎ＋１（Ｓ０）、Ｍｎ＋１（Ｓ１）、Ｍｎ＋１（Ｓ２）、およびＭｎ＋１（Ｓ３）は、それぞれ次式のようになる。
【０１３０】
Ｍｎ＋１（Ｓ０）＝ｍａｘ［｛Ｍｎ（Ｓ０）＋ｍ（Ａ）｝，｛Ｍｎ（Ｓ１）＋ｍ（Ｄ）｝］
Ｍｎ＋１（Ｓ１）＝ｍａｘ［｛Ｍｎ（Ｓ２）＋ｍ（Ｂ）｝，｛Ｍｎ（Ｓ３）＋ｍ（Ｃ）｝］
Ｍｎ＋１（Ｓ２）＝ｍａｘ［｛Ｍｎ（Ｓ０）＋ｍ（Ｄ）｝，｛Ｍｎ（Ｓ１）＋ｍ（Ａ）｝］
Ｍｎ＋１（Ｓ３）＝ｍａｘ［｛Ｍｎ（Ｓ２）＋ｍ（Ｃ）｝，｛Ｍｎ（Ｓ３）＋ｍ（Ｂ）｝］
【０１３１】
このように、確率を対数変換することにより、確率の計算を、従来の乗算演算から加算演算に簡略化することができる。なお、ｍ（Ａ）、ｍ（Ｂ）、ｍ（Ｃ）、およびｍ（Ｄ）には、共通して（−１／２）ｌｎ（２πσ２）が含まれていることから、大小比較時には、この項の寄与は無いのでｍ（Ａ）、ｍ（Ｂ）、ｍ（Ｃ）、およびｍ（Ｄ）の計算から排除しても問題は無い。同様に第１項の−１／２σ２も共通であることから、この−１／２σ２も排除できる。
【０１３２】
よって改めてｍ（Ａ）、ｍ（Ｂ）、ｍ（Ｃ）、およびｍ（Ｄ）を次式で定義する。
【０１３３】
ｍ（Ａ）＝｜Ｚ−Ａ｜２        （１）
ｍ（Ｂ）＝｜Ｚ−Ｂ｜２        （２）
ｍ（Ｃ）＝｜Ｚ−Ｃ｜２        （３）
ｍ（Ｄ）＝｜Ｚ−Ｄ｜２        （４）
【０１３４】
式（１）は、点Ｚから変調信号点Ａまでの距離の自乗を算出する式である。また、式（２）は、点Ｚから変調信号点Ｂまでの距離の自乗を算出する式である。また、式（３）は、点Ｚから変調信号点Ｃまでの距離の自乗を算出する式である。また、式（４）は、点Ｚから変調信号点Ｄまでの距離の自乗を算出する式である。
【０１３５】
なお、本明細書においては、この新たに定義したｍ（Ａ）、ｍ（Ｂ）、ｍ（Ｃ）、およびｍ（Ｄ）をパスメトリックと称する。
【０１３６】
ここで、新たに定義したｍ（Ａ）、ｍ（Ｂ）、ｍ（Ｃ）、およびｍ（Ｄ）においては、−１／２σ２を排除することにより、符号が反転されていることから、Ｍｎ＋１（Ｓ０）、Ｍｎ＋１（Ｓ１）、Ｍｎ＋１（Ｓ２）、およびＭｎ＋１（Ｓ３）についても次式で再定義する。
【０１３７】
Ｍｎ＋１（Ｓ０）＝ｍｉｎ［｛Ｍｎ（Ｓ０）＋ｍ（Ａ）｝，｛Ｍｎ（Ｓ１）＋ｍ（Ｄ）｝］      （５）
Ｍｎ＋１（Ｓ１）＝ｍｉｎ［｛Ｍｎ（Ｓ２）＋ｍ（Ｂ）｝，｛Ｍｎ（Ｓ３）＋ｍ（Ｃ）｝］      （６）
Ｍｎ＋１（Ｓ２）＝ｍｉｎ［｛Ｍｎ（Ｓ０）＋ｍ（Ｄ）｝，｛Ｍｎ（Ｓ１）＋ｍ（Ａ）｝］      （７）
Ｍｎ＋１（Ｓ３）＝ｍｉｎ［｛Ｍｎ（Ｓ２）＋ｍ（Ｃ）｝，｛Ｍｎ（Ｓ３）＋ｍ（Ｂ）｝］      （８）
【０１３８】
本明細書では、この新たに定義したＭｎ（Ｓ０）、Ｍｎ（Ｓ１）、Ｍｎ（Ｓ２）、およびＭｎ（Ｓ３）を第ｎステージにおけるステートメトリックと称する。
【０１３９】
このように、受信信号点から本来送信されている各信号点までの距離の２乗でパスメトリックを定義し、その累積和でステートメトリックを定義していることから、本来の確率計算を非常に簡略化して計算することが可能になる。なお、パスメトリックは、その定義から、瞬時雑音電力であると解釈することができる。従って、ビタビ復号アルゴリズムは、符号化ステージ毎に前ステージまでに累積した瞬時雑音電力の累積和に受信信号点から定義される瞬時雑音電力を加算し、複数の合流するパスのうちから、小さな瞬時雑音電力和となるパスを順次選択する復号アルゴリズムであると言うことができる。
【０１４０】
次に、ビタビ復号回路４１について説明する。図９は、ビタビ復号回路４１の内部の構成例を表している。
【０１４１】
ビタビ復号器はパスメトリック発生回路１５１、重み付け回路１５２、ＡＣＳ（Ａｄｄ−Ｃｏｍｐａｒｅ−Ｓｅｌｅｃｔ）回路１５３、パスメモリ１５４、および正規化回路１５５により構成されている。受信信号点Ｚが入力信号としてパスメトリック発生回路１５１に供給されると、パスメトリック発生回路１５１は、上述において定義された式（１）乃至式（４）によりパスメトリックｍ（Ａ）、ｍ（Ｂ）、ｍ（Ｃ）、およびｍ（Ｄ）を計算し、算出された値を重み付け回路１５２に供給する。
【０１４２】
重み付け回路１５２は、乗算回路１６１−１乃至１６１−４を含んでおり、パスメトリック発生回路１５１から供給されたパスメトリックｍ（Ａ）、ｍ（Ｂ）、ｍ（Ｃ）、およびｍ（Ｄ）の各値に対して、それぞれメトリック制御値Ｗ（ｐ）を乗算し、乗算後の値をＡＣＳ回路１５３に出力する。なお、以下の説明において、メトリック制御値Ｗ（ｐ）が乗算されたパスメトリックをｍ´（Ａ）、ｍ´（Ｂ）、ｍ´（Ｃ）、およびｍ´（Ｄ）とする。
【０１４３】
すなわち、
ｍ´（Ａ）＝Ｗ（ｐ）・ｍ（Ａ）
ｍ´（Ｂ）＝Ｗ（ｐ）・ｍ（Ｂ）
ｍ´（Ｃ）＝Ｗ（ｐ）・ｍ（Ｃ）
ｍ´（Ｄ）＝Ｗ（ｐ）・ｍ（Ｄ）
とする。
【０１４４】
ＡＣＳ回路１５３は、重み付け回路１５２により重み付けされたパスメトリックｍ´（Ａ）、ｍ´（Ｂ）、ｍ´（Ｃ）、およびｍ´（Ｄ）を利用して、上述において定義された式（５）乃至式（８）によりステートメトリックＭｎ＋１（Ｓ０）、Ｍｎ＋１（Ｓ１）、Ｍｎ＋１（Ｓ２）、およびＭｎ＋１（Ｓ３）を計算してステートメトリックを累積するとともに、ステートメトリックに基づいて、パスを選択し、いずれのパスを選択したのかを示す選択パス情報をパスメモリ１５４供給する。
【０１４５】
パスメモリ１５４は、ＡＣＳ回路１５３から供給された選択パス情報を、複数のステージ分保持する。複数ステージ分の選択パス情報に基づいて、生き残りパスを遡ることにより、例えば図８に示されるように、所定の符号化ステージで符号化状態が１つの状態に合流し、これ以前の符号化ステージの符号化状態を一意に決定することができる。
【０１４６】
正規化回路１５５は、ＡＣＳ回路１５３での蓄積計算結果がオーバーフローしないように、ステートメトリックの値を適宜正規化する。すなわち、ステートメトリックの算出式である式（５）乃至式（８）は、過去の符号化ステージのパスメトリックの累積和を算出する式となっており、順次、累積和を計算してゆくと、符号化ステージが進むにつれて、累積和が膨大な値になってしまう。そこで、適宜、正規化回路１５５により、ステートメトリックを正規化することにより、累積和が膨大な値になるのを防ぐことができる。
【０１４７】
ここで、図１０を参照して、正規化回路１５５によるステートメトリックの正規化について詳細に説明する。
【０１４８】
図１０は、ＡＣＳ回路１５３および正規化回路１５５の内部の構成例を表している。
【０１４９】
ＡＣＳ回路１５３は、レジスタ１８１−１乃至１８１−４、加算回路１８２−１乃至１８２−４，１８３−１乃至１８３−４、および選択回路１８４−１乃至１８４−４により構成されている。
【０１５０】
レジスタ１８１−１は、ステートメトリックＭｎ（Ｓ０）を保持し、加算回路１８２−１および１８３−１に出力する。レジスタ１８１−２は、ステートメトリックＭｎ（Ｓ１）を保持し、加算回路１８２−２および１８３−２に出力する。レジスタ１８１−３は、ステートメトリックＭｎ（Ｓ２）を保持し、加算回路１８２−３および１８３−３に出力する。レジスタ１８１−４は、ステートメトリックＭｎ（Ｓ３）を保持し、加算回路１８２−４および１８３−４に出力する。
【０１５１】
加算回路１８２−１は、レジスタ１８１−１から供給されたステートメトリックＭｎ（Ｓ０）に、重み付け回路１５２から供給されたパスメトリックｍ´（Ａ）を加算し、算出された値｛Ｍｎ（Ｓ０）＋ｍ´（Ａ）｝を選択回路１８４−１に出力する。加算回路１８２−２は、レジスタ１８１−２から供給されたステートメトリックＭｎ（Ｓ１）に、重み付け回路１５２から供給されたパスメトリックｍ´（Ｄ）を加算し、算出された値｛Ｍｎ（Ｓ１）＋ｍ´（Ｄ）｝を選択回路１８４−１に出力する。加算回路１８２−３は、レジスタ１８１−３から供給されたステートメトリックＭｎ（Ｓ２）に、重み付け回路１５２から供給されたパスメトリックｍ´（Ｂ）を加算し、算出された値｛Ｍｎ（Ｓ２）＋ｍ´（Ｂ）｝を選択回路１８４−２に出力する。加算回路１８２−４は、レジスタ１８１−４から供給されたステートメトリックＭｎ（Ｓ３）に、重み付け回路１５２から供給されたパスメトリックｍ´（Ｃ）を加算し、算出された値｛Ｍｎ（Ｓ３）＋ｍ´（Ｃ）｝を選択回路１８４−２に出力する。
【０１５２】
加算回路１８３−１は、レジスタ１８１−１から供給されたステートメトリックＭｎ（Ｓ０）に、重み付け回路１５２から供給されたパスメトリックｍ´（Ｄ）を加算し、算出された値｛Ｍｎ（Ｓ０）＋ｍ´（Ｄ）｝を選択回路１８４−３に出力する。加算回路１８３−２は、レジスタ１８１−２から供給されたステートメトリックＭｎ（Ｓ１）に、重み付け回路１５２から供給されたパスメトリックｍ´（Ａ）を加算し、算出された値｛Ｍｎ（Ｓ１）＋ｍ´（Ａ）｝を選択回路１８４−３に出力する。加算回路１８３−３は、レジスタ１８１−３から供給されたステートメトリックＭｎ（Ｓ２）に、重み付け回路１５２から供給されたパスメトリックｍ´（Ｃ）を加算し、算出された値｛Ｍｎ（Ｓ２）＋ｍ´（Ｃ）｝を選択回路１８４−４に出力する。加算回路１８３−４は、レジスタ１８１−４から供給されたステートメトリックＭｎ（Ｓ３）に、重み付け回路１５２から供給されたパスメトリックｍ´（Ｂ）を加算し、算出された値｛Ｍｎ（Ｓ３）＋ｍ´（Ｂ）｝を選択回路１８４−４に出力する。
【０１５３】
選択回路１８４−１は、加算回路１８２−１から供給された加算結果｛Ｍｎ（Ｓ０）＋ｍ´（Ａ）｝、および加算回路１８２−２から供給された加算結果｛Ｍｎ（Ｓ１）＋ｍ´（Ｄ）｝のうちで、値が小さいほうのパス（累積雑音の小さなパス）を選択し、選択された加算結果をステートメトリックＭｎ＋１（Ｓ０）として、正規化回路１５５の比較回路１９１−１および減算回路１９２−１に出力する。なお、図１０においては、図が煩雑になるのを防ぐため、図示を省略しているが、選択回路１８４−１は、どちらのパスを選択したのかを示す選択パス情報を発生し、パスメモリ１５４に出力する。
【０１５４】
選択回路１８４−２は、加算回路１８２−３から供給された加算結果｛Ｍｎ（Ｓ２）＋ｍ´（Ｂ）｝、および加算回路１８２−４から供給された加算結果｛Ｍｎ（Ｓ３）＋ｍ´（Ｃ）｝のうちで、値が小さいほうのパス（累積雑音の小さなパス）を選択し、選択された加算結果をステートメトリックＭｎ＋１（Ｓ１）として、正規化回路１５５の比較回路１９１−２および減算回路１９２−２に出力する。なお、図１０においては、図が煩雑になるのを防ぐため、図示を省略しているが、選択回路１８４−２は、どちらのパスを選択したのかを示す選択パス情報を発生し、パスメモリ１５４に出力する。
【０１５５】
選択回路１８４−３は、加算回路１８３−１から供給された加算結果｛Ｍｎ（Ｓ０）＋ｍ´（Ｄ）｝、および加算回路１８３−２から供給された加算結果｛Ｍｎ（Ｓ１）＋ｍ´（Ａ）｝のうちで、値が小さいほうのパス（累積雑音の小さなパス）を選択し、選択された加算結果をステートメトリックＭｎ＋１（Ｓ２）として、正規化回路１５５の比較回路１９１−３および減算回路１９２−３に出力する。なお、図１０においては、図が煩雑になるのを防ぐため、図示を省略しているが、選択回路１８４−３は、どちらのパスを選択したのかを示す選択パス情報を発生し、パスメモリ１５４に出力する。
【０１５６】
選択回路１８４−４は、加算回路１８３−３から供給された加算結果｛Ｍｎ（Ｓ２）＋ｍ´（Ｃ）｝、および加算回路１８３−４から供給された加算結果｛Ｍｎ（Ｓ３）＋ｍ´（Ｂ）｝のうちで、値が小さいほうのパス（累積雑音の小さなパス）を選択し、選択された加算結果をステートメトリックＭｎ＋１（Ｓ３）として、正規化回路１５５の比較回路１９１−４および減算回路１９２−４に出力する。なお、図１０においては、図が煩雑になるのを防ぐため、図示を省略しているが、選択回路１８４−４は、どちらのパスを選択したのかを示す選択パス情報を発生し、パスメモリ１５４に出力する。
【０１５７】
正規化回路１５５は、比較回路１９１−１乃至１９１−４、減算回路１９２−１乃至１９２−４、論理和回路１９３、および選択回路１９４により構成されている。ＡＣＳ回路１５３では、加算回路１８２−１乃至１８２−４，１８３−１乃至１８３−４により、ステートメトリックに対してパスメトリックが累積加算されるため、ｓステートメトリックは計算ステージ毎に値が大きくなってゆく。従って、正規化回路１５５では、ステートメトリックの値が所定値Ｍ以上になったことを検出して各状態のステートメトリックから所定値Ｋを減算することによってオーバーフローを防止する。
【０１５８】
比較回路１９１−１は、選択回路１８４−１から供給されたステートメトリックＭｎ＋１（Ｓ０）が予め設定された所定の基準値Ｍより大きい値であるか否かを判定し、判定結果を論理和回路１９３に出力する。
【０１５９】
比較回路１９１−２は、選択回路１８４−２から供給されたステートメトリックＭｎ＋１（Ｓ１）が予め設定された所定の基準値Ｍより大きい値であるか否かを判定し、判定結果を論理和回路１９３に出力する。
【０１６０】
比較回路１９１−３は、選択回路１８４−３から供給されたステートメトリックＭｎ＋１（Ｓ２）が予め設定された所定の基準値Ｍより大きい値であるか否かを判定し、判定結果を論理和回路１９３に出力する。
【０１６１】
比較回路１９１−４は、選択回路１８４−４から供給されたステートメトリックＭｎ＋１（Ｓ３）が予め設定された所定の基準値Ｍより大きい値であるか否かを判定し、判定結果を論理和回路１９３に出力する。
【０１６２】
論理和回路１９３は、比較回路１９１−１乃至１９１−４から供給される判定結果に基づいて、ステートメトリックＭｎ＋１（Ｓ０）、Ｍｎ＋１（Ｓ１）、Ｍｎ＋１（Ｓ２）、およびＭｎ＋１（Ｓ３）のうち、１つでも基準値Ｍより大きい値になったか否かを判定し、判定結果を選択回路１９４に出力する。すなわち、ステートメトリックＭｎ＋１（Ｓ０）、Ｍｎ＋１（Ｓ１）、Ｍｎ＋１（Ｓ２）、およびＭｎ＋１（Ｓ３）のうち、１つでも基準値Ｍより大きい値になった場合、次の演算ステージにおいて、ステートメトリックがオーバーフローする可能性がある。従って、ステートメトリックがオーバーフローする前に、減算回路１９２−１乃至１９２−４により所定値Ｋを減算することにより、ステートメトリックのオーバーフローを防ぐ。そこで、論理和回路１９３は、ステートメトリックＭｎ＋１（Ｓ０）、Ｍｎ＋１（Ｓ１）、Ｍｎ＋１（Ｓ２）、およびＭｎ＋１（Ｓ３）のうち、１つでも基準値Ｍより大きい値になったか否かを判定することにより、ステートメトリックがオーバーフローしそうか否かを判定する。
【０１６３】
選択回路１９４は、論理和回路１９３から供給された判定結果に基づいて、ステートメトリックＭｎ＋１（Ｓ０）、Ｍｎ＋１（Ｓ１）、Ｍｎ＋１（Ｓ２）、およびＭｎ＋１（Ｓ３）のうち、１つでも基準値Ｍより大きい値になっていた場合、予め設定された所定値Ｋを減算回路１９２−１乃至１９２−４に出力し、ステートメトリックＭｎ＋１（Ｓ０）、Ｍｎ＋１（Ｓ１）、Ｍｎ＋１（Ｓ２）、およびＭｎ＋１（Ｓ３）の全てが、基準値Ｍ以下の値になっていた場合、０を減算回路１９２−１乃至１９２−４に出力する。なお、ステートメトリックＭｎ＋１（Ｓ０）、Ｍｎ＋１（Ｓ１）、Ｍｎ＋１（Ｓ２）、およびＭｎ＋１（Ｓ３）の全てが、基準値Ｍ以下の値になっていた場合、０を減算回路１９２−１乃至１９２−４に出力するのは、減算回路１９２−１乃至１９２−４によるステートメトリックの減算を実質的に行わせないようにするためである。これにより、常に所定値Ｋを減算した場合に起こり得るステートメトリックのアンダーフローを防止することができる。
【０１６４】
減算回路１９２−１は、選択回路１８４−１より供給されたステートメトリックＭｎ＋１（Ｓ０）から、選択回路１９４より供給された値（Ｋまたは０）を引き算し、算出された値をＡＣＳ回路１５３のレジスタ１８１−１に出力する。
【０１６５】
減算回路１９２−２は、選択回路１８４−２より供給されたステートメトリックＭｎ＋１（Ｓ１）から、選択回路１９４より供給された値（Ｋまたは０）を引き算し、算出された値をＡＣＳ回路１５３のレジスタ１８１−２に出力する。
【０１６６】
減算回路１９２−３は、選択回路１８４−３より供給されたステートメトリックＭｎ＋１（Ｓ２）から、選択回路１９４より供給された値（Ｋまたは０）を引き算し、算出された値をＡＣＳ回路１５３のレジスタ１８１−３に出力する。
【０１６７】
減算回路１９２−４は、選択回路１８４−４より供給されたステートメトリックＭｎ＋１（Ｓ３）から、選択回路１９４より供給された値（Ｋまたは０）を引き算し、算出された値をＡＣＳ回路１５３のレジスタ１８１−４に出力する。
【０１６８】
以上のようにステートメトリックのオーバーフローの可能性を検出し、所定値Ｋを減算することにより、ステートメトリックのオーバーフローを防止することができる。
【０１６９】
図９に示されるように、パスメトリック発生回路１５１により発生されたパスメトリックｍ（Ａ）、ｍ（Ｂ）、ｍ（Ｃ）、およびｍ（Ｄ）に対して、重み付け回路１５２によりメトリック制御値Ｗ（ｐ）を乗算することにより、伝送路特性Ｈ１（ｐ）およびＨ２（ｐ）に応じて、メトリックに重み付けすることができ、結果的に、ビタビ復号回路４１の誤り訂正能力を向上させることができる。
【０１７０】
すなわち当初−１／２σ２を一定としてあつかい、パスメトリックｍ（Ａ）、ｍ（Ｂ）、ｍ（Ｃ）、およびｍ（Ｄ）の計算において受信信号点Ｚと各信号点Ａ，Ｂ，Ｃ，Ｄとの距離の自乗の係数である−１／２σ２の寄与を排除したが、地上波伝送においては周波数選択性や時間選択性フェーディングによりビタビ復号ステージ毎に−１／２σ２が異なることから、その効果を考慮することによってより訂正能力を向上させることが可能であり、ビタビ復号のステージ毎にパスメトリックに対する重み付けとの形で係数−１／２σ２を計算に寄与させる。
【０１７１】
すなわち、上記したように、メトリック制御値Ｗ（ｐ）は、Ｗ（ｐ）＝｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２とされている。従って、伝送路特性Ｈ１（ｐ）およびＨ２（ｐ）の値が大きいほど、メトリック制御値Ｗ（ｐ）の値も大きくなる。上記したように、パスメトリックｍ（Ａ）、ｍ（Ｂ）、ｍ（Ｃ）、およびｍ（Ｄ）に対して、重み付け回路１５２によりメトリック制御値Ｗ（ｐ）が乗算されるため、メトリック制御値Ｗ（ｐ）の値が大きいほど、パスメトリックｍ（Ａ）、ｍ（Ｂ）、ｍ（Ｃ）、およびｍ（Ｄ）に対して、大きな値が乗算されることになる。すなわち、伝送路特性Ｈ１（ｐ）およびＨ２（ｐ）の値が大きいほど、パスメトリックｍ（Ａ）、ｍ（Ｂ）、ｍ（Ｃ）、およびｍ（Ｄ）に対して、大きな重み付けがなされる。
【０１７２】
反対に、伝送路特性Ｈ１（ｐ）およびＨ２（ｐ）の値が小さいほど、メトリック制御値Ｗ（ｐ）の値も小さくなる。メトリック制御値Ｗ（ｐ）の値が小さいほど、パスメトリックｍ（Ａ）、ｍ（Ｂ）、ｍ（Ｃ）、およびｍ（Ｄ）に対して、小さな値が乗算されることになる。すなわち、伝送路特性Ｈ１（ｐ）およびＨ２（ｐ）の値が小さいほど、パスメトリックｍ（Ａ）、ｍ（Ｂ）、ｍ（Ｃ）、およびｍ（Ｄ）に対して、小さな重み付けがなされる。
【０１７３】
図１１は、従来のビタビ復号回路１７１の構成例を表している。図１１に示された従来のビタビ復号回路１７１において、図９のビタビ復号回路４１と同一の構成には同一の符号を付してある。図１１に示された従来のビタビ復号回路１７１は、図９のビタビ復号回路４１から、重み付け回路１５２が削除され、パスメトリック発生回路１５１で発生されたパスメトリックは、直接ＡＣＳ回路１５３に供給されるようになっている。このため、パスメトリックに対して、伝送路特性Ｈ１（ｐ）およびＨ２（ｐ）に応じた重み付けをすることができず、図９のビタビ復号回路４１と比較して、誤り訂正能力が低くなる。
【０１７４】
本発明を適用したビタビ復号回路４１を、この図１１に示された従来のビタビ復号回路１７１と比較すると、本発明を適用したビタビ復号回路４１は、伝送路特性Ｈ１（ｐ）およびＨ２（ｐ）の値に応じて、パスメトリックｍ（Ａ）、ｍ（Ｂ）、ｍ（Ｃ）、およびｍ（Ｄ）に対して重み付けを行う。これにより、従来と比較して、誤り訂正能力を向上させることが可能となる。
【０１７５】
次に、図１２のフローチャートを参照して、受信装置１の受信処理について説明する。
【０１７６】
ステップＳ１０１において、受信アンテナ２１−１および２１−２は、それぞれ伝送信号Ａおよび伝送信号Ｂを捕捉する。
【０１７７】
ステップＳ１０２において、高周波回路２２−１および２２−２は、ステップＳ１０１で受信アンテナ２１−１および２１−２により捕捉された伝送信号Ａおよび伝送信号Ｂから、それぞれ所要帯域の信号のみを抜き出し、所要レベルの電圧に増幅し、Ａ／Ｄ回路２３−１および２３−２に出力する。
【０１７８】
ステップＳ１０３において、Ａ／Ｄ回路２３−１および２３−２は、ステップＳ１０２で所要レベルの電圧に増幅された信号を標本化および量子化する。これにより、信号は、離散した標本値ｓ１（ｐ）およびｓ２（ｐ）となる。
【０１７９】
ステップＳ１０４において、直交復調回路２４−１および２４−２は、ステップＳ１０３でＡ／Ｄ回路２３−１および２３−２により標本化および量子化された信号を直交復調し、直交復調された信号をＦＴＴ回路２５−１および２５−２に出力する。
【０１８０】
ステップＳ１０５において、ＦＦＴ回路２５−１および２５−２は、ステップＳ１０４で直交復調回路２４−１および２４−２により直交復調された信号を時間領域信号から周波数領域信号に変換し、変換後の周波数領域信号を伝送路特性推定回路２６−１および２６−２、並びに等化回路２７−１および２７−２に出力する。
【０１８１】
ステップＳ１０６において、伝送路特性推定回路２６−１および２６−２は、ＦＴＴ回路２５−１および２５−２から供給された周波数領域信号から、既知のパイロット信号を抽出して、伝送信号Ａおよび伝送信号Ｂがそれぞれ経由してきた伝送路の伝送路特性Ｈ１（ｐ）およびＨ２（ｐ）を算出し、算出された伝送路特性を等化制御回路１２に出力する。なお、伝送路特性Ｈ１（ｐ）およびＨ２（ｐ）の算出方法は、既知のものを利用することができる。
【０１８２】
ステップＳ１０７において、等化制御回路１２は、等化制御処理を実行し、以下の伝達関数
Ｅ１（ｐ）＝Ｈ１＊（ｐ）／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝
Ｅ２（ｐ）＝Ｈ２＊（ｐ）／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝
を計算して、複素制御値を算出し、算出した複素制御値を等化回路２７−１および２７−２に対して出力するとともに、以下のメトリック制御値
Ｗ（ｐ）＝｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２
を算出して、ビタビ復号回路４１に出力する。なお、ステップＳ１０７の等化制御処理の詳細は、図１３のフローチャートを参照して後述する。
【０１８３】
ステップＳ１０８において、等化回路２７−１は、ＦＦＴ回路２５−１から供給された周波数領域信号Ｓ１（ｐ）に対して、等化制御回路１２から供給された複素制御値Ｈ１＊（ｐ）／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝を乗算することにより、周波数領域信号の値を補正（等化）して、乗算後の値Ｓ１（ｐ）・Ｈ１＊（ｐ）／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝を加算回路１３に出力する。また、等化回路２７−２は、ＦＦＴ回路２５−２から供給された周波数領域信号Ｓ２（ｐ）に対して、等化制御回路１２から供給された複素制御値Ｈ２＊（ｐ）／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝を乗算することにより、周波数領域信号の値を補正（等化）して、乗算後の値Ｓ２（ｐ）・Ｈ２＊（ｐ）／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝を加算回路１３に出力する。
【０１８４】
ステップＳ１０９において、加算回路１３は、ステップＳ１０８で等化回路２７−１から供給された補正済みの周波数領域信号Ｓ１（ｐ）・Ｈ１＊（ｐ）／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝、および等化回路２７−２から供給された補正済みの周波数領域信号値Ｓ２（ｐ）・Ｈ２＊（ｐ）／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝を加算合成し、加算合成後の値｛Ｓ１（ｐ）・Ｈ１＊（ｐ）＋Ｓ２（ｐ）・Ｈ２＊（ｐ）｝／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝をビタビ復号回路４１に出力する。
【０１８５】
ステップＳ１１０において、ビタビ復号回路４１は、ステップＳ１０９で加算回路１３から供給された値｛Ｓ１（ｐ）・Ｈ１＊（ｐ）＋Ｓ２（ｐ）・Ｈ２＊（ｐ）｝／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝をビタビ復号処理し、復号された信号をＲＳ復号回路４２に出力する。なお、ステップＳ１１０の復号処理の詳細な説明は、図１４のフローチャートを参照して後述する。
【０１８６】
ステップＳ１１１において、ＲＳ復号回路４２は、ステップＳ１１０でビタビ復号回路４１から供給された、リードソロモン符号により符号化されている信号を復号し、復号された伝送情報を、後段の回路に出力する。
【０１８７】
以上のようにして、受信処理が実行される。
【０１８８】
次に、図１３のフローチャートを参照して、図１２のステップＳ１０７の等化制御処理について説明する。
【０１８９】
ステップＳ１２１において、等化制御回路１２の複素共役回路７１−１および７１−２は、それぞれに入力された伝送路特性Ｈ１（ｐ）およびＨ２（ｐ）の共役複素数Ｈ１＊（ｐ）およびＨ２＊（ｐ）を、それぞれ生成し、生成された共役複素数Ｈ１＊（ｐ）およびＨ２＊（ｐ）を、それぞれ乗算回路７５−１および７５−２に出力する。
【０１９０】
ステップＳ１２２において、絶対値自乗回路７２−１および７２−２は、それぞれに入力された伝送路特性Ｈ１（ｐ）およびＨ２（ｐ）の絶対値の自乗｜Ｈ１（ｐ）｜２および｜Ｈ２（ｐ）｜２を算出し、算出された値｜Ｈ１（ｐ）｜２および｜Ｈ２（ｐ）｜２を加算回路７３に出力する。
【０１９１】
ステップＳ１２３において、加算回路７３は、ステップＳ１２２で絶対値自乗回路７２−１および７２−２から供給された値｜Ｈ１（ｐ）｜２および｜Ｈ２（ｐ）｜２を加算し、これをメトリック制御値Ｗ（ｐ）＝｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２として、ビタビ復号回路４１の重み付け回路１５２に出力するとともに、加算値｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２を逆数回路７４に出力する。
【０１９２】
ステップＳ１２４において、逆数回路７４は、ステップＳ１２３で加算回路７３から供給された加算値の逆数１／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝を算出し、算出された値１／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝を乗算回路７５−１および７５−２に出力する。
【０１９３】
ステップＳ１２５において、乗算回路７５−１および７５−２は、ステップＳ１２１でそれぞれに供給された共役複素数Ｈ１＊（ｐ）およびＨ２＊（ｐ）に対して、ステップＳ１２４で逆数回路７４から供給された値１／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝を乗算し、算出された複素制御値Ｅ１（ｐ）＝Ｈ１＊（ｐ）／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝およびＥ２（ｐ）＝Ｈ２＊（ｐ）／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝を、それぞれ、等化回路２７−１および２７−２に出力する。
【０１９４】
以上のようにして、等化制御処理が実行される。なお、以上の説明においては、説明の便宜上、ステップＳ１２１の処理の後、ステップＳ１２２乃至ステップＳ１２４の処理が実行されているが、実際には、ステップＳ１２１の処理、およびステップＳ１２２乃至ステップＳ１２４の処理は独立並行に実行される。
【０１９５】
次に、図１４のフローチャートを参照して、図１２のステップＳ１１０の復号処理について詳細に説明する。
【０１９６】
図１４のステップＳ１４１において、ビタビ復号回路４１のパスメトリック発生回路１５１は、加算回路１３から供給された、加算合成後の第ｐ番目のＯＦＤＭ搬送波の信号｛Ｓ１（ｐ）・Ｈ１＊（ｐ）＋Ｓ２（ｐ）・Ｈ２＊（ｐ）｝／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝に基づいて、パスメトリックｍ（Ａ）、ｍ（Ｂ）、ｍ（Ｃ）、およびｍ（Ｄ）を算出する。すなわち、加算回路１３から供給された、第ｐ番目のＯＦＤＭ搬送波の信号｛Ｓ１（ｐ）・Ｈ１＊（ｐ）＋Ｓ２（ｐ）・Ｈ２＊（ｐ）｝／｛｜Ｈ１（ｐ）｜２＋｜Ｈ２（ｐ）｜２｝は、図５の信号スペースダイアグラム上の信号点として表すことができるので、パスメトリック発生回路１５１は、この信号点に基づいて、第ｐ番目のＯＦＤＭ搬送波のパスメトリックｍ（Ａ）、ｍ（Ｂ）、ｍ（Ｃ）、およびｍ（Ｄ）を算出する。
【０１９７】
このパスメトリックｍ（Ａ）、ｍ（Ｂ）、ｍ（Ｃ）、およびｍ（Ｄ）の演算は、その式の定義から、点Ｚから変調信号点Ａ、Ｂ、Ｃ、およびＤまでの距離の自乗を求めると言い換えることができる。パスメトリック発生回路１５１は、算出した第ｐ番目のＯＦＤＭ搬送波のパスメトリックｍ（Ａ）、ｍ（Ｂ）、ｍ（Ｃ）、およびｍ（Ｄ）を重み付け回路１５２に出力する。
【０１９８】
ステップＳ１４２において、重み付け回路１５２の乗算回路１６１−１乃至１６１−４は、ステップＳ１４１で算出された第ｐ番目のＯＦＤＭ搬送波のパスメトリックｍ（Ａ）、ｍ（Ｂ）、ｍ（Ｃ）、およびｍ（Ｄ）に対して、図１３のステップＳ１２３で等化制御回路１２から供給されたメトリック制御値Ｗ（ｐ）をそれぞれ乗算し、乗算された値ｍ´（Ａ）、ｍ´（Ｂ）、ｍ´（Ｃ）、およびｍ´（Ｄ）を、ＡＣＳ回路１５３に出力する。
【０１９９】
ステップＳ１４３において、ＡＣＳ回路１５３は、ステートメトリックＭｎ＋１（Ｓ０）、Ｍｎ＋１（Ｓ１）、Ｍｎ＋１（Ｓ２）、Ｍｎ＋１（Ｓ３）を計算して累積するとともに、いずれのパスを選択したのかを示す選択パス情報をパスメモリ１５４供給する。
【０２００】
ステップＳ１４４において、パスメモリ１５４は、ステップＳ１４３でＡＣＳ回路１５３から供給された選択パス情報を記憶する。なお、パスメモリ１５４は、パス情報を過去に遡れるよう、複数ステージ前の分まで、選択パス情報が記憶されている。パスメモリ１５４は、必要に応じて、選択パス情報に基づいて、選択パスを遡り、図８を参照して説明したようにして、レジスタ１０１およびレジスタ１０２の遷移状態を特定し、２値情報Ｘ１を特定する。
【０２０１】
ステップＳ１４５において、正規化回路１５５は、ステップＳ１４３で累積されたステートメトリックを、オーバーフローしないように、所定の値に正規化する。
【０２０２】
以上のようにして、復号処理が実行される。
【０２０３】
以上のように、パスメトリックに対して、重み制御値を乗算して、重み付けすることにより、ビタビ復号回路４１の誤り訂正能力を向上させることが可能となる。
【０２０４】
次に、図１５は、等化制御回路１２の図２とは異なる内部構成例を表している。図１５の等化制御回路１２において、図２の等化制御回路１２と同一の構成には同一の符号を付してある。
【０２０５】
図１５の等化制御回路１２は、図１３の等化制御回路１２に、再量子化回路２０１が追加された構成になっている。
【０２０６】
再量子化回路２０１は、加算回路７３から出力されたメトリック制御値Ｗ（ｐ）のビット数を低減し、ビタビ復号回路４１の重み付け回路１５２に出力する。すなわち、加算回路７３から出力されるメトリック制御値Ｗ（ｐ）は、８ビット（２５６通り）の値となっているが、メトリック制御値Ｗ（ｐ）は、必ずしも、そこまで細かく段階分けする必要はない。そこで、再量子化回路２０１により、８ビットの値を４ビット（１６通り）の値に変換して、ビット数を落としたメトリック制御値Ｗ´（ｐ）を重み付け回路１５２に出力する。これにより、重み付け回路１５２の乗算回路規模を削減することが可能となる。
【０２０７】
次に、図１６のフローチャートを参照して、図１５の等化制御回路１２の場合の等化制御処理（図１２のステップＳ１０７）について説明する。なお、図１６のステップＳ１６１乃至ステップＳ１６５の処理は、図１３のステップＳ１２１乃至ステップＳ１２５の処理と同様であるため、説明を省略する。
【０２０８】
ステップＳ１６６において、再量子化回路２０１は、ステップＳ１６３で加算回路７３により算出されたメトリック制御値Ｗ（ｐ）のビット数を低減し、ビット数が低減されたメトリック制御値Ｗ´（ｐ）を、重み付け回路１５２に出力する。
【０２０９】
以上のようにしても良い。
【０２１０】
次に、図１７は、等化制御回路１２の内部構成の、さらに異なる例を表している。
【０２１１】
図１７の等化制御回路１２は、図１３の等化制御回路１２に、比較回路２１１が追加された構成になっている。
【０２１２】
比較回路２１１は、加算回路７３から出力されたメトリック制御値Ｗ（ｐ）を、予め設定された閾値と比較し、閾値以上なら１を、閾値以下なら０をビタビ復号回路４１の重み付け回路１５２に出力する。すなわち、加算回路７３から出力されるメトリック制御値Ｗ（ｐ）は、８ビット（２５６通り）の値となっているが、必ずしも、そこまで細かく段階分けする必要はない。そこで、比較回路２１１により、８ビットの値を１ビットに変換して、２値情報としてのメトリック制御値を重み付け回路１５２に出力する。これにより、ビタビ復号回路４１の重み付け回路１５２を乗算回路１６１−１乃至１６１−４から、単純なゲート回路に変更することが可能となり、回路規模を大幅に削減することができる。
【０２１３】
次に、図１８のフローチャートを参照して、図１７の等化制御回路１２の場合の等化制御処理（図１２のステップＳ１０７）について説明する。なお、図１８のステップＳ１８１乃至ステップＳ１８５の処理は、図１３のステップＳ１２１乃至ステップＳ１２５の処理と同様であるため、説明を省略する。
【０２１４】
ステップＳ１８６において、比較回路２１１は、ステップＳ１８３で加算回路７３により算出されたメトリック制御値Ｗ（ｐ）が、予め設定された閾値より大きいか否かを判定し、メトリック制御値Ｗ（ｐ）が予め設定された閾値より大きい場合、１を、メトリック制御値Ｗ（ｐ）が予め設定された閾値以下の場合、０を、重み付け回路１５２に出力する。
【０２１５】
以上のようにしても良い。この場合、ビタビ復号回路４１の重み付け回路１５１は、ゲート回路に変更される。そして、等化制御回路１２から重み付け回路１５１に１が供給された場合、重み付け回路１５１（ゲート回路）は、パスメトリック発生回路１５１により算出されたパスメトリックをＡＣＳ回路１５３に供給し、等化制御回路１２から重み付け回路１５１に０が供給された場合、重み付け回路１５１（ゲート回路）は、パスメトリック発生回路１５１により算出されたパスメトリックをＡＣＳ回路１５３に供給せずに廃棄する。
【０２１６】
以上のようにすることで、回路規模を縮小することが可能となる。
【０２１７】
以上のように、本発明によれば、各ブランチ１１−１および１１−２のＦＦＴ回路２５−１および２５−２の出力に対して、全てのブランチ１１−１および１１−２に対する伝送路特性Ｈ１（ｐ）およびＨ２（ｐ）に関連付けられた伝達関数を有する等化処理を行って、加算合成することにより、ＯＦＤＭキャリア毎に最大比で合成するダイバーシティ合成を可能にするとともに、合成後のＯＦＤＭ信号に対して、そのＯＦＤＭキャリア毎の電力レベル（伝送路特性）に依存したメトリック制御値を生成して、ビタビ復号回路４１のパスメトリックを重み付けすることにより、誤り訂正能力をも向上させることが可能となる。
【０２１８】
なお、図１の例においては、説明を簡単にするために、ブランチ数を２つとしたが、ブランチ数を３以上とすることでダイバーシティ効果をさらに向上させることが可能である。
【０２１９】
ブランチ数をＮ（Ｎ≧３）とした場合、第ｎ番目（ただし、１≦ｎ≦Ｎ）のブランチ１１−ｎの等化回路伝達関数Ｅｎ（ω）は次のようになる。
【０２２０】
【数９】
2004343585.tif 000011
【０２２１】
すなわち、等化制御回路１２は、上記の伝達関数（複素制御値）Ｅｎ（ω）を算出して、ブランチ１１−ｎの等化回路２７−ｎに供給する。等化回路２７−ｎは、ＦＴＴ回路２５−ｎの出力に、上記の複素制御値を乗算して、等化する。
【０２２２】
このようにして、ブランチ１１−１乃至１１−Ｎの等化回路２７−１乃至２７−Ｎで等化された値は、加算回路１３により加算合成される。これにより、よりＣ／Ｎ比を向上させることが可能となる。
【０２２３】
このようにして得られたダイバーシティ出力は、加算回路１３から、誤り訂正回路５１４に供給されて伝送情報が出力される。
【０２２４】
また、ブランチ数をＮ（Ｎ≧３）とした場合、ビタビ復号回路４１に対して重み付けするためのメトリック制御値Ｗ（ｐ）は、以下の式により算出される。
【０２２５】
【数１０】
2004343585.tif 000012
【０２２６】
【発明の効果】
以上のように、本発明によれば、誤り訂正することができる。
【０２２７】
また、本発明によれば、ＯＦＤＭキャリア毎に最大比で合成するダイバーシティ合成を可能にするとともに、合成後のＯＦＤＭ信号に対して、そのＯＦＤＭキャリア毎の電力レベルに依存して、ビタビ復号回路のパスメトリックに重み付けすることができ、誤り訂正能力をも向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明を適用した受信装置の構成例を示すブロック図である。
【図２】図１の等化制御回路の内部の構成例を示すブロック図である。
【図３】等化回路における処理を説明する図である。
【図４】符号化回路の構成例を示すブロック図である。
【図５】畳み込み符号を説明する図である。
【図６】ＱＰＳＫ変調を説明する図である。
【図７】畳み込み符号およびＱＰＳＫ変調について説明する図である。
【図８】ビタビ復号を説明する図である。
【図９】図１のビタビ復号回路の内部の構成例を示すブロック図である。
【図１０】図９のＡＣＳ回路および正規化回路の内部の構成例を示すブロック図である。
【図１１】従来のビタビ復号回路の構成例を示す図である。
【図１２】受信装置の受信処理を説明するフローチャートである。
【図１３】図１２のステップＳ１０７の処理を詳細に説明するフローチャートである。
【図１４】図１２のステップＳ１１０の処理を詳細に説明するフローチャートである。
【図１５】図１の等化制御回路の内部の構成例を示す、図２とは異なるブロック図である。
【図１６】図１５の等化制御回路の場合における図１２のステップＳ１０７の処理を詳細に説明するフローチャートである。
【図１７】図１の等化制御回路の内部の構成例を示す、図２および図１５とは異なるブロック図である。
【図１８】図１７の等化制御回路の場合における図１２のステップＳ１０７の処理を詳細に説明するフローチャートである。
【符号の説明】
１  受信装置，  １１−１，１１−２  ブランチ，  １２  等化制御回路，  １３  加算回路，  １４  誤り訂正回路，  ２１−１，２１−２  受信アンテナ，  ２２−１，２２−２  高周波回路，  ２３−１，２３−２  Ａ／Ｄ回路，  ２４−１，２４−２  直交復調回路，  ２５−１，２５−２  ＦＦＴ回路，  ２６−１，２６−２  伝送路特性推定回路，  ２７−１，２７−２  等化回路，  ４１ビタビ復号回路，  ４２  リードソロモン（ＲＳ）復号回路，  ７１−１，７１−２  複素共役回路，  ７２−１，７２−２  絶対値自乗回路，  ７３  加算回路，  ７４  逆数回路，  ７５−１，７５−２  乗算回路，  １５１  パスメトリック発生回路，  １５２  重み付け回路，  １５３  ＡＣＳ回路，  １５４  パスメモリ，  １５５  正規化回路，  １６１−１乃至１６１−４  乗算回路，  ２０１  再量子化回路，  ２１１  比較回路
【図１】
2004343585.tif 000013
【図２】
2004343585.tif 000014
【図３】
2004343585.tif 000015
【図４】
2004343585.tif 000016
【図５】
2004343585.tif 000017
【図６】
2004343585.tif 000018
【図７】
2004343585.tif 000019
【図８】
2004343585.tif 000020
【図９】
2004343585.tif 000021
【図１０】
2004343585.tif 000022
【図１１】
2004343585.tif 000023
【図１２】
2004343585.tif 000024
【図１３】
2004343585.tif 000025
【図１４】
2004343585.tif 000026
【図１５】
2004343585.tif 000027
【図１６】
2004343585.tif 000028
【図１７】
2004343585.tif 000029
【図１８】
2004343585.tif 000030