(57)【要約】【課題】ＬＳＩのセキュリティを強化し、外部からの解析を困難にすることを目的とする。【解決手段】各Ｉ／Ｏパッド１４に対応するイネーブル用入力パッド２２またはイネーブル用出力パッド２１を設けて、２つの対象となるＩ／Ｏパッドに対応するイネーブル用パッドからの信号を比較器２４で比較し、その結果信号が一致していれば、対象となるＩ／Ｏパッドが使用可能となる構成とし、Ｉ／Ｏパッド１４にアクセスするためには、対応するイネーブル用パッドの位置を認識する必要があるので、パッドの数が増えれば増えるほど外部からの解析が困難になり、ＬＳＩのセキュリティを強化し、外部からの解析を困難にすることができる。【選択図】図１
2004172173.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の内部回路情報を入出力する外部端子に対する使用可否を制御する外部端子アクセス制御回路であって、
半導体装置の内部回路情報を入出力する外部端子と、
イネーブル用出力端子と、
イネーブル用入力端子と、
前記イネーブル用出力端子の信号値と前記イネーブル用入力端子の信号値を比較する比較器と、
前記比較器による比較結果が一致した場合に前記外部端子の使用を許可する制御回路と
を有し、前記イネーブル用出力端子と前記イネーブル用入力端子の信号値により前記外部端子に対する使用可否を制御することを特徴とする外部端子アクセス制御回路。
【請求項２】
半導体装置の内部回路情報を入出力する外部端子に対する使用可否を制御する外部端子アクセス制御回路であって、
半導体装置の内部回路情報を入出力する複数の外部端子と、
イネーブル用出力端子と、
前記外部端子に対応する複数のイネーブル用入力端子と、
前記イネーブル用出力端子の信号値と前記外部端子に対応するイネーブル用入力端子の信号値を比較する複数の比較器と、
前記比較器による比較結果が一致した場合に対応する前記外部端子の使用を許可する複数の制御回路と
を有し、前記イネーブル用出力端子と前記イネーブル用入力端子の信号値により前記外部端子に対する使用可否を制御することを特徴とする外部端子アクセス制御回路。
【請求項３】
半導体装置の内部回路情報を入出力する外部端子に対する使用可否を制御する外部端子アクセス制御回路であって、
半導体装置の内部回路情報を入出力する複数の外部端子と、
イネーブル用出力端子と、
前記外部端子に対応する複数のイネーブル用入力端子と、
前記イネーブル用出力端子の信号値とある外部端子に対応するイネーブル用入力端子の信号値を比較する第１の比較器と、
以降隣接するイネーブル用入力端子の信号値と対応するイネーブル用入力端子の信号値を比較する複数の第２の比較器と、
前記第１の比較器および前記第２の比較器による比較結果が一致した場合に対応する前記外部端子の使用を許可する複数の制御回路と
を有し、前記イネーブル用出力端子と前記イネーブル用入力端子の信号値により前記外部端子に対する使用可否を制御することを特徴とする外部端子アクセス制御回路。
【請求項４】
２つのイネーブル用端子の信号値を一致させて対応する外部端子に対する使用可否を制御する外部端子アクセス制御回路において、
前記２つのイネーブル用端子をショートさせて２つのイネーブル用端子の信号値を一致させることにより、対応する外部端子の使用を許可することを特徴とする外部端子アクセス制御回路の制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の外部からのアクセスを制限し、安全性を高めた外部端子アクセス制御回路に関するものである。
【０００２】
【従来の技術】
以下、図５，図６を用いて従来の半導体装置のＩ／Ｏパッド部について説明する。
【０００３】
図５は従来の半導体装置におけるＩ／Ｏパッド部を示す構成図、図６は従来のパッド部の構成図である。
図５に示すように、通常、多数の回路素子を集積化した半導体装置であるＬＳＩ１１は、回路素子部１３とデータのやり取りを行う入出力インターフェイスとしてパッド部１２を設けている。
【０００４】
図６において、パッド部１２は多数のＩ／Ｏパッド１４で構成される。Ｉ／Ｏパッド１４は、静電破壊防止用のアンプ１６と、外部とのコンタクトをとる接触部１５とで構成されている。
【０００５】
Ｉ／Ｏパッド１４には、回路素子部１３への入力用インターフェイスとしてのパッド、回路素子部１３からの出力用インターフェイスとしてのパッド、また入出力兼用インターフェイスとしてのパッドがあり、ＬＳＩ外部とＬＳＩ内部の回路素子部１３との間でデータのやり取りをする。また、Ｉ／Ｏパッドの中には、内部の回路素子部１３の機能をテストするためのテスト用Ｉ／Ｏパッドも含まれている（例えば、特許文献１参照。）。ＬＳＩの検査時には、直接このテスト用Ｉ／Ｏパッドから回路素子部１３へ信号を与えて、内部機能のテストをすることになる。
【０００６】
【特許文献１】
特開２００１−２９１７５１号公報（第８図、第９図）
【０００７】
【発明が解決しようとする課題】
現在普及し始めている非接触型ＩＣカードは、さまざまな用途があるが、定期券や免許証用など交通用途に用いられると、ＩＣカードに組み込まれるＬＳＩには、内部に金銭的なものや住所等の個人のプライバシーに関わる重要な情報を記憶させておく必要があり、セキュリティが重要となってくる。
【０００８】
しかし、ＬＳＩにこのようなプライバシーに関わる情報が記憶されていても、ＬＳＩには、ＬＳＩ外部とＬＳＩ内部の回路素子間とでデータをやり取りするためにＩ／Ｏパッドが存在し、また従来のＩ／Ｏパッドは、外部とのコンタクトをとる接触部と静電破壊防止用アンプから構成され、そのまま内部の回路素子と接続されているだけなので、Ｉ／Ｏパッドから内部に記憶されている個人情報を読み出したり、改竄されたりするような不正行為が行われるという問題点があった。
【０００９】
また、ＬＳＩは品質を高めるために検査を行うが、その検査を行い、かつ検査時間を短くするためには、検査で使用し、直接内部回路にアクセスできるテスト用パッドが必要となり、全体のＩ／Ｏパッドの数が増えることになる。
【００１０】
しかし、テスト用パッドが存在すると、テスト用パッドから直接内部回路にアクセスできるため、外部からの不正行為が容易に可能となるという問題点があった。
【００１１】
本発明の外部端子アクセス制御回路は、上記の問題点を解決するものであり、ＬＳＩのセキュリティを強化し、外部からの解析を困難にすることを目的とする。
【００１２】
【課題を解決するための手段】
この問題を解決するために、本発明の請求項１記載の外部端子アクセス制御回路は、半導体装置の内部回路情報を入出力する外部端子に対する使用可否を制御する外部端子アクセス制御回路であって、半導体装置の内部回路情報を入出力する外部端子と、イネーブル用出力端子と、イネーブル用入力端子と、前記イネーブル用出力端子の信号値と前記イネーブル用入力端子の信号値を比較する比較器と、前記比較器による比較結果が一致した場合に前記外部端子の使用を許可する制御回路とを有し、前記イネーブル用出力端子と前記イネーブル用入力端子の信号値により前記外部端子に対する使用可否を制御することを特徴とする。
【００１３】
請求項２記載の外部端子アクセス制御回路は、半導体装置の内部回路情報を入出力する外部端子に対する使用可否を制御する外部端子アクセス制御回路であって、半導体装置の内部回路情報を入出力する複数の外部端子と、イネーブル用出力端子と、前記外部端子に対応する複数のイネーブル用入力端子と、前記イネーブル用出力端子の信号値と前記外部端子に対応するイネーブル用入力端子の信号値を比較する複数の比較器と、前記比較器による比較結果が一致した場合に対応する前記外部端子の使用を許可する複数の制御回路とを有し、前記イネーブル用出力端子と前記イネーブル用入力端子の信号値により前記外部端子に対する使用可否を制御することを特徴とする。
【００１４】
請求項３記載の外部端子アクセス制御回路は、半導体装置の内部回路情報を入出力する外部端子に対する使用可否を制御する外部端子アクセス制御回路であって、半導体装置の内部回路情報を入出力する複数の外部端子と、イネーブル用出力端子と、前記外部端子に対応する複数のイネーブル用入力端子と、前記イネーブル用出力端子の信号値とある外部端子に対応するイネーブル用入力端子の信号値を比較する第１の比較器と、以降隣接するイネーブル用入力端子の信号値と対応するイネーブル用入力端子の信号値を比較する複数の第２の比較器と、前記第１の比較器および前記第２の比較器による比較結果が一致した場合に対応する前記外部端子の使用を許可する複数の制御回路とを有し、前記イネーブル用出力端子と前記イネーブル用入力端子の信号値により前記外部端子に対する使用可否を制御することを特徴とする。
【００１５】
請求項４記載の外部端子アクセス制御回路の制御方法は、２つのイネーブル用端子の信号値を一致させて対応する外部端子に対する使用可否を制御する外部端子アクセス制御回路において、前記２つのイネーブル用端子をショートさせて２つのイネーブル用端子の信号値を一致させることにより、対応する外部端子の使用を許可することを特徴とする。
【００１６】
以上により、ＬＳＩのセキュリティを強化し、外部からの解析を困難にすることができる。
【００１７】
【発明の実施の形態】
本発明の実施形態について、図面を参照しながら説明する。
（実施の形態１）
以下、本発明の実施形態について、図１，図２を参照しながら説明する。
【００１８】
図１は本実施の形態１におけるＩ／Ｏパッド部を示す構成図，図２は本実施の形態１におけるＩ／Ｏパッドを使用可能状態にする方法を説明する図である。
図１，図２において、１１はＬＳＩ、１２はパッド部、１３は回路素子部、１４はＩ／Ｏパッド、１５は外部とのコンタクトをとる接触部、１６は静電破壊防止用アンプ、２１はイネーブル用出力パッド、２２はイネーブル用入力パッド、２３は信号比較部、２４は比較器である。
【００１９】
パッド部１２は、イネーブル用出力パッド２１とイネーブル用入力パッド２２、Ｉ／Ｏパッド１４から構成される。イネーブル用出力パッド２１は内部回路素子からの任意の出力をそのまま出力させる１つのパッドである。イネーブル用入力パッド２２は、Ｉ／Ｏパッド１４のイネーブル用パッドであり、各Ｉ／Ｏパッドには、それぞれに対応したイネーブル用入力パッド２２が設けられている。各Ｉ／Ｏパッド毎のイネーブル用入力パッド２２から入力された信号は、イネーブル用出力パッド２１の出力信号と、パッド部１２と回路素子部１３との間に設けられた信号比較部２３において比較器２４により比較され、信号が一致すれば、対応するＩ／Ｏパッド１４がイネーブルＯＮになり、使用可能となる。つまり、Ｉ／Ｏパッド１４を使用するためには、各Ｉ／Ｏパッドに対応するイネーブル用入力パッド２２の信号をイネーブル用出力パッド２１の信号と一致させる必要がある。
【００２０】
例えば、図２のように、検査時にイネーブル用出力パッド２１と、イネーブル用入力パッド２２を検査用針３１でショートすることによって、イネーブル用入力パッド２２の信号をイネーブル用出力パッド２１の信号と一致させることができる。検査用針３１でイネーブル用出力パッド２１とイネーブル用入力パッド２２をショートすることで、イネーブル用出力パッド２１の信号とイネーブル用入力パッド２２の信号が一致するので、比較部２３に設けられた比較器２４での信号比較の結果、イネーブル用入力パッド２２に対応するＩ／Ｏパッドが使用可能となり、ＬＳＩの検査のための信号を入出力することができる。
【００２１】
このように、２つのイネーブル用パッドの値を同じにしないと対応するＩ／Ｏパッドにアクセスすることができず、Ｉ／Ｏパッドにアクセスするためには、対応するイネーブル用パッドの位置を認識する必要があるので、ＬＳＩのセキュリティを強化し、外部からの解析を困難にすることができる。
（実施の形態２）
以下、本発明の実施形態について、図３，図４を参照しながら説明する。
【００２２】
図３は本実施の形態２におけるＩ／Ｏパッド部を示す構成図，図４は本実施の形態２におけるＩ／Ｏパッドを使用可能状態にする方法を説明する図である。
図３，図４において、図１に示した図と異なる点は、２３の比較部の構成であり、最初の比較器２４ではイネーブル用出力パッド２１からの信号と対象となるＩ／Ｏパッドに対応するイネーブル用入力パッド２２からの信号を比較し、次の比較器２４以降では、前の比較器２４に入力したイネーブル用入力パッド２２からの信号と対象となるＩ／Ｏパッドに対応するイネーブル用入力パッド２２からの信号を比較する構成としたものである。この方法は、前述の実施の形態１と同様に、ある１つのＩ／Ｏパッド１４には、それに対応するイネーブル用入力パッド２２が設けられている。この方法では、１つ目のイネーブル用入力パッド２２からの信号は、イネーブル出力用パッド２１の信号と信号比較部２３に設けた比較器２４により比較し、一致していれば、そのイネーブル用入力パッドに対応するＩ／Ｏパッドが使用可能となる。そして、次のイネーブル用入力パッド２２からの信号は、１つ目のイネーブル用入力パッド２２からの信号と信号比較部２３の比較器２４を用いて信号を比較し、一致していれば対応するＩ／Ｏパッド１４が使用可能となる。
【００２３】
したがって本実施の形態２でも、実施の形態１の場合と同様に、図４に示すように検査用針３１でイネーブル用出力パッド２１とすべてのイネーブル用入力パッド２２をショートすることで、すべてのＩ／Ｏパッド１４が使用可能となる。
【００２４】
このように、２つのイネーブル用パッドの値を同じにしないと対応するＩ／Ｏパッドにアクセスすることができず、Ｉ／Ｏパッドにアクセスするためには、対応するイネーブル用パッドの位置を認識する必要があるので、ＬＳＩのセキュリティを強化し、外部からの解析を困難にすることができる。
【００２５】
他にも、イネーブル用出力パッド２１の数を増やし、イネーブル用出力パッド２１の信号をＡＣ的な信号やＤＣ的な信号にする構成も実現できる。
以上の説明では、１つのイネーブル出力用パッドと各Ｉ／Ｏパッドに対応するイネーブル用入力パッドを有する構成を用いて説明したが、イネーブル出力用パッドを各Ｉ／Ｏパッドに対応するように設けることも可能であるし、逆に、イネーブル用入力パッドを１つにしてイネーブル出力用パッドのみを各Ｉ／Ｏパッドに対応するように設けることも可能である。
【００２６】
【発明の効果】
以上のように、本発明の外部端子アクセス制御回路および外部端子アクセス制御回路の制御方法は、各Ｉ／Ｏパッドに対応するイネーブル用入力パッドまたはイネーブル用出力パッドを設けて、２つの対象となるＩ／Ｏパッドに対応するイネーブル用パッドからの信号を比較器比較し、その結果信号が一致していれば、対象となるＩ／Ｏパッドが使用可能となる構成とし、Ｉ／Ｏパッドにアクセスするためには、対応するイネーブル用パッドの位置を認識する必要があるので、パッドの数が増えれば増えるほど外部からの解析が困難になり、ＬＳＩのセキュリティを強化し、外部からの解析を困難にすることができる。
【図面の簡単な説明】
【図１】本実施の形態１におけるＩ／Ｏパッド部を示す構成図
【図２】本実施の形態１におけるＩ／Ｏパッドを使用可能状態にする方法を説明する図
【図３】本実施の形態２におけるＩ／Ｏパッド部を示す構成図
【図４】本実施の形態２におけるＩ／Ｏパッドを使用可能状態にする方法を説明する図
【図５】従来の半導体装置におけるＩ／Ｏパッド部を示す構成図
【図６】従来のパッド部の構成図
【符号の説明】
１１    ＬＳＩ
１２    パッド部
１３    回路素子部
１４    Ｉ／Ｏパッド
１５    接触部
１６    静電破壊防止用アンプ
２１    イネーブル用出力パッド
２２    イネーブル用入力パッド
２３    信号比較部
２４    比較器
３１    検査用針
【図１】
2004172173.tif 000003
【図２】
2004172173.tif 000004
【図３】
2004172173.tif 000005
【図４】
2004172173.tif 000006
【図５】
2004172173.tif 000007
【図６】
2004172173.tif 000008