(57)【要約】【課題】それぞれのパルス位置と波形の両方を制御できるようにコマンド自体にパルスの発生機能を組み込むこと、およびとりわけ単純な方法でCMOS技術により実現すること。【解決手段】Ｎビットの連続するグループが所定の周波数ＰＲＦよりも高い送出周波数Ｆｅで送出される。これらのグループは、少なくとも１つのビットからなるサブグループを含む。サブグループは、長さ１／ＰＲＦの時間枠にあるベース・パルスの位置および波形のデジタル・キューを定める。このデジタル・キューは前記ベース・パルスに変換され（ＭＣＶ）、前記ベース・パルスは、時間精度が１／Ｎ．Ｆｅに等しい前記時間枠内に位置する超広帯域タイプのフィルタされたパルスを送出する少なくともハイパス・フィルタでフィルタされる（ＦＬＴ）。【選択図】図２
2004343705.tif 000002
【特許請求の範囲】
【請求項１】
超広帯域タイプのパルス信号を伝送するためのパルスを発生する方法であって、
Nビットの連続するグループを、所定の周波数PRFよりも高い送出周波数Feで送出し、前記グループのうち少なくとも１つは、少なくとも１ビットの少なくとも１つのサブグループを含み、該サブグループは、長さ1／PRFの時間枠にある少なくとも１つのベース・パルスの位置および波形の少なくとも１つのデジタル・キューを定義し、
該デジタル・キューを前記ベース・パルスに変換し、
該ベース・パルスを少なくともハイパス・フィルタでフィルタすることにより、前記時間枠内に位置する超広帯域タイプのフィルタされたパルスを、1／N.Feに等しい時間精度で送出する、前記方法。
【請求項２】
−10dBでの帯域幅が500MHzよりも高い周波数領域におけるエネルギー・スペクトルを示すフィルタされたパルスが得られるように、フィルタの遮断周波数を選択する請求項１に記載の方法。
【請求項３】
−10dBでの帯域幅が中心周波数の20％を超える周波数領域におけるエネルギー・スペクトルを示すパルスが得られるように、フィルタの遮断周波数を選択する請求項１または２のいずれか一項に記載の方法。
【請求項４】
フィルタの遮断周波数は約3GHzである請求項１から３のいずれか一項に記載の方法。
【請求項５】
ベース・パルスは少なくとも４つの遷移を含む請求項１から４のいずれか一項に記載の方法。
【請求項６】
ベース・パルスは、一連の同一エレメンタリ・パルスを含む請求項５に記載の方法。
【請求項７】
前記ベース・パルスのエネルギー周波数スペクトルの、基本周波数を中心とする部分のみを通すように整合されたバンドパス・フィルタである請求項５または６のいずれか一項に記載の方法。
【請求項８】
バンドパス・フィルタの低遮断周波数は約3GHzであり、高遮断周波数は約10.6GHzである請求項７に記載の方法。
【請求項９】
前記位置および波形のデジタル・キューは、組み合わせ論理回路を用いて前記ベース・パルスに変換される前記請求項のいずれか一項に記載の方法。
【請求項１０】
前記組み合わせ論理回路は排他ＯＲ論理ゲートのツリーを含む請求項９に記載の方法。
【請求項１１】
前記組み合わせ論理回路に、遅延素子が関連付けられている請求項９または１０のいずれか一項に記載の方法。
【請求項１２】
位置および波形のデジタル・キューの変換は、
周波数Feのベース・クロック信号から、すべて同じ周波数Feを持つが相互に時間を1／N.FeだけずらしたＮ個のエレメンタリ・クロック信号を形成すること、
Ｎビットのグループを連続して受け取るＮ個のフリップフロップのＮ個のエレメンタリ・クロック信号によりコマンド送出すること、
前記組み合わせ論理回路を用いてＮ個のフリップフロップのＮ個の出力を論理的に組み合わせること、を含む請求項９から１１のいずれか一項に記載の方法。
【請求項１３】
フリップフロップの下流で様々な信号を差動モードで処理する請求項12に記載の方法。
【請求項１４】
ビットのサブグループが複数のビットを含み、サブグループの第１のビットによりベース・パルスの位置が前記時間枠内で定義され、サブグループのビットの集合全体によりベース・パルスの波形が定義される、前記請求項のいずれか一項に記載の方法。
【請求項１５】
少なくとも２つのグループは、前記時間枠内にある少なくとも２つのパルスの位置および波形の少なくとも２つのデジタル・キューをそれぞれ定義するビットの少なくとも１つのサブグループを含む前記請求項のいずれか一項に記載の方法。
【請求項１６】
少なくとも１つのグループは、前記時間枠内にある複数のパルスの位置および波形の複数のデジタル・キューをそれぞれ定義するビットの複数のサブグループを含む前記請求項のいずれか一項に記載の方法。
【請求項１７】
位置決めの時間精度は100ピコ秒以上である前記請求項のいずれか一項に記載の方法。
【請求項１８】
Ｎは２のべき乗であり、送出周波数は数百ＭＨｚ程度であり、時間精度はおおよそ５０ピコ秒以上である請求項１７に記載の方法。
【請求項１９】
超広帯域タイプのパルス信号を伝送するためのパルスを発生するデバイスであって、
Ｎビットの連続グループを、所定の周波数PRFよりも高い送出周波数Feで送出する処理手段を備え、前記グループの少なくとも１つは、少なくとも１ビットの少なくとも１つのサブグループを含み、該サブグループは、長さ1/PRFの時間枠内に入る少なくとも１つのベース・パルスの位置および波形の少なくとも１つのデジタル・キューを定義し、
前記デジタル・キューを前記ベース・パルスに変換する変換手段と、
前記変換手段の出力に接続され、時間精度が1/N.Feに等しい前記時間枠内に位置する超広帯域タイプのフィルタされたパルスを送出するハイパス・フィルタ手段を少なくとも備えるデバイス。
【請求項２０】
−10dBでの帯域幅が500MHzよりも高い周波数領域におけるエネルギー・スペクトルを示すフィルタされたパルスが得られるように、フィルタの遮断周波数を選択する請求項１９に記載のデバイス。
【請求項２１】
-10dBでの帯域幅が中心周波数の２０％を超える周波数領域におけるエネルギー・スペクトルを示すパルスが得られるように、フィルタの遮断周波数を選択する請求項１９または２０のいずれか一項に記載のデバイス。
【請求項２２】
フィルタ遮断周波数が約3GHzである請求項19から21のいずれか一項に記載のデバイス。
【請求項２３】
ベース・パルスは少なくとも４つの遷移を含む請求項１９から２２のいずれか一項に記載のデバイス。
【請求項２４】
ベース・パルスは一連の同一エレメンタリ・パルスを含む請求項23に記載のデバイス。
【請求項２５】
フィルタ手段は、前記ベース・パルスのエネルギー周波数スペクトルの、基本周波数を中心とする部分のみを通すように整合されたバンドパス・フィルタを含む請求項２３または２４のいずれか一項に記載のデバイス。
【請求項２６】
バンドパス・フィルタの低遮断周波数は約３ＧＨｚであり、高遮断周波数は約１０．６ＧＨｚである請求項２５に記載のデバイス。
【請求項２７】
前記変換手段は組み合わせ論理ユニットを備える請求項１９から２６のいずれか一項に記載のデバイス。
【請求項２８】
前記組み合わせ論理ユニットは排他ＯＲ論理ゲートのツリーを含む請求項２７に記載のデバイス。
【請求項２９】
前記変換手段は、前記組み合わせ論理回路と関連付けられている遅延素子（δ）を備える請求項２７または２８のいずれか一項に記載のデバイス。
【請求項３０】
前記変換手段は、周波数Ｆｅを持つベース・クロック信号を受信し、すべて同じ周波数Ｆｅであるが相互に１／Ｎ．Ｆｅだけ時間をずらしたＮ個のエレメンタリ・クロック信号を送出するプログラム可能クロック回路を備え、
Ｎ個のフリップフロップは処理手段の出力に入力のところで接続され、Ｎ個のエレメンタリ・クロック信号によりそれぞれコマンドが送出され、それぞれＮ個の出力信号が送出され、前記組み合わせ論理ユニットはＮ個の出力信号を受信することができる請求項２７から２９のいずれか一項に記載のデバイス。
【請求項３１】
前記変換手段はフリップフロップの下流に差動構造を示し、フィルタ手段もまた差動構造を示す請求項３０に記載のデバイス。
【請求項３２】
ビットのサブグループが複数のビットを含み、サブグループの第１のビットにより前記時間枠内のベース・パルスの位置が定義され、サブグループのビットの集合全体によりベース・パルスの波形が定義される請求項１９から３１のいずれか一項に記載のデバイス。
【請求項３３】
少なくとも２つのグループは、前記時間枠内にある少なくとも２つのパルスの位置および波形の少なくとも２つのデジタル・キューをそれぞれ定義するビットの少なくとも１つのサブグループを含む請求項１９から３２のいずれか一項に記載のデバイス。
【請求項３４】
少なくとも１つのグループは、前記時間枠内にある複数のパルスの位置および波形の複数のデジタル・キューをそれぞれ定義するビットの複数のサブグループを含む請求項１９から３３のいずれか一項に記載のデバイス。
【請求項３５】
位置決めの前記時間精度は100ピコ秒以上である請求項１９から３４のいずれか一項に記載のデバイス。
【請求項３６】
Ｎは２のべき乗であり、送出周波数は数百MHz程度であり、時間精度はおおよそ５０ピコ秒以上である請求項３５に記載のデバイス。
【請求項３７】
変換手段はCMOS技術で実現される請求項19から36のいずれか一項に記載のデバイス。
【請求項３８】
請求項19から37のいずれか一項に記載のデバイスを組み込む無線通信システムの端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超広帯域タイプ（UWB）の無線技術に関するものであり、より具体的には、符号化されたデジタル情報を伝達する超広帯域タイプのパルス化された入射信号を伝送するためにパルスを発生することに関するものである。
【背景技術】
【０００２】
本発明は、無線伝送ネットワーク、例えば、無線パーソナルネットワーク（WPAN：Wireless  Personal  Area  Network（無線パーソナルエリアネットワーク））あるいは無線ローカルネットワーク（WLAN：Wireless  Local  Area  Network（無線ローカルエリアネットワーク））の枠組みの中でそのような情報を伝送することに応用し役立てることを目的としているが、応用を制限する意図はない。
【０００３】
超広帯域タイプの技術は、狭帯域およびスペクトラム拡散技術とは異なる。例えば、超広帯域タイプの技術の定義例がFCC組織（連邦通信委員会）から提示されている。この組織では、−10dBの信号の帯域幅は500MHzよりも高く、かつ／または中心周波数の20％よりも高いと規定している。さらに超広帯域技術では、変調された連続搬送波を、情報とともにまたは拡散符号と組み合わせた情報とともに送信するのではなく、こうした情報により信号の帯域幅を判別するので、非常に幅の狭い一連のパルスを伝送することができる。例えば、これらのパルスは単一サイクル、つまりモノサイクルの形をとることができ、パルス幅は例えば１ｎｓ未満である。時間領域におけるこれらの非常に短いパルスは、周波数領域に変換されると、UWB技術に特有の超広帯域スペクトルが得られる。
【０００４】
UWB技術では、信号で伝達される情報は、例えば、いわゆる「パルス位置」変調（PPM）により符号化することができる。別の言い方をすると、情報の符号化は、個々のパルスが送信される瞬間を、交互に変えることにより実行される。より正確には、パルス列は、数10MHz程度になりうる繰り返し周波数で送信される。各パルスは、所定の長さの枠（window）、例えば50nsの間送信される。伝送の理論的な位置に関して、パルスは進んだり遅れたりし、それにより、「０」または「１」を符号化することができる。また、基準位置からずれている２つよりも多い位置を使用することにより、２つよりも多い値を符号化することが可能である。また、この位置変調にBPSK変調を重ね合わせることも可能である。周波数変調を実行することでさえ可能である。
【特許文献１】欧州特許出願公開第0843418号
【特許文献２】米国特許第6208182号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
一般に数GHz程度であるパルスの中心周波数、および例えばPPM変調で数10ピコ秒程度である理論上の位置に関するパルスの位置ずれを仮定する。この場合、例えば約100GHzの非常に高い周波数のクロック信号を使用する必要がある。そこで、このために技術的な観点と消費電流の観点とから、制約する手段を使用する必要がある。したがって現在、これらの手段をCMOS技術で実現することは不可能であることがわかっている。
【０００６】
さらに、クロックの精度も非常によいこと、通常は数ピコ秒であることが重要であり、これがさらに、技術的な制約を強めている。さらに、周波数が非常に高い信号により制御される従来のパルス発生器を製作する作業は、特にパルスの実際の位置、その中心周波数、およびその持続時間の制御のレベルで、とりわけ込み入っている。
【０００７】
本発明は、これらの問題に対する解決策を提示することを目的とする。本発明の目的は、コマンド自体にパルスの発生機能を組み込むことにより、それぞれのパルス位置と波形の両方を制御することである。さらに特に単純な方法でCMOS技術により実現することができ、例えば位置変調と両立する高精度の発生デバイスを提案することである。
【課題を解決するための手段】
【０００８】
したがって、本発明は、超広帯域タイプのパルス信号を伝送するためパルスを発生する方法を提案する。
【０００９】
本発明では一般的に、Ｎビットの連続グループが所定の周波数ＰＲＦよりも大きな送出周波数Ｆｅで送出される。これらのグループの少なくとも１つは、長さ１／ＰＲＦの時間枠内に入る少なくとも１つのベース・パルスの位置および波形の少なくとも１つのデジタル・キュー（cue、合図）を定める少なくとも１ビットの少なくとも１つのサブグループからなる。
【００１０】
このデジタル・キューは、前記ベース・パルスに変換され、前記ベース・パルスは、整合する少なくとも１つのハイパス・フィルタでフィルタされ、時間精度が１／Ｎ．Ｆｅに等しい前記時間枠（time  window）内に位置する超広帯域タイプのフィルタされたパルスが送出される。
【００１１】
したがって、本発明によれば、超広帯域タイプの技術に整合する少なくともハイパス・フィルタと、位置および波形のデジタル・キューの組み合わせにより、サブグループのビット数がいくつであれ、その位置およびその波形で制御されるＵＷＢパルスを発生することができる。
【００１２】
さらに、本発明では、パラレルのＮビットのグループから始まり、時間拡散パルスで終わる、言うなればある種のパラレル／シリアル変換も使用する。さらに、このパラレル／シリアル変換を使用することにより、通常は数百ＭＨｚの周波数Ｆｅ、例えば625MHzのクロック信号を操作し、100ピコ秒以内、例えば、約50ピコ秒の時間精度を得ることができるが、これは、20GHzの実際のクロック信号に対応する。実際には、Ｎは２整数べき乗とすることができる。さらに、不可欠というわけではないが、送出周波数Ｆｅは周波数ＰＲＦの倍数になっていると都合がよい。
【００１３】
本発明の一実施方法によれば、−10dBでの帯域幅が500MHzよりも高い周波数領域におけるエネルギー・スペクトルを示すフィルタされたパルスが得られるように、フィルタの遮断周波数を選択することができる。−10dBでの帯域幅が中心周波数の２０％を超える周波数領域におけるエネルギー・スペクトルを示すパルスが得られるように、フィルタの遮断周波数を選択することができる。例えば、フィルタの遮断周波数は約３ＧＨｚとすることができる。１つまたは複数のハイパス・フィルタと関連する、１、２、または３つのエッジ（遷移）が含まれるベース・パルスを発生することも考えられるが、ベース・パルスに少なくとも４つの遷移が含まれるととりわけ都合がよい。
【００１４】
特に、このようなパルスの周波数エネルギー・スペクトルは、０周波数を中心としているが、さらに基本周波数ＦＤおよび高調波を中心として複製される時間枠（time  window）のスペクトル（パルスの持続時間が制限されていることによるカーディナル・サイン波形のスペクトルｓｉｎ［ｘ］／ｘ）からなる。さらに、一般的に、基本周波数ＦＤは超広帯域仕様と両立する。さらに、この場合、超広帯域タイプのパルスを得るために、前記ベース・パルスの基本周波数ＦＤを中心とするエネルギー周波数スペクトルの、その部分のみを持続するようにバンドパス・フィルタでフィルタするだけで十分である。
【００１５】
さらに、ベース・パルスは一連の同一のエレメンタリ・パルスを含むのが好ましい。したがって、パルスの中心周波数およびその帯域幅を正確に定義することができる。より正確には、パルスの帯域幅は、ベース・パルスの持続時間の逆数で与えられるが、中心周波数は、各エレメンタリ・パルスの持続時間の逆数で与えられるということである。
【００１６】
本発明の一実施方法によれば、例えば、3.1〜10.6GHzの帯域のUWBパルスを得るには、低遮断周波数が約3GHzで、高遮断周波数が約10.6GHzであるバンドパス・フィルタを使用するだけで十分である。
【００１７】
本発明の一実施方法によれば、前記位置および波形のデジタル・キューは、例えば、排他ＯＲ論理ゲートのツリーで構成できる組み合わせ論理回路の助けを借りて前記ベース・パルスに変換される。別法として、固定されたまたは可変なまたはプログラム可能な所定の遅延素子を前記組み合わせ論理回路に関連付けることも可能である。
【００１８】
本発明の一実施方法によれば、位置および波形のデジタル・キューの変換は、
・周波数Ｆｅはすべて同じであるが1／N.Feだけ相互に時間をずらしたＮ個のエレメンタリ・クロック信号を周波数Ｆｅを持つベース・クロック信号から形成すること
・Ｎビットのグループを連続して受信するＮ個のフリップフロップのＮ個のエレメンタリ・クロック信号によりコマンドを送ること
・前記組み合わせ論理回路の助けを借りてＮ個のフリップフロップのＮ個の出力を論理的に組み合わせること、を含む。
【００１９】
さらに、フリップフロップの下流において、差動モードでさまざまな信号を処理すると都合がよい。これにより、発生したパルスの極性を容易に修正することができる。ビットのサブグループが複数のビットを含む場合、サブグループの第１のビットにより、例えば、前記時間枠内のベース・パルスの位置が定義され、サブグループのビットの集合全体により、ベース・パルスの波形が定義される。
【００２０】
本発明の一実施方法によれば、少なくとも２つのグループは、前記時間枠の外にある少なくとも２つのパルスの位置および波形の少なくとも２つのデジタル・キューをそれぞれ定義するビットの少なくとも１つのサブグループを含むことができる。さらに、少なくとも１つのグループが、前記時間枠内にある複数のパルスの位置および波形の複数のデジタル・キューをそれぞれ定義するビットの複数のサブグループを含むことも可能である。このような異なる方法により、送信された様々なパルス間の時間のギャップを縮小し、その結果、パルス反復周波数を高めることができる。
【００２１】
本発明では、さらに、超広帯域タイプのパルス信号を伝送するためパルスを発生するデバイスも提案する。本発明の一般的なデバイスは、以下のものを備える。
【００２２】
・  Ｎビットの連続グループを、所定の周波数ＰＲＦよりも大きな送出周波数Ｆｅで送出することができる処理手段であって、これらのグループの少なくとも１つは、長さ１／ＰＲＦの時間枠内に入る少なくとも１つのベース・パルスの位置および波形の少なくとも１つのデジタル・キューを定める少なくとも１ビットの少なくとも１つのサブグループを含む処理手段
・  このデジタル・キューを前記ベース・パルスに変換することができる変換手段
・  変換手段の出力に接続され、時間精度が１／Ｎ．Ｆｅに等しい前記時間枠内に位置する超広帯域タイプのフィルタされたパルスを送出するように整合がとられている少なくともハイパス・フィルタ手段。
【００２３】
ベース・パルスが少なくとも４つの遷移、例えば、一連の同一のエレメンタリ・パルスを含む本発明の一実施形態によれば、フィルタ手段は、前記ベース・パルスのエネルギー周波数スペクトルの基本周波数を中心とする部分のみを通過できるように整合されているバンドパス・フィルタを備える。
【００２４】
本発明の一実施形態では、変換手段は、例えば、場合によっては所定の遅延に接続される、排他ＯＲ論理ゲートのツリーで形成された組み合わせ論理ユニットを備える。本発明の一実施形態によれば、変換手段は、
・  周波数Ｆｅを周波数とするベース・クロック信号を受信し、周波数Ｆｅはすべて同じであるが１／Ｎ．Ｆｅだけ相互に時間をずらしたＮ個のエレメンタリ・クロック信号を送出するプログラム可能クロック回路、
・  処理手段の出力に入力のところで接続され、それぞれＮ個のエレメンタリ・クロック信号によりコマンドが送られ、それぞれＮ個の出力信号を送出するＮ個のフリップフロップを備える。前記組み合わせ論理ユニットは、Ｎ個の出力信号を受信することができる。
【００２５】
本発明の一実施形態によれば、変換手段はフリップフロップの下流に差動構造を示しており、フィルタ手段もまた、差動構造を示している。変換手段は、ＣＭＯＳ技術で実現すると都合がよい。本発明の対象は、上で定義したようなデバイスを組み込んだ、無線伝送システムの端末でもある。本発明の他の利点および特徴は、決して制限を意図していない実施形態および実施方法の詳細な説明および付属の図面で明らかになるであろう。
【発明を実施するための最良の形態】
【００２６】
図１の参照ＤＧＲは、本発明によるパルス発生デバイスを示しており、ローカル無線通信ネットワークの端末ＴＰに組み込まれるのが好ましい。この発生デバイスを使用することで、超広帯域タイプのパルスを発生することができる。
【００２７】
一般的な方法では、発生デバイスＤＧＲは処理手段ＭＴを備える。処理手段ＭＴは、所定の周波数ＰＲＦよりも大きな送出周波数Ｆｅで、Ｎビットの連続グループを送出することができる。この連続グループの少なくとも１つは、少なくとも１ビットの少なくとも１つのサブグループを含む。このサブグループが、長さ1／ＰＲＦの時間枠内に入る少なくとも１つのベース・パルスの位置および波形の少なくとも１つのデジタル・キューを定義する。
【００２８】
デバイスＤＧＲは、変換手段ＭＣＶを備え、変換手段ＭＣＶは、位置および波形のこのデジタル・キューを前記ベース・パルスに変換することができる。デバイスＤＧＲはさらに、ハイパス・フィルタ手段ＦＬＴを少なくとも備える。ＦＬＴは、変換手段の出力に接続され、時間精度が１／Ｎ．Ｆｅに等しい前記時間枠内に位置する超広帯域タイプのフィルタされたパルスを送出するように整合がとられている。フィルタされたパルスはこの後、従来の知られている構造の電力増幅器ＰＡで増幅され、アンテナＡＮＴに送られ、従来の知られている構造のＵＷＢ信号受信機に送信される。
【００２９】
そこで図２を参照すると、この実施例では、処理手段ＭＴは周波数Ｆｅで、Ｎビットの連続するグループＧ１〜Ｇｐを送出することが示される。ここで周波数Ｆｅは、周波数ＰＲＦの倍数に等しい周波数である。クロック信号ＣＬＫｅは、送出周波数Ｆｅおよび周期Ｔｅに等しい周波数を持つ。この場合、各時間枠の長さ１／ＰＲＦは、例えば水晶発振器ＯＳＣ１によって出力されるクロック信号ＣＬＫｅの周期Ｔｅのｐ倍に等しい。さらに、ここに示されている例から、Ｎビットの第２のグループＧ２は値１をとるビットのサブグループを含むことがわかる。このサブグループは、ここでは、ビットｂ２、ビットｂ３、およびビットｂ４およびｂ５からなるが、簡単にするため図２には示されていない。
【００３０】
以下で、これら４つのビットにより、組み合わせ論理ユニットＳＭの出力ＢＳで発生するベース・パルスの位置および波形のキューが定義されることを詳述する。ハードウェア毎に、処理手段ＭＴはビットの集合全体を含むメモリだけでなく、出力レジスタと関連付けられたプロセッサをも備え、クロック信号ＣＬＫｅの速度でＮビットの連続するグループＧｉを連続して送出する。
【００３１】
変換手段ＭＣＶは、ここでは、「パラレル／シリアル」タイプである。これは、ベース・クロック信号ＣＬＫｅを受信し、周波数Ｆｅはすべて同じであるが１／Ｎ．Ｆｅだけ相互に時間をずらしたＮ個のエレメンタリ・クロック信号ＣＬＫ１〜ＣＬＫＮを送出するプログラム可能クロック回路を備える。これらのクロック信号は、例えば約５０ピコ秒で相互に時間をずらすことができる。
【００３２】
変換手段はさらに、それぞれＦＦ１〜ＦＦＮで表されるＮ個のＤ型フリップフロップも備える。これらのフリップフロップは、それぞれ、Ｎ個のエレメンタリ・クロック信号ＣＬＫ１〜ＣＬＫＮによって制御され、連続するグループＧｉのそれぞれのＮビットを入力として受信する。
【００３３】
さまざまなエレメンタリ・クロック信号ＣＬＫ１〜ＣＬＫＮの連続する立ち上がりエッジに合わせて、各グループのＮビットが、例えばこれらのビットの値に応じて０または５ボルト（これらの値は使用する技術によって異なる）の信号ＳＳｉの形でフリップフロップＦＦｉの出力から連続して送出され、ユニットＳＭと組み合わさる。ベース・クロック信号ＣＬＫｅのｐ個の立ち上がりエッジの後、ｐ個のグループが処理されているはずである。
【００３４】
したがって、ｐ個のグループが処理されたときには、出力信号ＳＳＦは、１つまたは複数のベース・パルスを、複数のビットのさまざまなグループのさまざまなビットの値の関数として含むことになる。この場合、以下で詳述するように、長さ１／ＰＲＦの時間枠で単一のベース・パルスが送出される。
【００３５】
ベース・パルスの位置、この場合は最初の瞬間は、論理値が１であるビットのサブグループの第１のビットｂ２の論理値１により定められる。さらに、ここでは複数のビットのサブグループのビットの集合により波形、つまりこの場合はベース・パルスの遷移またはエッジの個数が定義される。
【００３６】
したがって当業者であれば、本発明の手段により、時間精度が１／Ｎ．Ｆｅに等しいパルスの最初の瞬間の位置を決定することが可能であることが分かるであろう。例えば、図４を参照して、簡単のため４つのエレメンタリ・クロック信号ＣＬＫ１〜ＣＬＫ４（Ｎ＝４の場合に対応する）だけを示す。実際、図３からわかるように、ベース・クロック信号ＣＬＫｅは、エレメンタリ・クロック信号のうちの１つ、例えば信号ＣＬＫ１である。
【００３７】
実際、プログラム可能クロック回路ＣＨＰは、クロック、例えば水晶時計、およびクロックの出力に直列に取り付けられた特定の個数の遅延素子で構成することができる。この点に関して、当業者はもしそうしたければ欧州特許出願公開第0843418号を参照することもできる。
【００３８】
エレメンタリ・クロック信号を、例えば数ピコ秒程度と非常に低い精度（「ジッタ」）で送出する必要がある場合に困難な状況が現れる。これが、プログラム可能クロック回路ＣＨＰが、Ｎ個のエレメンタリ・クロック信号ＣＬＫ１〜ＣＬＫＮを送出するデジタル位相ロック・ループ（図３）、例えば、プログラム可能リング発振器ＯＳＣ２を備えると都合がよいことの理由である。このリング発振器は、Ｎ個のフリップフロップＢＳ１〜ＢＳＮのそれぞれの出力を受け取る、制御回路ＣＣＤから制御される。これらＮ個のフリップフロップは、それぞれ、Ｎ個のエレメンタリ・クロック信号ＣＬＫ１〜ＣＬＫＮによって制御され、例えば従来の水晶発振器ＯＳＣ１から発せられるベース・クロック信号ＣＬＫｅをＤ入力で受信する。
【００３９】
この点に関して、とりわけリング発振器の制御に関する限りは、必要ならば、当業者は米国特許第6208182号を参照することができる。ただし、ここでその一般的原理を思い出しておく。制御回路ＣＣＤは、サンプルを対毎に比較し、状態遷移が２つのサンプルを分ける時間間隔で発生したかどうかを判別する手段を備え、この比較は、リング発振器の少なくとも２つの連続するサイクルまたはそれ以外のサイクルにわたって実行される。この比較は以下のように行われる。
【００４０】
−  第２のサイクルで、比較可能な状態遷移が同じ間隔で検出された場合、リング発振器の制御は修正されない。
【００４１】
−  第２のサイクルで、比較可能な状態遷移が後の間隔で検出された場合、リング発振器の周期は減少する。
【００４２】
−  第２のサイクルで、比較可能な状態遷移が前の方の間隔で検出された場合、リング発振器の周期は増加する。
【００４３】
組み合わせ論理ユニットＳＭに関する限り、これは、図５に示されているように、ＰＬｉで表された排他ＯＲ論理ゲートのツリーに基づいて実現することができる。図５の例では、各グループのビットの個数Ｎが８に等しいと仮定していた。また、グループＧ２のビットｂ２、ｂ３、ｂ４、およびｂ５のみ論理値１をとり、このグループＧ２の他のビットおよび他のグループすべてが論理値０をとると仮定している。
【００４４】
図５では、第１の論理ゲートＰＬ１がフリップフロップＦＦ１およびＦＦ２によって送出される２つの信号ＳＳ１およびＳＳ２を入力として受け取り、信号ＳＳ１２を出力として送出する。同様に、論理ゲートＰＬ２は２つの信号ＳＳ３およびＳＳ４を受け取り、信号ＳＳ３４を出力として送出する。論理ゲートＰＬ３は２つの信号ＳＳ５およびＳＳ６を入力として受け取り、信号ＳＳ５６を出力として送出する。論理ゲートＰＬ４は２つの信号ＳＳ７およびＳＳ８を入力として受け取り、信号ＳＳ７８を出力として送出する。
【００４５】
信号ＳＳ１２およびＳＳ３４は、信号ＳＳ１２３４を出力として送出する論理ゲートＰＬ５の２つの入力に送出される。同様に、論理ゲートＰＬ６は信号ＳＳ５６およびＳＳ７８を受け取り、信号ＳＳ５６７８を送出する。２つの信号ＳＳ１２３４およびＳＳ５６７８は、排他ＯＲ論理ゲートＰＬ７で組み合わされ、出力信号ＳＳＦが送出される。
【００４６】
図６のタイムチャートを参照すると、周期Ｔｅ（ここでは、長さ１／ＰＲＦの時間枠の第２の期間）は実質的に、８個の部分周期に細分されていることがわかるが、これは、ビットの個数Ｎが８に等しいからである。各部分周期の時間の長さはΔｔに等しく、Δｔは１／８Ｆｅに等しい。グループＧ２のビットｂ１（図２）は０に等しいので、信号ＳＳ１は第２の周期Ｔｅの長さ全体にわたって値０をとる。
【００４７】
逆に、ビットｂ２は値１をとるので、信号ＳＳ２はエレメンタリ・クロック信号ＣＬＫ２の立ち上がりエッジで論理値１をとり、このエレメンタリ・クロック信号ＣＬＫ２の次の立ち上がりエッジまで、つまり周期Ｔｅにわたって、その値を保持する。エレメンタリ・クロック信号ＣＬＫ３、ＣＬＫ４、およびＣＬＫ５のそれぞれの立ち上がりエッジで論理値１をとる信号ＳＳ３、ＳＳ４、およびＳＳ５についても同じことが成立する。逆に、信号ＳＳ６、ＳＳ７、およびＳＳ８は、対応するビットｂ６、ｂ７、およびｂ８が値０をとるので、論理値０を保持する。
【００４８】
したがって、信号ＳＳ１２は、第２の周期Ｔｅが開始してから遅延Δｔ後に論理値１をとり、この周期Ｔｅの間中その値を保持する。信号ＳＳ３４は、周期Ｔｅの第３の細分された期間の間のみ論理値１をとる。信号ＳＳ５６は、周期Ｔｅの第５の細分された期間から論理値１をとるが、信号ＳＳ７８は論理値０のままである。
【００４９】
したがって、これにより、図６に示されている信号ＳＳ１２３４およびＳＳ５６７８が時間とともに進行する。したがって、出力信号ＳＳＦは第２の周期Ｔｅの第２の細分された期間の間に値１をとり、その後値０をとり、その後再びこの第２の周期Ｔｅの第４の細分された期間の間に値１をとる。信号ＳＳＦは、これ以外のところでは０である。したがって、ベース・パルスＩＭＰＢは、処理手段によって送出されたビットから組み合わせ論理ユニットＳＭの出力のところで発生している。このベース・パルスＩＭＰＢは、ここでは、４つのエッジまたは遷移を含み、２つの同一のエレメンタリ・パルスＩＭＰＥ１、ＩＭＰＥ２で構成され、それぞれの持続時間は２Δｔに等しい。
【００５０】
図６に示されているが、図７にも示されているように、このベース・パルスＩＭＰＢは、長さ１／ＰＲＦの時間枠の第２の周期Ｔｅの間に位置し、この第２の周期Ｔｅが開始してから遅延Δｔ後に始まる。
【００５１】
４つのエッジまたは遷移からなるこのようなベース・パルスＩＭＰＢは、図８に示されているようなエネルギー周波数スペクトルを示す。このスペクトルは、ある時間枠のスペクトルの再現であり、そのスペクトルはベース・パルスＩＭＰＢの持続時間が制限されていることで生じるものであり、０周波数、基本周波数ＦＤ、および後者の倍数である高調波を中心とするスペクトルである。
【００５２】
さらに、ベース・パルスＩＭＰＢは、２つの同じエレメンタリ・パルスで構成される、つまり、ある意味で周期的であり、基本周波数ＦＤは各エレメンタリ・パルスの長さにより定められる。より正確には、この基本周波数ＦＤは１／２Δｔに等しいということである。さらに、−４ｄＢでの帯域幅はベース・パルスＩＭＰＢの長さの逆数に等しい、つまり、１／４Δｔに等しい。
【００５３】
したがって、基本周波数ＦＤを中心とするスペクトルの一部のみを通過するように整合されているバンドパス・フィルタＦＬＴが変換手段の下流に配置されている場合、フィルタ後にＵＷＢパルスが得られる。もちろん、値Δｔについては、パルスがＵＷＢ技術の特性を満たすように適当に選択しておく。
【００５４】
例えば、図９には、そのような１００ピコ秒間隔の４つのエッジを持つパルスの具体例が示されている。このようなベース・パルスのエネルギー周波数スペクトルは図１０に示されており、５ＧＨｚの基本周波数ＦＤを含む。
【００５５】
約３ＧＨｚの低い遮断周波数と約１０ＧＨｚの高い遮断周波数を持つバンドパス・フィルタによるフィルタの後、図１１に示されているＵＷＢパルスが得られ、これは図１２に示されているエネルギー周波数スペクトルを示す。使用されているフィルタＦＬＴは、少なくともハイパス・フィルタ、場合によっては好ましくはバンドパス・フィルタであるため、パルスＩＭＰＢの連続成分を除去する働きをし、それにより、図１１に示されているように、正と負の振幅を示すパルスが得られることに留意されたい。
【００５６】
図１３に示されているように、Ｎビットの全く同一のグループ内で、例えば値１をとるビットの複数のサブグループを使用することにより、複数のベース・パルスを発生することも可能である。したがって、図１３には、例えば、値１をとるグループＧ２の４個の連続するビットと値１をとるこのグループＧ２の他の４個の連続するビットから得られる２つのベース・パルスＩＭＰＢ１およびＩＭＰＢ２が示されており、複数のビットのこれら２つのサブグループは値０のビットにより分けられる。
【００５７】
同様に、図１４に示されているように、長さ１／ＰＲＦの時間枠の各周期Ｔｅにおいてベース・パルスＩＭＰＢｉを発生することが可能である。これは、Ｎビットのｐ個の連続するグループＧｐのそれぞれにおいて論理値１をとるビット（例えば、この場合には、論理値１をとる４つのビット）のサブグループを用意することにより得られる。もちろん、各周期Ｔｅで複数のベース・パルスを形成するために、図１３と図１４の組み合わせも可能である。本発明により、位置決め精度が１／ＮＦｅに等しい非常に小さなパルス反復周期を、任意の波形のパルスを発生させつつ得ることができる。
【００５８】
図１５は、４つのビットｂ１〜ｂ４を結合することで得られる信号ＳＳＦの、ベース・パルスを取得する動作に戻る。図１６は、同じベース・パルスをビットｂ１〜ｂ４から得られることを示すが、ビットｂ１およびｂ２が値１から値０に移る時期も示す。
【００５９】
また、図１７に示されるように、持続時間の異なる２つのエレメンタリ・パルスＩＭＰＥ１およびＩＭＰＥ２の４つのエッジを持つベース・パルスＩＭＰＢを得ることも可能である。このようなパルスは、例えば、ビットb1、b2、b3、b4、b7を１に設定することにより得られる。この場合、パルスＩＭＰＥ１は長さが３Δｔに等しいが、エレメンタリ・パルスＩＭＰＥ２は長さが４Δｔに等しく、そのため、ベース・パルスの長さは７Δｔとなる。
【００６０】
また、図１８に示されているように、少なくとも組み合わせ論理ユニットＳＭの排他ＯＲ論理ゲートの入力の１つで固定されたまたはプログラム可能な時間遅延を関連付けることができる。例えば、図１８には、排他ＯＲ論理ゲートが３つだけ示されている。遅延δは、ゲートＰＬ１およびＰＬ２のそれぞれの入力の１つと関連付けられ、値２δの遅延は、論理ゲートＰＬ３の入力の１つと関連付けられている。
【００６１】
このため、図１９のタイミング・チャートに示されている信号Ｓ１、Ｓ２、およびＳ３が得られ、長さが４Δｔ＋４δに等しく、それぞれ長さが２Δｔ＋２δに等しい２つのエレメンタリ・パルスの信号Ｓ３上のベース・パルスを得られることがわかる。
【００６２】
さらに、発生した各パルスの極性を非常に簡単に変更できるように、フリップフロップＦＦｉの下流に差動構造を用意すると特に都合がよい。これは、図２０に概略図として示されている。そのため、フリップフロップＦＦｉのそれぞれのＱおよびＱ￣出力を使用すると都合がよいので、差動論理ゲートおよび差動構造を持つフィルタを使用する。
【００６３】
本発明は、上で説明した実施形態および実施方法に限定されず、そのすべてのバリエーションも対象とする。
【００６４】
そこで、少なくとも４つの遷移を示すパルスの発生について説明し、帯域が信号の持続時間に反比例する高調波を示すスペクトルを得たが、１つ、２つ、または３つのエッジを持つベース・パルスからＵＷＢパルスを得ることも考えられる。つまり、この場合、低周波数を除去しＵＷＢ周波数のみを通すように、フィルタは少なくともハイパス・フィルタでなければならない。さらに、場合によっては、異なる中心周波数および帯域のパルスを発生するために一連のフィルタまたは調整可能なフィルタが必要になる。
【図面の簡単な説明】
【００６５】
【図１】本発明によるデバイスの実施形態の概略図。
【図２】本発明によるデバイスの従来の手段の実施形態をより詳細に示す概略図。
【図３】図２の従来の手段の一部をより詳細に示す概略図。
【図４】従来の手段の一実施形態で使用される様々なクロック信号のタイミング・チャート。
【図５】本発明による組み合わせ論理ユニットの実施形態を詳細ではあるが概略的に示す図。
【図６】本発明のベース・パルスを得られる様々な信号のタイミング・チャート。
【図７】本発明により長さ１／ＰＲＦの時間枠内でベース・パルスの配置例を示すタイミング・チャート。
【図８】図７に示されているようなベース・パルスのエネルギー周波数スペクトルの例を示すグラフ。
【図９】４つのエッジつまり遷移を持つもう１つのベース・パルス例を示す図。
【図１０】図９のパルスのエネルギー周波数スペクトルを示す図。
【図１１】図９に示されているベース・パルスのバンドパス・フィルタによるフィルタから生じるＵＷＢパルスを示す図。
【図１２】図１１のパルスのエネルギー周波数スペクトルを示す図。
【図１３】長さ１／ＰＲＦの時間枠内のベース・パルスの他の考えられる配置を表すタイミング・チャート。
【図１４】長さ１／ＰＲＦの時間枠内のベース・パルスの他の考えられる配置を表すタイミング・チャート。
【図１５】さまざまなベース・パルスが得られるビットの論理的組み合わせの他の例を示すタイミング・チャート。
【図１６】さまざまなベース・パルスが得られるビットの論理的組み合わせの他の例を示すタイミング・チャート。
【図１７】さまざまなベース・パルスが得られるビットの論理的組み合わせの他の例を示すタイミング・チャート。
【図１８】本発明による組み合わせ論理回路の他の実施形態の概略図。
【図１９】図１８に示されているような組み合わせ論理回路の出力のところで得られるベース・パルスの例を示すタイミング・チャート。
【図２０】構造の異なる本発明によるデバイスの実施形態の部分概略図。
【符号の説明】
【００６６】
ＣＬＫｉ  エレメンタリ・クロック信号
ＣＨＰ  プログラム可能クロック回路
ＦＤ  基本周波数
Ｆｅ  送出周波数
ＦＬＴ  フィルタ
Ｇｐ  グループ
ＩＭＰＢ  ベース・パルス
ＩＭＰＥ１、ＩＭＰＥ２  エレメンタリ・パルス
ＭＴ  処理手段
ＭＣＶ  変換手段
ＰＬｉ  排他ＯＲ論理ゲート
ＰＲＦ  周波数
ＳＭ  組み合わせ論理回路
【図１】
2004343705.tif 000003
【図２】
2004343705.tif 000004
【図３】
2004343705.tif 000005
【図４】
2004343705.tif 000006
【図５】
2004343705.tif 000007
【図６】
2004343705.tif 000008
【図７】
2004343705.tif 000009
【図８】
2004343705.tif 000010
【図９】
2004343705.tif 000011
【図１０】
2004343705.tif 000012
【図１１】
2004343705.tif 000013
【図１２】
2004343705.tif 000014
【図１３】
2004343705.tif 000015
【図１４】
2004343705.tif 000016
【図１５】
2004343705.tif 000017
【図１６】
2004343705.tif 000018
【図１７】
2004343705.tif 000019
【図１８】
2004343705.tif 000020
【図１９】
2004343705.tif 000021
【図２０】
2004343705.tif 000022