(57)【要約】【課題】マイクロパイプや転移に起因する素子特性の低下のない半導体素子及びその製造方法を提供する。【解決手段】ＣＶＤ装置内にて単結晶炭化珪素基板１２の表面に珪素層１４を形成し（Ａ）、珪素層１４を不活性雰囲気又は真空雰囲気中にて加熱することにより溶融し、溶融した珪素により基板１２のマイクロパイプ１０を閉塞し（Ｂ）、炭素含有ガス雰囲気中にて溶融珪素層１４を加熱し炭化珪素に結晶化させて炭化珪素結晶層１６を形成し（Ｃ）、炭化珪素結晶層１６の表面に炭化珪素をエピタキシャル成長させてエピタキシャル炭化珪素半導体素子層１８を形成し（Ｄ）、電極等を形成する（Ｅ）。【選択図】        図１
2004172556.tif 000002
【特許請求の範囲】
【請求項１】
単結晶炭化珪素基板と、エピタキシャル炭化珪素半導体素子層とを有する半導体素子にして、前記半導体素子層は前記基板の表面に形成された溶融珪素層が炭化珪素に結晶化されることにより形成された炭化珪素結晶層の表面に形成されていることを特徴とする半導体素子。
【請求項２】
請求項１に記載の半導体素子の製造方法にして、前記基板の表面に珪素層を形成し、前記珪素層を溶融した後炭化珪素に結晶化させて炭化珪素結晶層を形成し、該炭化珪素結晶層の表面にエピタキシャル成長により炭化珪素半導体素子層を形成することを特徴とする半導体素子の製造方法。
【請求項３】
請求項１に記載の半導体素子の製造方法にして、前記基板の表面に珪素層を形成し、前記珪素層を溶融し、該珪素層を炭化珪素に結晶化させつつエピタキシャル成長により炭化珪素半導体素子層を形成することを特徴とする半導体素子の製造方法。
【請求項４】
溶融状態に於ける前記珪素層の厚さは１μｍ以下であることを特徴とする請求項２又は３に記載の半導体素子の製造方法。
【請求項５】
前記基板の表面にエピタキシャル炭化珪素層を形成し、該エピタキシャル炭化珪素層の表面に珪素層を形成することを特徴とする請求項２又は３に記載の半導体素子の製造方法。
【請求項６】
前記珪素層を溶融する際に前記基板の表面も溶融することを特徴とする請求項２又は３に記載の半導体素子の製造方法。
【請求項７】
融点降下元素を含む珪素層を形成することを特徴とする請求項２又は３半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子及びその製造方法に係り、更に詳細には単結晶炭化珪素基板と該基板上に形成されたエピタキシャル炭化珪素半導体素子層とを有する半導体素子及びその製造方法に係る。
【０００２】
【従来の技術】
一般に、単結晶炭化珪素基板は昇華法により形成され、昇華法により形成される単結晶炭化珪素基板には貫通孔（マイクロパイプ）が発生することが避けられない。そのため単結晶炭化珪素基板上にエピタキシャル成長によって炭化珪素半導体素子層を形成すると、貫通孔がエピタキシャル炭化珪素層にも引き継がれ、エピタキシャル炭化珪素層にも貫通孔が発生する。従ってそれらの貫通孔にＮ２の如き不純物が侵入したり電極材料そのものが侵入したりしてリーク電流の経路となることに起因して半導体素子の不良が発生する。
【０００３】
かかる問題を解消する半導体素子の製造方法の一つとして、例えば下記の特許文献１に記載されている如く、単結晶炭化珪素基板を高温処理してマイクロパイプ周辺の基板領域を昇華させ、マイクロパイプの開口端に析出させることにより、マイクロパイプの開口端を閉塞する方法が従来より知られている。
【０００４】
また下記の特許文献２に記載されている如く、単結晶炭化珪素基板上にＣＶＤ法によれりエピタキシャル炭化珪素層を形成し、熱処理によりエピタキシャル炭化珪素層の表面を削り、エピタキシャル炭化珪素層の表面に昇華法によりエピタキシャル炭化珪素半導体素子層を形成する方法も従来より知られている。
【特許文献１】
特開２００２−１７９４９８号公報
【特許文献２】
特開２０００−５３４９８号公報
【０００５】
【発明が解決しようとする課題】
上記特許文献１及び２に記載された方法によれば、マイクロパイプの開口端を少なくとも部分的に閉塞することはできるが、昇華した炭化珪素の析出部やマイクロパイプの領域に形成されたエピタキシャル炭化珪素の領域に多数の転移が発生し、それらの転移が電流のリークパスになることによる耐圧不良や転移によるキャリアの散乱に起因する電子の移動度の低下の如く半導体素子特性が低下することが避けられない。
【０００６】
本発明は、単結晶炭化珪素基板のマイクロパイプの開口端を閉塞した後エピタキシャル炭化珪素半導体素子層を形成する従来の方法及びこの方法により得られる半導体素子に於ける上述の如き問題に鑑みてなされたものであり、本発明の主要な課題は、単結晶炭化珪素基板のマイクロパイプの開口端を溶融状態の珪素にて閉塞した後珪素の層の少なくとも表面を炭化珪素に結晶化させ、その表面にエピタキシャル炭化珪素半導体素子層を形成することにより、マイクロパイプや転移に起因する素子特性の低下のない半導体素子及びその製造方法を提供することである。
【０００７】
【課題を解決するための手段】
上述の主要な課題は、本発明によれば、単結晶炭化珪素基板と、エピタキシャル炭化珪素半導体素子層とを有する半導体素子にして、前記半導体素子層は前記基板の表面に形成された溶融珪素層が炭化珪素に結晶化されることにより形成された炭化珪素結晶層の表面に形成されていることを特徴とする半導体素子（請求項１の構成）、又は請求項１に記載の半導体素子の製造方法にして、前記基板の表面に珪素層を形成し、前記珪素層を溶融した後炭化珪素に結晶化させて炭化珪素結晶層を形成し、該炭化珪素結晶層の表面にエピタキシャル成長により炭化珪素半導体素子層を形成することを特徴とする半導体素子の製造方法（請求項２の構成）、又は請求項１に記載の半導体素子の製造方法にして、前記基板の表面に珪素層を形成し、前記珪素層を溶融し、該珪素層を炭化珪素に結晶化させつつエピタキシャル成長により炭化珪素半導体素子層を形成することを特徴とする半導体素子の製造方法（請求項３の構成）によって達成される。
【０００８】
また本発明によれば、上述の主要な課題を効果的に達成すべく、上記請求項２又は３の構成に於いて、溶融状態に於ける前記珪素層の厚さは１μｍ以下であるよう構成される（請求項４の構成）。
【０００９】
また本発明によれば、上述の主要な課題を効果的に達成すべく、上記請求項２又は３の構成に於いて、前記基板の表面にエピタキシャル炭化珪素層を形成し、該エピタキシャル炭化珪素層の表面に珪素層を形成するよう構成される（請求項５の構成）。
【００１０】
また本発明によれば、上述の主要な課題を効果的に達成すべく、上記請求項２又は３の構成に於いて、前記珪素層を溶融する際に前記基板の表面も溶融するよう構成される（請求項６の構成）。
【００１１】
また本発明によれば、上述の主要な課題を効果的に達成すべく、上記請求項２又は３の構成に於いて、融点降下元素を含む珪素層を形成するよう構成される（請求項７の構成）。
【００１２】
【発明の作用及び効果】
上記請求項１の構成によれば、エピタキシャル炭化珪素半導体素子層は単結晶炭化珪素基板の表面に形成された溶融珪素層が炭化珪素に結晶化されることにより形成された炭化珪素結晶層の表面に形成されているので、基板のマイクロパイプが存在する領域に貫通型欠陥や多数の転移が存在せず、従って貫通型欠陥や多数の転移に起因する素子特性の低下のない半導体素子を得ることができる。
【００１３】
また上記請求項２の構成によれば、基板の表面に珪素層が形成され、珪素層が溶融された後炭化珪素に結晶化されることにより炭化珪素結晶層が形成され、該炭化珪素結晶層の表面にエピタキシャル成長により炭化珪素半導体素子層が形成されるので、溶融状態の珪素により基板のマイクロパイプを閉塞し、均一な結晶組織の炭化珪素結晶層を形成することができ、これにより基板のマイクロパイプを引き継ぐ貫通型欠陥や多数の転移の如き欠陥のないエピタキシャル炭化珪素半導体素子層を形成することができる。
【００１４】
また上記請求項３の構成によれば、基板の表面に珪素層が形成され、珪素層が溶融された後珪素を炭化珪素に結晶化させつつエピタキシャル成長により炭化珪素半導体素子層が形成されるので、上記請求項２の構成の場合と同様、基板のマイクロパイプを引き継ぐ貫通型欠陥や多数の転移の如き欠陥のないエピタキシャル炭化珪素半導体素子層を形成することができると共に、上記請求項２の構成の場合よりも能率よく半導体素子を製造することができる。
【００１５】
また上記請求項４の構成によれば、溶融状態に於ける珪素層の厚さは１μｍ以下であるので、珪素層の厚さが大きい場合に比して珪素層を確実に炭化珪素に結晶化させることができると共に、その結晶構造を確実に均一化し、これにより良好な炭化珪素結晶層及びエピタキシャル炭化珪素半導体素子層を形成することができる。
【００１６】
また上記請求項５の方法によれば、基板の表面にエピタキシャル炭化珪素層が形成され、該エピタキシャル炭化珪素層の表面に珪素層が形成されるので、基板のマイクロパイプを引き継ぐことによりエピタキシャル炭化珪素層に形成される貫通型欠陥の径をマイクロパイプの径よりも小さくすることができ、これにより溶融した珪素によって貫通型欠陥を確実に閉塞させることができる。
【００１７】
また上記請求項６の方法によれば、珪素層を溶融する際に基板の表面も溶融されるので、基板の表面に存在するキズの如き微小欠陥が消去することができ、これにより基板の表面に存在する微小欠陥の影響のない良好な炭化珪素結晶層及びエピタキシャル炭化珪素半導体素子層を形成することができる。
【００１８】
また上記請求項７の方法によれば、融点降下元素を含む珪素層が形成されるので、珪素層の融点を低下させて珪素層を容易に且つ確実に溶融させることができると共に、融点降下元素が基板の表面の炭化珪素に固溶することによりその融点を低下させることができ、これにより基板の表面を容易に且つ確実に溶融させることができる。
【００１９】
【課題解決手段の好ましい態様】
本発明の一つの好ましい態様によれば、上記請求項２乃至７の構成に於いて、ＣＶＤ装置内にてＣＶＤ法により基板の表面に珪素層を形成し、ＣＶＤ装置内にて珪素層を加熱することにより珪素層を溶融させるよう構成される（好ましい態様１）。
【００２０】
本発明の他の一つの好ましい態様によれば、上記請求項２の構成に於いて、不活性雰囲気又は真空雰囲気中にて珪素層を加熱することにより珪素層を溶融させるよう構成される（好ましい態様２）。
【００２１】
本発明の他の一つの好ましい態様によれば、上記請求項３の構成に於いて、炭素含有雰囲気中にて珪素層を加熱することにより珪素層を炭化珪素に結晶化させつつエピタキシャル成長により炭化珪素半導体素子層を形成するよう構成される（好ましい態様３）。
【００２２】
本発明の他の一つの好ましい態様によれば、上記請求項４の構成に於いて、溶融状態に於ける珪素層の厚さは１００ｎｍ以下であるよう構成される（好ましい態様４）。
【００２３】
本発明の他の一つの好ましい態様によれば、上記好ましい態様４の構成に於いて、溶融状態に於ける珪素層の厚さは１０ｎｍ以下であるよう構成される（好ましい態様５）。
【００２４】
本発明の他の一つの好ましい態様によれば、上記請求項６の構成に於いて、珪素層及び基板の表面を１５００〜２７００℃に加熱することにより溶融させるよう構成される（好ましい態様６）。
【００２５】
本発明の他の一つの好ましい態様によれば、上記請求項７の構成に於いて、融点降下元素はＡｌ、Ｇａ、Ｉｎの何れかであるよう構成される（好ましい態様７）。
【００２６】
本発明の他の一つの好ましい態様によれば、上記好ましい態様７の構成に於いて、トリメチルアルミニウム、トリメチルガリウム、トリメチルインジウムの何れかを含む雰囲気ガスを使用するよう構成される（好ましい態様８）。
【００２７】
【発明の実施の形態】
以下に添付の図を参照しつつ、本発明を幾つかの好ましい実施形態（以下単に実施形態という）について詳細に説明する。
【００２８】
第一の実施形態
図１はショットキーダイオードの製造に適用された本発明による半導体素子の製造方法の第一の実施形態に於ける一連の工程を示す説明図である。
【００２９】
（Ａ）珪素層の形成
昇華法により形成されマイクロパイプ１０を有する単結晶炭化珪素基板（ｎ＋型のＳｉＣウエーハ）１２を図には示されていないＣＶＤ装置内に配置し、珪素含有ガスとしてのＳｉＨ４及びキャリアガスとしてのＨ２よりなる雰囲気ガスを使用するＣＶＤ法等により、基板１２の表面に成長温度１０００〜１２００℃にて珪素層１４を形成する。この場合珪素層１４の厚さは１μｍ以下、好ましくは１００ｎｍ以下に設定される。
【００３０】
（Ｂ）珪素層の溶融
上記工程（Ａ）に引き続きＣＶＤ装置内に於いて、Ｈ２又はＡｒの不活性雰囲気、或いは真空（１０−２Ｐａ以下）雰囲気にて珪素層１４を１４００〜１８００℃に所定の時間加熱し、珪素層１４を溶融する。これにより溶融した珪素がマイクロパイプ１０内に少なくとも部分的に進入しマイクロパイプ１０を塞ぐ。尚上述の所定の時間は珪素層１４を溶融させ溶融した珪素をマイクロパイプ１０内に少なくとも部分的に進入させるに足る時間に設定される。
【００３１】
（Ｃ）珪素層の炭化珪素結晶化
次いでＣＶＤ装置内に於いて、基板１２及び珪素層１４が１４００〜１８００℃の温度に加熱された状態にて、ＣＶＤ装置内へキャリアガスとしてのＨ２と共に炭素含有ガスとしてのＣ３Ｈ８を導入し、所定の時間保持することで、基板１２の炭化珪素を種結晶として溶融珪素層１４を炭化珪素に結晶化させ、炭化珪素結晶層１６を形成する。尚上述の所定の時間は溶融珪素層１４を炭化珪素に結晶化させて炭化珪素結晶層１６を形成するに足る時間に設定される。
【００３２】
この場合炭化珪素は基板１２の結晶構造を引き継いで成長し、マイクロパイプ１０に於いて結晶構造が必要に応じて歪むことにより、炭化珪素結晶層１６の表面の結晶構造は一様になるものと推測される。
【００３３】
（Ｄ）エピタキシャル炭化珪素素子層の形成
次いでＣＶＤ装置内に於いて、キャリアガスとしてのＨ２、炭素含有ガスとしてのＣ３Ｈ８、珪素含有ガスとしてのＳｉＨ４と共に、各種ドーピング用不純物（Ｎ２又はＢ２Ｈ６、トリメチルアルミニウム等）を導入し、炭化珪素結晶層１６の表面にＣＶＤ法等により炭化珪素をエピタキシャル成長させ、炭化珪素結晶層１６に密着するエピタキシャル炭化珪素半導体素子層（ｎ−型のエピタキシャル炭化珪素層）１８を形成する。
【００３４】
この場合半導体素子層１８を形成する炭化珪素は炭化珪素結晶層１６の表面の一様な結晶構造の炭化珪素結晶を種結晶としてエピタキシャル成長するので、半導体素子層１８はマイクロパイプ１０を引き継ぐことなく形成され、これにより欠陥のない所望の半導体素子層が形成される。
【００３５】
（Ｅ）電極等の形成
ショットキーダイオードの製造に従来より採用されている方法により、ショットキー電極（アノード電極）２２、オーミック電極（カソード電極）２４、耐圧向上層２６（イオン注入後の活性化アニール）、保護膜２８を形成し、ショットキーダイオード３０を完成する。
【００３６】
図１（Ｅ）に示されている如く、上述の第一の実施形態の製造方法により製造された半導体素子としてのショットキーダイオード３０は、単結晶炭化珪素基板１２と、エピタキシャル炭化珪素半導体素子層１８とを有し、半導体素子層１８は基板１２の表面に形成された溶融珪素層が炭化珪素に結晶化されることにより形成された炭化珪素結晶層１６の表面に形成されており、貫通型欠陥や多数の転移を有しない良好な構造を有する。
【００３７】
尚図１に於いては、説明の目的で単結晶炭化珪素基板１２の厚さがエピタキシャル炭化珪素半導体素子層１８の厚さに比して相対的に小さく図示されているが、一般に、単結晶炭化珪素基板１２の厚さ及びキャリア濃度はそれぞれ約３００μｍ程度、１×１０１８ｃｍ−３以上であり、エピタキシャル炭化珪素半導体素子層１８の厚さ及びキャリア濃度はそれぞれ約１０μｍ程度、キャリア濃度１〜１０×１０１５ｃｍ−３程度である。
【００３８】
第二の実施形態
図２はショットキーダイオードに適用された本発明による半導体素子の製造方法の第二の実施形態に於ける一連の工程を示す説明図である。尚図２に於いて図１に示された部分と同一の部分には図１に於いて付された符号と同一の符号が付されている。
【００３９】
この実施形態に於いては、珪素層の形成工程（Ａ）に於いて珪素層１４を１ｎｍ以下の厚さにて形成し、珪素層の溶融工程（Ｂ）に於いて珪素層１４を溶融した後、上述の第一の実施形態に於ける珪素層の炭化珪素結晶化工程（Ｃ）を行うことなく、エピタキシャル炭化珪素素子層の形成工程（Ｄ）及び電極等の形成工程（Ｅ）を行う。
【００４０】
この場合珪素層１４を構成する珪素はエピタキシャル炭化珪素素子層の形成工程（Ｄ）に於いて炭化珪素に結晶化してもよく、また少なくとも基板１２の側の領域に於いて珪素のまま残存してもよい。またエピタキシャル炭化珪素半導体素子層１８の炭化珪素は珪素層１４の表面の炭化珪素結晶を種結晶としてエピタキシャル成長するものと推測される。
【００４１】
第三の実施形態
図３はショットキーダイオードに適用された本発明による半導体素子の製造方法の第三の実施形態に於ける一連の工程を示す説明図である。尚図３に於いて図１に示された部分と同一の部分には図１に於いて付された符号と同一の符号が付されている。
【００４２】
この実施形態に於いては、珪素層の形成工程（Ａ）に先立って、エピタキシャル炭化珪素層の形成工程（Ａ′）を行うことにより、キャリアガスとしてのＨ２と炭素含有ガスとしてのＣ３Ｈ８と珪素含有ガスとしてのＳｉＨ４とよりなる雰囲気ガスを使用して、基板１２の表面にＣＶＤ法等により炭化珪素をエピタキシャル成長させ、基板１２の表面にエピタキシャル炭化珪素層３２を形成する。
【００４３】
この工程により、基板１２に存在するマイクロパイプ１０の表面にもエピタキシャル炭化珪素層３２が形成されるので、マイクロパイプ１０を引き継ぐことによりエピタキシャル炭化珪素層３２に生じる貫通型欠陥３４の径はマイクロパイプ１０の径よりも小さくなる。
【００４４】
次いで珪素層の形成工程（Ａ）によりエピタキシャル炭化珪素層３２の表面に１μｍ以下、好ましくは１００ｎｍ以下、更に好ましくは１ｎｍ以下の厚さにて珪素層１４を形成し、珪素層の溶融工程（Ｂ）により珪素層１４を溶融し、しかる後上述の第二の実施形態の場合と同様、エピタキシャル炭化珪素素子層の形成工程（Ｄ）及び電極等の形成工程（Ｅ）を行う。尚珪素層の溶融工程（Ｂ）の後に上述の第一の実施形態に於ける珪素層の炭化珪素結晶化工程（Ｃ）が行われてもよい。
【００４５】
第四の実施形態
図４は単結晶炭化珪素基板を示す拡大部分断面図、図５は本発明による半導体素子の製造方法の第四の実施形態に於ける珪素層の溶融工程（Ｂ）を示す拡大部分断面図である。
【００４６】
図４に示されている如く、昇華法により形成された単結晶炭化珪素基板１２は、マイクロパイプ１０以外にも転移や加工時に発生したキズの如き微小欠陥３６を有しており、微小欠陥３６も半導体素子の特性を低下させる原因になる。
【００４７】
従ってこの実施形態に於いては、珪素層の形成工程（Ａ）を行った後、ＣＶＤ装置内に於いて、Ｈ２又はＡｒの不活性雰囲気、或いは真空（１０−２Ｐａ以下）雰囲気にて珪素層１４を１５００〜２７００℃、好ましくは１６００〜２７００℃、更に好ましくは１８００〜２７００℃に所定の時間加熱し、珪素層１４を溶融する。
【００４８】
これにより図５に示されている如く、溶融した珪素がマイクロパイプ１０内に少なくとも部分的に進入しマイクロパイプ１０を塞ぐだけでなく、基板１２の表面も溶融し、炭化珪素を珪素に溶解させる（珪素層及び基板表面の溶融工程Ｂ′）。この場合溶融した珪素層１４の珪素が基板１２の表面の炭化珪素に固溶し基板１２の表面の融点が低下することにより溶融するものと考えられ、この処理により基板１２の表面の微小欠陥３６が消去される。
【００４９】
次いで上述の第一の実施形態に於ける珪素層の炭化珪素結晶化工程（Ｃ）、エピタキシャル炭化珪素素子層の形成工程（Ｄ）及び電極等の形成工程（Ｅ）を行う。尚上述の第二の実施形態の場合と同様、珪素層の炭化珪素結晶化工程（Ｃ）が省略されてもよい。
【００５０】
第五の実施形態
この実施形態に於いては、図には示されていないが、珪素層の形成工程（Ａ）に於いて、ＳｉＨ４及びＨ２に加えてトリメチルアルミニウム、トリメチルガリウム、トリメチルインジウムの如き有機金属ガスを含む雰囲気ガスを使用することにより、Ａｌ、Ｇａ、Ｉｎの如き融点降下元素を含む珪素層１４を形成する。
【００５１】
次いで上述の第四の実施形態と同様、珪素層及び基板表面の溶融工程（Ｂ′）、珪素層の炭化珪素結晶化工程（Ｃ）、エピタキシャル炭化珪素素子層の形成工程（Ｄ）及び電極等の形成工程（Ｅ）を行う。尚上述の第二の実施形態の場合と同様、珪素層の炭化珪素結晶化工程（Ｃ）が省略されてもよい。
【００５２】
以上の説明より解る如く、上述の各実施形態の製造方法によれば、単結晶炭化珪素基板１２の表面に珪素層１４が形成され（工程Ａ）、珪素層１４が溶融されることによりマイクロパイプ１０が塞がれ（工程Ｂ）、珪素層１４の少なくとも表面が炭化珪素に結晶化されることにより炭化珪素結晶層１６が形成され、炭化珪素結晶層１６の表面にエピタキシャル炭化珪素半導体素子層１８が形成される（工程Ｃ、Ｄ）。
【００５３】
従って貫通型欠陥のない炭化珪素結晶層１６の表面にエピタキシャル炭化珪素半導体素子層１８を形成することができ、多数の転移の存在等に起因する耐圧不良や電子の移動度の低下の如き問題のない炭化珪素半導体素子を製造することができる。
【００５４】
特に上述の第一の実施形態によれば、珪素層の炭化珪素結晶化工程（Ｃ）に於いて、溶融珪素層１４の全体が炭化珪素に結晶化されることにより炭化珪素結晶層１６が形成されるので、基板１２とエピタキシャル炭化珪素半導体素子層１８との間に珪素の層が残存しない半導体素子を製造することができる。
【００５５】
また上述の第二及び第三の実施形態によれば、珪素層の形成工程（Ａ）に於いて、珪素層１４が１ｎｍ以下の厚さにて形成され、珪素層の炭化珪素結晶化工程（Ｃ）を行うことなく、エピタキシャル炭化珪素素子層の形成工程（Ｄ）が行われ、この工程に於いて珪素層１４が炭化珪素に結晶化されるので、第一の実施形態の場合よりも効率的に半導体素子を製造することができる。
【００５６】
また上述の第三の実施形態によれば、珪素層の形成工程（Ａ）に先立ってエピタキシャル炭化珪素層の形成工程（Ａ′）が行われることにより、基板１２の表面にエピタキシャル炭化珪素層３２が形成され、マイクロパイプ１０を引き継ぐことによりエピタキシャル炭化珪素層３２に生じる貫通型欠陥３４の径がマイクロパイプ１０の径よりも小さくなるので、その後の珪素層の形成工程（Ａ）に於いて貫通型欠陥３４を確実に閉塞することができると共に、貫通型欠陥３４の近傍に於ける炭化珪素結晶層１６の結晶歪を低減することができ、これにより炭化珪素結晶層１６の表面に良好なエピタキシャル炭化珪素半導体素子層１８を形成することができる。
【００５７】
また上述の第四の実施形態によれば、珪素層１４が比較的高い温度にて溶融されることにより、溶融した珪素によってマイクロパイプ１０が少なくとも部分的閉塞されるだけでなく、基板１２の表面も溶融され基板１２の表面の微小欠陥３６が消去されるので、微小欠陥３６の悪影響を受けることなく炭化珪素結晶層１６を形成することができ、これにより第一乃至第三の実施形態の場合に比して基板１２の表面に存在する微小欠陥３６に起因する半導体特性の低下の虞れを確実に低減することができる。
【００５８】
また上述の第五の実施形態によれば、Ａｌ、Ｇａ、Ｉｎの如き融点降下元素を含む珪素層１４が形成されるので、珪素層１４の融点を低下させることができると共に、珪素層及び基板表面の溶融工程（Ｂ′）に於いて融点降下元素が基板１２の表面の単結晶炭化珪素に固溶しその融点を低下させることができるので、第四の実施形態の場合に比して珪素層及び基板表面の溶融工程（Ｂ′）の温度を低くすることができると共に、基板１２の表面の微小欠陥３６を一層確実に消去することができる。
【００５９】
また上述の第一乃至第五の実施形態により製造される半導体素子によれば、エピタキシャル炭化珪素半導体素子層１８は単結晶炭化珪素基板１２の表面に形成された溶融珪素層１４が炭化珪素に結晶化されることにより形成された炭化珪素結晶層１６の表面に形成されているので、半導体素子層１８には基板１２に存在するマイクロパイプを引き継いだ貫通型欠陥や転移は存在せず、従って耐圧不良や電子の移動度の低下の如き問題がなく、従来の製造方法により製造された半導体素子に比して良好な半導体素子特性を有する。
【００６０】
他の実施形態
図６はＭＯＳＦＥＴに適用された本発明による半導体素子の実施形態を示す断面図、図７はＰＮダイオードに適用された本発明による半導体素子の実施形態を示す断面図である。尚これらの図に於いて図１（Ｅ）に示された部分と同一の部分には図１（Ｅ）に於いて付された符号と同一の符号が付されている。
【００６１】
図６に於いて、４０はＭＯＳＦＥＴを全体的に示しており、ＭＯＳＦＥＴ４０はｎ＋型のＳｉＣウエーハとしての単結晶炭化珪素基板１２と、ｎ−型のエピタキシャル炭化珪素半導体素子層１８とを有している。エピタキシャル炭化珪素半導体素子層１８の一部には所定の不純物が注入されることによりｐ型領域１８Ａ及びｎ＋型領域１８Ｂが形成されている。また図６に於いて、４２Ａ及び４２Ｂはそれぞれゲート電極及びゲート酸化膜を示し、４４はソース電極を示し、４６はドレイン電極を示している。
【００６２】
また図７に於いて、５０はＰＮダイオードを全体的に示しており、ＰＮダイオード５０はｎ＋型のＳｉＣウエーハとしての単結晶炭化珪素基板１２と、ｎ−型のエピタキシャル炭化珪素半導体素子層１８と、該エピタキシャル炭化珪素半導体素子層に形成されたｐ型のエピタキシャル炭化珪素層５２とを有している。
【００６３】
図６及び図７の何れの実施形態の場合に於いても、単結晶炭化珪素基板１２とエピタキシャル炭化珪素半導体素子層１８との間には珪素層が溶融され炭化珪素に結晶化されることにより形成された炭化珪素結晶層１６が存在し、炭化珪素結晶層１６によりマイクロパイプ１０が塞がれており、半導体素子層１８は炭化珪素結晶層１６の表面に炭化珪素をエピタキシャル成長させることにより形成されている。
【００６４】
以上の説明より解る如く、本発明の半導体素子はＭＯＳＦＥＴやＰＮダイオードであってもよく、上述のショットキーダイオードの実施形態の場合と同様の作用効果を得ることができ、またこれらの半導体素子は上述の第一乃至第五の実施形態の製造方法により製造できることが理解されよう。
【００６５】
以上に於いては本発明を特定の実施形態について詳細に説明したが、本発明は上述の実施形態に限定されるものではなく、本発明の範囲内にて他の種々の実施形態が可能であることは当業者にとって明らかであろう。
【００６６】
例えば上述の各実施形態に於いては、雰囲気ガスとして特定のガスが使用されているが、雰囲気ガスは当技術分野に於いて公知の任意のガスであってよい。
【００６７】
また上述の第五の実施形態に於いては、融点降下元素としてＡｌ、Ｇａ、Ｉｎの如き金属元素が使用されているが、融点降下元素はエピタキシャル炭化珪素半導体素子層１８に対し悪影響を及ぼすことなく珪素層１４及び単結晶炭化珪素基板１２の融点を低下させ得るものである限り、非金属元素であってもよい。
【図面の簡単な説明】
【図１】ショットキーダイオードの製造に適用された本発明による半導体素子の製造方法の第一の実施形態に於ける一連の工程を示す説明図である。
【図２】ショットキーダイオードに適用された本発明による半導体素子の製造方法の第二の実施形態に於ける一連の工程を示す説明図である。
【図３】ショットキーダイオードに適用された本発明による半導体素子の製造方法の第三の実施形態に於ける一連の工程を示す説明図である。
【図４】単結晶炭化珪素基板を示す拡大部分断面図である。
【図５】本発明による半導体素子の製造方法の第四の実施形態に於ける珪素層の溶融工程（Ｂ）を示す拡大部分断面図である。
【図６】ＭＯＳＦＥＴに適用された本発明による半導体素子の実施形態を示す断面図である。
【図７】ＰＮダイオードに適用された本発明による半導体素子の実施形態を示す断面図である。
【符号の説明】
１０…マイクロパイプ
１２…単結晶炭化珪素基板
１４…珪素層
１６…炭化珪素結晶層
１８…エピタキシャル炭化珪素半導体素子層
２２…ショットキー電極（アノード電極）
２４…オーミック電極（カソード電極）
２６…耐圧向上層
２８…保護膜
３０…ショットキーダイオード
３２…エピタキシャル炭化珪素層
３４…貫通型欠陥
３６…微小欠陥
【図１】
2004172556.tif 000003
【図２】
2004172556.tif 000004
【図３】
2004172556.tif 000005
【図４】
2004172556.tif 000006
【図５】
2004172556.tif 000007
【図６】
2004172556.tif 000008
【図７】
2004172556.tif 000009