(57)【要約】【課題】ファクシミリ端末への応答の遅れを防止することができて伝送効率が高く、通信の異常を防止することができて信頼性の高いファクシミリ中継伝送装置を提供する。【解決手段】ＩＴＵ−Ｔ　Ｔ．３０勧告に定められたＥＣＭ−ＨＤＬＣデータフォーマット化された画信号を受信する際に、ジッタ分をフラグデータにて補間する制御手段を備えるファクシミリ中継伝送装置。制御手段は、ファクシミリ信号格納バッファに保管されたデータ量に基づいて補間時間を決定してもよく、ＥＣＭ−ＨＤＬＣフレームの先頭または、接続部でフラグデータを挿入してもよい。補間時間は、固定してもよく、逐次変更するようにしてもよい。【選択図】　図１
2004023514.tif 000002
【特許請求の範囲】
【請求項１】
ＩＴＵ−Ｔ　Ｔ．３０勧告に定められたＥＣＭ−ＨＤＬＣデータフォーマット化された画信号を受信する際に、ジッタ分をフラグデータにて補間する制御手段を備えることを特徴とするファクシミリ中継伝送装置。
【請求項２】
前記制御手段は、ファクシミリ信号格納バッファに保管されたデータ量に基づいて前記補間時間を決定することを特徴とする請求項１記載のファクシミリ中継伝送装置。
【請求項３】
前記制御手段は、ＥＣＭ−ＨＤＬＣフレームの先頭または、接続部でフラグデータを挿入することを特徴とする請求項１または２記載のファクシミリ中継伝送装置。
【請求項４】
前記制御手段は、前記補間時間を逐次変更可能であることを特徴とする請求項１、２または３記載のファクシミリ中継伝送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ファクシミリ中継伝送装置（または、ファクシミリリレー伝送装置）に関し、特に、インターネット回線等で中継伝送する際の処理遅延挿入によるＥＣＭ−ＨＤＬＣパケットのジッタを制御する手段を備えたファクシミリ中継伝送装置に関する。
【０００２】
【従来の技術】
ファクシミリ中継伝送装置は、ファクシミリ端末から出力された信号を符号化して送出し、相手先のファクシミリ中継伝送装置で復号した後、ファクシミリ端末へデータを転送する装置である。送信側ファクシミリ端末は、ＩＴＵ−Ｔ（国際電気通信連合電気通信標準化部門）等に記載されているように、変調した信号を送出するので、これを復調してバイナリデータに置き替える。
【０００３】
このデータを任意の回線を経由して通信相手先（バイナリデータの送り先）へ伝送し、これを受信したファクシミリ中継伝送装置がファクシミリモデムにより変調処理を施す。そして、ファクシミリ端末へ引き渡すことでファクシミリ信号の中継が行われる。
【０００４】
従来、インターネット回線等を介してファクシミリデータを転送するため、図５に示すようなファクシミリ中継伝送装置が使用されている。このファクシミリ中継伝送装置は、ファクシミリデータの送信を行う場合には、Ａ／Ｄ変換回路５でＡ／Ｄ変換した信号を、ファクシミリモデム４で復調し、ファクシミリデータ格納バッファ３に格納する。そして、格納されたデータをファクシミリパケット生成回路２にてパケット化してＩＰ回線１へ送出する。
【０００５】
一方、ファクシミリデータを受信する場合には、ＩＰ回線１から伝送されたファクシミリパケットを、パケットデータ分離回路８によって、変調側ファクシミリモデム処理に必要なデータのみを抽出する。また、パケットデータ分離回路８は、パケット受信順序を整えるとともに、ＩＰ回線１でのデータの揺らぎを制御する。
【０００６】
次に、抽出されたファクシミリデータをデータ格納バッファ９に一旦格納する。ファクシミリモデム制御回路７の指示によって、格納されたデータをデータ格納バッファ９から読み出し、ファクシミリモデム４で変調し、Ｄ／Ａ変換回路１０を経由してファクシミリ端末６で出力する。
【０００７】
ここで、図６に示すように、パケット受信側ファクシミリ中継伝送装置に入力されるパケット１とパケット２の間でジッタ（ｊｔ）が発生すると、受信側で、ＩＴＵ−Ｔ　Ｔ．３０勧告に定められたＥＣＭ−ＨＤＬＣパケットの先頭に遅延を設け、ジッタ（ｊｔ）の発生を処理の遅れを利用して吸収する。これによって、パケット２の到達が遅れたとしても、パケット１の処理を行っている間にパケット２を受信することができれば、連続的に処理することができる。しかしながら、データ受信側ファクシミリ中継装置の出力は、パケット到達よりジッタ（ｊｔ）吸収分遅れる。
【０００８】
尚、上述の例では、分かりやすくするため、パケット送出側ファクシミリ中継伝送装置の入力を、ＥＣＭ−ＨＤＬＣ１フレームを１パケット化して、パケット受信側ファクシミリ中継伝送装置の出力するまでの信号の遅延を示したものである。ところで、各ファクシミリ中継装置内でＥＣＭ−ＨＤＬＣフレームのパケット化及び、パケットからＥＣＭ−ＨＤＬＣ信号への分離のための遅延は考慮しないものとする。
【０００９】
また、上記説明において、ＥＣＭ−ＨＤＬＣの直前に送信する／送信されるトレーニング信号は省略されている。ＩＴＵ−Ｔ　Ｔ．３８勧告では、トレーニング信号は、全体で１つのパケットでＩＰ回線へ送出される。従って、このトレーニングパケットのジッタが存在しても、多少遅れて本パケットを受信する側へ到達するだけであるため、本発明の説明の都合上無視した。また、同期用フラグシーケンスについても説明を省略している。
【００１０】
インターネット回線等を介してファクシミリデータを転送するファクシミリ中継伝送装置において、例えば、図２に示すようなＥＣＭ−ＨＤＬＣフォーマット化されたファクシミリ画信号をＩＰパケット化する場合には、上述のように、ＩＰ網伝送装置端末間のジッタ制御、すなわち、データ揺らぎの吸収制御が十分に機能していれば問題ない。しかし、データの欠損が発生すると、ファクシミリモデムの変調データが滞り、データエラーを起こすことになる。特に、ＩＴＵ−ＴＴ．３８勧告の場合には、ファクシミリ端末とのデータ受け渡しをリアルタイム（実時間）で行う必要があり、データ欠損が発生すると通信異常に発展する。
【００１１】
ここで、ファクシミリ信号伝送中は、任意にデータを補間することはできないので、ジッタ制御用バッファ量を大きくして、遅延を増やすようにするのが最も簡単な方法であるが、ジッタ制御において、バッファサイズを安易に大きくし過ぎると、遅延が増加し、ファクシミリ端末への応答が遅くなる。このため、ファクシミリ端末が余計な再送要求のコマンドを送信する場合がある。
【００１２】
この再送要求コマンドの送信は、ファクシミリ通信において規定された手順であって、ファクシミリ端末自体の問題ではないが、実際には、ファクシミリ中継伝送装置内で生じたファクシミリデータの遅れの吸収のための遅延により、ファクシミリ信号データの遅れが発生し、送信側ファクシミリ端末が既にデータを発信しているにも拘わらず、受信側ファクシミリ端末が再送要求のコマンドを送信側ファクシミリ端末に発送してしまうことになる。
【００１３】
通常、ファクシミリ通信は、半二重通信で行われるので、この余計な再送要求のコマンドの発信により、全二重通信状態に至る可能性がある。そして、両信号が衝突し、各々の通信データを通信相手先ファクシミリ端末が受信できない状態になり、ファクシミリ端末間でのファクシミリ信号データの受け渡しの障害が発生するおそれがある。
【００１４】
【発明が解決しようとする課題】
上述のように、従来のファクシミリ中継伝送装置においては、ジッタ制御において、バッファサイズを安易に大きくし過ぎると伝送遅延が増加するため、ファクシミリ端末への応答が遅くなるという問題があった。
【００１５】
また、第２の問題点として、ファクシミリ伝送は、通常、半二重通信であるが、伝送遅延の影響で、余計な再送要求のコマンドが発信されて全二重通信状態に至る場合があり、これによって、信号が衝突し合って、各々の通信データを相手方のファクシミリ端末が受信できず、通信に異常が発生する場合があるという問題があった。
【００１６】
そこで、本発明は、上記従来のファクシミリ中継伝送装置における問題点に鑑みてなされたものであって、ファクシミリ端末への応答の遅れを防止することができて伝送効率が高く、通信の異常を防止することができて信頼性の高いファクシミリ中継伝送装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するため、本発明は、ファクシミリ中継伝送装置であって、ＩＴＵ−Ｔ　Ｔ．３０勧告に定められたＥＣＭ−ＨＤＬＣデータフォーマット化された画信号を受信する際に、ジッタ分をフラグデータにて補間する制御手段を備えることを特徴とする。
【００１８】
そして、本発明によれば、フラグデータによってジッタ分を補間することにより、ファクシミリ復調信号の連続性を保ち、ファクシミリ端末への応答の遅れを防止することができる。また、伝送遅延の影響で、余計な再送要求のコマンドが発信されて全二重通信状態に至って信号が衝突し合うこともなく、通信の異常を防止することができる。
【００１９】
上記ファクシミリ中継伝送装置において、前記制御手段は、ファクシミリ信号格納バッファに保管されたデータ量に基づいて前記補間時間を決定するようにしてもよい。また、前記制御手段は、ＥＣＭ−ＨＤＬＣフレームの先頭または、接続部でフラグデータを挿入するようにすることもできる。さらに、前記補間時間を固定してもよいし、逐次変更するように構成することもできる。
【００２０】
【発明の実施の形態】
図１は、本発明にかかるファクシミリ中継伝送装置を示し、このファクシミリ中継伝送装置は、パケットデータ分離回路２１と、ＥＣＭ−ＨＤＬＣデータ量検出回路２２と、ファクシミリモデム２４と、ファクシミリモデム制御回路２３と、データ格納バッファ２５と、Ｄ／Ａ変換回路２６とで構成される。これらは、ディジタル・シグナル・プロセッサまたはマルチプロセッサ（ＭＰＣ）等によって実現することができる。
【００２１】
ＩＰ回線２０でパケットの受け渡しを行うＩＰ網伝送装置に該当する部分は、ファクシミリパケット分離回路２１及びファクシミリパケット生成回路２（図５参照）に含まれるものとする。ここでいうＩＰ網伝送装置は、パケット化や、パケットからファクシミリ信号を分離する他、シーケンス番号（＝パケットの順序を示す番号）等でパケットの到達順に並べ替えを行う装置をいう。
【００２２】
また、同図には、ファクシミリパケットを受信する側、すなわち、ファクシミリ信号復調側のみを示し、ファクシミリ信号送出側の回路と処理方法は、図５に示した従来例と同様であるため省略している。
【００２３】
次に、上記構成を有するファクシミリ中継伝送装置の動作について説明する。
【００２４】
まず、ＩＰ回線２０から伝送されたファクシミリパケットをパケットデータ分離回路２１にて、変調側ファクシミリモデム処理に必要なデータのみを抽出する。パケットデータ分離回路２１は、パケット受信順序を整えるとともに、ＥＣＭ−ＨＤＬＣ以外のファクシミリデータの場合には、ＩＰ回線２０でのデータの揺らぎを制御する。
【００２５】
ここで、ＥＣＭ−ＨＤＬＣフレームの概要について説明する。ＥＣＭ−ＨＤＬＣフレームは、図２に示すように、フラグとフラグに挟まれた複数のバイナリデータで構成される。尚、このＥＣＭ−ＨＤＬＣフレームについては、ＩＴＵ−Ｔ
Ｔ．３０で勧告されているので詳細説明は省略する。
【００２６】
ＥＣＭ−ＨＤＬＣフレームの転送を開始する時は、全てのバイナリ（フレーム情報）の送信に先立ってフラグだけで構成される同期シーケンスを送出する。すなわち、
［Ｆ］　［Ｆ］　［Ｆ］　…［Ｆ］　［Ｆ］　［Ｆ］　［ＥＣＭ−ＨＤＬＣ］［ＥＣＭ−ＨＤＬＣ］［　”　］…・・
のように行う。同期シーケンスは、公称値２００ｍｓ（許容値＋１００ｍｓ）の連続したフラグシーケンスである。フレーム間には、最低１つ以上のフラグが入っていればよく、また、連続したＥＣＭ−ＨＤＬＣフレームの場合には、直前フレームの最後のフラグを最初のフラグとして兼用することができる。
【００２７】
次に、抽出されたファクシミリデータをデータ格納バッファ２５に一旦格納する。格納されたデータがＥＣＭ−ＨＤＬＣフレームデータ以外の場合には、ファクシミリモデム制御回路２３の指示で、データ格納バッファ２５からデータを読み出し、ファクシミリモデム２４で変調処理し、Ｄ／Ａ変換回路２６を経由してファクシミリ端末２７で出力する。
【００２８】
一方、ＥＣＭ−ＨＤＬＣフレームデータをＥＣＭ−ＨＤＬＣデータ量検出回路２２で検出した場合には、ファクシミリモデム制御回路２３に通知する。そして、ファクシミリモデム制御回路２３によってフラグ送出制御を行い、ファクシミリモデム２４よりフラグの送出を開始する。
【００２９】
ここで、図３に示すように、パケット受信側ファクシミリ中継装置の入力のパケット１とパケット２の間でジッタ（ｊｔ）が発生したとする。パケット２の到達が遅れた場合には、フラグパターン（Ｆ）を挿入することによって、ファクシミリ復調信号の連続性を保つ。パケット受信側ファクシミリ変調処理の入力では、パケット０を受信した直後のフラグ（Ｆ）の送出は、予め設定したデータ量を確保するまでの時間に相当する。
【００３０】
尚、図３においても、図６に示した従来例と同様、分かりやすくするため、パケット送出側ファクシミリ中継伝送装置の入力を、ＥＣＭ−ＨＤＬＣ１フレームを１パケット化して、パケット受信側ファクシミリ中継伝送装置の出力するまでの信号の遅延を示している。また、各ファクシミリ中継装置内でＥＣＭ−ＨＤＬＣフレームのパケット化、及びパケットからＥＣＭ−ＨＤＬＣ信号への分離のための遅延は考慮しない。さらに、ＥＣＭ−ＨＤＬＣの直前に送信する／送信されるトレーニング信号も省略している。ところで、同期シーケンスは、本発明にかかるファクシミリ中継伝送装置を用いると規格勧告からはずれる可能性があるが、これによる不具合はないと思われる。
【００３１】
次に、図１のＥＣＭ−ＨＤＬＣデータ量検出回路２２は、ＥＣＭ−ＨＤＬＣデータが予め設定した変調時間分のデータを蓄積した時にファクシミリモデム制御回路２３へその旨通知する。そして、フラグの送出を中止して１フレーム分のＥＣＭ−ＨＤＬＣをデータ格納バッファ２５より読み出し、ファクシミリモデム２４で変調処理を施し、Ｄ／Ａ変換回路２６を経由してファクシミリ端末２７で出力する。
【００３２】
但し、ＥＣＭ−ＨＤＬＣフレームの変調を開始すると、順次送られてくるＥＣＭ−ＨＤＬＣフレームを変調するまで、変調側のファクシミリモデム２４を作動させ続ける必要がある。従って、連続する次のＥＣＭ−ＨＤＬＣフレームについても同様に、１フレーム変調処理毎に予め設定した変調時間分のデータを蓄積するまで転送を待つ。また、転送を待つ間は、ファクシミリモデム制御回路２３の指示で、ファクシミリモデム２４がフラグパターンを出力するように制御する。
【００３３】
フラグとは、先に記載したＥＣＭ−ＨＤＬＣフレームの始めと終わりを示し、フレームの同期を確立するためのものである。このフラグの送出時間を調整して、ジッタ吸収分の遅延時間を確保する。
【００３４】
ところで、待ち時間は一定でも、フレームデータのフォーマットタイプ（例えば、ＩＴＵ−Ｔ勧告Ｔ．３０またはＴ．３８の変調方式Ｖ１７やＶ２９等）と伝送速度によって、データ量は異なるので、データタイプに適した遅延時間を確保するように、データ設定に適応したデータ数を設定しておく。
【００３５】
次に、本発明にかかるファクシミリ中継伝送装置の一実施例の動作について、図４のフローチャートを参照しながら詳細に説明する。
【００３６】
図４は、ファクシミリ中継伝送装置のファクシミリ信号受信側（ファクシミリモデム変調側処理）における処理フローを示す。本処理は、パケット化されるデータの時間（例えば、１０ｍｓ）毎に行うものとする。
【００３７】
まず、ステップＳ６０１において、ファクシミリモデム制御回路２３によってファクシミリデータが存在するかどうかの確認を行う。ファクシミリデータが存在しない場合には、ファクシミリ信号の生成は行わないので、ステップＳ６０７に移行する。一方、ファクシミリデータが存在する場合には、ステップＳ６０２へ進み、ＥＣＭ−ＨＤＬＣフレームの先頭を見つける。ここでは検出のみを行い、まだＥＣＭ−ＨＤＬＣフレームの先頭データをデータ格納バッファ２５から読み出さない。これは、次回の処理で、ＥＣＭ−ＨＤＬＣデータを設定量分蓄積していないのにも拘わらず、ステップＳ６０２にて、”Ｎｏ”方向へ移動するのを防止するためである。
【００３８】
ステップＳ６０３にて予め設定した分のＥＣＭ−ＨＤＬＣデータが蓄積されていない場合には、ＥＣＭ−ＨＤＬＣフレームデータを使用することなくステップＳ６０５へ移動する。
【００３９】
一方、蓄積量が設定値以上の場合には、ステップＳ６０４にて、フラグ挿入を行うようにファクシミリモデム２４を制御し、さらにステップＳ６０５へ移動し、フラグデータをファクシミリモデム変調処理して出力する。
【００４０】
ところで、ステップＳ６０２で、ファクシミリデータがＥＣＭ−ＨＤＬＣ信号ではない場合や、ＥＣＭ−ＨＤＬＣフレームの先頭ではない場合には、ステップＳ６０５へ移動する。この後は、ステップＳ６０５で示した部分でＥＣＭ−ＨＤＬＣ以外の各種ファクシミリ信号に対応したファクシミリ変調処理を行う。
【００４１】
次に、本発明の変形例として、図４に補足して説明する。
【００４２】
ステップＳ６０３では、ＥＣＭ−ＨＤＬＣデータが設定量以上か否かを判定しているが、実際のＥＣＭ−ＨＤＬＣフレームはフレーム長が常に一定ではなく、バイト数が比較的少ない複数のフレームが連続した固まりで送られてくる場合もあるので、設定データ量以下でも、次の１フレーム分及びデータが全て揃っていれば、補間によるフラグ（Ｆ）生成を行わなくてもよい。
【００４３】
また、ＥＣＭ−ＨＤＬＣデータが、予め設定された変調時間分のデータとなるのを待つ場合には、設定値を固定化するのではなく、ＩＰ回線２０での状態をファクシミリパケット分離回路２１（図１参照）に付随するＩＰ回線２０の状態検出回路を設けて、逐次、この検出結果に基づいて適応的に調整してもよい。
【００４４】
【発明の効果】
以上説明したように、本発明によれば、ファクシミリ端末への応答の遅れを防止することができて伝送効率が高く、通信の異常を防止することができて信頼性の高いファクシミリ中継伝送装置を提供することができる。
【図面の簡単な説明】
【図１】本発明にかかるファクシミリ中継伝送装置の一実施例を示すブロック図である。
【図２】ＥＣＭ−ＨＤＬＣフレームの概要を示す図である。
【図３】本発明における遅延によるジッタ吸収例を示す図である。
【図４】本発明にかかるファクシミリ中継伝送装置のファクシミリモデム復調側の制御処理を示すフローチャートである。
【図５】従来のファクシミリ中継装置の一例を示すブロック図である。
【図６】従来の遅延によるジッタ吸収例を示す図である。
【符号の説明】
２０　　ＩＰ回線
２１　　パケットデータ分離回路
２２　　ＥＣＭ−ＨＤＬＣデータ量検出回路
２３　　ファクシミリモデム制御回路
２４　　ファクシミリモデム（変調時）
２５　　データ格納バッファ
２６　　Ｄ／Ａ変換回路
２７　　ファクシミリ端末
【図１】
2004023514.tif 000003
【図２】
2004023514.tif 000004
【図３】
2004023514.tif 000005
【図４】
2004023514.tif 000006
【図５】
2004023514.tif 000007
【図６】
2004023514.tif 000008