(57)【要約】【課題】デジタル放送チューナーとＭＰＥＧ２エンコーダを搭載しデジタル放送の記録・再生およびアナログＴＶ信号をＭＰＥＧ２符号化ビットストリームに変換しての記録・再生の双方ができる記録再生装置において、デジタルＴＶ放送をＭＰＥＧ２デコードし、この信号をアナログ信号に戻すことなく、デジタル信号の形態のままで再エンコード処理を行い記録・再生ができるようにする。【解決手段】ＭＰＥＧ−ＴＳに含まれるＰＣＲに同期したクロックを発生するクロック発生器７と、映像信号の垂直同期信号に同期したクロックを発生するクロック発生器１１と、前者のクロックに同期した映像信号を後者のクロックに同期した信号に変換する処理クロック変換回路１５とを備えることにより、ＭＰＥＧ２デコーダ４で使用される処理クロックとＭＰＥＧエンコーダ１２で使用される処理クロックの違いによる問題が解消される。【選択図】  図１
2004343516.tif 000002
【特許請求の範囲】
【請求項１】
ＭＰＥＧ−ＴＳ（Ｍｏｖｉｎｇ  Ｐｉｃｔｕｒｅ    Ｅｘｐｅｒｔ    Ｇｒｏｕｐ−Ｔｒａｎｓｐｏｒｔ    Ｓｔｒｅａｍ）に含まれる基準時刻情報ＰＣＲ（Ｐｒｏｇｒａｍ    Ｃｌｏｃｋ  Ｒｅｆｅｒｅｎｃｅ）に同期したクロックを発生する第１のクロック発生手段と、映像信号の垂直同期信号に同期したクロックを発生する第２のクロック発生手段と、前記第１のクロック発生手段で発生したクロックで処理された信号を前記第２のクロック発生手段で処理される信号へと変換する処理クロック変換手段とを備えた記録再生処理装置。
【請求項２】
請求項１に記載の記録再生処理装置において、請求項１の構成要素に加えフレームシンクロナイザーを備え、前記処理クロック変換手段の出力が、前記フレームシンクロナイザーの入力として供給されるよう構成された記録再生処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は映像・音声などの符号化ビットストリームを記録再生する装置に関するものである。
【０００２】
【従来の技術】
近年、デジタルＴＶ放送の本格化に伴い、デジタルＴＶチューナーで受信した符号化ビットストリーム（一般的には、国際標準であるＭＰＥＧ２システム規格に規定されているトランスポートストリーム）をデジタル記録再生する装置の研究開発が進められている。しかしながら、ＴＶ放送のデジタル化が進んでいるとはいえ、従来のアナログ放送が一気にデジタル放送に切り換わることは難しく、当面はデジタル放送を記録再生する機器においても、アナログＴＶ信号をＭＰＥＧ２に圧縮符号化するエンコーダを搭載し、デジタル放送とアナログ放送の双方が記録再生できることが求められる。こうした機器の従来の例のひとつとして、下記特許文献１にあげるものがあった。
【０００３】
図３は、特許文献１にあげた記録再生処理装置の構成を、簡略化して示したものである。
【０００４】
図３に示すように、従来例の構成は大きくは記録再生装置の部分１０５とデジタルＳｅｔＴｏｐＢｏｘ（以下ＳＴＢと略記する）（デジタル放送チューナー）の部分１０１とに分けられる。図３において、デジタルＳＴＢ１０１は、内部にトランスポートデコーダ１０２とＭＰＥＧ２デコーダ１０３を有し、デジタル放送の記録時には、トランスポートデコーダ１０２で受信したＭＰＥＧ２トランスポートストリーム（以下ＴＳと略記する）のデスクランブル、ＴＳパケットの選別分離などの処理を行い、デジタルインターフェース（以下Ｉ／Ｆと略記する）１０６を介して記録処理部に選別分離されたＭＰＥＧ２ストリームを供給するとともに、ＭＰＥＧ２デコーダ１０３でＡＶデコードされた映像／音声を出力端子１０４から出力する。また再生時には、デジタルＩ／Ｆを介して入力される記録媒体からの再生ストリーム信号をＡＶデコードして出力端子１０４より出力する。デジタルインターフェース１０６は、デジタルＳＴＢ１０１と記録再生装置１０５とをつなぐデジタルインターフェースで、この例のように、デジタルＳＴＢと記録再生装置が別装置の場合、通常ＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｅｌｅｃｔｒｉｃａｌ  ａｎｄ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｅｎｇｉｎｅｅｒｓ）１３９４規格のインターフェースなどが用いられる。
【０００５】
記録再生装置１０５においては、デジタル放送の記録時には、前記のようにＭＰＥＧストリームがデジタルＩ／Ｆ１０６を介して入力され、記録／再生処理部１０８で記録媒体１０９に記録するための所定のフォーマット処理などを行った後、記録媒体１０９に記録する。記録媒体としては、ＨＤＤ（ハードディスクドライブ）あるいは光ディスクなどが用いられる。
【０００６】
一方アナログ放送の記録時には、アナログ地上波チューナー１１０およびアナログＴＶ信号の外部入力端子１１１からの信号がアナログ信号入力処理部１１２に入力され、アナログ信号入力処理部１１２でこれらの入力の選択切換、Ａ／Ｄ変換処理、映像の輝度信号／色信号への分離（Ｙ／Ｃ分離）処理、色信号を色差信号にデコードするＮＴＳＣデコード処理などを行い処理された映像／音声信号をＭＰＥＧ２エンコーダ１１３に供給する。ＭＰＥＧエンコーダ１１３では、映像／音声がそれぞれＭＰＥＧ２規格に準拠した符号化ビットストリームにエンコードされ、記録／再生処理部１０８に送られ、デジタル放送記録時と同様に記録するためのフォーマット処理などが施こされ、記録媒体１０９に記録される。
【０００７】
また、再生時には、記録媒体１０９からの再生信号が、記録／再生処理部１０８で再生のための所定の処理が施されＭＰＥＧ−ＴＳストリームとしてＭＰＥＧデコーダ１１５に供給され、ここでＭＰＥＧデコードされた映像／音声信号がアナログ信号出力処理部１１６に供給される。アナログ信号出力処理部１１６ではＮＴＳＣエンコード処理、Ｄ／Ａ変換処理などが施され、アナログ化された映像／音声信号が出力端子１１７から出力される。また、記録／再生処理部１０８からの再生信号は、デジタルＩ／Ｆ１０６を介して、デジタルＳＴＢ１０１にも供給され、デジタルＳＴＢの出力端子１０４からも、ＭＰＥＧデコードされた映像／音声が出力される。
【０００８】
また図３において、クロック発生器１０７は、ＭＰＥＧストリームの記録再生を行うためのシステムクロックを発生するものであり、デジタル放送の記録時にはデジタルＩ／Ｆ１０６より入力されるＭＰＥＧストリーム中に含まれる基準時刻情報ＰＣＲ（Ｐｒｏｇｒａｍ    Ｃｌｏｃｋ  Ｒｅｆｅｒｅｎｃｅ）に同期したクロックを発生し、再生時には、固定周波数のクロックを発生する。
【０００９】
またもう１つのクロック発生器１１１は、地上波アナログチューナ１１０もしくは、外部入力端子１１１から入力されるアナログ信号を記録する際に用いるクロックを発生するものであり、入力される映像信号の同期信号に位相同期したクロックを発生しアナログ信号入力部１１０やＭＰＥＧエンコーダ１１２などでの処理クロックとして用いられる。
【００１０】
【特許文献１】
特開２００２−１５５２７号公報
【００１１】
【発明が解決しようとする課題】
ＭＰＥＧ２を用いたデジタル放送には、ＳＤＴＶ（Ｓｔａｎｄａｒｄ    Ｄｅｆｉｎｉｔｉｏｎ    ＴＶ）方式とＨＤＴＶ（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ  ＴＶ）方式がある。ＳＤＴＶ方式は現行のＮＴＳＣ方式に相当した解像度をもち、ＨＤＴＶ方式は、現行のＮＴＳＣ方式よりも高精彩な解像度をもつ。ＨＤＴＶ方式は高精細で高品位な映像となるが、記録媒体に記録する際には、情報量が多い分、記録に要する媒体での記憶容量も多くなる。このため、記録媒体に記録する際に、ＭＰＥＧデコードしたＨＤＴＶ信号をダウンコンバートし低解像度のＳＤＴＶ信号にした後、再エンコードすることで記録に要する容量を減らしたり、あるいはＳＤＴＶ方式の放送であっても、一旦ＭＰＥＧデコードした後、低ビットレートで再エンコードし記録ビットレートを落として記録することにより、低容量で長時間の記録をおこないたいというような要求もある。
【００１２】
前記従来の記録装置で、こうした再エンコード記録を行おうとする場合、出力端子１０４の出力を入力端子１１１に入力することにより実現することもできるが、デジタル信号をＮＴＳＣエンコードし更にＤ／Ａ変換してアナログ信号にした後、再度Ａ／Ｄ変換しデジタル信号に戻してＮＴＳＣデコードするなどの不要な処理が入り、その間で信号劣化が発生する。
【００１３】
また、デジタルＳＴＢ１０１を記録装置１０５内に内蔵し一体化した構成とすれば、ＭＰＥＧデコーダ１０２でデコードされたＨＤＴＶ信号をＳＤＴＶ方式にダウンコンバーとし、ＭＰＥＧ２エンコーダ１１３にデジタル信号形態のままで直結するように構成することも考えられるが、その際には、次のように各処理部で使用されるクロックの違いが問題となる。つまり、デジタル放送を受信し、トランスポートデコード、ＭＰＥＧ２ＡＶデコードするデジタルＳＴＢ部では、前記クロック発生器１０７の部分と同様、ＭＰＥＧ２ストリーム中に挿入されて送られる基準時刻情報ＰＣＲに位相同期したクロックで処理する必要がある。
【００１４】
一方アナログ信号入力処理部１１２、ＭＰＥＧエンコーダ１１３等では、クロック発生器１１４により発生される入力信号の同期信号に位相ロックしたクロックが用いられる。前記従来例の説明の中では触れていないが、アナログ入力処理部１１２の中では、前述したような処理のほかに、外部入力端子からＶＴＲ再生信号などの非標準の信号が入力されることにも対応するため、フレームシンクロナイザーなどの時間軸補正処理を行い、非標準信号を標準信号に変換できるようにするのが普通である。この処理を行うためにも、使用クロックは入力信号の同期信号に位相同期している必要がある。クロックとして固定クロックやあるいはデジタル放送のＰＣＲに位相同期したクロックを使用すると、クロック周波数のずれは２７ＭＨｚ換算で数ｐｐｍから数十ｐｐｍ程度であるが、このずれにより、例えば時間軸補正の処理としてフレームシンクロナイザーを用いた場合には数１０分に１回程度の頻度で、映像フレームのスキップ（抜け）やリピート（重複）などの弊害が発生する。
【００１５】
したがって、従来の構成では、再エンコードを行うための信号パスの接続がデジタル信号形態のままで直結するような構成にはできないという課題を有していた。
【００１６】
【課題を解決するための手段】
前記従来の課題を解決するために、本発明の記録再生処理装置は、ＭＰＥＧ−ＴＳに含まれるＰＣＲ（Ｐｒｏｇｒａｍ    Ｃｌｏｃｋ  Ｒｅｆｅｒｅｎｃｅ）に同期したクロックを発生する第１のクロック発生手段と、映像信号の垂直同期信号に同期したクロックを発生する第２のクロック発生手段と、前記第１のクロック発生手段で発生したクロックで処理された信号を前記第２のクロック発生手段で処理される信号へと変換する処理クロック変換手段とを備えたものである。
【００１７】
本構成によって、ＨＤＴＶ方式のデジタル放送をＳＤＴＶ方式にダウンコンバートしたりあるいはＳＤＴＶ方式のデジタル放送を低ビットレートに変換したりしたものを再エンコードして記録することが可能となる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００１９】
（実施の形態）
図１は、本発明の実施の形態における記録再生処理装置の主要部の構成例をしめす構成図である。本発明の記録再生装置は、前記従来例の中で示したデジタルＳＴＢ部に相当する部分を内部に内蔵した形として構成される。
【００２０】
まずデジタル放送の受信視聴およびデジタル放送の記録時について、その動作にかかわる構成要素とその動作について説明する。図１において、デジタルチューナーのフロントエンド部１は、デジタルＴＶ放送受信、選局、デジタル復調、誤り訂正などの処理を行い、トランスポートストリームをトランスポートデコーダ２に供給する。トランスポートデコーダ２は、入力されるパケットのデスクランブル、パケットの選別（パケット分離）、セクションの選別などの処理を行い、得られたＰＥＳパケットをＭＰＥＧデコーダ４や記録／再生処理部１３に供給する。ＭＰＥＧデコーダ４は、トランスポートデコーダ２より供給されるＰＥＳパケットのＭＰＥＧデコード処理を行い、また放送がＨＤＴＶ方式の場合にはＳＤＴＶ方式の解像度にダウンコンバーとする処理も行い、デコードされたＨＤＴＶ信号およびＳＤＴＶ信号の双方をアナログ信号出力処理部５に供給する。またＳＤＴＶ信号出力は、アナログ信号出力処理部５のほかに処理クロック変換回路１５にも供給される。この信号パスは後に説明する再エンコード処理のためのものである。アナログ信号出力処理部５では、ＳＤＴＶ信号のＮＴＳＣエンコード処理や、映像（ＨＤＴＶ／ＳＤＴＶ）・音声のＤ／Ａ変換処理などが行われてその出力信号が出力端子６から出力される。また、トランスポートデコーダ２の出力は記録／再生処理部１３にも供給され、記録／再生処理部１３で、記録媒体に記録するための所定のフォーマット処理や著作権保護のための処理などを行い、記録媒体１４に記録する。記録媒体としては従来例と同様ＨＤＤや光ディスクなどが用いられる。
【００２１】
次にアナログＴＶ信号の視聴・記録時について、その動作にかかわる構成要素とその動作について説明する。図１において、地上波アナログチューナ７で受信したアナログＴＶ信号および外部入力端子から入力されるアナログＴＶ信号がアナログ信号入力処理部９に入力され、アナログ信号入力処理部９でこれらの入力の選択切換、Ａ／Ｄ変換処理、映像の輝度信号／色信号への分離（Ｙ／Ｃ分離）処理、色信号を色差信号にデコードするＮＴＳＣデコード処理などを行い処理された映像／音声信号をフレームシンクロナイザー１０に供給する。また入力選択切換されたアナログＴＶ信号はアナログ信号出力処理部にも送られ、ここを経由したスルーの信号が出力端子６から出力され視聴される。フレームシンクロナイザー１０では、フレームメモリを用いた時間軸補正の処理を行い、また垂直同期信号に同期したクロックを発生するクロック発生器（以下Ｖ同期クロック発生器と略記する）１１で発生するクロックが映像信号と同期するような同期処理が施される。例えば本実施の形態では、Ｖ同期クロック発生器１１は２７ＭＨｚの周波数のクロックを発生するが、映像の１フレームの長さがこのクロックのちょうど９００９００周期分の長さとなるよう同期が取られる。またフレームシンクロナイザー１０では、映像信号がこのフレーム同期処理で遅れる遅延時間に相当する分、音声信号を遅延する処理も行う。こうして得られた映像／音声信号はＭＰＥＧエンコーダ１２に送られここで、映像／音声がそれぞれＭＰＥＧ２規格に準拠した符号化ビットストリームにエンコードされ、記録再生処理部１３に送られる。記録再生処理部１３では、デジタル放送記録時と同様に記録するためのフォーマット処理、著作権保護のための処理などが施こされ、記録媒体１４に記録される。
【００２２】
次に以上のようにして記録媒体に記録された信号の再生時について、その動作にかかわる構成要素とその動作を説明する。記録媒体１４から再生されるストリーム信号は記録／再生部１３で記録媒体に記録されたフォーマットからＭＰＥＧデコーダ４でデコードできる形態に戻され、トランスポートデコーダ２を経由してＭＰＥＧデコーダ４に送られ、前述したデジタル放送の視聴記録時の動作と同様にここでＭＰＥＧ２のデコード処理、アナログ信号出力処理部でアナログ信号として出力するための処理が施され、出力端子６から出力される。
【００２３】
またＰＣＲ同期クロック発生器３は、前記従来例のクロック発生器１０７と同様、デジタル放送の記録時にはＭＰＥＧストリーム中に含まれる基準時刻情報ＰＣＲに位相同期したクロックを発生し、再生時には固定周波数のクロックを発生する。
【００２４】
次に本発明のポイントであるデジタル放送の再エンコード記録を行う時の動作について説明する。再エンコード時にはＭＰＥＧデコーダ４出力されるＳＤＴＶ信号が処理クロック変換回路１５に供給される。ここでの信号の伝送形態は特に規定されるわけではないが、本実施の形態では、映像デジタル符号化規格ＩＴＵ−Ｒ  ＢＴ．６５６（以下Ｒ．６５６と略記する）の形態で伝送するものとして説明する。Ｒ．６５６では２７ＭＨｚのクロック信号とこれに同期した輝度信号と色差信号と映像の同期信号が多重化された８ビットの信号とで信号を伝送する。ＭＰＥＧデコーダ４から処理クロック変換回路１５に出力されるＲ．６５６信号は、前述のようにデジタル放送の記録時には、ＰＣＲに位相同期したクロックとなる。一方、フレームシンクロナイザー１０やＭＰＥＧエンコーダ１２は前述のように、アナログＴＶ信号の入力処理に対応するため、そこでの処理クロックはＶ同期クロック発生器１１で発生する映像の垂直同期信号に同期したクロックである。処理クロック変換回路１５は、ＰＣＲに同期したクロックで処理された信号を、Ｖ同期クロック発生器１１で発生するクロックに同期した信号に変換を行うものであり、これを設けその出力をフレームシンクロナイザー１０を介してＭＰＥＧエンコーダ１２に供給することにより、ＰＣＲ同期発生回路３で供給するクロックとＶ同期クロック発生器１１で発生するクロックとが結果として同期することとなり、これによりデジタル放送の再エンコードを行うための信号パスが、一旦アナログ信号に戻すことなく、デジタル信号の形態のままで直結できる構成として実現することができる。
【００２５】
次に処理クロック変換回路１５について更に詳しく説明する。図２は処理クロック変換回路の構成例を示す構成図である。図２において、破線より上の部分はメモリへの書き込み系の処理であり、ＰＣＲに同期したクロックで動作する。また破線から下の部分はメモリからの読み出し系の処理を行う部分で、垂直同期信号に同期したクロックで動作する。同図において、入力端子２０にはＭＰＥＧデコーダ４から供給されるＲ．６５６信号が入力され、ＦＩＦＯ（Ｆｉｒｓｔ  Ｉｎ  Ｆｉｒｓｔ  Ｏｕｔ）メモリ２２とＳＡＶ検出回路２１とに供給される。ＳＡＶ検出回路２１は、Ｒ．６５５の信号中に多重化された水平周期での映像の始まりを示すＳＡＶ信号を検出し、この結果がＷｒｉｔｅ制御回路２３に供給される。そしてＷｒｉｔｅ制御回路２３はこのＳＡＶのタイミングでＦＩＦＯメモリへの書き込みアドレスをリセットして書き込みを開始し、映像部の期間中（Ｗｒｉｔｅ系クロック２７ＭＨｚの１４５６クロック期間）書き込みを行う。またＳＡＶの検出結果は、読み出し系クロックへの乗せ換えを行って遅延回路２４にも供給され、ここで読み出し系２７ＭＨｚクロックでの一定時間（１０クッロク前後でよい）の遅延を行い、Ｒｅａｄ制御回路２５に供給される。Ｒｅａｄ制御回路ではこのタイミングでＲｅａｄアドレスのリセットを行い映像部の期間中（Ｒｅａｄ系クロック２７ＭＨｚの１４５６クロック期間）読み出しを行う。マルチプレクサ２７は、メモリのＲＥ（Ｒｅａｄ  Ｅｎａｂｌｅ）信号を用いて映像の期間中はメモリから読み出した信号を選択出力し、その他の期間（ブランキング期間中）はブランキングレベル発生器２７からの信号を選択出力し、出力端子２８から出力し、図１のフレームシンクロナイザー１０に供給する。
【００２６】
以上の処理により、ＰＣＲ同期クロック発生器３で発生するクロックに同期したＲ．６５６信号が、Ｖ同期クロック発生器１１で発生するクロックに同期したＲ．６５６信号に変換される。この処理では、両者のクロックの違いにより、ブランキング期間の長さ（クロック数）が±１クロック変動することがあるが、後段のフレームシンクロナイザーでこの変動は補正される。
【００２７】
なお、本実施の形態では処理クロック変換回路１５の出力をフレームシンクロナイザー１０に供給しているが、処理クロック変換回路１５出力で発生するブランキング期間の±１クロックの変動が、ＭＰＥＧエンコーダ１２で問題とならないのであれば（ＭＰＥＧ２エンコーダ１２でこれらの変動に対応できる処理をおこなっているなら）、処理クロック変換回路の出力を直接ＭＰＥＧエンコーダ１２に供給するような構成としてもよい。
【００２８】
【発明の効果】
以上のように、本発明の記録再生装置によれば、デジタル放送チューナーとＭＰＥＧ２エンコーダを搭載した記録再生装置において、ＭＰＥＧデコードされた信号を一旦アナログ信号に戻すことなく、デジタル信号の形態のままで再エンコードして記録することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における記録再生処理装置の要部の構成例を示す構成図
【図２】本発明の実施の形態１における処理クロック変換器の構成の例を示す構成図
【図３】従来の記録再生処理装置の構成を示す構成図
【符号の説明】
１  フロントエンド部
２  トランスポートデコーダ
３  ＰＣＲ同期クロック発生器
４  ＭＰＥＧデコーダ
５  アナログ信号出力処理部
６  出力端子
７  地上波アナログチューナ
８  入力端子
９  アナログ信号入力処理部
１０  フレームシンクロナイザー
１１  垂直信号同期クロック発生器
１２  ＭＰＥＧエンコーダ
１３  記録／再生処理部
１４  記録媒体
１５  処理クロック変換回路
【図１】
2004343516.tif 000003
【図２】
2004343516.tif 000004
【図３】
2004343516.tif 000005