(57)【要約】      （修正有）【課題】金属配線及び金属抵抗を含む半導体素子及びその製造方法を提供する。【解決手段】絶縁層１１０によって取り囲まれたＣｕ層を含む下部配線２１０を形成し、絶縁層１１０上に下部配線２１０を覆って保護するキャップ層３００を形成する半導体素子の製造方法である。キャップ層３００に下部配線２１０の上面を選択的に露出させる開口窓３０１を形成し、開口窓３０１を通じて下部配線２１０の上面に接触する金属抵抗４３１’を形成する。【選択図】図２３
2004343125.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層と、
絶縁層によって取り囲まれたＣｕ層を含む配線と、
前記配線を覆って保護するキャップ層と、
前記キャップ層に形成された開口窓を通じて前記配線の上面に接触し、前記キャップ層上に延びた金属抵抗と、を含むことを特徴とする半導体素子。
【請求項２】
前記金属抵抗は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ及びＴａＳｉＮよりなる群から選ばれた少なくとも一つの金属含有物質を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記金属抵抗は、約３０Åないし１０００Åの厚さを有することを特徴とする請求項２に記載の半導体素子の製造方法。
【請求項４】
前記キャップ層は、シリコン窒化物及びシリコン炭化物よりなる群から選ばれた少なくとも一つの絶縁物質を含むことを特徴とする請求項１に記載の半導体素子。
【請求項５】
半導体基板上の配線と、
前記配線を覆う絶縁層と、
前記絶縁層を貫通して前記配線に電気的に連結される連結コンタクト体と、
前記絶縁層上に延び、前記連結コンタクト体に接触する金属抵抗と、を含むことを特徴とする半導体素子。
【請求項６】
絶縁層と、
絶縁層によって取り囲まれたＣｕ層を含む配線と、
前記絶縁層上に下部電極、誘電層及び上部電極を含んで形成されたＭＩＭ型キャパシタと、
前記配線を覆って保護するキャップ層と、
前記キャップ層に形成された開口窓を通じて前記配線の上面に接触し、前記キャップ層上に延び、前記下部電極または前記上部電極と同じ物質よりなる金属抵抗と、を含むことを特徴とする半導体素子。
【請求項７】
前記キャップ層は、前記上部電極の下に延びて前記誘電層として利用されるか、または前記下部電極の下に延びることを特徴とする請求項６に記載の半導体素子。
【請求項８】
絶縁層によって取り囲まれたＣｕ層を含む配線と、
前記絶縁層によって取り囲まれた下部電極と、
前記配線及び前記下部電極を覆うキャップ層と、
ＭＩＭキャパシタを構成するために前記キャップ層を介して前記下部電極と対向するように形成された上部電極と、
前記キャップ層に形成された開口窓を通じて前記配線の上面に接触して前記キャップ層上に延び、前記上部電極と同じ物質よりなる金属抵抗と、を含むことを特徴とする半導体素子。
【請求項９】
絶縁層を形成する段階と、
前記絶縁層によって取り囲まれたＣｕ層を含む下部配線を形成する段階と、
前記絶縁層上に前記下部配線を覆って保護するキャップ層を形成する段階と、
前記キャップ層に前記下部配線の上面を選択的に露出させる開口窓を形成する段階と、
前記キャップ層上に前記開口窓を通じて前記下部配線の上面に接触する金属抵抗と、を形成する段階を含むことを特徴とする半導体素子の製造方法。
【請求項１０】
前記下部配線を形成する段階は
前記絶縁層にトレンチを形成する段階と、
前記絶縁層上に前記トレンチを充填するＣｕ層を形成する段階と、
前記Ｃｕ層を前記絶縁層の上面が露出されるように平坦化して前記トレンチによって形状が規定される前記下部配線を形成する段階と、を含むことを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１１】
前記キャップ層は、シリコン窒化物及びシリコン炭化物よりなる群から選ばれた少なくとも一つの絶縁物質を含むことを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１２】
前記金属抵抗は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ及びＴａＳｉＮよりなる群から選ばれた少なくとも一つの金属含有物質を含むことを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１３】
半導体基板上に絶縁層を形成する段階と、
前記絶縁層によって取り囲まれたＣｕ層を含む第１及び第２下部配線を形成する段階と、
前記絶縁層上に前記第１及び第２下部配線を覆って保護するキャップ層を形成する段階と、
前記キャップ層に前記第１下部配線の上面を選択的に露出させる開口窓を形成する段階と、
前記キャップ層上に前記開口窓を通じて前記下部配線の上面に接触する金属抵抗を形成する段階と、
前記金属抵抗を覆う第２絶縁層を形成する段階と、
前記第２絶縁層を貫通して前記第２下部配線に接触する連結コンタクト体及び前記連結コンタクト体に電気的に連結される上部配線を形成する段階と、を含むことを特徴とする半導体素子の製造方法。
【請求項１４】
前記連結コンタクト体または前記上部配線は、Ｃｕ層を含んでダマシーン過程で形成されることを特徴とする請求項１３に記載の半導体素子の製造方法。
【請求項１５】
半導体基板上に絶縁層を形成する段階と、
前記絶縁層によって取り囲まれたＣｕ層を含む第１及び第２下部配線を形成する段階と、
前記絶縁層上に前記第１及び第２下部配線を覆って保護するキャップ層を形成する段階と、
前記キャップ層に前記第１下部配線の上面を選択的に露出させる開口窓を形成する段階と、
前記キャップ層上に前記開口窓を通じて前記第１下部配線の上面に接触するようにＭＩＭ型キャパシタの金属電極のための金属層を形成する段階と、
前記金属層をパターニングして前記キャパシタの金属電極を形成し、前記開口窓を通じて前記第１下部配線に接触する金属抵抗を形成する段階と、
前記金属抵抗及び前記キャパシタを覆う第２絶縁層を形成する段階と、
前記第２絶縁層を貫通して前記第２下部配線に接触する連結コンタクト体及び前記連結コンタクト体に電気的に連結される上部配線を形成する段階と、を含むことを特徴とする半導体素子の製造方法。
【請求項１６】
前記金属電極は、前記キャパシタの上部電極で形成されることを特徴とする請求項１５に記載の半導体素子の製造方法。
【請求項１７】
前記キャップ層は、前記キャパシタの誘電層として使うために前記上部電極の下部まで延びることを特徴とする請求項１６に記載の半導体素子の製造方法。
【請求項１８】
前記延びるキャップ層の下部に前記上部電極に対向する下部電極を形成する段階をさらに含むことを特徴とする請求項１７に記載の半導体素子の製造方法。
【請求項１９】
前記下部電極は、前記第１及び第２下部配線の形成時に共に形成されることを特徴とする請求項１８に記載の半導体素子の製造方法。
【請求項２０】
前記キャップ層上に前記上部電極に対向する下部電極を形成する段階と、
前記下部電極上に誘電層を形成する段階と、をさらに含むことを特徴とする請求項１７に記載の半導体素子の製造方法。
【請求項２１】
前記金属電極は、前記キャパシタの下部電極で形成されることを特徴とする請求項１６に記載の半導体素子の製造方法。
【請求項２２】
前記下部電極上を覆う誘電層を形成する段階と、
前記誘電層上に前記下部電極に対向する上部電極を形成する段階と、をさらに含むことを特徴とする請求項２１に記載の半導体素子の製造方法。
【請求項２３】
絶縁層を形成する段階と、
前記絶縁層によって取り囲まれたＣｕ層を含む第１、第２及び第３下部配線を形成する段階と、
前記絶縁層上に前記第１、第２及び第３下部配線を覆って保護するキャップ層を形成する段階と、
前記キャップ層に前記第１下部配線の上面を選択的に露出させる第１開口窓を形成する段階と、
前記キャップ層上に前記第１開口窓を通じて前記第１下部配線の上面に接触する下部電極層を金属層よりなる段階と、
前記下部電極層をパターニングしてＭＩＭキャパシタの下部電極を形成し、前記第１開口窓を通じて前記第１下部配線に接触する第１金属抵抗を形成する段階と、
前記第１金属抵抗及び前記第１下部電極を覆う誘電層を形成する段階と、
前記誘電層及び下部の前記キャップ層に前記第２下部配線の上面を選択的に露出させる第２開口窓を形成する段階と、
前記誘電層上に前記第２開口窓を通じて前記第２下部配線の上面に接触する上部電極層を金属層よりなる段階と、
前記上部電極層をパターニングして前記下部電極に対向する上部電極を形成し、前記第２開口窓を通じて前記第２下部配線に接触する第２金属抵抗を形成する段階と、
前記第２金属抵抗及び前記上部電極を覆う第２絶縁層を形成する段階と、
前記第２絶縁層を貫通して前記第３下部配線に接触する連結コンタクト体及び前記連結コンタクト体に電気的に連結される上部配線を形成する段階と、を含むことを特徴とする半導体素子の製造方法。
【請求項２４】
配線を形成する段階と、
前記配線を覆う絶縁層を形成する段階と、
前記絶縁層を貫通して前記配線に電気的に連結される連結コンタクト体を形成する段階と、
前記絶縁層上に前記連結コンタクト体に接触する金属抵抗を形成する段階と、を含むことを特徴とする半導体素子の製造方法。
【請求項２５】
前記連結コンタクト体は、Ｃｕ層を含んで形成されることを特徴とする請求項２４に記載の半導体素子の製造方法。
【請求項２６】
前記金属抵抗下に前記連結コンタクトを形成するＣｕ層の表面を覆って保護するキャップ層を形成する段階と、
前記キャップ層に前記Ｃｕ層の表面を露出させる開口窓を形成する段階と、をさらに含むことを特徴とする請求項２５に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子製造に係り、特に、金属配線に電気的に連結される金属抵抗を形成する方法及びこれによる構造に関する。
【背景技術】
【０００２】
最近、有線通信及び無線通信の飛躍的な発展によってアナログまたは混成信号を処理するために使用される半導体素子がシステムオンチップ化しており、半導体素子に構成される抵抗の高品質化が要求されている。特に、半導体素子の特性向上のために半導体素子に構成される複数の抵抗間の優れたマッチング特性が要求されている。
【０００３】
図１は、典型的な半導体素子に構成される抵抗に要求される特性を説明するために概略的に示す回路図である。
【０００４】
図１を参照すれば、半導体素子の動作特性を向上するためには、基本的に抵抗１１，１３間のマッチング特性を高めることが基本的に要求される。このような抵抗１１，１３間のマッチング特性を高めるためには、均一な抵抗パターンを具現するように抵抗のパターニング過程が行われ、また具現される抵抗の特性のばらつきが小さく抵抗の特性が均一でなければならない。特に、抵抗の特性のばらつきは、半導体素子の製造に採用される他の工程による影響を最小化することによって小さくすることが可能となる。
【０００５】
今までの半導体素子の抵抗は、主にポリシリコンや半導体素子の活性領域を利用した抵抗として実現されている。しかし、このようなポリシリコンや活性領域よりなる抵抗は、パターン形成に難しさがあって正確な抵抗制御が難しく、形成後に他の工程に影響を受けてその特性が変化しやすいといった短所を有している。このようなポリシリコンや活性領域よりなる抵抗の制約を克服するために金属抵抗を使用しようとする種々の試みが提示されている。例えば、特許文献１は、アルミニウム合金膜に連結される金属抵抗を形成する方法を提示している。
【０００６】
このように金属抵抗を使用しようとする試みが提示されているが、高品質が要求される半導体素子において、このような金属抵抗を実質的な採用するには、まだ多くの克服しなければならない問題点がある。例えば、半導体素子の多層配線構造を形成する過程でコンタクトを通じて配線間の電気的な連結を図っているが、このようなコンタクトと金属抵抗間の連結に工程上多くの制約が発生している。例えば、コンタクト用のコンタクトホールを形成するエッチング過程において金属抵抗が大きく消失され、金属抵抗の電気的な安定性または信頼性に悪い影響を及ぼすおそれがある。
【０００７】
図２ないし図４は、コンタクトを利用して金属抵抗を配線と連結させる時に発生しうる問題点を説明するために概略的に示す断面図である。
【０００８】
図２ないし図４を参照すれば、典型的な多層配線構造の場合、まず、第１絶縁層２１を貫通する第１配線３１が形成され、金属抵抗５０が第１絶縁層２１上に保護層４１を介して形成される。このような第１絶縁層２１は、半導体基板１０またはウェーハ上に形成される。半導体基板１０上には図示されていないが、必要に応じて導電層が挿し込まれた層間絶縁層または金属間絶縁層（ＩＭＤ：Ｉｎｔｅｒ Ｍｅｔａｌｌｉｃ Ｄｉｅｌｅｃｔｒｉｃ）が形成されうる。半導体基板１０上には、また、能動素子または受動素子及びこれらを含む回路が形成されうる。したがって、このような半導体基板１０の表面は、このような回路が構成された表面構造を有しうる。
【０００９】
そして、金属抵抗５０を覆って第１配線３１上に延びるエッチング阻止層４５が形成される。エッチング阻止層４５上に第２絶縁層２５が形成され、第２絶縁層２５を貫通するコンタクトホール２７，２９が金属コンタクト過程によるエッチング過程で形成される。
【００１０】
このようなエッチング過程は、図２に示されたように、金属抵抗５０上に存在するエッチング阻止層４５部分を第１配線３１上に存在するエッチング阻止層４５部分よりも先に露出させる。この時まで第１配線３１上に整列された第１コンタクトホール２７と金属抵抗５０と配線との連結のための第２コンタクトホール２９は、実質的に同じ深さまでエッチングされる。しかし、第１コンタクトホール２７は、第１配線３１の上面を実質的に露出させなければならないので、図３に示されたように、エッチング過程は行われ続ける。このようにエッチングを引き続き行うことによって第１コンタクトホール２７もエッチング阻止層４５を露出させ、露出されたエッチング阻止層４５を選択的に除去するためにエッチング過程が継続され、これにより、第２コンタクトホール２９は金属抵抗５０を露出させる。
【００１１】
しかし、エッチング阻止層４５を除去した状態であっても、第１コンタクトホール２７は、第１配線３１を露出させられず、単に保護層４１だけを露出させる。したがって、第１配線３１を露出させるためには、さらに、エッチング過程を継続して行わねばならない。しかし、このように継続されるエッチング過程によって、既に露出された金属抵抗５０は浸蝕される。したがって、第２コンタクトホール２９に露出される金属抵抗部分５３は、元々の金属抵抗５０に比べて非常に薄くなるか、または完全に消失される。
【００１２】
図４に示されるとおり、第１コンタクト３７及び第２コンタクト３９は、このように形成されたコンタクトホール２７，２９を各々充填するように形成され、このようなコンタクト３７，３９に各々連結されるように第３絶縁層２８を貫通して第２配線３５が形成される。金属抵抗５０と第２コンタクト３９間に接触する部分を通じて、結局、第２配線３５と金属抵抗５０とが電気的に連結される。この時、金属抵抗５０のエッチングされた薄い部分（図２４の５３）にも第２コンタクト３９が接触するが、実質的に第２コンタクト３９を通じて流れる電流は、大部分が金属抵抗５０のエッチングされた側面部分５５を通じて流れる。
【００１３】
このように第２コンタクト３９と金属抵抗５０間で大部分の電流が流れる部分が金属抵抗５０の側部５５に制約されることは、結局、金属抵抗５０と第２コンタクト３９との間の有効接触面積が制約されることを意味し、またこのような側部５５に電流の流れが集中することを意味する。このように側部５５に電流が集中することは、この側部５５での金属抵抗５０の局部的な発熱を誘発して、この側部５５と第２コンタクト３９間の接触状態に不良を起こす。これにより、金属抵抗５０と第２コンタクト３９間の電気的な連結状態が非常に悪くなるか、または断絶される。
【００１４】
このような所望しない接触不良の発生を防止するためには、金属抵抗５０がコンタクトホール２７，２９を形成する過程で浸蝕されるか、または侵害されることを最大限防止しなければならないが、これは工程上、実際には非常に難しい。さらに、金属抵抗５０が半導体素子で抵抗として使われるためには、少なくとも数百Ω／□以上の抵抗値を示さねばならないがならないが、このような抵抗を金属抵抗５０が具現するためには金属抵抗５０のための金属薄膜が非常に薄い必要があり、例えば、金属薄膜が約１０００Å以下である必要がある。
【００１５】
しかし、このように金属抵抗５０が薄くなれば、上記のような接触不良の発生がさらに深刻になるので、金属抵抗５０を非常に薄く導入することが非常に難しい。これは、コンタクトホール２７，２９が完全に貫通させることを保障するためには、約５００Å程度の追加的なエッチングマージンを確保することが要求されるが、このようなエッチングマージンによって金属抵抗５０の露出された部分は、実質的にさらに多く消失し浸蝕されるためである。
【００１６】
金属抵抗５０を薄く導入しなければ、実質的に金属抵抗５０として高い抵抗値を具現できないので、前記のような第２コンタクト３９と金属抵抗５０との連結によって発生する問題は、金属抵抗５０が実際に半導体素子に適用されることを制限する制限要素として作用する。
【特許文献１】特開２００２−２３１８９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明が解決しようとする技術的課題は、金属抵抗を金属配線に連結させる時に連結コンタクトの形成過程によって金属抵抗が浸蝕または消失されることを防止して、金属抵抗と連結コンタクト間の連結状態を効果的かつ高信頼性を持って実現できる半導体素子の形成方法、特に半導体素子における金属配線に電気的に連結される金属抵抗を形成する方法、及びこれによる半導体素子の構造を提供することである。
【課題を解決するための手段】
【００１８】
前記課題を達成するための本発明の一観点は、金属配線に電気的に連結される金属抵抗を含む半導体素子を提供する。前記半導体素子は、絶縁層によって取り囲まれたＣｕ層を含む配線と、前記配線を覆って保護するキャップ層、及び前記キャップ層に形成された開口窓を通じて前記配線の上面に接触して前記キャップ層上に延びた金属抵抗を含んで構成されうる。
【００１９】
または、前記半導体素子は、配線と、前記配線を覆う絶縁層と、前記絶縁層を貫通して前記配線に電気的に連結される連結コンタクト体と、前記絶縁層上に延びて前記連結コンタクト体に接触する金属抵抗と、を含んで構成されうる。
【００２０】
この時、前記金属抵抗は、前記絶縁層上に形成されるＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）型のキャパシタの下部電極または上部電極と同じ物質で共に形成されたものでありうる。
【００２１】
前記課題を達成するための本発明の他の一観点は、金属配線に電気的に連結される金属抵抗を含む半導体素子の製造方法を提供する。
【００２２】
前記半導体素子の製造方法は、絶縁層を形成する段階と、前記絶縁層によって取り囲まれたＣｕ層を含む下部配線を形成する段階と、前記絶縁層上に前記下部配線を覆って保護するキャップ層を形成する段階と、前記キャップ層に前記下部配線の上面を選択的に露出させる開口窓を形成する段階と、前記キャップ層上に前記開口窓を通じて前記下部配線の上面に接触する金属抵抗を形成する段階と、を含んで構成されうる。
【００２３】
また、前記半導体素子の製造方法は、絶縁層を形成する段階と、前記絶縁層によって取り囲まれたＣｕ層を含む第１及び第２下部配線を形成する段階と、前記絶縁層上に前記第１及び第２下部配線を覆って保護するキャップ層を形成する段階と、前記キャップ層に前記第１下部配線の上面を選択的に露出させる開口窓を形成する段階と、前記キャップ層上に前記開口窓を通じて前記下部配線の上面に接触する金属抵抗を形成する段階と、前記金属抵抗を覆う第２絶縁層を形成する段階と、前記第２絶縁層を貫通して前記第２下部配線に接触する連結コンタクト体及び前記連結コンタクト体に電気的に連結される上部配線を形成する段階と、を含んで構成されうる。
【００２４】
また、前記半導体素子の製造方法は、絶縁層を形成する段階と、前記絶縁層によって取り囲まれたＣｕ層を含む第１及び第２下部配線を形成する段階と、前記絶縁層上に前記第１及び第２下部配線を覆って保護するキャップ層を形成する段階と、前記キャップ層に前記第１下部配線の上面を選択的に露出させる開口窓を形成する段階と、前記キャップ層上に前記開口窓を通じて前記第１下部配線の上面に接触するようにＭＩＭ型キャパシタの金属電極のための金属層を形成する段階と、前記金属層をパターニングして前記キャパシタの金属電極を形成し、前記開口窓を通じて前記第１下部配線に接触する金属抵抗を形成する段階と、前記金属抵抗及び前記キャパシタを覆う第２絶縁層を形成する段階と、前記第２絶縁層を貫通して前記第２下部配線に接触する連結コンタクト体及び前記連結コンタクト体に電気的に連結される上部配線を形成する段階と、を含んで構成されうる。
【００２５】
ここで、前記下部配線を形成する段階は、前記絶縁層にトレンチを形成する段階と、前記絶縁層上に前記トレンチを充填するＣｕ層を形成する段階、及び前記Ｃｕ層を前記絶縁層の上面が露出されるように平坦化して前記トレンチによって形状が規定される前記下部配線を形成する段階を含んで構成されうる。
【００２６】
また、前記キャップ層は、シリコン窒化物及びシリコン炭化物よりなる群から選ばれた少なくとも一つの絶縁物質を含みうる。前記金属抵抗は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ及びＴａＳｉＮよりなる群から選ばれた少なくとも一つの金属含有物質を含みうる。前記連結コンタクト体または前記上部配線は、Ｃｕ層を含んでダマシーン過程で形成されうる。
【００２７】
一方、前記金属電極は、前記キャパシタの上部電極よりなりうる。
【００２８】
この時、前記キャップ層は、前記キャパシタの誘電層として使われるために前記上部電極の下部まで延長されうる。前記延びるキャップ層下に前記上部電極に対向する下部電極を形成する段階を前記半導体素子の製造方法はさらに含みうる。または、前記下部電極は、前記第１及び第２下部配線が形成される時に共に形成されうる。
【００２９】
また、前記キャップ層上に前記上部電極に対向する下部電極を形成する段階、及び前記下部電極上に誘電層を形成する段階を前記半導体素子の製造方法はさらに含みうる。
【００３０】
一方、前記金属電極は、前記キャパシタの下部電極よりなりうる。この時、前記半導体素子の製造方法は、前記下部電極上を覆う誘電層を形成する段階、及び前記誘電層上に前記下部電極に対向する上部電極を形成する段階をさらに含みうる。
【００３１】
または、前記半導体素子の製造方法は、絶縁層を形成する段階と、前記絶縁層によって取り囲まれたＣｕ層を含む第１、第２及び第３下部配線を形成する段階と、前記絶縁層上に前記第１、第２及び第３下部配線を覆って保護するキャップ層を形成する段階と、前記キャップ層に前記第１下部配線の上面を選択的に露出させる第１開口窓を形成する段階と、前記キャップ層上に前記第１開口窓を通じて前記第１下部配線の上面に接触する下部電極層を金属層よりなる段階と、前記下部電極層をパターニングしてＭＩＭキャパシタの下部電極を形成し、前記第１開口窓を通じて前記第１下部配線に接触する第１金属抵抗を形成する段階と、前記第１金属抵抗及び前記第１下部電極を覆う誘電層を形成する段階と、前記誘電層及び下部の前記キャップ層に前記第２下部配線の上面を選択的に露出させる第２開口窓を形成する段階と、前記誘電層上に前記第２開口窓を通じて前記第２下部配線の上面に接触する上部電極層を金属層よりなる段階と、前記上部電極層をパターニングして前記下部電極に対向する上部電極を形成し、前記第２開口窓を通じて前記第２下部配線に接触する第２金属抵抗を形成する段階と、前記第２金属抵抗及び前記上部電極を覆う第２絶縁層を形成する段階と、前記第２絶縁層を貫通して前記第３下部配線に接触する連結コンタクト体及び前記連結コンタクト体に電気的に連結される上部配線を形成する段階と、を含んで構成されうる。
【００３２】
また、前記半導体素子の製造方法は、前記配線を形成する段階と、前記配線を覆う絶縁層を形成する段階と、前記絶縁層を貫通して前記配線に電気的に連結される連結コンタクト体を形成する段階と、前記絶縁層上に前記連結コンタクト体に接触する金属抵抗を形成する段階と、を含んで構成されうる。
【００３３】
この時、前記連結コンタクト体はＣｕ層を含んで形成されうる。この場合、前記金属抵抗下に前記連結コンタクトを形成するＣｕ層の表面を覆って保護するキャップ層を形成する段階、及び前記キャップ層に前記Ｃｕ層の表面を露出させる開口窓を形成する段階がさらに行われうる。
【００３４】
本発明によれば、金属配線に信頼性があり、安定的に連結される金属抵抗を具現しうる。
【発明の効果】
【００３５】
本発明による効果を整理すれば、金属抵抗を金属配線または連結コンタクトに連結されるように具現する時、金属抵抗がエッチング工程によって浸蝕されるか、消失されることを防止するか、または最大限抑制できる。
【００３６】
これにより、金属抵抗と金属配線間の電気的連結の信頼性及び安定性を大きく向上しうる。これにより、金属抵抗を非常に薄く、例えば、２００Åないし３００Åに非常に薄く具現できて、金属抵抗が具現する抵抗値を非常に高めうる。
【００３７】
これにより、ポリシリコン抵抗を金属抵抗が代替できるように許容しうる。非常に広い面積を受動素子に割り当てている高い信号解像度を要求する半導体素子に金属抵抗を導入できて受動素子が占める面積を大きく狭めうる。
【００３８】
さらに、金属抵抗は配線構造を具現する過程で具現されるので、具現された後にその特性変化がほぼ発生しない。これは、半導体素子の製造工程で配線構造の形成後には相対的に非常に高い熱工程が伴われないからである。これにより、設計に正確に符合される抵抗値を具現でき、アナログ素子の具現で問題されるマッチング特性問題を解決しうる。
【発明を実施するための最良の形態】
【００３９】
以下、添付図面を参照して本発明の実施例を詳細に説明する。しかし、本発明の実施例は色々な他の形態に変形され、本発明の範囲が後述する実施例によって限定されると解釈されてはならない。本発明の実施例は、当業者に本発明をさらに完全に説明するために提供されるものである。したがって、図面での要素の形状は、さらに説明の明確性を高めるために誇張されたものであり、図面上で同じ符号で表示された要素は同じ要素を意味する。また、一層が他層または半導体基板の“上”にあると記載される場合に、前記一層は前記他層または半導体基板に直接接触して存在してもよく、または、その間に第３の層が介在して存在してもよい。
【００４０】
本発明の実施例では、金属配線や連結コンタクトを形成した後、これに連結される金属抵抗を形成することによって、連結コンタクトのためのコンタクトホールまたはビアホールを形成するエッチング過程によって金属抵抗が侵害または浸蝕、消失されることを効果的に防止できる。例えば、配線を形成し、その配線を覆う絶縁層を形成した後、絶縁層を貫通して配線に電気的に連結される連結コンタクト体を形成する。以後に、絶縁層上に連結コンタクト体に接触する金属抵抗を形成することによって、前記のような金属抵抗への侵害を効果的に防止できる。
【００４１】
このように、金属抵抗が侵害または浸蝕、消失されることを防止できるので、金属抵抗のための金属薄膜を１０００Å以下に非常に薄く、例えば、３０Åないし５００Åほどまたはその以下の厚さで導入できる。これにより、金属抵抗が非常に高い抵抗値を具現できる。
【実施例１】
【００４２】
図５ないし図１０は、本発明の実施例１による半導体素子の形成方法、より具体的には、半導体素子において金属配線に電気的に連結される金属抵抗を形成する方法を説明するために概略的に示す断面図である。図１１Ａ及び図１１Ｂは、金属抵抗のパターン形状を説明するために概略的に示す平面図である。
【００４３】
図５を参照すれば、第１絶縁層１１０を貫通する下部配線２１０，２３０を形成する。第１絶縁層１１０の下部には図示されていないが、半導体素子の動作のための素子、例えば、トランジスタ素子が半導体基板１００上に備わる。このような半導体素子は、アナログまたは混成信号を処理するようにシリコンオンチップ（ＳｏＣ）化した半導体素子でありうる。また、半導体基板１００上には図示されていないが、必要に応じて導電層が挿し込まれた層間絶縁層または金属間絶縁層（ＩＭＤ：Ｉｎｔｅｒ Ｍｅｔａｌｌｉｃ Ｄｉｅｌｅｃｔｒｉｃ）が形成されていてもよい。。半導体基板１００上には、また、能動素子または受動素子及びこれらを含む回路が形成されていてもよい。したがって、このような半導体基板１００の表面は、このような回路が構成された表面構造を有しうる。
【００４４】
下部配線２１０，２３０は、例えば、Ｃｕ配線（銅配線）である。下部配線２１０，２３０がＣｕ配線である場合、これらの下部配線２１０，２３０は、ダマシーン工程を利用して形成されることが望ましい。例えば、第１絶縁層１１０を形成した後、第１絶縁層１１０に下部配線２１０，２３０の形状を付与するための第１トレンチ１１１を形成し、このような第１トレンチ１１１を充填するようにＣｕ層を電気メッキ方法で形成する。この時、Ｃｕ層の下部にはシード層及び障壁金属層が備えられていてもよい。次いで、Ｃｕ層の全面を化学機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）で平坦化してＣｕ層よりなる下部配線２１０，２３０を形成することができる。
【００４５】
一方、形成された下部配線２１０，２３０は、説明の便宜上、多層配線構造で上部配線にビアコンタクトで連結される第２下部配線２３０と金属抵抗に連結される第１下部配線２１０とに区分できる。
【００４６】
図６を参照すれば、下部配線２１０，２３０の露出された表面を保護するキャップ層３００を形成する。Ｃｕ層の下部配線２１０，２３０は、Ｃｕが有する相対的に高い約１.７μΩ・μｍの高い伝導性によって優秀な電気的性能を表すことができるが、Ｃｕ層自体は大気の露出に非常に脆弱な特性を示す。したがって、Ｃｕ層よりなる下部配線２１０，２３０の表面は、大気に露出されることによって、容易に酸化または汚染されうる。
【００４７】
これを防止するために、下部配線２１０，２３０の表面にキャップ層３００を導入して、下部配線２１０，２３０のＣｕ層の酸化を防止する。キャップ層３００は、シリコン窒化物（ＳｉＮ）またはシリコン炭化物（ＳｉＣ）のような絶縁物よりなりうる。この時、キャップ層３００は、単純に下部配線２１０，２３０の上面が大気に露出されることを防止する機能を有していればよいので、比較的薄く、例えば、数百Åほどの厚さに形成できる。
【００４８】
図７を参照すれば、キャップ層３００を選択的にエッチングして第１下部配線２１０の上面を露出させる開口窓３０１を形成する。このような開口窓３０１は、金属抵抗を第１下部配線２１０に連結させるために導入されるので、金属抵抗に電気的に連結される第１下部配線２１０上にだけ選択的に整列されるように形成される。
【００４９】
図８を参照すれば、金属抵抗層４００を形成する。開口窓３０１によって露出される第１下部配線２１０の上面に接触する金属抵抗層４００を約３０Åないし１０００Åほどの厚さに形成する。このような金属抵抗層４００は、色々な金属物質、例えば、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、ＴａＳｉＮよりなりうる。このような金属抵抗層４００は、さらに薄く形成されるほど金属抵抗が具現できる抵抗値が大きくなるので、約５００Å以下の厚さ、例えば、３０Åないし３００Åほどの厚さに形成されることが望ましい。実質的に約５００Å以下の厚さに形成される場合、現在まで使われているポリシリコンや活性領域を抵抗を利用する場合に具現されうる抵抗値より相対的に高い抵抗値を具現できる。
【００５０】
図９を参照すれば、金属抵抗層４００をパターニングして金属抵抗４００を形成する。このようなパターニング過程は、フォトエッチング過程で行われ、金属抵抗４００がとても精巧なエッチングプロファイルを有しうる。このようなフォトエッチング過程では、場合によってハードマスクを導入することもある。このように金属抵抗４００のパターニングがフォトエッチング過程によって行われるので、金属抵抗４００の工程ばらつきが非常に小さくなる。すなわち、金属抵抗４００のパターン形状は非常に均一に形成されうる。
【００５１】
また、このように形成される金属抵抗４００は、金属配線を形成する過程で行われるので、後続工程によって影響を大きく受けない。これは、金属配線の形成過程以後に行われる後続工程は、一般的に金属抵抗４００のパターンの線幅や膜質に影響を及ぼすほどの高温工程を含んでいないためである。これにより、設計で意図した値に正確に符合する抵抗値を金属抵抗４００が発揮できて、正確な抵抗制御が可能となり、半導体素子の抵抗マッチング特性を高め、半導体素子の動作信頼性を高めうる。
【００５２】
図１０を参照すれば、金属抵抗４００を覆う第２絶縁層１５０を形成する。以後に、第２絶縁層１５０を貫通するビアコンタクトホール１５１を形成する。コンタクトホール１５１は、第２下部配線２３０上に整列されるように形成される。金属抵抗４００は、既に第１下部配線２１０に連結されているので、このようなコンタクトホール１５１は、金属抵抗４００上には整列される必要がない。したがって、コンタクトホール１５１を形成するエッチング過程によって金属抵抗４００が侵害、浸蝕または消失されることが防止される。
【００５３】
一方、コンタクトホール１５１のためのエッチング過程は、キャップ層３００上で終了されうる。キャップ層３００は、前述したように、シリコン窒化物またはシリコン炭化物よりなるが、これらは望ましい第２絶縁層１５０をなすシリコン酸化物とは高いエッチング選択比を具現できる絶縁物質である。したがって、キャップ層３００は、コンタクトホール１５１のためのエッチング過程でエッチング阻止層として作用できる。したがって、図２ないし図４を参照して説明したように、エッチング阻止層を別途に追加導入することが省略されうる。
【００５４】
このようにコンタクトホール１５１が形成された後、コンタクトホール１５１を充填するコンタクト体５１０を形成する。コンタクト体５１０は、Ｃｕ層またはタングステン層のような金属物質よりなり、実質的にＣｕ層よりなることが望ましい。
【００５５】
コンタクト体５１０を覆う第３絶縁層１９０を形成した後、ダマシーン工程で第２トレンチ１９１を形成し、第２トレンチ１９１を充填する上部配線５９０を形成して多層配線構造を形成する。この時、上部配線５９０は、金属、望ましくは下部配線２１０，２３０と同様にＣｕ層よりなりうる。
【００５６】
一方、金属抵抗４００は、多様なパターンにパターニングされて所望の抵抗値を実現できる。
【００５７】
図１１Ａを参照すれば、金属抵抗４５１は、金属抵抗４５１の下部に導入される第１下部配線２１０に連結され、第１下部配線２１０間では図１１Ａに示されたように直線形状を有するようにパターニングされうる。または、図１１Ｂに示されたように、金属抵抗４５３は、折れ曲がった形状を有するようにパターニングされうる。相対的に高い抵抗値を具現する場合には、図１１Ｂに示されたように、金属抵抗４５３が折れ曲がった形状を有することが有利である。
【実施例２】
【００５８】
本実施例においては、金属抵抗は、別途の蒸着及びパターニング過程を必要とせず、ＭＩＭ型のキャパシタンスの上部電極を形成する過程に伴って形成されうる。一般的な半導体素子の製造過程中には、多層金属配線構造を形成する過程間にＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）キャパシタを形成できる。したがって、このようなＭＩＭキャパシタを形成する過程で金属抵抗を形成することによって、金属抵抗形成のための追加的な工程を別途に必要としない。
【００５９】
図１２ないし図１４は、本発明の実施例２による半導体素子の金属配線に電気的に連結される金属抵抗を形成する方法を説明するために概略的に示す断面図である。
【００６０】
図１２を参照すれば、ＭＩＭキャパシタの上部電極のための上部電極層４１０をキャップ層３００上に蒸着する。さらに詳細に説明すれば、図５ないし図７を参照して説明したように下部配線２１０，２３０を第１絶縁層１１０にダマシーン工程を利用して形成する。この時、キャパシタが要求される位置に下部配線２１０，２３０と共に形成される下部電極２５０を形成する。すなわち、下部配線２１０，２３０のための第１トレンチ１１１を形成する過程で第３トレンチ１１５が形成され、このような第１及び第３トレンチ１１１，１１５にＣｕ層が形成されて平坦化されることによって下部配線２１０，２３０及び下部電極２５０が形成される。
【００６１】
以後に、図６を参照して説明したようにキャップ層３００を形成し、キャップ層３００に開口窓３０１を形成する。以後に、開口窓３０１を通じて第１下部配線２１０に接触する上部電極層４１０をキャップ層３００上に形成する。上部電極層４１０は、多様な電極物質よりなりうる。例えば、上部電極層４１０は、実施例１での金属抵抗層と同様にＴｉ、ＴｉＮ、Ｔａ、ＴａＮ、ＴａＳｉＮよりなりうる。
【００６２】
図１３を参照すれば、上部電極層４１０をパターニングして金属抵抗４００と上部電極４１１とを形成する。これにより、上部電極４１１と下部電極２５０間のキャップ層３００の部分は実質的にキャパシタの誘電層として利用される。
【００６３】
図１４を参照すれば、金属抵抗４００と上部電極４１１とを覆う第２絶縁層１５０を形成した後、図１０を参照して説明したようにコンタクト体５１０、上部配線５９０を形成する。
【実施例３】
【００６４】
本実施例は、実施例２とは違って、金属抵抗を、ＭＩＭ型のキャパシタの下部電極を形成する過程に伴って形成する場合である。
【００６５】
図１５ないし図１８は、本発明の実施例３による半導体素子の金属配線に電気的に連結される金属抵抗を形成する方法を説明するために概略的に示す断面図である。
【００６６】
図１５を参照すれば、図５ないし図７を参照して説明したように下部配線２１０，２３０を第１絶縁層１１０にダマシーン工程を利用して形成する。そして、キャップ層３００を同様に形成した後、開口窓３０１を通じて第１下部配線２１０に接触する下部電極層４２０をキャップ層３００上に形成する。下部電極層４２０は、実施例１の金属抵抗層と同様に形成され、これら以外の多様な電極物質でも形成されうる。
【００６７】
図１６を参照すれば、下部電極層４２０をパターニングして金属抵抗４００と下部電極４２１とを形成する。下部電極４２１は、キャパシタが要求される位置に形成される。
【００６８】
図１７を参照すれば、下部電極４２１を覆う誘電層４２３を半導体素子のキャパシタに使われる誘電物質で形成する。以後に、電極物質を蒸着して上部電極層を形成し、パターニングして上部電極４２５を形成する。これにより、ＭＩＭ型のキャパシタが形成される。
【００６９】
図１８を参照すれば、上部電極４２５を覆う第２絶縁層１５０を形成した後、図１０を参照して説明したように第２下部配線２３０に電気的に連結されるコンタクト体５１０及び上部配線５９０を形成する。
【実施例４】
【００７０】
実施例４では、金属抵抗は、実施例２と同様にＭＩＭ型のキャパシタの上部電極を形成する過程に伴われるものの、実施例２とは違って、別途の誘電層が導入される場合を説明する。
【００７１】
図１９ないし図２２は、本発明の実施例４による半導体素子の金属配線に電気的に連結される金属抵抗を形成する方法を説明するために概略的に示す断面図である。
【００７２】
図１９を参照すれば、キャップ層３００上にＭＩＭキャパシタの下部電極４３１を形成する。さらに詳細に説明すれば、図５ないし図７を参照して説明したように下部配線２１０，２３０，２５１を第１絶縁層１１０にダマシーン工程を利用して形成する。この時、キャパシタが要求される位置に第３下部配線２５１を前述した第１及び第２下部配線２１０，２３０と共に形成できる。そして、キャップ層３００を、図６を参照して説明したように形成する。
【００７３】
以後に、キャップ層３００に第３下部配線２５１の上面を露出させる第１開口窓３０３を形成する。以後に、第１開口窓３０３を通じて第３下部配線２５１に接触する下部電極４３１を多様な金属電極物質で形成する。以後に、下部電極４３１を覆う誘電層４３３を多様な誘電物質で形成する。
【００７４】
図２０を参照すれば、誘電層４３３及び下部のキャップ層３００を順次に選択エッチングして第１下部配線２１０の上面を露出させる第２開口窓３０１を形成する。以後に、誘電層４３３上に露出された第１下部配線２１０に接触する上部電極層４３０を多様な金属物質で形成する。このような金属物質は、実施例１での金属抵抗層と同様にＴｉ、ＴｉＮ、Ｔａ、ＴａＮ、ＴａＳｉＮを利用できる。
【００７５】
図２１を参照すれば、上部電極層４３０をパターニングして金属抵抗４００と上部電極４３５とを形成する。これにより、上部電極４３５と下部電極４３１及びその間の誘電層４３３よりなるＭＩＭキャパシタが具現され、上部電極４３５と同じ高さレベルに金属抵抗４００が具現される。
【００７６】
図２２を参照すれば、金属抵抗４００と上部電極４３５とを覆う第２絶縁層１５０を形成した後、図１０を参照して説明したようにコンタクト体５１０及び上部配線５９０を形成する。
【実施例５】
【００７７】
実施例５は、金属抵抗がＭＩＭ型のキャパシタの下部及び上部電極を形成する過程でいずれも形成される場合を説明する。
【００７８】
図２３は、本発明の実施例５による半導体素子の金属配線に電気的に連結される金属抵抗を形成する方法を説明するために概略的に示す断面図である。
【００７９】
図２３を参照すれば、図５ないし図７を参照して説明したように、下部配線２１０，２３０，２５１，２７０を第１絶縁層１１０にダマシーン工程を利用して形成する。この時、キャパシタが要求される位置に第３下部配線２５１を前述したように第１及び第２下部配線２１０，２３０と共に形成できる。また、第４下部配線２７０も前述した第１及び第２下部配線２１０，２３０と共に形成できる。そして、キャップ層３００を図６を参照して説明したように形成する。
【００８０】
以後に、キャップ層３００に第３下部配線２５１の上面を露出させる第１開口窓３０３を形成する。第１開口窓３０３の形成と共に第１下部配線２１０上に露出させる第２開口窓３０１を形成する。以後に、第１開口窓３０３を通じて第３下部配線２５１に接触し、第２開口窓３０１を通じて第１下部配線２１０に接触する下部電極層を図１７を参照して説明したように形成する。以後に、下部電極層をパターニングして第１金属抵抗４３１’と下部電極４３１とを形成する。下部電極４３１を覆う誘電層４３３を多様な誘電物質で形成する。
【００８１】
誘電層４３３を図２０を参照して説明したように選択的にエッチングして、第４下部配線２７０を露出させる第３開口窓３０５を形成する。以後に、第３開口窓３０５を通じて第４下部配線２７０に接触する上部電極層を図２０を参照して説明したように形成した後、上部電極層をパターニングして第２金属抵抗４３５’と上部電極４３５とを形成する。これにより、上部電極４３５及び下部電極４３１と共に形成される２層の金属抵抗４３５’，４３１’を形成できる。
【００８２】
以後に、図２２を参照して説明したように、第２金属抵抗４３５’と上部電極４３５とを覆う第２絶縁層１５０を形成した後、図１０を参照して説明したようにコンタクト体５１０及び上部配線５９０を形成する。
【００８３】
今までの実施例２ないし実施例５では、本発明の金属抵抗がＭＩＭキャパシタを具現する過程中に共に形成されうると説明したが、本発明は他の形態にも変形されて実施されることもある。
【実施例６】
【００８４】
実施例６は、金属抵抗が金属配線の下部に導入されるコンタクト体に直接的に連結されるように形成される場合を説明する。
【００８５】
図２４は、本発明の実施例６による半導体素子の金属配線に電気的に連結される金属抵抗を形成する方法を説明するために概略的に示す断面図である。
【００８６】
図２４を参照すれば、第１下部配線２１０及び第２下部配線２３０を図５を参照して説明したように、第１絶縁層１１０にダマシーン工程を利用して形成する。第１下部配線２１０は、金属抵抗に連結される位置に形成される。以後に、図６を参照して説明したようにキャップ層を形成する。この時、キャップ層は第１エッチング阻止層３３０としても作用する。第１エッチング阻止層３３０上に図１０を参照して説明したように第２絶縁層１５０を形成する。次いで、第１エッチング阻止層３３０をエッチング終了点として利用するエッチング過程で、第２絶縁層１５０を貫通する第１コンタクトホール１５１及び第２コンタクトホール１５５を形成する。この時、第１コンタクトホール１５１は、第２下部配線２３０を、第２コンタクトホール１５５は第１下部配線２１０を露出させる。
【００８７】
以後に、コンタクトホール１５１，１５５を各々充填する第１コンタクト体５１０及び第２コンタクト体５１５を同時に形成する。この時、コンタクト体５１０，５１５は、タングステン層のような金属層よりなりうる。しかし、Ｃｕ層にコンタクト体５１０，５１５を形成する場合、図６ないし図７を参照して説明したようにキャップ層（図６の３００）を導入した後、開口窓（図７の３０１）を形成する過程が導入されうる。
【００８８】
以後に、第２絶縁層１５０上に金属抵抗層を多様な金属物質、例えば、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、ＴａＳｉＮで形成する。以後に、金属抵抗層をパターニングして前記第２コンタクト体５１５に直接的に連結される金属抵抗４００を形成する。もし、キャップ層（図６の３００）が導入される場合には、図８を参照して説明したように開口窓（図７の３０１）を通じて第２コンタクト体５１５に金属抵抗４００が直接的に接触される。
【００８９】
次いで、第１コンタクト体５１０を少なくとも覆う第２エッチング阻止層３５０を形成する。このような第２エッチング阻止層３５０は、後続する第３絶縁層として好適に用いられるすシリコン酸化物と十分なエッチング選択比を具現できるシリコン窒化物のように絶縁物質よりなることが望ましい。
【００９０】
次いで、第２エッチング阻止層３５０上に第３絶縁層１９０を図１０を参照して説明したように形成する。以後に、第３絶縁層１９０にトレンチ１９１を第１コンタクト体５１０に整列されるように形成する。この時、トレンチ１９１のためのエッチング過程は、第２エッチング阻止層３５０をエッチング終了点として行われる。以後に、エッチング過程を露出され続けた第２エッチング阻止層３５０の部分を除去した後、露出される第１コンタクト体５１０に接触する上部配線５９０を図１０を参照して説明したように形成する。
【００９１】
以上、本発明を具体的な実施例を通じて詳細に説明したが、本発明はこれに限定されず、本発明の技術的思想内で当業者によりその変形や改良が可能である。
【産業上の利用可能性】
【００９２】
本発明は、半導体素子、例えば、アナログまたは混成信号を処理するためのＳｏＣ素子を具現するのに使用されうる。特に、電気的回路を構成するのに利用される抵抗間のマッチング特性が非常に精巧なレベルに要求される半導体素子を具現するのに利用されうる。
【図面の簡単な説明】
【００９３】
【図１】典型的な半導体素子に構成される抵抗の要求される特性を説明するために概略的に示す回路図である。
【図２】従来の金属抵抗を配線と連結させる時に発生しうる問題点を説明するために概略的に示す断面図である。
【図３】図２に後続する断面図である。
【図４】図３に後続する断面図である。
【図５】本発明の実施例１による半導体素子の金属配線に電気的に連結される金属抵抗を形成する方法を説明するために概略的に示す断面図である。
【図６】図５に後続する断面図である。
【図７】図６に後続する断面図である。
【図８】図７に後続する断面図である。
【図９】図８に後続する断面図である。
【図１０】図９に後続する断面図である。
【図１１Ａ】本発明の実施例１による金属抵抗のパターン形状の一例を説明するために概略的に示す平面図である。
【図１１Ｂ】本発明の実施例１による金属抵抗のパターン形状の他の例を説明するために概略的に示す平面図である。
【図１２】本発明の実施例２による半導体素子の金属配線に電気的に連結される金属抵抗を形成する方法を説明するために概略的に示す断面図である。
【図１３】図１２に後続する断面図である。
【図１４】図１３に後続する断面図である。
【図１５】本発明の実施例３による半導体素子の金属配線に電気的に連結される金属抵抗を形成する方法を説明するために概略的に示す断面図である。
【図１６】図１５に後続する断面図である。
【図１７】図１６に後続する断面図である。
【図１８】図１７に後続する断面図である。
【図１９】本発明の実施例４による半導体素子の金属配線に電気的に連結される金属抵抗を形成する方法を説明するために概略的に示す断面図である。
【図２０】図１９に後続する断面図である。
【図２１】図２０に後続する断面図である。
【図２２】図２１に後続する断面図である。
【図２３】本発明の実施例５による半導体素子の金属配線に電気的に連結される金属抵抗を形成する方法を説明するために概略的に示す断面図である。
【図２４】本発明の実施例６による半導体素子の金属配線に電気的に連結される金属抵抗を形成する方法を説明するために概略的に示す断面図である。
【符号の説明】
【００９４】
１１０，１５０，１９０    絶縁層、
１５１    コンタクトホール、
２１０，２３０，２５１，２７０    下部配線、
３００    キャップ層、
３０１，３０３，３０５    開口窓、
４００    金属抵抗、
４１０    ＭＩＭキャパシタの上部電極のための層、
４３１    下部電極、
４３１’，４３５’    金属抵抗、
４３３    誘電層、
４３５    上部電極、
５１０    コンタクト体、
５９０    上部配線。
【図１】
2004343125.tif 000003
【図２】
2004343125.tif 000004
【図３】
2004343125.tif 000005
【図４】
2004343125.tif 000006
【図５】
2004343125.tif 000007
【図６】
2004343125.tif 000008
【図７】
2004343125.tif 000009
【図８】
2004343125.tif 000010
【図９】
2004343125.tif 000011
【図１０】
2004343125.tif 000012
【図１１Ａ】
2004343125.tif 000013
【図１１Ｂ】
2004343125.tif 000014
【図１２】
2004343125.tif 000015
【図１３】
2004343125.tif 000016
【図１４】
2004343125.tif 000017
【図１５】
2004343125.tif 000018
【図１６】
2004343125.tif 000019
【図１７】
2004343125.tif 000020
【図１８】
2004343125.tif 000021
【図１９】
2004343125.tif 000022
【図２０】
2004343125.tif 000023
【図２１】
2004343125.tif 000024
【図２２】
2004343125.tif 000025
【図２３】
2004343125.tif 000026
【図２４】
2004343125.tif 000027