(57)【要約】【課題】良好な画質を有する画像を表示することができる映像信号を出力する撮像装置を提供する。【解決手段】撮像素子は、光電変換素子と読み出しトランジスタと蓄積素子と検出トランジスタとリセットトランジスタとを有しており、読み出しトランジスタは、ゲート端子に供給されるゲート電位が第１の状態から第２の状態へ変化したときに信号電荷を読み出し、検出トランジスタは、読み出しトランジスタに設けられたゲート端子に供給されるゲート電位が第２の状態から第１の状態に変化した後で電圧信号を検出し、リセットトランジスタによって蓄積素子に供給されるリセット電位は、読み出しトランジスタに設けられたゲート端子に供給された第１の状態のゲート電位と所定のＶＤＤ電位との間の中間電位を有している。【選択図】  図５
2004172679.tif 000002
【特許請求の範囲】
【請求項１】
被写体を撮像するための撮像素子と、
前記撮像素子を駆動するための駆動信号を前記撮像素子へ供給する駆動信号供給器とを具備しており、
前記撮像素子には、マトリックス状に配置された複数の画素ユニットが設けられており、
各画素ユニットは、前記被写体からの入射光を信号電荷に光電変換する光電変換素子と、
前記光電変換素子によって光電変換された前記信号電荷を読み出す読み出しトランジスタと、
前記読み出しトランジスタによって読み出された前記信号電荷を蓄積する蓄積素子と、
前記蓄積素子に蓄積された前記信号電荷に基づいて電圧信号を検出する検出トランジスタと、
前記検出トランジスタによって前記電圧信号が検出された後で、前記駆動信号供給器によって供給された前記駆動信号に基づいて、前記信号電荷をリセットするためのリセット電位を前記蓄積素子に供給するリセットトランジスタとをそれぞれ有しており、
各読み出しトランジスタには、前記信号電荷を読み出すためのゲート電位が供給されるゲート端子がそれぞれ設けられており、
前記読み出しトランジスタは、前記ゲート端子に供給される前記ゲート電位が第１の状態から第２の状態へ変化したときに前記信号電荷を読み出し、
前記検出トランジスタは、前記読み出しトランジスタに設けられた前記ゲート端子に供給される前記ゲート電位が前記第２の状態から前記第１の状態に変化した後で前記電圧信号を検出し、
前記リセットトランジスタによって前記蓄積素子に供給される前記リセット電位は、前記読み出しトランジスタに設けられた前記ゲート端子に供給された前記第１の状態のゲート電位と所定のＶＤＤ電位との間の中間電位を有していることを特徴とする撮像装置。
【請求項２】
前記リセット電位は、前記リセットトランジスタが前記リセット電位を前記蓄積素子に供給するときに前記リセットトランジスタから前記蓄積素子へ流れ込む電荷が前記読み出しトランジスタに設けられた前記ゲート端子を越えて前記光電変換素子へ流れ込まないように、前記第１の状態のゲート電位との間の差が十分大きい電位になっている、請求項１記載の撮像装置。
【請求項３】
前記第１の状態は、ロー状態であり、
前記第２の状態は、ハイ状態である、請求項１記載の撮像装置。
【請求項４】
前記リセット電位は、グランド電位よりも高くなっており、前記ＶＤＤ電位よりも低くなっている、請求項１記載の撮像装置。
【請求項５】
前記第１の状態のゲート電位は、グランド電位である、請求項１記載の撮像装置。
【請求項６】
各リセットトランジスタは、所定のパルス状のリセット信号に応じて前記リセット電位を前記蓄積素子に供給する、請求項１記載の撮像装置。
【請求項７】
前記読み出しトランジスタは、前記ゲート端子に前記ゲート電位を供給するための所定のパルス状のトランス信号に応じて前記信号電荷を読み出す、請求項１記載の撮像装置。
【請求項８】
前記駆動信号供給器は、前記中間電位を有する信号を各リセットトランジスタへ供給する、請求項１記載の撮像装置。
【請求項９】
前記撮像素子は、前記駆動信号供給器によって供給された前記駆動信号に基づいて、前記中間電位を有する信号を生成して各リセットトランジスタへ供給するドライバをさらに有している、請求項１記載の撮像装置。
【請求項１０】
前記駆動信号供給器によって供給される前記駆動信号は、Ｈｉ−ｚの信号を含んでおり、
前記撮像素子は、前記駆動信号供給器によって供給された前記Ｈｉ−ｚの信号に基づいて、前記中間電位を有する信号を生成して各リセットトランジスタへ供給するバイアス回路をさらに有している、請求項１記載の撮像装置。
【請求項１１】
前記撮像素子に設けられた各検出トランジスタによって検出された前記電圧信号をデジタル信号に変換するアナログデジタルコンバータと、
前記アナログデジタルコンバータによって変換された前記デジタル信号に基づいて映像信号を出力する画像処理回路とをさらに具備する、請求項１記載の撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＮＭＯＳ型トランジスタによって構成される撮像素子を備えた撮像装置に関する。
【０００２】
【従来の技術】
ＮＭＯＳ型トランジスタによって構成される撮像素子を備えた従来の撮像装置を説明する。図１１は、従来の撮像装置９０の構成を示すブロック図である。撮像装置９０は、被写体を撮像するための撮像素子７を備えている。撮像素子７には、画素部９６が設けられている。図１２は、画素部９６の構成を示す模式図である。画素部９６には、マトリックス状に配置された複数の画素ユニット９９が設けられている。図１３は、各画素ユニット９９の構成を示す回路図である。画素ユニット９９は、光電変換素子４を有している。光電変換素子４は、フォトダイオードによって構成されており、被写体からの入射光を信号電荷に光電変換する。
【０００３】
画素ユニット９９には、読み出しトランジスタ２が設けられている。読み出しトランジスタ２には、トランス信号１０が供給されるゲート端子３が設けられている。読み出しトランジスタ２は、ゲート端子３へ供給されるトランス信号１０に応じて、光電変換素子４によって光電変換された信号電荷を読み出す。
【０００４】
画素ユニット９９は、蓄積素子５を有している。蓄積素子５は、フローティングディフュージョンによって構成されており、読み出しトランジスタ２によって読み出された信号電荷を蓄積する。
【０００５】
画素ユニット９９には、検出トランジスタ６が設けられている。検出トランジスタ６は、蓄積素子５に蓄積された信号電荷に基づいて電圧信号を検出する。
【０００６】
画素ユニット９９は、リセットトランジスタ９１を有している。リセットトランジスタ９１は、検出トランジスタ６によって電圧信号が検出された後で、リセット信号１１に応じて、ＶＤＤＣＥＬＬ信号８９に基づいて信号電荷をリセットするためのリセット電位を蓄積素子５に供給する。
【０００７】
撮像装置９０は、デジタルシグナルプロセッサ（ＤＳＰ）９７を備えている。デジタルシグナルプロセッサ９７には、駆動信号供給器９８が設けられている。駆動信号供給器９８は、ＶＤＤＣＥＬＬ信号８９とリセット信号１１とトランス信号１０とを撮像素子７の画素部９６に設けられた各画素ユニット９９へ供給する。
【０００８】
撮像装置９０には、アナログデジタルコンバータ（ＡＤＣ）１２が設けられている。アナログデジタルコンバータ１２は、各画素ユニット９９に設けられた検出トランジスタ６によって検出された電圧信号をデジタル信号に変換する。
【０００９】
デジタルシグナルプロセッサ９７には、画像処理回路１３がさらに設けられている。画像処理回路１３は、アナログデジタルコンバータ１２によって変換されたデジタル信号に基づいて映像信号を生成して撮像装置９０の外部へ出力する。
【００１０】
このように構成された撮像装置９０の動作を説明する。図１４は駆動信号供給器９８から各画素ユニット９９に設けられたリセットトランジスタ９１へ供給されるＶＤＤＣＥＬＬ信号８９の波形図であり、図１５は撮像素子７に設けられた各画素ユニット９９の動作を説明するためのタイミングチャートであり、図１６（ａ）〜（ｄ）は、撮像素子７に設けられた各画素ユニット９９における信号電荷の動きを説明するための模式図である。
【００１１】
まず、時刻Ａにおいて光電変換素子４は被写体からの入射光を信号電荷に光電変換する。そして、読み出しトランジスタ２に設けられたゲート端子３へ供給されるトランス信号１０がロー状態からハイ状態へ立ち上がった後、時刻Ｂにおいて読み出しトランジスタ２は、光電変換素子４によって光電変換された信号電荷を読み出す。読み出しトランジスタ２によって読み出された信号電荷は蓄積素子５へ蓄積される。
【００１２】
次に、読み出しトランジスタ２のゲート端子３へ供給されるトランス信号１０がハイ状態からロー状態に立ち下がった後、時刻Ｃにおいて、検出トランジスタ６は、蓄積素子５へ蓄積された信号電荷に基づいて電圧信号を検出する。
【００１３】
その後、ＶＤＤＣＥＬＬ信号８９がハイ状態からロー状態に立ち下がる。そして、リセットトランジスタ９１に設けられたゲート端子へ供給されるリセット信号１１がロー状態からハイ状態へ立ち上がる。次に、時刻ＤにおいてＶＤＤＣＥＬＬ信号８９に基づいてリセットトランジスタ９１を通って電荷が蓄積素子５へ流れ込む。その結果、蓄積素子５の電位がロー状態に変化し、蓄積素子５に蓄積された信号電荷がリセットされる。
【００１４】
【特許文献１】
特開２００２−２３７５８４号公報
【００１５】
【発明が解決しようとする課題】
しかしながら、前述した従来の撮像装置の構成では、図１６（ｄ）に示すように、時刻ＤにおいてＶＤＤＣＥＬＬ信号８９に基づいてリセットトランジスタ９１を通って蓄積素子５へ流れ込む電荷は、読み出しトランジスタ２に設けられたゲート端子３を越えて光学変換素子４へ流れ込むおそれがある。このため、光学変換素子４から読み出された信号電荷に基づいて検出された電圧信号を処理して出力される映像信号によって表示される画像において白キズ等が生じ、画質が劣化するという問題がある。
【００１６】
本発明は係る問題を解決するためになされたものであり、その目的は、良好な画質を有する画像を表示することができる映像信号を出力する撮像装置を提供することにある。
【００１７】
【課題を解決するための手段】
係る目的を達成するために本発明に係る撮像装置は、被写体を撮像するための撮像素子と、前記撮像素子を駆動するための駆動信号を前記撮像素子へ供給する駆動信号供給器とを具備しており、前記撮像素子には、マトリックス状に配置された複数の画素ユニットが設けられており、各画素ユニットは、前記被写体からの入射光を信号電荷に光電変換する光電変換素子と、前記光電変換素子によって光電変換された前記信号電荷を読み出す読み出しトランジスタと、前記読み出しトランジスタによって読み出された前記信号電荷を蓄積する蓄積素子と、前記蓄積素子に蓄積された前記信号電荷に基づいて電圧信号を検出する検出トランジスタと、前記検出トランジスタによって前記電圧信号が検出された後で、前記駆動信号供給器によって供給された前記駆動信号に基づいて、前記信号電荷をリセットするためのリセット電位を前記蓄積素子に供給するリセットトランジスタとをそれぞれ有しており、各読み出しトランジスタには、前記信号電荷を読み出すためのゲート電位が供給されるゲート端子がそれぞれ設けられており、前記読み出しトランジスタは、前記ゲート端子に供給される前記ゲート電位が第１の状態から第２の状態へ変化したときに前記信号電荷を読み出し、前記検出トランジスタは、前記読み出しトランジスタに設けられた前記ゲート端子に供給される前記ゲート電位が前記第２の状態から前記第１の状態に変化した後で前記電圧信号を検出し、前記リセットトランジスタによって前記蓄積素子に供給される前記リセット電位は、前記読み出しトランジスタに設けられた前記ゲート端子に供給された前記第１の状態のゲート電位と所定のＶＤＤ電位との間の中間電位を有していることを特徴とする。
【００１８】
【発明の実施の形態】
本実施の形態に係る撮像装置においては、リセットトランジスタによって蓄積素子に供給されるリセット電位は、読み出しトランジスタに設けられたゲート端子に供給された第１の状態のゲート電位と所定のＶＤＤ電位との間の中間電位を有している。このため、リセット電位を、第１の状態のゲート電位との間の差が十分大きい電位にすることができるので、リセットトランジスタがリセット電位を蓄積素子に供給するときにリセットトランジスタから蓄積素子へ流れ込む電荷が読み出しトランジスタに設けられたゲート端子を越えて光電変換素子へ流れ込まないようにすることができる。その結果、トランジスタに設けられたゲート端子を越えて光電変換素子へ流れ込む電荷による白キズが生じない良好な画質を得ることができる撮像装置を提供することができる。
【００１９】
前記リセット電位は、前記リセットトランジスタが前記リセット電位を前記蓄積素子に供給するときに前記リセットトランジスタから前記蓄積素子へ流れ込む電荷が前記読み出しトランジスタに設けられた前記ゲート端子を越えて前記光電変換素子へ流れ込まないように、前記第１の状態のゲート電位との間の差が十分大きい電位になっていることが好ましい。トランジスタに設けられたゲート端子を越えて光電変換素子へ流れ込む電荷による白キズを防止するためである。
【００２０】
前記第１の状態は、ロー状態であり、前記第２の状態は、ハイ状態であることが好ましい。ゲート端子に供給されるゲート電位がロー状態からハイ状態へ変化したときに信号電荷を読み出す読み出しトランジスタを使用することができるからである。
【００２１】
前記リセット電位は、グランド電位よりも高くなっており、前記ＶＤＤ電位よりも低くなっていることが好ましい。リセットトランジスタから蓄積素子へ流れ込む電荷が読み出しトランジスタに設けられたゲート端子を越えて光電変換素子へ流れ込むことを防止するためである。
【００２２】
前記第１の状態のゲート電位は、グランド電位であることが好ましい。グランド電位によって読み出しトランジスタを制御することができるからである。
【００２３】
各リセットトランジスタは、所定のパルス状のリセット信号に応じて前記リセット電位を前記蓄積素子に供給することが好ましい。リセットトランジスタがリセット電位を蓄積素子に供給するタイミングを制御するためである。
【００２４】
前記読み出しトランジスタは、前記ゲート端子に前記ゲート電位を供給するための所定のパルス状のトランス信号に応じて前記信号電荷を読み出すことが好ましい。読み出しトランジスタが信号電荷を光電変換素子から読み出すタイミングを制御するためである。
【００２５】
前記駆動信号供給器は、前記中間電位を有する信号を各リセットトランジスタへ供給することが好ましい。リセットトランジスタが中間電圧を有するリセット電位を蓄積素子に供給するためである。
【００２６】
前記撮像素子は、前記駆動信号供給器によって供給された前記駆動信号に基づいて、前記中間電位を有する信号を生成して各リセットトランジスタへ供給するドライバをさらに有していることが好ましい。中間電位を有する信号を生成するための特別な回路を駆動信号供給器に設ける必要がなくなるからである。
【００２７】
前記駆動信号供給器によって供給される前記駆動信号は、Ｈｉ−ｚの信号を含んでおり、前記撮像素子は、前記駆動信号供給器によって供給された前記Ｈｉ−ｚの信号に基づいて、前記中間電位を有する信号を生成して各リセットトランジスタへ供給するバイアス回路をさらに有していることが好ましい。中間電位を有する信号を生成するための特別な回路を駆動信号供給器に設ける必要がなくなるからである。
【００２８】
前記撮像素子に設けられた各検出トランジスタによって検出された前記電圧信号をデジタル信号に変換するアナログデジタルコンバータと、前記アナログデジタルコンバータによって変換された前記デジタル信号に基づいて映像信号を出力する画像処理回路とをさらに具備することが好ましい。良好な画質を有する映像信号を得るためである。
【００２９】
以下、図面を参照して本発明の実施の形態を説明する。
【００３０】
（実施の形態１）
図１は、実施の形態１に係る撮像装置１００の構成を示すブロック図である。撮像装置１００は、被写体を撮像するための撮像素子７を備えている。撮像素子７には、画素部１６が設けられている。図２は、画素部１６の構成を示す模式図である。画素部１６には、マトリックス状に配置された複数の画素ユニット９が設けられている。図３は、各画素ユニット９の構成を示す回路図である。画素ユニット９は、光電変換素子４を有している。光電変換素子４は、フォトダイオードによって構成されており、被写体からの入射光を信号電荷に光電変換する。
【００３１】
画素ユニット９には、読み出しトランジスタ２が設けられている。読み出しトランジスタ２には、トランス信号１０が供給されるゲート端子３が設けられている。読み出しトランジスタ２は、ゲート端子３へ供給されるトランス信号１０に応じて、光電変換素子４によって光電変換された信号電荷を読み出す。
【００３２】
画素ユニット９は、蓄積素子５を有している。蓄積素子５は、フローティングディフュージョンによって構成されており、読み出しトランジスタ２によって読み出された信号電荷を蓄積する。
【００３３】
画素ユニット９には、検出トランジスタ６が設けられている。検出トランジスタ６は、蓄積素子５に蓄積された信号電荷に基づいて電圧信号を検出する。
【００３４】
画素ユニット９は、リセットトランジスタ１を有している。リセットトランジスタ１は、検出トランジスタ６によって電圧信号が検出された後で、リセット信号１１に応じて、ＶＤＤＣＥＬＬ信号１９に基づいて信号電荷をリセットするためのリセット電位を蓄積素子５に供給する。
【００３５】
撮像装置１００は、デジタルシグナルプロセッサ（ＤＳＰ）１７を備えている。デジタルシグナルプロセッサ１７には、駆動信号供給器８が設けられている。駆動信号供給器８は、ＶＤＤＣＥＬＬ信号１９とリセット信号１１とトランス信号１０とを、撮像素子７の画素部１６に設けられた各画素ユニット９へ供給する。
【００３６】
撮像装置１００には、アナログデジタルコンバータ（ＡＤＣ）１２が設けられている。アナログデジタルコンバータ１２は、各画素ユニット９に設けられた検出トランジスタ６によって検出された電圧信号をデジタル信号に変換する。
【００３７】
デジタルシグナルプロセッサ１７には、画像処理回路１３がさらに設けられている。画像処理回路１３は、アナログデジタルコンバータ１２によって変換されたデジタル信号に基づいて映像信号を生成して撮像装置１００の外部へ出力する。
【００３８】
このように構成された撮像装置１００の動作を説明する。図４は撮像素子７に設けられた各画素ユニット９の動作を説明するためのタイミングチャートであり、図５（ａ）〜図５（ｄ）は、撮像素子７に設けられた各画素ユニット９９における信号電荷の動きを説明するための模式図であり、図６は駆動信号供給器８からリセットトランジスタ１へ供給される中間電位信号の波形図である。
【００３９】
まず、時刻Ａにおいて光電変換素子４は被写体からの入射光を信号電荷に光電変換する。そして、読み出しトランジスタ２に設けられたゲート端子３へ供給されるトランス信号１０がロー状態からハイ状態へ立ち上がった後、時刻Ｂにおいて読み出しトランジスタ２は、光電変換素子４によって光電変換された信号電荷を読み出す。ゲート端子３のハイ状態は例えばＶＤＤ電位であり、ロー状態は例えばグランド電位である。読み出しトランジスタ２によって読み出された信号電荷は蓄積素子５へ蓄積される。
【００４０】
次に、読み出しトランジスタ２のゲート端子３へ供給されるトランス信号１０がハイ状態からロー状態に立ち下がった後、時刻Ｃにおいて、検出トランジスタ６は、蓄積素子５へ蓄積された信号電荷に基づいて電圧信号を検出する。
【００４１】
その後、ＶＤＤＣＥＬＬ信号１９は、ハイ状態からハイ状態とロー状態との間の中間電位状態に立ち下がる。そして、リセットトランジスタ１に設けられたゲート端子へ供給されるリセット信号１１がロー状態からハイ状態へ立ち上がる。次に、時刻ＤにおいてＶＤＤＣＥＬＬ信号１９に基づいてリセットトランジスタ１を通って電荷が蓄積素子５へ流れ込む。その結果、蓄積素子５の電位がハイ状態とロー状態との間の中間電位状態に変化し、蓄積素子５に蓄積された信号電荷がリセットされる。蓄積素子５の電位のハイ状態は例えばＶＤＤ電位であり、ロー状態は例えばグランド電位である。
【００４２】
時刻Ｄにおいて、ハイ状態とロー状態との間の中間電位状態になっている蓄積素子５の電位は、ロー状態になっている読み出しトランジスタ２のゲート電位よりも高くなっている。ハイ状態とロー状態との間の中間電位状態になっている蓄積素子５の電位は、リセットトランジスタ１がリセット電位を蓄積素子５に供給するときにリセットトランジスタ１から蓄積素子５へ流れ込む電荷が読み出しトランジスタ２に設けられたゲート端子３を越えて光電変換素子４へ流れ込まないように、ロー状態になっているゲート電位との間の差が十分大きい電位になっている。このように、リセットトランジスタ９１から蓄積素子５へ流れ込む電荷が、読み出しトランジスタ２に設けられたゲート端子３を越えて光学変換素子４へ流れ込むことが防止される。
【００４３】
そして、検出トランジスタ６によって検出された電圧信号は、ＡＤＣ１２によってデジタル信号に変換される。画像処理回路１３は、ＡＤＣ１２によって変換されたデジタル信号に対して画像処理を施した映像信号を撮像装置１００の外部へ出力する。
【００４４】
以上のように実施の形態１によれば、リセットトランジスタ１によって蓄積素子５に供給されるリセット電位は、読み出しトランジスタ２に設けられたゲート端子３に供給されたＶＤＤ電位とグランド電位との間の中間電位を有している。このため、リセット電位を、グランド電位との間の差が十分大きい電位にすることができるので、リセットトランジスタ１がリセット電位を蓄積素子５に供給するときにリセットトランジスタ１から蓄積素子５へ流れ込む電荷が読み出しトランジスタ２に設けられたゲート端子３を越えて光電変換素子４へ流れ込まないようにすることができる。その結果、読み出しトランジスタ２に設けられたゲート端子３を越えて光電変換素子４へ流れ込む電荷による白キズが生じない良好な画質を得ることができる撮像装置を提供することができる。
【００４５】
（実施の形態２）
図７は、実施の形態２に係る撮像装置１００Ａの構成を示すブロック図である。図１を参照して前述した実施の形態１に係る撮像装置１００の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述した実施の形態１に係る撮像装置１００と異なる点は、撮像素子７の替わりに撮像素子７Ａを有しており、ＤＳＰ１７の替わりにＤＳＰ１７Ａを有している点である。
【００４６】
ＤＳＰ１７Ａには、ＳＳＧ１８が設けられている。ＳＳＧ１８は、ハイ状態とロー状態とを有する図８（ａ）に示すような同期パルス信号を生成する。
【００４７】
撮像素子７Ａには、ドライバ１４が設けられている。ドライバ１４は、ＳＳＧ１８によって生成された同期パルス信号に基づいて、ハイ状態とハイ状態およびロー状態の間の中間電位とを有する図８（ｂ）に示すような中間電位パルス信号を生成して、各画素ユニット９に設けられたリセットトランジスタ１へ供給する。
【００４８】
リセットトランジスタ１は、ドライバ１４によって供給された中間電位パルス信号に基づいて、信号電荷をリセットするためのリセット電位を蓄積素子５に供給する。
【００４９】
以上のように実施の形態２によれば、撮像素子７Ａに設けられたドライバ１４は、ＳＳＧ１８によって供給された同期パルス信号に基づいて、中間電位を有する中間電位パルス信号を生成して各リセットトランジスタ１へ供給する。このため、ＤＳＰ１７Ａに設けられたＳＳＧ１８からは中間電位を有する中間電位パルス信号を特別に発生させる必要がなくなる。従って、ＮＭＯＳ型撮像素子を駆動するためのＤＳＰ側に特別な回路を設ける必要がなくなる。
【００５０】
（実施の形態３）
図９は、実施の形態３に係る撮像装置１００Ｂの構成を示すブロック図である。図７を参照して前述した実施の形態２に係る撮像装置１００Ａの構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述した実施の形態２に係る撮像装置１００Ａと異なる点は、撮像素子７Ａの替わりに撮像素子７Ｂを有しており、ＤＳＰ１７Ａの替わりにＤＳＰ１７Ｂを有している点である。
【００５１】
ＤＳＰ１７Ｂには、ＳＳＧ１８Ｂが設けられている。ＳＳＧ１８Ｂは、図１０（ａ）に示すような駆動用Ｈｉ−ｚ信号を生成する。駆動用Ｈｉ−ｚ信号は、所定の期間の間はＨｉ−ｚ信号になっており、他の期間の間はハイレベル（ＶＤＤレベル）を有するハイ信号になっている。
【００５２】
撮像素子７Ｂには、バイアス回路１５が設けられている。バイアス回路１５は、ＳＳＧ１８Ｂによって生成された駆動用Ｈｉ−ｚ信号を受け取り、Ｈｉ−ｚ信号が入力される所定の期間の間はハイ状態とハイ状態およびロー状態の間の中間電位とを有する図１０（ｂ）に示すような中間電位パルス信号を生成して、画素部１６に設けられた各画素ユニット９のリセットトランジスタ１へ供給する。ハイレベル（ＶＤＤレベル）を有するハイ信号が入力されている他の期間の間は、バイアス回路１５は、ハイレベル（ＶＤＤレベル）を有するハイ信号をそのままリセットトランジスタ１へ供給する。
【００５３】
リセットトランジスタ１は、バイアス回路１５によって供給された中間電位パルス信号に基づいて、信号電荷をリセットするためのリセット電位を蓄積素子５に供給する。
【００５４】
以上のように実施の形態３によれば、ＳＳＧ１８Ｂによって供給される駆動用Ｈｉ−ｚ信号は、Ｈｉ−ｚの信号を含んでおり、撮像素子７Ｂに設けられたバイアス回路１５は、ＳＳＧ１８Ｂによって供給されたＨｉ−ｚの信号に基づいて、中間電位を有する信号を生成して各リセットトランジスタ１へ供給する。このため、前述した実施の形態２と同様に、ＤＳＰに設けられたＳＳＧからは中間電位を有する中間電位パルス信号を特別に発生させる必要がなくなる。従って、ＮＭＯＳ型撮像素子を駆動するためのＤＳＰ側に特別な回路を設ける必要がなくなる。
【００５５】
【発明の効果】
以上のように本発明によれば、良好な画質を有する画像を表示することができる映像信号を出力する撮像装置を提供することができる。
【図面の簡単な説明】
【図１】実施の形態１に係る撮像装置の構成を示すブロック図である。
【図２】実施の形態１に係る撮像装置に設けられた撮像素子の画素部の構成を示す模式図である。
【図３】実施の形態１に係る撮像素子に設けられた画素ユニットの構成を示す回路図である。
【図４】実施の形態１に係る撮像装置に設けられた撮像素子の画素ユニットの動作を説明するためのタイミングチャートである。
【図５】（ａ）〜（ｄ）は、実施の形態１に係る撮像装置に設けられた撮像素子の画素ユニットにおける信号電荷の動きを説明するための模式図である。
【図６】実施の形態１に係る撮像装置において駆動信号供給器からリセットトランジスタへ供給される中間電位信号の波形図である。
【図７】実施の形態２に係る撮像装置の構成を示すブロック図である。
【図８】（ａ）は、実施の形態２に係る撮像装置においてＳＳＧからドライバへ供給される同期パルスの波形図であり、
（ｂ）は、実施の形態２に係る撮像装置においてドライバからリセットトランジスタへ供給される中間電位信号の波形図である。
【図９】実施の形態３に係る撮像装置の構成を示すブロック図である。
【図１０】（ａ）は、実施の形態３に係る撮像装置においてＳＳＧからバイアス回路へ供給されるＨｉ−ｚの信号を説明するための波形図であり、
（ｂ）は、実施の形態３に係る撮像装置においてバイアス回路からリセットトランジスタへ供給される中間電位信号の波形図である。
【図１１】従来の撮像装置の構成を示すブロック図である。
【図１２】従来の撮像装置に設けられた撮像素子の画素部の構成を示す模式図である。
【図１３】従来の撮像素子に設けられた画素ユニットの構成を示す回路図である。
【図１４】従来の撮像装置において駆動信号供給器からリセットトランジスタへ供給される駆動信号の波形図である。
【図１５】従来の撮像装置に設けられた撮像素子の画素ユニットの動作を説明するためのタイミングチャートである。
【図１６】（ａ）〜（ｄ）は、従来の撮像装置に設けられた撮像素子の画素ユニットにおける信号電荷の動きを説明するための模式図である。
【符号の説明】
１  リセットトランジスタ
２  読み出しトランジスタ
３  ゲート端子
４  光電変換素子
５  蓄積素子
６  検出トランジスタ
７  撮像素子
８  駆動信号供給器
９  画素ユニット
１０  トランス信号
１１  リセット信号
１２  アナログデジタルコンバータ
１３  画像処理装置
１４  ドライバ
１５  バイアス回路
１６  画素部
１７  デジタルシグナルプロセッサ
１８  ＳＳＧ
１９  ＶＤＤＣＥＬＬ信号
【図１】
2004172679.tif 000003
【図２】
2004172679.tif 000004
【図３】
2004172679.tif 000005
【図４】
2004172679.tif 000006
【図５】
2004172679.tif 000007
【図６】
2004172679.tif 000008
【図７】
2004172679.tif 000009
【図８】
2004172679.tif 000010
【図９】
2004172679.tif 000011
【図１０】
2004172679.tif 000012
【図１１】
2004172679.tif 000013
【図１２】
2004172679.tif 000014
【図１３】
2004172679.tif 000015
【図１４】
2004172679.tif 000016
【図１５】
2004172679.tif 000017
【図１６】
2004172679.tif 000018