(57)【要約】【課題】化成処理により形成される化成層の構造の制御の自由度を向上させる。【解決手段】本発明の好適な実施の形態に係る化成装置１５は、電解液５を満たすための化成槽１と、化成槽１内で基板４ａを保持する保持部４ｂと、保持部４ｂの一方の側に対向させて配置される陰極２と、保持部４ｂの他方の側に対向させて配置される陽極３と、化成槽１内に配置された化成処理に寄与する部分の構造を化成処理中に変更するための駆動機構１６と、を備える。【選択図】　図２
2004107701.tif 000002
【特許請求の範囲】
【請求項１】
基板に対して化成処理を施す化成装置であって、
電解液を満たすための化成槽と、
前記化成槽内で基板を保持する保持部と、
前記保持部の一方の側に対向させて配置される第１電極と、
前記保持部の他方の側に対向させて配置される第２電極と、
前記化成槽内に配置された化成処理に寄与する部分の構造を化成処理中に変更するための駆動機構と、
を備えることを特徴とする化成装置。
【請求項２】
前記駆動機構は、前記基板、前記第１電極、及び第２電極の少なくとも１つの位置を変更する機構を含むことを特徴とする請求項１に記載の化成装置。
【請求項３】
前記駆動機構は、前記第１電極及び前記第２電極の少なくとも一方と前記基板との間に、１つ又は複数の開口部を有する部材を挿入する機構を含むことを特徴とする請求項１に記載の化成装置。
【請求項４】
前記部材の中央部における前記開口部の大きさは、前記部材の周辺部における前記開口部の大きさよりも大きいことを特徴とする請求項３に記載の化成装置。
【請求項５】
前記駆動機構は、前記第１電極及び前記第２電極の少なくとも一方が前記電解液に露出する部分の面積を変更する面積変更機構を含むことを特徴とする請求項１に記載の化成装置。
【請求項６】
前記面積変更機構は、前記第１電極及び前記第２電極の少なくとも一方の大きさを変更することにより前記電解液に露出する部分の面積を変更することを特徴とする請求項５に記載の化成装置。
【請求項７】
前記面積変更機構は、前記第１電極及び前記第２電極の少なくとも一方の一部を前記電解液から遮蔽する遮蔽部を駆動することにより、前記電解液に露出する部分の面積を調節することを特徴とする請求項１に記載の化成装置。
【請求項８】
化成処理で用いられるパラメータの値を計測するセンサを更に備え、
前記駆動機構は、前記センサの計測結果に基づいて、前記化成槽内に配置された化成処理に寄与する部分の構造を化成処理中に変更することを特徴とする請求項１乃至請求項７のいずれか１項に記載の化成装置。
【請求項９】
前記センサの計測結果に基づいて、前記電解液の濃度を変化させる濃度変更機構を更に備えることを特徴とする請求項８に記載の化成装置。
【請求項１０】
前記センサの計測結果に基づいて、前記電解液の温度を変化させる温度変更機構を更に備えることを特徴とする請求項８に記載の化成装置。
【請求項１１】
化成槽内に配置された一対の電極間で基板を化成処理する化成方法であって、
前記化成処理の実行中に前記化成槽内に配置された化成処理に寄与する部分の構造を変更する変更工程を含むことを特徴とする化成方法。
【請求項１２】
前記変更工程は、化成処理で用いられるパラメータの値に基づいて、前記構造を変更することを特徴とする請求項１１に記載の化成方法。
【請求項１３】
前記変更工程は、前記基板、前記第１電極、及び第２電極の少なくとも１つの位置を変更する工程を含むことを特徴とする請求項１１又は請求項１２に記載の化成方法。
【請求項１４】
前記変更工程は、前記第１電極及び前記第２電極の少なくとも一方と前記基板との間に、１つ又は複数の開口部を有する部材を挿入する工程を含むことを特徴とする請求項１１又は請求項１２に記載の化成方法。
【請求項１５】
前記変更工程は、前記第１電極及び前記第２電極の少なくとも一方が前記電解液に露出する部分の面積を変化させる工程を含むことを特徴とする請求項１１又は請求項１２に記載の化成方法。
【請求項１６】
半導体基板の製造方法であって、
請求項１乃至請求項１０のいずれか１項に記載の化成装置を適用して基板に多孔質層を形成し、更に前記多孔質層の上に移設層を形成し、これにより第１の基板を作製する工程と、
前記第１の基板と第２の基板とを貼り合わせて、貼り合わせ基板を作製する工程と、
前記貼り合わせ基板を多孔質層の部分で分離する工程と、
を含むことを特徴とする半導体基板の製造方法。
【請求項１７】
半導体装置の製造方法であって、
請求項１６に記載の製造方法を適用して製造された、表面に半導体層を有し内部に絶縁層を有する半導体基板を準備する工程と、
前記半導体基板の前記半導体層を素子分離して、素子分離された半導体層にトランジスタを作り込む工程と、
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、化成装置及び化成方法並びに半導体デバイスの製造方法に関するものである。
【０００２】
【従来の技術】
従来の半導体プロセスにおいては、化成装置として、図１に示すような陽極化成装置が用いられている（特開昭６０−９４７３７号公報）。この陽極化成装置では、シリコン基板１９０１を、ＨＦ酸溶液が入っている容器１９０２ａ及び１９０２ｂの中に入れ、その両側に電極１９０３ａ及び１９０３ｂが配置される。この場合、シリコン基板１９０１の両面はそれぞれ陽極であり、電極１９０３ａ及び１９０３ｂは陰極である。この状態で、シリコン基板１９０１と電極１９０３ａ及び１９０３ｂとの間に電流を流すことによって、シリコン基板１９０１は陽極化成され、その表面に多孔質シリコン層が形成される。
【０００３】
【特許文献１】
特開昭６０−９４７３７号公報
【発明が解決しようとする課題】
しかしながら、従来の化成装置は、電極１９０３ａ及び１９０３ｂに印加する電圧等の限られたパラメータで化成処理を行うため、化成膜の特性改善には限界がある。従来の化成装置では、例えば、特性改善のために化成膜の表層と下部とで異なる特性をもたせたい場合、変更できるパラメータが限られているため、かかる特性を有する化成膜を実現することが困難であるという問題点がある。
【０００４】
また、化成処理中にＨＦ濃度等のパラメータが変動したときに、電圧等の限られたパラメータだけでは化成膜の特性の変化を十分に抑えらない。その結果、化成処理中に化成膜の特性が変化してしまうという問題点がある。
【０００５】
本発明は、上記の問題点に鑑みてなされたものであり、化成処理により形成される化成層の構造制御の自由度を向上させることを目的とする。
【０００６】
【課題を解決するための手段】
本発明の第１の側面は、基板に対して化成処理を施す化成装置に係り、電解液を満たすための化成槽と、前記化成槽内で基板を保持する保持部と、前記保持部の一方の側に対向させて配置される第１電極と、前記保持部の他方の側に対向させて配置される第２電極と、前記化成槽内に配置された化成処理に寄与する部分の構造を化成処理中に変更するための駆動機構と、を備えることを特徴とする。
【０００７】
本発明の好適な実施の形態によれば、前記駆動機構は、前記基板、前記第１電極、及び第２電極の少なくとも１つの位置を変更する機構を含むことが好ましい。
【０００８】
本発明の好適な実施の形態によれば、前記駆動機構は、前記第１電極及び前記第２電極の少なくとも一方と前記基板との間に、１つ又は複数の開口部を有する部材を挿入する機構を含むことが好ましい。
【０００９】
本発明の好適な実施の形態によれば、前記部材の中央部における前記開口部の大きさは、前記部材の周辺部における前記開口部の大きさよりも大きいことが好ましい。
【００１０】
本発明の好適な実施の形態によれば、前記駆動機構は、前記第１電極及び前記第２電極の少なくとも一方が前記電解液に露出する部分の面積を変更する面積変更機構を含むことが好ましい。
【００１１】
本発明の好適な実施の形態によれば、前記面積変更機構は、前記第１電極及び前記第２電極の少なくとも一方の大きさを変更することにより前記電解液に露出する部分の面積を変更することが好ましい。
【００１２】
本発明の好適な実施の形態によれば、前記面積変更機構は、前記第１電極及び前記第２電極の少なくとも一方の一部を前記電解液から遮蔽する遮蔽部を駆動することにより、前記電解液に露出する部分の面積を調節することが好ましい。
【００１３】
本発明の好適な実施の形態によれば、化成処理で用いられるパラメータの値を計測するセンサを更に備え、前記駆動機構は、前記センサの計測結果に基づいて、前記化成槽内に配置された化成処理に寄与する部分の構造を化成処理中に変更することが好ましい。
【００１４】
本発明の好適な実施の形態によれば、前記センサの計測結果に基づいて、前記電解液の濃度を変化させる濃度変更機構を更に備えることが好ましい。
【００１５】
本発明の好適な実施の形態によれば、前記センサの計測結果に基づいて、前記電解液の温度を変化させる温度変更機構を更に備えることが好ましい。
【００１６】
本発明の第２の側面は、化成槽内に配置された一対の電極間で基板を化成処理する化成方法に係り、前記化成処理の実行中に前記化成槽内に配置された化成処理に寄与する部分の構造を変更する変更工程を含むことを特徴とする。
【００１７】
本発明の好適な実施の形態によれば、前記変更工程は、化成処理で用いられるパラメータの値に基づいて、前記構造を変更することが好ましい。
【００１８】
本発明の好適な実施の形態によれば、前記変更工程は、前記基板、前記第１電極、及び第２電極の少なくとも１つの位置を変更する工程を含むことが好ましい。
【００１９】
本発明の好適な実施の形態によれば、前記変更工程は、前記第１電極及び前記第２電極の少なくとも一方と前記基板との間に、１つ又は複数の開口部を有する部材を挿入する工程を含むことが好ましい。
【００２０】
本発明の好適な実施の形態によれば、前記変更工程は、前記第１電極及び前記第２電極の少なくとも一方が前記電解液に露出する部分の面積を変化させる工程を含むことが好ましい。
【００２１】
本発明の第３の側面は、半導体基板の製造方法に係り、請求項１乃至請求項１０のいずれか１項に記載の化成装置を適用して基板に多孔質層を形成し、更に前記多孔質層の上に移設層を形成し、これにより第１の基板を作製する工程と、前記第１の基板と第２の基板とを貼り合わせて、貼り合わせ基板を作製する工程と、前記貼り合わせ基板を多孔質層の部分で分離する工程と、を含むことを特徴とする。
【００２２】
本発明の第４の側面は、半導体装置の製造方法に係り、請求項１６に記載の製造方法を適用して製造された、表面に半導体層を有し内部に絶縁層を有する半導体基板を準備する工程と、前記半導体基板の前記半導体層を素子分離して、素子分離された半導体層にトランジスタを作り込む工程と、を含むことを特徴とする。
【００２３】
【発明の実施の形態】
以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。
【００２４】
［第１の実施形態］
本発明の好適な第１の実施形態に係る化成装置は、基板を化成処理している間に、電極と基板との間の距離を変更することにより、化成条件を変化させる駆動機構を有する。
【００２５】
図２は、本発明の第１の実施形態に係る化成装置１５の構成及びそれによる処理を示す概念図である。ここで、図２（ａ）は化成装置１５の断面図であり、図２（ｂ）は化成装置１５を上から見た図である。
【００２６】
図２（ａ）及び（ｂ）に示すように、化成装置１５は化成槽１を有する。化成槽１は、陽極化成用の処理液に対して耐性を有する材料で構成される。例えば、陽極化成用の処理液としてＨＦを含む電解液（以下、「ＨＦ溶液」という。）を採用する場合には、化成槽１は、例えば、耐ＨＦ製の材料である四弗化エチレン樹脂（商品名：テフロン（登録商標））等で構成されることが好ましい。
【００２７】
化成槽１内には、基板としてのシリコンウェハ４ａと、シリコンウェハ４ａを保持する保持部４ｂとが設けられている。陽極化成用の処理液としてＨＦ溶液を採用する場合は、保持部１は、例えば、耐ＨＦ製の材料である四弗化エチレン樹脂（商品名：テフロン（登録商標））等で構成されることが好ましい。保持部４ｂは、化成槽１に取り外し可能に取り付けられており、不図示の搬送機構により化成槽１内に搬送される。なお、保持部４ｂを化成槽に固定しておき、不図示の搬送機構がシリコンウェハ４ａを保持部４ｂに装着するよう構成されてもよい。
【００２８】
また、シリコンウェハ４ａの一方の側に対向させて第１電極としての陰極２が、シリコンウェハ４ａの他方の側に対向させて第２電極としての陽極３がそれぞれ配置される。陽極３及び陰極２は、陽極化成用の処理液に対して耐性のある材料で構成されることが好ましい。例えば、陽極化成用の処理液としてＨＦ溶液を採用する場合は、陽極２及び陰極３は、耐ＨＦ製の材料である白金等で構成されることが好ましい。また、シリコンウェハ４ａを化成処理する処理液としての電解液５（例えば、ＨＦ溶液）が化成槽１内に供給される。
【００２９】
この状態で、不図示の電源装置により陽極３と陰極２との間に電圧が印加され、シリコンウェハ４ａに化成処理が施される。この処理により、図４（ａ）に示すように、シリコンウェハ４ａの表面に多孔質シリコン層６ａが形成される。図４（ａ）では、多孔質シリコン層６ａは、シリコンウェハ４ａ上に均一に形成される。均一な多孔質シリコン層６ａは、例えば、シリコンをその上にエピタキシャル成長させるのに好適である。
【００３０】
一方、図３（ａ）は、図２（ａ）の陰極２の位置を変更し、陰極２とシリコンウェハ４ａとの間の距離を長くした構成を示す図である。図３（ａ）の構成をもつ化成装置で化成処理を行うと、図４（ｂ）に示すようにシリコンウェハ４ａ’の周辺部に多孔質シリコン層６ｂが厚く形成された。このように不均一な多孔質分布を有する多孔質シリコン層６ｂは、例えば、容易にエッチングにより除去されるという特徴を有する。
【００３１】
本発明の好適な実施の形態に係る化成装置１５は、化成処理に寄与する部分の構造を化成処理中に変更するための機構を有する。この機構は、図２（ａ）及び（ｂ）に示すように、陰極２に連結された駆動機構１６を含む。駆動機構１６は、陰極２の位置を変更し、これにより化成処理に寄与する部分の構造としての陰極２とシリコンウェハ４ａとの位置関係を規定する槽内の構造を変更することができる。なお、図を簡略化するために、図２（ａ）及び（ｂ）では駆動機構１６は陰極２にのみ連結されているが、本発明はこれに限定されない。例えば、駆動機構１６は、陽極３及び／又は保持部４ｂに連結されてもよい。図２に示す例では、陰極２は陰極ホルダに固定されており、駆動機構１６は可動部が陰極ホルダに連結されたボールスクリューによって構成されている。このボールスクリューを、例えば、モータによって駆動することによって、陰極２を所望の位置に移動させることができる。
【００３２】
駆動機構１６は、プログラム１９を格納したメモリと該プログラムを実行するＣＰＵとを備えた制御装置１８に接続されている。制御装置１８は、駆動機構１６による陰極２の駆動をプログラム１９に従って制御することができる。
【００３３】
また、この陽極化成装置１５は、化成処理で用いられるパラメータの値を計測するセンサ４１を含んでもよい。センサ４１については第４の実施形態の説明において詳説する。
【００３４】
上記の駆動機構１６によって、化成装置１５は、化成処理を行っている間に、陰極２の位置を変更させることにより、陽極化成槽１内の化成処理に寄与する部分の構造を図２（ａ）に示す構造から図３（ａ）に示す構造に変更することができる。従って、化成装置１５は、例えば、図２（ａ）に示す構造においてシリコンウェハ４ａの表面付近に多孔質シリコン層６ｃを形成し（図５（ａ）を参照）、化成処理を行っている間に、図３（ａ）に示すように陰極２とシリコンウェハ４ａとの間の距離を長くして、シリコンウェハ４ａのバルク付近に多孔質シリコン層６ｄを形成することができる（図５（ｂ）を参照）。
【００３５】
上記の化成処理により、図５（ｂ）に示すように、シリコンウェハ４ａの表面付近にはシリコンのエピタキシャル成長に適した多孔質シリコン層６ｃが形成され、シリコンウェハ４ａのバルク付近には容易にエッチングにより除去されるという特徴を有する多孔質シリコン層６ｄが形成される。これによって、エピタキシャル成長工程及びエッチング工程に適した多孔質シリコン層６ｂを形成することができる。このような層構造を有する多孔質シリコン層を表層に有するシリコン基板は、例えばＳＯＩ基板を形成するためのシード基板として有用である。ＳＯＩ基板の好適な製造方法の一例を簡単に説明すると、まず、シード基板（第１基板）の表面に単結晶シリコン層等の半導体層をエピタキシャル成長させ（エピタキシャル成長工程）、その上に絶縁層を形成した後に、該シード基板をハンドル基板（第２基板）とはり合わせてはり合わせ基板（結合基板）を作成する。次いで、多孔質シリコン層の部分ではり合わせ基板を２枚に分割する。これにより、シード基板の多孔質シリコン層の上に形成されていた半導体層及び絶縁層（移設層）が多孔質シリコン層の一部とともにハンドル基板上に移設される。次いで、ハンドル基板上に残留している多孔質シリコンをエッチング工程により除去する。これにより、半導体層の下に埋め込み絶縁層を有するＳＯＩ基板が得られる。なお、ＳＯＩ基板の製造方法の詳細については後述する。
【００３６】
上記の化成処理は、化成処理後の多孔質シリコン層の厚さの分布が、シリコンウェハ４ａと、陰極２及び／又は陽極３との間の距離に依存するという物理的な現象を利用している。従って、多孔質シリコン層の厚さの分布と、シリコンウェハ４ａと陰極２及び／又は陽極３との間の距離と、の関係を示す実験結果を予めデータベース化し、制御装置１８は、かかる関係を用いてシリコンウェハ４ａ、陰極２、及び陽極３の少なくとも１つの位置を制御してもよい。また、制御装置１８は、駆動機構１６及び／又はセンサ４１と通信可能に接続されてもよい。
【００３７】
なお、本実施形態は、化成膜の特性の一例として、多孔質シリコン層の膜厚について説明したが、本発明はこれに限定されない。本発明の好適な実施の形態に係る化成装置によれば、例えば、化成処理によって生じた膜の誘電率、結晶性、抵抗率、移動度、空孔率、及びそれらの分布、表面のラフネス等の特性のばらつきも制御することができる。
【００３８】
図６は、本発明の好適な第１の実施形態に係る化成方法を示すフローチャートである。
【００３９】
制御装置１８は、次のステップＳ１〜ステップＳ６までの処理を含むプログラム１９に従って処理を実行する。
【００４０】
ステップＳ１では、シリコンウェハ４ａが不図示の搬送機構により化成槽１内に配置される。シリコンウェハ４ａは、保持部４ｂに装着された状態で化成槽１内に配置されてもよいし、化成槽１内に保持部４ｂが取り付けられた状態で保持部４ｂに配置されもよい。
【００４１】
ステップＳ２では、シリコンウェハ４ａを化成処理する処理液としての電解液５（例えば、ＨＦとＣ２Ｈ５ＯＨとが混合されたＨＦ溶液等）が化成槽１内に供給される。
【００４２】
ステップＳ３では、シリコンウェハ４ａに化成処理（陽極化成）が施される。具体的には、図２（ａ）に示す構成を用いて、不図示の電源装置により陰極２及び陽極３に電圧が印加され、シリコンウェハ４ａに陽極化成処理が施される。この処理によって、図５（ａ）に示すように、シリコンウェハ４ａの表面に多孔質シリコン層６ｃが形成される。
【００４３】
ステップＳ４では、制御装置１８は、化成処理を行っている間に、化成処理に寄与する部分の構造としての陰極２とシリコンウェハ４ａとの位置関係を規定する槽内の構造を変更する。具体的には、化成処理を行っている間に、駆動機構１６によって陰極２の位置が図２（ａ）に示す位置から図３（ａ）に示す位置へと変更される。これによって、図５（ｂ）に示すように、表面付近にシリコンのエピタキシャル成長に適した多孔質シリコン層６ｃ、バルク付近に容易にエッチングにより除去されるという特徴を有する多孔質シリコン層６ｄが形成されたシリコンウェハ４ａを実現できる。
【００４４】
また、化成装置１５が前記実験結果のデータ、及び／又は、該データを用いて化成装置１５を動作させるためのプログラムを格納するメモリを備えた他の装置と通信可能に接続される場合は、化成装置１５は、該他の装置により実行された該プログラムに従って、シリコンウェハ４ａ、陰極２、及び陽極３の少なくとも１つの位置を変更してもよい。
【００４５】
ステップＳ５では、制御装置１８は、ステップＳ３及び４で化成処理されたシリコンウェハ４ａの化成処理が終了したか否かを判断する。化成処理が終了した場合には（ステップＳ５でＹＥＳ）、ステップＳ６に進み、不図示の搬送機構がシリコンウェハ４ａを化成槽１内から取り出す。化成処理が終了しなかった場合には（ステップＳ５でＮＯ）、ステップＳ４に進み、再び、シリコンウェハ４ａを化成処理している間に、駆動機構１６は、シリコンウェハ４ａ、陰極２、及び陽極３の少なくとも１つの位置を変更し直す。
【００４６】
以上のように、本実施形態によれば、従来の装置では達成できなかった膜厚分布などの特性をもった化成処理が可能となるとともに、処理ごとの条件が異なることに起因するばらつきを低減することができる。これにより、化成処理の高品質化、安定化という利点を享受することができる。
［第２の実施形態］
本発明の好適な第２の実施形態に係る化成装置は、基板を化成処理している間に、電極と基板との間に開口部を持った部材を挿入することにより、化成条件を変化させる駆動機構を有する。
【００４７】
図７、８は、本発明の第２の実施形態に係る化成装置２０の構成及びそれによる処理を示す概念図である。前述の第１の実施形態と同様の部分は同様の符号で示している。
【００４８】
図７（ａ）に示すように、化成装置２０は、概略的には、第１の実施の形態に係る化成装置１５の構成から一部の機能を削除し、新たに別の機能が追加されている。即ち、第２の実施形態に係る化成装置２０は、駆動機構１６の代わりに、陰極２及び陽極３の少なくとも一方と、シリコンウェハ４ａと、の間に１つ又は複数の開口部を有する複数の部材から構成される１以上の部材７を配置するための駆動機構２１を有する。ここで、部材７としては、それぞれ開口部の個数及び／又は配置及び／又は大きさ等が互いに異なるものが複数準備されている。なお、駆動機構２１は、部材７だけでなく、陽極３及び／又は陰極２を配置することもできる。駆動機構２１は、プログラム１９を格納したメモリと該プログラムを実行するＣＰＵとを備えた制御機構１８に接続されている。
【００４９】
本実施形態に係る化成装置２０によれば、例えば、最初に図７（ａ）に示す構成を用いて、シリコンウェハ４ａの表面付近に多孔質シリコン層６ａを形成し、この化成処理を行っている間に、図８（ａ）に示すように、陰極２及び陽極３の少なくとも一方と、シリコンウェハ４ａと、の間に１つ又は複数の開口部を有する部材（メッシュ等）７を配置することができる。上記の化成処理によって、図５（ｂ）に示すように、表面付近にシリコンのエピタキシャル成長に適した多孔質シリコン層６ａ、バルク付近に容易にエッチングにより除去されるという特徴を有する多孔質シリコン層６ｂを有するシリコンウェハ４ａを形成することができる。この場合、部材７は、中央部の開口率が高く、周辺部の開口率が低いメッシュであるのが好ましい。
【００５０】
これは、化成処理後の多孔質シリコン層の厚さの分布が、該開口部の位置、大きさ、分布等に依存するという物理的な現象を利用したものである。従って、開口部を有する部材７は、前述のものに限られず、あらゆる形態（位置、大きさ、分布等）の開口部を有する部材７を含む。
【００５１】
上記の化成処理は、化成処理後の多孔質シリコン層の厚さの分布が、陰極２及び／又は陽極３との間に配置された部材７の開口部の位置、大きさ、分布等に依存するという物理的な現象を利用している。従って、多孔質シリコン層の厚さの分布と、該開口部の位置、大きさ、分布等と、の関係を示す実験結果を予めデータベース化し、制御装置構１８は、かかる関係を用いて部材７を配置するよう駆動機構２１を制御してもよい。
【００５２】
なお、本実施形態は、化成膜の特性の一例として、多孔質シリコン層の膜厚について説明したが、本発明はこれに限定されない。本発明の好適な実施の形態に係る化成装置によれば、例えば、化成処理によって生じた膜の誘電率、結晶性、抵抗率、移動度、空孔率、及びそれらの分布、表面のラフネス等の特性のばらつきも制御することができる。
【００５３】
図９は、本発明の好適な第２の実施形態に係る化成方法を示すフローチャートである。
【００５４】
制御装置１８は、次のステップＳ１１〜ステップＳ１６までの処理を含むプログラム１９に従って処理を実行する。
【００５５】
ステップＳ１１では、シリコンウェハ４ａが不図示の搬送機構により化成槽１内に配置される。シリコンウェハ４ａは、保持部４ｂに装着された状態で化成槽１内に配置されてもよいし、化成槽１内に保持部４ｂが取り付けられた状態で保持部４ｂに配置されてもよい。
【００５６】
ステップＳ１２では、シリコンウェハ４ａを化成処理する処理液としての電解液５（例えば、ＨＦとＣ２Ｈ５ＯＨとが混合されたＨＦ溶液等）が化成槽１内に供給される。
【００５７】
ステップＳ１３では、シリコンウェハ４ａに化成処理（陽極化成）が施される。具体的には、図７（ａ）に示す構成を用いて、不図示の電源装置により陰極２と陽極３に電圧が印加され、シリコンウェハ４ａに陽極化成処理が施される。この処理によって、図５（ａ）に示すように、シリコンウェハ４ａの表面に多孔質シリコン層６ｃが形成される。
【００５８】
ステップＳ１４では、制御装置１８は、化成処理を行っている間に、化成処理に寄与する部分の構造として槽内の構造を、部材７を挿入することによって変更する。具体的には、化成処理を行っている間に、駆動機構２１によって、陰極２及び陽極３の少なくとも一方とシリコンウェハ４ａとの間に１つ又は複数の開口部を有する部材７が配置される。部材７は、複数の開口部を有する場合、中央部に配置される開口部の大きさが、周辺部に配置される開口部の大きさよりも大きい部材であるのが好ましい。開口部を有する部材７（例えばメッシュ等）を配置することにより、例えば、ステップＳ１３の化成処理を行っている間に、図８（ａ）に示すように陰極２及び陽極３の少なくとも一方と、シリコンウェハ４ａと、の間に１つ又は複数の開口部を有する部材（メッシュ等）７を配置することができる。これにより、図５（ｂ）に示すように、表面付近にシリコンのエピタキシャル成長に適した多孔質シリコン層６ｃ、バルク付近に容易にエッチングにより除去されるという特徴を有する多孔質シリコン層６ｄが形成されたシリコンウェハ４ａを実現できる。
【００５９】
ステップＳ１５では、制御装置１８は、ステップＳ１３及び１４で化成処理されたシリコンウェハ４ａの化成処理が終了したか否かを判断する。化成処理が終了した場合には（ステップＳ１５でＹＥＳ）、ステップＳ１６に進み、不図示の搬送機構がシリコンウェハ４ａを化成槽１内から取り出す。化成処理が終了しなかった場合には（ステップＳ１５でＮＯ）、ステップＳ１４に進み、再び、シリコンウェハ４ａを化成処理している間に、駆動機構２１は、陰極２及び陽極３の少なくとも一方と、シリコンウェハ４ａと、の間に１つ又は複数の開口部を有する別の部材７を配置し直す。
【００６０】
以上のように、本実施形態によれば、従来の装置では達成できなかった膜厚分布などの特性をもった化成処理が可能となるとともに、処理ごとの条件が異なることに起因するばらつきを低減することができる。これにより、化成処理の高品質化、安定化という利点を享受することができる。
［第３の実施形態］
本発明の好適な第３の実施形態に係る化成装置は、基板を化成処理している間に、電極が電解液に露出する部分の面積を変更することにより、基板を化成処理している間に、化成条件を変化させる駆動機構を有する。
【００６１】
図１０は、本発明の第３の実施形態に係る化成装置３０の構成を示す概念図であり、前述の第１の実施形態と同様の部分は同様の符号で示している。
【００６２】
図１０（ａ）に示すように、化成装置３０は、概略的には、第１の実施の形態に係る化成装置１５の構成から一部の機能を削除し、新たに別の構成が追加されている。即ち、第１の実施形態に係る化成装置３０は、駆動機構１６の代わりに、化成処理している間に陰極２及び陽極３の少なくとも一方が電解液５に露出する部分の面積を変化させる面積変更機構３１を有する。具体的には、前記面積変更機構３１は、陰極２及び陽極３の少なくとも一方の一部を電解液５から遮蔽する遮蔽部１１を駆動することにより、電解液５に露出する部分の面積を調節することができる。面積変更機構３１は、プログラム１９を格納したメモリと該プログラムを実行するＣＰＵとを備えた制御装置１８に接続されている。また、陰極２及び陽極３の少なくとも一方は、大きさが変化するように構成されてもよい。このような構成としては、例えば、以下の（１）〜（３）のような構成が考えられうるが、本発明はこれらの構成に限定されない。
【００６３】
（１）カメラの絞りのようなものを陰極２及び陽極３の少なくとも一方の近傍に設置し、この絞りの開口部大きさを必要に応じて変更するという構成
（２）陰極２及び陽極３の少なくとも一方の大きさが変更可能な落し蓋のような形状にし、電極大きさを必要に応じて変更するという構成
（３）陰極２及び陽極３の少なくとも一方を中央部と周辺部とに分割し、必要に応じて、両方に通電するか一方に通電するかを選択するという構成
以上のように、遮蔽部１１による陰極２の一部の遮断又は陰極２の形状変化により、シリコンウェハ４ａを化成処理している間に、該露出する部分の面積を変化させることができる。従って、最初に図１０（ａ）に示す構成を用いて、図５（ａ）に示すようにシリコンウェハ４ａの表面付近に多孔質シリコン層６ｃを形成し、この化成処理を行っている間に、図１０（ｂ）に示すように遮蔽部１１が陰極２の一部を電解液５から遮蔽して、図５（ｂ）に示すようにシリコンウェハ４ａのバルク付近に多孔質シリコン層６ｄを形成することができる。
【００６４】
上記の化成処理によって、図５（ｂ）に示すように、表面付近にシリコンのエピタキシャル成長に適した多孔質シリコン層６ｃ、バルク付近に容易にエッチングにより除去されるという特徴を有する多孔質シリコン層６ｂを有するシリコンウェハ４ａを形成することができる。
【００６５】
上記の化成処理は、化成処理後の多孔質シリコン層の厚さの分布が、陰極２及び陽極３の少なくとも一方が電解液５に露出する部分の面積に依存するという物理的な現象を利用している。従って、多孔質シリコン層の厚さの分布と、該露出部分の面積と、の関係を示す実験結果を予めデータベース化し、制御装置１８は、かかる関係を用いて面積変更機構３１を制御してもよい。
【００６６】
なお、本実施形態は、化成膜の特性の一例として、多孔質シリコン層の膜厚について説明したが、本発明はこれに限定されない。本発明の好適な実施の形態に係る化成装置によれば、例えば、化成処理によって生じた膜の誘電率、結晶性、抵抗率、移動度、空孔率、及びそれらの分布、表面のラフネス等の特性のばらつきも制御することができる。
【００６７】
図１１は、本発明の好適な第３の実施形態に係る化成方法を示すフローチャートである。
【００６８】
制御装置１８は、次のステップＳ２１〜ステップＳ２６までの処理を含むプログラム１９に従って、処理を実行する。
【００６９】
ステップＳ２１では、シリコンウェハ４ａが不図示の搬送機構により化成槽１内に配置される。シリコンウェハ４ａは、保持部４ｂに装着された状態で化成槽１内に配置されてもよいし、化成槽１内に保持部４ｂが取り付けられた状態で保持部４ｂに配置されもよい。
【００７０】
ステップＳ２２では、シリコンウェハ４ａを化成処理する処理液としての電解液５（例えば、ＨＦとＣ２Ｈ５ＯＨとが混合されたＨＦ溶液等）が化成槽１内に供給される。
【００７１】
ステップＳ２３では、シリコンウェハ４ａに化成処理（陽極化成）が施される。具体的には、図１０（ａ）に示す構成を用いて、不図示の電源装置により陰極２及び陽極３に電圧が印加され、シリコンウェハ４ａに陽極化成処理が施される。この処理によって、図５（ａ）に示すように、シリコンウェハ４ａの表面に多孔質シリコン層６ｃが形成される。
【００７２】
ステップＳ２４では、制御装置１８は、化成処理を行っている間に、陰極２及び陽極３の少なくとも一方が電解液５に露出する部分の面積を変化させる。具体的には、制御装置１８は、化成処理を行っている間に、面積変更機構３１によって遮蔽部１１を駆動することにより、陰極２及び陽極３の少なくとも一方の一部を電解液５から遮蔽し、電解液５に露出する部分の面積を調節する。また、陰極２及び陽極３の少なくとも一方の大きさが変化するように構成されてもよい。
【００７３】
以上のように、シリコンウェハ４ａを化成処理している間に、遮蔽部１１による陰極２の一部を遮断し又は陰極２の形状変化させ、該露出する部分の面積を変化させることができる。これによって、例えば、ステップＳ２３の化成処理を行っている間に、遮蔽部１１による陰極２の一部を遮断し、陰極２及び陽極３の少なくとも一方が電解液５に露出する部分の面積を変化させ、図５（ｂ）に示すように、表面付近にシリコンのエピタキシャル成長に適した多孔質シリコン層６ｃ、バルク付近に容易にエッチングにより除去されるという特徴を有する多孔質シリコン層６ｄが形成されたシリコンウェハ４ａを実現できる。
【００７４】
ステップＳ２５では、制御機構１８は、ステップＳ２４の化成処理が終了したか否かを判断する。化成処理が終了した場合には（ステップＳ２５でＹＥＳ）、ステップＳ２６に進み、不図示の搬送機構がシリコンウェハ４ａを保持部から取り出す。化成処理が終了しなかった場合には（ステップＳ２５でＮＯ）、ステップＳ２４に戻り、再び、遮断部１１は、基板を化成処理している間に、陰極２及び陽極３の少なくとも一方が電解液５に露出する部分の面積を変更し直す。
【００７５】
以上のように、本実施形態によれば、従来の装置では達成できなかった膜厚分布などの特性をもった化成処理が可能となるとともに、処理ごとの条件が異なることに起因するばらつきを低減することができる。これにより、化成処理の高品質化、安定化という利点を享受することができる。
【００７６】
［第４の実施形態］
本発明の好適な第４の実施形態に係る化成装置は、化成処理に用いられるパラメータの値を計測し、その計測結果に基づいて、基板を化成処理している間に、化成槽の構造を可変にする機構を有する。
【００７７】
即ち、図２、７、１０に示すように、化成装置１５、２０、３０は、化成処理で用いられるパラメータの値を計測するセンサ４１を備える。制御装置１８は、センサ４１の計測結果に基づいて、化成槽１内に配置された化成処理に寄与する部分の構造を化成処理中に変更する。
【００７８】
本実施形態によれば、例えば、化成処理中に電解液５の濃度が変化した場合でも、電解液５の濃度を変更することなく、所定の特性を得ることが出来る。例えば、電解液５ａの濃度が低い場合には、図４（ａ）に示すように厚くて空孔率の低い多孔質シリコン層６ａが形成される。これに対して、電解液５ｂの濃度が高い場合には、図５（ａ）に示すように薄くて空孔率の高い多孔質シリコン層６ａが形成される。
【００７９】
即ち、例えば、初期状態では電解液５ａの濃度が低くても、化成処理中に電解液５ａの濃度が上昇すると、途中から薄くて空孔率の高い多孔質シリコン層６ａが形成されるため、所望の特性を得ることが困難である。これを回避するためには、電解液５の濃度を化成処理中に変化させる方法があるが、化成処理中に電解液の濃度を変化させるのは時間がかかるために有効ではない。
【００８０】
これに対し、制御機構１８は、センサ４１により計測された電解液５の濃度の計測結果に基づいて、第１〜３の実施の形態に係る化成装置１５、２０、３０を制御することができる。例えば、センサ４１により化成処理中に電解液５の濃度上昇が検出された場合、制御装置１８は、センサ４１の計測結果に基づいて、例えば、陰極２とシリコンウェハ４ａとの間の距離が短くするよう駆動機構１６を制御することによって、厚くて空孔率の低い多孔質シリコン層６ａを形成することができる。
【００８１】
また、制御装置１８は、第２の実施の形態に示したように、シリコンウェハ４ａを化成処理している間に、陰極２及び陽極３の少なくとも一方とシリコンウェハ４ａとの間に、１つ又は複数の開口部を有する部材７を配置するように駆動機構２１を制御してもよい。また、制御装置１８は、シリコンウェハ４ａを化成処理している間に、陰極２及び陽極３が電解液５に露出する部分の面積を変化させるように遮断部１１を制御してもよい。
【００８２】
図１２は、本発明の好適な第４の実施形態に係る化成方法を示すフローチャートである。
【００８３】
制御装置１８は、次のステップＳ３１〜ステップＳ３７までの処理を含むプログラム１９に従って処理を実行する。
【００８４】
ステップＳ３１では、シリコンウェハ４ａが不図示の搬送機構により化成槽１内に配置される。シリコンウェハ４ａは、保持部４ｂに装着された状態で化成槽１内に配置されてもよいし、化成槽１内に保持部４ｂが取り付けられた状態で保持部４ｂに配置されもよい。
【００８５】
ステップＳ３２では、シリコンウェハ４ａを化成処理する処理液としての電解液５（例えば、ＨＦとＣ２Ｈ５ＯＨとが混合されたＨＦ溶液等）が化成槽１内に供給される。
【００８６】
ステップＳ３３では、シリコンウェハ４ａに化成処理（陽極化成）が施される。具体的には、図２、図７、図１０（ａ）に示す構成を用いて、不図示の電源装置により陰極２と陽極３との間に電極を印加して、シリコンウェハ４ａに陽極化成処理を施す。この処理によって、図５（ａ）に示すように、シリコンウェハ４ａの表面に多孔質シリコン層６ａが形成される。
【００８７】
ステップＳ３４では、センサ４１は、化成処理している間に、化成処理に用いられるパラメータの値を計測し、制御装置１８は、センサ４１の計測結果に基づいて、第１〜第３の実施の形態に係る化成装置１５、２０、３０を制御する。即ち、制御装置１８は、例えば、以下の処理を実行する。
【００８８】
（１）シリコンウェハ４ａ、陰極２、及び陽極３の少なくとも１つの位置を、シリコンウェハ４ａを化成処理している間に変更させる。
【００８９】
（２）陰極２及び陽極３の少なくとも一方が電解液に露出する面積を変更する。
【００９０】
（３）陰極２及び陽極３の少なくとも一方とシリコンウェハ４ａとの間に、１つ又は複数の開口部を有する部材７を配置する。
【００９１】
（４）センサ４１の計測結果に基づいて、例えば、陰極２とシリコンウェハ４ａとの間の距離を変更する。
【００９２】
しかしながら、本発明は上記の処理に限されない。制御装置１８は、例えば、化成電流密度や電解時間等を制御してもよい。また、センサ４１は、化成処理に用いられるパラメータとして、薬液の濃度の他に、薬液の温度等を計測してもよい。
【００９３】
ステップＳ３５では、制御装置１８は、ステップＳ３４での化成処理に用いられるパラメータの値が変化したか否かを判断する。例えば、かかる判断は、化成処理に用いられるパラメータの値が所定の範囲内にあるか否かを基準にしてもよい。パラメータの値が変化しなかった場合には（ステップＳ３５でＮＯ）、ステップＳ３６に進む。パラメータの値が変化した場合には（ステップＳ３５でＹＥＳ）、ステップＳ３４に戻る。
【００９４】
ステップＳ３６では、ステップＳ３３、３４、３５で化成処理されたシリコンウェハ４ａに対して化成処理が終了したか否かを判断する。化成処理が終了した場合には（ステップＳ３６でＹＥＳ）、ステップＳ３７に進み、不図示の搬送機構がシリコンウェハ４ａを保持部から取り出す。化成処理が終了しなかった場合には（ステップＳ３６でＮＯ）、ステップＳ３４に戻る。
【００９５】
以上のように、本実施形態によれば、従来の装置では達成できなかった膜厚分布などの特性をもった化成処理が可能となるとともに、処理ごとの条件が異なることに起因するばらつきを低減することができる。これにより、化成処理の高品質化、安定化という利点を享受することができる。
［処理装置の適用例］
以下、上記の処理装置を半導体基板の製造方法に適用した例として、ＳＯＩ基板等の基板の製造方法を例示的に説明する。
【００９６】
図１３は、本発明の好適な実施の形態に係る基板の製造方法を説明する図である。
【００９７】
まず、図１３（ａ）に示す工程では、第１の基板（ｓｅｅｄ　ｗａｆｅｒ）１０を形成するための単結晶Ｓｉ基板１１１を用意して、上記の化成装置１５、２０、３０を利用して、その主表面上に分離層としての多孔質Ｓｉ層１１２を形成する。多孔質Ｓｉ層１１２は、例えば、電解液（化成液）中で単結晶Ｓｉ基板１１１に陽極化成処理（陽極処理）を施すことによって形成することができる。
【００９８】
ここで、電解液としては、例えば、弗化水素を含む溶液、弗化水素及びエタノールを含む溶液、弗化水素及びイソプロピルアルコールを含む溶液等が好適である。より具体的な例を挙げると、電解液としては、例えば、ＨＦ水溶液（ＨＦ濃度＝４９ｗｔ％）とエタノールを体積比２：１で混合した混合液が好適である。
【００９９】
また、多孔質Ｓｉ層１１２を互いに多孔度の異なる２層以上の層からなる多層構造としてもよい。ここで、多層構造の多孔質Ｓｉ層１１２は、表面側に第１の多孔度を有する第１の多孔質Ｓｉ層、その下に、第１の多孔度より大きい第２の多孔度を有する第２の多孔質Ｓｉ層を含むことが好ましい。このような多層構造を採用することにより、後の非多孔質層１１３の形成工程において、第１の多孔質Ｓｉ層上に、欠陥等の少ない非多孔質層１１３を形成することができるとともに、後の分離工程において、所望の位置で貼り合わせ基板を分離することができる。ここで、第１の多孔度としては、１０％〜３０％が好ましく、１５％〜２５％が更に好ましい。また、第２の多孔度としては、３５％〜７０％が好ましく、４０％〜６０％が更に好ましい。
【０１００】
電解質溶液として上記の混合液（ＨＦ濃度が４９ｗｔ％の弗化水素酸：エタノール＝２：１）を利用する場合は、例えば、電流密度８ｍＡ／ｃｍ２、処理時間５〜１１ｍｉｎの条件で第１層（表面側）を生成し、次いで、電流密度２３〜３３ｍＡ／ｃｍ２、処理時間８０ｓｅｃ〜２ｍｉｎの条件で第２層（内部側）を生成することが好ましい。
【０１０１】
次いで、次の（１）〜（４）の少なくとも１つの工程を実施することが好ましい。ここで、（１）、（２）を順に実施することが好ましく、（１）、（２）、（３）を順に実施すること、或いは、（１）、（２）、（４）を順に実施することが更に好ましく、（１）、（２）、（３）、（４）を順に実施することが最も好ましい。
【０１０２】
（１）多孔質Ｓｉ層の孔壁に保護膜を形成する工程（プリ酸化工程）
この工程では、多孔質Ｓｉ層１１２の孔壁に酸化膜や窒化膜等の保護膜を形成し、これにより、後の熱処理による孔の粗大化を防止する。保護膜は、例えば、酸素雰囲気中で熱処理（例えば、２００℃〜７００℃が好ましく、３００℃〜５００℃が更に好ましい）を実施することにより形成され得る。その後、多孔質Ｓｉ層１２の表面に形成された酸化膜等を除去することが好ましい。これは、例えば、弗化水素を含む溶液に多孔質Ｓｉ層１１２の表面を晒すことによって実施され得る。
【０１０３】
（２）水素ベ−キング工程（プリベーキング工程）
この工程では、水素を含む還元性雰囲気中において８００℃〜１２００℃で、多孔質Ｓｉ層１１２が形成された第１の基板１に熱処理を実施する。この熱処理により、多孔質Ｓｉ層１１２の表面の孔をある程度封止することができるとともに、多孔質Ｓｉ層１１２の表面に自然酸化膜が存在する場合には、それを除去することができる。
【０１０４】
（３）微量原料供給工程（プリインジェクション工程）
多孔質Ｓｉ層１１２上に非多孔質層１１３を成長させる場合は、成長の初期段階で非多孔質層１１３の原料物質の供給を微少量として、低速度で非多孔質膜１１３を成長させることが好ましい。このような成長方法により、多孔質Ｓｉ層１１２の表面の原子のマイグレーションが促進され、多孔質Ｓｉ層１１２の表面の孔を封止することができる。具体的には、成長速度が２０ｎｍ／ｍｉｎ以下、好ましくは１０ｎｍ／ｍｉｎ以下、より好ましくは２ｎｍ／ｍｉｎ以下になるように原料の供給を制御する。
【０１０５】
（４）高温ベーキング工程（中間ベーキング工程）
上記の水素ベーキング工程及び／又は微量原料供給工程における処理温度よりも高い温度で、水素を含む還元性雰囲気中で熱処理を実施することにより、多孔質Ｓｉ層１１２の更なる封止及び平坦化が実現することができる。
【０１０６】
次いで、図１３（ｂ）に示す工程の第１段階では、多孔質Ｓｉ層１１２上に第１の非多孔質層１１３を形成する。第１の非多孔質層１１３としては、単結晶Ｓｉ層、多結晶Ｓｉ層、非晶質Ｓｉ層等のＳｉ層、Ｇｅ層、ＳｉＧｅ層、ＳｉＣ層、Ｃ層、ＧａＡｓ層、ＧａＮ層、ＡｌＧａＡｓ層、ＩｎＧａＡｓ層、ＩｎＰ層、ＩｎＡｓ層等が好適である。
【０１０７】
次いで、図１３（ｂ）に示す工程の第２段階では、第１の非多孔質層１１３の上に第２の非多孔質層としてＳｉＯ２層（絶縁層）１１４を形成する。これにより第１の基板１０が得られる。ＳｉＯ２層１１４は、例えば、Ｏ２／Ｈ２雰囲気、１１００℃、１０〜３３ｍｉｎの条件で生成され得る。
【０１０８】
次いで、図１３（ｃ）に示す工程では、第２の基板（ｈａｎｄｌｅ　ｗａｆｅｒ）１２０を準備し、第１の基板１１０と第２の基板１２０とを、第２の基板１２０と絶縁層１１４とが面するように室温で密着させて貼り合わせ基板１３０を作成する。
【０１０９】
なお、絶縁層１１４は、上記のように単結晶Ｓｉ層１１３側に形成しても良いし、第２の基板１２０上に形成しても良く、両者に形成しても良く、結果として、第１の基板と第２の基板を密着させた際に、図１３（ｃ）に示す状態になれば良い。しかしながら、上記のように、絶縁層１１４を活性層となる第１の非多孔質層（例えば、単結晶Ｓｉ層）１１３側に形成することにより、第１の基板１１０と第２の基板１２０との貼り合わせの界面を活性層から遠ざけることができるため、より高品位のＳＯＩ基板等の半導体基板を得ることができる。
【０１１０】
基板１１０、１２０が完全に密着した後、両者の結合を強固にする処理を実施することが好ましい。この処理の一例としては、例えば、１）Ｎ２雰囲気、１１００℃、１０ｍｉｎの条件で熱処理を実施し、２）Ｏ２／Ｈ２雰囲気、１１００℃、５０〜１００ｍｉｎの条件で熱処理（酸化処理）を実施する処理が好適である。この処理に加えて、或いは、この処理に代えて、陽極接合処理及び／又は加圧処理を実施してもよい。
【０１１１】
第２の基板１２０としては、Ｓｉ基板、Ｓｉ基板上にＳｉＯ２層を形成した基板、石英等の光透過性の基板、サファイヤ等が好適である。しかし、第２の基板１２０は、貼り合わせに供される面が十分に平坦であれば十分であり、他の種類の基板であってもよい。
【０１１２】
次いで、図１３（ｄ）に示す工程では、貼り合わせ基板１３０を機械的強度が脆弱な多孔質層１１２の部分で分離する。この分離方法としては、各種の方法を採用しうるが、例えば、流体を多孔質層１１２に打ち込む方法、或いは、流体により多孔質層１１２に静圧を印加する方法など、流体を利用する方法が好ましい。
【０１１３】
この分離工程により、第１の基板１１０の移設層（非多孔質層１１３、絶縁層１１４）が第２の基板１２０上に移設される。なお、第１の基板１１０の多孔質層１２上に非多孔質層１１３のみを形成する場合の移設層は、非多孔質層１１３のみである。
【０１１４】
図１３（ｅ）に示す工程では、分離後の第２の基板１２０上の多孔質層１１２”をエッチング等により選択的に除去する。これにより、絶縁層１１４上に非多孔質層１１３を有する基板が得られる。例えば、非多孔質層１１３が半導体層である場合、このような半導体層は、ＳＯＩ層（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）と呼ばれ、また、このようなＳＯＩ層を有する基板は、ＳＯＩ基板と呼ばれる。
【０１１５】
更に、分離後の第１の基板１１０’の単結晶Ｓｉ基板１１１上の多孔質層１１２’をエッチング等により選択的に除去する。このようにして得られる単結晶Ｓｉ基板１１１は、再び第１の基板１１０を形成するための基板、又は第２の基板１２０として利用され得る。
【０１１６】
［半導体基板の適用例］
次の上記の製造方法により製造される半導体基板の製造方法の一例を説明する。
【０１１７】
図１４は、本発明の好適な実施の形態に係る基板の製造方法を適用して製造され得る半導体基板を利用した半導体装置の製造方法を示す図である。
【０１１８】
まず、非多孔質層１１３として半導体層、非多孔質層１１４として絶縁層を有するＳＯＩ基板を上記の基板の製造方法を適用して製造する。そして、埋め込み絶縁膜１１４上の非多孔質半導体層（ＳＯＩ層）１１３を島状にパタニングする方法、又は、ＬＯＣＯＳと呼ばれる酸化法等により、トランジスタを形成すべき活性領域１１３’及び素子分離領域１５４を形成する（図１４（ａ）参照）。
【０１１９】
次いで、ＳＯＩ層の表面にゲート絶縁膜１５６を形成する（図１４（ａ）参照）。ゲート絶縁膜１５６の材料としては、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化チタン、酸化スカンジウム、酸化イットリウム、酸化ガドリニウム、酸化ランタン、酸化ジルコニウム、及びこれらの混合物ガラス等が好適である。ゲート酸化膜１５６は、例えば、ＳＯＩ層の表面を酸化させたり、ＣＶＤ法又はＰＶＤ法によりＳＯＩ層の表面に該当する物質を堆積させたりすることにより形成され得る。
【０１２０】
次いで、ゲート絶縁膜１５６上にゲート電極１５５を形成する（図１４（ａ）参照）。ゲート電極１５５は、例えば、Ｐ型又はＮ型不純物がドープされた多結晶シリコンや、タングステン、モリブデン、チタン、タンタル、アルミニウム、銅などの金属又はこれらの少なくとも１種を含む合金や、モリブデンシリサイド、タングステンシリサイド、コバルトシリサイドなどの金属珪化物や、チタンナイトライド、タングステンナイトライド、タンタルナイトライドなどの金属窒化物などで構成され得る。ゲート絶縁膜１５６は、例えばポリサイドゲートのように、互いに異なる材料からなる複数の層を積層して形成されてもよい。ゲート電極１５５は、例えば、サリサイド（セルフアラインシリサイド）と呼ばれる方法で形成されてもよいし、ダマシンゲートプロセスと呼ばれる方法で形成してもよいし、他の方法で形成してもよい。以上の工程により図１４（ａ）に示す構造体が得られる。
【０１２１】
次いで、燐、砒素、アンチモンなどのＮ型不純物又はボロンなどのＰ型不純物を活性領域１１３’に導入することにより、比較的低濃度のソース、ドレイン領域１５８を形成する（図１４（ｂ）参照）。不純物は、例えば、イオン打ち込み及び熱処理などにより導入することができる。
【０１２２】
次いで、ゲート電極１５５を覆うようにして絶縁膜を形成した後に、これをエッチバックすることにより、ゲート電極１５９の側部にサイドウォール１５９を形成する。
【０１２３】
次いで、再び上記と同一の導電型の不純物を活性領域１１３’に導入し、比較的高濃度のソース、ドレイン領域５７を形成する。以上の工程により図１４（ｂ）に示す構造体が得られる。
【０１２４】
次いで、ゲート電極１５５の上面並びにソース及びドレイン領域１５７の上面に金属珪化物層１６０を形成する。金属珪化物層１６０の材料としては、例えば、ニッケルシリサイド、チタンシリサイド、コバルトシリサイド、モリブデンシリサイド、タングステンシリサイドなどが好適である。これらの珪化物は、ゲート電極１５５の上面並びにソース及びドレイン領域１５７の上面を覆うように金属を堆積させて、その後、熱処理を施すことによって、該金属とその下部のシリコンとを反応させた後に、該金属のうち未反応部分を硫酸などのエッチャントで除去することによって形成することができる。ここで、必要に応じて、珪化物層の表面を窒化させてもよい。以上の工程により図１４（ｃ）に示す構造体が得られる。
【０１２５】
次いで、シリサイド化したゲート電極の上面並びにソース及びドレイン領域の上面を覆うように絶縁膜１６１を形成する（図１４（ｄ）参照）。絶縁膜１６１の材料としては、燐及び／又はボロンを含む酸化シリコンなどが好適である。
【０１２６】
次いで、必要に応じて、ＣＭＰ法により絶縁膜１６１にコンタクトホールを形成する。ＫｒＦエキシマレーザ、ＡｒＦエキシマレーザ、Ｆ２エキシマレーザ、電子ビーム、Ｘ線等を利用したフォトリソグラフィー技術を適用すると、一辺が０．２５ミクロン未満の矩形のコンタクトホール、又は、直径が０．２５ミクロン未満の円形のコンタクトホールを形成することができる。
【０１２７】
次いで、コンタクトホール内に導電体を充填する。導電体の充填方法としては、バリアメタル１６２となる高融点金属やその窒化物の膜をコンタクトホールの内壁に形成した後に、タングステン合金、アルミニウム、アルミニウム合金、銅、銅合金などの導電体１６３を、ＣＶＤ法、ＰＶＤ法、めっき法などを利用して堆積させる方法が好適である。ここで、絶縁膜１６１の上面よりも高く堆積した導電体をエッチバック法やＣＭＰ法により除去してもよい。また、導電体の充填に先立って、コンタクトホールの底部に露出したソース及びドレイン領域の珪化物層の表面を窒化させてもよい。以上の工程によりＳＯＩ層にＦＥＴ等のトランジスタを作り込むことができ、図１４（ｄ）に示す構造のトランジスタを有する半導体装置が得られる。
【０１２８】
ここで、ゲート電極に電圧を印加してゲート絶縁膜下に広がる空乏層が埋め込み絶縁膜１１４の上面に届くように活性層（ＳＯＩ層）１１０’の厚さ及び不純物濃度を定めると、形成されたトランジスタは、完全空乏型トランジスタとして動作する。また、空乏層が埋め込み酸化膜１１４の上面に届かないように活性層（ＳＯＩ層）１１０’の厚さ及び不純物濃度を定めると、形成されたトランジスタは、部分空乏型トランジスタとして動作する。
【実施例】
以下に本発明を実施例に基づき説明するが、本発明はこれらの実施例に限定されない。
【０１２９】
（実施例１）
実施例１の化成装置１５を図２に示す。
【０１３０】
図２の化成装置１５は、化成槽１と電解液５、処理ウェハとしてのシリコンウェハ４ａ、陰極２、陽極３で構成される。
【０１３１】
被処理物は、直径８インチのシリコンウェハ４ａ（比抵抗０．０１−０．０２Ωｃｍ）である。電解液５には、４９％ＨＦ：Ｃ２Ｈ５ＯＨ＝２：１の混合溶液を用いた。
【０１３２】
陽極３とシリコンウェハ４ａとの間の距離は３０ｍｍで固定されている。陰極２は、直径が１８０ｍｍの白金板を用いた。陰極２とシリコンウェハ４ａとの間の距離は３０−７０ｍｍの範囲で可変とした。
【０１３３】
最初に、陰極２とシリコンウェハ４ａとの間の距離を３０ｍｍにして、電流密度１０ｍＡｃｍ−２で５０秒間シリコンウェハ４ａを化成したところ、多孔質シリコンの中央での膜厚が０．９８μｍ、シリコンウェハ４ａの端から５ｍｍの位置での膜厚が１．０２μｍとなった。
【０１３４】
次に、陰極とシリコンウェハ４ａとの間の距離を７０ｍｍに変更した。
【０１３５】
その状態で、電流密度１０ｍＡｃｍ−２で更に４５０秒間通電した。その結果、多孔質シリコンの膜厚は、シリコンウェハ４ａの中央で９．０μｍ、シリコンウェハ４ａの端から５ｍｍの位置で１１．０μｍとなった。
【０１３６】
このようにして、表層の膜厚均一性は優れており、かつ、周辺部が厚い膜厚分布を有する多孔質層を作成することができた。このような多孔質層によって、ウェハ全体でほぼ同程度の品質のエピタキシャル成長を行うことができるとともに、エッチング工程で多孔質層全体をほぼ同時にエッチングすることができた。
【０１３７】
（実施例２）
実施例２の化成装置２０を図７に示す。
【０１３８】
図７の化成装置２０は、化成槽１と電解液５、処理ウェハとしてのシリコンウェハ４ａ、陰極２、陽極３で構成される。
【０１３９】
被処理物は、直径８インチのシリコンウェハ４ａ（比抵抗０．０１−０．０２Ωｃｍ）である。電解液５には、４９％ＨＦ：Ｃ２Ｈ５ＯＨ＝２：１の混合溶液を用いた。
【０１４０】
陽極３とシリコンウェハ４ａとの間の距離は３０ｍｍで固定されている。陰極２は、直径が２００ｍｍの白金板を用いた。陰極２とシリコンウェハ４ａとの間の距離は５０ｍｍとした。
【０１４１】
この状態で、電流密度１０ｍＡｃｍ−２で５０秒間シリコンウェハ４ａを化成したところ、シリコンウェハ４ａの中央での膜厚が０．９８μｍ、シリコンウェハ４ａの端から５ｍｍの位置での膜厚が１．０２μｍとなった。
【０１４２】
その後、陰極２とシリコンウェハ４ａとの間に、その中心部分から８０−１００ｍｍの部分の開口率が５０％、それ以外の部分の開口率が３０％である開口部を有する部材７（メッシュ板等）を挿入した。
その状態で、電流密度１０ｍＡｃｍ−２で更に４５０秒間通電した。その結果、多孔質シリコンの膜厚は、シリコンウェハ４ａの中央で９．０μｍ、シリコンウェハ４ａの端から５ｍｍの位置で１１．０μｍとなった。
【０１４３】
このようにして、表層の膜厚均一性は優れており、かつ、周辺部が厚い膜厚分布を有する多孔質層を作成することができた。このような多孔質層によって、ウェハ全体でほぼ同程度の品質のエピタキシャル成長を行うことができるとともに、エッチング工程で多孔質層全体をほぼ同時にエッチングすることができた。
【０１４４】
（実施例３）
実施例３の化成装置３０を図１０に示す。
【０１４５】
図１０の化成装置３０は、化成槽１と電解液５、処理ウェハとしてのシリコンウェハ４ａ、陰極２、陽極３で構成される。
【０１４６】
被処理物は、直径８インチのシリコンウェハ４ａ（比抵抗０．０１−０．０２Ωｃｍ）である。電解液５には、４９％ＨＦ：Ｃ２Ｈ５ＯＨ＝２：１の混合溶液を用いた。
【０１４７】
陽極３とシリコンウェハ４ａとの間の距離は３０ｍｍで固定されている。陰極２は、直径が２００ｍｍの白金板を用いた。陰極２とシリコンウェハ４ａとの間の距離は５０ｍｍとした。なお、陰極２の大きさは、１００−２００ｍｍの範囲で可変とした。
【０１４８】
この状態で、電流密度１０ｍＡｃｍ−２で５０秒間シリコンウェハ４ａを化成したところ、多孔質シリコンの膜厚は、シリコンウェハ４ａの中央で０．９８μｍ、シリコンウェハ４ａの端から５ｍｍの位置で１．０２μｍとなった。
【０１４９】
次に、陰極２の直径を１００ｍｍに変更した。この状態で、電流１０ｍＡｃｍ−２で５００秒間シリコンウェハ４ａを化成したところ、多孔質シリコンの膜厚は、シリコンウェハ４ａの中央で９．０μｍ、シリコンウェハ４ａの端から５ｍｍの位置で１１．０μｍであった。
【０１５０】
このようにして、表層の膜厚均一性は優れており、かつ、周辺部が厚い膜厚分布を有する多孔質層を作成することができた。このような多孔質層によって、ウェハ全体でほぼ同程度の品質のエピタキシャル成長を行うことができるとともに、エッチング工程で多孔質層全体をほぼ同時にエッチングすることができた。
【０１５１】
（実施例４）
実施例４の化成装置は、図２、図７、図１０にそれぞれ示される。
【０１５２】
前記化成装置は、化成槽１と電解液５、処理ウェハとしてのシリコンウェハ４ａ、陰極２、陽極３、センサ４１、制御機構１８で構成される。
【０１５３】
被処理物は、直径８インチのシリコンウェハ４ａ（比抵抗０．０１−０．０２Ωｃｍ）である。電解液５には、４９％ＨＦ：Ｃ２Ｈ５ＯＨ＝２：１の混合溶液を用いた。
【０１５４】
陽極３とシリコンウェハ４ａとの間の距離は３０ｍｍで固定されている。陰極２は、直径が１８０ｍｍの白金板を用いた。
【０１５５】
最初に、陰極２とシリコンウェハとの間の距離を５０ｍｍにして、センサ４１で計測されたＨＦ濃度が３６％のときに、電流密度１０．０ｍＡｃｍ−２で５００秒間シリコンウェハ４ａを化成したところ、多孔質シリコンの膜厚は、１０．０μｍとなった。
【０１５６】
一方、別のウェハを化成処理するときに、センサ４１で計測されたＨＦ濃度が３４％に変化したために、制御機構１８は、電流密度を９．７　ｍＡｃｍ−２、電解時間を５１５秒にそれぞれ変更した。その結果、化成処理により得られた多孔質シリコンの膜厚は、１０．０μｍであった。
【０１５７】
センサ４１で計測されたＨＦ濃度が３４％のときに、電流密度１０．０　ｍＡｃｍ−２で５００秒間シリコンウェハ４ａを化成したところ、多孔質シリコンの膜厚は９．７μｍであった。
【０１５８】
このようにして、ＨＦ濃度が異なる条件であっても、同一の膜厚を有する多孔質層を作成することができた。本実施例は、制御機構１８は、化成処理で用いられるパラメータ（ＨＦ濃度）に基づいて、電流密度を変化させたが、本実施例はこれに限定されない。例えば、制御機構１８は、化成処理で用いられるパラメータ（ＨＦ濃度）に基づいて、実施形態１〜３に示したように、（１）シリコンウェハ４ａ、陰極２、及び陽極３の少なくとも１つの位置、（２）陰極２とシリコンウェハ４ａとの間の距離、（３）開口部を有する部材７を配置、等を変更してもよい。制御機構１８は、電解時間を変更してもよい。また、化成処理に用いられるパラメータとしては、薬液の濃度（ＨＦ濃度）の他に、薬液の温度等が含まれる。
【０１５９】
【発明の効果】
以上説明したように、本発明によれば、例えば、化成処理により形成される化成層の構造制御の自由度を向上させることができる。
【図面の簡単な説明】
【図１】従来の化成装置の構成を示す概念図である。
【図２】本発明の好適な第１の実施の形態に係る化成装置の構成を示す概念図である。
【図３】本発明の好適な第１の実施の形態に係る化成装置の構成を示す概念図である。
【図４】化成処理により形成されうる多孔質シリコン層の構造の例を示す図である。
【図５】本発明の好適な実施の形態によって形成される多孔質シリコン層の構造の例を示す図である。
【図６】本発明の好適な第１の実施の形態に係る化成方法のフローチャートである。
【図７】本発明の好適な第２の実施の形態に係る化成装置の構成を示す概念図である。
【図８】本発明の好適な第２の実施の形態に係る化成装置の構成を示す概念図である。
【図９】本発明の好適な第２の実施の形態に係る化成方法のフローチャートである。
【図１０】本発明の好適な第３の実施の形態に係る化成装置の構成を示す概念図である。
【図１１】本発明の好適な第３の実施の形態に係る化成方法のフローチャートである。
【図１２】本発明の好適な第４の実施の形態に係る化成方法のフローチャートである。
【図１３】本発明の好適な実施の形態に係る基板の製造方法を説明する図である。
【図１４】本発明の好適な実施の形態に係る基板の製造方法を適用して製造され得る半導体基板を利用した半導体装置の製造方法を示す図である。
【図１】
2004107701.tif 000003
【図２】
2004107701.tif 000004
【図３】
2004107701.tif 000005
【図４】
2004107701.tif 000006
【図５】
2004107701.tif 000007
【図６】
2004107701.tif 000008
【図７】
2004107701.tif 000009
【図８】
2004107701.tif 000010
【図９】
2004107701.tif 000011
【図１０】
2004107701.tif 000012
【図１１】
2004107701.tif 000013
【図１２】
2004107701.tif 000014
【図１３】
2004107701.tif 000015
【図１４】
2004107701.tif 000016