(57)【要約】【課題】パターン形状の良好なレジストパターンを形成し、これをマスクとして下地膜のエッチングを行うことによって、パターン形状の良好なゲート電極を形成することのできる半導体装置の製造方法を提供する。【解決手段】半導体基板１上に形成された配線層３を含む多層膜の上にレジストパターン８を形成し、このレジストパターン８をマスクとして多層膜の一部をエッチングすることによって半導体基板１上にゲート電極を形成する。多層膜の一部のエッチングは、プラズマ化したエッチングガスを用いてバイアス電力を印加しない状態でレジストパターン８をエッチングした後に行う。【選択図】  図２
2004172312.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された配線層を含む多層膜の上にレジストパターンを形成し、前記レジストパターンをマスクとして前記多層膜の一部をエッチングすることによって前記半導体基板上にゲート電極を形成する半導体装置の製造方法であって、
プラズマ化したエッチングガスを用いてバイアス電力を印加しない状態で前記レジストパターンをエッチングした後に、前記多層膜の一部をエッチングすることを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上に形成された配線層を含む多層膜の上にレジストパターンを形成し、前記レジストパターンをマスクとして前記多層膜の一部をエッチングすることによって前記半導体基板上にゲート電極を形成する半導体装置の製造方法であって、
プラズマ化したエッチングガスを用いて所定のバイアス電力を印加した状態で前記レジストパターンの表面をエッチングした後に、前記バイアス電力の値を大きくして前記多層膜の一部をエッチングすることを特徴とする半導体装置の製造方法。
【請求項３】
前記所定のバイアス電力は５０Ｗ以下のバイアス電力である請求項２に記載の半導体装置の製造方法。
【請求項４】
前記エッチングガスは、酸素、六フッ化硫黄、アルゴンおよび酸素と一酸化炭素との混合物よりなる群から選ばれる少なくとも１のガスである請求項１〜３に記載の半導体装置の製造方法。
【請求項５】
前記エッチングガスは、フッ化炭素ガスと、酸素、一酸化炭素、二酸化炭素、窒素およびアルゴンよりなる群から選ばれる少なくとも１のガスとの混合ガスである請求項１〜３に記載の半導体装置の製造方法。
【請求項６】
前記フッ化炭素ガスは、四フッ化メタン（ＣＦ４）、六フッ化エタン（Ｃ２Ｆ６）、八フッ化プロパン（Ｃ３Ｆ８）、パーフルオロシクロブタン（Ｃ４Ｆ８）、三フッ化メタン（ＣＨＦ３）およびジフルオロメタン（ＣＨ２Ｆ２）よりなる群から選ばれる少なくとも１のガスである請求項５に記載の半導体装置の製造方法。
【請求項７】
前記レジストパターンは、フッ化アルゴンエキシマレーザを光源とする露光機を用いたフォトリソグラフィ法によって形成される請求項１〜６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より詳しくは、半導体基板上に形成された配線層を含む多層膜の上にレジストパターンを形成し、このレジストパターンをマスクとして多層膜の一部をエッチングすることによって半導体基板上にゲート電極を形成する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体基板上にゲート電極を形成する工程は、従来、次のような方法により行われていた（例えば、特許文献１および特許文献２参照。）。まず、半導体基板上に形成されたゲート絶縁膜の上に配線層となるポリシリコン膜およびシリコン酸化膜をこの順に形成する。次に、シリコン酸化膜上にレジスト膜を形成し、フォトリソグラフィ法によってパターニングした後、得られたレジストパターンをマスクとしてシリコン酸化膜をパターニングする。続いて、このシリコン酸化膜パターンをマスクとしてポリシリコン膜をエッチングする。以上の工程により、半導体基板上にゲート電極が形成される。尚、シリコン酸化膜とレジスト膜の間に反射防止膜が設けられる場合もある。
【０００３】
近年、半導体装置の集積度の増加に伴い個々の素子の寸法は微小化が進み、各素子を構成する配線やゲート等の幅も微細化されている。
【０００４】
この微細化を支えている上記のフォトリソグラフィ技術には、被加工基板表面にレジストを塗布して感光膜を形成する工程、光を照射して所定のパターンを露光する工程、必要に応じ加熱処理する工程、次いでそれを現像して所望の微細パターンを形成する工程、および、この微細パターンを保護膜として被加工基板に対してエッチングなどの加工を行う工程が含まれる。
【０００５】
パターンの微細化を図る手段の一つとして、レジストのパターン形成の際に使用される露光光の短波長化が進められている。従来、例えば６４Ｍビットまでの集積度のＤＲＡＭの製造には、高圧水銀灯のｉ線（波長：３６５ｎｍ）が光源として使用されてきた。そして、近年、２５６メガビットＤＲＡＭ（加工線幅０．１８μｍ）の量産プロセスには、フッ化クリプトン（ＫｒＦ）エキシマレーザ（波長：２４８ｎｍ）を露光光源として用いた技術が実用化されている。さらに、１ギガビット以上の集積度を持つＤＲＡＭ（加工線幅０．１５μｍ以下）の製造には、より波長の短いフッ化アルゴン（ＡｒＦ）エキシマレーザ（波長：１９３ｎｍ）の実用化が検討されている。
【０００６】
【特許文献１】
特開２００２−９４０５６号公報
【特許文献２】
特開平６−３２６３０３号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、フッ化アルゴンエキシマレーザを光源とする露光機を用いて半導体装置を製造する場合、半導体基板上にゲート電極配線を形成する際に、配線パターンのパターニング性が低下するという問題があった。この問題について、以下に詳述する。
【０００８】
ゲート電極形成工程において、フッ化アルゴンエキシマレーザを光源とする露光機に対応するレジスト（以下、ＡｒＦレジストという。）の膜をシリコン酸化膜（または反射防止膜）上に形成する。その後、フォトリソグラフィ技術を用いてこのＡｒＦレジスト膜をパターニングする。形成されたＡｒＦレジストのパターン形状は、パターン底部に行くほど所望の形状からのずれが大きくなり、全体に裾を引いたような形状（以下、裾引き形状という。）になるという問題があった。
【０００９】
このようなレジストパターンをマスクとして、下地の絶縁膜（または反射防止膜および絶縁膜）をドライエッチングした場合、レジストパターン形状を転写してパターンが形成される結果、絶縁膜パターンの側壁に縦筋が入ったような凹凸が生じ、良好なパターンエッジが得られないという問題があった。
【００１０】
また、一般に、ＡｒＦレジストは、短波長の露光光に対する透過性を高めるため樹脂中に芳香環を持たない構造とすることによって、ドライエッチング耐性が低下することが知られている。これにより、上記エッチングの際にＡｒＦレジストもエッチングされて裾引き形状が強調されるようになるために、下地膜のパターニング性が一層劣化するという問題もあった。
【００１１】
さらに、レジストパターン（またはレジストパターンおよび反射防止膜パターン）を除去した後、絶縁膜パターンをマスクとして下地の導電層をエッチングすると、上記の絶縁膜パターン形状を転写してパターンが形成される結果、同様にパターン形状の良好でない配線パターンが形成されるという問題があった。そして、このようにパターンの側壁に凹凸が生じた配線パターンとなることによって、半導体装置の電気特性が低下するという問題があった。
【００１２】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、パターン形状の良好なレジストパターンを形成し、これをマスクとして下地膜のエッチングを行うことによって、パターン形状の良好なゲート電極を形成することのできる半導体装置の製造方法を提供することにある。
【００１３】
また、本発明の目的は、大きなスループットの低下を生じることなしに、パターン形状の良好なゲート電極を形成することのできる半導体装置の製造方法を提供することにある。
【００１４】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【００１５】
【課題を解決するための手段】
本発明は、半導体基板上に形成された配線層を含む多層膜の上にレジストパターンを形成し、このレジストパターンをマスクとして多層膜の一部をエッチングすることによって半導体基板上にゲート電極を形成する半導体装置の製造方法であり、プラズマ化したエッチングガスを用いてバイアス電力を印加しない状態でレジストパターンをエッチングした後に、多層膜の一部をエッチングすることを特徴とする。
【００１６】
また、本発明は、半導体基板上に形成された配線層を含む多層膜の上にレジストパターンを形成し、このレジストパターンをマスクとして多層膜の一部をエッチングすることによって半導体基板上にゲート電極を形成する半導体装置の製造方法であり、プラズマ化したエッチングガスを用いて所定のバイアス電力を印加した状態でレジストパターンの表面をエッチングした後に、バイアス電力の値を大きくして多層膜の一部をエッチングすることを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。尚、本発明において、「多層膜」とは、半導体基板上にゲート電極を形成するのに必要な多層膜をいい、例えば、ゲート絶縁膜、配線層および絶縁膜をこの順に積層させた膜をいう。絶縁膜の上にさらに反射防止膜が形成されていてもよい。また、本発明において、「多層膜の一部をエッチングする」とは、例えば、レジストパターンをマスクとして絶縁膜（または絶縁膜および反射防止膜）をエッチングすることをいう。
【００１８】
実施の形態１
図１〜図４を用いて、本実施の形態による半導体装置の製造方法を説明する。
【００１９】
図１および図２は、本実施の形態にかかる半導体装置の製造方法を示したものである。
【００２０】
まず、図１（ａ）に示すように、半導体基板１上にゲート絶縁膜２を形成する。ここで、半導体基板１には、図示しない素子分離領域が形成されている。半導体基板１としては、例えば、シリコン基板を用いることができる。また、ゲート絶縁膜２としては、例えば、シリコン酸化膜やシリコン窒化膜などを用いることができる。ゲート絶縁膜２は、ＣＶＤ法により形成してもよいし、熱酸化膜形成後にラジカル窒化を行うことにより形成してもよく、形成方法は限定されない。
【００２１】
次に、図１（ｂ）に示すように、ゲート絶縁膜２の上に配線層３を形成する。配線層３を構成するゲート電極材料としては、例えば、ポリシリコンの他、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｔａ（タンタル）およびＴｉ（チタン）などの高融点金属またはＷＳｉ２（タングステンシリサイド）、ＭｏＳｉ２（モリブデンシリサイド）、ＴａＳｉ２（タンタルシリサイド）およびＴｉＳｉ２（チタンシリサイド）などのシリサイドなどを用いることができる。配線層３の形成は、スパッタ法またはＣＶＤ法などによって行うことができる。
【００２２】
次に、配線層３の上に、シリコン酸化膜やシリコン窒化膜などの絶縁膜４を形成した後、反射防止膜５を形成して、図１（ｃ）の構造とする。ここで、絶縁膜４は、後工程で配線層３をエッチングする際のマスクとして利用される。一方、反射防止膜５は、後工程で形成するレジスト膜をパターニングする際に、レジスト膜を透過した露光光を吸収することによって、レジスト膜と反射防止膜との界面における露光光の反射を無くす役割を果たす。反射防止膜５としては有機物を主成分とする膜を用いることができ、例えば、スピンコート法などによって形成することができる。尚、本発明においては、反射防止膜はなくてもよい。
【００２３】
次に、図１（ｄ）に示すように、反射防止膜５の上にレジスト膜６を形成する。本実施の形態において用いられるレジスト膜６としては、例えば、ＡｒＦレジスト膜が好適である。具体的には、例えば、メタクリル酸エステル系共重合樹脂などの分子中に芳香環を持たない樹脂をベース樹脂とするレジスト組成物を用い、スピンコート法などによって塗布する。その後、レジスト組成物中の溶剤を除去するためにプリベーク処理を行ってもよい。
【００２４】
続いて、フォトリソグラフィ法によってレジスト膜６のパターニングを行う。
【００２５】
まず、図１（ｅ）に示すように、所定のマスク７を介してレジスト膜６に露光光を照射する。露光装置としては、例えば、紫外線露光装置、Ｘ線露光装置、電子ビーム露光装置、フッ化クリプトンエキシマ露光装置、フッ化アルゴンエキシマ露光装置、フッ素（Ｆ２）エキシマ露光装置などが挙げられるが、本実施の形態の製造方法では、フッ化アルゴンエキシマレーザを露光光源とする上記フッ化アルゴンエキシマ露光装置が好適である。露光後に、加熱処理（ＰＥＢ処理）を行ってもよい。
【００２６】
次に、適当な現像液を用いてレジスト膜６を現像することによって、図１（ｆ）に示すようなレジストパターン８を形成する。
【００２７】
以上の工程は公知の方法によって行われるものであり、形成されるレジストパターンは従来と同様のものである。
【００２８】
図３は、図１（ａ）〜図１（ｆ）に示す工程によって形成されたレジストパターンの部分外観図である。図に示すように、レジストパターン８の側壁８ａには不規則な縦筋があり、これに沿って側壁全体に大きな凹凸が生じている。また、レジストパターン８は下側に行くほど線幅が広くなるテーパ形状であるが、上記凹凸のために全体に裾を引いた裾引き形状を呈している。
【００２９】
図４は、比較のために示した従来の絶縁膜パターンの部分外観図であり、図３に示すレジストパターンをマスクとして、従来の方法により得られた絶縁膜パターンを示している。尚、図では、レジストパターンを用いて反射防止膜および絶縁膜のエッチングを行った後、レジストパターンおよび反射防止膜パターンを除去した後の様子が示されている。
【００３０】
図４より、絶縁膜パターン１２の側壁１２ａには不規則な縦筋があり、側壁１２ａの全体に大きな凹凸が生じていることがわかる。そして、絶縁膜パターン１２のパターンエッジ部１２ｂは直線性が悪く、全体に均一な線幅を有するパターンとして形成されていない。
【００３１】
本実施の形態においては、レジストパターンをマスクとして下地の反射防止膜および絶縁膜のエッチングを行う前に、バイアスをかけない状態でレジストパターン表面を軽くエッチングすることを特徴とする。すなわち、下地膜のエッチングを行う前に、レジストパターンの平滑化処理を行うことを特徴としている。
【００３２】
まず、フォトリソグラフィ法によりレジストパターンが形成された半導体基板をドライエッチングを行うことのできる装置の中に入れる。使用するエッチング装置としては、例えば、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｔｃｈｉｎｇ）装置を用いることができる。この場合、平行平板型、ＥＣＲ型およびマグネトロン型の内のいずれのＲＩＥ装置であってもよい。
【００３３】
半導体基板をＲＩＥ装置内にセットして真空引きした後、装置内にエッチングガスを導入する。ここで、使用可能なエッチングガスとしては、例えば、酸素（Ｏ２）、六フッ化硫黄（ＳＦ６）、アルゴン（Ａｒ）または酸素と一酸化炭素（ＣＯ）の混合ガスなどを挙げることができる。また、これらの内で任意のガスを混合して用いてもよい。
【００３４】
次に、エッチングガスをプラズマ化して、プラズマエッチングガスを発生させる。エッチングガスのプラズマ化は任意の方法を用いて行うことができる。例えば、マイクロ波の照射による方法の他、高周波を用いた誘導結合や容量結合による方法なども挙げることができる。
【００３５】
本実施の形態においては、まず、図２（ａ）に示すように、発生したプラズマエッチングガスを用い、図示しない基板保持部にバイアス電力を印加しない状態でエッチングを行う。バイアス電力をかけないことによって、プラズマエッチングガス中の活性種（ラジカル、イオンなど）のエネルギーが低い状態でエッチングを行うことができる。すなわち、被エッチング物の表面部分のみをエッチングすることができるので、レジストパターン８の表面をエッチングしてその平滑化を図ることが可能となる。このような平滑化処理によって、平滑な側壁を有し、線幅が一様であるレジストパターンを得ることができる。
【００３６】
ここで、エッチング時間が長くなるほどレジストパターンを平滑化することができるが、レジストパターンの線幅は小さくなる。したがって、両者を比較考量して最適なエッチング時間を設定するのが好ましい。
【００３７】
続いて、同一のチャンバ内において、図２（ａ）に示すレジストパターン８をマスクとして下地の反射防止膜５および絶縁膜４について異方性エッチングを行う。これによって、図２（ｂ）に示す反射防止膜パターン９および絶縁膜パターン１０が形成される。エッチングガスとしては、例えば、四フッ化炭素（ＣＦ４）および六フッ化二炭素（Ｃ２Ｆ６）などのフッ化炭素系のガスに酸素を混合したガスを用いることができる。酸素の代わりに、一酸化炭素、二酸化炭素（ＣＯ２）、窒素（Ｎ２）またはアルゴンなどを混合して用いてもよい。また、フッ化炭素系ガスとして、水素の入ったＣＨＦｘ系のガスを用いてもよい。
【００３８】
このように、本実施の形態においては、レジストパターンの平滑化処理並びに反射防止膜および絶縁膜のエッチングを同一のチャンバ内で行うので、基板の汚染を防止することができる。
【００３９】
異方性エッチングは、エッチングガスをプラズマ化した後、適当な大きさのバイアス電力を基板保持部に印加することによって行うことができる。この際、半導体基板の垂直方向のエッチング速度が大きくなり、水平方向のエッチング速度が小さくなるように条件を設定する。このようにすることによって、プラズマ中の活性種のエネルギーが高くなり、エッチングが深さ方向に進行する。
【００４０】
本実施の形態によれば、側壁が平滑化されたレジストパターンをマスクとして反射防止膜および絶縁膜をエッチングするので、良好なパターン形状を有する反射防止膜パターンおよび絶縁膜パターンを得ることができる。図５に本実施の形態により得られる絶縁膜パターンの部分外観図を示す。図に示すように、導電層３の上に形成された絶縁膜パターン１０の側壁１０ａは平滑であり、パターンエッジ１０ｂの直線性も良好なものとなる。
【００４１】
次に、図２（ｂ）に示すレジストパターン８および反射防止膜パターン９を除去した後、絶縁膜パターン１０をマスクとして、下地の配線層３について異方性エッチングを行う。これにより、図２（ｃ）に示す配線層パターン１１が得られる。
【００４２】
本実施の形態においては、図４に示す従来の絶縁膜パターンと異なり、良好な形状を有する絶縁膜パターンをマスクとして使用するので、得られる配線層パターンの形状も良好なものとなる。
【００４３】
エッチングガスとしては、配線層３を構成するゲート電極材料に応じて適当なガスを用いることができる。例えば、塩素（Ｃｌ２）、塩化ホウ素（ＢＣｌ）、六フッ化硫黄または臭化水素（ＨＢｒ）などを用いることができる。具体的には、エッチングガスを適当な方法を用いてプラズマ化し、所定の大きさのバイアス電力を印加した状態でエッチングを行う。
【００４４】
最後に、絶縁膜パターンを除去することによって、図２（ｄ）に示す構造のゲート電極の配線パターンを形成することができる。
【００４５】
本実施の形態によれば、レジストパターンについて平滑化処理を行った後に反射防止膜および絶縁膜のエッチングを行うので、パターン形状の良好な反射防止膜パターンおよび絶縁膜パターンを得ることができる。また、この絶縁膜パターンをマスクとして配線層のエッチングを行うので、パターン形状の良好なゲート電極配線パターンを得ることができる。したがって、電気特性の良好な半導体装置を製造することができる。
【００４６】
また、本実施の形態によれば、レジストパターンの平滑化処理並びに反射防止膜および絶縁膜のエッチング処理を同一のチャンバ内において連続した工程として行うので、基板の汚染などを防止することができる。また、従来の半導体製造装置の製造時間と大きく変わらない時間で全体の工程を進めることができる。
【００４７】
実施の形態２．
本実施の形態においては、レジストパターンの平滑化処理を低いバイアス電力を印加した状態で行うことを特徴とする。
【００４８】
本実施の形態におけるレジストパターンは、実施の形態１と同様に、図１（ａ）〜図１（ｆ）に示す方法によって形成される。
【００４９】
まず、図１（ａ）に示すように、半導体基板１上にゲート絶縁膜２を形成する。ここで、半導体基板１には、図示しない素子分離領域が形成されている。半導体基板１としては、例えば、シリコン基板を用いることができる。また、ゲート絶縁膜２としては、例えば、シリコン酸化膜やシリコン窒化膜などを用いることができる。ゲート絶縁膜２は、ＣＶＤ法により形成してもよいし、熱酸化膜形成後にラジカル窒化を行うことにより形成してもよく、形成方法は限定されない。
【００５０】
次に、図１（ｂ）に示すように、ゲート絶縁膜２の上に配線層３を形成する。配線層３を構成するゲート電極材料としては、例えば、ポリシリコンの他、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｔａ（タンタル）およびＴｉ（チタン）などの高融点金属またはＷＳｉ２（タングステンシリサイド）、ＭｏＳｉ２（モリブデンシリサイド）、ＴａＳｉ２（タンタルシリサイド）およびＴｉＳｉ２（チタンシリサイド）などのシリサイドなどを用いることができる。配線層３の形成は、スパッタ法またはＣＶＤ法などによって行うことができる。
【００５１】
次に、配線層３の上に、シリコン酸化膜やシリコン窒化膜などの絶縁膜４を形成した後、反射防止膜５を形成して、図１（ｃ）の構造とする。ここで、絶縁膜４は、後工程で配線層３をエッチングする際のマスクとして利用される。一方、反射防止膜５は、後工程で形成するレジスト膜をパターニングする際に、レジスト膜を透過した露光光を吸収することによって、レジスト膜と反射防止膜との界面における露光光の反射を無くす役割を果たす。反射防止膜５としては有機物を主成分とする膜を用いることができ、例えば、スピンコート法などによって形成することができる。尚、本発明においては、反射防止膜はなくてもよい。
【００５２】
次に、図１（ｄ）に示すように、反射防止膜５の上にレジスト膜６を形成する。本実施の形態において用いられるレジスト膜６としては、例えば、ＡｒＦレジスト膜が好適である。具体的には、例えば、メタクリル酸エステル系共重合樹脂などの分子中に芳香環を持たない樹脂をベース樹脂とするレジスト組成物を用い、スピンコート法などによって塗布する。その後、レジスト組成物中の溶剤を除去するためにプリベーク処理を行ってもよい。
【００５３】
続いて、フォトリソグラフィ法によってレジスト膜６のパターニングを行う。
【００５４】
まず、図１（ｅ）に示すように、所定のマスク７を介してレジスト膜６に露光光を照射する。露光装置としては、例えば、紫外線露光装置、Ｘ線露光装置、電子ビーム露光装置、フッ化クリプトン（ＫｒＦ）エキシマ露光装置、フッ化アルゴン（ＡｒＦ）エキシマ露光装置、フッ素（Ｆ２）エキシマ露光装置などが挙げられるが、本実施の形態の製造方法では、フッ化アルゴンエキシマレーザを露光光源とする上記フッ化アルゴンエキシマ露光装置が好適である。露光後に、加熱処理（ＰＥＢ処理）を行ってもよい。
【００５５】
次に、適当な現像液を用いてレジスト膜６を現像することによって、図１（ｆ）に示すようなレジストパターン８を形成する。
【００５６】
以上の工程によって形成されたレジストパターン８は、実施の形態１で説明したように、図３に示す裾引き形状を呈している。
【００５７】
本実施の形態においては、レジストパターンをマスクとして下地の反射防止膜および絶縁膜のエッチングを行う前に、バイアス電力を低くした状態でレジストパターン表面を軽くエッチングすることを特徴とする。
【００５８】
バイアス電力を印加しない状態でエッチングを行った場合、表面部分のみをエッチングすることが可能であるが、エッチング速度が遅くなるために全体のスループットが低下する。そこで、低いバイアス電力を印加した状態でエッチングを行うことによって、スループットを大きく低下させることなく、レジストパターンの平滑化を行うことが可能となる。
【００５９】
まず、フォトリソグラフィ法によりレジストパターンが形成された半導体基板をドライエッチングを行うことのできる装置の中に入れる。使用するエッチング装置としては、例えば、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｔｃｈｉｎｇ）装置を用いることができる。この場合、平行平板型、ＥＣＲ型およびマグネトロン型のいずれのＲＩＥ装置であってもよい。
【００６０】
半導体基板をＲＩＥ装置内にセットして真空引きした後、装置内にエッチングガスを導入する。ここで、使用可能なエッチングガスとしては、例えば、酸素（Ｏ２）、六フッ化硫黄（ＳＦ６）、アルゴン（Ａｒ）または酸素と一酸化炭素（ＣＯ）の混合ガスなどを挙げることができる。また、これらの内で任意のガスを混合して用いてもよい。
【００６１】
次に、エッチングガスをプラズマ化して、プラズマエッチングガスを発生させる。エッチングガスのプラズマ化は任意の方法を用いて行うことができる。例えば、マイクロ波の照射による方法の他、高周波を用いた誘導結合や容量結合による方法なども挙げることができる。
【００６２】
本実施の形態においては、まず、図２（ａ）に示すように、発生したプラズマエッチングガスを用い、低いバイアス電力を基板保持部に印加した状態でエッチングを行う。この際のバイアス電力は、５０Ｗ以下であることが好ましい。このような低いバイアス電力を印加した状態でエッチングを行うことによって、プラズマエッチングガス中の活性種（ラジカル、イオンなど）のエネルギーが比較的低い状態でエッチングを行うことができる。したがって、下地膜のエッチングを殆ど進行させることなしに、レジストパターンの表面部分をエッチングすることができる。尚、具体的なバイアス電力の値は、レジストパターンの凹凸の程度、レジストパターンの線幅および全体のスループットなどを比較考量することによって最適化することが好ましい。
【００６３】
続いて、同一のチャンバ内において、図２（ａ）に示すレジストパターン８をマスクとして、下地の反射防止膜５および絶縁膜４について異方性エッチングを行う。これにより、図２（ｂ）に示すような反射防止膜パターン９および絶縁膜パターン１０が得られる。本実施の形態においては、レジストパターンの平滑化処理並びに反射防止膜および絶縁膜のエッチングを同一のチャンバ内で行うので、基板の汚染を防止することができる。
【００６４】
異方性エッチングに用いるエッチングガスとしては、例えば、四フッ化炭素（ＣＦ４）および六フッ化二炭素（Ｃ２Ｆ６）などのフッ化炭素系のガスに酸素を混合したガスを用いることができる。酸素の代わりに、一酸化炭素、二酸化炭素（ＣＯ２）、窒素（Ｎ２）またはアルゴンなどを混合して用いてもよい。また、フッ化炭素系ガスとして、水素の入ったＣＨＦｘ系のガスを用いてもよい。
【００６５】
異方性エッチングは、エッチングガスをプラズマ化した後、適当なバイアス電力を印加することによって行うことができる。この際のバイアス電力の値は、レジストパターンの平滑化処理の際に印加したバイアス電力の値よりも大きなものとする。また、半導体基板の垂直方向のエッチング速度が大きくなり、水平方向のエッチング速度が小さくなるように条件を設定する。このようにすることによって、プラズマ中の活性種のエネルギーが高くなり、エッチングが深さ方向に進行する。
【００６６】
本実施の形態によれば、側壁が平滑化されたレジストパターンをマスクとして反射防止膜および絶縁膜をエッチングするので、良好なパターン形状を有する反射防止膜パターンおよび絶縁膜パターンを得ることができる。すなわち、本実施の形態により得られる絶縁膜パターンは、実施の形態１で説明した図５と同様の良好なパターニング形状を有する。
【００６７】
次に、図２（ｂ）に示すレジストパターン８および反射防止膜パターン９を除去した後、絶縁膜パターン１０をマスクとして、下地の配線層３について異方性エッチングを行う。これにより、図２（ｃ）に示す配線層パターン１１が得られる。
【００６８】
本実施の形態においては、図４に示す従来の絶縁膜パターンと異なり、良好な形状を有する絶縁膜パターンをマスクとして使用するので、得られる配線層パターンの形状も良好なものとなる。
【００６９】
エッチングガスとしては、配線層３を構成するゲート電極材料に応じて適当なガスを用いることができる。例えば、塩素（Ｃｌ２）、塩化ホウ素（ＢＣｌ）、六フッ化硫黄または臭化水素（ＨＢｒ）などを用いることができる。具体的には、エッチングガスを適当な方法を用いてプラズマ化し、所定の大きさのバイアス電力を印加した状態でエッチングを行う。
【００７０】
最後に、絶縁膜パターンを除去することによって、図２（ｄ）に示す構造のゲート電極の配線パターンを形成することができる。
【００７１】
本実施の形態におけるレジストパターンの平滑化処理は、（１）バイアス電力をかけない状態でエッチングを行う処理と、（２）低いバイアス電力を印加してエッチングを行う処理とを組み合わせて行ってもよい。
【００７２】
（１）バイアス電力をかけない状態で行うエッチングは、レジストパターンの凹凸が比較的小さい場合に適している。また、レジストパターンの線幅マージンが小さく、平滑化処理のためのエッチング量を多くとれない場合にもバイアス電力をかけないでエッチングを行う方が好ましい。バイアスをかけないことにより、表面部分のみをエッチングすることが可能となるので、レジストパターンの線幅が必要以上に狭くなるのを防ぐことができる。
【００７３】
一方、レジストパターンの凹凸が比較的大きい場合やレジストパターンの線幅マージンが大きい場合には、（２）低いバイアス電力を印加した状態でエッチングを行う方が好ましい。バイアスをかけることによってエッチング速度を上げることができるので、スループットの低下を抑制することができる。
【００７４】
したがって、これらのエッチングを組み合わせて行う場合には、レジストパターンの凹凸の程度、線幅およびスループットなどを総合的に考慮して、それぞれのエッチング時間を決定することが好ましい。
【００７５】
本実施の形態によれば、低いバイアス電力を印加した状態でレジストパターンの平滑化処理を行うので、全体のスループットを低下させることなく、良好な形状のレジストパターンを得ることができる。
【００７６】
また、本実施の形態によれば、レジストパターンの平滑化処理並びに反射防止膜および絶縁膜のエッチング処理を同一のチャンバ内において連続した工程として行うので、基板の汚染などを防止することができる。
【００７７】
実施の形態３．
本実施の形態においては、フッ化炭素ガスを含むエッチングガスを用いて、レジストパターンの平滑化処理を行うことを特徴とする。
【００７８】
本実施の形態におけるレジストパターンは、実施の形態１と同様に、図１（ａ）〜図１（ｆ）に示す方法によって形成される。
【００７９】
まず、図１（ａ）に示すように、半導体基板１上にゲート絶縁膜２を形成する。ここで、半導体基板１には、図示しない素子分離領域が形成されている。半導体基板１としては、例えば、シリコン基板を用いることができる。また、ゲート絶縁膜２としては、例えば、シリコン酸化膜やシリコン窒化膜などを用いることができる。ゲート絶縁膜２は、ＣＶＤ法により形成してもよいし、熱酸化膜形成後にラジカル窒化を行うことにより形成してもよく、形成方法は限定されない。
【００８０】
次に、図１（ｂ）に示すように、ゲート絶縁膜２の上に配線層３を形成する。配線層３を構成するゲート電極材料としては、例えば、ポリシリコンの他、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｔａ（タンタル）およびＴｉ（チタン）などの高融点金属またはＷＳｉ２（タングステンシリサイド）、ＭｏＳｉ２（モリブデンシリサイド）、ＴａＳｉ２（タンタルシリサイド）およびＴｉＳｉ２（チタンシリサイド）などのシリサイドなどを用いることができる。配線層３の形成は、スパッタ法またはＣＶＤ法などによって行うことができる。
【００８１】
次に、配線層３の上に、シリコン酸化膜やシリコン窒化膜などの絶縁膜４を形成した後、反射防止膜５を形成して、図１（ｃ）の構造とする。ここで、絶縁膜４は、後工程で配線層３をエッチングする際のマスクとして利用される。一方、反射防止膜５は、後工程で形成するレジスト膜をパターニングする際に、レジスト膜を透過した露光光を吸収することによって、レジスト膜と反射防止膜との界面における露光光の反射を無くす役割を果たす。反射防止膜５としては有機物を主成分とする膜を用いることができ、例えば、スピンコート法などによって形成することができる。尚、本発明においては、反射防止膜はなくてもよい。
【００８２】
次に、図１（ｄ）に示すように、反射防止膜５の上にレジスト膜６を形成する。本実施の形態において用いられるレジスト膜６としては、例えば、ＡｒＦレジスト膜が好適である。具体的には、例えば、メタクリル酸エステル系共重合樹脂などの分子中に芳香環を持たない樹脂をベース樹脂とするレジスト組成物を用い、スピンコート法などによって塗布する。その後、レジスト組成物中の溶剤を除去するためにプリベーク処理を行ってもよい。
【００８３】
続いて、フォトリソグラフィ法によってレジスト膜６のパターニングを行う。
【００８４】
まず、図１（ｅ）に示すように、所定のマスク７を介してレジスト膜６に露光光を照射する。露光装置としては、例えば、紫外線露光装置、Ｘ線露光装置、電子ビーム露光装置、フッ化クリプトン（ＫｒＦ）エキシマ露光装置、フッ化アルゴン（ＡｒＦ）エキシマ露光装置、フッ素（Ｆ２）エキシマ露光装置などが挙げられるが、本実施の形態の製造方法では、フッ化アルゴンエキシマレーザを露光光源とする上記フッ化アルゴンエキシマ露光装置が好適である。露光後に、加熱処理（ＰＥＢ処理）を行ってもよい。
【００８５】
次に、適当な現像液を用いてレジスト膜６を現像することによって、図１（ｆ）に示すようなレジストパターン８を形成する。
【００８６】
以上の工程によって形成されたレジストパターン８は、実施の形態１で説明したように、図３に示す裾引き形状を呈している。
【００８７】
本実施の形態においては、レジストパターンをマスクとして下地の反射防止膜および絶縁膜のエッチングを行う前に、炭化フッ素ガスを含むエッチングガスを用いてレジストパターン表面を軽くエッチングすることを特徴とする（図２（ａ））。
【００８８】
まず、フォトリソグラフィ法によりレジストパターンが形成された半導体基板をドライエッチングを行うことのできる装置の中に入れる。使用するエッチング装置としては、例えば、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｔｃｈｉｎｇ）装置を用いることができる。この場合、平行平板型、ＥＣＲ型およびマグネトロン型のいずれのＲＩＥ装置であってもよい。
【００８９】
半導体基板をＲＩＥ装置内にセットして真空引きした後、装置内にエッチングガスを導入する。本実施の形態においては、エッチングガスとして、フッ化炭素ガスに、これより反応性の高いガスを少なくとも１種類混合したものを用いる。
【００９０】
フッ化炭素ガスの例としては、四フッ化メタン（ＣＦ４）、六フッ化エタン（Ｃ２Ｆ６）、八フッ化プロパン（Ｃ３Ｆ８）、パーフルオロシクロブタン（Ｃ４Ｆ８）、三フッ化メタン（ＣＨＦ３）またはジフルオロメタン（ＣＨ２Ｆ２）などのガスを挙げることができる。
【００９１】
また、反応性の高いガスとしては、例えば、酸素（Ｏ２）、一酸化炭素（ＣＯ）、二酸化炭素（ＣＯ２）、窒素（Ｎ２）またはアルゴン（Ａｒ）などのガスを挙げることができる。
【００９２】
フッ化炭素ガスは比較的反応性が低いので、レジストパターンの表面部分のみをエッチングするのに適している。しかし、エッチング速度が遅くなるためにスループットが低下する。一方、酸素、一酸化炭素、二酸化炭素、窒素およびアルゴンなどのガスは、比較的反応性が高いためにエッチング速度を速くすることができる。しかし、エッチング量が大きくなるために、レジストパターンの線幅後退（線幅の狭小化）量の増大を招く。そこで、フッ化炭素ガスと、酸素、一酸化炭素、二酸化炭素、窒素およびアルゴンよりなる群から選ばれる少なくとも１のガスとの混合ガスを用いることによって、パターンの線幅後退量を小さくするとともに、スループットの低下を防ぐことができる。
【００９３】
フッ化炭素ガスに混合する酸素、一酸化炭素、二酸化炭素、窒素またはアルゴンなどのガスの割合は、パターンの線幅後退量とスループットとを比較考量して決定することが好ましい。
【００９４】
次に、エッチングガスをプラズマ化して、プラズマエッチングガスを発生させる。エッチングガスのプラズマ化は任意の方法を用いて行うことができる。例えば、マイクロ波の照射による方法の他、高周波を用いた誘導結合や容量結合による方法なども挙げることができる。
【００９５】
本実施の形態においては、基板保持部に対して、バイアス電力を印加しない状態でエッチングを行ってもよいし、低いバイアス電力を印加した状態でエッチングを行ってもよい。また、これらを組み合わせてエッチングしてもよい。バイアス電力を印加する場合には、５０Ｗ以下であることが好ましい。
【００９６】
エッチングガスの組成およびバイアス電力条件を最適化することによって、スループットを低下させることなく、良好な形状のレジストパターンを得ることが可能となる。
【００９７】
続いて、同一のチャンバ内において、図２（ａ）に示すレジストパターン８をマスクとして下地の反射防止膜５および絶縁膜４について異方性エッチングを行う。これにより、図２（ｂ）に示す反射防止膜パターン９および絶縁膜パターン１０が得られる。エッチングガスとしては、先の平滑化処理で使用したエッチングガスと同じものを用いることができる。すなわち、四フッ化炭素（ＣＦ４）および六フッ化二炭素（Ｃ２Ｆ６）などのフッ化炭素系のガスに酸素を混合したガスを用いることができる。酸素の代わりに、一酸化炭素、二酸化炭素（ＣＯ２）、窒素（Ｎ２）またはアルゴンなどを混合して用いてもよい。また、フッ化炭素系ガスとして、水素の入ったＣＨＦｘ系のガスを用いてもよい。
【００９８】
本実施の形態においては、レジストパターンの平滑化処理並びに反射防止膜および絶縁膜のエッチングを同一のチャンバ内で行うので、基板の汚染を防止することができる。
【００９９】
異方性エッチングは、エッチングガスをプラズマ化した後、適当な大きさのバイアス電力を印加することによって行うことができる。バイアス電力の値は、レジストパターンの平滑化処理の際に印加したバイアス電力の値よりも大きくなるようにする。また、半導体基板の垂直方向のエッチング速度が大きくなり、水平方向のエッチング速度が小さくなるように条件を設定する。このようにすることによって、プラズマ中の活性種のエネルギーが高くなり、エッチングが深さ方向に進行する。
【０１００】
本実施の形態によれば、表面が平滑化されたレジストパターンをマスクとして反射防止膜および絶縁膜をエッチングするので、良好なパターン形状を有する反射防止膜パターンおよび絶縁膜パターンを得ることができる。すなわち、本実施の形態により得られる絶縁膜パターンは、実施の形態１で説明した図５と同様の良好なパターニング形状を有する。
【０１０１】
次に、図２（ｂ）に示すレジストパターン８および反射防止膜パターン９を除去した後、絶縁膜パターン１０をマスクとして、下地の配線層３について異方性エッチングを行う。これにより、図２（ｃ）に示す配線層パターン１１が得られる。
【０１０２】
本実施の形態においては、図４に示す従来の絶縁膜パターンと異なり、良好な形状を有する絶縁膜パターンをマスクとして使用するので、得られる配線層パターンの形状も良好なものとなる。
【０１０３】
エッチングガスとしては、配線層３を構成するゲート電極材料に応じて適当なガスを用いることができる。例えば、塩素（Ｃｌ２）、塩化ホウ素（ＢＣｌ）、六フッ化硫黄または臭化水素（ＨＢｒ）などを用いることができる。具体的には、エッチングガスを適当な方法を用いてプラズマ化し、所定の大きさのバイアス電力を印加した状態でエッチングを行う。
【０１０４】
最後に、絶縁膜パターンを除去することによって、図２（ｄ）に示す構造のゲート電極の配線パターンを形成することができる。
【０１０５】
本実施の形態によれば、炭化フッ素のガスに酸素などの反応性の高いガスを混合してエッチングすることによって、スループットを低下させることなしに良好な形状のレジストパターンを得ることができる。
【０１０６】
また、本実施の形態によれば、レジストパターンの平滑化処理並びに反射防止膜および絶縁膜のエッチング処理を同一のチャンバ内において連続した工程として行うので、基板の汚染などを防止することができる。
【０１０７】
実施の形態１〜３においては、レジストパターンの平滑化処理の際に、エッチングガスの流量などを適宜変更することによって、レジストパターンの線幅を制御することが可能である。したがって、本発明によれば、デバイスルールの微細化に対応する配線幅の微細化を、フォトリソグラフィ技術に依存することなく達成することができる。したがって、フォトリソグラフィ技術における露光およびフォーカスマージンの低下を抑制するとともに、パターンの倒れなどの不良を回避することが可能となる。
【０１０８】
実施の形態１〜３においては、ゲート電極を形成する場合について述べたが、本発明はこれに限られるものではない。レジストマスクを用いて下地膜をエッチングすることにより所望のパターンを形成する目的であれば、他の用途にも本発明を適用することが可能である。
【０１０９】
また、本明細書においては、レジストパターンをマスクとして多層膜の一部をエッチングする場合について示したが、レジストパターンをマスクとしてゲート電極の形成に必要な多層膜全体をエッチングする場合にも本発明を適用することができる。
【０１１０】
【発明の効果】
本発明によれば、レジストパターンについて平滑化処理を行った後に下地膜のエッチングを行うので、パターン形状の良好な下地膜パターンを得ることができる。また、この下地膜パターンをマスクとして配線層のエッチングを行うので、パターン形状の良好なゲート電極を得ることができる。したがって、電気特性の良好な半導体装置を製造することができる。
【図面の簡単な説明】
【図１】実施の形態１〜３において、半導体装置の製造方法を示す図である。
【図２】実施の形態１〜３において、半導体装置の製造方法を示す図である。
【図３】実施の形態１〜３において、レジストパターンの形状を示す部分外観図である。
【図４】実施の形態１〜３において、本発明を適用しないで形成した絶縁膜パターンの部分外観図である。
【図５】実施の形態１〜３において、本発明を適用して形成された絶縁膜パターンの部分外観図である。
【符号の説明】
１  半導体基板、  ２  ゲート絶縁膜、  ３  配線層、  ４  絶縁膜、  ５  反射防止膜、  ６  レジスト膜、  ７  マスク、  ８  レジストパターン、  ９  反射防止膜パターン、  １０，１２  絶縁膜パターン、  １１  配線層パターン。
【図１】
2004172312.tif 000003
【図２】
2004172312.tif 000004
【図３】
2004172312.tif 000005
【図４】
2004172312.tif 000006
【図５】
2004172312.tif 000007