(57)【要約】【課題】コストダウン及び小型化が可能な半導体装置及びその製造方法を提供する。【解決手段】本発明に係る半導体装置の製造方法は、第１基板と、第１基板上に形成された第１の接続パッド２１と、第１基板上に形成された第２の接続パッド２２と、を有する実装基板１０を用意する工程と、第２基板と、第２基板上に形成された第１のバンプ４１と、第２基板上に形成され第１のバンプ４１に接続された配線パターン４３と、第２基板上に形成され配線パターン４３に接続された第２のバンプ４２と、を有する補助基板４０を用意する工程と、第１の接続パッドと第２のバンプとを接触させると共に第２の接続パッドと第２のバンプとを接触させて加熱して加圧することにより、第１の接続パッドと第２のバンプとを接続させると共に第２の接続パッドと第２のバンプとを接続させる工程と、を具備する。【選択図】        図３
2004172528.tif 000002
【特許請求の範囲】
【請求項１】
実装基板と、
この実装基板上に形成された第１の接続パッドと、
実装基板上に形成された第２の接続パッドと、
第１の接続パッドに接続された第１のバンプと、
第２の接続パッドに接続された第２のバンプと、
第１のバンプと第２のバンプを電気的に接続する配線パターンと、
この配線パターン、第１及び第２のバンプが形成された補助基板と、
を具備することを特徴とする半導体装置。
【請求項２】
前記実装基板上に配置された第１の半導体チップと、前記実装基板上に配置された第２の半導体チップと、をさらに具備し、第１の半導体チップは前記第１の接続パッドに電気的に接続されており、第２の半導体チップは前記第２の接続パッドに電気的に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記実装基板上に形成された第１の電極パッドと、前記実装基板上に形成された第２の電極パッドと、前記実装基板上に形成された第１の配線パターンと、前記実装基板上に形成された第２の配線パターンと、前記第１の半導体チップ上に形成された第１のボンディングパッドと、前記第２の半導体チップ上に形成された第２のボンディングパッドと、をさらに具備し、
第１の半導体チップは、第１のボンディングパッド、第１の電極パッド、第１の配線パターン、第１の接続パッド、第１のバンプ、配線パターン、第２のバンプ、第２の接続パッド、第２の配線パターン、第２の電極パッド及び第２のボンディングパッドを経由して第２の半導体チップに電気的に接続されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記補助基板は、ポリイミド、ガラスエポキシ樹脂、セラミックス及びシリコン基板のうちのいずれかからなることを特徴とする請求項１〜３のうちいずれか１項に記載の半導体装置。
【請求項５】
第１基板と、第１基板上に形成された第１の接続パッドと、第１基板上に形成された第２の接続パッドと、を有する実装基板を用意する工程と、
第２基板と、第２基板上に形成された第１のバンプと、第２基板上に形成され第１のバンプに接続された配線パターンと、第２基板上に形成され配線パターンに接続された第２のバンプと、を有する補助基板を用意する工程と、
第１の接続パッドと第２のバンプとを接触させると共に第２の接続パッドと第２のバンプとを接触させて加熱して加圧することにより、第１の接続パッドと第２のバンプとを接続させると共に第２の接続パッドと第２のバンプとを接続させる工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項６】
前記実装基板を用意する工程と前記補助基板を用意する工程との間に、前記第１基板上に第１の半導体チップを配置すると共に前記第１基板上に第２の半導体チップを配置する工程をさらに具備し、
前記第１の半導体チップは前記第１の接続パッドに電気的に接続されており、第２の半導体チップは前記第２の接続パッドに電気的に接続されていることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項７】
第１基板と、第１基板上に形成された第１の電極パッドと、第１基板上に形成され第１の電極パッドに接続された第１の配線パターンと、第１基板上に形成され第１の配線パターンに接続された第１の接続パッドと、第１基板上に形成された第２の電極パッドと、第１基板上に形成され第２の電極パッドに接続された第２の配線パターンと、第１基板上に形成され第２配線パターンに接続された第２の接続パッドと、を有する実装基板を用意する工程と、
前記第１基板上に第１のボンディングパッドを有する第１の半導体チップを配置すると共に前記第１基板上に第２のボンディングパッドを有する第２の半導体チップを配置する工程と、
第２基板と、第２基板上に形成された第１のバンプと、第２基板上に形成され第１のバンプに接続された配線パターンと、第２基板上に形成され配線パターンに接続された第２のバンプと、を有する補助基板を用意する工程と、
第１の接続パッドと第２のバンプとを接触させると共に第２の接続パッドと第２のバンプとを接触させて加熱して加圧することにより、第１の接続パッドと第２のバンプとを接続させると共に第２の接続パッドと第２のバンプとを接続させる工程と、
を具備することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、実装基板上に半導体チップを実装した半導体装置及びその製造方法に関する。特には、コストダウン及び小型化が可能な半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
図５（Ａ）は、従来の半導体装置を示す平面図であり、図５（Ｂ）は、図５（Ａ）に示す５Ｂ−５Ｂ線に沿った断面図である。この半導体装置は、実装基板に半導体チップを実装したものである。以下、半導体装置の実装方法について図５を参照しつつ説明する。
まず、図５（Ａ），（Ｂ）に示す樹脂からなる実装基板１１０を用意する。
【０００３】
この実装基板１１０には第１及び第２のスルーホール１２１，１２２が設けられている。第１及び第２のスルーホール１２１，１２２それぞれは実装基板に貫通孔が設けられ、この貫通孔の内側面には銅メッキ層が形成されている。この銅メッキ層によって実装基板１１０の上面と下面との間で電気的な接続を確保している。
【０００４】
実装基板１１０の上面上には第１乃至第８の電極パッド１０１〜１０８と第１乃至第５の配線パターン１１１〜１１５が配置されている。第１乃至第５の配線パターンは銅パターンからなるものである。第１の電極パッド１０１は第１の配線パターン１１１の一端に電気的に接続されており、第１の配線パターン１１１の他端は第８の電極パッド１１８に電気的に接続されている。第３の電極パッド１０３は第２の配線パターン１１２の一端に電気的に接続されており、第２の配線パターン１１２の他端は第６の電極パッド１０６に電気的に接続されている。第４の電極パッド１０４は第３の配線パターン１１３の一端に電気的に接続されており、第３の配線パターン１１３の他端は第５の電極パッド１０５に電気的に接続されている。第２の電極パッド１０２は第４の配線パターン１１４の一端に電気的に接続されており、第４の配線パターン１１４の他端は第１のスルーホール１２１に電気的に接続されている。第２のスルーホール１２２は第５の配線パターン１１５の一端に電気的に接続されており、第５の配線パターン１１５の他端は第７の電極パッド１０７に電気的に接続されている。
【０００５】
また、実装基板の下面上には第６の配線パターン１１６が配置されている。第６の配線パターン１１６の一端は第１のスルーホール１２１に電気的に接続されており、第６の配線パターン１１６の他端は第２のスルーホール１２１に電気的に接続されている。つまり、第２の電極パッド１０２は第４の配線パターン１１４、第１のスルーホール１２１、第６の配線パターン１１６、第２のスルーホール１２２及び第５の配線パターン１１５を介して第７の電極パッド１０７に電気的に接続されている。
【０００６】
次に、上記実装基板１１０に第１及び第２の半導体チップ１２３，１２４を実装する。
すなわち、まず、第１及び第２の半導体チップ１２３，１２４を用意し、実装基板１１０の上面に第１の半導体チップ１２３及び第２の半導体チップ１２４それぞれを載置して固定する。第１の半導体チップ１２３の内部には半導体素子などからなる半導体回路が設けられており、第１の半導体チップ１２３の表面には第１乃至第４のボンディングパッド１３１〜１３４が配置されている。第２の半導体チップ１２４の内部には半導体素子などからなる半導体回路が設けられており、第２の半導体チップ１２４の表面には第５乃至第８のボンディングパッド１３５〜１３８が配置されている。次いで、ワイヤボンディングを行い、第１乃至第８のボンディングパッド１３１〜１３８それぞれと第１乃至第８の電極パッド１０１〜１０８それぞれとをボンディングワイヤによって電気的に接続する。
このようにして第１及び第２の半導体チップ１２３，１２４を実装基板１１０に実装する。
【０００７】
上記従来の半導体装置において実装基板１１０の下面に第６の配線パターン１１６を形成している理由は、電子製品の完成体が小型化するに伴い、実装基板上の半導体チップがより高密度の実装となり、半導体チップ間を接続する配線パターンの密度も密になるため、実装基板の上面だけでは配線パターンを引き回すことができないからである。従って、スルーホールを用いて実装基板の下面にも配線パターンを形成している。また、さらに半導体チップの高密度化が進むと、実装基板を複数用いて配線パターンを引き回す面積を広くし、実装基板の相互間を電気的に接続することも可能である。このようにして半導体チップの高密度化に対応することができる。
【０００８】
実装基板の上面と下面に配線パターンを引き回したり、実装基板を多層化して配線パターンを引き回す面積を広くすると、該実装基板にスルーホールを形成する必要がある。この場合、実装基板の上面のみに配線パターンを形成する場合に比べて増えた配線層分の材料コストのみならず、レジスト塗布、露光、エッチングなどの加工工数が増加するため、実装基板の価格が大きく上昇することになる。
【０００９】
また、実装基板を多層化する場合は、基板の厚さも実装基板の数（層数）に比例して厚くなる。これは完成品の小型化（薄型化）に逆行することになる。この対策としては、厚さの薄い実装基板（例えば絶縁層が０．１ｍｍ以下）を用いることも考えられるが、このような厚さの薄い実装基板を用いることにより、材料費、加工費も増大する。従って、コストダウンの要請に応えることができない。
【００１０】
図６は、他の従来の半導体装置を示す平面図であり、図５と同一部分には同一符号を付し、異なる部分についてのみ説明する。
第１乃至第３の配線パターン１１１〜１１３は、図５に示す半導体装置の配線パターンに比べて微細化されたものである。このため、実装基板１１０の上面上に第４の配線パターン１１７を配置することが可能となる。第４の配線パターン１１７の一端は第２の電極パッド１０２に電気的に接続されており、第４の配線パターンの他端は第７の電極パッド１０７に電気的に接続されている。
【００１１】
上記他の従来の半導体装置において実装基板１１０の上面のみで配線パターンを引き回すことができる理由は、配線パターンを微細化しているからである。このように配線パターンを微細化することにより実装基板１１０の下面を用いることなく配線パターンを引き回すことが可能となる。しかし、配線パターンの微細化にも限界があるため、さらに半導体チップの高密度化が進めば実装基板の上面のみで配線パターンを引き回すことができなくなる。
【００１２】
また、配線パターンを微細化すると、露光装置などの製造装置を、前述した従来の半導体装置の実装基板を作製する際に適用した加工精度から微細加工用にグレードアップする必要がある。このため、高価な新しい製造装置への投資が必要となり製造コストが上昇する。従って、コストダウンの要請に応えることができない。
【００１３】
【発明が解決しようとする課題】
上記従来の半導体装置及び他の従来の半導体装置では、高密度実装化に伴い配線密度が上がった場合、実装基板の多層化や微細配線化により対応しているが、基板価格の上昇を招き、完成品のコストダウンの要請に応えることができなかった。また、実装基板を多層化した従来の半導体装置では、基板の厚さも実装基板の数に比例して厚くなるため、完成品の小型化を実現することができなくなる。
【００１４】
本発明は上記のような事情を考慮してなされたものであり、その目的は、コストダウン及び小型化が可能な半導体装置及びその製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置は、実装基板と、
この実装基板上に形成された第１の接続パッドと、
実装基板上に形成された第２の接続パッドと、
第１の接続パッドに接続された第１のバンプと、
第２の接続パッドに接続された第２のバンプと、
第１のバンプと第２のバンプを電気的に接続する配線パターンと、
この配線パターン、第１及び第２のバンプが形成された補助基板と、
を具備することを特徴とする。
【００１６】
上記半導体装置によれば、実装基板上において配線パターンが密になる部分や配線パターンの引き回しが困難な部分のみに対し、別に基板上に作製した配線用の補助基板を用いて電気的コンタクトをとる様にしている。このため、従来技術のように基板価格の上昇を招いた配線パターンの微細化や実装基板の多層化をしなくても、実装基板上で配線が困難である部分に対し、必要に応じてラフな配線形成技術を用いた別作りの安価な配線基板である補助基板を用いて配線を付加できる。従って、高密度実装製品の実装工程時の製造コストを低減することができる。また、実装基板の多層化をする必要がないので、実装基板や実装基板に半導体チップを実装した後の製品を薄くして小型化が可能となる。
【００１７】
また、本発明に係る半導体装置においては、前記実装基板上に配置された第１の半導体チップと、前記実装基板上に配置された第２の半導体チップと、をさらに具備し、第１の半導体チップは前記第１の接続パッドに電気的に接続されており、第２の半導体チップは前記第２の接続パッドに電気的に接続されていることも可能である。
【００１８】
また、本発明に係る半導体装置においては、前記実装基板上に形成された第１の電極パッドと、前記実装基板上に形成された第２の電極パッドと、前記実装基板上に形成された第１の配線パターンと、前記実装基板上に形成された第２の配線パターンと、前記第１の半導体チップ上に形成された第１のボンディングパッドと、前記第２の半導体チップ上に形成された第２のボンディングパッドと、をさらに具備し、
第１の半導体チップは、第１のボンディングパッド、第１の電極パッド、第１の配線パターン、第１の接続パッド、第１のバンプ、配線パターン、第２のバンプ、第２の接続パッド、第２の配線パターン、第２の電極パッド及び第２のボンディングパッドを経由して第２の半導体チップに電気的に接続されていることも可能である。
【００１９】
また、本発明に係る半導体装置において、前記補助基板は、ポリイミド、ガラスエポキシ樹脂、セラミックス及びシリコン基板のうちのいずれかからなることが好ましい。
【００２０】
本発明に係る半導体装置の製造方法は、第１基板と、第１基板上に形成された第１の接続パッドと、第１基板上に形成された第２の接続パッドと、を有する実装基板を用意する工程と、
第２基板と、第２基板上に形成された第１のバンプと、第２基板上に形成され第１のバンプに接続された配線パターンと、第２基板上に形成され配線パターンに接続された第２のバンプと、を有する補助基板を用意する工程と、
第１の接続パッドと第２のバンプとを接触させると共に第２の接続パッドと第２のバンプとを接触させて加熱して加圧することにより、第１の接続パッドと第２のバンプとを接続させると共に第２の接続パッドと第２のバンプとを接続させる工程と、
を具備することを特徴とする。
【００２１】
また、本発明に係る半導体装置の製造方法においては、前記実装基板を用意する工程と前記補助基板を用意する工程との間に、前記第１基板上に第１の半導体チップを配置すると共に前記第１基板上に第２の半導体チップを配置する工程をさらに具備し、
前記第１の半導体チップは前記第１の接続パッドに電気的に接続されており、第２の半導体チップは前記第２の接続パッドに電気的に接続されていることも可能である。
【００２２】
本発明に係る半導体装置の製造方法は、第１基板と、第１基板上に形成された第１の電極パッドと、第１基板上に形成され第１の電極パッドに接続された第１の配線パターンと、第１基板上に形成され第１の配線パターンに接続された第１の接続パッドと、第１基板上に形成された第２の電極パッドと、第１基板上に形成され第２の電極パッドに接続された第２の配線パターンと、第１基板上に形成され第２配線パターンに接続された第２の接続パッドと、を有する実装基板を用意する工程と、
前記第１基板上に第１のボンディングパッドを有する第１の半導体チップを配置すると共に前記第１基板上に第２のボンディングパッドを有する第２の半導体チップを配置する工程と、
第２基板と、第２基板上に形成された第１のバンプと、第２基板上に形成され第１のバンプに接続された配線パターンと、第２基板上に形成され配線パターンに接続された第２のバンプと、を有する補助基板を用意する工程と、
第１の接続パッドと第２のバンプとを接触させると共に第２の接続パッドと第２のバンプとを接触させて加熱して加圧することにより、第１の接続パッドと第２のバンプとを接続させると共に第２の接続パッドと第２のバンプとを接続させる工程と、
を具備することを特徴とする。
【００２３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１（Ａ）は、本発明に係る第１の実施の形態による実装基板に半導体チップを実装した半導体装置を示す平面図であり、図１（Ｂ）は、図１（Ａ）に示す１Ｂ−１Ｂ線に沿った断面図である。図２（Ａ）は、補助基板を示す平面図であり、図２（Ｂ）は、図２（Ａ）に示す補助基板の側面図である。図３は、図１に示す実装基板に図２に示す補助基板を接続した半導体装置を示す断面図である。
【００２４】
本実施の形態では、実装基板１０上において配線が密になる部分や配線の引き回しが困難な部分のみに対し、別に基板上に作製した配線用の補助基板４０を用いて電気的コンタクトをとる様にしたものである。後述するが、図１（Ａ）に示す第１の接続パッド２１と第２の接続パッド２２との間は、配線パターンが密になり過ぎており、同じ配線ルール（配線密度）では配線パターンを形成することができない。そこで、図２に示すようなポリイミドなどの絶縁樹脂からなる補助基板４０上に予め配線パターン４３を形成しておき、この補助基板を第１の接続パッド２１と第２の接続パッド２２との間に接続して電気的導通を得るようにしたものである。なお、補助基板の材質は、リフローなどでの熱膨張に対する耐性を有するものであれば種々の材質を用いることも可能であり、例えばポリイミドやガラスエポキシなど、実装基板として通常用いる材料を使用することも可能である。
【００２５】
以下、図３に示す半導体装置を製造する方法について具体的に説明する。
まず、図１（Ａ），（Ｂ）に示す実装基板１０を用意する。この実装基板１０はガラスエポキシ樹脂等からなる厚さ０．２５ｍｍ程度の基板である。実装基板１０の上面上には第１乃至第８の電極パッド１〜８と第１乃至第５の配線パターン１１〜１５が配置されている。第１乃至第５の配線パターンは銅パターンからなるものである。第１の電極パッド１は第１の配線パターン１１の一端に電気的に接続されており、第１の配線パターン１１の他端は第８の電極パッド１８に電気的に接続されている。第３の電極パッド３は第２の配線パターン１２の一端に電気的に接続されており、第２の配線パターン１２の他端は第６の電極パッド６に電気的に接続されている。第４の電極パッド４は第３の配線パターン１３の一端に電気的に接続されており、第３の配線パターン１３の他端は第５の電極パッド５に電気的に接続されている。第２の電極パッド２は第４の配線パターン１４の一端に電気的に接続されており、第４の配線パターン１４の他端は第１の接続パッド２１に電気的に接続されている。第２の接続パッド２２は第５の配線パターン１５の一端に電気的に接続されており、第５の配線パターン１５の他端は第７の電極パッド７に電気的に接続されている。第１及び第２の接続パッド２１，２２それぞれは、種々の材料を用いることが可能であるが、例えば半田バンプ又は金バンプ等からなるものである。
【００２６】
次に、上記実装基板１０に第１及び第２の半導体チップ２３，２４を所定の位置に実装する。
すなわち、まず、第１及び第２の半導体チップ２３，２４を用意し、実装基板１０の上面に第１の半導体チップ２３及び第２の半導体チップ２４それぞれを載置して接着剤により固定する。第１の半導体チップ２３の内部には半導体素子などからなる半導体回路が設けられており、第１の半導体チップ２３の表面には半導体回路と電気的に接続された第１乃至第４のボンディングパッド３１〜３４が配置されている。第２の半導体チップ２４の内部には半導体素子などからなる半導体回路が設けられており、第２の半導体チップ２４の表面には半導体回路と電気的に接続された第５乃至第８のボンディングパッド３５〜３８が配置されている。
【００２７】
次いで、ワイヤボンディングを行い、第１のボンディングパッド３１と第１の電極パッド１とをボンディングワイヤによって電気的に接続し、第２のボンディングパッド３２と第２の電極パッド２とをボンディングワイヤによって電気的に接続し、第３のボンディングパッド３３と第３の電極パッド３とをボンディングワイヤによって電気的に接続し、第４のボンディングパッド３４と第４の電極パッド４とをボンディングワイヤによって電気的に接続し、第５のボンディングパッド３５と第５の電極パッド５とをボンディングワイヤによって電気的に接続し、第６のボンディングパッド３６と第６の電極パッド６とをボンディングワイヤによって電気的に接続し、第７のボンディングパッド３７と第７の電極パッド７とをボンディングワイヤによって電気的に接続し、第８のボンディングパッド３８と第８の電極パッド８とをボンディングワイヤによって電気的に接続する。
【００２８】
このようにして第１の半導体チップの第１、第３及び第４のボンディングパッド３１，３３，３４それぞれは、第２の半導体チップの第８、第６及び第５のボンディングパッド３８，３６，３６に電気的に接続される。すなわち、第１の半導体チップの第１のボンディングパッド３１は、ボンディングワイヤ、第１の電極パッド１、第１の配線パターン１１、第８の電極パッド８、ボンディングワイヤを経由して第２の半導体チップの第８のボンディングパッド３８に電気的に接続される。第１の半導体チップの第３のボンディングパッド３３は、ボンディングワイヤ、第３の電極パッド３、第２の配線パターン１２、第６の電極パッド６、ボンディングワイヤを経由して第２の半導体チップの第６のボンディングパッド３６に電気的に接続される。第１の半導体チップの第４のボンディングパッド３４は、ボンディングワイヤ、第４の電極パッド４、第３の配線パターン１３、第５の電極パッド５、ボンディングワイヤを経由して第２の半導体チップの第５のボンディングパッド３５に電気的に接続される。
【００２９】
この後、図２に示す補助基板４０を用意する。この補助基板４０は厚さ１００μｍ程度のポリイミドフィルムから構成されている。補助基板４０は半導体チップ２３，２４の厚さより薄いものである。補助基板４０の表面には金等のメタルからなる第１及び第２のバンプ４１，４２、配線パターン４３が形成されている。配線パターン４３の一端は第１のバンプ４１に電気的に接続されており、配線パターン４３の他端は第２のバンプ４２に電気的に接続されている。第１のバンプ４１と第２のバンプ４２の相対的な位置は実装基板１０上の第１の接続パッド２１と第２の接続パッド２２のそれと同一である。なお、補助基板４０の配線パターン４３はレジストなどの絶縁膜（図示せず）によって被覆されており、この絶縁膜から第１及び第２のバンプ４１，４２は露出している。
【００３０】
次に、図３に示すように、実装基板１０上に補助基板４０を移動させ、該実装基板１０上の第１の接続パッド２１上に補助基板４０上の第１のバンプ４１を載置すると共に該実装基板１０上の第２の接続パッド２２上に補助基板４０上の第２のバンプ４２を載置する。次いで、補助基板４０と実装基板１０を加熱して加圧することにより、第１の接続パッド２１と第１のバンプ４１を接続させ、第２の接続パッド２２と第２のバンプ４２を接続させる。これにより、第２の電極パッド２と第７の電極パッド７とが補助基板の配線パターン４３を介して電気的に接続される。即ち、第１の半導体チップの第２のボンディングパッド３２は、ボンディングワイヤ、第２の電極パッド２、第４の配線パターン１４、第１の接続パッド２１、第１のバンプ４１、配線パターン４３、第２のバンプ４２第２の接続パッド２２、第５の配線パターン１５、第７の電極パッド７、ボンディングワイヤを経由して第２の半導体チップの第７のボンディングパッド３７に電気的に接続される。
【００３１】
上記第１の実施の形態によれば、実装基板１０上において配線パターンが密になる部分や配線パターンの引き回しが困難な部分のみに対し、別に基板上に作製した配線用の補助基板４０を用いて電気的コンタクトをとる様にしている。このため、従来技術のように基板価格の上昇を招いた配線パターンの微細化や実装基板の多層化をしなくても、実装基板上で配線が困難である部分に対し、必要に応じてラフな配線形成技術を用いた別作りの安価な配線基板である補助基板を用いて配線を付加できる。従って、高密度実装製品の実装工程時の製造コストを低減することができる。また、実装基板の多層化をする必要がないので、実装基板や実装基板に半導体チップを実装した後の製品を薄くすることが可能となり、最終完成品の厚さやサイズを小さくすることができる。
【００３２】
図４（Ａ）は、本発明に係る第２の実施の形態で用いる補助基板を示す平面図であり、図４（Ｂ）は、図４（Ａ）に示す４Ｂ−４Ｂ線に沿った断面図であり、図２と同一部分には同一符号を付し、異なる部分についてのみ説明する。
本実施の形態では、第１の実施の形態におけるポリイミドフィルムからなる補助基板をシリコン基板からなる補助基板に代えたものである。
【００３３】
まず、実装基板としては第１の実施の形態と同様のものを用いる。次いで、図４に示す補助基板５０を用意する。補助基板５０は厚さ１５０μｍ程度であり、補助基板５０は実装する半導体チップの厚さより薄いものである。補助基板５０上には第１の絶縁膜５１が形成されており、第１の絶縁膜５１上には配線パターン５２が形成されている。この配線パターン５２及び第１の絶縁膜５１の上にはレジスト膜などの第２の絶縁膜５３が形成されている。第２の絶縁膜５３には配線パターン５１の一端上に位置する第１開口部が設けられており、第２の絶縁膜５３には配線パターン５１の他端上に位置する第２開口部が設けられている。第１開口部内及び第２開口部内それぞれには電解メッキ法又は無電解メッキ法により、配線パターン５１の一端及び他端それぞれの上には金等のメタルからなる第１及び第２のバンプ５４，５５が形成される。
【００３４】
次いで、実装基板上に補助基板５０を移動させ、該実装基板上の第１の接続パッド上に補助基板５０上の第１のバンプ５４を載置すると共に該実装基板上の第２の接続パッド上に補助基板５０上の第２のバンプ５５を載置する。次いで、補助基板５０と実装基板を加熱して加圧することにより、第１の接続パッドと第１のバンプ５１を接続させ、第２の接続パッドと第２のバンプ５２を接続させる。これにより、第２の電極パッドと第７の電極パッドとが補助基板の配線パターン５２を介して電気的に接続される。
【００３５】
上記第２の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
また、本実施の形態では、シリコン基板からなる補助基板を用いているため、実装基板上に実装する際に他の半導体チップと同様の手法で実装することも可能であり、実装が容易であるというメリットがあり、また、実装には既存設備を利用でき、チップマウンタやダイボンダーを使用することも可能である。
【００３６】
また、本実施の形態では、シリコン基板からなる補助基板上に配線パターンを形成することで、半導体チップの製造技術で樹脂系の補助基板より微細な配線パターンを形成することが可能となり、しかも補助基板の歪み、反りなどの形状変化も少なくすることができるため、実装基板上の接続パッドとのコンタクト不良などの発生も抑制でき、実装品質を向上させることができる。
【００３７】
尚、上記第２の実施の形態では、補助基板４０の材質にシリコン基板を用いているが、補助基板の材質にセラミックスを用いることも可能である。この場合の補助基板は厚さ１５０μｍ程度である。また、配線パターン層の層数が少なければ、シリコンチップで製作するよりも安価に製作でき、コストダウン効果がさらに大きくなる。
【００３８】
また、本発明は上記実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、配線パターンの数や引き回しやパターン形状などを種々変更して実施することも可能である。
【図面の簡単な説明】
【図１】第１の実施の形態による実装基板に半導体チップを実装した図。
【図２】第１の実施の形態による補助基板を示す図。
【図３】第１の実施の形態による実装基板に補助基板を接続した図。
【図４】第２の実施の形態による補助基板を示す図。
【図５】従来の半導体装置を示す図。
【図６】他の従来の半導体装置を示す平面図。
【符号の説明】
１〜８，１０１〜１０８…第１〜第８の電極パッド、１０，１１０…実装基板、１１〜１５，１１１〜１１５…第１〜第５の配線パターン、２１…第１の接続パッド、２２…第２の接続パッド、２３，１２３…第１の半導体チップ、２４，１２４…第２の半導体チップ、３１〜３８，１３１〜１３８…第１〜第８のボンディングパッド、４０，５０…補助基板、４１，５４…第１のバンプ、４２，５５…第２のバンプ、４３，５２…配線パターン、５１…第１の絶縁膜、５３…第２の絶縁膜、１１７…第４の配線パターン、１２１…第１のスルーホール、１２２…第２のスルーホール
【図１】
2004172528.tif 000003
【図２】
2004172528.tif 000004
【図３】
2004172528.tif 000005
【図４】
2004172528.tif 000006
【図５】
2004172528.tif 000007
【図６】
2004172528.tif 000008