(57)【要約】【課題】マルチキャリア変調信号の帯域内に発生するスプリアス信号を低減させること。【解決手段】本発明による送信装置は、入力ポートおよび出力ポートを有し、マルチキャリア変調信号を送信する。更に、ディジタル送信信号のＩ成分およびＱ成分を受信し、これらを多重化した信号をアナログ信号に変換する高速ＤＡＣ手段と、アナログ信号を、マルチキャリア変調信号を形成するＲＦ信号に変換して出力ポートから出力するＲＦ回路手段と、入力ポートに結合され、高速ＤＡＣ手段に供給する電源電圧値を設定する制御手段と、制御手段に結合される記憶手段とを有する。制御手段が入力ポートから受信して記憶手段に格納させる電源電圧値は、所定の電圧範囲におけるスプリアス信号の下限値を与える値であり、スプリアス信号の周波数は、データ・サンプリング周波数とマルチキャリア周波数に基づいて定められる。【選択図】　　　図４
2004023720.tif 000002
【特許請求の範囲】
【請求項１】
入力ポートおよび出力ポートを有し、マルチキャリア変調信号を送信する送信装置であって、
ディジタル送信信号の同相成分および直交成分を受信し、これらを多重化した信号をアナログ信号に変換するディジタル・アナログ変換手段と、
前記アナログ信号を、前記マルチキャリア変調信号を形成するＲＦ信号に変換して前記出力ポートから出力するＲＦ回路手段と、
前記入力ポートに結合され、前記ディジタル・アナログ変換手段に供給する電源電圧値を設定する制御手段と、
前記制御手段による制御の下に前記入力ポートから受信した電源電圧値を格納する記憶手段と
を有し、前記制御手段が設定する電源電圧値は、所定の電圧範囲内で前記ＲＦ信号に含まれるスプリアス信号の下限値を与える値であることを特徴とする送信装置。
【請求項２】
請求項１記載の送信装置において、前記ディジタル送信信号の同相成分および直交成分を受信する第１，第２ラッチ手段と、前記多重化したディジタル信号を受信する第３ラッチ手段とが、ディジタル手段用電源に結合され、
前記制御装置により設定される前記電源電圧値に、前記ディジタル手段用電源の値が含まれることを特徴とする送信装置。
【請求項３】
請求項２記載の送信装置において、前記第１，第２および第３ラッチ手段に供給するデータ・サンプリング周波数が、位相ロック・ループ用電源およびクロック用電源に結合されたＰＬＬ回路手段により生成され、
前記制御装置により設定される前記電源電圧値に、位相ロック・ループ用電源およびクロック用電源の値が含まれることを特徴とする送信装置。
【請求項４】
請求項１記載の送信装置において、前記記憶手段に格納された電源電圧値を表すディジタル値をアナログ電圧に変換することによって、前記高速ディジタル・アナログ変換手段に電源電圧を供給する電源供給手段を有することを特徴とする送信装置。
【請求項５】
送信装置の出力ポートから送信されるマルチキャリア変調信号に含まれるスプリアス信号を抑制する方法であって、前記送信装置は、送信するディジタル信号をアナログ信号に変換する高速ディジタル・アナログ変換手段と、前記アナログ信号を、前記マルチキャリア変調信号を形成するＲＦ信号に変換して前記出力ポートから出力するＲＦ回路手段を有し、前記スプリアス信号の周波数は、前記高速ディジタル・アナログ変換手段で使用されるデータ・サンプリング周波数とマルチキャリア周波数に基づいて定められ、当該方法は、
前記入力ポートを通じて所定の電源電圧値を前記送信装置の記憶手段に格納する格納ステップと、
前記所定の電源電圧値に対応する電圧を前記高速ディジタル・アナログ変換手段に設定する設定ステップと、
前記出力ポートからＲＦ信号を送信させる送信ステップと、
前記ＲＦ信号に含まれる前記スプリアス信号の測定値を求める測定ステップと、
前記測定値と前記送信装置の記憶手段に格納済みの前回の測定値を比較することにより、今回の測定値が、前回よりも前記スプリアス信号の少ないことを示す場合に、前記電源電圧値を前記記憶手段に格納する格納ステップ
より成り、所定の電圧範囲を網羅するように、前記格納ステップ、前記設定ステップ、送信ステップ、測定ステップおよび格納ステップを反復することを特徴とする方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般にマルチキャリア（複数搬送波）変調方式を利用する移動通信の技術分野に関し、特に、マルチキャリア変調信号を送信する送信装置およびこの送信装置を使用する方法に関する。
【０００２】
【従来の技術】
この種の技術分野において、マルチパス伝搬環境による影響を小さくする等の理由から、ワイドバンド符号分割多重接続システム（Ｗ−ＣＤＭＡ：　Ｗｉｄｅｂａｎｄ　Ｃｏｄｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅ　Ａｃｃｅｓｓ）のような移動通信システムでも、マルチキャリア変調方式を採用している。
【０００３】
図１は、マルチキャリア変調方式を使用する基地局送信機１０の部分概略図を示す。各キャリアからのベースバンドのディジタル送信信号（ｘ１〜ｘ４）は、同相成分信号Ｉｎおよび直交成分信号Ｑｎ（ｎは任意のキャリア）に分割された形式で受信される。これらの信号は、各々の周波数変換部にて、基準周波数（ｆｓ／４：後述するサンプリング周波数の４分の１）に対して所定のキャリア周波数（ｆ１〜ｆ４）だけシフトされる。各周波数変換部にて周波数シフトされた同相成分信号Ｉｎ´は、Ｉ加算部にて合成され、各周波数変換部にて周波数シフトされた直交成分信号Ｑｎ´は、Ｑ加算部にて合成される。Ｉ，Ｑ加算部にて合成された同相成分信号Ｉおよび直交成分信号Ｑは、ディジタル直交変調器ＤＱＭＯＤにてディジタル変調され、その出力はディジタル・アナログ変換器ＤＡＣに入力される。
【０００４】
ディジタル・アナログ変換器ＤＡＣは、データ・サンプリング周波数（スイッチング周波数）ｆｓを利用して、入力されたディジタル信号（ディジタル直交変調器ＤＱＭＯＤからの出力）をアナログ信号に変換する。ディジタル直交変調器ＤＱＭＯＤにもデータ・サンプリング周波数ｆｓ／２が供給される。ディジタル・アナログ変換器ＤＡＣからの周波数多重信号ＳＭは、無線周波数に周波数変換されて、電力増幅器５２による増幅等を経てアンテナ５４から送信される。
【０００５】
図２は、送信信号に関する模式的な周波数分布を示す。第１ないし第４マルチキャリア周波数ｆ１ないしｆ４は、周波数軸上に等間隔に整列し、４つのキャリア全体で例えば２０ＭＨｚの周波数帯域（使用帯域）を占める。これら４つのキャリアの全部又は一部が、通信システムの容量およびトラフィック等に依存して利用される。
【０００６】
図３は、図１に示すようなマルチキャリア送信機に使用することが可能な高速ディジタル・アナログ変換手段を示し、これは図１の波線で囲まれた部分２０に対応する。高速ディジタル・アナログ変換手段２０は、第１および第２端子ＰＯＲＴ１，ＰＯＲＴ２から送信信号の同相成分（Ｉ）および直交成分（Ｑ）のような２系統の信号を受信してラッチする第１および第２ラッチ手段を有する。第１，第２ラッチ手段の出力は、多重化手段ＭＵＸで多重化される。多重化された信号は、第３ラッチ手段であるＤＡＣラッチ手段に入力される。アナログ・ディジタル変換器ＤＡＣの出力は、高速アナログ・ディジタル変換手段２０の出力ポートから出力される。高速アナログ・ディジタル変換手段２０は、第１及び第２ラッチ手段、多重化手段ＭＵＸおよびＤＡＣラッチ手段にデータ・サンプリング周波数（スイッチング周波数）を供給するＰＬＬ手段を有する。この場合において、ＤＡＣラッチ手段に供給する周波数ｆｓの２分の１の周波数が多重化手段ＭＵＸに供給され、第１，第２ラッチ手段には周波数ｆｓの４分の１の周波数が供給される。更に、アナログ・ディジタル変換器ＤＡＣには、アナログ信号を形成するための基準値が供給される（リファンレス）。
【０００７】
第１，第２ラッチ手段、多重化手段ＭＵＸおよびＤＡＣラッチ手段には、ディジタル手段用電源が端子ＤＶＤＤから供給される。また、ＰＬＬ用電源およびクロック用電源が、それぞれ電源端子ＰＬＬＶＤＤおよびＣＬＫＶＤＤを通じてＰＬＬ手段に供給される。
【０００８】
【発明が解決しようとする課題】
このようなマルチキャリア送信機の形態では、ディジタル・アナログ変換器ＤＡＣのデータ・サンプリング周波数ｆｓだけでなく、ｆｓ／２およびｆｓ／４等のデータ・サンプリング周波数で動作する手段が必要となる。これは、主に、複数系列の信号（Ｉ，Ｑ）を周波数ｆｓ／４で受信し、周波数ｆｓ／２で多重化し、この多重化信号を周波数ｆｓでディジタル・アナログ変換することに起因する。このため、データ・サンプリング周波数とマルチキャリア周波数（ｆ１ないしｆ４）によるスプリアス信号が発生し得る。例えば、ｆｓ／２のデータ・サンプリング周波数と第３マルチキャリア周波数ｆ３（図２）との干渉により、第２マルチキャリア周波数ｆ２の位置にスプリアス信号（イメージ周波数）が生じ得る。この場合において、第２，第３マルチキャリア周波数ｆ２，ｆ３を利用して通信システムが運用されているならば、第２マルチキャリア周波数ｆ２のところに生じたスプリアス信号の大きさは、使用されているキャリア信号ｆ２に比較して小さいので無視し得る。
【０００９】
しかしながら、第２マルチキャリア周波数ｆ２を利用していなかった場合（第３マルチキャリア信号のみを使用していた場合）に周波数ｆ２のところに生じるスプリアス信号は、他の信号に隠れることなく出現し、無視し得えないノイズとなり得る。マルチキャリア変調方式では、このようなスプリアス信号は、使用帯域内に発生するので、帯域通過フィルタにより排除すること等は困難である。
【００１０】
本願課題は、マルチキャリア変調信号の帯域内に発生するスプリアス信号を低減させる送信装置および方法を提供することである。
【００１１】
【課題を解決するための手段】
本願発明者は、高速ディジタル・アナログ変換手段２０に供給する電源電圧を、素子毎に調整することにより、上記のスプリアス信号を低減させ得ることを見出した。この場合において、調整すべき電源電圧は、少なくとも第１，第２ラッチ手段及びＤＡＣラッチ手段に供給する電源（ディジタル手段用電源ＤＶＤＤ）、ＰＬＬ手段用電源（ＰＬＬＶＤＤ）、またはクロック用電源（ＣＬＫＶＤＤ）である。上記のスプリアス信号は、電源ラインに関連したスイッチング・ノイズと考えることができる。スイッチング動作を行う各種ラッチ手段はディジタル手段用電源ＤＶＤＤを利用するので、この電源はスイッチング・ノイズに影響し得る。また、スイッチング動作の周波数はＰＬＬ手段により設定され、このＰＬＬ手段にはＰＬＬ手段用電源ＰＬＬＶＤＤおよびクロック用電源ＣＬＫＶＤＤが供給されているので、これらの電源もスイッチング・ノイズに影響し得る。
【００１２】
また、本願発明者は、素子（高速ディジタル・アナログ変換手段２０）の許容電圧範囲内で、スプリアス信号の下限値を与える電源電圧の値は、その電圧範囲内の最小値であるとは限らず、また、スプリアス信号の下限値を与える電圧値は素子毎に異なることも見出した。このような分析及び考察の下に、本願発明者は、以下の解決手段を得た。
【００１３】
本発明による解決手段によれば、
入力ポートおよび出力ポートを有し、マルチキャリア変調信号を送信する送信装置であって、
ディジタル送信信号の同相成分および直交成分を受信し、これらを多重化した信号をアナログ信号に変換するディジタル・アナログ変換手段と、
前記アナログ信号を、前記マルチキャリア変調信号を形成するＲＦ信号に変換して前記出力ポートから出力するＲＦ回路手段と、
前記入力ポートに結合され、前記ディジタル・アナログ変換手段に供給する電源電圧値を設定する制御手段と、
前記制御手段による制御の下に前記入力ポートから受信した電源電圧値を格納する記憶手段と
を有し、前記制御手段が設定する電源電圧値は、所定の電圧範囲内で前記ＲＦ信号に含まれるスプリアス信号の下限値を与える値であることを特徴とする送信装置が提供される。
【００１４】
【作用】
請求項１記載の発明によれば、高速ディジタル・アナログ変換手段に、スプリアス信号を小さくする電源電圧値を設定するので、マルチキャリア変調信号の帯域内に発生するスプリアス信号を低減させることが可能になる。
【００１５】
請求項２記載の発明によれば、ディジタル直交信号および多重化信号のラッチ手段に供給する電源電圧を適切に設定することによって、スプリアス信号を抑制することが可能になる。
【００１６】
請求項３記載の発明によれば、ＰＬＬ回路手段に供給される位相ロック・ループ用電源およびクロック用電源の電圧を適切に設定することによって、スプリアス信号を抑制することが可能になる。
【００１７】
請求項４記載の発明によれば、記憶手段に格納されたディジタル値をアナログ値に変換することにより、最適な電源電圧を簡易にディジタル・アナログ変換手段に供給することが可能になる。
【００１８】
請求項５記載の発明によれば、一連の手順を実行することにより、スプリアス信号を抑制する適切な電源電圧を送信装置に設定することが可能になる。
【００１９】
【発明の実施の形態】
図４は、本実施例によるマルチキャリア変調信号を送信する送信装置４００を示す概略ブロック図である。送信装置４００は、送信信号の同相成分（Ｉ）および直交成分（Ｑ）のような２系列の信号を並列に受信する受信ポートに結合された高速ディジタル・アナログ変換手段２０を有する。この高速ディジタル・アナログ変換手段２０自体は、図３で説明したような従来のものと同様である。
【００２０】
送信装置４００は、高速ディジタル・アナログ変換手段２０からのアナログ信号を、ＲＦ信号に変換して出力ポートである第１通信ポートから出力させるＲＦ手段４０２を有する。このＲＦ信号は、マルチキャリア変調信号を形成する信号となる。
【００２１】
送信装置４００は、入力ポートである第２通信ポートに結合され、高速ディジタル・アナログ変換手段２０に供給する電源電圧を調整する内部制御手段４０４を有する。内部制御手段４０４は、マイクロプロセッサ、マイクロコントローラ、ディジタル信号処理装置その他の制御手段で構成することが可能である。電源電圧をどのように調整するかは、内部制御手段４０４に結合される記憶手段４０６に格納された電圧値に基づいて定められる。
【００２２】
さらに、送信装置４００は、内部制御手段４０４によるライト・イネーブル信号ＷＥに応じて、高速ディジタル・アナログ変換手段２０に供給する各種の電源電圧を設定するための第１，第２，第３電源供給手段４１２，４１４，４１６を有する。電源供給手段４１２，４１４，４１６は具体的にはディジタル・アナログ変換器より成り、そこ書き込まれたディジタル値に対応するアナログ電圧（電源電圧）を作成し、高速ディジタル・アナログ変換手段２０の各々の端子に供給する。第１電源供給手段４１２は、高速ディジタル・アナログ変換手段２０のディジタル手段用電源端子ＤＶＤＤに電圧を供給し、第２電源供給手段４１４はクロック用電源端子ＣＬＫＶＤＤに電圧を供給し、第３電源供給手段４１６はＰＬＬ手段用電源端子ＰＬＬＶＤＤに電圧を供給する。
【００２３】
図示している送信装置４００は、１つの手段基板に実装されるような形態を想定しているが、このことは本発明に必須ではない。複数の手段基板で構築してもよいし、１チップＩＣとして構築することも可能である。
【００２４】
図５は、高速ディジタル・アナログ変換手段２０に含まれるＰＬＬ手段のブロック図を示す。このＰＬＬ手段には、クロック信号ＣＬＫ＋，ＣＬＫ−が入力され、位相検出器の一方の入力に入力される。他方の入力には、比較の対象となる分周信号が入力される。位相検出器には、第２電源供給手段４１４（図４）からクロック用電源ＣＬＫＶＤＤが供給されている。位相検出器により検出された位相差は、電圧信号として出力され、チャージ・ポンプを介して電圧制御発振器ＶＣＯに供給される。チャージ・ポンプおよび電圧制御発振器ＶＣＯには、第３電源供給手段４１６（図４）からＰＬＬ用電源ＰＬＬＶＤＤが供給されている。電圧制御発振器ＶＣＯは、位相検出器により検出された位相差に比例した電圧信号に応答する周波数信号を出力し、この出力はＤＡＣラッチ手段（図３）に供給され、出力信号を２分の１に分周した信号は、位相検出器の上記他方の入力に受信される一方、多重化手段（図３）等に供給される。
【００２５】
動作を次に説明する。本実施例には２つの動作モードが用意されており、１つは測定モードであり、もう１つは運用モードである。概して、測定モードでは、送信装置４００が動作するのに最適な電源電圧値を見出し、その値を記憶手段４０６に格納する。運用モードでは、送信装置４００の起動時に、測定モードで設定された電源電圧値を記憶手段から読み出し、その値に対応する電圧を高速ディジタル・アナログ変換手段２０に実際に設定する。これにより、送信装置４００は、スプリアス信号の少ない状態で動作を行うことが可能になる。
【００２６】
図４に示されるように、測定モードでは、送信装置４００の出力ポートである第１通信ポートに例えばＲＦケーブルを介して測定器４２０を接続する。この測定器４２０は、ＲＦ手段４０２の出力する信号中に、スプリアス信号（データ・サンプリング周波数とマルチキャリア周波数によるイメージ周波数）がどの程度包含されているかを測定することが可能な測定器である。更に、外部制御装置４２２を送信装置の入力ポートである第２通信ポートおよび測定器４２０の両者に接続する。外部制御装置４２２は、例えばパーソナル・コンピュータのような、送信装置４００および測定器４２０を制御することの可能な装置である。このように、測定器４２０および外部制御装置４２２を送信装置４００に結合した後に、図６に示す手順を実行する。
【００２７】
図６は、本願実施例による電源電圧の設定を行うためのフロー６００を示す。図７は、横軸に電源電圧をとり、縦軸にスプリアス信号量を取った場合の模式的なグラフである。このように、高速ディジタル・アナログ変換手段２０に供給する電源電圧を、所定の電圧範囲内で調整することにより、スプリアス信号を低減させ得ることを本願発明者は見出した。しかも、スプリアス信号の下限値Ｓｍｉｎを与える電源電圧値Ｖｏｐは、必ずしも所定の電圧範囲内の最小値Ｖ１ではないことも見出したのである。このような性質を利用して、最適な電源電圧値Ｖｏｐおよびスプリアス信号量Ｓｍｉｎを探索する。
【００２８】
フロー６００は、準備段階を含むステップ６０２から始まる。準備段階では、例えば、送信装置４００に測定器４２０および外部制御装置４２２が取り付けられる。
【００２９】
ステップ６０４において、外部制御手段４２２は、内部制御手段４０４を介して、電源電圧の初期値を記憶手段４０６に書き込む。初期値は、例えば、図７のグラフにおける所定の電圧範囲（Ｖ１ないしＶＮ）内の最小値Ｖ１（例えば、２．４ボルト）とすることが可能である。また、所定の電圧範囲における統計的な平均値（例えば、２．７ボルト）とすることも可能である。所定の電圧範囲は、例えば、高速ディジタル・アナログ変換（集積）手段２０のメーカー動作保証範囲とすることが可能である。本実施例では、設定する電源電圧は３種類（ＤＶＤＤ，ＣＬＫＶＤＤ，ＰＬＬＶＤＤ）あるので、初期値Ｖ１だけでなく、他の初期値Ｖ１’，Ｖ１”（図示せず）も設定される。
【００３０】
ステップ６０６では、内部制御手段４０４が、外部制御手段４２２の制御の下にライト・イネーブル信号ＷＥをアクティブにして、記憶手段４０６から各種の設定値（初期値）を読み出し、第１ないし第３電源供給手段４１２，４１４，４１６に設定値の各々を書き込む。これにより、記憶手段４０６に格納された値に対応する各種の電源電圧が、高速ディジタル・アナログ変換手段２０に現実に供給される。
【００３１】
電源電圧の設定が完了すると、ステップ６０８において、外部制御手段４２２が内部制御手段４０４に疑似送信コマンドを発行する。このコマンドに応答して、内部制御手段４０４は、設定された各種の電源電圧の下で、高速ディジタル・アナログ変換手段２０が擬似的な送信信号（テスト・データ）を出力し、ＲＦ手段４０２からアナログ送信信号が出力されるようにする。
【００３２】
ステップ６１０では、第１通信ポートを通じて、測定器４２０が擬似的なアナログ送信信号を受信し、この信号に含まれるスプリアス信号の測定値（図７のｓ１）を求める。
【００３３】
ステップ６１２では、このようにして求めたスプリアス信号の測定値Ｓ１（および対応する電源電圧値Ｖ１）に対して、前回の測定値と比較し、前回より小さな測定値であるか否かを判定する。今回の測定値が前回よりも小さい場合は、ステップ６１４に進み、その測定値を最小値Ｓｍｉｎとし、最小値Ｓｍｉｎに対応する電源電圧値を最適電圧値Ｖｏｐとする。その後に、ステップ６１６において、電源電圧値を所定の量だけ変化させる（例えば、ＶｉからＶｉ＋１（ｉ＝１〜Ｎ−１）に変化させる。）。ただし、初期値の場合は前回の測定値がないので、ステップ６１４に進ませて、次回から比較を行うようにする。
【００３４】
ステップ６１８では、ステップ６１６において設定した電圧値が、所定の電圧範囲を越えたか否かを判定する。例えば、電圧値が図７のＶ１からＶ２へ変化した場合のように、更新後の電圧が所定の範囲内であった場合は、ステップ６０６に戻り、更新後の電圧値を設定する。
【００３５】
以下は同様に、疑似送信信号を発生させ（ステップ６０８）、スプリアス信号の測定値（ステップ６１０）を求め、過去の測定値と比較し（ステップ６１２）、必要に応じて測定値を更新する（ステップ６１４）。そして、ステップ６１６による更新後の電圧が所定の電圧範囲を超えたならば（所定の電圧範囲が網羅されたならば）、ステップ６２０において、電源電圧値Ｖｏｐを設定するフローが終了する。このような手順が必要な電源電圧の種類に応じて行われる。本実施例では、設定する電源は３種類なので、最適電圧値Ｖｏｐの探索が３回行われる。
【００３６】
次に、もう１つの動作モードである運用モードについて説明する。運用モードでは、測定モードで見出され記憶手段４０６に格納された各種の電源電圧値を利用して、実際の送信動作を行う。運用モードでは、第１，第２通信ポートに、測定器４２０および外部制御装置４２２が接続されている必要はなく、送信装置４００は、マルチキャリア変調方式の基地局（図示せず）に設けられている。
【００３７】
送信装置４００の起動時に、内部制御手段４０４が記憶手段４０６から各種の電源電圧値を読み出し、それらの値（ディジタル値）が電源供給手段４１２，４１４，４１６に設定される。設定された各々の値に応じて、電源供給手段は、対応するアナログ電圧（電源電圧）を形成し、高速ディジタル・アナログ変換手段２０に供給する。これにより、スプリアス信号をできるだけ小さくするような電源電圧が、高速ディジタル・アナログ変換手段２０に設定される。以後は、受信ポートから送信信号が入力され、高速ディジタル・アナログ変換手段２０およびＲＦ手段４０２の処理を経て送信される。
【００３８】
このように、本実施例によれば、電源電圧を調整することにより、スプリアス信号を効果的に抑制することが可能になる。
【００３９】
本実施例によれば、各種の電源電圧を個別に設定するので、個々の製品の品質を向上させることが可能になる。
【００４０】
本実施例による電源電圧設定フロー６００は、自動的に行うことが可能なので、（電源電圧設定フローを含む）試験工程は簡易に実現され得る。
【００４１】
本実施例によれば、外部制御手段４２２および外部の測定値４２０を、測定モード時に送信装置４００に付加しているが、運用モードではこれらを分離している。基地局に搭載する送信装置（基板）に追加する要素は、電源供給手段（Ｄ／Ａ），内部制御手段４０４，電圧値の記憶手段４０６に過ぎない。したがって、本実施例を実現するに際して、送信装置のサイズを特に大型化する必要はなく、従来と同程度のサイズで足りる。
【００４２】
本実施例では、入力ポートと出力ポートとが別個独立した形態であるように図示しているが、このことは本発明に必須ではなく、１つのポートを共有させてもよい。
【００４３】
本実施例では、測定モードで各種の電源電圧を設定し、運用モードで動作させる例を説明した。更なる実施例では、所定の条件を満たした場合に、再び測定モードに入ることが可能である。例えば、４つのマルチキャリア周波数（ｆ１〜ｆ４）の各帯域（例えば、全２０ＭＨｚ中の５ＭＨｚ）におけるスプリアス信号をそれぞれ測定し、その測定値が所定のレベルを超えるような場合に、送信装置４００を測定モードに切り替えて、電源電圧を調整し直すことが可能である。更に、事前に温度とスプリアス信号との関係を把握しておけば、高速ディジタル・アナログ変換手段に設定する電圧値が、把握した温度特性に従って変化するように内部制御手段により制御することも可能になる。このように、本願実施例によれば、必要に応じて又は定期的に測定モードを実行することにより、最適な電圧値の変動に動的に対応することが可能になる。
【００４４】
【発明の効果】
以上のように本発明によれば、マルチキャリア変調信号の帯域内に発生するスプリアス信号を低減させる送信装置および方法を提供することが可能になる。
【００４５】
【図面の簡単な説明】
【図１】図１は、マルチキャリア変調方式を採用する基地局用送信機の部分概略図を示す。
【図２】図２は、送信信号に関する模式的な周波数分布を示す図である。
【図３】図３は、基地局用送信機に使用することが可能な高速ディジタル・アナログ変換手段の概略ブロック図を示す。
【図４】図４は、本実施例によるマルチキャリア変調信号を送信する送信装置を示す概略ブロック図である。
【図５】図５は、ＰＬＬ手段のブロック図を示す。
【図６】図６は、本願実施例による電源電圧の設定を行うためのフローチャートを示す。
【図７】図７は、電源電圧とスプリアス信号の関係を模式的に示すグラフである。
【符号の説明】
１０　基地局送信機
５２　電力増幅器
５４　アンテナ
ｘ１，ｘ２，ｘ３，ｘ４　ディジタル送信信号
ＤＱＭＯＤ　ディジタル直交変調器
ＤＡＣ　ディジタル・アナログ変換器
ｆ１，ｆ２，ｆ３，ｆ４　マルチキャリア周波数
ｆｓ　サンプリング周波数
ＳＭ　周波数多重信号
４００　送信装置
４０２　ＲＦ手段
４０４　内部制御手段
４０６　記憶手段
４１２，４１４，４１６　電源供給手段
ＷＥ　ライト・イネーブル信号
４２０　測定器
４２２　外部制御手段
Ｖｏｐ　最適値
Ｓｍｉｎ　下限値
【図１】
2004023720.tif 000003
【図２】
2004023720.tif 000004
【図３】
2004023720.tif 000005
【図４】
2004023720.tif 000006
【図５】
2004023720.tif 000007
【図６】
2004023720.tif 000008
【図７】
2004023720.tif 000009