(57)【要約】【課題】出力が増幅器の利得に依存しない二重段ディジタル・アナログ変換（ＤＡＣ）を提供する。【解決手段】二重段ＤＡＣ装置（３０）は複数のセグメント電圧を与える第１の部分（３２）と第２の部分（３４）とを有する粗抵抗器網を含む。粗抵抗器網は、選択されたセグメント電圧に対応する複数のタップ出力電圧を与える精抵抗器網（３６）に結合する。精抵抗器網（３６）の出力は、基準電圧を設定しかつ精抵抗器網（３６）の出力を緩衝する増幅器（３８）に与えてよい。選択されたセグメント電圧に基づいて所定の電流を粗抵抗器網の第１の部分（３２）と第２の部分（３４）の一方に結合する。【選択図】図２
2004343746.tif 000002
【特許請求の範囲】
【請求項１】
二重段ディジタル・アナログ変換器（ＤＡＣ）装置であって、
粗抵抗器網であって、第１の部分と第２の部分とで構成し、第１の集合の制御ビットの状態に基づいて複数のセグメント電圧から１つの選択されたセグメント電圧を与える粗抵抗器網と、
精抵抗器網であって、前記粗抵抗器網に結合して前記選択されたセグメント電圧を受け、第２の集合の制御ビットの状態に基づいて前記選択されたセグメント電圧から得られた複数のタップ出力電圧から１つの選択されたタップ出力電圧を与える精抵抗器網と、
前記第１の集合の制御ビットの状態に基づいて前記粗抵抗器網の前記第１の部分と第２の部分の一方に与えられる［所定の］制御可能な電流と、
を含む二重段ＤＡＣ装置。
【請求項２】
二重段ディジタル・アナログ変換器（ＤＡＣ）装置であって、
粗抵抗器網であって、第１の部分と第２の部分とで構成し、サンプリングされたデータ語の状態に基づいて複数のセグメント電圧から１つの［選択された］選択可能なセグメント電圧を与える粗抵抗器網と、
精抵抗器網であって、前記粗抵抗器網に結合して前記選択されたセグメント電圧を受け、前記サンプリングされたデータ語の状態に基づいて複数のタップ出力電圧から１つの「選択された」選択可能なタップ出力電圧を与える精抵抗器網と、
増幅器であって、前記タップ出力電圧を受けてＤＡＣ装置出力電圧を与え、前記サンプリングされたデータ語の状態に基づいて非反転増幅器と電圧フォロア増幅器の一方として形成される増幅器と、
を含む二重段ＤＡＣ装置。
【請求項３】
第１の部分の第２の部分とを持つ粗抵抗器網と前記粗抵抗器網に結合する精抵抗器網とを有する二重段ディジタル・アナログ変換（ＤＡＣ）を動作させる方法であって、
前記粗抵抗器網からの複数のセグメント電圧から１つのセグメント電圧を選択し、
選択されたセグメント電圧に関連する前記精抵抗器網からの複数のタップ電圧から１つのタップ電圧を与え、
前記粗抵抗器網の前記第１の部分から選択されたセグメント電圧では電流源を前記粗抵抗器網の前記第１の部分に結合し、前記粗抵抗器網の前記第２の部分から選択されたセグメント電圧では前記電流源を前記粗抵抗器網の前記第２の部分に結合する、
ことを含む、二重段ＤＡＣ装置を動作させる方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電気回路に関するもので、特に二重段（dual-stage）ディジタル・アナログ変換器に関するものである。
【背景技術】
【０００２】
ディジタル・アナログ変換器（ＤＡＣ）は、１つまたは複数のビットのデータを含むディジタル入力を、このディジタル入力データに機能的に関係するアナログ出力に変換する。ＤＡＣは一般に集積回路またはチップ内に形成されるが、適当な配置の構成要素により回路板上に形成することもできる。またＤＡＣは、計測、レベル検出、ＬＣＤスクリーンのドライバ、サーボ・トラッキング、ディスク・ドライブ、通信などの種々の応用に用いることができる。
【０００３】
普通の型のＤＡＣは、ディジタル入力信号の値に関して線形に変化するアナログ出力信号を生成する線形ＤＡＣである。例えば、単一抵抗器ストリング電圧スケーリングＤＡＣは、高い基準電圧と低い基準電圧との間に接続する電圧分割器抵抗器ストリングを選択的に分岐することにより、ディジタル語からアナログ電圧を作成する。一般に、各抵抗器の両端の電圧降下は出力電圧範囲の１最下位ビット（ＬＳＢ）に等しい。
【０００４】
二重抵抗器ストリングＤＡＣは一般に２段カスケード変換器と呼ばれており、２つのカスケード抵抗器ストリングを用いてディジタル語を対応するアナログ信号に変換する。第１の段すなわち抵抗器ストリングは、例えば基準電圧と接地という２つの供給電圧の間に結合する。第１の抵抗器ストリングは、ディジタル語の最上位ビット（ＭＳＢ）に基づく電圧を作る第１の抵抗器ストリングから１個の抵抗器を選択することにより、ディジタル入力または制御語の高次ビットを決定する。第１の抵抗器ストリングで作られた電圧は第２の段すなわち抵抗器ストリングの端に与えられる。第２の抵抗器ストリングは、ディジタル語の最下位ビット（ＬＳＢ）に基づいて、スイッチを介して第２の抵抗器ストリングから１個の抵抗器のタップを選択することにより、ディジタル語の低次ビットを決定する。第２の抵抗器ストリングは、選択された第１の段のセグメント電圧を低次ビットに従って実質的に内挿して出力を生成する。
【０００５】
図１は従来技術の二重段抵抗器ストリングＤＡＣ装置１０を示す。ＤＡＣ装置１０は、第１の半粗ストリング（half coarse string）（Ａ）１４と、中点（ＭＩＤ）１５を介して結合する第２の半粗ストリング（Ｂ）１６とを含む。第１の半粗ストリング１４は入力増幅器１２の出力に結合する。第２の半粗ストリング１６はノード１７を介して抵抗器Ｒ３により接地に結合する。入力増幅器１２は正入力端子に基準電圧ＶＲＥＦを受け、負入力端子を介してこの基準電圧ＶＲＥＦを中点１５に与える。中点１５の電圧ＶＲＥＦにより、電流が第２の半粗ストリング１６の抵抗器を通り、ノード１７を介して抵抗器Ｒ３を通って接地に流れる。同じ電流が第１の半粗ストリング１４を通って流れ、これにより入力増幅器１２の出力に電圧ＶＨＩＧＨを生成する。このため、第１の半粗ストリング１４から中点１５まで電圧降下ＶＤＲＯＰを生成し、また中点１５からノード１７まで第２の半粗ストリング１６の両端に同じ電圧降下ＶＤＲＯＰを生成する。したがって、ＤＡＣ装置の範囲はＶＲＥＦ＋／−ＶＤＲＯＰに設定される。例えば、基準電圧ＶＲＥＦを２ボルトに選択し、抵抗器Ｒ３の両端の電圧降下が１ボルトになるように抵抗器Ｒ３を選択すると、電圧ＶＨＩＧＨは３ボルトになる。ＶＲＥＦとＲ３の選択を変えることにより別の範囲を与えることができる。
【０００６】
第１の半粗ストリング１４の第１の出力と第２の半粗ストリング１６の第１の出力とを、スイッチＳＡおよびＳＢを介して精ストリング（fine string）１８の第１の入力に結合する。第１の半粗ストリング１４の第２の出力と第２の半粗ストリング１６の第２の出力とを、スイッチＳＡおよびＳＢを介して精ストリング１８の第２の入力に結合する。ＭＳＢ制御信号（ＭＳＢＣＴＬ）を第１の半粗ストリング１４と第２の半粗ストリング１６の両方に与える。ＭＳＢ制御信号に基づいて第１の半粗ストリング１４と第２の半粗ストリング１６の一方の抵抗器すなわちセグメント電圧を内部スイッチで選択して、望ましい出力電圧を精ストリング１８に与える。選択された抵抗器が第１の半粗ストリング１４内にある場合はスイッチＳＡを閉じてＳＢを開く。選択された抵抗器が第２の半粗ストリング１６内にある場合はスイッチＳＢを閉じてＳＡを開く。次に、ＬＳＢ制御信号（ＬＳＢＣＴＬ）に基づいて精ストリング１８内の抵抗器から１つのタップを選択して、アナログ電圧信号を精ストリング１８のタップ出力に与える。
【０００７】
タップ出力のアナログ電圧信号は出力増幅器２０の正入力端子に与えられる。出力増幅器２０の出力（ＤＡＣＯＵＴ）は、ＤＡＣ装置１０に入力として与えられたディジタル語のＭＳＢとＬＳＢとに関連するアナログ電圧に対応する。第１の利得スイッチＳＧ１を設けることにより、ＤＡＣＯＵＴの利得を１にしてＤＡＣＯＵＴをＶＲＥＦ＋／−ＶＤＲＯＰに等しくすることができる。第２の利得スイッチＳＧＮを設けることにより、ユーザはタップ出力信号に利得を与えて出力ＤＡＣＯＵＴをＶＲＥＦ＋／−Ｎ＊ＶＤＲＯＰに等しくすることができる。ただし、Ｎは増幅器２０が与える利得である。選択された利得は、出力増幅器２０の負端子と出力増幅器２０の出力との間に結合する抵抗器Ｒ１と、抵抗器Ｒ１と基準電圧ＶＲＥＦとの間に結合する抵抗器Ｒ２との選択に依存する。他のスイッチおよび抵抗器構成を用いて異なる利得を与えることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
入力増幅器１２と出力増幅器２０とは関連するオフセット電圧を有し、ＤＡＣ装置１０が正確な変換を行うにはタイミングが必要である。出力増幅器の利得として１より大きな値を選択すると、出力信号だけでなくオフセット電圧も増幅する。そのようなオフセット電圧とオフセット電圧の何らかの利得は望ましくない。
【課題を解決するための手段】
【０００９】
本発明の諸形態を基本的に理解するために本発明の簡単な概要を以下に示す。この概要は本発明の全体像ではない。これは本発明の基本的なまたは重要な要素を示すものではなく、また本発明の範囲を述べるものでもない。その目的は、後で示す詳細な説明の前置きとして本発明のいくつかの考え方を簡単な形で提示することである。
【００１０】
本発明は二重段ＤＡＣ装置とディジタル・アナログ変換の方法とに関するものである。二重段ＤＡＣ装置は精抵抗器網に結合する粗抵抗器網を含む。粗抵抗器網は、複数のセグメント電圧を与える第１の部分と第２の部分とを含む。セグメント電圧は、第１の集合の制御ビットに基づいて、前記第１の部分と第２の部分の一方から選択される。精密抵抗器網は、複数のタップ出力電圧から選択された、前記選択されたセグメント電圧に対応するタップ出力電圧を与える。選択されたタップ出力電圧は、第２の集合の制御ビットに基づいて精抵抗器網から選択される。精抵抗器網の出力は、基準電圧を設定しかつ選択されたタップ出力電圧を緩衝する増幅器に与えられる。第１の集合の制御ビットの状態および／または選択されたセグメント電圧に基づいて、所定の電流が粗抵抗器網の第１の部分と第２の部分の一方に結合する。
【００１１】
本発明の別の形態では、複数のセグメント電圧を与える第１の部分と第２の部分とを有する粗抵抗器を含む二重段ＤＡＣ装置を提供する。セグメント電圧は、サンプリングされたデータ語の状態に基づいて第１の部分と第２の部分の一方から選択される。選択されたセグメント電圧は精抵抗器網に与えられ、精抵抗器網はサンプリングされたデータ語の状態に基づいて複数のタップ出力電圧から選択される或る選択されたタップ出力電圧を与える。精抵抗器網の出力は増幅器に与えられ、増幅器は前記選択されたタップ出力電圧を受けてＤＡＣ装置の出力電圧を与える。増幅器はサンプリングされたデータ語の状態に基づいて非反転増幅器と電圧フォロワ増幅器の一方で形成される。
【００１２】
本発明の更に別の形態では、粗抵抗器網の第１の部分が与えるセグメント電圧は基準電圧より高く、粗抵抗器網の第２の部分が与えるセグメント電圧は基準電圧より低い。基準電圧はＤＡＣ装置の出力電圧に関連する中間の電圧（例えば、中点出力電圧）に設定してよい。また、第１の集合の制御ビットとサンプリングされたデータ語のＭＳＢとを関連付けてよく、また第２の集合の制御ビットとサンプリングされたデータ語のＬＳＢとを関連付けてよい。
【００１３】
以下の説明と添付の図面は本発明のいくつかの例示の形態を示す。しかしかかる形態は、本発明の原理を用いてよい種々の方法の数例に過ぎない。本発明の他の利点や新しい特徴は、図面を参照して本発明の以下の詳細な説明を読めば明らかになる。
【実施例】
【００１４】
本発明は二重段ＤＡＣ装置に関するものである。二重段ＤＡＣ装置は、複数のセグメント電圧を与える第１の部分と第２の部分とを有する粗抵抗器網を含む。粗抵抗器網は、選択されたセグメント電圧に機能的に関係する複数のタップ出力電圧を与える精抵抗器網に結合する。精抵抗器網の選択されたタップ出力電圧は、基準電圧を設定しかつ精抵抗器網の選択されたタップ出力電圧を緩衝する増幅器に与えられる。選択されたセグメント電圧に基づいて、所定の電流が粗抵抗器網の第１の部分と第２の部分の一方に結合する。出力電圧は選択可能な電圧レベルの偶数倍数なので、出力電圧は一般に基準電圧より高いかまたは低い。
【００１５】
ＤＡＣの出力範囲は選択された所定の電流により設定されるので、装置の出力範囲は増幅器の利得に依存しない。出力範囲が増幅器の利得と無関係なので、増幅器に起因するオフセットは増幅されない。すなわち、増幅器は選択された出力電圧を単に緩衝し、所定の電流が装置の範囲を設定する。また増幅器は基準電圧を設定しかつ選択された出力を緩衝するという二重の機能を有していて従来技術のように２増幅器構成を用いないので、ＤＡＣ装置に関連するシリコン面積は減少する。
【００１６】
図２は本発明の或る形態に係る二重段ＤＡＣ装置３０を示す。ＤＡＣ装置３０は第１の部分すなわち第１の半粗抵抗器ストリング（Ｍ）３２と、第２の部分すなわち第２の半粗抵抗器ストリング（Ｐ）３４とを含む。粗抵抗器網の第１の部分と第２の部分とを第１の半粗抵抗器ストリング３２と第２の半粗抵抗器ストリング３４とで示すが、本発明を実施するのに他の粗抵抗器網構成を用いてもよい。粗抵抗器網はスイッチＳ１およびＳ２を介して精抵抗器網すなわちストリング３６に結合する。基準電圧ＶＲＥＦは第２の半粗ストリング３４の第１の端（ＶＰＰ）に直接結合する。基準電圧ＶＲＥＦはスイッチＳ２を介して増幅器３８の正入力端子にも結合する。増幅器３８は第１の半粗ストリング３２と第２の半粗ストリング３４の両方の中点基準電圧を設定し、かつ精ストリング３６の出力（ＴＡＰ）と最終ＤＡＣ出力（ＤＡＣＯＵＴ）との間の緩衝機構として動作する。第１の半粗ストリング３２の両端の電圧降下は第２の半粗ストリング３４の両端の電圧降下に実質的に等しく選択する。しかし、第１の半粗ストリング３２の両端の電圧降下と第２の半粗ストリング３４の両端の電圧降下とを異なる値にして特殊な応用の非対象ＤＡＣを形成してよいことを認識すべきである。
【００１７】
第１の半粗ストリング３２の第１の端（ＶＮＭ）は、増幅器出力（ＤＡＣＯＵＴ）に、またスイッチＳ１を介して増幅器３８の負入力端子に結合する。第１の半粗ストリング３２の第２の端（ＶＰＭ）は、スイッチＳ２およびＳ１を介して第１の電流源Ｉ０と第２の電流源Ｉ１にそれぞれ結合する。第２の半粗ストリング３４の第２の端（ＶＮＰ）も、スイッチＳ１およびＳ２を介して第１の電流源Ｉ０と第２の電流源Ｉ１にそれぞれ結合する。
【００１８】
第１の電流源Ｉ０の値は第１の半粗ストリング３２と第２の半粗ストリング３４の両端の範囲すなわち電圧降下を設定する。すなわち、
ＶＤＲＯＰ＝Ｉ０＊ＲＴＯＴ１＝Ｉ０＊ＲＴＯＴ２                    （１）
ただし、ＲＴＯＴ１は第１の半粗ストリング３２の全直列抵抗に等しく、ＲＴＯＴ２は第２の半粗ストリング３４の全直列抵抗に等しい。ＲＴＯＴ１とＲＴＯＴ２とは実質的に等しくなるように選択してよい。したがって、ＤＡＣ装置３０の出力範囲ＶＲＡＮＧＥは次のようになる。
ＶＲＡＮＧＥ＝ＶＲＥＦ＋／−ＶＤＲＯＰ                              （２）
ただし、ＶＤＲＯＰは第１の電流源Ｉ０の値で設定してよい。ＤＡＣ装置３０の電圧範囲は出力増幅器の利得に依存しない。したがって、増幅器オフセットの利得に関連する問題は緩和される。
【００１９】
第１の電流源Ｉ０と第２の電流源Ｉ１とは望ましい実施の形態に基づいて固定でも可変でもよいことを認識すべきである。また、第１の電流源と第２の電流源とは電源から逆の方向に来るようにしてよいことも認識すべきである。この場合の電圧出力は、第１の半粗ストリング３２を選択したときは基準電圧より低く、第２の半粗ストリング３４を選択したときは基準電圧より高い。電流を生成する回路のヘッドルームが接地を基準にして定電流範囲で動作するのに十分でないとき、これは大きな出力電圧範囲で有用であろう。
【００２０】
第１の半粗ストリング３２の第１の出力（Ｖ１Ｍ）と第２の半粗ストリング３４の第１の出力（Ｖ１Ｐ）とはスイッチＳ２およびＳ１を介して精ストリング３６の第１の入力にそれぞれ結合する。第１の半粗ストリング３２の第２の出力（Ｖ２Ｍ）と第２の半粗ストリング３４の第２の出力（Ｖ２Ｐ）とはスイッチＳ２およびＳ１を介して精ストリング３６の第２の入力にそれぞれ結合する。ＭＳＢ制御信号（ＭＳＢＣＴＬＭ）が第１の半粗ストリング３２に与えられ、ＭＳＢ制御信号（ＭＳＢＣＴＬＰ）が第２の半粗ストリング３４に与えられる。ＭＳＢ制御信号はサンプリングされたデータ語のＭＳＢに関連する第１の集合の制御ビットに基づく。第１の半粗ストリング３２と第２の半粗ストリング３４とに与えられる制御ビットは同じ集合の制御ビット（例えば、サンプリングされたデータ語のＭＳＢに基づくもの）でもよいし異なる集合の制御ビットでもよいことを認識すべきである。
【００２１】
第１の半粗ストリング３２と第２の半粗ストリング３４とは複数のセグメント電圧を与える直列接続の抵抗器のストリングをそれぞれ含む。第１の半粗ストリング３２と第２の半粗ストリング３４の一方から１つの抵抗器を内部スイッチ（図示しない）で選択し、ＭＳＢ制御信号の状態に基づいて複数のセグメント電圧から１つの望ましいセグメント電圧を精ストリング３６に与える。精ストリング３６は、間にタップを備えて複数のタップ出力電圧を与える直列接続の抵抗器のストリングを含む。精ストリング３６からの複数の抵抗器の１つの抵抗器端すなわちタップは、ＬＳＢ制御信号（ＬＳＢＣＴＬ）により選択されて望ましいタップ出力電圧を与える。精ストリング３６は粗抵抗器網からのセグメント電圧をＬＳＢ制御信号により内挿して、望ましいタップ出力電圧を与える。ＬＳＢ制御信号はサンプリングされたデータ語のＬＳＢに関連する第２の集合の制御ビットに基づく。
【００２２】
ＤＡＣ装置３０がサンプリングしたデータ語がＶＲＥＦより高いアナログ出力を与える（例えば、データ語が２Ｎ／２より高い値を有する、ただし、Ｎは語内のビット数）場合は、スイッチＳ２を閉じＳ１を開き、抵抗器すなわちセグメント電圧を第１の半粗ストリング３２から選択するための該当する制御ビットを設定することにより、第１の半粗ストリング３２を選択する。ＤＡＣ装置３０がサンプリングしたデータ語がＶＲＥＦと同じまたはより低いアナログ出力を与える（例えば、データ語が２Ｎ／２より低い値を有する）場合は、スイッチＳ１を閉じＳ２を開き、第２の半粗ストリング３４から抵抗器すなわちセグメント電圧を選択するための該当する制御ビットを設定することにより、第２の半粗ストリング３４を選択する。
【００２３】
抵抗器すなわちセグメント電圧を第１の半粗ストリング３２から選択する場合はスイッチＳ２を閉じてＳ１を開く。これにより第１の電流源Ｉ０は第１の半粗ストリング３２の第２の端（ＶＰＭ）に結合し、第２の電流源Ｉ１は第２の半粗ストリング３４の第２の端（ＶＮＰ）に結合する。第１の半粗ストリング３２の第１の出力（Ｖ１Ｍ）と第２の出力（Ｖ２Ｍ）とは精ストリング３６の入力に結合する。精ストリング３６の選択されたタップ出力電圧は増幅器３８の負入力端子にＯＵＴＭとして与えられ、ＶＲＥＦは増幅器３８の正入力端子に与えられる。第１の半粗ストリング３２の第１の端（ＶＮＭ）は増幅器３８の出力（ＤＡＣＯＵＴ）に直接結合し、増幅器３８の負入力端子から絶縁される。
【００２４】
本発明の１つの形態では、サンプリングされたデータ語のＭＳＢの最高の有効ビットの論理状態が第１の半粗ストリング３２と第２の半粗ストリング３４の一方を選択することに関連するスイッチＳ１およびＳ２の状態を決定する。例えば、ＭＳＢの最高の有効ビットが論理「１」の場合は第１の半粗ストリング３２が選択され、出力電圧はＶＲＥＦより高い。ＭＳＢの最高の有効ビットが論理「０」の場合は第２の半粗ストリング３４が選択され、出力電圧はＶＲＥＦより低い。
【００２５】
図３は、本発明の或る形態に係る、抵抗器すなわちセグメント電圧を粗抵抗器網の第１の部分３２から選択したときのＤＡＣ装置の少なくとも一部の対応する回路を示す。図３の対応する回路５０では、基準電圧ＶＲＥＦは増幅器３８の正入力端子に与える。第２の半粗ストリング３４は、抵抗器Ｒ４およびＲ５で形成して第２の電流源Ｉ１に結合する電圧分割器で表す。第２の電流源Ｉ１と基準電圧ＶＲＥＦ入力線とを結合することにより入力線に負荷が与えられるので、線インピーダンスに関連する問題が緩和される。これは用いる特定のＤＡＣの形態に基づいてオプションでよい。第１の半粗ストリング３２と精ストリング３６とを組み合わせたものを、抵抗器Ｒ６およびＲ７で形成して第１の電流源Ｉ０に結合する電圧分割器５２で表す。ＭＳＢ制御信号の状態に基づいてセグメント電圧を第１の半粗ストリング３２から選択すると、第１の電流源Ｉ０は所定の電流を第１の半粗ストリング３２に与える。
【００２６】
増幅器３８は非反転増幅器として形成され、増幅器の出力は基準電圧ＶＲＥＦと抵抗器Ｒ６の両端の電圧との和に等しい。増幅器３８はタップ出力電圧を受けてＤＡＣ装置出力電圧を与える。増幅器３８は負入力端子の電圧レベルと精ストリング３６のＴＡＰ出力電圧とをＶＲＥＦに向かって動かして、増幅器３８の正入力端子の入力と実質的に一致させる。増幅器３８の負端子に流れ込む電流は実質的にゼロなので、電流Ｉ０はＲ６とＲ７の両方を流れて、増幅器３８の出力の電圧をＶＲＥＦより高い電圧（すなわち、実質的にＶＲＥＦ＋Ｉ０＊Ｒ６に等しい）まで駆動する。ただし、Ｒ６は第１の半粗ストリング３２と精ストリング３６とが設定する選択されたタップ出力の関数である。
【００２７】
再び図２において、抵抗器すなわちセグメント電圧を第２の半粗ストリング３４から選択する場合はＳ１を閉じてＳ２を開く。これにより第１の電流源Ｉ０は第２の半粗ストリング３４の第２の端（ＶＮＰ）に結合し、第２の電流源Ｉ１は第１の半粗ストリング３２の第２の端（ＶＰＭ）に結合する。第２の半粗ストリング３４の第１の出力（Ｖ１Ｐ）と第２の出力（Ｖ２Ｐ）とは精ストリング３６に結合する。精ストリング３６の複数の抵抗器から選択される抵抗器端すなわちタップはＬＳＢ制御信号（ＬＳＢＣＴＬ）により選択される。精ストリング３６の出力は増幅器３８の正入力端子にＯＵＴＰとして与えられ、ＤＡＣの出力（ＤＡＣＯＵＴ）は増幅器３８の負入力端子に与えられる。
【００２８】
図４は、抵抗器または電圧セグメントを粗抵抗器網の第２の部分３４から選択したときの本発明の或る形態に係るＤＡＣ装置の少なくとも一部の対応する回路を示す。図４の対応する回路では、第２の半粗ストリング３４と精ストリング３６とを組み合わせたものを、抵抗器Ｒ８およびＲ９で形成して第１の電流源Ｉ０に結合する電圧分割器５６で表す。ＭＳＢ制御信号の状態に基づいてセグメント電圧を第２の半粗ストリング３４から選択すると、第１の電流源Ｉ０の所定の電流は電圧分割器５６の出力（例えば、精ストリングの出力）にタップ電圧（ＴＡＰ）を生成する。
【００２９】
第１の半粗ストリング３２は、抵抗器Ｒ１０およびＲ１１で形成して第２の電流源Ｉ１に結合する電圧分割器で表す。第２の電流源Ｉ１を増幅器出力線に結合することにより出力線に負荷が与えられるので、線インピーダンスに関連する問題が緩和される。これは用いる特定のＤＡＣの実施の形態に基づいてオプションでよい。
【００３０】
増幅器３８は電圧フォロア増幅器（すなわち単位利得緩衝機構）として形成されるので、増幅器の正入力端子に与えられる電圧は増幅器３８の出力になる。精ストリング３６のＴＡＰ出力の出力電圧は増幅器の正入力端子に与えられる。これにより、増幅器の負入力端子と出力の電圧は、第２の半粗ストリング３４と精ストリング３６から選択された抵抗器に基づくＴＡＰ出力電圧と実質的に同じ電圧に駆動される。
【００３１】
第１の電流源Ｉ０を切り替えて選択された半粗ストリングに直列にするので、第１の半粗ストリング３２と第２の半粗ストリング３４の選択された方は同じ電流源に支配されることを認識すべきである。例えば、第１の半粗ストリング３２と第２の半粗ストリング３４とで異なる電流源が選択された場合は、電流源にずれまたは変動（例えば、製作公差変動）があればＤＡＣ装置３０の結果に誤差を生じる。また、第２の電流源Ｉ１は第１の電流源Ｉ０に実質的に等しくなるように選択される。したがって、第２の電流源Ｉ１を切り替えて選択されない方の半粗ストリングに直列にすると、ＶＲＥＦ線とＤＡＣＯＵＴ線とに関連する負荷は第１の半粗ストリング３２を選択したか第２の半粗ストリング３４を選択したかによって変わらない。したがって、線インピーダンスとこれに関連する電圧降下に関連する問題は緩和される。
【００３２】
図５は、本発明の或る形態に係る８ビットの二重抵抗器ストリングＤＡＣ装置６０を示す。ＤＡＣ装置６０はスイッチＳ３およびＳ４により精ストリング６６にそれぞれ結合する第１の半粗ストリング６２と第２の半粗ストリング６４とを含む。第１の半粗ストリング６２は、直列に結合する８個の抵抗器（Ｒ２０−Ｒ２７）と一組の関連するスイッチＳ１４−Ｓ２２とを含む。抵抗器（Ｒ２０−Ｒ２７）と一組の関連するスイッチＳ１４−Ｓ２２とは、１対のスイッチを選択して抵抗器（Ｒ２０−Ｒ２７）の１つを、したがって第１の半粗ストリング６２の第１の出力（Ｖ１Ｍ８）と第２の出力（Ｖ２Ｍ８）との間の対応するセグメント電圧を、指定できるように形成する。第２の半粗ストリング６４は、抵抗器（Ｒ１２−Ｒ１９）と一組の関連するスイッチＳ５−Ｓ１３とを含む。抵抗器（Ｒ１２−Ｒ１９）と一組の関連するスイッチＳ５−Ｓ１３とは、１対のスイッチを選択して抵抗器（Ｒ１２−Ｒ１９）の１つを、したがって第２の半粗ストリング６４の第１の出力（Ｖ１Ｐ８）と第２の出力（Ｖ２Ｐ８）の間の対応するセグメント電圧を、指定できるように形成する。
【００３３】
第１の半粗ストリング６２の第１の出力（Ｖ１Ｍ８）と第２の半粗ストリング６４の第１の出力（Ｖ１Ｐ８）とをスイッチＳ３およびＳ４により精ストリング６６の第１の入力にそれぞれ結合する。第１の半粗ストリング６２の第２の出力（Ｖ２Ｍ８）と第２の半粗ストリング６４の第２の出力（Ｖ２Ｐ８）とをスイッチＳ３およびＳ４により精ストリング６６の第２の入力にそれぞれ結合する。ＭＳＢ制御信号（ＭＳＢＣＴＬＭ８）が第１の半粗ストリング６２に与えられ、ＭＳＢ制御信号（ＭＳＢＣＴＬＰ８）が第２の半粗ストリング６４に与えられる。関連するＭＳＢ制御信号は選択された抵抗器に対応する関連のスイッチを閉じて、第１の半粗ストリング６２または第２の半粗ストリング６４から１つの抵抗器（Ｒ１２−Ｒ２７）を選択する。ＭＳＢ制御信号はサンプリングされた８ビットのデータ語のＭＳＢの論理状態に基づく。第１の半粗ストリング６２と第２の半粗ストリング６４とに与えられる制御ビットは同じ集合の制御信号（例えば、サンプリングされたデータ語のＭＳＢに基づく）でも、異なる集合の制御信号でもよいことを認識すべきである。
【００３４】
第１の半粗ストリング６２と第２の半粗ストリング６４から選択された抵抗器の各端の電圧は精ストリング６６の第１および第２の入力に与えられ、ＭＳＢ制御信号の状態に基づいて望ましいセグメント電圧を精ストリング６６に与える。精ストリング６６は１５個の抵抗器（Ｒ２８−Ｒ４２）と関連する一組のスイッチ（Ｓ２３−Ｓ３８）とを含む。スイッチ（Ｓ５−Ｓ１３）の１つに直列に接続する入力スイッチＳ３またはスイッチ（Ｓ１４−Ｓ２２）の１つに直列に接続する入力スイッチＳ４は追加の電圧レベルを与えて、第１の半粗ストリング６２または第２の半粗ストリング６４から選択された抵抗器の端の間に全部で１６の電圧レベルを与える。抵抗器（Ｒ２８−Ｒ４２）と一組の関連するスイッチ（Ｓ２４−Ｓ３８）は、スイッチを選択して、精ストリング６６の出力（ＴＡＰ）の抵抗器（Ｒ２８−Ｒ４２）の１つの端の電圧レベルの１つを指定できるように形成する。ＬＳＢ制御信号（ＬＳＢＣＴＬＭ８）が精ストリング６６に与えられる。関連するＬＳＢ制御信号は選択された電圧レベルに対応する関連のスイッチを閉じて、抵抗器（Ｒ２８−Ｒ４２）の１つの端の電圧レベルを選択する。ＬＳＢ制御信号はサンプリングされた８ビットのデータ語のＬＳＢの論理状態に基づく。
【００３５】
基準電圧ＶＲＥＦは第２の半粗ストリング６４の第１の端（ＶＰＰ８）に直接結合する。また基準電圧ＶＲＥＦはスイッチＳ４を介して増幅器６８の正入力端子にも結合する。増幅器６８は、第１の半粗ストリング６２と第２の半粗ストリング６４との中間の基準電圧（例えば、中間電圧）を設定し、かつ精ストリング６６の出力（ＴＡＰ）と最終ＤＡＣ出力（ＤＡＣＯＵＴ８）との間の緩衝機構として働く。第１の半粗ストリング６２の第１の端（ＶＮＭ８）は、増幅器出力（ＤＡＣＯＵＴ８）に、またスイッチＳ３を介して増幅器６８の負入力端子に結合する。第１の半粗ストリング６２の第２の端（ＶＰＭ８）は、スイッチＳ４およびＳ３を介して第１の電流源Ｉ２と第２の電流源Ｉ３とにそれぞれ結合する。また、第２の半粗ストリング６４の第２の端（ＶＮＰ８）も、スイッチＳ４およびＳ３を介して第１の電流源Ｉ２と第２の電流源Ｉ３とにそれぞれ結合する。第１の電流源Ｉ２の値は第１の半粗ストリング６２と第２の半粗ストリング６４の両端の範囲すなわち電圧降下を決定する。
【００３６】
本発明の１つの形態では、データ語のＭＳＢの最高ＭＳＢビットはスイッチＳ３とスイッチＳ４とを制御する。例えば、最高ＭＳＢビットが論理「１」の場合はスイッチＳ４を閉じてスイッチＳ３を開く。最高ＭＳＢビットが論理「０」の場合はスイッチＳ４を開いてスイッチＳ３を閉じる。ＤＡＣ装置６０がサンプリングしたデータ語のＭＳＢが「０１１１」より高い２進値を有する場合は、第１の半粗ストリング６２が選択される。ＤＡＣ装置６０がサンプリングしたデータ語のＭＳＢが「０１１１」と同じまたは低い２進値を有する場合は、第２の半粗ストリング６４が選択される。第１の半粗ストリング６２から抵抗器すなわちセグメント電圧を選択する場合はスイッチＳ４を閉じてスイッチＳ３を開く。これにより、第１の電流源Ｉ２は第１の半粗ストリング６２の第２の端（ＶＰＭ８）に結合し、第２の電流源Ｉ３は第２の半粗ストリング６４の第２の端（ＶＮＰ８）に結合する。第１の半粗ストリング６２の第１の出力（Ｖ１Ｍ８）と第２の出力（Ｖ２Ｍ８）とは精ストリング６６の入力に結合する。精ストリング６６からのタップ電圧出力はＬＳＢ制御信号（ＬＳＢＣＴＬ）により選択される。精ストリング６６のタップ電圧出力は増幅器６８の負入力端子に与えられ、ＶＲＥＦは増幅器６８の正入力端子に与えられる。第１の半粗ストリング６２の第１の端（ＶＮＭ８）は増幅器６８の出力（ＤＡＣＯＵＴ）に直接結合し、また増幅器６８の負入力端子から絶縁される。
【００３７】
第２の半粗ストリング６４から抵抗器すなわちセグメント電圧を選択する場合はスイッチＳ３を閉じてスイッチＳ４を開く。これにより、第１の電流源Ｉ２は第２の半粗ストリング６４の第２の端（ＶＮＰ８）に結合し、第２の電流源Ｉ３は第１の半粗ストリング６２の第２の端（ＶＰＭ８）に結合する。第２の半粗ストリング６４の第１の出力（Ｖ１Ｐ８）と第２の出力（Ｖ２Ｐ８）とは精ストリング６６に結合する。精ストリング６６からの電圧レベルはＬＳＢ制御信号（ＬＳＢＣＴＬ）により選択される。精ストリング６６の出力は増幅器６８の正入力端子に与えられ、ＤＡＣの出力（ＤＡＣＯＵＴ）は増幅器６８の負入力端子に与えられる。
【００３８】
図６は、第１の出力範囲と第２の出力範囲について複数のＤＡＣステップにわたる時間に対するＤＡＣ装置出力のグラフ７０を示す。グラフ７０に示すように、第１の出力範囲は第１のステップ波形７４を与え、第２の出力範囲は第２のステップ波形７６を与える。前に説明したように、ＤＡＣ装置の電圧範囲は第１の半粗ストリングと第２の半粗ストリングの選択された方に結合する電流源の値に基づいて選択される。例示の増幅器は関連する基準電圧２．０ボルトから２０ミリボルトのオフセット７２を有する。しかし波形７４と７６に示すように、ＤＡＣ装置の選択された出力範囲に関わらず、２０ミリボルトのオフセットは同じである。したがって、従来技術の装置に関連するオフセット電圧利得は緩和される。
【００３９】
上に説明した構造的および機能的な特徴から、図７を参照すると本発明の種々の形態に係る方法を良く認識することができる。説明を簡単にするために、図７の方法は連続的に実行するものとして図示しまた説明しているが、本発明に係る或る形態ではここに図示し説明した方法とは異なる順序で、および／または他の形態と共に実行することがあるので、本発明は図示の順序に限定されるものではないことを理解し認識すべきである。また、本発明の或る形態に係る方法を実現するのに、必ずしもここに示す全ての機能が必要ではない。
【００４０】
図７は、本発明の或る形態に係る、二重段ＤＡＣ装置を動作させる或る特定の方法の流れ図を示す。ＤＡＣ装置は第１の部分と第２の部分とを有する粗抵抗器網を含み、粗抵抗器網は複数のセグメント電圧から選択されたセグメント電圧を精ストリング網に与える。ＤＡＣ装置は１個の増幅器を用いて基準電圧を設定し、かつ選択されたセグメント電圧に機能的に関係する精密抵抗器網の選択されたタップ電圧を緩衝する。この方法は１００で始まり、データ語をサンプリングし、第１の集合の制御ビットをデータ語のＭＳＢに基づいて設定し、第２の集合の制御ビットをデータ語のＬＳＢに基づいて設定する。次にこの方法は１１０に進む。
【００４１】
１１０で、この方法はデータ語に対応する出力電圧が基準電圧ＶＲＥＦ（例えば、中点電圧）より高いかどうかを（例えば、制御装置により）判定する。データ語に対応する出力電圧が基準電圧ＶＲＥＦより高い（イエス）の場合は、この方法は１２０に進む。１２０で、粗抵抗器網の第１の部分を精抵抗器網に、例えば、スイッチを介して結合する。１３０で、増幅器の正入力端子を基準電圧に結合する。１４０で、増幅器の負入力端子を精抵抗器網の出力に結合して、増幅器を非反転増幅器構成にする。次にこの方法は１５０に進む。
【００４２】
１５０で、サンプリングされたデータ語に関連するＭＳＢ制御ビットの論理状態に基づいて、抵抗器すなわちセグメント電圧を粗抵抗器網の第１の部分から選択する。１６０で、サンプリングされたデータ語に関連するＬＳＢ制御ビットの論理状態に基づいて、タップ出力電圧を精抵抗器網から選択する。次にこの方法は１７０に進み、所定の電流を有する第１の電流源を粗抵抗器網の第１の部分の端に結合する。所定の電流を有する第２の電流源を粗抵抗器網の第２の部分の端に結合して、入力線インピーダンスを緩和してよい。次に、ＤＡＣ装置は基準電圧ＶＲＥＦより高いアナログ出力電圧を与える。
【００４３】
１１０で、データ語に対応する出力電圧が基準電圧ＶＲＥＦより低い（ノー）の場合は、この方法は１８０に進む。１８０で、粗抵抗器網の第２の部分を精抵抗器網に、例えば、スイッチを介して結合する。１９０で、増幅器の負入力端子を増幅器の出力に結合する。２００で、増幅器の正入力端子を精抵抗器網の出力に結合して、増幅器を電圧フォロワ増幅器構成にする。次にこの方法は２１０に進む。
【００４４】
２１０で、サンプリングされたデータ語に関連するＭＳＢ制御ビットの論理状態に基づいて、抵抗器すなわちセグメント電圧を粗抵抗器網の第２の部分から選択する。２２０で、サンプリングされたデータ語に関連するＬＳＢ制御ビットの論理状態に基づいて、電圧レベルを精抵抗器網から選択する。次にこの方法は２３０に進み、第１の電流源を粗抵抗器網の第２の部分の端に結合する。第２の電流源を粗抵抗器網の第１の部分の端に結合して、出力線インピーダンスを緩和してよい。次に、ＤＡＣ装置は基準電圧ＶＲＥＦより低いアナログ出力電圧を与える。
【００４５】
これまでの説明は本発明の例である。当然であるが、本発明を説明するのに構成要素または方法の考えられる全ての組合わせを記述することはできないが、当業者が認識するように、本発明の多くの別の組合わせや入替えが可能である。したがって、本発明は特許請求の範囲の精神と範囲内の全ての変更、修正、改変を含むものである。
【００４６】
以上の説明に関して更に以下の項を開示する。
（１）  二重段ディジタル・アナログ変換器（ＤＡＣ）装置であって、
粗抵抗器網であって、第１の部分と第２の部分とで構成し、第１の集合の制御ビットの状態に基づいて複数のセグメント電圧から１つの選択されたセグメント電圧を与える粗抵抗器網と、
精抵抗器網であって、前記粗抵抗器網に結合して前記選択されたセグメント電圧を受け、第２の集合の制御ビットの状態に基づいて前記選択されたセグメント電圧から得られた複数のタップ出力電圧から１つの選択されたタップ出力電圧を与える精抵抗器網と、
前記第１の集合の制御ビットの状態に基づいて前記粗抵抗器網の前記第１の部分と第２の部分の一方に与えられる［所定の］制御可能な電流と、
を含む二重段ＤＡＣ装置。
【００４７】
（２）  前記タップ出力電圧と前記ＤＡＣ装置出力電圧との間に緩衝機構を形成する増幅器を更に含む、（１）記載の二重段ＤＡＣ装置。
（３）  前記増幅器は基準電圧を設定し、前記所定の電流が前記粗抵抗器網の前記第１の部分に与えられる場合は前記基準電圧より高いＤＡＣ装置出力電圧を与え、また前記所定の電流が前記粗抵抗器網の前記第２の部分に与えられる場合は前記基準電圧より低いＤＡＣ装置出力電圧を与えるよう形成される、（２）記載の二重段ＤＡＣ装置。
【００４８】
（４）  前記基準電圧より高いＤＡＣ装置出力電圧では前記タップ出力電圧を前記増幅器の負入力端子に結合しまた前記基準電圧を前記増幅器の正入力端子に結合し、前記基準電圧より低いＤＡＣ装置出力電圧では前記タップ出力電圧を前記増幅器の正入力端子に結合しまた前記増幅器の負入力端子を前記増幅器の出力に結合する、（３）記載の二重段ＤＡＣ装置。
（５）  前記基準電圧は前記ＤＡＣ装置の出力電圧範囲の中点電圧である、（２）記載の二重段ＤＡＣ装置。
（６）  前記所定の電流の値は前記ＤＡＣ装置の出力電圧範囲を設定する、（１）記載の二重段ＤＡＣ装置。
【００４９】
（７）  前記所定の電流は前記第１の集合の制御ビットの第１の集合の状態では前記粗抵抗器網の前記第１の部分に結合する電流源から供給され、前記電流源は前記第１の集合の制御ビットの第２の集合の状態では前記粗抵抗器網の前記第２の部分に結合する、（１）記載の二重段ＤＡＣ装置。
（８）  前記粗抵抗器網の前記第１の部分は第１の半粗抵抗器ストリングであり、前記粗抵抗器網の前記第２の部分は第２の半粗抵抗器ストリングである、（１）記載の二重段ＤＡＣ装置。
【００５０】
（９）  前記ＤＡＣ装置は８ビットＤＡＣ装置であって、前記第１および第２の半粗抵抗器ストリングは８個の直列接続の抵抗器を備え、前記精抵抗器網は１５個の直列接続の抵抗器を備え、１６番目の接続された精抵抗器は前記第１の半粗抵抗器ストリングと第２の半粗抵抗器ストリングの一方に前記精抵抗器網を接続するスイッチで形成する、（８）記載の二重段ＤＡＣ装置。
（１０）  前記第１の集合の制御ビットの第１の集合の状態では第２の所定の電流は前記粗抵抗器網の前記第１の部分に結合し、前記第１の集合の制御ビットの第２の集合の状態では前記第２の所定の電流は前記粗抵抗器網の前記第２の部分に結合し、前記第２の所定の電流は線インピーダンスを緩和することを更に含む、（１）記載の二重段ＤＡＣ装置。
【００５１】
（１１）  二重段ディジタル・アナログ変換器（ＤＡＣ）装置であって、
粗抵抗器網であって、第１の部分と第２の部分とで構成し、サンプリングされたデータ語の状態に基づいて複数のセグメント電圧から１つの［選択された］選択可能なセグメント電圧を与える粗抵抗器網と、
精抵抗器網であって、前記粗抵抗器網に結合して前記選択されたセグメント電圧を受け、前記サンプリングされたデータ語の状態に基づいて複数のタップ出力電圧から１つの「選択された」選択可能なタップ出力電圧を与える精抵抗器網と、
増幅器であって、前記タップ出力電圧を受けてＤＡＣ装置出力電圧を与え、前記サンプリングされたデータ語の状態に基づいて非反転増幅器と電圧フォロア増幅器の一方として形成される増幅器と、
を含む二重段ＤＡＣ装置。
【００５２】
（１２）  前記増幅器は基準電圧より高いＤＡＣ装置出力電圧を非反転増幅器構成で与え、基準電圧より低いＤＡＣ装置出力電圧を電圧フォロア増幅器構成で与え、前記基準電圧は前記ＤＡＣ装置の出力電圧範囲の中点電圧を設定する、（１１）記載の二重段ＤＡＣ装置。
（１３）  増幅器を非反転増幅器構成で形成する第１の集合のスイッチと、増幅器を電圧フォロア増幅器構成で形成する第２の集合のスイッチとを更に含み、前記第１の集合のスイッチは前記精抵抗器網と前記粗抵抗器網の前記第１の部分とを前記増幅器に結合し、前記第２の集合のスイッチは前記精抵抗器網と前記粗抵抗器網の前記第２の部分とを前記増幅器に結合する、（１１）記載の二重段ＤＡＣ装置。
【００５３】
（１４）  前記第１の集合のスイッチは前記粗抵抗器網の前記第１の部分を第１の電流源に非反転増幅器構成で結合し、前記第２の集合のスイッチは前記粗抵抗器網の前記第２の部分を前記第１の電流源に前記電圧フォロア増幅器構成で結合する、（１３）記載の二重段ＤＡＣ装置。
（１５）  前記第２の集合のスイッチは前記粗抵抗器網の前記第１の部分を第２の電流源に非反転増幅器構成で結合し、前記第１の集合のスイッチは前記粗抵抗器網の前記第２の部分を前記第２の電流源に前記電圧フォロア増幅器構成で結合し、前記第２の電流源は線インピーダンスを緩和する、（１４）記載の二重段ＤＡＣ装置。
（１６）  前記第１の電流源は前記ＤＡＣ装置の出力電圧範囲を設定する、（１４）記載の二重段ＤＡＣ装置。
【００５４】
（１７）  第１の部分の第２の部分とを持つ粗抵抗器網と前記粗抵抗器網に結合する精抵抗器網とを有する二重段ディジタル・アナログ変換（ＤＡＣ）を動作させる方法であって、
前記粗抵抗器網からの複数のセグメント電圧から１つのセグメント電圧を選択し、
選択されたセグメント電圧に関連する前記精抵抗器網からの複数のタップ電圧から１つのタップ電圧を与え、
前記粗抵抗器網の前記第１の部分から選択されたセグメント電圧では電流源を前記粗抵抗器網の前記第１の部分に結合し、前記粗抵抗器網の前記第２の部分から選択されたセグメント電圧では前記電流源を前記粗抵抗器網の前記第２の部分に結合する、
ことを含む、二重段ＤＡＣ装置を動作させる方法。
【００５５】
（１８）  前記タップ電圧を増幅器に与え、前記粗抵抗器網の前記第１の部分から選択されたセグメント電圧については前記増幅器を非反転増幅器として形成し、前記粗抵抗器網の前記第２の部分から選択されたセグメント電圧については前記増幅器を電圧フォロアとして形成することを更に含む、（１７）記載の二重段ＤＡＣ装置を動作させる方法。
（１９）  前記粗抵抗器網の前記第１の部分から選択されたセグメント電圧については前記タップ電圧を増幅器の負入力端子に与えまた基準電圧を前記増幅器の正入力端子に与え、また前記粗抵抗器網の前記第２の部分から選択されたセグメント電圧については前記タップ電圧を前記増幅器の正入力端子に与えまた前記増幅器の出力を前記増幅器の負入力端子に与えることを更に含む、（１７）記載の二重段ＤＡＣ装置を動作させる方法。
【００５６】
（２０）  前記粗抵抗器網の前記第１の部分から選択されたセグメント電圧については第２の電流源を前記粗抵抗器網の前記第２の部分に結合し、また前記粗抵抗器網の前記第２の部分から選択されたセグメント電圧については前記第２の電流源を前記粗抵抗器網の前記第１の部分に結合することを更に含む、（１７）記載の二重段ＤＡＣ装置を動作させる方法。
（２１）  前記電流源の選択された値は前記ＤＡＣ装置の望ましい出力電圧範囲を決定する、（１７）記載の二重段ＤＡＣ装置を動作させる方法。
【００５７】
（２２）  複数のセグメント電圧を与える第１の部分（３２）と第２の部分（３４）とを有する粗抵抗器網を含む二重段ＤＡＣ装置（３０）を提供する。粗抵抗器網は、選択されたセグメント電圧に対応する複数のタップ出力電圧を与える精抵抗器網（３６）に結合する。精抵抗器網（３６）の出力は、基準電圧を設定しかつ精抵抗器網（３６）の出力を緩衝する増幅器（３８）に与えてよい。選択されたセグメント電圧に基づいて所定の電流を粗抵抗器網の第１の部分（３２）と第２の部分（３４）の一方に結合する。
【図面の簡単な説明】
【００５８】
【図１】従来技術の二重段抵抗器ストリングＤＡＣ装置を示す。
【図２】本発明の或る形態に係る二重段ＤＡＣ装置を示す。
【図３】本発明の或る形態に係る、粗抵抗器網の第１の部分から抵抗器すなわち電圧セグメントを選択するときのＤＡＣ装置の少なくとも一部の対応する回路を示す。
【図４】本発明の或る形態に係る、粗抵抗器網の第２の部分から抵抗器すなわち電圧セグメントを選択するときのＤＡＣ装置の少なくとも一部の対応する回路を示す。
【図５】本発明の或る形態に係る、二重抵抗器ストリングＤＡＣ装置の８ビットの実施の形態を示す。
【図６】本発明の或る形態に係る、複数のＤＡＣステップにわたる時間に対するＤＡＣ装置のグラフを示す。
【図７】本発明の或る形態に係る、ＤＡＣ装置を動作させる特定の方法の流れ図を示す。
【符号の説明】
【００５９】
３０  二重段ＤＡＣ装置
３２  粗抵抗器網の第１の部分
３４  粗抵抗器網の第２の部分
３６  精抵抗器網
３８  増幅器
【図１】
2004343746.tif 000003
【図２】
2004343746.tif 000004
【図３】
2004343746.tif 000005
【図４】
2004343746.tif 000006
【図５】
2004343746.tif 000007
【図６】
2004343746.tif 000008
【図７】
2004343746.tif 000009