(57)【要約】【課題】ＩＳＯ感度が高い時などアナログ信号の増幅率を高くした時に回路で悪化するＳ／Ｎを改善する。【解決手段】複数の読出しチャンネルを持つ撮像素子はそれぞれのチャンネル用に独立した複数のアナログ信号処理回路を有するが、１つのチャンネルだけからも読出せる撮像素子を用い、複数のアナログ信号処理回路に共通の読出し信号を分配して処理し、Ａ／Ｄ変換後に分配処理された複数の信号を加算することが出来るように構成されている。【選択図】        図１
2004172847.tif 000002
【特許請求の範囲】
【請求項１】
信号読出しのためのチャンネルを複数チャンネル有する固体撮像素子を備え、それぞれのチャンネルから独立に異なった画素位置の信号電荷を読出して並列に信号処理を行うように構成された撮像方式であって、前記撮像素子の信号読出しチャンネルが、それぞれのチャンネルから同時に同じ画素位置の信号を読み出せるように切り替え可能で、かつ、読み出された各チャンネルの信号が増幅器を経由し、さらにアナログ／ディジタル変換された後でそれぞれが加算されるようになっている、ディジタルスチルカメラの信号処理方式。
【請求項２】
異なった画素位置の信号電荷を独立に複数チャンネルの出力から読み出し、複数チャンネルの色信号として出力する固体撮像素子を用いたディジタルスチルカメラの信号処理装置であって、
前記固体撮像素子のすべての出力チャンネルにそれぞれ１つずつ接続された複数のアナログ／ディジタル変換器と、
該複数のアナログ／ディジタル変換器の出力信号どうしを加算できるようにもなっている加算器とを有し、
前記撮像素子の複数の出力チャンネルが、それぞれのチャンネルに対応した前記複数のアナログ／ディジタル変換器に一対一で接続されるモードと、
前記撮像素子の特定の出力チャンネルが、前記複数のアナログ／ディジタル変換器に分配されて接続されるモードとに切替が可能で、
該撮像素子の特定の出力チャンネルの出力信号が、該複数のアナログ／ディジタル変換器に分配されて供給される場合には、該複数のアナログ／ディジタル変換器の複数の出力信号が前記加算器にて加算処理されるようになっているディジタルスチルカメラの信号装置。
【請求項３】
１フィールド期間内に全画素の信号電荷を独立に２ライン分ずつ読み出し、点順次の２チャンネルの色信号として出力する読み出しモードと、
１フィールド期間内に全画素の信号電荷を１本のラインで読み出し、点順次の１チャンネルの色信号として出力する読み出しモードとを切替可能な固体撮像素子を用いたディジタルスチルカメラの信号処理方式であって、
前期２チャンネルの色信号出力を前期固体撮像素子から並列に読み出し、それぞれのチャネルの色信号を独立のアナログ／ディジタル変換手段にてディジタル信号に変換し、該２チャンネルのディジタル信号を最終的に１チャンネルの色信号に並び替えて信号処理を行うモードと、
全画素の信号電荷を１本のラインで読み出し、１チャンネルの信号を２つの前期アナログ／ディジタル変換手段にてディジタル信号に変換した後にそれぞれの該アナログ／ディジタル変換手段の出力信号を加算し、しかる後に信号処理を行うモードとを有する、ディジタルスチルカメラの信号方式。
【請求項４】
１フィールド期間内に全画素の信号電荷を独立に２ライン分ずつ読み出し、点順次の２チャンネルの色信号として出力する固体撮像素子を用いたディジタルスチルカメラの信号処理装置であって、
前記固体撮像素子の第一のチャンネルに接続された第一のアナログ／ディジタル変換機と、
前記固体撮像素子の該第一のチャンネルと第二のチャンネルとに選択的に接続された第二のアナログ／ディジタル変換機と、
該第一のアナログ／ディジタル変換機と該第二のアナログ／ディジタル変換機とに接続された加算器と、
前記第一のアナログ／ディジタル変換機が接続され、かつ、前記第二のアナログ／ディジタル変換機と該加算器とに選択的に接続された信号処理手段とを有する、ディジタルスチルカメラの信号装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディジタルスチルカメラの信号処理回路におけるノイズ抑圧回路に関し、特に１フィールド期間内に全画素の信号電荷を２チャンネル独立で読み出す、いわゆる２ライン読出し方式の  固体撮像素子を用いたディジタルスチルカメラのノイズ抑圧回路に関する。
【０００２】
【従来の技術】
図２は従来例の構成を示すブロック図である。２０１は撮像素子である固体撮像素子であり、露光により発生した信号の取り出しタイミングを操作することにより露光時間を制御できるものを用いて説明する。
【０００３】
【発明が解決しようとする課題】
撮像素子制御回路２０２、高速シャッタ用タイミングジェネレータ２０３、基準発振器２０４は、電子シャッタ機能を備えた固体撮像素子２０１の駆動及び制御のための回路である。固体撮像素子２０１からの撮像信号出力はカメラ信号処理回路２０５にてアナログ画像信号に変換される。
【０００４】
シャッタ制御回路２２０は１基準時間（例えば１／６０秒）より長い１／６秒から１／３０秒程度のシャッタ速度とするための回路である。この回路はモード回路２１１、シャッタ切替回路２１２、低速シャッタ用タイミングジェネレータ２１３とから構成されている。
【０００５】
画像メモリユニット２２１はカメラ信号処理回路２０５からの画像信号を記憶し、基準期間毎に必要回数読み出しできるようにした回路である。この回路はＡ／Ｄコンバータ２１５、画像メモリ（フィールドメモリ）２１６、メモリコントローラ２１８、加算制御回路２１７等を含んで構成されている。
【０００６】
メモリコントローラ２１８は画像メモリ２１６の書き込み又は読み出しのためのクロック及びコントロール信号を制御する回路である。
【０００７】
クロック及び制御信号発生回路２１４はスローシャッタ制御回路２２０からタイミングパルスを得て、画像メモリユニット２２１のメモリ書き込み又は読み出しの時間制御信号の発生を受けもっている。
【０００８】
次に従来例の動作について説明する。図３は従来例の動作を示すタイミングチャートである。撮像素子制御回路２０２、高速シャッタ用タイミングジェネレータ２０３の制御によってｔ０で露光を開始し、ｔ１にて露光を終了する。そして固体撮像素子２０１から信号を読出し、Ａ／Ｄコンバータ２１５にてディジタル信号に変換し、クロック及び制御信号発生回路２１４、メモリコントローラ２１８によって制御されている画像メモリ２１６に書込みを行う。一方、ｔ２で露光を再開し、ｔ３で露光を終了して固体撮像素子２０１から信号の読出しを開始する。同時に画像メモリ２１６からも信号の読出しを開始し、Ａ／Ｄコンバータ２１５でディジタル信号に変換された固体撮像素子２０１からの信号と加算平均する。画像には相関があるが、回路系で発生するランダムノイズには相関が無いので、信号は２倍、ノイズ成分の平均電力が√２倍になり、結果的にノイズ成分が√２分の１に抑圧された画像信号が、記録用信号処理回路２０６を経てストレージ２０７に記憶される。
【０００９】
このような従来のノイズ抑圧方式は、抑圧のための加算処理を時間軸上で行う必要がある上、記憶素子を持たなければならないためにコストがかかり、制御も複雑になるなど、多くの問題点があった。
【００１０】
本発明は、上述した点に鑑みてなされたものであり、低コストで、制御が簡単、さらに撮影開始からストレージへの格納までに時間的ペナルティがないノイズ抑圧回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明のノイズ抑圧方式は、２チャンネルの色信号出力を固体撮像素子から並列に読み出し、それぞれのチャネルの色信号を独立のアナログ／ディジタル変換手段にてディジタル信号に変換し、２チャンネルのディジタル信号を最終的に１チャンネルの色信号に並び替えて信号処理を行うモードと、全画素の信号電荷を１本のラインで読み出し、１チャンネルの信号を２つのアナログ／ディジタル変換手段にてディジタル信号に変換した後にそれぞれのアナログ／ディジタル変換手段の出力信号同士を加算し、しかる後に信号処理を行うようになっている。
【００１２】
また、本発明のノイズ抑圧回路は、固体撮像素子の第一のチャンネルに接続された第一のアナログ／ディジタル変換機と、固体撮像素子の第一のチャンネルと第二のチャンネルとに選択的に接続された第二のアナログ／ディジタル変換機と、第一のアナログ／ディジタル変換機と第二のアナログ／ディジタル変換機とに接続された加算器と、第一のアナログ／ディジタル変換機が接続され、かつ、第二のアナログ／ディジタル変換機と該加算器とに選択的に接続された信号処理手段とを有する。
【００１３】
（作用）
撮像素子の複数の出力チャンネルから同一の画像信号を同時に読出し、複数のアナログプリプロセス回路へ同時に供給してプリプロセス処理を施した後で加算処理をすることによって、アナログプリプロセス処理までに発生するノイズを抑圧することができる。
【００１４】
【発明の実施の形態】
本発明の第１実施例を図面に基づいて詳細に説明する。図１は、本発明の第１実施例を示す装置の模式図である。
【００１５】
固体撮像素子であるセンサ１０１は２本の読出しチャンネルを有し、撮像信号を２本のチャンネルから並列に読出しが出来るようになっている。さらにセンサ１０１は１本の読出しチャンネル（本実施例ではチャンネル１とする）を用いて読出しを行うことも出来るが、読出し時間は２チャンネル使用時の２倍かかる。
【００１６】
センサ１０１のチャンネル１はプリプロセス処理回路１０２に接続されている。プリプロセス処理回路１０２は、ＣＤＳ／ＡＧＣ／ＡＤなどの処理回路から構成されているが、センサ１０１がＭＯＳ型センサの場合にはＣＤＳ（相関２重検出）回路は省略されるのが普通である。スイッチ１０３にはセンサ１０１のチャンネル２出力と、センサ１０１のチャンネル１出力が接続されており、スイッチ１０３の出力はプリプロセス処理回路１０４に接続されている。プリプロセス処理回路１０２とプリプロセス処理回路１０４の出力は加算器１０５に接続されており、加算器１０５の出力はスイッチ１０７に接続されている。プリプロセス処理回路１０４の出力はスイッチ１０７にも接続され、さらにプリプロセス処理回路１０２の出力はディジタル信号プロセス回路１０６に接続されている。また、スイッチ１０７の出力もディジタル信号プロセス回路１０６に接続されている。
【００１７】
次に、本実施例の動作について説明する。はじめに低ＩＳＯ感度、短秒時で高速連写を行う場合について説明する。センサ１０１からの読出し速度を上げる目的でセンサ１０１を不図示の制御回路によって２チャンネル出力モードで駆動する。読み出された２チャンネルの出力のうちチャンネル１の出力信号はプリプロセス処理回路１０２を経てディジタル信号プロセス回路１０６へ入力し、チャンネル２の出力信号はスイッチ１０３で選択されてプリプロセス処理回路１０４を経てディジタル信号プロセス回路１０６へ入力する。２チャンネルの信号はディジタル信号プロセス回路１０６の中で不図示のメモリ回路などによって２次元的に合成されて画像処理される。この場合にはＳ／Ｎ改善効果は無い。
【００１８】
次に、高ＩＳＯ感度で、読出し速度がさほど要求されない場合にノイズ抑圧効果を狙ってセンサ１０１から１チャンネル読出し処理を行う場合について説明する。本実施例では１チャンネル読出しモードの場合にはチャンネル１から信号が読み出されるものとする。
【００１９】
センサ１０１のチャンネル１から読み出された信号は２系統に分離され、一方はプリプロセス処理回路１０２へ入力して相関２重検出され、所定のゲインで増幅される。増幅された信号はさらにアナログ／ディジタル変換されて加算器１０５へ入力する。プリプロセス処理回路１０２において高いゲインで増幅されると回路内部で発生するランダムノイズも増幅されてプリプロセス処理回路１０２の出力でＳ／Ｎ比が劣化している。センサ１０１のチャンネル１から読み出されたもう一方の信号は同時にスイッチ１０３で選択されてプリプロセス処理回路１０４へ入力され、相関２重検出（ＣＣＤの場合）された後所定のゲインで増幅される。増幅された信号はさらにアナログ／ディジタル変換されて加算器１０５へ入力する。プリプロセス処理回路１０４において高いゲインで増幅されると、回路内部で発生するランダムノイズも増幅されてプリプロセス処理回路１０４の出力でＳ／Ｎ比が劣化している。
【００２０】
加算器１０５でプリプロセス処理回路１０２とプリプロセス処理回路１０４の２チャンネルの出力信号どうしが加算され、スイッチ１０７が不図示の制御回路によって加算器１０５側の入力がディジタル信号プロセス回路１０６に出力するように構成してあるので、加算器１０５の出力はディジタル信号プロセス回路１０６に供給される。加算器１０５における加算処理によって信号成分は２倍になるが、センサ１０１からプリプロセス処理回路１０２、ならびにプリプロセス処理回路１０４の出力までのアナログ系で発生するノイズ成分には相関が無いので√２倍にしかならず、結果的にノイズ成分は√２分の１になる。
【００２１】
次に本発明の第２実施例について図面を用いて説明する。図２は、本発明の第２実施例を示す装置の模式図である。
【００２２】
固体撮像素子であるセンサ１１１は、４本の読出しチャンネルを有し、撮像信号を並列に４本の出力チャンネルで読出し出来るようになっている。さらに、センサ１１１は１本の読出しチャンネル（本実施例ではチャンネル１とする）を用いて読出しを行うことも出来るが、読出し時間は４チャンネル使用時の４倍かかる。
【００２３】
センサ１１１のチャンネル１はプリプロセス処理回路１１２に接続されている。プリプロセス処理回路１１２は、ＣＤＳ／ＡＧＣ／ＡＤなどの処理回路から構成されているが、センサ１１１がＭＯＳ型センサの場合にはＣＤＳ（相関２重検出）回路などは省略されるのが普通である。スイッチ１１６にはセンサ１１１のチャンネル２出力と、センサ１１１のチャンネル１出力が接続されており、スイッチ１１６の出力はプリプロセス処理回路１１３に接続されている。スイッチ１１７にはセンサ１１１のチャンネル３出力と、センサ１１１のチャンネル１出力が接続されており、スイッチ１１７の出力はプリプロセス処理回路１１４に接続されている。また、スイッチ１１８にはセンサ１１１のチャンネル４出力と、センサ１１１のチャンネル１出力が接続されており、スイッチ１１８の出力はプリプロセス処理回路１１５に接続されている。プリプロセス処理回路１１２、プリプロセス処理回路１１３、プリプロセス処理回路１１４、ならびにプリプロセス処理回路１１５の出力は加算器１１９に接続されている。さらに、プリプロセス処理回路１１２、プリプロセス処理回路１１３、ならびにプリプロセス処理回路１１５の出力は、ディジタル信号プロセス回路１２０へも接続されている。
【００２４】
ディジタル信号プロセス回路１１４の出力はスイッチ１２１に接続され、加算器１１９の出力はスイッチ１２１のもう一方の入力端子に接続されている。スイッチ１２１の出力はディジタル信号プロセス回路１２０に接続されている。
【００２５】
次に、本実施例の動作について説明する。はじめに低ＩＳＯ感度、短秒時で高速連写を行う場合について説明する。センサ１１１からの読出し速度を上げる目的でセンサ１１１を不図示の制御回路によって４チャンネル出力モードで駆動する。読み出された４チャンネルの出力のうちチャンネル１の出力信号はプリプロセス処理回路１１２を経てディジタル信号プロセス回路１２０へ入力し、チャンネル２の出力信号はスイッチ１１６で選択され、プリプロセス処理回路１１３を経てディジタル信号プロセス回路１２０へ入力する。チャンネル３の出力信号はスイッチ１１７で選択され、プリプロセス処理回路１１４を経てディジタル信号プロセス回路１２０へ入力する。チャンネル４の出力信号はスイッチ１１８で選択され、プリプロセス処理回路１１５を経てディジタル信号プロセス回路１２０へ入力する。４チャンネルの信号はディジタル信号プロセス回路１２０の中で不図示のメモリ回路などによって２次元的に合成され、画像処理される。この場合にはＳ／Ｎ改善効果は無い。
【００２６】
次に、高ＩＳＯ感度で、読出し速度がさほど要求されない場合にノイズ抑圧効果を狙ってセンサ１１１から１チャンネル読出し処理を行う場合について説明する。本実施例では１チャンネル読出しモードの場合にはチャンネル１から信号が読み出されるものとする。
【００２７】
センサ１１１のチャンネル１から読み出された信号が４系統に分配され、チャンネル１の出力はプリプロセス処理回路１１２へ入力して相関２重検出され（センサ１１１がＣＣＤの場合）、所定のゲインで増幅される。増幅された信号はさらにアナログ／ディジタル変換されて加算器１１９へ入力する。プリプロセス処理回路１１２において高いゲインで増幅されると回路内部で発生するランダムノイズも増幅されてプリプロセス処理回路１１２の出力でＳ／Ｎ比が劣化している。
【００２８】
センサ１１１のチャンネル１から読み出された信号は同時にスイッチ１１６で選択されてプリプロセス処理回路１１３へ入力する。すなわちチャンネル１から読み出された信号はプリプロセス処理回路１１３へも入力されて相関２重検出され、所定のゲインで増幅される。増幅された信号はさらにアナログ／ディジタル変換されて加算器１１９へ入力する。プリプロセス処理回路１１３において高いゲインで増幅されると回路内部で発生するランダムノイズも増幅されてプリプロセス処理回路１１３の出力でＳ／Ｎ比が劣化している。
【００２９】
センサ１１１のチャンネル１から読み出された信号は同時にスイッチ１１７で選択されてプリプロセス処理回路１１４へ入力する。すなわちチャンネル１から読み出された信号はプリプロセス処理回路１１４へ入力されて相関２重検出され、所定のゲインで増幅される。増幅された信号はさらにアナログ／ディジタル変換されて加算器１１９へ入力する。プリプロセス処理回路１１４において高いゲインで増幅されると回路内部でランダムノイズが発生してＳ／Ｎ比が劣化する。
【００３０】
さらに、センサ１１１のチャンネル１から読み出された信号は同時にスイッチ１１８で選択されてプリプロセス処理回路１１５へ入力する。すなわちチャンネル１から読み出された信号はプリプロセス処理回路１１５へ入力されて相関２重検出され、所定のゲインで増幅される。増幅された信号はさらにアナログ／ディジタル変換されて加算器１１９へ入力する。プリプロセス処理回路１１５において高いゲインで増幅されると回路内部で発生するランダムノイズも増幅されてプリプロセス処理回路１１５の出力でＳ／Ｎ比が劣化している。
【００３１】
加算器１１９でプリプロセス処理回路１１２、プリプロセス処理回路１１３、プリプロセス処理回路１１４、およびプリプロセス処理回路１１５の４チャンネルの出力信号どうしが加算される。スイッチ１２１は不図示の制御回路によって加算器１１９側の入力がディジタル信号プロセス回路１２０に出力するように構成してあるので、加算器１１９における加算処理によって信号成分が４倍、ノイズ成分が√２×√２倍、すなわちＳ／Ｎ比が６ｄＢ向上した信号がディジタル信号プロセス回路１２０に入力する。
【００３２】
【発明の効果】
以上説明したように本発明は、複数の出力チャンネルを有する固体撮像素子を用いて互いに異なる画素位置の信号を並列に読出し、独立した複数のアナログ回路で信号処理を並列に行うように構成されたディジタルスチルカメラにおいて、固体撮像素子を１ライン読出しモードに切替え、一本の読出しチャンネルから読出した信号を、複数設けられたアナログ信号処理回路へ並列に供給するように切替え可能に構成するとともに、これらの複数のアナログ信号処理回路の出力を加算して平均値を算出することによって、コストをかけずに信号のＳ／Ｎ比を向上させることが出来るという効果がある。
【図面の簡単な説明】
【図１】本発明の第１実施例の模式図である。
【図２】本発明の第２実施例の模式図である。
【図３】従来の模式図である。
【図４】従来例のタイミングチャートである。
【符号の説明】
１０１  センサ
１０２  プリプロセス処理回路
１０３  スイッチ
１０４  プリプロセス処理回路
１０５  加算器
１０６  ディジタル信号プロセス回路
１０７  スイッチ
１１１  センサ
１１２  プリプロセス処理回路
１１３  プリプロセス処理回路
１１４  プリプロセス処理回路
１１５  プリプロセス処理回路
１１６  スイッチ
１１７  スイッチ
１１８  スイッチ
１１９  加算器
１２０  ディジタル信号プロセス回路
１２１  スイッチ
２０１  固体撮像素子
２０２  スローシャッタ制御回路
２０３  高速シャッタ用タイミングジェネレータ
２０４  基準発振器
２０５  プリプロセス処理回路
２０６  記録用信号処理回路
２０７  ストレージ
２１１  モード選択
２１２  シャッタ切替回路
２１３  低速シャッタ用タイミングジェネレータ
２１４  クロック及び制御信号発生回路
２１５  Ａ／Ｄコンバータ
２１６  画像メモリ
２１７  加算制御回路
２１８  メモリコントローラ
２１９  トリガスイッチ
２２０  スローシャッタ制御回路
２２１  画像メモリユニット
【図１】
2004172847.tif 000003
【図２】
2004172847.tif 000004
【図３】
2004172847.tif 000005
【図４】
2004172847.tif 000006