(57)【要約】【課題】簡単な回路構成で、高精度に信号電荷を検出可能な電荷検出回路を実現する。【解決手段】電荷検出増幅器４２の後段には、コンデンサ帰還の増幅回路５１・５２およびサンプルホールド回路４４が縦続に接続されている。制御回路４５は、各回路４２・５１・５２を制御して、それぞれが同時に初期化動作される期間を設ける。さらに、制御回路４５は、電荷検出増幅器４２、増幅回路５１、増幅回路５２の順に初期化動作を解除させる。また、制御回路４５は、最終段の増幅回路５２の初期化が解除され、信号電荷による電荷検出増幅器４２の出力電圧変動が、当該増幅回路５２の出力に伝わった後で、サンプルホールド回路４４に増幅回路５２の出力電圧をサンプリングさせる。これにより、１つのサンプルホールド回路４４しか設けられていないにも拘わらず、出力電圧から低周波雑音を除去できる。【選択図】　図１
2004023750.tif 000002
【特許請求の範囲】
【請求項１】
電荷検出増幅器の後段に、互いに縦続に接続されたコンデンサ帰還の増幅回路を複数段設け、さらに、最終段の増幅回路の出力にサンプルホールド回路が１回路接続されている電荷検出回路の駆動方法であって、
上記各増幅回路は、前段の回路が初期化動作を解除する時点では、初期化動作中であり、後段に上記増幅回路の１つがある場合は、その初期化動作が解除されるよりも前に、自らの初期化動作を解除すると共に、最終段の増幅回路の初期化動作が解除された後に、上記サンプルホールド回路がサンプリングすることを特徴とする電荷検出回路の駆動方法。
【請求項２】
上記電荷検出増幅器および増幅回路が同時に初期化動作している期間を設け、上記電荷検出増幅器および増幅回路のうち、より前の回路の方がより早く初期化動作が解除されるように、各回路の初期化動作を解除することを特徴とする請求項１記載の電荷検出回路の駆動方法。
【請求項３】
上記電荷検出増幅器へ入力された信号電荷による電圧変動が、増幅回路へ伝わるまでの間に、上記増幅回路の初期化動作を解除することを特徴とする請求項１または２記載の電荷検出回路の駆動方法。
【請求項４】
電荷検出増幅器と、
上記電荷検出増幅器およびサンプルホールド回路の間に設けられた複数段の増幅回路とを備え、
上記各増幅回路は、コンデンサ帰還の増幅回路であり、それぞれが互いに縦続に接続されていると共に、
上記電荷検出増幅器、および、各段の増幅回路が、それぞれの初期化動作解除を互いに異なるタイミングに設定可能に構成されていることを特徴とする電荷検出回路。
【請求項５】
上記電荷検出増幅器と、初段の上記増幅回路との間には、抵抗が設けられ、当該抵抗と初段の増幅回路の入力コンデンサとによって、ローパスフィルタを構成することを特徴とする請求項４記載の電荷検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、簡単な回路構成で、高精度に信号電荷を検出可能な電荷検出回路の駆動方法および電荷検出回路に関するものである。
【０００２】
【従来の技術】
従来から、電荷検出回路は、固体撮像素子を用いた固体撮像装置から、信号電荷として出力される画像信号を電圧に変換して検出する用途などに広く使用されている。
【０００３】
ここで、一般には、上記画像信号には、低周波雑音が重畳していて、画像品質に悪影響を及ぼす。なお、上記低周波雑音の主たる原因は、信号電荷を電圧に変換する電荷検出増幅器を構成する演算増幅器自体が発生するフリッカ雑音である。したがって、例えば、図７に示すように、従来の電荷検出回路１０１では、低周波雑音を除去するために、電荷検出増幅器１０２の後段に、相関ダブルサンプリング回路（ＣＤＳ回路）１０３が設けられている。
【０００４】
上記ＣＤＳ回路１０３には、電荷検出増幅器１０２の出力に、それぞれ接続されたサンプルホールド回路１１１・１１２が設けられており、一方のサンプルホールド回路１１１は、図８に示すように、電荷検出増幅器１０２に信号電荷が入力される期間ｔ１０４〜ｔ１０５の前の時点ｔ１０３で、電荷検出増幅器１０２の出力をサンプリングする。また、他方のサンプルホールド回路１１２は、上記期間ｔ１０４〜ｔ１０５の後の時点ｔ１０７に電荷検出増幅器４２の出力をサンプリングする。さらに、ＣＤＳ回路１０３の差動回路１１３は、両サンプルホールド回路１１１・１１２のサンプリング値の差を出力し、当該差動回路１１３の出力が、電荷検出回路１０１の後段に設けられたＡＤＣ（Ａｎａｌｏｇ−Ｄｉｇｉｔａｌ　Ｃｏｎｖｅｒｔｅｒ）１０４によって、デジタル値に変換され、デジタル値の画像データが出力される。
【０００５】
なお、電荷検出増幅器１０２は、信号電荷が入力される前の期間ｔ１００〜ｔ１０１に初期化され、電荷検出増幅器１０２の初期化動作、サンプルホールド回路１１１のサンプリング、信号電荷の入力、および、サンプルホールド回路１１２のサンプリングは、サンプリング周期Ｔｓ毎に繰り返される。
【０００６】
上記構成では、図９に示すように、ＣＤＳ回路１０３は、信号電荷の入力前の時点における電荷検出増幅器１０２のサンプリング値Ｓｍｐ１と、入力後の時点におけるサンプリング値Ｓｍｐ２との差を出力する。したがって、電荷検出増幅器１０２に内在するフリッカ雑音などの内在雑音によって、電荷検出増幅器１０２の出力信号に低周波雑音が重畳されていても、雑音成分のうち、サンプリング周期Ｔｓよりも十分に低い周波数成分であり、サンプリング周期の間、略同じ値と見なすことができる低周波成分を、ＣＤＳ回路１０３の出力電圧から除去できる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、１つの電荷検出回路毎に、２つのサンプルホールド回路が必要になるため、高精度な信号電荷の検出と、回路の簡略化との双方を満足させることが難しいという問題を生じる。
【０００８】
また、各サンプルホールド回路１１１・１１２を構成する演算増幅器のオフセットと、差動回路１１３を構成する演算増幅器のオフセットとが重畳されるために、全体としてのオフセットが大きくなってしまう。なお、演算増幅器の特性オフセットのように固定的に存在するオフセットは、電荷検出回路１０１の後段の回路での画像処理によって除去することもできるが、オフセットの変動成分までは除去できないので、ハードウェアとして存在するオフセット（電荷検出回路１０１の出力に現れるオフセット）は、少ないことが好ましい。また、固定的に存在するオフセットによって、出力のダイナミックレンジが狭くなることもあるので、この点からも、ハードウェアとして存在するオフセットを削減することが望まれる。
【０００９】
さらに、マトリクス状に画素が配された画像センサから、信号電荷として伝えられる画像信号を検出する場合のように、複数のデータ線を介して出力される信号電荷を、それぞれ検出する場合、各データ線毎に電荷検出回路が設けられる。したがって、例えば、解像度を向上させようとして、データ線の本数を増加させる場合など、多くの電荷検出回路を必要とする場合には、データ線１本に対応する１つの電荷検出回路の回路構成の簡略化が強く求められる。ところが、上記構成では、低周波雑音を除去するために、１つの電荷検出回路あたりに、２つのサンプルホールド回路が必要になるので、回路構成の簡略化が難しく、多数の電荷検出回路を集積してＬＳＩ化する場合の負担を重くしてしまう。
【００１０】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、簡単な回路構成で、高精度に信号電荷を検出可能な電荷検出回路の駆動方法および電荷検出回路を提供することにある。
【００１１】
【課題を解決するための手段】
本発明に係る電荷検出回路の駆動方法は、電荷検出増幅器の後段に、互いに縦続に接続されたコンデンサ帰還の増幅回路を複数段設け、さらに、最終段の増幅回路の出力にサンプルホールド回路が１回路接続されている電荷検出回路の駆動方法であって、上記課題を解決するために、上記各増幅回路は、前段の回路が初期化動作を解除する時点では、初期化動作中であり、後段に上記増幅回路の１つがある場合は、その初期化動作が解除されるよりも前に、自らの初期化動作を解除すると共に、最終段の増幅回路の初期化動作が解除された後に、上記サンプルホールド回路がサンプリングすることを特徴としている。
【００１２】
また、本発明に係る電荷検出回路の駆動方法は、上記構成に加えて、上記電荷検出増幅器および増幅回路が同時に初期化動作している期間を設け、上記電荷検出増幅器および増幅回路のうち、より前の回路の方がより早く初期化動作が解除されるように、各回路の初期化動作を解除することを特徴としている。
【００１３】
上記各構成では、各増幅回路は、コンデンサ帰還なので、帰還用のコンデンサに並列に設けられたスイッチを導通させるなどして、初期化動作している状態から、当該スイッチを遮断するなどして、初期化動作を解除すると、初期化動作を解除した時点での入力電圧を基準にして、それ以降に入力された電圧を増幅して出力する。また、前段の初期化動作解除に伴なって、ｋＴＣノイズが発生しても、その時点では、増幅回路が初期化動作中なので、増幅回路の出力には、ｋＴＣノイズの影響が現れない。
【００１４】
ここで、ある増幅回路が初期化動作を解除される第１の時点では、前段の回路（例えば、電荷検出増幅器や前段の増幅回路など）は、初期化動作を既に解除している。したがって、上記第１の時点で増幅回路へ入力される電圧には、前段の出力電圧に現れる成分として、電荷検出増幅器の内在雑音に起因する雑音電圧や、前段の増幅回路の特性オフセットなどが含まれている。この結果、増幅回路が上記第１の時点に入力された電圧を基準にして、それ以降に入力された電圧を増幅することによって、サンプルホールド回路が１つしか設けられていないにも拘わらず、上記前段の出力電圧から、例えば、電荷検出増幅器の内在雑音に起因する雑音電圧や、前段の増幅回路の特性オフセットなど、サンプルホールド回路のサンプリング周期よりも十分に低い周波数成分を除去できる。
【００１５】
また、上記増幅回路の段数が複数なので、１段の場合と比較して、互いに縦続に接続された各増幅回路の電圧増幅率を低く設定しても、増幅回路全体の電圧増幅率が同じ値に設定できる。したがって、増幅回路全体の電圧増幅率が同じという条件で比較すると、１段の場合に比べて、最終段の増幅回路自体で発生する誤差（特性オフセットなど）を低減できる。
【００１６】
これらの結果、２つのサンプリングホールド回路を有するＣＤＳ回路が設けられた従来の電荷検出回路と比較して、より簡単な回路構成で、より高精度に信号電荷を検出できる。
【００１７】
また、上記構成に加えて、上記電荷検出増幅器へ入力された信号電荷による電圧変動が、増幅回路へ伝わるまでの間に、上記増幅回路の初期化動作を解除する方が望ましい。
【００１８】
当該構成によれば、最終段の増幅回路の出力電圧が、最終段の増幅回路自体に起因する誤差を除くと、信号電荷による電荷検出増幅器の出力電圧変動分を増幅した値になる。この結果、簡単な回路構成で、より高精度に信号電荷を検出できる。
【００１９】
また、本発明に係る電荷検出回路は、上記課題を解決するために、電荷検出増幅器と、上記電荷検出増幅器およびサンプルホールド回路の間に設けられた複数段の増幅回路とを備え、上記各増幅回路は、コンデンサ帰還の増幅回路であり、それぞれが互いに縦続に接続されていると共に、上記電荷検出増幅器、および、各段の増幅回路が、それぞれの初期化動作解除を互いに異なるタイミングに設定可能に構成されていることを特徴としている。
【００２０】
上記構成では、上記電荷検出増幅器、および、各段の増幅回路が、それぞれの初期化動作解除を互いに異なるタイミングに設定可能に構成されているので、上述の電荷検出回路の駆動方法と同様に、上記各増幅回路は、前段の回路が初期化動作を解除する時点では、初期化動作していることができる。また、上記各増幅回路は、後段に上記増幅回路の１つがある場合は、その初期化動作が解除されるよりも前に、自らの初期化動作を解除できる。したがって、上述の電荷検出回路の駆動方法と同様に、最終段の増幅回路の初期化動作が解除された後に、上記サンプルホールド回路がサンプリングすることにより、上述の電荷検出回路の駆動方法と同様に、２つのサンプリングホールド回路を有するＣＤＳ回路が設けられた従来の電荷検出回路と比較して、より簡単な回路構成で、より高精度に信号電荷を検出できる。
【００２１】
さらに、上記構成に加えて、上記電荷検出増幅器と、初段の上記増幅回路との間には、抵抗が設けられ、当該抵抗と初段の増幅回路の入力コンデンサとによって、ローパスフィルタを構成してもよい。
【００２２】
上記構成では、ローパスフィルタによって、電荷検出回路全体の周波数帯域が制限され、回路全体の雑音量を小さくできる。また、ローパスフィルタのコンデンサとして、初段の増幅回路の入力コンデンサが用いられているので、抵抗を追加するだけで、ローパスフィルタを構成できる。この結果、回路規模の拡大を防止できる。
【００２３】
【発明の実施の形態】
〔第１の実施形態〕
本発明の一実施形態について図１ないし図５に基づいて説明すると以下の通りである。すなわち、本実施形態に係る電荷検出回路は、１つのサンプリングホールド回路しか有していないにも拘わらず、２つのサンプリングホールド回路を有するＣＤＳ回路と同様に、サンプリング周波数に対して十分に低周波の低周波雑音を低減可能な回路であって、例えば、撮像装置において、固体撮像デバイスから出力される画像信号の電荷を検出するためなどに好適に用いられている。
【００２４】
本実施形態に係る撮像装置１には、図２に示すように、マトリクス状に配された画素ＰＩＸ…を有し、固体撮像デバイスとしての画像センサ２と、画像センサ２の走査線ＧＬ…を駆動するゲートドライバ３と、画像センサ２のデータ線ＤＬ…を介して、それぞれに対応する画素ＰＩＸ…から入力される電荷（信号電荷）を検出して、画像センサ２による撮像結果を読み出す読み出し回路４とが設けられている。
【００２５】
以下では、読み出し回路４の詳細について説明する前に、撮像装置１の概略構成および動作について説明する。また、説明の便宜上、位置を特定する必要がある場合にのみ、例えば、ｉ番目のデータ線ＤＬ（ｉ）　のように、位置を示す数字または英字を付して参照し、位置を特定する必要がない場合や総称する場合には、例えば、データ線ＤＬのように、位置を示す文字を省略して参照する。
【００２６】
すなわち、本実施形態に係る画像センサ２は、複数（例えば、ｍ本）の走査線ＧＬ（１）　〜ＧＬ（ｍ）　と、各走査線ＧＬ（１）　〜ＧＬ（ｍ）　に、それぞれ交差する複数（例えば、ｎ本）のデータ線ＤＬ（１）〜ＤＬ（ｎ）　とを備えており、１からｎまでの任意の整数をｉ、１からｍまでの任意の整数をｊとすると、データ線ＤＬ（ｉ）　および走査線ＧＬ（ｊ）　の組み合わせ毎に、画素ＰＩＸ（ｉ，ｊ）　が設けられている。なお、本実施形態の場合、各画素ＰＩＸ（ｉ，ｊ）　は、隣接する２本のデータ線ＤＬ（ｉ）　・ＤＬ（ｉ＋１）　と、隣接する２本の走査線ＧＬ（ｊ−１）　・ＧＬ（ｊ）　とで囲まれた部分に配されている。
【００２７】
各画素ＰＩＸ（ｉ，ｊ）　は、走査線ＧＬ（ｊ）　からの信号に応じて導通／遮断が制御されるスイッチング素子ＳＷ（ｉ，ｊ）　と、当該画素ＰＩＸ（ｉ，ｊ）　へ照射された光量に応じた電荷を蓄積すると共に上記スイッチング素子ＳＷ（ｉ，ｊ）　を介してデータ線ＤＬ（ｉ）　に接続される蓄積容量Ｃ（ｉ，ｊ）　とを備えている。なお、スイッチング素子ＳＷ（ｉ，ｊ）　として一般に用いられる薄膜トランジスタ（以下、ＴＦＴと記す）の場合では、ＴＦＴのソースは、蓄積容量Ｃ（ｉ，ｊ）　の一方電極（後述の画素電極３３）に、ドレインは、データ線ＤＬ（ｉ）　に、ゲートは、走査線ＧＬ（ｊ）　にそれぞれ接続される。
【００２８】
上記画像センサ２に、例えば、Ｘ線などの光子が入射されると、各画素ＰＩＸ（１，１）　〜ＰＩＸ（ｎ，ｍ）　は、それぞれへの入射光量に応じた電荷を、それぞれの蓄積容量Ｃ（１，１）　〜Ｃ（ｎ，ｍ）　に蓄積する。さらに、ゲートドライバ３が、例えば、ある走査線ＧＬ（ｊ）　にハイレベルの電圧を出力するなどして、ある走査線ＧＬ（ｊ）　を選択すると、当該走査線ＧＬ（ｊ）　に対応する画素ＰＩＸ（１，ｊ）　〜ＰＩＸ（ｎ，ｊ）　において、スイッチング素子ＳＷ（１，ｊ）　〜ＳＷ（ｎ，ｊ）　が導通する。これにより、蓄積容量Ｃ（１，ｊ）　〜Ｃ（ｎ，ｊ）　に蓄積されている信号電荷が、それぞれに対応するデータ線ＤＬ（１）　〜ＤＬ（ｎ）　に流れ出し、読み出し回路４によって読み取られる。
【００２９】
ここで、ゲートドライバ３は、各走査線ＧＬ（１）　〜ＧＬ（ｍ）　を順次選択する。したがって、読み出し回路４は、画像センサ２の全画素ＰＩＸ（１，１）　〜ＰＩＸ（ｎ，ｍ）　について、それぞれの蓄積容量Ｃ（１，１）　〜Ｃ（ｎ，ｍ）　からの信号電荷を検出でき、全画素ＰＩＸ（１，１）　〜ＰＩＸ（ｎ，ｍ）　からの画素データからなる、１枚の画像データを読み取ることができる。
【００３０】
一例として、画像センサ２がＸ線センサの場合について説明すると、画像センサ２は、図２におけるＡ−Ａ線矢視断面図としての図３に示すように、例えば、ガラスなどからなる基板２１と、当該基板２１の上に形成された光電変換層２２およびバイアス電極２３とを備えている。上記光電変換層２２は、例えば、非晶質セレン（以下ａ−Ｓｅと記す）など、光伝導性を有する薄膜で形成されており、バイアス電極２３は、Ｘ線を透過する導体膜（例えば、金等の金属膜）で形成されている。
【００３１】
一方、基板２１の光電変換層２２側の面には、上記走査線ＧＬ…と、データ線ＤＬ…と、画素ＰＩＸ…を構成するスイッチング素子ＳＷ…および蓄積容量Ｃ…とが形成されている。
【００３２】
各画素ＰＩＸにおいて、蓄積容量Ｃは、基板２１の上に形成された補助電極３１と、補助電極３１の上に形成された絶縁層３２と、当該絶縁層３２の上に形成され、上記補助電極３１と対向する画素電極３３とを備えている。上記画像センサ２では、全画素ＰＩＸ…に共通の基準電位（Ｖｒｅｆ）を、補助電極３１に印加できるように配線されている。また、画像センサ２では、補助電極３１とバイアス電極２３との電位差が高電圧（例えば、数千ボルト）となるような電位を、バイアス電極２３に印加できるように配線されている。
【００３３】
上記画像センサ２に、Ｘ線光子Ｐがバイアス電極２３側から入射すると、当該バイアス電極２３を透過したＸ線光子Ｐによって、光電変換層２２に電子と正孔との対が発生する。ここで、バイアス電極２３に正の電圧が印加されているときは正孔が、負の電圧が印加されているときは電子が、画素電極３３側に移動し、Ｘ線光子Ｐの入射位置に対応する位置にある画素ＰＩＸの画素電極３３に到達する。画素電極３３に達した正孔または電子は、画素電極３３、絶縁層３２および補助電極３１から構成される蓄積容量Ｃにて保持される。なお、図３では、一例として、バイアス電極２３に負の電圧が印加されている場合を図示している。
【００３４】
これにより、各画素ＰＩＸの蓄積容量Ｃには、当該画素ＰＩＸへ照射されたＸ線光子Ｐの光量に応じた電荷が、信号電荷として蓄積される。蓄積容量Ｃに保持された正または負の信号電荷は、上述したように、スイッチング素子ＳＷが導通したときに、対応するデータ線ＤＬに流出し、読み出し回路４によって、その電荷量（信号電荷量）が読み取られる。
【００３５】
なお、上記では、Ｘ線センサの場合を例にして説明したが、画像センサ２が検出可能な光の可視／不可視に拘わらず、画像センサ２が光子を電荷に変換して蓄積する光電変換部を備え、図２に示す読み出し回路４が、当該光電変換部からの電荷の信号を読み取ることができれば、他の構成の画像センサ２を使用できる。
【００３６】
一方、本実施形態に係る読み出し回路４には、各データ線ＤＬ（１）　〜ＤＬ（ｎ）　のそれぞれに対応する単位ブロック４１…が設けられている。単位ブロック４１は、図１に示すように、自らに対応するデータ線ＤＬからの電荷量を電圧に変換する電荷検出増幅器（ＣＳＡ：Ｃｈａｒｇｅ　Ｓｅｎｓｉｔｉｖｅ　Ａｍｐｌｉｆｉｅｒ　）４２と、当該電荷検出増幅器４２が出力する信号電圧を増幅する増幅部４３と、当該増幅部４３が出力する信号電圧をサンプリングして保持するサンプルホールド回路４４と、上記電荷検出増幅器４２および増幅部４３の増幅回路５１・５２（後述）の初期化（リセット）タイミング、並びに、サンプルホールド回路４４のサンプリング／ホールドタイミングを制御する制御回路４５とを備えている。
【００３７】
上記電荷検出増幅器４２は、反転入力端子が上記データ線ＤＬに接続された演算増幅器Ａ４２と、該演算増幅器Ａ４２の反転入力端子および出力端子の間に設けられた帰還コンデンサＣｆ４２と、該帰還コンデンサＣｆ４２に並列に設けられたスイッチＳ４２とを備えている。また、演算増幅器Ａ４２の非反転入力端子には、基準電圧Ｖｒｅｆが印加されている。なお、以下では、特に断らない限り、基準電圧Ｖｒｅｆは、接地レベル（０〔Ｖ〕）である。
【００３８】
上記スイッチＳ４２は、上記制御回路４５によって、導通／遮断が制御されており、スイッチＳ４２の導通によって、帰還コンデンサＣｆ４２に蓄積された電荷を放電できる。これにより、帰還コンデンサＣｆ４２がリセットされ、電荷検出増幅器４２が初期化される。
【００３９】
さらに、スイッチＳ４２が遮断されると、電荷検出増幅器４２の帰還コンデンサＣｆ４２には、スイッチＳ４２の遮断時点、すなわち、初期化動作が解除された時点から後に入力された電荷が蓄積される。これにより、電荷検出増幅器４２は、当該時点から後に入力された電荷量に応じた電圧を出力できる。
【００４０】
一方、本実施形態に係る増幅部４３は、コンデンサ帰還の増幅回路５１…を複数段縦続に接続して構成されている。なお、図１は、２段の増幅回路５１・５２を縦続に接続した場合を例示している。
【００４１】
上記増幅回路５１は、コンデンサ帰還の反転増幅器であって、演算増幅器Ａ５１と、該演算増幅器Ａ５１の反転入力端子および出力端子の間に設けられた帰還コンデンサＣｆ５１と、該帰還コンデンサＣｆ５１に並列に設けられたスイッチＳ５１と、演算増幅器Ａ５１の反転入力端子に一端が接続された入力コンデンサＣｉ５１とを備えている。当該入力コンデンサＣｉ５１の他端は、増幅回路５１の入力端子として、前段の回路（この場合は、電荷検出増幅器４２）の出力端子に接続されている。また、演算増幅器Ａ５１の出力端子は、増幅回路５１の出力端子として、次段の回路（この場合は、増幅回路５２）に接続されている。なお、演算増幅器Ａ５１の非反転入力端子には、基準電圧Ｖｒｅｆが印加されている。
【００４２】
上記スイッチＳ５１は、上記制御回路４５によって、導通／遮断が制御されており、スイッチＳ５１が導通すると、前回の演算などにより、帰還コンデンサＣｆ５１に残留していた電荷が放電される。これにより、帰還コンデンサＣｆ５１がリセットされ、増幅回路５１が初期化される。
【００４３】
さらに、スイッチＳ５１が遮断されると、増幅回路５１は、倍率ＭＡ１＝｜Ｃｉ５１／Ｃｆ５１｜で、入力された信号電圧を反転増幅して出力できる。なお、式の中では、Ｃｉ５１およびＣｆ５１、並びに、後述のＣｉ５２およびＣｆ５２を、各コンデンサＣｉ５１、Ｃｆ５１、Ｃｉ５２およびＣｆ５２の静電容量値として参照する。
【００４４】
また、次段以降の増幅回路（例えば、５２）も、上記増幅回路５１と同様に接続された演算増幅器Ａ５２、帰還コンデンサＣｆ５２、スイッチＳ５２および入力コンデンサＣｉ５２を備えている。これにより、増幅回路５２は、スイッチＳ５２の遮断時に、倍率ＭＡ２＝｜Ｃｉ５２／Ｃｆ５２｜で、入力された信号電圧を反転増幅して出力できる。
【００４５】
ただし、各段の増幅回路（例えば、５２）の入力端子は、前段の増幅回路（例えば、５１）の出力端子に接続され、各段の増幅回路の出力端子は、次段の増幅回路の入力端子に接続されている。なお、最終段の増幅回路（例えば、５２）の出力端子は、増幅部４３の出力端子として、サンプルホールド回路４４に接続されている。
【００４６】
したがって、図１のように、２段の増幅回路５１・５２を縦続に接続して構成されている場合、増幅部４３は、ＭＡ１×ＭＡ２の倍率で、電荷検出増幅器４２から入力された信号電圧を増幅して、サンプルホールド回路４４に出力できる。
【００４７】
さらに、本実施形態に係る単位ブロック４１では、１つのサンプルホールド回路４４しか有していないにも拘わらず、２つのサンプリングホールド回路１１１・１１２を有するＣＤＳ回路１０３と同様に、電荷検出増幅器４２の内在雑音に起因する雑音電圧ｖｃｓａなどの低周波雑音を低減できるように、制御回路４５が各回路４２・５１・５２の動作タイミングを制御している。
【００４８】
以下では、各タイミングについて説明する前に、内在雑音および雑音電圧ｖｃｓａについて説明する。すなわち、電荷検出増幅器４２には、内在雑音が存在しており、当該内在雑音は、電荷検出増幅器４２の特性によって大きく増倍される。具体的には、内在雑音ｖｎを加味した場合、１つの画素ＰＩＸに充電された信号電荷を電荷検出増幅器４２が検出するときの等価回路は、図４に示すようになる。
【００４９】
当該等価回路では、電荷検出増幅器４２の入力端子Ｔ１は、データ線ＤＬおよび画素ＰＩＸのスイッチング素子ＳＷを介して蓄積容量Ｃの一端に接続されている。なお、蓄積容量Ｃの他端は、接地レベルなど、予め定められた電位に保たれている。また、上記等価回路では、データ線ＤＬと接地レベルとの間には、データ線ＤＬの配線容量Ｃｄａｔａが介在している。さらに、電荷検出増幅器４２の帰還コンデンサＣｆ４２および上記入力端子Ｔ１の接続点と演算増幅器Ａ４２の反転入力端子との間には、電荷検出増幅器４２の内在雑音源ｖｎが介在している。
【００５０】
このように、電荷検出増幅器４２の内在雑音源ｖｎは、等価的に、電荷検出増幅器４２の帰還ループの内側に入るため、電荷検出増幅器４２の出力に現れる雑音電圧ｖｃｓａは、以下の式（１）に示すように、
ｖｃｓａ＝（１＋Ｃｄａｔａ／Ｃｆ４２）・ｖｎ　　　　　　　　　…（１）
となる。
【００５１】
なお、上記データ線ＤＬの配線容量Ｃｄａｔａは、例えば、Ｘ線センサパネルのように、物理的寸法が大きなパネルを用いたセンサでは、例えば、数十〔ｐＦ〕〜１００〔ｐＦ〕程度にも達する。この結果、内在雑音ｖｎは、特に、大きく増倍されて、電荷検出増幅器４２の出力に現れてしまう。したがって、このようなセンサの場合、ＣＣＤ（　Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）のように物理的寸法が小さな場合以上に、読み出し回路４の内在雑音の影響が大きく、内在雑音に対する、より厳しい対策が必要とされる。
【００５２】
ここで、内在雑音の周波数は、サンプリング周波数に比べて十分に低い周波数であり、１つのサンプリング周期の間、雑音電圧ｖｃｓａは、一定の値と見なすことができる。ただし、そのサンプリング周期の内在雑音の大きさは、統計的にしか予言できないため、各サンプリング周期における雑音電圧ｖｃｓａを比較すると、雑音電圧ｖｃｓａも、その都度、異なった大きさになり、その大きさは、統計的にしか予言できない。この結果、回路定数のバラツキなどによって発生する特性オフセットとは異なり、上記内在雑音に起因する雑音電圧ｖｃｓａを予測して補正することは難しく、従来の読み出し回路で用いられている電荷検出回路１０１（図７参照）は、２つのサンプリングホールド回路１１１・１１２を備え、両者に相関ダブルサンプリングさせることによって、雑音電圧ｖｃｓａを含む低周波雑音を除去している。
【００５３】
これに対して、本実施形態に係る単位ブロック４１では、１つのサンプルホールド回路４４しか有していないにも拘わらず、２つのサンプリングホールド回路１１１・１１２を有するＣＤＳ回路１０３と同様に低周波雑音を低減するため、制御回路４５が、以下のように、上記電荷検出増幅器４２および増幅部４３の増幅回路５１・５２の初期化タイミング、並びに、サンプルホールド回路４４のサンプリング／ホールドタイミングを制御している。
【００５４】
すなわち、単位ブロック４１では、全回路初期化期間が設けられており、制御回路４５は、電荷検出増幅器４２と増幅部４３の各段の増幅回路５１…とが、当該全回路初期化期間に初期化動作を行うように制御する。また、制御回路４５は、全回路初期化期間において初期化動作を行っている各回路４２・５１…のうち、より前段の回路の方がより後段の回路よりも早く初期化動作が解除されるように、各回路４２・５１…の初期化動作を時間差を設けて解除させる。
【００５５】
ここで、図２に示すゲートドライバ３は、最終段の増幅回路５２の初期化動作が解除された後に、画像センサ２からの信号電荷が上記電荷検出増幅器４２に入力されるように、各走査線ＧＬを制御しており、上記制御回路４５は、当該電荷によって電荷検出増幅器４２の出力に現れた電圧が最終段の増幅回路５２の出力に伝わった後に、上記サンプルホールド回路４４に最終段の増幅回路５２の出力をサンプリングさせる。
【００５６】
サンプリングが終了すると、各回路４２・５１…は、制御回路４５の制御によって、再度、初期化動作を行った後、より前段の回路の初期化動作を、より後段の回路よりも早く解除して、画像センサ２からの次の信号電荷の入力を待ち受ける。
【００５７】
以下では、図１に示すように、増幅部４３に２段の増幅回路５１・５２が設けられている場合を例にして、図５を参照しながら、上記制御回路４５による制御のタイミングの例を説明する。
【００５８】
すなわち、図２に示すゲートドライバ３が画像センサ２のスイッチング素子ＳＷを導通させて読み出し回路４へ信号電荷の供給を開始する時点（ｔ４）に先立ち、制御回路４５は、ｔ０の時点において、電荷検出増幅器４２・増幅回路５１・５２への制御信号Ｃ＿ＣＳＡ・Ｃ＿ＭＡ１・Ｃ＿ＭＡ２を初期化を示す値（図の例では、ハイレベル）に変更する。これにより、各回路４２・５１・５２の初期化動作として、それぞれのスイッチＳ４２・Ｓ５１・Ｓ５２が導通する。
【００５９】
ｔ０からｔ１までの期間（全回路初期化期間ＴＡ）では、各回路４２・５１・５２のスイッチＳ４２・Ｓ５１・Ｓ５２がいずれも導通しており、ｔ１の時点になると、制御回路４５は、電荷検出増幅器４２への制御信号Ｃ＿ＣＳＡのみが通常状態を示す値（図の例では、ローレベル）に変化させる。これにより、上記各スイッチＳ４２・Ｓ５１・Ｓ５２のうち、電荷検出増幅器４２のスイッチＳ４２が最初に遮断され、電荷検出増幅器４２の初期化動作が解除される。
【００６０】
さらに、ｔ１の時点の後、期間Ｔ２が経過して、ｔ２の時点になると、制御回路４５は、初段の増幅回路５１への制御信号Ｃ＿ＭＡ１も通常状態を示す値に変化させる。これにより、当該増幅回路５１のスイッチＳ５１が遮断され、増幅回路５１の初期化動作が解除される。同様に、ｔ２の時点の後、期間Ｔ３が経過して、ｔ３の時点になると、最終段の増幅回路５２への制御信号Ｃ＿ＭＡ２も通常状態を示す値になり、増幅回路５２のスイッチＳ５２も遮断される。
【００６１】
なお、期間Ｔ２およびＴ３の長さは、前段の電荷検出増幅器４２および増幅回路５１に設けられたスイッチＳ４２・Ｓ５１の遮断によって、増幅回路５１および５２の入力コンデンサＣｉ５１・Ｃｉ５２に、それぞれ発生するｋＴＣノイズが、各入力コンデンサＣｉ５１・Ｃｉ５２によって吸収される程度に長く設定されている。
【００６２】
その後、ｔ４からｔ５までの期間において、図２に示すゲートドライバ３が画像センサ２のスイッチング素子ＳＷを導通させる。これにより、画像信号として、画素ＰＩＸの蓄積容量Ｃに充電されている信号電荷が、データ線ＤＬに流出する。なお、ｔ４からｔ５までの時間は、上記信号電荷がデータ線ＤＬに流出するのに十分な長さに設定されている。
【００６３】
さらに、サンプルホールド回路４４は、制御回路４５からの制御信号Ｃ＿ＳＨに基づいて、ｔ６からｔ７までの時間、最終段の増幅回路５２の出力をサンプリングし、ｔ７の時点の値をホールドする。なお、ｔ５からｔ７までの時間は、上記信号電荷によって電荷検出増幅器４２の出力に現れた電圧が最終段の増幅回路５２の出力に伝わり、しかも、伝わった後の出力をサンプルホールド回路４４が正しくサンプリングできる程度に、十分長く設定されている。
【００６４】
ｔ７の時点において、サンプルホールド回路４４がサンプリングした後、ｔ８の時点に、上記各回路４２・５１・５２は、再度、リセット期間に入る。これにより、１つのサンプリング期間（ｔ０からｔ８までの期間）が終了し、単位ブロック４１は、次のサンプリング期間に入る。
【００６５】
上記構成では、電荷検出増幅器４２が初期化動作中（ｔ０〜ｔ１の期間）、スイッチＳ４２が導通しているため、電荷検出増幅器４２の出力電圧は、０〔Ｖ〕であるが、ｔ１の時点に初期化動作が解除されると、電荷検出増幅器４２において、演算増幅器Ａ４２の反転入力端子がフローティング状態になる。これにより、電荷検出増幅器４２は、ｔ１の時点より後に入力端子Ｔ１に入力された電荷を電圧に変換して出力する。また、上述の内在雑音ｖｎ（図４参照）によって、電荷検出増幅器４２の出力電圧には、上述の式（１）に示す雑音電圧ｖｃｓａが現れる。また、電荷検出増幅器４２の出力電圧には、初期化動作解除時におけるスイッチＳ４２の遮断によって、ｋＴＣ雑音が現れる。
【００６６】
ところが、電荷検出増幅器４２の初期化動作解除時点（ｔ１の時点）では、次段の回路、すなわち、増幅部４３の増幅回路５１は、未だ初期化動作しており、ｔ２の時点になるまで、初期化動作を継続している。この結果、この期間（ｔ１〜ｔ２の期間）中、増幅回路５１の出力電圧は、０〔Ｖ〕のままであり、上記雑音電圧ｖｃｓａに応じた電荷は、増幅回路５１の入力コンデンサＣｉ５１に蓄積される。さらに、上記ｋＴＣ雑音は、入力コンデンサＣｉ５１によって吸収される。
【００６７】
一方、時点ｔ２になって、増幅回路５１の初期化動作が解除されると、増幅回路５１において、演算増幅器Ａ５１の反転入力端子がフローティング状態になる。これにより、増幅回路５１は、ｔ２の時点における増幅回路５１への入力電圧（この場合は、電荷検出増幅器４２の出力電圧）を基準にして、それ以降に入力された電圧を増幅して出力する。言い換えると、増幅回路５１は、初期化動作解除時点以降に、増幅回路５１の入力電圧に現れた電圧変動分を増幅して出力できる。
【００６８】
ここで、上記ｔ２の時点では、電荷検出増幅器４２の初期化動作が解除されているため、電荷検出増幅器４２の出力電圧には、１サンプリング周期の間は、一定と見なすことができる雑音電圧ｖｃｓａが現れている。また、この時点ｔ２では、画像センサ２からは信号電荷が送られていない。さらに、ｋＴＣ雑音は、増幅回路５１の入力コンデンサＣｉ５１によって吸収されている。これらの結果、電荷検出増幅器４２の出力電圧のレベルは、雑音電圧ｖｃｓａを含む低周波雑音のレベルと略同じ値になる。
【００６９】
したがって、増幅回路５１が、時点ｔ２の入力電圧を基準にして、それ以降に入力された電圧を増幅して出力することによって、増幅回路５１の出力電圧から、電荷検出増幅器４２の低周波雑音に起因する誤差を除去できる。
【００７０】
同様に、増幅回路５２は、前段の増幅回路５１が初期化動作を解除した時点（ｔ３）では、初期化動作中であり、増幅回路５２の初期化動作は、ｔ３の時点まで継続される。したがって、この期間（ｔ２〜ｔ３の期間）中も、増幅回路５２の出力電圧は、０〔Ｖ〕のままであり、この期間中は、前段の増幅回路５１の出力電圧に応じた電荷が、増幅回路５２の入力コンデンサＣｉ５２に蓄積される。また、上記ｋＴＣ雑音は、入力コンデンサＣｉ５２によって吸収される。
【００７１】
さらに、ｔ３の時点になって、増幅回路５２の初期化動作が解除されると、増幅回路５２は、ｔ３の時点における増幅回路５２への入力電圧（この場合は、増幅回路５１の出力電圧）を基準にして、それ以降に入力された電圧を増幅して出力する。言い換えると、増幅回路５２は、初期化動作解除時点以降に、増幅回路５２の入力電圧に現れた電圧変動分を増幅して出力できる。
【００７２】
ここで、ｔ３の時点では、ｔ４の時点以降に電荷検出増幅器４２に入力される信号電荷の影響が、増幅回路５２の入力に伝わっていない。また、増幅回路５１の出力電圧からは、電荷検出増幅器４２の低周波雑音に起因する誤差が既に除去されている。さらに、増幅回路５１のｋＴＣ雑音も入力コンデンサＣｉ５２によって吸収されている。したがって、増幅回路５２は、ｔ３の時点における増幅回路５２への入力電圧を基準にして、それ以降に入力された電圧を増幅して出力することによって、増幅回路５２以前の段での低周波雑音に起因する誤差が除去された出力電圧を出力できる。
【００７３】
なお、増幅部４３の段数が３段以上の場合であっても、より前段の増幅回路の方がより後段の増幅回路よりも早く初期化動作を解除することによって、各増幅回路は、それ以前の段での低周波雑音に起因する誤差が除去された出力電圧を出力できる。
【００７４】
ここで、増幅部４３において、最終段の増幅回路５２の初期化動作解除時点（ｔ３）は、当該増幅回路５２への入力電圧に、電荷検出増幅器４２への信号電荷の入力に起因する電圧変動が現れる時点よりも前に設定されている。本実施形態では、スイッチング素子ＳＷが導通する時点ｔ４よりも前に、最終段の増幅回路５２の初期化動作時点ｔ３が設定されている。
【００７５】
したがって、最終段の増幅回路５２の出力電圧は、当該増幅回路５２自体で発生する誤差（出力オフセット電圧やｋＴＣノイズなど）を除くと、信号電荷による電荷検出増幅器４２の出力電圧変動分、すなわち、信号電荷の入力を開始した時点ｔ４以降に電荷検出増幅器４２へ入力された信号電荷によって電荷検出増幅器４２の出力電圧に現れた電圧変動分を増幅した値になる。
【００７６】
ここで、上記電圧変動分は、図７に示すサンプルホールド回路１１２のサンプリングタイミングにおけるサンプリング値Ｓｍｐ２と、サンプルホールド回路１１１のサンプリングタイミングにおけるサンプリング値Ｓｍｐ１（いずれも図９参照）との差である。
【００７７】
したがって、上記単位ブロック４１は、１つのサンプルホールド回路４４しか有していないにも拘わらず、２つのサンプルホールド回路１１１・１１２を有するＣＤＳ回路１０３と同様に、電荷検出増幅器４２の低周波雑音を除去できる。
【００７８】
また、より前段の回路（４２・５１）の方がより後段の回路（５１・５２）よりも早く初期化動作を解除しているので、電荷検出増幅器４２の内在雑音か否かに拘わらず、最終段の増幅回路５２よりも前の回路（４２・５１）での低周波雑音に起因する誤差は、増幅部４３の出力電圧から除去されている。
【００７９】
したがって、電荷検出増幅器４２や増幅回路５２の特性オフセット、すなわち、それぞれの回路素子（演算増幅器やコンデンサなど）の特性によって発生する特性オフセットによる誤差も除去される。
【００８０】
これらの結果、上記単位ブロック４１は、１つのサンプルホールド回路４４しか有していないにも拘わらず、上記従来の読み出し回路１０４に比べても、信号電荷の増幅結果を高精度に出力できる。
【００８１】
なお、最終段の増幅回路５２自体の特性オフセットに起因する誤差は、上記の初期化動作解除のタイミング制御によっても除去されないが、当該特性オフセットは、電荷検出増幅器４２の内在雑音と異なり、サンプリングを繰り返しても、互いに略同じ値である。したがって、増幅回路５２の特性オフセットが無視できない程度に大きければ、単位ブロック４１の後段の回路の演算処理（例えば、予め特性オフセットを測定しておき、出力値を補正するなど）によって、比較的容易に除去できる。
【００８２】
さらに、本実施形態に係る増幅部４３は、複数段の増幅回路５１…から構成されているので、増幅部全体の電圧増幅率が同じという条件で比較すると、増幅回路が１段の場合よりも、各段の増幅回路５１…の電圧増幅率を低減できる。したがって、最終段の増幅回路５２自体で発生する誤差（特性オフセットなど）を低減できる。この結果、単位ブロック４１は、信号電荷の増幅結果をより高精度に出力できる。
【００８３】
例えば、増幅部４３全体の電圧増幅率（倍率）を１００倍とすると、１段の場合は、増幅回路の電圧増幅率を１００倍に設定する必要がある。ここで、ＬＳＩ内に多数の演算増幅器を集積した場合は、単体の場合に比べて、特性オフセットの低減が難しい。特に、画像センサ２からの信号電荷を読み取る読み出し回路４の場合、解像度の増大（データ線ＤＬの数の増大）に伴なって、単位ブロック４１の数が増大するので、より多くの演算増幅器を集積する必要があり、特性オフセットの低減がさらに困難である。
【００８４】
したがって、演算増幅器の特性オフセットは、電圧増幅率が１倍の増幅回路として使用した場合で、１±０．１〔ｍＶ〕程度に達することもある。なお、特性オフセットは、基本的には固定的な大きさであるが、微小な変動が存在するので、上記数値例では、固定の成分を１〔ｍＶ〕、微小な変動成分を±０．１〔ｍＶ〕としている。この場合、当該演算増幅器を１００倍の増幅回路として使用すると、当該増幅回路の特性オフセットは、１００±１０〔ｍＶ〕になってしまう。
【００８５】
ここで、増幅回路の特性オフセットのうち、固定の成分１００〔ｍＶ〕は、単位ブロック４１よりも後段の回路で補正することができるが、変動成分±１０〔ｍＶ〕は、揺れとして現れるため、補正できない。一方、１０〔ｍＶ〕の揺れは、読み出し回路４の用途によっては、許容できないことがある。
【００８６】
これに対して、本実施形態のように、増幅部４３を複数段の増幅回路５１…で構成した場合、１段あたりの電圧増幅率を抑えることができる。例えば、図１のように、２段の場合、上記と同じ数値例で説明すると、各段の電圧増幅率を１０倍ずつに設定すればよい。したがって、増幅回路の出力電圧に現れる特性オフセットは、１０±１〔ｍＶ〕に過ぎず、１段の場合に比べて、変動成分（±１〔ｍＶ〕）を大幅に（この例では、１／１０に）低減できる。この結果、１段の場合よりも、さらに高精度に、信号電荷の増幅結果を出力できる。
【００８７】
また、増幅回路の特性オフセットは、出力電圧のダイナミックレンジを狭くしてしまうが、複数段に設定することによって、増幅部４３の出力ダイナミックレンジが狭くなるという現象を低減できる。
【００８８】
なお、例えば、±１０〔Ｖ〕のような高耐圧のプロセスでＬＳＩを製造するなどして、増幅部４３の出力ダイナミックレンジを始めから広く確保していれば、増幅回路の特性オフセットに起因する出力ダイナミックレンジ幅の減少を無視できる程度に小さくすることも不可能ではない。ところが、Ｘ線センサの読み出し回路４のように、多数の単位ブロック４１を高密度に集積する場合には、上述のような高耐圧のプロセスを採用することが難しく、例えば、３〔Ｖ〕耐圧のプロセスのように、低耐圧のプロセスを用いることが好ましい。この場合には、上記特性オフセットによるダイナミックレンジへの影響が相対的に大きくなるので、増幅部４３の段数を複数に設定することで、出力ダイナミックレンジの縮小幅を削減する効果が特に大きい。
【００８９】
また、上記単位ブロック４１は、高精度に信号電荷を増幅できるにも拘わらず、１つのサンプルホールド回路４４しか有していないので、単位ブロック４１の占有面積を削減できる。したがって、各単位ブロック４１を集積してＬＳＩ化するときのレイアウト設計を容易できる。
【００９０】
例えば、データ線ＤＬのピッチが１５０〔μｍ〕のＸ線センサパネルを実装するＬＳＩは、１つの単位ブロック４１を、これ以下のピッチに抑える必要がある。ここで、ＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）を用いて実装する場合、多数のＴＣＰを並べて実装する必要があるため、ＴＣＰ間の余裕のスペースなども考えると、８０〔μｍ〕程度のピッチに、読み出し回路４の１つの単位ブロック４１が並ぶように、ＬＳＩ内部での回路をレイアウトすることが望まれる。この場合、本実施形態のように、サンプルホールド回路が１つであれば、単位ブロック４１の各段階を、電荷検出増幅器４２、増幅回路５１…、サンプルホールド回路４４の順に配置し、単位ブロック４１の各段階毎に１つずつの演算増幅器を、８０〔μｍ〕ピッチの中に配置していけばよい。したがって、各回路のレイアウトが容易になる。なお、図１では、１つの単位ブロック４１に１つの制御回路４５が接続されている場合を例示しているが、制御回路４５は、複数の単位ブロック４１で共有できる。
【００９１】
〔第２の実施形態〕
本実施形態に係る読み出し回路４の単位ブロック４１ａには、図６に示すように、図１の単位ブロック４１の構成に加えて、電荷検出増幅器４２の出力と、初段の増幅回路５１との間に抵抗Ｒ４６が設けられており、増幅回路５１の入力コンデンサＣｉ５１と抵抗Ｒ４６とによって、ローパスフィルタ４６が構成されている。
【００９２】
これにより、単位ブロック４１の回路全体の周波数帯域が制限され、回路全体の雑音量を小さくできる。さらに、ローパスフィルタ４６のコンデンサとして、増幅回路５１の入力コンデンサＣｉ５１が用いられているので、抵抗Ｒ４６を追加するだけで、ローパスフィルタ４６を構成できる。この結果、回路規模の拡大を防止できる。
【００９３】
熱雑音について、より詳細に説明すると、抵抗値がＲ〔Ω〕の抵抗が発生する熱雑音ｖｒｔは、以下の式（２）に示すように、
ｖｒｔ＝〔４・ｋ・Ｔ・Ｒ・Ｂ〕１／２　　　　　　　　　　　　　　　　　　　　　　　　　　　　　…（２）
となる。なお、上式において、ｋは、ボルツマン定数、Ｔは、絶対温度、Ｂは、周波数帯域である。
【００９４】
このように、熱雑音が回路の周波数帯域のルートに比例するので、ローパスフィルタ４６によって、帯域を制限（例えば、１／１００）すれば、熱雑音を低減（例えば、１／１０）に低減できる。
【００９５】
帯域をどの値以下に制限すればよいかは、一概には、決めることができないが、一般には、読み出し回路４の帯域を、サンプリング周波数の１０倍以下に制限しても差し支えがないことが多い。例えば、サンプリング周波数が１０〔ｋＨｚ〕で、読み出し回路４の帯域を１００〔ｋＨｚ〕以下に制限すると、ローパスフィルタ４６を設けない場合の帯域が１０〔ＭＨｚ〕の場合、熱雑音に起因する読み出し回路４の回路の雑音を、ローパスフィルタ４６がない場合の１／１０に低減できる。
【００９６】
ここで、画像センサ２がＸ線平面センサの場合のように、センサパネルの物理的寸法が大きい場合、パネルのデータ線ＤＬの抵抗は、ＣＣＤのように物理的寸法が小さな場合に比べて、ケタ違いに大きくなる。
【００９７】
例えば、４３〔ｃｍ〕×４３〔ｃｍ〕のパネルの場合、データ線ＤＬの抵抗値は、２０〔ｋΩ〕程度に達する。この数値例で、上記の式（２）の値を算出すると、Ｔ＝２９０〔Ｋ〕としたとき、ｖｒｔ＝１７．８×Ｂ１／２　〔ｎＶ×Ｈｚ１／２　〕となる。この場合、帯域が、１０〔ＭＨｚ〕であれば、５６６〔μＶ〕程度の熱雑音ｖｒｔが発生するが、ローパスフィルタ４６によって、帯域を１００〔ｋＨｚ〕に制限すれば、熱雑音ｖｒｔを５６．６〔μＶ〕程度にまで削減できる。
【００９８】
ここで、上記では、電荷検出増幅器４２の出力における熱雑音ｖｒｔの値を説明したが、当該熱雑音ｖｒｔは、増幅部４３で増幅される。したがって、増幅部４３の増幅率が１００倍の場合を例にすると、ローパスフィルタ４６が無い場合では、５６．６〔ｍＶ〕の熱雑音ｖｒｔが、増幅部４３の出力電圧に現れていたのに対して、ローパスフィルタ４６を設けた場合は、５．６６〔ｍＶ〕にまで低減でき、撮像装置１の死命を制するほどの効果がある場合がある。したがって、特に、Ｘ線センサのように、データ線ＤＬの抵抗値が大きいセンサの信号読み出し回路の場合、抵抗Ｒ４６の挿入によって、特に大きな効果が得られる。
【００９９】
上記では、データ線ＤＬの熱雑音を例に説明したが、電荷検出増幅器４２の演算増幅器Ａ４２など、読み出し回路４の各回路が発生する熱雑音も、ローパスフィルタ４６の挿入によって低減できる。
【０１００】
なお、上記では、全画素ＰＩＸのデータから１つの画像データが構成される場合を説明したが、飛び越し走査などによって、全画素ＰＩＸの一部のデータから１つの画像データが構成されていてもよい。
【０１０１】
また、上記各実施形態では、読み出し回路４が、マトリクス状に画素ＰＩＸが配された画像センサ２からの信号電荷を読み取る場合を例にして説明したが、これに限るものではない。ラインセンサや画素ＰＩＸが１つのセンサから、信号電荷を読み取る読み出し回路であってもよい。また、画像センサの読み出し回路４に限らず、信号電荷を検出する電荷検出回路に広く適用できる。
【０１０２】
ただし、ラインセンサやマトリクス状のセンサのように、複数のデータ線ＤＬを有し、各データ線ＤＬから出力される電荷を検出するために、読み出し回路４が複数の単位回路４１を有している構成の場合は、単位回路あたりの占有面積の削減が強く求められる。したがって、上記各実施形態のように、１つのサンプリングホールド回路しか有していないにも拘わらず、２つのサンプリングホールド回路を有するＣＤＳ回路と同様に、サンプリング周波数に対して十分に低周波の低周波雑音を低減可能な読み出し回路４を特に好適に使用できる。
【０１０３】
【発明の効果】
本発明に係る電荷検出回路の駆動方法は、以上のように、電荷検出増幅器の後段に、互いに縦続に接続されたコンデンサ帰還の増幅回路を複数段設け、さらに、最終段の増幅回路の出力にサンプルホールド回路が１回路接続されている電荷検出回路の駆動方法であって、上記各増幅回路は、前段の回路が初期化動作を解除する時点では、初期化動作中であり、後段に上記増幅回路の１つがある場合は、その初期化動作が解除されるよりも前に、自らの初期化動作を解除すると共に、最終段の増幅回路の初期化動作が解除された後に、上記サンプルホールド回路がサンプリングする構成である。
【０１０４】
また、本発明に係る電荷検出回路の駆動方法は、以上のように、上記構成に加えて、上記電荷検出増幅器および増幅回路が同時に初期化動作している期間を設け、上記電荷検出増幅器および増幅回路のうち、より前の回路の方がより早く初期化動作が解除されるように、各回路の初期化動作を解除する構成である。
【０１０５】
上記各構成では、増幅回路は、増幅回路が初期化動作の解除時点に入力された電圧を基準にして、それ以降に入力された電圧を増幅できる。したがって、サンプルホールド回路が１つしか設けられていないにも拘わらず、上記各増幅回路は、前段の出力電圧から、例えば、電荷検出増幅器の内在雑音に起因する雑音電圧や、前段の増幅回路の特性オフセットなど、サンプルホールド回路のサンプリング周期よりも十分に低い周波数成分を除去できる。
【０１０６】
また、上記増幅回路の段数が複数なので、増幅回路全体の電圧増幅率が同じという条件で比較すると、互いに縦続に接続された各増幅回路の電圧増幅率を１段の場合よりも低く設定しても、増幅回路全体の電圧増幅率が同じ値に設定できる。この結果、１段の場合に比べて、最終段の増幅回路自体で発生する誤差（特性オフセットなど）を低減でき、より高精度に信号電荷を検出できる。
【０１０７】
これらの結果、２つのサンプリングホールド回路を有するＣＤＳ回路が設けられた従来の電荷検出回路と比較して、より簡単な回路構成で、より高精度に信号電荷を検出できるという効果を奏する。
【０１０８】
本発明に係る電荷検出回路の駆動方法は、以上のように、上記構成に加えて、上記電荷検出増幅器へ入力された信号電荷による電圧変動が、増幅回路へ伝わるまでの間に、上記増幅回路の初期化動作を解除する構成である。
【０１０９】
当該構成によれば、最終段の増幅回路の出力電圧が、最終段の増幅回路自体に起因する誤差を除くと、信号電荷による電荷検出増幅器の出力電圧変動分を増幅した値になる。この結果、簡単な回路構成で、より高精度に信号電荷を検出できる。
【０１１０】
本発明に係る電荷検出回路は、以上のように、電荷検出増幅器と、上記電荷検出増幅器およびサンプルホールド回路の間に設けられた複数段の増幅回路とを備え、上記各増幅回路は、コンデンサ帰還の増幅回路であり、それぞれが互いに縦続に接続されていると共に、上記電荷検出増幅器、および、各段の増幅回路が、それぞれの初期化動作解除を互いに異なるタイミングに設定可能に構成されている構成である。
【０１１１】
上記構成では、上記電荷検出増幅器、および、各段の増幅回路が、それぞれの初期化動作解除を互いに異なるタイミングに設定可能に構成されているので、上述の電荷検出回路の駆動方法と同様に、上記各増幅回路は、前段の回路が初期化動作を解除する時点では、初期化動作していることができる。また、上記各増幅回路は、後段に上記増幅回路の１つがある場合は、その初期化動作が解除されるよりも前に、自らの初期化動作を解除できる。したがって、上述の電荷検出回路の駆動方法と同様に、最終段の増幅回路の初期化動作が解除された後に、上記サンプルホールド回路がサンプリングすることにより、上述の電荷検出回路の駆動方法と同様に、２つのサンプリングホールド回路を有するＣＤＳ回路が設けられた従来の電荷検出回路と比較して、より簡単な回路構成で、より高精度に信号電荷を検出できるという効果を奏する。
【０１１２】
本発明に係る電荷検出回路は、以上のように、上記構成に加えて、上記電荷検出増幅器と、初段の上記増幅回路との間には、抵抗が設けられ、当該抵抗と初段の増幅回路の入力コンデンサとによって、ローパスフィルタを構成した構成である。
【０１１３】
上記構成では、ローパスフィルタによって、電荷検出回路全体の周波数帯域が制限され、回路全体の雑音量を小さくできる。また、ローパスフィルタのコンデンサとして、初段の増幅回路の入力コンデンサが用いられているので、抵抗を追加するだけで、ローパスフィルタを構成できる。この結果、回路規模の拡大を防止しながら、信号電荷の検出精度を向上できる。
【図面の簡単な説明】
【図１】本発明の実施形態を示すものであり、読み出し回路の単位ブロックの要部構成を示すブロック図である。
【図２】上記読み出し回路を含む撮像装置の要部構成を示す構成図である。
【図３】上記撮像装置に設けられた画像センサの構造を示すものであり、図２のＡ−Ａ線矢視断面図である。
【図４】上記単位ブロックの各部の動作を示すタイミングチャートである。
【図５】上記単位ブロックに設けられた電荷検出増幅器の内在雑音を示すものであり、上記画像センサの画素から電荷検出増幅器までの等価回路である。
【図６】本発明の他の実施形態を示すものであり、読み出し回路の単位ブロックの要部構成を示すブロック図である。
【図７】従来例を示すものであり、２つのサンプルホールド回路を有する相関ダブルサンプリング回路が設けられた電荷検出回路の要部構成を示すブロック図である。
【図８】上記電荷検出回路の各部の動作を示すタイミングチャートである。
【図９】上記電荷検出回路の各部の波形を示す波形図である。
【符号の説明】
４２　　　　電荷検出増幅器
４４　　　　サンプルホールド回路
４５　　　　制御回路
４６　　　　ローパスフィルタ
５１・５２　増幅回路
Ｃｉ５１　　入力コンデンサ
Ｒ４６　　　抵抗
【図１】
2004023750.tif 000003
【図２】
2004023750.tif 000004
【図３】
2004023750.tif 000005
【図４】
2004023750.tif 000006
【図５】
2004023750.tif 000007
【図６】
2004023750.tif 000008
【図７】
2004023750.tif 000009
【図８】
2004023750.tif 000010
【図９】
2004023750.tif 000011