(57)【要約】【課題】映像信号の暗号化および復号において、同期のずれを迅速に回復することができるようにする。【解決手段】垂直制御パルス生成部３３は、送信装置１１から供給された垂直制御パルスを計数して受信側のフレーム数Ｒｘを求め、やはり供給された映像信号のフレーム数Ｔｘと比較する。受信側のフレーム数Ｒｘが進んでいる場合、垂直制御パルスの間引き処理が行なわれ、受信側のフレーム数Ｒｘが遅れている場合、擬似的な垂直制御パルスが発生される。復号部３２は、垂直制御パルス生成部３３からの垂直制御パルスに基づいて暗号化された映像信号を復号する。本発明は、ディジタルテレビジョンに対応した表示装置に適用することができる。【選択図】      図１
2004172725.tif 000002
【特許請求の範囲】
【請求項１】
映像信号を処理する映像信号処理システムにおいて、
前記映像信号を垂直同期パルスに基づいて暗号化する暗号化手段と、
送信する前記映像信号のフレーム数を表わす第１のフレーム数、前記映像信号の垂直同期位置を表わす制御信号、および、前記暗号化手段により暗号化された前記映像信号を送信する送信手段と、
前記送信手段により送信された前記第１のフレーム数、前記制御信号、および、暗号化された前記映像信号を受信する受信手段と、
前記受信手段により受信された前記制御信号を計数して求められる第２のフレーム数と前記第１のフレーム数に基づいて、垂直制御パルスを生成する生成手段と、
前記生成手段により生成された前記垂直制御パルスに基づいて、暗号化されている前記映像信号を復号する復号手段とを備え、
前記生成手段は、前記第１のフレーム数が、前記第２のフレーム数より小さい場合、前記制御信号に基づき生成された前記垂直同期パルスを間引く処理を行ない、前記第１のフレーム数が、前記第２のフレーム数より大きい場合、擬似的な垂直同期パルスを発生する
ことを特徴とする映像信号処理システム。
【請求項２】
前記送信手段は、暗号化されていない前記第１のフレーム数を送信する
ことを特徴とする請求項１に記載の映像信号処理システム。
【請求項３】
前記暗号化手段、および前記送信手段は、第１の映像信号処理装置により構成され、
前記受信手段、前記生成手段、および、前記復号手段は、第２の映像信号処理装置により構成される
ことを特徴とする請求項１に記載の映像信号処理システム。
【請求項４】
前記送信手段および前記受信手段による通信は、ディジタルインターフェースを介して行なわれる
ことを特徴とする請求項１に記載の映像信号処理システム。
【請求項５】
映像信号を処理する映像信号処理システムの映像信号処理方法において、
前記映像信号を垂直同期パルスに基づいて暗号化する暗号化ステップと、
送信する前記映像信号のフレーム数を表わす第１のフレーム数、前記映像信号の垂直同期位置を表わす制御信号、および、前記暗号化ステップの処理により暗号化された前記映像信号を送信する送信ステップと、
前記送信ステップの処理により送信された前記第１のフレーム数、前記制御信号、および、暗号化された前記映像信号を受信する受信ステップと、
前記受信ステップの処理により受信された前記制御信号を計数して求められる第２のフレーム数と前記第１のフレーム数に基づいて、垂直制御パルスを生成する生成ステップと、
前記生成ステップの処理により生成された前記垂直制御パルスに基づいて、暗号化されている前記映像信号を復号する復号ステップとを含み、
前記生成ステップの処理は、前記第１のフレーム数が、前記第２のフレーム数より小さい場合、前記制御信号に基づき生成された前記垂直同期パルスを間引く処理を行ない、前記第１のフレーム数が、前記第２のフレーム数より大きい場合、擬似的な垂直同期パルスを発生する
ことを特徴とする映像信号処理方法。
【請求項６】
映像信号を処理するプログラムであって、
前記映像信号を垂直同期パルスに基づいて暗号化する暗号化ステップと、
送信する前記映像信号のフレーム数を表わす第１のフレーム数、前記映像信号の垂直同期位置を表わす制御信号、および、前記暗号化ステップの処理により暗号化された前記映像信号を送信する送信ステップと、
前記送信ステップの処理により送信された前記第１のフレーム数、前記制御信号、および、暗号化された前記映像信号を受信する受信ステップと、
前記受信ステップの処理により受信された前記制御信号を計数して求められる第２のフレーム数と前記第１のフレーム数に基づいて、垂直制御パルスを生成する生成ステップと、
前記生成ステップの処理により生成された前記垂直制御パルスに基づいて、暗号化されている前記映像信号を復号する復号ステップとを含み、
前記生成ステップの処理は、前記第１のフレーム数が、前記第２のフレーム数より小さい場合、前記制御信号に基づき生成された前記垂直同期パルスを間引く処理を行ない、前記第１のフレーム数が、前記第２のフレーム数より大きい場合、擬似的な垂直同期パルスを発生する
ことを特徴とするコンピュータが読み取り可能なプログラムが記録されている記録媒体。
【請求項７】
映像信号を処理するプログラムであって、
前記映像信号を垂直同期パルスに基づいて暗号化する暗号化ステップと、
送信する前記映像信号のフレーム数を表わす第１のフレーム数、前記映像信号の垂直同期位置を表わす制御信号、および、前記暗号化ステップの処理により暗号化された前記映像信号を送信する送信ステップと、
前記送信ステップの処理により送信された前記第１のフレーム数、前記制御信号、および、暗号化された前記映像信号を受信する受信ステップと、
前記受信ステップの処理により受信された前記制御信号を計数して求められる第２のフレーム数と前記第１のフレーム数に基づいて、垂直制御パルスを生成する生成ステップと、
前記生成ステップの処理により生成された前記垂直制御パルスに基づいて、暗号化されている前記映像信号を復号する復号ステップとを含み、
前記生成ステップの処理は、前記第１のフレーム数が、前記第２のフレーム数より小さい場合、前記制御信号に基づき生成された前記垂直同期パルスを間引く処理を行ない、前記第１のフレーム数が、前記第２のフレーム数より大きい場合、擬似的な垂直同期パルスを発生する
処理をコンピュータに実行させることを特徴とするプログラム。
【請求項８】
映像信号を処理する映像信号処理装置において、
前記映像信号を垂直同期パルスに基づいて暗号化する暗号化手段と、
送信する前記映像信号のフレーム数を表わす第１のフレーム数、前記映像信号の垂直同期位置を表わす制御信号、および、前記暗号化手段により暗号化された前記映像信号を送信する送信手段と
を備えることを特徴とする映像信号処理装置。
【請求項９】
映像信号を処理する映像信号処理装置の映像信号処理方法において、
前記映像信号を垂直同期パルスに基づいて暗号化する暗号化ステップと、
送信する前記映像信号のフレーム数を表わす第１のフレーム数、前記映像信号の垂直同期位置を表わす制御信号、および、前記暗号化ステップの処理により暗号化された前記映像信号を送信する送信ステップと
を含むことを特徴とする映像信号処理方法。
【請求項１０】
映像信号を処理するプログラムであって、
前記映像信号を垂直同期パルスに基づいて暗号化する暗号化ステップと、
送信する前記映像信号のフレーム数を表わす第１のフレーム数、前記映像信号の垂直同期位置を表わす制御信号、および、前記暗号化ステップの処理により暗号化された前記映像信号を送信する送信ステップと
を含むことを特徴とするコンピュータが読み取り可能なプログラムが記録されている記録媒体。
【請求項１１】
映像信号を処理するプログラムであって、
前記映像信号を垂直同期パルスに基づいて暗号化する暗号化ステップと、
送信する前記映像信号のフレーム数を表わす第１のフレーム数、前記映像信号の垂直同期位置を表わす制御信号、および、前記暗号化ステップの処理により暗号化された前記映像信号を送信する送信ステップと
をコンピュータに実行させることを特徴とするプログラム。
【請求項１２】
映像信号を処理する映像信号処理装置において、
前記映像信号のフレーム数を表わす第１のフレーム数、前記映像信号の垂直同期位置を表わす制御信号、および、暗号化されている前記映像信号を受信する受信手段と、
前記受信手段により受信された前記制御信号を計数して求められる第２のフレーム数と前記第１のフレーム数に基づいて、垂直制御パルスを生成する生成手段と、
前記生成手段により生成された前記垂直制御パルスに基づいて、暗号化されている前記映像信号を復号する復号手段とを備え、
前記生成手段は、前記第１のフレーム数が、前記第２のフレーム数より小さい場合、前記制御信号に基づき生成された前記垂直同期パルスを間引く処理を行ない、前記第１のフレーム数が、前記第２のフレーム数より大きい場合、擬似的な垂直同期パルスを発生する
ことを特徴とする映像信号処理装置。
【請求項１３】
前記受信手段は、暗号化されていない前記第１のフレーム数を受信する
ことを特徴とする請求項１２に記載の映像信号処理装置。
【請求項１４】
映像信号を処理する映像信号処理装置の映像信号処理方法において、
前記映像信号のフレーム数を表わす第１のフレーム数、前記映像信号の垂直同期位置を表わす制御信号、および、暗号化されている前記映像信号を受信する受信ステップと、
前記受信ステップの処理により受信された前記制御信号を計数して求められる第２のフレーム数と前記第１のフレーム数に基づいて、垂直制御パルスを生成する生成ステップと、
前記生成ステップの処理により生成された前記垂直制御パルスに基づいて、暗号化されている前記映像信号を復号する復号ステップとを含み、
前記生成ステップの処理は、前記第１のフレーム数が、前記第２のフレーム数より小さい場合、前記制御信号に基づき生成された前記垂直同期パルスを間引く処理を行ない、前記第１のフレーム数が、前記第２のフレーム数より大きい場合、擬似的な垂直同期パルスを発生する
ことを特徴とする映像信号処理方法。
【請求項１５】
映像信号を処理するプログラムであって、
前記映像信号のフレーム数を表わす第１のフレーム数、前記映像信号の垂直同期位置を表わす制御信号、および、暗号化されている前記映像信号を受信する受信ステップと、
前記受信ステップの処理により受信された前記制御信号を計数して求められる第２のフレーム数と前記第１のフレーム数に基づいて、垂直制御パルスを生成する生成ステップと、
前記生成ステップの処理により生成された前記垂直制御パルスに基づいて、暗号化されている前記映像信号を復号する復号ステップとを含み、
前記生成ステップの処理は、前記第１のフレーム数が、前記第２のフレーム数より小さい場合、前記制御信号に基づき生成された前記垂直同期パルスを間引く処理を行ない、前記第１のフレーム数が、前記第２のフレーム数より大きい場合、擬似的な垂直同期パルスを発生する
ことを特徴とするコンピュータが読み取り可能なプログラムが記録されている記録媒体。
【請求項１６】
映像信号を処理するプログラムであって、
前記映像信号のフレーム数を表わす第１のフレーム数、前記映像信号の垂直同期位置を表わす制御信号、および、暗号化されている前記映像信号を受信する受信ステップと、
前記受信ステップの処理により受信された前記制御信号を計数して求められる第２のフレーム数と前記第１のフレーム数に基づいて、垂直制御パルスを生成する生成ステップと、
前記生成ステップの処理により生成された前記垂直制御パルスに基づいて、暗号化されている前記映像信号を復号する復号ステップとを含み、
前記生成ステップの処理は、前記第１のフレーム数が、前記第２のフレーム数より小さい場合、前記制御信号に基づき生成された前記垂直同期パルスを間引く処理を行ない、前記第１のフレーム数が、前記第２のフレーム数より大きい場合、擬似的な垂直同期パルスを発生する
処理をコンピュータに実行させることを特徴とするプログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、映像信号処理システム、映像信号処理装置および方法、記録媒体、並びにプログラムに関し、特に、暗号化された映像信号の復号において、同期のずれに起因して復号不可能となる状態をより迅速に回復することができるようにした映像信号処理システム、映像信号処理装置および方法、記録媒体、並びにプログラムに関する。
【０００２】
【従来の技術】
近年、家庭内で確保することができる設置スペース等を考慮して、より迫力のある映像を得るために、大型、かつ、薄型で構成されるテレビジョン受像機や背面投射型プロジェクタ装置が普及してきている。
【０００３】
これらのテレビジョン受像機および背面投射型プロジェクタ装置は、技術進歩に伴い、過去のものと比較してかなり薄型化されている。また、従来のＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）の代わりに、液晶またはＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）のようなフラットディスプレイパネルを用いた表示装置も増加している。フラットディスプレイパネルにおいては、ディスプレイを壁に掛けて、ＴＶ（テレビジョン）チューナユニットは別体型として、その接続をケーブルで行なう方法が提案されている。
【０００４】
さらに、ＨＤＴＶ（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ  Ｔｅｌｅｖｉｓｉｏｎ）用のＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）なども提案されている。
【０００５】
しかしながら、ＨＤＴＶ用のＤＶＤ等においては、ディジタル信号処理が行なわれており、現状のＤ（Ｄｉｇｉｔａｌ）端子のようなアナログ信号による接続方式では、一旦アナログ信号に戻した後、再度、ディスプレイ側でディジタル信号に変換して表示装置（例えば、ＨＤＴＶの表示部分）の駆動を行なうことになり（例えば、特許文献１参照）、このＤ（Ｄｉｇｉｔａｌ）／Ａ（Ａｎａｌｏｇ）変換とＡ／Ｄ変換における信号劣化が発生することとなり好ましくない。
【０００６】
そこで、現在のＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）と液晶ディスプレイの接続で主流になっているディジタル信号による接続方式を、テレビジョン受像機などのコンスーマ機器においても採用することが提案されている。
【０００７】
しかしながら、ディジタル信号接続においては、ディジタル信号のまま複製されてしまった場合、画質劣化が全くない状態で、高価な映画ソフトなどの複製物が簡単に作成できてしまうことになるため、このディジタル信号接続を実現するコネクタ部分の映像信号や音声信号を重畳した映像信号には、いわゆる著作権保護のための暗号化処理が必要となる。
【０００８】
この暗号化処理では、最初に一般的な認証処理が行なわれる。すなわち、送信側と受信側のそれぞれにおいて、共通の秘密の暗号鍵として、例えば、数１０ビットの秘密の数字列が数１０組保持される。公開鍵により、その中の任意の約半分の数値列が選択されて、新たな乱数列が生成される。次に、送信機器は、この数値列を調べて、相手の受信機器が、これから伝送しようとする信号を受信する権限を持つか否かを確認し、正しく認定された受信機器であることを判定する。
【０００９】
その後、送信機器は、映像信号の同期を取るための基準となる水平と垂直の同期信号を用いて、この数値列を乱数発生回路で巡回させ、この乱数列を用いてディジタル映像信号をランダムに反転させて暗号化し、伝送する。受信側は、同一の数値列を用いた乱数列を生成し、その映像信号を再び反転することにより、暗号化された信号を復号して、元の正しい映像信号の表示を行なう。
【００１０】
このとき、送信側と受信側は、同一の数値列より暗号鍵を生成し、映像信号のピクセルクロックによる垂直同期信号期間の数１０クロック分だけ本鍵により乱数列を巡回発生させて、一旦、その値をフレーム鍵値として記憶する。そして、その乱数列は、次に入ってくる映像ライン毎の水平同期信号期間の数１０クロック分において、同様に巡回させて停止される。その後、その値は次段の巡回シフトレジスタ回路に導かれ、有効映像信号の表示期間分のピクセルクロックにより、暗号化用の乱数列として発生される。
【００１１】
従って、有効映像信号の表示期間の開始点が、ＥＳＤ（Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ、すなわち、静電気放電）等の雑音により多少変動してエラーが発生したとしても、次のライン用の乱数生成においては、１つ前の水平同期信号期間に作られた乱数列が用いられることになるので、復号が継続して乱れるということはない。
【００１２】
また、水平同期信号に雑音が混入したり、水平同期信号そのものが欠落した場合には、それぞれ乱数生成の数値列が１ライン分だけ余計に進んだり、逆に、送れたりするが、この場合においても、次のフレーム（インターレス信号の場合には、次のフィールド）では、１つ前の垂直同期信号期間に記憶されていた数値列を利用して乱数列生成動作が行なわれることになるので、画面上部で数ライン分が乱れたとしても、正常に復号できなくなることによる表示画像の乱れは最悪でも１フレーム（またはフィールド）以内に収まることになる。
【００１３】
しかしながら、垂直同期信号に雑音が混入したり、垂直同期信号そのものが欠落した場合、一旦記憶されたフレーム鍵値である乱数列自体も同期が外れることになり、それにより、復号エラーによる表示画像の乱れが長時間継続することになる。ただし、一般的には、送信側は、１２８フレーム程度の周期で、受信側の接続機器が継続して正当であることを確認するために、乱数生成の基準値として用いられる秘密の値を常に検査して、乱数生成の基準値をリセットしているために、最長でも２秒（１２８フレーム）程度の復号エラーに収まる。
【００１４】
【特許文献１】
特開２００１−３６７２３号公報
【００１５】
【発明が解決しようとする課題】
ところで、スクランブルされたＭＰＥＧ（Ｍｏｖｉｎｇ  Ｐｉｃｔｕｒｅ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）２方式のディジタルテレビジョン放送等においては、チャンネル切り換え時などに数１０フレーム分の圧縮された映像信号を取り込んでからデコードおよびディスクランブルが行なわれるために、約２秒間、無画無音状態が継続することがある。さらに、暗号化処理と復号処理が加わると、最長４秒間、無画無音状態、もしくは、暗号化された乱数（単なるノイズ信号に見える画像）状態が継続することとなり、好ましくないという課題があった。
【００１６】
また、ディジタル放送においては、特に、コマーシャル番組で、高解像度信号の放送から通常信号の放送に、もしくは、逆方向に信号が切り替わる「まだら放送」と呼ばれる放送が行なわれることがあるが、このような場合においても、暗号の復号処理が送れた場合、「まだら放送」が表示されないという課題があった。
【００１７】
同様に、壁掛けＴＶのような使い方を考えると、ディジタル接続を行なうケーブルは、約５ｍと長くなる場合があるが、ＥＳＤのような瞬間的な外来雑音により垂直同期信号に誤ったノイズ成分が混入してしまった場合や、接続ケーブルコネクタ部に接触不良が発生した場合には、約２秒間も暗号化されたまま復号できない状態が継続するという課題があった。
【００１８】
本発明はこのような状況に鑑みてなされたものであり、映像信号の暗号化および復号において、同期のずれに起因する復号不可能な状態を迅速に回復することができるようにするものである。
【００１９】
【課題を解決するための手段】
本発明の映像信号処理システムは、映像信号を垂直同期パルスに基づいて暗号化する暗号化手段と、送信する映像信号のフレーム数を表わす第１のフレーム数、映像信号の垂直同期位置を表わす制御信号、および、暗号化手段により暗号化された映像信号を送信する送信手段と、送信手段により送信された第１のフレーム数、制御信号、および、暗号化された映像信号を受信する受信手段と、受信手段により受信された制御信号を計数して求められる第２のフレーム数と第１のフレーム数に基づいて、垂直制御パルスを生成する生成手段と、生成手段により生成された垂直制御パルスに基づいて、暗号化されている映像信号を復号する復号手段とを備え、生成手段は、第１のフレーム数が、第２のフレーム数より小さい場合、制御信号に基づき生成された垂直同期パルスを間引く処理を行ない、第１のフレーム数が、第２のフレーム数より大きい場合、擬似的な垂直同期パルスを発生することを特徴とする。
【００２０】
前記送信手段は、暗号化されていない第１のフレーム数を送信するようにすることができる。
【００２１】
前記暗号化手段、および送信手段は、第１の映像信号処理装置により構成され、受信手段、生成手段、および、復号手段は、第２の映像信号処理装置により構成されるようにすることができる。
【００２２】
前記送信手段および受信手段による通信は、ディジタルインターフェースを介して行なわれるようにすることができる。
【００２３】
本発明の第１の映像信号処理方法は、映像信号を垂直同期パルスに基づいて暗号化する暗号化ステップと、送信する映像信号のフレーム数を表わす第１のフレーム数、映像信号の垂直同期位置を表わす制御信号、および、暗号化ステップの処理により暗号化された映像信号を送信する送信ステップと、送信ステップの処理により送信された第１のフレーム数、制御信号、および、暗号化された映像信号を受信する受信ステップと、受信ステップの処理により受信された制御信号を計数して求められる第２のフレーム数と第１のフレーム数に基づいて、垂直制御パルスを生成する生成ステップと、生成ステップの処理により生成された垂直制御パルスに基づいて、暗号化されている映像信号を復号する復号ステップとを含み、生成ステップの処理は、第１のフレーム数が、第２のフレーム数より小さい場合、制御信号に基づき生成された垂直同期パルスを間引く処理を行ない、第１のフレーム数が、第２のフレーム数より大きい場合、擬似的な垂直同期パルスを発生することを特徴とする。
【００２４】
本発明の第１の記録媒体に記録されているプログラムは、映像信号を垂直同期パルスに基づいて暗号化する暗号化ステップと、送信する映像信号のフレーム数を表わす第１のフレーム数、映像信号の垂直同期位置を表わす制御信号、および、暗号化ステップの処理により暗号化された映像信号を送信する送信ステップと、送信ステップの処理により送信された第１のフレーム数、制御信号、および、暗号化された映像信号を受信する受信ステップと、受信ステップの処理により受信された制御信号を計数して求められる第２のフレーム数と第１のフレーム数に基づいて、垂直制御パルスを生成する生成ステップと、生成ステップの処理により生成された垂直制御パルスに基づいて、暗号化されている映像信号を復号する復号ステップとを含み、生成ステップの処理は、第１のフレーム数が、第２のフレーム数より小さい場合、制御信号に基づき生成された垂直同期パルスを間引く処理を行ない、第１のフレーム数が、第２のフレーム数より大きい場合、擬似的な垂直同期パルスを発生することを特徴とする。
【００２５】
本発明の第１のプログラムは、映像信号を垂直同期パルスに基づいて暗号化する暗号化ステップと、送信する映像信号のフレーム数を表わす第１のフレーム数、映像信号の垂直同期位置を表わす制御信号、および、暗号化ステップの処理により暗号化された映像信号を送信する送信ステップと、送信ステップの処理により送信された第１のフレーム数、制御信号、および、暗号化された映像信号を受信する受信ステップと、受信ステップの処理により受信された制御信号を計数して求められる第２のフレーム数と第１のフレーム数に基づいて、垂直制御パルスを生成する生成ステップと、生成ステップの処理により生成された垂直制御パルスに基づいて、暗号化されている映像信号を復号する復号ステップとを含み、生成ステップの処理は、第１のフレーム数が、第２のフレーム数より小さい場合、制御信号に基づき生成された垂直同期パルスを間引く処理を行ない、第１のフレーム数が、第２のフレーム数より大きい場合、擬似的な垂直同期パルスを発生する処理をコンピュータに実行させることを特徴とする。
【００２６】
本発明の第１の映像信号処理装置は、映像信号を垂直同期パルスに基づいて暗号化する暗号化手段と、送信する映像信号のフレーム数を表わす第１のフレーム数、映像信号の垂直同期位置を表わす制御信号、および、暗号化手段により暗号化された映像信号を送信する送信手段とを備えることを特徴とする。
【００２７】
本発明の第２の映像信号処理方法は、映像信号を垂直同期パルスに基づいて暗号化する暗号化ステップと、送信する映像信号のフレーム数を表わす第１のフレーム数、映像信号の垂直同期位置を表わす制御信号、および、暗号化ステップの処理により暗号化された映像信号を送信する送信ステップとを含むことを特徴とする。
【００２８】
本発明の第２の記録媒体に記録されているプログラムは、映像信号を垂直同期パルスに基づいて暗号化する暗号化ステップと、送信する映像信号のフレーム数を表わす第１のフレーム数、映像信号の垂直同期位置を表わす制御信号、および、暗号化ステップの処理により暗号化された映像信号を送信する送信ステップとを含むことを特徴とする。
【００２９】
本発明の第２のプログラムは、映像信号を垂直同期パルスに基づいて暗号化する暗号化ステップと、送信する映像信号のフレーム数を表わす第１のフレーム数、映像信号の垂直同期位置を表わす制御信号、および、暗号化ステップの処理により暗号化された映像信号を送信する送信ステップとをコンピュータに実行させることを特徴とする。
【００３０】
本発明の第２の映像信号処理装置は、映像信号のフレーム数を表わす第１のフレーム数、映像信号の垂直同期位置を表わす制御信号、および、暗号化されている映像信号を受信する受信手段と、受信手段により受信された制御信号を計数して求められる第２のフレーム数と第１のフレーム数に基づいて、垂直制御パルスを生成する生成手段と、生成手段により生成された垂直制御パルスに基づいて、暗号化されている映像信号を復号する復号手段とを備え、生成手段は、第１のフレーム数が、第２のフレーム数より小さい場合、制御信号に基づき生成された垂直同期パルスを間引く処理を行ない、第１のフレーム数が、第２のフレーム数より大きい場合、擬似的な垂直同期パルスを発生することを特徴とする。
【００３１】
前記受信手段は、暗号化されていない第１のフレーム数を受信するようにすることができる。
【００３２】
本発明の第３の映像信号処理方法は、映像信号のフレーム数を表わす第１のフレーム数、映像信号の垂直同期位置を表わす制御信号、および、暗号化されている映像信号を受信する受信ステップと、受信ステップの処理により受信された制御信号を計数して求められる第２のフレーム数と第１のフレーム数に基づいて、垂直制御パルスを生成する生成ステップと、生成ステップの処理により生成された垂直制御パルスに基づいて、暗号化されている映像信号を復号する復号ステップとを含み、生成ステップの処理は、第１のフレーム数が、第２のフレーム数より小さい場合、制御信号に基づき生成された垂直同期パルスを間引く処理を行ない、第１のフレーム数が、第２のフレーム数より大きい場合、擬似的な垂直同期パルスを発生することを特徴とする。
【００３３】
本発明の第３の記録媒体に記録されているプログラムは、映像信号のフレーム数を表わす第１のフレーム数、映像信号の垂直同期位置を表わす制御信号、および、暗号化されている映像信号を受信する受信ステップと、受信ステップの処理により受信された制御信号を計数して求められる第２のフレーム数と第１のフレーム数に基づいて、垂直制御パルスを生成する生成ステップと、生成ステップの処理により生成された垂直制御パルスに基づいて、暗号化されている映像信号を復号する復号ステップとを含み、生成ステップの処理は、第１のフレーム数が、第２のフレーム数より小さい場合、制御信号に基づき生成された垂直同期パルスを間引く処理を行ない、第１のフレーム数が、第２のフレーム数より大きい場合、擬似的な垂直同期パルスを発生することを特徴とする。
【００３４】
本発明の第３のプログラムは、映像信号のフレーム数を表わす第１のフレーム数、映像信号の垂直同期位置を表わす制御信号、および、暗号化されている映像信号を受信する受信ステップと、受信ステップの処理により受信された制御信号を計数して求められる第２のフレーム数と第１のフレーム数に基づいて、垂直制御パルスを生成する生成ステップと、生成ステップの処理により生成された垂直制御パルスに基づいて、暗号化されている映像信号を復号する復号ステップとを含み、生成ステップの処理は、第１のフレーム数が、第２のフレーム数より小さい場合、制御信号に基づき生成された垂直同期パルスを間引く処理を行ない、第１のフレーム数が、第２のフレーム数より大きい場合、擬似的な垂直同期パルスを発生する処理をコンピュータに実行させることを特徴とする。
【００３５】
第１の本願発明においては、映像信号が垂直同期パルスに基づいて暗号化され、送信する映像信号のフレーム数を表わす第１のフレーム数、映像信号の垂直同期位置を表わす制御信号、および、暗号化された映像信号が送信され、受信される。そして、受信された制御信号を計数して求められる第２のフレーム数と第１のフレーム数に基づいて、垂直制御パルスが生成され、この垂直制御パルスに基づいて、暗号化されている映像信号が復号される。
【００３６】
第２の本願発明においては、映像信号が垂直同期パルスに基づいて暗号化され、送信する映像信号のフレーム数を表わす第１のフレーム数、映像信号の垂直同期位置を表わす制御信号、および、暗号化された映像信号が送信される。
【００３７】
第３の本願発明においては、映像信号のフレーム数を表わす第１のフレーム数、映像信号の垂直同期位置を表わす制御信号、および、暗号化されている映像信号が受信され、制御信号を計数して求められる第２のフレーム数と第１のフレーム数に基づいて、垂直制御パルスが生成され、この垂直制御パルスに基づいて、暗号化されている映像信号が復号される。
【００３８】
【発明の実施の形態】
図１は、本発明を適用した映像信号処理システム１の構成例を表わしている。
【００３９】
この構成例においては、例えば、液晶ディスプレイやＰＤＰなど、壁掛け型の表示装置の形態を考えた場合、送信装置１１（送信側）は、ＤＴＶ（Ｄｉｇｉｔａｌ  Ｔｅｌｅｖｉｓｉｏｎ）チューナ２１、暗号化処理部２２、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）プレーヤ２３、および、暗号化処理部２４により構成され、表示装置１２（受信側）は、セレクタ３１、復号部３２、垂直制御パルス生成部３３、映像信号処理部３４、映像信号駆動部３５、走査部３６、および表示パネル３７により構成される。なお、図中、ステップを表わす記号は、後述する図２と図３のフローチャートの処理のステップを表わしている。
【００４０】
ＤＴＶチューナ２１は、図示せぬアンテナにより受信されたＭＰＥＧ２の方式のディジタル放送信号を受信して、復調し、復調して得られた映像信号を、暗号化処理部２２に供給する。
【００４１】
ＤＶＤプレーヤ２３は、図示せぬＤＶＤを再生し、取得したディジタルビデオ信号（映像信号）を、暗号化処理部２４に供給する。
【００４２】
暗号化処理部２２および暗号化処理部２４は、ＤＴＶチューナ２１により供給された映像信号、または、ＤＶＤプレーヤ２３により供給された映像信号をそれぞれ暗号化する。この暗号化処理は、図４乃至図６を参照して後述する。
【００４３】
暗号化処理部２２および暗号化処理部２４は、ディジタルインターフェース２５により、表示装置１２のセレクタ３１と接続されており、暗号化された映像信号は、このディジタルインターフェース２５を介して、セレクタ３１に供給される。ディジタルインターフェース２５では、ディジタル映像信号およびブランキング期間に重畳された音声信号が暗号化されており、この信号の状態では、このラインを経由したＶＴＲ（Ｖｉｄｅｏ  Ｔａｐｅ  Ｒｅｃｏｒｄｅｒ）等への違法コピーができない（コピーしても復号できないので、利用できない）ようになっている。
【００４４】
このとき、暗号化処理部２２および暗号化処理部２４は、例えば、１２８フレームを１周期とする場合の、その周期におけるフレームの位置を表わすフレーム数Ｔｘ（映像信号の垂直同期信号の数を計数して求めたフレーム数であり、例えば、１乃至１２８のいずれかの値である）と後述するＨ／Ｖ制御信号を、映像信号とともに送信する。前記２者は暗号化されないが、後者は暗号化される。
【００４５】
セレクタ３１は、暗号化処理部２２からの信号または暗号化処理部２４からの信号の一方を、ユーザからの指示に基づいて、選択した信号を、復号部３２に供給する。
【００４６】
復号部３２は、入力された信号のうち、Ｈ／Ｖ制御信号に含まれる垂直制御パルスとフレーム数Ｔｘを垂直制御パルス生成部３３に供給する。
【００４７】
垂直制御パルス生成部３３は、Ｈ／Ｖ制御信号に含まれる垂直制御パルスをカウントしてフレーム数Ｒｘを求めるとともに、求めたフレーム数Ｒｘと、受信したフレーム数Ｔｘを比較することにより、カウントエラーを検出し、受信側のフレーム数Ｒｘが、送信側のフレーム数Ｔｘに一致するように、垂直制御パルスを生成し、復号部７に供給する。復号部３２は、垂直制御パルス生成部３３から供給された垂直制御パルスに基づいて、暗号化されている映像信号の復号処理を実行する。
【００４８】
これにより、送信装置１１と表示装置１２の間の伝送ライン（垂直同期信号の伝送路）に、例えば、ＥＳＤによる外乱ノイズ信号の混入により、受信側（表示装置１２）の垂直同期信号によるフレーム数のカウントにエラーが発生しても、垂直制御パルス生成部３３が、これを補正するように垂直制御パルスを生成するので、復号の同期のずれに起因して発生する復号不可能な状態を、迅速に回復することができ、復号画像を安定して表示することができるようになる。
【００４９】
映像信号処理部３４は、復号された映像信号を処理し、ユーザからの指示に基づくブライト（輝度）、カラー、ヒュー（色相）、および、コントラスト（色彩）の調整の他、ホワイトバランスの調整を行ない、表示パネル（表示素子）３７に最適な信号レベルに変換し、水平（ライン）方向の映像信号駆動部３５に供給する。
【００５０】
映像信号駆動部３５は、映像信号処理部３４から供給された映像信号に基づいて、表示パネル３７を駆動する。
【００５１】
また、映像信号処理部３４は、復号された映像信号から同期を取るための水平同期信号および垂直同期信号を取得し、これを、表示パネル３７の走査部３６に供給する。走査部３６は、１水平ライン方向の駆動毎に垂直方向のライン数を順次下げていき、１フレーム分の映像信号に対応する画像を表示するように制御する。
【００５２】
表示パネル３７は、映像信号駆動部３５と走査部３６の制御に基づいて、供給された映像信号に基づく表示を行なう。
【００５３】
次に、図２を参照して、図１の映像信号処理システム１における映像表示処理を説明する。なお、この処理は、ユーザにより、ＤＴＶチューナ２１またはＤＶＤプレーヤ２３に、再生処理が指令されたとき、開始される。
【００５４】
ステップＳ１において、ＤＴＶチューナ２１は、図示せぬアンテナにより受信されたＭＰＥＧ２の方式のディジタル放送信号を受信して、復調し、復調して得られた映像信号を、暗号化処理部２２に供給する。
【００５５】
ステップＳ２において、暗号化処理部２２は、ＤＴＶチューナ２１により供給された映像信号を暗号化し、Ｈ／Ｖ制御信号とともに、セレクタ３１に供給する。また、このとき、暗号化処理部２２は、映像信号の垂直同期信号から、フレーム数Ｔｘを生成し、ディジタルインターフェース２５を介して出力する。なお、この暗号化処理の詳細は、図５のフローチャートを参照して後述する。
【００５６】
ステップＳ３において、ＤＶＤプレーヤ２３は、図示せぬＤＶＤを再生し、取得したディジタルビデオ信号（映像信号）を、暗号化処理部２４に供給する。
【００５７】
ステップＳ４において、暗号化処理部２４は、ＤＶＤプレーヤ２３により供給された映像信号を暗号化し、Ｈ／Ｖ制御信号とともに、セレクタ３１に供給する。また、このとき、暗号化処理部２４は、映像信号の垂直同期信号から、フレーム数Ｔｘを生成し、ディジタルインターフェース２５を介して出力する。
【００５８】
なお、実際には、ステップＳ１とステップＳ２の処理、または、ステップＳ３とステップＳ４の処理のうち、ユーザに指令された方の処理が実行される。
【００５９】
ステップＳ５において、セレクタ３１は、ユーザからの指示に基づいて、暗号化処理部２２からの信号、または暗号化処理部２４からの信号の一方を選択する。
【００６０】
ステップＳ６において、復号部３２は、セレクタ３１により選択された映像信号、Ｈ／Ｖ制御信号、および、フレーム数Ｔｘを取得し、Ｈ／Ｖ制御信号に含まれる垂直制御パルスとフレーム数Ｔｘを垂直制御パルス生成部３３に供給する。
【００６１】
ステップＳ７において、垂直制御パルス生成部３３は、復号部３２より供給された垂直制御パルスをカウントして、フレーム数Ｒｘを求め、これと、暗号化処理部２２または暗号化処理部２４より供給された映像信号の各フレームに対応付けられているフレーム数Ｔｘに基づいて、取得した垂直制御パルスを補正し、新たな垂直制御パルスを生成する。
【００６２】
ステップＳ８において、垂直制御パルス生成部３３は、生成した垂直制御パルスを復号部３２に供給する。なお、この垂直制御パルス生成部３３による垂直制御パルス生成処理の詳細は、図１２と図１３を参照して後述する。
【００６３】
ステップＳ９において、復号部３２は、垂直制御パルス生成部３３からの垂直制御パルスを受信し、これに基づいて、暗号化されている映像信号を復号する。なお、この復号処理の詳細は、図６のフローチャートを参照して後述する。
【００６４】
ステップＳ１０において、復号部３２は、復号した映像信号を映像信号処理部３４に供給する。
【００６５】
ステップＳ１１において、映像信号処理部３４は、供給された映像信号に対して、所定の信号処理を行なう。具体的には、映像信号処理部３４は、映像信号に対して、ブライト（輝度）、カラー、ヒュー（色相）、および、コントラスト（色彩）などのユーザコントロールに基づく調整と、ホワイトバランスの調整を行ない、表示パネル（表示素子）３７に最適な信号レベルに変換する。
【００６６】
ステップＳ１２において、映像信号処理部３４は、処理した映像信号を映像信号駆動部３５に供給する。
【００６７】
ステップＳ１３において、映像信号処理部３４は、映像信号処理を行なった映像信号から同期を取るための水平同期信号および垂直同期信号を取得し、これを、表示パネル３７の走査部３６に供給する。
【００６８】
ステップＳ１４において、映像信号駆動部３５は、映像信号処理部３４から供給された、映像信号処理された映像信号に基づいて、表示パネル３７を駆動する。
【００６９】
ステップＳ１５において、走査部３６は、供給された水平同期信号および垂直同期信号に基づいて、１水平ライン方向の駆動毎に垂直方向のライン数を順次下げていき、１フレーム分の映像信号に対応する画像を表示するように制御する。
【００７０】
ステップＳ１６において、表示パネル３７は、映像信号駆動部３５と走査部３６の制御に基づいて、供給された映像信号に基づく映像を表示し、処理を終了する。
【００７１】
図２と図３の処理により、送信装置１１は、映像信号を暗号化し、ディジタルインターフェース２５を介して、表示装置１２に送信することができ、表示装置１２の復号部３２は、受信した暗号化された映像信号を、垂直制御パルス生成部３３から供給される垂直制御パルスに基づいて、暗号（送信側）と同期を取るように復号することができる。
【００７２】
次に、図４乃至図６を参照して、図１の暗号化処理部２２と復号部３２における処理を説明する。最初に、図４を参照して、図１の暗号化処理部２２、復号部３２、および垂直制御パルス生成部３３の機能的構成を説明する。なお、暗号化処理部２４における処理は、暗号化処理部２２における場合と同様であるので、その説明は省略する。
【００７３】
暗号化処理部２２は、暗号化用乱数生成部４１と排他的論理和回路４２により構成されており、復号部３２は、復号用乱数生成部５１と排他的論理和回路５２により構成されている。復号用乱数生成部５１は、垂直制御パルス生成部３３に垂直制御パルスおよびフレーム数Ｔｘを送信し、垂直制御パルス生成部３３から送信された補正された垂直制御パルスを受信し、受信した垂直制御パルスに基づいて、復号用の乱数を生成する。なお、図４の例の場合、ディジタルインターフェース２５とセレクタ３１を省略している。なお、図中、ステップを表わす記号は、後述する図５と図６のフローチャートの処理を表わしている。
【００７４】
次に、図５のフローチャートを参照して、暗号化処理部２２における暗号化処理について説明する。このフローチャートは、上述した図２のステップＳ２の処理を詳細に説明するものである。なお、この処理は、暗号化処理部２２に、ＤＴＶチューナ２１から映像信号が供給されてきたとき開始される。
【００７５】
ステップＳ５１において、暗号化用乱数生成部４１は、暗号化する映像信号（例えば、映像信号のストリームデータ）を取得する。
【００７６】
ステップＳ５２において、暗号化用乱数生成部４１は、取得した映像信号に含まれる垂直同期信号と水平同期信号に同期して、垂直制御パルス、水平制御パルス、およびピクセルクロックを生成する。また、このとき、暗号化用乱数生成部４１は、取得した映像信号に含まれる垂直同期信号を１２８フレームを１サイクルとして計数することで、フレーム数Ｔｘを算出する。
【００７７】
ステップＳ５３において、暗号化用乱数生成部４１は、送信側（送信装置１１）の秘密鍵（暗号化用乱数生成部４１は、送信側の秘密鍵を保持している）に基づいて、乱数列を生成する。具体的には、秘密鍵から初期化用の数値列が生成され、垂直制御パルス、水平制御パルス、および映像信号のピクセルクロックに基づく巡回駆動により、乱数列が生成される。
【００７８】
ステップＳ５４において、暗号化用乱数生成部４１は、生成した乱数列を排他的論理和回路４２に供給する。なお、ステップＳ５１乃至ステップＳ５４の乱数列生成処理は、図１０と図１１のフローチャートを参照して後述する。
【００７９】
ステップＳ５５において、排他的論理和回路４２は、暗号化する映像信号を取得するとともに、ステップＳ５４の処理により暗号化用乱数生成部４１から供給された乱数列を取得する。
【００８０】
ステップＳ５６において、排他的論理和回路４２は、暗号化用乱数生成部４１から供給された乱数列（ステップＳ５３の処理により、暗号化用乱数生成部４１により作成された乱数列）と映像信号の排他的論理和を演算することで、暗号化する映像信号のビット情報を反転する。このことは、映像信号を暗号化したことと等価である。
【００８１】
ステップＳ５７において、排他的論理和回路４２は、暗号化した映像信号（反転した映像信号のビット情報）を、受信側（表示装置１２）の復号部３２の排他的論理和回路５２に供給する。
【００８２】
ステップＳ５８において、暗号化用乱数生成部４１は、映像信号の垂直制御パルス、水平制御パルス、および映像信号のピクセルクロックからなるＨ／Ｖ制御信号を、復号部３２の復号用乱数生成部５１に供給する。
【００８３】
ステップＳ５９において、暗号化用乱数生成部４１は、ステップＳ５２の処理により垂直同期信号から求めたフレーム数Ｔｘを復号部３２の復号用乱数生成回路５１に供給する。以上の処理は、映像信号が全て送信されるまで実行される。
【００８４】
次に、図６のフローチャートを参照して、図５の暗号化処理部２２の処理に対応する復号部３２における復号処理について説明する。このフローチャートは、上述した図２のステップＳ９の処理を詳細に説明するものである。なお、この処理は、復号部３２に、暗号化処理部２２から暗号化された映像信号、Ｈ／Ｖ制御信号、およびフレーム数Ｔｘが供給されてきたとき開始される。
【００８５】
ステップＳ１０１において、復号用乱数生成部５１は、暗号化処理部２２により供給された（図５のステップＳ５８とＳ５９の処理）Ｈ／Ｖ制御信号（垂直制御パルス、水平制御パルス、および映像信号のピクセルクロックからなる信号）、およびフレーム数Ｔｘを取得する。
【００８６】
ステップＳ１０２において、復号用乱数生成部５１は、フレーム数ＴｘとＨ／Ｖ制御信号に含まれる垂直制御パルスを垂直制御パルス生成部３３に供給する。
【００８７】
これに対して、垂直制御パルス生成部３３は、供給された垂直制御パルスを補正して、新たな垂直制御パルスを生成し、生成した新たな垂直制御パルス（送信装置１１と同期が取れている垂直制御パルス）を送信してくる（図２のステップＳ８）。そこで、ステップＳ１０３において、復号用乱数生成部５１は、垂直制御パルス生成部３３により送信された垂直制御パルスを受信する。
【００８８】
ステップＳ１０４において、復号用乱数生成部５１は、受信した垂直制御パルスと保持している鍵に基づいて、乱数列を生成する。上述した暗号化用乱数生成部４１と同様に、復号用乱数生成部５１は、送信側の秘密鍵に対応する鍵を保持しており、この鍵から生成した同一の初期値を、映像信号の垂直制御パルス（垂直制御パルス生成部３３により供給された垂直制御パルス）、水平制御パルス、および映像信号のピクセルクロックに基づき巡回駆動することで、乱数列を生成する。このとき、生成された乱数列は、送信側の暗号化用乱数生成部４１が生成した乱数列と同じものとなる。
【００８９】
ステップＳ１０５において、復号用乱数生成部５１は、生成した乱数列を排他的論理和回路５２に供給する。
【００９０】
ステップＳ１０６において、排他的論理和回路５２は、暗号化処理部２２により供給された（図５のステップＳ５７の処理）暗号化されている映像信号を取得する。
【００９１】
ステップＳ１０７において、排他的論理和回路５２は、暗号化されている映像信号と、復号用乱数生成部５１から供給された乱数列（ステップＳ１０５）の排他的論理和を演算することで、暗号化されている映像信号のビットを、反転する（暗号化用乱数生成部４１により生成される乱数列と復号用乱数生成部５１により生成される乱数列は、同一であるので、反転することにより、暗号化前の映像信号に戻すことができる）。これにより、暗号化されたデータを復号することができる。
【００９２】
ステップＳ１０８において、排他的論理和回路５２は、復号した映像信号を映像信号処理部３４に送信する。以上の処理は、全ての映像信号を復号するまで実行される。
【００９３】
図５と図６の処理により、映像信号が暗号化され、同期がはずれることなく、復号される。
【００９４】
次に、図７を参照して、暗号化用乱数生成部４１および復号用乱数生成部５１が乱数列生成の為に有するＬＦＳＲ（Ｌｉｎｅａｒ  Ｆｅｅｄｂａｃｋ  Ｓｈｉｆｔ  Ｒｅｇｉｓｔｅｒ）の原理的構成について説明する。
【００９５】
図７のＬＦＳＲ８０は、フリップフロップ８１乃至フリップフロップ８４、並びに、排他的論理和回路９０により構成されている。フリップフロップ８１乃至８４は、縦属接続されており、フリップフロップ８１の出力８１Ｑと、フリップフロップ８４の出力８４Ｑが、排他的論理和回路９０に入力されている。また、排他的論理和回路９０の出力が、乱数列として出力されるとともに、スイッチ９１を介してフリップフロップ８１に入力されている。
【００９６】
ＬＦＳＲ８０は、Ｍ系列（線形最大周期列）の乱数を発生する回路であり、例えば、図７に示されるように、４ビットの乱数を発生する場合には、１番目（フリップフロップ８１）と４番目（フリップフロップ８４）のラッチ出力を排他的論理和回路９０に入力させることにより、ｘ４＋ｘ＋１の式に基づく、２の４乗、すなわち、１５クロック周期の乱数列を発生することが可能となる。このとき、ＬＦＳＲ８０の各フリップフロップ（フリップフロップ８１乃至フリップフロップ８４）において出力される乱数列を図８に示す。
【００９７】
図８において、縦軸はクロック数を示しており、横軸は、各フリップフロップの出力を示している。すなわち、８１Ｑは、フリップフロップ８１の出力であり、８２Ｑは、フリップフロップ８２の出力であり、８３Ｑは、フリップフロップ８３の出力であり、８４Ｑは、フリップフロップ８４の出力である。リセット時において、８１Ｑ乃至８４Ｑの値が全て１とされた後、クロックが入力される毎にフリップフロップ８１乃至８４の出力８１Ｑ乃至８４Ｑは、図８に示される値を出力する。
【００９８】
クロックが入力される毎に、排他的論理和回路９０が出力する値が乱数となる。この値は、フリップフロップ８１によりラッチされ、以後、後段のフリップフロップ８２乃至８４に順次転送されるので、各フリップフロップ８１乃至８４の出力（例えば、フリップフロップ８１の出力８１Ｑ）が、乱数列となる。ラッチ回路（フリップフロップ８１乃至フリップフロップ８４）の段数を増やすことにより、乱数列の周期を長くすることができる。例えば、１０個のラッチ回路（フリップフロップ）を用いた場合、２の１０乗、すなわち、１０２３クロックの周期の乱数を生成することができる。
【００９９】
また、ＬＦＳＲ８０において、スイッチ９１を端子９２側に切り換え、端子９２から初期値を入力することで、フリップフロップ８１乃至８４に任意の初期値を設定することができる。
【０１００】
フリップフロップ８１乃至８４として、セット・リセット型のラッチ回路を用いれば、任意の乱数列の初期値をロードすることができる。これにより、一周期のうちの、任意のタイミングで始まる出力乱数列を発生することができる。
【０１０１】
図９は、暗号化用乱数生成部４１の基本的な構成例を示す図である。実際には、暗号化用乱数生成部４１は、各種ビットをシャッフリングして、よりランダム性の高い乱数を発生しているが、その部分の説明は省略する。
【０１０２】
暗号化用乱数生成部４１は、図７に示されるような構成のＬＦＳＲを有するＬＦＳＲモジュールを複数個（図９の例の場合、ＬＦＳＲモジュール１１１、ＬＦＳＲモジュール１１２、およびＬＦＳＲモジュール１１３の３個）備えている。ＬＦＳＲモジュール１１１は、ロードパルス生成部１３３からロードパルスが入力されたとき、初期化用数値列生成部１３１から供給される初期値をロードし、以後、垂直制御パルス生成部１３２からフレーム周期で垂直制御パルスがクロックとして入力される毎に数値列（乱数）を発生し、ＬＦＳＲモジュール１１２に初期値として供給する。
【０１０３】
ＬＦＳＲモジュール１１２は、水平制御パルス生成部１５１から水平走査周期で水平制御パルスがクロックとして入力される毎に、ＬＦＳＲモジュール１１１から供給される数値列を初期値として数値列（乱数）を発生し、ＬＦＳＲモジュール１１３に初期値として供給する。アンド回路１５３は、垂直表示領域イネーブル信号生成部１５２からイネーブル信号が入力されたとき導通し、水平制御パルス生成部１５１が生成する水平制御パルスをＬＦＳＲモジュール１１２に供給する。
【０１０４】
ＬＦＳＲモジュール１１３は、ピクセルクロック生成部１７１からアンド回路１７３を介してピクセル周期でピクセルクロックが入力される毎に、ＬＦＳＲモジュール１１２から供給される数値列を初期値とする数値列（乱数）を生成し、排他的論理和回路４２に出力する。
【０１０５】
アンド回路１７３は、水平表示領域イネーブル信号生成部１７２よりイネーブル信号が入力されたとき導通して、ピクセルクロック生成部１７１より出力されたピクセルクロックをＬＦＳＲモジュール１１３に供給する。
【０１０６】
垂直制御パルス生成部１３２は、ＤＴＶチューナ２１より入力された映像信号（送信する映像信号）に含まれる垂直同期信号に同期して垂直制御パルスを生成する。垂直制御パルス生成部１３２により生成された垂直制御パルスは、ＬＦＳＲモジュール１１１に供給される他、水平制御パルス生成部１５１、ロードパルス生成部１３３、および垂直表示領域イネーブル信号生成部１５２に入力される。ロードパルス生成部１３３は、垂直制御パルス生成部１３２より供給された垂直制御パルスを、１２８フレームを１サイクルとして計数し、フレーム数Ｔｘ（１乃至１２８のうちのいずれかの値）を算出する。また、ロードパルス生成部１３３は、計数したフレーム数が１２８フレーム（約２秒）から１フレームに戻るとき、ロードパルスを生成し、ＬＦＳＲモジュール１１１に供給する。
【０１０７】
垂直表示領域イネーブル信号生成部１５２は、垂直制御パルス生成部１３２から供給された垂直制御パルスに基づいて、有効な垂直表示領域に対応する垂直表示領域イネーブル信号を生成し、アンド回路１５３に供給する。水平制御パルス生成部１５１は、入力された垂直制御パルスと同期するように、水平制御パルスを生成する。水平制御パルス生成部１５１により生成された水平制御パルスは、アンド回路１５３を介してＬＦＳＲモジュール１１２に供給される他、ピクセルクロック生成部１７１、および水平表示領域イネーブル信号生成部１７２に入力される。水平表示領域イネーブル信号生成部１７２は、水平制御パルスに基づいて、有効な水平表示領域に対応する水平表示領域イネーブル信号を生成し、アンド回路１７３に供給する。ピクセルクロック生成部１７１は、入力された水平制御パルスと同期するように（すなわち、垂直制御パルスと同期するように）、ピクセルクロックを生成する。
【０１０８】
これにより、垂直制御パルス、水平制御パルス、およびピクセルクロックの全てにおいて、同期を取ることができ、もって、ＬＦＳＲモジュール１１３により生成される乱数列を、この垂直制御パルスに同期させることができる。Ｈ／Ｖ制御信号生成部１４１は、垂直制御パルス、およびフレーム数Ｔｘを合成し、Ｈ／Ｖ制御信号を生成する。
【０１０９】
次に、図１０と図１１のフローチャートを参照して、図９の暗号化用乱数生成部４１における乱数生成処理を説明する。このフローチャートは、図５のステップＳ５１乃至ステップＳ５４の処理を詳細に説明するものである。なお、この処理は、暗号化用乱数生成部４１に対して、暗号化する映像信号が入力されたとき開始される。
【０１１０】
ステップＳ１５１において、垂直制御パルス生成部１３２は、ＤＴＶチューナ２１により入力された映像信号（送信する映像信号）に含まれる垂直同期信号に同期して、垂直制御パルスを生成する。垂直制御パルス生成部１３２は、生成した垂直制御パルスをＬＦＳＲモジュール１１１、ロードパルス生成部１３３、水平制御パルス生成部１５１、および垂直表示領域イネーブル信号生成部１５２に供給する。
【０１１１】
ステップＳ１５２において、水平制御パルス生成部１５１は、ステップＳ１５１の処理により垂直制御パルス生成部１３２から供給された垂直制御パルスと同期するように、水平制御パルスを生成する。水平制御パルス生成部１５１は、生成した水平制御パルスを、アンド回路１５３、ピクセルクロック生成部１７１、および水平表示領域イネーブル信号生成部１７２に供給する。
【０１１２】
ステップＳ１５３において、ピクセルクロック生成部１７１は、ステップＳ１５２の処理により水平制御パルス生成部１５１から供給された水平制御パルスと同期するように（すなわち、垂直制御パルスと同期するように）、ピクセルクロックを生成する。
【０１１３】
ステップＳ１５４において、ロードパルス生成部１３３は、ステップＳ１５１の処理により垂直制御パルス生成部１３２から供給された垂直制御パルスを１２８フレームを１サイクルとして計数し、フレーム数Ｔｘを算出する。そして、ロードパルス生成部１３３は、算出したフレーム数Ｔｘを（図示せぬ後段の処理部に）出力する。
【０１１４】
ステップＳ１５５において、ロードパルス生成部１３３は、垂直制御パルスを１２８フレームを１サイクルとして計数したフレーム数が１２８フレーム（約２秒）から１フレームに戻ったとき（１サイクルの周期が経過したとき）、ロードパルスを生成し、ＬＦＳＲモジュール１１１に供給する。なお、この乱数生成処理の開始時には、ロードパルスがあらかじめセットされているものとする。
【０１１５】
ステップＳ１５６において、初期化用数値列生成部１３１は、暗号化用乱数生成部４１にあらかじめ設定されている秘密鍵に基づいて、初期化用の数値列を生成し、ＬＦＳＲモジュール１１１に供給する。
【０１１６】
ステップＳ１５７において、ＬＦＳＲモジュール１１１は、ステップＳ１５５の処理によりロードパルス生成部１３３からロードパルスが入力されたとき、初期化用数値列生成部１３１から供給される（ステップＳ１５６の処理）初期値をロードする。
【０１１７】
ステップＳ１５８において、ＬＦＳＲモジュール１１１は、ステップＳ１５７の処理によりロードした初期値に基づいて、数値列（乱数）を生成する。以後、ＬＦＳＲモジュール１１１は、垂直制御パルス生成部１３２からフレーム周期で垂直制御パルスがクロックとして入力される毎に数値列（乱数）を生成する。この数値列は、フレーム毎に生成される数値列となる。
【０１１８】
ステップＳ１５９において、ＬＦＳＲモジュール１１１は、生成した数値列をＬＦＳＲモジュール１１２に供給する。
【０１１９】
ステップＳ１６０において、垂直表示領域イネーブル信号生成部１５２は、ステップＳ１５１の処理により垂直制御パルス生成部１３２から供給された垂直制御パルスに基づいて、垂直表示領域イネーブル信号を生成する。具体的には、入力された垂直制御パルスの位置を基準にして、いま対象としているラインが、有効な垂直表示領域であるか否かを判定し、垂直表示領域内である場合には論理Ｈ（１）の信号が出力され、垂直表示領域内でない場合には論理Ｌ（０）の信号が出力される。垂直表示領域イネーブル信号生成部１５２は、生成した垂直表示領域イネーブル信号をアンド回路１５３に供給する。
【０１２０】
ステップＳ１６１において、アンド回路１５３は、垂直表示領域イネーブル信号生成部１５２から供給された垂直表示領域イネーブル信号が論理Ｈ（１）のとき導通し、論理Ｌ（０）のとき、非導通となる。具体的には、アンド回路１５３は、垂直表示領域イネーブル信号生成部１５２からイネーブル信号（論理Ｈ（１））が入力されたとき導通し、水平制御パルス生成部１５１が生成する水平制御パルス（ステップＳ１５２）をＬＦＳＲモジュール１１２に供給する。アンイネーブル信号（論理Ｌ（０）のイネーブル信号が入力されたとき、アンド回路１５３は、非導通となる。
【０１２１】
ステップＳ１６２において、ＬＦＳＲモジュール１１２は、水平制御パルス生成部１５１から水平制御パルスがクロックとして入力される（ステップＳ１５２とステップＳ１６１）と、ＬＦＳＲモジュール１１１から供給される数値列（ステップＳ１５９の処理）を初期値として数値列（乱数）を生成する。以後、ＬＦＳＲモジュール１１２は、水平制御パルス生成部１５１から水平制御パルスがクロックとして入力される毎に数値列（乱数）を生成する。この数値列は、１ライン毎に生成される数値列となる。
【０１２２】
ステップＳ１６３において、ＬＦＳＲモジュール１１２は、生成した数値列をＬＦＳＲモジュール１１３に供給する。
【０１２３】
ステップＳ１６４において、水平表示領域イネーブル信号生成部１７２は、ステップＳ１５２の処理により水平制御パルス生成部１５１から供給された水平制御パルスに基づいて、水平表示領域イネーブル信号を生成する。具体的には、入力される水平制御パルスの位置を基準にして、有効な水平表示領域内のタイミングのとき、Ｈ（１）の信号が出力され、有効な水平表示領域のタイミングでないとき、Ｌ（０）の信号が出力される。水平表示領域イネーブル信号生成部１７２は、生成した水平表示領域イネーブル信号をアンド回路１７３に供給する。
【０１２４】
ステップＳ１６５において、アンド回路１７３は、水平表示領域イネーブル信号生成部１７２から供給された水平表示領域イネーブル信号に基づいて導通する。具体的には、アンド回路１７３は、水平表示領域イネーブル信号生成部１７２からイネーブル信号（論理Ｈ（１））が入力されたとき導通し、ピクセルクロック生成部１７１が生成するピクセルクロック（ステップＳ１５３）をＬＦＳＲモジュール１１３に供給する。アンドイネーブル信号（論理Ｌ（０））のイネーブル信号）が入力されたとき、アンド回路１７３は非導通となる。
【０１２５】
ステップＳ１６６において、ＬＦＳＲモジュール１１３は、ピクセルクロック生成部１７１からピクセルクロックがクロックとして入力される（ステップＳ１５３とステップＳ１６５）と、ＬＦＳＲモジュール１１２から供給される数値列（ステップＳ１６２の処理）を初期値として数値列（乱数）を生成する。以後、ＬＦＳＲモジュール１１３は、ピクセルクロック生成部１７１からピクセルクロックがクロックとして入力される毎に数値列（乱数）を生成する。この数値列は、画素毎に生成される数値列となる。
【０１２６】
ステップＳ１６７において、ＬＦＳＲモジュール１１３は、生成した数値列（乱数）を、排他的論理和回路４２に出力する。
【０１２７】
ステップＳ１６８において、Ｈ／Ｖ制御信号生成部１４１は、垂直制御パルス、およびフレーム数Ｔｘを含むＨ／Ｖ制御信号を生成し、暗号化せずに、表示装置１２に送信する。
【０１２８】
以上のようにして、ＬＦＳＲモジュール１１３は、ピクセルクロック生成部１７１からピクセルクロックがクロックとして入力される毎に数値列（乱数）を生成する。このときの初期値、すなわち、各ラインの左端（先頭）のピクセルの数値列は、ＬＦＳＲモジュール１１２が出力する数値列（乱数）に基づいて設定される。ＬＦＳＲモジュール１１３が、ピクセルクロック生成部１７１からのピクセルクロックに基づいて、１ライン分の数値列を生成し終えると、ＬＦＳＲモジュール１１２から、次のラインの左端（先頭）のピクセルの初期値が入力される。それにより、再び、ＬＦＳＲモジュール１１３は、ピクセルクロック生成部１７１からピクセルクロックがクロックとして入力される毎に数値列を生成する。
【０１２９】
ＬＦＳＲモジュール１１２が、水平制御パルス生成部１５１からの水平制御パルスに基づいて、１フレーム分の各ラインの左端（先頭）の数値列を生成し終えると、垂直制御パルスがＬＦＳＲモジュール１１１から、次のフレームの第１ライン（先頭）の初期値が入力される。その初期値に基づいて、再び、ＬＦＳＲモジュール１１２は、水平制御パルス生成部１５１から水平制御パルスがクロックとして入力される毎に数値列を生成する。
【０１３０】
ＬＦＳＲモジュール１１１は、初期化用数値列生成部１３１が出力した値を初期として、垂直制御パルス生成部１３２から垂直制御パルスがクロックとして入力される毎に数値列（乱数）を生成する。そして、ＬＦＳＲモジュール１１１は、１２８フレーム毎にロードパルス生成部１３３からロードパルスが入力されたとき、初期化用数値列生成部１３１から供給される初期値を再びロードする。
【０１３１】
このように、１ライン毎、１フレーム毎、または１２８フレーム毎に、初期値が設定されるので、発生する乱数にエラーが発生したとしても、１ライン毎、１フレーム毎、または１２８フレーム毎に乱数が初期化される。従って、エラーが後方に伝搬することが抑制される。
【０１３２】
送信側（送信装置１１）の暗号化用乱数生成部４１においては、各ラインの開始点毎、各フレームの開始点毎、並びに、１２８フレーム毎に乱数列の更新がなされているが、受信側の復号用乱数生成部５１も同様に、それに応じて、ラインの開始点毎、フレームの開始点毎、並びに、１２８フレーム毎の同期化を行ない、暗号化の場合と全く同じ乱数列を生成するようにしている。その構成は、図１４を参照して後述する。
【０１３３】
上述したように、送信側（送信装置１１）の排他的論理和回路４２から出力された暗号化された映像信号は、受信側（表示装置１２）の排他的論理和回路５２に受信される。また、送信側の暗号化用乱数生成部４１から出力された垂直制御パルスとフレーム数ＴｘからなるＨ／Ｖ制御信号は、受信側の復号用乱数生成部５１により受信される。復号用乱数生成部５１は、Ｈ／Ｖ制御信号に含まれる垂直制御パルスと送信側のフレーム数Ｔｘを垂直制御パルス生成部３３に供給する。垂直制御パルス生成部３３は、垂直制御パルスを必要に応じて補正し、これを復号用乱数生成部５１に供給する。
【０１３４】
図１２は、図１の垂直制御パルス生成部３３の詳細な構成例を示す図である。
【０１３５】
Ｖカウンタ２０１は、垂直制御パルスのカウンタであり、復号用乱数生成部５１から供給された垂直制御パルス（図６のステップＳ１０２の処理により、復号用乱数生成部５１より供給された垂直制御パルス）を計数（カウント）することで、フレーム数Ｒｘを求める。Ｖカウンタ２０１は、求めたフレーム数Ｒｘをコンパレータ２０２に供給する。
【０１３６】
コンパレータ２０２は、復号用乱数生成部５１から供給された送信側（送信装置１１）のフレーム数Ｔｘ（図６のステップＳ１０２の処理により、復号用乱数生成部５１から供給されたフレーム数Ｔｘ）を取得し、Ｖカウンタ２０１から供給されたフレーム数Ｒｘと比較して、その比較結果を出力する。具体的には、フレーム数Ｒｘ（受信側のフレーム数）がフレーム数Ｔｘ（送信側のフレーム数）より大きい場合、すなわち、受信側のフレーム数Ｒｘが送信側のフレーム数Ｔｘより進んで計数されている場合、垂直制御パルスを間引くような制御信号（論理Ｌ（０）の信号）をアンド回路２０３に出力し、フレーム数Ｒｘがフレーム数Ｔｘより小さい場合、すなわち、受信側のフレーム数Ｒｘが送信側のフレーム数Ｔｘより遅れて計数されている場合、擬似的な垂直制御パルスを挿入するような制御信号（論理Ｈ（１）の信号）をアンド回路２０５に出力する。
【０１３７】
アンド回路２０３とアンド回路２０５は、供給されてきた２つの値に対して、論理積を演算する。すなわち、アンド回路２０３は、コンパレータ２０２から論理Ｌ（０）の制御信号が入力されたとき非導通状態となり、入力された垂直制御パルスのオア回路２０６への供給を中止する。また、アンド回路２０５は、コンパレータ２０２から論理Ｈ（１）の制御信号が入力されたとき導通し、疑似垂直制御パルス生成部２０４から供給される疑似垂直制御パルスををオア回路２０６に供給する。
【０１３８】
オア回路２０６は、供給された論理Ｈ（１）の垂直制御パルスまたは疑似垂直制御パルスを、復号部３２のＬＦＳＲモジュール３０１（後述する図１４）に供給する。
【０１３９】
次に、図１３のフローチャートを参照して、図１２の垂直制御パルス生成部３３における垂直制御パルス生成処理を説明する。このフローチャートは、図２のステップＳ７の処理を詳細に説明するものである。なお、この処理は、復号部３２の復号用乱数生成部５１からフレーム数Ｔｘ（送信側のフレーム数Ｔｘ）、および垂直制御パルスが垂直制御パルス生成部３３に供給されてきたとき開始される。
【０１４０】
ステップＳ２０１において、Ｖカウンタ２０１は、垂直制御パルス（図６のステップＳ１０２の処理により、復号用乱数生成部５１から供給された垂直制御パルス）を取得する。
【０１４１】
ステップＳ２０２において、Ｖカウンタ２０１は、取得した垂直制御パルスを１２８フレームを１サイクルとして計数（カウント）し、フレーム数Ｒｘを算出する。そして、Ｖカウンタ２０１は、算出したフレーム数Ｒｘをコンパレータ２０２に供給する。
【０１４２】
ステップＳ２０３において、コンパレータ２０２は、復号用乱数生成部５１から供給された送信側のフレーム数Ｔｘ（図１０のステップＳ１５４の処理によりロードパルス生成部１３３が求めたフレーム数Ｔｘ）とステップＳ２０２の処理によりＶカウンタ２０１から供給されたフレーム数Ｒｘを取得する。
【０１４３】
ステップＳ２０４において、コンパレータ２０２は、取得したフレーム数Ｒｘとフレーム数Ｔｘが同じであるか否かを判定する。送信側のフレーム数Ｔｘと受信側のフレーム数Ｒｘを比較することは、送信装置１１（送信側）と表示装置１２（受信側）の間に、同期のずれが生じていないかを確認することと等価である。フレーム数ＲｘとＴｘが同じであると判定された場合（同期のずれが生じていないと判定された場合）、処理はステップＳ２０５に進み、コンパレータ２０２は、アンド回路２０３に論理Ｈ（１）の制御信号を出力するとともに、アンド回路２０５に論理Ｌ（０）の制御信号を出力する。その結果、アンド回路２０３は、供給された垂直制御パルスをオア回路２０６に供給する。また、アンド回路２０５は、疑似垂直制御パルスをオア回路２０６に供給しない。
【０１４４】
ステップＳ２０４において、フレーム数ＲｘとＴｘが同じでないと判定された場合（送信装置１１と表示装置１２の間に同期のずれが生じていると判定された場合）、処理はステップＳ２０６において、コンパレータ２０２は、フレーム数Ｒｘがフレーム数Ｔｘより大きいか（受信側のフレーム数が、送信側より進んで計数されているか）否かを判定する。フレーム数Ｒｘがフレーム数Ｔｘより大きいと判定された場合、処理はステップＳ２０７において、コンパレータ２０２は、アンド回路２０３に論理Ｌ（０）の制御信号を供給する。
【０１４５】
ステップＳ２０８において、アンド回路２０３は、コンパレータ２０２からの値に基づいて、垂直制御パルスを非導通とする。すなわち、いまの場合、コンパレータ２０２は、アンド回路２０３に対して論理Ｌ（０）の制御信号を入力してくるので、アンド回路２０３の出力は、常に論理Ｌ（０）となる。これにより、アンド回路２０３から、垂直制御パルスが出力されず、もって、垂直制御パルスを間引くことができる。
【０１４６】
すなわち、ステップＳ２０７とステップＳ２０８の処理により、例えば、フレームパルス上のノイズ等により、受信側のフレームカウント数が進んでしまった場合（ステップＳ２０６において、ＹＥＳと判定された場合）、次のフレーム用の垂直同期パルスを間引くことにより、送信側と受信側のフレームが一致するように、垂直制御パルスが補正される。なお、このとき、コンパレータ２０２は、アンド回路２０５を非導通状態にするのは勿論である。
【０１４７】
ステップＳ２０６において、フレーム数Ｒｘがフレーム数Ｔｘより大きくない（小さい）と判定された場合、処理はステップＳ２０９において、コンパレータ２０２は、論理Ｈ（１）の制御信号をアンド回路２０５に供給し、アンド回路２０５を導通させる。
【０１４８】
ステップＳ２１０において、疑似垂直制御パルス生成部２０４は、擬似的な垂直制御パルスを生成し、アンド回路２０５に供給する。
【０１４９】
ステップＳ２１１において、アンド回路２０５は、いま導通しているので、疑似垂直制御パルス生成部２０４より供給された疑似垂直制御パルスを通過させる。
【０１５０】
ステップＳ２０９乃至ステップＳ２１１の処理により、例えば、コネクタ部の接触不良等により、垂直同期信号が欠落することにより、受信側のフレームカウント数が不足した場合においても、擬似的な垂直同期信号を発生させて、受信側のフレームカウント数を進めるようにしたので、送信側と受信側のフレーム数の同期を取ることができる。
【０１５１】
ステップＳ２０５の処理の後、ステップＳ２０８の処理の後、またはステップＳ２１１の処理の後、処理はステップＳ２１２に進み、オア回路２０６は、アンド回路２０３またはアンド回路２０５から供給された信号を通過させる。
【０１５２】
すなわち、オア回路２０６は、アンド回路２０３から垂直制御パルスが供給された場合、これをそのまま出力し、アンド回路２０５から疑似垂直制御パルスが供給された場合、これをそのまま出力する。
【０１５３】
このように、図１３の処理により、垂直制御パルス生成部３３が、送信側のフレーム数Ｔｘと、受信側のフレーム数Ｒｘを比較し、受信側のフレーム数Ｒｘの計数が進んだ場合には、垂直制御パルスを間引く処理を行ない、受信側のフレーム数Ｒｘの計数が遅れた場合には、擬似的な垂直制御パルスを発生する。また、フレーム数Ｔｘとフレーム数Ｒｘが同一である場合には、垂直制御パルスがそのまま垂直制御パルス生成部３３の出力として出力されるようにしたので、垂直制御パルス生成部３３は、常に送信側のフレーム数に一致するように垂直制御パルスを生成することができる。
【０１５４】
垂直制御パルス生成部３３により補正された垂直制御パルスは、復号用乱数生成部５１に供給される。
【０１５５】
図１４は、復号用乱数生成部５１の基本的な構成例を示す図である。図１４を図９と比較して明らかなように、図１４の復号用乱数生成部５１は、図９の暗号化用乱数生成部４１と、基本的に同様の構成とされている。
【０１５６】
すなわち、図９の暗号化用乱数生成部４１の初期化用数値列生成部１３１、ＬＦＳＲモジュール１１１乃至１１３、ロードパルス生成部１３３、水平制御パルス生成部１５１、垂直表示領域イネーブル信号１５２、ピクセルクロック生成部１７１、水平表示領域イネーブル信号生成部１７２、並びに、アンド回路１５３、１７３に対応して、復号用乱数生成部５１は、初期化用数値列生成部３３１、ＬＦＳＲモジュール３０１乃至３０３、ロードパルス生成部３３２、水平制御パルス生成部３５１、垂直表示領域イネーブル信号生成部３５２、ピクセルクロック生成部３６１、水平表示領域イネーブル信号生成部３７２、並びに、アンド回路３５３、３７３を有している。対応する名称のものは対応する機能を有している。
【０１５７】
ただし、暗号化用乱数生成部４１のＨ／Ｖ制御信号生成部１４１に対応する生成部は必要がないので、図１４の復号用乱数生成部５１には設けられていない。
【０１５８】
なお、図１４の復号用乱数生成部５１における復号用乱数生成処理については、上述した図１０と図１１のフローチャートに示される場合と同様であるので、その説明は省略する。ただし、ステップＳ１６８のＨ／Ｖ制御信号生成、送信処理は実行されない。
【０１５９】
以上の処理により、送信側において、送信する映像信号のフレーム数を表わすフレーム数Ｔｘと垂直制御パルスからなるＨ／Ｖ制御信号を送信するようにし、受信側において、フレーム数Ｔｘと、垂直制御パルスを計数して求められるフレーム数Ｒｘに基づいて、垂直制御パルスを補正する（新たな垂直制御パルスを生成する）ようにしたので、常に送信側のフレーム数に一致するように受信側における垂直制御パルスを生成することができる。
【０１６０】
また、伝送ラインにおけるＥＳＤ（静電気放電）などの外乱ノイズによるミスカウントが発生した場合においても、送信側の暗号化用乱数生成部４１と受信側の復号用乱数生成部５１の同期が自動的に補正されて（垂直制御パルス生成部３３により垂直制御パルスが生成されて）、復号の同期を外れないようにするため、復号が常に安定して行なわれるような映像信号処理システムを構築することができる。
【０１６１】
さらに、１２８フレーム毎に乱数生成部（暗号用乱数生成部４１および復号用乱数生成部５１）をリセットするようにしたので、暗号化された映像信号の復号において、同期のずれに起因して復号不可能となる状態をより迅速に回復することができる。
【０１６２】
上述した一連の処理は、ハードウエアにより実行させることもできるし、ソフトウエアにより実行させることもできる。この場合、上述した処理は、図１５に示されるようなパーソナルコンピュータ６００により実行される。
【０１６３】
図１５において、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）６０１は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）６０２に記憶されているプログラム、または、記憶部６０８からＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）６０３にロードされたプログラムに従って各種の処理を実行する。ＲＡＭ６０３にはまた、ＣＰＵ６０１が各種の処理を実行する上において必要なデータなどが適宜記憶される。
【０１６４】
ＣＰＵ６０１、ＲＯＭ６０２、およびＲＡＭ６０３は、内部バス６０４を介して相互に接続されている。この内部バス６０４にはまた、入出力インターフェース６０５も接続されている。
【０１６５】
入出力インターフェース６０５には、キーボード、マウスなどよりなる入力部６０６、ＣＲＴ，ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）などよりなるディスプレイ、並びにスピーカなどよりなる出力部６０７、ハードディスクなどより構成される記憶部６０８、モデム、ターミナルアダプタなどより構成される通信部６０９が接続されている。通信部６０９は、電話回線やＣＡＴＶを含む各種のネットワークを介しての通信処理を行なう。
【０１６６】
入出力インターフェース６０５にはまた、必要に応じてドライブ６１０が接続され、磁気ディスク、光ディスク、光磁気ディスク、あるいは半導体メモリなどによりなるリムーバブルメディア６２１が適宜装着され、それから読み出されたコンピュータプログラムが、必要に応じて記憶部６０８にインストールされる。
【０１６７】
一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば、汎用のパーソナルコンピュータなどに、ネットワークや記録媒体からインストールされる。
【０１６８】
この記録媒体は、図１５に示されるように、コンピュータとは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されているリムーバブルメディア６２１よりなるパッケージメディアにより構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに提供される、プログラムが記録されているＲＯＭ６０２や記憶部６０８が含まれるハードディスクなどで構成される。
【０１６９】
なお、本明細書において、コンピュータプログラムを記述するステップは、記載された順序に従って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【０１７０】
また、本明細書において、システムとは、複数の装置により構成される装置全体を表わすものである。
【０１７１】
【発明の効果】
以上の如く、第１の本願発明によれば、暗号化された映像信号を復号するシステムを実現することができる。特に、同期のずれに起因して復号不可能となる状態をより迅速に回復することができる。
【０１７２】
第２の本願発明によれば、送信する暗号化された映像信号を、受信側で確実に復号させることができる。特に、同期ずれが発生した場合においても、迅速に回復させることが可能となる。
【０１７３】
第３の本願発明によれば、暗号化された映像信号を復号する装置を実現することができる。特に、同期のずれに起因して復号不可能となる状態をより迅速に回復することができる。
【図面の簡単な説明】
【図１】本発明を適用した映像信号処理システムの構成例を示すブロック図である。
【図２】図１の映像信号処理システムにおける映像表示処理を説明するフローチャートである。
【図３】図１の映像信号処理システムにおける映像表示処理を説明するフローチャートである。
【図４】図１の暗号化処理部と復号部の機能的構成を示すブロック図である。
【図５】図４の暗号化処理部における暗号化処理を説明するフローチャートである。
【図６】図４の復号部における復号処理を説明するフローチャートである。
【図７】ＬＦＳＲの原理的構成を示すブロック図である。
【図８】図７のＬＦＳＲの各フリップフロップにおいて出力される乱数列を示す図である。
【図９】図４の暗号化用乱数生成部の基本的な構成例を示すブロック図である。
【図１０】図９の暗号化用乱数生成部における乱数生成処理を説明するフローチャートである。
【図１１】図９の暗号化用乱数生成部における乱数生成処理を説明するフローチャートである。
【図１２】図１の垂直制御パルス生成部の構成例を示すブロック図である。
【図１３】図１２の垂直制御パルス生成部における垂直制御パルス生成処理を説明するフローチャートである。
【図１４】図４の復号用乱数生成部の基本的な構成例を示すブロック図である。
【図１５】パーソナルコンピュータの構成例を示すブロック図である。
【符号の説明】
２２  暗号化処理部，  ２４  暗号化処理部，  ３２  復号部，  ３３  垂直制御パルス生成部，  ９  映像信号処理部，  ４１  暗号化用乱数生成部，  ４２  排他的論理和回路，  ５１  復号用乱数生成部，  ５２  排他的論理和回路，  ８０  ＬＦＳＲ，  １１１  ＬＦＳＲモジュール，  １１２  ＬＦＳＲモジュール，  １１３  ＬＦＳＲモジュール，  １３１  初期化用数値列生成部，  １３２  垂直制御パルス生成部，  １３３  ロードパルス生成部  ，１４１  Ｈ／Ｖ制御信号生成部，  １５１  水平制御パルス生成部，  １５２  垂直表示領域イネーブル信号生成部，  １７１  ピクセルクロック生成部，  １７２  水平表示領域イネーブル信号生成部，  ２０１  Ｖカウンタ，  ２０２  コンパレータ，  ２０４  疑似垂直制御パルス生成部
【図１】
2004172725.tif 000003
【図２】
2004172725.tif 000004
【図３】
2004172725.tif 000005
【図４】
2004172725.tif 000006
【図５】
2004172725.tif 000007
【図６】
2004172725.tif 000008
【図７】
2004172725.tif 000009
【図８】
2004172725.tif 000010
【図９】
2004172725.tif 000011
【図１０】
2004172725.tif 000012
【図１１】
2004172725.tif 000013
【図１２】
2004172725.tif 000014
【図１３】
2004172725.tif 000015
【図１４】
2004172725.tif 000016
【図１５】
2004172725.tif 000017