(57)【要約】【課題】書き換え型メモリを使用するように構成された既存のホスト装置とも互換性を持つ、追記型メモリを含む記憶装置の実現。【解決手段】本発明は追記型記憶装置に関する。記憶装置は、データファイルを格納するように適合された追記型メモリ（１０４）と、ファイルアクセステーブルを含む書き換え型メモリ（７０４）と、記憶装置の動作を制御するように構成された装置コントローラ（１０６）とを備える。使用中、記憶装置は、ホスト装置から格納されるべきデータを受け取るために使用されることができ、そのデータを記憶装置の追記型メモリ内に格納し、書き換え型記憶カードをエミュレートするように記憶装置の書き換え型メモリに格納されたファイルアクセステーブルを更新する。【選択図】図１
2004038961.tif 000002
【特許請求の範囲】
【請求項１】
ホスト装置と共に使用するための追記型記憶装置であって、
データファイルを格納するように適合された追記型メモリ（１０４）と、
ファイルアクセステーブルを含む書き換え型メモリ（７０４）と、及び
前記記憶装置の動作を制御するように構成され、書き換え型記憶装置をエミュレートするように構成されたロジック（７０８）を含む装置コントローラ（１０６）とを備える、追記型記憶装置。
【請求項２】
前記追記型メモリが、第１の論理値に対応する第１の抵抗状態と第２の論理値に対応する第２の抵抗状態とを有するように操作可能なメモリセル（２０２）の交点アレイ（２００）を含む、請求項１に記載の記憶装置。
【請求項３】
前記追記型メモリが、前記セルを前記第１の抵抗状態から前記第２の抵抗状態に切り換えるように前記メモリセルに電位を提供することができる読み出し／書き込み回路（２０８、２１４）をさらに含む、請求項２に記載の記憶装置。
【請求項４】
前記記憶装置が、前記ホスト装置内に差し込まれるように構成された記憶カード（１００）として形成される、請求項１に記載の記憶装置。
【請求項５】
ホスト装置と共に使用するための追記型記憶装置であって、
追記型メモリ（１０４）を含み、積み重ねられた向きで配列され、データファイルを格納するように適合された複数のメモリ層（１１２）と、
前記追記型メモリに格納された前記データファイルに関する情報を保持するファイルアクセステーブルを含む書き換え型メモリ（７０４）と、及び
前記記憶装置の動作を制御し、書き換え型記憶装置をエミュレートするように構成されたロジック（７０８）を含む装置コントローラ（１０６）とを備える、追記型記憶装置。
【請求項６】
前記追記型メモリが、第１の論理値に対応する第１の抵抗状態と、第２の論理値に対応する第２の抵抗状態とを有するように操作可能なメモリセル（２０２）の交点アレイ（２００）を含む、請求項５に記載の記憶装置。
【請求項７】
前記追記型メモリが、前記メモリセルに電位を提供して前記セルを前記第１の抵抗状態から前記第２の抵抗状態に切り換えることができる読み出し／書き込み回路（２０８、２１４）をさらに含む、請求項６に記載の記憶装置。
【請求項８】
前記記憶装置が、前記ホスト装置内に差し込まれるように構成された記憶カード（１００）として形成される、請求項５に記載の記憶装置。
【請求項９】
ホスト装置によって提供されるデータを処理するための方法であって、
記憶カード（１００）に格納されるべきデータを受け取るステップと、
メモリセル（２０２）の交点アレイ（２００）を含む前記記憶カードの追記型メモリ（１０４）内にデータを格納するステップと、
前記記憶カードの書き換え型メモリ（７０４）に格納されたファイルアクセステーブルを更新するステップと、及び
前記追記型メモリ内に格納されたデータを書込み禁止として指定するステップとを含む、方法。
【請求項１０】
前記ホスト装置からデータを削除するためのコマンドを受け取り、前記ホスト装置の前記データの削除をエミュレートするステップをさらに含む、請求項９に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体記憶装置に関する。より詳細には、本発明は、追記型メモリを含む固体記憶装置に関する。
【０００２】
【従来の技術】
近年、固体記憶装置の人気がますます高まってきている。一例として、デジタルカメラ、音楽プレーヤなどのホスト装置と共に使用される記憶装置に、フラッシュメモリが一般的に使用されるようになった。これらの記憶装置に使用されるメモリは、書き換え型メモリ、すなわち書き込まれた後に書き換えられ得るメモリを含む。
【０００３】
最近、書き換え型メモリの代わりとして追記型メモリまたはワンタイムプログラマブル（ＯＴＰ：ｏｎｅ　ｔｉｍｅ　ｐｒｏｇｒａｍｍａｂｌｅ）メモリが注目されるようになった。この関心の１つの理由は、追記型メモリが書き換え型メモリと比較してはるかに安価に製作され得ることである。そのようなメモリを用いて、様々なホスト装置に１回だけ使用するために、比較的安価な記憶装置を作成することができる。例えば、従来のカメラでフィルムを使用するのと同じように、デジタルカメラに追記型記憶装置を使用することができる。
【０００４】
追記型メモリが望ましいにも関わらず、ホスト装置が、書き換え型メモリだけを使用するように構成されているため、現在、ほとんどのホスト装置では、追記型メモリを使用することができない。例えば、ほとんどのデジタルカメラは、ユーザが、キャプチャした画像を削除し、その削除した画像に新しい画像（すなわち、新しい画像データ）を上書きできるように構成されている。しかしながら、メモリが追記型の場合は、そのような機能が不可能であり、ホスト装置内でシステムエラーが生じる可能性が高い。さらに、ほとんどのホスト装置は、関連した記憶装置のファイルアクセステーブルを修正するように構成されている。この場合も、記憶装置のメモリが追記型の場合、そのような修正は、実行できない。
【０００５】
【特許文献１】
米国特許出願番号０９／５６４，３０８号明細書
【特許文献２】
米国特許第６，３２４，０９３号明細書
【特許文献３】
米国特許出願番号０９／９６４，７６８号明細書
【０００６】
【発明が解決しようとする課題】
既存のホスト装置を、例えば新しいファームウェアを提供することによって、追記型メモリと互換性を持つように再プログラミングすることができるが、そのような再プログラミングは、ソフトウェアまたはファームウェアの開発ならびに配布とインストールの点でコストがかかる。したがって、理解されるように、装置のコストを削減するために、書き換え型メモリを使用するように構成された既存のホスト装置とも互換性を持つ、追記型メモリを含む記憶装置を有することが望まれている。
【０００７】
【課題を解決するための手段】
本発明は、追記型記憶装置に関する。１つの構成において、記憶装置は、データファイルを格納するように適合された追記型メモリと、ファイルアクセステーブルを含む書き換え型メモリと、記憶装置の動作を制御するように構成された装置コントローラとを備える。
【０００８】
さらに、本発明は、ホスト装置によって提供されるデータを処理するための方法に関する。１つの構成において、この方法は、記憶装置に格納されるべきデータを受け取るステップと、データを記憶装置の追記型メモリに格納するステップと、記憶装置の書き換え型メモリに格納されたファイルアクセステーブルを更新するステップとを含む。
【０００９】
本発明は、添付図面を参照してより良く理解され得る。図面内の構成要素は、必ずしも一定の縮尺ではなく、むしろ本発明の原理を明確に示すことに重点が置かれている。
【００１０】
【発明の実施の形態】
次に、いくつかの図面にわたって同じ参照番号が対応する部分を示す図面をより詳細に参照する。図１は、追記型メモリを含み、またデジタルカメラ、ノートブック型コンピュータ、音楽プレーヤ、ハンドヘルド型コンピュータなどの既存のホスト装置と共に使用するように構成された記憶装置１００を示す。図１に示したように、記憶装置１００は、ハウジング１０２、１つまたは複数の追記型メモリ層１０４、装置コントローラ１０６、および装置コントローラ１０６を介してメモリ層と電気的に通信する回路基板１０８を含む記憶カードとして構成され得る。さらに、記憶装置１００は、装置が適切なホスト装置（図示せず）と電気的に接続するコネクタ１１０を含むことができる。
【００１１】
記憶装置１００は、必要に応じて、スタック１１２で配列された複数のメモリ層１０４を含むことができる。一例として、各メモリ層１０４は、薄膜追記型メモリセルの２次元交点アレイを含むことができる。図２は、図１の記憶装置に使用され得るメモリ層１０４の例を提供する。図２に示したように、メモリ層１０４は、ｘ方向に沿って延在する行とｙ方向に沿って延在する列で配列されたメモリセル２０２の二次元アレイ２００を含む。メモリ層１０４の説明を簡略化するために、比較的少数のメモリセル２０２だけを示す。実際には、任意のサイズのアレイを使用することができる。
【００１２】
ワード線２０４として機能するトレースは、アレイ２００の一方の側の第１の平面内にｘ方向に沿って延在する。ビット線２０６として機能するトレースは、アレイ２００の反対の側の第２の平面内にｙ方向に沿って延在する（図３を参照）。アレイ２００のそれぞれの行に１つのワード線２０４があり、アレイ２００のそれぞれの列に１つのビット線２０６がある。各メモリセル２０２は、対応するワード線２０４とビット線２０６との交点に配置される。
【００１３】
メモリセル２０２は、多くの並列の経路によって互いに結合された抵抗要素を含むため、抵抗の交点アレイを構成する。ひとつの交点に現れる抵抗は、その交点におけるメモリセル２０２の抵抗を、他の行と列のメモリセル２０２の抵抗と並列にしたものに等しい。
【００１４】
メモリ層１０４は、さらに、読み出し及び書き込み操作中に選択されたメモリセル２０２に読み出し及び書き込み電位を印加するための読み出し／書き込み回路（第１と第２の行回路２０８と２１０、第１と第２の列回路２１２と２１４により示される）を含む。読み出し及び書き込み電流を生成するために、第１と第２の行回路２０８と２１０が、ワード線２０４に適切な電位を印加し、第１と第２の列回路２１２と２１４が、ビット線２０６に適切な電位を印加する。後に説明するように、一般に、第２の列回路２１４は、格納した論理値を示す選択されたメモリセル２０２の抵抗状態をセンシングするための１つまたは複数のセンスアンプ（図５を参照）を含む。
【００１５】
アレイ２００内のメモリセル２０２が、多くの並列経路を介して互いに結合されているため、読み出し操作中にスニークパス電流の問題が生じることがある。これが阻止されない場合、読み出し操作中に、スニークパス電流によって抵抗のセンシング（検出）が不明瞭になる可能性がある。スニークパス電流は、例えば、選択されたセル２０２を切り離すためにスイッチまたはダイオード（図示せず）を設け、それによりスニークパス電流を遮断することによって阻止され得る。代案として、２０００年３月３日に出願された本譲受人の特許文献１に開示されている「等電位」法を実施することによって、スニークパス電流を阻止してもよい。この方法では、選択されたメモリセル２０２と交差するビット線２０６に読み出し電位を印加し、選択されたメモリセルと交差するワード線２０４にアース電位を印加することができる。その結果、選択されたメモリセル２０２にセンス電流が流れる。スニークパス電流によってセンス電流が不明瞭になるのを防ぐために、選択されていないビット線２０６と選択されていないワード線２０４とのサブセットには、同じ電位が印加される。
【００１６】
書き込み操作中、読み出し／書き込み回路は、選択されたワード線２０４とビット線２０６とに書き込み電位を印加する。その結果、選択されたワード線２０４とビット線２０６との周囲に電界または磁界が生じる。両方の磁界を受けるメモリセル２０２、すなわち選択されたワード線２０４と選択されたビット線２０６の交点にあるメモリセルは、「選択」メモリセルと呼ばれる。選択されたワード線２０４に沿った他のメモリセル２０２はすべて、２つの磁界のうちの一方の磁界を受け、選択されたビット線２０６に沿った他のメモリセルはすべて、２つの磁界のうちの他方の磁界を受ける。２つの磁界のうちの１つの磁界を受けるメモリセル２０２は、「半選択」メモリセルと呼ばれる。アレイ２００内の残りのメモリセル２０２は、「非選択」メモリセルと呼ばれる。
【００１７】
第１の書き込み電位と第２の書き込み電位をワード線２０４とビット線２０６に印加することによって、追記動作を行うことができる。これらの電位が印加されると、選択メモリセル２０２の薄膜障壁の絶縁破壊が生じる。その結果、書き込み電位によって、薄膜障壁が過大応力を受けたり、又は破損したりし、選択メモリセルは、永久的に低抵抗状態に変化する。
【００１８】
次に、図３と図４を参照すると、様々な抵抗状態にある薄膜追記型メモリセル２０２の例が示される。これらの図に示したように、メモリセル２０２は、抵抗性メモリ要素３００を含む。抵抗性メモリ要素３００は、第１と第２の導体３０２と３０４と、中間にある高抵抗の薄膜障壁３０６とを含む。当業者によって理解されるように、メモリ要素の構造はいくつかの異なる形態を取ることができる。例えば、メモリ要素３００が、スピン依存トンネル（ＳＤＴ）接合として形成される場合、第１の導体３０２が自由強磁性層であり、第２の導体３０４がピン止め強磁性層であり、薄膜障壁３０６が絶縁トンネル障壁である。代替として、メモリ要素３００が、ポリマメモリ（ｐｏｌｙｍｅｒ　ｍｅｍｏｒｙ）要素として形成される場合、第１の導体３０２が金属であり、第２の導体３０４が金属であり、薄膜障壁３０６がポリマメモリ材料である。素子構造に関係なく、薄膜障壁３０６の厚さは、第１と第２の書き込み電位が印加されたときに障壁が破壊するように選択される。絶縁破壊は、一般に、臨界電圧ではなく臨界電界で生じる。
【００１９】
図３に示したメモリセル２０２の薄膜障壁３０６は、まだ、絶縁破壊しておらず、過大応力を受けておらず、あるいは破損していない。したがって、メモリセル２０２は、第１の論理値（例えば、論理「０」）に対応する公称抵抗を有する。選択メモリセル２０２にセンス電流が流れるとき、薄膜障壁３０６は、破壊しない。しかしながら、図４に示したメモリセル２０２の薄膜障壁３０６は、破損４００により示されるように、既に破壊している。したがって、メモリセル２０２は、図４に示した状態で、公称値よりも低い抵抗を有する。この低い抵抗は、第２の論理値（例えば、論理「１」）に対応する。一例として、図３（破損していない障壁）に示した抵抗性メモリ要素３００の抵抗は、約１メガオームであり、図４（破損した障壁）に示した抵抗性メモリ要素３００の抵抗は、約１００オーム〜１０，０００オームである。
【００２０】
メモリ要素３００が、ゼロに近い抵抗を有する場合、読み出し及び書き込み動作中に過度に大きい読み出し及び書き込み電流を流す可能性がある。メモリ要素３００にそのような大きい電流が流れるのを防ぐために、抵抗性メモリ要素３００と直列に抵抗３０８が接続されてもよい。直列接続された抵抗器３０８の抵抗は、一般に、読み出し操作への影響が最小になるように十分に小さく、かつ書き込み操作への影響が最小になるように十分に大きい。したがって、直列接続された抵抗器３０８の実際の抵抗によって、読み出し操作中のセンス電流の検出を劣化させることなく、及び書き込み操作中の書き込み電流を劣化させることなく、メモリ要素３００が切り離される。直列接続された抵抗器３０８の抵抗範囲は、例えば、公称値の０．１％〜５０％の間である。したがって、抵抗性メモリ要素３００が、破壊した障壁３０６を有する場合、メモリセル２０２の抵抗は、少なくとも直列接続された抵抗器３０８の抵抗と等しい。本譲受人の特許文献２は、メモリ要素と直列に接続され得る抵抗要素の例を説明している。
【００２１】
一般に、最大読み出し電圧は、最小追記電圧よりも低い。したがって、読み出し電圧と追記電圧には重なりがない。一般に、追記操作の電圧は、短い期間にわたって印加される。破壊しきい値をいったん超えると、絶縁破壊はきわめて迅速に生じる。したがって、追記操作は、１クロック期間（例えば、１０〜３０ｎｓ）内で行うことができる。破壊電流を監視し、破壊が検出されたらすぐに追記電圧を除去することができる。しかしながら、短い一定の期間にわたって追記電圧を印加した方がより簡単になる場合もある。
【００２２】
次に、読み出し操作中と書き込み操作中のそれぞれの第１の行回路２０８と第２の列回路２１４をより詳しく示す図５と図６を参照する。第１の行回路２０８は、各ワード線２０４に第１のスイッチ５００を含む。第１のスイッチ５００は、読み出し操作と書き込み操作の両方のために選択ワード線２０４をアースに接続する機能と、読み出し操作中（等電位読み出しを行うことができる）に非選択ワード線２０４をアレイ電圧（Ｖｓ）に接続する機能と、追記操作中に非選択ワード線を半選択書き込み電圧（Ｖｗ）に接続する機能の３つの機能を実行する。読み出し操作中と追記操作中、第２の行回路２１０は、すべてのワード線２０４を高インピーダンス（例えば、開スイッチ）に接続し、第１の列回路２１２は、すべてのビット線２０６を高インピーダンスに接続する。
【００２３】
さらに図５と図６に示したように、第２の列回路２１４は、センスアンプ５０２と、複数の第２のスイッチ５０４とを含む。それぞれの第２のスイッチ５０４は、読み出し操作中に選択された列２０６をセンスアンプ５０２の入力に接続する機能と、読み出し操作中に非選択ビット線２０６をアレイ電圧（Ｖｓ）に接続する機能と、追記操作中に非選択ビット線２０６を半選択電圧（Ｖｗ）に接続する機能の３つの機能を実行する。読み出し操作中に、選択ビット線２０６に接続されたとき、センスアンプ５０２は、選択メモリセル２０２の抵抗状態を検出する。追記操作中に、センスアンプ５０２は、論理「０」を書き込むためにアース電位を印加し、論理「１」を書き込むために２倍の半選択電圧（２Ｖｗ）を印加する。２倍の半選択電圧を印加すると破壊が生じる。
【００２４】
図５は、読み出し操作中の第１の行回路２０８と第２の列回路２１４を示す。読み出し操作中に、第１のスイッチ５００は、選択ワード線２０４をアースに結合し、非選択ワード線２０４をアレイ電圧（Ｖｓ）に結合し、第２のスイッチ５０４は、選択ビット線２０６をセンスアンプ５０２に接続し、非選択ビット線２０６をアレイ電圧（Ｖｓ）に接続する。図５に示した構成では、この結果、セル５０６が読み取られる。センスアンプ５０２は、選択ビット線に読み出し電位を印加し、センス電流を検出する。
【００２５】
図６は、書込み操作中の第１の行回路２０８と第２の列回路２１４を示す。追記操作中に、第２のスイッチ５０４は、書き込み電位（ＧＮＤまたは２＊Ｖｗ）を選択ビット線２０６の一端に印加し、半選択書き込み電位（Ｖｗ）を非選択ビット線２０６に印加する。第１のスイッチ５００は、書き込み電位（ＧＮＤ）を選択ワード線２０４に印加し、半選択書き込み電位（Ｖｗ）を非選択ワード線２０４に印加する。選択ビット線２０６と選択ワード線２０４の交点にあるセル２０２（図６のセル６００）には、論理「１」を書き込むための破壊電圧よりも大きい電圧（２＊Ｖｗ）または論理「０」を書き込むためのゼロ電圧が現れ、同時に非選択メモリセルにはすべて、ゼロ電圧または半選択電圧が現れる。
【００２６】
前述の薄膜追記型メモリは、消去可能プログラム可能読み出し専用メモリ（ＥＰＲＯＭ）とヒューズプログラマブルメモリよりも高い密度を有する。追記型メモリは、また、操作中にＥＰＲＯＭとヒューズプログラマブルメモリに書き込むときよりも低い電圧を使用し、これにより、メモリ層１０４の構造的破損が小さくなり信頼性が向上する。また、読み出し電圧および書き込み電圧が低いと、薄膜追記型メモリが、最先端の相補型金属酸化膜半導体（ＣＭＯＳ）技術と互換性をもつようになる。
【００２７】
薄膜追記型メモリは、書き換え型メモリを製作する際に使用されるのと同じ構成要素およびプロセス技術を使用して製造され得る。さらに、追記型メモリは、論理「１」の状態と論理「０」の状態の差が比較的大きい堅固な読み出し操作を有する。例えば、書き込み「０」は、１メガオームの抵抗により表され、書き込み「１」は、１０００オームの低い抵抗により表わされる。そのような大きい差によって、検出が比較的容易になり、したがって読み出し回路の設計が簡素化される。
【００２８】
図２〜図６に関連して特定タイプの追記型メモリについて詳細に上述したが、前述のメモリは、記憶装置の構造に使用され得る様々なタイプの追記型メモリの例示に過ぎないことを理解されたい。したがって、上述の説明は、本発明をどの特定タイプの追記型メモリにも限定するように意図されていない。記憶装置１００に使用するのに適した追記型メモリの他の例は、本譲受人の特許文献２と２００１年９月２８日に出願された特許文献３に記載されており、これらは両方とも、参照により本明細書に組み込まれる。
【００２９】
図７は、図１に示した装置コントローラ１０６のブロック図を示す。実施形態により、装置コントローラ１０６は、メモリ層１０４が配置されたシリコン基板内に形成されてもよく、メモリ層に電気的に接続された個別のシリコンチップとして形成されてもよい。いずれにせよ、コントローラ１０６は、例えば、コネクタインタフェース７００、プロセッサ７０２、書き換え型メモリ７０４、およびメモリインタフェース７０６を含むことができる。図７に示したように、コネクタインタフェース７００が、記憶装置コネクタ（１１０）に結合され、それにより記憶装置１００が使用されるホスト装置に、コントローラ１０６が接続される。プロセッサ７０２は、コネクタインタフェース７００を介してホスト装置からコマンドを受け取る。例えば、プロセッサ７０２は、プロセッサと関連付けられた制御ロジック７０８に関連して実際のメモリアドレスに変換され得る線形アドレスを指定する読み出し及び書き込みコマンドを受け取ることができる。この制御ロジック７０８は、一般に、装置メモリとアドレス指定の低レベルの知識を（例えば、ファームウェアに）含む。
【００３０】
前述のように、書き換え型メモリを利用するように構成されたホスト装置と共に追記型メモリが使用される場合に、問題が生じる可能性がある。例えば、ホスト装置は、一般に、様々な異なる目的のために記憶装置のファイルアクセステーブルを修正するように構成され得る。しかしながら、対象の記憶装置が実際に従来の書き換え可能な記憶装置であるかのようにホスト装置を「騙す」と、そのような問題を回避することができる。これが行われると、追記型記憶装置の使用は、ホスト装置に対して透明になる。この透明性は、書き換え型メモリ７０４にファイルアクセステーブル７１０を格納してホスト装置がテーブルに対して修正を行うことができるようにし、かつシステムエラーが生じないように様々なホスト装置の動作に応じて従来の書き換え可能記憶装置の動作をエミュレートすることによって達成され得る。
【００３１】
コントローラ１０６の書き換え型メモリ７０４に格納されたファイルアクセステーブル７０８によって、ホスト装置は、ファイル名、ファイルサイズ、ファイル記憶場所、ファイルがアクセスされた回数などの様々な情報でテーブルを更新することができる。従来の書き換え可能な記憶装置のエミュレーションの特質は、記憶装置１００が使用されるホスト装置の構成に依存する。書込み保護を認識するホスト装置の場合は、既存のファイルに上書きしようとすることによって障害が起きないように、コントローラ１０６が、記憶装置に格納された各ファイルを書込み禁止として自動的に指定することができる。一方、ホスト装置が書込み保護を認識しない場合、コントローラ１０６は、透明な操作をもたらすためにホストのファイルの削除と再書き込みを模倣することができる。例えば、ホスト装置がデジタルカメラを含み、そのユーザが、所定のキャプチャ画像を削除しようとする場合、コントローラ１０６は、「削除」コマンドを受け取り、ファイルが実際に削除されたという指示をホスト装置に返すことによって、所定のファイルを削除したふりをすることができる。そのような状況において、コントローラ１０６は、追記型メモリに格納されている指定されたファイルを実際に削除することができず、新しいデータを格納するためにメモリスペースが再使用されるという点で、格納に利用可能なスペースの指示も更新する。
【００３２】
上述したいずれのエミュレーションのシナリオにおいても、副次的な利益を得ることができる。例えば、デジタルカメラの状況では、コントローラ１０６は、所定の画像ファイルを削除するように選択することによって、ファイルアクセステーブル７１０内のファイルを、ユーザ／顧客用に印刷されないファイルとしてタグ付けすることができる。ファイルアクセステーブルが、書き換え型メモリ７０４に格納されるので、例えば、所定の画像を印刷するフォーマット（標準、ワイドなど）、両面印刷されるべき画像がどの画像であるか等を含むさらに詳しい現像／印刷情報を、現像業者や写真仕上げ業者に提供することができる。
【００３３】
以上の説明と図面において、本発明の特定の実施形態を例示のために詳細に開示したが、当業者には、特許請求の範囲に記載したような本発明の範囲から逸脱することなく変形および修正を行うことができることを理解されよう。
【００３４】
【発明の効果】
本発明によれば、書き換え型メモリを使用するように構成された既存のホスト装置とも互換性を持つ、追記型メモリを含む記憶装置を実現することが可能になる。
【図面の簡単な説明】
【図１】追記型メモリを含む記憶装置の例の斜視図である。
【図２】図１に示した追記型メモリ層の構成例のブロック図である。
【図３】図２のメモリ層に使用され得るメモリセルの例のブロック図である。
【図４】書き込まれた状態を示した図３のメモリセルの図である。
【図５】読み出し操作中の図２の構成で使用され得る行回路と列回路の例を示すブロック図である。
【図６】書き込み操作中の図５の行回路と列回路を示す図である。
【図７】図１の記憶装置に使用され得るコントローラの例のブロック図である。
【符号の説明】
１００　記憶カード
１０４　追記型メモリ
１０６　装置コントローラ
１１２　メモリ層
２００　交点アレイ
２０２　メモリセル
２０８、２１０、２１２、２１４　読み出し／書き込み回路
７０４　書き換え型メモリ
７０８　制御ロジック
【図１】
2004038961.tif 000003
【図２】
2004038961.tif 000004
【図３】
2004038961.tif 000005
【図４】
2004038961.tif 000006
【図５】
2004038961.tif 000007
【図６】
2004038961.tif 000008
【図７】
2004038961.tif 000009