(57)【要約】【課題】ボンディング強度の低下を抑え、信頼性、歩留りの高い半導体装置を提供する。【解決手段】半導体基板１上に形成された第１の絶縁層４と、この第１の絶縁層４中に、上面が実質的に同一平面となるよう埋め込まれた所定パターンのＣｕ配線層２と、第１の絶縁層４及びＣｕ配線層２の上面上に形成され、Ｃｕ配線層２と電気的に接続された所定パターンのパッドメタル層６と、これら各層を被覆する第２の絶縁層８を備え、この第２の絶縁層８表面よりパッドメタル層６に達する開口部９を有する。【選択図】  図１
2004311697.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された第１の絶縁層と、この第１の絶縁層中に、上面が実質的に同一平面となるよう埋め込まれた所定パターンのＣｕ配線層と、前記第１の絶縁層及び前記Ｃｕ配線層の上面上に形成され、前記Ｃｕ配線層と電気的に接続された所定パターンのパッドメタル層と、これら各層を被覆する第２の絶縁層を備え、この第２の絶縁層表面より前記パッドメタル層に達する開口部を有することを特徴とする半導体装置。
【請求項２】
前記パッドメタル層の前記開口部直下には、前記Ｃｕ配線層が形成されていないことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第２の絶縁層は、ＳｉＮ層を介して形成されることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記Ｃｕ配線層上には、前記パッドメタル層を介して前記第２の絶縁層が形成されていることを特徴とする請求項１乃至３記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特にボンディングパッド部における信頼性の向上を図った半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の微細化、高速化の要求に対して、従来のＡｌ配線に代わるＣｕ配線の導入が進められている。Ｃｕ配線により、素子の微細化により高抵抗化する配線抵抗を低減し、信号伝達時の遅延時間を短縮、処理速度の向上を図ることができる。しかしながら、Ｃｕ配線はＡｌ配線と異なり、深さ方向に酸化が進行する、ダイレクトなボンディングが難しいという問題がある。
【０００３】
このような問題を解決するために、一般にボンディングパッドとして最上層にＡｌ合金層を形成する手法が採られている。図６にそのボンディングパッド部の構造を示す。図に示すように、素子領域の形成された半導体基板１上にライナーバリアメタル層３３を介して形成されたＣｕ配線３２上に、バリアメタル層３５を介してＡｌ合金からなるパッドメタル層３６が形成されており、それぞれ層間絶縁膜３４、３４’中にパターニングされている。最上層にはパッシベーション膜３８が形成され、パッドメタル層に達するボンディングパッド開口部３９が設けられている。
【０００４】
そして、このようなボンディングパッド部は、以下のように従来のＡｌ多層配線形成プロセスを用いて形成される。先ず、半導体基板に素子領域を形成した後、層間絶縁膜３４を形成し、所定パターンの溝を形成した後、ライナーバリアメタル３２を形成、Ｃｕ配線３２をダマシン技術により形成する。次いでＣｕ酸化防止のためのＳｉＮ層３７、層間絶縁膜３４’を順次全面に形成し、Ｃｕ配線３２上の所定の位置にコンタクトホールを形成、スパッタリングによりコンタクトホールを含む全面にバリアメタル層３５、パッドメタル層３６を形成し、これをコンタクトホール内部に残すようにパターニングし、さらにパッシベーション膜３８を形成、所定位置にパッドメタル層３６に達するボンディングパッド開口部３９を形成する。
【０００５】
【発明が解決しようとする課題】
しかしながら、このようなボンディングパッド部の構造では、ボンディングパッド開口部直下にＣｕ配線が形成されているため、図７に示すようにボンディングパッドに直径数十μｍ程度のプローブ４０を接触（プロービング）させて動作テストを行うＤ／Ｓテスト（Ｄｉｅ  Ｓｏｒｔ：良／不良の判別）工程において、下地のＣｕ配線３２が露出、酸化し、ボンディング強度が低下する、という問題が発生していた。そこで、図８に示すような、Ｃｕ配線４２とパッドメタル層４６を、ヴィア５０を介して接続する手法により、ボンディングパッド開口部直下にはＣｕ配線４２が形成されず、プロービングによるＣｕの露出はなくなるが、ヴィア５０開口後のフォトレジストアッシング時や、ＳｉＮ膜４７エッチング時に層間絶縁膜表面がダメージを受け、この上に形成されるバリアメタル層４５、パッドメタル層４６との密着強度が劣化することから、ボンディング強度は低下してしまう。さらに、パッドメタル層４６はヴィア５０を含む領域上にスパッタリングにより形成されるため、ヴィア５０部分のステップカバレッジ劣化によるエレクトロマイグレーション不良が懸念される。
【０００６】
そこで、本発明は、従来の半導体装置における欠点を取り除き、ボンディング強度の低下を抑え、信頼性、歩留りの高い半導体装置を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】
本発明の半導体装置は、半導体基板上に形成された第１の絶縁層と、この第１の絶縁層中に、上面が実質的に同一平面となるよう埋め込まれた所定パターンのＣｕ配線層と、前記第１の絶縁層及び前記Ｃｕ配線層の上面上に形成され、前記Ｃｕ配線層と電気的に接続された所定パターンのパッドメタル層と、これら各層を被覆する第２の絶縁層を備え、この第２の絶縁層表面より前記パッドメタル層に達する開口部を有することを特徴とするものである。
【０００８】
また、本発明の半導体装置においては、前記パッドメタル層の前記開口部直下には、前記Ｃｕ配線層が形成されていないことを特徴としている。
【０００９】
そして、本発明の半導体装置においては、前記第２の絶縁層は、ＳｉＮ層を介して形成されることを特徴としている。
【００１０】
さらに、本発明の半導体装置においては、前記Ｃｕ配線層上には、前記パッドメタル層を介して前記第２の絶縁層が形成されていることを特徴としている。
【００１１】
【発明の実施の形態】
以下本発明の実施形態について、図を参照して説明する。
【００１２】
（実施形態１）
図１に第１の実施形態に係る半導体装置の構造を示す。素子領域の形成された半導体基板１上に、所定パターンのＣｕ配線２、２’がライナーバリアメタル層３を介してＴＥＯＳ層間膜（第１の絶縁層）４に埋め込み形成されており、Ｃｕ配線２を含む上層の一部に所定パターンのバリアメタル層５、Ａｌ合金からなるパッドメタル層６が形成されている。最上層にはＳｉＮ層７を介してパッシベーション膜８（第２の絶縁層）が形成されており、パッドメタル層６の所定領域に達するボンディングパッド開口部９が設けられている。
【００１３】
このような半導体装置は以下のように形成される。先ず、図２（ａ）に示すように、ＴＥＯＳ層間膜４に所定パターンの溝を形成し、ライナーバリアメタル層３をスパッタリングした後、メッキにより溝内部にＣｕ配線２、２’を形成する。（ｂ）に示すように、溝部分以外のＣｕ、ライナーバリアメタルをＣＭＰ法により除去し、さらにＴＥＯＳ層間膜を削り、全面を平坦化し、Ｃｕ配線２、２’、ライナーバリアメタル層３及びＴＥＯＳ層間膜４を形成する。この上に（ｃ）に示すように、バリアメタルち５、パッドメタル６を順次スパッタリングし、（ｄ）に示すように、リソグラフィー技術によりフォトレジスト１０を所定パターンに加工する。
【００１４】
そして図３（ａ）に示すように、ＲＩＥ技術により所定パターンのバリアメタル層５／パッドメタル層６を形成し、（ｂ）に示すように、露出したＣｕ配線２’の酸化防止のためのＳｉＮ層７、パッシベーション膜８をＣＶＤにより順次堆積した後、（ｃ）に示すように、フォトレジスト１０’をパターニングする。このとき、Ｃｕ配線２、２’上には開口部が形成されることなく、レジストパターンが形成されている。そしてＲＩＥ技術により、パッシベーション膜８、ＳｉＮ層７にパッドメタル層６に達するボンディングパッド開口部９を形成し、フォトレジスト１０’を除去して図１に示すような半導体装置を形成する。
【００１５】
このようにして形成された半導体装置においては、ヴィアを形成する必要がないため、エレクトロマイグレーション不良は抑えられ、また、Ｃｕ配線２、２’上にはボンディングパッド開口部９が形成されていないため、プロービングによる影響を受けることもなく、高い信頼性、歩留りを得ることができる。
【００１６】
（実施形態２）
図４に第２の実施形態に係る半導体装置の構造を示す。所定パターンの実施形態１より幅広のＣｕ配線１２がライナーバリアメタル層１３を介してＴＥＯＳ層間膜１４に埋め込み形成されており、これらの上層に所定パターンのバリアメタル層１５、Ａｌ合金からなるパッドメタル層１６が形成されている。最上層にはＳｉＮ層１７を介してパッシベーション膜１８が形成されており、パッドメタル層１６のＣｕ配線１２上を含む領域に達するボンディングパッド開口部１９が設けられている。このような半導体装置は、パターンが異なるが、実施形態１と同様に形成される。
【００１７】
本実施形態に係る半導体装置においては、ボンディングパッド開口部１９を広く取ることにより、露出したパッドメタル層１６に、ボンディング領域１６ａとプロービング領域１６ｂをそれぞれ設けることができる。すなわち、露出したパッドメタル層１６のＣｕ配線１２上の領域をボンディング領域１６ａとし、Ｃｕ配線１２上以外の領域をプロービング領域１６ｂとすることにより、プロービング領域１６ｂにおいてプロービングを行ったとしても、ボンディングはボンディング領域１６ａにおいてを行うため、Ｃｕ酸化によるボンディング強度劣化を生じることはない。このとき、ボンディング領域１６ａとプロービング領域１６ｂは同一パッドメタル層に形成される必要があるが、必ずしも開口部は連続していなくても良く、パッシベーション膜１８で分離されていても良い。
【００１８】
（実施形態３）
図５に第３の実施形態に係る半導体装置の構造を示す。所定パターンのＣｕ配線２２、２２’がライナーバリアメタル層２３を介してＴＥＯＳ層間膜２４に埋め込み形成されており、Ｃｕ配線２２、２２’を全て被覆するように所定パターンのバリアメタル層２５、２５’、Ａｌ合金からなるパッドメタル層２６、２６’が形成されている。最上層にはＳｉＮ層を介することなくパッシベーション膜２８が形成されており、パッドメタル層２６の所定領域に達するボンディングパッド開口部２９が設けられている。本実施形態においては実施形態１、２と異なり、ボンディングパッド開口部２９の形成されないＣｕ配線２２’上にもバリアメタル層２５’、パッドメタル層２６’が形成されている。このような半導体装置は、パターン、ＳｉＮ層は形成されない点で異なるが、実施形態１と同様に形成される。
【００１９】
本実施形態に係る半導体装置においては、Ｃｕ配線２２’が、バリアメタル層２５、パッドメタル層２６のパターニングの際に露出しないので、酸化防止のためのＳｉＮ層を形成する必要がない。また、パターニングの際オーバーエッチングされ、実質的なＣｕ配線厚の目減りにより配線抵抗が増大する懸念もなくなる。従って、ＳｉＮ層形成工程を削減することができるとともに、信頼性、特性安定性を向上することができる。
【００２０】
本実施形態においては、Ｃｕ配線上にはボンディングパッド開口部を形成していないが、実施形態２と同様にボンディング領域、プロービング領域を形成してもよい。
【００２１】
これら実施形態において、パッドメタル層にＡｌ合金を用いているが、ＡｌＣｕ、ＡｌＳｉＣｕといった合金や、Ａｌ単体も用いることができる。また、バリアメタル層には、Ｔａ／ＴａＮ、Ｔｉ／ＴｉＮ、Ｔａ／ＴａＮ／Ｔｉ／ＴｉＮ等の積層膜を用いることができる。そして、ライナーバリアメタルには、ＴａＮ／Ｔａ等同様の積層膜を用いることができる。
【００２２】
【発明の効果】
本発明によれば、ボンディング強度の低下を抑え、信頼性、歩留りの高い半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の構造を示す図。
【図２】本発明の半導体装置の製造工程を示す図。
【図３】本発明の半導体装置の製造工程を示す図。
【図４】本発明の第２の実施形態に係る半導体装置の構造を示す図。
【図５】本発明の第３の実施形態に係る半導体装置の構造を示す図。
【図６】従来の半導体装置の構造を示す図。
【図７】従来の半導体装置の問題を示す図。
【図８】従来の半導体装置の構造を示す図。
【符号の説明】
１  素子領域の形成された半導体基板
２、２’、１２、２２、２２’、３２、４２  Ｃｕ配線
３、１３、２３、３３、４３  ライナーバリアメタル層
４、１４、２４、３４、３４’、４４、４４’  ＴＥＯＳ層間膜
５、１５、２５、２５’、３５、４５  バリアメタル層
６、１６、２６、２６’、３６、４６  パッドメタル層
１６ａ  ボンディング領域
１６ｂ  プロービング領域
７、１７、３７、４７  ＳｉＮ層
８、１８、２８、３８、４８  パッシベーション膜
９、１９、２９、３９、４９  ボンディングパッド開口部
１０、１０’フォトレジスト
４０  プローブ
５０  ヴィア
【図１】
2004311697.tif 000003
【図２】
2004311697.tif 000004
【図３】
2004311697.tif 000005
【図４】
2004311697.tif 000006
【図５】
2004311697.tif 000007
【図６】
2004311697.tif 000008
【図７】
2004311697.tif 000009
【図８】
2004311697.tif 000010