(57)【要約】【課題】トレンチ型の素子分離構造の形成において、埋め込み酸化膜の突き出し量のバラツキを低減する。【解決手段】シリコン基板１上に熱酸化膜２、ポリシリコン膜３およびシリコン窒化膜４からなる積層膜を形成し、レジストパターン５をマスクとしてこの積層膜をパターニングする。パターニングされた積層膜をマスクとしてシリコン基板１内に素子分離溝６を形成し、この素子分離溝６内にシリコン酸化膜７を埋め込む。シリコン窒化膜４を除去した後、ポリシリコン膜３をストップ膜としてＣＭＰによりシリコン酸化膜７を除去する。ポリシリコン膜３と熱酸化膜２を除去する。【選択図】        図１
2004172310.tif 000002
【特許請求の範囲】
【請求項１】
基板上に熱酸化膜、非単結晶シリコン膜及びシリコン窒化膜からなる積層膜を形成した後、この積層膜をパターニングする工程と、
パターニングされた前記積層膜をマスクとして、前記基板内に素子分離溝を形成する工程と、
前記素子分離溝内に埋め込み酸化膜を埋め込む工程と、
前記シリコン窒化膜を除去する工程と、
前記非単結晶シリコン膜をストップ膜として前記埋め込み酸化膜をＣＭＰにより除去する工程と、
前記非単結晶シリコン膜及び前記熱酸化膜を除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
基板上に熱酸化膜、シリコン窒化膜、及び、酸化膜又は金属膜からなる積層膜を形成した後、この積層膜をパターニングする工程と、
パターニングされた前記積層膜をマスクとして、前記基板内に素子分離溝を形成する工程と、
前記素子分離溝を形成した後、前記酸化膜又は前記金属膜を除去する工程と、
前記素子分離溝内に埋め込み酸化膜を埋め込む工程と、
前記シリコン窒化膜をストップ膜として前記埋め込み酸化膜をＣＭＰにより除去する工程と、
前記シリコン窒化膜及び前記熱酸化膜を除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
請求項２に記載の製造方法において、
前記積層膜は、前記熱酸化膜と前記シリコン窒化膜との間に、非単結晶シリコン膜が更に形成された膜であり、
前記埋め込み酸化膜をＣＭＰにより除去する工程の終了後、前記シリコン窒化膜、前記非単結晶シリコン膜及び前記熱酸化膜を除去することを特徴とする半導体装置の製造方法。
【請求項４】
基板上に熱酸化膜、非単結晶シリコン膜、及び、酸化膜又は金属膜からなる積層膜を形成した後、この積層膜をパターニングする工程と、
パターニングされた前記積層膜をマスクとして、前記基板内に素子分離溝を形成する工程と、
前記素子分離溝を形成した後、前記酸化膜又は前記金属膜を除去する工程と、
前記素子分離溝内に埋め込み酸化膜を埋め込む工程と、
前記非単結晶シリコン膜をストップ膜として前記埋め込み酸化膜をＣＭＰにより除去する工程と、
前記非単結晶シリコン膜及び前記熱酸化膜を除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項５】
請求項２から４の何れかに記載の製造方法において、
前記酸化膜が、ＴＥＯＳ酸化膜、酸化アルミニウム膜、酸化チタン膜の何れかであることを特徴とする半導体装置の製造方法。
【請求項６】
請求項２から４の何れかに記載の製造方法において、
前記金属膜が、ルテニウム膜であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に係り、特にトレンチ型素子分離構造の製造方法に関するものである。
【０００２】
【従来の技術】
従来より、半導体集積回路において、動作時の素子間の電気的干渉をなくし、各素子を完全に独立して制御するために、素子間を分離している。特に、トレンチ型の素子分離構造は回路の微細化を進める上で、必須の構造である。
トレンチ内に埋め込まれるシリコン酸化膜（以下「埋め込み酸化膜」という。）が基板表面よりも落ち込み、くぼみが形成された場合に、種々の問題が生じることが知られている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平１０−３４０９５０号公報  （第１３図）
【０００４】
【発明が解決しようとする課題】
上記くぼみが形成されない場合でも、埋め込み酸化膜の突き出し量が大きくなると、ゲート形成時の寸法変動や、エッチング残渣が起こってしまう。従って、トレンチ型の素子分離構造の形成において、埋め込み酸化膜が基板表面上に突き出す量を制御することは、素子性能を決める上で重要な課題である。
くぼみの形成防止と、埋め込み酸化膜の突き出し量の低減とを両立させるためには、埋め込み酸化膜の突き出し量のバラツキを小さくすることが重要である。しかし、従来の製造方法では、この埋め込み酸化膜の突き出し量のバラツキを小さくすることが困難であった。
【０００５】
本発明は、上記従来の課題を解決するためになされたもので、トレンチ型の素子分離構造の形成において、埋め込み酸化膜の突き出し量のバラツキを低減することを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る半導体装置の製造方法は、基板上に熱酸化膜、非単結晶シリコン膜及びシリコン窒化膜からなる積層膜を形成した後、この積層膜をパターニングする工程と、
パターニングされた前記積層膜をマスクとして、前記基板内に素子分離溝を形成する工程と、
前記素子分離溝内に埋め込み酸化膜を埋め込む工程と、
前記シリコン窒化膜を除去する工程と、
前記非単結晶シリコン膜をストップ膜として前記埋め込み酸化膜をＣＭＰにより除去する工程と、
前記非単結晶シリコン膜及び前記熱酸化膜を除去する工程と、
を含むことを特徴とするものである。
【０００７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図中、同一又は相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
【０００８】
実施の形態１．
図１は、本発明の実施の形態１による半導体装置の製造方法を説明するための断面図である。
先ず、図１（ａ）に示すように、基板１としてのシリコン基板上に、熱酸化膜２を膜厚２ｎｍ〜３０ｎｍで形成する。次に、熱酸化膜２上に、非単結晶シリコン膜３としてのポリシリコン膜を膜厚１０ｎｍ〜７０ｎｍで形成する。さらに、ポリシリコン膜３上に、シリコン窒化膜４を少なくとも１００ｎｍ以上の膜厚で形成する。
【０００９】
次に、図１（ｂ）に示すように、リソグラフィ技術を用いて、活性領域（すなわち、素子分離溝６を形成する領域以外の領域）のシリコン窒化膜４を覆うように、レジストパターン５を形成する。
【００１０】
そして、図１（ｃ）に示すように、レジストパターン５をマスクとしたドライエッチングにより、シリコン窒化膜４、ポリシリコン膜３および熱酸化膜２をパターニングする。このドライエッチングにより、素子分離領域のシリコン窒化膜４、ポリシリコン膜３及び熱酸化膜２が除去される。その後、レジストパターン５を除去する。
【００１１】
次に、図１（ｄ）に示すように、パターニングされたシリコン窒化膜４、ポリシリコン膜３および熱酸化膜２をマスクとしたドライエッチングにより、シリコン基板１内に素子分離溝６を形成する。
【００１２】
次に、図１（ｅ）に示すように、ＨＤＰ−ＣＶＤ法により素子分離溝６内及びシリコン窒化膜４上に、埋め込み酸化膜７としてのシリコン酸化膜を堆積させる。
そして、シリコン窒化膜４をストッパ膜としてＣＭＰによる平坦化を行うと、図１（ｆ）に示すように、素子分離溝６内部のみにシリコン酸化膜７が埋め込まれた構造が得られる。
【００１３】
次に、図１（ｇ）に示すように、熱燐酸を用いたウェットエッチングにより、シリコン窒化膜４を除去する。
そして、図１（ｈ）に示すように、ポリシリコン膜３をストッパ膜としてＣＭＰによる平坦化を行う。この平坦化の際、ＣｅＯ２スラリ等を用いることにより、ポリシリコン膜３に対して充分に選択比の高い条件で、シリコン酸化膜７が研磨される。また、シリコン酸化膜７の研磨量は少ないため、ポリシリコン膜３の削れ量のバラツキは充分に小さい。
【００１４】
最後に、図１（ｉ）に示すように、ＮＨ４ＯＨ溶液を用いたウェットエッチングによりポリシリコン膜３を除去し、さらにフッ酸を用いたウェットエッチングにより熱酸化膜２を除去する。これにより、所望の素子分離構造が得られる。
【００１５】
以上説明したように、本実施の形態１では、素子分離溝６形成時のマスク最上層であるシリコン窒化膜４を除去した後、ポリシリコン膜３をストッパ膜としてシリコン酸化膜７を平坦化した。平坦化後、ポリシリコン膜３及び熱酸化膜２を順次除去した。
よって、素子分離溝６からのシリコン酸化膜７の突き出し量Ａ（図１（ｉ）参照）は、バラツキが大きいシリコン窒化膜４の膜厚により定められるのではなく、バラツキが小さいポリシリコン膜３及び熱酸化膜２の成膜時の膜厚により定められる。
従って、従来の方法に比べて、シリコン酸化膜７の突き出し量Ａのバラツキを低減することができる。これにより、過度の突き出しが無い良好な素子分離形状を得ることができ、半導体装置の信頼性を向上させることができる。
【００１６】
なお、本実施の形態１では、非単結晶シリコン膜３としてポリシリコン膜を形成したが、アモルファスシリコン膜を形成してもよい（後述する実施の形態２−５についても同様）。
【００１７】
実施の形態２．
図２は、本発明の実施の形態２による半導体装置の製造方法を説明するための断面図である。
先ず、図２（ａ）に示すように、実施の形態１と同様の方法（図１（ａ）参照）で、シリコン基板１上に、熱酸化膜２、ポリシリコン膜３及びシリコン窒化膜４を積層する。さらに、シリコン窒化膜４上に、酸化膜としてＴＥＯＳ酸化膜８を形成する。
【００１８】
次に、図２（ｂ）に示すように、リソグラフィ技術を用いて活性領域のＴＥＯＳ酸化膜８を覆うように、レジストパターン５を形成する。
そして、図２（ｃ）に示すように、レジストパターン５をマスクとしたドライエッチングにより、ＴＥＯＳ酸化膜８、シリコン窒化膜４、ポリシリコン膜３および熱酸化膜２をパターニングする。その後、レジストパターン５を除去する。
【００１９】
次に、図２（ｄ）に示すように、パターニングされたＴＥＯＳ酸化膜８、シリコン窒化膜４、ポリシリコン膜３および熱酸化膜２をマスクとしたドライエッチングにより、シリコン基板１内に素子分離溝６を形成する。
【００２０】
次に、図２（ｅ）に示すように、フッ酸を用いたウェットエッチングにより、ＴＥＯＳ酸化膜８を選択的に除去する。これにより、シリコン窒化膜４の表面が露出する。このシリコン窒化膜４の表面は、素子分離溝６を形成するドライエッチングの際に露出していない。また、ＴＥＯＳ酸化膜８のウェットエッチングは下層のシリコン窒化膜４に対して高い選択比を有する条件で行われるため、ウェットエッチングによるシリコン窒化膜４の削れ量は充分に少ない。よって、このウェットエッチング後におけるシリコン窒化膜４の膜厚のバラツキは、シリコン窒化膜４形成時のバラツキのみであり、充分に小さい。
【００２１】
そして、図２（ｆ）に示すように、ＨＤＰ−ＣＶＤ法により素子分離溝６内およびシリコン窒化膜４上に、シリコン酸化膜７を堆積させる。
次に、シリコン窒化膜４をストッパ膜としてＣＭＰによる平坦化を行うと、図２（ｇ）に示すように、素子分離溝６内部のみにシリコン酸化膜７が埋め込まれた構造が得られる。
【００２２】
次に、図２（ｈ）に示すように、熱燐酸を用いたウェットエッチングにより、シリコン窒化膜４を除去する。
そして、図２（ｉ）に示すように、フッ酸を用いたウェットエッチングにより、シリコン酸化膜７を所望の厚さだけ除去（パーシャルエッチ）する。
【００２３】
最後に、図２（ｊ）に示すように、ＮＨ４ＯＨ水溶液を用いたウェットエッチングによりポリシリコン膜３を除去し、その後フッ酸を用いたウェットエッチングにより熱酸化膜２を除去する。これにより、所望の素子分離構造が得られる。
【００２４】
以上説明したように、本実施の形態２では、素子分離溝６を形成した後にＴＥＯＳ酸化膜８を除去してシリコン窒化膜４を露出させ、このシリコン窒化膜４をストッパ膜としてシリコン酸化膜７を平坦化した。
よって、素子分離溝６形成時すなわちドライエッチング時に、ＴＥＯＳ酸化膜８で覆われたシリコン窒化膜４は削られないため、シリコン窒化膜４の膜厚のバラツキは成膜時のバラツキのみであり、充分に小さい。そして、シリコン酸化膜７の突き出し量Ａ（図２（ｊ）参照）は、バラツキが小さいシリコン窒化膜４、ポリシリコン膜３及び熱酸化膜２の成膜時の膜厚により定められる。
従って、従来の方法に比べて、シリコン酸化膜７の突き出し量Ａのバラツキを低減することができる。これにより、過度の突き出しが無い良好な素子分離形状を得ることができ、半導体装置の信頼性を向上させることができる。
【００２５】
また、シリコン窒化膜４を除去した後に、シリコン酸化膜７をパーシャルエッチングすることにより、シリコン酸化膜７の突き出し量Ａを所望の量に制御することができる。なお、このパーシャルエッチは任意の工程であり、シリコン窒化膜４の膜厚等を考慮して行うか否かを決定すればよい（後述する実施の形態３についても同様）。
【００２６】
なお、本実施の形態２では、シリコン窒化膜４上に酸化膜８としてＴＥＯＳ酸化膜を形成したが、このＴＥＯＳ酸化膜８の代わりに、酸化アルミニウム（Ａｌ２Ｏ３）膜、酸化チタン（ＴｉＯ２）膜を形成してもよい。この場合も、本実施の形態２による効果と同様の効果が得られる（後述する実施の形態４についても同様）。
【００２７】
また、熱酸化膜２とシリコン窒化膜４の間に、ポリシリコン膜３を必ずしも形成しなくてもよい（後述する実施の形態３についても同様）。
【００２８】
実施の形態３．
図３は、本発明の実施の形態１による半導体装置の製造方法を説明するための断面図である。
先ず、図３（ａ）に示すように、実施の形態１と同様の方法（図１（ａ）参照）で、シリコン基板１上に、熱酸化膜２、ポリシリコン膜３及びシリコン窒化膜４を積層する。さらに、シリコン窒化膜４上に、金属膜としてルテニウム（Ｒｕ）膜９を形成する。
【００２９】
次に、図３（ｂ）に示すように、リソグラフィ技術を用いて活性領域のＲｕ膜９を覆うように、レジストパターン５を形成する。
そして、図３（ｃ）に示すように、レジストパターン５をマスクとしたドライエッチングにより、Ｒｕ膜９、シリコン窒化膜４、ポリシリコン膜３および熱酸化膜２をパターニングする。その後、レジストパターン５を除去する。
【００３０】
次に、図３（ｄ）に示すように、パターニングされたＲｕ膜９、シリコン窒化膜４、ポリシリコン膜３及び熱酸化膜２をマスクとしたドライエッチングにより、シリコン基板１内に素子分離溝６を形成する。
【００３１】
次に、図３（ｅ）に示すように、酸素と窒素の混合ガスのプラズマを用いたドライエッチングにより、Ｒｕ膜９を選択的に除去する。ここで、フッ酸を用いたウェットエッチングによりＲｕ膜９を除去すると、図３（ｅ’）に示すように、熱酸化膜２にサイドエッチが発生してしまう。しかし、上述のようにドライエッチングによりＲｕ膜９を除去するため、かかる問題の発生を防止することができる。
【００３２】
次に、図３（ｆ）に示すように、ＨＤＰ−ＣＶＤ法により素子分離溝６内およびシリコン窒化膜４上に、シリコン酸化膜７を堆積させる。
次に、シリコン窒化膜４をストッパ膜としてＣＭＰによる平坦化を行うと、図３（ｇ）に示すように、素子分離溝６内部のみにシリコン酸化膜７が埋め込まれた構造が得られる。
【００３３】
次に、図３（ｈ）に示すように、熱燐酸を用いたウェットエッチングにより、シリコン窒化膜４を除去する。
そして、図３（ｉ）に示すように、フッ酸を用いたウェットエッチングにより、シリコン酸化膜７を所望の厚さだけ除去（パーシャルエッチ）する。
【００３４】
最後に、図３（ｊ）に示すように、ＮＨ４ＯＨ溶液を用いたウェットエッチングによりポリシリコン膜３を除去し、フッ酸を用いたウェットエッチングにより熱酸化膜２を除去する。これにより、所望の素子分離構造が得られる。
【００３５】
以上説明したように、本実施の形態３では、前述した実施の形態２におけるＴＥＯＳ酸化膜８の代わりに、Ｒｕ膜９を形成した。従って、本実施の形態３によっても、実施の形態２と同様の効果が得られる。
【００３６】
なお、本実施の形態３では、Ｒｕ膜９のドライエッチングに酸素と窒素の混合ガスのプラズマを用いているが、これに限らず、酸素と塩素の混合ガスのプラズマ、ＣＦ４ガスのプラズマ又はＣＨＦ３ガスのプラズマを用いてもよい（後述する実施の形態５についても同様）。
【００３７】
実施の形態４．
図４は、本発明の実施の形態１による半導体装置の製造方法を説明するための断面図である。
先ず、図４（ａ）に示すように、シリコン基板１上に、熱酸化膜２及びポリシリコン膜３を積層し、さらにＴＥＯＳ酸化膜８を形成する。
【００３８】
次に、図４（ｂ）に示すように、リソグラフィ技術を用いて活性領域のＴＥＯＳ酸化膜８を覆うように、レジストパターン５を形成する。
そして、図４（ｃ）に示すように、レジストパターン５をマスクとしたドライエッチングにより、ＴＥＯＳ酸化膜８、ポリシリコン膜３及び熱酸化膜２をパターニングする。その後、レジストパターン５を除去する。
【００３９】
次に、図４（ｄ）に示すように、パターニングされたＴＥＯＳ酸化膜８、ポリシリコン膜３および熱酸化膜２をマスクとしたドライエッチングにより、シリコン基板１内に素子分離溝６を形成する。
【００４０】
次に、図４（ｅ）に示すように、フッ酸を用いたウェットエッチングにより、ＴＥＯＳ酸化膜８を選択的に除去する。これにより、ポリシリコン膜３の表面が露出する。このポリシリコン膜３の表面は、素子分離溝６を形成するドライエッチングの際に露出していない。また、ＴＥＯＳ酸化膜８のウェットエッチングは下層のポリシリコン膜３に対して高い選択比を有する条件で行われるため、ウェットエッチングによるポリシリコン膜３の削れ量は充分に少ない。よって、このウェットエッチング後におけるポリシリコン膜３の膜厚のバラツキは、ポリシリコン膜３形成時のバラツキのみであり、充分に小さい。
【００４１】
そして、図４（ｆ）に示すように、ＨＤＰ−ＣＶＤ法により素子分離溝６内およびポリシリコン膜３上に、シリコン酸化膜７を堆積させる。
次に、ポリシリコン膜３をストッパ膜としてＣＭＰによる平坦化を行うと、図４（ｇ）に示すように、素子分離溝６内部のみにシリコン酸化膜７が埋め込まれた構造が得られる。
【００４２】
次に、図４（ｈ）に示すように、ＮＨ４ＯＨ水溶液を用いたウェットエッチングによりポリシリコン膜３を除去する。
最後に、図４（ｉ）に示すように、フッ酸を用いたウェットエッチングにより熱酸化膜２を除去する。これにより、所望の素子分離構造が得られる。
【００４３】
以上説明したように、本実施の形態４では、素子分離溝６を形成した後にＴＥＯＳ酸化膜８を除去してポリシリコン膜３を露出させ、このポリシリコン膜３をストッパ膜としてシリコン酸化膜７を平坦化した。
よって、素子分離溝６形成時すなわちドライエッチング時に、ＴＥＯＳ酸化膜８で覆われたポリシリコン膜３は削られないため、ポリシリコン膜３の膜厚のバラツキは成膜時のバラツキのみであり、充分に小さい。そして、シリコン酸化膜７の突き出し量Ａ（図４（ｉ）参照）は、バラツキが小さいポリシリコン膜３及び熱酸化膜２の成膜時の膜厚により定められる。
従って、従来の方法に比べて、シリコン窒化膜７の突き出し量Ａのバラツキを低減することができる。これにより、過度の突き出しが無い良好な素子分離形状を得ることができ、半導体装置の信頼性を向上させることができる。
【００４４】
また、本実施の形態４では、実施の形態２のシリコン窒化膜４を形成しないため、工程数を少なくすることができ、製造コスト低減を図ることができる。さらに、実施の形態２による製造方法よりも、シリコン酸化膜７の突き出し量Ａのバラツキをさらに低減することができる。
【００４５】
実施の形態５．
図５は、本発明の実施の形態１による半導体装置の製造方法を説明するための断面図である。
先ず、図５（ａ）に示すように、シリコン基板１上に、熱酸化膜２及びポリシリコン膜３を積層し、さらにＲｕ膜９を形成する。
【００４６】
次に、図５（ｂ）に示すように、リソグラフィ技術を用いて活性領域のＲｕ膜９を覆うように、レジストパターン５を形成する。
そして、図５（ｃ）に示すように、レジストパターン５をマスクとしたドライエッチングにより、Ｒｕ膜９、ポリシリコン膜３及び熱酸化膜２をパターニングする。その後、レジストパターン５を除去する。
【００４７】
次に、図５（ｄ）に示すように、パターニングされたＲｕ膜９、ポリシリコン膜３及び熱酸化膜２をマスクとしたドライエッチングにより、シリコン基板１内に素子分離溝６を形成する。
【００４８】
次に、図５（ｅ）に示すように、酸素と窒素の混合ガスのプラズマを用いたドライエッチングにより、Ｒｕ膜９を選択的に除去する。ここで、フッ酸を用いたウェットエッチングによりＲｕ膜９を除去すると、図５（ｅ’）に示すように、熱酸化膜２にサイドエッチが発生してしまう。しかし、上述のようにドライエッチングによりＲｕ膜９を除去するため、かかる問題の発生を防止することができる。
【００４９】
そして、図５（ｆ）に示すように、ＨＤＰ−ＣＶＤ法により素子分離溝６内及びポリシリコン膜３上に、シリコン酸化膜７を堆積させる。
次に、ポリシリコン膜３をストッパ膜としてＣＭＰによる平坦化を行うと、図５（ｇ）に示すように、素子分離溝６内部のみにシリコン酸化膜７が埋め込まれた構造が得られる。
【００５０】
次に、図５（ｈ）に示すように、ＮＨ４ＯＨ水溶液を用いたウェットエッチングによりポリシリコン膜３を除去する。
最後に、図５（ｉ）に示すように、フッ酸を用いたウェットエッチングにより熱酸化膜２を除去する。これにより、所望の素子分離構造が得られる。
【００５１】
以上説明したように、本実施の形態５では、前述した実施の形態４におけるＴＥＯＳ酸化膜８の代わりに、Ｒｕ膜９を形成した。従って、本実施の形態５によっても、実施の形態４と同様の効果が得られる。
【００５２】
【発明の効果】
本発明によれば、トレンチ型の素子分離構造の形成において、埋め込み酸化膜の突き出し量のバラツキを低減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による半導体装置の製造方法を説明するための断面図である。
【図２】本発明の実施の形態２による半導体装置の製造方法を説明するための断面図である。
【図３】本発明の実施の形態３による半導体装置の製造方法を説明するための断面図である。
【図４】本発明の実施の形態４による半導体装置の製造方法を説明するための断面図である。
【図５】本発明の実施の形態５による半導体装置の製造方法を説明するための断面図である。
【符号の説明】
１  基板（シリコン基板）、  ２  熱酸化膜、  ３  非単結晶シリコン膜（ポリシリコン膜）、  ４  シリコン窒化膜、  ５  レジストパターン、  ６  素子分離溝、  ７  埋め込み酸化膜（シリコン酸化膜）、  ８  酸化膜（ＴＥＯＳ酸化膜）、  ９  金属膜（ルテニウム膜）。
【図１】
2004172310.tif 000003
【図２】
2004172310.tif 000004
【図３】
2004172310.tif 000005
【図４】
2004172310.tif 000006
【図５】
2004172310.tif 000007