(57)【要約】【課題】異なる半導体メーカが生産する複数のチップを一つのＳＩＰに組み込むことにより、所望のシステムＬＳＩを構築するシステムＬＳＩ実現方式および方法を提供する。【解決手段】システムＬＳＩ実現方式１０は、異なる半導体メーカ（Ａ社，Ｂ社，など）がそれぞれ生産する複数の半導体チップを組合わせ、任意の製品仕様に基づいてシステムを構成し、前記システムをシステムＬＳＩとして一つのＳＩＰ１００に組込むという機能を有する。【選択図】      図１
2004172153.tif 000002
【特許請求の範囲】
【請求項１】
異なる半導体メーカがそれぞれ生産する複数の半導体チップを組合わせて任意のシステムを構成する手段と、前記任意のシステムをシステムＬＳＩとして一つのＳＩＰに組込む手段とを有することを特徴とするシステムＬＳＩ実現方式。
【請求項２】
任意のシステム仕様に基づき異なる半導体メーカがそれぞれ生産する複数の半導体チップを組合わせて作成したシステム評価ボードと、前記システム評価ボード上のシステムが当該のシステム仕様の要求性能を満たすか否かを評価する手段と、前記システムをシステムＬＳＩとして一つのパッケージに組込んでＳＩＰ化する手段と、前記手段によりＳＩＰ化されたシステムをＳＩＰとして検証する手段とを有することを特徴とするシステムＬＳＩ実現方式。
【請求項３】
異なる半導体メーカが生産する複数の半導体チップを組合わせて任意のシステム仕様に基づきシステムＬＳＩを構成し配線する手段と、前記システムＬＳＩをＳＩＰとしてパッケージングする手段と、前記ＳＩＰが備えるべき所要の仕様を検査する手段とを有することを特徴とするシステムＬＳＩ実現方式。
【請求項４】
異なる半導体メーカがそれぞれ生産する複数の半導体チップを組合わせて任意のシステムを構成し、前記任意のシステムをシステムＬＳＩとして一つのＳＩＰに組込むことを特徴とするシステムＬＳＩ実現方法。
【請求項５】
任意のシステム仕様に基づき異なる半導体メーカがそれぞれ生産する複数の半導体チップを組合わせてシステム評価ボードを作成し、前記システム評価ボード上のシステムが当該のシステム仕様の要求性能を満たすか否かを評価し、前記システムをシステムＬＳＩとして一つのパッケージに組込んでＳＩＰ化し、ＳＩＰ化されたシステムをＳＩＰとして検証することを特徴とするシステムＬＳＩ実現方法。
【請求項６】
異なる半導体メーカが生産する複数の半導体チップを組合わせて任意のシステム仕様に基づきシステムＬＳＩを構成して配線し、前記システムＬＳＩをＳＩＰとしてパッケージングし、前記ＳＩＰが備えるべき所要の仕様を検査することを特徴とするシステムＬＳＩ実現方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はシステムＬＳＩ実現方式および方法に関し、特に他半導体メーカの複数の半導体チップを利用してシステムＬＳＩを作成するシステムＬＳＩ実現方式および方法に関する。
【０００２】
【従来の技術】
集積回路（以下、ＩＣという。）の回路規模が増大する中で、プロセッサやメモリ等を含むシステム全体を一つの大規模集積回路（以下、ＬＳＩという。）に詰め込んでしまうシステムＬＳＩに半導体メーカの多くが注力してきている。
【０００３】
しかしながら、システムＬＳＩの開発は設計にかかる費用・日数も膨大となり、販売量が見込める数少ない用途にしか適用するのが困難であるという問題点を抱えている。
【０００４】
上記のような問題点を改善するために、半導体メーカはシステムＬＳＩを開発する際に、一から全ての回路を開発するのではなく、既に開発され半導体メーカの既存の設計プロセスに適用されたレイアウト済みの回路（以下、ハードマクロという。）を用いたり、半導体メーカの設計プロセスには用いられてはいないが既に開発された回路（以下、ソフトマクロという。）を用いたりしている。
【０００５】
また、最近ではＩｎｔｅｌｌｅｃｔｕａｌ  Ｐｒｏｐｅｒｔｙ（以下、ＩＰという。）と呼ばれる設計済みの回路を使用する方法も提案されている（たとえば、特許文献１参照。）が、これはＩＰの取り引きに関するものであり、システムＬＳＩの開発に関するものではない。
【０００６】
【特許文献１】
特開２００１−３１２６１１号公報（第３〜５頁）
【０００７】
【発明が解決しようとする課題】
上記のように、従来のシステムＬＳＩの開発において、ハードマクロ／ソフトマクロ／ＩＰを使った設計は、最終的にターゲットとなる半導体メーカの設計プロセスに適用し動作を確認する作業が必要となり、その費用の大きさもシステムＬＳＩ開発のネックとなっている。
【０００８】
このような問題点を改善するために、システムを構成する幾つかのチップを一つのパッケージの中に収めるシステム・イン・パッケージ（以下、ＳＩＰという。）の開発も行われてきているが、この場合に使用し得るチップは特定のメーカのものに限られている。
【０００９】
本発明の目的は、上記のような欠点を回避するために、異なる半導体メーカの複数のチップを一つのＳＩＰに組込むことにより所望のシステムＬＳＩを構築するシステムＬＳＩ実現方式および方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明のシステムＬＳＩ実現方式は、異なる半導体メーカがそれぞれ生産する複数の半導体チップを組合わせて任意のシステムを構成する手段と、前記任意のシステムをシステムＬＳＩとして一つのＳＩＰに組込む手段とを有することを特徴とする。
【００１１】
さらに、本発明のシステムＬＳＩ実現方式は、任意のシステム仕様に基づき異なる半導体メーカがそれぞれ生産する複数の半導体チップを組合わせて作成したシステム評価ボードと、前記システム評価ボード上のシステムが当該のシステム仕様の要求性能を満たすか否かを評価する手段と、前記システムをシステムＬＳＩとして一つのパッケージに組込んでＳＩＰ化する手段と、前記手段によりＳＩＰ化されたシステムをＳＩＰとして検証する手段とを有することを特徴とする。
【００１２】
さらに、本発明のシステムＬＳＩ実現方式は、異なる半導体メーカが生産する複数の半導体チップを組合わせて任意のシステム仕様に基づきシステムＬＳＩを構成し配線する手段と、前記システムＬＳＩをＳＩＰとしてパッケージングする手段と、前記ＳＩＰが備えるべき所要の仕様を検査する手段とを有することを特徴とする。
【００１３】
また、本発明のシステムＬＳＩ実現方法は、異なる半導体メーカがそれぞれ生産する複数の半導体チップを組合わせて任意のシステムを構成し、前記任意のシステムをシステムＬＳＩとして一つのＳＩＰに組込むことを特徴とする。
【００１４】
さらに、本発明のシステムＬＳＩ実現方法は、任意のシステム仕様に基づき異なる半導体メーカがそれぞれ生産する複数の半導体チップを組合わせてシステム評価ボードを作成し、前記システム評価ボード上のシステムが当該のシステム仕様の要求性能を満たすか否かを評価し、前記システムをシステムＬＳＩとして一つのパッケージに組込んでＳＩＰ化し、ＳＩＰ化されたシステムをＳＩＰとして検証することを特徴とする。
【００１５】
さらに、本発明のシステムＬＳＩ実現方法は、異なる半導体メーカが生産する複数の半導体チップを組合わせて任意のシステム仕様に基づきシステムＬＳＩを構成して配線し、前記システムＬＳＩをＳＩＰとしてパッケージングし、前記ＳＩＰが備えるべき所要の仕様を検査することを特徴とする。
【００１６】
【発明の実施の形態】
以下、本発明について図面を参照しながら説明する。
【００１７】
図１は本発明の実施の一形態を示す説明図である。同図において、本発明によるシステムＬＳＩ実現方式１０は、異なる半導体メーカ（Ａ社，Ｂ社，など）がそれぞれ生産する複数の半導体チップを組合わせ、任意の製品仕様に基づいてシステムを構成し、前記システムをシステムＬＳＩとして一つのＳＩＰ１００に組込むという機能を有する。
【００１８】
図２は上記のシステムＬＳＩ実現方式により作成されたＳＩＰの例を示す説明図である。同図において、ＳＩＰ１００は、Ａ社製ＣＰＵ１０１，Ｂ社製ＡＳＳＰ１０２，Ｃ社製ＡＳＩＣ１０３，Ｄ社製ＡＳＳＰ１０４，およびＥ社製ＲＡＭ１０５を組合わせて構成されている。
【００１９】
図３は上記のシステムＬＳＩ実現方式の動作例を示す説明図である。同図の動作例はＳＩＰの設計段階を示している。同図において、本発明によるシステムＬＳＩ実現方式は、任意のシステム仕様に基づき異なる半導体メーカがそれぞれ生産する複数の半導体チップを組合わせて作成したシステム評価ボード（評価ボード開発手段１１）と、前記システム評価ボード上のシステムが当該のシステム仕様の要求性能を満たすか否かを評価する手段（性能評価手段１２）と、前記システムをシステムＬＳＩとして一つのパッケージに組込んでＳＩＰ化する手段（ＳＩＰ化設計手段１３）と、前記手段によりＳＩＰ化されたシステムをＳＩＰとして検証する手段（製品評価手段１４）とを有する。
【００２０】
ここで、ＳＩＰ化設計においてはＡＳＩＣ化用コアを必要としない。したがって、ＡＳＩＣ化に比べて少ない費用でＳＩＰ化の検証を行うことができる。さらに、システム評価ボードにおいて使用したＩＣをそのまま使用することもできるので、検証を容易にしている。
【００２１】
すなわち、評価ボードでターゲットとなるシステムを開発していた場合、そこで使用していたＩＣをそのまま一つのシステムＬＳＩに収めることができるようになり、システムＬＳＩ設計コストを削減できる。また、評価ボードの構成をそのまま適用できるので、ファームウェアもそのまま流用でき、その開発費を削減することが可能になる。
【００２２】
ここで、評価ボード開発手段１１は実施しない方法や他の方法（机上での検討等）も可能である。また、性能評価をソフトウェアシミュレーションやその他の方法で実施することも可能である。この場合でも半導体メーカの特定のデバイスでシステムＬＳＩを実施することに比べＡＳＩＣ化の費用（バグがあった際のリワーク費用も含む）や日程等のリスクが低く、低価格でシステムまたはシステムＬＳＩを実施することが可能である。
【００２３】
図４は上記のシステムＬＳＩ実現方式の他の動作例を示す説明図である。同図の動作例はＳＩＰの生産段階の動作を示している。同図において、本発明によるシステムＬＳＩ実現方式は、異なる半導体メーカが生産する複数の半導体チップを組合わせて任意のシステム仕様に基づきシステムＬＳＩを構成し配線する手段（配線手段２２）と、前記システムＬＳＩをＳＩＰとしてパッケージングする手段（パッケージング手段２３）と、前記ＳＩＰが備えるべき所要の仕様を検査する手段（検査手段２４）とを有する。
【００２４】
なお、生産に先立って他半導体メーカから所要の半導体チップを調達する手段（チップ購入手段２１），および検査手段２４による検査後に良品を出荷する手段（出荷手段２５）をも備えている。
【００２５】
ここで、半導体チップの調達は検査済みのベアチップでの購入を想定しているが、他半導体メーカで生産されたウェハーでの購入も可能である。その場合には、配線工程の前にＰ／Ｗおよびダイシングの各工程が必要となる。
【００２６】
【発明の効果】
以上、詳細に説明したように、本発明によれば次の効果が得られる。
【００２７】
第一の効果は、異なる半導体メーカのチップをＳＩＰに収めることによりシステムＬＳＩを実現しているので、半導体メーカの特定のデバイスに組み込む必要がなくなる。したがって、組み込むための費用や日程等のリスクを軽減することができる。
【００２８】
第二の効果は、異なる半導体メーカのチップをＳＩＰに収めることによりシステムＬＳＩを実現しているので、今まで特定の半導体メーカでは実現できなかったシステムＬＳＩを容易に実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態を示す説明図。
【図２】本発明によって実現されるＳＩＰの例を示す説明図。
【図３】本発明の動作例を示す説明図。
【図４】本発明の他の動作例を示す説明図。
【符号の説明】
１０    システムＬＳＩ実現方式
１１    評価ボード開発手段
１２    性能評価手段
１３    ＳＩＰ化設計手段
１４    製品評価手段
２１    チップ購入手段
２２    配線手段
２３    パッケージング手段
２４    検査手段
２５    出荷手段
１００    ＳＩＰ
１０１    Ａ社製ＣＰＵ
１０２    Ｂ社製ＡＳＳＰ
１０３    Ｃ社製ＡＳＩＣ
１０４    Ｄ社製ＡＳＳＰ
１０５    Ｅ社製ＲＡＭ
【図１】
2004172153.tif 000003
【図２】
2004172153.tif 000004
【図３】
2004172153.tif 000005
【図４】
2004172153.tif 000006