(57)【要約】【課題】磁化反転しきい値の上昇の抑制、及び磁化反転しきい値の変動幅の拡大をともに抑えることができ、また、微細化も可能となる磁気抵抗効果素子を有する半導体集積回路装置を提供すること。【解決手段】第１方向Ｘに延びる第１の配線（１）と、第１方向Ｘに交差する第２方向Ｙに延びる第２の配線（２）と、少なくとも第１の磁性層、非磁性層、第２の磁性層を含む磁気抵抗効果素子（３）とを具備する。そして、磁気抵抗効果素子３の平面形状を、第１の配線（１）と第２の配線（２）との交差部の平面形状に一致させる。【選択図】　　図１
2004071881.tif 000002
【特許請求の範囲】
【請求項１】
第１方向に延びる第１の配線と、
前記第１方向に交差する第２方向に延びる第２の配線と、
少なくとも第１の磁性層、非磁性層、第２の磁性層を含む磁気抵抗効果素子とを具備し、
前記磁気抵抗効果素子の平面形状は、前記第１の配線と前記第２の配線との交差部の平面形状に一致することを特徴とする半導体集積回路装置。
【請求項２】
前記磁気抵抗効果素子の下面には前記第１の配線とのコンタクトが有り、前記磁気抵抗効果素子の上面には前記第２の配線とのコンタクトが有ることを特徴とする請求項１に記載の半導体集積回路装置。
【請求項３】
前記磁気抵抗効果素子は、整流性素子と積層されていることを特徴とする請求項２に記載の半導体集積回路装置。
【請求項４】
前記第２方向に延び、前記第２の配線とギャップを介して平行に形成された第３の配線を、さらに具備し、
前記磁気抵抗効果素子の下面には前記第１の配線とのコンタクトが有り、前記磁気抵抗効果素子の上面には前記第３の配線とのコンタクトが有ることを特徴とする請求項１に記載の半導体集積回路装置。
【請求項５】
前記磁気抵抗効果素子の下面には前記第１の配線とのコンタクトが有り、前記磁気抵抗効果素子の上面は引き出し電極の一端と接続し、前記引き出し電極の他端は、ＭＯＳＦＥＴのソース又はドレイン拡散層に接続されていることを特徴とする請求項１に記載の半導体集積回路装置。
【請求項６】
第１方向に延びる第１の配線と、
前記第１方向に交差する第２方向に延びる第２の配線と、
少なくとも第１の磁性層、非磁性層、第２の磁性層を含む磁気抵抗効果素子とを具備し、
前記磁気抵抗効果素子は、磁性層を含む磁気記録層と、非磁性層を含むトンネル障壁層と、磁性層を含む磁化固着層とを含むＴＭＲ素子であり、
少なくとも前記磁気記録層の平面形状が前記第１の配線と前記第２の配線との交差部の平面形状に一致し、
少なくとも前記磁化固着層の平面形状が前記第１の配線の平面形状に一致することを特徴とする半導体集積回路装置。
【請求項７】
半導体基板上に、第１の絶縁層を形成する工程と、
前記第１の絶縁層上に、第１の導電層を形成する工程と、
前記第１の導電層上に、少なくとも第１の磁性層、非磁性層、第２の磁性層を含む磁気抵抗効果素子層を形成する工程と、
前記磁気抵抗効果素子層及び前記第１の導電層を、第１の配線パターンに応じたパターンを持つマスクを用いて加工する工程と、
前記加工された前記磁気抵抗効果素子層上及び前記第１の絶縁層上に、第２の絶縁層を形成する工程と、
前記第２の絶縁層を、その上面と前記磁気抵抗効果素子層の上面とが同一平面上に露出するように平坦化する工程と、
前記第２の絶縁層上及び前記磁気抵抗効果素子層上に、第２の導電層を形成する工程と、
前記第２の導電層及び前記磁気抵抗効果素子層を、第２の配線パターンに応じたパターンを持つマスクを用いて加工する工程と
を具備することを特徴とする半導体集積回路装置の製造方法。
【請求項８】
半導体基板上に、第１の絶縁層を形成する工程と、
前記第１の絶縁層上に、第１の導電層を形成する工程と、
前記第１の導電層上に、整流性素子層及び少なくとも第１の磁性層、非磁性層、第２の磁性層を含む磁気抵抗効果素子層を含む複合層を形成する工程と、
前記複合層及び前記第１の導電層を、第１の配線パターンに応じたパターンを持つマスクを用いて加工する工程と、
前記第１のパターン上及び前記第１の絶縁層上に、第２の絶縁層を形成する工程と、
前記第２の絶縁層を、その上面と前記複合層の上面とが同一平面上に露出するように平坦化する工程と、
前記第２の絶縁層上及び前記複合層上に、第２の導電層を形成する工程と、
前記第２の導電層及び前記複合層を、第２の配線パターンに応じたパターンを持つマスクを用いて加工する工程と、
を具備することを特徴とする半導体集積回路装置の製造方法。
【請求項９】
半導体基板上に、第１の絶縁層を形成する工程と、
前記第１の絶縁層上に、第１の導電層を形成する工程と、
前記第１の導電層上に、少なくとも第１の磁性層、非磁性層、第２の磁性層を含む磁気抵抗効果素子層を形成する工程と、
前記磁気抵抗効果素子層及び前記第１の導電層を、第１の配線パターンに応じたパターンを持つマスクを用いて加工する工程と、
前記加工された磁気抵抗効果素子層上及び前記第１の絶縁層上に、第２の絶縁層を形成する工程と、
前記第２の絶縁層を、その上面と前記磁気抵抗効果素子層の上面とが同一平面上に露出するように平坦化する工程と、
前記第２の絶縁層上及び前記磁気トンネル接合層上に、第２の導電層を形成する工程と、
前記第２の導電層上に、第３の絶縁層を形成する工程と、
前記第３の絶縁層上に、第３の導電層を形成する工程と、
前記第３の導電層、前記第３の絶縁層、前記第２の導電層及び前記磁気抵抗効果素子層を、第２の配線パターンに応じたパターンを持つマスクを用いて加工する工程と
を具備することを特徴とする半導体集積回路装置の製造方法。
【請求項１０】
半導体基板上に、第１の絶縁層を形成する工程と、
前記第１の絶縁層上に、第１の導電層を形成する工程と、
前記第１の導電層上に、整流性素子層及び少なくとも第１の磁性層、非磁性層、第２の磁性層を含む磁気抵抗効果素子層を含む複合層を形成する工程と、
前記複合層及び前記第１の導電層を、第１の配線パターンに応じたパターンを持つマスクを用いて加工する工程と、
前記加工された複合層上及び前記第１の絶縁層上に、第２の絶縁層を形成する工程と、
前記第２の絶縁層を、その上面と前記複合層の上面とが同一平面上に露出するように平坦化する工程と、
前記第２の絶縁層上及び前記磁気抵抗効果素子層上に、第２の導電層を形成する工程と、
前記第２の導電層上に、第３の絶縁層を形成する工程と、
前記第３の絶縁層上に、第３の導電層を形成する工程と、
前記第３の導電層、前記第３の絶縁層、前記第２の導電層及び前記複合層を、第２の配線パターンに応じたパターンを持つマスクを用いて加工する工程と
を具備することを特徴とする半導体集積回路装置の製造方法。
【請求項１１】
絶縁ゲート型電界効果トランジスタが形成された半導体基板上に、第１の絶縁層を形成する工程と、
前記第１の絶縁層を平坦化する工程と、
前記第１の絶縁層上に、第１の導電層を形成する工程と、
前記第１の導電層上に、少なくとも第１の磁性層、非磁性層、第２の磁性層を含む磁気抵抗効果素子層を形成する工程と、
前記磁気抵抗効果素子層及び前記第１の導電層を、第１の配線パターンに応じたパターンを持つマスクを用いて加工する工程と、
前記加工された磁気抵抗層上及び前記第１の絶縁層上に、第２の絶縁層を形成する工程と、
前記第２の絶縁層を、その上面と前記磁気抵抗効果素子層の上面とが同一平面上に露出するように平坦化する工程と、
前記第２の絶縁層及び前記第１の絶縁層を貫通して、前記絶縁ゲート型電界効果トランジスタのソース又はドレインに電気的に接続されるヴィアを形成する工程と、
前記第２の絶縁層上及び前記磁気抵抗効果素子層上に、第２の導電層を形成する工程と、
前記第２の導電層を、前記磁気抵抗効果素子と前記ヴィアとに接するパターンに加工する工程と、
前記加工された第２の導電層上及び前記第２の絶縁層上に、第３の絶縁層を形成する工程と、
前記第３の絶縁層上に、第３の導電層を形成する工程と、
前記第３の導電層、前記第３の絶縁層、前記第２の導電層及び前記磁気抵抗効果素子層を、第２の配線パターンに応じたパターンを持つマスクを用いて加工する工程と
を具備することを特徴とする半導体集積回路装置の製造方法。
【請求項１２】
前記磁気抵抗効果素子層を加工する際、前記第１の磁性層及び前記第２の磁性層の一方のみを加工し、前記非磁性層で加工を止めることを特徴とする請求項６、請求項８及び請求項１０いずれか一項に記載の半導体集積回路装置の製造方法。
【請求項１３】
前記複合層を加工する際、前記第１の磁性層及び前記第２の磁性層の一方のみを加工し、前記非磁性層で加工を止めることを特徴とする請求項７及び請求項９いずれかに記載の半導体集積回路装置の製造方法。
【請求項１４】
前記磁気抵抗効果素子層は、磁気記録層、トンネル障壁層、磁化固着層を含む磁気トンネル接合層であり、前記磁気抵抗効果素子層を加工する際、前記磁気記録層を加工し、前記トンネル障壁層で加工を止めることを特徴とする請求項１１に記載の半導体集積回路装置の製造方法。
【請求項１５】
前記複合層に含まれる前記磁気抵抗効果素子層は、磁気記録層、トンネル障壁層、磁化固着層を含む磁気トンネル接合層であり、前記磁気抵抗効果素子層を加工する際、前記磁気記録層を加工し、前記トンネル障壁層で加工を止めることを特徴とする請求項１２に記載の半導体集積回路装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は半導体集積回路装置及びその製造方法に係わり、特に磁気抵抗効果素子を含むメモリセルを具備した半導体集積回路装置及びその製造方法に関する。
【０００２】
【従来の技術】
電気あるいは磁気によってデータの書き込み及び読み出しを行う記憶装置の一つに、磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｏ−ｒｅｓｉｓｔｉｖｅ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ：以下、ＭＲＡＭという）がある。
【０００３】
図４１Ａは典型的な磁気ランダムアクセスメモリを示す平面図、図４１Ｂは図４１Ａ中の４１Ｂ−４１Ｂ線に沿う断面図、図４１Ｃは図４１Ａ中の４１Ｃ−４１Ｃ線に沿う断面図である。
【０００４】
図４１Ａ〜図４１Ｃに示すように、第１方向Ｘに延びる第１の電流磁界配線１０１と、第１方向Ｘに交差する第２方向Ｙに延びる第２の電流磁界配線１０２とがある。第１の電流磁界配線１０１と第２の電流磁界配線との各交差部には磁気抵抗効果素子１０３が配置されている。磁気抵抗効果素子１０３には、磁気トンネル接合（Ｔｕｎｎｅｌｉｎｇ　Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔｉｖｅ：以下、ＴＭＲという）を含むＴＭＲ素子を使うのが一般的である。以下、磁気抵抗効果素子１０３をＴＭＲ素子１０３と呼ぶ。
【０００５】
ＴＭＲ素子１０３は、例えば第１、第２の電流磁界配線１０１、１０２を１本ずつ選択することで選択され、これによって、任意のビットのＴＭＲ素子１０３に対してデータ読み出しあるいはデータ書き込みが為される。具体的には、データ読み出しは、例えば一対の第１、第２の電流磁界配線１０１、１０２を選択し、選択された一対の第１、第２の電流磁界配線１０１、１０２間に流れる電流の大小を検知することで為される。
【０００６】
また、データ書き込みは、例えば一対の第１、第２の電流磁界配線１０１、１０２を選択し、選択された一対の第１、第２の電流磁界配線１０１、１０２に電流を流す。そして、電流により発生する磁界が選択された一対の第１、第２の電流磁界配線１０１、１０２の交差部で強くなることを利用し、この交差部に位置するＴＭＲ素子１０３に対してデータを書き込む。
【０００７】
【発明が解決しようとする課題】
典型的なＭＲＡＭでは、ＴＭＲ素子１０３の第２方向Ｙに沿った幅ＷＹ−ＴＭＲよりも第１の電流磁界配線１０１の幅ＷＹ−ＷＬが広く、また、ＴＭＲ１０３の第１方向Ｘに沿った幅ＷＸ−ＴＭＲよりも第２の電流磁界配線１０２の幅ＷＸ−ＢＬが広い。これはＴＭＲ素子１０３を、ホトリソグラフィ法を用いて加工するためである。ホトリソグラフィ法においては、マスクの合わせずれが存在する。合わせずれの量は、現状、数１０ｎｍ程度ある。
【０００８】
ＴＭＲ１０３を、第１の電流磁界配線１０１と第２の電流磁界配線１０２との交差部から外れないように加工するには、幅ＷＹ−ＷＬに、ＴＭＲ素子１０３の位置ずれを考慮した合わせ余裕ＭＹを付加する必要がある。同様に、幅ＷＸ−ＢＬにも合わせ余裕ＭＸが付加される。
【０００９】
このような事情は、ＭＲＡＭの１ビット当たりのセルサイズを縮小し、より大規模なメモリを形成しようとする際の障害となる。
【００１０】
また、ＭＲＡＭのデバイス・パラメータの一つに、磁化反転しきい値Ｈｓｗがある。磁化反転しきい値Ｈｓｗは、強磁性体のスピンの向きが反転し出す磁界の強さであり、例えばデータ書き込み時に、ＴＭＲ素子１０３に与える磁界の強さを決めるパラメータの一つである。
【００１１】
磁化反転しきい値Ｈｓｗの変動幅が大きいと、データ書き込み時に誤書き込みが誘発されることがある。磁化反転しきい値Ｈｓｗは、ＴＭＲ素子１０３の形状によって変動する。このため、ＭＲＡＭを製造する上で、磁化反転しきい値Ｈｓｗの制御、特に磁化反転しきい値Ｈｓｗの変動幅を小さく抑えることが重要である。
【００１２】
また、磁化反転しきい値Ｈｓｗは小さい方が良い。磁化反転しきい値Ｈｓｗが小さいと、データ書き込みに必要な電流の量を下げることができ、例えばＭＲＡＭチップの消費電力を少なくできる、という利点があるからである。また、データ書き込みに必要な電流の量が下がれば、例えば電流磁界の影響や耐圧に関する影響も少なくなるため、ＭＲＡＭチップの回路設計上でも有利である。
【００１３】
ＴＭＲ素子１０３の平面形状は、図４２Ａに示すように長方形が理想的である。しかし、ＴＭＲ素子１０３の微細化が進むと、現実的には図４２Ｂに示すように、ＴＭＲ素子１０３の四隅が丸くなり、さらに図４２Ｃに示すように楕円形に近づいていく。この原因の一つは、例えばホトリソグラフィ法で、ＴＭＲ素子１０３毎に各々孤立した微細島状パターンを作ることにある。
【００１４】
ＴＭＲ素子１０３の平面形状が理想的な形状から外れていく結果、磁化反転しきい値Ｈｓｗは上昇する。さらに、ＴＭＲ素子１０３の平面形状にも大きなばらつきが生ずるため、磁化反転しきい値Ｈｓｗの変動幅を小さく抑えることも難しくなる。
【００１５】
この発明は、上記の事情に鑑み為されたもので、その目的は、磁化反転しきい値の上昇の抑制、及び磁化反転しきい値の変動幅の拡大をともに抑えることができ、また、微細化も可能となる磁気抵抗効果素子を有する半導体集積回路装置及びその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、この発明の第１態様に係る半導体集積回路装置は、第１方向に延びる第１の配線と、前記第１方向に交差する第２方向に延びる第２の配線と、少なくとも第１の磁性層、非磁性層、第２の磁性層を含む磁気抵抗効果素子とを具備する。そして、前記磁気抵抗効果素子の平面形状は、前記第１の配線と前記第２の配線との交差部の平面形状に一致することを特徴とする。
【００１７】
また、この発明の第２態様に係る半導体集積回路装置は、第１方向に延びる第１の配線と、前記第１方向に交差する第２方向に延びる第２の配線と、少なくとも第１の磁性層、非磁性層、第２の磁性層を含む磁気抵抗効果素子とを具備する。そして、前記磁気抵抗効果素子は、磁性層を含む磁気記録層と、非磁性層を含むトンネル障壁層と、磁性層を含む磁化固着層とを含むＴＭＲ素子であり、少なくとも前記磁気記録層の平面形状が前記第１の配線と前記第２の配線との交差部の平面形状に一致し、少なくとも前記磁化固着層の平面形状が前記第１の配線の平面形状に一致することを特徴とする。
【００１８】
また、この発明の第３態様に係る半導体集積回路装置の製造方法は、半導体基板上に第１の絶縁層を形成し、前記第１の絶縁層上に第１の導電層を形成し、前記第１の導電層上に少なくとも第１の磁性層、非磁性層、第２の磁性層を含む磁気抵抗効果素子層を形成し、前記磁気抵抗効果素子層及び前記第１の導電層を、第１の配線パターンに応じたパターンを持つマスクを用いて加工し、前記加工された前記磁気抵抗効果素子層上及び前記第１の絶縁層上に第２の絶縁層を形成し、前記第２の絶縁層をその上面と前記磁気抵抗効果素子層の上面とが同一平面上に露出するように平坦化し、前記第２の絶縁層上及び前記磁気抵抗効果素子層上に第２の導電層を形成し、前記第２の導電層及び前記磁気抵抗効果素子層を、第２の配線パターンに応じたパターンを持つマスクを用いて加工する。
【００１９】
また、この発明の第４態様に係る半導体集積回路装置の製造方法は、半導体基板上に第１の絶縁層を形成し、前記第１の絶縁層上に第１の導電層を形成し、前記第１の導電層上に整流性素子層及び少なくとも第１の磁性層、非磁性層、第２の磁性層を含む磁気抵抗効果素子層を含む複合層を形成し、前記複合層及び前記第１の導電層を、第１の配線パターンに応じたパターンを持つマスクを用いて加工し、前記第１のパターン上及び前記第１の絶縁層上に第２の絶縁層を形成し、前記第２の絶縁層をその上面と前記複合層の上面とが同一平面上に露出するように平坦化し、前記第２の絶縁層上及び前記複合層上に第２の導電層を形成し、前記第２の導電層及び前記複合層を、第２の配線パターンに応じたパターンを持つマスクを用いて加工する。
【００２０】
また、この発明の第５態様に係る半導体集積回路装置の製造方法は、半導体基板上に第１の絶縁層を形成し、前記第１の絶縁層上に第１の導電層を形成し、前記第１の導電層上に少なくとも第１の磁性層、非磁性層、第２の磁性層を含む磁気抵抗効果素子層を形成し、前記磁気抵抗効果素子層及び前記第１の導電層を、第１の配線パターンに応じたパターンを持つマスクを用いて加工し、前記加工された磁気抵抗効果素子層上及び前記第１の絶縁層上に第２の絶縁層を形成し、前記第２の絶縁層をその上面と前記磁気抵抗効果素子層の上面とが同一平面上に露出するように平坦化し、前記第２の絶縁層上及び前記磁気トンネル接合層上に第２の導電層を形成し、前記第２の導電層上に第３の絶縁層を形成し、前記第３の絶縁層上に第３の導電層を形成し、前記第３の導電層、前記第３の絶縁層、前記第２の導電層及び前記磁気抵抗効果素子層を、第２の配線パターンに応じたパターンを持つマスクを用いて加工する。
【００２１】
また、この発明の第６態様に係る半導体集積回路装置の製造方法は、半導体基板上に第１の絶縁層を形成し、前記第１の絶縁層上に第１の導電層を形成し、前記第１の導電層上に整流性素子層及び少なくとも第１の磁性層、非磁性層、第２の磁性層を含む磁気抵抗効果素子層を含む複合層を形成し、前記複合層及び前記第１の導電層を、第１の配線パターンに応じたパターンを持つマスクを用いて加工し、前記加工された複合層上及び前記第１の絶縁層上に第２の絶縁層を形成し、前記第２の絶縁層をその上面と前記複合層の上面とが同一平面上に露出するように平坦化し、前記第２の絶縁層上及び前記磁気抵抗効果素子層上に第２の導電層を形成し、前記第２の導電層上に第３の絶縁層を形成し、前記第３の絶縁層上に第３の導電層を形成し、前記第３の導電層、前記第３の絶縁層、前記第２の導電層及び前記複合層を、第２の配線パターンに応じたパターンを持つマスクを用いて加工する。
【００２２】
また、この発明の第７態様に係る半導体集積回路装置の製造方法は、絶縁ゲート型電界効果トランジスタが形成された半導体基板上に第１の絶縁層を形成し、前記第１の絶縁層を平坦化し、前記第１の絶縁層上に第１の導電層を形成し、前記第１の導電層上に少なくとも第１の磁性層、非磁性層、第２の磁性層を含む磁気抵抗効果素子層を形成し、前記磁気抵抗効果素子層及び前記第１の導電層を、第１の配線パターンに応じたパターンを持つマスクを用いて加工し、前記加工された磁気抵抗層上及び前記第１の絶縁層上に第２の絶縁層を形成し、前記第２の絶縁層をその上面と前記磁気抵抗効果素子層の上面とが同一平面上に露出するように平坦化し、前記第２の絶縁層及び前記第１の絶縁層を貫通して、前記絶縁ゲート型電界効果トランジスタのソース又はドレインに電気的に接続されるヴィアを形成し、前記第２の絶縁層上及び前記磁気抵抗効果素子層上に第２の導電層を形成し、前記第２の導電層を前記磁気抵抗効果素子と前記ヴィアとに接するパターンに加工し、前記加工された第２の導電層上及び前記第２の絶縁層上に第３の絶縁層を形成し、前記第３の絶縁層上に第３の導電層を形成し、前記第３の導電層、前記第３の絶縁層、前記第２の導電層及び前記磁気抵抗効果素子層を、第２の配線パターンに応じたパターンを持つマスクを用いて加工する。
【００２３】
【発明の実施の形態】
以下、この発明の実施形態を、図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００２４】
（第１の実施形態）
図１Ａはこの発明の第１の実施形態に係る磁気ランダムアクセスメモリ（ＭＲＡＭ）を示す平面図、図１Ｂは図１Ａ中の１Ｂ−１Ｂ線に沿う断面図、図１Ｃは図１Ａ中の１Ｃ−１Ｃ線に沿う断面図である。
【００２５】
図１Ａ〜図１Ｃに示すように、第１の実施形態に係るＭＲＡＭは、第１の方向Ｘに延びる第１の電流磁界配線１と、第１の方向Ｘに交差する、例えば直交する第２の方向Ｙに延びる第２の電流磁界配線２とを有する。第１の電流磁界配線１と第２の電流磁界配線２との交差部各々には、磁気抵抗効果素子３が一つずつ配置されてメモリセルアレイを構成する。本例では、磁気抵抗効果素子３の平面形状は、上記交差部の平面形状に一致する。磁気抵抗効果素子３の一例は、磁気トンネル接合（Ｔｕｎｎｅｌｉｎｇ　Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔｉｖｅ：ＴＭＲ）を含むＴＭＲ素子である。ＴＭＲ素子は、磁性層例えば強磁性層を含む磁気記録層と、非磁性層を含むトンネル障壁層と、磁性層例えば強磁性層を含む磁化固着層とを含む。
【００２６】
図１Ａ〜図１Ｃに示すＭＲＡＭは、クロスポイント型と呼ばれるＭＲＡＭであり、磁気抵抗効果素子３の下面には第１の電流磁界配線１とのコンタクトが有り、その上面には第２の電流磁界配線２とのコンタクトが有る。本例では、第１の電流磁界配線１は、読み出し／書き込みワード線（ディジット線と呼ばれることもある）として機能し、第２の電流磁界配線２は、ビット線として機能する。もちろん、第１の電流磁界配線１をビット線として機能させ、第２の電流磁界配線２を読み出し／書き込みワード線として機能させることも可能である。
【００２７】
磁気抵抗効果素子３は、例えば第１、第２の電流磁界配線１、２を１本ずつ選択することで選択され、これによって、任意のビットの磁気抵抗効果素子３に対してデータ読み出しあるいはデータ書き込みが為される。具体的には、データ読み出しは、例えば一対の第１、第２の電流磁界配線１、２を選択し、選択した一対の第１、第２の電流磁界配線１、２間に流れる電流の大小を検知することで為される。データ読み出しの際、選択していないセルにも読み出し電流が流れる。これを漏れ電流という。漏れ電流を抑制し、読み出しシグナルマージン、例えば読み出し時のＳ／Ｎ比を向上させるために、例えば選択されていない第１、第２の電流磁界配線１、２の電位を調整し、選択されていない第１、第２の電流磁界配線１、２に流れ込む電流を抑制するようにしても良い。
【００２８】
また、データ書き込みは、例えば一対の第１、第２の電流磁界配線１、２を選択し、選択された一対の第１、第２の電流磁界配線１、２に電流を流す。そして、電流により発生する磁界が選択された一対の第１、第２の電流磁界配線１、２の交差部で強くなることを利用し、この交差部に位置する磁気抵抗効果素子３に対してデータを書き込む。
【００２９】
次に、この発明の第１の実施形態に係るＭＲＡＭの一製造方法例について説明する。
【００３０】
図２〜図７はこの発明の第１の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図である。
【００３１】
まず、図２に示すように、半導体基板、例えばシリコン基板１０上に、第１の絶縁層１１を形成する。第１の絶縁層１１の一材料例は、二酸化シリコン膜である。なお、基板１０上には、例えば通常のＣＭＯＳプロセスを用いて形成された絶縁ゲート型電界効果トランジスタ、例えばＭＯＳＦＥＴが複数形成されており、各種の機能回路を構成している。なお、複数のＭＯＳＦＥＴについては特に図示はしない。次いで、第１の絶縁層１１を、複数のＭＯＳＦＥＴによって生じた段差を吸収するように、その表面を、例えばＣＭＰ法を用いて平坦化する。次いで、第１の絶縁層１１上に、第１の導電層１２を形成する。第１の導電層１２は、第１の電流磁界配線１となる層であり、その一材料例は、Ａｌである。次いで、第１の導電層１２上に、少なくとも第１の磁性層１３、非磁性層１４、第２の磁性層１５を含む磁気抵抗効果素子層１６を形成する。第１の磁性層１３は、本例では磁化固着層となる層であり、例えば強磁性体が用いられる。強磁性体の一材料例は、ＮｉＦｅである。非磁性層１４はトンネル障壁層となる層であり、例えば非磁性体が用いられる。非磁性体の一材料例は、Ａｌ２Ｏ３である。第２の磁性層１５は、本例磁気記録層となる層であり、例えば強磁性体が用いられる。強磁性体の一材料例は、ＮｉＦｅである。
【００３２】
次に、図３に示すように、磁気抵抗効果素子層１６及び第１の導電層１２を、第１の電流磁界配線パターンに応じたパターンを持つマスクを用いて加工する。加工の一例は、まず、磁気抵抗効果素子層１６上に、ハードマスク層（図示せず）を形成する。次いで、ハードマスク層上に、ホトレジスト層（図示せず）を形成する。次いで、通常のホトリソグラフィ法を用いて、ホトレジスト層を、第１の電流磁界配線パターンに応じたパターンに加工する。次いで、加工されたホトレジスト層のパターンを、ハードマスク層に、例えばＲＩＥ法を用いて転写、即ちハードマスク層を、ホトレジスト層のパターンに合わせてパターニングする。次いで、パターニングされたハードマスク層をエッチングのマスクに用いて、例えばＡｒガスを用いたイオンミーリング法によって、磁気抵抗効果素子層１６及び第１の導電層１２をエッチングする。
【００３３】
次に、図４に示すように、加工された磁気抵抗効果素子層１６上及び第１の絶縁層１１上に、第２の絶縁層１８を形成する。次いで、第２の絶縁層１８を、その上面と磁気抵抗効果素子層１６の上面とが同一平面上に露出するように、例えばＣＭＰ法を用いて平坦化する。平坦化の際、例えばハードマスク層をＣＭＰのストッパー層として用いると、ＣＭＰの際のダメージが、磁気抵抗効果素子層１６に直接に加わらない、という利点を得ることができる。ハードマスク層に絶縁性材料を用いた場合には、平坦化後に除去する。また、ハードマスク層に導電性材料を用いた場合には、平坦化後そのまま残すこともできる。残されたハードマスク層は、後に形成される第２の電流磁界配線と磁気抵抗効果素子層１６とのコンタクト材料として活用することが可能である。
【００３４】
次に、図５に示すように、第２の絶縁層１８上及び磁気抵抗効果素子層１６上に、第２の導電層１９を形成する。第２の導電層１９は、第１の電流磁界配線２となる層であり、その一材料例は、Ａｌである。
【００３５】
次に、図６及び図７に示すように、第２の導電層１９及び磁気抵抗効果素子層１６を、第２の電流磁界配線パターンに応じたパターンを持つマスクを用いて加工する。加工の一例は、通常のホトリソグラフィ法を用いて、ホトレジスト層を、第２の電流磁界配線パターンに応じたパターンに加工する。次いで、加工されたホトレジスト層のパターンをエッチングのマスクに用いて、第２の導電層１８をホトレジスト層のパターンに合わせてパターニングする。引き続き、ホトレジスト層及び加工された第２の導電層１９をエッチングのマスクに用いて、磁気抵抗効果素子層１６を加工する。これにより、第２の導電層１９は、第２の電流磁界配線２となり、第１の導電層１２は、第１の電流磁界配線１となる。そして、第１の電流磁界配線１と第２の電流磁界配線２との交差部に、この交差部の平面形状に一致した平面形状を有する磁気抵抗効果素子３が得られる。
【００３６】
最後に、図６に示した構造上に、第３の絶縁層を形成することで、第１の実施形態に係るＭＲＡＭのメモリセルアレイ部が完成する。
【００３７】
上記第１の実施形態であると、磁気抵抗効果素子３の平面形状が、第１の電流磁界配線１と第２の電流磁界配線２との交差部の平面形状に一致する。交差部の平面形状は長方形にできる。このため、例えば四隅が丸まった磁気抵抗効果素子や平面形状が楕円形となった磁気抵抗効果素子に比べて、磁化反転しきい値Ｈｓｗを小さくすることが可能となる。
【００３８】
また、磁気抵抗効果素子３を加工する際、第２の電流磁界配線２のパターンをエッチングのマスクに用いる。このため、磁気抵抗効果素子３毎に各々孤立した微細島状パターンを作らずに済む。また、第２の電流磁界配線２のパターンは、微細島状パターンに比べて形状変動が少ないライン・アンド・スペースパターンである。よって、磁気抵抗効果素子３の平面形状のばらつきを小さくすることができ、磁化反転しきい値の変動幅の拡大も抑えることができる。
【００３９】
さらに、第１の電流磁界配線１の幅及び第２の電流磁界配線２の幅に、それぞれ合わせ余裕を付加せずに済む。本例では、磁気抵抗効果素子３の第２方向Ｙに沿った幅ＷＹ−ＴＭＲは、第１の電流磁界配線１の第２方向Ｙに沿った幅ＷＹ−ＷＬに等しい。磁気抵抗効果素子３の第１方向Ｘに沿った幅ＷＸ−ＴＭＲは、第２の電流磁界配線２の第１方向Ｘに沿った幅ＷＸ−ＢＬと等しい。よって、セルレイアウトの更なる高密度化や、セルサイズの更なる微細化も可能となる。
【００４０】
また、磁気抵抗効果素子３のためのホトリソグラフィ工程を省略できる。このため、製造工程を短縮できる、という利点もある。
【００４１】
（第２の実施形態）
図８Ａはこの発明の第２の実施形態に係る磁気ランダムアクセスメモリを示す平面図、図８Ｂは図８Ａ中の８Ｂ−８Ｂ線に沿う断面図、図８Ｃは図８Ａ中の８Ｃ−８Ｃ線に沿う断面図である。
【００４２】
図８Ａ〜図８Ｃに示すように、第２の実施形態に係るＭＲＡＭは、上記第１の実施形態に係るＭＲＡＭの磁気抵抗効果素子３に、整流性素子２１を積層したものである。整流性素子２１は磁気抵抗効果素子３に直列接続されている。直列接続された整流性素子２１及び磁気抵抗効果素子３は、第１の電流磁界配線１と第２の電流磁界配線２との間に直列に接続される。整流性素子２１は、データ書き込みの際、選択したセルのみにデータ書き込みを行い、あるいはデータ読み出しの際、選択したセルのみに電流を流してデータ読み出しを行う機能を持つ。
【００４３】
さらに、整流性素子２１を設けることによって、例えばデータ読み出しの際に、選択していないセルに流れる漏れ電流を抑制することもできる。これにより、クロスポイント型と呼ばれるＭＲＡＭにおいて、読み出しシグナルマージン、例えば読み出し時のＳ／Ｎ比を向上させることができる。これにより、読み出し動作の信頼性が向上すると同時に、読み出し動作の高速化を図ることが可能である。
【００４４】
具体的な一例としては、整流性素子２１の整流性を利用し、図９Ａに示すように、選択したセル以外は逆バイアスとなるように、選択していない第１、第２の電流磁界配線１，２のバイアスを制御することが可能である。これにより、選択していないセルに流れる漏れ電流を抑制することができる。整流性素子２１の一例はダイオードである。さらにダイオードの一例はショットキーダイオードである。
【００４５】
また、整流性素子２１のアノードは、図９Ｂに示すように、磁気抵抗効果素子３側に配置されても良い。
【００４６】
さらに、整流性素子２１は、図９Ｃ、図９Ｄに示すように、磁気抵抗効果素子３と第１の電流磁界配線１との間に配置されても良い。
【００４７】
次に、この発明の第２の実施形態に係るＭＲＡＭの一製造方法例について説明する。なお、以下の説明では、第１の実施形態に係るＭＲＡＭの一製造方法例と、同様の部分については説明を簡略化し、異なる部分を中心に説明する。
【００４８】
図１０〜図１５はこの発明の第２の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図である。
【００４９】
まず、図１０に示すように、半導体基板、例えばシリコン基板１０上に、第１の絶縁層１１を形成する。次いで、第１の実施形態と同様に、第１の絶縁層１１を、複数のＭＯＳＦＥＴによって生じた段差を吸収するように、その表面を、例えばＣＭＰ法を用いて平坦化する。次いで、第１の絶縁層１１上に、第１の導電層１２を形成する。次いで、第１の導電層１２上に、少なくとも第１の磁性層１３、非磁性層１４、第２の磁性層１５を含む磁気抵抗効果素子層１６及び整流性素子層２２を含む複合層２３を形成する。本例では、第１の導電層１２上に磁気抵抗効果素子層１６を形成し、磁気抵抗効果素子層１６上に整流性素子層２２を形成する例を示す。しかし、例えば図９Ｃ、図９Ｄに示した変形例に合致するように、第１の導電層１２上に整流性素子層２２を形成し、整流性素子層２２上に磁気抵抗効果素子層１６を形成しても良い。整流性素子層２２は、カソード層２４とアノード層２５とを含む。本例では、磁気抵抗効果素子層１６上にカソード層２４を形成し、カソード層２４上にアノード層２５を形成する例を示す。しかし、図９Ｂに示した変形例に合致するように、磁気抵抗効果素子層１６上にアノード層２５を形成し、アノード層２５上にカソード層２４を形成しても良い。さらに図９Ｃに示した変形例に合致するように、第１の導電層１２上にカソード層２４を形成し、カソード層２４上にアノード層２５を形成し、アノード層２５上に磁気抵抗効果素子層１６を形成しても良い。さらに図９Ｄに示した変形例に合致するように、第１の導電層１２上にアノード層２５を形成し、アノード層２５上にカソード層２４を形成し、カソード層２４上に磁気抵抗効果素子層１６を形成しても良い。カソード層２４の一材料例は金属、あるいはＮ型半導体である。アノード層２５の一材料例は、上記金属とショットキ接触するＰ型半導体、あるいはＮ型半導体とショットキ接触する金属である。これにより、本例の整流性素子層２２はダイオード、あるいはショットキーダイオードを含む。半導体の一材料例はシリコンである。本例では、特にアモルファスシリコンを形成した。また、金属の材料例は、Ｎｉ、Ｐｔ、Ｍｇである。
【００５０】
次に、図１１に示すように、複合層２３及び第１の導電層１２を、第１の電流磁界配線パターンに応じたパターンを持つマスクを用いて加工する。加工の一例は、まず、複合層２３上に、ハードマスク層（図示せず）を形成する。次いで、ハードマスク層上に、ホトレジスト層（図示せず）を形成する。次いで、通常のホトリソグラフィ法を用いて、ホトレジスト層を、第１の電流磁界配線パターンに応じたパターンに加工する。次いで、加工されたホトレジスト層のパターンを、ハードマスク層に、例えばＲＩＥ法を用いて転写、即ちハードマスク層を、ホトレジスト層のパターンに合わせてパターニングする。次いで、パターニングされたハードマスク層をエッチングのマスクに用いて、例えばＡｒガスを用いたイオンミーリング法によって、複合層２３及び第１の導電層１２をエッチングする。
【００５１】
次に、図１２に示すように、第１の絶縁層１１上及び加工された複合層２３上に、第２の絶縁層１８を形成する。次いで、第２の絶縁層１８を、その上面と複合層２３の上面とが同一平面上に露出するように、例えばＣＭＰ法を用いて平坦化する。平坦化の際、例えばハードマスク層をＣＭＰのストッパー層として用いると、ＣＭＰの際のダメージが、複合層２３に直接に加わらない、という利点を得ることができる。ハードマスク層に絶縁性材料を用いた場合には、平坦化後に除去する。また、ハードマスク層に導電性材料を用いた場合には、平坦化後そのまま残すこともできる。残されたハードマスク層は、後に形成される第２の電流磁界配線と複合層２３とのコンタクト材料として活用することが可能である。
【００５２】
次に、図１３に示すように、第２の絶縁層１８上及び複合層２３上に、第２の導電層１９を形成する。
【００５３】
次に、図１４及び図１５に示すように、第２の導電層１９及び複合層２３を、第２の電流磁界配線パターンに応じたパターンを持つマスクを用いて加工する。加工の一例は、通常のホトリソグラフィ法を用いて、ホトレジスト層を、第２の電流磁界配線パターンに応じたパターンに加工する。次いで、加工されたホトレジスト層のパターンをエッチングのマスクに用いて、第２の導電層１９をホトレジスト層のパターンに合わせてパターニングする。引き続き、ホトレジスト層及び加工された第２の導電層１９をエッチングのマスクに用いて、複合層２３を加工する。これにより、第２の導電層１９は第２の電流磁界配線２となり、第１の導電層１２は第１の電流磁界配線１となる。また、整流性素子層２２は整流性素子２１となり、磁気抵抗効果素子層１６は磁気抵抗効果素子３となる。このようにして、第１の電流磁界配線１と第２の電流磁界配線２との交差部に、この交差部の平面形状に一致した平面形状を有する磁気抵抗効果素子３および整流性素子２１が得られる。
【００５４】
最後に、図１５に示した構造上に、第３の絶縁層を形成することで、第２の実施形態に係るＭＲＡＭのメモリセルアレイ部が完成する。
【００５５】
上記第２の実施形態においても、上記第１の実施形態と同様の効果を得ることができる。
【００５６】
（第３の実施形態）
図１６Ａはこの発明の第３の実施形態に係る磁気ランダムアクセスメモリを示す平面図、図１６Ｂは図１６Ａ中の１６Ｂ−１６Ｂ線に沿う断面図、図１６Ｃは図１６Ａ中の１６Ｃ−１６Ｃ線に沿う断面図である。
【００５７】
図１６Ａ〜図１６Ｃに示すように、第３の実施形態に係るＭＲＡＭは、上記第２の実施形態に係るＭＲＡＭの第２の電流磁界配線２に加え、データ読み出し時に用いる読み出し配線３１を設けたものである。第２の電流磁界配線２は、データ書き込み時に書き込み磁界を与える配線として使用される。読み出し配線３１を設けることで、データ書き込み時に大きな電流が磁気抵抗効果素子３に直接流れ込むことを防止できる。このため、第２の実施形態による利点に加えて、例えば磁気抵抗効果素子３の早期劣化を抑制できる、という利点を得ることができる。
【００５８】
もちろん、第３の実施形態は第１の実施形態と組み合わせることが可能である。
【００５９】
次に、この発明の第３の実施形態に係るＭＲＡＭの一製造方法例について説明する。なお、以下の説明では、第２の実施形態に係るＭＲＡＭの一製造方法例と、同様の部分については説明を簡略化し、異なる部分を中心に説明する。
【００６０】
図１７〜図２２はこの発明の第３の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図である。
【００６１】
まず、図１７に示すように、半導体基板、例えばシリコン基板１０上に、第１の絶縁層１１を形成する。次いで、第２の実施形態と同様に、第１の絶縁層１１を、複数のＭＯＳＦＥＴによって生じた段差を吸収するように、その表面を、例えばＣＭＰ法を用いて平坦化する。次いで、第１の絶縁層１１上に、第１の導電層１２を形成する。次いで、第１の導電層１２上に、少なくとも第１の磁性層１３、非磁性層１４、第２の磁性層１５を含む磁気抵抗効果素子層１６及び整流性素子層２２を含む複合層２３を形成する。なお、整流性素子層２２は形成しなくても良い。この場合には、第３の実施形態を第１の実施形態に組み合わせたＭＲＡＭを得ることができる。
【００６２】
次に、図１８に示すように、複合層２３及び第１の導電層１２を、第１の配線パターンに応じたパターンを持つマスクを用いて加工する。
【００６３】
次に、図１９に示すように、加工された複合層２３及び第１の絶縁層１１上に、第２の絶縁層１８を形成する。次いで、第２の絶縁層１８を、その上面と複合層２３の上面とが同一平面上に露出するように、例えばＣＭＰ法を用いて平坦化する。
【００６４】
次に、図２０に示すように、第２の絶縁層１８上及び複合層２３上に、第２の導電層３２を形成する。第２の導電層３２は、読み出し配線３１となる層であり、その一材料例は、Ｔａである。また、その厚みの一例は５０ｎｍである。次いで、第２の導電層３２上に、第３の絶縁層３３を形成する。第３の絶縁層３３は、読み出し配線３１と、第２の電流磁界配線２とを絶縁する層であり、その一材料例は、ＳｉＯ２である。また、その厚みの一例は５０ｎｍである。次いで、第３の絶縁層３３上に、第３の導電層３４を形成する。第３の導電層３４は、第２の電流磁界は配線となる層であり、その一材料例は、Ａｌである。
【００６５】
次に、図２１及び図２２に示すように、第３の導電層３４、第３の絶縁層３３、第２の導電層３２及び複合層２３を、第２の電流磁界配線パターンに応じたパターンを持つマスクを用いて加工する。加工の一例は、通常のホトリソグラフィ法を用いて、ホトレジスト層を、第２の電流磁界配線パターンに応じたパターンに加工する。次いで、加工されたホトレジスト層のパターンをエッチングのマスクに用いて、第３の導電層３４をホトレジスト層のパターンに合わせてパターニングする。引き続き、ホトレジスト層及び加工された第３の導電層３４をエッチングのマスクに用いて、第３の絶縁層３３、第２の導電層３２、及び複合層２３を加工する。これにより、第３の導電層３４は、第２の電流磁界配線２となり、第２の導電層３２は読み出し配線３１となり、第１の導電層１２は、第１の電流磁界配線１となる。そして、第１の電流磁界配線１と第２の電流磁界配線２との交差部に、この交差部の平面形状に一致した平面形状を有する磁気抵抗効果素子３および整流性素子２１が得られる。
【００６６】
最後に、図２２に示した構造上に、第４の絶縁層を形成することで、第３の実施形態に係るＭＲＡＭのメモリセルアレイ部が完成する。
【００６７】
上記第３の実施形態においても、上記第１、第２の実施形態と同様の効果を得ることができる。
【００６８】
（第４の実施形態）
図２３Ａはこの発明の第４の実施形態に係る磁気ランダムアクセスメモリを示す平面図、図２３Ｂは図２３Ａ中の２３Ｂ−２３Ｂ線に沿う断面図、図２３Ｃは図２３Ａ中の２３Ｃ−２３Ｃ線に沿う断面図である。
【００６９】
また、図２４はこの発明の第４の実施形態に係る磁気ランダムアクセスメモリの等価回路図である。
【００７０】
図２３Ａ、図２３Ｂ、図２３Ｃ及び図２４に示すように、第４の実施形態に係る磁気ランダムアクセスメモリは、１つの磁気抵抗効果素子３と１つのセルトランジスタ４１とを含む１磁気抵抗効果素子−１トランジスタ型のメモリセルを持つ。セルトランジスタ４１のゲートＧは、読み出しワード線ＲＷＬに接続される。本例の読み出しワード線ＲＷＬは、第２の方向Ｙに沿って形成されている。セルトランジスタ４１のソースＳは、ソース線ＳＬに接続され、例えば接地される。セルトランジスタのドレインＤは、引き出し電極４２の一端に接続される。引き出し電極４２の他端は、磁気抵抗効果素子３の一端に接続される。磁気抵抗効果素子３の一端は、例えば磁化固着層である。磁気抵抗効果素子３の他端は、第１の電流磁界配線１に接続される。本例の第１の電流磁界配線１はビット線として機能し、第１の方向Ｘに沿って形成されている。磁気抵抗効果素子３の他端は、例えば磁気記録層である。本例の磁気抵抗効果素子３は第１の電流磁界配線１上に形成され、かつ引き出し電極４２下に形成される。引き出し電極４２上には絶縁層４３が形成され、絶縁層４３上には第２の電流磁界配線２が形成されている。本例の第２の電流磁界配線２は、書き込みワード線と機能し、第２の方向Ｙに沿って形成されている。
【００７１】
データ書き込み時、図２４中に矢印で示すように、第１の電流磁界配線１、第２の電流磁界配線２に同時に書き込み電流を流す。そして、交点にある磁気抵抗効果素子３にデータを書き込む。
【００７２】
データ読み出し時、選択されたセルトランジスタを導通させる。これにより、図２４中に点線で示すように、第１の電流磁界配線１からソース線ＳＬに向かって読み出し電流が流れる。この読み出し電流の値を、第１の電流磁界配線１に接続された、例えばセンスアンプ（図示せず）で判定することになる。
【００７３】
第４の実施形態では、磁気抵抗効果素子３をビット線（第１の電流磁界配線１）上に形成し、かつ引き出し電極４２下に形成する。これにより、磁気抵抗効果素子３を引き出し電極４２上に形成し、かつビット線下に形成したＭＲＡＭに比較して、書き込みワード線を磁気抵抗効果素子３に、より近づけることができる、という利点がある。書き込みワード線が磁気抵抗効果素子３に、より近づくことで、書き込み磁界を磁気抵抗効果素子３に与えやすくなり、データを書き込み易くすることができる。
【００７４】
また、引き出し電極４２下に磁気抵抗効果素子３を形成するので、引き出し電極４２の加工に際し、磁気抵抗効果素子３の加工の影響が及ばない。このため、引き出し電極４２を薄くすることができる。さらには引き出し電極４２の厚さの変動も抑制される。これにより、ビット線−セルトランジスタ間の抵抗値のバラツキも抑制することが可能となる。よって、例えばデータ読み出しに関する信頼性も向上する。
【００７５】
さらに、メモリセル各々にセルトランジスタがある。このセルトランジスタによって、データ読み出し時、任意に選択したメモリセルからの電流を、他のメモリセルからの電流と分離することができる。このため、読み出しシグナルマージン、例えば読み出し時のＳ／Ｎ比を向上させることができる。これにより、読み出し動作の信頼性が向上すると同時に、読み出し動作の高速化を図ることが可能である。
【００７６】
次に、この発明の第４の実施形態に係るＭＲＡＭの一製造方法例について説明する。なお、以下の説明では、第１の実施形態に係るＭＲＡＭの一製造方法例と、同様の部分については説明を簡略化し、異なる部分を中心に説明する。
【００７７】
図２５〜図３８はこの発明の第４の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図である。
【００７８】
まず、図２５に示すように、半導体基板、例えばＰ型のシリコン基板１０に、素子分離領域に対応したシャロートレンチを形成する。次いで、シャロートレンチ内を絶縁物、例えばＳｉＯ２で埋め込み、素子分離領域（シャロートレンチアイソレーション：ＳＴＩ）４４を形成する。これにより、基板１０に、素子領域４５が区画される。次いで、シリコン基板１０の表面、特に素子領域４５の表面を熱酸化し、ゲート絶縁膜（ＳｉＯ２）４６を形成する。次いで、基板１０及び素子分離領域４４上に導電性ポリシリコンを堆積し、導電性ポリシリコン膜を形成する。次いで、導電性ポリシリコン膜をパターニングし、ゲート電極４７を形成する。次いで、ゲート電極４７及び素子分離領域４４をマスクに用いて、Ｎ型不純物、例えば砒素又はリンを基板１０にイオン注入し、さらに拡散させて、Ｎ型ソース／ドレイン領域４８を形成する。
【００７９】
次に、図２６に示すように、図２５に示した構造上に、絶縁物、例えばＳｉＯ２を堆積し、第１層層間絶縁膜１１−１を形成する。次いで、第１層層間絶縁膜１１−１に、Ｎ型ソース／ドレイン領域４８に達する開孔を形成する。次いで、開孔内を導電物、例えばタングステン等のメタルで埋め込み、第１層メタル−基板ヴィア４９を形成する。
【００８０】
次に、図２７に示すように、図２６に示した構造上に、絶縁物、例えばＳｉＯ２を堆積し、第２層層間絶縁膜１１−２を形成する。次いで、第２層層間絶縁膜８に、コンタクト４９に達する第１層メタル配線用トレンチを形成する。次いで、配線用トレンチ内を導電物、例えばタングステン等のメタルで埋め込み、第１層メタル層５０からなる配線を形成する。これにより、本例では、配線のうち、ソース線となる配線５０−１、ヴィアに接続される配線５０−２が形成される。
【００８１】
次に、図２８に示すように、図２７に示した構造上に、絶縁物、例えばＳｉＯ２を堆積し、第３層層間絶縁膜１１−３を形成する。次いで、第３層層間絶縁膜１１−３上に、第２層メタル１２を形成する。次いで、第２層メタル１２上に、少なくとも第１の磁性層１３、非磁性層１４、第２の磁性層１５を含む磁気抵抗効果素子層１６を形成する。
【００８２】
次に、図２９に示すように、磁気抵抗効果素子層１６及び第２層メタル１２を、第１の電流磁界配線パターンに応じたパターンを持つマスクを用いて加工する。
【００８３】
次に、図３０に示すように、第３層層間絶縁膜１１−３及び加工された磁気抵抗効果素子層１６上に、第４層間絶縁膜１８を形成する。次いで、第４層層間絶縁膜１８を、その上面と複合層２３の上面とが同一平面上に露出するように、例えばＣＭＰ法を用いて平坦化する。
【００８４】
次に、図３１に示すように、第４層層間絶縁膜１２及び第３層層間絶縁膜１１−３に、配線５０−２に達する開孔を形成する。次いで、開孔内を導電物、例えばタングステン等のメタルで埋め込み、第１層メタル−エキストラメタルヴィア５１を形成する。
【００８５】
次に、図３２に示すように、図３１に示した構造上に、導電物、例えばタングステンを堆積し、エキストラメタル層５２を形成する。
【００８６】
次に、図３３に示すように、エキストラメタル層５２を、磁気抵抗効果素子層１６とヴィア５１とに接するパターンに加工する。
【００８７】
次に、図３４に示すように、第４層層間絶縁膜１８上、磁気抵抗効果素子層１６上、及び加工されたエキストラメタル層５２上に、第５層間絶縁膜５３−１を形成する。次いで、第５層層間絶縁膜５３−１を、その上面とエキストラメタル層の上面とが同一平面上に露出するように、例えばＣＭＰ法を用いて平坦化する。
【００８８】
次に、図３５に示すように、図３４に示した構造上に、第６層層間絶縁膜５３−２を形成する。次いで、第６層層間絶縁膜５３−２上に、第３層メタル５４を形成する。
【００８９】
次に、図３６〜図３８に示すように、第３層メタル５４を、第２の電流磁界配線パターンに応じたパターンを持つマスクを用いて加工する。加工の一例は、通常のホトリソグラフィ法を用いて、ホトレジスト層を、第２の電流磁界配線パターンに応じたパターンに加工する。次いで、加工されたホトレジスト層のパターンをエッチングのマスクに用いて、第３層メタル５４をホトレジスト層のパターンに合わせてパターニングする。引き続き、ホトレジスト層及び加工された第３層メタル５４をエッチングのマスクに用いて、第６層層間絶縁膜５３−２、第５層層間絶縁膜５３−１をエッチングする。引き続き、エッチングを行い、磁気抵抗効果素子層１６を加工する。これにより、第３層メタル５４は第２の電流磁界配線２となり、エキストラメタル層５２は引き出し電極４２となる。また、磁気抵抗効果素子層１６は磁気抵抗効果素子３となり、第２層メタル１２は第１の電流磁界配線１となる。このようにして、第１の電流磁界配線１と第２の電流磁界配線２との交差部に、この交差部の平面形状に一致した平面形状を有する磁気抵抗効果素子３が得られる。
【００９０】
最後に、図３８に示した構造上に、第７層層間絶縁膜を形成することで、第４の実施形態に係るＭＲＡＭのメモリセルアレイ部が完成する。
【００９１】
上記第４の実施形態においても、上記第１、第２、第３の実施形態と同様の効果を得ることができる。
【００９２】
（第５の実施形態）
図３９Ａはこの発明の第５の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図、図３９Ｂは図３９Ａ中の３９−３９線に沿う断面図である。
【００９３】
図３９Ａ及び図３９Ｂに示すように、磁気抵抗効果素子層１６を加工する際、第１の磁性層１３及び第２の磁性層１５の一方のみを加工し、非磁性層１４で加工を止めることも可能である。例えば磁気抵抗効果素子層１６は、磁気記録層、トンネル障壁層、磁化固着層を含む磁気トンネル接合層であるとき、磁気記録層を加工し、トンネル障壁層で加工を止める。これにより、第５の実施形態に係るＭＲＡＭでは、少なくとも磁気記録層の平面形状が第１の電流磁界配線１と第２の電流磁界配線２との交差部の平面形状に一致し、少なくとも磁化固着層の平面形状が第１の電流磁界配線の平面形状に一致する。
【００９４】
このような第５の実施形態であると、磁気抵抗効果素子層１６を加工する際、第１の磁性層１３及び第２の磁性層１５の一方のみを加工し、非磁性層１４で加工を止める。このため、磁気抵抗効果素子層１６を加工する際、第１の電流磁界配線１まで加工、例えばエッチングされてしまうことを抑制できる、という利点を得ることができる。
【００９５】
〔磁気抵抗効果素子の例〕
〔第１の例〕
第１〜第５の実施形態にて説明した磁気抵抗効果素子３には、ＴＭＲ素子を使うことができる。以下ＴＭＲ素子の幾つかの例について説明する。
【００９６】
図４０Ａは、ＴＭＲ素子の第１の例を示す断面図である。
【００９７】
図４０Ａに示すように、下地層１５０上には、反強磁性層１５１、強磁性層１５２、トンネル障壁層１５３、強磁性層１５４及び保護層１５５が順次形成されている。
【００９８】
本例では、強磁性層１５２がスピンの向きが固定される磁化固着層として機能し、強磁性層１５４がスピンの向きが変化される磁気記録層として機能する。反強磁性層１５１は、強磁性層１５２のスピンの向きを固定する層である。磁化固着層として機能する強磁性層１５２のスピンの向きは、例えば反強磁性層１５１を用いて固定しても良い。
【００９９】
なお、下地層１５１は、例えば強磁性層や反強磁性層を形成し易くしたり、保護したりするための層であり、必要に応じて設けられる。保護層１５５は、例えば強磁性層や反強磁性層を保護するための層であり、下地層１５１と同様、必要に応じて設けられる。保護層１５５は、例えば第１の実施形態等で説明したハードマスク層を利用して形成されても良い。
【０１００】
これら下地層１５１及び保護層１５５に関する事項は、以下に説明する第２〜第４の例においても同様である。
【０１０１】
強磁性層１５２、１５４の材料例としては、下記の材料を挙げることができる。
【０１０２】
Ｆｅ、Ｃｏ、Ｎｉ、またはそれらの合金
スピン分極率の大きいマグネタイト
ＣｒＯ２、ＲＸＭｎＯ３−ｙ等の酸化物（Ｒ：希土類、Ｘ：Ｃａ、Ｂａ、Ｓｒ）
ＮｉＭｎＳｂ、ＰｔＭｎＳｂ等のホイスラー合金（Ｈｅｕｓｌｅｒ　ａｌｌｏｙ）
なお、上記強磁性体１５２、１５４の材料例において、例えば強磁性を失わない範囲内で、非磁性元素が含まれていても良い。
【０１０３】
非磁性元素の例としては、下記の元素を挙げることができる。
【０１０４】
Ａｇ、Ｃｕ、Ａｕ、Ａｌ、Ｍｇ、Ｓｉ、Ｂｉ、Ｔａ、Ｂ、Ｃ、Ｏ、Ｎ、Ｐｄ、Ｐｔ、Ｚｒ、Ｉｒ、Ｗ、Ｍｏ、Ｎｂ
強磁性層１５２、１５４の厚さの例は、強磁性層１５２、１５４が超常磁性（ｓｕｐｅｒ−ｐａｒａｍａｇｎｅｔｉｃ）にならない程度の厚さ以上にすることである。具体的な一例は、強磁性層１５２、１５４の厚さを０．４ｎｍ以上とする。また、強磁性層１５２、１５４の厚さの上限は特に無いが、例えばＴＭＲ素子の作製上１００ｎｍ以下が良い。
【０１０５】
反強磁性層１５１の材料例としては、下記の材料を挙げることができる。
【０１０６】
Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、Ｆｅ２Ｏ３
トンネル障壁層１５３の材料例としては、下記の材料を挙げることができる。
【０１０７】
Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＡｌＮ、Ｂｉ２Ｏ３、ＭｇＦ２、ＣａＦ２、ＳｒＴｉＯ２、ＡｌＬａＯ３
なお、上記トンネル障壁層１５３の材料例において、例えば絶縁性を失わない範囲内で、酸素、窒素及びフッ素の少なくともいずれか一つをさらに含んでいても良く、例えば絶縁性を失わない範囲内で、酸素、窒素及びフッ素の少なくともいずれか一つが欠損していても良い。
【０１０８】
トンネル障壁層１５３の厚さは、薄い方が良いが、特に制限はない。敢えて一例を示すならば、トンネル障壁層１５３の厚さを１０ｎｍ以下とする。これは、ＴＭＲ素子の作製上の観点からである。
【０１０９】
〔第２の例〕
図４０Ｂは、ＴＭＲ素子の第２の例を示す断面図である。
【０１１０】
第２の例に係るＴＭＲ素子は、ダブルジャンクション型と呼ばれているＴＭＲ素子である。
【０１１１】
図４０Ｂに示すように、下地層１５０上には、反強磁性層１５１−１、強磁性層１５２−１、トンネル障壁層１５３−１、強磁性層１５４、トンネル障壁層１５３−２、強磁性層１５２−２、反強磁性層１５１−２、及び保護層１５５が順次形成されている。
【０１１２】
本例では、強磁性層１５２−１、１５２−２が磁化固着層として機能し、強磁性層１５４が磁気記録層として機能する。反強磁性層１５１−１は、強磁性層１５２−１のスピンの向きを固定する層であり、反強磁性層１５１−２は、強磁性層１５２−２のスピンの向きを固定する層である。
【０１１３】
本例のようなダブルジャンクション型のＴＭＲ素子は、例えば図４０Ａに示すＴＭＲ素子（シングルジャンクション型）に比較して、低抵抗時における抵抗値と高抵抗時における抵抗値との比、いわゆるＭＲ比（ｍａｇｎｅｔｏ−ｒｅｓｉｓｔａｎｃｅ　ｒａｔｉｏ）をさらに大きくできる、という利点がある。
【０１１４】
反強磁性層１５１−１、１５１−２、強磁性層１５２−１、１５２−２、１５４、及びトンネル障壁層１５３−１、１５３−２それぞれの材料例は、上記第１の例で説明した通りである。
【０１１５】
また、強磁性層１５１−１、１５１−２、５４それぞれの厚さの例は、上記第１の例で説明した通りである。
【０１１６】
また、トンネル障壁層１５３−１、１５３−２の材料例、及び厚さの例は、上記第１の例で説明した通りである。
【０１１７】
〔第３の例〕
図４０Ｃは、ＴＭＲ素子の第３の例を示す断面図である。
【０１１８】
図４０Ｃに示すように、第３の例に係るＴＭＲ素子は、第１の例に係るＴＭＲ素子の強磁性層１５２、１５４を、強磁性層と非磁性層とのスタック構造としたものである。スタック構造の例としては、本例のように、強磁性層／非磁性層／強磁性層の三層膜を挙げることができる。本例では、強磁性層１５２が強磁性層１６１／非磁性層１６２／強磁性層１６３の三層膜とされ、強磁性層１５４が強磁性層１６４／非磁性層１６５／強磁性層１６６の三層膜とされている。
【０１１９】
強磁性層１６１、１６３、１６４、１６６の材料例は、上記第１の例で説明した通りである。
【０１２０】
非磁性層１６２、１６５の材料例は、下記の材料を挙げることができる。
【０１２１】
Ｒｕ、Ｉｒ
強磁性層／非磁性層／強磁性層の三層膜の具体的な例を挙げるとするならば、下記の例を挙げることができる。
【０１２２】
Ｃｏ／Ｒｕ／Ｃｏ、Ｃｏ／Ｉｒ／Ｃｏ
Ｃｏ−Ｆｅ／Ｒｕ／Ｃｏ−Ｆｅ、Ｃｏ−Ｆｅ／Ｉｒ／Ｃｏ−Ｆｅ
磁化固着層として機能する強磁性層１５２をスタック構造とした場合、例えば強磁性層１６１／非磁性層１６２／強磁性層１６３の三層膜とした場合、強磁性層１６１と強磁性層１６３との間に、非磁性層１６２を介して反強磁性結合を生じさせるのが良い。さらに上記三層膜に接して反強磁性層１５１を設ける。このような構造とすることで、磁化固着層として機能する強磁性層１５２、特に強磁性層１６３のスピンの向きをより固く固定できる、という利点を得ることができる。この利点により、強磁性層１５２、特に強磁性層１６３は、電流磁界の影響を受け難くなり、磁化固着層として機能する強磁性層１５２のスピンの向きが、不慮に反転することを抑制することができる。
【０１２３】
また、磁気記録層として機能する強磁性層１５４をスタック構造とした場合、例えば強磁性層１６４／非磁性層１６５／強磁性層１６６の三層膜とした場合にも、強磁性層１６４と強磁性層１６６との間に、非磁性層１６５を介して反強磁性結合を生じさせておくのが良い。この場合、磁束が上記三層膜内で閉じるので、例えば磁極に起因したスイッチング磁界の増大を抑制することができる。この結果、例えばメモリセルの大きさ、あるいはＴＭＲ素子の大きさがサブミクロン以下になっても、例えば反磁界による電流磁界に起因した消費電力の増大を抑えることができる、という利点を得ることができる。
【０１２４】
また、磁気記録層として機能する強磁性層１５４は、ソフト強磁性層と強磁性層とのスタック構造とすることも可能である。ここで述べるソフト強磁性層とは、例えば強磁性層に比較して、スピンの向きがより反転し易い層のことである。
【０１２５】
強磁性層１５４を、ソフト強磁性層と強磁性層とのスタック構造とした場合、電流磁場配線、例えばビット線に近い方に、ソフト強磁性層が配置される。
【０１２６】
このスタック構造には、非磁性層をさらに含ませることも可能である。例えば本例のように、強磁性層１６４／非磁性層１６５／強磁性層１６６の三層膜である場合、例えば強磁性層１６６を、ソフト強磁性層とすることもできる。
【０１２７】
本例では、強磁性層１５２、１５４それぞれをスタック構造としているが、強磁性層１５２のみ、あるいは強磁性層１５４のみをスタック構造としても良い。
【０１２８】
〔第４の例〕
図４０Ｄは、ＴＭＲ素子の第４の例を示す断面図である。
【０１２９】
図４０Ｄに示すように、第４の例に係るＴＭＲ素子は、第２の例に係るＴＭＲ素子の強磁性層１５２−１、１５４、１５２−２を、第３の例で述べたスタック構造とした例である。
【０１３０】
本例では、強磁性層１５２−１が強磁性層１６１−１／非磁性層１６２−１／強磁性層１６３−１の三層膜とされ、強磁性層１５４が強磁性層１６４／非磁性層１６５／強磁性層１６６の三層膜とされ、強磁性層１５２−２が強磁性層１６１−２／非磁性層１６２−２／強磁性層１６３−２の三層膜とされている。
【０１３１】
強磁性層１６１−１、１６１−２、１６３−１、１６３−２、１６４、１６６の材料例は、上記第１の例で説明した通りである。
【０１３２】
非磁性層１６２−１、１６２−２、１６５の材料例は、上記第３の例で説明した通りである。
【０１３３】
本例では、強磁性層１５２−１、１５４、１５２−２それぞれをスタック構造としているが、少なくともいずれか一層のみをスタック構造としても良い。
【０１３４】
以上、この発明を第１〜第５の実施形態により説明したが、この発明は、これら実施形態それぞれに限定されるものではなく、その実施にあたっては、発明の要旨を逸脱しない範囲で種々に変形することが可能である。
【０１３５】
また、上記第１〜第５の実施形態はそれぞれ、単独で実施することが可能であるが、適宜組み合わせて実施することも、もちろん可能である。
【０１３６】
また、上記第１〜第５の実施形態には、種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
【０１３７】
また、上記第１〜第５の実施形態では、この発明を磁気ランダムアクセスメモリに適用した例に基づき説明したが、上記磁気ランダムアクセスメモリを内蔵した半導体集積回路装置、例えばプロセッサ、システムＬＳＩ等もまた、この発明の範疇である。
【０１３８】
【発明の効果】
以上説明したように、この発明によれば、磁化反転しきい値の上昇の抑制、及び磁化反転しきい値の変動幅の拡大をともに抑えることができ、また、微細化も可能となる磁気抵抗効果素子を有する半導体集積回路装置及びその製造方法を提供できる。
【図面の簡単な説明】
【図１】図１Ａはこの発明の第１の実施形態に係る磁気ランダムアクセスメモリを示す平面図、図１Ｂは図１Ａ中の１Ｂ−１Ｂ線に沿う断面図、図１Ｃは図１Ａ中の１Ｃ−１Ｃ線に沿う断面図
【図２】図２はこの発明の第１の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図３】図３はこの発明の第１の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図４】図４はこの発明の第１の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図５】図５はこの発明の第１の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図６】図６はこの発明の第１の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図７】図７はこの発明の第１の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図８】図８Ａはこの発明の第２の実施形態に係る磁気ランダムアクセスメモリを示す平面図、図８Ｂは図８Ａ中の８Ｂ−８Ｂ線に沿う断面図、図８Ｃは図８Ａ中の８Ｃ−８Ｃ線に沿う断面図
【図９】図９Ａは第２の実施形態に係る磁気ランダムアクセスメモリのメモリセルアレイの等価回路図、図９Ｂは第２の実施形態の第１変形例の等価回路図、図９Ｃは第２の実施形態の第２変形例の等価回路図、図９Ｄは第２の実施形態の第３変形例の等価回路図
【図１０】図１０はこの発明の第２の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図１１】図１１はこの発明の第２の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図１２】図１２はこの発明の第２の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図１３】図１３はこの発明の第２の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図１４】図１４はこの発明の第２の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図１５】図１５はこの発明の第２の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図１６】図１６Ａはこの発明の第３の実施形態に係る磁気ランダムアクセスメモリを示す平面図、図１６Ｂは図１６Ａ中の１６Ｂ−１６Ｂ線に沿う断面図、図１６Ｃは図１６Ａ中の１６Ｃ−１６Ｃ線に沿う断面図
【図１７】図１７はこの発明の第３の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図１８】図１８はこの発明の第３の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図１９】図１９はこの発明の第３の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図２０】図２０はこの発明の第３の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図２１】図２１はこの発明の第３の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図２２】図２２はこの発明の第３の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図２３】図２３Ａはこの発明の第４の実施形態に係る磁気ランダムアクセスメモリを示す平面図、図２３Ｂは図２３Ａ中の２３Ｂ−２３Ｂ線に沿う断面図、図２３Ｃは図２３Ａ中の２３Ｃ−２３Ｃ線に沿う断面図
【図２４】図２４はこの発明の第４の実施形態に係る磁気ランダムアクセスメモリの等価回路図
【図２５】図２５はこの発明の第４の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図２６】図２６はこの発明の第４の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図２７】図２７はこの発明の第４の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図２８】図２８はこの発明の第４の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図２９】図２９はこの発明の第４の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図３０】図３０はこの発明の第４の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図３１】図３１はこの発明の第４の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図３２】図３２はこの発明の第４の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図３３】図３３はこの発明の第４の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図３４】図３４はこの発明の第４の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図３５】図３５はこの発明の第４の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図３６】図３６はこの発明の第４の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図３７】図３７はこの発明の第４の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図３８】図３８はこの発明の第４の実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図
【図３９】図３９Ａはこの発明の第５実施形態に係る磁気ランダムアクセスメモリの一製造方法例を示す斜視図、図３９Ｂは図３９Ａ中の３９−３９線に沿う断面図
【図４０】図４０Ａは磁気抵抗効果素子の第１例を示す断面図、図４０Ｂは磁気抵抗効果素子の第２例を示す断面図、図４０Ｃは磁気抵抗効果素子の第３例を示す断面図、図４０Ｃは磁気抵抗効果素子の第４例を示す断面図
【図４１】図４１Ａは典型的な磁気ランダムアクセスメモリを示す平面図、図４１Ｂは図４１Ａ中の４１Ｂ−４１Ｂ線に沿う断面図、図４１Ｃは図４１Ａ中の４１Ｃ−４１Ｃ線に沿う断面図
【図４２】図４２Ａ、図４２Ｂ、図４２Ｃはそれぞれ磁気抵抗効果素子の平面形状を示す平面図
【符号の説明】
１…第１の電流磁界配線
２…第２の電流磁界配線
３…磁気抵抗効果素子
１０…シリコン基板
１１…第１の絶縁層
１２…第１の導電層
１３…第１の磁性層
１４…第２の磁性層
１５…第３の磁性層
１６…磁気抵抗効果素子層
１８…第２の絶縁層
１９…第２の導電層
２１…整流性素子
２２…整流性素子層
２３…複合層
２４…カソード層
２５…アノード層
３１…読み出し配線
３３…第３の絶縁層
３４…第４の導電層
４１…引き出し電極
【図１】
2004071881.tif 000003
【図２】
2004071881.tif 000004
【図３】
2004071881.tif 000005
【図４】
2004071881.tif 000006
【図５】
2004071881.tif 000007
【図６】
2004071881.tif 000008
【図７】
2004071881.tif 000009
【図８】
2004071881.tif 000010
【図９】
2004071881.tif 000011
【図１０】
2004071881.tif 000012
【図１１】
2004071881.tif 000013
【図１２】
2004071881.tif 000014
【図１３】
2004071881.tif 000015
【図１４】
2004071881.tif 000016
【図１５】
2004071881.tif 000017
【図１６】
2004071881.tif 000018
【図１７】
2004071881.tif 000019
【図１８】
2004071881.tif 000020
【図１９】
2004071881.tif 000021
【図２０】
2004071881.tif 000022
【図２１】
2004071881.tif 000023
【図２２】
2004071881.tif 000024
【図２３】
2004071881.tif 000025
【図２４】
2004071881.tif 000026
【図２５】
2004071881.tif 000027
【図２６】
2004071881.tif 000028
【図２７】
2004071881.tif 000029
【図２８】
2004071881.tif 000030
【図２９】
2004071881.tif 000031
【図３０】
2004071881.tif 000032
【図３１】
2004071881.tif 000033
【図３２】
2004071881.tif 000034
【図３３】
2004071881.tif 000035
【図３４】
2004071881.tif 000036
【図３５】
2004071881.tif 000037
【図３６】
2004071881.tif 000038
【図３７】
2004071881.tif 000039
【図３８】
2004071881.tif 000040
【図３９】
2004071881.tif 000041
【図４０】
2004071881.tif 000042
【図４１】
2004071881.tif 000043
【図４２】
2004071881.tif 000044