(57)【要約】【課題】高速にスイッチングを行う場合にも正常な動作をＳＰｎＴスイッチに行わせることができるドライバ回路を提供する。【解決手段】ｎ個の入力ポートの各々に対応して設けられたＰＩＮダイオードの一つの入力ポートに対応するＰＩＮダイオードを導通させることにより、当該入力ポートを出力ポートに接続させるＳＰｎＴスイッチを制御するためのドライバ回路である。ｎ個の入力ポートの各々に対応して、エミッタ端子が共通に接続され、且ついずれか一つのコレクタ端子を除いて他のコレクタ端子の電位が同じになるようにベース端子に制御信号が入力される、複数のトランジスタ１０１〜１０７を有する差動回路を備えている。複数のトランジスタ１０１〜１０７の各々のコレクタ端子の電位が、対応する入力ポートに設けられたＰＩＮダイオードに印加されて、当該ＰＩＮダイオードの導通状態、非導通状態を切り替えるように構成される。【選択図】  図１
2004343664.tif 000002
【特許請求の範囲】
【請求項１】
複数の入力ポートの各々に対応して設けられたスイッチにより前記複数の入力ポートのうちのいずれか一つを出力ポートに接続させる電気回路を、制御するためのドライバ回路であって、
前記複数の入力ポートの各々に対応して、エミッタ端子が共通に接続され、且ついずれか一つのコレクタ端子を除いて他のコレクタ端子の電位が同じになるようにベース端子に制御信号が入力される、複数のトランジスタを有する差動回路を備えており、
前記複数のトランジスタの各々のコレクタ端子の電位が、対応する入力ポートに設けられたスイッチに印加されて、当該スイッチのオン状態、オフ状態を切り替えるように構成されている、
ドライバ回路。
【請求項２】
前記複数のトランジスタの共通に接続されたエミッタ端子に、電流の変動を監視するための監視手段を備えており、
この監視手段により、前記エミッタ端子を流れる電流の変化を検出するように構成されている、
請求項１記載のドライバ回路。
【請求項３】
前記複数のトランジスタのいずれか一つには、定電位の制御信号が入力され、他のすべてのトランジスタには、前記定電位を含む範囲で電位が変動する制御信号が入力される、
請求項１記載のドライバ回路。
【請求項４】
複数の抵抗器が直列に接続されて、所定の電圧を各抵抗値の比に応じて分圧する分圧回路を備えており、
分圧された前記所定の電圧により前記定電位の前記制御信号が供給される、
請求項３記載のドライバ回路。
【請求項５】
複数の入力ポートの各々に対応して設けられたＰＩＮダイオードのうちいずれか一つの入力ポートに対応するＰＩＮダイオードを導通させることにより当該入力ポートを出力ポートに接続させるＳＰｎＴスイッチを、制御するためのドライバ回路であって、
前記複数の入力ポートの各々に対応して、エミッタ端子が共通に接続され、且ついずれか一つのコレクタ端子を除いて他のコレクタ端子の電位が同じになるようにベース端子に制御信号が入力される、複数のトランジスタを有する差動回路を備えており、
前記複数のトランジスタの各々のコレクタ端子の電位が、対応する入力ポートに設けられたＰＩＮダイオードに印加されて、当該ＰＩＮダイオードの導通状態、非導通状態を切り替えるように構成されている。
ドライバ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば高周波回路において入力経路を切り替える際に用いられるＳＰｎＴ（Ｓｉｎｇｌｅ  Ｐｏｌｅ  ｎ  Ｔｈｒｏｗ、ｎは２以上の自然数）スイッチ等の、スイッチの動作を制御するドライバ装置に関する。
【０００２】
【従来の技術】
従来のＳＰｎＴスイッチ及びそのドライバ回路の例示図を図５に示す。このＳＰｎＴスイッチは、ｎ本の入力ポートの各々にＰＩＮダイオードが接続されており、ＰＩＮダイオードがオン状態になることにより当該ＰＩＮダイオードが接続された入力ポートが出力ポートに接続されるようになっている。オン状態になるＰＩＮダイオードが切り替わることにより、出力ポートに接続される入力ポートが順次切り替えられる。このように、ＰＩＮダイオードを用いたスイッチは、ＰＩＮダイオードが順方向にバイアスされた場合にオンとなり、逆方向にバイアスされた場合にオフとなる性質を用いたスイッチである。ＰＩＮダイオードは高速にオン、オフすることができるために、高周波伝送線路のように高速スイッチングが求められる環境に適している。
【０００３】
図５のＳＰｎＴスイッチでは、ＰＩＮダイオードのカソード端子５０１が接地され、アノード端子５０２には入力ポートがコンデンサを介して接続される他に、ドライバ回路が接続される。ドライバ回路は、各高周波伝送線路に１つずつ接続される。ドライバ回路によりＰＩＮダイオードのオン状態、オフ状態が切り替えられる。
【０００４】
この他にもＳＰｎＴスイッチを、例えば図６に示すように、１本の高周波伝送線路あたりＰＩＮダイオードを２個用いて、一方を高周波伝送線路に直列に、もう一方を高周波伝送線路と並列に接続して、オン状態のときには直列側のＰＩＮダイオードをオン状態にして並列側のＰＩＮダイオードをオフ状態にし、逆にオフ状態にするときは直列・並列のＰＩＮダイオードのオン状態、オフ状態を入れ替える、いわゆるシリーズシャント型に構成してもよい。
【０００５】
ドライバ回路は、ｐｎｐ型及びｎｐｎ型のトランジスタ（以下、Ｔｒ）５０３、５０４のコレクタ端子が共通で、これがＰＩＮダイオードのアノード端子５０２に接続されており、ＰＩＮダイオードに対して電流を供給できるようになっている。ＰＩＮダイオードのオン状態、オフ状態を切り替えるための制御信号は、図示しないロジック回路から供給される。Ｔｒ５０３のベース端子には、このロジック回路からの制御信号がそのまま入力される。Ｔｒ５０４のベース端子には、ロジック回路からの制御信号が、Ｔｒ５０４をドライブするのに適した電圧レベルに変換するための電圧変換回路５０５を介して入力される。
制御信号により、Ｔｒ５０３、５０４のいずれか一方がオン状態になる。Ｔｒ５０３がオン状態の場合は正電源（＋Ｖｃｃ）からの電位がＰＩＮダイオードのアノード端子５０２に印加されて、ＰＩＮダイオードがオン状態になる。Ｔｒ５０４がオン状態の場合は負電源（−Ｖｃｃ）からの電位がＰＩＮダイオードのアノード端子５０２に印加されて、ＰＩＮダイオードがオン状態になる。
【０００６】
ドライバ回路には、ＰＩＮダイオードの状態を監視する監視回路５０９、５１０が、Ｔｒ５０３、５０４のそれぞれのエミッタ端子に接続される。監視回路５０９、５１０は、エミッタ端子に流れる電流を監視して、電流の変化を検知する。ＰＩＮダイオードに障害が起こると、Ｔｒ５０３、５０４のコレクタ端子からＰＩＮダイオードへ電流が流出或いは流入して、エミッタ端子を流れる電流が変化する。そのために、監視回路５０９、５１０によりＰＩＮダイオードの故障が検出可能になっている。
【０００７】
このようなドライバ回路では、スイッチングを高速に行うために、Ｔｒ５０３、５０４に高速動作が可能なものを使用し、必要に応じて、それぞれのベース端子にスピードアップコンデンサ５０７、５０８が設けられる。
【０００８】
一般にトランジスタは、少数キャリア蓄積の影響により、オフ状態→オン状態の遷移時間よりもオン状態→オフ状態の遷移時間の方が長い。そのために、Ｔｒ５０３、５０４を高速に動作させる場合、遷移時間の差からＴｒ５０３、５０４が同時にオン状態になる可能性がある。この場合、ＰＩＮダイオードとドライバ回路とに大電流が流れることになる。
またドライバ回路は、前述の通り、各高周波伝送線路に一つずつ設けられる。そのために、トランジスタ特性のばらつき具合によっては、複数のＰＩＮダイオードが同時にオン状態になる可能性がある。この場合も、ＰＩＮダイオードとドライバ回路の消費電流が瞬間的に大きくなる。
さらにＰＩＮダイオードの状態を監視するための監視回路５０９、５１０が、このＳＰｎＴスイッチでは２ｎ個必要になり、ドライバ回路が物理的に大きくなる。
【０００９】
【発明が解決しようとする課題】
本願発明は、上記の問題を鑑み、高速にスイッチングを行う場合にも正常な動作をＳＰｎＴスイッチに行わせることができるドライバ回路を提供することを主たる課題とする。
本発明は、ＰＩＮダイオードの動作電流を監視する機能を設けたＳＰｎＴスイッチのドライバ回路を従来よりも小型に提供することを他の課題とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するためのドライバ回路は、複数の入力ポートの各々に対応して設けられたスイッチにより前記複数の入力ポートのうちのいずれか一つを出力ポートに接続させる電気回路を、制御するためのドライバ回路であって、前記複数の入力ポートの各々に対応して、エミッタ端子が共通に接続され、且ついずれか一つのコレクタ端子を除いて他のコレクタ端子の電位が同じになるようにベース端子に制御信号が入力される、複数のトランジスタを有する差動回路を備えており、前記複数のトランジスタの各々のコレクタ端子の電位が、対応する入力ポートに設けられたスイッチに印加されて、当該スイッチのオン状態、オフ状態を切り替えるように構成されている。
差動回路を用いることにより、複数のスイッチが同時にオン状態になることがなくなる。そのために、正常に高速なスイッチ動作を行うことができる。
【００１１】
このようなドライバ回路において、前記複数のトランジスタの共通に接続されたエミッタ端子に、電流の変動を監視するための監視手段を備えるようにしてもよい。この監視手段により、前記エミッタ端子を流れる電流の変化を検出することができる。
差動回路の共通エミッタ端子には、通常、一定の電流が流れる。スイッチ等に異常が発生すると、共通エミッタ端子を流れる電流に変動が生じる。そのために監視手段は、共通エミッタ端子の電流を監視することで、スイッチ等の異常を検知することができる。共通エミッタ端子の電流を監視すればよいので、従来各トランジスタのエミッタ端子毎に設けられていた場合と比較して、格段に必要個数が減少し、ドライバ回路を物理的にも小さく構成できる。
【００１２】
また、このようなドライバ回路において、前記複数のトランジスタのいずれか一つには、定電位の制御信号が入力され、他のすべてのトランジスタには、前記定電位を含む範囲で電位が変動する制御信号が入力されるようにしてもよい。これにより制御信号の数をスイッチの数よりも少なくすることができる。
定電位は、例えば、複数の抵抗器が直列に接続され、所定の電圧を各抵抗値の比に応じて分圧する分圧回路により生成すると、回路規模が小さくてすむ。
【００１３】
本発明の他のドライバ回路は、複数の入力ポートの各々に対応して設けられたＰＩＮダイオードのうちいずれか一つの入力ポートに対応するＰＩＮダイオードを導通させることにより当該入力ポートを出力ポートに接続させるＳＰｎＴスイッチを、制御するためのドライバ回路であって、前記複数の入力ポートの各々に対応して、エミッタ端子が共通に接続され、且ついずれか一つのコレクタ端子を除いて他のコレクタ端子の電位が同じになるようにベース端子に制御信号が入力される、複数のトランジスタを有する差動回路を備えており、前記複数のトランジスタの各々のコレクタ端子の電位が、対応する入力ポートに設けられたＰＩＮダイオードに印加されて、当該ＰＩＮダイオードの導通状態、非導通状態を切り替えるように構成されている。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しつつ詳細に説明する。
【００１５】
図１は、ＳＰｎＴスイッチ及び本発明のドライバ回路の回路図である。
ドライバ回路は、正電源側のｐｎｐ型のＴｒ１０１〜１０３のエミッタ端子が共通接続され、負電源側のｎｐｎ型のＴｒ１０５〜１０７のエミッタ端子が共通接続され、Ｔｒ１０１のコレクタ端子とＴｒ１０５のコレクタ端子、Ｔｒ１０２のコレクタ端子とＴｒ１０６のコレクタ端子、Ｔｒ１０３のコレクタ端子とＴｒ１０７のコレクタ端子が、それぞれ接続された差動回路である。正電源側のＴｒ１０１〜１０３のエミッタ端子は共通抵抗１０４を介して正電源に接続され、負電源側のＴｒ１０５〜１０７のエミッタ端子は共通抵抗１０８を介して負電源に接続される。
Ｔｒ１０１〜１０３のベース端子には、図示しないロジック回路からの制御信号が入力される。Ｔｒ１０５〜１０７のベース端子には、ロジック回路からの制御信号の電圧レベルを、Ｔｒ１０５〜１０７のドライブに適した電圧レベルに変換するための電圧変換回路１１３が設けられ、これを介して制御信号が入力される。
【００１６】
Ｔｒ１０１、１０５のコレクタ端子は第１ＰＩＮダイオード１１４のアノード端子に接続され、Ｔｒ１０２、１０６のコレクタ端子は第２ＰＩＮダイオード１１５のアノード端子に接続され、Ｔｒ１０３、１０７のコレクタ端子は第ｎＰＩＮダイオード１１６のアノード端子に接続される。
共通抵抗１０４、１０８によりＴｒ１０１〜１０３、１０５〜１０７にエミッタ電流が供給され、これによりコレクタ電流が供給される。コレクタ電流により、第１〜第３ＰＩＮダイオード１１４〜１１６へ電流が供給される。
【００１７】
Ｔｒ１０１〜１０３の共通エミッタ端子１０９には、差動回路に流れる電流を監視する監視装置１１１が設けられる。Ｔｒ１０５〜１０７の共通エミッタ端子１１０にも、同様に、差動回路に流れる電流を監視する監視装置１１２が設けられる。差動回路に流れる電流は、どのトランジスタがオン状態であっても同じである。しかしＰＩＮダイオードに異常が生じてコレクタ端子から電流が大量に流出、或いは流入した場合には、差動回路に流れる電流が大きく変わり、監視装置１１１、１１２がその変化を検知する。これによりＰＩＮダイオードの異常が検出される。監視装置１１１、１１２は、例えばウインドコンパレータ回路を用いることにより容易に構成できる。ウインドコンパレータにより、電流の変化により変動する電圧値が、一定の範囲内にあるか否かを検出することにより、電流の変化を検出する。
従来、監視装置はＳＰｎＴスイッチについて２ｎ個必要であったが、本発明では、共通エミッタ端子１０９、１１０の電流を監視するために、２個設ければ済むようになる。
【００１８】
差動回路を用いることで、トランジスタの少数キャリア蓄積の影響が直列帰還回路により非常に小さくなり、トランジスタのオフ状態→オン状態の遷移時間とオン状態→オフ状態の遷移時間が等しくなる。そのために、高速スイッチングを行う場合でも、複数のＰＩＮダイオードが同時にオン状態になることなく、正常に動作させることができる。
また、ＰＩＮダイオードに供給される電流が常に一定であるため、ＰＩＮダイオード及びドライバ回路を含めたスイッチ系全体の動作電流が、高速スイッチング時でも変動しない。
【００１９】
図２は、図１に示すドライバ回路の変形例の回路図である。
図２に示すドライバ回路と図１に示すドライバ回路との相違点は、Ｔｒ２０３、２０７のベース端子に定電位が入力される点である。図１では、Ｔｒ１０３、１０７にロジック回路から制御信号が入力されるようになっているが、図２では、抵抗２１４、２１５、２１６により生成される定電位が印加されるようになる。これにより、Ｔｒ２０７用の制御信号及び電圧変換回路が不要になる。
【００２０】
＜第１実施例＞
図３は、２系統の入力ポートを切り換えるためのＳＰＤＴスイッチ（ｎ＝２）とそのドライバ回路の回路図である。
【００２１】
ドライバ回路は、ｐｎｐ型のＴｒ３０８、３０９、ｎｐｎ型のＴｒ３１０、３１１及び共通抵抗３１４、３１５で構成される差動回路と、監視装置３１６とを備えている。正電源側にＴｒ３０８、３０９がエミッタ端子を共通にして接続され、共通エミッタ端子には、共通抵抗３１４が接続される。負電源側にＴｒ３１０、３１１がエミッタ端子を共通にして接続され、共通エミッタ端子には、共通抵抗３１５が接続される。Ｔｒ３０８とＴｒ３１０はコレクタ端子が共通に接続され、Ｔｒ３０９とＴｒ３１１はコレクタ端子が共通に接続されている。
【００２２】
差動回路の一方の入力Ｔｒ３０８、３１０には、図示しないロジック回路から制御信号が入力される。正電源側のＴｒ３０８には、制御信号が直接入力され、負電源側のＴｒ３１０には、制御信号が電圧変換回路３１２で電圧レベルを最適化されて入力される。
【００２３】
電圧変換回路３１２は、制御信号が入力される入力端子３０６の電位を分圧する２つの抵抗と、この２つの抵抗により分圧された電位がエミッタ端子に印加される、ベース接地されたｐｎｐ型のトランジスタとを備える。トランジスタのコレクタ端子は、Ｔｒ３１０のベース端子に接続される。
【００２４】
差動回路の他方の入力Ｔｒ３０９、３１１には、分圧回路３１３により生成された定電位が印加される。分圧回路３１３は３つの抵抗で構成されており、電源電圧を分圧して、所定の定電位を生成するようになっている。
差動回路は、Ｔｒ３０８、３１０に入力される制御信号の電位が、Ｔｒ３０９、３１１に印加される電位よりも高いか低いかによって、オン状態の経路がスイッチングするようになっている。
監視装置３１６は、差動回路の正電源側にのみ設けられる。
【００２５】
ＳＰＤＴスイッチは、第１、第２入力ポート３０３、３０４と、第１、第２入力ポート３０３、３０４のそれぞれに直列に接続されるＰＩＮダイオード３０１、３０２と、出力ポート３０５とを備える。ＰＩＮダイオード３０１がオン状態のときには、第１入力ポート３０３が出力ポート３０５に接続され、ＰＩＮダイオード３０２がオン状態のときには、第２入力ポート３０４が出力ポート３０５に接続される。第１及び第２入力ポート３０３、３０４と出力ポート３０５は、高周波信号を伝送するためのポートであり、高周波伝送線路で接続されることになる。
【００２６】
以上のようなドライバ回路において、例えば、ロジック回路からの制御信号の電位が分圧回路３１３によりＴｒ３０９、３１１に印加される電位よりも高い場合、Ｔｒ３０８、３１０がオン状態になって、ＰＩＮダイオード３０１がオン状態になる。これにより、第１入力ポート３０３が出力ポート３０５に接続される。逆に、制御信号の電位が分圧回路３１３によりＴｒ３０９、３１１に印加される電位よりも低い場合、Ｔｒ３０９、３１１がオン状態になって、ＰＩＮダイオード３０２がオン状態になる。これにより、第２入力ポート３０４が出力ポート３０５に接続される。
【００２７】
制御信号の状態が遷移すると、Ｔｒ３０８、３０９は差動回路を構成しているために、制御信号の電位と分圧回路３１３からＴｒ３０９に印加される電位による電位差がＴｒ３０８、３０９のコレクタに出力される。このとき共通エミッタ抵抗３１４を流れる電流が一定になるようにＴｒ３０８、３０９に直流帰還がかかるため、Ｔｒ３０８、３０９の特性のばらつきにより、これらが同時にオン状態になることがない。Ｔｒ３１０、３１１についても同様であり、これらが同時にオン状態になることがない。
【００２８】
通常はＴｒ３０８、３０９とＴｒ３１０、３１１はコンプリメンタリ（極性が逆で電気的性能が同一であるもの）を使用するため、Ｔｒ３０８〜３１１の４つの遷移時間は同一である。このためにＴｒ３０８とＴｒ３１０、もしくはＴｒ３０９とＴｒ３１１が同時にオンとなることもない。
また差動回路としているために、差動回路の一方のＴｒ３０８及びＴｒ３１０のベース電圧を可変にし、もう一方のＴｒ３０９及びＴｒ３１１のベース電圧を定電圧にしても、トランジスタのスイッチング速度に与える影響がほとんどない。
このため、差動回路を使用しない場合は、Ｔｒ３０９及びＴｒ３１１のベース側にも制御信号を入力する必要があるが、差動回路を使用することで制御信号の供給が１つですむ。
【００２９】
＜第２実施例＞
図４は、ＳＰ４Ｔのスイッチ及びそのドライバ回路の回路図である。
ドライバ回路は、４入力の差動回路と、監視装置４０６、４０７とを有しており、ドライバ回路に入力される制御電圧は、２ビットのバイナリデータＤ１、Ｄ２が入力されるロジック回路４０２から供給されるようになっている。
【００３０】
ロジック回路４０２は、４つの出力端子を備え、バイナリデータＤ１、Ｄ２の状態により、いずれか１つの出力端子から出力される制御信号の論理が“ロー”になり、他の３つの出力端子から出力される制御信号の論理が“ハイ”になる。これらの制御信号は、制御線４０８〜４１１を通って差動回路に供給される。
【００３１】
差動回路は、図１に示すものと同様の回路であり、入力が４入力になっている。この差動回路には、ウインドウコンパレータなどで構成される監視装置４０６、４０７が、正電源側Ｔｒ４１７〜４２０の共通エミッタ端子、負電源側Ｔｒ４２１〜４２４の共通エミッタ端子にそれぞれ設けられている。Ｔｒ４１７、４２１には、制御線４１１を通って制御信号が供給され、Ｔｒ４１８、４２２には、制御線４１０を通って制御信号が供給され、Ｔｒ４１９、４２３には、制御線４０９を通って制御信号が供給され、Ｔｒ４２０、４２４には、制御線４０８を通って制御信号が供給される。Ｔｒ４１７、４２１のコレクタ端子は、第４入力ポート４１６の線路に接続されており、このコレクタ端子の電位により第４入力ポート４１６のＰＩＮダイオードのオン状態、オフ状態が制御される。Ｔｒ４１８、４２２のコレクタ端子は、第３入力ポート４１５の線路に接続されており、このコレクタ端子の電位により第３入力ポート４１５のＰＩＮダイオードのオン状態、オフ状態が制御される。Ｔｒ４１９、４２３のコレクタ端子は、第２入力ポート４１４の線路に接続されており、このコレクタ端子の電位により第２入力ポート４１４のＰＩＮダイオードのオン状態、オフ状態が制御される。Ｔｒ４２０、４２４のコレクタ端子は、第１入力ポート４１２の線路に接続されており、このコレクタ端子の電位により第１入力ポート４１２のＰＩＮダイオードのオン状態、オフ状態が制御される。
【００３２】
ＳＰ４Ｔのスイッチは、ＰＩＮダイオードがシリーズシャント型に接続されて構成されている。論理“ロー”に相当する電位が入力ポートと出力ポートの間に直列接続されたＰＩＮダイオードのカソード端子に印加されたときに、当該入力ポートと出力ポートとが接続される。
【００３３】
ロジック回路４０２により、例えば出力端子Ｙ０が論理“ロー”、出力端子Ｙ１〜Ｙ３が論理“ハイ”の制御信号が差動回路に供給される場合、差動回路のＴｒ４２０、４２４のコレクタ端子が論理“ロー”になり、他のトランジスタのコレクタ端子が論理“ハイ”になる。
第１入力ポート４１２の線路には論理“ロー”の電位が印加され、第２〜第４入力ポート４１４〜４１６の線路には論理“ハイ”の電位が印加される。そのために、第１入力ポート４１２と出力ポート４１３とが接続され、第２〜第４入力ポート４１４〜４１６と出力ポート４１３とは接続されない。
【００３４】
切替時には、ロジック回路４０２に入力されるバイナリデータＤ１、Ｄ２が変化することによってその出力である制御信号が変化して、差動回路の出力が変化する。差動回路の出力が変化することにより、出力ポート４１３へ接続される入力ポートが切り替わる。
このようにして、４つの入力ポートのうちの一つが出力ポート４１３に接続される。
【００３５】
このようなドライバ回路では、差動回路が４入力であるために、完全に対称な回路とすることができる。そのために、ドライバが構築される基板の検査を容易にできるようになる。
【００３６】
ＰＩＮダイオードに流れる電流は抵抗４０４、４０５を流れる。そのためにＰＩＮダイオードが故障して電流が流れなくなると、抵抗４０４、４０５の両端の電位差が大きくなり、エミッタ端子の電圧が変化することになる。これを電圧が一定範囲であるかどうか比較するウインドコンパレータ回路等の監視装置４０６、４０７を用いて検出することにより、ＰＩＮダイオードの故障が判るようになっている。
【００３７】
【発明の効果】
以上の説明から明らかなように、本発明によれば、スイッチのドライバ回路に差動回路を採用することによって、スイッチの誤動作を防止しながら高速スイッチングを可能とする。
【図面の簡単な説明】
【図１】本発明のＳＰｎＴスイッチ及びそのドライバ回路の回路図。
【図２】本発明のＳＰｎＴスイッチ及びそのドライバ回路の回路図。
【図３】本発明のＳＰｎＴスイッチ及びそのドライバ回路の例示図。
【図４】本発明のＳＰｎＴスイッチ及びそのドライバ回路の例示図。
【図５】従来のＳＰｎＴスイッチ及びそのドライバ回路の例示図。
【図６】シリーズシャント型のスイッチの例示図。
【符号の説明】
１０１〜１０７、２０１〜２０７、３０８〜３１１、４１７〜４２４  トランジスタ
１０４、１０８、２０４、２０８、３１４、３１５、４０４、４０５  共通抵抗
１１１、１１２、２０７、２１２、３１６、４０６、４０７  監視装置
１１３、２１３、３１２、４０３  電圧変換回路
１１４〜１１６  ＰＩＮダイオード
２１４〜２１６  抵抗
３１３  分圧回路
３０３、３０４、５１２、５１４〜５１６  入力ポート
３０５、４１３  出力ポート
４０２  ロジック回路
【図１】
2004343664.tif 000003
【図２】
2004343664.tif 000004
【図３】
2004343664.tif 000005
【図４】
2004343664.tif 000006
【図５】
2004343664.tif 000007
【図６】
2004343664.tif 000008