(57)【要約】【課題】間引き走査において、全ての素子を走査する場合よりも走査パルスの周波数を高くすることなく、全ての素子を走査する場合と同じ走査レートを実現することができるようにした走査回路を提供する。【解決手段】Ｇラッチ型の複数のフリップフロップ２１１＿１、２１１＿２、…で構成されたシフトレジスタを備えており、このシフトレジスタの各段の出力に基づいて対応する素子を走査する走査回路において、フリップフロップ２１１＿１、２１１＿２、…にストローブ信号を供給するための複数の配線を備えているとともに、各フリップフロップ２１１＿１、２１１＿２、…は複数のグループに分類されており、各フリップフロップ２１１＿１、２１１＿２、…には属するグループによって異なる配線でストローブ信号が供給される。【選択図】　　　図３
2004023282.tif 000002
【特許請求の範囲】
【請求項１】
複数のフリップフロップで構成されたシフトレジスタを備えており、前記シフトレジスタの各段の出力に基づいて対応する素子を走査する走査回路であって、前記各フリップフロップは走査信号を受け入れるための入力端子を備え、前記フリップフロップは複数のグループに分類されており、これら複数のグループのうち少なくとも一つのグループに属するフリップフロップには走査期間中に入力端子にパルス状の走査信号とＤＣバイアス信号との何れかが選択的に供給されることを特徴とする走査回路。
【請求項２】
前記複数のフリップフロップのうち入力端子にパルス状の走査信号が供給され走査に関与している有効フリップフロップに関して、前記各有効フリップフロップの出力と当該有効フリップフロップの一つ前段の有効フリップフロップの出力との論理演算を行い、この演算結果に基づいて当該有効フリップフロップに対応する素子を走査することを特徴とする請求項１記載の走査回路。
【請求項３】
走査対象である各素子に対して１つずつ設けられたフリップフロップで構成された第１シフトレジスタと、
走査対象である複数の素子のうち所定間隔おきの素子に対して１つずつ設けられたフリップフロップで構成された、少なくとも１つの第２シフトレジスタと、
これらのシフトレジスタのうちのいずれか１つを選択する選択回路と、を備えており、
前記選択回路によって選択されているシフトレジスタの出力に基づいて前記複数の素子を走査することを特徴とする走査回路。
【請求項４】
前記第２シフトレジスタを複数有し、それぞれの第２シフトレジスタでは、前記フリップフロップが設けられている素子の間隔が互いに異なることを特徴とする請求項３に記載の走査回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、走査回路に関するものであり、特に、間引き走査が可能な走査回路に関するものである。
【０００２】
【従来の技術】
画像読み取り装置においては、例えば１行おきにあるいは１列おきに画素のデータを読み出すというように間引き走査を行うことによってフレームレートを向上させる場合がある。
【０００３】
【発明が解決しようとする課題】
従来は、シフトレジスタの必要な段の出力のみを有効にすることによって間引き走査を実現していた。このため、間引き走査において、全ての素子を走査する場合と同じ走査レートを実現しようとすると、シフトレジスタに与える走査パルスとして全ての素子を走査する場合に比べて高い周波数のパルスが必要になるという問題があった。
【０００４】
そこで、本発明は、間引き走査において、全ての素子を走査する場合よりも走査パルスの周波数を高くすることなく、全ての素子を走査する場合と同じ走査レートを実現することができるようにした走査回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記の目的を達成するため、本発明では、複数のフリップフロップで構成されたシフトレジスタを備えており、前記シフトレジスタの各段の出力に基づいて対応する素子を走査する走査回路であって、前記各フリップフロップは走査信号を受け入れるための入力端子を備え、前記フリップフロップは複数のグループに分類されており、これら複数のグループのうち少なくとも一つのグループに属するフリップフロップには走査期間中に入力端子にパルス状の走査信号とＤＣバイアス信号との何れかが選択的に供給される。
【０００６】
この構成により、間引き走査を行わない素子に対応するグループに属するフリップフロップにはその入力端子にパルス状の走査信号を供給し、一方、間引き走査を行う素子に対応するグループに属するフリップフロップにはその入力端子にＤＣバイアス信号を供給してアクティブ状態とすることによって、間引き走査を行うことができる。そして、走査パルスの周波数を高めることなく、全ての素子を走査する場合と同じ走査レートで間引き走査を行うことができる。
【０００７】
また、上記構成において、前記複数のフリップフロップのうち入力端子にパルス状の走査信号が供給され走査に関与している有効フリップフロップに関して、前記各有効フリップフロップの出力と当該有効フリップフロップの１つ前段の有効フリップフロップの出力との論理演算を行い、この演算結果に基づいて当該有効フリップフロップに対応する素子を走査するようにしてもよい。このようにすれば、同じ周波数の走査パルスであれば、走査レートが向上し、同じ走査レートを実現すればよいのであれば、走査パルスの周波数を低くすることができる。
【０００８】
また、本発明では、走査対象である各素子に対して１つずつ設けられたフリップフロップで構成された第１シフトレジスタと、走査対象である複数の素子のうち所定間隔おきの素子に対して１つずつ設けられたフリップフロップで構成された、少なくとも１つの第２シフトレジスタと、これらのシフトレジスタのうちのいずれか１つを選択する選択回路と、を備えており、前記選択回路によって選択されているシフトレジスタの出力に基づいて前記複数の素子を走査するようにしている。
【０００９】
この構成により、段数が異なるシフトレジスタを複数設けておき、これらのいずれを用いて走査を行うかを切り替えることによって間引き走査を実現しているので、走査パルスの周波数を高めることなく、全ての素子を走査する場合と同じ走査レートで間引き走査を行うことができる。
【００１０】
尚、前記第２シフトレジスタを複数有している場合は、それぞれの第２シフトレジスタでは、前記フリップフロップが設けられている素子の間隔が互いに異なるようにしてもよい。
【００１１】
【発明の実施の形態】
以下に本発明の実施形態を図面を参照しながら説明する。図１は本発明の走査回路を搭載した画像読み取り装置のブロック図である。図１において、１０＿１はＸ−Ｙアドレス型エリアセンサ、２０はタイミングジェネレータ、３０＿１は走査モード切り替え部である。
【００１２】
Ｘ−Ｙアドレス型エリアセンサ１０＿１は、そのブロック図を図２に示すように、光電変換素子を有する画素Ｇ（１、１）、Ｇ（１、２）、…、Ｇ（１、ｎ）、Ｇ（２、１）、Ｇ（２、２）、…、Ｇ（２、ｎ）、…、Ｇ（ｍ、１）、Ｇ（ｍ、２）、…、Ｇ（ｍ、ｎ）がマトリクス状に配置されて成るセンシング部１、センシング部１を垂直走査する垂直走査回路２＿１、及び、センシング部１を水平走査する水平走査回路３＿１を備えている。尚、ｍ、ｎはそれぞれ正の整数である。
【００１３】
センシング部１は、ｍ本の垂直走査ラインＬ＿１、Ｌ＿２、…、Ｌ＿ｍ、ｎ本の信号ラインＳ＿１、Ｓ＿２、…、Ｓ＿ｎ、ｎ本の水平走査ラインＣ＿１、Ｃ＿２、…、Ｃ＿ｎ、ｎ個のＭＯＳ型トランジスタＴ＿１、Ｔ＿２、…、Ｔ＿ｎ、及び、読み出しラインＯＵＴを備えており、ｐを１≦ｐ≦ｍの整数、ｑを１≦ｑ≦ｎの整数とすると、画素Ｇ（ｐ、ｑ）は垂直走査ラインＬ＿ｐ及び信号ラインＳ＿ｑに接続されている。また、各信号ラインＳ＿ｑはトランジスタＴ＿ｑのドレインーソース間を介して読み出しラインＯＵＴに共通に接続されている。さらに、トランジスタＴ＿ｑのゲートは水平走査ラインＣ＿ｑに接続されている。
【００１４】
センシング部１では、垂直走査ラインＬ＿ｐがローレベルの直流電圧で駆動されると、画素Ｇ（ｐ、１）、Ｇ（ｐ、２）、…、Ｇ（ｐ、ｎ）のデータがそれぞれ信号ラインＳ＿１、Ｓ＿２、…、Ｓ＿ｎに送出される。また、水平走査ラインＣ＿ｑがローレベルの直流電圧で駆動されると、トランジスタＴ＿ｑがＯＮして信号ラインＳ＿ｑ上のデータが読み出しラインＯＵＴから出力される。
【００１５】
垂直走査回路２＿１には、垂直走査スタート信号φＶＳがタイミングジェネレータ２０から供給されるとともに、６種類の垂直走査信号φＶ１＿１、φＶ１＿２、φＶ１＿３、φＶ２＿１、φＶ２＿２、φＶ２＿３、及び、信号ＣＮＴ１、ＣＮＴ２、ＣＮＴ３が走査モード切り替え部３０＿１から供給されている。
【００１６】
水平走査回路３＿１には、水平走査スタート信号φＨＳがタイミングジェネレータ２０から供給されるとともに、６種類の水平走査信号φＨ１＿１、φＨ１＿２、φＨ１＿３、φＨ２＿１、φＨ２＿２、φＨ２＿３、及び、信号ＣＮＴ１、ＣＮＴ２、ＣＮＴ３が走査モード切り替え部３０＿１から供給されている。
【００１７】
垂直走査回路２＿１の回路構成を図３に示す。図３において、２１１＿１、２１１＿２、…はフリップフロップ、２１２＿１、２１２＿２、…はＮＡＮＤゲート、２１３＿１、２１３＿２、…はインバータである。尚、これらのフリップフロップ、ＮＡＮＤゲート、インバータをｍ個ずつ備えている。
【００１８】
フリップフロップ２１１＿１、２１１＿２、…は、ストローブ信号がアクティブである間は入力がそのまま出力に素通しとなり、ストローブ信号がインアクティブになると、その直前の入力状態を保持したまま出力するタイプのラッチである。尚、このタイプのラッチはＧラッチ型と呼ばれている。そして、フリップフロップ２１１＿１、２１１＿２、…は直列に接続されており、シフトレジスタを構成している。
【００１９】
フリップフロップ２１１＿１には垂直走査スタート信号φＶＳが入力されている。フリップフロップ２１１＿２、２１１＿３、…、２１１＿ｍにはそれぞれフリップフロップ２１１＿１、２１１＿２、…、２１１＿（ｍ−１）の出力が入力されている。
【００２０】
ＮＡＮＤゲート２１２＿１、２１２＿５、２１２＿９、…の一方の入力端子には信号ＣＮＴ１が入力されており、ＮＡＮＤゲート２１２＿１、２１２＿５、２１２＿９、…の他方の入力端子にはそれぞれフリップフロップ２１１＿１、２１１＿５、２１１＿９、…の出力が入力されている。
【００２１】
ＮＡＮＤゲート２１２＿２、２１２＿４、２１２＿６、…の一方の入力端子には信号ＣＮＴ２が入力されており、ＮＡＮＤゲート２１２＿２、２１２＿４、２１２＿６、…の他方の入力端子にはそれぞれフリップフロップ２１１＿２、２１１＿４、２１１＿６、…の出力が入力されている。
【００２２】
ＮＡＮＤゲート２１２＿３、２１２＿７、２１２＿１１、…の一方の入力端子には信号ＣＮＴ３が入力されており、ＮＡＮＤゲート２１２＿３、２１２＿７、２１２＿１１、…の他方の入力端子にはそれぞれフリップフロップ２１１＿３、２１１＿７、２１１＿１１、…の出力が入力されている。
【００２３】
ＮＡＮＤゲート２１２＿ｐの出力はインバータ２１３＿ｐに入力されている。インバータ２１３＿ｐの出力によってセンシング部１の垂直走査ラインＬ＿ｐが駆動される。
【００２４】
各フリップフロップ２１１＿１、２１１＿２、…、２１１＿ｍは、図４に示すように、アナログスイッチ２１１１、インバータ２１１２、アナログスイッチ２１１３、インバータ２１１４、２１１５、アナログスイッチ２１１６、インバータ２１１７、及び、アナログスイッチ２１１８を備えている。
【００２５】
各フリップフロップ２１１＿ｐに入力される信号はアナログスイッチ２１１１を介してインバータ２１１２に入力される。インバータ２１１２の出力はアナログスイッチ２１１３を介してインバータ２１１４に入力されるとともに、インバータ２１１５に入力される。インバータ２１１５の出力はアナログスイッチ２１１６を介してインバータ２１１２に入力される。インバータ２１１４の出力はセンシング部１１の垂直走査ラインＬ＿ｐを駆動するとともに、インバータ２１１７に入力される。インバータ２１１７の出力はアナログスイッチ２１１８を介してインバータ２１１４に入力される。
【００２６】
フリップフロップ２１１＿１、２１１＿５、２１１＿９、…では、アナログスイッチ２１１１は、垂直走査信号φＶ１＿１でＯＮ／ＯＦＦが切り替えられ、垂直走査信号φＶ１＿１がハイレベルであるときにＯＮ、垂直走査信号φＶ１＿１がローレベルであるときにＯＦＦとなる。
【００２７】
フリップフロップ２１１＿１、２１１＿５、２１１＿９、…では、アナログスイッチ２１１６は、垂直走査信号φＶ１＿１の反転信号φＶ１＿１’でＯＮ／ＯＦＦが切り替えられ、垂直走査信号φＶ１＿１がハイレベルであるときにＯＦＦ、垂直走査信号φＶ１＿１がローレベルであるときにＯＮとなる。
【００２８】
フリップフロップ２１１＿１、２１１＿５、２１１＿９、…では、アナログスイッチ２１１３は、垂直走査信号φＶ２＿１でＯＮ／ＯＦＦが切り替えられ、垂直走査信号φＶ２＿１がハイレベルであるときにＯＮ、垂直走査信号φＶ２＿１がローレベルであるときにＯＦＦとなる。
【００２９】
フリップフロップ２１１＿１、２１１＿５、２１１＿９、…では、アナログスイッチ２１１８は、垂直走査信号φＶ２＿１の反転信号φＶ２＿１’でＯＮ／ＯＦＦが切り替えられ、垂直走査信号φＶ２＿１がハイレベルであるときにＯＦＦ、垂直走査信号φＶ２＿１がローレベルであるときにＯＮとなる。
【００３０】
フリップフロップ２１１＿２、２１１＿４、２１１＿６、…では、アナログスイッチ２１１１は、垂直走査信号φＶ１＿２でＯＮ／ＯＦＦが切り替えられ、垂直走査信号φＶ１＿２がハイレベルであるときにＯＮ、垂直走査信号φＶ１＿２がローレベルであるときにＯＦＦとなる。
【００３１】
フリップフロップ２１１＿２、２１１＿４、２１１＿６、…では、アナログスイッチ２１１６は、垂直走査信号φＶ１＿２の反転信号φＶ１＿２’でＯＮ／ＯＦＦが切り替えられ、垂直走査信号φＶ１＿２がハイレベルであるときにＯＦＦ、垂直走査信号φＶ１＿２がローレベルであるときにＯＮとなる。
【００３２】
フリップフロップ２１１＿２、２１１＿４、２１１＿６、…では、アナログスイッチ２１１３は、垂直走査信号φＶ２＿２でＯＮ／ＯＦＦが切り替えられ、垂直走査信号φＶ２＿２がハイレベルであるときにＯＮ、垂直走査信号φＶ２＿２がローレベルであるときにＯＦＦとなる。
【００３３】
フリップフロップ２１１＿２、２１１＿４、２１１＿６、…では、アナログスイッチ２１１８は、垂直走査信号φＶ２＿２の反転信号φＶ２＿２’でＯＮ／ＯＦＦが切り替えられ、垂直走査信号φＶ２＿２がハイレベルであるときにＯＦＦ、垂直走査信号φＶ２＿２がローレベルであるときにＯＮとなる。
【００３４】
フリップフロップ２１１＿３、２１１＿７、２１１＿１１、…では、アナログスイッチ２１１１は、垂直走査信号φＶ１＿３でＯＮ／ＯＦＦが切り替えられ、垂直走査信号φＶ１＿３がハイレベルであるときにＯＮ、垂直走査信号φＶ１＿３がローレベルであるときにＯＦＦとなる。
【００３５】
フリップフロップ２１１＿３、２１１＿７、２１１＿１１、…では、アナログスイッチ２１１６は、垂直走査信号φＶ１＿３の反転信号φＶ１＿３’でＯＮ／ＯＦＦが切り替えられ、垂直走査信号φＶ１＿３がハイレベルであるときにＯＦＦ、垂直走査信号φＶ１＿３がローレベルであるときにＯＮとなる。
【００３６】
フリップフロップ２１１＿３、２１１＿７、２１１＿１１、…では、アナログスイッチ２１１３は、垂直走査信号φＶ２＿３でＯＮ／ＯＦＦが切り替えられ、垂直走査信号φＶ２＿３がハイレベルであるときにＯＮ、垂直走査信号φＶ２＿３がローレベルであるときにＯＦＦとなる。
【００３７】
フリップフロップ２１１＿３、２１１＿７、２１１＿１１、…では、アナログスイッチ２１１８は、垂直走査信号φＶ２＿３の反転信号φＶ２＿３’でＯＮ／ＯＦＦが切り替えられ、垂直走査信号φＶ２＿３がハイレベルであるときにＯＦＦ、垂直走査信号φＶ２＿３がローレベルであるときにＯＮとなる。
【００３８】
水平走査回路３＿１の回路構成は、図５に示すように、垂直走査回路２＿１において垂直走査スタート信号φＶＳ、垂直走査信号φＶ１＿１、φＶ１＿２、φＶ１＿３、φＶ２＿１、φＶ２＿２、φＶ２＿３をそれぞれ水平走査スタート信号φＨＳ、垂直走査信号φＨ１＿１、φＨ１＿２、φＨ１＿３、φＨ２＿１、φＨ２＿２、φＨ２＿３に置き換えたものである。そして、水平走査回路３＿１を構成するインバータ２１３＿ｑの出力によってセンシング部１の水平走査ラインＣ＿ｑが駆動される。
【００３９】
但し、水平走査回路３＿１においては、各フリップフロップ２１１＿１、２１１＿２、…、２１１＿ｍが、図６に示すように、垂直走査回路２＿１における各フリップフロップ２１１＿１、２１１＿２、…、２１１＿ｍの構成からインバータ２１１５、アナログスイッチ２１１６、インバータ２１１７、及び、アナログスイッチ２１１８を削除した構成となっている。これは、垂直走査信号に比して水平走査信号の周波数が高いので、インバータ２１１５、アナログスイッチ２１１６、インバータ２１１７、及び、アナログスイッチ２１１８がなくても動作上問題とならないからである。
【００４０】
タイミングジェネレータ２０は、図７のタイミングチャートに示す垂直走査スタート信号φＶＳ、第１の垂直走査信号φＶ１、第２の垂直走査信号φＶ２、水平走査スタート信号φＨＳ、第１の水平走査信号φＨ１、及び、第２の水平走査信号φＨ２を生成する。尚、図７においてＶＢは垂直ブランキング期間を、ＨＢは水平ブランキング期間を、ＤＲはデータの読み出し期間をそれぞれ表している。
【００４１】
垂直走査スタート信号φＶＳでは、垂直ブランキング期間ＶＢの直後の水平ブランキング期間ＨＢに１つのパルスが立つ。第１の垂直走査信号φＶ１及び第２の垂直走査信号φＶ２では、各水平ブランキング期間ＨＢで１つのパルスが立つ。尚、垂直走査スタート信号φＶＳに立つパルスはローレベルであり、また、第１の垂直走査信号φＶ１及び第２の垂直走査信号φＶ２に立つパルスはハイレベルである。
【００４２】
水平走査スタート信号φＨＳには各水平ブランキング期間ＨＢが終了する直前にパルスが１つ立ち、第１の水平走査信号φＨ１及び第２の水平走査信号φＨ２には所定の周期でパルスが常時発生している。水平ブランキング期間ＨＢ内で水平走査スタート信号ＨＳにパルスが立ってから水平ブランキング期間ＨＢの終わりまでには第１、第２の水平走査信号Ｈ１、Ｈ２にはそれぞれ１個のパルスが立っている。尚、水平走査スタート信号φＨＳに立つパルスはローレベルであり、また、第１の水平走査信号φＨ１及び第２の水平走査信号φＨ２に立つパルスはハイレベルである。
【００４３】
走査モード切り替え部３０＿１の構成を図８に示す。走査モード切り替え部３０＿１は、セレクタ３１１、３１２、３１３、３１４、３１５、３１６、３１７、３１８、及び、制御回路３１９を備えている。走査モード切り替え部３０＿１には、タイミングジェネレータ２０から出力される第１の垂直走査信号φＶ１、第２の垂直走査信号φＶ２、第１の水平走査信号φＨ１、及び、第２の水平走査信号φＨ２が入力されている。
【００４４】
セレクタ３１１及び３１２は、第１の垂直走査信号φＶ１とハイレベルの直流電圧ＶＤＤとのうち、制御回路３１９から指示される方を選択して出力する。セレクタ３１３及び３１４は、第２の垂直走査信号φＶ２とハイレベルの直流電圧ＶＤＤとのうち、制御回路３１９から指示される方を選択して出力する。
【００４５】
セレクタ３１５及び３１６は、第１の水平走査信号φＨ１とハイレベルの直流電圧ＶＤＤとのうち、制御回路３１９から指示される方を選択して出力する。セレクタ３１７及び３１８は、第２の水平走査信号φＨ２とハイレベルの直流電圧ＶＤＤとのうち、制御回路３１９から指示される方を選択して出力する。
【００４６】
走査モード切り替え部３０＿１からは、第１の垂直走査信号φＶ１が垂直走査信号φＶ１＿１として、セレクタ３１１から出力される信号がφＶ１＿２として、セレクタ３１２から出力される信号がφＶ１＿３として、第２の垂直走査信号φＶ２が垂直走査信号φＶ２＿１として、セレクタ３１３から出力される信号がφＶ２＿２として、セレクタ３１４から出力される信号がφＶ２＿３として、それぞれ出力される。
【００４７】
走査モード切り替え部３０＿１からは、第１の水平走査信号φＨ１が水平走査信号φＨ１＿１として、セレクタ３１５から出力される信号がφＨ１＿２として、セレクタ３１６から出力される信号がφＨ１＿３として、第２の水平走査信号φＨ２が水平走査信号φＨ２＿１として、セレクタ３１７から出力される信号がφＨ２＿２として、セレクタ３１８から出力される信号がφＨ２＿３として、それぞれ出力される。
【００４８】
制御回路３１９は、走査モード指定信号によって第１の走査モードが指定されている場合には、セレクタ３１１及び３１２によって第１の垂直走査信号φＶ１が、セレクタ３１３及び３１４によって第２の垂直走査信号φＶ２が、セレクタ３１５及び３１６によって第１の水平走査信号φＨ１が、セレクタ３１７及び３１８によって第２の水平走査信号φＨ２がそれぞれ選択されるように、セレクタ３１１、３１２、３１３、３１４、３１５、３１６、３１７、及び、３１８を制御する。また、制御回路３１９は信号ＣＮＴ１、ＣＮＴ２、及び、ＣＮＴ３を生成して出力しており、走査モード指定信号によって第１の走査モードが指定されている場合には、信号ＣＮＴ１、ＣＮＴ２、及び、ＣＮＴ３をハイレベルにする。
【００４９】
また、制御回路３１９は、走査モード指定信号によって第２の走査モードが指定されている場合には、セレクタ３１１によってハイレベルの直流電圧ＶＤＤが、セレクタ３１２によって第１の垂直走査信号φＶ１が、セレクタ３１３によってハイレベルの直流電圧ＶＤＤが、セレクタ３１４によって第２の垂直走査信号φＶ２が、セレクタ３１０５によってハイレベルの直流電圧ＶＤＤが、セレクタ３１６によって第１の水平走査信号φＨ１が、セレクタ３１７によってハイレベルの直流電圧ＶＤＤが、セレクタ３１８によって第２の水平走査信号φＨ２がそれぞれ選択されるように、セレクタ３１１、３１２、３１３、３１４、３１５、３１６、３１７、及び３１８を制御する。また、制御回路３１９は、走査モード指定信号によって第２の走査モードが指定されている場合には、信号ＣＮＴ１をハイレベル、信号ＣＮＴ２をローレベル、信号ＣＮＴ３をハイレベルにする。
【００５０】
さらに、制御回路３１９は、走査モード指定信号によって第３の走査モードが指定されている場合には、セレクタ３１１、３１２、３１３、３１４、３１５、３１６、３１７、及び、３１８によってハイレベルの直流電圧ＶＤＤが選択されるように、セレクタ３１１、３１２、３１３、３１４、３１５、３１６、３１７、及び３１８を制御する。また、制御回路３１９は、走査モード指定信号によって第３の走査モードが指定されている場合には、信号ＣＮＴ１をハイレベル、信号ＣＮＴ２及びＣＮＴ３をローレベルにする。
【００５１】
以上の各部の構成により、第１の走査モードにおける垂直走査スタート信号φＶＳ、垂直走査信号φＶ１＿１、φＶ１＿２、φＶ１＿３、φＶ２＿１、φＶ２＿２、φＶ２＿３のタイミングチャートは図９の（ａ）に示すようになり、センシング部１の全ての行の画素が１行目から順番に走査される。一方、第１の走査モードにおける水平走査スタート信号φＨＳ、水平走査信号φＨ１＿１、φＨ１＿２、φＨ１＿３、φＨ２＿１、φＨ２＿２、φＨ２＿３のタイミングチャートは図１０の（ａ）に示すようになり、センシング部１の全ての列の画素が１列目から順番に走査される。したがって、第１の走査モードでは、センシング部１の全ての画素が読み出される。
【００５２】
また、第２の走査モードにおける垂直走査スタート信号φＶＳ、垂直走査信号φＶ１＿１、φＶ１＿２、φＶ１＿３、φＶ２＿１、φＶ２＿２、φＶ２＿３のタイミングチャートは図９の（ｂ）に示すようになり、センシング部１の画素が１行目の画素、３行目の画素、５行目の画素、…の順に走査される。一方、第２の走査モードにおける水平走査スタート信号φＨＳ、垂直走査信号φＨ１＿１、φＨ１＿２、φＨ１＿３、φＨ２＿１、φＨ２＿２、φＨ２＿３のタイミングチャートは図１０の（ｂ）に示すようになり、センシング部１の画素が１列目の画素、３列目の画素、５列目の画素、…の順に走査される。したがって、第２の走査モードでは、センシング部１の奇数行目の画素であって、且つ、奇数列目の画素である画素が読み出される。
【００５３】
また、第３の走査モードにおける垂直走査スタート信号φＶＳ、垂直走査信号φＶ１＿１、φＶ１＿２、φＶ１＿３、φＶ２＿１、φＶ２＿２、φＶ２＿３のタイミングチャートは図９の（ｃ）に示すようになり、センシング部１の画素が１行目の画素、５行目の画素、９行目の画素、…の順に走査される。一方、第３の走査モードにおける水平走査スタート信号φＨＳ、垂直走査信号φＨ１＿１、φＨ１＿２、φＨ１＿３、φＨ２＿１、φＨ２＿２、φＨ２＿３のタイミングチャートは図１０の（ｃ）に示すようになり、センシング部１の画素が１列目の画素、５列目の画素、９列目の画素、…の順に走査される。したがって、第３の走査モードでは、センシング部１の（４ｘ−３）行目の画素であって、且つ、（４ｙ−３）列目の画素である画素が読み出される。尚、ｘ、ｙは正の整数である。
【００５４】
このように、第１実施形態では、間引き走査が可能となっているが、走査回路をＧラッチ型のフリップフロップで構成するとともに、フリップフロップにストローブ信号（データを取り込むための信号）を与えるための配線を複数設けておき、各フリップフロップに対応するいずれか１つの配線でストローブ信号を与えるようにしているので、間引きを行わない画素に対応するフリップフロップにストローブ信号を与える配線には走査パルスを印加し、一方、間引きを行いたい画素に対応するフリップフロップにストローブ信号を与える配線には走査パルスを印加する代わりにアクティブとなる直流電圧を印加することによって間引きを行うことができ、また、間引き走査において、全ての素子を走査する場合よりも走査パルスの周波数を高くすることなく、全ての素子を走査する場合と同じ走査レートを実現することができる。
【００５５】
図１１は本発明の走査回路を搭載した別の画像読み取り装置のブロック図である。図１１において、１０＿２はＸ−Ｙアドレス型エリアセンサ、２０はタイミングジェネレータ、３０＿２は走査モード切り替え部である。尚、タイミングジェネレータ２０については、上記第１実施形態のものと同一であるので、説明を省略する。
【００５６】
Ｘ−Ｙアドレス型エリアセンサ１０＿２は、そのブロック図を図１２に示すように、センシング部１、センシング部１を垂直走査する垂直走査回路２＿２、及び、センシング部１を水平走査する水平走査回路３＿２を備えている。尚、センシング部１については、上記第１実施形態のものと同一であるので、説明を省略する。
【００５７】
垂直走査回路２＿２には、垂直走査スタート信号φＶＳ、第１の垂直走査信号φＶ１、及び、第２の垂直走査信号φＶ２がタイミングジェネレータ２０から供給されるとともに、信号ＳＥＬ＿Ａ、ＳＥＬ＿Ｂ、ＳＥＬ＿１、ＳＥＬ＿２、及び、ＳＥＬ＿３が走査モード切り替え部３０＿２から供給されている。
【００５８】
水平走査回路３＿２には、水平走査スタート信号φＨＳ、第１の水平走査信号φＨ１、及び、第２の水平走査信号φＨ２がタイミングジェネレータ２０から供給されるとともに、信号ＳＥＬ＿Ａ、ＳＥＬ＿Ｂ、ＳＥＬ＿１、ＳＥＬ＿２、及び、ＳＥＬ＿３が走査モード切り替え部３０＿２から供給されている。
【００５９】
垂直走査回路２＿２の回路構成を図１３に示す。図１３において、２２１＿１、２２１＿２、…、２２２＿１、２２２＿２、…、２２３＿１、２２３＿２、…はフリップフロップ、２２４＿１、２２４＿２、…は４つ入力端子を備えたセレクタ、２２５＿１、２２５＿２、２２５＿３は２つの入力端子を備えたセレクタである。
【００６０】
フリップフロップ２２１＿１、２２１＿２、…は直列に接続されており、シフトレジスタを構成している。フリップフロップ２２２＿１、２２２＿２、…は直列に接続されており、シフトレジスタを構成している。フリップフロップ２２３＿１、２２３＿２、…は直列に接続されており、シフトレジスタを構成している。
【００６１】
各フリップフロップ２２１＿１、２２１＿２、…は、Ｇラッチ型のフリップフロップであり、図１４に示すように、アナログスイッチ２２１１、インバータ２２１２、２２１３、２２１４、アナログスイッチ２２１５、及び、ＮＡＮＤゲート２２１６を備えている。フリップフロップ２２１＿１では、セレクタ２２５＿１から出力される信号がアナログスイッチ２２１１を介してインバータ２２１２に入力されている。フリップフロップ２２１＿１を除くフリップフロップ２２１＿ｐでは、フリップフロップ２２１＿（ｐ−１）のインバータ２２１３の出力がアナログスイッチ２２１１を介してインバータ２２１２に入力されている。インバータ２２１２の出力はインバータ２２１３に入力されている。インバータ２２１３の出力はインバータ２２１４に入力されているとともに、アナログスイッチ２２１５を介してインバータ２２１２に入力されている。
【００６２】
ｋを正の整数とすると、フリップフロップ２１１＿（２ｋ−１）では、アナログスイッチ２２１１が第１の垂直走査信号φＶ１で、アナログスイッチ２２１５が第１の垂直走査信号φＶ１を反転させた信号φＶ１’でそれぞれＯＮ／ＯＦＦが切り替えられ、第１の垂直走査信号φＶ１がハイレベルであるときにはアナログスイッチ２２１１がＯＮ、アナログスイッチ２２１５がＯＦＦとなり、第１の垂直走査信号φＶ１がローレベルであるときにはアナログスイッチ２２１１がＯＦＦ、アナログスイッチ２２１５がＯＮとなる。
【００６３】
また、フリップフロップ２１１＿２ｋでは、アナログスイッチ２２１１が第２の垂直走査信号φＶ２で、アナログスイッチ２２１５が第２の垂直走査信号φＶ２を反転させた信号φＶ２’でそれぞれＯＮ／ＯＦＦが切り替えられ、第２の垂直走査信号φＶ２がハイレベルであるときにはアナログスイッチ２２１１がＯＮ、アナログスイッチ２２１５がＯＦＦとなり、第２の垂直走査信号φＶ２がローレベルであるときにはアナログスイッチ２２１１がＯＦＦ、アナログスイッチ２２１５がＯＮとなる。
【００６４】
フリップフロップ２２１＿１では、ＮＡＮＤゲート２２１５の一方の入力端子にインバータ２２１４の出力が入力されており、他方の入力端子に垂直走査スタート信号φＶＳを反転させた信号φＶＳＲ０が入力されている。フリップフロップ２２１＿１を除くフリップフロップ２２１＿ｐでは、ＮＡＮＤゲート２２１５の一方の入力端子にインバータ２２１４の出力が入力されており、他方の入力端子にフリップフロップ２２１＿（ｐ−１）のインバータ２２１４の出力が入力されている。
【００６５】
フリップフロップ２２２＿１、２２２＿２、…、及び、２２３＿１、２２３＿２もフリップフロップ２２１＿１、２２１＿２、…と同じ構成である。但し、フリップフロップ２２２＿１では、セレクタ２２５＿２から出力される信号がアナログスイッチ２２１１を介してインバータ２２１２に入力されている。また、フリップフロップ２２３＿１では、セレクタ２２５＿３から出力される信号がアナログスイッチ２２１１を介してインバータ２２１２に入力されている。
【００６６】
セレクタ２２４＿１、２２４＿５、２２４＿９、…、すなわち、セレクタ２２４＿（４ｋ−３）では、第１の入力端子にフリップフロップ２２１＿（４ｋ−３）のＮＡＮＤゲート２２１６の出力が、第２の入力端子にフリップフロップ２２２＿（２ｋ−１）のＮＡＮＤゲート２２１６の出力が、第３の入力端子にフリップフロップ２２３＿ｋのＮＡＮＤゲート２２１６の出力が、第４の入力端子にハイレベルの直流電圧ＶＤＤが入力されている。
【００６７】
セレクタ２２４＿２、２２４＿４、２２４＿６、…、すなわち、セレクタ２２４＿２ｋでは、第１の入力端子にフリップフロップ２２１＿２ｋのＮＡＮＤゲート２２１６の出力が、第２の入力端子、第３の入力端子、及び、第４の入力端子にハイレベルの直流電圧ＶＤＤが入力されている。
【００６８】
セレクタ２２４＿３、２２４＿７、２２４＿１１、…、すなわち、セレクタ２２４＿（４ｋ−１）では、第１の入力端子にフリップフロップ２２１＿（４ｋ−１）のＮＡＮＤゲート２２１６の出力が、第２の入力端子にフリップフロップ２２２＿２ｋのＮＡＮＤゲート２２１６の出力が、第３の入力端子及び第４の入力端子にハイレベルの直流電圧ＶＤＤが入力されている。
【００６９】
セレクタ２２４＿ｐは信号ＳＥＬ＿Ａ及びＳＥＬ＿Ｂに基づいて４つの入力の中からいずれか１つを選択して出力する。具体的には、セレクタ２２４＿ｐは、信号ＳＥＬ＿Ａ、ＳＥＬ＿Ｂが共にローレベルであるときには、第１の入力端子に入力されている信号を出力し、信号ＳＥＬ＿Ａがハイレベル、信号ＳＥＬ＿Ｂがローレベルであるときには、第２の入力端子に入力されている信号を出力し、信号ＳＥＬ＿Ａがローレベル、信号ＳＥＬ＿Ｂがハイレベルであるときには、第３の入力端子に入力されている信号を出力し、信号ＳＥＬ＿Ａ、ＳＥＬ＿Ｂが共にハイレベルであるときには、第４の入力端子に入力されている信号を出力するようになっている。そして、セレクタ２２４＿ｐの出力によってセンシング部１の垂直走査ラインＬ＿ｐが駆動される。
【００７０】
セレクタ２２５＿１、２２５＿２、及び、２２５＿３では、第１の入力端子に第１の垂直走査スタート信号φＶＳが、第２の入力端子にハイレベルの直流電圧ＶＤＤがそれぞれ入力されている。セレクタ２２５＿１、２２５＿２、２２５＿３はそれぞれ信号ＳＥＬ＿１、ＳＥＬ＿２、ＳＥＬ＿３に基づいて２つの入力のうちのいずれか１つを選択して出力する。具体的には、セレクタ２２５＿１、２２５＿２、２２５＿３は、それぞれ信号ＳＥＬ＿１、ＳＥＬ＿２、ＳＥＬ＿３がハイレベルであるときには、第１の入力端子に入力されている信号、すなわち、垂直走査スタート信号φＶＳを出力し、一方、それぞれ信号ＳＥＬ＿１、ＳＥＬ＿２、ＳＥＬ＿３がローレベルであるときには、第２の入力端子に入力されている信号、すなわち、ハイレベルの直流電圧ＶＤＤを出力する。
【００７１】
水平走査回路３＿２の回路構成は、図１５に示すように、垂直走査回路２＿２において垂直走査スタート信号φＶＳ、第１の垂直走査信号φＶ１、第２の垂直走査信号φＶ２をそれぞれ水平走査スタート信号φＨＳ、第１の水平走査信号φＨ１、第２の水平走査信号φＨ２に置き換えたものである。そして、水平走査回路３＿２を構成するセレクタ２２４＿ｑの出力によってセンシング部１の水平走査ラインＣ＿ｑが駆動される。
【００７２】
但し、水平走査回路３＿２においては、各フリップフロップ２２１＿１、２２１＿２、…、２２２＿１、２２２＿２、…、２２３＿１、２２３＿２、…が、図１６に示すように、垂直走査回路２＿１における各フリップフロップ２２１＿１、２２１＿２、…、２２２＿１、２２２＿２、…、２２３＿１、２２３＿２、…の構成からアナログスイッチ２２１５を削除した構成となっている。これは、垂直走査信号に比して水平走査信号の周波数が高いので、アナログスイッチ２２１５がなくても動作上問題とならないからである。
【００７３】
走査モード切り替え部３０＿２の構成を図１７に示す。走査モード切り替え部３０＿２は、セレクタ３２１、３２２、３２３、３２４、３２５、及び、制御回路３２６を備えている。セレクタ３２１、３２２、３２３、３２４、及び、３２５は、制御回路３２６からの信号に基づいてハイレベルの直流電圧ＶＤＤとローレベルの直流電圧ＶＳＳとの一方を選択して出力する。
【００７４】
走査モード切り替え部３０＿２からは、セレクタ３２１から出力される信号が信号ＳＥＬ＿Ａとして、セレクタ３２２から出力される信号が信号ＳＥＬ＿Ｂとして、セレクタ３２３から出力される信号が信号ＳＥＬ＿１として、セレクタ３２４から出力される信号が信号ＳＥＬ＿２として、セレクタ３２５から出力される信号が信号ＳＥＬ＿３として、それぞれ出力される。
【００７５】
制御回路３２６は、走査モード指定信号によって第１の走査モードが指定されている場合には、セレクタ３２１及び３２２によってローレベルの直流電圧ＶＳＳが、セレクタ３２３によってハイレベルの直流電圧ＶＤＤが、セレクタ３２４及び３２５によってローレベルの直流電圧ＶＳＳがそれぞれ選択されるように、セレクタ３２１、３２２、３２３、３２４、及び、３２５を制御する。
【００７６】
また、制御回路３２６は、走査モード指定信号によって第２の走査モードが指定されている場合には、セレクタ３２１によってハイレベルの直流電圧ＶＤＤが、セレクタ３２２によってローレベルの直流電圧ＶＳＳが、セレクタ３２３によってローレベルの直流電圧ＶＳＳが、セレクタ３２４によってハイレベルの直流電圧ＶＤＤが、セレクタ３２５によってローレベルの直流電圧ＶＳＳがそれぞれ選択されるように、セレクタ３２１、３２２、３２３、３２４、及び、３２５を制御する。
【００７７】
さらに、制御回路３２６は、走査モード指定信号によって第３の走査モードが指定されている場合には、セレクタ３２１によってローレベルの直流電圧ＶＳＳが、セレクタ３２２によってハイレベルの直流電圧ＶＤＤが、セレクタ３２３及び３２４によってローレベルの直流電圧ＶＳＳが、セレクタ３２５によってハイレベルの直流電圧ＶＤＤがそれぞれ選択されるように、セレクタ３２１、３２２、３２３、３２４、及び、３２５を制御する。
【００７８】
以上の各部の構成により、第１の走査モードでは、垂直走査スタート信号φＶＳ、第１の垂直走査信号φＶ１、第２の垂直走査信号φＶ２に対するセンシング部１の垂直走査ラインＬ＿１、Ｌ＿２、…の駆動信号のタイミングチャートは図１８の（ａ）に示すようになり、センシング部１の全ての行の画素が１行目から順番に走査される。また、第１の走査モードでは、水平走査スタート信号φＨＳ、第１の水平走査信号φＨ１、第２の水平走査信号φＨ２のタイミングチャートは図１９の（ａ）に示すようになり、センシング部１の全ての列の画素が１列目から順番に走査される。したがって、第１の走査モードでは、センシング部１の全ての画素が読み出される。
【００７９】
第２の走査モードでは、垂直走査スタート信号φＶＳ、第１の垂直走査信号φＶ１、第２の垂直走査信号φＶ２に対するセンシング部１の垂直走査ラインＬ＿１、Ｌ＿２、…の駆動信号のタイミングチャートは図１８の（ｂ）に示すようになり、センシング部１の画素が１行目の画素、３行目の画素、５行目の画素、…の順に走査される。また、第２の走査モードでは、水平走査スタート信号φＨＳ、第１の水平走査信号φＨ１、第２の水平走査信号φＨ２のタイミングチャートは図１９の（ｂ）に示すようになり、センシング部１の画素が１列目の画素、３列目の画素、５列目の画素、…の順に走査される。したがって、第２の走査モードでは、センシング部１の奇数行目の画素であって、且つ、奇数列目の画素である画素が読み出される。
【００８０】
第３の走査モードでは、垂直走査スタート信号φＶＳ、第１の垂直走査信号φＶ１、第２の垂直走査信号φＶ２に対するセンシング部１の垂直走査ラインＬ＿１、Ｌ＿２、…の駆動信号のタイミングチャートは図１８の（ｃ）に示すようになり、センシング部１の画素が１行目の画素、５行目の画素、９行目の画素、…の順に走査される。また、第３の走査モードでは、水平走査スタート信号φＨＳ、第１の水平走査信号φＨ１、第２の水平走査信号φＨ２のタイミングチャートは図１９の（ｃ）に示すようになり、センシング部１の画素が１列目の画素、５列目の画素、９列目の画素、…の順に走査される。したがって、第３の走査モードでは、センシング部１の（４ｘ−３）行目の画素であって、且つ、（４ｙ−３）列目の画素である画素が読み出される。尚、ｘ、ｙは正の整数である。
【００８１】
このように、第２実施形態では、間引き走査が可能となっているが、段数が異なるシフトレジスタを複数設けておき、これらのいずれを用いて走査を行うかを切り替えることによって間引き走査を実現しているので、間引き走査において、全ての素子を走査する場合よりも走査パルスの周波数を高くすることなく、全ての素子を走査する場合と同じ走査レートを実現することができる。さらに、第２実施形態では、第１実施形態と比べた場合、同じ走査パルス周波数で２倍のフレームレートを実現している。別の見方をすれば、同じフレームレートを実現すればよいのであれば、第１実施形態よりも走査パルス周波数を１／２に下げることができる。
【００８２】
図２０は本発明の走査回路を搭載した、さらに別の画像読み取り装置のブロック図である。図２０において、１０＿３はＸ−Ｙアドレス型エリアセンサ、２０はタイミングジェネレータ、３０＿３は走査モード切り替え部である。尚、タイミングジェネレータ２０については、上記第１実施形態のものと同一であるので、説明を省略する。
【００８３】
Ｘ−Ｙアドレス型エリアセンサ１０＿３は、そのブロック図を図２１に示すように、センシング部１、センシング部１を垂直走査する垂直走査回路２＿３、及び、センシング部１を水平走査する水平走査回路３＿３を備えている。尚、センシング部１については、上記第１実施形態のものと同一であるので、説明を省略する。
【００８４】
垂直走査回路２＿３には、垂直走査スタート信号φＶＳがタイミングジェネレータ２０から供給されるとともに、４種類の垂直走査信号φＶ１＿１、φＶ１＿２、φＶ１＿３、φＶ２＿１、及び、信号ＳＥＬ＿１、ＳＥＬ＿２、ＳＥＬ＿３が走査モード切り替え部３０＿３から供給されている。
【００８５】
水平走査回路３＿３には、水平走査スタート信号φＨＳがタイミングジェネレータ２０から供給されるとともに、４種類の水平走査信号φＨ１＿１、φＨ１＿２、φＨ１＿３、φＨ２＿１、及び、信号ＳＥＬ＿１、ＳＥＬ＿２、ＳＥＬ＿３が走査モード切り替え部３０＿３から供給されている。
【００８６】
垂直走査回路２＿３の回路構成を図２２に示す。図２２において、２３１＿１、２３１＿２、…はフリップフロップ、２３２＿１、２３２＿２、…はインバータ、２３３＿１、２３３＿２、…、２３４＿１、２３４＿２、…、２３５＿１、２３５＿２、…はＡＮＤゲート、２３６＿１、２３６＿２、…、２３７＿１、２３７＿２、…、２３８＿１、２３８＿２、…はアナログスイッチ、２３９＿１、２３９＿２、…はインバータである。
【００８７】
フリップフロップ２３１＿１、２３１＿２、…はＧラッチ型のフリップフロップである。そして、フリップフロップ２３１＿１、２３１＿２、…は直列に接続されており、シフトレジスタを構成している。
【００８８】
フリップフロップ２３１＿１には垂直走査スタート信号φＶＳが入力されている。フリップフロップ２３１＿１を除くフリップフロップ２３１＿ｐでは、フリップフロップ２３１＿（ｐ−１）の出力が入力されている。また、フリップフロップ２３１＿ｐの出力はインバータ２３２＿ｐに入力されている。
【００８９】
ＡＮＤゲート２３３＿１、２３４＿１、及び、２３５＿１では、一方の入力端子に垂直走査スタート信号φＶＳを反転させた信号φＶＳＲ０が入力されており、他方の入力端子にインバータ２３２＿１の出力が入力されている。ＡＮＤゲート２３３＿１を除くＡＮＤゲート２３３＿ｐでは、一方の入力端子にインバータ２３２＿（ｐ−１）の出力が入力されており、他方の入力端子には、インバータ２３２＿ｐの出力が入力されている。
【００９０】
ｋを正の整数とすると、ＡＮＤゲート２３４＿１を除くＡＮＤゲート２３４＿（４ｋ−３）では、一方の入力端子にインバータ２３２＿（４ｋ−５）の出力が入力されており、他方の入力端子にインバータ２３２＿（４ｋ−３）の出力が入力されている。ＡＮＤゲート２３５＿１を除くＡＮＤゲート２３５＿（４ｋ−３）では、一方の入力端子にインバータ２３２＿（４ｋ−７）の出力が入力されており、他方の入力端子にインバータ２３２＿（４ｋ−３）の出力が入力されている。
【００９１】
ＡＮＤゲート２３４＿２ｋ及び２３５＿２ｋでは、一方の入力端子にローレベルの直流電圧ＶＳＳが入力されており、他方の入力端子にインバータ２３２＿２ｋの出力が入力されている。
【００９２】
ＡＮＤゲート２３４＿（４ｋ−１）では、一方の入力端子にインバータ２３２＿（４ｋ−３）の出力が入力されており、他方の入力端子にインバータ２３２＿（４ｋ−１）の出力が入力されている。ＡＮＤゲート２３５＿（４ｋ−１）では、一方の入力端子にローレベルの直流電圧ＶＳＳが入力されており、他方の入力端子にインバータ２３２＿（４ｋ−１）の出力が入力されている。
【００９３】
ＡＮＤゲート２３３＿ｐ、２３４＿ｐ、２３５＿ｐの出力はそれぞれアナログスイッチ２３６＿ｐ、２３７＿ｐ、２３８＿ｐを介してインバータ２３９＿ｐに共通に入力されている。インバータ２３９＿ｐの出力によってセンシング部１の垂直走査ラインＬ＿ｐが駆動される。
【００９４】
アナログスイッチ２３６＿ｐ、２３７＿ｐ、２３８＿ｐはそれぞれ信号ＳＥＬ＿１、ＳＥＬ＿２、ＳＥＬ＿３によってＯＮ／ＯＦＦが切り替えられる。具体的には、信号ＳＥＬ＿１、ＳＥＬ＿２、ＳＥＬ＿３がハイレベルであるときには、それぞれアナログスイッチ２３６＿ｐ、２３７＿ｐ、２３８＿ｐがＯＮとなり、一方、信号ＳＥＬ＿１、ＳＥＬ＿２、ＳＥＬ＿３がローレベルであるときには、それぞれアナログスイッチ２３６＿ｐ、２３７＿ｐ、２３８＿ｐがＯＦＦとなる。
【００９５】
各フリップフロップ２３１＿ｐは、図２３に示すように、アナログスイッチ２３１１、インバータ２３１２、２３１３、及び、アナログスイッチ２３１４を備えている。各フリップフロップ２３１＿ｐに入力される信号はアナログスイッチ２３１１を介してインバータ２３１２に入力される。インバータ２３１２の出力はインバータ２３１３に入力される。インバータ２３１３の出力はアナログスイッチ２３１４を介してインバータ２３１２に入力される。そして、インバータ２３１３の出力がフリップフロップ２３１＿ｐの出力となる。
【００９６】
フリップフロップ２３１＿（８ｋ−１）では、アナログスイッチ２３１１については垂直走査信号φＶ１＿１で、アナログスイッチ２３１４については垂直走査信号φＶ１＿１を反転させた信号φＶ１＿１’でそれぞれＯＮ／ＯＦＦが切り替えられ、垂直走査信号φＶ１＿１がハイレベルであるときにアナログスイッチ２３１１がＯＮ、アナログスイッチ２３１４がＯＦＦとなり、垂直走査信号φＶ１＿１がローレベルであるときには、アナログスイッチ２３１１がＯＦＦ、アナログスイッチ２３１４がＯＮとなる。
【００９７】
フリップフロップ２３１＿（４ｋ−１）では、アナログスイッチ２３１１については垂直走査信号φＶ１＿２で、アナログスイッチ２３１４については垂直走査信号φＶ１＿２を反転させた信号φＶ１＿２’でそれぞれＯＮ／ＯＦＦが切り替えられ、垂直走査信号φＶ１＿２がハイレベルであるときにアナログスイッチ２３１１がＯＮ、アナログスイッチ２３１４がＯＦＦとなり、垂直走査信号φＶ１＿２がローレベルであるときには、アナログスイッチ２３１１がＯＦＦ、アナログスイッチ２３１４がＯＮとなる。
【００９８】
フリップフロップ２３１＿（８ｋ−３）では、アナログスイッチ２３１１については垂直走査信号φＶ１＿３で、アナログスイッチ２３１４については垂直走査信号φＶ１＿３を反転させた信号φＶ１＿３’でそれぞれＯＮ／ＯＦＦが切り替えられ、垂直走査信号φＶ１＿３がハイレベルであるときにアナログスイッチ２３１１がＯＮ、アナログスイッチ２３１４がＯＦＦとなり、垂直走査信号φＶ１＿３がローレベルであるときには、アナログスイッチ２３１１がＯＦＦ、アナログスイッチ２３１４がＯＮとなる。
【００９９】
フリップフロップ２３１＿２ｋでは、アナログスイッチ２３１１については垂直走査信号φＶ２＿１で、アナログスイッチ２３１４については垂直走査信号φＶ２＿１を反転させた信号φＶ２＿１’でそれぞれＯＮ／ＯＦＦが切り替えられ、垂直走査信号φＶ２＿１がハイレベルであるときにアナログスイッチ２３１１がＯＮ、アナログスイッチ２３１４がＯＦＦとなり、垂直走査信号φＶ２＿１がローレベルであるときには、アナログスイッチ２３１１がＯＦＦ、アナログスイッチ２３１４がＯＮとなる。
【０１００】
水平走査回路３＿３の回路構成は、図２４に示すように、垂直走査回路２＿３において垂直走査スタート信号φＶＳ、垂直走査信号φＶ１＿１、φＶ１＿２、φＶ１＿３、φＶ２＿１をそれぞれ水平走査スタート信号φＨＳ、垂直走査信号φＨ１＿１、φＨ１＿２、φＨ１＿３、φＨ２＿１に置き換えたものである。そして、水平走査回路３＿３を構成するインバータ２３９＿ｑの出力によってセンシング部１の水平走査ラインＣ＿ｑが駆動される。
【０１０１】
但し、水平走査回路３＿３においては、各フリップフロップ２３１＿１、２３１＿２、…、２３１＿ｍが、図２５に示すように、垂直走査回路２＿３における各フリップフロップ２３１＿１、２３１＿２、…、２３１＿ｍの構成からアナログスイッチ２３１４を削除した構成となっている。これは、垂直走査信号に比して水平走査信号の周波数が高いので、アナログスイッチ２３１４がなくても動作上問題とならないからである。
【０１０２】
走査モード切り替え部３０＿３の構成を図２６に示す。走査モード切り替え部３０＿３は、セレクタ３３１、３３２、３３３、３３４、３３５、３３６、及び、制御回路３３７を備えている。走査モード切り替え部３０＿３には、タイミングジェネレータ２０から出力される第１の垂直走査信号φＶ１、第２の垂直走査信号φＶ２、第１の水平走査信号φＨ１、第２の水平走査信号φＨ２、及び、ハイレベルの直流電圧ＶＤＤが入力されている。
【０１０３】
セレクタ３３１は、第１の垂直走査信号φＶ１と第２の垂直走査信号φＶ２とハイレベルの直流電圧ＶＤＤとのうち、制御回路３３７から指示されるものを選択して出力する。セレクタ３３２は、第１の垂直走査信号φＶ１と第２の垂直走査信号φＶ２とのうち、制御回路３３７から指示される方を選択して出力する。セレクタ３３３は、第２の垂直走査信号φＶ２とハイレベルの直流電圧ＶＤＤとのうち、制御回路３３７から指示される方を選択して出力する。
【０１０４】
セレクタ３３４は、第１の水平走査信号φＨ１と第２の水平走査信号φＨ２とハイレベルの直流電圧ＶＤＤとのうち、制御回路３３７から指示されるものを選択して出力する。セレクタ３３５は、第１の水平走査信号φＨ１と第２の水平走査信号φＨ２とのうち、制御回路３３７から指示される方を選択して出力する。セレクタ３３６は、第２の水平走査信号φＨ２とハイレベルの直流電圧ＶＤＤとのうち、制御回路３３７から指示される方を選択して出力する。
【０１０５】
走査モード切り替え部３０＿３からは、第１の垂直走査信号φＶ１が信号φＶ１＿１として、セレクタ３３１から出力される信号が信号φＶ１＿２として、セレクタ３３２から出力される信号が信号φＶ１＿３として、セレクタ３３３から出力される信号が信号φＶ２＿１として、それぞれ出力される。
【０１０６】
走査モード切り替え部３０＿３からは、第１の水平走査信号φＨ１が信号φＨ１＿１として、セレクタ３３１から出力される信号が信号φＨ１＿２として、セレクタ３３２から出力される信号が信号φＨ１＿３として、セレクタ３３３から出力される信号が信号φＨ２＿１として、それぞれ出力される。
【０１０７】
制御回路３３７は、走査モード指定信号によって第１の走査モードが指定されている場合には、セレクタ３３１及び３３２によって第１の垂直走査信号φＶ１が、セレクタ３３３によって第２の垂直走査信号φＶ２が、セレクタ３３４及び３３５によって第１の水平走査信号φＨ１が、セレクタ３３６によって第２の水平走査信号φＨ２がそれぞれ選択されるように、セレクタ３３１、３３２、３３３、３３４、３３５、及び、３３６を制御する。また、制御回路３１９は、信号ＳＥＬ＿１、ＳＥＬ＿２、及び、ＳＥＬ＿３を生成して出力しており、走査モード指定信号によって第１の走査モードが指定されている場合には、信号ＳＥＬ＿１をハイレベル、信号ＳＥＬ＿２及びＳＥＬ＿３をローレベルにする。
【０１０８】
また、制御回路３３７は、走査モード指定信号によって第２の走査モードが指定されている場合には、セレクタ３３１によって第２の垂直走査信号φＶ２が、セレクタ３３２によって第１の垂直走査信号φＶ１が、セレクタ３３３によってハイレベルの直流電圧ＶＤＤが、セレクタ３３４によって第２の水平走査信号φＨ２が、セレクタ３３５によって第１の水平走査信号φＨ１が、セレクタ３３６によってハイレベルの直流電圧ＶＤＤがそれぞれ選択されるように、セレクタ３３１、３３２、３３３、３３４、３３５、及び、３３６を制御する。また、制御回路３３７は、走査モード指定信号によって第２の走査モードが指定されている場合には、信号ＳＥＬ＿１をローレベル、信号ＳＥＬ＿２をハイレベル、信号ＳＥＬ＿３をローレベルにする。
【０１０９】
さらに、制御回路３３７は、走査モード指定信号によって第３の走査モードが指定されている場合には、セレクタ３３１によってハイレベルの直流電圧ＶＤＤが、セレクタ３３２によって第２の垂直走査信号φＶ２が、セレクタ３３３によってハイレベルの直流電圧ＶＤＤが、セレクタ３３４によってハイレベルの直流電圧ＶＤＤが、セレクタ３３５によって第２の水平走査信号φＨ２が、セレクタ３３６によってハイレベルの直流電圧ＶＤＤがそれぞれ選択されるように、セレクタ３３１、３３２、３３３、３３４、３３５、及び、３３６を制御する。また、制御回路３３７は、走査モード指定信号によって第３の走査モードが指定されている場合には、信号ＳＥＬ＿１及びＳＥＬ＿２をローレベル、信号ＳＥＬ＿３をハイレベルにする。
【０１１０】
以上の各部の構成により、第１の走査モードにおける垂直走査スタート信号φＶＳ、垂直走査信号φＶ１＿１、φＶ１＿２、φＶ１＿３、φＶ２＿１のタイミングチャートは図２７の（ａ）に示すようになるとともに、信号ＳＥＬ＿１がハイレベル、信号ＳＥＬ＿２及びＳＥＬ＿３がローレベルであるので、センシング部１の全ての行の画素が１行目から順番に走査される。一方、第１の走査モードにおける水平走査スタート信号φＨＳ、水平走査信号φＨ１＿１、φＨ１＿２、φＨ１＿３、φＨ２＿１、φＨ２＿２、φＨ２＿３のタイミングチャートは図２８の（ａ）に示すようになるとともに、信号ＳＥＬ＿１がハイレベル、信号ＳＥＬ＿２及びＳＥＬ＿３がローレベルであるので、センシング部１の全ての列の画素が１列目から順番に走査される。したがって、第１の走査モードでは、センシング部１の全ての画素が読み出される。
【０１１１】
また、第２の走査モードにおける垂直走査スタート信号φＶＳ、垂直走査信号φＶ１＿１、φＶ１＿２、φＶ１＿３、φＶ２＿１のタイミングチャートは図２７の（ｂ）に示すようになるとともに、信号ＳＥＬ＿１及びＳＥＬ＿３がローレベル、信号ＳＥＬ＿２がハイレベルであるので、センシング部１の画素が１行目の画素、３行目の画素、５行目の画素、…の順に走査される。一方、第２の走査モードにおける水平走査スタート信号φＨＳ、垂直走査信号φＨ１＿１、φＨ１＿２、φＨ１＿３、φＨ２＿１のタイミングチャートは図２８の（ｂ）に示すようになるとともに、信号ＳＥＬ＿１及びＳＥＬ＿３がローレベル、信号ＳＥＬ＿２がハイレベルであるので、センシング部１の画素が１列目の画素、３列目の画素、５列目の画素、…の順に走査される。したがって、第２の走査モードでは、センシング部１の奇数行目の画素であって、且つ、奇数列目の画素である画素が読み出される。
【０１１２】
また、第３の走査モードにおける垂直走査スタート信号φＶＳ、垂直走査信号φＶ１＿１、φＶ１＿２、φＶ１＿３、φＶ２＿１のタイミングチャートは図２７の（ｃ）に示すようになるとともに、信号ＳＥＬ＿１及びＳＥＬ＿２がローレベル、信号ＳＥＬ＿３がハイレベルであるので、センシング部１の画素が１行目の画素、５行目の画素、９行目の画素、…の順に走査される。一方、第３の走査モードにおける水平走査スタート信号φＨＳ、垂直走査信号φＨ１＿１、φＨ１＿２、φＨ１＿３、φＨ２＿１のタイミングチャートは図２８の（ｃ）に示すようになるとともに、信号ＳＥＬ＿１及びＳＥＬ＿２がローレベル、信号ＳＥＬ＿３がハイレベルであるので、センシング部１の画素が１列目の画素、５列目の画素、９列目の画素、…の順に走査される。したがって、第３の走査モードでは、センシング部１の（４ｘ−３）行目の画素であって、且つ、（４ｙ−３）列目の画素である画素が読み出される。
【０１１３】
このように、第３実施形態では、間引き走査が可能となっているが、走査回路をＧラッチ型のフリップフロップで構成するとともに、フリップフロップにストローブ信号（データを取り込むための信号）を与えるための配線を複数設けておき、各フリップフロップに対応するいずれか１つの配線でストローブ信号を与えるようにしているので、間引きを行わない画素に対応するフリップフロップにストローブ信号を与える配線には走査パルスを印加し、一方、間引きを行いたい画素に対応するフリップフロップにストローブ信号を与える配線には走査パルスを印加する代わりにアクティブとなる直流電圧を印加することによって間引きを行うことができ、また、間引き走査において、全ての素子を走査する場合よりも走査パルスの周波数を高くすることなく、全ての素子を走査する場合と同じ走査レートを実現することができる。さらに、第３実施形態では、第１実施形態と比べた場合、同じ走査パルス周波数で２倍のフレームレートを実現している。別の見方をすれば、同じフレームレートを実現すればよいのであれば、第１実施形態よりも走査パルス周波数を１／２に下げることができる。
【０１１４】
ここで、上記の各実施形態におけるセンシング部１の画素Ｇ（ｘ、ｙ）の構成について説明する。画素Ｇ（ｘ、ｙ）の回路構成例を図２９に示す。尚、ｘ、ｙは正の整数である。
【０１１５】
アノードがグランドＧＮＤに接続されたフォトダイオードＰＤのカソードには、ｐチャネルのＭＯＳ型トランジスタＴ１のドレインが接続されている。トランジスタＴ１のソースには、ｐチャネルのＭＯＳ型トランジスタＴ２のゲート及びドレインとｐチャネルのＭＯＳ型トランジスタＴ３のゲートが接続されている。トランジスタＴ１のゲートは信号φＳ１で駆動される。トランジスタＴ２のソースには信号φＶＰＳが入力されている。
【０１１６】
トランジスタＴ３のソースには、ｐチャネルのＭＯＳ型トランジスタＴ４のゲート、ｐチャネルのＭＯＳ型トランジスタＴ５のソース、及び、一端に直流電圧ＶＤＤが印加されたコンデンサＣの他端が接続されている。トランジスタＴ３のドレインはグランドＧＮＤに接続されている。
【０１１７】
トランジスタＴ４のソースはｐチャネルのＭＯＳ型トランジスタＴ６のドレインに接続されている。トランジスタＴ４のドレインはグランドＧＮＤに接続されている。トランジスタＴ５のゲートは信号φＲＳＴで駆動される。トランジスタＴ５のドレインには直流電圧ＶＤＤよりも低く、直流電圧ＶＤＤにほぼ等しい値の直流電圧ＲＳＢが印加されている。トランジスタＴ６のソースは信号ラインＳ＿ｙに接続されている。トランジスタＴ６のゲートは垂直走査ラインＬ＿ｘに接続されている。
【０１１８】
まず、撮像を行うときの動作について説明する。尚、全画素を読み出すモードに設定されている場合を例に挙げて説明する。信号φＳ１は撮像動作の間は常にローレベルであり、トランジスタＴ１がＯＮの状態である。また、信号φＲＳＴはハイレベルであり、トランジスタＴ５がＯＦＦの状態である。さらに、信号φＶＰＳがトランジスタＴ２がサブスレッショルド領域で動作するような低い値の直流電圧となっている。
【０１１９】
フォトダイオードＰＤには入射光量に応じた電流が発生し、ＭＯＳ型トランジスタのサブスレッショルド特性により、トランジスタＴ２及びＴ３のゲートに光電流を自然対数的に変換した値の電圧が発生する。この電圧に応じた電流がコンデンサＣを介してＭＯＳトランジスタＴ３のドレインに流れ、コンデンサＣが充電される。したがって、トランジスタＴ４のゲート電圧がフォトダイオードＰＤの入射光量の積分値に対して自然対数的に比例した電圧となる。
【０１２０】
そして、垂直走査ラインＬ＿ｘを駆動する信号φＶ＿ｘがローレベルになると、トランジスタＴ６がＯＮになり、トランジスタＴ４がソースフォロワとして動作し、信号ラインＳ＿ｙにフォトダイオードＰＤの入射光量の積分値に対して自然対数的に比例した電圧が現れる。
【０１２１】
このように、この例では、各画素が積分機能付き対数変換型の構成となっているが、積分機能がないものであっても構わないし、また、対数変換型でなくても構わない。
【０１２２】
次に、画素の感度ばらつきを検出するときの動作について、図３０に示すタイミングチャートを用いて説明する。尚、全画素を読み出すモードに設定されている場合を例に挙げて説明する。まず、垂直走査ラインＬ＿ｘを駆動する信号φＶ＿ｘがローレベルになって画素値が読み出された後、信号φＳ１をハイレベルにしてトランジスタＴ１をＯＦＦにして、リセット動作が始まる。
【０１２３】
このとき、トランジスタＴ２のソース側より正の電荷が流れ込み、トランジスタＴ２のゲート及びドレイン、並びに、トランジスタＴ３のゲートに蓄積された負の電荷が再結合され、トランジスタＴ２のゲート及びドレインのポテンシャルがある程度まで上昇する。
【０１２４】
しかし、トランジスタＴ２のゲート及びドレインのポテンシャルがある程度まで上昇すると、そのリセット速度が遅くなる。特に、明るい被写体が急に暗くなった場合にこの傾向が顕著となる。そこで、次に、トランジスタＴ２のソースに与える信号φＶＰＳを撮像時の値よりも高い直流電圧にする。このように、トランジスタＴ２のソース電圧を高くすることで、トランジスタＴ２のソース側から流入する正の電荷の量が増加し、トランジスタＴ２のゲート及びドレイン、並びに、トランジスタＴ３のゲートに蓄積された負の電荷が速やかに再結合される。
【０１２５】
よって、トランジスタＴ２のゲート及びドレインのポテンシャルがさらに高くなる。そして、トランジスタＴ２のソースに与える信号φＶＰＳを撮像時の低電圧に戻すことによって、トランジスタＴ２のポテンシャル状態を元の状態に戻す。このように、トランジスタＴ２のポテンシャル状態を元の状態にリセットした後、まず、信号φＲＳＴにローレベルのパルスを立ててトランジスタＴ５をＯＮにして、コンデンサＣとトランジスタＴ４のゲートとの接続点の電圧を初期化する。
【０１２６】
そして、コンデンサＣとトランジスタＴ４のゲートとの接続点の電圧が、リセットされたトランジスタＴ２のゲート電圧に応じたものとなると、垂直走査ラインＬ＿ｘを駆動する信号φＶ＿ｘがローレベルにしてトランジスタＴ６をＯＮさせることによって、トランジスタＴ２、Ｔ３の特性のばらつきに起因する各画素の感度ばらつきを表す出力電流が信号ラインＳ＿ｙから流れる。
【０１２７】
このとき、トランジスタＴ４がソースフォロワとして動作するため、信号ラインＳ＿ｙにはノイズ信号が電圧信号として現れる。その後、再び、信号ＲＳＴにローレベルのパルスを立ててトランジスタＴ５をＯＮさせて、コンデンサＣとトランジスタＴ４のゲートとの接続点の電圧をリセットした後、信号φＳ１をローレベルにしてトランジスタＴ１をＯＮにして撮像動作を行える状態にする。
【０１２８】
尚、２×２画素を１ユニットとして読み出す場合には信号φＳ１を後出する信号φＳ４に、４×４画素を１ユニットとして読み出す場合には信号φＳ１を後出する信号φＳ１６それぞれに置き換えればよい。
【０１２９】
画素間の第１の回路構成を図３１に示す。尚、図３１はセンシング部１の４×４の１６画素を示している。各画素Ｇ（ｘ、ｙ）のフォトダイオードＰＤのカソードにはｐチャネルのＭＯＳ型トランジスタＴ７（ｘ、ｙ）のドレインが接続されている。
【０１３０】
トランジスタＴ７（２ｘ−１、２ｙ−１）、Ｔ７（２ｘ−１、２ｙ）、Ｔ７（２ｘ、２ｙ−１）、及び、Ｔ７（２ｘ、２ｙ）のソースはｐチャネルのＭＯＳ型トランジスタＴ８（ｘ、ｙ）のドレインに共通に接続されている。トランジスタＴ７（ｘ、ｙ）のゲートは信号φＡ４で駆動される。トランジスタＴ８（ｘ、ｙ）のソースは画素Ｇ（２ｘ−１、２ｙ−１）のトランジスタＴ１とトランジスタＴ２との接続点に接続されている。トランジスタＴ８（ｘ、ｙ）のゲートは信号φＳ４で駆動される。
【０１３１】
また、トランジスタＴ７（２ｘ−１、２ｙ−１）、Ｔ７（２ｘ−１、２ｙ）、Ｔ７（２ｘ、２ｙ−１）、及び、Ｔ７（２ｘ、２ｙ）のソースはｐチャネルのＭＯＳ型トランジスタＴ９（ｘ、ｙ）のドレインに共通に接続されている。トランジスタＴ９（２ｘ−１、２ｙ−１）、Ｔ９（２ｘ−１、２ｙ）、Ｔ９（２ｘ、２ｙ−１）、及び、Ｔ９（２ｘ、２ｙ）のソースはｐチャネルのＭＯＳ型トランジスタＴ１０（ｘ、ｙ）のドレインに共通に接続されている。トランジスタＴ９（ｘ、ｙ）のゲートは信号φＡ１６で駆動される。トランジスタＴ１０（ｘ、ｙ）のソースは画素Ｇ（４ｘ−３、４ｙ−３）のトランジスタＴ１とトランジスタＴ２との接続点に接続されている。トランジスタＴ１０（ｘ、ｙ）のゲートは信号φＳ１６で駆動される。
【０１３２】
そして、第１の走査モードである場合、すなわち、全画素が読み出される場合には、信号φＳ１として信号φＰＤＤＡ（フォトダイオードＰＤをディスエーブル状態にする必要がある際にハイレベルとなる信号）が使用され、信号φＳ４、φＳ１６、φＡ４、φＡ１６はそれぞれハイレベルになる。これにより、トランジスタＴ７（ｘ、ｙ）、Ｔ８（ｘ、ｙ）、Ｔ９（ｘ、ｙ）、及び、Ｔ１０（ｘ、ｙ）は常時ＯＦＦ、トランジスタＴ１が読み出し時にはＯＮとなるので、各画素Ｇ（ｘ、ｙ）における光電流が別個に読み出される。
【０１３３】
また、第２の走査モードである場合、すなわち、奇数行目の画素であって、且つ、奇数列目の画素である画素が読み出される場合には、信号φＳ４として信号φＰＤＤＡが使用され、信号φＳ１、φＳ１６、φＡ１６はそれぞれハイレベルになり、信号φＡ４はローレベルになる。これにより、トランジスタＴ１、Ｔ９（ｘ、ｙ）、及び、Ｔ１０（ｘ、ｙ）が常時ＯＦＦ、トランジスタＴ７（ｘ、ｙ）が常時ＯＮ、トランジスタＴ８（ｘ、ｙ）が読み出し時にはＯＮとなるので、画素Ｇ（２ｘ−１、２ｘ−１）、Ｇ（２ｘ−１、２ｘ）、Ｇ（２ｘ、２ｘ−１）、及び、Ｇ（２ｘ、２ｘ）の４画素（２×２の４画素）における光電流がＧ（２ｘ−１、２ｘ−１）において加算されて読み出される。
【０１３４】
さらに、第３の走査モードである場合、すなわち、（４ｘ−３）行目の画素であって、且つ、（４ｙ−３）列目の画素である画素が読み出される場合には、信号φＳ１６として信号φＰＤＤＡが使用され、信号φＳ１、φＳ４はそれぞれハイレベルになり、信号φＡ４、φＡ１６はそれぞれローレベルになる。これにより、トランジスタＴ１及びＴ８（ｘ、ｙ）が常時ＯＦＦ、トランジスタＴ７（ｘ、ｙ）及びＴ９（ｘ、ｙ）が常時ＯＮ、トランジスタＴ１０（ｘ、ｙ）が読み出し時にはＯＮとなるので、画素Ｇ（２ｗ−１、２ｗ−１）、Ｇ（２ｗ−１、２ｗ）、Ｇ（２ｗ−１、２ｗ＋１）、Ｇ（２ｗ−１、２ｗ＋２）、Ｇ（２ｗ、２ｗ−１）、Ｇ（２ｗ、２ｗ）、Ｇ（２ｗ、２ｗ＋１）、Ｇ（２ｗ、２ｗ＋２）、Ｇ（２ｗ＋１、２ｗ−１）、Ｇ（２ｗ＋１、２ｗ）、Ｇ（２ｗ＋１、２ｗ＋１）、Ｇ（２ｗ＋１、２ｗ＋２）、Ｇ（２ｗ＋２、２ｗ−１）、Ｇ（２ｗ＋２、２ｗ）、Ｇ（２ｗ＋２、２ｗ＋１）、及び、Ｇ（２ｗ＋２、２ｗ＋２）の１６画素（４×４の１６画素）における光電流がＧ（２ｗ−１、２ｗ−１）において加算されて読み出される。尚、ｗは奇数である。
【０１３５】
画素間の第２の回路構成を図３２に示す。尚、図３２はセンシング部１の４×４の１６画素を示している。各画素Ｇ（ｘ、ｙ）のフォトダイオードＰＤのカソードにはｐチャネルのＭＯＳ型トランジスタＴ１１（ｘ、ｙ）のドレイン、及び、ｐチャネルのＭＯＳ型トランジスタＴ１２（ｘ、ｙ）のドレインが接続されている。
【０１３６】
トランジスタＴ１１（２ｘ−１、２ｙ−１）、Ｔ１１（２ｘ−１、２ｙ）、Ｔ１１（２ｘ、２ｙ−１）、及び、Ｔ１１（２ｘ、２ｙ）のソースは画素Ｇ（２ｘ−１、２ｙ−１）のトランジスタＴ１とトランジスタＴ２との接続点に共通に接続されている。トランジスタＴ１１（ｘ、ｙ）のゲートは信号φＳ４で駆動される。
【０１３７】
トランジスタＴ１２（２ｗ−１、２ｗ−１）、Ｔ１２（２ｗ−１、２ｗ）、Ｔ１２（２ｗ−１、２ｗ＋１）、Ｔ１２（２ｗ−１、２ｗ＋２）、Ｔ１２（２ｗ、２ｗ−１）、Ｔ１２（２ｗ、２ｗ）、Ｔ１２（２ｗ、２ｗ＋１）、Ｔ１２（２ｗ、２ｗ＋２）、Ｔ１２（２ｗ＋１、２ｗ−１）、Ｔ１２（２ｗ＋１、２ｗ）、Ｔ１２（２ｗ＋１、２ｗ＋１）、Ｔ１２（２ｗ＋１、２ｗ＋２）、Ｔ１２（２ｗ＋２、２ｗ−１）、Ｔ１２（２ｗ＋２、２ｗ）、Ｔ１２（２ｗ＋２、２ｗ＋１）、及び、Ｔ１２（２ｗ＋２、２ｗ＋２）のソースは画素Ｇ（２ｗ−１、２ｗ−１）のトランジスタＴ１とトランジスタＴ２との接続点に共通に接続されている。トランジスタＴ１２（ｘ、ｙ）のゲートは信号φＳ１６で駆動される。尚、ｗは奇数である。
【０１３８】
そして、第１の走査モードである場合、すなわち、全画素が読み出される場合には、信号φＳ１として信号φＰＤＤＡ（フォトダイオードＰＤをディスエーブル状態にする必要がある際にハイレベルとなる信号）が使用され、信号φＳ４、φＳ１６はそれぞれハイレベルになる。これにより、トランジスタＴ１１（ｘ、ｙ）及びＴ１２（ｘ、ｙ）は常時ＯＦＦ、トランジスタＴ１が読み出し時にはＯＮとなるので、各画素Ｇ（ｘ、ｙ）における光電流が別個に読み出される。
【０１３９】
また、第２の走査モードである場合、すなわち、奇数行目の画素であって、且つ、奇数列目の画素である画素が読み出される場合には、信号φＳ４として信号φＰＤＤＡが使用され、信号φＳ１、φＳ１６はそれぞれハイレベルになる。これにより、トランジスタＴ１及びＴ１２（ｘ、ｙ）が常時ＯＦＦ、トランジスタＴ１１（ｘ、ｙ）が読み出し時にはＯＮとなるので、画素Ｇ（２ｘ−１、２ｘ−１）、Ｇ（２ｘ−１、２ｘ）、Ｇ（２ｘ、２ｘ−１）、及び、Ｇ（２ｘ、２ｘ）の４画素（２×２の４画素）における光電流がＧ（２ｘ−１、２ｘ−１）において加算されて読み出される。
【０１４０】
さらに、第３の走査モードである場合、すなわち、（４ｘ−３）行目の画素であって、且つ、（４ｘ−３）列目の画素である画素が読み出される場合には、信号φＳ１６として信号φＰＤＤＡが使用され、信号φＳ１、φＳ４はそれぞれハイレベルになる。これにより、トランジスタＴ１及びＴ１１（ｘ、ｙ）が常時ＯＦＦ、トランジスタＴ１２（ｘ、ｙ）が読み出し時にはＯＮとなるので、画素Ｇ（２ｗ−１、２ｗ−１）、Ｇ（２ｗ−１、２ｗ）、Ｇ（２ｗ−１、２ｗ＋１）、Ｇ（２ｗ−１、２ｗ＋２）、Ｇ（２ｗ、２ｗ−１）、Ｇ（２ｗ、２ｗ）、Ｇ（２ｗ、２ｗ＋１）、Ｇ（２ｗ、２ｗ＋２）、Ｇ（２ｗ＋１、２ｗ−１）、Ｇ（２ｗ＋１、２ｗ）、Ｇ（２ｗ＋１、２ｗ＋１）、Ｇ（２ｗ＋１、２ｗ＋２）、Ｇ（２ｗ＋２、２ｗ−１）、Ｇ（２ｗ＋２、２ｗ）、Ｇ（２ｗ＋２、２ｗ＋１）、及び、Ｇ（２ｗ＋２、２ｗ＋２）の１６画素（４×４の１６画素）における光電流がＧ（２ｗ−１、２ｗ−１）において加算されて読み出される。尚、ｗは奇数である。
【０１４１】
画素間の第３の回路構成を図３３に示す。尚、図３３はセンシング部１の４×４の１６画素を示している。各画素Ｇ（ｘ、ｙ）のフォトダイオードＰＤのカソードには、ｐチャネルのＭＯＳ型トランジスタＴ１３（ｘ、ｙ）のドレイン、及び、ｐチャネルのＭＯＳ型トランジスタＴ１４（ｘ、ｙ）のドレインが接続されている。また、各画素Ｇ（ｘ、ｙ）のトランジスタＴ１とトランジスタＴ２との接続点には、ｐチャネルのＭＯＳ型トランジスタＴ１５（ｘ、ｙ）のソース、及び、ｐチャネルのＭＯＳ型トランジスタＴ１６（ｘ、ｙ）のソースが接続されている。
【０１４２】
トランジスタＴ１３（２ｘ−１、２ｙ−１）、Ｔ１３（２ｘ−１、２ｙ）、Ｔ１３（２ｘ、２ｙ−１）、及び、Ｔ１３（２ｘ、２ｙ）のソース、トランジスタＴ１５（２ｘ−１、２ｙ−１）、Ｔ１５（２ｘ−１、２ｙ）、Ｔ１５（２ｘ、２ｙ−１）、及び、Ｔ１５（２ｘ、２ｙ）のドレインが共通に接続されている。トランジスタＴ１３（ｘ、ｙ）のゲートは信号φＳ４で駆動される。トランジスタＴ１５（２ｘ−１、２ｙ−１）のゲートは信号φＢ４で駆動される。トランジスタＴ１５（２ｘ−１、２ｙ）、Ｔ１５（２ｘ、２ｙ−１）、及び、Ｔ１５（２ｘ、２ｙ）のゲートにはハイレベルの直流電圧ＶＤＤが印加されており、トランジスタＴ１５（２ｘ−１、２ｙ）、Ｔ１５（２ｘ、２ｙ−１）、及び、Ｔ１５（２ｘ、２ｙ）は走査モードに関係なく常にＯＦＦである。
【０１４３】
トランジスタＴ１４（２ｗ−１、２ｗ−１）、Ｔ１４（２ｗ−１、２ｗ）、Ｔ１４（２ｗ−１、２ｗ＋１）、Ｔ１４（２ｗ−１、２ｗ＋２）、Ｔ１４（２ｗ、２ｗ−１）、Ｔ１４（２ｗ、２ｗ）、Ｔ１４（２ｗ、２ｗ＋１）、Ｔ１４（２ｗ、２ｗ＋２）、Ｔ１４（２ｗ＋１、２ｗ−１）、Ｔ１４（２ｗ＋１、２ｗ）、Ｔ１４（２ｗ＋１、２ｗ＋１）、Ｔ１４（２ｗ＋１、２ｗ＋２）、Ｔ１４（２ｗ＋２、２ｗ−１）、Ｔ１４（２ｗ＋２、２ｗ）、Ｔ１４（２ｗ＋２、２ｗ＋１）、及び、Ｔ１４（２ｗ＋２、２ｗ＋２）のソース、トランジスタＴ１６（２ｗ−１、２ｗ−１）、Ｔ１６（２ｗ−１、２ｗ）、Ｔ１６（２ｗ−１、２ｗ＋１）、Ｔ１６（２ｗ−１、２ｗ＋２）、Ｔ１６（２ｗ、２ｗ−１）、Ｔ１６（２ｗ、２ｗ）、Ｔ１６（２ｗ、２ｗ＋１）、Ｔ１６（２ｗ、２ｗ＋２）、Ｔ１６（２ｗ＋１、２ｗ−１）、Ｔ１６（２ｗ＋１、２ｗ）、Ｔ１６（２ｗ＋１、２ｗ＋１）、Ｔ１６（２ｗ＋１、２ｗ＋２）、Ｔ１６（２ｗ＋２、２ｗ−１）、Ｔ１６（２ｗ＋２、２ｗ）、Ｔ１６（２ｗ＋２、２ｗ＋１）、及び、Ｔ１６（２ｗ＋２、２ｗ＋２）のドレインが共通に接続されている。尚、ｗは奇数である。トランジスタＴ１４（ｘ、ｙ）のゲートは信号φＳ１６で駆動される。トランジスタＴ１６（４ｘ−３、４ｙ−３）のゲートは信号φＢ１６で駆動される。トランジスタＴ１６（４ｘ−３、４ｙ−３）以外のトランジスタＴ１６（ｘ、ｙ）のゲートにはハイレベルの直流電圧ＶＤＤが印加されており、トランジスタＴ１６（４ｘ−３、４ｙ−３）以外のトランジスタＴ１６（ｘ、ｙ）は走査モードに関係なく常にＯＦＦである。
【０１４４】
そして、第１の走査モードである場合、すなわち、全画素が読み出される場合には、信号φＳ１として信号φＰＤＤＡ（フォトダイオードＰＤをディスエーブル状態にする必要がある際にハイレベルとなる信号）が使用され、信号φＳ４、φＳ１６、φＢ４、φＢ１６はそれぞれハイレベルになる。これにより、トランジスタＴ１３（ｘ、ｙ）、Ｔ１４（ｘ、ｙ）、Ｔ１５（ｘ、ｙ）、及び、Ｔ１６（ｘ、ｙ）は常時ＯＦＦ、トランジスタＴ１が読み出し時にはＯＮとなるので、各画素Ｇ（ｘ、ｙ）における光電流が別個に読み出される。
【０１４５】
また、第２の走査モードである場合、すなわち、奇数行目の画素であって、且つ、奇数列目の画素である画素が読み出される場合には、信号φＳ４として信号φＰＤＤＡが使用され、信号φＳ１、φＳ１６、φＢ１６はそれぞれハイレベルになり、信号φＢ４はローレベルになる。これにより、トランジスタＴ１、Ｔ１５（ｘ、ｙ）、及び、Ｔ１６（ｘ、ｙ）が常時ＯＦＦ、トランジスタＴ１５（ｘ、ｙ）が常時ＯＮ、トランジスタＴ１３（ｘ、ｙ）が読み出し時にはＯＮとなるので、画素Ｇ（２ｘ−１、２ｘ−１）、Ｇ（２ｘ−１、２ｘ）、Ｇ（２ｘ、２ｘ−１）、及び、Ｇ（２ｘ、２ｘ）の４画素（２×２の４画素）における光電流がＧ（２ｘ−１、２ｘ−１）において加算されて読み出される。
【０１４６】
さらに、第３の走査モードである場合、すなわち、（４ｘ−３）行目の画素であって、且つ、（４ｙ−３）列目の画素である画素が読み出される場合には、信号φＳ１６として信号φＰＤＤＡが使用され、信号φＳ１、φＳ４、φＢ４はそれぞれハイレベルになり、信号φＢ１６はローレベルになる。これにより、トランジスタＴ１、Ｔ１３（ｘ、ｙ）、及び、Ｔ１５（ｘ、ｙ）が常時ＯＦＦ、トランジスタＴ１６（ｘ、ｙ）が常時ＯＮ、トランジスタＴ１４（ｘ、ｙ）が読み出し時にはＯＮとなるので、画素Ｇ（２ｗ−１、２ｗ−１）、Ｇ（２ｗ−１、２ｗ）、Ｇ（２ｗ−１、２ｗ＋１）、Ｇ（２ｗ−１、２ｗ＋２）、Ｇ（２ｗ、２ｗ−１）、Ｇ（２ｗ、２ｗ）、Ｇ（２ｗ、２ｗ＋１）、Ｇ（２ｗ、２ｗ＋２）、Ｇ（２ｗ＋１、２ｗ−１）、Ｇ（２ｗ＋１、２ｗ）、Ｇ（２ｗ＋１、２ｗ＋１）、Ｇ（２ｗ＋１、２ｗ＋２）、Ｇ（２ｗ＋２、２ｗ−１）、Ｇ（２ｗ＋２、２ｗ）、Ｇ（２ｗ＋２、２ｗ＋１）、及び、Ｇ（２ｗ＋２、２ｗ＋２）の１６画素（４×４の１６画素）における光電流がＧ（２ｗ−１、２ｗ−１）において加算されて読み出される。尚、ｗは奇数である。
【０１４７】
このように、上述した画素間の各回路構成によれば、間引き走査を行う際には、走査する画素における光電流と走査を間引く画素における光電流とを加算するようになっているので、間引き走査を行った際に感度が低下するという問題を防止することができる。
【０１４８】
ここで、図３２、図３３の各回路構成では、図３１の回路構成に比べて、トランジスタの数が多くなるが、回路の対称性が向上し、実際にマスクレイアウトを作成する際に非常に簡便になるという利点がある。さらに、図３３の回路構成では、画素間でのフォトダイオードの寄生容量を同一にすることができるので、全画素を読み出す場合における低照度感度のばらつきの発生を抑制することができる。
【０１４９】
尚、上記実施形態は画像読み取り装置における走査回路に本発明を適用した例を挙げて説明したが、本発明は画像読み取り装置だけに限らず、表示装置の走査回路など、他の走査回路にも適用可能である。
【０１５０】
【発明の効果】
以上説明したように、本発明によれば、複数のフリップフロップで構成されたシフトレジスタを備えており、前記シフトレジスタの各段の出力に基づいて対応する素子を走査する走査回路であって、前記各フリップフロップは走査信号を受け入れるための入力端子を備え、前記フリップフロップは複数のグループに分類されており、これら複数のグループのうち少なくとも一つのグループに属するフリップフロップには走査期間中に入力端子にパルス状の走査信号とＤＣバイアス信号との何れかが選択的に供給されるようにしているので、間引き走査を行わない素子に対応するグループに属するフリップフロップにはその入力端子にパルス状の走査信号を供給し、一方、間引き走査を行う素子に対応するグループに属するフリップフロップにはその入力端子にＤＣバイアス信号を供給してアクティブ状態とすることによって間引きを行うことができ、また、間引き走査において、全ての素子を走査する場合よりも走査パルスの周波数を高くすることなく、全ての素子を走査する場合と同じ走査レートを実現することができる。
【０１５１】
また、本発明によれば、間引き走査において、全ての素子を走査する場合よりも走査パルスの周波数を高くすることなく、全ての素子を走査する場合と同じ走査レートを実現することができるという効果に加えて、同じ周波数の走査パルスであれば、走査レートが向上し、同じ走査レートを実現すればよいのであれば、走査パルスの周波数を低くすることができるという効果が得られる。
【０１５２】
また、本発明によれば、段数が異なるシフトレジスタを複数設けておき、これらのいずれを用いて走査を行うかを切り替えることによって間引き走査を実現しているので、間引き走査において、全ての素子を走査する場合よりも走査パルスの周波数を高くすることなく、全ての素子を走査する場合と同じ走査レートを実現することができる。
【図面の簡単な説明】
【図１】本発明の走査回路を搭載した画像読み取り装置のブロック図である。
【図２】図１におけるＸ−Ｙアドレス型エリアセンサのブロック図である。
【図３】図２における垂直走査回路の回路図である。
【図４】図３におけるフリップフロップの回路図である。
【図５】図２における水平走査回路の回路図である。
【図６】図５におけるフリップフロップの回路図である。
【図７】図１におけるタイミングジェネレータで生成される各信号のタイミングチャートである。
【図８】図１における走査モード切り替え部のブロック図である。
【図９】図２における垂直走査回路に入力される各信号のタイミングチャートである。
【図１０】図２における水平走査回路に入力される各信号のタイミングチャートである。
【図１１】本発明の走査回路を搭載した別の画像読み取り装置のブロック図である。
【図１２】図１１におけるＸ−Ｙアドレス型エリアセンサのブロック図である。
【図１３】図１２における垂直走査回路の回路図である。
【図１４】図１３におけるフリップフロップの回路図である。
【図１５】図１２における水平走査回路の回路図である。
【図１６】図１５におけるフリップフロップの回路図である。
【図１７】図１１における走査モード切り替え部のブロック図である。
【図１８】図１２における垂直走査回路に入力される各信号のタイミングチャートである。
【図１９】図１２における水平走査回路に入力される各信号のタイミングチャートである。
【図２０】本発明の走査回路を搭載したさらに別の画像読み取り装置のブロック図である。
【図２１】図２０におけるＸ−Ｙアドレス型エリアセンサのブロック図である。
【図２２】図２１における垂直走査回路の回路図である。
【図２３】図２２におけるフリップフロップの回路図である。
【図２４】図２１における水平走査回路の回路図である。
【図２５】図２４におけるフリップフロップの回路図である。
【図２６】図２０における走査モード切り替え部のブロック図である。
【図２７】図２１における垂直走査回路に入力される各信号のタイミングチャートである。
【図２８】図２１における水平走査回路に入力される各信号のタイミングチャートである。
【図２９】図２、図１２、及び、図２１のセンシング部を構成する画素の回路図である。
【図３０】画素の感度ばらつきを検出するときの各信号のタイミングチャートである。
【図３１】画素間の第１の回路構成を示す図である。
【図３２】画素間の第２の回路構成を示す図である。
【図３３】画素間の第３の回路構成を示す図である。
【符号の説明】
１　　センシング部
２＿１、２＿２、２＿３　　垂直走査回路
３＿１、３＿２、３＿３　　水平走査回路
１０＿１、１０＿２、１０＿３　　Ｘ−Ｙアドレス型エリアセンサ
２０　　タイミングジェネレータ
３０＿１、３０＿２、３０＿３　　走査モード切り替え部
【図１】
2004023282.tif 000003
【図２】
2004023282.tif 000004
【図３】
2004023282.tif 000005
【図４】
2004023282.tif 000006
【図５】
2004023282.tif 000007
【図６】
2004023282.tif 000008
【図７】
2004023282.tif 000009
【図８】
2004023282.tif 000010
【図９】
2004023282.tif 000011
【図１０】
2004023282.tif 000012
【図１１】
2004023282.tif 000013
【図１２】
2004023282.tif 000014
【図１３】
2004023282.tif 000015
【図１４】
2004023282.tif 000016
【図１５】
2004023282.tif 000017
【図１６】
2004023282.tif 000018
【図１７】
2004023282.tif 000019
【図１８】
2004023282.tif 000020
【図１９】
2004023282.tif 000021
【図２０】
2004023282.tif 000022
【図２１】
2004023282.tif 000023
【図２２】
2004023282.tif 000024
【図２３】
2004023282.tif 000025
【図２４】
2004023282.tif 000026
【図２５】
2004023282.tif 000027
【図２６】
2004023282.tif 000028
【図２７】
2004023282.tif 000029
【図２８】
2004023282.tif 000030
【図２９】
2004023282.tif 000031
【図３０】
2004023282.tif 000032
【図３１】
2004023282.tif 000033
【図３２】
2004023282.tif 000034
【図３３】
2004023282.tif 000035