(57)【要約】【課題】制御電圧で周波数帯域を切り換え可能とし、装置全体の小型化を図り、またスイッチ等の挿入損失を低く抑え、ポート間のアイソレーションを高く保持すること。【解決手段】増幅部４の入力側に入力整合回路３を接続し出力側に出力整合回路９を接続した回路を、入力端子１と出力端子２の間にｎ個接続し、第１〜第ｎの増幅部のうち、１又は２以上の増幅部をオン状態としたとき、各増幅部の入出力インピーダンスと各入出力整合回路の合成インピーダンスとによりオン状態の増幅部の整合周波数を決定する。【選択図】  図１
2004364068.tif 000002
【特許請求の範囲】
【請求項１】
第１の増幅部の入力側を第１の入力整合回路の出力側に接続し、前記第１の増幅部の出力側を第１の出力整合回路の入力側に接続し、
第２の増幅部の入力側を第２の入力整合回路の出力側に接続し、前記第２の増幅部の出力側を第２の出力整合回路の入力側に接続し、
：
：
第ｎの増幅部の入力側を第ｎの入力整合回路の出力側に接続し、前記第ｎの増幅部の出力側を第ｎの出力整合回路の入力側に接続し、
入力端子を前記第１〜第ｎの入力整合回路のそれぞれの入力側に接続し、
出力端子を前記第１〜第ｎの出力整合回路のそれぞれの出力側に接続し、
前記第１〜第ｎの増幅部のうちの、１又は２以上の増幅部をオン状態としたとき、前記第１〜第ｎの増幅部の入力および出力インピーダンスと第１〜第ｎの入力整合回路および出力整合回路のインピーダンスの合成により前記オン状態の増幅部の整合周波数が決定されるようにしたことを特徴とする周波数帯域可変増幅器。
【請求項２】
請求項１に記載の周波数帯域可変増幅器において、
前記第１〜第ｎの増幅部のうちの、１又は２以上の増幅部をオン状態としたとき、前記第１〜第ｎの増幅部の入力および出力インピーダンスと第１〜第ｎの入力整合回路および出力整合回路のインピーダンスの合成によりオン状態の増幅部の整合周波数と抑圧周波数が決定されるようにしたことを特徴とする周波数帯域可変増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の周波数帯域を求められる通信機器や測定器に用いられる周波数帯域切換え機能を有した周波数帯域可変増幅器の構成に関する。
【０００２】
【従来の技術】
従来、複数の周波数帯域に対応したマルチバンド増幅器としては、例えば、図１４に示す非特許文献１に記載のものがある。図中、１０１は入力端子、１０２は出力端子、１０３、１０４はバイアス端子、１０５、１０６は電界効果トランジスタ、１０７、１０８、１０９は容量素子、１１０、１１１、１１２、１１３はインダクタである。デュアルバンド増幅器であるこの増幅器は、容量素子１０８、１０９、インダクタ１１２、１１３から構成され所望周波数でハイインピーダンスとなるＬＣ共振器を出力側に付加することにより、２つの周波数帯域に対応したデュアルバンド増幅器を実現している。
【０００３】
図１５は従来のマルチバンド増幅器のＳパラメータを示したイメージ図である。この図より、従来のマルチバンド増幅器は所望周波数ｆ１およびｆ２で利得を得ることができる。Ｓ１１は入力反射係数、Ｓ２１は入力端子から出力端子への透過係数である。
【０００４】
一方、複数の周波数帯域を可変させる増幅器としては、例えば、図１６に示す非特許文献２に記載のものがある。図中、１２１は周波数帯域ｆ１の入力端子、１２２は周波数帯域ｆ２の入力端子、１２３は周波数帯域ｆ１の出力端子、１２４は周波数帯域ｆ２の出力端子、１２５、１２６は周波数帯域ｆ１用の信号切換端子、１２７、１２８は周波数帯域ｆ２用信号切換端子、１２９はバイアス端子、１３０、１３１、１３２、１３３はバイポーラトランジスタ、１３４、１３５、１３６は容量素子、１３７、１３８、１３９、１４０、１４１、１４２はインダクタ、１４３、１４４、１４５、１４６は伝送線路、１４７、１４８はスイッチである。
【０００５】
この増幅器では信号切換端子１２５〜１２８により、周波数帯域ｆ１のモードではバイポーラトランジスタ１３０、１３１をオン状態、バイポーラトランジスタ１３２、１３３をオフ状態、周波数帯域ｆ２のモードではバイポーラトランジスタ１３０、１３１をオフ状態、バイポーラトランジスタ１３２、１３３をオン状態として動作させることにより、所望する周波数帯域を切り換え、その周波数帯域において利得を得ることが出来る。
【０００６】
【非特許文献１】ホセイン  ハシェミ、アリ  ハジミリ著、「平行デュアルバンドＣＭＯＳ低雑音増幅器と受信器の構成」、ＶＬＳＩ回路シンポジウム、２００１年、２４７−２５０頁（Ｈｏｓｓｅｉｎ  Ｈａｓｈｅｍｉ，ａｎｄ  Ａｌｉ  Ｈａｊｉｍｉｒｉ，  ”Ｃｏｎｃｕｒｒｅｎｔ  Ｄｕａｌ−Ｂａｎｄ  ＣＭＯＳ  Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒｓ  ａｎｄ  Ｒｅｃｅｉｖｅｒ  Ａｒｃｈｉｔｅｃｔｕｒｅｓ，”  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｃｉｒｃｕｉｔｓ  ２００１．ｐ．２４７−２５０）。
【０００７】
【非特許文献２】ジュシー  リーナネン、カール  キベカス、ヤルッコ  ユシュラ、アールノ  パルシネン、カリ、Ａ．Ｉ．ハロネン著、「ＷＣＤＭＡおよびＧＳＭ用デュアルバンドＲＦフロントエンド」、ＩＥＥＥ  ジャーナルオブソリッドステートサーキッツ、第３６巻、８号、２００１年８月、１１９８−１２０４頁（Ｊｕｓｓｉ  Ｒｙｙｎａｎｅｎ，Ｋａｌｌｅ  Ｋｉｖｅｋａｓ，Ｊａｒｋｋｏ  Ｊｕｓｓｉｌａ，Ａａｒｎｏ  Ｐａｒｓｓｉｎｅｎ，ａｎｄ  Ｋａｒｉ  Ａ．Ｉ．Ｈａｌｏｎｅｎ，“Ａ  Ｄｕａｌ−Ｂａｎｄ  ＲＦ  Ｆｒｏｎｔ−Ｅｎｄ  ｆｏｒ  ＷＣＤＭＡ  ａｎｄ  ＧＳＭ  Ａｐｐｌｉｃａｔｉｎｏｎｓ，”  ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ  ｖｏｌ．３６，  Ｎｏ．８，  ｐ．１１９８−１２０４，Ａｕｇｕｓｔ  ２００１）。
【０００８】
【発明が解決しようとする課題】
ところが、図１４に示すマルチバンド増幅器の例では、複数の周波数帯域で利得を持つため、所望する周波数帯域以外の周波数帯域に入力した不要波信号についても増幅されるという問題点があった。さらに前記不要波信号を除去するためにはフィルタ回路が必要となり、回路規模も大きくなるという問題点があった。
【０００９】
また、図１６に示す周波数帯域可変増幅器の例では、所望する周波数帯域に対しそれぞれ入出力端子を持つため、外部にスイッチが必要となり、装置全体として回路規模が大きくなるという問題点があった。さらにスイッチとして挿入損失が低く、アイソレーションが高いものが必要となるという問題点があった。
【００１０】
本発明の目的は、制御電圧で周波数帯域を切り換え可能とし、スイッチやフィルタ等の外部回路を使用しないことにより装置全体の小型化をはかり、また外部回路を使用した場合と比較し挿入損失を低く抑えることやポート間のアイソレーションを高く保つことが可能となった周波数帯域可変増幅器を提供することである。
【００１１】
【課題を解決するための手段】
請求項１にかかる発明は、第１の増幅部の入力側を第１の入力整合回路の出力側に接続し、前記第１の増幅部の出力側を第１の出力整合回路の入力側に接続し、第２の増幅部の入力側を第２の入力整合回路の出力側に接続し、前記第２の増幅部の出力側を第２の出力整合回路の入力側に接続し、・・・・、第ｎの増幅部の入力側を第ｎの入力整合回路の出力側に接続し、前記第ｎの増幅部の出力側を第ｎの出力整合回路の入力側に接続し、入力端子を前記第１〜第ｎの入力整合回路のそれぞれの入力側に接続し、出力端子を前記第１〜第ｎの出力整合回路のそれぞれの出力側に接続し、前記第１〜第ｎの増幅部のうちの、１又は２以上の増幅部をオン状態としたとき、前記第１〜第ｎの増幅部の入力および出力インピーダンスと第１〜第ｎの入力整合回路および出力整合回路のインピーダンスの合成により前記オン状態の増幅部の整合周波数が決定されるようにしたことを特徴とする周波数帯域可変増幅器とした。
【００１２】
請求項２にかかる発明は、請求項１に記載の周波数帯域可変増幅器において、前記第１〜第ｎの増幅部のうちの、１又は２以上の増幅部をオン状態としたとき、前記第１〜第ｎの増幅部の入力および出力インピーダンスと第１〜第ｎの入力整合回路および出力整合回路のインピーダンスの合成によりオン状態の増幅部の整合周波数と抑圧周波数が決定されるようにしたことを特徴とする周波数帯域可変増幅器とした。
【００１３】
【発明の実施の形態】
［第１の実施形態］
図１は本発明の第１の実施形態の周波数帯域可変増幅器の構成を示すブロック図であって、請求項１の発明に対応する。図１中、１は入力端子、２は出力端子、３、４、５は入力整合回路、６、７、８は増幅部、９、１０、１１は出力整合回路である。
【００１４】
第１の増幅部６の入力側を第１の入力整合回路３の出力側に接続し、第１の増幅部６の出力側を第１の出力整合回路９の入力側に接続し、第２の増幅部７の入力側を第２の入力整合回路４の出力側に接続し、第２の増幅部７の出力側を第２の出力整合回路１０の入力側に接続し、・・・、第ｎの増幅部８の入力側を第ｎの入力整合回路５の出力側に接続し、第ｎの増幅部８の出力側を第ｎの出力整合回路１１の入力側に接続し、入力端子１を第１の入力整合回路３の入力側および第２の入力整合回路４の入力側および・・・第ｎの入力整合回路５の入力側に接続し、出力端子２を第１の出力整合回路９の出力側および第２の出力整合回路１０の出力側および・・・第ｎの出力整合回路１１の出力側に接続し、ｎ個の増幅部のうちの、１又は２以上の増幅部をオン状態としたとき、前記第１〜第ｎの増幅部の入力および出力インピーダンスと入力整合回路および出力整合回路のインピーダンスの合成により前記オン状態の増幅部の整合周波数を決定することで周波数帯域を切換えている。これにより、オン状態の増幅部に対し入力整合回路部分と出力整合回路部分を所望周波数帯域毎に整合するよう設計することにより、スイッチ等の外部回路を使用せず、制御電圧により周波数帯域を切り換えることが可能である。
【００１５】
ここで、増幅部を２個使用し２個の周波数帯域を切り換える場合の動作を図２、３、４を用いて説明する。
【００１６】
図２は増幅部を２個使用した場合の周波数帯域可変増幅器のブロック図である。図中、２１は入力端子、２２は出力端子、２３、２４は入力整合回路、２５、２６は増幅部、２７、２８は出力整合回路である。第１の増幅部２５の入力側を第１の入力整合回路２３の出力側に接続し、第１の増幅部２５の出力側を第１の出力整合回路２７の入力側に接続し、第２の増幅部２６の入力側を第２の入力整合回路２４の出力側に接続し、第２の増幅部２６の出力側を第２の出力整合回路２８の入力側に接続し、入力端子２１を第１の入力整合回路２３の入力側および第１の入力整合回路２４の入力側に接続し、出力端子２２を第１の出力整合回路２７の出力側および第１の出力整合回路２８の出力側に接続している。この増幅器は第１、第２の増幅部２５、２６のいずれか一方をオフ、他方をオンすることにより、異なる周波数帯域を持つ２つのモードで動作する。
【００１７】
図３は周波数帯域１で動作するモードにおける増幅器の構成を示すブロック図であり、図２における増幅部２５がオン状態、増幅部２６がオフ状態となっている。図中、２９は図２の増幅部２６をオフ状態としたときの当該増幅部２６の入力インピーダンスの等価回路、３０は出力インピーダンスの等価回路である。
【００１８】
また、図４は周波数帯域２で動作するモードでの増幅器の構成を示すブロック図であり、図２における増幅部２５がオフ状態、増幅部２６がオン状態となっている。図中、３１は図２の増幅部２５をオフ状態としたときの当該増幅部２５の入力インピーダンスの等価回路、３２は出力インピーダンスの等価回路である。
【００１９】
図３で示す周波数帯域１で動作するモードでは、オン状態にある増幅部２５が周波数帯域１で整合するよう、入力側では入力整合回路２３、２４、および等価回路２９で入力整合回路部分を形成し、出力側では出力整合回路２７、２８、および等価回路３０で出力整合回路部分を形成するよう設計する。
【００２０】
同様にして図４で示す周波数帯域２で動作するモードでは、増幅部２６が周波数帯域２で整合するよう、入力側では入力整合回路２３、２４、および等価回路３１で入力整合回路部分を形成し、出力側では入力整合回路２７、２８、および等価回路３２で出力整合回路部分を形成するよう設計する。
【００２１】
上記のように設計することにより、スイッチではなく増幅部２５と２６をオン／オフするための制御電圧の切換えにより、増幅部２５と２６を切り換えることが可能となる。
【００２２】
図５は周波数帯域１および２で動作するモードにおける入力整合の過程を模式的に示すスミスチャートである。図５中、ａ、ｂ、ｃはそれぞれ図３で示したＡ、Ｂ、Ｃ点での入力反射係数Ｓ１１を、ｄ、ｅ、ｆはそれぞれ図４で示したＤ、Ｅ、Ｆ点での入力反射係数Ｓ１１を示している。
【００２３】
周波数帯域１で動作するモードではＡ点に入力整合回路２３を付加することにより、入力反射係数Ｓ１１はａからｂに変化する、さらにＢ点に入力整合回路２４および等価回路２９を付加することにより、入力反射係数Ｓ１１はｂからｃに変化し、５０Ωに整合していることがわかる。
【００２４】
同様にして、周波数帯域２で動作するモードではＤ点に入力整合回路２４を付加することにより、入力反射係数Ｓ１１はｄからｅに変化する。さらにＥ点に入力整合回路２３および等価回路３１を付加することにより、入力反射係数Ｓ１１はｅからｆに変化し、５０Ωに整合していることがわかる。
【００２５】
従って、オン状態の増幅部に対し入出力の整合回路部分を所望周波数帯域毎に整合するよう設計することにより、スイッチ等の外部回路ではなく、増幅部をオン／オフするための制御電圧により周波数帯域を切り換えることができる。
【００２６】
図６は本発明の第１の実施形態に基づく周波数帯域可変増幅器の具体例の回路図である。図中、４１は入力端子、４２は出力端子、４３、４４、４５、４６は増幅部のオン／オフ切換電圧が印加する制御端子、４７、４８は増幅部を構成する電界効果トランジスタ、４９、５０、５１、５２、５３、５４は容量素子、５５、５６、５７、５８、５９、６０、６１、６２はインダクタ、６３、６４は抵抗素子である。
【００２７】
この具体例では４ＧＨｚ又は６ＧＨｚの周波数帯域に切り換えるよう各パラメータ（素子定数）を設定している。図６中の電界効果トランジスタ４７、４８のゲート長は０．３μｍ、ゲート幅は１５０μｍ、容量素子４９、５０、５１、５２、５３、５４の容量値はそれおぞれ、８．４７ｐＦ、１．０ｐＦ、９．９９ｐＦ、０．６７ｐＦ、１．０ｐＦ、１．３６ｐＦ、インダクタ５５、５６、５７、５８、５９、６０、６１、６２のインダクタンス値はそれぞれ、２０ｎＨ、１０．２ｎＨ、１．２ｎＨ、３．２ｎＨ、０．７ｎＨ、３．８ｎＨ、１．２ｎＨ、２０ｎＨ、抵抗素子６３、６４の抵抗値は２ｋΩ、入出力のインピーダンスは５０Ωである。
【００２８】
図７、８は図６に示す本発明の周波数帯域可変増幅器の具体例のＳパラメータシミュレーション結果を示したものであり、図７は図６中の制御端子４３、４４、４５、４６の電圧を切り換えることにより、図６中の電界効果トランジスタ４８をオフ状態、電界効果トランジスタ４７をオン状態にした場合のシミュレーション結果であり、図８は図６中の電界効果トランジスタ４７をオフ状態、電界効果トランジスタ４８をオン状態にした場合のシミュレーション結果である。図７、８が示すとおり、電界効果トランジスタ４７、４８をオン、オフすることにより、本実施形態の増幅器は周波数帯域を切り換えることが出来る事がわかる。
【００２９】
図９は図６に示す本発明の周波数帯域可変増幅器の具体例の入力整合の過程を示すスミスチャートであり、ａ、ｂ、ｃはそれぞれ図６で示したＡ、Ｂ、Ｃ点での電界効果トランジスタ４８がオフ時の入力反射係数Ｓ１１を示し、ｄ、ｅ、ｆはそれぞれ図６で示したＤ、Ｅ、Ｆ点での電界効果トランジスタ４７がオフ時の入力反射係数Ｓ１１を示している。周波数帯域４ＧＨｚモードではＡ点の入力反射係数Ｓ１１はａからｂそしてｃに移動し、ｃ点でほぼ５０Ωに整合している。同様にして、周波数帯域６ＧＨｚモードではＤ点の入力整合回路はｄからｅそしてｆに移動し、ｆ点ではほぼ５０Ωに整合していることがわかる。
【００３０】
［第２の実施形態］
図１０は本発明の第２の実施形態の周波数帯域可変増幅器の構成を示すブロック図であって、請求項２の発明に対応する。本実施形態の周波数帯域可変増幅器は、その回路構成は図１に示したものと同じであるが、ここではオフ状態の増幅部の入力および出力インピーダンスと入出力整合回路からなる整合回路部分のインピーダンスに所望する帯域以外を抑圧する機能を併せ持たせている。図１０中、１は入力端子、２は出力端子、３、４、５は入力整合回路、６、７、８は増幅部、９、１０、１１は出力整合回路である。
【００３１】
第１の増幅部６の入力側を第１の入力整合回路３の出力側に接続し、第１の増幅部６の出力側を第１の出力整合回路９の入力側に接続し、第２の増幅部７の入力側を第２の入力整合回路４の出力側に接続し、第２の増幅部７の出力側を第２２の出力整合回路１０の入力側に接続し、・・・第ｎの増幅部８の入力側を第ｎの入力整合回路５の出力側に接続し、第ｎの増幅部８の出力側を第ｎの出力整合回路１１の入力側に接続し、入力端子１を第１の入力整合回路３の入力側および第２の入力整合回路４の入力側および・・・第ｎの入力整合回路５の入力側に接続し、出力端子２を第１の出力整合回路９の出力側および第２の出力整合回路１０の出力側および・・・第ｎの出力整合回路１１の出力側に接続し、ｎ個の増幅部のうちの、１又は２以上の増幅部をオン状態としたとき、第１〜第ｎの増幅部の入力および出力インピーダンスと第１〜第ｎの増幅部の入力整合回路および出力整合回路のインピーダンスが、オン状態の増幅部の整合回路部分と抑圧回路部分として動作することで周波数帯域を切り換えるとともに不要波抑圧機能を持たせている。
【００３２】
図１１は本発明の第２の実施形態に基づく周波数帯域可変増幅器の具体例の回路図であり、増幅部を２個使用し２個の周波数帯域を切り換える場合についてのものである。図１１中、７１は入力端子、７２は出力端子、７３、７４、７５、７６は増幅部のオン／オフ切換電圧が印加する制御端子、７７、７８は増幅部を構成する電界効果トランジスタ、７９、８０、８１、８２、８３、８４、８５、８６、８７、８８は容量素子、８９、９０、９１、９２、９３、９４、９５はインダクタ、９６、９７は抵抗素子である。
【００３３】
図１１中の電界効果トランジスタ７７、７８のゲート長は０．３μｍ、ゲート幅は１５０μｍ、容量素子７９、８０、８１、８２、８３、８４、８５、８６、８７、８８の容量値はそれぞれ、１２．４１ｐＦ、０．４０ｐＦ、１．０ｐＦ、０．２５ｐＦ、９．９４ｐＦ、０．９８ｐＦ、０．０２ｐＦ、１．０ｐＦ、０．４２ｐＦ、３．８２ｐＦ、インダクタ８９、９０、９１、９２、９３、９４、９５のインダクタンス値はそれぞれ、１４．１７ｎＨ、２．９６ｎＨ、３．７２ｎＨ、１．３４ｎＨ、０．６０ｎＨ、３．５８ｎＨ、１４．０１ｎＨ、抵抗素子９６、９７の抵抗値は２ｋΩ、入出力のインピーダンスは５０Ωである。
【００３４】
図１２、１３は図１１に示す本発明の周波数帯域可変増幅器の具体例のＳパラメータシミュレーション結果を示したものであり、図１２は図１１中の電界効果トランジスタ７８をオフ状態、電界効果トランジスタ７７をオン状態にした場合のシミュレーション結果を示し、図１３は図１１中の電界効果トランジスタ７７をオフ状態、電界効果トランジスタ７８をオン状態にした場合のシミュレーション結果を示す。この具体例では４ＧＨｚ又は６ＧＨｚの周波数帯域に切り換えるよう各パラメータ（素子定数）を設定している。図１２、１３が示すとおり、電界効果トランジスタをオン、オフすることにより、本実施形態の増幅器は所望波の波数帯域を切り換えるとともに、不要波を抑圧することが出来る事がわかる。
【００３５】
［その他の実施形態］
なお、複数個の増幅部のうちの、２つ以上の増幅部をオン状態とし残りをオフ状状態としたときは、当該オン状態の各増幅部の入力および出力インピーダンス並びに当該オン状態の各増幅部に接続された入力および出力整合回路のインピーダンスも互いに影響し合うため、増幅周波数帯も当該オン状態のぞれぞれの増幅部が担う周波数帯とは異なった別の周波数帯にすることが可能となる。
【００３６】
また、以上述べた実施形態は全て本発明の実施形態を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様および変更態様で実施することができる。従って本発明の範囲は特許請求の範囲およびその均等範囲によってのみ規定されるものである。
【００３７】
【発明の効果】
以上から本発明によれば、制御電圧により増幅周波数帯域を切り換えることが出来、またフィルタやスイッチ等の外部回路が不要となるため、装置全体として小型化を実現することが可能である。また、外部回路を使用した場合と比較し挿入損失を低く抑えることやポート間のアイソレーションを高く保つことが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の周波数帯域可変増幅器の構成を示すブロック図である。
【図２】本発明の第１の実施形態の周波数帯域可変増幅器において２つ周波数帯域を切り換える構成を示すブロック図である。
【図３】図２の周波数帯域可変増幅器において周波数帯域１で動作するモードにおける構成を示すブロック図である。
【図４】図２の周波数帯域可変増幅器において周波数帯域２で動作するモードにおける構成を示すブロック図である。
【図５】図２の周波数帯域可変増幅器において周波数帯域の２個のモードにおける入力整合の過程を示すスミスチャートである。
【図６】図２の周波数帯域可変増幅器の具体例を示す回路図である。
【図７】本発明の第１の実施形態に基づく周波数帯域可変増幅器の具体例（図６）における周波数帯域４ＧＨｚのモードでのＳパラメータシミュレーション結果である。
【図８】本発明の第１の実施形態に基づく周波数帯域可変増幅器の具体例（図６）における周波数帯域６ＧＨｚのモードでのＳパラメータシミュレーション結果である。
【図９】本発明の第１の実施形態に基づく周波数帯域可変増幅器の具体例（図６）の入力整合の過程を示すスミスチャートである。
【図１０】本発明の第２の実施形態の周波数帯域可変増幅器の構成を示すブロック図である。
【図１１】本発明の第２の実施形態の周波数帯域可変増幅器において２つ周波数帯域を切り換える具体例を示す回路図である。
【図１２】本発明の第２の実施形態に基づく周波数帯域可変増幅器の具体例（図１１）における周波数帯域４ＧＨｚモードでのＳパラメータシミュレーション結果である。
【図１３】本発明の第２の実施形態に基づく周波数帯域可変増幅器の具体例（図１１）における周波数帯域６ＧＨｚモードでのＳパラメータシミュレーション結果である。
【図１４】従来のマルチバンド増幅器を示す回路図である。
【図１５】図１４のマルチバンド増幅器のＳパラメータのイメージ図である。
【図１６】従来の周波数帯域可変増幅器を示す回路図である。
【図１】
2004364068.tif 000003
【図２】
2004364068.tif 000004
【図３】
2004364068.tif 000005
【図４】
2004364068.tif 000006
【図５】
2004364068.tif 000007
【図６】
2004364068.tif 000008
【図７】
2004364068.tif 000009
【図８】
2004364068.tif 000010
【図９】
2004364068.tif 000011
【図１０】
2004364068.tif 000012
【図１１】
2004364068.tif 000013
【図１２】
2004364068.tif 000014
【図１３】
2004364068.tif 000015
【図１４】
2004364068.tif 000016
【図１５】
2004364068.tif 000017
【図１６】
2004364068.tif 000018