(57)【要約】【課題】製造工程を複雑にすることなく容易且つ確実にシリコンよりなる配線層やコンタクトプラグを金属に置換しうる半導体装置及びその製造方法を提供する。【解決手段】半導体基板１０上に形成された置換メタルよりなるゲート電極２２′と、半導体基板１０内に形成された不純物拡散領域２８ｎと、不純物拡散領域２８ｎに達する開口部３２が形成された絶縁膜３０と、開口部３０内に形成され、開口部３０の少なくとも底部に形成されたバリアメタル層３４と、バリアメタル層３４上に形成された置換メタルよりなる膜６２とを有するコンタクトプラグ３８とを有する。ゲート電極とともにコンタクトプラグをもアルミ置換することにより、コンタクト抵抗が低減され、トランジスタの高速化を図ることができる。【選択図】      図７
2004172179.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された置換メタルよりなる第１のゲート電極と、
前記半導体基板内に形成された不純物拡散領域と、
前記第１のゲート電極が形成された前記半導体基板上に形成され、前記不純物拡散領域に達する開口部が形成された絶縁膜と、
前記開口部内に形成され、バリアメタルよりなるコンタクトプラグと
を有することを特徴とする半導体装置。
【請求項２】
半導体基板上に形成された置換メタルよりなる第１のゲート電極と、
前記半導体基板内に形成された不純物拡散領域と、
前記第１のゲート電極が形成された前記半導体基板上に形成され、前記不純物拡散領域に達する開口部が形成された絶縁膜と、
前記開口部内に形成され、前記開口部の少なくとも底部に形成されたバリアメタル層と、前記バリアメタル層上に形成された置換メタルよりなる膜とを有するコンタクトプラグと
を有することを特徴とする半導体装置。
【請求項３】
半導体基板上に形成された置換メタルよりなる第１のゲート電極と、
前記半導体基板内に形成された不純物拡散領域と、
前記第１のゲート電極が形成された前記半導体基板上に形成され、前記第１のゲート電極に達する開口部が形成された絶縁膜と、
前記開口部内に形成された置換メタルよりなるコンタクトプラグと
を有することを特徴とする半導体装置。
【請求項４】
請求項１又は２記載の半導体装置において、
前記絶縁膜は、前記第１のゲート電極とほぼ等しい高さを有する
ことを特徴とする半導体装置。
【請求項５】
半導体基板上に、金属に置換可能な被置換材料よりなる第１のゲート電極を形成する工程と、
前記第１のゲート電極が形成された前記半導体基板上に、絶縁膜を形成する工程と、
前記絶縁膜に、前記半導体基板に達する第１の開口部を形成する工程と、
前記第１の開口部内に、バリアメタル層を形成する工程と、
前記絶縁膜に、前記第１のゲート電極の少なくとも一部を露出する第２の開口部を形成する工程と、
前記絶縁膜上に、金属膜を形成する工程と、
熱処理を行うことにより、前記第１のゲート電極を構成する前記被置換材料を前記金属膜を構成する金属材料に置換する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項６】
請求項５記載の半導体装置の製造方法において、
前記バリアメタル層を形成する工程の後に、前記バリアメタル層が形成された前記第１の開口部内に前記被置換材料よりなる膜を形成する工程を更に有し、
前記熱処理を行う工程では、前記第１のゲート電極を構成する前記被置換材料を前記金属材料に置換するとともに、前記第１の開口部内の前記被置換材料を前記金属材料に置換する
ことを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記被置換材料よりなる前記膜を形成する工程は、前記第２の開口部を形成する工程の後に行い、前記第２の開口部内にも前記被置換材料よりなる前記膜を形成し、
前記熱処理を行う工程では、前記第２の開口部内の前記前記被置換材料をも前記金属材料に置換する
ことを特徴とする半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法において、
前記熱処理を行う工程の後に、前記絶縁膜上の前記金属膜を除去することにより、前記第２の開口部に埋め込まれ、前記被置換材料よりなる前記膜を前記金属材料に置換してなる置換メタル膜からなる第２のコンタクトプラグを形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。
【請求項９】
請求項５乃至８のいずれか１項に記載の半導体装置の製造方法において、
前記第２の開口部を形成する工程では、前記第１のゲート電極とほぼ等しい平面パターンを有する前記第２の開口部を形成する
ことを特徴とする半導体装置の製造方法。
【請求項１０】
請求項５記載の半導体装置の製造方法において、
前記第２の開口部を形成する工程では、前記絶縁膜の高さが前記第１のゲート電極の高さとほぼ等しくなるように前記絶縁膜を平坦に除去することにより、前記第１のゲート電極の上面上を露出する前記第２の開口部を形成する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係り、特に、製造工程を複雑にすることなく、容易且つ確実にシリコンよりなる配線層やコンタクトプラグを金属に置換しうる半導体装置及びその製造方法を提供する。
【０００２】
【従来の技術】
半導体装置の高集積化・大容量化に伴い、設計ルール（ライン／スペース）が厳しくなってきており、それに伴って配線層の幅が細くなり、また、上下の配線層間を接続するコンタクトプラグを形成するためのビアホールの径が小さくなってきている。このため、配線層やコンタクトプラグを形成するための材料として、より低抵抗の材料を用いることが必要とされている。
【０００３】
これまで、ＭＩＳトランジスタのゲート電極材料には、ソース／ドレイン拡散層を自己整合的に形成しうる材料、すなわちソース／ドレイン拡散層を形成するための活性化熱処理に耐えうる材料として、多結晶シリコンが広く用いられてきた。しかしながら、多結晶シリコンは金属と比較すると２桁程度比抵抗が高いため、ゲート電極の低抵抗化することが望まれていた。
【０００４】
近年、多結晶シリコンをアルミに置換する技術が提案されており、この技術を半導体装置の製造プロセスに適用する動きがある。本願発明者は、多結晶シリコンよりなるゲート電極を有するＭＩＳトランジスタを形成した後、上述の多結晶シリコンをアルミに置換する技術を用いてアルミ置換を行い、アルミよりなるゲート電極を有するＭＩＳトランジスタを形成する方法を特許文献１において提案している。
【０００５】
次に、特許文献１に記載の従来の半導体装置の製造方法について図２２乃至図２５を用いて説明する。なお、図２２及び図２３はゲート電極に垂直な方向に沿った工程断面図であり、図２４及び図２５はゲート電極の延在方向に沿った工程断面図である。
【０００６】
まず、シリコン基板１００に、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法により、素子領域を確定する素子分離膜１０２を形成する。
【０００７】
次いで、シリコン基板１００内に、イオン注入により、Ｐウェル１０４を形成する。
【０００８】
次いで、素子分離膜１０２及びＰウェル１０４が形成されたシリコン基板１００上に、通常のＭＯＳトランジスタの形成方法と同様にして、多結晶シリコン膜よりなるゲート電極１０６と、ゲート電極１０６の両側のシリコン基板１００内に形成されたソース／ドレイン拡散層１０８とを有するＭＯＳトランジスタを形成する（図２２（ａ））。
【０００９】
次いで、ＭＯＳトランジスタが形成されたシリコン基板１００上に、ＣＶＤ法によりシリコン酸化膜を堆積する。
【００１０】
次いで、ＣＭＰ法によりこのシリコン酸化膜を平坦化し、表面が平坦化されたシリコン酸化膜よりなる層間絶縁膜１１０を形成する。
【００１１】
次いで、フォトリソグラフィー及びドライエッチングにより、層間絶縁膜１１０にソース／ドレイン拡散層１０８に達するコンタクトホール１１２を形成する（図２２（ｂ）、図２４（ａ））。
【００１２】
次いで、ＣＶＤ法により多結晶シリコン膜を堆積した後、ＣＭＰ法により層間絶縁膜１１０の表面が露出するまでこの多結晶シリコン膜を平坦に除去し、コンタクトホール１１２内に多結晶シリコン膜を選択的に残存させる。こうして、コンタクトホール１１２内に、多結晶シリコン膜よりなるコンタクトプラグ１１４を形成する（図２２（ｃ））。
【００１３】
次いで、ＣＶＤ法によりコンタクトメタルとしてのチタン（Ｔｉ）膜及びバリアメタルとしての窒化チタン（ＴｉＮ）膜を堆積する。
【００１４】
次いで、フォトリソグラフィーにより、コンタクトプラグ１１４上を選択的に覆うフォトレジスト膜１１８を形成する。
【００１５】
次いで、フォトレジスト膜１１８をマスクとして窒化チタン膜及びチタン膜をドライエッチングする。こうして、コンタクトプラグ１１４上を覆うＴｉＮ／Ｔｉ構造よりなるパッド１１６を形成する（図２２（ｄ））。
【００１６】
次いで、パッド１１６が形成された層間絶縁膜１１０上に、ＣＶＤ法によりシリコン酸化膜を堆積する。
【００１７】
次いで、ＣＭＰ法によりこのシリコン酸化膜を平坦化し、表面が平坦化されたシリコン酸化膜よりなる層間絶縁膜１２０を形成する。
【００１８】
次いで、フォトリソグラフィー及びドライエッチングにより、層間絶縁膜１２０にパッド１１６に達するコンタクトホール１２２を、層間絶縁膜１２０，１１０にゲート電極１０６に達するコンタクトホール１２４を、それぞれ形成する（図２３（ａ）、図２４（ｂ））。
【００１９】
次いで、層間絶縁膜１２０上に、スパッタ法により、アルミ膜１２６及びチタン膜１２８を堆積する（図２３（ｂ）、図２４（ｃ））。なお、コンタクトホール１２２，１２４のアスペクト比が大きい場合、スパッタ法による成膜ではコンタクトホール１２２，１２４を完全に埋め込むことは困難であり、中央部に鬆１４２が残存することがある。
【００２０】
次いで、窒素雰囲気中で４００℃程度の熱処理を行う。この熱処理により、ゲート電極１０６とアルミ膜１２６との間で界面から反応が進行し、ゲート電極１０６を構成するシリコン原子がアルミ膜１２６方向に拡散するとともに、アルミ膜１２６を構成するアルミ原子がゲート電極１０６方向に拡散する（図２５（ａ））。これにより、ゲート電極１０６を構成する多結晶シリコンはアルミに置換される。こうして、アルミよりなるゲート電極１０６′が形成される。
【００２１】
このとき、アルミ膜１２６とコンタクトプラグ１１４との間にはバリアメタルとして機能するパッド１１６が形成されているため、コンタクトプラグ１１４やシリコン基板１００がアルミに置換されることはない。したがって、ソース／ドレイン拡散層１０８の接合が破壊される等の不具合が生じることを防止することができる。
【００２２】
次いで、例えばＣＭＰ法により、層間絶縁膜１２０上のアルミ膜１２６及びチタン膜１２８を除去する。この際、コンタクトホール１２２内にはアルミ膜よりなるコンタクトプラグ１３０が残存し、コンタクトホール１２４内にはゲート電極１０６′と一体形成されたコンタクトプラグ１３２が残存する（図２３（ｃ）、図２５（ｂ））。
【００２３】
次いで、層間絶縁膜１２０上に、例えばスパッタ法により、例えば窒化チタン膜１３４及びアルミ膜１３６を堆積する。
【００２４】
次いで、フォトリソグラフィー及びドライエッチングにより、窒化チタン膜１３４及びアルミ膜１３６をパターニングし、窒化チタン膜１３４及びアルミ膜１３６よりなり、コンタクトプラグ１３０、パッド１１６及びコンタクトプラグ１１４を介してソース／ドレイン拡散層１０８に接続された配線層１３８と、コンタクトプラグ１３２を介してゲート電極１０６′に接続された配線層１４０とを形成する（図２３（ｄ）、図２５（ｃ））。
【００２５】
【特許文献】
特開平１１−０９７５３５号公報
【非特許文献】
Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  Ｍｅｅｔｉｎｇ  ９６，  ｐ．９４６−９４
【００２６】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置の製造方法では、ソース／ドレイン拡散層１０８と配線層１３８とを接続するコンタクトプラグ１１４が多結晶シリコン膜により構成されており、トランジスタの高速動作のために更なる低抵抗化が望まれていた。
【００２７】
また、上記従来の半導体装置の製造方法では、ゲート電極１０６を露出するコンタクトホール１２４が形成された層間絶縁膜１２０上にアルミ膜１２６を形成し、コンタクトホール１２４底で接するゲート電極１０６とアルミ膜１２６との界面からアルミ置換のための反応を進行させる。しかしながら、素子の微細化によりコンタクトホール１２４のアスペクト比が大きくなると、アルミ膜１２６をコンタクトホール１２４底まで十分に堆積することは困難となり、その後のアルミ置換が十分に行えなくなると懸念される。
【００２８】
本発明の目的は、製造工程を複雑にすることなく、容易且つ確実に配線層やコンタクトプラグを低抵抗化しうる半導体装置及びその製造方法を提供することにある。
【００２９】
【課題を解決するための手段】
上記目的は、半導体基板上に形成された置換メタルよりなる第１のゲート電極と、前記半導体基板内に形成された不純物拡散領域と、前記第１のゲート電極が形成された前記半導体基板上に形成され、前記不純物拡散領域に達する開口部が形成された絶縁膜と、前記開口部内に形成され、バリアメタルよりなるコンタクトプラグとを有することを特徴とする半導体装置によって達成される。
【００３０】
また、上記目的は、半導体基板上に形成された置換メタルよりなる第１のゲート電極と、前記半導体基板内に形成された不純物拡散領域と、前記第１のゲート電極が形成された前記半導体基板上に形成され、前記不純物拡散領域に達する開口部が形成された絶縁膜と、前記開口部内に形成され、前記開口部の少なくとも底部に形成されたバリアメタル層と、前記バリアメタル層上に形成された置換メタルよりなる膜とを有するコンタクトプラグとを有することを特徴とする半導体装置によっても達成される。
【００３１】
また、上記目的は、半導体基板上に形成された置換メタルよりなる第１のゲート電極と、前記半導体基板内に形成された不純物拡散領域と、前記第１のゲート電極が形成された前記半導体基板上に形成され、前記第１のゲート電極に達する開口部が形成された絶縁膜と、前記開口部内に形成された置換メタルよりなるコンタクトプラグとを有することを特徴とする半導体装置によっても達成される。
【００３２】
また、上記目的は、半導体基板上に、金属に置換可能な被置換材料よりなる第１のゲート電極を形成する工程と、前記第１のゲート電極が形成された前記半導体基板上に、絶縁膜を形成する工程と、前記絶縁膜に、前記半導体基板に達する第１の開口部を形成する工程と、前記第１の開口部内に、バリアメタル層を形成する工程と、前記絶縁膜に、前記第１のゲート電極の少なくとも一部を露出する第２の開口部を形成する工程と、前記絶縁膜上に、金属膜を形成する工程と、熱処理を行うことにより、前記第１のゲート電極を構成する前記被置換材料を前記金属膜を構成する金属材料に置換する工程とを有することを特徴とする半導体装置の製造方法によっても達成される。
【００３３】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法について図１乃至図６を用いて説明する。
【００３４】
図１は本実施形態による半導体装置の構造を示す概略断面図、図２乃至図６は本実施形態による半導体装置の製造方法を示す工程断面図である。
【００３５】
はじめに、本実施形態による半導体装置の構造について図１を用いて説明する。なお、図１（ａ）はゲート電極に垂直な方向の断面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ′線に沿った断面図である。また、図１（ａ）において、中央の素子分離膜１２により画定された図面左側の素子領域がＮ型トランジスタ形成領域であり、図面右側の素子領域がＰ型トランジスタ形成領域である。
【００３６】
シリコン基板１０上には、素子領域を画定する素子分離膜１２が形成されている。Ｎ型トランジスタ形成領域のシリコン基板１０内には、Ｐウェル１４が形成されている。Ｎ型トランジスタ形成領域のシリコン基板１０上には、ゲート絶縁膜１８を介して、アルミよりなるゲート電極２２ｎ′が形成されている。ゲート電極２２ｎ′の両側のシリコン基板１０内には、ソース／ドレイン拡散層２８ｎが形成されている。こうして、Ｎ型トランジスタ形成領域には、ゲート電極２２ｎ′及びソース／ドレイン拡散層２８ｎを有するＮ型トランジスタが形成されている。
【００３７】
Ｐ型トランジスタ形成領域のシリコン基板１０上には、Ｎウェル１６が形成されている。Ｐ型トランジスタ形成領域のシリコン基板１０上には、ゲート絶縁膜１８を介して、Ｐ型ポリシリコン膜よりなるゲート電極２２ｐが形成されている。ゲート電極２２ｐの両側のシリコン基板１０内には、ソース／ドレイン拡散層２８ｐが形成されている。こうして、Ｐ型トランジスタ形成領域には、ゲート電極２２ｐ及びソース／ドレイン拡散層２８ｐを有するＰ型トランジスタが形成されている。
【００３８】
Ｎ型トランジスタ及びＰ型トランジスタが形成されたシリコン基板１０上には、層間絶縁膜３０が形成されている。層間絶縁膜３０には、ソース／ドレイン拡散層２８ｎ，２８ｐに電気的に接続されたコンタクトプラグ３８と、ゲート電極２２ｎ′に接続されたアルミよりなるコンタクトプラグ５０とが埋め込まれている。コンタクトプラグ３８は、バリアメタルとタングステン膜とにより構成されるタングステンプラグである。
【００３９】
コンタクトプラグ３８，５０が埋め込まれた層間絶縁膜３０上には、コンタクトプラグ３８を介してソース／ドレイン拡散層２８ｎ，２８ｐに電気的に接続された配線層５６と、コンタクトプラグ５０を介してゲート電極２２ｎ′に電気的に接続された配線層５８とが形成されている。
【００４０】
このように、本実施形態による半導体装置は、Ｎ型トランジスタのゲート電極２２ｎ′がアルミにより構成されているとともに、コンタクトプラグ３８がバリアメタルとタングステン膜とからなるタングステンプラグであること主たる特徴がある。
【００４１】
Ｎ型トランジスタのゲート電極２２ｎ′をアルミにより構成することにより、ゲート配線を低抵抗化することができ、トランジスタの高速化を図ることができる。なお、アルミの仕事関数は、Ｎ型トランジスタのゲート電極として好適でもある。
【００４２】
ここで、ゲート電極２２ｎ′及びコンタクトプラグ５０を構成する材料は、厳密にいえばアルミを主体的に含む導電体である。本発明では、ゲート電極２２ｎ′及びコンタクトプラグ５０を、多結晶シリコンをアルミ置換する技術を用いて形成する。このため、ゲート電極２２ｎ′及びコンタクトプラグ５０には、置換を行う際の熱処理の温度に応じたシリコンが含まれている。すなわち、アルミ中のシリコンの濃度は、材料の原子構造が熱処理温度で安定に保たれる状態（相状態図の相と相との間の線上）に収束し、例えば、約３５０℃の熱処理を行う場合には約０．２％のシリコンが含まれ、約４００℃の熱処理を行う場合には約０．３％のシリコンが含まれ、約４５０℃の熱処理を行う場合には約０．５％のシリコンが含まれ、約５００℃の熱処理を行う場合には約０．７％のシリコンが含まれることとなる。ただし、本明細書では、便宜上、多結晶シリコンをアルミ置換することにより形成した導電体をも「アルミ」と称する。
【００４３】
タングステンプラグを構成するチタン、窒化チタン及びタングステンは、シリコンに比較してアルミに対して熱的に安定であり、シリコンをアルミに置換するための熱処理温度（３５０〜５００℃程度）ではアルミとは反応しない。つまり、コンタクトプラグ３８上に直にアルミ膜を堆積した状態でアルミ置換を行ってもコンタクトプラグ３８に影響を与えることはない。
【００４４】
したがって、本実施形態による半導体装置におけるコンタクトプラグ３８は、図２２乃至図２５に示す従来の半導体装置におけるパッド１１６と同様の機能を有するため、本実施形態による半導体装置ではコンタクトプラグ３８上を覆うパッドを設ける必要はない。したがって、製造工程を短縮化することができ、ひいては製造コストを削減することができる。また、多結晶シリコンプラグよりも導電率の高いタングステンプラグとすることによりコンタクト抵抗を低減できるので、トランジスタの高速化に寄与するところが大きい。
【００４５】
なお、本実施形態では、ＴｉＮ／Ｔｉ構造の膜をバリアメタルと称しているが、アルミとシリコンとの間の反応を防止するという観点からは、チタン、窒化チタン及びタングステンのすべてをバリアメタルと考えることができる。本明細書にいうバリアメタルとは、アルミとシリコンとの間の反応を防止しうる導電性の材料を意味するものである。
【００４６】
次に、本実施形態による半導体装置の製造方法について図２乃至図６を用いて説明する。なお、図２乃至図４は図１（ａ）の断面における工程断面図、図５及び図６は図１（ｂ）の断面における工程断面図である。
【００４７】
まず、ｐ型シリコン基板１０に、例えばＳＴＩ法により、素子領域を画定する素子分離膜１２を形成する。なお、図２乃至図４では、中央の素子分離膜１２により画定された図面左側の素子領域がＮ型トランジスタ形成領域であり、図面右側の素子領域がＰ型トランジスタ形成領域である。
【００４８】
次いで、イオン注入により、Ｎ型トランジスタ形成領域にＰウェル１４を形成し、Ｐ型トランジスタ形成領域にＮウェル１６を形成する（図２（ａ））。なお、ウェルの形成とともに、閾値制御のためのイオン注入やパンチスルー防止のための不純物領域を形成するためのイオン注入を行ってもよい。
【００４９】
次いで、熱酸化法によりシリコン基板１０の表面を熱酸化し、素子領域上に例えばシリコン酸化膜よりなるゲート絶縁膜１８を形成する（図２（ｂ））。なお、ゲート絶縁膜１８は、シリコン窒化酸化膜、アルミナ膜、高誘電率膜、その他の絶縁膜により形成してもよい。
【００５０】
次いで、全面に、例えばＣＶＤ法により、例えば膜厚１００ｎｍの多結晶シリコン膜２０を堆積する。シリコンは、アルミ等の金属材料による置換が可能な被置換材料である。なお、多結晶シリコン膜の代わりに、アルミ置換が可能な他の材料、例えばゲルマニウム（Ｇｅ）膜、ＳｉＧｅ膜、カーボン（Ｃ）膜、及び炭化シリコン（ＳｉＣ）膜や、ＣｏｘＳｉｙ膜，ＮｉｘＳｉｙ膜，ＴｉｘＳｉｙ膜等のシリサイド膜を形成してもよい。
【００５１】
次いで、Ｐ型トランジスタ形成領域の多結晶シリコン膜にボロン（Ｂ）イオンをイオン注入する。これにより、Ｐ型トランジスタ形成領域の多結晶シリコン膜２０をＰ型のドープト多結晶シリコン膜２０ｐとする（図２（ｃ））。なお、ノンドープの多結晶シリコン膜を形成してＰ型不純物をイオン注入するのに代えて、Ｐ型不純物が添加されたドープト多結晶シリコン膜を直に形成してもよい。
【００５２】
次いで、フォトリソグラフィー及びドライエッチングにより、多結晶シリコン膜２０及びドープト多結晶シリコン膜２０ｐをパターニングし、Ｎ型トランジスタ形成領域に多結晶シリコン膜２０よりなるゲート電極２２ｎを形成し、Ｐ型トランジスタ形成領域にドープト多結晶シリコン膜２０ｐよりなるゲート電極２２ｐを形成する。
【００５３】
次いで、ゲート電極２２ｎをマスクとして、Ｎ型トランジスタ形成領域に例えば砒素（Ａｓ）イオンをイオン注入し、ゲート電極２２ｎの両側のシリコン基板１０内に、ＬＤＤ構造の低濃度不純物領域或いはエクステンションソース／ドレイン構造のエクステンション領域となる不純物拡散領域２４ｎを形成する。
【００５４】
同様にして、ゲート電極２２ｐをマスクとして、Ｐ型トランジスタ形成領域に例えばボロンイオンをイオン注入し、ゲート電極２２ｐの両側のシリコン基板１０内に、ＬＤＤ構造の低濃度不純物領域或いはエクステンションソース／ドレイン構造のエクステンション領域となる不純物拡散領域２４ｐを形成する（図２（ｄ））。
【００５５】
次いで、例えばＣＶＤ法により例えば膜厚１００ｎｍのシリコン酸化膜を堆積した後、このシリコン酸化膜をエッチバックし、ゲート電極２２ｎ，２２ｐの側壁部分に、シリコン酸化膜よりなる側壁絶縁膜２６を形成する。
【００５６】
次いで、ゲート電極２２ｎ及び側壁絶縁膜２６をマスクとして、Ｎ型トランジスタ形成領域に例えば砒素（Ａｓ）イオンをイオン注入し、ゲート電極２０ｎ及び側壁絶縁膜２６の両側のシリコン基板１０内に、高濃度のソース・ドレイン不純物領域を形成する。
【００５７】
同様にして、ゲート電極２２ｐ及び側壁絶縁膜２６をマスクとして、Ｐ型トランジスタ形成領域に例えば弗化ボロン（ＢＦ２）イオンをイオン注入し、ゲート電極２２ｐ及び側壁絶縁膜２６の両側のシリコン基板１０内に、高濃度のソース・ドレイン不純物領域を形成する。
【００５８】
次いで、所定の熱処理を行い注入した不純物を活性化し、ゲート電極２２ｎの両側のシリコン基板１０内にＬＤＤ構造或いはエクステンションＳ／Ｄ構造を有するＮ型のソース／ドレイン拡散層２８ｎを形成し、ゲート電極２２ｐの両側のシリコン基板１０内にＬＤＤ構造或いはエクステンションＳ／Ｄ構造を有するＰ型のソース／ドレイン拡散層２８ｐを形成する（図３（ａ））。
【００５９】
次いで、例えばＣＶＤ法により例えば膜厚５００ｎｍのシリコン酸化膜を堆積した後、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨）法によりこのシリコン酸化膜を平坦化し、表面が平坦化されたシリコン酸化膜よりなる層間絶縁膜３０を形成する。
【００６０】
次いで、フォトリソグラフィー及びドライエッチングにより、層間絶縁膜３０に、ソース／ドレイン拡散層２８ｎ，２８ｐに達するコンタクトホール３２を形成する。
【００６１】
次いで、例えばＣＶＤ法により、例えば膜厚５ｎｍのチタン膜（Ｔｉ）と、例えば膜厚２０ｎｍの窒化チタン（ＴｉＮ）膜とを堆積し、ＴｉＮ／Ｔｉ構造のバリアメタル３４を形成する（図３（ｂ））。
【００６２】
次いで、バリアメタル３４上に、例えばスパッタ法により、例えば膜厚３００ｎｍのタングステン膜３６を形成する（図３（ｃ）、図５（ａ））。
【００６３】
次いで、例えばＣＭＰ法により、層間絶縁膜３０の表面が露出するまでタングステン膜３６及びバリアメタル３４を平坦に除去し、バリアメタル３４及びタングステン膜３６をコンタクトホール３２内に選択的に残存させる。こうして、コンタクトホール３２内に、バリアメタル３４及びタングステン膜３６よりなるコンタクトプラグ３８を形成する（図３（ｄ）、図５（ｂ））。
【００６４】
なお、コンタクトプラグ３８を構成する材料は、後工程でゲート電極２２ｎをアルミ置換する際の熱処理においてアルミ膜と反応しない導電性材料であればよい。バリアメタル層３４としては、上層の窒化チタン膜の代わりに、例えば、窒化タングステン（ＷＮ）膜、窒化ニオブ（ＮｂＮ）膜、窒化タンタル（ＴａＮ）膜等を用いるようにしてもよい。また、タングステン膜３６の代わりに、窒化チタン膜、チタン膜、モリブデン（Ｍｏ）膜、ルテニウム（Ｒｕ）膜、ニッケル（Ｎｉ）膜、窒化タングステン膜、銅（Ｃｕ）膜、プラチナ（Ｐｔ）膜、銀（Ａｇ）膜等を用いるようにしてもよい。
【００６５】
次いで、フォトリソグラフィーにより、コンタクトプラグ３８が埋め込まれた層間絶縁膜３０上に、ゲート電極２２ｎ上に開口部４２を有するフォトレジスト膜４０を形成する（図４（ａ）、図５（ｃ））。
【００６６】
次いで、フォトレジスト膜４０をマスクとして層間絶縁膜３０を異方性エッチングし、層間絶縁膜３０にゲート電極２２ｎに達するコンタクトホール４４を形成する。
【００６７】
次いで、例えば酸素プラズマを用いたアッシングにより、フォトレジスト膜４０を除去する（図５（ｄ））。
【００６８】
次いで、コンタクトプラグ３８が埋め込まれ、ゲート電極２２ｎに達するコンタクトホール４４が形成された層間絶縁膜３０上に、例えばスパッタ法により、例えば膜厚４００ｎｍのアルミ（Ａｌ）膜４６と、例えば膜厚２００ｎｍのチタン膜４８とを堆積する（図４（ｂ）、図６（ａ））。これにより、コンタクトホール４４内では、ゲート電極２２ｎとアルミ膜４６とが直接接触する。
【００６９】
次いで、窒素雰囲気中で、３５０〜５００℃、例えば４００℃において、例えば３０分間熱処理を行う。この熱処理により、ゲート電極２２ｎとアルミ膜４６との間で界面から反応が進行し、ゲート電極２２ｎを構成するシリコン原子がアルミ膜４６方向に拡散するとともに、アルミ膜４６を構成するアルミ原子がゲート電極２２ｎ方向に拡散する（図４（ｂ））。なお、ゲート長０．１μｍ、高さ０．１５μｍの多結晶シリコン膜よりなるゲート電極をアルミ置換する場合、窒素雰囲気中、４００℃、３０分間の熱処理を行うと、ゲート幅方向約１０μｍの領域をアルミ置換することができる。熱処理時間は、ゲート電極の形状及び熱処理温度等に応じて適宜選択することが望ましい。
【００７０】
これにより、ゲート電極２２ｎ及びアルミ膜４６は、熱処理温度に応じた濃度のシリコンを含むアルミ膜に置換される。また、過剰なシリコンはチタン膜４８中に吸い出される。こうして、アルミよりなるゲート電極２２ｎ′が形成される。
【００７１】
なお、コンタクトプラグ３８は、図４（ｂ）に示すようにその上面においてアルミ膜４６と接触しているが、コンタクトプラグ３８はＴｉＮ／Ｔｉよりなるバリアメタル３４及びタングステン膜３６により構成されているため、多結晶シリコン膜をアルミ膜に置換するための熱処理において両者が反応することはない。したがって、コンタクトプラグ３８上にシリコン基板１０がアルミ置換されるのを防止するためのバリア層を設ける必要はない。また、アルミ置換の際の反応はコンタクトプラグ３８により停止しシリコン基板１０に達することはない。したがって、ソース／ドレイン拡散層２８ｎ，２８ｐの接合が破壊される等の不具合が生じることもない。
【００７２】
アルミ置換の熱処理は、上述のように３５０〜５００℃の範囲で行うことが望ましい。３５０℃よりも低いと多結晶シリコンとアルミとの間の反応が起こらず、５００℃よりも高いとアルミと層間絶縁膜とが反応するからである。
【００７３】
次いで、例えばＣＭＰ法により、層間絶縁膜３０上のアルミ膜４６及びチタン膜４８を除去する（図４（ｃ）、図６（ｃ））。この際、コンタクトホール４４内には、ゲート電極２２ｎ′と一体形成されたアルミよりなるコンタクトプラグ５０が残存する。
【００７４】
次いで、層間絶縁膜３０上に、例えばスパッタ法により、例えば窒化チタン膜５２及びアルミ膜５４を堆積する。
【００７５】
次いで、フォトリソグラフィー及びドライエッチングにより、窒化チタン膜５２及びアルミ膜５４をパターニングし、窒化チタン膜５２及びアルミ膜５４よりなり、コンタクトプラグ３８を介してソース／ドレイン拡散層２８ｎ，２８ｐに電気的に接続された配線層５６と、コンタクトプラグ５０を介してゲート電極２２ｎ′に電気的に接続された配線層５８とを形成する（図４（ｄ）、図６（ｄ））。
【００７６】
このように、本実施形態によれば、多結晶シリコンをアルミ置換することによりアルミよりなるゲート電極を形成する半導体装置において、ソース／ドレイン拡散層に接続されるコンタクトプラグをタングステンプラグにより構成するので、コンタクトプラグがアルミ置換されるのを防止するバリアメタル層を形成する必要がない。したがって、製造工程を短縮することができ、製造コストを削減することができる。また、多結晶シリコンプラグよりも導電率の高いタングステンプラグを用いることによりコンタクト抵抗が低減され、トランジスタの高速化を図ることができる。
【００７７】
なお、上記実施形態では、Ｎ型トランジスタのゲート電極のみをアルミ置換したが、Ｐ型トランジスタのゲート電極をもアルミ置換するようにしてもよい。
【００７８】
［第２実施形態］
本発明の第２実施形態による半導体装置及びその製造方法について図７乃至図９を用いて説明する。なお、図１乃至図６に示す第１実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡略にする。
【００７９】
図７は本実施形態による半導体装置の構造を示す概略断面図、図８及び図９は本実施形態による半導体装置の製造方法を示す工程断面図である。
【００８０】
はじめに、本実施形態による半導体装置の構造について図７を用いて説明する。
【００８１】
本実施形態による半導体装置は、基本的な構造は図１に示す第１実施形態による半導体装置と同様である。本実施形態による半導体装置の主たる特徴は、コンタクトプラグ３８が、バリアメタル３４と、アルミ膜６２とにより構成されている点にある。
【００８２】
バリアメタル３４を構成する窒化チタンは、アルミに対して熱的に安定であり、シリコンをアルミに置換するための熱処理温度（３５０〜５００℃程度）ではアルミとは反応しない。つまり、バリアメタル３４は、図２２乃至図２５に示す従来の半導体装置におけるパッド１１６と同様の機能を有する。したがって、バリアメタル３４上にアルミ膜６２を形成しても、ソース／ドレイン拡散層２８ｎ，２８ｐの接合が破壊される等の不具合が生じることはない。
【００８３】
このように、本実施形態による半導体装置におけるコンタクトプラグ３８は、図２２乃至図２５に示す従来の半導体装置におけるパッド１１６と同様の機能を有するため、本実施形態による半導体装置ではコンタクトプラグ３８上を覆うパッドを設ける必要はない。したがって、製造工程を短縮化することができ、ひいては製造コストを削減することができる。
【００８４】
また、ＣＶＤ法で形成する場合のタングステンの比抵抗が約１０［μΩｃｍ］、窒化チタンの比抵抗が約５０［μΩｃｍ］、多結晶シリコン膜の比抵抗が約６００［μΩｃｍ］であるのに対し、アルミの比抵抗は約２．７５［μΩｃｍ］である。したがって、タングステンよりも導電率の高いアルミを用いてコンタクトプラグ３８を構成することにより、第１実施形態による半導体装置よりもコンタクト抵抗を更に低減することができ、トランジスタの高速化を図ることができる。
【００８５】
次に、本実施形態による半導体装置の製造方法について図８及び図９を用いて説明する。
【００８６】
まず、例えば図２（ａ）乃至図３（ｂ）に示す第１実施形態による半導体装置の製造方法と同様にして、Ｎ型トランジスタ、Ｐ型トランジスタ、層間絶縁膜３０、バリアメタル３４等を形成する。
【００８７】
次いで、バリアメタル３４上に、例えばＣＶＤ法により、例えば膜厚３００ｎｍの多結晶シリコン膜６０を形成する（図８（ａ））。
【００８８】
次いで、例えばＣＭＰ法により、層間絶縁膜３０の表面が露出するまで多結晶シリコン膜６０及びバリアメタル３４を平坦に除去し、バリアメタル３４及び多結晶シリコン膜６０をコンタクトホール３２内に選択的に残存させる（図８（ｂ））。
【００８９】
次いで、例えば図５（ｃ）乃至図５（ｄ）に示す第１実施形態による半導体装置の製造方法と同様にして、ゲート電極２２ｎに達するコンタクトホール４４を形成する。
【００９０】
次いで、層間絶縁膜３０上に、例えばスパッタ法により、例えば膜厚４００ｎｍのアルミ（Ａｌ）膜４６と、例えば膜厚２００ｎｍのチタン膜４８とを堆積する。これにより、多結晶シリコン膜６０とアルミ膜とが直接接触するとともに、コンタクトホール４４内においてゲート電極２２ｎとアルミ膜４６とが直接接触する（図８（ｃ））。
【００９１】
次いで、窒素雰囲気中で、３５０〜５００℃、例えば４００℃において、例えば３０分間熱処理を行う。この熱処理により、ゲート電極２２ｎ，２２ｐ及び多結晶シリコン膜６０とアルミ膜４６との間で界面から反応が進行し、ゲート電極２２ｎがアルミよりなるゲート電極２２ｎ′に置換されるとともに、多結晶シリコン膜６０がアルミ膜６２に置換される（図９（ａ））。
【００９２】
このとき、多結晶シリコン膜６０の下層にはバリアメタル３４が形成されているため、アルミ置換の反応はバリアメタル３４により停止し、シリコン基板１０に達することはない。したがって、ソース／ドレイン拡散層２８ｎ，２８ｐの接合が破壊される等の不具合が生じることはない。
【００９３】
次いで、例えばＣＭＰ法により、層間絶縁膜３０上のアルミ膜６２及びチタン膜４８を除去する。これにより、コンタクトホール３２内に、バリアメタル３４とアルミ膜６２とからなるコンタクトプラグ３８を形成する（図９（ｂ））。
【００９４】
次いで、例えば図４（ｄ）及び図６（ｄ）に示す第１実施形態による半導体装置の製造方法と同様にして、コンタクトプラグ３８を介してソース／ドレイン拡散層２８ｎ，２８ｐに電気的に接続された配線層５６と、コンタクトプラグ５０を介してゲート電極２２ｎ′に電気的に接続された配線層５８とを形成する。
【００９５】
なお、コンタクトプラグ３８の形成過程において、上述のようなアルミ置換を用いずにスパッタ法によりアルミ膜を堆積することも考えられる。しかしながら、上述の通り、アルミ膜のスパッタ成膜では高いアスペクト比を有するコンタクトホールの埋め込みは容易ではない。アルミ置換を用いることにより、コンタクトホールを確実に埋め込むことができるというメリットがある。
【００９６】
このように、本実施形態によれば、ゲート電極とともにコンタクトプラグをもアルミ置換するので、コンタクト抵抗を更に低減することができ、トランジスタの高速化を図ることができる。また、ゲート電極とコンタクトプラグとを同時にアルミ置換するので、工程増加による製造コストの増大を防止することができる。
【００９７】
なお、上記実施形態では、Ｎ型トランジスタのゲート電極のみをアルミ置換したが、Ｐ型トランジスタのゲート電極をもアルミ置換するようにしてもよい。
［第３実施形態］
本発明の第３実施形態による半導体装置の製造方法について図１０及び図１１を用いて説明する。なお、図１乃至図９に示す第１及び第２実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡略にする。
【００９８】
図１０及び図１１は本実施形態による半導体装置の製造方法を示す工程断面図である。
【００９９】
本実施形態では、図７に示す第２実施形態による半導体装置の他の製造方法を示す。
【０１００】
まず、例えば図２（ａ）乃至図３（ｂ）に示す第１実施形態による半導体装置の製造方法と同様にして、Ｎ型トランジスタ、Ｐ型トランジスタ、層間絶縁膜３０、バリアメタル３４等を形成する。
【０１０１】
次いで、バリアメタル３４上に、フォトリソグラフィーにより、ゲート電極２２ｎ上に開口部４２を有するフォトレジスト膜４０を形成する。
【０１０２】
次いで、フォトレジスト膜４０をマスクとしてバリアメタル３４及び層間絶縁膜３０を異方性エッチングし、バリアメタル３４及び層間絶縁膜３０にゲート電極２２ｎに達するコンタクトホール４４を形成する（図１０（ａ）、図１１（ａ））
次いで、例えば酸素プラズマを用いたアッシングにより、フォトレジスト膜４０を除去する。
【０１０３】
次いで、バリアメタル３４上に、例えばＣＶＤ法により、例えば膜厚３００ｎｍの多結晶シリコン膜６０を形成する（図１０（ｂ）、図１１（ｂ））。
【０１０４】
次いで、例えばＣＭＰ法により、層間絶縁膜３０の表面が露出するまで多結晶シリコン膜６０及びバリアメタル３４を平坦に除去し、バリアメタル３４及び多結晶シリコン膜６０をコンタクトホール３２，４４内に選択的に残存させる（図１０（ｃ）、図１１（ｃ））。
【０１０５】
なお、ＣＶＤ法により形成する多結晶シリコン膜６０は、表面被覆性に優れているため、コンタクトホール３２，４４のアスペクト比が大きい場合であっても容易に充填することができる。また、コンタクトホール４４内に埋め込む多結晶シリコン膜６０は、コンタクトホール３２内に埋め込む多結晶シリコン膜６０と同時に形成されるので、第２実施形態による半導体装置の製造方法と比較して製造工程数が増加することはない。
【０１０６】
次いで、層間絶縁膜３０上に、例えばスパッタ法により、例えば膜厚４００ｎｍのアルミ膜４６と、例えば膜厚２００ｎｍのチタン膜４８とを堆積する。これにより、コンタクトホール３２，４４上において多結晶シリコン膜６０とアルミ膜４６とが直接接触することになる（図１０（ｄ）、図１１（ｄ））。
【０１０７】
なお、コンタクトホール３２，４４には多結晶シリコン膜６０が充填されており、アルミ膜４６が形成される表面は平坦化されている。したがって、アルミ膜４６の形成過程でコンタクトホール３２，４４のアスペクト比が影響することはない。
【０１０８】
次いで、例えば図９（ａ）乃至図９（ｃ）に示す第２実施形態による半導体装置の製造方法と同様にして、ゲート電極２２ｎをアルミよりなるゲート電極２２ｎ′に、多結晶シリコン膜６０をアルミ膜６２に、それぞれ置換した後、コンタクトプラグ３８を介してソース／ドレイン拡散層２８ｎ，２８ｐに電気的に接続された配線層５６、コンタクトプラグ５０を介してゲート電極２２ｎ′に電気的に接続された配線層５８等を形成する。
【０１０９】
なお、コンタクトプラグ３８，５０の形成過程において、上述のようなアルミ置換を用いずにスパッタ法によりアルミ膜を堆積することも考えられる。しかしながら、上述の通り、アルミ膜のスパッタ成膜では高いアスペクト比を有するコンタクトホールの埋め込みは容易ではない。アルミ置換を用いることにより、コンタクトホールを確実に埋め込むことができるというメリットがある。
【０１１０】
このように、本実施形態によれば、ゲート電極とともにコンタクトプラグもアルミ置換するので、コンタクト抵抗を更に低減することができ、トランジスタの高速化を図ることができる。また、ゲート電極とコンタクトプラグとを同時にアルミ置換するので、工程増加による製造コストの増大を防止することができる。
【０１１１】
また、ゲート電極に接続されるコンタクトホール内に多結晶シリコン膜を充填し、アルミ置換に用いるアルミ膜が形成される面を平坦にするので、アルミ膜をコンタクトホール内に形成する必要はない。したがって、アスペクト比の大きいコンタクトホールを介してゲート電極をアルミ置換する場合であっても、容易且つ確実にアルミ置換を行うことができる。ゲート電極に接続されるコンタクトホール内に充填する多結晶シリコン膜は、シリコン基板に接続されるコンタクトホール内に充填する多結晶シリコン膜と同時に形成するので、製造工程数が増加することはない。
【０１１２】
なお、上記実施形態では、Ｎ型トランジスタのゲート電極のみをアルミ置換したが、Ｐ型トランジスタのゲート電極をもアルミ置換するようにしてもよい。
【０１１３】
［第４実施形態］
本発明の第４実施形態による半導体装置及びその製造方法について図１２乃至図１６を用いて説明する。なお、図１乃至図１１に示す第１乃至第３実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡略にする。
【０１１４】
図１２は本実施形態による半導体装置の構造を示す概略断面図、図１３乃至図１６は本実施形態による半導体装置の製造方法を示す工程断面図である。
【０１１５】
はじめに、本実施形態による半導体装置の構造について図１２を用いて説明する。なお、図１２（ａ）はゲート電極に垂直な方向の断面図であり、図１２（ｂ）は図１２（ａ）のＡ−Ａ′線に沿った断面図である。また、図１２（ａ）において、中央の素子分離膜１２により画定された図面左側の素子領域がＮ型トランジスタ形成領域であり、図面右側の素子領域がＰ型トランジスタ形成領域である。
【０１１６】
シリコン基板１０上には、素子領域を画定する素子分離膜１２が形成されている。Ｎ型トランジスタ形成領域のシリコン基板１０内には、Ｐウェル１４が形成されている。Ｎ型トランジスタ形成領域のシリコン基板１０上には、ゲート絶縁膜１８を介して、アルミよりなるゲート電極２２ｎ′が形成されている。ゲート電極２２ｎ′の両側のシリコン基板１０内には、ソース／ドレイン拡散層２８ｎが形成されている。こうして、Ｎ型トランジスタ形成領域には、ゲート電極２２ｎ′及びソース／ドレイン拡散層２８ｎを有するＮ型トランジスタが形成されている。
【０１１７】
Ｐ型トランジスタ形成領域のシリコン基板１０上には、Ｎウェル１６が形成されている。Ｐ型トランジスタ形成領域のシリコン基板１０上には、ゲート絶縁膜１８を介して、アルミよりなるゲート電極２２ｐ′が形成されている。ゲート電極２２ｐ′の両側のシリコン基板１０内には、ソース／ドレイン拡散層２８ｐが形成されている。こうして、Ｐ型トランジスタ形成領域には、ゲート電極２２ｐ′及びソース／ドレイン拡散層２８ｐを有するＰ型トランジスタが形成されている。
【０１１８】
Ｎ型トランジスタ及びＰ型トランジスタが形成されたシリコン基板１０上には、層間絶縁膜３０が形成されている。層間絶縁膜３０には、バリアメタル３４及びアルミ膜６２よりなり、ソース／ドレイン拡散層２８ｎ，２８ｐに電気的に接続されたコンタクトプラグ３８が埋め込まれている。また、ゲート電極２２ｎ′，２２ｐ′上の層間絶縁膜３０には、ゲート電極２２ｎ′，２２ｐ′とほぼ等しいパターンを有するアルミ膜６２が埋め込まれている。
【０１１９】
コンタクトプラグ３８及びアルミ膜６２が埋め込まれた層間絶縁膜３０上には、コンタクトプラグ３８を介してソース／ドレイン拡散層２８ｎ，２８ｐに電気的に接続された配線層５６と、ゲート電極６６ｎ，６６ｐに接続された配線層５８とが形成されている。
【０１２０】
このように、本実施形態による半導体装置は、Ｎ型トランジスタのゲート電極２２ｎ′及びＰ型トランジスタのゲート電極２２ｐ′がアルミ置換されているとともに、ゲート電極２２ｎ′，２２ｐ′上面上に層間絶縁膜３０とほぼ等しい高さを有するアルミ膜６２が形成されていることに主たる特徴がある。
【０１２１】
なお、ゲート電極２２ｎ′とこの上面上に形成されたアルミ膜６２とを並びにゲート電極２２ｐ′とこの上面上に形成されたアルミ膜６２とを、それぞれ一体として捉えれば、それぞれをゲート電極６６ｎ並びにゲート電極６６ｐと考えることもできる。
【０１２２】
次に、本実施形態による半導体装置の製造方法について図１３乃至図１６を用いて説明する。なお、図１３及び図１４は図１２（ａ）の断面における工程断面図、図１５及び図１６は図１２（ｂ）の断面における工程断面図である。
【０１２３】
まず、例えば図２（ａ）乃至図３（ｂ）に示す第１実施形態による半導体装置の製造方法と同様にして、Ｎ型トランジスタ、Ｐ型トランジスタ、層間絶縁膜３０、バリアメタル３４等を形成する。なお、本実施形態による半導体装置の製造方法では、第１乃至第３実施形態のように多結晶シリコン膜２０に不純物を導入する必要は必ずしもない。
【０１２４】
次いで、バリアメタル３４上に、フォトリソグラフィーにより、ゲート電極２２ｎ，２２ｐの多結晶シリコン膜２０上に開口部４２を有するフォトレジスト膜４０を形成する。開口部４２は、図１３（ａ）及び図１５（ａ）に示すように、ゲート電極２２ｎ，２２ｐとほぼ等しいパターンを有している。
【０１２５】
次いで、フォトレジスト膜４０をマスクとしてバリアメタル３４及び層間絶縁膜３０を異方性エッチングし、バリアメタル３４及び層間絶縁膜３０にゲート電極２２ｎ，２２ｐに達する開口部６４を形成する（図１３（ａ）、図１５（ａ））。
【０１２６】
次いで、例えば酸素プラズマを用いたアッシングにより、フォトレジスト膜４０を除去する（図１３（ｂ）、図１５（ｂ））。
【０１２７】
次いで、バリアメタル３４上に、例えばＣＶＤ法により、例えば膜厚３００ｎｍの多結晶シリコン膜６０を形成する（図１３（ｃ）、図１５（ｃ））。
【０１２８】
次いで、例えばＣＭＰ法により、層間絶縁膜３０の表面が露出するまで多結晶シリコン膜６０及びバリアメタル３４を平坦に除去し、コンタクトホール３２内にバリアメタル３４及び多結晶シリコン膜６０を、開口部６４内に多結晶シリコン膜６０を、それぞれ選択的に残存させる（図１３（ｄ）、図１５（ｄ））。
【０１２９】
なお、ＣＶＤ法により形成する多結晶シリコン膜６０は、表面被覆性に優れているため、コンタクトホール３２、開口部６４のアスペクト比が大きい場合であっても容易に充填することができる。また、開口部６４内に埋め込む多結晶シリコン膜６０は、コンタクトホール３２内に埋め込む多結晶シリコン膜６０と同時に形成されるので、第２実施形態による半導体装置の製造方法と比較して製造工程数が増加することはない。
【０１３０】
次いで、層間絶縁膜３０上に、例えばスパッタ法により、例えば膜厚４００ｎｍのアルミ膜４６と、例えば膜厚２０ｎｍのチタン膜４８とを堆積する。これにより、コンタクトホール３２上及び開口部６４上において多結晶シリコン膜６０とアルミ膜４６とが直接接触することになる（図１４（ａ）、図１６（ａ））。
【０１３１】
なお、コンタクトホール３２、開口部６４には多結晶シリコン膜６０が充填されており、アルミ膜４６が形成される表面は平坦化されている。したがって、アルミ膜４６の形成過程でコンタクトホール３２、開口部６４のアスペクト比が影響することはない。
【０１３２】
次いで、窒素雰囲気中で、３５０〜５００℃、例えば４００℃において、１〜４８時間、例えば６時間熱処理を行う。この熱処理により、多結晶シリコン膜６０とアルミ膜４６との間で界面から反応が進行し、多結晶シリコン膜６０がアルミ膜６２に置換されるとともに、ゲート電極２２ｎ，２２ｐがアルミよりなるゲート電極２２ｎ′，２２ｐ′に置換される（図１４（ｂ）、図１６（ｂ））。
【０１３３】
この際、開口部６４に埋め込まれた多結晶シリコン膜６２はゲート電極２２ｎ，２２ｐとほぼ等しいパターンを有しているため、アルミ置換はゲート電極２２ｎ，２２ｐの上面上から進行する。したがって、ゲート電極２２ｎ，２２ｐのゲート幅が長い場合であっても、アルミ置換のための熱処理を短時間で行うことができる。
【０１３４】
次いで、例えばＣＭＰ法により、層間絶縁膜３０上のアルミ膜６２及びチタン膜４８を除去する。これにより、コンタクトホール３２内に埋め込まれバリアメタル３４及びアルミ膜６２よりなるコンタクトプラグ３８と、上面にアルミ膜６２が形成されたアルミよりなるゲート電極２２ｎ′，２２ｐ′とが形成される。
【０１３５】
なお、ゲート電極２２ｎ′，２２ｐ′とこれらの上面上に形成されたアルミ膜６２とを一括してゲート電極６６ｎ，６６ｐと考えることもできる。この場合、ゲート電極６６ｎ，６６ｐは、層間絶縁膜３０とほぼ等しい高さを有するといえる（図１４（ｃ）、図１６（ｃ））。
【０１３６】
次いで、例えば図４（ｄ）及び図６（ｄ）に示す第１実施形態による半導体装置の製造方法と同様にして、コンタクトプラグ３８を介してソース／ドレイン拡散層２８ｎ，２８ｐに電気的に接続された配線層５６と、ゲート電極６６ｎに電気的に接続された配線層５８とを形成する（図１４（ｄ）、図１６（ｄ））。
【０１３７】
このように、本実施形態によれば、ゲート電極とともにコンタクトプラグもアルミ置換するので、コンタクト抵抗を更に低減することができ、トランジスタの高速化を図ることができる。また、ゲート電極とコンタクトプラグとを同時にアルミ置換するので、工程増加による製造コストの増大を防止することができる。
【０１３８】
また、ゲート電極に接続される開口部内に多結晶シリコン膜を充填し、アルミ置換に用いるアルミ膜が形成される面を平坦にするので、アルミ膜をコンタクトホール内に形成する必要はない。したがって、アスペクト比の大きい開口部を介してゲート電極をアルミ置換する場合であっても、容易且つ確実にアルミ置換を行うことができる。ゲート電極に接続される開口部内に充填する多結晶シリコン膜は、シリコン基板に接続されるコンタクトホール内に充填する多結晶シリコン膜と同時に形成するので、製造工程数が増加することはない。
【０１３９】
また、ゲート電極に接続される開口部がゲート電極とほぼ等しいパターンを有するため、ゲート電極のアルミ置換をゲート電極の上面上から進行させることができる。これにより、ゲート電極のゲート幅が長い場合であっても、アルミ置換のための熱処理を短時間で行うことができる。
【０１４０】
なお、上記実施形態では、Ｐ型トランジスタのゲート電極もアルミ置換したが、第１乃至第３実施形態の場合と同様に、Ｎ型トランジスタのゲート電極のみをアルミ置換するようにしてもよい。アルミはＮ型トランジスタのゲート電極として好ましい仕事関数を有するが、Ｐ型トランジスタのゲート電極として必ずしも好ましいとはいえない。したがって、例えばｐ＋ポリシリコンゲートによりＰ型トランジスタの所望の特性が得られるような場合には、Ｎ型トランジスタのゲート電極のみをアルミ置換するようにしてもよい。
【０１４１】
また、上記実施形態では、ゲート電極２２ｎ，２２ｐとほぼ等しいパターンを有する開口部６４を層間絶縁膜３０に形成し、ゲート電極２２ｎ，２２ｐの上面上からアルミ置換を進行するようにしたが、ゲート電極２２ｎ，２２ｐに沿って複数の開口部を設け、これら開口部から同時にアルミ置換を進行するようにしてもよい。
【０１４２】
［第５実施形態］
本発明の第５実施形態による半導体装置及びその製造方法について図１７乃至図２１を用いて説明する。なお、図１乃至図１６に示す第１乃至第４実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡略にする。
【０１４３】
図１７は本実施形態による半導体装置の構造を示す概略断面図、図１８乃至図２１は本実施形態による半導体装置の製造方法を示す工程断面図である。
【０１４４】
はじめに、本実施形態による半導体装置の構造について図１７を用いて説明する。なお、図１７（ａ）はゲート電極に垂直な方向の断面図であり、図１７（ｂ）は図１７（ａ）のＡ−Ａ′線に沿った断面図である。また、図１２（ａ）において、中央の素子分離膜１２により画定された図面左側の素子領域がＮ型トランジスタ形成領域であり、図面右側の素子領域がＰ型トランジスタ形成領域である。
【０１４５】
シリコン基板１０上には、素子領域を画定する素子分離膜１２が形成されている。Ｎ型トランジスタ形成領域のシリコン基板１０内には、Ｐウェル１４が形成されている。Ｎ型トランジスタ形成領域のシリコン基板１０上には、ゲート絶縁膜１８を介して、アルミよりなるゲート電極２２ｎ′が形成されている。ゲート電極２２ｎ′の両側のシリコン基板１０内には、ソース／ドレイン拡散層２８ｎが形成されている。こうして、Ｎ型トランジスタ形成領域には、ゲート電極２２ｎ′及びソース／ドレイン拡散層２８ｎを有するＮ型トランジスタが形成されている。
【０１４６】
Ｐ型トランジスタ形成領域のシリコン基板１０上には、Ｎウェル１６が形成されている。Ｐ型トランジスタ形成領域のシリコン基板１０上には、ゲート絶縁膜１８を介して、アルミよりなるゲート電極２２ｐ′が形成されている。ゲート電極２２ｐ′の両側のシリコン基板１０内には、ソース／ドレイン拡散層２８ｐが形成されている。こうして、Ｐ型トランジスタ形成領域には、ゲート電極２２ｐ′及びソース／ドレイン拡散層２８ｐを有するＰ型トランジスタが形成されている。
【０１４７】
Ｎ型トランジスタ及びＰ型トランジスタが形成されたシリコン基板１０上には、ゲート電極２２ｎ′，２２ｐ′とほぼ等しい高さを有する層間絶縁膜３０が形成されている。層間絶縁膜３０には、バリアメタル３４及びアルミ膜６２よりなり、ソース／ドレイン拡散層２８ｎ，２８ｐに接続されたコンタクトプラグ３８が埋め込まれている。
【０１４８】
コンタクトプラグ３８及びアルミ膜６２が埋め込まれた層間絶縁膜３０上には、コンタクトプラグ３８を介してソース／ドレイン拡散層２８ｎ，２８ｐに電気的に接続された配線層５６と、ゲート電極２２ｎ′，２２ｐ′に接続された配線層５８とが形成されている。
【０１４９】
このように、本実施形態による半導体装置は、Ｎ型トランジスタのゲート電極２２ｎ′及びＰ型トランジスタのゲート電極２２ｐ′がアルミ置換されているとともに、層間絶縁膜３０がゲート電極２２ｎ′，２２ｐ′とほぼ等しい高さを有することに主たる特徴がある。
【０１５０】
次に、本実施形態による半導体装置の製造方法について図１８乃至図２１を用いて説明する。なお、図１８及び図１９は図１７（ａ）の断面における工程断面図、図２０及び図２１は図１７（ｂ）の断面における工程断面図である。
【０１５１】
まず、例えば図２（ａ）乃至図３（ａ）に示す第１実施形態による半導体装置の製造方法と同様にして、Ｎ型トランジスタ、Ｐ型トランジスタ等を形成する。なお、本実施形態による半導体装置の製造方法では、第１乃至第３実施形態の場合のように多結晶シリコン膜２０に不純物を導入する必要は必ずしもない。
【０１５２】
次いで、Ｎ型トランジスタ及びＰ型トランジスタが形成されたシリコン基板１０上に、例えばＣＶＤ法により、例えば膜厚５００ｎｍのシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜３０を形成する。
【０１５３】
次いで、例えばＣＭＰ法により、ゲート電極２２ｎ，２２ｐの上面が露出するまで層間絶縁膜３０を平坦に除去する（図１８（ａ）、図２０（ｂ）。これにより、層間絶縁膜３０の高さがゲート電極２２ｎ，２２ｐの高さとほぼ等しくなる。
【０１５４】
次いで、フォトリソグラフィー及びドライエッチングにより、層間絶縁膜３０に、ソース／ドレイン拡散層２８ｎ，２８ｐに達するコンタクトホール３２を形成する。
【０１５５】
次いで、例えばＣＶＤ法により、例えば膜厚５ｎｍのチタン膜と、例えば膜厚２０ｎｍの窒化チタン膜とを堆積し、ＴｉＮ／Ｔｉ構造のバリアメタル３４を形成する（図１８（ｂ）、２０（ｂ））。
【０１５６】
次いで、バリアメタル３４上に、例えばＣＶＤ法により、例えば膜厚３００ｎｍの多結晶シリコン膜６０を形成する（図１８（ｃ）、図２０（ｃ））。
【０１５７】
次いで、例えばＣＭＰ法により、ゲート電極２２ｎ，２２ｐ及び層間絶縁膜３０の表面が露出するまで多結晶シリコン膜６０及びバリアメタル３４を平坦に除去し、コンタクトホール３２内にバリアメタル３４及び多結晶シリコン膜６０を選択的に残存させる（図１８（ｄ）、図２０（ｄ））。
【０１５８】
次いで、層間絶縁膜３０上に、例えばスパッタ法により、例えば膜厚４００ｎｍのアルミ膜４６と、例えば膜厚２００ｎｍのチタン膜４８とを堆積する。これにより、ゲート電極２２ｎ，２２ｐ及び多結晶シリコン膜６０とアルミ膜４６とが直接接触することになる（図１９（ａ）、図２１（ａ））。
【０１５９】
次いで、窒素雰囲気中で、３５０〜５００℃、例えば４００℃において、例えば５分間熱処理を行う。この熱処理により、ゲート電極２２ｎ，２２ｐ及び多結晶シリコン膜６０とアルミ膜４６との間で界面から反応が進行し、多結晶シリコン膜６０がアルミ膜６２に置換されるとともに、ゲート電極２２ｎ，２２ｐがアルミよりなるゲート電極２２ｎ′，２２ｐ′に置換される（図１９（ｂ）、図２１（ｂ））。
【０１６０】
この際、アルミ膜４６はゲート電極２２ｎ，２２ｐの上面上に直に接しているため、アルミ置換はゲート電極２２ｎ，２２ｐの上面上から進行する。したがって、ゲート電極２２ｎ，２２ｐのゲート幅が長い場合であっても、アルミ置換のための熱処理を短時間で行うことができる。
【０１６１】
次いで、例えばＣＭＰ法により、層間絶縁膜３０上のアルミ膜６２及びチタン膜４８を除去する。これにより、コンタクトホール３２内に埋め込まれバリアメタル３４及びアルミ膜６２よりなるコンタクトプラグ３８が形成される（図１９（ｃ）、図２１（ｃ））。
【０１６２】
次いで、例えば図４（ｄ）及び図６（ｄ）に示す第１実施形態による半導体装置の製造方法と同様にして、コンタクトプラグ３８を介してソース／ドレイン拡散層２８ｎ，２８ｐに電気的に接続された配線層５６と、ゲート電極２２ｎ′，２２ｐ′に電気的に接続された配線層５８とを形成する（図１９（ｄ）、図２１（ｄ））。
【０１６３】
このように、本実施形態によれば、ゲート電極とともにコンタクトプラグもアルミ置換するので、コンタクト抵抗を更に低減することができ、トランジスタの高速化を図ることができる。また、ゲート電極とコンタクトプラグとを同時にアルミ置換するので、工程増加による製造コストの増大を防止することができる。
【０１６４】
また、ゲート電極の高さと層間絶縁膜の高さとをほぼ等しくし、アルミ置換に用いるアルミ膜が形成される面を平坦にするので、アルミ膜をコンタクトホール内に形成する必要はない。したがって、ゲート電極を容易且つ確実にアルミ置換することができる。
【０１６５】
また、ゲート電極の上面上に直にアルミ置換に用いるアルミ膜を形成するため、ゲート電極のアルミ置換をゲート電極の上面上から進行させることができる。これにより、ゲート電極のゲート幅が長い場合であっても、アルミ置換のための熱処理を短時間で行うことができる。
【０１６６】
なお、上記実施形態では、Ｐ型トランジスタのゲート電極もアルミ置換したが、第１乃至第３実施形態の場合と同様に、Ｎ型トランジスタのゲート電極のみをアルミ置換するようにしてもよい。アルミはＮ型トランジスタのゲート電極として好ましい仕事関数を有するが、Ｐ型トランジスタのゲート電極として必ずしも好ましいとはいえない。したがって、例えばｐ＋ポリシリコンゲートによりＰ型トランジスタの所望の特性が得られるような場合には、Ｎ型トランジスタのゲート電極のみをアルミ置換するようにしてもよい。
【０１６７】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０１６８】
例えば、上記実施形態では、アルミ置換前のゲート電極を多結晶シリコン膜により形成したが、形成直後の状態において必ずしも多結晶シリコンである必要はない。多結晶シリコン膜の代わりに、単結晶シリコン膜やアモルファスシリコン膜を形成するようにいてもよい。なお、アモルファスシリコン膜により構成する場合であっても、不純物の活性化熱処理の際に結晶化するので、アルミ置換を行う際には多結晶の状態である。また、多結晶シリコン膜の代わりに、アルミ置換が可能な他の材料、例えばゲルマニウム膜、ＳｉＧｅ膜、カーボン膜、及び炭化シリコン膜や、ＣｏｘＳｉｙ膜，ＮｉｘＳｉｙ膜，ＴｉｘＳｉｙ膜等のシリサイド膜を用いることもできる。
【０１６９】
また、上記実施形態では、多結晶シリコン膜をアルミ置換する際に、アルミ源となるアルミ膜上にチタン膜を形成しているが、必ずしもチタン膜を設ける必要はない。チタン膜には過剰なシリコンを吸い出す作用があり、アルミ置換を促進する効果を有するが、チタン膜がなくともアルミ置換を行うことは可能である。
【０１７０】
また、上記実施形態では、多結晶シリコンをアルミに置換したが、他の金属材料に置換することも可能である。例えば、アルミの代わりに、銅、銀、ルテニウム、プラチナ、パラジウム、金等の金属を用い、多結晶シリコンをこれら金属に置換するようにしてもよい。なお、被置換材料を金属材料に置換することにより形成した置換メタルは、膜中に僅かに被置換材料を含む。例えばシリコンをアルミに置換する場合、置換アルミ中には、熱処理温度に応じて約０．２〜０．７％のシリコンが含有される。換言すれば、膜中の被置換材料の濃度を測定することにより、被置換材料を金属材料に置換することにより形成した置換メタルであるか否かを推測することが可能である。
【０１７１】
また、上記実施形態では、ゲート電極及びシリコン基板に接続されるコンタクトプラグをアルミに置換する方法を示したが、他の配線層やコンタクトプラグをアルミに置換する場合に適用してもよい。
【０１７２】
以上、詳述した通り、本発明の特徴をまとめると以下の通りとなる。
【０１７３】
（付記１）  半導体基板上に形成された置換メタルよりなる第１のゲート電極と、
前記半導体基板内に形成された不純物拡散領域と、
前記第１のゲート電極が形成された前記半導体基板上に形成され、前記不純物拡散領域に達する開口部が形成された絶縁膜と、
前記開口部内に形成され、バリアメタルよりなるコンタクトプラグと
を有することを特徴とする半導体装置。
【０１７４】
（付記２）  付記１記載の半導体装置において、
前記コンタクトプラグは、前記開口部の少なくとも底部に形成されたバリアメタル層と、前記バリアメタル層上に形成されたタングステン膜とを有する
ことを特徴とする半導体装置。
【０１７５】
（付記３）  半導体基板上に形成された置換メタルよりなる第１のゲート電極と、
前記半導体基板内に形成された不純物拡散領域と、
前記第１のゲート電極が形成された前記半導体基板上に形成され、前記不純物拡散領域に達する開口部が形成された絶縁膜と、
前記開口部内に形成され、前記開口部の少なくとも底部に形成されたバリアメタル層と、前記バリアメタル層上に形成された置換メタルよりなる膜とを有するコンタクトプラグと
を有することを特徴とする半導体装置。
【０１７６】
（付記４）  請求項１乃至３のいずれか１項に記載の半導体装置において、
前記不純物拡散領域は、前記第１のゲート電極に対して自己整合で形成されている
ことを特徴とする半導体装置。
【０１７７】
（付記５）  半導体基板上に形成された置換メタルよりなる第１のゲート電極と、
前記半導体基板内に形成された不純物拡散領域と、
前記第１のゲート電極が形成された前記半導体基板上に形成され、前記第１のゲート電極に達する開口部が形成された絶縁膜と、
前記開口部内に形成された置換メタルよりなるコンタクトプラグと
を有することを特徴とする半導体装置。
【０１７８】
（付記６）  付記５記載の半導体装置において、
前記コンタクトプラグは、前記第１のゲート電極とほぼ等しい平面パターンを有する
ことを特徴とする半導体装置。
【０１７９】
（付記７）  付記１乃至４のいずれか１項に記載の半導体装置において、
前記絶縁膜は、前記第１のゲート電極とほぼ等しい高さを有する
ことを特徴とする半導体装置。
【０１８０】
（付記８）  付記１乃至７のいずれか１項に記載の半導体装置において、
前記半導体基板上に形成され、Ｐ型シリコン膜を含む第２のゲート電極を更に有する
ことを特徴とする半導体装置。
【０１８１】
（付記９）  付記１乃至７のいずれか１項に記載の半導体装置において、
前記半導体基板上に形成され、置換メタルよりなる第２のゲート電極を更に有し、
前記第１のゲート電極はＮ型トランジスタのゲート電極であり、前記第２のゲート電極はＰ型トランジスタのゲート電極である
ことを特徴とする半導体装置。
【０１８２】
（付記１０）  付記１乃至９のいずれか１項に記載の半導体装置において、
前記置換メタルは、０．２〜０．７％のシリコンを含むアルミである
ことを特徴とする半導体装置。
【０１８３】
（付記１１）  半導体基板上に、金属に置換可能な被置換材料よりなる第１のゲート電極を形成する工程と、
前記第１のゲート電極が形成された前記半導体基板上に、絶縁膜を形成する工程と、
前記絶縁膜に、前記半導体基板に達する第１の開口部を形成する工程と、
前記第１の開口部内に、バリアメタル層を形成する工程と、
前記絶縁膜に、前記第１のゲート電極の少なくとも一部を露出する第２の開口部を形成する工程と、
前記絶縁膜上に、金属膜を形成する工程と、
熱処理を行うことにより、前記第１のゲート電極を構成する前記被置換材料を前記金属膜を構成する金属材料に置換する工程と
を有することを特徴とする半導体装置の製造方法。
【０１８４】
（付記１２）  付記１１記載の半導体装置の製造方法において、
前記バリアメタル層を形成する工程では、前記バリアメタル層により前記第１の開口部内を埋め込む
ことを特徴とする半導体装置の製造方法。
【０１８５】
（付記１３）  付記１１記載の半導体装置の製造方法において、
前記バリアメタル層を形成する工程の後に、前記バリアメタル層が形成された前記第１の開口部内に前記被置換材料よりなる膜を形成する工程を更に有し、
前記熱処理を行う工程では、前記第１のゲート電極を構成する前記被置換材料を前記金属材料に置換するとともに、前記第１の開口部内の前記被置換材料を前記金属材料に置換する
ことを特徴とする半導体装置の製造方法。
【０１８６】
（付記１４）  付記１３記載の半導体装置の製造方法において、
前記熱処理を行う工程の後に、前記絶縁膜上の前記金属膜を除去することにより、前記第１の開口部に埋め込まれ、前記バリアメタル層と、前記被置換材料よりなる前記膜を前記金属材料に置換してなる置換メタル膜とからなる第１のコンタクトプラグを形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。
【０１８７】
（付記１５）  付記１３又は１４記載の半導体装置の製造方法において、
前記被置換材料よりなる前記膜を形成する工程は、前記第２の開口部を形成する工程の後に行い、前記第２の開口部内にも前記被置換材料よりなる前記膜を形成し、
前記熱処理を行う工程では、前記第２の開口部内の前記前記被置換材料をも前記金属材料に置換する
ことを特徴とする半導体装置の製造方法。
【０１８８】
（付記１６）  付記１５記載の半導体装置の製造方法において、
前記熱処理を行う工程の後に、前記絶縁膜上の前記金属膜を除去することにより、前記第２の開口部に埋め込まれ、前記被置換材料よりなる前記膜を前記金属材料に置換してなる置換メタル膜からなる第２のコンタクトプラグを形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。
【０１８９】
（付記１７）  付記１６記載の半導体装置の製造方法において、
前記第１のコンタクトプラグと前記第２のコンタクトプラグとを同時に形成する
ことを特徴とする半導体装置の製造方法。
【０１９０】
（付記１８）  付記１１乃至１７のいずれか１項に記載の半導体装置の製造方法において、
前記第２の開口部を形成する工程では、前記第１のゲート電極とほぼ等しい平面パターンを有する前記第２の開口部を形成する
ことを特徴とする半導体装置の製造方法。
【０１９１】
（付記１９）  付記１１又は１２記載の半導体装置の製造方法において、
前記第２の開口部を形成する工程では、前記絶縁膜の高さが前記第１のゲート電極の高さとほぼ等しくなるように前記絶縁膜を平坦に除去することにより、前記第１のゲート電極の上面上を露出する前記第２の開口部を形成する
ことを特徴とする半導体装置の製造方法。
【０１９２】
（付記２０）  付記１１乃至１９のいずれか１項に記載の半導体装置の製造方法において、
前記半導体基板上に、Ｐ型シリコン膜を含む第２のゲート電極を形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。
【０１９３】
（付記２１）  付記１１乃至２０のいずれか１項に記載の半導体装置の製造方法において、
前記熱処理を行う工程では、３５０〜５００℃の温度で熱処理を行う
ことを特徴とする半導体装置の製造方法。
【０１９４】
（付記２２）  半導体基板上に、金属に置換可能な被置換材料よりなるゲート電極を形成する工程と、
前記ゲート電極が形成された前記半導体基板上に、絶縁膜を形成する工程と、
前記絶縁膜に、前記ゲート電極の少なくとも一部を露出する開口部を形成する工程と、
前記絶縁膜上及び前記開口部内に、金属膜を形成する工程と、
熱処理を行うにより、前記被置換材料を前記金属膜を構成する金属材料に置換し、前記金属材料よりなる前記ゲート電極を形成するとともに、前記開口部内に前記金属材料よりなり前記ゲート電極に電気的に接続されたコンタクトプラグを形成する工程と
を有することを特徴とする半導体装置の製造方法。
【０１９５】
【発明の効果】
以上の通り、本発明によれば、多結晶シリコンをアルミに置換してなるゲート電極を有する半導体装置において、ソース／ドレイン拡散層に接続されるコンタクトプラグをアルミ置換に対してバリア性のある導電性材料により構成するので、コンタクトプラグがアルミに置換されるのを防止するバリアメタル層を別途形成する必要がない。したがって、製造工程を短縮することができ、製造コストを削減することができる。また、多結晶シリコンプラグよりも導電率の高い材料を用いることによりコンタクト抵抗が低減され、トランジスタの高速化を図ることができる。
【０１９６】
また、ゲート電極とともにコンタクトプラグもアルミに置換することにより、コンタクト抵抗を更に低減することができ、トランジスタの高速化を図ることができる。また、ゲート電極とコンタクトプラグとを同時にアルミ置換するので、工程増加による製造コストの増大を防止することができる。
【０１９７】
また、ゲート電極に接続されるコンタクトホール内に多結晶シリコン膜を充填し、アルミ置換に用いるアルミ膜が形成される面を平坦にするので、アルミ膜をコンタクトホール内に形成する必要はない。したがって、アスペクト比の大きいコンタクトホールを介してゲート電極をアルミ置換する場合であっても、容易且つ確実にアルミ置換を行うことができる。ゲート電極に接続されるコンタクトホール内に充填する多結晶シリコン膜は、シリコン基板に接続されるコンタクトホール内に充填する多結晶シリコン膜と同時に形成するので、製造工程数が増加することはない。
【０１９８】
また、ゲート電極に接続される開口部をゲート電極とほぼ等しいパターンにし或いはゲート電極の高さと層間絶縁膜の高さとをほぼ等しくすることにより、ゲート電極のアルミ置換をゲート電極の上面上から進行させることができる。これにより、ゲート電極のゲート幅が長い場合であっても、アルミ置換のための熱処理を短時間で行うことができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による半導体装置の構造を示す概略断面図である。
【図２】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図４】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図５】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図６】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図７】本発明の第２実施形態による半導体装置の製造方法を示す概略断面図である。
【図８】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図９】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１０】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１１】本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１２】本発明の第４実施形態による半導体装置の構造を示す概略断面図である。
【図１３】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１４】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１５】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図１６】本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図１７】本発明の第５実施形態による半導体装置の構造を示す概略断面図である。
【図１８】本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図１９】本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図２０】本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図２１】本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図２２】従来の半導体装置の製造方法を示す工程断面図（その１）である。
【図２３】従来の半導体装置の製造方法を示す工程断面図（その２）である。
【図２４】従来の半導体装置の製造方法を示す工程断面図（その３）である。
【図２５】従来の半導体装置の製造方法を示す工程断面図（その４）である。
【符号の説明】
１０…シリコン基板
１２…素子分離膜
１４…Ｐウェル
１６…Ｎウェル
１８…ゲート絶縁膜
２０，６０…多結晶シリコン膜
２２，６６…ゲート電極
２４…不純物拡散領域
２６…側壁絶縁膜
２８…ソース／ドレイン拡散層
３０…層間絶縁膜
３２…コンタクトホール
３４…バリアメタル
３６…タングステン膜
３８，５０…コンタクトプラグ
４０…フォトレジスト膜
４２…開口部
４４…コンタクトホール
４６，５４，６２…アルミ膜
４８…チタン膜
５２…窒化チタン膜
５６，５８…配線層
６４…開口部
１００…シリコン基板
１０２…素子分離膜
１０４…Ｐウェル
１０６…ゲート電極
１０８…ソース／ドレイン拡散層
１１０，１２０…層間絶縁膜
１１２，１２２，１２４…コンタクトホール
１１４，１３０，１３２…コンタクトプラグ
１１６…パッド
１１８…フォトレジスト膜
１２６，１３６…アルミ膜
１２８…チタン膜
１３４…窒化チタン膜
１３８，１４０…配線層
【図１】
2004172179.tif 000003
【図２】
2004172179.tif 000004
【図３】
2004172179.tif 000005
【図４】
2004172179.tif 000006
【図５】
2004172179.tif 000007
【図６】
2004172179.tif 000008
【図７】
2004172179.tif 000009
【図８】
2004172179.tif 000010
【図９】
2004172179.tif 000011
【図１０】
2004172179.tif 000012
【図１１】
2004172179.tif 000013
【図１２】
2004172179.tif 000014
【図１３】
2004172179.tif 000015
【図１４】
2004172179.tif 000016
【図１５】
2004172179.tif 000017
【図１６】
2004172179.tif 000018
【図１７】
2004172179.tif 000019
【図１８】
2004172179.tif 000020
【図１９】
2004172179.tif 000021
【図２０】
2004172179.tif 000022
【図２１】
2004172179.tif 000023
【図２２】
2004172179.tif 000024
【図２３】
2004172179.tif 000025
【図２４】
2004172179.tif 000026
【図２５】
2004172179.tif 000027