(57)【要約】【課題】メモリセルへの多値しきい値の高速な書き込みを可能にすること。【解決手段】書き込みデータに対応するしきい値に応じてしきい値を、上部領域か下部領域のいずれかのしきい値分布範囲に設定し、次のステップでさらに狭い上部領域か下部領域のいずれかのしきい値分布範囲に設定し、以下、同様のステップを繰り返し、前記書き込みデータに対応するしきい値を高速に設定する。【選択図】  図１
2004334956.tif 000002
【特許請求の範囲】
【請求項１】
多値メモリ回路のしきい値書き込み方法において、
書き込みデータに対応するしきい値に応じてしきい値を、上部領域か下部領域のいずれかのしきい値分布範囲に設定し、次のステップでさらに狭い上部領域か下部領域のいずれかのしきい値分布範囲に設定し、以下、同様のステップを繰り返し、前記書き込みデータに対応するしきい値を高速に設定することを特徴とする多値メモリ回路のしきい値書き込み方法。
【請求項２】
多値メモリ回路のメモリセルに２ｎ（ｎ≧２）値のしきい値を書き込む方法において、
最低のしきい値分布幅内にしきい値を設定する第１のステップと、
書き込みデータに対応するしきい値に応じて、前回のステップで設定したしきい値が含まれるしきい値分布の最大値よりも前記最低のしきい値分布幅だけ大きいしきい値と前回のステップで設定したしきい値が含まれるしきい値分布の最大値よりも前記最低のしきい値分布幅の１／２だけ大きいしきい値との間を目標としてしきい値を設定するか、又は前回のステップで設定したしきい値の含まれるしきい値分布幅を狭めた範囲にしきい値を設定する第２のステップと、
前記書き込みデータに対応するしきい値に応じて、前回のステップで設定したしきい値が含まれるしきい値分布の最大値よりも前記最低のしきい値分布幅の１／２だけ大きいしきい値と前回のステップで設定したしきい値が含まれるしきい値分布の最大値よりも前記最低のしきい値分布幅の１／２２だけ大きいしきい値との間を目標としてしきい値を設定するか、又は前回のステップで設定したしきい値の含まれるしきい値分布幅を狭めた範囲にしきい値を設定する第３のステップと
：
：
前記書き込みデータに対応するしきい値に応じて、前回のステップで設定したしきい値が含まれるしきい値分布の最大値よりも前記最低のしきい値分布幅の１／２ｎ−１だけ大きいしきい値と前回のステップで設定したしきい値が含まれるしきい値分布の最大値よりも前記最低のしきい値分布幅の１／２ｎだけ大きいしきい値との間を目標としてしきい値を設定するか、又は前回のステップで設定したしきい値の含まれるしきい値分布幅を狭めた範囲にしきい値を設定する第ｎ＋１のステップと、
を具備することを特徴とする多値メモリ回路のしきい値書き込み方法。
【請求項３】
請求項１又は２に記載の多値メモリ回路のしきい値書き込み方法において、
前記ステップの回数が増す毎にしきい値分布範囲を１／２ずつ狭くするようベリファイを行うことを特徴とする多値メモリ回路のしきい値書き込み方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、所望のしきい値を高速に書き込むことができるようにした多値メモリ回路のしきい値書き込み方法に関するものである。
【０００２】
【従来の技術】
従来から知られている２値のフラッシュメモリおよび多値のフラッシュメモリの動作について説明する。フラッシュメモリは、コントロールゲートとフローティングゲートを有し電気的に一括消去可能な不揮発性記憶素子をメモリセルとしたもので、フローティングゲートへの電荷注入はトンネル電流を利用するものやホットエレクトロンを用いるものがあり、「書き込み」ではフローティングゲートに電子を注入してしきい値を高い電圧値に設定し、「消去」ではフローティングゲートから電子を放出させてしきい値を低い電圧値に設定する。
【０００３】
図６（ａ）は、通常の２値のフラッシュメモリのメモリセルに設定されたしきい値分布を示している。ワード線（図示せず）の電圧が０Ｖの時に、しきい値が“１”であればメモリセルに電流が流れ、“０”であれば電流が流れない。このように電流が流れるか流れないかによって、メモリセルの“１”と“０”のしきい値を判別している。したがって、１個のメモリセルは１ビットのデータを記憶している。
【０００４】
次に、図６（ｂ）に１個のメモリセルに２ビットのデータを記憶した多値しきい値分布を示す。これは“１１”、“１０”、“０１”、“００”の４つのデータ（４値）に対応したしきい値分布の例である。さらに、図６（ｃ）に１個のメモリセルに３ビットのデータを記憶した多値しきい値分布を示す。これは８つのデータ（８値）に対応したしきい値分布の例である。
【０００５】
次に、データに対応するしきい値の書き込み方法について説明する。図７（ａ）はベリファイを行わずに、５回の書き込み回数でしきい値の書き込みを行った場合のしきい値分布を示している。上側の矢印７１は書き込みが最も速い（電荷注入効率が最も高い）メモリセルの場合にしきい値が書き込み回数の関数としてどのように変化するかを示している。一方、下側の矢印７２は書き込みが最も遅い（電荷注入効率が最も遅い）メモリセルの場合の同様の特性を示している。このように、書き込み回数が同じ場合、書き込みが速いメモリセルではしきい値が高くなり、遅いメモリセルでは低くなるので、複数のメモリセルにおいては目的のしきい値の分布が広がることになる。
【０００６】
次に、ベリファイを行った場合の書き込み特性について図７（ｂ）を参照して述べる。書き込みが最も速いメモリセルは、書き込み回数が３回で目的のしきい値の電圧Ｖｒｅｆに到達する（矢印７１）ので、これ以降は書き込みを行わないように設定する。書き込みが最も遅いメモリセルは、書き込み回数が５回で目的のしきい値の電圧Ｖｒｅｆに到達する（矢印７２）ので、これ以後は書き込みを行わないように設定する。このようにして、個々のメモリセルについてベリファイを行うことにより、個々のメモリセルの特性のバラツキによる多値メモリ回路のしきい値分布の幅の拡大を抑える事が可能となる。
【０００７】
以上のように、ベリファイをきめ細かく行う事によりしきい値分布幅を小さくし、メモリセルのより大きな多値化を実現する事が可能となる。図８はこのようなベリファイにより１個のメモリセル当り１６値（Ｆ０、Ｆ１、・・・、Ｆ１５）のしきい値を持たせる多値メモリ回路のしきい値分布の様子を模式的に示したものである（類似方法として特許文献１参照）。Ｆ０は消去状態のしきい値である。この消去しきい値Ｆ０から右に示すしきい値にきめ細かく書き込むためには、通常、まずＦ１のしきい値以上を設定すべきメモリセルに対してＦ１のしきい値を設定し、次にＦ２のしきい値以上を設定すべきメモリセルに対してしきい値Ｆ２を設定し、次にＦ３のしきい値以上を設定すべきメモリセルに対してＦ３のしきい値を設定し、以下これを繰り返して、最後にＦ１５のしきい値を設定すべきメモリセルに対してＦ１５のしきい値を書き込む。
【０００８】
【特許文献】特許第２８４４３９３号公報。
【０００９】
【発明が解決しようとする課題】
これをアルゴリズムで示したのが図９である。図９において、「Ｆ０のプログラム」とは消去を意味し、「Ｆ１のプログラム」とはベリファイを実行するＦ１のしきい値の設定を意味し、「Ｆ２のプログラム」とはベリファイを実行するＦ２のしきい値の設定を意味している。このように、多値化を実現しようとするとき、書き込み時間が増大してしまうという問題点があった。
【００１０】
本発明の目的は、高速な書き込みができるようにして書き込み時間の短縮が可能となった多値メモリのしきい値書き込み方法を提供することである。
【００１１】
【課題を解決するための手段】
請求項１にかかる発明は、多値メモリ回路のしきい値書き込み方法において、書き込みデータに対応するしきい値に応じてしきい値を、上部領域か下部領域のいずれかのしきい値分布範囲に設定し、次のステップでさらに狭い上部領域か下部領域のいずれかのしきい値分布範囲に設定し、以下、同様のステップを繰り返し、前記書き込みデータに対応するしきい値を高速に設定することを特徴とする多値メモリ回路のしきい値書き込み方法とした。
【００１２】
請求項２にかかる発明は、多値メモリ回路のメモリセルに２ｎ（ｎ≧２）値のしきい値を書き込む方法において、最低のしきい値分布幅内にしきい値を設定する第１のステップと、書き込みデータに対応するしきい値に応じて、前回のステップで設定したしきい値が含まれるしきい値分布の最大値よりも前記最低のしきい値分布幅だけ大きいしきい値と前回のステップで設定したしきい値が含まれるしきい値分布の最大値よりも前記最低のしきい値分布幅の１／２だけ大きいしきい値との間を目標としてしきい値を設定するか、又は前回のステップで設定したしきい値の含まれるしきい値分布幅を狭めた範囲にしきい値を設定する第２のステップと、前記書き込みデータに対応するしきい値に応じて、前回のステップで設定したしきい値が含まれるしきい値分布の最大値よりも前記最低のしきい値分布幅の１／２だけ大きいしきい値と前回のステップで設定したしきい値が含まれるしきい値分布の最大値よりも前記最低のしきい値分布幅の１／２２だけ大きいしきい値との間を目標としてしきい値を設定するか、又は前回のステップで設定したしきい値の含まれるしきい値分布幅を狭めた範囲にしきい値を設定する第３のステップと、・・・、前記書き込みデータに対応するしきい値に応じて、前回のステップで設定したしきい値が含まれるしきい値分布の最大値よりも前記最低のしきい値分布幅の１／２ｎ−１だけ大きいしきい値と前回のステップで設定したしきい値が含まれるしきい値分布の最大値よりも前記最低のしきい値分布幅の１／２ｎだけ大きいしきい値との間を目標としてしきい値を設定するか、又は前回のステップで設定したしきい値の含まれるしきい値分布幅を狭めた範囲にしきい値を設定する第ｎ＋１のステップと、を具備することを特徴とする多値メモリ回路のしきい値書き込み方法とした。
【００１３】
請求項３にかかる発明は、請求項１又は２に記載の多値メモリ回路のしきい値書き込み方法において、前記ステップの回数が増す毎にしきい値分布範囲を１／２ずつ狭くするようベリファイを行うことを特徴とする多値メモリ回路のしきい値書き込み方法とした。
【００１４】
【発明の実施の形態】
本実施形態では、多値メモリ回路のメモリセルに１６値のしきい値を書き込むとき、ステップＡにおいて最低のしきい値分布幅内にしきい値を設定し、
ステップＢにおいて書き込みデータに対応するしきい値に応じて、前回のステップで設定したしきい値が含まれるしきい値分布の最大値よりも前記最低のしきい値分布幅だけ大きいしきい値と前回のステップで設定したしきい値が含まれるしきい値分布の最大値よりも前記最低のしきい値分布幅の１／２だけ大きいしきい値との間を目標としてしきい値を設定するか、又は前回のステップで設定したしきい値の含まれるしきい値分布幅を狭めた範囲にしきい値を設定し、
ステップＣにおいて前記書き込みデータに対応するしきい値に応じて、前回のステップで設定したしきい値が含まれるしきい値分布の最大値よりも前記最低のしきい値分布幅の１／２だけ大きいしきい値と前回のステップで設定したしきい値が含まれるしきい値分布の最大値よりも前記最低のしきい値分布幅の１／４だけ大きいしきい値との間を目標としてしきい値を設定するか、又は前回のステップで設定したしきい値の含まれるしきい値分布幅を狭めた範囲にしきい値を設定し、
ステップＤにおいて前記書き込みデータに対応するしきい値に応じて、前回のステップで設定したしきい値が含まれるしきい値分布の最大値よりも前記最低のしきい値分布幅の１／４だけ大きいしきい値と前回のステップで設定したしきい値が含まれるしきい値分布の最大値よりも前記最低のしきい値分布幅の１／８だけ大きいしきい値との間を目標としてしきい値を設定するか、又は前回のステップで設定したしきい値の含まれるしきい値分布幅を狭めた範囲にしきい値を設定し、
ステップＥにおいて前記書き込みデータに対応するしきい値に応じて、前回のステップで設定したしきい値が含まれるしきい値分布の最大値よりも前記最低のしきい値分布幅の１／８だけ大きいしきい値と前回のステップで設定したしきい値が含まれるしきい値分布の最大値よりも前記最低のしきい値分布幅の１／１６だけ大きいしきい値との間を目標としてしきい値を設定するか、又は前回のステップで設定したしきい値の含まれるしきい値分布幅を狭めた範囲にしきい値を設定し、以上により書き込みデータに対応するしきい値を書き込む。以下、詳しく説明する。
【００１５】
図１は多値メモリ回路のしきい値書き込み方法の実施形態の説明図であり、しきい値分布Ｆ０〜Ｆ１５のいずれか１つの範囲に含まれる１６値のしきい値を書き込む場合の例である。Ａ〜Ｅはしきい値書き込みのステップであり、各ステップの処理は図２に示すように順次処理される。
【００１６】
ｆ０〜ｆ１４は処理中におけるしきい値分布を示す。ｆ１とｆ２のしきい値の差は最大しきい値Ｆ１５の１／２であり、ｆ３〜ｆ６の各しきい値ピッチは最大しきい値Ｆ１５の１／４であり、ｆ７〜ｆ１４の各しきい値ピッチは最大しきい値Ｆ１５の１／８であり、Ｆ０〜Ｆ１５の各しきい値ピッチは最大しきい値Ｆ１５の１／１６である。
【００１７】
また、しきい値分布ｆ１，ｆ２の分布幅はしきい値分布ｆ０の１／２、しきい値分布ｆ３〜ｆ６の分布幅はしきい値分布ｆ１，ｆ２の１／２、しきい値分布ｆ７〜ｆ１４の分布幅はしきい値分布ｆ３〜ｆ６の１／２、しきい値分布Ｆ０〜Ｆ１５の分布幅はｆ７〜ｆ１４のしきい値分布幅の半分である。
【００１８】
そして、しきい値分布ｆ０，ｆ１，ｆ３，ｆ７，Ｆ０の上限しきい値は互いに共通、しきい値分布ｆ８，Ｆ２の上限しきい値も互いに共通、しきい値分布ｆ４，ｆ９，Ｆ４の上限しきい値も互いに共通、しきい値分布ｆ１０，Ｆ６の上限しきい値も互いに共通、しきい値分布ｆ２，ｆ５，ｆ１１，Ｆ８の上限しきい値も互いに共通、しきい値分布ｆ１２，Ｆ１０の上限しきい値も互いに共通、しきい値分布ｆ６，ｆ１３，Ｆ１２の上限しきい値も互いに共通、しきい値分布ｆ４，Ｆ１４の上限しきい値も互いに共通である。
【００１９】
ステップＡは最低のしきい値分布ｆ０の範囲（消去範囲）を目標としてしきい値を設定するプログラムにより実行され、ステップＢはしきい値分布ｆ０の範囲からしきい値分布ｆ１又はｆ２の範囲を目標としてしきい値を設定するプログラムにより実行される。
【００２０】
ステップＣはしきい値分布ｆ１の範囲からしきい値分布ｆ３あるいはｆ４の範囲を目標としてしきい値を設定し、又はしきい値分布ｆ２の範囲からしきい値分布ｆ５あるいはｆ６の範囲を目標としてしきい値を設定するプログラムにより実行される。
【００２１】
ステップＤはしきい値分布ｆ３の範囲からしきい値分布ｆ７あるいはｆ８の範囲を目標としてしきい値を設定し、又はしきい値分布ｆ４の範囲からしきい値分布ｆ９あるいはｆ１０の範囲を目標としてしきい値を設定し、又はしきい値分布ｆ５の範囲からしきい値分布ｆ１１あるいはｆ１２の範囲を目標としてしきい値を設定し、又はしきい値分布ｆ６の範囲からしきい値分布ｆ１３あるいはｆ１４の範囲を目標としてしきい値を設定するプログラムにより実行される。
【００２２】
さらに、ステップＥはしきい値分布ｆ７の範囲からしきい値分布Ｆ０あるいはＦ１の範囲を目標としてしきい値を設定し、又はしきい値分布ｆ８の範囲からしきい値分布Ｆ２あるいはＦ３の範囲を目標としてしきい値を設定し、又はしきい値分布ｆ９の範囲からしきい値分布Ｆ４あるいはＦ５の範囲を目標としてしきい値を設定し、又はしきい値分布ｆ１０の範囲からしきい値分布Ｆ６あるいはＦ７の範囲を目標としてしきい値を設定し、又はしきい値分布ｆ１１の範囲からしきい値分布Ｆ８あるいはＦ９の範囲を目標としてしきい値を設定し、又はしきい値分布ｆ１２の範囲からしきい値分布Ｆ１０あるいはＦ１１の範囲を目標としてしきい値を設定し、又はしきい値分布ｆ１３の範囲からしきい値分布Ｆ１２あるいはＦ１３の範囲を目標としてしきい値を設定し、又はしきい値分布ｆ１４の範囲からしきい値分布Ｆ１４あるいはＦ１５の範囲を目標としてしきい値を設定するプログラムにより実行される。
【００２３】
ＩはステップＡ→Ｂへの遷移過程、ＩＩ、ＩＩＩ、ＩＶはそれぞれ、Ｂ→Ｃ、Ｃ→Ｄ、Ｄ→Ｅへの遷移過程を示しており、遷移過程Ｉのｆ０→ｆ２のトンネル電荷量をＱとすると、図３（ａ）に示すように、遷移過程ＩＩのｆ１→ｆ４，ｆ２→ｆ６ではＱ／２、遷移過程ＩＩＩのｆ３→ｆ８，ｆ４→ｆ１１，ｆ５→ｆ１３，ｆ６→ｆ１４ではＱ／４、遷移過程ＩＶのｆ７→Ｆ１，ｆ８→Ｆ３，ｆ９→Ｆ５，ｆ１０→Ｆ７，ｆ１１→Ｆ９，ｆ１２→Ｆ１１，ｆ１３→Ｆ１３，ｆ１４→Ｆ１５ではＱ／８である。
【００２４】
さて、しきい値分布Ｆ０の範囲を目標としてしきい値を設定するときは、ステップＡ→Ｂ→Ｃ→Ｄ→Ｅにより、ｆ０→ｆ１→ｆ３→ｆ７→Ｆ０のように、ベリファイによりＦ０の範囲にしきい値を絞り込んで書き込む。
【００２５】
しきい値分布Ｆ１の範囲を目標としてしきい値を設定するときは、ステップＡ→Ｂ→Ｃ→Ｄ→Ｅにより、ｆ０→ｆ１→ｆ３→ｆ７→Ｆ１のように、ベリファイによりＦ１の範囲にしきい値を絞り込んで書き込むが、このときはＤ→Ｅの遷移ＩＶにおいてＱ／８の電荷量を注入する。
【００２６】
しきい値分布Ｆ２の範囲を目標としてしきい値を設定するときは、ステップＡ→Ｂ→Ｃ→Ｄ→Ｅにより、ｆ０→ｆ１→ｆ３→ｆ８→Ｆ２のように、ベリファイによりＦ２の範囲にしきい値を絞り込んで書き込むが、このときはＣ→Ｄの遷移ＩＩＩにおいてＱ／４の電荷量を注入する。
【００２７】
しきい値分布Ｆ３の範囲を目標としてしきい値を設定するときは、ステップＡ→Ｂ→Ｃ→Ｄ→Ｅにより、ｆ０→ｆ１→ｆ３→ｆ８→Ｆ３のように、ベリファイによりＦ３の範囲にしきい値を絞り込んで書き込むが、このときはＣ→Ｄの遷移ＩＩＩにおいてＱ／４の電荷量を注入し、Ｄ→Ｅの遷移ＩＶにおいてＱ／８の電荷量を注入する。
【００２８】
以下同様にして、しきい値分布Ｆ４〜Ｆ１４の範囲を目標としてしきい値を設定し、最後にしきい値分布Ｆ１５の範囲を目標としてしきい値を設定するときは、ステップＡ→Ｂ→Ｃ→Ｄ→Ｅにより、ｆ０→ｆ２→ｆ６→ｆ１４→Ｆ１５のように、ベリファイによりＦ１５の範囲にしきい値を絞り込んで書き込むが、このときはＡ→Ｂの遷移ＩにおいてＱの電荷量を注入し、Ｂ→Ｃの遷移ＩＩにおいてＱ／２の電荷量を注入し、Ｃ→Ｄの遷移ＩＩＩにおいてＱ／４の電荷量を注入し、Ｄ→Ｅの遷移ＩＶにおいてＱ／８の電荷量を注入する。
【００２９】
図３（ｂ）は図１の四角の破線で囲った部分の拡大図である。遷移ＩＶのｆ７→Ｆ１における電荷量を３Ｑａとすると、Ｆ０→Ｆ１の遷移における電荷量は２Ｑａとなる。この比率からすると、前記したように、遷移ＩＶの電荷量はＱ／８であるので、Ｆ０→Ｆ１における電荷量はＱ／１２となる。図３（ａ）の最右側に比較のために従来の書き込みにおける１ステップの遷移Ｖにおける電荷量も示した。このように、本実施形態では、最小遷移ＩＶにおける電荷量も、図８で説明した従来の書き込みにおける１ステップの遷移Ｖにおける電荷量より大きい。
【００３０】
図４はしきい値分布Ｆ１５の範囲を目標としてしきい値を設定する場合において、本発明による場合と従来方法による場合の比較を説明した図である。従来方法が消去状態から出発して８ステップでしきい値分布Ｆ１のしきい値を設定し、これからさらに１４ステップ、つまり合計で２２ステップによりしきい値分布Ｆ１５の範囲のしきい値を設定するのに対し、本発明では消去状態から出発して４ステップ（図１のｆ２→ｆ１６→ｆ１４→Ｆ１５）によりしきい値分布Ｆ１５の範囲のしきい値の設定を完了している。したがって、書き込み時間について従来方法と本発明を比較した図５に示すように、従来方法に対して本発明では４／２２と大幅に書き込み時間を削減できる。
【００３１】
【発明の効果】
以上から本発明の書き込み方法によれば、書き込みに必要なステップ数が大幅に削減でき、高速な書き込みが可能となる利点がある。
【図面の簡単な説明】
【図１】本発明の１つの実施形態のしきい値書き込みの説明図である。
【図２】図１におけるステップＡ〜Ｅの処理の説明図である。
【図３】（ａ）は各遷移でのトンネル電荷量の特性図、（ｂ）は図１の四角の点線の部分の拡大図である。
【図４】しきい値分布Ｆ１５の範囲を目標としてしきい値を書き込むときの従来方法と本発明による場合の比較の説明図である。
【図５】従来方法と本発明の書き込み時間の比較の説明図である。
【図６】（ａ）は２値のしきい値を有するメモリセルのしきい値分布の説明図、（ｂ）は４値のしきい値を有するメモリセルのしきい値分布の説明図、（ｃ）は８値のしきい値を有するメモリセルのしきい値分布の説明図である。
【図７】（ａ）はベリファイを行わないでしきい値を書き込む場合のしきい値分布の説明図、（ｂ）はベリファイを行ってしきい値を書き込む場合のしきい値分布の説明図である。
【図８】従来のしきい値書き込みの説明図である。
【図９】図８のしきい値書き込みの処理の説明図である。
【符号の説明】
Ａ〜Ｅ：しきい値書き込みのステップ
Ｉ〜Ｖ：しきい値遷移
ｆ０〜ｆ１４、Ｆ０〜Ｆ１５：しきい値分布
【図１】
2004334956.tif 000003
【図２】
2004334956.tif 000004
【図３】
2004334956.tif 000005
【図４】
2004334956.tif 000006
【図５】
2004334956.tif 000007
【図６】
2004334956.tif 000008
【図７】
2004334956.tif 000009
【図８】
2004334956.tif 000010
【図９】
2004334956.tif 000011