(57)【要約】【課題】中・高耐圧トランジスタを含む半導体装置の製造方法において、半導体装置のサイズの拡大を防ぐことを目的とする。【解決手段】オフセットソース・ドレインを有する中・高耐圧トランジスタのゲート電極４上にゲート電極幅より小さいサイズのフォトレジスト１４を形成し、ゲート電極４を突き抜ける加速エネルギーでウェル２中に第１の拡散層６を形成するイオン注入を行い、ゲート電極４下部にも第１の拡散層６を形成することにより、通常は第１の拡散層６の内側にフォトレジストパターンとそれをマスクとしたイオン注入によって形成される第２の拡散層７や、第２の拡散層７上のみにマスクを用いて選択的に形成するシリサイド領域を、フォトレジストのマスクあわせなしにセルフアラインで形成することができ、トランジスタサイズを小さくすると共に、マスクの合わせズレにより発生する特性バラツキを小さくし、かつマスク工程の工程削減を可能とすることができる。【選択図】    図１
2004311794.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置を製造するに際し、
半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極上に前記ゲート電極の幅より小さいマスク層を形成する工程と、
前記マスク層をマスクとし選択的に不純物をイオン注入することによりその一方の端が前記ゲート電極の下部におよぶソース領域およびドレイン領域となる第１の拡散層を形成する工程と、
前記マスク層を除去して前記ゲート電極の側壁にサイドウォールを形成する工程と、
前記ゲート電極と前記サイドウォールをマスクとして前記半導体基板に不純物をイオン注入することにより第２の拡散層を形成する工程と
を有し、前記ゲート電極下部まで長く伸ばしたオフセットソース領域およびオフセットドレイン領域となる前記第１の拡散層を形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記トランジスタは中・高耐圧トランジスタであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
中・高耐圧トランジスタ領域と低耐圧トランジスタ領域が混在する半導体装置を製造するに際し、
半導体基板上に前記中・高耐圧トランジスタおよび低耐圧トランジスタのゲート絶縁膜を介してゲート電極を形成する工程と、
前記中・高耐圧トランジスタのゲート電極上に前記ゲート電極の幅より小さい第１のマスク層と前記低耐圧トランジスタ領域を被覆する第２のマスク層を形成する工程と、
前記第１のマスク層および前記第２のマスク層をマスクとし選択的に不純物をイオン注入することによりその一方の端がゲート電極の下部におよぶ前記中・高耐圧トランジスタのソース領域およびドレイン領域となる第１の拡散層を形成する工程と、
前記第１のマスク層および前記第２のマスク層を除去して前記中・高耐圧トランジスタ領域を被覆する第３のマスク層を形成する工程と、
前記第３のマスク層をマスクとし選択的に不純物をイオン注入することにより前記低耐圧トランジスタのソース領域およびドレイン領域となる第２の拡散層を形成する工程と、
前記第３のマスク層を除去して前記中・高耐圧トランジスタおよび前記低耐圧トランジスタのゲート電極の側壁にサイドウォールを形成する工程と、
前記中・高耐圧トランジスタおよび前記低耐圧トランジスタのゲート電極と前記サイドウォールをマスクとして前記半導体基板に不純物をイオン注入することにより第３の拡散層を形成する工程と
を有し、前記中・高耐圧トランジスタのゲート電極下部まで長く伸ばしたオフセットソース領域およびオフセットドレイン領域となる前記第１の拡散層を形成することを特徴とする半導体装置の製造方法。
【請求項４】
トランジスタ形成後に全面に高融点金属膜を形成する工程と、
高温熱処理して前記高融点金属膜をシリサイド化する工程と、
前記サイドウォール上の前記高融点金属膜を除去する工程と
を有し、自己整合的に拡散層表面にシリサイド領域を形成することを特徴とする請求項１または請求項２または請求項３のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は中・高耐圧半導体装置、特にＬＤＤ構造を有する中・高耐圧半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
液晶表示パネルなどの表示装置を駆動させるためには通常のＣＭＯＳＬＳＩなどとは異なり、中・高電圧で駆動する液晶ドライバ半導体装置などが必要とされる。そのような半導体集積回路では、オフセット構造のソース・ドレインを有するＭＯＳトランジスタを含んでいる。
【０００３】
以下、こうしたＭＯＳトランジスタを含む従来の中・高耐圧半導体集積回路の製造方法について図４，図５を用いて説明する。
図４（ａ）は従来の中・高耐圧トランジスタ領域における拡散層形成工程を示す工程断面図、（ｂ）は従来の低耐圧トランジスタ領域における拡散層形成工程を示す工程断面図、（ｃ）は従来の高濃度拡散層形成工程を示す工程断面図であり、図５（ａ）は従来のシリサイド領域形成用フォトレジスタ形成工程を示す工程断面図、（ｂ）は従来のシリサイド領域形成工程を示す工程断面図である。
【０００４】
図４においては左側には中・高耐圧トランジスタ、右側には低耐圧トランジスタの断面を示しており、これらは同一半導体基板上に同時に形成されるのが実際の半導体装置である。１は半導体基板、２は半導体基板１の上に形成されたウェル、３はゲート酸化膜、４はゲート電極、５はフォトレジスト、５ａはフォトレジスト、５ｂはフォトレジスト、６は中・高耐圧トランジスタのゲート電極４形成後に形成された第１の拡散層、６ａは低耐圧トランジスタのゲート電極４形成後に形成された第１の拡散層、７は第１の拡散層６の内側に形成され、かつ第１の拡散層６よりも濃い濃度を有する第２の拡散層、８は中・高耐圧トランジスタ領域、９は低耐圧トランジスタ領域である。また図５において５ｃはフォトレジスト、１０はシリサイド領域である。
【０００５】
図４、図５の中・高耐圧トランジスタと低耐圧トランジスタを搭載した半導体装置の製造工程を説明すると、まず、半導体基板１の表面にウェル２を形成し、ゲート酸化膜３、ゲート電極４を形成した後に、フォトレジスト５、ゲート電極４をマスクとして中・高耐圧トランジスタ８の第１の拡散層６をセルフアラインで形成する（図４（ａ））。同様にしてフォトレジスト５ａとゲート電極４をマスクとして低耐圧トランジスタの第１の拡散層６ａを形成する（図４（ｂ））。ここで、図４（ａ）の工程において、中・高耐圧トランジスタ８の第１の拡散層６を深く形成するために、中・高耐圧トランジスタ８のゲート電極４上にもフォトレジストを形成し、ゲート電極４を突き抜けないようにしているものもある（例えば、特許文献１参照）。
【０００６】
その後、第１の拡散層６で十分な高耐圧特性を得るために、中・高耐圧トランジスタ８に第１の拡散層からなるオフセットソース・ドレイン領域形成用のフォトレジスト５ｂをを形成し、イオン注入によって高濃度の第２の拡散層７を形成する（図４（ｃ））。第２の拡散層は本来のソース・ドレイン拡散層となり、中・高耐圧トランジスタと低耐圧トランジスタの両方に共通のものである。図４に示すように特に高耐圧特性を必要としない低耐圧トランジスタ９については、ゲート電極４の側壁に形成されたサイドウォールをマスクとして注入し、セルフアラインによってソース・ドレインである第２の拡散層７を形成する。
【０００７】
さらに、拡散層の寄生抵抗を低減し高速性能を得るため、これら拡散層の表面を低抵抗化するためにシリサイド領域を形成する場合は、低耐圧トランジスタ９は従来通りゲート電極４の表面と第２の拡散層６ａの表面とを同時にサリサイド技術で形成できるが、中・高耐圧トランジスタ８は第２の拡散層７を図４（ｃ）の工程においてフォトマスク５ｂを用いてサイドウォールから離して第２の拡散層が形成される。それは、不純物濃度の低い第１の拡散層６の表面が一部ゲート電極の側壁に形成されたサイドウォールから露出しており、フォトマスク５ｂがなければ露出部分もシリサイド化され、第１の拡散層６が高抵抗のオフセットソース・ドレインとしての機能を果たすのに十分な領域を確保できないからである。したがってセルフアラインで第２の拡散層７であるソース・ドレインのみにシリサイド領域１０を形成できない。
【０００８】
そこで図５（ａ）に示すように中・高耐圧トランジスタにおいて第２の拡散層７端部のさらに内側で選択的にシリサイド化させるようにフォトレジスト５ｃを用いてこの部分をシリサイド化しない工程をもち、最終的に中・高耐圧トランジスタ８はＬＤＤのオフセット領域とシリサイド領域１０の距離を十分にとった図５（ｂ）のような構造になる。
【０００９】
【特許文献１】
特開２００２−３６８１２３号公報（第１頁  図１）
【００１０】
【発明が解決しようとする課題】
しかしながら、上記のような従来の構成では、第２の拡散層７形成時に高耐圧特性を十分に得るために図４（ｃ）におけるフォトレジスト５ｂの左右のマスクの合わせズレを考慮に入れ、フォトレジストマスクを十分大きくする、すなわち十分長いオフセット領域が必要となる。さらに図５のようにシリサイド領域を形成する際は、中・高耐圧トランジスタのシリサイド領域は低耐圧トランジスタのようにセルフアラインで形成できないためにシリサイド化領域を決定するフォトレジスト５ｃのマスクの合わせズレも考慮にいれる必要もあり、オフセット領域、最終的には中・高耐圧トランジスタのサイズがさらに大きくなるという問題があった。
【００１１】
本発明の半導体装置の製造方法は、上記従来の問題点を解決するために、中・高耐圧トランジスタを含む半導体装置の製造方法において、半導体装置のサイズの拡大を防ぐことを目的とする。
【００１２】
【課題を解決するための手段】
この目的を達成するために、本発明の請求項１記載の半導体装置の製造方法は、半導体装置を製造するに際し、半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極上に前記ゲート電極の幅より小さいマスク層を形成する工程と、前記マスク層をマスクとし選択的に不純物をイオン注入することによりその一方の端が前記ゲート電極の下部におよぶソース領域およびドレイン領域となる第１の拡散層を形成する工程と、前記マスク層を除去して前記ゲート電極の側壁にサイドウォールを形成する工程と、前記ゲート電極と前記サイドウォールをマスクとして前記半導体基板に不純物をイオン注入することにより第２の拡散層を形成する工程とを有し、前記ゲート電極下部まで長く伸ばしたオフセットソース領域およびオフセットドレイン領域となる前記第１の拡散層を形成することを特徴とする。
【００１３】
請求項２記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、前記トランジスタは中・高耐圧トランジスタであることを特徴とする。
【００１４】
請求項３記載の半導体装置の製造方法は、中・高耐圧トランジスタ領域と低耐圧トランジスタ領域が混在する半導体装置を製造するに際し、半導体基板上に前記中・高耐圧トランジスタおよび低耐圧トランジスタのゲート絶縁膜を介してゲート電極を形成する工程と、前記中・高耐圧トランジスタのゲート電極上に前記ゲート電極の幅より小さい第１のマスク層と前記低耐圧トランジスタ領域を被覆する第２のマスク層を形成する工程と、前記第１のマスク層および前記第２のマスク層をマスクとし選択的に不純物をイオン注入することによりその一方の端がゲート電極の下部におよぶ前記中・高耐圧トランジスタのソース領域およびドレイン領域となる第１の拡散層を形成する工程と、前記第１のマスク層および前記第２のマスク層を除去して前記中・高耐圧トランジスタ領域を被覆する第３のマスク層を形成する工程と、前記第３のマスク層をマスクとし選択的に不純物をイオン注入することにより前記低耐圧トランジスタのソース領域およびドレイン領域となる第２の拡散層を形成する工程と、前記第３のマスク層を除去して前記中・高耐圧トランジスタおよび前記低耐圧トランジスタのゲート電極の側壁にサイドウォールを形成する工程と、前記中・高耐圧トランジスタおよび前記低耐圧トランジスタのゲート電極と前記サイドウォールをマスクとして前記半導体基板に不純物をイオン注入することにより第３の拡散層を形成する工程とを有し、前記中・高耐圧トランジスタのゲート電極下部まで長く伸ばしたオフセットソース領域およびオフセットドレイン領域となる前記第１の拡散層を形成することを特徴とする。
【００１５】
請求項４記載の半導体装置の製造方法は、請求項１または請求項２または請求項３のいずれかに記載の半導体装置の製造方法において、トランジスタ形成後に全面に高融点金属膜を形成する工程と、高温熱処理して前記高融点金属膜をシリサイド化する工程と、前記サイドウォール上の前記高融点金属膜を除去する工程とを有し、自己整合的に拡散層表面にシリサイド領域を形成することを特徴とする。
【００１６】
以上の方法により、中・高耐圧トランジスタを含む半導体装置の製造方法において、半導体装置のサイズの拡大を防ぐことができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について、図１，図２，図３を参照しながら説明する。
【００１８】
図１は中・高耐圧トランジスタと低耐圧トランジスタとを同一半導体基板上に搭載した半導体集積回路の工程断面図であり、図１（ａ）は本発明の中・高耐圧トランジスタ領域における拡散層形成工程を示す工程断面図、図１（ｂ）は本発明の低耐圧トランジスタ領域における拡散層形成工程を示す工程断面図、図１（ｃ）は本発明の第２の拡散層形成工程を示す工程断面図である。各断面の左側は中・高耐圧トランジスタ、右側が通常使用される低耐圧トランジスタを示す。図２は本発明の半導体装置の製造方法においてシリサイド領域を形成したトランジスタの断面図である。
【００１９】
図１において、まず最初に、半導体基板１にウェル２を形成し、ゲート酸化膜３およびゲート電極４を形成した後、中・高耐圧トランジスタ領域８のゲート電極４上にゲート電極４の幅より小さいサイズのフォトレジスト１４、および低耐圧トランジスタ領域９上に低耐圧トランジスタ領域９領域全体を覆うフォトレジスト１４を形成し、ゲート酸化膜３およびゲート電極４を突き抜けることが可能な加速エネルギーでイオン注入を行い、不純物濃度が比較的低い第１の拡散層６を形成する（図１（ａ））。この第１の拡散層は中高耐圧トランジスタのオフセットソース・ドレインとなるべき拡散層であり、イオン注入によってゲート電極４の両端部領域の下にも形成されている。このように中・高耐圧トランジスタ８のゲート電極４の一部をフォトレジスト１４によって被覆した状態で、第１の拡散層６を形成することにより、被覆されないゲート電極４の下部にも第１の拡散層６を形成することができる。
【００２０】
次に、中・高耐圧トランジスタ領域８を覆うフォトレジスト１５を形成し、低耐圧トランジスタ領域９のＬＤＤ用イオン注入をし、第１の拡散層６ａを形成する（図１（ｂ））。
【００２１】
その後、ソース・ドレインとなる高不純物濃度の第２の拡散層７を形成するが、中・高耐圧トランジスタ領域８では、第１の拡散層６をゲート電極４の下部にも形成したことにより、高耐圧特性を得るのに十分な抵抗の高いゲート長方向の長さが十分であるオフセット領域をゲート電極４の下部に形成したことになる。したがって、ゲート電極４を形成後その側壁に絶縁膜からなるサイドウォールを形成し、それらをマスクにしたセルフアライン方式で中・高耐圧トランジスタ８の第２の拡散層７を形成することができる（図１（ｃ））。それと同時に低耐圧トランジスタ領域にもソース・ドレインとなる第２の拡散層７が形成される。
【００２２】
また、この後、図２に示すように、第２の拡散層７の表面をシリサイド化して抵抗を低減する工程を行う場合は、まず、全面にＴｉ等の高融点金属膜を形成した後、高温熱処理することによりシリサイド化し、次に、サイドウォール上のシリサイド化しなかった金属膜部分を選択的に除去する。このように、ゲート電極４をマスクとしたセルフアラインにより、シリサイド領域１０を形成する。これによって、シリサイド領域１０を形成する場合においても、低耐圧トランジスタ９と同時に中・高耐圧トランジスタ８のシリサイド領域１０もセルフアラインで形成できる。
【００２３】
図３を用いて従来の製造方法と本発明の製造方法とによって作製した中・高耐圧トランジスタのサイズを比較する。
図３（ａ）は従来の製造方法により作成したトランジスタの断面図、図３（ｂ）は本発明の製造方法により作成したトランジスタの断面図である。
【００２４】
図３において、１１はトランジスタの実効長、１２は第１の拡散層６から第２の拡散層７までの距離を示すオフセット長、１３は第１の拡散層６からシリサイド領域１０までの距離である。
【００２５】
本発明のトランジスタにおいて、ゲート電極４の下部に第１の拡散層６を形成させ、かつトランジスタの実効長１１を保持するには、ゲート電極４のサイズを大きくする必要があるが、第２の拡散層７およびシリサイド領域１０をセルフアラインで形成でき、第２の拡散層７とシリサイド領域１０の間隔をほとんどなくすことができるため（図３（ｂ））、トランジスタのサイズは少なくとも従来のシリサイド領域１０形成用のマスク合わせズレの考慮分、つまり図３における第１の拡散層６からシリサイド領域１０までの距離１３とオフセット長１２の差分だけサイズが小さくなる。
【００２６】
また、第１の拡散層６を形成する注入工程の際、ゲート電極４を突き抜けさせて、ゲート電極４の下部にもオフセット領域を形成するため、第２の拡散層７およびシリサイド領域１０をセルフアラインで形成できることにより、考慮に入れるべきマスク合わせズレは第１の拡散層６を形成する際のゲート電極４の上に形成されるマスクの合わせズレだけであるため、従来の製造方法に比べトランジスタサイズが小さくなり、かつトランジスタ特性においてもバラツキが小さくなる。
【００２７】
一般的に第１の拡散層６の形成は中・高耐圧トランジスタ８と低耐圧トランジスタ９では濃度の違いから別々のイオン注入で形成される（図４（ａ）、（ｂ））。そのため、本発明についても中・高耐圧トランジスタ８のゲート電極４を突き抜けさせ、ゲート電極４の下部にもオフセット領域を形成するために、ゲート電極４の上部をフォトレジスト５で被覆しても従来の製造方法でも使用されている中・高耐圧トランジスタ８の第１の拡散層６形成時に、低耐圧トランジスタ９を被覆するフォトレジスト１４のマスク工程で同時に行えるだけでなく、ゲート電極４を突き抜ける加速エネルギーで中・高耐圧トランジスタ８の第１の拡散層６の形成を行っても、低耐圧トランジスタ９には影響は与えない（図１（ａ））。さらに第２の拡散層７とシリサイド領域１０をセルフアラインで形成できることから、従来必要であった図５（ａ）のフォトレジスト５ｃマスク工程を省略することができ、工程削減が可能になる。
【００２８】
なお、上記実施の形態では中・高耐圧トランジスタ８の第１の拡散層６を形成した後に、低耐圧トランジスタ９の第１の拡散層６ａを形成しているが、逆に低耐圧トランジスタ９の第１の拡散層６を形成した後に、中・高耐圧トランジスタ８の第１の拡散層６を形成してもよい。さらに中・高耐圧トランジスタ８の第１の拡散層６形成をサイドウォール形成前に行っているが、サイドウォール形成後に行っても良い。
【００２９】
また、上記説明では、中・高耐圧トランジスタと低耐圧トランジスタが混在する半導体装置の製造方法として説明したが、中・高耐圧トランジスタ８単体の製造にも適応できる。
【００３０】
【発明の効果】
以上のように本発明は、オフセットソース・ドレインを有する中・高耐圧トランジスタのゲート電極上にゲート電極幅より小さいサイズのマスクを形成し、ゲート電極を突き抜ける加速エネルギーでウェル中に第１の拡散層を形成するイオン注入を行い、ゲート電極下部にも第１の拡散層を形成することにより、通常は第１の拡散層の内側にフォトレジストパターンとそれをマスクとしたイオン注入によって形成される第２の拡散層や、第２の拡散層上のみにマスクを用いて選択的に形成するシリサイド領域を、フォトレジストのマスクあわせなしにセルフアラインで形成することができ、トランジスタサイズを小さくすると共に、マスクの合わせズレにより発生する特性バラツキを小さくし、かつマスク工程の工程削減を可能とすることができる。
【図面の簡単な説明】
【図１】（ａ）本発明の中・高耐圧トランジスタ領域における拡散層形成工程を示す工程断面図
（ｂ）本発明の低耐圧トランジスタ領域における拡散層形成工程を示す工程断面図
（ｃ）本発明の第２の拡散層形成工程を示す工程断面図
【図２】本発明の半導体装置の製造方法においてシリサイド領域を形成したトランジスタの断面図
【図３】（ａ）従来の製造方法により作成したトランジスタの断面図
（ｂ）本発明の製造方法により作成したトランジスタの断面図
【図４】（ａ）従来の中・高耐圧トランジスタ領域における拡散層形成工程を示す工程断面図
（ｂ）従来の低耐圧トランジスタ領域における拡散層形成工程を示す工程断面図
（ｃ）従来の高濃度拡散層形成工程を示す工程断面図
【図５】（ａ）従来のシリサイド領域形成用フォトレジスタ形成工程を示す工程断面図
（ｂ）従来のシリサイド領域形成工程を示す工程断面図
【符号の説明】
１    半導体基板
２    ウェル
３    ゲート酸化膜
４    ゲート電極
５    フォトレジスト
５ａ    フォトレジスト
５ｂ    フォトレジスト
５ｃ    フォトレジスト
６    第１の拡散層
６ａ    第１の拡散層
７    第２の拡散層
８    中・高耐圧トランジスタ領域
９    低耐圧トランジスタ領域
１０    シリサイド領域
１１    トランジスタの実効長
１２    オフセット長
１３  第１の拡散層６からシリサイド領域１０までの距離
１４    フォトレジスト
１５    フォトレジスト
【図１】
2004311794.tif 000003
【図２】
2004311794.tif 000004
【図３】
2004311794.tif 000005
【図４】
2004311794.tif 000006
【図５】
2004311794.tif 000007