(57)【要約】【課題】電流集中による断線を防止できる半導体発光素子を提供すること。【解決手段】ほぼ（１００）面を主面とするＧａＡｓ基板２８上に形成された電流阻止層３２を含む発光素子と、この電流阻止層３２に連続形成され、前記ＧａＡｓ基板のフラット面それぞれ実質的に垂直な方向に延長された第１および第２の電流阻止層延長部３０、３１が形成されている。前記電流阻止層３２上には、ほぼ中央部上に形成されたボンディング部２９、このボンディング部２９に接続され、前記電流阻止層の第１および第２の延長部３０、３１上に形成された放射状の細線パターン３５、３６およびこれらの細線パターンに接続され、前記電流阻止層周囲の前記オーミックコンタクト層上に形成された外郭細線パターン導体３７からなる電極層３３が形成されている。そして、前記電流阻止層の第１の延長部３０は、前記電極層の外郭細線パターン３７よりも中央側において終端し、前記電流阻止層の第２の延長部３１は、前記電極層の外郭細線パターン３７導体下部にまで延長形成されている。【選択図】  図３
2004311698.tif 000002
【特許請求の範囲】
【請求項１】
ほぼ（１００）面を主面とするＧａＡｓ基板上に形成された第１のクラッド層と、この第１のクラッド層上に形成されたアクティブ層と、このアクティブ層上に形成された第２のクラッド層と、この第２のクラッド層上に形成された電流拡散層と、この電流拡散層上に形成されたオーミックコンタクト層と、このオーミックコンタクト層面内のほぼ中央部に形成された電流阻止層と、この電流阻止層に連続形成され、前記ＧａＡｓ基板の主フラット面に対して実質的に垂直な方向でかつ互いに反対方向に延長された第１の電流阻止層延長部と、  前記電流阻止層に連続形成され、前記ＧａＡｓ基板の副フラット面に対してそれぞれ実質的に垂直でかつ互いに反対方向に延長された第２の電流阻止層延長部と、前記電流阻止層のほぼ中央部上に形成されたボンディング部、このボンディング部に接続され、前記電流阻止層の第１および第２の延長部上に形成された放射状の細線パターンおよびこれらの細線パターンに接続され、前記電流阻止層周囲の前記オーミックコンタクト層上に形成された外郭細線パターン導体からなる電極層とを備え、前記電流阻止層の第１の延長部は、前記電極層の外郭細線パターンよりも中央側において終端し、前記電流阻止層の第２の延長部は、前記電極層の外郭細線パターン導体下部にまで延長形成されていることを特徴とする半導体発光素子。
【請求項２】
前記電流阻止層中央部の平面パターンはほぼ円形であり、前記円形の電流阻止層中央部から放射状に延長される前記第１および第２の延長部は、ほぼ長方形であることを特徴とする請求項１記載の半導体発光素子。
【請求項３】
前記電流阻止層の第２の延長部は、前記電極層の外郭細線パターンに対してほぼ直交するように形成されていることを特徴とする請求項２記載の半導体発光素子。
【請求項４】
前記電流阻止層の第１および第２の延長部上に形成された放射状の細線パターンに接続される外郭細線パターン導体の本数は、前記電流阻止層に対して互いに反対側において、同数であることを特徴とする請求項３記載の半導体発光素子。
【請求項５】
前記電極層の細線パターンの幅は３〜１５μｍであることを特徴とする請求項４記載の半導体発光素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、化合物半導体発光素子に関し、特に、素子表面の配線パターンに関する。
【０００２】
【従来の技術】
従来の半導体発光素子は、ボンディングパッド部の直下にオーミックコンタクト層と反対の導電型の半導体からなる電流阻止層を設けた素子が知られている。そして、これらの素子に関して、配線を行う配線技術については、例えば、下記特許文献１乃至特許文献２等で提案されている。
【０００３】
【特許文献１】
特開昭６１−５５８５（出願人：ローム株式会社）
【０００４】
【特許文献２】
特開平５−１４５１１９（出願人：シャープ株式会社）
【０００５】
【発明が解決しようとする課題】
しかし、これらの公知技術には、配線パターンそのものについての具体的な説明はなく、実際の製作面では次のような問題点があった。
【０００６】
この問題点を、従来技術の代表的な素子面を示している図６乃至図９について説明する。図６における半導体発光素子の素子構造では、ｐ−ＧａＡｓコンタクト層１上に電極層ボンディングパッド部２、およびその周りにΦ１１０μｍの電流阻止層３がそれぞれ配置されており、また、この電流阻止層３の周りには第一外郭細線部パターン４と第二外郭細線部パターン５とが配置された構成になっていて、そして、電極層ボンディングパッド部２は円形のものが一般的である。
【０００７】
この場合、電極層ボンディングパッド部２の真下に設ける電流阻止層３のパターンについても、図６に示すように、電極層ボンディングパッド部２と相似した形状、すなわち、円形のものが用いられる。この円形の電流阻止層３のパターンは、エピタキシャル成長を行なった後、ウエットエッチングにより所望のパターンに仕上げるが、このエッチングされた断面形状は基板の面方位によって形状に差が生じてしまう。
【０００８】
すなわち、図７に示すように、（１００）面（紙面に平行）を主面とするＧａＡｓ基板の場合、副フラット面に垂直な仕上がり断面形状は順メサ形状であり、主フラット面に垂直な仕上がり断面形状は逆メサ形状である。
【０００９】
ところが、後の電極蒸着工程で、電流阻止層３のパターン外の発光面となる領域に配線する場合、電流阻止３パターンの逆メサ断面に配線を行なうと、配線に断切れが生じてしまう。
【００１０】
一方、順メサ断面に配線をした場合でも、電流阻止層３が円形状である場合、最も理想的な主フラット面に垂直な方向において順メサ断面に配線をすることは、困難である。すなわち、電流阻止層３と配線の合わせ精度、例えば、プラス・マイナス５μｍの精度を考慮すると、順メサ断面からずれた断面での配線となり、断切れの発生する危険性ガ高まってしまう。
【００１１】
このように、円形状の電流阻止層３を用いた場合、配線断切れの可能性はあり、実際に、このようにして作製した半導体発光素子の配線断切れが原因で、外観不良や発光不良が１ウェハ当り０．５％程度発生していた。
【００１２】
また、半導体発光素子の最終製品についてみると、半導体発光素子の最終製品は外囲器に収められているが、この外囲器に収められた最終製品状態では、高温高湿、或いは、摂氏以下の低温での長期における信頼性が求められる。
【００１３】
ところが、こうした条件下では、たとえ、完全な配線断切れとはならず、初期特性としては問題ない素子であっても、外囲器の主材料であるエポキシ樹脂の膨張や収縮により、半導体発光素子自体にストレスが加わり、前述の半断切れ部分から断線を引き起こし、このことが原因で発光不良や発光強度劣化等の長期信頼性を損なう可能性がある。
【００１４】
従来、これらの問題を解決するために、図８に平面図として示した素子構造の半導体発光素子が考えられている。すなわち、同図に示した電流阻止層７のパターン形状は、所望の特性を得るために電流密度の調整を行なう目的で、電極層ボンディングパット部８と相似した円形電流阻止領域を中心に矩形（長方形）の電流阻止領域パターン７Ａを付加したものになっている。
【００１５】
この素子構造の骨子は、素子とのオーミックコンタクトを得るために、電流阻止層の領域外に配線をする場合、その配線方向は主フラット面に垂直な方向とし、且つ、その配線部分の電流阻止領域パターン７Ａの端面が前記各フラット面ほぼ平行になっている。
【００１６】
しかしながら、こうして作製された半導体発光素子の素子構造においても、近年の車載用途への拡大や顧客によるテスト等で、実装状態によっては、新たな問題が発生している。例えば、回路によっては、発光素子の順方向に、一時的に最大１アンペア（Ａ）程度の大電流が加わることがあり、この場合、前記した素子とのオーミックコンタクトを得るために、電極層ボンディングパット部８から結ばれる配線部に電流が集中し、そのことが原因で、配線の溶断が発生して素子の破壊を引き起こしていた。
【００１７】
この素子の破壊を引き起こす原因となる電流値を向上させるためには、図９の線グラフに示したように、配線の断面積を増すことが最も効果的である。
【００１８】
図９は、配線の幅および厚みと破壊電流値との関係を示した線グラフで、Ｘ軸に配線幅がμｍ単位で、また、Ｙ軸に印加時間１ｍｓ当りの素子破壊電流値がアンペア（Ａ）単位で、それぞれ示されていて、同図によれば、破壊電流値は、厚みに関係なく配線幅１０μｍ〜１５μｍ付近で、ほぼ飽和傾向にあり、したがって、これ以上の効果的な破壊電流値の向上を期待することはできない。
【００１９】
そこで、本発明の目的は、破壊電流値の向上が可能で、最終製品状態においても断線の起きない半導体発光素子を提供することにある。
【００２０】
【課題を解決するための手段】
本発明の半導体発光素子は、ほぼ（１００）面を主面とするＧａＡｓ基板上に形成された第１のクラッド層と、この第１のクラッド層上に形成されたアクティブ層と、このアクティブ層上に形成された第２のクラッド層と、この第２のクラッド層上に形成された電流拡散層と、この電流拡散層上に形成されたオーミックコンタクト層と、このオーミックコンタクト層面内のほぼ中央部に形成された電流阻止層と、この電流阻止層に連続形成され、前記ＧａＡｓ基板の主フラット面に対して実質的に垂直でかつ互いに反対方向に延長された第１の電流阻止層延長部と、  前記電流阻止層に連続形成され、前記ＧａＡｓ基板の副フラット面に対して実質的に垂直でかつ互いに反対方向に延長された第２の電流阻止層延長部と、前記電流阻止層のほぼ中央部上に形成されたボンディング部、このボンディング部に接続され、前記電流阻止層の第１および第２の延長部上に形成された放射状の細線パターンおよびこれらの細線パターンに接続され、前記電流阻止層周囲の前記オーミックコンタクト層上に形成された外郭細線パターンからなる電極層とを備え、前記電流阻止層の第１の延長部は、前記電極層の外郭細線パターンよりも中央側において終端し、前記電流阻止層の第２の延長部は、前記電極層の外郭細線パターン下部にまで延長形成されていることを特徴とするものである。
また、本発明の半導体発光素子においては、前記電流阻止層中央部の平面パターンはほぼ円形であり、前記円形の電流阻止層中央部から放射状に延長される前記第１および第２の延長部は、細長いほぼ長方形であることを特徴とするものである。
【００２１】
さらに、本発明の半導体発光素子においては、前記電流阻止層の第２の延長部は、前記電極層の外郭細線パターンに対してほぼ直交するように形成されていることを特徴とするものである。
【００２２】
さらに、本発明の半導体発光素子においては、前記電流阻止層の第１および第２の延長部上に形成された放射状の細線パターンに接続される外郭細線パターンの本数は、前記電流阻止層に対して互いに反対側において、同数であることを特徴とするものである。
【００２３】
また、本発明の半導体発光素子においては、前記細線パターンの幅が３〜１５μｍであることを特徴とするものである。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態を図１乃至図４について説明する。
【００２５】
図１および図２は、半導体発光素子の素子状態を製作プロセス毎に示した断面図で、配線パターン等の図示化は省略してある。
【００２６】
図１において、同図（Ａ）のように、フラット面（１００）（図７）を主面とするｎ−ＧａＡｓ基板９上にｎ−ＧａＡｓバッファ層１０、ｎ−ＩｎＧａＡ１Ｐクラッド層１１、ＩｎＧａＡ１Ｐアクティブ層１２、ｐ−ＩｎＧａＡ１Ｐクラッド層１３、ｐ−ＧａＡ１Ａｓ電流拡散層１４、ｐ−ＧａＡｓコンタクト層１５、およびｎ−ＩｎＧａＡ１Ｐ電流阻止層１６等をＭＯＣＶＤ法により順次形成していく。
【００２７】
次に、同図（Ｂ）に示すように、ｎ−ＩｎＧａＡ１Ｐ電流阻止層１６上にΦ１１０μｍの電流阻止層レジストパターン１７をＰＥＰ法にて形成配置する。
【００２８】
なお、この電流阻止層レジストパターン１７は、ｎ−ＧａＡｓ基板９のフラット面（０１１）を利用してヘキ開法によりｎ−ＧａＡｓ基板９上に予め形成され、そして、オリエンテーションフラットに対して０．１°以下のズレの範囲で平行になるように形成配置されている。
【００２９】
その後、同図（Ｃ）のように、露出した電流阻止層レジストパターン１７以外のｎ−ＩｎＧａＡ１Ｐ電流阻止層１６を７０℃に加熱したリン酸液でエッチングを行って除去し、その除去後、同図（Ｄ）のように、電流阻止層レジストパターン１７を剥離する。
【００３０】
その後、同図（Ｅ）のように、ウェハ上にＯＣＤ膜を塗布してアニールを行いＳｉＯ２膜１８を形成する、そして、その形成後に、同図（Ｆ）のように、Ａｕ系電極材を蒸着して電極層ボンディングパッド部を形成し、Φ１００μｍにオーミックコンタクト配線部となる５μｍ幅の細線を組み合わせた電極レジストパターン１９をＰＥＰ法にて形成配置する。
【００３１】
この電極レジストパターン１９は、図２（Ａ）に示すように、電極層ボンディングパッド部をΦ１１０μｍの電流阻止層レジストパターン１７内に、５μｍ幅の細線のうち電極層ボンディングパッド部とオーミックコンタクト配線部とを結ぶ細線配線部が、主フラット面に対して垂直になるよう形成配置される。
【００３２】
その後、露出したＳｉＯ２膜１８をフッ化アンモニウム水溶液でエッチング除去し（同図（Ｂ））、その部分に５００オングストローム厚のＡｕ２０、２０００オングストローム厚のＡｕＺｕ（Ｚｕ  ３ｗｔ％）２１、１０００オングストローム厚のＡｕ２２、１５００オングストローム厚のＭｏ２３、１５００オングストローム厚のＡｕ２４、５００オングストローム厚のＭｏ２５、および５０００オングストローム厚のＡｕ２６等を抵抗加熱法と電子ビーム加熱法とを併用して蒸着する（同図（Ｃ））。
【００３３】
その後、電極レジストパターン１９を剥離し、さらに、蒸着部以外のＳｉＯ２膜１８をフッ化アンモニウム水溶液でエッチング除去する（同図（Ｄ））。
【００３４】
次に、ｎ−ＧａＡｓ基板９の裏面に２０００オングストローム厚のＡｕＧｅ（Ｇｅ  ０．５ｗｔ％）２７を抵抗加熱法により蒸着し、オーミックコンタクト配線部を得るために、Ａｒ１．３１／ｍｉｎの雰囲気中において、温度３８０℃で３０分（ｍｉｎ）間熱処理を行い、その後、所望のサイズに分離することによって、同図（Ｅ）に示した本発明による半導体発光素子を得る。
【００３５】
図３は、このようなプロセスで作製された本発明による半導体発光素子の平面図で、発光面となるｐ−ＧａＡｓコンタクト層２８上に、電極層ボンディングパット部３４と相似である円形電流阻止領域を中心に主フラット面にほぼ垂直でかつ互いに反対方向に延びた矩形の第１の延長部３０と、副フラット面にほぼ垂直でかつ互いに反対方向に延びた矩形の第２の延長部３１とからなるｎ−ＩｎＧａＡＩＰ電流阻止層３２が形成されている。
【００３６】
そして、電極層３３は、ボンディングパット部３４と、この電極層ボンディングパット部３４から電流阻止層３２の領域外のオーミックコンタクト部を結ぶ配線である放射状の細線パターン３５、３６と、ｐ−ＧａＡｓコンタクト層２８上のオーミックコンタクト配線である外郭細線パターン３７とから構成されている。そして電流阻止層３２の第１の延長部３０は、電極層３３の外郭細線パターン３５よりも中央側において終端している。また、電流阻止層３２の第２の延長部３６は、電極層３３の外郭細線パターン３７導体下部にまで延長形成されている。
【００３７】
このように、ｎ−ＩｎＧａＡＩＰ電流阻止層３２と電極の配置とをパターン形成することで、ｐ−ＧａＡｓコンタクト層２８上のオーミックコンタクト部の配線とｎ−ＩｎＧａＡＩＰ電流阻止層３２上の配線とをつなぐ細線パターン３５部分は、それぞれフラット面（０１１）およびこれに対向するフラット面にほぼ垂直な（図８）方向に電流阻止層３２の第１の延長部３５の終端部を通過してｐ−ＧａＡｓコンタクト層２８上に配線されるため、断切れが生じない。また、ｐ−ＧａＡｓコンタクト層２８上のオーミックコンタクト部の配線とｎ−ＩｎＧａＡＩＰ電流阻止層３２上の配線とをつなぐ放射状の細線パターン３６部分は、電流阻止層３２の第２の延長部３１上で外郭細線パターン３７に接続され、外郭細線パターン３７は第２の延長部３６をほぼ垂直な方向に通過してｐ−ＧａＡｓコンタクト層２８上に配線されるため、この部分で断切れが生ずることはない。すなわち、電流阻止層３２の第２の延長部３１はその長方形の長辺の方向が、それぞれ主フラット面にほぼ平行になるため、その端面は順メサ状となるため、断切れが防止できる。
【００３８】
したがって、オーミックコンタクト部の配線とｎ−ＩｎＧａＡＩＰ電流阻止層３２上の配線とをつなぐ配線設置箇所が多数できるため、電流集中による断線を防ぐことができまた、素子表面上の電極層を構成する各細線パターン配置に偏りも生じない。
【００３９】
図４には、上記した本発明による半導体発光素子の破壊電流値が黒点で示されており、この黒点の破壊電流値は１．６アンペア（Ａ）以上の値になっており、白点で示す従来技術に較べて約２０％近く向上していることが分かる。
【００４０】
また、図５は、従来の細線パターン素子およびＩＴＯ使用の素子と、本発明の細線パターン素子とにおける規格化発光効率を比較した線グラフで、Ｘ軸には素子タイプ、すなわち、従来の細線パターン素子の場合Ａ、ＩＴＯ使用の素子の場合Ｂ、および本発明の細線パターン素子を使用した場合Ｃのそれぞれが示されており、また、Ｙ軸には規格化発光効率が１０段階で示されている。
【００４１】
同図から分かるように、従来技術に較べて本発明の細線パターンによる発光効率は３０％以上も向上している。
【００４２】
本発明は上記の実施形態に限定されるものではなく、種々の変形が可能である。例えば、図３に示した電極層３３は、電極層ボンディングパット部３４と外郭細線パターン３７との間に、これらを結ぶ放射状の細線パターン３５、３６にほぼ直交する、図６に示したような第２の外郭細線パターン（図示せず）を追加してもよい。これによって素子面内での電極層３３を構成する細線パターン配線の本数を素子面内で偏ることなく設けることができ、電流集中をより効果的に防止できる。
【００４３】
【発明の効果】
上記した本発明によれば、配線部の電流阻止パターンがＧａＡｓ基板の面方位と平行な直線としたことで、順メサ方向での断線もなく、また、配線設置箇所も素子面に偏らせない複数個数設けたので、偏りによる断線がなくなり、さらに、破壊電流値の向上が可能となり、同時に、発光効率も大幅に向上し、その結果、最終製品状態の半導体発光素子における長期信頼性を著しく高めることができた。
【図面の簡単な説明】
【図１】本発明による半導体発光素子の素子状態を製作プロセス毎に示した断面図である。
【図２】同じく本発明による半導体発光素子の素子状態を製作プロセス毎に示した断面図である。
【図３】本発明による半導体発光素子の平面図である。
【図４】本発明による半導体発光素子の破壊電流値を配線幅に対して示した線グラフである。
【図５】従来の細線パターン素子およびＩＴＯ使用の素子と、本発明の細線パターン素子とにおける規格化発光効率を比較した線グラフである。
【図６】従来の半導体発光素子の素子構造を示した平面図である。
【図７】従来の電流阻止パターンを示した斜視図である。
【図８】従来の半導体発光素子を示した平面図である。
【図９】従来の半導体発光素子による破壊電流値を配線幅に対して示した線グラフである。
【符号の説明】
１  ｐ−ＧａＡｓコンタクト層
２，８，２９  ボンディング部
３，６，７，７Ａ，１７  電流阻止層レジストパターン
４  第１の外郭細線部パターン
５  第２の外郭細線部パターン
９  ｎ−ＧａＡｓ基板
１０  ｎ−ＧａＡｓバッファ層
１１  ｎ−ＩｎＧａＡＩＰクラッド層
１２  ＩｎＧａＡＩＰアクティブ層
１３  ｐ−ＩｎＧａＡＩＰクラッド層
１４  ｐ―ＧａＡＩＡｓ電流拡散層
１５  ｐ−ＧａＡｓコンタクト層
１６  ｎ−ＩｎＧａＡＩＰ電流阻止層
１８  ＳｉＯ２膜
１９  電極レジストパターン
２８  ｐ−ＧａＡｓコンタクト層
３０  第１の延長部
３１  第２の延長部
３２  ｎ−ＩｎＧａＡＩＰ電流阻止層
３３  電極層３３
３４  電極層ボンディングパット部３４
３５  放射状の細線パターン
３６  放射状の細線パターン
３７  外郭細線パターン
【図１】
2004311698.tif 000003
【図２】
2004311698.tif 000004
【図３】
2004311698.tif 000005
【図４】
2004311698.tif 000006
【図５】
2004311698.tif 000007
【図６】
2004311698.tif 000008
【図７】
2004311698.tif 000009
【図８】
2004311698.tif 000010
【図９】
2004311698.tif 000011