(57)【要約】【課題】装置の使用数を減らし、回路機能の運転を達成し、従来の複雑な回路設計とは異なるシフトレジスタの提供。【解決手段】本発明のシフトレジスタは、少なくとも、第１、２、３クロック制御信号により制御される各スイッチを具え、入力される信号をコンデンサに保存し並びに順に次のステージに送り、次のステージに伝送すると同時にパネルディスプレイ中の各１列の画素スイッチを起動し、データ端が送出した情報を受信し、画素上に表示する。このクロック制御の特性は第１、２、３クロック制御信号が同時には低電位とされえず、これにより各一つのステージ回路のスイッチ（第２、第３スイッチ）が直流パス（ＤＣ  ｐａｔｈ）を形成して焼損するのを防止することにある。【選択図】        図２
2004334926.tif 000002
【特許請求の範囲】
【請求項１】
順番にパネルディスプレイ中の各一列の画素スイッチを起動し、データ端の送出する情報を受け取り、画素に表示するのに用いられるシフトレジスタにおいて、
入力端を具えた第１スイッチ（１１）の出力端（１６）が第２スイッチ（１２）の制御端（１６ａ）と第１保存手段（１５）の一端に連接され、第２スイッチ（１２）の出力端（１８）と第３スイッチ（１３）の出力端（１８ａ）が連接されて、第１ステージ回路（１）及びその出力ノードを形成し、該第１スイッチ（１１）の入力端（８）に入力信号（１４）が入力され、第１スイッチ（１１）の制御端（１０）に第１クロック制御信号（３）が入力され、別に第２スイッチ（１２）のもう一つの制御端（１９）に第２クロック制御信号（４）が入力され、また第３スイッチ（１３）の制御端（６）に第３クロック制御信号（５）が入力され、
上述の第１ステージ回路（１）の出力端に第４スイッチ（２１）が連接され、該第４スイッチ（２１）の出力端に第５スイッチ（２２）の制御端と第２保存手段（２４）の一端が連接され、該第５スイッチ（２２）の出力端が第６スイッチ（２３）の出力端に連接され、こうして第２ステージ回路（２）が形成され、
該第５スイッチ（２２）のもう一つの入力端（２６）に第１クロック制御信号（３）が入力され、該第６スイッチ（２３）の制御端に第３クロック制御信号（５）が入力され、
これにより、第１ステージ回路（１）、第２ステージ回路（２）に対する第１クロック制御信号（３）、第２クロック制御信号（４）、第３クロック制御信号（５）の制御により、入力信号シフト伝送を達成することを特徴とする、シフトレジスタ。
【請求項２】
請求項１記載のシフトレジスタにおいて、各スイッチ（１１）、（１２）、（１３）、（２１）、（２２）、（２３）がいずれもＭＯＳ装置とされたことを特徴とする、シフトレジスタ。
【請求項３】
請求項２記載のシフトレジスタにおいて、ＭＯＳ装置がＰＭＯＳ、ＮＭＯＳ、ＣＭＯＳのいずれかで形成されたことを特徴とする、シフトレジスタ。
【請求項４】
請求項１記載のシフトレジスタにおいて、第１クロック制御信号（３）、第２クロック制御信号（４）、第３クロック制御信号（５）が同時には低電位とならず、これにより第２スイッチ（１２）及び第３スイッチ（１３）が直流パスを形成して焼損するのを防止することを特徴とする、シフトレジスタ。
【請求項５】
請求項１記載のシフトレジスタにおいて、第１保存手段（１５）、第２保存手段（２４）がコンデンサで組成されたことを特徴とする、シフトレジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一種のシフトレジスタに関する。
【０００２】
【従来の技術】
低温ポリシリコン（ＬＴＰＳ）製造工程技術の成熟により、多くの集積回路をガラス基板上に実現できるようになり、ディスプレイパネルに駆動回路設計が設けられれば、周辺ＩＣのコストを節約でき、パネル生産過程を簡易化し、歩留りを高めることができる。本発明の設計は使用する装置の数を減らし、信号タイムシフト機能の運転を達成でき、他の複雑な回路設計とは異なる。
【０００３】
周知のように、シフトレジスタは１９７１年に、Ｒｏｂｅｒｔ、Ｓｔａｍｆｏｒｄ等の人に相似の設計があり（特許文献１）、それは図９に示されるようであり、この設計は６個の装置を有し、それが二つの同じ構造に分けられ、異なる位相の二つのクロックｃｌｋ１、ｃｌｋ２により、入力データ（Ｉｎｐｕｔ  Ｄａｔａ）にタイムシフトを形成させ、さらにデータ出力（Ｄａｔａ  ｏｕｔｐｕｔ）端より送出する。図１０のＡ、Ｂはこの構造によりシュミレートされるノード電圧波形図であり、図１１はこの特許文献に記載されたクロック制御と入出力関係波形図であり、図１０のＡと図１１を比較すると、同じ制御クロックＣｌｋ１、Ｃｌｋ２及び入力信号の下で、得られる出力波形は却ってこの特許文献１に添付された出力波形と異なり（図１０のＡにおいて円で囲まれた部分に示される）、もし図１０のＢの制御クロックを使用しても、一部の同じ出力（Ｄａｔａ−ｏｕｔ、図１０のＢの左の円で囲まれた部分に示される）しか得られない。このノードシュミレートに基づき、入力信号に対するシフトの作用を有してはいても、クロック２（Ｃｌｋ２）が毎回電位が変化する時、データ出力端がいずれも顕著に変化し、実際にパネルディスプレイに応用すると、この構造はシフトレジスタにはなりえない。もし、装置をＮＭＯＳに変更しても、同様の結果が得られるだけである。
【０００４】
また、１９７６年にもう一つの相似の設計が提供され（特許文献２）、それは図１２に示されるように、そのコンデンサＣの一端が出力点Ｂに連接され、且つ出力端に連接されたＭＯＳゲートが参考電位Ｖｄ１に連接され、この参考電位が出力端に信号出力がない時、ハイ或いはローレベルの電圧を維持するのに用いられる。ＰＭＯＳの設計を例とすると、Ｖｄ１は必ず低電位に設けられ、出力が非トリガ信号の状態とされる時、ハイレベル電圧に維持され、これによりＶｄ１の電位が低過ぎると、ＰＭＯＳのソース端が正電源端Ｖｄｄに連接されるため、出力信号が理想的な低電位を達成できなくなり、図１３の実線円に示されるように、もしＶｄ１電位が十分に低くなければ、出力信号はローレベルを達成できるが、却って制御クロック干渉を受け易くなり、図１３の点線円に示されるようであり、ゆえに別のクロックを参考電位Ｖｄ１の代わりに用いれば、このような欠点は改善できる。
【０００５】
【特許文献１】
米国特許第３６１０９５１号明細書
【特許文献２】
米国特許第３９３７９８４号明細書
【０００６】
【発明が解決しようとする課題】
本発明の主要な目的は、上述の欠点を解決し、欠点の存在を無くすことにあり、本発明は装置の使用数を減らし、回路機能の運転を達成し、他の複雑な回路設計とは異なるものとする。
【０００７】
【課題を解決するための手段】
請求項１の発明は、順番にパネルディスプレイ中の各一列の画素スイッチを起動し、データ端の送出する情報を受け取り、画素に表示するのに用いられるシフトレジスタにおいて、
入力端を具えた第１スイッチ（１１）の出力端（１６）が第２スイッチ（１２）の制御端（１６ａ）と第１保存手段（１５）の一端に連接され、第２スイッチ（１２）の出力端（１８）と第３スイッチ（１３）の出力端（１８ａ）が連接されて、第１ステージ回路（１）及びその出力ノードを形成し、該第１スイッチ（１１）の入力端（８）に入力信号（１４）が入力され、第１スイッチ（１１）の制御端（１０）に第１クロック制御信号（３）が入力され、別に第２スイッチ（１２）のもう一つの制御端（１９）に第２クロック制御信号（４）が入力され、また第３スイッチ（１３）の制御端（６）に第３クロック制御信号（５）が入力され、
上述の第１ステージ回路（１）の出力端に第４スイッチ（２１）が連接され、該第４スイッチ（２１）の出力端に第５スイッチ（２２）の制御端と第２保存手段（２４）の一端が連接され、該第５スイッチ（２２）の出力端が第６スイッチ（２３）の出力端に連接され、こうして第２ステージ回路（２）が形成され、
該第５スイッチ（２２）のもう一つの入力端（２６）に第１クロック制御信号（３）が入力され、該第６スイッチ（２３）の制御端に第３クロック制御信号（５）が入力され、
これにより、第１ステージ回路（１）、第２ステージ回路（２）に対する第１クロック制御信号（３）、第２クロック制御信号（４）、第３クロック制御信号（５）の制御により、入力信号シフト伝送を達成することを特徴とする、シフトレジスタとしている。
請求項２の発明は、請求項１記載のシフトレジスタにおいて、各スイッチ（１１）、（１２）、（１３）、（２１）、（２２）、（２３）がいずれもＭＯＳ装置とされたことを特徴とする、シフトレジスタとしている。
請求項３の発明は、請求項２記載のシフトレジスタにおいて、ＭＯＳ装置がＰＭＯＳ、ＮＭＯＳ、ＣＭＯＳのいずれかで形成されたことを特徴とする、シフトレジスタとしている。
請求項４の発明は、請求項１記載のシフトレジスタにおいて、第１クロック制御信号（３）、第２クロック制御信号（４）、第３クロック制御信号（５）が同時には低電位とならず、これにより第２スイッチ（１２）及び第３スイッチ（１３）が直流パスを形成して焼損するのを防止することを特徴とする、シフトレジスタとしている。としている。
請求項５の発明は、請求項１記載のシフトレジスタにおいて、第１保存手段（１５）、第２保存手段（２４）がコンデンサで組成されたことを特徴とする、シフトレジスタとしている。
【０００８】
【発明の実施の形態】
本発明のシフトレジスタは、少なくとも、第１、２、３クロック制御信号により制御される各スイッチを具え、入力される信号をコンデンサに保存し並びに順に次のステージに送り、次のステージに伝送すると同時にパネルディスプレイ中の各１列の画素スイッチを起動し、データ端が送出した情報を受信し、画素上に表示する。このクロック制御の特性は第１、２、３クロック制御信号が同時には低電位とされえず、これにより各一つのステージ回路のスイッチ（第２、第３スイッチ）が直流パス（ＤＣ  ｐａｔｈ）を形成して焼損するのを防止することにある。
【０００９】
【実施例】
図１は本発明の第１実施例の第１、第２ステージシフトレジスタ回路表示図であり、図２は図１の実際の回路表示図である。図示されるように、この設計で任意のステージ数のシフトレジスタ回路を組成できる。本発明のシフトレジスタは、少なくとも、第１ステージ回路（１）を具え、それは入力信号を受け取りタイムシフトを行った後に信号の次のステージに送出し、並びに同時にパネルディスプレイ中の一列の画素スイッチを起動し、データ端の送出した情報を受け取り、画素上に表示する。
【００１０】
上述の第１ステージ回路（１）は入力端に第１スイッチ（１１）を具え、該第１スイッチ（１１）の出力端（１６）は第２スイッチ（１２）の制御端（１６ａ）とされ、第１スイッチ（１１）の出力端（１６）はコンデンサとされる第１保存手段（１５）の一端に連接されて第１ステージ回路（１）の入力信号が保存され、第２スイッチ（１２）の出力端（１８）と第３スイッチ（１３）の出力端（１８ａ）が連接されて、本ステージの信号出力端（１８）ノードとされる。前述の第１スイッチ（１１）の入力端（８）に入力信号（１４）が入力され、第１スイッチ（１１）の制御端（１０）が第１クロック制御信号（ＣＬＫ１）（３）を有する。また、第２スイッチ（１２）のもう一つの制御端（１９）が第２クロック制御信号（ＣＬＫ２）（４）を有する。また、前述の第３スイッチ（１３）の制御端（６）に第３クロック制御信号（ＣＬＫ３）（５）を有する。この第３スイッチ（１３）のもう一つの入力端（１７）は固定電源に連接されている。第１ステージ回路（１）が複製され第２ステージ回路（２）が形成されるが、但し第１クロック制御信号（ＣＬＫ１）（３）は第５スイッチ（２２）の入力端（２６）に連接するように改められ、第２クロック制御信号（ＣＬＫ２）（４）はこのステージの第４スイッチ（２１）の制御端（２０）に連接するように改められる。
【００１１】
上述の各スイッチは、いずれもＭＯＳ（ＰＭＯＳ、ＮＭＯＳ、ＣＭＯＳ）装置を以てスイッチとされ、適当なクロック制御信号が組み合わされることにより、シフト信号を伝送する。
【００１２】
図１、２、３、４は、本発明の２ステージ出力シフトレジスタとその実際の電気回路図、入力信号と第１、２、３クロック制御信号（３）、（４）、（５）表示図である。図示されるように、以上に記載された各スイッチがＰＭＯＳスイッチとされた場合を例とすると、第１クロック制御信号（ＣＬＫ１）（３）、第２クロック制御信号（ＣＬＫ２）（４）、第３クロック制御信号（ＣＬＫ３）（５）により２ステージ出力を有するシフトレジスタ回路が組成され、後のステージの回路もまた同じであるが、各ステージの隣接回路の第１クロック制御信号（ＣＬＫ１）（３）、第２クロック制御信号（ＣＬＫ２）（４）の制御する制御端（１０）、制御端（２０）及び連接される入力端（１７）、（２６）の位置は互換される必要があり、これにより入力信号シフトの効果が達成される。また、ＭＯＳ装置のゲートとソース或いはドレインの間に寄生コンデンサがあり、もしこの電容値が入力信号の保存に十分であれば、外接の第１保存手段（１５）、第２保存手段（２４）を省略でき、図２は第１保存手段（１５）、第２保存手段（２４）を省略した例である。
【００１３】
このＰＭＯＳシフトレジスタ回路の操作は、入力信号（Ｓ ｉｎ）（１４）が低電位（ＬＯＷ）の時、第１スイッチ（１１）を制御する第１クロック制御信号（ＣＬＫ１）（３）が入力信号（１４）を高電位（ＨＩＧＨ）とする前に、低電位（ＬＯＷ）、高電位（ＨＩＧＨ）の動作を完成し、これにより入力信号（１４）が第１スイッチ（１１）を通過し、入力信号（１４）が第１保存手段（１５）中に保存され、並びに第２スイッチ（１２）の制御端（１６ａ）が低電位とされて導通状態を呈する。第１クロック制御信号（ＣＬＫ１）（３）により第１スイッチ（１１）が導通する前に、制御端（１０）、入力端（２６）は高電位（ＨＩＧＨ）とされ、第３クロック制御信号（ＣＬＫ１）（５）の低電位（ＬＯＷ）により第３スイッチ（１３）と第６スイッチ（２３）が導通し、第１ステージと第２ステージの出力端（１８）、（２５）ノードが入力端（１７）に近い高電位Ｖｄｄ（ＨＩＧＨ）を維持し、出力端（１８）、（２５）、入力端（２６）の高電位（ＨＩＧＨ）により第５スイッチ（２２）が切断（ＯＦＦ）状態とされ、第１クロック制御信号（ＣＬＫ１）（３）が低電位（ＬＯＷ）の時、第２ステージの入力端（２６）はもとの電位状態（無信号出力）を維持する。第２クロック制御信号（ＣＬＫ２）（４）が高−低−高（ＨＩＧＨ  ＬＯＷ  ＨＩＧＨ）の電位変化を発生する時、第２スイッチ（１２）が導通状態とされることにより、第３クロック制御信号（ＣＬＫ３）（５）が高電位（ＨＩＧＨ）とされ、第１ステージの出力端（１８）が第２クロック制御信号（ＣＬＫ２）（４）と同期して高低高の電位変化を発生し、第１ステージ回路（１）信号シフトの動作が完成する。
【００１４】
このクロック制御の特性は、第１クロック制御信号（ＣＬＫ１）（３）、第２クロック制御信号（ＣＬＫ２）（４）、第３クロック制御信号（ＣＬＫ３）（５）が同時には低電位とされ得ず、これにより第２スイッチ（１２）及び第３スイッチ（１３）等のスイッチが直流パス（ＤＣ  ｐａｔｈ）を形成して焼損するのを防止することである。入力信号（１４）が高電位（ＨＩＧＨ）とされる時、第２スイッチ（１２）はオフ状態となり、第２クロック制御信号（ＣＬＫ２）（４）が出力端（１８）ノードに出現しえない。以下の各ステージの動作は上述の動作を重複する。
【００１５】
図５、６は本発明のもう一つの実施例及び図５の入力と第１から第７ステージ出力波形図である。図示されるように、本実施例と上述の図１、２の異なるところは、各スイッチがＮＭＯＳを利用して形成されたスイッチ或いは伝送ゲートとされることである。その制御原理と図１、２は同じであるため、説明を省略する。
【００１６】
図７、８は本発明のさらにもう一つの実施例及び図７の入力と第１から第７ステージ出力波形図である。図示されるように、本実施例と上述の図１、２の異なるところは、各スイッチがＣＭＯＳを利用して形成されたスイッチ或いは伝送ゲートとされることである。その制御原理と図１、２は同じであるため、説明を省略する。
【００１７】
さらに、良好な信号出力レベル、及び比較的低いクロック干渉を獲得し、並びに正確に入力信号のタイムシフトを形成する。
以上は本発明の好ましい実施例の説明であって本発明の実施範囲を限定するものではなく、本発明に基づきなしうる細部の修飾或いは改変は、いずれも本発明の請求範囲に属するものとする。
【００１８】
【発明の効果】
本発明のシフトレジスタは、従来の技術の欠点を解決しており、装置の使用数を減らし、回路機能の運転を達成し、従来の複雑な回路設計とは異なるものとされている。
【図面の簡単な説明】
【図１】本発明のシフトレジスタの第１、第２ステージ回路表示図である。
【図２】図１の実際の回路表示図である。
【図３】本発明の制御信号と入力信号表示図である。
【図４】本発明の入力信号と第１、第２出力信号表示図である。
【図５】本発明のもう一つの実施例表示図である。
【図６】図５の構造下での入力と第１から第７ステージ出力波形表示図である。
【図７】本発明のさらにもう一つの実施例表示図である。
【図８】図７の構造下での入力と第１から第７ステージ出力波形表示図である。
【図９】従来のシフト回路表示図である。
【図１０】図９がシュミレートするノード電圧波形表示図である。
【図１１】図９の従来の技術のノード電圧波形図である。
【図１２】もう一つの従来のシフト回路表示図である。
【図１３】図１２のノード電圧波形図である。
【符号の説明】
（１）第１ステージ回路
（１０）制御端
（１１）第１スイッチ
（１２）第２スイッチ
（１３）第３スイッチ
（１４）入力信号
（１５）第１保存手段
（１６）出力端
（１６ａ）制御端
（１７）入力端
（１８）出力端
（１８ａ）出力端
（１９）制御端
（２）第２ステージ回路
（２０）制御端
（２１）第４スイッチ
（２２）第５スイッチ
（２３）第６スイッチ
（２４）第２保存手段
（２５）出力端
（２６）入力端
（３）第１クロック制御信号
（４）第２クロック制御信号
（５）第３クロック制御信号
（６）制御端
（８）入力端
【図１】
2004334926.tif 000003
【図２】
2004334926.tif 000004
【図３】
2004334926.tif 000005
【図４】
2004334926.tif 000006
【図５】
2004334926.tif 000007
【図６】
2004334926.tif 000008
【図７】
2004334926.tif 000009
【図８】
2004334926.tif 000010
【図９】
2004334926.tif 000011
【図１０】
2004334926.tif 000012
【図１１】
2004334926.tif 000013
【図１２】
2004334926.tif 000014
【図１３】
2004334926.tif 000015