(57)【要約】【課題】大粒径、高品質な結晶成長が得られる半導体膜の製造方法と、得られた結晶化半導体膜によるＴＦＴを備えたアクティブマトリクス基板とその製造方法、および、この基板を用いた表示装置を提供する。【解決手段】基板１００上に形成された半導体膜１０ａを結晶化する結晶化工程を備えた半導体膜の製造方法である。結晶化工程として、半導体膜１０ａに対しフラッシュランプ光を照射するとともに、フラッシュランプ光の照射領域に対してレーザー光を照射する。【選択図】    図７
2004311491.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された半導体膜を結晶化する結晶化工程を備えた半導体膜の製造方法であって、
前記結晶化工程として、前記半導体膜に対しフラッシュランプ光を照射するとともに、該フラッシュランプ光の照射領域に対してレーザー光を照射することを特徴とする半導体膜の製造方法。
【請求項２】
前記フラッシュランプ光およびおよび前記レーザー光を共にパルス光とし、これらフラッシュランプ光の照射およびレーザー光の照射を、それぞれ１ショット毎に前記基板に対する照射位置を移動させて行うことを特徴とする請求項１記載の半導体膜の製造方法。
【請求項３】
前記フラッシュランプ光を照射する際の単位面積当たりのエネルギー密度を、前記レーザー光を照射する際の単位面積当たりのエネルギー密度より小とすることを特徴とする請求項１又は２記載の半導体膜の製造方法。
【請求項４】
前記フラッシュランプ光の照射と前記レーザー光の照射を同期させ、かつ前記フラッシュランプ光の照射継続時間Ｌｔとレーザー光の照射継続時間ＬＡｔとの関係をＬｔ＞ＬＡｔとし、
前記ＬＡｔを、前記Ｌｔの照射開始から１／２Ｌｔまでの間に行うことを特徴とする請求項１ないし３のいずれかに記載の半導体膜の製造方法。
【請求項５】
前記フラッシュランプ光の照射と前記レーザー光の照射を同期させ、かつ前記フラッシュランプ光の照射継続時間Ｌｔとレーザー光の照射継続時間ＬＡｔとの関係をＬｔ＞ＬＡｔとし、
前記ＬＡｔを、１／２ＬｔからＬｔの照射完了までの間に行うことを特徴とする請求項１ないし３のいずれかに記載の半導体膜の製造方法。
【請求項６】
前記フラッシュランプ光と前記レーザー光の照射を、それぞれ前記半導体膜の表面側に行うことを特徴とする請求項１ないし５のいずれかに記載の半導体膜の製造方法。
【請求項７】
前記フラッシュランプ光の照射を前記基板の裏面側に行い、前記レーザー光の照射を前記半導体膜の表面側に行うことを特徴とする請求項１ないし５のいずれかに記載の半導体膜の製造方法。
【請求項８】
請求項１ないし７のいずれかに記載した半導体膜の製造方法によって得られた結晶性半導体膜から、薄膜トランジスタを形成することを特徴とするアクティブマトリクス基板の製造方法。
【請求項９】
請求項８記載のアクティブマトリクス基板の製造方法によって製造されたことを特徴とするアクティブマトリクス基板。
【請求項１０】
請求項９記載のアクティブマトリクス基板を備えたことを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体膜の製造方法、この方法を用いた薄膜トランジスタを備えてなるアクティブマトリクス基板とその製造方法、および表示装置に関するものである。
【０００２】
【従来の技術】
液晶装置や有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）装置などの表示装置では、その駆動回路、アクティブマトリクス基板として、ガラス基板を用いることができるよう、プロセス最高温度が６００℃程度の低温プロセスで、薄膜トランジスタ（以下、ＴＦＴという）を製造できることが必要となっている。ここで、ＴＦＴのチャネル領域等を形成するのに必要なシリコン膜のうち、アモルファスシリコンについては、低温プロセスで成膜が可能であるものの、得られるＴＦＴの電気移動度が低いという欠点がある。
【０００３】
そこで、ガラス基板上に形成したアモルファスシリコン膜に対してレーザー光を照射し、アモルファスシリコン膜を溶融結晶化して結晶性のシリコン膜（ポリシリコン膜）とすることにより、電気移動度の高いＴＦＴを形成する方法が提案されている。
更に、この溶融時間を制御し、より大きな結晶粒径を有するポリシリコン膜を得ようという試みとして、レーザーアニールを行うと同時に基板をヒーターで加熱するといった方法（例えば、特許文献１参照）や、ランプ照射を組み合わせる（例えば、特許文献２参照）結晶化方法が検討されてきた。
【０００４】
【特許文献１】
特開平０４−２８６３１８号公報
【特許文献２】
特開平０９−１９９４１７号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、ヒーターを用いた加熱や、前記の特許文献２が開示された方法でのアークランプによる加熱では、半導体膜を連続して加熱状態にすることから、この加熱をシリコン膜が溶融する温度に近い温度で行うと、シリコン膜が溶融する以前にガラス基板が軟化してしまうという問題がある。つまり、このようなヒーターやアークランプによる加熱については、溶融時間継続に十分寄与してしまうことから、粒径成長へのアシスト効果として使用し得ないのである。
【０００６】
本発明は以上の課題に鑑みてなされたもので、大粒径、高品質な結晶成長が得られる半導体膜の製造方法と、得られた結晶化半導体膜によるＴＦＴを備えたアクティブマトリクス基板とその製造方法、および、この基板を用いた表示装置を提供することを目的としている。
【０００７】
【課題を解決するための手段】
上記課題を解決するため本発明の半導体膜の製造方法は、基板上に形成された半導体膜を結晶化する結晶化工程を備えた半導体膜の製造方法であって、前記結晶化工程として、前記半導体膜に対しフラッシュランプ光を照射するとともに、該フラッシュランプ光の照射領域に対してレーザー光を照射することを特徴としている。
この半導体膜の製造方法によれば、レーザー光の照射により半導体膜を溶融固化してその結晶化を行うことができ、また、フラッシュランプ光の照射により前記結晶化を助長（アシスト）することができる。したがって、高品質な結晶成長を行うことができ、得られる結晶化半導体膜の結晶の高品質化、大粒径化を図ることができる。
【０００８】
また、前記半導体膜の製造方法においては、前記フラッシュランプ光およびおよび前記レーザー光を共にパルス光とし、これらフラッシュランプ光の照射およびレーザー光の照射を、それぞれ１ショット毎に前記基板に対する照射位置を移動させて行うのが好ましい。
このようにすれば、半導体膜を形成した基板を載せたステージの動作を、それぞれの光源の発光に同期させておくことにより、その進行に伴って結晶化を進めることができる。
【０００９】
また、前記半導体膜の製造方法においては、前記フラッシュランプ光を照射する際の単位面積当たりのエネルギー密度を、前記レーザー光を照射する際の単位面積当たりのエネルギー密度より小とするのが好ましい。
レーザー光の時間半値幅が数十ナノ秒であるのに対し、フラッシュランプではランプ光としては時間半値幅が短いものの、その長さは０．１〜数ミリ秒とレーザー光に比べ非常に長い。そこで、フラッシュランプ光によるエネルギーの注入はあくまで補助的なものとして、レーザー光による半導体膜の溶融を助長（アシスト）するような条件とすることで、ガラス基板に熱歪みや割れが生じてしまうのを防止することができる。ただし、フラッシュランプ方式のランプアニールにおける時間半値幅が長いというのはパルスレーザー光に対する比較であり、連続発光を行うアークランプと比較すればその照射時間は一瞬であり、当然ガラス基板へのダメージを小さくすることができる。したがって、注入するエネルギーを高くすることができ、その分加熱・溶融継続の効果も高くすることができる。
【００１０】
また、前記半導体膜の製造方法においては、前記フラッシュランプ光の照射と前記レーザー光の照射を同期させ、かつ前記フラッシュランプ光の照射継続時間Ｌｔとレーザー光の照射継続時間ＬＡｔとの関係をＬｔ＞ＬＡｔとし、前記ＬＡｔを、前記Ｌｔの照射開始から１／２Ｌｔまでの間に行うようにしてもよい。
また、前記ＬＡｔを、１／２ＬｔからＬｔの照射完了までの間に行うようにしてもよい。
【００１１】
フラッシュランプ光の照射継続時間Ｌｔとレーザー光の照射継続時間ＬＡｔとの関係をこのようによれば、Ｌｔが開始されてフラッシュランプ光が照射され、半導体膜が加熱されるものの、この状態では半導体膜はまだ溶融には至らない。続いて、ＬＡｔが開始されてレーザー光が照射されることにより、半導体膜は溶融する。ＬＡｔ終了後もＬｔは継続されており、その間温度カーブは時間に対しなだらかに低下する。したがって、結晶化が良好に進む。
【００１２】
ここで、ＬＡｔを、Ｌｔの照射開始から１／２Ｌｔまでの間に行うようにすれば、溶融維持から結晶成長時間をより長くすることができ、したがって粒径の拡大化を図ることができる。
一方、ＬＡｔを、１／２ＬｔからＬｔの照射完了までの間に行うようにすれば、半導体膜の温度が十分上昇したところでレーザー光のエネルギーを投入できるため、レーザー光のエネルギーを相対的に低くすることができ、したがって制御性を容易にしてより均一な粒径の結晶化半導体膜を得ることができる。
【００１３】
また、前記半導体膜の製造方法においては、前記フラッシュランプ光と前記レーザー光の照射を、それぞれ前記半導体膜の表面側に行うようにしてもよい。
このようにすれば、半導体膜を直接加熱し溶融することができ、したがってエネルギーのロス無く粒径の拡大化を図ることができる。
【００１４】
また、前記半導体膜の製造方法においては、前記フラッシュランプ光の照射を前記基板の裏面側に行い、前記レーザー光の照射を前記半導体膜の表面側に行うようにしてもよい。
このようにすれば、ガラス基板による吸収によってフラッシュランプ光の一部の波長帯がカットされ、ロスが生じるものの、間接的な半導体膜の加熱が可能となり、半導体膜が溶融した際に起こるアブレーションを低減することができる。したがって、膜表面の荒れが小さく、結果として欠陥の少ない結晶粒を得ることができる。
【００１５】
本発明のアクティブマトリクス基板の製造方法は、前記の半導体膜の製造方法によって得られた結晶性半導体膜から、薄膜トランジスタを形成することを特徴としている。
このアクティブマトリクス基板の製造方法によれば、結晶の高品質化、大粒径化が図られた結晶化半導体膜から薄膜トランジスタを形成するので、電気移動度の高い薄膜トランジスタを形成することができる。
【００１６】
本発明のアクティブマトリクス基板は、前記のアクティブマトリクス基板の製造方法によって製造されたことを特徴としてい。
このアクティブマトリクス基板によれば、電気移動度の高い薄膜トランジスタを有したものとなる。
【００１７】
本発明の表示装置は、前記のアクティブマトリクス基板を備えたことを特徴としている。
この表示装置によれば、電気移動度の高い薄膜トランジスタを有したアクティブマトリクス基板を備えているので、表示特性に優れたものとなる。
【００１８】
【発明の実施の形態】
本発明の各実施の形態を説明する前に、各形態で共通なアクティブマトリクス基板の基本的な構成、およびその製造方法、またこのアクティブマトリクス基板を用いた表示装置について説明をしておく。
【００１９】
（電気光学装置の画像表示領域の構成）
図１は、電気光学装置（液晶装置）に用いたアクティブマトリクス基板（半導体装置）の画像表示領域にマトリクス状に形成された、複数の画素の各種素子や配線等の等価回路を示す図ある。
図１に示すように、電気光学装置１において、画像表示領域１ａを構成するためにマトリクス状に形成された複数の画素には、画素電極９を制御するためのＴＦＴ１０（画素スイッチング用のＴＦＴ）がマトリクス状に複数形成されており、画素信号が供給されるデータ線９０がＴＦＴ１０のソースに電気的に接続されている。
【００２０】
データ線９０に書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線９０同士に対し、グループ毎に供給するようにしても良い。また、ＴＦＴ１０のゲートには走査線９１が電気的に接続されており、所定のタイミングで、走査線９１にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９は、ＴＦＴ１０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ１０を一定期間だけそのスイッチを閉じることにより、データ線９０から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。この画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。
【００２１】
液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として電気光学装置１からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９と対向電極との間に形成される液晶容量と並列に、容量線９２などを利用して蓄積容量４０が形成されている。
【００２２】
（画素およびＴＦＴの構成）
図２および図３はそれぞれ、各画素に形成された画素スイッチング用のＴＦＴ１０の平面図および断面図であり、図２には、アクティブマトリクス基板上に構成される画素群のうちのいくつかを抜き出して示してあり、図３には、図２のＡ−Ａ’線における断面を示してある。
【００２３】
図２において、アクティブマトリクス基板２では、複数の透明なＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）膜からなる画素電極９がマトリクス状に形成されており、これらの各画素電極９に対して画素スイッチング用のＮ型のＴＦＴ１０がそれぞれ接続されている。また、画素電極９の縦横の境界に沿って、データ線９０、走査線９１および容量線９２が形成され、ＴＦＴ１０は、データ線９０および走査線９１に対して接続されている。
【００２４】
すなわち、データ線９０は、コンタクトホールを介してＴＦＴ１０のソース領域１６に電気的に接続され、画素電極９は、コンタクトホールを介してＴＦＴ１０のドレイン領域１７に電気的に接続されている。また、ＴＦＴ１０のチャネル形成領域１５に対向するように、走査線９１が延びて形成されている。蓄積容量４０は、画素スイッチング用のＴＦＴ１０を形成するためのシリコン膜１０ａ（半導体膜／図２に斜線を付した領域）の延設部分に相当するシリコン膜４０ａ（半導体膜／図２に斜線を付した領域）を導電化したものを下電極４１とし、この下電極４１に容量線９２が上電極として重なった構造になっている。
【００２５】
このように構成された画素領域のＡ−Ａ′線における断面を、図３に示す。図３からわかるように、アクティブマトリクス基板２の基体たる基板１００の表面には、シリコン酸化膜などからなる絶縁性の下地保護膜１０１が形成され、この下地保護膜１０１の表面には、島状のシリコン膜からなる半導体膜１０ａ、４０ａが形成されている。半導体膜１０ａの表面には、ゲート絶縁膜１３が形成され、その表面に走査線９１がゲート電極として通っている。
【００２６】
シリコン膜１０ａのうち、走査線９１に対してゲート絶縁膜１３を介して対峙する領域がチャネル形成領域１５になっている。このチャネル形成領域１５に対して一方側には、不純物濃度がたとえば約１×１０１８ｃｍ３の低濃度ソース領域１６１、および不純物濃度がたとえば約１×１０２０ｃｍ３の高濃度ソース領域１６２を備えるソース領域１６が形成され、他方側には、不純物濃度がたとえば約１×１０１８ｃｍ３の低濃度ドレイン領域１７１、および不純物濃度がたとえば約１×１０２０ｃｍ３の高濃度ドレイン領域１７２を備えるドレイン領域１７が形成されている。
【００２７】
このように構成された画素スイッチング用のＴＦＴ１０の表面側には、第１の層間絶縁膜１８および第２の層間絶縁膜１９が形成され、第１の層間絶縁膜１８の表面に形成されたデータ線９０は、第１の層間絶縁膜１８およびゲート電極１３に形成されたコンタクトホールを介して高濃度ソース領域１６２に電気的に接続されている。第１の層間絶縁膜１８の表面にはデータ線９０と同時形成されたドレイン電極１１が形成され、このドレイン電極１１は、第１の層間絶縁膜１８およびゲート電極１３に形成されたコンタクトホールを介して高濃度ドレイン領域１７２に電気的に接続されている。また、第２の層間絶縁膜１９の表面には画素電極９が形成され、この画素電極９は、第２の層間絶縁膜１９に形成されたコンタクトホールを介してドレイン電極１１に電気的に接続されている。
【００２８】
ここで、第２の層間絶縁膜１９は、アクリル塗布膜を焼成して得た下層側層間絶縁膜１９１と、ＣＶＤ法により形成されたシリコン酸化膜からなる上層側層間絶縁膜１９２との２層構造になっている。画素電極９の表面側にはシリコン酸化膜や有機膜からなる表面保護膜４５が形成され、この表面保護膜４５の表面にはポリイミド膜からなる配向膜４６が形成されている。この配向膜４６は、ポリイミド膜に対してラビング処理が施された膜である。
【００２９】
高濃度ドレイン領域１７２から延設されたシリコン膜４０ａには低濃度領域からなる下電極４１が形成されている。この下電極４１に対しては、ゲート絶縁膜１３と同時形成された絶縁膜（誘電体膜）を介して容量線９２が対向していることにより、蓄積容量４０が形成されている。ここで、ＴＦＴ１０は、好ましくは上述のようにＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造をもつが、低濃度ソース領域１６１および低濃度ドレイン領域１７１に相当する領域に不純物イオンの打ち込みを行わないオフセット構造を有していてもよい。また、ＴＦＴ１０は、走査線９１をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソースおよびドレイン領域を形成したセルフアライン型のＴＦＴであってもよい。
【００３０】
なお、本形態では、ＴＦＴ１０のゲート電極（走査線９１）をソース−ドレイン領域の間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）あるいはトリプルゲート以上でＴＦＴ１０を構成すれば、チャネルとソース−ドレイン領域の接合部でのリーク電流を防止でき、オフ時の電流を低減することが出来る。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、さらにオフ電流を低減することができ、安定したスイッチング素子を得ることが出来る。
【００３１】
（アクティブマトリクス基板上のその他のＴＦＴ）
図４は、駆動回路内蔵型のアクティブマトリクス基板２（半導体装置）に形成されている、各ＴＦＴおよび蓄積容量を示す側断面図である。この図４には、図面に対し右側から左側に向かって、ＬＤＤ構造を有する画素スイッチング用のＮ型のＴＦＴ、ＬＤＤ構造を有する駆動回路用のＮ型のＴＦＴ、およびＬＤＤ構造を有する駆動回路用のＰ型のＴＦＴを示してある。これらの駆動回路用のＴＦＴは、図１１を参照して後述する走査線駆動回路やデータ線駆動回路を構成するものである。
【００３２】
図４に示すように、駆動回路内蔵型のアクティブマトリクス基板２では、基板１００の表面側に、駆動回路用のＮ型のＴＦＴ１０、駆動回路用のＰ型のＴＦＴ２０および画素スイッチング用のＮ型のＴＦＴ３０からなる３種類のＴＦＴが形成されている。これらの素子のうち、画素スイッチング用のＮ型のＴＦＴ１０については、図３を参照して説明したとおりであるため、ここではその説明を省略する。
【００３３】
また、駆動回路用のＮ型のＴＦＴ２０およびＰ型のＴＦＴ３０は、基本的な構成が画素スイッチング用のＮ型のＴＦＴ１０と同様であるため、それらの構造については簡単に説明しておく。
アクティブマトリクス基板２において、基板１００の表面側にはシリコン酸化膜からなる下地保護膜１０１が形成され、この下地保護膜１０１の表面には、島状にパターニングされた多結晶性の半導体膜１０ａが形成されている。これらの半導体膜１０ａはそれぞれ、画素スイッチング用のＮ型のＴＦＴ１０、駆動回路用のＮ型のＴＦＴ２０および駆動回路用のＰ型のＴＦＴ３０を形成するためのもので、各半導体膜１０ａの表面にはゲート絶縁膜１３が形成されている。
【００３４】
駆動回路用のＮ型のＴＦＴ１０および駆動回路用のＰ型のＴＦＴ３０において、ゲート絶縁膜１３の表面には、ゲート電極２４、３４がそれぞれ形成されている。各半導体膜１０ａには、ゲート電極２４、３４に対してゲート絶縁膜１３を介して対峙する領域にチャネル領域２５、３５が形成されている。これらのチャネル領域２５、３５の両側には、ソース領域２６、３６およびドレイン領域２７、３７がそれぞれ形成されている。本形態において、ソース領域２６、３６およびドレイン領域２７、３７には、それぞれゲート電極２４、３４の端部に対しゲート絶縁膜１３を介して対峙する、不純物濃度がたとえば約１×１０１８ｃｍ３の低濃度ソース領域２６１、２７１および低濃度ドレイン領域２７１、３７１が形成され、低濃度ソース領域２６１、３６１および低濃度ドレイン領域２７１、３７１に隣接して、不純物濃度がたとえば約１×１０２０ｃｍ３の高濃度ソース領域２６２、３６２および高濃度ドレイン領域２７２、３７２がそれぞれ形成されている。また、高濃度ソース領域２６２、３６２には、第１の層間絶縁膜１８のコンタクトホールを介してソース電極４１、４３およびドレイン電極４２がそれぞれ電気的に接続している。また、ソース電極４１、４３およびドレイン電極４２の表面側には第２の層間絶縁膜１９が形成されている。
【００３５】
（ＴＦＴの製造方法）
このような構造のアクティブマトリクス基板２の製造方法について図５と図６を参照して説明する。
まず、図５（Ａ）に示すように、基板温度が約１５０℃から約４５０℃の温度条件下で、ガラス基板からなる基板１００の表面にプラズマＣＶＤ法によりシリコン酸化膜からなる下地保護膜１０１を形成する。このときの原料ガスとしては、たとえばモノシランと笑気ガスとの混合ガスやＴＥＯＳ（テトラエトキシシラン）と酸素、あるいはジシランとアンモニアとを用いることができる。
【００３６】
次に、基板１００を外気に曝すことなく、基板温度が約１５０℃から約４５０℃の温度条件下で、同じくプラズマＣＶＤ法により基板１００の全面に厚さが５０ｎｍ〜７５ｎｍのアモルファスのシリコン膜からなる半導体膜１０ａを形成する。このときの原料ガスとしては、たとえばジシランやモノシランを用いることができる（半導体膜形成工程）。
次に、基板１００をレーザーアニール装置のチャンバー内へ移し、半導体膜１０ａにレーザー光を照射し、アモルファスの半導体膜１０ａをポリシリコン膜に変える（結晶化工程）。この結晶化工程においては、本発明に係るフラッシュランプの照射を同時に行うが、その詳細については後述する実施の形態１、２でそれぞれ説明する。
【００３７】
次に、図５（Ｂ）に示すように、半導体膜１０ａの表面にフォトリソグラフィー法を用いてレジストマスク４０１を形成し、このレジストマスク４０１を用いて半導体膜１０ａをパターニングし、半導体膜１０ａを島状にする。次いで、図５（Ｃ）に示すように、レジストマスクを除去し、画素スイッチング用のＮ型のＴＦＴ１０、蓄積容量４０、駆動回路用のＮ型ＴＦＴ２０、および駆動回路用のＰ型ＴＦＴ３０の各形成領域に、島状の半導体膜２０ａ、３０ａ、４０ａを残す（パターニング工程）。
【００３８】
次に、図５（Ｄ）に示すように、ＴＥＯＳ−ＣＶＤ法、ＣＶＤ法、プラズマＣＶＤ法などにより、半導体膜２０ａ、３０ａ、４０ａの表面に、厚さが約５０ｎｍ〜１００ｎｍ程度のシリコン酸化膜などからなるゲート絶縁膜１３を形成する。
次に、図６（Ａ）に示すように、画素スイッチング用のＮ型のＴＦＴ１０、駆動回路用のＮ型ＴＦＴ２０および駆動回路用のＰ型ＴＦＴ３０を形成するための領域をレジストマスク４０２で覆った状態で、半導体膜４０ａに低濃度Ｎ型の不純物を導入する。その結果、図３に示した蓄積容量４０の下電極４１が形成される。
【００３９】
次に、レジストマスク４０２を除去した後、ゲート絶縁膜１３の表面に、ドープドシリコン、シリサイド膜やアルミニウム膜、クロム膜、タンタル膜などの金属膜などといったゲート電極形成用導電膜（図示せず）を形成し、このゲート電極形成用導電膜をパターニングすることにより、図６（Ｂ）に示すように、走査線９１、容量線９２、ゲート電極２４、３４を形成する（ゲート電極形成工程）。その結果、容量線９２を上電極とした蓄積容量４０が形成される。
次に、画素スイッチング用のＮ型のＴＦＴ１０、および駆動回路用のＮ型ＴＦＴ２０の側をレジストマスク４０３で覆った状態で、約０．１×１０１３／ｃｍ２〜約１０×１０１３／ｃｍ２のドーズ量（低濃度）でＰ型の不純物を導入する。その結果、駆動回路用のＰ型ＴＦＴ３０の側では、ゲート電極３４にセルフアライン的に低濃度ソース領域３６１および低濃度ドレイン領域３７１が形成される。
【００４０】
次に、レジストマスク４０３を除去した後、図６（Ｃ）に示すように、画素スイッチング用のＮ型ＴＦＴ１０、および駆動回路用のＮ型ＴＦＴ２０側を覆うとともに、ゲート電極３４をやや広めに覆うレジストマスク４０４を形成し、この状態で、約０．１×１０１０１５／ｃｍ２〜約１０×１０１５／ｃｍ２のドーズ量（高濃度）でＰ型の不純物を導入する。その結果、駆動回路用のＰ型のＴＦＴ３０が形成され、このＴＦＴ３０では、ゲート電極３４の端部に対峙する部分に低濃度ソース領域３６１および低濃度ドレイン領域３７１を残して、高濃度ソース領域３６２および高濃度ドレイン領域３７２が形成されている。
【００４１】
次に、レジストマスク４０４を除去した後、図６（Ｄ）に示すように、駆動回路用のＰ型ＴＦＴ３０側をレジストマスク４０５で覆った状態で、約０．１×１０１３／ｃｍ２〜約１０×１３／ｃｍ２のドーズ量（低濃度）でＮ型の不純物を導入する。その結果、画素スイッチング用のＮ型ＴＦＴ１０、および駆動回路用のＮ型ＴＦＴ３０側では、走査線９１およびゲート電極２４にセルフアライン的に低濃度ソース領域１６１、２６１および低濃度ドレイン領域１７１、２７１が形成される。
【００４２】
次に、レジストマスク４０５を除去した後、図６（Ｅ）に示すように、駆動回路用のＰ型ＴＦＴ３０側を覆うとともに、走査線９１およびゲート電極２４をやや広めに覆うレジストマスク４０６を形成し、この状態で、約０．１×１０１５／ｃｍ２〜約１０×１０１５／ｃｍ２のドーズ量（高濃度）でＮ型の不純物を導入する。その結果、画素スイッチング用のＮ型ＴＦＴ１０、および駆動回路用のＮ型ＴＦＴ２０が形成され、これらのＴＦＴ１０、２０では、走査線９１およびゲート電極２４の端部に対峙する部分に低濃度ソース領域１６１、２６１および低濃度ドレイン領域１７１、２７１を残して、高濃度ソース領域１６２、２６２および高濃度ドレイン領域１７２、２７２が形成される。
【００４３】
このようにして、画素スイッチング用のＮ型のＴＦＴ１０、駆動回路用のＮ型ＴＦＴ２０および駆動回路用のＰ型ＴＦＴ３０を形成した後は、レジストマスク４０６を除去し、しかる後、図３および図４に示すように、酸化シリコン膜やＮＳＧ膜（ボロンやリンを含まないシリケートガラス膜）などからなる第１の層間絶縁膜１８、コンタクトホール、ソース電極４１、４３、ドレイン電極１１、４２、第２の層間絶縁膜１９、表面保護膜４５、画素電極９および配向膜４６を順次形成する。
【００４４】
（表示装置の構成）
このような方法で形成されたアクティブマトリスク基板２を用いた表示装置（液晶装置）の構成例を、図１１および図１２を参照して説明する。図１１および図１２は、それぞれ本発明に係る電気光学装置を対向基板の側からみた平面図、および図１１のＨ−Ｈ’線で切断したときの電気光学装置の断面図である。
図１１および図１２において、電気光学装置１は、画素電極９がマトリクス状に形成されたアクティブマトリクス基板２と、対向電極６２および遮光膜６３が形成された対向基板３と、これらの基板間に封入、挟持されている液晶６９とから概略構成されている。アクティブマトリクス基板２と対向基板３とは、対向基板３の外周縁に沿って形成されたギャップ材含有のシール材５２によって所定の間隙を介して貼り合わされている。アクティブマトリクス基板２と対向基板３との間には、シール材５２によって液晶封入領域６６が区画形成され、この液晶封入領域６６内に液晶６９が封入されている。この液晶封入領域６６内において、アクティブマトリクス基板２と対向基板３との間にはスペーサ６３が散布されている場合もある。シール材５２としては、エポキシ樹脂や各種の紫外線硬化樹脂などを用いることができる。また、シール材５２に配合されるギャップ材としては、約２μｍ〜約１０μｍの無機あるいは有機質のファイバ若しくは球などが用いられる。
【００４５】
対向基板３はアクティブマトリクス基板２よりも小さく、アクティブマトリクス基板２の周辺部分は、対向基板３の外周縁よりはみ出た状態に貼り合わされている。従って、アクティブマトリクス基板２の駆動回路（走査線駆動回路７０やデータ線駆動回路６０）や入出力端子４５は対向基板３から露出した状態にある。ここで、シール材５２は部分的に途切れているので、この途切れ部分によって、液晶注入口５８が形成されている。このため、対向基板３とアクティブマトリクス基板２とを貼り合わせた後、シール材５２の内側領域を減圧状態にすれば、液晶注入口５８から液晶６９を減圧注入できる。また、液晶６９を封入した後、液晶注入口５８を封止剤５９で塞ぐようにする。
【００４６】
なお、対向基板３には、シール材５２の内側において画像表示領域１ａを見切りするための遮光膜５４も形成されている。また、対向基板３のコーナー部には、アクティブマトリクス基板２と対向基板３との間で電気的導通をとるための上下導通材５６が形成されている。ここで、走査線に供給される走査信号の遅延が問題にならないのならば、走査線駆動回路７０は片側だけでも良いことは言うまでもない。また、データ線駆動回路６０を画像表示領域１ａの辺に沿って両側に配列しても良い。例えば奇数列のデータ線は画像表示領域１ａの一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、  偶数列のデータ線は画像表示領域１ａの反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしても良い。このようにデータ線を櫛歯状に駆動させるようにすれば、データ線駆動回路６０の形成面積を拡張することが出来るため、複雑な回路を構成することが可能となる。
【００４７】
また、アクティブマトリクス基板２において、データ線駆動回路６０と対向する辺の側では、遮光膜５４の下などを利用して、プリチャージ回路や検査回路が設けられることもある。なお、データ線駆動回路６０および走査線駆動回路７０をアクティブマトリクス基板２の上に形成する代わりに、たとえば、駆動用ＬＳＩが実装されたＴＡＢ（テープ  オートメイテッド、ボンディング）基板をアクティブマトリクス基板２の周辺部に形成された端子群に対して異方性導電膜を介して電気的および機械的に接続するようにしてもよい。また、対向基板３およびアクティブマトリクス基板２の光入射側の面あるいは光出射側には、使用する液晶６９の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等々の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。
【００４８】
本形態の電気光学装置１を透過型で構成した場合には、たとえば、投射型電気光学装置（液晶プロジェクタ）に使用することができる。この場合、３枚の電気光学装置１がＲＧＢ用のライトバルブとして各々使用され、各電気光学装置１の各々には、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、本形態の電気光学装置１にはカラーフィルタが形成されていない。
また、対向基板３において各画素電極９に対向する領域にＲＧＢのカラーフィルタをその保護膜とともに形成することにより、投射型液晶表示以外にも、カラー液晶テレビなどといったカラー電気光学装置を構成することができる。さらにまた、対向基板３に何層もの屈折率の異なる干渉層を積層することにより、光の干渉作用を利用して、ＲＧＢ色をつくり出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付きの対向基板によれば、より明るいカラー表示を行うことができる。
【００４９】
（レーザー光とフラッシュランプ光の照射方法の実施形態１）
次に、本発明における結晶化工程、すなわち前述した（ＴＦＴの製造方法）において、半導体膜（アモルファスシリコン膜）１０ａにレーザー光とフラッシュランプ光とを照射する方法について説明する。図７は、この結晶化工程において、半導体膜（アモルファスシリコン膜）１０ａにレーザー光とフラッシュランプ光とを照射する方法を模式的に示したものである。
【００５０】
ここで用いるレーザー光は、キセノン・クロライド（ＸｅＣｌ）のエキシマレーザー光（波長３０８ｎｍ）である。この波長のガラス基板に対する透過率は３０％以下と低いため、このエキシマレーザー光を本発明のレーザー光として用いる場合には、アモルファスシリコン膜（半導体膜）１０ａに対し表面から照射することが必須となる。
レーザー発振機８０から出射されたレーザー光は、光学系（ホモジナイザー）８１を通過することにより、略四辺形へと整形され、フィールドレンズ８２を通って基板１００の表面のアモルファスシリコン膜（半導体膜）１０ａにて結像される。
【００５１】
一方、フラッシュランプ８３は、やはりパルス発光であるキセノンフラッシュランプからなるもので、石英管にキセノンガスを数千から数万Ｐａの圧力で封入し、キャパシタに蓄えられた電荷を短時間に放電するものである。
フラッシュランプ光の波長域は広く、ガラス基板に対しても透過するため、基板１００の表面側に直接照射しても、あるいは裏面側から前記アモルファスシリコン膜（半導体膜）１０ａに間接的に照射してもよい。しかし、アモルファスシリコン膜１０ａに対し特定のエリアを狙って的確に照射するためには、アモルファスシリコン膜１０ａの面に対して垂直入射させるのが望ましい。したがって、本例ではフラッシュランプ８３を、基板１００の裏面側の、前記レーザー光が入射する光路と正対する位置に設け、かつそのフラッシュランプ光を、アモルファスシリコン膜１０ａの面に対して垂直入射させるようにしている。
【００５２】
図８は、レーザー光とフラッシュランプ光が照射される際の時間プロファイルと、アモルファスシリコン膜１０ａの相状態を示している。レーザー発振機と８０とフラッシュランプ８３の照射系は完全に同期が取られており、照射開始を指示するトリガー信号に対し、それぞれ特定の時間をおいてレーザー光あるいはフラッシュランプ光を照射するように設定されている。ここで、レーザー光の継続時間（ＬＡｔ）は１００ナノ秒であるのに対し、フラッシュランプ光の継続時間（Ｌｔ）は１００マイクロ秒（［μｓ］）であり、その比が１：１０００と、大きく異なっている。
【００５３】
本例ではｔ＝０においてトリガー信号が掛かると、フラッシュランプ８３はすぐに発光し、ｔ＝３０［μｓ］においてレーザー光が照射される設定となっている。したがって、アモルファスシリコン膜１０ａは、フラッシュランプ８３による加熱時間が３０［μｓ］を経過した時点にてレーザー光の照射を受け、溶融を起こす。そして、この溶融状態がおよそ７０［μｓ］継続するようになっている。
【００５４】
パルス発振のエキシマレーザーにおいては、その発振周波数が３００Ｈｚ程度であるから、パルスからパルスの間隔は３ミリ秒程度である。また、フラッシュランプ８３の発振については、その発振周期が数秒以上の間隔となる。したがって、両者の照射のタイミングとしては、フラッシュランプ８３の照射タイミングを基本とし、レーザーの発振同期を取るようにする。
【００５５】
一回目の照射が終了した後、基板１００は、レーザー光とフラッシュランプ光とが照射された略エリア分だけ、基板１００のＸ若しくはＹ方向に移動され、その状態で次の照射が行われる。ここで、レーザー光、フラッシュランプ光とも、そのビーム形状断面は完全な矩形ではなく、エッジ部分にはだれ（スロープ）がある。そこで、Ｘ若しくはＹ方向への基板１００の移動では、完全に照射されたエリア分だけずらして次の照射を行うとビームのエッジに相当する部分の結晶性が不十分となる。そこで、このスロープに相当する部分の間隔だけ、ビームが重なるようにして照射を行う。
【００５６】
このような半導体膜の製造方法にあっては、レーザー光の照射をフラッシュランプ光の照射に同期して行い、かつ、フラッシュランプ光の照射継続時間Ｌｔに対し、その照射開始から１／２Ｌｔまでの間に行うようにしたので、フラッシュランプ光の照射時間が連続発光と比較すれば一瞬であり、従来のランプを用いたアニールの補助的効果と比較しても、よりガラス基板へのダメージを抑えることができる。そのため、結晶性半導体膜の結晶状態を決定付ける溶融時間の制御について、より溶融に近い条件を瞬間的に作ることにより、半導体膜の予備加熱、ならびにレーザー光入力以降の溶融時間継続の効果を高めることができる。
【００５７】
特に、より積極的にアモルファスシリコン膜１０ａの溶融時間を継続できるようにしているため、凝固過程を緩やかに進行させることで結晶成長時間を長くすることができ、これにより結晶粒の拡大を図ることができる。したがって、得られた結晶性半導体膜に薄膜トランジスタを形成した場合、この薄膜トランジスタの電気移動度を高くすることができる。
【００５８】
（レーザー光とフラッシュランプ光の照射方法の実施形態２）
図９も、本発明における結晶化工程において、半導体膜（アモルファスシリコン膜）１０ａにレーザー光とフラッシュランプ光とを照射する方法を模式的に示したものである。
レーザー光とフラッシュランプ光の発光と照射については前記実施形態１と同様であるため、説明は省略する。ただし、フラッシュランプ８３については、図９に示したように本実施形態２では、そのランプ光がアモルファスシリコン膜１０ａの表面側に入射し、かつその入射方向が斜め入射となるように配置されている。
【００５９】
図１０は、レーザー光とフラッシュランプ光が照射される際の時間プロファイルと、アモルファスシリコン膜１０ａの相状態を示している。前記実施形態１と同様にレーザー発振機と８０とフラッシュランプ８３の照射系は完全に同期が取られており、照射開始を指示するトリガー信号に対し、それぞれ特定の時間をおいてレーザー光あるいはフラッシュランプ光を照射するように設定されている。ここで、レーザー光の継続時間（ＬＡｔ）とフラッシュランプ光（Ｌｔ）の継続時間との関係については、実施の形態１同様、時間にして１：１０００の差異がある。
【００６０】
本例ではｔ＝０においてトリガー信号が掛かると、フラッシュランプ８３はすぐに発光し、ｔ＝８０［μｓ］においてレーザー光が照射される設定となっている。したがって、アモルファスシリコン膜１０ａは、フラッシュランプ８３による加熱時間が８０［μｓ］を経過した時点にてレーザー光の照射を受け、溶融を起こす。そして、この溶融状態がおよそ２０［μｓ］継続するようになっている。
【００６１】
パルス発振のエキシマレーザーにおいては、その発振周波数が３００Ｈｚ程度であるから、前述したようにパルスからパルスの間隔は３ミリ秒程度である。また、フラッシュランプ８３の発振については、その発振周期が数秒以上の間隔となる。したがって、両者の照射のタイミングとしては、前記実施形態１と同様にフラッシュランプ８３の照射タイミングを基本とし、レーザーの発振同期を取るようにする。
【００６２】
一回目の照射が終了した後、基板１００は、前記実施形態１と同様にレーザー光とフラッシュランプ光とが照射された略エリア分だけ、基板１００のＸ若しくはＹ方向に移動され、その状態で次の照射が行われる。ここで、レーザー光、フラッシュランプ光とも、そのビーム形状断面は完全な矩形ではなく、エッジ部分にはだれ（スロープ）がある。そこで、Ｘ若しくはＹ方向への基板１００の移動では、完全に照射されたエリア分だけずらして次の照射を行うとビームのエッジに相当する部分の結晶性が不十分となる。そこで、本実施形態２においても、このスロープに相当する部分の間隔だけ、ビームが重なるようにして照射を行う。
【００６３】
このような半導体膜の製造方法にあっては、レーザー光の照射をフラッシュランプ光の照射に同期して行い、かつ、フラッシュランプ光の照射継続時間Ｌｔに対し、その１／２Ｌｔ以降からＬｔの終了までの間に行うようにしたので、より積極的にアモルファスシリコン膜（半導体膜）１０ａの予熱を行うことにより、最終的な溶融を促すレーザーエネルギーを低く抑えることができる。したがって、レーザー発振機８０の負担を軽減することができると共に、レーザーエネルギーの制御性を容易にしてショット毎のばらつきを低減し、より均一な粒径の結晶化半導体膜を得ることができる。
【図面の簡単な説明】
【図１】本発明のアクティブマトリクス基板の等価回路図である。
【図２】本発明のアクティブマトリクス基板の平面図である。
【図３】図２のＡ−Ａ’線における側断面図である。
【図４】本発明のアクティブマトリクス基板の要部側断面図である。
【図５】（Ａ）〜（Ｄ）はアクティブマトリクス基板の工程図である。
【図６】（Ａ）〜（Ｅ）は図５に続く工程を示す工程図である。
【図７】本発明の方法を説明するための模式図である。
【図８】時間プロファイルと強度との関係を示すグラフである。
【図９】本発明の方法を説明するための模式図である。
【図１０】時間プロファイルと強度との関係を示すグラフである。
【図１１】本発明に係る表示装置（液晶装置）の平面図である。
【図１２】図１１のＨ−Ｈ’線における側断面図である。
【符号の説明】
１  表示装置（液晶装置）、１ａ  画像表示領域、
２  アクティブマトリクス基板（半導体装置）、３  対向基板、
９  画素電極、１０  画素スイッチング用のＮ型のＴＦＴ、
１０ａ  半導体膜、１１、４２  ドレイン電極、１３  ゲート絶縁膜、
１５、２５、３５  チャネル領域、１６、２６、３６  ソース領域、
１７、２７、３７  ドレイン領域、１８、１９  層間絶縁膜、
２０  駆動回路用のＮ型のＴＦＴ、２４、３４  ゲート電極、
３０  駆動回路用のＰ型のＴＦＴ、４０  蓄積容量、
４１、４３  ソース電極、６０  データ側駆動回路、６２  対向電極、
７０  走査側駆動回路、８０  レーザー発振機、８３  フラッシュランプ、
９０  データ線、９１  走査線、１００  基板、１０１  下地保護膜
【図１】
2004311491.tif 000003
【図２】
2004311491.tif 000004
【図３】
2004311491.tif 000005
【図４】
2004311491.tif 000006
【図５】
2004311491.tif 000007
【図６】
2004311491.tif 000008
【図７】
2004311491.tif 000009
【図８】
2004311491.tif 000010
【図９】
2004311491.tif 000011
【図１０】
2004311491.tif 000012
【図１１】
2004311491.tif 000013
【図１２】
2004311491.tif 000014