(57)【要約】【課題】周期的にトレーニング信号が送信される自動等化器において、伝送路で周波数に変化があった場合、受信側では前のトレーニング信号でのキャリヤ位相と異なるために、初期値として与えたタップ係数値がある継続した等化引き込みにならず、等化残誤差が増大してしまう。【解決手段】タップ係数値可変のトランスバーサルフィルタを介してデジタルデータを等化する自動等化回路は、上記トランスバーサルフィルタに周期的なトレーニング信号を含むデジタルデータを印加する手段と、上記トランスバーサルフィルタの出力を取出す手段と、上記印加された第１のトレーニング信号の引き込み後の第１の位相角を検出する手段と、上記第１のトレーニング信号に続く第２のトレーニング信号の引き込み後の第２の位相角を検出する手段と、上記第１と第２の位相角を比較し、上記比較結果に基づいて、上記タップ係数値を補正する手段および上記補正されたタップ係数値で上記トランスバーサルフィルタのタップ係数を制御する手段とから構成される。【選択図】図１
2004172724.tif 000002
【特許請求の範囲】
【請求項１】
タップ係数値可変のトランスバーサルフィルタを介してデジタルデータを等化する自動等化回路は、上記トランスバーサルフィルタに周期的なトレーニング信号を含むデジタルデータを印加する手段と、上記トランスバーサルフィルタの出力を取出す手段と、上記印加された第１のトレーニング信号の引き込み後の第１の位相角を検出する手段と、上記第１のトレーニング信号に続く第２のトレーニング信号の引き込み後の第２の位相角を検出する手段と、上記第１と第２の位相角を比較し、上記比較結果に基づいて上記タップ係数値を補正する手段および上記補正されたタップ係数値で上記トランスバーサルフィルタのタップ係数を制御する手段とからなることを特徴とする自動等化回路。
【請求項２】
請求項１記載の自動等化回路において、上記タップ係数値を補正する手段は、上記周期的なトレーニング信号が上記トランスバーサルフィルタに到来する度に前回補正されたタップ係数値を初期値としてタップ係数値を算出する手段で構成されていることを特徴とする自動等化回路。
【請求項３】
請求項１記載の自動等化回路は、更に、上記第１のトレーニング信号の引き込み後のタップ係数値を減衰する手段を有し、上記減衰された第１のトレーニング信号の引き込み後のタップ係数値の位相角を補正することを特徴とする自動等化回路。
【請求項４】
タップ係数値可変のトランスバーサルフィルタを介してデジタルデータを等化する自動等化回路は、上記トランスバーサルフィルタに周期的なトレーニング信号を含むデジタルデータを印加する手段と、上記トランスバーサルフィルタの出力を取出す手段と、上記周期的なトレーニング信号が到来する度に、上記トレーニング信号の引き込み後のタップ係数値を０クリアする手段と、上記所定のトレーニング信号の引き込み後のタップ係数値を検出する手段と、上記検出されたタップ係数値のメインタップの位相角と前回のトレーニング信号の引き込み後のタップ係数値のメインタップの位相角とを比較する手段と、上記前回のトレーニング信号の引き込み後のタップ係数値に（１−β）（０＜β＜１）を乗じる手段と、上記（１−β）を乗じたタップ係数値を上記比較手段の比較結果に基づいて補正する手段と、上記補正されたタップ係数値と上記所定のトレーニング信号の引き込み後のタップ係数値に定数βを乗じたタップ係数値を乗算する手段および上記乗算手段の出力により上記トランスバーサルフィルタのタップ係数を制御する手段とからなることを特徴とする自動等化回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、自動等化回路に関し、特に、デジタルデータ伝送系の自動等化回路に関するものである。
【０００２】
【従来の技術】
デジタルデータ等を伝送する伝送路の波形歪みやエコーなどを等化するために自動等化器（または自動等化回路）を内蔵した装置は、良く知られている。図１３は、従来のデジタルデータ伝送系の変復調装置を示すブロック図である（詳細については、例えば、特許文献１参照）。図１３において、３０は、デジタルデータ入力端子、３１は、送信機で、変調部３２を有しており、入力されたデジタルデータは、ここで、例えば３２ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）あるいは６４ＱＡＭの信号に変換され、伝送路３３に伝送される。
【０００３】
伝送路３３で送られてきた変調信号は、受信機３４で受信され、復調部３５で復調され、自動等化器３６で等化され、出力端子３７から出力される。この自動等化器３６を等化状態にするためには、予め決められたトレーニング信号と呼ばれる信号を送信側から、受信側に伝送される。即ち、デジタルデータ入力端子３０には、図２に示す信号が印加される。このデジタルデータは、例えば、我が国の標準規格（ＡＲＩＢ  ＳＴＤ−Ｂ１１  １．０版）（１９９７年５月策定、社団法人  電波産業会）
では、図２に示すように、１９２００シンボル（１．２ｍｓｅｃ）からなるフレームＦの繰返し信号であり、このフレームデータは、２５５シンボルのトレーニング信号Ｔ（なお、トレーニング信号を総称する時には、トレーニング信号Ｔとし、個々のトレーニング信号を説明する時には、Ｔ１、Ｔ２、・・・と称することにする。）と残りのシンボルをデータ信号Ｄ（同様に、データ信号を総称する場合はデータ信号Ｄ、個々の場合はＤ１、Ｄ２、・・・と称する。）とする信号から構成されている。
【０００４】
このデジタルデータを受信する受信側では、送信側で発生させたトレーニング信号Ｔと全く同じトレーニング信号を発生させて、受信した信号との差をとり、自動等化器のタップ係数値の更新を行ない、等化状態に引き込ませるのが普通である。
【０００５】
この等化アルゴリズムについては、“適応ディジタル信号処理と自動等化器”（非特許文献１参照）に詳しく解説してあるので、ここでは説明を省略する。
【０００６】
この自動等化器３６の等化引き込み状況を図４に示す。例えば、トレーニングの等化アルゴリズムは、（１）式のようにするのが一般的である。
【０００７】
（Ｃｎ＋１）＝（Ｃｎ）−α・（Ｘ＊）・（ｅ）・・・・・・・・・・（１）
ここに、Ｃｎは、ｎ時刻のタップ係数値、Ｃｎ＋１は、（ｎ＋１）時刻のタップ係数値、Ｘ＊は、入力信号の共役複素数、ｅは、等化残誤差、αは、タップ更新ゲインを表す。なお、（１）式に使用されている（）は、（）内の記号が複素信号であることを表している。以下、このような表示を本明細書では、図面を含め複素信号表示とする。
【０００８】
図４は、縦軸に等化残誤差量、横軸に引き込み時間を示し、αをパラメータにした等化引き込み状況を示している。図４から明らかなように、（１）式のタップ更新ゲインαの値の大きさにより、引き込みの様子が異なる。即ち、αを比較的大きくすれば、引き込み時間は短いが、引き込み後の等化残誤差量は大きくなる。また、αを小さくすれば、引き込み等化後の等化残誤差量は小さくなるが、引き込み速度が遅くなり、等化状態に到達するのに時間がかかる。従って、引き込み時間と等化後の等化残誤差との関係は、トレードオフの関係にあり、αを適切な値に決めることが必要になる。なお、αの値は、一般的に０．００１あるいは０．００２等のような大きさの値であるが、具体的には、等化器を設計する場合の引き込み時間と等化残誤差の目標値を設定し、決定するのが望ましい。
【０００９】
而して、同じαでも等化残誤差が大きい時には、急速に引き込んでいくが、等化残誤差が小さくなるにつれて、その引き込み速度は、だんだんと鈍くなり、時間がかかるようになる。従って、完全に引き込むまでには、相当な時間がかかるので、等化誤差がある程度以下となる時間で打ち切るのが普通である。
【００１０】
図２に示したようなデジタルデータ構成、つまりトレーニング信号Ｔとデータ信号Ｄとを交互に挿入するシステムでは、トレーニング信号Ｔを送出している期間は、データ伝送ができないので、その期間をできるだけ短くしてデータ伝送効率を上げようとする。それとは反対にデータ信号Ｄの期間を長くすれば同様にデータ伝送効率が上がるが、今度は、トレーニング信号Ｔの挿入間隔が長くなって、伝送路の変化に追従できなくなる。従って、使用する伝送路３３の変化状況によって、トレーニング信号Ｔとデータ信号Ｄの構成比を決めるのが望ましい。
【００１１】
こういった意味からトレーニング信号Ｔは、短い方が良いが、等化残誤差が完全に最小値に至らないトレーニング信号Ｔの期間を採用する場合が多くなっている。このような場合にも、その等化残誤差をタップ更新ゲインαに対応した最小値にするための方法として、トレーニング信号Ｔで等化した結果のタップ係数値を記憶しておき、次のトレーニング信号Ｔのスタート時に初期値としてこの記憶しておいたタップ係数値を読み出して使用する。そして、トレーニング信号Ｔによる等化引き込みを継続して行ない、更に、そのトレーニング信号Ｔ１での最終のタップ係数値を記憶して、次のトレーニング信号Ｔ２での等化の初期値とすることにより、等化残誤差を順次低減する方法がある。
【００１２】
図６は、上述したように等化残誤差を順次低減する方法を示したものである。即ち、等化器３６に受信された信号と等化特性を示すもので、トレーニング信号Ｔ１で等化した結果のタップ係数値を記憶しておき、次のトレーニング信号Ｔ２では、前のトレーニング信号Ｔ１で等化した結果のタップ係数値を読み出し、これを初期値としてトレーニング信号Ｔ２で等化し、この結果のタップ係数値を記憶し、次のトレーニング信号Ｔ３では、トレーニング信号Ｔ２で等化した結果のタップ係数値を読み出し等化する。このようにすることによって、長いトレーニング信号で引き込んだ場合と同等の等化効果が得られ、自動等化器が完全に引き込み状態となり、等化残誤差がタップ更新ゲインαにおける最小値に到達させることができることになる。その結果、等化残誤差量を小さくでき、伝送データのビット誤り率が低くなり、データ伝送の誤りが極めて少なくなり、信頼性の高いデジタル伝送システムとすることができる。
【００１３】
図５は、従来の自動等化器３６の具体的構成を示すブロック図である。なお、図５において、信号線の太線は、ベクトル量を表わし、細線は、スカラー量を表わしている。以下の各図においても同様である。伝送路３３から伝送され、復調部３５で復調されたベースバンド信号（Ｘ）は、入力端子５０に印加される。このベースバンド信号（Ｘ）は、（２）式で表される。
【００１４】
（Ｘ）＝Ｘｉ＋ｊ・Ｘｑ・・・・・・・・・・・・・・・（２）
なお、Ｘｉは、直交座標軸で同相成分、Ｘｑは、直交成分を表す。
このベースバンド信号（Ｘ）は、タップ係数値可変のトランスバーサルフィルタ５１に供給され、トランスバーサルフィルタ５１からは、出力信号Σ（Ｃ）・（Ｘ）が出力され、出力端子５２から自動等化されたデジタルデータが得られる。トランスバーサルフィルタ５１の出力は、演算器（ここでは加算器）５３に印加される。一方、受信側では、送信側で発生したトレーニング信号Ｔと同じ基準信号（Ｒｅｆ）が基準信号発生器（図示せず）で発生され、端子５４に印加される。この基準信号（Ｒｅｆ）は、例えば、６４ＱＡＭ信号では、Ｉ、Ｑ直交座標で決まる基準信号である。加算器５３では、この（Ｒｅｆ）信号とトランスバーサルフィルタ５１の出力信号との差が取られ、その等化残誤差（ｅ）が得られる。入力端子５０に印加されたベースバンド信号（Ｘ）は、共役複素数変換器５５にも印加され、その出力として（３）式で示される共役複素数信号（Ｘ＊）が得られる。
【００１５】
（Ｘ＊）＝Ｘｉ−ｊ・Ｘｑ・・・・・・・・・・・・・・（３）
次に、この共役複素数信号（Ｘ＊）と誤差（ｅ）とが乗算器５６で積算され、更に、乗算器５７でタップ更新ゲインαが積算される。従って、乗算器５７の出力としてα・（Ｘ＊）・（ｅ）が得られ、これが加算器５８に印加される。
【００１６】
５９は、スイッチ回路であり、端子６１には、“０”が与えられている。トレーニング信号Ｔがないとき、即ち、スタート時は、スイッチ回路５９は、接点ｄから“０”の信号が加算器５８に印加されている。そして、トレーニング信号Ｔが到来すると、スイッチ回路５９の接点は、ｃに切替わり、遅延回路６０からの信号が加算器５８に印加される。遅延回路６０は、遅延時間ＴＢ（１／変調速度）の遅延時間を有し、遅延時間ＴＢだけ遅延させたタップ係数値（Ｃｎ）が加算器５８に印加される。従って、加算器５８の出力は、（１）式に示すものとなり、新しいタップ係数値（Ｃｎ＋１）となる。この新しいタップ係数値（Ｃｎ＋１）がトランスバーサルフィルタ５１のタップ係数を更新し、自動等化器３６は動作する。
【００１７】
トレーニング信号Ｔの期間、この等化アルゴリズムにより、等化動作を行なうことにより、トランスバーサルフィルタ５１の特性は、伝送路３３の周波数特性の逆特性となっていき、等化残誤差が最小となり、等化状態になったときには、トランスバーサルフィルタ３１の出力信号は、伝送路の周波数特性を等化した状態となり、歪みのない信号となる。
【００１８】
【特許文献１】
特開２００１−２８５１４６号公報（第２−３頁、図５−７）
【非特許文献１】
“１１．適応ディジタル信号処理と自動等化器”、電子通信学会編、昭和５０年１１月、２３１頁〜２４３頁
【００１９】
【発明が解決しようとする課題】
以上説明した自動等化器では、伝送路の特性が時間的に変化しないような場合には、うまく等化引き込みが継続し、等化残誤差量を最小にすることができる。しかし、伝送路の特性が変化した場合には、最小値に到達しなかったり、逆に等化残誤差量が増えたりすることがある。例えば伝送路３３で周波数に変化があった場合、受信側では、トレーニング信号毎にみると、キャリヤ位相がトレーニング信号を受信する度に異なることになる。そうすると、所定のトレーニング信号Ｔで引き込んだタップ係数値を記憶して、次に受信するトレーニング信号の初期値に使用しようとした場合、前のトレーニング信号Ｔでのキャリヤ位相と現在受信しているトレーニング信号Ｔの位相は、異なるために、初期値として与えたタップ係数値がある継続した等化引き込みにならず、まったく違った値を設定されたのと同じような状態となる。
【００２０】
従って、前のタップ係数値を初期値として与えた時、等化残誤差がむしろ増大する。この増大する値は、キャリヤ位相差によって異なるが、例えば、図７に示すようにトレーニング信号Ｔ１、Ｔ２、Ｔ３・・・のように、等化残誤差が増えてしまう場合がある。結果として、トレーニング信号を何回受信しても、等化状態には到達せず、等化残誤差量が多いままとなってしまったり、また、かえって増大していく場合もある。
【００２１】
本発明の目的は、伝送路の特性が時間的に変化した場合にも最適な等化状態にできる自動等化回路を提供することである。
【００２２】
本発明の他の目的は、等化残誤差量をタップ更新ゲインαで決まる最小値まで引き込ませることのできる自動等化回路を提供することである。
【００２３】
本発明の他の目的は、前回の等化時と現在の等化時との位相差をタップ係数値に反映させ、最適な等化状態にできる自動等化回路を提供することである。
【００２４】
本発明の更に他の目的は、等化残誤差が少なくなることにより、ビット誤り率特性が改善される自動等化回路を提供することである。
【００２５】
【課題を解決するための手段】
本発明のタップ係数値可変のトランスバーサルフィルタを介してデジタルデータを等化する自動等化回路は、上記トランスバーサルフィルタに周期的なトレーニング信号を含むデジタルデータを印加する手段と、上記トランスバーサルフィルタの出力を取出す手段と、上記印加された第１のトレーニング信号の引き込み後の第１の位相角を検出する手段と、上記第１のトレーニング信号に続く第２のトレーニング信号の引き込み後の第２の位相角を検出する手段と、上記第１と第２の位相角を比較し、上記比較結果に基づいて、上記タップ係数値を補正する手段および上記補正されたタップ係数値で上記トランスバーサルフィルタのタップ係数を制御する手段とから構成される。
【００２６】
また、本発明の自動等化回路において、タップ係数値を補正する手段は、周期的なトレーニング信号がトランスバーサルフィルタに到来する度に前回補正されたタップ係数値を初期値としてタップ係数値を算出する手段で構成される。
【００２７】
また、本発明の自動等化回路は、更に、第１のトレーニング信号の引き込み後のタップ係数値を減衰する手段を有し、上記減衰された第１のトレーニング信号の引き込み後のタップ係数値の位相角を補正するように構成される。
【００２８】
更に、本発明のタップ係数値可変のトランスバーサルフィルタを介してデジタルデータを等化する自動等化回路は、上記トランスバーサルフィルタに周期的なトレーニング信号を含むデジタルデータを印加する手段と、上記トランスバーサルフィルタの出力を取出す手段と、上記周期的なトレーニング信号が到来する度に、上記トレーニング信号の引き込み後のタップ係数値を０クリアする手段と、上記所定のトレーニング信号の引き込み後のタップ係数値を検出する手段と、上記検出されたタップ係数値のメインタップの位相角と前回のトレーニング信号の引き込み後のタップ係数値のメインタップの位相角とを比較する手段と、上記前のトレーニング信号の引き込み後のタップ係数値に（１−β）を乗じる手段と、上記（１−β）を乗じたタップ係数値を上記比較手段の比較結果に基づいて補正する手段と、上記補正されたタップ係数値と上記所定のトレーニング信号の引き込み後のタップ係数値に定数βを乗じたタップ係数値を乗算する手段および上記乗算手段の出力により上記トランスバーサルフィルタのタップ係数を制御する手段とから構成される。
【００２９】
【発明の実施の形態】
本発明の一実施例を図８を用いて説明する。図８は、本発明の自動等化器のブロック図を示すもので、ナイキスト間隔でサンプリングする構成のものが示されている。なお、図５と同じものには、同じ符号が付されている。ベースバンド信号（Ｘ）が入力端子５０を介して、トランスバーサルフィルタ５１に印加される。トランスバーサルフィルタ５１の詳細な構成は、図９に示される。即ち、図９は、従来周知のナイキスト間隔でサンプリングされるトランスバーサルフィルタ５１を示し、９０−１、９０−２、・・・９０−ｎは、遅延時間ＴＢ（１／変調速度）を有する遅延回路である。９１−１、９１−２、・・・９１−ｎ、９１−（ｎ＋１）は、乗算器で、それぞれの乗算器には、タップ係数入力端子９２−１、９２−２、・・・９２−ｎ、９２−（ｎ＋１）が設けられ、ｎ時刻のタップ係数値が加算器５８から印加される。乗算器９１−１、９１−２、・・・９１−ｎ、９１−（ｎ＋１）の出力信号は、加算器９３で加算され、その出力としてΣ（Ｃ）・（Ｘ）が得られる。なお、図９で示すトランスバーサルフィルタ５１の動作は、従来から良く知られているので、ここでは説明を省略する。
【００３０】
さて、トランスバーサルフィルタ５１の出力Σ（Ｃ）・（Ｘ）は、図５で説明したと同様に、演算器５３で受信側で発生させたトレーニング信号（Ｒｅｆ）との誤差（ｅ）を検出する。この誤差（ｅ）は、乗算器５６に印加すると同時に、位相角度検出器８０に印加される。位相角度検出器８０では、基準となる直交座標軸上で、現在受信しているトレーニング信号の位相角（θｎｅｗ）を演算し、加算器８１に出力する。
【００３１】
一方、前回のトレーニング信号にて引き込んだタップ係数値（Ｃｎ）のメインタップ係数値の角度（θｏｌｄ）を位相角度検出器８５で計算する。なお、８４は、遅延回路で、遅延回路８４の遅延時間ＴＦは、加算器８１に印加される位相角（θｎｅｗ）および（θｏｌｄ）の遅延時間が一致するように選ばれる。この遅延回路８４から得られるタップ係数値（Ｃｎ）は、前回のトレーニング信号Ｔを等化した結果なので、タップ係数値がトレーニング信号の位相角を表わしている。
【００３２】
従って、演算器８１の出力として、位相角（θｎｅｗ）および（θｏｌｄ）の位相差（Δθ）が算出される。これは、前回のトレーニング信号を受信したときのキャリヤ周波数の位相と現在受信しているトレーニング信号のキャリヤ周波数の位相との差を演算したことになる。この位相差（Δθ）は、位相回転用複素変換回路８２で、（４）式で示される補正信号（ｅｊθ）を発生し、乗算器８３に印加する。
【００３３】
（ｅｊθ）＝ｃｏｓθ＋ｊ・ｓｉｎθ・・・・・・・・・・・（４）
乗算器８３では、遅延回路８４で記憶していたタップ係数値（Ｃｎ）を回転し、現在受信中のトレーニング信号のキャリヤ周波数の位相θｎｅｗに合わせる。即ち、補正された信号となる。この信号がスイッチ回路５９の接点ｄに印加され、トレーニング信号到来時の最初に乗算器８３にてΔθ回転させれば、次からは、スイッチ回路５９の接点をｄ側からｃ側に切り換える。スイッチ回路５９の動作を図１０により説明する。トレーニング信号Ｔ１が到来すると、スイッチ回路５９の接点は、接点ｄにあり、乗算器８３から補正された信号が加算器５８に印加される。次に、スイッチ回路５９の接点は、ｃ側に切り換えられ、遅延回路６０の出力（Ｃｎ）が加算器５８に加えられ、この状態が次ぎのトレーニング信号Ｔ２が到来するまで続く。
【００３４】
このようにすることにより、トレーニング信号Ｔを受信した先頭で新しいキャリヤ周波数の位相に合わせた状態から等化引き込みが行われるので、伝送路３３で周波数が変化しても、等化引き込みを継続できるようになり、等化残誤差量（ｅ）を最小値までもっていくことができる。
【００３５】
次に、本発明の他の一実施例を図１１を用いて説明する。図１１は、本発明の他の一実施例の自動等化器のブロック図を示すもので、ダブルサンプリング構成のものが示されている。なお、図８と同じものには、同じ符号が付されている。ベースバンド信号（Ｘ）が入力端子５０を介して、トランスバーサルフィルタ５１に印加される。トランスバーサルフィルタ５１の詳細な構成は、図１２に示される。即ち、図１２は、従来周知のダブルサンプリング構成のトランスバーサルフィルタ５１を示し、９５−１、９５−２、・・・９５−ｎは、遅延時間ＴＢ／２を有する遅延回路である。９６−１、９６−２、・・・９６−ｎ、９６−（ｎ＋１）は、乗算器で、それぞれの乗算器には、タップ係数入力端子９７−１、９７−２、・・・９７−ｎ、９７−（ｎ＋１）が設けられ、ｎ時刻のタップ係数値が加算器５８から印加される。乗算器９６−１、９６−２、・・・９６−ｎ、９６−（ｎ＋１）の出力信号は、加算器９８で加算され、その出力としてΣ（Ｃ）・（Ｘ）が得られる。
【００３６】
なお、図１２で示すトランスバーサルフィルタ５１は、遅延回路９５−１、９５−２、・・・９５−ｎの遅延時間が図９に示すトランスバーサルフィルタ５１の遅延回路の遅延時間が１／２になったもので、ナイキストサンプリングの場合とほぼ同じ構成である。従って、図１２で示すトランスバーサルフィルタ５１の詳細な動作説明は、従来から良く知られているので省略する。
【００３７】
而して、ダブルサンプリング構成の自動等化器は、文献ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮ  ＯＮＣＯＭＭＵＮＩＣＡＴＩＯＮＳ，  ＶＯＬ．  ＣＯＭ−２４，  ＮＯ．  ８，  ＡＵＧＵＳＴ  １９７９，  ８５６頁−８６４頁“ＦｒａｃｔｉｏｎａｌＴａｐ−Ｓｐａｃｉｎｇ  Ｅｑｕａｌｉｚｅｒ  ａｎｄ  Ｃｏｎｓｅｑｕｅｎｃｅｓ  ｆｏｒ  Ｃｌｏｃｋ  Ｒｅｃｏｖｅｒｙ  ｉｎ  Ｄａｔａ  Ｍｏｄｅｍｓ”に示されている。この文献によると、長い時間のタップ更新に対して、タップ係数値のドリフト現象があるために、その対策としてリーク機能が必要となることが記載されている。
【００３８】
従って、図１１に示す本発明の実施例では、遅延回路８４の出力をリーク機能を有する乗算器１００を介して乗算器８３に印加される。この乗算器１００は、トレーニング信号Ｔ毎にリーク動作をする機能を有する。即ち、スイッチ回路５９は、図８で述べたようにトレーニング信号Ｔ１を受信して、タップ更新を開始する寸前には、接点ｄ側にあり、前回受信したトレーニング信号（Ｃ’ｎ）に（１−β）（ここに、０＜β＜１の定数である。）を乗算する。このβは非常に小さな値であり、前回のトレーニング信号での結果のタップ係数値をほんの少し減ずる（リークさせる）ことになる。
【００３９】
前回受信したトレーニング信号（Ｃ’ｎ）に（１−β）を乗算された信号は、乗算器８３で位相差分（Δθ）だけ回転させる。そして、一旦、（１−β）を乗じた後は、スイッチ回路５９は、接点をｃ側にして、図８に示す自動等化器と同様の動作を行なう。
【００４０】
次に、本発明の更に他の一実施例を図１および図３を用いて説明する。図１は、本発明の他の一実施例の自動等化回路を示すもので、図１１と同じものには、同じ符号が付されている。また、図３は、図１の自動等化回路の各スイッチ回路の動作を説明するタイムチャートを示す図である。なお、図１に示すトランスバーサルフィルタ５１には、図９および図１２に示すトランスバーサルフィルタ５１が使用可能である。
【００４１】
図１に示すスイッチ回路１は、図３のＳＷ１に示すようにトレーニング信号Ｔの開始から終了直前までは、接点ｄに接続され、トレーニング信号Ｔの終了直前からデータＤの期間は、接点ａに接続されている。また、スイッチ回路５９は、図３のＳＷ５９で示されるタイミングでスイッチされ、端子６１には、“（０）”の信号が印加される。従って、スイッチ回路１が接点ｂに接続されている期間は、図５に示す自動等化回路と全く同じ構成となり、動作もこれと全く同じである。そしてスイッチ回路１がトレーニング信号Ｔの終了直前に接点ａに切り換えられ、後述する位相補正およびリーク機能を付加され、更新されたタップ係数値がトランスバーサルフィルタ５１に与えられる。
【００４２】
次に、スイッチ回路２は、図３のＳＷ２に示すようなタイミングでトレーニング信号Ｔの期間中にＯＮされ、遅延回路６０に加えられるタップ係数値（Ｃｎ）を引き込み、乗算器３および位相角度検出器８０に加えられる。位相角度検出器８０では、引き込んだタップ係数値に対してメインタップ（中央タップ）の位相角（θｎｅｗ）を検出する。また、前回トレーニング信号Ｔを受信したとき引き込んだタップ係数値（Ｃ’ｎ）は、遅延回路８４に記憶されており、位相角度検出器８５では、このメインタップの位相角（θｏｌｄ）を検出する。これら位相角（θｎｅｗ）と位相角（θｏｌｄ）が加算器８１で加算（ここでは減算）され、位相角差（Δθ）が求められ、位相回転複素変換器８２で位相回転され、スイッチ回路５を介して、乗算器８３に入力される。
【００４３】
一方、この乗算器８３には、前回トレーニング信号でのタップ係数値（Ｃ’ｎ）にリーク処理即ち（１−β）を乗算した信号が入力される。その結果、リークしたタップ係数値を（Δθ）分回転したことになる。なお、スイッチ回路５は、図３のＳＷ５で示すタイミングで接点ｅ、ｆが切り換わるように動作する。即ち、トレーニング信号Ｔの開始から終了直前までは接点ｆに接続され、端子６の信号“（１）”（＝１＋ｊ・０）が入力され、回転しないようになっている。また、トレーニング信号Ｔの終了直前からデータＤの期間は、接点ｅに接続され、（Δθ）分回転する動作をする。
【００４４】
加算器４では、この回転したタップ係数値から、今回、０クリアして引き込ませたタップ係数値に、βをかけた値を引く。この構成により、前回のタップ係数値に対して、現在のトレーニング信号Ｔで引き込んだタップ係数値を、（１−β）：βの割合で加えていくことにより、目的とする複数のトレーニング信号Ｔを継続してタップ更新するのと等価な動作とすることができる。従って、図３に示すようにトレーニング信号Ｔ１、Ｔ２、・・・の引き込み後のタップ係数値のように順次等化残誤差が減少する自動等化器を実現することができる。
【００４５】
以上、本発明について詳細に説明したが、本発明は、ここに記載された自動等化器に限定されるものではなく、上記以外のデジタルデータ伝送系の自動等化回路に広く適応することが出来ることは、言うまでも無い。
【００４６】
【発明の効果】
以上のように構成することにより、間隔をあけて連続して送られてくるトレーニング信号に対して継続して自動等化器のタップ更新ができ、等化残誤差量をタップ更新ゲインαで決まる最小値まで引き込ませることが可能となる。また、等化残誤差が少なくなることにより、ビット誤り率特性が改善され、更に、伝送路の変化に対しても追従できるため、デジタルデータ伝送系の自動等化回路として極めて優れた利点がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明に使用するデジタルデータの一例を示す図である。
【図３】図１に示す本発明の一実施例の動作を説明する図である。
【図４】トレーニング信号受信による自動等化器の引き込み状態を説明する図である。
【図５】従来の自動等化回路の一例を示すブロック図である。
【図６】複数のトレーニング信号を使用した場合の自動等化の動作を説明する図である。
【図７】伝送路に変化があった場合の自動等化の動作を説明する図である。
【図８】本発明の他の一実施例を示すブロック図である。
【図９】図８に示す本発明の自動等化器に用いられるトランスバーサルフィルタの一例を示すブロック図である。
【図１０】図８に示す本発明の自動等化器に用いられるスイッチ回路の動作タイミングを示す図である。
【図１１】本発明の他の一実施例を示すブロック図である。
【図１２】図１１に示す本発明の自動等化器に用いられるトランスバーサルフィルタの一例を示すブロック図である。
【図１３】従来のデジタルデータ伝送系の変復調装置を示すブロック図である。
【符号の説明】
３０：デジタルデータ入力端子、３１：送信機、３２：変調部、３３：伝送路、３４：受信機、３５：復調部、３６：自動等化器、３７：出力端子、５０：入力端子、５１：トランスバーサルフィルタ、５２：出力端子、４、５３、５８、８１：加算器、５４：基準信号入力端子、５５：共役複素数変換器、３、５６、５７、８３、１００：乗算器、１、２、５、５９：スイッチ回路、６、６１：信号端子、６０、８５：遅延回路、８０、８５：位相角度検出器、８２：位相回転用複素変換器。
【図１】
2004172724.tif 000003
【図２】
2004172724.tif 000004
【図３】
2004172724.tif 000005
【図４】
2004172724.tif 000006
【図５】
2004172724.tif 000007
【図６】
2004172724.tif 000008
【図７】
2004172724.tif 000009
【図８】
2004172724.tif 000010
【図９】
2004172724.tif 000011
【図１０】
2004172724.tif 000012
【図１１】
2004172724.tif 000013
【図１２】
2004172724.tif 000014
【図１３】
2004172724.tif 000015