(57)【要約】【課題】安定した電源給電を確保するとともに、電源配線領域の面積削減を図り、ＬＳＩの面積を削減する。【解決手段】ＶＤＤ配線１０５に接続されるＮ型ウエル電位給電領域１０９を、例えばそれを構成する高濃度Ｎ型不純物拡散層１１２の不純物濃度を、高濃度Ｎ型不純物拡散層で形成されたソース・ドレイン領域１０４よりも高くし、抵抗値を小さくする。同様に、ＶＳＳ配線１０６に接続されるＰ型ウエル電位給電領域１１０を、例えばそれを構成する高濃度Ｐ型不純物拡散層の不純物濃度を、高濃度Ｐ型不純物拡散層で形成されたソース・ドレイン領域１０３よりも高くし、抵抗値を小さくする。ウエル電位給電領域１０９，１１０の抵抗値を小さくすることにより、配線層からなるＶＤＤ配線１０５およびＶＳＳ配線１０６の配線幅を細くしても安定した電源給電を確保できる。【選択図】　　　　図１
2004071787.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板上に形成される能動素子と、ウエルまたは基板に電位を供給するための第１の不純物拡散層で形成される給電領域と、前記能動素子の一部を形成する第２の不純物拡散層とを備えた半導体装置であって、
前記第１の不純物拡散層は、前記第２の不純物拡散層よりも不純物濃度が高濃度であることを特徴とする半導体装置。
【請求項２】
半導体基板と、前記半導体基板上に形成される配線層からなる電源配線と、前記半導体基板表面で前記電源配線に沿って形成された第１の不純物拡散層からなり前記電源配線と接続される給電領域と、能動素子を構成するために前記半導体基板表面に形成され前記第１の不純物拡散層と同じ導電型の第２の不純物拡散層とを備えた半導体装置であって、
前記第１の不純物拡散層は、前記第２の不純物拡散層よりも厚く形成されたことを特徴とする半導体装置。
【請求項３】
前記第１の不純物拡散層は、前記第２の不純物拡散層よりも不純物濃度が高濃度であることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記第１の不純物拡散層および前記第２の不純物拡散層の表面が合金化されたことを特徴とする請求項１，２または３記載の半導体装置。
【請求項５】
半導体基板と、前記半導体基板上に形成される配線層からなる電源配線と、前記半導体基板表面で前記電源配線に沿って形成された第１の不純物拡散層からなり前記電源配線と接続される給電領域と、能動素子を構成するために前記半導体基板表面に形成され前記第１の不純物拡散層と同じ導電型の第２の不純物拡散層とを備え、前記給電領域の第１の不純物拡散層および前記第２の不純物拡散層の表面が合金化された半導体装置であって、
前記第１の不純物拡散層の表面の合金は、前記第２の不純物拡散層の表面の合金よりも厚さが厚く形成されたことを特徴とする半導体装置。
【請求項６】
前記第１の不純物拡散層は、前記第２の不純物拡散層よりも不純物濃度が高濃度であることを特徴とする請求項５記載の半導体装置。
【請求項７】
前記第１の不純物拡散層は、前記第２の不純物拡散層よりも厚く形成されたことを特徴とする請求項５または６記載の半導体装置。
【請求項８】
半導体基板と、前記半導体基板上に形成される配線層からなる電源配線と、前記半導体基板表面で前記電源配線に沿って形成された第１の不純物拡散層からなり前記電源配線と接続される給電領域と、能動素子を構成するために前記半導体基板表面に形成された第２の不純物拡散層とを備え、前記給電領域の第１の不純物拡散層および前記第２の不純物拡散層の表面が合金化された半導体装置であって、
前記給電領域は、前記第１の不純物拡散層の合金化された表面上に導電体層が形成され、かつ前記導電体層が前記電源配線に接続されたことを特徴とする半導体装置。
【請求項９】
前記給電領域は概直線状に並行に複数形成され且つ、その間隔は概一定であることを特徴とする請求項１から８のうちいずれかに記載の半導体装置。
【請求項１０】
前記概直線状に並行に形成された給電領域の第１の不純物拡散層の形成間隔は、５μｍ以下であることを特徴とする請求項９記載の半導体装置。
【請求項１１】
前記概直線状に並行に形成された隣接する給電領域の第１の不純物拡散層の間に、前記給電領域の並び方向に２つ以上の第２の不純物拡散層が並んで形成されたことを特徴とする請求項９記載の半導体装置。
【請求項１２】
前記２つ以上形成された第２の不純物拡散層は、少なくとも１つはＮ型拡散層であり、少なくとも１つはＰ型拡散層であることを特徴とする請求項１１記載の半導体装置。
【請求項１３】
前記概直線状に並行に形成された隣接する給電領域の一方は電源電位が供給される電源配線に接続され、他方は接地電位が供給される電源配線に接続されたことを特徴とする請求項９記載の半導体装置。
【請求項１４】
半導体基板上に複数の能動素子ブロックが配置され、前記能動素子ブロックと前記能動素子ブロックの間の領域に、請求項１から８のうちいずれかに記載の半導体装置における給電領域と同じ構造の給電領域を配置したことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、安定した電源給電を確保できる半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の高速化、高集積化が求められている。しかし、従来の半導体装置では、電源配線が高速化、高集積化にとって大きな問題となっている。
【０００３】
図５は従来の半導体装置の一例であるＣＭＯＳインバータを示し、図５（ａ）はそのパターンレイアウト構造を示す図であり、図５（ｂ）は図５（ａ）のＡ−Ａ’断面図、図５（ｃ）は図５（ａ）のＢ−Ｂ’断面図である。なお、図５（ａ）では、コンタクトホール２０８については、他の要素（配線等）との上下の位置関係については無視し、配置場所を示している。
【０００４】
ＴＰ２は、半導体基板２００上に形成されたＮ型ウエル領域２０１と、高濃度Ｐ型不純物拡散層で形成されたソース・ドレイン領域２０３と、ゲート電極２０７とを有するＰ型ＭＯＳトランジスタ（以下ＰＭＯＳトランジスタと記す）であり、ＴＮ２は、半導体基板２００上に形成されたＰ型ウエル領域２０２と、高濃度Ｎ型不純物拡散層で形成されたソース・ドレイン領域２０４と、ゲート電極２０７とを有するＮ型ＭＯＳトランジスタ（以下ＮＭＯＳトランジスタと記す）である。ここで、２１１はＳｉＯ２等の絶縁膜からなる素子分離領域である。
【０００５】
ＰＭＯＳトランジスタＴＰ２のウエル電位は、Ｎ型ウエル領域２０１上に形成された高濃度Ｎ型不純物拡散層２０９からコンタクトホール２０８を介して、電源電位が給電されている電源配線（以下ＶＤＤ配線と記す）２０５と接続されており、電源電位が給電されている。
【０００６】
また、ＮＭＯＳトランジスタＴＮ２のウエル電位は、Ｐ型ウエル領域２０２上に形成された高濃度Ｐ型不純物拡散層２１０からコンタクトホール２０８を介して、接地電位が給電されている電源配線（以下ＶＳＳ配線と記す）２０６と接続されており、接地電位が給電されている。
【０００７】
ここで、Ｎ型ウエル領域２０１上に形成された高濃度Ｎ型不純物拡散層２０９と、Ｐ型ウエル領域２０２上に高濃度Ｎ型不純物拡散層で形成されたソース・ドレイン領域２０４は同一工程で形成されており、不純物濃度、不純物拡散層の厚さおよび抵抗値がほぼ同じである。同様に、Ｐ型ウエル領域２０２上に形成された高濃度Ｐ型不純物拡散層２１０と、Ｎ型ウエル領域２０１上に高濃度Ｐ型不純物拡散層で形成されたソース・ドレイン領域２０３においても同一工程で形成されており、不純物濃度、不純物拡散層の厚さおよび抵抗値がほぼ同じである。また、プロセスの微細化とともに高速化を実現するため、トランジスタの寄生接合容量の低減や、ショートチャネル効果の抑制が必須であり、トランジスタのソース・ドレイン領域２０３，２０４を形成する高濃度不純物拡散層の厚さは薄く形成される必要がある。よって、同一工程で形成されるウエルに電位を給電する給電領域である高濃度不純物拡散層２０９，２１０についても、プロセスの微細化と共に薄く形成されている。
【０００８】
各トランジスタのソース拡散領域（２０３，２０４）に接続されるＶＤＤ配線２０５およびＶＳＳ配線２０６は、安定した電源給電を確保するため、電源配線の幅広化や多層化、もしくは電源配線の厚膜化等の対策がとられている。しかしながら、電源配線の幅広化及び多層化は、信号配線の引き回し自由度の低下をまねき、チップ面積もしくは配線層数の増大につながる。また、電源配線の厚膜化は、配線ピッチの増大をまねきチップ面積もしくは配線層数の増大と配線間寄生容量の増加による性能低下につながる。
【０００９】
【発明が解決しようとする課題】
以上のように、能動素子が微細化された高密度半導体集積回路では、安定した電源給電を確保するための電源配線の幅広化や多層化、もしくは電源配線の厚膜化等の対策は、電源配線領域が大きな面積を占めることとなり、チップ面積の増大等の問題があった。
【００１０】
本発明は、安定した電源給電を確保するとともに、電源配線領域の面積削減を図ることを可能とした半導体装置を提供することを目的としている。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項１記載の半導体装置は、半導体基板と、半導体基板上に形成される能動素子と、ウエルまたは基板に電位を供給するための第１の不純物拡散層で形成される給電領域と、能動素子の一部を形成する第２の不純物拡散層とを備えた半導体装置であって、第１の不純物拡散層は、第２の不純物拡散層よりも不純物濃度が高濃度であることを特徴とする。
【００１２】
この請求項１の構成により、給電領域の抵抗値を小さくすることができるので、配線層からなる電源配線の配線幅を細くしても安定した電源給電を確保することができる。したがって、安定した電源給電を確保するとともに、電源配線領域の面積の削減が可能となる。
【００１３】
本発明の請求項２記載の半導体装置は、半導体基板と、半導体基板上に形成される配線層からなる電源配線と、半導体基板表面で電源配線に沿って形成された第１の不純物拡散層からなり電源配線と接続される給電領域と、能動素子を構成するために半導体基板表面に形成され第１の不純物拡散層と同じ導電型の第２の不純物拡散層とを備えた半導体装置であって、第１の不純物拡散層は、第２の不純物拡散層よりも厚く形成されたことを特徴とする。
【００１４】
この請求項２の構成により、給電領域の抵抗値を小さくすることができるので、配線層からなる電源配線の配線幅を細くしても安定した電源給電を確保することができる。したがって、安定した電源給電を確保するとともに、電源配線領域の面積の削減が可能となる。
【００１５】
本発明の請求項３記載の半導体装置は、請求項２記載の半導体装置において、第１の不純物拡散層は、第２の不純物拡散層よりも不純物濃度が高濃度であることを特徴とする。
【００１６】
この請求項３の構成により、より給電領域の抵抗値を小さくでき、さらなる安定した電源給電の確保や電源配線領域の面積の削減が可能となる。
【００１７】
本発明の請求項４記載の半導体装置は、請求項１，２または３記載の半導体装置において、第１の不純物拡散層および第２の不純物拡散層の表面が合金化されたことを特徴とする。
【００１８】
この請求項４の構成により、より給電領域の抵抗値を小さくでき、さらなる安定した電源給電の確保や電源配線領域の面積の削減が可能となる。
【００１９】
本発明の請求項５記載の半導体装置は、半導体基板と、半導体基板上に形成される配線層からなる電源配線と、半導体基板表面で電源配線に沿って形成された第１の不純物拡散層からなり電源配線と接続される給電領域と、能動素子を構成するために半導体基板表面に形成され第１の不純物拡散層と同じ導電型の第２の不純物拡散層とを備え、給電領域の第１の不純物拡散層および第２の不純物拡散層の表面が合金化された半導体装置であって、第１の不純物拡散層の表面の合金は、第２の不純物拡散層の表面の合金よりも厚さが厚く形成されたことを特徴とする。
【００２０】
この請求項５の構成により、給電領域の抵抗値を小さくすることができるので、配線層からなる電源配線の配線幅を細くしても安定した電源給電を確保することができる。したがって、安定した電源給電を確保するとともに、電源配線領域の面積の削減が可能となる。
【００２１】
本発明の請求項６記載の半導体装置は、請求項５記載の半導体装置において、第１の不純物拡散層は、第２の不純物拡散層よりも不純物濃度が高濃度であることを特徴とする。
【００２２】
この請求項６の構成により、より給電領域の抵抗値を小さくでき、さらなる安定した電源給電の確保や電源配線領域の面積の削減が可能となる。
【００２３】
本発明の請求項７記載の半導体装置は、請求項５または６記載の半導体装置において、第１の不純物拡散層は、第２の不純物拡散層よりも厚く形成されたことを特徴とする。
【００２４】
この請求項７の構成により、より給電領域の抵抗値を小さくでき、さらなる安定した電源給電の確保や電源配線領域の面積の削減が可能となる。
【００２５】
本発明の請求項８記載の半導体装置は、半導体基板と、半導体基板上に形成される配線層からなる電源配線と、半導体基板表面で電源配線に沿って形成された第１の不純物拡散層からなり電源配線と接続される給電領域と、能動素子を構成するために半導体基板表面に形成された第２の不純物拡散層とを備え、給電領域の第１の不純物拡散層および第２の不純物拡散層の表面が合金化された半導体装置であって、給電領域は、第１の不純物拡散層の合金化された表面上に導電体層が形成され、かつ導電体層が電源配線に接続されたことを特徴とする。
【００２６】
この請求項８の構成により、給電領域の抵抗値を小さくすることができるので、配線層からなる電源配線の配線幅を細くしても安定した電源給電を確保することができる。したがって、安定した電源給電を確保するとともに、電源配線領域の面積の削減が可能となる。
【００２７】
また、本発明の請求項９記載の半導体装置は、請求項１から８のうちいずれかに記載の半導体装置において、給電領域は概直線状に並行に複数形成され且つ、その間隔は概一定であることを特徴とする。
【００２８】
また、本発明の請求項１０記載の半導体装置は、請求項９記載の半導体装置において、概直線状に並行に形成された給電領域の第１の不純物拡散層の形成間隔は、５μｍ以下であることを特徴とする。
【００２９】
また、本発明の請求項１１記載の半導体装置は、請求項９記載の半導体装置において、概直線状に並行に形成された隣接する給電領域の第１の不純物拡散層の間に、給電領域の並び方向に２つ以上の第２の不純物拡散層が並んで形成されたことを特徴とする。
【００３０】
また、本発明の請求項１２記載の半導体装置は、請求項１１記載の半導体装置において、２つ以上形成された第２の不純物拡散層は、少なくとも１つはＮ型拡散層であり、少なくとも１つはＰ型拡散層であることを特徴とする。
【００３１】
また、本発明の請求項１３記載の半導体装置は、請求項９記載の半導体装置において、概直線状に並行に形成された隣接する給電領域の一方は電源電位が供給される電源配線に接続され、他方は接地電位が供給される電源配線に接続されたことを特徴とする。
【００３２】
また、本発明の請求項１４記載の半導体装置は、半導体基板上に複数の能動素子ブロックが配置され、能動素子ブロックと能動素子ブロックの間の領域に、請求項１から８のうちいずれかに記載の半導体装置における給電領域と同じ構造の給電領域を配置したことを特徴とする。
【００３３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００３４】
図１は本発明の第１〜第５の実施の形態の半導体装置の一例であるＣＭＯＳインバータを示し、図１（ａ）は第１〜第５の実施の形態におけるパターンレアウト構造を示す図であり、図１（ｂ）は第１の実施の形態の半導体装置における図１（ａ）のＡ−Ａ’断面図、図１（ｃ）は第２の実施の形態の半導体装置における図１（ａ）のＡ−Ａ’断面図、図１（ｄ）は第３の実施の形態の半導体装置における図１（ａ）のＡ−Ａ’断面図、図１（ｅ）は第４の実施の形態の半導体装置における図１（ａ）のＡ−Ａ’断面図、図１（ｆ）は第５の実施の形態の半導体装置における図１（ａ）のＡ−Ａ’断面図である。なお、図１（ａ）では、コンタクトホール１０８については、他の要素（配線等）との上下の位置関係については無視し、配置場所を示している。
【００３５】
ＴＰ１は、半導体基板１００上に形成されたＮ型ウエル領域１０１と、高濃度Ｐ型不純物拡散層で形成されたソース・ドレイン領域１０３と、ゲート電極１０７とを有するＰＭＯＳトランジスタであり、ＴＮ１は、半導体基板１００上に形成されたＰ型ウエル領域１０２と、高濃度Ｎ型不純物拡散層で形成されたソース・ドレイン領域１０４と、ゲート電極１０７とを有するＮＭＯＳトランジスタである。ここで、１１１はＳｉＯ２等の絶縁膜からなる素子分離領域である。
【００３６】
ＰＭＯＳトランジスタＴＰ１のウエル電位は、Ｎ型ウエル領域１０１上に形成されたＮ型ウエル電位給電領域１０９からコンタクトホール１０８を介して、ＶＤＤ配線１０５と接続されており、電源電位が給電されている。また、ＮＭＯＳトランジスタＴＮ１のウエル電位は、Ｐ型ウエル領域１０２上に形成されたＰ型ウエル電位給電領域１１０からコンタクトホール１０８を介して、ＶＳＳ配線１０６と接続されており、接地電位が給電されている。Ｎ型ウエル電位給電領域１０９はＶＤＤ配線１０５に沿ってその下方に形成され、Ｐ型ウエル電位給電領域１１０はＶＳＳ配線１０６に沿ってその下方に形成されている。
【００３７】
以上の点は図１で示す各実施の形態において共通である。Ｎ型ウエル電位給電領域１０９およびＰ型ウエル電位給電領域１１０の構成がそれぞれの実施の形態で異なり、以下詳しく説明する。
【００３８】
第１の実施の形態では、図１（ｂ）に示すように、Ｎ型ウエル領域１０１上に形成されたＮ型ウエル電位給電領域１０９は、高濃度Ｎ型不純物拡散層１１２であり、Ｐ型ウエル領域１０２上に高濃度Ｎ型不純物拡散層で形成されたソース・ドレイン領域１０４に比べ不純物濃度が高く抵抗値が小さい。同様に、Ｐ型ウエル領域１０２上に形成されたＰ型ウエル電位給電領域１１０は、高濃度Ｐ型不純物拡散層であり、Ｎ型ウエル領域１０１上に高濃度Ｐ型不純物拡散層で形成されたソース・ドレイン領域１０３に比べ不純物濃度が高く抵抗値が小さい。なお、ウエル電位給電領域１０９，１１０を構成する高濃度不純物拡散層の表面が合金化されていてもよい。
【００３９】
第２の実施の形態では、図１（ｃ）に示すように、Ｎ型ウエル領域１０１上に形成されたＮ型ウエル電位給電領域１０９は、高濃度Ｎ型不純物拡散層１１３であり、Ｐ型ウエル領域１０２上に高濃度Ｎ型不純物拡散層で形成されたソース・ドレイン領域１０４に比べ不純物拡散層が厚く抵抗値が小さい。同様に、Ｐ型ウエル領域１０２上に形成されたＰ型ウエル電位給電領域１１０は、高濃度Ｐ型不純物拡散層であり、Ｎ型ウエル領域１０１上に高濃度Ｐ型不純物拡散層で形成されたソース・ドレイン領域１０３に比べ不純物拡散層が厚く抵抗値が小さい。なお、ウエル電位給電領域１０９・１１０を構成する高濃度不純物拡散層は、第１の実施の形態のようにトランジスタのソース・ドレイン領域１０４・１０３を形成する高濃度不純物拡散層よりも不純物濃度が高く設定されることが望ましく、また高濃度不純物拡散層の表面が合金化されていてもよい。
【００４０】
第３の実施の形態では、トランジスタのソース・ドレイン領域１０３，１０４を構成する高濃度不純物拡散層の表面が合金化されており、図１（ｄ）に示すように、Ｎ型ウエル領域１０１上に形成されたＮ型ウエル電位給電領域１０９は、表面が合金化１１５された高濃度Ｎ型不純物拡散層１１４であり、Ｐ型ウエル領域１０２上に表面が合金化された高濃度Ｎ型不純物拡散層で形成されたソース・ドレイン領域１０４に比べ合金の厚さが厚く形成されており、Ｐ型ウエル領域１０２上に表面が合金化された高濃度Ｎ型不純物拡散層で形成されたソース・ドレイン領域１０４及び、Ｎ型ウエル領域１０１上に形成され表面が合金化されていない高濃度Ｎ型不純物拡散層に比べ抵抗値が小さい。同様に、Ｐ型ウエル領域１０２上に形成されたＰ型ウエル電位給電領域１１０は、表面が合金化された高濃度Ｐ型不純物拡散層であり、Ｎ型ウエル領域１０１上に表面が合金化された高濃度Ｐ型不純物拡散層で形成されたソース・ドレイン領域１０３に比べ合金の厚さが厚く形成されており、Ｎ型ウエル領域１０１上に表面が合金化された高濃度Ｐ型不純物拡散層で形成されたソース・ドレイン領域１０３及び、Ｐ型ウエル領域１０２上に形成され表面が合金化されていない高濃度Ｐ型不純物拡散層に比べ抵抗値が小さい。なお、ウエル電位給電領域１０９・１１０を構成する高濃度不純物拡散層は、第１の実施の形態のようにトランジスタのソース・ドレイン領域１０４・１０３を形成する高濃度不純物拡散層よりも不純物濃度が高く設定されることが望ましい。
【００４１】
第４の実施の形態では、トランジスタのソース・ドレイン領域１０３，１０４を構成する高濃度不純物拡散層の表面が合金化されており、図１（ｅ）に示すように、Ｎ型ウエル領域１０１上に形成されたＮ型ウエル電位給電領域１０９は、表面が合金化１１５された高濃度Ｎ型不純物拡散層１１６であり、Ｐ型ウエル領域１０２上に表面が合金化された高濃度Ｎ型不純物拡散層で形成されたソース・ドレイン領域１０４に比べ合金の厚さが厚く、且つ不純物拡散層が厚く形成されており、Ｐ型ウエル領域１０２上に表面が合金化された高濃度Ｎ型不純物拡散層で形成されたソース・ドレイン領域１０４及び、Ｎ型ウエル領域１０１上に形成され表面が合金化されていない高濃度Ｎ型不純物拡散層に比べ抵抗値が小さい。同様に、Ｐ型ウエル領域１０２上に形成されたＰ型ウエル電位給電領域１１０は、表面が合金化された高濃度Ｐ型不純物拡散層であり、Ｎ型ウエル領域１０１上に表面が合金化された高濃度Ｐ型不純物拡散層で形成されたソース・ドレイン領域１０３に比べ合金の厚さが厚く、且つ不純物拡散層が厚く形成されており、Ｎ型ウエル領域１０１上に表面が合金化された高濃度Ｐ型不純物拡散層で形成されたソース・ドレイン領域１０３及び、Ｐ型ウエル領域１０２上に形成され表面が合金化されていない高濃度Ｐ型不純物拡散層に比べ抵抗値が小さい。なお、ウエル電位給電領域１０９・１１０を構成する高濃度不純物拡散層は、第１の実施の形態のようにトランジスタのソース・ドレイン領域１０４・１０３を形成する高濃度不純物拡散層よりも不純物濃度が高く設定されることが望ましい。
【００４２】
第５の実施の形態では、トランジスタのソース・ドレイン領域１０３，１０４を構成する高濃度不純物拡散層の表面が合金化されており、図１（ｆ）に示すように、Ｎ型ウエル領域１０１上に形成されたＮ型ウエル電位給電領域１０９は、表面が合金化１１８された高濃度Ｎ型不純物拡散層１１７と、合金１１８の上層に堆積されたアルミニウム等の導電材料１１９とからなり、Ｐ型ウエル領域１０２上に表面が合金化された高濃度Ｎ型不純物拡散層で形成されたソース・ドレイン領域１０４及び、Ｎ型ウエル領域１０１上に形成され表面が合金化されていない高濃度Ｎ型不純物拡散層及び、Ｎ型ウエル領域１０１上に形成され表面が合金化された高濃度Ｎ型不純物拡散層に比べ抵抗値が小さい。同様に、Ｐ型ウエル領域１０２上に形成されたＰ型ウエル電位給電領域１１０は、表面が合金化された高濃度Ｐ型不純物拡散層と、合金の上層に堆積されたアルミニウム等の導電材料とからなり、Ｎ型ウエル領域１０１上に表面が合金化された高濃度Ｐ型不純物拡散層で形成されたソース・ドレイン領域１０３及び、Ｐ型ウエル領域１０２上に形成され表面が合金化されていない高濃度Ｐ型不純物拡散層及び、Ｐ型ウエル領域１０２上に形成され表面が合金化された高濃度Ｐ型不純物拡散層に比べ抵抗値が小さい。なお、ウエル電位給電領域１０９・１１０を構成する高濃度不純物拡散層は、第１の実施の形態のようにトランジスタのソース・ドレイン領域１０４・１０３を形成する高濃度不純物拡散層よりも不純物濃度が高く設定されることが望ましい。
【００４３】
図１（ｆ）では、Ｎ型ウエル電位給電領域１０９とＰ型ウエル電位給電領域１１０は、導電材料１１９が基板内（ウエル領域１０１の内部）に埋め込まれている。この形成方法については、例えば、トランジスタを形成後にＮ型ウエル電位給電領域１０９となる部分を選択的にエッチングしてトレンチを形成し、そのトレンチの底部に不純物拡散を行った後、合金化（サリサイド化）することで高濃度Ｎ型不純物拡散層１１７および合金１１８を形成し、さらにメタルスパッタにより導電材料１１９を堆積することでＮ型ウエル電位給電領域１０９を形成でき、Ｐ型ウエル電位給電領域１１０についても同様に形成できる。導電材料１１９としては、アルミニウムの他、タングステンや銅などの金属や、不純物拡散層よりも抵抗率の低い導電材料を用いればよい。
【００４４】
なお、図１（ｄ），（ｅ）の合金１１５や図１（ｆ）の合金１１８は、チタン、コバルト、ニッケル等の導電材料を用いて形成できる。
【００４５】
以上のように第１〜第５の実施の形態によれば、ウエル電位給電領域１０９，１１０の抵抗値を小さくすることができるので、配線層からなるＶＤＤ配線１０５およびＶＳＳ配線１０６の配線幅を細くしても安定した電源給電を確保することができる。したがって、安定した電源給電を確保するとともに、電源配線領域の面積の削減が可能となる。
【００４６】
なお、以上の実施の形態では、ＶＤＤ（電源電位）が供給されるＮ型ウエル電位給電領域１０９と、ＶＳＳ（接地電位）が供給されるＰ型ウエル電位給電領域１１０との両方に本発明の構成を適用したが、いずれか一方のみに適用してもそれによる効果は得られる。
【００４７】
図２（ａ）は、図５で説明した従来型の電源構造を持つ標準セル３０１と、図１（第１〜第５の実施の形態）で説明した本発明の電源構造を持つ標準セル３０２を比較したものである。ここで、３０３は信号配線、３０４はＶＤＤ配線、３０５はＶＳＳ配線である。
【００４８】
従来型の電源構造を持つ標準セル３０１に対し、本発明の電源構造を持つ標準セル３０２では、図１のウエル電位給電領域１０９，１１０の抵抗値を小さくできるため、配線層で形成されるＶＤＤ配線３０４およびＶＳＳ配線３０５の電源配線幅を細く形成することができ、標準セルの面積を縮小することができる。
【００４９】
図２（ｂ）は、図１で説明した本発明の電源構造を持つ標準セル３０２を用いて機能素子ブロック３０６を構成した例であり、図２（ｃ）は、ブロック３０６とブロック３０６の間の素子が存在しない領域には、基板又はウエルに電位を給電するために、図１のウエル電位給電領域１０９や１１０と同様の基板又はウエル電位給電領域３０７を配置してＬＳＩチップ３０８を構成した例である。
【００５０】
図２（ｂ）では、ＶＤＤ配線３０４とＶＳＳ配線３０５とが交互に並行に配置されている。それぞれの標準セル３０２において、ＶＤＤ配線３０４の直下およびＶＤＤ配線３０４の近傍の領域には、例えば図１（ａ）のようにＮ型ウエル領域１０１が形成され、ＶＤＤ配線３０４の直下にはＮ型ウエル領域１０１上にＶＤＤ配線３０４と電気的に接続される高濃度Ｎ型不純物拡散層（１１２，１１３，１１４，１１６，１１７）が形成されている。また、ＶＳＳ配線３０５の直下およびＶＳＳ配線３０５の近傍の領域には、例えば図１（ａ）のようにＰ型ウエル領域１０２が形成され、ＶＳＳ配線３０５の直下にはＰ型ウエル領域１０１上にＶＳＳ配線３０５と電気的に接続される高濃度Ｐ型不純物拡散層が形成されている。ここでは、隣接するＶＤＤ配線３０４，ＶＳＳ配線３０５にそれぞれ接続される高濃度Ｎ型不純物拡散層と高濃度Ｐ型不純物拡散層の形成間隔は５μｍ以下にしている。
【００５１】
通常、ブロックとブロックの間は、電源配線や信号配線のバス等が配置されており、半導体基板表面にはいかなる素子も配置されていない場合が多い。
【００５２】
図２（ｃ）のように、ブロック３０６の構成を図１の電源構造を持った標準セル３０２で構成し、ブロック３０６間にも、図１の電源構造を持った基板電位給電領域３０７を幹線状に構成することで、ＬＳＩ全体で、電源を強化することができる。なお、基板又はウエル電位給電領域３０７には、ＶＤＤ配線に接続されるもの（ＶＤＤ供給用）とＶＳＳ配線に接続されるもの（ＶＳＳ供給用）のどちらか単一の場合と両者が混在する場合とがある。また、基板又はウエル電位給電領域３０７上には、それに沿って電源配線（ＶＤＤ配線あるいはＶＳＳ配線）が形成される場合と、基板又はウエル電位給電領域３０７だけで電源配線リングを構成する場合がある。
【００５３】
以上の実施の形態では、電源配線が基板又はウエルへの電位給電領域に沿って配置され、電位給電領域と直接接続されている構成を例に説明したが、そのような構成に限らず本発明を適用することが可能である。その例として、電源配線が基板又はウエルへの電位給電領域に沿って配置されず、電位給電領域と直接接続されていない構成に第１の実施の形態を適用した場合を図３に示す。図３は本発明の第６の実施の形態の半導体装置の一例であるＣＭＯＳインバータを示し、図３（ａ）はそのパターンレアウト構造を示す図であり、図３（ｂ）は図３（ａ）のＡ−Ａ’断面図である。図３（ａ）、（ｂ）では図１（ａ）、（ｂ）と対応するものには同一符号を付し、詳しい説明は省略する。
【００５４】
図３の構成では、ＶＤＤ配線１０５・ＶＳＳ配線１０６が、図１のようにＮ型・Ｐ型ウエル電位給電領域１０９・１１０の真上には配置されず、トランジスタのソース・ドレイン領域１０３・１０４の上方に配置され、ウエル電位給電領域１０９・１１０とは直接接続されていない。また、図３（ｂ）に示すように、Ｎ型ウエル領域１０１上に形成されたＮ型ウエル電位給電領域１０９は、ソース・ドレイン領域１０３とともに表面がサリサイド化され合金１２０が形成された高濃度Ｎ型不純物拡散層１１２からなり、高濃度Ｎ型不純物拡散層１１２は、第１の実施の形態で説明したようにＰ型ウエル領域１０２上に高濃度Ｎ型不純物拡散層で形成されたソース・ドレイン領域１０４に比べ不純物濃度が高く抵抗値が小さい。同様に、Ｐ型ウエル領域１０２上に形成されたＰ型ウエル電位給電領域１１０は、ソース・ドレイン領域１０４とともに表面がサリサイド化され合金１２０が形成された高濃度Ｐ型不純物拡散層からなり、この高濃度Ｐ型不純物拡散層は、第１の実施の形態で説明したようにＮ型ウエル領域１０１上に高濃度Ｐ型不純物拡散層で形成されたソース・ドレイン領域１０３に比べ不純物濃度が高く抵抗値が小さい。
【００５５】
図３の場合、Ｎ型ウエル領域１０１上では、Ｎ型ウエル電位給電領域１０９の高濃度Ｎ型不純物拡散層１１２とＰ型不純物拡散層のソース領域（１０３）とが隣接して形成され、サリサイド化による合金１２０によって高濃度Ｎ型不純物拡散層１１２とＰ型不純物拡散層のソース領域（１０３）とが接続されている。したがって、Ｎ型ウエル電位給電領域１０９は、Ｐ型不純物拡散層のソース領域（１０３）を経由しＶＤＤ配線１０５と接続される。同様に、Ｐ型ウエル領域１０２上では、Ｐ型ウエル電位給電領域１１０の高濃度Ｐ型不純物拡散層とＮ型不純物拡散層のソース領域（１０４）とが隣接して形成され、サリサイド化による合金１２０によって高濃度Ｐ型不純物拡散層とＮ型不純物拡散層のソース領域（１０４）とが接続されている。したがって、Ｐ型ウエル電位給電領域１１０は、Ｎ型不純物拡散層のソース領域（１０４）を経由しＶＳＳ配線１０６と接続される。
【００５６】
また、以上の実施の形態では、トランジスタのソース領域と基板又はウエルへの電位給電領域とが共通の電源配線に接続されている構成を例に説明したが、それぞれ別々の電源配線に接続されている構成についても本発明を適用することが可能である。その例として、トランジスタのソース領域と基板又はウエルへの電位給電領域とが別々の電源配線に接続されている構成に第１の実施の形態を適用した場合を図４に示す。図４は本発明の第７の実施の形態の半導体装置の一例であるＣＭＯＳインバータを示し、図４（ａ）はそのパターンレアウト構造を示す図であり、図４（ｂ）は図４（ａ）のＡ−Ａ’断面図である。図４（ａ）、（ｂ）では図１（ａ）、（ｂ）と対応するものには同一符号を付し、詳しい説明は省略する。
【００５７】
図４の構成は、図１のソースとウエルの給電に共通のＶＤＤ配線１０５に代えて、Ｎウエル給電用電源（ＶＤＤ）配線１２１とソース用の電源（ＶＤＤ）配線１２２とを用い、同様に図１のＶＳＳ配線１０６に代えて、Ｐウエル給電用電源（ＶＳＳ）配線１２３とソース用の電源（ＶＳＳ）配線１２４とを用いるようにした構成であり、他の構成は第１の実施の形態と同様である。
【００５８】
以上説明したように本発明の実施の形態によれば、配線層からなる電源配線に接続される基板又はウエルへの電位給電領域の抵抗値を小さくすることができるため、安定した電源給電を確保するために必要であった電源配線幅を縮小することができ、電源配線の面積を削減し、ＬＳＩチップ面積を大幅に低減できる。また、従来の、安定した電源給電を確保するための電源配線の幅広化や多層化、もしくは電源配線の厚膜化等の対策による配線層数の増大という弊害もない。
【００５９】
【発明の効果】
本発明によれば、基板又はウエルに電位を給電するための給電領域の抵抗値を小さくすることができるので、配線層からなる電源配線の配線幅を細くしても安定した電源給電を確保することができる。したがって、安定した電源給電を確保するとともに、電源配線領域の面積の削減が可能となり、ＬＳＩのチップ面積を縮小することができる。
【図面の簡単な説明】
【図１】図１（ａ）は本発明の第１〜第５の実施の形態の半導体装置の一例であるＣＭＯＳインバータのパターンレアウト構造を示す図、図１（ｂ）〜（ｆ）は第１〜第５の実施の形態のそれぞれの場合における図１（ａ）のＡ−Ａ’断面図である。
【図２】図２（ａ）は本発明の電源構造を持つ標準セルを従来のものと比較した図、図２（ｂ）は本発明の電源構造を持つ標準セルを用いて機能素子ブロックを構成した例を示す図、図２（ｃ）はＬＳＩチップを構成した例を示す図である。
【図３】図３（ａ）は本発明の第６の実施の形態の半導体装置の一例であるＣＭＯＳインバータのパターンレアウト構造を示す図、図３（ｂ）は図３（ａ）のＡ−Ａ’断面図である。
【図４】図４（ａ）は本発明の第７の実施の形態の半導体装置の一例であるＣＭＯＳインバータのパターンレアウト構造を示す図、図４（ｂ）は図４（ａ）のＡ−Ａ’断面図である。
【図５】図５（ａ）は従来の半導体装置の一例であるＣＭＯＳインバータのパターンレイアウト構造を示す図、図５（ｂ）は図５（ａ）のＡ−Ａ’断面図、図５（ｃ）は図５（ａ）のＢ−Ｂ’断面図である。
【符号の説明】
１００，２００　半導体基板
１０１，２０１　Ｎ型ウエル領域
１０２，２０２　Ｐ型ウエル領域
１０３，２０３　高濃度Ｐ型不純物拡散層で形成されたソース・ドレイン領域１０４，２０４　高濃度Ｎ型不純物拡散層で形成されたソース・ドレイン領域
１０５，２０５，３０４　ＶＤＤ配線
１０６，２０６，３０５　ＶＳＳ配線
１０７，２０７　ゲート電極
１０８，２０８　コンタクトホール
１０９，２０９　Ｎ型ウエル電位給電領域
１１０，２１０　Ｐ型ウエル電位給電領域
１１１，２１１　ＳｉＯ２等の絶縁膜からなる素子分離領域
１１２，１１３，１１４，１１６，１１７　高濃度Ｎ型不純物拡散層
１１５，１１８　高濃度拡散領域が合金化された領域
１１９　アルミニウム等の導電材料
１２１　Ｎウエル給電用ＶＤＤ配線
１２２　ソース用ＶＤＤ配線
１２３　Ｐウエル給電用ＶＳＳ配線
１２４　ソース用ＶＳＳ配線
３０１　従来構造の標準セル
３０２　本発明の構造を有した標準セル
３０３　信号配線
３０６　機能素子ブロック
３０７　基板又はウエルへの電位給電領域
３０８　ＬＳＩチップ
【図１】
2004071787.tif 000003
【図２】
2004071787.tif 000004
【図３】
2004071787.tif 000005
【図４】
2004071787.tif 000006
【図５】
2004071787.tif 000007