(57)【要約】【課題】低消費電力型の突入電流防止回路を提供することを目的とする。【解決手段】本発明の突入電流防止回路は、電源入力端子と内部回路の間に設けた電流制限部と、電流制限部に並列接続され、駆動信号の入力に応じて導通するバイパス部と、第１スイッチのオンに応じて動作し、上記バイパス部を導通させる電位の駆動信号を生成する第１回路と、第２スイッチのオンに応じて動作し、上記第１回路により生成された駆動信号を上記バイパス部に印加する第２回路と、第２回路が上記バイパス部に印加する駆動信号の電位を減少させる放電部と、上記入力端子への給電開始に応じて始動し、上記駆動信号がバイパス部を導通し続ける周期で上記第１スイッチ及び第２スイッチを交互にオンする制御回路とで構成されることを特徴とする。【選択図】  図１
2004343891.tif 000002
【特許請求の範囲】
【請求項１】
電源の入力端子への給電開始時に、給電線を介して内部回路に突入電流が流れ込むのを防止する突入電流防止回路において、
上記電源の入力端子と、内部回路への給電線との間に設けた電流制限部と、
上記電流制限部に並列に接続され、所定電位の駆動信号の入力に応じて導通するバイパス部と、
第１スイッチを有し、上記第１スイッチのオンに応じて動作し、上記駆動信号を生成する第１ブートストラップ回路と、
第２スイッチを有し、上記第２スイッチのオンに応じて動作し、上記第１ブートストラップ回路により生成された駆動信号を上記バイパス部に印加する第２ブートストラップ回路と、
第２ブートストラップ回路が上記バイパス部に印加する上記駆動信号の電位を減少させる放電部と、
上記入力端子への給電開始に応じて始動し、上記駆動信号がバイパス部をオンし続ける周期で上記第１スイッチ及び第２スイッチを交互にオンする制御回路とで構成されることを特徴とする突入電流防止回路。
【請求項２】
請求項１に記載の突入電流防止回路であって、
上記第１ブートストラップ回路は、少なくとも、副電源と、上記副電源に順方向接続された第１ダイオードと、上記第１ダイオードのカソードに接続された第１コンデンサを有する閉回路であって、回路内に第１スイッチを備え、
上記第２ブートストラップ回路は、少なくとも、アノードが上記第１ダイオードのカソードに接続され、カソードが第２コンデンサ及び上記バイパス部の駆動信号入力端子に接続された第２ダイオードと、上記第２コンデンサの他端が直接又は他の回路素子を介して上記第１コンデンサの第２ダイオードに接続されている側と反対の側に接続されて成る閉回路であって、回路内に第２スイッチを備える突入電流防止回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源投入時に発生する突入電流から内部回路を保護すると共に、外部入力電源への撹乱を防止する突入電流防止回路に関する。
【０００２】
【従来の技術】
従来より、内部回路を保護するため、電源投入時に発生する突入電流の内部回路への進入を防止する突入電流防止回路が種々提案されている。図４は、突入電流防止回路Ａとして、入力端子にサーミスタ２０１を用いるＤＣ−ＤＣ変換回路２００を示す。電源投入時、サーミスタ２０１は低温で高抵抗であるため、入力端子から内部回路（本回路ではコンデンサ２０２）に突入電流が流れ込むのを防止することができる。サーミスタ２０１の抵抗値は、時間の経過に伴う自己発熱により低下する。サーミスタ２０１の当該特性により、電源投入後にサーミスタ２０１で浪費される電力は低減される。
【０００３】
しかし、上記サーミスタ２０１を用いる突入電流防止回路Ａでは、一旦電源をオフした後に、短時間（例えば１秒程度、従って、ＤＣ−ＤＣ変換回路２００の動作が完全に停止しないような数十ｍｓｅｃ以下のいわゆる瞬断は含まない。）で再度電源をオンにした場合、未だサーミスタ２０１の温度が高く、抵抗値が低いことがあり、この場合に正確に動作しないといった問題がある。
【０００４】
図５は、上記問題を解決する突入防止回路Ｂの構成を示す回路図である。突入電流防止回路Ｂは、上記突入電流防止回路Ａが備えていたサーミスタ２０１の代わりに、高抵抗３０１とサイリスタスイッチ３０２を並列に接続して成る。上記サイリスタスイッチ３０２は、電源投入後、電圧が安定してから始動する内部のトランス３０３を利用して誘起される電圧を用いてオンに切り換えられる（例えば、特許文献１の従来技術の欄を参照）。
【０００５】
【特許文献１】
特開平１０−１４２４６号公報
【０００６】
電源投入直後、サイリスタ３０２はオフしており、全ての電流が高抵抗３０１に流れ込む。これにより、内部回路に突入電流が流れ込むのを防止することができる。また、電圧が安定してからは、内部のトランス３０３において誘起される電圧によりサイリスタ３０２がオンして高抵抗３０１をバイパスさせる。これにより高抵抗３０１で無駄に電力が消費されるのを防止する。電源をオフにすると、トランス３０３において誘起されていた電圧が消失し、サイリスタ３０２がオフして次の電源投入時に対する準備が完了する。このように突入電流防止回路Ｂでは、一旦電源をオフした後に短時間で再度電源をオンにした場合であっても、内部回路に突入電流が流れ込むのを防止することができる。
【０００７】
【発明が解決しようとする課題】
しかし、上記突入電流防止回路Ｂのように、トランス３０３において誘起される電圧を利用してサイリスタ３０２をオンして、高抵抗３０１をバイパスさせるタイプの突入電流防止回路Ｂでは、回路が動作している間中、サイリスタ３０２にオンしておくための電流を供給しつづける必要がある。この点、上記特許文献１に開示される発明の突入電流防止回路Ａにおいても同様である。
【０００８】
また、図５の突入防止回路Ｂでは、ＤＣ−ＤＣ変換回路のトランスの一部をトランス３０３として利用することで回路規模の増加を抑制するが、トランスを必要としないタイプの回路に適用する場合には、他の回路素子に比べるとサイズの大きなトランスを別途用意する必要が生じる。
【０００９】
本発明は、一旦電源をオフした後に短時間で再度電源をオンにした場合でも、内部の回路に突入電流が流れ込むのを防止でき、かつ、上記突入防止回路Ｂのように、他の回路素子に比べてサイズの大きなトランスを必要とせず、消費電力の低い突入電流防止回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の第１の突入電流防止回路は、電源の入力端子への給電開始時に、給電線を介して内部回路に突入電流が流れ込むのを防止する突入電流防止回路において、上記電源の入力端子と、内部回路への給電線との間に設けた電流制限部と、上記電流制限部に並列に接続され、所定電位の駆動信号の入力に応じて導通するバイパス部と、第１スイッチを有し、上記第１スイッチのオンに応じて動作し、上記駆動信号を生成する第１ブートストラップ回路と、第２スイッチを有し、上記第２スイッチのオンに応じて動作し、上記第１ブートストラップ回路により生成された駆動信号を上記バイパス部に印加する第２ブートストラップ回路と、第２ブートストラップ回路が上記バイパス部に印加する上記駆動信号の電位を減少させる放電部と、上記入力端子への給電開始に応じて始動し、上記駆動信号がバイパス部をオンし続ける周期で上記第１スイッチ及び第２スイッチを交互にオンする制御回路とで構成されることを特徴とする。
【００１１】
本発明の第２の突入電流防止回路は、上記第１の突入電流防止回路であって、上記第１ブートストラップ回路は、少なくとも、副電源と、上記副電源に順方向接続された第１ダイオードと、上記第１ダイオードのカソードに接続された第１コンデンサを有する閉回路であって、回路内に第１スイッチを備え、上記第２ブートストラップ回路は、少なくとも、アノードが上記第１ダイオードのカソードに接続され、カソードが第２コンデンサ及び上記バイパス部の駆動信号入力端子に接続された第２ダイオードと、上記第２コンデンサの他端が直接又は他の回路素子を介して上記第１コンデンサの第２ダイオードに接続されている側と反対の側に接続されて成る閉回路であって、回路内に第２スイッチを備えることを特徴とする。
【００１２】
【発明の実施の形態】
以下、添付の図面を参照しつつ実施の形態に係る突入電流防止回路１０の説明を行う。
図１は、入力端子１０１に実施の形態に係る突入電流防止回路１０の組み込まれたＤＣ−ＤＣ変換回路１００の構成を示す図である。本実施形態における突入電流防止回路１０は、ＤＣ−ＤＣ変換回路１００の回路の一部を共用している。このため、先ず、ＤＣ−ＤＣ変換回路１００について説明した後に、突入電流防止回路１０の構成及び動作について説明する。
【００１３】
ＤＣ−ＤＣ変換回路１００は、入力コンデンサ２１、入力コンデンサ２１に並列に、かつ、互いに直列に接続されたＮチャンネル型ＭＯＳＦＥＴのスイッチングトランジスタ２２及び２３、及び、入力コンデンサ２１に所定の電荷が溜まるのを待ってから始動し、上記スイッチングトランジスタ２２及び２３を交互にオンする制御回路２４、制御回路２４の働きにより共振電流を生成するコンデンサ２５及びトランス２６、並びに、トランス２６による変圧後の交流電圧を平滑化して直流電圧に変換する整流平滑回路２７で構成される。
【００１４】
制御回路２４は、入力コンデンサ２１に所定の電荷が溜まり、点σの電位が基準電位Ｖｒｅｆ０より高くなった場合にＨｉｇｈレベルの信号を出力する比較器２４ａ、比較器２４ａの出力と基準クロック信号ＣＬＫが入力される２入力ＡＮＤゲート２４ｂ、ＡＮＤゲート２４ｂの出力を反転して出力するインバータ２４ｃ、インバータ２４ｃと比較器２４ａの出力が入力される２入力ＡＮＤゲート２４ｄとで構成される。ＡＮＤゲート２４ｂの出力端子は、トランジスタスイッチ２２のゲートに接続され、ＡＮＤゲート２４ｄの出力端子は、トランジスタスイッチ２３のゲートに接続される。
【００１５】
上記構成の制御回路２４は、コンデンサ２１に電荷が充填され、点σの電位が基準電位Ｖｒｅｆ０を越えるまでの間、トランジスタスイッチ２２及び２３のゲートにＬｏｗレベルの信号を出力する。トランジスタスイッチ２２がオフの状態にあるためトランス２６は動作せず、結果としてＤＣ−ＤＣ変換回路１００は停止している。他方、点σの電位が基準電位Ｖｒｅｆ０を越えた場合、トランジスタスイッチ２２及び２３のゲートに、基準クロック信号ＣＬＫに同期して交互にＨｉｇｈレベルの信号を出力する。これにより、トランス２６に交流電圧が印加され、整流平滑回路２７より変圧後の交流電圧が整流平滑され直流電圧が出力される。
【００１６】
なお、上記制御回路２４として、入力端子１０１に電圧Ｅを印加し始めた後、点σの電位によらず、タイマーによる所定時間経過後に始動するＰＷＭ駆動回路を用いることも考えられる。この場合、点σの電位が基準値Ｖｒｅｆ０に達した場合に、後に説明する充電部Ｃを構成する第１及び第２のブートストラップ回路３０及び４０を所定の周期で交互に動作させる別の制御回路を用意すれば良い。
【００１７】
引き続き、突入電流防止回路１０の構成について説明する。突入電流防止回路１０は、大きく分けて、電流制限部Ｌ、バイパス部Ｂ、充電部Ｃ及び放電部Ｄとで構成される。
【００１８】
電流制限部Ｌは、高い抵抗値（例えば、１００Ω）の抵抗１１で成り、電源投入時に突入電流が内部回路であるコンデンサ２１に流れ込むのを防止する。
【００１９】
バイパス部Ｂは、Ｎチャンネル型ＭＯＳＦＥＴのトランジスタスイッチ１２で成る。充電部Ｃの働きにより上記トランジスタスイッチ１２がオンすると、上記電流制限部Ｌ（抵抗１１）を迂回（バイパス）する回路を形成し、電力消費量を低減する。
【００２０】
充電部Ｃは、第１ブートストラップ回路３０及び第２ブートストラップ回路４０で構成され、上記ＤＣ−ＤＣ変換回路１００の入力コンデンサ２１に所定量の電荷が溜まるのを待ってから上記バイパス部Ｂのトランジスタスイッチ１２のゲートに駆動電圧を出力する。
【００２１】
第１ブートストラップ回路３０は、第１スイッチとしてトランジスタスイッチ２３を有し、上記第１スイッチのオンに伴い点αの電位を基準電位Ｖｒｅｆ１にまで昇圧する。第２ブートストラップ回路４０は、第２スイッチとしてトランジスタスイッチ２２を有し、上記第２スイッチのオンに伴い点βの電位を第１ブートストラップ回路３０により基準電位Ｖｒｅｆ１にまで昇圧された点αの電位にまで昇圧し、昇圧後の電圧を駆動電圧として上記バイパス部Ｂを構成するトランジスタスイッチ１２のゲートへと出力する。上記第１及び第２スイッチであるトランジスタスイッチ２２及び２３は、所定の周期で交互に駆動されるが、本実施形態では、ＤＣ−ＤＣ変換回路１００の制御回路２４を共用する構成になっている。
なお、第１及び第２ブートストラップ回路３０及び４０の構成及び動作については、後に図２及び図３を用いて詳細に説明する。
【００２２】
放電部Ｄは、上記充電部Ｃの第２ブートストラップ回路４０を構成するコンデンサ１５に並列に接続され、かつ、互いに直列に接続された抵抗１３及び１４で成り、入力端子１０１への給電が停止された後、上記コンデンサ１５に溜まった電荷を放電し、速やかに上記バイパス部Ｂのトランジスタスイッチ１２をオフに切り換える。
【００２３】
図２は、図１の回路図から第１ブートストラップ回路３０の構成要素を抽出して表す図である。第１ブートストラップ回路３０は、コンデンサ１７、ダイオード１８、トランジスタスイッチ２３、及び、基準電圧Ｖｒｅｆ１を供給する副電源２８を図示するように直列に接続して成る。第１ブートストラップ回路３０は、入力コンデンサ２１に所定の電荷が溜まり、制御回路２４が始動してトランジスタスイッチ２３がオンしている間に動作し、コンデンサ１７に電荷を充電し、点αの電位を基準電圧Ｖｒｅｆ１にまで昇圧する。一旦、基準電圧Ｖｒｅｆ１にまで昇圧された点αの電位は、ダイオード１８の働きにより、制御回路２４によりトランジスタスイッチ２３がオフに切り換えられた後も保持される。
【００２４】
図３は、図１の回路図から第２ブートストラップ回路４０の構成要素を抽出して表す図である。第２ブートストラップ回路４０は、コンデンサ１５、ダイオード１６、コンデンサ１７、及び、トランジスタスイッチ２２を図示するように直列に接続して成る。第２ブートストラップ回路４０は、入力コンデンサ２１に所定の電荷が溜まり、制御回路２４が始動してトランジスタスイッチ２２がオンしている間に動作し、点βの電位を、第１のブートストラップ回路３０において基準電圧Ｖｒｅｆ１にまで昇圧した点αの電位にまで昇圧し、昇圧した電圧を駆動信号として、放電部Ｄを構成する抵抗１４を介してトランジスタスイッチ１２のゲートに印加し、当該トランジスタスイッチ１２をオンにする。
【００２５】
ここで再び図１を参照する。上述したように、コンデンサ１５には、放電部Ｄとして、互いに直列接続された抵抗１３及び１４が並列に接続されている。抵抗１３及び１４には、迅速な放電を実現し、かつ、動作時における消費電力を低減するため高抵抗、例えば、容量が０．０１μｆのコンデンサ１５に対して、それぞれ３３ＫΩ及び１ｋΩの物を採用する。
【００２６】
点γの電位は、トランジスタスイッチ２２がオンしている期間、放電部Ｄの働きにより時間と共に低下する。トランジスタスイッチ１２を継続的にオンさせておくには、点γの電位がトランジスタスイッチ１２のゲートのしきい値電圧以下になる前に、第１ブートストラップ回路３０を駆動して点αの電位をＶｒｅｆ１の値にまで戻す必要がある。突入電流防止回路１０では、点γの電位が、トランジスタスイッチ１２を継続的にオンできる値を維持するように、高い周波数（例えば１００ｋＨｚ）の基準クロック信号ＣＬＫで制御回路２４を駆動する。
【００２７】
放電部Ｄでは、制御回路２４の働きによりトランジスタスイッチ２２がオンしている期間に、コンデンサ１５に溜まっている電荷を費やすが、実際の電力消費量は、上記従来技術の欄で説明した突入電流防止回路Ｂ（図５を参照）のように、トランスに誘起される電圧を利用してサイリスタを常時オンするのに要する電力に比べれば非常に少ない値になる。
【００２８】
入力端子への給電を停止すると、制御回路２４が停止して第１ブートストラップ回路３０の動作を停止する。これにより、コンデンサ１５の電荷が完全に放電され、トランジスタスイッチ１２がオフして次の給電時の動作準備が完了する。このように、突入電流防止回路１０は、電源オフの後、短時間で電源をオンにした場合でも正確に動作する。
【００２９】
上述するように、突入電流防止回路１０は、バイパス部Ｂのトランジスタスイッチ１２を継続的にオンするのに、例えば、トランスを用いて誘起した所定電位の駆動信号を供給し続けるのではなく、周期的に動作する第１及び第２ブートストラップ回路３０及び４０により放電部Ｄにおいて放電した分の電位を補充する構成を採用するため、他の回路部品に比べてサイズの大きなトランスを必要としないといった利点を有する。
【００３０】
また、バイパス部Ｂとして、所定電位の駆動信号の入力に応じて導通する、いわゆる電圧駆動素子であるＮチャンネル型ＭＯＳＦＥＴのトランジスタスイッチ１２を用いることで、駆動損失が放電部の損失のみとなり、駆動損失を低減することができると共に、導通損も低減でき、消費電力を低減することができる。
【００３１】
なお、上記構成の突入電流防止回路１０は、図４及び図５に示した従来の突入電流防止回路と同様に、１０乃至数十ｍｓｅｃ程度のいわゆる給電の瞬断、具体的には給電停止後、入力コンデンサ２２に充電された電荷により制御回路２４が完全に停止する前に給電が再開された場合には、正常に動作し得ないが、このような給電の瞬断に対しては、入力端子１０１にゲートが接続され、給電停止に伴いオンするＰチャンネル型のＭＯＳＦＥＴと、上記ＭＯＳＦＥＴのオンに伴い制御回路の比較器２４ａへの出力を遮断して強制的にＬｏｗレベルにするスイッチとで成る瞬断検知回路を用いて制御回路２４の動作を給電停止と同時に停止させれば良い（瞬断検知回路については、「スイッチングレギュレータ設計ノウハウ」の１７８，１７９頁を参照、著者：長谷川彰、出版社：ＣＱ出版社を参照）。
【００３２】
【発明の効果】
本発明の突入電流防止回路は、バイパス部をオンするのに常に所定電位の駆動信号をトランスを用いて誘起して供給し続けるのではなく、放電部において放電した分の電位を周期的に動作する第１ブートストラップ回路により補充しつつ継続的にバイパス部をオンすることで、消費電力を低減することができる。また、他の回路素子に比べてサイズの大きなトランスを必要としないため、小型化を図ることができる。
【００３３】
また、バイパス部に所定電位の駆動信号の入力に応じて導通する、いわゆる電圧駆動素子を用いることで、駆動損失が放電部の損失のみとなり、駆動損失を低減することができると共に、導通損も低減でき、消費電力を低減することができる。
【図面の簡単な説明】
【図１】実施の形態に係る突入電流防止回路を備えるＤＣ−ＤＣ変換回路の構成を示す図である。
【図２】第１ブートストラップ回路の構成を示す図である。
【図３】第２ブートストラップ回路の構成を示す図である。
【図４】従来の突入電流防止回路を備えるＤＣ−ＤＣ変換回路の構成を示す図である。
【図５】従来の突入電流防止回路を備えるＤＣ−ＤＣ変換回路の構成を示す図である。
【符号の説明】１０  突入電流防止回路、３０  第１ブートストラップ回路、４０  第２ブートストラップ回路、Ｂ  バイパス部、Ｃ  充電部、Ｄ  放電部、Ｌ  高抵抗部。
【図１】
2004343891.tif 000003
【図２】
2004343891.tif 000004
【図３】
2004343891.tif 000005
【図４】
2004343891.tif 000006
【図５】
2004343891.tif 000007