(57)【要約】【課題】大規模集積回路（ＬＳＩ）等の集積回路（ＩＣ）のレイアウト設計の自動設計に関して、下階層の電源配線のレイアウトに対する上階層の電源配線のレイアウト設計を自動設計で実行する場合の演算時間を短縮すること、さらには演算不可能となる事態を抑制すること。【解決手段】集積回路のレイアウト設計の自動設計を実行するレイアウト設計手段を備える集積回路設計装置において、前記レイアウト設計手段は、下階層の電源配線のレイアウトに対する上階層の電源配線のレイアウト設計の自動設計を実行する際、下階層の電源配線のレイアウトを簡易化して、下階層の電源配線の簡易化されたレイアウトに対する上階層の電源配線のレイアウト設計の自動設計を実行することをもって、下階層の電源配線の元々のレイアウトに対する上階層の電源配線のレイアウト設計の自動設計とするレイアウト簡易設計手段を備えることを特徴とする集積回路設計装置。【選択図】    図５
2004302971.tif 000002
【特許請求の範囲】
【請求項１】
集積回路のレイアウト設計の自動設計を実行するレイアウト設計手段を備える集積回路設計装置において、
前記レイアウト設計手段は、下階層の電源配線のレイアウトに対する上階層の電源配線のレイアウト設計の自動設計を実行する際、下階層の電源配線のレイアウトを簡易化して、下階層の電源配線の簡易化されたレイアウトに対する上階層の電源配線のレイアウト設計の自動設計を実行することをもって、下階層の電源配線の元々のレイアウトに対する上階層の電源配線のレイアウト設計の自動設計とするレイアウト簡易設計手段を備えることを特徴とする集積回路設計装置。
【請求項２】
前記レイアウト設計手段は、ネットリストデータとデザインルールデータとパーツライブラリデータを利用して、集積回路のレイアウト設計の自動設計を実行することを特徴とする請求項１に記載の集積回路設計装置。
【請求項３】
前記レイアウト簡易設計手段は、下階層の電源配線のレイアウトを格子形から帯形に簡易化することで、下階層の電源配線のレイアウトを簡易化することを特徴とする請求項１に記載の集積回路設計装置。
【請求項４】
前記レイアウト簡易設計手段は、下階層の電源配線のレイアウトを格子形から帯形に簡易化して帯を割愛することで、下階層の電源配線のレイアウトを簡易化することを特徴とする請求項１に記載の集積回路設計装置。
【請求項５】
集積回路のレイアウト設計の自動設計を実行するレイアウト設計段階を備える集積回路設計方法において、
前記レイアウト設計段階は、下階層の電源配線のレイアウトに対する上階層の電源配線のレイアウト設計の自動設計を実行する際、下階層の電源配線のレイアウトを簡易化して、下階層の電源配線の簡易化されたレイアウトに対する上階層の電源配線のレイアウト設計の自動設計を実行することをもって、下階層の電源配線の元々のレイアウトに対する上階層の電源配線のレイアウト設計の自動設計とするレイアウト簡易設計段階を備えることを特徴とする集積回路設計方法。
【請求項６】
前記レイアウト設計段階は、ネットリストデータとデザインルールデータとパーツライブラリデータを利用して、集積回路のレイアウト設計の自動設計を実行することを特徴とする請求項５に記載の集積回路設計方法。
【請求項７】
請求項５又は６に記載の集積回路設計方法をコンピュータに実行させる集積回路設計プログラム。
【請求項８】
請求項５又は６に記載の集積回路設計方法をコンピュータに実行させる集積回路設計プログラムが記録されている記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、大規模集積回路（ＬＳＩ）等の集積回路（ＩＣ）に係る集積回路設計装置、集積回路設計方法、集積回路設計プログラム、及び記録媒体に関する。
【０００２】
【従来の技術】
ＬＳＩ設計は、ＣＡＤツールを使用して自動設計で実行することが多い。これにより、ＬＳＩ設計のＴＡＴ（Ｔｕｒｎ  Ａｒｏｕｎｄ  Ｔｉｍｅ）を短縮することができる。
【０００３】
ＬＳＩ設計は、機能設計・論理設計・レイアウト設計等の段階からなる。機能設計では、どのような機能を実現するか、論理設計では、その機能をどのような論理回路で実現するか、レイアウト設計では、その論理回路をチップ上においてどのようなレイアウトで配置配線するかを設計する。ＣＡＤツールを使用する場合には例えば、機能設計では機能合成ツールにより、Ｃ言語による動作記述からＶＨＤＬ等のＨＤＬによるＲＴ記述を作成する。論理設計では論理合成ツールにより、ＨＤＬによるＲＴ記述からゲート記述（ネットリスト）を作成する。レイアウト設計では自動配置配線ツールにより、ゲート記述（ネットリスト）と最小寸法等の設計規則（デザインルール）とブロックライブラリやセルライブラリ等のパーツライブラリからＬＳＩマスク用データを作成する。
【０００４】
ＬＳＩ設計は、階層的に実行することが多い。図１のように、チップをブロック、ブロックをセル、セルをトランジスタ等で構成するのである。ＣＡＤツールは通常、ＬＳＩ設計用のパーツとして、ブロックやセル等のパーツを、ブロックライブラリやセルライブラリ等のパーツライブラリに保持している。なお、セルライブラリには、ＡＮＤ回路やＯＲ回路等の通常のセルのほか、加算回路や乗算回路やＲＡＭやＲＯＭ等のマクロセルが登録されていることが多い。
【０００５】
【特許文献１】
特開平８−３２１５５１号公報
【０００６】
【特許文献２】
特開２０００−１７２７３０号公報
【０００７】
【特許文献３】
特開２００２−３１２４１１号公報
【０００８】
【発明が解決しようとする課題】
ＬＳＩの配線は、信号配線や電源配線等からなる。信号配線の品質には、電気容量Ｃに起因する回路遅延が影響するのに対して、電源配線の品質には、電気抵抗Ｒに起因する電圧降下（ＩＲ−ｄｒｏｐ）が影響する。
【０００９】
従来のＬＳＩでは、多層配線構造を採用する場合、比較的下位の配線層によるストラップ付き配線を電源配線として使用していた。しかし、ＬＳＩの集積度の向上に伴い、電圧降下の影響が無視できなくなってきた。そこで、最近のＬＳＩでは、多層配線構造を採用する場合、比較的上位の配線層によるメッシュ配線を電源配線として使用して、上階層の電源配線から下階層の電源配線に電源電圧を落とし込むことが多い。しかし、下階層の電源配線のレイアウトに対する上階層の電源配線のレイアウト設計をＣＡＤツールを使用して自動設計で実行すると、下階層の電源配線のレイアウトが複雑な形状である場合、膨大な演算時間が必要となる。さらには、演算不可能となると、デザインルールエラーが残存したまま自動設計が終了してしまい、デザインルールへの適合性が正確でなくなる。
【００１０】
したがって、本発明は、大規模集積回路（ＬＳＩ）等の集積回路（ＩＣ）のレイアウト設計の自動設計に関して、下階層の電源配線のレイアウトに対する上階層の電源配線のレイアウト設計を自動設計で実行する場合の演算時間を短縮すること、さらには演算不可能となる事態を抑制することを課題とする。
【００１１】
【課題を解決するための手段】
請求項１に記載の発明（集積回路設計装置）は、集積回路のレイアウト設計の自動設計を実行するレイアウト設計手段を備える集積回路設計装置において、前記レイアウト設計手段は、下階層の電源配線のレイアウトに対する上階層の電源配線のレイアウト設計の自動設計を実行する際、下階層の電源配線のレイアウトを簡易化して、下階層の電源配線の簡易化されたレイアウトに対する上階層の電源配線のレイアウト設計の自動設計を実行することをもって、下階層の電源配線の元々のレイアウトに対する上階層の電源配線のレイアウト設計の自動設計とするレイアウト簡易設計手段を備える。
【００１２】
請求項２に記載の発明（集積回路設計装置）は、請求項１に記載の発明（集積回路設計装置）に関して、前記レイアウト設計手段は、ネットリストデータとデザインルールデータとパーツライブラリデータを利用して、集積回路のレイアウト設計の自動設計を実行する。
【００１３】
請求項３に記載の発明（集積回路設計装置）は、請求項１に記載の発明（集積回路設計装置）に関して、前記レイアウト簡易設計手段は、下階層の電源配線のレイアウトを格子形から帯形に簡易化することで、下階層の電源配線のレイアウトを簡易化する。
【００１４】
請求項４に記載の発明（集積回路設計装置）は、請求項１に記載の発明（集積回路設計装置）に関して、前記レイアウト簡易設計手段は、下階層の電源配線のレイアウトを格子形から帯形に簡易化して帯を割愛することで、下階層の電源配線のレイアウトを簡易化する。
【００１５】
請求項５に記載の発明（集積回路設計方法）は、集積回路のレイアウト設計の自動設計を実行するレイアウト設計段階を備える集積回路設計方法において、前記レイアウト設計段階は、下階層の電源配線のレイアウトに対する上階層の電源配線のレイアウト設計の自動設計を実行する際、下階層の電源配線のレイアウトを簡易化して、下階層の電源配線の簡易化されたレイアウトに対する上階層の電源配線のレイアウト設計の自動設計を実行することをもって、下階層の電源配線の元々のレイアウトに対する上階層の電源配線のレイアウト設計の自動設計とするレイアウト簡易設計段階を備える。
【００１６】
請求項６に記載の発明（集積回路設計方法）は、請求項５に記載の発明（集積回路設計方法）に関して、前記レイアウト設計段階は、ネットリストデータとデザインルールデータとパーツライブラリデータを利用して、集積回路のレイアウト設計の自動設計を実行する。
【００１７】
請求項７に記載の発明（集積回路設計プログラム）は、請求項５又は６に記載の集積回路設計方法をコンピュータに実行させる。
【００１８】
請求項８に記載の発明（記録媒体）は、請求項５又は６に記載の集積回路設計方法をコンピュータに実行させる集積回路設計プログラムが記録されている。
【００１９】
請求項１に記載の発明（集積回路設計装置）は、大規模集積回路（ＬＳＩ）等の集積回路（ＩＣ）のレイアウト設計の自動設計に関して、下階層の電源配線のレイアウトに対する上階層の電源配線のレイアウト設計の自動設計を実行する際、下階層の電源配線のレイアウトを簡易化して、下階層の電源配線の簡易化されたレイアウトに対する上階層の電源配線のレイアウト設計の自動設計を実行することをもって、下階層の電源配線の元々のレイアウトに対する上階層の電源配線のレイアウト設計の自動設計とすることにより、下階層の電源配線のレイアウトに対する上階層の電源配線のレイアウト設計を自動設計で実行する場合の演算時間を短縮すること、さらには演算不可能となる事態を抑制することができる。
【００２０】
請求項５に記載の発明（集積回路設計方法）は、大規模集積回路（ＬＳＩ）等の集積回路（ＩＣ）のレイアウト設計の自動設計に関して、下階層の電源配線のレイアウトに対する上階層の電源配線のレイアウト設計の自動設計を実行する際、下階層の電源配線のレイアウトを簡易化して、下階層の電源配線の簡易化されたレイアウトに対する上階層の電源配線のレイアウト設計の自動設計を実行することをもって、下階層の電源配線の元々のレイアウトに対する上階層の電源配線のレイアウト設計の自動設計とすることにより、下階層の電源配線のレイアウトに対する上階層の電源配線のレイアウト設計を自動設計で実行する場合の演算時間を短縮すること、さらには演算不可能となる事態を抑制することができる。
【００２１】
【発明の実施の形態】
図２は、本発明の実施の形態の例であるワークステーション、パソコン等のコンピュータ２０１を表す。図２のコンピュータ２０１は、コンピュータ本体２１１と、ディスプレイ２１２と、キーボード２１３と、マウス２１４を備える。コンピュータ本体２１１は、ＣＰＵ２２１と、ＲＯＭ２２２と、ＲＡＭ２２３と、ＨＤＤ２２４を備える。ＨＤＤ２２４には、ＵＮＩＸ（登録商標）等のＯＳ２３１と、ＣＡＤツール等のアプリケーションプログラム２３２がインストールされている。
【００２２】
そのＣＡＤツールが起動されると、ディスプレイ２１２にはＣＡＤ画面が表示される。ユーザは、ディスプレイ２１２に表示されているＣＡＤ画面を見ながらキーボード２１３やマウス２１４を操作することにより、図２のコンピュータ２０１にＬＳＩ設計の自動設計を実行させることができる。
【００２３】
図３は、図２のコンピュータ２０１にてそのＣＡＤツールにより実現される機能に係る機能ブロックを表す。図２のコンピュータ２０１は、そのような機能ブロックとして、機能設計の自動設計を実行する機能設計部３０１と、論理設計の自動設計を実行する論理設計部３０２と、レイアウト設計の自動設計を実行するレイアウト設計部３０３を備える。レイアウト設計部３０３には、レイアウト簡易設計部３１１が存在する。レイアウト簡易設計部３１１には、レイアウト認識部３２１と、レイアウト管理部３２２と、レイアウト簡易化部３２３が存在する。
【００２４】
図２のコンピュータ２０１は、機能設計部３０１により、Ｃ言語による動作記述からＶＨＤＬ等のＨＤＬによるＲＴ記述を作成する。論理設計部３０２により、ＨＤＬによるＲＴ記述からゲート記述（ネットリスト）を作成する。レイアウト設計部３０３により、ゲート記述（ネットリスト）と最小寸法等の設計規則（デザインルール）とブロックライブラリやセルライブラリ等のパーツライブラリからＬＳＩマスク用データを作成する。
【００２５】
ユーザは、Ｃ言語による動作記述を自ら作成するなどして、Ｃ言語による動作記述のファイルをコンピュータ２０１に提供する必要がある。例えば、ＣＡＤツールのエディタを使用して作成してもよいし、ＭＵＬＥ等のＵＮＩＸ（登録商標）のエディタを使用して作成してもよい。なお、ユーザが、ＨＤＬによるＲＴ記述を自ら作成するなどして、ＨＤＬによるＲＴ記述のファイルをコンピュータ２０１に提供できるようにしてもよい。この場合、機能設計部３０１は不要となる。
【００２６】
以下、図４のフローチャートに基づいて、レイアウト設計部３０３により実行されるレイアウト設計の自動設計について説明する。設計対象とするＬＳＩは、多層配線構造のＬＳＩであり、上階層のメッシュ電源配線から下階層の電源配線に電源電圧を落とし込むようなＬＳＩである。後述のように、レイアウト設計部３０３は、下階層の電源配線のレイアウトに対する上階層の電源配線のレイアウト設計の自動設計に関しては、下階層の電源配線のレイアウトを簡易化して、下階層の電源配線の簡易化されたレイアウトに対する上階層の電源配線のレイアウト設計の自動設計を実行することをもって、下階層の電源配線の元々のレイアウトに対する上階層の電源配線のレイアウト設計の自動設計とすることになる。
【００２７】
Ｓ１では、レイアウト設計部３０３が、ネットリストデータとデザインルールデータとパーツライブラリデータを読み込む。ネットリストデータに関しては、機能設計部３０１が動作記述からＲＴ記述を作成して、論理設計部３０２がＲＴ記述からネットリストを作成して、レイアウト設計部３０３がこれを読み込むものとする。デザインルールデータとパーツライブラリデータに関しては、ＣＡＤツールがデザインルールとパーツライブラリを保持しており、レイアウト設計部３０３がこれらを読み込むものとする。レイアウト設計部３０３は、これらのネットリストデータとデザインルールデータとパーツライブラリデータを利用して、レイアウト設計の自動設計を実行する。
【００２８】
Ｓ２では、レイアウト設計部３０３が、下階層のブロックやセルのパーツをパーツライブラリデータから選択する。選択されたパーツの電源配線のレイアウトが、下階層のブロックやセルの電源配線のレイアウトとなる。ここでは例えば、ＲＡＭのパーツがパーツライブラリデータから選択されるとする。
【００２９】
Ｓ３では、レイアウト認識部３２１が、下階層のブロックやセルの電源配線のレイアウトを認識する。すなわち、選択されたパーツの電源配線のレイアウトを認識する。ここでは例えば、ＲＡＭの電源配線の格子形のレイアウトが認識されるとする。
【００３０】
Ｓ４では、レイアウト管理部３２２が、下階層のブロックやセルの電源配線の認識されたレイアウトを管理すると共に、レイアウト簡易化部３２３が、下階層のブロックやセルの電源配線の認識されたレイアウトを簡易化する。ここでは例えば、ＲＡＭの電源配線の格子形のレイアウトが管理されると共に、ＲＡＭの電源配線の格子形のレイアウトが簡易化されるとする。
【００３１】
図５は、ＲＡＭの電源配線の格子形のレイアウトが簡易化される様子を表す。図５のように、レイアウト簡易化部３２３は、ＲＡＭの電源配線のレイアウトを格子形５０１から帯形５０２に簡易化することで、ＲＡＭの電源配線のレイアウトを簡易化する。帯５０３のサイズがデザインルールデータを構成するデザインルールに違反してしまう場合には、レイアウト簡易化部３２３は、ＲＡＭの電源配線のレイアウトを格子形５０１から帯形５０２に簡易化してさらに帯５０３を割愛することで、ＲＡＭの電源配線のレイアウトを簡易化する。どのように割愛するかについては、ユーザが設定するようにしてもよいし、デザインルールに適合するように決定されるようにしてもよい。
【００３２】
Ｓ５では、レイアウト簡易設計部３１１が、レイアウト設計の自動設計を実行する。すなわち、インタラクティブな配置（フロアプラン）と、インタラクティブな配線（ここで、上階層のメッシュ電源配線を実行する）に引き続いて、自動配置配線を実行する。
【００３３】
ここで、レイアウト簡易設計部３１１は、下階層のブロックやセルの電源配線のレイアウトに対する上階層の電源配線のレイアウト設計の自動設計を実行する際には、下階層のブロックやセルの電源配線の簡易化されたレイアウトに対する上階層の電源配線のレイアウト設計の自動設計を実行する。そして最後的には、下階層のブロックやセルの電源配線の簡易化されたレイアウトを、下階層のブロックやセルの電源配線の元々のレイアウト（レイアウト管理部３２２に管理されているレイアウト）に戻す。すなわち、下階層のブロックやセルの電源配線の簡易化されたレイアウトに対する上階層の電源配線のレイアウト設計の自動設計を実行することをもって、下階層のブロックやセルの電源配線の元々のレイアウトに対する上階層の電源配線のレイアウト設計の自動設計とするのである。
【００３４】
これにより、デザインルールに適合したスルーホールの作成が容易になるなどにより、下階層のブロックやセルの電源配線のレイアウトに対する上階層の電源配線のレイアウト設計の自動設計を実行する際の演算時間が短縮される。さらには、演算不可能となる事態が抑制される。なお、簡易化されたレイアウトを元々のレイアウトに戻す前にレイアウト検証を実行してしまうと、レイアウト検証をパスしないため、簡易化されたレイアウトを元々のレイアウトに戻した後にレイアウト検証を実行する。
【００３５】
Ｓ６では、レイアウト設計部３０３が、ＧＤＳＩＩを作成する。
【００３６】
（変形例）
図２のコンピュータ２０１は、本発明に係る「集積回路設計装置」の実施の形態の例であり、このコンピュータ２０１により実行されるＬＳＩのレイアウト設計の自動設計を実行するＬＳＩ設計方法は、本発明に係る「集積回路設計方法」の実施の形態の例に該当する。
【００３７】
図２のコンピュータ２０１のＨＤＤ２２４にインストールされているＣＡＤツールは、本発明に係る「集積回路設計プログラム」の実施の形態の例であり、このＣＡＤツールが記録されているＣＤ−ＲＯＭ等のコンピュータ読取可能な記録媒体は、本発明に係る「記録媒体」の実施の形態の例に該当する。
【００３８】
【発明の効果】
このように、本発明は、大規模集積回路（ＬＳＩ）等の集積回路（ＩＣ）のレイアウト設計の自動設計に関して、下階層の電源配線のレイアウトに対する上階層の電源配線のレイアウト設計を自動設計で実行する場合の演算時間を短縮すること、さらには演算不可能となる事態を抑制することを可能にする。
【図面の簡単な説明】
【図１】階層的なＬＳＩ設計について説明するための図である。
【図２】本発明の実施の形態の例であるコンピュータを表す。
【図３】図２のコンピュータにてＣＡＤツールにより実現される機能に係る機能ブロックを表す。
【図４】レイアウト設計部により実行されるレイアウト設計の自動設計に関するフローチャートである。
【図５】ＲＡＭの電源配線の格子形のレイアウトが簡易化される様子を表す。
【符号の説明】
２０１  コンピュータ
２１１  コンピュータ本体
２１２  ディスプレイ
２１３  キーボード
２１４  マウス
２２１  ＣＰＵ
２２２  ＲＯＭ
２２３  ＲＡＭ
２２４  ＨＤＤ
２３１  ＯＳ
２３２  アプリケーションプログラム
３０１  機能設計部
３０２  論理設計部
３０３  レイアウト設計部
３１１  レイアウト簡易設計部
３２１  レイアウト認識部
３２２  レイアウト管理部
３２３  レイアウト簡易化部
５０１  格子形
５０２  帯形
５０３  帯
【図１】
2004302971.tif 000003
【図２】
2004302971.tif 000004
【図３】
2004302971.tif 000005
【図４】
2004302971.tif 000006
【図５】
2004302971.tif 000007