(57)【要約】【課題】出力電圧が低下したことを検出し、垂下の基準電圧を変化させることが可能である新規な電源回路を提供する。【解決手段】一次−二次間が絶縁されたトランスに補助電源回路１を接続し、この補助電源回路１は、補助巻線ＮＳの一端にカソードを接続した第一整流ダイオードＤ１と、補助巻線ＮＳと並列に接続した二つのコンデンサＣ１，Ｃ２と、補助巻線ＮＳの一端にアノードを接続した第二整流ダイオードＤ２と、前記二つコンデンサＣ１，Ｃ２の電圧差を検出する電圧差検出回路２と、この電圧差検出回路２で検出した電圧と基準電圧とを比較して垂下時の出力電圧を補正する垂下回路３とを有し、電圧差検出回路２の一端に第二整流ダイオードＤ２のカソードを接続し、同じく他端に補助巻線ＮＳの他端を接続し、垂下回路３の一端に電圧差検出回路２の一端を接続し、同じく他端に第一整流ダイオードＤ１のアノードを接続してある電源回路。【選択図】図１
2004023827.tif 000002
【特許請求の範囲】
【請求項１】
一次−二次間が絶縁されたトランスの一次巻線に直列に接続される主スイッチング素子を備えた電源回路において、前記トランスに補助巻線を設けた補助電源回路を備え、この補助電源回路は、前記補助巻線の一端にカソードを接続した第一整流ダイオードと、前記補助巻線と並列に接続した第一コンデンサと、前記補助巻線の一端にアノードを接続した第二整流ダイオードと、前記補助巻線と並列に接続した第二コンデンサと、前記第一コンデンサと前記第二コンデンサとの電圧差を検出する電圧差検出回路と、この電圧差検出回路で検出した電圧と基準電圧とを比較して垂下時の出力電圧を補正する垂下回路とを有し、前記電圧差検出回路の一端に前記第二整流ダイオードのカソードを接続し、同じく他端に前記補助巻線の他端を接続し、前記垂下回路の一端に前記電圧差検出回路の一端を接続し、同じく他端に前記第一整流ダイオードのアノードを接続してあることを特徴とする電源回路。
【請求項２】
前記補助巻線の他端側から巻始めてあることを特徴とする請求項１記載の電源回路。
【請求項３】
前記電圧差検出回路は抵抗とツェナーダイオードとを備え、前記抵抗の一端は前記第二整流ダイオードのカソード並びに前記第二コンデンサに接続するとともに、前記垂下回路の一端に接続し、前記抵抗の他端は前記垂下回路の中間端子に接続するとともに、前記ツェナーダイオードのカソードに接続し、前記ツェナーダイオードのアノードに前記補助巻線の他端を接続してあることを特徴とする請求項１又は２記載の電源回路。
【請求項４】
前記垂下回路は、前記電圧差検出回路と接続する第一スイッチ素子と、この第一スイッチ素子の出力並びに補助電源回路の出力に接続する第二スイッチ素子と、この第二スイッチ素子の出力に接続する第三スイッチ素子と、この第三スイッチの出力に接続し、基準電圧と比較する比較器とを有することを特徴とする請求項１乃至３のいずれかに記載の電源回路。
【請求項５】
前記第一スイッチ素子はＰＮＰ型トランジスタで構成し、この第一スイッチ素子のエミッタ・ベース間に前記電圧差検出回路を接続し、同じくコレクタを前記第一整流ダイオードのアノードに接続してあることを特徴とする請求項４記載の電源回路。
【請求項６】
前記第二スイッチ素子はＮＰＮ型トランジスタで構成し、この第二スイッチ素子のエミッタ・コレクタ間に補助電源回路の主電源を接続し、同じくベースを前記第一スイッチ素子のコレクタ並びに前記整流ダイオードのアノードに接続してあることを特徴とする請求項４又は５記載の電源回路。
【請求項７】
前記第三スイッチ素子はＰＮＰ型トランジスタで構成し、この第三スイッチ素子のエミッタ・コレクタ間に補助電源回路の主電源を接続し、同じくベースを前記第二スイッチ素子のコレクタに接続してあることを特徴とする請求項４乃至６のいずれかに記載の電源回路。
【請求項８】
前記第三スイッチ素子のエミッタ・コレクタ間に電圧検出用抵抗を接続し、この電圧検出用抵抗に直列に別の電圧用抵抗を接続し、これら電圧検出用抵抗の接続点から前記比較器の検出電圧側の入力端子に接続してあることを特徴とする請求項７記載の電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一次−二次間が絶縁されたトランスの一次巻線に直列に接続される主スイッチング素子を備え、前記トランスに補助電源回路を接続した電源回路に関するものである。
【０００２】
【従来の技術】
従来の負荷短絡から開放したときに自動復帰する電源装置を図２に示す。この電源装置は一次−二次間が絶縁されたトランスＴ１の一次巻線ＮＰに直列に接続される主スイッチ素子Ｍ１を備えてある。この主スイッチ素子Ｍ１はＦＥＴで構成し、この主スイッチ素子Ｍ１のゲートに補助回路１１を接続し、この補助回路１１の巻線は前記トランスＴ１に設けた補助巻線ＮＳである。この補助回路１１は、負荷短絡時の電力を確保するため、フォワード電圧を整流し補助電源としている。
【０００３】
しかし、フォワード電圧を整流した場合に、入力電圧に比例した電圧が発生し、出力電圧の変動を検出することができないという課題が生じた。
【０００４】
【発明が解決しようとする課題】
本発明は、上記問題に鑑みてなされたものであり、出力電圧が低下したことを検出し、垂下の基準電圧を変化させることが可能である新規な電源回路を提供する。
【０００５】
【課題を解決しようとする手段】
上記目的を達成するためになされた本発明は、補助巻線を一回路で構成したことにより、主回路の負荷短絡時にフォワード電圧を整流して電力を供給し、フライバック電圧とフォワード電圧を整流することができ、これにより、出力電圧の変動を検出し、垂下の基準電圧を変化させることができる。
【０００６】
【発明の実施の形態】
以下、添付図面を用いて本発明電源回路に係る実施例を説明する。図１は本発明に係るスイッチング回路の実施例である。１は補助電源回路、２は電圧差検出回路、３は垂下回路、Ｃ１は第一コンデンサ、Ｃ２は第二コンデンサ、Ｄ１は第一整流ダイオード，Ｄ２は第二整流ダイオード、ＤＺ１はツェナーダイオード、Ｑ１は第一スイッチ素子、Ｑ２は第二スイッチ素子、Ｑ３は第三スイッチ素子、Ｒ１，Ｒ２，Ｒ３は抵抗、Ｔ１はトランス、ＮＰはトランスＴ１の一次巻線、Ｎ２はトランスＴ１の二次巻線、ＮＳはトランスＴ１の補助巻線、ＳＷは主スイッチ素子、Ｖｉｎは電源装置の主電源、Ｖｒｅｆは補助電源回路の主電源、Ｃｏｍｐは比較器である。
【０００７】
この電源回路は、電源装置は一次−二次間が絶縁されたトランスＴ１の一次巻線ＮＰに直列に接続される主スイッチ素子ＳＷを備えてある。また、この電源装置のトランスＴ１は補助巻線ＮＳを設け、この補助巻線ＮＳには補助電源回路１を備えてある。補助電源回路１は第一整流ダイオードＤ１を備え、この第一整流ダイオードＤ１のカソードを補助巻線ＮＳの巻き終わり側に接続してある。また、この回路１は第一コンデンサＣ１と第二コンデンサＣ２とを備え、この第一コンデンサＣ１並びに第二コンデンサＣ２を補助巻線ＮＳに並列に接続してある。また、この回路１は、第二整流ダイオードＤ２を備え、この第二整流ダイオードＤ２のアノードを補助巻線ＮＳの巻き終わり側に接続してある。
【０００８】
補助電源回路１は第一コンデンサＣ１、並びに、第二コンデンサＣ２の電圧を検出する電圧差検出回路２を設けてある。この電圧差検出回路２は抵抗Ｒ３とツェナーダイオードＤＺ１とを備え、抵抗Ｒ３の一端は第二整流ダイオードＤ２のカソード並びに第二コンデンサＣ２に接続し、この抵抗Ｒ３の他端はツェナーダイオードＤＺ１のカソードに接続してある。また、ツェナーダイオードＤＺ１のアノードには補助巻線ＮＳの巻き始め側を接続してあるとともに、第一コンデンサＣ１に接続してある。
【０００９】
この補助電源回路１は垂下回路３を備えてある。この垂下回路３は三つのスイッチ素子Ｑ１，Ｑ２，Ｑ３と比較器Ｃｏｍｐとを有する。第一スイッチ素子Ｑ１はＰＮＰ型トランジスタで構成し、前記電圧差検出回路２の抵抗Ｒ３の両端に第一スイッチ素子Ｑ１のエミッタ・ベース間を接続し、この第一スイッチ素子Ｑ１のコレクタを第一整流ダイオードのアノードに接続してある。
【００１０】
第二スイッチ素子Ｑ２はＮＰＮ型トランジスタで構成し、この第二スイッチ素子Ｑ２のエミッタ・コレクタ間に補助電源回路の主電源Ｖｒｅｆを接続し、この第二スイッチ素子Ｑ２のベースを第一スイッチ素子Ｑ１のコレクタ並びに前記第一整流ダイオードＤ１のアノードに接続してある。また、第二スイッチ素子Ｑ２のエミッタを前記第一整流ダイオードＤ１のアノードに接続してある。
【００１１】
第三スイッチ素子Ｑ３はＰＮＰ型トランジスタで構成し、この第三スイッチ素子Ｑ３のエミッタ・コレクタ間に補助電源回路の主電源Ｖｒｅｆを接続し、同じくベースを前記第二スイッチ素子のコレクタに接続してある。
【００１２】
第三スイッチ素子Ｑ３のエミッタ・コレクタ間に電圧検出用抵抗Ｒ１を接続し、この電圧検出用抵抗Ｒ１に直列に別の電圧用抵抗Ｒ２を接続してある。この電圧用抵抗Ｒ２の他端を補助電源回路の主電源Ｖｒｅｆの負側、並びに、第一整流ダイオードＤ１のアノードに接続してある。また、これら電圧検出用抵抗Ｒ１，Ｒ２の接続点から比較器Ｃｏｍｐの検出電圧側端子に第三スイッチ素子Ｑ３並びに第一整流ダイオードＤ１が接続し、基準電圧と比較して、垂下のレベルを調整して垂下回路３の基準電圧を変化させるように構成してある。
【００１３】
本実施例に係るスイッチング回路は、以上のように構成してあり、以下のように作用する。先ず、第一コンデンサＣ１間の電圧は、主電源Ｖｉｎの電圧に一次巻線ＮＰと補助巻線ＮＳとの巻数比をかけ合わせた値が発生する。第二コンデンサＣ２間の電圧は、第一コンデンサＣ１間の電圧に加えて、出力電圧に二次巻線Ｎ２と補助巻線ＮＳとの巻数比をかけ合わせた値が発生する。通常時は第一スイッチ素子Ｑ１がオンし、電圧差検出回路２のツェナーダイオードＤＺ１に逆電流が流れるとともに、第二スイッチ素子Ｑ２並びに第三スイッチ素子Ｑ３がオンする。このときは検出用抵抗Ｒ１と検出用抵抗Ｒ２と検出用抵抗Ｒ３で決定された電圧が比較器Ｃｏｍｐに入力される。
【００１４】
一方、出力電圧が低下すると、第二コンデンサＣ２の電圧も低下し、ツェナーダイオードＤＺ１に電流が流れなくなる。これに伴い、第一スイッチ素子Ｑ１がオフするとともに、第二スイッチ素子Ｑ２並びに第三スイッチ素子Ｑ３もオフする。これにより、検出用抵抗Ｒ１の抵抗値が上がるとともに、検出用抵抗Ｒ２の電圧が下がり、比較器Ｃｏｍｐに入力される基準電圧を下げ、垂下のレベルを下げる。
【００１５】
【発明の効果】
本発明によれば、主回路の負荷短絡時にフォワード電圧を整流して電力を供給し、補助巻線を一回路で構成しフライバック電圧とフォワード電圧を整流することにより、出力電圧の変動を検出することができる効果がある。
【図面の簡単な説明】
【図１】本発明に係る一実施例を示す回路図である。
【図２】従来例を示す回路図である。
【符号の説明】
１　補助電源回路
２　電圧差検出回路
３　垂下回路
１１　補助回路
Ｃ１　第一コンデンサ
Ｃ２　第二コンデンサ
Ｄ１　第一ダイオード
Ｄ２　第二ダイオード
ＤＺ１　ツェナーダイオード
Ｑ１　第一スイッチ素子
Ｑ２　第二スイッチ素子
Ｑ３　第三スイッチ素子
Ｒ１，Ｒ２，Ｒ３　抵抗
Ｔ１　トランス
ＮＰ　トランスＴ１の一次巻線
Ｎ２　トランスＴ１の二次巻線
ＮＳ　トランスＴ１の補助巻線
ＳＷ　主スイッチング素子
Ｖｉｎ　主電源
Ｖｒｅｆ　補助電源
Ｃｏｍｐ　比較器
【図１】
2004023827.tif 000003
【図２】
2004023827.tif 000004