(57)【要約】【課題】ダイレクトコンバージョン受信機及びこれを有する無線端末装置において、利得制御信号に応じて高速に変化するオフセット電圧を抑圧する。【解決手段】ダミーオフセット発生回路１１０は、可変利得アンプ１０８の出力ノードから検出した電圧と利得制御信号Ｖｇｃに応じてダミーオフセット電圧Ｖｄｕｍｍｙ＿ｏｆｆｓｅｔを発生し、ダミー可変利得アンプ１１１は利得制御信号Ｖｇｃに応じてダミーオフセット電圧Ｖｄｕｍｍｙ＿ｏｆｆｓｅｔを増幅してオフセットキャンセル電圧Ｖｄｕｍｍｙ＿ｖｇａを生成する。【選択図】　　　　図１
2004023708.tif 000002
【特許請求の範囲】
【請求項１】
受信した高周波信号と局部発振信号とを周波数混合してベースバンド信号に変換する周波数混合手段と、
前記周波数混合手段の出力信号を利得制御信号に応じて増幅する可変利得アンプと、
前記可変利得アンプの出力ノードから電圧を検出する電圧検出手段と、
前記電圧検出手段により検出された電圧と前記利得制御信号に応じてオフセットキャンセル電圧を生成し、このオフセットキャンセル電圧を前記可変利得アンプの出力ノードに出力することにより、前記可変利得アンプの出力からオフセット電圧成分を打ち消すオフセット抑圧手段とを、
備えたダイレクトコンバージョン受信機。
【請求項２】
前記オフセット抑圧手段は、
前記電圧検出手段により検出された電圧と前記利得制御信号に応じてダミーオフセット電圧を発生するダミーオフセット発生手段と、
前記利得制御信号に応じて前記ダミーオフセット電圧を増幅して前記オフセットキャンセル電圧を生成するダミー可変利得アンプとを、
備えたことを特徴とする請求項１に記載のダイレクトコンバージョン受信機。
【請求項３】
受信した高周波信号と局部発振信号とを周波数混合してベースバンド信号に変換する周波数混合手段と、
前記周波数混合手段の出力信号を利得制御信号に応じて増幅する可変利得アンプと、
前記可変利得アンプの出力ノードから電圧を検出する電圧検出手段と、
前記電圧検出手段により検出された電圧と前記利得制御信号に応じてダミーオフセット電圧を発生し、このダミーオフセット電圧を前記可変利得アンプの入力ノードに出力することにより、前記可変利得アンプの出力からオフセット電圧成分を打ち消すダミーオフセット発生手段とを、
備えたダイレクトコンバージョン受信機。
【請求項４】
受信した高周波信号と局部発振信号とを周波数混合してベースバンド信号に変換する周波数混合手段と、
前記周波数混合手段の出力信号を利得制御信号に応じて増幅する可変利得アンプと、
前記可変利得アンプの出力ノードから電圧を検出する電圧検出手段と、
前記電圧検出手段により検出された電圧と前記利得制御信号に応じてダミーオフセット電圧を発生し、このダミーオフセット電圧を前記周波数混合手段に出力することにより、前記可変利得アンプの出力からオフセット電圧成分を打ち消すダミーオフセット発生手段とを、
備えたダイレクトコンバージョン受信機。
【請求項５】
前記ダミーオフセット発生手段は、
前記電圧検出手段により検出された電圧を増幅する対数増幅器と、
前記対数増幅器により増幅された電圧と前記利得制御信号の差分を出力する比較器と、
前記比較器の出力を増幅する指数関数増幅器と、
前記指数関数増幅器により増幅された電圧から前記ダミーオフセット電圧を抽出する手段とを、
備えたことを特徴とする請求項２から４のいずれか１つに記載のダイレクトコンバージョン受信機。
【請求項６】
前記対数増幅器がオフセットの正負の極性に応じて極性信号を出力し、前記指数関数増幅器がその極性信号に応じた正負の電圧を出力することを特徴とする請求項５に記載のダイレクトコンバージョン受信機。
【請求項７】
前記対数増幅器、比較器及び指数関数増幅器がデジタル演算回路で構成されていることを特徴とする請求項６又は７に記載のダイレクトコンバージョン受信機。
【請求項８】
前記デジタル演算回路が、前記可変利得アンプの出力ノードからの入力と、利得制御信号と、現在又は過去の出力ダミーオフセット電圧とから次の出力ダミーオフセット電圧を計算することを特徴とする請求項７に記載のダイレクトコンバージョン受信機。
【請求項９】
前記デジタル演算回路が、前記利得制御信号に対するダミーオフセットの値をあらかじめ記憶手段に記憶し、入力利得制御信号に対応するダミーオフセットの値を前記記憶手段から読み出して出力することを特徴とする請求項７に記載のダイレクトコンバージョン受信機。
【請求項１０】
前記デジタル演算回路の入力部及び出力部にスイッチを備え、前記スイッチを開閉することにより前記電圧検出手段により検出された電圧を取り込む動作と、前記ダミーオフセット電圧を出力する動作を別々に行うことを特徴とする請求項７に記載のダイレクトコンバージョン受信機。
【請求項１１】
前記ダミーオフセット電圧をホールドして出力することを特徴とする請求項１０に記載のダイレクトコンバージョン受信機。
【請求項１２】
請求項１から１１のいずれか１つに記載のダイレクトコンバージョン受信機を有する無線端末装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ダイレクトコンバージョン受信機に関し、特に携帯電話機その他の無線端末装置に使用され、ゼロ中間周波数（ＩＦ）受信機として知られるダイレクトコンバージョン受信機及びこれを有する無線端末装置に関する。
【０００２】
【従来の技術】
近年、携帯電話その他の無線携帯端末の普及に従って無線の小型化、低消費電力化、低価格化といった要求が高まりつつある。このような要求を実現する無線受信方式の１つとして、受信周波数を中間周波数に変換することなく直接ベースバンド周波数に変換するダイレクトコンバージョン方式が注目されている。
【０００３】
図１２に、この種の代表的なダイレクトコンバージョン受信機のブロック図を示す。図１２を参照すると、高周波信号ＲＦはアンテナ１０１、高周波増幅器１０２を介して直交ミキサ１０３ａ、１０３ｂへ共に入力される。そして、ミキサ１０３ａにおいて局部発振器１０４の局部発振周波数と乗算されるとともに、ミキサ１０３ｂにおいて局部発振周波数の直交成分と乗算されて、それぞれＩ成分、Ｑ成分として出力される。このとき、局部発振器１０４の局部発振周波数の直交成分は、９０度移相器１０５により生成される。
【０００４】
この場合、ミキサ１０３ａ、１０３ｂの各出力信号は、入力搬送周波数ＲＦと局部発振周波数との和成分と、ゼロ周波数を中心（スペクトラムの±表現の場合）とする差成分とからなる。そして、ローパスフィルタ（ＬＰＦ０）１０７によりゼロ周波数を中心とする差成分（以下、ベースバンド周波数成分）のみが抽出される。抽出されたベースバンド周波数成分は、さらに所望の受信感度を得るために基底帯域（ベースバンド）の可変利得アンプ（ＶＧＡ）１０８で利得制御信号Ｖｇｃに応じて増幅され復調される。
【０００５】
上述したダイレクトコンバージョン方式は、入力周波数ＲＦから直接ベースバンド周波数に変換している。これは、スーパーヘテロダイン方式における中間周波数ＩＦがゼロの場合に相当する。これにより、イメージ周波数応答がないため、高周波フィルタが原理的に不要となる。また、ベースバンド信号はゼロ周波数で折返した形になるから、チャネルフィルタはＬＰＦ型でよい。したがって、スーパーヘテロダイン方式で用いられるＢＰＦ型チャネルフィルタに比較してＩＣ化が容易である。すなわち、ダイレクトコンバージョン方式は、外付け部品が少なく、かつ、ＬＳＩ化がスーパーヘテロダイン方式に比較して容易であるため、１チップ受信機に適した回路であるとされ、近年、注目されてきている。
【０００６】
しかし、ダイレクトコンバージョン受信機を携帯電話のような無線システムに使うためには、一般に、ミキサ１０３ａ、１０３ｂと可変利得アンプ（ＶＧＡ）１０８に存在する直流オフセット電圧を除去する必要があり、従来、実用化上の最大の課題となっていた。すなわち、ＰＤＣ（国内デジタル携帯電話）、ＰＨＳ（簡易携帯電話）やＷ−ＣＤＭＡ（第三世代携帯電話）システムにおいて必要とされる受信感度を得るためには、可変利得アンプ（ＶＧＡ）１０８の増幅度は、例えば数１０ｄＢといった非常に高い値にする必要があるが、上述したように発生する直流オフセット電圧の存在により可変利得アンプ（ＶＧＡ）１０８が飽和し、受信機としての機能が得られなかった。
【０００７】
そこで、上記の直流オフセット電圧を除去する方法としては、図１３に示すように、ミキサ１０３ａ、１０３ｂの直後に、それぞれ直流カットのためのキャパシタ１３２２ａ、１３２２ｂを使うことがまず考えられる。しかし、この方法は信号情報のゼロ周波数成分も同時にカットされるため、例えばページャーシステムで用いられているＦＳＫ変調方式にしか使えない。また、ページャーのような携帯型無線機では、電池寿命を長くするために間欠受信機能を備えることが必要であるが、この機能を設けるには、一般にキャパシタ１３２２ａ、１３２２ｂの充放電時間を短縮するための付加回路が別に必要になるため、回路規模が増大するという欠点があった。
【０００８】
また、直流オフセット電圧を除去するための他の従来技術として、特開平３−２２０８２３号公報には、図１４に示すように、Ａ／Ｄ変換器１４２３ａ、１４２３ｂ、Ｄ／Ａ変換器１４２５ａ、１４２５ｂを用いた負帰還ループにより直流オフセット電圧を除去する方法について記載されている。図１４に示すダイレクトコンバージョン受信機は、Ａ／Ｄ変換器１４２３ａ、１４２３ｂを用いて基底帯域増幅器１４０８ａ、１４０８ｂの出力信号から直流オフセット電圧を抽出し、この抽出結果に基づき、閉ループ制御手段であるデータ処理回路１４２４とＤ／Ａ変換器１４２５ａ、１４２５ｂとを用いて、直流電圧オフセット分を抑圧する。
【０００９】
この方法であれば、信号情報のゼロ周波数成分はカットされないから、ＰＤＣやＰＨＳで用いられるπ／４ＱＰＳＫ変調方式やＷ−ＣＤＭＡシステムで用いられるＱＰＳＫ変調方式にも適用可能である。また、他の従来例のオフセットキャンセル回路付きのダイレクトコンバージョン受信機としては、例えば特開平１０−３０８６８４号公報、特開２００１−２２８２３６号公報に示されている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来例では、利得制御信号Ｖｇｃが変化したときに、それに応じて可変利得アンプ（ＶＧＡ）１０８のオフセット電圧が変化する場合に対してはループ収束に時間を要するという課題があった。そのため、受信機を起動してから最適な受信感度を得るために、利得制御信号Ｖｇｃを振って最適感度が得られる利得制御信号Ｖｇｃを決めようとすると、利得制御信号Ｖｇｃを変える度にループ収束に時間を要するので、受信機を起動してから良好な受信感度を得るまで時間を要するという問題点がある。
【００１１】
本発明の目的は、上記従来の課題を解決し、利得制御信号の変化に応じて変化するオフセット電圧の抑圧を高速に行うことが可能なオフセットキャンセル回路付きのダイレクトコンバージョン受信機及びこれを有する無線端末装置を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は上記目的を達成するために、受信した高周波信号と局部発振信号とを周波数混合してベースバンド信号に変換する周波数混合手段と、
前記周波数混合手段の出力信号を利得制御信号に応じて増幅する可変利得アンプと、
前記可変利得アンプの出力ノードから電圧を検出する電圧検出手段と、
前記電圧検出手段により検出された電圧と前記利得制御信号に応じてオフセットキャンセル電圧を生成し、このオフセットキャンセル電圧を前記可変利得アンプの出力ノードに出力することにより、前記可変利得アンプの出力からオフセット電圧成分を打ち消すオフセット抑圧手段とを、
備えた構成とした。
この構成により、利得制御信号の変化に応じて変化する可変利得アンプのオフセットに素早く追随してオフセットを抑圧することが可能になる。
【００１３】
本発明はまた、請求項１に記載のダイレクトコンバージョン受信機において、前記オフセット抑圧手段が、
前記電圧検出手段により検出された電圧と前記利得制御信号に応じてダミーオフセット電圧を発生するダミーオフセット発生手段と、
前記利得制御信号に応じて前記ダミーオフセット電圧を増幅して前記オフセットキャンセル電圧を生成するダミー可変利得アンプとを、
備えた構成とした。
【００１４】
本発明はまた、受信した高周波信号と局部発振信号とを周波数混合してベースバンド信号に変換する周波数混合手段と、
前記周波数混合手段の出力信号を利得制御信号に応じて増幅する可変利得アンプと、
前記可変利得アンプの出力ノードから電圧を検出する電圧検出手段と、
前記電圧検出手段により検出された電圧と前記利得制御信号に応じてダミーオフセット電圧を発生し、このダミーオフセット電圧を前記可変利得アンプの入力ノードに出力することにより、前記可変利得アンプの出力からオフセット電圧成分を打ち消すダミーオフセット発生手段とを、
備えた構成とした。
【００１５】
本発明はまた、受信した高周波信号と局部発振信号とを周波数混合してベースバンド信号に変換する周波数混合手段と、
前記周波数混合手段の出力信号を利得制御信号に応じて増幅する可変利得アンプと、
前記可変利得アンプの出力ノードから電圧を検出する電圧検出手段と、
前記電圧検出手段により検出された電圧と前記利得制御信号に応じてダミーオフセット電圧を発生し、このダミーオフセット電圧を前記周波数混合手段に出力することにより、前記可変利得アンプの出力からオフセット電圧成分を打ち消すダミーオフセット発生手段とを、
備えた構成とした。
【００１６】
本発明はまた、請求項２から４のいずれか１つに記載のダイレクトコンバージョン受信機において、前記ダミーオフセット発生手段が、
前記電圧検出手段により検出された電圧を増幅する対数増幅器と、
前記対数増幅器により増幅された電圧と前記利得制御信号の差分を出力する比較器と、
前記比較器の出力を増幅する指数関数増幅器と、
前記指数関数増幅器により増幅された電圧から前記ダミーオフセット電圧を抽出する手段とを、
備えた構成とした。
【００１７】
本発明はまた、請求項５に記載のダイレクトコンバージョン受信機において、前記対数増幅器がオフセットの正負の極性に応じて極性信号を出力し、前記指数関数増幅器がその極性信号に応じた正負の電圧を出力する構成とした。
本発明はまた、請求項６又は７に記載のダイレクトコンバージョン受信機において、前記対数増幅器、比較器及び指数関数増幅器がデジタル演算回路で構成されていることを特徴とする。
本発明はまた、請求項７に記載のダイレクトコンバージョン受信機において、前記デジタル演算回路が、前記可変利得アンプの出力ノードからの入力と、利得制御信号と、現在又は過去の出力ダミーオフセット電圧とから次の出力ダミーオフセット電圧を計算することを特徴とする。
【００１８】
本発明はまた、請求項７に記載のダイレクトコンバージョン受信機において、前記デジタル演算回路が、前記利得制御信号に対するダミーオフセットの値をあらかじめ記憶手段に記憶し、入力利得制御信号に対応するダミーオフセットの値を前記記憶手段から読み出して出力することを特徴とする。
本発明はまた、請求項７に記載のダイレクトコンバージョン受信機において、前記デジタル演算回路の入力部及び出力部にスイッチを備え、前記スイッチを開閉することにより前記電圧検出手段により検出された電圧を取り込む動作と、前記ダミーオフセット電圧を出力する動作を別々に行うことを特徴とする。
本発明はまた、請求項１０に記載のダイレクトコンバージョン受信機において、前記ダミーオフセット電圧をホールドして出力することを特徴とする。
本発明はまた、請求項１から１１のいずれか１つに記載のダイレクトコンバージョン受信機を有する無線端末装置を提供するものである。この構成により、前述の受信機と同様の効果を得ることができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
＜第１の実施の形態＞
図１は本発明の第１の実施の形態のダイレクトコンバージョン受信機の概略の構成を示すブロック図、図２は図１のダミーオフセット発生回路の詳細の構成を示すブロック図である。図１を参照すると、本実施形態のダイレクトコンバージョン受信機において、アンテナ１０１にて受信されたＲＦ（高周波）信号は、高周波増幅器１０２を経てミキサ１０３ａ、１０３ｂにてそれぞれ直交変換される。そのために、局部発振器１０４及び９０度移相器１０５が設けられており、この局部発振周波数とその直交成分とがそれぞれミキサ１０３ａ、１０３ｂへ供給されるようになっている。また、ミキサ１０３ａ、１０３ｂの出力信号はベースバンド信号処理部１０６ａ、１０６ｂにそれぞれ入力され処理される。
【００２０】
図１では、ミキサ１０３ａから出力されるアナログ信号としてのＩ成分に対するベースバンド信号処理部１０６ａについてのみ具体例を示すが、アナログ信号としてのＱ成分に対するベースバンド信号処理部１０６ｂは、構成、機能ともベースバンド信号処理部１０６ａと同一であるので、詳細については図示せず説明も省略する。なお、図１及び図２には、本実施形態の特徴的な構成のみを記載し、他の一般的な構成については記載を省略してある。例えばここには図示されていないが、下記信号処理の後、一般的なダイレクトコンバージョン受信機と同様にＡ／Ｄ変換器を用いてベースバンドアナログ信号をデジタル信号に変換してデジタル信号処理してもよい。
【００２１】
ミキサ１０３ａの出力信号は、ローパスフィルタ（ＬＰＦ０）１０７でベースバンド帯域の信号成分（Ｖｉｎ）のみ取り出した後、可変利得アンプ（ＶＧＡ）１０８で利得制御信号Ｖｇｃに応じて増幅される。このときのＶＧＡ１０８の出力Ｖｏｕｔのオフセット電圧をオフセットキャンセル回路１０９が検出し、検出されたオフセット電圧と利得制御信号Ｖｇｃに応じてオフセット電圧と逆極性のオフセットキャンセル電圧を出力し、オフセットが抑圧される。このとき、利得制御信号Ｖｇｃに対してオフセットキャンセル電圧を素早く追随させることによって、利得制御信号Ｖｇｃの変化に応じて可変利得アンプ（ＶＧＡ）１０８で発生するオフセット電圧が変化する場合でも素早くオフセット電圧を抑圧できる。
【００２２】
オフセットキャンセル回路１０９はダミーオフセット発生回路１１０とダミー可変利得アンプ１１１で構成されている。またダミーオフセット発生回路１１０とダミー可変利得アンプ１１１には利得制御信号Ｖｇｃが入力される。ダミーオフセット発生回路１１０の出力であるダミーオフセット電圧Ｖｄｕｍｍｙ＿ｏｆｆｓｅｔは、利得制御信号Ｖｇｃと比較してゆっくりとした変化をする。それに対してダミー可変利得アンプ１１１の出力は、利得制御信号Ｖｇｃが高速で変化する場合でも、利得制御信号Ｖｇｃの入力があるので、利得制御信号Ｖｇｃに素早く追随してオフセットキャンセル電圧を出力することができる。このような構成で信号情報のゼロ周波数成分は通して、かつ利得制御信号Ｖｇｃが高速に変化しても素早く追随してオフセットを抑圧できることを以下で説明する。
【００２３】
図２を参照すると、ダミーオフセット発生回路１１０はローパスフィルタ（ＬＰＦ１）　２１２　、ｌｏｇアンプ（図示のＬＯＧ）２１３、比較器（図示の差）２１４、指数関数アンプ（図示のＥＸＰ）２１５及びローパスフィルタ（ＬＰＦ２）２１６で構成されていて、さらにｌｏｇアンプ２１３はオフセットの正負の極性信号Ｖｓｉｇｎを出力し、指数関数アンプ２１５でその極性信号Ｖｓｉｇｎに応じて正負の電圧Ｖｅｘｐをローパスフィルタ（ＬＰＦ２）２１６に出力し、ローパスフィルタ（ＬＰＦ２）　２１６の出力であるダミーオフセット電圧Ｖｄｕｍｍｙ＿ｏｆｆｓｅｔをダミーＶＧＡ１１１に出力する構成になっている。
【００２４】
簡単のために、ＶＧＡ１０８の入力（ミキサ１０３ａとＬＰＦ０の出力）電圧Ｖｉｎと出力電圧Ｖｖｇａをそれぞれ
Ｖｉｎ＝Ｖａｃｉｎ×ｃｏｓ（２π・ｆ・ｔ）＋Ｖｄｃｉｎ　　　…（式１）
Ｖｖｇａ＝Ｖｉｎ×ｅｘｐ（Ｖｇｃ）＋Ａ×ｅｘｐ（Ｖｇｃ＋Ｂ）　…（式２）
とする。ここで、ＶａｃｉｎとＶｄｃｉｎはそれぞれ、ＶＧＡ入力信号周波数成分ｆの振幅とオフセット電圧である。周波数ｆはここでは簡単のために単一の周波数ｆで表したが、実際にはベースバンド周波数の帯域幅を持っている。利得制御電圧Ｖｇｃは、ここでは簡単のために利得制御感度で規格化された電圧で考えることにする。すなわち、Ｖｇｃ＝Ｖｇｃ０／Ｖｓｌｏｐｅである。ｅｘｐ（）は指数関数を表し、Ｖｉｎ×ｅｘｐ（Ｖｇｃ）はＤＣオフセットが無い場合のＶＧＡ出力、ｅｘｐ（Ｖｇｃ）は利得を表す。Ａ×ｅｘｐ（Ｖｇｃ＋Ｂ）はＶＧＡ１０８で発生する利得制御信号Ｖｇｃに応じて変化するオフセット電圧、ＡとＢはそれぞれ定数である。
【００２５】
ローパスフィルタ（ＬＰＦ１）２１２の入力は、ＶＧＡ１０８の出力電圧ＶｖｇａとダミーＶＧＡ１１１の出力電圧Ｖｄｕｍｍｙ＿ｖｇａの和Ｖｏｕｔであるが、簡単のために、まず初めに、（ａ）ダミーＶＧＡ１１１の出力電圧をＶｏｕｔに返さない場合、すなわちＶｏｕｔ＝Ｖｖｇａと仮定した場合の動作を説明し、次に、（ｂ）ダミーＶＧＡ１１１の出力電圧もＶｏｕｔに返す場合のオフセットキャンセル回路１０９の動作を説明する。
【００２６】
（ａ）ローパスフィルタ（ＬＰＦ１）２１２ではＶｉｎのうち、カットオフ周波数ｆｃ１以下の周波数成分とオフセット成分のみが通過し、これをＶｌｐｆ１とする。簡単のためにローパスフィルタ（ＬＰＦ１）２１２のゲインを１とすると、Ｖｌｐｆ１のＤＣ成分はＶｖｇａのＤＣ成分と同じで、
Ａ×ｅｘｐ（Ｖｇｃ＋Ｂ）　　　　…（式３）
となる。
【００２７】
ｌｏｇアンプ２１３は出力Ｖｌｏｇ、ＶｓｉｇｎがＶｌｐｆ１に応じて、
Ｖｌｐｆ１＞０．０　の場合
Ｖｌｏｇ　＝ｌｏｇ（＋Ｖｌｐｆ１）　…（式４ａ）
Ｖｓｉｇｎ＝＋１　　　　　　　　…（式４ｂ）
Ｖｌｐｆ１＝０．０　の場合
Ｖｌｏｇ　＝０．０　　　　　　…（式５ａ）
Ｖｓｉｇｎ＝０　　　　　　　　…（式５ｂ）
Ｖｌｐｆ１＜０．０　の場合
Ｖｌｏｇ　＝ｌｏｇ（−Ｖｌｐｆ１）　…（式６ａ）
Ｖｓｉｇｎ＝−１　　　　　　　…（式６ｂ）
となるようにする。
【００２８】
ここで、Ｖｓｉｇｎという出力を用意しているのは、オフセット電圧の正負の極性情報を後で指数関数アンプ２１５で用いて、オフセット電圧と逆極性の電圧を出力するためである。ＶｌｏｇのＤＣ成分は
ｌｏｇ｜Ａ｜＋Ｖｇｃ＋Ｂ　　　　…（式７）
となる。ここで｜Ａ｜はＡの絶対値を表す。
【００２９】
比較器２１４では、ＶｌｏｇとＶｇｃの差Ｖｄｉｆｆを出力する。すなわち、
Ｖｄｉｆｆ＝Ｖｌｏｇ−Ｖｇｃ　　　　…（式８）
すると、ＶｄｉｆｆのＤＣ成分は、式７を式８に代入して
ｌｏｇ｜Ａ｜＋Ｂ　　　…（式９）
となる。
【００３０】
指数関数アンプ２１５の出力Ｖｅｘｐを、
Ｖｅｘｐ＝Ｖｓｉｇｎ×Ｇ×ｅｘｐ（Ｖｄｉｆｆ）　…（式１０）
にする。ここで、Ｇは定数であり、ここではオフセット電圧とオフセットキャンセル電圧が逆極性になるように負の値に設定する。すると、ＶｅｘｐのＤＣ成分は、式９を式１０に代入して
Ｖｓｉｇｎ×Ｇ×｜Ａ｜×ｅｘｐ（Ｂ）　　＝Ｇ×Ａ×ｅｘｐ（Ｂ）　　　…（式１１）
となる。
【００３１】
ローパスフィルタ（ＬＰＦ２）２１６では、Ｖｅｘｐのうちカットオフ周波数ｆｃ２以下の周波数成分とＤＣ成分のみが通過し、これをダミーオフセット電圧Ｖｄｕｍｍｙ＿ｏｆｆｓｅｔとする。これがダミーオフセット発生回路１１０の出力になる。また簡単のために、ローパスフィルタ２１６のゲインを１とすると、Ｖｄｕｍｍｙ＿ｏｆｆｓｅｔのＤＣ成分はＶｅｘｐのＤＣ成分と同じで、
Ｇ×Ａ×ｅｘｐ（Ｂ）　　　…（式１２）
となる。
【００３２】
ダミーＶＧＡ１１１の出力Ｖｄｕｍｍｙ＿ｖｇａはＶＧＡ１０８と同様に、
Ｖｄｕｍｍｙ＿ｖｇａ＝Ｖｄｕｍｍｙ＿ｏｆｆｓｅｔ×ｅｘｐ（Ｖｇｃ）　…（式１３）
にする。ここでは基本的な動作原理を説明するために、ダミーＶＧＡ１１１で新たにＶｇｃに応じて変化するＤＣオフセットが発生することは無視する。ダミーＶＧＡ１１１で新たにＶｇｃに応じて変化するＤＣオフセットが発生する場合は、式１３は
Ｖｄｕｍｍｙ＿ｖｇａ＝Ｖｄｕｍｍｙ＿ｏｆｆｓｅｔ×ｅｘｐ（Ｖｇｃ）＋Ａ２×ｅｘｐ（Ｖｇｃ＋Ｂ２）　　　…（式１４）
のように第２項が追加されればよいが、全体の動作としては、式２のＡ、ＢをそれぞれＡ＋Ａ２、Ｂ＋Ｂ２に置き換えて式１４の第２項を無視したのと同様になるので、オフセットを抑制できることに変わりはない。
【００３３】
Ｖｄｕｍｍｙ＿ｖｇａのＤＣ成分すなわちオフセットキャンセル電圧は、式１２を式１３に代入すると、
Ｇ×Ａ×ｅｘｐ（Ｂ）×ｅｘｐ（Ｖｇｃ）＝Ｇ×Ａ×ｅｘｐ（Ｖｇｃ＋Ｂ）　…（式１５）
となる。式２と式１５を比較するとＶｄｕｍｍｙ＿ｖｇａのＤＣ成分はＶＧＡ１０８の出力ＶｖｇａのＤＣ成分の定数Ｇ倍になっていることがわかる。
【００３４】
（ｂ）次にダミーＶＧＡ１１１の出力電圧もＶｏｕｔに返す場合のオフセットキャンセル回路１０９のＤＣ成分の動作を考える。まずローパスフィルタ（ＬＰＦ１）２１２の入力電圧はＶｏｕｔで、Ｖｄｕｍｍｙ＿ｖｇａのＤＣ成分すなわちオフセットキャンセル電圧は、ＶｏｕｔのＧ倍すなわち
Ｖｄｕｍｍｙ＿ｖｇａ（ＤＣ成分）＝Ｖｏｕｔ（ＤＣ成分）×Ｇ　　…（式１６）
になるはずである。次にＶｖｇａのＤＣ成分すなわちオフセット電圧は式２の第２項から
Ｖｖｇａ（ＤＣ成分）＝Ａ×ｅｘｐ（Ｖｇｃ＋Ｂ）　　…（式１７）
である。
【００３５】
さらにＶｏｕｔのＤＣ成分はオフセット電圧とオフセットキャンセル電圧の和なので
Ｖｏｕｔ（ＤＣ成分）＝Ｖｖｇａ（ＤＣ成分）＋Ｖｄｕｍｍｙ＿ｖｇａ（ＤＣ成分）　　…（式１８）
である。式１６と式１７を式１８に代入して、
Ｖｏｕｔ（ＤＣ成分）＝Ａ×ｅｘｐ（Ｖｇｃ＋Ｂ）＋Ｖｏｕｔ（ＤＣ成分）×Ｇ　…（式１９）
この式をＶｏｕｔ（ＤＣ成分）について解くと、結局、
Ｖｏｕｔ（ＤＣ成分）＝Ａ×ｅｘｐ（Ｖｇｃ＋Ｂ）／（１−Ｇ）　…（式２０）
となる。式２０からＶｏｕｔのＤＣ成分は−Ｇを十分大きくすれば回路飽和が問題になるオフセットと比較して十分小さくすることができること、すなわちオフセットを抑圧できることがわかる。
【００３６】
また、ローパスフィルタ（ＬＰＦ１）２１２のカットオフ周波数ｆｃ１とローパスフィルタ（ＬＰＦ２）２１６のカットオフ周波数ｆｃ２をトータルとして十分小さくすれば、ダミーＶＧＡ１１１の出力電圧は、ほぼＤＣ成分のみにすることができ、Ｖｖｇａの信号成分に影響を与えずにすべてＶｏｕｔの信号成分して出力することができる。すなわちオフセットを抑圧し、信号成分をそのまま出力することができる。さらに、利得制御信号Ｖｇｃが変化するとダミーＶＧＡの出力Ｖｄｕｍｍｙ＿ｖｇａは素早く追随するので、利得制御信号Ｖｇｃの変化に応じて変化するオフセット電圧の抑圧を素早く行うことができる。
【００３７】
図３（ａ），（ｂ）はそれぞれ、このオフセットキャンセル回路を動作させなかった場合（Ｇ＝０）と、ｔ＝０で動作を開始させた場合（Ｇ＝−１０の場合）のＶｏｕｔのＤＣ成分の時間変化である。どちらもｔ＝２．５（ｍｓ）に利得制御信号Ｖｇｃが０．８から２．３にステップ関数的に変化した場合の変化であり、Ａ＝＋１、Ｂ＝２、１／ｆｃ１＝０．０１（ｍｓ）、１／ｆｃ２＝１（ｍｓ）、Ｖｄｃｉｎ＝１である。オフセットキャンセル回路を動作させる場合と動作させなかった場合と比較して、ＤＣオフセットは１／（１−Ｇ）＝１／１１になっていることがわかる。また、最初にオフセットキャンセル回路１０９の動作を開始させた場合にはオフセット抑圧動作が収束するまでに１／１０（ｍｓ）程度の時間がかかっているが、いったん収束したあとは利得制御信号Ｖｇｃが変化しても、Ｖｄｕｍｍｙ＿ｖｇａがほぼ同時に追随してオフセットを抑圧していることがわかる。
【００３８】
図４（ａ），（ｂ）はそれぞれ、上記と同じ条件でオフセットキャンセル回路１０９を動作させなかった場合と動作させた場合であって、さらに振幅Ｖａｃｉｎ＝４、周波数ｆ＝２（ｋＨｚ）の信号をＶｉｎから入力した場合の出力Ｖｏｕｔの波形である。オフセットキャンセル回路１０９が飽和してしまうＶｏｕｔのレベルを１００と仮定すると、図４（ａ）から、オフセットキャンセル回路１０９を動作させなかった場合にはオフセットキャンセル回路１０９は飽和してしまい、受信機としての機能が得られない。それに対して、オフセットキャンセル回路１０９を動作させた場合にはＤＣオフセットが抑圧されて、オフセットキャンセル回路１０９が飽和せずに信号成分が通るので、利得制御信号Ｖｇｃが高速に変化しても、受信機としての機能が十分得られることがわかる。
【００３９】
以上のように、本実施例によれば、利得制御信号Ｖｇｃの変化に応じて変化するオフセット電圧の抑圧を素早く行うことが可能なオフセットキャンセル回路１０９付きのダイレクトコンバージョン受信機を実現できる。
【００４０】
＜第２の実施の形態＞
図５は本発明の第２の実施の形態のダイレクトコンバージョン受信機の構成を示すブロック図である。これは上記第１の実施の形態とはダミーオフセット電圧Ｖｄｕｍｍｙ＿ｏｆｆｓｅｔをＶＧＡ１０８の入力ノードに出力する点が相違している。
【００４１】
＜第３の実施の形態＞
図６は本発明の第３の実施の形態のダイレクトコンバージョン受信機の構成を示すブロック図である。これは上記第１の実施の形態とはダミーオフセット電圧Ｖ＿ｄｕｍｍｙ＿ｏｆｆｓｅｔを周波数混合手段（ミキサ）１０３ａ、１０３ｂに出力する点が相違している。
【００４２】
＜第４の実施の形態＞
図７は本発明の第４の実施の形態のダイレクトコンバージョン受信機の構成を示すブロック図である。これは上記第１の実施の形態とはダミーオフセット発生回路１１０にＡ／Ｄ変換器７１２とＤ／Ａ変換器７１４を設け、ダミーオフセット発生回路１１０の信号処理を演算回路７１３でデジタル信号で行う点が相違している。さらに本実施例では、演算回路７１３が入力の対数値を計算し（デジタルｌｏｇアンプ７１５）、それと利得制御信号との差を計算し（デジタル比較器７１６）、その指数関数値を計算し（デジタル指数関数アンプ７１７）、さらにその平均値を計算（デジタル平均化回路７１８）する構成になっている。これは上記第１の実施の形態とほぼ同様の信号処理をデジタル信号処理で行うことに相当する。
【００４３】
本実施例のようにデジタル信号処理を取り入れても、利得制御信号Ｖｇｃに応じて高速に変化するオフセット電圧の抑圧が可能なオフセットキャンセル回路付きのダイレクトコンバージョン受信機を実現できる。また、このようにダミーオフセット発生回路の信号処理をデジタル信号で行う構成にすれば、上記構成に新たな機能を追加することが容易になるので、よりきめ細かな信号処理をすることも可能になる。
【００４４】
＜第５の実施の形態＞
図８は本発明の第５の実施の形態のダイレクトコンバージョン受信機の構成を示すブロック図である。これは上記第１の実施の形態とはダミーオフセット発生回路１１０にＡ／Ｄ変換器８１２とＤ／Ａ変換器８１４を設け、ダミーオフセット発生回路１１０の信号処理を演算回路８１３でデジタル信号で行う点が相違している。さらに本実施例では、演算回路８１３が可変利得アンプ１０８の入力換算オフセット値ＤｕｍｍｙＯｆｆｓｅｔを計算し、その計算結果ＤｕｍｍｙＯｆｆｓｅｔからダミーオフセット電圧Ｖｄｕｍｍｙ＿ｏｆｆｓｅｔを発生する構成になっている。このような構成で上記第１又は第２の実施の形態のダミーオフセット発生回路とは異なる信号処理でダミーオフセット電圧Ｖｄｕｍｍｙ＿ｏｆｆｓｅｔを発生することもできる。
【００４５】
以下で具体的な動作を説明する。はじめにＤ／Ａ変換器８１４から適当なダミーオフセット電圧Ｖｄｕｍｍｙ＿ｏｆｆｓｅｔを出力したとすると、ダミーＶＧＡ１１１の出力電圧は
Ｖｄｕｍｍｙ＿ｏｆｆｓｅｔ×ｅｘｐ（Ｖｇｃ）　　…（式２１）
となるので、ＤＣ成分だけ考えると、そのときのＶｏｕｔの値からオフセット電圧Ａ×ｅｘｐ（Ｖｇｃ＋Ｂ）は
Ａ×ｅｘｐ（Ｖｇｃ＋Ｂ）＝Ｖｏｕｔ−Ｖｄｕｍｍｙ＿ｏｆｆｓｅｔ×ｅｘｐ（Ｖｇｃ）　…（式２２）
で計算できる。これから、Ａ×ｅｘｐ（Ｂ）の値は
Ａ×ｅｘｐ（Ｂ）＝Ｖｏｕｔ／ｅｘｐ（Ｖｇｃ）−Ｖｄｕｍｍｙ＿ｏｆｆｓｅｔ　　　…（式２３）
と計算できる。
【００４６】
これと逆極性の電圧−Ａ×ｅｘｐ（Ｂ）＝−Ｖｏｕｔ／ｅｘｐ（Ｖｇｃ）＋Ｖｄｕｍｍｙ＿ｏｆｆｓｅｔ　　　…（式２４）
をＤ／Ａ変換器８１４から出力すれば、ダミーＶＧＡ１１１の出力電圧は
−Ａ×ｅｘｐ（Ｂ）×ｅｘｐ（Ｖｇｃ）＝−Ａ×ｅｘｐ（Ｂ＋Ｖｇｃ）　　…（式２５）
となり、これはオフセットと絶対値が同じで極性が逆になっているので、オフセットを抑圧することができる。すなわち演算回路８１３では式２４の右辺に対応する計算をすればオフセットを抑圧することができる。本実施例ではダミーオフセット計算回路８１５で計算を行い、遅延回路（Ｄｅｌａｙ）８１６から過去に出力したダミーオフセットをダミーオフセット計算回路８１５に入力する構成になっている。
【００４７】
以上では、ダミーオフセット発生回路１１０の動作をＤＣ成分のみで考えたが、信号成分があってもダミーオフセット発生回路１１０内又は入出力部に適当にアナログ又はデジタルのローパスフィルタを挿入すればＤＣ成分だけで考えた場合と同様の動作をし、ＤＣオフセットを抑圧できる。また、利得制御信号Ｖｇｃが変化するとダミーＶＧＡ１１１の出力Ｖｄｕｍｍｙ＿ｖｇａは素早く追随して変化するので、利得制御信号Ｖｇｃの変化に応じて変化するオフセット電圧の抑圧を素早く行うことが可能である。以上のように、本実施例によっても、利得制御信号Ｖｇｃの変化に応じて変化するオフセット電圧の抑圧を素早く行うことが可能なオフセットキャンセル回路付きのダイレクトコンバージョン受信機を実現できる。
【００４８】
＜第６の実施の形態＞
図９は本発明の第６の実施の形態のダイレクトコンバージョン受信機の構成を示すブロック図である。これは上記第１の実施の形態とはダミーオフセット発生回路１１０にＡ／Ｄ変換器９１２とＤ／Ａ変換器９１４を設け、ダミーオフセット発生回路１１０の信号処理を演算回路９１３でデジタル信号処理で行っている点が相違している。さらに本実施例では、演算回路９１３に利得制御信号Ｖｇｃ＝０，１〜ｎにそれぞれ対するオフセットの値ＤｕｍｍｙＯｆｆｓｅｔ（０）、（１）〜（ｎ）をあらかじめメモリ９１５に記憶しておき、そのオフセットの値を利得制御信号Ｖｇｃに応じて読み出してオフセットを抑圧する構成になっている。このような構成にすると上記第１から第５の実施の形態のダミーオフセット発生回路１１０とは異なる信号処理でダミーオフセット電圧Ｖｄｕｍｍｙ＿ｏｆｆｓｅｔを発生することができる。
【００４９】
利得制御信号Ｖｇｃ＝０，１〜ｎに対するオフセットの値ＤｕｍｍｙＯｆｆｓｅｔ（０）、（１）〜（ｎ）をあらかじめ入力しておく方法の１つの例としては、まず利得制御信号Ｖｇｃを固定してＤ／Ａ変換器９１４の出力電圧を振って、そのときのＶｏｕｔのオフセット値をＡ／Ｄ変換器９１２で読み取って、Ａ／Ｄ変換器９１２の入力の絶対値が最小になるときのＤ／Ａ変換器９１４の入力をメモリ９１５に入力しておく方法がある。この作業をすべての利得制御信号Ｖｇｃの値に対して行うか、あるいはそのうち何段階かのみ行って残りの利得制御信号の値は補間によって計算してもよい。
【００５０】
以上ではダミーオフセット発生回路１１０の動作をＤＣ成分のみで考えたが、信号成分があってもダミーオフセット発生回路１１０内又は入出力部に適当にアナログ又はデジタルのローパスフィルタを挿入すればＤＣ成分だけで考えた場合と同様の動作をし、ＤＣオフセットを抑圧できる。また、利得制御信号Ｖｇｃが変化してもダミーＶＧＡ１１１の出力電圧Ｖｄｕｍｍｙ＿ｖｇａは素早く追随してＤＣオフセットを抑圧できる。以上のように、本実施例によっても、利得制御信号Ｖｇｃに応じて変化するオフセット電圧を素早く抑圧できるオフセットキャンセル回路付きのダイレクトコンバージョン受信機を実現できる。
【００５１】
＜第７の実施の形態＞
図１０は本発明の第７の実施の形態のダイレクトコンバージョン受信機の構成を示すブロック図である。これは上記第１から６の実施の形態とはオフセットキャンセル回路１１０にスイッチ（ＳＷ１）１０１９とスイッチ（ＳＷ２）１０２０を設けた構成になっている点が相違している。また上記第４から第６の実施の形態ではオフセットキャンセル回路１０９のＡ／Ｄ変換器７１２から信号を入力する動作とＤ／Ａ変換器７１４から信号を出力する動作を同時に行うのに対して、本実施の形態では別々に行う。
【００５２】
また、上記第４の実施の形態とは、さらに式１５でＧ＝−１とすることによって
Ｖｄｕｍｍｙ＿ｇｃａ＝−Ａ×ｅｘｐ（Ｖｇｃ＋Ｂ）　…（式２６）
になって、Ｖｏｕｔのオフセットが抑圧される点が異なる。
また上記第５の実施の形態と比較すると、ＳＷ２がＯＦＦすなわちＶｄｕｍｍｙ＿ｏｆｆｓｅｔ＝０となるタイミングでＶｏｕｔが入力されるので、式２４が簡単になって、
−Ｖｏｕｔ／ｅｘｐ（Ｖｇｃ）　　…（式２７）
を演算回路から出力すれば、Ｖｏｕｔのオフセットが抑圧される。また、Ｖｇｃが変化してもダミーＶＧＡ１１１の出力電圧Ｖｄｕｍｍｙ＿ｖｇａは素早く追随してＤＣオフセットを抑圧できる。以上のように、本実施例によっても、利得制御信号Ｖｇｃに応じて変化するオフセット電圧を素早く抑圧できるオフセットキャンセル回路付きのダイレクトコンバージョン受信機を実現できる。
【００５３】
＜第８の実施の形態＞
図１１は本発明の第８の実施の形態のダイレクトコンバージョン受信機の構成を示すブロック図である。これは上記第１の実施の形態とはさらにオフセットキャンセル回路１１０にスイッチ（ＳＷ１）１０１９とスイッチ（ＳＷ２）１０２０を設け、ダミーオフセット発生回路１１０内に、Ｖｄｕｍｍｙ＿ｏｆｆｓｅｔをホールドする回路１１２１を設けた点が相違している。動作原理は本発明の第５の実施の形態と同様である。本実施例によっても、利得制御信号Ｖｇｃに応じて変化するオフセット電圧を素早く抑圧できるオフセットキャンセル回路付きのダイレクトコンバージョン受信機を実現できる。
【００５４】
【発明の効果】
以上のように、本発明によれば、利得制御信号に応じて高速に変化するオフセット電圧の抑圧が可能なオフセットキャンセル回路付きのダイレクトコンバージョン受信機及びこれを有する無線端末装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のダイレクトコンバージョン受信機の概略の構成を示すブロック図
【図２】図１のダミーオフセット発生回路の詳細の構成を示すブロック図
【図３】（ａ）本発明の第１の実施の形態のダイレクトコンバージョン受信機のオフセットキャンセル回路を動作させなかった場合の出力電圧ＶｏｕｔのＤＣ成分の時間変化を示すグラフ
（ｂ）ｔ＝０でオフセットキャンセル回路の動作を開始させた場合の出力電圧ＶｏｕｔのＤＣ成分の時間変化を示すグラフ
【図４】（ａ）本発明の第１の実施の形態のダイレクトコンバージョン受信機のオフセットキャンセル回路を動作させなかった場合で、さらに振幅Ｖａｃｉｎ＝４、周波数ｆ＝２（ｋＨｚ）の信号をＶｉｎから入力した場合の出力Ｖｏｕｔの波形を示すグラフ
（ｂ）オフセットキャンセル回路を動作させた場合の出力Ｖｏｕｔの波形を示すグラフ
【図５】本発明の第２の実施の形態のダイレクトコンバージョン受信機の構成を示すブロック図
【図６】本発明の第３の実施の形態のダイレクトコンバージョン受信機の構成を示すブロック図
【図７】本発明の第４の実施の形態のダイレクトコンバージョン受信機の構成を示すブロック図
【図８】本発明の第５の実施の形態のダイレクトコンバージョン受信機の構成を示すブロック図
【図９】本発明の第６の実施の形態のダイレクトコンバージョン受信機の構成を示すブロック図
【図１０】本発明の第７の実施の形態のダイレクトコンバージョン受信機の構成を示すブロック図
【図１１】本発明の第８の実施の形態のダイレクトコンバージョン受信機の構成を示すブロック図
【図１２】従来のダイレクトコンバージョン受信機の構成を示すブロック図
【図１３】他の従来のダイレクトコンバージョン受信機の構成を示すブロック図
【図１４】
さらに他の従来のダイレクトコンバージョン受信機の構成を示すブロック図
【符号の説明】
１０１　アンテナ
１０２　高周波増幅器
１０３ａ、１０３ｂ　ミキサ（周波数混合手段）
１０４　局部発振器
１０５　９０度移相器
１０６ａ、１０６ｂ　ベースバンド信号処理部
１０７　ローパスフィルタ（ＬＰＦ０）
１０８　可変利得アンプ（ＶＧＡ）
１０９　オフセットキャンセル回路
１１０　ダミーオフセット発生回路
１１１　ダミー可変利得アンプ（ＶＧＡ）
２１２　ローパスフィルタ（ＬＰＦ１）
２１３　ｌｏｇアンプ
２１４　比較器
２１５　指数関数アンプ
２１６　ローパスフィルタ（ＬＰＦ２）
７１２、８１２、９１２　Ａ／Ｄ変換器
７１３、８１３、９１３　演算回路
７１４、８１４、９１４　Ｄ／Ａ変換器
７１５　対数増幅器（デジタルｌｏｇアンプ）
７１６　比較器（デジタル比較器）
７１７　指数関数増幅回路（デジタル指数関数アンプ）
７１８　デジタル平均化回路
８１５　ダミーオフセット計算回路
８１６　遅延回路
９１５　メモリ
１０１９　スイッチ（ＳＷ１）
１０２０　スイッチ（ＳＷ２）
１１２１　ホールド回路
【図１】
2004023708.tif 000003
【図２】
2004023708.tif 000004
【図３】
2004023708.tif 000005
【図４】
2004023708.tif 000006
【図５】
2004023708.tif 000007
【図６】
2004023708.tif 000008
【図７】
2004023708.tif 000009
【図８】
2004023708.tif 000010
【図９】
2004023708.tif 000011
【図１０】
2004023708.tif 000012
【図１１】
2004023708.tif 000013
【図１２】
2004023708.tif 000014
【図１３】
2004023708.tif 000015
【図１４】
2004023708.tif 000016