(57)【要約】【課題】スイッチング素子を低耐圧化することができる形式の三相スイッチング整流装置において、スイッチングサージの抑制が要求されている。【解決手段】第１〜第６のダイオードＤ１  〜Ｄ６と第１のスイッチＱ１  とから成る第１相の整流回路を設ける。第１のスイッチＱ１  に並列に第１のクランプ用ダイオードＤｃ１を介して第１のクランプコンデンサＣｃ１を接続する。対の直流出力端子２ａ、２ｂ間に第１及び第２の分割用コンデンサＣ１  、Ｃ２  の直列回路を接続する。第５及び第６のダイオードＤ１５、Ｄ６の相互接続点と第１及び第２の分割用コンデンサＣ１  、Ｃ２  の相互接続点Ｊ１  とを接続する。第１のクランプ用ダイオードＤｃ１と第１のクランプコンデンサＣｃ１との相互接続点と第１の分割用コンデンサＣ１との間に放電用抵抗Ｒ１と放電用ダイオードＤｄ１を接続する。第２及び第３相の整流回路も第１相と同様に形成する。【選択図】        図３
2004343975.tif 000002
【特許請求の範囲】
【請求項１】
力率改善機能を有して三相交流電圧を直流電圧に変換するための三相スイッチング整流装置であって、
前記三相交流電圧を入力するための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と、
負荷（２）に直流電圧を供給するための第１及び第２の直流出力端子（２ａ、２ｂ）と、
前記第１及び第２の直流出力端子（２ａ、２ｂ）間の電圧を分割して中間電位を得るために前記第１及び第２の直流出力端子（２ａ、２ｂ）間に接続された第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）と、
前記第１の交流入力端子（１ａ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第１の交流入力端子（１ａ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１及び第２のダイオ−ド（Ｄ１、Ｄ２）の直列回路と、
前記第１の交流入力端子（１ａ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第１の交流入力端子（１ａ）に向って順方向となる極性を有している第３及び第４のダイオ−ド（Ｄ３、Ｄ４）の直列回路と、
前記第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）を相互に接続する第１の接続点（Ｊ１）と前記第１及び第２のダイオ−ド（Ｄ１、Ｄ２）を相互に接続する第２の接続点（Ｊ２）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第２の接続点（Ｊ２）に向って順方向となる極性を有している第５のダイオ−ド（Ｄ５）と、
前記第３及び第４のダイオ−ド（Ｄ３、Ｄ４）を相互に接続する第３の接続点（Ｊ３）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第３の接続点（Ｊ３）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第６のダイオ−ド（Ｄ６）と、
前記第２の接続点（Ｊ２）と前記第３の接続点（Ｊ３）との間に接続された第１のスイッチ（Ｑ１）と、
前記第２の交流入力端子（１ｂ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第２の交流入力端子（１ｂ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第７及び第８のダイオ−ド（Ｄ７、Ｄ８）の直列回路と、
前記第２の交流入力端子（１ｂ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第２の交流入力端子（１ｂ）に向って順方向となる極性を有している第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）の直列回路と、
前記第７及び第８のダイオ−ド（Ｄ７、Ｄ８）を相互に接続する第４の接続点（Ｊ４）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第４の接続点（Ｊ４）に向って順方向となる極性を有している第１１のダイオ−ド（Ｄ１１）と、
前記第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）を相互に接続する第５の接続点（Ｊ５）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第５の接続点（Ｊ５）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１２のダイオ−ド（Ｄ１２）と、
前記第４の接続点（Ｊ４）と前記第５の接続点（Ｊ５）との間に接続された第２のスイッチ（Ｑ２）と、
前記第３の交流入力端子（１ｃ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第３の交流入力端子（１ｃ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）の直列回路と、
前記第３の交流入力端子（１ｃ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第３の交流入力端子（１ｃ）に向って順方向となる極性を有している第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）の直列回路と、
前記第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）を相互に接続する第６の接続点（Ｊ６）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第６の接続点（Ｊ６）に向って順方向となる極性を有している第１７のダイオ−ド（Ｄ１７）と、
前記第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）を相互に接続する第７の接続点（Ｊ７）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第７の接続点（Ｊ７）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１８のダイオ−ド（Ｄ１８）と、
前記第６の接続点（Ｊ６）と前記第７の接続点（Ｊ７）との間に接続された第３のスイッチ（Ｑ３）と、
前記第１、第２及び第３のスイッチ（Ｑ１、Ｑ２、Ｑ３）を前記三相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する制御回路（３）と
を具備する三相スイッチング整流装置において、
アノードが前記第２の接続点（Ｊ２）に接続されている第１のクランプ用ダイオード（Ｄｃ１）と、
前記第１のクランプ用ダイオード（Ｄｃ１）のカソードと前記第３の接続点（Ｊ３）との間に接続された第１のクランプ用コンデンサ（Ｃｃ１）と、
前記第１のクランプ用ダイオード（Ｄｃ１）と前記第１のクランプ用コンデンサ（Ｃｃ１）との接続点と前記第１の直流出力端子（２ａ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ１又はＲ０）を介して又は内部抵抗を伴って接続された第１の放電用ダイオード（Ｄｄ１）と、
アノードが前記第４の接続点（Ｊ４）に接続されている第２のクランプ用ダイオード（Ｄｃ２）と、
前記第２のクランプ用ダイオード（Ｄｃ２）のカソードと前記第５の接続点（Ｊ５）との間に接続された第２のクランプ用コンデンサ（Ｃｃ２）と、
前記第２のクランプ用ダイオード（Ｄｃ２）と前記第２のクランプ用コンデンサ（Ｃｃ２）との接続点と前記第１の直流出力端子（２ａ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ２又はＲ０）を介して又は内部抵抗を伴って接続された第２の放電用ダイオード（Ｄｄ２）と、
アノードが前記第６の接続点（Ｊ６）に接続されている第３のクランプ用ダイオード（Ｄｃ３）と、
前記第３のクランプ用ダイオード（Ｄｃ３）のカソードと前記第７の接続点（Ｊ７）との間に接続された第３のクランプ用コンデンサ（Ｃｃ３）と、
前記第３のクランプ用ダイオード（Ｄｃ３）と前記第３のクランプ用コンデンサ（Ｃｃ３）との接続点と前記第１の直流出力端子（２ａ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ３又はＲ０）を介して又は内部抵抗を伴って接続された第３の放電用ダイオード（Ｄｄ３）と
を具備していることを特徴とする三相スイッチング整流装置。
【請求項２】
力率改善機能を有して三相交流電圧を直流電圧に変換するための三相スイッチング整流装置であって、
前記三相交流電圧を入力するための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と、
負荷（２）に直流電圧を供給するための第１及び第２の直流出力端子（２ａ、２ｂ）と、
前記第１及び第２の直流出力端子（２ａ、２ｂ）間の電圧を分割して中間電位を得るために前記第１及び第２の直流出力端子（２ａ、２ｂ）間に接続された第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）と、
前記第１の交流入力端子（１ａ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第１の交流入力端子（１ａ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１及び第２のダイオ−ド（Ｄ１、Ｄ２）の直列回路と、
前記第１の交流入力端子（１ａ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第１の交流入力端子（１ａ）に向って順方向となる極性を有している第３及び第４のダイオ−ド（Ｄ３、Ｄ４）の直列回路と、
前記第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）を相互に接続する第１の接続点（Ｊ１）と前記第１及び第２のダイオ−ド（Ｄ１、Ｄ２）を相互に接続する第２の接続点（Ｊ２）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第２の接続点（Ｊ２）に向って順方向となる極性を有している第５のダイオ−ド（Ｄ５）と、
前記第３及び第４のダイオ−ド（Ｄ３、Ｄ４）を相互に接続する第３の接続点（Ｊ３）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第３の接続点（Ｊ３）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第６のダイオ−ド（Ｄ６）と、
前記第２の接続点（Ｊ２）と前記第３の接続点（Ｊ３）との間に接続された第１のスイッチ（Ｑ１）と、
前記第２の交流入力端子（１ｂ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第２の交流入力端子（１ｂ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第７及び第８のダイオ−ド（Ｄ７、Ｄ８）の直列回路と、
前記第２の交流入力端子（１ｂ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第２の交流入力端子（１ｂ）に向って順方向となる極性を有している第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）の直列回路と、
前記第７及び第８のダイオ−ド（Ｄ７、Ｄ８）を相互に接続する第４の接続点（Ｊ４）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第４の接続点（Ｊ４）に向って順方向となる極性を有している第１１のダイオ−ド（Ｄ１１）と、
前記第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）を相互に接続する第５の接続点（Ｊ５）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第５の接続点（Ｊ５）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１２のダイオ−ド（Ｄ１２）と、
前記第４の接続点（Ｊ４）と前記第５の接続点（Ｊ５）との間に接続された第２のスイッチ（Ｑ２）と、
前記第３の交流入力端子（１ｃ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第３の交流入力端子（１ｃ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）の直列回路と、
前記第３の交流入力端子（１ｃ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第３の交流入力端子（１ｃ）に向って順方向となる極性を有している第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）の直列回路と、
前記第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）を相互に接続する第６の接続点（Ｊ６）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第６の接続点（Ｊ６）に向って順方向となる極性を有している第１７のダイオ−ド（Ｄ１７）と、
前記第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）を相互に接続する第７の接続点（Ｊ７）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第７の接続点（Ｊ７）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１８のダイオ−ド（Ｄ１８）と、
前記第６の接続点（Ｊ６）と前記第７の接続点（Ｊ７）との間に接続された第３のスイッチ（Ｑ３）と、
前記第１、第２及び第３のスイッチ（Ｑ１、Ｑ２、Ｑ３）を前記三相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する制御回路（３）と
を具備する三相スイッチング整流装置において、
カソードが前記第３の接続点（Ｊ３）に接続されている第１のクランプ用ダイオード（Ｄｃ１０）と、
前記第１のクランプ用ダイオード（Ｄｃ１０）のアノードと前記第２の接続点（Ｊ２）との間に接続された第１のクランプ用コンデンサ（Ｃｃ１０）と、
前記第１のクランプ用ダイオード（Ｄｃ１０）と前記第１のクランプ用コンデンサ（Ｃｃ１０）との接続点と前記第２の直流出力端子（２ｂ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ１０又はＲ００）を介して又は内部抵抗を伴って接続された第１の放電用ダイオード（Ｄｄ１０）と、
カソードが前記第５の接続点（Ｊ５）に接続されている第２のクランプ用ダイオード（Ｄｃ２０）と、
前記第２のクランプ用ダイオード（Ｄｃ２０）のアノードと前記第４の接続点（Ｊ４）との間に接続された第２のクランプ用コンデンサ（Ｃｃ２０）と、
前記第２のクランプ用ダイオード（Ｄｃ２０）と前記第２のクランプ用コンデンサ（Ｃｃ２０）との接続点と前記第２の直流出力端子（２ｂ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ２０又はＲ００）を介して又は内部抵抗を伴って接続された第２の放電用ダイオード（Ｄｄ２０）と、
カソードが前記第７の接続点（Ｊ７）に接続されている第３のクランプ用ダイオード（Ｄｃ３０）と、
前記第３のクランプ用ダイオード（Ｄｃ３０）のアノードと前記第６の接続点（Ｊ６）との間に接続された第３のクランプ用コンデンサ（Ｃｃ３０）と、
前記第３のクランプ用ダイオード（Ｄｃ３０）と前記第３のクランプ用コンデンサ（Ｃｃ３０）との接続点と前記第２の直流出力端子（２ｂ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ３０又はＲ００）を介して又は内部抵抗を伴って接続された第３の放電用ダイオード（Ｄｄ３０）と
を具備していることを特徴とする三相スイッチング整流装置。
【請求項３】
力率改善機能を有して三相交流電圧を直流電圧に変換するための三相スイッチング整流装置であって、
前記三相交流電圧を入力するための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と、
負荷（２）に直流電圧を供給するための第１及び第２の直流出力端子（２ａ、２ｂ）と、
前記第１及び第２の直流出力端子（２ａ、２ｂ）間の電圧を分割して中間電位を得るために前記第１及び第２の直流出力端子（２ａ、２ｂ）間に接続された第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）と、
前記第１の交流入力端子（１ａ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第１の交流入力端子（１ａ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１及び第２のダイオ−ド（Ｄ１、Ｄ２）の直列回路と、
前記第１の交流入力端子（１ａ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第１の交流入力端子（１ａ）に向って順方向となる極性を有している第３及び第４のダイオ−ド（Ｄ３、Ｄ４）の直列回路と、
前記第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）を相互に接続する第１の接続点（Ｊ１）と前記第１及び第２のダイオ−ド（Ｄ１、Ｄ２）を相互に接続する第２の接続点（Ｊ２）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第２の接続点（Ｊ２）に向って順方向となる極性を有している第５のダイオ−ド（Ｄ５）と、
前記第３及び第４のダイオ−ド（Ｄ３、Ｄ４）を相互に接続する第３の接続点（Ｊ３）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第３の接続点（Ｊ３）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第６のダイオ−ド（Ｄ６）と、
前記第２の接続点（Ｊ２）と前記第３の接続点（Ｊ３）との間に接続された第１のスイッチ（Ｑ１）と、
前記第２の交流入力端子（１ｂ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第２の交流入力端子（１ｂ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第７及び第８のダイオ−ド（Ｄ７、Ｄ８）の直列回路と、
前記第２の交流入力端子（１ｂ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第２の交流入力端子（１ｂ）に向って順方向となる極性を有している第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）の直列回路と、
前記第７及び第８のダイオ−ド（Ｄ７、Ｄ８）を相互に接続する第４の接続点（Ｊ４）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第４の接続点（Ｊ４）に向って順方向となる極性を有している第１１のダイオ−ド（Ｄ１１）と、
前記第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）を相互に接続する第５の接続点（Ｊ５）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第５の接続点（Ｊ５）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１２のダイオ−ド（Ｄ１２）と、
前記第４の接続点（Ｊ４）と前記第５の接続点（Ｊ５）との間に接続された第２のスイッチ（Ｑ２）と、
前記第３の交流入力端子（１ｃ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第３の交流入力端子（１ｃ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）の直列回路と、
前記第３の交流入力端子（１ｃ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第３の交流入力端子（１ｃ）に向って順方向となる極性を有している第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）の直列回路と、
前記第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）を相互に接続する第６の接続点（Ｊ６）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第６の接続点（Ｊ６）に向って順方向となる極性を有している第１７のダイオ−ド（Ｄ１７）と、
前記第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）を相互に接続する第７の接続点（Ｊ７）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第７の接続点（Ｊ７）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１８のダイオ−ド（Ｄ１８）と、
前記第６の接続点（Ｊ６）と前記第７の接続点（Ｊ７）との間に接続された第３のスイッチ（Ｑ３）と、
前記第１、第２及び第３のスイッチ（Ｑ１、Ｑ２、Ｑ３）を前記三相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する制御回路（３）と
を具備する三相スイッチング整流装置において、
アノードが前記第２の接続点（Ｊ２）に接続されている第１のクランプ用ダイオード（Ｄｃ１）と、
前記第１のクランプ用ダイオード（Ｄｃ１）のカソードと前記第３の接続点（Ｊ３）との間に接続された第１のクランプ用コンデンサ（Ｃｃ１）と、
前記第１のクランプ用ダイオード（Ｄｃ１）と前記第１のクランプ用コンデンサ（Ｃｃ１）との接続点と前記第１の直流出力端子（２ａ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ１又はＲ０）を介して又は内部抵抗を伴って接続された第１の放電用ダイオード（Ｄｄ１）と、
アノードが前記第４の接続点（Ｊ４）に接続されている第２のクランプ用ダイオード（Ｄｃ２）と、
前記第２のクランプ用ダイオード（Ｄｃ２）のカソードと前記第５の接続点（Ｊ５）との間に接続された第２のクランプ用コンデンサ（Ｃｃ２）と、
前記第２のクランプ用ダイオード（Ｄｃ２）と前記第２のクランプ用コンデンサ（Ｃｃ２）との接続点と前記第１の直流出力端子（２ａ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ２又はＲ０）を介して又は内部抵抗を伴って接続された第２の放電用ダイオード（Ｄｄ２）と、
アノードが前記第６の接続点（Ｊ６）に接続されている第３のクランプ用ダイオード（Ｄｃ３）と、
前記第３のクランプ用ダイオード（Ｄｃ３）のカソードと前記第７の接続点（Ｊ７）との間に接続された第３のクランプ用コンデンサ（Ｃｃ３）と、
前記第３のクランプ用ダイオード（Ｄｃ３）と前記第３のクランプ用コンデンサ（Ｃｃ３）との接続点と前記第１の直流出力端子（２ａ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ３又はＲ０）を介して又は内部抵抗を伴って接続された第３の放電用ダイオード（Ｄｄ３）と、
カソードが前記第３の接続点（Ｊ３）に接続されている第４のクランプ用ダイオード（Ｄｃ１０）と、
前記第４のクランプ用ダイオード（Ｄｃ１０）のアノードと前記第２の接続点（Ｊ２）との間に接続された第４のクランプ用コンデンサ（Ｃｃ１０）と、
前記第４のクランプ用ダイオード（Ｄｃ１０）と前記第４のクランプ用コンデンサ（Ｃｃ１０）との接続点と前記第２の直流出力端子（２ｂ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ１０又はＲ００）を介して又は内部抵抗を伴って接続された第４の放電用ダイオード（Ｄｄ１０）と、
カソードが前記第５の接続点（Ｊ５）に接続されている第５のクランプ用ダイオード（Ｄｃ２０）と、
前記第５のクランプ用ダイオード（Ｄｃ２０）のアノードと前記第４の接続点（Ｊ４）との間に接続された第５のクランプ用コンデンサ（Ｃｃ２０）と、
前記第５のクランプ用ダイオード（Ｄｃ２０）と前記第５のクランプ用コンデンサ（Ｃｃ２０）との接続点と前記第２の直流出力端子（２ｂ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ２０又はＲ００）を介して又は内部抵抗を伴って接続された第５の放電用ダイオード（Ｄｄ２０）と、
カソードが前記第７の接続点（Ｊ７）に接続されている第６のクランプ用ダイオード（Ｄｃ３０）と、
前記第６のクランプ用ダイオード（Ｄｃ３０）のアノードと前記第６の接続点（Ｊ６）との間に接続された第６のクランプ用コンデンサ（Ｃｃ３０）と、
前記第６のクランプ用ダイオード（Ｄｃ３０）と前記第６のクランプ用コンデンサ（Ｃｃ３０）との接続点と前記第２の直流出力端子（２ｂ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ３０又はＲ００）を介して又は内部抵抗を伴って接続された第６の放電用ダイオード（Ｄｄ３０）と
を具備していることを特徴とする三相スイッチング整流装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、力率改善機能を有して三相交流電力を直流電力に変換する三相スイッチング整流装置に関する。
【０００２】
【従来の技術】
【非特許文献１】Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  ２７ｔｈ  ＩＥＥＥ  Ｐｏｗｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｓｐｅｃｉａｌｉｓｔｓ  Ｃｏｎｆｅｒｅｎｃｅ，  Ｂａｖｅｎｏ，  Ｉｔａｌｙ  Ｊｕｎｅ  ２４−２７，  Ｖｏｌ．２，  ｐｐ．１３２９−１３３６（１９９６）  に開示されているＪｏｈａｎｎ  Ｗ．  Ｋｏｌａｒ他の論文『Ｃｕｒｒｅｎｔ  Ｈａｎｄｉｎｇ  Ｃａｐａｂｉｌｉｔｙ  ｏｆ  ｔｈｅ  Ｎｅｕｔｒａｌ  Ｐｏｉｎｔ  ｏｆ  ａ  Ｔｈｒｅｅ−Ｐｈａｓｅ／Ｓｗｉｔｃｈ／Ｌｅｖｅｌ  Ｂｏｏｓｔ−Ｔｙｐｅ  ＰＷＭ  （ＶＩＥＮＮＡ）  Ｒｅｃｔｉｆｉｅｒ』
従来の代表的なスイッチング整流装置は、一般にＰＷＭ整流器とも呼ばれており、図１に示すように第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と第１及び第２の直流出力端子（２ａ、２ｂ）との間に第１、第２、第３、第４、第５及び第６のダイオードＤａ  、Ｄｂ  、Ｄｃ  、Ｄｄ  、Ｄｅ  、Ｄｆ  と第１、第２、第３、第４、第５及び第６のスイッチＱ１１、Ｑ１２、Ｑ１３、Ｑ１４、Ｑ１５、Ｑ１６とを接続することによって構成されている。第１〜第６のダイオードＤａ  〜Ｄｆ  はブリッジ接続され、第１〜第６のスイッチＱ１１〜Ｑ１６は第１〜第６のダイオードＤａ  〜Ｄｆ  にそれぞれ逆方向並列に接続されている。第１〜第６のダイオードＤａ  〜Ｄｆ  のブリッジ回路と第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃとの間には第１、第２及び第３のリアクトル即ちインダクタＬ１  、Ｌ２  、Ｌ３  が接続されている。また、第１及び第２の直流出力端子２ａ、２ｂ間には第１及び第２の分割用コンデンサＣ１  、Ｃ２  の直流回路が接続され、第１及び第２の分割用コンデンサＣ１  、Ｃ２  の相互接続点Ｊ１  はグランド即ち共通電位点に接続されている。第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃは三相交流電源Ｅに接続されている。三相交流電源Ｅは、例えば星形結線されたトランスを含むものであって、等価的に星形結線された第１、第２及び第３の相交流電源Ｅ１  、Ｅ２  、Ｅ３  で示すことができる。第１、第２及び第３相交流電源Ｅ１  、Ｅ２  、Ｅ３  は相互に１２０度の位相差を有して例えば５０Ｈｚの正弦波交流電圧を発生するものであり、これ等の相互接続点Ｊｏ  はグランドに接続されている。なお、三相３線式交流電源の場合には、接続点Ｊｏ、Ｊ１のグランドに対する接続は不要である。
【０００３】
第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃの三相交流電圧は、第１〜第６のダイオードＤａ  〜Ｄｆ  で整流されると共に第１〜第６のスイッチＱ１１〜Ｑ１６で制御されて直流電圧に変換され、この直流電圧が第１及び第２の直流出力端子２ａ、２ｂ間に接続された負荷２に供給される。第１〜第６のスイッチＱ１１〜Ｑ１６は三相交流電圧の周波数よりも十分に高い周波数、例えば２０ｋＨｚ  でオン・オフされる。これにより、第１、第２及び第３のインダクタＬ１  、Ｌ２  、Ｌ３  を通して力率改善用の電流を流すことができる。例えば、第１の交流入力端子１ａの電流を入力方向に増加させる場合には、第２のスイッチＱ１２のオン期間を長くし、逆に第１の交流入力端子１ａの電流を減少させる場合には第１のスイッチＱ１１のオン期間を長くする。即ち、第１〜第６のスイッチＱ１１〜Ｑ１６のオン・オフ比率を制御することによって、第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃの電流を第１、第２及び第３相交流電源Ｅ１  、Ｅ２  、Ｅ３  の電圧と同相の正弦波電流にすることができる。
【０００４】
ところで、図１のスイッチング整流装置では、第１及び第２の分割用コンデンサＣ１  、Ｃ２  の端子電圧をそれぞれＶｃ  とした場合に第１〜第６のスイッチＱ１１〜Ｑ１６及び第１〜第６のダイオードＤａ  〜Ｄｆ  に２Ｖｃ  の端子電圧が印加される。このため、第１〜第６のスイッチＱ１１〜Ｑ１６及び第１〜第６のダイオードＤａ  〜Ｄｆ  として比較的高価な高耐圧デバイスを使用しなければならず、スイッチング整流装置のコストが必然的に高くなった。
【０００５】
上記問題は前記非特許文献１に開示されている図２に示すＶＩＥＮＮＡ整流器と呼ばれているＰＷＭスイッチング整流装置によって解決することができる。図２の回路において、図１の回路と共通する部分には同一の符号が付されている。図２のスイッチング整流装置は、図１の第１〜第６のスイッチＱ１１〜Ｑ１６及び第１〜第６のダイオードＤａ  〜Ｄｆ  の代りに、第１〜第３のスイッチＱ１  〜Ｑ３  と、第１〜第１８のダイオードＤ１  〜Ｄ１８によって整流回路が構成されている。第１相の整流回路においては、第１及び第２のダイオードＤ１  、Ｄ２  の相互接続点Ｊ２  と第３及び第４のダイオードＤ３  ，Ｄ４  の相互接続点Ｊ３  との間に第１のスイッチＱ１  が接続されている。第１の交流入力端子１ａは第１のインダクタＬ１  を介して第１及び第４のダイオードＤ１  、Ｄ４  の相互接続点Ｐ１  に接続されている。第５及び第６のダイオードＤ５  、Ｄ６  の相互接続点は第１及び第２の分割用コンデンサＣ１  、Ｃ２  の相互接続点Ｊ１  即ち中間電位点に接続されている。
【０００６】
図２の回路で、Ｅ１  ＞Ｅ２  ＞Ｅ３  であり且つ第１〜第３のスイッチＱ１  〜Ｑ３  がオンの期間にはＥ１−Ｌ１−Ｄ１−Ｑ１−Ｄ６−Ｄ１７−Ｑ３−Ｄ１６−Ｌ３−Ｅ３  、及びＥ２−Ｌ２−Ｄ７−Ｑ２−Ｄ１２−Ｄ１７−Ｑ３−Ｄ１６−Ｌ３  −Ｅ３の経路に力率改善用の電流が流れる。Ｅ１  ＞Ｅ２  ＞Ｅ３  であり且つ第１〜第３のスイッチＱ１  〜Ｑ３  がオフの期間には、Ｅ１−Ｌ１  −Ｄ１−Ｄ２−Ｃ１の経路、Ｅ２−Ｌ２−Ｄ７−Ｄ８−Ｃ１の経路、Ｅ３−Ｃ２  −Ｄ１５−Ｄ１６−Ｌ３の経路で第１及び第２の分割用コンデンサＣ１  、Ｃ２  の充電電流が流れる。第１のスイッチＱ１  のオン期間には、第２及び第３の接続点Ｊ２  、Ｊ３  の電位がそれぞれグランドとなる。従って、第２及び第３のダイオードＤ２  、Ｄ３  には第１及び第２の分割用コンデンサＣ１  、Ｃ２の端子電圧Ｖｃ１、Ｖｃ２がそれぞれ印加される。第１のスイッチＱ１  のオフ期間には第１及び第２のダイオードＤ１  、Ｄ２  がオン状態になるので、接続点Ｊ２  、Ｐ１  の電位が＋Ｖｃ１となり、第３のダイオードＤ３  のアノードが−Ｖｃ２となる。第３及び第４のダイオードＤ３  、Ｄ４  の逆方向バイアス時の抵抗が互いに等しいとすれば、第３及び第４のダイオードＤ３  、Ｄ４  に｛＋Ｖｃ１−（−Ｖｃ２）｝／２の端子電圧がそれぞれ印加される。通常Ｖｃ１＝Ｖｃ２＝Ｖｃ  であるから、第３及び第４のダイオードＤ３  、Ｄ４  にはＶｃ  の端子電圧が印加される。この時、第１のスイッチＱ１  のコレクタ・エミッタ間の電圧は並列接続された第４のダイオードＤ４  の端子電圧Ｖｃ  と同一である。従って、図２の第１〜第３のスイッチＱ１  〜Ｑ３  及び第１〜第１８のダイオードＤ１  〜Ｄ１８のオフ時の端子電圧はいずれもＶｃであり、図１の第１〜第６のスイッチＱ１１〜Ｑ１６及び第１〜第６のダイオードＤａ  〜Ｄｆ  のオフ時の端子電圧の約半分になる。このため、図２では比較的低コストの低耐圧スイッチＱ１〜Ｑ３  及びダイオードＤ１〜Ｄ１８を使用することが可能になり、スイッチング整流装置のコストの低減を図ることができる。
【０００７】
【発明が解決しようとする課題】
しかし、図２の回路において、寄生インダクタンス又はインダクタ等に起因して第１〜第３のスイッチＱ１  〜Ｑ３のターンオフ時にスイッチングサージ電圧が発生し、第１〜第３のスイッチＱ１  〜Ｑ３が破損する恐れがあった。
【０００８】
そこで、本発明の目的は、スイッチングサージを抑制することができる三相スイッチング整流装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明を実施形態を示す図面の参照符号を伴なって説明する。但し、本願の特許請求の範囲及びここでの本願発明の説明における参照符号は、本願発明の理解を助けるためのものであって、本願発明を限定するものではない。
本願の請求項１に係る発明は、力率改善機能を有して三相交流電圧を直流電圧に変換するための三相スイッチング整流装置であって、
前記三相交流電圧を入力するための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と、
負荷（２）に直流電圧を供給するための第１及び第２の直流出力端子（２ａ、２ｂ）と、
前記第１及び第２の直流出力端子（２ａ、２ｂ）間の電圧を分割して中間電位を得るために前記第１及び第２の直流出力端子（２ａ、２ｂ）間に接続された第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）と、
前記第１の交流入力端子（１ａ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第１の交流入力端子（１ａ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１及び第２のダイオ−ド（Ｄ１、Ｄ２）の直列回路と、
前記第１の交流入力端子（１ａ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第１の交流入力端子（１ａ）に向って順方向となる極性を有している第３及び第４のダイオ−ド（Ｄ３、Ｄ４）の直列回路と、
前記第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）を相互に接続する第１の接続点（Ｊ１）と前記第１及び第２のダイオ−ド（Ｄ１、Ｄ２）を相互に接続する第２の接続点（Ｊ２）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第２の接続点（Ｊ２）に向って順方向となる極性を有している第５のダイオ−ド（Ｄ５）と、
前記第３及び第４のダイオ−ド（Ｄ３、Ｄ４）を相互に接続する第３の接続点（Ｊ３）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第３の接続点（Ｊ３）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第６のダイオ−ド（Ｄ６）と、
前記第２の接続点（Ｊ２）と前記第３の接続点（Ｊ３）との間に接続された第１のスイッチ（Ｑ１）と、
前記第２の交流入力端子（１ｂ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第２の交流入力端子（１ｂ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第７及び第８のダイオ−ド（Ｄ７、Ｄ８）の直列回路と、
前記第２の交流入力端子（１ｂ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第２の交流入力端子（１ｂ）に向って順方向となる極性を有している第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）の直列回路と、
前記第７及び第８のダイオ−ド（Ｄ７、Ｄ８）を相互に接続する第４の接続点（Ｊ４）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第４の接続点（Ｊ４）に向って順方向となる極性を有している第１１のダイオ−ド（Ｄ１１）と、
前記第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）を相互に接続する第５の接続点（Ｊ５）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第５の接続点（Ｊ５）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１２のダイオ−ド（Ｄ１２）と、
前記第４の接続点（Ｊ４）と前記第５の接続点（Ｊ５）との間に接続された第２のスイッチ（Ｑ２）と、
前記第３の交流入力端子（１ｃ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第３の交流入力端子（１ｃ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）の直列回路と、
前記第３の交流入力端子（１ｃ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第３の交流入力端子（１ｃ）に向って順方向となる極性を有している第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）の直列回路と、
前記第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）を相互に接続する第６の接続点（Ｊ６）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第６の接続点（Ｊ６）に向って順方向となる極性を有している第１７のダイオ−ド（Ｄ１７）と、
前記第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）を相互に接続する第７の接続点（Ｊ７）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第７の接続点（Ｊ７）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１８のダイオ−ド（Ｄ１８）と、
前記第６の接続点（Ｊ６）と前記第７の接続点（Ｊ７）との間に接続された第３のスイッチ（Ｑ３）と、
前記第１、第２及び第３のスイッチ（Ｑ１、Ｑ２、Ｑ３）を前記三相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する制御回路（３）と
を具備する三相スイッチング整流装置において、
アノードが前記第２の接続点（Ｊ２）に接続されている第１のクランプ用ダイオード（Ｄｃ１）と、
前記第１のクランプ用ダイオード（Ｄｃ１）のカソードと前記第３の接続点（Ｊ３）との間に接続された第１のクランプ用コンデンサ（Ｃｃ１）と、
前記第１のクランプ用ダイオード（Ｄｃ１）と前記第１のクランプ用コンデンサ（Ｃｃ１）との接続点と前記第１の直流出力端子（２ａ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ１又はＲ０）等の抵抗手段を介して又は内部抵抗を伴って接続された第１の放電用ダイオード（Ｄｄ１）と、
アノードが前記第４の接続点（Ｊ４）に接続されている第２のクランプ用ダイオード（Ｄｃ２）と、
前記第２のクランプ用ダイオード（Ｄｃ２）のカソードと前記第５の接続点（Ｊ５）との間に接続された第２のクランプ用コンデンサ（Ｃｃ２）と、
前記第２のクランプ用ダイオード（Ｄｃ２）と前記第２のクランプ用コンデンサ（Ｃｃ２）との接続点と前記第１の直流出力端子（２ａ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ２又はＲ０）等の抵抗手段を介して又は内部抵抗を伴って接続された第２の放電用ダイオード（Ｄｄ２）と、
アノードが前記第６の接続点（Ｊ６）に接続されている第３のクランプ用ダイオード（Ｄｃ３）と、
前記第３のクランプ用ダイオード（Ｄｃ３）のカソードと前記第７の接続点（Ｊ７）との間に接続された第３のクランプ用コンデンサ（Ｃｃ３）と、
前記第３のクランプ用ダイオード（Ｄｃ３）と前記第３のクランプ用コンデンサ（Ｃｃ３）との接続点と前記第１の直流出力端子（２ａ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ３又はＲ０）等の抵抗手段を介して又は内部抵抗を伴って接続された第３の放電用ダイオード（Ｄｄ３）と
を具備していることを特徴とする三相スイッチング整流装置に係わるものである。
【００１０】
なお、請求項２に示すように、請求項１の第１、第２及び第３のクランプ用ダイオード（Ｄｃ１、Ｄｃ２、Ｄｃ３）と、第１、第２及び第３のクランプ用コンデンサ（Ｃｃ１、Ｃｃ２、Ｃｃ３）と、第１、第２及び第３の放電用ダイオード（Ｄｄ１、Ｄｄ２、Ｄｄ３）と、三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ１、Ｒ２、Ｒ３又はＲ０）等の抵抗手段の代わりに、
カソードが前記第３の接続点（Ｊ３）に接続されている第１のクランプ用ダイオード（Ｄｃ１０）と、
前記第１のクランプ用ダイオード（Ｄｃ１０）のアノードと前記第２の接続点（Ｊ２）との間に接続された第１のクランプ用コンデンサ（Ｃｃ１０）と、
前記第１のクランプ用ダイオード（Ｄｃ１０）と前記第１のクランプ用コンデンサ（Ｃｃ１０）との接続点と前記第２の直流出力端子（２ｂ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ１０又はＲ００）等の抵抗手段を介して又は内部抵抗を伴って接続された第１の放電用ダイオード（Ｄｄ１０）と、
カソードが前記第５の接続点（Ｊ５）に接続されている第２のクランプ用ダイオード（Ｄｃ２０）と、
前記第２のクランプ用ダイオード（Ｄｃ２０）のアノードと前記第４の接続点（Ｊ４）との間に接続された第２のクランプ用コンデンサ（Ｃｃ２０）と、
前記第２のクランプ用ダイオード（Ｄｃ２０）と前記第２のクランプ用コンデンサ（Ｃｃ２０）との接続点と前記第２の直流出力端子（２ｂ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ２０又はＲ００）等の抵抗手段を介して又は内部抵抗を伴って接続された第２の放電用ダイオード（Ｄｄ２０）と、
カソードが前記第７の接続点（Ｊ７）に接続されている第３のクランプ用ダイオード（Ｄｃ３０）と、
前記第３のクランプ用ダイオード（Ｄｃ３０）のアノードと前記第６の接続点（Ｊ６）との間に接続された第３のクランプ用コンデンサ（Ｃｃ３０）と、
前記第３のクランプ用ダイオード（Ｄｃ３０）と前記第３のクランプ用コンデンサ（Ｃｃ３０）との接続点と前記第２の直流出力端子（２ｂ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ３０又はＲ００）等の抵抗手段を介して又は内部抵抗を伴って接続された第３の放電用ダイオード（Ｄｄ３０）と設けることができる。
また、請求項３に示すように、請求項１の第１、第２及び第３のクランプ用ダイオード（Ｄｃ１、Ｄｃ２、Ｄｃ３）と、第１、第２及び第３のクランプ用コンデンサ（Ｃｃ１、Ｃｃ２、Ｃｃ３）と、第１、第２及び第３の放電用ダイオード（Ｄｄ１、Ｄｄ２、Ｄｄ３）と、三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ１、Ｒ２、Ｒ３又はＲ０）又はダイオード内部抵抗等の抵抗手段とを設け、更に、請求項２の第１、第２及び第３のクランプ用ダイオード（Ｄｃ１０、Ｄｃ２０、Ｄｃ３０）と、第１、第２及び第３のクランプ用コンデンサ（Ｃｃ１０、Ｃｃ２０、Ｃｃ３０）と、第１、第２及び第３の放電用ダイオード（Ｄｄ１０、Ｄｄ２０、Ｄｄ３０）と、三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ１、Ｒ２、Ｒ３又はＲ０、Ｒ００）又はダイオード内部抵抗等の抵抗手段とを設けることができる。
【００１１】
【発明の効果】
本発明によれば、第１〜第３のスイッチ（Ｑ１  〜Ｑ３  ）のターンオフ時のスイッチングサージを比較的簡単な回路で抑制することができる。
【００１２】
【第１の実施形態】
次に、図３〜図９を参照して第１の実施形態の三相スイッチング整流装置を説明する。
【００１３】
図３に示す三相スイッチング整流装置は、図２の回路に本発明に従うクランプ回路を付加したものである。図３に示す三相スイッチング整流装置の主回路は、図２の回路と同様に第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃと、第１及び第２の直流出力端子２ａ、２ｂと、主インダクタ又は主リアクトルとも呼ぶことができる第１、第２及び第３のインダクタＬ１  、Ｌ２  、Ｌ３  と、第１及び第２の分割用コンデンサＣ１  、Ｃ２  と、第１〜第１８のダイオードＤ１  〜Ｄ１８と、主スイッチとも呼ぶことができる第１〜第３のスイッチＱ１  〜Ｑ３  と、制御回路３とから成る。追加されたサージ電圧吸収用のクランプ回路は、第１、第２及び第３のクランプ用ダイオードＤｃ１、Ｄｃ２、Ｄｃ３と、第１、第２及び第３のクランプ用コンデンサＣｃ１、Ｃｃ２、Ｃｃ３と、第１、第２及び第３の放電用ダイオードＤｄ１、Ｄｄ２、Ｄｄ３と、第１、第２及び第３の放電用抵抗Ｒ１，Ｒ２，Ｒ３とから成る。
図３において実際には、制御回路３に対して、第１、第２及び第３相の電流を検出するための第１、第２及び第３の電流検出器４ａ、４ｂ、４ｃがライン５ａ、５ｂ、５ｃを介して接続され、且つ第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃが第１、第２及び第３の電圧検出ライン６ａ、６ｂ、６ｃを介して接続され、且つ第１の分割用コンデンサＣ１  の直流電圧検出回路７がライン７ａを介して接続されているが、図示を簡単にするためにライン５ａ、５ｂ、６ａ、６ｂ、７ａと制御回路３との間の接続、及び制御回路３の出力ライン８ａ、８ｂ、８ｃと第１〜第３のスイッチＱ１  〜Ｑ３  との間の接続が省略されている。
【００１４】
第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃは、例えば５０Ｈｚの三相交流電源Ｅに接続されている。三相交流電源Ｅは、例えば星形結線された２次巻線を有するトランスを含む回路であって、図３では等価的に星形結線された第１、第２及び第３相交流電源Ｅ１  、Ｅ２  、Ｅ３  で示されている。第１、第２及び第３相交流電源Ｅ１  、Ｅ２  、Ｅ３  は互いに１２０度の位相差を有する正弦波から成る第１、第２及び第３相電源電圧Ｖｒ  、Ｖｓ  、Ｖｔ  を供給する。なお、第１、第２及び第３相交流電源Ｅ１  、Ｅ２  、Ｅ３  の共通接続点Ｊｏ  はグランド即ち共通電位点に接続されている。
【００１５】
第１及び第２の直流出力端子２ａ、２ｂ間には負荷２が接続されている。また、第１及び第２の直流出力端子２ａ、２ｂ間には第１及び第２の分割用コンデンサＣ１  、Ｃ２  の直列回路が接続されている。同一容量の第１及び第２の分割用コンデンサＣ１  、Ｃ２  を相互に接続する第１の接続点Ｊ１  は中間電位点接続手段としての導体９によってグランド即ち共通電位点に接続されている。なお、三相３線式の交流電源の場合には、接続点Ｊｏ、Ｊ１のグランドへの接続は不要になる。第１及び第２の分割用コンデンサＣ１  、Ｃ２  は平滑用又は電源用コンデンサとも呼ぶことができるものであって比較的大きな容量を有し、負荷２に対する直流電源として機能する。
【００１６】
第１相の整流回路を構成するための第１及び第２のダイオードＤ１  、Ｄ２  の直列回路は、第１の交流入力端子１ａと第１の直流出力端子２ａとの間に第１のインダクタＬ１  を介して接続されている。第１及び第２のダイオードＤ１  、Ｄ２  の極性は、第１の交流入力端子１ａから第１の直流出力端子２ａに向って順方向電流が流れるように決定されている。第１のインダクタＬ１  は第１の交流入力端子１ａと第１の整流入力端子Ｐ１  との間に接続されている。なお、第１の整流入力端子Ｐ１  は第１及び第４のダイオードＤ１  、Ｄ４  の相互接続点である。
【００１７】
第３及び第４のダイオードＤ３  、Ｄ４  の直列回路は第２の直流出力端子２ｂと第１の交流入力端子１ａとの間に第１のインダクタＬ１  を介して接続されている。第３及び第４のダイオードＤ３  、Ｄ４  の極性は、第２の直流出力端子２ｂから第１の交流入力端子１ａの方向に順方向電流が流れるように決定されている。即ち、第１相電源電圧Ｖｒ  によって第１及び第２のダイオードＤ１  、Ｄ２  に順方向電圧が印加された時には、第３及び第４のダイオードＤ３  、Ｄ４  に逆方向電圧が印加される。
【００１８】
第５のダイオードＤ５  のアノードは第１の接続点Ｊ１  即ち中間電位点に接続され、そのカソードは第１及び第２のダイオードＤ１  、Ｄ２  を相互に接続する第２の接続点Ｊ２  に接続されている。
第６のダイオードＤ６  のアノードは第３及び第４のダイオードＤ３  、Ｄ４  を相互に接続する第３の接続点Ｊ３  に接続され、そのカソードは第１の接続点Ｊ１  即ち中間電位点に接続されている。
【００１９】
ＩＧＢＴで示されている第１のスイッチＱ１  は第２及び第３の接続点Ｊ２  、Ｊ３  間に接続されている。即ち、第１のスイッチＱ１  のコレクタは第２の接続点Ｊ２  に接続され、エミッタは第３の接続点Ｊ３  に接続されている。換言すれば、第１のスイッチＱ１  は第１、第４、第５及び第６のダイオードＤ１  、Ｄ４  、Ｄ５  、Ｄ６  から成るダイオードブリッジ回路の対の接続点Ｊ２  、Ｊ３  間に接続されている。
【００２０】
第１のクランプ用ダイオードＤｃ１のアノードは第２の接続点Ｊ２に接続されている。第１のクランプ用コンデンサＣｃ１は第１のクランプ用ダイオードＤｃ１のカソードと第３の接続点Ｊ３との間に接続されている。従って、第１のクランプ用コンデンサＣｃ１は第１のクランプ用ダイオードＤｃ１を介して第１のスイッチＱ１に並列に接続されている。第１のクランプ用コンデンサＣｃ１の容量は第１及び第２の分割用コンデンサＣ１  、Ｃ２  の容量よりも十分に小さい。
【００２１】
第２相の整流回路を構成するための第７及び第８のダイオードＤ７  、Ｄ８  の直列回路は、第２の交流入力端子１ｂと第１の直流出力端子２ａとの間に第２のインダクタＬ２  を介して接続されている。第７及び第８のダイオードＤ７  、Ｄ８  の極性は、第２の交流入力端子１ｂから第１の直流出力端子２ａに向って順方向電流が流れるように決定されている。第２のインダクタＬ２  は第２の交流入力端子１ｂと第２の整流入力端子Ｐ２  との間に接続されている。なお、第２の整流入力端子Ｐ２  は第７及び第１０のダイオードＤ７  、Ｄ１０  の相互接続点である。
【００２２】
第９及び第１０のダイオードＤ９  、Ｄ１０の直列回路は第２の直流出力端子２ｂと第２の交流入力端子１ｂとの間に第２のインダクタＬ２  を介して接続されている。第９及び第１０のダイオードＤ９  、Ｄ１０の極性は、第２の直流出力端子２ｂから第２の交流入力端子１ｂの方向に順方向電流が流れるように決定されている。即ち、第２相電源電圧Ｖｓ  によって第７及び第８のダイオードＤ７  、Ｄ８  に順方向電圧が印加された時には、第９及び第１０のダイオードＤ９  、Ｄ１０に逆方向電圧が印加される。
【００２３】
第１１のダイオードＤ１１のアノードは第１の接続点Ｊ１  即ち中間電位点に接続され、そのカソードは第７及び第８のダイオードＤ７  、Ｄ８  を相互に接続する第４の接続点Ｊ４  に接続されている。
第１２のダイオードＤ１２のアノードは第９及び第１０のダイオードＤ９  、Ｄ１０を相互に接続する第５の接続点Ｊ５  に接続され、そのカソードは第１の接続点Ｊ１  即ち中間電位点に接続されている。
【００２４】
ＩＧＢＴで示されている第２のスイッチＱ２  は第４及び第５の接続点Ｊ４  、Ｊ５  間に接続されている。即ち、第２のスイッチＱ２  のコレクタは第４の接続点Ｊ４  に接続され、エミッタは第５の接続点Ｊ５  に接続されている。換言すれば、第２のスイッチＱ２  は第７、第１０、第１１及び第１２のダイオードＤ７  、Ｄ１０、Ｄ１１、Ｄ１２から成るダイオードブリッジ回路の対の接続点Ｊ４  、Ｊ５  間に接続されている。
【００２５】
第２のクランプ用ダイオードＤｃ２のアノードは第４の接続点Ｊ４に接続されている。第２のクランプ用コンデンサＣｃ２は第２のクランプ用ダイオードＤｃ２のカソードと第５の接続点Ｊ５との間に接続されている。従って、第２のクランプ用コンデンサＣｃ２は第２のクランプ用ダイオードＤｃ２を介して第２のスイッチＱ２に並列に接続されている。第２のクランプ用コンデンサＣｃ２の容量は第１及び第２の分割用コンデンサＣ１  、Ｃ２  の容量よりも十分に小さい。
【００２６】
第３相の整流回路を構成するための第１３及び第１４のダイオードＤ１３、Ｄ１４の直列回路は、第３の交流入力端子１ｃと第１の直流出力端子２ａとの間に第３のインダクタＬ３  を介して接続されている。第１３及び第１４のダイオードＤ１３、Ｄ１４の極性は、第３の交流入力端子１ｃから第１の直流出力端子２ａに向って順方向電流が流れるように決定されている。第３のインダクタＬ３  は第３の交流入力端子１ｃと第３の整流入力端子Ｐ３  との間に接続されている。なお、第３の整流入力端子Ｐ３  は第１３及び第１６のダイオードＤ１３、Ｄ１６の相互接続点である。
【００２７】
第１５及び第１６のダイオードＤ１５、Ｄ１６の直列回路は第２の直流出力端子２ｂと第３の交流入力端子１ｃとの間に第３のインダクタＬ３  を介して接続されている。第１５及び第１６のダイオードＤ１５、Ｄ１６の極性は、第２の直流出力端子２ｂから第３の交流入力端子１ｃの方向に順方向電流が流れるように決定されている。即ち、第３相電源電圧Ｖｔ  によって第１３及び第１４のダイオードＤ１３、Ｄ１４に順方向電圧が印加された時には、第１５及び第１６のダイオードＤ１５、Ｄ１６に逆方向電圧が印加される。
【００２８】
第１７のダイオードＤ１７のアノードは第１の接続点Ｊ１  即ち中間電位点に接続され、そのカソードは第１３及び第１４のダイオードＤ１３、Ｄ１４を相互に接続する第６の接続点Ｊ６  に接続されている。
第１８のダイオードＤ１８のアノードは第１５及び第１６のダイオードＤ１５、Ｄ１６を相互に接続する第７の接続点Ｊ７  に接続され、そのカソードは第１の接続点Ｊ１  即ち中間電位点に接続されている。
【００２９】
ＩＧＢＴで示されている第３のスイッチＱ３  は第６及び第７の接続点Ｊ６  、Ｊ７  間に接続されている。即ち、第３のスイッチＱ３  のコレクタは第６の接続点Ｊ６  に接続され、エミッタは第７の接続点Ｊ７  に接続されている。換言すれば、第３のスイッチＱ３  は第１３、第１６、第１７及び第１８のダイオードＤ１３、Ｄ１６、Ｄ１７、Ｄ１８から成るダイオードブリッジ回路の対の接続点Ｊ６  、Ｊ７  間に接続されている。
【００３０】
第３のクランプ用ダイオードＤｃ３のアノードは第６の接続点Ｊ６に接続されている。第３のクランプ用コンデンサＣｃ３は第３のクランプ用ダイオードＤｃ３のカソードと第７の接続点Ｊ７との間に接続されている。従って、第３のクランプ用コンデンサＣｃ３は第３のクランプ用ダイオードＤｃ３を介して第３のスイッチＱ３に並列に接続されている。第３のクランプ用コンデンサＣｃ３の容量は第１及び第２の分割用コンデンサＣ１  、Ｃ２  の容量よりも十分に小さい。
【００３１】
第１の放電用ダイオードＤｄ１は、三相個別に設けられた第１の放電用抵抗Ｒ１を介して第１のクランプ用ダイオードＤｃ１のカソードと第１の直流出力端子２ａとの間に接続されている。
【００３２】
第２の放電用ダイオードＤｄ２は、三相個別に設けられた第２の放電用抵抗Ｒ２を介して第２のクランプ用ダイオードＤｃ２のカソードと第１の直流出力端子２ａとの間に接続されている。
【００３３】
第３の放電用ダイオードＤｄ３は、三相個別に設けられた第３の放電用抵抗Ｒ３を介して第３のクランプ用ダイオードＤｃ３のカソードと第１の直流出力端子２ａとの間に接続されている。  第１、第２及び第３の放電用ダイオードＤｄ１，Ｄｄ２、Ｄｄ３は、第１、第２及び第３のクランプ用コンデンサＣｃ１，Ｃｃ２，Ｃｃ３の電荷を第１の直流出力端子２ａ側に向って放出することができる極性を有する。
【００３４】
図３の実施形態では、第１、第２及び第３の放電用抵抗Ｒ１，Ｒ２，Ｒ３が三相個別に設けられているが、図１２の第４の実施形態と同様に三相共通の放電用抵抗Ｒ０を設け、第１、第２及び第３の放電用ダイオードＤｄ１，Ｄｄ２，Ｄｄ３を共通の放電用抵抗Ｒ０に対して直列に接続することができる。また、第１、第２及び第３の放電用ダイオードＤｄ１，Ｄｄ２，Ｄｄ３から任意に選択された２つを二相共通の放電用抵抗に対して直列に接続し、残りの１つを個別の放電用抵抗に対して直列に接続することができる。また、第１、第２及び第３の放電用ダイオードＤｄ１，Ｄｄ２，Ｄｄ３が放電で要求されている内部抵抗を有する場合には第１、第２及び第３の放電用抵抗Ｒ１，Ｒ２，Ｒ３を省くことができる。
【００３５】
図３の制御回路３は、次の２つの機能を有する。
（１）  第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃを通る第１、第２及び第３相電流Ｉｒ  、Ｉｓ  、Ｉｔ  が図５（Ｃ）に概略的に示すように、図５（Ａ）の第１、第２及び第３相電源電圧Ｖｒ  、Ｖｓ  、Ｖｔ  に同期し且つ正弦波に近似するように第１、第２及び第３のスイッチＱ１  、Ｑ２  、Ｑ３  をオン・オフ制御する第１の機能。
（２）  第１及び第２の分割用コンデンサＣ１  、Ｃ２  の端子電圧Ｖｃ１、Ｖｃ２を一定に保つように第１、第２及び第３のスイッチＱ１  、Ｑ２  、Ｑ３  をオン・オフ制御する第２の機能。
【００３６】
図４は図３の制御回路３の詳細を示す。この制御回路３は上記第１及び第２の機能を得るために、交流電圧検出回路１１と、第１の減算器１２と、基準電圧源１３と、第１の比例積分（ＰＩ）回路１４と、第１及び第２の乗算器１５、１６と、第２、第３、第４及び第５の減算器１７，１８、１９、２０と、第２及び第３の比例積分（ＰＩ）回路２１、２２と、スイッチ指令値演算回路２３と、鋸波発生器２４と、第１、第２及び第３の比較器２５、２６、２７とを有する。
【００３７】
交流電圧検出回路１１は、第１及び第２の電圧検出トランスＴｒ１、Ｔｒ２から成る。第１の電圧検出トランスＴｒ１の１次巻線Ｎ１は第１及び第２相電圧検出ライン６ａ、６ｂ間に接続され、第２の電圧検出トランスＴｒ２の１次巻線Ｎ１´は第２及び第３相電圧検出ライン６ｂ、６ｃ間に接続されている。従って、第１の電圧検出トランスＴｒ１の２次巻線Ｎ２からは第１及び第２相間の第１の線間電圧Ｖｒｓが得られ、第２の電圧検出トランスＴｒ２の２次巻線Ｎ２´からは第２及び第３相間の第２の線間電圧Ｖｓｔが得られる。
第１及び第２の線間電圧Ｖｒｓ、Ｖｓｔ、及び第３相と第１相との間の線間電圧Ｖｔｒは図５（Ｂ）に示されている。
【００３８】
第１の減算器１２は、直流電圧検出ライン７ａと基準電圧源１３とに接続されており、第１の分割用コンデンサＣ１  の端子電圧Ｖｃ１と基準電圧源１３の電圧Ｖｒｅｆ  との差を示す信号を出力する。
なお、ここでは説明を簡単にするために図３の直流電圧検出回路７の入力及び出力の両方が同一のＶｃ１で示され且つ第１、第２及び第３の電流検出器４ａ、４ｂ、４ｃの入力及び出力の両方が同一のＩｒ  、Ｉｓ  、Ｉｔ  で示されている。
【００３９】
第１の減算器１２に接続された第１の比例積分回路１４は、第１の減算器１２の出力を平滑及び増幅するものである。第１の比較積分回路１４からはＶｒｅｆ  −Ｖｃ１＝Ｖｄｃで示すことができる直流出力制御指令値が得られる。なお、第１の減算器１２と第１の比例積分回路１４とを一体に形成することができる。また、第１の比例積分回路１４を省くこともできる。
【００４０】
第１の乗算器１５は第１の電圧検出トランスＴｒ１の２次巻線Ｎ２と第１の比例積分回路１４とに接続され、正弦波電圧から成る第１の線間電圧Ｖｒｓに直流出力制御指令値Ｖｄｃを乗算した出力Ｖｒｓ１  を形成する。第２の乗算器１６は第２の電圧検出トランスＴｒ２の２次巻線Ｎ２´と第１の比例積分回路１４とに接続され、正弦波電圧から成る第２の線間電圧Ｖｓｔに直流出力制御指令値Ｖｄｃを乗算した出力Ｖｓｔ１  を形成する。この実施形態では第１及び第２の乗算器１５、１６の出力Ｖｒｓ１  、Ｖｓｔ１  の振幅がライン７ａの直流検出電圧Ｖｃ１に反比例的に変化する。
【００４１】
第２の減算器１７は第１及び第２の電流検出ライン５ａ、５ｂに接続され、Ｉｒ  −Ｉｓ  の演算によって第１及び第２相間の線間電流Ｉｒｓに相当する信号を形成する。第３の減算器１８は第２及び第３の電流検出ライン５ｂ、５ｃに接続され、Ｉｓ  −Ｉｔ  の演算によって第２及び第３相間の線間電流Ｉｓｔに相当する信号を形成する。第２及び第３の減算器１７、１８の出力信号Ｉｒｓ、Ｉｓｔはスイッチング整流装置の正常動作時には正弦波又は近似正弦波電圧である。
【００４２】
第４の減算器１９は第１の乗算器１５と第２の減算器１７とに接続され、第１の乗算器１５の出力Ｖｒｓ１  と第２の減算器１７の出力Ｉｒｓとの差を示す信号Ｖｒｓ１  −Ｉｒｓ＝Ｖｒｓ２  を形成する。第５の減算器２０は第２の乗算器１６と第３の減算器１８とに接続され、第２の乗算器１６の出力Ｖｓｔ１  と第３の減算器１８の出力信号Ｉｓｔとの差を示す信号Ｖｓｔ１  −Ｉｓｔ＝Ｖｓｔ２  を形成する。
【００４３】
第２の比例積分回路２１は第４の減算器１９に接続され、第４の減算器１９の出力Ｖｒｓ２  を増幅及び平滑して第１の電圧指令値Ｖｒｓ′を形成する。第３の比例積分回路２２は第５の減算器２０に接続され、第５の減算器２０の出力Ｖｓｔ２を増幅及び平滑して第２の電圧指令値Ｖｓｔ′を形成する。なお、第４の減算器１９と第２の比例積分回路２１とを一体化すること、第５の減算器２０と第３の比例積分回路２２とを一体化することができる。また、第２及び第３の比例積分回路２１、２２を省いてＶｒｓ２  ＝Ｖｒｓ′、Ｖｓｔ２  ＝Ｖｓｔ′とすることもできる。
【００４４】
第２及び第３の比例積分回路２１、２２に接続されたスイッチ指令値演算回路２３は、第１及び第２の電圧指令値Ｖｒｓ′、Ｖｓｔ′に基づいて第１、第２及び第３のスイッチ制御指令値Ｖｒ  ′、Ｖｓ  ′、Ｖｔ  ′を形成し、ライン２９、３０、３１に出力するものである。即ち、スイッチ指令値演算回路２３はまず、第１及び第２の電圧指令値Ｖｒｓ′、Ｖｓｔ′に基づいて第３相と第１相との間の電圧指令値Ｖｔｒ′を得るために次の演算を行う。
−Ｖｒｓ′−Ｖｓｔ′＝Ｖｔｒ′
次に、第１、第２及び第３の電圧指令値Ｖｒｓ′、Ｖｓｔ′、Ｖｔｒ′に基づいて次の演算を行う。
Ｖｒ  ″＝（Ｖｒｓ′−Ｖｔｒ′）／√３
Ｖｓ  ″＝（Ｖｓｔ′−Ｖｒｓ′）／√３
Ｖｔ  ″＝（Ｖｔｒ′−Ｖｓｔ′）／√３
次に、上記演算結果Ｖｒ  ″、Ｖｓ  ″、Ｖｔ  ″の絶対値を求めて図６に示す第１、第２及び第３のスイッチ制御指令値Ｖｒ  ′、Ｖｓ  ′、Ｖｔ  ′を得る。
第１、第２及び第３のスイッチ制御指令値Ｖｒ  ′、Ｖｓ  ′、Ｖｔ  ′は、第１、第２及び第３相電流Ｉｒ  、Ｉｓ  、Ｉｔ  を第１、第２及び第３相電源電圧Ｖｒ  、Ｖｓ  、Ｖｔ  に同期させ且つ正弦波又は近似正弦波にするように第１、第２及び第３のスイッチＱ１  、Ｑ２  、Ｑ３  をオン・オフするための情報と、第１の分割用コンデンサＣ１  の端子電圧Ｖｃ１を所定値に保つように第１、第２及び第３のスイッチＱ１  、Ｑ２  、Ｑ３  をオン・オフするための情報とを含み、図５の第１、第２及び第３相電源電圧Ｖｒ  、Ｖｓ  、Ｖｔ  を全波整流した波形と同一の周期を有して図６に示すように正弦波の全波整流波形状に変化する。
なお、第１、第２及び第３相電源電圧Ｖｒ、Ｖｓ、Ｖｔを３相４線式で検出し、電圧検出回路１１、第２及び第３の減算器１７、１８を省き、且つスイッチ指令値演算回路２３における線間電圧から相電圧への変換を省くことができる。
【００４５】
鋸波発生器２４はＰＷＭ信号を形成するためのキャリアとして鋸波電圧Ｖｃａｒ  を第１、第２及び第３相電源電圧Ｖｒ  、Ｖｓ  、Ｖｔ  の周波数（例えば５０Ｈｚ）よりも十分に高い繰返し周波数（例えば２０ｋＨｚ  ）で図６に概略的に示すように発生するものである。鋸波電圧Ｖｃａｒ  は周期Ｔ１  を有して繰返して発生し、且つ第１、第２及び第３のスイッチ制御指令値Ｖｒ  ′、Ｖｓ  ′、Ｖｔ  ′の最大振幅よりも大きな振幅を有する。
【００４６】
第１、第２及び第３の比較器２５、２６、２７は、スイッチ指令値演算回路２３の第１、第２及び第３の出力ライン２９、３０、３１と鋸波発生器２４に接続され、第１、第２及び第３のスイッチ制御信号Ｇｒ  、Ｇｓ  、Ｇｔ  をライン８ａ、８ｂ、８ｃに出力する。即ち、第１、第２及び第３の比較器２５、２６、２７は２値の出力を形成する周知のコンパレータであって、図６に示すように第１、第２及び第３のスイッチ制御指令値Ｖｒ  ′、Ｖｓ  ′、Ｖｔ  ′と鋸波電圧Ｖｃａｒ  とを比較し、図７に示すＰＷＭ信号から成る第１、第２及び第３のスイッチ制御信号Ｇｒ  、Ｇｓ  、Ｇｔ  を形成する。なお、図７に示す位相角は図６の位相角に対応している。
【００４７】
図８は図６及び図７のｔ１  〜ｔ４  及びこの近傍の状態を拡大して示す。図８（Ａ）〜（Ｄ）から明らかなように、第１、第２及び第３のスイッチ制御指令値Ｖｒ  ´、Ｖｓ  ′、Ｖｔ  ′が鋸波電圧Ｖｃａｒ  よりも高い時に第１、第２及び第３の比較器２５、２６、２７から高レベルの出力が得られ、逆に鋸波電圧Ｖｃａｒ  よりも低い時に低レベル出力が得られる。
【００４８】
この実施形態とは逆に、第１、第２及び第３のスイッチ制御指令値Ｖｒ  ′、Ｖｓ  ′、Ｖｔ  ′が直流出力電圧Ｖｄｃに比例するように第１、第４及び第５の減算器１２、１９、２０の２つの入力を設定することができる。この場合には、鋸波電圧Ｖｃａｒ  が第１、第２及び第３のスイッチ制御指令値Ｖｒ  ′、Ｖｓ  ′、Ｖｔ  ′よりも高くなった時に、第１、第２及び第３の比較器２５、２６、２７の出力が高レベルになるように、第１、第２及び第３の比較器２５、２６、２７の入力の極性を決定する。
【００４９】
次に、図３の三相スイッチング整流装置の動作を説明する。なお、説明を簡略化するために、電流経路を図３の回路要素の参照符号のみで示すこともある。
図８の波形は、図５のｔ１、図６及び図７のｔ１  〜ｔ４  期間及びこの近傍の動作を説明するものである。この期間には図５のＶｒ  、Ｖｓ  、Ｖｔ  はＶｒ  ＞Ｖｓ  ＞Ｖｔ  の状態にあり、図６のＶｒ  ′、Ｖｓ  ′、Ｖｔ  ′はＶｔ  ′＞Ｖｒ  ′＞Ｖｓ  ′の状態にある。
【００５０】
この三相スイッチング整流装置においては、第１〜第１８のダイオードＤ１〜Ｄ１８の整流動作によって交流電圧が直流電圧に変換されると共に、第１、第２及び第３のスイッチＱ１，Ｑ２，Ｑ３が図７（Ａ）（Ｂ）（Ｃ）に示すようにオンオフ制御されることによって直流出力電圧が一定に制御され且つ力率が改善される。
【００５１】
第１、第２及び第３のクランプ用コンデンサＣｃ１，Ｃｃ２，Ｃｃ３は、起動期間が経過した後の定常状態において第１の分割用コンデンサＣ１と実質的に同一の電圧に充電されている。例えば、第１のクランプ用コンデンサＣｃ１はＥ１−Ｌ１−Ｄ１−Ｄｃ１−Ｃｃ１−Ｄ６−Ｊ１の経路で充電される。第２及び第３のクランプ用コンデンサＣｃ２，Ｃｃ３も第１のクランプ用コンデンサＣｃ１と同様な経路で充電される。従って、第１、第２及び第３のスイッチＱ１，Ｑ２，Ｑ３がオフになる前の第１、第２及び第３のクランプ用コンデンサＣｃ１，Ｃｃ２，Ｃｃ３の電圧は第１の分割用コンデンサＣ１の電圧と実質的に同一である。第１、第２及び第３のクランプ用コンデンサＣｃ１，Ｃｃ２，Ｃｃ３がサージエネルギを吸収して第１、第２及び第３のクランプ用コンデンサＣｃ１，Ｃｃ２，Ｃｃ３の電圧が第１の分割用コンデンサＣ１の電圧よりも高くなると、第１、第２及び第３の放電用ダイオードＤｄ１，Ｄｄ２，Ｄｄ３が順バイアス状態となり、第１、第２及び第３の放電用抵抗Ｒ１，Ｒ２，Ｒ３を介して放電電流が流れる。これにより、第１、第２及び第３のクランプ用コンデンサＣｃ１，Ｃｃ２，Ｃｃ３の電圧の上昇が制限される。
【００５２】
図８のｔ０  〜ｔ１  期間には第１、第２及び第３のスイッチＱ１  、Ｑ２  、Ｑ３  の全てがオン制御されている。この結果、第１、第２及び第３のインダクタＬ１  、Ｌ２  、Ｌ３  に電圧Ｖｒ  、Ｖｓ  、Ｖｔ  が印加され、電流Ｉｒ、Ｉｓ、Ｉｔが流れる。即ち、Ｅ１−Ｌ１−Ｄ１−Ｑ１−Ｄ６−Ｊ１  −Ｄ１７−Ｑ３−Ｄ１６−Ｌ３−Ｅ３の経路、Ｅ２  −Ｌ２−Ｄ７−Ｑ２−Ｄ１２−Ｊ１−Ｄ１７−Ｑ３−Ｄ１６−Ｌ３−Ｅ３の経路で電流Ｉｒ、Ｉｓ、Ｉｔが流れる。電流Ｉｒ  、Ｉｓ  、Ｉｔ  のピーク値は電圧Ｖｒ  、Ｖｓ  、Ｖｔの振幅に比例する。従って、第１、第２及び第３のインダクタＬ１  、Ｌ２  、Ｌ３  を流れる電流は力率改善及び波形改善に寄与する。負荷２には第１及び第２の分割用コンデンサＣ１  、Ｃ２  の端子電圧Ｖｃ１、Ｖｃ２の和の電圧Ｖｃ１＋Ｖｃ２＝２Ｖｃが印加される。
【００５３】
図８のｔ１  時点で第２のスイッチＱ２  がターンオフ制御されると、第１及び第３のインダクタＬ１  、Ｌ３  を通る電流は前の期間と同様に流れるが、第２のインダクタＬ２  を通る電流Ｉｓ  の経路が、Ｅ２  −Ｌ２  −Ｄ７  −Ｄｃ２  −Ｃｃ２−Ｄ１２−Ｊ１  に変化する。これにより、第２のスイッチＱ２のターンオフ時に発生したスイッチングサージ電圧は第２のクランプ用コンデンサＣｃ２に吸収される。なお、第２のスイッチＱ２は寄生容量を有しているので、ターンオフ時にこれが充電され、その後に第２のクランプ用コンデンサＣｃ２の電圧にクランプされる。このため、第２のスイッチＱ２に高いサージ電圧が印加されない。第２のクランプ用コンデンサＣｃ２に吸収されたスイッチングサージのエネルギは、図８のｔ４時点における第２のスイッチＱ２のオン期間に、Ｃｃ２−Ｄｄ２−Ｒ２−Ｃ１−Ｄ１１−Ｑ２の経路で放出され、第１の分割用コンデンサＣ１に回生される。第１の分割用コンデンサＣ１は第２の分割用コンデンサＣ２を介して第１及び第２の直流出力端子２ａ、２ｂ間に接続されているので、第２のクランプ用コンデンサＣｃ２に吸収されたスイッチングサージのエネルギは最終的に負荷２に回生される。
【００５４】
図８のｔ２時点で第１のスイッチＱ１  がターンオフ制御されると、第２のスイッチＱ２  のターンオフ制御時と同様なクランプ動作が生じる。即ち、Ｅ１−Ｌ１−Ｄ１−Ｄｃ１−Ｃｃ１−Ｄ６−Ｊ１  の経路に電流Ｉｒが流れ、第１のスイッチＱ１  のターンオフ時のサージ電圧が第１のクランプ用コンデンサＣｃ１に吸収される。
【００５５】
図８のｔ３時点で第３のスイッチＱ３  がターンオフ制御されると、第１及び第２のスイッチＱ１、Ｑ２  のターンオフ制御時と同様なクランプ動作が生じる。即ち、Ｅ３−Ｌ３−Ｄ１３−Ｄｃ３−Ｃｃ３−Ｄ１８−Ｊ１  の経路に電流Ｉｔが流れ、第３のスイッチＱ３  のターンオフ時のサージ電圧が第３のクランプ用コンデンサＣｃ３に吸収される。
【００５６】
第１、第２及び第３のスイッチＱ１  、Ｑ２  、Ｑ３  の全てがオフ制御されている時には、三相全波ダイオード整流回路が形成される。
【００５７】
図８は、第１、第２及び第３相電源電圧Ｖｒ  、Ｖｓ  、Ｖｔ  の１周期中の一部の期間の動作を示しているが、他の期間においても同様な原理の動作が生じる。
【００５８】
第１の実施形態は次の効果を有する。
（１）  第１、第２及び第３のスイッチＱ１  、Ｑ２  、Ｑ３  のターンオフ時のサージ電圧を低損失且つ容易に抑制することができる。
（２）  図２の回路と同様に第１、第２及び第３のスイッチＱ１  、Ｑ２  、Ｑ３  の低耐圧化を図ることができる。
（３）  第１、第２及び第３のクランプ用コンデンサＣｃ１、Ｃｃ２、Ｃｃ３に吸収されたサージエネルギを第１の分割用コンデンサＣ１に回生することができ、電力損失を低減することができる。
【００５９】
【第２の実施形態】
図９に示す第２の実施形態の三相スイッチング整流装置は、図３のクランプ回路を変形し、この他は図３と同一に形成したものである。従って、図９において図３と実質的に同一部分には同一の符号を付してその説明を省略する。
【００６０】
図９の変形されたサージ電圧吸収用のクランプ回路は、第１、第２及び第３のクランプ用ダイオードＤｃ１０、Ｄｃ２０、Ｄｃ３０と、第１、第２及び第３のクランプ用コンデンサＣｃ１０、Ｃｃ２０、Ｃｃ３０と、第１、第２及び第３の放電用ダイオードＤｄ１０、Ｄｄ２０、Ｄｄ３０と、第１、第２及び第３の放電用抵抗Ｒ１０，Ｒ２０，Ｒ３０とから成る。
【００６１】
第１のクランプ用ダイオードＤｃ１０のカソードは第３の接続点Ｊ３に接続されている。第１のクランプ用コンデンサＣｃ１０は第１のクランプ用ダイオードＤｃ１０のアノードと第２の接続点Ｊ２との間に接続されている。従って、第１のクランプ用コンデンサＣｃ１０は第１のクランプ用ダイオードＤｃ１０を介して第１のスイッチＱ１に並列に接続されている。第１のクランプ用コンデンサＣｃ１０の容量は第１及び第２の分割用コンデンサＣ１  、Ｃ２  の容量よりも十分に小さい。
【００６２】
第２のクランプ用ダイオードＤｃ２０のカソードは第５の接続点Ｊ５に接続されている。第２のクランプ用コンデンサＣｃ２０は第２のクランプ用ダイオードＤｃ２０のアノードと第４の接続点Ｊ４との間に接続されている。従って、第２のクランプ用コンデンサＣｃ２０は第２のクランプ用ダイオードＤｃ２０を介して第２のスイッチＱ２に並列に接続されている。第２のクランプ用コンデンサＣｃ２０の容量は第１及び第２の分割用コンデンサＣ１  、Ｃ２  の容量よりも十分に小さい。
【００６３】
第３のクランプ用ダイオードＤｃ３０のカソードは第７の接続点Ｊ７に接続されている。第３のクランプ用コンデンサＣｃ３０は第３のクランプ用ダイオードＤｃ３０のアノードと第６の接続点Ｊ６との間に接続されている。従って、第３のクランプ用コンデンサＣｃ３０は第３のクランプ用ダイオードＤｃ３０を介して第３のスイッチＱ３に並列に接続されている。第３のクランプ用コンデンサＣｃ３０の容量は第１及び第２の分割用コンデンサＣ１  、Ｃ２  の容量よりも十分に小さい。
【００６４】
第１の放電用ダイオードＤｄ１０は、三相個別に設けられた第１の放電用抵抗Ｒ１０を介して第１のクランプ用ダイオードＤｃ１０のアノードと第２の直流出力端子２ｂとの間に接続されている。
【００６５】
第２の放電用ダイオードＤｄ２０は、三相個別に設けられた第２の放電用抵抗Ｒ２０を介して第２のクランプ用ダイオードＤｃ２０のアノードと第２の直流出力端子２ｂとの間に接続されている。
【００６６】
第３の放電用ダイオードＤｄ３０は、三相個別に設けられた第３の放電用抵抗Ｒ３０を介して第３のクランプ用ダイオードＤｃ３０のアノードと第２の直流出力端子２ｂとの間に接続されている。  第１、第２及び第３の放電用ダイオードＤｄ１０，Ｄｄ２０、Ｄｄ３０は、第１、第２及び第３のクランプ用コンデンサＣｃ１０，Ｃｃ２０，Ｃｃ３０の電荷を第２の分割用コンデンサＣ２側に向って放出することができる極性を有する。
【００６７】
図９の第２の実施形態では、第１、第２及び第３の放電用抵抗Ｒ１０，Ｒ２０，Ｒ３０が三相個別に設けられているが、図１１の第４の実施形態と同様に三相共通の放電用抵抗Ｒ００を設け、第１、第２及び第３の放電用ダイオードＤｄ１０，Ｄｄ２０，Ｄｄ３０を共通の放電用抵抗Ｒ００に対して直列に接続することができる。また、第１、第２及び第３の放電用ダイオードＤｄ１０，Ｄｄ２０，Ｄｄ３０から任意に選択された２つを二相共通の放電用抵抗に対して直列に接続し、残りの１つを個別の放電用抵抗に対して直列に接続することができる。また、第１、第２及び第３の放電用ダイオードＤｄ１０，Ｄｄ２０，Ｄｄ３０が放電で要求されている内部抵抗を有する場合には第１、第２及び第３の放電用抵抗Ｒ１０，Ｒ２０，Ｒ３０を省くことができる。
【００６８】
図９の第２の実施形態の変形されたクランプ回路の動作は図３のクランプ回路の動作と本質的に同一である。即ち、第１のスイッチＱ１  がターンオフ制御されると、Ｅ１−Ｌ１−Ｄ１−Ｃｃ１０−Ｄｃ１０−Ｄ６−Ｊ１  の経路に電流Ｉｒが流れ、第１のスイッチＱ１  のターンオフ時のサージ電圧が第１のクランプ用コンデンサＣｃ１０に吸収される。
第２のスイッチＱ２  がターンオフ制御されると、Ｅ２  −Ｌ２  −Ｄ７  −Ｃｃ２０−Ｄｃ２０−Ｄ１２−Ｊ１  の経路に電流Ｉｓが流れ、第２のスイッチＱ２  のターンオフ時のサージ電圧が第２のクランプ用コンデンサＣｃ２０に吸収される。
第３のスイッチＱ３  がターンオフ制御されると、Ｅ３−Ｌ３−Ｄ１３−Ｃｃ３０−Ｄｃ３０−Ｄ１８−Ｊ１  の経路に電流Ｉｔが流れ、第３のスイッチＱ３  のターンオフ時のサージ電圧が第３のクランプ用コンデンサＣｃ３０に吸収される。
従って、図９の第２の実施形態によっても図３の第１の実施形態と同一の効果を得ることができる。
【００６９】
【第３の実施形態】
図１０に示す第３の実施形態の三相スイッチング整流装置は、図３の第１の実施形態のクランプ回路に図９の第２の実施形態のクランプ回路を付加し、この他は図３と同一に形成したものである。従って、図１０において図３及び図９と実質的に同一部分には同一の符号を付してその説明を省略する。
【００７０】
図１０のクランプ回路は、図３の第１の実施形態と同様なクランプ回路を形成するための第１、第２及び第３のクランプ用ダイオードＤｃ１、Ｄｃ２、Ｄｃ３と、第１、第２及び第３のクランプ用コンデンサＣｃ１、Ｃｃ２、Ｃｃ３と、第１、第２及び第３の放電用ダイオードＤｄ１、Ｄｄ２、Ｄｄ３と、第１、第２及び第３の放電用抵抗Ｒ１，Ｒ２，Ｒ３とを有する他に、図９の第２の実施形態と同様なクランプ回路を形成するための、第４、第５及び第６のクランプ用ダイオードＤｃ１０、Ｄｃ２０、Ｄｃ３０と、第４、第５及び第６のクランプ用コンデンサＣｃ１０、Ｃｃ２０、Ｃｃ３０と、第４、第５及び第６の放電用ダイオードＤｄ１０、Ｄｄ２０、Ｄｄ３０と、第４、第５及び第６の放電用抵抗Ｒ１０，Ｒ２０，Ｒ３０とを有する。
【００７１】
図１０の第３の実施形態では、第１、第２及び第３のクランプ用コンデンサＣｃ１、Ｃｃ２、Ｃｃ３と、第４、第５及び第６のクランプ用コンデンサＣｃ１０、Ｃｃ２０、Ｃｃ３０との両方で第１、第２及び第３のスイッチＱ１，Ｑ２，Ｑ３のターンオフ時のサージ電圧を吸収し、且つサージエネルギが第１及び第２の分割用コンデンサＣ１、Ｃ２の両方に回生される。このため、サージ電圧を吸収性が良くなるのみでなく、第１及び第２の分割用コンデンサＣ１、Ｃ２の電圧のバランスが良くなる。
【００７２】
【第４の実施形態】
図１１に示す第４の実施形態の三相スイッチング整流装置は、図１０の第３の実施形態の第１、第２及び第３の放電用抵抗Ｒ１，Ｒ２，Ｒ３の代わりに三相共通の第１の放電用抵抗Ｒ０を設け、また第４、第５及び第６の放電用抵抗Ｒ１０，Ｒ２０，Ｒ３０の代わりに三相共通の第２の放電用抵抗Ｒ００を設け、この他は図１０と同一に形成したものである。従って、図１１において、図１０と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００７３】
図１１では第１、第２及び第３の放電用ダイオードＤｄ１、Ｄｄ２、Ｄｄ３のカソードが共通に接続され、この共通接続点と第１の分割用コンデンサＣ１の上端との間に三相共通の第１の放電用抵抗Ｒ０が接続され、また、第４、第５及び第６の放電用ダイオードＤｄ１０、Ｄｄ２０、Ｄｄ３０のアノードが共通に接続され、この共通接続点と第２の分割用コンデンサＣ２の下端との間に三相共通の第２の放電用抵抗Ｒ００が接続されている。
【００７４】
三相共通の第１の放電用抵抗Ｒ０は第１、第２及び第３の放電用抵抗Ｒ１，Ｒ２，Ｒ３と同様に機能し、三相共通の第２の放電用抵抗Ｒ００は第４、第５及び第６の放電用抵抗Ｒ１０，Ｒ２０，Ｒ３０と同様に機能する。従って、図１１の第４の実施形態によれば、図１０の第３の実施形態と同一の効果が得られ、更に、抵抗の数が少なくなり、回路構成が簡略化される。
【００７５】
【第５の実施形態】
第５の実施形態は第１の実施形態の図４に示す制御回路３の一部を図１２に示すように変形し、この他は第１の実施形態と同一に構成したものである。従って、第５の実施形態においても図３及び図４を参照し、且つ第１の実施形態と共通する部分の説明を省略する。
【００７６】
図１２のスイッチ指令値演算回路２３ａの入力側は図４と同一に形成されている。スイッチ指令値演算回路２３ａは絶対値から成る第１、第２及び第３のスイッチ制御指令値Ｖｒ  ′、Ｖｓ  ′、Ｖｔ  ′を出力しないで、第１の実施形態で説明した絶対値にする前の値Ｖｒ  ″、Ｖｓ  ″、Ｖｔ  ″を図１３に示すように出力する。また、図１２では正鋸波電圧発生器２４ａと負鋸波電圧発生器２４ｂとが設けられており、図１３に示す例えば２０ｋＨｚ  の正鋸波電圧＋Ｖｃａｒ  と負鋸波電圧−Ｖｃａｒ  とが選択回路２４ｃで選択されて第１、第２及び第３の比較器２５、２６、２７に送られる。選択回路２４ｃは、第１、第２及び第３相電源電圧Ｖｒ  、Ｖｓ  、Ｖｔ  又はこれに同期しているスイッチ指令値演算回路２３ａの出力ライン２９、３０、３１の第１、第２及び第３のスイッチ制御指令値Ｖｒ  ″、Ｖｓ  ″、Ｖｔ  ″に基づいて、正鋸波電圧＋Ｖｃａｒ  と負鋸波電圧−Ｖｃａｒ  との選択期間を決定する。即ち、選択回路２４ｃは、第１、第２及び第３のスイッチ制御指令値Ｖｒ  ″、Ｖｓ  ″、Ｖｔ  ″が正の値の時には正鋸波電圧＋Ｖｃａｒ  を第１、第２及び第３の比較器２５、２６、２７に送り、第１、第２及び第３のスイッチ制御指令値Ｖｒ  ″、Ｖｓ  ″、Ｖｔ  ″が負の値の時には負鋸波電圧−Ｖｃａｒ  を第１、第２及び第３の比較器２５、２６、２７に送る。第１、第２及び第３の比較器２５、２６、２７からは図１４（Ａ）（Ｂ）（Ｃ）に示すように周期Ｔ１  を有してＰＷＭパルスから成る第１、第２及び第３のスイッチ制御信号Ｇｒ  、Ｇｓ  、Ｇｔ  が得られる。図１４の各制御信号は図７に示すものと実質的に同一である。従って、第５の実施形態によっても第１の実施形態と同一の効果を得ることができる。
【００７７】
【第６の実施形態】
第６の実施形態の三相スイッチング整流装置は、図１５及び図１６の制御を実行することができるように第５の実施形態の演算回路２３ａを変形し、この他は第１の実施形態と同一に構成したものである。従って、第６の実施形態の説明においては回路構成の図示を省略し、必要に応じて図３、図４及び図１２を参照し、且つ第１の実施形態と共通する部分の説明を省略する。
【００７８】
第６の実施形態では、図１５に示す第１、第２及び第３のスイッチ制御指令値Ｖｒ  ＊  、Ｖｓ  ＊  、Ｖｔ  ＊  を図１２のスイッチ指令値演算回路２３ａに相当するもので形成し、これを第１、第２及び第３の比較器２５、２６、２７に送る。図１５の第１、第２及び第３のスイッチ制御指令値Ｖｒ  ＊、Ｖｓ  ＊、Ｖｔ  ＊は、次式で示される。
Ｖｒ  ＊＝Ｖｒ  ″−Ｖｍ
Ｖｓ  ＊＝Ｖｓ  ″−Ｖｍ
Ｖｔ  ＊＝Ｖｔ  ″−Ｖｍ
ここで、Ｖｍ  は次式の値を有する。
2004343975.tif 000003
上記ＭＡＸ（Ｖｒ  ″、Ｖｓ  ″、Ｖｔ  ″）はＶｒ  ″、Ｖｓ  ″、Ｖｔ  ″の内の最大のものの値を示し、上記ＭＩＮ（Ｖｒ  ″、Ｖｓ  ″、Ｖｔ  ″）はＶｒ  ″、Ｖｓ  ″、Ｖｔ  ″の内の最小のものの値を示す。また、上記Ｖｒ  ″、Ｖｓ  ″、Ｖｔ  ″は図１３の演算回路２３ａの同一の値を有する。
【００７９】
図１５の正鋸波電圧Ｖｃａｒ  と負鋸波電圧−Ｖｃａｒ  とは図１３に示すものと同一である。図１５から明らかなように、第１、第２及び第３のスイッチ制御指令値Ｖｒ  ＊、Ｖｓ  ＊、Ｖｔ  ＊は１８０度毎に６０度の休止期間を有している。従って、第１、第２及び第３の比較器２５、２６、２７からは図１６に示すように休止期間を有する第１、第２及び第３のスイッチ制御信号Ｇｒ  、Ｇｓ  、Ｇｔ  が得られる。
【００８０】
第６の実施形態は第１及び第５の実施形態と同一の効果を有する他に第１〜第３のスイッチＱ１  〜Ｑ３  のスイッチング回数が少なくなる分だけ効率が向上するという効果を有する。
【００８１】
【第７の実施形態】
第７の実施形態の三相スイッチング整流装置は、第１の実施形態のスイッチ指令値演算回路２３を変形し、この他は第１の実施形態と同一に構成したものである。従って、第８の実施形態の説明においては回路構成の図示を省略し、必要に応じて図３、図４を参照し、且つ第１の実施形態と共通する部分の説明を省略する。
【００８２】
第７の実施形態では図４のスイッチ指令値演算回路２３に相当するもので、図１７の第１、第２及び第３のスイッチ制御指令値Ｖｒ  ＊＊、Ｖｓ  ＊＊、Ｖｔ  ＊＊を形成し、第１、第２及び第３の比較器２５、２６、２７で図１７に示す鋸波電圧Ｖｃａｒ  と比較する。図１７の第１、第２及び第３のスイッチ制御指令値Ｖｒ  ＊＊、Ｖｓ  ＊＊、Ｖｔ  ＊＊は図１５に示した第１、第２及び第３のスイッチ制御指令値Ｖｒ  ＊、Ｖｓ  ＊、Ｖｔ  ＊の絶対値に相当する。
【００８３】
第１、第２及び第３の比較器２５、２６、２７によって図１７の第１、第２及び第３のスイッチ制御指令値Ｖｒ  ＊＊、Ｖｓ  ＊＊、Ｖｔ  ＊＊と鋸波電圧Ｖｃａｒ  とを比較すると、図１８に示すように１８０度毎に６０度の休止期間を有するＰＷＭパルス列から成る第１、第２及び第３のスイッチ制御信号Ｇｒ  、Ｇｓ  、Ｇｔ  が得られる。従って、第７の実施形態によって第６の実施形態と同一の効果を得ることができる。
【００８４】
【変形例】
本発明は上述の実施形態に限定されるものでなく、例えば次の変形が可能なものである。
（１）  スイッチＱ１  〜Ｑ３  をＩＧＢＴ以外のＦＥＴ、トランジスタ等の制御可能な半導体スイッチとすることができる。
（２）  第１、第２及び第３のインダクタＬ１  、Ｌ２  、Ｌ３  は電力伝送系統のインピーダンス又は寄生インダクタンスであってもよい。
（３）  図１１の回路から第１、第２及び第３のクランプ用ダイオードＤｃ１、Ｄｃ２、Ｄｃ３と、第１、第２及び第３のクランプ用コンデンサＣｃ１、Ｃｃ２、Ｃｃ３と、第１、第２及び第３の放電用ダイオードＤｄ１、Ｄｄ２、Ｄｄ３と、第１の放電用抵抗Ｒ０とを省くことができる。また、図１１の回路から第４、第５及び第６のクランプ用ダイオードＤｃ１０、Ｄｃ２０、Ｄｃ３０と、第４、第５及び第６のクランプ用コンデンサＣｃ１０、Ｃｃ２０、Ｃｃ３０と、第４、第５及び第６の放電用ダイオードＤｄ１０、Ｄｄ２０、Ｄｄ３０と、第２の放電用抵抗Ｒ００とを省くことができる。また、図１０の第１、第２及び第３の放電用抵抗Ｒ１、Ｒ２，Ｒ３のみを図１１の三相共通の第１の放電用抵抗Ｒ０に置き換えること、又は図１０の第４、第５及び第６の放電用抵抗Ｒ１０、Ｒ２０、Ｒ３０のみを図１１の三相共通の第２の放電用抵抗Ｒ００に置き換えることができる。また、図３、図９、図１０において選択された二相の放電用抵抗のみを共通化することができる。
（４）  第５、第６、及び第７の実施形態の制御回路の技術を第２〜第４の実施形態の三相スイッチング整流装置にも適用することができる。
（５）  図４において電圧検出回路１１を制御回路３の外に設けることができる。
（６）  制御回路３の一部をディジタル回路にすることができる。
（７）  交流電源Ｅを三相３線式として接続点Ｊｏ、Ｊ１のグランドに対する接続を省くことができる。この場合には第１及び第２の分割用コンデンサＣ１、Ｃ２が第１、第２、第３、第４、第７、第８、第９、第１０、第１３、第１４、第１５及び第１６のダイオ−ドＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ７、Ｄ８、Ｄ９、Ｄ１０、Ｄ１３、Ｄ１４、Ｄ１５、Ｄ１６を介して充電される。
（８）各実施形態において、放電に要求される抵抗値を放電用ダイオ−ドの内部抵抗によって得ることができる時は放電用抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ１０、Ｒ２０、Ｒ３０、Ｒ０、Ｒ００を省くことができる。
【図面の簡単な説明】
【図１】従来の三相スイッチング整流装置を示す回路図である。
【図２】別の従来の三相スイッチング整流装置を示す回路図である。
【図３】本発明の第１の実施形態の三相スイッチング整流装置を示す回路図である。
【図４】図３の制御回路を詳しく示す回路図である。
【図５】図３の各部の状態を示す波形図である。
【図６】図４の比較器の入力の１周期分を示す波形図である。
【図７】図４の比較器の出力を示す波形図である。
【図８】図４の各部の状態を示す波形図である。
【図９】本発明の第２の実施形態の三相スイッチング整流装置を示す回路図である。
【図１０】本発明の第３の実施形態の三相スイッチング整流装置を示す回路図である。
【図１１】本発明の第４の実施形態の三相スイッチング整流装置を示す回路図である。
【図１２】本発明の第５の実施形態の制御回路の一部を示す回路図である。
【図１３】図１２の比較器の入力を示す波形図である。
【図１４】図１２の比較器の出力を示す波形図である。
【図１５】本発明の第６の実施形態の制御回路における比較器の入力を図１３と同様に示す波形図である。
【図１６】図１５の比較器の入力に対応する比較器の出力を示す波形図である。
【図１７】本発明の第７の実施形態の制御回路における比較器の入力を図６と同様に示す波形図である。
【図１８】図１７の比較器入力に対応する比較器出力を示す波形図である。
【符号の説明】
Ｑ１  、Ｑ２  、Ｑ３    第１、第２及び第３のスイッチ
Ｄ１  〜Ｄ１８  第１〜第１８のダイオード
Ｃ１  、Ｃ２    第１及び第２の分割用コンデンサ
Ｃｃ１  、Ｃｃ２、Ｃｃ３  第１、第２及び第３のクランプ用コンデンサ
Ｄｃ１、Ｄｃ２、Ｄｃ３  第１、第２及び第３のクランプ用ダイオード
Ｄｄ１、Ｄｄ２、Ｄ３  第１、第２及び第３の放電用ダイオード
Ｒ１，Ｒ２，Ｒ３      第１、第２及び第３の放電用抵抗
Ｌ１  、Ｌ２  、Ｌ３    第１、第２及び第３のインダクタ
【図１】
2004343975.tif 000004
【図２】
2004343975.tif 000005
【図３】
2004343975.tif 000006
【図４】
2004343975.tif 000007
【図５】
2004343975.tif 000008
【図６】
2004343975.tif 000009
【図７】
2004343975.tif 000010
【図８】
2004343975.tif 000011
【図９】
2004343975.tif 000012
【図１０】
2004343975.tif 000013
【図１１】
2004343975.tif 000014
【図１２】
2004343975.tif 000015
【図１３】
2004343975.tif 000016
【図１４】
2004343975.tif 000017
【図１５】
2004343975.tif 000018
【図１６】
2004343975.tif 000019
【図１７】
2004343975.tif 000020
【図１８】
2004343975.tif 000021