(57)【要約】【課題】プラズマ・ディスプレイ・パネルにおいて、画素の電極を制御する方法を提供すること。【解決手段】該方法は、第１電極を必要とするアドレス放電中に、第１電圧を画素の第１電極に印加することと、第２電圧を画素の第２電極に印加することとを含む。第１電圧と第２電圧とは、アドレス放電が第２電極に及ぶのを妨害する関係を有する。【選択図】　　図１
2004038161.tif 000002
【特許請求の範囲】
【請求項１】
プラズマ・ディスプレイ・パネルにおいて、画素の電極を制御する方法であって、
第１電極を必要とするアドレス放電中に、第１電圧を前記画素の第１電極に印加すること、および、
第２電圧を前記画素の第２電極に印加することを含み、
前記第１電圧と前記第２電圧とが、前記アドレス放電が前記第２電極に及ぶのを妨害する関係を有する方法。
【請求項２】
前記第１電極が前記アドレス放電のためにセットアップされる期間に、第１電圧波形を前記第１電極に印加すること、および、
同時に第２電圧波形を前記第２電極に印加することをさらに含み、
前記第１電圧波形と前記第２電圧波形とが、前記期間を通して互いに同一である、請求項１に記載の方法。
【請求項３】
前記第１電極が前記アドレス放電のためにセットアップされる期間に、第１電圧波形を前記第１電極に印加すること、および、
前記期間に第２電圧波形を前記第２電極に印加することをさらに含み、
前記第１電圧波形と前記第２電圧波形とが、セットアップ放電が前記第２電極に及ぶのを妨害する関係を有する、請求項１に記載の方法。
【請求項４】
前記アドレス放電後、前記第１電極に電圧を印加すること、および、同時に、
前記第２電極に電圧を印加することをさらに含み、
前記アドレス放電後、前記第１電極に印加される前記電圧と、前記アドレス期間後、前記第２電極に印加される前記電圧とが、前記第１電極を必要とする維持放電が前記第２電極に及ぶのを可能にする関係を有する、請求項１に記載の方法。
【請求項５】
前記アドレス放電後、前記第１電極に印加される前記電圧が、第１の大きさを有し、
前記アドレス放電後、前記第２電極に印加される前記電圧が、第２の大きさを有し、
前記第２の大きさが、前記第１の大きさより大きい、請求項４に記載の方法。
【請求項６】
プラズマ・ディスプレイ・パネルにおいて、画素の電極を制御する方法であって、
第１電圧を前記画素の分割電極対の第１電極に印加すること、および、
前記第１電圧とは独立して、第２電圧を前記分割電極対の第２電極に印加することを含む方法。
【請求項７】
前記第１電圧を前記第１電極に前記印加することが、前記第１電極がアドレス放電のためにセットアップされる期間に、第１電圧波形を前記第１電極に印加することを含み、
前記第２電圧を前記第２電極に前記印加することが、前記期間に第２電圧波形を前記第２電極に印加することを含み、
前記第１電圧波形と前記第２電圧波形とが、セットアップ放電が前記第２電極に及ぶのを妨害する関係を有する、請求項６に記載の方法。
【請求項８】
前記第１電圧を前記第１電極に前記印加すること、および、前記第２電圧を前記第２電極に前記印加することが、そして（ａ）前記第１電極を必要とするアドレス放電中に実施され、そして（ｂ）前記アドレス放電が前記第２電極に及ぶのを妨害する、請求項６に記載の方法。
【請求項９】
前記第１電圧を前記第１電極に前記印加すること、および、前記第２電圧を前記第２電極に前記印加することが、（ａ）前記第１電極を必要とする維持放電中に実施され、（ｂ）前記維持放電が前記第２電極に及ぶのを促進する、請求項６に記載の方法。
【請求項１０】
プラズマ・ディスプレイ・パネルにおいて、画素の電極を制御する方法であって、
前記画素の内部走査電極と維持電極との間のアドレス放電中に、第１電圧を前記画素の内部走査電極に印加すること、および、
第２電圧を前記画素の外部走査電極に印加することを含み、
前記第１電圧と前記第２電圧とが、前記アドレス放電が前記外部走査電極に及ぶのを妨害する関係を有する、上記の方法。
【請求項１１】
前記内部走査電極が前記アドレス放電のためにセットアップされる期間に、第１の大きさを有する第１電圧波形を前記内部走査電極に印加すること、および、
前記期間に第２の大きさを有する第２電圧波形を前記外部走査電極に印加することをさらに含み、
前記第１の大きさが、前記第２の大きさより大きい、請求項１０に記載の方法。
【請求項１２】
前記維持電極が、内部維持電極であり、
前記アドレス放電が前記外部維持電極に及ぶのを妨害する電圧を、前記画素の外部維持電極に印加することをさらに含む、請求項１０に記載の方法。
【請求項１３】
前記内部走査電極が前記アドレス放電のためにセットアップされる期間に、電圧波形を前記内部走査電極に印加し、同時に、前記外部走査電極に電圧波形を印加すること、および、
前記期間に電圧波形を前記内部維持電極に印加し、同時に、電圧波形を前記外部維持電極に印加することをさらに含み、
前記内部走査電極に印加される前記電圧波形と、前記外部走査電極に印加される前記電圧波形とが、前記期間を通して互いに同一であり、
前記内部維持電極に印加される前記電圧波形と、前記外部維持電極に印加される前記電圧波形とが、前記期間を通して互いに同一である、請求項１２に記載の方法。
【請求項１４】
前記アドレス放電後、
前記外部維持電極に電圧を印加し、前記内部維持電極に電圧を印加し、前記内部走査電極に電圧を印加し、および前記外部走査電極に電圧を印加することをさらに備え、
前記アドレス放電後、前記外部維持電極に印加される前記電圧と、前記アドレス放電後、前記内部維持電極に印加される前記電圧と、前記アドレス放電後、前記内部走査電極に印加される前記電圧と、前記アドレス放電後、前記外部走査電極に印加される前記電圧とが、維持放電が前記外部維持電極から前記外部走査電極に及ぶのを可能にする関係を有する、請求項１２に記載の方法。
【請求項１５】
前記アドレス放電後、前記外部維持電極に印加される前記電圧と、前記アドレス放電後、前記内部維持電極に印加される前記電圧とが、互いに同一であり、そして、
前記アドレス放電後、前記内部走査電極に印加される前記電圧と、前記アドレス放電後、前記外部走査電極に印加される前記電圧とが互いに同一である、請求項１４に記載の方法。
【請求項１６】
前記アドレス放電後、
第１の大きさを有する電圧を前記内部走査電極に印加すること、および、同時に、
第２の大きさを有する電圧を前記外部走査電極に印加することをさらに含み、
前記第２の大きさは前記第１の大きさより大きく、そして
前記第１の大きさと第２の大きさとにより、前記内部走査電極を必要とする維持放電が前記外部走査電極に及ぶのを可能にする、請求項１０に記載の方法。
【請求項１７】
プラズマ・ディスプレイ・パネルにおいて、画素の電極を制御する方法であって、
画素の内部維持電極と走査電極との間のアドレス放電中に、電圧を前記画素の内部維持電極に印加すること、および、
電圧を前記画素の外部維持電極に印加することを含み、
前記内部維持電極に印加される前記電圧と、前記外部維持電極に印加される前記電圧とが、前記アドレス放電が前記外部維持電極に及ぶのを妨害する関係を有する、上記の方法。
【請求項１８】
前記走査電極が、内部走査電極であり、
前記アドレス放電が前記外部走査電極に及ぶのを妨害する電圧を、前記画素の外部走査電極に加えることをさらに備える、請求項１７に記載の方法。
【請求項１９】
前記アドレス放電後、
電圧を前記内部維持電極に印加すること、および、同時に、
前記内部維持電極を必要とする維持放電が前記外部維持電極に及ぶのを可能にする電圧を、前記外部維持電極に印加することをさらに含む、請求項１７に記載の方法。
【請求項２０】
プラズマ・ディスプレイ・パネルにおいて、画素の電極を制御する方法であって、
前記画素の外部維持電極に電圧波形を印加すること、
前記画素の内部維持電極に電圧波形を印加すること、
前記画素の内部走査電極に電圧波形を印加すること、および、
前記画素の外部走査電極に電圧波形を印加することを含み、
前記外部維持電極に印加される前記電圧波形と、前記内部維持電極に印加される前記電圧波形と、前記内部走査電極に印加される前記電圧波形と、前記外部走査電極に印加される前記電圧波形とが、（ｉ）前記内部維持電極と前記内部走査電極とを必要とするアドレス放電が、前記外部維持電極と前記外部走査電極とに及ぶのを妨害する関係、および、（ｉｉ）前記内部維持電極と前記内部走査電極とを必要とする維持放電が、前記外部維持電極と前記外部走査電極とに及ぶのを可能にする関係を有する、上記の方法。
【請求項２１】
第１電極を必要とするアドレス放電中に、プラズマ・ディスプレイ・パネルにおいて、第１電圧を画素の第１電極に印加するための回路と、
第２電圧を前記画素の第２電極に印加するための回路とを備え、
前記第１電圧と前記第２電圧とが、前記アドレス放電が前記第２電極に及ぶのを妨害する関係を有する装置。
【請求項２２】
プラズマ・ディスプレイ・パネルにおいて、第１電圧を画素の分割電極対の第１電極に印加するための回路と、
第２電圧を前記分割電極対の第２電極に印加するための回路とを備え、
前記第１電圧を印加するための前記回路と、前記第２電圧を印加するための前記回路とが、互いに独立して前記第１電極と前記第２電極とを制御する装置。
【請求項２３】
プラズマ・ディスプレイ・パネルにおいて、画素の外部維持電極に電圧波形を印加するための回路と、
前記画素の内部維持電極に電圧波形を印加するための回路と、
前記画素の内部走査電極に電圧波形を印加するための回路と、
前記画素の外部走査電極に電圧波形を印加するための回路とを備え、
前記外部維持電極に印加される前記電圧波形と、前記内部維持電極に印加される前記電圧と、前記内部走査電極に印加される前記電圧波形と、前記外部走査電極に印加される前記電圧波形とが、（ｉ）前記内部維持電極と前記内部走査電極とを必要とするアドレス放電が、前記外部維持電極と前記外部走査電極とに及ぶことを妨害する関係、および、（ｉｉ）前記内部維持電極と前記内部走査電極とを必要とする維持放電が、前記外部維持電極と前記外部走査電極とに及ぶことを可能にする関係とを有する装置。
【請求項２４】
第１電極と第２電極とで構成された分割電極を有する画素と、
（ａ）前記第１電極を必要とする放電中に、前記第１電極に第１電圧を印加するための、および（ｂ）前記第２電極に第２電圧を印加するための回路とを備え、
前記第１電圧と前記第２電圧とが、前記放電が前記第２電極に及ぶか否かに影響を与える関係を有する、プラズマ・ディスプレイ・パネル。
【請求項２５】
前記放電が、前記第１電極を必要とするアドレス放電であり、そして、前記第１電圧と前記第２電圧とが、前記アドレス放電が前記第２電極に及ぶのを妨害する、請求項２４に記載のプラズマ・ディスプレイ・パネル。
【請求項２６】
前記第１電圧と前記第２電圧とを前記印加することが、
第１電極がアドレス放電のためにセットアップされる期間に、第１電圧波形を前記第１電極に印加すること、および、同時に、
第２電圧波形を前記第２電極に印加することを含み、
前記第１電圧波形と前記第２電圧波形とが、前記期間を通して互いに同一である、請求項２４に記載のプラズマ・ディスプレイ・パネル。
【請求項２７】
前記第１電圧を前記第１電極に印加すること、および、前記第２電圧を前記第２電極に印加することが、
前記第１電極がアドレス放電のためにセットアップされる期間に、第１電圧波形を前記第１電極に印加すること、および、
前記期間に第２電圧波形を前記第２電極に印加することを含み、
前記第１電圧波形と前記第２電圧波形とが、セットアップ放電が前第２電極に及ぶのを妨害する関係を有する、請求項２４に記載のプラズマ・ディスプレイ・パネル。
【請求項２８】
前記第１電圧を前記第１電極に印加し、前記第２電圧を前記第２電極に印加することが、
アドレス放電後、前記第１電圧を前記第１電極に印加すること、および、同時に、
前記第２電圧を前記第２電極に印加することを含み、
前記第１電圧と前記第２電圧とが、前記第１電極を必要とする維持放電が前記第２電極に及ぶのを可能にする関係を有する、請求項２４に記載のプラズマ・ディスプレイ・パネル。
【請求項２９】
前記第１電圧が、第１の大きさを有し、前記第２電圧が、第２の大きさを有し、そして、前記第２の大きさが、前記第１の大きさより大きい、請求項２８に記載のプラズマ・ディスプレイ・パネル。
【請求項３０】
前記第２電極が、前記画素の外周に配置される、請求項２４に記載のプラズマ・ディスプレイ・パネル。
【請求項３１】
前記第２電極が、ループとして構成され、隣接画素の電極にもなる、請求項２４に記載のプラズマ・ディスプレイ・パネル。
【請求項３２】
前記ループが、前記画素と前記隣接画素との間の画素間ギャップを提供する内部領域を有する、請求項３１に記載のプラズマ・ディスプレイ・パネル。
【請求項３３】
画素間ギャップの内部に配置されたコントラスト改善バーをさらに備える、請求項２４に記載のプラズマ・ディスプレイ・パネル。
【請求項３４】
前記第１電極と前記第２電極の少なくとも一方が、開口電極である、請求項２４に記載のプラズマ・ディスプレイ・パネル。
【請求項３５】
前記第１電極と前記第２電極の少なくとも一方が、導電性透明領域を含む、請求項２４に記載のプラズマ・ディスプレイ・パネル。
【請求項３６】
前記第１電極が内部走査電極であり、前記第２電極が外部走査電極である、請求項２４に記載のプラズマ・ディスプレイ・パネル。
【請求項３７】
前記第１電極が内部維持電極であり、前記第２電極が外部維持電極である、請求項２４に記載のプラズマ・ディスプレイ・パネル。
【請求項３８】
第１電極と第２電極とで構成された分割電極を有する画素と、
第１電圧を前記第１電極に、第２電圧を前記第２電極に互いに独立して印加するための制御装置とを備える、プラズマ・ディスプレイ・パネル。
【請求項３９】
前記第１電圧を前記第１電極に、および、前記第２電圧を前記第２電極に前記印加することが、
前記第１電極がアドレス放電のためにセットアップされる期間に、第１電圧波形を前記第１電極に印加すること、および、
前記期間に第２電圧波形を前記第２電極に印加することを含み、
前記第１電圧波形と前記第２電圧波形とが、セットアップ放電が前記第２電極に及ぶのを妨害する関係を有する、請求項３８に記載のプラズマ・ディスプレイ・パネル。
【請求項４０】
前記第１電圧を前記第１電極に、および、前記第２電圧を前記第２電極に前記印加することが、（ａ）前記第１電極を必要とするアドレス放電中に実施され、そして、（ｂ）前記アドレス放電が前記第２電極に及ぶのを妨害する、請求項３８に記載のプラズマ・ディスプレイ・パネル。
【請求項４１】
前記第１電圧を前記第１電極に、および、前記第２電圧を前記第２電極に前記印加することが、（ａ）前記第１電極を必要とする維持放電中に実施され、そして、（ｂ）前記維持放電が前記第２電極に及ぶのを促進する、請求項３８に記載のプラズマ・ディスプレイ・パネル。
【請求項４２】
外部維持電極と、内部維持電極と、内部走査電極と、外部走査電極とを有する画素と、
前記外部維持電極と、前記内部維持電極と、前記内部走査電極と、前記外部走査電極とのそれぞれに互いに独立して電圧を印加するための制御装置とを備えるプラズマ・ディスプレイ・パネル。
【請求項４３】
電圧を前記印加することが、
第１電圧波形を前記外部維持電極に印加すること、
第２電圧波形を前記内部維持電極に印加すること、
第３電圧波形を前記内部走査電極に印加すること、および、
第４電圧波形を前記外部走査電極に印加することを含み、
前記第１電圧波形と、前記第２電圧波形と、前記第３電圧波形と、前記第４電圧波形とが、（ｉ）前記内部維持電極と前記内部走査電極とを必要とするアドレス放電が、前記外部維持電極と前記外部走査電極とに及ぶのを妨害する関係、および、（ｉｉ）前記内部維持電極と前記内部走査電極とを必要とする維持放電が、前記外部維持電極と前記外部走査電極とに及ぶのを可能にする関係を有する、請求項４２に記載のプラズマ・ディスプレイ・パネル。
【発明の詳細な説明】
【０００１】
本出願は、２００２年６月２８日に出願された米国仮特許出願第６０／３９２，５１８号の優先権を主張する。その内容を参照により本明細書に組み込む。
【０００２】
【発明の属する技術分野】
本発明は、プラズマ・ディスプレイ・パネルに関し、より具体的には、画素間の垂直クロストークを最小限に抑え、輝度を増大する画素アーキテクチャに関する。
【０００３】
【従来の技術】
カラー・プラズマ・ディスプレイ・パネル（ＰＤＰ）は、当技術分野で周知である。画素の維持電極と走査電極との間のガス・プラズマ放電に応答して、パネル内の蛍光体によって可視光が放出される。アドレス期間中、維持電極は、一般に、共通の電位で駆動され、一方走査電極は、個々に選択される。電極は、前面プレートの内表面上にあるので、生成された光は、電極を通過しなければならない。インジウム・スズ酸化物（ＩＴ）などの透明電極が使用されているとき、光は単に電極を通過する。別法として、光が電極の開口を通過することを可能にする不透明開口電極を考案することが可能である。
【０００４】
開口電極を前面プレート上で使用するＡＣカラーＰＤＰの実施形態が、Ｍａｒｃｏｔｔｅの米国特許第６，１１８，２１４号（これ以後’２１４特許）に開示されている。より具体的には、ＡＣ　ＰＤＰは、維持バスに接続する開口付き維持電極の水平対を含む。独立した走査開口電極対が、共通の維持電極対と係合される。開口電極は、一般に、銀などの不透明金属電極またはクロム銅クロムのフィルム・スタックを使用して作成される。
【０００５】
蛍光体の光反射率を下げるために、コントラスト改善バーが、水平隣接画素間の画素内ギャップに水平に配置される。コントラスト改善バーは、不透明であり、伝導性および非伝導性とすることが可能である。コントラスト改善バーのさらなる記述については、Ｍａｒｃｏｔｔｅの米国特許第５，９９８，９３５号を参照されたい。
【０００６】
処理中、電極は、誘電体層と酸化マグネシウム（ＭｇＯ）層とによって覆われる。後面プレートは、垂直バリア・リブと複数の垂直列導体とを担持する。個々の列導体は、フル・カラー・ディスプレイを達成することができるように、場合に応じて、赤、緑、または青の蛍光体によって覆われる。前面プレートと後面プレートは、共に封止され、その間の空間は、放電ガスで充填される。
【０００７】
画素は、電極の交差点における領域である。たとえば、画素は、前面プレート上の維持電極および隣接する走査電極と、赤、緑、および青の３つの後面プレート列電極との交差点において確定される。副画素、または副画素サイトは、個々の赤、緑、および青の列電極と、前面プレート走査／維持電極対との交差点を指す。
【０００８】
ＰＤＰの動作電圧と動作電力は、隣接する維持電極と走査電極との間の空間（これ以後維持ギャップと言う）によって制御され、線の幅は、開口電極と電極の幅全体とを作成する。維持電極と走査電極は、一般に、比較的狭い維持ギャップと比較的広い画素間ギャップとを提供するように配置される。
【０００９】
交流維持放電が維持ギャップに形成され、垂直に広がる。放電により、正に帯電したアノード電極を分岐する陽光柱領域が形成され、負グロー領域は、負に帯電したカソード電極を横断してドリフトする。開口電極の場合、線幅と間隔とは、光の透過を最大にし、かつ放電電圧の一様性を最大にするように均衡される。たとえば、線幅を４０〜６０ミクロンの最小限に抑え、かつ水平線を維持ギャップの寸法（１００ミクロンなど）未満またはその近傍の距離で間隔をおいて配置することにより、この均衡が達成される。対電極構成では、画素間ギャップの各側の電極は、同じ電位にあり、したがって、画素間ギャップを十分大きくして、プラズマ放電が拡散すること、および隣接画素のＯＮ状態またはＯＦＦ状態を損なうことを防止しなければならない。
【００１０】
開口電極の全幅と、線幅と、線間隔と、電極を覆う誘電ガラスの厚さとを組み合わせて、放電電力としたがって輝度と制御する画素の放電容量とが決定される。各放電の所与の放電電力としたがって輝度とについて、所与の期間におけるいくつかの放電が、パネルの輝度要件全体を満たすように選択される。
【００１１】
対前面プレート電極構成は、電極間容量が低減されているという利点を有し、これにより、各維持パルスの電極間容量の充電と放電の結果である電力の散逸が低減される。しかし、画素間ギャップの各側面上において同じ電位で駆動されている電極に由来する垂直クロストークが存在する可能性がある。垂直クロストークは、１つの放電サイトの放電が、垂直方向に隣接する放電サイトの中、すなわち隣接画素に拡散するときに起き、隣接画素のＯＮ状態またはＯＦＦ状態に影響を与える。’２１４特許は、比較的大きな画素間ギャップを使用して、垂直方向の画素間距離を増大するのに役立てる。後面プレート・バリア・リブは、水平方向の画素の隔離は提供するが、垂直方向の隔離は提供しないことに留意されたい。
【００１２】
最も可能性の高い垂直クロストークは、所望の副画素をＯＮ状態にするために、各行が順次アドレッシングされるアドレス期間中に起きる。アドレス放電では、プラズマ放電は、選択した走査電極とデータ電極との間に形成され、放電の陽光柱は、後面プレート・データ電極に沿って維持電極まで広がる。隣接電極は同じ電位にあるので、陽光柱は、画素間ギャップと交差することができ、隣接副画素の維持電極上の電荷を除去する。コントラスト改善バーの存在は、このアドレス・クロストーク機構にほとんど影響がないことが示されている。
【００１３】
【発明が解決しようとする課題】
本発明は、プラズマ・ディスプレイ・パネルの画素アーキテクチャに関する。画素の電極は、画素間の垂直クロストークを最小限に抑えて、増大した輝度に備えるように制御される。
【００１４】
【課題を解決するための手段】
プラズマ・ディスプレイ・パネルにおいて、画素の電極を制御する方法が提供される。該方法には、第１電極を必要とするアドレス放電中に、第１電圧を画素の第１電極に印加することと、第２電圧を画素の第２電極に印加することとが含まれる。第１電圧と第２電圧とは、アドレス放電が第２電極に及ぶのを妨害する関係を有する。
【００１５】
プラズマ・ディスプレイ・パネルにおいて、画素の電極を制御する他の方法には、画素の分割電極対の第１電極に第１電圧を印加することと、第１電圧とは無関係に、分割電極対の第２電極に第２電圧を印加することとが含まれる。
【００１６】
プラズマ・ディスプレイ・パネルにおいて、画素の電極を制御する他の方法には、画素の内部走査電極と維持電極との間のアドレス放電中に、画素の内部走査電極に第１電圧を印加することと、画素の外部走査電極に第２電圧を印加することとが含まれる。第１電圧と第２電圧とは、アドレス放電が外部走査電極に及ぶのを妨害する関係を有する。
【００１７】
プラズマ・ディスプレイ・パネルにおいて、画素の電極を制御する他の方法には、画素の内部維持電圧と走査電極との間のアドレス放電中に、画素の内部維持電極に電圧を印加することと、画素の外部維持電極に電圧を印加することと、画素の外部維持電極に電圧を印加することとが含まれる。内部維持電極に印加される電圧と、外部維持電極に印加される電圧とは、アドレス放電が外部維持電極に及ぶのを妨害する関係を有する。
【００１８】
プラズマ・ディスプレイ・パネルにおいて、画素の電極を制御する他の方法には、（ａ）画素の外部維持電極に電圧波形を印加すること、（ｂ）画素の内部維持電極に電圧波形を印加すること、（ｃ）画素の内部走査電極に電圧波形を印加すること、（ｄ）画素の外部走査電極に電圧波形を印加することとが含まれる。外部維持電極に印加される電圧波形と、内部維持電極に印加される電圧波形と、内部走査電極に印加される電圧波形と、外部走査電極に印加される電圧波形とは、（ｉ）内部維持電極と内部走査電極とを必要とするアドレス放電が、外部維持電極と外部走査電極とに及ぶことを妨害する関係と、（ｉｉ）内部維持電極と内部走査電極とを必要とする維持放電が、外部維持電極と外部走査電極とに及ぶのを可能にする関係とを有する。
【００１９】
本発明の実施形態は、第１電極を必要とするアドレス放電中に、プラズマ・ディスプレイ・パネルにおいて、画素の第１電極に第１電圧を印加するための回路と、画素の第２電極に第２電圧を印加するための回路とを含む装置である。第１電圧と第２電圧とは、アドレス放電が第２電極に及ぶのを妨害する関係を有する。
【００２０】
他の装置には、プラズマ・ディスプレイ・パネルにおいて、画素の分割電極対の第１電極に第１電圧を印加するための回路と、分割電極対の第２電極に第２電圧を印加するための回路とが含まれる。第１電圧を印加するための回路と第２電圧を印加するための回路とは、第１電極と第２電極とを互いに独立して制御する。
【００２１】
他の装置には、（ａ）プラズマ・ディスプレイ・パネルにおいて、画素の外部維持電極に電圧波形を印加するための回路と、（ｂ）画素の内部維持電極に電圧波形を印加するための回路と、（ｃ）画素の内部走査電極に電圧波形を印加するための回路と、（ｄ）画素の外部走査電極に電圧波形を印加するための回路とが含まれる。外部維持電極に印加される電圧波形と、内部維持電極に印加される電圧波形と、内部走査電極に印加される電圧波形と、外部走査電極に印加される電圧波形とは、（ｉ）内部維持電極と内部走査電極とを必要とするアドレス放電が、外部維持電極と外部走査電極とに及ぶのを妨害する関係と、（ｉｉ）内部維持電極と内部走査電極とを必要とする維持放電が、外部維持電極と外部走査電極とに及ぶのを可能にする関係とを有する。
【００２２】
本発明の他の実施形態は、プラズマ・ディスプレイ・パネルである。プラズマ・ディスプレイ・パネルには、第１電極と第２電極とで構成された分割電極を有する画素と、（ａ）第１電極を必要とする放電中に、第１電極に第１電圧を印加し、（ｂ）第２電極に第２電圧を印加するための回路とが含まれる。第１電圧と第２電圧とは、放電が第２電極に及ぶか否かに影響を与える関係を有する。
【００２３】
他のプラズマ・ディスプレイ・パネルには、第１電極と第２電極とで構成された分割電極を有する画素と、互いに独立して第１電極に第１電圧を印加し、第２電極に第２電圧を印加するための制御装置とが含まれる。
【００２４】
他のプラズマ・ディスプレイ・パネルには、外部維持電極と、内部維持電極と、内部走査電極と、外部走査電極とを有する画素と、外部維持電極、内部維持電極、内部走査電極、および外部走査電極のそれぞれに互いに独立して電圧を印加するための制御装置とが含まれる。
【００２５】
【発明の実施の形態】
画素間の垂直クロストークを排除または抑制することは、画素のサイズを最大にして、それにより輝度を増大するために、画素間ギャップのサイズを最小限に抑えることを見込んでいる。
【００２６】
図１は、ＰＤＰ１００の一部を示し、より具体的には、第１電極１１５と、第２電極１２０と、データ電極１１０との交差点に配置された画素１０５の一部を示す。制御装置１３０は、第１電極１１５と第２電極１２０とに電圧を印加して、第１電極１１５と第２電極１２０とを互いに独立して制御する。第１電圧と第２電圧とは、第１電極１１５を必要とする放電が、第２電極１２０に及ぶか否かに影響を与える。第１電極１１５と第２電極１２０とは、分割電極として動作することが可能である。
【００２７】
アドレス期間中、アドレス放電が、データ電極１１０と第１電極１１５の間で開始される。アドレス放電中、制御装置１３０は、第１電極１１５に第１電圧を印加し、第２電極１２０に第２電圧を印加する。第１電圧と第２電圧とは、アドレス放電が第２電極１２０に及ぶのを妨害する関係を有する。
【００２８】
第２電極１２０は、画素１０５の外周にあり、したがって、第１電極１１５は、内部電極と見なすことが可能であり、第２電極１２０は、外部電極と見なすことが可能である。第１電極１１５は、内部走査電極として役立つ可能性があり、第２電極１２０は、外部走査電極として役立つ可能性があり、そのような構成は、分割走査電極と見なされる。同様に、第１電極１１５は、内部維持電極として役立つ可能性があり、第２電極１２０は、外部維持電極として役立ち、同様に、そのような構成は、分割維持電極と見なされる。
【００２９】
画素１２５は、画素１０５に垂直方向に隣接する。アドレス放電は、第２電極１２０に及ぶのを妨害されるので、画素１２５に及ぶのも妨害される。したがって、画素１０５から画素１２５へのクロストークは、抑制される。
【００３０】
画素は、個々にアドレッシング可能なピクチャ要素である。副画素という用語は、本明細書では、個々に対象可能な赤、緑、または青の画素を意味するために使用される。副画素は個々にアドレッシング可能なので、やはり画素の形態である。したがって、「画素」という用語は、一般に、（ａ）個々のカラーの副画素、または（ｂ）赤副画素、緑副画素、および青副画素をグループで意味することがある。
【００３１】
第１電極１１５を必要とする維持放電中、制御装置１３０は、維持放電が第２電極１２０に及ぶのを促進するように、第１電極１１５に電圧を印加し、第２電極１２０に電圧を印加する。
【００３２】
図１には示されていないが、第１電極１１５と第２電極１２０とは、分割電極対の２つの電極とすることが可能である。さらに、画素１０５は、２つの分割電極対、すなわち分割維持電極と分割走査電極とを有するように構成することが可能である。分割維持電極は、外部維持電極と内部維持電極とで構成される。分割走査電極は、内部走査電極と外部走査電極とで構成される。
【００３３】
交流維持放電の際に、電圧が、内部走査電極または内部維持電極に印加され、同時に、他の電圧が、外部走査電極または外部維持電極にそれぞれ印加される。外部走査電極または外部維持電極に印加された電圧は、外部走査電極または外部維持電極を効果的に放電させるのに必要な最小値より大きくなるので、放電電力が増大する際に、追加の輝度を達成することが可能である。
【００３４】
図２は、分割電極で構成されたＰＤＰ２００の一部を示す。追加として、以下で説明するように、ＰＤＰ２００の電極のいくつかは、ループ電極としても構成される。ループ電極は、画素間ギャップによって分離された２つの隣接画素を提供する。ループ電極に関するさらなる情報については、Ｍａｒｃｏｔｔｅの米国特許第５，８５２，３４７号を参照されたい。追加として、光の反射率を低減するために、絶縁されたまたは非導電性のコントラスト改善バーをループ電極の内部に配置することが可能である。
【００３５】
ＰＤＰ２００には、外部維持電極端子２８９および２７３と、内部維持電極端子２７９と、内部走査電極端子２３０および２４５と、外部走査電極端子２４０とが含まれる。外部維持電極端子２８９は、外部維持電極２２０に接続される。内部維持電極端子２７９は、内部維持電極２２５と２５０とに接続される。内部走査電極端子２３０は、内部走査電極２８３に接続される。外部走査電極端子２４０は、外部走査電極２８０に接続される。内部走査電極端子２４５は、内部走査電極２７６に接続される。外部維持電極端子２７３は、外部維持電極２５５に接続される。
【００３６】
外部維持電極２２０は、上方部分２２０Ｕと下方部分２２０Ｌとを有するループ電極として構成される。上方部分２２０Ｕは、副画素２９６を提供し、下方部分２２０Ｌは、副画素２９２を提供する。外部維持電極２００は、上方部分２２０Ｕと下方部分２２０Ｌとの間の内部領域を有し、この内部領域は、副画素２９６と２９２との間の画素間ギャップ２９４を提供する。
【００３７】
外部走査電極２８０は、上方部分２８０Ｕと下方部分２８０Ｌとを有するループ電極として構成される。上方部分２８０Ｕは、副画素２９２を提供し、下方部分２８０Ｌは、副画素２７０を提供する。外部走査電極２８０は、上方部分２８０Ｕと下方部分２８０Ｌとの間の内部領域を有し、この内部領域は、副画素２９２と２７０との間の画素間ギャップ２７７を提供する。
【００３８】
外部維持電極２５５は、上方部分２５５Ｕと下方部分２５５Ｌとを有するループ電極として構成される。上方部分２５５Ｕは、副画素２７０を提供し、下方部分２５５Ｌは、隣接する副画素（図示せず）を提供する。
【００３９】
ＰＤＰ２００には、また、垂直バリア・リブ２６０を有する後面プレート２０５と、それぞれ赤、緑、または青でコーティングされたデータ電極２１０Ｒ、２１０Ｇ、および２１０Ｂとが含まれる。バリア・リブ２６０は、前面プレート（図２には示さず）と後面プレート２０５との間に基板ギャップを維持し、また、データ電極２１０Ｒ、１２０Ｇ、および２１０Ｂを互いに分離する。
【００４０】
後面プレート２０５は、水平画素セパレータ（図示せず）を有してまたは有さずに製作することが可能である。水平画素セパレータは、垂直隣接画素サイト間の放電クロストークを防止するように、前面プレート画素間ギャップ２１５および２３５の内部で中心位置合わせされる。外部走査電極または外部維持電極の電圧は、追加の輝度のために増大するので、そのようなセパレータは有利になる。
【００４１】
副画素２９２が、データ電極２１０Ｒと、外部維持電極下方部分２２０Ｌと、内部維持電極２２５と、内部走査電極２８３と、外部走査電極上方部分２８０Ｕとの交差点に配置される。副画素２９２は、任意に行Ｎと指定された行にある。副画素２９２は、内部維持電極２２５と内部走査電極２８３との間の維持ギャップ２８６を含む。副画素２９２は、また、外部維持電極下方部分２２０Ｌと内部維持電極２２５との間のギャップ２９０と、内部走査電極２８３と外部走査電極上方部分２８０Ｕとの間のギャップ２８２とを含む。
【００４２】
副画素２７０は、行Ｎ＋１にあり、副画素２９２に隣接する。副画素２７０は、データ電極２１０Ｒと、外部走査電極下方部分２８０Ｌと、内部走査電極２７６と、内部維持電極２５０と、外部維持電極上方部分２５５Ｕとの交差点に配置されることに留意されたい。
【００４３】
副画素２９６は、その一部のみが図２に示されており、行Ｎ−１にあり、副画素２９２に隣接する。副画素２９６は、データ電極２１０Ｒと外部維持電極上方部分２２０Ｕとを含む交差点に配置される。
【００４４】
外部維持電極下方部分２２０Ｌと内部維持電極２２５とは、集団的に分割維持電極と呼ばれる。同様に、内部走査電極２８３と外部走査電極上方部分２８０Ｕとは、集団的に分割走査電極と呼ばれる。ギャップ２９０および２８２は、分割電極ギャップと呼ばれる。
【００４５】
外部維持電極下方部分２２０Ｌは、副画素２９２の上方外周にあり、外部走査電極上方部分２０８Ｕは、副画素２９２の下方外周にある。アドレス期間中、外部維持電極２２０は、副画素２９２と副画素２９６との間の垂直クロストークを妨害するように電気的に駆動される。同様に、アドレス中、外部走査電極２８０は、副画素２９２と副画素２７０の間のクロストークを妨害、好ましくは防止するように駆動される。その結果、アドレス放電は、内部電極領域２８７に限定され、副画素２９２全体を放電させるのと比較して、アドレス放電電流を低減する。副画素２９２の交流維持放電中、外部走査電極２８０は、放電が内部走査電極２８３を越えて及ぶように促進し、かつ外部走査電極上方部分２８０Ｕを放電させるように駆動される。画素間ギャップ２７７は、垂直クロストークを防止するようにサイズ決めされ、および／または水平セパレータは、画素間ギャップ２７７の中心にバリア・リブ２６０を製作する際に含まれる。同様に、外部維持電極２２０は、放電が内部維持電極２２５を越えるように促進し、かつ外部維持電極下方部分２２０Ｌを放電させるように駆動される。画素間ギャップ２５５は、垂直クロストークを防止するようにサイズ決めされ、および／または水平セパレータは、画素間ギャップ２９４の中心にバリア・リブ２６０を製作する際に含まれる。
【００４６】
図３は、図２の電極を駆動するための１組の電圧波形を示すグラフである。たとえば、外部維持波形３０５は、外部維持電極２２０を駆動し、内部維持波形３１０は、内部維持電極２２５を駆動し、内部走査波形３１５は、内部走査電極２８３を駆動し、外部走査波形３２０は、外部走査電極２８０を駆動し、Ｘデータ波形３２５は、データ電極２１０Ｒを駆動する。図３の水平軸は時間を表し、垂直軸は電圧を表すが、水平軸および垂直軸の両方とも、縮尺調整されていない。
【００４７】
プラズマ・ディスプレイは、６０Ｈｚのディスプレイ・フレームを８〜１２のパルス幅変調サブフィールドに分割する。各サブフィールドは、各画素の適切な強度を達成するのに必要な光の一部を生成する。各サブフィールドは、セットアップ期間と、アドレス期間と、維持期間とに分割される。維持期間は、複数の維持サイクルにさらに分割される。図３の波形は、１つのそのようなサブフィールドに印加され、図３の左側は、先行サブフィールドの維持期間の終わりを示す。
【００４８】
現在のサブフィールドは、セットアップ期間で開始され、これにより、ＯＮ副画素がＯＦＦ状態にリセットされ、その後のアドレッシングを見込むように、プライミングをガスとＭｇＯ表面に提供する。この意図は、各副画素をガスの放電開始電圧に非常に近い電圧にすることにある。たとえば、副画素２９２をセットアップしたとき、内部走査電極２８３の電圧に対して、パネル内におけるデータ電極２１０Ｒと内部維持電極２２５の間で得られる電圧がガス混合物の放電開始電圧となるように、ｔ５〜ｔ１５の時間中に弱い放電が生成される。
【００４９】
各副画素がセットアップされた後、アドレス期間が開始される。アドレス期間では、ｔ２５〜ｔ３０の行Ｎに対する内部走査波形について示したように、行選択パルスを介して順次各行を選択することが可能である。同時に、Ｘデータ波形に関する時間ｔ２５のパルスなど、データ電圧が副画素のデータ電極に印加された場合、アドレス放電が起きて、副画素をＯＮ状態にセットする。
【００５０】
内部走査波形３１５については、行Ｎすなわち内部走査電極２８３が配置されている行を選択する行選択パルスが、時間ｔ２５に存在する。行Ｎ＋１にある内部走査電極２７６の行選択は、時間ｔ２５以外の時間に適用されることに留意されたい。また、内部走査波形３１５と外部走査波形３２０は、時間ｔ２５の行選択パルスを除いて、互いに同一であることに留意されたい。また、アドレス期間中、より具体的には時間ｔ２０から時間ｔ３５の間隔中、外部維持波形３０５は、電圧Ｖｉｓｏにあり、一方内部維持波形３１０は、電圧Ｖｅにあり、ＶｉｓｏはＶｅより小さい。
【００５１】
Ｘデータ波形３２５は、時間ｔ２５に正方向上昇データ・パルスを有する。このデータ・パルスは、時間ｔ２５の内部走査波形３１５に関する行選択パルスと同時であり、維持ギャップ２８６におけるアドレス放電を開始して、副画素２９２をターンＯＮする。アドレス放電が、データ電極２１０Ｒと内部走査電極２８３との間に形成される。アドレス放電が開始された後、放電の陽光柱は、維持ギャップ２８６を横断して、内部維持電極２２５に広がる。
【００５２】
アドレス期間中、外部維持電極２２０は、内部維持電極２２５（Ｖｅ）に対して負に駆動されるので、アドレス放電は、ギャップ２９０を横断して外部維持電極下方部分２２０Ｌに及ぶことはない。同様に、外部走査電極２８０は、行選択解除電圧である電圧Ｖｓｃａｎに正に駆動されるので、アドレス放電がギャップ２８２を横断して外部走査電極上方部分２８０Ｕに及ぶのが防止される。放電電流は、放電電流の領域に比例するので、アドレス放電電流は大きく低減されるが、その理由は、アドレス領域２８７が、副画素２９２の内部維持電極２２５と内部走査電極２８３との間の領域であるからである。
【００５３】
アドレッシング後、副画素を反復して放電させて、所望の輝度を生成する。
【００５４】
維持期間では、副画素２９２がアドレス期間中にアドレッシングされた場合、すなわちアドレス放電が時間ｔ２５に開始された場合、いくつかの維持放電が、維持ギャップ２８６において生成される。維持期間に生成される維持放電の数は、副画素２９２の所望の輝度に関係する。各副画素は、通常、維持期間中に異なる数の維持パルスを有する。
【００５５】
維持期間では、外部維持波形３０５と内部維持波形３１０とは、互いに同一であり、内部走査波形３１５と外部走査波形３２０とは、互いに同一である。したがって、簡便化のために、維持期間を議論するときは、（ａ）外部維持波形３０５と内部維持波形３１０とは、集団的に維持波形と呼び、（ｂ）内部走査波形３１５と外部走査波形３２０とは、集団的に走査波形と呼ぶ。電圧Ｖｓのパルスが、外部維持電極２２０と内部維持電極２２５とに印加され、内部走査電極２８３と外部走査電極２８０とに印加されている電圧Ｖｓのパルスと交代して、副画素２９２を反復して放電させる。
【００５６】
第１維持放電が、時間ｔ４２とｔ４５との間に起きる。時間ｔ４０とｔ４２とにおいて、維持波形の電圧極性と走査波形の電圧極性とは、アドレス期間と比較して反転し、それにより、第１維持放電は、走査電極から維持電極に流れる電流を生成する。時間ｔ４２とｔ４５との間において、維持放電が、維持ギャップ２８６において形成され、陽光柱が、内部走査電極２８３と、ギャップ２８２と、外部走査電極上方部分２８０Ｕとを横断して広がる。すなわち、維持期間中、維持放電は、外部走査電極上方部分２８０Ｕまで及ぶことが可能になる。走査波形は、高い維持電圧Ｖｓ１を内部走査電極２８３と外部走査電極２８０とに提供し、したがって、ギャップ２８２を横断して迅速に広がるのに十分な電圧を陽光柱に提供する。その結果、ギャップ２８２は、維持ギャップ２８６より広くすることができる。ゆっくり移動する負グローが、より大きな陽光柱のために拡大する際、内部維持電極２８３と、ギャップ２９０と、外部維持電極下方部分２２０Ｌとを横断して広がる。
【００５７】
そのような実施形態は、４０から１００ミクロンの線幅と、６０から１２０ミクロンの維持ギャップおよび分割電極ギャップとで動作することができる。光は、不透明電極の周囲を通過しなければならないので、より狭い線とより大きな間隔とを有することは有利である。
【００５８】
図４は、ＰＤＰ２００と同様のＰＤＰ４００の一部を示し、電極２２０Ｌ、２２５、２８３、および２８０Ｕの代わりに、それぞれ不透明開口電極４１５、４３０、４５０、および４４０が存在する。各開口電極は、４２０および４３５など２つの不透明水平線を含み、４２５などの開口を閉鎖する。ＰＤＰ２００と同様に、外部維持開口電極と外部走査開口電極とは、画素間ギャップ４１０と４４５の回りにループされる。そのような構成では、各開口電極は、開口が過度に大きくないことを条件として、固体電極として振る舞う。通常の電極の４０ミクロンの線幅と８０ミクロンの開口とは、そのような特性を提供する。したがって、ギャップを開口４２５の間隔と等しくすることは、有利である。追加のショーティング・バー（図示せず）を開口４２５の内部など開口の内部に配置して、フォトリソグラフィック表面欠点を回避することが可能である。たとえば、Ｍａｒｃｏｔｔｅの米国特許第６，４１１，０３５号を参照されたい。
【００５９】
４２０および４３５など、ＰＤＰ４００の開口電極を形成する２つの水平線の構成は、アドレス放電容量と維持放電容量の比を制御する目的で、電極４１５または４４０などの開口電極、あるいは電極４３０または４５０などの内部開口電極の水平線と開口の数を変更するように修正することができる。たとえば、内部維持電極２２５および内部走査電極２８３など、図２の内部走査電極と内部維持電極とについて、単一の水平電極線を実装することができ、一方３つ以上の水平電極線を実装して、外部開口電極４１５および４４０を広げることができる。
【００６０】
ＰＤＰ４００の開口電極構成は、ＰＤＰ２００より大きな画素の製作を見込む。動作特性は、水平線の幅と間隔とによって決定されるので、水平線の幅と、水平線の間隔、または水平線と空間の数とを増大することにより、画素のサイズが大きくなることがある。画素のサイズを大きくする際に、放電が確実に各画素の外縁まで及ぶように、維持パルス電圧を増大することが一般に必要である。
【００６１】
図５は、ＰＤＰ５００の一部の実施形態を示し、電極は、導電性透明領域、すなわち透明電極を含む。ＰＤＰ５００は、外部維持電極５１２と、内部維持電極５２５と、内部走査電極５５５と、外部走査電極５４５との交差点に副画素５０５を有する。外部維持電極５１２は、不透明金属ループ電極５１０の一部がかぶせられた透明電極５１５で構成される。内部維持電極５２５は、金属バス電極５２０がかぶせられた透明電極５３０で構成される。内部走査電極５５５は、金属バス電極５５０がかぶせられた透明電極５３５で構成される。外部走査電極５５４は、不透明金属ループ電極５４２の一部がかぶせられた透明電極５４０で構成される。
【００６２】
電極すなわち金属電極がかぶせられた透明電極のこの構成は、高輝度と優れた輝度一様性とを提供する。高輝度は、高放電容量の結果である。放電容量が高いので、大規模な放電は、垂直クロストークを過度に広げ、かつ創出する傾向がはるかにより強い。さらに、高容量は、高アドレス放電電流によって生じた電圧降下によるアドレス動作限度を低減する。したがって、内部維持電極５２５と内部走査電極とについては、透明電極５３０、５３５の透明導体の幅を低減または除去して、アドレス電流を低減することが可能であり、外部維持電極５１２と外部走査電極４５とについては、透明電極５１５と５４０を広げて、増大した維持放電電力を供給することが可能である。
【００６３】
図６は、３電極構成を備えた副画素を有するＰＤＰの一部を示す。ＰＤＰ６００には、垂直バリア・リブ６３５を有する後面プレート６０５と、赤、緑、または青の蛍光体でそれぞれコーディングされたデータ電極６１０Ｒ、６１０Ｇ、および６１０Ｂとが含まれる。ＰＤＰ６００には、また、維持電極６１７と、内部走査電極６６８と、外部走査電極６６２とが含まれる。
【００６４】
維持電極６１７は、金属電極６１５がかぶせられた透明電極６２０で構成される。内部走査電極６６８は、金属電極６６５がかぶせられた透明電極６２５で構成される。外部走査電極６６２は、金属電極６６０がかぶせられた透明電極６３０で構成される。金属電極の材料は、不透明金属導体である。
【００６５】
副画素６７５は、データ電極６１０Ｒと、維持電極６１７と、内部走査電極６６８と、外部走査電極６６２との交差点の領域にある。副画素６７５は、行Ｎにあり、行Ｎ＋１の副画素６５０に垂直方向に隣接する。外部走査電極６８０は、行Ｎ−１に対するものである。維持電極６３２と、内部走査電極６４５と、外部走査電極６４０とは、行Ｎ＋１に対するものである。画素間ギャップ６５５は、副画素６７５と６５０の間にある。
【００６６】
副画素６７５は、維持電極６１７と内部走査電極６６８との間に位置する維持ギャップ６７０を含む。外部走査電極６６２は、副画素６７５の外周にあり、したがって画素間ギャップ６５５と境界をなす。外部走査電極６６２は、副画素６７５から副画素６５０への垂直クロストークを妨害するように電気的に駆動される。
【００６７】
内部走査電極６６８を必要とするアドレス放電中に、第１電圧が、内部走査電極６６８に印加され、第２電圧が、外部走査電極６６２に印加される。第１電圧と第２電圧とについて適切なレベルを選択することによって、後面プレート６０５と内部走査電極６６８との間に形成されるアドレス放電が、外部走査電極６６２に及ぶのが妨害される。陽光柱は、迅速に維持電極６１７を取り込み、一方負グローは、内部走査電極６６８に限定される。
【００６８】
アドレス電流は、内部走査電極６６８の容量によって制限される。外部走査電極６６０は、放電に必要とされないので、電流は制限される。ＰＤＰ６００は、透明電極６２０の領域がより大きいので、ＰＤＰ５００と比較して向上した輝度を提供し、金属バス電極５２０が生じる光シェーディングより軽度の光シェーディングを提供する。
【００６９】
ＰＤＰ６００は、維持電極６１７と、内部走査電極６６８と、外部走査電極６６２とで構成されるように図示されているが、垂直クロストークを抑制する概念は、内部維持電極と外部維持電極とで使用することもできる。たとえば、維持電極６１７を内部維持電極と外部維持電極で置き換えることができる。内部維持電極と外部維持電極とは、アドレス放電電流をさらに制限するように、互いに独立して制御される。したがって、維持電極と走査電極のいずれかまたは両方は、外部電極と内部電極とで構成することができる。
【００７０】
図７は、図３の波形を生成するための回路７００のブロック図である。回路７００は、外部維持電極と、内部維持電極と、内部走査電極と、外部走査電極とを互いに独立して制御するためのより小さい回路からなる。回路７００には、維持側波形生成装置７０５と走査側波形生成装置７１０とが含まれる。
【００７１】
維持側波形生成装置７０５は、内部維持波形３１０の源として役立つ維持波形を生成する。維持側波形生成装置７０５からの維持波形も、外部維持波形３０５の源として役立つように、スイッチ７０１に経路指定される。
【００７２】
走査側波形生成装置７１０は、走査波形を生成する。走査波形は、走査線１から走査線４８０などの走査線の行を駆動する行ドライバ７１５に提示され、したがって行Ｎの内部走査波形３１５の源として役立つ。走査側波形生成装置７１０の走査波形も、外部走査波形３２０の源として役立つように、スイッチ７０２に経路指定される。
【００７３】
スイッチ７０１と７０２のそれぞれは、位置Ａまたは位置Ｂにセットすることができる。図７では、スイッチ７０１と７０２は位置Ａに示されているが、その理由は、スイッチ７０１と７０２は、図３の時間ｔ２０から時間ｔ４０などのアドレス期間中、アドレス放電を抑制するために、外部維持電極と外部走査電極を制御する電圧を提供するように接続されるからである。維持側を参照すると、維持電極は、維持側波形生成装置７０５から直接駆動される。絶縁電圧Ｖｉｓｏは、非接地電圧であり、たとえば、維持側波形生成装置７０５の出力電圧より低い５０から１００ボルトまで変動する。
【００７４】
走査側では、行ドライバ７１５は、アドレス期間中に各行を走査するトーテム・ポール出力行ドライバである。端子２３０および２４５を介してそれぞれの内部走査電極に接続された各ディスプレイ行の分離出力が存在する。アドレス期間中、走査側波形生成装置７１０は、７５〜１５０ボルトの電圧Ｖｓｃａｎを生成する。出力走査電極と行ドライブ７１５内のトーテム・ポール出力の高い側とは、走査側波形生成装置７１０の出力に対して正の電圧を提供する、スイッチ７０２の共通点に結合される。この正の電圧は、アドレス期間中に行選択解除レベルを提供する。
【００７５】
アドレス期間中、選択した行のアドレッシングを可能にするために、各内部走査電極を０Ｖまで順次段階的に下げる。次いで、アドレス放電が、Ｘデータ電極が５０〜７５ボルトに駆動される各副画素サイトにおいて形成される。
【００７６】
アドレス期間以外の期間中、スイッチ７０１と７０２は、外部維持電極が、維持側波形生成装置７０５から直接駆動され、外部走査電極が、走査側波形生成装置７１０から直接駆動されるように、位置Ｂにセットされる。
【００７７】
本明細書において記述した実施形態のそれぞれは、所与の線上にあるすべての画素がアドレッシングされたときに生じるピーク・アドレス放電電流を低減し、したがって、行ドライバ７１５の電流要件を軽減する。さらに、維持期間中に生じる維持放電電流は、外部走査電極からスイッチ７０２を介して、行ドライバ７１５を通してではなくその周囲に流される。個々の内部走査電極の維持電流は、行ドライバ７１５のトーテム・ポール出力の下方トランジスタを通って流れる。実際には、各スイッチ７０１および７０２は、金属酸化物半導体トランジスタ（ＭＯＳＦＥＴ）または絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）など、１対の高電流トランジスタを使用する。
【００７８】
走査電極と維持電極が、分割電極（すなわち、内部走査電極および外部走査電極と、内部維持電極および外部維持電極）として構成されるとき、動作特性をさらに改良することを目的として、分割電極構成を使用するように代替駆動技術を考案することが可能である。
【００７９】
第１駆動技術は、ダーク・スクリーン・コントラスト比を改善する。背景グロー光は、弱いセットアップ放電を生成するセットアップ電圧波形によって生成され、各副画素サイトの中心領域に包含される。そのようなセットアップ電圧波形は、より低いセットアップ電圧で外部電極を駆動し、一方以前の電圧レベルを使用して、内部電極を駆動し、セットアップ放電が各副画素の外部領域に及ぶのを防止する。セットアップ放電領域を低減すると、セットアップ放電光が低減され、したがって、ダーク・スクリーン・コントラスト比が改善される。
【００８０】
第２駆動技術は、維持期間に適用される。各分割電極対の外部電極は、追加の電圧を外部電極に提供するより高い維持パルス電圧で駆動され、各副画素サイトの外側境界まで放電を引き出す。これにより、維持電圧自体を低減することが可能になり、維持光効率が向上し、動作電圧限界も改善される。
【００８１】
たとえば、図２は、各分割電極対を詳述している。維持ギャップ２８６は、内部維持電極２２５と内部走査電極２８３を分離する副画素２９２の中心にある。外部走査電極２８０は、ギャップ２８２によって内部走査電極２８３から分離される。外部維持電極２２０は、ギャップ２９０によって内部維持電極２２５から分離される。一般に、ギャップ２９０とギャップ２８２は、互いに同じサイズである。
【００８２】
ダーク・スクリーン・コントラスト比の改善は、セットアップ期間中に行ドライバ７１５を使用して、上昇セットアップ・ランプ中に、電圧Ｖｓｃａｎを内部走査電極２８３に印加するセットアップ電圧波形を創出することによって達成される（図３の時間ｔ５から時間ｔ１０参照）。外部走査電極２８０のセットアップ電圧波形は、この電圧を印加されないが、その理由は、時間ｔ１０の走査側波形生成装置７１０が、その出力をセットアップ電圧Ｖｗから、９０〜１２０ボルトなどの電圧Ｖｓｃａｎに等しい量だけ低減するからである。低減された電圧が外部走査電極２８０に印加されたので、上昇ランプ中（時間５ｔから時間ｔ１０）に起きる弱い正の抵抗セットアップ放電は、内部走査電極２８３に包含され、内部走査電極２８３では、より高い電圧が存在するが、外部走査電極２８０に及ぶのが妨害され、したがって、セットアップ放電が生成する光が低減される。
【００８３】
より高い電圧をより高い電圧が必要とされる各分割対の外部電極に印加して、維持放電特性を最適化することが可能である。約８０ミクロンなど比較的狭い維持ギャップ２８６に存在する強い電場は、比較的低い初期放電開始電圧を提供する。しかし、維持放電が完全に副画素２９２を横断して広がるのに必要な電圧は、副画素２９２の寸法とガス混合物とに応じて、５０から１００ボルト高い可能性がある。その結果、副画素２９２を完全に放電させるために単一の維持電圧が印加された場合、副画素２９２の中心領域は、電圧印加過剰となり、一方末端では、電圧印加不足となる。内部電極２２５および２８３が、低い始動電圧で駆動され、外部電極２２０および２８０が、相対的により高い電圧で駆動された場合、発光効率と寿命の改善を達成することが可能である。
【００８４】
図８は、図７と同様の、ＰＤＰの電極を制御するための回路８００のブロック図である。回路８００は、電極を制御するためのより小さい回路からなる。以下でより詳細に記述する図９は、回路８００によって生成された１組の波形を示す。
【００８５】
回路８００は、スイッチ８０１とスイッチ８０２を含む。スイッチ８０１と８０２のそれぞれは、位置Ａ、Ｂ、およびＣを有する。
【００８６】
スイッチ８０２は、走査側波形生成装置７１０によって外部走査電極２８０を直接駆動することを可能にするように、セットアップ期間中、位置Ａにセットされる。アドレス期間中、スイッチ８０２は、オフセット電圧Ｖｓｃａｎを外部走査電極２８０に提供するように、位置Ｂにセットされる。維持期間中、スイッチ８０２を位置Ｃにセットすることによって、各維持パルスで追加のオフセット電圧Ｖｓ３をスイッチＯＮし、外部走査電極２８０に対する各パルスの振幅を大きくすることが可能である。
【００８７】
回路７００とは対象的に、話を簡単にするために行ドライバ７１５に電圧Ｖｓｃａｎをコンスタントに印加する。「ラッチング・アップ」は、集積回路の基板を流れる高電流によって生じる寄生状態である。実際の行ドライバ装置は、行ドライバ７１５が「ラッチング・アップ」するのを防止するために、通常比較的高圧であるＶｓｃａｎを維持期間中に除去することを必要とする可能性がある。
【００８８】
電圧ＶｓｃａｎとＶｓ３とは、それぞれキャパシタＣ２とＣ３を介して走査側波形生成装置７１０から結合されたＡＣであり、走査側波形生成装置７１０出力と共に変動するオフセット電圧を提供する。外部走査電極２８０に印加される電圧は、走査側波形生成装置７１０の出力と、電圧Ｖｓｃａｎと、走査側波形生成装置７１０の出力より大きい追加の電圧Ｖｓ３との間で切り替えることができる。同様に、行ドライバ７１５は、走査側波形生成装置７１０の出力と、走査側波形生成装置７１０の出力より大きい電圧Ｖｓｃａｎとの間で、各行を独立して切り替えることができる。
【００８９】
スイッチ８０１は、維持側波形生成装置７０５によって外部維持電極２２０を直接駆動することを可能にするように、セットアップ期間中、位置Ａにセットされる。アドレス期間中、スイッチ８０１は、垂直クロストークを抑制するために、ＡＣ結合絶縁電圧Ｖｉｓｏを提供するように位置Ｂにセットされる。維持期間中、スイッチ８０１は、各維持側維持パルスと同期してＡＣ結合電圧Ｖｓ３を外部維持電極２２０に印加し、追加の振幅を各パルスに提供することを可能にするように、位置Ｃにセットされる。
【００９０】
図９は、図３と同様の、回路８００によって生成された１組の電圧波形のグラフである。図９は、外部維持波形９０５と、内部維持波形９１０と、内部走査波形９１５と、外部走査波形９２０と、走査生成装置波形９２５と、Ｘデータ波形９３０とを示す。
【００９１】
外部維持波形９０５が、外部維持電極２２０に印加される。内部維持波形９１０が、内部維持電極２２５に印加される。内部走査波形９１５が、内部走査電極２８３に印加される。外部走査波形９２０が、外部走査電極２８０に印加される。走査生成装置波形９２５が、走査側波形生成装置７１０によって生成される。Ｘデータ波形９３０が、データ電極２１０Ｒに印加される。
【００９２】
図３と比較して、図９の走査波形生成装置電圧Ｖｗは、７５と１５０Ｖの間のＶｓｃａｎ電圧に等しい量だけ低減されている。行ドライバ７１５は、走査側波形生成装置７１０の出力を基準とするので、行ドライバ７１５は、時間間隔ｔ５からｔ１０の間、走査Ｎ波形９１５を生成するように、出力電圧Ｖｓｃａｎに切り替えることが可能である。この走査Ｎ波形は、行Ｎの内部走査電極、すなわち内部走査電極端子２８３に印加される。ｔ５からｔ２０のセットアップ期間中、スイッチ８０２は、外部走査電極２８０が、走査生成装置波形９２５と同じである走査波形９２０で駆動されるように、位置Ａにセットされる。
【００９３】
時間ｔ５において、行ドライバ７１５は、電圧Ｖｓｃａｎまで高く駆動される。電圧Ｖｓｃａｎは、キャパシタＣ２を通る走査側波形生成装置７１０の出力を基準とする。行ドライバ７１５は、走査側波形生成装置７１０の出力を基準とし、走査生成装置波形９２５は、時間ｔ５にランプするので、内部走査波形９１５は、Ｖｓｃａｎボルトずれてランプする。Ｖｗ＋Ｖｓｃａｎに近づく電圧と結合された緩慢なランプとは、弱い非なだれ正抵抗放電を創出し、内部走査電極２８３は、データ電極２１０Ｒと内部維持電極２２５の両方に対し放電する。この放電は、ディスプレイの背景グロー強度の最初の半分を形成する。内部走査電極２８３は、この放電の源なので、外部走査波形９２０の外部走査電極２８０上におけるより低い電圧ランプは放電せず、したがって、放電している物理領域のサイズを低減し、それにより背景グロー強度を低減する。
【００９４】
時間ｔ１０において、内部走査波形９１５を参照すると、行ドライバ７１５の出力は、走査側波形生成装置７１０出力に等しい低いレベルに切り替えられる（走査波形生成装置９２５参照）。走査生成装置波形９２５が、時間ｔ１０から時間ｔ１５までランプ・ダウンする際に、内部走査波形９１５もこれに従う。セットアップ期間中に、スイッチ８０２が位置Ａにセットされ、したがって、外部走査波形９２０もランプ・ダウンすることを思い出されたい。セットアップ電圧波形の電圧がランプ・ダウンする際に、緩慢な正抵抗セットアップ放電が再び起き、この場合は、データ電極２１０Ｒと内部維持電極２２５とを源とする。外部維持電極２２０と外部走査電極２８０は、時間ｔ５と時間ｔ１０との間における上昇ランプのセットアップ放電には必要とされないので、時間ｔ１０と時間ｔ１５との間の下降ランプ中に放電する十分な壁電荷を有しておらず、したがって、セットアップ放電が外部走査電極２８０と外部維持電極２２０とに及ぶのが妨害される。これにより、背景グロー強度の後の半分の原因である下降ランプによって生成される光が低減される。外部走査電極２８０は、内部走査電極２８３上のセットアップ放電に影響を与えないように、両方のランプに従う。
【００９５】
時間ｔ２０において、アドレス期間が開始され、内部走査波形９１５を参照すると、行ドライバ７１５は、高に切り替えられ、内部走査電極２８３をレベルＶｓｃａｎにする。スイッチ８０２は、アドレス期間中、位置Ｂにセットされ、したがって外部走査波形９２０を参照すると、外部走査電極２８０も、電圧Ｖｓｃａｎに駆動される。したがって、外部走査電極２８０は、アドレス放電から除外される。
【００９６】
時間ｔ２０とｔ３５との間では、各行は、それぞれの走査電極上の下降パルスによって個々に選択される。たとえば、内部走査波形９１５を参照すると、時間ｔ２５に開始する下降パルスは、行Ｎすなわち副画素２９２を含んでいる行の選択に対応する。存在する場合、画像データ依存Ｘデータ・パルスがデータ電極２１０Ｒ上で同時発生することにより、維持ギャップ２８６においてアドレス放電が引き起こされる。アドレス放電は、データ電極２１０Ｒと内部走査電極２８３との間に形成される。放電は、陽光柱領域と負グロー領域とを迅速に創出する。負グローは、内部走査電極２８３に留まり、一方陽光柱は、維持ギャップ２８６を横断して広がり、内部維持電極２２５を包囲する。
【００９７】
また、時間ｔ２０とｔ３５との間では、外部維持波形９０５を参照すると、外部維持電極２２０が、絶縁電圧Ｖｉｓｏで駆動される。内部維持波形９１０を参照すると、電圧Ｖｅが、内部維持電極２２５に印加される。電圧Ｖｉｓｏは、電圧Ｖｅより低い。外部維持電極２２０を内部維持電極２２５より低い電位にすることによって、アドレス放電の陽光柱が外部維持電極２２０を横断して広がることが妨害される、すなわち抑制される。アドレス放電が外部維持電極２２０と外部走査電極２８０のいずれかまたは両方に及ぶことを可能にするのではなく、アドレス放電を内部走査電極２８３と内部維持電極２２５との間のより小さい領域に包含することによって、アドレス放電電流が低減される。抵抗電圧が、内部走査電極２８３の両端で降下し、行ドライブ７１５の出力抵抗が、アドレス・マージンを制限するので、アドレス放電電流が低減されることにより、アドレス・マージンが改善される。
【００９８】
時間ｔ４２から時間ｔ４５の間、第１維持放電が起き、維持放電電流が、走査電極対、すなわち内部走査電極２８３と外部走査電極２８０Ｕとから、維持電極対、すなわち外部維持電極２２０Ｌと内部維持電極２２５とに調達される。走査生成装置波形９２５を参照すると、走査側波形生成装置１０は、電圧Ｖｓ１を生成し、これは、維持電圧Ｖｓより大きくすることが可能である。走査生成装置波形９２５を使用して、内部走査波形９１５と外部走査波形９２０との両方を生成し、一方内部維持波形９１０と外部維持波形９０５とは、接地（０ｖ）に切り替えられる。電圧Ｖｓ１は、放電の陽光柱領域が内部走査電極２８３と外部走査電極２８０との両方を横断して広がるように選択される。図９には示されてないが、本発明のいくつかの実施形態では、具体的にはギャップ２８２が維持ギャップ２８６より大きい場合、より高い電圧が、第１維持放電中に外部走査電極２８０に印加され、それにより、維持放電は、内部走査電極２８３と外部走査電極２８０とを横断して広がる。
【００９９】
第２、第３、およびその後の維持放電が起き、維持側波形生成装置７０５と走査側波形生成装置７１０とは、振幅Ｖｓボルトのパルスを生成する。各維持パルス・エッジと同期して、スイッチ８０１と８０２は、電圧Ｖｓ３を印加するように、対応する外部電極２２０または２８０を接続する。具体的には時間ｔ４５において、外部維持波形９０５は、電圧Ｖｓ３を外部維持電極２２０に印加し、一方内部維持波形９１０は、電圧Ｖｓを内部維持電極２２５に印加する。同様に、時間ｔ６０において、外部走査波形９２０は、電圧Ｖｓ３を外部走査電極２８０に印加し、一方走査Ｎ波形９１５は電圧Ｖｓを内部走査電極２８３に印加し、内部維持電極は、電圧Ｖｓに駆動され、外部維持電極は、ＶｓにＶｓ３を加えた電圧に印加される。
【０１００】
維持放電は、外部維持電極２２０と外部走査電極２８０とに及ぶことを意図しており、したがって、外部電極２２０と２８０とに印加された電圧すなわちＶｓ３は、内部電極２２５と２８３とに印加された電圧すなわちＶｓより高い。より高い電圧を外部電極２２０と２８０とに対して使用可能なので、より大きな分割電極ギャップ２９０および２８２を実現することが可能である。たとえば、分割電極ギャップ２９０および２８２は、維持ギャップ２８６のサイズの１５０％とすることが可能である。そのような実施形態は、放電の陽光柱のサイズを増大し、これは、より高い発光効率を提供することが示されている。さらなる詳細については、Ｗｅｂｅｒの米国特許第６，１８４，８４８号を参照されたい。
【０１０１】
図３および９に示した波形と、図７および８の回路とは、本明細書では、図２のＰＤＰと共に使用されるように記述されている。しかし、図３および９と、７および８の概念は、図１および４〜６のＰＤＰにも適用可能である。
【０１０２】
当業者なら、本発明の様々な代替および修正を考案することができることを理解されたい。それにもかかわらず、本発明は、添付の請求項の範囲内にあるすべてのそのような代替、修正、および変更を含むことを意図している。
【図面の簡単な説明】
【図１】本発明により構成された画素の一部を示す図である。
【図２】分割電極で構成されたＰＤＰの一部を示す図である。
【図３】図２の電極を駆動するための１組の電圧波形を示すグラフである。
【図４】各端部にショーティング・バーを備えた水平電極線を有する分割電極で構成されたＰＤＰの一部を示す図である。
【図５】電極が、金属バス電極がかぶせられた透明電極として形成される、ＰＤＰの実施形態を示す図である。
【図６】３電極構成の副画素を有するＰＤＰの一部を示す図である。
【図７】図３の波形を生成するための回路のブロック図である。
【図８】ＰＤＰの電極を制御するための回路のブロック図である。
【図９】図８の回路によって生成された１組の電圧波形を示すグラフである。
【図１】
2004038161.tif 000003
【図２】
2004038161.tif 000004
【図３】
2004038161.tif 000005
【図４】
2004038161.tif 000006
【図５】
2004038161.tif 000007
【図６】
2004038161.tif 000008
【図７】
2004038161.tif 000009
【図８】
2004038161.tif 000010
【図９】
2004038161.tif 000011