(57)【要約】【課題】  多重イオン注入法により生じる弊害を回避しつつ、エピタキシャル成長工程を行なわずにバイポーラトランジスタを製造できるようにする。【解決手段】  半導体単結晶基板１００の主面の法線方向に沿って半導体単結晶基板１００に第２導電型の第１不純物をイオン注入（１５０）することによりコレクタ層１０２を形成する。また、半導体単結晶基板１００の主面の法線方向に対して傾斜角度を持つ方向に沿って半導体単結晶基板１００に、前記第１不純物のイオン注入処理における注入エネルギーよりも高い注入エネルギーで、第２導電型の第２不純物をイオン注入（１５１）することにより埋め込みコレクタ層１０３を形成する。その後、コレクタ層１０２の表面部における所定の領域に第１導電型のベース層１０４及び第２導電型のエミッタ層１０５を形成する。【選択図】  図１
2004311960.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体単結晶基板の主面の法線方向に沿って前記半導体単結晶基板に第２導電型の第１不純物をイオン注入することにより、第２導電型のコレクタ層を形成する第１の工程と、
前記法線方向に対して傾斜角度を持つ方向に沿って前記半導体単結晶基板に、前記第１の工程のイオン注入処理よりも高い注入エネルギーで第２導電型の第２不純物をイオン注入することにより、前記コレクタ層の下部に第２導電型の埋め込みコレクタ層を形成する第２の工程と、
前記コレクタ層の表面部における所定の領域に第１導電型のベース層及び第２導電型のエミッタ層を形成する第３の工程とを備えていることを特徴とするバイポーラトランジスタの製造方法。
【請求項２】
前記第２の工程におけるイオン注入処理の注入ドーズ量は、前記第１の工程におけるイオン注入処理の注入ドーズ量よりも１０倍以上多く、
前記第２の工程におけるイオン注入処理の注入エネルギーは、前記第１の工程におけるイオン注入処理の注入エネルギーよりも６倍以上高いことを特徴とする請求項１に記載のバイポーラトランジスタの製造方法。
【請求項３】
前記第３の工程は、
前記コレクタ層の表面部における所定の領域に前記ベース層を形成する工程と、
前記ベース層が形成された前記半導体単結晶基板の上に、前記ベース層におけるエミッタ層形成領域を露出させる第１の開口部と前記コレクタ層におけるコレクタコンタクト層形成領域を露出させる第２の開口部とを有するマスクを形成する工程と、
前記マスクを用いて、前記ベース層における前記第１の開口部の下側に前記エミッタ層を形成すると同時に前記コレクタ層における前記第２の開口部の下側に第２導電型のコレクタコンタクト層を形成する工程とを含むことを特徴とする請求項１又は２に記載のバイポーラトランジスタの製造方法。
【請求項４】
前記コレクタコンタクト層は、前記ベース層を取り囲むように形成されることを特徴とする請求項３に記載のバイポーラトランジスタの製造方法。
【請求項５】
前記第２の工程と前記第３の工程との間に、前記半導体単結晶基板に第２導電型の第３不純物をイオン注入することにより、前記コレクタ層の表面部に第２導電型の反転防止層を形成する工程を備え、
前記反転防止層を形成する工程におけるイオン注入処理の注入ドーズ量は、前記第１の工程におけるイオン注入処理の注入ドーズ量よりも少なく、
前記反転防止層を形成する工程におけるイオン注入処理の注入エネルギーは、前記第１の工程におけるイオン注入処理の注入エネルギーよりも低いことを特徴とする請求項１〜４のいずれか１項に記載のバイポーラトランジスタの製造方法。
【請求項６】
前記第３の工程の後に、前記半導体単結晶基板に対して熱処理を行なうことにより、前記コレクタ層、前記埋め込みコレクタ層、前記ベース層及び前記エミッタ層を活性化することを特徴とする請求項１〜５のいずれか１項に記載のバイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイポーラトランジスタの製造方法、特にエピタキシャル成長工程を用いないでバイポーラトランジスタを製造する方法に関するものである。
【背景技術】
【０００２】
近年、携帯電話及びモバイル機器に関する市場が広がってきたため、高速デバイスとしてのバイポーラトランジスタの低コスト化が要求されている。以下、従来のバイポーラトランジスタの製造方法について図面を参照しながら説明する。
【０００３】
まず、第１の従来例に係るバイポーラトランジスタの製造方法について、図７（ａ）〜（ｅ）を参照しながら説明する（例えば特許文献１参照）。
【０００４】
図７（ａ）〜（ｅ）は、第１の従来例に係るバイポーラトランジスタの製造方法の各工程を示す断面図である。
【０００５】
まず、図７（ａ）に示すように、ボロンが１×１０15ａｔｏｍｓ／ｃｍ3 の濃度にてドープされているｐ型のシリコンからなる半導体単結晶基板５００を用意する。
【０００６】
次に、図７（ｂ）に示すように、埋め込みコレクタ層形成領域に対応した開口部を有するマスク（図示省略）を用いて、半導体単結晶基板５００に５×１０15ａｔｏｍｓ／ｃｍ2 の注入ドーズ量にてヒ素をイオン注入する。このときのイオン注入処理における注入角度は、半導体単結晶基板５００の法線方向に対して少し傾斜した角度（約７°）にする。これにより、半導体単結晶基板５００における所定の領域に埋め込みコレクタ層５０１を形成する。その後、半導体単結晶基板５００の上に全面に亘って、リンが約１×１０16ａｔｏｍｓ／ｃｍ3 の濃度にてドープされた厚さ約１μｍのエピタキシャル層５０２を形成する。尚、埋め込みコレクタ層５０１に導入されたヒ素イオンは、エピタキシャル層５０２を形成した後エピタキシャル層５０２の下部に拡散するため、埋め込みコレクタ層５０１が拡大する。
【０００７】
次に、図７（ｃ）に示すように、エピタキシャル層５０２におけるコレクタウォール層形成領域を露出させる開口部を有するマスク（図示省略）を用いて、半導体単結晶基板５００に２×１０15ａｔｏｍｓ／ｃｍ2 の注入ドーズ量にてリンをイオン注入することにより、エピタキシャル層５０２における所定の領域にコレクタウォール層５０３を形成する。その後、半導体単結晶基板５００に対して１０００℃の熱処理を３０分間加えることにより、コレクタウォール層５０３を埋め込みコレクタ層５０１に達する厚さを有するように拡大させる。
【０００８】
次に、図７（ｄ）に示すように、エピタキシャル層５０２におけるベース層形成領域を露出させる開口部を有するマスク（図示省略）を用いて、エピタキシャル層５０２の表面部に３×１０13ａｔｏｍｓ／ｃｍ2 の注入ドーズ量にてボロンをイオン注入することにより、エピタキシャル層５０２の表面部における所定の領域にベース層５０４を形成する。その後、ベース層５０４におけるエミッタ層形成領域を露出させる開口部を有するマスク（図示省略）を用いて、半導体単結晶基板５００に４×１０15ａｔｏｍｓ／ｃｍ2 の注入ドーズ量にてヒ素をイオン注入することにより、ベース層５０４の表面部における所定の領域にエミッタ層５０５を形成する。その後、半導体単結晶基板５００に対して８５０℃の熱処理を３０分程度加えることにより、ベース層５０４及びエミッタ層５０５にそれぞれ導入された不純物を活性化させる。
【０００９】
次に、図７（ｅ）に示すように、半導体単結晶基板５００の上に全面に亘って、厚さ約１μｍのＢＰＳＧ（リンホウ素シリケートガラス）膜からなる酸化膜５０６をＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することにより、エピタキシャル層５０２、ベース層５０４及びエミッタ層５０５等からなるバイポーラトランジスタの表面を保護する。その後、酸化膜５０６に、コレクタウォール層５０３、ベース層５０４及びエミッタ層５０５とそれぞれ接続し且つそれぞれアルミニウムからなるコレクタ電極５０７、ベース電極５０８及びエミッタ電極５０９（つまりバイポーラトランジスタの各電極）をスパッタ法により形成する。これにより、バイポーラトランジスタが完成する。尚、図示は省略しているが、前述した単体のバイポーラトランジスタは適切な素子分離方法、例えば誘電体分離領域又はＰＮ接合分離領域によって周囲を包囲されており、その周辺部に形成されるその他の半導体素子から電気的に分離されている。
【００１０】
次に、第２の従来例に係るバイポーラトランジスタの製造方法について、図８（ａ）〜（ｅ）を参照しながら説明する（例えば、特許文献２参照）。
【００１１】
図８（ａ）〜（ｅ）は、第２の従来例に係るバイポーラトランジスタの製造方法の各工程を示す断面図である。尚、図８（ａ）〜（ｅ）において、第１の従来例に示した構成要素と共通する部分には、同一の符号を用いている。
【００１２】
図８（ａ）に示すように、ボロンが１×１０15ａｔｏｍｓ／ｃｍ3 の濃度にてドープされているｐ型のシリコンからなる半導体単結晶基板５００を用意する。
【００１３】
次に、図８（ｂ）に示すように、コレクタ層形成領域に対応した開口部を有するマスク（図示省略）を用いて、半導体単結晶基板５００に５×１０12ａｔｏｍｓ／ｃｍ2 のドーズ量にてリンイオンを注入する。このときのイオン注入処理における注入角度は、半導体単結晶基板５００の法線方向に対して少し傾斜した角度（約７°）にする。これにより、半導体単結晶基板５００における所定の領域にコレクタ層５１０を形成する。
【００１４】
次に、図８（ｃ）に示すように、半導体単結晶基板５００に対して１１００°の熱処理を１００分間加えることにより、コレクタ層５１０を活性化させると同時にコレクタ層５１０を所定の深さに拡大させる。
【００１５】
その後、図８（ｄ）及び（ｅ）に示す工程を行なうが、その工程は、上記第１の従来例に用いた図７（ｃ）〜（ｅ）での説明と同様である。
【００１６】
ここで、まず、上記第１の従来例に係るバイポーラトランジスタの製造方法では、エピタキシャル層５０２を形成するため、製造コストが高くなるという問題があった。また、バイポーラトランジスタに特有なエピタキシャル層５０２があるために、既存のＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）プロセスにバイポーラトランジスタの製造工程を追加しようとする場合、ＭＯＳトランジスタの特性が変わってしまうという問題が発生する。
【００１７】
また、上記第２の従来例では、エピタキシャル層を用いない代わりに、ｎ型のウェルによってコレクタ層５１０を形成する。この場合、バイポーラトランジスタの耐圧を確保するために、半導体結晶基板５００の表面から下方へ深く形成する必要があり、通常は高温によるドライブイン拡散処理が行なわれる。しかしながら、ドライブイン拡散処理を行なうと、イオン注入された不純物は下方へ拡散されるだけではなく、それと同時に横方向にも拡散される。したがって、半導体結晶基板５００の表面部にイオン注入処理によって形成されたコレクタ層５１０（図８（ｂ）参照）が、高温によるドライブイン拡散処理によって横方向へも広がること（図８（ｃ）参照）を考慮して、隣合ったバイポーラトランジスタ用のコレクタ層５１０同士の離間距離を大きくする必要があり、最終的なデバイス面積が増大してしまうという問題が発生する。
【００１８】
ところで、これらの問題を解決するための手段として、エピタキシャル層のように均一な不純物プロファイルを有する不純物拡散層を形成する方法である多重イオン注入法が知られている（例えば非特許文献１参照）。
【特許文献１】特公昭５９−５０２２７号公報
【特許文献２】特開２００１−２９１７８１号公報
【非特許文献１】ドン・リー、ジェームズ・メイヤー（D.H.Lee、J.W.Mayer），“イオン注入された半導体デバイス（Ion-Implanted Semiconductor Devices）”，電気電子技術者学会（Proceeding of the IEEE），（米国），電気電子技術者学会（Proceeding of the IEEE），１９７４年，６２巻，９号，ｐ．１２４１−ｐ１２５５
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、多重イオン注入法においても以下のような問題がある。
【００２０】
図９は、多重イオン注入法により得られる不純物プロファイル、具体的には注入された不純物が到達する半導体単結晶基板の表面（以下、基板表面と称する）からの深さと、注入された不純物の濃度との関係を示す模式的なグラフである。
【００２１】
図９に示すように、多重イオン注入法とは、注入エネルギーの異なるイオン注入処理を繰り返すことにより不純物濃度のピーク位置（図９の場合は基板表面からの深さ）が断続的に異なる不純物プロファイルを順次作り出すと共に、これらの不純物プロファイルを足し合わせることにより不純物濃度がほぼ均一な不純物プロファイルを得るというものである。
【００２２】
このような多重イオン注入法を用いれば、エピタキシャル層に相当する、不純物濃度が半導体単結晶基板の厚さ方向に一定に分布する不純物プロファイルを作り出すことができる。ところが、多重イオン注入法はイオン注入条件（加速エネルギーレベル）を異ならせて多段階に行なう必要があるため、イオン注入処理の回数が増大する。その結果、半導体単結晶基板に蓄積されるダメージが増大して、デバイス特性の劣化を招く恐れがある。また、イオン注入処理の回数が多いために処理時間が長くなり、製造コストが増大するという問題もある。
【００２３】
前記に鑑み、本発明は、多重イオン注入法により生じる弊害を回避しつつ、エピタキシャル成長工程を行なわずにバイポーラトランジスタを製造できるようにすることを目的とする。
【課題を解決するための手段】
【００２４】
本発明のバイポーラトランジスタの製造方法は、第１導電型の半導体単結晶基板の主面の法線方向に沿って半導体単結晶基板に第２導電型の第１不純物をイオン注入することにより、第２導電型のコレクタ層を形成する第１の工程と、法線方向に対して傾斜角度を持つ方向に沿って半導体単結晶基板に、第１の工程のイオン注入処理よりも高い注入エネルギーで第２導電型の第２不純物をイオン注入することにより、コレクタ層の下部に第２導電型の埋め込みコレクタ層を形成する第２の工程と、コレクタ層の表面部における所定の領域に第１導電型のベース層及び第２導電型のエミッタ層を形成する第３の工程とを備えていることを特徴とするバイポーラトランジスタの製造方法である。
【００２５】
本発明のバイポーラトランジスタの製造方法によると、第２導電型のコレクタ層を形成するために、第２導電型の第１不純物を、第１導電型の半導体単結晶基板の主面（以下、基板面と称する）の法線方向に沿って半導体単結晶基板にイオン注入する。このとき、半導体単結晶基板を構成する原子（半導体原子）が整列することにより結晶格子が形成されているため、注入された第１不純物は半導体単結晶基板の表面部（以下、基板表面部と称する）に殆ど留まらず、半導体単結晶基板中を進行していく。すなわち、第１の不純物は、結晶格子の間をすり抜けて基板表面よりも深い領域にまで浸透する（いわゆるチャネリング現象である。尚、ＭＯＳデバイスのゲート電極の直下に形成される電流経路の事を「チャネル」という言葉で表現するが、本件明細書で用いるチャネルとは概念が異なることは言うまでもない。）。その結果、第１不純物の濃度が半導体単結晶基板の厚さ方向にほぼ一定に分布する不純物プロファイルを持つコレクタ層が形成される。これにより、従来のエピタキシャル層と類似した不純物プロファイルを１度のイオン注入処理により得ることができる。したがって、イオン注入処理を多段階に分けて行なう従来の多重イオン注入法で問題とされた、イオン注入によるダメージが半導体単結晶基板に蓄積される問題点は解消される。また、製造コストの増大を回避することができる。
【００２６】
これに対して、第２導電型の埋め込みコレクタ層を形成する第２の工程では、第２不純物を、基板面の法線方向に対して傾斜角度を持つ方向に沿って半導体単結晶基板にイオン注入する。このような傾斜角度を持つイオン注入処理により注入された第２不純物は、半導体単結晶基板中を進行する際、整然と並んだ半導体原子と衝突しやすい。このため、第２の工程では、基板表面から所定の深さに急峻な第２不純物の濃度ピークを有する不純物プロファイルを持つように、第２不純物が所定の深さに集中的にイオン注入される。更に、このような第２不純物のイオン注入処理を、第１不純物のイオン注入処理よりも高い注入エネルギーで行なうと、注入エネルギーの高さに応じて基板表面よりも深い位置に第２不純物をイオン注入することができる。これにより、急峻な濃度ピークを持つ埋め込みコレクタ層を、コレクタ層の下部に形成することができる。したがって、第１不純物及び第２不純物のイオン注入処理により、埋め込みコレクタ層とエピタキシャル層とを有する従来のバイポーラトランジスタと類似した不純物プロファイルを持つバイポーラトランジスタを製造することができる。すなわち、バイポーラトランジスタの製造工程からエピタキシャル成長工程を省くことができる。
【００２７】
また、従来の方法ではエピタキシャル層を形成する前に埋め込みコレクタ層を形成する必要があったのに対して、本発明ではコレクタ層（従来のエピタキシャル層に相当する）を形成した後であっても、高い注入エネルギーでイオン注入処理を行なうことにより、コレクタ層の下部に埋め込みコレクタ層を選択的に形成することができる。
【００２８】
また、本発明のバイポーラトランジスタの製造方法によると、コレクタ層及び埋め込みコレクタ層を形成するために同一のマスクを活用することができるため、製造コストを低く抑えることができる。
【００２９】
本発明のバイポーラトランジスタの製造方法において、第２の工程におけるイオン注入処理の注入ドーズ量は、第１の工程におけるイオン注入処理の注入ドーズ量よりも１０倍以上多く、第２の工程の注入エネルギーは、第１の工程の注入エネルギーよりも６倍以上高いことが好ましい。
【００３０】
このようにすると、第２導電型の第２不純物が高濃度に導入された埋め込みコレクタ層を、コレクタ層の下部に確実に形成することができるため、従来のエピタキシャル成長工程を用いて製造されたバイポーラトランジスタと類似した不純物プロファイルを持つバイポーラトランジスタを確実に製造することができる。
【００３１】
本発明のバイポーラトランジスタの製造方法において、第３の工程は、コレクタ層の表面部における所定の領域にベース層を形成する工程と、ベース層が形成された半導体単結晶基板の上に、ベース層におけるエミッタ層形成領域を露出させる第１の開口部とコレクタ層におけるコレクタコンタクト層形成領域を露出させる第２の開口部とを有するマスクを形成する工程と、マスクを用いて、ベース層における第１の開口部の下側にエミッタ層を形成すると同時にコレクタ層における第２の開口部の下側に第２導電型のコレクタコンタクト層を形成する工程とを備えていることが好ましい。
【００３２】
このようにすると、コレクタ層の表面部における所定の領域に第２導電型のコレクタコンタクト層が形成される。このため、コレクタコンタクト層にコレクタ電極を接続したとき、コレクタ層とコレクタ電極との接触部分に生じる接触抵抗を低くすることができる。したがって、バイポーラトランジスタの電流能力を向上させることができる。また、エミッタ層を形成するためのマスクを活用してコレクタコンタクト層を形成することができるため、コレクタコンタクト層を形成するための工程を新たに追加する必要がない。したがって、製造コストの維持を図りながら高性能のバイポーラトランジスタを製造することができる。
【００３３】
更に、コレクタコンタクト層を形成する場合において、コレクタコンタクト層は、ベース層を取り囲むように形成されることが好ましい。
【００３４】
このようにすると、コレクタ層の表面部における、半導体単結晶基板とベース層との間に、第２導電型のコレクタコンタクト層が形成される。すなわち、コレクタコンタクト層がベース層を取り囲むように形成される。これにより、コレクタ層の表面部におけるコレクタコンタクト層を形成した領域に、第２導電型不純物を補填することができる。言い換えれば、コレクタ層の表面部における、半導体単結晶基板とベース層との間に、第２導電型不純物を補填するためのコレクタコンタクト層を必ず介在させることができる。このように第２導電型不純物を補填するのは、イオン注入時にコレクタ層の表面部においてチャネリング現象が起こるためである。チャネリング現象が起こると、該表面部において第２導電型不純物の濃度が低くなる場合がある。しかしながら、コレクタコンタクト層を上記のように形成すれば、コレクタ層の表面部における第２導電型不純物の濃度が低下することにより、例えば第１導電型の半導体単結晶基板と第１導電型のベース層との間のパンチスルー耐圧が劣化する弊害が生じる場合があっても、この問題を未然に防ぐことができる。また、配線に印加される電圧の影響を受けることによりコレクタ層の表面部が第１導電型に反転してしまう弊害が生じる場合があっても、この問題を未然に防ぐことができる。
【００３５】
本発明のバイポーラトランジスタの製造方法において、第２の工程と第３の工程との間に、半導体単結晶基板に第２導電型の第３不純物をイオン注入することにより、コレクタ層の表面部に第２導電型の反転防止層を形成する工程を備え、反転防止層を形成する工程におけるイオン注入処理の注入ドーズ量は、第１の工程におけるイオン注入処理の注入ドーズ量よりも少なく、反転防止層を形成する工程の注入エネルギーは、第１の工程の注入エネルギーよりも低いことが好ましい。
【００３６】
このようにすると、第３不純物のイオン注入処理が第１不純物のイオン注入処理よりも低い注入エネルギーで行なわれるため、半導体単結晶基板に形成されるコレクタ層の表面部に、コレクタ層と同じ導電型である第２導電型の反転防止層が形成される。このため、前述したイオン注入時のチャネリング現象により、コレクタ層の表面部における第２導電型の第１不純物の濃度が減少したとしても、コレクタ層の表面部に第２導電型の第３不純物を補填することができる。したがって、前述のように、コレクタ層の表面部における第１不純物の濃度が低下することにより生じる、パンチスルー耐圧の劣化の弊害又はコレクタ層の表面部が第１導電型に反転する弊害が問題になる場合であっても、これらの問題を未然に防ぐことができる。
【００３７】
また、同一のマスクを活用して複数の拡散層（コレクタ層、埋め込みコレクタ層、及び反転防止層）を形成することができるため、製造コストを抑えることができると共に、基板表面部におけるコレクタ層を形成する領域と反転防止層を形成する領域との間にずれを生じさせることなく反転防止層を形成することができる。
【００３８】
本発明のバイポーラトランジスタの製造方法において、第３の工程の後に、半導体単結晶基板に対して熱処理を行なうことにより、コレクタ層、埋め込みコレクタ層、ベース層及びエミッタ層を活性化することが好ましい。
【００３９】
このようにすると、注入された不純物を活性化させるための低温での熱処理を施すだけで足り、前記第１及び第２の従来例に示したように、例えばドライブイン拡散のような高温での熱処理が不要になる。これにより、各拡散層が横方向に拡散することを防止できるので、デバイス面積の増大を抑えることができる。
【発明の効果】
【００４０】
本発明のバイポーラトランジスタの製造方法によると、第２導電型のコレクタ層を形成するために、第２導電型の第１不純物を、第１導電型の半導体単結晶基板の主面（以下、基板面と称する）の法線方向に沿って半導体単結晶基板にイオン注入する。このとき、半導体単結晶基板を構成する原子（半導体原子）が整列することにより結晶格子が形成されているため、注入された第１不純物は半導体単結晶基板の表面部（以下、基板表面部と称する）に殆ど留まらず、半導体単結晶基板中を進行していく。すなわち、第１の不純物は、結晶格子の間をすり抜けて基板表面よりも深い領域にまで浸透する（いわゆるチャネリング現象である。尚、ＭＯＳデバイスのゲート電極の直下に形成される電流経路の事を「チャネル」という言葉で表現するが、本件明細書で用いるチャネルとは概念が異なることは言うまでもない。）。その結果、第１不純物の濃度が半導体単結晶基板の厚さ方向にほぼ一定に分布する不純物プロファイルを持つコレクタ層が形成される。これにより、従来のエピタキシャル層と類似した不純物プロファイルを１度のイオン注入処理により得ることができる。したがって、イオン注入処理を多段階に分けて行なう従来の多重イオン注入法で問題とされた、イオン注入によるダメージが半導体単結晶基板に蓄積される問題点は解消される。また、製造コストの増大を回避することができる。
【発明を実施するための最良の形態】
【００４１】
（第１の実施形態）
以下、本発明の第１の実施形態に係るバイポーラトランジスタの製造方法について図面を参照しながら説明する。
【００４２】
図１（ａ）〜（ｅ）は第１の実施形態に係るバイポーラトランジスタの製造方法の各工程を示す断面図である。
【００４３】
まず、図１（ａ）に示すように、例えばボロンが１×１０15ａｔｏｍｓ／ｃｍ3 の濃度にてドープされている例えばシリコンからなるｐ型の半導体単結晶基板１００を用意する。
【００４４】
次に、図１（ｂ）に示すように、半導体単結晶基板１００の上に全面に亘って、膜厚２〜４μｍの厚いレジストを塗布する。その後、該レジストをパターニングすることにより、半導体単結晶基板１００におけるコレクタ層形成領域に対応した開口部を有する第１のマスク１０１を形成する。
【００４５】
次に、図１（ｃ）に示すように、第１のマスク１０１を用いて、半導体単結晶基板１００にｎ型不純物、例えばリンをイオン注入（以下、第１のイオン注入処理１５０とする）することにより、ｎ型のコレクタ層１０２を形成する。第１のイオン注入処理１５０は、半導体単結晶基板１００の主面（以下、基板面と称する）の法線方向に沿って、例えば１５０ＫｅＶの注入エネルギーにて且つ１×１０12ａｔｏｍｓ／ｃｍ2 の注入ドーズ量にて行なう。これにより注入されるリンイオンは半導体単結晶基板１００の表面部（以下、基板表面部と称する）でチャネリングを起こすため、例えば深さ１．１μｍまでほぼ一定な濃度１×１０16ａｔｏｍｓ／ｃｍ3 を有する不純物プロファイルが得られる。
【００４６】
次に、図１（ｄ）に示すように、コレクタ層１０２を形成するために使用した第１のマスク１０１を再度用いて、半導体単結晶基板１００にｎ型不純物、例えばリンをイオン注入（以下、第２のイオン注入処理１５１とする）することにより、コレクタ層１０２の下部にｎ型の埋め込みコレクタ層１０３を形成する。第２のイオン注入処理１５１は、基板面の法線方向に対して約７°の傾斜角度を持つ方向に沿って、例えば、１．２ＭｅＶの注入エネルギーにて且つ５×１０13ａｔｏｍｓ／ｃｍ2 の注入ドーズ量にて行なう。これにより、例えば半導体単結晶基板１００の表面（以下、基板表面と称する）から１μｍ程度の深さに濃度ピークを有する不純物プロファイルが得られる。
【００４７】
次に、図１（ｅ）に示すように、コレクタ層１０２におけるベース層形成領域に対応した開口部を有するマスク（図示省略）を用いて、半導体単結晶基板１００に３×１０13ａｔｏｍｓ／ｃｍ2 のドーズ量にてｐ型不純物、例えばボロンをイオン注入することにより、コレクタ層１０２の表面部における所定の領域にｐ型のベース層１０４を形成する。その後、ベース層１０４におけるエミッタ層形成領域に対応した開口部を有するマスク（図示省略）を用いて、半導体単結晶基板１００に４×１０15ａｔｏｍｓ／ｃｍ2 のドーズ量にてｎ型不純物、例えばヒ素をイオン注入することにより、ベース層１０４の表面部における所定の領域にｎ型のエミッタ層１０５を形成する。その後、半導体単結晶基板１００に対して８５０℃の熱処理を３０分間行なうことにより、コレクタ層１０２、埋め込みコレクタ層１０３、ベース層１０４及びエミッタ層１０５に導入された不純物を同時に活性化させる。その後、半導体単結晶基板１００の上に全面に亘って、例えば厚さ約１μｍのＢＰＳＧ膜からなる酸化膜１０６をＣＶＤ法で形成することにより、コレクタ層１０２、ベース層１０４及びエミッタ層１０５等からなるバイポーラトランジスタの表面を保護する。その後、酸化膜１０６に、コレクタ層１０２、ベース層１０４及びエミッタ層１０５とそれぞれ接続し且つそれぞれ例えばアルミニウムからなるコレクタ電極１０７、ベース電極１０８及びエミッタ電極１０９（つまりバイポーラトランジスタの各電極）をスパッタ法により形成する。これにより、バイポーラトランジスタが完成する。また、図示は省略しているが、前述のバイポーラトランジスタは適切な素子分離方法、例えば誘電体分離又はＰＮ接合分離により他の半導体素子から電気的に分離されている。
【００４８】
第１の実施形態の特徴は、イオン注入処理の注入エネルギー及び注入角度が第１のイオン注入処理１５０と第２のイオン注入処理１５１とで互いに異なるところにある。図２は、図１（ａ）〜（ｅ）に示す本実施形態に係るバイポーラトランジスタの製造方法により形成されるコレクタ層１０２及び埋め込みコレクタ層１０３が持つそれぞれの不純物プロファイルを示す模式的なグラフ、具体的には、第１のイオン注入処理１５０及び第２のイオン注入処理１５１によりリンイオンが到達する基板表面からの深さとリンイオンの濃度との関係を示す模式的なグラフである。
【００４９】
図２に示すように、基板面の法線方向に沿って半導体単結晶基板１００に行なう第１のイオン注入処理１５０によると、注入された不純物が基板表面部でチャネリングを起こすため、不純物濃度が半導体単結晶基板１００の厚さ方向にほぼ一定に分布する不純物プロファイルを持つコレクタ層１０２が形成される。これに対して、基板面の法線方向に対して僅かな傾斜角度を持つ方向に沿って半導体単結晶基板１００に行なう第２のイオン注入処理１５１によると、所定の深さに不純物の濃度ピークが現れる不純物プロファイルを持つ埋め込みコレクタ層１０３が形成される。この不純物の濃度ピークは、第２のイオン注入処理１５１の注入エネルギーを高くすることにより、より深い位置に現れるようにすることができる。
【００５０】
このように、本実施形態によると、第１のイオン注入処理１５０により、不純物濃度が半導体単結晶基板１００の厚さ方向にほぼ一定に分布する不純物プロファイルを持つコレクタ層１０２を形成することができる。このため、上記第１の従来例に示したようなエピタキシャル成長工程を用いて形成されたエピタキシャル層と類似した不純物プロファイルを、ただ１度のイオン注入処理を行なうことにより得ることができる。したがって、イオン注入処理を多段階に分けて行なう従来の多重イオン注入法で問題とされた、イオン注入によるダメージが半導体単結晶基板１００に蓄積される問題点は解消される。また、製造コストの増大を回避することができる。
【００５１】
一方、第２のイオン注入処理１５１により、急峻な不純物の濃度ピークを有する不純物プロファイルを持つ埋め込みコレクタ層１０３を形成することができると共に、埋め込みコレクタ層１０３をコレクタ層１０２の下部に形成することができる。したがって、第１のイオン注入処理１５０及び第２のイオン注入処理１５１により、埋め込みコレクタ層とエピタキシャル層とを有する従来のバイポーラトランジスタと類似した不純物プロファイルを持つバイポーラトランジスタを製造することができる。すなわち、バイポーラトランジスタの製造方法からエピタキシャル成長工程を省くことができる。
【００５２】
また、従来の方法では埋め込みコレクタ層をエピタキシャル層を形成する前に形成する必要があったのに対して、本実施形態ではコレクタ層１０２（従来のエピタキシャル層に相当する）を形成した後であっても、高い注入エネルギーでイオン注入処理を行なうことにより埋め込みコレクタ層１０３をコレクタ層１０２の下部に選択的に形成することができる。
【００５３】
また、第１の実施形態によると、コレクタ層１０２及び埋め込みコレクタ層１０３を形成するために第１のマスク１０１を共に利用するため、製造コストを低く抑えることができる。
【００５４】
また、第１の実施形態によると、半導体単結晶基板１００に対して８５０℃という低温で熱処理が行なわれるため、コレクタ層１０２及び埋め込みコレクタ層１０３に注入されたリンイオンは、ドライブイン拡散していない。すなわち、上記第２の従来例では、ドライブイン拡散処理によって、イオン注入された不純物が下方だけではなく横方向へも拡散したが、第１の実施形態では、低温で熱処理が行なわれるため、コレクタ層１０２及び埋め込みコレクタ層１０３が、それぞれ横方向及び深さ方向に広がらないので、形成された当初のコレクタ層１０２及び埋め込みコレクタ層１０３の形が、それぞれほぼそのまま維持されている。よって、第１のマスク１０１における開口部の大きさを調節することにより横方向の拡散長を制御することができると共に、イオン注入処理の条件（注入角度及び注入エネルギー）を調節することにより、深さ方向の拡散長を制御することができる。このため、ドライブイン拡散による広がりを考慮に入れる必要がないので、図１に示すバイポーラトランジスタと他の素子とをＰＮ接合分離する場合、バイポーラトランジスタと他の素子との離間距離を、すなわち半導体単結晶基板１００の素子分離領域における幅を、最低限の幅まで狭くすることができる。これにより、バイポーラトランジスタを高密度に配置して、高集積バイポーラＩＣを製造することができる。
【００５５】
すなわち、本実施形態によると、従来の多重イオン注入法における問題点を回避しつつ、エピタキシャル成長工程を省いた高集積可能なバイポーラトランジスタの製造方法を低コストで実現することができる。
【００５６】
尚、第１の実施形態において、第１のイオン注入処理１５０の注入角度は、基板面に対して９０°であったが、９０°からのずれが１．５°程度以下、好ましくは１°程度以下であれば基板面に対して法線方向であるとみなす。一方、第２のイオン注入処理１５１における法線方向に対する傾斜角度は２°以上、好ましくは５°以上３０°以下であると第２のイオン注入処理１５１による効果が確実に得られる。
【００５７】
また、第１の実施形態において、第１のイオン注入処理１５０及び第２のイオン注入処理１５１の注入エネルギー及び注入ドーズ量は、製造するバイポーラトランジスタに要求される特性に応じて設定することが好ましい。ただし、第２のイオン注入処理１５１の注入エネルギーを第１のイオン注入処理１５０の注入エネルギーよりも高くする必要がある。尚、この場合、第２のイオン注入処理１５１の注入エネルギーは第１のイオン注入処理１５０における注入エネルギーの６倍以上２０倍以下で、尚かつ第２のイオン注入処理１５１の注入ドーズ量は第１のイオン注入処理１５０における注入ドーズ量の１０倍以上であることが好ましい。
【００５８】
また、第１の実施形態において、ベース層１０４及びエミッタ層１０５を形成するそれぞれのイオン注入処理の注入エネルギー、注入ドーズ量及び注入角度は、製造するバイポーラトランジスタに要求される特性に応じて設定することが好ましい。
【００５９】
また、第１の実施形態において、ｎｐｎ型のバイポーラトランジスタを製造したが、これに代えて、導電型を反転させたｐｎｐ型のバイポーラトランジスタを製造してもよい。
【００６０】
また、第１の実施形態において、コレクタ層１０２を形成した後に埋め込みコレクタ層１０３を形成したが、これに代えて、埋め込みコレクタ層１０３を形成した後にコレクタ層１０２を形成してもよい。
【００６１】
また、第１の実施形態において、ボロンがドープされた半導体単結晶基板１００を用意したが、他のｐ型不純物がドープされた半導体単結晶基板１００を用意してもよい。
【００６２】
また、第１の実施形態において、第１のイオン注入処理１５０及び第２のイオン注入処理１５１においてリンをイオン注入したが、これに代えて、他のｎ型不純物をイオン注入してもよい。
【００６３】
また、第１の実施形態において、ベース層１０４を形成するため、イオン注入によりボロンを導入したが、これに代えて、他の方法を用いて他のｐ型不純物を導入してもよい。
【００６４】
また、第１の実施形態において、エミッタ層１０５を形成するため、イオン注入によりヒ素を導入したが、これに代えて、他の方法を用いて他のｎ型不純物を導入してもよい。
【００６５】
また、第１の実施形態において、酸化膜１０６としてＢＰＳＧ膜を用いたが、これに代えて、他の保護膜を用いてもよい。
【００６６】
また、第１の実施形態において、コレクタ電極１０７、ベース電極１０８及びエミッタ電極１０９の材料としてそれぞれアルミニウムを用いたが、これに代えて、他の金属を用いてもよい。
【００６７】
（第２の実施形態）
以下、本発明の第２の実施形態に係るバイポーラトランジスタの製造方法について図面を参照しながら説明する。
【００６８】
図３（ａ）〜（ｄ）は第２の実施形態に係るバイポーラトランジスタの製造方法の各工程を示す断面図である。尚、図３（ａ）〜（ｄ）において、図１（ａ）〜（ｅ）に示す第１の実施形態に係るバイポーラトランジスタの製造方法により製造されたバイポーラトランジスタと同一の部材には同一の符号を付す。
【００６９】
図３（ａ）に示すように、本実施形態に係るバイポーラトランジスタの製造方法における図３（ａ）に示す工程は、図１（ａ）〜（ｄ）に示す第１の実施形態に係るバイポーラトランジスタの製造方法と同様の工程である。これにより、ｐ型の半導体単結晶基板１００における所定の領域にｎ型のコレクタ層１０２及びｎ型の埋め込みコレクタ層１０３を形成する。
【００７０】
次に、図３（ｂ）に示すように、第１のマスク１０１を除去する。その後、コレクタ層１０２におけるベース層形成領域に対応した開口部を有するマスク（図示省略）を用いて、半導体単結晶基板１００に３×１０13ａｔｏｍｓ／ｃｍ2 のドーズ量にてｐ型不純物、例えばボロンをイオン注入することにより、コレクタ層１０２の表面部における所定の領域にｐ型のベース層１０４を形成する。その後、半導体単結晶基板１００の上に、ベース層１０４におけるエミッタ層形成領域を露出させる第１の開口部とコレクタ層１０２におけるコレクタコンタクト層形成領域を露出させる第２の開口部とを有する第２のマスク１１０を形成する。
【００７１】
次に、図３（ｃ）に示すように、第２のマスク１１０を用いて、半導体単結晶基板１００にｎ型不純物、例えばヒ素をイオン注入（以下、第３のイオン注入処理１６０とする）することにより、ベース層１０４の表面部における第１の開口部の下側にｎ型のエミッタ層１０５を形成する。これと同時に、コレクタ層１０２の表面部における第２の開口部の下側にｎ型不純物が高濃度に導入されたコレクタコンタクト層１１１を形成する。ただし、第３のイオン注入処理１６０は、５０ＫｅＶの注入エネルギーにて且つ５×１０15ａｔｏｍｓ／ｃｍ2 の注入ドーズ量にて行なう。その後、半導体単結晶基板１００に対して８５０℃の熱処理を３０分間加えることにより、コレクタ層１０２、埋め込みコレクタ層１０３、ベース層１０４、エミッタ層１０５及びコレクタコンタクト層１１１に注入された不純物を同時に活性化させる。
【００７２】
次に、図３（ｄ）に示すように、第２のマスク１１０を除去する。その後、半導体単結晶基板１００の上に全面に亘って、例えば厚さ約１μｍのＢＰＳＧ膜からなる酸化膜１０６をＣＶＤ法を用いて形成することにより、コレクタ層１０２、ベース層１０４及びエミッタ層１０５等からなるバイポーラトランジスタの表面を保護する。その後、酸化膜１０６に、コレクタ層１０２、ベース層１０４及びエミッタ層１０５とそれぞれ接続し且つそれぞれ例えばアルミニウムからなるコレクタ電極１０７、ベース電極１０８及びエミッタ電極１０９（つまりバイポーラトランジスタの各電極）をスパッタ法により形成する。これにより、バイポーラトランジスタが完成する。また、図示は省略しているが、前述のバイポーラトランジスタは適切な素子分離方法、例えば誘電体分離又はＰＮ接合分離により他の半導体素子から電気的に分離されている。
【００７３】
第２の実施形態によると、第１の実施形態により得られる効果に加えて次のような効果が得られる。本実施形態によると、コレクタ層１０２の表面部におけるコレクタ層１０２とコレクタ電極１０７とが接触する領域に、ｎ型不純物が高濃度に導入されたコレクタコンタクト層１１１を形成する。このため、コレクタ層１０２とコレクタ電極１０７との接触部分に生じる接触抵抗が低くなる。その結果、本実施形態により製造するｎｐｎバイポーラトランジスタの電流能力を向上させることができる。また、エミッタ層１０５を形成するための第２のマスク１１０を活用してコレクタコンタクト層１１１を形成することができるため、製造コストの維持を図りながら高性能のバイポーラトランジスタを製造することができる。
【００７４】
尚、第２の実施形態において、第３のイオン注入処理１６０の注入エネルギー、注入ドーズ量及び注入角度は、製造するバイポーラトランジスタに要求される特性に応じて設定することが好ましい。
【００７５】
また、第２の実施形態において、コレクタコンタクト層１１１を形成するため、第３のイオン注入処理１６０によりヒ素を導入したが、これに代えて、他の方法により他のｎ型不純物を導入してもよい。
【００７６】
また、第２の実施形態において、ｎｐｎ型のバイポーラトランジスタを製造したが、これに代えて、導電型を反転させたｐｎｐ型のバイポーラトランジスタを製造してもよい。
【００７７】
（第３の実施形態）
以下、本発明の第３の実施形態に係るバイポーラトランジスタの製造方法について、図面を参照しながら説明する。
【００７８】
図４（ａ）〜（ｄ）は本発明の第３の実施形態に係るバイポーラトランジスタの製造方法の各工程を示す断面図である。尚、図４（ａ）〜（ｄ）において、図１（ａ）〜（ｅ）に示す第１の実施形態に係るバイポーラトランジスタの製造方法により製造されたバイポーラトランジスタと同一の部材には同一の符号を付す。
【００７９】
図４（ａ）に示すように、本実施形態に係るバイポーラトランジスタの製造方法における図４（ａ）に示す工程は、図１（ａ）〜（ｄ）に示す第１の実施形態に係るバイポーラトランジスタの製造方法と同様の工程である。これにより、ｐ型の半導体単結晶基板１００における所定の領域にｎ型のコレクタ層１０２及びｎ型の埋め込みコレクタ層１０３を形成する。
【００８０】
次に、図４（ｂ）に示すように、第１のマスク１０１を用いて、半導体単結晶基板１００にｎ型不純物、例えばリンをイオン注入（以下、第４のイオン注入処理１７０とする）することにより、ｎ型の反転防止層１１２をコレクタ層１０２の表面部に形成する。ただし、第４のイオン注入処理１７０は、３０ＫｅＶの注入エネルギーにて且つ２×１０12ａｔｏｍｓ／ｃｍ2 の注入ドーズ量にて行なう。
【００８１】
次に、図４（ｃ）に示すように、第１のマスク１０１を除去する。その後、コレクタ層１０２におけるベース層形成領域に対応した開口部を有するマスク（図示省略）を用いて、半導体単結晶基板１００に３×１０13ａｔｏｍｓ／ｃｍ2 のドーズ量にてｐ型不純物、例えばボロンをイオン注入することにより、コレクタ層１０２の表面部における所定の領域にｐ型のベース層１０４を形成する。その後、ベース層１０４におけるエミッタ層形成領域に対応した開口部を有するマスク（図示省略）を用いて、半導体単結晶基板１００に４×１０15ａｔｏｍｓ／ｃｍ2 のドーズ量にてｎ型不純物、例えばヒ素をイオン注入することにより、ベース層１０４の表面部における所定の領域にｎ型のエミッタ層１０５を形成する。その後、半導体単結晶基板１００に対して８５０℃の熱処理を３０分間行なうことにより、コレクタ層１０２、埋め込みコレクタ層１０３、ベース層１０４、エミッタ層１０５及び反転防止層１１２に導入された不純物を同時に活性化させる。
【００８２】
次に、図４（ｄ）に示すように、図３（ｄ）に示す第２の実施形態に係るバイポーラトランジスタの製造方法と同様の工程により、バイポーラトランジスタが完成する。
【００８３】
第３の実施形態の特徴は、第１のイオン注入処理１５０よりも低い注入エネルギーにて且つ少ない注入ドーズ量にて第４のイオン注入処理１７０を行なうことにより、コレクタ層１０２の表面部に反転防止層１１２を形成するところにある。
【００８４】
図５は、第１のイオン注入処理１５０により得られるコレクタ層１０２が持つ不純物プロファイル、及び、第４のイオン注入処理１７０により得られる反転防止層１１２が持つ不純物プロファイルを示す模式的なグラフである。図５に示すように、第１のイオン注入処理１５０によると、ｎ型不純物（リンイオン）が基板面の法線方向に沿ってイオン注入されるため、イオン注入時のチャネリング現象により、ｎ型不純物がＳｉ原子等の半導体原子からなる結晶格子の間をすり抜けて基板表面よりも深い位置に進行する。この際、注入されたｎ型不純物は基板表面部には留まりにくいため、コレクタ層１０２の表面部ではｎ型不純物の濃度が低下する。一方、低い注入エネルギーで行なわれる第４のイオン注入処理１７０によると、注入エネルギーが低いため、注入されたｎ型不純物（リンイオン）がコレクタ層１０２の表面部において高濃度になる。
【００８５】
したがって、第３の実施形態によると、第１の実施形態により得られる効果に加えて次のような効果が得られる。本実施形態によると、反転防止層１１２をコレクタ層１０２の表面部に形成することにより、ｎ型不純物の濃度が低下するコレクタ層１０２の表面部にｎ型不純物を補填することができる。その結果、ｐ型の半導体単結晶基板１００とｐ型のベース層１０４との間のパンチスルー耐圧が劣化する弊害、又はアルミニウム配線に印加される電圧の影響を受けることによりコレクタ層１０２の表面部がｐ型に反転してしまう弊害が生じる場合であっても、これらの問題を未然に防ぐことができる。したがって、信頼性の高いバイポーラトランジスタを製造することができる。
【００８６】
また、第３の実施形態によると、コレクタ層１０２及び埋め込みコレクタ層１０３を形成するために使用した第１のマスク１０１を、反転防止層１１２を形成するために再度活用している。このため、製造コストを抑えることができると共に、基板表面部におけるコレクタ層形成領域と反転防止層形成領域との間にずれを生じさせずに反転防止層１１２を形成することができる。
【００８７】
尚、第３の実施形態において、第４のイオン注入処理１７０の注入エネルギー、注入ドーズ量及び注入角度は、製造するバイポーラトランジスタに要求される特性に応じて設定することが好ましい。ただし、この場合、第４のイオン注入処理１７０の注入エネルギーを第１のイオン注入処理１５０における注入エネルギーよりも低くし、且つ、第４のイオン注入処理１７０の注入ドーズ量を第１のイオン注入処理１５０における注入ドーズ量よりも少なくする。
【００８８】
また、第３の実施形態において、第４のイオン注入処理１７０としてリンをイオン注入したが、これに代えて、他のｎ型不純物をイオン注入してもよい。
【００８９】
また、第３の実施形態において、ｎｐｎ型のバイポーラトランジスタを製造したが、これに代えて、導電型を反転させたｐｎｐ型のバイポーラトランジスタを製造してもよい。
【００９０】
（第４の実施形態）
以下、本発明の第４の実施形態に係るバイポーラトランジスタの製造方法について、図面を参照しながら説明する。
【００９１】
図６は第４の実施形態に係るバイポーラトランジスタの製造方法により製造されたバイポーラトランジスタの構造を示す平面図、特に酸化膜１０６の直下に形成されたバイポーラトランジスタの構造を示す平面図である。尚、図６において、図３（ａ）〜（ｄ）に示す第２の実施形態に係るバイポーラトランジスタの製造方法により製造されたバイポーラトランジスタと同一の部材には同一の符号を付す。
【００９２】
図６に示すように、第４の実施形態に係るバイポーラトランジスタの製造方法の特徴は、図３（ｃ）に示す第２の実施形態に係るバイポーラトランジスタの製造方法において、第３のイオン注入処理１６０により、コレクタコンタクト層１１１がベース層１０４を取り囲むように形成されるところにある。このため、第４の実施形態によると、第２の実施形態により得られる効果に加えて、次のような効果が得られる。
【００９３】
本実施形態によると、図６に示すように、コレクタ層１０２の表面部における所定の領域に、コレクタコンタクト層１１１がベース層１０４を取り囲むように形成される。このため、イオン注入時のチャネリング現象によりコレクタ層１０２の表面部におけるｎ型不純物（リンイオン）の濃度が低下したとしても、コレクタ層１０２の表面部におけるコレクタコンタクト層１１１を形成する領域に、ｎ型不純物（リンイオン）を補填することができる。言い換えれば、コレクタ層１０２の表面部における、ｐ型の半導体単結晶基板１００とｐ型のベース層１０４との間に、ｎ型不純物を補填するためのコレクタコンタクト層１１１を必ず介在させることができる。このため、前述のように、パンチスルー耐圧の劣化の弊害又はコレクタ層１０２の表面部がｐ型に反転する弊害が生じる場合であっても、ベース層１０４を取り囲むコレクタコンタクト層１１１を形成することにより、これらの問題を未然に防止することができる。したがって、本実施形態によると、エピタキシャル成長工程を省略しながら高性能且つ高信頼性のバイポーラトランジスタを製造することができる。
【００９４】
また、第４の実施形態によると、製造プロセス上は第２の実施形態において使用した第２のマスク１１０のマスクパターン、又は第１の実施形態においてエミッタ層１０５を形成するために使用したマスク（図示省略）のマスクパターンを修正するだけで第４の実施形態の製造プロセスを実現できる。このため、製造コストが増大するというデメリットが生じない。
【００９５】
前述したように、本発明によると、従来のエピタキシャル成長工程を用いて形成されたエピタキシャル層と類似した不純物プロファイルを持つコレクタ層を１度のイオン注入処理により得ることができる。したがって、イオン注入処理を多段階に分けて行なう従来の多重イオン注入法で問題点とされた、イオン注入によるダメージが半導体単結晶基板に蓄積される問題点は解消される。また、製造コストの増大を回避することができる。また、第１不純物及び第２不純物のイオン注入処理により、埋め込みコレクタ層とエピタキシャル層とを有する従来のバイポーラトランジスタと類似した不純物プロファイルを持つバイポーラトランジスタを製造できるので、バイポーラトランジスタの製造方法からエピタキシャル成長工程を省くことができる。
【産業上の利用可能性】
【００９６】
以上で説明したように、本発明は、バイポーラトランジスタの製造方法について有用である。
【図面の簡単な説明】
【００９７】
【図１】（ａ）〜（ｅ）は、本発明の第１の実施形態に係るバイポーラトランジスタの製造方法の各工程を示す断面図である。
【図２】本発明の第１の実施形態に係るバイポーラトランジスタの製造方法により形成されるコレクタ層及び埋め込みコレクタ層が持つそれぞれの不純物プロファイルを示す模式的なグラフである。
【図３】（ａ）〜（ｄ）は、本発明の第２の実施形態に係るバイポーラトランジスタの製造方法の各工程を示す断面図である。
【図４】（ａ）〜（ｄ）は、本発明の第３の実施形態に係るバイポーラトランジスタの製造方法の各工程を示す断面図である。
【図５】本発明の第３の実施形態に係るバイポーラトランジスタの製造方法により形成されるコレクタ層及び反転防止層が持つそれぞれの不純物プロファイルを示す模式なグラフである。
【図６】第４の実施形態に係るバイポーラトランジスタの製造方法により形成されたバイポーラトランジスタの構造を示す平面図、特に酸化膜の直下に形成されたバイポーラトランジスタの構造を示す平面図である。
【図７】（ａ）〜（ｅ）は、第１の従来例に係るバイポーラトランジスタの製造方法の各工程を示す断面図である。
【図８】（ａ）〜（ｅ）は、第２の従来例に係るバイポーラトランジスタの製造方法の各工程を示す断面図である。
【図９】多重イオン注入法により得られる不純物プロファイルを示す模式的なグラフである。
【符号の説明】
【００９８】
１００    半導体単結晶基板
１０１    第１のマスク
１０２    コレクタ層
１０３    埋め込みコレクタ層
１０４    ベース層
１０５    エミッタ層
１０６    酸化膜
１０７    コレクタ電極
１０８    ベース電極
１０９    エミッタ電極
１１０    第２のマスク
１１１    コレクタコンタクト層
１１２    反転防止層
１５０    第１のイオン注入処理
１５１    第２のイオン注入処理
１６０    第３のイオン注入処理
１７０    第４のイオン注入処理
【図１】
2004311960.tif 000003
【図２】
2004311960.tif 000004
【図３】
2004311960.tif 000005
【図４】
2004311960.tif 000006
【図５】
2004311960.tif 000007
【図６】
2004311960.tif 000008
【図７】
2004311960.tif 000009
【図８】
2004311960.tif 000010
【図９】
2004311960.tif 000011