(57)【要約】【課題】フレームメモリ及び動画検出回路等を使用しない簡単な回路構成により、インターレース映像信号を順次走査の表示デバイスに、違和感なく表示できる画像表示装置を実現する。【解決手段】ラインメモリ２１及び２２は入力映像信号ＶＤ１を走査線単位で交互に記憶する。ラインメモリ２１及び２２記憶された映像信号は、前記入力映像信号の信号方式に応じて所定回数それぞれ読み出される。演算器２３はラインメモリ２１及び２２から読み出された映像信号の平均値を算出する。セレクタ回路２４ａは、映像出力制御部２５ａの制御の下、入力映像信号ＶＤ１がインターレース方式の場合、信号ラインＬａ、Ｌｃの信号を選択し、前記入力映像信号が順次走査方式の場合、信号ラインＬａ、Ｌｂ、Ｌｃの信号を順次選択し、選択された信号ＶＤ２は液晶表示装置１７に供給される。【選択図】    図２
2004173182.tif 000002
【特許請求の範囲】
【請求項１】
入力映像信号を、走査線単位で交互に記憶する第１及び第２のラインメモリと、
前記第１及び第２のラインメモリに記憶された映像信号を所定の速度でそれぞれ読み出す読み出し制御手段と、
前記読み出し手段により前記第１及び第２のラインメモリから読み出された映像信号から新たな映像信号を算出する演算手段と、
前記第１及び第２のラインメモリから読み出された映像信号及び前記演算手段により算出された新たな映像信号のうち、１映像信号の１走査線分を選択的に出力する選択手段と、
前記入力映像信号がインターレース方式の場合、前記第１及び第２のラインメモリから読み出された映像信号が選択され、前記入力映像信号が順次走査方式の場合、前記第１及び第２のラインメモリから読み出された信号及び前記演算手段により算出された新たな映像信号が順次選択され出力されるよう前記選択手段を制御する映像出力制御手段と、
前記選択手段により選択された映像信号に対応する映像を順次走査方式に従って表示する表示手段と、
前記選択手段により選択された映像信号の奇数フィールド及び偶数フィールドが、前記所定回数×１／２本分の走査線だけずれて表示されるよう前記表示手段を制御する表示制御手段、
を具備することを特徴とする画像表示装置。
【請求項２】
前記表示手段は、有効走査線数を１０８０本以上有する液晶表示装置であることを特徴とする請求項１記載の画像表示装置。
【請求項３】
前記表示手段は、有効走査線数を１０８０本以上有するプラズマ表示装置であることを特徴とする請求項１記載の画像表示装置。
【請求項４】
入力映像信号を、走査線単位で交互に記憶する第１及び第２のラインメモリと、
前記第１及び第２のラインメモリに記憶された映像信号を、所定の速度でそれぞれ読み出す読み出し手段と、
前記読み出し手段により前記第１及び第２のラインメモリから読み出された映像信号から新たな映像信号を算出する演算手段と、
前記第１及び第２のラインメモリから読み出された信号と、前記演算手段により算出された新たな映像信号と、前記入力映像信号のうち、１映像信号の１走査線分を選択的に出力する選択手段と、
前記入力映像信号がインターレース方式の場合、前記入力映像信号が選択され、前記入力映像信号が順次走査方式の場合、前記第１及び第２のラインメモリから読み出された信号及び前記演算手段により算出された新たな映像信号が順次選択されて出力されるよう前記選択手段を制御する映像出力制御手段と、
前記選択手段により選択された映像信号に対応する映像を表示する表示手段と、
前記選択手段により選択された映像信号の奇数フィールド及び偶数フィールドが、１走査線以上ずれて表示され、前記入力映像信号がインターレース方式の場合、前記選択手段により選択された各走査線の映像信号が、前記入力映像信号の１フレーム走査線数に応じて前記表示手段の複数の走査線に同時に表示されるよう前記表示手段を制御する表示制御手段、
を具備することを特徴とする画像表示装置。
【請求項５】
前記表示手段は、有効走査線数を１０８０本以上有する液晶表示装置であることを特徴とする請求項４記載の画像表示装置。
【請求項６】
前記表示手段は、有効走査線数を１０８０本以上有するプラズマ表示装置であることを特徴とする請求項４記載の画像表示装置。
【請求項７】
選択された入力映像信号が供給される入力端子と、
前記入力映像信号を、走査線単位で交互に記憶する第１及び第２のラインメモリと、
前記第１及び第２のラインメモリに記憶された映像信号を、ｎ倍（ｎは２以上の整数）の速度で読み出す読み出し手段と、
前記第１及び第２のラインメモリから読み出された第１，第２の映像信号を所定の比率で順次加算し第３の映像信号を算出する演算手段と、
前記第１，第２，第３映像信号が入力され、いずれかの映像信号を前記入力映像信号の種類に応じて選択的に出力する選択手段と、
前記選択手段を制御し、前記入力映像信号がインターレース方式の場合、前記第１及び第２のラインメモリから読み出された映像信号をｎ回ずつ交互に選択出力し、前記入力映像信号が順次走査方式の場合、前記第１、第２の映像信号を交互に選択しかつその中間に前記第３の映像信号が配置されるように順次選択出力する映像出力制御手段と、
前記選択手段により選択された映像信号に対応する映像を順次走査方式に従って表示する表示手段と、
前記選択手段により選択された映像信号の奇数フィールド及び偶数フィールドが、ｎ／２本分の走査線だけずれて表示されるよう前記表示手段を制御する表示制御手段、
を具備することを特徴とする画像表示装置。
【請求項８】
入力映像信号を第１及び第２のラインメモリに走査線単位で交互に記憶し、
前記第１及び第２のラインメモリに記憶された映像信号を所定速度でそれぞれ読み出し、
前記第１及び第２のラインメモリから順次読み出された映像信号を加算して新たな映像信号を生成し、
前記入力映像信号がインターレース方式の場合、前記第１及び第２のラインメモリから読み出された映像信号を順次選択し、前記入力映像信号が順次走査方式の場合、前記第１及び第２のラインメモリから読み出された映像信号及び前記新たな映像信号を順次選択して出力し、
前記映像信号の奇数フィールド及び偶数フィールドが、前記所定回数×１／２本の走査線だけずれて表示されるよう表示装置を制御するステップを具備することを特徴とする走査線変換表示方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はインターレースの映像信号を順次走査の表示デバイスに表示する技術に関し、特に残像効果のある液晶やプラズマを利用した画像表示装置に関する。
【０００２】
【従来の技術】
テレビジョン放送波として一般に用いられるＮＴＳＣ方式映像信号ではインターレース（飛び越し走査）で映像が走査され、等価的な毎秒画像数を多くして面フリッカを低減している。インターレース信号をノンインターレース倍走査方式の信号に変換してテレビジョン受像機に表示する方法が特公平３−２０１１５では開示されている。この方法により、インターレースによる映像の粗さ及びフリッカがある程度改善される。
【０００３】
一方、近年になって液晶表示装置あるいはプラズマ表示装置のような薄型のテレビジョン受像機が普及し始めている。このような表示装置を用いてインターレース映像信号をそのまま各走査線に表示すると、画面の輝度が著しく低下し鑑賞に堪えない映像となる。従ってこのような表示装置は、順次走査（ノンインターレース）方式で映像が表示される。
【０００４】
従来、インターレースの信号を液晶表示装置のような順次走査の表示デバイスに表示する場合、インターレース／順次変換回路が必要となる。インターレース／順次変換回路は、映像信号の各フィールドを記憶する少なくとも２つのフィールドメモリ、画面に表示される物体の動きを検出する動画検出回路、及び走査線合成回路から構成される。走査線合成回路は、動画検出回路の検出結果に基づいて、画像を静止画部分と動画部分に分けて、静止画部分では奇数フィールド及び偶数フィールドの画像を合成し、動画部分ではフィールド内の映像信号から新たな走査線を作り出す処理を行う。このようにして走査線合成回路からは順次走査信号が出力され、該順次走査信号が順次走査の表示デバイスに表示される。
【０００５】
【特許文献１】
特公平３−２０１１５号（第３頁、第５図）
【０００６】
【発明が解決しようとする課題】
この様に、静止画と動画の部分を抽出してインターレースから順次走査の映像を作り出すＩＰ（インターレース／順次）変換により、高画質で映像を表示することが可能である。しかしながら、このような変換回路は少なくとも２つのフレームメモリ及び動画検出回路が必要であり、通常のＮＴＳＣ信号であっても回路規模は比較的大きなものになってしまう。このようなＩＰ変換回路を有効走査線数１０８０本の順次表示装置に適用する場合、回路規模は更に大きくなり高速処理が要求され、大幅なコストアップとなる。
【０００７】
従って本発明はフレームメモリ及び動画検出回路等を使用しない簡単な回路構成により、インターレース映像信号を順次走査の表示デバイスに、違和感なく表示できる画像表示装置を実現することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の一実施形態に係る画像表示装置は、入力映像信号を、走査線単位で交互に記憶する第１及び第２のラインメモリと、前記第１及び第２のラインメモリに記憶された映像信号を、前記入力映像信号を所定の速度でそれぞれ読み出す読み出し制御手段と、前記読み出し手段により前記第１及び第２のラインメモリから読み出された映像信号から新たな映像信号を算出する演算手段と、前記第１及び第２のラインメモリから読み出された映像信号及び前記演算手段により算出された新たな映像信号のうち、１映像信号の１走査線分を選択的に出力する選択手段と、前記入力映像信号がインターレース方式の場合、前記第１及び第２のラインメモリから読み出された映像信号が選択され、前記入力映像信号が順次走査方式の場合、前記第１及び第２のラインメモリから読み出された信号及び前記演算手段により算出された新たな映像信号が順次選択され出力されるよう前記選択手段を制御する映像出力制御手段と、前記選択手段により選択された映像信号に対応する映像を順次走査方式に従って表示する表示手段と、前記選択手段により選択された映像信号の奇数フィールド及び偶数フィールドが、前記所定回数×１／２本分の走査線だけずれて表示されるよう前記表示手段を制御する表示制御手段、とを具備することを特徴とする。
【０００９】
本発明によれば、インターレース入力信号の場合はボケ感を無くし、順次走査の入力信号の場合は滑らかな映像を出力することができる。又、フレームメモリを含む複雑な順次変換回路を用いずに、違和感のない映像を表示することが可能である。
【００１０】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して詳細に説明する。
【００１１】
図１は本発明が適用されるテレビジョン受像機１１の構成例を示すブロックである。アンテナ１２で受信された放送波はチューナ１３に供給され、ユーザにより指定された放送チャンネルがＣＰＵ１４の制御の下に選局される。チューナ１３から出力される信号は、信号処理回路１５により復調され映像データＶＤ１に変換される。
【００１２】
映像信号切換え部１６は信号処理回路１５から出力された映像データから、画像表示部１７の構成に適合する走査線の映像データＶＤ２を生成する。ＲＷ（リードライト）制御部１９は、ＣＰＵ１４から供給される入力信号方式ＩＭＤに応じて、リード又はライト制御信号を生成し映像信号切換え部１６に供給する。この入力信号方式ＩＭＤは、チューナ１３により選局されたチャンネルの放送波がインターレース方式の例えば４８０ｉか又は１０８０ｉか、或いは順次走査方式の例えば４８０ｐか又は７２０ｐかを示す。ここで、４８０等の数字は有効走査線数を示し、「ｉ」はインターレース、「ｐ」は順次走査（ｐｒｏｇｒｅｓｓｉｖｅ  ｓｃａｎ）を示す。
【００１３】
映像データＶＤ２は画像表示部１７に供給され、所望のチャンネルの番組が画像表示部１７により表示される。このとき表示制御部１８は表示モード信号ＤＭＤに応じて、画像表示部１７に対して各種表示用クロック信号ＣＬＫを生成する。本実施形態において画像表示部１７は、水平走査線を実質的に１０８０本以上有する液晶表示装置である。以下、画像表示部１７を液晶表示装置として説明するが、他の実施形態において画像表示部１７は、プラズマ表示装置あるいはＣＲＴ（ｃａｔｈｏｄｅ  ｒａｙ  ｔｕｂｅ）でもよい。
【００１４】
ＣＰＵ１４はテレビジョン受像機１１を構成する上記した各部を統括的に制御する。このＣＰＵ１４は、ユーザから操作部（図示しないリモートコントローラを含む）２０を介して入力される操作情報に対応した制御を行う。
【００１５】
記憶部２１は、ＣＰＵ１４に制御動作を行なわせるための処理プログラム格納用メモリとして、或いはＣＰＵ１４が制御動作を実行する過程でデータを記憶しておくための作業用メモリとして機能する。
【００１６】
図２は本発明の一実施形態に係る映像信号切換え部１６ａの構成を示すブロック図である。
【００１７】
ラインメモリ（Ａ）２１及び（Ｂ）２２は１走査線分の映像データを記憶する。映像データＶＤ１は走査線単位でラインメモリ２１及び２２に交互に記憶される。演算器２３はラインメモリ２１及び２２の出力を所定の比率で合成して新たな映像信号を算出するもので、例えばラインメモリ２１及び２２の出力の平均値を算出する。
【００１８】
セレクタ回路２４ａはラインメモリ２１及び２２、及び演算器２３の出力の１つを選択し、走査線の映像データＶＤ２として出力する。映像出力制御部２５ａは、入力信号方式ＩＭＤに応じてセレクタ回路２４ａを制御する。
【００１９】
図３は入力信号方式が４８０ｉ、１０８０ｉ等のインターレース方式の場合の映像信号切換え部１６ａの動作を示すタイミングチャートである。
【００２０】
例えば入力信号方式が１０８０ｉの場合、走査線５４０本分の映像データが１フィールドの映像データとしてテレビジョン受信機１１に入力される。図３（ａ）のように、映像信号切換え部１６ａにおいて映像データはラインメモリＡ及びＢに走査線単位で交互に書き込まれる。図３において縦軸はメモリアドレス（ＡＤＲ）、横軸は時間（ｔ）である。ラインメモリＡ及びＢに書き込まれた映像データは、図３（ｂ）のように図３（ａ）の書込み時に比べ２倍の速度で、２回読み出される。
【００２１】
図３（ｄ）は映像出力制御部２５ａの制御出力である。即ち、映像出力制御部２５ａはラインメモリＢに対して映像データが書き込まれている時間帯付近で、ラインメモリＡの出力ラインＬａが選択されるようにセレクタ２４ａを制御する。又、映像出力制御部２５ａはラインメモリＡに対して映像データが書き込まれている時間帯付近で、ラインメモリＢの出力ラインＬｂが選択されるようにセレクタ２４ａを制御する。
【００２２】
この結果、セレクタ２４ａからは、図３（ｃ）のように、ラインメモリＢに対して映像データが書き込まれている時間帯付近で、ラインメモリＡに既に書き込まれたデータが２回出力される。又、ラインメモリＡに対して映像データが書き込まれている時間帯付近で、ラインメモリＢに既に書き込まれたデータが２回出力される。
【００２３】
図４は図２の回路によって出力された映像を表示した場合の、奇数（ＯＤＤ）フィールド及び偶数（ＥＶＮ）フィールドにおける映像データの表示シーケンスを示す。図４（ａ）のように奇数フィールドでは表示装置１７の第１走査ラインから、映像データがＡ、Ａ、Ｂ、Ｂ、Ｃ、Ｃ、Ｄ、…と表示される。偶数フィールドでは表示装置１７の第２走査ラインから、映像データがＡ、Ａ、Ｂ、Ｂ、Ｃ、Ｃ、Ｄ、…と表示される。このように、奇数フィールド及び偶数フィールドでは、前記読み出しの所定回数×（１／２）本分の走査線だけずれて映像データが表示装置１７に表示される。本実施形態では同一走査線をｎ回走査し（ｎ＝２）、次のフィールドにおいてはｎ／２本（＝１本）走査線をずらしたところから同様に同一走査線をｎ回走査するようにしている。これにより、高精彩な映像表現が可能となる。
【００２４】
以上のようにして、インターレースの信号を順次走査の表示装置に擬似的にインターレースの状態を保ったまま表示することが可能となる。この映像は１走査ライン隔てて隣接する上下のインターレース走査ラインの入力映像データの平均値を、中間の走査ラインの映像データとして表示する従来の方式よりも、垂直方向のボケ感が少なく解像度の高い表示が行える。この表示方式は、走査線の数が多く垂直解像度の高い表示装置ほどインターレースのフリッカーも目立ちにくく、フィールドメモリを使わずとも良好な表示が可能である。特に、有効走査線を１０８０本以上有する液晶或いはプラズマ表示装置等の順次走査表示装置において本発明は効果的に作用する。
【００２５】
次に、インターレースではなく、順次走査の映像信号が入力され、その映像を拡大表示する場合の動作を説明する。
【００２６】
図５は入力信号方式が４８０ｐ、７２０ｐ等の順次走査方式の場合の映像信号切換え部１６ａの動作を示すタイミングチャートである。この方式では、１走査ライン隔てて隣接する上下の走査ラインの映像データの平均値を、中間の走査線の映像データとして表示する。
【００２７】
例えば入力信号方式が４８０ｐの場合、走査線４８０本分の映像データが１フレームの映像データとしてテレビジョン受像機１１に入力される。図５（ａ）のように、映像信号切換え部１６ａにおいて映像データは走査線単位でラインメモリＡ及びＢに交互に書き込まれる。ラインメモリＡ及びＢに書き込まれた映像データは、図５（ｂ）のように図５（ａ）の書込み時に比べ、２倍以上の速度で３回読み出される。
【００２８】
図５（ｄ）は映像出力制御部２５ａの制御出力である。即ち、映像出力制御部２５ａはラインメモリＢに対して映像データが書き込まれている時間帯付近で、出力ラインがＬａ、Ｌｂの順で選択されるようにセレクタ２４ａを制御する。又、映像出力制御部２５ａはラインメモリＡに対して映像データが書き込まれている時間帯付近で、出力ラインがＬｃ、Ｌｂの順で選択されるようにセレクタ２４ａを制御する。
【００２９】
この結果、セレクタ２４ａからは、図５（ｃ）のように、１走査ライン隔てて隣接する２走査ラインの映像データの平均値（例えば（Ａ＋Ｂ）／２）が、中間の走査ラインの映像データとして出力される。入力信号が７２０ｐの場合、表示装置１７における走査線の３本のうち１本に、新たに算出された映像データが出力される。
【００３０】
次に画像表示装置１７について説明する。図６は画像表示装置１７としての液晶表示装置の構成例を示す。
【００３１】
この表示装置は、薄膜トランジスタ素子（以下ＴＦＴと称する）１０４とＴＦＴ１０４のソースに接続される液晶容量素子１０６及び補助容量（Ｃｓ）１０７とで構成される表示画素がガラス基板１０１上に行と列のマトリクス状に配置されている。１０９は表示画素で構成された表示領域である。各列を構成するＴＦＴ１０４のドレインには信号線１０２が接続され、各行を構成するＴＦＴ１０４のゲートには走査線１０３が接続されている。各行の補助容量１０７の他方の端子にはＣｓ線１０８が配線されている。
【００３２】
信号線駆動回路１は表示制御部１８から表示制御信号ＣＬＫとして画素クロック信号及び水平同期信号に同期したＸスタートパルス、及び映像信号切換え部１６ａから映像データＶＤ２を入力し、該映像データをＤ／Ａ変換し、複数の信号線１０２に映像信号を順次供給する。走査線駆動回路２は表示制御部１８から表示制御信号ＣＬＫとして垂直同期パルスに同期したＹスタートパルス及び水平同期パルスを入力し、走査周期で走査線１０３に順次走査パルスを供給する。
【００３３】
図７は信号線駆動回路１の構成例を示す図である。この信号線駆動回路１では、画素クロックに同期したクロック信号ＣＬとクロック信号を反転したクロック信号／ＣＬによってシフトレジスタＳ／Ｒが制御され、ＤＡＣ２２によりアナログ信号に変換された映像信号がシフトレジスタＳ／Ｒの制御の下にアナログスイッチＡＳＷによって信号線１０２に順次左から右又は右から左へ画素周期で供給される。
【００３４】
次に本発明の第２の実施形態を説明する。図８は第２の実施形態に係る映像信号切換え部１６ｂの構成を示すブロック図である。
【００３５】
映像信号切換え部１６ｂは入力映像データＶＤ１が順次走査方式の場合、図５と同様に動作する。つまり映像出力制御部２５ｂは、ラインメモリＢに対して映像データが書き込まれている時間帯付近で、出力ラインがＬａ、Ｌｂの順で選択されるようにセレクタ２４ａを制御する。又、映像出力制御部２５ｂはラインメモリＡに対して映像データが書き込まれている時間帯付近で、出力ラインがＬｃ、Ｌｂの順で選択されるようにセレクタ２４ａを制御する。
【００３６】
入力映像データＶＤ１がインターレース方式の場合、映像信号切換え部１６ｂは入力映像データＶＤ１をそのまま出力映像データＶＤ２として提供する。つまり映像出力制御部２５ｂは、信号ラインＬｄのみが選択され、信号ラインＬｄ上の映像データが映像データＶＤ２として出力されるように、セレクタ２４ｂを制御する。
【００３７】
入力映像データＶＤ１がインターレース方式の場合の液晶表示装置１７の動作を説明する。この場合走査線駆動回路２は表示制御部１８の制御の下に、１走査期間において隣合う２走査線１０３を同時に選択する（ハイレベルとする）。この結果、信号線駆動回路１に転送された映像信号は、２行の走査線に接続される表示画素に書き込まれる。走査線駆動回路２は２走査線単位で走査線駆動信号を複数の走査線１０３に対して順次供給する。
【００３８】
本実施形態による映像データの表示シーケンスは、図３に示した映像信号切換え部１６ａの動作の結果表示部に表示される映像データの表示シーケンスと同一である。
【００３９】
次に本発明の第３の実施形態を説明する。
【００４０】
上記第１及び第２の実施形態で説明したような映像信号切換え処理は、操作部２０を介して入力されるユーザ指示に応じて変更してもよい。この場合ユーザは、図３及び図５の一方の動作に対応する表示モードを操作部２０からテレビジョン受像機１１に指示する。ここで表示モードとは、図４のように表示装置１７の２走査線に同一の画像信号が表示されるモード、又は１走査線隔てた上下走査線の映像データの平均値が、中間の走査線の映像データとして表示されるモードである。
【００４１】
ＣＰＵ１４はユーザ指示に応じて制御信号ＩＭＤ及びＤＭＤ等を変更する。この結果、映像出力制御部２５はユーザ指示に応じてセレクタ回路２４を制御し、表示制御部１８はユーザ指示に応じて表示部１７に対する制御信号ＣＬＫを出力する。従って、ユーザの嗜好にあった映像モードで映像を画像表示部１７に表示することができる。
【００４２】
【発明の効果】
以上説明したように本発明によれば、入力映像信号の走査方式に応じて信号変換方式を切替えることで、フレームメモリを使用せずにインターレース及び順次の入力信号に対し違和感のない映像を表示することが可能となる。
【図面の簡単な説明】
【図１】本発明の画像表示装置としてのテレビジョン受像機１１の構成例を示すブロック図。
【図２】本発明の一実施形態に係る映像信号切換え部１６ａの構成を示すブロック図。
【図３】入力信号方式がインターレースの場合の映像信号切換え部１６ａの動作を示すタイミングチャート。
【図４】奇数（ＯＤＤ）フィールド及び偶数（ＥＶＮ）フィールドにおける映像データの表示シーケンスを示す図。
【図５】入力信号方式が順次走査の場合の映像信号切換え部１６ａの動作を示すタイミングチャート。
【図６】画像表示装置１７としての液晶表示装置の構成を示す図。
【図７】信号線駆動回路１の構成例を示す図。
【図８】第２の実施形態に係る映像信号切換え部１６ｂの構成を示すブロック図。
【図１】
2004173182.tif 000003
【図２】
2004173182.tif 000004
【図３】
2004173182.tif 000005
【図４】
2004173182.tif 000006
【図５】
2004173182.tif 000007
【図６】
2004173182.tif 000008
【図７】
2004173182.tif 000009
【図８】
2004173182.tif 000010