(57)【要約】【課題】有機ＥＬ素子１１３０が劣化しても、流れる電流量を一定となるようにして表示画像の品質低下を防止する。【解決手段】画素回路１１０に、走査線１０２が選択されたとき、データ線１０４に流れる電流に応じた電荷を蓄積する容量素子１１２０と、選択後、蓄積された電荷に応じた電流Ｉ２を、そのソース・ドレイン間に流すＴＦＴ１１０２と、陽極がＴＦＴ１１０２のドレイン側に接続された有機ＥＬ素子１１３０と、有機ＥＬ素子１１３０への印加電圧を検出して、印加電圧に応じた電流Ｉ３をソース・ドレイン間に流すＴＦＴ１１１２と、電流Ｉ３のミラー電流Ｉ４を生成して、電流Ｉ２に加算する補正回路１１１０とを設ける。【選択図】      図４
2004302211.tif 000002
【特許請求の範囲】
【請求項１】
走査線とデータ線との交差部に配置される画素回路であって、
前記走査線が選択されたとき、前記データ線に流れる電流、または前記データ線の電圧に応じた電荷を蓄積する容量素子と、
前記容量素子に蓄積された電荷に応じて導通状態が設定され、電流を、その第１の端子および第２の端子の間に流す駆動トランジスタと、
その一端が前記第１の端子に電気的に接続されて、少なくとも前記駆動トランジスタが流す電流によって駆動される被駆動素子と、
前記被駆動素子の一端における電圧を検出する検出素子と、
前記被駆動素子に流れる電流を、前記検出素子によって検出された電圧の絶対値に応じて補正する補正回路と
を具備することを特徴とする画素回路。
【請求項２】
前記補正回路は、前記検出素子による検出電圧に応じた電流を生成するとともに、該生成電流を前記駆動トランジスタが流す電流に加算する
ことを特徴とする請求項１に記載の画素回路。
【請求項３】
前記検出素子は、前記被駆動素子の一端にそのゲートが接続されて、そのゲート電圧に応じて導通状態が設定され、電流を、その第３の端子および第４の端子の間に流す検出トランジスタであり、
前記補正回路は、前記検出トランジスタの第１の端子および第２の端子の間に流れる電流に対応する電流を生成する
ことを特徴とする請求項２に記載の画素回路。
【請求項４】
前記補正回路は、前記第３の端子および前記第４の端子の間に流れる電流のミラー電流を生成するカレントミラー回路である
ことを特徴とする請求項３に記載の画素回路。
【請求項５】
前記補正回路は、前記検出素子によって検出された電圧を反転増幅して、前記被駆動素子に印加する
ことを特徴とする請求項２に記載の画素回路。
【請求項６】
その一端が前記第１の端子に接続され、その他端が前記被駆動素子の一端に接続されて、前記走査線の非選択時に前記駆動トランジスタと前記被駆動素子との間の導通状態を制御するスイッチを備え、
前記検出素子は、前記スイッチの一端における電圧を検出し、
前記補正回路は、該生成電流を前記スイッチの一端に流す
ことを特徴とする請求項２に記載の画素回路。
【請求項７】
前記走査線が選択されたとき、オンするスイッチングトランジスタと、
前記走査線が選択されたとき、前記駆動トランジスタをダイオード接続させる補償トランジスタと
を備え、
前記容量素子は、前記スイッチングトランジスタがオンしたとき、前記データ線に流れる電流に応じた電荷を蓄積する
ことを特徴とする請求項１に記載の画素回路。
【請求項８】
前記走査線が選択されたとき、オンするスイッチングトランジスタを備え、
前記容量素子は、前記スイッチングトランジスタがオンしたとき、前記データ線の電圧に応じた電荷を蓄積する
ことを特徴とする請求項１に記載の画素回路。
【請求項９】
前記補正回路は、前記検出素子による検出電圧の絶対値が大きければ、前記駆動トランジスタの第１の端子または第２の端子の他方と前記被駆動素子の他端との間の電圧を絶対値でみて大きくなる方向に操作する
ことを特徴とする請求項１に記載の画素回路。
【請求項１０】
そのゲートが容量素子の一端に接続され、前記容量素子に蓄積された電荷に応じて、その第１の端子および第２の端子の導通状態が設定される駆動トランジスタと、
その一端が前記第１の端子に電気的に接続された被駆動素子と、
前記被駆動素子の一端における電圧を検出する検出素子と、
前記検出素子によって検出された電圧を示す信号を入力する入力端と、前記第１の端子に電気的に接続された出力端とを有し、前記入力端に入力された信号で示される電圧の絶対値に応じた電流を前記出力端に供給する補正回路と
を具備することを特徴とする画素回路。
【請求項１１】
前記検出素子は、そのゲートが前記被駆動素子の一端に接続され、そのゲート電圧に応じて、その第３の端子および第４の端子の導通状態が設定される検出トランジスタである
ことを特徴とする請求項１０に記載の画素回路。
【請求項１２】
前記補正回路は、
その第５の端子とゲートとが接続されるとともに、その第６の端子が電源電圧の給電線に接続される一方、前記第５の端子が前記第３の端子に接続された第１トランジスタと、
そのゲートが、前記第１トランジスタのゲートおよび前記第５の端子に接続されるとともに、その第７の端子が前記第１の端子に電気的に接続される一方、
その第８の端子が前記給電線に接続された第２トランジスタと
を有することを特徴とする請求項１１に記載の画素回路。
【請求項１３】
前記補正回路は、
そのゲートに基準電圧が印加されるとともに、その第９の端子が前記第３の端子に接続される一方、その第１０の端子が電源電圧の給電線に接続された第３トランジスタと、
そのゲートが前記第９の端子に接続されるとともに、その第１１の端子が前記第１の端子に電気的に接続される一方、その第１２の端子が前記給電線に接続された第４トランジスタと
を有することを特徴とする請求項１１に記載の画素回路。
【請求項１４】
その一端が前記第１の端子に接続され、その他端が前記被駆動素子の一端に接続されたスイッチを備え、
前記検出素子は、前記スイッチの一端における電圧を検出する
ことを特徴とする請求項１０に記載の画素回路。
【請求項１５】
前記駆動トランジスタのゲートおよび前記第１の端子の間を短絡させる補償トランジスタを備え、
前記容量素子は、前記補償トランジスタが前記駆動トランジスタのゲートおよび前記第１の端子を短絡させたときに、前記第１の端子の電圧に応じた電荷を蓄積する
ことを特徴とする請求項１０に記載の画素回路。
【請求項１６】
複数のデータ線と、複数の走査線と、前記複数のデータ線と前記複数のデータ線との交差部に対応して配置された、請求項１乃至１５のいずれかに記載の複数の画素回路と、を備えたことを特徴とする電気光学装置。
【請求項１７】
複数の走査線と複数のデータ線との交差部にそれぞれ配置されるとともに、各々が被駆動素子を有する画素回路と、
前記走査線を選択する走査線駆動回路と、
前記走査線駆動回路によって走査線が選択されたとき、当該走査線に対応する画素回路の被駆動素子に流すべき電流、または、該電流に応じた電圧を、データ線を介して供給するデータ線駆動回路とを備え、
前記画素回路は、
対応する走査線が選択されたとき、対応するデータ線に流れる電流または電圧に応じた電荷を蓄積する容量素子と、
前記容量素子に蓄積された電荷に応じて導通状態が設定され、電流を、その第１の端子および第２の端子の間に流す駆動トランジスタと、
その一端が前記第１の端子に電気的に接続されて、少なくとも前記駆動トランジスタが流す電流によって駆動される被駆動素子と、
前記被駆動素子の一端における電圧を検出する検出素子と、
前記被駆動素子に流れる電流を、前記検出素子によって検出された電圧の絶対値に応じて補正する補正回路と
を具備することを特徴とする電気光学装置。
【請求項１８】
請求項１６または請求項１７に記載の電気光学装置を有する
ことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、有機ＥＬ（Ｅｌｅｃｔｒｏｎｉｃ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子などのような電流型の被駆動素子の経年変化等に対処した画素回路、電気光学装置および電子機器に関する。
【０００２】
【従来の技術】
近年、従来のＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）素子に代わる次世代の発光デバイスとして、有機ＥＬ素子が注目されている。有機ＥＬ素子は、電流に比例して自ら発光する自発光素子であるために、視野角依存性が少なく、また、バックライトが不要となる結果、低消費電力であるなど、表示パネルとして優れた特性を有している。
このような有機ＥＬ素子の駆動には、ＬＣＤ素子と同様に、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、以下「ＴＦＴ」と省略する）などのような能動素子を用いるアクティブマトリクス方式と、能動素子を用いないパッシブマトリクス方式とに大別することができるが、駆動電圧が低くて済む等の理由により、後者に係るアクティブマトリクス方式が優れていると考えられている。
ここで、有機ＥＬ素子は、ＬＣＤ素子のような電圧保持性を有しないので、流れる電流が途絶えると、発光状態が維持できなくなる。このため、容量素子に電圧を一旦蓄積するとともに、蓄積電圧がゲートに印加された駆動トランジスタによって、有機ＥＬ素子に電流を流し続ける構成が一般的である（例えば、特許文献１参照）。
【０００３】
【特許文献１】
国際公開第ＷＯ９８／３６４０６号パンフレット
【０００４】
【発明が解決しようとする課題】
しかしながら、有機ＥＬ素子は、経年変化などによって劣化する傾向がある。詳細には、有機ＥＬ素子に一定電流を流すために必要な電圧は、時間経過とともに上昇する傾向がある。そして、このような電圧上昇に起因して、有機ＥＬ素子に流れる電流が目標値から低下して、所定の輝度で発光することができず、したがって、表示画像の品質を低下させる、という問題があった。なお、環境温度の変化によっても、有機ＥＬ素子に一定電流を流すために必要な電圧が変化する。
本発明は、このような事情に鑑みてなされたもので、その目的とするところは、有機ＥＬ素子のような電流型の被駆動素子に一定電流を流すために必要な電圧が劣化や環境温度などにより変化しても、表示画像の品質低下を防止することが可能な画素回路、電気光学装置および電子機器をそれぞれ提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る画素回路は、走査線とデータ線との交差部に配置される画素回路であって、前記走査線が選択されたとき、前記データ線に流れる電流、または前記データ線の電圧に応じた電荷を蓄積する容量素子と、前記容量素子に蓄積された電荷に応じて導通状態が設定され、電流を、その第１の端子および第２の端子の間に流す駆動トランジスタと、その一端が前記第１の端子に電気的に接続されて、少なくとも前記駆動トランジスタが流す電流によって駆動される被駆動素子と、前記被駆動素子の一端における電圧を検出する検出素子と、前記被駆動素子に流れる電流を、前記検出素子によって検出された電圧の絶対値に応じて補正する補正回路とを具備することを特徴とする。この構成によれば、駆動トランジスタによる電流は、補正回路によって補正されるので、被駆動素子が劣化等しても、被駆動素子に流す電流は、目標値たるデータ線に流れる電流、またはデータ線の電圧に対応する電流と、ほぼ一致する。
【０００６】
この構成において、前記補正回路は、前記検出素子による検出電圧に応じた電流を生成するとともに、該生成電流を前記駆動トランジスタが流す電流に加算するとしても良い。また、このように電流を加算する場合、前記検出素子は、前記被駆動素子の一端にそのゲートが接続されて、そのゲート電圧に応じて導通状態が設定され、電流を、その第３の端子および第４の端子の間に流す検出トランジスタであり、前記補正回路は、前記検出トランジスタの第１の端子および第２の端子の間に流れる電流に対応する電流を生成するとしても良い。この際、前記補正回路は、前記第３の端子および前記第４の端子の間に流れる電流のミラー電流を生成するカレントミラー回路としても良い。なお、ここでいうミラー電流とは、第３の端子および第４の端子に流れる電流と同値のほか、該電流と等比の電流も含む。
電流を加算する場合、前記補正回路は、前記検出素子によって検出された電圧を反転増幅して、前記被駆動素子に印加するとしても良い。また、電流を加算する場合、その一端が前記第１の端子に接続され、その他端が前記被駆動素子の一端に接続されて、前記走査線の非選択時に前記駆動トランジスタと前記被駆動素子との間の導通状態を制御するスイッチを備え、前記検出素子は、前記スイッチの一端における電圧を検出し、前記補正回路は、該生成電流を前記スイッチの一端に流すようにしても良い。
【０００７】
また、上記構成において、前記走査線が選択されたとき、オンするスイッチングトランジスタと、前記走査線が選択されたとき、前記駆動トランジスタをダイオード接続させる補償トランジスタとを備え、前記容量素子は、前記スイッチングトランジスタがオンしたとき、前記データ線に流れる電流に応じた電荷を蓄積するようにしても良い。また、前記走査線が選択されたとき、オンするスイッチングトランジスタを備え、前記容量素子は、前記スイッチングトランジスタがオンしたとき、前記データ線の電圧に応じた電荷を蓄積するようにしても良い。
【０００８】
本発明においては、電流を加算する構成のほか、電圧操作によっても同様な効果が得られる。例えば、上記構成において、前記補正回路は、前記検出素子による検出電圧の絶対値が大きければ、前記駆動トランジスタの第１の端子または第２の端子の他方と前記被駆動素子の他端との間の電圧を絶対値でみて大きくなる方向に操作するようにしても良い。
【０００９】
また、上記目的を達成するため、本発明に係る別の画像回路は、そのゲートが容量素子の一端に接続され、前記容量素子に蓄積された電荷に応じて、その第１の端子および第２の端子の導通状態が設定される駆動トランジスタと、その一端が前記第１の端子に電気的に接続された被駆動素子と、前記被駆動素子の一端における電圧を検出する検出素子と、前記検出素子によって検出された電圧を示す信号を入力する入力端と、前記第１の端子に電気的に接続された出力端とを有し、前記入力端に入力された信号で示される電圧の絶対値に応じた電流を前記出力端に供給する補正回路とを具備することを特徴とする。この構成によっても、駆動トランジスタによる電流は、補正回路によって補正されるので、被駆動素子が劣化等しても、被駆動素子に流す電流は、目標値たるデータ線に流れる電流、またはデータ線の電圧に対応する電流と、ほぼ一致する。
【００１０】
この構成において、前記検出素子は、そのゲートが前記被駆動素子の一端に接続され、そのゲート電圧に応じて、その第３の端子および第４の端子の導通状態が設定される検出トランジスタとしても良い。
このような検出トランジスタを用いる場合、前記補正回路は、その第５の端子とゲートとが接続されるとともに、その第６の端子が電源電圧の給電線に接続される一方、前記第５の端子が前記第３の端子に接続された第１トランジスタと、そのゲートが、前記第１トランジスタのゲートおよび前記第５の端子に接続されるとともに、その第７の端子が前記第１の端子に電気的に接続される一方、その第８の端子が前記給電線に接続された第２トランジスタとを有するようにしても良いし、そのゲートに基準電圧が印加されるとともに、その第９の端子が前記第３の端子に接続される一方、その第１０の端子が電源電圧の給電線に接続された第３トランジスタと、そのゲートが前記第９の端子に接続されるとともに、その第１１の端子が前記第１の端子に電気的に接続される一方、その第１２の端子が前記給電線に接続された第４トランジスタとを有するようにしても良い。
【００１１】
上記画素回路において、その一端が前記第１の端子に接続され、その他端が前記被駆動素子の一端に接続されたスイッチを備え、前記検出素子は、前記スイッチの一端における電圧を検出するようにしても良い。また、上記画素回路において、前記駆動トランジスタのゲートおよび前記第１の端子の間を短絡させる補償トランジスタを備え、前記容量素子は、前記補償トランジスタが前記駆動トランジスタのゲートおよび前記第１の端子を短絡させたときに、前記第１の端子の電圧に応じた電荷を蓄積するようにしても良い。
【００１２】
上記目的を達成するため、本発明に係る第１の電気光学装置は、複数のデータ線と、複数の走査線と、前記複数のデータ線と前記複数のデータ線との交差部に対応して配置された複数の上記の画素回路とを備えたことを特徴としている。
上記目的を達成するため、本発明に係る第２の電気光学装置は、複数の走査線と複数のデータ線との交差部にそれぞれ配置されるとともに、各々が被駆動素子を有する画素回路と、前記走査線を選択する走査線駆動回路と、前記走査線駆動回路によって走査線が選択されたとき、当該走査線に対応する画素回路の被駆動素子に流すべき電流、または、該電流に応じた電圧を、データ線を介して供給するデータ線駆動回路とを備え、前記画素回路は、対応する走査線が選択されたとき、対応するデータ線に流れる電流または電圧に応じた電荷を蓄積する容量素子と、前記容量素子に蓄積された電荷に応じて導通状態が設定され、電流を、その第１の端子および第２の端子の間に流す駆動トランジスタと、その一端が前記第１の端子に電気的に接続されて、少なくとも前記駆動トランジスタが流す電流によって駆動される被駆動素子と、前記被駆動素子の一端における電圧を検出する検出素子と、前記被駆動素子に流れる電流を、前記検出素子によって検出された電圧の絶対値に応じて補正する補正回路とを具備することを特徴とする。この構成によれば、駆動トランジスタによる電流は、補正回路によって補正されるので、被駆動素子が劣化等しても、被駆動素子に流す電流は、目標値たるデータ線に流れる電流、またはデータ線の電圧に対応する電流と、ほぼ一致する。
また、本発明に係る電子機器としては、この電気光学装置を有することが望ましい。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について説明する。
【００１４】
＜電気光学装置＞
図１は、実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１００は、複数ｍ本の走査線１０２と複数ｎ本のデータ線１０４とが互いに直交して（電気的には絶縁されている）延設されるとともに、その交差部に画素回路１１０を備える表示パネル１２０と、走査線１０２の各々を駆動する走査線駆動回路１３０と、データ線１０４の各々を駆動するデータ線駆動回路１４０と、コンピュータなどの外部機器から供給されるとともに、表示すべき画像の画素の階調を画素毎に規定するディジタルデータＤｍｅｍを記憶するためのメモリ１５０と、各部を制御する制御回路１６０と、各部に電源を供給する電源回路１７０とを含む。
【００１５】
一方、走査線駆動回路１３０は、走査線１０２を１本ずつ順番に選択するための走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍを生成するものであり、詳細には、図２に示されるように、１垂直走査期間（１Ｆ）の最初のタイミングから、１水平走査期間（１Ｈ）に相当する幅のパルスを１行目の走査線１０２に走査信号Ｙ１として供給し、以降、このパルスを順次シフトして、２、３、…、ｍ行目の走査線１０２の各々に走査信号Ｙ２、Ｙ３、…、Ｙｍとして供給する。ここで、一般的にｉ（ｉは、１≦ｉ≦ｍを満たす整数）行目の走査線１０２に供給される走査信号ＹｉがＨレベルになると、当該走査線１０２が選択されたことを意味する。
また、走査線駆動回路１３０は、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍにくわえて、その論理レベルを反転した信号を、それぞれ発光制御信号Ｖｇ１、Ｖｇ２、Ｖｇ３、…、Ｖｇｍとして生成して、表示パネル１２０に供給するが、発光制御信号を供給する信号線は、図１においては省略されている。
【００１６】
制御回路１６０は、走査線駆動回路１３０による走査線１０２の選択を制御するとともに、走査線１０２の選択動作に同期させて、１列からｎ列までのデータ線１０４に対応するディジタルデータＤｐｉｘ−１〜Ｄｐｉｘ−ｎをメモリ１５０から読み出してデータ線駆動回路１４０に供給する。
データ線駆動回路１４０は、図３に示されるように、電流生成回路３０をデータ線１０４毎に有する。ここで、一般的にｊ（ｊは、１≦ｊ≦ｎを満たす整数）列目の電流生成回路３０には、選択走査線１０２とｊ列目のデータ線１０４との交差部に対応するディジタルデータＤｐｉｘ−ｊが供給される。そして、当該電流生成回路３０は、供給されたディジタルデータＤｐｉｘ−ｊのディジタル値に応じた電流Ｉｏｕｔを生成するとともに、対応するｊ列目のデータ線１０４に流す。例えば、３列目のデータ線１０４に対応する電流生成回路３０は、選択走査線１０２と３列目のデータ線１０４との交差部に対応するディジタルデータＤｐｉｘ−３のディジタル値に応じた電流Ｉｏｕｔを生成するとともに、３列目のデータ線１０４に流す。
【００１７】
なお、電気光学装置１００における符号１２０、１３０、１４０、１５０、１６０、１７０の各要素は、それぞれが独立した部品により構成される場合や、一部または全部が一体となって構成される場合（例えば、走査線駆動回路１３０およびデータ線駆動回路１４０が一体となって集積化される場合や、表示パネル１２０を除く要素の一部または全部をプログラマブルＩＣチップで構成するとともに、これらの要素の機能を、当該ＩＣチップに書き込まれたプログラムによりソフトウェア的に実現する場合）など、実際には様々な形態で製品化され得る。
【００１８】
＜画素回路＞
次に、電気光学装置１００における画素回路１１０について説明する。図４は、その構成を示す回路図である。なお、本実施形態において、すべての画素回路１１０は、互いに同一構成であるが、ここでは、そのうちの１つで代表して説明するために、ｉ行目の走査線１０２とｊ列目のデータ線１０４との交差部分に設けられる画素回路１１０について説明することにする。
この図に示されるように、該走査線１０２と該データ線１０４との交差部分に設けられた画素回路１１０には、７個の薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、以下「ＴＦＴ」と省略する）１１０２、１１０４、１１０６、１１０８、１１１２、１１１４、１１１６と、容量素子１１２０と、有機ＥＬ素子１１３０とが備えられ、これらのうち、ＴＦＴ１１１４、１１１６によって、後述する補正回路１１１０が構成されている。
【００１９】
まず、画素回路１１０において、ｐチャネル型のＴＦＴ（駆動トランジスタ）１１０２のソースは、電源における高位側の電圧Ｖｄｄが印加された電源線１０９に接続される一方、そのドレインは、Ｑ点、すなわち、ｎチャネル型ＴＦＴ（スイッチングトランジスタ）１１０４のドレイン、ｎチャネル型ＴＦＴ（点灯スイッチ）１１０６のドレイン、ｎチャネル型ＴＦＴ１１０８（補償トランジスタ）のソース、ｎチャネル型ＴＦＴ１１１２のゲート、およびｐチャネル型ＴＦＴ１１１６のドレインにそれぞれ接続されている。
【００２０】
容量素子１１２０の一端は、上記電源線１０９に接続される一方、その他端は、ＴＦＴ１１０２のゲートおよびＴＦＴ１１０８のドレインにそれぞれ接続されている。ここで、容量素子１１２０は、後述するように走査線１０２の選択時におけるＴＦＴ１１０２のゲート電圧を保持するためのものである。このため、容量素子１１２０の一端は、定電位であれば良いので、電源線１０９への接続ではなくて、接地されていても構わない。
【００２１】
ＴＦＴ１１０４のゲートは走査線１０２に接続され、そのソースは、データ線１０４に接続されている。また、ＴＦＴ１１０８のゲートは走査線１０２に接続されている。
一方、ＴＦＴ１１０６のゲートは、発光制御線１０８に接続され、そのソースは、有機ＥＬ素子１１３０の陽極に接続されている。ここで、発光制御線１０８については、走査線駆動回路１３０による発光制御信号Ｖｇｉが供給される。また、有機ＥＬ素子１１３０については、陽極と陰極の間に有機ＥＬ層が挟持されて、順方向電流に応じた輝度にて発光する構成となっている。なお、有機ＥＬ素子１１３０の陰極は、画素回路１１０のすべてにわたって共通の電極であり、電源における低位（基準）電圧Ｇｎｄに接地されている。
【００２２】
次に、ＴＦＴ１１１２のソースは、低位電圧Ｇｎｄに接地されている。一方、補正回路１１１０を構成するｐチャネル型ＴＦＴ１１１４のソースは、電源線１０９に接続され、そのドレイン・ゲートは、共通接続されるとともに、ＴＦＴ１１１２のドレインに接続されている。一方、ＴＦＴ１１１６のソースは、電源線１０９に接続され、そのゲートは、ＴＦＴ１１１４のドレイン・ゲートの共通接続点に接続されている。
ここで、ＴＦＴ１１１４は、そのドレイン・ゲートが共通接続されているのでダイオードとして機能するとともに、ＴＦＴ１１１６のゲートは、ＴＦＴ１１１４のドレイン・ゲートの共通接続点に接続されているので、ＴＦＴ１１１４、１１１６のトランジスタ特性（電流増幅率）が互いに同一であるとすると、ＴＦＴ１１１４、１１１６は、ＴＦＴ１１１４（１１１２）のソース・ドレイン間に流れる電流Ｉ３と同一のミラー電流Ｉ４を、ＴＦＴ１１１６のソース・ドレイン間に流すカレントミラー回路として機能する。
【００２３】
次に、画素回路１１０の動作について、補正回路１１１０が存在しない構成を仮定して説明する。
まず、ｉ行目の走査線１０２が選択されて、走査信号ＹｉがＨレベルになると、ｎチャネル型ＴＦＴ１１０８が、ソースおよびドレインの間において導通（オン）状態となるので、ＴＦＴ１１０２は、ゲートとドレインとが互いに接続されてダイオードとして機能する。走査線１０２に供給される走査信号ＹｉがＨレベルになると、ｎチャネル型ＴＦＴ１１０４も、ＴＦＴ１１０８と同様に導通状態となるので、結局、電流生成回路３０による電流Ｉｏｕｔが、電源線１０９→ＴＦＴ１１０２→ＴＦＴ１１０４→データ線１０４という経路で流れるとともに、そのときに、ＴＦＴ１１０２のゲート電圧に応じた電荷が容量素子１１２０に蓄積される。
【００２４】
次に、ｉ行目の走査線１０２の選択が終了して非選択となり、走査信号ＹｉがＬレベルになると、ＴＦＴ１１０４、１１０８はともに非導通（オフ）状態となるが、容量素子１１２０における電荷の蓄積状態は変化しないので、ＴＦＴ１１０２のゲートは、電流Ｉｏｕｔが流れたときの電圧に保持されることになる。
また、走査信号ＹｉがＬレベルになると、発光制御信号ＶｇｉがＨレベルとなる。このため、ｎチャネル型のＴＦＴ１１０６がオンするので、ＴＦＴ１１０２のソースおよびドレインの間には、そのゲート電圧に応じた電流が流れる。詳細には、この電流は、電源線１０９→ＴＦＴ１１０２→ＴＦＴ１１０６→有機ＥＬ素子１１３０という経路で流れる。このため、有機ＥＬ素子１１３０は、該電流値に応じた輝度で発光することになる。
【００２５】
ここで、有機ＥＬ素子１１３０に流れる電流は、第１に、ＴＦＴ１１０２のゲート電圧で定まるが、そのゲート電圧は、Ｈレベルの走査信号によって電流Ｉｏｕｔがデータ線１０４に流れたときに、容量素子１１２０によって保持された電圧である。このため、発光制御信号ＶｇｉがＨレベルになったときに、有機ＥＬ素子１１３０に流れる電流は、理想的には、直前に流れた電流Ｉｏｕｔにほぼ一致するはずである。
【００２６】
しかしながら、補正回路１１１０が存在しない構成では、次の理由により、発光制御信号ＶｇｉがＨレベルになったときに有機ＥＬ素子１１３０に流れる電流が、電流生成回路３０による電流Ｉｏｕｔに一致しない。
すなわち、電流生成回路３０による電流Ｉｏｕｔは、有機ＥＬ素子１１３０が劣化等していない場合の目標値であり、実際には、製造時からの期間経過による劣化していれば、有機ＥＬ素子１１３０に一定電流を流すために必要な電圧が上昇している。ここで、有機ＥＬ素子１１３０の端子間電圧が劣化により上昇していると、その分、ＴＦＴ１１０２のソース・ドレイン間の電圧が低くなる。ＴＦＴのソース・ドレイン電流は、飽和領域であっても、そのソース・ドレイン間の電圧に依存する性質が強い。
このため、発光制御信号ＶｇｉがＨレベルとなってＴＦＴ１１０６がオンしたときにおけるＴＦＴ１１０２のソース・ドレイン間の電圧は、走査信号ＹｉがＨレベルになってＴＦＴ１１０４がオンしたときの値と比較して、低くなってしまうので、有機ＥＬ素子１１３０に流れる電流も、目標値たる電流Ｉｏｕｔに対して不足するのである。
したがって、補正回路１１１０が存在しない構成では、発光制御信号ＶｇｉがＨレベルになったときに有機ＥＬ素子１１３０に流れる電流は、電流生成回路３０による電流Ｉｏｕｔよりも小さくなって、目標値たる電流Ｉｏｕｔに一致しないのである。
【００２７】
そこで、補正回路１１１０が存在する本実施形態について説明すると、ＴＦＴ１１１２のゲートは、ＴＦＴ１１０２のドレインに接続されているので、有機ＥＬ素子１１３０の劣化によりＴＦＴ１１０２のソース・ドレイン間の電圧が低くなると、ＴＦＴ１１１２のソース・ドレイン間に流れる電流Ｉ３は、大きくなる。
上述したように、ＴＦＴ１１１４、１１１６はカレントミラー回路であるので、ＴＦＴ１１１６のソース・ドレイン間に流れる電流Ｉ４は、上記電流Ｉ３に一致する。そして、この電流Ｉ４が、Ｑ点において、ＴＦＴ１１０２による電流Ｉ２に加算されて、有機ＥＬ素子１１３０に流れることとなる。
したがって、本実施形態によれば、発光制御信号ＶｇｉがＨレベルになったとき、有機ＥＬ素子１１３０の劣化によって、ＴＦＴ１１０２のソース・ドレイン間に流れる電流Ｉ２が電流生成回路３０による電流Ｉｏｕｔよりも小さくなっても、その不足分が電流Ｉ４によって補われるので、有機ＥＬ素子１１３０に流れる電流Ｉ１を、目標値たる電流Ｉｏｕｔにほぼ一致させることができるのである。環境温度の変化があっても、同様に、有機ＥＬ素子１１３０に流れる電流を、電流Ｉｏｕｔにほぼ一致させることができる。
よって、仮に画素回路１１０のすべてにわたってＴＦＴ１１０２の特性にバラツキが生じても、各画素回路１１０に含まれる有機ＥＬ素子１１３０に対し同じ大きさの電流を供給することができるので、該バラツキに起因する表示ムラを抑えることも可能となる。
【００２８】
なおここでは、１個の画素回路１１０についてのみについて説明しているが、ｉ行目の走査線１０２は、ｍ個の画素回路１１０に共用されているので、走査信号ＹｉがＨレベルになると、共用されるｍ個の画素回路１１０においても同様な動作が実行されることになる。
さらに、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍは、図２に示されるように、順番に排他的にＨレベルとなる。この結果、すべての画素回路１１０において、同様な動作が実行されて、１フレームの画像が表示される。そして、この表示動作は、１垂直走査期間毎に繰り返される。
【００２９】
また、図４に示される画素回路１１０においては、ＴＦＴ１１１４、１１１６のトランジスタ特性が同一であるとしたが、両者の電流増幅率（β）を異ならせても良い。ここで、ＴＦＴ１１１４、１１１６の電流増幅率を、それぞれβ１、β２としたとき、電流Ｉ４は、電流Ｉ３のβ２／β１倍になる。
【００３０】
＜画素回路の別例：その１＞
本発明において、画素回路１１０については、図４に示される構成に限られず、種々の構成が考えられる。例えば、ＴＦＴ１１０２のドレイン電圧を検出するＴＦＴ１１２２と、検出されたドレイン電圧に対応する電流Ｉ４を生成して、ＴＦＴ１１２２による電流Ｉ２に加算する補正回路１１１０とについては、図４に示されるような構成に限られず、反転増幅器を用いても良い。
図５は、このような反転回路を有する画素回路１１２の構成を示す図である。この図において、反転増幅器１１２０は、ｎチャネル型のＴＦＴ１１２２、ｐチャネル型ＴＦＴ１１２４、１１２６を有し、このうち、ＴＦＴ１１２２のゲートは、Ｑ点に接続され、そのソースは接地されている。また、ＴＦＴ１１２４のゲートには、基準電圧Ｖｒｅｆが供給され、そのソースは電源線１０９に接続され、そのドレインは、ＴＦＴ１１２２のドレイン、およびＴＦＴ１１２６のゲートにそれぞれ接続されている。そして、ＴＦＴ１１２６のソースは、電源線１０９に接続される一方、そのドレインは、Ｑ点に接続されている。すなわち、反転増幅器１１２０では、ＴＦＴ１１２２のゲートが入力であり、ＴＦＴ１１２６のドレインが出力となる。
【００３１】
この反転増幅器１１２０において、有機ＥＬ素子１１３０の劣化によって、ＴＦＴ１１０２のドレイン電圧が高くなると（ＴＦＴ１１０２のソース・ドレイン間の電圧が絶対値でみて小さくなると）、ＴＦＴ１１２２のオン抵抗が小さくなるので、ＴＦＴ１１２２、１１２４による分圧点の電圧、すなわちＴＦＴ１１２６のゲート電圧が低くなる結果、ＴＦＴ１１２６のソース・ドレイン間に流れる電流Ｉ４が大きくなる。したがって、図５に示す画素回路１１２は、カレントミラー回路を有する画素回路１１０と同様に、有機ＥＬ素子１１３０に流れる電流Ｉ１を、目標値たる電流Ｉｏｕｔにほぼ一致させることができる。
この構成では、図４に示したカレントミラー回路と比較すると、不足分に対する電流Ｉ４の割合を、ＴＦＴ１１２４のゲート電圧Ｖｒｅｆを設定することによって、事後的に調整することもできる。
【００３２】
なお、図４または図５における発光制御信号Ｖｇ１、Ｖｇ２、Ｖｇ３、…、Ｖｇｍについては、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍの論理レベルを反転したものとして説明したが、発光制御信号Ｖｇ１、Ｖｇ２、Ｖｇ３、…、Ｖｇｍのアクティブレベル（Ｈレベル）となる期間を一括して狭める方向に制御する構成としても良い。また、走査線駆動回路１３０（図１参照）以外の別個の回路により供給する構成としても良い。
また、図４に示される画素回路１１０、または図５に示される画素回路１１２では、走査線１０２が選択されたときに、ディジタルデータのディジタル値に応じた電流、すなわち輝度に応じた電流Ｉｏｕｔがデータ線１０４に供給されるとして説明したが、当該輝度に応じた電圧がデータ線１０４に印加される構成でも良い。このような構成であっても、ＴＦＴ１１０２のゲート電圧が容量素子１１２０に保持されるので、当該輝度に応じた電流Ｉｏｕｔが供給される構成と同等な効果が得られる。
【００３３】
＜画素回路の別例＞
図４や図５に示した構成では、走査線１０２の選択時において、データ線１０４に、有機ＥＬ素子１１３０の輝度に応じた電流を流す構成としたが、有機ＥＬ素子１１３０の輝度に応じた電圧を印加する構成としても良い。
また、図４や図５に示した構成では、有機ＥＬ素子１１３０を駆動するＴＦＴ１１０２のドレイン電圧が高くなった場合に、当該ドレイン電圧に対応する電流Ｉ４を生成するとともに、ＴＦＴ１１２２による電流Ｉ２に加算する構成としたが、ＴＦＴ１１０２のドレイン電圧に応じて、そのソース電圧を高くする構成としても良い。
【００３４】
図６は、データ線１０４に、有機ＥＬ素子１１３０の輝度に応じた電圧を印加する場合であって、有機ＥＬ素子１１３０を駆動するＴＦＴ１１０２のドレイン電圧に応じて、そのソース電圧を高くするようにした画素回路１１４の構成を示す図である。
この図において、抵抗１１２７、ｐチャネル型のＴＦＴ１１２８および抵抗１１２９は、電源線１０９および接地線間に直列に接続されている。有機ＥＬ素子１１３０を駆動するＴＦＴ１１０２のソースは、抵抗１１２７とＴＦＴ１１２８のソースとの接続点、すなわち、電源線１０９および接地線間の分圧点に接続されている。一方、ＴＦＴ１１２８のゲートは、ＴＦＴ１１０２のドレインに接続されている。
【００３５】
なお、データ線１０４には、有機ＥＬ素子１１３０の輝度に応じた電圧が印加されるので、データ線駆動回路１４０（図３参照）においては、電流生成回路３０ではなく、ディジタルデータＤｐｉｘ−１〜Ｄｐｉｘ−ｎに応じた電圧を生成する電圧生成回路がデータ線１０４毎に設けられることになる（図示省略）。また、図６に示されるように容量素子１１２０の一端が接地されていても良いのは、上述した通りである。
【００３６】
この画素回路１１４では、画素回路１１０、１１２（図４、図５参照）において、走査線１０２の非選択時に有機ＥＬ素子１１３０を点灯させるためのＴＦＴ１１０６を廃した構成となっているので、ＴＦＴ１１０２のドレインが有機ＥＬ素子１１３０に直接接続されている。このため、ＴＦＴ１１０２のドレイン電圧イコール有機ＥＬ素子１１３０の印加電圧となっている。
【００３７】
この構成において、走査線１０２が選択されると、ＴＦＴ１１０４がオンするので、ＴＦＴ１１０２のゲートには、データ線１０４の電圧が印加される。このため、データ線１０４の印加電圧に応じた電流が、電源線１０９→抵抗１１２７→ＴＦＴ１１０２→有機ＥＬ素子１１３０という経路で流れるとともに、ＴＦＴ１１０２のゲート電圧に応じた電荷が容量素子１１２０に蓄積される。
この後、走査線１０２が非選択とされても、ＴＦＴ１１０２のゲートは、容量素子１１２０によって、走査線１０２が選択されたときの電圧に保持されているので、データ線１０４の印加電圧に応じた電流が、同一経路で流れ続けることになる。
【００３８】
ここで、有機ＥＬ素子１１３０の劣化によって、ＴＦＴ１１０２のドレイン電圧が高くなってしまっても、ＴＦＴ１１２８のソース・ドレイン間の抵抗もそれだけが大きくなるので、分圧点の電圧Ｖｄｄ−ｂが高くなる。このため、有機ＥＬ素子１１３０の劣化が進行しても、有機ＥＬ素子１１３０に流れる電流をほぼ一定に保つことができる。環境温度の変化であっても、同様に、有機ＥＬ素子１１３０に流れる電流をほぼ一定に保つことができる。
【００３９】
なお、この構成において、電源線１０９から接地線へ貫通電流が流れることによる電力損失を抑えるため、抵抗１１２９の抵抗値は大きく設定することが望ましく、また、電圧降下分を低く抑えるため、抵抗１１２７の抵抗値は小さく設定することが望ましい。ＴＦＴ１１２８のソース・ドレイン間の抵抗が大きいのであれば、抵抗１１２９を省略することもできる。
また、このようにＴＦＴ１１０２のソース電圧を、ＴＦＴ１１０２のドレイン電圧（有機ＥＬ素子１１３０への印加電圧）に応じて高くする構成については、特に図示はしないが、画素回路１１０において、ＴＦＴ１１１２、１１１４、１１１６に替えて適用しても良いのはもちろんである。
さらに、図６に示される画素回路１１４では、走査線１０２が選択されたときに、輝度に応じた電圧がデータ線１０４に印加されるとして説明したが、当該輝度に応じた電流がデータ線１０４に供給される構成でも良い。
【００４０】
ところで、有機ＥＬ素子１１３０の劣化は、１個だけ突出して進行する訳ではなく、表示パネル１２０全体にわたって均一に進行すると考えられる（後述するようにカラー表示をする場合を除く）。このため、すべての画素回路にわたって、個々にＴＦＴ１１０２のドレイン電圧（有機ＥＬ素子１１３０への印加電圧）を検出して、ＴＦＴ１１０２のソース電圧を高くする必要はなく、何個かに１個の割合で検出用の画素回路を設けるとともに、この画素回路において検出されたＴＦＴ１１０２のドレイン電圧に応じて、他の画素回路におけるＴＦＴ１１０２のソース電圧を高くする構成としても良い。
【００４１】
図７は、このような画素回路を適用した電気光学装置の構成を示すブロック図であり、図８は、その検出用の画素回路と、表示用の画素回路との関係を示す図である。
図７に示される電気光学装置１００においては、ＴＦＴ１１０２のソース電圧を検出するための画素回路１１４が０行目に設けられている一方、表示用の画素回路１１６が１行目からｍ行目まで設けられている。検出用として用いる０行目の画素回路１１４にあっては、その有機ＥＬ素子１１３０による発光が視認されないように、例えば遮光層（図示省略）の領域内に形成されるのが好ましい。
なお、図７において、走査線駆動回路１３０は、０行目からｍ行目まで順番に１本ずつ走査線１０２を選択するものとし、データ線駆動回路１４０は、ディジタルデータＤｐｉｘ−１に応じた電圧を１列目のデータ線１０４に印加し、ディジタルデータＤｐｉｘ−２に応じた電圧を２列目のデータ線１０４に印加し、以下同様に、ディジタルデータＤｐｉｘ−ｎに応じた電圧を、ｎ列目のデータ線１０４に供給するものとする。
一方、各列においては、図８に示されるように、０行ｊ列の画素回路１１４によって調整された電圧Ｖｄｄ−ｂが、１行ｊ列からｍ行ｊ列までの画素回路１１６におけるＴＦＴ１１０２のソース電圧としてそれぞれ用いられる構成となっている。
【００４２】
このような構成では、０行ｊ列の検出用の画素回路１１４において、有機ＥＬ素子１１３０の劣化によって、そのＴＦＴ１１０２のドレイン電圧が高くなると、ＴＦＴ１１２８のソース・ドレイン間の抵抗もそれだけが大きくなるので、分圧点の電圧Ｖｄｄ−ｂが高くなるように調整される。そして、この調整電圧が、１行ｊ列からｍ行ｊ列までの表示用画素回路１１６のＴＦＴ１１０２のソースに印加される。このため、１行ｊ列からｍ行ｊ列までの表示用画素回路１１６では、ＴＦＴ１１０２のドレイン電圧（有機ＥＬ素子１１３０の印加電圧）を検出する構成が存在しないにもかかわらず、有機ＥＬ素子１１３０の劣化が進行したり、環境温度が変化したりしても、有機ＥＬ素子１１３０に流れる電流をほぼ一定に保つことができる。
【００４３】
なお、環境温度の変化に対してより敏感に反応するために、抵抗１１２７、１１２９の少なくとも一方を、温度にしたがって抵抗値が変化する温度検出素子に置き換えても良いし、このような温度検出素子を、抵抗１１２７、１１２９に対して直列または並列に接続しても良い。
また、図７、図８に示す構成にあっては、検出用の画素回路１１４は、表示用として用いないとしたが、表示用として用いても良い。また、検出用の画素回路１１４を、各列で１個ではなく、各行で１個としても良いし、複数列または複数行で１個としても良いし、全体で１個としても良い。
一方、Ｒ（赤）、Ｇ（緑）、Ｂ（青）色を発光する有機ＥＬ素子を用いてカラー表示をする場合、色毎に有機ＥＬ素子の劣化の進行が異なるので、色毎に、検出して、その色のＴＦＴ１１０２のソース電圧を調整する構成としても良い。
【００４４】
＜その他＞
なお、各ＴＦＴのチャネル型は、必ずしも上述した通りである必要はなく、実際にはｐまたはｎチャネル型を適宜選択することが可能である。なお、チャネル型の選択によっては、正電源ではなく負電源を用いる必要がある場合もある。このように負電源を用いる場合には、接地線から見た電圧は負となるので、電圧については絶対値でみる必要がある。
また、上述した実施形態では、被駆動素子として有機ＥＬ素子１１３０を例に挙げたが、無機ＥＬ素子でも良いしＬＥＤやＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）でも良い。
【００４５】
＜電子機器＞
次に、電気光学装置１００を適用した電子機器のいくつかの事例について説明する。
図９は、この電気光学装置１００を適用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。この図において、パーソナルコンピュータ２１００は、キーボード２１０２を備えた本体２１０４と、表示ユニットとしての電気光学装置１００とを備えている。
【００４６】
また、図１０は、前述の電気光学装置１００を適用した携帯電話機の構成を示す斜視図である。この図において、携帯電話機２２００は、複数の操作ボタン２２０２のほか、受話口２２０４、送話口２２０６とともに、前述の電気光学装置１００を備えている。
【００４７】
図１１は、前述の電気光学装置１００をファインダに適用したディジタルスチルカメラの構成を示す斜視図である。銀塩カメラは、被写体の光像によってフィルムを感光させるのに対し、ディジタルスチルカメラ２３００は、被写体の光像をＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）などの撮像素子により光電変換して撮像信号を生成・記憶するものである。ここで、ディジタルスチルカメラ２３００における本体２３０２の背面には、上述した電気光学装置１００が設けられている。この電気光学装置１００は、撮像信号に基づいて表示を行うので、被写体を表示するファインダとして機能することになる。また、本体２３０２の前面側（図２１においては裏面側）には、光学レンズやＣＣＤなどを含んだ受光ユニット２３０４が設けられている。
【００４８】
撮影者が電気光学装置１００に表示された被写体像を確認して、シャッタボタン２３０６を押下すると、その時点におけるＣＣＤの撮像信号が、回路基板２３０８のメモリに転送・記憶される。
また、このディジタルスチルカメラ２３００にあって、ケース２３０２の側面には、外部表示を行うためのビデオ信号出力端子２３１２と、データ通信用の入出力端子２３１４とが設けられている。
【００４９】
なお、電気光学装置１００が適用される電子機器としては、図９に示されるパーソナルコンピュータや、図１０に示される携帯電話機、図１１に示されるディジタルスチルカメラの他にも、ディジタルテレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置１００が適用可能であることは言うまでもない。
【００５０】
以上説明したように本発明によれば、有機ＥＬ素子のような電流型の被駆動素子に一定電流を流すために必要な電圧が劣化や環境温度などにより変化しても、駆動トランジスタによる電流が補正回路によって補正されるので、被駆動素子に流す電流が目標値にほぼ一致する結果、表示画像の品質低下を防止することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る電気光学装置の構成図である。
【図２】同電気光学装置の走査線駆動回路の動作説明図である。
【図３】同電気光学装置のデータ線駆動回路を示す図である。
【図４】同電気光学装置の画素回路を示す図である。
【図５】同画素回路の別例を示す図である。
【図６】同画素回路の別例を示す図である。
【図７】同画素回路の別例を適用した電気光学装置の構成図である。
【図８】同電気光学装置の画素回路を示す図である。
【図９】同電気光学装置を用いたパソコンを示す図である。
【図１０】同電気光学装置を用いた携帯電話機を示す図である。
【図１１】同電気光学装置を用いたディジタルスチルカメラを示す図である。
【符号の説明】
１００…電気光学装置、１０２…走査線、１０４…データ線、１０９…電源線（給電線）、１１０…画素回路、１３０…走査線駆動回路、１４０…データ線駆動回路、１１０２…ＴＦＴ（駆動トランジスタ）、１１０４…ＴＦＴ（スイッチングトランジスタ）、１１０６…ＴＦＴ（点灯スイッチ）、１１０８…ＴＦＴ（補償トランジスタ）、１１１０…補正回路、１１１２…ＴＦＴ（検出素子）、
１１１４…ＴＦＴ（第１トランジスタ）、１１１６…ＴＦＴ（第２トランジスタ）、１１２０…容量素子、１１２４…ＴＦＴ（第３トランジスタ）、１１２６…ＴＦＴ（第４トランジスタ）、１１３０…有機ＥＬ素子（被駆動素子）
【図１】
2004302211.tif 000003
【図２】
2004302211.tif 000004
【図３】
2004302211.tif 000005
【図４】
2004302211.tif 000006
【図５】
2004302211.tif 000007
【図６】
2004302211.tif 000008
【図７】
2004302211.tif 000009
【図８】
2004302211.tif 000010
【図９】
2004302211.tif 000011
【図１０】
2004302211.tif 000012
【図１１】
2004302211.tif 000013