(57)【要約】      （修正有）【課題】最終的に製造される半導体集積回路の構造に応じた適切な検証規格を用いてマスクパターンの検証を行うことが可能なマスクパターン検証技術を提供する。【解決手段】検証対象マスク設計パターンを用意する手順（Ｓ０１）と、近接効果補正を行ってマスクパターンを生成する手順（Ｓ０２）と、設計パターンのパターンエッジを区分する手順（Ｓ０３）と、設計パターンのパターンエッジに、サンプリング候補点を規定する手順（Ｓ０４）と，設計パターンを複数の領域に区分する手順（Ｓ０５）と，サンプリング点を決定する手順（Ｓ０６）と，サンプリング点での設計パターンとレジストパターンとの寸法の誤差が、規定されている範囲内に有るか否かを判断して該マスクパターンの検証を行う手順（Ｓ０７）とを備えている。【選択図】  図１
2004302110.tif 000002
【特許請求の範囲】
【請求項１】
検証対象であるマスク層の設計パターンである検証対象マスク設計パターンを用意する手順と、
前記検証対象マスク設計パターンに対して近接効果補正を行って前記マスク層のマスクパターンを生成する手順と、
他のマスク層の設計パターンである他マスク設計パターンを用意する手順と、前記他マスク設計パターンに基づいて、前記検証対象マスク設計パターンを複数の領域に区分する手順と、
前記検証対象マスク設計パターンのパターンエッジにサンプリング点を規定する手順と、
前記複数の領域のそれぞれについて別個に検証規格を規定する手順と、
前記マスクパターンが描かれたマスクを用いた露光によってレジストに転写されるレジストパターンの形状をシミュレーションする手順と、
前記サンプリング点のそれぞれについて、前記検証対象マスク設計パターンと前記レジストパターンとの寸法の誤差が、前記サンプリング点のそれぞれが属する前記領域の前記検証規格に規定されている範囲内に有るか否かを判断して前記マスクパターンの検証を行う手順
とを備え、
前記検証規格は、前記複数の領域のうちの第１領域と、前記複数の領域のうちの第２領域とで異なる
マスクパターン検証方法。
【請求項２】
請求項１に記載のマスクパターン検証方法において、
前記サンプリング点のうち、前記第１領域にある第１サンプリング点は、第１方法によって規定され、
前記サンプリング点のうち、前記第２領域にある第２サンプリング点は、前記第１サンプリング方法と異なる第２方法によって規定される
マスクパターン検証方法。
【請求項３】
請求項１に記載のマスク設計パターン検証方法において、
更に、
前記検証対象マスク設計パターンのパターンエッジを複数の部分に区分する手順を備え、
前記検証規格は、前記複数の部分のそれぞれについて別個に用意される
マスクパターン検証方法。
【請求項４】
請求項１に記載のマスクパターン検証方法において、
前記検証対象マスク設計パターンは、配線層の設計パターンであり、
前記他マスク設計パターンは、前記配線層に到達するコンタクトの設計パターンであり、
前記第１領域は、前記コンタクトが前記配線層に接合されるコンタクト領域を含有するコンタクト対応領域を含む
マスクパターン検証方法。
【請求項５】
請求項４に記載のマスクパターン検証方法において、
前記コンタクト対応領域は、前記接合領域と、前記接合領域の周囲を取り囲む周囲領域とからなる
マスクパターン検証方法。
【請求項６】
請求項１に記載のマスクパターン検証方法において、
前記検証対象マスク設計パターンは、ＭＯＳトランジスタのゲートを含む配線層の設計パターンであり、
前記他マスク設計パターンは、前記ＭＯＳトランジスタの活性領域を規定する設計パターンであり、
前記第１領域は、前記活性領域の前記検証対象マスク設計パターンへの投象である活性領域投象領域を含有するフィールド層対応領域を含む
マスクパターン検証方法。
【請求項７】
請求項６に記載のマスクパターン検証方法において、
前記フィールド層対応領域は、前記活性領域投射領域と、前記活性領域投射領域の周囲を取り囲む周囲領域とからなる
マスクパターン検証方法。
【請求項８】
検証対象であるマスク層の設計パターンである検証対象マスク設計パターンを用意する手順と、
前記検証対象マスク設計パターンに対して光近接効果補正を行って前記マスク層のマスクパターンを生成する手順と、
他のマスク層の設計パターンである他マスク設計パターンを用意する手順と、他マスク設計パターンに基づいて、前記対象検証マスク設計パターンを複数の領域に区分する手順と、
検証対象マスク設計パターンのパターンエッジにサンプリング点を規定する手順と、
前記複数の領域のそれぞれについて別個に検証規格を規定する手順と、
前記マスクパターンが描かれたマスクを用いた露光によってレジストに転写されるレジストパターンをシミュレーションする手順と、
前記サンプリング点のそれぞれについて、前記検証対象マスク設計パターンと前記レジストパターンとの寸法の誤差が、前記サンプリング点のそれぞれが属する前記領域の前記検証規格に規定されている範囲内に有るか否かを判断して前記マスクパターンの検証を行う手順
とをコンピュータに実行させるマスクパターン検証用プログラムであって、
前記検証規格は、前記複数の領域のうちの第１領域と、前記複数の領域のうちの第２領域とで異なる
マスクパターン検証用プログラム。
【請求項９】
請求項１乃至請求項７のいずれか一に記載のマスクパターン検証方法を実行する手順と、
前記マスクパターンをマスクに転写する手順
とを備えた
マスク製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マスクパターン検証方法、及びマスクパターン検証用プログラムに関し、特に、近接効果補正を行って作成されたマスクパターンが、所望のレジストパターンを形成するものであるかを検証する方法に関する。
【０００２】
【従来の技術】
近年の半導体デバイスのデザインルールの縮小は、光近接効果を顕在化させている。光近接効果とは、光の干渉に起因して、マスクに描かれているマスクパターンの形状と異なる形状を有するパターンがレジストに形成される現象である。例えばＬ字型のパターンが形成されたマスクを用いて露光を行う場合、光近接効果に起因して、レジストに形成されるパターンのコーナー部は丸く形成される。更に、光近接効果により、レジストに形成されるラインパターンの幅は、ラインパターンの間隔に依存するようになる。例えば、密集して形成されているラインパターンと、孤立して形成されているラインパターンとでは、マスク上では同一の幅であっても、レジスト上では、その幅が異なる。
【０００３】
光近接効果に対処するために、マスクパターンの生成の過程で近接効果補正（ＯＰＣ）が行われる。所望のレジストパターンの形状が描かれた設計パターンが、光の干渉を考慮に入れて変形され（即ち、近接効果補正が行われ）、マスクパターンが生成される。そのマスクパターンが形成されたマスクによって所望の形状を有するレジストパターンがレジストに転写される。マスクパターンの形状は、所望のレジストパターンの形状とは異なる。
【０００４】
近接効果補正は、所望のレジストパターンの形成を可能にするが、その一方で、計算機シミュレーションによってマスクパターンを検証する必要性を生じさせる。あるマスクパターンが形成されたマスクから転写されるレジストパターンの形状は、マスクの各部分を通りぬける光の干渉によって定まる。かかる干渉を考慮してレジストパターンの形状を算出することは、計算機シミュレーションによるしか方法がない。このため、あるマスクパターンが形成されたマスクから、所望のレジストパターンが形成可能であるか否かは、計算機シミュレーションによって検証される。
【０００５】
マスクパターンの検証では、第１に、不所望なレジストパターンの生成を確実に検出できることが重要である。特許文献１は、設計パターンのパターンエッジから離れた部分でのパターン歪み（即ち、設計パターンによれば生成されないはずの位置におけるレジストパターンの生成）を検出可能にするパターン歪み検出方法を開示している。公知のそのパターン歪み検出方法は、設計パターンのパターンエッジ部以外の所定の部分に選択的にサンプリング点（検証の対象である点）を規定するステップと、該サンプリング点のそれぞれについて、設計パターンの寸法とシミュレーションによって求められたレジストパターンの寸法とを対比するステップとを含んで構成されている。公知のそのパターン歪み検出方法は、パターンエッジ部以外の所定の部分に選択的にサンプリング点を生成することにより、設計パターンのパターンエッジから離れた部分でのパターン歪みを検出することが可能である。
【０００６】
マスクパターンの検証では、最終的に製造される半導体集積回路の構造を考慮して検証規格が適切に設定されることが望ましい。検証規格とは、あるマスクパターンが適切であるか否かを判断する基準である。あるマスクパターンが適切であるか否かは、最終的に製造された半導体集積回路が正しく動作するようなレジストパターンが形成されるかで決定されることが重要である。従って、検証規格も、最終的に製造された半導体集積回路が正しく動作するようなレジストパターンが形成されるように決定されることが必要である。
【０００７】
半導体集積回路を正しく動作させるためにレジストパターンのパターン寸法に厳しい制約が課せられる場合には、マスクパターンの検証規格も厳しく定められることが望まれる。例えば、ＭＯＳトランジスタのゲートとなるラインは、その幅がＭＯＳトランジスタの特性に及ぼす影響が大きい。従って、ゲートとなるラインの幅は、より厳しく管理される必要があり、該ラインのエッチングのマスクとして使用されるレジストパターンの幅の検証規格も厳しく定められる必要がある。更に、ある配線にコンタクト（又はビア）が接続される場合、該配線にコンタクトを確実に接続するためには、該配線の位置が厳しく管理される必要がある。従って、該配線のエッチングのマスクとして使用されるレジストパターンの位置も、厳しく管理される必要がある。
【０００８】
逆に、半導体集積回路が正しく動作可能なレジストパターンの寸法の範囲が広い場合には、厳しい検証規格は好ましくない。あまりに厳しい検証規格は、マスクパターンの修正箇所を増加させ、マスク作成のＴＡＴを増加させる。
【０００９】
加えて、マスクパターンの検証では、最終的に製造される半導体集積回路の構造を考慮してサンプリング点が適切な位置に設けられることが望まれる。マスクパターンを漏れなく検証し、不所望なレジストパターンの生成を確実に検出するためには、多くのサンプリング点を用いてマスクパターンを検証することが有効である。しかし、サンプリング点を増加することは、シミュレーションに必要な計算量を増加させ、シミュレーション時間を長大化する。従って、サンプリング点の位置を適切に設け、少ないサンプリング点で確実にマスクパターンの検証が行われることが理想である。既述のように、半導体集積回路には、パターン寸法が厳しく管理されるべき位置と、そうでない位置とがある。従って、パターン寸法が厳しく管理されるべき位置に多くのサンプリング点を設け、そうでない位置には少しのサンプリング点を設け、これにより、少ないサンプリング点で的確にマスクパターンの検証が行われることが望まれる。
【００１０】
【特許文献１】
特開２０００−２１４５７７号公報
【００１１】
【発明が解決しようとする課題】
本発明の目的は、最終的に製造される半導体集積回路の構造に応じた適切な検証規格を用いてマスクパターンの検証を行うことが可能なマスクパターン検証技術を提供することにある。
本発明の他の目的は、寸法の検証が行われるサンプリング点を、最終的に製造される半導体集積回路の構造に応じた適切な位置に設け、これにより、少ないサンプリング点で確実なマスクパターンの検証を可能にするマスクパターン検証技術を提供することにある。
【００１２】
【課題を解決するための手段】
以下に、［発明の実施の形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明の実施の形態］の記載との対応関係を明らかにするために付加されている。但し、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１３】
本発明によるマスクパターン検証方法は、
検証対象であるマスク層の設計パターンである検証対象マスク設計パターン（１１）を用意する手順と、
検証対象マスク設計パターン（１１）に対して近接効果補正を行って該マスク層のマスクパターンを生成する手順と、
他のマスク層の設計パターンである他マスク設計パターンを用意する手順と、該他マスク設計パターンに基づいて、検証対象マスク設計パターン（１１）を複数の領域（２１、２２、２３）に区分する手順と、
検証対象マスク設計パターン（１１）のパターンエッジにサンプリング点（１５’〜１７’）を規定する手順と、
該複数の領域（２１〜２３）のそれぞれについて別個に検証規格を規定する手順と、
該マスクパターンが描かれたマスクを用いた露光によってレジストに転写されるレジストパターンの形状をシミュレーションする手順と、
該サンプリング点（１５’〜１７’）のそれぞれについて、検証対象マスク設計パターン（１１）とレジストパターンとの寸法の誤差が、該サンプリング点のそれぞれが属する該領域の該検証規格に規定されている範囲内に有るか否かを判断して該マスクパターンの検証を行う手順
とを備えている。該検証規格は、該複数の領域（２１、２２、２３）のうちの第１領域（２１、２２）と第２領域（２３）とで異なる。
【００１４】
当該マスクパターン検証方法では、設計対象マスク設計パターン（１１）が複数の領域に区分され、該領域のそれぞれに別個に検証規格が用意される。当該マスクパターン検証方法は、検証対象であるマスク層に構造的に関連する他のマスク層の設計パターンを用いて設計対象マスク設計パターン（１１）を複数の領域に区分することにより、最終的に製造される半導体集積回路の構造に応じた適切な検証規格を用いてマスクパターンの検証を行うことが可能である。
【００１５】
サンプリング点（１５’〜１７’）のうち、第１領域（２１、２２）にある第１サンプリング点（１５’、１６’）は、第１方法によって規定され、該サンプリング点（１５’〜１７’）のうち、第２領域（２３）にある第２サンプリング点（１７’）は、該第１サンプリング方法と異なる第２方法によって規定されることが好適である。これにより、最終的に製造される半導体集積回路の構造に応じて適切な位置にサンプリング点（１５’〜１７’）を設けることが可能である。
【００１６】
当該マスク設計パターン検証方法が、更に、検証対象マスク設計パターン（１１）のパターンエッジを複数の部分に区分する手順を備えている場合には、検証規格は、該複数の部分のうちの第１部分と、該複数の部分のうちの第２部分とで異なることが好適である。
【００１７】
検証対象マスク設計パターン（１１）が、配線層の設計パターンであり、他マスク設計パターンが、該配線層に到達するコンタクトの設計パターンである場合、第１領域（２１、２２）は、該コンタクトが該配線層に接合されるコンタクト領域（２１ａ）を含有するコンタクト対応領域（２１）を含むことが好適である。この場合、コンタクト対応領域（２１）は、コンタクト領域（２１ａ）に加えて、コンタクト領域（２１ａ）の周囲の周囲領域（２１ｂ）を含むことが好適である。
【００１８】
検証対象マスク設計パターン（１１）が、ＭＯＳトランジスタのゲートを含む配線層の設計パターンであり、他マスク設計パターンが、ＭＯＳトランジスタの活性領域を規定する設計パターンである場合には、第１領域（２１、２２）は、該活性領域の該検証対象マスク設計パターン（１１）への投象である活性領域投象領域（２２ａ）を含有するフィールド層対応領域（２２）を含むことが好適である。この場合、フィールド層対応領域（２２）は、活性領域投射領域（２２ａ）と、活性領域投射領域（２２ａ）の周囲の周囲領域（２２ｂ）とからなることが好適である。
【００１９】
本発明によるマスクパターン検証用プログラムは、
検証対象であるマスク層の設計パターンである検証対象マスク設計パターン（１１）を用意する手順と、
該検証対象マスク設計パターン（１１）に対して光近接効果補正を行って該マスク層のマスクパターンを生成する手順と、
他のマスク層の設計パターンである他マスク設計パターンを用意する手順と、他マスク設計パターンに基づいて、検証対象マスク設計パターン（１１）を複数の領域（２１〜２３）に区分する手順と、
検証対象マスク設計パターン（１１）のパターンエッジにサンプリング点（１５’〜１７’）を規定する手順と、
検証規格を規定する手順と、
該マスクパターンが描かれたマスクを用いた露光によってレジストに転写されるレジストパターンの形状をシミュレーションする手順と、
サンプリング点（１５’〜１７’）のそれぞれについて、前記検証対象マスク設計パターン（１１）と該レジストパターンとの寸法の誤差が、サンプリング点（１５’〜１７’）のそれぞれが属する前記領域の前記検証規格に規定されている範囲内に有るか否かを判断して前記マスクパターンの検証を行う手順
とをコンピュータ（１）に実行させる。該検証規格は、該複数の領域（２１〜２３）のうちの第１領域（２１、２２）と第２領域（２３）とで異なる。
【００２０】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明によるマスクパターン検証方法の実施の一形態を説明する。
【００２１】
図２は、本発明の実施の一形態のマスクパターン検証方法を実行するコンピュータシステム１を示す。コンピュータシステム１は、入力装置２と通信装置３と記憶装置４とＣＰＵ５と出力装置６とを含む。入力装置２は、ユーザとコンピュータシステム１との間のマン−マシンインターフェースであり、例えば、キーボード、マウスが使用される。
【００２２】
通信装置３は、ＣＡＤ（Ｃｏｍｐｕｔｅｒ  Ａｉｄｅｄ  Ｄｅｓｉｇｎ）によって作成された設計パターンをネットワーク（図示されない）を介して外部から取り込むために使用される。設計パターンとは、レジストに形成されるレジストパターンの目標形状である。
【００２３】
記憶装置４は、本実施の形態のマスクパターン検証方法を実行するために必要なプログラム及びデータを保存する。第１に、記憶装置４は、ＯＰＣツール４ａとマスクパターン検証ツール４ｂとメインプログラム４ｃを保存する。ＯＰＣツール４ａとは、検証対象マスク層の設計パターンに対して近接効果補正を行い、マスクに転写されるマスクパターンを生成するプログラムである。マスクパターン検証ツール４ｂは、該マスクパターンが転写されたマスクを用いて露光を行ったときに、レジストに所望のレジストパターンが形成されるかを検証するプログラムである。マスクパターン検証ツール４ｂは、検証対象マスク層のマスクパターンに対してリソグラフィー・シミュレーションを行って、レジストに転写されるレジストパターンの形状をシミュレーションする。更にマスクパターン検証ツール４ｂは、通信装置３によって取り込まれた設計パターンの寸法と、シミュレーションによって算出されたレジストパターンとの寸法の差が検証規格の範囲内であるか否かを検証する。本明細書において、あるパターンの寸法とは、隣接するパターンと該パターンとの間隔、該パターンの幅、及び該パターンの位置を意味している。メインプログラム４ｃには、本実施の形態のマスクパターン検証方法を実行する手順が記述されている。より具体的には、図１のフローチャートに示された手順がメインプログラム４ｃには記述されている。
【００２４】
記憶装置４には、更に、本実施の形態のマスクパターン検証方法を実行するために必要なデータを保存するデータ領域４ｄが設けられている。データ領域４ｄには、本実施の形態のマスクパターン検証方法を実行するために必要なデータ、例えば、通信装置３によって取り込まれる設計パターン、ＯＰＣツール４ａによって生成されるマスクパターン、及びシミュレーションによって得られたレジストパターンの形状が保存される。
【００２５】
ＣＰＵ５は、マスクパターンの検証のために必要な処理を行うために、ＯＰＣツール４ａ、マスクパターン検証ツール４ｂ、及びメインプログラム４ｃを実行する。
【００２６】
出力装置６は、例えばＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）ディスプレイ、及びプリンタで構成され、マスクパターンの検証の結果を表示し、又はプリントアウトするために使用される。
【００２７】
図１は、本実施の形態のマスクパターン検証方法を示すフローチャートである。本実施の形態では、ＭＯＳトランジスタのゲート配線を形成する配線層（ゲート層）のマスクに転写されるマスクパターンが検証される。まず、設計パターンが、コンピュータシステム１の外部から取り込まれる（ステップＳ０１）。ステップＳ０１では、検証の対象である検証対象マスク層の設計パターンに加えて、該検証対象マスク層に構造的に関連があるマスク層の設計パターンが、外部から取り込まれる。検証対象マスク層がゲート層である本実施の形態では、該ゲート層に加えて、活性領域を規定するフィールド層と、該ゲート層の配線に到達するコンタクトを形成するためのコンタクト層の設計パターンが外部から取り込まれる。後述されるように、検証対象マスク層に構造的に関連があるマスク層の設計パターンは、検証対象マスク層の設計パターンを複数の領域に区分するために使用される。
【００２８】
続いて、検証対象マスク層の設計パターンに対して近接効果補正（ＯＰＣ）が行われ、マスクパターンが生成される（ステップＳ０２）。近接効果補正は、ＯＰＣツール４ａによって行われる。以下の工程では、ステップＳ０２で生成されたマスクパターンが検証される。該マスクパターンの検証の結果、該マスクパターンによって所望のレジストパターンが形成可能であると判断されれば、該マスクパターンがマスクに転写され、マスクが製造される。
【００２９】
更に、検証対象マスク層の設計パターンのパターンエッジ（設計パターンの辺）が区分される（ステップＳ０３）。図３に示されているように、検証対象マスク層の設計パターン１１のパターンエッジは、ラインエンド部分１２、コーナー部分１３、コーナーから一定距離内にある辺の部分１３ｂ、及びその他の部分１４（他部分１４）の４つの部分に区分される。図３（ａ）に示されているように、ラインエンド部分１２とは、ある一の方向に伸び、且つ、その幅が所定幅よりも狭いラインの、該一の方向と垂直な辺で規定される部分である。図３（ｂ）に示されているように、コーナー部分１３とは、設計パターン１１のパターンエッジのうち、設計パターン１１を構成する矩形領域のコーナー（角）からの距離が所定距離Ｌ以内であり、且つ、ラインエンド部分１２に区分されていない部分である。図３（ｃ）に示されているように、コーナーから一定距離内にある辺の部分１３ｂとは、設計パターン１１のコーナーから縦横方向に下ろされた一定距離の垂線を延ばし、該垂線がパターンエッジと交わったところを起点１８として、起点からの距離が所定距離Ｌ以内であり、且つ、ラインエンド部分１２に区分されていない部分である。図３（ｄ）に示されているように、他部分１４とは、設計パターン１１のパターンエッジのうち、ラインエンド部分１２、コーナー部分１３、及びコーナーから一定距離内にある辺の部分１３ｂのいずれでもない部分である。
【００３０】
図１に示されているように、続いて、検証対象マスク層の設計パターンのパターンエッジに、サンプリング候補点が規定される（ステップＳ０４）。サンプリング候補点とは、サンプリング点となる候補であり、後述されるように、サンプリング候補点のうちの一部が実際の検証が行われるサンプリング点と決定される。
【００３１】
サンプリング候補点の規定方法は、パターンエッジの区分に応じて異なる。図４に示されているように、ラインエンド部分１２では、設計パターン１１を構成する辺の中央にサンプリング候補点１５が規定される。コーナー部分１３では、設計パターン１１のコーナーを起点として一定の間隔毎にサンプリング候補点１６が規定される。但し、コーナー自体には、サンプリング候補点１６は規定されない。コーナーから一定距離内にある辺の部分１３ｂでは、設計パターン１１のコーナーから縦横方向に下ろされた一定距離の垂線を延ばし、該垂線がパターンエッジと交わったところを起点として、パターンエッジ上に一定の間隔毎にサンプリング候補点１６が規定される。他部分１４では、設計パターンを構成する辺の中央にサンプリング候補点１７が規定される。このようにサンプリング候補点を規定することにより、光近接効果の影響が強いラインエンド部分１２とコーナー部分１３とに多くのサンプリング候補点（及びサンプリング点）を設けることが可能である。
【００３２】
更に、検証対象マスク層の設計パターンが複数の領域に区分される（ステップＳ０５）。図５に示されているように、本実施の形態では、検証対象マスク層であるゲート層の設計パターンが、コンタクト対応領域２１と、フィールド層対応領域２２と、他領域２３とに区分される。コンタクト対応領域２１は、ゲート層の配線に到達するコンタクトの、ゲート層の設計パターンへの投象である投象領域２１ａと、投象領域２１ａを取り囲んで位置し、投象領域２１ａの外延からの距離がＭ１以内である周辺領域２１ｂとからなる。フィールド層対応領域２２は、ＭＯＳトランジスタの活性領域の、ゲート層の設計パターンへの投象である投象領域２２ａと、投象領域２２ａを取り囲んで位置し、投象領域２２ａの外延からの距離がＭ２以内である周辺領域２２ｂとからなる。他領域２３は、ゲート層の設計パターンのうち、コンタクト対応領域２１とフィールド層対応領域２２とのいずれでもない領域である。
【００３３】
続いて、サンプリング点が決定される（ステップＳ０６）。図６に示されているように、ステップＳ０４でラインエンド部分、コーナー部分、及び他部分にそれぞれ規定されたサンプリング候補点１５、１６、及び１７のうちの一部がサンプリング点として選ばれる。サンプリング候補点１５、１６、及び１７から生成されたサンプリング点は、それぞれ、サンプリング点１５’、１６’、及び１７’として図示されている。
【００３４】
サンプリング点の決定方法は、設計パターンが区分された領域毎に異なる。即ち、サンプリング点の決定方法は、コンタクト対応領域２１と、フィールド層対応領域２２と、他領域２３とで異なる。図６に示されているように、コンタクト対応領域２１及びフィールド層対応領域２２の内部では、サンプリング候補点１５、１６、１７の全てがサンプリング点１５’、１６’、１７’として選ばれる。一方、他領域２３の内部では、他部分１４に設けられたサンプリング候補点１７のみがサンプリング点１７’として選択される。
【００３５】
このような方法でサンプリング点を定めることにより、最終的に製造される半導体集積回路の構造に応じて、適切にサンプリング点を決定することが可能である。例えば、半導体集積回路の電気的接続を確実にするためには、ゲート層の設計パターンのうち、ゲート層の配線にコンタクトが接続する部分及びその近傍（即ち、コンタクト対応領域２１）の寸法は、より詳細に検証される必要がある。更に、半導体集積回路に含まれるＭＯＳトランジスタが所望の特性を示すようにするためには、ゲート層の設計パターンのうち、ＭＯＳトランジスタのゲートとして機能する部分及びその近傍（即ち、フィールド層対応領域２２）の寸法は、より詳細に検証される必要がある。一方、ゲート層の設計パターンの他の部分の寸法は、半導体集積回路の動作に大きな影響を及ぼさないため、詳細に検証される必要がない。本実施の形態では、コンタクト対応領域２１及びフィールド層対応領域２２には、相対的に多くのサンプリング点（即ち、サンプリング点１５’、１６’、及び１７’）が設けられ、コンタクト対応領域２１及びフィールド層対応領域２２における寸法は、詳細に検証される。一方、他領域２３には相対的に少しのサンプリング点（即ち、サンプリング点１７’）が設けられ、詳細な検討が行われない。
【００３６】
続いて、各サンプリング点のそれぞれについてマスクパターンの検証が行われる（ステップＳ０８）。まず、ステップＳ０２で作成されたマスクパターンが転写されたマスクを用いて露光を行ったときに、レジストに転写されるレジストパターンの形状が、リソグラフィー・シミュレーションによって計算される。リソグラフィー・シミュレーションは、マスクパターン検証ツール４ｂによって行われる。続いて、各サンプリング点のそれぞれについて、設計パターンのパターン寸法（即ち、パターンの幅、隣接するパターンからの間隔、および、パターンエッジの位置）と、得られたレジストパターンのパターン寸法との誤差が算出される。あるサンプリング点における寸法の誤差が、検証規格の範囲外であれば、そのサンプリング点は、検証エラーを有するサンプリング点であると判断される。全てのサンプリング点における検証エラーの有無が判断され、いずれのサンプリング点に検証エラーがあるかを示すレポートが出力装置６によって出力される。
【００３７】
マスクパターンの検証に使用される検証規格は、設計パターンの領域の区分毎に別個に用意され、更に、設計パターンのパターンエッジの区分毎に別個に用意されている。より具体的には、コンタクト対応領域２１にあるサンプリング点と、フィールド層対応領域２２にあるサンプリング点と、他領域２３にあるサンプリング点とでは、別の検証規格が用意されて適用される。更に、ラインエンド部１２にあるサンプリング点と、コーナー部分１３にあるサンプリング点と、他部分１４にあるサンプリング点とでは、別の検証規格が用意されて適用される。
【００３８】
検証規格を、設計パターンの領域の区分毎に別個に用意することにより、最終的に製造される半導体集積回路の構造に応じた適切な検証規格を用いてマスクパターンの検証を行うことができる。例えば、ゲート層の配線にコンタクト（又はビア）が接続されるコンタクト対応領域２１では、該配線にコンタクトを確実に接続するために、該配線のパターンエッジの位置がより厳しく管理される必要がある。そこで、コンタクト対応領域２１では、パターンエッジの位置について相対的に厳しい検証規格が用いられる。一方、他領域２３では、パターンエッジの位置の制限は、コンタクト対応領域２１程には厳しくない。そこで、他領域２３では、パターンエッジの位置について相対的にゆるい検証規格が用いられ、不必要に検証エラーが検出されることが防がれる。
【００３９】
更に、同じ設計パターン領域の区分内においても、コーナーから１つ目のサンプリング点は精度が出にくいのでよりゆるい規格に設定する、その他はより厳しい規格というように、パターン形状分類で検証規格を変えることで、より適切な検証が可能となる。
【００４０】
検証エラーが発見された場合、ＯＰＣツール４ａの処理条件を変更してマスクパターンを修正し、更に修正されたマスクパターンが再度検証される。
【００４１】
検証エラーが発見されなかった場合、そのマスクパターンがマスクに転写され、マスクの製造が完了する。マスクパターンをマスクに転写する技術は、当業者によって周知であり、その詳細は説明されない。
【００４２】
以上に説明されているように、本実施の形態では、マスクパターンの検証規格が設計パターンの領域の区分毎に別個に用意され、これにより、最終的に製造される半導体集積回路の構造に応じた適切な検証規格を用いてマスクパターンの検証を行うことができる。
【００４３】
更に、本実施の形態では、設計パターンの領域の区分毎に異なるサンプリング点の生成方法が使用される。これにより、最終的に製造される半導体集積回路の構造に応じた適切な位置にサンプリング点が設けられ、少数のサンプリング点で、マスクパターンの検証を確実に行うことが可能である。
【００４４】
【発明の効果】
本発明により、最終的に製造される半導体集積回路の構造に応じた適切な検証規格を用いてマスクパターンの検証を行うことが可能なマスクパターン検証技術が提供される。
また、本発明により、寸法の検証が行われるサンプリング点を、最終的に製造される半導体集積回路の構造に応じた適切な位置に設け、これにより、少ないサンプリング点で確実なマスクパターンの検証を可能にするマスクパターン検証技術が提供される。
【図面の簡単な説明】
【図１】図１は、本発明によるマスクパターン検証方法の実施の一形態を示すフローチャートである。
【図２】図２は、本発明によるマスクパターン検証方法を実行するコンピュータシステム１を示す。
【図３】図３（ａ）は、ラインエンド部分１２を示し、図３（ｂ）は、コーナー部分１３を示し、図３（ｃ）は、コーナーから一定距離内にある辺の部分１３ｂを示し、図３（ｄ）は、他部分１４を示している。
【図４】図４は、ラインエンド部分１２、コーナー部分１３、コーナーから一定距離内にある辺の部分１３ｂ、他部分１４にそれぞれ設けられるサンプリング候補点１５、１６、及び１７を示す。
【図５】図５は、コンタクト対応領域２１、フィールド層対応領域２２、及び他領域２３を示す。
【図６】図６は、サンプリング点１５’、１６’、及び１７’を示す。
【符号の説明】
１：コンピュータシステム
２：入力装置
３：通信装置
４：記憶装置
４ａ：ＯＰＣツール
４ｂ：マスクパターン検証ツール
４ｃ：メインプログラム
４ｄ：データ領域
５：ＣＰＵ
６：出力装置
１１：設計パターン
１２：ラインエンド部分
１３：コーナー部分
１３ｂ：コーナーから一定距離内にある辺の部分
１４：他部分
１５〜１７：サンプリング候補点
１５’〜１７’：サンプリング点
１８：起点
２１：コンタクト対応領域
２１ａ、２２ａ：投象領域
２１ｂ、２２ｂ：周辺領域
【図１】
2004302110.tif 000003
【図２】
2004302110.tif 000004
【図３】
2004302110.tif 000005
【図４】
2004302110.tif 000006
【図５】
2004302110.tif 000007
【図６】
2004302110.tif 000008