(57)【要約】【課題】平型ＩＧＢＴの組立不良を低減し、製造コストを低減できる半導体装置の製造方法を提供すること。【解決手段】（５ａ）の工程で、内部組立品を組立試験用治具に組み込み予め内部組立品の良否を判定し、（５ｂ）の工程で不良の場合は内部組立品を解体し、内部組立品を構成するチップユニットの内の不良品を良品に交換して再度内部組立品を組み上げ、良品と判定された内部組立品を正規のパッケージに組み込むことで、パッケージに組立む時に発生する不良を排除し、組立時の良品率を向上させ、部材の無駄を省き、製造コストを低減する。【選択図】        図１
2004311699.tif 000002
【特許請求の範囲】
【請求項１】
第１主面に第１主電極および制御電極を有し、第２主面に第２主電極を有する半導体チップと、前記第１、第２主電極にそれぞれ接続される端子体とを位置決めガイドによって位置決めして半導体ユニットを構成し、該半導体ユニットを複数個併設して絶縁外筒からなる平型パッケージに組み込み、該平型パッケージの両面に配置された一対の共通電極板によって前記パッケージ内のすべての半導体ユニットを一括して加圧接触する半導体装置の製造方法において、
半導体ユニットの高さを揃えるための選別工程と、半導体ユニットの電気的な特性を測定して良品を選別する工程と、前記２つの工程により得た所定の高さの良品半導体ユニットを平型パッケージに組み込むときの配列で組立試験用治具に組み込んで組み込み状態における電気的特性を測定し、組立試験用治具に組み込まれた半導体ユニットの不良の有無を判定する工程と、すべての半導体ユニットが良品と判定されるまで不良の半導体ユニットを別の前記所定高さの良品半導体ユニットと交換する工程と、すべてが良品の半導体ユニットを前記組立試験用治具に組み込んだときと同一配置で平型パッケージに組み込み出荷試験をする工程を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）などを複数個並置して平型パッケージに組み込んだ半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＩＧＢＴはパワースイッチングデバイスとして電力変換装置に用いられている。近年は大容量化の要求に応えるために複数のＩＧＢＴチップおよび複数のダイオードチップ（両方を総称して単にチップという）を同一パッケージ内に逆並列に配置したモジュール構造のＩＧＢＴが多用されている。さらに内部インダクタンスを低減させ、且つチップの双方の主電極からの放熱を高効率なものとするために、加圧体を兼ねた個別のコンタクト端子をそれぞれのチップの両面に配置し、それらを介しパッケージの両面に露出する一対の共通電極板で加圧接触させる形態をとることで、安定動作範囲を拡大させ、大容量化を実現した平型構造のＩＧＢＴも実用化されている。
【０００３】
これらのＩＧＢＴは、パッケージの内部に収納された複数個のＩＧＢＴチップに制御信号を同時に入力し、複数のＩＧＢＴチップのスイッチング動作を同時に行なうことで、大電流を遮断したり、通流させたりしている。
個々のチップは上下に配置されるコンタクト端子体でチップの主電極が圧接されるが、その際の接触抵抗は個別のチップに作用する加圧場の状態に強く依存する。従って、各々のチップは同等の電気的特性（耐圧特性、ゲート特性、スイッチング特性など）を有し、均等な加圧による同等の接触状態を持つ必要がある。
個別のチップの電気的特性の均一化を図る製造方法に関してはすでに開示されている（例えば、特許文献１や特許文献２など）。この方法により、個別チップの電気的特性をパッケージに組み込む前に測定評価して選別を実施することで、各チップの電気的特性を設定ばらつき以内になるように選定し、パッケージに組み込むことで電気的特性に関する問題は解消できる。
【０００４】
また、チップに対する均等加圧を行なうために、パッケージの上下に配置される一対の共通電極でコンタクト端子体が加圧されるため、それぞれのチップとこのチップを挟み込むコンタクト端子体で構成される個別のチップユニットの高さ（チップユニットの厚さ）が一定である必要がある。これに関してはチップユニット構成で上下間の高さを事前に測定し過度なばらつきを排除することと、十分に加工精度を持って製作された共通電極板を有するパッケージで加圧することで解決できる。
ここで、すでに開示されている平型ＩＧＢＴの構成について説明する（特許文献３）。
【０００５】
図５は、内部組立品の構成図であり、同図（ａ）は内部組立品の要部断面図、同図（ｂ）はチップユニットの要部断面図、同図（ｃ）は同図（ｂ）の内部枠の要部平面図、同図（ｄ）は外部枠の要部断面図、同図（ｅ）は外部枠の要部上面図である。
内部組立品２０は、１６個のチップユニット１（外周に配置される１０個のＩＧＢＴチップユニットと中央部に配置される４個のダイオードチップユニット）と、これらを位置決めする外部枠６と、上下に敷く薄板８、９で構成される。チップユニット１は、チップ２とコレクタ基板３とコンタクト端子体４およびこれらを位置決めする内部枠５で構成される。チップ２とコレクタ基板３ははんだなどで固着している場合と単に接触している場合（アロイフリーの場合）などがある。
【０００６】
外部枠６の底面には、１６個の開口部６ａが形成され、外周部の側壁上にはゲート引出線１０が形成されている。また、図５（ａ）には示さないがゲート引出線１０に図６の外部接続導体１５を予め固着する場合もある。図５のチップユニット１のコレクタ基板３を位置決め枠である外部枠６の開口部６ａに嵌め込み、外部枠６に配線されたゲート引出線１０とチップ２（外周に配置された１０個のＩＧＢＴチップ）上に形成されたゲートパッド１６とを接続導体７で接続し、上下に導電板である薄板８、９を敷いて内部組立品２０が出来上がる。
図６は、平型ＩＧＢＴの要部断面図である。この平型ＩＧＢＴは図５（ａ）の内部組立品２０を平型パッケージに組み込んで出来上がる。平型パッケージは上下の共通電極板１１、１２とそれらを外周で支持する絶縁外筒１３で構成される。この上下の共通電極板１１、１２で薄板８、９を介して１６個のチップユニット１を狭持して平型ＩＧＢＴが完成する。尚、薄板８、９は必ずしも必要であないが接触信頼性を確保するために敷いた方が望ましい。
【０００７】
図７は、従来の半導体装置の製造方法を説明する図である。この図はチップユニットの単体の試験から平型ＩＧＢＴの出荷試験までの工程フローを示す図である。
（１）ウェハプロセス終了後、ウェハ状態での特性チェック、ダイシングを行いチップ化された段階で良品選別を行う。特性チェック項目は、所定の電圧を印加したときのゲート−エミッタ間の漏れ電流、コレクタ−エミッタ間の漏れ電流などである。
（２）チップを図５（ｂ）のチップユニット１の状態に組立する。
（３）チップユニット１のコンタクト端子体４の上面とコレクタ基板３の下面の距離（チップユニットの高さＨ）を計測する。
（４）個別のチップユニット１に関して特性測定を行なう。その際、エミッタ−コレクタ間の漏れ電流、ゲート−エミッタ間の漏れ電流を所定の電圧を印加して測定する。そして、この測定結果に基づいてチップユニットの良品を判定する。尚、（３）の高さの計測と、（４）の良品判定は逆の順で行ってもよい。
（５）（４）で良品判定され、（３）の高さ計測により所定のばらつき範囲内にあるチップユニット１を良品のチップユニットとして選別し、この良品のチップユニット１のコレクタ基板３を外部枠６の開口部６ａに嵌め込み、チップ１のゲートパッド１６と外部枠６に敷設されたゲート引出線１０とを内部接続導体７で接続し、上下に薄板８、９を敷して内部組立品２０を完成させる。
（６）この内部組立品２０を平型パッケージ（正規のパッケージ）に組み込み、封止する。
（７）出荷試験を行う。
【０００８】
【特許文献１】
特開２０００−７４９８８号公報
【特許文献２】
特開２００１−２２８２０１号公報
【特許文献３】
特許第２９３００７４号公報
【０００９】
【発明が解決しようとする課題】
前記の（５）の工程において、チップユニット１が外部枠６の開口部６ａに嵌め込まれるとき、コレクタ基板３が斜めに傾いた状態で嵌め込まれると、チップユニットの高さＨ０  にばらつきが生じる。その状態で共通電極板１１、１２で加圧されるとチップ２が片加圧されてクラックが入り耐圧不良となり漏れ電流が増大する（図８（ａ））。
また、外部枠６やチップユニット１の内部枠５などにバリがある場合、このバリが外部枠６内にチップユニット１を挿入するときに、バリ２３が剥離してコンタクト端子体４とチップ２の間や図示しない薄板８とコンタクト端子体４の間やコレクタ基板３と図示しない薄板９の間や図示しない共通電極板１１、１２と薄板８、９の間に入り込み片押し状態となり、チップ２にクラックが入り耐圧不良となり漏れ電流が増大する（図８（ｂ））。
【００１０】
また、外部枠６にチップユニット１を挿入する雰囲気に粉塵２３があると、この粉塵２３が入り込みバリの場合と同様に片押し状態となり、チップ２にクラックが入り耐圧不良となり漏れ電流が増大する（図８（ｂ））。
また、図示しないが、一部のチップユニット１のコンタクト端子体４とチップ２が接触していない場合は、放電によりｐｎ接合が破壊され漏れ電流が増大する。
また、外部枠６にチップユニット１を挿入した後、チップ１（ＩＧＢＴチップ）のゲートパッド１６と外部枠６に形成したゲート引出線１０と内部接続導体７をそれぞれ接続し、上下の薄板８、９を敷いて平型パッケージに組み込むときに、ゲートパッド１６と内部接続導体７との接続不良や内部接続導体７とゲート引出線１０との接続不良が発生する場合がある。この場合はゲート−エミッタ間の漏れ電流は極めて小さくなる。また、ゲートパッド１６に内部接続導体７を接続するとき異常な力が加わりゲート・エミッタ間にクラックが入りゲート−エミッタ間の耐圧不良により漏れ電流が増大する（図８（ｃ））。
【００１１】
前記のように、組立時の不良は、内部組立品２０を平型パッケージに組み込んだ後の出荷試験で判明する。つまり、内部組立品２０に組み込まれた１６個のチップユニットの内、１個のチップユニットが不良であっても、平型ＩＧＢＴとして不良となるため、平型パッケージに組み込まれた残りの１５個の良品のチップユニットが不良の扱いを受ける。また、良品の平型パッケージも不良の扱いを受ける。
このように、平型パッケージと良品のチップユニットが不良扱いとなり、部材と工数が無駄となり、製造コストが増大する。
【００１２】
この発明の目的は、前記の課題を解決して、製造コストを大幅に低減できる半導体装置の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
前述の目的を達成するために、第１主面に第１主電極および制御電極を有し、第２主面に第２主電極を有する半導体チップと、前記第１、第２主電極にそれぞれ接続される端子体とを位置決めガイドによって位置決めして半導体ユニットを構成し、該半導体ユニットを複数個併設して絶縁外筒からなる平型パッケージに組み込み、該平型パッケージの両面に配置された一対の共通電極板によって前記パッケージ内のすべての半導体ユニットを一括して加圧接触する半導体装置の製造方法において、半導体ユニットの高さを揃えるための選別工程と、半導体ユニットの電気的な特性を測定して良品を選別する工程と、前記２つの工程により得た所定の高さの良品半導体ユニットを平型パッケージに組み込むときの配列で組立試験用治具に組み込んで組み込み状態における電気的特性を測定し、組立試験用治具に組み込まれた半導体ユニットの不良の有無を判定する工程と、すべての半導体ユニットが良品と判定されるまで不良の半導体ユニットを別の前記所定高さの良品半導体ユニットと交換する工程と、すべてが良品の半導体ユニットを前記組立試験用治具に組み込んだときと同一配置で平型パッケージに組み込み出荷試験をする工程を含む製造方法とする。
【００１４】
【発明の実施の形態】
図１は、この発明の第１実施例の半導体装置の製造方法を説明する図である。
この図は図８に相当する工程フローであり、図８と異なるのは（５ａ）（５ｂ）の工程を追加した点である。尚、内部組立品と半導体装置は、図５と図７にそれぞれ同じである。
（１）ウェハプロセス終了後、ウェハ状態での特性チェック、ダイシングを行いチップ化された段階で良品選別を行う。特性チェック項目は、所定の電圧を印加したときのゲート−エミッタ間の漏れ電流、コレクタ−エミッタ間の漏れ電流などである。
（２）チップを図５（ｂ）のチップユニット１の状態に組立する。
（３）チップユニット１のコンタクト端子体４の上面とコレクタ基板３の下面の距離（チップユニットの高さＨ）を計測する。
（４）個別のチップユニット１に関して特性測定を行なう。その際、エミッタ−コレクタ間の漏れ電流、ゲート−エミッタ間の漏れ電流を所定の電圧を印加して測定する。そして、この測定結果に基づいてチップユニットの良品を判定する。尚、（３）の高さの計測と、（４）の良品判定は逆の順で行ってもよい。
（５）（４）で良品判定され、（３）の高さ計測により所定のばらつき範囲内にあるチップユニット１を選別し、この良品のチップユニット１のコレクタ基板３を外部枠６の開口部６ａに嵌め込み、チップ１のゲートパッド１６と外部枠６に敷設されたゲート引出線１０とを内部接続導体７で接続し、上下に薄板８、９を敷して内部組立品２０を完成させる。
（５ａ）この内部組立品２０を後述する図２の組立試験用治具３０に組み込み口実する図３（ｂ）の状態にしてプレス装置を用いて加圧し、３０Ｖ程度の電圧を印加して、ゲート−エミッタ間の漏れ電流を測定し、ゲートパッド１６とゲート引出線１０との間の接続不良やゲート−エミッタ間短絡などの不具合を検出し良否判定を行う。つぎに定格電圧以下の所定の電圧（例えば、定格電圧の２／３程度の電圧）を印加し、コレクタ−エミッタ間の漏れ電流を測定して、異物混入やコレクタ基板３の外部枠６への乗り上げによるチップ割れ（クラックなど）を検出し良否判定を行う。チップ割れによる漏れ電流の異常増大は定格電圧の２／３程度の電圧でも十分検出できる。この良否判定の具体的な方法は（４）項で測定した個別の１６個のチップユニット１の漏れ電流を合計した値と、１６個のチップユニット１が組み込まれた内部組立品２０の漏れ電流の値とを比較して行われる。
（５ｂ）（５ａ）で不良と判定された内部組立品２０は解体し、チップユニット１の状態にして戻して、全数を（３）項以降の工程に再投入し、再度チップユニット１としての良否判定をする。この良否判定で不良と判定されたチップユニット１を、予め（４）の工程で良品と判定された別のチップユニット１と交換し、組立試験用治具３０に組み込み再度測定を行う。この作業を繰り返すことで良品の内部組立品２０が得られる。殆どの場合、１回程度の繰り返しで良品の内部組立品２０が得られる。
（６）良品の内部組立品２０を平型パッケージ（正規のパッケージ）に組み込み、封止する。
（７）出荷試験を行う。
【００１５】
このように、不良のチップユニットを良品のチップユニットに交換して、平型パッケージに組み込むことで、出荷試験での良品率を従来の８０％から９８％以上と大幅に向上することができる。また、平型パッケージおよび不良の内部組立品に入っている良品のチップユニットが不良扱いとなり無駄となることが避けられ、これらの部材とこれらに掛かった組立工数を無駄にすることが無くなり、良品率の向上と相まって製造コストを大幅に低減することができる。
ここでは、半導体装置として平型ＩＧＢＴを例に挙げて説明したが、複数の半導体チップが同一パッケージに組み込まれた半導体装置に本発明が適用できることは勿論である。半導体チップとしては、ＩＧＢＴチップの他に、ＭＯＳ制御サイリスタチップ、ＭＯＳ制御トランジスタ（ＭＯＳＦＥＴ）チップおよびこれらと組み合わされるフライホイールダイオードチップなどである。
【００１６】
図２は、図１の（５ａ）の工程で用いた組立試験用治具の要部断面図である。組立試験用治具３０はエミッタ側上板３１及びコレクタ側上板３２と絶縁性の側壁３３（絶縁外筒）により構成される。この側壁３３には外部ゲート端子３４が設けられている。この組立試験用治具３０には定常的に大きな電流を流す必要がないために、上板３１、３２は平型パッケージに用いられる共通電極板１１、１２と異なり、高い放熱効果を有する軟質の金属材質である必要はなく、通常の電気伝導性を有する材質であればよい。しかし、通常の空気中での雰囲気で繰り返し内部組立品２０を組み込んで加圧して使用されるため、耐クリープ性、圧接面が腐食しない高耐食性の材質であることが要求される。また、複数（この場合１６個）のチップユニット１を均一に加圧する必要上から、十分な平面度、平坦度を持って加工できる被削性の良い材質がよい。
【００１７】
従って高張力合金すなわち、ステンレス鋼、真鍮といった材質が好適である。図３は、図５（ａ）の内部組立品とこの内部組立品を図２の組立試験用治具に組み込んだ状態を示す図で、同図（ａ）は内部組立品の要部断面図、同図（ｂ）は内部組立品を組み込んだ組立試験用治具の要部断面図である。
ゲート引出線１０と外部ゲート端子３４とを外部接続導体１５で接続する。この外部接続導体１５は予めゲート引出線１０に固着しておいてもよい。同図（ｂ）の状態のものを後述する図４の測定系に入れて電気的特性を測定する。
内部組立品２０の外部枠６と接する部分に位置決めのための側壁３３を設けることで、内部組立品２０を組立試験用治具３０に組み込むときの作業性が良くなる。この側壁３３は滑りを良くするために低摩擦係数の樹脂が好適である。
【００１８】
更にこの側壁３３を絶縁性樹脂として、高電圧印加時にチップ端部での放電などを防止できる。
この側壁３３はフッ素樹脂、若しくはＡＢＳ（アクリロニトリル  ブタジエンスチレン）樹脂などで形成すると滑りやすさと絶縁性の双方を満足させることができる。
図４は、図３（ｂ）の内部組立品を組み込んだ組立試験用治具を試験用プレスに挟み込み内部組立品の電気的特性を測定する測定系を示す図である。この測定系でチップユニット１も測定できる。
【００１９】
測定系は、上下のプレス電極６１とこのプレス電極１に固着しているエミッタ側加圧体６２とコレクタ側加圧体６３とそれらと接続しているエミッタ側引出線６２ａとコレクタ側引出線６３ａと切り換え装置とカーブトレーサー（電圧印加部）で構成される。組立試験用治具３０をエミッタ側加圧体６２とコレクタ側加圧体６３で上下から挟み、上下のプレス電極６１で加圧する。組立試験用治具３０の外部ゲート端子３４とエミッタ側引出線６２ａとコレクタ側引出線６３ａを切り換え装置６４を介してカーブトレーサー６５にそれぞれ接続する。切り換え装置６４の働きは、ゲート−エミッタ間の漏れ電流を測定するときは、外部ゲート端子３４とエミッタ引出線６２ａをカーブトレーサー６５に接続し、コレクタ側引出線６３ａとカーブトレーサー６５とは接続しないようにする。また、コレクタ−エミッタ間の漏れ電流を測定するときは、コレクタ側引出線６３ａとエミッタ側引出線６２ａをカーブトレーサー６５に接続し、ゲート引出線３４とカーブトレーサー６５とは接続しないようにする。
【００２０】
まず、切り換え装置６４をゲート−エミッタ間の漏れ電流を測定する方に切り換えて、カーブトレーサー６５で所定の電圧（例えば、３０Ｖ程度）を印加してゲート−エミッタ間の漏れ電流を測定する。組立試験用治具３０ををチップユニット１に置き換えれば個別のチップユニット１でも同様に電気的特性を測定できる。
この内部組立品２０のゲート−エミッタ間の漏れ電流が各チップユニット１のゲート−エミッタ間の漏れ電流を合計した漏れ電流と比べて極端に小さい場合には、ゲートパット１６と外部ゲート引出線３４と間の接続が不完全であることが判明し、零の場合はゲートパット１６と外部ゲート引出線３４との間がオープン状態であることが分かる。一方、極端に増大した場合はゲート配線経路とエミッタ電極が短絡した状態であることが判明する。また、組立試験用治具３０に内部組立品２０を組み込んで加圧したときに、チップ２のゲート−エミッタ間が短絡して不良チップになった場合も判明する。
【００２１】
つぎに、切り換え装置６４をエミッタ−コレクタ間の漏れ電流を測定する方に切り換えてカーブトレーサでエミッタ−コレクタ間に所定の電圧（例えば、定格電圧の２／３程度）を印加する。このエミッタ−コレクタ間の漏れ電流が各チップユニット１のエミッタ−コレクタ間の漏れ電流を合計した漏れ電流と比べて増大した場合には、チップ２にクラックが導入されたことが判明する。また、前記したように、一部のチップユニット１のコンタクト端子体４とチップ２が接触していない場合は、放電によりｐｎ接合が破壊され漏れ電流が増大する。そのため、放電痕跡を調査することでコンタクト端子体４とチップ２のオープン不良を見出すことができる。
【００２２】
前記したように、この不良のチップユニットを、良品のチップユニットに交換することで良品の内部組立品にすることができる。この良品の内部組立品を平型パッケージに組み込むことで、出荷試験での良品率を大幅に向上できる。また、平型パッケージと良品のチップユニットが不良扱いとなることが防止され、これらに使用された部材と工数の無駄が無くなり、良品率の向上と相まって製造コストを大幅に低減することがきる。
上記の実施例において、チップユニット１をコレクタ基板３、チップ２、コンタクト端子体４、内部枠５で構成しているが、チップ２とコンタクト端子体４を内部枠５で固定して、コレクタ基板３は複数のチップユニット１に共通に設けるとチップユニットの構成はシンプルなものになる。
【００２３】
このとき、高さの測定、良品の選別はコレクタ基板を含まないチップユニットについて行えばよい。ただし、チップユニットに個々にコレクタ基板を含む構成とした方がコレクタ基板を含めて高さを揃えられるので出荷試験での良品率を高める上で好適である。
【００２４】
【発明の効果】
この発明によれば、複数個のチップユニットを外部枠に組み込んだ内部組立品をパッケージに組み込む前に組立試験用治具に組み込んで、内部組立品にするときに発生する半導体チップに導入されるクラックやゲート引出線とゲートパッドの接続不良を予めチェックし、不良のチップユニットを良品のチップユニットと交換して良品の内部組立品として、これをパッケージに組み込むことで、出荷試験での良品率を大幅に向上できる。
また、不良と判定された内部組立品に組み込まれている良品のチップユニットやパッケージを不良扱いすることが無くなり、部材と工数の無駄が省かれて、前記の良品率の向上と相まって、製造コストを大幅に低減することができる。
【図面の簡単な説明】
【図１】この発明の第１実施例の半導体装置の製造方法を説明する図
【図２】図１の工程で用いた組立試験用治具の要部断面図
【図３】内部組立品とこの内部組立品を図２の組立試験用治具に組み込んだ状態を示す図で、（ａ）は内部組立品の要部断面図、（ｂ）は内部組立品を組み込んだ組立試験用治具の要部断面図
【図４】内部組立品を組み込んだ組立試験用治具を試験用プレスに挟み込み内部組立品の電気的特性を測定する測定系を示す図
【図５】内部組立品の構成図であり、（ａ）は内部組立品の要部断面図、（ｂ）はチップユニットの要部断面図、（ｃ）は（ｂ）の内部枠の要部平面図、（ｄ）は外部枠の要部断面図、（ｅ）は外部枠の要部上面図
【図６】平型ＩＧＢＴの要部断面図
【図７】従来の半導体装置の製造方法を説明する図
【図８】漏れる電流が増大する要因を説明する図
【符号の説明】
１    チップユニット
２    チップ
３    コレクタ基板
４    コンタクト端子体
５    内部枠
６    外部枠
６ａ  開口部
７    内部接続導体
８    薄板（上側）
９    薄板（下側）
１０    ゲート引出線
１１    共通電極板（上側）
１２    共通電極板（下側）
１３    側壁（絶縁外筒）
１４    ゲート端子
１５    外部接続導体
１６    ゲートパッド
２０    内部組立品
２１    クラック
２２    バリ
２３    異物
３０    組立試験用治具
３１    エミッタ側上板
３２    コレクタ側上板
３３    側壁
３４    外部ゲート端子
６１    プレス電極
６２    エミッタ側加圧体
６２ａ  エミッタ側引出線
６３    コレクタ側加圧体
６３ａ  コレクタ側引出線
６４    切り換え装置
６５    カーブトレーサー
Ｈ、Ｈ０    チップユニットの高さ
【図１】
2004311699.tif 000003
【図２】
2004311699.tif 000004
【図３】
2004311699.tif 000005
【図４】
2004311699.tif 000006
【図５】
2004311699.tif 000007
【図６】
2004311699.tif 000008
【図７】
2004311699.tif 000009
【図８】
2004311699.tif 000010