(57)【要約】【課題】配線部に対する熱負荷が原因として発生する、ストレスマイグレーション不良（ビアプラグ底面におけるボイドの成長が原因となる導通不良）を抑制することができる配線構造を提供することを目的とする。【解決手段】本発明に係る配線構造が有する配線部（上層配線５、下層配線１）は、第一の導電体１ａ，８と、第二の導電体１ｃ，１０と、前記第一の導電体１ａ，８と前記第二の導電体１ｃ，１０との間に介在する中間導電体膜１ｂ，９とを、有している。【選択図】        図１
2004311865.tif 000002
【特許請求の範囲】
【請求項１】
第一の導電体部と、
第二の導電体部と、
前記第一の導電体部と前記第二の導電体部との間に介在する中間導電体膜とを、
有する第一の配線部を、
備えていることを特徴とする配線構造。
【請求項２】
配線部は複数であり、
当該複数の配線部は、前記中間導電体膜を有する前記第一の配線部と、前記中間導電体膜を含まない第二の配線部とで、構成されている、
ことを特徴とする請求項１に記載の配線構造。
【請求項３】
前記第一の配線部は、所定の線幅以上の配線部に対して適用される、
ことを特徴とする請求項２に記載の配線構造。
【請求項４】
前記第一の配線部と一体的に形成されているビアプラグを、さらに備えており、
前記第一の導電体部、前記第二の導電体部および前記中間導電体膜は、前記第一の配線部から前記ビアプラグに亘って、形成されている、
ことを特徴とする請求項１ないし請求項３のいずれかに記載の配線構造。
【請求項５】
前記中間導電体膜は、
Ｔｉ，ＴｉＮ，Ｗ，ＷＮ，Ｔａ，ＴａＮ，Ｚｒ，Ｃｒ，Ａｇ，Ｎｉ，Ｓｎ，Ｉｎ，Ｍｇ，Ａｌ，Ｈｆ，Ｎｂ，Ｐｔ，Ｐｄ，Ｃｏ，ＣｏＷ，ＣｏＷＰのうち、少なくとも一種類を含有することを、
特徴とする請求項１ないし請求項４のいずれかに記載の配線構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、配線構造に係る発明であって、例えば、上層配線と下層配線とがビアプラグによって接続されている配線構造に対して適用することができる。
【０００２】
【従来の技術】
従来より、多層配線構造で適用される配線としてアルミニウム配線が用いられていた。しかし、抵抗値がアルミニウムよりも３０〜４０％低く、エレクトロマイグレーション耐性に優れていることから、埋め込み銅配線の開発も進められている（例えば、特許文献１参照）。
【０００３】
多層配線構造は、通常、上層配線と下層配線と、両配線を接続するビアプラグとを備えている。
【０００４】
なお、埋め込み銅配線に関するその他の技術は、特許文献２，３，４および非特許文献１にも記載されている。
【０００５】
【特許文献１】
特開平１１−９７４４１号公報（第二頁）
【特許文献２】
特開平１１−２０４６４４号公報（第１図）
【特許文献３】
特開２０００−１８３０６４号公報（第１−７図）
【特許文献４】
特開２０００−１２４３１０号公報（第１−３図および第５図）
【非特許文献１】
Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ  ｏｆ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｎｆｅｒｅｎｃｅ  ２００２  「Ｔｈｅｒｍａｌ  Ｓｔｒｅｓｓ  ｏｆ  １４０ｎｍ−ｗｉｄｔｈ  Ｃｕｄａｍａｓｃｅｎｅ  ｉｎｔｅｒｃｏｎｎｅｃｔｓ」、Ｎｏｒｉｏ  ＯＫＡＤＡ  ｅｔｃ著（第１３６−１３８頁）
【０００６】
【発明が解決しようとする課題】
ところで、銅配線に熱負荷が加わると、銅配線内部の応力勾配は大きくなる。これにより、従来の銅配線構造では、当該応力勾配を緩和するために、上層配線内および下層配線内に存在する微小なボイドが、ビアプラグの底面に引き寄せられるという現象が発生していた。
【０００７】
上記現象により、ビアプラグ底面に微小なボイドが集中すると、ビアプラグと下層配線との接続部に大きなボイドが発生してしまい、当該箇所において導通不良（ストレスマイグレーション不良と呼ばれている）となる問題が発生していた。
【０００８】
特に、太い銅配線を用いた場合に、ストレスマイグレーション不良は、より発生し易くなる傾向にあった。これは、配線が太くなると、当該配線部には多くの微小なボイドを含有することになり、また、配線内部で発生する応力勾配も大きくなるからだと考えられている。
【０００９】
そこで、この発明は、ストレスマイグレーション不良（ビアプラグ底面におけるボイドの発生）を抑制することができる配線構造を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る請求項１に記載の配線構造は、第一の導電体部と、第二の導電体部と、前記第一の導電体部と前記第二の導電体部との間に介在する中間導電体膜とを、有する第一の配線部を備えている。
【００１１】
【発明の実施の形態】
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
【００１２】
＜実施の形態１＞
本実施の形態に係る配線構造の概略断面図を図１に示す。
【００１３】
図１において、カーボンを含有したシリコン酸化膜等により構成される、いわゆる低比誘電率（ｌｏｗｋ）である第一の層間絶縁膜２の表面内に、下層配線１が配設されている。
【００１４】
ここで、下層配線１は、銅で構成される、第一の導電体１ａと第二の導電体１ｃと、当該第一の導電体１ａと第二の導電体１ｃとの間に介在する、厚さ約２０ｎｍ程度の中間導電体膜１ｂとから構成されている。
【００１５】
中間導電体膜１ｂの厚さは、これに限るものではないが、当該中間導電体膜１ｂを形成することによる下層配線１全体の電気抵抗の上昇を考慮すると、配線膜厚の約１０％以下程度であることが望ましい。
【００１６】
また、中間導電体膜１ｂは、Ｔｉ（チタン），ＴｉＮ（窒化チタン），Ｗ（タングステン），ＷＮ（窒化タングステン），Ｔａ（タンタル），ＴａＮ（窒化タンタル），Ｚｒ（ジルコニウム），Ｃｒ（クロム），Ａｇ（銀），Ｎｉ（ニッケル），Ｓｎ（錫），Ｉｎ（インジウム），Ｍｇ（マグネシウム），Ａｌ（アルミニウム），Ｈｆ（ハフニウム），Ｎｂ（ニオブ），Ｐｔ（白金），Ｐｄ（パラジウム），Ｃｏ（コバルト）、ＣｏＷ（コバルト−タングステン），ＣｏＷＰ（コバルト−タングステン−リン）等の金属のうち、少なくとも一種類の金属を含有することにより、形成される。
【００１７】
具体的に、中間導電体膜１ｂは、上記各金属の単体、上記各金属の組み合わせから成る合金、あるいは銅と上記金属のうち少なくとも一種類の金属とから構成される合金であってもよい。
【００１８】
なお、下層配線１を構成する導電体材料（銅）が第一の層間絶縁膜２内に拡散するのを防止するために、下層配線１と第一の層間絶縁膜２との間には、バリアメタル層（例えば、Ｔｉ、ＴｉＮ、ＴａまたはＴａＮ等）１１が形成されている。
【００１９】
さらに、図１において、第一の層間絶縁膜２を覆うようにエッチストッパ膜３が形成されており、当該エッチストッパ膜３上には、ｌｏｗｋ材料から成る第二の層間絶縁膜４が形成されている。
【００２０】
ここで、エッチストッパ膜３は、エッチングストッパとしての役割の他に、下層配線１を構成する導電体材料（銅）の拡散を防止する役割も担っている。したがって、下層配線１が銅で構成されている場合には、エッチストッパ膜３としてＳｉＮ（シリコン窒化膜）やＳｉＣ（炭化シリコン）等を採用することが望ましい。
【００２１】
さらに、図１において、第二の層間絶縁膜４の表面内には、上層配線５が配設されており、所定の上層配線５と下層配線１とを接続するように、ビアプラグ６が形成されている。さらに、第二の層間絶縁膜４および上層配線５を覆うように、エッチストッパ膜７が形成されている。
【００２２】
所定の上層配線５とビアプラグ６とは、一体的に形成されているが、当該一体成形されている上層配線５とビアプラグ６は、銅で構成される、第一の導電体８と第二の導電体１０と、第一の導電体８と第二の導電体１０との間に介在する中間導電体膜９とから構成されている。
【００２３】
ここで、第一の導電体８、中間導電体膜９および第二の導電体１０は、上層配線５からビアプラグ６に亘って形成されている。
【００２４】
その他、ビアプラグ６と接続せず、単独で配設されている上層配線５は、下層配線１と同じ構成であり、第一の導電体８／中間導電体膜９／第二の導電体１０により構成されている。
【００２５】
また、中間導電体膜９の厚さや、適用材料等は、下層配線１で説明した中間導電体膜１ｂと同様である。
【００２６】
なお、上層配線５およびビアプラグ６を構成する導電体材料（銅）が第二の層間絶縁膜４内に拡散するのを防止するために、上層配線５と第二の層間絶縁膜４との間および、ビアプラグ６と第二の層間絶縁膜４との間には、ＴｉＣ等のバリアメタル層１２が形成されている。
【００２７】
次に、図１で示した配線構造の製造方法について説明する。
【００２８】
まず、図示していない基板上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等により、第一の層間絶縁膜２を形成する。次に、通常のリソグラフィ工程により、第一の層間絶縁膜２の表面内に溝部１５を作成する。次に、イオンスパッタリング法やＣＶＤ法等により、当該溝部１５にバリアメタル層１１を形成する（図２）。
【００２９】
ここで、溝部１５として、深さは２５０ｎｍ程度、幅は最小のもので１４０ｎｍ程度である。また、バリアメタル層１１の膜厚は、約２５ｎｍである。
【００３０】
次に、バリアメタル層１１が形成されている溝部１５に対して、スパッタリング法を施すことにより、当該バリアメタル層１１上に膜厚４０ｎｍ程度の銅膜を形成する。その後、さらに熱ＣＶＤ法により、前記４０ｎｍ程度の膜厚の銅膜上に、膜厚３０ｎｍ程度の銅膜を形成する。したがって、バリアメタル層１１上には、約７０ｎｍの膜厚を有する銅膜（以下、第二の導電体とする）１ｃが形成されることとなる（図３）。
【００３１】
次に、イオンスパッタリング法により、第二の導電体１ｃ上に、膜厚２０ｎｍ程度のＣｒ膜等（以下、中間導電体膜とする）１ｂを形成する（図４）。
【００３２】
次に、イオンスパッタリング法により、中間導電体膜１ｂ上に、膜厚４０ｎｍの銅シード層を形成する。次に、電界メッキ法により、当該シード層を基にして、膜厚約３００ｎｍ程度の銅膜（以下、第一の導電体とする）１ａを形成する。ここで、硫酸銅を主成分とした液体に適当な添加物を加えた溶液を用いて電界メッキ処理を施すことにより、幅の狭い溝部１５の底面からの膜成長速度を早くすることができる（ボトムアップフィル）とともに、微細なパターンに対する第一の導電体１ａの埋め込み性を向上させることができる。その後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法を用いた平坦化処理により、第一の層間絶縁膜２の表面上に形成された、第一の導電体１ａ、中間導電体膜１ｂ、第二の導電体１ｃおよびバリアメタル層１１を除去する（図５）。
【００３３】
これにより、第一の層間絶縁膜２の表面内に、第一の導電体１ａ、中間導電体膜１ｂおよび第二の導電体１ｃから成る下層配線１が配設される。
【００３４】
さて次に、下層配線１および第一の層間絶縁膜２を覆うように、ＣＶＤ法によりエッチストッパ膜３を形成し、同じくＣＶＤ法により当該エッチストッパ膜３上に、第二の層間絶縁膜４を形成する。その後、通常のリソグラフィ工程により、溝部１６を形成し、一部の溝部１６には、さらに下層配線１に到達する孔部１７を形成する（図６）。
【００３５】
ここで、溝部１６として、深さは２５０ｎｍ程度、幅は最小のもので１４０ｎｍ程度である。また、孔部１７の深さは、約２５０ｎｍ程度である。
【００３６】
次に、孔部１７の底面および側面と、溝部１６の側面に対して、イオンスパッタリング法を施すことにより、膜厚約２５ｎｍのバリアメタル層１２を形成した後、同じくイオンスパッタリング法により、当該バリアメタル層１２上に、孔部１７の底部における膜厚が約４０ｎｍの銅膜を形成する。その後、さらに熱ＣＶＤ法を施すことにより、前記で形成された銅膜上に、膜厚３０ｎｍ程度の銅膜を形成する。したがって、バリアメタル層１２上には、孔部１７の底部において約７０ｎｍの膜厚を有する銅膜（以下、第二の導電体とする）１０が形成されることとなる（図７）。
【００３７】
ここで、イオンスパッタリング法により、孔部１７の底部に形成される銅膜の厚さは、約４０ｎｍであるが、溝部１６の側面と孔部１７の側面とに形成される銅膜の厚さは、１０ｎｍ以下となる。
【００３８】
したがって、熱ＣＶＤ法により形成される銅膜の厚さは、前記工程により形成された銅膜上に均一に形成されるので、溝部１６の側面と孔部１７の側面には、合計厚さ４０ｎｍ程度以下の銅膜（第二の導電体）１０が形成されることとなる。
【００３９】
よって、溝部１６の最小幅が１４０ｎｍであることから、溝部１６の両側面に厚さ約４０ｎｍの第二の導電体１０が形成されたとしても、当該第二の導電体膜１０によって、最小幅の溝部１６でも完全には埋め込まれていない状況となる（図７）。
【００４０】
次に、イオンスパッタリング法により、第二の導電体１０上に、膜厚２０ｎｍ程度のＣｒ等の中間導電体膜９を形成する（図８）。
【００４１】
次に、イオンスパッタリング法により、中間導電体膜９上に、膜厚４０ｎｍの銅シード層を形成する。次に、電界メッキ法により、当該シード層を基にして、膜厚約６００ｎｍ程度の銅膜（以下、第一の導電体とする）８を形成する（図９）。
【００４２】
ここで、硫酸銅を主成分とした液体に適当な添加物を加えた溶液を用いて電界メッキ処理を施すことにより、孔部１７や幅の狭い溝部１６の底面からの膜成長速度を早くすることができる（ボトムアップフィル）とともに、微細なパターンに対する第一の導電体８の埋め込み性を向上させることができる。
【００４３】
その後、ＣＭＰ法を用いた平坦化処理により、第二の層間絶縁膜４の表面上に形成された、第一の導電体８、中間導電体膜９、第二の導電体１０およびバリアメタル層１２を除去する（図１０）。
【００４４】
これにより、第二の層間絶縁膜４の表面内に、第一の導電体８、中間導電体膜９および第二の導電体１０から成る上層配線５と、ビアプラグ６とを形成することができる。
【００４５】
最後に、上層配線５および第二の層間絶縁膜４を覆うように、ＣＶＤ法によりエッチストッパ膜７を形成することにより、図１に示す配線構造を作成することができる。
【００４６】
以上により、形成された配線構造には、下層配線１および上層配線５内に中間導電体膜１ｂ，９が形成されているので、下記に示す効果を有する。
【００４７】
つまり、従来の技術において記載したように、熱負荷過程により、配線内に存する微小なボイドが、ビアプラグ底面に形成されているバリアメタル層に集中する（引き寄せられる）のは、ボイドがバリアメタル層に集中する（引き寄せられる）方が、配線内で点在するよりもエネルギー的に低くなり、安定するからだと考えられている。
【００４８】
ここで、配線内に存する微小なボイド２０が、ビアプラグの底部に引き寄せられる様子を図１１に示す。また、その結果として、大きなボイド２１がビアプラグの底部で発生する様子を図１２に示す。
【００４９】
そこで、本実施の形態に係る配線構造の様に、ボイドがビアプラグ６底面に形成されているバリアメタル層１２に集中する（引き寄せられる）よりも、エネルギー的に低くなるような中間導電体膜１ｂ，９を、下層配線１、上層配線５内に導入することにより、ボイドは、中間導電体膜１ｂ，９にも引き寄せられる。当該様子を図１３に示す。
【００５０】
ここで、中間導電体膜１ｂ，９として上記に列挙した金属（合金も含む）を採用することにより、ボイドは、当該バリアメタル層１２と同程度か、それ以上の確率で、中間導電体膜１ｂ，９に引き寄せられる。
【００５１】
したがって、熱負荷により従来では、ビアプラグ６底面に形成されているバリアメタル層１２に集中していたボイドが、中間導電体膜１ｂ，９にも引き寄せられることにより、当該バリアメタル層１２における、大きなボイドの発生を抑制することができる。よって、ビアプラグ６における導通不良（ストレスマイグレーション不良）をなくすことができる。
【００５２】
また、上記で説明した配線構造からも分かるように、中間導電体膜１ｂ，９は、配線方向に沿って形成されている。つまり、中間導電体膜１ｂ，９は、ビアプラグの底面に形成されているバリアメタル層１２よりも大きな面積で形成されている。
【００５３】
したがって、従来では、一箇所に集中していたボイドが、中間導電体膜１ｂ，９に沿って満遍なく引き寄せられることとなり、当該中間導電体膜１ｂ，９において、大きなボイドが発生することも無く、配線の導通に影響を及ぼすこともない。
【００５４】
なお、本実施の形態において、下層配線１と第一の層間絶縁膜２との間および、上層配線５と第二の層間絶縁膜４との間に、バリアメタル層１１，１２を設ける構成について説明したが、当該バリアメタル層１１，１２は、本発明の必須部材でないため、これを省略することもできる。
【００５５】
また、ビアプラグ６と接続されている上層配線５に関しては、中間導電体膜９は、当該上層配線５とビアプラグ６とに亘って形成される場合について言及した。しかし、他の上層配線５や下層配線１と同様に、中間導電体膜９を上層配線５内でのみ形成する構成としても同様の効果を得ることができる。
【００５６】
したがって、どちらの構成を採用するかは、製造の容易性を考慮して決定されることとなる。
【００５７】
＜実施の形態２＞
実施の形態１では、全ての下層配線および上層配線に対して、中間導電体膜を形成する場合について言及した。しかし、本実施の形態では、所定の線幅以上の、下層配線および上層配線に対してのみ、中間導電体膜を形成することが特徴である。
【００５８】
図１４に、本実施の形態に係る配線構造の概略断面図を示す。
【００５９】
図１４示すように、所定の線幅以上の、下層配線１および上層配線５内に中間導電体膜１ｂ，９が形成されている。他方で、所定の線幅より小さい、下層配線１および上層配線５は、従来技術の銅配線の構成と同様に、銅のみので構成されている。その他の構成は、実施の形態１で説明した図１の構成と同じなので、ここでの説明は省略する。
【００６０】
ここで、所定の線幅として、例えば配線厚が２５０ｎｍ程度の配線であれば、０．７μｍ以上の線幅が考えられる。
【００６１】
次に、図１４で示した配線構造の製造方法について説明する。
【００６２】
はじめに、図２で示したように、溝部１５が形成された第一の層間絶縁膜２を用意する。ここで、溝部１５にはバリアメタル層１１が形成されている。
【００６３】
次に、イオンスパッタリング法により、バリアメタル層１１上に膜厚約８０ｎｍの銅のシード層を形成する。次に、電界メッキ法を用いて、当該シード層を基にして、膜厚約８０ｎｍの第二の導電体１ｃを形成する（図１５）。
【００６４】
ここで、硫酸銅を主成分とした液体に適当な添加物を加えた溶液を用いて電界メッキ処理を施すことにより、所定の幅より小さい溝部１５における銅の埋め込み速度を、所定の幅以上の溝部１５における埋め込み速度よりも早くすることができる。つまり、ボトムアップフィルを採用するのである。また、当該ボトムアップフィルにより、狭い溝部１５への埋め込み性が向上する。
【００６５】
したがって、本実施の形態では、図１５に示すように、所定の幅以上の溝部１５に対しては、途中まで第二の導電体１ｃが充填され、所定の幅より小さい溝部１５に対しては、完全に第二の導電体１ｃが充填される。
【００６６】
次に、実施の形態１と同様の方法により、図１５で示した製造途中の配線構造に対して、中間導電体膜１ｂを形成し（図１６）、当該中間導電体膜１ｂ上に第一の導電体１ａを形成し、ＣＭＰ法により、第一の層間絶縁膜２の上面に形成されている第一の導電体１ａ、中間導電体膜１ｂおよび第二の導電体１ｃを除去する（図１７）。
【００６７】
これにより、図１７に示すように、第一の層間絶縁膜２の表面内に下層配線１が配設される。ここで、所定の線幅以上の下層配線１は、第一の導電体１ａ／中間導電体膜１ｂ／第二の導電体膜１ｃの積層構造を構成を有しているが、所定の線幅より小さい下層配線１は、単純に銅から成る導電体のみで構成されている。ここで、中間導電体膜１ｂの材料として、実施の形態１で列挙したものを採用する。
【００６８】
次に、実施の形態１と同様の方法により、下層配線１および第一の層間絶縁膜２を覆うようにエッチストッパ膜３を形成し、当該エッチストッパ膜３上に第二の層間絶縁膜４を形成する。その後、通常のリソグラフィ工程により、溝部１６と孔部１７を作成する（図１８）。
【００６９】
ここで、溝部１６として、深さは２５０ｎｍ程度、幅は最小のもので１４０ｎｍ程度である。また、孔部１７の深さは、約２５０ｎｍ程度である。
【００７０】
次に、実施の形態１と同様の方法により、溝部１６、孔部１７にバリアメタル層１２を形成する。次に、イオンスパッタリング法により、バリアメタル層１２上に膜厚約８０ｎｍの銅のシード層を形成する。次に、電界メッキ法を用いて、当該シード層を基にして、膜厚約８０ｎｍの第二の導電体１０を形成する（図１９）。
【００７１】
ここで、下層配線１を作成するときのように、ボトムアップフィルを採用することにより、孔部１７と幅の狭い溝部１６は、この時点で第二の導電体１０によって完全に埋め込まれる（つまり、この時点で、幅の狭い上層配線５とビアプラグ６が形成される）。これに対して、幅の広い溝部１６は、この時点では第二の導電体１０によって完全に埋め込まれることはない（図１９）。
【００７２】
次に、実施の形態１で説明した方法と同様の方法により、第二の導電体１０上に中間導電体膜９および第一の導電体膜８を当該順で形成し、その後、平坦化処理を施すことにより、第二の層間絶縁膜４の表面内には、所定の線幅以上の上層配線５が形成される（図２０）。
【００７３】
最後に、上層配線５および第二の層間絶縁膜４を覆うように、ＣＶＤ法によりエッチストッパ膜７を形成することにより、図１４に示す配線構造を作成することができる。
【００７４】
以上により、形成された配線構造は、所定の線幅以上の、下層配線１および上層配線５に対して、中間導電体膜１ｂ，９が形成されるので、以下に示す効果を有する。
【００７５】
通常、銅から成る配線の内部に上記で列挙した部材を中間導電体膜１ｂ，９として導入した場合、当該中間導電体膜１ｂ，９の膜厚の分だけ銅の膜厚が減少する。したがって、当該銅の膜厚が減少した分（つまり、中間導電体膜１ｂ，９に置換した分）だけ、電気抵抗が上昇する場合があり得る。
【００７６】
さらに、配線幅の狭い配線に対して中間導電体膜１ｂ，９を導入した場合には、バリアメタル層１１，１２との界面に加えて、中間導電体膜１ｂ，９での電子散乱が大きく影響を及ぼし、上記銅の膜厚減少分以上の電気抵抗の上昇が発生してしまう。当該電気抵抗の上昇は、配線を伝達する信号に遅延を招き、高速デバイスの場合に特に問題となる。
【００７７】
一方で、従来より、配線幅の狭い配線では、配線全体に拡散しているボイドの合計体積もそれほど大きなものでなく、さらに、配線全体の体積も小さいことから、熱負荷により発生する応力勾配も小さくなるため、ビアプラグ６の底面にほとんどボイドが集中することがなく、実使用上、ほとんど問題とはなっていなかった。
【００７８】
そこで、ボイドの発生と電気抵抗の上昇とを比較考量して、所定の配線幅以上の配線に対しては、電気抵抗の上昇よりも、ビアプラグ６の底面で発生するボイドの影響の方が大きいので、当該箇所でのボイドの発生を抑制するために中間導電体膜１ｂ，９を形成することとし、他方、所定の配線幅未満の配線に対しては、ボイドの発生がほとんど無く、中間導電体膜１ｂ，９の導入に際しての電気抵抗の上昇の方が影響力が大きくなるので、中間導電体膜１ｂ，９を形成しない構成としている。
【００７９】
これにより、配線幅の狭い配線では、中間導電体膜１ｂ，９が存するためにより発生する電気抵抗の上昇を防止することができ、配線幅の太い配線では、ボイドのビアプラグ６の底面における集中発生を抑制することができる。
【００８０】
ここで、本実施の形態に係る配線構造における、微小なボイドの移動状況を概念的に表した図を、図２１に示す。
【００８１】
なお、配線幅の太い配線においても、中間導電体膜１ｂ，９を導入したことによる、当該中間導電体膜１ｂ，９の膜厚に相当する分の電気抵抗の上昇は発生する。しかし、配線幅の太い配線では、全体に対する中間導電体膜１ｂ，９の比率は、大きくはならないので、当該電気抵抗の上昇程度は問題視するほどのものでない。
【００８２】
また、本実施の形態においても、バリアメタル層１１，１２は、本発明の必須部材でないため、これを省略することもできる。
【００８３】
なお、上記実施の形態では、第一の導電体１ａ，８、第二の導電体１ｃ，１０として銅の場合について言及したが、これに限るものでなく、ストレスマイグレーション不良が発生し得る他の導電体に対しても適用することができる。
【００８４】
【発明の効果】
本発明の請求項１に記載の配線構造は、第一の導電体部と、第二の導電体部と、前記第一の導電体部と前記第二の導電体部との間に介在する中間導電体膜とを、有する配線部を備えているので、配線部に存する微小なボイドは、中間導電体膜に満遍なく引き寄せられ、一箇所に偏在する大きなボイドの発生を抑制することができる。
【図面の簡単な説明】
【図１】実施の形態１に係る配線構造を示す断面図である。
【図２】実施の形態１に係る配線構造の製造方法を説明する断面図である。
【図３】実施の形態１に係る配線構造の製造方法を説明する断面図である。
【図４】実施の形態１に係る配線構造の製造方法を説明する断面図である。
【図５】実施の形態１に係る配線構造の製造方法を説明する断面図である。
【図６】実施の形態１に係る配線構造の製造方法を説明する断面図である。
【図７】実施の形態１に係る配線構造の製造方法を説明する断面図である。
【図８】実施の形態１に係る配線構造の製造方法を説明する断面図である。
【図９】実施の形態１に係る配線構造の製造方法を説明する断面図である。
【図１０】実施の形態１に係る配線構造の製造方法を説明する断面図である。
【図１１】従来の配線構造において、微小ボイドの移動の様子を概念的に示した図である。
【図１２】ビアプラグ底部において、発生する大きなボイドの様子を示した図である。
【図１３】実施の形態１の配線構造において、微小ボイドの移動の様子を概念的に示した図である。
【図１４】実施の形態２に係る配線構造を示す断面図である。
【図１５】実施の形態２に係る配線構造の製造方法を説明する断面図である。
【図１６】実施の形態２に係る配線構造の製造方法を説明する断面図である。
【図１７】実施の形態２に係る配線構造の製造方法を説明する断面図である。
【図１８】実施の形態２に係る配線構造の製造方法を説明する断面図である。
【図１９】実施の形態２に係る配線構造の製造方法を説明する断面図である。
【図２０】実施の形態２に係る配線構造の製造方法を説明する断面図である。
【図２１】実施の形態２の配線構造において、微小ボイドの移動の様子を概念的に示した図である。
【符号の説明】
１  下層配線、１ａ，８  第一の導電体、１ｂ，９  中間導電体膜、１ｃ，１０  第二の導電体、２  第一の層間絶縁膜、３，７  エッチングストッパ膜、４第二の層間絶縁膜、５  上層配線、６  ビアプラグ、１１，１２  バリアメタル層、１５，１６  溝部、１７  孔部、２０  微小なボイド、２１  大きなボイド。
【図１】
2004311865.tif 000003
【図２】
2004311865.tif 000004
【図３】
2004311865.tif 000005
【図４】
2004311865.tif 000006
【図５】
2004311865.tif 000007
【図６】
2004311865.tif 000008
【図７】
2004311865.tif 000009
【図８】
2004311865.tif 000010
【図９】
2004311865.tif 000011
【図１０】
2004311865.tif 000012
【図１１】
2004311865.tif 000013
【図１２】
2004311865.tif 000014
【図１３】
2004311865.tif 000015
【図１４】
2004311865.tif 000016
【図１５】
2004311865.tif 000017
【図１６】
2004311865.tif 000018
【図１７】
2004311865.tif 000019
【図１８】
2004311865.tif 000020
【図１９】
2004311865.tif 000021
【図２０】
2004311865.tif 000022
【図２１】
2004311865.tif 000023