(57)【要約】【課題】本発明は、充電回路に関し、所定の端子に現れている電圧までコンデンサを十分に充電しつつ、放電時には充電用の素子側への電流逆流を確実に防止することを目的とする。【解決手段】昇圧回路３０の出力端子３４に現れる電圧を充電すると共に、充電した電圧を放電用ダイオード４０を介して出力端子３４へ向けて放電するバックアップコンデンサ２８を設ける。出力端子３４とバックアップコンデンサ２８との間の充電経路に、放電用ダイオード４０に並列に、直列接続された２つのｐチャネル型ＤＭＯＳ６０，６４を設ける。これにより、バックアップコンデンサ２８からＤＭＯＳ６０，６４側を介して出力端子３４へ向けて電流が流れるためのしきい値電圧を、放電用ダイオード４０を介して電流が流れるためのしきい値電圧に比して大きくする。【選択図】　　　　図１
2004023926.tif 000002
【特許請求の範囲】
【請求項１】
所定の端子に現れる電圧を充電すると共に、充電した電圧を所定のダイオードを介して前記所定の端子へ向けて放電するコンデンサを備える充電回路であって、
前記所定の端子と前記コンデンサとの間の充電経路に、前記所定のダイオードに並列に、直列接続された複数のＤＭＯＳトランジスタを設けたことを特徴とする充電回路。
【請求項２】
複数の前記ＤＭＯＳトランジスタのうち少なくとも一のトランジスタは、前記コンデンサの充電時にはオンされ、該コンデンサの放電時にはオフされる充放電制御用トランジスタであることを特徴とする請求項１記載の充電回路。
【請求項３】
前記コンデンサの充電時に前記所定の端子から該コンデンサへ定電流を流通させる定電流回路を備え、
前記充放電制御用トランジスタは、前記定電流回路と前記コンデンサとの間に介挿されていると共に、
前記定電流回路は、前記充放電制御用トランジスタをオン駆動するうえで必要な駆動電流分を補完する補完回路を有することを特徴とする請求項２記載の充電回路。
【請求項４】
前記コンデンサの充電時に前記所定の端子から該コンデンサへ定電流を流通させる定電流回路を備え、
前記充放電制御用トランジスタは、前記所定の端子と前記定電流回路との間に介挿されていることを特徴とする請求項２記載の充電回路。
【請求項５】
前記充放電制御用トランジスタに並列に、前記所定の端子から前記コンデンサへ向けて該充放電制御用トランジスタをバイパスした電流を流通させるバイパスダイオードを設けたことを特徴とする請求項２乃至４の何れか一項記載の充電回路。
【請求項６】
前記コンデンサの充電時に前記所定の端子から該コンデンサへ定電流を流通させる定電流回路を備え、
複数の前記ＤＭＯＳトランジスタのうち一のトランジスタは、前記定電流回路から定電流が生成されるようにオン・オフ制御される定電流生成用トランジスタであることを特徴とする請求項１記載の充電回路。
【請求項７】
前記ＤＭＯＳトランジスタは、ｐチャネル型ＤＭＯＳトランジスタであることを特徴とする請求項１乃至６の何れか一項記載の充電回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、充電回路に係り、特に、所定の端子に現れる電圧を充電すると共に、充電した電圧を所定のダイオードを介して所定の端子へ向けて放電するコンデンサを備える充電回路に関する。
【０００２】
【従来の技術】
従来より、例えば特開２０００−９２７５０号公報に開示される如く、バッテリ電圧を昇圧してバックアップコンデンサに充電し、バックアップコンデンサに充電した電圧を放電用ダイオードを介して放電する充電回路が知られている。ところで、充電回路の故障検出精度の向上を図るうえで、バッテリ電圧を昇圧した電圧が現れる端子とバックアップコンデンサとの間に定電流回路を介挿し、かかる端子からバックアップコンデンサへ向けて充電電流として定電流を流通させることがある。定電流回路は、充電電流の定電流制御を行うべくオン・オフされるスイッチングトランジスタを備える。
【０００３】
定電流回路のスイッチングトランジスタとしては、ｐｎｐトランジスタを用いることが考えられる。ｐｎｐトランジスタは、電流増幅率の低いトランジスタである。このため、上記の構成では、充電電流が大電流であってもその電流の流通を許容させるために、ｐｎｐトランジスタをダーリントン接続する必要がある。しかしながら、かかる構成では、ｐｎｐトランジスタの飽和電圧が高くなり、その結果、バックアップコンデンサを所望の昇圧電圧まで充電することができない不都合が生ずる。
【０００４】
そこで、大電流の流通を許容しつつ、上記した不都合の発生を回避する構成としては、定電流回路のスイッチングトランジスタに高耐圧のｐチャネル型ＤＭＯＳ（Ｄｏｕｂｌｅ　ｄｉｆｆｕｓｅｄ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いる構成が考えられる。ｐチャネル型ＤＭＯＳがオンされる場合には、ソース・ドレイン間に生ずる電圧が、十分に小さいオン抵抗のみに応じた電圧となる。このため、かかる構成によれば、充電回路の出力低飽和化を図ることができ、その結果、バックアップコンデンサを所望の昇圧電圧まで十分に充電することが可能となる。
【０００５】
【発明が解決しようとする課題】
ところで、ｐチャネル型ＤＭＯＳトランジスタにおいては、ソース・ドレイン間に寄生ダイオードが形成される。寄生ダイオードは、バックアップコンデンサに充電した電圧が放電される際に電流が流通すべき放電用ダイオードと同一の性能を有する。すなわち、寄生ダイオードの順方向のしきい値電圧は、放電用ダイオードの順方向のしきい値電圧とほぼ一致する。従って、ｐチャネル型ＤＭＯＳトランジスタの寄生ダイオードと放電用ダイオードとが並列に設けられる充電回路においては、バックアップコンデンサの放電時に放電電圧が寄生ダイオードの順方向しきい値電圧を超えると、その放電電流が、放電用ダイオード側の経路と共に寄生ダイオード側の経路にも流れる事態が生ずる。かかる事態が生ずると、放電電流の流通に起因して定電流回路のｐチャネル型ＤＭＯＳトランジスタ等の素子が破壊されるおそれがある。
【０００６】
本発明は、上述の点に鑑みてなされたものであり、所定の端子に現れている電圧までコンデンサを十分に充電しつつ、放電時には充電用の素子側への電流逆流を確実に防止することが可能な充電回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の目的は、請求項１に記載する如く、所定の端子に現れる電圧を充電すると共に、充電した電圧を所定のダイオードを介して前記所定の端子へ向けて放電するコンデンサを備える充電回路であって、
前記所定の端子と前記コンデンサとの間の充電経路に、前記所定のダイオードに並列に、直列接続された複数のＤＭＯＳトランジスタを設けた充電回路により達成される。
【０００８】
本発明において、所定の端子とコンデンサとの間の充電経路には、所定のダイオードに並列に、直列接続された複数のＤＭＯＳトランジスタが設けられる。ＤＭＯＳトランジスタがオンされる場合は、ソース・ドレイン間に生ずるオン抵抗は十分小さく、その間の電位差はほぼゼロである。このため、かかる構成によれば、充電回路の出力の低飽和化を図ることができ、その結果、コンデンサを所定の端子に現れている電圧まで十分に充電することができる。また、ＤＭＯＳトランジスタのチャネル間には寄生ダイオードが形成される。このため、本発明においては、所定のダイオードに並列に、直列接続された複数の寄生ダイオードが設けられる構成が実現される。かかる構成において、コンデンサから所定の端子へ向けての所定のダイオードを介した放電電流の流通は、所定の端子とコンデンサとの間に印加される電圧が該所定のダイオードの順方向しきい値電圧を超える場合に実現される一方、ＤＭＯＳトランジスタを介した放電電流の流通は、上記した印加電圧が一の寄生ダイオードの順方向しきい値電圧をＤＭＯＳトランジスタの個数倍した電圧を超えなければ実現されない。すなわち、ＤＭＯＳトランジスタ側への放電電流の流通は、所定のダイオード側への放電電流の流通に比して実現困難である。このため、本発明によれば、コンデンサの放電時には充電用の素子側への電流逆流を確実に防止できる。
【０００９】
この場合、請求項２に記載する如く、請求項１記載の充電回路において、複数の前記ＤＭＯＳトランジスタのうち少なくとも一のトランジスタは、前記コンデンサの充電時にはオンされ、該コンデンサの放電時にはオフされる充放電制御用トランジスタであることとすれば、所定の端子からの電流の流通によりコンデンサの充電を確実に行うことができると共に、放電時には電流逆流を確実に防止できる。
【００１０】
請求項３に記載する如く、請求項２記載の充電回路において、前記コンデンサの充電時に前記所定の端子から該コンデンサへ定電流を流通させる定電流回路を備え、前記充放電制御用トランジスタは、前記定電流回路と前記コンデンサとの間に介挿されていると共に、前記定電流回路は、前記充放電制御用トランジスタをオン駆動するうえで必要な駆動電流分を補完する補完回路を有することとすれば、充放電制御用トランジスタの駆動電流分が補完されるので、定電流回路からコンデンサへ供給される充電電流に、充放電制御用トランジスタの駆動電流による誤差が生ずるのを防止することができる。
【００１１】
請求項４に記載する如く、請求項２記載の充電回路において、前記コンデンサの充電時に前記所定の端子から該コンデンサへ定電流を流通させる定電流回路を備え、前記充放電制御用トランジスタは、前記所定の端子と前記定電流回路との間に介挿されていることとすれば、定電流回路から生成された充電電流の一部が充放電用トランジスタの駆動電流として流通することが回避されるので、定電流回路からコンデンサへ供給される充電電流に、充放電制御用トランジスタの駆動電流による誤差が生ずるのを防止することができる。
【００１２】
尚、所定のダイオードに並列に、互いに直列接続されるＤＭＯＳトランジスタの段数が増加すると、複数のＤＭＯＳトランジスタ全体として出力のオン抵抗が増加し、それに起因して充電電流の飽和特性が悪化する不都合が生ずる。
【００１３】
従って、請求項５に記載する如く、請求項２乃至４の何れか一項記載の充電回路において、前記充放電制御用トランジスタに並列に、前記所定の端子から前記コンデンサへ向けて該充放電制御用トランジスタをバイパスした電流を流通させるバイパスダイオードを設けることとすれば、充電時に充電電流が充放電制御用トランジスタをバイパスしてコンデンサ側へ流れ易くなるので、充電電流の飽和特性の悪化を抑制できる。
【００１４】
これらの場合、請求項６に記載する如く、請求項１記載の充電回路において、前記コンデンサの充電時に前記所定の端子から該コンデンサへ定電流を流通させる定電流回路を備え、複数の前記ＤＭＯＳトランジスタのうち一のトランジスタは、前記定電流回路から定電流が生成されるようにオン・オフ制御される定電流生成用トランジスタであることとすればよい。
【００１５】
また、請求項７に記載する如く、請求項１乃至６の何れか一項記載の充電回路において、前記ＤＭＯＳトランジスタは、ｐチャネル型ＤＭＯＳトランジスタであることとすればよい。
【００１６】
【発明の実施の形態】
図１は、本発明の第１実施例である充電回路２０を備えるシステムの構成図を示す。本実施例のシステムは、車両に搭載される乗員保護装置としてのエアバッグ装置に適用されるシステムである。本実施例のシステムは、例えば１２Ｖ程度のバッテリ電圧を有するバッテリ２２を備えている。バッテリ２２には、車両運転者のイグニション操作に連動してオン・オフするスイッチ２４が接続されている。
【００１７】
エアバッグ装置は、車両の座席近傍に配設されたエアバッグ（図示せず）、及び、エアバッグごとに設けられ、車両衝突時に点火によってエアバッグへ圧縮ガスを送り込むことによりエアバッグを展開させる点火装置としてのスクイブ（図示せず）を備えている。また、エアバッグ装置は、車両に生ずる減速度に応じた信号を電気的に出力する加速度センサ（図示せず）、及び、加速度センサの出力信号を処理するマイコン（図示せず）を備えている。エアバッグ装置のマイコンは、加速度センサの出力信号に基づいて車両に生ずる減速度を検出し、その検出結果に基づいてスクイブを通電により点火させるか否かを判別する。
【００１８】
エアバッグ装置は、点火用スイッチング素子（図示せず）を内蔵するエアバッグＡＳＩＣ２６を備えている。エアバッグＡＳＩＣ２６は、エアバッグ装置のマイコンから供給されるスクイブの点火要求に応じて点火用スイッチング素子のオン・オフ制御を行う。エアバッグ装置は、運転者のイグニション操作によりスイッチ２４がオンされることによりバッテリ２２から所定値以上の電圧で電力が供給されている状況下、点火用スイッチング素子の制御によりスクイブを点火通電することによりエアバッグを展開させる。
【００１９】
本実施例のシステムは、また、バッテリ２２とは別にバックアップコンデンサ２８を備えている。バックアップコンデンサ２８は、車両衝突によるバッテリ２２とスクイブとの間の経路断線やバッテリ故障等に起因してバッテリ２２からエアバッグ装置への電力供給が遮断された際等に、昇圧されている電圧をエアバッグ装置へ電力供給するバックアップ電源である。このため、エアバッグ装置は、バッテリ２２からの電力供給が不可能である場合にも、バックアップコンデンサ２８からの電力供給によりエアバッグを展開させることが可能となっている。
【００２０】
本実施例において、バッテリ２２には、スイッチ２４を介して昇圧回路３０が接続されている。昇圧回路３０は、昇圧トランジスタ３２を有するスイッチングレギュレータ型の昇圧回路である。昇圧回路３０は、昇圧トランジスタ３２のスイッチングにより、出力電圧をバッテリ２２に生じている電圧（１２Ｖ程度）から所定の電圧（例えば２３Ｖ程度）へ向けて昇圧する。バックアップコンデンサ２８は、昇圧回路３０の作動によりその出力端子３４に現れた、バッテリ電圧を昇圧した電圧（昇圧電圧）へ向けて充電される。
【００２１】
昇圧回路３０の出力端子３４にはエアバッグＡＳＩＣ２６の端子３６が、また、バックアップコンデンサ２８の＋電極にはエアバッグＡＳＩＣ２６の端子３８が、それぞれ接続されている。また、昇圧回路３０の出力端子３４にはダイオード４０の一端が、また、バックアップコンデンサ２８の＋電極にはダイオード４０の他端が、それぞれ接続されている。すなわち、昇圧回路３０の出力端子３４とバックアップコンデンサ２８の＋電極との間には、ダイオード４０が介挿されている。ダイオード４０は、バックアップコンデンサ２８の＋電極側から昇圧回路３０の出力端子３４側への電流の流通を順方向とするダイオードである。以下、ダイオード４０を放電用ダイオード４０と称す。
【００２２】
エアバッグＡＳＩＣ２６は、端子３６に接続する定電流回路４２を内蔵している。定電流回路４２は、バックアップコンデンサ２８の容量抜け等の故障を精度よく検出すべく、バックアップコンデンサ２８の充電が行われる際に端子３６から端子３８へ向けて定電流を流通させるための回路である。定電流回路４２は、端子３６に一端が接続される抵抗（抵抗値Ｒ２）４４および抵抗（抵抗値Ｒ３）４６を有している。
【００２３】
抵抗４４の他端には、抵抗４８を介してｎｐｎトランジスタ５０のコレクタが接続されている。ｎｐｎトランジスタ５０のエミッタは、端子５２を介してエアバッグＡＳＩＣ２６の外部に設けられた抵抗（抵抗値Ｒ１）５４の一端に接続している。抵抗５４の他端は接地している。ｎｐｎトランジスタ５０のエミッタは、また、アンプ５６の反転入力端子に接続されている。アンプ５６の非反転入力端子には、所定の基準電圧Ｖ０が供給されている。また、アンプ５６の出力端子は、上記したｎｐｎトランジスタ５０のベースに接続されている。アンプ５６は、所定の基準電圧Ｖ０とｎｐｎトランジスタ５０のエミッタ、すなわち、端子５２に現れる電圧との差圧に応じた電圧をｎｐｎトランジスタ５０のベースに供給する。ｎｐｎトランジスタ５０は、アンプ５６の作動によりエミッタに現れる電圧が基準電圧Ｖ０となるようにオン・オフ制御される。
【００２４】
抵抗４４の他端には、また、電流ミラーアンプ５８の非反転入力端子が接続されている。電流ミラーアンプ５８の反転入力端子は、抵抗４６の他端に接続されている。電流ミラーアンプ５８の出力端子は、ｐチャネル型のＤＭＯＳ（Ｄｏｕｂｌｅｄｉｆｆｕｓｅｄ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ６０のゲートに接続されている。電流ミラーアンプ５８は、抵抗４４の両端に作用する電圧Ｖ１と抵抗４６の両端に作用する電圧Ｖ２との差圧に応じた電圧をＤＭＯＳ６０のゲートに供給する。ＤＭＯＳ６０のドレインは、電流ミラーアンプ５８の反転入力端子に接続する抵抗４６の他端に接続されている。ＤＭＯＳ６０は、電流ミラーアンプ５８の作動により抵抗４６の両端に作用する電圧Ｖ２が抵抗４４の両端に作用する電圧Ｖ１に等しくなるようにオン・オフ制御される。ＤＭＯＳ６０はｐチャネル型のＤＭＯＳであるので、そのオン抵抗はゲートに入力される電圧が小さいほど小さくなる。
【００２５】
エアバッグＡＳＩＣ２６は、また、バックアップコンデンサ２８の充電を行うか否かを制御する充電制御回路６２を内蔵している。充電制御回路６２は、バックアップコンデンサ２８の充電を行うべき状況が形成されない場合にロー信号を出力し、充電を行うべき状況が形成される場合にハイ信号を出力する。充電制御回路６２の出力は、電流ミラーアンプ５８に電源として供給されている。電流ミラーアンプ５８は、充電制御回路６２からハイ信号が供給されている場合に動作可能な状態となる。
【００２６】
上記の構成において、スイッチ２４がオンとなり、昇圧回路３０の作動により出力端子３４にバッテリ電圧を昇圧した昇圧電圧が現れると、エアバッグＡＳＩＣ２６において端子３６から抵抗４４を介して抵抗５４側へ向けて電流Ｉ１が流通する。上記の如く、ｎｐｎトランジスタ５０のエミッタ、すなわち、抵抗５４の一端が接続する端子５２に現れる電圧は、基準電圧Ｖ０に制御されている。このため、抵抗５４を流通する電流はＶ０／Ｒ１の定電流となる。上記した電流Ｉ１は、抵抗５４に流れる電流に一致する。従って、昇圧回路３０の出力端子３４および端子３６から抵抗４４側へ向けて流れる電流Ｉ１は定電流となる（Ｉ１＝Ｖ０／Ｒ１）。この際、抵抗４４の両端に作用する電圧Ｖ１は定電圧となる（Ｖ１＝Ｒ２・Ｉ１）。
【００２７】
上記の如く、抵抗４６の両端に作用する電圧Ｖ２は、抵抗４４の両端に作用する電圧Ｖ１と等しくなるように制御される。抵抗４６は一定の抵抗値Ｒ３を有する。従って、昇圧回路３０の出力端子３４および端子３６から抵抗４６側へ向けて流れる電流Ｉ２は、次式（１）に示す如く定電流となる。すなわち、定電流回路４２は、昇圧回路３０の出力端子３４側から抵抗４６側へ向けて定電流Ｉ２を流通させる機能を有している。
【００２８】
2004023926.tif 000003
ＤＭＯＳ６０のソースには、ｐチャネル型のＤＭＯＳトランジスタ６４のドレイン、及び、抵抗６６の一端が接続されている。ＤＭＯＳ６４のソースは、エアバッグＡＳＩＣ２８に設けられた端子３８を介して上記したバックアップコンデンサ２８の＋電極に接続されている。すなわち、ＤＭＯＳ６４は、定電流回路４２とバックアップコンデンサ２８との間に介挿されている。
【００２９】
また、ＤＭＯＳ６４のゲートは、抵抗６６の他端に接続されている。ＤＭＯＳ６４のゲート及び抵抗６６の他端には、ｎｐｎトランジスタ６８のコレクタが接続されている。ｎｐｎトランジスタ６８のエミッタは、抵抗７０（抵抗値Ｒ４）を介してｎチャネル型ＭＯＳ７２のドレインに接続されている。抵抗７０の抵抗値Ｒ４は、抵抗６６の抵抗値に比してかなり小さく設定されている。ｎＭＯＳ７２のソースは接地されている。ｎＭＯＳ７２のゲートは、上記した充電制御回路６２に接続されている。ｎＭＯＳ７２は、充電制御回路６２からロー信号が入力される場合にオフ状態となり、ハイ信号が入力される場合にオン状態となる。また、ｎｐｎトランジスタ６８のベースには、抵抗７４を介して電圧Ｖ３が供給されている。
【００３０】
上記の構成において、充電制御回路６２がロー信号を出力する場合は、ｎＭＯＳ７２がオフ状態となるので、ｎｐｎトランジスタ６８のコレクタ・エミッタ間に電流が流通しない。この場合、ＤＭＯＳ６０のソース側から抵抗６６を介してｎｐｎトランジスタ６８側へ向けて電流が流通しないので、ＤＭＯＳ６４のゲートに現れる電圧は比較的大きい。このため、かかる状況下においては、ｐチャネル型のＤＭＯＳ６４のソース・ドレイン間が導通することはなく、そのドレインからソースへの電流の流通は禁止される。
【００３１】
一方、充電制御回路６２がハイ信号を出力する場合は、ｎＭＯＳ７２がオン状態となるので、ｎｐｎトランジスタ６８のベースに電圧Ｖ３側からの電流が供給されることにより、ｎｐｎトランジスタ６８のコレクタからエミッタへ向けて電流Ｉ３（≒（Ｖ３−ＶＦ）／Ｒ４；尚、ＶＦはｎｐｎトランジスタ６８のベース・エミッタ間電圧である。）が流れ、ｎｐｎトランジスタ６８のコレクタ・エミッタ間が導通する。この場合には、ｎｐｎトランジスタ６８のコレクタに抵抗６６と抵抗７０との抵抗比に応じた電圧が現れる。抵抗６６の抵抗値は、抵抗７０のものに比してかなり大きい。従って、ｎＭＯＳ７２のオン時においては、ＤＭＯＳ６４のゲートへの入力電圧がほぼゼロであり、そのソース・ドレイン間が導通し、ドレインからソースへの電流の流通が許容される。
【００３２】
このように、ＤＭＯＳ６４は、充電制御回路６２の出力信号に応じてオン・オフ制御される。具体的には、充電制御回路６２の出力がロー信号である場合にオフされ、一方、その出力がハイ信号である場合にオンされる。ＤＭＯＳ６４がオンされると、ＤＭＯＳ６４のソース・ドレイン間が導通し、ドレインからソースへ向けて定電流Ｉ２が流通する。
【００３３】
本実施例において、充電制御回路６２のハイ出力によりＤＭＯＳ６４がオンされる際、すなわち、バックアップコンデンサ２８の充電が行われる際には、昇圧回路３０の出力端子３４から抵抗４６およびＤＭＯＳ６０，６４を介してバックアップコンデンサ２８へ向けて定電流Ｉ２が流通する。すなわち、バックアップコンデンサ２８は、定電流Ｉ２の流通により昇圧回路３０の出力端子３４に現れている昇圧電圧まで充電される。
【００３４】
バックアップコンデンサ２８に入力される電流が定電流であると、バックアップコンデンサ２８の充電による容量がほぼ一定の傾きで大きくなる。従って、本実施例の充電回路２０においては、定電流回路４２の機能によりバックアップコンデンサ２８の容量を一定傾きで大きくすることができ、その結果、バックアップコンデンサ２８の容量抜け等の故障を精度よく検出することが可能となっている。
【００３５】
ところで、定電流回路４２のスイッチングトランジスタとしては、ＤＭＯＳ６０に代えて、ダーリントン接続したｐｎｐトランジスタを用いることが考えられる。しかしながら、かかる構成では、充電電流Ｉ２が大電流であってもその電流の流通を許容することができる一方、ｐｎｐトランジスタの飽和電圧が高くなり、その結果、バックアップコンデンサ２８を昇圧回路３０により昇圧された昇圧電圧まで十分に充電することができない事態が生ずる。かかる事態が生ずると、バックアップコンデンサ２８を許容されている容量まで十分に電力を蓄えることができず、エアバッグ装置の異常時における点火補償を確実に確保することができない不都合が生じてしまう。
【００３６】
そこで、本実施例の充電回路２０は、上記した不都合を回避するために、バックアップコンデンサ２８を昇圧回路３０の出力に生じている昇圧電圧まで十分に充電する点に第１の特徴を有している。以下、本実施例の第１の特徴点について説明する。
【００３７】
本実施例においては、定電流回路４２のスイッチングトランジスタとして、ｐチャネル型のＤＭＯＳ６０が用いられている。ｐチャネル型のＤＭＯＳ６０は、ゲートに入力される電圧が小さいほどそのソース・ドレイン間のオン抵抗が小さい。従って、バックアップコンデンサ２８の充電時において抵抗４６の両端に生ずる電圧Ｖ１が抵抗４４の両端に生ずる電圧Ｖ２とほぼ一致する場合は、ＤＭＯＳ６０のゲートへの入力電圧がほぼゼロであるので、ＤＭＯＳ６０のソース・ドレイン間のオン抵抗が十分に小さい。このため、バックアップコンデンサ２８の充電時には、ＤＭＯＳ６０のドレインに現れる電圧とソースに現れる電圧とは、電圧降下が発生することなくほぼ一致する。
【００３８】
また、本実施例においては、バックアップコンデンサ２８の充電が行われる際、ＤＭＯＳ６４のゲートへの入力電圧がほぼゼロであるので、ｐチャネル型のＤＭＯＳ６４のソース・ドレイン間のオン抵抗が十分に小さい。このため、バックアップコンデンサ２８の充電時には、ＤＭＯＳ６４のドレインに現れる電圧とソースに現れる電圧とは、電圧降下が発生することなくほぼ一致する。
【００３９】
従って、本実施例の充電回路２０によれば、バックアップコンデンサ２８の充電時に、抵抗４６の他端に現れる電圧とエアバッグＡＳＩＣ２６の端子３８に現れる電圧とを略同一にすることができる。すなわち、昇圧回路３０の出力端子３４に現れる電圧をほとんど電圧降下を生じさせることなくバックアップコンデンサ２８へ供給することができ、出力の低飽和化を図ることができる。このため、本実施例の充電回路２０によれば、バックアップコンデンサ２８を昇圧回路３０による昇圧電圧まで十分に充電することが可能となっており、その結果、許容容量まで十分に電力を蓄えることができ、エアバッグ装置の異常時における点火補償を確実に確保することが可能となっている。
【００４０】
更に、本実施例においては、昇圧回路３０の出力とバックアップコンデンサ２８の＋電極との間の充電経路に、ＤＭＯＳ６０，６４が設けられている。ＤＭＯＳ６０，６４のソース・ドレイン間には、ソースからドレインへ向かう方向を順方向とする寄生ダイオードが形成される。この際、寄生ダイオードは放電用ダイオード４０に並列に接続される。寄生ダイオードは、バックアップコンデンサ２８の＋電極から昇圧回路３０の出力端子３４への放電電流の流通を許容する放電用ダイオード４０と同一の性能を有している。寄生ダイオード及び放電用ダイオード４０の順方向電流の流通を許容する順方向しきい値電圧ＶＦは互いにほぼ一致する。
【００４１】
従って、上記した充電経路にＤＭＯＳ６０，６４の何れか一方しかＤＭＯＳが設けられていない構成では、バックアップコンデンサ２８の放電が行われる際に、バックアップコンデンサ２８の＋電極に生ずる電圧と昇圧回路３０の出力端子３４に現れる電圧との差圧である放電電圧が寄生ダイオードおよび放電用ダイオード４０の順方向しきい値電圧ＶＦを超えると、その放電電流が、放電用ダイオード４０側の経路および寄生ダイオード側の経路の双方に均等に流れる事態が生ずる。かかる事態が生ずると、エアバッグＡＳＩＣ２６側に過大な電流が流れることに起因してＤＭＯＳ６０，６４等の素子が破壊されるおそれがある。
【００４２】
そこで、本実施例の充電回路２０は、かかる不都合を回避すべく、バックアップコンデンサ２８の放電時にエアバッグＡＳＩＣ２６への電流の逆流を防止する点に第２の特徴を有している。以下、本実施例の第２の特徴点について説明する。
【００４３】
本実施例においては、昇圧回路３０の出力とバックアップコンデンサ２８の＋電極との間の充電経路に、直列接続する２つのｐチャネル型のＤＭＯＳ６０，６４が設けられている。かかる構成においては、放電用ダイオード４０に並列に、直列接続する２つの寄生ダイオードが接続される。この場合、放電用ダイオード４０を介した放電電流の流通は、放電電圧が放電用ダイオード４０の順方向しきい値電圧ＶＦを超える場合に実現される一方、直列接続する寄生ダイオードを介した放電電流の流通は、放電電圧が一の寄生ダイオードの順方向しきい値電圧ＶＦに“２”（寄生ダイオードの数）を乗じて得た電圧（＝２・ＶＦ）を超えなければ実現されない。すなわち、バックアップコンデンサ２８からＤＭＯＳ６０，６４を介した昇圧回路３０側への放電電流の流通は、放電用ダイオード４０を介した放電電流の流通に比して実現され難くなっている。
【００４４】
このため、本実施例の回路構成によれば、バックアップコンデンサ２８の放電が行われる際に、充電回路２０を構成するエアバッグＡＳＩＣ２６内への電流の逆流を防止することができ、その結果、エアバッグＡＳＩＣ２６に過大な電流が流通することにより生ずるＤＭＯＳ６０，６４等の素子の破壊を防止することができる。
【００４５】
このように、本実施例の充電回路２０によれば、放電用ダイオード４０に並列に直列接続された２つのＤＭＯＳ６０，６４を設けることで、バックアップコンデンサ２８の充電時には回路出力の低飽和化を図り、また、その放電時にはバックアップコンデンサ２８の充電のために設けられたエアバッグＡＳＩＣ２６内のＤＭＯＳ６０，６４等の素子への電流逆流を防止することが可能となっている。
【００４６】
尚、上記第１の実施例においては、昇圧回路３０の出力端子３４が特許請求の範囲に記載した「所定の端子」に、放電用ダイオード４０が特許請求の範囲に記載した「所定のダイオード」に、バックアップコンデンサ２８が特許請求の範囲に記載した「コンデンサ」に、ＤＭＯＳ６０，６４が特許請求の範囲に記載した「複数のＤＭＯＳトランジスタ」に、ＤＭＯＳ６４が特許請求の範囲に記載した「充放電制御用トランジスタ」に、ＤＭＯＳ６０が特許請求の範囲に記載した「定電流生成用トランジスタ」に、それぞれ相当している。
【００４７】
次に、上記図１と共に、図２を参照して、本発明の第２実施例について説明する。上記した第１実施例では、昇圧回路３０の出力とバックアップコンデンサ２８の＋電極との間の充電経路に、互いに直列接続するＤＭＯＳが２つ設けられている。これに対して、本実施例においては、かかる互いに直列接続するＤＭＯＳが３つ設けられている。
【００４８】
図２は、本実施例の充電回路１００を備えるシステムの構成図を示す。尚、図２において、上記図１に示す構成部分と同一の部分については、同一の符号を付してその説明を省略または簡略する。図２に示す如く、本実施例において、エアバッグ装置は、スクイブの通電制御を行う点火用スイッチング素子を内蔵するエアバッグＡＳＩＣ１０２を備えている。エアバッグＡＳＩＣ１０２は、定電流回路４２を内蔵し、また、ＤＭＯＳ６０及びＤＭＯＳ６４を有している。ＤＭＯＳ６４のソースには、ｐチャネル型のＤＭＯＳ１０４のドレイン、及び、抵抗１０６の一端が接続されている。ＤＭＯＳ１０４のソースは、エアバッグＡＳＩＣ１０２に設けられた端子３８を介してバックアップコンデンサ２８の＋電極に接続されている。すなわち、ＤＭＯＳ６４，１０４は、互いに直列接続された状態で、定電流回路４２とバックアップコンデンサ２８との間に介挿されている。
【００４９】
また、ＤＭＯＳ１０４のゲートは、抵抗１０６の他端に接続されている。ＤＭＯＳ１０４のゲート及び抵抗１０６の他端には、ｎｐｎトランジスタ１０８のコレクタが接続されている。ｎｐｎトランジスタ１０８のエミッタは、ｎｐｎトランジスタ６８のエミッタと同様に、抵抗７０を介してｎＭＯＳ７２のドレインに接続されている。抵抗１０６の抵抗値は、抵抗６６のものと同程度に、かつ、抵抗７０の抵抗値Ｒ４に比してかなり大きく設定されている。また、ｎｐｎトランジスタ１０８のベースには、ｎｐｎトランジスタ６８のベースと同様に、抵抗７４を介して電圧Ｖ３が供給されている。ｎｐｎトランジスタ１０８は、ｎｐｎトランジスタ６８とほぼ同一のエミッタ面積を有し、同一の性能を有している。
【００５０】
上記の構成において、充電制御回路６２がロー信号を出力する場合は、ｎＭＯＳ７２がオフ状態となるので、ｎｐｎトランジスタ６８のコレクタ・エミッタ間に電流が流通しないと共に、ｎｐｎトランジスタ１０８のコレクタ・エミッタ間に電流が流通しない。この場合、ＤＭＯＳ６０のソース側から抵抗６６を介してｎｐｎトランジスタ６８側へ向けて電流が流通しないので、ＤＭＯＳ６４のゲートに現れる電圧は比較的大きく、また、ＤＭＯＳ６４のソース側から抵抗１０６を介してｎｐｎトランジスタ１０８側へ向けて電流が流通しないので、ＤＭＯＳ１０４のゲートに現れる電圧は比較的大きい。このため、かかる状況下においては、ｐチャネル型のＤＭＯＳ６４，１０４が共に駆動されず、そのドレインからソースへの電流の流通は禁止される。
【００５１】
一方、充電制御回路６２がハイ信号を出力する場合は、ｎＭＯＳ７２がオン状態となるので、ｎｐｎトランジスタ６８，１０８のベースに電圧Ｖ３側からの電流が供給されることにより、ｎｐｎトランジスタ６８のコレクタ側からエミッタ側へ向けて、また、ｎｐｎトランジスタ１０８のコレクタ側からエミッタ側へ向けて、それぞれ（Ｖ３−ＶＦ）／Ｒ４に応じた電流Ｉ３´が流れ、ｎｐｎトランジスタ６８，１０８のコレクタ・エミッタ間が共に導通する。この場合には、ｎｐｎトランジスタ６８，１０８のコレクタにそれぞれ抵抗６６，１０６と抵抗７０との抵抗比に応じた電圧が現れる。抵抗６６，１０６の抵抗値は共に、抵抗７０のものに比してかなり大きい。従って、ｎＭＯＳ７２のオン時においては、ＤＭＯＳ６４，１０４のゲートへの入力電圧が共にほぼゼロであり、そのソース・ドレイン間が導通し、ドレインからソースへの電流の流通が許容される。
【００５２】
このように、ＤＭＯＳ１０４は、ＤＭＯＳ６４と同様に、充電制御回路６２の出力信号に応じてオン・オフ制御される。ＤＭＯＳ１０４がオンされると、ＤＭＯＳ１０４のソース・ドレイン間が導通し、ＤＭＯＳ６４を通過した定電流Ｉ２がＤＭＯＳ１０４のドレインからソースへ向けて流通する。すなわち、本実施例において、バックアップコンデンサ２８の充電が行われる際には、昇圧回路３０の出力端子３４から抵抗４６およびＤＭＯＳ６０，６４，１０４を介してバックアップコンデンサ２８へ向けて定電流Ｉ２が流通する。
【００５３】
ところで、本実施例においては、バックアップコンデンサ２８の充電が行われる際、ＤＭＯＳ６４のゲートへの入力電圧およびＤＭＯＳ１０４のゲートへの入力電圧が共にほぼゼロであるので、ｐチャネル型のＤＭＯＳ６４，１０４のソース・ドレイン間のオン抵抗が十分に小さい。このため、バックアップコンデンサ２８の充電時には、ＤＭＯＳ６４，１０４においてそれぞれドレインに現れる電圧とソースに現れる電圧とは、電圧降下が発生することなくほぼ一致する。
【００５４】
従って、本実施例の充電回路１００によれば、バックアップコンデンサ２８の充電時に、上記第１実施例の充電回路２０と同様に、抵抗４６の他端に現れる電圧とエアバッグＡＳＩＣ１０２の端子３８に現れる電圧とをほぼ同一にすることができる。このため、本実施例の構成においても、昇圧回路３０の出力端子３４に現れる電圧をほとんど電圧降下を生じさせることなくバックアップコンデンサ２８へ供給することができ、出力の低飽和化を図ることができ、上記第１実施例の構成と同様の効果を得ることが可能となっている。
【００５５】
また、本実施例においては、昇圧回路３０の出力とバックアップコンデンサ２８との間の充電経路に、直列接続する３つのｐチャネル型のＤＭＯＳ６０，６４，１０４が設けられている。かかる構成においては、放電用ダイオード４０に並列に、直列接続する３つの寄生ダイオードが接続される。この場合、直列接続する寄生ダイオードを介した放電電流の流通は、放電電圧が一の寄生ダイオードの順方向しきい値電圧ＶＦに“３”（寄生ダイオードの数）を乗じて得た電圧（＝３・ＶＦ）を超えなければ実現されない。すなわち、バックアップコンデンサ２８からＤＭＯＳ６０，６４，１０４を介した昇圧回路３０側への放電電流の流通は、上記第１実施例におけるバックアップコンデンサ２８からＤＭＯＳ６０，６４を介した昇圧回路３０側への放電電流の流通に比して実現され難く、これにより、放電用ダイオード４０を介した放電電流の流通に比してかなり実現され難くなっている。このため、本実施例の回路構成によれば、バックアップコンデンサ２８の放電が行われる際に、エアバッグチャネル数の増加等に伴って大きな放電電流の流通が要求される場合にも、充電回路１００を構成するエアバッグＡＳＩＣ１０２内への電流の逆流を確実に防止することができる。
【００５６】
このように、本実施例の充電回路１００によれば、放電用ダイオード４０に並列に直列接続された３つのＤＭＯＳ６０，６４，１０４を設けることで、バックアップコンデンサ２８の充電時には回路出力の低飽和化を図ることが可能であり、また、その放電時にはバックアップコンデンサ２８の充電のために設けられたエアバッグＡＳＩＣ１０２内のＤＭＯＳ６０，６４，１０４等の素子への電流逆流を確実に防止することが可能となっている。
【００５７】
尚、上記第２の実施例においては、ＤＭＯＳ６０，６４，１０４が特許請求の範囲に記載した「複数のＤＭＯＳトランジスタ」に、ＤＭＯＳ６４，１０４が特許請求の範囲に記載した「充放電制御用トランジスタ」に、それぞれ相当している。
【００５８】
ところで、上記第２の実施例においては、放電用ダイオード４０に並列に直列接続された３つのＤＭＯＳ６０，６４，１０４を設けることとしているが、本発明はこれに限定されるものではなく、４つ以上のＤＭＯＳを設ける構成に適用することも可能である。
【００５９】
次に、上記図１及び図２と共に、図３を参照して、本発明の第３実施例について説明する。
【００６０】
上記した第２実施例では、定電流回路４２により生成された定電流Ｉ２の一部が、ＤＭＯＳ６４，１０４を駆動するための電流Ｉ３´としてＤＭＯＳ６４の上流側から抵抗６６側へ、また、ＤＭＯＳ１０４の上流側から抵抗１０６側へ流通する。この場合、バックアップコンデンサ２８の充電時に、定電流回路４２側からエアバッグＡＳＩＣ１０２の端子３８及びバックアップコンデンサ２８の＋電極側へ流れる電流Ｉ４は、定電流回路４２の生成した定電流Ｉ２から２・Ｉ３´だけ減算された値となる（Ｉ４＝Ｉ２−２・Ｉ３´）。このため、バックアップコンデンサ２８の充電時における充電電流に２・Ｉ３´分の誤差が生じ、それに起因して、バックアップコンデンサ２８を適切に充電できず、その容量判定の精度が低下する等の不都合が生ずる。
【００６１】
これに対して、本実施例においては、バックアップコンデンサ２８の充電時に、ＤＭＯＳ６４，１０４をオン駆動するための駆動電流Ｉ３´を補う電流を生成することにより、定電流回路の生成する定電流Ｉ２を、誤差を生じさせることなく充電電流としてバックアップコンデンサ２８に供給することとしている。
【００６２】
図３は、本実施例の充電回路２００を備えるシステムの構成図を示す。尚、図３において、上記図１及び図２に示す構成部分と同一の部分については、同一の符号を付してその説明を省略または簡略する。図３に示す如く、本実施例において、エアバッグ装置は、スクイブの通電制御を行う点火用スイッチング素子を内蔵するエアバッグＡＳＩＣ２０２を備えている。エアバッグＡＳＩＣ２０２は、昇圧回路３０の出力端子３４に接続する端子３６、及び、バックアップコンデンサ２８の＋電極に接続する端子３８を有している。また、エアバッグＡＳＩＣ２０２は、端子３６に接続する定電流回路２０４を内蔵している。
【００６３】
定電流回路２０４は、バックアップコンデンサ２８の容量抜け等の故障を精度よく検出すべく、バックアップコンデンサ２８の充電が行われる際に端子３６から端子３８へ向けて定電流を流通させるための回路である。定電流回路２０４は、端子３６に一端が接続される抵抗４４及び抵抗４６を有している。また、定電流回路２０４は、カレントミラー回路２０６を有している。
【００６４】
カレントミラー回路２０６は、２つのｐｎｐトランジスタ２０８，２１０により構成されている。両ｐｎｐトランジスタ２０８，２１０は、互いに同一形状を有し、同一のエミッタ面積を有している。ｐｎｐトランジスタ２０８，２１０のエミッタは共に、抵抗４４，４６の一端および端子３６に接続されている。ｐｎｐトランジスタ２０８，２１０のベースは、互いに接続されている。ｐｎｐトランジスタ２０８のコレクタは、抵抗４６の他端および電流ミラーアンプ５８の反転入力端子に接続されている。また、ｐｎｐトランジスタ２１０のコレクタは、ベースに接続されていると共に、ｎｐｎトランジスタ２１２のコレクタに接続されている。尚、抵抗４６の両端に作用させる電圧（電圧降下量）は、カレントミラー回路２０４のｐｎｐトランジスタ２０８が飽和しないようにその飽和電圧以上に設定される。
【００６５】
ｎｐｎトランジスタ２１２のベースは、ｎｐｎトランジスタ６８，１０８のベース及び抵抗７４に接続されている。また、ｎｐｎトランジスタ２１２のエミッタは、ｎｐｎトランジスタ６８，１０８のエミッタおよび抵抗７０に接続されている。ｎｐｎトランジスタ２１２は、ｎｐｎトランジスタ６８，１０８のエミッタ面積にそのｎｐｎトランジスタ６８，１０８の数“２”を乗じて得たエミッタ面積を有している。このため、ｎｐｎトランジスタ２１２の飽和電流は、ｎｐｎトランジスタ６８，１０８の飽和電流の２倍となる。
【００６６】
上記の構成において、充電制御回路６２がロー信号を出力する場合は、ｎＭＯＳ７２がオフ状態となるので、ｎｐｎトランジスタ６８のコレクタ・エミッタ間及びｎｐｎトランジスタ１０８のコレクタ・エミッタ間に共に電流が流通しないと共に、ｎｐｎトランジスタ２１２のコレクタ・エミッタ間にも電流が流通しない。この場合、ＤＭＯＳ６４，１０４のゲートに現れる電圧は比較的大きいため、ｐチャネル型のＤＭＯＳ６４，１０４が共に駆動されず、そのドレインからソースへの電流の流通は禁止されると共に、カレントミラー回路２０６のｐｎｐトランジスタ２１０のコレクタ・エミッタ間に電流が流通しないため、ｐｎｐトランジスタ２０８のコレクタ・エミッタ間にも電流は流通しない。
【００６７】
一方、充電制御回路６２がハイ信号を出力する場合は、ｎＭＯＳ７２がオン状態となるので、ｎｐｎトランジスタ６８，１０８のコレクタ・エミッタ間にそれぞれ（Ｖ３−ＶＦ）／Ｒ４に応じた電流Ｉ３´が流れ、また、ｎｐｎトランジスタ２１２のコレクタ・エミッタ間に電流２・Ｉ３´が流れ、そのコレクタ・エミッタ間がすべて導通する。この場合には、ＤＭＯＳ６４，１０４のゲートへの入力電圧が共にほぼゼロであるので、そのソース・ドレイン間が導通し、ドレインからソースへの電流の流通が許容されると共に、カレントミラー回路２０６のｐｎｐトランジスタ２０８のコレクタからエミッタへ向けて電流が流通する。
【００６８】
カレントミラー回路２０６において、ｐｎｐトランジスタ２０８のコレクタからエミッタへ向けて流れる電流は、ｎｐｎトランジスタ２１２のコレクタ・エミッタ間に流れる電流２・Ｉ３´と同一である。また、ｐｎｐトランジスタ２０８のコレクタからエミッタへ向けて流れた電流は、抵抗４６の他端およびＤＭＯＳ６０のドレイン側に供給される。従って、本実施例において、バックアップコンデンサ２８の充電時、定電流回路２０４は、抵抗４４，４６，５４およびアンプ５６，５８並びにｎｐｎトランジスタ５０等により生成される定電流Ｉ２に、カレントミラー回路２０６により生成される２・Ｉ３´を加えた電流を抵抗４６側からＤＭＯＳ６４，１０４側へ向けて供給する。
【００６９】
バックアップコンデンサ２８の充電時、抵抗４６側からＤＭＯＳ６４，１０４側へ供給された電流（＝Ｉ２＋２・Ｉ３´）の一部は、ＤＭＯＳ６４をオン駆動する際に必要な電流Ｉ３´として抵抗６６及びｎｐｎトランジスタ６８側へ流れると共に、ＤＭＯＳ１０４をオン駆動する際に必要な電流Ｉ３´として抵抗１０６及びｎｐｎトランジスタ１０８側へ流れる。この際、バックアップコンデンサ２８の充電時、抵抗４６側からＤＭＯＳ６４，１０４側へ供給された電流（＝Ｉ２＋２・Ｉ３´）のうち実際にバックアップコンデンサ２８側へ流れる電流は、定電流回路２０４の生成する定電流Ｉ２となる。
【００７０】
すなわち、本実施例においては、バックアップコンデンサ２８の充電時、ＤＭＯＳ６４をオン駆動するうえで消費される電流Ｉ３´とＤＭＯＳ１０４をオン駆動するうえで消費される電流Ｉ３´とを合算した電流２・Ｉ３´と同等の電流がカレントミラー回路２０６により生成され、充電電流として補填される。この場合、ＤＭＯＳ６４，１０４の駆動電流Ｉ３´が消費されるとしても、定電流回路２０４側から端子３８及びバックアップコンデンサ２８側へ流れる電流Ｉ４は、定電流回路２０４の抵抗４４，４６，５４等により生成される定電流Ｉ２である。
【００７１】
このように、本実施例の充電回路２００によれば、バックアップコンデンサ２８の充電時に、ＤＭＯＳ６４，１０４をオン駆動するうえで消費される駆動電流Ｉ３´分を補填する電流を生成することにより充電電流を補完するので、定電流回路２０４の抵抗４４，４６，５４等により生成される定電流Ｉ２を、誤差を生じさせることなく充電電流としてバックアップコンデンサ２８に供給することができる。この場合、バックアップコンデンサ２８の充電電流Ｉ４にＤＭＯＳ６４，１０４の駆動電流２・Ｉ３´による誤差が生ずるのは防止され、これにより、バックアップコンデンサ２８の充電を適切に行うことができ、その容量判定の精度向上を図ることが可能となっている。
【００７２】
尚、上記第３の実施例においては、カレントミラー回路２０６が特許請求の範囲に記載した「補完回路」に相当している。
【００７３】
ところで、上記第３の実施例においては、バックアップコンデンサ２８の充電制御のために設けられた２つのＤＭＯＳ６４，１０４に対応して、カレントミラー回路２０６に接続するｎｐｎトランジスタ２１２のエミッタ面積を、ＤＭＯＳ６４，１０４に接続するｎｐｎトランジスタ６８，１０８のエミッタ面積の２倍に設定することとしているが、一般に、バックアップコンデンサ２８の充電制御のためにｎ個のＤＭＯＳが設けられる構成においては、カレントミラー回路２０６に接続するｎｐｎトランジスタ２１２のエミッタ面積を、各ＤＭＯＳに接続するｎｐｎトランジスタのエミッタ面積のｎ倍に設定することとすればよい。かかる構成によれば、カレントミラー回路２０６に接続するｎｐｎトランジスタ２１２のエミッタ面積を、バックアップコンデンサ２８の充電制御のために設けられるＤＭＯＳの数に応じた増減することにより、バックアップコンデンサ２８の充電電流について定電流性を向上させることが可能となる。
【００７４】
次に、上記図１及び図２と共に、図４を参照して、本発明の第４実施例について説明する。
【００７５】
上記した第３実施例では、バックアップコンデンサ２８の充電時に、定電流回路の生成する定電流Ｉ２を、誤差を生じさせることなく充電電流としてバックアップコンデンサ２８に供給すべく、ＤＭＯＳ６４，１０４をオン駆動するための駆動電流Ｉ３´を補う電流を生成するカレントミラー回路２０６およびｎｐｎトランジスタ２１２を設けることとしている。
【００７６】
これに対して、本実施例においては、カレントミラー回路２０６およびｎｐｎトランジスタ２１２を用いてＤＭＯＳ６４，１０４をオン駆動するための駆動電流Ｉ３´を補う電流を生成することなく、定電流回路の生成する定電流Ｉ２を、誤差を生じさせることなく充電電流としてバックアップコンデンサ２８に供給することとしている。
【００７７】
図４は、本実施例の充電回路３００を備えるシステムの構成図を示す。尚、図４において、上記図１及び図２に示す構成部分と同一の部分については、同一の符号を付してその説明を省略または簡略する。図４に示す如く、本実施例において、エアバッグ装置は、スクイブの通電制御を行う点火用スイッチング素子を内蔵するエアバッグＡＳＩＣ３０２を備えている。エアバッグＡＳＩＣ３０２は、昇圧回路３０の出力端子３４に接続する端子３６、及び、バックアップコンデンサ２８の＋電極に接続する端子３８を有している。
【００７８】
エアバッグＡＳＩＣ３０２の端子３６には、ｐチャネル型のＤＭＯＳトランジスタ３０４のドレイン、及び、抵抗３０６の一端が接続されている。ＤＭＯＳ３０４のゲートは、抵抗３０６の他端に接続されている。ＤＭＯＳ３０４のゲート及び抵抗３０６の他端には、上記したｎｐｎトランジスタ６８のコレクタが接続されている。抵抗３０６の抵抗値は、ｎｐｎトランジスタ６８のエミッタに接続する抵抗７０の抵抗値Ｒ４に比してかなり大きく設定されている。
【００７９】
ＤＭＯＳ３０４のソースには、ｐチャネル型のＤＭＯＳトランジスタ３０８のドレイン、及び、抵抗３１０の一端が接続されている。ＤＭＯＳ３０８のゲートは、抵抗３１０の他端に接続されている。ＤＭＯＳ３０８のゲート及び抵抗３１０の他端には、上記したｎｐｎトランジスタ１０８のコレクタが接続されている。抵抗３１０の抵抗値は、抵抗３０６のものと同程度にｎｐｎトランジスタ１０８のエミッタに接続する抵抗７０の抵抗値Ｒ４に比してかなり大きく設定されている。
【００８０】
エアバッグＡＳＩＣ３０２は、ＤＭＯＳ３０８のソースに接続する定電流回路３１２を内蔵している。定電流回路３１２は、バックアップコンデンサ２８の容量抜け等の故障を精度よく検出すべく、バックアップコンデンサ２８の充電が行われる際にＤＭＯＳ３０８のソースから端子３８へ向けて定電流を流通させるための回路である。定電流回路３１２は、ＤＭＯＳ３０８のソースに一端が接続される抵抗（抵抗値Ｒ２）３１４および抵抗（抵抗値Ｒ３）３１６を有している。
【００８１】
抵抗３１４の他端には、抵抗４８を介してｎｐｎトランジスタ５０のコレクタが接続されていると共に、電流ミラーアンプ５８の非反転入力端子が接続されている。また、抵抗３１６の他端には、電流ミラーアンプ５８の反転入力端子が接続されていると共に、ｐチャネル型のＤＭＯＳトランジスタ３１８のドレインが接続されている。ＤＭＯＳ３１８のゲートには、電流ミラーアンプ５８の出力端子が接続されている。電流ミラーアンプ５８は、抵抗３１４の両端に作用する電圧Ｖ１と抵抗３１６の両端に作用する電圧Ｖ２との差圧に応じた電圧をＤＭＯＳ３１８のゲートに供給する。ＤＭＯＳ３１８は、電流ミラーアンプ５８の作動により抵抗３１６の両端に作用する電圧Ｖ２が抵抗３１４の両端に作用する電圧Ｖ１に等しくなるようにオン・オフ制御される。
【００８２】
上記の構成において、充電制御回路６２がロー信号を出力する場合は、ｎＭＯＳ７２がオフ状態となるので、ｎｐｎトランジスタ６８のコレクタ・エミッタ間に電流が流通しないと共に、ｎｐｎトランジスタ１０８のコレクタ・エミッタ間に電流が流通しない。この場合、端子３６側から抵抗３０６を介してｎｐｎトランジスタ６８側へ向けて電流が流通しないので、ＤＭＯＳ３０４のゲートに現れる電圧は比較的大きく、また、ＤＭＯＳ３０４のソース側から抵抗３１０を介してｎｐｎトランジスタ１０８側へ向けて電流が流通しないので、ＤＭＯＳ３０８のゲートに現れる電圧は比較的大きい。このため、かかる状況下においては、ｐチャネル型のＤＭＯＳ３０４，３０８が共に駆動されず、そのドレインからソースへの電流の流通は禁止される。
【００８３】
一方、充電制御回路６２がハイ信号を出力する場合は、ｎＭＯＳ７２がオン状態となるので、ｎｐｎトランジスタ６８，１０８のベースに電圧Ｖ３側からの電流が供給されることにより、ｎｐｎトランジスタ６８のコレクタ側からエミッタ側へ向けて、また、ｎｐｎトランジスタ１０８のコレクタ側からエミッタ側へ向けて、それぞれ（Ｖ３−ＶＦ）／Ｒ４に応じた電流Ｉ３´が流れ、ｎｐｎトランジスタ６８，１０８のコレクタ・エミッタ間が共に導通する。この場合には、ｎｐｎトランジスタ６８，１０８のコレクタにそれぞれ抵抗３０６，３１０と抵抗７０との抵抗比に応じた電圧が現れる。抵抗３０６，３１０の抵抗値は共に、抵抗７０のものに比してかなり大きい。従って、ｎＭＯＳ７２のオン時においては、ＤＭＯＳ３０４，３０８のゲートへの入力電圧が共にほぼゼロであり、そのソース・ドレイン間が導通し、ドレインからソースへの電流の流通が許容される。
【００８４】
スイッチ２４がオンとなり、昇圧回路３０の作動により出力端子３４にバッテリ電圧を昇圧した昇圧電圧が現れている状況下においてｎＭＯＳ７２がオン状態となり、ＤＭＯＳ３０４，３０８のドレインからソースへ向けて電流が流通すると、ＤＭＯＳ３０８のソースから抵抗３１４を介して抵抗５４側へ向けて電流Ｉ１が流通する。この電流Ｉ１は、アンプ５６の非反転入力端子に供給される基準電圧Ｖ０と抵抗５４の抵抗値Ｒ１とにより定まる定電流となる。この際、抵抗３１４の両端に作用する電圧Ｖ１は定電圧となる。
【００８５】
上記の如く、抵抗３１６の両端に作用する電圧Ｖ２は、抵抗３１４の両端に作用する電圧Ｖ１と等しくなるように制御される。抵抗３１６は一定の抵抗値Ｒ３を有する。従って、抵抗３１６を昇圧回路３０の出力端子３４側からバックアップコンデンサ２８側へ向けて流れる電流Ｉ２は、上記した（１）式に示す如く定電流となる。すなわち、定電流回路３１２は、ＤＭＯＳ３０８のソース側から端子３８を介してバックアップコンデンサ２８へ向けて定電流Ｉ２を流通させる機能を有している。
【００８６】
本実施例において、充電制御回路６２のハイ出力によりＤＭＯＳ３０４，３０８がオンされる際、すなわち、バックアップコンデンサ２８の充電が行われる際には、昇圧回路３０の出力端子３４から、ＤＭＯＳ３０４，３０８をオン駆動するのに必要な各駆動電流Ｉ３´、定電流Ｉ２を生成するのに必要な定電流Ｉ１、及び、ＤＭＯＳ３０４，３０８のソース・ドレイン間を流通し、バックアップコンデンサ２８側へ流れる定電流Ｉ２が、それぞれ供給される。この場合、バックアップコンデンサ２８の充電電流Ｉ４にＤＭＯＳ３０４，３０８の駆動電流２・Ｉ３´による誤差が生ずることはなく、バックアップコンデンサ２８の充電を適切に行うことが可能となっている。
【００８７】
すなわち、本実施例において、ＤＭＯＳ３０４，３０８は、互いに直列接続された状態で、昇圧回路３０の出力端子３４と定電流回路３１２との間に介挿される。かかる構成においては、定電流回路３１２により生成された定電流Ｉ２の一部がＤＭＯＳ３０４，３０８をオン駆動するための電流として流通することはない。このため、本実施例の充電回路３００においては、上記した第３実施例の構成と異なり、ＤＭＯＳ３０４，３０８をオン駆動するのに必要な電流Ｉ３´を補填する電流を生成する必要はなく、第３実施例におけるカレントミラー回路２０６及びｎｐｎトランジスタ２１２を設けることは不要となっている。
【００８８】
尚、本実施例の充電回路３００においては、昇圧回路３０の出力とバックアップコンデンサ２８との間の充電経路に、放電用ダイオード４０に並列に、直列接続する３つのｐチャネル型のＤＭＯＳ３０４，３０８，３１８が設けられる。このため、バックアップコンデンサ２８の充電時には回路出力の低飽和化を図ることが可能であり、また、その放電時にはバックアップコンデンサ２８の充電のために設けられたエアバッグＡＳＩＣ３０２内のＤＭＯＳ３０４，３０８，３１８等の素子への電流逆流を確実に防止することが可能となっている。
【００８９】
尚、上記第４の実施例においては、ＤＭＯＳ３０４，３０８が特許請求の範囲に記載した「充放電制御用トランジスタ」に、ＤＭＯＳ３１８が特許請求の範囲に記載した「定電流生成用トランジスタ」に、それぞれ相当している。
【００９０】
次に、上記図１、図２、及び図４と共に、図５を参照して、本発明の第５実施例について説明する。
【００９１】
図５は、本実施例の充電回路４００を備えるシステムの構成図を示す。尚、図５において、上記図１、図２、及び図４に示す構成部分と同一の部分については、同一の符号を付してその説明を省略または簡略する。図５に示す如く、本実施例において、エアバッグ装置は、スクイブの通電制御を行う点火用スイッチング素子を内蔵するエアバッグＡＳＩＣ４０２を備えている。エアバッグＡＳＩＣ４０２は、昇圧回路３０の出力端子３４に接続する端子３６、及び、バックアップコンデンサ２８の＋電極に接続する端子３８を有している。
【００９２】
エアバッグＡＳＩＣ４０２の端子３６には、ｐチャネル型のＤＭＯＳトランジスタ３０４のドレイン、及び、抵抗３０６の一端が接続されている。ＤＭＯＳ３０４のソースには、定電流回路４０４が接続されている。定電流回路４０４は、バックアップコンデンサ２８の容量抜け等の故障を精度よく検出すべく、バックアップコンデンサ２８の充電が行われる際にＤＭＯＳ３０４のソースから端子３８へ向けて定電流を流通させるための回路である。定電流回路４０４は、ｐチャネル型のＤＭＯＳトランジスタ４０６とｐチャネル型のＤＭＯＳトランジスタ４０８とにより構成されたカレントミラー回路を有している。
【００９３】
ＤＭＯＳ４０６のドレイン及びＤＭＯＳ４０８のドレインは共に、ＤＭＯＳ３０４のソースに接続されている。ＤＭＯＳ４０６，４０８のゲートは、互いに接続されている。ＤＭＯＳ４０６のソースは、端子３８に接続されている。また、ＤＭＯＳ４０８のソースは、そのゲートに接続されていると共に、ｎｐｎトランジスタ５０のコレクタに接続されている。ＤＭＯＳ４０６は、ＤＭＯＳ４０８のゲートサイズに比べてそのｎ倍のゲートサイズを有している。
【００９４】
ＤＭＯＳ３０４のソースには、また、抵抗４１０の一端が接続されている。抵抗４１０の他端は、ｐチャネル型のＤＭＯＳ４１２のゲートに接続されていると共に、ｎｐｎトランジスタ４１４のコレクタに接続されている。ＤＭＯＳ４１２のドレインは、ＤＭＯＳ３０４のソース、ＤＭＯＳ４０６のドレイン、ＤＭＯＳ４０８のドレイン、及び抵抗４１０の一端に接続されている。また、ＤＭＯＳ４１２のソースは、ＤＭＯＳ４０６，４０８のゲートに接続されている。
【００９５】
ｎｐｎトランジスタ４１４のベースには、ｎｐｎトラジスタ６８と同様に、抵抗７４を介して電圧Ｖ３が供給されている。ｎｐｎトランジスタ４１４のエミッタは、抵抗４１６を介してｎチャネル型ＭＯＳ４１８のドレインに接続されている。ｎＭＯＳ４１８のソースは接地されている。ｎＭＯＳ４１８のゲートは、インバータ４２０を介して上記した充電制御回路６２に接続されている。ｎＭＯＳ４１８は、ｎＭＯＳ７２とは逆相に、充電制御回路６２からハイ信号が入力される場合にオフ状態となり、ロー信号が入力される場合にオン状態となる。
【００９６】
上記の構成において、充電制御回路６２がロー信号を出力する場合は、ｎＭＯＳ７２がオフ状態となるので、ｎｐｎトランジスタ６８のコレクタ・エミッタ間に電流が流通しない。この場合、端子３６側から抵抗３０６を介してｎｐｎトランジスタ６８側へ向けて電流が流通しないので、ＤＭＯＳ３０４のゲートに現れる電圧は比較的大きい。このため、かかる状況下においては、ｐチャネル型のＤＭＯＳ３０４が駆動されず、そのドレインからソースへの電流の流通は禁止される。
【００９７】
また、充電制御回路６２がロー信号を出力する場合は、ｎＭＯＳ４１８がオン状態となるので、ｎｐｎトランジスタ４１４のコレクタ・エミッタ間に電流が流れ、そのコレクタ・エミッタ間が導通する。この場合には、ＤＭＯＳ４１２のゲートへの入力電圧がほぼゼロであるので、そのソース・ドレイン間が導通し、ＤＭＯＳ４０６のドレインとゲートとが同電位となる。このため、かかる場合は、ｐチャネル型のＤＭＯＳ４０６が駆動されず、そのドレインからソースへの電流の流通は禁止される。
【００９８】
一方、充電制御回路６２がハイ信号を出力する場合は、ｎＭＯＳ７２がオン状態となるので、ｎｐｎトランジスタ６８のベースに電圧Ｖ３側からの電流が供給されることにより、ｎｐｎトランジスタ６８のコレクタ側からエミッタ側へ向けて電流Ｉ３（≒（Ｖ３−ＶＦ）／Ｒ４）が流れ、ｎｐｎトランジスタ６８のコレクタ・エミッタ間が導通する。この場合には、ｎｐｎトランジスタ６８のコレクタに抵抗３０６と抵抗７０との抵抗比に応じた電圧が現れる。抵抗３０６の抵抗値は共に、抵抗７０のものに比してかなり大きい。従って、ｎＭＯＳ７２のオン時においては、ＤＭＯＳ３０４のゲートへの入力電圧が共にほぼゼロであり、そのソース・ドレイン間が導通し、ドレインからソースへの電流の流通が許容される。
【００９９】
また、充電制御回路６２がハイ信号を出力する場合は、ｎＭＯＳ４１８がオフ状態となるので、ｎｐｎトランジスタ４１４のコレクタ・エミッタ間に電流が流通しない。この場合、ＤＭＯＳ４１２のゲートに現れる電圧は比較的大きいため、ｐチャネル型のＤＭＯＳ４１２のソース・ドレイン間が導通することはなく、ＤＭＯＳ４０６のドレインとゲートとが同電位となることは回避される。このため、かかる場合は、ｐチャネル型のＤＭＯＳ４０６が駆動され、そのソース・ドレイン間が導通し、そのドレインからソースへの電流の流通が許容される。
【０１００】
スイッチ２４がオンとなり、昇圧回路３０の作動により出力端子３４にバッテリ電圧を昇圧した昇圧電圧が現れている状況下においてｎＭＯＳ７２がオン状態となり、ＤＭＯＳ３０４のドレインからソースへ向けて電流が流通すると、そのソースからＤＭＯＳ４０８へ向けて、アンプ５６の非反転入力端子に供給される基準電圧Ｖ０と抵抗５４の抵抗値Ｒ１とにより定まる定電流Ｉ１が流通し、ＤＭＯＳ４０８のソース・ドレイン間に電流Ｉ１が流通する。
【０１０１】
ＤＭＯＳ４０８とＤＭＯＳ４０６とはカレントミラー回路を構成している。また、上記の如く、ＤＭＯＳ４０６は、ＤＭＯＳ４０８のゲートサイズのｎ倍のゲートサイズを有している。このため、本実施例においては、ＤＭＯＳ４０８のソース・ドレイン間に流れる電流が定電流Ｉ１であると、ＤＭＯＳ４０６のソース・ドレイン間に流れる電流は、その定電流Ｉ１に“ｎ”を乗じて得た定電流Ｉ２（＝ｎ・Ｉ１）となる。すなわち、定電流回路４０４は、ＤＭＯＳ４０６と４０８とにより構成されたカレントミラー回路の機能により、ＤＭＯＳ３０４のソース側から端子３８を介してバックアップコンデンサ２８へ向けて定電流Ｉ２を流通させる機能を有している。
【０１０２】
本実施例において、充電制御回路６２のハイ出力によりＤＭＯＳ３０４がオンされる際、すなわち、バックアップコンデンサ２８の充電が行われる際には、昇圧回路３０の出力端子３４から、ＤＭＯＳ３０４をオン駆動するのに必要な駆動電流Ｉ３、定電流Ｉ２を生成するのに必要な定電流Ｉ１、及び、ＤＭＯＳ３０４のソース・ドレイン間を流通し、バックアップコンデンサ２８側へ流れる定電流Ｉ２（＝ｎ・Ｉ１）が、それぞれ供給される。この場合、バックアップコンデンサ２８の充電電流Ｉ４にＤＭＯＳ３０４の駆動電流Ｉ３による誤差が生ずることはなく、バックアップコンデンサ２８の充電を適切に行うことが可能となっている。
【０１０３】
すなわち、本実施例において、ＤＭＯＳ３０４は、昇圧回路３０の出力端子３４と定電流回路４０４との間に介挿されている。かかる構成においては、ＤＭＯＳ３０４が定電流回路とバックアップコンデンサ２８との間に介挿される構成と異なり、定電流回路４０４により生成された定電流Ｉ２の一部がＤＭＯＳ３０４をオン駆動するための電流として流通することはない。このため、本実施例の充電回路４００においては、ＤＭＯＳ３０４が定電流回路とバックアップコンデンサ２８との間に介挿される構成と異なり、ＤＭＯＳ３０４をオン駆動するのに必要な電流Ｉ３を補填する電流を生成する回路は不要となっている。
【０１０４】
また、本実施例において、定電流回路４０４は、ＤＭＯＳ４０６と４０８とにより構成されたカレントミラー回路を有している。かかる構成においては、バックアップコンデンサ２８の充電電流として定電流を生成するうえで、第１〜第４実施例の構成の如き電流ミラーアンプ５８や抵抗４４，４６等の素子は不要である。このため、本実施例によれば、定電流回路４０４の専有面積を小さく抑制することができると共に、バックアップコンデンサ２８の充電電流として定電流を生成する回路を簡素な構成で実現することが可能となっている。
【０１０５】
尚、本実施例の充電回路４００においては、昇圧回路３０の出力とバックアップコンデンサ２８との間の充電経路に、放電用ダイオード４０に並列に、直列接続する２つのｐチャネル型のＤＭＯＳ３０４，４０６が設けられる。このため、バックアップコンデンサ２８の充電時には回路出力の低飽和化を図ることが可能であり、また、その放電時にはバックアップコンデンサ２８の充電のために設けられたエアバッグＡＳＩＣ４０２内のＤＭＯＳ３０４，４０６等の素子への電流逆流を確実に防止することが可能となっている。
【０１０６】
尚、上記第５の実施例においては、ＤＭＯＳ４０６が特許請求の範囲に記載した「定電流生成用トランジスタ」に相当している。
【０１０７】
次に、上記図１及び図２と共に、図６を参照して、本発明の第６実施例について説明する。
【０１０８】
上記した第２実施例では、昇圧回路３０の出力とバックアップコンデンサ２８との間の充電経路に、放電用ダイオード４０に並列に、直列接続する３つのｐチャネル型のＤＭＯＳ６０，６４，１０４が設けられている。かかる構成においては、バックアップコンデンサ２８の充電時、それらのＤＭＯＳ６０，６４，１０４のオン抵抗はそれぞれ十分に小さいが、全体としてのオン抵抗はＤＭＯＳ６０，６４，１０４の段数の増加に伴って増加する。全体としてのオン抵抗が増加すると、電圧降下量が大きくなり、充電電流の飽和特性が悪化し、バックアップコンデンサ２８を所望の電圧まで十分に充電することができなくなる。
【０１０９】
一方、かかる不都合を回避するうえでは、各ＤＭＯＳ６０，６４，１０４の素子面積を拡大することにより、直列接続する３つのＤＭＯＳ６０，６４，１０４の全体としてのオン抵抗を減少させることが考えられる。しかしながら、かかる手法では、各ＤＭＯＳ６０，６４，１０４の素子面積の拡大に伴って半導体装置のチップサイズが大きくなり、製造コストの上昇等の不都合が生じてしまう。特に、直列接続するＤＭＯＳの段数が増加するほど、その傾向は顕著になる。
【０１１０】
そこで、本実施例のシステムにおいては、互いに直列接続するＤＭＯＳのサイズアップを図ることなく、オン抵抗の増大に起因する充電電流の飽和特性の悪化を抑制することとしている。
【０１１１】
図６は、本実施例の充電回路５００を備えるシステムの構成図を示す。尚、図６において、上記図１及び図２に示す構成部分と同一の部分については、同一の符号を付してその説明を省略または簡略する。図６に示す如く、本実施例において、エアバッグ装置は、スクイブの通電制御を行う点火用スイッチング素子を内蔵するエアバッグＡＳＩＣ５０２を備えている。エアバッグＡＳＩＣ５０２は、端子３６に接続する定電流回路４２を内蔵し、また、ＤＭＯＳ６０，６４，１０４を有している。
【０１１２】
ＤＭＯＳ６４のドレインとＤＭＯＳ１０４のソースとの間には、バイパスダイオード５０４が介挿されている。バイパスダイオード５０４は、ＤＭＯＳ６４のドレイン側からＤＭＯＳ１０４のソース側への電流の流通を順方向とするダイオードであり、両ＤＭＯＳ６４，１０４に並列に接続して設けられている。バイパスダイオード５０４は、順方向電圧が所定のしきい値電圧ＶＦを超える場合に順方向電流の流通を許容する。
【０１１３】
図７は、本実施例の充電回路５００において充電電流の飽和特性を説明するための図を示す。尚、図７においては、▲１▼所望の飽和特性を破線で、▲２▼ＤＭＯＳ６４，１０４に並列にバイパスダイオード５０４が設けられていない構成での飽和特性を一点鎖線で、▲３▼ＤＭＯＳ６０とバイパスダイオード５０４とが直列接続された構成のみでの飽和特性を二点鎖線で、また、▲３▼本実施例の構成での飽和特性を実線で、それぞれ示す。
【０１１４】
ＤＭＯＳ６４，１０４に並列にバイパスダイオード５０４が設けられていない構成では、充電回路の飽和電圧は、ＤＭＯＳ６０，６４，１０４の各オン抵抗を合算した全体としてのオン抵抗とバックアップコンデンサ２８へ流れる充電電流との関係に応じた値となる（図７に一点鎖線で示す▲２▼の状態）。この場合、飽和電圧は、充電電流が何れの値であっても、３つのＤＭＯＳ６０，６４，１０４の各オン抵抗のすべてが関係した電圧値となる。このため、かかる構成では、充電電流の所定変化に対する飽和電圧の変化度合いが所望の特性のものに比べて大きく、充電電流が大きいほど飽和電圧が所望の特性（図７に破線で示す▲１▼の状態）から大きく離間してしまう。
【０１１５】
これに対して、本実施例の如くバイパスダイオード５０４が設けられている構成においては、充電回路５００の飽和電圧は、３つのＤＭＯＳ６０，６４，１０４の全体としてのオン抵抗と充電電流との関係に応じた値（図７に一点鎖線で示す▲２▼の状態）、及び、ＤＭＯＳ６０のオン抵抗と充電電流との関係に応じた電圧値とバイパスダイオード５０４の順方向しきい値電圧ＶＦとを合算した値（図７に二点鎖線で示す▲３▼の状態）の何れかの値となる（図７に実線で示す▲４▼の状態）。
【０１１６】
具体的には、充電回路５００の飽和電圧は、バックアップコンデンサ２８の充電制御のために設けられたＤＭＯＳ６４のドレイン電位とＤＭＯＳ１０４のソース電位との差圧（すなわち、ＤＭＯＳ６４，１０４の電圧降下量）がバイパスダイオード５０４の順方向しきい値電圧ＶＦ以下である場合には、両電圧値のうちより小さな、３つのＤＭＯＳ６０，６４，１０４の全体としてのオン抵抗と充電電流との関係に応じた値となる。一方、ＤＭＯＳ６４，１０４の電圧降下量がバイパスダイオード５０４の順方向しきい値電圧ＶＦを超える場合には、両電圧値のうちより小さな、ＤＭＯＳ６０のオン抵抗と充電電流との関係に応じた電圧値とバイパスダイオード５０４の順方向しきい値電圧ＶＦとを合算した値となる。
【０１１７】
かかる構成において、充電電流は、ＤＭＯＳ６４，１０４のオン抵抗と充電電流とで定まる電圧降下量がバイパスダイオード５０４の順方向しきい値電圧ＶＦ以下である際にはＤＭＯＳ６４，１０４側を流れ、一方、ＤＭＯＳ６４，１０４の電圧降下量がバイパスダイオード５０４の順方向しきい値電圧ＶＦを超える際にはバイパスダイオード５０４側を流れる。この場合には、ＤＭＯＳ６４，１０４に並列にバイパスダイオード５０４が設けられていない構成に比して、バックアップコンデンサ２８の充電時に充電電流がバックアップコンデンサ２８側へ流れ易くなる。
【０１１８】
従って、本実施例の充電回路５００によれば、ＤＭＯＳ６４，１０４に並列にバイパスダイオード５０４を設けることで、複数のＤＭＯＳ６０，６４，１０４が直列に接続されることに起因して全体としてのオン抵抗が増大する場合にも、各ＤＭＯＳ６０，６４，１０４のサイズアップを図ることなく、それに伴う充電電流の飽和特性の悪化を抑制することが可能となっている。このため、本実施例の充電回路５００においては、バックアップコンデンサ２８の充電を所望の電圧まで更に十分に行うことが可能となっている。
【０１１９】
ところで、上記第６の実施例においては、バイパスダイオード５０４をバックアップコンデンサ２８の充電制御のために設けられた２つのＤＭＯＳ６４，１０４に並列に接続することにより上記した効果を実現することとしているが、かかる効果は、バックアップコンデンサ２８の充電制御のために設けられたＤＭＯＳの段数が増大するほどより一層顕著に現われることとなる。
【０１２０】
また、上記第６の実施例においては、ＤＭＯＳ６４のドレインとＤＭＯＳ１０４のソースとの間には、両ＤＭＯＳ６４，１０４に並列に接続されるバイパスダイオード５０４が介挿されるが、バイパスダイオード５０４に代えて、トランジスタを介挿することとしてもよい。
【０１２１】
すなわち、図８は、本実施例の変形例である充電回路６００を備えるシステムの構成図を示す。本変形例において、エアバッグ装置は、スクイブの通電制御を行う点火用スイッチング素子を内蔵するエアバッグＡＳＩＣ６０２を備えている。エアバッグＡＳＩＣ６０２は、端子３６に接続する定電流回路４２を内蔵し、また、ＤＭＯＳ６０，６４，１０４を有している。
【０１２２】
ＤＭＯＳ６４のドレインとＤＭＯＳ１０４のソースとの間には、ｎｐｎトランジスタ６０４が介挿されている。ｎｐｎトランジスタ６０４のコレクタ及びベースは、ＤＭＯＳ６４のドレインに接続されている。また、ｎｐｎトランジスタ６０４のエミッタは、ＤＭＯＳ１０４のソースに接続されている。ｎｐｎトランジスタ６０４においては、ベース・エミッタ間電圧が所定のしきい値電圧ＶＦを超える場合にベース電流の流通が許容される。
【０１２３】
すなわち、本変形例においては、ｎｐｎトランジスタ６０４のベース・エミッタ間に、ＤＭＯＳ６４のドレイン側からＤＭＯＳ１０４のソース側への電流の流通を順方向とするダイオードが形成される。この場合、このダイオードは、上記第６の実施例におけるバイパスダイオード５０４と同等の機能を有する。従って、本変形例においても、ＤＭＯＳ６４，１０４に並列にｎｐｎトランジスタ６０４のベース・エミッタ間ダイオードを設けることで、上記第６実施例の構成と同等の効果を得ることが可能となる。
【０１２４】
尚、かかる変形例においては、ＤＭＯＳ６４のドレインとＤＭＯＳ１０４のソースとの間にｎｐｎトランジスタ６０４を介挿し、そのベース・エミッタ間ダイオードを用いることにより上記した効果を実現することとしているが、ｐｎｐトランジスタやｐｎ接合を用いた構成により上記した効果を実現することとしてもよい。
【発明の効果】
上述の如く、請求項１及び２並びに６及び７記載の発明によれば、放電用のダイオードに並列に直列接続された複数のＤＭＯＳトランジスタを設けることで、充電時には回路出力の低飽和化を図りつつ、放電時には充電用の素子側への電流逆流を確実に防止することができる。
【０１２５】
請求項３記載の発明によれば、充放電制御用トランジスタをオン駆動するうえで必要な駆動電流分を補完するので、定電流回路からコンデンサへ供給される充電電流に、充放電制御用トランジスタの駆動電流による誤差が生ずるのを防止することができる。
【０１２６】
請求項４記載の発明によれば、定電流回路から生成された充電電流の一部が充放電用トランジスタの駆動電流として流通するのを回避するので、定電流回路からコンデンサへ供給される充電電流に、充放電制御用トランジスタの駆動電流による誤差が生ずるのを防止することができる。
【０１２７】
また、請求項５記載の発明によれば、充電時に充電電流が充放電制御用トランジスタをバイパスしてコンデンサ側へ流れ易くなるので、複数のＤＭＯＳトランジスタ全体におけるオン抵抗の増大に起因する充電電流の飽和特性の悪化を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例である充電回路を備えるシステムの構成図である。
【図２】本発明の第２実施例である充電回路を備えるシステムの構成図である。
【図３】本発明の第３実施例である充電回路を備えるシステムの構成図である。
【図４】本発明の第４実施例である充電回路を備えるシステムの構成図である。
【図５】本発明の第５実施例である充電回路を備えるシステムの構成図である。
【図６】本発明の第６実施例である充電回路を備えるシステムの構成図である。
【図７】本実施例の充電回路において充電電流の飽和特性を説明するための図である。
【図８】本実施例の変形例である充電回路を備えるシステムの構成図である。
【符号の説明】
２０，２００，３００，４００，５００，６００　充電回路
２２　バッテリ
２８　バックアップコンデンサ
３０　昇圧回路
３４　出力端子
４０　放電用ダイオード
４２，２０４，３１２，４０４　定電流回路
６０，６４，１０４，３０４，３０８，３１８，４０６　ＤＭＯＳ
５０４　バイパスダイオード
６０４　ｎｐｎトランジスタ
【図１】
2004023926.tif 000004
【図２】
2004023926.tif 000005
【図３】
2004023926.tif 000006
【図４】
2004023926.tif 000007
【図５】
2004023926.tif 000008
【図６】
2004023926.tif 000009
【図７】
2004023926.tif 000010
【図８】
2004023926.tif 000011