(57)【要約】【課題】半導体素子の熱を効率的に放熱することができ、放熱特性、光透過性及び機械的強度等に優れたセラミックス付き半導体基板及びセラミックス付き半導体チップを得ることができ、更に特に問題となる基板又はチップの反りを、製造プロセスの複雑化及び高コスト化を抑制しつつ、低減することができ、更にまた、半導体基板からチップにするときの劈開及びダイシング加工を容易にすることができるセラミックス付き半導体基板及びその製造方法を提供する。【解決手段】シリコンウエハ２の裏面に、ダイヤモンド又はシリコンカーバイドからなるセラミックス層１を形成する。これらのセラミックスは、熱伝導率、光透過率及び機械的強度が優れている。セラミックス層１を支持基板として、半導体ウエハ２を５０μｍ以下、好ましくは２５μｍ以下の膜厚に薄膜化する。【選択図】  図１
2004172406.tif 000002
【特許請求の範囲】
【請求項１】
表面に半導体素子が形成され厚さが５０μｍ以下である半導体基板と、この半導体基板の裏面側に形成されて前記半導体基板を支持するセラミックス層とを有し、前記セラミックス層は前記半導体基板の表面に形成される半導体素子で発生した熱を放熱することを特徴とするセラミックス付き半導体基板。
【請求項２】
表面に半導体素子が形成され厚さが５０μｍ以下である半導体基板と、この半導体基板の裏面側に形成されて前記半導体基板を支持するセラミックス層とを有し、前記セラミックス層は前記半導体基板の表面に形成される半導体素子で発生した光を透過する透光性を有することを特徴とするセラミックス付き半導体基板。
【請求項３】
前記半導体基板がシリコン基板であり、前記セラミックス層が５００Ｗ／ｍ・Ｋ以上の熱伝導率を有するダイヤモンド層であり、更に前記セラミックス層の厚さが４０乃至６５μｍであることを特徴とする請求項１又は２に記載のセラミックス付き半導体基板。
【請求項４】
前記半導体基板がシリコン基板であり、前記セラミックス層が２５０Ｗ／ｍ・Ｋ以上の熱伝導率を有するシリコンカーバイド層であり、更に前記セラミックス層の厚さが５０乃至１５０μｍであることを特徴とする請求項１又は２に記載のセラミックス付き半導体基板。
【請求項５】
表面に半導体素子が形成され厚さが５０μｍ以下である半導体ウエハと、この半導体ウエハの裏面側に形成されて前記半導体ウエハを支持するセラミックス層とを有し、前記半導体ウエハの表面の素子形成領域以外のチップ分離ラインに対応する裏面位置に、前記セラミックス層の膜厚の１．２倍よりも大きい幅及び深さを有する溝が形成されており、前記セラミックス層は前記半導体ウエハの表面に形成される半導体素子で発生した熱を放熱することを特徴とするセラミックス付き半導体ウエハ。
【請求項６】
表面に半導体素子が形成され厚さが５０μｍ以下である半導体ウエハと、この半導体ウエハの裏面側に形成されて前記半導体ウエハを支持するセラミックス層とを有し、前記半導体ウエハの表面の素子形成領域以外のチップ分離ラインに対応する裏面位置に、前記セラミックス層の膜厚の１．２倍よりも大きい幅及び深さを有する溝が形成されており、前記セラミックス層は前記半導体ウエハの表面に形成される半導体素子で発生した光を透過する透光性を有することを特徴とするセラミックス付き半導体ウエハ。
【請求項７】
半導体ウエハの裏面に、この半導体ウエハを支持するセラミックス層を形成した後、半導体ウエハの厚さを５０μｍ以下に加工し、その後、素子形成領域に半導体素子を形成することを特徴とするセラミックス付き半導体基板の製造方法。
【請求項８】
半導体ウエハの裏面に、この半導体ウエハを支持するダイヤモンド層を形成した後、前記ダイヤモンド層をシリコンカーバイド又は酸化シリコンで被覆し、その後、前記半導体ウエハの厚さを５０μｍ以下に加工し、その後、前記半導体ウエハの素子形成領域に半導体素子を形成することを特徴とするセラミックス付き半導体基板の製造方法。
【請求項９】
基材に、この基材を支持するセラミックス層を形成した後、このセラミックス層の表面に厚さが５０μｍ以下の半導体層を形成し、その後、前記半導体層の素子形成領域に半導体素子を形成することを特徴とするセラミックス付き半導体基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、動作速度、出力、発光強度等の性能が優れているために消費電力が増大した半導体素子を形成するのに好適のセラミックス付き半導体基板及びその製造方法に関し、特にヒートスプレッダ又は光透過窓を有する高出力半導体チップとして好適のセラミックス付き半導体基板及びその製造方法に関する。
【０００２】
【従来技術】
従来の半導体素子は、その発熱量があまり大きくなかったが、半導体素子の高性能化及び高密度実装化に伴い、発熱量の増大が問題となっており、その対策として窒化アルミニウム及び銅−タングステン焼結体等の熱伝導特性が優れた材料が、ヒートスプレッダとして多用されつつある。また、情報通信の大容量化及び高密度化に伴い、レーザダイオードのように局所的に大きな発熱をする半導体素子に高性能なヒートスプレッダが利用されている。
【０００３】
ダイヤモンド及びシリコンカーバイドは、耐熱性が優れており、禁制帯幅が夫々５．５ｅＶ、２．２〜３ｅＶと大きいセラミックス材料である。熱伝導率が大きく、比熱が小さいことを利用して、これらのセラミックス材料が放熱基板として使用されたり、高い透光性を利用して、光学部品に応用されたりしている。
【０００４】
【特許文献１】
特開平１１−１１６３８５号公報
【０００５】
【発明が解決しようとする課題】
しかし、熱発生源である半導体素子に直接ヒートスプレッダを接着する方法が、放熱効率が最も高いため好ましいが、従来は接着しても半導体素子とヒートスプレッダとの間に隙間が生じたり、接着剤の熱伝導率が低いために、良好な熱伝達ができず、また透光性が低下するという問題点がある。
【０００６】
接着剤の使用を回避するには、半導体素子製造前に、その基板となるウエハに、ヒートスプレッダ材料を直接形成しておけばよい（特許文献１：特開平１１−１１６３８５号公報）が、半導体素子製造工程との整合性が確保されている必要があり、また半導体素子の製造ラインにおいては、使用するシリコンウエハ等ウエハの平坦度及び清浄度が確保されていることが必要条件である。しかし、単に、ウエハに直接ヒートスプレッダ材料を形成しても、それによってウエハが反ったり、発塵したりするという不具合が生じるので、半導体素子にヒートスプレッダを直接形成することは容易なことではない。
【０００７】
特に、半導体基板の厚さを小さくして、熱抵抗の低減及び透光性の向上を図ると、問題点は更に顕著となる。また、上記ヒートスプレッダ材料（窒化アルミニウム、銅−タングステン焼結体、ダイヤモンド、シリコンカーバイド）は、いずれも硬質であるため、切断及び劈開は容易でない。ウエハの裏面に単に厚膜（例えば、ダイヤモンドの場合は７０μｍ以上）状に形成しておいて、半導体を製造した後、ウエハからチップを取出そうとしても、簡単にはチップを分離できず、無理に切断したり、割ったりしようとすると、チップ全体が破損したり、半導体とヒートスプレッダ材料との間に剥離が発生したりするという問題点もある。
【０００８】
本発明はかかる問題点に鑑みてなされたものであって、半導体素子の熱を効率的に放熱することができ、放熱特性、光透過性及び機械的強度等に優れたセラミックス付き半導体基板及びセラミックス付き半導体チップを得ることができ、更に特に問題となる基板又はチップの反りを、製造プロセスの複雑化及び高コスト化を抑制しつつ、低減することができ、更にまた、半導体基板からチップにするときの劈開及びダイシング加工を容易にすることができるセラミックス付き半導体基板及びその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明に係るセラミックス付き半導体基板は、表面に半導体素子が形成され厚さが５０μｍ以下である半導体基板と、この半導体基板の裏面側に形成されて前記半導体基板を支持するセラミックス層とを有し、前記セラミックス層は前記半導体基板の表面に形成される半導体素子で発生した熱を放熱することを特徴とする。
【００１０】
本発明に係る他のセラミックス付き半導体基板は、表面に半導体素子が形成され厚さが５０μｍ以下である半導体基板と、この半導体基板の裏面側に形成されて前記半導体基板を支持するセラミックス層とを有し、前記セラミックス層は前記半導体基板の表面に形成される半導体素子で発生した光を透過する透光性を有することを特徴とする。
【００１１】
これらのセラミックス付き半導体基板において、例えば、前記半導体基板がシリコン基板であり、前記セラミックス層が５００Ｗ／ｍ・Ｋ以上の熱伝導率を有するダイヤモンド層であり、更に前記セラミックス層の厚さが４０乃至６５μｍである。
【００１２】
また、例えば、前記半導体基板がシリコン基板であり、前記セラミックス層が２５０Ｗ／ｍ・Ｋ以上の熱伝導率を有するシリコンカーバイド層であり、更に前記セラミックス層の厚さが５０乃至１５０μｍである。
【００１３】
本発明に係るセラミックス付き半導体ウエハは、表面に半導体素子が形成され厚さが５０μｍ以下である半導体ウエハと、この半導体ウエハの裏面側に形成されて前記半導体ウエハを支持するセラミックス層とを有し、前記半導体ウエハの表面の素子形成領域以外のチップ分離ラインに対応する裏面位置に、前記セラミックス層の膜厚の１．２倍よりも大きい幅及び深さを有する溝が形成されており、前記セラミックス層は前記半導体ウエハの表面に形成される半導体素子で発生した熱を放熱することを特徴とする。
【００１４】
本発明に係る他のセラミックス付き半導体ウエハは、表面に半導体素子が形成され厚さが５０μｍ以下である半導体ウエハと、この半導体ウエハの裏面側に形成されて前記半導体ウエハを支持するセラミックス層とを有し、前記半導体ウエハの表面の素子形成領域以外のチップ分離ラインに対応する裏面位置に、前記セラミックス層の膜厚の１．２倍よりも大きい幅及び深さを有する溝が形成されており、前記セラミックス層は前記半導体ウエハの表面に形成される半導体素子で発生した光を透過する透光性を有することを特徴とする。
【００１５】
本発明に係るセラミックス付き半導体基板の製造方法は、半導体ウエハの裏面に、この半導体ウエハを支持するセラミックス層を形成した後、半導体ウエハの厚さを５０μｍ以下に加工し、その後、素子形成領域に半導体素子を形成することを特徴とする。
【００１６】
本発明に係る他のセラミックス付き半導体基板の製造方法は、半導体ウエハの裏面に、この半導体ウエハを支持するダイヤモンド層を形成した後、前記ダイヤモンド層をシリコンカーバイド又は酸化シリコンで被覆し、その後、前記半導体ウエハの厚さを５０μｍ以下に加工し、その後、前記半導体ウエハの素子形成領域に半導体素子を形成することを特徴とする。
【００１７】
本発明に係る更に他のセラミックス付き半導体基板の製造方法は、基材に、この基材を支持するセラミックス層を形成した後、このセラミックス層の表面に厚さが５０μｍ以下の半導体層を形成し、その後、前記半導体層の素子形成領域に半導体素子を形成することを特徴とする。
【００１８】
本発明においては、表面に素子部を有するシリコンをはじめとする半導体基板の裏面側に、５００Ｗ／ｍ・Ｋ以上の熱伝導率を有するダイヤモンド、又は２５０Ｗ／ｍ・Ｋ以上の熱伝導率を有するシリコンカーバイド等の熱伝導率及び透光性が優れたセラミックス材料を直接形成する。
【００１９】
これらのセラミックス材料は、熱伝導率・透光性・機械的強度だけでなく、電気的絶縁性・化学的安定性にも優れているので、多層配線基板又はヒートシンクに直接（場合によっては、金属等の導電性材料を介して）接合しても、半導体素子部に悪影響を及ぼさず、信頼性が高い実装構造及びパッケージング構造とすることができる。
【００２０】
セラミックス層の厚さは、特に限定されるものではないが、ダイヤモンド層の場合は厚さが４０乃至６５μｍ、シリコンカーバイド層の場合は、５０μ乃至１５０μｍであることが好ましい。また、表面に素子部が形成される半導体基板の厚さは、５０μｍ以下、好ましくは２５μｍ以下であることが好ましい。これらセラミックス層の厚さが大きいと、面内熱拡散には有利であるが、光透過にはマイナスに作用し、チップ分離の際もその機械的強度が高いために障害となる。逆に、小さ過ぎると、十分な放熱性能が得られず、機械的特性も確保できない。半導体層は、半導体素子の作製に必要な最低限の厚さは必要であるが、薄ければ薄いほどよく、特に５０μｍ以下、好ましくは２５μｍ以下が好ましい。これは、この範囲で、熱伝性及び透光性が向上するためである。
【００２１】
また、半導体ウエハ表面の素子作製領域以外のチップ分離ラインに対応する裏面領域に、セラミックス層の膜厚の１．２倍よりも大きい幅及び深さの溝状構造を設けることも、半導体ウエハ全体の反りを防止し、チップ分離を容易にするために極めて有用である。溝状構造の幅及び深さがセラミックス層厚の１．２倍以下の場合は、セラミックス層形成時に、この溝状構造が覆いつくされてしまう可能性があり、好ましくない。
【００２２】
更にまた、半導体ウエハの裏面に、セラミックス層を形成した後、半導体ウエハの厚さを５０μｍ以下、好ましくは２５μｍ以下に加工してから、素子部に半導体素子を形成することも、半導体素子から発せられる熱及び光を効率的に発散し、透過するために好ましい方法である。この場合、セラミックス層が微結晶ダイヤモンドであり、平均表面粗度が１μｍ以下であると、半導体ウエハに与える応力を最低限に抑制しつつ、裏面（セラミックス層表面）の平坦性を確保できるので好ましい。また、この際、セラミックス層がダイヤモンドのように高温で酸化される材料の場合は、予めその表面をシリコンカーバイド又は酸化シリコンで被覆しておくと、発塵の問題も解消される。
【００２３】
逆に、基材表面にセラミックス層を形成した後、その上に厚さが５０μｍ以下、好ましくは２５μｍ以下の半導体層を形成し、これに半導体素子を形成してもよい。この場合、セラミックス層が配向性ダイヤモンドであると、半導体層の結晶性が向上し、半導体素子性能が向上するので、特に好ましい。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態に係るセラミックス付き半導体基板及びその製造方法について具体的に説明する。図１は、本発明の第１実施形態に係るセラミックス付き半導体基板及び半導体素子の断面構造である。例えば、４インチ径、４５０μｍ厚のシリコンウエハ２上に、セラミックス層１として、例えば、マイクロ波ＣＶＤ法で、５０μｍ厚のダイヤモンド層を形成する。成膜速度が１０μｍ／時以上の速度で形成したダイヤモンド層は、粒径が１μｍ以下の微結晶状であり、別途光交流法で測定した熱伝導率は７５０Ｗ／ｍ・Ｋである。
【００２５】
次に、ダイヤモンド層からなるセラミックス層１におけるシリコンウエハ２が積層されていない側の面上に、例えば、常圧ＣＶＤ法で、シリコンカーバイド（図示せず）を１μｍ厚に積層する。更に、シリコンウエハ２のセラミックス層１が形成されていないウエハ露出側の表面を機械的化学的研磨処理し、シリコンウエハ２の厚さを５０μｍにする。そして、このシリコンウエハ２の上に、半導体素子を形成する。
【００２６】
本実施形態においては、表面に半導体素子を形成するシリコンウエハ２の裏面に、５００Ｗ／ｍ・Ｋ以上の熱伝導率を有するダイヤモンド層からなるセラミックス層１を直接形成する。このため、シリコンウエハ２から製造される半導体装置の放熱性を著しく高めることができる。このセラミックス層１は、透光性も優れている。また、ダイヤモンド層は、熱伝導率・透光性・機械的強度だけでなく、電気的絶縁性・化学的安定性にも優れているので、多層配線基板又はヒートシンクに直接（場合によっては、金属等の導電性材料を介して）接合しても、半導体素子部に悪影響を及ぼさず、信頼性が高い実装構造及びパッケージング構造とすることができる。
【００２７】
ダイヤモンド層の代わりに、２５０Ｗ／ｍ・Ｋ以上の熱伝導率を有するシリコンカーバイド層を形成しても良い。このシリコンカーバイド層も、熱伝導率及び透光性と共に、機械的強度、電気的絶縁性及び化学的安定性が優れている。
【００２８】
セラミックス層１の厚さは、特に限定されるものではないが、ダイヤモンド層の場合は、厚さが４０乃至６５μｍ、シリコンカーバイド層の場合は、５０乃至１５０μｍであることが好ましい。また、表面に素子部が形成される半導体基板の厚さは、５０μｍ以下、好ましくは２５μｍ以下であることが好ましい。これらセラミックス層１の厚さが厚いと、面内熱拡散には有利であるが、光透過にはマイナスに作用し、チップ分離の際もその機械的強度が高いために障害となる。逆に、小さ過ぎると、十分な放熱性能が得られず、機械的特性も確保できない。半導体層は、半導体素子の作製に必要な最低限の厚さは必要であるが、薄ければ薄いほどよく、特に５０μｍ以下、好ましくは２５μｍ以下が好ましい。これは、この範囲で、熱伝性及び透光性が向上するからである。
【００２９】
次に、図２を参照して本発明の第２実施形態について説明する。半導体ウエハ４の裏面のチップ分離ラインに対応する領域に、２０μｍ幅及び深さの溝３を形成した後、第１実施形態と同様の方法で、４０μｍ厚のセラミックス層１を形成する。この半導体ウエハ４は、半導体素子形成領域に半導体素子を形成した後、チップ分離ラインに沿ってウエハ４を分割し、半導体チップとすることができる。
【００３０】
本実施形態によれば、ウエハ４の反りを防止することができると共に、製造プロセスを複雑化したり、高コスト化することがない。また、半導体ウエハ４からチップにするときの劈開分離及びダイシング加工が容易である。
【００３１】
次に、図３（ａ）乃至（ｄ）を参照して本発明の第３実施形態について説明する。図３（ａ）に示すように、例えば、４インチ径、４５０μｍ厚のシリコンウエハ５を用意し、図３（ｂ）に示すように、このシリコンウエハ５上に、セラミックス層として、マイクロ波ＣＶＤ法で、５０μｍ厚のダイヤモンド層６を形成する。このダイヤモンド層６は、例えば、シリコンと同じ｛００１｝配向性を有し、厚さが６０μｍ、平均粒径が３０μｍである。このダイヤモンド層６の表面を機械的化学的研磨により研磨処理し、ダイヤモンド層の厚さを５０μｍとする。次に、図３（ｃ）に示すように、このダイヤモンド層６の研磨面に、常圧ＣＶＤ法により、シリコン膜７を蒸着し、引き続き不活性ガス雰囲気下で熱処理する。これにより、このシリコン膜７上に、半導体素子を形成することができる。そして、この半導体素子を封止した後、シリコンウエハ５を化学研磨により除去すると、セラミックス層付き半導体チップが得られる。本実施形態も前述の第１実施形態及び第２実施形態と同様の効果を奏する。
【００３２】
次に、図４を参照して本発明の第４実施形態について説明する。本実施形態は、図１に示すセラミックス層付き半導体チップを実装したパッケージに関するものである。窒化アルミニウム（ＡｌＮ）ベースの多層配線基板９の裏面に、ヒートスプレッダ１０が形成されており、この多層配線基板９の表面と、セラミックス層１とを、セラミックス層１の表面の一部領域に設けた金パッド８を介して圧着する。これにより、金パッド８が緩衝材の機能を果たし、熱応力による影響を回避することができる。なお、多層配線基板９の代わりに、ポリイミド配線層を使用しても同様に、金パッド８により熱応力による影響を回避することができる。本実施形態も前述の第１乃至第３実施形態と同様の効果を奏する。
【００３３】
【発明の効果】
以上詳述したように、本発明によれば、放熱特性、透光性及び機械的強度が優れたセラミックス付き半導体基板及びセラミックス付き半導体ウエハを得ることができる。また、本発明の製造方法によれば、特に問題となる基板及びウエハの反りを、製造プロセスの複雑化及び高コスト化を回避しつつ、低減することができる。更にまた、半導体基板からチップにするときの劈開分離及びダイシング加工を容易に実施することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るセラミックス層付き半導体基板又はウエハを示す断面図である。
【図２】本発明の第２実施形態に係るセラミックス層付き半導体基板又はウエハを示す断面図である。
【図３】（ａ）乃至（ｄ）は本発明の第３実施形態に係るセラミックス層付き半導体基板又はウエハの製造工程を示す断面図である。
【図４】本発明の第４実施形態に係るセラミックス付き半導体基板又はウエハの実装構造を示す断面図である。
【符号の説明】
１：セラミックス層
２、４，５：半導体ウエハ
３：溝
６：ダイヤモンド層
７：シリコン層
８：金パッド
９：ＡｌＮベース基板
１０：ヒートスプレッダ
【図１】
2004172406.tif 000003
【図２】
2004172406.tif 000004
【図３】
2004172406.tif 000005
【図４】
2004172406.tif 000006