(57)【要約】      （修正有）【課題】画像センサ用の適応型可変利得アナログ−デジタル変換器および変換方法を提供する。【解決手段】画像センサ用の可変アナログ・デジタル変換装置１は、装置がピクセルの電圧連続的に関係するＮ＋Ｍビットのバイナリ・ワードを供給するために、ピクセル電圧信号（Ｖｐｉｘ）を受け取る少なくとも１つの第１のＮビット非線形粗変換器２１と、第１の変換器２１に接続された少なくとも１つの第２のＭビット線形密Ｍビット変換器２２とを備える。第１の変換器２１は、ピクセルの電圧レベルを、センサの電圧ダイナミック・レンジ内の電圧範囲を決定する電圧しきい値（Ｖ０〜Ｖ４）と比較するための比較手段を備える。第２の変換器は、第１の変換器からのＮビット・バイナリ・ワードに応じて、電圧ピクセル信号をＭに等しいかまたはそれよりも少ないビットに変換するための変換適合手段を備える。【選択図】図４
2004364307.tif 000002
【特許請求の範囲】
【請求項１】
デジタル化される画像をピックアップするためのピクセル・マトリクス感光セル（２）を備えた特に画像センサ（１１）用のアナログ−デジタル変換器（１）であって、少なくとも１個のＮビットの第１の変換器（２１）と、該第１の変換器に接続された少なくとも１個のＭビットの第２の変換器（２２）とを備え、第１の変換器と第２の変換器とは電圧または電流ピクセル信号（ＶPIX）の電圧または電流レベルをＮ＋Ｍビットに変換するために使用され、変換される電圧または電流レベルはセンサの特定の電圧または電流ダイナミック・レンジ（Ｖdyn）内でピクセルによって取り込まれる光線レベルに依存し、第１の変換器は、数値がピクセルの電圧または電流レベルが位置している電圧または電流範囲に関連するＮビットのバイナリ・ワードを供給するために、ピクセルの電圧または電流レベルと、ダイナミック・レンジ内の連続する電圧または電流範囲を定める１つ以上の電圧または電流しきい値（Ｖ０からＶ４）とを比較するための比較手段（３３）を備え、ダイナミック・レンジ内の連続する電圧または電流範囲は弱く照明されるピクセルから強く照明されるピクセルに及ぶピクセルの照明を決めるために使用されるようになっている前記アナログ−デジタル変換器（１）において、第２の変換器が、第１の変換器によって供給されるＮビットのバイナリ・ワードの値の関数として最低電圧または電流と最高電圧または電流との間に決定された電圧または電流範囲に対して、強く照明されたピクセルに対応する決定された電圧または電流範囲の場合は電圧または電流ピクセル信号をＭ未満のビット数に変換し、または強く照明されなかったピクセルに対応する決定された電圧または電流範囲の場合は電圧または電流ピクセル信号をＭに等しいビット数に変換するように構成された構成された変換適応手段（３５）を備えることを特徴とする変換器。
【請求項２】
非線形の第１の変換器からのＮの上位ビットと、線形の第２の変換器からのＭの下位ビットが格納されるレジスタを備えたことを特徴とする請求項１に記載の変換器。
【請求項３】
第１の変換器は数値が電圧のダイナミック・レンジの４つの電圧範囲の１つを表す２つの上位ビットを含むバイナリ・ワードを供給するとともに、第２の変換器の変換適応手段は、ピクセルの電圧レベルが弱く照明されたピクセルに対応する第１の電圧範囲にある場合は、第２の変換器が８ビットでの変換を行い、ピクセルの電圧レベルが中程度に照明されたピクセルに対応する第２の電圧範囲にある場合は、第２の変換器が７ビットでの変換を行い、ピクセルの電圧レベルが強く照明されたピクセルに対応する第３、または第４の電圧範囲にある場合は、第２の変換器が６ビットでの変換を行い、第２の変換器によって変換されないそれよりも下位のビットは、第１と第２の変換器が１０ビットのバイナリ・ワードを供給するように任意に決められることを特徴とする請求項１乃至２のいずれかに記載の変換器。
【請求項４】
ダイナミック・レンジの各電圧または電流範囲の大きさがセンサの感度に依存し、変換器がセンサの感度に適応された感度を有するように、変換動作の間の第２の変換器の感度を高めるようにするため、弱く照明されたピクセルに対応する電圧または電流範囲の大きさは中程度、または強く照明されたピクセルに対応する電圧または電流範囲の大きさよりも小さいことを特徴とする請求項１乃至３のいずれかに記載の変換器。
【請求項５】
弱く照明されたピクセルに対応する第１電圧範囲は、第２の変換器の変換ビット当たりの感度が電圧または電流のダイナミック・レンジ全体にわたってＮ＋Ｍ＋ｋビットの従来の線形変換器、特に１１ビット変換器のビット当たりの等価感度に対応するように決められるとともに、強く照明されたピクセルに対応する最後の電圧範囲は、弱く照明されたピクセルと比較して強く照明されたピクセルに場合２K＋1倍、特に８倍高いノイズ指数を考慮に入れるため、第２の変換器の変換ビット当たりの感度が電圧または電流のダイナミック・レンジ全体にわたってＮ＋Ｍ−１ビットの従来の線形変換器、特に８ビット変換器のビット当たりの等価感度に対応するように決められることを特徴とする請求項４に記載の変換器。
【請求項６】
第１の変換器はピクセルの電圧または電流信号（ＶPIX）を充電段階中に比較器（３３）のような比較手段、または第２の変換器のスイッチ回路（３５）の第１入力に接続するために制御信号発生器によって供給される第１制御信号（Ｓ＿ｉｎ）によって制御されるデマルチプレクサ（３１）と、電圧または電流範囲を定める電圧または電流しきい値、またはダイナミック・レンジの上限電圧または電流を入力に受ける第１マルチプレクサ（２４）とを備え、該第１マルチプレクサは電圧または電流しきい値の一方を比較器の第２入力に接続するために前記制御信号発生器（３７）によって供給される第２制御信号（Ｓ＿Ｈ  Ｌ）によって制御され、かつ比較器の出力はピクセルの電圧または電流信号と電圧または電流しきい値との比較の結果に応じて第２制御信号の状態を修正、または保持するように制御信号発生器に接続されることを特徴とする請求項１に記載の変換器。
【請求項７】
第２の変換器は交換コンデンサ配列（３６）と、該配列のコンデンサの接続を制御するためのスイッチ回路（３５）と、前記信号発生器（３７）によって供給される第２制御信号（Ｓ＿Ｈ  Ｌ）によって制御される第２マルチプレクサ（２３）とを備え、該第２マルチプレクサは入力にダイナミック・レンジの電圧または電流下限値を受け、スイッチ回路の第２入力に決定された電圧範囲の下限電圧を供給するための電圧または電流しきい値は第１の変換器によって供給されるバイナリ・ワードに依存し、バイナリ・ワードはＮビット、好適には２ビットの状態によって規定され、かつスイッチ回路の第１入力は決定された電圧または電流の上限電圧または電流を第１マルチプレクサから受けることを特徴とする請求項６に記載の変換器。
【請求項８】
第２の変換器はデマルチプレクサと比較器との間に接続された第３マルチプレクサ（３２）を備え、第３マルチプレクサは、交換コンデンサ配列の端子を第２の変換器の変換段階で第１の変換器の比較器に接続するように、制御信号発生器によって供給される第３制御信号（Ｓ＿ｃ  ｋｏｍｐ）によって制御されるとともに、第２の変換器は電圧または電流レベルをＭ未満、またはＭに等しい幾つかのビットに変換するため、第１の変換器によって供給されるバイナリ・ワードによって決定された電圧範囲の上限と下限の電圧の間で動作することを特徴とする請求項７に記載の変換器。
【請求項９】
デジタル化される画像を得るためのピクセル・マトリクス感光セル（２）と、請求項１乃至８のいずれかに記載の少なくとも１つのアナログ−デジタル変換器と、該変換器の出力に接続された照明平均化ユニット（５）と、変換器に接続され、平均化ユニットから制御信号を受けるスケール・アダプタ（４）とを備えた画像センサであって、変換器は、各々が対応するピクセルによって供給される電圧または電流信号をＮ＋Ｍビットに変換するように並列に接続された複数個の第１の変換器および第２の変換器を備えているとともに、平均化ユニットは、該平均化ユニットによって決定された照明の平均に応じて変換器によって供給されたＮ＋Ｍビットの各バイナリ・ワード内から選択されたＫビットのバイナリ・ワードを出力に供給するために、各ピクセルの電圧または電流レベルの変換結果を受けることを特徴とする画像センサ。
【請求項１０】
変換器は各ピクセルの電圧または電流レベルに関する１０ビットのバイナリ・ワードを供給するとともに、スケール・アダプタは前記平均化ユニットによって決定された照明の平均に応じて、１０ビットの各バイナリ・ワードから連続する８ビットを選択することを特徴とする請求項９に記載の画像センサ。
【請求項１１】
請求項１乃至８のいずれかに記載の変換器、特にデジタル化される画像を得るためのピクセル・マトリクス感光セル（２）を備えた画像センサ（１１）を動作させるアナログ−デジタル変換方法であって、
ピクセルの電圧または電流レベルと、ダイナミック・レンジ内で連続する電圧または電流範囲を定める少なくとも１つの電圧または電流しきい値とを比較するステップと、
ピクセルの電圧または電流レベルが位置している電圧または電流範囲に関連するＮビットのバイナリ・ワードを供給し、ダイナミック・レンジ内の連続する電圧または電流範囲は弱く照明されるピクセルから強く照明されるピクセルに及ぶピクセルの照明を決めるために使用されるステップと、
第１の変換器によって供給されるＮビットのバイナリ・ワードの値の関数として、前記電圧または電流範囲内の最低電圧または電流と最高電圧または電流との間で決定された電圧または電流範囲に第２の変換器を構成するステップと、
中程度にまたは強く照明されたピクセルに対応する決定された電圧または電流範囲の場合は電圧または電流ピクセル信号をＭ未満のビット数に変換し、または弱く照明されたピクセルに対応する決定された電圧または電流範囲の場合は電圧または電流ピクセル信号をＭに等しいビット数に変換するステップとからなる、一連のステップを含むことを特徴とする変換方法。
【請求項１２】
第１の変換器は数値が電圧のダイナミック・レンジの４つの電圧範囲の１つを表す２つの上位ビットを含むバイナリ・ワードを供給し、弱く照明されたピクセルに対応する第１の電圧範囲の大きさは中程度、または強く照明されたピクセルに対応する電圧範囲の大きさよりも小さいとともに、第２の変換器の変換適応手段は、ピクセルの電圧レベルが弱く照明されたピクセルに対応する第１の電圧範囲にある場合は、第２の変換器が８ビットでの変換を行い、ピクセルの電圧レベルが中程度に照明されたピクセルに対応する第１の電圧範囲にある場合は、第２の変換器が７ビットでの変換を行い、ピクセルの電圧レベルが強く照明されたピクセルに対応する第３または第４の電圧範囲にある場合は、第２の変換器が６ビットでの変換を行い、第２の変換器によって変換されないそれよりも下位のビットは第１と第２の変換器が１０ビットのバイナリ・ワードを供給するように任意に決められることを特徴とする請求項１１に記載の変換方法。
【請求項１３】
第１と第２の変換器は連続的にアナログ−デジタル変換を行うことで、双方の変換器とダイナミック・レンジの電圧または電流しきい値との比較用に単一の比較器を使用可能であることを特徴とする請求項１１に記載の変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は適応型可変利得アナログ−デジタル変換器に関する。変換器は画像センサの感光セルによって作成された信号を適切にデジタル変換する。感光セルはピクセル・マトリクスから構成されている。
【０００２】
変換器は１つのピクセルの電圧または電流を受ける少なくとも１個の第１Ｎビット変換器と、第１の変換器に接続された少なくとも１個の第２Ｍビット変換器とを備え、第１の変換器と第２の変換器とはピクセルの電圧または電流レベルをＮ＋Ｍビットに変換する。各ピクセルによって生成される信号の電圧または電流レベルはセンサの特定の電圧または電流のダイナミック・レンジ内でピクセルによって取り込まれる光線レベルに依存する。
【０００３】
装置の第１の変換器はピクセルの電圧または電流レベルと、１つ以上の電圧または電流しきい値とを比較するための比較手段を備えている。これらの電圧または電流しきい値はダイナミック・レンジ内の連続する電圧または電流の範囲を制限する。ダイナミック・レンジ内の前記の連続する電圧または電流範囲は弱く照明されるピクセルから強く照明されるピクセルに及ぶピクセルの照明を決めるために使用される。第１の変換器は、数値がピクセルの電圧または電流レベルが位置している電圧または電流範囲に関連するＮビットのバイナリ・ワードを供給する。
【０００４】
可変利得変換は、変換後に各々のピクセルごとに保持されるビット数よりも多いビット数を使用する変換を意味する。このようにして、ピクセルの照明レベルの関数としてデジタル増幅を適用することができる。
【０００５】
本発明は同じく、特にピクセル・マトリクス感光セルと、セルに接続されたアナログ−デジタル変換器と、変換器に接続された照明平均化ユニットと、変換器および平均化ユニットに接続されたスケール・アダプタとを備えた画像センサに関するものである。
【０００６】
本発明はさらに、アナログ−デジタル変換器を動作させるアナログ−デジタル変換方法にも関する。
【背景技術】
【０００７】
画像を取り込むため、感光セルは一般に、例えば取り込まれた光子の数を表す電圧へと変換された各信号を供給するためのピクセル・マトリクスを備えている。光子の数が多いほど、発生す電圧差は大きくなる。デジタル画像は通常は８ビット、すなわち２５６の可能なレベルで量子化される。カラー画像の場合は、各３原色（赤、緑、青）の成分は８ビットでコード化される。
【０００８】
これとの関連で、各ピクセルは光子、特に１００  ０００の電子の井戸を有する光子を取り込むためのフォトダイオードのキャパシタンスのような接合部のキャパシタンスを備えていることも同時に想起する必要がある。定常動作では、このキャパシタンス（フォトダイオード）には例えば０から２Ｖの所定の電圧の逆方向にバイアスされる。
【０００９】
ＣＭＯＳ技術で実装される画像のアクティブ−ピクセル・センサ（ＡＰＳ）の場合、光子はコンデンサを放電させて、電子正孔対を発生させる。電子正孔対はコンデンサの両電極によって収集され、その結果、コンデンサの両端間の電圧差を減少させる。この電圧差が照明によって低下すると、信号の極性が逆転する。すなわち、ピクセルが強く照明されている場合は高圧が存在し、照明が弱い場合は低圧になる。このように、センサ電圧のダイナミック・レンジはコンデンサのバイアス電圧未満となり、例えば１．５Ｖに等しい。
【００１０】
ピクセルによって生成された信号を変換するため、信号は一般に増幅されなければならない。増幅は取り込まれる画像のピクセルの照明レベルに依存する。信号を増幅するための選択肢の１つは例えば、図１ａに図式的に示されているように、アナログ−デジタル変換前に各ピクセル信号を事前増幅することである。画像センサでこれを行うには、例えば取り込まれた照明に対応する変換された電圧Ｖｐｉｘを受けるために、一定数の可変利得増幅器１０１の各々がそれぞれのピクセル（図示せず）の出力に接続される。各々のピクセルごとの可変利得増幅器１０１は増幅率Ａｘで実質的に一定の電圧Ｖｐｉｘを増幅して、増幅された出力電圧信号ＡｘＶｐｉｘを供給する。増幅された信号は次に、標準の８ビットＡＤ変換器１００でデジタルに変換されて、８ビットのバイナリ・ワードＳｎが生成される。
【００１１】
増幅器の増幅率Ａｘは、特に幾つかのピクセルの照明レベルを平均化した後、変換器のダイナミック・レンジに調整される。この平均化は変換器１００と増幅器（単数または複数）１０１との間のフィードバックループ内に接続された照明平均化ユニット１０２によって行われる。増幅率を調整するための制御信号Ｓ＿Ａｘは平均化ユニットによって増幅器に供給される。
【００１２】
増幅率を決定するためには、ピクセルによって取り込まれる画像の平均的照明の最適な状態を得るため、複数のアナログ−デジタル変換を行う必要があり、これは欠点である。各ピクセルの電圧をアナログで増幅することの別の欠点は、特に画像センサの酷使に起因する高い電力消費である。従って、それによって、小型バッテリまたは蓄電池によって給電される腕時計のような携帯製品にこの種類のセンサを使用することが困難である。さらに、ピクセル・マトリクスによって取り込まれる画像を変換する時間を節減するため、同じ半導体構造で複数個の整合アナログ増幅器を並列に接続することが困難である。
【００１３】
ピクセル信号を増幅する別の解決策は、図１ｂに示されているように、画像センサの可変利得アナログ−デジタル変換器を使用して、デジタル増幅を採用することである。この種類のデジタル増幅のためには、各々のピクセルごとに変換された電圧Ｖｐｉｘが先ず、（８＋ｎ）ビットの可変利得ＡＤ変換器を使用してデジタル化される。変換器１１０によって生成されたバイナリ・ワードはスケール・アダプタ１１１に供給される。これは（８＋ｎ）ビットの各バイナリ・ワードから連続する同じ８ビットを取り出し、８ビットのバイナリ信号Ｓｎを供給する役割を果たす。各バイナリ・ワードから取出された８つの連続するビットの選択は、デジタル化される画像を取り込んだピクセル・マトリクスのサブセットの照明の平均に依存する。照明の平均は照明平均化ユニット１１２によって得られる。例えば、照明平均化ユニット１１２は、どのビットがデジタル化される電圧信号Ｖｐｉｘを最も代表するのかを決定するため、変換器１１０からの複数の（８＋ｎ）ビットのバイナリ・ワードの平均を計算する。
【００１４】
したがって、この種類のデジタル増幅によって、ピクセル・マトリクスによって取り込まれる画像の平均照明レベルの決定を遅らせることが可能であり、それによってアナログ増幅の場合のような事前露光制御を回避できる。しかし、この種類の標準的な変換器１１０では、（８＋ｎ）ビットへの変換はピクセルのあらゆる照明環境の下で影響を受けるが、これは欠点となる。特に感光セルのピクセルを強く照明する場合は、感光セルからの画像センサのノイズは強い照明の場合のほうが弱い照明の場合よりも大きいので、このような余剰精度を伴う変換は必ずしも必要ではない。このように、強く照明されるピクセル用の下位ビットを決定する場合、変換器はピクセルのノイズよりも低い電圧または電流レベルを変換することがある。それによってこの動作はランダムであるので余分になり、このことは欠点となる。
【００１５】
これとの関連で、部分的な範囲のアナログ−デジタル変換器を記載している米国特許明細書第４，７３３、２１７号を引用することができる。この変換器はビデオ電圧または電流信号を受けるＮビットである粗変換の第１の変換器と、この第１の変換器に接続されたＭビットである密変換の第２の変換器とを含んでいる。第１の変換器によって供給されるＮビットは、電圧または電流信号が電圧または電流のダイナミック・レンジ内にある電圧または電流範囲を決定する。電圧または電流範囲はしきい値と信号との比較動作の後、第１の変換器内で決定される。Ｎ＋Ｍビットのバイナリ・ワードを供給するため、第１と第２の変換器に接続されている結合素子が第１の変換器からＮビットのＭＳＢを受け、第２の変換器からＭビットのＬＳＢを受ける。
【００１６】
上記の特許のこのような変換器の欠点は、変換されるアナログ信号の電圧または電流レベルの関数として電圧または電流信号の変換を適応させることができないことである。
【特許文献１】米国特許明細書第４，７３３、２１７号
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明の主要な目的は感光セルの各ピクセルの照明レベルに従って適合、もしくは適応できる可変利得アナログ−デジタル変換器を提供することによって、先行技術の欠点を改善することにある。変換器は例えば感光セルによる画像の取り込み中に、不要にノイズを変換しないように適合、または適応される。
【課題を解決するための手段】
【００１８】
上記の目的で、本発明は第２の変換器が第１の変換器によって供給されるＮビットのバイナリ・ワードの値の関数として、最低電圧または電流と最高電圧または電流との間で決定された電圧または電流範囲に対して構成された変換適応手段を備え、該変換適応手段は、強く照明されたピクセルに対応する決定された電圧または電流範囲の場合は電圧または電流ピクセル信号をＭ未満のビット数に変換し、または強く照明されなかったピクセルに対応する決定された電圧または電流範囲の場合は電圧または電流ピクセル信号をＭに等しいビット数に変換するように構成されたことを特徴とする、上記に引用したアナログ−デジタル変換器を備えている。
【００１９】
本発明のアナログ−デジタル変換器の利点の１つは、第２の変換器の適応手段が各々のピクセルごとに供給された有用な信号だけを変換して、感光セルによる画像の取り込み中の不要なノイズの変換を回避することにある。第２の変換器は第１の変換器により生成されるバイナリ・ワードの関数として、余剰精度がない変換を実行するように適合または適応される。各ピクセルの照明エリアを決定するため、第１の変換器によって供給されるこのバイナリ・ワードは各ピクセルの電圧または電流レベルに依存する。それによって特にピクセルによって供給される各電圧または電流信号の変換中の変換器の電力消費が節減される。
【００２０】
強い照明のノイズは弱い照明のノイズより約８倍大きいので、弱く照明されるピクセルは中程度、または強く照明されるピクセルよりも高い解像度で変換されるので好ましい。したがって、異なる大きさの電圧範囲はダイナミック・レンジ内で決められ、その範囲の各々がノイズ差の関数として特定の照明エリアを表している。このように、例えば、弱く照明されるピクセルには強く照明されるピクセルよりも８倍も多くの増幅が行われる。
【００２１】
ＡＰＳ  ＣＭＯＳ画像センサの感光セルによって取り込まれる画像の場合、弱い照明のノイズは１ｍＶに近く、強い照明のノイズは８ｍＶに近い値を有することがある。ノイズ・ビットを含む８ビットの最終出力を防止するため、追加の３ビットに対応して８の係数でデジタル増幅する必要がある。１１ビット（Ｎ＋Ｍ＋１ビット）のこのような線形変換の場合、最下位ビットの解像度はダイナミック・レンジ全体にわたって一定であり、急激にノイズに埋没する。ピクセルが強く照明されたエリアにある場合は、最後の３つの下位ビットはもはや情報を含んでおらず、したがってそれらを処理するポイントが存在しない。
【００２２】
Ｎビットの第１の変換器を非線形化することによって、変換されるビット数を減少させることが可能である。第２の変換器がＭビットまでを線形の態様で（一定の利得で）処理することが判明していれば、弱い照明エリアの大きさが決定されるので、最下位ビットの精度はダイナミック・レンジ全体にわたってＮ＋Ｍ＋１ビットの標準の線形変換器と同等である。これに対して強い照明の場合は、変換される最後のビットは弱い照明の最後のビットよりも感度が１／８低くなる。従って、第２の変換器は、それによっても変換時間を節減し、電力消費を節減するためＭ未満のビット数だけを変換する。
【００２３】
したがって、弱い照明の変換利得と強い照明の変換利得との間には追加の２の係数が必要である。その結果、強い照明のエリアは弱い照明のエリアよりも２倍大きい。中間的な状態には、弱い照明のエリアよりもやや大きいエリアが適当である。
【００２４】
本発明は請求項９に記載の特徴を有する画像センサをも提供する。
【００２５】
本発明によるこの種類の画像センサの利点は、緩やかに、かつ良好に最適化された構造で並列に配置された複数個の第１、第２の変換器を有する変換器によって、変換時間を短縮することによって電力消費を大幅に節減できることである。しかし、集積回路を製造するための現在のＣＭＯＳ技術は、数十個の第１、第２の変換器を並列に接続することによって１０ビット以上の適正サイズの変換器を製造することはできない。したがって、弱く照明されたピクセルの場合、センサの電圧のダイナミック・レンジ全体にわたって標準の１１ビット線形変換器に対応する変換精度で、第２の変換器が第１の電圧範囲で密変換を行う必要がある。
【００２６】
本発明はさらに、請求項１１に記載の特徴を有するアナログ−デジタル変換方法を提供する。
【００２７】
アナログ−デジタル変換器、画像センサ、および装置の動作方法の目的、利点、および特徴は図面を参照した本発明の以下の説明によってさらに明確になる。
【発明を実施するための最良の形態】
【００２８】
以下の説明で、この分野の当業者によく知られている可変利得アナログ−デジタル変換器の電子部品および変換ステップは詳細には説明しない。
【００２９】
図２では、特にＡＰＳ型の画像取り込みシステム１０が本発明による可変利得アナログ−デジタル変換器１を含んでいる。このシステムは基本的に画像１２を取り込むためのピクセル・マトリクスを有する感光セル２を含む画像センサ１１と、センサのピクセルによって供給される信号をアナログ−デジタル変換する装置１と、照明平均化ユニット５と、スケール・アダプタ４と、デジタル化された画像を記憶する手段６と、マイクロプロセッサ・ユニット７と、取り込まれた画像の表示装置８とを備えている。ＡＰＳビデオ・グラフィック配列（ＶＧＡ）画像センサのピクセル・マトリクスは例えば、約１．５Ｖのダイナミック・レンジにわたって動作する６４０×４８０のピクセルを含んでいる。
【００３０】
本発明の対象である変換器１はセル２のピクセルによって生成される電圧信号の変換に関する１０ビットのバイナリ・ワードを供給する。これらのバイナリ・ワードは、逐次的な、または並行した変換動作の後、変換器１の対応するレジスタ（図示せず）に記憶される。次に、バイナリ・ワードに対する照明平均を決定するため、照明平均化ユニット５が例えば変換器のレジスタから一定数の１０ビット・バイナリ・ワードを受ける。
【００３１】
スケール・アダプタ４は照明平均化ユニット５によって行われる平均化の結果の関数である制御信号を平均化ユニット５から受ける。このように、平均化ユニット５によって構成されたアダプタは、取り込まれた画像の平均照明レベルの関数として、アナログ−デジタル変換器１によって生成された１０ビットの各バイナリ・ワードから８つの連続する上位ビットを選択する。感光セル２のピクセルによって取り込まれる強く照明された画像の場合、各バイナリ・ワードの上から８つの上位ビットだけが保持され、一方、弱く照明された画像の場合は、下から８つの下位ビットだけが保持される。
【００３２】
その後、８ビットでデジタル化された全ての電圧または電流ピクセル信号は、マイクロプロセッサ・ユニット７の制御下で不揮発性ＥＥＰＲＯＭのようなメモリ手段６に記憶される。この分野では知られている態様で、マイクロプロセッサ・ユニット７は、特定のフォーマットに基づいてピクセル・マトリクスの全てのバイトをメモリ手段６に記憶する特殊な計算を行う。このフォーマットは例えば、ジョイント・フォトグラフィック・エクスパート・グループ（ＪＰＥＧ）のフォーマットでよい。このようにして記憶された画像は、カラーＬＣＤスクリーンでよい表示装置８で観ることができる。
【００３３】
特にセンサの感光セルによって発生されるノイズはセンサの電圧ダイナミック・レンジ全体にわたって一定ではないので、アナログ−デジタル変換器は弱く照明されるピクセルと強く照明されるピクセルとのノイズ差を考慮に入れて構成されなければならない。図３はピクセルの照明レベルの関数として、センサの電圧ダイナミック・レンジ内で各ピクセルによって発生された電圧レベルに応じたノイズの変化を示したグラフである。ＣＭＯＳ技術で実装されるＡＰＳ  ＶＧＡ画像センサの場合、ダイナミック・レンジの下限電圧に近い弱い照明のノイズは約１ｍＶの値を有し、一方、ダイナミック・レンジの上限電圧に近い強い照明のノイズは約８ｍＶの値を有することに留意されたい。このことによって、変換器は適応デジタル増幅を施すことによって、弱く照明されたピクセルを強く照明されたピクセルよりも高解像度で変換できなければならない。したがって、弱く照明されたピクセルの変換器の増幅は、弱く照明されたピクセルのエリアでは強く照明されたエリアの８倍大きくなければならない。
【００３４】
本発明の対象である可変利得アナログ−デジタル変換器が図４に概略的に示されている。この装置は基本的に、ピクセルによって供給される電圧信号Ｖｐｉｘを変換するための少なくとも１つの非線形粗変換の第１の変換器２１と、少なくとも１つの密変換である第２の変換器２２とを備えている。第１の変換器２１は例えばより上位の２ビットのようなＮの上位ビットを有するバイナリ・ワードを供給し、第２の変換器２２は例えばより下位の８ビットのようなＭの下位ビットを有するバイナリ・ワードを供給する。このようにして、変換器は各ピクセルから変換された電圧信号Ｖｐｉｘに対応するＮ＋Ｍビット、例えば１０ビットのバイナリ・ワードを供給する。
【００３５】
第１の変換段階では、第１の変換器２１は各ピクセルの変換された電圧Ｖｐｉｘを受ける。この第１の変換器２１の機能は、画像センサの電圧ダイナミック・レンジ内の１つの電圧範囲にピクセルの電圧レベルを置くことである。従ってそのダイナミック・レンジは、電圧ダイナミック・レンジの下限電圧Ｖ０と上限電圧Ｖ４との間の電圧しきい値Ｖ１からＶ３によって定められる連続する複数の電圧範囲に区分される。この実施形態で３つの電圧しきい値があるとすると、４つの電圧範囲の各々が弱く照明されたエリアから強く照明されたエリアに及ぶ、各ピクセルの特定の照明エリアを決める。
【００３６】
第１の変換器は各ピクセルの電圧範囲を決定するため、マルチプレクサ２４によって連続的に供給された電圧しきい値Ｖ１からＶ３を有するピクセル電圧レベルと、上限基準電圧Ｖｓｕｐとを比較するための比較手段（図示せず）を備えている。そのために、入力にて３つの電圧しきい値Ｖ１からＶ３、ならびにダイナミック・レンジの上限の電圧Ｖ４を受けるマルチプレクサ２４は、２ビット制御信号Ｓ＿ＨＬによって制御される。この制御信号は、後に図８を参照して説明されるように、００に等しい最初のバイナリ値から１１に等しい４番目のバイナリ値まで増分できる。制御信号Ｓ＿ＨＬの最初の値で、電圧Ｖｐｉｘは第１の電圧しきい値Ｖ１と比較される。電圧Ｖｐｉｘが第１の電圧しきい値Ｖ１以上である場合は、制御信号は電圧Ｖｐｉｘを第２の電圧しきい値Ｖ２と比較するために１つの単位だけ増分される。電圧Ｖｐｉｘが第２の電圧しきい値Ｖ２以上である場合は、制御信号は電圧Ｖｐｉｘがダイナミック・レンジに対して適正な位置にくるまで再び１単位、または２単位だけ増分される。
【００３７】
勿論、上記の制御信号Ｓ＿ＨＬは一例として示されたものに過ぎず、電圧Ｖｐｉｘが比較される電圧しきい値の１つを選択するために異なる構成にしてもよい。
【００３８】
電圧Ｖｐｉｘが照明エリアに１つに印加されると、第１の変換器によって供給された２つの上位ビットを有するバイナリ・ワードが制御信号Ｓ＿ＨＬの値によって決まる。この２ビットのバイナリ・ワードによって、第２の変換器２２がＶｐｉｘを含む選択された電圧範囲内で動作するようになる。
【００３９】
第２の変換器２２は入力としてダイナミック・レンジの下限電圧Ｖ０と３つの電圧しきい値Ｖ１からＶ３とを受ける、下限電圧Ｖｉｎｆを有するマルチプレクサ２３を含んでいる。このマルチプレクサは同じ制御信号Ｓ＿ＨＬの値によって制御され、出力に下限電圧Ｖｉｎｆを供給する。このように、第２の変換器は、制御信号Ｓ＿ＨＬの値に関する第１の変換器からのバイナリ・ワードの関数として、マルチプレクサ２４によって供給される上限電圧と、マルチプレクサ２３によって供給される下限電圧との間で動作するように構成されている。第２の変換器の変換適応手段によって第２の変換器は、選択された電圧範囲の上記の上限と下限の電圧の関数として、ピクセルの電圧信号をＭ未満、またはＭに等しい数に変換することができる。第２の変換器２２が８つの下位ビットを有するバイナリ・ワードを供給すると、適応手段によって第２の変換器は、弱い照明の第１のエリアでは８ビットでの変換が可能になり、中程度の照明の第２のエリアでは７ビットでの変換を、また強い照明の第３および第４のエリアでは６ビットでの変換が可能になる。変換器１が１０ビットのバイナリ・ワードを供給するために、第２の変換器によって変換されないビットは任意に規定される。
【００４０】
第２の変換器は中程度や強い照明のエリアより弱い照明のエリアのほうがより高い解像度を利用する必要があるので、電圧範囲の大きさが変化する。電圧範囲の大きさのこのような変化は、変換利得を修正するために利用される。２つのエリア間のノイズ差を考慮に入れるため、この大きさは強い照明のエリアよりも弱い照明のエリアのほうが小さい。
【００４１】
図７ａに示されるように、弱い照明のピクセルの第１の照明エリア・ゾーン１に対応するダイナミック・レンジの第１の電圧範囲の大きさは０．２Ｖに近い。中程度の照明のピクセルの第２の照明エリア・ゾーン２に対応する第２の電圧範囲の大きさは約０．３Ｖである。最後に、強い照明のピクセルの第３と第４の照明エリア・ゾーン３とゾーン４に対応する第３と第４の各電圧範囲の大きさは０．５Ｖである。各照明エリアは第１の変換器によって供給される異なるバイナリ・ワードに対応している。
【００４２】
電圧範囲のこの主題に関しては、変換ビット当たりの変換利得、または感度は下記の公式によって定義できる。
利得：Ａconv＝（２n）／△Ｖzone
感度：Ｓconv＝△Ｖzone／（２n）［ｍＶ］
ただし、△Ｖzoneは対応する電圧範囲の大きさであり、ｎは第２の変換器の変換ビット数である。第１の電圧範囲での変換の場合は、第２の変換器が８ビットで変換を行うので、変換ビット当たりの感度は０．８ｍＶに近い。この第１の電圧範囲の大きさが適切であることによって、変換の精度はダイナミック・レンジ全体にわたって動作する１１ビットの線形変換器の精度と同等であると見なしてもよい。第２の電圧範囲での変換の場合、第２の変換器が僅か７ビットで変換を行うので、変換ビット当たりの感度は２ｍＶよりもやや高い。最後に、第３と第４の電圧範囲での変換の場合は、第２の変換器が僅か６ビットで変換を行うので、変換ビット当たりの感度は７．８ｍＶに近い。
【００４３】
したがって電圧範囲のこのような大きさで、弱い照明のピクセルの電圧信号には強い照明のピクセルの信号と比較して８倍大きく増幅することが可能である。その結果、可変利得アナログ−デジタル変換器は不要にノイズを変換することを避け、かつ最小限の工程で変換を行うように構成されている。
【００４４】
図７ｂは各ピクセルのバイナリワード用の１０ビット・レジスタをゾーン１、ゾーン２、ゾーン３、またはゾーン４で示している。より上位の２ビットＭＢＳは特定の電圧範囲に各ピクセルを置くために第１の変換器によって計算され、より下位の８ビットＬＳＢは第２の変換器によって規定される。ゾーン１では、第２の変換器は弱く照明されたピクセルの電圧信号を８ビットで変換する。ゾーン２では、第２の変換器はノイズに埋没し、従っていかなる情報をも表さない最下位ビットを変換せずに、中程度に照明されたピクセルの電圧信号を僅か７ビットで変換する。ゾーン３、４では、第２の変換器はノイズのみに対応する最も低い下位の２ビットを変換せずに、強く照明されたピクセルの電圧信号を僅か６ビットで変換する。
【００４５】
図５は第１と第２の変換器を結合した可変利得アナログ−デジタル変換器の構成部品をより詳細に示している。変換方法に関して図８を参照して後に説明するように、第１の変換器は第１段階とそれに続いて、ピクセル電圧Ｖｐｉｘを電圧範囲の１つに置かなければならない。そのために、出力１に電圧信号Ｖｐｉｘを供給するため、デマルチプレクサ３１が制御信号Ｓ＿ｉｎによって制御される。この制御信号Ｓ＿ｉｎは制御信号発生器３７によって生成される。マルチプレクサ３２は入力１で電圧Ｖｐｉｘを受ける。このマルチプレクサ３２は、制御信号発生器３７によって生成された制御信号Ｓ＿ｃｏｍｐの状態の関数として、比較手段を表す単一の比較器３３の正の入力に電圧Ｖｐｉｘを接続する。
【００４６】
この第１の段階で、電圧Ｖｐｉｘは上限電圧マルチプレクサ２４によって供給されたしきい値電圧Ｖ１からＶ３の１つと比較されなければならない。前述の制御信号Ｓ＿ＨＬによって選択された電圧しきい値は、選択された電圧しきい値を出力１に供給するために制御信号Ｓ＿ｉｎによっても制御されるデマルチプレクサ３４を通る。最初に、比較器３３の負の入力に接続される第１の電圧しきい値が選択される。電圧Ｖｐｉｘがこの第１の電圧しきい値よりも大きい場合は、比較器の出力信号Ｃｏｍｐ＿ｒｅｓは信号発生器３７に対して制御信号Ｓ＿ＨＬを１単位だけ増分するように指令する。電圧Ｖｐｉｘと特定の電圧しきい値とのこのような比較は、電圧Ｖｐｉｘをダイナミック・レンジ内の１つの電圧範囲内に置くことができるまで継続される。比較ステップの終了時に、制御信号Ｓ＿ＨＬがバイナリ値００であれば、電圧Ｖｐｉｘは第１の電圧範囲内にある。制御信号Ｓ＿ＨＬがバイナリ値０１であれば、電圧Ｖｐｉｘは第２の電圧範囲内にある。制御信号Ｓ＿ＨＬがバイナリ値１０であれば、電圧Ｖｐｉｘは第３の電圧範囲内にある。最後に、制御信号Ｓ＿ＨＬがバイナリ値１１であれば、電圧Ｖｐｉｘは第４の電圧範囲内にある。
【００４７】
最上位の２ビットＭＳＢが決定された後、第２の変換器が決定された電圧範囲の関数として密変換を行うことになる。そのため、第２の変換器は、決定された電圧範囲に適した変換適応手段と、鎖線の枠内に示されている切り換えコンデンサ配列３６とを含むスイッチ回路３５を含んでいる。
【００４８】
変換動作の目的のため、また決定された電圧範囲に基づいて、スイッチ回路３５は特にマルチプレクサ２４によって供給された上限電圧Ｖｓｕｐと、マルチプレクサ２３によって供給された下限電圧Ｖｉｎｆとを受ける。図６を参照して後により詳細に説明するスイッチ回路は、ピクセル電圧Ｖｐｉｘのレベルの関数として２の累乗で重み付けされた値を有する８個のコンデンサの下限電圧Ｖｉｎｆまたは上限電圧Ｖｐｉｘへの連続的な接続を制御する。
【００４９】
切り換えコンデンサ配列３６の端子Ｖｃａｐは全てのコンデンサ配列に共通である。この端子Ｖｃａｐは、制御信号Ｓ＿ｃｏｍｐがマルチプレクサ３２の入力０を選択すると、比較器３３の正の端子に接続される。このようにして、第１の変換器の比較器３３は第２の変換器の変換動作に再度有利に利用できる。
【００５０】
密変換は、制御信号Ｓ＿ｉｎが出力０を選択した場合に、端子Ｖｃａｐが最初にマルチプレクサ２４によって供給された上限電圧の接続される充電段階で開始される。この制御信号Ｓ＿ｉｎによって、デマルチプレクサ３１はそｎ出力０にピクセル電圧Ｖｐｉｘを供給するようになる。コンデンサ配列の充電段階中、このピクセル電圧Ｖｐｉｘはスイッチ回路３５の入力で電圧Ｖｓｕｐと置き換えられる。
【００５１】
この充電ステップの後、端子Ｖｃａｐは浮動状態にあり、デマルチプレクサ３４が出力１にスイッチングされた場合にピクセル電圧Ｖｐｉｘに等価な電圧によってオフセットされる。このようにして、制御信号発生器３７によって供給される８ビット選択信号ｂｉｔ＿ｓｅｌを使用して、第２の変換器によって密変換を実行することができる。アレイ３６のコンデンサは、コンパレータ３３の出力信号Ｃｏｍｐ＿ｒｅｓの関数として、下限電圧Ｖｉｎｆに、次いで上限電圧Ｖｓｕｐに接続される。スイッチド・コンデンサのアレイを使用したこの変換操作は当技術分野においてよく知られているように、この第２の変換器を構成する構成要素は概括のみ説明する。
【００５２】
図６は第２の変換器の主要な構成要素をより詳細に示す。スイッチング回路３５は、鎖線フレーム内に示されるマルチプレクサ４１のグループを制御するためのスイッチング論理４２を備える。マルチプレクサ４１のグループの各マルチプレクサの出力はスイッチド・アレイ３６の８つのコンデンサの１つに接続される。各コンデンサの値は第２の変換器によって決定されるバイナリ・ワードの各変換ビットの位置に、すなわち２のべきに依存する。このため、コンデンサの値は最下位ビットの値Ｃから最上位ビットの値１２８Ｃに決められている。１つの端子がＶｃａｐの浮動ノードに接続され、他方の端子が任意の固定電位、たとえばＶｓｕｐに接続された補助コンデンサＣを第２の変換器に設けなければならない。
【００５３】
マルチプレクサの入力１は、決定されている電圧範囲の上限電圧Ｖｓｕｐに接続され、入力０は下限電圧Ｖｉｎｆに接続されている。８ビット選択信号ｂｉｔ＿ｓｅｌとコンパレータの出力信号Ｃｏｍｐ＿ｒｅｓを受け取るこのスイッチング論理では、それぞれマルチプレクサ４１のグループの対応するマルチプレクサを連続的に命令するスイッチング信号Ｓ１〜Ｓ８が決定される。このスイッチング論理３５は、比較信号Ｃｏｍｐ＿ｒｅｓの関数として、回路コンデンサを下限電圧Ｖｉｎｆに、次いでそれを上限電圧Ｖｓｕｐに再接続する連続的にスイッチングする。この操作は最高容量から開始し、最低容量で終了する。
【００５４】
決定されている電圧範囲に応じて、スイッチング論理をもつスイッチング回路は弱い照明の場合は８ビット、中間照明の場合は７ビット、または強い照明の場合は６ビットの変換操作を実行するように構成されている。第２の変換の終了時、スイッチング信号Ｓ１〜Ｓ８の状態を使用して、８つの下位ビットとして装置のレジスタに配置された８ビット・バイナリ・ワードＬＳＢ＿ｏｕｔを供給する。もちろん、決定されている照明領域に応じて、このバイナリ・ワードの最後のビットまたは複数のビットが任意に定義される。
【００５５】
アナログ・デジタル変換方法のステップを図８を参照しながら以下で説明する。以下の表は、それぞれのマルチプレクサに印加される図５に表された制御信号の方法の様々なステップ中の状態を示す。
【００５６】
【表１】
2004364307.tif 000003
【００５７】
アナログ・デジタル変換方法の第１のステップ５０は、ピクセルがその照明に関係する電圧をアナログ・デジタル変換装置に供給する事前充電段階に関する。変換装置がピクセル電圧の安定値を受け取るとすぐに、第１の変換器は粗変換を実行するために始動する。
【００５８】
ステップ５１で、ピクセル電圧Ｖｐｉｘは第１の電圧しきい値Ｖ１と比較される。この電圧Ｖｐｉｘがしきい値Ｖ１を下回る場合、ピクセルは弱く点灯し、ステップ５２で、その上部２つのより多くの最上位ビットＭＳＢが値００を有するバイナリ・ワードによってダイナミック・レンジの第１の電圧範囲が選択される。他方、この電圧Ｖｐｉｘがしきい値Ｖ１を上回る場合、信号Ｓ＿ＨＬが１単位だけ増分され、ステップ５３で電圧Ｖｐｉｘを第２の電圧しきい値Ｖ２と比較する。電圧Ｖｐｉｘがしきい値Ｖ２を下回る場合、ステップ５４で、その上部２つのより多くの最上位ビットＭＳＢが値０１を有するダイナミック・レンジの第２の電圧範囲が選択される。他方、この電圧ＶｐｉｘがＶ２を上回る場合、信号Ｓ＿ＨＬが１単位だけ増分され、ステップ５５で電圧Ｖｐｉｘを第３の電圧しきい値Ｖ２と比較する。電圧Ｖｐｉｘがしきい値Ｖ３を下回る場合、ステップ５６で、２つの上位ビットＭＳＢが値１０を有するダイナミック・レンジの第３の電圧範囲が選択される。他方、この電圧Ｖｐｉｘが第３のしきい値Ｖ２を上回る場合、ピクセルは最も強く照明される領域にある。したがって、信号Ｓ＿ＨＬは１単位だけ増分され、ステップ５７で、２つの上位ビットＭＳＢが値１１を有するバイナリ・ワードによってダイナミック・レンジの第４の電圧範囲が選択されるようになる。
【００５９】
第１の変換器によって供給される２ビットのバイナリ・ワードに関して、第２の変換器が雑音を変換し始める前に第２の変換器を停止するように、最小数ｎminが決められている。
【００６０】
密変換ステップを開始する前に、電圧Ｖｐｉｘをサンプリングするために、スイッチド・コンデンサのアレイのコンデンサを充電する段階がステップ５８で実行される。上記の表に見られるように、この充電段階中、ステップ５８で、信号Ｓ＿ｉｎとＳ＿ｃｏｍｐは０にある。これは、Ｖｃａｐのコンデンサの共通端子が、決定されている電圧範囲の上限電圧を受け取り、スイッチング回路とコンパレータの負端子が上限電圧の代わりにピクセル電圧を受け取ることを意味する。次いで、コンデンサのアレイは電圧Ｖｓｕｐ−Ｖｐｉｘに充電される。
【００６１】
コンデンサのこの共通端子を充電した後、制御信号Ｓ＿ｉｎは１になり、これはこの共通端子を浮動状態にする。スイッチング回路は再び、決定されている電圧範囲の上限電圧Ｖｓｕｐを受け取る。これはコンデンサの共通端子の電圧を電圧Ｖｓｕｐだけ上昇させ、その結果Ｖｃａｐ＝（２Ｖｓｕｐ−Ｖｐｉｘ）になる。
【００６２】
第２の変換器によって実施される密変換のために、変換ビットの数ｎはステップ５９で８に固定される。ステップ６０で、スイッチング回路で、ビット数８を表すコンデンサ（１２８Ｃ）のマルチプレクサが電圧Ｖｓｕｐから電圧Ｖｉｎｆにスイッチングされる。この電圧Ｖｃａｐが電圧Ｖｓｕｐより下に低下したかどうかを判定するために、Ｖｃａｐはステップ６１でテストされる。そうであれば、ビット数８を表すコンデンサのマルチプレクサはステップ６２で電圧Ｖｉｎｆから電圧Ｖｓｕｐにスイッチングされ、その後ステップ６３で変換テストの終了を実行する。他方、ステップ６１で、電圧Ｖｃａｐが電圧Ｖｓｕｐよりも高い場合、マルチプレクサは状態を変更しない。数ｎが最小数ｎminに等しいかそれよりも小さい場合、密変換が終了する。他の場合、数ｎは１単位だけ減分され、ビット数７を表すコンデンサ（６４Ｃ）の接続に対してステップ６０〜６３が実行される。ｎが最小数ｎminに等しいかそれよりも小さくなるまで、他のコンデンサを電圧Ｖｉｎｆまたは電圧Ｖｓｕｐに接続するためにステップ６０〜６４がすべて連続的に実行される。
【００６３】
変換方法の終了時、第２の変換器は、決定されているピクセル電圧範囲の関数として６〜８の変換を実行した後に８つの下位ビットをもつバイナリ・ワードを供給する。第２の変換器によって変換されない最下位ビットまたは下位ビットは任意に固定される。このアナログ・デジタル変換方法では、ピクセルの照明とは無関係に、コンパレータによって実施される比較の数、すなわち粗変換と密変換の合計が常に同じであることに留意されたい。アナログ・デジタル変換装置を使用する方法のおかげで、ピクセルの照明の任意の領域に対して９回の比較が実施される。したがって、変換装置は弱い照明で十分な精度が得られると同時に、中度または強度の照明で雑音を不必要に変換することを回避することができる。
【００６４】
以上、行った説明に基づいて、特許請求の範囲によって規定される本発明の範囲から逸脱しない、アナログ・デジタル変換装置および方法の多数の変形形態を当業者なら想定することができよう。１０ビットのバイナリ・ワードを供給する装置の場合、第１の変換器は、たとえば１ビット、３ビットまたは４ビットのバイナリ・ワードを供給することができ、一方、第２の変換器は９ビット、７ビットまたは６ビットのバイナリ・ワードを供給するようにすることができる。照明領域の数はもちろん第１の変換器によって供給されるビットの数に依存する。単一のコンパレータの代わりに、比較手段は、各電圧しきい値をピクセル電圧と同時に比較するために並列の複数のコンパレータを備えることができる。
【図面の簡単な説明】
【００６５】
【図１】可変利得アナログ増幅を使用した従来技術の画像センサの各ピクセルによって供給される電圧のアナログ・デジタル変換の一部を概略的に示す既に挙げた図（ａ）と変換段階後のデジタル増幅を使用した従来技術の画像センサのアナログ・デジタル変換の一部を概略的に示す既に挙げた図（ｂ）である。
【図２】本発明による適合可変利得アナログ・デジタル変換装置を備える腕時計などの携帯物体に取り付けるように適合された撮像システムを概略的に示す図である。
【図３】画像センサのダイナミック・レンジの電位に応じたｒｍｓ雑音電圧のグラフである。
【図４】その第１、第２の変換器をもつ本発明によるアナログ・デジタル変換装置を概略的に示す図である。
【図５】第１、第２の変換器用の結合された構成要素をもつアナログ・デジタル変換装置をより詳細に示す図である。
【図６】２のべきまで加重されたスイッチド・コンデンサのアレイを備える第２の変換器の一部分、およびスイッチング回路を示す図である。
【図７】電圧ダイナミック・レンジの電圧しきい値に応じた照明領域を画定する第１の変換器の伝達関数のグラフ（ａ）と、第１、第２の変換器によって変換後に得られた各１０ビット・バイナリ・ワードのレジスタの概略図（ｂ）である。
【図８】本発明による変換装置でのアナログ・デジタル変換法本発明（アルゴリズム）のステップを示す図である。
【符号の説明】
【００６６】
１  可変利得アナログ−デジタル変換器、２１  ２ビット粗ＡＤ変換器、２２  ６〜８ビット密ＡＤ変換器、２３、２４  マルチプレクサ
【図１】
2004364307.tif 000004
【図２】
2004364307.tif 000005
【図３】
2004364307.tif 000006
【図４】
2004364307.tif 000007
【図５】
2004364307.tif 000008
【図６】
2004364307.tif 000009
【図７】
2004364307.tif 000010
【図８】
2004364307.tif 000011