(57)【要約】【課題】  ガラス基板を用いて形成する光電変換素子において、回路基板への実装するときの固着強度が向上する素子構造及びその作製技術を提供することを目的とする。【解決手段】  ガラス基板に形成された表面実装型の光電変換素子の下面電極構造に関するものであり、当該下面電極は光電変換素子の受光面と反対側の面に形成され、その出力を取り出す電極である。本発明において、半導体層と接する下面電極の内層部は、該半導体層とオーム接触を示す第１の金属材料又は酸化物系導電材料から成り、外部回路と接続する外層部が半田と合金形成が可能な第２の金属材料で形成されている積層構造を有している。【選択図】  図１
2004172603.tif 000002
【特許請求の範囲】
【請求項１】
ガラス基板に形成された下面電極構造を有する表面実装型の光電変換素子において、前記光電変換素子の下面電極は、半導体層と接触する内層部が前記半導体層とオーム接触を示す第１の金属材料から成り、外層部が半田と合金形成が可能な第２の金属材料で形成されている積層構造を有することを特徴とする光電変換素子。
【請求項２】
ガラス基板に形成された下面電極構造を有する表面実装型の光電変換素子において、前記光電変換素子の下面電極は、半導体層と接触する内層部が酸化物系導電材料から成り、外層部が半田と合金形成が可能な金属材料で形成されている積層構造を有することを特徴とする光電変換素子。
【請求項３】
ガラス基板上に形成された下面電極構造を有する表面実装型の光電変換素子において、前記光電変換素子の下面電極は、半導体層とオーム接触を示し、かつ半田と合金形成が可能な金属材料の単層構造で形成されていることを特徴とする光電変換素子。
【請求項４】
請求項1において、前記下面電極の内層部と外層部との間に、前記第１の金属材料と、前記第２の金属材料との合金層が形成されていることを特徴とする光電変換素子。
【請求項５】
請求項１又は請求項２において、前記下面電極の内層部と外層部との間に、Al又はAlを50%以上含む合金層が形成されていることを特徴とする光電変換素子。
【請求項６】
請求項１において、前記下面電極の内層部が、Al、Ti、Cr、Ni、Mo、Pd、Ta、W、Pt、Auから選ばれた一元素、又は該元素を50%以上含む合金材料で形成されていることを特徴とする光電変換素子。
【請求項７】
請求項１又は請求項２において、前記下面電極の外層部がNi、Cu、Zn、Pd、Ag、Sn、Pt、Auから選ばれた一元素、又は該元素を50%以上含む合金材料で形成されており、その膜厚が0.1μm〜50μmの範囲であることを特徴とする光電変換素子。
【請求項８】
請求項２において、前記下面電極の内層部がITO、SnO2、ZnOから選ばれた一種又は複数種の酸化物系導電材料で形成されていることを特徴とする光電変換素子。
【請求項９】
請求項３において、前記下面電極の電極材料がNi、Pd、Pt、Auから選ばれた一元素、又は該元素を50%以上含む合金材料で形成されており、その膜厚が0.1μm〜50μmの範囲であることを特徴とする光電変換素子。
【請求項１０】
ガラス基板に形成された表面実装型の光電変換素子において、前記光電変換素子の半導体層と接触する電極層が、前記ガラス基板の端面まで連続して形成されていることを特徴とする光電変換素子。
【請求項１１】
ガラス基板上に形成された表面実装型の光電変換素子において、前記ガラス基板を一素子幅で短冊状に切断する工程と、該短冊状基板を回転機構の付加されたスパッタリング装置の円柱状アノードに固定し、回転を行いながらガラス端面に成膜を行う工程とを含むことを特徴とする光電変換素子の作製方法。
【請求項１２】
請求項１１において、ガラス基板を短冊状に切断する際に、該ガラス基板裏面に接着剤を介してフィルムを貼り付けて分断する工程と、そのフィルムから前記ガラス基板を取り去ることなくスパッタリング装置の円柱状アノードに固定し、回転を行いながら前記ガラス基板の端面に成膜を行う工程とを含むことを特徴とする光電変換素子の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ガラス基板を基材とする光電変換素子に関し、特に表面実装用にチップ化した構造において、半田を介した素子の実装強度向上、デバイス特性の改善、及び作製方法に関するものである。
【背景技術】
【０００２】
一般的に電磁波の検知用途に用いられる光電変換素子は数多く知られており、紫外線から赤外線にかけて感度を有するものは総括して光センサと呼ばれている。その中でも波長400nm〜700nmの可視光線領域に感度を持つものは特に可視光センサと呼ばれ、人間の生活環境に応じて照度調整やON/OFF制御などが必要な機器類に数多く用いられている。この可視光センサの受光部に用いられる材質は多々あるが、光に対する感度が高く、安定供給材料である単結晶シリコンや非晶質シリコンなどのシリコン半導体が一般的に用いられている。
【０００３】
単結晶シリコンを受光面に用いた光電変換素子では、太陽光下で単位面積あたりに発生する電流値が大きく、かつ同材料を用いて増幅回路を一体化できるなど優れた利点がある。ただし、単結晶シリコンは可視光領域にも十分な光感度を有するが、その感度ピークは赤外線領域に存在する。そのため、人間の視感度に合わせた用途に応用するには、赤外線を除去する光学フィルタが用いられている。また、表面実装用にチップ化するには、樹脂モールドによるパッケージ化やリードフレームによる取り出し電極の形成が不可欠となっており、コストアップの一要因となっている。
【０００４】
一方、非晶質シリコンを用いた光電変換素子は、太陽光下で単位面積あたりに発生する電流値は比較的小さいが、光感度のピークは可視光領域にあり、人間の視感度に近い光感度特性を持つ。また、赤外線にはほとんど感度がないため、光学フィルタを用いる必要がなく、可視光線を効率良く検知することが可能である。更に非晶質シリコン半導体は、既に太陽電池や薄膜トランジスタに用いられているように薄膜での使用が可能であり、かつ基材にガラス基板を代表とする安価な絶縁基板が用いることができる。ガラス基板のような硬質材料は、それ自身の機械的強度により、素子単体の基材として用いることが可能であり、製造工程のコストが安く、単結晶材料に替わる材料として注目されている。
【０００５】
基板材料にガラス基板を用いた非晶質シリコン可視光センサの構造を図６を用いて説明する。基板材料には透光性のあるガラス基板601が用いられ、基板側が受光面609となっている。基板側から順にITO等の透明導電膜602がスパッタリング法にて、p型層603、i型層604、n型層605の各導電性を有する非晶質シリコン膜がプラズマCVD法にて積層されている。ここで、p型、n型の導電層は、より導電率を向上させるために微結晶化膜を用いる場合もある。n型シリコン層上には、Ni等の金属や導電樹脂等の負極となる導電層606が気相法やスクリーン印刷法で形成される。一方、正極の取り出しはコンタクトホールを形成した後、導電樹脂のスクリーン印刷で透明導電膜及びp型シリコン層との接合を行う。これらは一次電極と呼ばれる。一次電極の上部には層間絶縁膜としての封止樹脂607をスクリーン印刷で形成する。次に封止樹脂のコンタクトホールを介して二次電極608を一次電極と接合する。この二次電極には半田濡れ性の良好なCuやAgなどの金属-樹脂ペーストが用いられ、スクリーン印刷で形成される。最後にガラス基板をチップ状に分断し、個々の素子が形成される。
【０００６】
この様に作製された光電変換素子は、他の表面実装デバイスと同様な取り扱いで回路基板に実装される。実装方法は、図７（Ａ）に示すように素子701を回路基板704の金属ランド703上にクリーム半田702を塗布し、リフロー装置にて半田を溶融固化し、素子を固定化するのが一般的である。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、ガラス基板を基材に用いて表面実装用途にチップ化する場合には様々な不都合が生じる。ガラス基板を用いた製造工程は、マザーガラスからの多面取りが通常であり、最終工程において個々の素子に分断している。そのため、分断工程前に取り出し電極、すなわち二次電極の形成工程があり、取り出し電極はチップ直方体の一面にしか形成できない。このため、取り出し電極は図６のように受光面609の逆側のみに位置し、代表的な表面実装デバイスとして図７（Ｂ）に示すセラミックコンデンサ705やチップ抵抗等に見られる側面電極706と異なった電極形状を有する。
【０００８】
この電極構造は表面実装デバイスに多く見られる側面電極構造に対して、下面電極構造と呼ばれる。この下面電極構造デバイスは、回路基板上で素子の実装面積が最小限に抑えられるため、集積密度を高くできる利点がある。一方で、回路基板と素子が半田を介して面でのみ固定されており、その面積が小さいことから、側面電極構造に比較して実装強度が弱い問題点がある。
【０００９】
特に回路基板を多面取りで作製する場合などは、その分断時に基板に曲げ、ひねり等の応力がかかることがある。これにより、図８（Ａ）に示すように機械的強度の弱い金属-樹脂ペーストで構成されている二次電極と半田803との界面が破断804し、素子801が回路基板802と電気的に絶縁状態となる不良が発生する。また、更に大きな応力がかかった場合には、回路基板から素子が外れることもある。下面電極の場合、前者の様な半破壊的な不良が起きた場合では、目視での確認は不可能であり、製品工程の最終段階近くで不良が発覚するなど非常に重大な問題となっている。
【００１０】
これらの現象を避けるには、リードフレームの付加や樹脂モールドによるパッケージ化を行えば良いが、製造コストが上がるだけではなく、受光面に対する素子全体の面積比率が大きくなり、実装密度が低下してしまう問題が発生する。
【００１１】
また、実装時において電極端子数が二点の場合には、半田溶融時にバランスが保てず、図８（Ｃ）の様に少なからず素子に傾きが生じる問題もある。容量や抵抗または増幅器など、電気特性のみを基調とするデバイスの場合は、実装時に傾きが生じても問題はない。しかしながら、図８（Ｂ）、（Ｃ）に示すように、光電変換素子の場合には素子の傾きによって垂直入射光に対する受光面積が805＞806と変化し、電流、電圧などの出力特性が変化してしまうことが避けられない。
【００１２】
本発明は、ガラス基板上に構成される光電変換素子に関するものであり、回路基板への実装強度を向上する素子構造及びその作製技術を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、ガラス基板に形成された表面実装型の光電変換素子の下面電極構造に関するものであり、当該下面電極は光電変換素子の受光面と反対側の面に形成され、その出力を取り出す電極である。本発明において、半導体層と接する下面電極の内層部は、該半導体層とオーム接触を示す第１の金属材料又は酸化物系導電材料から成り、外部回路と接続する外層部が半田と合金形成が可能な第２の金属材料で形成されている積層構造を有している。
【００１４】
この積層構造において、下面電極の内層部と外層部との間に、前記第１の金属材料と、前記第２の金属材料との合金層が形成されていても良い。下面電極の内層部と外層部との間に、Al又はAlを50%以上含む合金層を形成されていても良い。他の形態として、下面電極は、半導体層とオーム接触を示し、かつ半田と合金形成が可能な金属材料の単層構造で形成されていても良い。
【００１５】
シリコン半導体層と直接接触する第１の金属材料は、Al、Ti、Cr、Ni、Mo、Pd、Ta、W、Pt、Auが望ましく、その中でもTi及びNiが最も望ましい。これらの金属は性質上シリコン半導体層とオーム接触が可能な金属である。また、異なる金属を積層する場合には、上記の金属層上にNi、Cu、Zn、Pd、Ag、Sn、Pt、Au を用いることが望ましく、特にNi、Cu、Ag、Pt、Auが良い。これらは、半田との合金形成が可能な金属である。Ni、Pd、Pt、Auに関しては、シリコン半導体層とオーム接触が可能かつ半田との合金形成が可能であり、単層で用いることもできる。これらの金属は必ずしも単一組成である必要はなく、それを主成分とする合金組成であっても良い。ただし、この合金とは少なくとも主金属成分を５０％以上含むものを示す。また、シリコン半導体層と金属電極の間にITO、SnO2、ZnO等の酸化物系透明導電膜を設ける場合は、半田との合金形成が可能な金属のみを用いれば良い。
【００１６】
このように、シリコン半導体層とオーム接触が可能な金属と半田との合金形成が可能な金属の積層、もしくは両者を満足する金属元素の単層を電極材料に用い、その形成する金属電極上に二次電極を介さず半田層を形成することが本発明の最大の特徴となっている。
【００１７】
金属電極の膜厚は、その構成によって異なる。単層の場合は、使用が想定される半田の種類によって異なるが、0.1μm〜50μmの膜厚が必要である。これは、半田成分の違いにより合金層の形成深さが異なるためである。これ以下の膜厚では、形成した金属電極層全てが半田と合金化し、いわゆる半田食われの状況が発生する。そのため、固着強度の低下だけでなく電気的な接合も侵されてしまう。
【００１８】
積層の場合は、各層の作用に応じた膜厚を決定すれば良い。シリコン半導体層と接合する金属層は0.01μm〜1μmであれば十分にオーム接触が可能となる。半田と接触する側の金属層は、前述した理由により形成される合金層以上の膜厚が必要である。従って、積層の場合も全体の膜厚は単層同様に0.1μm〜50μmあれば良い。
【００１９】
また、異なる金属層を積層する場合には、膜の内部応力や熱膨張率の違いにより金属間の密着性が低下することがある。この場合には上下の金属の合金もしくは、更に異なる金属および合金をバッファ層として導入することが有効である。ここに用いる金属は、前述した元素及びその合金の他、Alやその合金を用いることができる。ここで示す合金も前述した定義と同様に主金属成分が５０％以上含まれたものを示す。
【００２０】
これらの電極は、フォトリソグラフィ工程、エッチング工程を経て所望の形状に形成しても良いが、成膜時にメタルマスクを用いることによって、より少ない工程数で所望の形状を得ることができる。
【００２１】
金属電極の形成によって、光電変換素子の基本的な構造は完了し、チップ状に分断することで素子が完成する。ただし、耐湿強度、機械的強度、実装安定性向上のため、電極側に封止樹脂を設けても良い。また、電極の表面金属が酸化など変質し易い場合は、半田の濡れ性が低下するため、予備半田を形成しても良い。
【００２２】
本手法を応用すると、付加価値を備えた電極構造が容易に形成することができる。シリコン半導体層を形成した後、ガラス基板を短冊状に分断し、高開口率のメタルマスクを用いて金属電極を成膜することでガラス端面に側面電極を形成することができる。また、予め金属電極が不要な領域にスクリーン印刷にて樹脂をマスキングしておけば金属電極形成後にリフトオフ法で側面電極を含む所望の電極形状を得ることができる。
【００２３】
側面電極の形成は、前述した手段によってガラスを分断した断面に金属を成膜するものである。素子形成に用いるガラスの厚みは0.5mm〜1.1mmであり、気相法においては、ガラスの断面が成膜装置のソース源に対して垂直に置かれていても周り込みによって垂直面に成膜することができる。メッキ法を用いた場合では、液相中で方向性がないため断面が露出していれば全く問題ない。
【００２４】
ただし、気相法において、成膜法によってはそのソース源と被成膜面との角度によって成膜レートが極端に異なる場合がある。この場合は、樹脂マスキングのリフトオフ法を用い、回転機構を設けた円柱の壁面に短冊状に分断した基板を巻き付けて成膜することで、十分な膜厚を成膜することができる。また、基板の裏面には樹脂フィルムを接着させておけば、短冊基板は散乱することなく容易に取り扱いができる。
【００２５】
この様に、非晶質シリコン半導体上に選択された金属の単層もしくは積層の電極を形成した素子は、回路基板上に実装され使用される。本素子はシリコン半導体と金属電極との密着強度が強く、かつ金属電極と半田とは半田合金を介して非常に強固な構造となる。従って、回路基板への実装時に問題となっていた曲げやひねりなどのストレスに対して、非常に強い耐性を持ち、これまで問題となっていた下面電極構造の実装強度を大幅に向上させることができる。
【００２６】
また、ガラス端面に金属電極を形成した側面電極構造では、更に実装強度を高めるだけでなく、過剰なストレスに対する半田接合面の破断等が目視で確認でき、工程における素子の半破壊を見逃すことなく対処することが可能となる。また、側面に半田が盛れることにより素子の傾きが自己矯正でき、従来の下面電極構造で問題となっていた受光量の変化による出力特性のばらつきを抑えることが可能となる。
【発明の効果】
【００２７】
本発明による光電変換素子の電極構造を形成することにより、以下の効果が得られる。下面電極構造では、直接半田付けが可能な金属電極を用いることにより、回路基板への実装時に問題となっていた曲げやひねりなどのストレスに対して、非常に強い耐性を持ち、下面電極構造の実装強度を大幅に向上させることができる。側面電極構造では、下面電極構造よりも更に固着強度を向上させることだけでなく、過剰なストレスに対する半田接合面の破断等が目視で確認でき、工程における素子の半破壊を見逃すことなく対処することが可能となる。
また、素子側面に半田付けができることにより素子の傾きが自己矯正でき、従来の下面電極構造で問題となっていた受光量の変化による出力特性のばらつきを抑えることが可能となる。更に下面、側面の電極構造を問わず、メタルマスクやリフトオフ法を用いた金属電極の形成方法により、従来の印刷工程数を半減以下にすることができ、大幅な工程数削減が可能となる。
【発明を実施するための最良の形態】
【００２８】
本発明の実施の形態を図１を用いて説明する。先ず、ガラス基板101上にプラズマCVD装置にてp,i,n各導電型を有するシリコン半導体膜102の成膜を行う。ここで、光吸収層であるi層は非晶質相とし、p,nの相状態は問わない。i層の膜厚は目的とする素子の照度範囲に合わせ、100〜900nmとする。
【００２９】
成膜したシリコン半導体膜の下層部であるp型シリコン膜と次工程で成膜される金属電極の接合を行う為に、レーザスクライブ工程にてコンタクトホール103を所定の位置に点状に形成する。望ましくはp層をコンタクトホールの底に残す形状でスクライブすると良いが、レーザでは深さ方向の制御は困難であり、プロセスマージン確保のためガラス基板まで貫通させる。このため、実際のコンタクト部分はコンタクトホールの壁面に露出するp層膜厚分の僅かな領域であり、独立したホールを多数形成することでコンタクト面積を増やすことができる。また、集光光学系を用いることにより、レーザビームの焦点制御を可能とすれば、故意にデフォーカスすることによりビーム中央と端のエネルギー密度を緩やかな傾斜をもって連続的に変化させることができる。この状態でレーザスクライブを行うとスクライブ部分の壁面にテーパーが生じ、より多くのコンタクト面積を稼ぐことができる。
【００３０】
次に、単層もしくは積層の金属電極104、105を成膜する。成膜手段はスパッタリング法、蒸着法やメッキ法、または、これらの手段を併用する。スパッタリングや蒸着法の気相法を用いる場合は、メタルマスクを用いることで容易に所望の電極形状を得ることができる。メタルマスクには、一つの素子に対し二つの開口部が形成されており、両極の電極を同時に形成する。スパッタリング装置には、メタルマスク、ガラス基板、板状マグネットの順で重ね合わせた状態で設置し、メタルマスクとガラス基板を完全に密着させて成膜の周り込みによる電極面積の不均一化を防止する。メッキ法を用いる場合は、予め金属電極が不要な領域にスクリーン印刷にて樹脂をマスキングしておけば金属電極形成後にリフトオフ法で所望の電極形状を得ることができる。以上の条件下で0.1〜100μmの成膜を行う。
【００３１】
一方、側面電極構造は、図３に示すようにシリコン半導体層302を形成し、コンタクトホール303を形成した後、ガラス基板301を短冊状に分断し、高開口率のメタルマスクを用いて金属電極304、305を成膜することで形成する。もしくは、回転機構を設けた円柱の壁面に短冊状に分断した基板を巻き付けて成膜することが有効である。図４に示すようにカソード401およびターゲット402に対向して回転機構付きアノード405を設け、短冊状基板404を巻き付けるようにアノードに設置すれば、回転によって基板端面がカソードに対し角度を変化させながらプラズマ空間403に接するため、効率良く基板端面に成膜を行うことができる。
【００３２】
本工程までを完了させることで、基本的に素子としては完成する。分断後に実装可能な状態となり、本状態においても、これまでの問題点であった固着強度は飛躍的に向上する。しかしながら、両極の電極形状が非対称である場合は実装時に半田の高さが異なり、素子に傾きを生じさせることがある。これを防止するため、図２、図３に示す両極に対称に開口した絶縁樹脂201、306をスクリーン印刷で形成する。この様に両極で半田の接触する面積を対称にすれば、素子の傾きを抑えることができる。更に、負極側の開口を二カ所とし、左右対称で三カ所の半田接触面を設ければ、傾きに対する安定性および固着強度がより向上する効果が得られる。最後に電極の表面金属が酸化など変質し易い場合は、半田の濡れ性が低下するため、予備半田202の形成を行う。
【００３３】
本工程を経て作製される下面電極素子及び側面電極素子の回路基板への実装状態を図５（Ａ）、（Ｂ）に説明する。ガラス基板501上のシリコン半導体層502に選択された金属電極504が直接もしくはコンタクトホール503上に形成され、封止樹脂505によって形成される左右対称な開口部を通じて回路基板508上の金属ランド507と半田506を介して接合される。
この様に実装された素子は個々の材料の強度および密着性が大変優れており、非常に強い実装強度を示すようになる。
【実施例１】
【００３４】
本発明の実施例として非晶質シリコン半導体を用いた可視光センサの製造プロセスを説明する。最終的な素子サイズは、5.0mm×3.0mmである。まず、5インチ角、厚さ0.7mmのコーニング社製1737ガラス基板を用意し、超音波洗浄を行った。次に枚葉式プラズマCVD装置にてp,i,n各導電型を有するシリコン半導体膜の成膜を行った。ここで、p,nの導電型層は電気伝導率を上げるために微結晶相とし、i型導電層は非晶質相とした。積層されるシリコン薄膜の膜厚は、300〜1000nmであり、本実施例では800nmとした。
【００３５】
成膜したシリコン半導体膜の下層部であるp型シリコン膜と次工程で成膜される金属電極の接合を行う為に、レーザスクライブ工程にてコンタクトホールを所定の位置に形成した。レーザには波長1.06μm、ビーム径φ60μmのYAGレーザを用い、発振周波数1kHzでビームが重ならない速度で走査した。
【００３６】
次にNi金属をスパッタリング法にてメタルマスクを用いて成膜した。メタルマスクは厚さ0.1mmのNi製で、開口部のサイズは、コンタクトホールを介し、p層と接合する正極側は1.0mm×2.0mm、ｎ層と接合し、受光面サイズを決定する負極側は3.0mm×2.0mmとなっている。スパッタリング装置には、メタルマスクとガラス基板とを板状マグネットを用いて密着させる状態で設置した。スパッタリングには純度99.99%の6インチφNiターゲットを用い、1.0PaのAr雰囲気下でRF出力1.0kWの放電にて1.5μmの成膜を行った。
【００３７】
本工程では、両極の電極サイズが非対称であるため、実装時に素子が傾きを生じることがある。このため、金属電極上に0.8mm×1.6mmの開口部を三カ所設けた絶縁樹脂をスクリーン印刷で形成した。開口の位置は、正極上一カ所、負極側二カ所とし、左右対称で三カ所の半田接触面を設ければ、傾きに対する安定性および固着強度がより向上する効果が得られる。
【００３８】
最後に基板を5.0mm×3.0mmにガラススクライバー装置およびブレイク装置にて分断し、素子を完成させた。
【実施例２】
【００３９】
本発明の実施例として、電極が金属の積層構造である場合の可視光センサの製造プロセスを説明する。
【００４０】
実施例１と同様にコンタクトホールの形成までを行う。その後、スパッタリング法にて、Tiを0.1μm、Niを0.3μm、Auを0.05μm、順次成膜する。AuはNi表面の酸化防止等、半田濡れ性を維持するためにつけている。そして、後の工程は実施例１と同様に行い、素子を完成させる。
【００４１】
本実施例では、半導体とオーム接触を示す第１の金属層、半導体とオーム接触を示し、かつ、半田と合金形成が可能な第２の金属層に、さらに第３の金属層を積層させている。第３の金属層は、第２の金属材料表面の酸化等を防止することができ、かつ、半田濡れ性を維持することができる材料を用いることが望ましい。積層構造にすることにより、用いる材料の幅の広がり、求める特性を持つ電極を形成することができる。
【実施例３】
【００４２】
本発明を側面電極構造に応用する場合の実施例として、実施例1と同様に非晶質シリコン半導体を用いた可視光センサの製造プロセスを説明する。基板材質、製品素子寸法は実施例1と同じである。超音波洗浄を行ったガラス基板上に枚葉式プラズマCVD装置にてp,i,n各導電型を有するシリコン半導体膜の成膜を行った。ここで、p,nの導電型層は電気伝導率を上げるために微結晶相とし、i型導電層は非晶質相とした。積層されるシリコン薄膜の膜厚は、300〜1000nmであり、本実施例では800nmとした。
【００４３】
成膜したシリコン半導体膜の下層部であるp型シリコン膜と次工程で成膜される金属電極の接合を行う為に、レーザスクライブ工程にてコンタクトホールを所定の位置に形成した。レーザには波長1.06μm、ビーム径φ60μmのYAGレーザを用い、発振周波数1kHzでビームが重ならない速度で走査した。
【００４４】
次にスクリーン印刷法にてリフトオフ用のマスキング樹脂を印刷した。このマスキング樹脂には、ポリエステル系の熱硬化性樹脂（株式会社アサヒ化学研究所社製 STRIP MASK #228-T）を使用した。本樹脂は可撓性があり、粉砕することなく容易に除去することができる。
【００４５】
次にガラス基板の裏面に50μmのPETフィルムを熱圧着し、ガラススクライバーにてスクライブを行った。分断は、素子の短軸方向に対して平行となる方向のみ行った。この時、PETフィルムが裏面に熱圧着されているため、素子は散乱せず、短冊状にPETフィルム上に固定されている。この状態で、図４に示す回転機構を設けた円柱状アノード405を有するのスパッタリング成膜治具にガラス基板404を巻き付けるように設置し、ガラスの断面が露出するようにした。
【００４６】
電極はガラス基板との密着性を向上させるため、透明導電膜（ITO）をバッファ層としてスパッタリングで50nm成膜した後、同装置にてNi金属を成膜した。スパッタリングには純度99.99%の6インチφNiターゲットを用い、150℃、
1.0PaのAr雰囲気下でRF出力1.0kWの放電にて1.5μmの成膜を行った。ITO、Ni両者とも円柱状の成膜治具を回転させて成膜を行い、ガラス端面の膜厚制御を行った。
【００４７】
成膜後、リフトオフのために形成したマスキング樹脂を引き剥がし、ブレイク装置にて素子の長軸方向307を分断することによって、素子を完成させた。本工程によって作製された可視光センサ素子は、取り扱いが容易な側面電極構造であり、他の表面実装部品と同様な取り扱いにて実装作業が可能となっている。素子を回路基板に実装し、垂直方向の引張強度試験を行った結果、従来構造の樹脂電極素子が平均30Nであったのに対し、本工程で作製した素子は平均で100Nの固着強度を示した。
【図面の簡単な説明】
【００４８】
【図１】下面電極に金属電極を用いた光電変換素子の作製工程および構造図。
【図２】下面電極に金属電極を用いた光電変換素子の作製工程および構造図。
【図３】金属電極を素子側面に形成するための作製工程および構造図。
【図４】金属電極を素子側面に形成するための基板回転機構を設けたスパッタリング装置の概念図。
【図５】金属電極を下面および側面に形成した素子の回路基板への実装状態図。
【図６】従来の非晶質シリコン半導体可視光センサの構造図。
【図７】従来の非晶質シリコン半導体可視光センサとチップコンデンサの実装状態の比較。
【図８】従来の非晶質シリコン半導体可視光センサの問題点の説明。
【符号の説明】
【００４９】
101、301、501、601  ガラス基板
102、302、502  非晶質シリコン半導体層
103、303  コンタクトホール
104、304、503  金属電極（正極）
105、305、504  金属電極（負極）
201、306、505  封止樹脂
202  予備半田
401  スパッタリング電極（カソード）
402  スパッタリングターゲット
403  放電空間
404  短冊状切断基板
405  スパッタリング電極（アノード）
506、702、803  半田
507、703  金属ランド
508、704、802  回路基板
602  透明導電膜
603  ｐ型非晶質シリコン半導体層
604  ｉ型非晶質シリコン半導体層
605  ｎ型非晶質半導体層
606  導電性樹脂（一次電極）
607  封止樹脂
608  導電性樹脂（二次電極）
609  受光面
701、801  下面電極素子（可視光センサ）
705  側面電極素子（チップコンデンサ）
706  側面電極
804  破断面
805  対垂直入射光受光領域（傾き無し）
806  対垂直入射光受光領域（傾き有り）
【図１】
2004172603.tif 000003
【図２】
2004172603.tif 000004
【図３】
2004172603.tif 000005
【図４】
2004172603.tif 000006
【図５】
2004172603.tif 000007
【図６】
2004172603.tif 000008
【図７】
2004172603.tif 000009
【図８】
2004172603.tif 000010