(57)【要約】【課題】  本発明は、低コストを実現し、アスペクト比が高いコンタクトホールにカバレッジが良好な配線の形成や配線容量の低減、多層配線の形成が可能な半導体装置の作製方法の提供を課題とする。【解決手段】  本発明は、開口部が形成された有機絶縁膜に接するようにバリア性を有する第１の導電膜を形成し、第１の導電膜に接するようにアルミニウムを含む第２の導電膜を形成する。又は、開口部が形成された有機絶縁膜に接するように窒化膜を形成し、窒化膜の下層の半導体膜又は導電膜が露出するように窒化膜をパターニングし、窒化膜に接するようにバリア性を有する第１の導電膜を形成し、第１の導電膜に接するようにアルミニウムを含む第２の導電膜を形成する。その後、減圧又は常圧下で選択的な加熱処理を行って、第２の導電膜の平坦化を行うことを特徴とする半導体装置の作製方法を提供する。【選択図】  図１
2004311984.tif 000002
【特許請求の範囲】
【請求項１】
開口部が形成された有機絶縁膜に接するように、バリア性を有する第１の導電膜を形成し、
前記第１の導電膜に接するように、アルミニウムを含む第２の導電膜を形成し、
減圧又は常圧下で、選択的な加熱処理を行って、前記第２の導電膜の平坦化を行うことを特徴とする半導体装置の作製方法。
【請求項２】
開口部が形成された有機絶縁膜に接するように、窒化膜を形成し、
前記窒化膜の下層の半導体膜又は導電膜が露出するように、前記窒化膜をパターニングし、
前記窒化膜に接するように、バリア性を有する第１の導電膜を形成し、
前記第１の導電膜に接するように、アルミニウムを含む第２の導電膜を形成し、
減圧又は常圧下で、選択的な加熱処理を行って、前記第２の導電膜の平坦化を行うことを特徴とする半導体装置の作製方法。
【請求項３】
請求項１又は請求項２において、前記第１及び前記第２の導電膜の形成から、前記選択的な加熱処理までを、大気に晒すことなく連続的に行うことを特徴とする半導体装置の作製方法。
【請求項４】
請求項１又は請求項２において、前記選択的な加熱処理として、ランプを用いて紫外乃至赤外光を照射することを特徴とする半導体装置の作製方法。
【請求項５】
請求項１又は請求項２において、前記選択的な加熱処理として、パルス発振又は連続発振を行う気体レーザ又は固体レーザのレーザ光を照射することを特徴とする半導体装置の作製方法。
【請求項６】
請求項１又は請求項２において、前記有機絶縁膜として、アクリル、ポリイミド、ポリアミド、ポリイミドアミド、エポキシアクリル、ベンゾシクロブテン、パリレン及びフレアから選択された一種を含む膜を形成することを特徴とする半導体装置の作製方法。
【請求項７】
請求項１又は請求項２において、前記第１の導電膜として、チタン、タンタル、タングステン又はシリコンを含む膜を形成することを特徴とする半導体装置の作製方法。
【請求項８】
請求項１又は請求項２において、前記第２の導電膜上に第３の導電膜を形成し、前記第３の導電膜として、ゲルマニウム、スズ、ガリウム、亜鉛、鉛、インジウム及びスカンジウムから選択された一種又は複数種の元素を含む膜を形成することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リフロー法により配線を作製する工程を含む半導体装置の作製方法に関する。
【背景技術】
【０００２】
近年、高集積化、高速化及び微細化された半導体装置の開発が進められている。微細化に伴い、横方向の縮小は７０％程度の割合で可能となったが、縦方向の縮小は低抵抗確保などを理由として進めることが出来ていない。そのため、アスペクト比が大きい、細く深いホールに配線を形成する技術が必要になってきた。そこで、あらかじめ絶縁膜に所定の溝を形成し、この溝に金属材料を埋め込む金属埋め込み技術として、メタルＣＶＤ法やリフロー法などが開発された。リフロー法は、低コストで行うことが可能であるため、大変有望な技術である。
【０００３】
また、高速化や高性能化のためには、絶縁膜の低誘電率化が重要であり、有機材料を用いることが好適である。しかしながら、有機材料は耐熱性が低く、その処理温度によっては分解し、破壊されてしまう。そこで、有機材料からなる絶縁膜に埋め込み配線を形成する場合、高圧リフロー法を用いて、その処理温度を有機材料の耐熱温度よりも少なくとも２０度少ない温度で行うものがある（特許文献１参照）。この方法では、有機絶縁膜からの脱ガスを防止するため、該有機絶縁膜上にバリアメタル膜を成膜した後で埋め込み配線を形成する。
【特許文献１】特開平１０-１２５７８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記の高圧リフロー法を用いる場合、配線を形成するスパッタリング装置と高圧リフロー装置というような、圧力が約１０7倍も異なる装置を不活性ガスや真空下で接続しなければならず、接続機構が大型化してしまっていた。また、両装置に基板を搬入出するために必要な時間が長くなってしまうため、製造コストが上昇してしまっていた。
【０００５】
そこで本発明は、接続機構が簡単で、連続処理を行うことで低コストを実現した半導体装置の作製方法を提供することを課題とする。また、耐熱温度が低い有機絶縁膜に形成されたアスペクト比が高いコンタクトホールにカバレッジが良好な配線を形成することができる半導体装置の作製方法を提供することを課題とする。さらに、低誘電率の有機絶縁膜を用いることで、配線容量を低減し、多層配線を作製することが可能な半導体装置の作製方法を提供することを課題とする。
【課題を解決するための手段】
【０００６】
上述した従来技術の課題を解決するために、本発明においては以下の手段を講じる。
【０００７】
本発明は、下層部とのコンタクトを形成する開口部が形成された有機絶縁膜上に、前記開口部を充填した配線を形成する半導体装置の作製方法であって、前記有機絶縁膜上及び開口部に、バリア性の第１の導電膜を形成し、前記第１の導電膜上にアルミニウムを含む第２の導電膜を形成し、減圧又は常圧（大気圧）下で、前記第２の導電膜の選択的な加熱処理により、平坦化を行うことを特徴とする。そして、前記第１及び前記第２の導電膜の形成から、前記選択的な加熱処理までを、大気に晒すことなく連続的に行うことを特徴とする。
【０００８】
また、上記とは異なる作製方法として、前記有機絶縁膜上及び開口部に窒化膜を形成し、前記下層部が露出するように前記窒化膜をパターニングし、前記窒化膜上にチタン、タンタル又はタングステンを含む第１の導電膜を形成し、前記第１の導電膜上にアルミニウムを含む第２の導電膜を形成してもよい。この場合、窒化膜は有機絶縁膜からの脱ガス防止となる。
【０００９】
また、第２の導電膜上に第３の導電膜を形成し、前記第３の導電膜として、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、鉛（Ｐｂ）、インジウム（Ｉｎ）及びスカンジウム（Ｓｂ）から選択された一種又は複数種の元素を含む膜を形成してもよい。
【００１０】
より詳しくは、本発明は、有機材料からなる絶縁膜に埋め込み配線の形成、又はコンタクトホールに配線埋め込みを行う工程を有する半導体装置の作製方法において、減圧又は常圧下で、短時間の加熱処理により、当該工程を行うことを特徴とする。加熱処理としては、導電材料を加熱することで流動性を高めることが可能な紫外乃至赤外光を照射して行うものであり、加熱処理を行う手段としては、パルス発振又は連続発振を行う気体又は固体レーザの照射、又は紫外乃至赤外光を放射するランプを用いて行う。本加熱処理は短時間で行うことを特徴としており、熱的には非平衡状態が実現されて、有機絶縁膜には熱が伝わらないため、該有機絶縁膜が破壊されることはない。また、加熱処理を行う際には、基板を加熱してもよく、好適には５５０度以下に加熱するとよい。
【００１１】
上記配線材料としては、Ａｌ、ＡｌにＳｃ、Ｓｉ、Ｃｕ、Ｔｉなどを０．０１〜５ｗｔ％添加したＡｌ合金を用いることが好ましい。また、Ｇｅ、Ｓｎ、Ｇａ、Ｚｎ、Ｐｂ、Ｉｎ及びＳｂ等から選択された元素を含む材料を用いるか、Ａｌ膜上に前記の元素を含む薄膜を積層形成することで、加熱処理による流動性の向上や熱処理温度の低温化を図ることが好ましい。特に、反射率の低い当該元素を含む導電膜を、Ａｌに代表される導電膜の上層に積層形成することで、前述したレーザ光やランプ光により、前記Ａｌに代表される導電膜を効率良く加熱することができる。
【００１２】
有機材料としては、誘電率が低い材料で、好適には比誘電率が４以下の絶縁膜であり、例えば、アクリル、ポリアミド、ポリイミドアミド、エポキシアクリル、ベンゾシクロブテン、パリレン及びフレア、透過性を有するポリイミドなどの有機材料を用いるとよい。
【００１３】
また、誘電率が低い材料として、シロキサン系の材料を用いてもよい。シロキサン系の材料とは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、且つ置換基に少なくとも水素を含む材料、または置換基にフッ素、アルキル基又は芳香族炭化水素のうち少なくとも１種を有する材料に相当する。
【発明の効果】
【００１４】
上記構成を有する本発明は、常圧又は減圧下で行うため、ロードロック機構を用いれば連続処理を行うことが可能であり、低コストが実現される。また、本発明によれば、短時間の加熱処理により、コンタクトホールの埋め込みを行うことを特徴としており、耐熱温度が低い有機絶縁膜にもカバレッジが良好な配線を形成することができる。さらに、低誘電率の有機絶縁膜を用いることで、配線容量を低減し、多層配線が実現されるため、半導体装置の高性能化及び高機能化が実現される。
【発明を実施するための最良の形態】
【００１５】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
【００１６】
（実施の形態１）
本実施の形態について、図１（Ａ）〜（Ｃ）を用いて説明する。基板１０は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、石英基板、シリコン基板、金属基板、ステンレス基板、又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いる（図１（Ａ））。
【００１７】
そして、基板１０上には、有機絶縁膜２０及び配線１９が形成される。なお本実施例では、配線１９を例示したが、下地膜やコンタクトをとりたい半導体層が形成されていてもよい。
【００１８】
次に、基板１０上にＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）法やスピンコート法を用いて、０．３〜５μｍ（好ましくは０．５〜２μｍ）の厚さで有機絶縁膜１１を形成する。有機絶縁膜１１の材料としては、誘電率が低い材料で、好適には比誘電率が４以下の材料を用いればよく、例えば、アクリル、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料を用いるとよい。
【００１９】
有機絶縁膜１１はその平坦性が優れているため、後に導電材料をリフローさせても、段差部で膜厚が極端に薄くなることがなったり、断線が起こったりすることがない。また低誘電率の材料を層間絶縁膜として用いると、配線容量が低減するため、多層配線を形成することが可能となり、半導体装置の高性能化及び高機能化が実現される。
【００２０】
次に、フォトリソグラフィ技術を用いて、有機絶縁膜１１をパターン加工して、コンタクトホールを形成する。ウエットエッチング、ドライエッチングのいずれの方法を用いても構わないが、ドライエッチングを用いると、３以上の高アスペクト比のコンタクトホールを形成できるので、好適である。このコンタクトホールを形成した後は、その下層の配線１９が露出した状態となる。
【００２１】
その後、スパッタリング法などの公知の方法を用いて、第１の導電膜（以下バリア膜と称する）１２を形成する。例えば、雰囲気ガスとしてＡｒ（アルゴン）、又はＡｒと窒素ガスを用いて、２０ｎｍの厚さでＴｉ（チタン）膜を形成し、次に５０ｎｍの厚さでＴｉＮ（チタンナイトライド）膜を積層し、このＴｉ／ＴｉＮ膜をバリア膜１２とする。なおバリア膜１２の材料としては、Ｔｉ、ＴｉＮに限らず、Ａｌとの濡れを確保するＴｉＳｉｘやＭｏＳｉｘなどのシリサイド膜やポリシリコン膜、Ｎｂ（ニオブ）、ＴｉＯＮ（酸化窒化チタン）、Ｗ（タングステン）、ＷＮ（窒化タングステン）、ＴｉＷＮ（チタンタングステン窒化物）、Ｔａ（タンタル）などの材料を用いればよく、単層及び積層構造のいずれでも構わない。このバリア膜１２は、密着性を高め、埋め込み性を付与し、さらにコンタクト抵抗の低減と安定化をもたらすものである。
【００２２】
次に、バリア膜１２上に第２の導電膜（以下導電膜と称する）１３を形成する。より詳しくは、スパッタ法などの公知の方法により、アルミニウム（Ａｌ）又はアルミニウムを主成分とする材料、銅（Ｃｕ）又は銅を主成分とする材料、又はそれらの合金材料を用いて、膜厚０．３〜２μｍの厚さで導電膜１３を形成する。バリア膜１２と導電膜１３は、スパッタリング法により連続的に形成することができる。また、この導電膜１３には、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、鉛（Ｐｂ）、インジウム（Ｉｎ）及びスカンジウム（Ｓｂ）などから選択された一種又は複数種の元素と、Ａｌ、Ｃｕとの合金材料を用いてもよい。このような元素と混合した合金材料を用いると、融点が低下し、リフロー工程における処理温度を低下させることができる。
【００２３】
続いて、導電膜１３を成膜後、常圧又は減圧下で、大気解放せずに加熱処理を行って、アルミニウムをリフローさせる（流動化させる）ことで、コンタクトホールにアルミニウムを良好に埋め込み、表面が平坦化された導電膜１５を形成する（図１（Ｂ））。この加熱処理は、レーザ光の照射又は瞬間熱アニールにより短時間で行い、少なくとも導電膜１３が再結晶温度以上になり、流動性を有するようにする。この際、リフローを良好に行うために、基板を加熱しておいてもよく、そのときの温度は、絶縁膜の材質に依存するが、一般的には２００〜５５０度（好ましくは２５０〜４５０度）とする。このように、リフロー法では、配線材料を成膜した後、この成膜された配線材料を再結晶温度以上かつ融点以下で加熱して軟化させ、該材料の流動性を高めてコンタクトホールに流し込むことにより、配線材料をコンタクトホールに埋め込む。
【００２４】
レーザ光の照射を行う際には、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシマレーザ、ＹＡＧレーザ等が挙げられ、後者の固体レーザとしては、Ｃｒ、Ｎｄ等がドーピングされたＹＡＧ、ＹＶＯ4等の結晶を使ったレーザ等が挙げられる。なお非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２〜第４高調波を適用するのが好ましい。上記レーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学系で線状に集光して、半導体膜に照射すると良い。結晶化の条件は適宜設定されるが、エキシマレーザを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜７００ｍＪ／ｃｍ2（好ましくは２００〜３００ｍＪ／ｃｍ2）とすると良い。またＹＡＧレーザを用いる場合には、その第２高調波を用いてパルス発振周波数１〜３００Hzとし、レーザーエネルギー密度を３００〜１０００ｍＪ／ｃｍ2（好ましくは３５０〜５００ｍＪ／ｃｍ2）とすると良い。そして幅１００〜１０００μｍ（好ましくは幅４００μｍ）で線状に集光したレーザ光を基板全面に渡って照射し、このときの線状ビームの重ね合わせ率（オーバーラップ率）を５０〜９８％として行っても良い。但し、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、導電膜１３からの反射光を防止するために、レーザ光の入射角を工夫することが好ましい。さらに、パルス発振と連続発振を組み合わせた所謂ハイブリッドのレーザ照射方法を用いてもよい。レーザ光の照射による加熱処理は、有機絶縁膜１１が破壊しないように、数分〜数マイクロ秒の間で瞬間的に行う。
【００２５】
また、瞬間熱アニール（ＲＴＡ）は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数分〜数マイクロ秒の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えない。なお、この瞬間熱アニールを用いる場合には、導電膜１３を形成後に、チャンバ内の温度を変えることで、連続処理を行うことができる。
【００２６】
両方の加熱処理を行う際には、導電膜１３が全面に成膜されているため、有機絶縁膜１１は保護され、破壊されることはない。また、短時間で行われるため、熱的に非平衡の状態が実現されて、有機絶縁膜１１までには熱が伝わらない。
【００２７】
Ａｌを主成分とする導電膜１５は酸化しやすいが、減圧下で行うと、該導電膜１５の表面に酸化膜ができないため、好適である。また常圧下で加熱処理を行う場合には、雰囲気中における酸素や水などの酸化性ガスの分圧を十分に低いものとするか、又は不活性ガスの雰囲気下で行う必要がある。仮に導電膜１５の表面に自然酸化膜が形成されていると、該導電膜１５の流動化（リフロー）が著しく阻害され、コンタクトホールの埋め込みを行うことができない。
【００２８】
なお、バリア膜として、Ｔｉ／ＴｉＮ膜を形成した場合には、例えば、上層のＴｉＮ膜とＡｌ膜をパターン加工後に、加熱処理を施してもよい。この場合、有機絶縁膜１１上にはＴｉ膜で覆われているため、加熱処理を施しても、前記有機絶縁膜１１は破壊されることがない。
【００２９】
次に、フォトリソグラフィ技術を用いて、導電膜１５をパターン加工して、配線１６を形成する（図１（Ｃ））。以上のような工程を経て、低誘電率の有機絶縁膜に形成されたアスペクト比が高いコンタクトホールにカバレッジが良好な配線を形成することができる。
【００３０】
本形態の作製方法によると、短時間で且つ全面に導電膜が成膜された状態で加熱処理を行うため、有機絶縁膜１１が破壊されることなく、埋め込み配線１６を形成することができる。また本発明は、常圧又は減圧下で行うため、ロードロック機構を用いれば連続処理を行うことが可能であり、低コストが実現される。具体的には、バリア膜１２及び導電膜１３の成膜と加熱処理の工程の連続処理が可能である。
【００３１】
（実施の形態２）
本発明の実施の形態について図１（Ｄ）〜（Ｆ）を用いて説明する。
【００３２】
基板１０としては絶縁表面を有するガラス基板などを用いればよく、基板１０上には有機絶縁膜２０及び配線１９が形成される（図１（Ｄ））。そして、配線１９上に有機絶縁膜１１を形成し、該有機絶縁膜１１をパターン加工してコンタクトホールを形成する。これまでの工程は、上記の実施の形態１と同様であるので、詳しい説明は省略する。
【００３３】
次に、公知の方法（スパッタリング法、プラズマＣＶＤ法など）を用いて、窒化珪素膜などの窒化膜１４を形成する。この窒化膜１４は、有機絶縁膜１１からの脱ガスを防止する役割を果たす。そして、フォトリソグラフィ法を用いて、配線１９が露出するようにパターン加工する。
【００３４】
その後、窒化膜１４上に、バリア膜１２及び導電膜１３を形成する。これらの工程も、上記の実施の形態１と同様であるので、詳しい説明は省略する。
【００３５】
次に、後の工程の加熱処理を精度良く行うため、レーザ光の反射光を抑制する第３の導電膜（以下反射防止膜と称する）１７を形成する。この反射防止膜１７は、公知の方法（スパッタリング法、プラズマＣＶＤ法など）により形成される酸化珪素膜、窒化珪素膜、窒化酸化珪素膜及び酸化窒化珪素膜などの絶縁膜や、公知の方法により形成されるＧｅ、Ｓｎ、Ｇａ、Ｚｎ、Ｐｂ、Ｉｎ及びＳｂなどから選択された一種又は複数種の元素を含む導電膜を用いる。但し、反射防止膜１７として、Ｇｅ、Ｓｎ、Ｇａ、Ｚｎ、Ｐｂ、Ｉｎ及びＳｂなどから選択された一種又は複数種の元素を含む導電膜を用いると、その融点が低下し、加熱処理の温度を低くすることができる。
【００３６】
次に、窒化膜１４をエッチングストッパとして、バリア膜１２、導電膜１３及び反射防止膜１７の３層を同時にパターン加工する（図１（Ｅ））。
【００３７】
続いて、常圧又は減圧下で、大気解放せずに加熱処理を行って、アルミニウムをリフローさせる（流動化させる）ことで、コンタクトホールをアルミニウムにより良好に充填し、表面が平坦化された導電膜１８（埋め込み配線１８）を形成することができる（図１（Ｆ））。この加熱処理は、レーザ光の照射又は瞬間熱アニールにより行い、少なくとも導電膜が再結晶温度以上になり、流動性を有するようにする。
【００３８】
なお本実施の形態では、反射防止膜１７を形成する例を示したが、該反射防止膜１７を形成せずに、導電膜１３の表面を凸凹にすることで、レーザ光の反射光を抑制するようにしてもよい。
【００３９】
本形態の作製方法によると、短時間で加熱処理を行うため、有機絶縁膜１１が破壊されることなく、埋め込み配線１８を形成することができる。また本発明は、常圧又は減圧下で行うため、ロードロック機構を用いれば連続処理を行うことが可能であり、低コストが実現される。具体的には、バリア膜１２及び導電膜１３の成膜と加熱処理の工程の連続処理が可能である。
【００４０】
なお本実施の形態では、パターン加工した後に加熱処理を行ったが、本発明はこれに限定されず、実施の形態１のようにパターン加工する前に加熱処理を行ってもよい。この場合は、全面が導電膜に成膜された状態で加熱処理を行うことができるため、有機絶縁膜が保護される。本実施の形態は、上記の実施の形態と自由に組み合わせることが可能である。
【００４１】
（実施の形態３）
本発明は、開口部が形成された有機絶縁膜に接するように導電膜を形成するステップを有することを特徴とする。前記有機絶縁膜は、上述したアクリルやポリイミド等以外に、シロキサン系の材料を用いてもよい。シロキサン系の材料とは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、且つ置換基に少なくとも水素を含む材料、又は置換基にフッ素、アルキル基又は芳香族炭化水素のうち少なくとも１種を有する材料に相当する。シロキサン系材料を用いた薄膜は、上述したアクリルやポリイミド等の材料と同様に、ＳＯＧ法やスピンコート法等の方法を用いて、０．３〜５μｍ（好ましくは０．５〜２μｍ）の厚さで形成する。また、開口部の形成はフォトリソグラフィ技術を用いて行う。
【００４２】
低誘電率の有機絶縁膜を用いることにより、配線を用いた信号の伝達の高速化を実現し、また、配線容量を低減することから多層配線を実現し、高性能化と高機能化を実現することができる。
【実施例１】
【００４３】
本発明の実施例について、図２を用いて説明する。
【００４４】
図２は、基板１０上に６層の層が形成された半導体装置の断面図を示しており、１層目として半導体素子（ここでは薄膜トランジスタのみを示す）、２層目から６層目まで配線が形成された場合を示す。
【００４５】
このような多層配線を形成する場合、アルミニウムを主成分とする導電膜中の、Ｇｅ、Ｓｎ、Ｇａ、Ｚｎ、Ｐｂ、Ｉｎ及びＳｂ等から選択された１種又は複数種の導電材料の含有率を、下層から上層に向かって多くすることが好ましい。そうすると、リフロー工程の処理温度を下層から上層に向かって低くすることができる。
【００４６】
このような多層配線を含む半導体装置は、ＣＰＵなどの半導体素子を多数組み込む必要がある機能回路に用いることが好適である。仮に、多層配線を形成しない場合、１層目に形成した半導体素子（ここでは薄膜トランジスタ）のゲート電極、又はソース・ドレイン配線と同じレイヤーで配線を作製する必要が生じてしまう。そうすると、配線を引き回す必要が生じ、その分歩留まりが悪くなる。またこの場合には、半導体素子のサイズを小さくする以外には、半導体装置の小型化が見込めない。一方、本発明の半導体装置の方法を用いれば、低誘電率の有機絶縁膜を用いるために、多層配線を作製することが可能であり、１層目に素子間の幅を狭くして高集積化することが可能で、その上層に配線を作製することができる。従って、大幅な小型化が実現され、さらに配線を引き回す必要がないために低抵抗化につながり、高速化が実現する。
【００４７】
本実施例は、上記の実施の形態と自由に組み合わせることができる。
【実施例２】
【００４８】
本実施例では、Ｎチャネル型トランジスタ及びＰチャネル型トランジスタを同一基板上に形成する作製工程について、図面を用いて説明する。
【００４９】
絶縁表面を有する基板３００上に、下地膜３０２として、公知の方法（プラズマＣＶＤ法等）により、窒化酸化珪素膜、酸化窒化珪素膜などの珪素を含む絶縁膜を単層又は積層形成する（図３（Ａ））。
【００５０】
次に、公知の方法（スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により２５〜１００ｎｍの厚さで非晶質半導体膜を形成する。次いでこの非晶質半導体膜を公知の結晶化法（レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法等）を用いて結晶化させる。そして、得られた結晶質半導体膜を所望の形状にパターニングして半導体層３０７、３０８を形成する。なお前記半導体膜としては、非晶質半導体膜、微結晶半導体膜、結晶質半導体膜又は非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜などを用いる。
【００５１】
その後、半導体層３０７、３０８を覆うゲート絶縁膜３１７を形成する。ゲート絶縁膜３１７としては、例えば、スパッタ法を用いて、膜厚を３０〜２００ｎｍとして珪素を含む絶縁膜で形成する。
【００５２】
次いで、ゲート絶縁膜３１７上に、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選択された元素、前記元素を主成分とする合金材料若しくは化合物材料、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜やＡｇＰｄＣｕ合金などの公知の導電性を有する材料を用いて、膜厚２０〜１００ｎｍの第１導電膜３１８を形成する（図３（Ｂ））。次に、第１導電膜３１８を被覆するように、膜厚１００〜４００ｎｍの第２導電膜及び膜厚１００〜４００ｎｍの窒化珪素膜を積層形成する。続いて、最初に酸化珪素膜や窒化珪素膜などの絶縁膜をパターン加工して、絶縁層３２１、３２２を形成する。より詳しくは、酸化珪素膜であれば、リン酸系のエッチング液を用いてパターン加工し、窒化珪素膜であればフッ酸系のエッチング液を用いてパターン加工する。次に絶縁層３２１、３２２をマスクとして、第２導電膜をパターン加工して、導電層３１９、３２０を形成する。
【００５３】
次に、ドーピング処理を行う。本処理では、半導体層３０７、３０８に、リン又はヒ素などの１５族に属し、Ｎ型を付与する不純物元素を低濃度に添加する。この際、導電層３１９、３２０及び絶縁層３２１、３２２がＮ型を付与する不純物元素に対するマスクとなって、自己整合的に不純物領域３２４、３２５が形成され、１×１０18〜１×１０20ａｔｏｍｓ／ｃｍ3の濃度範囲でＮ型を付与する不純物元素が添加される。
【００５４】
次に、異方性のサイドエッチングを行って導電層３１９、３２０を後退させて、導電層３２６、３２７を形成する（図３（Ｃ））。
【００５５】
その後、マスクとして機能した絶縁層３２１、３２２をエッチングにより除去する（図３（Ｄ））。次に、新たにレジストからなるマスク３２８を形成して、上記のドーピング処理よりも高い加速電圧でドーピング処理を行う。導電層３２６を不純物元素に対するマスクとして用いて、ドーピング処理を行った結果、不純物領域（Ｎ−領域、ＬＤＤ領域）３２９には１×１０18〜５×１０19ａｔｏｍｓ／ｃｍ3の濃度範囲で不純物元素が付与され、不純物領域（Ｎ＋領域）３３０には１×１０19〜５×１０21ａｔｏｍｓ／ｃｍ3の濃度範囲でＮ型を付与する不純物元素を添加される。また、チャネル形成領域３３１が形成される。
【００５６】
次いで、レジストからなるマスク３２８を除去した後、新たにレジストからなるマスク３３２を形成する（図３（Ｅ））。その後、ドーピング処理を行って、Ｐチャネル型ＴＦＴの活性層となる半導体層に、前記第１の導電型とは逆の導電型を付与する不純物元素が添加された不純物領域を形成する。本処理では、導電層３２７を不純物元素に対するマスクとして用いて、Ｐ型を付与する不純物元素を添加し、自己整合的に不純物領域（Ｐ＋領域）３３３、不純物領域（Ｐ−領域）３３４及びチャネル形成領域３３５を形成する。ここでは、Ｐ型を付与する不純物元素の濃度が１×１０19〜５×１０21ａｔｏｍｓ／ｃｍ3となるようにドーピング処理を行う。なおドーピング処理を行う条件等は上記記載に限定されず、２回以上の複数回のドーピング処理で形成しても良い。
【００５７】
次に、レジストからなるマスク３３２を除去し、導電層３２６、３２７をマスクとして、第１導電膜３１８を異方性エッチングして、導電層３３６、３３７を形成する（図４（Ａ））。以上の工程により、Ｎチャネル型トランジスタ３３８及びＰチャネル型トランジスタ３３９を同一基板上に形成することができる。
【００５８】
続いて、絶縁膜３４１を形成する。この絶縁膜３４１には、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜を用いて、単層又は積層構造として形成する。本実施例では、プラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化珪素膜を形成した。次いで加熱処理を行って、半導体層の結晶性の回復、又は半導体層に添加された不純物元素の活性化を行ってもよい。
【００５９】
次いで、絶縁膜３４１上に、有機絶縁膜３４８を形成する。有機絶縁膜３４８としては、ＳＯＧ法によって塗布された酸化珪素膜、ポリイミド、ポリアミド、アクリル等の有機絶縁膜を用いる。有機絶縁膜３４８は、基板上２００に形成されたＴＦＴによる凹凸を緩和し、平坦化する意味合いが強いので、平坦性に優れた膜が好ましい。
【００６０】
次に、フォトリソグラフィを用いて、有機絶縁膜３４８をパターン加工し、絶縁膜３４１に達するコンタクトホールを形成する。次に、形成されたコンタクトホールを覆うように、プラズマＣＶＤ法などを用いて窒化膜３４２を形成する（図４（Ｂ））。この窒化膜３４２は、有機絶縁膜３４８からの脱ガスを防止する役目を担う。
【００６１】
次に、フォトリソグラフィ法を用いて、ゲート絶縁膜３１７、絶縁膜３４１及び窒化膜３４２をパターン加工して、不純物領域３３０、３３３に達するコンタクトホールを形成する（図４（Ｃ））。次に、スパッタ法により、チタン又はチタンを主成分とする材料を用いてバリア膜３４９を形成し、続いてアルミニウム又はアルミニウムを主成分とする材料を用いて、膜厚０．３〜２μｍの厚さで導電膜３４７を形成する（図４（Ｄ））。
【００６２】
続いて、導電膜３４７を成膜後、常圧又は減圧下で、大気解放せずに加熱処理を行って、アルミニウムをリフローさせることで、コンタクトホールにアルミニウムを充填し、表面が平坦化された導電膜３４７を形成する（図４（Ｅ））。この加熱処理は、レーザ光の照射又は瞬間熱アニールにより行う。なおパターン加工した後に加熱処理を行っても構わないが、その場合、トランジスタのゲート電極を保護するため、該ゲート電極上に導電膜を残しておくことが好ましい。
【００６３】
次に、加熱処理により平坦化された導電膜３４７をパターン加工して、配線３４３〜３４６を形成する（図４（Ｆ））。その後、積層して配線を形成すると、図２に図示した半導体装置が完成する。
【００６４】
ＣＰＵなどに代表される機能回路を用途としたトランジスタは、ＬＤＤ構造又はＧＯＬＤ構造が好適であり、高速化のためには、トランジスタの微細化を図ることが好ましい。本実施例により完成されるトランジスタ３３８、３３９は、ＬＤＤ構造を有するため、表示素子の制御だけでなく、機能回路に用いることも好適である。また、微細化に伴って、ゲート絶縁膜３１７の薄膜化が欠かせないが、本実施例の工程では、ゲート絶縁膜３１７が第１導電膜３１８に被覆された状態でドーピング工程が行われ、ゲート絶縁膜３１７が保護されているため、微細化にも有効な作製方法といえる。
【００６５】
本実施例は上記の実施の形態、実施例と組み合わせて実施することが可能である。
【実施例３】
【００６６】
本発明の実施例について、図５を用いて説明する。本実施例では、同一表面上に画素部及び該画素部を制御する駆動回路、並びにメモリ及びＣＰＵを搭載したパネルについて説明する。図５は、ＴＦＴが形成された基板をシーリング材によって封止することによって形成された表示パネルの上面図であり、図５（Ｂ）は図５（Ａ）のＢ-Ｂ’における断面図、図５（Ｃ）は図５（Ａ）のＡ-Ａ’における断面図である。
【００６７】
図５（Ａ）はパネルの外観を示し、該パネルは、基板４００上に複数の画素がマトリクス状に配置された画素部４０１を有し、画素部４０１の周辺には、画素部４０１を制御する信号線駆動回路４０２、走査線駆動回路４０３を有する。そして、これらを囲むようにしてシール材４０７が設けられる。対向基板４０９は、画素部４０１及び信号線駆動回路４０２、走査線駆動回路４０３上のみに設けてもよいし、全面に設けてもよい。但し、発熱する恐れがあるＣＰＵ４０６には、放熱板を接するように配置することが好ましい。メモリ４０５は、不揮発性と揮発性のメモリのいずれでもよく、例えばＶＲＡＭ(画面表示専用メモリ)や、ＲＡＭなどに相当する。
【００６８】
基板４００上には、信号線駆動回路４０２及び走査線駆動回路４０３に信号を伝達するための入力端子部４１１が設けられ、該入力端子部４１１へはＦＰＣ４１２を介してビデオ信号等のデータ信号が伝達される。入力端子部４１１の断面は、図５（Ｂ）に示す通りであり、走査線もしくは信号線と同時に形成された配線からなる入力配線４１３とＦＰＣ４１２側に設けられた配線４１５とを、導電体４１６を分散させた樹脂４１７を用いて電気的に接続してある。なお、導電体４１６としては、球状の高分子化合物に金もしくは銀といったメッキ処理を施したものを用いれば良い。
【００６９】
図５（Ｃ）はパネルの断面図を示す。基板４００上には、画素部４０１、信号線駆動回路４０２及びＣＰＵ４０６が設けられる。画素部４０１にはＴＦＴ４３０と保持容量４２９が設けられ、信号線駆動回路４０２にはＴＦＴ４３１及び４３２が設けられ、ＣＰＵ４０６には複数のＴＦＴ４４０と配線４４１が設けられる。
【００７０】
ＴＦＴなどの半導体素子が設けられた基板４００と、対向基板４０９の間にはスペーサ４２２が設けられており、シール材４０７により接着されている。そして、画素部４０１と信号線駆動回路４０２上にはラビング処理された配向膜４３５、液晶層４２３、配向膜４２４、対向電極４２５及びカラーフィルタ４２６が設けられる。基板４００と対向基板４０９には偏光板４２７、４２８が設けられる。またＣＰＵ４０６を構成する素子として、半導体素子であるＴＦＴ４４０とその上層に積層形成された配線４４１を有する。
【００７１】
基板４００上の回路を構成する素子は、非晶質半導体に比べて移動度が高く、オン電流が大きい多結晶半導体（ポリシリコン）により形成され、それ故に同一表面上におけるモノリシック化が実現される。また、本発明の半導体装置の作製方法を適用することで、同一の基板４００上に画素部と駆動回路以外に、ＣＰＵなどの機能回路をも一体形成することができる。このようなパネルはシステムオンパネルとよばれ、システムの多機能化を図ることができる。また本パネルは、接続する外部ＩＣの個数が減少するため、小型・軽量・薄型が実現される。これは、最近普及が急速に進んだ携帯端末に適用すると、大変有効である。
【００７２】
なお本実施例では、１層目に半導体素子を形成し、その上層に配線を積層形成する場合を示したが、本発明はこれに限定されず、半導体素子（トランジスタ）を積層形成し、その上層に配線を積層形成してもよい。また、剥離方法を用いて、別の基板上に形成された半導体素子を剥離して貼り付けることで、半導体素子を積層形成し、その上層に配線を積層形成してもよい。
【００７３】
また、本実施例では、表示素子として液晶素子を用いたパネルを示したが、本発明はこれに限定されない。表示素子として、例えば発光素子などの他の表示素子を用いたパネルに適用してもよい。
【００７４】
図５では、画素部４０１の他にメモリ４０５とＣＰＵ４０６が具備されたパネルを示したが、以下には、それ以外の構成の機能回路を具備したパネルについて説明する。
【００７５】
図６（Ａ）は表示パネルであり、４５０が機能回路である。そして、機能回路４５０の構成とその簡単な動作について図６（Ｂ）〜（Ｄ）を用いて説明する。
【００７６】
図６（Ｂ）において、機能回路４５０は、メモリ１３１、ＣＰＵ１３２、ＶＲＡＭ１３３及びインターフェース１３４を有し、画素などの他の回路と共に同一基板上に一体形成されている。メモリ１３１は、ＳＲＡＭやＤＲＡＭといった揮発性メモリにより構成され、画像データを保存する。またＶＲＡＭ１３３は、ＳＲＡＭやＤＲＡＭといった揮発性メモリによって構成される。インターフェース１３４は、外部装置から入力された信号の一時的な保存、フォーマット変換などを行う。動作について簡単に説明すると、画像データや、キーボードやＲＯＭである外部装置から供給される制御信号は、インターフェース１３４及びシステムバス１３５を介して、ＣＰＵ１３２と外部装置との間で通信される。ＣＰＵ１３２は処理中の画像データやロジック回路の制御信号をメモリ１３１に一時的に格納し、処理された画像データはＶＲＡＭ１３３に格納される。ＶＲＡＭ１３３に格納された画像データは、駆動回路を介して、各画素に供給される。
【００７７】
図６（Ｃ）において、機能回路４５０は、フレームメモリ１３８、タイミング生成回路１３６及びフォーマット変換回路１３７を有し、画素などの他の回路と共に同一基板上に一体形成されている。タイミング生成回路１３６は、各駆動回路の動作タイミングを決めるクロック、クロックバックを生成する。フォーマット変換回路１３７は、外部装置からＦＰＣを介して入力される圧縮符号化された信号の伸長復号、画像の補間やリサイズなどの画像処理が行われる。フォーマット変換された画像データは、フレームメモリ１３８に格納され、この格納された画像データは、駆動回路を介して、各画素に供給される。
【００７８】
図６（Ｄ）において、機能回路４５０は、ＶＲＡＭ１３３、マスクＲＯＭ１４０、画像処理回路１３９、メモリ１３１、ＣＰＵ１３２及びインターフェース１３４を有し、画素などの他の回路と共に同一基板上に一体形成されている。インターフェース１３４およびシステムバス１３５を介して、キーボードなどの外部装置との間で制御信号が通信される。マスクＲＯＭ１４０には、プログラムデータや画像データが格納される。マスクＲＯＭ１４０に格納されているデータは、ＣＰＵ１３２によって、メモリ１３１との間で随時読み書きしながら処理される。画像データは画像処理回路１３９でリサイズ等の処理が施され、ＶＲＡＭ１３３に格納される。ＶＲＡＭ１３３に格納されたデータは、駆動回路を介して、各画素に供給される。
【００７９】
上述した機能回路４５０に含まれる各回路は、主に半導体素子により構成され、具体的にはトランジスタなどの３端子素子、ダイオードなどの２端子素子、容量素子及び抵抗素子などが挙げられる。そして、これらの半導体素子を電気的に接続する配線を作製する際、本発明の半導体装置の作製方法を適用すると、低誘電率の絶縁膜上に配線を形成することができるため、配線容量の低減に伴って、多層配線を作製することができる。その結果、配線の低抵抗化が実現され、半導体装置自体の高性能化、高機能化を実現することができる。
【００８０】
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【実施例４】
【００８１】
本発明を適用して作製される電子機器の一例として、デジタルカメラ、カーオーディオなどの音響再生装置、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(携帯電話、携帯型ゲーム機等)、家庭用ゲーム機などの記録媒体を備えた画像再生装置などが挙げられる。それら電子機器の具体例を図７に示す。
【００８２】
図７(Ａ)は携帯端末であり、本体９３０１、音声出力部９３０２、音声入力部９３０３、表示部９３０４、操作スイッチ９３０５及びアンテナ９３０６等を含む。なお、表示部９３０４に設ける表示素子として、自発光型の発光素子を用いると、バックライトなどが必要ないため、液晶素子を用いる場合に比べて、薄型・小型・軽量が実現されるため、図示する携帯端末には大変有効である。
【００８３】
図７（Ｂ）はＰＤＡ（personal・digital・assistant）であり、本体９１０１、スタイラス９１０２、表示部９１０３、操作ボタン９１０４及び外部インターフェース９１０５等を含む。図７（Ｃ）は、携帯型ゲーム機器であり、本体９２０１、表示部９２０２及び操作ボタン９２０３等を含む。図７（Ｄ）は、ゴーグル型ディスプレイであり、本体９５０１、表示部９５０２及びアーム部９５０３等を含む。
【００８４】
上記に挙げた電子機器において、表示部９３０４、９１０３、９２０２及び９５０２を含むパネルは、駆動回路やＣＰＵ等の機能回路を具備する。そして、駆動回路や機能回路には、本発明を適用した多層配線が形成されている。このように、駆動回路だけでなく、機能回路が一体形成されたパネルを有する電子機器は、接続するＩＣの個数を減らすことができるため、小型・軽量・薄型が実現され、大変好ましい。
【００８５】
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
【実施例５】
【００８６】
本実施例では、連続処理を行うマルチチャンバについて、図８を用いて説明する。
【００８７】
図８において、搬送室２２３は基板の搬入または搬出を行い、ロード・アンロード室とも呼ばれる。ここには、基板をセットしたキャリア２２４が配置される。共通室２２０は基板２２１を搬送する機構（搬送機構）２２２を含む。搬送機構２２２としては、基板のハンドリングを行うロボットアームなどが挙げられる。
【００８８】
共通室２２０にはゲート２３２〜２３７を介して複数の処理室が連結されている。図８の構成では共通室２２０を減圧（真空）の状態に設定し、各処理室はゲート２３２〜２３７によって共通室２２０と遮断されている。各処理室には排気ポンプを設けて、真空下での処理を行う。排気ポンプとしては、油回転ポンプ、メカニカルブースターポンプ、ターボ分子ポンプ若しくはクライオポンプ等を用いる。
【００８９】
成膜用処理室２４０〜２４２は、チタンを含むバリア膜、アルミニウムを含む導電膜、ゲルマニウムを含む反射防止膜等を形成する処理室である。これらの薄膜をスパッタリング法で形成する場合には、図示していないが、処理室にターゲット、高周波電源を用いたプラズマ発生手段、ガスの供給手段などが設けられる。
【００９０】
成膜用処理室２４０〜２４２で所定の薄膜を形成後、リフローを行うための加熱処理は、レーザ照射室２２８で行う。レーザ照射室２２８は、大気と遮断されており、基板を載置して、該基板の位置を制御する位置制御手段（ステージ２３１）、レーザ発振装置２３０、光学系２２９、中央演算処理装置及びメモリ等の記憶手段を兼ね備えたコンピューター等を有する。なお、成膜用処理室２４０〜２４２内に加熱手段が具備されている場合は、該手段を用いてリフロー工程を連続的に行うことができる。
【００９１】
なお、リフローを行うための加熱処理は、レーザ照射に限らず、ランプを用いてもよい。従って、マルチチャンバには、レーザ照射室２２８の代わりに、ランプを有する加熱処理室を有していてもよい。また、レーザ照射室２２８とランプを有する加熱処理室の両方を有していてもよい。
【００９２】
また、ヒータエッチング用処理室２２６は、所定のエッチング処理と加熱処理を同時に行う処理室である。なお、本マルチチャンバには、上記の処理室の他、パッシべーション膜を形成するＣＶＤ処理を行う処理室や、有機絶縁膜を形成するＳＯＧ処理を行う処理室等を設けてもよい。
【００９３】
以上の構成を有する本マルチチャンバは、レーザ照射室や成膜室が全て搭載され、連続処理を行うことができるため、一度も大気に晒すことなく、本発明を適用した半導体装置を作製することができる。従って、歩留まりよく作製することができ、信頼性の高い半導体装置を作製することができる。
【００９４】
本発明は、上記の実施の形態、実施例と自由に組み合わせることが可能である。
【図面の簡単な説明】
【００９５】
【図１】本発明の半導体装置の作製方法を示す図（実施の形態１、２）。
【図２】多層配線を具備した半導体装置を示す図（実施例１）。
【図３】本発明の半導体装置の作製方法を示す図（実施例２）。
【図４】本発明の半導体装置の作製方法を示す図（実施例２）。
【図５】ＣＰＵ、メモリを具備した半導体装置を示す図（実施例３）。
【図６】機能回路を示す図（実施例３）。
【図７】本発明が適用される電子機器を示す図（実施例４）。
【図８】チャンバを示す図（実施例５）。
【図１】
2004311984.tif 000003
【図２】
2004311984.tif 000004
【図３】
2004311984.tif 000005
【図４】
2004311984.tif 000006
【図５】
2004311984.tif 000007
【図６】
2004311984.tif 000008
【図７】
2004311984.tif 000009
【図８】
2004311984.tif 000010