(57)【要約】【課題】ＮチャネルのＦＥＴのみで構成でき、製造コストを低下させることができ、ゲート破壊を防ぐことができ、所望の昇圧電圧を得ることができるチャージポンプ回路を得る。【解決手段】キャパシタＣ１と、クロックによりオン／オフしてキャパシタＣ１に入力電圧Ｖｉｎを充電／充電停止するＮＭＯＳトランジスタＭ１と、前記クロックにより該ＮＭＯＳトランジスタＭ１と同期してオン／オフするＮＭＯＳトランジスタＭ２と、所定の安定化電圧Ｖｎを発生する電圧発生回路（Ｍ４，Ｒ２，Ｒ３，Ｒ４）と、ＮＭＯＳトランジスタＭ２がオフするときオンして前記電圧発生回路で発生した安定化電圧ＶｎをキャパシタＣ１の充電電圧に対し同極性で加算するＮＭＯＳトランジスタＭ３と、前記加算された電圧が出力用として充電されるキャパシタＣ２とを具備する。【選択図】  図１
2004364447.tif 000002
【特許請求の範囲】
【請求項１】
第１のキャパシタと、クロックによりオン／オフして該第１のキャパシタに入力電圧を充電／充電停止する第１のＮＭＯＳトランジスタと、前記クロックにより該第１のＮＭＯＳトランジスタと同期してオン／オフする第２のＮＭＯＳトランジスタと、所定の安定化電圧を発生する電圧発生回路と、前記第２のＮＭＯＳトランジスタがオフするときオンして前記電圧発生回路で発生した安定化電圧を前記キャパシタの充電電圧に対し同極性で加算する第３のＮＭＯＳトランジスタと、前記加算された電圧が出力用として充電される第２のキャパシタとを具備することを特徴とするチャージポンプ回路。
【請求項２】
請求項１に記載のチャージポンプ回路において、
前記電圧発生回路にバイアス電流を供給するバイアス電流供給回路を設けたことを特徴とするチャージポンプ回路。
【請求項３】
請求項２に記載のチャージポンプ回路において、
前記バイアス電流供給回路は、前記入力電圧による電流を前記電圧発生回路に供給する第５のＮＭＯＳトランジスタと、第３のキャパシタと、前記クロックによりオン／オフしてオン時に該第３のキャパシタに第１の電圧を充電しオフ時に該第３のキャパシタに充電した電圧に第２の電圧を同極性で加算して前記第５のＮＭＯＳトランジスタのゲートに印加させる第６のＮＭＯＳトランジスタとを具備することを特徴とするチャージポンプ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＮＭＯＳＦＥＴ（以下ＮＭＯＳトランジスタ又はトランジスタという。）のみを使用して入力電圧よりも高い任意の電圧を生成できるようにしたチャージポンプ回路に関するものである。
【０００２】
【従来の技術】
図３は典型的な従来例であるチャージポンプ回路の回路図である。この回路はＰＭＯＳＦＥＴ（以下ＰＭＯＳトランジスタ又はトランジスタという。）Ｍ１１、ＮＭＯＳトランジスタＭ１２、ＰＭＯＳトランジスタＭ１３、ＮＭＯＳトランジスタＭ１４を順次直列接続して、トランジスタＭ１１、Ｍ１２の共通接続点とトランジスタＭ１３，Ｍ１４の共通接続点との間にキャパシタＣ１１を接続し、電圧入力端子１１に入力される入力電圧ＶｉｎをトランジスタＭ１１のソースにはダイオードＤ１１を介して印加し、トランジスタＭ１２とＭ１３の共通接続点には直接印加し、トランジスタＭ１１〜Ｍ１４のゲートにクロック入力端子１３に入力するクロックＣＬＫを印加するようにしたものである。Ｃ１２は電圧出力端子１２に接続される出力キャパシタである。１４はＩＣ化される部分を示す。
【０００３】
このチャージポンプ回路では、クロックＣＬＫが「Ｈ」（ハイレベル）のときは、トランジスタＭ１２，Ｍ１４がオン、トランジスタＭ１１，Ｍ１３がオフするので、トランジスタＭ１２→キャパシタＣ１１→トランジスタＭ１４を経由して電流が流れ、キャパシタＣ１１にほぼ電圧Ｖｉｎが充電される。クロックＣＬＫが「Ｌ」（ロウレベル）のときは、トランジスタＭ１２，Ｍ１４がオフ、トランジスタＭ１１，Ｍ１３がオンするので、キャパシタＣ１１に充電された電圧に入力電圧Ｖｉｎを同極性で加算した電圧がキャパシタＣ１２に充電され、出力電圧として出力される。クロックＣＬＫが「Ｈ」と「Ｌ」を繰り返すことにより、出力電圧Ｖｏｕｔは２Ｖｉｎとなる。
【０００４】
【発明が解決しようとする課題】
しかし、上記の構成では、ＮチャネルとＰチャネルの両方の極性のＦＥＴを必要とすることから、高耐圧のプロセスを使用する場合にコストアップを招く。また、入力電圧が高いときは昇圧電圧も必然的に高くなり、印加電圧によっては特にＰチャネルＦＥＴのゲート耐圧を超えてしまい、ＦＥＴを破壊させる危険性がある。例えば、印加電圧が１２Ｖのときは昇圧電圧は２４Ｖとなり、ＰチャネルＦＥＴのゲート耐圧である２０Ｖを超え、そのＦＥＴを破壊させる。
【０００５】
本発明の目的は、ＮチャネルのＦＥＴのみで構成でき、ゲート破壊を防ぐことができ、所望の昇圧電圧を得ることができ、製造コストを低下させることができるチャージポンプ回路を提供することである。
【０００６】
【課題を解決するための手段】
請求項１にかかる発明は、第１のキャパシタと、クロックによりオン／オフして該第１のキャパシタに入力電圧を充電／充電停止する第１のＮＭＯＳトランジスタと、前記クロックにより該第１のＮＭＯＳトランジスタと同期してオン／オフする第２のＮＭＯＳトランジスタと、所定の安定化電圧を発生する電圧発生回路と、前記第２のＮＭＯＳトランジスタがオフするときオンして前記電圧発生回路で発生した安定化電圧を前記キャパシタの充電電圧に対し同極性で加算する第３のＮＭＯＳトランジスタと、前記加算された電圧が出力用として充電される第２のキャパシタとを具備することを特徴とするチャージポンプ回路とした。
【０００７】
請求項２にかかる発明は、請求項１に記載のチャージポンプ回路において、前記電圧発生回路にバイアス電流を供給するバイアス電流供給回路を設けたことを特徴とするチャージポンプ回路とした。
【０００８】
請求項３にかかる発明は、請求項２に記載のチャージポンプ回路において、前記バイアス電流供給回路は、前記入力電圧による電流を前記電圧発生回路に供給する第５のＮＭＯＳトランジスタと、第３のキャパシタと、前記クロックによりオン／オフしてオン時に該第３のキャパシタに第１の電圧を充電しオフ時に該第３のキャパシタに充電した電圧に第２の電圧を同極性で加算して前記第５のＮＭＯＳトランジスタのゲートに印加させる第６のＮＭＯＳトランジスタとを具備することを特徴とするチャージポンプ回路とした。
【０００９】
【発明の実施の形態】
［第１の実施形態］
図１は本発明の第１の実施形態のチャージポンプ回路の回路図である。Ｍ１，Ｍ２，Ｍ３，Ｍ４はＮＭＯＳトランジスタ、Ｒ１，Ｒ２，Ｒ３，Ｒ４は抵抗、Ｄ１，Ｄ２，Ｄ３は逆流阻止用のダイオード、Ｃ１，Ｃ２はキャパシタである。１は電圧入力端子、２は電圧出力端子、３はクロック入力端子である。符号４の部分をＩＣ化する場合、ダイオードＤ１，Ｄ２とキャパシタＣ１，Ｃ２は外付けとなる。
【００１０】
トランジスタＭ１，Ｍ２は１００ＫＨｚ程度のクロックＣＬＫにより同時にオン／オフする。トランジスタＭ３はトランジスタＭ２がオンするとオフし、オフするとオンする。抵抗Ｒ２，Ｒ３，Ｒ４とトランジスタＭ４は定電圧を発生する電圧発生回路を構成し、ノードＮ１の電圧を所定の定電圧Ｖｎ（＜Ｖｉｎ）に保持する。
【００１１】
さて、このチャージポンプ回路では、電圧入力端子１に電圧Ｖｉｎが入力された状態で、クロックＣＬＫが「Ｈ」になると、トランジスタＭ１，Ｍ２がオン、トランジスタＭ３がオフし、キャパシタＣ１にダイオードＤ１とトランジスタＭ１を介して電圧Ｖｉｎが充電される。次にクロックＣＬＫが「Ｌ」になると、トランジスタＭ１，Ｍ２がオフ、トランジスタＭ３がオンとなり、ノードＮ１の電圧ＶｎがキャパシタＣ１の電圧に同極性で加算され、この加算電圧「Ｖｉｎ＋Ｖｎ」がキャパシタＣ２に充電される。よって、クロックＣＬＫが「Ｈ」と「Ｌ」を繰り返すと、電圧出力端子２には「Ｖｉｎ＋Ｖｎ」の出力電圧Ｖｏｕｔが安定して出力する。例えば、Ｖｉｎ＝４８Ｖ、Ｖｎ＝１２Ｖとすれば、Ｖｏｕｔ＝５０Ｖの電圧が出力する。
【００１２】
このとき、ノードＮ１の電圧Ｖｎは、抵抗Ｒ２，Ｒ３，Ｒ４とトランジスタＭ４のしきい値によって決まるので、それらを予め適宜設定しておくことにより、その昇圧した出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎ〜２Ｖｉｎの範囲内の任意の電圧に設定することができる。
【００１３】
なお、トランジスタＭ３は、この回路構成ではトランジスタＭ２がオフしたときオンしにくいように見えるが、ゲート幅を比較的大きく設定することによりドレインとゲート間の浮遊容量を大きくして、確実にオンさせることができる。
【００１４】
［第２の実施形態］
図１のチャージポンプ回路では、入力電圧Ｖｉｎがある電圧以下の場合に、抵抗Ｒ２〜Ｒ４とトランジスタＭ４からなる電圧発生回路のバイアス電流が不足して、ノードＮ１の電圧が不安定になるおそれがある。
【００１５】
図２のチャージポンプ回路はこの点の改良を図って、ノードＮ１に安定した定電圧Ｖｎが生成されるようにするために、ＭＯＳトランジスタＭ５，Ｍ６、逆流阻止用ダイオードＤ４，Ｄ５、３ｐＦ程度の容量のキャパシタＣ３，Ｃ４、抵抗Ｒ５からなるバイアス電流供給回路５を追加し、このバイアス電流供給回路５により生成されるバイアス電流をトランジスタＭ４と抵抗Ｒ２〜Ｒ４からなる電圧発生回路にバイアス電流として供給できるようにしたものである。基準電圧端子６には電圧ＶＲ１が、基準電圧端子７には電圧ＶＲ２が印加する。
【００１６】
このバイアス電流供給回路５では、クロックＣＬＫが「Ｈ」のときトランジスタＭ６がオンして、基準電圧端子６からダイオードＤ４→キャパシタＣ３→トランジスタＭ６に電流が流れてキャパシタＣ３に電圧ＶＲ１が充電され、クロックＣＬＫが「Ｌ」のときトランジスタＭ６がオフしてそのキャパシタＣ３の電圧ＶＲ１に基準電圧端子５の電圧ＶＲ２を加算した電圧「Ｖｇ＝ＶＲ１＋ＶＲ２］がトランジスタＭ５のゲートに印加し、そのトランジスタＭ５の導通度を最大にして、トランジスタＭ３、抵抗Ｒ３，Ｒ４に十分なバイアス電流を供給し、ノードＮ１の電圧Ｖｎを安定化させる。キャパシタＣ４に充電された電荷はトランジスタＭ５のゲート電圧の安定化用として働く。
【００１７】
電圧ＶＲ１、ＶＲ２は入力電圧Ｖｉｎを基にして生成される電圧であり、ＶＲ１＝５Ｖ、ＶＲ２＝１０Ｖとすれば、Ｖｇ＝１５Ｖとなり、トランジスタＭ５を十分導通させてトランジスタＭ４、抵抗Ｒ３，Ｒ４にバイアス電流を供給するので、入力電圧Ｖｉｎが低下してもノードＮ１の必要な電圧Ｖｎを適正に生成保持させることができる。
【００１８】
【発明の効果】
以上から本発明によれば、ＮチャネルのＦＥＴのみで構成でき、製造コストを低下させることができ、ゲート破壊を防ぐことができ、所望の昇圧電圧を得ることができるチャージポンプ回路を得ることができる。
【図面の簡単な説明】
【図１】第１の実施形態のチャージポンプ回路の回路図である。
【図２】第２の実施形態のチャージポンプ回路の回路図である。
【図３】従来のチャージポンプ回路の回路図である。
【符号の説明】
１：電圧入力端子
２：電圧出力端子
３：クロック入力端子
４：ＩＣ
５：バイアス電流供給回路
６，７：基準電圧端子
【図１】
2004364447.tif 000003
【図２】
2004364447.tif 000004
【図３】
2004364447.tif 000005