(57)【要約】【課題】  駆動トランジスタのしきい電圧を補償するとともに，表示素子に不必要な電流が流れないようにする。【解決手段】  有機ＥＬ表示装置の画素回路において，駆動トランジスタのしきい電圧を補償するために駆動トランジスタＭ１のゲートには，ダイオード構成された補償トランジスタＭ２のゲートが接続されている。直前走査線Ｓｎ−１に選択信号が伝送されている間，トランジスタＭ１のゲートにプリチャージ電圧が印加される。このプリチャージ電圧によって有機ＥＬ素子ＯＬＥＤが発光しないように，トランジスタＭ５によってトランジスタＭ１と有機ＥＬ素子を電気的に切り離す。また，データ電圧がキャパシタＣｓｔに充電される間にも有機ＥＬ素子が発光しないように，トランジスタＭ５によってトランジスタＭ１と有機ＥＬ素子を電気的に切り離す。【選択図】  図３
2004334163.tif 000002
【特許請求の範囲】
【請求項１】
画像信号を示すデータ電圧を伝達する複数のデータ線と，選択信号を伝達する複数の走査線と，隣接する二つのデータ線と隣接する二つの走査線によって定義される各画素領域に形成される複数の画素回路と，を含む画像表示パネルにおいて，
前記各画素回路は，
印加される電流の量に対応して画像を表示する表示素子と，
主電極と制御電極の間にキャパシタが接続されており，前記主電極と前記制御電極の間の電圧に対応する電流を出力する第１トランジスタと，
前記第１トランジスタの制御電極に接続された制御電極を有し，ダイオードを構成する第２トランジスタと，
前記第２トランジスタの主電極に接続されており，現在走査線から供給される選択信号に応答して前記データ線から供給されるデータ電圧を前記第２トランジスタに伝達する第１スイッチング素子と，
第１制御信号に応答してプリチャージ電圧を前記第１トランジスタの制御電極に伝達する第２スイッチング素子と，
第２制御信号に応答して前記第１トランジスタと前記発光素子を電気的に遮断する第３スイッチング素子と，
を含むことを特徴とする画像表示パネル。
【請求項２】
前記第１制御信号は，直前走査線から供給される選択信号であることを特徴とする，請求項１に記載の画像表示パネル。
【請求項３】
前記第１制御信号に応じて前記プリチャージ電圧が前記第１トランジスタの制御電極に伝達される期間と前記現在走査線に選択信号が印加される期間に，前記データ電圧が前記データ線に印加されることを特徴とする，請求項２に記載の画像表示パネル。
【請求項４】
前記現在走査線に選択信号が印加される前に，前記データ線における前記データ電圧は，所定の値に調整されることを特徴とする，請求項３に記載の画像表示パネル。
【請求項５】
前記第２制御信号は，前記第１制御信号と共通であることを特徴とする，請求項１に記載の表示パネル。
【請求項６】
前記第１制御信号および第２制御信号は，直前走査線から供給される選択信号であり，
前記第２スイッチング素子は，第１導電型のトランジスタであり，
前記第３スイッチング素子は，前記第１導電型と反対の第２導電型のトランジスタであることを特徴とする，請求項５に記載の画像表示パネル。
【請求項７】
前記第２制御信号は，前記現在走査線から供給される選択信号であり，
前記第２スイッチング素子は，第１導電型のトランジスタであり，
前記第３スイッチング素子は，前記第１導電型と反対の第２導電型のトランジスタであることを特徴とする，請求項１に記載の表示パネル。
【請求項８】
前記第１制御信号は，直前走査線から供給される選択信号であることを特徴とする，請求項７に記載の表示パネル。
【請求項９】
前記第３スイッチング素子は，前記第１制御信号に応じて前記プリチャージ電圧が前記第１トランジスタの制御電極に伝達される間と，前記現在走査線供給される選択信号に応じて前記データ電圧が前記第１トランジスタの制御電極に伝達される間に，遮断されることを特徴とする，請求項１に記載の画像表示パネル。
【請求項１０】
前記第３スイッチング素子は，直列に接続される第３トランジスタと第４トランジスタを含み，
前記第２制御信号は，前記プリチャージ電圧が伝達される間に前記第３トランジスタを遮断させる第３制御信号と，前記データ電圧が伝達される間に前記第４トランジスタを遮断させる第４制御信号と，を含むことを特徴とする，請求項９に記載の画像表示パネル。
【請求項１１】
前記第１制御信号および前記第３制御信号は，前記直前走査線から供給される選択信号であり，
前記第２スイッチング素子は，第１導電型のトランジスタであり，
前記第３トランジスタは，前記第１導電型と反対の第２導電型のトランジスタであることを特徴とする，請求項１０に記載の画像表示パネル。
【請求項１２】
前記第４制御信号は，前記現在走査線から供給される選択信号であり，
前記第４トランジスタは，前記第１トランジスタと反対の導電型のトランジスタであることを特徴とする，請求項１０に記載の画像表示パネル。
【請求項１３】
前記第１スイッチング素子および前記第２スイッチング素子は，前記第１トランジスタおよび前記第２トランジスタと同一の導電型のトランジスタであることを特徴とする，請求項１に記載の画像表示パネル。
【請求項１４】
前記プリチャージ電圧は，前記データ線から供給されるデータ電圧の最低電圧より低いことを特徴とする，請求項１に記載の画像表示パネル。
【請求項１５】
画像信号を示すデータ電圧を伝達する複数のデータ線と，選択信号を伝達する複数の走査線と，隣接する二つのデータ線と隣接する二つの走査線によって定義される各画素領域に形成される複数の画素回路と，を含む画像表示パネルを備えた表示装置において，
前記各画素回路は，
印加される電流の量に対応して画像を表示する表示素子と，
主電極と制御電極の間にキャパシタが接続されており，前記主電極と前記制御電極の間の電圧に対応する電流を出力する第１トランジスタと，
前記第１トランジスタの制御電極に接続された制御電極を有し，ダイオードを構成する第２トランジスタと，
前記第２トランジスタの主電極に接続されており，現在走査線から供給される選択信号に応答して前記データ線から供給されるデータ電圧を前記第２トランジスタに伝達する第１スイッチング素子と，
第１制御信号に応答してプリチャージ電圧を前記第１トランジスタの制御電極に伝達する第２スイッチング素子と，
第２制御信号に応答して前記第１トランジスタと前記発光素子を電気的に遮断する第３スイッチング素子と，
を含み，
前記画像表示パネルに装着され，または，前記画像表示パネルに電気的に接続されて前記データ線に前記データ電圧を印加するデータ駆動部と，
前記画像表示パネルに装着され，または，前記画像表示パネルに電気的に接続されて前記走査線に前記選択信号を印加する走査駆動部と，
を含むことを特徴とする，画像表示装置。
【請求項１６】
制御電極と主電極の間にキャパシタが接続され，前記キャパシタに充電された電圧に対応する電流を出力する第１トランジスタと，前記第１トランジスタの制御電極に接続された制御電極を備え，ダイオードを構成する第２トランジスタと，前記第１トランジスタから出力される電流の量に対応して画像を表示する表示素子と，を含む画素回路を備えた画像表示装置の駆動方法において，
第１期間内に第１制御信号に応答して前記第１トランジスタの制御電極にプリチャージ電圧を伝達する段階と，
第２期間内に現在走査線から供給される選択信号に応答して前記第２トランジスタを通じて前記第１トランジスタの制御電極にデータ電圧を伝達する段階と，
を含み，
前記第１期間および前記第２期間のうち少なくとも一つの期間で前記第１トランジスタと前記発光素子が電気的に遮断されることを特徴とする，画像表示装置の駆動方法。
【請求項１７】
前記第１制御信号は，直前走査線から供給される選択信号であることを特徴とする，請求項１６に記載の画像表示装置の駆動方法。
【請求項１８】
前記第１期間において，前記第１制御信号に応答して，前記第１トランジスタと前記表示素子が電気的に遮断されることを特徴とする，請求項１６または１７に記載の画像表示装置の駆動方法。
【請求項１９】
前記第２期間において，第２制御信号に応答して，前記第１トランジスタと前記表示素子が電気的に遮断されることを特徴とする，請求項１６に記載の画像表示装置の駆動方法。
【請求項２０】
前記第２制御信号は，前記現在走査線から供給される選択信号であることを特徴とする，請求項１９に記載の画像表示装置の駆動方法。
【請求項２１】
前記第１期間と前記第２期間において，
前記第１トランジスタの制御電極に前記プリチャージ電圧または前記データ電圧が伝達することを阻止する段階をさらに含むことを特徴とする，請求項１６に記載の画像表示装置の駆動方法。
【請求項２２】
前記第１制御信号は，直前走査線から供給される選択信号であり，
前記第１期間において，前記直前走査線から供給される選択信号に応答して前記第１トランジスタと前記表示素子が電気的に遮断され，
前記第２期間において，前記現在走査線から供給される選択信号に応答して前記第１トランジスタと前記表示素子が電気的に遮断されることを特徴とする，請求項２１に記載の画像表示装置の駆動方法。
【請求項２３】
プリチャージ電圧と画像を示すデータ電圧に応答する画素回路において，
制御電極と主電極の間にキャパシタが接続され前記キャパシタに充電された電圧に対応する電流を出力する第１トランジスタと，
前記第１トランジスタの制御電極に制御電極が接続され，ダイオードを構成する第２トランジスタと，
前記第１トランジスタから出力される電流の量に対応して画像を表示する表示素子と，
前記第１トランジスタと前記表示素子の間に電気的に接続されるスイッチング部と，
を含み，
第１期間内に制御信号に応答して前記プリチャージ電圧を前記第１トランジスタの制御電極に伝達させ，第２期間内に選択信号に応答して前記データ電圧を前記第１トランジスタの制御電極に伝達させ，
前記スイッチング部は，前記第１期間と前記第２期間のうち少なくとも一つの期間で前記第１トランジスタと前記表示素子を電気的に遮断することを特徴とする，画素回路。
【請求項２４】
前記制御信号は，直前選択信号であることを特徴とする，請求項２３に記載の画素回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，画像表示パネル，画像表示装置，画像表示装置の駆動方法，および画素回路に関する。
【背景技術】
【０００２】
一般に，有機電界発光（以下，「ＥＬ: Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ」という）表示装置は，蛍光性有機化合物を電気的に励起して発光させる表示装置であって，Ｎ×Ｍ個の有機発光セルを電圧駆動あるいは電流駆動することによって映像を表現する。このような有機発光セルは，電子と正孔の均衡を保つことによって発光効率の向上を図っており，カソード（金属），電子注入層，電子輸送層，発光層，正孔輸送層，正孔注入層，アノード（ＩＴＯ）を含む多層構造を有している。
【０００３】
このように構成される有機発光セルを駆動する方式には，単純マトリックス方式と，トランジスタを利用した能動駆動方式がある。単純マトリックス方式は，正極線群と負極線群を直交するように形成し，両群から線を１本ずつ選択して，両線の交点に在る画素を直接駆動する方式である。これに対して，能動駆動方式は，トランジスタとキャパシタを各画素のＩＴＯ電極に接続し，キャパシタを維持素子として，瞬間的に印加された電圧を，例えば１フレーム期間維持する駆動方式である。この能動駆動方式はさらに，キャパシタで電圧を維持するために用いられる信号の形態によって，電圧駆動方式と電流駆動方式に分けられる。
【０００４】
電圧駆動方式は，階調度を示すデータ電圧を画素回路に供給して画像を表示する方式である。この電圧駆動方式を採用した場合，駆動トランジスタのしきい電圧および電子移動度の偏差によって画質が不均一となるおそれがある。一方の電流駆動方式は，階調度を示すデータ電流を画素回路に供給して画像を表示する方式である。この電流駆動方式によれば，電圧駆動方式で問題となる画質の均一性を確保することはできる。しかし，電流駆動方式では微小な電流で有機ＥＬ素子を制御しなければならないので，動作に必要な電圧にデータ線を充電するための充電時間を確保し難いという別の問題がある。
【０００５】
下記特許文献１は，ＥＬパネル等を駆動するトランジスタのしきい値特性のばらつきを，比較的少ない数のトランジスタを用いて比較的小さな電力消費により補償することが可能な電圧駆動方式のトランジスタ回路を開示している。
【０００６】
図１は，従来の画素回路であり，４個のトランジスタＭ１〜Ｍ４および有機ＥＬ素子ＯＬＥＤからなる。駆動トランジスタＭ１は，ゲートとソースの間の電圧に対応する電流を有機ＥＬ素子ＯＬＥＤに伝達する。また，駆動トランジスタＭ１のゲートとソースの間には記憶キャパシタＣｓｔが接続されている。トランジスタＭ２は，ダイオードを構成しており，そのゲートがトランジスタＭ１のゲートに接続されている。また，スイッチングトランジスタＭ３は，そのゲートが走査線Ｓｎに接続されており，トランジスタＭ４は，そのゲートが走査線Ｓｎ−１に接続されている。各トランジスタＭ１〜Ｍ４の極性は自由に設定できる。そして，各トランジスタＭ１〜Ｍ４の極性に各種入力電圧の極性が合わせられる。
【０００７】
トランジスタＭ３，Ｍ２，Ｍ４にデータ信号が流れている時，トランジスタＭ１，Ｍ２のしきい電圧が同一であれば，トランジスタＭ２によってトランジスタＭ１のしきい電圧が完全に補償される。しかし，駆動トランジスタＭ１のゲート電圧がトランジスタＭ３を通じて印加されるデータ電圧より高い場合には，ダイオード構成のトランジスタＭ２は遮断状態になって，データ電圧が駆動トランジスタＭ１のゲートに伝達されなくなる。これを防止するためには，走査線Ｓｎ−１の選択信号が印加されている期間にプリチャージ電圧Ｖｐを駆動トランジスタＭ１のゲートに印加して，プリチャージ電圧Ｖｐを最も低いデータ電圧より小さい値とする。このようにすれば，データ電圧が印加される時，駆動トランジスタＭ１のゲート電圧がプリチャージ電圧Ｖｐになるため，トランジスタＭ２によって構成されるダイオードは常に順方向となる。
【０００８】
【特許文献１】特開平１１−２７２２３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし，プリチャージ電圧Ｖｐが駆動トランジスタＭ１のゲートに伝達されれば，プリチャージ電圧Ｖｐと電源電圧ＶＤＤの差に相当する電圧によって駆動トランジスタＭ１に電流が流れる。この電流によって有機ＥＬ素子ＯＬＥＤは常に発光してしまい，ブラックレベルの階調を表現する場合には正常なブラックレベルを表現することができなくなる。また，従来の回路では，データ電圧が駆動トランジスタＭ１のゲートに伝達されてキャパシタＣｓｔに充電される間にも有機ＥＬ素子ＯＬＥＤに電流が流れてしまい，結果的に回路全体の消費電力が増加するおそれがあった。
【００１０】
本発明は，このような問題に鑑みてなされたもので，その目的は，駆動トランジスタのしきい電圧を補償すると共に，表示素子に不必要な電流が流れないように工夫された画像表示パネル，画像表示装置，画像表示装置の駆動方法，および画素回路を提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するために，本発明によれば，駆動トランジスタと表示素子の間にトランジスタが追加される。
【００１２】
そして，本発明の第１の観点によれば，画像信号を示すデータ電圧を伝達する複数のデータ線と，選択信号を伝達する複数の走査線と，隣接する二つのデータ線と隣接する二つの走査線間に形成される各画素領域に形成される複数の画素回路と，を含む画像表示パネルが提供される。各画素回路は，表示素子，第１トランジスタ，第２トランジスタ，および第１〜３スイッチング素子を含む。第１トランジスタは，主電極と制御電極間の電圧に対応する電流を出力し，主電極と制御電極の間にキャパシタが接続されている。第２トランジスタは，ダイオードを構成しており，その制御電極が第１トランジスタの制御電極に接続されている。第１スイッチング素子は，第２トランジスタの主電極に接続されており，現在走査線からの選択信号に応答してデータ線から供給されるデータ電圧を第２トランジスタに伝達する。第２スイッチング素子は，データ電圧が供給される前に第１制御信号に応答してプリチャージ電圧を第１トランジスタの制御電極に伝達する。第３スイッチング素子は，第２制御信号に応答して遮断され，第１トランジスタと表示素子を電気的に遮断する（切り離す）。
【００１３】
ここで，第１制御信号に応じてプリチャージ電圧が伝達される期間と現在走査線に選択信号が印加される期間において，データ電圧がデータ線に印加されることが好ましい。
【００１４】
第２制御信号は，第１制御信号であることが好ましい。また，第１制御信号および第２制御信号は，直前走査線から供給される選択信号であり，第２スイッチング素子と第３スイッチング素子は互いに，反対の導電型のトランジスタであることが好ましい。
【００１５】
また，第２制御信号は，現在走査線から供給される選択信号であることが好ましい。さらに，第２スイッチング素子と第３スイッチング素子は，互いに反対の導電型のトランジスタであることが好ましい。そして，第１制御信号は，直前走査線から供給される選択信号であることが好ましい。
【００１６】
上記課題を解決するために，本発明の第２の観点によれば，上述した画像表示パネルを含む画像表示装置が提供される。
【００１７】
また，上記課題を解決するために，本発明の第３の観点によれば，制御電極と主電極の間にキャパシタが接続され，キャパシタに充電された電圧に対応する電流を出力する第１トランジスタと，第１トランジスタの制御電極に接続された制御電極を備え，かつダイオードを構成する第２トランジスタと，第１トランジスタから出力される電流の量に対応して画像を表示する表示素子と，を含む画素回路を備えた画像表示装置の駆動方法が提供される。この方法によれば，第１期間において，第１制御信号に応答して第１トランジスタの制御電極にプリチャージ電圧が伝達される。また，第２期間において，現在走査線から供給される選択信号に応答して第２トランジスタを通じて第１トランジスタの制御電極にデータ電圧が伝達される。そして，データ電圧が遮断される。第１期間および第２期間のうち少なくとも一つの期間で第１トランジスタと表示素子は電気的に遮断される。
【００１８】
第１制御信号は，直前走査線から供給される選択信号であることが好ましい。また，第１期間において，第１制御信号に応答して，第１トランジスタと表示素子が電気的に遮断されることが好ましい。
【００１９】
第２期間において，第２制御信号に応答して，第１トランジスタと表示素子が電気的に遮断される。第２制御信号は，現在走査線から供給される選択信号であることが好ましい。
【００２０】
そして，第１期間内または第２期間内に，第１トランジスタの制御電極にプリチャージ電圧またはデータ電圧が伝達されることを阻止する期間を含ませることが好ましい。
【００２１】
また，上記課題を解決するために，本発明の第４の観点によれば，第１信号線から供給されるプリチャージ電圧と第２信号線から供給される画像を示すデータ電圧に応答する画素回路が提供される。この画素回路は，第１トランジスタ，第２トランジスタ，表示素子，およびスイッチング部を含む。第１トランジスタは，キャパシタに充電された電圧に対応する電流を出力し，制御電極と主電極の間にキャパシタが接続されている。ダイオードを構成する第２トランジスタの制御電極は，第１トランジスタの制御電極に接続されている。スイッチング部は，第１トランジスタと表示素子間に電気的に接続されている。第１期間内に制御信号に応答してプリチャージ電圧が第１トランジスタの制御電極に伝達され，第２期間内に選択信号に応答してデータ電圧が第１トランジスタの制御電極に伝達される。そして，スイッチング部は，第１期間と第２期間のうち少なくとも一つの期間で第１トランジスタと表示素子を電気的に遮断する。
【発明の効果】
【００２２】
本発明によれば，第１トランジスタ（駆動トランジスタ）と第２トランジスタ（補償トランジスタ）の各しきい電圧が同一であれば，第１トランジスタのしきい電圧の偏差を補償することができる。また，本発明によれば，キャパシタにプリチャージ電圧が充電される間に，このプリチャージ電圧によって形成された電流が第１トランジスタに流れなくなる。これによって，ブラックレベル階調が一層暗く表示され，コントラストが向上する。また，キャパシタにデータ電圧が充電される間に，第１トランジスタに電流が流れなくなるため消費電力を減らすことができる。
【発明を実施するための最良の形態】
【００２３】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。また，ある部分が他の部分と接続されていると説明されている場合，これは直接的な接続だけでなく，その中間に他の素子が介在する間接的な電気的接続も含む。
【００２４】
（第１の実施の形態）
まず，図２を参照して本発明の第１の実施の形態にかかる有機ＥＬ表示装置について説明する。図２は，本実施の形態にかかる有機ＥＬ表示装置の概略的な平面図である。
【００２５】
図２に示したように，本実施の形態にかかる有機ＥＬ表示装置は，有機ＥＬ表示パネル１０，走査駆動部２０，およびデータ駆動部３０を含む。
【００２６】
有機ＥＬ表示パネル１０は，列方向に延びる複数のデータ線Ｄ１〜Ｄｍ，行方向に延びる複数の走査線Ｓ１〜Ｓｎ，および複数の画素回路１１を含む。データ線Ｄ１〜Ｄｍは，各画素の輝度を決めるデータ電圧を画素回路１１に伝達し，走査線Ｓ１〜Ｓｎは，特定の画素回路１１を選択するための選択信号を画素回路１１に伝達する。画素回路１１は，隣接した二つのデータ線Ｄ１〜Ｄｍと隣接した二つの走査線Ｓ１〜Ｓｎによって定義される画素領域に形成されている。
【００２７】
走査駆動部２０は，走査線Ｓ１〜Ｓｎに選択信号を順次に出力し，データ駆動部３０は，データ線Ｄ１〜Ｄｍに画像信号としてのデータ電圧を印加する。
【００２８】
走査駆動部２０とデータ駆動部３０の両方またはいずれか一方は，表示パネル１０に直接電気的に接続されるか，あるいは，テープキャリアパッケージ（ＴＣＰ）などにチップなどの形態で装着された状態で表示パネル１０に接着され，電気的に接続され得る。また，表示パネル１０に接着されて電気的に接続されている可撓性印刷回路基板（ＦＰＣ）またはフィルムなどに，走査駆動部２０とデータ駆動部３０の両方またはいずれか一方をチップなどの形態で装着することも可能である。これをＣｏＦ（ｃｈｉｐ  ｏｎ  ｆｌｅｘｉｂｌｅ  ｂｏａｒｄ／ｃｈｉｐ  ｏｎ  ｆｉｌｍ）方式という。この他，走査駆動部２０とデータ駆動部３０の両方またはいずれか一方を，表示パネル１０のガラス基板上に直接装着すること，またはガラス基板上に走査線，データ線，および薄膜トランジスタと共通の層で形成されている駆動回路に置き換えて直接装着することもできる。これをＣｏＧ（ｃｈｉｐ  ｏｎ  ｇｌａｓｓ）方式という。
【００２９】
次に，図３および図４を参照して，本実施の形態にかかる有機ＥＬ表示装置の画素回路１１について詳細に説明する。図３は，本本実施の形態にかかる画素回路１１の等価回路図であり，図４は，図３の画素回路１１を駆動するための駆動信号の波形図である。図３では説明の便宜上，ｍ番目データ線Ｄｍとｎ番目走査線Ｓｎに接続された画素回路１１だけを示した。そして走査線に関する用語を定義すれば，現在選択信号を伝達しようとする走査線を“現在走査線”とし，現在選択信号が伝達される直前に選択信号を伝達した走査線を“直前走査線”とする。
【００３０】
図３に示したように，本発実施の形態にかかる画素回路１１は，有機ＥＬ素子（表示素子）ＯＬＥＤ，トランジスタＭ１〜Ｍ５，およびキャパシタＣｓｔを含む。トランジスタＭ１〜Ｍ４はＰチャネル型ＭＯＳ(Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ)トランジスタで形成され，トランジスタＭ５は，Ｎチャネル型ＭＯＳトランジスタで形成されている。このようなトランジスタＭ１〜Ｍ５は，表示パネル１０のガラス基板上に形成されるゲート電極，ドレーン電極，およびソース電極をそれぞれ制御電極および２つの主電極とする薄膜トランジスタであることが好ましい。
【００３１】
駆動トランジスタ（第１トランジスタ）Ｍ１は，電源電圧ＶＤＤにソース（主電極）が接続され，ゲート（制御電極）とソースの間にキャパシタＣｓｔが接続されている。キャパシタＣｓｔは，トランジスタＭ１のゲート−ソース電圧ＶＧＳを一定期間維持する。ダイオードとして構成された補償トランジスタ（第２トランジスタ）Ｍ２のゲートには，トランジスタＭ１のゲート（制御電極）が接続されている。スイッチングトランジスタ（第１スイッチング素子）Ｍ３は，現在走査線Ｓｎからの選択信号に応答してデータ線Ｄｍからのデータ電圧をトランジスタＭ２に伝達する。トランジスタＭ２のゲートとドレインにはトランジスタ（第２スイッチング素子）Ｍ４のソースが接続されている。トランジスタＭ４は，期間Ｔ１に直前走査線Ｓｎ−１から印加される論理的低レベル（ローレベル）選択信号に応答して，トランジスタＭ１とトランジスタＭ２の各ゲート電圧を引き下げる。
【００３２】
トランジスタ（第３スイッチング素子，第３トランジスタ，スイッチング部）Ｍ５は，トランジスタＭ１のドレインと有機ＥＬ素子ＯＬＥＤのアノードの間に接続されており，直前走査線Ｓｎ−１からのローレベル選択信号に応答してトランジスタＭ１と有機ＥＬ素子ＯＬＥＤを電気的に遮断する（切り離す）。有機ＥＬ素子ＯＬＥＤは，カソードが負電位源Ｖｓｓに接続されており，印加される電流に対応する輝度の光を発する。負電位源Ｖｓｓとしては，電源電圧（正電位源）ＶＤＤより低電位のもの，例えば接地電位などを用いることができる。
【００３３】
以下，図４を参照して，本実施の形態にかかる画素回路１１の動作について詳細に説明する。
【００３４】
図４に示すように，まず，プリチャージ期間（第１期間）Ｔ１において，直前走査線Ｓｎ−１からの選択信号がローレベルになって，トランジスタＭ４は導通（オン）し，トランジスタＭ５は遮断（オフ）する。ここで，プリチャージ電圧Ｖｐが十分に低い電位であれば，導通したトランジスタＭ４は，“直前走査線Ｓｎ−１のローレベル電圧＋しきい電圧ＶＴＨ”をトランジスタＭ１のゲートに伝達する。対して，プリチャージ電圧Ｖｐが“直前走査線Ｓｎ−１のローレベル電圧＋しきい電圧ＶＴＨ”よりも高電位であれば，導通したトランジスタＭ４は，プリチャージ電圧ＶｐをトランジスタＭ１のゲートに伝達する。プリチャージ電圧Ｖｐは，最大階調レベルを得るために，トランジスタのゲートに印加される電圧，つまり，データ線Ｄｍを通じて印加される最低データ電圧より僅かに低い値であることが好ましい。このようにすれば，データ線Ｄｍを通じてデータ電圧が印加されたとき，このデータ電圧はトランジスタＭ１のゲート電圧より常に大きくなる。したがって，トランジスタＭ１は順方向に連結されて，データ電圧がキャパシタＣｓｔに充電される。
【００３５】
このとき，プリチャージ電圧Ｖｐによって，トランジスタＭ１のゲート−ソース電圧ＶＧＳが増加すると，トランジスタＭ１に大きい電流が流れようとする。このような電流が有機ＥＬ素子ＯＬＥＤに供給されると，発光すべきではない期間にあるにも関わらず，有機ＥＬ素子ＯＬＥＤが発光してしまうことになる。この結果，正確なブラック階調が表現できなくなる。この点，本実施の形態によれば，プリチャージ期間Ｔ１においてトランジスタＭ５はオフ状態であるため，トランジスタＭ１と有機ＥＬ素子ＯＬＥＤが電気的に遮断され，有機ＥＬ素子ＯＬＥＤにプリチャージ電圧Ｖｐによる電流が流れなくなる。したがって，ブラック階調を正確に表現できるようになる。また，トランジスタＭ１と有機ＥＬ素子ＯＬＥＤに不必要な電流が流れなくなるため，消費電力が低減する。
【００３６】
次のブランキング期間Ｔ２では，現在走査線Ｓｎからの選択信号が論理的高レベル（ハイレベル）に維持された状態で直前走査線Ｓｎ−１からの選択信号がハイレベルになる。そして，このブランキング期間Ｔ２内に，データ線Ｄｍから供給されるデータ電圧は，現在走査線Ｓｎに接続された画素回路１１に対応するレベルに変更される。このデータ電圧は，実際に画素回路に印加されるレベルに調整されることが好ましい。もし，ブランキング期間Ｔ２がなければ，現在のデータ電圧がトランジスタＭ１のゲートに印加される前に，現在走査線Ｓｎからの選択信号がローレベルになってしまい，データ線Ｄｍに印加された直前データ電圧がトランジスタＭ３を通じてトランジスタＭ１に伝達するおそれがある。本実施の形態では，ブランキング期間Ｔ２が存在するため，このような問題は生じず，いわゆるクロストークも回避される。
【００３７】
続くデータ充電期間Ｔ３では，現在走査線Ｓｎから供給される選択信号がローレベルになってトランジスタＭ３が導通（オン）する。これによって，トランジスタＭ３を通じてデータ線Ｄｍから供給されるデータ電圧がトランジスタＭ２に伝達される。トランジスタＭ２はダイオードを構成しているため，データ電圧からトランジスタＭ２のしきい電圧ＶＴＨ２を差し引いた電圧がトランジスタＭ１のゲートに伝達される。この電圧はキャパシタＣｓｔに充電されて一定期間維持される。そして，直前走査線Ｓｎ−１からの選択信号はハイレベルであるのでトランジスタＭ５は導通（オン）している。
【００３８】
続く発光期間Ｔ４において，トランジスタＭ１のゲート−ソース電圧ＶＧＳに対応する電流ＩＯＬＥＤが有機ＥＬ素子ＯＬＥＤに供給されて，有機ＥＬ素子ＯＬＥＤが発光する。この電流ＩＯＬＥＤは式１のようになる。
【００３９】
【数１】
2004334163.tif 000003
【００４０】
ここで，ＶＴＨ１はトランジスタＭ１のしきい電圧であり，ＶＤＡＴＡはデータ線Ｄｍから供給されるデータ電圧であり，βは定数である。
【００４１】
このとき，トランジスタＭ１のしきい電圧ＶＴＨ１とトランジスタＭ２のしきい電圧ＶＴＨ２が同一であれば，式１は式２のようになる。
【００４２】
【数２】
2004334163.tif 000004
【００４３】
式２から明らかなように，トランジスタＭ１のしきい電圧ＶＴＨ１に関係なくデータ線Ｄｍを通じて印加されるデータ電圧に対応する電流が，有機ＥＬ素子ＯＬＥＤに流れる。
【００４４】
このように，本実施の形態によれば，駆動用トランジスタＭ１のしきい電圧の偏差を補償することができ，また，プリチャージ電圧Ｖｐに応じて，所定期間，有機ＥＬ素子ＯＬＥＤに電流が流れないようにすることが可能となる。
【００４５】
また，本実施の形態にかかる画素回路１１では，トランジスタＭ４，Ｍ５を制御するために直前走査線Ｓｎ−１を用いたが，プリチャージ期間Ｔ１内にトランジスタＭ４を導通させ，トランジスタＭ５を遮断させる制御信号を伝達する別途の制御線（図示せず）を備えるようにしてもよい。
【００４６】
（第２の実施の形態）
第１の実施の形態では，プリチャージ期間Ｔ１において，トランジスタＭ１と有機ＥＬ素子ＯＬＥＤを遮断するために，トランジスタＭ４とは反対導電型のトランジスタＭ５を用いた。これに対して，トランジスタＭ５をトランジスタＭ４と同一導電型のトランジスタに置き換えることも可能である。以下，このような回路構成を有する本発明の第２の実施の形態について，図５および図６を参照しながら詳細に説明する。
【００４７】
図５は，本実施の形態にかかる画素回路の等価回路図であり，図６は，図５の画素回路を駆動するための駆動信号の波形図である。
【００４８】
図５に示したように，本実施の形態にかかる画素回路は，第１の実施の形態にかかる画素回路に対して，トランジスタＭ５がトランジスタＭ６に置き換えられ，制御線Ｃｎが追加された構成を有する。詳しく説明すれば，トランジスタＭ６は，トランジスタＭ１〜Ｍ４と同様にＰチャネル型ＭＯＳトランジスタであり，制御線Ｃｎからのハイレベルの制御信号に応答して遮断（オフ）する。そして制御線Ｃｎに印加される制御信号は，図６に示したように，直前走査線Ｓｎ−１に流れる選択信号の論理反転信号（相補信号）である。この構成によって，第１の実施の形態と同様にプリチャージ期間Ｔ１内にトランジスタＭ６が遮断されて，有機ＥＬ素子ＯＬＥＤに電流が流れることが防止される。なお，ブランキング期間Ｔ２においても，制御線Ｃｎに流れる制御信号をハイレベルにすることが望ましい。
【００４９】
このように，本実施の形態によれば，同一タイプのトランジスタで画素回路を実現することができるため，第１の実施の形態に比べて製造工程が簡略化される。
【００５０】
（第３の実施の形態）
第１の実施の形態にかかる画素回路は，プリチャージ期間Ｔ１に有機ＥＬ素子ＯＬＥＤに電流を流さないようにするために，トランジスタＭ５を備えているが，このトランジスタＭ５を用いて，データ充電期間（第２期間）Ｔ３に有機ＥＬ素子ＯＬＥＤに電流を流さないようにすることもできる。次に，このような回路構成を有する本発明の第３の実施の形態について，図７を参照しながら詳細に説明する。
【００５１】
図７は，本実施の形態にかかる画素回路の等価回路図である。
【００５２】
図７に示すように，本実施の形態にかかる画素回路は，第１の実施の形態にかかる画素回路に対して，トランジスタＭ５のゲートの接続先が直前走査線Ｓｎ−１から現在走査線Ｓｎに変更された構成を有する。そして，本実施の形態にかかる画素回路は，図４に示した駆動信号によって駆動される。
【００５３】
本実施の形態にかかる画素回路によれば，データ充電期間Ｔ３において，データ線Ｄｍから供給されたデータ電圧がキャパシタＣｓｔに充電される間に，現在走査線Ｓｎから供給される選択信号によってトランジスタＭ５が遮断されて，トランジスタＭ１と有機ＥＬ素子ＯＬＥＤが電気的に切り離される。したがって，キャパシタＣｓｔにデータ電圧が充電される間に有機ＥＬ素子ＯＬＥＤには電流が流れない。
【００５４】
次に，現在走査線Ｓｎからの選択信号がハイレベルになれば，トランジスタＭ５は導通して，トランジスタＭ１と有機ＥＬ素子ＯＬＥＤは電気的に接続される。この結果，キャパシタＣｓｔに充電された電圧に対応する電流ＩＯＬＥＤが有機ＥＬ素子ＯＬＥＤに流れて有機ＥＬ素子ＯＬＥＤは発光する（発光期間Ｔ４）。
【００５５】
本実施の形態によれば，データ電圧がキャパシタＣｓｔに充電される間に有機ＥＬ素子ＯＬＥＤには電流が流れないため，消費電力が低減する。
【００５６】
また，本実施の形態にかかる画素回路において，トランジスタＭ５をトランジスタＭ１〜Ｍ４と同一導電型とすることもできる。このような場合，走査線Ｓｎに流れる選択信号の論理反転信号（相補信号）でトランジスタＭ５を駆動する。
【００５７】
（第４の実施の形態）
第３の実施の形態では，データ充電期間Ｔ３において，有機ＥＬ素子ＯＬＥＤに電流が流れないようにしたが，これに加えてプリチャージ期間Ｔ１においても，有機ＥＬ素子ＯＬＥＤに電流が流れないようにすることもできる。以下，このような回路構成を有する本発明の第４の実施の形態について，図８および図９を参照しながら詳細に説明する。
【００５８】
図８は，本実施の形態にかかる画素回路の等価回路図であり，図９は，図８の画素回路に属する有機ＥＬ素子ＯＬＥＤに流れる電流を示す図面である。
【００５９】
図８に示すように，本実施の形態にかかる画素回路は，図３に示した第１の実施の形態にかかる画素回路に対して，トランジスタ（第４トランジスタ）Ｍ７が追加された構成を有する。この追加されたトランジスタＭ７は，Ｎチャネル型ＭＯＳトランジスタであって，トランジスタＭ５とともに，トランジスタＭ１と有機ＥＬ素子ＯＬＥＤのアノードの間に直列に接続されている。そして，トランジスタＭ５のゲートは，直前走査線Ｓｎ−１に接続されており，トランジスタＭ７のゲートは，現在走査線Ｓｎに接続されている。なお，トランジスタＭ５とトランジスタＭ７の位置は，互いに入れ替えることも可能である。図８に示した本実施の形態にかかる画素回路は，第１，３の実施の形態にかかる画素回路と同様に，図４に示した駆動信号によって駆動される。
【００６０】
このような構成を有する本実施の形態にかかる画素回路によれば，プリチャージ期間Ｔ１において，直前走査線Ｓｎ−１から供給される選択信号によってトランジスタＭ５が遮断され，プリチャージ電圧Ｖｐに応じて有機ＥＬ素子ＯＬＥＤに電流が流れなくなる。また，データ充電期間Ｔ４において，現在走査線Ｓｎから供給される選択信号によって，トランジスタＭ７が遮断され，データ電圧がキャパシタＣｓｔに充電される間に有機ＥＬ素子ＯＬＥＤに電流が流れなくなる。発光期間Ｔ４では，トランジスタＭ５とトランジスタＭ７は共に導通しているので，キャパシタＣｓｔに充電された電圧に対応する電流が有機ＥＬ素子ＯＬＥＤに流れる。
【００６１】
本実施の形態にかかる画素回路において，トランジスタＭ５をトランジスタＭ４と同じ導電型のトランジスタに置き換えることも可能である。この場合，置き換えられたトランジスタのゲートには，直前走査線Ｓｎ−１に流れる選択信号の論理反転信号を入力する。同様に，トランジスタＭ７をトランジスタＭ３と同じ導電型のトランジスタに置き換えることも可能である。この場合，置き換えられたトランジスタのゲートには，現在走査線Ｓｎに流れる選択信号の論理反転信号を入力する。
【００６２】
図９から明らかなように，図１の従来の画素回路によれば，プリチャージ期間Ｔ１において，有機ＥＬ素子ＯＬＥＤに大きい電流が流れ，同様にデータ充電期間Ｔ３においても有機ＥＬ素子ＯＬＥＤに電流が流れる（図９中，“１００”）。これに対して，図３に示した第１の実施の形態にかかる画素回路によれば，プリチャージ期間Ｔ１において，有機ＥＬ素子ＯＬＥＤに電流が流れない。ただし，データ充電期間Ｔ３では有機ＥＬ素子ＯＬＥＤに電流が流れる（図９中，“１１０”）。そして，図８に示した第４の実施の形態にかかる画素回路によれば，プリチャージ期間Ｔ１とデータ充電期間Ｔ３の両期間において，有機ＥＬ素子ＯＬＥＤに電流が流れない（図９中，“１２０”）。
【００６３】
（第５の実施の形態）
第４の実施の形態にかかる画素回路は，Ｐチャネル型のトランジスタＭ１〜Ｍ４を備えているが，これらをＮチャネル型ＭＯＳトランジスタに置き換えることも可能である。このような回路構成を有する本発明の第５の実施の形態について，図１０および図１１を参照しながら詳細に説明する。
【００６４】
図１０は，本実施の形態にかかる画素回路の等価回路図であり，図１１は，図１０の画素回路の駆動信号の波形図である。
【００６５】
図１０に示したように，本実施の形態にかかる画素回路は，図８に示した第４の実施の形態にかかる画素回路に対して，Ｐチャネル型ＭＯＳトランジスタＭ１〜Ｍ４がＮチャネル型ＭＯＳトランジスタＭ１１〜Ｍ１４に置き換えられ，Ｎチャネル型ＭＯＳトランジスタＭ５，Ｍ７がＰチャネル型ＭＯＳトランジスタＭ１５，Ｍ１６に置き換えられた構成を有する。そして，図１０に示した本実施の形態にかかる画素回路は，図８に示した第４の実施の形態にかかる画素回路と対称の回路構造を有する。詳しく説明すれば，トランジスタＭ１１は，基準電圧Ｖｓｓにソースが接続されており，有機ＥＬ素子ＯＬＥＤは，アノードが電源電圧ＶＤＤに接続されている。そして，トランジスタＭ１５とトランジスタＭ１６は，有機ＥＬ素子ＯＬＥＤのカソードとトランジスタＭ１１のドレインの間に直列に接続されている。
【００６６】
図１１と図４を比較すれば明らかなように，図１０に示した本実施の形態にかかる画素回路の駆動信号（図１１）は，図８に示した第４の実施の形態にかかる画素回路の駆動信号（図４）を論理反転させたものである。このような駆動信号によって，図１０に示した本実施の形態にかかる画素回路は，図８に示した第４の実施の形態にかかる画素回路と略同一に動作する。そして，本実施の形態によれば，第４の実施の形態と同様の効果が得られる。
【００６７】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００６８】
例えば，第５の形態にかかる画素回路と第４の実施の形態にかかる画素回路との関係のように，構成トランジスタをＮチャネル型からＰチャネル型に置き換えること，また，Ｐチャネル型からＮチャネル型に置き換えることは，全ての実施の形態に適用可能である。また，上述したトランジスタと実質的に同一の機能を有するものであれば，Ｐチャネル型とＮチャネル型の組み合わせに制限はない。また，ＭＯＳトランジスタの他のスイッチング素子を使用して画素回路を実現することもできる。
【００６９】
また，有機ＥＬ表示装置を例に挙げて本発明の実施の形態を説明したが，本発明は，有機ＥＬ素子に限定されず，電流によって光を発光する他の発光表示装置にも適用できる。
【産業上の利用可能性】
【００７０】
本発明は，例えば，電圧駆動方式の有機電界発光表示装置に適用可能である。
【図面の簡単な説明】
【００７１】
【図１】従来の画素回路の等価回路図である。
【図２】本発明の実施の形態にかかる有機ＥＬ表示装置の概略的な平面図である。
【図３】本発明の第１の実施の形態にかかる画素回路の等価回路図である。
【図４】図３の画素回路を駆動する駆動信号の波形図である。
【図５】本発明の第２の実施の形態にかかる画素回路の等価回路図である。
【図６】図５の画素回路を駆動する駆動信号の波形図である。
【図７】本発明の第３の実施の形態にかかる画素回路の等価回路図である。
【図８】本発明の第４の実施の形態にかかる画素回路の等価回路図である。
【図９】図１，図３，図８に示した各画素回路に属する有機ＥＬ素子に流れる電流の特性を示すグラフである。
【図１０】本発明の第５の実施の形態にかかる画素回路の等価回路図である。
【図１１】図１０の画素回路を駆動する駆動信号の波形図である。
【符号の説明】
【００７２】
１０：有機ＥＬ表示パネル
１１：画素回路
２０：走査駆動部
３０：データ駆動部
Ｃｎ：制御線
Ｄ１〜Ｄｍ：データ線
Ｓ１〜Ｓｎ：走査線
Ｍ１〜Ｍ６：トランジスタ
ＶＤＤ：電源電圧
Ｃｓｔ：キャパシタ
ＩＯＬＥＤ：電流
ＯＬＥＤ：有機ＥＬ素子
Ｔ１：プリチャージ期間
Ｔ２：ブランキング期間
Ｔ３：データ充電期間
Ｔ４：発光期間
ＶＧＳ：ゲート−ソース電圧
Ｖｐ：プリチャージ用電圧
Ｖｓｓ：基準電圧
【図１】
2004334163.tif 000005
【図２】
2004334163.tif 000006
【図３】
2004334163.tif 000007
【図４】
2004334163.tif 000008
【図５】
2004334163.tif 000009
【図６】
2004334163.tif 000010
【図７】
2004334163.tif 000011
【図８】
2004334163.tif 000012
【図９】
2004334163.tif 000013
【図１０】
2004334163.tif 000014
【図１１】
2004334163.tif 000015