(57)【要約】【課題】安定した形状のベースコレクタメサを有するヘテロ接合バイポーラトランジスタ、及びその製造方法を提供する。【解決手段】基板１０の（１００）面上に、サブコレクタ層２１から構成されるサブコレクタメサと、コレクタ層２２、グレーデッド層２３、ベース層２４、及びエミッタ層２５から構成されるベースコレクタメサと、エミッタコンタクト層２６から構成されるエミッタメサとを形成して、ＤＨＢＴ１とする。そして、ＩｎＧａＡｓベース層２４及びＩｎＰコレクタ層２２のそれぞれを、その側面に（０１０）等価面を有意に含み、かつ、（０１−１）等価面を有意に含まない、互いに略同一な平面形状のベースメサ及びコレクタメサに形成する。また、ベース電極３２を、ベースメサの平面形状を反映した台形形状に形成する。【選択図】　図１
2004071981.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板の（００１）等価面上に設けられたコレクタ層と、前記コレクタ層上に設けられたベース層と、前記ベース層上に設けられたエミッタ層とを備え、前記コレクタ層及び前記エミッタ層がそれぞれ前記ベース層よりも大きいバンドギャップを有する半導体材料から形成された、ダブルヘテロ構造を有するヘテロ接合バイポーラトランジスタであって、
前記ベース層及び前記コレクタ層のそれぞれは、その側面に（０１０）等価面を有意に含み、かつ、（０１−１）等価面を有意に含まない、互いに略同一な平面形状を有するベースメサ及びコレクタメサを形成するとともに、前記ベースメサ上に設けられたベース電極は、前記ベースメサの平面形状を反映した形状に形成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項２】
前記エミッタ層に対して設けられたエミッタ電極を備え、
前記ベース電極は、前記エミッタ電極側に位置する第１の辺が、前記第１の辺の反対側にある第２の辺よりも長い形状に形成されていることを特徴とする請求項１記載のヘテロ接合バイポーラトランジスタ。
【請求項３】
前記エミッタ層上に設けられたエミッタコンタクト層を含んで形成されたエミッタメサと、前記エミッタメサ上に設けられたエミッタ電極とを備え、
前記ベース電極は、前記エミッタメサ及び前記エミッタ電極側に位置する第１の辺の長さＬ１が、前記第１の辺に沿う方向での前記エミッタメサの長さＬＥに対して、条件
Ｌ１＜ＬＥ＜Ｌ１＋０．２μｍ
を満たす形状に形成されていることを特徴とする請求項１記載のヘテロ接合バイポーラトランジスタ。
【請求項４】
前記ベース層はＩｎＧａＡｓからなり、かつ、前記コレクタ層はＩｎＰからなることを特徴とする請求項１記載のヘテロ接合バイポーラトランジスタ。
【請求項５】
基板と、前記基板の（００１）等価面上に設けられたコレクタ層と、前記コレクタ層上に設けられたベース層と、前記ベース層上に設けられたエミッタ層とを備え、前記コレクタ層及び前記エミッタ層がそれぞれ前記ベース層よりも大きいバンドギャップを有する半導体材料から形成された、ダブルヘテロ構造を有するヘテロ接合バイポーラトランジスタの製造方法であって、
前記基板の（００１）等価面上に、前記コレクタ層と、前記ベース層とを順次形成する層形成工程と、
前記ベース層上に形成された第１エッチングマスクを用い、所定のエッチング液によって前記ベース層の所定部分を除去して、ベースメサを形成する第１エッチング工程と、
前記ベースメサ及び前記コレクタ層上に前記ベースメサの平面形状を反映した形状で形成された第２エッチングマスクを用い、所定のエッチング液によって前記コレクタ層の所定部分を除去して、前記ベースメサと略同一な平面形状を有するコレクタメサを形成する第２エッチング工程と
を備えることを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
【請求項６】
前記ベースメサ及び前記コレクタメサは、その側面に（０１０）等価面を有意に含み、かつ、（０１−１）等価面を有意に含まない形状に形成されることを特徴とする請求項５記載のヘテロ接合バイポーラトランジスタの製造方法。
【請求項７】
前記ベース層はＩｎＧａＡｓからなり、かつ、前記コレクタ層はＩｎＰからなることを特徴とする請求項５記載のヘテロ接合バイポーラトランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ダブルヘテロ構造を有するヘテロ接合バイポーラトランジスタ、及びその製造方法に関するものである。
【０００２】
【従来の技術】
ヘテロ接合型のバイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏ−ｊｕｎｃｔｉｏｎ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）は、電流利得が高く、かつ高周波特性に優れている。このため、このようなトランジスタは、高速光通信システムにおける送受信器用の増幅器などとして利用されるようになりつつある。
【０００３】
このようなＨＢＴでは、ベース層よりも大きいエネルギーバンドギャップ（Ｅｇ）を有する半導体材料からエミッタ層が構成される。これにより、ベース層のキャリア濃度を高くしてもエミッタ注入効率を高く維持することができ、上記のように優れた特性を有するバイポーラトランジスタが実現される。
【０００４】
【発明が解決しようとする課題】
ＨＢＴの構造として、ダブルヘテロ構造を有するＨＢＴ（ＤＨＢＴ：Ｄｏｕｂｌｅ　Ｈｅｔｅｒｏ−ｊｕｎｃｔｉｏｎ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）が知られている。ＤＨＢＴの具体的な構成としては、例えば、ＩｎＰ基板上に、ＩｎＰからなるコレクタ層、ＩｎＧａＡｓからなるベース層、ＩｎＰまたはＩｎＡｌＡｓからなるエミッタ層、及びＩｎＧａＡｓからなるエミッタコンタクト層を順次積層した構成がある。また、米国特許第５６０６１８５号公報には、ＩｎＰコレクタ層とＩｎＧａＡｓベース層との間にグレーデッド層を形成して、ベース・コレクタ界面でのバンド不連続性の影響を低減することが記載されている。
【０００５】
このような構成のＤＨＢＴの製造工程において、ベース層を含むベースメサ、及びコレクタ層を含むコレクタメサを形成する場合、形成しようとするメサの平面形状に対応したパターンのエッチングマスクを用い、リン酸系のエッチング液によってＩｎＧａＡｓベース層をウエットエッチングする。続いて、ベース層と同じエッチングマスクを用い、塩酸系のエッチング液によってＩｎＰコレクタ層をウエットエッチングする。これにより、ベースメサ及びコレクタメサからなるベースコレクタメサが形成される。
【０００６】
しかしながら、このようなベースコレクタメサの形成方法では、ＩｎＰ層をウエットエッチングする際の結晶方位［０１０］の方向のエッチング速度が速いために、ＩｎＰコレクタ層が過度にサイドエッチされてしまうという問題がある。このとき、ベースコレクタメサは、比較的薄いベース層の下にあるコレクタ層がえぐられて、ベースメサが庇状のメサ形状となる場合がある。さらに、このようなメサ形状において、ベースメサ上にベース電極を形成した場合、ベース層が崩れる可能性があるなど、ベースコレクタメサの不安定性が問題となる。
【０００７】
本発明は、以上の問題点を解決するためになされたものであり、安定した形状のベースコレクタメサを有するヘテロ接合バイポーラトランジスタ、及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
このような目的を達成するために、本発明によるヘテロ接合バイポーラトランジスタは、（ａ）基板と、基板の（００１）等価面上に設けられたコレクタ層と、コレクタ層上に設けられたベース層と、ベース層上に設けられたエミッタ層とを備え、コレクタ層及びエミッタ層がそれぞれベース層よりも大きいバンドギャップを有する半導体材料から形成された、ダブルヘテロ構造を有するヘテロ接合バイポーラトランジスタであって、（ｂ）ベース層及びコレクタ層のそれぞれは、その側面に（０１０）等価面を有意に含み、かつ、（０１−１）等価面を有意に含まない、互いに略同一な平面形状を有するベースメサ及びコレクタメサを形成するとともに、（ｃ）ベースメサ上に設けられたベース電極は、ベースメサの平面形状を反映した形状に形成されていることを特徴とする。
【０００９】
上記したダブルヘテロ接合バイポーラトランジスタにおいては、ＩｎＧａＡｓなどからなるベース層を含むベースメサと、ＩｎＰなどからなるコレクタ層を含むコレクタメサとを（０１０）等価面をメサ側面として有する略同一の平面形状のメサとして形成して、ベースメサ及びコレクタメサからなるベースコレクタメサを構成している。
【００１０】
これにより、コレクタ層をウエットエッチングする際の結晶方位［０１０］の方向のエッチング速度が速い場合など、コレクタ層のサイドエッチが発生する場合であっても、ベースコレクタメサにおいて、ベースメサが不安定な庇状のメサ形状となることが防止される。したがって、安定した形状のベースコレクタメサを有するダブルヘテロ接合バイポーラトランジスタが実現される。
【００１１】
また、ベースメサ上のベース電極を、（０１０）等価面をメサ側面として有するベースメサの平面形状を反映した形状に形成している。これにより、上記したメサ構造を有するバイポーラトランジスタにおいて、そのベース抵抗ＲＢを低減することが可能となる。
【００１２】
また、本発明によるヘテロ接合バイポーラトランジスタの製造方法は、（１）基板と、基板の（００１）等価面上に設けられたコレクタ層と、コレクタ層上に設けられたベース層と、ベース層上に設けられたエミッタ層とを備え、コレクタ層及びエミッタ層がそれぞれベース層よりも大きいバンドギャップを有する半導体材料から形成された、ダブルヘテロ構造を有するヘテロ接合バイポーラトランジスタの製造方法であって、（２）基板の（００１）等価面上に、コレクタ層と、ベース層とを順次形成する層形成工程と、（３）ベース層上に形成された第１エッチングマスクを用い、所定のエッチング液によってベース層の所定部分を除去して、ベースメサを形成する第１エッチング工程と、（４）ベースメサ及びコレクタ層上にベースメサの平面形状を反映した形状で形成された第２エッチングマスクを用い、所定のエッチング液によってコレクタ層の所定部分を除去して、ベースメサと略同一な平面形状を有するコレクタメサを形成する第２エッチング工程とを備えることを特徴とする。
【００１３】
上記したダブルヘテロ接合バイポーラトランジスタの製造方法においては、ＩｎＧａＡｓなどからなるベース層を含むベースメサを形成するためのウエットエッチングと、ＩｎＰなどからなるコレクタ層を含むコレクタメサを形成するためのウエットエッチングとを、それぞれ形状の異なるエッチングマスクを用いて別々に実行して、ベースメサとコレクタメサとが互いに略同一な平面形状を有するようにベースコレクタメサの形成を行っている。
【００１４】
これにより、コレクタ層をウエットエッチングする際の結晶方位［０１０］の方向のエッチング速度が速い場合など、コレクタ層のサイドエッチが発生する場合であっても、ベースコレクタメサにおいて、ベースメサが不安定な庇状のメサ形状となることが防止される。したがって、安定した形状のベースコレクタメサを有するダブルヘテロ接合バイポーラトランジスタを好適に製造することが可能となる。この場合、ベースメサ及びコレクタメサは、その側面に（０１０）等価面を有意に含み、かつ、（０１−１）等価面を有意に含まない形状に形成されることが好ましい。
【００１５】
また、ダブルヘテロ接合バイポーラトランジスタは、エミッタ層に対して設けられたエミッタ電極を備え、ベース電極は、エミッタ電極側（真性トランジスタ領域側）に位置する第１の辺が、第１の辺の反対側にある第２の辺よりも長い形状に形成されていることを特徴とする。このような形状のベース電極とすることにより、上記した構成を有するバイポーラトランジスタにおいて、そのベース抵抗ＲＢを充分に低減することができる。
【００１６】
また、エミッタ層上に設けられたエミッタコンタクト層を含んで形成されたエミッタメサと、エミッタメサ上に設けられたエミッタ電極とを備え、ベース電極は、エミッタメサ及びエミッタ電極側に位置する第１の辺の長さＬ１が、第１の辺に沿う方向でのエミッタメサの長さＬＥに対して、条件
Ｌ１＜ＬＥ＜Ｌ１＋０．２μｍ
を満たす形状に形成されていることを特徴とする。このような形状のベース電極とすることにより、上記した構成を有するバイポーラトランジスタにおいて、そのベース抵抗ＲＢを充分に低減することができる。
【００１７】
また、ベース層はＩｎＧａＡｓからなり、かつ、コレクタ層はＩｎＰからなることを特徴とする。このような半導体材料を用いることにより、上記した構成を有するダブルヘテロ接合バイポーラトランジスタ、及びその製造方法を、好適に実現することができる。また、これ以外の半導体材料を用いても良い。
【００１８】
【発明の実施の形態】
以下、図面とともに本発明によるヘテロ接合バイポーラトランジスタ、及びその製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
【００１９】
図１は、本発明によるダブルヘテロ構造を有するヘテロ接合バイポーラトランジスタ（Ｄｏｕｂｌｅ　Ｈｅｔｅｒｏ−ｊｕｎｃｔｉｏｎ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ、以下、ＤＨＢＴ）の一実施形態の構成を示す図であり、図１（ａ）は平面図、図１（ｂ）はＩ−Ｉ矢印断面図を示している。本実施形態によるバイポーラトランジスタは、半導体材料としてＩＩＩ−Ｖ族化合物半導体を用いて形成されたＤＨＢＴである。
【００２０】
本実施形態のＤＨＢＴ１は、図１（ｂ）に示すように、基板１０と、基板１０の（００１）等価面上に設けられたコレクタ層２２と、コレクタ層２２上に設けられたベース層２４と、ベース層２４上に設けられたエミッタ層２５とを備えている。また、本実施形態においては、さらに、基板１０とコレクタ層２２との間にサブコレクタ層２１が、コレクタ層２２とベース層２４との間にグレーデッド層２３が、エミッタ層２５上にエミッタコンタクト層２６が、それぞれ設けられている。
【００２１】
ここで、図１（ａ）においては、ＤＨＢＴ１を構成している半導体積層構造での結晶方位及び面方位を、［１００］、［０１１］、［０１−１］、及び［０１０］の各結晶方位を示した座標系によって図示してある。このような結晶方位及び面方位では、上記した半導体層２１〜２６が形成される基板１０の（００１）等価面は、（１００）面となる。なお、（００１）等価面とは、（００１）面、及び（００１）面と結晶学的に等価な面をいう。以下において、（０１０）等価面、及び（０１−１）等価面等についても同様である。
【００２２】
基板１０上に順次積層されて形成された各半導体層２１〜２６のうち、サブコレクタ層２１は、ＤＨＢＴ１において、第１のメサであるサブコレクタメサを構成している。このサブコレクタメサは、基板１０の（１００）面上において、図１（ａ）中に示した結晶方位［０１１］の方向に伸びる２個の側面と、結晶方位［０１−１］の方向に伸びる２個の側面との４個の側面によって囲まれる略長方形状の平面形状を有して形成されている。
【００２３】
また、コレクタ層２２、グレーデッド層２３、ベース層２４、及びエミッタ層２５は、第２のメサであるベースコレクタメサを構成している。ベースコレクタメサは、コレクタ層２２を含むコレクタメサと、ベース層２４を含むベースメサとの２つのメサからなる。また、このベースコレクタメサは、サブコレクタメサ上において、結晶方位［０１１］の方向に伸びる２個の側面と、結晶方位［０１０］または［００１］の方向に伸びる４個の側面との６個の側面によって囲まれる略六角形状の平面形状を有して形成されている。
【００２４】
また、エミッタコンタクト層２６は、第３のメサであるエミッタメサを構成している。このエミッタメサは、ベースコレクタメサ上において、結晶方位［０１１］の方向に伸びる２個の側面と、結晶方位［０１−１］の方向に伸びる２個の側面との４個の側面によって囲まれる略長方形状の平面形状を有して形成されている。また、この長方形状のエミッタメサは、図１（ａ）に示すように、結晶方位［０１１］の方向を長手方向とし、また、図１（ｂ）に示すように、結晶方位［０１１］の方向について逆メサ状の断面形状を有している。
【００２５】
以上の各層２１〜２６からなる半導体積層構造により、図１（ａ）及び（ｂ）に示したＤＨＢＴ１は、基板１０上にサブコレクタメサ、ベースコレクタメサ、及びエミッタメサが順次形成されたトリプルメサ構造のダブルヘテロ接合バイポーラトランジスタとなっている。
【００２６】
ＤＨＢＴ１を構成しているこれらの３つのメサに対し、それぞれ所定の層に対して電気的に接続されるように、コレクタ、ベース、エミッタの各電極が設けられている。
【００２７】
すなわち、サブコレクタメサを構成するサブコレクタ層２１上には、ベースコレクタメサが設けられている領域を除く上面側の所定位置に、サブコレクタ層２１に対して電気的に接続されるコレクタ電極３１が形成されている。図１の構成においては、結晶方位［０１１］の方向を長手方向とする略長方形状を有する２個のコレクタ電極３１が、ベースコレクタメサを挟む図中の左右の位置にそれぞれ設けられている。
【００２８】
ベースコレクタメサを構成するエミッタ層２５上には、エミッタメサが設けられている領域を除く上面側の所定位置に、エミッタ層２５を介してベース層２４に対して電気的に接続されるベース電極３２が形成されている。図１の構成においては、結晶方位［０１１］の方向を長手方向とする略台形形状を有する２個のベース電極３２が、エミッタメサを挟む図中の左右の位置にそれぞれ設けられている。
【００２９】
また、エミッタメサを構成するエミッタコンタクト層２６上には、その上面側の所定位置に、エミッタコンタクト層２６を介してエミッタ層２５に対して電気的に接続されるエミッタ電極３３が形成されている。図１の構成においては、結晶方位［０１１］の方向を長手方向とする略長方形状を有する１個のエミッタ電極３３が、エミッタメサの略中心の位置に設けられている。
【００３０】
また、コレクタ電極３１が設けられている領域を除くサブコレクタメサ上、及びベースコレクタメサの側面上などの所定部位には、窒化ケイ素（Ｓｉ３Ｎ４、以下ＳｉＮ）などからなる絶縁膜１５が設けられている。この絶縁膜１５は、各電極３１〜３３の間を絶縁し、あるいは、各半導体層２１〜２６を保護する機能を有する。
【００３１】
コレクタ層２２、グレーデッド層２３、ベース層２４、及びエミッタ層２５からなるベースコレクタメサ、及びベースコレクタメサ上に設けられるベース電極３２の構成について、さらに具体的に説明する。
【００３２】
ベースコレクタメサは、上述したように、コレクタ層２２からなるコレクタメサと、ベース層２４からなるベースメサとを含んでいる。ここで、本ＤＨＢＴ１においては、ベース層２４及びコレクタ層２２のそれぞれは、そのメサ側面に、（０１０）等価面を有意に含み、かつ、（０１−１）等価面を有意に含まない形状を有するベースメサ及びコレクタメサを形成している。
【００３３】
また、これらのベースメサと、コレクタメサとは、互いに略同一な平面形状を有している。これによって、ベースメサ及びコレクタメサを含むベースコレクタメサが構成されている。
【００３４】
ベースコレクタメサは、図１（ａ）に示すように、結晶方位［０１１］の方向に伸びる２個の側面２ａ、２ｂと、結晶方位［０１０］または［００１］の方向に伸びる４個の側面２ｃ、２ｄ、２ｅ、２ｆとの６個の側面によって囲まれる略六角形状の平面形状を有している。
【００３５】
具体的には、結晶方位［０１１］の方向に伸びる側面については、図１（ａ）中の左側の側面２ａは（−１−１１）面となっている。また、右側の側面２ｂは（−１１−１）面となっている。また、結晶方位［０１０］または［００１］の方向に伸びる側面については、左上側の側面２ｃは（００１）面となっている。また、左下側の側面２ｄは（０−１０）面となっている。また、右上側の側面２ｅは（０１０）面となっている。また、右下側の側面２ｆは（００−１）面となっている。
【００３６】
また、この六角形状のベースコレクタメサ上には、ベース電極３２が設けられている。ここで、本ＤＨＢＴ１においては、ベース電極３２は、ベースメサを含むベースコレクタメサの平面形状を反映した形状に形成されている。すなわち、ベース電極３２は、図１（ａ）に示すように、結晶方位［０１１］の方向に伸びるエミッタメサの左右の両側でのベースコレクタメサ上の領域内に、その領域の平面形状に沿った略台形形状の平面形状を有してそれぞれ形成されている。
【００３７】
本実施形態によるＤＨＢＴ１の具体的な構成例としては、例えば以下のようなｎｐｎ型の構成がある。まず、トリプルメサ構造を有するＤＨＢＴ１を形成するための基板１０としては、半絶縁性のＩｎＰ基板１０を用いることができる。
【００３８】
ＩｎＰ基板１０上のサブコレクタ層２１は、ｎ＋型のＩｎｘＧａ１−ｘＡｓ、及びｎ＋型のＩｎＰにより構成される。このようなサブコレクタ層２１は、例えば、膜厚を３００ｎｍ、ドーパントをＳｉ、ドーピング濃度を２．０×１０１９（ｃｍ−３）として形成されたＩｎＧａＡｓ層と、膜厚を２０ｎｍ、ドーパントをＳｉ、ドーピング濃度を２．０×１０１９（ｃｍ−３）として形成されたＩｎＰ層とを積層することによって実現される。
【００３９】
また、コレクタ層２２は、ｉ型のＩｎＰにより構成される。このようなコレクタ層２２は、例えば、膜厚を３３０ｎｍ、ドーパントをＳｉ、ドーピング濃度を１．０×１０１６（ｃｍ−３）として形成されたＩｎＰ層によって実現される。
【００４０】
また、グレーデッド層２３は、ｉ型のＩｎｘ（ＧａＡｌ）１−ｘＡｓ、及びｉ型のＩｎｘＧａ１−ｘＡｓにより構成される。このようなグレーデッド層２３は、例えば、膜厚を１００ｎｍ、ドーパントをＳｉ、ドーピング濃度を５．０×１０１６（ｃｍ−３）として形成されたＩｎＧａＡｌＡｓ層と、膜厚を２０ｎｍ、ドーピングを無しとして形成されたＩｎＧａＡｓ層とを積層することによって実現される。
【００４１】
また、ベース層２４は、ｐ＋型のＩｎｘＧａ１−ｘＡｓにより構成される。このようなベース層２４は、例えば、膜厚を５０ｎｍ、ドーパントをＣ、ドーピング濃度を４．０×１０１９（ｃｍ−３）として形成されたＩｎＧａＡｓ層によって実現される。
【００４２】
また、エミッタ層２５は、ｎ型のＩｎＰにより構成される。このようなエミッタ層２５は、例えば、膜厚を１０ｎｍ、ドーパントをＳｉ、ドーピング濃度を４．０×１０１８（ｃｍ−３）として形成されたＩｎＰ層によって実現される。
【００４３】
また、エミッタコンタクト層２６は、ｉ型のＩｎｘＧａ１−ｘＡｓ、及びｎ＋型のＩｎｘＧａ１−ｘＡｓにより構成される。このようなエミッタコンタクト層２６は、例えば、膜厚を５０ｎｍ、ドーピングを無しとして形成されたＩｎＧａＡｓ層と、膜厚を２００ｎｍ、ドーパントをＳｉ、ドーピング濃度を２．０×１０１９（ｃｍ−３）として形成されたＩｎＧａＡｓ層とを積層することによって実現される。
【００４４】
本構成例では、ＤＨＢＴ１は、ｎｐｎ型のダブルヘテロ接合バイポーラトランジスタとして構成される。ここで、本構成例において、ＩｎＧａＡｓ層でのＩｎ及びＧａの混合比ｘは、好ましくは０．５３である。また、グレーデッド層２３は、例えば、Ｉｎ０．５３Ｇａ０．２４Ａｌ０．２３ＡｓからＩｎ０．５３Ｇａ０．４７Ａｓへと、コレクタ層２２側からベース層２４側に向けて変化していくように構成される。
【００４５】
ここで、エミッタ層２５の膜厚については、５ｎｍ以上２０ｎｍ以下とすることが好ましい。すなわち、膜厚が５ｎｍよりも小さいと、エミッタとしての機能が充分に得られない。また、膜厚が２０ｎｍよりも大きいと、図１（ｂ）に示す構成においてエミッタ層２５をトンネリング電流として通過するベース電流が流れにくくなる。
【００４６】
また、サブコレクタメサ、ベースコレクタメサ、及びエミッタメサ上にそれぞれ形成されるコレクタ電極３１、ベース電極３２、及びエミッタ電極３３の各電極は、例えば、チタン（Ｔｉ）、白金（Ｐｔ）、及び金（Ａｕ）とった金属材料から構成される。
【００４７】
本実施形態によるＤＨＢＴ１の動作について説明する。ここで、エミッタ接地回路においてＤＨＢＴ１を動作させる場合を考えると、ベース・エミッタ電流は以下の経路を通って流れる。すなわち、ベース・エミッタ電流は、ベース−エミッタ間に印加される順バイアス電圧により、ベース電極３２からエミッタ層２５をトンネルしてベース層２４へと流れ、さらに、ベース層２４中を流れてエミッタ領域に達する。そして、この電流は、再び、エミッタ層２５のエミッタ領域を通過してエミッタコンタクト層２６へと流れ、エミッタ電極３３に到達する。
【００４８】
一方、コレクタ・エミッタ電流は以下の経路を通って流れる。すなわち、コレクタ・エミッタ電流は、コレクタ−エミッタ間に印加される電圧により、コレクタ電極３１からサブコレクタ層２１、コレクタ層２２、グレーデッド層２３、ベース層２４、エミッタ層２５、及びエミッタコンタクト層２６を順次に流れ、エミッタ電極３３に到達する。
【００４９】
本実施形態によるＤＨＢＴ１の効果について説明する。図１（ａ）及び（ｂ）に示したダブルヘテロ接合バイポーラトランジスタにおいては、ＩｎＧａＡｓなどからなるベース層２４を含むベースメサと、ＩｎＰなどからなるコレクタ層２２を含むコレクタメサとを（０１０）等価面をメサ側面として有する略同一の平面形状のメサとして形成して、ベースメサ及びコレクタメサからなるベースコレクタメサを構成している。
【００５０】
これにより、後述するようにコレクタ層２２をウエットエッチングする際の結晶方位［０１０］の方向のエッチング速度が速い場合など、コレクタ層２２のサイドエッチが発生する場合であっても、ベースコレクタメサにおいて、コレクタメサの上方に位置して比較的薄いベース層２４からなるベースメサが不安定な庇状のメサ形状となることが防止される。したがって、ベースメサ上にベース電極３２を形成したときにベース層２４が崩れるなどのベースコレクタメサの不安定性が抑制されて、安定した形状のベースコレクタメサを有するダブルヘテロ接合バイポーラトランジスタが実現される。
【００５１】
また、このような構成では、ＤＨＢＴ１のベース・コレクタ間容量ＣＢＣが低減されるので、ＤＨＢＴを高速化することができる。
【００５２】
図２は、図１に示したＤＨＢＴにおけるベース・コレクタ間容量ＣＢＣの低減について示す図である。ここで、図２（ａ）は、四角形状のベースコレクタメサを有する従来のＤＨＢＴを示す平面図である。また、図２（ｂ）は、六角形状のベースコレクタメサを有する図１に示したＤＨＢＴを示す平面図である。なお、これらの図２（ａ）及び（ｂ）においては、電極等の図示を省略している。
【００５３】
図２（ａ）に示した従来構成のＤＨＢＴでは、ベースコレクタメサは、結晶方位［０１１］の方向を長手方向とする長さＬＢ、幅ＷＢの長方形状に形成されている。ここで、このベースコレクタメサの長さをＬＢ＝６．５μｍ、幅をＷＢ＝５．２μｍとすると、メサ面積はＳ＝３３．８μｍ２となる。
【００５４】
一方、図２（ｂ）に示した本発明によるＤＨＢＴ１では、ベースコレクタメサは、上述したように、結晶方位［０１１］の方向を長手方向とする長さＬＢ、幅ＷＢの長方形から角を取った六角形状に形成されている。ここで、図２（ａ）の場合と同様に、このベースコレクタメサの長さをＬＢ＝６．５μｍ、幅をＷＢ＝５．２μｍとすると、メサ面積はＳ＝２０．３μｍ２となる。
【００５５】
すなわち、六角形状のベースコレクタメサを有する図２（ｂ）のＤＨＢＴ１では、長方形状のベースコレクタメサを有する図２（ａ）のＤＨＢＴに比べて、ベースコレクタメサの面積Ｓが約６０％まで低減される。また、ベース・コレクタ間容量ＣＢＣは、ベースメサ面積Ｓに対して比例関係にある。したがって、図１（ａ）、（ｂ）、及び図２（ｂ）に示した構成によれば、ベース・コレクタ間容量ＣＢＣが従来に比べて約６０％まで低減される。
【００５６】
また、このようなベース・コレクタ間容量ＣＢＣの低減により、ＤＨＢＴの高速化が実現される。例えば、ＤＨＢＴの高周波特性を示す最大発振周波数ｆｍａｘについて考えると、従来構成でのｆｍａｘ＝１５０ＧＨｚに対して、ベースコレクタメサの平面形状を六角形状とする上記構成を採用することによって、ｆｍａｘ＝１９０ＧＨｚ程度まで最大発振周波数が向上される。
【００５７】
また、図１（ａ）及び（ｂ）に示した構成では、ベースメサを含むベースコレクタメサ上のベース電極３２を、（０１０）等価面をメサ側面として有するベースコレクタメサの平面形状を反映した形状に形成している。これにより、上記したメサ構造を有するＤＨＢＴにおいて、そのベース抵抗ＲＢを低減することが可能となる。
【００５８】
図３は、図１に示したＤＨＢＴにおけるベース抵抗ＲＢの低減について示す図である。ここで、図３（ａ）は、長方形状のベース電極を有するＤＨＢＴを示す平面図である。また、図３（ｂ）は、台形形状のベース電極を有する図１に示したＤＨＢＴを示す平面図である。なお、これらの図３（ａ）及び（ｂ）においては、コレクタ電極等の図示を省略している。
【００５９】
図３（ａ）に示した構成のＤＨＢＴでは、ベースコレクタメサ上のベース電極と、エミッタメサ上のエミッタ電極とは、全体としてベースコレクタメサの左右の２辺によって挟まれた長方形状の電極パターンとなるように形成されている。
【００６０】
このとき、エミッタメサの結晶方位［０１１］の方向の長さＬＥに対して、ベース電極の長さＬ０が、大幅に縮小される。また、ＤＨＢＴにおけるベース抵抗ＲＢは、エミッタメサとベース電極とが長手方向について重なり合う長さＬ０に対して反比例関係にある。したがって、このような形状のベース電極では、ＤＨＢＴのベース抵抗ＲＢが増大する。
【００６１】
一方、図３（ｂ）に示した構成のＤＨＢＴ１では、ベースコレクタメサ上のベース電極３２と、エミッタメサ上のエミッタ電極３３とは、全体としてベースコレクタメサの左右の２辺、左上・左下・右上・右下の４辺、及びエミッタメサの上下の２辺、の８辺によって囲まれた八角形状の電極パターンとなるように形成されている。
【００６２】
このとき、ベース電極３２は、ベースコレクタメサの平面形状を反映した形状となる。具体的には、エミッタメサの左右の両側に位置するベース電極３２のそれぞれは、エミッタメサ及びエミッタ電極３３側（真性トランジスタ領域側）に位置する第１の辺３２ａの長さＬ１が、その反対側にある第２の辺３２ｂの長さＬ２よりも長い形状（Ｌ１＞Ｌ２）である台形形状となっている。
【００６３】
これにより、エミッタメサとベース電極３２とが長手方向について重なり合う長さＬ１を充分に長くすることができる。したがって、このような形状のベース電極３２とすることにより、上述した構成を有するバイポーラトランジスタにおいて、そのベース抵抗ＲＢを充分に低減することができる。また、このように、ベース抵抗ＲＢが低減されることにより、上述したベース・コレクタ間容量ＣＢＣの低減と合わせて、ＤＨＢＴの高速化を実現することができる。
【００６４】
また、このような構成においては、ベース電極３２は、エミッタメサ及びエミッタ電極３３側に位置する第１の辺３２ａの長さＬ１が、第１の辺に沿う方向でのエミッタメサの長さＬＥに対して、条件
Ｌ１＜ＬＥ＜Ｌ１＋０．２μｍ
を満たす形状に形成されていることが好ましい。このような形状のベース電極３２とすることにより、ベース抵抗ＲＢを充分に低減することができる。
【００６５】
ここで、ダブルヘテロ接合バイポーラトランジスタにおいては、ベース・コレクタ界面でのキャリアブロッキングにより、高電流領域でのβ値、ｆＴ、ｆｍａｘ値などが劣化する場合がある。これに対して、図１（ａ）及び（ｂ）に示したＤＨＢＴ１では、ＩｎＧａＡｓベース層２４とＩｎＰコレクタ層２２との間に、ｉ型のＩｎＧａＡｌＡｓ、ＩｎＧａＡｓによるグレーデッド層２３を挿入し、ベース・コレクタ界面でのバンド不連続性を低減している。ただし、グレーデッド層２３を設けない構成としても良い。
【００６６】
また、サブコレクタ層２１について、上述した具体的な構成例では、その上方の所定部分をｎ＋型ＩｎＰ層によって形成している。このようにＩｎＧａＡｓサブコレクタ層２１と、ＩｎＰコレクタ層２２との間に、ｎ＋型ＩｎＰ層を挿入したのは、サブコレクタ・コレクタ界面でのバリアを低減して、コレクタ抵抗ＲＣを低減するためである。
【００６７】
図４及び図５は、本発明によるダブルヘテロ接合バイポーラトランジスタの製造方法の一実施形態を模式的に示す工程図である。この図４及び図５の各工程図は、図１（ａ）及び（ｂ）に示した構成を有する本発明によるＤＨＢＴ１について、その製造工程の一例を示すものである。
【００６８】
ここで、図４（ａ）〜（ｃ）及び図５（ａ）〜（ｃ）の各工程図においては、図１（ｂ）に対応する断面図によってそれぞれの工程を示している。また、図４（ｄ）〜（ｆ）及び図５（ｄ）〜（ｆ）の各工程図においては、図１（ａ）に対応する平面図によってそれぞれの工程を示している。
【００６９】
さらに、図４（ａ）〜（ｆ）においては、図４（ａ）と図４（ｄ）とが、図４（ｂ）と図４（ｅ）とが、及び図４（ｃ）と図４（ｆ）とが、それぞれ同一の工程での断面図と平面図とを示している。また、図５（ａ）〜（ｆ）においては、図５（ａ）と図５（ｄ）とが、図５（ｂ）と図５（ｅ）とが、及び図５（ｃ）と図５（ｆ）とが、それぞれ同一の工程での断面図と平面図とを示している。
【００７０】
まず、ＤＨＢＴ１作製用の基板として、半絶縁性ＩｎＰ基板１０を用意する。そして、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）装置などを用いて、ＩｎＰ基板１０の（１００）面上に、ｎ＋型ＩｎＧａＡｓ／ＩｎＰ層５１、ｉ型ＩｎＰ層５２、ｉ型ＩｎＧａＡｌＡｓ／ＩｎＧａＡｓ層５３、ｐ＋型ＩｎＧａＡｓ層５４、ｎ型ＩｎＰ層５５、及びｉ型ＩｎＧａＡｓ／ｎ＋型ＩｎＧａＡｓ層５６の各半導体層を順次エピタキシャル成長する（層形成工程、図４（ａ）、（ｄ））。
【００７１】
これらの各半導体層５１〜５６は、図１に示した半導体層２１〜２６にそれぞれ対応する層である。また、各層での膜厚、ドーパント、及びドーピング濃度等については、例えば、図１に示したＤＨＢＴ１に関して具体的な構成例として上述した条件を用いることができる。
【００７２】
次に、エミッタメサを形成する（図４（ｂ）、（ｅ））。ＩｎＰ基板１０上のＩｎＧａＡｓ層５６（エミッタコンタクト層２６に相当）上に、ＳｉＮ膜によるエッチングマスクを形成する。このエミッタメサ用のエッチングマスクは、結晶方位［０１１］の方向を長手方向とする略長方形のパターンに形成される。
【００７３】
そして、このエミッタメサ用のエッチングマスクを用い、リン酸系などの所定のエッチング液によってＩｎＧａＡｓ層５６の所定部分を除去して、エミッタコンタクト層２６からなるエミッタメサを形成する。エミッタメサの形状は、具体的には例えば、長さＬＥ＝５．９μｍ、幅ＷＥ＝１．５μｍの長方形の平面形状とされる。また、このエミッタメサは、図４（ｂ）に示すように、結晶方位［０１１］の方向について逆メサ状の断面形状に形成される。
【００７４】
続いて、ベースメサを形成する（第１エッチング工程、図４（ｃ）、（ｆ））。ＩｎＰ基板１０上のエミッタメサ、ＩｎＰ層５５（エミッタ層２５に相当）、ＩｎＧａＡｓ層５４（ベース層２４に相当）、及びＩｎＧａＡｌＡｓ／ＩｎＧａＡｓ層５３（グレーデッド層２３に相当）上に、ＳｉＮ膜によるエッチングマスクを形成する。このベースメサ用のエッチングマスク（第１エッチングマスク）は、結晶方位［０１１］の方向を長手方向とする長方形から、結晶方位［０１０］または［００１］の方向にある４つの角をそれぞれ取った略六角形のパターンに形成される。
【００７５】
そして、このベースメサ用のエッチングマスクを用い、塩酸系などの所定のエッチング液によってＩｎＰ層５５の所定部分を除去し、さらに、リン酸系などの所定のエッチング液によってＩｎＧａＡｓ層５４、及びＩｎＧａＡｌＡｓ／ＩｎＧａＡｓ層５３のそれぞれの所定部分を除去して、エミッタ層２５、ベース層２４、及びグレーデッド層２３からなるベースメサを形成する。ベースメサの形状は、具体的には例えば、長さＬＢ＝６．５μｍ、幅ＷＢ＝５．２μｍの長方形から角を取った六角形の平面形状とされる。
【００７６】
続いて、コレクタメサを形成する（第２エッチング工程、図５（ａ）、（ｄ）、図５（ｂ）、（ｅ））。ＩｎＰ基板１０上のエミッタメサ、ベースメサ、及びＩｎＰ層５２（コレクタ層２２に相当）上に、ＳｉＮ膜によるエッチングマスク６０を形成する。このコレクタメサ用のエッチングマスク（第２エッチングマスク）６０は、上記したベースメサの六角形の平面形状を反映した形状で形成される。具体的には、エッチングマスク６０は、上記したベースメサの平面形状と、ＩｎＰ層をウエットエッチングする際の結晶方位［０１０］の方向のエッチング速度が速いことによるＩｎＰ層のサイドエッチの影響とを考慮し、結晶方位［０１１］の方向を長手方向とする略長方形で、六角形状のベースメサを含むパターンに形成される（図５（ｄ））。また、このエッチングマスク６０は、例えば膜厚２００ｎｍのＳｉＮ膜によって形成される。
【００７７】
そして、このコレクタメサ用のエッチングマスク６０を用い、塩酸系などの所定のエッチング液によってＩｎＰ層５２の所定部分を除去して、コレクタ層２２からなるコレクタメサを形成する。このとき、結晶方位［０１０］の方向のエッチング速度の速さによって、ＩｎＰ層５２に対して４方向からサイドエッチが発生する。
【００７８】
これにより、得られるコレクタメサの平面形状は、エッチングマスク６０の長方形の平面形状にかかわらず、ベースメサと略同一な平面形状である六角形の平面形状となる（図５（ｅ））。コレクタメサの形状は、具体的には例えば、ベースメサと同様の長さＬＢ＝６．５μｍ、幅ＷＢ＝５．２μｍの長方形から角を取った六角形の平面形状とされる。
【００７９】
これらの互いに略同一な平面形状を有するベースメサ及びコレクタメサから、ベースコレクタメサが構成される。さらに、ＩｎＧａＡｓ／ＩｎＰ層５１から、サブコレクタ層２１が形成されて、ＤＨＢＴ１での半導体層２１〜２６からなる積層構造が得られる。
【００８０】
さらに、ＩｎＰ基板１０上において、サブコレクタメサを構成するサブコレクタ層２１上のコレクタ電極３１、ベースコレクタメサを構成するエミッタ層２５上のベース電極３２、及びエミッタメサを構成するエミッタコンタクト層２６上のエミッタ電極３３を形成して（図５（ｃ）、（ｆ））、図１（ａ）及び（ｂ）に示した構成を有するＤＨＢＴ１を作製する。
【００８１】
電極３１、３２、３３の形成においては、例えば、ＳｉＮなどからなる絶縁膜１５をＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などにより形成する。次に、ＳｉＮ膜１５上にレジストを塗布した後、サブコレクタメサ、ベースメサ、及びエミッタメサのそれぞれに対して所定形状の開口部を有するエッチングマスクを形成し、プラズマエッチングによって、ＳｉＮ膜１５に開口部を形成する。
【００８２】
そして、開口部を有するＳｉＮ膜及びレジスト膜上に、例えば、膜厚２０ｎｍのＰｔ膜、膜厚２０ｎｍのＴｉ膜、膜厚２０ｎｍのＰｔ膜、及び膜厚１００ｎｍのＡｕ膜の各金属膜を順に堆積し、リフトオフ法によって不要な金属膜を除去して、コレクタ電極３１、ベース電極３２、及びエミッタ電極３３を形成する。
【００８３】
ここで、ベース電極３２及びエミッタ電極３３は、図３（ｂ）に関して上述したように、全体として八角形状の電極パターンとなるように形成される。ベース電極３２及びエミッタ電極３３の全体での電極パターンは、具体的には例えば、長さＬ１＝４．８μｍ、幅Ｗ１＝４．２μｍの長方形から角を取った八角形の平面形状とされる（図５（ｆ））。
【００８４】
図４及び図５に示したダブルヘテロ接合バイポーラトランジスタの製造方法においては、ＩｎＧａＡｓなどからなるベース層２４を含むベースメサを形成するためのウエットエッチングと、ＩｎＰなどからなるコレクタ層２２を含むコレクタメサを形成するためのウエットエッチングとを、それぞれ形状の異なるエッチングマスクを用いて別々に実行して、ベースメサとコレクタメサとが互いに略同一な平面形状を有するようにベースコレクタメサの形成を行っている。
【００８５】
これにより、上述のようにコレクタ層２２となるＩｎＰ層５２をウエットエッチングする際の結晶方位［０１０］の方向のエッチング速度が速い場合など、コレクタ層２２のサイドエッチが発生する場合であっても、ベースコレクタメサにおいて、ベースメサが不安定な庇状のメサ形状となることが防止される。したがって、安定した形状のベースコレクタメサを有するダブルヘテロ接合バイポーラトランジスタを好適に製造することができる。
【００８６】
本発明によるヘテロ接合バイポーラトランジスタ、及びその製造方法は、上述した実施形態及び構成例に限られるものではなく、様々な変形が可能である。例えば、ＤＨＢＴを構成する各半導体層に用いられる半導体材料などの具体的な構成については、上述した構成例に限らず、他の構成を用いても良い。また、ベースコレクタメサの具体的な形状については、図１（ａ）及び（ｂ）に示した六角形状以外の平面形状とすることも可能である。
【００８７】
図６（ａ）及び（ｂ）は、それぞれ、図１に示したＤＨＢＴの変形例の構成を示す図である。なお、これらの図６（ａ）及び（ｂ）においては、電極等の図示を省略している。
【００８８】
図６（ａ）に示した構成のＤＨＢＴにおいては、ベースコレクタメサは、結晶方位［０１０］または［００１］の方向に伸びる４個の側面２ｃ、２ｄ、２ｅ、２ｆによって囲まれる略四角形状の平面形状を有している。
【００８９】
このような構成では、左上側の側面２ｃは（００１）面となっている。また、左下側の側面２ｄは（０−１０）面となっている。また、右上側の側面２ｅは（０１０）面となっている。また、右下側の側面２ｆは（００−１）面となっている。
【００９０】
図６（ｂ）に示した構成のＤＨＢＴにおいては、ベースコレクタメサは、結晶方位［０１１］の方向に伸びる２個の側面２ａ、２ｂと、結晶方位［０１０］または［００１］の方向に伸びる４個の側面２ｃ、２ｄ、２ｅ、２ｆと、結晶方位［０１−１］の方向に伸びる２個の側面２ｇ、２ｈとの８個の側面によって囲まれる略八角形状の平面形状を有している。
【００９１】
このような構成では、結晶方位［０１１］の方向に伸びる側面については、左側の側面２ａは（−１−１１）面となっている。また、右側の側面２ｂは（−１１−１）面となっている。また、結晶方位［０１０］または［００１］の方向に伸びる側面については、左上側の側面２ｃは（００１）面となっている。また、左下側の側面２ｄは（０−１０）面となっている。また、右上側の側面２ｅは（０１０）面となっている。また、右下側の側面２ｆは（００−１）面となっている。また、結晶方位［０１−１］の方向に伸びる側面については、上側の側面２ｇは（１１１）面となっている。また、下側の側面２ｈは（１−１−１）面となっている。
【００９２】
このように、ベースコレクタメサの具体的な構成としては、ベースメサ及びコレクタメサが、その側面に（０１０）等価面を有意に含み、かつ、（０１−１）等価面を有意に含まない、互いに略同一な平面形状を有する様々な構成を用いることができる。
【００９３】
【発明の効果】
本発明によるヘテロ接合バイポーラトランジスタ、及びその製造方法は、以上詳細に説明したように、次のような効果を得る。すなわち、ＩｎＧａＡｓなどからなるベース層を含むベースメサと、ＩｎＰなどからなるコレクタ層を含むコレクタメサとを、形状の異なるエッチングマスクを用いて別々にウエットエッチングし、メサ側面に（０１０）等価面を有意に含み、かつ、（０１−１）等価面を有意に含まない、互いに略同一な平面形状を有するメサとして形成して、ベースメサ及びコレクタメサからなるベースコレクタメサを構成することにより、ベースコレクタメサにおいて、ベースメサが不安定な庇状のメサ形状となることが防止される。したがって、安定した形状のベースコレクタメサを有するダブルヘテロ接合バイポーラトランジスタ、及びその製造方法が実現される。
【図面の簡単な説明】
【図１】ダブルヘテロ接合バイポーラトランジスタ（ＤＨＢＴ）の一実施形態の構成を示す（ａ）平面図、及び（ｂ）Ｉ−Ｉ矢印断面図である。
【図２】図１に示したＤＨＢＴにおけるベース・コレクタ間容量ＣＢＣの低減について示す図である。
【図３】図１に示したＤＨＢＴにおけるベース抵抗ＲＢの低減について示す図である。
【図４】ダブルヘテロ接合バイポーラトランジスタの製造方法の一実施形態を模式的に示す工程図である。
【図５】ダブルヘテロ接合バイポーラトランジスタの製造方法の一実施形態を模式的に示す工程図である。
【図６】図１に示したＤＨＢＴの変形例の構成を示す図である。
【符号の説明】
１…ダブルヘテロ接合バイポーラトランジスタ（ＤＨＢＴ）、１０…半絶縁性ＩｎＰ基板、１５…ＳｉＮ絶縁膜、２１…ＩｎＧａＡｓ／ＩｎＰサブコレクタ層、２２…ＩｎＰコレクタ層、２３…ＩｎＧａＡｌＡｓグレーデッド層、２４…ＩｎＧａＡｓベース層、２５…ＩｎＰエミッタ層、２６…ＩｎＧａＡｓエミッタコンタクト層、３１…コレクタ電極、３２…ベース電極、３３…エミッタ電極。
【図１】
2004071981.tif 000003
【図２】
2004071981.tif 000004
【図３】
2004071981.tif 000005
【図４】
2004071981.tif 000006
【図５】
2004071981.tif 000007
【図６】
2004071981.tif 000008