(57)【要約】【課題】手頃なコストでバッグ、ブーストおよびバックブーストの択一的な３モードを実現すること。【解決手段】コンバータレギュレータ装置を構成して、このコンバータレギュレータ装置が、第１閾値電圧以下の駆動電圧の制御下では無視できる出力電流を出力し、バックモードでは第２閾値電圧以上の駆動電圧の制御下で第１スイッチ素子の導通状態を交番させ互いに逆転させることによってバックモードの平坦な電流レベルを出力し、ブーストモードでは第１閾値電圧と第２閾値電圧との間の駆動電圧の制御下でインダクタ手段を介して、直列接続された第２スイッチ素子の中間タップを駆動することによってバックモードの電流レベルよりも実質的に少ない、ブーストモードの平坦な電流レベルを出力するようにする。また第２スイッチ素子の１端子タップにより、コンバータレギュレータの出力端子が構成されるようにする。【選択図】図１
2004343985.tif 000002
【特許請求の範囲】
【請求項１】
自動車応用分野における種々のコンポーネントに給電する低価格ＤＣ−ＤＣ電圧スイッチングコンバータレギュレータ装置であって、
該装置は、電力を受け取るためおよび直列接続された第１のスイッチ素子（２２，２６）を給電するための駆動入力端子を有しており、
該第１のスイッチ素子には中間タップ（２４）が外部インダクタ手段（４０）を給電するために配置されており、
該インダクタ手段（４０）により電力出力端子（３６）に給電される形式の、コンバータレギュレータ装置において、
該コンバータレギュレータ装置を構成して、該コンバータレギュレータ装置が、
第１閾値電圧以下の駆動電圧の制御の下では無視できる出力電流を出力し、
バックモードでは第２閾値電圧以上の駆動電圧の制御の下で前記の第１のスイッチ素子（２２，２６）の導通状態を交番させ互いに逆転させることによってバックモードの平坦な電流レベルを出力し、
ブーストモードでは前記の第１閾値電圧と第２閾値電圧との間の駆動電圧の制御の下で前記インダクタ手段を駆動することによって、直列接続された第２スイッチ素子（３０，３２）の中間タップを駆動することによって前記のバックモードの電流レベルよりも実質的に少ない、ブーストモードの平坦な電流レベルを出力するようにし、ここで前記第２スイッチ素子（３０，３２）の１端子タップ（３６）により、前記コンバータレギュレータの出力端子が構成されることを特徴とする
低価格ＤＣ−ＤＣ電圧スイッチングコンバータレギュレータ装置。
【請求項２】
前記ブーストモードにて前記の第１の直列接続されたスイッチ素子（２２，２６）は、当該の単一のスイッチ素子（２２）の導通状態によって発生する直列抵抗を示す、
請求項１に記載のコンバータレギュレータ装置。
【請求項３】
前記バックモードにて前記の第２の直列接続されたスイッチ素子（３０，３２）は、当該の単一のスイッチ素子（３０）の導通状態によって発生する直列抵抗を示す、
請求項１に記載のコンバータレギュレータ装置。
【請求項４】
前記コンバータの出力端子は、出力電圧の検出のために内部的な抵抗分圧器を有するフィードバック機能（３８）に接続されている、
請求項１に記載のコンバータレギュレータ装置。
【請求項５】
前記スイッチ素子はすべて実質的に同じである、
請求項１に記載のコンバータレギュレータ装置。
【請求項６】
前記駆動入力端子は、第１の平滑キャパシタ（４２）に並列に入力電圧電源から給電される、
請求項１に記載のコンバータレギュレータ装置。
【請求項７】
前記出力端子は、第２の平滑キャパシタ（４４）を介して接地されている、
請求項１に記載のコンバータレギュレータ装置。
【請求項８】
バックドライバとして使用するため、前記外部インダクタ手段（４０）は前記出力端子（３６）に直接接続され、この間に前記の第２の直列接続されたスイッチ素子（３０，３２）がディスエーブルにされる、
請求項１に記載のコンバータレギュレータ装置。
【請求項９】
アラーム機能（８４，９２）を有する、
請求項１に記載のコンバータレギュレータ装置。
【請求項１０】
リセット機能（８６，９０，９４）を有する、
請求項１に記載のコンバータレギュレータ装置。
【請求項１１】
クロックモジュレータを有する、
請求項１に記載のコンバータレギュレータ装置。
【請求項１２】
前記の内部のスイッチ素子（５４，５６）に対してエッジ制限機能手段を有する、
請求項５に記載のコンバータレギュレータ装置。
【請求項１３】
スイッチオン制限機能を備える切り換え可能な出力側（５Ｖｇ）を有する、
請求項１に記載のコンバータレギュレータ装置。
【請求項１４】
外部レギュレータインダクタ手段（４０）に接続されるピンを有し、ここで該ピンを物理的に配置して、当該外部インダクタ手段に取り付けられる導電接続部によって包囲される面がないようにしてＥＭＩ作用を低減した、
請求項１に記載のコンバータレギュレータ装置。
【請求項１５】
三角形状のクロック関数を供給するクロックモジュレータを有する、
請求項１に記載のコンバータレギュレータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、請求項１の上位概念に記載されているように、自動車応用分野における種々のコンポーネントに給電する低コストＤＣ−ＤＣ電圧スイッチングコンバータレギュレータ装置に関する。ここでこの装置は、電力を受け取るため、また直列接続された第１のスイッチ素子に給電するための駆動入力端子を有し、これらの第１のスイッチ素子には中間タップが外部インダクタ手段に給電するために設けられており、このインダクタ手段によって電力出力端子に給電が行われる。
【背景技術】
【０００２】
スイッチングレギュレータは、ソリッドステート素子および他の装置に対して低電圧で給電する必要のある多くの応用例に対して設計されている。本発明の発明者が認識したのは、自動車エレクトロニクスにおいて有害となり得る始動電圧サージからの障害に対してさらに強い低コストの解決手段が必要であることである。殊に本発明の装置は、外部のスイッチングトランジスタまたはフリーランニングダイオードなしで機能できるようにさせたい。
【０００３】
さらに発明者が認識したのは、比較的低い駆動電圧を受け取る間、一般に車両の始動機能は関連しないことであり、また無視できる程度の値、ブーストモード値およびバックモード値（また場合によっては選択的にバックモードからブーストモードへの適切な移行に対するバックブーストモード）の別個の出力電流レベルによってそれぞれの動作モードが表されることである。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の課題は、手頃なハードウェアコスト、したがって高価でないハードウェアコストで上記の択一的な３つのモードを実現することである。
【課題を解決するための手段】
【０００５】
上記課題は、本発明により、自動車応用分野における種々のコンポーネントに給電する低価格ＤＣ−ＤＣ電圧スイッチングコンバータレギュレータ装置であって、この装置は、電力を受け取るためおよび直列接続された第１のスイッチ素子を給電するための駆動入力端子を有しており、この第１のスイッチ素子には中間タップが外部インダクタ手段を給電するために配置されており、このインダクタ手段によって電力出力端子に給電される形式の、コンバータレギュレータ装置において、このコンバータレギュレータ装置を構成して、このコンバータレギュレータ装置が、第１閾値電圧以下の駆動電圧の制御の下では無視できる出力電流を出力し、バックモードでは第２閾値電圧以上の駆動電圧の制御の下で上記の第１のスイッチ素子の導通状態を交番させ互いに逆転させることによってバックモードの平坦な電流レベルを出力し、ブーストモードでは上記の第１閾値電圧と第２閾値電圧との間の駆動電圧の制御の下で上記インダクタ手段を介して、直列接続された第２のスイッチ素子の中間タップを駆動することによって上記のバックモードの電流レベルよりも実質的に少ない、ブーストモードの平坦な電流レベルを出力するようにし、ここで上記の第２のスイッチ素子の１端子タップにより、コンバータレギュレータの出力端子が構成されることを特徴とする低価格ＤＣ−ＤＣ電圧スイッチングコンバータレギュレータ装置を構成することによって解決される。
【発明を実施するための最良の形態】
【０００６】
本発明のコンバータレギュレータ装置の１実施形態では、上記のブーストモードにおいて上記の第１の直列接続されたスイッチ素子は、この単一のスイッチ素子の導通状態によって発生する直列抵抗を示す。
【０００７】
本発明のコンバータレギュレータ装置の１実施形態では、上記のバックモードにおいて、上記の第２の直列接続されたスイッチ素子は、この単一のスイッチ素子の導通状態によって発生する直列抵抗を示す。
【０００８】
本発明のコンバータレギュレータ装置の１実施形態では、上記のコンバータの出力端子は、出力電圧を検出するために内部のフィードバック機能に接続されている。
【０００９】
本発明のコンバータレギュレータ装置の１実施形態では、上記のスイッチ素子はすべて実質的に同じである。
【００１０】
本発明のコンバータレギュレータ装置の１実施形態では、上記の駆動入力端子は、第１の平滑キャパシタに並列に入力電圧源から給電される。
【００１１】
本発明のコンバータレギュレータ装置の１実施形態では、上記の出力端子は、第２の平滑キャパシタを介して接地される。
【００１２】
本発明のコンバータレギュレータ装置の１実施形態では、バックドライバとして使用するため、外部インダクタ手段は上記出力端子に直接接続され、この間に上記の第２の直列接続されたスイッチ素子はディスエーブルにされる。
【００１３】
本発明のコンバータレギュレータ装置の別の実施形態の特徴は、アラーム機能、リセット機能、またはクロックモジュレータを有することである。
【００１４】
本発明のコンバータレギュレータ装置の１実施形態の特徴は、内部のスイッチ素子に対してエッジ制限機能手段またはスルーレート制限機能手段を有することである。
【００１５】
本発明のコンバータレギュレータ装置の１実施形態の特徴は、スイッチオン制限機能を備える切り換え可能な出力側を有することであり、このスイッチオン制限機能により、レギュレータの電圧低下が回避され、ひいては発生し得るリセットが防止される。
【００１６】
本発明のコンバータレギュレータ装置の１実施形態の特徴は、外部レギュレータインダクタ手段に接続されるピンを有することである。ここでこれらのピンは物理的につぎのように配置される。すなわち、この外部インダクタ手段に取り付けられる導電接続部によって包囲される面がないように配置され、これによってＥＭＩ作用を低減する。
【００１７】
本発明のコンバータレギュレータ装置の１実施形態の特徴は、三角形の変調動作周波数関数を供給するクロックモジュレータを有することである。
【００１８】
本発明の上記および別の機能、様相および利点を以下、本発明の有利な実施形態に基づき、また殊に添付の図および表に基づいてさらに詳しく説明する。
【実施例】
【００１９】
以下の説明では周知の回路はブロック回路の形態で示し、不要なまでの詳細で本発明がわかりにくくならないようにした。大部分に対してタイミングおよび処理の考察などに関連する詳細は、次のようなものの場合に省略した。すなわち本発明の完全な理解を得るために不要であり、本発明の技術分野における通常の知識を有する者のスキル内にあるものについては省略した。
【００２０】
以下、図面に基づいて説明する。ここで図示の素子は必ずしも縮尺通りには示されておらず、また同じまたは類似の素子は、複数の方向から見た図にわたって同じ参照符号を有する。
【００２１】
以下の機能および利点は、ここに説明する実施形態によって実現される。この装置は、２ボルト（第１閾値電圧）と、４２ボルト（３ボルト以上の入力電圧）の間の広い駆動電圧レンジで動作可能である。殊にフォルクスワーゲンスタートパルスによって形成される障害の下であっても動作し続けることができる。出力電圧は５ボルト±２％である。５ボルトより大の駆動電圧に対する平均出力電流は６００ミリアンペア（最小要求量）であり、また２〜５ボルトの範囲の駆動電圧に対する平均出力電流は２００ミリアンペア（最小要求量）である。実際のモードは、入力電圧に依存する（バックモード対ブーストモード）。この装置は、小さな零入力電流に対してバーストモードになる。この装置は、内部のアラームとリセット機能を備えている。所要のインダクタ手段は、小さく簡単な単一のインダクタによって表されている。この装置は同期整流を備えており、ここでこれは比較的小さな出力電流ではディスエーブルにされる。つぎに内部のトランジスタダイオードによって電流が扱われる。この装置は、ＥＭＩ最適化されたクロックモジュレータと、スルーレート制御部とを備えている。この装置は、突入電流制限を有するスイッチ式５ボルト出力側（５Ｖｇ）を備えている。この５Ｖｇスイッチは有利には、リセット閾値以下にＶｏｕｔを電圧低下させることなしに可能な限りに高速にスイッチングされる。
【００２２】
殊に有利であるのはつぎの点である。この装置は、「４ｂ」とラベル付けされる完全なフォルクスワーゲンスタートパルス中に５ボルトの出力電圧を供給する。内部の同期整流部により、様々な動作モードにもかかわらず、必要な外部の電気コンポーネントの数が低減されて効率が改善される。５ボルトの出力を調整する内部の分圧器により、所要の外部電気コンポーネントの数が低減される。通常の動作条件（バックモード）における連続的な低リップル出力電流により、出力フィルタの設計が容易になる。バックモードおよびブーストモードは、簡単なインダクタを１つ使用するだけで得られる。ＥＭＩ最適化されたアナログクロックモジュレータおよびスケーラブルスルーレート制御部により、外部のバイパスキャパシタおよびフィルタの数が低減される。突入電流（または出力電圧低下）制限機能を備える付加的な５ボルトスイッチ（５Ｖｇ）は、より小さな電流消費に対して様々な外部回路のスイッチオフをサポートしている。
【００２３】
図１には本発明のＤＣ−ＤＣ電圧スイッチングコンバータレギュレータ装置の全体的な配置構成が示されている。この回路の中核部２０は、直列接続された２つの第１スイッチ素子２２，２６を含んでおり、その第１端子は端子３４において駆動電圧により給電され、第２端子は接地される。中間タップ２４は、外部インダクタ４０の一方の端子に接続される。インダクタ４０の他方の端子は、直列接続された第２のスイッチ素子３０，３２の中間タップ２８に接続される。スイッチ素子の一方の端子は、この装置の出力側３６に接続され、これに対してその他方の端子は接地される。出力側３６はさらにフィードバック機能部３８に接続される。
【００２４】
駆動電圧は外部電圧Ｖｉｎによって供給され、これはグランドに至る平滑キャパシタ４２を有する。このキャパシタはオプションで設けられているだけとみなされる。同様に出力側３６もグランドに至る平滑キャパシタを有する。これらの複数のスイッチの導通および遮断状態は、図示していないクロック源によって制御される。外部同期化することによってスイッチ２２および３２は同期して動作し、また同様にスイッチ２６および３０も同期して動作する。ここでこれらの２つの対は逆に動作する。
【００２５】
図２には駆動電圧がおおよそ５Ｖ以上（実践的には５．４Ｖ〜５．６Ｖ）の場合に、バックモードにおける上記装置の利用の仕方が説明されている。この場合、上側のブーストドライバスイッチ素子３０は、１００％のデューティ導通サイクルを有しており、該当するスイッチの低導通抵抗だけを示す。出力電圧は図示の通りである。この装置の残り部分は、図１に関連して示した通りである。
【００２６】
図３には殊に駆動電圧がおおよそ５ボルト以下（実践的には５．４Ｖ〜５．６Ｖ）の場合に図１の装置のブーストモードにおける使用の仕方が説明されている。上側のバックドライバスイッチ素子２２のデューティサイクルは１００％であり、このスイッチは、低導通抵抗だけを示すことになる。この下側のブーストモードスイッチ素子３２は、８５％未満のデューティサイクルを有する。上側のブーストモードスイッチ素子３０に対して、つぎが成り立つ。すなわち、８５％＜１−ｄＣＢｏｏｓｔ≦１００％である。
【００２７】
図４にはバックドライバとして使用するための図１の構成に対する修正が示されている。ここでは外部インダクタ４０の右側端子は、端子３６に直接接続されているため、スイッチ素子３０，３２は実質的に使用されない。上側のバックモードスイッチ素子２２のデューティサイクルはここでは１００％未満であり、これに対して図３の構成では１００％であった。
【００２８】
図５には５ボルトスイッチとして使用するために修正した上記の装置が示されている。まずスイッチトモード電源２０およびさらなる素子３４，３６，４０，４２，４４は図１のそれに相応する。殊に参照符号４４におけるキャパシタは、４７μＦおよび９０ミリオームとして選択されている。これらの最悪のケースの値においてＶｏｕｔの最小キャパシタンスおよび５Ｖｇ−ｏｕｔの最大キャパシタンスが得られ、Ｖｏｕｔの最大の電圧低下がスイッチング中に発生する。右側にはつぎの回路が加えられている。すなわち第１に素子５０によってリセット機能が示されている。第２に前のスイッチと同じ構成のスイッチ５４が加えられており、これは端子３６と、遠方右側の端子６０との間に直列に接続されている。５Ｖｇイネーブル信号によって制御されるヒステリシス制御素子５２を介して、ブロック５６に示した突入電流制御機能が作用する。ここで傾斜∂Ｉ／∂ｔが図示のように制限される。出力端子６０は、突入が制限された電流を有し、また０〜１５０μＦの範囲のキャパシタを有する。
【００２９】
図６のｂには、参照符号７０で示した、例えば上で考察したフォルクスワーゲンスタートパルス４ｂのようなスタートパルスにおける、図６のａに示した装置の挙動が示されている。ここでは初期の電源電圧は、自動車の環境において慣用のように１２ボルトである。数ミリ秒内にエンジンの始動動作によってこの電圧はわずか約３ボルトにまで低下し、これが約１５ミリ秒持続する。つぎにこの電圧は５ボルトまで回復し、例えば１秒のオーダの適切な時間の間そこに留まる。引き続いて約１００ミリ秒でその元々の値に戻る。参照符号４２（図１を参照されたい）の個所において電源電圧から得られる電圧ＵＣ−ｂｕｆｆｅｒ ＝ Ｕｄｒｉｖｅｒ７２は、電圧７０の急峻な立ち下がりエッジ中を除いて一般的に曲線７０よりも１ボルト低い。Ｕｄｒｉｖｅｒのエッジまたはスルーレートは種々の回路特性に依存し得るため、その傾斜はここに実際に示したものよりもやや急峻でないこともある。
【００３０】
この電子回路は図６のａによって示すことができ、これはＳＭＰＳロジック７４を有しており、このロジックは、互いに逆方向を向いた内部の２つの整流器によって架橋されている。またこれら整流器は、キャパシタを介して接地されている。図示のように約６ボルトの線７６以下でバックモードからブーストモードに全体的な動作が変化する。しかしながら２ボルトにおける第１の閾値以下になることはない。これについては図７を参照されたい。
【００３１】
図７のａおよびｂには、この回路の入力電圧に対して、最小限に供給される出力電流の特性曲線が示されている。この回路は図７のａに再度示されており、また電流レベルは、入力および駆動電圧の関数としてそれぞれ示されている。ここでこの第２の電圧は、一般的に１ボルト分だけ低い。
【００３２】
低い方の閾値未満では出力電流は無視でき、例えば多くても数ミリアンペアである。駆動電圧が上昇すると、この電流は迅速に約２００ミリアンペアの実質的に平坦なブーストモード値になる。駆動電圧が約５ボルト以上に上昇すると、電流は迅速に約６００ミリアンペアの実質的に平坦なバックモード値になる。電圧が約５ボルトよりもはるかに高くない限り（例えば１ボルトの数分の１）ブーストモードは徐々にバックモードに変化する。第２閾値以下の場合、装置の始動は不要である。電流レベルの平坦さは一般的に、出力電圧に対して示した変化と同じパーセンテージの範囲である。
【００３３】
図８にはアラームおよびリセット信号を形成する監視回路の配置構成が示されている。入力側８０には、アラーム条件を生じ得る信号レベルが加わる。リセット閾値は、入力側８０のアラーム検出電圧信号レベルには依存せず、出力電圧だけに依存する。ここでこの出力電圧は、端子８８を有する内部分圧器によって検出される。ヒステリシス増幅器８４における基準電圧源８２との比較により、トランジスタ９２が制御されてその端子にアラーム出力信号が形成される。同様に内部分圧器端子８８における出力電圧Ｖｏｕｔと、基準電圧８２とのヒステリシス増幅器８６における比較により、遅延機能９０を介して、外部キャパシタＣｅｘｔによって定まる最小リセット時間の間、トランジスタ９４が制御され、これによってリセット出力信号がその端子に形成される。
【００３４】
図９には本発明のＤＣ−ＤＣ電圧スイッチングコンバータレギュレータに対する第１のパッケージ配置構成が示されている。これは略してＶＰＳＡと称され、様々な外部回路素子を有する。機能ピンは以下の通りである。
１．  動作時、ピンＬ１，Ｌ２は、３３μＨおよび１６０ミリオームの外部レギュレータインダクタ４０に接続される。殊にこれらの２つのピンの物理的な配置はつぎのようにする。すなわち、インダクタ４０とこのＶＰＳＡとの間の導通接続部によって包囲される面がないようされ、これによってＥＭＩ作用が低減されるのである。
２．  ピンＶｄｒｉｖｅｒは、このＶＰＳＡの電力変換部に対する電力を受け取る。
３．  ピンＶｌｏｇｉｃは、パッケージＶＰＳＡにおいて内部的に、上記の電力変換部を除く全素子に対する電力を受け取る。このためにピンＶｄｒｉｖｅｒとＶｌｏｇｉｃは、図示しないダイオードによって内部でデカップリングされており、このダイオードによってＶｌｏｇｉｃのバッファキャパシタを給電することができる。さらに図示しない第２の内部ダイオードが使用されており、これによってＶｌｏｇｉｃに出力電圧が供給される。この自己保持機能により、２ボルトより大の給電範囲Ｕｄｒｉｖｅｒにおいてブースト機能の制限なしにこのレギュレータを使用することができる。それはこの回路の電力は、５ボルトの出力側から得られるからである。
４．アラームピンＡｉｎにより、電力品質信号が強制的に形成される識別電圧を設定することができる。適切な閾値は外部抵抗を介して設定され、これによってＶｂａｔ＝８ボルトにおける標準のアラームが入力側ダイオードの手前で得られる。ここでこの入力側ダイオードの１端部は、５００ｍＶのヒステリシスでＶｂａｔ＝８．５ボルトになる。この分圧器は、上記の入力側ダイオードの後段に配置されていることに注意されたい。
５．アラームピンＡｏｕｔは、システムを予期状態にするために必要である。これにより、電源の不所望の故障を防止することができる。電気的にはオープンドレインによって、またはオープンコレクタの出力側によって実現することができる。所要のさまざまな出力レベルは表５に挙げられている。
６．コンフィギュレーションピンＲＥＳＴは、マイクロコントローラのリセット時間を決めるために使用される。実際のリセットには１〜１００ミリ秒の最小インターバルが必要である。時間窓は、１〜１００ｎＦの範囲のキャパシタンスによって調整される。
７．ピンＲｅｓｅｔは、オープンコレクタ出力に使用され、これはマイクロコントローラを駆動してこれをリセットする。パワーオンリセット機能は、Ｖｏｕｔ給電レベルに到達した後に可能になり、これにより、マイクロコントローラが、許容される電圧区間だけにおいてリセットされ得ることを保証する。
８．Ｖｏｕｔ機能ピンは、調整された５ボルト給電の出力のために使用される。残りのピンは大部分が標準的である。
９．ピンＳＣＲ０，１は、スイッチングトランジスタの相対的峻度またはスルーレート値を制御する。これは以下で図１１に示す通りである。ＳＣＲ(０，１)＝(０，０)，(０，１)，(１，０)および(１，１)について、バックモードにおいてＳＲＴ１に対して制御される相対的峻度はそれぞれ１００％，５０％，２５％および０％である。バックブーストモードにおいてＳＲＴ１に対して制御される相対的峻度はそれぞれ１００％，１００％，５０％および５０％である。ＳＲに対する最大値と最小値との間の差分は、１００％とみなされる。
１０．機能ピンＲｍｏｄは、クロックモジュレータ周波数を決定する。１２ｋ４の値を有するオーム抵抗（４１）より、２８ｋＨｚの変調周波数が得られる。
１１．ピンＰＧＮＤは、ドライバのアース電位に対する電源グランドである。
１２．ピンＥｎａｂｌｅにより、スイッチトレギュレータのイネーブル／ディスエーブルが可能である。このピンは、自動車データ処理の分野ではよく知られた低速ＣＡＮトランシーバＴＪＡ１０５４によってサポートされている信号「Ｉｎｈｉｂｉｔ」と互換性を有する。この結果、このピンによりレギュレータのスイッチオンが可能である。例えばロジック１は回路をアクティブ化し、これに対してロジック０およびオープンは「非アクティブ」状態を表す。
１３．ピン５Ｖｇは、５ボルトの出力を保持する。この電圧は、スイッチオン電流制限器を介して供給される。ここでこの制限器は、容量性の負荷を介して、電源における電圧低下から発生し得るリセットを回避するためのものである。例えばロジック１は回路をアクティブ化し、これに対してロジック０およびオープンコレクタは「非アクティブ化」状態を表す。
１４．ピンＣｂｏｏｔ１／２には、ハイ側の入力電界効果トランジスタＴ１に対する外部ブートストラップキャパシタが接続される。
１５．ピンＣｓｏｆｔｓｔａｒｔ／ｔｅｓｔには、ソフトスタート機能に対する外部キャパシタが接続される。しかしながらこの機能は有利には内部の回路に移動される。これによって外部のＣが不要になる。これによって新たな機能を加えることができる。すなわち外部キャパシタを要する、Ｉｏｕｔ＜１０〜４５ｍＡに対する低電力検出を加えることができる。
【００３５】
図１０には図９のＤＣ−ＤＣ電圧スイッチングコンバータレギュレータ装置に対する第２の有利なパッケージ配置構成が示されているが、ここでは種々異なる外部回路素子は示されていない。図９に示したピンに他に、テスト機能を実行する付加的なピンＴＥＳＴが設けられている。これはチップ製造者の便宜のためである。図９のピンＧＮＤおよびＰＧＮＤは、この配置構成では単一のピンにまとめられている。
【００３６】
ＥＭＩ適合性のため、このシステムはクロックモジュレータ機能を含む。これによりスイッチングレギュレータの周波数変調が可能であり、さらにこれによって障害を周波数帯域において分散させることができる。まず最初に周波数の変更はΔＦ＝１／２＊(ｆ２−ｆ１)である。変調速度または変調度は、ｍ＝ΔＦ／ｆＴである。関数ｆ（ｔ）により、時間に依存する変調度を、ｍ（ｔ）＝ｍ＊f（ｔ）にしたがって表すことができる。変調されるスイッチング周波数は、ｆｓｃ（ｔ）＝ｆＴ＋(ｆＴ＊ｍ（ｔ）)によって表される。したがって時間に依存する変調度ｍ（ｔ）により、レギュレータのスイッチング周波数を変更することができる。変調されたスイッチング周波数は、ｆｓｃ（ｔ）＝ｆＴ＋(ｆＴ＊ｍ＊ｆ（ｔ）)と表すことができる。これは、ｆｓｃ（ｔ）＝ｆＴ (ΔＦ＊ｆ（ｔ）)と簡単にすることができる。周波数偏位の符号は変調周波数ｆ（ｔ）によって実現される。
【００３７】
図１２にはクロックモジュレータの関数が示されている。別の実現も同様に可能である。有利にはこのモジュレータは、図示のようにｎ個のセグメントに分割された三角形状の関数を使用する。この三角形状の関数は以下の通りである。すなわち、
０≦ｔ≦Ｔ／２に対してｆ（ｔ）＝(４ＵＲＥＦ／Ｔ)＊ｔ−ＵＲＥＦ
Ｔ／２≦ｔ≦Ｔに対してｆ（ｔ）＝−(４ＵＲＥＦ／Ｔ)＊(２ｔ−Ｔ)／２＋ＵＲＥＦ
である。
【００３８】
これにより、ｆＴ＋ｆＴ＊ｍ＊ＵＲＥＦ＊(４ｔ／Ｔ−１)およびｆＴ＋ｆＴ＊ｍ＊ＵＲＥＦ＊｛(２Ｔ−４ｔ)／Ｔ＋１｝にそれぞれしたがいスイッチング周波数ｆＳＣ（ｔ）が得られる。
【００３９】
キャパシタＣＭＯＤはドレイン電流を介して放電され、またソース電流を介して充電される。充電および放電は「制御ユニット」によって制御される。電圧ＵＣが０ボルトに達すると、ソース電流がイネーブルされ、ＵＣがＵＲＥＦを２度上回ると、ドレイン電流がイネーブルされてキャパシタが再度放電される。スイッチング周波数ｆＳＣ（ｔ）はＵＣとＵＲＥＦとの間で変調される。周波数発生器は、搬送周波数ｆＴを形成する。これは制御および同期化のために必要である。搬送周波数１０：ｆＴ／１０で分周するのが最低限である。
【００４０】
クロックモジュレータは、図１３に示されている。外部キャパシタの代わりに外部抵抗を調整のために使用可能である。変調の深さが固定であれば、スイッチング周波数は指定された範囲で連続的に変化する。
【００４１】
一般的にこのレギュレータは「ステップアップ」、「ステップダウン」または「ステップアップ／ステップダウン」レギュレータとして使用可能である。モードは入力電圧ＶＤＲＩＶＥＲによって自動的に切り替わり、これによって出力電圧ＶＯＵＴが一定に保たれる。外部コンポーネントの数を最小化するため、すべてのモードは同期整流で動作する。
【００４２】
バックモードでは、トランジスタＴ１（ＤＣＴ１）のデューティサイクルによって電圧ＶＯＵＴが設定される。トランジスタＴ１（２２）のデューティサイクルは、０と１との間で調整可能であり、これによってブーストモードおよびバック／ブーストモードの両方が得られる。バックモードにおけるＴ１に対するデューティサイクルは０≦ＤＣＴ１≦１である。制御ロジックによって可能になるのは、制御トランジスタＴ２（２６）による内部的な電力損の低減である。デューティサイクルＤＣＴ２は、デューティサイクルＤＣＴ１から直接得られる。すなわちＤＣＴ２＝１−ＤＣＴ１である。電流損を避けるため、これらの２つのトランジスタを同時にスイッチオンすることは避けなければならない。スイッチングトランジスタのターンオンおよびターンオフ時間について、デューティサイクルは以下のようになる。すなわち０＜ＤＣＴ１≦１−ＤＣＴ２ＯＦＦ；ＤＣＴ２＝１−ＤＣＴ１−ＤＣＴ１ＯＦＦである。
【００４３】
バックモードに対してトランジスタＴ３（３２）は不要であり、スイッチオフされる。トランジスタＴ３のデューティサイクルはＤＣＴ３＝０である。トランジスタＴ４（３０）は電力損を低減するためスイッチオンされる。トランジスタＴ４のデューティサイクルはＤＣＴ４＝１−ＤＣＴ３＝１である。トランジスタＴ３およびＴ４のスイッチングタイミングは考慮しない。それはバックモードではこれらのトランジスタの論理的な制御は時間について一様だからである。図４には内部的な電力損を避けるためにこのトランジスタ３０を使用しない構成が示されている。これはバックモードの機能に影響を与えるべきではない。
【００４４】
入力電圧ＶＤＲＩＶＥＲが５ボルト未満の場合、バックモードはディスエーブルにされる。しかしながらブーストモードは、２ボルトと約５．６ボルトとの間の電圧レンジにおいて可能にされ、５ボルトの出力電圧が保証される。ブーストモードにおけるトランジスタＴ３のデューティサイクルＤＣＴ３により、出力電圧ＶＯＵＴが設定される。ＤＣＴ３のデューティサイクルは、０＜ＤＣＴ３＜０．７で調整可能でなければならない。電力損を低減するため、制御ロジックによってトランジスタＴ４のスイッチオンを可能にする。そのデューティサイクルはＤＣＴ４＝１−ＤＣＴ３である。バッファキャパシタの放電を回避するため、両方のトランジスタＴ３およびＴ４を同時にスイッチオンすることは防止しなければならない。ターンオンおよびターンオフ時間と前の等式について、相応するデューティサイクルは、
０＜ＤＣＴ３  ０＜１−ＤＣＴ４ＯＦＦ；ＤＣＴ４＝１−ＤＣＴ３−ＤＣＴ３ＯＦＦ
である。
【００４５】
トランジスタＴ１はつねにスイッチオンされている。ブーストモードに対してトランジスタＴ２は不要であり、０に等しいデューティサイクルを有することができる。トランジスタＴ１，Ｔ２をスイッチングするタイミングはブーストモードではどうでもよい。それはそれらの論理的な制御は時間に依存しないからである。ブーストモードとバックモードとの間の移行電圧は、５．５〜６ボルトの入力電圧レンジ内に位置することが可能である。ロジックは、ブーストモードおよびバックモードの適切な１モードを自動的に選択する。例えば図６のｂの移行中のように適用される。実際の移行中、出力電圧の発振は発生せず、交流成分がＤＣ電圧に重畳されることもない。
【００４６】
レギュレータの機能は、入力電源の電圧が低い場合であっても内部ダイオードＤ２（図７のａ）によって保証され、これによって入力側の過渡事象中にキャパシタＣ３を介して安定したロジック電圧が供給される。内部ダイオードＤ１は、始動に使用される。ここでトランジスタをダイオードの代わりに使用する場合、このトランジスタを、Ｖｏｕｔが５ボルトに到達すると直ちにスイッチオフすることができる。第２の内部ダイオードＤ２とも称されるダイオードＤ２（図７のａ）により、出力電圧からロジック制御電圧Ｖ−Ｌｏｇｉｃを導き出す。ＴＩＮＩＴ＞３ｍｓに対してＶＤＲＩＶＥＲ−電源がＵＤＲＩＶＥＲ＝５ボルトの場合、このレギュレータは、指定レンジ内の負荷電流で、安定した５ボルト出力電圧を保証しなければならない。ＴＩＮＩＴの後、このロジックはダイオードＤ２を介して給電される。電圧ＶＤＲＩＶＥＲはつぎに２ボルトに低減することができる。
【００４７】
本発明をその有利な実施形態に基づいて上に説明した。当業者は、添付の請求項の範囲を越えることなく数多くの修正および変更を行い得ることを理解できよう。このため、上記の実施形態は、説明のためのものであると理解すべきであり、請求項に挙げた以外にこれらの実施形態を制限とみなすべきではない。
【図面の簡単な説明】
【００４８】
【図１】本発明のＤＣ−ＤＣ電圧スイッチングコンバータレギュレータの全体的な配置構成図である
【図２】図１に示したコンバータレギュレータのバックモードにおける利用の仕方を示す図である
【図３】図１に示したコンバータレギュレータのブーストモードにおける利用の仕方を示す図である
【図４】バックモードドライバとしての使用に対して修正した装置を示す図である
【図５】５ボルトのスイッチとして動作する装置を示す図である
【図６】スタートパルス中の装置の挙動を示す図である
【図７】最小電流供給機能として動作する装置の挙動を示す図である
【図８】監視回路の配置構成を示す図である
【図９】種々異なる外部回路素子を有する、ＤＣ−ＤＣ電圧スイッチングコンバータレギュレータ装置に対する第１のパッケージ配置構成を示す図である
【図１０】外部回路素子を有しない、ＤＣ−ＤＣスイッチングコンバータレギュレータ装置に対する第２のパッケージ配置構成を示す図である
【図１１】スルーレート制御の様々な動作モードを示す図である
【図１２】クロックモジュレータの関数を示す図である
【図１３】クロックモジュレータ機能の配置構成を示す図である
【図１４】本発明による１実施形態の一般的な提供データを示す表である
【図１５】上記の実施形態に対する電気的なパラメタを示す表である
【図１６】上記の実施形態に対するイネーブルデータを示す表である
【図１７】上記の実施形態に対するリセットデータを示す表である
【図１８】上記の実施形態に対するアラームデータを示す表である
【符号の説明】
【００４９】
２０  回路中核部
２２，２６  第１スイッチ素子
２４，２８  中間タップ
３０，３２  第２スイッチ素子
３４  駆動電圧給電端子
３６  出力端子
３８  フィードバック機能部
４０  外部インダクタ
４２，４４  平滑キャパシタ
５２  ヒステリシス制御素子
５４  スイッチ素子
５６  突入電流制御機能ブロック
６０  出力端子
７４  ＳＭＰＳロジック
８０  入力側
８２  基準電圧源
８４，８６  ヒステリシス増幅器
９０  遅延機能
９２，９４  トランジスタ
【図１】
2004343985.tif 000003
【図２】
2004343985.tif 000004
【図３】
2004343985.tif 000005
【図４】
2004343985.tif 000006
【図５】
2004343985.tif 000007
【図６】
2004343985.tif 000008
【図７】
2004343985.tif 000009
【図８】
2004343985.tif 000010
【図９】
2004343985.tif 000011
【図１０】
2004343985.tif 000012
【図１１】
2004343985.tif 000013
【図１２】
2004343985.tif 000014
【図１３】
2004343985.tif 000015
【図１４】
2004343985.tif 000016
【図１５】
2004343985.tif 000017
【図１６】
2004343985.tif 000018
【図１７】
2004343985.tif 000019
【図１８】
2004343985.tif 000020