(57)【要約】【課題】インターフェイスのモードを動的に切替えることができるインターフェイス制御装置を提供する。【解決手段】インターフェイス制御装置１は、ＰＣＩバス３の制御を行うＰＣＩ制御部７と、ＲＯＭ５ａやＲＡＭ５ｂなどの汎用メモリの制御を行う汎用メモリ制御部８と、ＰＣＩバス３をどのデバイスに使用させるかの調停を行うＰＣＩアービタ９と、ＰＣＩバス３の端子をＰＣＩ制御部７で制御するか汎用メモリ制御部８で制御を行うかの選択を行うセレクタ１０から構成され、インターフェイスのモードに応じて前記セレクタ１０で前記制御部を選択する。【選択図】        図１
2004334780.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２のインターフェイスを含む複数のインターフェイスと、ＰＣＩバスに接続されたマスタの調停を行う調停手段とを備えたインターフェイス制御装置において、
前記複数のインターフェイスの端子を共用し、前記調停手段が前記インターフェイスが使用するモードに応じて前記端子の接続状態を切り替えることを特徴とするインターフェイス制御装置。
【請求項２】
前記第１のインターフェイスがＰＣＩバスインターフェイスから、前記第２のインターフェイスが汎用メモリインターフェイスからなることを特徴とする請求項１記載のインターフェイス制御装置。
【請求項３】
前記調停手段は、ＰＣＩバスインターフェイスが使用するモードと、汎用メモリインターフェイスが使用するモードとに応じて前記端子の接続状態を切り替え、前記マスタの調停を行うことを特徴とする請求項１または２記載のインターフェイス制御装置。
【請求項４】
前記調停手段は、前記汎用メモリインターフェイスが使用するモードで前記端子を使用している場合に、ＰＣＩバスに接続されたＰＣＩデバイスからリクエスト信号がアサートされた場合、前記汎用メモリのアクセスが完全に終了してから許可信号をアサートすることを特徴とする請求項３記載のインターフェイス制御装置。
【請求項５】
前記調停手段は、前記ＰＣＩバスインターフェイスが使用するモードで前記端子を使用している場合に、ＰＣＩバスに接続された汎用メモリデバイスからリクエスト信号がアサートされた場合、前記ＰＣＩバスがアイドル状態になってから許可信号をアサートし、前記汎用メモリデバイスのアクセスを開始することを特徴とする請求項３記載のインターフェイス制御装置。
【請求項６】
前記調停手段は、前記ＰＣＩバスインターフェイスが使用するモードで前記端子を使用している場合に、ＰＣＩバスに接続された汎用メモリデバイスからリクエスト信号がアサートされた場合、ＰＣＩバスのアイドル状態であるか否かにかかわらずアサートし、アイドル状態あるとき、あるいはアイドル状態になったとき前記汎用メモリデバイスのアクセスを開始することを特徴とする請求項３記載のインターフェイス制御装置。
【請求項７】
前記汎用メモリインターフェイスは、前記ＰＣＩバスのアイドル状態を検出する汎用メモリ制御回路を含んでなることを特徴とする請求項５または６記載のインターフェイス制御装置。
【請求項８】
前記調停手段は、汎用メモリインターフェイスが使用するモードで前記端子を使用している場合に、データを転送するときに最初に送る信号であるフレーム信号の出力を禁止し、汎用メモリインターフェイスが使用するモードでＰＣＩデバイスへのアクセスを行わないように制御することを特徴とする請求項３記載のインターフェイス制御装置。
【請求項９】
請求項１ないし８のいずれか１項に記載のインターフェイス制御装置と、
記録媒体に画像形成する画像形成手段と、
を備えていることを特徴とする画像形成装置。
【請求項１０】
第１及び第２のインターフェイスを含む複数のインターフェイスと、ＰＣＩバスに接続されたマスタの調停を行うインターフェイス制御方法において、
前記第１のインターフェイスをＰＣＩバスインターフェイスから、前記第２のインターフェイスを汎用メモリインターフェイスからそれぞれ構成し、
両第１及び第２のインターフェイスを含む複数のインターフェイスの端子が共用され、
前記ＰＣＩバスインターフェイスが使用するモードと、前記汎用メモリインターフェイスが使用するモードとに応じて前記端子の接続状態を切り替え、
前記マスタの調停を行うことを特徴とするインターフェイス制御方法。
【請求項１１】
前記汎用メモリインターフェイスが使用するモードで前記端子を使用している場合に、ＰＣＩバスに接続されたＰＣＩデバイスからリクエスト信号がアサートされた場合、前記汎用メモリのアクセスが完全に終了してから許可信号をアサートすることを特徴とする請求項１０記載のインターフェイス制御方法。
【請求項１２】
前記ＰＣＩバスインターフェイスが使用するモードで前記端子を使用している場合に、ＰＣＩバスに接続された汎用メモリデバイスからリクエスト信号がアサートされた場合、前記ＰＣＩバスがアイドル状態になってから許可信号をアサートし、前記汎用メモリデバイスのアクセスを開始することを特徴とする請求項１０記載のインターフェイス制御方法。
【請求項１３】
前記ＰＣＩバスインターフェイスが使用するモードで前記端子を使用している場合に、ＰＣＩバスに接続された汎用メモリデバイスからリクエスト信号がアサートされた場合、ＰＣＩバスのアイドル状態であるか否かにかかわらずアサートし、アイドル状態にあるとき、あるいはアイドル状態になったとき前記汎用メモリデバイスのアクセスを開始することを特徴とする請求項１０記載のインターフェイス制御方法。
【請求項１４】
汎用メモリインターフェイスが使用するモードで前記端子を使用している場合に、データを転送するときに最初に送る信号であるフレーム信号の出力を禁止し、汎用メモリインターフェイスが使用するモードでＰＣＩデバイスへのアクセスを行わないように制御することを特徴とする請求項１０記載のインターフェイス制御方法。
【請求項１５】
コンピュータにロードされ、請求項１０ないし１４のいずれか１項に記載のインターフェイス制御方法を実行するコンピュータプログラム。
【請求項１６】
請求項１５記載のコンピュータプログラムがコンピュータによって読み出され、実行可能に記録された記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＰＣＩバスインターフェイスと汎用メモリインターフェイスを含む複数のインターフェイスの制御装置、このインターフェイス制御装置を備えた画像形成装置、前記インターフェイスの制御方法、この制御方法を実現するためのコンピュータプログラム及びこのコンピュータプログラムを格納した記録媒体に関する。
【０００２】
【従来の技術】
近年の情報技術の発展に伴い多種多様な外部装置が提案されている。このような多種多様な外部装置に対応するようなデバイスを設計する場合、それぞれの外部装置のインターフェイスに対応するため、デバイス側の端子数増加は避けられない。例えばＰＣＩバスインターフェイスや汎用メモリインターフェイスはバス構造なため信号線数が多く、自ずと端子数も増加することになる。しかしながら、端子数の増加は、チップサイズの増加、最終的にはコストの増加につながるという問題がある。
【０００３】
そこで端子を共用することになるが、単純に共用すると、ＰＣＩバスモードの時と汎用バスモードの時間を完全に分割することになる。つまりＰＣＩバスのアクセスと汎用メモリへのアクセスを動的に切り替えることはできない。
【０００４】
【発明が解決しようとする課題】
本発明はこのような従来技術の実情に鑑みてなされたもので、その目的は、インターフェイスのモードを動的に切り替えることができるインターフェイス制御装置、このインターフェイス制御装置を備えた画像形成装置、前記インターフェイスの制御方法、この制御方法を実現するためのコンピュータプログラム及びこのコンピュータプログラムを格納した記録媒体を提供することにある。
【０００５】
【課題を解決するための手段】
前記目的を達成するため第１の手段は、第１及び第２のインターフェイスを含む複数のインターフェイスと、ＰＣＩバスに接続されたマスタの調停を行う調停手段とを備えたインターフェイス制御装置において、前記複数のインターフェイスの端子を共用し、前記調停手段が前記インターフェイスの使用するモードに応じて前記端子の接続状態を切り替えることを特徴とする。
【０００６】
第２の手段は、第１の手段において、前記第１のインターフェイスがＰＣＩバスインターフェイスから、前記第２のインターフェイスが汎用メモリインターフェイスからなることを特徴とする。
【０００７】
第３の手段は、第１または第２の手段において、前記調停手段は、ＰＣＩバスインターフェイスが使用するモードと、汎用メモリインターフェイスが使用するモードとに応じて前記端子の接続状態を切り替え、前記マスタの調停を行うことを特徴とする。
【０００８】
第４の手段は、第３の手段において、前記調停手段は、前記汎用メモリインターフェイスが使用するモードで前記端子を使用している場合に、ＰＣＩバスに接続されたＰＣＩデバイスからリクエスト信号がアサートされた場合、前記汎用メモリのアクセスが完全に終了してから許可信号をアサートすることを特徴とする。
【０００９】
第５の手段は、第３の手段において、前記調停手段は、前記ＰＣＩバスインターフェイスが使用するモードで前記端子を使用している場合に、ＰＣＩバスに接続された汎用メモリデバイスからリクエスト信号がアサートされた場合、前記ＰＣＩバスがアイドル状態になってから許可信号をアサートし、前記汎用メモリデバイスのアクセスを開始することを特徴とする。
【００１０】
第６の手段は、第３の手段において、前記調停手段は、前記ＰＣＩバスインターフェイスが使用するモードで前記端子を使用している場合に、ＰＣＩバスに接続された汎用メモリデバイスからリクエスト信号がアサートされた場合、ＰＣＩバスのアイドル状態であるか否かにかかわらずアサートし、アイドル状態あるとき、あるいはアイドル状態になったとき前記汎用メモリデバイスのアクセスを開始することを特徴とする。
【００１１】
第７の手段は、第５または第６の手段において、前記汎用メモリインターフェイスは、前記ＰＣＩバスのアイドル状態を検出する汎用メモリ制御回路を含んでなることを特徴とする。
【００１２】
第８の手段は、第３の手段において、前記調停手段は、汎用メモリインターフェイスが使用するモードで前記端子を使用している場合に、データを転送するときに最初に送る信号であるフレーム信号の出力を禁止し、汎用メモリインターフェイスが使用するモードでＰＣＩデバイスへのアクセスを行わないように制御することを特徴とする。
【００１３】
第９の手段は、第１ないし第８の手段に係るインターフェイス制御装置と、記録媒体に画像形成する画像形成手段とから画像形成装置を構成したことを特徴とする。
【００１４】
第１０の手段は、第１及び第２のインターフェイスを含む複数のインターフェイスと、ＰＣＩバスに接続されたマスタの調停を行うインターフェイス制御方法において、前記第１のインターフェイスをＰＣＩバスインターフェイスから、前記第２のインターフェイスを汎用メモリインターフェイスからそれぞれ構成し、両第１及び第２のインターフェイスの端子し、前記ＰＣＩバスインターフェイスが使用するモードと、前記汎用メモリインターフェイスが使用するモードとに応じて前記端子の接続状態を切り替え、前記マスタの調停を行うことを特徴とする。
【００１５】
第１１の手段は、第１０の手段において、前記汎用メモリインターフェイスが使用するモードで前記端子を使用している場合に、ＰＣＩバスに接続されたＰＣＩデバイスからリクエスト信号がアサートされた場合、前記汎用メモリのアクセスが完全に終了してから許可信号をアサートすることを特徴とする。
【００１６】
第１２の手段は、第１０の手段において、前記ＰＣＩバスインターフェイスが使用するモードで前記端子を使用している場合に、ＰＣＩバスに接続された汎用メモリデバイスからリクエスト信号がアサートされた場合、前記ＰＣＩバスがアイドル状態になってから許可信号をアサートし、前記汎用メモリデバイスのアクセスを開始することを特徴とする。
【００１７】
第１３の手段は、第１０の手段において、前記ＰＣＩバスインターフェイスが使用するモードで前記端子を使用している場合に、ＰＣＩバスに接続された汎用メモリデバイスからリクエスト信号がアサートされた場合、ＰＣＩバスのアイドル状態であるか否かにかかわらずアサートし、アイドル状態にあるとき、あるいはアイドル状態になったとき前記汎用メモリデバイスのアクセスを開始することを特徴とする。
【００１８】
第１４の手段は、第１０の手段において、汎用メモリインターフェイスが使用するモードで前記端子を使用している場合に、データを転送するときに最初に送る信号であるフレーム信号の出力を禁止し、汎用メモリインターフェイスが使用するモードでＰＣＩデバイスへのアクセスを行わないように制御することを特徴とする。
【００１９】
第１５の手段は、コンピュータにロードされ、第１０ないし第１４の手段に係るインターフェイス制御方法を実行するコンピュータプログラムを特徴とする。
【００２０】
第１６の手段は、第１５の手段に係るコンピュータプログラムがコンピュータによって読み出され、実行可能に記録された記録媒体を特徴とする。
【００２１】
なお、以下の実施形態において、調停手段はＰＣＩアービタ９に、端子はＰＩＣバス３に、ＰＣＩバスインターフェイスはＣＰＵインターフェイス５からＰＣＩ制御部７、セレクタ１０を介してＰＣＩバスに接続される回路に、汎用メモリインターフェイスはＣＰＵインターフェイス５から汎用メモリ制御部８、セレクタ１０を介してＰＣＩバスに接続される回路に、ＰＣＩデバイスはＰＩＣデバイスＡ，Ｂ（４ａ，４ｂ）に、汎用メモリデバイスはＲＯＭ５ａ及びＲＡＭ５ｂにそれぞれ対応する。
【００２２】
【発明の実施の形態】
以下、図面を参照し、本発明の実施形態に係るインターフェイス制御装置について説明する。
【００２３】
図１は本実施形態に係るインターフェイス制御装置及びその周辺機器の接続例の１つを示す機能ブロック図である。図１において、インターフェイス制御装置１は、ＣＰＵインターフェイス（ｃｐｕｉｆ）６、ＰＣＩ制御部７、ＰＣＩアービタ９、汎用メモリ制御部８及びセレクタ１０を備え、ＣＰＵインターフェイス６を介してＣＰＵ２に、また、セレクタ３を介してＰＣＩバス３に接続されている。ＣＰＵ２はプログラムを実行する。なお、このプログラムは例えばＲＯＭ５ａに格納されている
前記ＰＣＩバス３には、ＰＣＩバスインターフェイスを有し、所定の機能を実現するＰＩＣデバイスＡ（４ａ）、ＰＣＩバスインターフェイスを有し、前記デバイスＡ（４ａ）とは異なる機能を実現するＰＣＩデバイスＢ（４ｂ）、プログラムやデータなどが格納されているＲＯＭ５ａ、プログラムを実行する際に使用する計算式やデータを記憶するＲＡＭ５ｂが接続されている。
【００２４】
前記ＣＰＵインターフェイス６は、ＣＰＵバス２５とのインターフェイス及びＣＰＵ２からアクセスされたアドレスをデコードし、ＰＣＩデバイスＡ，Ｂ（４ａ，４ｂ）へアクセスするか、ＲＯＭ５ａやＲＡＭ５ｂにアクセスするかなどを決定する。ＰＣＩ制御部７はＰＣＩバス３の制御を行う。汎用メモリ制御部８は、ＲＯＭ５ａやＲＡＭ５ｂなどの汎用メモリの制御を行う。ＰＣＩアービタ９は、ＰＣＩバス３をどのデバイスに使用させるかの調停を行う。セレクタ１０は、ＰＣＩバス３の端子をＰＣＩ制御部７で制御するか汎用メモリ制御部８で制御を行うかの選択を行う。ＰＣＩアービタ９には、ＰＣＩデバイスＡ（４ａ）との信号線２１とＰＣＩデバイスＢ（４ｂ）との信号線２２が接続されており、これによりインターフェイス制御装置１はセントラルマスタとして機能する。ＰＣＩアービタ９にはまた、ＰＣＩ制御部７との信号線２３と汎用メモリ制御部８との信号線２４も接続されている。セレクタ１０には、汎用メモリ制御部８からセレクト信号１１が入力される。このように構成することにより、ＰＣＩインターフェイス用の端子を、ＰＣＩバスとして使用したり、汎用メモリとして使用したりすることが可能となる。このようにＰＣＩインターフェイス用の端子（ＰＣＩバス３）を、ＰＣＩバスとして使用したり、汎用メモリとして使用するので、デバイスの端子数を大幅に減らすことができ、コストを削減することができるとともに、実装面積を小さくすることが可能となる。
【００２５】
ＰＣＩアービタ９に入出力される信号の詳細を図２に示す。ＰＣＩバス３へアクセスを行うＰＣＩデバイスＡ，Ｂ（４ａ，４ｂ）のようなデバイス、ＰＣＩ制御部７及び汎用メモリ制御部８のようなモジュールは、全てＰＣＩアービタ９とポイントツーポイントでリクエスト（ＲＥＱ）信号と許可（ＧＮＴ）信号が入出力される。すなわち、ＰＣＩアービタ９とＰＣＩデバイスＡ（４ａ）とを接続する信号線２１にはＲＥＱ＿Ａ及びとＧＮＴ＿Ａの信号が印加され、ＰＣＩアービタ９とＰＣＩデバイスＢ（４ｂ）とを接続する信号線２２には、ＲＥＱ＿Ｂ及びＧＮＴ＿Ｂの信号が印加され、これらの信号線２１，２２はインターフェイス制御装置１の外部で接続されている。ＰＣＩアービタ９とＰＣＩ制御部７と接続する信号線２３には、ＲＥＱ＿Ｃ及びＧＮＴ＿Ｃの信号が印加され、信号線２３はインターフェイス制御装置１内で接続されている。また、汎用メモリ制御部８もＰＣＩバス３を使用するので、インターフェイス制御装置１の内部で信号線２４によりＰＣＩアービタ９との間でＲＥＱ＿Ｄ及びＧＮＴ＿Ｄの信号でやりとりを行い、ＰＣＩアービタ９に調停されてはじめてＰＣＩバス３上に信号を出力する。調停された場合、汎用メモリ制御部８はＢＵＳＹという信号を信号線１１を介してセレクタ１０に出力し、セレクタ１０はこの信号によって、ＰＣＩ制御部７からの信号か、汎用メモリ制御部８からの信号かを選択する。この場合、インターフェイス制御装置１はＰＣＩバス３のセントラルマスタであり、端子をＰＣＩバスモードで使用する場合と、汎用メモリモードで使用する場合の調停を行うので、ソフトウェアから見た時に、ＰＣＩ空間とメモリ空間にアクセスするときに排他制御などをする必要がない。
【００２６】
図３は、２つのＰＣＩデバイスＡ，Ｂ（４ａ，４ｂ）の要求が処理されていくタイミングを示すタイミングチャートである。図３において、サイクル２でＰＣＩデバイスＡ（４ａ）が要求信号であるＲＥＱ＿Ａを出力する。ＰＣＩアービタ９は他の要求がないので、サイクル３で許可信号であるＧＮＴ＿Ａを出力する。と同時にＰＣＩデバイス４ｂ内のデバイスＢが要求信号ＲＥＱ＿Ｂを出力したとすると、サイクル４でデバイスＡはフレーム（ＦＲＡＭＥ）信号と図示しないイニシエータレディ（以下、ＩＲＤＹと称する）信号が両方ともＨレベルのバスアイドル状態であることを確認して、ＦＲＡＭＥ信号を出力し、ＡＤにアドレスを出力する。サイクル５でＰＣＩアービタ９はＲＥＱ＿Ｂに対してＧＮＴ＿Ｂを出力し、デバイスＢにバスの使用権がＢであることを通知する。なお、フレーム（ＦＲＡＭＥ）信号及びイニシエータレディ（ＩＲＤＹ）信号、及び後述のＡＤは、ＰＣＩバス規格の信号で、ＦＲＡＭＥとＩＲＤＹでマスタが転送したい転送量を示し、例えば、ＦＲＡＭＥが“Ｈ”かつＩＲＤＹが“Ｈ”の時、バスがアイドル状態ということを示す。また、マスタは転送開始時にＦＲＡＭＥを“Ｌ”（アクティブ側）にし、それと同時にＡＤにアドレス情報を出力する。ＡＤの他にもＣＭＤという信号もあり、同じタイミングでコマンド（リード、ライト）を出力する。これらの信号は、公知の規格上の信号名なので、ここでは詳細には説明しない。
【００２７】
一方、サイクル６では図示しないＩＲＤＹ信号がアサートされていてバスがアイドル状態ではないので、ＰＣＩデバイスＢ４ｂはＦＲＡＭＥ信号を出力しない。サイクル７でバスがアイドル状態となるので、ＰＣＩデバイスＢ４ｂはＦＲＡＭＥ信号を出力し、ＡＤにアドレスを出力する。つまり、一般的なＰＣＩデバイスは、自身にＧＮＴがアサートされても、ＦＲＡＭＥとＩＲＤＹでバスがアイドル状態かどうかをチェックしてからアクセス開始する。よってＰＣＩアービタ９は、バスの状態を観測せずに、各デバイスからのＲＥＱとＧＮＴの状況だけで調停を行うことができる。
【００２８】
次に、汎用メモリモードとしてＰＣＩバス３を使用している後にＰＣＩバスモードとしてＰＣＩバス３を使用する場合を図４及び図５により説明する。図４はその処理のタイミングチャート、図５は図４のタイミングチャートを実施する場合のＰＣＩアービタ周辺の信号の詳細を示す図である。
【００２９】
汎用メモリモードでは、接続されているＰＣＩデバイスＡ，Ｂ（４ａ，４ｂ）が反応してしまうことを避けるため、ＦＲＡＭＥ信号は使用しない。これによって、汎用デバイスモードの時に、ＰＣＩバス３に接続されているＰＣＩデバイスＡ，Ｂ（４ａ，４ｂ）が応答することを回避することができる。よって、ＰＣＩデバイスＢ（４ｂ）にＧＮＴ＿Ｂ信号をアサートすると、ＰＣＩバス３がアイドル状態だと勘違いし、アクセスを開始してしまう。つまりサイクル５でＧＮＴ＿Ｂ信号をアサートすると、サイクル６でＦＲＡＭＥ信号を出力し、デバイスＢのアクセスを開始してしまう虞があるので、ＧＮＴ＿Ｂ信号の出力タイミングを遅らせようにする。その実現方法を示したのが、図５である。この図５から明らかなように、汎用メモリ制御部８から出力されるＢＵＳＹ信号をＰＣＩアービタ９にも入力させ、ＧＮＴ＿Ａ、ＧＮＴ＿Ｂ、ＧＮＴ＿Ｃの各信号の出力条件に、ＢＵＳＹが非アクティブではないときを追加するようにする。このように、汎用メモリモードで端子を使用している場合に他のＰＣＩデバイスからリクエスト信号がアサートされた場合、汎用メモリアクセスが完全に終了してから許可信号をアサートすることにより、バスが衝突することを回避することができる。
【００３０】
図４とは逆に、ＰＣＩバスモードとしてＰＣＩバス３を使用している後に汎用メモリモードとしてＰＣＩバス３を使用する場合を図６及び図７により説明する。図６はその処理のタイミングチャート、図７は図６のタイミングチャートを実施する場合のＰＣＩアービタ周辺の信号の詳細を示す図である。
【００３１】
この場合も、汎用メモリＲＯＭ５ａ，５ｂへアクセスをする際に、ＰＣＩバス３が実際に使用されているかどうかを判断する必要がある。例えば図６ではサイクル５で汎用メモリアクセスへのＧＮＴ＿Ｄ信号がアサートされているが、次のサイクル６で汎用メモリアクセスを開始するとＰＣＩバス３がコンフリクトする可能性がある。そこで、ＧＮＴ＿Ｄ信号がアサートされても、実際に汎用メモリアクセスとしてＰＣＩバス３を使用するのはサイクル７まで遅らせるようにする。その実現方法を示したのが図７である。図７に示すように、汎用メモリ制御部８にＰＣＩバスのアイドル状態を判断するためのＦＲＡＭＥ信号とＩＲＤＹ信号を入力し、ＧＮＴ＿Ｄ信号を検出しても、ＦＲＡＭＥ信号とＩＲＤＹ信号の双方がＨでなければアクセスを開始しないようにする。このように、ＰＣＩバスモードで端子を使用している場合に汎用メモリデバイスからのリクエスト信号がアサートされた場合、ＰＣＩバス３がアイドル状態になってから許可信号をアサートしアクセスを開始するので、バスが衝突することを回避することができる。
【００３２】
次に、ＰＣＩバスモードとしてＰＣＩバス３を使用している後に汎用メモリモードとしてＰＣＩバス３を使用する場合の他の例を図８及び図９により説明する。図８はその処理タイミングチャート、図９は図８のタイミングチャートを実施する場合のＰＣＩアービタ周辺の信号の詳細を示す図である。
【００３３】
図８と図６との相違は、図６ではサイクル５でＧＮＴ＿Ｄ信号をアサートしているが、図８ではサイクル６でＧＮＴ＿Ｄ信号をアサートしていることである。この方法を実施する例が図９である。この例では、ＰＣＩバス３がアイドル状態であることを判断するためのＦＲＡＭＥ信号とＩＲＤＹ信号をＰＣＩアービタ９に入力し、ＧＮＴ＿Ｄ信号の出力条件に、ＦＲＡＭＥ信号とＩＲＤＹ信号の双方がＨであることを加える。これにより、汎用メモリ制御部８は、ＧＮＴ＿Ｄ信号のアサートだけをみてアクセスを開始すればいいことになる。したがって、ＰＣＩバスモードで端子を使用している場合に汎用メモリデバイスからのリクエスト信号がアサートされた場合、許可信号はＰＣＩバス３がアイドル状態でなくてもアサートし、汎用メモリ制御部８でＰＣＩバス３のアイドル状態を検出してアクセスを開始することができる。
【００３４】
このようなインターフェイス制御装置１は、例えば複写機、ファクシミリ、プリンタ、あるいは、これらを複合した複合機（ＭＦＰ−Ｍｕｌｔｉ  Ｆｕｎｃｔｉｏｎ  Ｐｅｒｉｐｈｅｒａｌ）などの画像形成装置に使用され、ＰＣＩデバイスとして各種の制御機器、大容量記憶装置、記録媒体駆動装置、画像読み取り装置、後処理装置などの周辺機器などを接続すれば、小型の画像形成システムを構築することができる。なお、画像形成装置としては、例えば電子写真方式のもの、インクジェット方式のもの、写真製版を使用するもの、活字を使用するものなどがあるが、いずれも画像形成装置自体は公知なので、ここでの説明は省略する。
【００３５】
なお、前記インターフェイス制御装置１の機能をコンピュータによって実現することも可能であり、その際、前記機能に対応する手順をプログラム化しておき、コンピュータにダウンロードして実行できるように構成することもできる。その際、コンピュータのＲＯＭに制御プログラムを格納し、あるいは外部のサーバや記録媒体からプログラムをダウンロードすれば良い。
【００３６】
【発明の効果】
以上のように、本発明によれば、各インターフェイスの端子を共用し、インターフェイスのモードに応じて各インターフェイスのＰＣＩバスへの接続状態を切り替えることができるので、並行してアクセス要求があるデバイスに対して動的なモード切り替えが可能になる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るインターフェイス制御装置及びその周辺機器の接続の一例を示すブロック図である。
【図２】図１のＰＣＩアービタ周辺の信号の詳細を示す図である。
【図３】２つのＰＣＩデバイスの要求が処理されていくタイミングを示すタイミングチャートである。
【図４】汎用メモリモードとしてＰＣＩバスを使用している後にＰＣＩバスモードとしてＰＣＩバスを使用する場合の処理タイミングチャートである。
【図５】図４のタイミングチャートを実施する場合のＰＣＩアービタ周辺の信号の詳細を示す図である。
【図６】ＰＣＩバスモードとしてＰＣＩバスを使用している後に汎用メモリモードとしてＰＣＩバスを使用する場合の処理タイミングチャートである。
【図７】図６のタイミングチャートを実施する場合のＰＣＩアービタ周辺の信号の詳細を示す図である。
【図８】ＰＣＩバスモードとしてＰＣＩバスを使用している後に汎用メモリモードとしてＰＣＩバスを使用する場合の別の実施例をにおける処理タイミングチャートである。
【図９】図８のタイミングチャートを実施する場合のＰＣＩアービタ周辺の信号の詳細を示す図である。
【符号の説明】
１  インターフェイス制御装置
２  ＣＰＵ
３  ＰＣＩバス
４ａ，４ｂ  ＰＣＩデバイス
５ａ  ＲＯＭ
５ｂ  ＲＡＭ
６  ＣＰＵインターフェイス（ｃｐｕｉｆ）
７  ＰＣＩ制御部
８  汎用メモリ制御部
９  ＰＣＩアービタ
１０  セレクタ
【図１】
2004334780.tif 000003
【図２】
2004334780.tif 000004
【図３】
2004334780.tif 000005
【図４】
2004334780.tif 000006
【図５】
2004334780.tif 000007
【図６】
2004334780.tif 000008
【図７】
2004334780.tif 000009
【図８】
2004334780.tif 000010
【図９】
2004334780.tif 000011