(57)【要約】【課題】液晶パネル等の電気光学パネルの駆動回路において、基板や装置の小型化を図りつつ、或いは基板上における装置構成や制御形態を簡略化しつつ、転送プリチャージ或いは順次プリチャージを行う。【解決手段】電気光学パネルの駆動回路は、基板上に形成されており、転送信号を順次出力するシフトレジスタ回路（１６０）と、順次出力されたｎ（但し、ｎは、２以上の自然数）番目の転送信号をサンプリング回路駆動信号として画像信号をサンプリングして、データ線（１１４）に書き込むサンプリング回路（１４０）と、順次出力されたｎ−１番目の転送信号をプリチャージ回路駆動信号として、データ線（１１４）に対する画像信号の供給に先立って所定電位のプリチャージ信号をデータ線（１１４）に書き込むプリチャージ回路とを備える。【選択図】  図４
2004334115.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、画素電極、該画素電極をスイッチング制御するスイッチング素子及び前記画素電極に前記スイッチング素子を介して画像信号を供給するためのデータ線を備えた電気光学パネルを駆動する電気光学パネルの駆動回路であって、
転送信号を順次出力するシフトレジスタ回路を含むデータ線駆動回路と、
前記順次出力されたｎ（但し、ｎは、２以上の自然数）番目の転送信号をサンプリング回路駆動信号として前記画像信号をサンプリングして、前記データ線に書き込むサンプリング回路と、
前記順次出力されたｎ−１番目の転送信号をプリチャージ回路駆動信号として、前記データ線に対する前記画像信号の供給に先立って所定電位のプリチャージ信号を前記データ線に書き込むプリチャージ回路と
を備えたことを特徴とする電気光学パネルの駆動回路。
【請求項２】
前記データ線駆動回路、前記サンプリング回路及び前記プリチャージ回路は、前記基板上において、前記データ線の一端側に配置されており、
前記画像信号及び前記プリチャージ信号は、前記データ線の一端側から書き込まれることを特徴とする請求項１に記載の電気光学パネルの駆動回路。
【請求項３】
前記データ線に対して、前記ｎ−１番目の転送信号に対応して前記プリチャージ信号が書き込まれる期間と、前記ｎ番目の転送信号に対応して前記画像信号が書き込まれる期間とは、時間軸上で重ねられていないことを特徴とする請求項１又は２に記載の電気光学パネルの駆動回路。
【請求項４】
一のデータ線に対して前記ｎ番目の転送信号に対応して前記画像信号が書き込まれる期間と、前記一のデータ線の次に前記画像信号が書き込まれる他のデータ線に対して前記ｎ番目の転送信号に対応して前記プリチャージ信号が書き込まれる期間とは、少なくとも部分的に前記時間軸上で重ねられていることを特徴とする請求項３に記載の電気光学パネルの駆動回路。
【請求項５】
前記画像信号は、ｍ（但し、ｍは、２以上の自然数）相にシリアルーパラレル展開されており、
前記データ線は、前記データ線をｍ本含んでなると共に同一の転送信号に対応して同時に書き込まれる同時駆動データ線単位に分けられており、
前記ｎ番目の転送信号に対応して前記画像信号が書き込まれる前記同時駆動データ線単位に対して、前記ｎ−１番目の転送信号に対応して前記プリチャージ信号が書き込まれる期間と、前記ｎ番目の転送信号に対応して前記画像信号が書き込まれる期間とは、前記時間軸上で重ねられていないことを特徴とする請求項１又は２に記載の電気光学パネルの駆動回路。
【請求項６】
前記ｎ番目の転送信号に対応して前記画像信号が書き込まれる前記同時駆動データ線群に対して前記ｎ−１番目の転送信号に対応して前記プリチャージ信号が書き込まれる期間と、前記ｎ−１番目の転送信号に対応して前記画像信号が書き込まれる前記同時駆動データ線群に対して前記ｎ−１番目の転送信号に対応して前記画像信号が書き込まれる期間とは、前記時間軸上で少なくとも部分的に重ねられていることを特徴とする請求項５に記載の電気光学パネルの駆動回路。
【請求項７】
前記データ線駆動回路は、同一の前記データ線に対して前記プリチャージ信号が書き込まれる期間と前記画像信号が書き込まれる期間とが重ならないように、前記転送信号がトリガレベルとなる期間に制限をかけるイネーブル手段を含むことを特徴とする請求項３から６のいずれか一項に記載の電気光学パネルの駆動回路。
【請求項８】
前記イネーブル手段は、外部から供給されると共に相隣接するイネーブルパルス同士は互いに重複しない該イネーブルパルスに基づいて、前記トリガレベルとなる期間に制限をかけることを特徴とする請求項７に記載の電気光学パネルの駆動回路。
【請求項９】
前記プリチャージ回路と前記サンプリング回路との間に、同一の前記データ線に対して前記プリチャージ信号が書き込まれる期間と前記画像信号が書き込まれる期間とが重ならないように、前記転送信号がトリガレベルとなる期間に制限をかけるトリミング手段を更に備えたことを特徴とする請求項３から６のいずれか一項に記載の電気光学パネルの駆動回路。
【請求項１０】
前記トリミング手段は、同一の前記データ線に接続された前記プリチャージ回路及び前記サンプリング回路について、前記ｎ−１番目の転送信号に応じて前記プリチャージ回路から出力される前記プリチャージ信号に対して、前記ｎ番目の転送信号によってトリミングをかけることで、前記プリチャージ信号がトリガレベルとなる期間を制限することを特徴とする請求項９に記載の電気光学パネルの駆動回路。
【請求項１１】
前記シフトレジスタ回路は、双方向性のシフトレジスタ回路であり、
前記シフトレジスタ回路の複数の出力段の配列における前記転送信号を転送する方向である転送方向は、共通の方向制御信号部からの転送方向制御信号に基づいて制御され、
前記転送方向に応じて、前記プリチャージ回路駆動信号の供給源を選択する選択回路を更に備えたことを特徴とする請求項２から６のいずれか一項に記載の電気光学パネルの駆動回路。
【請求項１２】
前記選択回路は、前記転送方向制御信号に基づいて、前記プリチャージ回路駆動信号として、前記ｎ番目の転送信号に対して先行するｎ＋１番目の転送信号及びｎ−１番目の転送信号のうちいずれか一方を選択することを特徴とする請求項１１に記載の電気光学パネルの駆動回路。
【請求項１３】
請求項１から１２のいずれか一項に記載の電気光学パネルの駆動回路及び前記電気光学パネルを備えたことを特徴とする電気光学装置。
【請求項１４】
請求項１３に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば液晶パネル等の電気光学パネルを駆動する駆動回路、該電気光学パネル及び駆動回路を備えてなる例えば液晶装置等の電気光学装置、並びに該電気光学装置を備えてなる例えば液晶プロジェクタ等の電子機器の技術分野に属する。
【０００２】
【背景技術】
この種の電気光学パネルの駆動装置として、例えば、電気光学パネルのデータ線を駆動するデータ線駆動回路、サンプリング回路、プリチャージ回路等がある。データ線駆動回路は、そのシフトレジスタ回路から出力される転送信号を、サンプリングパルスとして、サンプリング回路に順次出力するように構成されている。このサンプリングパルスに応じて、サンプリング回路は、画像信号線上の画像信号をサンプリングしてデータ線に供給するように構成されている。
【０００３】
このようにサンプリング回路によってデータ線に画像信号を書き込むことは、駆動周波数が低い、アクティブマトリクス駆動方式等の電気光学パネルであれば問題は無い。しかるに、画像の高品位化という一般的要請の下で、画像の精細度が高まったり駆動周波数が高まったりすると、データ線の配線容量等の影響が無視できなくなる。即ち、駆動周波数が高まるのに連れて、データ線駆動回路による駆動力不足やサンプリング回路における書込能力不足が顕在化してくる。係る書込能力不足等は、ゴースト等の画像不良を引き起こす。
【０００４】
このため従来は、各データ線に対して画像信号を書き込む前に、例えば灰色或いは中間色に対応する所定電位レベルのプリチャージ信号を当該各データ線に対して書き込むことで、データ線駆動回路による駆動力不足やサンプリング回路における書込能力不足を補うようにしている。
【０００５】
更に、例えば高駆動周波数であり且つ帰線期間が短いハイビジョン対応の画像表示用など、より駆動周波数を低くする或いは帰線期間を短くする等のために、転送プリチャージ或いは順次プリチャージと呼ばれる方式のプリチャージ回路も開発されている。このような転送プリチャージ回路によれば、データ線に対する画像信号を書き込む直前に、サンプリング回路による順次動作に先んじてプリチャージ回路による順次動作を先に行うことで、相対的に短時間で効率良くプリチャージを実行可能であるとされている（特許文献１参照）。
【０００６】
【特許文献１】
特開平８−２８６６３９号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の転送プリチャージ回路によれば、基板上において、データ線の一方の片側に、サンプリング回路及びこれを駆動するためのシフトレジスタ回路を含んでなるデータ線駆動回路が配置されており、データ線の他方の片側に、プリチャージ回路及びこれを駆動するためのシフトレジスタ回路を含んでなるプリチャージ回路駆動回路が配置されている。即ち、基板上において、データ線が配線された画像表示領域の周囲に位置する周辺領域において、例えばその下側付近に、サンプリング回路及びこれを駆動するデータ線駆動回路等が配置され、且つ例えばその上側付近にプリチャージ回路及びこれを駆動するプリチャージ回路駆動回路等が配置される。このため、プリチャージ回路の採用によって、基本的に基板の小型化や装置全体の小型化が非常に困難になるという技術的問題点がある。特に、データ線の両端に別個の回路を設ける必要により、基板上における各種配線の引き回しも困難となる。また、外付ＩＣ回路として、これらの各種回路を構築する際にも、ＩＣ個数が増大したり、実装領域の確保が困難、製造工程が困難など、各種の困難性を招いてしまう。
【０００８】
本発明は上記課題に鑑みなされたものであり、例えば、基板や装置の小型化を図りつつ、或いは基板上における装置構成や制御形態を簡略化しつつ、転送プリチャージ或いは順次プリチャージを行うことが可能である電気光学パネルの駆動回路、該駆動回路及び電気光学パネルを備えてなる電気光学装置、並びに、該電気光学装置を備えてなる各種電子機器を提供することを課題とする。
【０００９】
【課題を解決するための手段】
本発明の電気光学パネルの駆動回路は上記課題を解決するために、基板上に、画素電極、該画素電極をスイッチング制御するスイッチング素子及び前記画素電極に前記スイッチング素子を介して画像信号を供給するためのデータ線を備えた電気光学パネルを駆動する電気光学パネルの駆動回路であって、転送信号を順次出力するシフトレジスタ回路を含むデータ線駆動回路と、前記順次出力されたｎ（但し、ｎは、２以上の自然数）番目の転送信号をサンプリング回路駆動信号として前記画像信号をサンプリングして、前記データ線に書き込むサンプリング回路と、前記順次出力されたｎ−１番目の転送信号をプリチャージ回路駆動信号として、前記データ線に対する前記画像信号の供給に先立って所定電位のプリチャージ信号を前記データ線に書き込むプリチャージ回路とを備える。
【００１０】
本発明の電気光学パネルの駆動回路によれば、その動作時には、データ線駆動回路から出力されるサンプリングパルスに応じて、サンプリング回路によって画像信号がサンプリングされる。これにより、データ線に対して、サンプリングされた画像信号が供給される。すると、電気光学パネル内では、データ線を介して供給される画像信号は、例えば別途走査線を介して供給される走査信号に応じて、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；以下適宜、“ＴＦＴ”と称する）等からなるスイッチング素子を介して画素電極に供給される。これにより、アクティブマトリクス駆動による画像表示が可能となる。このような動作中、プリチャージ回路によって、サンプリング回路による各データ線に対する画像信号の供給に先立って、プリチャージ信号が該各データ線に書き込まれる。従って、データ線への画像信号の書込能力不足は、殆ど又は実践上全く問題となることは無くなる。そして、相対的に十分な書込能力で書き込まれた画像信号に応じて、ゴースト等が低減された高品位の画像表示が可能となる。
【００１１】
ここで本発明の電気光学パネルの駆動回路では特に、サンプリング回路とプリチャージ回路とは、同一のデータ線駆動回路により出力される転送信号を夫々サンプリング回路駆動信号及びプリチャージ回路駆動信号として利用して動作する。即ち、転送プリチャージ或いは順次プリチャージを同一のデータ線駆動回路により出力される転送信号を用いて実行可能となる。しかも、前述した従来の転送プリチャージ或いは順次プリチャージ方式の駆動回路の如く、サンプリング回路とプリチャージ回路とに対して、シフトレジスタを夫々有するサンプリング回路を順次駆動させるための専用回路（即ち、データ線駆動回路）とプリチャージ回路を順次駆動させるための専用回路（即ち、プリチャージ回路駆動回路）とを、基板上に別々に設ける必要がなくなる。従ってまた、素子基板上の周辺領域において、データ線の両側に別々の回路を構築する必要性も無くなる。
【００１２】
以上の結果、本発明の電気光学パネルの駆動回路によれば、基板や装置の小型化を図りつつ、或いは基板上における装置構成や制御形態を簡略化しつつ、転送プリチャージ或いは順次プリチャージを実行可能となる。
【００１３】
本発明の電気光学パネルの駆動回路の一態様では、前記データ線駆動回路、前記サンプリング回路及び前記プリチャージ回路は、前記基板上において、前記データ線の一端側に配置されており、前記画像信号及び前記プリチャージ信号は、前記データ線の一端側から書き込まれる。
【００１４】
この態様によれば、データ線の一端側に設けられた一つのデータ線駆動回路によって、サンプリング回路及びプリチャージ回路の両方を駆動可能となる。従って、例えば、素子基板上の周辺領域においてデータ線の両側に別々のシフトレジスタ回路を伴う駆動回路を設ける場合のように、限られた素子基板上において比較的大きなスペースを確保する必要がなく、基板の小型化や、電気光学パネル全体の小型化を促進することが可能となる。更には、別々の駆動回路を設ける場合のように、基板上において各種信号線を複雑に或いは長距離に渡って引き回す必要がなく、基板上における駆動回路全体の占有面積をより一層減少させることができる。また、配線の引き回し量の低減によって、当該配線の容量は著しく低減され、これに起因する信号遅延等の不具合を防止することも可能となる。従って、例えば、高駆動周波数を擁する高速表示モード採用時においても、駆動周波数に応じてデータ線駆動回路の駆動能力を確保することも可能となり、ゴースト等の画像不良を防止可能となる。
【００１５】
本発明の電気光学パネルの駆動回路の他の態様では、前記データ線に対して、前記ｎ−１番目の転送信号に対応して前記プリチャージ信号が書き込まれる期間と、前記ｎ番目の転送信号に対応して前記画像信号が書き込まれる期間とは、時間軸上で重ねられていない。
【００１６】
この態様によれば、１本のデータ線に関して、先行するプリチャージ信号の書き込み終了から、画像信号の書き込み開始までの間には、時間間隔が存在する。即ち、ｎ−１番目の転送信号に基づきプリチャージ回路駆動信号が「ＯＦＦレベル（例えば、ローレベル）」になる時点と、ｎ番目の転送信号に基づきサンプリング回路駆動信号が「ＯＮ（例えば、ハイレベル）」となる時点との間に時間間隔が有り、これら両駆動信号が同時に「ＯＮ」となる期間が無いように、転送信号の出力が制御されているか又は転送信号に対して信号処理が加えられた後にプリチャージ回路駆動信号或いはサンプリング回路駆動信号が生成される。従って、サンプリング回路とプリチャージ回路とにおいて、同一のデータ線駆動回路により出力される転送信号を駆動信号として共用しても、プリチャージ信号により影響されずに適切に画像信号の書き込みを行うことが可能となる。このため、特にデータ線に対する画像信号の書き込み初期において、当該データ線に対してプリチャージ信号が同時に書き込まれた場合に発生するゴースト等の表示品位の劣化を防止することが可能となる。
【００１７】
この態様では、一のデータ線に対して前記ｎ番目の転送信号に対応して前記画像信号が書き込まれる期間と、前記一のデータ線の次に前記画像信号が書き込まれる他のデータ線に対して前記ｎ番目の転送信号に対応して前記プリチャージ信号が書き込まれる期間とは、少なくとも部分的に前記時間軸上で重ねられているように構成してもよい。
【００１８】
このように構成すれば、画像信号の書き込み動作とプリチャージ信号の書き込みの動作とが、順次互いにオーバーラップしながら進行することとなる。このため、例えば、予め一度に全てのデータ線にプリチャージ信号を書き込む場合と比較して、短時間で効率よくプリチャージを行うことが可能である。また、一のデータ線の次に画像信号が書き込まれる他のデータ線には、常に画像信号が書き込まれる直前に、先行してプリチャージ信号が書き込まれるため、画像信号の書き込み開始までの期間に、プリチャージ信号が劣化することがなく、データ線の電圧レベルを安定させることができる。従って、上述のような高速表示モード採用時であっても、充分且つ適切なプリチャージを可能とし、高品位な画像表示が可能となる。
【００１９】
尚、一のデータ線に対して前記ｎ番目の転送信号に対応して前記画像信号が書き込まれる期間と、前記一のデータ線の次に前記画像信号が書き込まれる他のデータ線に対して前記ｎ番目の転送信号に対応して前記プリチャージ信号が書き込まれる期間とは、時間軸上で完全に一致していてもよいし、一部のみ重ねられていてもよい。
【００２０】
本発明の電気光学パネルの駆動回路の他の態様では、前記画像信号は、ｍ（但し、ｍは、２以上の自然数）相にシリアルーパラレル展開されており、前記データ線は、前記データ線をｍ本含んでなると共に同一の転送信号に対応して同時に書き込まれる同時駆動データ線単位に分けられており、前記ｎ番目の転送信号に対応して前記画像信号が書き込まれる前記同時駆動データ線単位に対して、前記ｎ−１番目の転送信号に対応して前記プリチャージ信号が書き込まれる期間と、前記ｎ番目の転送信号に対応して前記画像信号が書き込まれる期間とは、前記時間軸上で重ねられていない。
【００２１】
この態様によれば、１本のサンプリング回路駆動信号線に対して、ｍ個のサンプリングスイッチが接続され、夫々に対応するｍ本のデータ線が接続されている。そして、１本のサンプリング回路駆動信号線から転送信号を供給することによって、ｍ個のサンプリングスイッチ群を同時に駆動して画像信号の書き込みを行うこととなる。従って、データ線の本数に対して、サンプリング回路駆動信号線を１／ｍ本に減少させることができ、データ線駆動回路を構成するシフトレジスタ回路の周波数を１／ｍに低減することができる。このことは、例えば、高駆動周波数を擁する高速表示モードを採用する際に、外部制御回路の負荷を低減するという観点からも非常に有利である。一方、プリチャージ回路においても同じく、１本のプリチャージ回路駆動信号線に対して、ｍ個のプリチャージスイッチが接続され、夫々に対応するｍ本のデータ線が接続されている。そして、１本のプリチャージ回路駆動信号線から転送信号を供給することによって、ｍ個のプリチャージスイッチ群を同時に駆動してプリチャージ信号の書き込みを行うこととなる。このため、プリチャージ回路駆動信号線においても同じく１／ｍ本に減少させることができる。更に、１本のプリチャージ回路駆動信号線は、対応する１本のサンプリング回路駆動信号線に接続され、同一の転送信号が、サンプリング回路駆動信号及びプリチャージ回路駆動信号として共用される。従って、プリチャージ回路の駆動によって更にシフトレジスタ回路の駆動周波数が高まることは無く、比較的低い駆動周波数を維持することができるため、高速表示モードの採用において有利である。
【００２２】
尚、この態様では好ましくは、ｍ本のデータ線群に対して、ｎ−１番目の転送信号に対応してプリチャージ信号が書き込まれる期間と、ｎ番目の転送信号に対応して画像信号が書き込まれる期間とは、時間軸上で重ねられていない。このように構成すれば、ｍ本のデータ線群に関して、先行するプリチャージ信号の書き込み終了から、画像信号の書き込み開始までの間には、時間間隔が存在するので、サンプリング回路とプリチャージ回路とにおいて、同一のデータ線駆動回路により出力される転送信号を駆動信号として共用しても、プリチャージ信号により影響されずに適切に画像信号の書き込みを行うことが可能となる。
【００２３】
この態様では、前記ｎ番目の転送信号に対応して前記画像信号が書き込まれる前記同時駆動データ線群に対して前記ｎ−１番目の転送信号に対応して前記プリチャージ信号が書き込まれる期間と、前記ｎ−１番目の転送信号に対応して前記画像信号が書き込まれる前記同時駆動データ線群に対して前記ｎ−１番目の転送信号に対応して前記画像信号が書き込まれる期間とは、前記時間軸上で少なくとも部分的に重ねられているように構成されてもよい。
【００２４】
このように構成すれば、画像信号の書き込み動作とプリチャージ信号の書き込みの動作とが、順次互いにオーバーラップしながら進行することとなる。しかも、データ線の本数に対して、サンプリング回路駆動信号線は１／ｍ本に減少されており、データ線駆動回路を構成するシフトレジスタ回路の周波数は１／ｍに低減されている。従って、更に短時間で効率良くプリチャージを行うことが可能となる。このことは、１水平走査期間内におけるプリチャージ信号の供給タイミング及び供給時間に自由度を持たせることができるという観点からも、高速表示モードにおいて非常に有利となる。
【００２５】
更にこの態様では、一のデータ線群の次に画像信号が書き込まれる他のデータ線群には、常に画像信号が書き込まれる直前に、先行してプリチャージ信号が書き込まれる。このため、画像信号の書き込み開始までの期間に、プリチャージ信号が劣化することがなく、データ線の電圧レベルを安定させることができる。従って、上述のような高速表示モード採用時であっても、充分且つ適切なプリチャージを可能とし、高品位な画像表示が可能となる。
【００２６】
尚、前記ｎ番目の転送信号に対応して前記画像信号が書き込まれる前記同時駆動データ線群に対して前記ｎ−１番目の転送信号に対応して前記プリチャージ信号が書き込まれる期間と、前記ｎ−１番目の転送信号に対応して前記画像信号が書き込まれる前記同時駆動データ線群に対して前記ｎ−１番目の転送信号に対応して前記画像信号が書き込まれる期間とは、時間軸上で完全に一致していてもよいし、一部のみ重ねられていてもよい。
【００２７】
本発明の電気光学パネルの駆動回路の他の態様では、前記データ線駆動回路は、同一の前記データ線に対して前記プリチャージ信号が書き込まれる期間と前記画像信号が書き込まれる期間とが重ならないように、前記転送信号がトリガレベルとなる期間に制限をかけるイネーブル手段を含む。
【００２８】
この態様によれば、イネーブル手段によって、例えば、相隣接するｎ番目とｎ―１番目の転送信号が時間軸上で互いに重複しないように、転送信号の波形の選択或いは整形が行われる。これにより、一のデータ線或いはデータ線群に関して、ｎ番目の転送信号がサンプリング回路のトリガレベルとなって画像信号が書き込まれる期間と、ｎ−１番目の転送信号がプリチャージ回路のトリガレベルとなってプリチャージ信号が書き込まれる期間とに対して、夫々制限がかけられて、両期間は互いに重複することが無い。従って、特にデータ線に対する画像信号の書き込み初期において、当該データ線に対してプリチャージ信号が同時に書き込まれることに起因したゴースト等の不具合を、確実に防止することが可能となる。
【００２９】
このイネーブル手段に係る態様では、外部から供給されると共に相隣接するイネーブルパルス同士は互いに重複しない該イネーブルパルスに基づいて、前記トリガレベルとなる期間に制限をかけるよう構成されてもよい。
【００３０】
このような構成によれば、例えば、シフトレジスタ回路から出力される転送信号は、外部から入力されるイネーブルパルスとの間で論理積がとられ、イネーブルパルスが「ＯＮ（例えば、ハイレベル）」となる期間においてのみ、サンプリング回路又はプリチャージ回路のトリガレベルとなる。この際、互いに重複しない相隣接するイネーブルパルスによって論理積が取られて、時間軸上での波形の選択或いは整形が行われる。このため、相隣接するｎ番目の転送信号とｎ−１番目の転送信号を時間軸上で重複しないよう出力することが可能となる。従って、一のデータ線或いはデータ線群に関して、ｎ番目の転送信号によって画像信号が書き込まれる期間と、ｎ−１番目の転送信号によってプリチャージ信号が書き込まれる期間が重複することが無くなり、より確実に、ゴースト等の不具合を防止することが可能となる。
【００３１】
本発明の電気光学パネルの駆動回路の他の態様では、前記プリチャージ回路と前記サンプリング回路との間に、同一の前記データ線に対して前記プリチャージ信号が書き込まれる期間と前記画像信号が書き込まれる期間とが重ならないように、前記転送信号がトリガレベルとなる期間に制限をかけるトリミング手段を更に備える。
【００３２】
この態様によれば、プリチャージ回路とサンプリング回路との間に設けられたトリミング手段によって、転送信号がトリガレベルとなる期間に制限をかけられる。これにより、同一のデータ線に対してプリチャージ信号が書き込まれる期間と画像信号が書き込まれる期間とが重ならない。従って、一のデータ線或いはデータ線群に対して、プリチャージ信号と画像信号が同時に書き込まれることを確実に防止することが可能となる。よって、例えば、転送信号のパルス幅のばらつきが、高駆動周波数を擁する高速表示モード等の採用に伴い、無視し得ない程度に顕著となる場合においても、ゴースト等の表示品質の劣化を防止する上で、極めて有効となる。
【００３３】
この態様では、前記トリミング手段は、同一の前記データ線に接続された前記プリチャージ回路及び前記サンプリング回路について、前記ｎ−１番目の転送信号に応じて前記プリチャージ回路から出力される前記プリチャージ信号に対して、前記ｎ番目の転送信号によってトリミングをかけることで、前記プリチャージ信号がトリガレベルとなる期間を制限するよう構成されてもよい。
【００３４】
このように構成すれば、例えば、一のデータ線或いはデータ線群に関して、トリミング手段は、ｎ−１番目の転送信号に応じてプリチャージ回路から出力されるプリチャージ信号に対して、ｎ番目の転送信号によってトリミングをかける。これにより、プリチャージ信号がトリガレベルとなる期間は制限される。従って、一のデータ線或いはデータ線群に関して、ｎ番目の転送信号によって画像信号が書き込まれる期間と、ｎ−１番目の転送信号によってプリチャージ信号が書き込まれる期間が重複することが無くなり、より確実に、ゴースト等の不具合を防止することが可能となる。
【００３５】
本発明の電気光学パネルの駆動回路の他の態様では、前記シフトレジスタ回路は、双方向性のシフトレジスタ回路であり、前記シフトレジスタ回路の複数の出力段の配列における前記転送信号を転送する方向である転送方向は、共通の方向制御信号部からの転送方向制御信号に基づいて制御され、前記転送方向に応じて、前記プリチャージ回路駆動信号の供給源を選択する選択回路を更に備える。
【００３６】
この態様によれば、選択回路によって、画像信号の書き込みに利用される転送信号に先行する転送信号が選択され、この転送信号がプリチャージ回路駆動信号として利用される。このように構成すれば、シフトレジスタ回路に双方向性のシフトレジスタが用いられる場合においても、画像信号の書き込みに先行して、プリチャージ信号の書き込みが可能となる。
【００３７】
この態様では、前記選択回路は、前記転送方向制御信号に基づいて、前記プリチャージ回路駆動信号として、前記ｎ番目の転送信号に対して先行するｎ＋１番目の転送信号及びｎ−１番目の転送信号のうちいずれか一方を選択するように構成されてもよい。
【００３８】
このように構成すれば、選択回路によって、該選択回路に入力された転送方向制御信号に応じて、ｎ＋１番目の転送信号とｎ−１番目の転送信号のうちから、画像信号の書き込みに利用されるｎ番目の転送信号に対して先行するいずれか一方が選択され、プリチャージ回路駆動信号として利用される。従って、双方向性のシフトレジスタ回路により、いずれの方向から転送信号が順次出力される場合においても、画像信号の書き込みに先行して、プリチャージ回路によるプリチャージ信号の書き込みが可能となる。
【００３９】
本発明の電気光学装置は上記課題を解決するために、上述した本発明の電気光学パネルの駆動回路（但し、その各種態様を含む）及び前記電気光学パネルを備える。
【００４０】
本発明の電気光学装置によれば、上述した本発明の電気光学パネルの駆動回路を備えるので、基板や装置の小型化を図りつつ、或いは基板上における装置構成や制御形態を簡略化しつつ、転送プリチャージ或いは順次プリチャージの実行により高品位の画像表示が可能となる。
【００４１】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備してなる。
【００４２】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品位の画像表示が可能な、投射型表示装置、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置を実現することも可能である。
【００４３】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００４４】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。以下の実施形態は、本発明の電気光学装置を、ＴＦＴアクティブマトリクス駆動形式の液晶装置に適用したものである。
【００４５】
（第１実施形態）
本発明の電気光学装置に係る第１実施形態について、図１から図５を参照して説明する。
【００４６】
先ず本発明に係る電気光学装置の全体構成について、図１を参照して説明する。図１は、本実施形態に係る液晶装置の全体構成を示すブロック図である。
【００４７】
図１に示すように、液晶装置１は、主要部として、本発明に係る「電気光学パネル」の一例たる液晶パネル１００、画像信号処理回路３００、タイミングジェネレータ４００、及びプリチャージ信号発生回路５００を備える。
【００４８】
液晶パネル１００は、その画像表示領域に画素スイッチング用のスイッチング素子としてＴＦＴ１１６、画素電極等を形成した素子基板と、対向電極等を形成した対向基板とを、互いに電極形成面を対向させて且つ一定の間隙を保って貼付し、この間隙に液晶を挟持することで構成されている。
【００４９】
タイミングジェネレータ４００は、各部で使用される各種タイミング信号を出力するように構成されている。タイミングジェネレータ４００の一部であるタイミング信号出力手段により、最小単位のクロックであり各画素を走査するためのドットクロックが作成され、このドットクロックに基づいて転送開始パルスＤＸ及び転送クロックＣＬＸが作成される。
【００５０】
画像信号処理回路３００は、１系統の画像信号ＶＩＤが入力されると、これをｍ相の画像信号ＶＩＤ１〜ＶＩＤｍにシリアル−パラレル変換して出力するように構成されている。
【００５１】
プリチャージ信号発生回路５００は、プリチャージ信号を作成し、プリチャージ回路に供給するように構成されている。プリチャージ回路及びプリチャージ信号の詳細については後述する。
【００５２】
サンプリング回路１４０及びプリチャージ回路２００は、夫々、画像信号ＶＩＤ及びプリチャージ信号ＮＲＳのサンプリングを行うための、複数のスイッチ群として図示されているが、その実際の構成、動作及び作用効果についても、後で詳述する。
【００５３】
本実施形態では特に、液晶パネル１００は、駆動回路内蔵型であり、その素子基板上に、本発明に係る「駆動回路」の一例として、走査線駆動回路１３０、サンプリング回路１４０及びデータ線駆動回路１５０を含み、更に、プリチャージ回路２００を含む駆動回路１２０が構築されている。このような駆動回路１２０は、好ましくは、画像表示領域１１０に作り込まれる各画素に係るＴＦＴ１１６等と共に、素子基板の周辺領域に作り込まれる。若しくは、駆動回路１２０の一部又は全部は、外付けＩＣとして構築されて、素子基板に対して外付け又は後付けされる。
【００５４】
液晶パネル１００は更に、その素子基板の中央を占める画像表示領域１１０に、縦横に配線されたデータ線１１４及び走査線１１２を備え、それらの交点に対応する各画素に、マトリクス状に配列された画素電極１１８及び画素電極１１８をスイッチング制御するためのＴＦＴ１１６を備える。そして、画像信号線３０１に供給される画像信号ＶＩＤ１〜ＶＩＤｍを、サンプリング回路１４０によって、データ線駆動回路１５０から供給されるサンプリング信号Ｓ１、Ｓ２、・・・に応じてサンプリングして、データ線１１４に供給するように構成されている。
【００５５】
ＴＦＴ１１６のソース電極には、このように画像信号が供給されるデータ線１１４が電気的に接続されている一方、ＴＦＴ１１６のゲート電極には、走査信号が供給される走査線１１２が電気的に接続されるとともに、ＴＦＴ１１６のドレイン電極には、画素電極１１８が接続されている。そして、各画素は、画素電極１１８と、対向基板に形成された共通電極と、これら両電極間に挟持された液晶とによって構成される結果、走査線１１２とデータ線１１４との各交点に対応して、マトリクス状に配列されることになる。
【００５６】
尚、保持された画像信号がリークするのを防ぐために、蓄積容量１１９が、画素電極１１８と対向電極との間に形成される液晶容量と並列に付加されている。例えば、画素電極１１８の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量１１９により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。
【００５７】
駆動回路１２０は、画像表示領域１１０の周辺に位置する周辺領域に、走査線駆動回路１３０、サンプリング回路１４０、データ線駆動回路１５０、及びプリチャージ回路２００を備えて構成されている。これらの回路の能動素子は、いずれもｐチャネル型ＴＦＴおよびｎチャネル型ＴＦＴの組み合わせにより形成可能であるから、画素をスイッチングするＴＦＴ１１６と共通の製造プロセスで形成すると、集積化や、製造コスト、素子の均一性などの点において有利となる。
【００５８】
ここで、駆動回路１２０のうち、走査線駆動回路１３０は、シフトレジスタを有し、タイミングジェネレータ４００からのクロック信号ＣＬＹや、その反転クロック信号ＣＬＹＩＮＶ、転送開始パルスＤＹ等に基づいて、走査信号を各走査線１１２に対して順次出力するものである。
【００５９】
次に、図２及び図３を参照して、本実施形態のサンプリング回路１４０及びデータ線駆動回路１５０の構成及び動作について説明する。ここに図２は、本実施形態に係るサンプリング回路、データ線駆動回路及びプリチャージ回路の詳細を示す回路図であり、図３は、それらに係る各種信号の経時的変化を示すタイミングチャートである。尚、プリチャージ回路の構成及び動作については、後で詳述する。
【００６０】
図２に示すように、データ線駆動回路１５０は、データ線１１４を順次駆動可能とするためのシフトレジスタ１６０を備える。シフトレジスタ１６０には、サンプリング回路駆動信号の転送をスタートさせるための転送開始パルスＤＸが入力される。そして、図２に示すＸ方向に対応する転送方向で、シフトレジスタ１６０の各段ＳＲＳ（ｉ）（但し、ｉ＝０、１、２、３、・・、ｎ、・・）から転送信号ＳＲ１、ＳＲ２、・・・として順次出力される。
【００６１】
次に、データ線駆動回路１５０は、本発明に係る「イネーブル手段」の一例を構成する、イネーブル回路１７０を備える（以下適宜、シフトレジスタ１６０の各段ＳＲＳ（ｉ）に対応させ、“イネーブル回路１７０（ｉ）（但し、ｉ＝０、１、２、・・、ｎ、・・）”と称して説明する）。イネーブル回路１７０は、シフトレジスタ１６０と、サンプリング回路１４０及びプリチャージ回路２００との間に配置されており、ＮＡＮＤ回路１７１及びインバータ１７２により構成されている。
【００６２】
シフトレジスタ１６０から出力された転送信号ＳＲ１、ＳＲ２、・・・は、イネーブル回路１７０（１）、１７０（２）、・・・に供給される。イネーブル回路１７０（１）及び１７０（２）の他方の入力端子にはイネーブル信号ＥＮＢ１及びＥＮＢ２が夫々入力される。これにより転送信号ＳＲ１、ＳＲ２、・・・が出力されており（即ち、転送信号ＳＲ１、ＳＲ２、・・・がハイレベルとされており）且つイネーブル信号ＥＮＢ１又はＥＮＢ２が出力されている（即ち、イネーブル信号ＥＮＢ１又はＥＮＢ２がハイレベルとされている）ときにのみ、データ線１１４が駆動される。即ち、イネーブル信号ＥＮＢ１又はＥＮＢ２により、画像信号ＶＩＤが安定出力時にデータ線１１４を活性状態にするように制御している。
【００６３】
転送信号ＳＲ１、ＳＲ２、・・・は、イネーブル回路１７０（１）、１７０（２）、・・・によりイネーブル信号との論理積がとられた後、本発明に係る「サンプリングパルス」の一例であるデータ線駆動信号或いはサンプリング回路駆動信号（以下「サンプリング信号」と称する）Ｓ１、Ｓ２、・・・としてサンプリング回路１４０に供給される。
【００６４】
尚、図２に示すように、シフトレジスタ１６０の１段目に相当するＳＲＳ（０）からは、転送信号ＳＲ０が出力され、更に、イネーブル回路１７０（０）を介して、サンプリング信号Ｓ０が出力される。但し、このサンプリング信号Ｓ０は、いずれのサンプリング回路にも供給されず、後述するプリチャージ回路駆動信号としてのみ用いられる。よって、以上の説明においては、第１データ線群に供給されるサンプリング信号を“Ｓ１”として対応させるため、シフトレジスタ１６０の初段ＳＲＳ（０）に係る各構成要素及び信号には“０”の対応番号を付し、便宜上、シフトレジスタ１６０の第２段ＳＲＳ（１）を「初段」として扱っている。このことは、以下の説明においても同様とする。
【００６５】
本実施形態では特に、イネーブル回路１７０は、１本のデータ線におけるプリチャージ信号が書き込まれる期間と画像信号が書き込まれる期間とが重ならないように、しかも同時駆動される一のデータ線群に属する各データ線１１４に画像信号が書き込まれる期間と該一のデータ線群に隣接する他のデータ線群に属する各データ線１１４に画像信号が書き込まれる期間とが重ならないように、転送信号がトリガレベルとなる期間に制限をかける手段として更に機能する（以下、この手段を「イネーブル手段」と称する）。イネーブル手段の動作方法及び作用効果については、後で詳述する。
【００６６】
サンプリング回路１４０は、片チャネル型ＴＦＴからなるサンプリングスイッチ１４１を複数備える。尚、サンプリングスイッチ１４１は、Ｐチャネル型ＴＦＴ及びＮチャネル型ＴＦＴのいずれから構成されてもよいし、更にＣＭＯＳ型ＴＦＴから構成されてもよい。
【００６７】
サンプリング回路１４０は、ｍ本のデータ線１１４を１群とし、これらの群に属するデータ線１１４に対し、サンプリング信号Ｓ１、Ｓ２、・・・に従ってｍ相にシリアル−パラレル展開された画像信号ＶＩＤ１〜ＶＩＤｍを夫々サンプリングして各データ線１１４に順次供給するように構成されている。詳細には、サンプリング回路１４０には、サンプリングスイッチ１４１が各データ線１１４の一端に設けられるとともに、各サンプリングスイッチ１４１のソース電極は、画像信号ＶＩＤ１〜ＶＩＤｍのいずれかが供給される信号線に接続され、ドレイン電極は一本のデータ線１１４に接続されている。また、各サンプリングスイッチ１４１のゲート電極は、その群に対応してサンプリング信号Ｓ１、Ｓ２、・・・が供給される信号線のいずれかに接続されている。本実施形態においては、画像信号ＶＩＤ１〜ＶＩＤｍはパラレルに供給されるので、各データ線群毎に、サンプリング信号Ｓ１、Ｓ２、・・・により同時にサンプリングされることになる。
【００６８】
図３のタイミングチャートに示すように、シフトレジスタ１６０に入力された転送開始パルスＤＸは、シフトレジスタ１６０内で、データ線転送クロックＣＬＸ（以下単に「転送クロックＣＬＸ」と称する）及びその反転クロック信号であるＣＬＸＩＮＶにより転送クロックＣＬＸの半周期単位でシフトされる。これにより、シフトレジスタ１６０の各出力段から転送クロックの半周期分ずつ遅れた転送信号ＳＲ１、ＳＲ２、・・・が順次出力される。
【００６９】
転送信号ＳＲ１、ＳＲ２、・・・は、データ線１１４の駆動期間を画像信号ＶＩＤ１〜ＶＩＤｍの安定出力期間と同期させるために、イネーブル回路１７０（１）、１７０（２）、・・・によりイネーブル信号ＥＮＢ１又はＥＮＢ２との論理積がとられ、サンプリング信号Ｓ１、Ｓ２、・・・として出力される。これにより、画像信号とサンプリング信号（例えば、画像信号ＶＩＤ１〜ＶＩＤｍとサンプリング信号Ｓ１）の同期がとれて正しい表示が可能となる。この際特に図３に示したように、ハイレベルとなる期間が重ねられていないイネーブル信号ＥＮＢ１又はＥＮＢ２に基づきサンプリング信号Ｓ１、Ｓ２、・・・がハイレベルとなる期間に制限をかけることで、各サンプリング信号Ｓ１、Ｓ２、・・・がハイレベル或いはトリガレベルとなる期間が重なることはない。
【００７０】
本実施形態では特に、データ線１１４は、ｍ本のデータ線を含むデータ線群として束ねられ、各データ線群に対して、シフトレジスタ１６０から供給される同一の転送信号に対応した１本のサンプリング回路駆動信号線１４２からサンプリング信号（Ｓ１、Ｓ２、・・・のうちいずれか１つの信号）を供給することによって、画像信号のサンプリングを行う。即ち、データ線の本数に対して、サンプリング回路駆動信号線１４２の本数は、１／ｍ本となるよう構成されている。このため、シフトレジスタ１６０は、その各段に対して１本のデータ線を駆動するような構成を採る場合と比較して、周波数が１／ｍに低減されている。このことは、例えば、高駆動周波数を擁する高速表示モードを採用する際に、外部制御回路の負荷を低減するという観点から非常に有利である。
【００７１】
次に、本実施形態に係るプリチャージ回路２００の構成及び動作について、図２に加えて、図４及び図５を参照して詳細に説明する。図２においては、上述のサンプリング回路１４０及びデータ線駆動回路１５０に加えて、更に、本実施形態に係るプリチャージ回路２００の詳細構成、及びプリチャージ回路２００とデータ線駆動回路１５０との接続関係が示されている。ここに図４は、図２で示した本実施形態のプリチャージ回路２００に係る構成を、特に、ｎ―１番目、ｎ番目、及びｎ＋１番目のデータ線群に係る部分について抽出して示した回路図である。図５は、ｎ―１番目、ｎ番目、及びｎ＋１番目のデータ線群に係る主要信号の経時変化を示したタイミングチャートである。尚、図４では、各データ線群において、ｍ本のデータ線に対応してｍ個ずつ備えるサンプリング回路１４０及びプリチャージ回路２００夫々のスイッチング素子は、簡単のため、各データ線群につき１つのみ、即ち、１本のデータ線に係る部分についてのみ図示されており、ｍ相に展開された画像信号線群についても１本の画像信号線として図示する。
【００７２】
図２に示すように、プリチャージ回路２００は、プリチャージ信号ＮＲＳのサンプリング用の、即ちプリチャージ信号ＮＲＳをサンプリングするスイッチとしての片チャネル型ＴＦＴからなるプリチャージスイッチ２０１を複数備える。尚、プリチャージ２０１は、Ｐチャネル型ＴＦＴ及びＮチャネル型ＴＦＴのいずれから構成されてもよいし、更にＣＭＯＳ型ＴＦＴから構成されてもよい。
【００７３】
各プリチャージスイッチ２０１のソース電極は、プリチャージ信号線２０２に接続され、ドレイン電極は一本のデータ線１１４に接続されている。また、各プリチャージスイッチ２０１のゲート電極はプリチャージ回路駆動信号線２０３に接続されている。プリチャージスイッチ２０１のソース電極には、外部のプリチャージ信号発生回路５００からプリチャージ信号線２０２を介して所定電圧のプリチャージ信号ＮＲＳが供給される。そして、ゲート電極には、画像信号ＶＩＤの書き込みに先行するタイミング（詳細は後述）で、プリチャージ回路駆動信号線２０３を介してプリチャージ回路駆動信号Ｐ１、Ｐ２、・・・が供給されることにより、プリチャージスイッチ２０１が導通状態となり、プリチャージ信号ＮＲＳが各データ線１１４に書き込まれることになる。ここで、プリチャージ回路２００に供給されるプリチャージ信号ＮＲＳは、例えば中間階調レベル或いは灰色レベルなどに対応する適宜の電位レベルに設定された信号である。このようなプリチャージ信号ＮＲＳが画像信号ＶＩＤのデータ線１１４への供給に先行して、該データ線１１４に書き込まれることにより、画像信号ＶＩＤをデータ線１１４に書き込む際に必要な電荷量を顕著に少なくすることができる。このため、画像信号ＶＩＤが高い周波数でデータ線１１４に供給される場合でも、各データ線１１４の電位レベルを安定させ、表示画面上のラインむらの低減、コントラスト比の向上を図ることができる。また、データ線１１４への画像信号ＶＩＤの書き込み能力不足は、殆ど又は実践上全く無くなり、相対的に十分な書き込み能力で書き込まれた画像信号に応じて、ゴースト等が低減された高品位の画像表示が可能となる。
【００７４】
尚、プリチャージ回路２００に供給されるプリチャージ信号ＮＲＳは、画像信号と同一の極性で、中間階調レベルの画素データに相当する信号（画像補助信号）であることが好ましい。本実施形態では、液晶装置１を交流駆動するために、１水平走査期間（１フレーム）あるいは１フィールド（例えば２フレーム）といった所定周期毎に画像信号の電圧極性を反転させるが、このようなプリチャージ信号ＮＲＳが供給されれば、画像信号を書き込む際の負荷は軽減されており、データ線１１４の電位レベルは、前回に印加された電位レベルによらずに安定している。このため、今回の画像信号を各データ線１１４に安定した電位により供給することができる。
【００７５】
本実施形態では、プリチャージ回路２００において、サンプリング回路１４０と同様に、１本のプリチャージ回路駆動信号線に対して、ｍ個のプリチャージスイッチ２０１が接続され、夫々に対応するｍ本のデータ線が接続されている。そして、このｍ本で１束のデータ線群に対して、１本のプリチャージ回路駆動信号線２０３からプリチャージ回路駆動信号（Ｐ１、Ｐ２，・・のうちいずれか１つの信号）を供給することによって、ｍ個のプリチャージスイッチ２０１を同時に駆動してプリチャージ信号ＮＲＳの書き込みを行う。このため、データ線の本数に対して、プリチャージ回路駆動信号線の本数についても同じく１／ｍ本となるよう構成されている。
【００７６】
更に、本実施形態では特に、１本のプリチャージ回路駆動信号線２０３は、１本のサンプリング回路駆動信号線１４２に接続されており、データ線駆動回路１５０から出力される同一の転送信号が、これと対応するサンプリング回路駆動信号及びプリチャージ回路駆動信号として共用されて、プリチャージ回路２００が駆動される。
【００７７】
より具体的には、図４に示すように、ｎ番目のデータ線群における１本のデータ線には、画像信号のサンプリング用のスイッチング素子１４１及びプリチャージ信号のサンプリング用のプリチャージスイッチ２０１の夫々のドレイン電極が接続されている。これは、ｎ−１番目及びｎ＋１番目のデータ線群においても同様である。そして、ｎ番目のプリチャージスイッチ２０１のゲート電極に接続されたプリチャージ回路駆動信号線２０３は、更に、ｎ―１番目のサンプリング回路起動信号線１４２に接続されている。このように接続されて構成されることにより、ｎ−１番目のシフトレジスタ段ＳＲＳ（ｎ−１）から出力された転送信号ＳＲｎ−１は、イネーブル回路１７０（ｎ−１）を介してイネーブル信号と論理積がとられた後、サンプリング回路駆動信号Ｓｎ−１としてｎ−１番目のデータ線群に対応するサンプリング回路群に供給されるのと同時に、プリチャージ回路駆動信号Ｐｎとしてｎ番目のデータ線群に対応するプリチャージ回路群に供給される。即ち、転送信号ＳＲｎ−１が、ｎ−１番目のデータ線群に対応するサンプリング回路群の駆動と、ｎ番目のデータ線群に対応するプリチャージ回路群の駆動のために共用されることとなる。同様に、転送信号ＳＲｎは、ｎ番目のデータ線群に対応するサンプリング回路群の駆動と、ｎ＋１番目のデータ線群に対応するプリチャージ回路群の駆動のために共用される。
【００７８】
そして、シフトレジスタ１６０により、転送信号ＳＲｉ（ｉ＝０、１、２、・・・）は順次シフトされて出力されるため、転送信号ＳＲｎ−１の出力に引き続き、転送信号ＳＲｎが遅れて出力されることとなる。ここで、転送信号ＳＲｎが出力されるときは、既に、上述の転送信号ＳＲｎ−１によりｎ番目のデータ線群に対応するプリチャージ回路群が駆動され、プリチャージ信号ＮＲＳが書き込まれているため、転送信号ＳＲｎによってｎ番目のデータ線群へ画像信号が書き込まれるときには、既に、所定の電位にプリチャージされていることとなる。このことは、転送信号ＳＲｎと転送信号ＳＲｎ＋１の関係においても同様である。
【００７９】
以上のような一連の動作が、シフトレジスタの転送方向（Ｘ方向）に、１水平走査期間内で順次行なわれることにより、順次プリチャージ或いは転送プリチャージが行なわれることとなる。ここで特に、画像信号の書き込み動作と、プリチャージ信号の書き込みの動作は、順次互いにオーバーラップしながら進行することとなる。しかも、データ線１１４の本数に対して、サンプリング回路駆動信号線１４２は１／ｍ本に減少されており、データ線駆動回路を構成するシフトレジスタ回路の周波数は１／ｍに低減されている。従って、例えば、予め一度に全てのデータ線にプリチャージ信号を書き込む方法と比較して、１水平走査期間内において、全体として短時間で効率良くプリチャージを行うことが可能となる。
【００８０】
また、ｎ−１番目のデータ線群の次に画像信号が書き込まれるｎ番目のデータ線群には、常に画像信号が書き込まれる直前に、先行してプリチャージ信号が書き込まれるため、画像信号の書き込み開始までの期間に、プリチャージ信号が劣化することがなく、データ線の電圧レベルを安定させることができる。従って、上述のような高速表示モード採用時であっても、充分且つ適切なプリチャージを可能とし、高品位な画像表示が可能となる。
【００８１】
更には、本実施形態では、プリチャージ回路の駆動のために、例えば、別のシフトレジスタ回路を伴う駆動回路（例えば、専用のプリチャージ回路駆動回路なるもの）を素子基板上に設ける必要が無く、１つのデータ線駆動回路１５０が、サンプリング回路１４０及びプリチャージ回路２００の両方を駆動することができる。従って、例えば、データ線の両側に別々のシフトレジスタ回路を伴う駆動回路を設ける場合のように、限られた素子基板上において比較的大きなスペースを確保する必要がなく、基板の小型化や、電気光学パネル全体の小型化を促進することが可能となる。
【００８２】
ここで特に、上述のような構成によれば、プリチャージ回路２００は、液晶パネル１００の素子基板上において、画像表示領域１１０とデータ線駆動回路１５０の間に位置するエリア、即ち、データ線１１４の一端側に配置されており、画像信号ＶＩＤ及びプリチャージ信号ＮＲＳは、データ線の一端側から書き込まれることとなる（図１等参照）。従って、データ線の両側に別々の駆動回路を設ける場合のように、基板上において各種信号線を複雑に引き回す必要がなく、基板上における駆動回路全体の占有面積をより一層減少させることができる。また、配線の引き回しによる容量分の負荷は著しく低減され、これに起因する信号遅延等の不具合を防止することができる。このことは、例えば、高駆動周波数を擁する高速表示モード採用時においても、駆動周波数に応じてデータ線駆動回路の駆動能力を確保することに繋がり、ゴースト等の画像不良を防止することができる。
【００８３】
次に、図５のタイミングチャートを参照して、本実施形態のプリチャージ動作について説明を加える。
【００８４】
図５に示すように、ｎ―１番目、ｎ番目及びｎ＋１番目のデータ線群関係においても、図３で示したタイミングチャートと同様に、シフトレジスタ１６０により転送クロックＣＬＸの半周期単位でシフトされて、シフトレジスタ１６０の各出力段から転送クロックの半周期分ずつ遅れた転送信号ＳＲｎ―１、ＳＲｎ、ＳＲｎ＋１、・・・が順次出力される。そして、転送信号ＳＲｎ−１、ＳＲｎ、及びＳＲｎ＋１は、データ線１１４の駆動期間を画像信号ＶＩＤ１〜ＶＩＤｍの安定出力期間と同期させるために、イネーブル回路１７０（ｎ−１）、１７０（ｎ）、及び１７０（ｎ＋１）によりイネーブル信号ＥＮＢ１或いはＥＮＢ２との論理積がとられ、サンプリング信号Ｓｎ−１、Ｓｎ、及びＳｎ＋１として出力される。ここで、上述のように、ｎ―１番目のサンプリング回路駆動信号線１４２は、ｎ番目のプリチャージ回路駆動信号線２０３にも接続されているため、サンプリング信号Ｓｎ−１がトリガレベルとなるとき（ｔ５）、同時に、プリチャージ回路駆動信号Ｐｎもトリガレベルとなる。従って、サンプリング信号Ｓｎがトリガレベルとなり（ｔ８）、ｎ番目のデータ線群に対して画像信号が書き込まれるのに先行して、プリチャージ信号の書き込みが行われることを示している。
【００８５】
本実施形態では特に、データ線駆動回路１５０内のイネーブル回路１７０は、同一のデータ線１１４に対して、プリチャージ信号ＮＲＳが書き込まれる期間と画像信号ＶＩＤが書き込まれる期間とが重ならないように、転送信号がトリガレベルとなる期間に制限をかける「イネーブル手段」として機能する。
【００８６】
より具体的には、図５に示すように、シフトレジスタ１６０から出力された転送信号ＳＲｎ−１及びＳＲｎが「ＯＮ（即ち、ハイレベル）」となる期間は、そのままでは互いに時間軸上で重複する期間（即ち、共に「ＯＮ」となる期間）が存在する。そこで、イネーブル回路１７０（ｎ−１）、１７０（ｎ）の夫々において、イネーブルパルスＥＮＢ１及びＥＮＢ２との論理積がとられる。ここで特に、相隣接するイネーブルパルスＥＮＢ１及びＥＮＢ２は、時間軸上で互いに重複しないよう出力されているため、イネーブルパルスが「ＯＮ（即ち、ハイレベル）」となる期間においてのみトリガレベルとなるサンプリング信号Ｓｎ−１及びＳｎが出力される。即ち、イネーブル回路において、相隣接するサンプリング信号ＳｎとＳｎ−１が互いに重複して出力されないように、転送信号ＳＲｎ−１及びＳＲｎに対して時間軸上での波形の選択が行われることとなる。更に、このサンプリング信号Ｓｎ−１は、それ自身がｎ番目（即ち、次段）のプリチャージ回路駆動信号Ｐｎとなるため、同じく、該プリチャージ回路駆動信号Ｐｎとサンプリング信号Ｓｎも互いに重複することが無い。即ち、ｎ番目のデータ線群に着目すると、プリチャージ回路駆動信号Ｐｎにより先行してプリチャージ信号ＮＲＳが書き込まれる期間と、サンプリング信号Ｓｎにより画像信号ＶＩＤが書き込まれる期間とは、互いに重複しないこととなる。
【００８７】
このように機能する「イネーブル手段」により、１本のデータ線或いはデータ線群に対して、画像信号とプリチャージ信号が同時に書き込まれる場合に発生するゴースト等の不具合を確実に防止することが可能となる。
【００８８】
本実施形態では好ましくは、相隣接するイネーブルパルスＥＮＢ１及びＥＮＢ２は、夫々のパルス幅が、クロック信号ＣＬＸの半周期より狭い幅で出力されている。即ち、例えば、図５に示す時刻ｔ５〜ｔ６或いは時刻ｔ８〜ｔ９の幅が、時刻ｔ４〜ｔ７或いは時刻ｔ７〜ｔ１０の幅に対して小さくなるように出力されている。このように出力されることにより、これらのイネーブルパルスと論理積がとられ、波形の選択が行われて出力される相隣接するサンプリング信号Ｓｎ−１とＳｎは、時間軸上で互いに分離されて出力されることとなる。従って、上述のように、このサンプリング信号Ｓｎ−１は、それ自身がｎ番目（即ち、次段）のプリチャージ回路駆動信号Ｐｎとなるため、同じく、該プリチャージ回路駆動信号Ｐｎとサンプリング信号Ｓｎも時間軸上で互いに分離されていることとなる。即ち、ｎ番目のデータ線群に着目すると、プリチャージ回路駆動信号Ｐｎによるプリチャージ信号ＮＲＳの書き込みが終了した時点から、サンプリング信号Ｓｎによる画像信号ＶＩＤの書き込みが開始されるまでの間に、時間的余裕（例えば、時刻ｔ６〜ｔ８）が確保されることとなる。このように、先行してプリチャージ信号ＮＲＳが書き込まれる期間と、画像信号が書き込まれる期間が時間軸上で分離されることにより、より確実にゴースト等の不具合を防止することが可能となる。
【００８９】
（第２実施形態）
本発明の電気光学装置に係る第２実施形態について、図６及び図７を参照して以下に説明する。図６は、本実施形態のプリチャージ回路２００に係る構成を、特に、ｎ―１番目、ｎ番目、及びｎ＋１番目のデータ線群に係る部分について抽出して示した回路図である。図７は、本実施形態に係る「トリミング手段」によるトリミングの様子を示したタイミングチャートである。
【００９０】
第２実施形態は、上述の第１実施形態と比較して、相隣接するサンプリング回路駆動信号線の間の回路構成、並びにプリチャージ回路駆動信号の供給方法が異なる。従って、シフトレジスタ回路及びイネーブル回路の回路構成及びその動作、並びに液晶装置の全体構成については第１実施形態と同様である。このため以下においては、第１実施形態と異なる構成について説明する。尚、第１実施形態との共通箇所には、同一符号を付して説明を省略する。
【００９１】
本実施形態では、プリチャージ回路２００とサンプリング回路１４０との間に、同一のデータ線群に対して、プリチャージ信号ＮＲＳが書き込まれる期間と画像信号ＶＩＤが書き込まれる期間とが重ならないように、転送信号がトリガレベルとなる期間に制限をかける「トリミング手段」を更に備える。
【００９２】
図６に示すように、本実施形態では、ｎ−１番目のサンプリング回路駆動信号線１４２とｎ番目のサンプリング回路駆動信号線１４２の間に、トリミング回路２０４を備え、該トリミング回路２０４は、インバータ２０５、ＮＡＮＤ回路２０６及びインバータ２０７を備えて構成されている。プリチャージ回路駆動信号線２０３上には、インバータ２０５及びＮＡＮＤ回路２０６が設けられ、インバータ２０５は、プリチャージスイッチ２０１のゲート電極に接続されている。そして、ＮＡＮＤ回路２０６の一つの入力端子は、ｎ−１番目のデータ線群に対応するサンプリング回路駆動信号線１４２に接続されている。一方、ＮＡＮＤ回路２０６の他方の入力端子は、インバータ２０７に接続されており、更に、ｎ番目のデータ線群に対応するサンプリング回路駆動信号線１４２に接続されている。即ち、ｎ−１番目のデータ線群に対応するサンプリング信号Ｓｎ−１が利用されるｎ番目のデータ線群に対応するイネーブル回路１７０（ｎ−１）からの出力と、ｎ番目のデータ線群に対応するサンプリング信号Ｓｎの反転信号との間で、ＮＡＮＤ回路２０６により論理積がとられ、インバータ２０５を介してｎ番目のプリチャージスイッチ２０１のゲート電極に入力される。このため、サンプリング信号Ｓｎが「ＯＮ（即ち、ハイレベル）」、即ち、トリガレベルとなる期間は、必ず、プリチャージスイッチ２０１のゲート電極に入力されるプリチャージ回路駆動信号Ｐｎは「ＯＦＦ（即ち、ローレベル）」となり、サンプリング信号Ｓｎ−１が「ＯＦＦ」のときのみ、前段のサンプリング信号Ｓｎ−１が「ＯＮ」となるのに応じてプリチャージ回路駆動信号Ｐｎが「ＯＮ」、即ち、トリガレベルとなる。即ち、トリミング回路２０４により、ｎ番目のデータ線群に関して、そのサンプリング信号Ｓｎの「ＯＮ」又は「ＯＦＦ」に応じて、プリチャージ回路駆動信号Ｐｎがトリガレベルとなる期間に制限をかけることとなる。
【００９３】
ここで、例えば、高速表示モードの採用による高駆動周波数化に伴い、サンプリング信号のパルス幅が無視し得ない程度にばらつき、図７に示すように、相隣接するサンプリング信号Ｓｎ−１とＳｎが時間軸上で重複する場合が発生したと仮定する。この場合にも、重複した期間Ｔは、上述の「トリミング手段」によりトリミングされ、トリミング信号ＰＲＣＧｎとして、プリチャージ回路駆動信号Ｐｎがプリチャージスイッチ２０１に入力される。従って、サンプリング信号Ｓｎとプリチャージ回路駆動信号Ｐｎが重複することを確実に防止することが可能となっている。
【００９４】
以上のような「トリミング手段」によれば、シフトレジスタ１６０から出力される転送信号が、プリチャージ回路駆動信号及びサンプリング回路駆動信号として共用して用いられる場合にも、１つのデータ線群に対して、画像信号が書き込まれる期間とプリチャージ信号が書き込まれる期間は、時間軸上で互いに重複することが、殆ど又は全く無くなる。従って、両者が同時に書き込まれた場合に発生するゴースト等の不具合を、より確実に防止することが可能となる。
【００９５】
尚、本実施形態においては、イネーブル回路１７０による「イネーブル手段」を含まない形で構成されてもよく、この場合においても、本実施形態の「トリミング手段」により、１つのデータ線群に対して、画像信号とプリチャージ信号が同時に書き込まれることを防止することが可能である。
【００９６】
（第３実施形態）
本発明の電気光学装置に係る第３実施形態について、図８及び図９を参照して以下に説明する。図８は、本実施形態に係るサンプリング回路、データ線駆動回路、及びプリチャージ回路の構成を示す回路図であり、図９は、本実施形態のプリチャージ回路２００に係る構成を、特に、ｎ―１番目のデータ線群、ｎ番目のデータ線群及びｎ＋１番目のデータ線群に係る部分について抽出して示した回路図である。
【００９７】
第３実施形態は、上述の第１実施形態と比較して、データ線駆動回路内のシフトレジスタ回路の構成、並びにサンプリング回路駆動信号線及びプリチャージ回路駆動信号線の接続方法が異なる。図１に示した液晶装置の全体構成については、液晶パネル１００内の各構成要素は同じであるため、図示を省略する。尚、図１において、第１実施形態と異なる駆動回路１２０における各信号線の接続方法については図８及び図９に示す。以下においては、第１実施形態と異なる構成について説明し、第１実施形態との共通箇所には、同一符号を付して説明を省略する。
【００９８】
本実施形態では、図８に示すように、データ線駆動回路１５０は、シフトレジスタとして、「双方向シフトレジスタ」を用いて構成されている。図８にはシフトレジスタ１６０が示されているが、このシフトレジスタは、スタートパルスＤＸの切り替え等によって、ＡからＢ方向にシフトするシフトレジスタとして機能する場合と、ＢからＡ方向にシフトするシフトレジスタとして機能する場合とに切り替え可能である、所謂「双方向性シフトレジスタ」である。
【００９９】
双方向性シフトレジスタ１６０は、図８に示すように、シフトレジスタを全てクロックドインバータで構成し、信号取込部のクロックドインバータ及び帰還部のクロックドインバータと直列に、転送方向制御用のクロックドインバータを接続したものである。この転送方向制御用のクロックドインバータのゲート端子には転送方向制御信号Ｄ及びこの反転信号であるＤＩＮＶが入力されるように構成されており、転送方向制御信号Ｄがハイレベルの場合には、図８におけるＡからＢの方向へ信号の転送が行われ、反転信号ＤＩＮＶがハイレベルの場合には、ＢからＡの方向へ信号の転送が行われる。
【０１００】
双方向性シフトレジスタの基本的な動作は、第１の実施形態のシフトレジスタと同様であり、図８におけるＡからＢの方向へ信号の転送が行われる場合には、転送信号は、ＳＲ１、ＳＲ２、・・・の順に、順次出力され、一方ＢからＡの方向へ信号の転送が行われる場合には、転送信号は、ＳＲｎ、ＳＲｎ−１、・・・の順に、順次出力される。
【０１０１】
本実施形態では、第１実施形態と同様に、１つのデータ線群に対応するプリチャージ回路駆動信号は、そのデータ線群の前に画像信号が書き込まれる他のデータ線群に対応するサンプリング信号が利用されて供給される。但し、本実施形態においては、「双方向シフトレジスタ」が用いられるため、ｎ番目のデータ線群に対応するプリチャージ回路に対して、プリチャージ回路駆動信号Ｐｎを供給するために、シフトレジスタの転送方向に応じて、サンプリング信号Ｓｎ−１を利用するか、或いは、サンプリング信号Ｓｎ＋１を利用するかの選択が行われる。即ち、転送方向が、図２に示すＸ方向であり、転送信号が、ＳＲ１、ＳＲ２、・・・Ｓｎ−１、Ｓｎ、・・・の順に出力される場合は、プリチャージ回路駆動信号Ｐｎとして、ｎ−１番目のデータ線群に対応するサンプリング信号Ｓｎ−１が供給される。一方、転送方向が逆方向となり、転送信号が、ＳＲｎ＋１、ＳＲｎ、ＳＲｎ−１、・・・の順に出力される場合は、プリチャージ回路駆動信号Ｐｎとして、ｎ＋１番目のデータ線群に対応するサンプリング信号Ｓｎ＋１が供給される。
【０１０２】
従って、本実施形態では、以下に説明するような、プリチャージ回路駆動信号線への入力信号を選択する「選択回路」を備える。
【０１０３】
図８に示すように、サンプリング回路１４０とデータ線駆動回路１５０の間に位置するエリアに、選択回路６００が設けられている。以下、図９を参照して、特にｎ―１、ｎ番目、及びｎ＋１番目のデータ線群に係る部分について、選択回路６００の詳細構成とともに説明する。
【０１０４】
図９に示すように、ｎ−１番目のサンプリング回路駆動信号線１４２とｎ番目のサンプリング回路駆動信号線１４２の間に、選択回路６００を備え、該選択回路６００は、負論理回路として示されたＮＡＮＤ回路の等価回路６０１（以下適宜、単に“ＮＡＮＤ回路”と称する）、ＮＡＮＤ回路６０２及び６０３を備えて構成されている。ＮＡＮＤ回路６０１は、プリチャージスイッチ２０１のゲート電極に接続されている。ＮＡＮＤ回路６０２の一つの入力端子には、転送方向制御信号Ｄが入力されており、他方の入力端子は、ｎ―１番目のデータ線群に対応するサンプリング回路駆動信号線１４２に接続されている。ＮＡＮＤ回路６０３の一つの入力端子には、転送方向制御信号の反転信号ＤＩＮＶが入力されており、他方の入力端子は、ｎ＋１番目のデータ線群に対応するサンプリング回路駆動信号線１４２が接続されている。
【０１０５】
この構成によれば、ｎ番目のデータ線群に関して、双方向シフトレジスタ１６０の転送方向がＡからＢの方向（転送方向制御信号Ｄが「ＯＮ（即ち、ハイレベル）」、且つ反転信号ＤＩＮＶが「ＯＦＦ（即ち、ローレベル）」）の場合は、サンプリング信号Ｓｎ−１が「ＯＮ」の場合にのみ、プリチャージ回路駆動信号Ｐｎが「ＯＮ」となり、一方、双方向シフトレジスタ１６０の転送方向がＢからＡの方向（転送方向制御信号Ｄが「ＯＦＦ」、且つ反転信号ＤＩＮＶが「ＯＮ」）の場合は、サンプリング信号Ｓｎ＋１が「ＯＮ」の場合にのみ、プリチャージ回路駆動信号Ｐｎが「ＯＮ」となる。即ち、転送方向に応じて、プリチャージ回路駆動信号Ｐｎとして、サンプリング信号Ｓｎ−１或いはＳｎのいずれかが選択され、プリチャージ回路に入力される。
【０１０６】
このように、双方向シフトレジスタ１６０の転送方向に応じて、プリチャージ回路に入力されるプリチャージ回路駆動信号の元となる信号が選択されるため、いずれの転送方向においても、第１実施形態と同様な順次プリチャージが可能となる。
【０１０７】
尚、本実施形態では、「双方向シフトレジスタ」が用いられて、且つ、その転送方向に応じてプリチャージ回路駆動信号の入力が選択されることが第１実施形態と異なり、プリチャージ回路及びイネーブル回路の動作及び作用効果は第１実施形態と同じである。従って、以上のような構成及び動作によって達成される順次プリチャージから得られる利得も第１実施形態と同様である。
【０１０８】
（第４実施形態）
本発明の電気光学装置に係る第４実施形態について、図１０を参照して以下に説明する。図１０は、第２実施形態及び第３実施形態と同様の、トリミング回路２０４と選択回路６００の接続関係を示す回路図である。
【０１０９】
第４実施形態は、上述の第３実施形態と比較して、相隣接するサンプリング回路駆動信号線の間の回路構成、及びプリチャージ回路駆動信号の供給方法が異なる。従って、シフトレジスタ回路及びイネーブル回路の回路構成、それらの動作、並びに液晶装置の全体構成については第３実施形態と同様である。このため以下においては、第３実施形態と異なる構成について説明する。尚、第３実施形態との共通箇所には、同一符号を付して説明を省略する。
【０１１０】
本実施形態では特に、第３実施形態の「双方向シフトレジスタ」を備えたデータ線駆動回路の構成に加えて、第２実施形態において備えられた「トリミング手段」が付加された形で構成されている。
【０１１１】
以下では、図１０を参照して、ｎ番目のデータ線群に対するプリチャージ回路駆動信号Ｐｎの供給方法について説明する。
【０１１２】
図１０に示すように、選択回路６００におけるＮＡＮＤ回路６０２の１つの入力端子には、トリミング回路２０４ａが接続され、他方の入力端子には、転送方向制御信号Ｄが入力される。一方、ＮＡＮＤ回路６０３の１つの入力端子には、同じくトリミング回路２０４ｂが接続され、他方の入力端子には、反転信号ＤＩＮＶが入力される。ここで、２つのトリミング回路２０４は、これらの構成要素であるインバータ２０７について、その１つを互いに共用して構成されている。そして、トリミング回路２０４ａのＮＡＮＤ回路２０５ａにおいて、その１つの入力端子には、ｎ−１番目のデータ線群に対応するサンプリング信号Ｓｎ−１が入力され、他方の入力端子には、ｎ番目のデータ線群に対応するサンプリング信号Ｓｎの反転信号が入力される。一方、トリミング回路２０４ｂのＮＡＮＤ回路２０６ｂにおいて、その１つの入力端子に、ｎ＋１番目のデータ線群に対応するサンプリング信号Ｓｎ＋１が入力され、他方の入力端子には、同じくサンプリング信号Ｓｎの反転信号が入力される。
【０１１３】
このように構成すれば、第３実施形態と同様の「双方向シフトレジスタ」を用い、且つ、第２実施形態と同様の「トリミング手段」を備えた順次プリチャージが可能となる。
【０１１４】
尚、本実施形態では、データ線駆動回路に「双方向シフトレジスタ」を備えることが第１実施形態と異なり、プリチャージ回路及びイネーブル回路の動作及び作用効果は第１実施形態と同じである。従って、以上のような構成及び動作によって達成される順次プリチャージから得られる利得も第１実施形態と同様である。
【０１１５】
（液晶装置の全体構成）
以上のように構成された本発明の第１から第４実施形態における液晶装置の全体構成について図１１及び図１２を参照して説明する。ここに、図１１は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１２は、図１１のＨ−Ｈ’断面図である。
【０１１６】
図１１及び図１２において、ＴＦＴアレイ基板１０の上には、複数の画素電極１１８により規定される画像表示領域（即ち、実際に液晶層５０の配向状態変化により画像が表示される液晶装置の領域）の周囲において両基板を貼り合わせて液晶層５０を包囲する光硬化性樹脂からなるシール材５２が、画像表示領域に沿って設けられている。そして、対向基板２０上における画像表示領域とシール材５２との間には、遮光性の額縁遮光膜５３が設けられている。遮光性の額縁遮光膜５３や遮光層２３をＴＦＴアレイ基板１０上に形成しても良い。
【０１１７】
画像表示領域１１０の左右２辺に沿った部分には、走査線駆動回路１３０が両側に設けられている。ここで、走査線１１２の駆動遅延が問題にならないような場合、走査線駆動回路１３０は走査線１１２に対して片側のみに形成しても良い。
【０１１８】
シール材５２の外側の領域には、画像表示領域の下辺に沿ってデータ線駆動回路１５０及び外部からの信号入力等を行う外部回路接続用端子１０２が設けられており、画像表示領域の左右の２辺に沿って走査線駆動回路１３０が画像表示領域の両側に設けられている。ここで、データ駆動回路１５０を画像表示領域の上下の２辺に沿って両側に設けても良い。この際、例えば一方のデータ線駆動回路１５０には奇数列のデータ線を電気的に接続し、もう一方のデータ線駆動回路１５０には偶数列のデータ線を電気的に接続することで、上下から櫛歯状に駆動するようにしても良い。更に画像表示領域の上辺には、走査線駆動回路１３０に電源や駆動信号を供給するための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも一箇所で、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が設けられている。そして、シール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１１９】
また、上述した各実施形態においては、データ線駆動回路１５０及び走査線駆動回路１３０に対して、クロック信号あるいは画像信号等を出力する外部制御回路を、液晶装置の外部に設けた場合について説明したが、本発明はこれに限られるものではなく、当該制御回路を液晶装置内に設けるようにしても良い。
【０１２０】
特に、クロック信号については、クロック信号のみを外部制御回路から供給させ、液晶装置用基板上で逆位相クロック信号を生成する回路を設けるように構成しても良い。
【０１２１】
以上に説明した液晶装置は、カラー液晶プロジェクタ等に適用することができるが、この場合には、３つの液晶装置がＲＧＢ用のライトバルブとして夫々用いられ、各パネルには夫々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が入射光として夫々入射されることになる。従って、各実施の形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、液晶装置においても遮光層２３の形成されていない画素電極１１に対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に本実施の形態の液晶装置を適用できる。
【０１２２】
また、液晶装置に用いるスイッチング素子は、正スタガ型又はコプラナー型のポリシリコンＴＦＴでも良いし、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、本実施の形態は有効である。
【０１２３】
更に、液晶装置においては、一例として液晶層５０をネマティック液晶から構成したが、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、配向膜、並びに前述の偏光フィルム、偏光板等が不要となり、光利用効率が高まることによる液晶装置の高輝度化や低消費電力化の利点が得られる。
【０１２４】
尚、データ線駆動回路１５０及び走査線駆動回路１３０は、ＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。
【０１２５】
なお、上述した実施の形態においては、走査線駆動回路１３０の構成については詳述していないが、特にシフトレジスタ部分についてはデータ線駆動回路１５０と同様の構成を採ることができる。
【０１２６】
（電子機器）
次に、以上詳細に説明した液晶装置１を備えた電子機器の実施の形態について図１３から図１６を参照して説明する。
【０１２７】
先ず図１３に、このように液晶装置１を備えた電子機器の概略構成を示す。
【０１２８】
図１３において、電子機器は、表示情報出力源１０００、上述した外部表示情報処理回路１００２、前述の走査線駆動回路１３０及びデータ線駆動回路１５０を含む表示駆動回路１００４、液晶装置１、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、光ディスク装置などのメモリ、テレビ信号を同調して出力する同調回路等を含んで構成され、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック発生回路１００８からのクロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫと共に表示駆動回路１００４に出力する。表示駆動回路１００４は、走査線駆動回路１３０及びデータ線駆動回路１５０によって前述の駆動方法により液晶装置１を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶装置１を構成する液晶装置用基板の上に、表示駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【０１２９】
このような構成の電子機器として、図１４に示す液晶プロジェクタ、図１５に示すマルチメディア対応のパーソナルコンピユータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などを挙げることができる。
【０１３０】
次に図１４から図１６に、このように構成された電子機器の具体例を夫々示す。
【０１３１】
図１４において、電子機器の一例たる液晶プロジェクタ１１００は、投射型の液晶プロジェクタであり、光源１１１０と、ダイクロイックミラー１１１３，１１１４と、反射ミラー１１１５，１１１６，１１１７と、入射レンズ１１１８，リレーレンズ１１１９，出射レンズ１１２０と、液晶ライトバルブ１１２２，１１２３，１１２４と、クロスダイクロイックプリズム１１２５と、投射レンズ１１２６とを備えて構成されている。液晶ライトバルブ１１２２，１１２３，１１２４は、上述した駆動回路１００４が液晶装置用基板上に搭載された液晶装置１を含む液晶表示モジュールを３個用意し、夫々液晶ライトバルブとして用いたものである。また、光源１１１０はメタルハライド等のランプ１１１１とランプ１１１１の光を反射するリフレクタ１１１２とからなる。
【０１３２】
以上のように構成される液晶プロジェクタ１１００においては、青色光・緑色光反射のダイクロイックミラー１１１３は、光源１１１０からの白色光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー１１１７で反射されて、赤色光用液晶ライトバルブ１１２２に入射される。一方、ダイクロイックミラー１１１３で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー１１１４によって反射され、緑色光用液晶ライトバルブ１１２３に入射される。また、青色光は第２のダイクロイックミラー１１１４も透過する。青色光に対しては、長い光路による光損失を防ぐため、入射レンズ１１１８、リレーレンズ１１１９、出射レンズ１１２０を含むリレーレンズ系からなる導光手段１１２１が設けられ、これを介して青色光が青色光用液晶ライトバルブ１１２４に入射される。各ライトバルブにより変調された３つの色光はクロスダイクロイックプリズム１１２５に入射する。このプリズムは４つの直角プリズムが貼り合わされ、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投射光学系である投射レンズ１１２６によってスクリーン１１２７上に投射され、画像が拡大されて表示される。
【０１３３】
図１５において、電子機器の他の例たるラップトップ型のパーソナルコンピュータ１２００は、上述した液晶装置１がトップカバーケース内に備えられた液晶ディスプレイ１２０６と、ＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体部１２０４とを有する。
【０１３４】
また、図１６に示すように、液晶装置用基板１３０４を構成する２枚の透明基板１３０４ａ，１３０４ｂの一方に、金属の導電膜が形成されたポリイミドテーブ１３２２にＩＣチップ１３２４を実装したＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）１３２０を接続して、電子機器用の一部品である液晶装置として生産、販売、使用することもできる。
【０１３５】
以上、図１４から図１６を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダー型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が図１３に示した電子機器の例として挙げられる。
【０１３６】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学パネルの駆動回路並びにこれを備えた電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る液晶表示装置の全体構成を示すブロック図である。
【図２】第１実施形態のサンプリング回路、データ線駆動回路、及びプリチャージ回路の詳細を示す回路図である。
【図３】図２のロジック回路図の主要信号の状態を示すタイミングチャートである。
【図４】第１実施形態のプリチャージ回路に係る構成を、特に、ｎ―１番目、ｎ番目、及びｎ＋１番目のデータ線群に係る部分について抽出して示した回路図である。
【図５】第１実施形態における、ｎ―１番目、ｎ番目、及びｎ＋１番目のデータ線群に係る主要信号の経時変化を示したタイミングチャートである。
【図６】第２実施形態のプリチャージ回路に係る構成を、特に、ｎ―１番目、ｎ番目、及びｎ＋１番目のデータ線群に係る部分について抽出して示した回路図である。
【図７】第２実施形態に係るトリミング回路によるトリミングの様子を経時変化で示したタイミングチャートである。
【図８】第３実施形態のサンプリング回路、データ線駆動回路、及びプリチャージ回路の詳細を示す回路図である。
【図９】第３実施形態のプリチャージ回路に係る構成を、特に、ｎ―１番目のデータ線群、ｎ番目のデータ線群及びｎ＋１番目のデータ線群に係る部分について抽出して示した回路図である。
【図１０】第４実施形態のトリミング回路と選択回路の接続関係を示す回路図である。
【図１１】液晶装置の全体構成を示す平面図である。
【図１２】図１１のＨ−Ｈ’断面図である。
【図１３】本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図１４】電子機器の一例としての液晶プロジェクタを示す断面図である。
【図１５】電子機器の他の例としてのパーソナルコンピュータを示す正面図である。
【図１６】電子機器の一例としてのＴＣＰを用いた液晶表示装置を示す斜視図である。
【符号の説明】
１・・・液晶装置、１０・・・ＴＦＴアレイ基板、２０・・・対向基板、２１・・・共通電極、５０・・・液晶層、１００・・・液晶パネル、１１０・・・画像表示領域、１０３・・・クロック信号配線、１１２・・・走査線、１１４・・・データ線、１１６・・・ＴＦＴ、１１８・・・画素電極、１３０・・・走査線駆動回路、１４０・・・サンプリング回路、１４１・・・サンプリングスイッチ、１４２・・・サンプリング回路駆動信号線、１５０・・・データ線駆動回路、１６０・・・シフトレジスタ、１７０・・・イネーブル回路、２００・・・プリチャージ回路、２０１・・・プリチャージスイッチ、２０２・・・プリチャージ信号線、２０３・・・プリチャージ回路駆動信号線、２０４・・・トリミング回路、２０５、２０７・・・インバータ、２０６・・・ＮＡＮＤ回路、３００・・・画像信号処理装置、４００・・・タイミングジェネレータ、５００・・・プリチャージ信号発生回路、６００・・・選択回路、６０１、６０２、６０３・・・ＮＡＮＤ回路
【図１】
2004334115.tif 000003
【図２】
2004334115.tif 000004
【図３】
2004334115.tif 000005
【図４】
2004334115.tif 000006
【図５】
2004334115.tif 000007
【図６】
2004334115.tif 000008
【図７】
2004334115.tif 000009
【図８】
2004334115.tif 000010
【図９】
2004334115.tif 000011
【図１０】
2004334115.tif 000012
【図１１】
2004334115.tif 000013
【図１２】
2004334115.tif 000014
【図１３】
2004334115.tif 000015
【図１４】
2004334115.tif 000016
【図１５】
2004334115.tif 000017
【図１６】
2004334115.tif 000018