(57)【要約】【課題】  電源スイッチを最初に投入した時の平滑コンデンサの充電電流のピーク値を十分小さく抑えられ、また、商用交流電源のワイドレンジ対応でも、動作が安定した直流電源装置を提供する。【解決手段】  商用交流電源ＡＣの交流電圧を整流する整流回路ＲＥ、大容量の平滑コンデンサＣ２を有し、整流回路ＲＥにより整流される電圧を直流電圧に変換する平滑回路ＤＣ、上記整流回路と上記平滑回路の充電経路に挿入接続されたＭＯＳ−ＦＥＴ、整流回路ＲＥの出力電圧を入力しＭＯＳ−ＦＥＴ  Ｑ１を駆動するゲート回路ＧＣ１を備え、ゲート回路ＧＣ１は商用交流電源ＡＣのオンから充電されるミラー積分回路ＭＩＮ１、商用交流電源ＡＣのオフからミラー積分回路ＭＩＮ１のコンデンサＣ１を放電させる放電ダイオードＤ１を備える。【選択図】        図１
2004364484.tif 000002
【特許請求の範囲】
【請求項１】
商用交流電源の交流電圧を整流する整流回路と、
平滑コンデンサを有し、上記整流回路により整流される電圧を直流電圧に変換する平滑回路と、
上記整流回路と上記平滑回路との間の充電経路に挿入接続されたＭＯＳ−ＦＥＴと、
上記整流回路の出力電圧を入力し上記ＭＯＳ−ＦＥＴを駆動する駆動手段とを備え、
上記駆動手段は、上記商用交流電源のオンから充電されるミラー積分回路と、
上記商用交流電源のオフから上記ミラー積分回路のコンデンサを放電させる放電ダイオードとを備えたことを特徴とする直流電源装置。
【請求項２】
駆動手段は、整流回路からの入力電圧をＭＯＳ−ＦＥＴのゲート・ソース間最大印加電圧以下の一定値に制限する電圧制限手段を備えたことを特徴とする請求項１記載の直流電源装置。    
【請求項３】
商用交流電源の交流電圧を整流する整流回路と、
平滑コンデンサを有し、上記整流回路により整流される電圧を直流電圧に変換する平滑回路と、
上記整流回路と上記平滑回路との間の充電経路に挿入接続されたＭＯＳ−ＦＥＴと、
上記整流回路の出力電圧を入力し上記ＭＯＳ−ＦＥＴを駆動する駆動手段とを備え、
上記駆動手段は、上記商用交流電源を整流した出力端子に直列接続された分圧抵抗と、
この分圧抵抗の負極側の分圧抵抗に並列接続された充電抵抗とゲートコンデンサの直列回路と、
上記充電抵抗と並列に上記ゲートコンデンサの放電方向に接続された放電ダイオードと、
上記ゲートコンデンサと上記ＭＯＳ−ＦＥＴのゲート端子間に接続されたゲート抵抗と
を備えたことを特徴とする直流電源装置。
【請求項４】
駆動手段の負極側の分圧抵抗に生じる脈流電圧の規定以上の電圧を制限する定電圧ダイオードを上記負極側の分圧抵抗に並列接続したことを特徴とする請求項３記載の直流電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電源スイッチのオン時に流れる電源平滑コンデンサの充電電流（以下、突入電流と略記）のピーク値を抑制する機能を備えた直流電源装置に関するものである。
【背景技術】
【０００２】
従来の直流電源装置は、商用交流電源をオン／オフするための電源スイッチと、商用交流電源の交流電圧を整流する整流回路と、大容量の平滑コンデンサを有し、整流回路により整流される電圧を直流電圧に変換する平滑回路と、整流回路と平滑回路とを結ぶライン上に挿入されたＭＯＳ−ＦＥＴと、電源スイッチのオンにより交流電圧が整流回路に印加されたとき商用周波数の数サイクルの間、ＭＯＳ−ＦＥＴを能動領域で動作させ、その後は、そのＭＯＳ−ＦＥＴを飽和領域で動作させる素子駆動回路とを備え、素子駆動回路は整流回路の出力電圧を分圧する分圧回路及びこの分圧回路の出力電圧を充電するコンデンサからなる積分回路と、積分回路とＭＯＳ−ＦＥＴのゲートとの間に挿入された抵抗から構成されており、突入電流による電源スイッチの接点の溶着を防止している（例えば特許文献１）。
【０００３】
また、他の従来の直流電源装置は、特許文献１の素子駆動回路のコンデンサに並列接続されたツェナーダイオードＺを備えており、商用交流電源ＡＣのワイドレンジ対応化を図っても高耐圧、大型の素子が不要で、実装スペースの制約が生じないようにしている（例えば特許文献２）。
【特許文献１】特開平２０００−１４１５２号公報（段落０００９〜００１３、図１）。
【特許文献２】特開平２００１−３３３５８０号公報（段落０００９〜００１３、図１）。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述の従来の直流電源装置では、駆動手段であるＭＯＳ−ＦＥＴに接続されるゲート回路の充電時定数が長いほど電源スイッチに流れる突入電流、すなわち、平滑コンデンサの充電電流のピーク値を抑制できる。しかしながら、ゲート回路の充電時定数を長くするために、抵抗の抵抗値やゲートコンデンサの容量を大きくすると、電源スイッチオフ時のコンデンサの放電時定数も長くなり、短時間の電源再オン操作に対し、電源平滑コンデンサの放電に対しゲートコンデンサの放電が遅くなりＭＯＳ−ＦＥＴがターンオフしない内に電源がオンすることになり、ＭＯＳ−ＦＥＴによる突入電流抑制効果がなくなる問題があった。
この間題を補うためにコンデンサの放電時定数を小さくするために抵抗の両端に放電用ダイオードを接続することが考えられるが、整流回路の出力電圧は脈流であるため商用周波数の各半サイクルでコンデンサが放電するため電源平滑コンデンサがチャージアップされた後ＭＯＳ−ＦＥＴを安定なオン状態を保てなくなる問題があった。
【０００５】
この発明は、かかる課題を解決するためになされたもので、電源スイッチを最初に投入した時の平滑コンデンサの充電電流のピーク値を十分小さく抑えられるとともに、電源スイッチの短時間の再オンに対してもこのピーク値を抑制でき、また、例えば施設用照明システムのような一つの電源スイッチに複数の装置が接続される場合でも、電源スイッチの接点溶着や電源ブレーカの不要動作を防止でき、さらに、商用交流電源のワイドレンジ化にも対応できる動作が安定した直流電源装置、また、商用交流電源のワイドレンジ対応化としても高耐圧の素子が不要で、動作が安定した直流電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る直流電源装置は、商用交流電源の交流電圧を整流する整流回路と、平滑コンデンサを有し、上記整流回路により整流される電圧を直流電圧に変換する平滑回路と、上記整流回路と上記平滑回路との間の充電経路に挿入接続されたＭＯＳ−ＦＥＴと、上記整流回路の出力電圧を入力し上記ＭＯＳ−ＦＥＴを駆動する駆動手段とを備え、上記駆動手段は、上記商用交流電源のオンから充電されるミラー積分回路と、上記商用交流電源のオフから上記ミラー積分回路のコンデンサを放電させる放電ダイオードとを備えたものである。
【発明の効果】
【０００７】
以上のように、この発明によれば、商用交流電源の交流電圧を整流する整流回路と、平滑コンデンサを有し、上記整流回路により整流される電圧を直流電圧に変換する平滑回路と、上記整流回路と上記平滑回路との間の充電経路に挿入接続されたＭＯＳ−ＦＥＴと、上記整流回路の出力電圧を入力し上記ＭＯＳ−ＦＥＴを駆動する駆動手段とを備え、上記駆動手段は、上記商用交流電源のオンから充電されるミラー積分回路と、上記商用交流電源のオフから上記ミラー積分回路のコンデンサを放電させる放電ダイオードとを備えたので、電源スイッチを最初に投入した時の平滑コンデンサの充電電流のピーク値を十分小さく抑えられるとともに、電源スイッチの短時間の再オンに対してもこのピーク値を抑制でき、また、例えば施設用照明システムのような一つの電源スイッチに複数の装置が接続される場合でも、電源スイッチの接点溶着や電源ブレーカ不要動作を防止することができる。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
図１はこの発明の実施の形態１を示す直流電源装置の回路図、図２、図４は直流電源装置のＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間電圧波形図、図３は電源スイッチのオン時に電源スイッチに流れる突入電流波形図である。
【０００９】
図１おいて、直流電源装置は商用交流電源ＡＣをオン／オフするための電源スイッチＳＷと、商用交流電源ＡＣの交流電圧を整流する整流回路ＲＥと、大容量の平滑コンデンサＣ２（数十〜数百μＦ）を有し、整流回路ＲＥによって整流された電圧を直流電圧に変換する平滑回路ＤＣと、整流回路ＲＥと平滑回路ＤＣとの間の負極ラインに挿入されたＭＯＳ−ＦＥＴ  Ｑ１と、ＭＯＳ−ＦＥＴ  Ｑ１を駆動する駆動回路であるゲート回路ＧＣ１から構成される。  
【００１０】
ゲート回路ＧＣ１は、整流回路ＲＥの両極間に直列接続された分圧抵抗Ｒ１、Ｒ２と、エミッタが整流回路ＲＥの負極に、コレクタが分圧抵抗Ｒ１、Ｒ２の接続点に接続されたバイポーラトランジスタＱ２と、バイポーラトランジスタＱ２のコレクタ・ベース間に接続されたゲートコンデンサＣ１と、バイポーラトランジスタＱ２のベース・エミッタ間に接続され、ゲートコンデンサＣ１を放電させる放電ダイオードＤ１から構成される。そして、上記の分圧抵抗Ｒ１、ゲートコンデンサＣ１及びバイポーラトランジスタＱ２とでミラー積分回路ＭＩＮ１が構成されている。
また、ＭＯＳ−ＦＥＴ  Ｑ１のゲートはゲートコンデンサＣ１と分圧抵抗Ｒ１の接続点に接続されている。
【００１１】
次に、本実施の形態の直流電源装置の回路動作を図１〜図４により説明する。図２はＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間電圧波形であり、図２（１）は電源オン時の充電波形、図２（２）は電源オフ時の放電波形を示している。
図２において、ａは従来例（商用交流電源ＡＣが例えば１００Ｖ）、ｃは本実施の形態（商用交流電源ＡＣが例えば１００Ｖ）である。
また、図３は電源オン時の電源スイッチＳＷに流れる突入電流波形であり、（１）は商用交流電源ＡＣの交流電圧波形（１００Ｖ）、（２）、（３）は商用交流電源ＡＣの交流電圧波形に同期した、ＭＯＳ−ＦＥＴ  Ｑ１のターンオフ時に電源スイッチＳＷに流れる突入電流波形であり、（２）は図２のａ、（３）はｃに対応した突入電流波形である。
【００１２】
まず、電源スイッチＳＷをオンした場合について説明する。電源スイッチＳＷオンにより、整流回路ＲＥに図３（１）に示すように商用交流電源ＡＣの交流電圧が印加されると、電源スイッチＳＷ、整流回路ＲＥ、分圧抵抗Ｒ１を介してゲートコンデンサＣ１に電流が流れるが、このとき、ゲートコンデンサＣ１の充電電流となるバイポーラトランジスタＱ２のベース電流Ｉｂと、バイポーラトランジスタＱ２のコレクタ電流Ｉｃの合計が分圧抵抗Ｒ１の電流となり、Ｉｃ＝ｈＦＥ（直流電流増幅率）＊Ｉｂの関係があるので、ゲートコンデンサＣ１の充電電流は分圧抵抗Ｒ１の電流の１／（１＋ｈＦＥ）となる。一方、ｈＦＥは例えば１００以上と大きいのでゲートコンデンサＣ１の充電時定数はＲ１＊Ｃ１のほぼｈＦＥ倍となるので、ゲートコンデンサＣ１とバイポーラトランジスタＱ２からなる回路は、ゲートコンデンサＣ１容量のバイポーラトランジスタＱ２のｈＦＥ倍に相当する容量を有するコンデンサ（以下、等価コンデンサＣＥ）とみなせる。
【００１３】
従って、商用交流電源ＡＣの交流電圧が印加されると、商用交流電源ＡＣ→電源スイッチＳＷ→整流回路ＲＥ→分圧抵抗Ｒ１→等価コンデンサＣＥ→整流回路ＲＥ→商用交流電源ＡＣの閉ループ電流により、等価コンデンサＣＥが充電される。そして、ゲートコンデンサＣ１の充電電圧がＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間に印加される。
【００１４】
最初はゲート・ソース間電圧が低いため、ＭＯＳ−ＦＥＴ  Ｑ１はオフ状態であるが、等価コンデンサＣＥの充電が進むにつれ、図２（１）のｃに示すようにゲート・ソース間の電圧が徐々に高くなって、時間ｔ８でオン電圧のＶ１に達するとＭＯＳ−ＦＥＴ  Ｑ１が徐々にオンし始める。このＶ１がドレイン・ソース間が高抵抗から低抵抗に移行する能動動作の開始電圧である。さらに電圧が徐々に高くなりｔ１０でＶ２の能動動作終了電圧に達し、更にゲートコンデンサＣ１への充電が進むと、ＭＯＳ−ＦＥＴ  Ｑ１が通常のオン状態となり、電源スイッチＳＷやＭＯＳ−ＦＥＴ  Ｑ１に定常的な負荷電流が流れる。
【００１５】
このように本実施の形態は、従来例の図２（１）ａに比べ図２（１）ｃに示すように徐々に増加するようにしたので能動時間ｔ８〜ｔ１０は従来例の能動時間ｔ１〜ｔ２に比べ長い。    
【００１６】
また、時間ｔ８でオン電圧のＶ１に達し、ＭＯＳ−ＦＥＴ  Ｑ１が徐々にオンし始めるとき、図３（３）に示すようなパルス状の突入電流Ｉｐ５が電源スイッチＳＷに流れ平滑コンデンサＣ２が充電される。この突入電流Ｉｐ５は、Ｉｐ５ａ、Ｉｐ５ｂ・・・と次第に減少する。
そして、ゲートコンデンサＣ１が満充電になりＭＯＳ−ＦＥＴ  Ｑ１に十分なゲート電流が流れ、電圧Ｖ２を越えた飽和領域になると、電源スイッチ１に流れる電流のピーク値が通常の電流波形となる。
【００１７】
電源スイッチ１に流れる突入電流は能動動作時間が長いほど、ピーク値が抑制される。この実施の形態では能動動作時間がｔ８〜ｔ１０であるが従来例はｔ１〜ｔ２と非常に短い。
【００１８】
なお、等価コンデンサＣＥが満充電になる時間は分圧抵抗Ｒ１と等価コンデンサＣＥの時定数で設定される。また、従来例のように、ミラー積分回路ＭＩＮ１でなく抵抗とコンデンサを直列接続したものに比べ、ゲートコンデンサＣ１の容量は、従来例コンデンサ容量の１／（バイポーラトランジスタＱ２の直流電流増幅率ｈＦＥ）となり、一般には直流電流増幅率ｈＦＥは１００〜５００なので、例えば、従来のコンデンサ容量が、１０μＦとするとゲートコンデンサＣ１の容量は０．１μＦ以下の小さなもので済む。
【００１９】
次に、電源スイッチＳＷをオフした場合について説明する。電源スイッチＳＷオフとすると、ミラー積分回路ＭＩＮ１において、充電されていたゲートコンデンサＣ１の放電がゲートコンデンサＣ１、分圧抵抗Ｒ２、ダイオードＤ１の閉ループでして行われる。そして、図２（２）のｃに示すように電源スイッチＳＷオフとした時間ｔ２０でＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間の飽和動作領域の満充電電圧Ｖ３は低下し始め、ｔ２１でＭＯＳ−ＦＥＴ  Ｑ１がオフする閾値の電圧Ｖ１（能動開始電圧）でＭＯＳ−ＦＥＴ  Ｑ１がオフする。
【００２０】
電源スイッチＳＷをオフした場合、ゲートコンデンサＣ１の放電は早いほどよいが、前述のように、ゲートコンデンサＣ１の容量は、従来例コンデンサ容量の１／（バイポーラトランジスタＱ２の直流電流増幅率ｈＦＥ）と小さい容量を選択できるため、短時間で放電できる。
【００２１】
図２（２）に示すように、本実施の形態ではＭＯＳ−ＦＥＴ  Ｑ１がオフする時間ｔ２０〜ｔ２１は従来例のｔ２０〜ｔ２３に比べ小さい。
【００２２】
なお、以上のように電源スイッチＳＷをオン、オフした場合について説明したが、電源スイッチＳＷをオンする場合、従来例の構成でも積分回路の抵抗の抵抗値やコンデンサの容量を大きくして時定数を長くすると、図４（１）のｂに示すように能動動作時間をｔ４〜ｔ６と図４（１）のａのｔ１〜ｔ２に比べ長くすることが可能である。
しかし、電源スイッチＳＷをオフした場合は、コンデンサの容量が大きいため放電に時間がかかり、図４（２）のｂに示すようにＭＯＳ−ＦＥＴ  Ｑ１がオフする時間はｔ２０〜ｔ２４と図４（２）のａのｔ２０〜ｔ２３に比べ長くなってしまう。
【００２３】
以上のように、図２（１）に示すように電源スイッチＳＷをオンしたとき、ゲート回路ＧＣ１の作用によりＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間電圧を図２に示すように従来例のａに比べｃのように徐々に増加するようにしたので、図３（２）に示す従来例より図３（３）のように電源スイッチＳＷに流れる突入電流のピーク値を抑制することが可能になり、突入電流による電源スイッチＳＷの接点の溶着を防止でき、電源ブレーカがトリップするということがなくなる。
また、電源スイッチの短時間の再オンに対してもこのピーク値を抑制でき、安定した動作を行うことができる。
【００２４】
なお、上記の実施の形態では、一つの電源スイッチＳＷに一つの装置を接続したものを示したが、施設用照明システムのような一つの電源スイッチに複数の装置が接続される場合に、バイポーラトランジスタＱ２の直流電流増幅率ｈＦＥのバラツキにより充電電流のピーク位相がランダムにずれることを利用して、電源スイッチＳＷの接点溶着や電源ブレーカの不要動作を防止することができる。
【００２５】
上述の充電電流のピーク位相のずれについて図５により次に説明する。
図５はバイポーラトランジスタＱ２の直流電流増幅率ｈＦＥのバラツキによる商用交流電源ＡＣオン時の電源スイッチＳＷの突入電流位相の波形図である。
図において（１）は商用交流電源ＡＣの交流電圧波形、（２）はバイポーラトランジスタＱ２の直流電流増幅率ｈＦＥがＭＩＮの場合、（３）はバイポーラトランジスタＱ２の直流電流増幅率ｈＦＥがＴＹＰの場合、（４）はバイポーラトランジスタＱ２の直流電流増幅率ｈＦＥがＭＡＸの場合の電源ＡＣオン時の電源スイッチＳＷの突入電流位相の波形図である。
【００２６】
図５に示すように、（１）では、ｔ３０で突入電流Ｉｐ１０、（２）では、ｔ３１で突入電流Ｉｐ１１、（３）では、ｔ３２で突入電流Ｉｐ１２と、直流電流増幅率ｈＦＥがバラツキ、突入電流の位相のずれが生ずる。
なお、Ｉｐ１０＞Ｉｐ１１＞Ｉｐ１２である。
このように、各装置の突入電流が一致すれば、電源スイッチＳＷに流れる突入電流が大きくなるが、突入電流の位相がランダムにずれるので突入電流が大きくならず電源スイッチＳＷの接点溶着を防止することができる。
【００２７】
実施の形態２．
本実施の形態は、装置の電源定格がワイドレンジ（例えば１００Ｖ〜２００Ｖ共用）で実際電源が１００Ｖあるいは２００Ｖで使用された場合でも、突入電流の発生タイミングとピーク値の差異を抑制できるものである。
【００２８】
図６はこの発明の実施の形態２を示す直流電源装置の回路図、図７は直流電源装置のＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間電圧波形図、図８は電源スイッチのオン時に電源スイッチに流れる突入電流波形図である。
【００２９】
図６において、実施の形態１の図１と同一または相当部分には同一の符号を付し説明を省略する。ゲート回路ＧＣ２は、整流回路ＲＥの両極間に直列接続された抵抗Ｒ３、コンデンサＣ３と、コンデンサＣ３に並列接続された電圧制御手段である定電圧ダイオードＤＺ１と、抵抗Ｒ５と、エミッタが整流回路ＲＥの負極に、コレクタが分圧抵抗Ｒ１、コンデンサＣ３の接続点に抵抗Ｒ４を介して接続されたバイポーラトランジスタＱ２と、バイポーラトランジスタＱ２のコレクタ・ベース間に接続されたゲートコンデンサＣ１と、バイポーラトランジスタＱ２のベース・エミッタ間に接続され、ゲートコンデンサＣ１を放電させる放電ダイオードＤ１から構成される。
そして、上記の抵抗Ｒ４、ゲートコンデンサＣ１及びバイポーラトランジスタＱ２とでミラー積分回路ＭＩＮ２が構成されている。
また、ＭＯＳ−ＦＥＴ  Ｑ１のゲートはゲートコンデンサＣ１と抵抗Ｒ４の接続点に接続されている。
【００３０】
次に、本実施の形態の直流電源装置の回路動作を図６〜図８により説明する。図７はＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間電圧波形であり、図７（１）は電源オン時の充電波形、図７（２）は電源オフ時の放電波形、図８は電源スイッチのオン時に電源スイッチに流れる突入電流波形図である。
図７において、ｄは本実施の形態（商用交流電源ＡＣが例えば１００Ｖ）、ｅは実施の形態１（商用交流電源ＡＣが例えば２００Ｖ）、ｆは本実施の形態（商用交流電源ＡＣが例えば２００Ｖ）の場合を示す。なお、ｄは実施の形態１のｃと同じである。
【００３１】
また、図８は電源オン時の電源スイッチＳＷに流れる突入電流波形であり、（１）は商用交流電源ＡＣの交流電圧波形であり実線が１００Ｖ、点線が２００Ｖを示す。（２）〜（６）は商用交流電源ＡＣの交流電圧波形に同期した、ＭＯＳ−ＦＥＴ  Ｑ１のターンオフ時に電源スイッチＳＷに流れる突入電流波形であり、（２）、（３）は実施の形態１の図４（２）、（３）と同じであり説明を省略する。（４）〜（６）は図７のｄ〜ｆに対応した突入電流波形である。
なお、（４）は実施の形態１の図３（３）と同じである。
【００３２】
まず、電源スイッチＳＷをオンした場合について説明する。電源スイッチＳＷオンにより、整流回路ＲＥに図８（１）に示すように商用交流電源ＡＣの交流電圧が印加されると、商用交流電源ＡＣ→電源スイッチＳＷ→整流回路ＲＥ→抵抗Ｒ３→抵抗Ｒ４→等価コンデンサＣＥ→整流回路ＲＥ→商用交流電源ＡＣの閉ループ電流により等価コンデンサＣＥが充電される。
そして、ゲートコンデンサＣ１の充電電圧がＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間に印加される。
【００３３】
商用交流電源ＡＣが１００Ｖの場合、実施の形態１と同様に、抵抗Ｒ３、Ｒ４と等価コンデンサＣＥの時定数によって、等価コンデンサＣＥが充電され、図７（１）のｄに示すようにＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間の電圧が徐々に高くなって時間ｔ８で能動動作の開始電圧（オン電圧）のＶ１に達し、ＭＯＳ−ＦＥＴ  Ｑ１が徐々にオンし始める。
さらに電圧が徐々に高くなりｔ１０で能動動作終了電圧Ｖ２に達し、ゲート・ソース間の電圧がオン電圧（Ｖ１）を十分越えると、ＭＯＳ−ＦＥＴ  Ｑ１が通常のオン状態となり、電源スイッチＳＷやＭＯＳ−ＦＥＴ  Ｑ１に定常的な負荷電流が流れる。
【００３４】
また、時間ｔ８でオン電圧のＶ１に達するとＭＯＳ−ＦＥＴ  Ｑ１が徐々にオンし始めるときに、図８（４）に示すようなパルス状の突入電流Ｉｐ５が電源スイッチＳＷに流れ平滑コンデンサＣ２が充電される。
【００３５】
一方、商用交流電源ＡＣが２００Ｖの場合、実施の形態１ではゲート回路ＧＣ１に１００Ｖのときの２倍の電圧が印加され、ＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間電圧の上昇が図７（１）のｅに示すように急であり、能動動作時間ｔ３〜ｔ５と短くなるが、本実施の形態ではミラー積分回路ＭＩＮ２の入力電圧を定電圧ダイオードＤＺ１で制限してあるため、図７（１）のｆに示すように、商用交流電源ＡＣが１００Ｖのｄとほぼ同じとなり、能動動作時間ｔ７〜ｔ９はｄの能動動作時間ｔ８〜ｔ１０とほぼ同じになり、ｅの能動動作時間ｔ３〜ｔ５より長くなる。
【００３６】
次に、電源スイッチＳＷをオフした場合について説明する。電源スイッチＳＷをオフすると、ミラー積分回路ＭＩＮ１の充電されていたゲートコンデンサＣ１の電荷がゲートコンデンサＣ１→分圧抵抗Ｒ１→抵抗Ｒ５→ダイオードＤ１→ゲートコンデンサＣ１の閉ループで放電する。
商用交流電源ＡＣが１００Ｖの場合は、図７（２）のｄに示すように電源スイッチＳＷオフ時間ｔ２０でＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間の飽和動作領域の満充電電圧Ｖ３は低下し始め、ｔ２１でＭＯＳ−ＦＥＴ  Ｑ１がオフする。
【００３７】
一方、商用交流電源ＡＣが２００Ｖの場合、実施の形態１の装置では、図７（２）のｅに示すようにＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間の飽和動作領域の満充電電圧Ｖ４も高く、電源スイッチＳＷオフ時間ｔ２０でＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間の飽和動作領域の満充電電圧Ｖ５は低下し始め、ｔ２２でＭＯＳ−ＦＥＴ  Ｑ１がオフし、オフまでの時間ｔ２０〜ｔ２２は長くなるが、本実施の形態ではＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間の飽和動作領域の満充電電圧はＶ３と低く、図７（２）のｆに示すように、１００Ｖのｄと同じになり、ＭＯＳ−ＦＥＴ  Ｑ１のオフまでの時間ｔ２０〜ｔ２１はｅのオフまでの時間ｔ２０〜ｔ２２より短くなる。
なお、図８において、ｔ１＜ｔ３＜ｔ４＜ｔ７〜ｔ８、Ｉｐ１＞Ｉｐ１＞Ｉｐ３＞Ｉｐ４〜Ｉｐ５である。
【００３８】
以上のように、商用交流電源ＡＣの広範囲な電圧に対しても、同等な突入電流の抑制性能効果が得られる。
【００３９】
なお、実施の形態１、２で示した図４、図７のＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間電圧波形をまとめて図９に示す。
図９（１）に示すように、電源オンの時の能動動作時間は、ＡＣ１００Ｖでは実施の形態１、２とも従来例に比べ同じように長くできるが、ＡＣ２００Ｖでは実施の形態２がＡＣ１００Ｖと同等で従来例より長い。
また、図９（２）に示すように電源オフのときは、トランジスタのオフまでの時間は、ＡＣ１００Ｖのときは、実施の形態１、２とも同じで従来例に比べ短い。また、ＡＣ２００Ｖのときは、実施の形態２が実施の形態１より短い。
【００４０】
実施の形態３．
図１０はこの発明の実施の形態３を示す直流電源装置の回路図、図１１は電源スイッチのオン時に電源スイッチに流れる突入電流波形図である。
【００４１】
図１０において、直流電源装置は商用交流電源ＡＣをオン／オフするための電源スイッチＳＷと、商用交流電源ＡＣの交流電圧を整流する整流回路ＲＥと、大容量の平滑コンデンサＣ２（数十〜数百μＦ）を有し、整流回路ＲＥによって整流された電圧を直流電圧に変換する平滑回路ＤＣと、整流回路ＲＥと平滑回路ＤＣとの間の負極ラインに挿入されたＭＯＳ−ＦＥＴ  Ｑ１と、ＭＯＳ−ＦＥＴ  Ｑ１を駆動する駆動回路であるゲート回路ＧＣ３から構成される。
【００４２】
ゲート回路ＧＣ３は、整流回路ＲＥの両極間に直列接続された分圧抵抗Ｒ１、Ｒ２と、分圧抵抗Ｒ２と並列接続された充電抵抗Ｒ６とゲートコンデンサＣ１の直列回路と、充電抵抗Ｒ６と並列にゲートコンデンサＣ１の放電方向に接続された放電ダイオードＤ１と、ゲートコンデンサＣ１とＭＯＳ−ＦＥＴ  Ｑ１のゲート端子間に接続されたゲート抵抗Ｒ７で構成されている。
【００４３】
次に、本実施の形態の直流電源装置の回路動作を図１０、図１１、及び実施の形態１の図２，図４により説明する。
図１１は電源オン時の電源スイッチＳＷに流れる突入電流波形であり、（１）は商用交流電源ＡＣの交流電圧波形（１００Ｖ）、（２）、（３）は商用交流電源ＡＣの交流電圧波形に同期した、ＭＯＳ−ＦＥＴ  Ｑ１のターンオフ時に電源スイッチＳＷに流れる突入電流波形であり、（２）は図２のａ、（３）はｃに対応した突入電流波形である。
【００４４】
まず、電源スイッチＳＷをオンした場合について説明する。電源スイッチＳＷオンにより、整流回路ＲＥに図１１（１）に示すように商用交流電源ＡＣの交流電圧が印加されると、商用交流電源ＡＣ→電源スイッチＳＷ→整流回路ＲＥ→分圧抵抗Ｒ１→充電抵抗Ｒ６→ゲートコンデンサＣ１→整流回路ＲＥ→商用交流電源ＡＣの閉ループ電流により、ゲートコンデンサＣ１が充電される。そして、ゲートコンデンサＣ１の充電電圧がゲート抵抗Ｒ７を介してＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間に印加される。
【００４５】
最初はゲート・ソース間電圧が低いため、ＭＯＳ−ＦＥＴ  Ｑ１はオフ状態であるが、ゲートコンデンサＣ１の充電が進むにつれ、図２（１）のｃに示すようにゲート・ソース間の電圧が徐々に高くなって、時間ｔ８でオン電圧のＶ１に達するとＭＯＳ−ＦＥＴ  Ｑ１が徐々にオンし始める。このＶ１がドレイン・ソース間が高抵抗から低抵抗に移行する能動動作の開始電圧である。さらに電圧が徐々に高くなりｔ１０でＶ２の能動動作終了電圧に達し、更にゲートコンデンサＣ１への充電が進むと、ＭＯＳ−ＦＥＴ  Ｑ１が通常のオン状態となり、電源スイッチＳＷやＭＯＳ−ＦＥＴ  Ｑ１に定常的な負荷電流が流れる。
【００４６】
なお、ＭＯＳ−ＦＥＴ  Ｑ１のゲートに接続されたゲート抵抗Ｒ７は、ＭＯＳ−ＦＥＴ  Ｑ１のターンオン時に生じるゲートコンデンサＣ１→ＭＯＳ−ＦＥＴ  Ｑ１のＧ・Ｄ容量→ＭＯＳ−ＦＥＴ  Ｑ１のＤ・Ｓ→ゲートコンデンサＣ１の閉ループ電流によるゲートコンデンサＣ１の放電を抑制する。
【００４７】
このように本実施の形態は、従来例の図２（１）ａに比べ図２（１）ｃに示すように徐々に増加するようにしたので能動時間ｔ８〜ｔ１０は従来例の能動時間ｔ１〜ｔ２に比べ長い。    
【００４８】
また、時間ｔ８でオン電圧のＶ１に達し、ＭＯＳ−ＦＥＴ  Ｑ１が徐々にオンし始めるとき、図１１（３）に示すような分散されたパルス状の突入電流Ｉｐ５が電源スイッチＳＷに流れ平滑コンデンサＣ２が充電される。
そして、ゲートコンデンサＣ１が満充電になりＭＯＳ−ＦＥＴ  Ｑ１に十分なゲート電流が流れ、電圧Ｖ２を越えた飽和領域になると、電源スイッチ１に流れる電流のピーク値Ｉが通常の電流波形となる。
【００４９】
電源スイッチ１に流れる突入電流は能動動作時間が長いほど、ピーク値が抑制される。この実施の形態では能動動作時間がｔ８〜ｔ１０であるが従来例はｔ１〜ｔ２と非常に短い。
【００５０】
次に、電源スイッチＳＷをオフした場合について説明する。電源スイッチＳＷをオフとすると、充電されていたゲートコンデンサＣ１の電荷がゲートコンデンサＣ１→放電ダイオードＤ１→分圧抵抗Ｒ２→ゲートコンデンサＣ１の閉ループで放電する。そして、図２（２）のｃに示すように電源スイッチＳＷオフとした時間ｔ２０でＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間の飽和動作領域の満充電電圧Ｖ３は低下し始め、ｔ２１でＭＯＳ−ＦＥＴ  Ｑ１がオフする閾値の電圧Ｖ１（能動開始電圧）でＭＯＳ−ＦＥＴ  Ｑ１がオフする。
【００５１】
電源スイッチＳＷをオフした場合、ゲートコンデンサＣ１の放電は早いほどよいが、放電ダイオードＤ１の効果で短時間で放電できる。
【００５２】
図２（２）に示すように、本実施の形態ではＭＯＳ−ＦＥＴ  Ｑ１がオフする時間ｔ２０〜ｔ２１は従来例のｔ２０〜ｔ２３に比べ小さい。
【００５３】
なお、以上のように電源スイッチＳＷをオン、オフした場合について説明したが、電源スイッチＳＷをオンする場合、従来例の構成でも積分回路の抵抗の抵抗値やコンデンサの容量を大きくして時定数を長くすると、図４（１）のｂに示すように能動動作時間をｔ４〜ｔ６と図４（１）のａのｔ１〜ｔ２に比べ長くすることが可能である。
しかし、電源スイッチＳＷをオフした場合は、コンデンサの容量が大きいため放電に時間がかかり、図４（２）のｂに示すようにＭＯＳ−ＦＥＴ  Ｑ１がオフする時間はｔ２０〜ｔ２４と図４（２）のａのｔ２０〜ｔ２３に比べ長くなってしまう。
【００５４】
以上のように、図２（１）に示すように電源スイッチＳＷをオンしたとき、ゲート回路ＧＣ１の作用によりＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間電圧を図２に示すように従来例のａに比べｃのように徐々に増加するようにしたので、図３（２）に示す従来例より図１１（３）のように電源スイッチＳＷに流れる突入電流のピーク値を抑制することが可能になり、突入電流による電源スイッチＳＷの接点の溶着を防止でき、電源ブレーカがトリップするということがなくなる。
また、電源スイッチの短時間の再オンに対してもこのピーク値を抑制でき、安定した動作を行うことができる。
【００５５】
実施の形態４．
本実施の形態は、装置の電源定格がワイドレンジ（例えば１００Ｖ〜２００Ｖ共用）で実際電源が１００Ｖあるいは２００Ｖで使用された場合でも、突入電流の発生タイミングとピーク値の差異を抑制できるものである。
【００５６】
図１２はこの発明の実施の形態２を示す直流電源装置の回路図、図１３は電源スイッチのオン時に電源スイッチに流れる突入電流波形図である。
【００５７】
図１２に示すゲート回路ＧＣ４は、実施の形態３の図１０における分圧抵抗Ｒ２と並列に定電圧ダイオードＤＺ１をカソードが分圧抵抗Ｒ１，Ｒ２の接点側になるように接続したものであり、他の構成は実施の形態３の図１０と同じであり説明を省略する。
【００５８】
次に、本実施の形態の直流電源装置の回路動作を  図１２，図１３及び実施の形態３の図７、図９により説明する。
図１３は電源オン時の電源スイッチＳＷに流れる突入電流波形であり、（１）は商用交流電源ＡＣの交流電圧波形であり実線が１００Ｖ、点線が２００Ｖを示す。（２）〜（６）は商用交流電源ＡＣの交流電圧波形に同期した、ＭＯＳ−ＦＥＴ  Ｑ１のターンオフ時に電源スイッチＳＷに流れる突入電流波形であり、（２）、（３）は実施の形態１の図４（２）、（３）と同じであり説明を省略する。（４）〜（６）は図７のｄ〜ｆに対応した突入電流波形である。
なお、（４）は実施の形態１の図３（３）と同じである。
【００５９】
まず、電源スイッチＳＷをオンした場合について説明する。電源スイッチＳＷオンにより、整流回路ＲＥに図１３（１）に示すように商用交流電源ＡＣの交流電圧が印加されると、商用交流電源ＡＣ→電源スイッチＳＷ→整流回路ＲＥ→分圧抵抗Ｒ１→充電抵抗Ｒ６→ゲートコンデンサＣ１→整流回路ＲＥ→商用交流電源ＡＣの閉ループ電流によりゲートコンデンサＣ１が充電される。
このとき、分圧抵抗Ｒ２の脈流電圧が定電圧ダイオードＤＺ１のツェナー電圧で制限されている。
そして、ゲートコンデンサＣ１の充電電圧がＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間に印加される。
【００６０】
商用交流電源ＡＣが１００Ｖの場合、実施の形態１と同様に、分圧抵抗Ｒ１、充電抵抗Ｒ６とゲートコンデンサＣ１の時定数によって、ゲートコンデンサＣ１が充電され、図７（１）のｄに示すようにＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間の電圧が徐々に高くなって時間ｔ８で能動動作の開始電圧（オン電圧）のＶ１に達し、ＭＯＳ−ＦＥＴ  Ｑ１が徐々にオンし始める。
さらに電圧が徐々に高くなりｔ１０で能動動作終了電圧Ｖ２に達し、ゲート・ソース間の電圧がオン電圧（Ｖ１）を十分越えると、ＭＯＳ−ＦＥＴ  Ｑ１が通常のオン状態となり、電源スイッチＳＷやＭＯＳ−ＦＥＴ  Ｑ１に定常的な負荷電流が流れる。
【００６１】
また、時間ｔ８でオン電圧のＶ１に達するとＭＯＳ−ＦＥＴ  Ｑ１が徐々にオンし始めるときに、図１３（４）に示すようなパルス状の突入電流Ｉｐ５が電源スイッチＳＷに流れ平滑コンデンサＣ２が充電される。
【００６２】
一方、商用交流電源ＡＣが２００Ｖの場合、実施の形態３ではゲート回路ＧＣ３に１００Ｖのときの２倍の電圧が印加され、ＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間電圧の上昇が図７（１）のｅに示すように急であり、能動動作時間ｔ３〜ｔ５と短くなるが、本実施の形態では分圧抵抗Ｒ２の電圧を定電圧ダイオードＤＺ１のツェナー電圧で制限してあるため、図７（１）のｆに示すように、商用交流電源ＡＣが１００Ｖのｄとほぼ同じとなり、能動動作時間ｔ７〜ｔ９はｄの能動動作時間ｔ８〜ｔ１０とほぼ同じになり、ｅの能動動作時間ｔ３〜ｔ５より長くなる。
【００６３】
次に、電源スイッチＳＷをオフした場合について説明する。電源スイッチＳＷをオフすると、ゲートコンデンサＣ１の電荷がゲートコンデンサＣ１→ダイオードＤ１→分圧抵抗Ｒ２→ゲートコンデンサＣ１の閉ループで放電する。
商用交流電源ＡＣが１００Ｖの場合は、図７（２）のｄに示すように電源スイッチＳＷオフ時間ｔ２０でＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間の飽和動作領域の満充電電圧Ｖ３は低下し始め、ｔ２１でＭＯＳ−ＦＥＴ  Ｑ１がオフする。
【００６４】
一方、商用交流電源ＡＣが２００Ｖの場合、実施の形態３の装置では、図７（２）のｅに示すようにＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間の飽和動作領域の満充電電圧Ｖ４も高く、電源スイッチＳＷオフ時間ｔ２０でＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間の飽和動作領域の満充電電圧Ｖ５は低下し始め、ｔ２２でＭＯＳ−ＦＥＴ  Ｑ１がオフし、オフまでの時間ｔ２０〜ｔ２２は長くなるが、本実施の形態ではＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間の飽和動作領域の満充電電圧はＶ３と低く、図７（２）のｆに示すように、１００Ｖのｄと同じになり、ＭＯＳ−ＦＥＴ  Ｑ１のオフまでの時間ｔ２０〜ｔ２１はｅのオフまでの時間ｔ２０〜ｔ２２より短くなる。
なお、図１３において、ｔ１＜ｔ３＜ｔ４＜ｔ７〜ｔ８、Ｉｐ１＞Ｉｐ１＞Ｉｐ３＞Ｉｐ４〜Ｉｐ５である。
【００６５】
以上のように、商用交流電源ＡＣの広範囲な電圧に対しても、同等な突入電流の抑制性能効果が得られる。
【００６６】
なお、実施の形態２で図９（１）に示したと同様に、電源オンの時の能動動作時間は、ＡＣ１００Ｖでは実施の形態３、４とも従来例に比べ同じように長くできるが、ＡＣ２００Ｖでは実施の形態２がＡＣ１００Ｖと同等で従来例より長い。
また、図９（２）に示すように電源オフのときは、トランジスタのオフまでの時間は、ＡＣ１００Ｖのときは、実施の形態３、４とも同じで従来例に比べ短い。また、ＡＣ２００Ｖのときは、実施の形態４が実施の形態２より短い。
【図面の簡単な説明】
【００６７】
【図１】この発明の実施の形態１を示す直流電源装置の回路図である。
【図２】この発明の実施の形態１、３を示す直流電源装置のＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間電圧波形図である。
【図３】この発明の実施の形態１を示す直流電源装置の電源スイッチのオン時に電源スイッチに流れる突入電流波形図である。
【図４】この発明の実施の形態１、３を示す直流電源装置のＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間電圧波形図である。
【図５】この発明の実施の形態１を示す直流電源装置の商用交流電源ＡＣオン時の電源スイッチＳＷの突入電流位相の波形図である。
【図６】この発明の実施の形態２を示す直流電源装置の回路図である。
【図７】この発明の実施の形態２、４を示す直流電源装置のＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間電圧波形図である。
【図８】この発明の実施の形態２を示す直流電源装置の電源スイッチのオン時に電源スイッチに流れる突入電流波形図である。
【図９】この発明の実施の形態１〜４を示す直流電源装置のＭＯＳ−ＦＥＴ  Ｑ１のゲート・ソース間電圧波形図である。
【図１０】この発明の実施の形態３を示す直流電源装置の回路図である。
【図１１】この発明の実施の形態３を示す直流電源装置の電源スイッチのオン時に電源スイッチに流れる突入電流波形図である。
【図１２】この発明の実施の形態４を示す直流電源装置の回路図である。
【図１３】この発明の実施の形態４を示す直流電源装置の電源スイッチのオン時に電源スイッチに流れる突入電流波形図である。
【符号の説明】
【００６８】
ＡＣ  商用交流電源、Ｃ１  ゲートコンデンサ、Ｃ２  平滑コンデンサ、Ｄ１  放電ダイオード、ＤＣ  平滑回路、ＤＺ１  定電圧ダイオード、ＧＣ１、ＧＣ２、ＧＣ３、ＧＣ４  ゲート回路、ＭＩＮ１、ＭＩＮ２  ミラー積分回路、Ｑ１  ＭＯＳ−ＦＥＴ、Ｒ１，Ｒ２  分圧抵抗、Ｒ６  充電抵抗、Ｒ７  ゲート抵抗、ＲＥ  整流回路。
【図１】
2004364484.tif 000003
【図２】
2004364484.tif 000004
【図３】
2004364484.tif 000005
【図４】
2004364484.tif 000006
【図５】
2004364484.tif 000007
【図６】
2004364484.tif 000008
【図７】
2004364484.tif 000009
【図８】
2004364484.tif 000010
【図９】
2004364484.tif 000011
【図１０】
2004364484.tif 000012
【図１１】
2004364484.tif 000013
【図１２】
2004364484.tif 000014
【図１３】
2004364484.tif 000015