(57)【要約】【課題】さらなる小型化の可能な半導体装置の特性評価方法を提供する。【解決手段】本発明の半導体装置の特性評価方法は、ＴＥＧの評価候補素子（ＭＩＳＦＥＴ）のなかから評価用素子を任意に設定し、ドレイン電圧Ｖｄ０を任意に設定するステップＳＴ１１と、ソース・ドレイン領域に生じる寄生抵抗Ｒｓｄを求め、寄生抵抗Ｒｓｄの値からドレイン電流の劣化を評価するステップＳＴ１２と、チャネル領域における水平方向の電界Ｅ／／    の大きさを求めるステップＳＴ１３と、ステップＳＴ１２およびステップＳＴ１３の評価結果から、選択された評価用素子が実効移動度の評価のために適しているか否かを判定するステップＳＴ１４と、ステップＳＴ１４における２つの判定条件が満たされない場合に、条件を変更するステップＳＴ１６と、ステップＳＴ１４における２つの判定条件が満たされる場合に、実効移動度を評価するステップＳＴ１５とを備えている。【選択図】        図１
2004172545.tif 000002
【特許請求の範囲】
【請求項１】
複数の評価候補素子と実動作用素子とを備える半導体装置の特性評価方法であって、
複数の上記評価候補素子のうち少なくとも１つを評価用素子として選択する工程（ａ）と、
上記評価用素子を、上記実動作用素子の実効移動度の評価のために用いることが適切であるか否かの判定を行なうステップ（ｂ）と
を備える半導体装置の特性評価方法。
【請求項２】
請求項１に記載の半導体装置の特性評価方法において、
上記評価候補素子および上記実動作用素子は、ＭＩＳＦＥＴであることを特徴とする半導体装置の特性評価方法。
【請求項３】
請求項１または２に記載の半導体装置の特性評価方法において、
上記評価候補素子は、実効移動度の評価とは異なる特性評価のために用いられる素子であることを特徴とする半導体装置の特性評価方法。
【請求項４】
請求項１〜３のうちいずれか１つに記載の半導体装置の特性評価方法において、
上記ステップ（ａ）の後に、上記評価用素子のソース領域およびドレイン領域に生じる寄生抵抗がもたらすドレイン電流の劣化を評価するステップ（ｃ）をさらに備え、
上記ステップ（ｂ）では、上記ステップ（ｃ）の結果に基づいて、上記判定を行なうことを特徴とする半導体装置の特性評価方法。
【請求項５】
請求項４に記載の半導体装置の特性評価方法において、
上記ステップ（ｃ）では、シミュレーションによって、上記寄生抵抗の値を求めることを特徴とする半導体装置の特性評価方法。
【請求項６】
請求項１〜５のうちいずれか１つに記載の半導体装置の特性評価方法において、
上記ステップ（ａ）の後に、上記評価用素子のチャネル領域における水平電界値の大きさを求めるステップ（ｄ）をさらに備え、
上記ステップ（ｂ）では、上記判定において、上記水平電界値を用いて、上記キャリアが飽和速度に達しているか否かを確認することを特徴とする半導体装置の特性評価方法。
【請求項７】
請求項１〜６のうちいずれか１つに記載の半導体装置の特性評価方法において、
上記ステップ（ａ）の後に、上記評価用素子のゲートリーク電流の値を求め、上記評価用素子において上記ゲートリーク電流がもたらすドレイン電流の劣化を評価するステップ（ｅ）をさらに備え、
上記ステップ（ｂ）では、上記判定は、上記ステップ（ｅ）の結果にも基づいて行なうことを特徴とする半導体装置の特性評価方法。
【請求項８】
請求項１〜７のうちいずれか１つに記載の半導体装置の特性評価方法において、
上記ステップ（ｂ）において、上記評価用素子が実効移動度の評価に適してないと判定された場合には、上記ステップ（ａ）に戻ることを特徴とする半導体装置の特性評価方法。
【請求項９】
請求項１〜８のうちいずれか１つに記載の半導体装置の特性評価方法において、
上記ステップ（ｂ）において、上記評価用素子が実効移動度の評価に適していると判定された場合には、上記評価用素子を用いて実効移動度の評価を行なうことを特徴とする半導体装置の特性評価方法。
【請求項１０】
請求項１〜７のうちいずれか１つに記載の半導体装置の特性評価方法において、
上記工程（ａ）では、上記評価候補素子のうちの複数を上記評価用素子として選択し、
上記工程（ｂ）では、複数の上記評価用素子のうち最も好条件のものを上記実効移動度の評価のために用いることが適切であると判定することを特徴とする半導体装置の特性評価方法。
【発明の詳細な説明】
【０００１】
【発明に関する技術分野】
本発明は、半導体装置の特性評価手法に関し、特に、半導体装置の特性パラメータである実効移動度の評価方法に関するものである。
【０００２】
【従来技術】
ＭＩＳＦＥＴの性能を評価するパラメータの１つに、反転層（チャネル領域）における実効移動度がある。ドレイン電圧が小さい線形領域では、実効移動度は（式１）に示すような解析式で表すことができる。（式１）のうちで、Ｉｄｓ（Ｖｇｓ）はゲート印加電圧Ｖｇｓの関数で表されるドレイン電流Ｉｄｓを示しており、ＱＩＮＶ  （Ｖｇｓ）はゲート印加電圧Ｖｇｓの関数で表される反転層電荷ＱＩＮＶ  を示している。つまり、実効移動度μｅｆｆ  は、Ｉｄ−Ｖｇ特性、反転層電荷ＱＩＮＶおよび水平電界Ｅ／／  から構成されている。
【０００３】
従来では、ドレイン電圧が小さい線形領域において実効移動度を評価するにあたって、（式２）に示すように、水平電界Ｅ／／    が、ドレイン電圧Ｖｄｓをチャネル長Ｌｃｈで割った単純な式で表されると仮定している。
【０００４】
そして、（式３）に示すように、Ｉｄ−Ｖｇ特性は、ドレイン電流Ｉｄｓをドレイン電圧Ｖｄｓで微分した値であるドレインコンダクタンスｇｄから求めている。
【０００５】
また、（式４）に示すように、反転層電荷ＱＩＮＶ  は、ゲート・チャネル間容量Ｃｇｃのゲート電圧依存性を測定したものを積分することで求めている。このときの測定には、例えばゲート長Ｌ２００μｍ×ゲート幅Ｗ１００μｍといった大面積のゲート電極を有する評価用素子を用いている。大面積のゲート電極を用いた場合には、チャネル抵抗Ｒｃｈが大きくなるので、チャネル領域に働く全抵抗における寄生抵抗Ｒｓｄの割合を小さく抑えることができる。そのため、測定されるドレイン電流Ｉｄｓの値の低下を防止することができる。また、チャネル長Ｌｃｈ  を、設定されたゲート長Ｌｇ  と近似することができるので、チャネル長Ｌｃｈの評価の必要性がなくなる。
【０００６】
μｅｆｆ＝Ｉｄｓ（Ｖｇｓ）／ＱＩＮＶ（Ｖｇｓ）・Ｅ／／        （式１）
Ｅ／／＝Ｖｇｓ／Ｌｃｈ          （式２）
ｇｄ＝ｄＩｄｓ／ｄＶｄｓ      （式３）
ＱＩＮＶ＝∫ＣｇｃｄＶｇｓ      （式４）
図６は、従来において、実効移動度を評価するステップを示すフローチャート図である。従来の実効移動度の評価は、図６に示すように、大面積のゲート電極を有する評価用素子における測定条件を設定するステップＳＴ６１と、ステップＳＴ６１で設定された条件を用いて評価用素子のドレインコンダクタンスを測定するステップＳＴ６２と、ステップＳＴ６１で設定された条件を用いて、評価用素子のゲート電極とチャネル領域との間の容量を測定するステップＳＴ６３と、ステップＳＴ６２およびステップＳＴ６３の測定結果を用いて実効移動度の評価を行なうステップＳＴ６４とを備えている。
【０００７】
【非特許文献１】
Ｓ．Ｔａｋａｇｉ  ｅｔ  ａｌ，  ＩＥＥＥ  Ｔｒａｎｓ．  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  Ｖｏｌ．４１，  Ｎｏ．１２，  ｐｐ２３５７−２３５２，  １９９４．
【０００８】
【発明が解決しようとする課題】
しかしながら、従来の方法では、実効移動度を評価するための大面積のゲート電極を別途用意する必要があり、これは半導体装置の小型化を妨げる要因となっていた。
【０００９】
また、ＭＩＳＦＥＴの微細化が進み、ゲート絶縁膜厚が物理膜厚で２ｎｍ近くまで薄くなると、ゲート電極付近において直接トンネル電流が顕著に発生するようになる。直接トンネル電流（ゲートリーク電流）Ｉｇ  はゲート長Ｌｇ  が長くなるにつれて増大するため、大面積のゲート電極を用いた場合には、測定されるドレイン電流のうち直接トンネル電流の占める割合が大きくなってしまう。したがって、ドレイン電流の精度が低下して、ドレインコンダクタンス測定データの信頼性確保が困難になってしまう。
【００１０】
本発明は、大面積のゲート電極を有する評価用素子を設けることなく実効移動度の評価を可能とすることにより、半導体装置の小型化を図ることができる特性評価方法の提供を目的とする。
【００１１】
また、ゲートリーク電流の評価を行なうことにより、ゲート絶縁膜の膜厚が薄い評価用素子を用いた場合であっても、実効移動度の評価の信頼性を確保することも目的としている。
【００１２】
【課題を解決するための手段】
本発明の半導体装置の特性評価方法は、複数の評価候補素子と実動作用素子とを備える半導体装置の特性評価方法であって、複数の上記評価候補素子のうち少なくとも１つを評価用素子として選択する工程（ａ）と、上記評価用素子を、上記実動作用素子の実効移動度の評価のために用いることが適切であるか否かの判定を行なうステップ（ｂ）とを備える。
【００１３】
これにより、半導体装置内にあらかじめ設けられている評価候補素子を用いて、実効移動度の評価を行なうことができる。そのため、従来のように、実効移動度の評価を行なうための大面積のゲート電極を有する素子を設けずにすむので、半導体装置の微細化を図ることができる。
【００１４】
上記評価候補素子および上記実動作用素子は、ＭＩＳＦＥＴであることが好ましい。
【００１５】
上記評価候補素子は、実効移動度の評価とは異なる特性評価のために用いられる素子であることにより、様々な面積のゲート電極を有する評価候補素子の中から評価用素子を選択することができる。
【００１６】
上記ステップ（ａ）の後に、上記評価用素子のソース領域およびドレイン領域に生じる寄生抵抗がもたらすドレイン電流の劣化を評価するステップ（ｃ）をさらに備え、上記ステップ（ｂ）では、上記ステップ（ｃ）の結果に基づいて、上記判定を行なうことにより、評価用素子のチャネル長が短くなるにつれて生じやすくなるドレイン電流の劣化が許容範囲内であるか否かを見極めることができる。したがって、従来の評価用素子よりもチャネル長の短い評価用素子を用いることもできるようになる。
【００１７】
上記ステップ（ｃ）では、シミュレーションによって、上記寄生抵抗の値を求めてもよい。
【００１８】
上記ステップ（ａ）の後に、上記評価用素子のチャネル領域における水平電界値の大きさを求めるステップ（ｄ）をさらに備え、上記ステップ（ｂ）では、上記判定において、上記水平電界値を用いて、上記キャリアが飽和速度に達しているか否かを確認することにより、評価用素子のＩｄ−Ｖｄ特性が線形領域内にあるか否かを見極めることができる。
【００１９】
上記ステップ（ａ）の後に、上記評価用素子のゲートリーク電流の値を求め、上記評価用素子において上記ゲートリーク電流がもたらすドレイン電流の劣化を評価するステップ（ｅ）をさらに備え、上記ステップ（ｂ）では、上記判定は、上記ステップ（ｅ）の結果にも基づいて行なうことにより、ゲート電極のゲート長が長くなるにつれて増大するゲートリーク電流が許容範囲内にあるか否かを見極めることができる。また、ゲート絶縁膜の厚さが薄い場合においても、ゲートリーク電流が許容範囲内にあるか否かを見極めることができる。
【００２０】
上記ステップ（ｂ）において、上記評価用素子が実効移動度の評価に適してないと判定された場合には、上記ステップ（ａ）に戻ることにより、複数の評価候補素子の中から、より確実に評価用素子を選択することができる。
【００２１】
上記ステップ（ｂ）において、上記評価用素子が実効移動度の評価に適していると判定された場合には、上記評価用素子を用いて実効移動度の評価を行なうことができる。
【００２２】
上記工程（ａ）では、上記評価候補素子のうちの複数を上記評価用素子として選択し、上記工程（ｂ）では、複数の上記評価用素子のうち最も好条件のものを上記実効移動度の評価のために用いることが適切であると判定することにより、評価候補素子のなかで相対的に評価に適している素子を選択することができる。
【００２３】
【発明の実施の形態】
（第１の実施形態）
本実施形態における半導体装置の特性評価方法では、まず、実効移動度を評価するために用いる素子（以下では評価用素子と呼ぶ）を任意に選択する。そして、評価用素子のゲート電極が、評価を行なうのに十分なゲート面積を有しているか否かを判定した後で、その評価用素子を用いて実効移動度の評価を行なう。
【００２４】
図１は、第１の実施形態において、実効移動度を評価するために用いる評価用素子を任意に選択し、その評価用素子のゲート電極が評価に適しているか否かを判定するステップを示すフローチャート図である。図１に示すように、本実施形態のフローは、実効移動度の評価に用いるためのゲート電極を任意に設定し、ドレイン電圧Ｖｄ０を任意に設定するステップＳＴ１１と、ソース・ドレイン領域に生じる寄生抵抗Ｒｓｄを求め、寄生抵抗Ｒｓｄの値からドレイン電流の劣化を評価するステップＳＴ１２と、チャネル領域における水平方向の電界Ｅ／／    の大きさを求めるステップＳＴ１３と、ステップＳＴ１２において評価されたドレイン電流の劣化が実効移動度評価のための許容範囲内にあるか否かを判定し、さらに、ステップＳＴ１３において求められた水平電界Ｅ／／    から、キャリアが飽和速度に達しているか否かを判定するステップＳＴ１４と、ステップＳＴ１４における２つの判定条件が満たされない場合に、ゲート電極またはドレイン電圧Ｖｄ０を変更するステップＳＴ１６と、ステップＳＴ１４における２つの判定条件を満たすゲート電極およびドレイン電圧Ｖｄ０を用いて実効移動度を評価するステップＳＴ１５とを備えている。
【００２５】
次に、本実施形態の判定の手順について、図１を参照しながら詳細に説明する。
【００２６】
まず、ステップＳＴ１１において、評価に用いるゲート電極（ゲート長Ｌ０  ×ゲート幅Ｗ０  ）を選択し、そのゲート電極を有する評価用素子においてドレイン電極に印加するドレイン電圧Ｖｄ０を設定する。
【００２７】
図２（ａ）は、選択されたゲート電極を有する評価用素子の構造を示す断面図である。評価用素子は、図２（ａ）に示すように、半導体基板１と、半導体基板１の上部の一部に設けられ、高濃度不純物拡散層２ａおよび低濃度不純物拡散層３ａからなるソース領域４ａと、半導体基板１の上部のうちでソース領域４ａと離間する領域に設けられ、高濃度不純物拡散層２ｂおよび低濃度不純物拡散層３ｂからなるドレイン領域４ｂと、半導体基板１のうち低濃度不純物拡散層３ａ，３ｂによって挟まれる領域の上から低濃度不純物拡散層３ａ，３ｂの一部の上に亘って設けられたゲート絶縁膜５と、ゲート絶縁膜５の上に設けられたゲート電極６と、ゲート電極６の側面上から半導体基板１のうちゲート電極６の側方に位置する部分の上までを覆うサイドウォール７と、ソース領域４ａと電気的に接続されるソース電極（図示せず）と、ドレイン領域４ｂと電気的に接続されるドレイン電極（図示せず）とを有している。
【００２８】
この評価用素子は、（ゲート長Ｌ０  ×ゲート幅Ｗ０  ）のゲート電極を有している。評価用素子は、ＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐ）の、様々なサイズのゲート電極を有する複数の素子（評価候補素子）の中から任意に選択される。ここで、ＴＥＧとは、実動作用の素子の特性を評価するための評価用の素子である。ＴＥＧを用いて評価を行なうことにより、実動作用の素子の構造、物性、電気的特性、回路動作、信頼性、歩留まりなどが評価される。つまり、ＴＥＧは、新しいプロセスの開発、検討または確認のための基礎データを収集するために利用されている。
【００２９】
さらに、ステップＳＴ１１においては、実効移動度評価時に評価用素子のドレイン電極にあらかじめ印加しておくドレイン電圧Ｖｄ０を設定する。このドレイン電圧Ｖｄ０は、評価用素子において線形領域の電気特性が得られるようなドレイン電圧の範囲のうちから任意に設定する。ここで、線形領域とは、Ｉｄ−Ｖｄ特性が線形になる領域をいい、線形領域の電気特性は、例えばＶｄ０が５０ｍＶなどの小さな値である場合に得られる。
【００３０】
次に、ステップＳＴ１２において、評価用素子のソース領域４ａおよびドレイン領域４ｂにおける寄生抵抗Ｒｓｄの値を求める。
【００３１】
ここで、寄生抵抗Ｒｓｄを求める第１の方法としては、ゲート長が異なる実測のＩｄ−Ｖｇ特性を用いてチャネル抵抗Ｒｃｈの値と寄生抵抗Ｒｓｄの値とを求めるＳｈｉｆｔ＆Ｒａｔｉｏ法がある。
【００３２】
寄生抵抗Ｒｓｄを求める第２の方法について、図２（ａ）〜（ｃ）を参照しながら以下に説明する。図２（ａ）は、第１の実施形態における評価用素子の構造を示す断面図であり、図２（ｂ）は、図２（ａ）に示す断面のＩＩ−ＩＩ  線における不純物分布を示すグラフ図であり、図２（ｃ）は、図２（ａ）に示す断面のＩＩ−ＩＩ  線におけるポテンシャル分布（電圧Ｖ）を示すグラフ図である。
【００３３】
まず、シミュレーションによって、図２（ｂ）に示すような不純物分布を再現し、ソース領域４ａとドレイン領域４ｂとを決定する。次に、図２（ｃ）に示すようなポテンシャル分布を再現して、ソース領域４ａからドレイン領域４ｂに亘る領域に印加される全電圧と、ソース領域４ａおよびドレイン領域４ｂに印加される部分電圧とを求める。さらに、Ｉｄ−Ｖｇ特性から、ソース領域４ａからドレイン領域４ｂに亘る領域にかかる全抵抗を求める。そして、全電圧中に占める部分電圧の割合と全抵抗とから、オームの法則を用いて寄生抵抗Ｒｓｄを求める。
【００３４】
その後、寄生抵抗Ｒｓｄの値がもたらすドレイン電流の劣化を評価する。寄生抵抗Ｒｓｄがもたらすドレイン電流の劣化とは、寄生抵抗Ｒｓｄの増加に伴ってドレイン電流が減少することをいう。
【００３５】
寄生抵抗Ｒｓｄがもたらすドレイン電流の劣化は、（式５）に示すように、劣化が考慮されない理論的なドレイン電流Ｉｄｓに対する、実測されたドレイン電流Ｉｄｓ’の割合から評価される。この割合は、寄生抵抗Ｒｓｄの値を（式５）に代入することにより求められる。
【００３６】
Ｉｄｓ’／Ｉｄｓ  ＝１−Ｒｓｄ／Ｒｔｏｔａｌ＝１−Ｒｓｄ／αＬｃｈ      （式５）
次に、ステップＳＴ１３において、チャネル領域における水平電界Ｅ／／    の大きさを求める。水平電界Ｅ／／    を求める方法としては、第１に、（式２）に示すドレイン電圧Ｖｄｓとゲート長Ｌｃｈとの関係から求める方法がある。第２に、シミュレーションによって再現された水平方向の電界分布より求める方法がある。
【００３７】
次に、ステップＳＴ１４において、ステップＳＴ１２およびステップＳＴ１３における評価結果を用いて、選択されたゲート電極が実効移動度の評価のための条件を満たしているかどうかを判定する。以下に、具体的な判定方法について述べる。
【００３８】
まず第１に、寄生抵抗Ｒｓｄがもたらすドレイン電流劣化が許容範囲内にあるかどうかを判定する。
【００３９】
評価用素子のチャネル長がある値よりも短くなると、ドレイン電流は急激に減少してしまうので、正確な実効移動度の評価が行なえなくなる。ここでは、選択された評価用素子のゲート電極が、正確な評価を行なうことができるゲート長を有しているかどうかを判定している。
【００４０】
図４は、ゲート長Ｌｃｈの値を横軸方向にとり、理論的なドレイン電流Ｉｄｓに対する実測のドレイン電流Ｉｄｓ’の割合（Ｉｄｓ’／Ｉｄｓ）の変化を縦軸方向に示すグラフ図である。図４に示すように、チャネル長Ｌｃｈが長いところではＩｄｓ’／Ｉｄｓ≒１の関係が成立する。しかしながら、チャネル長Ｌｃｈが短くなるにつれてＩｄｓ’／Ｉｄｓの値は急激に小さくなっていることから、実測されるドレイン電流Ｉｄｓ’が急激に減少していることがわかる。
【００４１】
この判定においては、Ｉｄｓ’／Ｉｄｓの値が基準値よりも低くなった場合に、選択された評価用素子を実効移動度の評価に用いるのは適切でいないと判定される。基準値の例としては、Ｉｄｓ’／Ｉｄｓ＝０．９５が挙げられる。この場合には、実測されたドレイン電流Ｉｄｓ’が、理論的なドレイン電流Ｉｄｓの５パーセントに相当する値より多く減少した場合には、適切でないと判定される。
【００４２】
第２に、評価用素子のチャネル部分における水平電界Ｅ／／    を用いて、キャリアが飽和速度に達していないかどうかの確認を行なう。ここで、キャリアが飽和速度に達していない場合には、Ｉｄ−Ｖｄ特性は線形領域にある。そのため、この判定は、ステップＳＴ１１において任意に設定されたドレイン電圧Ｖｄ０が評価用素子に印加された場合に、線形領域の電気特性が得られているかどうかを判定しているといえる。
【００４３】
以上の２つの判定の条件を満たす場合には、ステップＳＴ１５に進み、選択されたゲート電極を用いて実効移動度の評価が行なわれる。以上の２つの判定の条件のうち少なくとも１つを満たさない場合には、ステップＳＴ１６に進み、測定条件の変更を行なう。具体的にいうと、よりゲート長の大きなゲート電極を選択したり、ドレイン電圧をより小さい値に変更する。そして、再びステップＳＴ１２およびステップＳＴ１３の評価を行なった後、ステップＳＴ１４において判定を行なう。
【００４４】
以上のステップを繰り返した後に、条件を満たすゲート電極を用いて、実効移動度の評価を行なう。
【００４５】
本実施形態では、ＴＥＧ中にある評価用素子を用いて実効移動度の評価を行なうことができる。そのため、従来のように、実効移動度の評価のみを目的とする大面積のゲート電極を設ける必要がなくなる。そのため、半導体装置の微細化が可能となる。
【００４６】
なお、本実施形態では、ステップＳＴ１４における２つの判定条件が満たされる場合にはステップＳＴ１５に進むと述べた。しかし、本発明では、ステップＳＴ１４において２つの判定条件を満たす場合であっても、ステップＳＴ１５に進まずに、ステップＳＴ１６に進み、さらにゲート長の短いゲート電極を選択して再度評価を行なってもよい。
【００４７】
（第２の実施形態）
本実施形態では、第１の実施形態と同様のステップに加えて、さらに、ゲートリーク電流の測定を行なう場合について説明する。本実施形態は、特に、ゲート絶縁膜の厚さが薄いＭＩＳＦＥＴを評価する場合に適している。
【００４８】
図３は、第２の実施形態において、実効移動度を評価するために用いる評価用素子を任意に選択し、その評価用素子のゲート電極が評価に適しているか否かを判定するステップを示すフローチャート図である。
【００４９】
図３に示すように、本実施形態のフローは、実効移動度の評価に用いるためのゲート電極を任意に設定し、ドレイン電圧Ｖｄ０を任意に設定するステップＳＴ１１と、ゲートリーク電流Ｉｇ  を測定するステップＳＴ２１と、ソース・ドレイン領域に生じる寄生抵抗Ｒｓｄを求め、寄生抵抗Ｒｓｄの値からドレイン電流の劣化を評価するステップＳＴ１２と、チャネル領域における水平方向の電界Ｅ／／    の大きさを求めるステップＳＴ１３と、ステップＳＴ２１において評価されたゲートリーク電流Ｉｇ  が許容範囲内にあるか否かを判定し、ステップＳＴ１２において評価されたドレイン電流の劣化が実効移動度評価のための許容範囲内にあるか否かを判定し、さらに、ステップＳＴ１３において求められた水平電界Ｅ／／    から、キャリアが飽和速度に達しているか否かを判定するステップＳＴ１４と、ステップＳＴ１４における３つの判定条件が満たされない場合に、ゲート電極またはドレイン電圧Ｖｄ０を変更するステップＳＴ１６と、ステップＳＴ１４における３つの判定条件を満たすゲート電極およびドレイン電圧Ｖｄ０を用いて実効移動度を評価するステップＳＴ１５とを備えている。
【００５０】
次に、本実施形態の判定の手順について、図３を参照しながら詳細に説明する。
【００５１】
まず、ステップＳＴ１１において、評価に用いるゲート電極（ゲート長Ｌ０  ×ゲート幅Ｗ０  ）を選択し、そのゲート電極を有する評価用素子においてドレイン電極に印加するドレイン電圧Ｖｄ０を設定する。評価用素子は、第１の実施形態において図２（ａ）に示した評価用素子と同様の構造を有している。そのため、構造の説明は省略するが、以下では、図２（ａ）に図示されている符号を用いて評価用素子の構成要素の説明を行なう。
【００５２】
この評価用素子は、（ゲート長Ｌ０  ×ゲート幅Ｗ０  ）のゲート電極を有している。評価用素子は、ＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐ）の、様々なサイズのゲート電極を有する素子から任意に選択される。ここで、ＴＥＧとは、実動作用の素子の特性を評価するための評価用の素子である。ＴＥＧを用いて評価を行なうことにより、実動作用の素子の構造、物性、電気的特性、回路動作、信頼性、歩留まりなどが評価される。つまり、ＴＥＧは、新しいプロセスの開発、検討または確認のための基礎データを収集するために利用されている。
【００５３】
さらに、ステップＳＴ１１においては、実効移動度評価時に評価用素子のドレイン電極にあらかじめ印加しておくドレイン電圧Ｖｄ０を設定する。このドレイン電圧Ｖｄ０は、評価用素子において線形領域の電気特性が得られるようなドレイン電圧の範囲のうちから任意に設定する。ここで、線形領域とは、Ｉｄ−Ｖｄ特性が線形になる領域をいい、線形領域の電気特性は、例えばＶｄ０が５０ｍＶなどの小さな値である場合に得られる。
【００５４】
次に、ステップＳＴ２１において、ゲート電極に印加するＩｄ−Ｖｇ特性およびＩｇ−Ｖｇ特性を測定する。
【００５５】
ゲートリーク電流（直接トンネル電流）によるドレイン電流の劣化を評価する。ここで、ゲートリーク電流によるドレイン電流の劣化とは、ドレイン電流のうちゲートリーク電流に起因する電流の占める割合が増加することをいう。
【００５６】
（式６）に示すように、ゲートリーク電流Ｉｇ  はゲート面積（Ｌｃｈ×Ｗ）に比例して増大する。
【００５７】
Ｉｇ＝αＳ＝α・Ｌｃｈ・Ｗ        （式６）
ゲートリーク電流Ｉｇ  によるドレイン電流の劣化は、（式７）に示すように、ドレイン電流Ｉｄに対するゲートリーク電流Ｉｇの割合から判定される。この割合は、ゲートリーク電流Ｉｇ  の値を（式７）に代入することにより求められる。
【００５８】
Ｉｇ  ／Ｉｄ  ＝αＬｃｈ２／（μｅｆｆ・ＱＩＮＶ・Ｅ／／  ）    （式７）
次に、ステップＳＴ１２において、評価用素子のソース領域４ａおよびドレイン領域４ｂにおける寄生抵抗Ｒｓｄの値を求める。
【００５９】
ここで、寄生抵抗Ｒｓｄを求める第１の方法としては、実測されたＩｄ−Ｖｇ特性のプロットを用いてチャネル抵抗Ｒｃｈの値と寄生抵抗Ｒｓｄの値とを求めるＳｈｉｆｔ＆Ｒａｔｉｏ法がある。
【００６０】
寄生抵抗Ｒｓｄを求める第２の方法としては、シミュレーションによって、評価用素子のポテンシャル分布を再現する方法がある。この方法は、第１の実施形態において図２（ａ），（ｂ）を用いて説明した方法と同じであるので、説明を省略する。
【００６１】
その後、寄生抵抗Ｒｓｄの値がもたらすドレイン電流の劣化を評価する。寄生抵抗Ｒｓｄがもたらすドレイン電流の劣化とは、寄生抵抗Ｒｓｄの増加に伴ってドレイン電流が減少することをいう。
【００６２】
寄生抵抗Ｒｓｄがもたらすドレイン電流の劣化は、（式５）に示すように、劣化が考慮されない理論的なドレイン電流Ｉｄｓに対する、実測されたドレイン電流Ｉｄｓ’の割合から評価される。この割合は、寄生抵抗Ｒｓｄの値を（式５）に代入することにより求められる。
【００６３】
Ｉｄｓ’／Ｉｄｓ  ＝１−Ｒｓｄ／Ｒｔｏｔａｌ＝１−Ｒｓｄ／αＬｃｈ      （式５）
次に、ステップＳＴ１３において、チャネル領域における水平電界Ｅ／／    の大きさを求める。水平電界Ｅ／／    を求める方法としては、第１に、（式２）に示すドレイン電圧Ｖｄｓとゲート長Ｌｃｈとの関係から求める方法がある。第２に、シミュレーションによって再現された水平方向の電界分布より求める方法がある。
【００６４】
次に、ステップＳＴ１４において、ステップＳＴ２１、ステップＳＴ１２およびステップＳＴ１３における評価結果を用いて、選択されたゲート電極が実効移動度の評価のための条件を満たしているかどうかを判定する。以下に、具体的な判定方法について述べる。
【００６５】
まず、ゲートリーク電流Ｉｇがもたらすドレイン電流劣化が許容範囲内にあるかどうかを判定する。
【００６６】
ゲート電極のゲート長が長くなるにつれて、ゲートリーク電流は増大してしまい、測定されるドレイン電流のうちゲートリーク電流の占める割合が大きくなってしまう。つまり、ここでは、選択されたゲート電極が、正確な評価を行なうことができるゲート長を有しているかどうかを判定しているといえる。
【００６７】
図５は、ゲート長Ｌｃｈの値を横軸方向にとり、ドレイン電流のうちゲートリーク電流の占める割合（Ｉｇ／Ｉｄ）の変化を縦軸方向に示すグラフ図である。図５および（式７）に示すように、ドレイン電流のうちゲートリーク電流の占める割合（Ｉｇ／Ｉｄ）は、チャネル長（Ｌｃｈ）の２乗に比例して増加する。
【００６８】
この判定においては、Ｉｇ／Ｉｄの値が基準値よりも大きくなった場合に、選択された評価用素子を実効移動度の評価に用いるのは適切でないと判定される。基準値の例としては、Ｉｇ／Ｉｄ＝０．０５が挙げられる。この場合には、ゲートリーク電流Ｉｇの値が、ドレイン電流Ｉｄの５パーセントに相当する値よりも大きくなった場合に適切でないと判定される。
【００６９】
次に、寄生抵抗Ｒｓｄがもたらすドレイン電流劣化が許容範囲内にあるかどうかを判定する。
【００７０】
評価用素子のチャネル長がある値よりも短くなると、ドレイン電流は急激に減少してしまうので、正確な実効移動度の評価が行なえなくなる。ここでは、選択された評価用素子のゲート電極が、正確な評価を行なうことができるゲート長を有しているかどうかを判定している。
【００７１】
図４は、ゲート長Ｌｃｈの値を横軸方向にとり、理論的なドレイン電流Ｉｄｓに対する実測のドレイン電流Ｉｄｓ’の割合（Ｉｄｓ’／Ｉｄｓ）の変化を縦軸方向に示すグラフ図である。図４に示すように、チャネル長Ｌｃｈが長いところではＩｄｓ’／Ｉｄｓ≒１の関係が成立する。しかしながら、チャネル長Ｌｃｈが短くなるにつれてＩｄｓ’／Ｉｄｓの値は急激に小さくなっていることから、実測されるドレイン電流Ｉｄｓ’が急激に減少していることがわかる。
【００７２】
この判定においては、Ｉｄｓ’／Ｉｄｓの値が基準値よりも低くなった場合に、選択された評価用素子を実効移動度の評価に用いるのは適切でいないと判定される。基準値の例としては、Ｉｄｓ’／Ｉｄｓ＝０．９５が挙げられる。この場合には、実測されたドレイン電流Ｉｄｓ’が、理論的なドレイン電流Ｉｄｓの５パーセントに相当する値より多く減少した場合には、適切でないと判定される。
【００７３】
さらに、評価用素子のチャネル部分における水平電界Ｅ／／    を用いて、キャリアが飽和速度に達していないかどうかの確認を行なう。ここで、キャリアが飽和速度に達していない場合には、Ｉｄ−Ｖｄ特性は線形領域にある。そのため、この判定は、ステップＳＴ１１において任意に設定されたドレイン電圧Ｖｄ０が評価用素子に印加された場合に、線形領域の電気特性が得られているかどうかを判定しているといえる。
【００７４】
以上の３つの判定の条件を満たす場合には、ステップＳＴ１５に進み、選択されたゲート電極を用いて実効移動度の評価が行なわれる。以上の３つの判定の条件のうち少なくとも１つを満たさない場合には、ステップＳＴ１６に進み、測定条件の変更を行なう。具体的にいうと、ゲート面積の異なるゲート電極を選択したり、ドレイン電圧をより小さい値に変更する。そして、再びステップＳＴ２１、ステップＳＴ１２およびステップＳＴ１３の評価を行なった後、ステップＳＴ１４において判定を行なう。
【００７５】
以上のステップを繰り返した後に、条件を満たすゲート電極を用いて、実効移動度の評価を行なう。
【００７６】
本実施形態では、ＴＥＧ中にある評価用素子を用いて実効移動度の評価を行なうことができる。そのため、従来のように、実効移動度の評価のみを目的とする大面積のゲート電極を設ける必要がなくなる。そのため、半導体装置の微細化が可能となる。
【００７７】
また、ゲートリーク電流が許容範囲内にあるかどうかの判定を行なうので、膜厚の薄いゲート絶縁膜を有するゲート電極の評価を行なう場合であってもより正確に実効移動度の評価を行なうことができる。
【００７８】
なお、本実施形態では、ステップＳＴ１４における３つの判定条件が満たされる場合にはステップＳＴ１５に進むと述べた。しかし、本発明では、ステップＳＴ１４において３つの判定条件を満たす場合であっても、ステップＳＴ１５に進まずに、ステップＳＴ１６に進み、さらにゲート長の短いゲート電極を選択して再度評価を行なってもよい。
【００７９】
（その他の実施形態）
上記実施形態では、図２（ａ）に示すような構成要素を有する評価用素子を用いて、同様の構成要素を有する実動作素子のための評価を行なった。しかし、本発明では、他の構成要素を有する評価用素子を用いて、その評価用素子と同様の構成要素を有する実動作素子のための評価を行なってもよい。例えば、図２（ａ）に示すゲート電極６とサイドウォール７との間に、オフセットスペーサ層を介在させてもよい。その場合には、オフセットスペーサ層によって、ゲート電極と低濃度不純物拡散層とのオーバーラップをより正確に調整することができる。
【００８０】
また、ゲート電極６の側面上から半導体基板１の上にかけて、Ｌ字状サイドウォールを設け、Ｌ字状サイドウォールの上にサイドウォール７を設けてもよい。その場合には、Ｌ字状のサイドウォールによって、サイドウォール７の応力がゲート電極６や半導体基板１におよぼす応力を緩和することができる。
【００８１】
上記２つの実施形態においては、ステップＳＴ１４において、Ｉｄｓ’／Ｉｄｓの値が基準値よりも小さくなった場合、あるいはＩｇ／Ｉｄの値が基準値よりも大きくなった場合に、判定結果が否になると述べた。しかし、本発明においては、基準値を用いることなく判定を行なってもよい。具体的にいうと、寄生抵抗を用いた評価、水平電界を用いた評価あるいはゲートリーク電流の測定を、ＴＥＧ中における複数の素子において繰り返し、判定のステップにおいて、複数の素子の中から最も好条件の素子を選択する。この判定方法によると、ＴＥＧ中から評価に適している素子を相対的に選択することができる。
【００８２】
【発明の効果】
本発明では、ＴＥＧ中などの任意の素子を選択し、その素子のゲート電極およびゲート絶縁膜が評価に適しているか否かを判定した後に実効移動度の評価を行なう。そのため、従来のように、実効移動度の評価のための大面積のゲート電極を有する素子を設けずに、正確な評価を行なうことができる。このことから、半導体装置の小型化を図ることができる。
【図面の簡単な説明】
【図１】第１の実施形態において、実効移動度を評価するために用いるゲート電極を任意に選択し、そのゲート電極が評価に適しているか否かを判定するステップを示すフローチャート図である。
【図２】（ａ）は、第１の実施形態における評価用素子の構造を示す断面図であり、（ｂ）は、図２（ａ）に示す断面のＩＩ−ＩＩ  線における不純物分布を示すグラフ図であり、（ｃ）は、図２（ａ）に示す断面のＩＩ−ＩＩ  線におけるポテンシャル分布（電圧Ｖ）を示すグラフ図である。
【図３】第２の実施形態において、実効移動度を評価するために用いるゲート電極を任意に選択し、そのゲート電極が評価に適しているか否かを判定するステップを示すフローチャート図である。
【図４】ゲート長Ｌｃｈの値を横軸方向にとり、理論的なドレイン電流Ｉｄｓに対する実測のドレイン電流Ｉｄｓ’の割合（Ｉｄｓ’／Ｉｄｓ）の変化を縦軸方向に示すグラフ図である。
【図５】ゲート長Ｌｃｈの値を横軸方向にとり、ドレイン電流のうちゲートリーク電流の占める割合（Ｉｇ／Ｉｄ）の変化を縦軸方向に示すグラフ図である。
【図６】従来において、実効移動度を評価するステップを示すフローチャート図である。
【符号の説明】
１        半導体基板
２ａ      高濃度不純物拡散層
２ｂ      高濃度不純物拡散層
３ａ      低濃度不純物拡散層
３ｂ      低濃度不純物拡散層
４ａ      ソース領域
４ｂ      ドレイン領域
５        ゲート絶縁膜
６        ゲート電極
７        サイドウォール
【図１】
2004172545.tif 000003
【図２】
2004172545.tif 000004
【図３】
2004172545.tif 000005
【図４】
2004172545.tif 000006
【図５】
2004172545.tif 000007
【図６】
2004172545.tif 000008