(57)【要約】【課題】ペンタセン蒸着膜の結晶状態を制御すことができ、低電圧駆動で高い移動度を有する有機半導体素子を提供する。【解決手段】基板１０２の表面にゲート電極１０１が設けられ、その上にゲート絶縁層１０３が設けられ、該ゲート絶縁層１０３の表面に表面エネルギーの低い島状突起が分散して形成されている島状突起層１０４が設けられ、該島状突起層１０４の上にソース電極１０６とドレイン電極１０７が間隔をおいて設けられ、その上に有機半導体層１０５が島状突起層１０４と両電極１０６，１０７と接して設けられ、さらに有機半導体層１０５の上に保護膜１０８が設けられている有機半導体素子。【選択図】　　　　図１
2004023021.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面に、ゲート電極、ゲート絶縁層、有機半導体層、ソース電極／ドレイン電極、及び保護膜が設けられている有機半導体素子において、前記有機半導体層に接して表面エネルギーの低い島状突起が分散して形成されている島状突起層が設けられていることを特徴とする有機半導体素子。
【請求項２】
前記ゲート絶縁層および有機半導体層の間に表面エネルギーの低い島状突起が分散して形成されている島状突起層が設けられている請求項１に記載の有機半導体素子。
【請求項３】
基板の表面に、ゲート電極、ゲート絶縁層、表面エネルギーの低い島状突起が分散して形成されている島状突起層、有機半導体層、ソース電極／ドレイン電極、及び保護膜がこの順に設けられている請求項１に記載の有機半導体素子。
【請求項４】
基板の表面に、ゲート電極、ゲート絶縁膜、有機半導体層、表面エネルギーの低い島状突起が分散して形成されている島状突起層、ソース電極／ドレイン電極、及び保護膜がこの順に設けられている請求項１に記載の有機半導体素子。
【請求項５】
基板の表面に、ゲート電極、ゲート絶縁膜、ソース電極／ドレイン電極、表面エネルギーの低い島状突起が分散して形成されている島状突起層、有機半導体層、及び保護膜がこの順に設けられている請求項１に記載の有機半導体素子。
【請求項６】
基板の表面に、ゲート電極、ゲート絶縁膜、ソース電極／ドレイン電極のいずれか一方、表面エネルギーの低い島状突起が分散して形成されている島状突起層、有機半導体層、ソース電極／ドレイン電極のいずれか一方、及び保護膜がこの順に設けられている請求項１に記載の有機半導体素子。
【請求項７】
前記島状突起の表面エネルギーは３０ｄｙｎ／ｃｍ２　以下である請求項１乃至６のいずれかの項に記載の有機半導体素子。
【請求項８】
前記島状突起層中に分散している島状突起の占める割合が、島状突起層全体の１０〜９５％である請求項１乃至７のいずれかの項に記載の有機半導体素子。
【請求項９】
前記島状突起の高さが０．２〜１５０ｎｍである請求項１乃至８のいずれかの項に記載の有機半導体素子。
【請求項１０】
前記島状突起の平均直径が０．１〜１００ｎｍである請求項１乃至９のいずれかの項に記載の有機半導体素子。
【請求項１１】
前記表面エネルギーの低い島状突起が、ポリアミドまたはポリイミドからなる請求項１乃至１０のいずれかの項に記載の有機半導体素子。
【請求項１２】
前記表面エネルギーの低い島状突起が、ポリフマル酸エステル系ポリマーおよび環状のパーフルオロポリマーから選ばれるフッ素系ポリマーからなる請求項１乃至１０のいずれかの項に記載の有機半導体素子。
【請求項１３】
前記表面エネルギーの低い島状突起が、フルオロアルキルシラン化合物およびパーフルオロエーテル系化合物から選ばれるフッ素系化合物からなる請求項１乃至１０のいずれかの項に記載の有機半導体素子。
【請求項１４】
前記有機半導体層がペンタセンまたはテトラセンからなる請求項１乃至７のいずれかの項に記載の有機半導体素子。
【請求項１５】
前記有機半導体層が前記ゲート絶縁層の表面法線方向に対して周期性を有する請求項１乃至１４のいずれかの項に記載の有機半導体素子。
【請求項１６】
前記有機半導体層がペンタセン誘導体膜からなり、該ペンタセン誘導体膜のＣ軸配向率が８５％以上である請求項１乃至１５のいずれかの項に記載の有機半導体素子。
【請求項１７】
基板の表面に、ゲート電極、ゲート絶縁層、有機半導体層、ソース電極／ドレイン電極、及び保護膜が設けられている有機半導体素子の製造方法において、前記有機半導体層に接してスピンコートまたはスプレー塗布法により表面エネルギーの低い島状突起が分散して形成されている島状突起層を形成することを特徴とする有機半導体素子の製造方法。
【請求項１８】
前記スピンコートまたはスプレー塗布法により表面エネルギーの低い島状突起が分散して形成されている島状突起層を形成した後、該島状突起層上に有機半導体層を６０℃〜２００℃の加熱条件下で成膜する請求項１７に記載の有機半導体素子の製造方法。
【請求項１９】
請求項１乃至１６のいずれかに記載の有機半導体素子をアクティブ素子として用いることを特徴とするアクティブマトリクス型表示装置。
【請求項２０】
請求項１乃至１６のいずれかに記載の有機半導体素子をＩＣ情報電子タグとして用いることを特徴とする有機半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、有機半導体素子、その製造方法およびその有機半導体素子を用いたアクティブマトリクス型表示装置或いは有機半導体素子をＩＣカード電子タグとして用いた有機半導体装置に関する。
【０００２】
【従来の技術】
過去１０年にわたって、有機半導体薄膜トランジスタ（有機ＴＦＴ）を用いるＩＣ技術が提案されている。このような回路の主な魅力は、処理の容易性および可撓性基板との適合性が期待されることに起因する。これらの利点は、スマートカード、電子タグ、およびディスプレイなどの応用に適した低コストＩＣ技術に利用されることが期待される。
【０００３】
一般的な有機ＴＦＴは、ガラス基板、ゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極、及び有機半導体膜の構成からなる。ゲート電極に印加する電圧（ゲート電圧、Ｖｇ）を変えることで、ゲート絶縁膜と有機半導体膜の界面の電荷量を過剰、或いは不足にし、ソース電極／有機半導体／ドレイン電極間を流れるドレイン電流値（Ｉｄ）を変化させ、スイッチングを行う。
【０００４】
有機ＴＦＴの性能を示す物理量として、移動度、オンオフ比、ゲート電圧しきい値が用いられる。移動度は、ＶＩｄ（ドレイン電流）とＶｇ（ゲート電圧）が線形関係にある飽和領域における、ＶＩｄ−Ｖｇ曲線の傾きに比例し、電流の流れ易さの度合いを示す。オンオフ比は、Ｖｇを変化させた時の最小Ｉｄと最大Ｉｄの強度比で表される。ゲート電圧しきい値は、前記飽和領域における、ＶＩｄ−Ｖｇ曲線に接する直線のＸ切片で定義され、スイッチングが起こるゲート電圧を示す。
【０００５】
有機ＴＦＴの特性の目的値として、現行アクティブマトリクス液晶表示装置に用いられているａ−ＳｉＴＦＴの値が考えられている。すなわち、移動度が０．３〜１ｃｍ２　／Ｖｓ、オンオフ比が１０６以上、ゲート電圧しきい値が１〜２Ｖである。
【０００６】
ポリマーをベースとしたＴＦＴデバイスにおける近年の進歩については、例えば米国特許第５，５９６，２０８号、米国特許第５，６２５，１９９号および米国特許第５，５７４，２９１号に記載されている。これらの特許に記載されているように、ｎ型およびｐ型活性ポリマー材料の開発に伴って、特に米国特許第５，６２５，１９９号に詳述されているように、相補ＩＣが容易に実現できるようになった。
【０００７】
また、電界効果トランジスタ特性を向上させるためにいくつもの試みがなされている。
例えば、十分にπ共役系の広がった有機半導体材料を用いること、有機半導体材料の薄膜の結晶性を向上させること、有機半導体材料にメチル基を導入することでドナー性を向上させてｐ型の半導体としての性質を向上させること、重合度のばらつきのある有機半導体ではなく単一の重合度のオリゴマーの有機半導体材料を用いることなどにより、電界効果トランジスタの性能を決める重要なパラメータであるキャリアの移動度の向上がはかられている。
【０００８】
最も最近の研究では有機ＴＦＴの特性は、低分子方であれ、高分子方であれ、有機半導体膜の結晶性と相関性があることがわかってきている。例えば、文献（Ａ．Ｒ．Ｂｒｏｗｎ，Ｄ．Ｍ．ｄｅ　Ｌｅｅｕｗ，Ｅ．Ｅ．Ｈａｖｉｎｇａ，ａｎｄ　Ａ．Ｐｏｍｐ，“Ｓｙｎｔｈｅｔｉｃ　Ｍｅｔａｌｓ”，Ｖｏｌ．６８，Ｐ．Ｐ．６５−７０（１９９４））には、アモルファス形状の有機半導体膜を用いた有機ＴＦＴでは、高移動度、高オンオフ比の両立は不可能であることが開示されている。また、文献（Ｙ−Ｙ．Ｌｉｎ，Ｄ．Ｊ．Ｇｕｎｄｌａｃｈ，Ｓ．Ｆ．Ｎｅｌｓｏｎ，ａｎｄ　Ｔ．Ｎ．Ｊａｃｋｓｏｎ，“ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ”，Ｖｏｌ．４４，Ｎｏ．８　Ｐ．Ｐ．１３２５−１３３１（１９９７））には、結晶性の高いペンタセン蒸着膜を半導体層に用いた有機ＴＦＴの作製方法、及びそのＴＦＴの特性が移動度０．６２ｃｍ２　／Ｖｓ、オンオフ比１０８以上、ゲートしきい値電圧−１８Ｖという高特性であることが開示されている。
【０００９】
有機半導体層の下に下地層を設けて、下地層により有機半導体膜の結晶性を向上させる試みも行われている。特開平０７−２０６５９９号公報には、下地層にポリテトラフルオロエチレン（ＰＴＦＥ）配向膜を用いて、オリゴチオフェン化合物等の有機半導体膜を配向化される製造方法が開示されている。この場合、ＰＴＦＥ膜は、固体を一定圧力でスライドさせ基板表面上に形成するため、基板の大面積化は難しい。また、有機半導体層の分子はＰＴＦＥ膜の配向方向に揃った配列をとるため、分子間のキャリア伝導が難しくなり、期待される特性は得にくい。
【００１０】
また、特開平０９−２３２５８９号公報には、ソース電極とドレイン電極を結ぶ向きに有機半導体層が配向するように配向膜を設けた有機ＴＦＴの作製方法が開示されている。この場合も、上述した理由で分子間伝導が難しく、高特性は得にくい。
【００１１】
また、文献（Ｙ−Ｙ．Ｌｉｎ，Ｄ．Ｊ．Ｇｕｎｄｌａｃｈ，Ｓ．Ｆ．Ｎｅｌｓｏｎ，ａｎｄ　Ｔ．Ｎ．Ｊａｃｋｓｏｎ，“ＩＥＥＥ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ　Ｌｅｔｔｅｒｓ”，Ｖｏｌ．１８，Ｎｏ．１２　Ｐ．Ｐ．６０６−６０８（１９９７））には、垂直配向膜の一種であるオクタデシルトリシランを塗布したゲート絶縁膜表面上に２層のペンタセン蒸着膜を形成して、高性能の有機ＴＦＴを得ることが開示されている。この場合、ＴＦＴ特性評価には、ドレイン電圧が−８０Ｖ、ゲート電圧が−１００Ｖが用いられており、半導体素子に印加する電圧としては高すぎる。
【００１２】
また特開２００１−９４１０７には、ゲート絶縁層の表面にディップ法で膜厚０．３〜１０ｎｍのフッ素系ポリマー層を形成し、その上に結晶性の有機半導体層を形成する有機半導体装置が示されているが、このような方式ではゲート絶縁膜の間に界面が形成されるために高いモビリティーが期待できないし、記載の構成からすると駆動の電圧が大きくなってしまう。更には有機半導体層の結晶層が２つのピークを持つことから配向が充分ではなく、大きな特性の向上は期待できない。また、特開２００１−９４１０７号公報は、フッ素膜の上のペンタセンが２つの結晶軸を持つ事で移動度が上昇するとしているが、本発明ではＣ軸配向率が高いほどトランジスターの移動度が上昇していることから本質的に異なる機構による発明と考えられる。
【００１３】
【発明が解決しようとする課題】
有機ＴＦＴの特性向上のためには、有機半導体膜の結晶性向上と素子構成の工夫、さらには絶縁膜等の高性能化が重要である。
本発明は、上記問題点を解決するためになされたものであり、大面積基板上に均一に作製でき、ゲート電極に印加する電圧によってドレイン電流を大きく変調させることができる高い移動度を有する有機半導体素子を提供することを目的とする。
【００１４】
更には、動作が安定で、低電圧で駆動することが可能で、素子の寿命も長く、製造方法も簡便にできる有機半導体素子を提供することを目的とする。
また、上記の有機半導体素子を用いた、アクティブマトリクス型表示装置或いは有機半導体素子をＩＣカード電子タグとして用いた有機半導体装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
即ち、本発明の第一の発明は、基板の表面に、ゲート電極、ゲート絶縁層、有機半導体層、ソース電極／ドレイン電極、及び保護膜が設けられている有機半導体素子において、前記有機半導体層に接して表面エネルギーの低い島状突起が分散して形成されている島状突起層が設けられていることを特徴とする有機半導体素子である。
【００１６】
前記ゲート絶縁層および有機半導体層の間に表面エネルギーの低い島状突起が分散して形成されている島状突起層が設けられているのが好ましい。
前記島状突起の表面エネルギーは３０ｄｙｎ／ｃｍ２　以下であるのが好ましい。
前記島状突起層中に分散している島状突起の占める割合が、島状突起層全体の１０〜９５％であるのが好ましい。
前記島状突起の高さが０．２〜１５０ｎｍであるのが好ましい。
前記島状突起の平均直径が０．１〜１００ｎｍであるのが好ましい。
【００１７】
前記表面エネルギーの低い島状突起が、ポリアミドまたはポリイミドからなるのが好ましい。
前記表面エネルギーの低い島状突起が、ポリフマル酸エステル系ポリマーおよび環状のパーフルオロポリマーから選ばれるフッ素系ポリマーからなるのが好ましい。
前記表面エネルギーの低い島状突起が、フルオロアルキルシラン化合物およびパーフルオロエーテル系化合物から選ばれるフッ素系化合物からなるのが好ましい。
【００１８】
前記有機半導体層がペンタセンまたはテトラセンからなるのが好ましい。
前記有機半導体層が前記ゲート絶縁層の表面法線方向に対して周期性を有するのが好ましい。
前記有機半導体層がペンタセン誘導体膜からなり、該ペンタセン誘導体膜のＣ軸配向率が８５％以上であるのが好ましい。
【００１９】
本発明の第二の発明は、基板の表面に、ゲート電極、ゲート絶縁層、有機半導体層、ソース電極／ドレイン電極、及び保護膜が設けられている有機半導体素子の製造方法において、前記有機半導体層に接してスピンコートまたはスプレー塗布法により表面エネルギーの低い島状突起が分散して形成されている島状突起層を形成することを特徴とする有機半導体素子の製造方法である。
【００２０】
前記スピンコートまたはスプレー塗布法により表面エネルギーの低い島状突起が分散して形成されている島状突起層を形成した後、該島状突起層上に有機半導体層を６０℃〜２００℃の加熱条件下で成膜するのが好ましい。
【００２１】
本発明の第三の発明は、上記の有機半導体素子をアクティブ素子として用いることを特徴とするアクティブマトリクス型表示装置である。
本発明の第四の発明は、上記の有機半導体素子をＩＣ情報電子タグとして用いることを特徴とする有機半導体装置である。
【００２２】
【発明の実施の形態】
以下、本発明を詳細に説明する。
本発明の有機半導体素子は、基板の表面に、ゲート電極、ゲート絶縁層、有機半導体層、ソース電極／ドレイン電極、及び保護膜が設けられており、かつ前記有機半導体層に接して表面エネルギーの低い島状突起が分散して形成されている島状突起層が設けられている構成からなることを特徴とする。
【００２３】
一般的な有機半導体素子は、例えば基板上にゲート電極、ゲート絶縁層、水平に間隔を置くソース電極とドレイン電極、及び有機半導体層によって構成され、ゲート電極に印加される電圧の極性に応じて、蓄積状態または空乏状態の何れかで動作する。そして、一般的な有機半導体素子の構成は、基板上にゲート電極、ゲート絶縁層、有機半導体層、ソース電極とドレイン電極、保護膜の順に構成される逆スタガー構造と、基板上にゲート電極、ゲート絶縁層、ソース電極とドレイン電極、有機半導体層、保護膜の順に構成されるコプラナー構造とがあり、ソース電極とドレイン電極が有機半導体層を挟む形の構造が用いられる。
【００２４】
そして、上記の一般的な有機半導体素子の構成において、本発明の有機半導体素子は、表面エネルギーの低い島状突起が分散して形成されている島状突起層を有することを特徴とし、かつ該島状突起層を有機半導体層に接した位置に配置して設けることを特徴とする。
【００２５】
本発明の島状突起層を有する有機半導体素子の構成の好ましくい実施態様を示すと、下記のとおりである。
（１）基板の表面に、ゲート電極、ゲート絶縁層、表面エネルギーの低い島状突起が分散して形成されている島状突起層、有機半導体層、ソース電極／ドレイン電極、及び保護膜がこの順に設けられている有機半導体素子。
（２）基板の表面に、ゲート電極、ゲート絶縁膜、有機半導体層、表面エネルギーの低い島状突起が分散して形成されている島状突起層、ソース電極／ドレイン電極、及び保護膜がこの順に設けられている有機半導体素子。
（３）基板の表面に、ゲート電極、ゲート絶縁膜、ソース電極／ドレイン電極、表面エネルギーの低い島状突起が分散して形成されている島状突起層、有機半導体層、及び保護膜がこの順に設けられている有機半導体素子。
（４）基板の表面に、ゲート電極、ゲート絶縁膜、ソース電極／ドレイン電極のいずれか一方、表面エネルギーの低い島状突起が分散して形成されている島状突起層、有機半導体層、ソース電極／ドレイン電極のいずれか一方及び保護膜がこの順に設けられている有機半導体素子。
【００２６】
上記の実施態様に示す本発明の有機半導体素子の構成において、ゲート絶縁層および有機半導体層の間に表面エネルギーの低い島状突起が分散して形成されている島状突起層が設けられているのが好ましい。
【００２７】
次に、本発明の有機半導体素子について具体的に説明する。
図１は、本発明の有機半導体素子の一実施態様を示す概略断面図である。
図中、１０１はゲート電極、１０２は基板、１０３はゲート絶縁層、１０４は島状突起層、１０５は有機半導体層、１０６はソース電極、１０７はドレイン電極、１０８は保護膜を示す。
【００２８】
同図１において、本発明の有機半導体素子の一つの構成例は、基板１０２の表面にゲート電極１０１が設けられ、その上にゲート絶縁層１０３が設けられ、該ゲート絶縁層１０３の表面に表面エネルギーの低い島状突起が分散して形成されている島状突起層１０４が設けられ、該島状突起層１０４の上にソース電極１０６とドレイン電極１０７が間隔をおいて設けられ、その上に有機半導体層１０５が島状突起層１０４と両電極１０６，１０７と接して設けられ、さらに有機半導体層１０５の上に保護膜１０８が設けられている。
【００２９】
本発明における基板１０２としては、絶縁性の材料であれば広い範囲から選択することが可能である。具体的には、ガラス、アルミナ焼結体などの無機材料、ポリイミドフィルム、ポリエステルフィルム、ポリエチレンフィルム、ポリフェニレンスルフィド膜、ポリパラキシレン膜等の各種絶縁性プラスチック等が使用可能である。特にプラスチック基板を用いると、軽量でフレシキブルな有機半導体素子を作製することができ有用である。
【００３０】
本発明におけるゲート絶縁層１０３は、例えばポリクロロピレン、ポリエチレンテレフタレート、ポリオキシメチレン、ポリビニルクロライド、ポリフッ化ビニリデン、シアノエチルプルラン、ポリメチルメタクリレート、ポリサルフォン、ポリカーボネート、ポリイミド等の有機材料が用いられ、これらの有機材料は塗布法により形成することができる。また、ＳｉＯ２、ＳｉＮＸ　、Ａｌ２　Ｏ３　、Ｔａ２　Ｏ５　等の無機材料が用いられ、これらの無機材料はマスク蒸着等の既存のパターンプロセスを用いて形成することができる。また、後述の島状突起層の材料として用いられるフッ素ポリマーをゲート絶縁層として用いることが望ましい。もちろんこれらの材料に限られるわけではなく、また、これらの材料を２種以上併用しても差し支えない。
更には、ゲート絶縁層はゲート電極の金属を酸化させて絶縁膜として使用してもよい。
【００３１】
本発明における島状突起層１０４は、表面エネルギーの低い島状突起が分散してい形成されるが、該島状突起の表面エネルギーは３０ｄｙｎ／ｃｍ２　以下、好ましくは２８ｄｙｎ／ｃｍ２　以下、さらに好ましくは２６〜３ｄｙｎ／ｃｍ２　の範囲が望ましい。表面エネルギーは３０ｄｙｎ／ｃｍ２　を越えると、分子の垂直配向が減少するので好ましくない。なお、本発明における表面エネルギーは、島状突起を構成する材料を用いて成膜された連続膜の表面エネルギーの値を示す。
【００３２】
また、前記島状突起層中に分散している島状突起の占める割合が、島状突起層全体の１０〜９５％、好ましくは２０〜８０％の範囲であるのが望ましい。１０％未満では垂直配向が減少となり、９５％を越えると絶縁膜の間に電荷のトラップが発生し、電気的な特性が低下するので好ましくない。
【００３３】
また、前記島状突起の高さは、０．２〜１５０ｎｍ、好ましくは０．４〜１２０ｎｍの範囲が望ましい。
また、前記島状突起の平均直径が０．１〜１００ｎｍ、好ましくは０．１５〜８０ｎｍの範囲が望ましい。
【００３４】
図２は、基板上にＳｉＯ２膜からなるゲート絶縁層を形成したＳｉＯ２膜基板上に形成した島状突起の微細なパタ−ンを表すＡＭＦ型電子顕微鏡写真（倍率１０００００倍）である。図中の突起は島状突起を示し、該島状突起は多数が１個のものからなり、または一部では２個又は複数個が接触しているものもある。同図は後述の実施例１のフッ素ポリマーからなる島状突起を示し、該島状突起が分散している平面層が島状突起層を示す。
【００３５】
前記表面エネルギーの低い島状突起は、ポリアミドまたはポリイミド等の様な直線性の高い化学構造を有する材料から形成されているものが好ましい。
ポリアミドの具体例としては、例えば、下記の構造式（１）〜（３）に示す様なジカルボン酸と、構造式（１１）〜（１３）に示す様なジアミンとの縮重合物からなるポリアミドが好ましい。
【００３６】
【化１】
2004023021.tif 000003
【００３７】
【化２】
2004023021.tif 000004
【００３８】
また、ポリイミドの具体例としては、例えば、下記の構造式（４）〜（７）に示す様なテトラカルボン酸二無水物と、上記の構造式（１１）〜（１３）に示す様なジアミンとの縮重合物からなるポリイミドが好ましい。
【００３９】
【化３】
2004023021.tif 000005
【００４０】
さらに、前記表面エネルギーの低い島状突起は、ポリフマル酸エステル系ポリマーおよび環状のパーフルオロポリマーから選ばれるフッ素系ポリマーからなる材料、またはフルオロアルキルシラン化合物およびパーフルオロエーテル系化合物から選ばれるフッ素系化合物からなる材料で形成されているのが好ましい。
【００４１】
ポリフマル酸エステル系ポリマーとしては、例えば、下記の構造式（８）に示すポリマー等が挙げられる。
【００４２】
【化４】
2004023021.tif 000006
【００４３】
（式中、Ｒは−（ＣＨ２　）Ｌ　（ＣＦ２　）ｍ　ＣＦ３　を示す。Ｌ，ｍは、Ｌ≧０，ｍ≧０を示す。）
【００４４】
フルオロアルキルシラン化合物としては、例えば、下記の構造式（９）に示す化合物等が挙げられる。
【００４５】
【化５】
2004023021.tif 000007
【００４６】
（式中、ＭｅはＣＨ３　、ａ≧０，ｂ≧０を示す。）
【００４７】
パーフルオロエーテル系化合物としては、例えば、下記の構造式（１０）〜（１８）に示す化合物等が挙げられる。
【００４８】
【化６】
2004023021.tif 000008
【００４９】
本発明における表面エネルギーの低い島状突起の材料のフッ素系ポリマーまたはフッ素系化合物は、もちろん上記の材料に限られるわけではない。
【００５０】
本発明におけるゲート電極１０１としては、ポリアニリン、ポリチオフェン等の有機材料、或いは導電性インク等の材料が用いられ、これらの材料は電極形成プロセスが簡便な塗布法により形成することができる。また、金、白金、クロム、パラジウム、アルミニウム、インジウム、モリブデン、ニッケル、等の金属や、これらの金属を用いた合金や、ポリシリコン、アモリファスシリコン、錫酸化物、酸化インジウム、インジウム・錫酸化物（ＩＴＯ）等の無機材料が用いられ、これらの無機材料は既存のフォトリソグラフ法を用いて電極を形成することができる。もちろん上記の材料に限られるわけではなく、また、上記の材料を２種以上併用しても差し支えない。
【００５１】
本発明におけるソース電極１０６及びドレイン電極１０７の材料としては、ほとんどの有機半導体が、電荷を輸送するキャリアがホールであるＰ型半導体であることから、半導体層とオーミック接触をとるために、仕事関数の大きい金属が望ましい。具体的には、金、白金が挙げられるが、これらの材料に限定されるわけではない。ここでいう仕事関数とは、固体中の電子を外部に取り出すのに必要な電位差であり、真空準位とフェルミ準位のエネルギー差を電荷量で割った値として定義される。また、半導体層表面にドーパントを高密度にドープした場合は、金属／半導体間をキャリアがトンネルすることが可能となり、金属の材質によらなくなるため、ゲート電極であげた金属材料或いは有機導電性材料も対象となる。
【００５２】
本発明における有機半導体層１０５としては、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機けい素化合物等の材料からなるのが望ましい。具体的な材料としては、ペンタセン、中心ベンゼン環の間にビシクロ環を導入したペンタセン誘導体、テトラセン、アントラセン、チオフェンオリゴマ誘導体、フェニレン誘導体、フタロシアニン化合物、ポリアセチレン誘導体、ポリチオフェン誘導体、シアニン色素等が挙げられるが、これらの材料に限定されるわけではない。ペンタセン（式１９）およびテトラセン（式２０）の構造式を下記に示す。
【００５３】
【化７】
2004023021.tif 000009
【００５４】
本発明においては、有機半導体層に接して、表面エネルギーの低い島状突起が分散して形成されている島状突起層が設けられている構成からなることを特徴とする。この島状突起層の上に有機半導体層を設けると、例えば有機半導体層がペンタセン誘導体膜からなる場合、該ペンタセン誘導体膜のＣ軸配向率が８５％以上、好ましくは９０％以上となり、ペンタセン誘導体膜の配向性を上げることができる。
【００５５】
また、ゲート絶縁層および有機半導体層の間に島状突起層が設けられているのが好ましく、この構成により、さらに有機半導体層が前記ゲート絶縁層の表面法線方向に対して周期性を有する様に形成することもできる。周期性とはペンタセン分子の単一層が積層されていくことを意味している。
【００５６】
次に、本発明の有機半導体素子の製造方法について説明する。
本発明の有機半導体素子の製造方法は、基板の表面に、ゲート電極、ゲート絶縁層、有機半導体層、ソース電極／ドレイン電極、及び保護膜が設けられている有機半導体素子の製造方法において、前記有機半導体層に接してスピンコートまたはスプレー塗布法により表面エネルギーの低い島状突起が分散して形成されている島状突起層を形成することを特徴とする。
【００５７】
本発明では、上記の様に、基板の表面にゲート電極、ゲート絶縁層、有機半導体層、ソース電極／ドレイン電極、及び保護膜を形成するが、島状突起層以外の上記の各電極および層の形成方法は通常の方法により行なうことができる。
【００５８】
具体的には、上記の各電極および層の形成方法において、無機絶縁膜等にはプラズマＣＶＤ法が、金属膜、錫酸化物、酸化インジウム、ＩＴＯ等にはスパッタ法が用いられる。また、パターン加工には、既存のフォトリソグラフ法とドライエッチング或いはウエットエッチング法が用いられる。また、導電性有機材料、導電性インク、絶縁性有機材料、半導体有機材料を原料とする薄膜の作製方法は、スピンコート法、キャスト法、引き上げ法、真空蒸着法、インクジェット法が挙げられる。
【００５９】
本発明の有機半導体素子の製造方法は、前記有機半導体層に接して設けられる、表面エネルギーの低い島状突起が分散して形成されている島状突起層を形成方法に特徴を有するものである。
【００６０】
図４は本発明の有機半導体素子の製造方法の一実施態様を示す概略図である。同図において、本発明の有機半導体素子の製造方法は、基板１０２の表面に、ゲート電極１０１およびゲート絶縁層１０３を形成した後、該ゲート絶縁層１０３の上にスピンコートまたはスプレー塗布法により島状突起層１０４を形成する。島状突起層１０４は、表面エネルギーの低い島状突起１０９が分散し点在して形成されている面の層からなる。次に、該島状突起層１０４の上にソース電極１０６およびドレイン電極１０７を形成した後、有機半導体層１０５を蒸着により成膜する。有機半導体層１０５は島状突起１０９の表面を覆い、また島状突起１０９間にも充填される。さらにその上に保護膜を形成する。
【００６１】
本発明における、表面エネルギーの低い島状突起が分散している島状突起層の形成方法は、上記の様にスピンコート法あるいはスプレー塗布法により形成するのが望ましい。例えば、スピンコート法は、前記フッ素ポリマーをフッ素系溶媒に所定の濃度で溶解させた溶液を作製し、５０回転で１０秒保持して１５００回転にて３０秒保持して塗布することが望ましい。スプレー塗布法の場合は、エアースプレー方式あるいはエアレス方式で行なわれ、霧化した条件での微粒子径が細かければ細かいほど好ましい。一般に、溶液の濃度、回転数が低いほど膜厚は厚くなる傾向にあるが、同じ塗布条件でもフッ素系ポリマーの吸着力や分子量によって膜の形態が大きく変わるため、適宜、最適な塗布条件で塗布すればよい。
【００６２】
本発明においては、上記のスピンコート法あるいはスプレー塗布法を用いることにより、島状突起が分散している状態の島状突起層を形成することができる。島状突起が分散して形成される理由は、スピンコートの回転数とコート膜の表面張力等が関係していると思われる。
【００６３】
また、前記ゲート絶縁層上にスピンコートまたはスプレー塗布法により表面エネルギーの低い島状突起が分散して形成されている島状突起層を形成した後、有機半導体層を６０℃〜２００℃、好ましくは８０℃〜１８０℃の温度条件下で加熱成膜するのが好ましい。この温度条件下で有機半導体層を形成すると、例えばペンタセン誘導体を蒸着成膜すると、ペンタセン誘導体膜のＣ軸配向率が８５％以上となることができるので好ましい。
【００６４】
次に、本発明は、上記の有機半導体素子をＩＣ情報電子タグとして用いることを特徴とする有機半導体装置である。
本発明のＩＣ情報電子タグとして用いる有機半導体装置の例として電子タグスマートカードについて説明する。バーコード又は符号によって品物にタグをつけ光学的な文字の認識を容易にすることは、置き忘れや紛失をしやすい製品目録、手荷物、紙の伝票、又は他の移動可能な品物を識別し探知するために、長い間行われてきた。このような光学的に知覚されるタグは、識別のために見えるように維持される必要があるが、表面のきずあとやその他の損傷によって簡単に読取れなくなってしまう。探知の信頼性を向上するために、無線周波数に基づいた電子タグを使う方法が試みられてきている。このようなタグは典型的には、データの保存のための半導体メモリと、処理ロジックと、データを放送するためのアンテナとを備え、その全てがエポキシ樹脂等の熱硬化性樹脂、熱可塑性樹脂、または他の適切なプラスチックの容器に埋め込まれている。
【００６５】
データ保存の容量の範囲は、典型的には数ビットから数キロビットにおよび、典型的には６４ビットである。タグは、読み出し専用記録装置（ロム（ＲＯＭ））、電気的にプログラム可能又は消去可能ロム（ＥＰＲＯＭやＥＥＰＲＯＭ）、またはフラッシュメモリを含むことができる。電子タグは、長持ちする小さな電池、光起電性電力、熱変換器、外部から加えられた電磁エネルギに依存する誘導電力変換器、またはその他の適切な電源によって、動力を供給される。これらの電子タグを有機半導体素子を用いた回路で形成することにより、製造プロセスが簡略化され、低価格化が可能となる。
【００６６】
次に、本発明は、上記の有機半導体素子をアクティブ素子として用いることを特徴とするアクティブマトリクス型表示装置である。
アクティブマトリクス液晶表示装置とは、表示部を構成している画素ごとにアクティブマトリクス素子が付加され、これを通して液晶に電圧が印加されるものである。駆動法としては以下の方式が取られる。ｎ行の走査線とｍ列の信号線からなるｎ×ｍマトリクス配線の交点に、ＴＦＴ等のアクティブマトリクス素子が設けられ、ＴＦＴのゲート電極は走査線に、ドレイン電極は信号線に、ソース電極は画素電極に接続される。走査線にはアドレス信号、信号線には表示信号が供給され、オン／オフ信号が乗畳されたアドレス信号で制御されるＴＦＴスイッチを介して、画素電極上の液晶を動作させる。有機半導体素子をスイッチング素子に適用した場合、製造プロセスが簡易化され、低価格が可能となる。
【００６７】
【実施例】
以下、実施例を示し本発明をさらに具体的に説明する。
【００６８】
実施例１
まず本実施例による有機半導体装置に用いる基板及び洗浄方法について説明する。
本実施例で使用したシリコン基板は、ボロンをドープしたＰ型基板である。基板の抵抗率は、０．１〜０．２Ωｃｍである。結晶軸は＜１００＞であった。
【００６９】
シリコン基板上にＳｉＯ２膜を形成した。ＳｉＯ２膜は膜厚２００ｎｍで、シリコン基板表面にウエット熱酸化法により形成した。酸化条件は、炉の温度を９５０℃にし、Ｈ２　とＯ２　の流入比を０．５とした。
【００７０】
シリコン基板の洗浄法は以下の通りである。純度９９％以上のアセトンにシリコン基板をつけ超音波洗浄を５分間行い、その後、純水につけ超音波洗浄を５分間行う工程を、それぞれ２回実施した。洗浄後、純水をＮ２　ガスで吹き払った後、波長１８４．９ｎｍ、２５３．７ｎｍの紫外（ＵＶ）光を強度１００ｍＷ、照射時間２０ｓｅｃ間の条件で照射し、有機汚染物を除去した。次に、ＳｉＯ２膜表面上の水分除去及びＵＶ光照射によるＳｉＯ２膜中へのキャリア注入を熱緩和させるため、シリコン基板をＮ２　雰囲気下中、２５０℃の炉中で１時間熱した。
【００７１】
次に、本発明による有機半導体素子に用いる表面エネルギーの低い島状突起が分散して点在した島状突起層の作成法を示す。フッ素ポリマーとして、東レダウコーニング社製（商品名、ＡＹ４３−１５８Ｅ）の下記の構造式（２１）で表されるペンタデカフルオロアルキルシランのアルコール溶液（濃度１０重量％、粘度３ｃｐｓ）を用いた。
【００７２】
【化８】
2004023021.tif 000010
【００７３】
ペンタデカフルオロアルキルシラン（ＡＹ４３−１５８Ｅ）の平均分子量は４０００である。上記のＳｉＯ２膜付シリコン基板を回転数１５００ｒｐｍで１５秒回転させ、上記のフッ素ポリマー溶液をスピンコート法に塗布して、フッ素ポリマーの島状突起が分散した島状突起層をＳｉＯ２膜表面上に形成した。次に、同基板を、大気下、１５０℃、２０分間の条件でベークを行った。
【００７４】
基板表面に作製したフッ素ポリマー膜はＡＦＭ（トンネル型電子顕微鏡）により画像処理にて表面の形状を観察した。そのＡＦＭの画像を図２に示す。島状突起層の空隙率は５０％で、島状突起の高さは０．５ｎｍで、島状突起の平均直径は０．５ｎｍであった。また、島状突起を形成したフッ素ポリマー膜の表面エネルギーは２０ｄｙｎ／ｃｍ２　であった。
【００７５】
ここで上述した表面エネルギーの測定に用いた方法について説明する。この方法は、液晶素子の各基板におけるマクロな表面状態による表面エネルギーの測定方法で行った。液滴による接触核の試薬としては、たとえばＡ：α―プロモナフタレン、Ｂ：ヨウ化メチレン、Ｃ：水などを使う。そして各Ａ，Ｂ，Ｃ等による接触角を測定後、例として日本接着協会誌Ｖｏｌ．８，Ｎｏ．３（１９７２）Ｐ１３１以降に記載されている北崎ら“Ｆｏｗｋｅｓ式の拡張と高分子固体の表面張力の評価”に記載の計算式により求めた値である。
本実施例に用いている表面エネルギーとは、上記の方式で計算された連続膜の値を示す。
【００７６】
次に、本発明による有機半導体素子に用いるペンタセン蒸着膜の作製方法を説明する。
基板には、上記のＳｉＯ２膜付シリコン基板を用いた。
【００７７】
原料のペンタセン粉末は、市販の粉末を昇華法により精製したものを用いた。ペンタセン蒸着膜は、拡散ポンプで真空排気を行う真空蒸着装置を用いて形成した。ペンタセン蒸着膜の作製条件は以下の通りである。蒸着装置チャンバー内の到達真空度は、３〜５×１０−４Ｐａである。前記ペンタセン粉末をＫ−ｃｅｌｌに入れ、ボート上約２０ｃｍの位置に基板を置き、セルを約２６０℃に加熱して、ペンタセンを昇華させて基板表面上に蒸着した。基板の加熱はヒーターボードを用いて１２５℃として、ヒーターボードの基板とほぼ同じ高さに水晶振動子を置き、振動子の共鳴周波数の変化から、膜厚及び蒸着速度を算出した。ペンタセン膜の膜厚は１５０ｎｍにした。
【００７８】
表１に、本実験で用いた４種類のマトリックス作製条件を記す。
Ｎｏ．１は、洗浄工程を行った後、ＳｉＯ２膜にフッ素ポリマーを塗布しないものを用いた。基板温度は室温（２４℃）で成膜速度は平均蒸着速度は２０Å／ｓｅｃで行った。
Ｎｏ．２は、島状突起層に東レダウコーニング社製のペンタデカフルオロアルキルシラン（商品名、ＡＹ４３−１５８Ｅ）を用い、基板温度は、室温、平均蒸着速度は７．５Å／ｓｅｃで成膜した。
【００７９】
Ｎｏ．３は、フッ素ポリマーを塗布せずに、基板温度は１２５℃、平均蒸着速度は７．５Å／ｓｅｃで成膜した。
Ｎｏ．４は、島状突起層で示した東レダウコーニング社製のペンタデカフルオロアルキルシラン（商品名、ＡＹ４３−１５８Ｅ）を用い、基板温度は１２５℃、平均蒸着速度は７．５Å／ｓｅｃで成膜した。
以上により、ペンタセン蒸着膜を完成した。
【００８０】
【表１】
2004023021.tif 000011
【００８１】
次に、実施例に従って作製されたペンタセン蒸着膜の広角Ｘ線測定結果を、図３により説明する。
【００８２】
図３に表１に示した４種類の作製条件で作られたペンタセン蒸着膜のＸ線回折図を示す。２０１は、Ｎｏ．１のペンタセン蒸着膜の広角Ｘ線図、２０２はＮｏ．２の広角Ｘ線図、２０３はＮｏ．３の広角Ｘ線図、２０４はＮｏ．４の広角Ｘ線図である。
【００８３】
測定に用いたＸ線は波長０．１５４０６ｎｍの銅Ｋ−ａｌｐｈａ線を用いた。Ｘ線源の管電圧は３０ｋＶ、管電流は３０ｍＡとした。試料とＸ線源の間にスリットを設けて、試料表面でのＸ線断面が２×２ｍｍ２　となるように設定した。広角ゴニオメータを用いて、入射Ｘ線光路と基板面法線とのなす角を（９０−θ）°とし、検出器へ向かう反射光路と基板面法線とのなす角が（９０−２θ）°となるように設定した。検出器には、シンチレーションカウンタを用いた。走査範囲は、θ：１．５〜１５°であり、ステップ幅は０．２°である。各入射角θでの、サンプリング時間は５秒である。
【００８４】
図３に示したように、ペンタセン蒸着膜のＸ線２０１、２０２、２０３、２０４において、１．５７ｎｍの面間隔に対応するピークを、それぞれ、２θ＝５．６°、１１．４°、１７．１°、２３．０°にて観測した。また、１．４９ｎｍの面間隔に対応するピークを、それぞれ、２θ＝６．０°、１２．１°、１８．３°、２４．６°にて観測した。さらに面間隔０．６７ｎｍの面間隔に対応する２θ＝９．４°、１１．７°、２４．１°にて観測した。
【００８５】
基板加熱をしたＸ線２０３（Ｎｏ．３）とフッ素膜をコートしたＸ線２０２（Ｎｏ．２）では、２θ＝５．６°付近と６．０°付近に２つのピークが観測された。一方、島状突起層上に基板加熱して作製したペンタセン蒸着膜のＸ線２０４（Ｎｏ．４）では、１本のピークは観測され、２本のピークは観測されなかった。何もしていないＸ線２０１（Ｎｏ．１）はピーク強度が極端に低く面間隔が６〜７Åに対応するピーク強度が見られる。
【００８６】
文献（Ｒ．Ｂ．Ｃａｍｐｂｅｌｌ，Ｊ．Ｍ．Ｒｏｂｅｒｔｓｏｎ，ａｎｄ　Ｊ．Ｔｒｏｔｔｅｒ，“Ａｃｔａ　Ｃｒｙｓｔａｌｌｏｇｒ．”，Ｖｏｌ．１４，Ｐ．７０５（１９６１））によると、ペンタセン単結晶は三斜晶系で、ａ軸、ｂ軸及びｃ軸の格子定数は、それぞれａ＝７．９０Å、ｂ＝６．０６Å、ｃ＝１６．０１Åである。また、ａ軸とｃ軸、ｂ軸とｃ軸、及びａ軸とｂ軸のなす角は、それぞれ、α＝１０１．９°、β＝１１２．６°、γ＝８５．５°である。
【００８７】
上記文献値を用いて広角Ｘ線に現れるピークの指数を計算すると、１．４９ｎｍの面間隔に対応するピークは（００ｌ）（ｌ＝１，２，３，４）で表される。また、２θ＝１９°のピークは（２００）と、２θ＝２３°のピークは（１１０）と同定される。
【００８８】
ペンタセン分子は前述の式１９で示されるように、長手方向の長さが約１６Åである。このことから、単結晶層のペンタセン分子は、基板法線方向に１．４９ｎｍの面間隔であることから、法線方向に対して傾いた配置をとると考えられる。一方、薄膜層の面間隔は１．５７ｎｍであることから、ほぼ法線方向に平行、すなわち基板に垂直な配置を取っていると考えられる。
【００８９】
以上のことから、Ｎｏ．１の温度が室温でのＳｉＯ２膜上のペンタセン蒸着膜では、大部分の分子が基板に寝た状態で、一部が法線方向から傾いた状態で、更に一部分が基板面に垂直な状態となる。一方、Ｎｏ．２からＮｏ．４の島状突起層上のペンタセン蒸着膜（表１のＮｏ．２〜Ｎｏ．４）では、基板面内に寝た分子は存在せず、基板に垂直に立った分子と傾いた分子が混在している。特に、基板温度を高くして島状突起層のあるＮｏ４は、広角Ｘ線に現れるピーク一本であることから単結晶層の割合が増加している。
【００９０】
比較例のために、異なる表面エネルギーを持つ材料を用いて島状突起層を形成し、その上にペンタセンの蒸着膜を形成し、そのＣ軸配向率と表面エネルギーとの関係を調べた。特に表面へのフッ素基の割合をコントロールすることによる表面エネルギーを変えたものを用いたが、必ずしも表面エネルギーとＣ軸配向率は相関があるとは言い切れないが、表面エネルギーの低いほうが基板法線方向に平行な分子の割合が多くなっていることが、下記の表２のＸ線のＣ軸配向率からわかる。
【００９１】
【表２】
2004023021.tif 000012
【００９２】
（注）
ＰＦＥ：テトラフルオロエチレン
ＰＴＦＥ：ポリテトラフルオロエチレン
ＰＭＭＡ：ポリメチルメタクリレート
フッ素化ポリイミド１：フッ素変性率２０％ポリイミド
フッ素化ポリイミド２：フッ素変性率１０％ポリイミド
フッ素化ポリイミド３：フッ素変性率５％ポリイミド
【００９３】
次に、本発明の有機半導体素子の作製方法を説明する。
図５は、本発明の実施例１の有機半導体素子を示す概略図である。図５（ａ）は有機半導体素子の断面図、図５（ｂ）は有機半導体素子の平面図を示す。３０２はシリコン基板、３０１はシリコン基板３０２の裏面に作製した銀ペーストでゲート電極、３０３はＳｉＯ２膜、３０４はＳｉＯ２膜表面上に作製したフッ素ポリマーからなる島状突起層、３０５はペンタセン蒸着膜、３０６はソース電極、３０７はドレイン電極である。
【００９４】
実施例に従って作製されたペンタセン蒸着膜３０５上に、金属蒸着マスクをおいて、真空蒸着法によりソース電極３０６及びドレイン電極３０７を作製した。電極材料は金である。電極の作製条件は以下の通りである。チャンバー内の到達真空度は、３×１０−５Ｐａである。基板温度は室温に設定した。純度９９．９％以上の純金細線をＭｏ金属でできた抵抗加熱用ボートにのせ、ボート上約３０ｃｍの位置に基板を置き、ボートを加熱して金を蒸着した。平均蒸着速度は、０．５ｎｍ／ｓｅｃにした。また、金蒸着膜の膜厚は１００ｎｍにした。ソース電極とドレイン電極間の距離Ｌは０．１ｍｍ、ソース、ドレイン電極の長さはＷは３０ｍｍとした。次に、シリコン基板の裏面にゲート電極取り出し用銀ペーストを塗布した。
以上により、ペンタセン蒸着膜を用いた有機半導体素子（ペンタセンＴＦＴ）が完成した。
【００９５】
次に、本発明による有機半導体素子のＴＦＴ特性を、図８により説明する。
Ｖｇ−Ｉｄ曲線は、以下の構成の測定系で測定した。測定装置はＡｇｉｌｅｎｔ社（製）の４１５６Ｃ（商品名）を用いて測定した。有機半導体素子を真空チャックで金属製のステージに固定し、ステージからゲート電圧Ｖｇを銀ペースト３０１に印加する。有機半導体素子のソース電極３０６とドレイン電極３０７に直径０．５ｍｍのプローバ針を接触させ、ドレイン電圧Ｖｄを印加する。
【００９６】
図６は表１の作製条件Ｎｏ．１で形成したサンプルの各ゲート電圧を変化させたときのペンタセンＴＦＴのＶｄ−Ｉｄ曲線、図７は作製条件Ｎｏ．４で形成したサンプルの各ゲート電圧を変化させたときのペンタセンＴＦＴのＶｄ−Ｉｄ曲線図８は作製条件Ｎｏ．１の基板を用いた有機半導体素子のＶｇ−Ｉｄ曲線、図９は作製条件Ｎｏ．４の基板を用いた有機半導体素子のＶｇ−ＶＩｄ曲線である。このとき、Ｖｄ＝−４０Ｖである。
【００９７】
図６のＮｏ．１のＳｉＯ２膜上に直接ペンタセン蒸着膜を作製した有機半導体素子では、Ｖｇ＝−３４Ｖ付近でＩｄが増加し、Ｖｇ＝−４０ＶでＩｄ＝１．６×１０−７Ａ流れる。この時の、オンオフ比は０．６×１０５　である。
【００９８】
一方、図９のＮｏ．４の基板に温度をかけフッ素ポリマーからなる島状突起層上にペンタセン膜を作製した有機半導体素子では、Ｖｇ＝−２６Ｖ付近でＩｄが急激に増加し、Ｖｇ＝−４０ＶでＩｄ＝５．８×１０−５Ａ流れる。この素子のオンオフ比は０．９×１０５　である。
【００９９】
同様に条件Ｎｏ．２および条件Ｎｏ．３も電流値を求めた。その結果をまとめて表１に示す。
移動度は、下記の式（１）に従って算出した。
【０１００】
【数１】
2004023021.tif 000013
【０１０１】
ここで、Ｃｉはゲート絶縁膜の１×１ｃｍ２　の静電容量である。Ｗ、Ｌはそれぞれ実施例で示したチャネル長およびチャネル幅である。
【０１０２】
表１にＮｏ．１からＮｏ．４の移動度を示す。表面エネルギーの低い島状突起が点在した島状突起層上にペンタセン蒸着膜（Ｎｏ．２，４）を作製した有機半導体素子は、ＳｉＯ２膜上に直接ペンタセン蒸着膜（Ｎｏ．１）を作製した有機半導体素子と比べて移動度μが増加した。一方、オンオフ比に関しては差がなかった。
【０１０３】
以上のことから、表面エネルギーの低い点在した島状突起層に作製し、しかも基板加熱することでペンタセン蒸着膜では、ＴＦＴ特性が向上することが認められる。
【０１０４】
Ｘ線解析の図３で示したように、表面エネルギーの低い島状突起が点在した島状突起層に接して作製したペンタセン蒸着膜では、基板面内に寝ているペンタセン分子が存在しない。そのため、キャリアの分子間移動度が起こりやすく、移動度が大きくなったと思われる。また、単結晶層のＣ軸に対応するピークの強度比が大きくなり、基板法線方向に平行な単結晶が８５％以上であれば、高い移動度のＦＥＴ特性が得られる。
この結果、本発明によれば、ＳｉＯ２膜上に表面エネルギーの低い島状突起が点在した島状突起層を形成することにより、ＴＦＴ特性が得られることが判る。
【０１０５】
実施例２
本発明による有機半導体素子をアクティブマトリクス液晶表示装置に用いた実施形態について、図１０〜図１２により説明する。
【０１０６】
図１０に本発明によるアクティブマトリクス液晶表示装置を示す。図１１に、図１０中のＡ−Ａ’線におけるアクティブマトリクス液晶表示装置の断面図を示す。４０１はガラス基板、４０２はゲート電極、４０３はゲート絶縁膜、４０４は表面エネルギーの低い島状突起が点在した島状突起層、４０５はソース電極、４０６はドレイン電極、４０７はペンタセン蒸着膜、４０８、４０８’は信号配線、４０９、４０９’は走査配線、４１０は画素電極、４１１はＳｉＮｘ保護膜、４１３、４１３’は配向膜、４１４は対向電極、４１５は液晶組成物、４１６はスペーサビーズ、４１８、４１８’は偏光板、４１９はＴＦＴ基板、４２０は対向基板である。図１２に図１０及び図１１で示したアクティブマトリクス基板表示装置の作製工程を示す（工程６０１〜６２２）。
【０１０７】
まず、図１２（ａ）に示した作業工程に従って、ＴＦＴ基板４１９を作製する。無アルカリガラス基板４０１上に厚さ約１５０ｎｍのＣｒ膜をスパッタリング法により形成する（工程６０１）。ホトリソ工程によりＣｒ膜をパターン化して走査配線４０９、及びゲート電極４０２を形成する（工程６０２）。その上に、スパッタ法により、厚さ３００ｎｍのＳｉＯ２膜と２００ｎｍのＳｉＮ膜４０３を形成する（工程６０３）。この上に、スパッタリング法により厚さ３００ｎｍのＩＴＯ薄膜を形成後、ホトリソ工程によりパターン化して、画素電極４１０を形成する（工程６０５、６０６）。その上にスパッタ法を用いて、厚さ２０ｎｍのＣｒ膜を形成し、ホトリソ工程によりパターン化して、信号配線４０８、ソース電極４０５、及びドレイン電極４０６を形成する（工程６０７、６０８）。さらに、その上に、蒸着法を用いて形成した厚さ１５０ｎｍのＡｕ薄膜をホトリソ工程によりパターン化して、信号配線４０８、ソース電極４０５、及びドレイン電極４０６を形成する（工程６０９、６１０）。Ｃｒ膜は、Ａｕ膜とＳｉＯ２膜の密着性を向上させるために用いた。
【０１０８】
さらに、その上に、実施例１に記載の内容に従って、島状突起層を作製した（工程６１１）。島状突起層の平均高さは１ｎｍである。その上に、膜厚８０ｎｍのペンタセン蒸着膜を形成する（工程６１２）。ペンタセン蒸着膜の作製条件は、実施例１と同じである。ソース電極−ペンタセン膜−ドレイン電極間の導通をとるために、ドレイン電圧Ｖｄ＝−４０Ｖを１０秒間印加した。さらにその上に、保護膜４１２として、薄膜５００ｎｍのエポキシ樹脂を形成する（工程６１３）。次に、信号配線４０８、走査線４０９用取り出し穴を、ホトリソ工程により形成する（工程６１４）。その上に斜法蒸着により厚さ約２００ｎｍの配向膜４１３を形成する（工程６１５）。以上により、ＴＦＴ基板４１９が完成する。
【０１０９】
次に、図１２（ｂ）に示した作業工程に従って、対向基板４２０を作製する。無アルカリからなるガラス基板４１４上に、スパッタ法を用いて厚さ１４０ｎｍのＩＴＯ対向電極４１５を形成する（工程６１６）。その上に斜法蒸着法を用いて厚さ２００ｎｍの配向膜４１３’を形成する（工程６１７）。
【０１１０】
液晶パネルは、図１２（ｃ）に示した作業工程に従って作製する。ＴＦＴ基板４１９及び対向基板４２０上の配向膜４１３及び４１３’の表面を配向処理後（工程６１８）、直径約３μｍの酸化シリコンからなるスペーサビーズ４１７をＴＦＴ基板４１９表面上に分散させる（工程６１９）。ＴＦＴ基板４１９及び対向基板４２０を挟持して形成したセルギャップ間に液晶組成物４１６を封入する（工程６２０）。ＴＦＴ基板４１９及び対向基板４２０の表面に偏光板４１８及び４１８’を貼り付けて、液晶パネルが形成される（工程６２１）。
【０１１１】
本実施例では、実施例１と同じく、表面エネルギーの低い島状突起が点在した島状突起層を下地にしてペンタセン蒸着膜を作製したため、有機半導体素子の特性が、実施例１と同じく、移動度が０．２１ｃｍ２／Ｖｓ、オンオフ比が１×１０５　と良好な値を示した。上記液晶表示装置を点灯評価したところ、画素部分のコントラスト比は１５０であり、良好な表示が得られた。
【０１１２】
実施例３
次にＩＣ情報タグの作製方法を示す。
図１３について説明すると、この図は、ＩＣ基板の一部である。図面を簡単にするために、倒置ＴＦＴを一つしか示していないが、この一つのデバイスは、一つの大きな集積アレイのデバイスである。また、図面に示す素子等は正確に縮尺したものではない。本実施例でのＩＣ情報タグは下側に有機半導体素子、その上に誘電体メモリーを積層した構造になっている。本発明では有機誘電体メモリーを用いトランジスターを２個用いてメモリー動作をさせている。集積度を考慮しなければ同一平面状に無機の誘電体と組み合わせることも可能である。誘電体一個に対してトランジスター１個の構造も可能である。また逆に、有機誘電体メモリー上に有機トランジスターを形成しても良い。
【０１１３】
図１４は複数のタグ４２，４４，４５，４６，４７（通常は各タグが特有の電子的に読取り可能な識別番号を有する）を識別し、これらの電子タグを電子タグ読取装置２０，２６，２８に提示することに応答して様々なデジタルサービスを提供するシステム１０の概略図である。デジタルサービスにアクセスするには、電子タグ読取装置２０（又は電子タグ読取装置２６や２８）がコンピュータシステム１２に接続され、このコンピュータシステムが更にローカルコンピュータ１４と、データベースサーバ１６と、ネットワークされたコンピュータ（ネットワークサーバ）１８とを備える。
【０１１４】
本発明のここで示した実施形態では、タグに有機半導体素子が用いられる。電子タグ３２は紙の書類３０にクリップで留められ、電子タグ４２，４４，４５，４６，４７は、それぞれ立方体の形をしたポリゴン５０の面５２，５４、５６に取付けられている。どのデジタルサービスが呼び出されたかの決定は、様々な文字、グラフィック、または記号的な印（不図示）によって助けられる。この印はそれぞれ電子タグ４２，４４，４６の近くに配置されている。電子タグ３２又は４２，４４及び４６は、一以上のタグ読取装置の近くに運ばれ、問い合わせ／応答信号２２及び２４が電子タグとタグ読取装置との間に伝わり、読取られた電子タグの識別番号がコンピュータシステムに伝わる。
【０１１５】
電子タグは、様々な対象に、永続してまたは一時的に取付けることができる。このような様々な対象は、これに制限されないが、紙の書類３０、ポリゴン５０、本、雑誌、ポスター、ノートカード（ｎｏｔｅｃａｒｄｓ）、印刷された宣伝、壁、床、天井、家具、電子装置、携帯コンピュータ、容器、ボール紙でできた箱、衣類、またはその他の適切な対象を含む。電子タグを対象に永続して取付けるには、対象に埋め込む方法、対象の表面に粘着して取付ける方法、ステープラで固定する方法、またはその他の適切な取付機構によって対象に一致させる方法等を採ることができる。
【０１１６】
電子タグを対象に一時的に取付けるには、対象に取付けられるクリップ、留め金、又はひもの使用（例えば、電子タグを取付けられた紙クリップ、電子タグを取付けられた輪ゴム又は糸ひもの輪）、単純に分散して載せる（例えば電子タグを投げて床に載せる）、スロット又は置き場への挿入、またはその他の適切な一時的取付機構によって行うことができる。この一時的取付機構によって、取付けられた様々な対象と連続的に関連させることを可能にし、しかも有機半導体素子を用いているために電子タグの再使用を簡単にできるという利点が得られる。
【０１１７】
図１４は、本発明のＩＣ情報電子タグの一例を示す概略図である。
同図１４には、一以上のタグを付けられた対象がポリゴン５０として示されている。ポリゴン５０は複数の電子タグ４２，４４，４５，４６，４７を含み、それぞれが各面５２，５４，５６に取付けられている。ポリゴン５０は回転することで実質上一つの面とその面の中央に取付けられた電子タグとを読取装置２０に提示できる。電子タグはポリゴン５０のどこにでも、例えばポリゴン５０の辺や頂点に、ポリゴンに対してランダムな分布で、又は半ランダムな分布で、又は対称的な分布で、図示するように各面の中央に、取付けることができる。
【０１１８】
このようなポリゴン（例えば、立方体、四面体、斜方十二面体、二つの表面を持つ平面の固体、又は関係した形状）を使用し、面の中央へ取付けることで、面で受動的に遮蔽できるという利点が得られ、多数の電子タグの同時読取りを制限できる。ポリゴン５０は、一つの固体の対象として示されるが、様々な他の形状も本発明の範囲内に含まれる。例えば、全体的な形状は、様々な方形のプリズムに類似していてもよく、又は回転楕円状、長円体、円錐曲線回転体、平面、不定形、又はユーザが対象の形を決められるように十分な可鍛性を持つものでもよい。これに加え、電子タグと一致された多数の協働する形状の構成部分も含まれている。これは、ボールとソケット、鍵とロック、スライド可能又は回転可能な連結構成部分、鎖、又はその他の連接した対象を使うような多数の形状の構成部分の連結を可能にする通常の構成を含む。
【０１１９】
本発明による、このような上述の対象に取付けるために適切な有機電子タグは、通常は特有の識別番号及び任意のデータを様々な選択された無線周波数で放送（送信：ｂｒｏａｄｃａｓｔ）する。識別番号は、用いられる特定のメモリシステムに依存して、電子タグの活性化の際にユーザによって割り当て可能でもよく、ソフトウェア命令によってユーザによって変更可能でもよく、又は有機電子タグ製造業者によって固定されてもよい。特定の実施形態では、赤外線、超音波、または他の適切なデータ転送システムが単独で又は無線周波数タグと組合わせて使われ、固有の識別番号又は関連したデータを送信することもできる。有機電子タグは、外部の電磁コイルによって誘導的に電力を供給されても、内部の電池によって電力を供給されても、光起電性セルによって電力を供給されても、利用可能な時には一般家庭の電流からの少量の電流によって電力を供給されても、その他の適切な電力供給機構によって電力を供給されてもよい。識別番号及び／又はデータの放送は、連続的でもよいし断続的でもよく、ランダムな期間の外部からの状態の問い合わせに応答してもよいし、電子タグのローカルでの電力供給に応答してもよい。
【０１２０】
有機電子タグ４６に、任意にセンサを取り付けることもできる。様々なセンサのモードをサポートすることができ、このセンサモードは、ジャイロスコープセンサ、加速度計、または音響又は赤外線範囲技術によって決定される絶対的又は相対的な位置情報を含む。従来の光、像、熱、電磁、振動、または音響センサを含む環境センサが存在してもよい。所望の適用法に依存して、環境又は位置センサを使うことができる。このような位置センサは、差動ＧＰＳ位置検出、像分析又は認識、音響又は音声識別、又は差動熱センサを組み込む。センサは、加速度計、圧縮又は張力変形センサ、又はその他の埋め込まれた又は取付けられたセンサを含んでもよい。
【０１２１】
特定の適用例では、連続的なセンサ（例えば二層シートのキャパシタンスセンサ）を用いてもよい。特に有効な連続的なセンサの種類の一つは、多数のキャパシタンス又は抵抗ストリップを使い、変形圧力の結果、変形圧力に比例した、位置を特定できるアナログ信号を生じる。単純なキャパシタンスセンサ、抵抗変形（応力）センサ、アナログ又はデジタル圧力スイッチ、誘導性センサ、または流体流れセンサ等の様々な種類のセンサを使うことができる。用いられるセンサの種類に依存して、センサデータは、直接電子タグ４６にデジタル形式で送ることもでき、又は、典型的には４から８ビットの範囲を提供する汎用アナログ−デジタル変換器によってデジタル形式に変換することもできる（ただし、少なくは１ビットから多くは３２ビットまでが様々な適用例により要求されてもよい）。このようなセンサシステムの使用により、入力情報が追加され、この入力情報は、有機電子タグによって一部が可能にされるユーザインターフェースの一部を形成する。
【０１２２】
センサに加え、様々なフィードバック表示を有機電子タグ４６に取付けることができる。例えば、電子タグの始動及び動作は、電子タグ４６の近く又は電子タグ読取装置２０の近くに配置された装置からの適切なユーザフィードバックによって示すことができる。例えば、電子タグ４６の近くのＬＥＤ状態ライト及び電子タグ読取装置２０の近くのＬＥＤ状態ライトが設定でき、電子タグが活動的に電子タグ読取装置２０に送信している時に、断続的な又は間断のない視覚的に目立つ光を提供できる。これによりユーザにデータ転送の視覚的な確認を提供する。
【０１２３】
選択肢として、携帯コンピュータに一般的に使われている従来のパッシブ又はアクティブマトリックス液晶表示装置や、様々な電気光学的又は微視力学的な技法に基づくディスプレイを使うことができる。これに加え、特定の装置では、適切なエレクトロクロミック物質の集中した又は分布した色の変化によって形成される、像を結ばないディスプレイを使い視覚的なフィードバックをユーザに提供することもできる。
【０１２４】
タグ読取装置２０（及びタグ読取装置２６，２８）は、電磁、光学、又は音響信号を様々な周波数で検出するように構成できる。特定の実施形態では、タグ読取装置２０が有機電子タグ識別番号及びデータの読取りはもちろん、書き込むこともできる。タグの読取に応答して呼び出される特定のデジタルサービスは、タグ読取装置２０，２６，２８のうちのタグを読取った装置か、有機電子タグが一以上の電子タグ読取装置によって読み取られるときの順序か、特定の読取装置に有機電子タグを提示する継続時間、又はユーザが理解できる他の適切な有機電子タグ読取プロトコルに依存させることもできる。
【０１２５】
電子タグが読取られた後、コンピュータシステム１２が使われ、有機電子タグの識別番号を解釈し、要求されたデジタルサービスを提供する。識別番号の意味論上の結合は、コンピュータ１４（これはデスクトップコンピュータでも、電子タグ専用プロセッサでも、または携帯ペンコンピュータ（ｐｅｎ　ｃｏｍｐｕｔｅｒ）でもよい）、ネットワークに接続されたデータベースサーバ１６、又は他のアクセスできるネットワークされたネットワークサーバ（コンピュータ）１８によって実現できる。コンピュータシステム１２内のコンピュータは、様々な配線による又は無線による接続によって相互連結でき、様々な通信プロトコル及び設計をサポートしてもよい。この様々な通信プロトコル及び設計は、シリアルのつなぎ鎖の使用（例えばＲＳ−２３２Ｃインターフェースプロトコルを使う）、広く用いられているＩＲＤＡ通信規格に従った赤外線信号の使用、又は無線周波数信号の使用（これは例えば、セルラ電話、９００ＭＨｚの無線電信、又はデジタルＰＣＳ電話通信であってもよい）を含む。その他の通信規格又はその他の通信搬送波、例えば光学又は音響技法に基づくものを用いることももちろん可能である。その他のコンピュータ１２からの可能な通信の行先は、自動化制御システム、防犯認証装置、無線の個人デジタル補佐、ノートコンピュータ、又はその他の適切に装備された電子システムを含む。
【０１２６】
デジタルサービスと特定の電子タグとの結合は、ユーザが定義することもでき、システム提供者によってデフォルト結合として提供されることもでき、繰返し又は状況によってシステムが覚えることもでき、またはこれらのなんらかの組合わせ及び他の適切な意味論上の結合技法であってもよい。例えば、データベース形式を構成し、電子タグの各識別番号をデータベースのキーにすることもできる。
【０１２７】
このキーに、この電子タグの識別番号が検出された時に行われるデジタル動作の集合を関連付ける。このような動作、例えばウェブページの表示、文章書類の表示、カレンダへの日付の表示、書類内の特定の場所への移動などを列挙したリストが存在する。各動作は、その動作に適切な（名前、値）ペアのリストによってパラメータで表示される。例えば、文章書類の表示の動作は、表示するファイルを示すペア、読取専用モードで表示するか否かを示すペア、又はファイルが特定の形式に変換されるべきか否かを示すペアを含む。この一般的な（名前、値）機構を使うことにより、またデータベースを人が読取可能なＡＳＣＩＩ形式にすることにより、ユーザは容易に新しいタグ及び新しい種類の動作を最初に提供されたリストに追加できる。データベースは編集可能なので、電子タグの識別番号とデジタルサービスとの関連は、ユーザによっていつでも変更することができる。
【０１２８】
有機電子タグ３２、４２、４４、４５、４６、４７は、書類３０やポリゴン（多面体）５０等の対象物に取り付けらる。これら電子タグの読取り可能範囲は互いに重複しないように設定されている。各有機電子タグの特有の識別番号が、タグ読取り装置２０、２６、２８に提示され、読みとられる。コンピュータシステム１２は、読み取られた識別番号に対応するデジタルサービスを提供する。コンピュータシステム１２は、識別番号に関連する書類を印刷するネットワークプリンタを含む。好ましくは複数のタグを読み取り、複数の識別番号の組合せに対応するサービスを提供する。好ましくは有機電子タグの読取り範囲を縮小するシールドを電子タグに設ける。これらの電子タグには有機半導体素子が用いられていることを特徴とする。
【０１２９】
【発明の効果】
以上説明した様に、本発明は、有機半導体素子において、有機半導体層に接して表面エネルギーの低い島状突起が分散して形成されている島状突起層が設けられているので、ゲートに印加する電圧によってドレイン電流を大きく変調させることができる高い移動度の有機半導体素子を得ることができる。特に、前記島状突起層が設けることにより、ペンタセン蒸着膜の結晶状態を制御すことができ、低電圧駆動で高い移動度を有する有機半導体素子を得ることができる。
【０１３０】
また、本発明の製造方法は、表面エネルギーの低い島状突起が分散している島状突起層を大面積基板上に均一に形成することができ、上記の高い移動度の有機半導体素子を簡便に作製することができる。
また、本発明は、上記の高い移動度の有機半導体素子を用いた、アクティブマトリクス型表示装置および有機半導体素子をＩＣカード電子タグとして用いた有機半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の有機半導体素子の一実施態様を示す概略断面図である。
【図２】基板上のゲート絶縁層に形成した島状突起の微細なパタ−ンを表すＡＭＦ型電子顕微鏡写真（倍率１０００００倍）である。
【図３】ペンタセン蒸着膜のＸ線回折を示す図である。
【図４】本発明の有機半導体素子の製造方法の一実施態様を示す概略図である。
【図５】本発明の実施例１の有機半導体素子を示す概略図である。
【図６】本発明の有機半導体素子のＴＦＴ特性を示す図である。
【図７】本発明の有機半導体素子のＴＦＴ特性を示す図である。
【図８】本発明の有機半導体素子のＴＦＴ特性を示す図である。
【図９】本発明の有機半導体素子のＴＦＴ特性を示す図である。
【図１０】本発明によるアクティブマトリクス液晶表示装置を示す図である。
【図１１】図１０中のＡ−Ａ’線におけるアクティブマトリクス液晶表示装置の断面図である。
【図１２】アクティブマトリクス液晶表示装置の作製工程を示す工程図である。
【図１３】ＩＣ基板の一部を示す部分説明図である。
【図１４】本発明のＩＣ情報電子タグの一例を示す概略図である。
【符号の説明】
１２　コンピュータシステム
１４　ローカルコンピュータ１４
１６　データベースサーバ
１８　ネットワークサーバ
２０，２６，２８　タグ読取装置
３０　書類
３２、４２，４４，４５，４６，４７　タグ
５０　ポリゴン
５２，５４、５６　面
１０１　ゲート電極
１０２　基板
１０３　ゲート絶縁層
１０４　島状突起層
１０５　有機半導体層
１０６　ソース電極
１０７　ドレイン電極
１０８　保護膜
１０９　島状突起
３０１　ゲート電極
３０２　シリコン基板
３０３　ＳｉＯ２膜
３０４　島状突起層
３０５　ペンタセン蒸着膜
３０６　ソース電極
３０７　ドレイン電極
４０１　ガラス基板
４０２　ゲート電極
４０３　ゲート絶縁膜
４０４　島状突起層
４０５　ソース電極
４０６　ドレイン電極
４０７　ペンタセン蒸着膜
４０８、４０８’　信号配線
４０９、４０９’　走査配線
４１０　画素電極
４１１　ＳｉＮｘ保護膜
４１３、４１３’　配向膜
４１４　対向電極
４１５　液晶組成物
４１６　スペーサビーズ
４１８、４１８’　偏光板
４１９　ＴＦＴ基板
４２０　対向基板
【図１】
2004023021.tif 000014
【図２】
2004023021.tif 000015
【図３】
2004023021.tif 000016
【図４】
2004023021.tif 000017
【図５】
2004023021.tif 000018
【図６】
2004023021.tif 000019
【図７】
2004023021.tif 000020
【図８】
2004023021.tif 000021
【図９】
2004023021.tif 000022
【図１０】
2004023021.tif 000023
【図１１】
2004023021.tif 000024
【図１２】
2004023021.tif 000025
【図１３】
2004023021.tif 000026
【図１４】
2004023021.tif 000027