(57)【要約】【課題】ポリメタルゲート電極におけるポリシリコンと高融点金属との間の抵抗が低減でき、従って半導体デバイスに採用された場合に半導体デバイスの動作速度を向上させることができる、ゲート電極の製造方法を提供する。【解決手段】シリコン基板１０１の上に、ゲート絶縁膜１０２、ポリシリコン層１０３、バリアメタル層１０４、高融点金属層１０５を形成した後、ポリシリコン層１０３と高融点金属層１０５との間に高電界をかけることにより、ポリシリコン層１０３とバリアメタル層１０４との界面に形成される絶縁膜１０７を導通させる。【選択図】　　　　図１
2004023040.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体基板を準備する工程と、
（ｂ）前記半導体基板上面に絶縁膜を形成する工程と、
（ｃ）前記絶縁膜上面に多結晶半導体層を形成する工程と、
（ｄ）前記多結晶半導体層上面にバリア層を形成する工程と、
（ｅ）前記バリア層上面に金属層を形成する工程と、
（ｆ）前記多結晶半導体層と前記金属層との間に電界を形成する工程と、
を備える半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記工程（ｆ）が、
（ｆ−１）前記多結晶半導体層と前記金属層とにそれぞれ異なる電位を印可する工程
を備える半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法であって、
前記半導体基板は半導体ウェハであり、
前記工程（ｆ−１）が、
（ｆ−２）前記半導体ウェハの外周部において、前記金属層および前記バリア層を除去して前記多結晶半導体層を露出させる工程と、
（ｆ−３）前記工程（ｆ−２）において露出した前記多結晶半導体層に、電源装置の電極を接触させる工程と、
を備える半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法であって、
前記工程（ｆ）が、
（ｆ−４）前記金属層および前記多結晶半導体層に電磁波を照射する工程
を備える半導体装置の製造方法。
【請求項５】
請求項１に記載の半導体装置の製造方法であって、
前記工程（ｆ）が、
（ｆ−５）前記金属膜に電子線を照射する工程
を備える半導体装置の製造方法。
【請求項６】
請求項１に記載の半導体装置の製造方法であって、
前記工程（ｆ）が、
（ｆ−６）前記金属膜をプラズマ中に配置する工程
を備える半導体装置の製造方法。
【請求項７】
請求項４乃至請求項６のいずれかに記載の半導体装置の製造方法であって、
（ｇ）前記工程（ｆ）の前に、前記多結晶半導体層と前記半導体基板とを電気的に短絡させる工程
をさらに備える半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法であって、
前記工程（ｇ）が、
（ｇ−１）前記多結晶半導体層と、前記半導体基板を載置するステージとを電気的に導通させる工程
を備える半導体装置の製造方法。
【請求項９】
請求項７に記載の半導体装置の製造方法であって、
前記半導体基板は半導体ウェハであり、
前記工程（ｇ）が、
（ｇ−２）前記工程（ｂ）と（ｃ）との間に、前記半導体ウェハの外周部において前記絶縁膜を除去する工程と、
（ｇ−３）前記工程（ｃ）において前記多結晶半導体層を、前記絶縁膜が除去された前記半導体ウェハの外周部上まで延設する工程と、
を備える半導体装置の製造方法。
【請求項１０】
請求項５又は請求項７乃至請求項９のいずれかに記載の半導体装置の製造方法であって、
前記多結晶半導体層をアースする工程
をさらに備える半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、ポリメタルゲート電極においてポリシリコンと高融点金属との間の界面抵抗を低減させる方法に関する。
【０００２】
【従来の技術】
図１５は、従来の製造方法により製造されたポリメタルゲート電極を示すものである。
【０００３】
シリコン基板２０１上にゲート絶縁膜２０２を形成し、ゲート絶縁膜２０２上に、不純物を導入させたポリシリコン層２０３を形成する。ポリシリコン層２０３上に、ポリシリコンと高融点金属とが反応することを抑制するために、高融点金属窒化物からなるバリアメタル層２０４を形成する。ポリシリコン層２０３とバリアメタル層２０４との間には、高融点金属シリサイド層を形成してもよい。バリアメタル層２０４上には、高融点金属層２０５を形成する。バリアメタル層２０４および高融点金属層２０５に用いられる高融点金属としては、例えばタングステン等がある。
【０００４】
高融点金属層２０５上にハードマスク２０６を形成させた後、レジスト（図示せず）を用いて、ゲート電極を形成させる部分を残して、エッチングによりハードマスク２０６、高融点金属層２０５、バリアメタル層２０４、ポリシリコン層２０３の順に除去する。最後に、ゲート電極を形成させる部分のハードマスク２０６を除去することにより、ポリメタルゲート電極が形成される。
【０００５】
ゲート電極が交流動作を行う際には、ゲート絶縁膜２０２に発生する分布容量に対して充放電が繰り返し行われてポリシリコン層２０３とバリアメタル層２０４との間の分布界面抵抗に電流が流れるため、界面抵抗が大きくなると、トランジスタの動作速度も低下する。従って、ゲート電極としてポリメタルゲート電極を採用した論理回路の動作速度を向上させるためには、ゲート電極のポリシリコン層２０３とバリアメタル層２０４との間の界面抵抗を下げることが必要である。
【０００６】
【発明が解決しようとする課題】
従来のポリメタルゲート電極におけるポリシリコン層２０３と高融点金属層２０５との間の抵抗は、他の半導体デバイスで一般的に用いられるポリサイドゲート電極における、ポリシリコンと高融点金属シリサイドとの間の抵抗より高い。
【０００７】
特開２０００−２９４５６２の教示によると、ポリシリコン層２０３上に生じる自然酸化膜が、ポリメタルゲート電極におけるポリシリコン層２０３と高融点金属層２０５との間の抵抗を増大させる要因となる。また、バリアメタル層２０４として高融点金属窒化物を用いた場合には、高融点金属窒化物に含まれる窒素とポリシリコン層２０３に含まれるシリコンとが反応してできるシリコン窒化物からなる絶縁膜がポリシリコン層２０３上に形成されて、界面抵抗を増大させると考えられる。そのため、ゲート電極としてポリメタルゲート電極を採用した半導体デバイス、特にメモリデバイスの周辺回路やメモリ混載デバイス、またはロジックデバイスの論理回路部分において、動作速度が低下するという問題があった。
【０００８】
特開２００１−１２７１５８に、ポリシリコン層２０３と高融点金属層２０５とをコンタクトプラグで接続することにより両者の間の抵抗を低減させる方法が提案されているが、この方法によると、抵抗を十分低減させるためには、コンタクトプラグの径を十分大きくする必要があり、デバイスの微細化を行う上での障害となるという問題点があった。
【０００９】
本発明は、以上の問題点を解決するためになされたものであり、コンタクトプラグの径の大きさに影響を与えることなく、ポリメタルゲート電極におけるポリシリコンと高融点金属との間の抵抗が低減でき、従って半導体デバイスに採用された場合に半導体デバイスの動作速度を向上させることができる、半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明に係る半導体装置の製造方法は、（ａ）半導体基板を準備する工程と、（ｂ）前記半導体基板上面に絶縁膜を形成する工程と、（ｃ）前記絶縁膜上面に多結晶半導体層を形成する工程と、（ｄ）前記多結晶半導体層上面にバリア層を形成する工程と、（ｅ）前記バリア層上面に金属層を形成する工程と、（ｆ）前記多結晶半導体層と前記金属層との間に電界を形成する工程とを備える。
【００１１】
請求項２に記載の発明に係る半導体装置の製造方法は、請求項１に記載の半導体装置の製造方法であって、前記工程（ｆ）が、（ｆ−１）前記多結晶半導体層と前記金属層とにそれぞれ異なる電位を印可する工程を備える。
【００１２】
請求項３に記載の発明に係る半導体装置の製造方法は、請求項２に記載の半導体装置の製造方法であって、前記半導体基板は半導体ウェハであり、前記工程（ｆ−１）が、（ｆ−２）前記半導体ウェハの外周部において、前記金属層および前記バリア層を除去して前記多結晶半導体層を露出させる工程と、（ｆ−３）前記工程（ｆ−２）において露出した前記多結晶半導体層に、電源装置の電極を接触させる工程とを備える。
【００１３】
請求項４に記載の発明に係る半導体装置の製造方法は、請求項１に記載の半導体装置の製造方法であって、前記工程（ｆ）が、（ｆ−４）前記金属層および前記多結晶半導体層に電磁波を照射する工程を備える。
【００１４】
請求項５に記載の発明に係る半導体装置の製造方法は、請求項１に記載の半導体装置の製造方法であって、前記工程（ｆ）が、（ｆ−５）前記金属膜に電子線を照射する工程を備える。
【００１５】
請求項６に記載の発明に係る半導体装置の製造方法は、請求項１に記載の半導体装置の製造方法であって、前記工程（ｆ）が、（ｆ−６）前記金属膜をプラズマ中に配置する工程を備える。
【００１６】
請求項７に記載の発明に係る半導体装置の製造方法は、請求項４乃至請求項６のいずれかに記載の半導体装置の製造方法であって、（ｇ）前記工程（ｆ）の前に、前記多結晶半導体層と前記半導体基板とを電気的に短絡させる工程をさらに備える。
【００１７】
請求項８に記載の発明に係る半導体装置の製造方法は、請求項７に記載の半導体装置の製造方法であって、前記工程（ｇ）が、（ｇ−１）前記多結晶半導体層と、前記半導体基板を載置するステージとを電気的に導通させる工程を備える。
【００１８】
請求項９に記載の発明に係る半導体装置の製造方法は、請求項７に記載の半導体装置の製造方法であって、前記半導体基板は半導体ウェハであり、前記工程（ｇ）が、（ｇ−２）前記工程（ｂ）と（ｃ）との間に、前記半導体ウェハの外周部において前記絶縁膜を除去する工程と、（ｇ−３）前記工程（ｃ）において前記多結晶半導体層を、前記絶縁膜が除去された前記半導体ウェハの外周部上まで延設する工程とを備える。
【００１９】
請求項１０に記載の発明に係る半導体装置の製造方法は、請求項５又は請求項７乃至請求項９のいずれかに記載の半導体装置の製造方法であって、前記多結晶半導体層をアースする工程をさらに備える。
【００２０】
【発明の実施の形態】
＜実施の形態１＞
ポリシリコン上に形成された絶縁膜が、高電界をかけられることにより導通させられることは、一般的によく知られている。
【００２１】
図１は、本発明の実施の形態１に係るポリメタルゲート電極の製造方法の、一工程を示す図である。
【００２２】
シリコン基板１０１上にゲート絶縁膜１０２を形成し、ゲート絶縁膜１０２上に、不純物を導入させたポリシリコン層１０３を形成する。ポリシリコン層１０３上に、ポリシリコンと高融点金属とが反応することを抑制するために、高融点金属窒化物からなるバリアメタル層１０４を形成する。ポリシリコン層１０３とバリアメタル層１０４との間には、高融点金属シリサイド層を形成してもよい。バリアメタル層１０４上には、高融点金属層１０５を形成する。バリアメタル層１０４および高融点金属層１０５に用いられる高融点金属としては、例えばタングステン等がある。
【００２３】
ポリシリコン層１０３とバリアメタル層１０４との界面には、シリコン酸化膜もしくはシリコン窒化膜からなる、絶縁膜１０７が形成される。
【００２４】
図２に示すように、デバイスチップの１ショットの領域１０８は長方形であるため、ウェハ面内のうち外周に接する領域１０９では、露光時に１ショットの領域１０８が途中で切れてしまい、デバイスチップとして使用することができない。この外周に接する領域１０９上で、エッチングにより高融点金属層１０５、バリアメタル層１０４、ポリシリコン層１０３とバリアメタル層１０４との界面に形成された絶縁膜１０７の順に除去し、ポリシリコン層１０３を露出させると、図２のＡ−Ａ断面は図３のようになる。
【００２５】
次に、図１に示すように、露出させたポリシリコン層１０３と高融点金属層１０５にそれぞれ電源装置１１０の電極１１１および１１２を接続する。これによりウェハ面内のポリシリコン層１０３と高融点金属層１０５との間に高電界をかけて、絶縁膜１０７を劣化させる。
【００２６】
絶縁膜１０７を劣化させた後は、高融点金属層１０５上にハードマスク１０６（図示せず）を形成させて、レジスト（図示せず）を用いて、ゲート電極を形成させる部分を残して、エッチングによりハードマスク１０６（図示せず）、高融点金属層１０５、バリアメタル層１０４、絶縁膜１０７、ポリシリコン層１０３の順に除去する。
【００２７】
最後に、ゲート電極が形成される部分のハードマスク１０６（図示せず）を除去することにより、ポリメタルゲート電極が形成される。
【００２８】
＜実施の形態２＞
実施の形態１の方法では、ウェハ面内の絶縁膜１０７のうち絶縁性の弱い一部分のみが先に絶縁破壊された場合、そこから電流がリークしてしまうため、ウェハ面内の絶縁膜１０７全体が均一に（即ち、全ての独立したゲート電極の界面抵抗が下がるように）劣化されない可能性がある。
【００２９】
図４は、本発明の実施の形態２に係るポリメタルゲート電極の製造方法の、一工程を示す図である。
【００３０】
シリコン基板１０１上にゲート絶縁膜１０２を形成し、ゲート絶縁膜１０２上に、不純物を導入させたポリシリコン層１０３を形成する。ポリシリコン層１０３上に、ポリシリコンと高融点金属とが反応することを抑制するために、高融点金属窒化物からなるバリアメタル層１０４を形成する。ポリシリコン層１０３とバリアメタル層１０４との間には、高融点金属シリサイド層を形成してもよい。バリアメタル層１０４上には、高融点金属層１０５を形成する。バリアメタル層１０４および高融点金属層１０５に用いられる高融点金属としては、例えばタングステン等がある。
【００３１】
高融点金属層１０５上にハードマスク１０６を形成させた後、レジスト（図示せず）を用いて、ゲート電極を形成させる部分を残して、エッチングによりハードマスク１０６、高融点金属層１０５、バリアメタル層１０４、ポリシリコン層１０３とバリアメタル層１０４との界面に形成された絶縁膜１０７、ポリシリコン層１０３の順に除去する。
【００３２】
次に、ウェハの上方から電磁波を照射し、ウェハ面内のポリシリコン層１０３と高融点金属層１０５との間に高電界をかけて、絶縁膜１０７を劣化させる。このとき、照射する電磁波を入射させる向き、即ち波数ベクトルの向きは、全ての独立したゲート電極の十分広い範囲に電界がかかる向きであり、ゲート電極の形状により異なる。また、電磁波の強度および照射時間は、絶縁膜１０７は劣化させる程度に強く、ゲート絶縁膜１０２は劣化させない程度に弱い。この方法で高電界をかけた場合には、各々のゲート電極は既に分離されているので、いずれかのゲート電極の絶縁膜１０７で絶縁破壊が生じたとしても、他のゲート電極の絶縁膜１０７には影響を及ぼさない。従って、所定の時間、電磁波を照射することによって、ウェハ面内の独立した全てのゲート電極の絶縁膜１０７を劣化させ、界面抵抗を下げることができる。
【００３３】
最後に、ゲート電極が形成される部分のハードマスク１０６を除去することにより、ポリメタルゲート電極が形成される。
【００３４】
＜実施の形態３＞
実施の形態２の方法では、ポリシリコン層１０３とシリコン基板１０１との間にも電界がかかるため、これらの間に形成されているゲート絶縁膜１０２も劣化してしまう。従って、絶縁膜１０７は劣化させるが、ゲート絶縁膜１０２は劣化させない程度に電磁波の強度および照射時間を調節しなければならず、この調節が困難であるという問題点がある。
【００３５】
図５は、本発明の実施の形態３に係るポリメタルゲート電極の製造方法の、一工程を示す図である。
【００３６】
シリコン基板１０１上にゲート絶縁膜１０２を形成し、ゲート絶縁膜１０２上に、不純物を導入させたポリシリコン層１０３を形成する。ポリシリコン層１０３上に、ポリシリコンと高融点金属とが反応することを抑制するために、高融点金属窒化物からなるバリアメタル層１０４を形成する。ポリシリコン層１０３とバリアメタル層１０４との間には、高融点金属シリサイド層を形成してもよい。バリアメタル層１０４上には、高融点金属層１０５を形成する。バリアメタル層１０４および高融点金属層１０５に用いられる高融点金属としては、例えばタングステン等がある。
【００３７】
高融点金属層１０５上にハードマスク１０６を形成させた後、レジスト（図示せず）を用いて、ゲート電極を形成させる部分を残して、エッチングによりハードマスク１０６、高融点金属層１０５、バリアメタル層１０４、ポリシリコン層１０３とバリアメタル層１０４との界面に形成された絶縁膜１０７の順に除去することにより、ポリシリコン層１０３を露出させる。
【００３８】
次に、ポリシリコン層１０３とシリコン基板１０１とを、導線１１４を用いて電気的に短絡させる。図５に示すように、露出させたポリシリコン層１０３の表面に導線１１４の一端の電極１１５を接触させ、シリコン基板１０１の裏面に接触させた電気伝導率の高いウェハステージ１１３に導線のもう一端の電極１１６を接触させる。
【００３９】
この状態でウェハの上方から電磁波を照射すると、ポリシリコン層１０３とシリコン基板１０１との間には電位差は生じないため、ゲート絶縁膜１０２を劣化させることなく、絶縁膜１０７のみを選択的に劣化させることができる。
【００４０】
絶縁膜１０７を劣化させた後は、ゲート電極を形成させる部分を残して、エッチングによりポリシリコン層１０３を除去する。
【００４１】
最後に、ゲート電極を形成させる部分のハードマスク１０６を除去することにより、ポリメタルゲート電極が形成される。
【００４２】
＜実施の形態４＞
実施の形態３の方法では、ポリシリコン層１０３とシリコン基板１０１とを電気的に短絡させるために、電極１１５および１１６を備えた導線１１４を準備し、ポリシリコン層１０３とシリコン基板１０１とに接触させなければならず、必要な工程数および装置数が増えてしまうという問題点がある。
【００４３】
図６〜８は、本発明の実施の形態４に係るポリメタルゲート電極の製造方法の、一工程を示す図である。
【００４４】
まず、シリコン基板１０１上にゲート絶縁膜１０２を形成する。次に、露光時に１ショットの領域が途中で切れてしまうためデバイスチップとして使用することができない、外周に接する領域上で、ゲート絶縁膜１０２をエッチングにより除去しシリコン基板１０１を露出させる。
【００４５】
次に、図７に示すように、露出させたシリコン基板１０１およびゲート絶縁膜１０２上に、不純物を導入させたポリシリコン層１０３を形成することにより、ゲート絶縁膜１０２がエッチングにより除去された領域で、シリコン基板１０１とポリシリコン層１０３が電気的に短絡する。
【００４６】
次に、図６に示すように、ポリシリコン層１０３上に、ポリシリコンと高融点金属とが反応することを抑制するために、高融点金属窒化物からなるバリアメタル層１０４を形成する。ポリシリコン層１０３とバリアメタル層１０４との間には、高融点金属シリサイド層を形成してもよい。バリアメタル層１０４上には、高融点金属層１０５を形成する。バリアメタル層１０４および高融点金属層１０５に用いられる高融点金属としては、例えばタングステン等がある。
【００４７】
高融点金属層１０５上にハードマスク１０６を形成させた後、レジスト（図示せず）を用いて、ゲート電極を形成させる部分を残して、エッチングによりハードマスク１０６、高融点金属層１０５、バリアメタル層１０４、ポリシリコン層１０３とバリアメタル層１０４との界面に形成された絶縁膜１０７の順に除去することにより、ポリシリコン層１０３を露出させる。
【００４８】
この状態でウェハの上方から電磁波を照射すると、ポリシリコン層１０３とシリコン基板１０１との間には電位差は生じないため、ゲート絶縁膜１０２を劣化させることなく、絶縁膜１０７のみを選択的に劣化させることができる。
【００４９】
絶縁膜１０７を劣化させた後は、ゲート電極を形成させる部分を残して、エッチングによりポリシリコン層１０３を除去すると、図８に示すように、ポリシリコン層１０３とシリコン基板とが電気的に短絡している部分は、他のゲート電極が形成される部分とは絶縁される。
【００５０】
最後に、ゲート電極を形成させる部分のハードマスク１０６を除去することにより、ポリメタルゲート電極が形成される。
【００５１】
この方法では、導線の電極を接触させることなくシリコン基板１０１とポリシリコン層１０３とを電気的に短絡させることができるため、導線等の装置や、導線を接触させる工程を減らすことができる。
【００５２】
＜実施の形態５＞
実施の形態２乃至実施の形態４の方法では、ウェハの上方から電磁波を照射することによりウェハ面内のポリシリコン層１０３と高融点金属層１０５に高電界をかけて、絶縁膜１０７を劣化させる。しかし、電磁波を使用した場合には、電磁波を発生させる装置を別途に準備しなければならないという問題点がある。
【００５３】
図９は、本発明の実施の形態５に係るポリメタルゲート電極の製造方法の、一工程を示す図である。
【００５４】
この方法では、電磁波ではなく電子線を照射（エレクトロンシャワー）することにより、ウェハ面内のポリシリコン層１０３と高融点金属層１０５との間に高電界をかけている。エレクトロンシャワーは、一般的な半導体製造工程において、ウェハにイオン注入を行う際に、イオンでウェハが帯電してゲート絶縁膜が破壊されるのを防ぐために用いられているが、この方法を用いて高融点金属１０５を帯電させることにより、ポリシリコン層１０３と高融点金属層１０５との間に高電界をかける。
【００５５】
シリコン基板１０１上にゲート絶縁膜１０２を形成し、ゲート絶縁膜１０２上に、不純物を導入させたポリシリコン層１０３を形成する。ポリシリコン層１０３上に、ポリシリコンと高融点金属とが反応することを抑制するために、高融点金属窒化物からなるバリアメタル層１０４を形成する。ポリシリコン層１０３とバリアメタル層１０４との間には、高融点金属シリサイド層を形成してもよい。バリアメタル層１０４上には、高融点金属層１０５を形成する。バリアメタル層１０４および高融点金属層１０５に用いられる高融点金属としては、例えばタングステン等がある。
【００５６】
高融点金属層１０５上にハードマスク１０６を形成させた後、レジスト（図示せず）を用いて、ゲート電極を形成させる部分を残して、エッチングによりハードマスク１０６、高融点金属層１０５、バリアメタル層１０４、ポリシリコン層１０３とバリアメタル１０４との界面に形成された絶縁膜１０７の順に除去することにより、ポリシリコン層１０３を露出させる。
【００５７】
次に、ポリシリコン層１０３とシリコン基板１０１とを、導線１１４を用いて電気的に短絡させる。図９に示すように、露出させたポリシリコン層１０３の表面に導線１１４の一端の電極１１５を接触させ、シリコン基板１０１の裏面に接触させた電気伝導率の高いウェハステージ１１３に導線のもう一端の電極１１６を接触させる。
【００５８】
この状態でウェハの上方から電子線を照射すると、ポリシリコン層１０３とシリコン基板１０１との間には電位差は生じないため、ゲート絶縁膜１０２を劣化させることなく、絶縁膜１０７のみを選択的に劣化させることができる。
【００５９】
絶縁膜１０７を劣化させた後は、ゲート電極を形成させる部分を残して、エッチングによりポリシリコン層１０３を除去する。
【００６０】
最後に、ゲート電極を形成させる部分のハードマスク１０６を除去することにより、ポリメタルゲート電極が形成される。
【００６１】
この方法では、半導体デバイスの製造工程において一般的に用いられている電子線放出装置を用いるため、その装置を流用することにより必要な装置数を低減することができる。
【００６２】
＜実施の形態６＞
実施の形態５の方法では、ポリシリコン層１０３とシリコン基板１０１とを電気的に短絡させるために、電極１１５および１１６を備えた導線１１４を準備し、ポリシリコン層１０３とシリコン基板１０１とに接触させなければならず、必要な工程数および装置数が増えてしまうという問題点がある。
【００６３】
図１０は、本発明の実施の形態６に係るポリメタルゲート電極の製造方法の、一工程を示す図である。
【００６４】
まず、シリコン基板１０１上にゲート絶縁膜１０２を形成する。次に、露光時に１ショットの領域が途中で切れてしまうためデバイスチップとして使用することができない、外周に接する領域上でゲート絶縁膜１０２をエッチングにより除去しシリコン基板１０１を露出させる。
【００６５】
次に、露出させたシリコン基板１０１およびゲート絶縁膜１０２上に、不純物を導入させたポリシリコン層１０３を形成することにより、ゲート絶縁膜１０２がエッチングにより除去された領域でシリコン基板１０１とポリシリコン層１０３が電気的に短絡する。
【００６６】
次に、ポリシリコン層１０３上に、ポリシリコンと高融点金属とが反応することを抑制するために、高融点金属窒化物からなるバリアメタル層１０４を形成する。ポリシリコン層１０３とバリアメタル層１０４との間には、高融点金属シリサイド層を形成してもよい。バリアメタル層１０４上には、高融点金属層１０５を形成する。バリアメタル層１０４および高融点金属層１０５に用いられる高融点金属としては、例えばタングステン等がある。
【００６７】
高融点金属層１０５上にハードマスク１０６を形成させた後、レジスト（図示せず）を用いて、ゲート電極を形成させる部分を残して、エッチングによりハードマスク１０６、高融点金属層１０５、バリアメタル層１０４、ポリシリコン層１０３とバリアメタル層１０４との界面に形成された絶縁膜１０７の順に除去することにより、ポリシリコン層１０３を露出させる。
【００６８】
この状態でウェハの上方から電子線を照射すると、ポリシリコン層１０３とシリコン基板１０１との間には電位差は生じないため、ゲート絶縁膜１０２を劣化させることなく、絶縁膜１０７のみを選択的に劣化させることができる。
【００６９】
絶縁膜１０７を劣化させた後は、ゲート電極を形成させる部分を残して、エッチングによりポリシリコン層１０３を除去する。
【００７０】
最後に、ゲート電極が形成させる部分のハードマスク１０６を除去することにより、ポリメタルゲート電極が形成される。
【００７１】
この方法では、導線の電極を接触させることなくシリコン基板１０１とポリシリコン層１０３とを電気的に短絡させることができるため、導線等の装置や、導線を接触させる工程を減らすことができる。
【００７２】
＜実施の形態７＞
実施の形態５又は実施の形態６の方法では、ウェハの上方から電子線を照射（エレクトロンシャワー）することによりウェハ面内のポリシリコン層１０３と高融点金属層１０５との間に高電界をかけて、ポリシリコン層１０３とバリアメタル層１０４との界面に形成された絶縁膜１０７を劣化させる。しかし、電子線を使用した場合には、高融点金属層１０５だけではなくポリシリコン層１０３にも電子が蓄積される。そのため、ポリシリコン層１０３と高融点金属層１０５との間にかかる電界が弱められてしまうという問題点がある。
【００７３】
図１１および１２は、本発明の実施の形態７に係るポリメタルゲート電極の製造方法の、一工程を示す図である。
【００７４】
ポリシリコン層１０３とシリコン基板１０１とを電気的に短絡させた後に、シリコン基板１０１の裏面に接触させた電気伝導率の高いウェハステージ１１３を導線等を用いてアースさせる。
【００７５】
この状態でウェハの上方から電子線を照射すると、ポリシリコン層１０３とシリコン基板１０１との間には電位差は生じないため、ゲート絶縁膜１０２を劣化させることなく、絶縁膜１０７のみを選択的に劣化させることができる。
【００７６】
また、アースを行うことにより、ポリシリコン層１０３には電子が蓄積されなくなるため、ポリシリコン層１０３と高融点金属層１０５との間にかかる電界を弱めることなく保持することができる。
【００７７】
＜実施の形態８＞
実施の形態５乃至実施の形態７の方法では、ウェハの上方から電子線を照射することによりウェハ面内のポリシリコン層１０３と高融点金属層１０５との間に高電界をかけて、ポリシリコン層１０３とバリアメタル層１０４との界面に形成された絶縁膜１０７を劣化させる。
【００７８】
図１３は、本発明の実施の形態８に係るポリメタルゲート電極の製造方法の、一工程を示す図である。
【００７９】
この方法では、電子線の照射（エレクトロンシャワー）ではなく、ウェハをプラズマに晒すことにより、ウェハ面内のポリシリコン層１０３と高融点金属層１０５との間に高電界をかけている。プラズマ生成装置は、一般的な半導体製造工程において、プラズマＣＶＤ等で用いられているが、この方法を用いてポリシリコン層１０３と高融点金属層１０５との間に高電界をかける。
【００８０】
シリコン基板１０１上にゲート絶縁膜１０２を形成し、ゲート絶縁膜１０２上に、不純物を導入させたポリシリコン層１０３を形成する。ポリシリコン層１０３上に、ポリシリコンと高融点金属とが反応することを抑制するために、高融点金属窒化物からなるバリアメタル層１０４を形成する。ポリシリコン層１０３とバリアメタル層１０４との間には、高融点金属シリサイド層を形成してもよい。バリアメタル層１０４上には、高融点金属層１０５を形成する。バリアメタル層１０４および高融点金属層１０５に用いられる高融点金属としては、例えばタングステン等がある。
【００８１】
高融点金属層１０５上にハードマスク１０６を形成させた後、レジスト（図示せず）を用いて、ゲート電極を形成させる部分を残して、エッチングによりハードマスク１０６、高融点金属層１０５、バリアメタル層１０４、ポリシリコン層１０３とバリアメタル層１０４との界面に形成された絶縁膜１０７の順に除去することにより、ポリシリコン層１０３を露出させる。
【００８２】
次に、ポリシリコン層１０３とシリコン基板１０１とを、導線１１３を用いて電気的に短絡させる。図１３に示すように、露出させたポリシリコン層１０３の表面に導線１１４の一端の電極１１５を接触させ、シリコン基板１０１の裏面に接触させた電気伝導率の高いウェハステージ１１３に導線のもう一端の電極１１６を接触させる。
【００８３】
この状態でウェハ全体をプラズマ生成空間１１７中でプラズマに晒すと、ポリシリコン層１０３とシリコン基板１０１との間には電位差は生じないため、ゲート絶縁膜１０２を劣化させることなく、絶縁膜１０７のみを選択的に劣化させることができる。
【００８４】
絶縁膜１０７を劣化させた後は、ゲート電極を形成させる部分を残して、エッチングによりポリシリコン層１０３を除去する。
【００８５】
最後に、ゲート電極を形成させる部分のハードマスク１０６を除去することにより、ポリメタルゲート電極が形成される。
【００８６】
この方法では、半導体デバイスの製造工程において一般的に用いられているプラズマ生成装置装置を用いるため、その装置を流用することにより必要な装置数を低減することができる。
【００８７】
＜実施の形態９＞
実施の形態８の方法では、ポリシリコン層１０３とシリコン基板１０１とを電気的に短絡させるために、電極１１５および１１６を備えた導線１１４を準備し、ポリシリコン層１０３とシリコン基板１０１とに接触させなければならず、必要な工程数および装置数が増えてしまうという問題点がある。
【００８８】
図１４は、本発明の実施の形態９に係るポリメタルゲート電極の製造方法の、一工程を示す図である。
【００８９】
まず、シリコン基板１０１上にゲート絶縁膜１０２を形成する。次に、露光時に１ショットの領域が途中で切れてしまうためデバイスチップとして使用することができない、外周に接する領域上でゲート絶縁膜１０２をエッチングにより除去しシリコン基板１０１を露出させる。
【００９０】
次に、露出させたシリコン基板１０１およびゲート絶縁膜１０２上に、不純物を導入させたポリシリコン層１０３を形成することにより、ゲート絶縁膜１０２がエッチングにより除去された領域でシリコン基板１０１とポリシリコン層１０３が電気的に短絡する。
【００９１】
次に、ポリシリコン層１０３上に、ポリシリコンと高融点金属とが反応することを抑制するために、高融点金属窒化物からなるバリアメタル層１０４を形成する。ポリシリコン層１０３とバリアメタル層１０４との間には、高融点金属シリサイド層を形成してもよい。バリアメタル層１０４上には、高融点金属層１０５を形成する。バリアメタル層１０４および高融点金属層１０５に用いられる高融点金属としては、例えばタングステン等がある。
【００９２】
高融点金属層１０５上にハードマスク１０６を形成させた後、レジスト（図示せず）を用いて、ゲート電極を形成させる部分を残して、エッチングによりハードマスク１０６、高融点金属層１０５、バリアメタル層１０４、ポリシリコン層１０３とバリアメタル層１０４との界面に形成された絶縁膜１０７の順に除去することにより、ポリシリコン層１０３を露出させる。
【００９３】
この状態でウェハ全体をプラズマ生成空間１１７中でプラズマに晒すと、ポリシリコン層１０３とシリコン基板１０１との間には電位差は生じないため、ゲート絶縁膜１０２を劣化させることなく、絶縁膜１０７のみを選択的に劣化させることができる。
【００９４】
絶縁膜１０７を劣化させた後は、ゲート電極を形成させる部分を残して、エッチングによりポリシリコン層１０３を除去する。
【００９５】
最後に、ゲート電極を形成させる部分のハードマスク１０６を除去することにより、ポリメタルゲート電極が形成される。
【００９６】
この方法では、導線の電極を接触させることなくシリコン基板１０１とポリシリコン層１０３とを電気的に短絡させることができるため、導線等の装置や、導線を接触させる工程を減らすことができる。
【００９７】
なお、プラズマを用いてポリシリコン層１０３と高融点金属層１０５との間に高電界をかける場合には、ゲート絶縁膜１０２が劣化しないことが検証により確認されているが、アースが必要な場合には、実施の形態８および９においても、実施の形態７と同様の方法でアースを行うことが可能である。
【００９８】
【発明の効果】
以上、説明したように、請求項１に記載の発明に係る半導体装置の製造方法は、（ａ）半導体基板を準備する工程と、（ｂ）前記半導体基板上面に絶縁膜を形成する工程と、（ｃ）前記絶縁膜上面に多結晶半導体層を形成する工程と、（ｄ）前記多結晶半導体層上面にバリア層を形成する工程と、（ｅ）前記バリア層上面に金属層を形成する工程と、（ｆ）前記多結晶半導体層と前記金属層との間に電界を形成する工程とを備えるので、前記多結晶半導体層と前記バリア層との界面に形成される絶縁膜を劣化させることができる。
【００９９】
また、請求項２に記載の発明に係る半導体装置の製造方法は、請求項１に記載の半導体装置の製造方法であって、前記工程（ｆ）が、（ｆ−１）前記多結晶半導体層と前記金属層とにそれぞれ異なる電位を印可する工程を備えるので、前記多結晶半導体層と前記バリア層との界面に形成される絶縁膜を劣化させることができる。
【０１００】
また、請求項３に記載の発明に係る半導体装置の製造方法は、請求項２に記載の半導体装置の製造方法であって、前記半導体基板は半導体ウェハであり、前記工程（ｆ−１）が、（ｆ−２）前記半導体ウェハの外周部において、前記金属層および前記バリア層を除去して前記多結晶半導体層を露出させる工程と、（ｆ−３）前記工程（ｆ−２）において露出した前記多結晶半導体層に、電源装置の電極を接触させる工程とを備えるので、前記多結晶半導体層と前記バリア層との界面に形成される絶縁膜を劣化させることができる。
【０１０１】
また、請求項４に記載の発明に係る半導体装置の製造方法は、請求項１に記載の半導体装置の製造方法であって、前記工程（ｆ）が、（ｆ−４）前記金属層および前記多結晶半導体層に電磁波を照射する工程を備えるので、前記多結晶半導体層と前記バリア層との界面に形成される絶縁膜を均一に劣化させることができる。
【０１０２】
また、請求項５に記載の発明に係る半導体装置の製造方法は、請求項１に記載の半導体装置の製造方法であって、前記工程（ｆ）が、（ｆ−５）前記金属膜に電子線を照射する工程を備えるので、前記多結晶半導体層と前記バリア層との界面に形成される絶縁膜を劣化させる工程において、必要な装置数を低減することができる。
【０１０３】
また、請求項６に記載の発明に係る半導体装置の製造方法は、請求項１に記載の半導体装置の製造方法であって、前記工程（ｆ）が、（ｆ−６）前記金属膜をプラズマ中に配置する工程を備えるので、前記多結晶半導体層と前記バリア層との界面に形成される絶縁膜を劣化させる工程において、必要な装置数を低減することができる。
【０１０４】
また、請求項７に記載の発明に係る半導体装置の製造方法は、請求項４乃至請求項６のいずれかに記載の半導体装置の製造方法であって、（ｇ）前記工程（ｆ）の前に、前記多結晶半導体層と前記半導体基板とを電気的に短絡させる工程をさらに備えるので、前記絶縁膜を劣化させることなく、前記多結晶半導体層と前記バリア層との界面に形成される絶縁膜を劣化させることができる。
【０１０５】
また、請求項８に記載の発明に係る半導体装置の製造方法は、請求項７に記載の半導体装置の製造方法であって、前記工程（ｇ）が、（ｇ−１）前記多結晶半導体層と、前記半導体基板を戴置するステージとを電気的に導通させる工程を備えるので、前記絶縁膜を劣化させることなく、前記多結晶半導体層と前記バリア層との界面に形成される絶縁膜を劣化させることができる。
【０１０６】
また、請求項９に記載の発明に係る半導体装置の製造方法は、請求項７に記載の半導体装置の製造方法であって、前記半導体基板は半導体ウェハであり、前記工程（ｇ）が、（ｇ−２）前記工程（ｂ）と（ｃ）との間に、前記半導体ウェハの外周部において前記絶縁膜を除去する工程と、（ｇ−３）前記工程（ｃ）において前記多結晶半導体層を、前記絶縁膜が除去された前記半導体ウェハの外周部上まで延設する工程とを備えるので、前記多結晶半導体層と前記バリア層との界面に形成される絶縁膜を劣化させる工程において、必要な工程数と装置数を低減することができる。
【０１０７】
また、請求項１０に記載の発明に係る半導体装置の製造方法は、請求項５又は請求項７乃至請求項９のいずれかに記載の半導体装置の製造方法であって、前記多結晶半導体層をアースする工程を備えるので、前記多結晶半導体層が帯電することなく、従って前記多結晶半導体層と前記金属層との間に形成される電界を弱めることなく保持したまま、前記多結晶半導体層と前記バリア層との界面に形成される絶縁膜を劣化させることができる。
【図面の簡単な説明】
【図１】実施の形態１に係るゲート電極の製造工程を示す断面図である。
【図２】実施の形態１に係るシリコンウェハを示す平面図である。
【図３】実施の形態１に係るゲート電極の製造工程を示す断面図である。
【図４】実施の形態２に係るゲート電極の製造工程を示す断面図である。
【図５】実施の形態３に係るゲート電極の製造工程を示す断面図である。
【図６】実施の形態４に係るゲート電極の製造工程を示す断面図である。
【図７】実施の形態４に係るゲート電極の製造工程を示す断面図である。
【図８】実施の形態４に係るゲート電極の製造工程を示す断面図である。
【図９】実施の形態５に係るゲート電極の製造工程を示す断面図である。
【図１０】実施の形態６に係るゲート電極の製造工程を示す断面図である。
【図１１】実施の形態７に係るゲート電極の製造工程を示す断面図である。
【図１２】実施の形態７に係るゲート電極の製造工程を示す断面図である。
【図１３】実施の形態８に係るゲート電極の製造工程を示す断面図である。
【図１４】実施の形態９に係るゲート電極の製造工程を示す断面図である。
【図１５】従来のゲート電極の製造工程を示す断面図である。
【符号の説明】
１０１　シリコン基板、１０２　ゲート絶縁膜、１０３　ポリシリコン層、１０４　バリアメタル層、１０５　高融点金属層、１０６　ハードマスク、１０７絶縁膜、１０８　１ショットの領域、１０９　外周に接する領域、１１０　電源装置、１１１，１１２　電極、１１３　ウェハステージ、１１４　導線、１１５，１１６　電極、１１７　プラズマ生成空間、２０１　シリコン基板、２０２ゲート絶縁膜、２０３　ポリシリコン層、２０４　バリアメタル層、２０５　高融点金属層、２０６　ハードマスク。
【図１】
2004023040.tif 000003
【図２】
2004023040.tif 000004
【図３】
2004023040.tif 000005
【図４】
2004023040.tif 000006
【図５】
2004023040.tif 000007
【図６】
2004023040.tif 000008
【図７】
2004023040.tif 000009
【図８】
2004023040.tif 000010
【図９】
2004023040.tif 000011
【図１０】
2004023040.tif 000012
【図１１】
2004023040.tif 000013
【図１２】
2004023040.tif 000014
【図１３】
2004023040.tif 000015
【図１４】
2004023040.tif 000016
【図１５】
2004023040.tif 000017