(57)【要約】【課題】  比較的低い電圧での駆動においても、信号歪を低減でき、ダイナミックレンジの広いＩＣ化に適したオーディオ信号増幅回路およびこれを有する電子機器を提供することにある。【解決手段】  この発明は、基準電位に対する電源電圧あるいはこれらの間の電圧で動作する第１、第２および第３の差動増幅回路と、相補型駆動となる第１および第２のトランジスタを有する出力段回路と、入力端子に接続された第１抵抗と、第１の差動増幅回路の出力に接続された第２の抵抗と、出力段回路の出力端子に接続された第１および第２の帰還抵抗とを備えているものである。【選択図】    図１
2004343721.tif 000002
【特許請求の範囲】
【請求項１】
基準電位に対する電源電圧あるいはこの電源電圧の間の電圧で動作する第１、第２および第３の差動増幅回路と、
相補型駆動となる第１および第２のトランジスタを有する出力段回路と、
入力端子に接続された第１抵抗と、
前記第１の差動増幅回路の出力に接続された第２の抵抗と、
前記出力段回路の出力端子に接続された第１および第２の帰還抵抗とを備え、
前記第１の差動増幅回路が前記第１の抵抗を介して入力信号を受けて出力信号を前記第２の抵抗を介して前記第２および第３の差動増幅回路に入力し、前記第２の差動増幅回路が前記第１および第２のトランジスタの一方を駆動し、前記第３の差動増幅回路が前記第１および第２のトランジスタの他方を駆動し、前記出力段回路の出力信号が前記第１の帰還抵抗を介して前記第１の差動増幅回路の入力に帰還され、かつ、前記第２の帰還抵抗を介して前記第２および第３の差動増幅回路の入力に帰還されるオーディオ信号増幅回路。
【請求項２】
前記第１，第２および第３の差動増幅回路の少なくとも１つは、非反転動作の増幅回路であり、前記基準電位はグランドである請求項１記載のオーディオ信号増幅回路。
【請求項３】
前記第１、第２および第３の差動増幅回路の入出力信号の振幅基準電圧のレベルと前記出力段回路の前記出力信号の振幅基準電圧のレベルは、前記電源電圧に対して実質的にその１／２の電圧である請求項２記載のオーディオ信号増幅回路。
【請求項４】
前記第２の差動増幅回路は、その入力信号において前記１／２の電圧を越えた電圧信号のときに前記第１のトランジスタを駆動し、前記１／２の電圧未満の電圧信号のときに前記第１のトランジスタをＯＦＦにし、前記第３の差動増幅回路は、その入力信号において前記１／２の電圧未満の電圧信号のときに前記第２のトランジスタを駆動し、前記１／２の電圧を越えた電圧信号のときに前記第２のトランジスタをＯＦＦにする請求項３記載のオーディオ信号増幅回路。
【請求項５】
前記第１、第２および第３の差動増幅回路は、非反転動作の増幅回路であり、前記出力段回路の前記第１および第２のトランジスタは、Ｃ−ＭＯＳＦＥＴトランジスタである請求項４記載のオーディオ信号増幅回路。
【請求項６】
前記第１のトランジスタは、ＰチャネルＭＯＳＦＥＴトランジスタであり、前記第２のトランジスタは、ＮチャネルＭＯＳＦＥＴトランジスタであり、前記第２の差動増幅回路は、その入力信号において前記１／２の電圧未満の電圧信号のときに前記第１のトランジスタを駆動し、前記１／２の電圧を越えた電圧信号のときに前記第１のトランジスタをＯＦＦにし、前記第３の差動増幅回路は、その入力信号において前記１／２の電圧を越えた電圧信号のときに前記第２のトランジスタを駆動し、前記１／２の電圧未満の電圧信号のときに前記第２のトランジスタをＯＦＦにする請求項５記載のオーディオ信号増幅回路。
【請求項７】
前記第１、第２および第３の差動増幅回路は、実質的に同一の回路で構成されている請求項６記載のオーディオ信号増幅回路。
【請求項８】
前記第１、第２および第３の差動増幅回路の少なくとも１つは、ＰＮＰトランジスタがＮＰＮトランジスタとされ、ＮＰＮトランジスタがＰＮＰトランジスタとされた回路になっている請求項７記載のオーディオ信号増幅回路。
【請求項９】
前記第１、第２および第３の差動増幅回路の(+)入力側には前記電源電圧に対して前記１／２の電圧が入力され、(-)入力側に入力信号を受ける請求項７記載のオーディオ信号増幅回路。
【請求項１０】
前記第１、第２および第３の差動増幅回路は、それぞれ一対の差動トランジスタとこれら差動トランジスタにそれぞれ接続された第１および第２の負荷抵抗とを有し、これら負荷抵抗から得られる電圧信号を電流信号として取出すカレントミラー回路とこのカレントミラー回路の入力トランジスタおよび出力側トランジスタの動作電流をそれぞれ設定する第１および第２の定電流源とを有する請求項７記載のオーディオ信号増幅回路。
【請求項１１】
基準電位に対する電源電圧あるいはこの電源電圧の間の電圧で動作する第１、第２および第３の差動増幅回路と、
相補型駆動となる第１および第２のトランジスタを有する出力段回路と、
入力端子に接続された第１抵抗と、
前記第１の差動増幅回路の出力に接続された第２の抵抗と、
前記出力段回路の出力端子に接続された第１および第２の帰還抵抗とを備え、
前記第１の差動増幅回路が前記第１の抵抗を介して入力信号を受けて出力信号を前記第２の抵抗を介して前記第２および第３の差動増幅回路に入力し、前記第２の差動増幅回路が前記第１および第２のトランジスタの一方を駆動し、前記第３の差動増幅回路が前記第１および第２のトランジスタの他方を駆動し、前記出力段回路の出力信号が前記第１の帰還抵抗を介して前記第１の差動増幅回路の入力に帰還され、かつ、前記第２の帰還抵抗を介して前記第２および第３の差動増幅回路の入力に帰還されるオーディオ信号増幅回路を有する電子機器。
【請求項１２】
前記第１，第２および第３の差動増幅回路の少なくとも１つは、非反転動作の増幅回路であり、前記出力段回路の前記第１および第２のトランジスタは、Ｃ−ＭＯＳＦＥＴトランジスタであり、前記基準電位はグランドである請求項１１記載の電子機器。
【請求項１３】
前記電子機器は、電話機である請求項１２記載の電子機器。
【請求項１４】
前記電話器は、携帯型電話である請求項１３記載の電子機器。
【請求項１５】
前記電子機器は、携帯型電子機器ある請求項１２載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、オーディオ信号増幅回路およびこれを有する電子機器に関し、詳しくは、携帯電話機、固定電話機、携帯端末装置等の携帯型電子機器、パーソナルコンピュータ等の電子機器におけるオーディオシステムに用いられるオーディオ信号増幅回路において、比較的低い電圧での駆動においても、信号歪を低減でき、ダイナミックレンジの広いＩＣ化に適したオーディオ信号増幅回路に関する。
【背景技術】
【０００２】
従来、携帯電話機、固定電話機、携帯端末装置等の携帯型電子機器、パーソナルコンピュータ等の電子機器におけるオーディオシステムにあっては、電源電圧がＤＣ６Ｖ程度か、これ以下の比較的低い電圧で動作させるものが多い。そのためダイナミックレンジが狭くなる問題がある。
携帯電話機、携帯端末装置等の携帯型電子機器に適するプッシュプル動作の低電圧駆動の増幅回路としては、カレントミラー回路をドライブ段に用いてダイナミックレンジを拡大した回路が公知になっている（特許文献１，２）。
ところで、音響用のオーディオシステムでは、最終出力段にＭＯＳ回路のＦＥＴトランジスタを用いて、歪み率を低く抑え、ダイナミックレンジを大きくしたパワーアンプが使用され、公知である（特許文献３）。さらに、この種のオペアンプとしては、バイポーラトランジスタで最終段のＣ−ＭＯＳＦＥＴの出力段を駆動するＢｉ−ＣＭＯＳ回路が周知である。
【特許文献１】特開平５−３０８２２８号公報
【特許文献２】特開平９−４６１４６号公報
【特許文献２】特開平１１−１０３２１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
携帯電話機、固定電話機、携帯端末装置等の携帯型電子機器、パーソナルコンピュータ等におけるオーディオシステムにおいては、近年、音質の向上と出力の増強が期待され、また、その要請が強い。しかも、消費電力の低減の要請もある。
バイポーラトランジスタを最終段に用いる場合には、アイドリング電流を抑制しないと、無信号時の電力損失が大きくなる問題がある。先の特開平９−４６１４６号の技術では、この問題を解決している。しかし、これは、ドライブ段の回路構成が多少複雑になる欠点がある。
そこで、最終出力段にＣ−ＭＯＳ回路のＦＥＴトランジスタを用いて、アイドリング電流を抑制することが考えられるが、ＤＣ６Ｖ以下の比較的低い電圧での駆動においてバイポーラでＭＯＳＦＥＴを駆動するプッシュプル動作のＣＭＯＳオペアンプにした場合には、ＭＯＳＦＥＴの駆動が十分に行えず、ダイナミックレンジが小さくなる問題が残る。
【０００４】
また、プッシュプル動作のＣＭＯＳオペアンプにした場合には、正位相側も逆位相側もそれぞれ異なるバイアス設定となる。その上で最終段をドライブすることが必要になるため、ボーデ線図（あるいはボード線図＝周波数対総合ゲインのグラフ）上におけるポール（曲点）の数が多くなって、低電圧駆動にするとクロスオーバ歪みが多くなり、出力を大きくすると発振し易い。
この発明の目的は、このような従来技術の問題点を解決するものであって、比較的低い電圧での駆動においても、信号歪を低減でき、ダイナミックレンジの広いＩＣ化に適したオーディオ信号増幅回路またはこれを有する電子機器を提供することにある。
【課題を解決するための手段】
【０００５】
このような目的を達成するためのこの発明のオーディオ信号増幅回路またはこれを有する電子機器の構成は、基準電位に対する電源電圧あるいはこの電源電圧の間の電圧で動作する第１、第２および第３の差動増幅回路と、相補型駆動となる第１および第２のトランジスタを有する出力段回路と、入力端子に接続された第１抵抗と、第１の差動増幅回路の出力に接続された第２の抵抗と、出力段回路の出力端子に接続された第１および第２の帰還抵抗とを備えていて、
第１の差動増幅回路が第１の抵抗を介して入力信号を受けて出力信号を第２の抵抗を介して第２および第３の差動増幅回路に入力し、第２の差動増幅回路が第１および第２のトランジスタの一方を駆動し、第３の差動増幅回路が第１および第２のトランジスタの他方を駆動し、出力段回路の出力信号が第１の帰還抵抗を介して第１の差動増幅回路の入力に帰還され、かつ、第２の帰還抵抗を介して第２および第３の差動増幅回路の入力に帰還されるものである。
【発明の効果】
【０００６】
このように、この発明にあっては、第１、第２および第３の３個の差動増幅回路により相補型駆動の最終出力段トランジスタに対するドライブ回路を構成する。そして、各差動増幅回路を基準電位（グランド）に対する電源電圧あるいはこれらの間の電圧で動作させるようにする。このことで、比較的低い電圧で出力段回路に対する駆動信号を生成できる。さらに、出力段回路の出力信号を第１の差動増幅回路に帰還させるとともに、第２および第３の差動増幅回路の入力に帰還させる二重帰還回路を構成する。
この場合、特に、第１、第２および第３の差動増幅回路の回路構成を実質的に同一にすれば、ボーデ線図上におけるポールの数が低減でき、出力段回路の出力信号が第１の帰還抵抗と第２の帰還抵抗を介して入力側に二重に帰還されているので、クロスオーバ歪み等が低減され、出力が多少大きくなっても回路発振が抑制される。さらに、出力段回路の第１および第２のトランジスタをＣ−ＭＯＳＦＥＴトランジスタとすればアイドリング電流を低減できる。
その結果、信号歪を低減でき、ダイナミックレンジが広く、ＩＣ化に適したオーディオ信号増幅回路およびこれを有する電子機器を実現できる。
【発明を実施するための最良の形態】
【０００７】
図１は、この発明のオーディオ信号増幅回路を適用した一実施例のオーディオ出力回路を中心としたブロック図、図２は、その具体例な回路の一例の説明図、
図３は、図１における差動増幅回路の他の具体例の説明図、図４は、図１における差動増幅回路のさらに他の具体例の説明図、そして、図５は、図１における差動増幅回路のさらに他の具体例の説明図である。
【実施例１】
【０００８】
図１において、１０は、オーディオ出力回路である。オーディオ出力回路１０は、差動増幅回路１，２，３からなるドライブ段回路４と、このドライブ段により駆動されるＣ−ＭＯＳＦＥＴの出力段回路５、そして抵抗Ｒ1，Ｒ2，Ｒ3，Ｒ4とからなる。なお、５ａは出力段回路５の出力端子であり、４ａはドライブ段回路４の入力端子である。
差動増幅回路１，２，３は、それぞれ同じ回路構成のものであり、それぞれに電源ライン＋ＶDD（その電源電圧を＋ＶDDとする）から電力供給を受けて、電源電圧＋ＶDDとグランドＧＮＤとの間で動作する。差動増幅回路１は、(-)入力側（反転入力側）を入力端子とした非反転動作の増幅回路であり、その(-)入力側は、抵抗Ｒ1と抵抗Ｒ2の直列回路の接続点Ｎ1に接続され、その(+)入力側（非反転入力側）は、所定のバイアスラインＶａ（＝＋ＶDD／２）に接続されている。抵抗Ｒ1と抵抗Ｒ2の直列回路は、オーディオ出力回路１０の増幅率を決める抵抗であって、抵抗Ｒ1がその基準抵抗であり、これの残りの一端が入力端子４ａに接続されている。抵抗Ｒ2の残りの一端は、出力端子５ａ側に接続され、出力信号を入力側に帰還する帰還抵抗になっている。
【０００９】
なお、差動増幅回路１は、出力側に反転記号が記述されているが、(-)入力側の反転アンプの出力に対してさらにそれを反転した出力を取出すものである。これは、前記したように入力信号に対しては非反転動作のアンプになる。差動増幅回路では、通常、(+)入力側に対しても(-)入力側に対しても、それぞれに同相あるいは逆相（１８０度位相）の出力が容易に取出せる。そのため、回路構成を実質的に同じにしても差動増幅回路の出力の取出し位置を変えるだけで、(+)入力側に対しても(-)入力側に対しても同相あるいは逆相の出力を得ることができる。したがって、差動増幅回路１における反転記号の有無は、差動増幅回路の構成上からみた特別な相違ではない。
【００１０】
差動増幅回路２は、(-)入力側を入力端子とした反転動作の増幅回路であり、この(-)入力側は、抵抗Ｒ3と抵抗Ｒ4の直列回路の接続点Ｎ2に接続され、(+)入力側は、前記したバイアスラインＶａに接続されている。抵抗Ｒ3と抵抗Ｒ4の直列回路は、差動増幅回路２の増幅率を決める抵抗であって、抵抗Ｒ3は、その基準抵抗であり、これの残りの一端が差動増幅回路１の出力に接続されている。抵抗Ｒ4の残りの一端は、出力端子５ａ側に接続され、出力信号を入力側に帰還する帰還抵抗である。
差動増幅回路３も(-)入力側を入力端子とした反転動作の増幅回路であり、その(-)入力側は、抵抗Ｒ3と抵抗Ｒ4の直列回路の接続点Ｎ2に接続され、(+)入力側は、前記のバイアスラインＶａに接続され、差動増幅回路２と同様な回路になっている。
差動増幅回路２と差動増幅回路３の出力は、それぞれＣ−ＭＯＳＦＥＴの出力段回路５に出力される。出力段回路５は、ＰチャネルのＭＯＳＦＥＴトランジスタＴrpとＮチャネルのＭＯＳＦＥＴトランジスタＴrnとからなる。トランジスタＴrpのドレインがトランジスタＴrnのドレインと接続され、これの接続点Ｎ3が出力端子５ａに接続されている。トランジスタＴrpのソースは、電源ライン＋ＶDDに接続され、トランジスタＴrnのソースは、グランドＧＮＤに接続されている。
【００１１】
ここでは、差動増幅回路１，２，３の入力信号および出力信号の振幅基準レベルは、バイアスラインＶａの電圧により実質的に＋ＶDD／２になるように設定されている。また、出力段回路５の出力信号の振幅基準レベルも帰還抵抗Ｒ4があることにより実質的に＋ＶDD／２になるように設定されている。
したがって、トランジスタＴrpは、差動増幅回路２の入力信号のうち、＋ＶDD／２を越えた電圧信号で駆動され、＋ＶDD／２を未満の電圧信号のときにはＯＦＦとなる。一方、トランジスタＴrnは、差動増幅回路３の入力信号のうち、＋ＶDD／２を未満の電圧信号で駆動され、＋ＶDD／２を越えたの電圧信号のときにはＯＦＦとなる。これによりオーディオ出力回路１０の出力端子５ａは、プッシュプルの出力が発生する。
【００１２】
このように、オーディオ出力回路１０は、電源電圧＋ＶDDとグランドＧＮＤとの間の電圧で動作し、電源電圧に対して＋ＶDD／２の電圧を振幅基準として出力信号を発生する同じ差動増幅回路を単位としてこの差動増幅回路が３個設けられている。これら差動増幅回路の入力側の基準側のバイアス電圧も＋ＶDD／２である。そして、その１つを初段の入力段あるいは初段ドライブ回路として、これにより他の２つの回路を駆動して、この他の２個の差動増幅回路をそれぞれＣ−ＭＯＳＦＥＴの出力段回路５の出力段トランジスタのドライブ回路に割当てている。
これにより、各差動増幅回路１〜３は、電源電圧＋ＶDDとグランドＧＮＤとの間で出力段回路５に対する駆動信号を発生することができ、かつ同じ回路構成の差動増幅回路で出力段を駆動できるので、ダイナミックレンジを拡大することができる。さらに、最終出力段がＣ−ＭＯＳＦＥＴとなっているので、アイドリング電流が抑制され、かつ、ノイズが低減して音質を向上させることができる。
【実施例２】
【００１３】
図２は、その具体的な回路である。図２の差動増幅回路２，３は、差動増幅回路１と出力の取出方を同じにして差動増幅回路１と同一回路構成にしてある。そこで、図２では、図１の場合と異なり、いずれも非反転動作のアンプである。これにより、オーディオ出力回路１０の全体を反転アンプとして動作させる。
この実施例では、トランジスタＴrpは、差動増幅回路２の入力信号のうち、＋ＶDD／２を未満の電圧信号で駆動され、＋ＶDD／２を越えた電圧信号のときにはＯＦＦとなる。一方、トランジスタＴrnは、差動増幅回路３の入力信号のうち、＋ＶDD／２を越えたの電圧信号で駆動され、＋ＶDD／２未満越の電圧信号のときにはＯＦＦとなる。これによりオーディオ出力回路１０の出力端子５ａは、プッシュプルの出力が発生する。
なお、差動増幅回路２，３は、反転動作のアンプであっても非反転動作のアンプであっても、＋ＶDD／２を振幅基準として正相信号と逆相信号のいずれの信号も出力信号として発生するので、いずれの場合の動作も可能である。図２のように、オーディオ出力回路１０の全体を反転アンプとして動作させるか、図１のように非反転アンプとして動作させるかに応じて差動増幅回路２，３の反転、非反転の動作を選択すればよい。このことは、差動増幅回路１についても同様である。
【００１４】
さて、差動増幅回路１，２，３は、入力段が下流にＮＰＮのトランジスタＱ３の定電流源を有するＮＰＮの差動トランジスタＱ1，Ｑ2からなる。出力段がＰＮＰのトランジスタＱ4，Ｑ5からなるカレントミラー回路６で構成されている。トランジスタＱ4は、ダイオード接続のカレントミラー回路６の入力側トランジスタであり、トランジスタＱ5は、カレントミラー回路６の出力側トランジスタである。差動トランジスタＱ1，Ｑ2の上流側には、負荷抵抗Ｒ5，Ｒ6が設けられ、それぞれのコレクタがこれら負荷抵抗Ｒ5，Ｒ6を介して電源ライン＋ＶDDにそれぞれ接続されている。差動トランジスタＱ1，Ｑ2の共通のエミッタは、トランジスタＱ3のコレクタ−エミッタ、抵抗Ｒ7を介して接地されている。
トランジスタＱ4，Ｑ5のエミッタは、それぞれ負荷抵抗Ｒ5，Ｒ6と差動トランジスタＱ1，Ｑ2のコレクタとの接続点に接続されて差動トランジスタＱ1，Ｑ2からの出力を受ける。トランジスタＱ4，Ｑ5のコレクタは、定電流源のＮＰＮのトランジスタＱ6，Ｑ7のコレクタ−エミッタ、抵抗Ｒ8，Ｒ9を介してグランドＧＮＤにそれぞれ接続されている。
なお、定電流源を構成するトランジスタＱ3とトランジスタＱ6，Ｑ7のそれぞれのベースは、それぞれ定電圧のバイアスラインＶｓに接続されている。
【００１５】
カレントミラー回路６は、上流側が差動トランジスタＱ1，Ｑ2の負荷抵抗Ｒ5，Ｒ6に接続され、下流にこれの動作電流を設定する定電流源が設けられた回路となっている。そのため、カレントミラー回路６は、その入力信号に対しては電流ミラー動作はせずに、出力電圧を電流に変換して同相の電流として出力する回路である。これの出力側となるトランジスタＱ5の入力側は、(-)入力側の入力信号と同相となる電圧出力信号を負荷抵抗Ｒ5の端子を介して受ける。したがって、ここでカレントミラー回路６は、差動増幅回路１の出力側に設けられた反転記号に相当する回路になっている。そこで、差動トランジスタＱ1，Ｑ2とカレントミラー回路６とを有するこの差動増幅回路は、図１の差動増幅回路１に対応している。
【００１６】
バイアスラインＶｓは、定電圧回路８と電流源７との接続点から取り出される定電圧のラインである。電源ライン＋ＶDDとグランドＧＮＤとの間には、直列に接続された電流源７と、この電流源７の電流を下流で受ける定電圧回路８からなる。定電圧回路８は、ダイオード接続のトランジスタと抵抗との直列回路で構成されている。
このように、差動増幅回路１〜３は、実質的に同一の回路で構成されているので、周波数に対する増幅特性がほとんど変わりなく、かつ、最終段がＣ−ＭＯＳＦＥＴとなっているので、ボーデ線図上におけるポールの数が低減される。
その結果、低電圧駆動にしてもクロスオーバ歪み等が改善され、回路発振も抑制される。
【実施例３】
【００１７】
図３は、図１における差動増幅回路の他の具体例である。図３の差動増幅回路３ａは、図２の差動増幅回路３におけるＮＰＮトランジスタＱ1〜Ｑ3，Ｑ6，Ｑ7をＰＮＰトランジスタＱ1〜Ｑ3，Ｑ6，Ｑ7に置換え、ＰＮＰトランジスタＱ4，Ｑ5をＮＰＮトランジスタＱ4，Ｑ5に置換えた差動増幅回路になっている。これを図２の差動増幅回路３に置き換えて用いることができる。なお、他の差動増幅回路１，２もすべてこの回路に置換えても差し支えない。
バイアスラインＶｓは、電流源７と定電圧回路８の接続点から取り出されるが、これら回路の位置が図２とは逆転している。すなわち、定電圧回路８は、電源ライン＋ＶDDに接続され、電流源７は、定電圧回路８の電流をその下流で受けてグランドＧＮＤへとシンクさせる抵抗とダイオード接続のトランジスタとの直列回路で構成されている。
【実施例４】
【００１８】
図４は、図１の差動増幅回路１〜３の他の具体例であって、これら差動増幅回路１〜３を図４の差動増幅回路にすることができる。
図４の差動増幅回路は、図２の差動増幅回路におけるカレントミラー回路６の出力を下流に設けたカレントミラー回路９で受けて反転電流を生成する。そして、このカレントミラー回路９の上流に設けられたカレントミラー接続のトランジスタＱ11により出力を発生する。
カレントミラー回路９は、ＮＰＮトランジスタＱ8，Ｑ9からなり、上流には、トランジスタＱ11が設けられている。これをカレントミラーの出力側トランジスタとして差動のトランジスタＱ1，Ｑ2側に入力側トランジスタを設ける。この入力側トランジスタは、トランジスタＱ1のコレクタと抵抗Ｒ5の間に挿入されたトランジスタＱ10である。これにより、出力側のトランジスタＱ10を介して差動のトランジスタＱ1からの出力がトランジスタＱ10，Ｑ11を経て出力端子ＯＵＴに出力される。
図５は、図４の差動増幅回路におけるＮＰＮトランジスタＱ1〜Ｑ3，Ｑ8，Ｑ9をＰＮＰトランジスタＱ1〜Ｑ3，Ｑ8，Ｑ9に置換え、ＰＮＰトランジスタＱ4，Ｑ5，Ｑ10，Ｑ11をＮＰＮトランジスタＱ4，Ｑ5，Ｑ10，Ｑ11に置換えた差動増幅回路になっている。これを図３の場合と同様に図２の差動増幅回路３あるいは差動増幅回路１〜３に置換えて用いることができる。バイアスラインＶｓは、図３の場合と同様である。
【産業上の利用可能性】
【００１９】
以上説明してきたが、実施例では、バイポーラでＣ−ＭＯＳＦＥＴの出力段を駆動するＢｉ−ＣＭＯＳ回路を例としているが、この発明は、出力段は、相補型駆動トランジスタによる出力回路であれば、必ずしもＭＯＳＦＥＴトランジスタでなくてもよい。この場合には、アイドリング電流が多少増加することになる。
また、実施例では、３個の差動増幅回路のドライブ段がバイポーラトランジスタとなっているが、これをＭＯＳＦＥＴトランジスタの差動増幅回路で構成してもよいことはもちろんである。
さらに、実施例では、電源電圧を正の電圧としているが、負の電源電圧であってもこの発明は適用できるものである。
【図面の簡単な説明】
【００２０】
【図１】図１は、この発明のオーディオ信号増幅回路を適用した一実施例のオーディオ出力回路を中心としたブロック図である。
【図２】図２は、その具体例な回路の一例の説明図である。
【図３】図３は、図１における差動増幅回路の他の具体例の説明図である。
【図４】図４は、図１における差動増幅回路のさらに他の具体例の説明図である。
【図５】図５は、図１における差動増幅回路のさらに他の具体例の説明図である。
【符号の説明】
【００２１】
１，２，３…差動増幅回路、
４…ドライブ段回路、５…出力段回路、
５、そして抵抗Ｒ1，Ｒ2，Ｒ3，Ｒ4とからなる。
５ａ…出力端子、４ａ…入力端子、
６…カレントミラー回路、７…電流源、
８…ツェナ−ダイオード、
１０…オーディオ出力回路、
Ｒ1〜Ｒ8…抵抗、Ｑ1〜Ｑ7…バイポーラトランジスタ、
ＴＲ1，ＴＲ2…ＭＯＳＦＥＴトランジスタ。
【図１】
2004343721.tif 000003
【図２】
2004343721.tif 000004
【図３】
2004343721.tif 000005
【図４】
2004343721.tif 000006
【図５】
2004343721.tif 000007