(57)【要約】【課題】本発明は、ヒータの消費電力量を必要最小限の消費電力まで削減することができるプログラマブル光信号処理装置およびプログラマブル光信号処理装置の制御方法を提供することにある。【解決手段】所望の特性が得られるような位相制御器４の２Ｎ＋１個の設定値の組を全て制御用ＣＰＵ回路１６で算出し、算出された位相制御器４の設定値の組から合計の位相シフト設定量が最小になる設定値の組を選択し、選択された設定値の組に基づいて、位相制御を実施するように制御する。【選択図】      図１
2004302091.tif 000002
【特許請求の範囲】
【請求項１】
２本の光導波路と、
該２本の光導波路をＮ＋１カ所の異なる位置で結合する正および負の振幅結合率を可変自在なＮ＋１個の可変方向性結合器の結合率を所望の値とするための位相制御器と、
前記Ｎ＋１個の可変方向性結合器にそれぞれ挟まれたＮカ所の前記２本の光導波路がそれぞれ同一の光路長差を持ち、Ｎカ所における前記２本の光導波路のうち少なくとも１本の光導波路の上に所望の位相シフトを施す位相制御器と、を有するラティス構成の光信号処理器に対して、所望の特性を有する光フィルタリング処理を行うように制御するプログラマブル光信号処理装置において、
所望の特性が得られるような前記位相制御器の設定値の組を全て算出する算出手段と、
該算出手段により算出された位相制御器の設定値の組から合計の位相シフト設定量が最小になる設定値の組を選択する選択手段と、
該選択手段により選択された設定値の組に基づいて、位相制御を実施するように制御する制御手段とを備えたことを特徴とするプログラマブル光信号処理装置。
【請求項２】
２本の光導波路と、
該２本の光導波路をＮ＋１カ所の異なる位置で結合する正および負の振幅結合率を可変自在なＮ＋１個の可変方向性結合器の結合率を所望の値とするための位相制御器と、
前記Ｎ＋１個の可変方向性結合器にそれぞれ挟まれたＮカ所の前記２本の光導波路がそれぞれ同一の光路長差を持ち、Ｎカ所における前記２本の光導波路のうち少なくとも１本の光導波路の上に所望の位相シフトを施す位相制御器と、を有するラティス構成の光信号処理器に対して、所望の特性を有する光フィルタリング処理を行うように制御するプログラマブル光信号処理装置の制御方法において、
所望の特性が得られるような前記位相制御器の設定値の組を全て算出する算出ステップと、
該算出ステップにより算出された位相制御器の設定値の組の中から合計の位相シフト設定量が最小になる設定値の組を選択する選択ステップと、
該選択ステップにより選択した設定値の組に基づいて、位相制御を実施するように制御する制御ステップとを有することを特徴とするプログラマブル光信号処理装置の制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光通信・光交換・光コンピューティング等の光通信分野・光情報処理分野で有用であり、特に、高密度波長多重光通信システムにおいて動的に任意形状を実現する可変光フィルタとして用いるのに好適なラティス型のプログラマブル光信号処理器の消費電力を低減し、発熱を抑制することができるプログラマブル光信号処理装置およびプログラマブル光信号処理装置の制御方法に関する。
【０００２】
【従来の技術】
従来、光信号処理装置の一つとして、非対称マッハツェンダ干渉計を直列接続したラティス型の光信号処理器が特許文献１や非特許文献１などに開示されている。
【０００３】
これらは、ＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ  ）型と呼ばれる帰還のないタイプのデジタルフィルタの設計手法に類似した光回路合成法により光回路パラメータを決定し、任意の伝達特性を実現することを可能としている。実際に、チェビシェフ型光周波数フィルタ・マルチチャネル光周波数セレクタ・光群遅延等化器の実施例が前記文献に開示されている。
【０００４】
このラティス型の光信号処理器は、ＬｉＮｂＯ３ や有機光学材料等の電気光学効果材料を用いても実現可能であるが、多くの場合は石英系基板型光導波路により実現し、位相制御には熱光学効果を利用している。これは、石英系基板型光導波路が、一般的な通信用光ファイバとの接続に好適であり、信頼性に優れるからである。
【０００５】
上述した熱光学効果を利用した石英系基板型光導波路によるラティス型の光信号処理器では、埋め込み型光導波路のクラッド表面に形成された金属薄膜ヒータに電力を印加し、そこで発生する熱を利用して位相制御を実施している。
【０００６】
【特許文献１】
特開平７−２８１２１５
【０００７】
【非特許文献１】
Ｋａｎａｍｅ  Ｊｉｎｇｕｊｉ  ａｎｄ  Ｍａｓａｏ  Ｋａｗａｃｈｉ，“Ｓｙｎｔｈｅｓｉｓ  ｏｆ  Ｃｏｈｅｒｅｎｔ  Ｔｗｏ−Ｐｏｒｔ  Ｌａｔｔｉｃｅ−Ｆｏｒｍ  Ｏｐｔｉｃａｌ  Ｄｅｌａｙ−Ｌｉｎｅ  Ｃｉｒｃｕｉｔ，  Ｊｏｕｒｎａ１  ｏｆ  Ｌｉｇｈｔｗａｖｅ  Ｔｅｃｈｎｏ１ｏｇｙ，Ｖｏｌ．  １３，  Ｎｏ．１，  ｐｐ．７３−８２，  Ｊａｎｕａｒｙ  １９９５
【０００８】
【発明が解決しようとする課題】
しかしながら、この金属薄膜ヒータに要する電力は大きく、また金属薄膜ヒータの必要個数も多いため、モジュールの高密度実装の観点からラティス型の光信号処理器の消費電力及び発熱量を抑制する技術が要望されていた。
【０００９】
例えば、特許文献１の各実施例に開示されているように、２３段のラティス型の光信号処理器を構成する場合、任意の伝達特性を動的に実現するためには、可変方向性結合器の位相シフト量θｋ  を制御するための位相制御器として２４個、遅延回路を構成する非対称マッハツェンダ干渉計上の位相シフト量φｋ  を制御するための位相制御器として２３個の合計４７個もの金属薄膜ヒータを必要としている。
【００１０】
また、非対称マッハツェンダ干渉計を直列接続した光ラティス回路を合成する場合、同一の特性を実現するにあたり、回路パラメータの選択方法が複数存在することが報告されている。
【００１１】
例えば、特許文献１の段落番号［００５４］に記載されているように、Ｎ段の光ラティス回路でスルーポート出力特性ｈ（ｚ）を求めるにあたり、その多項式は｛αｋ，１／αｋ＊｝の根のペアの内どちらか一方を根として持っている必要があるので、この根の選択の仕方にともない、ｈ（ｚ）は２Ｎ  個の解を持つことになる。この２Ｎ  個の解のいずれを選択しても、所望のクロスポート出力特性ｆ（ｚ）が得られることになる。
【００１２】
ところで、この２Ｎ  個の解の選択基準であるが、特許文献１には「もちろん、ｈ（ｚ）の選択には、低素子感度なもの、位相特性が適当なもの等、選択の基準を適当に設けて選択することも可能である。」と記載されており、ｈ（ｚ）の特性を考慮するべき場合には、基準に従った選択をすることで所望のｈ（ｚ）が得られることが示唆されている。
【００１３】
しかしながら、実際には、ｆ（ｚ）の特性が最も重要であり、どの解を選択しても同じｆ（ｚ）が得られることから、通常はなんらの基準なく適当な１個の解が選択されていた。この結果、ヒータに印加する電力の合計が最小から最大までの範囲でどの程度の電力を消費しているかは解の選択に委ねられていた。
【００１４】
そこで、ヒータに印加する電力の合計が最小となるような最適な解を選択することが要望されていた。
【００１５】
本発明は、上記に鑑みてなされたもので、その目的としては、ヒータの消費電力量を必要最小限の消費電力まで削減することができるプログラマブル光信号処理装置およびプログラマブル光信号処理装置の制御方法を提供することにある。
【００１６】
【課題を解決するための手段】
請求項１記載の発明は、上記課題を解決するため、２本の光導波路と、該２本の光導波路をＮ＋１カ所の異なる位置で結合する正および負の振幅結合率を可変自在なＮ＋１個の可変方向性結合器の結合率を所望の値とするための位相制御器と、前記Ｎ＋１個の可変方向性結合器にそれぞれ挟まれたＮカ所の前記２本の光導波路がそれぞれ同一の光路長差を持ち、Ｎカ所における前記２本の光導波路のうち少なくとも１本の光導波路の上に所望の位相シフトを施す位相制御器と、を有するラティス構成の光信号処理器に対して、所望の特性を有する光フィルタリング処理を行うように制御するプログラマブル光信号処理装置において、所望の特性が得られるような前記位相制御器の設定値の組を全て算出する算出手段と、該算出手段により算出された位相制御器の設定値の組から合計の位相シフト設定量が最小になる設定値の組を選択する選択手段と、該選択手段により選択された設定値の組に基づいて、位相制御を実施するように制御する制御手段とを備えたことを要旨とする。
【００１７】
請求項２記載の発明は、上記課題を解決するため、２本の光導波路と、該２本の光導波路をＮ＋１カ所の異なる位置で結合する正および負の振幅結合率を可変自在なＮ＋１個の可変方向性結合器の結合率を所望の値とするための位相制御器と、前記Ｎ＋１個の可変方向性結合器にそれぞれ挟まれたＮカ所の前記２本の光導波路がそれぞれ同一の光路長差を持ち、Ｎカ所における前記２本の光導波路のうち少なくとも１本の光導波路の上に所望の位相シフトを施す位相制御器と、を有するラティス構成の光信号処理器に対して、所望の特性を有する光フィルタリング処理を行うように制御するプログラマブル光信号処理装置の制御方法において、所望の特性が得られるような前記位相制御器の設定値の組を全て算出する算出ステップと、該算出ステップにより算出された位相制御器の設定値の組の中から合計の位相シフト設定量が最小になる設定値の組を選択する選択ステップと、該選択ステップにより選択した設定値の組に基づいて、位相制御を実施するように制御する制御ステップとを有することを要旨とする。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００１９】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る光信号処理装置を適用することができる光信号処理器の構成を示す図である。
【００２０】
図１に示すように、光信号処理器は、２本の光導波路コア１，２とこの２本の光導波路コア１，２をＮ＋１カ所の異なる位置で結合するＮ＋１個の結合率可変な方向性結合器３よりなる構成を有し、全体として非対称マッハツェンダ干渉計１４を直列に多段に並べて接続したラティス構成を有している。各非対称マッハツェンダ干渉計１４を構成する２本の光導波路コアはそれぞれ一定の光路長差を持ち、光導波路コア１上に所望の位相シフトを施す位相制御器４を配した構成を取っている。なお、図中、符号５，６は入力ポートであり、７，８は出力ポートである。
【００２１】
本実施の形態では、量産性に優れた石英系基板型光導波路により光信号処理器を構成した。
【００２２】
（光導波路の製造工程）
図２は、図１に示した光信号処理器のＡ−Ａ′における断面を表している。ここで、光導波路の製造工程について説明する。
【００２３】
光部品であるラティス型のプログラマブル光信号処理器は、石英系基板型光導波路からなり、シリコンウエハ上にプラズマＣＶＤ、フォトリソグラフィ、ドライエッチング、スパッタリングの各工程によって埋め込み型光導波路が形成されている。具体的には、以下のようになる。
【００２４】
第１工程では、プラズマＣＶＤ装置を用いて１ｍｍ厚のシリコンウエハ１２上に石英ガラス膜を堆積させ、下クラッドガラス層１３を形成する。
【００２５】
第２工程では、プラズマＣＶＤ装置を用いて下クラッド層の上にゲルマニウムドープ石英ガラス膜を堆積させ、コア層を形成する。
【００２６】
第３工程では、スパッタリング装置を用いてコア層の上にコアエッチング時のマスクとなるべき金属薄膜を形成する。この金属薄膜には、シリコン、クロム、タングステンシリサイド等を用いることができる。
【００２７】
第４工程では、金層薄膜層の上にフォトレジストを塗布しておき、コアパターンのガラスフォトマスクにてフォトリソ工程で露光・現像する。
【００２８】
第５工程では、ドライエッチングによりまずフォトレジストをエッチングマスクとして金属薄膜をエッチングし、次に金属薄膜をエッチングマスクとしてコア層をエッチングする。残ったフォトレジスト・金属薄膜は除去する。
【００２９】
第６工程では、プラズマＣＶＤ装置を用いて下クラッド層・コア層の上に石英ガラス膜を堆積させ、上クラッドガラス層３１を形成する。この石英ガラス膜としてボロン・リンドープ石英ガラス膜を用いることもできる。
【００３０】
次に、その表面に金属薄膜ヒータ４−５を作製した。金属薄膜ヒータ４−５，は、ニクロムをスパッタリングしたものであり、光導波路上の少なくとも一方に所望の位相シフトを施す位相制御器４である。ワイヤボンディング工程を行うため、ニクロム層の表面にはごく薄く金をスパッタリングした。
【００３１】
このようにしてウエハが完成し、その後、ダイシング装置を用いてウエハを切断し、さらに、研削加工機・研磨機等の各種加工機を用いてチップ化した。次いで、別途作製した光ファイバアレイと調心接続し、接着剤を塗布して固定した。さらに、ケースに固定し、金ワイヤボンディングによりクロムヒータ４−５と外部の電極とを接続した。
【００３２】
ここで、作製された光導波路コア１，２は単一モードになるようにコアサイズが決定された。位相制御器４は、石英薄膜の上にニクロムのヒータを形成することにより作製した。ヒータを加熱すると、石英薄膜の屈折率が変化し、導波路１の光路長を制御することが可能となる。
【００３３】
本実施の形態では、片方の導波路１に位相制御器４を構成して制御する。ただし、導波路１上に形成する場合、位相を制御するために、位相制御器４には０〜２πの位相変化を要求する。なお、本実施の形態では、片方の導波路１に位相制御器４を構成しているが、導波路１にのみ位相制御器４を構成するのに代わって、導波路２にのみ位相制御器を構成するようにしてもよい。
【００３４】
図３は本実施の形態で用いた可変方向性結合器３である。これは、２本の光路長の等しい光導波路コア１および２とその両端に配した３ｄＢ方向性結合器９−１，２より構成される対称なマッハツェンダ干渉計を構成している。各光導波路コア１，２上には、ニクロムヒータにより作製された位相制御器４ｘ，４ｙが配されている。この位相制御器４ｘ，４ｙに関しても、上記と同様に、一方の導波路上だけにヒータを設置しても、可変方向性結合器が構成される。そして、この位相制御器により、２本の光導波路コア間の位相差を０〜π変化させることにより、結合率を１００％より０％に変化させることができる。
【００３５】
また、この光路長が等しい対称マッハツェンダ構成の可変方向性結合器３では、そこに設けられた位相制御器４の位相シフト量が０の時１００％結合の方向性結合器となり、位相シフト量がπの時、０％結合の方向性結合器となる。位相制御器４の位相シフト量が０の時、０％結合の方向性結合器となるように、予め２本の導波路１，２の光路長を半波長ずらしておくことも可能である。ここでは、採用しなかったが、可変方向性結合器３を構成する３ｄＢ方向性結合器９−１，２を、さらに同図３に示す対称マッハツェンダ干渉計構成の可変方向性結合器３と同構成の結合器で置き換えることも可能である。可変方向性結合器が設計値通り０〜１００％結合まで、完全に可変であるためには、この結合器を構成する３ｄＢカプラの結合率がかなりの精度で３ｄＢである必要がある。この３ｄＢカプラの結合率を正確に３ｄＢにするために、３ｄＢカプラを可変方向性結合器に置き換える。このことは、一般的に図３に示す対称マッハツェンダ干渉計構成の可変方向性結合器３において、３ｄＢカプラの結合率が３ｄＢから若干ずれていても３ｄＢの結合率は実現可能であるという性質を利用している。
【００３６】
なお、本実施の形態に示す光信号処理器は光のコヒーレントな干渉現象を利用しているために、信号光はコヒーレント光でなければならない。
【００３７】
（可変方向性結合器のクロス特性に関する原理）
図１において、入力ポート５より入射された信号光は、各非対称マッハツェンダ干渉計１４を通過し、出力ポート７および８に出射される。この時、信号光は各可変方向性結合器により分岐される。例えば、最も短い光路を進む信号光は、導波路２−１，２−２，…，２−Ｎを通る。また、最も長い光路を進む信号光は、導波路１−１，１−２，…，１−Ｎを通る。このように、ポート７および８からの出力光はいろいろな光路を通る信号光の和として表現される。なお、光信号が通過する物理的光路は２Ｎ  通りあるが、同じ光路長を持つものを１本の光路と数えることにする。
【００３８】
ここで、各非対称マッハツェンダ干渉計１４の２本の光導波路コアの光路長差をΔＬで表すと、信号光は０，ΔＬ，２ΔＬ，…，ＮΔＬの光路長を持つＮ＋１本の光路のいずれかを通ることになる。よって、ポート７からの出力光の複素振幅は、次式（１）で表される。
【００３９】
【数１】
2004302091.tif 000003
ここで、式中、ａｋ  はＮ＋１の各光路を通過してきた信号光の複素振幅を表す。βは光導波路コア１および２の伝搬定数、ωｏは周波数特性の周期を表している。また、この式（１）では、電子回路に関するディジタルフィルタ理論でよく行われるように、ｅ２πｊω／ω。を複素数ｚと考えてｈ（ｅ２πｊω／ω。 ）を複素平面上の関数ｈ（ｚ）に拡張している。なお、このｚ複素平面上では、周波数関数ｈ（ω）は｜ｚ｜＝１の半径１の円周上の関数とみなされる。
【００４０】
式（１）において、スルー特性ｈ（ｚ）はｚ−１の多項式で表現されている。この式はＦＩＲ型ディジタルフィルタの伝送特性に等しいことがわかる。この事実は、以下に述べる光フィルタの合成に重要な役割を演じる。同様に、ポート５から入射しポート８から出射される出力光ｆ（ｚ）は下式（２）のように表される。
【００４１】
【数２】
2004302091.tif 000004
信号処理器は、２入力２出力なので、信号処理器全体の伝送行列Ｓは次式（３）で表される２×２の行列で表現される。
【００４２】
【数３】
2004302091.tif 000005
ここで、サフィックス＊はパラ共役を表す。
【００４３】
【数４】
ｈ＊  （ｚ）＝ｈ＊（１／ｚ＊）                      （４）
回路が無損失であると仮定すると、ｈ（ｚ）とｆ（ｚ）の間には、式（３）に示す行列の行列式が１になるという下式（５）で表されるユニモジュラスなユニタリ関係が成立する。
【００４４】
【数５】
ｈ（ｚ）ｈ＊  （ｚ）＋ｆ（ｚ）ｆ＊  （ｚ）＝１          （５）
本実施の形態では、クロス特性ｆ（ｚ）が所望特性をもつように、フィルタ設計をおこなった。クロス特性を表す前式（２）の自由度は、複素展開係数の個数がＮ＋１であることから、２Ｎ＋２である。後に述べる最大透過率を１００％に抑える拘束条件を考慮すれば自由度は１減り、２Ｎ＋１となる。
【００４５】
一方、本実施の形態においては、Ｎ＋１個の可変方向性結合器とＮ個の位相制御器より構成される。よって、回路に与えられた自由度は２Ｎ＋１である。この自由度は式（２）の自由度と一致する。このために、式（２）を与えることにより、すべての回路パラメータが原理的には求められる。
【００４６】
（光信号処理装置の構成）
図４は、本発明の実施の形態に係る光信号処理装置の構成を示す図である。光信号処理装置は、ヒータ電力供給回路１５、制御用ＣＰＵ回路１６、非対称マッハツェンダ干渉計１４を直列に多段に並べて接続したラティス構成の石英系基板型光導波路部品を一体のモジュールとして組み込んでいる。
【００４７】
ヒータ電力供給回路１５は、結合率可変な方向性結合器および位相制御器に設けられたヒータに供給する電力を個別に設定可能に制御する。
【００４８】
制御用ＣＰＵ回路１６は、図示しないＣＰＵ、ＲＯＭ、ＲＡＭ等を内部に有し、各ヒータに供給する電力を演算する。ＲＯＭに記憶されているエルビウム添加光ファイバアンプの利得形状と制御プログラムとをＣＰＵに与え、算出された最適な光回路パラメータに基づいてヒータを制御する。
【００４９】
ここで、ＲＯＭとは不揮発性記憶媒体であればよく、半導体リードオンリーメモリの他、フラッシュメモリやハードディスク等が利用可能である。
【００５０】
次に、図５に示すフローチャートを参照して、光信号処理装置の動作を説明する。なお、図５に示すフローチャートは、制御用ＣＰＵ回路１６に設けられたＲＯＭにプログラムとして記憶されている。また、図６は、あるエルビウム添加光ファイバアンプ（ＥＤＦＡ）の波長に対する相対利得特性を示すグラフである。
【００５１】
本実施の形態では、このような相対利得特性を有する利得等化器の設計例に適用して説明することとする。
【００５２】
まず、ステップＳ１０では、クロス所望伝送特性を近似したｚ−１多項式ｆ（ｚ）を求め、式（２）に従ってフーリエ展開法などにより複素展開係数ｂｋ  を算出する。なお、展開項数をＮとする。
【００５３】
次いで、ステップＳ２０では、求めたクロス伝送特性の振幅周波数関数の最大値が１以下となるように規格化する。
【００５４】
次いで、ステップＳ３０では、エネルギー保存則を利用して、クロス特性ｆ（ｚ）よりスルー特性ｈ（ｚ）を求める。すなわち、ｈ（ｚ）の複素展開係数ａｋ  を算出する。
【００５５】
ここで、ディジタルフィルタの合成手法により求めた複素展開係数ｂｋを次式（６）により振幅特性の絶対値が１００％を越えないように規格化を行う必要がある。
【００５６】
【数６】
2004302091.tif 000006
このようにして求めた複素展開係数を有する複素振幅特性を本光信号処理装置のポート５からポート８への出力で実現するように、本光信号処理装置の伝送特性を表すＳ行列を求める。具体的には、Ｓ行列の残りの未知伝達関数ｈ（ｚ）を式（５）のユニモジュラスなユニタリ関係より求める。ｈ（ｚ）ｈ＊  （ｚ）は、ユニモジュラスなユニタリ関係より、式（６）で規格化したｆ（ｚ）を用い、さらに、ｚに関する一次式の積の形に展開することにより次式（７）で表される。
【００５７】
【数７】
2004302091.tif 000007
この式（７）中、ａ０は既知であるｆ（ｚ）の複素展開係数ｂ０と同じ位相をもたすようにとると、式（８）のように求められる。
【００５８】
【数８】
2004302091.tif 000008
このとき、式（７）において、ｈ（ｚ）とｈ＊（ｚ）の積の形で表される必要性から、右辺の多項式の零点は｛αｋ  ，１／αｋ＊｝というＮ個のペアとして求められる。ｈ（ｚ）を求める際、ｈ（ｚ）の多項式は｛αｋ  ，１／αｋ＊｝の根のペアの内どちらか一方を根として持っている必要があるので、この根の選択の仕方にともない、ｈ（ｚ）は２Ｎ  個の解を持つ。
【００５９】
これら２Ｎ  個のｈ（ｚ）の解は、振幅特性はともに等しく、異なる位相特性を持つ。全体としてｆ（ｚ）が共通でｈ（ｚ）が異なるＳ行列が２Ｎ  個存在し、結果として、２Ｎ  種類の回路パラメータが求まる。ただし、この２Ｎ  個のいずれの回路パラメータで回路を作製しても、クロス特性は同一な特性ｆ（ｚ）になる。
【００６０】
ここでは、２Ｎ  個のｈ（ｚ）に対してそれぞれ整数の番号を１から順に付与し、順番に１個の解を選択する。
【００６１】
｛αｋ，１／αｋ＊｝というＮ組の解からそれぞれ任意の１個を選択することで２Ｎ  セットの解が存在するが、それを順番に選択する。この選択した解から求めたｈ（Ｚ）及びｆ（ｚ）、すなわちａｋ  及びｂｋ  より、２行２列の伝送行列を完成させる。
【００６２】
次いで、ステップＳ４０では、この伝送行列よりｋ段目の単位構成を表すｋ番目の単位伝送行列を分解する。ｋ番目の単位伝送行列がユニタリ性を持つ条件より、ｋ段目の単位回路を構成する可変方向性結合器の結合率と、非対称マッハツェンダ干渉計上の位相制御器の位相シフト量φｋ  を求める。可変方向性結合器の結合率から、可変方向性結合器の位相制御器の位相シフト量θｋ  を求める。
【００６３】
ここで、ステップＳ５０では、全段の分解が済んだか否かを判断する。全段の分解が済んでない場合には、ステップＳ４０に戻り、上述した処理を繰り返す。
【００６４】
一方、全段の分解が済んだ場合には、ステップＳ６０に進み、全可変方向性結合器の位相制御器の位相シフト量θｋ  と、非対称マッハツェンダ干渉計上の全位相制御器の位相シフト量φｋ  の算出を完了する。
【００６５】
次いで、ステップＳ７０では、全段の位相シフト量θｋ  と位相シフト量φｋ  とから、ヒータに供給すべき電力量の合計を算出する。ＲＡＭ上に記憶されている前回までの計算結果と比較し最小であれば全段の位相シフト量θｋ  と位相シフト量φｋ  とをＲＡＭに保持しておく。
【００６６】
ここで、ステップＳ８０では、２Ｎセットの計算が済んだか否かを判断する。
【００６７】
２Ｎセットの計算が済んでない場合には、ステップＳ３０に戻り、上述した処理を繰り返す。
【００６８】
２Ｎセットの計算が済んだ場合には、ステップＳ９０に進み、ヒータに供給すべき電力が最小であった計算結果の全段の位相シフト量θｋ  と位相シフト量φｋ  とを採用し、全段の位相シフト量θｋ  と位相シフト量φｋに基づいてヒータ電力供給回路１５を制御する。具体的には、制御用ＣＰＵ回路１６はＤ／Ａコンバータ回路によりヒータ電力供給回路１５に対してリファレンス電圧を出力する。ヒータ電力供給回路１５はこのリファレンス電圧に応じてヒータに供給する電圧を決定する回路となっており、これによりヒータに所望の電力を供給できる構成となっている。
【００６９】
このように、所望の特性が得られるような位相制御器の２Ｎ＋１個の設定値の組を全て算出し、算出された位相制御器の設定値の組から合計の位相シフト設定量が最小になる設定値の組を選択し、選択された設定値の組に基づいて、位相制御を実施するように制御することで、ヒータの消費電力量を必要最小限の消費電力まで削減することができる。
【００７０】
図７に、図６をターゲット関数としてフーリエ級数展開で求めたｆ（ｚ）の展開係数と、本発明の持徴である「合計の電力が最小となるように２Ｎ  個の解の中から選択した最適な解」であるような、規格化されたｆ（ｚ）より求めたｈ（ｚ）の展開係数ａｋ  、可変方向性結合器の位相制御器の位相シフト量θｋ  、非対称マッハツェンダ干渉計上の位相制御器の位相シフト量φｋ  とを示す。なお、設計中心波長を１５４７ｎｍ、Ｆｒｅｅ  Ｓｐｅｃｔｒａｌ  Ｒａｎｇｅ（ＦＳＲ）を約５４００ＧＨｚとし、非対称マッハツェンダ干渉計の遅延アームの遅延量を０．１８６ｐｓとした。
【００７１】
このとき、設計されたクロスポート出力の透過損失特性は、図８に示すような特性になった。また、利得等化残差は、図９に示すように、２６ｎｍもの広帯域で０．１９ｄＢｐ−ｐであった。また、設計上の過剰損失は０．５５ｄＢであった。
【００７２】
（従来の技術との比較）
本実施の形態における特徴は、２Ｎ  個の解全てを求め、その全てについて必要電力量を算出し、電力最小となる解を選択することにある。
【００７３】
ここで、本実施の形態における特徴を詳細に検討するとともに、解の選択基準を持たなかった従来の技術との比較検討を試みる。
【００７４】
図１０に、Ｎ＝１５である上記実施例において、利得等化器の設計過程で得られる１５組の３０個の解を｛αｋ，１／αｋ＊｝の根のペアがわかる形で示す。
【００７５】
この各ペアの任意の片方を選択した２１５通りの組み合わせの全て（３２，７６８通り）について、ｈ（ｚ）の展開係数ａｋ  を求め、可変方向性結合器の位相制御器の位相シフト量θｋ  、非対称マッハツェンダ干渉計上の位相制御器の位相シフト量φｋ  とに変換し、その必要電力量を求めた。
【００７６】
次に、２１５通りすべてにおける必要電力量の分布を図１１にヒストグラムで示す。
【００７７】
ここでは、θｋ  、φｋ  ともに０〜２πの位相シフト量に変換し、３１個の位相制御器すべてについて合計している。横軸は、「３１個の位相制御器すべての位相シフト量が２πのときに１」になるように換算している。
【００７８】
この中で、必要電力量が最小となったのは、図７に示した実施例であり、（１Ｂ，２Ｂ，３Ｂ，４Ｂ，５Ｂ，６Ｂ，７Ｂ，８Ｂ，９Ｂ，１０Ｂ，１１Ａ，１２Ｂ，１３Ｂ，１４Ａ，１５Ｂ）を解として選択した場合であり、この時の合計必要電力量は図１１に示す正規化電力量でいうと０．１２３である。これは、１個の位相制御器を２πシフトさせるのに必要な電力が４００ｍＷであるとすると、１，５２５ｍＷに相当する。
【００７９】
また、逆に、必要電力量が最大となったのは、（１Ｂ，２Ａ，３Ａ，４Ａ，５Ａ，６Ａ，７Ａ，８Ｂ，９Ａ，１０Ｂ，１１Ｂ，１２Ａ，１３Ａ，１４Ａ，１５Ｂ）を解として選択した場合であり、この時の合計必要電力量は正規化電力量で０．４５８であり、５，６８０ｍＷに相当する。
【００８０】
また、図１１で、正規化電力量の平均値は０．３１３であり、これは３，８８０ｍＷに相当する。
【００８１】
よって、本発明により、通常で３，３８０ｍＷ、最悪の場合で５，６８０ｍＷもの電力を従来必要としていたものが、１，５２５ｍＷに削減できたといえる。
【００８２】
参考として、適当に解を選択した場合の位相シフト量θｋ  、φ  ｋ  を図１２の比較例１、比較例２に、前述の必要電力量が最大となった（１Ｂ，２Ａ，３Ａ，４Ａ，５Ａ，６Ａ，７Ａ，８Ｂ，９Ａ，１０Ｂ，１１Ｂ，１２Ａ，１３Ａ，１４Ａ，１５Ｂ）を解として選択した場合の位相シフト量θｋ  、φ  ｋ  を比較例３に示す。比較例１が正規化電力量０．２９４で３，６４５ｍＷ相当、比較例２が正規化電力量０．２９８で３，６９５ｍＷ相当である。
【００８３】
なお、第１の実施の形態では、エルビウム添加光ファイバアンプの利得形状を予めデータテーブルとして制御用ＣＰＵ回路１６に与えたが、タップカプラとスペクトラムアナライザ、あるいはタップカプラと波長分波器とフォトダイオードなどを用いて光信号の状態を適宜検出し、その結果を制御用ＣＰＵ回路１６にフィードバック入力することによって自動利得等化器を構成するようにしても良い。
【００８４】
また、本発明は、位相制御器を光導波路の両方のアームに形成したものに対しても適用可能である。さらに、本発明は、電気光学効果を利用するラティス型プログラマブル光信号処理器に適用可能であり、高い電圧を必要としなくなるため回路が簡単になるという利点がある。
【００８５】
（第２の実施の形態）
図１３は、本発明の第２の実施の形態に係る光信号処理装置を適用することができる光信号処理器の構成を示す図である。
【００８６】
図１３に示すように、光信号処理器は、２本の光導波路コア１，２とこの２本の光導波路コア１，２をＮ＋１カ所の異なる位置で結合するＮ＋１個の結合率可変な方向性結合器３よりなる構成を有し、全体として非対称マッハツェンダ干渉計１４を直列に多段に並べて接続したラティス構成を有している。各非対称マッハツェンダ干渉計１４を構成する２本の光導波路コアはそれぞれ一定の光路長差を持ち、光導波路コア上の両方に所望の位相シフトを施す位相制御器４を配した構成を取っている。なお、図中、符号５，６は入力ポートであり、７，８は出力ポートである。
【００８７】
図１４は、図１３に示した光信号処理器のＡ−Ａ′における断面を表している。ここで、光導波路の製造工程について説明する。
【００８８】
光部品であるラティス型のプログラマブル光信号処理器は、石英系基板型光導波路からなり、シリコンウエハ上にプラズマＣＶＤ、フォトリソグラフィ、ドライエッチング、スパッタリングの各工程によって埋め込み型光導波路が形成されている。具体的には、以下のようになる。
【００８９】
第１工程では、プラズマＣＶＤ装置を用いて１ｍｍ厚のシリコンウエハ１２上に石英ガラス膜を堆積させ、下クラッドガラス層１３を形成する。
【００９０】
第２工程では、プラズマＣＶＤ装置を用いて下クラッド層の上にゲルマニウムドープ石英ガラス膜を堆積させ、コア層を形成する。
【００９１】
第３工程では、スパッタリング装置を用いてコア層の上にコアエッチング時のマスクとなるべき金属薄膜を形成する。この金属薄膜には、シリコン、クロム、タングステンシリサイド等を用いることができる。
【００９２】
第４工程では、金層薄膜層の上にフォトレジストを塗布しておき、コアパターンのガラスフォトマスクにてフォトリソ工程で露光・現像する。
【００９３】
第５工程では、ドライエッチングによりまずフォトレジストをエッチングマスクとして金属薄膜をエッチングし、次に金属薄膜をエッチングマスクとしてコア層をエッチングする。残ったフォトレジスト・金属薄膜は除去する。
【００９４】
第６工程では、プラズマＣＶＤ装置を用いて下クラッド層・コア層の上に石英ガラス膜を堆積させ、上クラッドガラス層３１を形成する。この石英ガラス膜としてボロン・リンドープ石英ガラス膜を用いることもできる。
【００９５】
次に、その表面に金属薄膜ヒータ４−５，４−６を作製した。金属薄膜ヒータ４−５，４−６は、ニクロムをスパッタリングしたものであり、光導波路上の少なくとも一方に所望の位相シフトを施す位相制御器４である。ワイヤボンディング工程を行うため、ニクロム層の表面にはごく薄く金をスパッタリングした。
【００９６】
このようにしてウエハが完成し、その後、ダイシング装置を用いてウエハを切断し、さらに、研削加工機・研磨機等の各種加工機を用いてチップ化した。次いで、別途作製した光ファイバアレイと調心接続し、接着剤を塗布して固定した。さらに、ケースに固定し、金ワイヤボンディングによりニクロムヒータ４−５，４−６と外部の電極とを接続した。
【００９７】
ここで、作製された光導波路コア１，２は単一モードになるようにコアサイズが決定された。位相制御器４は、石英薄膜の上にニクロムのヒータを形成することにより作製した。ヒータを加熱すると、石英薄膜の屈折率が変化し、導波路１，２の光路長を制御することが可能となる。
【００９８】
本実施の形態では、２本の導波路１および２の両方に位相制御器４を構成しているが、これは、一方のみでも制御可能である。ただし、両方の導波路１，２上に形成することの長所は、一方のみの場合、位相を制御するために、位相制御器４には０〜２πの位相変化を要求するが、両方にある場合には、それぞれの位相制御器４，４に要求される位相変化量は０〜πと、半分に抑えることができる点にある。
【００９９】
（光信号処理装置の構成）
図１５は、第２の実施の形態に係る光信号処理装置の構成を示す図である。光信号処理装置は、ヒータ電力供給回路１５、制御用ＣＰＵ回路１６、非対称マッハツェンダ干渉計１４を直列に多段に並べて接続したラティス構成の石英系基板型光導波路部品を一体のモジュールとして組み込んでおり、これらは第１の実施の形態に示す構成と同様であるので、その説明を省略する。
【０１００】
また、光信号処理装置の動作は、図５に示すフローチャートにより同様に説明できるので、その説明を省略する。
【０１０１】
本実施の形態においても、所望の特性が得られるような位相制御器の２Ｎ＋１個の設定値の組を全て算出し、算出された位相制御器の設定値の組から合計の位相シフト設定量が最小になる設定値の組を選択し、選択された設定値の組に基づいて、位相制御を実施するように制御することで、ヒータの消費電力量を必要最小限の消費電力まで削減することができる。
【０１０２】
【発明の効果】
請求項１及び請求項２記載の本発明によれば、所望の特性が得られるような２Ｎ＋１個の位相制御器の設定値の組を全て算出し、算出された位相制御器の設定値の組から合計の位相シフト設定量が最小になる設定値の組を選択し、選択された設定値の組に基づいて、位相制御を実施するように制御することで、ヒータの消費電力量を必要最小限の消費電力まで削減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る光信号処理器を示す回路構成図である。
【図２】図１に示すＡ−Ａ′線に沿う断面図である。
【図３】本発明の第１の実施の形態に係る光信号処理器を構成する可変方向性結合を示す回路構成図である。
【図４】本発明の第１の実施の形態に係る光信号処理装置の回路構成図である。
【図５】本発明の第１の実施の形態に係る光信号処理装置の制御手順を示すフローチャートである。
【図６】エルビウム添加光ファイバアンプの波長に対する相対利得特性を示すグラフの一例である。
【図７】本発明の第１の実施の形態に係る光信号処理装置により図６に示した相対利得特性を有するエルビウム添加光ファイバアンプに対する利得等化フィルタを構成する場合の展開係数と合計の電力が最小となるように選択した最適な解に基づく各位相制御器の位相シフト量を示す表である。
【図８】本発明の第１の実施の形態に係る光信号処理装置に図７の位相シフト量を設定することにより利得等化フィルタを構成する場合の設計されたクロスポート出力の透過損失特性を示すグラフである。
【図９】本発明の第１の実施の形態に係る光信号処理装置により形成されるフィルタの利得等化残差を示すグラフである。
【図１０】本発明の第１の実施の形態に係る光信号処理装置により算出された１５組３０個の根を示す表である。
【図１１】本発明の第１の実施の形態に係る光信号処理装置における必要電力量の分布を示すヒストグラムである。
【図１２】本発明の第１の実施の形態に係る光信号処理装置により算出された３１個の位相制御器の位相シフト量を表す３つの比較例を示す表である。
【図１３】本発明の第２の実施の形態に係る光信号処理器を示す回路構成図である。
【図１４】図１に示すＡ−Ａ′線に沿う断面図である。
【図１５】本発明の第２の実施の形態に係る光信号処理装置の回路構成図である。
【符号の説明】
１，２  光導波路コア
３  正および負の振幅結合率をもつ可変方向性結合器
４  位相制御器
５，６  入力ポート
７，８  出力ポート
９  正および負の振幅結合率をもつ３ｄＢ方向性結合器
１２  シリコン基板
１３  下クラッドガラス層
１４  非対称マッハツェンダ干渉計
１５  ヒータ電力供給回路
１６  制御用ＣＰＵ回路
１７  ヒータ用電源線
２０  検知器
２２  参照光用光源
３１  上クラッドガラス層
【図１】
2004302091.tif 000009
【図２】
2004302091.tif 000010
【図３】
2004302091.tif 000011
【図４】
2004302091.tif 000012
【図５】
2004302091.tif 000013
【図６】
2004302091.tif 000014
【図７】
2004302091.tif 000015
【図８】
2004302091.tif 000016
【図９】
2004302091.tif 000017
【図１０】
2004302091.tif 000018
【図１１】
2004302091.tif 000019
【図１２】
2004302091.tif 000020
【図１３】
2004302091.tif 000021
【図１４】
2004302091.tif 000022
【図１５】
2004302091.tif 000023