(57)【要約】【課題】三次元実装された半導体素子の放熱経路を独立させ、低抵抗化する。【解決手段】一方の面に配線と回路部品或いは第１の半導体素子が搭載され、他方の面にキャビティが形成された第１の配線基板の前記キャビティ内に第２の半導体素子或いは回路部品が収容される半導体モジュールにおいて、前記第２の半導体素子は配線を有する第２の配線基板に搭載され、前記第１の配線基板と第２の配線基板は電気的、熱的に接合され、第２の半導体素子から発生した熱をモジュール外部に放熱する放熱経路を前記第２の配線基板に形成する。【選択図】　　　　図１
2004071597.tif 000002
【特許請求の範囲】
【請求項１】
一方の面に配線と回路部品或いは第１の半導体素子が搭載され、他方の面にキャビティが形成された第１の配線基板の前記キャビティ内に第２の半導体素子或いは回路部品が収容される半導体モジュールにおいて、前記第２の半導体素子は配線を有する第２の配線基板に搭載され、前記第１の配線基板と第２の配線基板は電気的、熱的に接合され、第２の半導体素子から発生した熱をモジュール外部に放熱する放熱経路を前記第２の配線基板に形成したことを特徴とする半導体モジュール。
【請求項２】
前記第２の半導体素子の発熱損失が前記第１の半導体素子の発熱損失より大きい、もしくは第２の半導体素子に許容される熱抵抗の上限が前記第１の半導体素子に許容される熱抵抗の上限より小さいことを特徴とする請求項１に記載の半導体モジュール。
【請求項３】
第１の半導体素子或いは第２の半導体素子の少なくとも何れかがフリップチップ実装されることを特徴とする請求項１又は請求項２に記載の半導体モジュール。
【請求項４】
前記第２の半導体素子から発生した熱をモジュール外部に放熱するための放熱経路が、第２の半導体素子の接地配線であることを特徴とする請求項１乃至請求項３の何れか一項に記載の半導体モジュール。
【請求項５】
配線基板の厚さ方向の異なる位置に夫々半導体素子が搭載された半導体モジュールにおいて、許容される温度の上限が小さい半導体素子をモジュールの放熱経路の下流側に配置する、あるいは許容される温度の上限が小さい半導体素子の放熱経路の出口までの熱抵抗が小さくなるよう放熱経路を形成したことを特徴とする半導体モジュール。
【請求項６】
配線基板の厚さ方向の異なる位置に夫々半導体素子が搭載された半導体モジュールにおいて、許容される温度もしくは熱抵抗の上限が小さい素子の温度が、他の素子から発生する熱の影響を受けない構造を有することを特徴とする半導体モジュール。
【請求項７】
配線基板の厚さ方向の異なる位置に夫々半導体素子が搭載された半導体モジュールにおいて、個々の半導体素子からモジュール外部への放熱経路が実質的に独立していることを特徴とする半導体モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の半導体素子を三次元実装する半導体モジュールに関し、実装した半導体素子の放熱特性を向上させるものである。
【０００２】
【従来の技術】
移動体通信の端末機である携帯電話端末機では、使用者の要求に応えるため急速に小型化が進んだが、使い勝手などを考慮すると小型化にはおのずから限度があり、将来的に現行製品と比べて大幅な外形の小型化が求められる状況にはないと考えられる。
【０００３】
しかし、携帯電話端末用パワーアンプモジュールなどの半導体モジュールの分野においては、外形の小型化要求が緩和されても、端末の高機能化の進展に伴い搭載モジュール数が増えることによって、半導体モジュールが搭載されるプリント基板等の実装基板の面積自体も現状より大幅に拡大されることは期待できないため、現行製品と同等のサイズの基板により多くのモジュールを搭載しなければならず、個々のモジュールに許容される占有面積が縮小される傾向にあるため個々のモジュールの省寸法化を図らざるを得ない。
【０００４】
高機能化について具体的には、例えば欧米やアジアで広く使用されているＧＳＭ系の携帯電話端末では、９００ＭＨｚ帯や１８００ＭＨｚ帯等の複数の周波数帯が用いられており、携帯電話の汎用性の確保という観点から、特に端末の送受信系の回路、すなわちＲＦ回路モジュールについて、複数の周波数帯の信号を単一のモジュールで処理することが要請されており、こうした複数の周波数帯の信号を単一のモジュールで処理する所謂デュアルバンド対応のモジュールが一般的であるが、今後はさらに他の周波数帯にも対応できるトリプルバンド対応やトリプルバンドにデータ通信機能（ＥＤＧＥ：Ｅｎｈａｎｃｅｄ　Ｄａｔａ　ｒａｔｅｓ　ｆｏｒ　ＧＳＭ　Ｅｖｏｌｕｔｉｏｎ）を付加したモジュールが市場では要求されている。
【０００５】
図２に示すのは従来用いられてきた半導体モジュールの例であり、この半導体モジュールでは、配線基板１の一方の面に形成された中央部の凹部に、単結晶シリコン等の半導体基板に素子を形成した半導体素子２を収容し、半導体素子２は導電性接合部材３によって配線基板１に固定されており、配線基板１は、セラミック或いはガラスエポキシ等の絶縁層４に銅箔等をパターニングした配線を各層に形成した積層構造の多層配線基板となっている。
【０００６】
この配線基板１では、最上層の配線は、その一端が半導体素子２の接続端子であるパッドとボンディングワイヤ６によって接続されており、配線基板１を貫通するビアホール配線７によって複数層の配線の層間接続を行ない、配線基板１の他方の面に形成された最下層の配線５が半導体モジュールの外部端子となり、この外部端子を製品端末機の実装基板の配線に接続する。
【０００７】
また、半導体素子２の裏面が導電性接合部材３によって放熱用のビアホール配線であるサーマルビア７ａの一端と熱的に接続されており、サーマルビア７ａの他端が最下層の放熱用の配線５ａに接続されている。
【０００８】
なお、配線基板１の前記一方の面には、半導体素子２の他に抵抗・キャパシタ等の回路部品８が搭載されており、ボンディングワイヤ６を含む半導体素子２と配線基板１との接続部分及び回路部品８はエポキシ樹脂等を用いた封止体（図示せず）で覆い封止してある。
【０００９】
このような従来用いられてきた半導体モジュールの構造では、前述したＲＦ回路モジュールの高機能化と、モジュールの省寸法化という相反するニーズに対し、搭載される回路部品の小型化等により半導体モジュールの寸法を小さくする趨勢にあるが、それだけでは省寸法化の波に対応しきれない状況になりつつあり、許された寸法内に全ての機能を搭載することが困難になりつつある。
【００１０】
そこで、多層配線基板の裏面にキャビティを形成し、表面側に回路部品を搭載し、キャビティ側に半導体素子をフリップチップ実装する三次元実装構造が例えば特開２００１−４４２４３号公報において開示され、また、表面側に放熱素子を搭載し、キャビティ側に半導体素子をフリップチップ実装或いはボンディングワイヤ実装する三次元実装構造が、例えば特開平７−３０２８６６号公報、特開平９−８１８７号公報などに開示されている。
【００１１】
このような三次元実装構造を前記半導体モジュールに適用し半導体基板１の両面に半導体素子を搭載した例を図３に示す。この半導体モジュールでは、配線基板１の一方の面に第１の半導体素子２を収容し、半導体素子２はバンプ電極９を介してフリップチップ実装によって配線基板１にフェイスダウンで固定されており、配線基板１の他方の面に形成された中央部のキャビティに第２の半導体素子１０を収容し、半導体素子１０はバンプ電極１１を介してフリップチップ実装によって配線基板１にフェイスアップで固定されている。
【００１２】
配線基板１は、最下層の配線が半導体モジュールの外部端子となっており、この外部端子が導電性接合部材１２によって他の配線基板１３に接続され、同様の導電性接合部材１２によって第２の半導体素子１０の裏面が配線基板１３の金属部材に接続されている。
【００１３】
【発明が解決しようとする課題】
こうした三次元実装構造に関し、特開平７−３０２８６６号公報で開示された半導体モジュールでは、半導体素子で生じた熱を電極と反対側の面に接続された放熱フィンによって放熱する構成となっている。しかし、携帯電話端末機では筐体内部が各種部品及び基板等によって大部分が既に占められ残余の空間が少なく、加えて内部に滞留する空気の移動が難しい等の空間的な余裕度の観点から、モジュール外部に接続する放熱機構が機能し難いため、このような放熱経路を採用することはできない。
【００１４】
また、特開平９−８１８７号公報で開示されている技術では、素子から生じた熱を、多層配線基板を経由して接続カードに放熱する構成となっており、許容される温度が比較的低い半導体素子を搭載した場合、その許容値を超えてしまう可能性が懸念される場合がある。
【００１５】
特に、多層配線基板の上面に他の半導体素子を搭載する場合には、上面に搭載された半導体素子からの放熱の影響をキャビティ側に搭載された半導体素子が受けてしまうため、発熱による温度上昇の幅が拡大する場合がある。こうした他の半導体素子の発熱による影響を回避するためには、三次元実装構造を有する半導体モジュールにおいては、個々の半導体素子からの放熱経路を独立させることが技術的に要請されている。
【００１６】
一方、特開２００１−４４２４３号公報において開示されている技術では、フリップチップ実装された半導体素子の実装面と反対側に放熱部材を具備したことを特徴としているが、実装される回路形成面に生じた熱が半導体素子の半導体基板を縦断して基板裏面から、放熱部材を介してマザーボードに放熱される構成であるため、放熱部材の材質や厚さによっては、やはり熱抵抗を十分低減できない可能性がある。
【００１７】
また、発熱する回路形成面でフリップチップ実装されているためバンプ電極を介して配線基板に相当量の熱が流れることが予想され、放熱経路が完全には独立していない。加えて、配線基板と半導体素子裏面とを夫々接続するため、半導体素子の搭載時に高さの精度が要求されるので工程管理が難しくなる。
【００１８】
このように、従来の三次元実装構造を有する半導体モジュールでは、個々の半導体素子からの放熱経路が独立していないという課題及び低熱抵抗化が十分図られていないという課題がある。例えば、今後普及が進むと考えられている動画対応機能では、ＲＦ回路モジュールが連続して高出力を維持する必要があり、放熱対策はさらに重要な課題となっている。
【００１９】
本発明の課題は、これらの問題点を解決し、三次元実装された半導体素子の放熱経路を独立させ、低抵抗化することが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００２０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００２１】
一方の面に配線と回路部品或いは第１の半導体素子が搭載され、他方の面にキャビティが形成された第１の配線基板の前記キャビティ内に第２の半導体素子或いは回路部品が収容される半導体モジュールにおいて、前記第２の半導体素子は配線を有する第２の配線基板に搭載され、前記第１の配線基板と第２の配線基板は電気的、熱的に接合され、第２の半導体素子から発生した熱をモジュール外部に放熱する放熱経路を前記第２の配線基板に形成する。
【００２２】
また、配線基板の厚さ方向の異なる位置に夫々半導体素子が搭載された半導体モジュールにおいて、許容される温度の上限が小さい半導体素子をモジュールの放熱経路の下流側に配置する、あるいは許容される温度の上限が小さい半導体素子の放熱経路の出口までの熱抵抗が小さくなるよう放熱経路を形成する。
【００２３】
同様の半導体モジュールにおいて、許容される温度または熱抵抗の上限が小さい素子の温度が、他の素子から発生する熱の影響を受けない構造を有する。
【００２４】
上述した本発明によれば、三次元実装構造に関する上述の課題を解決することが可能となる。
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２５】
【発明の実施の形態】
（実施の形態１）
図１に示す本実施の形態の半導体モジュールの断面構造図を用いて、本発明の基本的な実施形態を説明する。
【００２６】
この半導体モジュールでは、第１の配線基板１には、一方の面に第１の半導体素子２がバンプ電極９を介してフリップチップ実装によってフェイスダウンで固定され、配線基板１の前記一方の面には、半導体素子２の他に抵抗・キャパシタ等の回路部品８が搭載されている。
【００２７】
配線基板１の他方の面には中央部にキャビティが形成され、このキャビティに第２の半導体素子１０を収容し、半導体素子１０はバンプ電極１１を介してフリップチップ実装によって第２の配線基板１３にフェイスダウンで固定されている。
【００２８】
配線基板１は、セラミック或いはガラスエポキシ等の絶縁層４に銅箔等をパターニングした配線５を各層に形成した積層構造の多層配線基板となっている。最上層の配線は、その一端が第１の半導体素子２の接続端子であるパッドとバンプ電極９によって接続されており、配線基板１を貫通するビアホール配線７によって複数層の配線の層間接続を行なっている。
【００２９】
なお、実際には第１の配線基板１、第２の配線基板１３の各層、及び層間を電気的、熱的に接続する配線パターンやビアホール７は多数存在するが、図中では説明に必要なもののみ記載して他は省略してある。
【００３０】
第１の配線基板１では最下層の配線が導電性接合部材１２によって第２の配線基板１３に接続され、この第２の配線基板１３によって半導体モジュールを実装基板に接続する。第２の半導体素子１０は、バンプ電極１１によって第２の配線基板１３に電気的に接続されており、放熱用のバンプ電極１１ａによって配線基板１３に形成された熱拡散板１４と熱的に接続されている。
【００３１】
なお、図１では、第１の配線基板１上面に第１の半導体素子２が１個と回路部品が２個示されており、キャビティ内に１個の第２の半導体素子１０が示されているが、これらの部品数は図に示された数に限定されるものではなく、他の回路部品が搭載されていてもかまわない。また、図示はしないが、バンプ電極９，１１を含む半導体素子２，１０と配線基板１，１３との接続部分及び回路部品８は、夫々がエポキシ樹脂等を用いた封止体で封止され、これらの封止体を含む半導体モジュール全体がキャップによって覆われている。
【００３２】
この半導体モジュールでは、放熱用バンプ電極１１ａと熱拡散板１４とは熱伝導率の高い導電性の材料で形成されており、放熱用のバンプ電極１１ａは、最も発熱の大きな配線系統、例えばバイポーラトランジスタではエミッタ領域と接続する配線、ＦＥＴではゲート配線に接続するのが望ましく、回路構成がエミッタ接地回路である場合には、第２の半導体素子１０の放熱経路を接地用の配線として機能させることができる。
【００３３】
この放熱用バンプ電極１１ａは、図１に示すように、熱通過断面積の大きな単一のはんだバンプで構成してもよいし、複数のはんだバンプを並設して構成してもよいし、銅などの熱伝導率の高い金属部材をはんだ等で接合する構成としても構わない。
【００３４】
本実施の形態の半導体モジュールの放熱経路に関して、先ず第１の半導体素子２からモジュール外部への放熱経路は、第１の半導体素子２の発熱面から、第１の半導体素子２を搭載するためのバンプ電極９、第１の配線基板１とその内部の配線とビアホール配線７を経由して、第１の配線基板１と第２の配線基板１３とを電気的・熱的に接合する導電性接合部材１２、第２の配線基板１３を経由してモジュール外部に至る構成となっている。
【００３５】
これに対し、第２の半導体素子１０からモジュール外部への放熱経路は、第２の半導体素子１０の発熱面、第２の半導体素子１０を搭載するためのバンプ電極１１及び放熱用バンプ電極１１ａ、第２の配線基板１３の熱拡散板１４を経由してモジュール外部に至る構成となっている。
【００３６】
こうした放熱構造により、第１の半導体素子２からの放熱経路と第２の半導体素子１０からの放熱経路を独立させることができることに加えて、図１において第２の半導体素子１０をフェイスダウンで実装し、半導体素子の発熱面からモジュール外部までの距離を短縮することができるため、第２の半導体素子１０の熱抵抗を大幅に低減することが可能である。
【００３７】
この半導体モジュールでは、第１の半導体素子２と第２の半導体素子１０の、設計上の熱抵抗の許容値については、実装構造を調整して、各素子の回路が形成されている発熱面（実装面）からモジュール外の放熱面側までの熱抵抗の小さい位置に熱抵抗の許容値が小さい素子を搭載するのが望ましい。
【００３８】
図１に示す例では、第２の半導体素子１０の熱抵抗を第１の半導体素子２の熱抵抗より低減することが構造的に容易であるため、例えば発熱量が大きい、あるいは温度許容値が低い等の理由で、熱抵抗の許容値の小さい素子を第２の半導体素子１０の位置に搭載することが望ましい。
【００３９】
具体的には、例えば、比較的発熱の少ない制御回路を第１の半導体素子２とし、発熱の多い出力回路を第２の半導体素子１０とする。或いは比較的発熱の少ない増幅器の入力側を第１の半導体素子２とし、発熱の多い増幅器の出力側を第２の半導体素子１０とすることが考えられる。
【００４０】
また、図１に示す半導体モジュールの配線基板１３に形成された熱拡散板１４に替えて、図４に示すように、側面に金属メッキ層を形成した放熱用のビアホールであるサーマルビア１５を複数形成した放熱領域を形成してもよい。
【００４１】
熱拡散板１４を形成した場合と比較して、第２の半導体素子１０で発生した熱が第２の配線基板１３を厚さ方向に熱が通過する際の、熱伝導率の高い領域の断面積が減少するため熱抵抗の低減効果は減少するが、熱拡散板１４と異なりサーマルビア１５は、第２の配線基板１３の製造プロセスに組み込んで作ることができるため、行程数及び部品点数の削減によりコストを低減することができる。
【００４２】
なお、この場合にも、前述したように放熱用バンプ電極１１ａは、図示のように放熱領域を覆う単一のバンプとしても、複数のバンプによって放熱用バンプ電極１１ａの機能を果たす構造としても構わない。また、前述した実施形態では、バンプ電極９，１１を介して半導体素子２，１０がフリップチップ実装される場合を示したが、フリップチップ実装以外の場合にも、本発明を適用することによって同様の効果を期待できる。
【００４３】
例えば、図５に示す例では、第１の半導体素子２が第１の配線基板１に、はんだや導電性金属ペースト等の導電性接合部材３により接合され、ボンディングワイヤ６を介して配線基板１と電気的に接続され、第２の半導体素子１０が第２の配線基板１３に、はんだや導電性金属ペースト等の導電性接合部材１２により接合され、ボンディングワイヤ６を介して配線基板１３と電気的に接続されている。この半導体モジュールでは、第２の半導体素子１０から発生した熱は、導電性接合部材１２、第２の配線基板１３を通してモジュール外部に放熱される。
【００４４】
なお、図１，４に示す例では半導体素子２，１０がバンプ電極９，１１によって発熱の生じる回路形成面を配線基板１，１３側に向けたいわゆるフリップチップ方式で搭載されており、図５に示す例では半導体素子２，１０が導電性接合部材３によって発熱の生じる回路形成面とは反対側を配線基板１，１３に向けて搭載されているが、夫々の搭載方法を混在させても構わない。また、第１の配線基板１と第２の配線基板１３とを接続する導電性接合部材１２は、第１の配線基板１と第２の配線基板１３との間を構造的、電気的、熱的に接続するものであれば、図のようなバンプ形状である必要はなく、例えば異方性導電膜等を用いてもよい。
【００４５】
前述した本発明の実施形態においては、第２の半導体素子１０から生じた熱の放熱経路は、第１の配線基板１を含まず、かつ、第１の半導体素子２から生じた熱の放熱経路は、第２の半導体素子１０の発熱を含まない。即ちそれぞれ独立した放熱経路を形成して、第２の配線基板１３からモジュール外部の例えばマザーボード等の実装基板に放熱される点が重要である。
【００４６】
このため、半導体モジュールの熱設計では、従来の放熱経路が共通な半導体モジュールと比較して、夫々の放熱経路について独立して設計することが可能であり、パラメータが少なくなるためシミュレーションが単純化される。また、一方の半導体素子を変更した場合に他の半導体素子の放熱経路に影響を与えることがないので設計変更が容易である。
【００４７】
なお、熱的には第１の半導体素子２と第２の半導体素子１０とは独立しているが、第２の半導体素子１０と　第１の半導体素子２もしくは回路部品８との間の電気的な信号は、第２の配線基板１３からはんだバンプ等の導電性接合部材１２、第１の配線基板１に形成されたビアホール配線７等を経由して伝達されることになる。
【００４８】
この場合、第１の半導体素子２の接地性或いは放熱性を充分に確保したい場合には、図６に示すように、第１の半導体素子２から第２の配線基板１３の外側までの接地と放熱の機能を強化するサーマルビア７ａと接地配線５ａを形成するのが有効である。但し、図６のサーマルビア７ａ及び接地配線５ａの構造は、十分な放熱性と接地性が確保できれば、必ずしも図の通りである必要はない。
【００４９】
（実施の形態２）
本発明の他の実施形態について、図７を用いて説明する。本実施の形態では配線基板の厚さ方向の異なる位置に配置された複数の半導体素子について、温度の許容値が小さい素子を放熱経路の下流側に配置する、あるいは、温度の許容値が小さい素子の放熱経路の熱抵抗を小さくする。
【００５０】
この実施の形態では、配線基板１６の一方の面にスタック状に半導体素子１７〜２１を導電性接合部材２２によって積層して搭載し、樹脂等の封止体２３で半導体素子１７〜２１をモールドし、配線基板１６の他方の面にアレイ状に外部電極２４を形成したモジュール構造であり、最上層の半導体素子１７で生じた熱の大半は半導体素子１７と配線基板１６との間に位置する他の半導体素子１８〜２１を経由して外部電極２４からモジュール外部に放熱される。このため、例えば最下層の半導体素子２１では、上層の半導体素子１８〜２０で生じた熱が集積されていることになる。
【００５１】
本実施形態では、配線基板１６から離れた位置である上層に実装する半導体素子ほど、半導体素子１７〜２１の発熱量が小さくなるよう機能や利用方法を制御する、あるいは、温度の許容値の高い素子ほど配線基板１６から離れた位置である上層に実装する。
【００５２】
この構成によって、半導体素子１７〜２１の温度上昇を許容値以下に抑えることが可能となる。この構造は、半導体素子１７〜２１の全てもしくは一部がフリップチップ実装されていても、途中にインターポーザーを挿入する構造であっても、前記のように、発熱量或いは温度許容値を基準として、半導体素子１７〜２１の配置を設定することで、半導体素子１７〜２１の温度上昇をすべて許容値以下に抑え、素子の信頼性を向上させることができる。
【００５３】
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００５４】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００５５】
本発明により、三次元実装された複数の発熱素子の放熱経路を独立させたため、各素子の熱抵抗を低減し、素子の温度上昇を許容値以下に抑えることができる。また、本発明により、発熱素子である第２の半導体素子が直接モジュール外部のマザーボード等に接続されることがなくなるため、製造プロセス上の信頼性を高めることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体モジュールを示す断面構造図である。
【図２】従来の半導体モジュールを示す断面構造図である。
【図３】従来の半導体モジュールを示す断面構造図である。
【図４】本発明の一実施の形態である半導体モジュールの変形例を示す断面構造図である。
【図５】本発明の一実施の形態である半導体モジュールの変形例を示す断面構造図である。
【図６】本発明の一実施の形態である半導体モジュールの変形例を示す断面構造図である。
【図７】本発明の他の実施の形態である半導体モジュールを示す断面構造図である。
【符号の説明】
１，１３…配線基板、２，１０…半導体素子、３，１２…導電性接合部材、４…絶縁層、５，５ａ…配線、６…ボンディングワイヤ、７…ビアホール配線、７ａ，１５…サーマルビア、８…回路部品、９，１１，１１ａ…バンプ電極、１４…熱拡散板、１６…配線基板、１７，１８，１９，２０，２１…半導体素子、２２…導電性接合材、２３…封止体、２４…外部電極。
【図１】
2004071597.tif 000003
【図２】
2004071597.tif 000004
【図３】
2004071597.tif 000005
【図４】
2004071597.tif 000006
【図５】
2004071597.tif 000007
【図６】
2004071597.tif 000008
【図７】
2004071597.tif 000009