(57)【要約】【課題】プログラムに無関係の原因でマスクデータを再度作製する必要のない半導体装置を提供する。【解決手段】ウェーハＷの表面部に選択的に形成された不純物拡散層１２，１６，１８と、ウェーハＷの上方に形成された第１層金属配線Ｍ１（Ｍ１ａ，Ｍ１ｂ）および第２層金属配線Ｍ２（ビット線）とを備える半導体装置において、第１層金属配線Ｍ１ａと第２層金属配線Ｍ２との間の所望のプログラム内容に応じた位置にエッチング遮断膜ＬＢＬ２を配設して第１層金属配線Ｍ１ａと第２層金属配線Ｍ２との間の層間接続を妨げることにより上記プログラムを具現化する。【選択図】  図１
2004311629.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の表面部に選択的に形成された不純物拡散層と、
前記半導体基板の上方に形成された第１の金属配線層と、
前記第１の金属配線層と前記不純物拡散層との間で所望のプログラムの内容に応じた位置に配設され、前記第１の金属配線層と前記不純物拡散層との間の層間接続を妨げることにより前記プログラム内容を具現化するエッチング遮断膜と、を備える半導体装置。
【請求項２】
前記第１の金属配線層と前記不純物拡散層との間に設けられた第２の金属配線層をさらに備え、
前記エッチング遮断膜は、前記第１の金属配線層と前記第２の金属配線層との間に配設される第１の遮断膜を含む、ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の金属配線層と前記不純物拡散層との間に設けられた第２の金属配線層をさらに備え、
前記エッチング遮断膜は、前記第２の金属配線層と前記不純物拡散層との間に配設される第２の遮断膜を含む、ことを特徴とする請求項１に記載の半導体装置。
【請求項４】
請求項１乃至３のいずれかに記載の半導体装置の製造に用いられ、前記プログラム内容のみに応じたパターンであって前記半導体基板上に塗布されたフォトレジストに転写されて前記エッチング遮断膜となるパターンが形成されたマスク。
【請求項５】
半導体基板と、この半導体基板の表面部に選択的に形成された不純物拡散層と、前記半導体基板の上方に形成された第１の金属配線層と、を備える半導体装置をプログラミングする方法であって、
前記第１の金属配線層を形成する前に、所望のプログラムの内容に応じた前記半導体基板上の位置に、前記不純物拡散層と前記第１の金属配線層との間の層間接続を妨げるエッチング遮断膜を配設する、
プログラミング方法。
【請求項６】
前記半導体装置は、前記第１の金属配線層と前記不純物拡散層との間に設けられた第２の金属配線層をさらに備え、
前記エッチング遮断膜は、前記第２の金属配線層を形成した後に、前記第２の金属配線層の上方に配設される、ことを特徴とする請求項５に記載のプログラミング方法。
【請求項７】
前記半導体装置は、前記第１の金属配線層と前記不純物拡散層との間に設けられた第２の金属配線層をさらに備え、
前記エッチング遮断膜は、前記第２の金属配線層を形成する前に配設される、ことを特徴とする請求項５に記載のプログラミング方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、その製造に用いるマスクおよび半導体装置のプログラミング方法に係り、例えばＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）やＰＬＡ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ａｒｒａｙ）などの半導体記憶装置や論理ＬＳＩのマスクプログラミングおよびこれに用いるマスクに関する。
【０００２】
【従来の技術】
従来の技術による半導体装置のマスクプログラミングについて図３〜図９を参照しながら説明する。図３は、従来のマイコンＬＳＩのマスクＲＯＭ回路の一例を示す回路図であり、図４は、図３に示すマスクＲＯＭ回路を実際に組み込んだ半導体記憶装置のレイアウト図であり、さらに、図５は、図４のＡ−Ａ線に沿った断面図である。図４および図５に示す半導体記憶装置はインプラ選択ＮＡＮＤ型マスクＲＯＭと呼ばれ、以前の工程で形成したトランジスタ素子に対して、イオン注入を実行するか否かにより、プログラミングするか否かを決定する方法を採用している。例えば、それ以前の工程で作成したトランジスタに対し、イオン注入で不純物拡散層（例えば図５に示す不純物拡散層６２）を後から無くすことによりＯＦＦ状態を実現し（Ｄｅｐｒｅｓｓｉｏｎ−ｔｙｐｅ）、またはトランジスタのまま残すことによりＯＮ状態を実現しする（Ｅｎｈａｎｃｅ−ｔｙｐｅ）。
【０００３】
しかし、このようなインプラ工程を用いてプログラムしようとすると、プログラムのためのインプラがマイコンＬＳＩチップを完成するまでの全工程のうち約半分の工程で必要になってしまう。従って、マイコン使用者（客先）から受けたプログラムをマイコンＬＳＩに組み込んで届けるまでに多大な日数を要することになる。これでは使用者としてプログラムの内容が決まってもその動作確認が遅れてしまうことになる。
【０００４】
マイコン使用者への納期を短縮するため、２層構造の金属配線をビアコンタクトによって繋ぐか否かでプログラムするビアコンタクト選択型マスクＲＯＭがある。図６は、このようなビアコンタクト選択ＮＯＲ型マスクＲＯＭの回路図の一例であり、図７は、図６に示すマスクＲＯＭを実際に組み込んだ半導体記憶装置のレイアウト図であり、さらに、図８は、図７のＢ−Ｂ線に沿った断面図である。通常、ビアコンタクトを形成する工程は、ＬＳＩ製造工程の完成近くの工程であるため、残りの工程が少ない。従って、マイコン使用者によるプログラム内容の決定から短期間で製品をマイコン使用者に届けることが可能である。
【０００５】
【発明が解決しようとする課題】
しかしながら、図６〜図８に示すようなビアコンタクト選択ＮＯＲ型マスクＲＯＭには、以下のような問題があった。
【０００６】
即ち、プログラムの内容に無関係の原因、例えばマイコン本体の論理上の不具合等の発生により、ビアコンタクトの設計に変更が加わった場合、ビアコンタクトのマスクデータも併せて変更することになる。このため、プログラム内容を具現化したビアコンタクトを含むマスクデータも再度作り直す必要が生じる。通常、マスクＲＯＭのプログラム内容は使用者ごとに異なるため、ビアコンタクトのマスクデータも使用者ごとに異なる。従って、例えばマイコン本体の論理上のわずかな不具合による設計変更でも、客先ごとにマスクデータを修正しなければならない。
【０００７】
図３〜図５に示す、ビアコンタクト以外の層でプログラムしたインプラ選択ＮＡＮＤ型マスクＲＯＭについても、何らかの理由で設計変更が生じた場合、ビアコンタクト選択型の場合と同様に、プログラムの内容とは無関係にマスクデータを再度作製する必要がある。このことは、使用者のプログラムごとにマスクデータが蓄積されている場合、再作製のための時間と費用が膨大になり、使用者の要求に応じた製品の切替が困難になってしまう。
【０００８】
本発明は上記事情に鑑みてなされたものであり、その目的は、プログラムに無関係の原因によってマスクデータを再度作製する必要が無く、かつ、ＴＡＴ（Ｔｕｒｎ  Ａｒｏｕｎｄ  Ｔｉｍｅ）の短い半導体装置、この半導体装置の製造に用いるマスクおよび半導体装置のプログラミング方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、以下の手段により上記課題の解決を図る。
【００１０】
即ち、本発明によれば、
半導体基板と、
上記半導体基板の表面部に選択的に形成された不純物拡散層と、
上記半導体基板の上方に形成された第１の金属配線層と、
上記第１の金属配線層と上記不純物拡散層との間で所望のプログラムの内容に応じた位置に配設され、上記第１の金属配線層と上記不純物拡散層との間の層間接続を妨げることにより上記プログラム内容を具現化するエッチング遮断膜と、を備える半導体装置が提供される。
【００１１】
また、本発明によれば、
上述した半導体装置の製造に用いられ、上記プログラム内容のみに応じたパターンであって上記半導体基板上に塗布されたフォトレジストに転写されて上記エッチング遮断膜となるパターンが形成されたマスクが提供される。
【００１２】
さらに、本発明によれば、
半導体基板と、この半導体基板の表面部に選択的に形成された不純物拡散層と、上記半導体基板の上方に形成された第１の金属配線層と、を備える半導体装置をプログラミングする方法であって、
上記第１の金属配線層を形成する前に、所望のプログラムの内容に応じた上記半導体基板上の位置に、上記不純物拡散層と上記第１の金属配線層との間の層間接続を妨げるエッチング遮断膜を配設する、
プログラミング方法が提供される。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態のいくつかについて図面を参照しながら説明する。
【００１４】
（１）第１の実施の形態
図１は、本発明にかかる半導体装置の第１の実施の形態を示す断面図である。同図に示す半導体装置の回路構成は、図６に示すビアコンタクト選択ＮＯＲ型マスクＲＯＭの回路と同一であり、その平面レイアウトも図７に示すレイアウト図と同一である。
【００１５】
図１に示す半導体装置の特徴は、第１の金属配線層Ｍ１ａと第２の金属配線層Ｍ２（ビット線ＢＬ）との間に形成されたエッチング遮断膜ＬＢＬ２を備え、このエッチング遮断膜ＬＢＬ２によりエッチング工程で金属配線層Ｍ２から金属配線層Ｍ１ａへコンタクトホールが貫通することを妨害することにより、不純物拡散層１２とビット線ＢＬとの接続を遮断する点にある。
【００１６】
図１に示す半導体装置は、半導体ウェーハＷと、半導体ウェーハＷの表面部で互いに平行に列をなすように選択的に形成された不純物拡散層１２，１６，１８と、不純物拡散層１２，１６，１８の間のウェーハＷの表面にゲート絶縁膜２４を介して形成されてワード線をなすゲート電極２２と、第１層の金属配線Ｍ１ａ，Ｍ１ｂと、第２層の金属配線Ｍ２と、本実施形態において特徴的なエッチング遮断膜ＬＢＬ２と、を備える。不純物拡散層１６はグランド接続される。また、不純物拡散層１２，１８は、第１層金属配線Ｍ１ａ，Ｍ１ｂにそれぞれ接続される。第１層の金属配線Ｍ１ａ，Ｍ１ｂのうち、Ｍ１ｂはビアコンタクトＶ２によって第２層金属配線Ｍ２に接続されるが、金属配線Ｍ１ａとＭ２との間では、エッチング遮断膜ＬＢＬ２が設けられているために、コンタクトホールの形成が遮断膜ＬＢＬ２の位置で止まり、ビアコンタクトＶ６は金属配線Ｍ２の下面からエッチング遮断膜ＬＢＬ２の上面までの接続に止まり、これにより第１層金属配線Ｍ１ａと第２層金属配線Ｍ２との間の接続が妨げられている。
【００１７】
図８に示すマスクＲＯＭでは、ビアコンタクトの有無を選択することによりプログラミングを実行していた。本実施形態では、マスクパターン上は全てのビアホールを形成するものとしておき、第１層の金属配線と第２層の金属配線とを接続するためのビアホールの形成工程の前に、プログラミング専用のマスクを用いて、層間接続を妨害するためのエッチング遮断膜を形成する。
【００１８】
このように、本実施形態では、ビアコンタクトの有無ではなく、上層の金属配線と下層の金属配線との間で、絶縁するか絶縁しないかを選択することにより、使用者のプログラムを半導体装置に具現化することができる。
【００１９】
本実施形態によれば、製造工程そのものは従来と比較して一工程増えることになるが、プログラムに無関係の原因で設計変更が生じた場合、使用者ごとにマスクデータを再度作製する必要が無くなる。これにより、短いＴＡＴで半導体装置を使用者に提供できるとともに、製造コストを大幅に削減することができる。
【００２０】
（２）第２の実施の形態
図２は、本発明にかかる半導体装置の第２の実施の形態を示す断面図である。図１との対比により明らかなように、本実施形態の半導体装置の特徴は、金属配線層間のエッチング遮断膜ＬＢＬ２に代えて、不純物拡散層１２と第１層金属配線Ｍ１ａとの間に配設されたエッチング遮断膜ＬＢＬ４を備える点にある。即ち、本実施形態では、金属配線層間を絶縁するか否かの選択に代えて、不純物拡散層と第１層金属配線との間を絶縁するか否かの選択により、使用者のプログラムを具現化している。これにより、エッチング工程において、第１層金属配線Ｍ１ａから不純物拡散層１２へ至るコンタクトホールの形成がエッチング遮断膜ＬＢＬ４の位置で止まり、コンタクトＶ８は第１層金属配線Ｍ１ａの下面からエッチング遮断膜ＬＢＬ４の上面までの接続に止まり、これにより不純物拡散層１２と第１層金属配線Ｍ１ａとの間の接続、ひいては不純物拡散層１２とビット線との接続が妨げられている。本実施形態の半導体装置のその他の構成は、図１に示す半導体装置と実質的に同一である。
【００２１】
このように、不純物拡散層と第１層金属配線との間にエッチング遮断膜を設けることによっても、前述した第１の実施の形態と同様に不純物拡散層とビット線との接続を簡易な構成で防止できるので、短いＴＡＴで半導体装置を提供できるとともに、製造コストを大幅に削減することができる。
【００２２】
（３）マスク
使用者が決定したプログラムの内容をエッチング遮断膜のパターンに変換して各使用者に専用のマスクとして、作製することにより、上述した実施の形態の半導体装置を製造することができる。プログラムに無関係の素子用のマスクとは独立に、このような専用マスクを使用者ごとに準備しておくことにより、プログラムとは無関係の原因で設計変更が生じた場合は、その原因を解消するマスクのみを再作製すれば足り、プログラム用のマスクデータを使用者ごとに再度作製する必要が無い。これにより、ＴＡＴを短縮できるとともに、製造コストも大幅に削減できる。
【００２３】
【発明の効果】
以上詳述したとおり、本発明は、以下の効果を奏する。
【００２４】
即ち、本発明によれば、プログラムに無関係の原因でマスクデータを再度作製する必要が無いので、短いＴＡＴでかつ低い製造コストで半導体装置が提供される。
【００２５】
また、本発明によれば、上述した効果を奏する半導体装置の製造に好適なマスクが提供される。
【００２６】
さらに、本発明によれば、半導体装置に設計変更があっても、プログラムに無関係の原因であればマスクデータを再度作製する必要無くマスクプログラミングを実行することができる。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の第１の実施の形態を示す断面図である。
【図２】本発明にかかる半導体装置の第２の実施の形態を示す断面図である。
【図３】従来の技術によるマイコンＬＳＩのマスクＲＯＭ回路の一例を示す回路図である。
【図４】図３に示すマスクＲＯＭ回路を実際に組み込んだ半導体装置のレイアウト図である。
【図５】図４のＡ−Ａ線に沿った断面図である。
【図６】従来の技術によるビアコンタクト選択ＮＯＲ型マスクＲＯＭの回路図の一例を示す回路図である。
【図７】図６に示すマスクＲＯＭを実際に組み込んだ半導体装置のレイアウト図である。
【図８】図７のＢ−Ｂ線に沿った断面図である。
【符号の説明】
１２，１６，１８  不純物拡散層
２２  ゲート電極（ワード線）
２４  ゲート絶縁膜
ＬＢＬ２，ＬＢＬ４  エッチング遮断膜
Ｍ１ａ，Ｍ１ｂ  第１層金属配線
Ｍ２  第２層金属配線（ビット線）
Ｖ２，Ｖ４，Ｖ６  ビアコンタクト
Ｖ８  コンタクト
Ｗ  ウェーハ
【図１】
2004311629.tif 000003
【図２】
2004311629.tif 000004
【図３】
2004311629.tif 000005
【図４】
2004311629.tif 000006
【図５】
2004311629.tif 000007
【図６】
2004311629.tif 000008
【図７】
2004311629.tif 000009
【図８】
2004311629.tif 000010