(57)【要約】      （修正有）【課題】  ニッケルサリサイド工程を利用した半導体素子の製造方法を提供する。【解決手段】ゲートパターン１９及びソース／ドレーン領域２３が形成されたシリコン基板１１上にニッケルが含まれたシリサイド用金属膜２５を形成し、シリサイド用金属膜２５上にＮ−リッチチタン窒化膜２７を形成する。ニッケルが含まれたシリサイド用金属膜２５及びＮ−リッチチタン窒化膜２７が形成されたシリコン基板１１を熱処理してゲートパターン１９及びソース／ドレーン領域２３上に各々ニッケルシリサイド膜２９を形成し、未反応ニッケルが含まれたシリサイド用金属膜及びＮ−リッチチタン窒化膜を選択的に除去する。ニッケルが含まれたシリサイド用金属膜２５上にＮ−リッチチタン窒化膜２７をキャッピングすることによってフィールド酸化膜のようなフィールド領域の表面とスペーサの表面とにシリサイドレジデューが発生しない。【選択図】図４
2004172571.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板上にゲートパターン及びソース／ドレーン領域を形成する段階と、
前記ゲートパターン及びソース／ドレーン領域が形成されたシリコン基板上にニッケルが含まれたシリサイド用金属膜を形成する段階と、
前記ニッケルが含まれたシリサイド用金属膜上にＮ−リッチチタン窒化膜を形成する段階と、
前記ニッケルが含まれたシリサイド用金属膜及びＮ−リッチチタン窒化膜が形成されたシリコン基板を熱処理して前記ゲートパターン及びソース／ドレーン領域上に各々ニッケルシリサイド膜を形成する段階と、
前記ニッケルシリサイド膜の形成時、未反応ニッケルが含まれたシリサイド用金属膜及びＮ−リッチチタン窒化膜を選択的に除去する段階と、
を含んで行われることを特徴とする半導体素子の製造方法。
【請求項２】
前記ニッケルが含まれたシリサイド用金属膜は２５〜５００℃で形成することを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記ニッケルが含まれたシリサイド用金属膜はニッケル膜またはニッケル合金膜であることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項４】
前記ニッケルが含まれたシリサイド用金属膜はニッケル膜に０〜２０ａｔ％のＴａ、Ｚｒ、Ｔｉ、Ｈｆ、Ｗ、Ｃｏ、Ｐｔ、Ｐｄ、Ｖ、およびＮｂよりなる群から選択された少なくとも一つの物質が含まれていることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項５】
前記Ｎ−リッチチタン窒化膜内のＮ／Ｔｉ比が０．５〜２の範囲であることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項６】
前記ニッケルシリサイド膜の形成のための熱処理は急速熱処理装置、炉、またはスパッタ装置を利用して単独または組み合わせで行うことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項７】
前記ソース／ドレーン領域を形成する段階後に前記シリコン基板をＲＦスパッタエッチする段階をさらに含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項８】
前記ＲＦスパッタエッチ段階、ニッケルが含まれたシリサイド用金属膜を形成する段階及びＮ−リッチチタン窒化膜を形成する段階はインサイチュで行うことを特徴とする請求項７に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子の製造方法に係り、より詳細にはニッケルサリサイド工程を利用した半導体素子の製造方法に関する。
【背景技術】
【０００２】
半導体素子の集積度が高まるにつれて半導体素子の信号の遅延時間を減少させるために比抵抗の低い物質を広く使用している。特に、トランジスタのゲートパターン及びソース／ドレーン領域の面抵抗とコンタクト抵抗を低くするために、比抵抗が非常に低いシリサイド物質に関する開発が多く行われている。
【０００３】
トランジスタのゲートパターンの上部表面及びソース／ドレーン領域の表面にシリサイド膜を形成するための工程があり、これをサリサイド工程と称する。
【０００４】
前記サリサイド工程に採用されるシリサイド物質としてコバルトを多く利用する（例えば特許文献１）。
【０００５】
ところが、半導体素子のゲート幅が１００ｎｍ以下に高集積化されるにつれてコバルトサリサイド工程は図１Ａの参照符号「Ａ」に示したようにゲートパターンの上部表面に形成されるコバルトシリサイドがショートしたり、切れたりする。また、図１Ｂの参照符号「Ｂ」に示したようにアクティブ領域とフィールド領域との境界部分にピットが形成されるという問題点がある。
【０００６】
また、半導体素子のゲート幅が１００ｎｍ以下に高集積化されるにつれてコバルトサリサイド工程はコバルトシリサイドが固まる問題点がある。
【０００７】
このようにコバルトサリサイド工程で発生する問題点は、ＣｏＳｉ形態のコバルトシリサイドからＣｏＳｉ２形態のコバルトシリサイドに変更する高温熱処理過程ゆえに発生する。
【０００８】
このため、高集積化された半導体素子における前記コバルトサリサイド工程の問題点を解決するために、高温熱処理過程が不要であるニッケルサリサイド工程が提案された。
【０００９】
しかしながら、ニッケルサリサイド工程を利用する場合、シリコン基板上のフィールド酸化膜のようなフィールド領域の表面及びスペーサ表面にはシリサイドレジデュー（シリサイド残渣）が発生する問題点がある。
【特許文献１】米国特許第６，３２９，２８７号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明が解決しようとする技術的な課題は、フィールド酸化膜のようなフィールド領域の表面及びスペーサ表面のシリサイドレジデューの発生を防止しうるニッケルサリサイド工程を利用した半導体素子の製造方法を提供することである。
【課題を解決するための手段】
【００１１】
前記課題を達成するための半導体素子の製造方法は、シリコン基板上にゲートパターン及びソース／ドレーン領域を形成する段階を含む。前記ゲートパターン及びソース／ドレーン領域が形成されたシリコン基板上にニッケルが含まれたシリサイド用金属膜を形成する。前記ニッケルが含まれたシリサイド用金属膜上にＮ−リッチチタン窒化膜を形成する。前記ニッケルが含まれたシリサイド用金属膜及びＮ−リッチチタン窒化膜が形成されたシリコン基板を熱処理して前記ゲートパターン及びソース／ドレーン領域上に各々ニッケルシリサイド膜を形成する。前記ニッケルシリサイド膜の形成時、未反応ニッケル膜及びＮ−リッチチタン窒化膜を選択的に除去する。
【００１２】
前記ニッケルが含まれたシリサイド用金属膜は２５〜５００℃で形成しうる。前記ニッケルが含まれたシリサイド用金属膜はニッケル膜またはニッケル合金膜に形成することが望ましい。前記ニッケルが含まれたシリサイド用金属膜はニッケル膜に０〜２０ａｔ％（原子％）のＴａ、Ｚｒ、Ｔｉ、Ｈｆ、Ｗ、Ｃｏ、Ｐｔ、Ｐｄ、Ｖ、およびＮｂよりなる群から選択された少なくとも一つの物質が含まれうる。なお、これらの物質は含まれていない場合もありうる。前記Ｎ−リッチチタン窒化膜内のＮ／Ｔｉ比が０．５〜２の範囲であることが望ましい。
【００１３】
以上のように、本発明はニッケルサリサイド工程を利用して半導体素子を製造する時、ニッケルが含まれたシリサイド用金属膜上にＮ−リッチチタン窒化膜をキャッピングすることによってフィールド酸化膜のようなフィールド領域の表面とスペーサの表面とにシリサイドレジデューが発生しない。
【発明の効果】
【００１４】
本発明によってニッケルサリサイド工程を利用して半導体素子を製造すれば、ゲートパターン上部表面に形成されるニッケルシリサイドがショートしたり、切れたり、また、アクティブ領域とフィールド領域との境界部分にピットが形成されたりすることがなくなる。
【００１５】
また、本発明によってニッケルサリサイド工程を採用する場合、コバルトサリサイド工程とは違ってニッケルシリサイドが固まることもない。
【００１６】
また、本発明は、ニッケルサリサイド工程を利用して半導体素子を製造する際に、ニッケルが含まれたシリサイド用金属膜上にＮ−リッチチタン窒化膜をキャッピングしているので、フィールド酸化膜のようなフィールド領域の表面とスペーサの表面とにシリサイドレジデューが発生しない。
【発明を実施するための最良の形態】
【００１７】
以下、添付した図面を参照して、本発明の実施の形態を詳細に説明する。しかし、次に例示する本発明の実施の形態は色々な他の形態に変形でき、本発明の範囲が後述する実施の形態に限定されることではない。本発明の実施の形態は当業者に本発明をより完全に説明するために提供されることである。図面における膜または領域のサイズまたは厚さは明細書の明確性のために誇張されたものである。また、ある膜が他の膜または基板の「上」にあると記載された場合、前記ある膜が前記他の膜の上に直接存在しても良く、その間に第３の他の膜が介在されても良い。
【００１８】
図２ないし図５は、本発明によってニッケルサリサイド工程を利用した半導体素子の製造方法を説明するために示す図面であり、図６は図２ないし図５の半導体素子の製造方法を説明するためのフローチャートである。
【００１９】
図２を参照すれば、シリコン基板１１、例えばｐ型やｎ型シリコン基板上にフィールド領域１３を形成してアクティブ領域を限定する。前記フィールド領域１３はフィールド酸化膜よりなる。次いで、前記アクティブ領域上にゲートパターン１９を形成する。前記ゲートパターン１９はゲート絶縁膜１５及びゲート電極１７よりなる。前記ゲート絶縁膜１５は酸化膜よりなり、前記ゲート電極１７は不純物がドーピングされたポリシリコン膜よりなる（ステップ１００）。
【００２０】
次いで、前記ゲートパターン１９の両側壁にスペーサ２１を形成する。前記スペーサ２１はゲートパターン１９が形成されたシリコン基板１１の全面にスペーサ用絶縁膜、例えば窒化膜を形成した後にスペーサエッチして形成する（ステップ１１０）。
【００２１】
次いで、前記スペーサ２１にアラインされるように前記シリコン基板１１に不純物を注入してソース／ドレーン領域２３を形成する。前記シリコン基板１１がｐ型シリコン基板である場合にはｎ型不純物を注入し、前記シリコン基板１１がｎ型シリコン基板である場合にはｐ型不純物を注入する。結果的に、図２の工程を通じてｎ−ＭＯＳトランジスタやｐ−ＭＯＳトランジスタが形成される（ステップ１２０）。
【００２２】
図３を参照すれば、前記ソース／ドレーン領域、スペーサ及びゲートパターンが形成されたシリコン基板を湿式洗浄する（ステップ１３０）。
【００２３】
次いで、前記シリコン基板１１をＲＦスパッタエッチしてシリコン基板１１上に存在するパーティクルを除去する（ステップ１４０）。なお、このシリコン基板１１のスパッタエッチ工程は行わないこともある。
【００２４】
次いで、前記ソース／ドレーン領域２３、スペーサ２１及びゲートパターン１９が形成されたシリコン基板１１の全面にニッケルが含まれたシリサイド用金属膜２５を形成する（ステップ１５０）。前記ニッケルが含まれたシリサイド用金属膜２５はニッケル膜またはニッケル合金膜よりなる。
【００２５】
また、前記ニッケルが含まれたシリサイド用金属膜２５はニッケル膜に０〜２０ａｔ％のＴａ、Ｚｒ、Ｔｉ、Ｈｆ、Ｗ、Ｃｏ、Ｐｔ、Ｐｄ、Ｖ、またはＮｂが単独で、または組み合わされて含まれていてもよい。なお、これら物質は含まれていなくても良く、その場合を０ａｔ％とした。そして、これらの物質が含まれる場合の上限は２０ａｔ％である。
【００２６】
このニッケルが含まれたシリサイド用金属膜２５は２５〜５００℃で形成する。
【００２７】
次に、前記ニッケルが含まれたシリサイド用金属膜２５上にＮ−リッチチタン窒化膜２７を形成する（ステップ１６０）。前記Ｎ−リッチチタン窒化膜２７はニッケルが含まれたシリサイド用金属膜が形成されたシリコン基板１１をチャンバにローディングした後、窒素ガス及びチタンソースガスを注入して形成する。前記チタン窒化膜の形成時、窒素ガスは３０〜１２０ｓｃｃｍ注入する。前記Ｎ−リッチチタン窒化膜２７は２５〜４００℃の温度で形成する。
【００２８】
これにより前記Ｎ−リッチチタン窒化膜２７は０．５〜２のＮ／Ｔｉ比を有する。このようにＮ−リッチチタン窒化膜２７を形成することで、後続工程でフィールド酸化膜のようなフィールド領域１３とスペーサ２１表面とにシリサイドレジデューが発生しない。
【００２９】
前記ＲＦスパッタエッチ段階１４０、ニッケルが含まれたシリサイド用金属膜２５を形成する段階及びＮ−リッチチタン窒化膜２７を形成する段階はインサイチュで行える。
【００３０】
図４を参照すれば、ニッケルが含まれたシリサイド用金属膜２５及びＮ−リッチチタン窒化膜２７が形成されたシリコン基板１１を熱処理してシリサイド化工程を進行する（ステップ１７０）。これにより、ゲートパターン１９の上部表面及びソース／ドレーン領域２３の表面上にはニッケルとシリコンとが反応してニッケルシリサイド膜２９が形成される。前記ニッケルシリサイド膜の形成のための熱処理は急速熱処理装置、炉、またはスパッタ装置を利用して単独または組み合わせで行う。前記ニッケルシリサイド膜の形成のための熱処理は２００〜７００℃の温度で行う。
【００３１】
図５を参照すれば、ニッケルが含まれたシリサイド用金属膜２５、Ｎ−リッチ窒化膜２７、及びニッケルシリサイド膜２９が形成されたシリコン基板１１を湿式洗浄してシリコンと未反応のニッケルとが含まれたシリサイド用金属膜２５及びＮ−リッチチタン窒化膜２７を選択的に除去する（ステップ１８０）。これにより、実質的にゲートパターン１９の表面及びソース／ドレーン領域の表面にだけニッケルシリサイド膜２９が形成される。このとき、本発明によって製造された半導体素子は、フィールド酸化膜のようなフィールド領域の表面やスペーサの表面などにシリサイド用金属膜２５の残渣であるシリサイドレジデューが発生しない。
【００３２】
図７及び図８は、本発明によってニッケルサリサイド工程を利用して製造した半導体素子のＳＥＭ写真である。
【００３３】
本発明によってニッケルサリサイド工程を利用して製造した半導体素子は、コバルトサリサイド工程を採用する場合に比較して図７及び図８に示したように、ゲートパターン上部の表面に形成されるニッケルシリサイドがショートしたり、切れたり、また、アクティブ領域とフィールド領域との境界部分にピットが形成されたりしない。
【００３４】
また、本発明によってニッケルサリサイド工程を採用する場合、コバルトサリサイド工程とは違ってニッケルシリサイドが固まることもない。
【００３５】
図９ないし図１２は、本発明によってニッケルサリサイド工程を進行する際、チタン窒化膜の形成条件の違いによる半導体素子のＳＥＭ写真である。
【００３６】
図９はチタン窒化膜を形成する時に窒素ガスを８５ｓｃｃｍ注入し熱処理を４３０℃で３０秒間行った場合であり、図１０はチタン窒化膜を形成する時に窒素ガスを８５ｓｃｃｍ注入し熱処理を４８０℃で３０秒間行った場合であり、図１１はチタン窒化膜を形成する時に窒素ガスを８５ｓｃｃｍ注入し熱処理を４６０℃で３０秒間行った場合であり、図１２はチタン窒化膜を形成する時に窒素ガスを３０ｓｃｃｍ注入し熱処理を４６０℃で３０秒行った場合である。
【００３７】
図１２に示したようにニッケルが含まれたシリサイド用金属膜上にＴｉ−リッチチタン窒化膜（チタン窒化膜の形成時、窒素ガスを３０ｓｃｃｍ注入した場合）を形成すれば、矢印で表したようにフィールド酸化膜及びスペーサ上にはシリサイドレジデューが多発するのが見られる。しかし、図９ないし図１１に示したようにニッケルが含まれたシリサイド用金属膜上にＮ−リッチチタン窒化膜（チタン窒化膜の形成時、窒素ガスを８５ｓｃｃｍ注入した場合）を形成すれば、熱処理温度を４８０℃まで高めてもシリサイドレジデューが発生しない。
【００３８】
図１３ないし図１５は、本発明によってニッケルサリサイド工程を進行する際に、チタン窒化膜の形成条件の違いによるＲＢＳ（Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）グラフである。
【００３９】
図１３ないし図１５は、本発明に採用されたチタン窒化膜のＮ／Ｔｉ比をＲＢＳで分析した結果である。
【００４０】
図１３ないし図１５を分析した結果、図１３はシリサイドレジデューが多発したＴｉ−リッチチタン窒化膜（窒素ガスを３０ｓｃｃｍ流しつつ蒸着したチタン窒化膜）のＮ／Ｔｉ比は０．３であり、図１４及び図１５はＮ−リッチチタン窒化膜（窒素ガスを８５ｓｃｃｍや１０５ｓｃｃｍ流しつつ蒸着したチタン窒化膜）のＮ／Ｔｉ比が１．１３や１．１５で１以上であることが分かる。
【００４１】
図１６は、本発明によってニッケルサリサイド工程を進行する時、多様な膜質の表面エネルギーを測定したグラフである。
【００４２】
具体的に、図１６はコンタクト角度測定を利用してＮｉ、ＮｉＳｉ、Ｔｉ−リッチチタン窒化膜及びＮ−リッチチタン窒化膜の表面エネルギーを測定した結果である。
【００４３】
図１６でΔ１はＮ−リッチチタン窒化膜及びニッケルの表面エネルギー差であり、Δ２はＮ−リッチチタン窒化膜及びニッケルシリサイドの表面エネルギー差であり、Δ３はＴｉ−リッチチタン窒化膜及びニッケルの表面エネルギー差であり、Δ４はＴｉ−リッチチタン窒化膜及びニッケルシリサイドの表面エネルギー差である。
【００４４】
図１６に示したようにΔ４−Δ３＜＜Δ２−Δ１であるので、Ｔｉ−リッチチタン窒化膜に比べてＮ−リッチチタン窒化膜を適用する時、チタン窒化膜、ニッケル界面がチタン窒化膜、ニッケルシリサイド界面よりはるかに安定している。したがって、Ｔｉ−リッチチタン窒化膜に比べてＮ−リッチチタン窒化膜を適用する時、相対的にシリサイド抑制現象が起こってシリサイドレジデューの発生が防止される。
【図面の簡単な説明】
【００４５】
【図１】Ａ及びＢは、従来技術によってコバルトサリサイド工程を利用して製造した半導体素子のＳＥＭ写真である。
【図２】本発明によってニッケルサリサイド工程を利用した半導体素子の製造方法を説明するために示す図面である。
【図３】図２に続く、ニッケルサリサイド工程を利用した半導体素子の製造方法を説明するために示す図面である。
【図４】図３に続く、ニッケルサリサイド工程を利用した半導体素子の製造方法を説明するために示す図面である。
【図５】図４に続く、ニッケルサリサイド工程を利用した半導体素子の製造方法を説明するために示す図面である。
【図６】図２ないし図５に示した半導体素子の製造方法を説明するためのフローチャートである。
【図７】本発明によってニッケルサリサイド工程を利用して製造した半導体素子のＳＥＭ写真である。
【図８】本発明によってニッケルサリサイド工程を利用して製造した半導体素子のＳＥＭ写真である。
【図９】本発明によってニッケルサリサイド工程を進行する際、チタン窒化膜を形成する時に窒素ガスを８５ｓｃｃｍ注入し熱処理を４３０℃で３０秒間行った場合の半導体素子のＳＥＭ写真である。
【図１０】本発明によってニッケルサリサイド工程を進行する際、チタン窒化膜を形成する時に窒素ガスを８５ｓｃｃｍ注入し熱処理を４８０℃で３０秒間行った場合の半導体素子のＳＥＭ写真である。
【図１１】本発明によってニッケルサリサイド工程を進行する際、チタン窒化膜を形成する時に窒素ガスを８５ｓｃｃｍ注入し熱処理を４６０℃で３０秒間行った場合の半導体素子のＳＥＭ写真である。
【図１２】ニッケルが含まれたシリサイド用金属膜上にＴｉ−リッチチタン窒化膜を形成した場合（チタン窒化膜を形成する時に窒素ガスを３０ｓｃｃｍ注入し熱処理を４６０℃で３０秒行った場合）の半導体素子のＳＥＭ写真である。
【図１３】本発明によってニッケルサリサイド工程を進行する際、チタン窒化膜の形成条件が窒素ガスを３０ｓｃｃｍ流しつつ蒸着した場合のＲＢＳグラフである。
【図１４】本発明によってニッケルサリサイド工程を進行する際、チタン窒化膜の形成条件が窒素ガスを８５ｓｃｃｍ流しつつ蒸着した場合のＲＢＳグラフである。
【図１５】本発明によってニッケルサリサイド工程を進行する際、チタン窒化膜の形成条件が窒素ガスを１０５ｓｃｃｍ流しつつ蒸着した場合のＲＢＳグラフである。
【図１６】本発明によってニッケルサリサイド工程を進行する時、多様な膜質の表面エネルギーを測定したグラフである。
【符号の説明】
【００４６】
１１  シリコン基板
１３  フィールド領域
１５  ゲート絶縁膜
１７  ゲート電極
１９  ゲートパターン
２１  スペーサ
２３  ソース／ドレーン領域
２５  シリサイド用金属膜
２７  Ｎ−リッチチタン窒化膜
２９  ニッケルシリサイド膜
【図１】
2004172571.tif 000003
【図２】
2004172571.tif 000004
【図３】
2004172571.tif 000005
【図４】
2004172571.tif 000006
【図５】
2004172571.tif 000007
【図６】
2004172571.tif 000008
【図７】
2004172571.tif 000009
【図８】
2004172571.tif 000010
【図９】
2004172571.tif 000011
【図１０】
2004172571.tif 000012
【図１１】
2004172571.tif 000013
【図１２】
2004172571.tif 000014
【図１３】
2004172571.tif 000015
【図１４】
2004172571.tif 000016
【図１５】
2004172571.tif 000017
【図１６】
2004172571.tif 000018