(57)【要約】【課題】パルス列生成手段の信号処理能力を超えたパルスの最大周波数のパルス列信号にて、電源用スイッチング素子をスイッチング制御すること。【解決手段】第一のパルス列生成手段５５は、デジタル信号処理によって、所定の周期毎にパルスの分布を設定して第一のパルス列信号を生成する。波形信号生成手段５６は、第一のパルス列信号に基づいて、パルスの分布に応じたレベルの第一の波形信号を生成する。三角波発生手段５８は、第一のパルス列信号におけるパルスの最大周波数よりも高い周波数を有する三角波の第二の波形信号を発生する。第二のパルス列生成手段５７は、第一の波形信号と第二の波形信号とを比較して、三角波の周波数を最大周波数とする第二のパルス列信号を生成する。この第二のパルス列信号で電源用スイッチング素子３１がスイッチング動作する。【選択図】  図１
2004364401.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号処理によって、所定の周期毎にパルスの分布を設定して第一のパルス列信号を生成する第一のパルス列生成手段と、
上記第一のパルス列信号に基づいて、上記パルスの分布に応じたレベルの第一の波形信号を生成する波形信号生成手段と、
上記第一のパルス列信号におけるパルスの最大周波数よりも高い周波数を有する三角波の第二の波形信号を発生する三角波発生手段と、
上記第一の波形信号と上記第二の波形信号とを比較して、上記三角波の周波数を最大周波数とする第二のパルス列信号を生成する第二のパルス列生成手段と、
上記第二のパルス列信号でスイッチング動作する電源用スイッチング素子と、を有することを特徴とする電源装置。
【請求項２】
前記電源用スイッチング素子よりも電力供給方向の下流側に、少なくとも前記第二のパルス列信号の最大周波数と同一の周波数の成分を減衰させる出力ローパスフィルタを有することを特徴とする請求項１記載の電源装置。
【請求項３】
ＤＣ／ＡＣインバータから交流電力を出力する無停電電源装置であって、
デジタル信号処理によって、所定の周期毎にパルスの分布を設定して第一のパルス列信号を生成する第一のパルス列生成手段と、
上記第一のパルス列信号に基づいて、上記パルスの分布に応じたレベルの第一の波形信号を生成する波形信号生成手段と、
上記第一のパルス列信号におけるパルスの最大周波数よりも高い周波数を有する三角波の第二の波形信号を発生する三角波発生手段と、
上記第一の波形信号と上記第二の波形信号とを比較して、上記三角波の周波数を最大周波数とする第二のパルス列信号を生成する第二のパルス列生成手段と、
上記ＤＣ／ＡＣインバータに設けられ、上記第二のパルス列信号でスイッチング動作する電源用スイッチング素子と、を有することを特徴とする無停電電源装置。
【請求項４】
前記電源用スイッチング素子よりも電力供給方向の下流側に、少なくとも前記第二のパルス列信号の最大周波数と同一の周波数の成分を減衰させる出力ローパスフィルタを有することを特徴とする請求項３記載の無停電電源装置。
【請求項５】
デジタル信号処理によって、所定の周期毎にパルスの分布を設定して第一のパルス列信号を生成するステップと、
上記第一のパルス列信号に基づいて、上記パルスの分布に応じたレベルの第一の波形信号を生成するステップと、
上記第一のパルス列信号におけるパルスの最大周波数よりも高い周波数を有する三角波の第二の波形信号を発生するステップと、
上記第一の波形信号と上記第二の波形信号とを比較して、上記三角波の周波数を最大周波数とする第二のパルス列信号を生成するステップと、
上記第二のパルス列信号で電源用スイッチング素子をスイッチング動作させるステップと、を有することを特徴とする電源用スイッチング素子の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング制御される電源用スイッチング素子を有する電源装置、無停電電源装置および電源用スイッチング素子の駆動方法に関する。
【０００２】
【従来の技術】
特許文献１には、ＤＣ／ＤＣコンバータが開示されている。このＤＣ／ＤＣコンバータは、直流入力電源にトランスの一次側コイルとＦＥＴとが直列に接続されるとともに、トランスの二次側コイルに整流回路が接続されている。整流回路は、ローパスフィルタとしてのコイルおよびコンデンサを有する。また、このＦＥＴには、パルス幅制御ＩＣが直接に接続されている。
【０００３】
そして、このＦＥＴは、このパルス幅制御ＩＣから出力されるパルスで直接にスイッチング制御される。このＦＥＴのスイッチング動作によって、トランスの二次側コイルには電圧が発生する。二次側コイルに発生した電圧は、整流回路で整流された後、直流電力として出力される。
【０００４】
【特許文献１】
特開２０００−５０６２４号公報（発明の詳細な説明、図１など）
【０００５】
【発明が解決しようとする課題】
しかしながら、この特許文献１に記載される従来のＤＣ／ＤＣコンバータでは、ＦＥＴに入力されるパルスの最大周波数は、パルス幅制御ＩＣの信号処理能力によって制限されてしまう。特に、パルス幅制御ＩＣがデジタルＩＣである場合には、出力信号（パルス）の周波数がクロック周波数で低く制限されてしまうと考えられる。
【０００６】
したがって、高い周波数でのスイッチング動作が望まれるような電源装置において、既存の低い周波数で動作するパルス幅ＩＣを使用して、スイッチング素子を駆動することは困難であった。
【０００７】
本発明は、上述した課題を解決するためになされたものであり、既存のパルス列生成手段の信号処理能力を超えたパルスの最大周波数のパルス列信号にて、電源用スイッチング素子をスイッチング制御する電源装置、無停電電源装置および電源用スイッチング素子の駆動方法を得ることを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係る電源装置は、デジタル信号処理によって、所定の周期毎にパルスの分布を設定して第一のパルス列信号を生成する第一のパルス列生成手段と、第一のパルス列信号に基づいて、パルスの分布に応じたレベルの第一の波形信号を生成する波形信号生成手段と、第一のパルス列信号におけるパルスの最大周波数よりも高い周波数を有する三角波の第二の波形信号を発生する三角波発生手段と、第一の波形信号と第二の波形信号とを比較して、三角波の周波数を最大周波数とする第二のパルス列信号を生成する第二のパルス列生成手段と、第二のパルス列信号でスイッチング動作する電源用スイッチング素子と、を有するものである。
【０００９】
この構成を採用すれば、デジタル信号処理によって生成された第一のパルス列信号のパルス分布に応じたレベルを有する第一の波形信号と三角波の第二の波形信号とを比較することで、第一のパルス列信号におけるパルスの最大周波数よりも高い最大周波数を有する第二のパルス列信号が生成される。そして、この第二のパルス列信号により、高周波で電源用スイッチング素子をスイッチング制御することができる。これにより、既存の第一のパルス列生成手段の信号処理能力を超えたパルスの最大周波数の第二のパルス列信号にて、電源用スイッチング素子をスイッチング制御することができる。
【００１０】
本発明に係る電源装置は、上記発明の電源装置に加え、さらに、電源用スイッチング素子よりも電力供給方向の下流側に、少なくとも第二のパルス列信号の最大周波数と同一の周波数の成分を減衰させる出力ローパスフィルタを有するものである。
【００１１】
この構成を採用すれば、電源用スイッチング素子からの出力に含まれている高周波の周波数成分を減衰させることができる。その結果、出力電圧を、所定の周期毎に所望の波形の電圧とすることができる。
【００１２】
また、第一のパルス列生成手段が生成するパルス列で直接に電源用スイッチング素子をスイッチング制御した場合に比べて、スイッチング周波数を高くできるため、メイン出力のスイッチングに起因する高周波成分を減衰させる出力ローパスフィルタを小さくすることができる。その結果、電源装置を小型化することができる。
【００１３】
本発明に係る無停電電源装置は、ＤＣ／ＡＣインバータから交流電力を出力する無停電電源装置であって、デジタル信号処理によって、所定の周期毎にパルスの分布を設定して第一のパルス列信号を生成する第一のパルス列生成手段と、第一のパルス列信号に基づいて、パルスの分布に応じたレベルの第一の波形信号を生成する波形信号生成手段と、第一のパルス列信号におけるパルスの最大周波数よりも高い周波数を有する三角波の第二の波形信号を発生する三角波発生手段と、第一の波形信号と第二の波形信号とを比較して、三角波の周波数を最大周波数とする第二のパルス列信号を生成する第二のパルス列生成手段と、ＤＣ／ＡＣインバータに設けられ、第二のパルス列信号でスイッチング動作する電源用スイッチング素子と、を有するものである。
【００１４】
この構成を採用すれば、デジタル信号処理によって生成された第一のパルス列信号のパルス分布に応じたレベルを有する第一の波形信号と三角波の第二の波形信号とを比較することで、第一のパルス列信号におけるパルスの最大周波数よりも高い最大周波数を有する第二のパルス列信号が生成される。そして、この第二のパルス列信号により、高周波でＤＣ／ＡＣインバータの電源用スイッチング素子をスイッチング制御することができる。これにより、既存の第一のパルス列生成手段の信号処理能力を超えたパルスの最大周波数の第二のパルス列信号にて、電源用スイッチング素子をスイッチング制御することができる。
【００１５】
本発明に係る無停電電源装置は、上記発明の無停電電源装置に加え、さらに、電源用スイッチング素子よりも電力供給方向の下流側に、少なくとも第二のパルス列信号の最大周波数と同一の周波数の成分を減衰させる出力ローパスフィルタを有するものである。
【００１６】
この構成を採用すれば、ＤＣ／ＡＣインバータの電源用スイッチング素子からの出力に含まれている高周波の周波数成分を減衰させることができる。その結果、出力電圧を、所定の周期毎に所望の波形の電圧とすることができる。
【００１７】
また、第一のパルス列生成手段が生成するパルス列で直接に電源用スイッチング素子をスイッチング制御した場合に比べて、スイッチング周波数が高くなるため、スイッチングに起因する高周波成分を減衰させるためにＤＣ／ＡＣインバータよりも電力供給方向の下流側に設けられる出力ローパスフィルタを小さくすることができる。その結果、無停電電源装置を小型化することができる。
【００１８】
本発明に係る電源用スイッチング素子の駆動方法は、デジタル信号処理によって、所定の周期毎にパルスの分布を設定して第一のパルス列信号を生成するステップと、第一のパルス列信号に基づいて、パルスの分布に応じたレベルの第一の波形信号を生成するステップと、第一のパルス列信号におけるパルスの最大周波数よりも高い周波数を有する三角波の第二の波形信号を発生するステップと、第一の波形信号と第二の波形信号とを比較して、三角波の周波数を最大周波数とする第二のパルス列信号を生成するステップと、第二のパルス列信号で電源用スイッチング素子をスイッチング動作させるステップと、を有するものである。
【００１９】
この方法を採用すれば、デジタル信号処理によって生成された第一のパルス列信号のパルス分布に応じたレベルを有する第一の波形信号と三角波の第二の波形信号とを比較することで、第一のパルス列信号におけるパルスの最大周波数よりも高い最大周波数を有する第二のパルス列信号が生成される。そして、この第二のパルス列信号により、高周波数で電源用スイッチング素子をスイッチング制御することができる。これにより、既存の第一のパルス列生成手段の信号処理能力を超えたパルスの最大周波数の第二のパルス列信号にて、電源用スイッチング素子をスイッチング制御することができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態に係る電源装置、無停電電源装置および電源用スイッチング素子の駆動方法を、図面に基づいて説明する。
【００２１】
なお、電源装置は、無停電電源装置を例として説明する。電源用スイッチング素子の駆動方法は、無停電電源装置の動作の一部として説明する。
【００２２】
図１は、本発明の実施の形態に係る無停電電源装置１の構成を示すブロック図である。
【００２３】
実施の形態に係る無停電電源装置１は、一対の入力端子２，３を有する。一対の入力端子２，３の中の一方の入力端子２は、入力コイル１１に接続されている。一対の入力端子２，３の中の他方の入力端子３は、グランド１２に接続されている。一対の入力端子２，３の間に、商用交流電源などの交流電源４が接続される。交流電源４は、所定の交流電圧で交流電力を供給する。この交流電圧は、たとえば、５０Ｈｚや６０Ｈｚなどの所定の周波数を有し、その１周期毎に正弦波の波形を繰り返す波形を有する。なお、周波数が５０Ｈｚである場合、１周期は２０ｍｓである。周波数が６０Ｈｚである場合、１周期は１６．７ｍｓである。
【００２４】
入力コイル１１は、ＡＣ／ＤＣコンバータ１３に接続されている。ＡＣ／ＤＣコンバータ１３は、第一電源トランジスタ２１と、第二電源トランジスタ２２と、第一電源ダイオード２３と、第二電源ダイオード２４と、を有する。第一電源トランジスタ２１は、エミッタが入力コイル１１に接続されている。第二電源トランジスタ２２は、コレクタが入力コイル１１に接続されている。第一電源ダイオード２３は、第一電源トランジスタ２１のエミッタ−コレクタ間に接続され、第一電源トランジスタ２１とは逆向きに電流を流す。第二電源ダイオード２４は、第二電源トランジスタ２２のエミッタ−コレクタ間に接続され、第二電源トランジスタ２２とは逆向きに電流を流す。
【００２５】
なお、これら第一電源トランジスタ２１、第二電源トランジスタ２２などのように、一対の入力端子２，３と後述する一対の出力端子５，６との間に接続される電力用のメイン素子には、一般的に、数十Ａ程度の電流をコレクタ−エミッタ間に流すことができるものを使用する。このような電流に耐え得る電源トランジスタとしては、たとえば、ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）などがある。
【００２６】
ＡＣ／ＤＣコンバータ１３は、一対のレール配線１４，１５に接続されている。一対のレール配線１４，１５の中の一方のレール配線１４は、第一電源トランジスタ２１のコレクタに接続される。一対のレール配線１４，１５の中の他方のレール配線１５は、第二電源トランジスタ２２のエミッタに接続される。
【００２７】
一方のレール配線１４とグランド１２との間には、第一コンデンサ１６が接続されている。他方のレール配線１５とグランド１２との間には、第二コンデンサ１７が接続されている。一対のレール配線１４，１５には、ＤＣ／ＤＣコンバータ１８が接続されている。ＤＣ／ＤＣコンバータ１８には、バッテリ１９が接続されている。なお、ＤＣ／ＤＣコンバータ１８に使用される図示外の電源トランジスタなどにも、数十Ａ程度の電流をコレクタ−エミッタ間に流すことができるものが一般的に使用される。
【００２８】
一対のレール配線１４，１５は、ＤＣ／ＡＣインバータ２０に接続されている。ＤＣ／ＡＣインバータ２０は、第三電源トランジスタ３１と、第四電源トランジスタ３２と、第三電源ダイオード３３と、第四電源ダイオード３４と、を有する。第三電源トランジスタ３１は、コレクタが一方のレール配線１４に接続されている。第四電源トランジスタ３２は、コレクタが第三電源トランジスタ３１のエミッタに接続されるとともに、エミッタが他方のレール配線１５に接続されている。第三電源ダイオード３３は、第三電源トランジスタ３１のエミッタ−コレクタ間に接続され、第三電源トランジスタ３１とは逆向きに電流を流す。第四電源ダイオード３４は、第四電源トランジスタ３２のエミッタ−コレクタ間に接続され、第四電源トランジスタ３２とは逆向きに電流を流す。
【００２９】
ＤＣ／ＡＣインバータ２０は、出力ローパスフィルタ４１に接続されている。出力ローパスフィルタ４１は、出力コイル４２と、出力コンデンサ４３とを有する。出力コイル４２の一端は、第三電源トランジスタ３１のエミッタに接続されている。出力コンデンサ４３の一端は、出力コイル４２の他端に接続され、出力コンデンサ４３の他端は、グランド１２に接続されている。なお、これら出力コイル４２および出力コンデンサ４３も、電力用のメイン素子である。そのため、出力コイル４２には、大電流用の太い巻線が使用され、出力コンデンサ４３には、大電流用の電極間の距離が広いものが使用される。
【００３０】
例えば、ＤＣ／ＡＣインバータ２０のスイッチング周波数が５０ｋＨｚである場合、この実施の形態では、出力ローパスフィルタ４１は、少なくとも５０ｋＨｚ以上の周波数を効果的に減衰させるように選択された、出力コイル４２および出力コンデンサ４３が使用されている。そのため、たとえば、出力ローパスフィルタ４１の出力コイル４２および出力コンデンサ４３が、少なくとも２０ｋＨｚ以上の周波数を効果的に減衰させるように選択された場合に比べて、出力コイル４２および出力コンデンサ４３の大きさは、半分以下になる。
【００３１】
出力ローパスフィルタ４１は、一対の出力端子５，６の中の一方の出力端子５に接続される。一対の出力端子５，６の中の他方の出力端子６は、グランド１２に接続される。一対の出力端子５，６の間には、コンピュータなどの負荷機器７が接続される。
【００３２】
また、実施の形態に係る無停電電源装置１は、入力電圧検出器５１と、バッテリ電圧検出器５２と、レール電圧検出器５３と、出力電圧検出器５４と、を有する。入力電圧検出器５１は、一対の入力端子２，３の間の電圧を検出するものであり、一対の入力端子２，３の間の電圧に応じたアナログの信号を出力する。バッテリ電圧検出器５２は、バッテリ１９の充電電圧を検出するものであり、バッテリ１９の充電電圧に応じたアナログの波形信号を出力する。レール電圧検出器５３は、一対のレール配線１４，１５の間の電圧を検出するものであり、一対のレール配線１４，１５の間の電圧に応じたアナログの波形信号を出力する。出力電圧検出器５４は、一対の出力端子５，６の間の電圧の実効値を検出するものであり、一対の出力端子５，６の間の電圧の実効値に応じたアナログのレベル信号を出力する。
【００３３】
これら入力電圧検出器５１、バッテリ電圧検出器５２、レール電圧検出器５３および出力電圧検出器５４は、デジタル信号処理によって、交流電力の１周期毎にパルスの分布が設定されているパルス列信号を生成する第一のパルス列生成手段としてのＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ：デジタル信号処理装置）５５に接続される。ＤＳＰ５５は、マイクロプロセッサの一種であり、特定の信号処理を高速に実行するように設計されているものである。
【００３４】
図２は、図１中のＤＳＰ５５およびその周辺回路を示す詳細な回路図である。
【００３５】
ＤＳＰ５５は、複数のＡＤコンバータ７１，８１，９１，１００、パルス列信号を出力する複数のＤＡコンバータ７８，７９，８８，９９、図示せぬ記憶部、図示せぬ演算処理装置などを有する。記憶部は、各種の制御プログラムを記憶する。そして、演算処理装置が記憶部に記憶されている制御プログラムを実行することで、ＤＳＰ５５には後述する各部が実現される。また、ＤＳＰ５５は、演算処理装置が信号処理を実行する際に利用する後述する各種のレジスタ７２，７３，７５，７７，８２，８３，８５，８７，９２，９３，９５，９８を有する。
【００３６】
ＤＳＰ５５は、第一ＡＤコンバータ７１と、検出出力電圧レジスタ７２と、目標出力電圧レジスタ７３と、出力電圧誤差演算部７４と、出力電圧誤差レジスタ７５と、を有する。また、ＤＳＰ５５は、ＤＣ／ＡＣパルス列データ生成部７６と、ＤＣ／ＡＣパルス列データレジスタ７７と、第一ＤＡコンバータ７８と、第二ＤＡコンバータ７９と、を有する。
【００３７】
第一ＡＤコンバータ７１は、出力電圧検出器５４が出力するアナログのレベル信号を所定のサンプリング周期毎にサンプリングし、そのサンプリング値を検出出力電圧レジスタ７２に記憶させる。なお、所定のサンプリング周期は、たとえば交流電圧の１周期に相当する周期であればよい。目標出力電圧レジスタ７３には、出力電圧の実効値の目標値が記憶されている。出力電圧誤差演算部７４は、検出出力電圧レジスタ７２に記憶されている値から、目標出力電圧レジスタ７３に記憶されている値を減算し、その演算結果の値を出力電圧誤差レジスタ７５に記憶させる。
【００３８】
ＤＣ／ＡＣパルス列データ生成部７６は、出力電圧誤差レジスタ７５に記憶されている値に応じたパルス列データを生成し、このパルス列データをＤＣ／ＡＣパルス列データレジスタ７７に記憶させる。第一ＤＡコンバータ７８は、ＤＣ／ＡＣパルス列データレジスタ７７に記憶されている各ビットを所定の周期毎に順番に読み込み、そのビット値に応じたレベルに出力を変化させる。第一ＤＡコンバータ７８は、具体的には、たとえば、「０」を読み込んだらローレベル、「１」を読み込んだらハイレベルに出力を変化させる。第二ＤＡコンバータ７９も、ＤＣ／ＡＣパルス列データレジスタ７７に記憶されている各ビットを所定の周期毎に順番に読み込み、そのビット値に応じたレベルに出力を変化させる。これらの出力がパルス列信号である。
【００３９】
この実施の形態に係るＤＡコンバータ７８，７９の読み込み周期は、２５マイクロ秒である。この場合、ＤＣ／ＡＣパルス列データレジスタ７７にたとえば「１０１０１０・・・」とのパルス列データが記憶されている場合、ＤＡコンバータ７８，７９は、５０マイクロ秒を１周期とする矩形波を出力する。この５０マイクロ秒がパルス列信号の最小周期となる。そして、この５０マイクロ秒周期の矩形波には、その基本周波数成分として２０ｋＨｚの周波数成分が含まれることになる。なお、この実施の形態に係る他のＤＡコンバータの読み込み周期も、２５マイクロ秒である。
【００４０】
なお、ＤＡコンバータの読み込み周期が２５マイクロ秒である場合、交流電源４の周波数が５０Ｈｚであるとすると、その１周期の間に必要となるパルス列データのビット数は、８００ビットである。
【００４１】
第一ＤＡコンバータ７８は、第一制御ローパスフィルタ５６に接続される。第一制御ローパスフィルタ５６は、第一制御コイル１１１と、第一制御コンデンサ１１２とを有する。第一制御コイル１１１の一端は、第一ＤＡコンバータ７８に接続されている。第一制御コンデンサ１１２の一端は、第一制御コイル１１１の他端に接続され、第一制御コンデンサ１１２の他端は、グランド１２に接続されている。
【００４２】
なお、第一制御ローパスフィルタ５６では、少なくとも２０ｋＨｚ以上の周波数を効果的に減衰させるように選択された、第一制御コイル１１１および第一制御コンデンサ１１２が使用されている。この第一制御ローパスフィルタ５６に流れる電流は、電力用のメイン素子に流れる電流とは異なり、多くとも数百ｍＡ程度である。そのため、第一制御コイル１１１および第一制御コンデンサ１１２としては、小さい素子を使用することができる。
【００４３】
第一制御ローパスフィルタ５６は、第一コンパレータ５７に接続されている。第一コンパレータ５７は、反転入力端子と、非反転入力端子とを有し、非反転入力端子に入力される電圧に対する反転入力端子に入力される電圧の電位差を増幅して出力する。この反転入力端子には、第一制御ローパスフィルタ５６が接続される。この非反転入力端子には、第一三角波発生器５８が接続される。第一三角波発生器５８は、所定の周期毎に三角波の波形となる電圧を出力するものである。この実施の形態では、三角波の周波数を、５０ｋＨｚとする。第一コンパレータ５７の出力は、ＤＣ／ＡＣインバータ２０の第三電源トランジスタ３１のゲートに入力される。
【００４４】
また、第二ＤＡコンバータ７９は、第二制御ローパスフィルタ５９に接続される。第二制御ローパスフィルタ５９は、第二コンパレータ６０の反転入力端子に接続されている。第二コンパレータ６０の非反転入力端子には、第二三角波発生器６１が接続される。第二三角波発生器６１は、５０ｋＨｚの周期を有する三角波の信号を出力する。第二コンパレータ６０の出力は、ＤＣ／ＡＣインバータ２０の第四電源トランジスタ３２のゲートに入力される。
【００４５】
なお、第二制御ローパスフィルタ５９は、第二制御コイル１１３と、第二制御コンデンサ１１４とで構成されている。そして、これら第二制御ローパスフィルタ５９では、第一制御ローパスフィルタ５６と同様に、少なくとも２０ｋＨｚ以上の周波数を効果的に減衰させるように選択された、第二制御コイル１１３および第二制御コンデンサ１１４が使用されている。
【００４６】
また、ＤＳＰ５５は、第二ＡＤコンバータ８１と、検出レール電圧レジスタ８２と、目標レール電圧レジスタ８３と、レール電圧誤差演算部８４と、レール電圧誤差レジスタ８５と、を有する。また、ＤＳＰ５５は、ＡＣ／ＤＣパルス列データ生成部８６と、ＡＣ／ＤＣパルス列データレジスタ８７と、第三ＤＡコンバータ８８と、を有する。
【００４７】
第二ＡＤコンバータ８１は、レール電圧検出器５３が出力するアナログの波形信号を所定のサンプリング周期毎にサンプリングし、そのサンプリング値を検出レール電圧レジスタ８２に記憶させる。目標レール電圧レジスタ８３には、レール電圧の目標値が記憶されている。レール電圧誤差演算部８４は、検出レール電圧レジスタ８２に記憶されている値から、目標レール電圧レジスタ８３に記憶されている値を減算し、その演算結果の値をレール電圧誤差レジスタ８５に記憶させる。
【００４８】
ＡＣ／ＤＣパルス列データ生成部８６は、レール電圧誤差レジスタ８５に記憶されている値に応じたパルス列データを生成し、このパルス列データをＡＣ／ＤＣパルス列データレジスタ８７に記憶させる。第三ＤＡコンバータ８８は、ＡＣ／ＤＣパルス列データレジスタ８７に記憶されている各ビットを順番に読み込み、そのビット値に応じたレベルに出力を変化させる。この出力がパルス列信号である。第三ＤＡコンバータ８８の出力は、ＡＣ／ＤＣコンバータ１３の第一電源トランジスタ２１のゲートに入力される。第三ＤＡコンバータ８８の出力は、反転素子６２で反転された後、ＡＣ／ＤＣコンバータ１３の第二電源トランジスタ２２のゲートに入力される。
【００４９】
また、ＤＳＰ５５は、第三ＡＤコンバータ９１と、検出バッテリ電圧レジスタ９２と、目標バッテリ電圧レジスタ９３と、バッテリ電圧誤差演算部９４と、バッテリ電圧誤差レジスタ９５と、を有する。また、ＤＳＰ５５は、セレクタ９６と、ＤＣ／ＤＣパルス列データ生成部９７と、ＤＣ／ＤＣパルス列データレジスタ９８と、第四ＤＡコンバータ９９と、を有する。
【００５０】
第三ＡＤコンバータ９１は、バッテリ電圧検出器５２が出力するアナログの波形信号を所定のサンプリング周期毎にサンプリングし、そのサンプリング値を検出バッテリ電圧レジスタ９２に記憶させる。目標バッテリ電圧レジスタ９３には、バッテリ電圧の目標値が記憶されている。バッテリ電圧誤差演算部９４は、検出バッテリ電圧レジスタ９２に記憶されている値から、目標バッテリ電圧レジスタ９３に記憶されている値を減算し、その演算結果の値をバッテリ電圧誤差レジスタ９５に記憶させる。
【００５１】
セレクタ９６は、バッテリ電圧誤差レジスタ９５と、レール電圧誤差レジスタ８５との中の一方を選択する。ＤＣ／ＤＣパルス列データ生成部９７は、セレクタ９６により選択されたレジスタに記憶されている値に応じたパルス列データを生成し、このパルス列データをＤＣ／ＤＣパルス列データレジスタ９８に記憶させる。第四ＤＡコンバータ９９は、ＤＣ／ＤＣパルス列データレジスタ９８に記憶されている各ビットを順番に読み込み、そのビット値に応じたレベルに出力を変化させる。第四ＤＡコンバータ９９の出力は、ＤＣ／ＤＣコンバータ１８の図示外の電源トランジスタに入力される。
【００５２】
また、ＤＳＰ５５は、第四ＡＤコンバータ１００と、検出入力電圧レジスタ１０１と、モード制御部１０２と、を有する。
【００５３】
第四ＡＤコンバータ１００は、入力電圧検出器５１が出力するアナログの波形信号を所定のサンプリング周期毎にサンプリングし、そのサンプリング値を検出入力電圧レジスタ１０１に記憶させる。モード制御部１０２は、検出入力電圧レジスタ１０１に記憶されている値と、検出バッテリ電圧レジスタ９２に記憶されている値と、検出レール電圧レジスタ８２に記憶されている値とに基づいて、セレクタ９６、ＡＣ／ＤＣパルス列データ生成部８６、ＤＣ／ＡＣパルス列データ生成部７６およびＤＣ／ＤＣパルス列データ生成部９７の作動／停止を制御する。
【００５４】
次に、このような回路構成を有する無停電電源装置１の動作を説明する。
【００５５】
無停電電源装置１の図示外の電源スイッチが操作されると、ＤＳＰ５５は、動作を開始する。なお、この電源投入時には、各種のレジスタの値は、初期値として「０」が書き込まれている。そのため、第一ＤＡコンバータ７８、第二ＤＡコンバータ７９、第三ＤＡコンバータ８８および第四ＤＡコンバータ９９は、その出力をローレベルに維持する。その結果、ＡＣ／ＤＣコンバータ１３、ＤＣ／ＤＣコンバータ１８およびＤＣ／ＡＣインバータ２０では、電源トランジスタ２１，２２，３１，３２，・・・がオン状態にならない。
【００５６】
ＤＳＰ５５が動作を開始すると、第四ＡＤコンバータ１００は、検出入力電圧レジスタ１０１にサンプリング値を周期的に書き込む。
【００５７】
また、第一ＡＤコンバータ７１は、検出出力電圧レジスタ７２にサンプリング値を周期的に書き込む。出力電圧誤差演算部７４は、検出出力電圧レジスタ７２の値から、目標出力電圧レジスタ７３の値を減算し、その演算結果の値を出力電圧誤差レジスタ７５に記憶させる。
【００５８】
また、第二ＡＤコンバータ８１は、検出レール電圧レジスタ８２にサンプリング値を周期的に書き込む。レール電圧誤差演算部８４は、検出レール電圧レジスタ８２の値から、目標レール電圧レジスタ８３の値を減算し、その演算結果の値をレール電圧誤差レジスタ８５に記憶させる。
【００５９】
また、第三ＡＤコンバータ９１は、検出バッテリ電圧レジスタ９２にサンプリング値を周期的に書き込む。バッテリ電圧誤差演算部９４は、検出バッテリ電圧レジスタ９２の値から、目標バッテリ電圧レジスタ９３の値を減算し、その演算結果の値をバッテリ電圧誤差レジスタ９５に記憶させる。
【００６０】
モード制御部１０２は、検出入力電圧レジスタ１０１に記憶されている値に基づいて、入力電力の異常判定を行う。そして、入力電力が正常であると判断すると、モード制御部１０２は、ＡＣ／ＤＣパルス列データ生成部８６へ作動信号を出力する。
【００６１】
作動信号が入力されると、ＡＣ／ＤＣパルス列データ生成部８６は、レール電圧誤差レジスタ８５の値に応じたパルス列データを生成し、ＡＣ／ＤＣパルス列データレジスタ８７に記憶させる。第三ＤＡコンバータ８８は、ＡＣ／ＤＣパルス列データレジスタ８７のパルス列データの各ビットを順番に読み込み、そのビット値に応じたレベルに出力を変化させる。これにより、ＡＣ／ＤＣコンバータ１３の第一電源トランジスタ２１および第二電源トランジスタ２２は、交互にオン状態となる。
【００６２】
入力電圧が正の電圧である期間において、第二電源トランジスタ２２がオン状態とオフ状態との間でスイッチング動作すると、入力コイル１１にはエネルギーが蓄積され、このエネルギーで第一コンデンサ１６はプラスの電圧に充電される。入力電圧が負の電圧である期間において、第一電源トランジスタ２１がオン状態とオフ状態との間でスイッチング動作すると、入力コイル１１にはエネルギーが蓄積され、このエネルギーで第二コンデンサ１７はマイナスの電圧に充電される。
【００６３】
第一コンデンサ１６および第二コンデンサ１７が充電されることで、レール電圧検出器５３が検出する電圧が大きくなる。
【００６４】
ＡＣ／ＤＣパルス列データ生成部８６へ作動信号を出力した後、モード制御部１０２は、検出レール電圧レジスタ８２の値を監視する。そして、この値が所望のレール電圧に対応する値以上になったら、モード制御部１０２は、ＤＣ／ＡＣパルス列データ生成部７６へ作動信号を出力する。
【００６５】
作動信号が入力されると、ＤＣ／ＡＣパルス列データ生成部７６は、出力電圧誤差レジスタ７５の値に応じたパルス列データを生成し、このパルス列データをＤＣ／ＡＣパルス列データレジスタ７７に記憶させる。第一ＤＡコンバータ７８および第二ＤＡコンバータ７９は、ＤＣ／ＡＣパルス列データレジスタ７７におけるパルス列データの各ビットを、交流電源４の交流電力の半周期に相当する期間毎に交互に読み込み、そのビット値に応じたレベルに出力電圧を変化させる。
【００６６】
第一ＤＡコンバータ７８から出力されるパルス列は、第一制御ローパスフィルタ５６によりフィルタリングされ、フィルタリング後の略正弦波の信号が第一コンパレータ５７の反転入力端子に入力される。このパルス列信号の最大の周波数は、２０ｋＨｚである。また、このフィルタリング後の略正弦波の波形信号は、交流電源４の電源周波数と略同一の周波数を有し、パルス列信号におけるパルスの分布に応じたレベルを有する。
【００６７】
第一コンパレータ５７は、この略正弦波の波形信号と、三角波の波形信号を比較する。そして、第一コンパレータ５７は、この略正弦波の波形信号のレベルよりも三角波の波形信号のレベルが高くなる期間において、出力電圧をハイレベルに制御し、低くなる期間において出力電圧をローレベルに制御する。この三角波の周波数は、５０ｋＨｚである。したがって、第一コンパレータ５７は、三角波の周波数である５０ｋＨｚを最大の周波数とするパルス列信号を生成することになる。第一コンパレータ５７の出力は、ＤＣ／ＡＣインバータ２０の第三電源トランジスタ３１に入力される。
【００６８】
第二ＤＡコンバータ７９から出力されるパルス列信号は、第二制御ローパスフィルタ５９によりフィルタリングされ、フィルタリング後の略正弦波の信号が第二コンパレータ６０の反転入力端子に入力される。このパルス列の最大周波数は、２０ｋＨｚである。また、このフィルタリング後の略正弦波の波形信号は、交流電源４の電源周波数と略同一の周波数を有し、パルス列信号におけるパルスの分布に応じたレベルを有する。
【００６９】
第二コンパレータ６０は、この略正弦波の波形信号と、三角波の波形信号を比較する。そして、第二コンパレータ６０は、この略正弦波の波形信号のレベルよりも三角波の波形信号のレベルが高くなる期間において、出力電圧をハイレベルに制御し、低くなる期間において出力電圧をローレベルに制御する。三角波の周波数は、５０ｋＨｚである。したがって、第二コンパレータ６０は、三角波の周波数である５０ｋＨｚを最大周波数とするパルス列信号を生成するになる。第二コンパレータ６０の出力は、ＤＣ／ＡＣインバータ２０の第四電源トランジスタ３２に入力される。
【００７０】
第三電源トランジスタ３１および第四電源トランジスタ３２は、第一コンパレータ５７から出力される５０ｋＨｚを最大周波数とするパルス列信号および第二コンパレータ６０から出力される５０ｋＨｚを最大周波数とするパルス列信号によって、交流電源４の交流電力の半周期に相当する期間毎に交互に、オン状態とオフ状態との間で制御される。
【００７１】
第三電源トランジスタ３１がオン状態になると、第一コンデンサ１６が出力ローパスフィルタ４１を介して一方の出力端子５に接続される。これにより、一方の出力端子５からプラスの電圧が出力される。第四電源トランジスタ３２がオン状態になると、第二コンデンサ１７が出力ローパスフィルタ４１を介して一方の出力端子５に接続される。これにより、一方の出力端子５からマイナスの電圧が出力される。
【００７２】
したがって、ＤＣ／ＡＣインバータ２０からは、プラスの電圧のパルス列と、マイナスの電圧のパルス列とが、交流電源４の交流電圧の半周期に相当する期間毎に交互に出力される。そして、このプラスの電圧のパルス列およびマイナスの電圧のパルス列に含まれる最大の周波数成分は、５０ｋＨｚになる。
【００７３】
ＤＣ／ＡＣインバータ２０の出力は、出力ローパスフィルタ４１を介して一方の出力端子５に供給される。出力ローパスフィルタ４１は、少なくとも５０ｋＨｚ以上の周波数を減衰する特性になっている。したがって、出力ローパスフィルタ４１からは、ＤＣ／ＡＣインバータ２０の出力に含まれている少なくとも５０ｋＨｚ以上の周波数成分が減衰された波形の電圧、すなわち略正弦波の波形の電圧が出力されることになる。そして、この略正弦波の波形の電圧が一対の出力端子５，６から負荷機器７へ供給される。
【００７４】
モード制御部１０２は、検出バッテリ電圧レジスタ９２に記憶されている値に基づいて、バッテリ１９の充電状態を判定する。そして、バッテリ１９がフル充電されていないと判断すると、モード制御部１０２は、セレクタ９６にバッテリ電圧誤差レジスタ９５を選択させるとともに、ＤＣ／ＤＣパルス列データ生成部９７へ作動信号を出力する。ＤＣ／ＤＣパルス列データ生成部９７は、バッテリ電圧誤差レジスタ９５の値に応じたパルス列データを生成し、このパルス列データをＤＣ／ＤＣパルス列データレジスタ９８に記憶させる。第四ＤＡコンバータ９９は、ＤＣ／ＤＣパルス列データレジスタ９８ののパルス列データの各ビットを順番に読み込み、そのビット値に応じたレベルに出力を変化させる。第四ＤＡコンバータ９９の出力は、ＤＣ／ＤＣコンバータ１８の図示外の電源トランジスタに入力される。これにより、レール電圧がバッテリ１９の充電電圧へ変換され、この充電電圧でバッテリ１９を充電することができる。なお、充電が完了したら、モード制御部１０２は、ＤＣ／ＤＣパルス列データ生成部９７へ停止信号を出力する。これにより、バッテリ１９の充電が終了する。
【００７５】
また、モード制御部１０２は、ＡＣ／ＤＣパルス列データ生成部８６およびＤＣ／ＡＣパルス列データ生成部７６へ作動信号を出力した後、検出入力電圧レジスタ１０１に記憶されている値に基づいて入力電力を監視する。そして、交流電源４の停止などによって入力電力に異常が発生すると、モード制御部１０２は、ＡＣ／ＤＣパルス列データ生成部８６へ停止信号を出力するとともに、セレクタ９６にレール電圧誤差レジスタ８５を選択させるとともに、ＤＣ／ＤＣパルス列データ生成部９７へ作動信号を出力する。ＤＣ／ＤＣパルス列データ生成部９７は、レール電圧誤差レジスタ８５の値に応じたパルス列データを生成し、このパルス列データをＤＣ／ＤＣパルス列データレジスタ９８に記憶させる。第四ＤＡコンバータ９９は、ＤＣ／ＤＣパルス列データレジスタ９８のパルス列データの各ビットを順番に読み込み、そのビット値に応じたレベルに出力を変化させる。第四ＤＡコンバータ９９の出力は、ＤＣ／ＤＣコンバータ１８の図示外の電源トランジスタに入力される。これにより、バッテリ１９充電電圧がレール電圧へ変換され、レール電圧は、所定の電圧に維持される。ＤＣ／ＡＣインバータ２０は、このレール電圧から交流電圧を生成し、負荷機器７へ継続して電力を供給しつづけることができる。
【００７６】
以上のように、この実施の形態に係る無停電電源装置１では、正常な電力が一対の入力端子２，３に入力されているときには、ＡＣ／ＤＣコンバータ１３およびＤＣ／ＡＣインバータ２０を動作させて、この正常な電力に基づく交流電力を負荷機器７へ供給することができる。また、一対の入力端子２，３に入力されている電力が正常でなくなると、ＤＣ／ＤＣコンバータ１８およびＤＣ／ＡＣインバータ２０を動作させて、バッテリ１９の蓄電電力に基づく交流電力を負荷機器７へ供給することができる。
【００７７】
しかも、この実施の形態に係る無停電電源装置１では、ＤＳＰ５５から出力される最大の周波数が２０ｋＨｚのパルス列信号は、第一制御ローパスフィルタ５６で少なくとも２０ｋＨｚ以上の周波数成分が減衰されて、略正弦波の波形として第一コンパレータ５７へ入力される。その略正弦波の波形信号は、第一コンパレータ５７で５０ｋＨｚの周波数を有する三角波の波形信号と比較される。この第一コンパレータ５７から出力されるパルス列信号が、ＤＣ／ＡＣインバータ２０の第三電源トランジスタ３１に入力される。したがって、第三電源トランジスタ３１は、ＤＳＰ５５がデジタル信号処理によって生成することができるパルスの最大周波数（２０ｋＨｚ）よりも高い最大周波数（５０ｋＨｚ）を有するパルス列信号にて、スイッチング制御される。そのため、第三電源トランジスタ３１により生成されるプラスの電圧は、最大周波数が５０ｋＨｚとなる。同様に、第四電源トランジスタ３２により生成されるマイナスの電圧は、最大周波数が５０ｋＨｚとなる。
【００７８】
また、この実施の形態に係る無停電電源装置１では、ＤＣ／ＡＣインバータ２０と一方の出力端子５との間には、少なくとも５０ｋＨｚ以上の周波数成分を減衰することができる出力ローパスフィルタ４１を設けることで、略正弦波の電圧波形を有する交流電力を一対の出力端子５，６から出力することができる。したがって、従来のようにしてＤＳＰ５５から出力される最大周波数が２０ｋＨｚのパルス列信号を直接に第三電源トランジスタ３１に入力する場合には、ＤＣ／ＡＣインバータ２０と一方の出力端子５との間に少なくとも２０ｋＨｚ以上の周波数成分を減衰することができる出力ローパスフィルタを設ける必要があるが、この実施の形態に係る無停電電源装置１では、より高い周波数でＤＣ／ＡＣインバータ２０ガスイッチング制御されるため、出力ローパスフィルタ４１に用いられる出力コイル４２および出力トランジスタを小さくでき、装置を小型化することができる。
【００７９】
さらに、この実施の形態に係る無停電電源装置１では、ＤＳＰ５５やそのＤＳＰ５５が出力するパルス列信号に合わせて設計された無停電電源装置が先に開発されていた場合には、出力ローパスフィルタ４１を変更するだけで、そのまま利用することができる。したがって、過去にＤＳＰ５５を用いた無停電電源装置１の設計資源をそのままに利用して、工数をかけずに、無停電電源装置の小型化を実現することができる。
【００８０】
以上の実施の形態は本発明の好適な実施の形態であるが、本発明はこれに限られるものではなく、本発明の要旨を逸脱しない範囲において種々の変形、変更が可能である。
【００８１】
たとえば、上記実施の形態では、ＤＣ／ＡＣインバータ２１の第三電源トランジスタ３１とＤＳＰ５５との間に、第一制御ローパスフィルタ５６、第一コンパレータ５７および第一三角波発生器５８を設けている。また、上記実施の形態では、ＤＣ／ＡＣインバータ２１の第四電源トランジスタ３２とＤＳＰ５５との間に、第二制御ローパスフィルタ５９、第二コンパレータ６０および第二三角波発生器６１を設けている。この他にも、たとえば、ＡＣ／ＤＣコンバータ１３の第一電源トランジスタ２１および第二電源トランジスタ２２とＤＳＰ５５との間に、同様の制御ローパスフィルタ、コンパレータおよび三角波発生器を設けてもよい。また、ＤＣ／ＤＣコンバータ１８の図示外の電源トランジスタとＤＳＰ５５との間に、同様の制御ローパスフィルタ、コンパレータおよび三角波発生器を設けてもよい。
【００８２】
上記実施の形態では、無停電電源装置を例として説明している。この他にもたとえば、ＡＣ／ＤＣコンバータ、ＤＣ／ＡＣインバータ、ＡＣ／ＡＣコンバータ、ＤＣ／ＤＣコンバータなどの電源装置において、電源トランジスタなどの電源用スイッチング素子をスイッチング制御する場合にも、同様に利用することができる。
【００８３】
【発明の効果】
本発明では、既存の第一のパルス列生成手段の信号処理能力を超えたパルスの最大周波数の第二のパルス列信号にて、電源用スイッチング素子をスイッチング制御することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る無停電電源装置の構成を示すブロック図である。
【図２】図１中のＤＳＰおよびその周辺回路を示す詳細な回路図である。
【符号の説明】
３１  第三電源トランジスタ（電源用スイッチング素子）
３２  第四電源トランジスタ（電源用スイッチング素子）
４１  出力ローパスフィルタ
５５  ＤＳＰ（第一のパルス列生成手段）
５６  第一制御ローパスフィルタ（波形信号生成手段）
５７  第一コンパレータ（第二のパルス列生成手段）
５８  第一三角波発生器（三角波発生手段）
５９  第二制御ローパスフィルタ（波形信号生成手段）
６０  第二コンパレータ（第二のパルス列生成手段）
６１  第二三角波発生器（三角波発生手段）
【図１】
2004364401.tif 000003
【図２】
2004364401.tif 000004