(57)【要約】【課題】マスク工程数を節減することができる薄膜トランジスタアレイ基板及びその製造方法を提供する。【解決手段】基板上に形成されたゲートライン、共通ライン、データライン、薄膜トランジスタ、画素領域に形成されて共通ラインと接続される共通電極、薄膜トランジスタと接続されて画素領域に共通電極と水平電界を形成する画素電極、ゲートラインに含まれた少なくとも一つの導電層で形成されるゲートパッド、データラインに含まれた少なくとも一つの導電層で形成されるデータパッド、共通ラインに含まれた少なくとも一つの導電層で形成される共通パッド、ゲートパッド、データパッド及び共通パッドを露出させる保護膜を具備する薄膜トランジスタアレイ基板と、薄膜トランジスタアレイ基板と合着されてその間に液晶が満たされるようにするカラーフィルターアレイ基板と、薄膜トランジスタアレイ基板の露出したパッドと接続される導電性フィルムとを具備する。【選択図】図５
2004302466.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたゲートラインと、前記ゲートラインと平行に形成された共通ラインと、前記ゲートライン及び前記共通ラインとゲート絶縁膜を間に置いて交差して画素領域を決めるデータラインと、前記ゲートライン及び前記データラインの交差部に形成された薄膜トランジスタと、前記画素領域に形成されて、前記共通ラインと接続された共通電極と、前記薄膜トランジスタと接続され、前記画素領域に前記共通電極と水平電界を形成するように形成された画素電極と、前記ゲートラインに含まれた少なくとも一つの導電層で形成されたゲートパッドと、前記データラインに含まれた少なくとも一つの導電層で形成されたデータパッドと、前記共通ラインに含まれた少なくとも一つの導電層で形成された共通パッドと、前記ゲートパッド、前記データパッド、及び前記共通パッドを露出させる保護膜とを具備する薄膜トランジスタアレイ基板と、前記薄膜トランジスタアレイ基板と合着されて、その間に液晶が満たされるようにするカラーフィルターアレイ基板と、前記薄膜トランジスタアレイ基板の露出したパッドと接続された導電性フィルムとを具備することを特徴とする水平電界印加型液晶表示装置。
【請求項２】
前記ゲートライン及び前記共通ラインは、主導電層と、その主導電層の断線防止のための補助導電層とを具備することを特徴とする請求項１記載の水平電界印加型液晶表示装置。
【請求項３】
前記ゲートパッド及び前記共通パッドは、前記主導電層と前記補助導電層を具備し、前記補助導電層は露出した構造を有することを特徴とする請求項２記載の水平電界印加型液晶表示装置。
【請求項４】
前記ゲートパッド及び前記共通パッドは、前記補助導電層を具備することを特徴とする請求項２記載の水平電界印加型液晶表示装置。
【請求項５】
前記主導電層は、低抵抗金属であるアルミニウム系金属、銅、モリブデン、クロム、タングステンの中から少なくとも一つの金属を含み、前記補助導電層は、チタンを含むことを特徴とする請求項２記載の水平電界印加型液晶表示装置。
【請求項６】
前記データラインは、主導電層と、その主導電層の断線防止のための補助導電層を具備することを特徴とする請求項１記載の水平電界印加型液晶表示装置。
【請求項７】
前記データパッドは、前記主導電層と前記補助導電層を具備し、前記補助導電層は露出した構造を有することを特徴とする請求項６記載の水平電界印加型液晶表示装置。
【請求項８】
前記データパッドは、前記補助導電層を具備することを特徴とする請求項６記載の水平電界印加型液晶表示装置。
【請求項９】
前記主導電層は、低抵抗金属であるアルミニウム系金属、銅、モリブデン、クロム、タングステンの中から少なくとも一つの金属を含み、前記補助導電層はチタンを含むことを特徴とする請求項６記載の水平電界印加型液晶表示装置。
【請求項１０】
前記基板のエッチング防止のためのエッチング防止層をさらに具備することを特徴とする請求項１記載の水平電界印加型液晶表示装置。
【請求項１１】
前記エッチング防止層は、フッ酸系エッチャントに対して強い透明オキサイド系物質を含むことを特徴とする請求項１０記載の水平電界印加型液晶表示装置。
【請求項１２】
前記エッチング防止層は、TiO2及びAl2O3の中からいずれかを含むことを特徴とする請求項１１記載の水平電界印加型液晶表示装置。
【請求項１３】
前記薄膜トランジスタは、前記ゲートラインと接続されたゲート電極と、前記データラインと接続されたソース電極と、前記ソース電極と対向されるドレーン電極と、前記ゲート電極と前記ゲート絶縁膜を間に置いて重畳されて、前記ソース電極及び前記ドレーン電極の間にチャンネル部を形成する半導体層を具備することを特徴とする請求項１記載の水平電界印加型液晶表示装置。
【請求項１４】
前記ドレーン電極と前記画素電極は、同一な導電層から構成されることを特徴とする請求項１３記載の水平電界印加型液晶表示装置。
【請求項１５】
前記共通ラインの一部からなるストレージ下部電極と、前記ゲート絶縁膜上に前記ストレージ下部電極と重畳されるように形成され、前記画素電極と同一な導電層から構成されるストレージ上部電極を具備するストレージキャパシタをさらに具備することを特徴とする請求項１３記載の水平電界印加型液晶表示装置。
【請求項１６】
前記半導体層は、前記データライン、前記ソース電極、前記ドレーン電極、前記画素電極、及び前記ストレージ上部電極に沿って前記ゲート絶縁膜上に形成されることを特徴とする請求項１５記載の水平電界印加型液晶表示装置。
【請求項１７】
前記画素電極は、前記共通電極と並行するように形成されて前記共通電極と水平電界を成すフィンガー部と、前記フィンガー部と連結されて、前記ゲートラインと並行するように形成される水平部とを含むことを特徴とする請求項１３記載の水平電界印加型液晶表示装置。
【請求項１８】
前記半導体層は、少なくとも前記画素電極のフィンガー部と同一な幅を持つように形成されることを特徴とする請求項１７記載の水平電界印加型液晶表示装置。
【請求項１９】
前記ゲートパッド、前記データパッド、前記共通パッド、及び前記画素電極を露出させる保護膜をさらに具備することを特徴とする請求項１８記載の水平電界印加型液晶表示装置。
【請求項２０】
ゲートラインとデータラインの交差部に形成された薄膜トランジスタと、その薄膜トランジスタと接続された画素電極、前記画素電極と水平電界を形成する共通電極、その共通電極と接続された共通ラインを含み、前記ゲートラインに含まれる少なくとも一つの導電層で形成されたゲートパッド、前記データラインに含まれる少なくとも一つの導電層で形成されたデータパッド、及び前記共通ラインに含まれる少なくとも一つの導電層で形成された共通パッドが保護膜を通じて露出した構造を持つ薄膜トランジスタアレイ基板を用意する段階と、前記薄膜トランジスタアレイ基板と対向するようにカラーフィルターアレイ基板を用意する段階と、前記薄膜トランジスタアレイ基板と前記カラーフィルターアレイ基板を合着する段階と、前記露出したゲートパッド、データパッド、及び共通パッドに導電性フィルムを接続させる段階とを含むことを特徴とする水平電界印加型液晶表示装置の製造方法。
【請求項２１】
前記薄膜トランジスタアレイ基板を用意する段階は、基板上に前記ゲートライン、そのゲートラインと接続された前記薄膜トランジスタのゲート電極、そのゲートラインと平行な前記共通ライン、前記共通電極、前記ゲートパッド、及び前記共通パッドを含む第１導電パターン群を形成する段階と、前記第１導電パターン群が形成された前記基板上にゲート絶縁膜を形成する段階と、前記データライン、そのデータラインと接続された前記薄膜トランジスタのソース電極、そのソース電極と対向される前記薄膜トランジスタのドレーン電極、そのドレーン電極と接続され、前記共通電極と平行な画素電極、及び前記データパッドを含む第２導電パターン群と、前記薄膜トランジスタのチャンネルを含み、前記第２導電パターン群に沿う半導体層を形成する段階と、前記半導体層及び前記第２導電パターン群が積層された前記ゲート絶縁膜上に前記ゲートパッド、前記データパッド、及び前記共通パッドを露出させる保護膜を形成する段階とを含むことを特徴とする請求項２０記載の水平電界印加型液晶表示装置の製造方法。
【請求項２２】
前記第１及び第２導電パターン群の中から少なくともいずれかは、主導電層と、その主導電層の断線防止のための補助導電層の二層構造で形成されることを特徴とする請求項２１記載の水平電界印加型液晶表示装置の製造方法。
【請求項２３】
前記保護膜を形成する段階は、前記ゲートパッド及び前記共通パッドの補助導電層を露出させる段階を含むことを特徴とする請求項２２記載の水平電界印加型液晶表示装置の製造方法。
【請求項２４】
前記保護膜を形成する段階は、前記保護膜及び前記ゲート絶縁膜を貫くコンタクトホールを形成し、前記ゲートパッド及び前記共通パッドの補助導電層を露出させる段階を含むことを特徴とする請求項２２記載の水平電界印加型液晶表示装置の製造方法。
【請求項２５】
前記保護膜を形成する段階は、前記保護膜、前記ゲート絶縁膜、前記ゲートパッド及び前記共通パッドの主導電層を貫くコンタクトホールを形成し、前記ゲートパッド及び前記共通パッドの補助導電層を露出させる段階を含むことを特徴とする請求項２２記載の水平電界印加型液晶表示装置の製造方法。
【請求項２６】
前記保護膜を形成する段階は、前記データパッドの補助導電層を露出させる段階を含むことを特徴とする請求項２２記載の水平電界印加型液晶表示装置の製造方法。
【請求項２７】
前記保護膜を形成する段階は、前記保護膜を貫くコンタクトホールを形成し、前記データパッドの補助導電層を露出させる段階を含むことを特徴とする請求項２２記載の水平電界印加型液晶表示装置の製造方法。
【請求項２８】
前記保護膜を形成する段階は、前記保護膜と前記データパッドの主導電層を貫くコンタクトホールを形成し、前記データパッドの補助導電層を露出させる段階を含むことを特徴とする請求項２２記載の水平電界印加型液晶表示装置の製造方法。
【請求項２９】
前記主導電層は、低抵抗金属であるアルミニウム系金属、銅、モリブデン、クロム、タングステンの中から少なくとも一つの金属を含み、前記補助導電層は、チタンを含むことを特徴とする請求項２２記載の水平電界印加型液晶表示装置の製造方法。
【請求項３０】
前記第２導電パターン群を形成する段階は、前記共通ラインと前記ゲート絶縁膜を間に置いて重畳されるストレージ上部電極を形成する段階をさらに含むことを特徴とする請求項２０記載の水平電界印加型液晶表示装置の製造方法。
【請求項３１】
前記薄膜トランジスタアレイ基板を用意する段階は、基板を用意する段階と、前記基板上に前記エッチング防止層を形成する段階をさらに含むことを特徴とする請求項２０記載の水平電界印加型液晶表示装置の製造方法。
【請求項３２】
前記エッチング防止層は、フッ酸系エッチャントに対して強い透明オキサイド系物質を含むことを特徴とする請求項３１記載の水平電界印加型液晶表示装置の製造方法。
【請求項３３】
前記エッチング防止層は、TiO2及びAl2O3の中からいずれかを含むことを特徴とする請求項３２記載の水平電界印加型液晶表示装置の製造方法。
【請求項３４】
前記薄膜トランジスタアレイ基板を用意する段階は、基板上に前記ゲートライン、そのゲートラインと接続された前記薄膜トランジスタのゲート電極、そのゲートラインと平行な前記共通ライン、前記共通電極、前記ゲートパッド、及び前記共通パッドを含む第１導電パターン群を形成する段階と、前記第１導電パターン群が形成された前記基板上にゲート絶縁膜を形成する段階と、前記データライン、そのデータラインと接続された前記薄膜トランジスタのソース電極、そのソース電極と対向される前記薄膜トランジスタのドレーン電極、そのドレーン電極に含まれる少なくとも一つの導電層で形成されて、前記共通電極と水平電界を成すフィンガー部を持つ画素電極、前記データパッドを含む第２導電パターン群と、前記薄膜トランジスタのチャンネル部を形成し、前記画素電極と重畳される半導体層を形成する段階と、前記半導体層及び前記第２導電パターン群を覆うように前記ゲート絶縁膜上に保護膜を形成する段階と、少なくとも前記画素電極のフィンガー部において、前記画素電極と同一な幅を持つように前記半導体層をパターニングする段階とを含むことを特徴とする請求項２０記載の水平電界印加型液晶表示装置の製造方法。
【請求項３５】
前記保護膜を形成する段階は、前記保護膜を貫くコンタクトホールを形成して前記データパッドの補助導電層を露出させることと同時に、前記保護膜及び前記ゲート絶縁膜を貫く貫通ホールを形成して前記画素電極の補助導電層及び前記画素電極と重畳される半導体層を露出させる段階を含むことを特徴とする請求項３４記載の水平電界印加型液晶表示装置の製造方法。
【請求項３６】
前記保護膜を形成する段階は、前記保護膜と前記主導電層を貫くコンタクトホールを形成して前記データパッドの補助導電層を露出させることと同時に、前記保護膜及び前記ゲート絶縁膜と前記主導電層を貫く貫通ホールを形成して前記画素電極の補助導電層及び前記画素電極と重畳される半導体層を露出させる段階を含むことを特徴とする請求項３４記載の水平電界印加型液晶表示装置の製造方法。
【請求項３７】
前記半導体層をパターニングする段階は、前記画素電極をマスクとして前記半導体層を乾式エッチングする段階を含むことを特徴とする請求項３４記載の水平電界印加型液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は水平電界を利用する液晶表示装置に関するもので、特にマスク工程の数を減らすことができる水平電界印加型液晶表示装置及びその製造方法に関するものである。
【背景技術】
【０００２】
液晶表示装置は電界を利用いて液晶の光透過率を調節することで画像を表示するようになる。このような液晶表示装置は液晶を駆動させる電界の方向によって垂直電界型と水平電界型に大別される。
【０００３】
垂直電界型液晶表示装置は、上部基板上に形成された共通電極と下部基板上に形成された画素電極が互いに対向されるように配置され、これらの間に形成される垂直電界によってＴＮ（Twisted Nematic）モードの液晶を駆動するようになる。このような垂直電界型液晶表示装置は、開口率が大きい長所を持つ反面、視野角が９０度程度で狭い短所を持つ。
【０００４】
水平電界型液晶表示装置は、下部基板に並行するように配置された画素電極と共通電極の間の水平電界によってインプレーンスイッチ（In Plane Switch； IPS）モードの液晶を駆動するようになる。このような水平電界型液晶表示装置は、視野角が１６０度程度で広い長所を持つ。以下、水平電界型液晶表示装置に対して詳細に説明することにする。
【０００５】
水平電界型液晶表示装置は、互いに対向して合着された薄膜トランジスタアレイ基板（下板）及びカラーフィルターアレイ基板（上板）と、二つの基板の間でセルギャップを一定に維持させるためのスペーサーと、スペーサーによって用意された液晶空間に満たされた液晶を具備する。
【０００６】
薄膜トランジスタアレイ基板は、画素単位の水平電界形成のための多数の信号ライン及び薄膜トランジスタと、それの上に液晶配向のために塗布された配向膜から構成される。カラーフィルターアレイ基板は、カラー具現のためのカラーフィルター及び光漏れ防止のためのブラックマトリックスと、それらの上に液晶配向のために塗布された配向膜から構成される。
【０００７】
このような液晶表示装置において、薄膜トランジスタアレイ基板は、半導体工程を含むことと同時に、多数のマスク工程を要することによって、製造工程が複雑で、液晶パネル製造単価上昇の主な原因になっている。これを解決するために、薄膜トランジスタアレイ基板は、マスク工程数を減らす方向に発展している。これは、一つのマスク工程が薄膜蒸着工程、洗浄工程、フォトリソグラフィ工程、エッチング工程、フォトレジスト剥離工程、検査工程などのような多くの工程を含んでいるからである。これによって、最近では、薄膜トランジスタアレイ基板の標準マスク工程だった５マスク工程から一つのマスク工程を減らした４マスク工程が台頭している。
【０００８】
図１は従来の４マスク工程を利用した水平電界型液晶表示装置の薄膜トランジスタアレイ基板を示す平面図で、図２は図１で線Ｉ−Ｉ'、II−II'に沿って切断した薄膜トランジスタアレイ基板を示す断面図である。
【０００９】
図１及び図２を参照すれば、従来の水平電界型液晶表示装置の薄膜トランジスタアレイ基板は、下部基板４５上に交差されるように形成されたゲートライン２及びデータライン４と、その交差部毎に形成された薄膜トランジスタ６と、その交差構造で用意された画素領域に水平電界を成すように形成された画素電極１４及び共通電極１８と、共通電極１８と接続された共通ライン１６とを具備する。また、従来の薄膜トランジスタアレイ基板は、画素電極１４と共通ライン１６の重畳部に形成されたストレージキャパシタ２０と、ゲートライン２と接続されたゲートパッド２４と、データライン４と接続されたデータパッド３０と、共通ライン１６と接続された共通パッド３６とをさらに具備する。
【００１０】
ゲートライン２は薄膜トランジスタ６のゲート電極８にゲート信号を供給する。データライン４は薄膜トランジスタ６のドレーン電極１２を通じて画素電極１４に画素信号を供給する。ゲートライン２とデータライン４は交差構造に形成されて画素領域５を定義する。
【００１１】
共通ライン１６は画素領域５を間に置いてゲートライン２と並行するように形成されて液晶駆動のための基準電圧を共通電極１８に供給する。
【００１２】
薄膜トランジスタ６はゲートライン２のゲート信号に応答してデータライン４の画素信号が画素電極１４に充電されて維持されるようにする。このため、薄膜トランジスタ６は、ゲートライン２に接続されたゲート電極８と、データライン４に接続されたソース電極１０と、画素電極１４に接続されたドレーン電極１２とを具備する。また、薄膜トランジスタ６はゲート電極８とゲート絶縁膜４６を間に置いて重畳されながら、ソース電極１０とドレーン電極１２との間にチャンネルを形成する活性層４８をさらに具備する。活性層４８はデータライン４、データパッド下部電極３２及びストレージ電極２２と重畳されるように形成される。このような活性層４８上には、データライン４、ソース電極１０、ドレーン電極１２、データパッド下部電極３２及びストレージ電極２２とのオーミック接触のためのオーミック接触層５０がさらに形成される。
【００１３】
画素電極１４は、保護膜５２を貫く第1コンタクトホール１３を通じて薄膜トランジスタ６のドレーン電極１２と接続されるように、画素領域５に形成される。特に、画素電極１４はドレーン電極１２と接続されて隣接のゲートライン２と並行するように形成された第１水平部１４Ａと、共通ライン１６と重畳されるように形成された第２水平部１４Ｂと、第１及び第２水平部１４Ａ，１４Ｂの間に共通電極１８と並行するように形成されたフィンガー部１４Ｃとを具備する。
【００１４】
共通電極１８は、共通ライン１６と接続されるように画素領域５に形成される。特に、共通電極１８は画素領域５で画素電極１４のフィンガー部１４Ｃと並行するように形成される。
【００１５】
これによって、薄膜トランジスタ６を通じて画素信号が供給される画素電極１４と、共通ライン１６を通じて基準電圧が供給される共通電極１８との間には、水平電界が形成される。特に、画素電極１４のフィンガー部１４Ｃと共通電極１８との間には、水平電界が形成される。このような水平電界によって薄膜トランジスタアレイ基板とカラーフィルターアレイ基板との間から水平方向に配列された液晶分子が誘電異方性によって回転するようになる。液晶分子の回転程度によって画素領域５を透過する光透過率が変わることで画像を具現するようになる。
【００１６】
ストレージキャパシタ２０は、共通ライン１６と、ゲート絶縁膜４６、活性層４８、及びオーミック接触層５０を間に置いてその共通ライン１６と重畳されるストレージ電極２２と、そのストレージ電極２２と保護膜５０を貫く第２コンタクトホール２１を通じて接続される画素電極１４から構成される。このようなストレージキャパシタ２０は、画素電極１４に充電された画素信号が次の画素信号が充電されるまで安定的に維持されるようにする。
【００１７】
ゲートライン２はゲートパッド２４を通じてゲートドライバー（図示せず）と接続される。ゲートパッド２４は、ゲートライン２から伸長されるゲートパッド下部電極２６と、ゲート絶縁膜４６及び保護膜５２を貫く第３コンタクトホール２７を通じてゲートパッド下部電極２６と接続されるゲートパッド上部電極２８から構成される。
【００１８】
データライン４はデータパッド３０を通じてデータドライバー（図示せず）と接続される。データパッド３０は、データライン４から延長されるデータパッド下部電極３２と、保護膜５２を貫く第４コンタクトホール３３を通じてデータパッド下部電極３２と接続されるデータパッド上部電極３４から構成される。
【００１９】
共通ライン１６は共通パッド３６を通じて外部の基準電圧源（図示せず）から基準電圧を供給受けるようになる。共通パッド３６は、共通ライン１６から延長される共通パッド下部電極３８と、ゲート絶縁膜４６及び保護膜５２を貫く第５コンタクトホール３９を通じて共通パッド下部電極３８と接続される共通パッド上部電極４０から構成される。
【００２０】
このような構成を持つ薄膜トランジスタアレイ基板の製造方法を４マスク工程を利用いて詳細に説明すれば図３Ａ乃至図３Ｄに図示される。
【００２１】
図３Ａを参照すれば、第１マスク工程を利用いて下部基板４５上にゲートライン２、ゲート電極８、ゲートパッド下部電極２６、共通ライン１６、共通電極１８及び共通パッド下部電極３８を含む第１導電パターン群が形成される。
【００２２】
これを詳細に説明すれば、下部基板４５上にスパッタリング方法などの蒸着方法を用いて第１金属層４２と第２金属層４４が順次蒸着されることで二重構造のゲート金属層が形成される。次いで、第１マスクを利用したフォトリソグラフィ工程とエッチング工程を用いてゲート金属層がパターニングされることでゲートライン２、ゲート電極８、ゲートパッド下部電極２６、共通ライン１６、共通電極１８及び共通パッド下部電極３８を含む第１導電パターン群が形成される。ここで、第１金属層４２としては、アルミニウム系金属などが利用され、第２金属層４４としては、クロムＣｒまたはモリブデンＭｏなどの金属が利用される。
【００２３】
図３Ｂを参照すれば、第１導電パターン群が形成された下部基板４５上にゲート絶縁膜４６が形成される。そして、第２マスク工程を利用いてゲート絶縁膜４６上に活性層４８及びオーミック接触層５０を含む半導体パターンと、データライン４、ソース電極１０、ドレーン電極１２、データパッド下部電極３２、ストレージ電極２２を含む第２導電パターン群が形成される。
【００２４】
これを詳細に説明すれば、第１導電パターン群が形成された下部基板４５上にＰＥＣＶＤ、スパッタリングなどの蒸着方法を用いてゲート絶縁膜４６、第１及び第２半導体層、及びデータ金属層が順次形成される。ここで、ゲート絶縁膜４６の材料としては、酸化シリコーンＳｉＯｘまたは窒化シリコーンＳｉＮｘなどの無機絶縁物質が利用される。第１半導体層は不純物がドーピングされない非晶質シリコーンが利用され、第２半導体層はＮ型またはＰ型の不純物がドーピングされた非晶質シリコーンが利用される。データ金属層としては、モリブデンＭｏ、チタン、タンタル、モリブデン合金（Mo alloy）などが利用される。
【００２５】
引き継いで、データ金属層上に第２マスクを利用したフォトリソグラフィ工程でフォトレジストパターンを形成するようになる。この場合、第２マスクとしては薄膜トランジスタのチャンネル部に回折露光部を有する回折露光マスクを利用することで、チャンネル部のフォトレジストパターンが他の領域部のフォトレジストパターンより低い高さを持つようにする。
【００２６】
チャンネル部の高さが異なるフォトレジストパターンを利用した湿式エッチング工程でデータ金属層がパターニングされることにより、データライン４、ソース電極１０、そのソース電極１０と一体化されたドレーン電極１２、ストレージ電極２２を含むデータパターンが形成される。
【００２７】
次に、同一なフォトレジストパターンを利用した乾式エッチング工程で第１及び第２半導体層が同時にパターニングされることでオーミック接触層５０と活性層４８が形成される。
【００２８】
そして、アッシング（Ashing）工程でチャンネル部において相対的に低い高さを持つフォトレジストパターンが除去された後、乾式エッチング工程でチャンネル部の一体化されたソース電極及びドレーン電極とオーミック接触層５０がエッチングされる。これによって、チャンネル部の活性層４８が露出して、ソース電極１０とドレーン電極１２が分離する。
【００２９】
引き継いで、ストリップ工程で第２導電パターン群上に残っていたフォトレジストパターンが除去される。
【００３０】
図３Ｃを参照すれば、第２導電パターン群が形成されたゲート絶縁膜４６上に第３マスク工程を利用いて第１乃至第５コンタクトホール１３，２１，２７，３３，３９を含む保護膜５２が形成される。
【００３１】
詳細に説明すれば、データパターンが形成されたゲート絶縁膜４６上にＰＥＣＶＤなどの蒸着方法を用いて保護膜５２が全面形成される。引き継いで、保護膜５２が第３マスクを利用したフォトリソグラフィ工程とエッチング工程でパターニングされることにより、第１乃至第５コンタクトホール１３，２１，２７，３３，３９が形成される。第１コンタクトホール１３は保護膜５２を貫いてドレーン電極１２を露出させ、第２コンタクトホール２１は保護膜５２を貫いてストレージ電極２２を露出させる。第３コンタクトホール２７は保護膜５２及びゲート絶縁膜４６を貫いてゲートパッド下部電極２６を露出させ、第４コンタクトホール３３は保護膜５２を貫いてデータパッド下部電極３２を露出させ、第５コンタクトホール３９は保護膜５２及びゲート絶縁膜４６を貫いて共通パッド下部電極３８を露出させる。ここで、データ金属としてモリブデンＭｏのような乾式エッチング比の大きい金属が利用される場合、第１コンタクトホール１３、第２コンタクトホール２１、第４コンタクトホール３３のそれぞれはドレーン電極１２、ストレージ電極２２、データパッド下部電極３２まで貫いてそれらの側面を露出させるようになる。
【００３２】
保護膜５２の材料としては、ゲート絶縁膜４６のような無機絶縁物質や誘電常数が小さなアクリル（acryl）系有機化合物、ＢＣＢまたはＰＦＣＢなどのような有機絶縁物質が利用される。
【００３３】
図３Ｄを参照すれば、第４マスク工程を利用いて保護膜５２上に画素電極１４、ゲートパッド上部電極２８、データパッド上部電極３４、共通パッド上部電極４０を含む第３導電パターン群が形成される。
【００３４】
これを詳細に説明すれば、保護膜５２上にスパッタリングなどの蒸着方法で透明導電膜が塗布される。引き継いで、第４マスクを利用したフォトリソグラフィ工程とエッチング工程を通じて透明導電膜がパターニングされることで画素電極１４、ゲートパッド上部電極２８、データパッド上部電極３４、共通パッド上部電極４０を含む第３導電パターン群が形成される。画素電極１４は第１コンタクトホール１３を通じてドレーン電極１２と電気的に接続され、第２コンタクトホール２１を通じてストレージ電極２２と電気的に接続される。ゲートパッド上部電極２８は第３コンタクトホール３７を通じてゲートパッド下部電極２６と電気的に接続される。データパッド上部電極３４は第４コンタクトホール３３を通じてデータ下部電極３２と電気的に接続される。共通パッド上部電極４０は第５コンタクトホール３９を通じて共通パッド下部電極３８と電気的に接続される。
【００３５】
ここで、透明導電膜の材料としては、インジウム−スズ−オキサイド（Indium Tin Oxide : ITO）、スズ−オキサイド（Tin Oxide : TO）、インジウム−亜鉛−オキサイド（Indium Zinc Oxide : IZO）またはインジウム−スズ−亜鉛−オキサイド（Indium Tin Zinc Oxide : ITZO）などが利用される。
【００３６】
このように、従来の水平電界印加型薄膜トランジスタアレイ基板及びその製造方法は、４マスク工程を採用することで５マスク工程を利用した場合より製造工程数を減らすことと同時に、それに比例して製造単価を節減することができるようになる。しかし、４マスク工程もやはり製造工程が複雑で原価節減に限界があるので、製造工程をさらに単純化して製造単価をさらに減らすことが要求される。
【発明の開示】
【発明が解決しようとする課題】
【００３７】
本発明の目的は構造及びマスク工程数を節減することができる水平電界印加型液晶表示装置及びその製造方法を提供するものである。
【課題を解決するための手段】
【００３８】
前記目的を達成するために、本発明に係る水平電界印加型液晶表示装置は、基板上に形成されたゲートライン、前記ゲートラインと平行に形成された共通ライン、前記ゲートライン及び前記共通ラインとゲート絶縁膜を間に置いて交差して画素領域を決めるデータライン、前記ゲートライン及び前記データラインの交差部に形成された薄膜トランジスタ、前記画素領域に形成されて前記共通ラインと接続される共通電極、前記薄膜トランジスタと接続されて前記画素領域に前記共通電極と水平電界を形成するように形成された画素電極、前記ゲートラインに含まれた少なくとも一つの導電層で形成されたゲートパッド、前記データラインに含まれた少なくとも一つの導電層で形成されたデータパッド、前記共通ラインに含まれた少なくとも一つの導電層で形成された共通パッド、前記ゲートパッド、前記データパッド、及び前記共通パッドを露出させる保護膜を具備する薄膜トランジスタアレイ基板と、前記薄膜トランジスタアレイ基板と合着されてその間に液晶が満たされるようにするカラーフィルターアレイ基板と、前記薄膜トランジスタアレイ基板の露出したパッドと接続された導電性フィルムを具備することを特徴とする。
【００３９】
前記ゲートライン及び前記共通ラインは、主導電層と、その主導電層の断線防止のための補助導電層を具備することを特徴とする。
【００４０】
前記ゲートパッド及び前記共通パッドは、前記主導電層と前記補助導電層を具備して、前記補助導電層が露出した構造を持つことを特徴とする。
【００４１】
前記ゲートパッド及び前記共通パッドは、前記補助導電層を具備することを特徴とする。
【００４２】
前記主導電層は、低抵抗金属であるアルミニウム系金属、銅、モリブデン、クロム、タングステンの中から少なくとも一つの金属を含み、前記補助導電層は、チタンを含むことを特徴とする。
【００４３】
前記データラインは、主導電層と、その主導電層の断線防止のための補助導電層を具備することを特徴とする。
【００４４】
前記データパッドは、前記主導電層と前記補助導電層を具備して、前記補助導電層が露出した構造を有することを特徴とする。
【００４５】
前記データパッドは、前記補助導電層を具備することを特徴とする。
【００４６】
前記主導電層は、低抵抗金属であるアルミニウム系金属、銅、モリブデン、クロム、タングステンの中から少なくとも一つの金属を含み、前記補助導電層は、チタンを含むことを特徴とする。
【００４７】
前記水平電界印加型液晶表示装置は、前記基板のエッチング防止のためのエッチング防止層をさらに具備することを特徴とする。
【００４８】
前記エッチング防止層は、フッ酸系エッチャントに対して強い透明オキサイド系物質を含むことを特徴とする。
【００４９】
前記エッチング防止層は、TiO2及びAl2O3の中からいずれかを含むことを特徴とする。
【００５０】
前記薄膜トランジスタは、前記ゲートラインと接続されたゲート電極と、前記データラインと接続されたソース電極と。前記ソース電極と対向されるドレーン電極と、前記ゲート電極と前記ゲート絶縁膜を間に置いて重畳されて前記ソース電極及び前記ドレーン電極の間にチャンネル部を形成する半導体層とを具備することを特徴とする。
【００５１】
前記ドレーン電極と前記画素電極は、同一な導電層で構成されたことを特徴とする。
【００５２】
前記水平電界印加型液晶表示装置は、前記共通ラインの一部からなるストレージ下部電極と、前記ゲート絶縁膜上に前記ストレージ下部電極と重畳されるように形成されて、前記画素電極と同一な導電層で構成されたストレージ上部電極とを具備するストレージキャパシタをさらに具備することを特徴とする。
【００５３】
前記半導体層は、前記データライン、前記ソース電極、前記ドレーン電極、前記画素電極、及び前記ストレージ上部電極に沿って前記ゲート絶縁膜上に形成されることを特徴とする。
【００５４】
前記画素電極は、前記共通電極と並行するように形成されて前記共通電極と水平電界を成すフィンガー部と、前記フィンガー部と連結されて、前記ゲートラインと並行するように形成される水平部を含むことを特徴とする。
【００５５】
前記半導体層は、少なくとも前記画素電極のフィンガー部と同一な幅を持つように形成されることを特徴とする。
【００５６】
前記水平電界印加型液晶表示装置は、前記ゲートパッド、前記データパッド、前記共通パッド及び前記画素電極を露出させる保護膜をさらに具備することを特徴とする。
【００５７】
前記目的を達成するために、本発明に係る水平電界印加型液晶表示装置の製造方法は、ゲートラインとデータラインの交差部に形成された薄膜トランジスタと、その薄膜トランジスタと接続された画素電極、前記画素電極と水平電界を形成する共通電極、その共通電極と接続された共通ラインを含み、前記ゲートラインに含まれる少なくとも一つの導電層で形成されたゲートパッド、前記データラインに含まれる少なくとも一つの導電層で形成されたデータパッド、前記共通ラインに含まれる少なくとも一つの導電層で形成された共通パッドが保護膜を通じて露出した構造を持つ薄膜トランジスタアレイ基板を用意する段階と、前記薄膜トランジスタアレイ基板と対向されられるカラーフィルターアレイ基板を用意する段階と、前記薄膜トランジスタアレイ基板と前記カラーフィルターアレイ基板を合着する段階と・前記露出したゲートパッド、データパッド、及び前記共通パッドに導電性フィルムを接続させる段階とを含むことを特徴とする。
【００５８】
前記薄膜トランジスタアレイ基板を用意する段階は、基板上に前記ゲートライン、そのゲートラインと接続された前記薄膜トランジスタのゲート電極、そのゲートラインと平行な前記共通ライン、前記共通電極、前記ゲートパッド、及び前記共通パッドを含む第１導電パターン群を形成する段階と、前記第１導電パターン群が形成された前記基板上にゲート絶縁膜を形成する段階と、前記データライン、そのデータラインと接続された前記薄膜トランジスタのソース電極、そのソース電極と対向される前記薄膜トランジスタのドレーン電極、そのドレーン電極と接続されて前記共通電極と平行な画素電極、及び前記データパッドを含む第２導電パターン群と、前記薄膜トランジスタのチャンネルを含んで前記第２導電パターン群に沿う半導体層を形成する段階と、前記半導体層及び前記第２導電パターン群が積層された前記ゲート絶縁膜上に前記ゲートパッド、前記データパッド、及び前記共通パッドを露出させる保護膜を形成する段階とを含むことを特徴とする。
【００５９】
前記第１及び第２導電パターン群の中から少なくとも一つは、主導電層と、その主導電層の断線防止のための補助導電層の二層構造で形成されることを特徴とする。
【００６０】
前記保護膜を形成する段階は、前記ゲートパッド及び前記共通パッドの補助導電層を露出させる段階を含むことを特徴とする。
【００６１】
前記保護膜を形成する段階は、前記保護膜及び前記ゲート絶縁膜を貫くコンタクトホールを形成し、前記ゲートパッド及び前記共通パッドの補助導電層を露出させる段階を含むことを特徴とする。
【００６２】
前記保護膜を形成する段階は、前記保護膜、前記ゲート絶縁膜、前記ゲートパッド及び前記共通パッドの主導電層を貫くコンタクトホールを形成し、前記ゲートパッド及び前記共通パッドの補助導電層を露出させる段階を含むことを特徴とする。
【００６３】
前記保護膜を形成する段階は、前記データパッドの補助導電層を露出させる段階を含むことを特徴とする。
【００６４】
前記保護膜を形成する段階は、前記保護膜を貫くコンタクトホールを形成し、前記データパッドの補助導電層を露出させる段階を含むことを特徴とする。
【００６５】
前記保護膜を形成する段階は、前記保護膜と前記データパッドの主導電層を貫くコンタクトホールを形成し、前記データパッドの補助導電層を露出させる段階を含むことを特徴とする。
【００６６】
前記主導電層は、低抵抗金属であるアルミニウム系金属、銅、モリブデン、クロム、タングステンの中から少なくとも一つの金属を含み、前記補助導電層は、チタンを含むことを特徴とする。
【００６７】
前記第２導電パターン群を形成する段階は、前記共通ラインと前記ゲート絶縁膜を間に置いて重畳されるストレージ上部電極を形成する段階をさらに含むことを特徴とする。
【００６８】
前記薄膜トランジスタアレイ基板を用意する段階は、基板を用意する段階と、前記基板上に前記エッチング防止層を形成する段階とをさらに含むことを特徴とする。
【００６９】
前記エッチング防止層は、フッ酸系エッチャントに対して強い透明オキサイド系物質を含むことを特徴とする。
【００７０】
前記エッチング防止層は、TiO2及びAl2O3の中からいずれかを含むことを特徴とする。
【００７１】
前記薄膜トランジスタアレイ基板を用意する段階は、基板上に前記ゲートライン、そのゲートラインと接続された前記薄膜トランジスタのゲート電極、そのゲートラインと平行な前記共通ライン、前記共通電極、前記ゲートパッド、及び前記共通パッドを含む第１導電パターン群を形成する段階と、前記第１導電パターン群が形成された前記基板上にゲート絶縁膜を形成する段階と、前記データライン、そのデータラインと接続された前記薄膜トランジスタのソース電極、そのソース電極と対向される前記薄膜トランジスタのドレーン電極、そのドレーン電極に含まれる少なくとも一つの導電層で形成されて、前記共通電極と水平電界を成すフィンガー部を持つ画素電極、前記データパッドを含む第２導電パターン群と、前記薄膜トランジスタのチャンネル部を形成し、前記画素電極と重畳される半導体層を形成する段階と、前記半導体層及び第２導電パターン群を覆うように前記ゲート絶縁膜上に保護膜を形成する段階と、少なくとも前記画素電極のフィンガー部において前記画素電極と同一な幅を持つように前記半導体層をパターニングする段階とを含むことを特徴とする。
【００７２】
前記保護膜を形成する段階は、前記保護膜を貫くコンタクトホールを形成し、前記データパッドの補助導電層を露出させることと同時に、前記保護膜及び前記ゲート絶縁膜を貫く貫通ホールを形成し、前記画素電極の補助導電層及び前記画素電極と重畳される半導体層を露出させる段階を含むことを特徴とする。
【００７３】
前記保護膜を形成する段階は、前記保護膜と前記主導電層を貫くコンタクトホールを形成し、前記データパッドの補助導電層を露出させることと同時に、前記保護膜及び前記ゲート絶縁膜と前記主導電層を貫く貫通ホールを形成し、前記画素電極の補助導電層及び前記画素電極と重畳される半導体層を露出させる段階を含むことを特徴とする。
【００７４】
前記半導体層をパターニングする段階は、前記画素電極をマスクとして前記半導体層を乾式エッチングする段階を含むことを特徴とする。
【発明の効果】
【００７５】
本発明に係る水平電界印加型液晶表示装置及びその製造方法においては、マスク工程数を減らすために画素電極をドレーン電極と同一な金属で形成し、断線不良を防止するように、パッドを強度及び耐食性の大きい金属が露出した構造を持ち、ＡＣＦを通じてＴＣＰと接続させる。
【発明を実施するための最良の形態】
【００７６】
上記目的外に本発明の他の目的及び特徴は添付した図面を参照した実施の形態に対する説明を通じて明らかになる。
【００７７】
以下、本発明の実施の形態を添付した図４乃至図２４を参照して詳しく説明することにする。
【００７８】
図４は本発明の第１の実施の形態に係る水平電界印加型液晶表示装置の薄膜トランジスタアレイ基板を示す平面図で、図５は図４に図示された薄膜トランジスタアレイ基板を線III-III'と線IV-IV'線に沿って切断して示す断面図である。
【００７９】
図４及び図５に図示された薄膜トランジスタアレイ基板は、下部基板１４５上にゲート絶縁膜１４６を間に置いて交差するように形成されたゲートライン１０２及びデータライン１０４と、その交差部毎に形成された薄膜トランジスタ１０６と、その交差構造に用意された画素領域に水平電界を形成するように形成された画素電極１１４及び共通電極１１８と、共通電極１１８と接続された共通ライン１１６を具備する。そして、図４及び図５に図示された薄膜トランジスタアレイ基板は、ストレージ上部電極１２２と共通ライン１１６の重畳部に形成されたストレージキャパシタ１２０と、ゲートライン１０２から延長されるゲートパッド１２４と、データライン１０４から延長されるデータパッド１３０と、共通ライン１１６から延長される共通パッド１３６をさらに具備する。
【００８０】
ゲート信号を供給するゲートライン１０２とデータ信号を供給するデータライン１０４は交差構造に形成されて画素領域１０５を定義する。
【００８１】
液晶駆動のための基準電圧を供給する共通ライン１１６は画素領域１０５を間に置いてゲートライン１０２と並行するように形成される。
【００８２】
薄膜トランジスタ１０６はゲートライン１０２のゲート信号に応答してデータライン１０４の画素信号が画素電極１１４に充電されて維持されるようにする。このため、薄膜トランジスタ１０６はゲートライン１０２に接続されたゲート電極１０８と、データライン１０４に含まれたソース電極と、画素電極１１４に接続されたドレーン電極１１２を具備する。また、薄膜トランジスタ１０６はゲート電極１０８とゲート絶縁膜１４６を間に置いて重畳されながら、ソース電極とドレーン電極１１２の間にチャンネルを形成する活性層１４８をさらに具備する。
【００８３】
そして、活性層１４８はデータライン１０４、データパッド１３０、及びストレージ上部電極１２２とも重畳されるように形成される。このような活性層１４８上には、データライン１０４、ドレーン電極１１２、データパッド１３０、及びストレージ上部電極１２２とオーミック接触のためのオーミック接触層１５０がさらに形成される。
【００８４】
画素電極１１４は薄膜トランジスタ１０６のドレーン電極１１２と一体化されることと同時に、ストレージ上部電極１２２と一体化されて画素領域１０５に形成される。特に、画素電極１１４は、ドレーン電極１１２において燐接したゲートライン１０２と並行するように延長される水平部１１４Ａと、水平部１１４Ａから垂直方向に伸長されるフィンガー部１１４Ｂを具備する。
【００８５】
共通電極１１８は共通ライン１１６と接続されて画素領域１０５に形成される。特に、共通電極１１８は画素領域１０５において画素電極１１４のフィンガー部１１４Ｂと並行するように形成される。
【００８６】
これによって、薄膜トランジスタ１０６を通じて画素信号が供給される画素電極１１４と、共通ライン１１６を通じて基準電圧が供給される共通電極１１８との間には、水平電界が形成される。特に、画素電極１１４のフィンガー部１１４Ｂと共通電極１１８との間に水平電界が形成される。このような水平電界によって薄膜トランジスタアレイ基板とカラーフィルターアレイ基板との間で水平方向に配列された液晶分子が誘電異方性によって回転するようになる。そして、液晶分子の回転程度によって画素領域１０５を透過する光透過率が変わることで階調を具現するようになる。
【００８７】
ストレージキャパシタ１２０は共通ライン１１６と、その共通ライン１１６とゲート絶縁膜１４６、活性層１４８、及びオーミック接触層１５０を間に置いて重畳されて、画素電極１１４と一体化されたストレージ上部電極１２２で構成される。このようなストレージキャパシタ１２０は、画素電極１１４に充電された画素信号が次の画素信号が充電されるまで安定的に維持されるようにする。
【００８８】
ゲートライン１０２はゲートパッド１２４を通じてテープキャリアパッケージ（Tape Carrier Package；以下、ＴＣＰという）に実装されたゲートドライバー（図示せず）と接続される。ゲートパッド１２４はゲートライン１０２から延長されて、ゲート絶縁膜１４６及び保護膜１５２を貫く第１コンタクトホール１２７を通じて露出する。このようなゲートパッド１２４はゲートライン１０２に含まれるチタンＴｉ、タングステンＷなどのような強度及び耐食性が相対的に大きい金属層が露出した構造を持つ。これによって、ゲートパッド１２４とＴＣＰを附着する工程を繰り返す場合にもゲートパッド１２４の断線不良を防止することができるようになる。
【００８９】
共通ライン１１６は共通パッド１３６に附着するＴＣＰを通じて外部の基準電圧源（図示せず）から基準電圧を供給受けるようになる。共通パッド１３６は共通ライン１１６から延長されて、ゲート絶縁膜１４６及び保護膜１５２を貫く第３コンタクトホール１３９を通じて露出する。このような共通パッド１３６は、前記ゲートパッド１２４のように、チタンＴｉ、タングステンＷなどのような強度及び耐食性が相対的に大きい金属層が露出した構造を持つ。これによって、共通パッド１３６とＴＣＰを附着する工程を繰り返す場合にも共通パッド１３６の断線不良を防止することができるようになる。
【００９０】
具体的には、ゲートライン１０２、ゲート電極１０８、共通ライン１１６、及び共通電極１１８は第１及び第２金属層１４２，１４４が積層された二重金属層構造を持つようになる。これらの中から一つの金属層はチタンＴｉ、タングステンＷなどのような強度及び耐食性が相対的に大きい金属からなる。そして、他の一つの金属層は一般的なゲート金属に利用されているアルミニウムＡｌ系金属、モリブデンＭｏ、銅Ｃｕなどのような低抵抗金属からなる。
【００９１】
ここで、第１金属層１４２として強度及び耐食性が大きい金属を利用する場合、ゲートパッド１２４及び共通パッド１３８は、上部の第２金属層１４４は除去されて、下部の第１金属層１４２が露出した構造を持つようになる。一方、第２金属層１４４として強度及び耐食性が大きい金属を利用する場合、ゲートパッド１２４及び共通パッド１３８は上部の第２金属層１４４が露出した構造を持つようになる。
【００９２】
データライン１０４はデータパッド１３０を通じてＴＣＰに実装されたデータドライバー（図示せず）と接続される。データパッド１３０はデータライン１０４から延長されて、保護膜１５２を貫く第２コンタクトホール１３３を通じて露出する。このようなデータパッド１３０はデータライン１０４に含まれるチタンＴｉ、タングステンＷなどのような強度及び耐食性が相対的に大きい金属層が露出した構造を持つ。これによって、データパッド１３０とＴＣＰを附着する工程を繰り返す場合にもデータパッド１３０の断線不良を防止することができるようになる。
【００９３】
具体的に、データライン１０４、ドレーン電極１１２、画素電極１１４、及びストレージ上部電極１２２は、第１及び第２金属層１５４，１５６が積層された二重金属層構造を持つようになる。これらの中から一つの金属層はチタンＴｉ、タングステンＷなどのような強度及び耐食性が相対的に大きい金属からなる。そして、他の一つの金属層は一般的なゲート金属に利用されているアルミニウムＡｌ系金属、モリブデンＭｏ、銅Ｃｕなどのような低抵抗金属からなる。
【００９４】
ここで、第１金属層１５４として強度及び耐食性が大きい金属を利用する場合、データパッド１３０は、上部の第２金属層１５６は除去されて、下部の第１金属層１５４が露出した構造を持つようになる。一方、第２金属層１５６として強度及び耐食性が大きい金属を利用する場合、データパッド１３０は上部の第２金属層１５６が露出した構造を持つようになる。
【００９５】
図６Ａ及び図６Ｂは本発明の実施の形態に係る水平電界印加型薄膜トランジスタアレイ基板の製造方法の中、第１マスク工程を説明するための平面図及び断面図である。
【００９６】
図６Ａ及び図６Ｂに示すように、第１マスク工程で、下部基板１４５上にゲートライン１０２、ゲート電極１０８、ゲートパッド１２４、共通ライン１１６、共通電極１１８、共通パッド１３６を含む第１導電パターン群が形成される。
【００９７】
詳細に説明すれば、下部基板１４５上にスパッタリング方法などの蒸着方法を通じて第１ゲート金属層１４２と第２ゲート金属層１４４が順次蒸着されることで二層構造のゲート金属層が形成される。引き継いで、第１マスクを利用したフォトリソグラフィ工程とエッチング工程でゲート金属層がパターニングされることによりゲートライン１０２、ゲート電極１０８、ゲートパッド１２４、共通ライン１１６、共通電極１１８、共通パッド１３６を含む第１導電パターン群が形成される。ここで、第１及び第２ゲート金属層１４２，１４４中から一つのゲート金属層はチタンＴｉ、タングステンＷなどのような強度及び耐食性が相対的に大きい金属からなる、他の一つのゲート金属層はアルミニウムＡｌ系金属、モリブデンＭｏ、銅Ｃｕなどのような金属からなる。
【００９８】
図７Ａ及び図７Ｂは本発明の実施の形態に係る水平電界印加型薄膜トランジスタアレイ基板の製造方法の中、第２マスク工程を説明するための平面図及び断面図である。
【００９９】
まず、第１導電パターン群が形成された下部基板１４５上にＰＥＣＶＤ、スパッタリングなどの蒸着方法を通じてゲート絶縁膜１４６が形成される。ゲート絶縁膜１４６の材料としては酸化シリコーンＳｉＯｘまたは窒化シリコーンＳｉＮｘなどの無機絶縁物質が利用される。
【０１００】
そして、図７Ａ及び図７Ｂに示すように、第２マスク工程でゲート絶縁膜１４６上に積層された活性層１４８及びオーミック接触層１５０を含む半導体パターンと、データライン１０４、ドレーン電極１１２、画素電極１１４、データパッド１３０、ストレージ上部電極１２２を含む第２導電パターン群が形成される。このような第２マスク工程を図８Ａ乃至図８Ｅを参照して詳しくすれば次の通りである。
【０１０１】
図８Ａに示すように、ゲート絶縁膜１４６上にＰＥＣＶＤ、スパッタリングなどの蒸着方法を通じて非晶質シリコーン層１４７、ｎ＋非晶質シリコーン層１４９、及び第１及び第２ソース／ドレーン金属層１５４，１５６が順次形成される。ここで、第１及び第２ソース／ドレーン金属層１５４，１５６中、一つのソース／ドレーン金属層はチタンＴｉ、タングステンＷなどのような強度及び耐食性が相対的に大きい金属からなる、他の一つのソース／ドレーン金属層はアルミニウムＡｌ系金属、モリブデンＭｏ、銅Ｃｕなどのような金属からなる。
【０１０２】
次に、第２ソース／ドレーン金属層１５６上にフォトレジスト膜を形成した後、図８Ｂに示すように、部分露光の第２マスク１６０を利用したフォトリソグラフィ工程を利用いて段差を持つフォトレジストパターン１６８が形成される。第２マスク１６０は透明な材質であるマスク基板１６２と、マスク基板１６２の遮断領域Ｐ２に形成された遮断部１６４と、マスク基板１６２の部分露光領域Ｐ３に形成された回折露光部１６６（または半透過部）を具備する。ここで、マスク基板１６２の露出した領域は露光領域Ｐ１になる。このような第２マスク１６０を利用したフォトレジスト膜を現象することで第２マスク１６０の遮断部１６４と回折露光部１６６（または半透過部）に対応して遮断領域Ｐ２と部分露光領域Ｐ３において段差を持つフォトレジストパターン１６８が形成される。具体的に、部分露光領域Ｐ３に形成されたフォトレジストパターン１６８は遮断領域Ｐ２に形成されたフォトレジストパターン１６８の第１高さｈ１より低い第２高さｈ２を持つようになる。
【０１０３】
このようなフォトレジストパターン１６８を利用した湿式エッチング工程で第１及び第２ソース／ドレーン金属層１５４，１５６がパターニングされることで、図８Ｃに示すように、データライン１０４、データライン１０４と接続されたドレーン電極１１２、画素電極１１４、ストレージ上部電極１２２、データパッド１３０を含む第２導電パターン群が形成される。
【０１０４】
そして、フォトレジストパターン１６０を利用した乾式エッチング工程でｎ＋非晶質シリコーン層１４９と非晶質シリコーン層１４７がパターニングされることで、図８Ｄのように、オーミック接触層１５０と活性層１４８が第２導電パターン群に付いて形成される。引き継いで、酸素Ｏ２プラズマを利用したアッシング（Ashing）工程で部分露光領域Ｐ３に第２高さｈ２に形成されたフォトレジストパターン１６８は、図８Ｄに示すように、除去されて、遮断領域Ｐ２で第１高さｈ１に形成されたフォトレジストパターン１６８は高さの低くなった状態になる。このようなフォトレジストパターン１６８を利用したエッチング工程で部分露光領域Ｐ３、すなわち薄膜トランジスタのチャンネル部に形成された第１及び第２ソース／ドレーン金属層１５４，１５６が除去される。例えば、第２ソース／ドレーン金属層１５６としてモリブデンＭｏが、第１ソース／ドレーン金属層１５４としてチタンＴｉが利用された場合、第２ソース／ドレーン金属層１５６は乾式エッチング工程で、第１ソース／ドレーン金属層１５４は湿式エッチング工程でチャンネル部から除去される。反対に、第２ソース／ドレーン金属層１５６としてチタンＴｉが、第１ソース／ドレーン金属層１５４としてモリブデンＭｏが利用された場合、第２ソース／ドレーン金属層１５６は湿式エッチング工程で、第１ソース／ドレーン金属層１５４は乾式エッチング工程でチャンネル部から除去される。これによって、ドレーン電極１１２がソース電極を含むデータライン１０４から分離する。次に、フォトレジストパターン１６８を利用した乾式エッチング工程で薄膜トランジスタのチャンネル部においてオーミック接触層１５０が除去されることで活性層１４８が露出する。
【０１０５】
そして、図８Ｅに示すように、第２導電パターン群上に残っていたフォトレジストパターン１６８がストリップ工程で除去される。
【０１０６】
図９Ａ及び図９Ｂは本発明の実施の形態に係る水平電界印加型薄膜トランジスタアレイ基板の製造方法の中、第３マスク工程を説明するための平面図及び断面図である。
【０１０７】
図９Ａ及び図９Ｂに示すように第３マスク工程で前述した半導体パターン及びソース／ドレーン金属パターンが積層されたゲート絶縁膜１４６上に第１乃至第３コンタクトホール１２７，１３３，１３９を含む保護膜１５２が形成される。
【０１０８】
詳細に説明すれば、前記半導体パターンとソース／ドレーン金属パターンが積層されたゲート絶縁膜１４６上にＰＥＣＶＤなどの蒸着方法で保護膜１５２が形成される。保護膜１５２の材料としてはゲート絶縁膜１４６のような無機絶縁物質や誘電常数が小さなアクリル（acryl）系有機化合物、ＢＣＢまたはＰＦＣＢなどのような有機絶縁物質が利用される。引き継いで、保護膜１５２が第３マスクを利用したフォトリソグラフィ工程とエッチング工程でパターニングされることにより第１乃至第３コンタクトホールドル１２７，１３３，１３９が形成される。第１コンタクトホール１２７は保護膜１５２及びゲート絶縁膜１４６を貫いてゲートパッド１２４を露出させ、第２コンタクトホール１３３は保護膜１５２を貫いてデータパッド１３０を露出させ、第３コンタクトホール１３９は保護膜１５２及びゲート絶縁膜１４６を貫いて共通パッド１３６を露出させる。このように露出したゲートパッド１２４、データパッド１３０、及び共通パッド１３６は強度及び耐食性が大きい金属層が露出した構造を持つようになる。この場合、ゲートパッド１２４、データパッド１３０、及び共通パッド１３６は図１０及び図１１に示すように二つの構造を持つようになる。
【０１０９】
例えば、下部の第１ゲート金属層１４２としてチタンＴｉが、上部の第２ゲート金属層１４４としてモリブデンＭｏが利用された場合、図１０に示すようにゲートパッド１２４及び共通パッド１３６は下部の第１ゲート金属層１４２だけから構成される。これは第１及び第３コンタクトホール１２７，１３９形成のためのエッチング工程で上部の第２ゲート金属層１４４が除去されるからである。
【０１１０】
反対に、下部の第１ゲート金属層１４２としてモリブデンＭｏが、第２ゲート金属層１４４としてチタンＴｉが利用された場合、図１１に示すように、ゲートパッド１２４及び共通パッド１３６は、第１及び第２ゲート金属層１４２，１４４が積層された二重金属層構造を持つようになる。そして、ゲートパッド１２４及び共通パッド１３６は、第１及び第３コンタクトホール１２７，１３９によって上部の第２ゲート金属層１４４が露出した構造を持つようになる。
【０１１１】
また、下部の第１ソース／ドレーン金属層１５４としてチタンＴｉが、上部の第２ソース／ドレーン金属層１５６としてモリブデンＭｏが利用された場合、図１０に示すように、データパッド１３０は下部の第１ソース／ドレーン金属層１５４だけで構成される。これは第２コンタクトホール１３３形成のためのエッチング工程で上部の第２ソース／ドレーン金属層１５６が除去されるからである。
【０１１２】
反対に、下部の第１ソース／ドレーン金属層１５４としてモリブデンＭｏが、第２ソース／ドレーン金属層１５６としてチタンＴｉが利用された場合、図１１に示すように、データパッド１３０は、第１及び第２ソース／ドレーン金属層１５４，１５６が積層された二重金属層構造を持つようになる。そして、データパッド１３０は第２コンタクトホール１３３によって上部の第２ソース／ドレーン金属層１５６が露出した構造を持つようになる。
【０１１３】
このように、本発明の第１の実施の形態に係る水平電界印加型薄膜トランジスタアレイ基板及びその製造方法は画素電極１１４をドレーン電極１１２と同一な金属で形成する。そして、ゲートパッド１２４、データパッド１３０、及び共通パッド１３６としては、ＴＣＰの反復的な付着工程でも断線不良を防止することができる強度及び耐食性が大きい金属を利用する。これによって、本発明は、透明導電膜が必要なくなるので、すなわち透明導電膜蒸着工程及びパターニング工程が必要なくなるので、一つのマスク工程を節減することができるようになる。換言すれば、本発明に係る水平電界印加型薄膜トランジスタアレイ基板は３マスク工程で形成されることができるようになる。
【０１１４】
このように完成された薄膜トランジスタアレイ基板と、上部基板２００上にカラーフィルターアレイが形成されたカラーフィルターアレイ基板２０２を用意する。二つのアレイ基板をシーリング材２０４を通じて相互合着させた後、液晶（図示せず）を注入して図１２及び図１３に示すように液晶パネルを製作するようになる。この場合、上部基板２００は薄膜トランジスタアレイ基板において、ゲートパッド１２４、データパッド１３０、及び共通パッド１３６が形成されるパッド領域と重畳されないように合着される。
【０１１５】
引き継いで、薄膜トランジスタアレイ基板のパッド領域にドライブICが実装されたＴＣＰ１７０，１８０を導電ボル１８４が含まれたＡＣＦ（Anisotrophic Conductive Film）１８２を利用いて付着させるようになる。これによって、ＴＣＰ１７０，１８０に形成された出力パッド１７４，１７６，１７８はＡＣＦ１８２の導電ボル１８４を通じてゲートパッド１２４、データパッド１３０、及び共通パッド１３６のそれぞれと電気的に接続される。具体的に、ゲートＴＣＰ１７０のベースフィルム１７２上に形成された第１ＴＣＰパッド１７４はゲートパッド１２４と、データＴＣＰ１８０のベースフィルム１７２上に形成された第２ＴＣＰパッド１７６はデータパッド１３０と、データＴＣＰ１８０のベースフィルム１７２上に形成された第３ＴＣＰパッド１７８は共通パッド１３６とＡＣＦ１８２を通じて電気的に接続される。この場合、ゲートパッド１２４、データパッド１３０、及び共通パッド１３６は強度及び耐食性の大きい金属層が露出した構造を持っているのでＴＣＰ１７０，１８０の付着工程を繰り返してもパッドの断線不良は防止される。
【０１１６】
図１４は本発明の第２の実施の形態に係る水平電界印加型液晶表示装置の薄膜トランジスタアレイ基板を示す断面図である。
【０１１７】
図１４に示す薄膜トランジスタアレイ基板は、第１ゲート金属層１４２または第２ゲート金属層１４４をエッチングし出すためのエッチャントから下部基板１４５を保護するためにエッチング防止層１４３をさらに具備することを除外しては、図４及び図５に図示された薄膜トランジスタアレイ基板と同一な構成要素を具備する。これによって、同一な構成要素に対する詳細な説明は省略することにする。
【０１１８】
本発明の第２の実施の形態に係る薄膜トランジスタアレイ基板の第１ゲート金属層１４２または第２ゲート金属層１４４としては、チタンＴｉ、タングステンＷなどのような強度及び耐食性が相対的に大きい金属を利用する。この場合、その金属層をパターニングするためのエッチャントは約０．５％程度のフッ酸ＨＦ系を含むようになる。このようなフッ酸ＨＦ系エッチャントによってガラス材質である下部基板１４５が過エッチングされることを防止するためにエッチング防止層１４３が下部基板１４５上に形成される。このエッチング防止層１４３はフッ酸ＨＦ系エッチャントに対して強いTiO2またはAl2O3などのような透明オキサイド系物質からなるようになる。
【０１１９】
一方、本発明の第２の実施の形態に係る薄膜トランジスタ・基板の製造方法は、前述した本発明の第１の実施の形態に係る薄膜トランジスタ基板の製造方法と対比してエッチング防止層を形成する段階をさらに含むことで、第２及び第３マスク工程は、前述したのと同様なので省略することにする。
【０１２０】
図１５Ａ及び図１５Ｂは本発明の第２の実施の形態に係る水平電界印加型薄膜トランジスタアレイ基板の製造方法の中、第１マスク工程を説明するための平面図及び断面図である。
【０１２１】
図１５Ａ及び図１５Ｂに示すように、下部基板１４５上にエッチング防止層１４３と、第１マスク工程でエッチング防止層１４３上にゲートライン１０２、ゲート電極１０８、ゲートパッド１２４、共通ライン１１６、共通電極１１８、共通パッド１３６を含む第１導電パターン群が形成される。
【０１２２】
詳細に説明すれば、下部基板１４５上にスパッタリング方法などの蒸着方法を通じてエッチング防止層１４３が形成される。エッチング防止層１４３としてはフッ酸ＨＦ系エッチャントに対して強いTiO2またはAl2O3などのような透明オキサイド系物質が利用される。
【０１２３】
引き継いで、エッチング防止層１４３が形成された下部基板１４５上にスパッタリング方法などの蒸着方法を通じて第１ゲート金属層１４２と第２ゲート金属層１４４が順次蒸着されることで二層構造のゲート金属層が形成される。引き継いで、第１マスクを利用したフォトリソグラフィ工程とエッチング工程でゲート金属層がパターニングされることによりゲートライン１０２、ゲート電極１０８、ゲートパッド１２４、共通ライン１１６、共通電極１１８、共通パッド１３６を含む第１導電パターン群が形成される。ここで、第１及び第２ゲート金属層１４２，１４４中、一つのゲート金属層はチタンＴｉ、タングステンＷなどのような強度及び耐食性が相対的に大きい金属からなる、他の一つのゲート金属層はアルミニウムＡｌ系金属、モリブデンＭｏ、銅Ｃｕなどのような金属からなる。
【０１２４】
ここで、強度及び耐食性が相対的に大きい金属を利用したゲート金属層をパターニングするためにフッ酸ＨＦ系エッチャントを利用する場合、エッチング防止層１４３はそのフッ酸ＨＦ系エッチャントから下部基板１４５を保護するようになる。これによって、下部基板１４５がフッ酸ＨＦ系エッチャントによって過エッチングされることを防止することができるようになる。
【０１２５】
一方、３マスク工程に完成された薄膜トランジスタアレイ基板と、他の工程でカラーフィルターアレイ基板２０２が形成された上部基板２００を準備する。その後、図１６及び図１７に示すように、シーリング材２０４を通じて二つの基板を相互合着させた後、液晶（図示せず）を注入して液晶パネルを製作するようになる。この場合、上部基板２００は、薄膜トランジスタアレイ基板においてゲートパッド１２４、データパッド１３０、及び共通パッド１３６が形成されるパッド領域と重畳されないように合着される。
【０１２６】
引き継いで、薄膜トランジスタアレイ基板のパッド領域にドライブICが実装されたＴＣＰ１７０，１８０を導電ボル１８４が含まれたＡＣＦ（Anisotrophic Conductive Film）１８２を利用いて付着させるようになる。これによって、ＴＣＰ１７０，１８０に形成された出力パッド１７４，１７６，１７８はＡＣＦ１８２の導電ボル１８４を通じてゲートパッド１２４、データパッド１３０、及び共通パッド１３６のそれぞれと電気的に接続される。具体的に、ゲートＴＣＰ１７０のベースフィルム１７２上に形成された第１ＴＣＰパッド１７４はゲートパッド１２４と、データＴＣＰ１８０のベースフィルム１７２上に形成された第２ＴＣＰパッド１７６はデータパッド１３０と、データＴＣＰ１８０のベースフィルム１７２上に形成された第３ＴＣＰパッド１７８は共通パッド１４２とＡＣＦ１８２を通じて電気的に接続される。この場合、ゲートパッド１２４、データパッド１３０、及び共通パッド１３６は、図１０及び図１１に示すように、強度及び耐食性の大きい金属層が露出した構造を持っているのでＴＣＰ１７０，１８０の付着工程を繰り返してもパッドの断線不良は防止される。
【０１２７】
図１８は本発明の第３の実施の形態に係る水平電界印加型薄膜トランジスタアレイ基板を示す平面図で、図１９は図１８で線Ｖ−Ｖ'、線VI-VI'に沿って切断した薄膜トランジスタアレイ基板を示す断面図である。
【０１２８】
図１８及び図１９に示す薄膜トランジスタアレイ基板は画素電極のフィンガー部と半導体層が同一な幅に形成されることを除外しては、図４及び図５に図示された薄膜トランジスタアレイ基板と同一な構成要素を具備する。これによって、同一な構成要素に対する詳細な説明は省略することにする。
【０１２９】
本発明の第３の実施の形態に係る薄膜トランジスタアレイ基板の画素電極１１４はその画素電極１１４と重畳される活性層１４８及びオーミック接触層１５０を含む半導体パターンと同一な幅に形成される。特に、画素電極１１４のフィンガー部１１４Ｂと、そのフィンガー部と重畳される半導体パターン１４８，１５０は同一な幅に形成される。これは画素電極のフィンガー部１１４Ｂ下部に位する半導体パターン１４８，１５０がそのフィンガー部１１４Ｂより広い場合、その半導体パターン１４８，１５０によって画素電極のフィンガー部１１４Ｂと共通電極１１８の間に用意された開口領域が縮むことを防止するためだ。
【０１３０】
一方、本発明の第３の実施の形態に係る薄膜トランジスタ基板の製造方法は前述した本発明の第１の実施の形態に係る薄膜トランジスタ基板の製造方法と対比して画素電極のフィンガー部と半導体パターンが重畳されるように画素電極をマスクとして半導体パターンをエッチングする段階をさらに含むもので、第１及び第２マスク工程は前述したのと同様なので省略することにする。
【０１３１】
図２０Ａ乃至図２０Ｄは本発明の第３の実施の形態に係る水平電界印加型薄膜トランジスタアレイ基板の製造方法の中、第３マスク工程を説明するための平面図及び断面図である。
【０１３２】
図２０Ａに示すように半導体パターンとソース／ドレーン金属パターンが積層されたゲート絶縁膜１４６上にＰＥＣＶＤなどの蒸着方法で保護膜１５２が形成される。保護膜１５２の材料としては、ゲート絶縁膜１４６のような無機絶縁物質や誘電常数が小さなアクリル（acryl）系有機化合物、ＢＣＢまたはＰＦＣＢなどのような有機絶縁物質が利用される。引き継いで、保護膜１５２上にフォトレジスト膜が全面形成された後、図２０Ｂに示すように、下部基板１４５上部に第３マスク２１０が整列される。第３マスク２１０は透明な材質であるマスク基板２１４と、マスク基板２１４の遮断領域Ｐ２に形成された遮断部２１２を具備する。ここで、マスク基板２１４の露出した領域は露光領域Ｐ１になる。このような第３マスク２１０を利用したフォトレジスト膜を露光及び現象することで第３マスク２１０の遮断部２１２と対応して遮断領域Ｐ２にフォトレジストパターン２１６が形成される。このようなフォトレジストパターン２１６を利用したエッチング工程で保護膜１５２がパターニングされることにより図２０Ｃに示すように、第１乃至第３コンタクトホール１２７，１３３，１３９と貫通ホール２２０が形成される。
【０１３３】
第１コンタクトホール１２７は保護膜１５２及びゲート絶縁膜１４６を貫いてゲートパッド１２４を露出させ、第２コンタクトホール１３３は保護膜１５２を貫いてデータパッド１３０を露出させ、第３コンタクトホール１３９は保護膜１５２及びゲート絶縁膜１４６を貫いて共通パッド１３６を露出させる。このように露出したゲートパッド１２４、データパッド１３０、及び共通パッド１３６は強度及び耐食性の大きい金属層が露出した構造を持つようになる。
【０１３４】
貫通ホール２２０は保護膜１５２及びゲート絶縁膜１４６を貫いて第１幅ｄ１を持つ画素電極１１４と、その画素電極１１４と重畳されて画素電極１１４より相対的に広い第２幅ｄ２を持つ活性層１４８及びオーミック接触層１５０を含む半導体パターン及びゲート絶縁膜１４６を露出させる。この時、露出した半導体パターン１４８，１５０の幅ｄ２は例えば約６〜６．５μｍで、画素電極１１４の幅ｄ１は約３〜３．５μｍである。
【０１３５】
引き継いで、露出した画素電極１１４をマスクで半導体パターン１４８，１５０が乾式エッチングされることにより図２０Ｄに示すように画素電極１１４と半導体パターン１４８，１５０は等しい第１幅を持って互いに重畳される。例えば、重畳される画素電極１１４と半導体パターン１４８，１５０は約３μｍの幅を持つようになる。
【０１３６】
一方、第３マスク工程によって露出したゲートパッド１２４、データパッド１３０、共通パッド１３６及び画素電極１１４は図２１及び図２２に示すように二つの構造を持つようになる。
【０１３７】
例えば、下部の第１ゲート金属層１４２としてチタンＴｉが、上部の第２ゲート金属層１４４としてモリブデンＭｏが利用された場合、図２１に示すように、ゲートパッド１２４及び共通パッド１３６は下部の第１ゲート金属層１４２だけで構成される。これは、第１及び第３コンタクトホール１２７，１３９形成のためのエッチング工程で上部の第２ゲート金属層１４４が除去されるためである。
【０１３８】
反対に、下部の第１ゲート金属層１４２としてモリブデンＭｏが、第２ゲート金属層１４４としてチタンＴｉが利用された場合、図２２に示すように、ゲートパッド１２４及び共通パッドは、第１及び第２ゲート金属層１４２，１４４が積層された二重金属層構造を持つようになる。そして、ゲートパッド１２４及び共通パッド１３６は、第１及び第３コンタクトホール１２７，１３９によって上部の第２ゲート金属層１４４が露出した構造を持つようになる。
【０１３９】
また、下部の第１ソース／ドレーン金属層１５４としてチタンＴｉが、上部の第２ソース／ドレーン金属層１５６としてモリブデンＭｏが利用された場合、図２１に示すように、データパッド１３０及び画素電極１１４は下部の第１ソース／ドレーン金属層１５４だけで構成される。これは第２コンタクトホール１３３形成のためのエッチング工程で上部の第２ソース／ドレーン金属層１５６が除去されるためである。
【０１４０】
反対に、下部の第１ソース／ドレーン金属層１５４としてモリブデンＭｏが、第２ソース／ドレーン金属層１５６としてチタンＴｉが利用された場合、図２２に示すように、データパッド１３０及び画素電極１１４は、第１及び第２ソース／ドレーン金属層１５４，１５６が積層された二重金属層構造を持つようになる。そして、データパッド１３０は、第２コンタクトホール１３３によって、上部の第２ソース／ドレーン金属層１５６が露出した構造を持つようになって、画素電極１１４は、貫通ホール２２０によって、上部の第２ソース／ドレーン金属層１５６が露出した構造を持つようになる。
【０１４１】
このように、本発明の実施の形態に係る水平電界印加型薄膜トランジスタアレイ基板及びその製造方法は画素電極１１４をドレーン電極１１２と同一な金属で形成する。そして、画素電極１１４と半導体パターン１４８，１５０が重畳されるように形成されることで、半導体パターン１４８，１５０による開口率低下を防止することができるようになる。
【０１４２】
また、ゲートパッド１２４、データパッド１３０、及び共通パッド１３６としては、ＴＣＰの反復的な付着工程でも断線不良を防止することができる強度及び耐食性が大きい金属を利用する。これによって、本発明は、透明導電膜が必要なくなるので、すなわち透明導電膜蒸着工程及びパターニング工程が必要なくなるので、一つのマスク工程を節減することができるようになる。換言すれば、本発明に係る水平電界印加型薄膜トランジスタアレイ基板は３マスク工程で形成されることができるようになる。
【０１４３】
そして、図２３及び図２４に示すように、完成された薄膜トランジスタアレイ基板と、他の工程でカラーフィルターアレイ２７２が形成された上部基板２７０を準備する。その後、二つの基板をシーリング材２７４を通じて相互合着させた後、液晶（図示せず）を注入して液晶パネルを製作するようになる。この場合、上部基板２７０は、薄膜トランジスタアレイ基板においてゲートパッド１２４、データパッド１３０、及び共通パッド１３６が形成されるパッド領域と重畳されないように合着される。
【０１４４】
引き継いで、薄膜トランジスタアレイ基板のパッド領域にドライブICが実装されたＴＣＰ１７０，１８０を導電ボル１８４が含まれたＡＣＦ（Anisotrophic Conductive Film）１８２を利用いて付着させるようになる。これによって、ＴＣＰ１７０，１８０に形成された出力パッド１７４，１７６，１７８はＡＣＦ１８２の導電ボル１８４を通じてゲートパッド１２４、データパッド１３０、及び共通パッド１３６それぞれと電気的に接続される。具体的に、ゲートＴＣＰ１７０のベースフィルム１７２上に形成された第１ＴＣＰパッド１７４はゲートパッド１２４と、データＴＣＰ１８０のベースフィルム１７２上に形成された第２ＴＣＰパッド１７６はデータパッド１３０と、データＴＣＰ１８０のベースフィルム１７２上に形成された第３ＴＣＰパッド１７８は共通パッド１３６とＡＣＦ１８２を通じて電気的に接続される。この場合ゲートパッド１２４、データパッド１３０、及び共通パッド１３６は強度及び耐食性の大きい金属層が露出した構造を持っているので、ＴＣＰ１７０，１８０の付着工程を繰り返してもパッドの断線不良は防止される。
【産業上の利用可能性】
【０１４５】
上述したように、本発明に係る水平電界印加型液晶表示装置及びその製造方法は、画素電極をドレーン電極と同一な金属で形成し、パッドは、断線不良を防止するように、強度及び耐食性の大きい金属が露出した構造を持ち、ＡＣＦを通じてＴＣＰと接続される。これによって、本発明に係る水平電界印加型液晶表示装置及びその製造方法は、透明導電膜が必要なくなるので、すなわち透明導電膜蒸着工程及びパターニング工程が必要なくなるので、一つのマスク工程を節減することができるようになる。
【０１４６】
また、本発明に係る水平電界印加型液晶表示装置及びその製造方法は、基板を保護するエッチング防止層を利用いて強度及び耐食性が大きい金属層をパターニングするために利用されるフッ酸ＨＦ系エッチャントによって基板が損傷されることを防止することができるようになる。
【０１４７】
また、本発明に係る水平電界印加型液晶表示装置及びその製造方法は、画素電極のフィンガー部とその下部に位する半導体パターンを重畳されるように形成する。これによって、本発明に係る水平電界印加型薄膜トランジスタアレイ基板及びその製造方法は、画素電極のフィンガー部の幅を持つ半導体パターンによって開口率が低下されることが防止される。
【０１４８】
この結果、本発明に係る水平電界印加型液晶表示装置及びその製造方法は、３マスク工程で薄膜トランジスタアレイ基板を製造することができるようになるので、その薄膜トランジスタアレイ基板の構造及び工程を単純化して、製造原価を節減することができることと同時に、製造収率を高めることができるようになる。
【０１４９】
以上説明した内容を通じて当業者であれば本発明の技術思想を一脱しない範囲で多様な変更及び修正ができる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載した内容に限定されるのではなく特許請求の範囲により決められなければならない。
【図面の簡単な説明】
【０１５０】
【図１】従来の水平電界印加型液晶表示装置の薄膜トランジスタアレイ基板を示す平面図である。
【図２】図１で線Ｉ−Ｉ'、線II-II'に沿って切断した薄膜トランジスタアレイ基板を示す断面図である。
【図３Ａ】図２に図示された薄膜トランジスタアレイ基板の製造方法を段階的に示す断面図である。
【図３Ｂ】図２に図示された薄膜トランジスタアレイ基板の製造方法を段階的に示す断面図である。
【図３Ｃ】図２に図示された薄膜トランジスタアレイ基板の製造方法を段階的に示す断面図である。
【図３Ｄ】図２に図示された薄膜トランジスタアレイ基板の製造方法を段階的に示す断面図である。
【図４】本発明の第１の実施の形態に係る水平電界印加型液晶表示装置の中、薄膜トランジスタアレイ基板を示す平面図である。
【図５】図４で線III-III'、線IV-IV'に沿って切断した薄膜トランジスタアレイ基板を示す断面図である。
【図６Ａ】本発明の第１の実施の形態に係る薄膜トランジスタアレイ基板の製造方法の中、第１マスク工程を説明するための平面図である。
【図６Ｂ】本発明の第１の実施の形態に係る薄膜トランジスタアレイ基板の製造方法の中、第１マスク工程を説明するための断面図である。
【図７Ａ】本発明の第１の実施の形態に係る薄膜トランジスタアレイ基板の製造方法の中、第２マスク工程を説明するための平面図である。
【図７Ｂ】本発明の第１の実施の形態に係る薄膜トランジスタアレイ基板の製造方法の中、第２マスク工程を説明するための断面図である。
【図８Ａ】本発明の第１の実施の形態に係る薄膜トランジスタアレイ基板の製造方法の中、第２マスク工程を具体的に説明するための断面図である。
【図８Ｂ】本発明の第１の実施の形態に係る薄膜トランジスタアレイ基板の製造方法の中、第２マスク工程を具体的に説明するための断面図である。
【図８Ｃ】本発明の第１の実施の形態に係る薄膜トランジスタアレイ基板の製造方法の中、第２マスク工程を具体的に説明するための断面図である。
【図８Ｄ】本発明の第１の実施の形態に係る薄膜トランジスタアレイ基板の製造方法の中、第２マスク工程を具体的に説明するための断面図である。
【図８Ｅ】本発明の第１の実施の形態に係る薄膜トランジスタアレイ基板の製造方法の中、第２マスク工程を具体的に説明するための断面図である。
【図９Ａ】本発明の第１の実施の形態に係る薄膜トランジスタアレイ基板の製造方法の中、第３マスク工程を説明するための平面図である。
【図９Ｂ】本発明の第１の実施の形態に係る薄膜トランジスタアレイ基板の製造方法の中、第３マスク工程を説明するための断面図である。
【図１０】本発明の第１の実施の形態に係る薄膜トランジスタアレイ基板において第１構造を持つパッドを示す断面図である。
【図１１】本発明の第１の実施の形態に係る薄膜トランジスタアレイ基板において第２構造を持つパッドを示す断面図である。
【図１２】本発明の第１の実施の形態に係る液晶表示装置を示す平面図である。
【図１３】図１２に図示された液晶表示装置を示す断面図である。
【図１４】本発明の第２の実施の形態に係る水平電界印加型液晶表示装置の中、薄膜トランジスタアレイ基板を示す断面図である。
【図１５Ａ】本発明の第２の実施の形態に係る薄膜トランジスタアレイ基板の製造方法の中、第１マスク工程を説明するための平面図である。
【図１５Ｂ】本発明の第２の実施の形態に係る薄膜トランジスタアレイ基板の製造方法の中、第１マスク工程を説明するための断面図である。
【図１６】本発明の第２の実施の形態に係る液晶表示装置を示す平面図である。
【図１７】図１６に図示された液晶表示装置を示す断面図である。
【図１８】本発明の第３の実施の形態に係る水平電界印加型液晶表示装置の中、薄膜トランジスタアレイ基板を示す平面図である。
【図１９】図１８で線Ｖ−Ｖ'、線VI-VI'に沿って切断した薄膜トランジスタアレイ基板を示す断面図である。
【図２０Ａ】本発明の第３の実施の形態に係る薄膜トランジスタアレイ基板の製造方法の中、第３マスク工程を具体的に説明するための断面図である。
【図２０Ｂ】本発明の第３の実施の形態に係る薄膜トランジスタアレイ基板の製造方法の中、第３マスク工程を具体的に説明するための断面図である。
【図２０Ｃ】本発明の第３の実施の形態に係る薄膜トランジスタアレイ基板の製造方法の中、第３マスク工程を具体的に説明するための断面図である。
【図２０Ｄ】本発明の第３の実施の形態に係る薄膜トランジスタアレイ基板の製造方法の中、第３マスク工程を具体的に説明するための断面図である。
【図２１】本発明の第３の実施の形態に係る薄膜トランジスタアレイ基板において第１構造を持つパッドと画素電極を示す断面図である。
【図２２】本発明の第３の実施の形態に係る薄膜トランジスタアレイ基板において第２構造を持つパッドと画素電極を示す断面図である。
【図２３】本発明の第３の実施の形態に係る液晶表示装置を示す平面図である。
【図２４】図２３に図示された液晶表示装置を示す断面図である。
【符号の説明】
【０１５１】
２、１０２  ゲートライン、４、１０４  データライン、６、１０６  薄膜トランジスタ、８、１０８  ゲート電極、１０  ソース電極、１２、１１２  ドレーン電極、１３、２７、３３、３９  コンタクトホール、１４、１１４  画素電極、１６、１１６  共通ライン、１８、１１８  共通電極、２０、１２０  ストレージキャパシタ、２２、１２２  ストレージ上部電極、２４、１２４  ゲートパッド、２６  ゲートパッド下部電極、２８  ゲートパッド上部電極、３０、１３０  データパッド、３２  データパッド下部電極、３４  データパッド上部電極、３６、１３６  共通パッド、３８  共通パッド下部電極、４０  共通パッド上部電極、４２、１４２  第１ゲート金属層、４４、１４４  第２ゲート金属層、４５、１４５  基板、４６、１４６  ゲート絶縁膜、４８、１４８  活性層、５０、１５０  オーミック接触層、５２、１５２  保護膜、１４７  非晶質シリコーン層、１４０  ｎ＋非晶質シリコーン層、１５４  第１ソース／ドレーン金属層、１５６  第２ソース／ドレーン金属層、１２７、１３３、１３９  コンタクトホール、１６０  第２マスク、１６２  マスク基板、１６４  遮断部、１６６  回折露光部、１６８  フォトレジストパターン、１７４  ゲートＴＣＰ、１７６  データＴＣＰ、１７２  ベースフィルム、１７４、１７６、１７８  ＴＣＰパッド、１８２  ＡＣＦ、２００  上部基板、２０２  カラーフィルターアレイ基板、２０４  シーリング材、１４３  エッチング防止層。
【図１】
2004302466.tif 000003
【図２】
2004302466.tif 000004
【図３Ａ】
2004302466.tif 000005
【図３Ｂ】
2004302466.tif 000006
【図３Ｃ】
2004302466.tif 000007
【図３Ｄ】
2004302466.tif 000008
【図４】
2004302466.tif 000009
【図５】
2004302466.tif 000010
【図６Ａ】
2004302466.tif 000011
【図６Ｂ】
2004302466.tif 000012
【図７Ａ】
2004302466.tif 000013
【図７Ｂ】
2004302466.tif 000014
【図８Ａ】
2004302466.tif 000015
【図８Ｂ】
2004302466.tif 000016
【図８Ｃ】
2004302466.tif 000017
【図８Ｄ】
2004302466.tif 000018
【図８Ｅ】
2004302466.tif 000019
【図９Ａ】
2004302466.tif 000020
【図９Ｂ】
2004302466.tif 000021
【図１０】
2004302466.tif 000022
【図１１】
2004302466.tif 000023
【図１２】
2004302466.tif 000024
【図１３】
2004302466.tif 000025
【図１４】
2004302466.tif 000026
【図１５Ａ】
2004302466.tif 000027
【図１５Ｂ】
2004302466.tif 000028
【図１６】
2004302466.tif 000029
【図１７】
2004302466.tif 000030
【図１８】
2004302466.tif 000031
【図１９】
2004302466.tif 000032
【図２０Ａ】
2004302466.tif 000033
【図２０Ｂ】
2004302466.tif 000034
【図２０Ｃ】
2004302466.tif 000035
【図２０Ｄ】
2004302466.tif 000036
【図２１】
2004302466.tif 000037
【図２２】
2004302466.tif 000038
【図２３】
2004302466.tif 000039
【図２４】
2004302466.tif 000040