(57)【要約】【課題】APS画像センサによるサブサンプリング方法において、情報損失を低減する方法を提供する。【解決手段】本発明の一形態では、能動画素センサ（ＡＰＳ）画像センサの画素回路が生成する画像信号のサンプリング方法が提供される。ＡＰＳ画像センサは、通常動作モードとサブサンプリング動作モードをサポートしている。この方法には、複数の列増幅器を設けるステップが含まれる。サンプリングする画素回路の行が選択される。選択された行の各画素回路からの画像信号は、ＡＰＳ画像センサが通常動作モードにあるときに複数の列増幅器の異なる一つへルーティングされる。選択された行の各画素回路からの画像信号は、ＡＰＳ画像センサがサブサンプリングモードにあるときに複数の列増幅器の一つへルーティングされる。【選択図】図１
2004173269.tif 000002
【特許請求の範囲】
【請求項１】
能動画素センサ（ＡＰＳ）画像センサの画素回路が生成する画像信号のサンプリング方法であって、前記ＡＰＳ画像センサは通常の動作モードとサブサンプリング動作モードをサポートしており、
複数の列増幅器を設けるステップと、
サンプリングする画素回路の行を選択するステップと、
前記ＡＰＳ画像センサが前記通常動作モードにあるときに、前記選択された行内の各画素回路からの画像信号を、前記複数の列増幅器のうちの異なる一つへルーティングするステップと、
前記ＡＰＳ画像センサが前記サブサンプリング動作モードにあるときに、前記選択された行内の複数の画素回路からの画像信号を、前記複数の列増幅器の一つへルーティングするステップと、
を有する方法。
【請求項２】
前記ＡＰＳ画像センサが、複数のサブサンプリング動作モードをサポートしており、
所望のサブサンプリング動作モードを特定するサブサンプリング選択情報を受信するステップ
をさらに有する請求項１に記載の方法。
【請求項３】
前記選択された行内の前記複数の画素回路内の画素回路数が、前記サブサンプル選択情報に基づいて決定される、
請求項２に記載の方法。
【請求項４】
前記画素回路と前記複数の列増幅器の間に位置させて複数のスイッチを設け、各画素回路からの画像信号を、複数の列増幅器のうちの異なる列増幅器へ選択的にルーティングするステップと、
前記画像センサの現行動作モードに基づいて前記複数のスイッチを構成するステップと、
をさらに有する請求項１に記載の方法。
【請求項５】
能動画素センサ（ＡＰＳ）画像センサであって、
画素回路のアレイと、
前記画素回路列が出力する画像信号をバッファリングする複数の増幅器と、
前記画素回路アレイと複数の増幅器の間に配置されるルーティング機構と、
前記画素回路の部分集合を選択してサンプリングするコントローラであって、前記ルーティング機構を制御して、通常動作モード期間中は前記部分集合内の各画素回路を前記増幅器の異なる一つへ接続し、サブサンプリング動作モード期間中は前記部分集合内の複数の画素回路を前記増幅器の一つへ接続するよう構成された前記コントローラと、
を有する前記画像センサ。
【請求項６】
前記ルーティング機構が複数のスイッチを有する、請求項５に記載の画像センサ。
【請求項７】
前記複数のスイッチがMOSFETである、請求項６に記載の画像センサ。
【請求項８】
前記増幅器が列増幅器であり、画素回路の前記選択された部分集合が画素回路の行である、
請求項５に記載の画像センサ。
【請求項９】
前記画像センサが複数のサブサンプリング動作モードをサポートしており、前記コントローラが所望のサブサンプリング動作モードを特定するサブサンプリング選択情報を受信するよう構成された、
請求項５に記載の画像センサ。
【請求項１０】
前記部分集合中の前記複数の画素回路内の画素回路数が、前記サブサンプリング選択情報に基づいて決定される、
請求項９に記載の画像センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概ね能動画素センサ（active pixel sensor、ＡＰＳ）画像センサに係り、より詳しくはＡＰＳ画像センサの画素回路が生成する画像信号のサブサンプリングモードでのサンプリングに関する。
【背景技術】
【０００２】
従来技術の画像センサの一種に、電荷結合素子（ＣＣＤ）画像センサがある。ＣＣＤ画像センサは一般に、ＣＣＤ撮像チップの表面に形成したポリシコン電極の密接収容アレイを含む。概念的には、ＣＣＤは光子生成電荷を収集して転送する二次元アレイの金属酸化膜半導体（ＭＯＳ）コンデンサである。ＣＣＤ画像センサは、通常ＣＣＤアレイから増幅器へ電荷を転送する複数のシフトレジスタを含む。
【０００３】
他種の従来技術の画像センサは、能動画素センサ（ＡＰＳ）画像センサである。ＡＰＳ画像センサは通常、相補型金属酸化膜半導体（ＣＭＯＳ）処理技術を用いて製作され、一般にＣＭＯＳ画像センサとも呼ばれる。ＡＰＳ画像センサは、光変換プロセスにより入射光（光子）を電荷（電子）へ変換することで光を検出する。カラーＡＰＳ画像センサは、一般に各個別画素を色フィルタ（例えば赤、緑、青）で被覆することで作られる。ＡＰＳ画像センサは、各画素ごとにフォトセンサ（例えば、フォトダイオード）と幾つかのＣＭＯＳトランジスタを含む。一部のＡＰＳ画像センサは、単一の集積回路上に一体型アナログ−ディジタル変換と完全タイミング制御をもたらす。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
一部のＡＰＳ画像センサは、サブサンプリング動作モードをサポートしている。サブサンプリングモードでは、視野は維持したまま撮像したデータ量は低減される。例えば、２対１のサブサンプリングモード（例えば、２画素サンプリング、２画素読み飛ばし、２画素サンプリング等）では、水平と垂直の両方向にサブサンプリングするときに処理対象画像量は１／４に低減される。４対１のサブサンプリングモード（例えば、２画素サンプリング、６画素読み飛ばし、２画素サンプリング等）では、水平と垂直の両方向にサブサンプリングするときに処理対象画像量は１／１６に低減される。一般に、サブサンプリング可能とすることでフレームレートは増大する。残念なことに、従来のサブサンプリング法の欠点は、読み飛ばした画素がサンプリングされないことで相当の画像内容が失われることにある。消失した情報はキャプチャ画像内のサンプリング画素と読み飛ばし画素との間の境界で望んでいない急激な遷移を生むことがある。
【課題を解決するための手段】
【０００５】
本発明の一形態では、能動画素センサ（ＡＰＳ）画像センサの画素回路が生成する画像信号のサンプリング方法が提供される。ＡＰＳ画像センサは、通常動作モードとサブサンプリング動作モードをサポートしている。この方法には、複数の列増幅器を設けるステップが含まれる。サンプリングする画素回路の行が選択される。選択された行の各画素回路からの画像信号は、ＡＰＳ画像センサが通常動作モードにあるときに複数の列増幅器の異なる一つへルーティングされる。選択された行の各画素回路からの画像信号は、ＡＰＳ画像センサがサブサンプリングモードにあるときに複数の列増幅器の一つへルーティングされる。
【発明を実施するための最良の形態】
【０００６】
以下の好適な実施形態の詳細な説明では、本願明細書の一部を形成しかつ本発明を実施する特定の実施形態を例示により図解する添付図面を参照する。他の実施形態を用い、本発明範囲から逸脱することなく構造的或いは論理的な変形をなし得ることは言うまでもない。それ故、以下の詳細な説明は限定的な意味にとるべきではなく、本発明範囲は添付特許請求の範囲によって規定される。
【０００７】
図１は、本発明の一実施形態になる能動画素センサ（ＡＰＳ）画像センサ１００の主要構成要素を例示するブロック線図である。センサ１００には、画素アレイ１０２と行デコーダ１０４と列増幅器１０６と列デコーダ１０８とコントローラ１１０が含まれる。画素アレイ１０２には、複数の画素回路（画素）１０３が含まれ、各画素回路１０３が１画素分の画像情報を供給する。画素アレイ１０２内の画素回路１０３は、複数行及び複数列（例えば、４８０×６４０）に作り上げてある。本発明の一形態では、各画素回路１０３には、当業者に公知のこれまでの様式でもって構成した３個の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）とフォトダイオード（図示せず）が含まれる。
【０００８】
コントローラ１１０は、画素アレイ１０２と行デコーダ１０４と列増幅器１０６と列デコーダ１０８に結合してある。コントローラ１１０は、画像キャプチャプロセスを開始し維持し停止させる信号を含むセンサ１００の動作制御用の制御信号を生成する。一実施形態では、センサ１００はサブサンプリングモード入力１１２を介して選択可能な様々なユーザ選択が可能なサブサンプリングモード動作をサポートしている。
【０００９】
アレイ１０２内の画素１０３の行は、偶数行と奇数行が交互している。一実施形態では、アレイ１０２内の第１行の画素１０３は偶数行と呼ぶ。同様に、アレイ１０２内の画素１０３の列は、偶数列と奇数列が交互している。一実施形態では、アレイ１０２の第１列の画素１０３を偶数列と呼ぶ。本発明の一形態では、画素アレイ１０２は赤−緑−青（ＲＧＢ）ベイヤーカラーフィルタパターンでもって構成してある。一つの構成形態では、偶数画素行１０３は青画素と緑画素が交互しており、各偶数行の第１の画素は青画素であり、奇数行の画素１０３は緑画素と赤画素が交互しており、各奇数行の第１の画素は緑画素である。
【００１０】
一実施形態では、列増幅器１０６にはアレイ１０２内の各画素列１０３ごとに一つの列増幅器が含まれる。偶数画素列１０３に接続した列増幅器１０６は偶数列増幅器と呼び、奇数画素列１０３に接続した列増幅器１０６は奇数列増幅器と呼ぶ。一実施形態では、第１列の画素１０３に接続した列増幅器１０６は文字「ｎ」により特定し、次の列増幅器１０６は「ｎ」に対する整数増分（例えば、ｎ＋１，ｎ＋２，ｎ＋３等）により特定する。本発明の一形態では、ｎ，ｎ＋２，ｎ＋４等で特定する列増幅器１０６は偶数列増幅器であり、ｎ＋１，ｎ＋３，ｎ＋５等で特定する列増幅器１０６は奇数列増幅器１０６である。一実施形態では、アレイ１０２内の第１列は列０（すなわち、ｎ＝０）として特定される。
【００１１】
本発明の一形態では、画素列１０２からの画素情報は行においてサンプリングする。各画素行ごとのサンプリング時間は、行サンプリング期間と呼ばれる。画素アレイ１０２内の画素行１０３は、行デコーダ１０４により選択される。
【００１２】
一実施形態による画素情報のサンプリングは、３つの位相に分割される。すなわち、（１）集積位相と、（２）サンプリングリセット位相と、（３）集積リセット位相である。集積位相期間中、画素回路１０３はそれらのフォトダイオード上へ導かれた光量を集積し、集積電圧Ｖｓを出力する。列増幅器１０６は、選択画素行１０３の出力をサンプリングして保持するアナログバッファとして機能する。集積位相終了時に、列増幅器１０６は選択画素行１０３から集積信号レベルＶｓをサンプリングする。画素サンプリングの第２の位相はサンプリングリセット位相であり、そこで選択行の画素１０３がリセットされる。サンプリングリセット位相終了時に、列増幅器１０６は選択画素行１０３が出力するリセットレベルＶｒをサンプリングする。
【００１３】
一実施形態では、各画素回路１０３が生成する画像信号はサンプリングされたリセット電圧レベルＶｒと集積期間後に得られたサンプリングされた集積電圧レベルＶｓとの間の差分となる。行サンプリング期間終了時に、リセット信号レベルＶｒと集積信号レベルＶｓの間の差分が列増幅器１０６の出力端に保持され、これが共通モード基準レベルと呼ばれる。列処理期間中、列増幅器１０６が列デコーダ１０８により順次選択され、対応する保持レベルを出力する。センサ１００の一実施形態は、列増幅器１０６が出力する信号を増幅し量子化する利得増幅器とＡ／Ｄ変換器（図示せず）も含む。
【００１４】
集積リセット位相期間中、各画素回路１０３は、画素回路１０３が先にキャプチャしたフレームの集積レベルから独立している共通電圧から始動するよう保証するためにリセットされる。
【００１５】
図２Ａは、本発明の一実施形態で用いるのに適した列増幅器１０６Ａを例示する概略電気回路図である。列増幅器は、ここでは概ね参照符号「１０６」をもって特定してあり、列増幅器１０６の特定の事例は参照符号「１０６」と付加文字を用いて特定される。
【００１６】
列増幅器１０６Ａは、画素列（pixel column）入力接続点２０２Ａとコンデンサ２０４Ａ，２１２Ａとスイッチ２０６Ａ，２１０Ａ，２１４Ａ，２１６Ａと増幅器２０８Ａと共通モード電源（Ｖｃｍ）２１８Ａと出力接続点（ＶＯＵＴ）２２２Ａを含む。画素列入力接続点２０２Ａは、アレイ１０２の列のうちの一つにおける画素回路１０３内の選択された一つの出力端に結合する構成としてある。スイッチ２０６Ａ，２１０Ａ，２１４Ａ，２１６Ａは、それぞれコントローラ１１０（図１に図示）により生成され、列増幅器１０６Ａへ出力されるＸＦＥＲ，ＳＡＭＰ，ｃｏｌＲｅｆ，ＳＭＲ制御信号により制御される。列増幅器１０６Ａの動作を、図２Ｂを参照して以下にさらに詳述する。
【００１７】
図２Ｂは、本発明の一実施形態に従い画素回路１０３と列増幅器１０６Ａの動作を制御する制御信号２３０Ａ〜２３０Ｆ（一括して制御信号２３０と呼ぶ）のタイミングを示すタイミング線図である。行信号２３０Ａとリセット（Ｒｓｔ）信号２３０Ｂは、列デコーダ１０４を介してコントローラ１１０から送信され、それぞれ１行の画素１０３の選択と１行の画素１０３のリセットを行なう信号である。ＸＦＥＲ信号２３０ＣやｃｏｌＲｅｆ信号２３０ＤやＳＡＭＰ信号２３０ＥやＳＭＲ信号２３０Ｆは、コントローラ１１０から列増幅器１０６Ａへ送信されてそれぞれスイッチ２０６Ａ，２１４Ａ，２１０Ａ，２１６Ａを制御する信号である。どの信号２３０Ｃ〜２３０Ｆもその論理ハイレベルは対応スイッチの閉成を示し、どの信号２３０Ｃ〜２３０Ｆもその論理ロウレベルは対応スイッチの開成を示す。
【００１８】
図２Ｂもまた、列増幅器１０６Ａの入力及び出力波形例を示す。画素列波形２３２は、列増幅器１０６Ａの画素列入力接続点２０２Ａにおける時間に対する電圧レベル例を表わす。ＶＯＵＴ波形２３４は、列増幅器の２２２Ａの出力接続点２２２Ａにおける時間に対する電圧レベル（ＶＯＵＴ）を表わす。
【００１９】
本発明の一形態では、各行サンプリング期間ごとにほぼ三つの位相２３５Ａ〜２３５Ｃが存在する。第１の位相２３５Ａの期間中、初期入力Ｖｓは列増幅器１０６Ａによってサンプリングされる。前述の如く、Ｖｓは画素回路１０３が出力する集積電圧レベルを表わす。第２の位相２３５Ｂの期間中、初期入力Ｖｓは最終入力Ｖｒから減算される。前述の如く、Ｖｒは画素回路１０３が出力するリセット電圧レベルを表わす。第３の位相２３５Ｃの期間中、ＶｒとＶｓの間の差分は列増幅器１０６Ａの出力端に保持される。これらの位相２３５Ａ〜２３５Ｃを、それぞれここで詳述する。
【００２０】
第１の位相２３５Ａの期間中、スイッチ２０６Ａは閉成し（ＸＦＥＲ２３０Ｃがハイとなり）、それによってコンデンサ２０４Ａを介して増幅器２０８Ａの入力接続点をアレイ１０２内の選択列内の画素回路１０３の画素出力端へ接続する。スイッチ２１０Ａは第１の位相２３５Ａの期間中に閉成し（ＳＡＭＰ２３０Ｅがハイとなる）、そのことで増幅器２０８Ａは単位利得構成に置かれる。スイッチ２１４Ａは第１の位相２３５Ａの期間中に閉成し（ｃｏｌＲｅｆ２３０Ｄがハイとなる）、それによってコンデンサ２１２Ａの一側を電源２１８Ａへ接続する。第１の位相２３５Ａの期間中、コンデンサ２０４Ａの入力側は安定した集積出力電圧Ｖｓへ充電され、コンデンサ２１２ＡはＶｃｍと増幅器２０８Ａの単位利得電圧との間の差分でもって充電される。第１の位相２３５の終了時に、スイッチ２１０Ａ，２１４Ａは共に開成し（ＳＡＭＰ２３０ＥとｃｏｌＲｅｆ２３０Ｄがロウとなる）、コンデンサ２０４Ａ，２１２Ａ間の共有接続点上の電荷のさらなる変化を阻止し、コンデンサ２０４Ａ上でＶｓを効果的にキャプチャする。
【００２１】
第２の位相２３５Ｂの開始時に、スイッチ２１６Ａが閉成し（ＳＭＲ２３０Ｆがハイとなる）、コンデンサ２１２Ａを帰還ループ内に置き、電圧を列増幅器出力２２２Ａ上へＶｃｍに等しい電圧へ（反転増幅器２０８Ａの非無限利得に起因する小さな誤差項だけ差し引かれる）強制する。第２の位相２３５Ｂの期間中、選択画素行（pixel row）が（Ｒｓｔ信号２３０Ｂがアクティブとなることで）リセットされ、列増幅器入力端２０２Ａの電圧は図２Ｂの波形２３２に示されるように画素リセットレベルＶｒへ落ち着く。
【００２２】
第３の位相２３５Ｃの開始時に、スイッチ２０６Ａは開成し（ＸＦＥＲ２３０Ｃがロウとなる）、画素リセット電圧Ｖｒは列増幅器入力２０２Ａにてキャプチャされる。そして、列増幅器出力端２２２Ａの電圧は、以下の式Ｉにより表わされるレベルを維持する。
【００２３】
式Ｉ
ＶＯＵＴ＝Ｖｃｍ−（Ｃ０／Ｃ１）（Ｖｒ−Ｖｓ＋Ｖｎｏｉｓｅ）
ここで、
ＶＯＵＴは、出力接続点２２２Ａ上の出力電圧２３４である。
【００２４】
Ｖｃｍは、電源２１８Ａにより供給される基準電圧である。
【００２５】
Ｃ０は、コンデンサ２０４Ａの容量である。
【００２６】
Ｃ１は、コンデンサ２１２Ａの容量である。
【００２７】
Ｖｒは、画素リセット電圧である。
【００２８】
Ｖｓは、露出後の画素出力電圧である。
【００２９】
Ｖｎｏｉｓｅは、ほぼ（ｋｔ／ｃ）１／２に等しく、ここで
ｋは、ボルツマン定数であり、
ｔは、絶対温度であり、
ｃは、入力端２０２Ａに接続した画素回路１０３用フォトダイオードの容量である。（ＶＯＵＴに対する列増幅器自体のノイズ寄与は無視してあり、それは画素回路１０３によるノイズへの寄与に比べ概ね小さいからである。）
波形２３２に関して図２Ｂに示した如く、列増幅器１０６Ａの入力端２０２ＡにおけるＶｒとＶｓとの間の差分は記号ΔＶで表わされ、図示の波形例では１００ミリボルト（ｍＶ）である。波形２３４に関しては、Ｖｃｍと（前記式Ｉで表わされる）最終出力電圧との間の差分ΔＶもまた１００ｍＶに等しい。信号対雑音比（ＳＮ比、SNR）は、以下の式ＩＩにより与えられる。
【００３０】
式ＩＩ
ＳＮＲ＝（Ｖｒ−Ｖｓ）／Ｖｎｏｉｓｅ
図３Ａは、本発明の一実施形態に従い２対１サブサンプリングモードにおける増大した感度をもたらすよう構成された二つの偶数列増幅器１０６Ａ，１０６Ｂを示す概略電気回路図である。列増幅器１０６Ｂは、図２Ａ，２Ｂを参照して前記した列増幅器１０６Ａと同じ一般的な様式で構成してある。列増幅器１０６Ａと列増幅器１０６Ｂの間の共通構成要素は同一の参照符号で特定してあるが、二つの列増幅器１０６Ａ，１０６Ｂの構成要素どうしを識別すべく文字「Ａ」，「Ｂ」を付加してある。
【００３１】
列増幅器１０６Ａ，１０６Ｂは、スイッチ４０２Ａを介して併せ結合してある。スイッチ４０２Ａは、コンデンサ２０４Ａとスイッチ２０６Ａを接続する接続点とコンデンサ２０４Ｂとスイッチ２０６Ｂを接続する接続点との間に接続してある。列増幅器１０６Ａ，１０６Ｂの動作を、図３Ｂを参照して以下に詳述する。
【００３２】
図３Ｂは、本発明の一実施形態に従い画素回路１０３と列増幅器１０６Ａ，１０６Ｂの動作を制御する制御信号２３０Ａ〜２３０Ｆ（一括して制御信号２３０と呼ぶ）のタイミングを示すタイミング線図である。前述の如く、行信号２３０Ａとリセット（Ｒｓｔ）信号２３０Ｂは、行デコーダ１０４を介してコントローラ１１０から画素回路１０３へ送信されて画素行１０３の選択と画素行１０３のリセットをそれぞれ行なう信号である。ＸＦＥＲ０信号２３０Ｃ−１とＸＦＥＲ１信号２３０Ｃ−２（一括して参照符号２３０Ｃにより特定）は、コントローラ１１０から列増幅器１０６Ａ，１０６Ｂへ送信されてスイッチ２０６Ａ，２０６Ｂの動作を個別に独立して制御する信号である。ｃｏｌＲｅｆ信号２３０ＤとＳＡＭＰ信号２３０ＥとＳＭＲ信号２３０Ｆは、コントローラ１１０から列増幅器１０６Ａ，１０６Ｂへ送信され、スイッチ２１４Ａ，２１４Ｂと２１０Ａ，２１０Ｂと２１６Ａ，２１６Ｂの動作をそれぞれ制御する信号である。どの信号２３０Ｃ〜２３０Ｆもその論理ハイレベルが対応スイッチの閉成を示し、どの信号２３０Ｃ〜２３０Ｆもその論理ロウレベルが対応スイッチの開成を示す。
【００３３】
図３Ｂも、列増幅器１０６Ａ，１０６Ｂの入力波形と出力波形を例示するものである。画素列［ｎ］波形２３２Ａは列増幅器１０６Ａの画素列入力接続点２０２Ａの経過時間に対する電圧レベル例を表わす。画素列［ｎ＋２］波形２３２Ｂは列増幅器１０６Ｂの画素列入力接続点２０２Ｂの経過時間に対する電圧レベル例を表わす。ＶＯＵＴ［ｎ］波形２３４Ａは、列増幅器１０６Ａの出力接続点（ＶＯＵＴ［ｎ］）２２２Ａの経過時間に対する電圧レベルを表わす。
【００３４】
また、図３Ｂにはサブサンプリング制御信号（ＳｕｂＳａｍｐ２）２３６Ａが図示してあるが、これはコントローラ１１０から出力されてスイッチ４０２Ａの動作を制御するものである。信号２３６Ａに関する論理ハイレベルは対応スイッチ４０２Ａの閉成を示し、信号２３６Ａに関する論理ロウレベルは対応スイッチ４０２Ａの開成を示す。一実施形態では、ユーザがサブサンプリング入力１１２（図１に図示）を介して２対１サブサンプリングモードを選択した場合に、コントローラ１１０はＳｕｂＳａｍｐ２信号２３６Ａをハイに設定する。図３Ｂに示す如く、ＳｕｂＳａｍｐ２信号２３６Ａは三つの位相２３５Ａ〜２３５Ｃ全てに対して論理ハイレベルを維持し、それ故にスイッチ４０２Ａはこの全期間に亙って閉成している。サブサンプリングがイネーブル状態にない場合、スイッチ４０２Ａは開成したままであり、列増幅器１０６Ａ，１０６Ｂは図２Ａ，２Ｂを参照して前記した如く、独立して動作する。
【００３５】
図３Ｂに示した如く、第１の位相２３５Ａ期間中、スイッチ２０６Ａは閉成し（ＸＦＥＲ０・２３０Ｃ−１がハイとなる）、それによって（コンデンサ２０４Ａを介して）増幅器２０８Ａの入力接続点はアレイ１０２内の選択行内の第１の画素回路１０３の画素出力端へ接続される（すなわち、画素回路１０３は入力端２０２Ａに接続される）。スイッチ２０６Ｂは図３Ｂに示した三つの位相２３５Ａ〜２３５Ｃの全期間中開成し（ＸＦＥＲ１・２３０Ｃ−２はロウに止まる）、それによって、画素回路１０３から列増幅器１０６Ｂを切り離す。スイッチ２０６Ａが閉成すると、増幅器２０８Ａの入力接続点もまた（コンデンサ２０４Ｂを介して）アレイ１０２内の選択行内の第２の画素回路１０３の画素出力端に接続される（すなわち、画素回路１０３は入力端２０２Ｂに接続される）。スイッチ２１０Ａは第１の位相２３５Ａの期間中は閉成し（ＳＡＭＰ２３０Ｅがハイとなる）、そのことが増幅器２０８Ａを単位利得構成（unity gain configuration）とする。第１の位相２３５Ａの期間中、スイッチ２１４Ａもまた閉成し（ｃｏｌＲｅｆ２３０Ｄがハイとなる）、それによってコンデンサ２１２Ａの一側を電源２１８Ａへ接続する。第１の位相２３５Ａの期間中、コンデンサ２０４Ａの入力側は入力端２０２Ａに接続された画素回路１０３の安定化した集積出力電圧Ｖｓへ充電され、コンデンサ２１２ＡはＶｃｍと増幅器２０８Ａ単位利得電圧との間の差分をもって充電される。また、第１の位相２３５Ａの期間中、コンデンサ２０４Ｂの入力側は入力端２０２Ｂに接続された画素回路１０３の安定化した集積出力電圧へ充電される。第１の位相２３５Ａの終了時に、スイッチ２１０Ａ，２１４Ａは共に開成し（ＳＡＭＰ２３０ＥとｃｏｌＲｅｆ２３０Ｄがロウとなる）、コンデンサ２０４Ａと２１２Ａの間の共有接続点上の電荷のどんなさらなる変化も阻止し、コンデンサ２０４Ａ上の第１のＶｓとコンデンサ２０４Ｂ上の第２のＶｓを効率的にキャプチャする。
【００３６】
第２の位相２３５Ｂの初めに、スイッチ２１６Ａは閉成し（ＳＭＲ２３０Ｆがハイとなる）、コンデンサ２１２Ａを帰還ループ内に配置し、Ｖｃｍ（から反転増幅器２０８Ａの非無限利得に起因する小さな誤差項を差し引いたもの）に等しい電圧を列増幅器出力端２２２Ａに強制する。第２の位相２３５Ｂの期間中、選択画素行は（Ｒｓｔ信号２３０Ｂがアクティブとなることで）リセットされ、列増幅器入力端２０２Ａ，２０２Ｂにおける電圧は図３Ｂ中の波形２３２Ａ，２３２Ｂにより示されるように、画素リセットレベルＶｒへ落ち着く。
【００３７】
第３の位相２３５Ｃの開始時に、スイッチ２０６Ａは開成し（ＸＦＥＲ０・２３０Ｃ−１がロウとなる）、画素リセット電圧Ｖｒが列増幅器入力端２０２Ａ，２０２Ｂにてキャプチャされる。そして、列増幅器出力端２２２Ａにおける電圧は、以下の式ＩＩＩにより表わされるレベルを維持する。
【００３８】
式ＩＩＩ
ＶＯＵＴ＝Ｖｃｍ−（（Ｃ０ａ／Ｃ１）（Ｖｒ（ｎ）−Ｖｓ（ｎ））＋（Ｃ０ｂ／Ｃ１）（Ｖｒ（ｎ＋２）−Ｖｓ（ｎ＋２））＋Ｖｎｏｉｓｅ）
ここで、
ＶＯＵＴは、出力接続点２２２Ａ上の出力電圧２３４Ａである。
【００３９】
Ｖｃｍは、電源２１８Ａが供給する基準電圧である。
【００４０】
Ｃ０ａは、コンデンサ２０４Ａの容量である。
【００４１】
Ｃ０ｂは、コンデンサ２０４Ｂの容量である。
【００４２】
Ｃ１は、コンデンサ２１２Ａの容量である。
【００４３】
Ｖｒ（ｎ）は、入力端２０２Ａに接続した画素回路１０３の画素リセット電圧である。
【００４４】
Ｖｒ（ｎ＋２）は、入力端２０２Ｂに接続した画素回路１０３の画素リセット電圧である。
【００４５】
Ｖｓ（ｎ）は、入力端２０２Ａに接続した画素回路１０３の露出後の画素出力電圧である。
【００４６】
Ｖｓ（ｎ＋２）は、入力端２０２Ｂに接続した画素回路１０３の露出後の画素出力電圧である。
【００４７】
Ｖｎｏｉｓｅは、入力端２０２Ａ，２０２Ｂに接続した画素回路１０３が寄与する複合ノイズである。
【００４８】
波形２３２Ａについて図３Ｂに示した如く、列増幅器１０６Ａの入力端２０２ＡにおけるＶｒとＶｓとの間の差分は記号ΔＶで表わされ、これが図示の波形例では１００ｍＶとなる。波形２３２Ｂについては、列増幅器１０６Ｂの入力端２０２ＢにおけるＶｒ，Ｖｓ間の差分（ΔＶ）は図示の波形例では１５０ｍＶである。波形２３４Ａについては、Ｖｃｍと最終出力電圧（前記式ＩＩＩで表わす）との間の差分（ΔＶ）は、１００ｍＶと１５０ｍＶの二つの入力ΔＶの和である２５０ｍＶに等しい。二つの隣接する偶数列増幅器１０６Ａと１０６Ｂの接続は、同時に共通色の隣接画素を平均化させながら画素感度を実質的に増大させる。隣接した２つの偶数画素がほぼ同じ信号レベルを出力する場合、その感度はほぼ２倍となる。ノイズは無相関であり、それ故以下の式ＩＶに示す如く二乗平均（ＲＭＳ）値を用いることができる。
【００４９】
式ＩＶ
Ｖｎｏｉｓｅ＝（Ｖｎｏｉｓｅ（ｎ）２＋Ｖｎｏｉｓｅ（ｎ＋２）２）（１／２）
＝（２ｋｔ／ｃ）（１／２）
ここで、
Ｖｎｏｉｓｅ（ｎ）は、入力端２０２Ａに接続した画素回路１０３に関するノイズである。
【００５０】
Ｖｎｏｉｓｅ（ｎ＋２）は、入力端２０２Ｂに接続した画素回路１０３に関するノイズである。
【００５１】
コンデンサＣ０ａ，Ｃ０ｂ，Ｃ１が全て等しいと仮定すると、信号対雑音比（ＳＮ比、SNR）は以下の式Ｖで与えられる。
【００５２】
式Ｖ
ＳＮＲ＝（Ｖｒ（ｎ）−Ｖｓ（ｎ）＋Ｖｒ（ｎ＋２）−Ｖｓ（ｎ＋２））／（（２ｋｔ／ｃ）（１／２））
式Ｖにより与えられる信号対雑音比は、式ＩＩにより与えられる信号対雑音比よりもほぼ２の平方根だけ高いものとなる。
【００５３】
本発明の一実施形態の図解と説明を簡単化するため図３Ａには二つの列増幅器１０６Ａ，１０６Ｂだけを図示したが、本発明の一形態ではセンサ１００内の隣接偶数列増幅器１０６の残る対もまた図３Ａに示す如く接続し、隣接する奇数列増幅器１０６も同様に接続されよう。
【００５４】
図４Ａは、本発明の一実施形態に従い４対１及び２対１サブサンプリングモードにおける増大した感度をもたらすよう構成した４個の列増幅器１０６Ａ〜１０６Ｄを示す概略電気回路図である。列増幅器１０６Ｂ〜１０６Ｄは、図２Ａ，２Ｂを参照して前記した列増幅器１０６Ａと同じ一般的な仕方で構成してある。列増幅器１０６Ａと列増幅器１０６Ｂ〜１０６Ｄの間の共通要素は同一の参照符号を用いて特定してあるが、４個の列増幅器１０６Ａ〜１０６Ｄの要素を識別すべく参照符号に文字「Ａ」，「Ｂ」，「Ｃ」，「Ｄ」が付加してある。
【００５５】
列増幅器１０６Ａ，１０６Ｂは、スイッチ４０２Ａを介して併せ結合してある。スイッチ４０２Ａはコンデンサ２０４Ａとスイッチ２０６Ａを接続する接続点とコンデンサ２０４Ｂとスイッチ２０６Ｂを接続する接続点の間に接続してある。列増幅器１０６Ｂ及び１０６Ｃは、スイッチ４０４Ａを介して併せ結合してある。スイッチ４０４Ａは、コンデンサ２０４Ｂとスイッチ２０６Ｂを接続する接続点とコンデンサ２０４Ｃとスイッチ２０６Ｃを接続する接続点の間に接続してある。列増幅器１０６Ｃ，１０６Ｄは、スイッチ４０２Ｂを介して併せ結合してある。スイッチ４０２Ｂは、コンデンサ２０４Ｃとスイッチ２０６Ｃを接続する接続点とコンデンサ２０４Ｄとスイッチ２０６Ｄを接続する接続点の間に接続してある。列増幅器１０６Ａ〜１０６Ｄの動作を、図４Ｂを参照して以下に詳述する。
【００５６】
図４Ｂは、本発明の一実施形態に従い画素回路１０３と列増幅器１０６Ａ〜１０６Ｄの動作を制御する制御信号２３０Ａ〜２３０Ｆ（一括して制御信号２３０と呼ぶ）のタイミングを示すタイミング線図である。前記した如く、行信号２３０Ａとリセット（Ｒｓｔ）信号２３０Ｂは、行デコーダ１０４を介してコントローラ１１０から画素回路１０３へ送信され、それぞれ画素行１０３の選択と画素行１０３のリセットを行なう信号である。ＸＦＥＲ０信号２３０Ｃ−１，ＸＦＥＲ１信号２３０Ｃ−２，ＸＦＥＲ２信号２３０Ｃ−３，ＸＦＥＲ３信号２３０Ｃ−４（一括して参照番号２３０Ｃにより特定）は、コントローラ１１０から列増幅器１０６Ａ〜１０６Ｄへ送信され、スイッチ２０６Ａ，２０６Ｂ，２０６Ｃ，２０６Ｄの動作をそれぞれ独立して制御する信号である。ｃｏｌＲｅｆ信号２３０Ｄ，ＳＡＭＰ信号２３０Ｅ，ＳＭＲ信号２３０Ｆは、コントローラ１１０から列増幅器１０６Ａ〜１０６Ｄへ送信されてスイッチ２１４Ａ〜２１４Ｄ，２１０Ａ〜２１０Ｄ，２１６Ａ〜２１６Ｄの動作をそれぞれ独立して制御する信号である。どの信号２３０Ｃ〜２３０Ｆもその論理ハイレベルが対応スイッチの閉成を示し、どの信号２３０Ｃ〜２３０Ｆに関しても論理ロウレベルが対応スイッチの開成を示す。
【００５７】
図４Ｂも、列増幅器１０６Ａ〜１０６Ｄの入力波形例及び出力波形例を表わす。画素列［ｎ］波形２３２Ａは、列増幅器１０６Ａの画素列入力接続点２０２Ａにおける経過時間に対する電圧レベル例を表わす。画素列［ｎ＋２］波形２３２Ｂは、列増幅器１０６Ｂの画素列入力接続点２０２Ｂの経過時間に対する電圧レベル例を表わす。画素列波形［ｎ＋４］２３２Ｃは、列増幅器１０６Ｃの画素列入力接続点２０２Ｃにおける経過時間に対する電圧レベル例を表わす。画素列波形［ｎ＋６］２３２Ｄは、列増幅器１０６Ｄの画素列入力接続点２０２Ｄにおける経過時間に対する電圧レベル例を表わす。ＶＯＵＴ［ｎ］波形２３４Ａは、列増幅器１０６Ａの出力接続点（ＶＯＵＴ［ｎ］）２２２Ａにおける経過時間に対する電圧レベルを表わす。
【００５８】
また、図４Ｂに示したのは、スイッチ４０２Ａ，４０２Ｂの動作を制御すべくコントローラ１１０から出力される第１のサブサンプリング制御信号（ＳｕｂＳａｍｐ２）２３６Ａである。第２のサブサンプリング制御信号（ＳｕｂＳａｍｐ４）２３６Ｂはコントローラ１１０から出力され、スイッチ４０４Ａの動作を制御する。信号２３６Ａ，２３６Ｂに関する論理ハイレベルは対応する１又は複数のスイッチの閉成を示し、信号２３６Ａ，２３６Ｂに関する論理ロウレベルは対応する１又は複数のスイッチの開成を示す。一実施形態では、ユーザが２対１サブサンプリングモードを選択した場合に、コントローラ１１０はＳｕｂＳａｍｐ２信号２３６Ａをハイに、ＳｕｂＳａｍｐ４信号２３６Ｂをロウに設定し、ユーザが４対１サブサンプリングモードを選択した場合に、両信号２３６Ａ，２３６Ｂをハイに設定する。図４Ｂに示す如く、ＳｕｂＳａｍｐ２信号２３６ＡとＳｕｂＳａｍｐ４信号２３６Ｂは三つの位相２３５Ａ〜２３５Ｃの全期間中共に論理ハイレベルに維持（すなわち、４対１サブサンプリングモードが選択）され、それ故にスイッチ４０２Ａ，４０２Ｂ，４０４Ａはこの全期間に亙って閉成される。サブサンプリングがイネーブルとされない場合、スイッチ４０２Ａ，４０２Ｂ，４０４Ａは開成したままであり、図２Ａ，２Ｂを参照して前述した如く列増幅器１０６Ａ〜１０６Ｄは独立して動作する。
【００５９】
図４Ｂに示す如く、第１の位相２３５Ａの期間中、スイッチ２０６Ａは閉成し（ＸＦＥＲ０・２３０Ｃ−１がハイとなる）、それによって増幅器２０８Ａの入力接続点を（コンデンサ２０４Ａを介して）アレイ１０２内の選択行内の第１の画素回路１０３の画素出力端に接続する（すなわち、画素回路１０３は入力端２０２Ａに接続される）。図４Ｂに示した三つ位相２３５Ａ〜２３５Ｃの全期間中、スイッチ２０６Ｂ，２０６Ｃ，２０６Ｄは開成しており（ＸＦＥＲ１・２３０Ｃ−２，ＸＦＥＲ２・２３０Ｃ−３，ＸＦＥＲ３・２３０Ｃ−４はロウのままである）、それによって画素回路１０３から列増幅器１０６Ｂ，１０６Ｃ，１０６Ｄは切り離されている。スイッチ２０６Ａが閉成すると、増幅器２０８Ａの入力接続点もまた、コンデンサ２０４Ｂ，２０４Ｃ，２０４Ｄを介して第２、第３、第４の画素回路１０３（すなわち、入力端２０２Ｂ，２０２Ｃ，２０２Ｄに接続した画素回路１０３）に接続される。スイッチ２１０Ａは第１の位相２３５Ａ期間中は閉成し（ＳＡＭＰ２３０Ｅがハイとなる）、そのことで増幅器２０８Ａは単位利得構成となる。第１の位相２３５Ａの期間中にスイッチ２１４Ａもまた閉成し（ｃｏｌＲｅｆ２３０Ｄがハイとなる）、それによってコンデンサ２１２Ａの一側が電源２１８Ａに接続される。第１の位相２３５Ａの期間中、コンデンサ２０４Ａの入力側は入力端２０２Ａに接続された画素回路１０３の安定化した集積出力電圧Ｖｓへ充電され、コンデンサ２１２ＡはＶｃｍと増幅器２０８Ａの単位利得電圧との間の差分をもって充電される。また、第１の位相２３５Ａの期間中、コンデンサ２０４Ｂの入力側は入力端２０２Ｂに接続された画素回路１０３の安定化した集積出力電圧Ｖｓへ充電され、コンデンサ２０４Ｃの入力側は入力端２０２Ｃに接続された画素回路１０３の安定化した集積出力電圧Ｖｓへ充電され、コンデンサ２０４Ｄの入力側は入力端２０２Ｄに接続された画素回路１０３の安定化した集積電圧Ｖｓへ充電される。第１の位相２３５Ａの終了時に、スイッチ２１０Ａ，２１４Ａは共に開成し（ＳＡＭＰ２３０ＥとｃｏｌＲｅｆ２３０Ｄがロウとなる）、コンデンサ２０４Ａと２１２Ａの間の共有接続点上の電荷のさらなるどんな変化も阻止し、コンデンサ２０４Ａ上の第１のＶｓとコンデンサ２０４Ｂ上の第２のＶｓとコンデンサ２０４Ｃ上の第３のＶｓとコンデンサ２０４Ｄ上の第４のＶｓを効率的にキャプチャする。
【００６０】
第２の位相２３５Ｂの開始時に、スイッチ２１６Ａは閉成し（ＳＭＲ２３０Ｆがハイとなり）、コンデンサ２１２Ａを帰還ループ内に置き、Ｖｃｍに等しい電圧（から反転増幅器２０８Ａの非無限利得に起因する若干の誤差項を差し引いたもの）を列増幅器出力端２２２Ａに強制する。第２の位相２３５Ｂの期間中、選択画素行は（Ｒｓｔ信号２３０Ｂがアクティブとなることで）リセットされ、列増幅器入力端２０２Ａ〜２０２Ｄにおける電圧が図４Ｂの波形２３２Ａ〜２３２Ｄに示した如く画素リセットレベルＶｒへ落ち着く。
【００６１】
第３の位相２３５Ｃの開始時に、スイッチ２０６Ａは開成し（ＸＦＥＲ０・２３０Ｃ−１がロウとなり）、画素リセット電圧Ｖｒが列増幅器入力端２０２Ａ〜２０２Ｄでキャプチャされる。列増幅器出力端２２２Ａにおける電圧は、以下の式ＶＩで表わされるレベルを維持する。
【００６２】
式ＶＩ
ＶＯＵＴ＝Ｖｃｍ−（（Ｃ０ａ／Ｃ１）（Ｖｒ（ｎ）−Ｖｓ（ｎ））＋（Ｃ０ｂ／Ｃ１）（Ｖｒ（ｎ＋２）−Ｖｓ（ｎ＋２））＋（Ｃ０ｃ／Ｃ１）（Ｖｒ（ｎ＋４）−Ｖｓ（ｎ＋４））＋（Ｃ０ｄ／Ｃ１）（Ｖｒ（ｎ＋６）−Ｖｓ（ｎ＋６））＋Ｖｎｏｉｓｅ）
ここで、
ＶＯＵＴは、出力接続点２２２Ａ上の出力電圧２３４Ａである。
【００６３】
Ｖｃｍは、電源２１８Ａが供給する基準電圧である。
【００６４】
Ｃ０ａは、コンデンサ２０４Ａの容量である。
【００６５】
Ｃ０ｂは、コンデンサ２０４Ｂの容量である。
【００６６】
Ｃ０ｃは、コンデンサ２０４Ｃの容量である。
【００６７】
Ｃ０ｄは、コンデンサ２０４Ｄの容量である。
【００６８】
Ｃ１は、コンデンサ２１２Ａの容量である。
【００６９】
Ｖｒ（ｎ）は、入力端２０２Ａに接続した画素回路１０３の画素リセット電圧である。
【００７０】
Ｖｒ（ｎ＋２）は、入力端２０２Ｂに接続した画素回路１０３の画素リセット電圧である。
【００７１】
Ｖｒ（ｎ＋４）は、入力端２０２Ｃに接続した画素回路１０３の画素リセット電圧である。
【００７２】
Ｖｒ（ｎ＋６）は、入力端２０２Ｄに接続した画素回路１０３の画素リセット電圧である。
【００７３】
Ｖｓ（ｎ）は、入力端２０２Ａに接続した画素回路１０３の露出後の画素出力電圧である。
【００７４】
Ｖｓ（ｎ＋２）は、入力端２０２Ｂに接続した画素回路１０３の露出後の画素出力電圧である。
【００７５】
Ｖｓ（ｎ＋４）は、入力端２０２Ｃに接続した画素回路１０３の露出後の画素出力電圧である。
【００７６】
Ｖｓ（ｎ＋６）は、入力端２０２Ｄに接続した画素回路１０３の露出後の画素出力電圧である。
【００７７】
Ｖｎｏｉｓｅは、入力端２０２Ａ，２０２Ｂ，２０２Ｃ，２０２Ｄに接続した画素回路１０３が寄与する複合ノイズである。
【００７８】
波形２３２Ａに関して図４Ｂに示した如く、列増幅器１０６Ａの入力端２０２ＡにおけるＶｒとＶｓとの間の差分は記号ΔＶで表わされ、これは図示の波形例では１００ｍＶである。波形２３２Ｂに関しては、列増幅器１０６Ｂの入力端２０２ＢにおけるＶｒとＶｓの間の差分（ΔＶ）は図示の波形例で１５０ｍＶである。波形２３２Ｃに関しては、列増幅器１０６Ｃの入力端２０２ＣにおけるＶｒとＶｓの間の差分（ΔＶ）は図示の波形例で１００ｍＶである。波形２３２Ｄに関しては、列増幅器１０６Ｄの入力端２０２ＤにおけるＶｒとＶｓの間の差分（ΔＶ）は図示の波形例で１５０ｍＶである。波形２３４Ａに関しては、Ｖｃｍと最終出力電圧（前記式ＶＩで表わされる）との間の差分（ΔＶ）は四つの入力ΔＶ１００ｍＶ，１５０ｍＶ，１００ｍＶ，１５０ｍＶの和である５００ｍＶに等しい。４個の隣接する偶数列増幅器１０６Ａ〜１０６Ｄの接続は、画素感度をほぼ増大させ、その一方で同時に共通色の隣接画素を平均化する。隣接した４個の偶数画素がほぼ同一信号レベルを出力する場合、感度はほぼ４倍となろう。ノイズは相関処理されず、それ故に以下の式ＶＩＩに示すように、二乗平均（ＲＭＳ）値を用いることができる。
【００７９】
式ＶＩＩ
Ｖｎｏｉｓｅ＝（Ｖｎｏｉｓｅ（ｎ）２＋Ｖｎｏｉｓｅ（ｎ＋２）２＋Ｖｎｏｉｓｅ（ｎ＋４）２＋Ｖｎｏｉｓｅ（ｎ＋６）２）（１／２）＝（４ｋｔ／ｃ）（１／２）
ここで、
Ｖｎｏｉｓｅ（ｎ）は、入力端２０２Ａに接続した画素回路１０３に関するノイズである。
【００８０】
Ｖｎｏｉｓｅ（ｎ＋２）は、入力端２０２Ｂに接続した画素回路１０３に関するノイズである。
【００８１】
Ｖｎｏｉｓｅ（ｎ＋４）は、入力端２０２Ｃに接続した画素回路１０３に関するノイズである。
【００８２】
Ｖｎｏｉｓｅ（ｎ＋６）は、入力端２０２Ｄに接続した画素回路１０３に関するノイズである。
【００８３】
コンデンサＣ０ａ，Ｃ０ｂ，Ｃ０ｃ，Ｃ０ｄ，Ｃ１が全て等しいと仮定すると、信号対雑音比（ＳＮ比）は以下の式ＶＩＩＩで与えられる。
【００８４】
式ＶＩＩＩ
ＳＮＲ＝（Ｖｒ（ｎ）−Ｖｓ（ｎ）＋Ｖｒ（ｎ＋２）−Ｖｓ（ｎ＋２）＋Ｖｒ（ｎ＋４）−Ｖｓ（ｎ＋４）＋Ｖｒ（ｎ＋６）−Ｖｓ（ｎ＋６））／（２＊（ｋｔ／ｃ）１／２）
式ＶＩＩＩによって与えられて得られる信号対雑音比は、式ＩＩにより与えられる信号対雑音比のほぼ２倍となる。
【００８５】
前述の如く４対１モードではなく２対１サブサンプリングモードを選択すると、スイッチ４０２Ａ，４０２Ｂが閉成し、スイッチ４０４Ａが開成する。加えて、ＸＦＥＲ２信号２３０Ｃ−３が図４Ｂに示したＸＦＥＲ０信号２３０Ｃ−１と同じ波形を有し、列増幅器対１０６Ａ，１０６Ｂと列増幅器対１０６Ｃ，１０６Ｄは共に図３Ａ，３Ｂに前述した如く動作する。
【００８６】
図４Ａに４個の偶数列増幅器１０６Ａ〜１０６Ｄだけを示して本発明の一実施形態の図解と説明を簡単化したが、センサ１００内の残る４個の隣接偶数列増幅器１０６の組もまた図４Ａに示す如く接続し、４個の隣接奇数列増幅器１０６の組を同様に接続することができよう。
【００８７】
図５は、本発明の一実施形態に従いサブサンプリングモードにおいて増大した感度をもたらすよう構成した画素アレイ１０２の一部と列増幅器１０６のアレイを示すブロック線図である。画素アレイ１０２には、複数行５０２Ａ，５０２Ｂ（一括して行５０２と呼ぶ）と複数列５０４Ａ〜５０４Ｊ（一括して列５０４と呼ぶ）に作り上げた複数の画素１０３が含まれる。行は５０２Ａは偶数列であり、行５０２Ｂは奇数列である。列５０４Ａ，５０４Ｃ，５０４Ｅ，５０４Ｇ，５０４Ｉは偶数列であり、列５０４Ｂ，５０４Ｄ，５０４Ｆ，５０４Ｈ，５０４Ｊは奇数列である。図５では二つの行５０２と十の列５０４だけを図示して図解を容易にしてあるが、現実の実装にはより多くの行と列が含まれよう。
【００８８】
図５の各画素１０３には文字「Ｒ」や「Ｇ」や「Ｂ」が標識付けしてあり、この画素がそれぞれ赤画素、緑画素、青画素であることを示している。一実施形態では、偶数行と偶数列内の画素１０３は青画素であり、偶数行と奇数列内の画素１０３は緑画素であり、奇数行と偶数列内の画素１０３は緑画素であり、奇数行と奇数列内の画素１０３は赤画素である。
【００８９】
列増幅器１０６のアレイは、複数の偶数列増幅器１０６Ａ〜１０６Ｅと複数の奇数列増幅器１０６Ｆ〜１０６Ｊを含む。各偶数列増幅器１０６Ａ〜１０６Ｅは偶数列５０４内の画素１０３に結合する構成としてあり、各奇数列増幅器１０６Ｆ〜１０６Ｊは奇数列５０４内の画素１０３に結合する構成としてある。偶数列増幅器１０６Ａ〜１０６Ｅの出力端は、それぞれ出力端２２２Ａ（ＶＯＵＴ［ｎ］）、出力端２２２Ｂ（ＶＯＵＴ［ｎ＋２］）、出力端２２２Ｃ（ＶＯＵＴ［ｎ＋４］）、出力端２２２Ｄ（ＶＯＵＴ［ｎ＋６］）、出力端２２２Ｅ（ＶＯＵＴ［ｎ＋８］）となる。奇数列増幅器１０６Ｆ〜１０６Ｊの出力端は、それぞれ出力端２２４Ａ（ＶＯＵＴ［ｎ＋１］、出力端２２４Ｂ（ＶＯＵＴ［ｎ＋３］）、出力端２２４Ｃ（ＶＯＵＴ［ｎ＋５］）、出力端２２４Ｄ（ＶＯＵＴ［ｎ＋７］）、出力端２２４Ｅ（ＶＯＵＴ［ｎ＋９］）となる。一実施形態では、図５に示す各列増幅器１０６は図２Ａに示す如く構成してある。
【００９０】
本発明の一形態では、偶数列増幅器１０６Ａ〜１０６Ｄは図４Ａに示す如くスイッチ４０２Ａ，４０４Ａ，４０２Ｂを介して併せ接続してあり、４個の偶数列増幅器１０６の各後続組は同じ様式でスイッチ４０２Ａ，４０４Ａ，４０２Ｂに併せ接続してある。同様に、奇数列増幅器１０６Ｆ〜１０６Ｉは図４Ａに示す如くスイッチ４０２Ａ，４０４Ａ，４０２Ｂを介して併せ接続してあり、４個の奇数列増幅器の各後続組は同じ様式でスイッチ４０２Ａ，４０４Ａ，４０２Ｂに併せ接続してある。一実施形態では、アナロググラウンド（ＡＧＮＤ）に接続したスイッチ５０６が４個の偶数と奇数の列増幅器１０６の各組の間に接続してある。一実施形態では、スイッチ５０６は全ての動作モードについてオフ位置に繋いであり、増幅器２０８（図４Ａに図示）の入力端における寄生容量に整合させるのに用いられる。スイッチ５０６が無い場合は、コヒ―レント固定パターンノイズがセンサ１００により生成された画像に生ずることになろう。一実施形態では、スイッチ４０２Ａ，４０４Ａ，４０２Ｂ，５０６にはＭＯＳＦＥＴ（金属酸化膜電界効果トランジスタ）が実装してある。
【００９１】
スイッチ４０２Ａ，４０２Ｂは、コントローラ１１０が出力するサブサンプリング制御信号（ＳｕｂＳａｍｐ２すなわちＳＳ２）２３６Ａ（図４Ｂに図示）により制御される。スイッチ４０４Ａは、コントローラ１１０が出力するサブサンプリング制御信号（ＳｕｂＳａｍｐ４すなわちＳＳ４）２３６Ｂにより制御される。信号２３６Ａ，２３６Ｂに関する論理ハイレベルは対応するスイッチの閉成を示し、信号２３６Ａ，２３６Ｂに関する論理ロウレベルは対応する１又は複数のスイッチの開成を示す。一実施形態では、ユーザが２対１サブサンプリングモードを選択した場合、コントローラ１１０がＳＳ２信号２３６Ａをハイに及びＳＳ４信号２３６Ｂをロウに設定し、ユーザが４対１サブサンプリングモードを選択した場合、両信号２３６Ａ，２３６Ｂをハイに設定する。
【００９２】
かくして、２対１サブサンプリングモードでは、二つの偶数列増幅器１０６の組が併せ接続され、二つの奇数列増幅器１０６の組がスイッチ４０２Ａ，４０２Ｂを介して併せ接続される。図５に示した実施形態では、偶数列増幅器１０６Ａ，１０６Ｂは互いに接続され、偶数列増幅器１０６Ｃ，１０６Ｄは互いに接続され、奇数列増幅器１０６Ｆ，１０６Ｇが互いに接続され、奇数列増幅器１０６Ｈ，１０６Ｉが互いに接続されよう。二つの隣接する偶数及び奇数列増幅器対の同様の接続が、列増幅器１０６のアレイを通じてなされよう。接続された列増幅器１０６の各対にとって、二つの列増幅器１０６に接続した二つの画素回路１０３の出力端は二つの列増幅器１０６の一つに複合され、単一の増進出力が接続された列増幅器１０６の各対ごとに供給される。こうした仕方での列増幅器１０６の隣接対の接続は、２対１サブサンプリングモードにおいて画素１０３の感度をほぼ２倍にする。
【００９３】
４対１サブサンプリングモードでは、４個の偶数列増幅器１０６の組が併せ接続され、４個の奇数列増幅器１０６の組はスイッチ４０２Ａ，４０２Ｂ，４０４Ａを介して併せ接続される。図５に示した実施形態では、偶数列増幅器１０６Ａ〜１０６Ｄが互いに接続され、奇数列増幅器１０６Ｆ〜１０６Ｉが互いに接続される。４個の隣接した偶数及び奇数列増幅器の組の同様の接続が、列増幅器１０６のアレイ全体に亙ってなされよう。４個の被接続列増幅器１０６の各組ごとに、４個の列増幅器１０６に接続した４個の画素回路１０３の出力端が４個の列増幅器１０６のうちの一つによって組み合わされ、単一の増進出力が４個の被接続列増幅器１０６の各組に供給される。こうした仕方での４個の列増幅器１０６の隣接集合の接続は、４対１サブサンプリングモードにおいて画素１０３の感度を４倍にする。
【００９４】
本発明の実施形態は２対１と４対１のサブサンプリングモードの文脈で説明してきたが、ここに説明した技法は当業者には判る如く他のサブサンプリングモードにおいても適用できるものである。
【００９５】
本発明の一実施形態は、２対１サブサンプリングモードにおいてＡＰＳ画像センサの画素感度をほぼ２倍とし、４対１サブサンプリングモードでの感度をほぼ４倍とし、共通色の隣接画素の平均化をもたらし、サブサンプリングモードにおいて増大した信号対雑音比をもたらす。共通色の隣接画素の平均化がより滑らかな画像成果をもたらす。一実施形態では、サブサンプリングモードで読み飛ばした画素情報を、従来技術のセンサにて行われていた如く廃棄せずに用い、改善された空間的サンプリングをもたらす。
【００９６】
好適な実施形態の説明する目的でここでは特定の実施形態を図示し説明してきたが、本発明範囲を逸脱することなく実に様々な代替及び／又は等価な実装を図示し説明した特定の実施形態に置き換えることができることは当業者には理解されよう。機械や電気機械や電気やコンピュータ技術における当業者は、本発明が実に広範な様々な実施形態で実装できることを容易に理解しよう。本出願は、ここに考察した好適な実施形態のいかなる適合や変形も包含するよう意図するものである。それ故、本発明が特許請求の範囲とその等価物によってのみ限定されることを明白に意図するものである。
【図面の簡単な説明】
【００９７】
【図１】本発明の一実施形態になるＡＰＳ画像センサの主要構成要素を例示するブロック線図である。
【図２Ａ】本発明の一実施形態において用いる好適な列増幅器を例示する概略電気回路図である。
【図２Ｂ】本発明の一実施形態になる図１に示した画素回路及び図２Ａに図示した列増幅器の動作を制御する制御信号のタイミングを示すタイミング線図である。
【図３Ａ】本発明の一実施形態に従い２対１サブサンプリングモードにおいて、増大させた感度をもたらすよう構成した二つの偶数列増幅器を示す概略電気回路図である。
【図３Ｂ】本発明の一実施形態に従い図１に示した画素回路及び図３Ａに示した列増幅器の動作を制御する制御信号のタイミングを示すタイミング線図である。
【図４Ａ】本発明の一実施形態に従い４対１及び２対１サブサンプリングモードにおいて増大した感度をもたらすよう構成した４個の偶数列増幅器を示す概略電気回路図である。
【図４Ｂ】本発明の一実施形態に従い図１に示した画素回路と図４Ａに示した列増幅器の動作を制御する制御信号のタイミングを示すタイミング線図である。
【図５】本発明の一実施形態に従いサブサンプリングモードにおいて増大した感度をもたらすよう構成した画素アレイの一部と列増幅器のアレイを示すブロック線図である。
【符号の説明】
【００９８】
１００  能動画素センサ（ＡＰＳ）画像センサ
１０２  画素アレイ
１０３  画素回路（画素）
１０４  行デコーダ
１０６  列増幅器
１０６Ａ〜１０６Ｅ  偶数列増幅器
１０６Ｆ〜１０６Ｊ  奇数列増幅器
１０８  列デコーダ
１１０  コントローラ
１１２  サブサンプリング入力（サブサンプリング選択情報）
２０２Ａ，２０２Ｂ，２０２Ｃ，２０２Ｄ  画素列入力接続点
２０４Ａ，２０４Ｂ，２０４Ｃ，２０４Ｄ  コンデンサ
２０６Ａ，２０６Ｂ，２０６Ｃ，２０６Ｄ，２１０Ａ，２１０Ｂ，２１０Ｃ，２１０Ｄ，２１４Ａ，２１４Ｂ，２１４Ｃ，２１４Ｄ，２１６Ａ，２１６Ｂ，２１６Ｃ，２１６Ｄ，５０６  スイッチ
４０２Ａ，４０２Ｂ，４０４Ａ  スイッチ（ルーティング機構）
２０８Ａ，２０８Ｂ，２０８Ｃ，２０８Ｄ  反転増幅器
２１２Ａ，２１２Ｂ，２１２Ｃ，２１２Ｄ  コンデンサ
２１８Ａ，２１８Ｂ，２１８Ｃ，２１８Ｄ  電源
２２２Ａ，２２２Ｂ，２２２Ｃ，２２２Ｄ  出力接続点
５０２Ａ，５０２Ｂ  行
５０４Ａ〜５０４Ｊ  列
【図１】
2004173269.tif 000003
【図２Ａ】
2004173269.tif 000004
【図２Ｂ】
2004173269.tif 000005
【図３Ａ】
2004173269.tif 000006
【図３Ｂ】
2004173269.tif 000007
【図４Ａ】
2004173269.tif 000008
【図４Ｂ】
2004173269.tif 000009
【図５】
2004173269.tif 000010