(57)【要約】【課題】小型・高駆動能力で、高信頼性・低コスト・高歩留まりを実現する縦形ＭＯＳトランジスタ及びその製造方法を提供する。【解決手段】トレンチの途中までを多結晶シリコンゲート電極で埋め込み、その上に中間絶縁膜を埋め込み平坦化する。この中間絶縁膜をエッチバックし、露出した半導体基板に金属を堆積することで、コンタクトホール形成工程を介さずに作成できる。アライメントずれ等のレイアウトマージンが必要ないため省面積化が可能。また金属が完全平坦化するので高信頼性である。【選択図】    図１
2004311547.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型の半導体基板主表面のトレンチ形成予定領域から異方性エッチングを行い、トレンチを形成する工程と、
前記第１の導電型の半導体基板主表面及び前記トレンチの壁面に沿ってゲート酸化膜を形成する工程と、
前記ゲート酸化膜上に多結晶シリコン層を堆積する工程と、
前記半導体基板上の前記多結晶シリコンを除去し、同時に前記トレンチ内の多結晶シリコンを前記半導体基板主表面上から所定の深さまで除去するように多結晶シリコンをエッチングし、前記トレンチ内にゲートを形成する工程と、
前記第１の導電型の半導体基板主表面から、第２の導電型のボディ領域を第２導電型の不純物の注入及び熱拡散で形成する工程と、
前記半導体基板主表面から第１の導電型のソース領域を第１導電型の不純物の注入により形成する工程と、
前記半導体基板主表面から第２の導電型のボディコンタクト領域を第２導電型の不純物の注入により形成する工程と、
前記半導体基板主表面及び前記ゲート電極上に中間絶縁膜を堆積する工程と、
前記半導体基板主表面上の中間絶縁膜を、前記半導体主表面の前記ソース領域及び前記ボディコンタクト領域を全て露出するようにエッチバックする工程と、
前記半導体主表面上にソース金属電極を形成する工程とを、行うことを特徴とする縦形ＭＯＳトランジスタの製造方法。
【請求項２】
第１の導電型の半導体基板主表面のトレンチ形成予定領域から異方性エッチングを行い、トレンチを形成する工程と、
前記第１の導電型の半導体基板主表面及び前記トレンチの壁面に沿ってゲート酸化膜を形成する工程と、
前記ゲート酸化膜上に多結晶シリコン層を堆積する工程と、
前記半導体基板上の前記多結晶シリコンを除去し、同時に前記トレンチ内の多結晶シリコンを前記半導体基板主表面上から所定の深さまで除去するように多結晶シリコンをエッチングし、前記トレンチ内にゲートを形成する工程と、
前記第１の導電型の半導体基板主表面から、第２の導電型のボディ領域を第２導電型の不純物の注入及び熱拡散で形成する工程と、
前記半導体基板主表面から第１の導電型のソース領域を第１導電型の不純物の注入により形成する工程と、
前記半導体基板主表面から第２の導電型のボディコンタクト領域を第２導電型の不純物の注入により形成する工程と、
前記半導体主表面に第１の絶縁膜を堆積する工程と、
前記半導体基板上の前記第１の絶縁膜を異方性エッチングにより除去し、同時に前記ゲート電極上の前記トレンチ壁面に第１の絶縁膜からなるサイドスペーサーを形成する工程と、
前記半導体基板主表面及び前記ゲート電極上に中間絶縁膜を堆積する工程と、
前記半導体基板主表面上の中間絶縁膜を、前記半導体主表面の前記ソース領域及び前記ボディコンタクト領域を全て露出するようにエッチバックする工程と、
前記半導体主表面上にソース金属電極を形成する工程とを、行うことを特徴とする縦形ＭＯＳトランジスタの製造方法。
【請求項３】
第１の導電型の半導体基板主表面のトレンチ形成予定領域から異方性エッチングを行い、トレンチを形成する工程と、
前記第１の導電型の半導体基板主表面及び前記トレンチの壁面に沿ってゲート酸化膜を形成する工程と、
前記ゲート酸化膜上に多結晶シリコン層を堆積する工程と、
前記半導体基板上の前記多結晶シリコンを除去し、同時に前記トレンチ内の多結晶シリコンを前記半導体基板主表面上から所定の深さまで除去するように多結晶シリコンをエッチングし、前記トレンチ内にゲートを形成する工程と、
前記第１の導電型の半導体基板主表面から、第２の導電型のボディ領域を第２導電型の不純物の注入及び熱拡散で形成する工程と、
前記半導体基板主表面から第１の導電型のソース領域を第１導電型の不純物の注入により形成する工程と、
前記半導体基板主表面から第２の導電型のボディコンタクト領域を第２導電型の不純物の注入により形成する工程と、
前記半導体主表面にトレンチが完全にふさがり、前記半導体主表面上が完全に平坦化する膜厚で第１の絶縁膜を堆積する工程と、
前記半導体基板主表面上の第１の絶縁膜を除去し、前記トレンチ内の第１の絶縁膜を残すように前記第１の絶縁膜をエッチバックする工程と、
前記半導体基板主表面及び前記ゲート電極上に中間絶縁膜を堆積する工程と、
前記半導体基板主表面上の中間絶縁膜を、前記半導体主表面の前記ソース領域及び前記ボディコンタクト領域を全て露出するようにエッチバックする工程と、
前記半導体主表面上にソース金属電極を形成する工程とを、行うことを特徴とする縦形ＭＯＳトランジスタの製造方法。
【請求項４】
前記第１の絶縁膜がシリコン窒化膜  であることを特徴とする請求項２記載の縦形ＭＯＳトランジスタの製造方法。
【請求項５】
前記第１の絶縁膜がシリコン窒化膜  であることを特徴とする請求項３記載の縦形ＭＯＳトランジスタの製造方法。
【請求項６】
前記第１の絶縁膜の膜厚が０．３μｍから１．０μｍであることを特徴とする請求項３記載の縦形ＭＯＳトランジスタの製造方法。
【請求項７】
前記第１の絶縁膜がシリコン窒化膜であることを特徴とする請求項６記載の縦形ＭＯＳトランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、トレンチ構造を有する縦形ＭＯＳトランジスタ、及びその製造方法に関する。
【０００２】
【従来の技術】
図２に従来のトレンチ構造を有する縦形ＭＯＳトランジスタの模式断面図を示す。これはドレイン領域となる第１導電型高濃度基板１上に、より低濃度の第１導電型層２をエピタキシャル成長させて、半導体基板を形成する。この半導体基板の表面からボディ領域と称する第２導電型拡散領域３を不純物注入及び１０００℃以上の高温熱処理で形成する。さらに表面からソース領域となる第１導電型高濃度不純物領域７と、ボディ領域の電位をオーミック・コンタクトにより固定させるための第２導電型高濃度ボディコンタクト領域８が形成されている。ここで、この第１導電型のソース領域７と第２導電型のボディコンタクト領域８は通常は同電位とするため図２のように表面で接触するようにレイアウトする。それらの表面に中間絶縁膜９を形成する。そして、このソース領域７上とボディコンタクト領域８上に設けるコンタクトホール１３に形成されたソース電極１５によって、７と８を電気的に接続している。そしてこの第１導電型のソース領域７を貫通してエピタキシャル成長層である単結晶シリコンをエッチングしてシリコントレンチ４を形成する。このシリコントレンチ４内にゲート絶縁膜５及び、ゲート電極となる高濃度不純物を含んだ多結晶シリコン６を埋め込んでいる。またこの半導体基板裏面の第１導電型高濃度基板１はドレイン金属電極１６に接続されている。シリコンゲート電極６上には、中間絶縁膜９が形成されているのでシリコンゲート電極６とソース領域７とは短絡しない。
【０００３】
以上のような構造により、裏面側の第１導電型高濃度基板１及び第１導電型エピタキシャル領域２からなるドレイン領域から、表面側の第１導電型高濃度領域７からなるソース領域へ流れる電流を、トレンチ４側壁のゲート絶縁膜を５介して、トレンチ４内に埋め込んだゲート電極６で制御する縦型ＭＯＳトランジスタとして機能させることができる。この方法は導電型をＮとＰに逆転させることで、Ｎチャネル型、Ｐチャネル型の両方に対応することができる。
【０００４】
また、このトレンチ構造を有する縦形ＭＯＳトランジスタは、完全に縦方向にチャネルを形成するので、平面方向の微細化技術の適用が可能であるという特徴を有する。そのため微細化技術の発達に伴い、平面的なトランジスタ占有面積が小さくなり、近年素子単位面積当たりに流れるドレイン電流量が増加する傾向にある。
【０００５】
実際には図２のような断面構造を複数折り返して形成する事によりチャネル幅を増やし、ドレイン電流量を増加させ、任意の駆動能力を有するＭＯＳトランジスタとすることになる。このような縦形ＭＯＳトランジスタは、例えば米国特許４７６７７２２などにその基本的な構造及び製造方法の概略が開示されている。
【０００６】
【特許文献】
米国特許４７６７７２２号公報
【０００７】
【発明が解決しようとする課題】
しかし、このような縦形ＭＯＳトランジスタの構造及び製造方法では以下のような問題点が存在する。
【０００８】
まず第１にコンタクトホール１３を形成する場合、高濃度ソース領域７及びボディコンタクト領域８をまたがるように形成するため、両者の領域の合わせずれマージン分、大きい面積に設定する必要がある。また、ゲート電極６とソース電極１５との導通を避けるため、トレンチ４のパターンとのスペースを、合わせずれマージンを考慮して間隔を置いて設定する必要がある。そしてこれらが縦型ＭＯＳトランジスタの微細化を妨げる一因になっており、小型化・低コスト化あるいは駆動能力向上を阻害している。
【０００９】
第２に、先に述べたように縦型ＭＯＳトランジスタは近年微細化により、流すドレイン電流密度が増大する傾向にあり、それに伴い信頼性上や低抵抗化の上から金属の堆積膜厚も増加している。
【００１０】
ところが高濃度ソース領域７上のコンタクトホール１３内に形成されるソース金属電極１５は、一般にスパッタ法により形成するが、堆積の異方性のため図２の１７に示すようなコンタクトのエッジ部分の金属被覆性が悪く、その部分の膜厚は平坦部分の半分程度、ひどいときは３分の１以下にまでなることがある。そのためここの部分の電流集中とそれによる断線や信頼性不良を避けるため、より厚く金属膜を形成する必要があるが、これはスループットやパターンの加工精度の悪化、ひいては材料コストの増大を招いている。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、この発明は、第１の導電型の半導体基板主表面のトレンチ形成予定領域から異方性エッチングを行い、トレンチを形成する工程と、第１の導電型の半導体基板主表面及びトレンチの壁面に沿ってゲート酸化膜を形成する工程と、ゲート酸化膜上に多結晶シリコン層を堆積する工程と、半導体基板上の多結晶シリコンを除去し、同時にトレンチ内の多結晶シリコンを半導体基板主表面上から所定の深さまで除去するように多結晶シリコンをエッチングし、トレンチ内にゲートを形成する工程と、
第１の導電型の半導体基板主表面から、第２の導電型のボディ領域を第２導電型の不純物の注入及び熱拡散で形成する工程と、半導体基板主表面から第１の導電型のソース領域を第１導電型の不純物の注入により形成する工程と、半導体基板主表面から第２の導電型のボディコンタクト領域を第２導電型の不純物の注入により形成する工程と、半導体基板主表面及びゲート電極上に中間絶縁膜を堆積する工程と、半導体基板主表面上の中間絶縁膜を、半導体主表面のソース領域及びボディコンタクト領域を全て露出するようにエッチバックする工程と、半導体主表面上にソース金属電極を形成する工程とを、行うことを特徴とする縦形ＭＯＳトランジスタの製造方法とした。
【００１２】
または第１の導電型の半導体基板主表面のトレンチ形成予定領域から異方性エッチングを行い、トレンチを形成する工程と、第１の導電型の半導体基板主表面及びトレンチの壁面に沿ってゲート酸化膜を形成する工程と、ゲート酸化膜上に多結晶シリコン層を堆積する工程と、半導体基板上の多結晶シリコンを除去し、同時にトレンチ内の多結晶シリコンを半導体基板主表面上から所定の深さまで除去するように多結晶シリコンをエッチングし、トレンチ内にゲートを形成する工程と、第１の導電型の半導体基板主表面から、第２の導電型のボディ領域を第２導電型の不純物の注入及び熱拡散で形成する工程と、半導体基板主表面から第１の導電型のソース領域を第１導電型の不純物の注入により形成する工程と、半導体基板主表面から第２の導電型のボディコンタクト領域を第２導電型の不純物の注入により形成する工程と、半導体主表面に第１の絶縁膜を堆積する工程と、半導体基板上の第１の絶縁膜を異方性エッチングにより除去し、同時にゲート電極上のトレンチ側壁に第１の絶縁膜からなるサイドスペーサーを形成する工程と、半導体基板主表面及びゲート電極上に中間絶縁膜を堆積する工程と、半導体基板主表面上の中間絶縁膜を、半導体主表面のソース領域及びボディコンタクト領域を全て露出するようにエッチバックする工程と、半導体主表面上にソース金属電極を形成する工程とを、行うことを特徴とする縦形ＭＯＳトランジスタの製造方法とした。
【００１３】
また、第１の導電型の半導体基板主表面のトレンチ形成予定領域から異方性エッチングを行い、トレンチを形成する工程と、第１の導電型の半導体基板主表面及びトレンチの壁面に沿ってゲート酸化膜を形成する工程と、ゲート酸化膜上に多結晶シリコン層を堆積する工程と、半導体基板上の多結晶シリコンを除去し、同時にトレンチ内の多結晶シリコンを半導体基板主表面上から所定の深さまで除去するように多結晶シリコンをエッチングし、トレンチ内にゲートを形成する工程と、第１の導電型の半導体基板主表面から、第２の導電型のボディ領域を第２導電型の不純物の注入及び熱拡散で形成する工程と、半導体基板主表面から第１の導電型のソース領域を第１導電型の不純物の注入により形成する工程と、半導体基板主表面から第２の導電型のボディコンタクト領域を第２導電型の不純物の注入により形成する工程と、半導体主表面にトレンチが完全にふさがり、半導体主表面上が完全に平坦化する膜厚で第１の絶縁膜を堆積する工程と、半導体基板主表面上の第１の絶縁膜を除去し、トレンチ内の第１の絶縁膜を残すように第１の絶縁膜をエッチバックする工程と、半導体基板主表面及びゲート電極上に中間絶縁膜を堆積する工程と、半導体基板主表面上の中間絶縁膜を、半導体主表面のソース領域及びボディコンタクト領域を全て露出するようにエッチバックする工程と、半導体主表面上にソース金属電極を形成する工程とを、行うことを特徴とする縦形ＭＯＳトランジスタの製造方法とした。
【００１４】
また先の第１の絶縁膜がシリコン窒化膜  である縦形ＭＯＳトランジスタの製造方法とした。または先の第１の絶縁膜がシリコン窒化膜  である縦形ＭＯＳトランジスタの製造方法とした。また先の第１の絶縁膜の膜厚が０．３μｍから１．０μｍ  である縦形ＭＯＳトランジスタの製造方法とした。またその第１の絶縁膜がシリコン窒化膜である縦形ＭＯＳトランジスタの製造方法とした。
【００１５】
【発明の実施の形態】
以下にこの発明の実施の形態を図面に基づいて説明する。
【００１６】
図１は本発明のＮチャネル縦形ＭＯＳトランジスタの断面図である。ドレイン領域となる第１導電型高濃度基板１上に、より低濃度の第１導電型層２をエピタキシャル成長させて半導体基板を形成する。この半導体基板の表面からボディ領域となる第２導電型拡散領域３を不純物注入及び１０００℃以上の高温熱処理で形成する。更に、表面からソース領域となる第１導電型高濃度不純物領域７と、ボディ領域の電位をオーミック・コンタクトにより固定させるための第２導電型高濃度ボディコンタクト領域８を形成する。
【００１７】
ソース領域７の表面中央部からトレンチ４を形成し、トレンチ４内にゲート絶縁膜５を介して、多結晶シリコンゲート電極６を設ける。多結晶シリコンゲート電極６の上面は、ソース領域７とボディ領域３との界面と一致させる。その上のトレンチ４内に中間絶縁膜を形成する。そして、基板１上に金属膜であるソース電極１５を形成する。ソース領域７とボディコンタクト領域８とは、ソース電極１５で導通される。ここで、そのためのコンタクトはシリコントレンチ以外のシリコン面を均一に露出させ、金属膜１５を半導体基板に平坦に接触させている。
【００１８】
このとき、トレンチ４内の高濃度多結晶シリコンからなるゲート電極６と接触しないように、トレンチ４の中途まで高濃度多結晶シリコン６を埋め込み、その上に中間絶縁膜９を形成している。またこの高濃度半導体基板１裏面の第１導電型高濃度領域がドレイン金属電極１６に接続されしていることは従来と同様である。
【００１９】
トレンチ４内の高濃度多結晶シリコンゲート電極６の深さは、０．５μｍ以上が望ましい。これはゲート電極６と直上のソース電極１５との間に形成される容量により、高周波特性が阻害される事を防ぐためである。また、この高濃度多結晶シリコンゲート電極６の深さは高濃度ソース領域の拡散深さを考慮すると、１μｍ以下が望ましい。これ以上ソース領域７を深く拡散させる熱処理を行うと、ボディ領域３の深さも影響を受けて変動するためである。つまりこの高濃度多結晶シリコンゲート電極の深さは０．５μｍから１μｍの間で設定する事が好ましい。
【００２０】
以上のような構造により、従来例と同様に、裏面側の第１導電型高濃度きばｎ１及び第１導電型エピタキシャル領域２からなるドレイン領域から、表面側の第１導電型高濃度領域７からなるソース領域へ流れる電流を、トレンチ４側壁のゲート絶縁膜５を介して、トレンチ４内に埋め込んだ多結晶シリコンからなるゲート電極６で制御する縦型ＭＯＳトランジスタとして機能させることができる。
【００２１】
さらに従来例で問題になっていた、コンタクトホールと高濃度ソース領域７及び高濃度ボディコンタクト領域８との合わせずれマージンや、コンタクトホールとトレンチ４とのスペースのずれを考慮したスペースを設ける必要が無いので、従来より小面積でトランジスタを形成でき、小型化・ひいては大電流化が実現できる。
【００２２】
また、図１に示されるように金属膜１５が完全に平坦で、従来例のように金属堆積時に必要部分に凹凸が存在しないので、従来のスパッタ法で金属を均一な膜厚で形成でき、電流が一部分に集中するという事が無く信頼性の高いソース電極が従来より薄い膜厚で形成できる。
【００２３】
また、この方法は導電型をＮまたはＰにすることで、Ｎチャネル型、Ｐチャネル型の両方に対応することができる。
【００２４】
本発明を実現するための縦形ＭＯＳトランジスタの製造方法を図３から図１２に基づいてＮチャネル型を例に説明する。
【００２５】
まずＡｓまたはＳｂを、抵抗率にして０．００１Ω・ｃｍから０．０１Ω・ｃｍになるまでドープしたＮ型高濃度基板１上に、２ｅ１４／ｃｍ３から４ｅ１６／ｃｍ３の濃度のＰをドープした数μｍから数１０μｍの厚さのＮ型低濃度エピタキシャル層２を有する面方位１００の半導体基板を用意する（図３）。このＮ型エピタキシャル層２の厚さ及び不純物濃度は、必要とされるドレイン・ソース間の耐圧及び電流駆動能力によって任意の条件のものを選ぶ。
【００２６】
次にこの縦形ＭＯＳトランジスタの、後にボディとなる領域を形成するために、Ｂを注入し、その後熱処理することにより、不純物濃度が２ｅ１６／ｃｍ３から５ｅ１７／ｃｍ３で深さが数μｍから１０数μｍまでの深さのＰ型ボディ領域３を形成する。次に、酸化膜またはレジストをマスクとしてトレンチを形成する領域の単結晶シリコンを露出させ、ＲＩＥによる異方性エッチング法で、ボディ領域３を貫通する深さまでエピタキシャル層２のシリコンをエッチングし、トレンチ４を形成する。
【００２７】
次に、高温犠牲酸化や、等方性ドライエッチングなど、よく知られた方法によりトレンチ角部を丸め、その後トレンチ４側壁及び底面にゲート絶縁膜５を形成する（図４）。
【００２８】
この後、まず高濃度の不純物を含んだ多結晶シリコン６を、トレンチ４の幅に応じて、トレンチ４を完全に埋め込み、表面が平坦になるまでの厚さで堆積する（図５）。例えば、トレンチ幅が０．８μｍの場合、０．４μｍ以上の厚さの多結晶シリコンを堆積する。高濃度の不純物を含んだ多結晶シリコン６の形成方法は、初めに不純物を含まない多結晶シリコンを堆積した後に、熱拡散またはイオン注入法により不純物を注入する方法や、多結晶シリコン堆積中に不純物を導入する方法など、任意の方法を用いることができる。
【００２９】
次に、半導体基板表面及びシリコントレンチ４内部に形成した多結晶シリコン６を、エッチバック法により、少なくとも半導体表面の多結晶シリコン６が完全に無くなるまで除去する。このとき、トレンチ内の多結晶シリコンは故意に表面から０．５μｍから１．０μｍまでの深さまでエッチングさせる（図６）。このトレンチ４内における多結晶シリコン６表面の深さは、多結晶シリコン６のエッチング中において半導体表面が露出した際に、ラジカル量変化などで検出されるエッチング時間に基づいて調整する。
【００３０】
次に、通常のＭＯＳ製造工程と同様に、高濃度ソース領域７を形成するためのＡｓの注入、高濃度ボディコンタクト領域８を形成するためのＢまたはＢＦ２の注入及びそれらの活性化処理を行う（図７）。このとき、高濃度ソース領域７がシリコントレンチ内の多結晶シリコン６表面に達するまで拡散させる。
【００３１】
次に中間絶縁膜９を堆積し、高濃度多結晶シリコンが途中まで埋め込まれたシリコントレンチによる凹凸を平坦化させる。その方法としては例えば、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｌｏｒｔｈｏｓｉｌｉｃａｔｅ）やＮＳＧ（Ｎｏｎ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）などを下地にＢＳＧ（Ｂｏｒｏｎ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）またはＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈｏｒ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）などの軟化点の低い酸化膜をＣＶＤ法で形成し、アニールすることにより表面を平らにする（図８）。
【００３２】
その後、エッチバック法により中間絶縁膜をエッチングし、トレンチ内に中間絶縁膜９を残して、高濃度ソース領域７及び高濃度ボディコンタクト領域８を露出させる（図９）。
【００３３】
次に、ソース領域７及びボディ領域３の電位をとるための金属膜１５を形成する（図１０）。従来であれば中間絶縁膜９にコンタクトホールを開けることで選択的に高濃度ソース領域７及び高濃度ボディ領域８のみに金属膜が接触する方法であったが、本発明ではトレンチ内の高濃度多結晶シリコン６が中間絶縁膜９に覆われているためトランジスタ領域全面に金属膜を形成したままで金属コンタクトが達成できる。また既にエッチバックにより基板表面が平坦化されているので、形成する金属膜も高い平坦度を有する。
【００３４】
最後に詳細は図示しないが、表面保護膜の形成、裏面研削、裏面ドレイン金属電極１６を形成して、本発明の縦型ＭＯＳトランジスタが完成する（図１１）。
【００３５】
以上の製造工程及び構造をもつ本発明の縦形ＭＯＳトランジスタは、以下のような特徴をもつ。
【００３６】
まず１つめはコンタクトホールと高濃度ソース領域及び高濃度ボディ領域の合わせずれマージンや、コンタクトホールとシリコントレンチの合わせずれマージンを考慮せずにｓｅｌｆ−Ａｌｉｇｎにて形成できるので、省面積化による低コスト化もしくは小型大電流駆動を実現できる。
【００３７】
２つめは、従来例のようなソース金属電極の局所的な薄膜化がなくなり、平坦な金属膜を作成できる。そのため均一に電流が流れるようになり配線の信頼性が向上するとともに、金属の厚膜化によるコストアップ、スループット低下を軽減する事ができ、加工性向上により安定的に縦型ＭＯＳトランジスタを作成する事ができる。
【００３８】
また、別の実施例として図１２のようにしてもよい。図１３では高濃度多結晶シリコン６上のトレンチ４側壁に窒化膜などのサイドスペーサ１８を形成している。一般的に縦型ＭＯＳトランジスタにおいて、高濃度多結晶シリコンと高濃度ソース領域の間の酸化膜は、電界が集中しやすいという事と、工程上この部分の酸化膜がエッチングやダメージによる膜質劣化を起こしやすいという事により、酸化膜耐圧や長期信頼性の低下などの不良がおきやすい。
【００３９】
図１２に示すように、トレンチ４側壁にサイドスペーサ１８として窒化膜などの絶縁物を形成する事により、これらの不良を回避する事ができるという効果がある。このサイドスペーサ１８は本発明の製造工程の一部を示す図７において、窒化膜などの絶縁物１９を堆積し、異方性ドライエッチングを施す事で、達成できる。後は図８以下に示した工程フローにより、図１２を完成させることができる。
【００４０】
または同じ効果を得る方法として、本発明の別の実施例として、図１３のようにしてもよい。これは図７において先の絶縁物を堆積する場合に、この絶縁物の厚さをある厚さ以上に設定することで完全にトレンチ４を埋め込み、半導体主表面を平坦化することができることを利用したものである。その後この絶縁膜をエッチバックすることでトレンチ４内のみ（第１の）絶縁膜１９を残すことができる。ここでこのトレンチを完全に埋め込むための絶縁膜の厚さは、トレンチの幅以上であることが望ましい。具体的には０．３μｍから１．０μｍの間にするとよい。
後は図８以下に示したような工程フローにより、図１３を完成させることが出来る。
【００４１】
【発明の効果】
本発明によれば、縦形ＭＯＳトランジスタの小型化・高駆動能力が達成できる。高信頼性の縦型ＭＯＳトランジスタを提供できるとともに、工程の短縮や材料費の削減、歩留まり向上による低価格化が実現できる。
【図面の簡単な説明】
【図１】本発明の縦形ＭＯＳトランジスタの模式断面図である。
【図２】従来の縦形ＭＯＳトランジスタの模式断面図である。
【図３】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程断面図である。
【図４】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程Ｉ断面図である。
【図５】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程ＩＩ断面図である。
【図６】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程ＩＩＩ断面図である。
【図７】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程ＩＶ断面図である。
【図８】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程Ｖ断面図である。
【図９】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程ＶＩ断面図である。
【図１０】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程ＶＩＩ断面図である。
【図１１】本発明の縦形ＭＯＳトランジスタの製造方法を示す模式工程ＶＩＩＩ断面図である。
【図１２】本発明の縦形ＭＯＳトランジスタの別の実施例の模式断面図である。
【図１３】本発明の縦形ＭＯＳトランジスタの更に別の実施例の模式断面図である。
【符号の説明】
１    第１導電型高濃度基板
２    第１導電型エピタキシャル層
３    第２導電型ボディ領域
４    シリコントレンチ
５    ゲート絶縁膜
６    多結晶シリコンゲート電極
７    第１導電型高濃度ソース領域
８    第２導電型高濃度ボディコンタクト領域
９    中間絶縁膜
１０      グレイン境界
１１  シリコン酸化膜
１３  コンタクトホール
１５  ソース金属電極
１６  ドレイン金属電極
１８  サイドスペーサ
１９  第１の絶縁膜
【図１】
2004311547.tif 000003
【図２】
2004311547.tif 000004
【図３】
2004311547.tif 000005
【図４】
2004311547.tif 000006
【図５】
2004311547.tif 000007
【図６】
2004311547.tif 000008
【図７】
2004311547.tif 000009
【図８】
2004311547.tif 000010
【図９】
2004311547.tif 000011
【図１０】
2004311547.tif 000012
【図１１】
2004311547.tif 000013
【図１２】
2004311547.tif 000014
【図１３】
2004311547.tif 000015