(57)【要約】【課題】高温条件下でも半導体素子を位置決めでき、絶縁基板のサイズを小さくできると共に、異なるサイズの半導体素子を搭載する場合にもコストを抑制する。【解決手段】半導体装置用回路基板１０は、絶縁基板１の上に導電性材料からなる回路パターン２を有し、半導体素子を配置する領域３と、前記領域を囲む溝部４を有する。また半導体装置２０は、導電性材料からなる回路パターン２を有する絶縁基板１と、前記絶縁基板の回路パターンの上に配置された半導体素子６とを備え、前記半導体素子を配置する領域と、前記領域を囲む溝部とを有する。【選択図】　　　　図１
2004071888.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板の上に導電性材料からなる回路パターンを有する半導体装置用回路基板であって、
半導体素子を配置する領域と、前記領域を囲む溝部を有することを特徴とする半導体装置用回路基板。
【請求項２】
導電性材料からなる回路パターンを有する絶縁基板と、
前記絶縁基板の回路パターンの上に配置された半導体素子と
を備え、
前記半導体素子を配置する領域と、前記領域を囲む溝部とを有することを特徴とする半導体装置。
【請求項３】
前記溝部は、レーザ光照射で形成されたことを特徴とする請求項２に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、絶縁基板の上に形成された回路パターン上に半導体素子を配置した半導体装置に関する。
【０００２】
【従来の技術】
半導体装置（パワーモジュール）は、絶縁基板に銅薄膜等の導電性材料からなる回路パターンが形成された回路基板と、該回路基板の回路パターンの上に配置された半導体素子（半導体チップ）とから構成されている。この回路基板５０に半導体素子を所定位置に配置する方法にはおよそ２通りある。第１の方法は、配置する半導体素子の大きさに合わせた形状の回路パターンを形成しておく方法である。第２の方法は、回路基板上に半導体素子の配置位置に合わせた形状にレジストを形成しておき、該レジストに沿って半導体素子を配置する方法である。まず、第１の方法について説明する。この場合には、図４に示すように、回路基板５０には、絶縁基板５１の上に半導体素子を配置する領域５３に合わせた形状を有するエッチング部５４が形成された回路パターンを備えている。
【０００３】
次に、第２の方法について説明する。図５に示すように、回路パターン５２に半導体素子５６ａ、５６ｂ、５６ｃ、５６ｄをはんだ付けする場合には、回路パターン５２上にレジスト５５ａ、５５ｂを形成して位置決めを行っている。さらに、この凸状のレジスト５５ａ、５５ｂによってはんだ流れの防止を行っている。
【０００４】
【発明が解決しようとする課題】
しかし、上記第１の方法の場合には、上記エッチング部５４を形成するために、配置する半導体素子のサイズに合わせて回路パターン５２をエッチングする必要がある。そのため、異なるサイズの半導体素子を配置する場合には、チップサイズに対応する異なる形状のエッチング部５４を回路パターン５２に形成する必要があり、コスト高となっていた。
【０００５】
また、上記第２の方法の場合には、高温条件下ではレジストが剥がれる場合があり、温度条件によっては半導体素子の位置決めのためにレジストを使用できない。
【０００６】
さらに、隣接してはんだ付けする半導体素子の間ではんだがくっついてしまわないように、位置決め用のレジスト５５ａの幅を大きくする必要がある。例えば、図５の左側の半導体素子５６ａ、５６ｂを配置するためのレジスト５５ａに比べて、右側の半導体素子５６ｃ、５６ｄをより近接させて配置するためにレジスト５５ｂを狭くしている。この場合、はんだ５８ｃ、５８ｄがレジスト５５ｂの上部で互いに付着してしまう場合がある。これを避けるためには、レジスト５５を一定以上の幅とする必要があるので、絶縁基板が大きくなっていた。このため近年の装置の小型化を実現することが困難となっていた。
【０００７】
そこで、本発明の目的は、半導体装置を作製するにあたって、高温条件下でも半導体素子を位置決めでき、絶縁基板のサイズを小さくできると共に、異なるサイズの半導体素子を搭載する場合にもコストを抑制することである。
【０００８】
【課題を解決するための手段】
本発明に係る半導体装置用回路基板は、絶縁基板の上に導電性材料からなる回路パターンを有する半導体装置用回路基板であって、
半導体素子を配置する領域と、前記領域を囲む溝部とを有することを特徴とする。
【０００９】
本発明に係る半導体装置は、導電性材料からなる回路パターンを有する絶縁基板と、
前記絶縁基板の回路パターンの上に配置された半導体素子と
を備え、
前記半導体素子を配置する領域と、前記領域を囲む溝部とを有することを特徴とする。
【００１０】
また、本発明に係る半導体装置は、前記半導体装置であって、前記溝部はレーザ光照射で形成されたことを特徴とする。
【００１１】
【発明の実施の形態】
本発明の実施の形態に係る半導体装置用回路基板及び半導体装置について添付図面を用いて説明する。なお、図では実質的に同一の部材には同一の符号を付している。
【００１２】
実施の形態１．
本発明の実施の形態１に係る半導体装置用回路基板について図１を用いて説明する。図１は、この半導体装置用回路基板の平面図である。この半導体装置用回路基板は、絶縁基板１の上に導電性材料からなる所定形状の回路パターン２を有する。この回路パターン２は、例えば、銅薄膜、ニッケルメッキ薄膜等を用いることができる。また、半導体素子を配置する領域３と、それを囲む溝部４を有する。この半導体素子を配置する領域３とは、半導体素子の底部をはんだ付けする部分である。また、この溝部４は、幅５０μｍ以上であって、深さ５μｍ〜パターン厚み以下の凹部からなる。この半導体装置用回路基板では、配置しようとする半導体素子のサイズの領域３と、それを囲む溝部４を有するので、素子のサイズによらず回路パターンの形状を標準化できる。そこで、異なるサイズの半導体素子を用いる場合にも絶縁基板１に同一の回路パターン２を有し、回路パターンに素子のサイズに合わせた溝部４を設けた半導体装置用回路基板を用いることができる。これによって、コストを減らすことができる。
【００１３】
なお、本発明は、上記実施の形態に記載の、絶縁基板の上の回路パターンに半導体素子を配置する場合に限られない。例えば、絶縁基板の回路パターンにブロックをはんだ付けする場合、電極端子をはんだ付けする場合、ブロックに半導体素子をはんだ付けする場合などにも同様に適用できる。この場合にもブロック、半導体素子又は電極端子等を囲む溝部を設けることによってはんだ流れを防止できる。
【００１４】
この半導体装置用回路基板は、以下の手順で作製される。
（ａ）絶縁基板１を用意する。
（ｂ）絶縁基板１の一方の面に、銅薄膜からなる所定形状の回路パターン２を形成する。この回路パターン２は、例えば、レジストを形成し、所定形状に露光後、残存させたレジストをマスクにしてエッチングを施して得ることができる。
（ｃ）絶縁基板１の回路パターン２において、半導体素子を配置する領域３を囲むようにレーザ光を一筆書き照射して、溝部４を形成する。この溝部４は、幅５０μｍ以上であって、深さ５μｍ〜パターン厚み以下の凹部からなる。なお、エッチング又はプレス加工によって溝部４を形成してもよい。この場合、エッチングではコスト的に高価になり、プレス加工では絶縁基板が割れる場合などが考えられるので、レーザ加工が好ましい。レーザ加工を用いることにより生産性、コスト面で有効である。さらに、レーザ加工において、レーザ光を一筆書き照射することにより生産性を向上させることができる。
以上の手順によって半導体装置用回路基板１０を得ることができる。
【００１５】
実施の形態２．
本発明の実施の形態２に係る半導体装置２０について図１から図３を用いて説明する。図２は、この半導体装置２０の断面図である。図３は、異なる間隔で半導体素子を半導体装置用回路基板に配置した場合の半導体装置の側断面図である。この半導体装置２０は、図１に示す半導体装置用回路基板１０に半導体素子６を配置している。即ち、回路パターン２を有する絶縁基板１と、該回路パターン２の溝部４に囲まれた領域３内にはんだ８によって配置された半導体素子６とを備える。この半導体装置２０では、図１に示すように、回路パターン２に半導体素子６を配置する領域３と、それを囲む溝部４を有している。回路パターン２に溝部４を設けているので、高温条件下でも半導体素子６をはんだ付けする場合に位置決めを確実に行うことができる。また、はんだ流れを溝部４で防止することができる。さらに、隣接する半導体素子６をはんだ付けする場合、図３に示すように、凹状の溝部４を設けたことによって、はんだ８の表面張力に起因して隣接する素子のはんだと付着しにくい。例えば、図３の左側の半導体素子６ａ、６ｂの配置間隔に比べて、右側の半導体素子６ｃ、６ｄを配置する間隔を狭くした場合にも、隣接する半導体素子６ｃ、６ｄの間ではんだ８ｃ、８ｄはそれぞれ付着することなく保持できるので、回路基板の大きさを小さくすることができる。
【００１６】
なお、絶縁基板に回路パターンを有する回路基板に関するいくつかの先行技術が知られている。特開平４−１０３１５０号公報には、セラミックス基板上に融着させた金属板の表面に凹凸を形成したＩＣ実装用基板が記載されている。この場合、ＩＣをはんだ付けする箇所をエッチングで全体として凹ませており、機械的な損傷を受けやすくなる。また過大なコストを必要とする。特開平４−１９２３４０号公報には、絶縁基板に固着させた銅パターンに形成された複数の溝を有する半導体回路用基板が記載されている。この溝は、はんだの巣を閉じ込めるために半導体素子をはんだ付けする面にわたって広く設けられており、素子の位置決めには有効ではない。さらに、特開平８−３１８４８号公報には、支持板表面の金属層にレーザ光照射で酸化金属層を形成し、半導体素体をろう付けする半導体装置の製造方法が記載されている。しかし、この場合に形成される酸化金属膜は溝ではなく逆に凸状に盛り上げられており、レジストの場合と同様の問題を有する。
【００１７】
この半導体装置は、以下の手順で作製される。
（ａ）絶縁基板１を用意する。
（ｂ）絶縁基板１の一方の面に、銅薄膜からなる所定形状の回路パターン２を形成する。この回路パターン２は、例えば、レジストを形成し、所定形状に露光後、残存させたレジストをマスクにしてエッチングを施して得ることができる。
（ｃ）絶縁基板１の回路パターン２において、半導体素子を配置する領域３を囲むようにレーザ光を一筆書き照射して、溝部４を形成する。この溝部は、幅５０μｍ以上であって、深さ５μｍ〜パターン厚み以下の凹部からなる。
（ｄ）半導体素子６を絶縁基板１上の回路パターン２部分に設けられた上記溝部４に囲まれた領域３に対応させて位置合わせを行って、はんだ付けする。
以上の手順によって半導体装置を得ることができる。
【００１８】
【発明の効果】
本発明に係る半導体装置用回路基板によれば、回路パターンの上に半導体素子の大きさに合わせて溝部を形成するので、半導体素子の大きさによらず回路パターンそのものの形状を統一化でき、標準化した回路パターンを用いることができる。これによって、異なるサイズの半導体素子を用いる場合にも同一の回路パターンを有する回路基板を用いることができるので、コストを減らすことができる。
【００１９】
本発明に係る半導体装置によれば、回路パターンに溝部を設けているので、高温条件下でも半導体素子をはんだ付けする場合に位置決めを確実に行うことができる。また、はんだ流れを溝部で防止することができる。さらに、隣接する半導体素子をはんだ付けする場合、従来の凸状のレジストに比べて凹状の溝部でははんだの表面張力で隣接する素子のはんだと付着しにくく、絶縁基板の大きさを小さくすることができる。
【００２０】
また、本発明に係る半導体装置によれば、溝部をレーザ加工により形成している。これによって絶縁基板の割れの発生を抑制でき、コストを抑えることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体装置用回路基板の平面図である。
【図２】本発明の実施の形態２に係る半導体装置の断面図である。
【図３】本発明の実施の形態２に係る半導体装置において、半導体素子の配置間隔を変化させた例を示す側面図である。
【図４】従来の半導体装置用回路基板の平面図である。
【図５】従来の半導体装置用回路基板に位置決め用のレジストを用いて半導体素子を配置した例を示す側面図である。
【符号の説明】
１　絶縁基板、２　回路パターン、３　半導体素子配置領域、４、４ａ、４ｂ　溝部、６、６ａ、６ｂ、６ｃ、６ｄ　半導体素子、８、８ａ、８ｂ、８ｃ、８ｄはんだ、１０　半導体装置用回路基板、２０　半導体装置、５０　半導体装置用回路基板、５１　絶縁基板、５２　回路パターン、５３　半導体素子配置領域、５４　エッチング部、５５ａ、５５ｂ　レジスト、５６ａ、５６ｂ、５６ｃ、５６ｄ　半道体素子、５８ａ、５８ｂ、５８ｃ、５８ｄ　はんだ
【図１】
2004071888.tif 000003
【図２】
2004071888.tif 000004
【図３】
2004071888.tif 000005
【図４】
2004071888.tif 000006
【図５】
2004071888.tif 000007