(57)【要約】【課題】電磁波放射の対策を施す欠落の優先度が判断できない。【解決手段】回路基板の検証方法は、実装される部品間を接続する配線層に対し絶縁層を層間に挟んで対向する電源層の、配線層との対向領域において、１つの配線層に対し前記対向領域を途切れさせる前記電源層の欠落（Ｇａｐ，Ｓｌｏｔ，Ｓｌｉｔ）を検出するステップＳＴ１７ａ，ＳＴ１７ｂと、前記欠落が検出された場合に、当該欠落で発生することが予想されるコモンモード電圧ＬｅｖｅｌＣＭを算出するステップＳＴ２０ａ〜ＳＴ２０ｅと、前記欠落の位置、および、当該欠落に起因して発生する前記コモンモード電圧ＬｅｖｅｌＣＭの値を出力するステップＳＴ２２と、を含む。【選択図】　図５
2004038284.tif 000002
【特許請求の範囲】
【請求項１】
実装される部品間を接続する配線層、電源層、および、前記配線層と前記電源層との層間に形成された絶縁層を有している回路基板の検証方法であって、
前記電源層と前記配線層との対向領域において、１つの前記配線層に対し前記対向領域を途切れさせる前記電源層の欠落を検出するステップと、
前記欠落が検出された場合に、当該欠落で発生することが予想されるコモンモード電圧を算出するステップと、
前記欠落の位置、および、当該欠落に起因して発生する前記コモンモード電圧の値を出力するステップと、
を含む回路基板の検証方法。
【請求項２】
前記欠落を検出するステップは、信号線となる前記配線層の幅方向それぞれの側の前記欠落の寸法に応じて、ギャップ、スロット、スリットの中から当該欠落の種類を検出するステップを含む
請求項１に記載の回路基板の検証方法。
【請求項３】
前記コモンモード電圧の算出ステップでは、欠落の前記種類および前記寸法に応じた複数の計算式から何れかを選択し、選択した前記計算式に基づいて前記コモンモード電圧の概略値を算出する
請求項２に記載の回路基板の検証方法。
【請求項４】
前記コモンモード電圧を予め決められた閾値と比較し、当該比較の結果に基づいて、電磁波の放出を抑える対策が必要な信号線箇所を前記配線層内で特定するステップを
さらに含む請求項１に記載の回路基板の検証方法。
【請求項５】
ケーブル接続用のコネクタが実装される箇所が前記回路基板に存在する場合に、前記比較により得られた閾値を超える前記コモンモード電圧が伝播して前記コネクタに達するときの、当該コネクタにおいて予想されるコモンモード電圧の伝播値を算出するステップを
さらに含む請求項４に記載の回路基板の検証方法。
【請求項６】
算出した前記伝播値を予め決められた閾値と比較し、当該比較の結果に基づいて、閾値を超える前記伝播値が現出する可能性がある前記コネクタの実装予定箇所の位置と、当該実装予定箇所における前記伝播値とを出力するステップを
さらに含む請求項５に記載の回路基板の検証方法。
【請求項７】
実装される部品間を接続する配線層、電源層、前記配線層と前記電源層との層間に形成された絶縁層、および、ケーブル接続用のコネクタが実装される実装予定箇所を有している回路基板の検証方法であって、
前記電源層と前記配線層との対向領域において、１つの前記配線層に対し前記対向領域を途切れさせる前記電源層の欠落を検出するステップと、
前記欠落が検出された場合に、当該欠落で発生するコモンモード電圧が伝播して前記コネクタに達するときの、当該コネクタにおいて予想されるコモンモード電圧の伝播値を算出するステップと、
算出した前記伝播値に応じて、前記コネクタ、または、当該コネクタに接続されるケーブルに、電磁波の放出を抑える対策を施す必要があるか否かの情報を出力するステップと、
を含む回路基板の検証方法。
【請求項８】
前記欠落を検出するステップは、信号線となる前記配線層の幅方向それぞれの側の前記欠落の寸法に応じて、ギャップ、スロット、スリットの中から前記欠落の種類を検出するステップを含む
請求項７に記載の回路基板の検証方法。
【請求項９】
実装される部品間を接続する配線層、電源層、および、前記配線層と前記電源層との層間に形成された絶縁層を有している回路基板の検証装置であって、
前記電源層と前記配線層との対向領域において、１つの前記配線層に対し前記対向領域を途切れさせる前記電源層の欠落を検出する検出部と、
前記欠落が検出された場合に、当該欠落で発生することが予想されるコモンモード電圧を算出する演算部と、
前記欠落の位置、および、当該欠落に起因して発生する前記コモンモード電圧の値を出力する出力部と、
を有する回路基板の検証装置。
【請求項１０】
前記検出部は、信号線となる前記配線層の幅方向それぞれ側の前記欠落の寸法に応じて、ギャップ、スロット、スリットの中から前記欠落の種類を検出する
請求項９に記載の回路基板の検証装置。
【請求項１１】
前記コモンモード電圧を予め決められた閾値と比較し、当該比較結果に基づいて、電磁波の放出を抑える対策が必要な信号線箇所を前記配線層内で特定する比較判断部をさらに有し、
前記演算部は、前記比較の結果、閾値を超える前記コモンモード電圧が発生する可能性があり、かつケーブル接続用のコネクタが実装される箇所が前記回路基板に存在する場合に、閾値を超える前記コモンモード電圧が伝播して前記コネクタに達するときの、当該コネクタにおいて予想されるコモンモード電圧の伝播値を算出する
請求項９に記載の回路基板の検証装置。
【請求項１２】
前記比較判断部は、さらに、算出した前記伝播値を予め決められた閾値と比較し、当該比較の結果に基づいて、閾値を超える前記伝播値が到達する可能性がある前記コネクタの実装予定箇所を特定し、
前記出力部は、特定した前記実装予定箇所の位置と、当該実装予定箇所における前記伝播値とを出力する
請求項１１に記載の回路基板の検証装置。
【請求項１３】
実装される部品間を接続する配線層、電源層、前記配線層と前記電源層との層間に形成された絶縁層、および、ケーブル接続用のコネクタが実装される実装予定箇所を有している回路基板の検証装置であって、
前記電源層と前記配線との対向領域において、１つの前記配線層に対し前記対向領域を途切れさせる前記電源層の欠落を検出する検出部と、
前記欠落が検出された場合に、当該欠落で発生するコモンモード電圧が伝播して前記コネクタに達するときの、当該コネクタにおいて予想されるコモンモード電圧の伝播値を算出する演算部と、
算出した前記伝播値に応じて、前記コネクタ、または、当該コネクタに接続されるケーブルに、電磁波の放出を抑える対策を施す必要があるか否かの情報を出力する出力部と、
を有する回路基板の検証装置。
【請求項１４】
前記検出部は、信号線となる前記配線層の幅方向それぞれ側の前記欠落の寸法に応じて、ギャップ、スロット、スリットの中から前記欠落の種類を検出する
請求項１３に記載の回路基板の検証装置。
【請求項１５】
算出した前記伝播値を予め決められた閾値と比較し、当該比較の結果に基づいて、閾値を超える前記伝播値が現出する可能性があり、かつ前記対策が必要な前記実装予定箇所を特定する比較判断部をさらに有し、
前記出力部は、特定した前記実装予定箇所の位置と、当該実装予定箇所に対応する前記伝播値とを出力する
請求項１３に記載の回路基板の検証装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、実装される部品間の配線層が絶縁層を層間に有して電源層に対向している回路基板において、電源層の欠落が電磁波放射に及ぼす影響を検証する回路基板の検証方法および検証装置に関する。
【０００２】
【従来の技術】
近年の電子機器に使用されているプリント基板に、複数の電源電圧が印加される導電層と、電源電圧ごとに分離され共通電位で保持される導電層とが設けられている。以下、これらの導電層を電源層という。プリント基板において、電源層と配線層との間が絶縁層によって分離されている。例えばマイクロスストリップライン構造の信号線と電源層との間に一様な厚さの絶縁層が配置されている。
【０００３】
電源電圧が印加される電源層（以下、電源電圧プレートという）は、複数の電源層を効率よく配置する、あるいは、ビアの形成領域を回避する等の配置上の制限がある。このため電源層に、ギャップ（ｇａｐ）、スロット（ｓｌｏｔ）、スリット（ｓｌｉｔ）と称される、欠落が形成されていることが多い。ここで、欠落とは、１つの信号線に対し、配線層と電源層との対向領域を途切れさせるような電源層の欠損箇所をいう。したがって、信号線が対向していない場所で電源層が部分的に存在しない箇所は、欠落に該当しない。また、“ギャップ”とは信号線の配線方向の長さが主に影響する電源層の欠落をいい、通常、２つの電源層の離間領域をいう。１つの電源層に形成された細長い開口部の両端から十分離れた箇所を信号線が交差する場合も、この開口部は信号線にとってギャップとみなされる。これに対し、電源層の開口部の端部が信号線の幅方向の両側にそれぞれ近接し、この端部の双方が信号線に影響する場合の開口部を“スロット”といい、片側の端部のみが近接して信号線に影響する場合の開口部を“スリット”という。
共通電位で保持される電源層（以下、共通電位プレートという）に関し、アナログ回路とディジタル回路のグランドプレートを分離する、ビアの形成領域を回避する等のために、配線設計を進めていくうちに最初は予期していなかった箇所にギャップが形成される場合がある。
【０００４】
ギャップ等と交差するように信号線が存在すると、交差部分で信号線に対向して電源プレート（電源電圧プレートまたは共通電位プレート）が欠落している結果、信号線からの電磁波の放射が強くなることが知られている。これは、信号線の電流のリターンパスが遠くなることに起因している。
【０００５】
不要な電磁波の放出を抑制するための一つの対処法として、信号線に対向した電源プレートの欠落（主に、ギャップ）の影響を低減するために、プレートのギャップ間を導体で接続する方法が知られている。
ところが、この対処法を用いようとしても、実際には電源プレート間に異なる電圧が印加される場合など、プレート間を導体で接続することができないことが多い。また、ギャップの寸法が小さければ電磁波放射は小さくなるが、電磁波放射を無視できるほど小さくするにはギャップの寸法をどれくらいにすると良いかが簡単には分からない。さらに、近年の小型で高密度化されたプリント基板においては、人が目視によってギャップの存在を見つけることに多くの時間と労力を要し、またギャップの存在を見落とす可能性が高い。
【０００６】
特開２００１−３３１５３９号公報において、従来の設計工程を大幅に変える必要がなく、さらに、設計コストを大幅に上げることなく、簡単な計算式を用いて、対象とする共通電位プレートの開口部（スロットまたはスリット）を横切る信号線が存在するか否かを検証する方法が提案されている。上記公報において、開口部を横切る信号線が存在する場合に、開口部の寸法を簡単に確認できる方法が開示されている。
具体的に、上記公報に記載された方法によれば、図１２（Ｂ）に示すような電源プレート１００ｂの開口部１０１ｂの寸法（“Ｓｌｏｔ”で表示）、および、図１２（Ａ）に示すような電源プレート１００ａの開口部１０１ａと信号線中心との間隔（“Ｓｌｉｔ”で表示）を所定の算式で算出して、対象とする電源プレートに開口部が有るか否かを検証する。開口部１０１ｂが有る場合、開口部１０１ｂの寸法を出力して表示する。また、対象とする電源プレートの開口部１０１ａの近傍に信号線が有るか否かを検証し、信号線が有る場合、開口部１０１ａと信号線との間隔が妥当かどうかを判断し、この判断結果により対策のための指示を表示する。その結果、従来の設計工程を大幅に変えることなく、さらに、追加的な設計コストを必要とせず、対象とする電源プレートの開口部１０１ｂの寸法がどれ位であればよいか、あるいは、開口部１０１ａと信号線との間隔がどれ位であればよいかを、設計者が簡単に確認できると、この公報には記載されている。
【０００７】
【発明が解決しようとする課題】
ところが、上記公報に記載された手法では、スロット（図１２（Ｂ））、スリット（図１２（Ａ））と称される基板修正の箇所が多数存在した場合、電磁波放射の発生に対する影響度を修正箇所ごとに判断できず、どの箇所から修正すべきかの優先度を容易に知ることが出来ないという第１の課題があった。そのため、上記公報に記載された検証方法および検証システムを用いた場合、電磁波放射の発生量が多い箇所を基板設計期間内に修正しきれない可能性がある。その場合、プリント基板全体から見た電磁波放射を有効に抑えることが出来ない。
また、同一平面内で完全に分離された複数の電源層の中から１つを検証対象のプレートとする場合、上記公報に記載された手法では、分離されたプレートの双方の上方を横切る配線に関しては、検証システムが修正箇所として認識出来ないという第２の課題があった。これは、上記公報の検証方法およびシステムでは、開口部をスロット（図１２（Ｂ））とスリット（図１２（Ａ））に限定しており、電源プレートが完全に分離された場合のギャップの検出機能を有しないためである。そのため、上記公報に記載された検証方法および検証システムを用いた場合、電磁波放射量が多いギャップ箇所を見逃してしまい、結果としてプリント基板全体から見た電磁波放射量を有効に抑えることが出来ないという不利益があった。
【０００８】
ケーブルが接続されるコネクタが実装部品として予定されている回路基板では、コネクタに接続されるケーブルがアンテナとなって電磁波を放出することが知られている。
ところが、上記公報に記載された方法およびシステムでは、複数のコネクタがある場合、どのコネクタの対応箇所に、電磁波放射抑制の対策を施したらよいかの情報が得られず、回路基板の検証が完全でないという第３の課題があった。
【０００９】
本発明の第１の目的は、電磁波放射量の大小および対策を施すべき箇所の優先度について判断が確実で容易な回路基板の検証方途と、検証装置を提供することである。
本発明の第２の目的は、電磁波放射抑制の対策が必要なコネクタの実装予定箇所が容易に判断できる回路基板の検証方法と、検証装置を提供することである。
【００１０】
【課題を解決するための手段】
本発明の第１の観点に係る回路基板の検証方法は、前述した第１の目的を達成するためのものであり、実装される部品間を接続する配線層、電源層、および、前記配線層と前記電源層との層間に形成された絶縁層を有している回路基板の検証方法であって、前記電源層と前記配線層との対向領域において、１つの前記配線層に対し前記対向領域を途切れさせる前記電源層の欠落を検出するステップと、前記欠落が検出された場合に、当該欠落で発生することが予想されるコモンモード電圧を算出するステップと、前記欠落の位置、および、当該欠落に起因して発生する前記コモンモード電圧の値を出力するステップと、を含む。
【００１１】
本発明の第１の観点に係る回路基板の検証装置は、前述した第１の目的を達成するためのものであり、実装される部品間を接続する配線層、電源層、および、前記配線層と前記電源層との層間に形成された絶縁層を有している回路基板の検証装置であって、前記電源層と前記配線層との対向領域において、１つの前記配線層に対し前記対向領域を途切れさせる前記電源層の欠落を検出する検出部と、前記欠落が検出された場合に、当該欠落で発生することが予想されるコモンモード電圧を算出する演算部と、前記欠落の位置、および、当該欠落に起因して発生する前記コモンモード電圧の値を出力する出力部と、を有する。
【００１２】
第１の観点では、検出部によって、端部が信号線の少なくとも片側に近接する欠落、異なる電源層の離間部分の欠落が検出される。演算部によって、検出された欠落で発生するコモンモード電圧が算出され、コモンモード電圧が算出された欠落の位置と、当該欠落に対応するコモンモード電圧の値が出力部から出力される。
【００１３】
本発明の第２の観点に係る回路基板の検証方法は、前述した第２の目的を達成するためのものであり、実装される部品間を接続する配線層、電源層、前記配線層と前記電源層との層間に形成された絶縁層、および、ケーブル接続用のコネクタが実装される実装予定箇所を有している回路基板の検証方法であって、前記電源層と前記配線層との対向領域において、１つの前記配線層に対し前記対向領域を途切れさせる前記電源層の欠落を検出するステップと、前記欠落が検出された場合に、当該欠落で発生するコモンモード電圧が伝播して前記コネクタに達するときの、当該コネクタにおいて予想されるコモンモード電圧の伝播値を算出するステップと、算出した前記伝播値に応じて、前記コネクタ、または、当該コネクタに接続されるケーブルに、電磁波の放出を抑える対策を施す必要があるか否かの情報を出力するステップと、を含む。
【００１４】
本発明の第２の観点に係る回路基板の検証装置は、前述した第２の目的を達成するためのものであり、実装される部品間を接続する配線層、電源層、前記配線層と前記電源層との層間に形成された絶縁層、および、ケーブル接続用のコネクタが実装される実装予定箇所を有している回路基板の検証装置であって、前記電源層と前記配線との対向領域において、１つの前記配線層に対し前記対向領域を途切れさせる前記電源層の欠落を検出する検出部と、前記欠落が検出された場合に、当該欠落で発生するコモンモード電圧が伝播して前記コネクタに達するときの、当該コネクタにおいて予想されるコモンモード電圧の伝播値を算出する演算部と、算出した前記伝播値に応じて、前記コネクタ、または、当該コネクタに接続されるケーブルに、電磁波の放出を抑える対策を施す必要があるか否かの情報を出力する出力部と、を有する。
【００１５】
第２の観点では、検出部によって、端部が配線の少なくとも片側に近接する欠落、異なる電源層の離間部分の欠落が検出される。演算部によって、検出された欠落で発生するコモンモード電圧が伝播してコネクタに達するときの、当該コネクタにおいて予想されるコモンモード電圧の伝播値が算出される。算出された伝播値に応じて、コネクタまたは当該コネクタに接続されるケーブルに電磁波の放出を抑える対策を施す必要があるか否かの情報が出力部から出力される。
【００１６】
【発明の実施の形態】
以下、本発明における回路基板の検証方法と検証装置の実施の形態を、図面を参照しながら説明する。
【００１７】
図１は、実施形態における回路基板の検証装置の概略構成を示すブロック図である。
図１に示す検証装置１は、各種データを入力する第１入力部２−１、第２入力部２−２、コンピュータを中核とした本体部３、および出力部４を有する。
第１入力部２−１は、例えばキーボードなどの入力機器、あるいは入力インターフェイスなどからなり、初期条件のデータをオンラインまたはオフラインで入力する。第２入力部２−２は、仮設計後の基板データおよびＩＢＩＳ（Ｉ／Ｏ　Ｂｕｆｆｅｒ　Ｉｎｆｏｒｍａｔｉｏｎ　Ｓｐｅｃｉｆｉｃａｔｉｏｎ）モデルデータをオンラインまたはオフラインで入力する入力インターフェイス、あるいは、基板データおよびＩＢＩＳモデルデータを予め記憶するデータベースである。以下の説明では、第２入力部２−２が基板データベースおよびＩＢＩＳデータベースであると仮定する。
出力部４は、本体部３に接続され、本体部３の検証結果を入力し、所定の出力形式に変換して出力または表示する。出力部４は、ディスプレイ，プリンタ，プロッタ，または、その他の出力機器からなる。
【００１８】
本体部３は、変換部３１、検出部３２、記憶部３３、演算部３４、比較判断部３５および制御部３６を有する。制御部３６は、変換部３１、検出部３２、記憶部３３、演算部３４および比較判断部３５を制御し、予め決められた処理内容を予め決められた手順に従って実行させる。本体部３がマイクロコンピュータにより構成されている場合、変換部３１、検出部３２、記憶部３３、演算部３４および比較判断部３５の少なくとも一部が、マイクロコンピュータ内のプログラムの処理ステップとして実現される。また、本実施形態の検証方法は、当該処理ステップがプログラム言語で記述された記録媒体として供給可能である。
【００１９】
変換部３１は、第２入力部２−２のデータベースから取得した基板データおよびＩＢＩＳモデルデータをフォーマット変換し、検出部３２に出力する。
検出部３２は、変換部３１および記憶部３３に接続されている。検出部３２は、変換部３１によりフォーマット変換されたデータを用いて、回路基板内で検証対象とすべき信号線、および信号線に影響する電源層の欠落を検出する。このとき、第１入力部２−１から入力され記憶部３３に記憶されている初期設定データを参照する。検出部３２によって、電源層の位置および寸法が座標により特定され、欠落の種類、即ちギャップ、スロット、スリットの別が座標データを用いて特定される。検出部３２は、また、第２入力部２−２から入力されフォーマット変換されたＩＢＩＳモデルデータから、制御部３６の指示により指定された特定の信号線が接続される電子部品（ＩＣ）の電気的データを抽出し、抽出したデータを記憶部３３の指定したアドレス内に格納する。検出部３２および記憶部３３は、制御部３６の指示に従って、検証しようとする全ての信号線ごとに、電気的データの抽出と抽出したデータの格納を繰り返す。
【００２０】
演算部３４は、信号線ごとに電気的データを記憶部３３から読み出し、読み出した電気的データに基づいて、動作時に信号線に印加される電気エネルギー量、例えば実効的な電圧レベルを算出する。信号線の実効的な電圧レベルは、上記検出部３２が電源層の欠落を調べるか否かの基準となる。つまり、当該電圧レベルが所定値より大きな信号線が存在する場合にのみ、対向する電源層に欠落があるか否か、および、どのような種類の欠落であるかが検出部３２によって調べられる。
演算部３４は、また、欠落の種類に応じて当該電源層で発生するコモンモード電圧を計算し、さらに、コネクタにおけるコモンモード電圧の伝播値を算出する。
【００２１】
比較判断部３５は、演算部３４が算出したコモンモード電圧および伝播値を予め決められた閾値と比較し、当該比較結果に基づいて、電磁波の放出を抑える対策が必要な電源層箇所およびコネクタを特定する。
【００２２】
以下、図１に図解した検証装置の動作と関連付けて、本発明の回路基板の検証方法の実施形態を説明する。
図２（Ａ）〜図２（Ｄ）に回路基板の基本構成を示す。
図２（Ａ）に示す回路基板１０は、互いに分離された複数の電源プレートを有する。図示のようにドライバ１１が実装される箇所に対応して電源プレートＰ０を有し、電源プレートＰ０の一方側に、電源プレートＰ１，Ｐ２，Ｐ３，Ｐ４が順に配置されている。また、電源プレートＰ０の他方側に、電源プレートＰ１’，Ｐ２’Ｐ３’が順に配置されている。電源プレートＰ２の対応箇所に、図示のようにレシーバ１２が実装される。ドライバ１１の出力とレシーバ１２の入力が信号線１３により接続されている。信号線１３は、電源プレートＰ０とＰ１の間に形成されたギャップＧ０１、電源プレートＰ１とＰ２の間に形成されたギャップＧ１２のそれぞれと交差している。ここで、プレート間のギャップ長ＬＧは全てのギャップで同じとする。また、回路基板１０は、電源プレートＰ４側の基板端部にコネクタ１４の実装予定箇所を有し、電源プレートＰ３’側の基板端部にコネクタ１４’の実装予定箇所を有する。
【００２３】
図２（Ｂ）に示す回路基板２０は、電源プレートＰ５を有している。ドライバ２１とレシーバ２２が同一の電源プレートＰ５に対応した箇所内にそれぞれ実装される。ドライバ２１の出力とレシーバ２２の入力が信号線２３により接続されている。電源プレートＰ５にスリットＳＩが形成され、信号線２３がスリットＳＩと交差している。ここで、スリットＳＩの端と信号線２３の幅中央との距離がスリット幅Ｗｓｉ［ｍｍ］である。
図２（Ｃ）に示す回路基板４０は、電源プレートＰ６を有している。ドライバ４１とレシーバ４２が同一の電源プレートＰ６に対応した箇所内にそれぞれ実装される。ドライバ４１の出力とレシーバ４２の入力が信号線４３により接続されている。電源プレートＰ６にスロットＳＯが形成され、信号線４３がスロットＳＯと交差している。ここで、信号線４３の配線方向に直交するスロットＳＯの両端の距離がスロット幅Ｗｓｏ［ｍｍ］である。
【００２４】
図２（Ｄ）に、図２（Ａ）〜図２（Ｃ）の全ての回路基板に共通する断面構造を示す。
前述した信号線１３（または２３，４３）は、厚さがｈ、実効比誘電率がεｒｅｆｆの絶縁層５０の上に形成されている。絶縁層５０の下に前述した欠落を有した電源プレートＰが形成されている。電源プレートＰは、図２（Ａ）ではギャップＧ０１，Ｇ１２を有した電源プレートＰ０〜Ｐ２に該当し、図２（Ｂ）ではスリットＳＩを有した電源プレートＰ５に該当し、図２（Ｃ）ではスロットＳＯを有した電源プレートＰ６に該当する。欠落がない電源プレートＰｒをさらに有し、電源プレートＰｒの上に絶縁層５１が形成されている。上述した欠落を有した電源プレートＰは絶縁層５１の上に形成されている。
【００２５】
図２（Ａ）〜図２（Ｃ）ではドライバとレシーバとの間に存在する信号線を１本示している。実際の回路の多くにおいては、ドライバとレシーバの間に複数の配線が存在する。ここで、ドライバとレシーバの間の配線を構成する全配線要素を全セグメントと言い、［Ｓｅｇｍｅｎｔｓ］で表記する。また、全セグメント［Ｓｅｇｍｅｎｔｓ］の中の任意の配線要素をセグメントＡと言い、［ＳｅｇｍｅｎｔＡ］で表記する。したがって、ドライバとレシーバ間に存在する全てのセグメントＡ［ＳｅｇｍｅｎｔＡ］の集合が全セグメント［Ｓｅｇｍｅｎｔｓ］となる。
【００２６】
図３〜図７は、本実施形態における回路基板の検証方法の手順を示すフロー図である。
本例の検証方法では、全ての信号線に対応する電源プレートでコモンモード電圧を調べるのは効率的でないので、主に図３に示す各ステップで、電磁波放射が問題となるドライバとレシーバの組み合わせを特定する。
回路基板がディジタル機器向けの場合、パルス信号の振幅（電圧値）、パルス長およびパルス波の遷移時間を基に、パルス信号の電気エネルギー量を計算する。パルス信号の電気エネルギー量は、パルス信号印加時の電力量、単位時間当たりの実効電圧レベル、または、パルス信号印加時に発生する電界の強度などのパラメータに比例する。ここでは、信号線に単位時間当たりに印加される実効的な電圧レベルを見積もる。
【００２７】
本実施形態では、上記電気エネルギー量に比例したパラメータとして、最大適用周波数ｆｘにおける信号線のエネルギーレベルＬｅｖｅｌｆｘ［ｄＢμＶ］を求める。
動作周波数ｆは、伝送線路に入力したパルス信号のパルス長をτ、パルスの立ち上がり時間をτｒとし、周波数を上げていくと、図８に示す３つの近似直線にほぼ沿うように低下する。すなわち、周波数が１／（π・τ）までは電圧レベルＬｅｖｅｌｆｘは殆ど一定値をとるが、１／（π・τ）の周波数を境に低下し始め、さらに周波数を上げていくと１／（π・τｒ）を境に一層低下の割合が増加する。
したがって、周波数１／（π・τ）までの領域（第１適用領域Ｒｅ１）における信号電圧レベルＬｅｖｅｌｆｘの近似式は次式（１−１）で表すことができる。また、周波数が１／（π・τ）から１／（π・τｒ）までの領域（第２適用領域Ｒｅ２）における信号電圧レベルＬｅｖｅｌｆｘの近似式は次式（１−２）で表すことができ、さらに、周波数が１／（π・τｒ）より大きな領域（第３適用領域Ｒｅ３）における信号電圧レベルＬｅｖｅｌｆｘの近似式は次式（１−３）で表すことができる。
【数１】
Ｌｅｖｅｌｆｘ＝１２０＋２０ｌｏｇ１０Ａ　　　　　…（１−１）
Ｌｅｖｅｌｆｘ＝１２０＋２０ｌｏｇ１０（Ａ／（ｆｘ・π・τ）…（１−２）
Ｌｅｖｅｌｆｘ＝１２０＋２０ｌｏｇ１０（Ａ・τｒ／τ）−４０ｌｏｇ１０（ｆｘ・π・τｒ）…（１−３）
【００２８】
ここで、Ａは伝搬線路に入力したパルス信号の振幅を示す。なお、パルス信号に関するパラメータを、図９にまとめて示す。なお、パルスの遷移時間は、立ち上がり時間τｒと立ち下がり時間τｆの短い方をいう。本例では、立ち上がり時間τｒを用いている。
【００２９】
具体的に、まず、図３に示すステップＳＴ１において、検証に必要な初期条件を設定する。初期条件としては、Ｋ１〜Ｋ６の定数を設定する。最大適用周波数ｆｘは、定数Ｋ１として与えられる。他の定数Ｋ２〜Ｋ６については後述する。定数Ｋ１〜Ｋ６は、図１の第１入力部２−１から入力されて記憶部３３に記憶される。
【００３０】
ステップＳＴ２において、回路基板の予定箇所に実装されるコネクタの中からケーブルが接続されるコネクタのリストを作成する。ステップＳＴ３において、基板データベースから全ての配線名を抽出する。
具体的に、図１において、第２入力部２−２に登録されている基板データベースを変換部３１でフォーマット変換する。検出部３２または制御部３６が、フォーマット変換後の基板データベースを基に、コネクタリストの作成と、配線名の抽出を実行する。作成後のコネクタリスト、および、抽出後の配線名リストは記憶部３３内の所定アドレスに書き込まれる。
【００３１】
ステップＳＴ４において、制御部３６が、抽出した配線名リストから一つの配線（信号線）を選択する。検出部３２または制御部３６が、選択した信号線に接続される電子部品を、フォーマット変換後の基板データベースから抽出する。続いて、制御部３６が、抽出した電子部品を、さらにドライバ，レシーバおよびその他に分類し、ドライバのリストとレシーバのリストを作成する。
ステップＳＴ５において、制御部３６が、ドライバのリストとレシーバのリストから、ドライバとレシーバの組み合わせリストを作成する。作成後の組み合わせリストは、記憶部３３内の所定アドレスに書き込まれる。
【００３２】
ステップＳＴ６において、制御部３６が、記憶部３３内のドライバとレシーバの組み合わせリストから、１つのドライバとレシーバの組を選択する。選択はランダムでもよいし、ある基準、たとえば動作周波数等が高い順に選択してもよい。ステップＳＴ６において、あるいは、ステップＳＴ６に先立って予め、第２入力部２−２に登録されているＩＢＩＳ情報が変換部３１でフォーマット変換される。
検出部３２は、フォーマット変換後のＩＢＩＳ情報から、選択した組のドライバから出力される信号のパラメータ、すなわち振幅Ａ，パルス長τおよびパルスの立ち上がり時間τｒ等の電気的特性を抽出する。
【００３３】
制御部３６が、抽出したパラメータを用いて、図８に示す直線近似領域Ｒｅ１，Ｒｅ２，Ｒｅ３の何れを適用すべきかを決める。
具体的に、ステップＳＴ７ａにおいて、１／（π・τｒ）と最大適用周波数ｆｘとの大小関係を判断する。１／（π・τｒ）が最大適用周波数ｆｘより小さい場合は、パラメータＡ，τ，τｒの全てに依存して電圧レベルが決まる高速の直線近似領域Ｒｅ３が適用され、処理フローがステップＳＴ８ａに進む。１／（π・τｒ）が最大適用周波数ｆｘ以上の場合、ステップＳＴ７ｂにおいて、さらに、１／（π・τ）と最大適用周波数ｆｘとの大小関係を判断する。
ステップＳＴ７ｂにおいて、１／（π・τ）が最大適用周波数ｆｘより小さい場合は、パラメータＡとτに依存して電圧レベルが決まる中速の直線近似領域Ｒｅ２が適用され、処理フローがステップＳＴ８ｂに進む。また、１／（π・τ）が最大適用周波数ｆｘ以上の場合は、パラメータＡのみに依存して電圧レベルが決まる低速の直線近似領域Ｒｅ１が適用され、処理フローがステップＳＴ８ｃに進む。
【００３４】
ステップＳＴ８ａにおいて、前記した式（１−３）を用いて信号の電圧レベルＬｅｖｅｌｆｘが算出され、ステップＳＴ８ｂにおいて、前記した式（１−２）を用いて信号の電圧レベルＬｅｖｅｌｆｘが算出され、ステップＳＴ８ｃにおいて、前記した式（１−１）を用いて信号の電圧レベルＬｅｖｅｌｆｘが算出される。演算部３４が、制御部３６または記憶部３３に保持されている計算式（計算手順）に従って、これらの演算を逐次実行する。
【００３５】
ステップＳＴ９において、演算結果と基準電圧レベルＫ２との大小関係が、比較判断部３５により判断される。電圧レベルＬｅｖｅｌｆｘが基準電圧レベルＫ２以上のときは、信号線の電気エネルギーが大きくコモンモード電圧の算出が必要であるとして、処理フローが図４のステップＳＴ１０に進む。電圧レベルＬｅｖｅｌｆｘが基準電圧レベルＫ２未満のときは、信号線の電気エネルギーは比較的小さくコモンモード電圧まで調べる必要がないと判断され、処理フローがステップＳＴ６の前に戻される。ステップＳＴ６において、別のドライバを含む組を選択し、選択したドライバのＩＢＩＳ情報の抽出を行う。その後、ステップＳＴ７ａ〜ステップＳＴ９を実行する。
【００３６】
ステップＳＴ１０において、“信号線は欠落のない理想的なマイクロストリップ配線である”と仮定し、信号線に最大適用周波数ｆｘのパルスが印加されたときに電源プレートのうち基準電圧プレートのエネルギーレベル（以下、理想基準電圧レベルという）ＬｅｖｅｌＧ［ｄＢμＶ］を算出する。理想基準電圧レベルＬｅｖｅｌＧは、次の式（２−１）と式（２−２）に場合分けしたときに該当する何れか一方の式を用いて求める。
【数２】
ｆｘ≦３０００×１０６の場合：
ＬｅｖｅｌＧ＝Ｌｅｖｅｌｆｘ−８０＋３０×（ｆｘ／（３０００×１０６））…（２−１）
ｆｘ＞３０００×１０６の場合：
ＬｅｖｅｌＧ＝Ｌｅｖｅｌｆｘ−５０　　　　　　…（２−２）
【００３７】
ステップＳＴ１１において、ドライバとレシーバ間の配線構造をドライバ側からレシーバ側に向かって調査する。検出部３２が、記憶部３３内のフォーマット変換後の基板データベースを参照しながら、配線構造の調査を実行する。調査の結果、ドライバとレシーバ間にある全てのセグメント［Ｓｅｇｍｅｎｔｓ］が抽出され、セグメントリストが制御部３６によって作成される。セグメントリストは記憶部３３内の所定アドレスに格納される。
ステップＳＴ１２において、制御部３６が記憶部３３内から１つのセグメント［ＳｅｇｍｅｎｔＡ］を選択する。ステップＳＴ１３において、検出部３２が、セグメント［ＳｅｇｍｅｎｔＡ］内の電源プレートの欠落の有無と欠落の形状を調査する。欠落が存在し、かつ欠落の形状が特定できる場合、次のステップＳＴ１４とＳＴ１５において比較判断部３５による判断が「ＹＥＳ」となる。この場合、ステップＳＴ１６において、当該欠落の位置座標が記憶部３３内の所定アドレスに書き込まれる。一方、欠落がない場合、あるいは、欠落があっても形状が特定できない場合は、ステップＳＴ１４、ＳＴ１５の少なくとも一方で比較判断部３５による判断が「ＮＯ」となり、処理フローがステップＳＴ１２の前に戻される。ステップＳＴ１２において別のセグメントが選択され、選択された当該別のセグメントに対してステップＳＴ１３〜ステップＳＴ１５の処理および判断が実行される。当該別のセグメントに欠落が存在し、その形状が特定される場合、ステップＳＴ１６において欠落の位置座標が保存される。
【００３８】
図５に示すステップＳＴ１７ａにおいて、欠落がギャップ（Ｇａｐ）であるか否かが比較判断部３５により判断される。欠落がギャップの場合、ステップＳＴ２０ａにおいて、当該ギャップの存在に起因して電源プレート（電源電圧プレートまたは基準電圧プレート）に生じるエネルギーレベル（以下、コモンモード電圧という）ＬｅｖｅｌＣＭ［ｄＢμＶ］が、次式（３）を用いて演算部３４により算出される。
【数３】
ＬｅｖｅｌＣＭ＝ＬｅｖｅｌＧ＋５０…（３）
【００３９】
ステップＳＴ１７ａの判断が「ＮＯ」の場合、ステップＳＴ１７ｂにおいて、欠落がスロット（Ｓｌｏｔ）であるか否かが比較判断部３５により判断される。欠落がスロットの場合、ステップＳＴ１８ａにおいてスロット幅Ｗｓｏが検出部３２により測定される。スロット幅Ｗｓｏが１０［ｍｍ］未満の場合、次のステップＳＴ１９ａで比較判断部３５による判断が「ＹＥＳ」となり、処理フローがステップＳＴ２０ｂに進む。スロット幅Ｗｓｏが１０［ｍｍ］以上の場合、ステップＳＴ１９ａの判断が「ＮＯ」となり、処理フローがステップＳＴ２０ｃに進む。判断基準１０［ｍｍ］は、想定される基板構造に基づくシミュレーション結果により決めた数値であり、基板構造が変われば別の数値を用いることができる。
ステップＳＴ２０ｂでは次式（４−１）を用い、ステップＳＴ２０ｃでは次式（４−２）を用いて、当該スロットで生じる電源プレートのコモンモード電圧ＬｅｖｅｌＣＭが演算部３４により算出される。式（４−１），式（４−２）における係数および定数は、基板構造に基づくシミュレーション結果に応じて変更することができる。
【数４】
ＬｅｖｅｌＣＭ＝ＬｅｖｅｌＧ＋６．９１７６×Ｌｎ（Ｗｓｏ）−２．１１８８　　　　　　…（４−１）
ＬｅｖｅｌＣＭ＝ＬｅｖｅｌＧ＋５０　　　　　　…（４−２）
【００４０】
ステップＳＴ１７ｂの判断が「ＮＯ」の場合、欠落がスリットであると判断される。ステップＳＴ１８ｂにおいて、スリット幅Ｗｓｉが検出部３２により測定される。ステップＳＴ１９ｂおよびＳＴ１９ｃにおいて、比較判断部３５が、スリット幅Ｗｓｉを予め初期設定された定数Ｋ５，Ｋ６と比較する。スリット幅Ｗｓｉが定数Ｋ６より大きい場合、ステップＳＴ１９ｂの判断が「ＹＥＳ」となり、処理フローがステップＳＴ２０ｄに進む。スリット幅Ｗｓｉが定数Ｋ６以下で、定数Ｋ５以上の場合、ステップＳＴ１９ｃの判断が「ＹＥＳ」となり、処理フローがステップＳＴ２０ｅに進む。
ステップＳＴ２０ｄでは次式（５−１）を用い、ステップＳＴ２０ｅでは次式（５−２）を用いて、当該スリットで生じる電源プレートのコモンモード電圧ＬｅｖｅｌＣＭが演算部３４により算出される。式（５−１），式（５−２）における係数および定数は、基板構造に基づくシミュレーション結果に応じて変更することができる。
【数５】
ＬｅｖｅｌＣＭ＝ＬｅｖｅｌＧ＋５０　　　　…（５−１）
ＬｅｖｅｌＣＭ＝ＬｅｖｅｌＧ＋４０　＋２×（Ｗｓｉ／Ｋ５）…（５−２）
【００４１】
ステップＳＴ２１において、比較判断部３５が、ステップＳＴ２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅで算出したコモンモード電圧ＬｅｖｅｌＣＭを閾値Ｋ３と比較する。比較の結果、コモンモード電圧ＬｅｖｅｌＣＭが閾値Ｋ３以上の場合（ステップＳＴ２１の判断が「ＹＥＳ」の場合）、ステップＳＴ２２において、欠落（ギャップ、スロット、またはスリット）の位置座標と、コモンモード電圧を低減するための対策とを表示する。この表示は、制御部３６が指示し、出力部４が実行する。
ステップＳＴ２１における判断が「ＮＯ」の場合、ステップＳＴ２２の処理をスキップする。前述したステップＳＴ１９ｃの判断が「ＮＯ」の場合、スリットが小さいので対策不要と判断され、同様に、ステップＳＴ２２の処理をスキップする。
【００４２】
図６に示すステップＳＴ２３において、検出部３２が、［ＳｅｇｍｅｎｔＡ］に他の欠落があるか否かを調査する。他の欠落がある場合、処理フローが図４に示すステップＳＴ１５の前に戻され、当該新たに認識された欠落に関し、ステップＳＴ１５〜ステップＳＴ２３の処理および判断が実行される。［ＳｅｇｍｅｎｔＡ］内の全ての欠落に関しステップＳＴ１５〜ステップＳＴ２３の処理および判断が終了すると、ステップＳＴ２３の判断が「ＮＯ」となる。
【００４３】
ステップＳＴ２４において、比較判断部３５が、ステップＳＴ１１で作成したセグメントリストに未処理のセグメントがあるか否かを判断する。未処理のセグメントがある場合、処理フローが図４に示すステップＳＴ１２の前に戻され、当該新たに認識された未処理セグメントに関し、ステップＳＴ１２〜ステップＳＴ２４の処理および判断が実行される。セグメントリスト内の全てのセグメントに関しステップＳＴ１２〜ステップＳＴ２３の処理および判断が終了すると、ステップＳＴ２４の判断が「ＮＯ」となる。
【００４４】
ステップＳＴ２５において、制御部３６が、ドライバ（対策が必要な欠落に対応したドライバとレシーバの組）と、ステップＳＴ２で作成したコネクタリスト内のコネクタとをそれぞれ１つ選択する。
ステップＳＴ２６において、選択したコネクタとドライバとの間に存在する電源プレートの枚数を検出部３２がカウントする。
【００４５】
ステップＳＴ２７ａで、電源プレートが０枚か否かを比較判断部３５が判断する。ステップＳＴ２７ａの判断が「ＹＥＳ」の場合、コネクタとドライバが同一の電源プレートに対し配置され、ステップＳＴ２０ａ〜ＳＴ２０ｅで算出したコモンモード電圧ＬｅｖｅｌＣＭがそのままコネクタ側に伝播すると判断される。
ステップＳＴ２７ａの判断が「ＮＯ」の場合、ステップＳＴ２７ｂで、電源プレートが１枚か否かを比較判断部３５が判断する。ステップＳＴ２７ｂの判断が「ＮＯ」の場合、ステップＳＴ２７ｃで、電源プレートが２枚か否かを比較判断部３５が判断する。
ステップＳＴ２７ｂの判断が「ＹＥＳ」の場合、ステップＳＴ２８ａにおいて、電源プレート１枚のときのコモンモード電圧ＬｅｖｅｌＣＭの伝播値ＬｅｖｅｌＰ１［ｄＢμＶ］が次式（６−１）を用いて演算部３４により算出される。ステップＳＴ２７ｃの判断が「ＹＥＳ」の場合、ステップＳＴ２８ｂにおいて、電源プレート２枚のときのコモンモード電圧ＬｅｖｅｌＣＭの伝播値ＬｅｖｅｌＰ２［ｄＢμＶ］が次式（６−１）と（６−２）を用いて演算部３４により算出される。ステップＳＴ２７ｃの判断が「ＮＯ」の場合、コネクタとドライバ間に３枚以上の電源プレートが配置されていると判断され、ステップＳＴ２８ｃにおいて、電源プレート３枚以上のときのコモンモード電圧ＬｅｖｅｌＣＭの伝播値ＬｅｖｅｌＰ３［ｄＢμＶ］が次式（６−１）〜（６−３）を用いて演算部３４により算出される。
【数６】
2004038284.tif 000003
【００４６】
図７に示すステップＳＴ２９において、比較判断部３５が、算出した伝播値ＬｅｖｅｌＰｎ（ｎ：自然数）［ｄＢμＶ］を閾値Ｋ４と比較する。
伝播値ＬｅｖｅｌＰｎが閾値Ｋ４以上の場合（ステップＳＴ２９の判断が「ＹＥＳ」の場合）、当該コネクタがアンテナとなって電磁波放射ノイズが発生する可能性があると判断される。このため、ステップＳＴ３０において、当該コネクタの番号（または位置座標）と欠落の位置座標が表示され、電磁波放射の対策が指示される。この表示は、制御部３６が指示し、出力部４が実行する。
ステップＳＴ２９における判断が「ＮＯ」の場合、ステップＳＴ３０の処理をスキップする。
【００４７】
ステップＳＴ３１において、制御部３６が、ステップＳＴ２５で選択したドライバとの関係で、他に未チェックのコネクタが存在するか否かを判断する。ステップＳＴ３１の判断が「ＮＯ」の場合、処理フローが図６に示すステップＳＴ２５の前に戻り、ドライバはそのままで、未チェックのコネクタのみを再び選択する。このステップＳＴ２５におけるコネクタの再選択からステップＳＴ３１までの処理および判断を、ステップＳＴ３１の判断が「ＹＥＳ」となるまで繰り返す。
ステップＳＴ３１の判断が「ＹＥＳ」となると、ステップＳＴ３２において、制御部３６が、ステップＳＴ２５で選択したドライバのほかに、コネクタとの関係で未チェックのドライバが存在するか否かを判断する。ステップＳＴ３２の判断が「ＮＯ」の場合、処理フローが図６に示すステップＳＴ２５の前に戻り、未チェックのドライバを再び選択する。このステップＳＴ２５におけるドライバの再選択から、ステップＳＴ３２の処理および判断を、ステップＳＴ３２の判断が「ＹＥＳ」となるまで繰り返す。
ステップＳＴ３２の判断が「ＹＥＳ」となると、ステップＳＴ３３において、制御部３６が、図３に示すステップＳＴ３で抽出した配線名の中に、未だ未チェックの配線が存在するか否かを判断する。ステップＳＴ３３の判断が「ＮＯ」の場合、処理フローが図３に示すステップＳＴ４の前に戻り、当該ステップＳＴ４〜ＳＴ３３の処理および判断を、ステップＳＴ３３の判断が「ＹＥＳ」となるまで繰り返す。
ステップＳＴ３３の判断が「ＹＥＳ」となると、ステップＳＴ３４において、欠落およびコネクタの対策を一覧表示して、当該回路基板の検証が終了する。なお、コネクタの対策は、コネクタ自身に電磁波放射対策を行うほか、コネクタに接続されるケーブルに対策する場合を含む。
【００４８】
［実施例］
以下、本実施形態の検証方法を用いて電磁波放射の可能性が高い回路基板箇所を特定し、対策表示する実施例を、図面を参照して説明する。
図１０（Ａ）は、本実施例における配線構造の断面図である。図１０（Ｂ）は、本実施例で検証した回路基板の構成を模式的に示す平面図である。
図解した回路基板６０は、互いに分離された３枚の電源プレートＰ０，Ｐ１，Ｐ２を有する。ドライバＩＣ１００（記号Ｄ）が実装される箇所に対応して電源プレートＰ０が配置され、レシーバＩＣ２００（記号Ｒ）が実装される箇所に対応して電源プレートＰ１が配置され、コネクタＮＣ１が実装される箇所に対応して電源プレートＰ２が配置されている。電源プレートＰ０とＰ１との間、電源プレートＰ１とＰ２との間に、それぞれギャップ長ＬＧ０１、ＬＧ１２のギャップが形成されている。ドライバＩＣ１００とレシーバＩＣ２００とが配線Ｅ１によって接続されている。
配線Ｅ１はマイクロストリップライン構造を有し、厚さがｔ＝０．０３［ｍｍ］、幅がＷｓ＝０．１［ｍｍ］の導電層により形成されている。配線Ｅ１は、厚さがｈ＝０．１［ｍｍ］、実効比誘電率がεｒｅｆｆ＝３．０の絶縁層５０の上に形成されている。絶縁層５０の下にギャップを有した電源プレートＰ０，Ｐ１が形成されている。電源プレートＰ０に電源電圧ＶＤＤ０が印加され、電源プレートＰ１に電源電圧ＶＤＤ１が印加される。また、図１０（Ａ）に現れていないコネクタＣＮ１の下方領域を含む箇所に、電源電圧ＶＤＤ２が印加される電源プレートＰ２が、他の電源プレートＰ０，Ｐ１と同じ階層に形成されている。電源プレートＰ０とＰ１間のギャップ長ＬＧ０１、電源プレートＰ１とＰ２間のギャップ長ＬＧ１２は、それぞれ０．３［ｍｍ］である。電源プレートＰ０〜Ｐ２の下に絶縁層５１が形成され、絶縁層５１の下に欠落がなく接地電圧ＧＮＤで保持される電源プレートＰｒが形成されている。
ドライバＩＣ１００の動作周波数は５０［ＭＨｚ］、出力パルスの幅τは１０［ｎｓ］、出力パルスの立ち上がり時間τｒは１［ｎｓ］、出力パルスの振幅電圧Ａは３．３［Ｖ］である。
【００４９】
以上の回路基板を、図３〜図７に示すフローチャートに従って検証した。ここで、実施例の検証フローの流れを図３〜図７に太い矢印で示した。
ステップＳＴ１において、初期条件として、Ｋ１（最大適用周波数ｆｘ）＝１０００［ＭＨｚ］、閾値Ｋ２＝８０［ｄＢμＶ］、閾値Ｋ３＝７０［ｄＢμＶ］、閾値Ｋ４＝６０［ｄＢμＶ］、定数Ｋ５＝０．１［ｍｍ］、定数Ｋ６＝０．５［ｍｍ］を設定した。
ステップＳＴ２において、ケーブル接続が予定されているコネクタ番号としてＣＮ１を抽出し、コネクタリスト｛ＣＮ１｝を作成した。
ステップＳＴ３において、配線名｛Ｅ１｝を抽出した。
ステップＳＴ４において、配線が接続されている部品を抽出し、抽出した部品からドライバのリスト｛ＩＣ１００｝とレシーバのリスト｛ＩＣ２００｝を作成した。
ステップＳＴ５において、ドライバとレシーバの組合せリスト｛ＩＣ１００，ＩＣ２００｝を作成した。
ステップＳＴ６において、ドライバのＩＢＩＳモデルデータから、パルス幅τ＝１０．０［ｎｓ］、パルスの立ち上がり時間τｒ＝１．０［ｎｓ］、パルスの振幅電圧Ａ＝３．３Ｖを抽出した。
【００５０】
１／π・τｒが最大適用周波数ｆｘ（１０００［ＭＨｚ］）より小さいので、ステップＳＴ７ａの判断が「ＹＥＳ」となる。したがって、ステップＳＴ８ａにおいて式（１−３）を用いて演算を行い、最大適用周波数ｆｘにおける配線Ｅ１のエネルギーレベルＬｅｖｅｌｆｘ＝９０．５［ｄＢμＶ］を算出した。
ステップＳＴ９において、エネルギーレベルＬｅｖｅｌｆｘ＝９０．５［ｄＢμＶ］を閾値Ｋ２＝８０［ｄＢμＶ］と比較し、エネルギーレベルＬｅｖｅｌｆｘが閾値Ｋ２より大きいためステップＳＴ９の判断が「ＹＥＳ」となった。
最大適用周波数ｆｘが３［ＧＨｚ］より小さいため、ステップＳＴ１０において式（２−１）が適用され、式（２−１）を用いた演算により、理想基準電圧レベルＬｅｖｅｌＧ＝２０．５［ｄＢμＶ］を算出した。
【００５１】
ステップＳＴ１１において、ドライバＩＣ１００からレシーバＩＣ２００に向かって配線Ｅ１の配線構造を調査し、配線構成リスト｛ＳｅｇｍｅｎｔＡ｝を作成した。
ステップＳＴ１２において、配線構成リスト｛ＳｅｇｍｅｎｔＡ｝からセグメント［ＳｅｇｍｅｎｔＡ］を選択した。
ステップＳＴ１３において、配線Ｅ１（［ＳｅｇｍｅｎｔＡ］）と対向する電源プレートの領域に欠落があるか否か、欠落がある場合、その形状の種類は何かを調べた。
電源プレートＰ０と電源プレートＰ１の間にプレート間のギャップが存在するため、ステップＳＴ１４およびステップＳＴ１５の判断がともに「ＹＥＳ」となった。
ステップＳＴ１６において、図１０（Ｂ）に図示したように原点を定め、欠落箇所を座標（５０，８０）として保存した。
【００５２】
欠落がギャップであるため、ステップＳＴ１７ａの判断が「ＹＥＳ」となり、ステップＳＴ２０ａにおいて式（３）を用いた演算を行い、コモンモード電圧ＬｅｖｅｌＣＭ＝７０．５［ｄＢμＶ］を算出した。
ステップＳＴ２１において、コモンモード電圧ＬｅｖｅｌＣＭ＝７０．５［ｄＢμＶ］を閾値Ｋ３＝７０［ｄＢμＶ］と比較し、エネルギーレベルＬｅｖｅｌｆｘが閾値Ｋ３より大きいためステップＳＴ２１の判断が「ＹＥＳ」となった。
ステップＳＴ２２において、ギャップの座標（５０，８０）と、コモンモード電圧ＬｅｖｅｌＣＭ＝７０．５［ｄＢμＶ］を表示した。
本例の場合、欠落が１つのギャップのみで配線も１本なので、ステップＳＴ２３およびステップＳＴ２４の判断がともに「ＮＯ」となった。
【００５３】
ステップＳＴ２５においてコネクタリストからコネクタ［ＣＮ１］を選択し、ステップＳＴ２６において、ドライバＩＣ１００とコネクタＣＮ１の間の電源プレートの枚数をカウントした。
電源プレートの枚数が２枚なので、ステップＳＴ２７ａおよびＳＴ２７ｂの判断が「ＮＯ」、ステップＳＴ２７ｃの判断が「ＹＥＳ」となった。
ステップＳＴ２８ｂにおいて式（６−２）を用いた演算を行い、電源プレートが２枚の場合のコモンモード電圧の伝播値ＬｅｖｅｌＰ２＝６４．５［ｄＢμＶ］を算出した。
【００５４】
ステップＳＴ２９において、コモンモード電圧の伝播値ＬｅｖｅｌＰ２＝６４．５［ｄＢμＶ］を閾値Ｋ４＝６０［ｄＢμＶ］と比較し、伝播値ＬｅｖｅｌＰ２＝６４．５［ｄＢμＶ］が閾値Ｋ４より大きいためステップＳＴ２９の判断が「ＹＥＳ」となった。
【００５５】
ステップＳＴ３０において、コネクタ番号（ＣＮ１）、ギャップの座標（５０，８０）、および電磁波放射対策を指示した。本実施例では、ステップＳＴ２２の欠落に関する対策指示と、コネクタに関する対策指示を、本ステップＳＴ３０で一括して行う。具体的な指示の表示は、例えば以下の文言が例示できる。
対策１：「プレート形状を変更し、または、配線の引き回し（配置の箇所と形状）を変更して、配線が交差するギャップの箇所を減らして下さい。」
対策２：「配線が交差するギャップ箇所の近くにコンデンサを追加して、リターンパスをバイパスして下さい。」
対策３：「同じ電位のプレートにギャップがある場合は、配線の両側にガード配線（信号線幅の２倍以上の配線）を配置して、リターンパスを形成して下さい。」
対策４：「高レベルのコモンモードノイズの伝搬が予想される、ケーブルが接続される予定のコネクタについて、その電源端子またはグランド端子にノイズ対策部品が挿入されていない場合に、ノイズ対策部品の追加を検討して下さい。」
【００５６】
本例の場合、コネクタおよびドライバが１つで、配線も１本なので、ステップＳＴ３１〜ＳＴ３３の判断が全て「ＹＥＳ」となり、ステップＳＴ３４でギャップの対策とコネクタの対策を一覧表示すると、当該回路基板の検証処理が終了した。
【００５７】
前述した式の妥当性を検証するために、１本の信号線、絶縁層、接地電位プレートが積層された構造の回路基板を用意し、適宜アンテナを立てて放射電磁波のエネルギーレベルを測定した。
図１１（Ａ）に４つのプレートＰ０〜Ｐ３に分けた接地電位プレートと、信号線との関係を示す。幅４０ｍｍのプレートを４つのプレートＰ０〜Ｐ３に分割し、各プレート間にギャップを形成した。プレートＰ０〜Ｐ３の上層導電層によって信号線を形成した。プレートＰ０の上方の信号線長は５０ｍｍ、プレートＰ１の上方の信号線長は２０ｍｍ、プレートＰ２の上方の信号線長は３０ｍｍであった。信号線の特性インピーダンスは５０Ωであり、５０Ωの負荷抵抗ＲをプレートＰ１の上方で信号線途中に挿入した。プレートＰ０とＰ１とのギャップ付近にアンテナを立てて放射電磁波のエネルギーレベルを測定した。この測定箇所を▲１▼で示す。同様に、プレートＰ１とＰ２とのギャップ付近、プレートＰ２とＰ３とのギャップ付近にそれぞれアンテナを立てて放射電磁波のエネルギーレベルを測定した。この測定箇所を▲２▼および▲３▼で示す。
【００５８】
図１１（Ａ）に示す回路基板を図３〜図５のフロー図に従って検証し、最大適用周波数ｆｘが１ＧＨｚのときのコモンモード電圧ＬｅｖｅｌＣＭを、式（１−１）〜式（３）を用いて計算により求めた。その結果、▲１▼におけるコモンモード電圧として入力から−２０ｄＢμＶの値が算出された。また、▲１▼におけるコモンモード電圧の伝播値を式（６−１），（６−２）を用いて計算により求めた。その結果、▲２▼では▲１▼から−１８ｄＢμＶの伝播値ＬｅｖｅｌＰ１が算出され、▲３▼では▲２▼から−６ｄＢμＶの伝播値ＬｅｖｅｌＰ２が算出された。
【００５９】
図１１（Ｂ）のグラフに、図１１（Ａ）においてプレートＰ０側の信号線端から入力するパルスの周波数を変化させ、３本のアンテナからの放射電磁波のエネルギーレベルを測定した結果を示す。グラフの横軸は入力パルスの周波数ｆ［Ｈｚ］であり、１目盛りを０．３［ＧＨｚ］とした。グラフの縦軸は放射エネルギーレベルを示し、１目盛りを１０［ｄＢμＶ］とした。
それぞれの測定箇所▲１▼〜▲３▼での放射エネルギーレベルが周波数ｆに対し図示のように変化した。入力をリファレンス値としたときに、最大適用周波数ｆｘにおけるエネルギーレベル差をグラフから読み取った。▲１▼では入力から−２０ｄＢμＶの値、▲２▼では▲１▼から−１４．５ｄＢμＶの値、▲３▼では▲２▼から−８ｄＢμＶの値が得られた。これらの値は、式（１−１）〜式（３）、式（６−１）、（６−２）を用いて計算により求めたコモンモード電圧やその伝播値とおおよそ一致しており、本実施形態の回路基板の検証方法の精度が高いことを確かめることができた。
【００６０】
本実施形態における回路基板の検証方法によれば、ギャップ、スロット、スリットと言った回路基板の修正該当箇所が多数存在した場合、どの箇所が電磁波放射に影響度が高いかが容易に判定できる。したがって、どの箇所から修正すべきかを基板設計期間内に判断することができる。また、検証作業の効率が高くなり、電磁波放射の発生量の多い箇所を基板設計期間内に修正しきれないといったことがない。さらに、分離した電源プレートのギャップが検出できるので、電磁波放射の発生量の多い箇所を見逃すことがなくなり、基板全体から見た電磁波放射を大幅に抑えることができる。
【００６１】
予め指定しておいたケーブルが接続されるコネクタへ伝わるコモンモード電圧の伝播値が計算できる。伝播値とコネクタ位置が表示されるので、コネクタやケーブルに電磁波放射抑制の対策を施す優先度が容易に判断できる。結果として、電磁波放射のアンテナとなる部分がない、あるいはきわめて少ない回路基板を効率よく設計できる。
【００６２】
本実施形態における回路基板の検証装置がマイクロコンピュータ構成の場合、以上の利益を得るために行うコモンモード電圧やコネクタへの伝播値の計算を実現するための仕様変更が制御プログラムの変更で対処できる。このため、従来の設計工程を大幅に変えることがなく、また、設計コストを大幅に上昇することがない。むしろ、設計効率が向上するため設計コストの大幅な低減が可能となる。
【００６３】
【発明の効果】
本発明に係る回路基板の検証方法によれば、電源層の欠落が複数ある場合、欠落ごとに、コモンモード電圧が算出され、コモンモード電圧値が欠落位置とともに表示される。このため、電磁波放射抑制の対策を施す欠落の優先順位が容易に判断できる。
本発明の係る回路基板の検証装置によれば、検出部、演算部、および出力部といった回路基板の検証装置が通常有する構成に、コモンモード電圧の測定の機能を付加することにより実現できる。したがって、マイクロコンピュータ構成の装置において、これらの機能の実現は制御プログラムの変更で対処できる。出力部からの表示を見れば、上記した検証方法と同様、電磁波放射抑制の対策を施すべき欠落の優先順位が容易に判断できる。
【００６４】
本発明の回路基板の他の検証方法によれば、上記検証方法と同様に欠落修正の優先順位付けが容易であるばかりでなく、ケーブルが接続されることによって電磁波放射のアンテナとなってしまうコネクタへのコモンモード電圧の伝播値を計算により求めることができる。このため、コネクタが複数ある場合、コネクタあるいはケーブルに電磁波放射抑制の対策を行うときの優先順位が容易に判断できる。
本発明に係る回路基板の他の検証装置によれば、検出部、演算部、および出力部といった回路基板の検証装置が通常有する構成に、コモンモード電圧の測定と伝播値の測定の機能を付加することにより実現できる。したがって、マイクロコンピュータ構成の装置において、これらの機能の実現は制御プログラムの変更で対処できる。出力部からの表示を見れば、上記した検証方法と同様、電磁波放射抑制の対策を施すべき欠落とコネクタの優先順位が容易に判断できる。
【図面の簡単な説明】
【図１】本発明の実施形態における回路基板の検証装置の概略構成を示すブロック図である。
【図２】（Ａ）〜（Ｃ）は回路基板の基本構成を示す平面図である。（Ｄ）は（Ａ）〜（Ｃ）の全ての回路基板に共通する断面構造図である。
【図３】本発明の実施形態における回路基板の検証方法の手順を示すフロー図であり、開始〜ステップＳＴ９を示す。
【図４】図３に続く検証方法の手順を示すフロー図であり、ステップＳＴ１０〜ＳＴ１６を示す。
【図５】図４に続く検証方法の手順を示すフロー図であり、ステップＳＴ１７ａ〜ＳＴ２２を示す。
【図６】図５に続く検証方法の手順を示すフロー図であり、ステップＳＴ２３〜ＳＴ２８ｃを示す。
【図７】図６に続く検証方法の手順を示すフロー図であり、ステップＳＴ２９〜終了を示す。
【図８】本発明の実施形態で配線のエネルギー算出に用いた、信号電圧レベルの周波数特性の近似直線グラフである。
【図９】本発明の実施形態で配線のエネルギー算出に用いた、パルス信号に関するパラメータを示す波形図である。
【図１０】（Ａ）は本発明の一実施例における配線構造の断面図である。（Ｂ）は当該実施例で検証した回路基板の構成を模式的に示す平面図である。
【図１１】（Ａ）は４分割接地電位プレートと信号線との関係を示す図である。（Ｂ）は信号線端から入力するパルスの周波数を変化させ、３本のアンテナからの放射電磁波のエネルギーレベルを測定した結果を示すグラフである。
【図１２】（Ａ）および（Ｂ）は先行技術文献において検証する回路基板において電源プレーンの欠落を示す平面図である。
【符号の説明】
１…回路基板の検証装置、２−１…第１入力部、２−２…第２入力部、３…本体部、４…出力部、１０…回路基板、１１…ドライバ、１２…レシーバ、１３…信号線、１４…コネクタ、２０…回路基板、２１…ドライバ、２２…レシーバ、２３…信号線、３１…変換部、３２…検出部、３３…記憶部、３４…演算部、３５…比較判断部、３６…制御部、４０…回路基板、４１…ドライバ、４２…レシーバ、４３…信号線、５０，５１…絶縁層、６０…回路基板、ＣＮ１…コネクタ、Ｅ１…配線、Ｇ０１，Ｇ１２…ギャップ、ＬｅｖｅｌＣＭ…コモンモード電圧、ＬｅｖｅｌＰ１，ＬｅｖｅｌＰ２，ＬｅｖｅｌＰ３，ＬｅｖｅｌＰｎ…伝播値、ＬＧ…ギャップ長、Ｐ，Ｐ０〜Ｐ６，Ｐｒ…電源プレート、ＳＩ…スリット、ＳＯ…スロット、Ｗｓｉ…スリット幅、Ｗｓｏ…スロット幅
【図１】
2004038284.tif 000004
【図２】
2004038284.tif 000005
【図３】
2004038284.tif 000006
【図４】
2004038284.tif 000007
【図５】
2004038284.tif 000008
【図６】
2004038284.tif 000009
【図７】
2004038284.tif 000010
【図８】
2004038284.tif 000011
【図９】
2004038284.tif 000012
【図１０】
2004038284.tif 000013
【図１１】
2004038284.tif 000014
【図１２】
2004038284.tif 000015