(57)【要約】【課題】  内部電極層形成の際の球状化による内部電極層の途切れの防止、すなわち、電極実効面積の低下を抑制して、高い静電容量が得られる積層型チップコンデンサを提供する。【解決手段】  誘電体層と内部電極層とが交互に積層された素子本体を有する積層型チップコンデンサであって、内部電極層は、卑金属の内部電極主要層と、この内部電極主要層中に埋設されたセラミック粒子とを有するコンポジット構造をしてなるように構成される。【選択図】  図４
2004311985.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層と内部電極層とが交互に積層された素子本体を有する積層型チップコンデンサであって、
前記内部電極層は、卑金属の内部電極主要層と、この内部電極主要層中に埋設されたセラミック粒子とを有するコンポジット構造をしてなることを特徴とする積層型チップコンデンサ。
【請求項２】
前記内部電極主要層中に埋設されたセラミック粒子の断面積表示の含有割合は、１．０〜２０％である請求項１に記載の積層型チップコンデンサ。
【請求項３】
前記埋設されたセラミック粒子の平均粒子径は、前記内部電極層の厚さの２／３以下（零を含まない）である請求項１または請求項２に記載の積層型チップコンデンサ。
【請求項４】
誘電体層と内部電極層とが交互に積層された素子本体を有する積層型チップコンデンサの製造方法であって、
該方法は、
誘電体層を形成するための誘電体層形成用ペーストを準備する工程と、
内部電極を形成するための内部電極形成用ペーストを準備する工程と、
前記誘電体層形成用ペーストおよび内部電極形成用ペーストを用いて素子本体の途中形態であるチップ状積層体を形成する工程と、
前記チップ状積層体を焼成する焼成工程と、を有し、
前記内部電極形成用ペーストは、電極として作用する内部電極主要層を形成するための卑金属粒子と、セラミック粒子とを含有し、
前記チップ状積層体の焼成工程は、焼成温度２００〜１０００℃の第１の焼成工程と、第１の焼成工程の後に行なわれ、第１の焼成工程における焼成温度よりも高い温度で焼成される第２の焼成工程とを有してなることを特徴とする積層型チップコンデンサの製造方法。
【請求項５】
前記内部電極形成用ペースト中のセラミック粒子の含有率は卑金属の固形分に対する固形分換算で、０．１〜４０ｗｔ％である請求項４に記載の積層型チップコンデンサの製造方法。
【請求項６】
前記内部電極形成用ペースト中に含有される卑金属粒子の平均粒子径は０．４μｍ以下（零を含まない）であり、セラミック粒子の平均粒子径は０．１μｍ以下（零を含まない）である請求項４または請求項５に記載の積層型チップコンデンサの製造方法。
【請求項７】
前記第１の焼成工程は、主として内部電極形成用ペーストに添加されているセラミック粒子を内部電極層内部に閉じ込めつつ内部電極層を焼成形成するために行なわれ、前記第２の焼成工程は、主としてセラミック粒子を内部電極層内部に閉じ込めたまま誘電体層を焼成形成するために行なわれる請求項４ないし請求項６のいずれかに記載の積層型チップコンデンサの製造方法。
【請求項８】
前記第１の焼成工程は、還元雰囲気中で行なわれる請求項４ないし請求項７のいずれかに記載の積層型チップコンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型チップコンデンサおよびその製造方法に関する。
【背景技術】
【０００２】
一般にいわゆる積層型のチップコンデンサは、内部電極層を構成する例えばＮｉ含有ペーストと、誘電体層を構成する誘電体層形成用ペーストから予め作製された誘電体セラミックグリーンシートを交互に積層した後、焼成することにより製造される。積層に際しては、同体積での静電容量増大のため薄層多層化が求められているために内部電極層と誘電体層の厚さはさらなる薄層化が求められている。
【０００３】
このような積層体の焼成に際しては、一般に、焼成温度の異なる誘電体層形成材料（セラミック材料）と、内部電極層形成材料（例えばＮｉ）を同時に焼成するために、焼成温度は直接、誘電体層形成材料の焼結温度まで上昇される。
【０００４】
しかしながら、このような方法で内部電極層形成材料と誘電体層形成材料の同時焼成を行なうと、誘電体層形成用材料と比べて焼成温度の低い内部電極層形成材料は、高い焼成温度のために焼結が急激かつ過度に進み、いわゆる球状化による内部電極の途切れが生じる。つまり、シート状に形成されるべき層状体のいたるところに無数の穴が空いた、いわゆる虫食い状態のシート体（内部電極層）が形成されることになる。さらに内部電極の球状化は、誘電体層と内部電極層とが剥がれるいわゆるデラミネーションを誘発させる原因になるとも言われている。
【０００５】
このような球状化がおこると、内部電極の実効面積（電極被覆率）が低下しコンデンサの静電容量を下げてしまう。このため、現状では、内部電極の途切れによる実効面積の低下を見込んでコンデンサの設計をすることが必要となっている。内部電極の実効面積の低下は、それを補うだけの積層数が必要となり、小型化かつ大静電容量化の妨げとなってしまう。
【０００６】
このような問題に対処するために、特開平１１−３５４３７４号公報には、内部電極を形成させるに際し、導電ペーストの仕様を、金属粉末と、金属粒子の平均粒子径の１／２以下の平均粒子径のセラミック粉末とを含み、セラミック粉末が全固形分の２〜４０重量％を占めるように設定し、この導電ペーストを焼成させて電極を形成させる旨の提案がなされている。しかしながら、この提案では、電極と誘電体層の焼成を通常の条件、すなわち、非酸化性雰囲気のもと１２４０℃の焼成温度で行なっている。そのため、焼成中、ないし焼成後の内部電極層内には、セラミック粉末が残ることができず、内部電極の実効面積の低下を十分に防止する作用を発揮させることができない。すなわち、上記特許文献１では焼成に際しセラミック層（誘電体層）側に内部電極形成用導電ペースト中のセラミック粉末が徐々に排出されしまう（段落〔００２２〕）。
【０００７】
また、特開２０００−２３２０３２号公報には、内部電極形成用の粒子を、ニッケルとチタン酸塩との粒状一体化物として用い、誘電体層と内部電極との焼結に伴う収縮差をする旨の提案がなされている。しかしながら、この場合もやはり通常行なわれる焼成条件では、電極実効面積の低下を十分に防止することはできないと言える。また、ニッケルとチタン酸塩との粒状一体化物を安定して製造するための余分な工程も必要とされる。
【０００８】
また、特開平１１−１２４６０２号公報や特開２００２−３４８６０３号公報には、Ｎｉ金属粒子周囲に焼結温度の高いものをコーティングすることにより、焼結開始温度を高温側へシフトさせ誘電体層の焼結温度に近づけ電極の球状化を抑制させる旨の提案がなされている。しかしながら、これらの提案では、内部電極の焼結温度を高温へシフトさせることはできても、高温へシフトさせるために施した或いは加えた物質は、誘電体層の焼結時に誘電体層へと拡散してしまい、特に誘電体層が薄層の場合に誘電体層の組成が変化し本来の特性が得られないといった問題が生じる。また、高温へシフトさせるために施した或いは加えた物質が誘電体層と同じ組成である場合でも、誘電体の焼結時に誘電体層側へ拡散していき、内部電極層の緻密性が失われ、内部電極の途切れが生じるといった問題が残ってしまう。
【０００９】
【特許文献１】特開平１１−３５４３７４号公報
【特許文献２】特開２０００−２３２０３２号公報
【特許文献３】特開平１１−１２４６０２号公報
【特許文献４】特開２００２−３４８６０３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
このような実状のもとに本発明は創案されたものであり、その目的は、内部電極層形成の際の球状化を抑制して内部電極層の途切れの防止、すなわち、内部電極の実効面積の低下を防止して、高い静電容量が得られる積層型チップコンデンサを提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明らが内部電極層形成の際の球状化を防止するために、内部電極の構造およびチップ状積層体の焼成条件について鋭意研究を進めた結果、所定の内部電極構造が実現できた場合にはじめて内部電極層の球状化が抑制され、電極被覆率が格段と向上することが確認でき、本発明に至ったものである。さらに上記所定の内部電極構造は、特定の焼成条件の場合に顕著に実現することが確認でき本発明に至ったものである。
【００１２】
すなわち、本発明は、誘電体層と内部電極層とが交互に積層された素子本体を有する積層型チップコンデンサであって、前記内部電極層は、卑金属の内部電極主要層と、この内部電極主要層中に埋設されたセラミック粒子とを有するコンポジット構造をしてなるように構成される。
【００１３】
また、本発明の好ましい態様として、前記内部電極主要層中に埋設されたセラミック粒子の断面積表示の含有割合は、１．０〜２０％となるように構成される。
【００１４】
また、本発明の好ましい態様として、前記埋設されたセラミック粒子の平均粒子径は、前記内部電極層の厚さの２／３以下（零を含まない）となるように構成される。
【００１５】
また、本発明は、誘電体層と内部電極層とが交互に積層された素子本体を有する積層型チップコンデンサの製造方法であって、該方法は、誘電体層を形成するための誘電体層形成用ペーストを準備する工程と、内部電極を形成するための内部電極形成用ペーストを準備する工程と、前記誘電体層形成用ペーストおよび内部電極形成用ペーストを用いて素子本体の途中形態であるチップ状積層体を形成する工程と、前記チップ状積層体を焼成する焼成工程と、を有し、前記内部電極形成用ペーストは、電極として作用する内部電極主要層を形成するための卑金属粒子と、セラミック粒子とを含有し、前記チップ状積層体の焼成工程は、焼成温度２００〜１０００℃の第１の焼成工程と、第１の焼成工程の後に行なわれ、第１の焼成工程における焼成温度よりも高い温度で焼成される第２の焼成工程とを有してなるように構成される。
【００１６】
また、本発明の好ましい態様として、前記内部電極形成用ペースト中のセラミック粒子の含有率は、卑金属の固形分に対する固形分換算で、０．１〜４０ｗｔ％となるように構成される。
【００１７】
また、本発明の好ましい態様として、前記内部電極形成用ペースト中に含有される卑金属粒子の平均粒子径は０．４μｍ以下（零を含まない）であり、セラミック粒子の平均粒子径は０．１μｍ以下（零を含まない）となるように構成される。
【００１８】
また、本発明の好ましい態様として、前記第１の焼成工程は、主として内部電極形成用ペーストに添加されているセラミック粒子を内部電極層内部に閉じ込めつつ内部電極層を焼成形成するために行なわれ、前記第２の焼成工程は、主としてセラミック粒子を内部電極層内部に閉じ込めたまま誘電体層を焼成形成するために行なわれる。
【００１９】
また、本発明の好ましい態様として、前記第１の焼成工程は、還元雰囲気中で行なわれる。
【発明の効果】
【００２０】
本発明は、誘電体層と内部電極層とが交互に積層された素子本体を有する積層型チップコンデンサであって、前記内部電極層は、卑金属の内部電極主要層と、この内部電極主要層中に埋設されたセラミック粒子とを有するコンポジット構造をしてなるように構成されているので、内部電極層形成の際の球状化による内部電極層の途切れの防止、すなわち、電極実効面積の低下を抑制でき、高い静電容量が得られる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について説明する。
まず、本発明の要部を説明する前に、本発明の対象となる一般的な積層型チップコンデンサの概略構成について、図１〜図３を参照しつつ説明する。図１は、積層型チップコンデンサの一実施形態を示す斜視図であり、図２は、図１に示される積層型チップコンデンサのＡ−Ａ線矢視断面図であり、図３は、積層構造の形成過程を分かりやすく説明するための斜視図である。
【００２２】
図１〜図３に示されるように、本発明の積層型チップコンデンサ１は、第１内部電極層２３と第２内部電極層２８とが誘電体層７を介して交互に積層された素子本体２と、この素子本体２の対向する端面に設けられた一対の外部電極１１，１５とを備えている。素子本体２は、通常、直方体形状とされるが、特に形状に制限はない。また、素子本体２の寸法も特に制限はなく、用途に応じて適宜設定することができ、例えば、（０．６〜５．６ｍｍ）×（０．３〜５．０ｍｍ）×（０．３〜２．５ｍｍ）程度の大きさとすることができる。
【００２３】
本発明における内部電極層２３、２８は、上述したように誘電体層７を介して交互に積層された第１内部電極層２３と第２内部電極層２８から構成されている。このような構造を形成するための好適例が図３に示されており、この図によれば、誘電体層７と第１内部電極層２３を有するシート体７３と、誘電体層７と第２内部電極層２８を有するシート体７８とが互いに順次繰り返し多層に積層される。
【００２４】
積層される第１内部電極層２３は、図３に示されるように前記第１外部電極１１側に露出する接続部２３ａを有し、この接続部２３ａは第１外部電極１１に接続されている。図３に示されるごとく第１内部電極層２３は、誘電体層７との関係で、誘電体層７の外周枠から露出している部分は接続部２３ａのみ（より正確には接続部の端部のみ）である。
【００２５】
この一方で、積層される第２内部電極層２８は、図３に示されるように第２外部電極１５側に露出する接続部２８ａを有し、この接続部２８ａは第２外部電極１５に接続されている。図３に示されるごとく第２内部電極層２８は、誘電体層７との関係で、誘電体層７の外周枠から露出している部分は接続部２８ａのみ（より正確には接続部２８ａの端部のみ）である。
【００２６】
なお、本発明では、第１内部電極層２３と第２内部電極層２８とをまとめて単に、「内部電極層２３，２８」と表現することもある。
【００２７】
本発明の積層型チップコンデンサ１における要部について、図４の内部電極層２３，２８の断面模式図を参照しつつ説明する。図４は、図２の断面図における内部電極層の一部分を拡大した模式図である。
【００２８】
図４において、本発明の内部電極層２３（２８）は、卑金属の内部電極主要層２０と、この内部電極主要層中に埋設されたセラミック粒子７０とを有するコンポジット構造を備えている。卑金属の内部電極主要層２０は、内部電極層の本質的機能を発揮させる主成分であり、塗設されるペースト中の固形分の大部分を占めている。ペースト中では、通常、卑金属の粒子状物の形態で含有されている。
【００２９】
このような内部電極主要層２０中に埋設されたセラミック粒子７０の断面積表示の含有割合は、１．０〜２０％、より好ましくは１．５〜１８％、さらに好ましくは２．０〜１０％とされる。この値が１．０％未満であると、セラミック粒子によるＮｉ等の内部電極層の球状化抑制効果が十分に発揮されないという不都合が生じる。また、この値が２０％を超えると、内部電極層の連続性が失われ途切れと同様の実効面積の低下が生じてしまうという不都合が生じる。
【００３０】
本発明でいう「断面積表示の含有割合」は、後述するように積層型チップコンデンサを内部電極層の平面に対して垂直な面で破断して、その破断面を走査形電子顕微鏡（ＳＥＭ）にて５０００倍で拡大観察し、内部電極層内部に埋包しているセラミック粒子の割合を画像から面積比率に計算して含有割合（平均値）としている。換言すれば、所定断面において観察されるセラミック粒子の総和面積がその電極面積に対して何％を占めているかを示す数値である。
【００３１】
本発明において、前記埋設されたセラミック粒子の平均粒子径は、前記内部電極層の厚さの２／３以下（零を含まない）とされる。この値が２／３を超えると内部電極層の連続性が失われ途切れと同様の実効面積の低下が生じてしまうという不都合が生じる。この値の下限値は、零とはならないが、使用されるセラミック粒子の平均粒子径がÅ単位やｎｍ単位の極めて細かい微粒子であることもあり、下限の数値表示は限りなく零に近い値となる。下限値を強いて例示すれば、１／１００００程度とされる。
【００３２】
以下、積層型チップコンデンサ１を構成する各構成部材の材料について説明する。
〔内部電極層２３，２８〕
本発明における内部電極層２３，２８は、前述したように卑金属の内部電極主要層２０と、この内部電極主要層２０中に埋設されたセラミック粒子７０とを有するコンポジット構造を形成している。以下各部材ごとに説明する。
【００３３】
内部電極主要層２０
実質的に電極として作用する卑金属の導電材から構成される。具体的には、ＮｉまたはＮｉ合金が好ましい。Ｎｉ合金としては、Ｍｎ、Ｃｒ、Ｃｏ、Ａｌ、Ｗ等の１種以上とＮｉとの合金が好ましく、合金中のＮｉ含有量は９５重量％以上であることが好ましい。また、ＮｉまたはＮｉ合金中には、Ｐ、Ｃ、Ｎｂ、Ｆｅ、Ｃｌ、Ｂ、Ｌｉ、Ｎａ、Ｋ、Ｆ、Ｓ等の各種微量成分が０．１重量％以下含有されてもよい。焼成前のペースト中に含有される状態での平均粒子径は、０．４μｍ以下、特に、０．０１〜０．２μｍとすることが望ましい。より高度な薄層化を実現できるようにするためである。
【００３４】
内部電極層（内部電極主要層）の厚みは、積層型チップコンデンサの用途等に応じて適宜設定することができ、例えば、０．５〜５μｍ、特に０．５〜２．５μｍ程度とすることができる。
【００３５】
セラミック粒子７０
前記セラミック粒子７０は、本発明の効果を発現させる作用を奏するものであれば、特に限定されることはないが、このものは焼成の際に、ある割合で誘電体層側に移動して取り込まれてしまうことを考慮すれば、誘電体層７を構成する主材料と同一材料、または、添加物元素から構成されることが望ましい。
【００３６】
具体的には、誘電体層に使用する誘電体材料、例えば、酸化チタン系、チタン酸系複合酸化物、あるいは、これらの混合物等を使用することができる。
【００３７】
酸化チタンとしては、必要に応じてＮｉＯ、ＣｕＯ、Ｍｎ3Ｏ4、Ａｌ2Ｏ3、ＭｇＯ、ＳｉＯ2等を総量で０．００１〜３０重量％程度の範囲で含有するＴｉＯ2等が挙げられる。
【００３８】
また、チタン酸系複合酸化物としては、チタン酸バリウム（ＢａＴｉＯ3）等が挙げられる。Ｂａ／Ｔｉの原子比は、０．９５〜１．２０の範囲が好ましく、チタン酸バリウムには、ＭｇＯ、ＣａＯ、Ｍｎ3Ｏ4、Ｙ2Ｏ3、Ｖ2Ｏ5、ＺｎＯ、ＺｒＯ2、Ｎｂ2Ｏ5、Ｃｒ2Ｏ3、Ｆｅ2Ｏ3、Ｐ2Ｏ5、ＳｒＯ、Ｎａ2Ｏ、Ｋ2Ｏ、Ｌｉ2Ｏ、ＳｉＯ2、ＷＯ3等が総量で０．００１〜３０重量％程度の範囲で含有されてもよい。
【００３９】
その他、Ｂａ、Ｃａ、Ｓｒ、Ｔｉ、Ｚｒ、Ｍｇ、Ｍｎ、Ｖ、Ｙ、Ｃｒ、Ｎｂ、Ｓｉ、Ｋ、Ｎａ、Ｌｉ、Ｂ、Ｓｃ、Ｈｆ、Ａｌ、Ｗ、ランタノイド系（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）等の１つまたは２つ以上の組み合わせの酸化化合物からなるセラミック粒子であってもよい。
【００４０】
セラミック粒子の粒径は、電極層内に完全に埋設される粒径であれば特に制限はないが、薄層化に対応できるように、その平均粒子径は、０．１μｍ以下（零を含まない）とされる。上述したように使用されるセラミック粒子の平均粒子径はｎｍ単位の極めて細かい微粒子であることもあり、下限の数値表示は限りなく零に近い値（例えば、２０ｎｍ程度）とされる。
【００４１】
〔誘電体層７〕
本発明の積層型チップコンデンサ１を構成する誘電体層に使用する誘電体材料としては、特に制限はなく、種々の誘電体材料を使用することができる。例えば、酸化チタン系、チタン酸系複合酸化物、あるいは、これらの混合物等を使用することができる。
【００４２】
酸化チタンとしては、必要に応じてＮｉＯ、ＣｕＯ、Ｍｎ3Ｏ4、Ａｌ2Ｏ3、ＭｇＯ、ＳｉＯ2等を総量で０．００１〜３０重量％程度の範囲で含有するＴｉＯ2等が挙げられる。
【００４３】
また、チタン酸系複合酸化物としては、チタン酸バリウム（ＢａＴｉＯ3）等が挙げられる。Ｂａ／Ｔｉの原子比は、０．９５〜１．２０の範囲が好ましく、チタン酸バリウムには、ＭｇＯ、ＣａＯ、Ｍｎ3Ｏ4、Ｙ2Ｏ3、Ｖ2Ｏ5、ＺｎＯ、ＺｒＯ2、Ｎｂ2Ｏ5、Ｃｒ2Ｏ3、Ｆｅ2Ｏ3、Ｐ2Ｏ5、ＳｒＯ、Ｎａ2Ｏ、Ｋ2Ｏ、Ｌｉ2Ｏ、ＳｉＯ2、ＷＯ3等が総量で０．００１〜３０重量％程度の範囲で含有されてもよい。
【００４４】
その他、Ｂａ、Ｃａ、Ｓｒ、Ｔｉ、Ｚｒ、Ｌａ、Ｍｇ、Ｍｎ、Ｖ、Ｙ、Ｃｒ、Ｎｂ、Ｓｉ、Ｋ、Ｎａ、Ｌｉ、Ｂ、Ｓｃ、Ｈｆ、Ａｌ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｗ等の１つまたは２つ以上の組み合わせの酸化化合物を誘電体材料として使用することもできる。例えば、（Ｃａ,Ｓｒ）（Ｔｉ,Ｚｒ）Ｏ3（ＣａＳｒ／ＴｉＺｒ比０．６〜１．２）を挙げることができる。このものは、必要に応じてＢａ、Ｌａ、Ｍｇ、Ｍｎ、Ｖ、Ｙ、Ｃｒ、Ｎｂ、Ｓｉ、Ｋ、Ｎａ、Ｌｉ、Ｂ、Ｓｃ、Ｈｆ、Ａｌ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｗが０．００１〜３０重量％程度の範囲で含有されていても良い。
【００４５】
また、焼成温度、線膨張率の調整等のため、ＳｉＯ2またはＢａ、Ｃａ、Ｓｒ、Ｔｉ、Ｚｒ、Ｌａ、Ｍｇ、Ｍｎ、Ｖ、Ｙ、Ｃｒ、Ｎｂ、Ｓｉ、Ｋ、Ｎａ、Ｌｉ、Ｂ、Ｓｃ、Ｈｆ、Ａｌとの化合物ＳｉＯ2等のガラスが含有されていてもよい。
【００４６】
誘電体層の１層当たりの厚みは特に制限されないが、例えば、０．５〜２０μｍ程度に設定することができる。また、誘電体層の積層数は、通常、２〜３００程度とすることができる。
【００４７】
〔外部電極１１，１５〕
本発明の複合電子部品を構成する外部電極１１，１５は、導電材としてＰｄ、Ａｇ、Ａｕ、Ｃｕ、Ｐｔ、Ｒｈ、Ｒｕ、Ｉｒ等の金属の少なくとも１種、あるいは、これらの合金を使用することができる。外部電極の厚みは特に制限されず、例えば、１〜１００μｍ、特に５〜５０μｍ程度とすることができる。
【００４８】
また、外部電極には、導電材の焼結性を向上させること、積層体との接着性を確保することを目的として、ガラスを含有させてもよい。
【００４９】
積層型チップコンデンサの製造方法
次に、本発明の積層型チップコンデンサの製造方法について説明する。
【００５０】
まず最初に、ペーストを用いた通常の印刷法やシート法により、誘電体層と内部電極層を交互に積層していき、素子本体の原型（積層体）を形成する。次いで、積層体の外部電極側の両端面に外部電極を印刷、転写、貼り付け、またはディッピング等で形成する。しかる後、焼成することにより積層型チップコンデンサを製造することができる。製造工程ごとの詳細を以下（１）〜（５）として順次説明する。
【００５１】
（１）チップ状積層体（素子本体）の作製
いわゆる印刷法を用いる場合、誘電体層形成用ペーストおよび内部電極層形成用ペーストが、ポリエチレンテレフタレート等の支持体上に順次、積層印刷される。このとき、第１内部電極層１１および第２の内部電極層１５は、それぞれ図２や図３に示されるように、誘電体層形成用ペーストの外枠に対して所定の形態が得られるように印刷される。誘電体層と内部電極層とが順次積層印刷された後、このものは所定形状に切断されチップ化され、しかる後、支持体から剥離されてチップ状積層体（素子本体の原型）が形成される。
【００５２】
また、いわゆるシート法を用いる場合、誘電体層形成用ペーストを用いて誘電体のグリーンシートが複数枚、形成される。それらのグリーンシートの上に内部電極層形成用ペーストが塗設され、図３に示されるようなシート体７３，７８が形成される。これらは順次積層され、所定の加熱・加圧操作を経た後、所定形状に切断されてチップ状積層体（素子本体の原型）が形成される。
【００５３】
内部電極形成用ペースト中のセラミック粒子の含有率は、卑金属の固形分に対する固形分換算で、０．１〜４０ｗｔ％、好ましくは、１０〜２０ｗｔ％とするのがよい。この値が、０．１ｗｔ％未満であると、コンポジット構造への寄与率が低下してしまう。この一方で、４０ｗｔ％を超えると、電極の連続性が失われ、コンデンサとしての有効電極面積が低下するという不都合が生じる。
【００５４】
上記工程において、一般に使用されるペーストの組成例について以下に説明を加えておく。
【００５５】
＜誘電体層形成用ペースト＞
誘電体層形成用ペーストとしては、誘電体原料と有機ビヒクルとを混練分散したものが使用される。
【００５６】
誘電体原料の平均粒子径は、通常、平均粒子径０．１〜５μｍ程度の粉末が使用される。誘電体層形成用ペースト中の誘電体原料の含有量は、通常、３０〜８０重量％程度とされる。
【００５７】
誘電体層形成用ペーストに使用される有機ビヒクルは、バインダを有機溶剤中に溶解したものである。バインダとしては、例えば、エチルセルロース、ポリビニルブチラールとメタクリル酸エステルとの共重合体、アクリル酸エステル系共重合体等の公知の樹脂バインダが使用される。また、バインダを溶解するための有機溶剤として、テルピネオール、ブチルカルビトール、アセトン、トルエン等の有機溶剤が使用される。このようなバインダや有機溶剤の誘電体層形成用ペースト中における含有量は特に制限はないが、通常、バインダは１〜５重量％程度、有機溶剤は１０〜５０重量％程度とされる。
【００５８】
＜内部電極層形成用ペースト＞
内部電極層形成用ペーストは、上述の各種導電性金属や合金と、セラミック粒子と、上記有機ビヒクルとを混練分散して調製される。
【００５９】
（２）脱バインダ処理工程
上記のようにして作製されたチップ状積層体は、焼成される前に、脱バインダ処理が施されることが好ましい。この脱バインダ処理の条件は、使用した材料等を考慮して適宜設定することができ、例えば、内部電極層の導電材にＮｉやＮｉ合金等の卑金属を用いる場合、下記の条件で行うことが特に好ましい。
【００６０】
脱バインダ処理条件
昇温速度    ：５〜３００℃／時間、特に１０〜１００℃／時間
保持温度    ：２００〜４００℃、特に２５０〜３００℃
温度保持時間：０．５〜２４時間、特に５〜２０時間
雰囲気      ：空気中
【００６１】
（３）焼成工程
本発明におけるチップ状積層体の焼成は、以下に示すような少なくとも２段階の焼成パターンを含んで行なわれる。
【００６２】
すなわち、チップ状積層体の焼成工程は、焼成温度２００〜１０００℃（好ましくは５００〜９００℃、さらに好ましくは６００〜８００℃）の第１の焼成工程と、第１の焼成工程後に行なわれる第２の焼成工程を有して構成される。第２の焼成工程における焼成温度は、第１の焼成工程における焼成温度よりも高い温度に設定される。
【００６３】
第２の焼成工程における好適な焼成温度は誘電体層の種類等により異なり、例えば、誘電体層が、
（１）ＢａＴｉＯ3や（Ｂａ,Ｃａ）（Ｔｉ,Ｚｒ）Ｏ3を主成分として構成される場合には、第２の焼成温度は１１００〜１２８０℃に設定されることが好ましく、
（２）（Ｃａ,Ｓｒ）（Ｔｉ,Ｚｒ）Ｏ3を主成分として構成される場合には、第２の焼成温度は１１００〜１４００℃に設定されることが好ましい。
【００６４】
焼成時の温度保持時間は、第１の焼成工程では、１〜５０時間、特に２〜２４時間が好ましい。第２の焼成工程では、０．５〜１０時間、特に１〜４時間が好ましい。
【００６５】
このような所定の温度範囲内に設定された２段階の焼成を行なうことによって、セラミック粒子が内部電極（内部電極主要層）中に埋設されたコンポジット構造を形成することができる。これにより、内部電極層形成の際の球状化による内部電極層の途切れの発生を、従来と比べ格段と低減させることができる。
【００６６】
前記第１の焼成工程は、還元雰囲気中で行なわれることが望ましい。還元雰囲気は、例えば、Ｎ2と０．５〜１０ｖｏｌ％のＨ2混合ガスを水蒸気中に流通させることにより形成すればよい。酸素分圧は、１０-50〜１０-5Ｐａとすることが好ましい
【００６７】
前記第１の焼成工程と前記第２の焼成工程とを作用的に区別するとすれば、前記第１の焼成工程は、前記第１の焼成工程は、主として内部電極形成用ペーストに添加されているセラミック粒子を内部電極層内部に閉じ込めつつ内部電極層を焼成形成するために行なわれ、前記第２の焼成工程は、主としてセラミック粒子を内部電極層内部に閉じ込めたまま誘電体層を焼成形成するために行なわれるということができる。
【００６８】
（４）アニール工程
還元雰囲気で焼成した場合、焼成後の積層体にはアニールを施すことが好ましい。アニールは、誘電体層を再酸化するための処理であり、これにより絶縁抵抗の加速寿命を著しく長くすることができる。
【００６９】
アニール雰囲気の酸素分圧は、１０-9Ｐａ以上、特に１０-9〜１Ｐａとすることが好ましい。酸素分圧が上記範囲未満であると、誘電体層の再酸化が困難であり、また、酸素分圧が上記範囲を超えると、内部電極層の酸化が進行するおそれがある。
【００７０】
アニールの保持温度は、１１００℃以下、特に５００〜１１００℃とすることが好ましい。保持温度が５００℃未満であると誘電体層の再酸化が不十分となり、絶縁抵抗の加速寿命が短くなり、１１００℃を超えると内部電極層の酸化が進行し、静電容量が低下するだけでなく、誘電体素地と反応し、加速寿命も短くなる。
【００７１】
なお、アニール工程は昇温および降温だけから構成してもよい。この場合、温度保持時間をとる必要はなく、保持温度は最高温度と同義である。また、温度保持時間は、０〜２０時間、特に２〜１０時間が好ましい。雰囲気ガスにはＮ2と加湿したＨ2ガスを用いることが好ましい。
【００７２】
なお、上述の脱バインダ処理、焼成、および、アニールの各工程において、Ｎ2、Ｈ2や混合ガス等を加湿するには、例えば、ウエッター等を使用することができる。この場合の水温は、０〜７５℃程度が好ましい。
【００７３】
脱バインダ処理、焼成、および、アニールの各工程は、連続して行っても、独立して行ってもよい。これらの工程を連続して行う場合、脱バインダ処理後、冷却せずに雰囲気を変更し、続いて２段階の焼成の保持温度まで順次昇温して焼成を行い、次いで、冷却し、アニール工程での保持温度に達したときに雰囲気を変更してアニールを行うことが好ましい。
【００７４】
また、これらの工程を独立して行う場合、脱バインダ処理工程は、所定の保持温度まで昇温し、所定時間保持した後、室温にまで降温する。その際、脱バインダ雰囲気は、連続して行う場合と同様なものとする。さらに、アニール工程は、所定の保持温度にまで昇温し、所定時間保持した後、室温にまで降温する。その際のアニール雰囲気は、連続して行う場合と同様とする。また、脱バインダ工程と、焼成工程とを連続して行い、アニール工程だけを独立して行うようにしてもよく、あるいは、脱バインダ工程だけを独立して行い、焼成工程とアニール工程を連続して行ってもよい。
【００７５】
（５）外部電極形成工程
上記のように作製したチップ状積層体（素子本体の原型）の対向する両端面側に外部電極形成用ペーストを印刷あるいは転写する。その後、焼成して、外部電極電極を形成する。また、ディッピングにより塗布後、焼成して、形成することもできる。
【００７６】
外部電極用ペーストの焼成条件は、例えば、Ｎ2とＨ2の混合ガス等の還元雰囲気中で６００〜８００℃にて１０分間〜１時間程度とすることが好ましい。
【００７７】
＜外部電極形成用ペースト＞
外部電極形成用ペーストとしては、導電材としてＰｄ、Ａｇ、Ａｕ、Ｃｕ、Ｐｔ、Ｒｈ、Ｒｕ、Ｉｒ等の金属の少なくとも１種、あるいは、これらの合金が使用され、上記の内部電極層用ペーストと同様にして調製される。
【００７８】
なお、上述の各種ペースト中には、必要に応じて各種分散剤、可塑剤、誘電体、絶縁体等から選択された添加物が含有されていてもよい。これらの総含有量は、１０重量％以下とすることが好ましい。
【００７９】
上述してきたように製造される本発明の積層型チップコンデンサは、必要に応じてリード線が設けられ、ハンダ付け等によりプリント基板上等に実装され使用される。
【実施例】
【００８０】
以下、具体的実施例を挙げて本発明をさらに詳細に説明する。
【００８１】
（実施例１）
誘電体層形成用ペーストの調製
誘電体層の主原料として、平均粒子径０．２μｍのＢａＴｉＯ3主成分とするセラミック粉末を準備した。この主原料に対して、有機バインダとしてＰＶＢ（ポリビニルブチラ−ル）樹脂を１０ｗｔ％、および主原料に対して可塑剤としてＤＯＰ（ジオクチルフタレート）を５ｗｔ％それぞれ秤量して添加し、しかる後ボールミルで混練してスラリー（誘電体層形成用ペースト）とした。
【００８２】
内部電極層形成用ペーストの調整
平均粒子径０．２μｍのＮｉ粒子を準備した。このＮｉ粒子に対して上記誘電体層形成用ペーストに用いたのと同じ組成のセラミック粉末（平均粒子径０．０５μｍのセラミック粒子）を、２０ｗｔ％添加した。さらにこの混合粉末に対してエチルセルロース樹脂を５ｗｔ％、タービネオールを３５ｗｔ％秤量して添加し、しかる後ボールミルで混練して内部電極層形成用ペーストとした。
【００８３】
チップ状積層体（素子本体の原型）の作製
上記誘電体層形成用スラリー（ペースト）を用いて、ドクターブレード法で乾燥後の厚さが１．５μｍの厚みとなるセラミックグリーンシート（誘電体のグリーンシート）を作製した。このセラミックグリーンシートの上に上記の内部電極層形成用ペーストをスクリーン印刷法で塗設し、厚さ１．８μｍの内部電極層パターンを形成した。
【００８４】
次いで、内部電極層パターンを印刷していないセラミックグリーンシートを厚さ３００μｍに至るまで重ね、この上に上記の要領で内部電極層パターンを印刷して作製したセラミックシートを５枚重ね、さらにこの上に電極パターンを印刷していないセラミックグリーンシートを厚さ３００μｍに至るまで重ね、温度８０℃、圧力１ｔｏｎ/ｃｍ2の条件で加熱・加圧して３．２ｍｍ×１．６ｍｍ×１．０ｍｍの大きさのチップ状積層体を得た。
【００８５】
脱バインダー工程および焼成工程
次に、このチップ状積層体の中に含有されるバインダーを飛ばす、いわゆる脱バインダーを目的として、２５０℃の温度条件下に８時間放置した。
【００８６】
その後、還元雰囲気中で本発明の２段階焼成（第１および第２の焼成工程）を行い、コンポジット構造の内部電極層を備える積層型チップコンデンサを得た。還元雰囲気は、Ｎ2と５ｖｏｌ％Ｈ2の混合ガスを、３０℃の飽和水蒸気中に通して得た。主として、内部電極形成用ペーストに添加されているセラミック粒子（誘電体粒子：共材）を内部電極層内部に閉じ込めるために行なわれる第１の焼成工程は、焼成温度６００℃、保持時間２時間で行なった。第１の焼成工程の後に行なわれる第２の焼成工程は、同じ還元雰囲気中、焼成温度１２４０℃、保持時間２時間で行なった。
【００８７】
このような第１および第２の焼成工程の後、誘電体層の再酸化を目的としたアニ−ル工程を行なった。すなわち、Ｎ2ガスを水蒸気に通して得た還元雰囲気中で、１０５０℃の熱処理を施した。
このような手順で本発明の実施例１のサンプルを作製した。
【００８８】
（実施例２）
上記実施例１において使用した第１の焼成工程における還元雰囲気を、Ｎ2と５ｖｏｌ％Ｈ2の混合ガスから、Ｎ2と０．５ｖｏｌ％Ｈ2の混合ガスに変えた。それ以外は、上記実施例１と同様にして本発明の実施例２のサンプルを作製した。
【００８９】
（実施例３）
上記実施例１において使用した第１の焼成工程における焼成温度を６００℃から８００℃に変えた。それ以外は、上記実施例１と同様にして本発明の実施例３のサンプルを作製した。
【００９０】
（実施例４）
上記実施例１において使用した第１の焼成工程における焼成温度を６００℃から１０００℃に変えた。それ以外は、上記実施例１と同様にして本発明の実施例４のサンプルを作製した。
【００９１】
（実施例５）
上記実施例１において使用した第１の焼成工程における還元雰囲気を、Ｎ2と５ｖｏｌ％Ｈ2の混合ガスから、Ｎ2と０．５ｖｏｌ％Ｈ2の混合ガスに変えた。さらに、上記実施例１において使用した第１の焼成工程における焼成温度を６００℃から２６０℃に変えるとともに、保持時間を２時間から８時間に変えた。それ以外は、上記実施例１と同様にして本発明の実施例５のサンプルを作製した。
【００９２】
（実施例６）
上記実施例１において使用した第１の焼成工程における還元雰囲気を、Ｎ2と５ｖｏｌ％Ｈ2の混合ガスから、通常の空気に変えた。さらに、上記実施例１において使用した第１の焼成工程における焼成温度を６００℃から２６０℃に変えるとともに、保持時間を２時間から８時間に変えた。それ以外は、上記実施例１と同様にして本発明の実施例６のサンプルを作製した。
【００９３】
（実施例７）
上記実施例１において使用した内部電極層形成用ペースト中のセラミック粉末を、誘電体層の主原料であるＢａＴｉＯ3主成分とするセラミック粉末から、ＺｒＯ2のセラッミック粒子（平均粒子径０．０５μｍ）に変えた。それ以外は、上記実施例１と同様にして本発明の実施例７のサンプルを作製した。
【００９４】
（実施例８）
上記実施例１において使用した内部電極層形成用ペースト中のセラミック粉末を、誘電体層の主原料であるＢａＴｉＯ3主成分とするセラミック粉末から、ＢａＳｉＯ3のセラッミック粒子（平均粒子径０．０５μｍ）に変えた。それ以外は、上記実施例１と同様にして本発明の実施例８のサンプルを作製した。
【００９５】
（実施例９）
上記実施例１において使用した内部電極層形成用ペースト中のセラミック粉末を、誘電体層の主原料であるＢａＴｉＯ3主成分とするセラミック粉末から、ＣａＴｉＯ3のセラッミック粒子（平均粒子径０．０５μｍ）に変えた。それ以外は、上記実施例１と同様にして本発明の実施例９のサンプルを作製した。
【００９６】
（実施例１０）
上記実施例１において使用した内部電極層形成用ペースト中のセラミック粉末の含有割合を２０ｗｔ％から５ｗｔ％に変えた。それ以外は、上記実施例１と同様にして本発明の実施例１０のサンプルを作製した。
【００９７】
（実施例１１）
上記実施例１において使用した内部電極層形成用ペースト中のセラミック粉末の含有割合を２０ｗｔ％から１０ｗｔ％に変えた。それ以外は、上記実施例１と同様にして本発明の実施例１１のサンプルを作製した。
【００９８】
（実施例１２）
上記実施例１において使用した内部電極層形成用ペースト中のセラミック粉末の含有割合を２０ｗｔ％から１５ｗｔ％に変えた。それ以外は、上記実施例１と同様にして本発明の実施例１２のサンプルを作製した。
【００９９】
（実施例１３）
上記実施例１において使用した内部電極層形成用ペースト中のセラミック粉末の含有割合を２０ｗｔ％から２５ｗｔ％に変えた。それ以外は、上記実施例１と同様にして本発明の実施例１３のサンプルを作製した。
【０１００】
（実施例１４）
上記実施例１において使用した第１の焼成工程における保持時間を２時間から１０時間に変えた。それ以外は、上記実施例１と同様にして本発明の実施例１４のサンプルを作製した。
【０１０１】
（実施例１５）
上記実施例１において使用した第１の焼成工程における焼成温度を６００℃から７００℃に変えるとともに、保持時間を２時間から２０時間に変えた。さらに、第２の焼成工程における焼成温度を１２４０℃から１２２０℃に変えた。それ以外は、上記実施例１と同様にして本発明の実施例１５のサンプルを作製した。
【０１０２】
（実施例１６）
上記実施例１において使用した第１の焼成工程における保持時間を２時間から２０時間に変えた。それ以外は、上記実施例１と同様にして本発明の実施例１６のサンプルを作製した。
【０１０３】
（比較例１）
上記実施例１において使用した第１の焼成工程を省略して行なわず、第２の焼成工程のみとした。それ以外は、上記実施例１と同様にして比較例１のサンプルを作製した。この比較例サンプルは上記特許文献１（特開平１１−３５４３７４号公報）に相当するサンプルである。
【０１０４】
（比較例２）
上記実施例１において使用した内部電極層形成用ペースト中のセラミック粉末の含有割合を２０ｗｔ％から０ｗｔ％（無添加）に変えた。それ以外は、上記実施例１と同様にして比較例２のサンプルを作製した。
【０１０５】
（比較例３）
上記実施例１において使用した第２の焼成工程における焼成温度を１２４０℃から１３００℃に変えた。それ以外は、上記実施例１と同様にして比較例３のサンプルを作製した。
【０１０６】
（比較例４）
上記実施例１において使用した第１の焼成工程における焼成温度を６００℃から１０８０℃に変えた。それ以外は、上記実施例１と同様にして比較例４のサンプルを作製した。
【０１０７】
（実施例１７）
上記実施例１において使用した誘電体層形成用のセラミック主成分を平均粒子径０．２μｍのＢａＴｉＯ3材料から平均粒子径０．３μｍのＣａ0.7Ｓｒ0.3Ｔｉ0.97Ｚｒ0.03Ｏ3材料に変えるとともに、内部電極層形成用ペースト中に含有させるセラミック粉末を、ＢａＴｉＯ3主成分とするセラミック粉末から、Ｃａ0.7Ｓｒ0.3Ｔｉ0.97Ｚｒ0.03Ｏ3のセラミック粒子（平均粒子径０．０３μｍ）に変えた。さらに、第２の焼成工程における焼成温度を１２４０℃から１３２０℃に変えた。それ以外は、上記実施例１と同様にして実施例１７のサンプルを作製した。
【０１０８】
（実施例１８）
上記実施例１において使用した誘電体層形成用のセラミック主成分を平均粒子径０．２μｍのＢａＴｉＯ3材料から平均粒子径０．３μｍのＣａ0.7Ｓｒ0.3Ｔｉ0.97Ｚｒ0.03Ｏ3材料に変えた。さらに、第２の焼成工程における焼成温度を１２４０℃から１３２０℃に変えた。それ以外は、上記実施例１と同様にして実施例１８のサンプルを作製した。
【０１０９】
（実施例１９）
上記実施例１において使用した誘電体層形成用のセラミック主成分を平均粒子径０．２μｍのＢａＴｉＯ3材料から平均粒子径０．３μｍのＣａ0.7Ｓｒ0.3Ｔｉ0.97Ｚｒ0.03Ｏ3材料に変えるとともに、内部電極層形成用ペースト中に含有させるセラミック粉末を、ＢａＴｉＯ3主成分とするセラミック粉末（含有率２０ｗｔ％）から、ＭｇＴｉＯ3のセラミック粒子（含有率１０ｗｔ％；平均粒子径０．０５μｍ）に変えた。さらに、第２の焼成工程における焼成温度を１２４０℃から１３２０℃に変えた。それ以外は、上記実施例１と同様にして実施例１９のサンプルを作製した。
【０１１０】
（実施例２０）
上記実施例１において使用した誘電体層形成用のセラミック主成分を平均粒子径０．２μｍのＢａＴｉＯ3材料から平均粒子径０．３μｍのＢａ0.97Ｃａ0.03Ｔｉ0.8Ｚｒ0.2Ｏ3材料に変えるとともに、内部電極層形成用ペースト中に含有させるセラミック粉末を、ＢａＴｉＯ3主成分とするセラミック粉末から、Ｂａ0.97Ｃａｒ0.03Ｔｉ0.8Ｚｒ0.2Ｏ3のセラミック粒子（平均粒子径０．０５μｍ）に変えた。さらに、第１の焼成工程における焼成条件を焼成温度６００℃、焼成時間２時間、焼成雰囲気３％Ｈ2雰囲気とし、第２の焼成工程における焼成条件を焼成温度１２６０℃、焼成時間２時間、焼成雰囲気３％Ｈ2雰囲気とした。それ以外は、上記実施例１と同様にして実施例２０のサンプルを作製した。
【０１１１】
（実施例２１）
上記実施例１において使用した誘電体層形成用のセラミック主成分を平均粒子径０．２μｍのＢａＴｉＯ3材料から平均粒子径０．３μｍのＢａ0.97Ｃａ0.03Ｔｉ0.8Ｚｒ0.2Ｏ3材料に変えた。さらに、第１の焼成工程における焼成条件を焼成温度６００℃、焼成時間２時間、焼成雰囲気３％Ｈ2雰囲気とし、第２の焼成工程における焼成条件を焼成温度１２６０℃、焼成時間２時間、焼成雰囲気３％Ｈ2雰囲気とした。それ以外は、上記実施例１と同様にして実施例２１のサンプルを作製した。
【０１１２】
（実施例２２）
上記実施例１において使用した誘電体層形成用のセラミック主成分を平均粒子径０．２μｍのＢａＴｉＯ3材料から平均粒子径０．３μｍのＢａ0.97Ｃａ0.03Ｔｉ0.8Ｚｒ0.2Ｏ3材料に変えるとともに、内部電極層形成用ペースト中に含有させるセラミック粉末を、ＢａＴｉＯ3主成分とするセラミック粉末から、ＢａＳｉＯ3のセラミック粒子（平均粒子径０．０５μｍ）に変えた。さらに、第１の焼成工程における焼成条件を焼成温度６００℃、焼成時間２時間、焼成雰囲気３％Ｈ2雰囲気とし、第２の焼成工程における焼成条件を焼成温度１２６０℃、焼成時間２時間、焼成雰囲気３％Ｈ2雰囲気とした。それ以外は、上記実施例１と同様にして実施例２２のサンプルを作製した。
【０１１３】
（比較例５）
上記実施例２０において、第１の焼成工程を省き、第２の焼成工程のみとした。それ以外は、上記実施例２０と同様にして比較例５のサンプルを作製した。
【０１１４】
上記の各サンプルについて、（１）内部電極層中に埋設されたセラミック粒子の断面積表示の含有割合（２）内部電極被覆率および（３）静電容量を下記の要領で測定した。
【０１１５】
（１）内部電極層中に埋設されたセラミック粒子の断面積表示の含有割合
積層型チップコンデンサを内部電極層の平面に対して垂直な面で３箇所破断して（１箇所につき５層分が測定できる）、それらの各破断面を走査形電子顕微鏡（ＳＥＭ）にて５０００倍で拡大観察し、内部電極層内部に埋包しているセラミック粒子の割合を画像から面積比率に計算して含有割合（平均値）とした。
【０１１６】
（２）内部電極被覆率
上記破断面での内部電極層の存在割合を内部電極被覆率Ｘ（％）として式１より算出した。理想的には内部電極層は連続性を有し、所定の設定長さＬを備えるはずである。しかしながら、実際にはいわゆる球状化による内部電極の途切れが複数の場所で生じ、途切れ部分を除いた分断された電極の総和の長さΣＬｉが現実の長さ値となる。分かり易く表示すれば（ΣＬｉ／Ｌ）2×１００が内部電極被覆率Ｘ（％）となる。
【数１】
2004311985.tif 000003
【０１１７】
式１の適用を理解するには、例えば図５のモデル図を参照して頂きたい。
式１を図５のモデル図にフィットさせると、ΣＬｉ＝Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４＋Ｌ５となり、電極層が２層であるからＮ×Ｌ＝２Ｌとなる。従ってＸ＝（（Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４＋Ｌ５）／２Ｌ）2×１００と算出される。
【０１１８】
（３）静電容量
コンデンサ静電容量については、ＬＣＲメータにて、１ｋＨｚ、１Ｖrmsで測定した。
【０１１９】
これらの結果を下記表１に示した。なお、表１中の内部電極被覆率の判定の基準は以下のとおりである。
【０１２０】
内部電極被覆率が７０％以上…従来例をはるかに超えた非常に良いレベル
内部電極被覆率が６０％以上…従来例を超えた良いレベル
内部電極被覆率が６０％未満…従来例レベル
【表１】
2004311985.tif 000004
【０１２１】
【表２】
2004311985.tif 000005
【産業上の利用可能性】
【０１２２】
本発明は、積層型チップコンデンサおよびその製造方法に関する産業に利用可能である。
【図面の簡単な説明】
【０１２３】
【図１】図１は、積層型チップコンデンサの一実施形態を示す斜視図である。
【図２】図２は、図１に示される積層型チップコンデンサのＡ−Ａ線矢視断面図である。
【図３】図３は、積層構造の形成過程を分かりやすく説明するための斜視図である。
【図４】図４は、図２の断面図における内部電極層の一部分を拡大した模式図である。
【図５】図５は、内部電極被覆率Ｘ（％）を算出する式１の適用の理解を容易にするためのモデル図である。
【符号の説明】
【０１２４】
１…積層型チップコンデンサ
２…素子本体
７…誘電体層
１１，１５…外部電極
２０…内部電極主要層
２３，２８…内部電極層
７０…セラミック粒子
【図１】
2004311985.tif 000006
【図２】
2004311985.tif 000007
【図３】
2004311985.tif 000008
【図４】
2004311985.tif 000009
【図５】
2004311985.tif 000010