(57)【要約】【課題】ＮＲＺ符号の振幅及び／又は変調度に依存せずに最適なリファレンス電圧を設定することができるＮＲＺ符号の復調技術を提供することを課題とする。【解決手段】調歩同期方式のＮＲＺ符号のスタートビットを検出する検出手段と、スタートビットの電圧とその１タイムスロット前の電圧との平均をとる平均手段と、平均電圧を基準にしてＮＲＺ符号のスタートビットに続く複数のタイムスロットのデータの電圧を比較することにより復調信号を出力する第１の比較手段とを有する復調装置が提供される。【選択図】        図１
2004172658.tif 000002
【特許請求の範囲】
【請求項１】
調歩同期方式のＮＲＺ符号のスタートビットを検出する検出手段と、
前記スタートビットの電圧とその１タイムスロット前の電圧との平均をとる平均手段と、
前記平均電圧を基準にして前記ＮＲＺ符号のスタートビットに続く複数のタイムスロットのデータの電圧を比較することにより復調信号を出力する第１の比較手段と
を有する復調装置。
【請求項２】
さらに、前記ＮＲＺ符号の入力信号の電圧及びその１タイムスロット前の入力信号の電圧を保持する電圧保持手段を有し、
前記平均手段は、前記電圧保持手段により保持される２つの電圧の平均をとる請求項１記載の復調装置。
【請求項３】
前記電圧保持手段は第１の電圧保持部及び第２の電圧保持部を有し、該第１の電圧保持部及び第２の電圧保持部は交互に前記入力信号の電圧を保持する請求項２記載の復調装置。
【請求項４】
前記第１及び第２の電圧保持部は、それぞれ容量及びスイッチングトランジスタを有する請求項３記載の復調装置。
【請求項５】
前記第１及び第２の電圧保持部は、さらに、それぞれ容量に接続されるボルテージフォロアを有する請求項４記載の復調装置。
【請求項６】
前記平均手段は、前記第１の電圧保持部の容量及び第２の電圧保持部の容量を接続することにより平均電圧を生成する請求項４記載の復調装置。
【請求項７】
前記電圧保持手段は３つ以上の電圧保持部を有し、該３つ以上の電圧保持部は順次交替で前記入力信号を保持する請求項２記載の復調装置。
【請求項８】
さらに、前記ＮＲＺ符号の入力信号をアナログ形式からデジタル形式に変換するためのＡ／Ｄコンバータを有し、前記検出手段、前記平均手段及び前記第１の比較手段は前記デジタル形式の入力信号を基に処理を行う請求項１記載の復調装置。
【請求項９】
調歩同期方式のＮＲＺ符号のスタートビットを検出する検出ステップと、
前記スタートビットの電圧とその１タイムスロット前の電圧との平均をとる平均ステップと、
前記平均電圧を基準にして前記ＮＲＺ符号のスタートビットに続く複数のタイムスロットのデータの電圧を比較することにより復調信号を出力する出力ステップと
を有する復調方法。
【請求項１０】
調歩同期方式のＮＲＺ符号のスタートビットを検出する検出ステップと、
前記スタートビットの電圧とその１タイムスロット前の電圧との平均をとる平均ステップと、
前記平均電圧を基準にして前記ＮＲＺ符号のスタートビットに続く複数のタイムスロットのデータの電圧を比較することにより復調信号を出力する出力ステップと
をコンピュータに実行させるためのプログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、復調技術に関し、特に調歩同期方式のＮＲＺ（Ｎｏｎ  Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）符号の復調技術に関する。
【０００２】
【従来の技術】
図９は、ＮＲＺ符号の信号を示す波形図である。横軸が時間であり、縦軸が電圧である。ＮＲＺ符号は、タイムスロットＴ１〜Ｔ４毎に“１”又は“０”の１ビットデータを示し、１タイムスロット（１ビット転送時間）の間でパルスが基準レベルに戻らない符号形式であり、タイムスロット幅（パルス幅）の間に電圧レベルが変化しない符号形式である。これに対し、ＲＺ（Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）符号は、１タイムスロットの間でパルスが基準レベルに戻る符号形式である。
【０００３】
このＮＲＺ符号は、ＡＳＫ（Ａｍｐｌｉｔｕｄｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）変調信号である。ＡＳＫ変調信号は、データ値に応じて振幅を変化させる変調方式である。ＮＲＺ符号は、例えばハイレベルの電圧Ｖ１がデータ“１”を示し、ローレベルの電圧Ｖ０がデータ“０”を示す。このＮＲＺ符号を復調するには、ＮＲＺ符号とリファレンス電圧Ｖｂを比較することにより復調する。リファレンス電圧Ｖｂは、電圧Ｖ１及びＶ０の中間が望ましい。例えば、ハイレベル電圧Ｖ１は５．５Ｖ、ローレベル電圧Ｖ０は４．５Ｖ、リファレンス電圧Ｖｂは５．０Ｖである。タイムスロットＴ１及びＴ３では、電圧Ｖ１がリファレンス電圧Ｖｂよりも高いのでデータ“１”に復調される。タイムスロットＴ２及びＴ４では、電圧Ｖ０がリファレンス電圧Ｖｂよりも低いのでデータ“０”に復調される。
【０００４】
図１０は、従来技術によるＮＲＺ符号の復調回路を示す。入力信号ＡＳＫｉｎは、ＮＲＺ符号のＡＳＫ変調信号である。入力信号ＡＳＫｉｎの端子とグランドとの間には、抵抗１００１及び容量１００２の直列回路が接続される。演算増幅器１００３は、正入力端子が抵抗１００１及び容量１００２の相互接続点に接続され、負入力端子が自己の出力端子に接続される。この演算増幅器１００３は、ボルテージフォロア１００４を構成する。演算増幅器１００３の出力端子とグランドとの間には、抵抗１００５及び抵抗１００６の直列回路が接続される。比較器１００７は、正入力端子が抵抗１００５及び１００６の相互接続点に接続され、負入力端子が入力信号ＡＳＫｉｎの端子に接続される。インバータ１００８は、入力端子が比較器１００７の出力端子に接続され、出力端子が復調信号ＡＳＫｏｕｔの端子に接続される。復調信号ＡＳＫｏｕｔは、入力信号ＡＳＫｉｎを変調した信号である。
【０００５】
抵抗１００１及び容量１００２は、低域通過フィルタを構成する。入力信号ＡＳＫｉｎを低域通過フィルタに入力し、低域通過フィルタの出力を抵抗１００５及び１００６で抵抗分割した電圧をリファレンス電圧Ｖｒｅｆとする。比較器１００７は、そのリファレンス電圧Ｖｒｅｆと入力信号ＡＳＫｉｎとを比較して出力する。インバータ１００８の出力が復調信号ＡＳＫｏｕｔになる。
【０００６】
また、下記の特許文献１には、ＡＳＫ変調した光信号のレベルが変化した場合でも正しく復調することができる光信号復調方式が開示されている。
【０００７】
【特許文献１】
特開平６−２１９８０号公報
【０００８】
【発明が解決しようとする課題】
入力信号ＡＳＫｉｎにおいてデータ“１”が連続して続くと、リファレンス電圧Ｖｒｅｆが次第に上昇してしまう。逆に、入力信号ＡＳＫｉｎにおいてデータ“０”が連続して続くと、リファレンス電圧Ｖｒｅｆが次第に下降してしまう。リファレンス電圧Ｖｒｅｆが大きく変化してしまうと、誤った変調を行ってしまう。特に、データ“１”の電圧Ｖ１とデータ“０”の電圧Ｖ０との差が小さい場合（すなわち変調度が小さい場合）には、リファレンス電圧Ｖｒｅｆの変化が誤変調の原因になりやすい。また、リファレンス電圧Ｖｒｅｆが変化すると、入力信号ＡＳＫｉｎにノイズが生じたときに誤変調しやすい。
【０００９】
近年、ネットワーク環境の充実とセキュリティへの関心の高まりから、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）カードに注目が集まっている。ＩＣカードの中でも、非接触状態で電波を用いて、リーダ／ライタと通信する非接触型ＩＣカードがある。
【００１０】
リーダ／ライタの機種が変更になったり、リーダ／ライタからＩＣカードまでの距離が変わる等の電波条件の変化により、リファレンス電圧Ｖｒｅｆとデータの電圧Ｖ１，Ｖ０の関係が変化して通信品質が劣化してしまう。通信データ“１”又は“０”の偏りによってリファレンス電圧Ｖｒｅｆが変動して、データ“１”及び“０”の復調マージンが減少する等の問題が発生する。
【００１１】
本発明の目的は、ＮＲＺ符号の振幅及び／又は変調度に依存せずに最適なリファレンス電圧を設定することができるＮＲＺ符号の復調技術を提供することである。
【００１２】
【課題を解決するための手段】
本発明の一観点によれば、調歩同期方式のＮＲＺ符号のスタートビットを検出する検出手段と、スタートビットの電圧とその１タイムスロット前の電圧との平均をとる平均手段と、平均電圧を基準にしてＮＲＺ符号のスタートビットに続く複数のタイムスロットのデータの電圧を比較することにより復調信号を出力する第１の比較手段とを有する復調装置が提供される。
【００１３】
スタートビットの電圧とその１タイムスロット前の電圧との平均をとってリファレンス電圧を生成し、そのリファレンス電圧とＮＲＺ符号のデータとを比較することにより復調するので、データの電圧を使用せずにリファレンス電圧を生成することができる。これにより、データ“１”又は“０”の発生に偏りが生じた場合でも、適正なリファレンス電圧を生成して復調を行うことができる。その結果、ＮＲＺ符号の振幅及び変調度に依存せずに最適なリファレンス電圧を設定し、復調することができる。
【００１４】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の第１の実施形態による復調対象のＮＲＺ符号を示す図である。入力信号ＡＳＫｉｎは、ＮＲＺ符号のＡＳＫ変調信号である。ＮＲＺ符号及びＡＳＫ変調信号の詳細は、図９を参照しながら上記で説明した通りである。入力信号ＡＳＫｉｎは、調歩（キャラクタ）同期方式で通信される。調歩同期方式は、８ビットのデータＤ０〜Ｄ７をスタートビットＳＴＴ及びストップビットＳＴＰで挟んで通信する方式である。非通信期間１０１では、入力信号ＡＳＫｉｎは、ハイレベルである。その後、入力信号ＡＳＫｉｎがスタートビットＳＴＴ（ローレベル）になり、通信が開始する。スタートビットＳＴＴに続き、８ビットのデータＤ０〜Ｄ７が順に入力データＡＳＫｉｎとして入力される。その後、ストップビットＳＴＰとしてハイレベルになり、通信が終了する。このように、データ通信は、８ビット（１バイト）単位で行われる。
【００１５】
本実施形態では、まず、非通信期間１０１においてスタートビットＳＴＴの検出を行う。具体的には、入力信号ＡＳＫｉｎが基準電圧Ｓａ１よりも低くなったときをスタートビットＳＴＴとして検出する。基準電圧Ｓａ１は、ＡＳＫ変調度規格の最低値であるときにもスタートビットの電圧を検出可能な電圧である。
【００１６】
次に、リファレンス電圧Ｓｉの生成を行う。具体的には、スタートビットＳＴＴの電圧Ｖ０とその１タイムスロット前の電圧Ｖ１との平均をとり、その平均値をリファレンス電圧Ｓｉとする。
【００１７】
次に、データＤ０〜Ｄ７の復調を行う。具体的には、上記のリファレンス電圧Ｓｉを基準として、スタートビットＳＴＴに続く複数のタイムスロットのデータＤ０〜Ｄ７の電圧を順次比較することにより復調を行う。データＤ０〜Ｄ７がリファレンス電圧Ｓｉよりも大きければデータ“１”であり、小さければデータ“０”であるとして復調される。
【００１８】
図２は、本実施形態による上記の復調を行うための復調装置の構成を示す図である。抵抗２０７及び抵抗２０８の直列回路は、入力信号ＡＳＫｉｎの端子及びグランド間に接続される。第３の電圧保持手段２０３は、入力信号ＡＳＫｉｎの現時点の電圧を保持する。第１の電圧保持手段２０１は、入力信号ＡＳＫｉｎの現時点の１タイムスロット前の電圧を保持する。第２の電圧保持手段２０２は、現時点の１タイムスロット前の入力信号ＡＳＫｉｎを抵抗２０７及び２０８で抵抗分割した電圧Ｓａを保持する。
【００１９】
まず、非通信期間１０１（図１）の動作を説明する。第１及び第３の電圧保持手段２０１，２０３は共に非通信期間１０１の電圧Ｖ１を保持し、第２の電圧保持手段２０２は電圧Ｖ１の分圧値Ｓａ（電圧Ｓａ１）を保持する。例えば、電圧Ｖ１は５．５Ｖであり、電圧Ｓａ１は５．０Ｖである。比較手段２０６は、第３の電圧保持手段２０３が保持する電圧Ｖ１と第２の電圧保持手段２０２が保持する電圧Ｓａ１とを比較する。比較の結果、上記の電圧Ｖ１（５．５Ｖ）が上記の電圧Ｓａ１（５．０Ｖ）よりも高いので、スタートビットでないと判定する。
【００２０】
次に、スタートビットＳＴＴが入力信号ＡＳＫｉｎとして入力される場合を説明する。第３の電圧保持手段２０３は、スタートビットＳＴＴの電圧Ｖ０を保持する。電圧Ｖ０は、例えば４．５Ｖである。第１の電圧保持手段２０１は１タイムスロット前の非通信期間１０１の電圧Ｖ１を保持する。第２の電圧保持手段２０２は、１タイムスロット前の電圧Ｖ１の分圧値Ｓａ（電圧Ｓａ１）を保持する。比較手段２０６は、第３の電圧保持手段２０３の電圧Ｖ０（４．５Ｖ）が第２の電圧保持手段２０２の電圧Ｓａ１（５．０Ｖ）よりも低いので、スタートビットＳＴＴが入力されたとしてハイレベルのスタートビット検出信号Ｓｈを出力する。その際、平均手段２０４は、第１の電圧保持手段２０１が保持する電圧Ｖ１と第３の電圧保持手段２０３が保持する電圧Ｖ０との平均をとり、その平均電圧をリファレンス電圧Ｓｉとして出力する。スタートビットＳＴＴが検出された後、第１〜第３の電圧保持手段２０１〜２０３は保持電圧の更新を停止する。その結果、平均手段２０４はリファレンス電圧Ｓｉの出力を維持し、比較手段２０６はスタート検出信号Ｓｈの出力を維持する。
【００２１】
次に、データＤ７が入力信号ＡＳＫｉｎとして入力されると、比較手段２０５はデータＤ７とリファレンス電圧Ｓｉとを比較し、復調信号ＡＳＫｏｕｔを出力する。復調信号ＡＳＫｏｕｔは、データＤ７がリファレンス電圧Ｓｉよりも大きければデータ“１”であり、小さければデータ“０”である。
【００２２】
以後、同様に、データＤ０〜Ｄ６の復調を行う。８ビットデータＤ０〜Ｄ７の復調を行った後に、ストップビットＳＴＰが入力され、通信が終了する。上記の８ビットデータＤ０〜Ｄ７単位で通信されるので、その単位で上記の復調処理を行う。すなわち、８ビットデータ通信毎に、スタートビット検出、リファレンス電圧の生成及び復調を行う。
【００２３】
本実施形態によれば、スタートビットＳＴＴの電圧Ｖ０とその１タイムスロット前の電圧Ｖ１との平均をとってリファレンス電圧Ｓｉを生成し、そのリファレンス電圧Ｓｉと入力信号ＡＳＫｉｎのデータＤ０〜Ｄ７とを比較することにより復調するので、データＤ０〜Ｄ７の電圧を使用せずにリファレンス電圧Ｓｉを生成することができる。これにより、データ“１”又は“０”の発生に偏りが生じた場合でも、適正なリファレンス電圧Ｓｉを生成して復調を行うことができる。その結果、入力信号ＡＳＫｉｎの振幅及び変調度に依存せずに最適なリファレンス電圧Ｓｉを設定し、復調品質を高くすることができる。
【００２４】
（第２の実施形態）
図３（Ａ）及び（Ｂ）は、本発明の第２の実施形態による復調回路であり、図２の復調装置のより具体的な回路を示す図である。抵抗３１１及び抵抗３１２の直列回路は、入力信号ＡＳＫｉｎの端子及びグランド間に接続される。抵抗３１１及び３１２は、図２の抵抗２０７及び２０８に相当する。抵抗３１１及び３１２の相互接続点の信号は信号Ｓａである。
【００２５】
ｎチャネルＭＯＳトランジスタ３０５は、ゲートがゲート信号Ｇ１Ａの線に接続され、ドレインが入力信号ＡＳＫｉｎの端子に接続され、ソースがｎチャネルＭＯＳトランジスタ３０９のドレインに接続される。トランジスタ３０９は、ゲートがゲート信号Ｇ１Ｃの線に接続され、ソースがｎチャネルＭＯＳトランジスタ３１０のソースに接続される。容量３０１は、トランジスタ３０５のソース及びグランド間に接続される。トランジスタ３０５のソースの信号は信号Ｓｂである。なお、本明細書におけるｎチャネルＭＯＳトランジスタは、すべてスイッチングトランジスタとして機能する。
【００２６】
ｎチャネルＭＯＳトランジスタ３０６は、ゲートがゲート信号Ｇ２Ａの線に接続され、ドレインが入力信号ＡＳＫｉｎの端子に接続され、ソースがｎチャネルＭＯＳトランジスタ３１０のドレインに接続される。トランジスタ３１０は、ゲートがゲート信号Ｇ２Ｃの線に接続される。容量３０２は、トランジスタ３０６のソース及びグランド間に接続される。トランジスタ３０６のソースの信号はＳｃである。トランジスタ３０９及び３１０のソースの相互接続点の信号がリファレンス信号Ｓｉになる。比較器３１３は、入力信号ＡＳＫｉｎ及びリファレンス信号Ｓｉを比較して、復調信号ＡＳＫｏｕｔを出力する。
【００２７】
ｎチャネルＭＯＳトランジスタ３０７は、ゲートがゲート信号Ｇ１Ｂの線に接続され、ドレインが抵抗３１１及び３１２の相互接続点に接続される。容量３０３は、トランジスタ３０７のソース及びグランド間に接続される。トランジスタ３０７のソースの信号は信号Ｓｄである。比較器３１４は、信号Ｓｃ及び信号Ｓｄを比較し、信号Ｓｆを出力する。
【００２８】
ｎチャネルＭＯＳトランジスタ３０８は、ゲートがゲート信号Ｇ２Ｂの線に接続され、ドレインが抵抗３１１及び３１２の相互接続点に接続される。容量３０４は、トランジスタ３０８のソース及びグランド間に接続される。トランジスタ３０８のソースの信号は信号Ｓｅである。比較器３１５は、信号Ｓｂ及び信号Ｓｅを比較し、信号Ｓｇを出力する。論理和（ＯＲ）回路３１６は、信号Ｓｆ及び信号Ｓｇの論理和を演算し、スタートビット検出信号Ｓｈを出力する。
【００２９】
８ビットシフトレジスタ３２１は、上記の８ビットのシリアル形式の変調信号ＡＳＫｏｕｔを８ビットのパラレル形式のデータＤ０〜Ｄ７に変換するシリアル／パラレルコンバータとして機能する。具体的には、まず、８ビットシフトレジスタ３２１は、スタートビット検出信号Ｓｈを入力するとレジスタの記憶状態をクリアする。次に、サンプリングクロック信号ＳＭＰに同期してレジスタの値をシフトすると共に、入力される変調信号ＡＳＫｏｕｔを新たに記憶する。８ビットのデータがレジスタに記憶されると、パラレル形式で８ビットのデータＤ０〜Ｄ７が出力される。その他、復調回路は、通信エラー処理等のためのチェック回路等を有する。
【００３０】
図４は、図３（Ａ）及び（Ｂ）の復調回路の動作を示すタイミングチャートである。初期の非通信期間１０１（図１）では、入力信号ＡＳＫｉｎがハイレベルである。
【００３１】
タイミングｔ１において、ゲート信号Ｇ１Ａ及びＧ１Ｂにオンパルスが発生すると、トランジスタ３０５及び３０７がオンする。容量３０１には、入力信号ＡＳＫｉｎのハイレベル電圧Ｖ１が信号Ｓｂとして蓄積される。容量３０３には、信号Ｓａ（電圧Ｓａ１）が信号Ｓｄとして蓄積される。
【００３２】
次に、タイミングｔ２において、ゲート信号Ｇ２Ａ及びＧ２Ｂにオンパルスが発生すると、トランジスタ３０６及び３０８がオンする。容量３０２には、入力信号ＡＳＫｉｎのハイレベル電圧Ｖ１が信号Ｓｃとして蓄積される。容量３０４には、信号Ｓａが信号Ｓｅとして蓄積される。この時、容量３０２は第３の電圧保持手段２０３（図２）、容量３０１は第１の電圧保持手段２０１（図２）、容量３０３は第２の電圧保持手段２０２（図２）に相当する。比較器３１４は、信号Ｓｃが信号Ｓｄ（電圧Ｓａ１）よりも大きいので、信号Ｓｆとしてローレベルを出力する。同様に、比較器３１５は、信号Ｓｇとしてローレベルを出力する。その結果、ＯＲ回路３１６は、スタートビット検出信号Ｓｈとしてローレベルを出力する。
【００３３】
次に、タイミングｔ３において、ゲート信号Ｇ１Ａ及びＧ１Ｂにオンパルスが発生すると、トランジスタ３０５及び３０７がオンする。容量３０１には、入力信号ＡＳＫｉｎのハイレベル電圧Ｖ１が信号Ｓｂとして蓄積される。容量３０３には、信号Ｓａ（電圧Ｓａ１）が信号Ｓｄとして蓄積される。この時、容量３０１は第３の電圧保持手段２０３（図２）、容量３０２は第１の電圧保持手段２０１（図２）、容量３０４は第２の電圧保持手段２０２（図２）に相当する。入力信号ＡＳＫｉｎはハイレベルを維持しているので、上記と同様に、比較器３１４は信号Ｓｆとしてローレベルを出力し、比較器３１５は信号Ｓｇとしてローレベルを出力する。その結果、ＯＲ回路３１６は、スタートビット検出信号Ｓｈとしてローレベルを出力する。
【００３４】
次に、タイミングｔ４において、入力信号ＡＳＫｉｎとしてスタートビット（ローレベル）が入力される。
【００３５】
次に、タイミングｔ５において、ゲート信号Ｇ２Ａ及びＧ２Ｂにオンパルスが発生すると、トランジスタ３０６及び３０８がオンする。容量３０２には、入力信号ＡＳＫｉｎのローレベル電圧Ｖ０が信号Ｓｃとして蓄積される。容量３０４には、信号Ｓａが信号Ｓｅとして蓄積される。この時、容量３０２は第３の電圧保持手段２０３（図２）、容量３０３は第２の電圧保持手段２０２（図２）、容量３０１は第１の電圧保持手段２０１（図２）に相当する。比較器３１４は、信号Ｓｃが信号Ｓｄ（電圧Ｓａ１）よりも小さいので、信号Ｓｆとしてハイレベルを出力する。その結果、ＯＲ回路３１６は、スタートビット検出信号Ｓｈとしてハイレベルを出力する。ここで、比較器３１４，３１５及びＯＲ回路３１６が比較手段２０６（図２）に相当する。スタートビットが検出されると、ゲート信号Ｇ１Ａ，Ｇ１Ｂ，Ｇ２Ａ，Ｇ２Ｂを以後オフに維持する。
【００３６】
次に、タイミングｔ６において、ゲート信号Ｇ１Ｃ及びＧ２Ｃをオンにし、トランジスタ３０９及び３１０をオンにする。これにより、容量３０１及び容量３０２は短絡される。短絡前の容量３０１及び３０２の電圧をそれぞれＶｃ１及びＶｃ２、短絡後の電圧をＶｃ１２、容量３０１及び３０２の静電容量をそれぞれＣ１及びＣ２とする。この場合、電荷保存則から下記の式が成り立つ。
Ｃ１×Ｖｃ１＋Ｃ２×Ｖｃ２＝（Ｃ１＋Ｃ２）×Ｖｃ１２
従って、下記の式が成り立つ。
Ｖｃ１２＝（Ｃ１×Ｖｃ１＋Ｃ２×Ｖｃ２）／（Ｃ１＋Ｃ２）
ここで、Ｃ１＝Ｃ２＝Ｃとなるように、回路定数を設計すると、短絡後の電圧Ｖｃ１２は、次式のように、短絡前の電圧Ｖｃ１及びＶｃ２の平均電圧になる。
2004172658.tif 000003
すなわち、リファレンス信号Ｓｉは、平均電圧Ｖｃ１２になる。トランジスタ３０９及び３１０が平均手段２０４（図２）に相当する。
【００３７】
スタートビットに続き、入力信号ＡＳＫｉｎとしてローレベルのデータＤ７が入力される。比較器３１３は、入力信号ＡＳＫｉｎ（ローレベル）がリファレンス信号Ｓｉよりも小さいので、変調信号ＡＳＫｏｕｔのデータＤ７としてローレベルを出力する。
【００３８】
次に、タイミングｔ７において、サンプリングクロック信号ＳＭＰがオンパルスになると、シフトレジタ３２１にデータＤ７が“０”として保持される。
【００３９】
次に、タイミングｔ８において、入力信号ＡＳＫｉｎとしてハイレベルのデータＤ６が入力される。比較器３１３は、入力信号ＡＳＫｉｎ（ハイレベル）がリファレンス信号Ｓｉよりも大きいので、変調信号ＡＳＫｏｕｔのデータＤ６としてハイレベルを出力する。
【００４０】
次に、タイミングｔ９において、サンプリンクロック信号ＳＭＰがオンパルスになると、シフトレジタ３２１はデータＤ７をシフトし、新たにデータＤ６を“１”として保持する。
【００４１】
次に、タイミングｔ１０において、入力信号ＡＳＫｉｎとしてローレベルのデータＤ５が入力される。比較器３１３は、入力信号ＡＳＫｉｎ（ローレベル）がリファレンス信号Ｓｉよりも小さいので、変調信号ＡＳＫｏｕｔのデータＤ５としてローレベルを出力する。
【００４２】
次に、タイミングｔ１１において、サンプリンクロック信号ＳＭＰがオンパルスになると、シフトレジタ３２１はデータＤ６及びＤ７をシフトし、新たにデータＤ５を“０”として保持する。
【００４３】
以後、同様の処理を繰り返し、８ビットデータの復調を行う。ストップビットが検出されると、ゲート信号Ｇ１Ｃ及びＧ２Ｃをローレベルにし、再びタイミングｔ１からの処理を繰り返す。
【００４４】
上記のように、スタートビットが検出されるまでの期間ｔ１〜ｔ５では、ゲート信号Ｇ１Ａ及びＧ１Ｂのパルスの組みとゲート信号Ｇ２Ａ及びＧ２Ｂのパルスの組みとを交互に繰り返す。容量３０１及び３０２は、入力信号ＡＳＫｉｎの電圧を交互に保持する。容量３０１及びトランジスタ３０５が第１の電圧保持手段２０１であるときには、容量３０２及びトランジスタ３０６が第３の電圧保持手段２０３である。逆に、容量３０１及びトランジスタ３０５が第３の電圧保持手段２０３であるときには、容量３０２及びトランジスタ３０６が第１の電圧保持手段２０１である。すなわち、第１及び第３の電圧保持手段２０１，２０３は、交互に切り替わる。
【００４５】
同様に、容量３０３及びトランジスタ３０７の組みと容量３０４及びトランジスタ３０８の組みとが交互に第２の電圧保持手段２０２として信号Ｓａを保持する。第１の電圧保持手段２０１が容量３０１及びトランジスタ３０５の組みであるときには第２の電圧保持手段２０２が容量３０３及びトランジスタ３０７の組みになる。逆に、第１の電圧保持手段２０１が容量３０２及びトランジスタ３０６の組みであるときには第２の電圧保持手段２０２が容量３０４及びトランジスタ３０８の組みになる。
【００４６】
以上のように、スタートビットの電圧Ｖ０とその１タイムスロット前の電圧Ｖ１との平均値をリファレンス電圧Ｓｉとすることにより、充分なマージンを持って以降のデータ復調を行うことができる。そして、１キャラクタ（８ビット）転送が終了すると、また、初期のリファレンス電圧Ｓｉを作成するモードに移行して、次以降のデータ復調にそなえることができる。これにより、通信路の状況が徐々に変化して入力信号ＡＳＫｉｎのハイレベル又はローレベルが変動してしまった場合でも、常に最適なリファレンス電圧での復調を行える。
【００４７】
なお、ゲート信号Ｇ１Ａ，Ｇ１Ｂ，Ｇ２Ａ，Ｇ２Ｂのオンパルスの期間において、入力信号ＡＳＫｉｎにノイズが存在する場合には誤ってスタートビットを検出してしまうおそれがある。また、スタートビットの時間長は、１タイムスロットの半分である。そこで、第１及び第３の電圧保持手段２０１，２０３は、それぞれトランジスタ３０５，３０６を１タイムスロットの半分以上オンすることにより容量３０１，３０２に入力信号ＡＳＫｉｎの電圧を取り込むことにより電圧を保持することが好ましい。これにより、ノイズによる誤検出を防止できる。
【００４８】
（第３の実施形態）
図５は、本発明の第３の実施形態による第１〜第３の電圧保持手段２０１〜２０３として演算増幅器５０１を用いる例を示す。図３（Ａ）の容量３０２の電荷のリーク量が多い場合には適切な復調を行うことができないという問題が生じる。そこで、図５に示すように、演算増幅器５０１を用いて、サンプルアンドホールド回路を構成する。演算増幅器５０１は、正入力端子がトランジスタ３０６のソース及び容量３０２の相互接続点に接続され、負入力端子が自己の出力端子に接続され、出力端子が図３（Ａ）のトランジスタ３１０のドレイン及び比較器３１４の入力端子の相互接続点に接続される。演算増幅器５０１は、負入力端子が自己の出力端子に接続されているので、ボルテージフォロアを構成する。すなわち、容量３０２にボルテージフォロアが接続されている。ボルテージフォロアは、入力インピーダンスが高いので、容量３０２の電荷のリークを防止することができる。容量３０２と同様に、容量３０１、３０３及び３０４にボルテージフォロアを接続することが好ましい。
【００４９】
（第４の実施形態）
図６は、本発明の第４の実施形態による復調回路を示す図である。この復調回路は、図３（Ａ）の復調回路と基本的に同じであるので、異なる点のみを説明する。ｎチャネルＭＯＳトランジスタ６０７は、ゲートがゲート信号Ｇ３Ａの線に接続され、ドレインが入力信号ＡＳＫｉｎの端子に接続され、ソースがｎチャネルＭＯＳトランジスタ６１１のドレインに接続される。トランジスタ６１１は、ソースが比較器３１３の入力端子に接続される。容量６０３は、トランジスタ６０７のソース及びグランド間に接続される。容量６０３及びトランジスタ６０７は、第１又は第３の電圧保持手段２０１，２０３（図２）に相当する。トランジスタ６１１は、平均手段２０４（図２）に相当する。すなわち、容量３０１及びトランジスタ３０５の組みと、容量３０２とトランジスタ３０６の組みと、容量６０３とトランジスタ６０７の組みとが順次交替で入力信号ＡＳＫｉｎの電圧を保持し、第１及び第３の電圧保持手段２０１，２０３を構成する。
【００５０】
ｎチャネルＭＯＳトランジスタ６０９は、ゲートがゲート信号Ｇ３Ｂの線に接続され、ドレインが抵抗３１１及び３１２の相互接続点に接続される。容量６０５は、トランジスタ６０９のソース及びグランド間に接続される。比較器３１４の入力端子は、トランジスタ３０７のソース及びトランジスタ３０６のソースに接続される。比較器３１５の入力端子は、トランジスタ３０８のソース及びトランジスタ６０７のソースに接続される。比較器６１６の入力端子は、トランジスタ６０９のソース及びトランジスタ３０５のソースに接続される。ＯＲ回路３１６は、比較器３１４，３１５，６１６の出力を入力し、スタートビット検出信号Ｓｈを出力する。容量６０５及びトランジスタ６０９は、第２の電圧保持手段２０２（図２）に相当する。すなわち、容量３０３及びトランジスタ３０７の組みと、容量３０４とトランジスタ３０８の組みと、容量６０５とトランジスタ６０９の組みとが順次交替で信号Ｓａの電圧を保持し、第２の電圧保持手段２０２を構成する。
【００５１】
以上のように、第１〜第３の電圧保持手段２０１〜２０３はそれぞれ３つの電圧保持部が順次交替で機能する。この構成の利点を説明する。図４のように、２つの電圧保持部が交互に電圧を保持する場合には、ゲート信号Ｇ１Ａ、Ｇ１Ｂのオンパルスの組みとゲート信号Ｇ２Ａ，Ｇ２Ｂのオンパルスの組みとの間隔が広くなってしまい、処理が粗くなってしまう。図６のように、３つの電圧保持部を有する場合には、ゲート信号のオンパルスの間隔が狭くなり、スタートビット検出のタイミング精度を向上させることができる。なお、同様に、第１〜第３の電圧保持手段２０１〜２０４は、それぞれ４つ以上の電圧保持部が交替で機能するのようにしてもよい。
【００５２】
（第５の実施形態）
図７は、本発明の第５の実施形態による復調装置のハードウエア構成を示す図である。この復調装置は、第１の実施形態による復調装置を、コンピュータ及びプログラムにより実現するものである。バス７０１には、中央演算処理装置（ＣＰＵ）７０２、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）７０３、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）７０４及びＡ／Ｄコンバータ７０５が接続される。Ａ／Ｄコンバータ７０５は、入力信号ＡＳＫｉｎをアナログ形式からデジタル形式に変換する。ＲＯＭ７０４は、コンピュータプログラムを記憶する。ＣＰＵ７０２は、ＲＯＭ７０４内のコンピュータプログラムに従い、図８（Ａ）〜（Ｄ）に示すデジタル形式の入力信号ＡＳＫｉｎの復調処理を行う。ＲＡＭ７０３は、ＣＰＵ７０２のワーキングエリアを有する。
【００５３】
図８（Ａ）は、入力信号ＡＳＫｉｎの受信処理を示すフローチャートである。まず、ステップＳ８０１では、スタートビット検出処理を行う。この処理の詳細は、後に図８（Ｂ）を参照しながら説明する。次に、ステップＳ８０２では、データ受信処理を行う。この処理の詳細は、後に図８（Ｃ）を参照しながら説明する。次に、ステップＳ８０３では、ストップビット処理を行う。具体的には、ストップビットを検出すると、復調終了のための処理を行う。以上で、１キャラクタ通信の処理を終了する。
【００５４】
図８（Ｂ）は、図８（Ａ）のステップＳ８０１のスタートビット検出処理の詳細を示すフローチャートである。まず、ステップＳ８１１でレジスタＷＭ１の値をレジスタＷＭ２にセットし、ステップＳ８１２でレジスタＡＤＣの値をレジスタＷＭ１にセットする。レジスタＡＤＣは、デジタル形式に変換された現時点の入力信号ＡＳＫｉｎの電圧値を記憶している。レジスタＷＭ１の初期値は、入力信号ＡＳＫｉｎのハイレベルの電圧値である。レジスタＷＭ１は第３の電圧保持手段２０３（図２）に相当し、レジスタＷＭ２は第１の電圧保持手段２０１（図２）に相当する。次に、ステップＳ８１３では、（ＷＭ２−ＷＭ１−Ｏｆｆｓｅｔ）が０より大きいか否かをチェックする。ここで、Ｏｆｆｓｅｔは、入力信号ＡＳＫｉｎのハイレベルとローレベルの差のしきい値に相当する。０より大きければスタートビットであることを意味するのでステップＳ８１４へ進み、０より大きくなければスタートビットでないのでステップＳ８１１へ戻る。ステップＳ８１４では、レジスタＷＭ１とレジスタＷＭ２の平均値をレジスタＷＭ６にセットする。レジスタＷＭ６の値は、リファレンス電圧Ｓｉに相当する。以上で、処理を終了する。
【００５５】
図８（Ｃ）は、図８（Ａ）のステップＳ８０２のデータ受信処理の詳細を示すフローチャートである。まず、ステップＳ８２１では、レジスタＷＭ４に０をセットする。次に、ステップＳ８２２では、レジスタＷＭ５に０をセットする。次に、ステップＳ８２３では、１ビット受信処理を行う。この処理の詳細は、後に図８（Ｄ）を参照しながら説明する。この処理により、受信した１ビットデータの復調が行われ、データ“１”又は“０”がレジスタＷＭ３に記憶される。次に、ステップＳ８２４では、（ＷＭ５×２＋ＷＭ３）の値をレジスタＷＭ５にセットする。レジスタＷＭ５の初期値は０である。この処理は、１タイムスロット前までのデータＷＭ５を繰り上げて、新たなデータＷＭ３を加算する処理である。次に、ステップＳ８２５では、レジスタＷＭ４の値をインクリメントする。レジスタＷＭ４は、処理済みのビット数を表す。次に、ステップＳ８２６では、レジスタＷＭ４が７より大きいか否かをチェックする。７より大きければ全８ビットの処理が終了したことを意味するので処理を終了し、７より大きくなければステップＳ８２３へ戻り、次のビットの処理を繰り返す。
【００５６】
図８（Ｄ）は、図８（Ｃ）のステップＳ８２３の１ビット受信処理の詳細を示すフローチャートである。まず、ステップＳ８３１では、レジスタＡＤＣの値をレジスタＷＭ１にセットする。レジスタＡＤＣは、現時点の入力信号ＡＳＫｉｎのデジタル電圧値を記憶している。次に、ステップＳ８３２では、レジスタＷＭ１の値からレジスタＷＭ６の値を引いた値が０より大きいか否かをチェックする。レジスタＷＭ６は、図８（Ｂ）のステップＳ８１４で生成されたリファレンス電圧Ｓｉに相当する。０より大きければステップＳ８３３へ進み、レジスタＷＭ３にデータ“１”をセットする。０より大きくなければステップＳ８３４へ進み、レジスタＷＭ３にデータ“０”をセットする。以上で、処理を終了する。
【００５７】
以上は、入力信号ＡＳＫｉｎをＡ／Ｄコンバータ７０５によりデジタル形式に変換した後に、コンピュータ及びコンピュータプログラムにより復調処理を行う例を説明した。なお、コンピュータ及びコンピュータプログラムの代わりに、デジタル回路を用いてもよい。その場合、そのデジタル回路は、デジタル形式の入力信号ＡＳＫｉｎを基に処理を行うことになる。復調回路は、アナログ回路、デジタル回路、又はそれらの混合回路でもよい。また、復調回路は、半導体集積回路（半導体装置）として構成することができる。
【００５８】
復調回路は、例えば非接触状態で電波を用いて通信する非接触型ＩＣカード及び／又はリーダ／ライタに用いることができる。リーダ／ライタの機種が変更になったり、リーダ／ライタからＩＣカードまでの距離が変わる等の電波条件が変化しても、適切なリファレンス電圧を設定し、復調品質を向上させることができる。
【００５９】
本実施形態は、コンピュータがプログラムを実行することによって実現することができる。また、プログラムをコンピュータに供給するための手段、例えばかかるプログラムを記録したＣＤ−ＲＯＭ等のコンピュータ読み取り可能な記録媒体又はかかるプログラムを伝送するインターネット等の伝送媒体も本発明の実施形態として適用することができる。また、上記のプログラムを記録したコンピュータ読み取り可能な記録媒体等のコンピュータプログラムプロダクトも本発明の実施形態として適用することができる。上記のプログラム、記録媒体、伝送媒体及びコンピュータプログラムプロダクトは、本発明の範疇に含まれる。記録媒体としては、例えばフレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。
【００６０】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００６１】
本発明の実施形態は、例えば以下のように種々の適用が可能である。
（付記１）調歩同期方式のＮＲＺ符号のスタートビットを検出する検出手段と、
前記スタートビットの電圧とその１タイムスロット前の電圧との平均をとる平均手段と、
前記平均電圧を基準にして前記ＮＲＺ符号のスタートビットに続く複数のタイムスロットのデータの電圧を比較することにより復調信号を出力する第１の比較手段と
を有する復調装置。
（付記２）前記検出手段は、前記ＮＲＺ符号の入力信号を抵抗分割するための抵抗と、前記抵抗分圧された電圧と前記ＮＲＺ符号の入力信号の電圧とを比較することによりスタートビットを検出する第２の比較手段とを有する付記１記載の復調装置。
（付記３）さらに、前記ＮＲＺ符号の入力信号の電圧及びその１タイムスロット前の入力信号の電圧を保持する電圧保持手段を有し、
前記平均手段は、前記電圧保持手段により保持される２つの電圧の平均をとる付記１記載の復調装置。
（付記４）前記電圧保持手段は第１の電圧保持部及び第２の電圧保持部を有し、該第１の電圧保持部及び第２の電圧保持部は交互に前記入力信号の電圧を保持する付記３記載の復調装置。
（付記５）前記第１及び第２の電圧保持部は、それぞれ容量及びスイッチングトランジスタを有する付記４記載の復調装置。
（付記６）前記第１及び第２の電圧保持部は、さらに、それぞれ容量に接続されるボルテージフォロアを有する付記５記載の復調装置。
（付記７）前記第１及び第２の電圧保持部は、それぞれ前記スイッチングトランジスタを１タイムスロットの半分以上オンすることにより前記容量に入力信号の電圧を取り込むことにより電圧を保持する付記５記載の復調装置。
（付記８）前記平均手段は、前記第１の電圧保持部の容量及び第２の電圧保持部の容量を接続することにより平均電圧を生成する付記５記載の復調装置。
（付記９）前記検出手段は、前記ＮＲＺ符号の入力信号を抵抗分割するための抵抗と、前記抵抗分圧された電圧と前記ＮＲＺ符号の入力信号の電圧とを比較することによりスタートビットを検出する第２の比較手段とを有する付記４記載の復調装置。
（付記１０）前記検出手段は、前記抵抗分圧された電圧を交互に保持するための第３及び第４の電圧保持部を有し、前記第１又は第２の電圧保持部の電圧と前記第３又は第４の電圧保持部の電圧とを比較することによりスタートビットを検出する付記９記載の復調装置。
（付記１１）前記第１〜第４の電圧保持部は、それぞれ容量及びスイッチングトランジスタを有する付記１０記載の復調装置。
（付記１２）前記第１〜第４の電圧保持部は、さらに、それぞれ容量に接続されるボルテージフォロアを有する付記１１記載の復調装置。
（付記１３）前記電圧保持手段は３つ以上の電圧保持部を有し、該３つ以上の電圧保持部は順次交替で前記入力信号を保持する付記３記載の復調装置。
（付記１４）前記検出手段は、前記ＮＲＺ符号の入力信号を抵抗分割するための抵抗と、前記抵抗分圧された電圧と前記ＮＲＺ符号の入力信号の電圧とを比較することによりスタートビットを検出する第２の比較手段とを有する付記１３記載の復調装置。
（付記１５）前記検出手段は、前記抵抗分圧された電圧を順次交替で保持するための３つ以上の電圧保持部を有する付記１４記載の復調装置。
（付記１６）さらに、前記復調信号をシリアル形式からパラレル形式に変換するためのシリアル／パラレルコンバータを有する付記１記載の復調装置。
（付記１７）さらに、前記ＮＲＺ符号の入力信号をアナログ形式からデジタル形式に変換するためのＡ／Ｄコンバータを有し、前記検出手段、前記平均手段及び前記第１の比較手段は前記デジタル形式の入力信号を基に処理を行う付記１記載の復調装置。
（付記１８）前記ＮＲＺ符号の入力信号は、ＡＳＫ変調信号である付記１記載の復調装置。
（付記１９）調歩同期方式のＮＲＺ符号のスタートビットを検出する検出ステップと、
前記スタートビットの電圧とその１タイムスロット前の電圧との平均をとる平均ステップと、
前記平均電圧を基準にして前記ＮＲＺ符号のスタートビットに続く複数のタイムスロットのデータの電圧を比較することにより復調信号を出力する出力ステップと
を有する復調方法。
（付記２０）調歩同期方式のＮＲＺ符号のスタートビットを検出する検出ステップと、
前記スタートビットの電圧とその１タイムスロット前の電圧との平均をとる平均ステップと、
前記平均電圧を基準にして前記ＮＲＺ符号のスタートビットに続く複数のタイムスロットのデータの電圧を比較することにより復調信号を出力する出力ステップと
をコンピュータに実行させるためのプログラム。
【００６２】
【発明の効果】
以上説明したように、スタートビットの電圧とその１タイムスロット前の電圧との平均をとってリファレンス電圧を生成し、そのリファレンス電圧とＮＲＺ符号のデータとを比較することにより復調するので、データの電圧を使用せずにリファレンス電圧を生成することができる。これにより、データ“１”又は“０”の発生に偏りが生じた場合でも、適正なリファレンス電圧を生成して復調を行うことができる。その結果、ＮＲＺ符号の振幅及び変調度に依存せずに最適なリファレンス電圧を設定し、復調することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態による復調対象のＮＲＺ符号を示す図である。
【図２】第１の実施形態による復調装置の構成を示す図である。
【図３】図３（Ａ）及び（Ｂ）は本発明の第２の実施形態による復調回路を示す図である。
【図４】第２の実施形態による復調回路の動作を示すタイミングチャートである。
【図５】本発明の第３の実施形態による第１〜第３の電圧保持手段として演算増幅器を用いる例を示す図である。
【図６】本発明の第４の実施形態による復調回路を示す図である。
【図７】本発明の第５の実施形態による復調装置のハードウエア構成を示す図である。
【図８】図８（Ａ）〜（Ｄ）は第５の実施形態による復調装置のソフトウエアの処理を示すフローチャートである。
【図９】ＮＲＺ符号を説明するための図である。
【図１０】従来技術による復調回路を示す図である。
【符号の説明】
ＳＴＴ  スタートビット
ＳＴＰ  ストップビット
Ｓｉ  リファレンス電圧
２０１  第１の電圧保持手段
２０２  第２の電圧保持手段
２０３  第３の電圧保持手段
２０４  平均手段
２０５  比較手段
２０６  比較手段
２０７  抵抗
２０８  抵抗
【図１】
2004172658.tif 000004
【図２】
2004172658.tif 000005
【図３】
2004172658.tif 000006
【図４】
2004172658.tif 000007
【図５】
2004172658.tif 000008
【図６】
2004172658.tif 000009
【図７】
2004172658.tif 000010
【図８】
2004172658.tif 000011
【図９】
2004172658.tif 000012
【図１０】
2004172658.tif 000013