(57)【要約】【課題】復調回路の動作周波数が低減されたディスク再生装置及びディスク再生方法を提供する。【解決手段】ディスクに記録されたデータを読み出して再生データを生成するディスク再生装置であって、データに含まれる所定の同期パターンを検出すると共に検出タイミングを識別する同期検出回路２１と、識別された検出タイミングに応じて、ディスクから読み出されたデータの中から順次選択的に一部のデータを抽出し、抽出された複数のデータを合成して対応する復調データに置換するＥＦＭ復調回路２３とを備えたことを特徴とするディスク再生装置を提供する。【選択図】　図２
2004071055.tif 000002
【特許請求の範囲】
【請求項１】
ディスクに記録されたデータを読み出して再生データを生成するディスク再生装置であって、
前記データに含まれる所定の同期パターンを検出すると共に、検出タイミングを識別する検出手段と、
前記検出手段により識別された前記検出タイミングに応じて、前記ディスクから読み出された前記データの中から順次選択的に一部のデータを抽出する選択手段と、
前記選択手段により抽出された複数のデータを合成して合成データを生成する合成手段と、
前記合成データを対応する復調データに置換することにより前記再生データを生成する置換手段とを備えたことを特徴とするディスク再生装置。
【請求項２】
前記検出手段は、連続する複数のサイクルにおいて読み出された前記データの配列から前記同期パターンを検出すると共に、前記配列に含まれる前記同期パターンの位置に応じて前記検出タイミングを識別する請求項１に記載のディスク再生装置。
【請求項３】
前記選択手段は、
前記検出タイミングに応じた初期値を格納する初期値格納手段と、
前記初期値格納手段から前記検出タイミングに応じた初期値をロードし、前記初期値より内部クロック信号のクロック数をカウントする計数手段とを含み、
前記選択手段は、前記計数手段におけるカウント値に応じて、前記ディスクから読み出された前記データの中から順次選択的に一部のデータを抽出する請求項１に記載のディスク再生装置。
【請求項４】
前記合成手段は、第１及び第２のデータ保持手段を含み、
前記カウント値が偶数のとき前記第１及び第２のデータ保持手段はそれぞれ前記選択手段により抽出されたデータを保持し、前記カウント値が奇数のとき前記第２のデータ保持手段に保持されているデータを前記第１のデータ保持手段へ移すことにより、前記合成データを生成する請求項３に記載のディスク再生装置。
【請求項５】
ディスクに記録されたデータを読み出して再生データを生成するディスク再生方法であって、
前記データに含まれる所定の同期パターンを検出すると共に、検出タイミングを識別する検出ステップと、
識別された前記検出タイミングに応じて、前記ディスクから読み出された前記データの中から順次選択的に一部のデータを抽出する選択ステップと、
前記選択ステップにおいて抽出された複数のデータを合成して合成データを生成する合成ステップと、
前記合成データを対応する復調データに置換することにより前記再生データを生成する置換ステップとを有することを特徴とするディスク再生方法。
【請求項６】
前記検出ステップでは、連続する複数のサイクルにおいて読み出された前記データの配列から前記同期パターンを検出すると共に、前記配列に含まれる前記同期パターンの位置に応じて前記検出タイミングを識別する請求項５に記載のディスク再生方法。
【請求項７】
前記選択ステップでは、前記検出タイミングに応じた初期値より内部クロック信号のクロック数をカウントすることにより得られるカウント値に応じて、前記ディスクから読み出された前記データの中から順次選択的に一部のデータを抽出する請求項５に記載のディスク再生方法。
【請求項８】
前記合成ステップでは、前記カウント値が偶数のとき第１及び第２のデータ保持手段にそれぞれ前記選択ステップにおいて抽出されたデータを保持させ、前記カウント値が奇数のとき前記第２のデータ保持手段に保持されているデータを前記第１のデータ保持手段へ移すことにより、前記合成データを生成する請求項７に記載のディスク再生方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディスクに記録されたデータを再生するディスク再生装置とディスク再生方法に関するものである。
【０００２】
【従来の技術】
一般的に、ディスク再生時には、ディスクからの反射光を検出するピックアップによって該ディスクに記録されたデータが読み出される。そして、ピックアップにより読み出されたデータは、ＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ　Ｌｏｏｐ）回路により該データに同期されたクロック信号（以下、「チャネルクロック」とも呼ぶ）によって再生装置に取り込まれる。
【０００３】
ここで、取り込まれた該データはＥＦＭ（Ｅｉｇｈｔ−Ｆｏｕｒｔｅｅｎ　Ｍｏｄｕｌａｔｉｏｎ）変調が施されたシリアルデータであるため、該再生装置においては該データがＥＦＭ復調回路により復調される。このとき、従来の再生装置では、上記シリアルデータに同期したチャネルクロックにより、該ＥＦＭ復調回路の動作周波数が決められていた。
【０００４】
従って、ディスクを高倍速再生する場合などにおいては、高い周波数を持ったチャネルクロックを用いることによって、該動作周波数を高めることが必要とされる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記動作周波数が高くなると、ＥＦＭ復調回路以外の回路に生じるノイズが大きくなると共に、該ディスク再生装置の消費電力も大きくなるという問題がある。
【０００６】
また、高い該動作周波数を保証することが必要とされる該ディスク再生装置に対しては、高い周波数を持ったクロック信号による動作試験が必要とされるが、テスタによる該動作試験は困難であるという問題もある。
【０００７】
本発明は上記のような問題を解消するためになされたもので、復調動作をより低い動作周波数において実現し得るディスク再生装置及びディスク再生方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の目的は、ディスクに記録されたデータを読み出して再生データを生成するディスク再生装置であって、データに含まれる所定の同期パターンを検出すると共に、検出タイミングを識別する検出手段と、検出手段により識別された検出タイミングに応じて、ディスクから読み出されたデータの中から順次選択的に一部のデータを抽出する選択手段と、選択手段により抽出された複数のデータを合成して合成データを生成する合成手段と、合成データを対応する復調データに置換することにより再生データを生成する置換手段とを備えたことを特徴とするディスク再生装置を提供することにより達成される。
【０００９】
このような手段によれば、選択手段が同期パターンの検出タイミングに応じて、ディスクから読み出されたデータの中から順次選択的に一部のデータを抽出し、合成手段が該抽出された複数のデータを合成し、置換手段が該合成データを復調データに置換することによって、該復調が該合成データを単位として一括して実行されるため、該復調において必要とされる動作周波数を低減することができる。
【００１０】
ここで、より具体的には、検出手段は連続する複数のサイクルにおいて読み出されたデータの配列から同期パターンを検出すると共に、該配列に含まれる同期パターンの位置に応じて検出タイミングを識別し、選択手段は検出タイミングに応じた初期値より内部クロック信号のクロック数をカウントする計数手段を含み、計数手段におけるカウント値に応じて、ディスクから読み出されたデータの中から順次選択的に一部のデータを抽出するものとすることができる。
【００１１】
さらに、合成手段は第１及び第２のデータ保持手段を含み、カウント値が偶数のとき第１及び第２のデータ保持手段はそれぞれ選択手段により抽出されたデータを保持し、カウント値が奇数のとき第２のデータ保持手段に保持されているデータを第１のデータ保持手段へ移すことにより、合成データを生成するものとすることができる。
【００１２】
また、本発明の目的は、ディスクに記録されたデータを読み出して再生データを生成するディスク再生方法であって、データに含まれる所定の同期パターンを検出すると共に、検出タイミングを識別する検出ステップと、識別された検出タイミングに応じて、ディスクから読み出されたデータの中から順次選択的に一部のデータを抽出する選択ステップと、選択ステップにおいて抽出された複数のデータを合成して合成データを生成する合成ステップと、合成データを対応する復調データに置換することにより再生データを生成する置換ステップとを有することを特徴とするディスク再生方法を提供することにより達成される。
【００１３】
このような手段によれば、ディスクに記録されたデータについて、上記合成データを単位として一括して復調することができるため、該復調において必要とされる動作周波数を低減することができる。
【００１４】
ここで、より具体的には、上記検出ステップでは、連続する複数のサイクルにおいて読み出されたデータの配列から同期パターンを検出すると共に、配列に含まれる同期パターンの位置に応じて検出タイミングを識別し、上記選択ステップでは、検出タイミングに応じた初期値より内部クロック信号のクロック数をカウントすることにより得られるカウント値に応じて、ディスクから読み出されたデータの中から順次選択的に一部のデータを抽出し、上記合成ステップでは、カウント値が偶数のとき第１及び第２のデータ保持手段にそれぞれ選択ステップにおいて抽出されたデータを保持させ、カウント値が奇数のとき第２のデータ保持手段に保持されているデータを第１のデータ保持手段へ移すことにより、合成データを生成するようにすることができる。
【００１５】
【発明の実施の形態】
以下において、本発明の実施の形態を図面を参照しつつ詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
【００１６】
図１は、本発明の実施の形態に係るディスク再生装置の構成を示すブロック図である。図１に示されるように、本実施の形態に係るディスク再生装置３は装着されたディスク１に記録されたデータを再生する装置であって、アシンメトリ補正部５とＰＬＬ回路７、シリ・パラ変換回路９、ＥＦＭ（Ｅｉｇｈｔ−Ｆｏｕｒｔｅｅｎ　Ｍｏｄｕｌａｔｉｏｎ）復調部１１、制御部１３、メモリＩＦ回路１５、及びメモリ１７を備える。
【００１７】
ここで、アシンメトリ補正部５はディスク１から読み出された信号を受領し、ＰＬＬ回路７及びシリ・パラ変換回路９はアシンメトリ補正部５に接続される。また、シリ・パラ変換回路９はＰＬＬ回路７にも接続され、ＥＦＭ（Ｅｉｇｈｔ−Ｆｏｕｒｔｅｅｎ　Ｍｏｄｕｌａｔｉｏｎ）復調部１１はシリ・パラ変換回路９に接続される。そして、制御部１３及びメモリＩＦ回路１５はＥＦＭ復調部１１に接続され、メモリ１７はメモリＩＦ回路１５に接続される。
【００１８】
このような構成を有するディスク再生装置３は、チャネルクロックを８分周したクロック信号ＰＣＫ８を動作クロックとして、ＣＤ（Ｃｏｍｐａｃｔ　Ｄｉｓｃ）等のディスク１から読み出されたデータをＥＦＭ復調するものであるが、以下に動作の概要を説明する。
【００１９】
アシンメトリ補正部５はディスク１から読み出された信号に対して直流成分をカットすることによってＥＦＭ変調されたデジタル信号ＳＥを生成し、ＰＬＬ回路７及びシリ・パラ変換回路９へ供給する。ＰＬＬ回路７は供給されたデジタル信号ＳＥに同期するチャネルクロックＰＣＫを生成し、シリ・パラ変換回路９へ供給する。
【００２０】
また、シリ・パラ変換回路９は供給されたシリアルなデジタル信号ＳＥをＥＦＭ変調された８ビットのパラレル信号ＳＥ８へ変換すると共に、供給されたチャネルクロックＰＣＫを８分周することによりクロック信号ＰＣＫ８を生成する。
【００２１】
ここで、上記パラレル信号ＳＥ８はＥＦＭ変調された原ＥＦＭ信号をＮＲＺ（Ｎｏｎ　Ｒｅｔｕｒｎ　ｔｏ　Ｚｅｒｏ）変換した後のデータとされ、一例が表１に示される。
【００２２】
【表１】
2004071055.tif 000003
【００２３】
上記表１に示されるように、ＮＲＺ変換後のデータは原ＥＦＭ信号の変化点（下線部）に対応するビットのみが「１」（下線部）とされる。なお、このようにして得られたＮＲＺ変換後のデータは８ビットシフトレジスタの最上位ビットへ順次入力されると共に、所定のタイミングにおいて該データが上位ビットから下位ビットにシフトされ、８ビット揃った時点で同時出力されることにより上記パラレル信号ＳＥ８が生成出力される。
【００２４】
そして、ＥＦＭ復調部１１はシリ・パラ変換回路９から供給されたクロック信号ＰＣＫ８を動作クロックとして、同じくシリ・パラ変換回路９から供給されたパラレル信号ＳＥ８をＥＦＭ復調する。なお、このＥＦＭ復調部１１の構成及び動作については後に詳しく説明する。
【００２５】
また、ＥＦＭ復調部１１において復調されたデータは、メモリＩＦ回路１５を介してエラー訂正用のメモリ１７へ格納される。一方、ＥＦＭ復調部１１は、後述するように該復調の過程でサブコード同期信号が検出されたことを示すスコア信号ＳＣ、及びエラーチェック後に得られたサブＱコードＳｑを制御部１３へ供給する。これより、制御部１３は供給されるサブＱコードＳｑに基づいて、ディスク１に記録された絶対時間情報を得ることができる。
【００２６】
図２は、図１に示されたＥＦＭ復調部１１の構成を示すブロック図である。図２に示されるように、ＥＦＭ復調部１１は同期検出回路２１とＥＦＭ復調回路２３、及びサブコード読み出し回路２５とを含む。
【００２７】
ここで、同期検出回路２１はシリ・パラ変換回路９に接続され、ＥＦＭ復調回路２３はシリ・パラ変換回路９及び同期検出回路２１に接続される。また、サブコード読み出し回路２５はＥＦＭ復調回路２３に接続される。なお、メモリＩＦ回路１５はＥＦＭ復調回路２３及びサブコード読み出し回路２５に接続され、制御部１３はサブコード読み出し回路２５に接続される。
【００２８】
以下において、上記のような構成を有するＥＦＭ復調部１１の動作の概要を説明する。まず、同期検出回路２１は供給されたパラレル信号ＳＥ８に含まれる同期パターンを検出する。そして、該同期パターンが検出された場合には、次に検出が予測される同期パターンを特定する。さらに、該予測された同期パターンと実際に検出された同期パターンとを比較し、一致するか否かを判定する。
【００２９】
なお、同期検出回路２１は予期しないタイミングにおいて誤った同期パターンを検出しないようにするため、検出期間を所定のタイミングに限定するための同期保護ウィンドウを内部生成すると共に、上記所定のタイミングにおいて該同期パターンが検出できない場合には、自己生成した同期信号を利用することによって同期を維持する。
【００３０】
ＥＦＭ復調回路２３は、シリ・パラ変換回路９から供給されたパラレル信号ＳＥ８をＥＦＭ復調する。なお、このようにして復調された信号はメモリＩＦ回路１５へ供給されると共に、サブコード読み出し回路２５へ供給される。
【００３１】
サブコード読み出し回路２５は供給された復調後の信号に含まれるサブコードの中から同期信号を検出すると共に、該信号から後述するサブＱコードを抜き出し、該サブＱコードについてエラーの有無をチェックする。そして、サブコード読み出し回路２５は該サブＱコードを制御部１３へ供給する。
【００３２】
以下において、図２に示されたＥＦＭ復調部１１を構成する各回路について詳しく説明する。図３は、図２に示された同期検出回路２１の構成を示すブロック図である。図３に示されるように、同期検出回路２１は同期パターン検出部２７と同期パターン予測部２９、同期判断部３０、及び同期保護ウィンドウ部３５を含む。そして、同期判断部３０は同期カウンタ３１とＡＮＤ回路３２，３４及び比較部３３を含む。
【００３３】
ここで、同期パターン検出部２７はシリ・パラ変換回路９に接続され、同期パターン予測部２９は同期パターン検出部２７に接続される。また、同期カウンタ３１は同期パターン検出部２７に接続され、ＡＮＤ回路３２は同期パターン検出部２７及び同期カウンタ３１に接続される。また、比較部３３は同期パターン検出部２７及び同期パターン予測部２９に接続され、ＡＮＤ回路３４はＡＮＤ回路３２と比較部３３に接続される。そして、同期保護ウィンドウ部３５は比較部３３とＡＮＤ回路３４と同期カウンタ３１に接続される。
【００３４】
次に、上記のような構成を有する同期検出回路２１の動作を詳しく説明する。
【００３５】
まず、同期パターン検出部２７は供給されたパラレル信号ＳＥ８の中に含まれる同期パターンを検出するが、ここでは検出すべき同期パターン（フレーム同期信号）はＮＲＺ変換後のデータとして（１００００００００００１００００００００００１）であり、該同期パターンを８ビット単位で４サイクルかけて検出する場合を例として説明する。
【００３６】
このとき、４サイクル目に上記同期パターンの検出が完結する場合としては、以下の表２に示されるように８通りが考えられる。
【００３７】
【表２】
2004071055.tif 000004
【００３８】
上記表２においては、検出されたデータが１サイクル目の最上位ビットｂ１から最下位ビットｂ８、続けて２サイクル目の最上位ビットｂ１から最下位ビットｂ８、３サイクル目の最上位ビットｂ１から最下位ビットｂ８、そして４サイクル目の最上位ビットｂ１から最下位ビットｂ８へ順次示される。
【００３９】
従って、例えば表２においてケース番号０は、１サイクル目のビットｂ３から４サイクル目の最上位ビットｂ１にかけて上記同期パターンが検出される場合を示している。ここで同期パターン検出部２７は、ケース番号０から７の８通りのいずれによって同期パターンが検出されたかを識別することにより、同期パターンの検出タイミングを特定していることになる。
【００４０】
そして、同期パターン検出部２７は、上記表２の８通りのいずれかにより該同期パターンを検出した場合には、クロック信号ＰＣＫ８の１周期間においてハイレベルとなる検出信号ＳＳｂを生成すると共に、表２に示されたいずれのケースで該同期パターンが検出されたのかを示すケース識別信号ＮＳＤを生成する。
【００４１】
ここで、例えばディスク１がＣＤであるとき、ＣＤに記録されるデータの１フレームは５８８ビットからなるため、７３．５（＝５８８／８）サイクルで１フレームのデータが処理される。このように１フレームのデータを処理するために必要なサイクル数は自然数ではなく０．５サイクルの端数を有するため、表２に示される二つのケースが交互に繰り返されることにより同期パターンが検出される。
【００４２】
すなわち例えば、同期パターンが表２に示されたケース番号２のタイミングで検出された場合には、次フレームにおいてはケース番号６のタイミングで同期パターンが検出される。そして、以降のフレームにおいては、ケース番号２と６による同期パターンの検出が交互に繰り返される。
【００４３】
このように、同期パターンは規則性をもって検出されるため、一度同期パターンが検出された場合には、次のフレームにおいていずれのケースで同期パターンが検出されるかを予測することが可能である。ここで、同期パターン予測部２９は同期パターン検出部２７から供給されたケース識別信号ＮＳＤに応じて、次のフレームでいずれのケースにより同期パターンが検出されるのかを予測し、予測されるケースを特定する検出予測信号ＮＮＳを生成して比較部３３へ供給する。
【００４４】
従って、比較部３３は供給されたケース識別信号ＮＳＤと検出予測信号ＮＮＳが一致したとき、すなわち実際に同期パターン検出部２７で同期パターンが検出されたケースと同期パターン予測部２９で検出が予測されたケースとが一致したときに、活性化されたハイレベルの信号をＡＮＤ回路３４へ供給する。
【００４５】
一方、同期カウンタ３１は同期パターン検出部２７が同期パターンを検出してから、次に同期パターンを検出するまでのサイクル数を計数する。このとき、同期カウンタ３１は同期パターン検出部２７から供給されるケース識別信号ＮＳＤに応じて、以下の表３に示されたカウンタ値を初期設定する。
【００４６】
【表３】
2004071055.tif 000005
【００４７】
ここで、例えば同期カウンタ３１が同期パターン検出部２７からケース識別信号ＮＳＤとして「０１ｈ」のデータを受領した場合には、７３サイクル後に次の同期パターンが検出されると予測し、表３に示されるようにカウンタ値を７２に初期設定する。
【００４８】
そして、同期カウンタ３１は供給される検出信号ＳＳｂに応じて１サイクルの経過に対して１の割合で該カウンタ値をデクリメントし、該カウンタ値が０となった後の７３サイクル目に予想される同期パターンの検出タイミングを示すタイミング予想信号ＳＮを生成してＡＮＤ回路３２へ供給する。
【００４９】
従って、ＡＮＤ回路３２は供給されるタイミング予想信号ＳＮと検出信号ＳＳｂが同時に活性化されたとき、すなわち同期カウンタ３１により予想されたタイミングにおいて該同期パターンが検出されたときに、活性化されたハイレベルの信号をＡＮＤ回路３４へ供給する。
【００５０】
以上より、同期判断部３０は実際に同期パターン検出部２７で同期パターンが検出されたケースと同期パターン予測部２９で検出が予測されたケースとが一致し、かつ同期カウンタ３１により予想されたタイミングにおいて該同期パターンが検出されたときに、同期パターンが正常に検出されているものとしてＡＮＤ回路３４から同期保護ウィンドウ部３５へハイレベルの信号ＯＫを供給する。
【００５１】
また、同期保護ウィンドウ部３５は同期カウンタ３１を利用して同期パターンの検出タイミングを制限する。ここで、実際には同期パターンは理想的なタイミングとずれたタイミングにおいて検出されることもあるため、該理想タイミングを中心としたある範囲内においてのみ検出可能とされる。
【００５２】
具体的には、以下の表４に示されるように、同期保護ウィンドウ部３５は比較部３３から識別信号Ｎとして供給されるケース識別信号ＮＳＤに応じてマスクデータＭＤを生成し、同期パターン検出部２７へフィードバックする。そして、同期パターン検出部２７は表２に示された４サイクル目のパターンと該マスクデータＭＤとの間で論理積をとった上で、上記検出信号ＳＳｂを生成する。
【００５３】
【表４】
2004071055.tif 000006
【００５４】
すなわち例えば、表４に示されるように、同期保護ウィンドウ部３５は比較部３３から「０１ｈ」のケース識別信号ＮＳＤが供給されたとき、検出開始タイミング（ウィンドウオープン時）にマスクデータＭＤとして「１１１１００００」を同期パターン検出部２７へ供給する。そして、同期保護ウィンドウ部３５は同期パターン検出期間においては「１１１１１１１１」を、マスクデータＭＤとして同期パターン検出部２７へ供給する。このとき、同期パターン検出部２７が理想的な同期パターンを検出した場合にはケース識別信号ＮＳＤが「１０ｈ」とされるため、同期保護ウィンドウ部３５は該ケース識別信号ＮＳＤに応じて、検出終了タイミング（ウィンドウクローズ時）に「００００１１１１」をマスクデータＭＤとして同期パターン検出部２７へ供給する。なお、同期保護ウィンドウ部３５において、上記検出開始タイミングと検出期間及び検出終了タイミングは、同期カウンタ３１から供給されるカウンタ値に応じて判断される。
【００５５】
また、上記表４に示されるように、比較部３３から供給されるケース識別信号ＮＳＤによらず同期パターンの非検出期間においては、同期保護ウィンドウ部３５から「００００００００」がマスクデータＭＤとして同期パターン検出部２７へ供給される。
【００５６】
このように、同期保護ウィンドウ部３５においてマスクデータＭＤを生成し、該マスクデータＭＤを利用することにより検出期間を制限することによって、正規のタイミング以外における同期パターンの検出を回避することができるため、正常な同期パターンの検出精度を高めることができる。
【００５７】
以上のような動作により、同期保護ウィンドウ部３５は、識別信号Ｎを同期パターンが検出されたケースを特定する識別信号Ｎａとして出力すると共に、信号ＯＫを検出信号ＳＳａとして出力する。
【００５８】
なお、同期パターン検出部２７は上記検出期間（ウィンドウ内）に同期パターンを検出しなかった場合には、検出信号ＳＳｂ及びケース識別信号ＮＳＤをハイレベルに固定する。
【００５９】
従って、この場合にはＡＮＤ回路３２からはタイミング予想信号ＳＮが出力され、同期検出回路２１において検出信号ＳＳｂの替わりにタイミング予想信号ＳＮが使用される。一方、このとき比較部３３は、識別信号Ｎとしてケース識別信号ＮＳＤの替わりに検出予測信号ＮＮＳを同期保護ウィンドウ部３５へ供給すると共に、ケース識別信号ＮＳＤと検出予測信号ＮＮＳが一致しないことによりロウレベルの信号をＡＮＤ回路３４へ供給する。
【００６０】
なお、かかる場合においては、同期保護ウィンドウ部３５は識別信号Ｎａとして検出予測信号ＮＮＳを出力すると共に、検出信号ＳＳａとして同期カウンタ３１から供給された信号を出力する。
【００６１】
ただし、上記のようないわゆる内挿機能には制限を設け、正常な同期パターンを設定回数以上連続して検出できなかった場合には、同期保護ウィンドウ部３５はマスクデータＭＤを「ＦＦｈ」に固定することにより上記検出期間の制限を解除して同期を取り直す。
【００６２】
ここで、図４の状態遷移図を参照して、同期検出回路２１の動作を説明する。まず、リセットやトラックジャンプ後においては同期パターンの検出を待つ同期待ち状態となる。この状態では、同期保護ウィンドウ部３５はマスクデータＭＤを上記のように「ＦＦｈ」に固定する。
【００６３】
そして、この同期待ち状態において同期パターンが検出された場合には、正常な同期パターンが連続的に検出される回数が３回未満である同期後方保護状態へ遷移する。次に、同期後方保護状態において同期パターンが連続的に３回検出された場合には同期が取れているものと判断して同期正常状態に遷移すると共に、正常な同期パターンが検出できなかった場合（ＮＧ）には同期待ち状態へ戻る。なお、上記の「３回」は同期保護ウィンドウ部３５に予め設定され、可変の設定値とされる。
【００６４】
また、同期正常状態において正常な同期パターンが検出できなかった場合には、正常な同期パターンを検出できない回数が例えば連続１２回未満とされる同期前方保護状態に遷移する。そして、同期前方保護状態において該ウィンドウ内に同期パターンが検出できた場合には同期正常状態へ戻ると共に、正常な同期パターンを連続して１２回検出できなかった場合には同期待ち状態へ戻る。なお、上記の「１２回」も同期保護ウィンドウ部３５に予め設定され、可変の設定値とされる。
【００６５】
次に、図２に示されたＥＦＭ復調回路２３について詳しく説明する。図５は、ＥＦＭ復調回路２３の構成を示すブロック図である。図５に示されるように、ＥＦＭ復調回路２３はレジスタ部４０とシンボルカウンタ４１、初期値設定部４３、及びデータ置換部５１とを備える。そして、レジスタ部４０は２段レジスタを構成する第２レジスタ４５及び第１レジスタ４６と、データ合成部４７、データ選択部４８、予備レジスタ４９、ＥＦＭレジスタ５０とを含む。
【００６６】
ここで、シンボルカウンタ４１は同期保護ウィンドウ部３５及びシリ・パラ変換回路９に接続され、初期値設定部４３は同期保護ウィンドウ部３５に接続される。また、シンボルカウンタ４１と初期値設定部４３は相互接続される。
【００６７】
一方、第２レジスタ４５はシリ・パラ変換回路９に接続される。第１レジスタ４６は第２レジスタ４５に接続され、データ合成部４７は第１及び第２レジスタ４６，４５に接続される。また、データ選択部４８はデータ合成部４７及びシンボルカウンタ４１に接続され、予備レジスタ４９はシンボルカウンタ４１及びデータ選択部４８に接続される。ＥＦＭレジスタ５０はデータ選択部４８及び予備レジスタ４９に接続され、データ置換部５１はＥＦＭレジスタ５０及びシンボルカウンタ４１に接続される。
【００６８】
以下において、上記のような構成を有するＥＦＭ復調回路２３の動作を説明する。
【００６９】
ＣＤに記録されたデータの１フレームは上記のように５８８ビットからなるが、そのデータ構成は図６に示される。すなわち、１フレームのデータは先頭に記録された２４ビットのフレーム同期信号と、１４ビットのサブコード、ＥＦＭ復調の対象とされる各々１４ビットからなる第１から第３２のデータ、及び隣接するデータ等の間に挿入される３ビットのＤＳＶ（Ｄｉｇｉｔａｌ　Ｓｕｍ　Ｖａｒｉａｔｉｏｎ）信号とを含む。
【００７０】
ここで、ＥＦＭ復調回路２３は、図６に示された１フレームのデータのうち、サブコード及び第１から第３２のデータのみを以下のようにラッチする。まず、シリ・パラ変換回路９から出力されるパラレル信号ＳＥ８を１６ビット単位でラッチするため、まず第２レジスタ４５は前半８ビットのデータをラッチし、ラッチした該８ビットのデータを第１レジスタ４６へ転送する。その後、第２レジスタは後半８ビットのデータを新たにラッチする。
【００７１】
そして、例えばレジスタにより構成されるデータ合成部４７は、第１レジスタ４６及び第２レジスタ４５にラッチされた各々８ビットのデータを合成し、１６ビットのデータＲを生成してデータ選択部４８へ供給する。
【００７２】
一方、シンボルカウンタ４１は同期保護ウィンドウ部３５から供給される検出信号ＳＳａに応じて、初期値設定部４３から初期値をロードする。このとき、初期値設定部４３は同期保護ウィンドウ部３５から供給された識別信号Ｎａに応じて、以下の表５に示されるロード値をシンボルカウンタ４１に供給する。
【００７３】
【表５】
2004071055.tif 000007
【００７４】
これより、シンボルカウンタ４１は初期値設定部４３から供給された該ロード値を初期値として設定し、シリ・パラ変換回路９から供給されるクロック信号ＰＣＫ８に応じて該初期値をインクリメントする。
【００７５】
そして、データ選択部４８は、図７に示されるように、シンボルカウンタ４１から供給されるカウンタ値が偶数のとき、データ合成部４７から供給されるデータＲの中から所定のビットを選択的に抽出し、抽出されたデータをそれぞれ予備レジスタ４９とＥＦＭレジスタ５０へ供給する。すなわち例えば、カウンタ値が２の場合には、データ選択部４８はデータＲを構成する下位０から２ビットまでの３ビットのデータを選択的に抽出してＥＦＭレジスタ５０へ供給し、データＲを構成する下位６から１５ビットまでの１０ビットのデータを選択的に抽出して予備レジスタ４９へ供給する。
【００７６】
さらに、予備レジスタ４９はシンボルカウンタ４１から供給されるカウンタ値が奇数のとき、格納しているデータをＥＦＭレジスタ５０へシフトする。すなわち、例えばカウンタ値が３となった場合には、図７に示されるように、予備レジスタ４９は格納しているデータＲの下位６から１５ビットまでの１０ビットのデータを、矢印で示されるようにＥＦＭレジスタ５０へシフトする。
【００７７】
そして、シンボルカウンタ４１のカウンタ値が１づつインクリメントされることにより上記動作が繰り返される。これより、ＥＦＭレジスタ５０は予備レジスタ４９からデータがシフトされ、さらにデータ選択部４８からデータＲの下位ビットが供給されることにより、該カウンタ値が偶数となるたびに変調された１４ビットのデータＳｂを合成することになる。
【００７８】
そして、データ置換部５１はシンボルカウンタ４１から供給されるカウンタ値が偶数となったとき、ＥＦＭレジスタ５０から供給される上記１４ビットのデータＳｂを、内蔵するＥＦＭ復調テーブルに照らして復調データＳｒに置換する。
【００７９】
なお、このような方法で生成された復調データＳｒはメモリＩＦ回路１５を介してメモリ１７へ格納されエラー訂正処理がなされると共に、サブコード読み出し回路２５へ供給される。また、サブコード読み出し回路２５へは上記データＳｂも供給される。
【００８０】
次に、図２に示されたサブコード読み出し回路２５について詳しく説明する。サブコード読み出し回路２５は、ＥＦＭレジスタ５０から供給されたデータＳｂの中から、サブコードとして記録される同期信号（以下、「サブコード同期信号」とも呼ぶ）を検出する。
【００８１】
なお、ＣＤの規格では、図６に示されたサブコードの中においてサブコード同期信号はＥＦＭ変調されることなく９８フレーム毎に記録され、このＥＦＭ変調されていないサブコード同期信号がデコード対象とされる。
【００８２】
サブコード読み出し回路２５は、ＥＦＭレジスタ５０から供給されるデータＳｂが第１同期パターン（１００００００００００１００）又は第２同期パターン（０１００１０００００００００）のいずれかである場合には、サブコード同期信号が検出できたものと判断してスコア信号ＳＣを生成し制御部１３へ供給する。
【００８３】
また、サブコード読み出し回路２５は、ＥＦＭ復調回路２３により得られた復調データＳｒの一部をなすサブコードの中からサブＱコード（サブコードビット）と呼ばれる情報を順次抜き出し、内蔵するＣＲＣ（Ｃｙｃｌｉｃ　Ｒｅｄｕｎｄａｎｃｙ　Ｃｈｅｃｋ）回路へ９６ビット分のサブＱコードＳｑを一括して入力する。そして、該ＣＲＣ回路において該サブＱコードが正確なデータであると判断された場合には、サブコード読み出し回路２５は信号ＳＯＫを制御部１３へ供給する。
【００８４】
また、サブコード読み出し回路２５は上記サブＱコードＳｑを制御部１３へ供給するが、該サブＱコードは例えば９６ビットで１単位とされるため、一例として８ビットの記憶領域を１０段有するシフトレジスタにより該サブＱコードを保持する。そして、この場合には制御部１３が該シフトレジスタに１０回アクセスすることにより、該シフトレジスタに保持されたサブＱコードＳｑがすべて読み出される。
【００８５】
ここで、制御部１３はＥＦＭ復調部１１からスコア信号ＳＣ及び信号ＳＯＫを受領したときに上記アクセスを実行することにより、正確なサブＱコードＳｑを受領してディスク１から絶対時間情報を精度よく得ることができる。
【００８６】
なお、サブＱコードＳｑはメモリＩＦ回路１５を介してメモリ１７へ格納され、ＥＦＭ復調回路２３により生成された復調データＳｒを特定するデータとしても利用される。
【００８７】
以上より、本発明の実施の形態に係るディスク再生装置及びディスク再生方法によれば、ＥＦＭレジスタ５０において生成された１４ビットのデータＳｂがデータ置換部５１により一括して復調データＳｒに置換され、ディスク１に記録されたデータを従来より低い動作周波数、例えば従来の１／８の動作周波数でＥＦＭ復調することができるため、ディスク再生装置を簡易な構成で回路規模の小さなものとすることができる。
【００８８】
また、上記のようにＥＦＭ復調に要する動作周波数を低減することができるため、ディスク再生装置の消費電力を低減することができると共に、ＥＦＭ復調部１１以外の回路に生じるノイズを低減して再生精度を高めることができる。
【００８９】
さらに、ＥＦＭ復調において高い動作周波数を保証することが必要とされないため、高い周波数を持ったクロック信号による動作試験が不要となり、テスタによる動作試験も容易に実現することができる。
【００９０】
【発明の効果】
本発明に係るディスク再生装置によれば、復調において必要とされる動作周波数を低減することができるため、再生精度が高く試験が容易なディスク再生装置を提供することができる。
【００９１】
また、本発明に係るディスク再生装置及びディスク再生方法によれば、復調において必要とされる動作周波数を低減することができるため、再生動作を実行する際の消費電力を低減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るディスク再生装置の構成を示すブロック図である。
【図２】図１に示されたＥＦＭ復調部の構成を示すブロック図である。
【図３】図２に示された同期検出回路の構成を示すブロック図である。
【図４】図３に示された同期検出回路の動作を説明する状態遷移図である。
【図５】図２に示されたＥＦＭ復調回路の構成を示すブロック図である。
【図６】図１に示されたディスクに記録されたフレームデータの構成を示す図である。
【図７】図４に示されたＥＦＭ復調回路の動作を説明する図である。
【符号の説明】
１　ディスク、３　ディスク再生装置、５　アシンメトリ補正部、７　ＰＬＬ回路、９　シリ・パラ変換回路、１１　ＥＦＭ（Ｅｉｇｈｔ−Ｆｏｕｒｔｅｅｎ　Ｍｏｄｕｌａｔｉｏｎ）復調部、１３　制御部、１５　メモリＩＦ回路、１７　メモリ、２１　同期検出回路、２３　ＥＦＭ復調回路、２５　サブコード読み出し回路、２７　同期パターン検出部、２９　同期パターン予測部、３０　同期判断部、３１　同期カウンタ、３２，３４　ＡＮＤ回路、３３　比較部、３５　同期保護ウィンドウ部、４０レジスタ部、４１　シンボルカウンタ、４３　初期値設定部、４５　第２レジスタ、４６　第１レジスタ、４７　データ合成部、４８　データ選択部、４９　予備レジスタ、５０　ＥＦＭレジスタ、５１　データ置換部。
【図１】
2004071055.tif 000008
【図２】
2004071055.tif 000009
【図３】
2004071055.tif 000010
【図４】
2004071055.tif 000011
【図５】
2004071055.tif 000012
【図６】
2004071055.tif 000013
【図７】
2004071055.tif 000014