(57)【要約】【課題】配線抵抗の上昇を抑え、銅の拡散を防止し、耐酸化性・耐フッ酸性を有する絶縁膜からなるキャップ膜を配線上に必要最小限に用いることで、配線遅延を悪化させないキャップ膜を形成した配線構造を提供する。【解決手段】層間絶縁膜１２に埋め込まれた銅もしくは銅合金からなる配線１５の表面のみに酸化銅膜２１を形成する工程と、酸化銅膜２１を選択的に除去する工程と、酸化銅膜２１を除去した領域のみに銅の拡散を防止するキャップ膜３１を形成する工程とを備えた半導体装置の製造方法である。【選択図】        図１
2004172336.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜に埋め込まれた銅もしくは銅合金からなる配線の表面のみに酸化銅膜を形成する工程と、
前記酸化銅膜を除去する工程と、
前記酸化銅膜を除去した領域のみに銅の拡散を防止するキャップ膜を形成する工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記酸化銅膜は２０ｎｍ／分以下の酸化速度で前記配線表面を酸化することにより形成される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記酸化銅膜を除去して形成される溝は５ｎｍ以上５０ｎｍ以下の深さに形成される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
絶縁膜に埋め込まれた銅もしくは銅合金からなる配線の表面のみに酸化銅膜を形成した後に該酸化銅膜を除去した領域のみに銅の拡散を防止するキャップ膜を備えた
ことを特徴とする半導体装置。
【請求項５】
前記酸化銅膜は２０ｎｍ／分以下の酸化速度で前記配線表面を酸化することにより形成されたものからなる
ことを特徴とする請求項４記載の半導体装置。
【請求項６】
前記酸化銅膜を除去して形成される溝は５ｎｍ以上５０ｎｍ以下の深さを有する
ことを特徴とする請求項４記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法および半導体装置に関し、詳しくは例えばダマシン法、デュアルダマシン法のような溝配線技術を用いて多層配線を形成するのに好適な半導体装置の製造方法およびその製造方法により製造された半導体装置に関する。
【０００２】
【従来の技術】
銅（Ｃｕ）配線はアルミニウム（Ａｌ）系合金配線より低抵抗・低容量・高信頼性を与えることから、配線の寄生抵抗・寄生容量による回路遅延が支配的になる微細素子において重要性を増してきた。一般には銅はアルミニウム系合金と異なりドライエッチングが容易ではないため、銅配線を形成するには、例えばダマシン法のような溝配線技術が広く用いられている。溝配線技術とは、例えば酸化シリコン（ＳｉＯ２  ）膜などの層間絶縁膜に予め所定の配線を形成するための溝を形成し、その溝に配線材料を埋め込み、その後余剰配線材料を化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法などにより除去することにより形成される配線形成プロセスである。
【０００３】
さらには、接続孔（ヴィアホール）と配線部分（トレンチ）を形成した後、一括して配線材料を埋め込み、余剰配線材料を除去する、いわゆるデュアルダマシン法と呼ばれる溝配線技術も提案されている（例えば、特許文献１参照。）。この溝配線技術は、工程数、製造コストの削減に有効である。
【０００４】
銅配線は一般に多層化されて用いられるが、ＣＭＰ直後の銅表面には層間絶縁膜に対する拡散防止としてのバリアメタルが存在しないため、上層配線を形成する前に、銅の拡散防止層として機能するキャップ膜を全面に成膜する。銅は１５０℃の低温で、酸素を含有する雰囲気中で容易に酸化されるため、上記キャップ膜には、通常、酸素を含まない窒化シリコン膜（ＳｉＮ）や、炭化シリコン膜（ＳｉＣ）が用いられている。
【０００５】
しかしながら、窒化シリコンや炭化シリコンは酸化シリコンよりも比誘電率が大きいため、配線の主材料に銅を使用して配線抵抗を下げているにもかかわらず半導体装置の実効的な誘電率は逆に上がってしまい、全体として配線のＲＣ遅延（抵抗遅延と容量遅延）に対して大きな改善は見込めない。そこで、ＲＣ遅延に不利な窒化シリコン膜や炭化シリコン膜からなるキャップ膜を使わず、ＲＣ遅延に有利な方法として、ＣＭＰ後の銅表面をコバルトタングステンリン（ＣｏＷＰ）で選択的に被覆する方法が用いられている。銅表面に選択的にＣｏＷＰ膜を形成する方法として、無電解めっき法があり、銅表面を触媒としてＣｏＷＰを形成する方法が知られている。また、銅表面をパラジウム（Ｐｄ）置換めっきし、置換されたパラジウムを触媒核として無電解めっきを行う方法も知られている。
【０００６】
【特許文献１】
特開平１１−４５８８７号公報（第３頁、図１）
【０００７】
【発明が解決しようとする課題】
しかしながら、キャップ膜としてのＣｏＷＰ膜は銅の拡散防止層としては機能するものの、耐酸化性に乏しく、ある程度の膜厚を成膜する必要があり、そのため、配線抵抗が上がってしまい、全体としての配線遅延が逆に悪化してしまう。あるいは配線抵抗の上昇を抑え、さらには、耐酸化性・耐フッ酸性を改善するべくＣｏＷＰ成膜後に炭化シリコン、窒化シリコンなどの絶縁膜からなるキャップ膜を薄く形成するといった提案もある。しかしながら、炭化シリコン、窒化シリコンといった誘電率の高い絶縁膜を使用することに変わりは無いため、配線遅延は悪化するといった問題が残る。
【０００８】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた半導体装置の製造方法および半導体装置である。
【０００９】
本発明の半導体装置の製造方法は、絶縁膜に埋め込まれた銅もしくは銅合金からなる配線の表面のみに酸化銅膜を形成する工程と、前記酸化銅膜を除去する工程と、前記酸化銅膜を除去した領域のみに銅の拡散を防止するキャップ膜を形成する工程とを備えている。
【００１０】
上記半導体装置の製造方法では、配線の表面のみに酸化銅膜を形成し、その酸化銅膜のみを除去した後、その除去部分のみに銅の拡散を防止するキャップ膜を形成することから、必要最小限の部分のみにキャップ膜を形成することができる。このため、配線間容量を大幅に上昇させることなく、また配線抵抗を大幅に上昇させることなく、キャップ膜に耐酸化性・耐フッ酸性があり、銅の拡散防止機能にも優れた炭化シリコンや窒化シリコンを用いることが可能になる。したがって、全面にキャップ膜を形成する場合と比較して、銅配線構造においてＲＣ遅延の大きな原因の一つとなっていた銅の拡散を防止するキャップ膜の容量が低減され、半導体装置の全体の実効誘電率が低減される。
【００１１】
本発明の半導体装置は、絶縁膜に埋め込まれた銅もしくは銅合金からなる配線の表面のみに酸化銅膜を形成した後に該酸化銅膜を除去した領域のみに銅の拡散を防止するキャップ膜を備えたものである。
【００１２】
上記半導体装置では、絶縁膜に埋め込まれた銅もしくは銅合金からなる配線の表面のみに酸化銅膜を形成した後に該酸化銅膜を除去した領域のみに銅の拡散を防止するキャップ膜を備えたことから、必要最小限の部分のみにキャップ膜が形成されている。このため、配線間容量を大幅に上昇させることなく、また配線抵抗を大幅に上昇させることなく、キャップ膜に耐酸化性・耐フッ酸性があり、銅の拡散防止機能にも優れた炭化シリコンや窒化シリコンを用いることが可能になる。したがって、従来の半導体装置のように配線上のみならず層間絶縁膜上にもわたってキャップ膜が形成されている構造と比較して、銅配線構造においてＲＣ遅延の大きな原因の一つとなっていた銅の拡散を防止するキャップ膜の容量が低減され、半導体装置の全体の実効誘電率が低減される。
【００１３】
【発明の実施の形態】
本発明の半導体装置の製造方法に係る一実施の形態を、図１の概略構成断面図によって説明する。
【００１４】
図１の（１）に示すように、例えばデバイスが形成された基体１１上に酸化シリコン（ＳｉＯ２  ）からなる層間絶縁膜１２を形成する。次いで、通常の溝配線を形成する技術によって、上記層間絶縁膜１２に溝１３を形成し、その溝１３内に、例えば窒化タンタル（ＴａＮ）膜で形成されるバリア層１４を介してと銅（Ｃｕ）からなる配線１５を形成する。上記基体１１とは、例えば、トランジスタなどのデバイスが作製された基板をいう。なお、図においてデバイスは図示せず、基体１１の一つの層として取り扱う。
【００１５】
次に、図１の（２）に示すように、上記配線１５の表面のみを酸化して、配線１５上に酸化銅膜２１を形成する。例えば、露出された上記配線１５表面を酸素プラズマ雰囲気に曝して、上記配線１５の表面のみを酸化し、配線１５上に酸化銅膜２１を形成する。このときの銅の酸化速度は、特に限定するものではないが、酸化銅膜２１の均一性を良くするため、および酸化銅膜２１の剥離を抑制するために、好ましくは２０ｎｍ／ｍｉｎ以下のレートで酸化するのがよい。酸化銅膜２１は、後に実施するキャップ膜の平坦化工程の精度が許す限り薄くすることができるが、キャップ膜には銅の拡散を防止する機能を有することが必要なため、５ｎｍ以上の膜厚が必要となる。一方、酸化銅膜２１は、その除去精度や、配線容量を低減させるという効果を低下させないようにするため、５０ｎｍ以下の膜厚に形成されることが望ましい。したがって、上記酸化銅膜２１は、望ましくは、５ｎｍ以上５０ｎｍ以下の膜厚に形成される。
【００１６】
次いで図１の（３）に示すように、例えば１０％シュウ酸を用いたウエットエッチングによって、上記層間絶縁膜１２および配線１５、バリア層１４に対して選択的に上記酸化銅膜２１をエッチングし、上記配線１５上の酸化銅膜２１を完全に除去する。ここで酸化銅膜２１を除去するエッチング液としては、１０％シュウ酸に限定するものではなく、例えば１０％塩酸・１０％Ｈ２  Ｏ２  水溶液、１０％硝酸水溶液、１０％硝酸・１０％Ｈ２  Ｏ２  水溶液でも問題ない。なお、エッチング精度を考慮する場合には、１０％シュウ酸、１０％塩酸、１０％硝酸のような単独液のほうが好ましい。また、上記各エッチング液の濃度は１０％に限定されることはなく、適宜、選択することができる。上記ウエットエッチングの結果、配線１５上に溝２２が形成される。
【００１７】
上記ウエットエッチング後の後処理（例えば洗浄）を施した後、図１の（４）に示すように、上記酸化銅膜２１（前記図１の（３）参照）を除去して形成された溝２２を埋め込むように、層間絶縁膜１２上に銅配線のキャップ膜３１を例えばＳｉＮ膜で形成する。このときキャップ膜３１は、上記溝２２の深さ（すなわち酸化銅膜２１の膜厚に相当）よりも厚く形成する必要がある。さらに次工程の平坦化プロセス後に、上記溝２２内にキャップ膜３１を５ｎｍ以上の厚さに残すことができれば、キャップ膜３１の膜厚に上限はないが、成膜あるいは平坦化に要する処理時間・コストを考慮して、１００ｎｍ以下の膜厚とすることが好ましい。
【００１８】
その後、上記層間絶縁膜１２上の余剰なキャップ膜３１を例えば化学的機械研磨（以下ＣＭＰという、ＣＭＰはＣｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇの略）により除去する。ここでのキャップ膜３１の研磨量は特に限定するものではないが、配線１５の銅が層間絶縁膜１２に拡散するのを防止するために、配線１５上にキャップ膜３１を５ｎｍ以上の厚さに残す必要がある。したがって、配線１５上には、キャップ膜３１が溝２２の深さに対応して、５ｎｍ以上５０ｎｍ以下の厚さに形成される。このようにして、図１の（５）に示すように、配線１５上に選択的に銅の拡散を防止するキャップ膜３１を形成した第１層目の配線形成が終了する。
【００１９】
その後は、図示はしないが、次層の層間絶縁膜を例えば酸化シリコン（ＳｉＯ２  ）膜で形成し、例えば特願平１０−１４３９１４号公報に開示されている、いわゆるデュアルダマシン法（溝配線とこの溝配線下部に接続されるプラグとを同時形成する配線形成方法）により、銅配線の形成を必要な層数だけ、上記図１によって説明した工程を繰り返せばよい。
【００２０】
上記実施の形態において、酸化銅膜２１の形成は、以下のように行ってもよい。すなわち、例えば、配線１５の表面を過酸化水素（Ｈ２  Ｏ２  ）水溶液に接触させて、配線１５表面に酸化銅膜１５を形成する。このときの過酸化水素水溶液の濃度は、酸化銅膜２１の均一性を良くするため、および酸化銅膜２１の剥離を抑制するために、好ましくは２０ｎｍ／ｍｉｎ以下のレートで銅が酸化される濃度に設定されるのがよい。
【００２１】
このように、過酸化水素水溶液を用いた酸化の場合にも、酸化銅膜２１は、銅の拡散を防止する機能を有するキャップ膜を形成するために５ｎｍ以上の膜厚が必要となり、また、酸化銅膜２１の除去精度や、配線容量を低減させるという効果を低下させないようにするため、５０ｎｍ以下の膜厚に形成されることが望ましい。したがって、上記酸化銅膜２１は、望ましくは、５ｎｍ以上５０ｎｍ以下の膜厚に形成される。なお、銅の配線１５表面を酸化させるのに用いる薬液は過酸化水素水溶液に限定するものではなく、上記銅の酸化レート、酸化銅膜２１の膜厚を満たす物であればいかなる薬液（濃度も含む）であっても適用できる。
【００２２】
また、層間絶縁膜１２とキャップ膜３１との組み合わせは、上記実施の形態で説明したように、それぞれ酸化シリコン（ＳｉＯ２  ）、窒化シリコン（ＳｉＮ）に限定することはなく、層間絶縁膜１２にはフッ素添加シリコン酸化膜（ＦＳＧ）、ハイドロゲンシルセキオサン（ＨＳＱ）、シリコン炭化酸化膜（ＳｉＯＣ）、ポリアリルエーテル（ＰＡＥ）等のいわゆる低誘電率絶縁膜を用いた層間絶縁膜に対して適用でき、キャップ膜３１には窒化シリコン、炭化シリコンのような一般的に銅の化学的機械研磨後に用いる銅の拡散あるいは酸化防止を目的とした酸素を含まない絶縁膜であれば全て適用できる。ただし、上記層間絶縁膜１２には、酸化銅膜２１をウエットエッチングにより除去するときに用いる薬液に対して耐性をもつものを採用することが必要である。
【００２３】
本半導体装置の製造方法は、配線１５の表面のみに酸化銅膜２１を形成し、その酸化銅膜２１のみを除去した後、その除去部分のみに銅の拡散を防止するキャップ膜３１を形成することから、必要最小限の部分のみにキャップ膜３１を形成することができる。このため、配線間容量を大幅に上昇させることなく、また配線抵抗を大幅に上昇させることなく、キャップ膜３１に耐酸化性・耐フッ酸性があり、銅の拡散防止機能にも優れた炭化シリコンや窒化シリコンを用いることが可能になる。したがって、全面にキャップ膜を形成する従来技術の場合と比較して、銅配線構造においてＲＣ遅延の大きな原因の一つとなっていた銅の拡散を防止するキャップ膜３１の容量が低減され、半導体装置の全体の実効誘電率が低減される。
【００２４】
次に、本発明の半導体装置に係る一実施の形態を、図２の概略構成断面図によって説明する。ここで説明する半導体装置は、上記図１によって説明した製造方法により形成されたものである。
【００２５】
図２に示すように、例えばデバイスが形成された基体１１上に酸化シリコン（ＳｉＯ２  ）からなる層間絶縁膜１２が形成されている。この層間絶縁膜１２には、通常の溝配線を形成する技術によって、溝１３が形成され、その溝１３内には例えば窒化タンタル（ＴａＮ）膜で形成されるバリア層１４を介してと銅（Ｃｕ）からなる配線１５が形成されている。ここでは、上記基体１１は、例えばトランジスタなどのデバイスが作製された基板をいう。なお、図においてデバイスは図示せず、基体１１の一つの層として取り扱う。
【００２６】
上記配線１５上には、配線１５の表面のみを、例えば酸素プラズマに曝すことによって酸化して酸化銅膜を形成した後、その酸化銅膜を除去し、その除去した部分のみに銅の拡散を防止するキャップ膜３１が、例えば炭化シリコンもしくは窒化シリコンもしくは窒化炭化シリコンで形成されている。上記酸化銅膜の形成方法は、酸素プラズマを用いる方法に限定されることはなく、例えば過酸化水素水溶液等の酸化剤を用いた酸化により形成することもできる。上記キャップ膜３１は、銅の拡散を防止する機能を有することが必要なため、５ｎｍ以上の膜厚が必要となり、また、配線容量を低減させるという効果を低下させないようにするため、５０ｎｍ以下の膜厚に形成されることが望ましい。そのため、上記酸化銅膜は、５ｎｍ以上５０ｎｍ以下に形成される。
【００２７】
また、上記キャップ膜３１は層間絶縁膜１２表面と同一平面になるように形成され、平坦化がなされている。このように、配線１５上に選択的に銅の拡散を防止するキャップ膜３１を形成された第１層目の配線が形成されている。
【００２８】
さらに、層間絶縁膜１２上にはキャップ膜３１を覆うように層間絶縁膜４２が、例えば酸化シリコン（ＳｉＯ２  ）膜で形成されている。上記層間絶縁膜４２には、配線４５と、この配線４５と上記キャップ膜３１を貫通して配線１５とを接続するプラグ４６とが、例えばいわゆるデュアルダマシン法（溝配線とこの溝配線下部に接続されるプラグとを同時形成する配線形成方法）により形成されている。この配線４５およびプラグ４６は、上記配線１５と同様に、配線溝４３および接続孔４４内に銅の拡散を防止するバリア層４７を介して銅もしくは銅合金で形成されている。そして配線４５も上記配線１５と同様に、配線４５上部には、配線４５の上部を酸化させて酸化銅膜を形成し、その酸化銅膜を選択的に除去した領域にのみ、炭化シリコン、窒化シリコン、もしくは窒化炭化シリコンのような酸素を含まない銅の拡散を防止し、かつ銅の酸化を防止するキャップ膜６１が形成されている。
【００２９】
また、層間絶縁膜４２とキャップ膜６１との組み合わせは、上記説明した層間絶縁膜１２とキャップ膜３１との組み合わせ同様に、それぞれ酸化シリコン（ＳｉＯ２  ）、窒化シリコン（ＳｉＮ）に限定されることはなく、層間絶縁膜４２にはフッ素添加シリコン酸化膜（ＦＳＧ）、ハイドロゲンシルセキオサン（ＨＳＱ）、シリコン炭化酸化膜（ＳｉＯＣ）、ポリアリルエーテル（ＰＡＥ）等のいわゆる低誘電率絶縁膜を用いることができ、キャップ膜３１には窒化シリコン、炭化シリコンのような一般的に銅の化学的機械研磨後に用いる銅の拡散、酸化防止を目的とした酸素を含まない絶縁膜を用いることができる。
【００３０】
本半導体装置は、層間絶縁膜１２、４２に埋め込まれた銅もしくは銅合金からなる配線１５、４５の表面のみに酸化銅膜を形成した後に該酸化銅膜を除去した領域のみに銅の拡散を防止するキャップ膜３１、６１を備えたことから、必要最小限の部分のみにキャップ膜３１、６１が形成されている。このため、配線間容量を大幅に上昇させることなく、また配線抵抗を大幅に上昇させることなく、キャップ膜３１、６１に耐酸化性・耐フッ酸性があり、銅の拡散防止機能にも優れた炭化シリコン、窒化シリコン、炭化窒化シリコン等の材料を用いることが可能になる。したがって、従来の半導体装置のように配線上のみならず層間絶縁膜上にもわたってキャップ膜が形成されている構造と比較して、銅配線構造においてＲＣ遅延の大きな原因の一つとなっていた銅の拡散を防止するキャップ膜の容量が低減され、半導体装置の全体の実効誘電率が低減される。
【００３１】
上記図２により説明した実施の形態では、２層構造の配線を示したが、１層の配線にも本願発明の構成を適用することはでき、また３層以上の多層配線にも本願発明の構成を適用することができる。
【００３２】
【発明の効果】
以上、説明したように本発明の半導体装置の製造方法によれば、配線上の必要最小限の部分のみにキャップ膜を形成することができるため、配線間容量を大幅に上昇させることなく、また配線抵抗を大幅に上昇させることなく、キャップ膜に耐酸化性・耐フッ酸性があり、銅の拡散防止機能にも優れた炭化シリコンや窒化シリコンを用いることが可能になる。したがって、全面にキャップ膜を形成する従来の技術と比較して、銅配線構造においてＲＣ遅延の大きな原因の一つとなっていた銅の拡散を防止するキャップ膜の容量を低減することができ、半導体装置の全体の実効誘電率を低減することができる。よって、高性能の多層配線を有する半導体装置製造が可能になる。
【００３３】
本発明の半導体装置によれば、本発明の半導体装置の製造方法により形成されることから、配線上の必要最小限の部分のみにキャップ膜が形成されているので、配線間容量を大幅に上昇させることなく、また配線抵抗を大幅に上昇させることなく、キャップ膜に耐酸化性・耐フッ酸性があり、銅の拡散防止機能にも優れた炭化シリコンや窒化シリコンを用いることができる。このため、全面にキャップ膜を形成する従来の技術と比較して、銅配線構造においてＲＣ遅延の大きな原因の一つとなっていた銅の拡散を防止するキャップ膜の容量を低減することができ、半導体装置の全体の実効誘電率を低減することができる。よって、高性能の多層配線を有する半導体装置となる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法に係る一実施の形態を示す概略構成断面図である。
【図２】本発明の半導体装置に係る一実施の形態を示す概略構成断面図である。
【符号の説明】
１２…層間絶縁膜、１５…配線、２１…酸化銅膜、３１…キャップ膜
【図１】
2004172336.tif 000003
【図２】
2004172336.tif 000004