(57)【要約】【課題】　アクティブマトリックス型の液晶表示装置において、補助容量の製造工程の簡略化を図る。【解決手段】　薄膜トランジスタと補助容量とをマトリックス状に配置してなる液晶表示装置において、画素領域の薄膜トランジスタが、基板上のゲート電極、ゲート電極を覆うゲート絶縁膜、ゲート絶縁膜上の動作層、動作層上部にのみ形成されるソース電極およびドレイン電極、ソース電極およびドレイン電極とを覆う保護膜とを備え、ゲート電極と同じ材料からなりゲート電極と同層に設けられる補助容量電極、ソース電極上で接続され、ソース電極外周部の側壁とその下部の動作層の外周部の側壁と接する画素電極、及び、ゲート絶縁膜に連なる絶縁層および保護膜に連なる絶縁層を含む誘電体で構成される補助容量を有するように構成する。【選択図】　　図３
2004038212.tif 000002
【特許請求の範囲】
【請求項１】
　基板上に薄膜トランジスタと補助容量とをマトリックス状に配置してなる液晶表示装置であって、
　画素領域の前記薄膜トランジスタが、前記基板上のゲート電極、前記ゲート電極を覆うゲート絶縁膜、前記ゲート絶縁膜上の動作層、前記動作層上部にのみ形成されるソース電極およびドレイン電極、前記ソース電極およびドレイン電極とを覆う保護膜とを備え、
　前記ゲート電極と同じ材料からなり前記ゲート電極と同層に設けられる補助容量電極、前記ソース電極上で接続され、前記ソース電極外周部の側壁とその下部の前記動作層の外周部の側壁と接する画素電極、及び、前記ゲート絶縁膜に連なる絶縁層および前記保護膜に連なる絶縁層を含む誘電体で構成される補助容量を有することを特徴とする液晶表示装置。
【請求項２】
　基板上に薄膜トランジスタと補助容量とをマトリックス状に配置してなる液晶表示装置であって、
　画素領域の前記薄膜トランジスタが、前記基板上のゲート電極、前記ゲート電極を覆うゲート絶縁膜、前記ゲート絶縁膜上の動作層、前記動作層上部にのみ形成されるソース電極およびドレイン電極、ドレインバスライン、前記ソース電極、ドレイン電極および前記ドレインバスラインとを覆う保護膜とを備え、
　前記ゲート電極と同じ材料からなり前記ゲート電極と同層に設けられる補助容量電極、前記ソース電極上で接続され、前記ソース電極外周部の側壁とその下部の前記動作層の外周部の側壁と接する画素電極、及び、前記ゲート絶縁膜に連なる絶縁層および前記保護膜に連なる絶縁層を含む誘電体で構成される補助容量を有することを特徴とする液晶表示装置。
【請求項３】
　基板上に薄膜トランジスタと補助容量とをマトリックス状に配置してなる液晶表示装置であって、
　画素領域の前記薄膜トランジスタが、前記基板上のゲート電極、前記ゲート電極を覆うゲート絶縁膜、前記ゲート絶縁膜上の動作層、前記動作層上部にのみ形成されるソース電極およびドレイン電極、前記ソース電極および前記ドレイン電極と同時に形成されるドレインバスライン、前記ソース電極、ドレイン電極および前記ドレインバスラインとを覆う保護膜とを備え、
　前記ゲート電極と同じ材料からなり前記ゲート電極と同層に設けられる補助容量電極、前記ソース電極上で接続された画素電極、及び、前記ゲート絶縁膜に連なる絶縁層および前記保護膜に連なる絶縁層を含む誘電体で構成される補助容量を有することを特徴とする液晶表示装置。
【請求項４】
　基板上に薄膜トランジスタと補助容量とをマトリックス状に配置してなる液晶表示装置であって、
　画素領域の前記薄膜トランジスタが、前記基板上のゲート電極、前記ゲート電極を覆うゲート絶縁膜、前記ゲート絶縁膜上の動作層、前記動作層上部にのみ形成されるソース電極およびドレイン電極、前記ソース電極およびドレイン電極と同時に形成される前記動作層上部にのみ形成されるドレインバスライン、前記ソース電極、ドレイン電極および前記ドレインバスラインとを覆う保護膜とを備え、
　前記ゲート電極と同じ材料からなり前記ゲート電極と同層に設けられる補助容量電極、前記ソース電極上で接続された画素電極、及び、前記ゲート絶縁膜に連なる絶縁層及び前記保護膜に連なる絶縁層を含む誘電体で構成される補助容量を有することを特徴とする液晶表示装置。
【請求項５】
　前記画素電極は、前記ソース電極外周部の側壁とその下部の前記動作層の外周部の側壁と接することを特徴とする請求項３または４記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、補助容量の製造工数を削減した構造を有するアクティブマトリックス形の液晶表示装置において、補助容量を大きくするとともに、容量電極の面積を小さくして開口率の向上を図った液晶表示装置に関する。
【０００２】
　液晶表示装置には単純マトリックス形とアクティブマトリックス形とがあり、用途によりそれぞれ使い分けされているが、アクティブマトリックス形は薄膜トランジスタを各画素に備えており、特定の画素を選択する時にそのトランジスタをＯＮさせ、それ以外はＯＦＦにしておくことから、走査線の数が多くてもクロストークを抑制することができ、高いコントラスト比を得ることができる。
【０００３】
　そのため、アクティブマトリックス形の液晶表示装置は大面積表示用に適しており、実用化が進められている。
【背景技術】
【０００４】
　図４はアクティブマトリックス形液晶表示装置の等価回路を示しており、また、図５は薄膜トランジスタ（ＴＦＴ）と画素および補助容量の配置を示す正面図である。
【０００５】
　すなわち、複数のゲートバス１と複数のドレインバス２とがそれぞれ直交し、その交差部に薄膜トランジスタ（ＴＦＴ）３があり、このＴＦＴ３のソース電極４に容量５と補助容量６とを並列に配列する構造をとる。
【０００６】
　すなわち、ＴＦＴのソース電極４は画素７を構成する一方の透明電極８と回路接続しているが、画素７は透明電極８を電極とし、他のガラス基板上に形成した透明電極との間に液晶を介在させて構成されるので、静電容量を有しており、電気的に容量５として示すことができる。
【０００７】
　然し、この容量５だけでは静電容量が不足し、ＴＦＴ３のスイッチング動作に当たって画面のちらつき（フリッカ）や残像（焼きつき）を生ずるという問題がある。
【０００８】
　そこで、補助容量５の付加が必要であり、ガラス基板上に補助容量電極９を形成し、ガラス基板上に形成してある絶縁膜を誘電体と、透明電極８と対向させて補助容量６を構成している。
【０００９】
　図３は逆スタッガー型ＴＦＴと画素と補助容量の従来構造を示す断面図であり、次の工程により作られている。
【００１０】
　すなわち、硼珪酸ガラスなどよりなり、厚さが約１ｍｍのガラス基板１１の上に、アルミニウム（Ａｌ）やタンタル（Ｔａ）のような金属を約１００ｎｍの厚さに形成した後、写真蝕刻技術（フォトリソグラフィ）を用いて選択エッチングを行い、ゲート電極１２と補助容量電極１３を形成する。
【００１１】
　次に、プラズマＣＶＤ法により窒化シリコン（Ｓｉ3Ｎx）のような絶縁物を約４００ｎｍの厚さに被覆してゲート絶縁膜１４を形成する。
【００１２】
　次に、この上に先と同様にプラズマＣＶＤ法などにより動作層１５として働く非晶質シリコン膜（以下ａ−Ｓｉ膜）とＳｉ3Ｎx膜を形成し、Ｓｉ3Ｎx膜は写真蝕刻技術を用いてパターンニングし、チャネル保護膜１６を形成する。
【００１３】
　次に、プラズマＣＶＤ法によりｎ型不純物を添加した非晶質シリコン膜（ｎ+ａ−Ｓｉ膜）１７と密着を助けるためのＴｉ膜１８とＡｌ膜とを形成し、先と同様に写真蝕刻技術を用いてパターンニングを行なうことにより図示を省略したドレインバスラインに続くドレイン電極１９とソース電極２０を形成する。
【００１４】
　次に、この上にプラズマＣＶＤ法により保護膜２１を形成した後、画素形成部の保護膜２１をエッチングして窓開けし、酸化錫（ＳｎＯ2）と酸化インジウム（Ｉｎ2Ｏ3）の固溶体（略称ＩＴＯ）よりなる透明導電膜をスパッタ法などで形成した後、写真蝕刻技術を用いてパターンニングを行い、透明電極８をパターン形成することにより画素と補助容量が完成している。
【００１５】
　このようにしてＴＦＴは作られているが、補助容量はガラス基板１１の上にゲート電極１２と同時に形成した補助容量電極１３を一方の電極とし、ゲート絶縁膜１４と保護膜２１を誘電体とし、透明電極８を対極として構成されている。
【００１６】
　こゝで、先に記したように、画面のちらつきや残像を無くするためには補助容量は大きい方が望ましいが、補助容量電極は画素の下に形成してあるために、この電極はむしろ縮小することが好ましい。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
　ＴＦＴを使用するアクティブマトリックス形の液晶表示装置においては、ＴＦＴのスイッチング動作の際に生じる画面のちらつきや残像を無くするために補助容量を画素の下に設けているが、電気的には静電容量は従来よりも大きいことが望ましい。
【００１８】
　一方、画像表示の面からは補助容量電極の大きさを小さくして有効表示面積（開口率）を向上することが必要である。
【課題を解決するための手段】
【００１９】
　上記の課題は、基板上に薄膜トランジスタと補助容量とをマトリックス状に配置してなる液晶表示装置であって、画素領域の前記薄膜トランジスタが、前記基板上のゲート電極、前記ゲート電極を覆うゲート絶縁膜、前記ゲート絶縁膜上の動作層、前記動作層上部にのみ形成されるソース電極およびドレイン電極、前記ソース電極およびドレイン電極とを覆う保護膜とを備え、前記ゲート電極と同じ材料からなり前記ゲート電極と同層に設けられる補助容量電極、前記ソース電極上で接続され、前記ソース電極外周部の側壁とその下部の前記動作層の外周部の側壁と接する画素電極、及び、前記ゲート絶縁膜に連なる絶縁層および前記保護膜に連なる絶縁層を含む誘電体で構成される補助容量を有するように構成された液晶表示装置によって解決することができる。
【発明の効果】
【００２０】
　本発明の実施によって補助容量を小形化して開口率の向上を図り、しかも、補助容量の製造工数を削減した構造を有するアクティブマトリックス形の液晶表示装置を実現することができる。
【発明を実施するための最良の形態】
【００２１】
　先に記したようにアクティブマトリックス形の液晶表示装置においては、高画質化のために補助容量の付加が必要であり、必要とする静電容量はＴＦＴのゲート容量と画素容量から決められる。
【００２２】
　例えば、ゲート長が１０μｍ，ゲート幅２０μｍのＴＦＴを用い、画素電極の大きさを２５５×９０μｍとする場合、画素の下にパターン形成されている補助容量電極として５０×９０μｍ程度のものが用いられている。
【００２３】
　こゝで、従来の補助容量の誘電体は図３に示すようにゲート絶縁膜１４と保護膜２１との二層構造をとり、厚さが約７００ｎｍのＳｉ3Ｎxを用いて形成されている。
【００２４】
　そこで、発明者らは誘電体の膜厚を減らすことにより補助容量の小形大容量化を行なうために、次の何れかの方法をとる。
（１）　補助容量の誘電体をゲート絶縁膜のみで形成する。
（２）　補助容量電極をＡｌで形成し、誘電体としてはＡｌを電解酸化して得た酸化アルミニウム皮膜を使用する。
【００２５】
　本発明は、ＴＦＴの駆動が低電圧で行なわれるために補助容量が必ずしも高い絶縁破壊電圧を必要としない点に着目してなされたもので、これにより補助容量電極の大きさを減少することができる。
【００２６】
　〔実施例１〕（請求項１関連、図１に対応）
　図１は本発明の一実施法を示すもので、本発明に係る補助容量とＴＦＴの断面図である。
【００２７】
　すなわち、ガラス基板１１の上にスパッタ法を用いてＡｌを１００ｎｍの厚さに形成した後、写真蝕刻技術を用い、ゲート電極１２は、ゲート長１０μｍ、ゲート幅２０μｍの寸法で、また、補助容量電極１３は、幅２５μｍ、長さ９０μｍの寸法にパターン形成した。
【００２８】
　次に、これらのパターンを含む基板上にゲート絶縁膜１４として、基板温度を３５０℃に保つ高温プラズマＣＶＤ法によってＳｉ3Ｎxを３５０ｎｍの厚さに形成した。次に、従来と同様にａ−Ｓｉ膜からなる動作層１５、チャネル保護膜１６、ｎ+ａ−Ｓｉ膜１７、Ｔｉ膜１８、Ａｌ膜を順次に膜形成し、写真蝕刻技術を用いてゲート絶縁膜１４の上までドライエッチングを行い、ドレイン電極１９，ソース電極２０および、図示していないバスラインをパターン形成する。
【００２９】
　次に、基板上にＳｉ3Ｎxを基板温度を２００℃に保つ低温プラズマＣＶＤ法により３５０ｎｍの厚さに形成して保護膜２１を形成する。ここまでの工程は、従来の工程と変わらない。
【００３０】
　すなわち、画素形成部はガラス基板１１の上に補助容量電極１３があり、その上にＳｉ3Ｎxからなるゲート絶縁膜１４と保護膜２１が積層されている。
【００３１】
　次に、基板上の全域にレジストを被覆した後、画素電極の形成領域のみを窓開けし、次の条件でプラズマエッチングを行い、低温で形成してエッチングされ易い保護膜２１のみを除いた。
【００３２】
　エッチャント：ＣＦ4とＯ2（構成比１：０．１）
　総流量　　　：５００ｓｃｃｍ
　ガス圧　　　：２０Ｐａ
　μ波電力　　：８００Ｗ
　次に、スパッタ法によりＩＴＯを１００ｎｍの厚さに形成し、写真蝕刻技術を用いて透明電極８を形成した。
【００３３】
　すなわち、従来の補助容量の膜厚が７００ｎｍであるため、補助容量電極１３として５０×９０μｍの面積が必要であったが、膜厚を１／２にすることにより面積を２５×９０μｍに小形化することができた。その結果、開口率を向上することができる。
【００３４】
　なお、ゲート絶縁膜をこの例のように単一膜で構成する代わりに複合膜、例えばＳｉ3Ｎx／ＳｉＯ2で形成されている場合もある。その場合は、保護膜２１を除く際に、同時にゲート絶縁膜の上層を除くと効果的である。
【００３５】
　〔実施例２〕（請求項２関連、図２に対応）
　図２は本発明の他の実施法を示すもので、本発明に係る別の補助容量とＴＦＴの断面図である。
【００３６】
　すなわち、ガラス基板１１の上にスパッタ法を用いてＡｌを５００ｎｍの厚さに形成した後、写真蝕刻技術を用い、ゲート電極１２はゲート長１０μｍ、ゲート幅２０μｍの寸法で、また、補助容量電極１３は幅５μｍ、長さ９０μｍの寸法にパターン形成した。
【００３７】
　次に、これらのパターンを含む基板上にゲート絶縁膜１４として、基板温度を３５０℃に保つ高温プラズマＣＶＤ法によりＳｉ3Ｎxを３５０ｎｍの厚さに形成し、次に従来と同様にａ−Ｓｉ膜よりなる動作層１５，チャネル保護膜１６，ｎ+ａ−Ｓｉ膜１７，Ｔｉ膜１８，Ａｌ膜と順次に膜形成し、写真蝕刻技術を用いてゲート絶縁膜１４の上までドライエッチングを行い、ドレイン電極１９、ソース電極２０および、図示していないバスラインをパターン形成する。
【００３８】
　次に、基板上にＳｉ3Ｎxを基板温度を２００℃に保つ低温プラズマＣＶＤ法により３５０ｎｍの厚さに形成して保護膜２１を形成する。ここまでの工程は従来の工程と変わらない。
【００３９】
　すなわち、画素形成部はガラス基板１１の上に補助容量電極１３があり、この上にＳｉ3Ｎxよりなるゲート絶縁膜１４と保護膜２１が積層されている。
【００４０】
　次に、基板上の全域にレジストを被覆した後、画素電極形成領域のみを窓開けし、次の条件で反応性イオンエッチング（略称ＲＩＥ）を行い、保護膜２１とゲート絶縁膜１４を除き、Ａｌよりなる補助容量電極１３を露出させた。
【００４１】
　エッチャント：ＳＦ6
　流量　　　　：２００ｓｃｃｍ
　ガス圧　　　：２．６Ｐａ
　電力　　　　：８００Ｗ
　次に、硼酸アンモン（ＮＨ4）3ＢＯ3の３％水溶液を電解液とし、露出しているＡｌを陽極とし、白金（Ｐｔ）板を陰極とし、定電流化成を行なって１５０Ｖまで電圧を上昇せしめ、１０分間そのまゝの電圧に保持してＡｌからなる補助容量電極１３の表面を酸化アルミニウム（γ´Ａｌ2Ｏ3）２３に変換させた。
【００４２】
　こゝで、酸化アルミニウム２３の成長速度は約１４Å／Ｖであるので、２００ｎｍの厚さのＡｌ酸化膜が成長している。この比誘電率は約９であるために静電容量は従来の厚さが７００ｎｍのＳｉ3Ｎxを用い、補助容量電極の大きさが５０×９０μｍのものと等価となる。
【００４３】
　すなわち、補助容量電極の大きさを１／１０に小形化することができ、開口率を向上することができた。
【００４４】
　なお、最近開口率を向上する方法としてゲートバスラインの一部を補助容量電極として使用する提案もなされているが、この場合にも同様にこの方法を適用することができる。
【図面の簡単な説明】
【００４５】
【図１】本発明に係る補助容量とＴＦＴの断面図である。
【図２】本発明に係る別の補助容量とＴＦＴの断面図である。
【図３】ＴＦＴと画素と補助容量の従来構造を示す断面図である。
【図４】アクティブマトリックス形液晶表示装置の等価回路である。
【図５】ＴＦＴと画素および補助容量の配置を示す正面図である。
【符号の説明】
【００４６】
　３　　　　ＴＦＴ
　４　　　　ソース電極
　６　　　　補助容量
　７　　　　画素
　８　　　　透明電極
　９、１３　補助容量電極
　１１　　　ガラス基板
　１２　　　ゲート電極
　１４　　　ゲート絶縁膜
　２１　　　保護膜
　２３　　　酸化アルミニウム
【図１】
2004038212.tif 000003
【図２】
2004038212.tif 000004
【図３】
2004038212.tif 000005
【図４】
2004038212.tif 000006
【図５】
2004038212.tif 000007