(57)【要約】【課題】主電源シャットダウンによるにシャツトダウンシーケンスを確実に実行することが可能で、主電源とサブ電源どちらか一方からの電圧供給を選択的に行うことができる電源回路を提供する。【解決手段】主電源のシャットダウンシーケンスを保障しなければならないようなシステムにおいて、シャットダウンシーケンス機能回路を主電源電圧ＶＩＮとサブ電源電圧（内部電圧電圧）ＶＣＣで切り替え可能な電源ラインの下に置き、その切り替えを電源電圧監視回路１０４、およびアナログスイッチを含む電源電圧切替回路１０５によって行う。これにより、主電源とサブ電源どちらか一方からの電圧供給を選択的に行うことができる。その結果、シャットダウンシーケンス機能回路を簡単に、かつ確実に構成できる。【選択図】      図２
2004302665.tif 000002
【特許請求の範囲】
【請求項１】
主電源電圧が供給される電源回路であって、
内部主電源電圧により動作する１または複数の処理回路と、
上記処理回路が動作可能な内部電源電圧を生成するサブ電源部と、
上記主電源電圧および上記サブ電源部の内部電源電圧を受けて、上記主電源電圧が正常に供給されている場合には、当該主電源電圧を上記内部主電源電圧として処理回路に供給し、通常動作時に、上記主電源電圧に電圧降下が生じてあらかじめ設定した電圧により低くなった場合には、上記内部主電源電圧を上記主電源電圧から上記内部電源電圧に切り替えて上記処理回路に供給する電源電圧切替手段と
を有する電源回路。
【請求項２】
上記電源電圧切替手段により上記内部主電源電圧を上記主電源電圧から上記内部電源電圧に切り替えられたことを検出すると、切り替えてから所定時間経過後に、上記サブ電源部にシャットダウン処理を行わせるパワー制御回路をさらに有する
請求項１記載の電源回路。
【請求項３】
主電源電圧が供給される電源回路であって、
内部主電源電圧により動作する１または複数の処理回路と、
上記処理回路が動作可能な内部電源電圧を生成する第１のサブ電源部と、
上記第１のサブ電源部で生成された内部電源電圧に基づいて所定の電源電圧を生成する１または複数の第２のサブ電源部と、
上記主電源電圧および上記第１のサブ電源部の内部電源電圧を受けて、上記主電源電圧が正常に供給されている場合には、当該主電源電圧を上記内部主電源電圧として処理回路に供給し、通常動作時に、上記主電源電圧に電圧降下が生じてあらかじめ設定した電圧により低くなった場合には、上記内部主電源電圧を上記主電源電圧から上記内部電源電圧に切り替えて上記処理回路に供給する電源電圧切替手段と、
上記電源電圧切替手段により上記内部主電源電圧を上記主電源電圧から上記内部電源電圧に切り替えられたことを検出すると、上記第２のサブ電源部にシャットダウン処理を行わせ、さらに、所定時間経過後に、上記第１のサブ電源部にシャットダウン処理を行わせるパワー制御回路と
を有する電源回路。
【請求項４】
上記パワー制御回路は、第２のサブ電源部が複数のある場合には、あらかじめ設定した順番でシャットダウン処理を行わせる
請求項３記載の電源回路。
【請求項５】
上記第１のサブ電源部は、供給される上記主電源電圧に基づいて内部電源電圧を生成する
請求項１、２、３、または４記載の電源回路。
【請求項６】
外部電源電圧が供給される外部電源電圧供給端子と、
上記外部電源電圧に基づいて内部電源電圧を生成して内部電源電圧供給ラインに供給する電源電圧生成回路と、
上記外部電源電圧供給端子と内部主電源電圧供給ラインとの間の接続された第１のスイッチ回路と、
上記内部主電源電圧供給ラインと上記内部電源電圧供給ラインとの間に接続された第２のスイッチ回路と、
上記第１および第２のスイッチ回路に電気的に接続され、上記第１および第２のスイッチ回路をそれぞれ導通状態および非導通状態又は非導通状態および導通状態に制御する制御回路と、
上記外部電源電圧供給端子に印加される上記外部電源電圧の電圧値を監視する監視回路と、
を有し、
上記監視回路が、上記外部電源電圧が所定の電圧値以下に降下したことを検知すると、当該検知に応答して上記第１および第２のスイッチ回路がそれぞれ非導通状態および導通状態に制御されて上記内部電源電圧が内部主電源電圧として供給される電源回路。
【請求項７】
上記制御回路が上記外部電源電圧と上記内部電源電圧とを比較する比較回路を有し、
上記比較回路に上記監視回路から上記外部電源電圧が所定の電圧値以下に降下したことが通知されると、上記比較回路が上記外部電源電圧と上記内部電源電圧との比較を行ない、当該比較結果に応じて上記第１および第２のスイッチ回路の導通状態か制御される請求項７に記載の電源回路。
【請求項８】
上記外部電源電圧が上記内部電源電圧よりも低い場合に、上記第１および第２のスイッチ回路が非導通状態および導通状態にそれぞれ制御される請求項７に記載の電源回路。
【請求項９】
上記監視回路からの検知信号に応答して、上記電源電圧生成回路を上記内部電源電圧供給ラインから切り離す請求項６、７または８に記載の電源回路。
【請求項１０】
上記電源電圧生成回路が上記内部電源電圧供給ラインから切り離された後に、上記内部電源電圧供給ラインを基準電位に電気的に接続する請求項９に記載の電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の電源を切り替える電源切替回路に係り、特に、電源ＩＣの主電源のシャットダウンシーケンスを保障しなければならないなシステムに適用される電源切替回路に関するものである。
【０００２】
【従来の技術】
電源ＩＣの主電源シャツトダウンシーケンスを確実に行う方法として、従来は、図１に示すような回路システムを採用するのが一般的である。
【０００３】
図１の電源回路システム１は、主（外部）電源電圧ＶＩＮを供給する外部主電源ＶＰＷＲ１、内部電源電圧ＶＣＣを供給するサブ電源ＶＰＷＲ２、ダイオードＤ１，Ｄ２、主電源電圧ＶＩＮまたはサブ電源電圧ＶＣＣが内部主電源電圧ＶＰＳとして電源ラインＬＶＰＳを通して供給される回路ＣＴ１，ＣＴ２、主電源電圧を監視する主電源電圧監視回路ＤＥＴ１、主電源電圧ＶＩＮの入力端子ＴＶＩＮ、およびサブ電源電圧ＶＣＣの入力端子ＴＶＣＣを有している。
【０００４】
図１の電源回路システム１において、主電源ＶＰＷＲ１が何らかの原因で電圧降下を開始した際、ダイオードＤ１、Ｄ２によって、ＩＣ内部の主電源電圧ＶＰＳを外部主電源ＶＰＷＲ１による主電源電圧ＶＩＮから、サブ電源ＶＰＷＲ２によりサブ電源電圧ＶＣＣへと切り替える。
【０００５】
【発明が解決しようとする課題】
ところが、上述した電源回路システムでは、以下の点で不都合が生じる。
第１に、ダイオードＤ１もしくはＤ２による電圧降下が生じた状態で、サブ電源電圧ＶＣＣがＩＣの内部主電源電圧ＶＰＳとして与えられるため、シャットダウン回路が動作しなければならないような低電圧状態での回路動作の保障、構成が、困難となる。
第２に、常時、主電源電圧ＶＩＮとサブ電源電圧ＶＣＣの電圧比較をダイオードＤ１およびＤ２で行っているため、主電源ＶＰＷＲ１とサブ電源ＶＰＷＲ２どちらか一方からの電圧供給を選択的に行うことができない。
【０００６】
上記した第１の理由によって、従来の回路システムでは、主電源シャットダウンによるにシャツトダウンシーケンスが、確実に実行されない場合がある。
また、ＶＣＣ側にスイッチング電源の出力が与えられ、ＶＣＣ＞ＶＩＮの関係が成り立つ場合、従来の回路システムでは、上記した第２の理由により、内部主電源電圧ＶＰＳが常時サブ電源電圧ＶＣＣから与えられる。
その際、回路ＣＴ１、回路ＣＴ２はスイッチング電源の負荷となり、システム全体の効率を低下させる。
【０００７】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、主電源シャットダウンによるにシャツトダウンシーケンスを確実に実行することが可能で、主電源とサブ電源どちらか一方からの電圧供給を選択的に行うことができる電源回路を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点は、主電源電圧が供給される電源回路であって、内部主電源電圧により動作する１または複数の処理回路と、上記処理回路が動作可能な内部電源電圧を生成するサブ電源部と、上記主電源電圧および上記サブ電源部の内部電源電圧を受けて、上記主電源電圧が正常に供給されている場合には、当該主電源電圧を上記内部主電源電圧として処理回路に供給し、通常動作時に、上記主電源電圧に電圧降下が生じてあらかじめ設定した電圧により低くなった場合には、上記内部主電源電圧を上記主電源電圧から上記内部電源電圧に切り替えて上記処理回路に供給する電源電圧切替手段とを有する。
【０００９】
好適には、上記電源電圧切替手段により上記内部主電源電圧を上記主電源電圧から上記内部電源電圧に切り替えられたことを検出すると、切り替えてから所定時間経過後に、上記サブ電源部にシャットダウン処理を行わせるパワー制御回路をさらに有する。
【００１０】
本発明の第２の観点は、主電源電圧が供給される電源回路であって、内部主電源電圧により動作する１または複数の処理回路と、上記処理回路が動作可能な内部電源電圧を生成する第１のサブ電源部と、上記第１のサブ電源部で生成された内部電源電圧に基づいて所定の電源電圧を生成する１または複数の第２のサブ電源部と、上記主電源電圧および上記第１のサブ電源部の内部電源電圧を受けて、上記主電源電圧が正常に供給されている場合には、当該主電源電圧を上記内部主電源電圧として処理回路に供給し、通常動作時に、上記主電源電圧に電圧降下が生じてあらかじめ設定した電圧により低くなった場合には、上記内部主電源電圧を上記主電源電圧から上記内部電源電圧に切り替えて上記処理回路に供給する電源電圧切替手段と、上記電源電圧切替手段により上記内部主電源電圧を上記主電源電圧から上記内部電源電圧に切り替えられたことを検出すると、上記第２のサブ電源部にシャットダウン処理を行わせ、さらに、所定時間経過後に、上記第１のサブ電源部にシャットダウン処理を行わせるパワー制御回路とを有する。
【００１１】
好適には、上記パワー制御回路は、第２のサブ電源部が複数のある場合には、あらかじめ設定した順番でシャットダウン処理を行わせる。
また、上記第１のサブ電源部は、供給される上記主電源電圧に基づいて内部電源電圧を生成する。
【００１２】
本発明の第３の観点は、外部電源電圧が供給される外部電源電圧供給端子と、上記外部電源電圧に基づいて内部電源電圧を生成して内部電源電圧供給ラインに供給する電源電圧生成回路と、上記外部電源電圧供給端子と内部主電源電圧供給ラインとの間の接続された第１のスイッチ回路と、上記内部主電源電圧供給ラインと上記内部電源電圧供給ラインとの間に接続された第２のスイッチ回路と、上記第１および第２のスイッチ回路に電気的に接続され、上記第１および第２のスイッチ回路をそれぞれ導通状態および非導通状態又は非導通状態および導通状態に制御する制御回路と、上記外部電源電圧供給端子に印加される上記外部電源電圧の電圧値を監視する監視回路と、を有し、上記監視回路が、上記外部電源電圧が所定の電圧値以下に降下したことを検知すると、当該検知に応答して上記第１および第２のスイッチ回路がそれぞれ非導通状態および導通状態に制御されて上記内部電源電圧が内部主電源電圧として供給される。
【００１３】
好適には、上記制御回路が上記外部電源電圧と上記内部電源電圧とを比較する比較回路を有し、上記比較回路に上記監視回路から上記外部電源電圧が所定の電圧値以下に降下したことが通知されると、上記比較回路が上記外部電源電圧と上記内部電源電圧との比較を行ない、当該比較結果に応じて上記第１および第２のスイッチ回路の導通状態か制御される。
【００１４】
好適には、上記外部電源電圧が上記内部電源電圧よりも低い場合に、上記第１および第２のスイッチ回路が非導通状態および導通状態にそれぞれ制御される。
【００１５】
好適には、上記監視回路からの検知信号に応答して、上記電源電圧生成回路を上記内部電源電圧供給ラインから切り離す。
【００１６】
好適には、上記電源電圧生成回路が上記内部電源電圧供給ラインから切り離された後に、上記内部電源電圧供給ラインを基準電位に電気的に接続する。
【００１７】
【発明の実施の形態】
以下、本発明の実施形態を添付図面に関連付けて説明する。
【００１８】
図２は、本発明に係る電源集積回路の一実施形態を示すブロック図である。
【００１９】
本電源集積回路（以下、電源ＩＣという）１００は、図２に示すように、基準電圧源回路（ＢＧ）１０１、バイアス電流源回路（ＩＢＩＡＳ）１０２、発振回路（ＯＳＣ）１０３、電源電圧監視回路（ＶＩＮＤＥＴ）１０４、電源電圧切替回路（ＰＳＥＬ）１０５、第１のサブ電源部としてのＶＣＣチャージポンプ回路１０６、第２のサブ電源部としてのＶＳＳチャージポンプ回路１０７、ＶＤＤチャージポンプ回路１０８、ＥＥＰＲＯＭ１０９、シリアルインタフェース回路（Ｉ／Ｆ）１１０、およびシーケンシャルパワー制御回路（ＳＰＣ）１１１を有している。
なお、電源電圧監視回路（ＶＩＮＤＥＴ）１０４、電源電圧切替回路（ＰＳＥＬ）１０５により本発明の電源電圧切替手段が構成される。
【００２０】
なお、本実施形態において、図１に示していない主電源部により生成されて電源ＩＣに供給される主（外部）電源電圧ＶＩＮの入力電圧範囲は（２．４Ｖ〜５．５Ｖ）であり、また、内部電源電圧としてのＶＣＣの生成電圧範囲は（３．０Ｖ〜５．２Ｖ／１０ｍＡ）であり、ＶＤＤの生成電圧範囲は（６．５Ｖ〜１０Ｖ／１ｍＡ）であり、ＶＳＳの生成電圧範囲は（−２．４Ｖ〜−４．５Ｖ／１ｍＡ）である。
また、後述するように、ＶＣＣチャージポンプ回路１０６におけるＶＣＣの生成は、３．０Ｖ〜３．９Ｖまでは０．１Ｖステップで可変であり、４．２Ｖ〜５．２Ｖまでは０．２Ｖステップで可変である。また、ＶＳＳチャージポンプ回路１０７におけるＶＳＳの生成は、−２．４Ｖ〜−４．５Ｖの全範囲で０．３Ｖステップで可変である。
【００２１】
基準電圧源回路１０１は、電源電圧切替回路１０５により内部主電源電圧ＶＰＳの供給を受け、シーケンシャルパワー制御回路１１１によるシステムイネーブル信号ＳＹＳ ＥＮをたとえばハイレベル（ＳＹＳ ＥＮ＝Ｈ）で受けて起動し、本電源ＩＣ１００の基準電圧ＶＢＧ（たとえば１．２Ｖ）生成し、バイアス電流源回路１０２、発振回路１０３、電源電圧監視回路１０４、ＶＣＣチャージポンプ回路１０６、ＶＳＳチャージポンプ回路１０７、およびＶＤＤチャージポンプ回路１０８に供給する。
基準電圧源回路１０１は、システムイネーブル信号ＳＹＳ ＥＮがローレベル（ＳＹＳ ＥＮ＝Ｌ）で、入力主電源電圧ＶＩＮがオープン時には、チャージポンプ回路１０７〜１０８のパワーダウン制御（Ｓｅｑｕｅｎｔｉａｌ  Ｐｏｗｅｒ  Ｄｏｗｎ機能）を行なう。そのため、電源としては、主電源電圧ＶＩＮと内部電源電圧ＶＣＣのＯＲ電源を使用している。
【００２２】
バイアス電流源回路１０２は、電源電圧切替回路１０５により内部主電源電圧ＶＰＳの供給を受け、シーケンシャルパワー制御回路１１１によるシステムイネーブル信号ＳＹＳ ＥＮをたとえばハイレベル（ＳＹＳ ＥＮ＝Ｈ）で受けて起動し、基準電圧源回路１０１による基準電圧ＶＢＧに基づいて基準電流ＩＢ（たとえば５μＡ）を生成し、発振回路１０３、電源電圧監視回路１０４、ＶＣＣチャージポンプ回路１０６、ＶＳＳチャージポンプ回路１０７、ＶＤＤチャージポンプ回路１０８、およびＥＥＰＲＯＭ１０９に供給する。
また、バイアス電流源回路１０２は、基準電流ＩＢを生成した場合に、ハイレベルのパワーオン信号ＰＷＲ ＯＮを生成し、発振回路１０３および電源電圧監視回路１０４に出力する。
バイアス電流源回路１０２は、基準電圧源回路１０１と同様に、システムイネーブル信号ＳＹＳ ＥＮがローレベル（ＳＹＳ ＥＮ＝Ｌ）で、入力主電源電圧ＶＩＮがオープン時には、チャージポンプ回路１０７〜１０８のパワーダウン制御（Ｓｅｑｕｅｎｔｉａｌ  Ｐｏｗｅｒ  Ｄｏｗｎ機能）を行なう。そのため、電源としては、主電源電圧ＶＩＮと内部電源電圧ＶＣＣのＯＲ電源を使用している。
【００２３】
発振回路１０３は、電源電圧切替回路１０５により内部主電源電圧ＶＰＳの供給を受け、バイアス電流源回路１０２によるパワーオン信号ＰＷＲ ＯＮをハイレベルで受けて起動し、基準電圧源回路１０１による基準電圧ＶＢＧおよびバイアス電流源回路１０２によるに基準電流ＩＢに基づいて、発振周波数１ＭＨｚのクロックＣＬＫを生成し、電源電圧監視回路１０４、ＶＣＣチャージポンプ回路１０６、ＶＳＳチャージポンプ回路１０７、ＶＤＤチャージポンプ回路１０８、ＥＥＰＲＯＭ１０９、およびシーケンシャルパワー制御回路１１１に供給する。発振回路１０３は、バイアス電流源回路１０２および基準電圧源回路１０１と同様に、システムイネーブル信号ＳＹＳ ＥＮがローレベル（ＳＹＳ ＥＮ＝Ｌ）で、入力主電源電圧ＶＩＮがオープン時には、チャージポンプ回路１０７〜１０８のパワーダウン制御（Ｓｅｑｕｅｎｔｉａｌ  Ｐｏｗｅｒ  Ｄｏｗｎ機能）を行なう。そのため、電源としては、主電源電圧ＶＩＮと内部電源電圧ＶＣＣのＯＲ電源を使用している。
【００２４】
電源電圧監視回路１０４は、電源電圧切替回路１０５により内部主電源電圧ＶＰＳの供給を受け、バイアス電流源回路１０２によるパワーオン信号ＰＷＲ ＯＮをハイレベルで受けて起動し、基準電圧源回路１０１による基準電圧ＶＢＧ、バイアス電流源回路１０２によるに基準電流ＩＢ、および発振回路１０３によるクロックＣＬＫに基づいて、入力主電源電圧ＶＩＮを監視し、入力主電源電圧ＶＩＮが２．３Ｖ以上になると監視信号ＶＩＮ ＰＧをハイレベルに設定し、電源電圧切替回路１０５およびシーケンシャルパワー制御回路１１１に出力する。
また、電源電圧監視回路１０４は、監視の結果、入力主電源電圧ＶＩＮが２．２Ｖより低くなると、主電源シャットダウンシーケンスに入ることを知らせるために監視信号ＶＩＮ ＰＧをローレベルに設定し、電源電圧切替回路１０５およびシーケンシャルパワー制御回路１１１に出力する。
電源電圧監視回路１０４は、このシーケンシャルパワー制御回路起動用監視回路（ＶＩＮＤＥＴ１）機能に合わせて、自動ブースト用ＶＩＮ監視回路（ＶＩＮＤＥＴ２）を含む。
この自動ブースト用ＶＩＮ監視回路は、発振回路１０３によるクロックＣＬＫによって時分割制御され、たとえば図３に示すように、ＥＥＰＲＯＭ１０９による４ビットのセット信号ＶＣＣＳＥＴに対応した自動ブースト電圧（スレッショルド電圧）を検出し、４ビットの信号ＢＳＴをＶＣＣチャージポンプ回路１０６に出力する。この４ビットの信号ＢＳＴは、図３に示す各チャージポンプ回路の出力電圧値を制御する３つの数値の組み合わせを示す信号である。
【００２５】
なお、図３は、セット信号ＶＣＣＳＥＴに対応した検出電圧を示している。
ＶＣＣチャージポンプ回路１０６は、後述するように、１倍（×１）、１．３３倍（×１．３）、１．５倍（×１．５）、および２倍（×２）の機能を有することから、図３に示すような形態でセット信号ＶＣＣＳＥＴに対応した主電源電圧ＶＩＮの自動ブースト電圧（スレッショルド電圧）を検出する。
たとえば、ＶＣＣＳＥＴが〔００００〕の場合には、ＶＣＣは３Ｖであることから、１．３倍のスレッショルド電圧は２．６Ｖであり、１倍のスレッショルド電圧は３．３Ｖである。
ＶＣＣＳＥＴが〔１０１１〕の場合には、ＶＣＣは４．４Ｖであることから、１．５倍のスレッショルド電圧は３．３Ｖであり、１．３倍のスレッショルド電圧は３．７Ｖであり、１倍のスレッショルド電圧は４．８Ｖである。
【００２６】
電源電圧切替回路１０５は、外部からの主電源電圧ＶＩＮオープン時のシーケンシャルパワー制御機能を保証するために用いられる内部主電源電圧ＶＰＳの切替回路である。
電源電圧切替回路１０５は、電源電圧監視回路１０４による監視信号ＶＩＮ ＰＧがハイレベルの場合には、外部からの主電源電圧ＶＩＮを内部主電源電圧ＶＰＳとして基準電圧源回路１０１、バイアス電流源回路１０２、発振回路１０３、電源電圧監視回路１０４、電源電圧切替回路１０５、ＶＣＣチャージポンプ回路１０６、ＶＳＳチャージポンプ回路１０７、ＶＤＤチャージポンプ回路１０８、ＥＥＰＲＯＭ１０９、シリアルインタフェース回路１１０、およびシーケンシャルパワー制御回路１１１に供給する。
電源電圧切替回路１０５は、電源電圧監視回路１０４による監視信号ＶＩＮ ＰＧがローレベルの場合（ＶＩＮオープン時）には、外部から入力される主電源電圧ＶＩＮとＶＣＣチャージポンプ回路１０６による内部電源電圧ＶＣＣとを比較し、高い方の電圧を選択して、選択電圧を内部主電源電圧ＶＰＳとして基準電圧源回路１０１、バイアス電流源回路１０２、発振回路１０３、電源電圧監視回路１０４、電源電圧切替回路１０５、ＶＣＣチャージポンプ回路１０６、ＶＳＳチャージポンプ回路１０７、ＶＤＤチャージポンプ回路１０８、ＥＥＰＲＯＭ１０９、シリアルインタフェース回路１１０、およびシーケンシャルパワー制御回路１１１に供給する。
【００２７】
図４は、電源電圧切替回路１０５の具体的な構成例を示す回路図である。
この電源電圧切替回路１０５は、図４に示すように、アナログスイッチＳＷ１０１，ＳＷ１０２、ダイオードＤ１０１、および比較回路ＣＯＭ１０１を有している。また、ＶＰＷＲ２０１は外部主電源を、ＳＷ２０１は外部電源スイッチを示している。具体的には、アナログスイッチＳＷ１０１，ＳＷ１０２は、それぞれＭＯＳトランジスタにより構成される。また、ＭＯＳトランジスタＳＷ１０１のソース・ドレイン間には、アノードが入力端子ＴＶＩＮに接続されるダイオードが接続され得る。尚、このダイオードはＭＯＳトランジスタＳＷ１０１の寄生ダイオードでも良い。また、アナログスイッチＳＷ１０１，ＳＷ１０２は、複数のＭＯＳトランジスタを直列に接続した構成としても良い。
【００２８】
アナログスイッチＳＷ１０１は、主電源電圧ＶＩＮの入力端子ＴＶＩＮと内部主電源電圧ＶＰＳの供給ラインＬＶＰＳとの間に接続され、比較回路ＣＯＭＮ１０１の制御信号ＣＴＬ１によりオン・オン制御される。
アナログスイッチＳＷ１０２は、内部電源電圧ＶＣＣの供給ラインと内部主電源電圧ＶＰＳの供給ラインＬＶＰＳとの間に接続され、比較回路ＣＯＭＮ１０１の制御信号ＣＴＬ２によりオン・オン制御される。
ダイオードＤ１０１は、アノード電極が主電源電圧ＶＩＮの入力端子ＴＶＩＮに接続され、カソード電極が内部主電源電圧ＶＰＳの供給ラインＬＶＰＳに接続されている。
【００２９】
比較回路ＣＯＭ１０１は、電源電圧監視回路１０４による監視信号ＶＩＮ ＰＧがハイレベルの場合（ＶＩＮが十分である通常の動作状態時には）、外部からの主電源電圧ＶＩＮを内部主電源電圧ＶＰＳとして基準電圧源回路１０１、バイアス電流源回路１０２等に供給するように、比較動作を行わず、制御信号ＣＴＬ１によりアナログスイッチＳＷ１０１をオンさせ、制御信号ＣＴＬ２によりアナログスイッチＳＷ１０２をオフ状態に保持する。
アナログスイッチＳＷ１０１に並列に接続されるダイオードＤ１０１は、ＶＣＣ＝０ＶからのＶＩＮ電圧の立ち上がり時、比較回路ＣＯＭ１０１、および電源立ち上げ回路である基準電圧源回路１０１、バイアス電流源回路１０２等にＶＩＮ電圧を供給し、ＩＣの立ち上げを保障するために用いられる。
比較回路ＣＯＭ１０１は、電源電圧監視回路１０４による監視信号ＶＩＮ ＰＧがローレベルの場合（ＶＩＮが十分でない通常の動作状態時には）、外部から入力される主電源電圧ＶＩＮとＶＣＣチャージポンプ回路１０６による内部電源電圧ＶＣＣとを比較し、高い方の電圧を選択して、選択電圧を内部主電源電圧ＶＰＳとして基準電圧源回路１０１、バイアス電流源回路１０２等に供給するように、比較結果に応じて、制御信号ＣＴＬ１，ＣＴＬ２によりアナログスイッチＳＷ１０１，ＳＷ１０２をオン、オフさせる。
【００３０】
このような構成において、外部からの主電源電圧ＶＩＮが十分（たとえば２．３Ｖ以上）である通常の動作状態においては、電源電圧監視回路１０４による監視信号ＶＩＮ ＰＧがハイレベルに設定される。
この場合、電源電圧切替回路１０５の比較回路ＣＯＭ１０１において、ＶＩＮ、ＶＣＣの電圧状態にかかわらず、制御信号ＣＴＬ１によりアナログスイッチＳＷ１０１がオン状態に保持され、制御信号ＣＴＬ２によりアナログスイッチＳＷ１０２がオフ状態に保持される。
これにより、外部からの主電源電圧ＶＩＮが内部主電源電圧ＶＰＳとして基準電圧源回路１０１、バイアス電流源回路１０２等に供給される。
【００３１】
一方、電源端子ＴＶＩＮに接続される主電源ＶＰＷＲ２０１が、外部電源スイッチＳＷ２０１等によって、ＩＣ本体への主電源電圧ＶＩＮの供給が停止される場合、ＶＩＮ端子電圧が、電流リークパス、内部消費電流等によって電圧降下した場合、あるいは、主電源ＶＰＷＲ２０１自身が何らかの原因によって、電圧降下した場合、電源電圧監視回路１０４において、主電源電圧ＶＩＮの電圧降下が検出（たとえば２．２Ｖより低いと検出）され、監視信号ＶＩＮ ＰＧがローレベルに設定される。
この場合、電源電圧切替回路１０５の比較回路ＣＯＭ１０１にいて比較動作が開始される。たとえば、比較回路ＣＯＭ１０１において、内部電源電圧ＶＣＣが外部主電源電圧ＶＩＮより高い（ＶＣＣ＞ＶＩＮ）との比較結果が得られた場合には、制御信号ＣＴＬ１によりアナログスイッチＳＷ１０１がオフされ、制御信号ＣＴＬ２によりアナログスイッチＳＷ１０２がオンされる。
これにより、ＶＣＣチャージポンプ回路１０６による内部電源電圧ＶＣＣが内部主電源電圧ＶＰＳとして基準電圧源回路１０１、バイアス電流源回路１０２等に供給される。
【００３２】
このように、内部主電源電圧ＶＰＳが電圧が降下していないか、または、電圧降下中であってもＩＣ内部回路を十分駆動できる内部電源電圧電源ＶＣＣに切り替えることによって、より確実なＶＩＮ降下時のシャットダウンシーケンス機能を可能にする。
また、内部主電源電圧ＶＰＳをアナログスイッチＳＷ１０１、ＳＷ１０２を介して切り替えることによって、回路動作中のＶＰＳ電圧降下を抑え、安定した回路動作を保障できる。
【００３３】
ＶＣＣチャージポンプ回路１０６は、シーケンシャルパワー制御回路１１１によりオン信号ＶＣＣ ＯＮをハイレベルで受けてオンし、外部主電源電圧ＶＩＮを所定の比をもって昇圧し、出力端子ＴＶＣＣ、電源電圧切替回路１０５、ＶＳＳチャージポンプ回路１０７、およびＶＤＤチャージポンプ回路１０８に供給する。
なお、ＶＣＣチャージポンプ回路１０６は、端子ＣＣＰ１〜ＣＣＰ３とＣＣＮ１〜ＣＣＮ３間にそれぞれ電荷を充放電するための図示しないキャパシタが外付けで接続される。
ＶＣＣチャージポンプ回路１０６における昇圧（ブースト）比は、上述したような自動ブースト機能により、外部主電源電圧ＶＩＮに基く電源電圧監視回路１０４によるブースト信号ＢＳＴおよびＥＥＰＲＯＭ１０９によるセット信号ＶＣＣＳＥＴに従って、自動的に最適な昇圧比を選択する。
ＶＣＣチャージポンプ回路１０６の自動ブースト比は、図５に示すようなＥＥＰＲＯＭ１０９による出力電圧設定レジスタ（ＶＣＣＳＥＴ）によって設定される。
ＶＣＣチャージポンプ回路１０６は、図５に示すように、１倍（×１）、１．３３倍（×１．３）、１．５倍（×１．５）、および２倍（×２）の機能を有する。
ＶＣＣチャージポンプ回路１０６は、オン信号ＶＣＣ ＯＮがハイレベルで立ち上がり、オン信号ＶＣＣ ＯＮがローレベル、または外部主電源電圧ＶＩＮが２．２Ｖ以下（ＶＩＮ＜２．２Ｖ）となったことを検出後、ＶＳＳ＞ＶＳＳｘ０．７５Ｖとなったときに（ＶＳＳが規定値の７５％以上の電圧値になったとき）シャットダウンする。
ＶＣＣチャージポンプ回路１０６は、出力電流によるクロック周波数可変機能（ＭＡＸ＝５００ＫＨｚ）によって、軽負荷時における消費電流を抑えている。
【００３４】
ＶＳＳチャージポンプ回路１０７は、シーケンシャルパワー制御回路１１１によりオン信号ＶＳＳ ＯＮをハイレベルで受けてオンし（立ち上がり）、ＶＣＣチャージポンプ回路１０６による内部電源電圧ＶＣＣを反転し、出力端子ＴＶＳＳに出力する。
ＶＳＳチャージポンプ回路１０７は、出力電圧を、ＥＥＰＲＯＭ１０９によるセット信号ＶＳＳＳＥＴに従って最適な値を選択する。
ＶＳＳチャージポンプ回路１０７の出力電圧は、図６に示すように、ＥＥＰＲＯＭ１０９によるＶＳＳ出力電圧設定レジスタ（ＶＳＳＳＥＴ）によって、ＶＳＳ＝−２．４Ｖ〜−４．５Ｖまで０．３Ｖステップで可変可能となってる。
ＶＳＳチャージポンプ回路１０７は、オン信号ＶＳＳ ＯＮをハイレベルで入力後、ＶＣＣ＞ＶＣＣｘ０．７Ｖとなったことを検出することよって立ち上がり、オン信号ＶＳＳ ＯＮをローレベルで入力し、またはシャットダウン電圧である外部主電源電圧ＶＩＮが２．４Ｖ以下（ＶＩＮ＜２．４Ｖ）となったことを検出後、ＶＤＤ＜ＶＤＤｘ０．７Ｖとなったときに（ＶＳＳが規定値の電圧値の７０％以下になったとき）シャットダウンする。
ただし、ＶＳＳチャージポンプ回路１０７は、−１倍固定のチャージポンプであるため、図７に示すように、−ＶＣＣ電圧以下の電圧は出力しない。
ＶＳＳチャージポンプ回路１０７は、出力電流によるクロック周波数可変機能（ＭＡＸ＝５００ＫＨｚ）によって、軽負荷時における消費電流を抑えている。
【００３５】
ＶＤＤチャージポンプ回路１０８は、シーケンシャルパワー制御回路１１１によりオン信号ＶＤＤ ＯＮをハイレベルで受けてオンし（立ち上がり）、ＥＥＰＲＯＭ１０９によるセット信号ＶＤＤＳＥＴに従ってＶＣＣチャージポンプ回路１０６による内部電源電圧ＶＣＣを昇圧し、端子ＴＶＤＤに出力する。
ＶＤＤチャージポンプ回路１０８の昇圧（ブースト）比は、図８に示すようなＥＥＰＲＯＭ１０９によるＶＤＤ昇圧比設定レジスタ（ＶＤＤＢＯＯＳＴ）によって、ｘ２／ｘ２．５／ｘ３に設定される。
また、ＶＤＤチャージポンプ回路１０８の出力電圧は、図９に示すように、ＥＥＰＲＯＭ１０９によるＶＤＤ出力電圧設定レジスタ（ＶＳＳＳＥＴ）によって、ＶＤＤ＝６．５Ｖ〜１０．０Ｖまで０．５Ｖステップで可変可能となっている。
ＶＤＤチャージポンプ回路１０８は、出力電流によるクロック周波数可変機能（ＭＡＸ＝５００ＫＨｚ）によって、軽負荷時における消費電流を抑えている。
ＶＤＤチャージポンプ回路１０８は、オン信号ＶＤＤ ＯＮをハイレベルで入力後、ＶＳＳ＜ＶＳＳｘ０．７Ｖとなったことを検出することよって立ち上がり、オン信号ＶＤＤ ＯＮをローレベルで入力し、またはシャットダウン電圧である外部主電源電圧ＶＩＮが２．２Ｖ以下（ＶＩＮ＜２．２Ｖ）となったことを検出したときにシャットダウンする。
ただし、ＶＤＤチャージポンプ回路１０８は、昇圧型チャージポンプであるため、図１０に示すようにＶＣＣ電圧の昇圧比以上の電圧は出力しない。
ＶＤＤチャージポンプ回路１０８は、出力電流によるクロック周波数可変機能（ＭＡＸ＝５００ＫＨｚ）によって、軽負荷時における消費電流を抑えている。
【００３６】
ＥＥＰＲＯＭ１０９は、チャージポンプ出力電圧制御（ＶＣＣ／ＶＤＤ／ＶＳＳ）、ＶＤＤチャージポンプ昇圧比設定、および、バンドギャップ基準電圧源調整を行うために、１６セルのＥＥＰＲＯＭを内蔵する。
ＥＥＰＲＯＭ１０９には、書き込み電源端子ＶＲＯＭより２０Ｖ（ＴＹＰ）電圧を印加され、シリアルインタフェース回路１１０を介して、ＥＥＰＲＯＭ書き込み、および読み出しが行われる。
【００３７】
シリアルインタフェース回路１１０は、外部からのイネーブル信号ＥＮにより起動し、ＥＥＰＲＯＭ１０９へのデータ書き込み、およびＴＥＳＴ  ＭＯＤＥの設定を行う。
シリアルインタフェース回路１１０への信号は、書き込み、読み出し識別ビット（Ｒ／Ｗ）、３ビットのアドレス、４ビットのデータを含む。
ＥＥＰＲＯＭ１０９へのデータ書き込みは図１１（Ａ）〜（Ｉ）に従って、ＥＥＰＲＯＭ１０９へのテストモードデータ書き込みは図１２（Ａ）〜（Ｇ）に従って、ＥＥＰＲＯＭ１０９の読み出しは図１３（Ａ）〜（Ｈ）に従って行われる。
【００３８】
ＥＥＰＲＯＭデータ書き込み手順
まず、図１１（Ａ）に示すように、イネーブル信号（パワーオンロジック信号）ＥＮがハイレベルで入力する。
次に、レジスタＭＯＤＥ（図１４に示すシリアルインターフェース回路１１０のＡＤＤＲ＜２：Ｏ＞＝＜１，０，０＞のレジスタ）＝１１１０を入力し、ＶＲＯＭ端子をＥＥＰＲＯＭ電源へ接続する。
ＶＲＯＭ端子にＥＥＰＲＯＭ書き込み電圧２０Ｖを印加する。
周波数２ＫＨｚのクロックＳＣＬＫを入力し、図１１（Ｄ）に示すように、Ｒ／Ｗ＝０、３ビットアドレス、５ビットデータの順にデータを入力する。ＤＡＴＡ入力信号は、シリアルインタフェース回路１１０内で、クロックＳＣＬＫの立ち上がりで回路内のレジスタにデータを書き込む。
そして、ＥＰＲＯＭ１０９へのデータ書き込みは、クロックＳＣＬＫの１０クロック目の立下がりより３２クロック目の立下り間でＩＣ内部で発生するＰＧＭ信号によって行なう。
ＭＯＤＥ＝００００を入力し、ＶＲＯＭ端子をＥＥＰＲＯＭ電源から切り離す。
【００３９】
ＴＥＳＴモード書き込み手順
まず、図１２（Ａ）に示すように、イネーブル信号（パワーオンロジック信号）ＥＮがハイレベルで入力する。
次に、ＭＯＤＥ＝１０１０を入力し、ＶＲＯＭをデータ出力バッファに接続する。。
周波数２ＫＨｚのクロックＳＣＬＫを入力し、図１２（Ｃ）に示すように、Ｒ／Ｗ＝０、３ビットアドレス、５ビットデータの順にデータを入力する。ＤＡＴＡ入力信号は、シリアルインタフェース回路１１０内で、クロックＳＣＬＫの立ち上がりで回路内のレジスタにデータを書き込む。
ＭＯＤＥ＝００００を入力し、ＶＲＯＭ端子をＥＥＰＲＯＭ電源から切り離す。
【００４０】
レジスタ・ＥＥＰＲＯＭデータ読み出し手順
まず、図１３（Ａ）に示すように、イネーブル信号（パワーオンロジック信号）ＥＮがハイレベルで入力する。
周波数２ＫＨｚのクロックＳＣＬＫを入力し、図１３（Ｃ）に示すように、Ｒ／Ｗ＝１、３ビットアドレス、５ビットデータの順にデータを入力する。ＤＡＴＡ入力信号は、シリアルインタフェース回路１１１内で、クロックＳＣＬＫの立ち上がりで回路内のレジスタにアクセスする。
ＤＡＴＡ端子よりアクセスされたレジスタ、または、ＥＥＰＲＯＭのデータが、クロックＳＣＬＫの立下りで出力される。
【００４１】
図１４は、シリアルインタフェース回路１１０のにレジスタマップを示す図である。
レジスタＭＯＤＥは、ＥＥＰＲＯＭアクセスとＩＣのテストモード回路への切り替えコマンドである。ＭＯＤＥ＝１０１０を入力することによって、ＴＥＳＴレジスタへの書き込み（ＴＥＳＴ  ＭＯＤＥ）、ＭＯＤＥ＝１１１０を入力することによって、ＥＥＰＲＯＭへのデータ書き込みを行う（ＥＥＰＲＯＭ  ＭＯＤＥ）。レジスタに書き込まれたデータは、イネーブル信号ＥＮがローレベルになることによってクリアされる。
【００４２】
シーケンシャルパワー制御１１１は、外部からのイネーブル信号（パワーオンロジック信号）ＥＮをハイレベルで入力すると（ＥＮ＝Ｈ）、システムイネーブル信号ＳＹＳ ＥＮをハイレベルで基準電圧源回路１０１、およびバイアス電流源回路１０２に供給し、また、電源電圧監視回路１０４により監視信号ＶＩＮ ＰＧをハイレベルで受けると、各チャージポンプ回路１０６〜１０８のオン信号ＶＣＣ ＯＮ、ＶＳＳ ＯＮ、ＶＤＤ ＯＮをハイレベルに設定して対応するチャージポンプ回路１０６〜１０８に供給してチャージポンプの立ち上がり制御を行う。
また、シーケンシャルパワー制御１１１は、外部からのイネーブル信号（パワーオンロジック信号）ＥＮをローレベルで入力（ＥＮ＝Ｌ）、または、電源電圧監視回路１０４によりＶＩＮ＜２．２Ｖが検出され、監視信号ＶＩＮ ＰＧをローレベルで受けると、ダウン信号ＶＣＤ ＤＮをＶＣＣチャージポンプ回路１０６に出力等してチャージポンプシャットダウン制御を行う。
【００４３】
以下に、上記構成による動作を、シーケンシャルパワー制御１１１におけるチャージポンプの立ち上がり制御およびチャージポンプシャットダウン制御を中心に、図１５（Ａ）〜（Ｕ）のタイミングチャートに関連付けて説明する。
【００４４】
図１５（Ａ）に示すように、外部の主電源ＶＰＷＲ２０１により生成された外部主電源電圧ＶＩＮが端子ＴＶＩＮを介して電源ＩＣ１００に入力される。
この入力電圧ＶＩＮは、ＩＣ内における電源電圧監視回路１０４、電源電圧切替回路１０５、およびＶＣＣチャージポンプ回路１０６に供給される。
また、図１５（Ｂ）に示すように、外部からイネーブル信号ＥＮがシーケンシャルパワー制御回路１１１（およびシリアルインタフェース回路１１０）に供給される。シーケンシャルパワー制御回路１１１では、イネーブル信号（パワーオンロジック信号）ＥＮをハイレベルで入力すると、図１５（Ｕ）に示すように、システムイネーブル信号ＳＹＳ ＥＮがハイレベルに設定されて基準電圧源回路１０１、およびバイアス電流源回路１０２に供給される。
【００４５】
電源電圧切替回路１０５においては、このとき電源電圧監視回路１０４による監視信号ＶＩＮ ＰＧがローレベルのままに保持されていることから、外部から入力される主電源電圧ＶＩＮとＶＣＣチャージポンプ回路１０６による内部電源電圧ＶＣＣとが比較される。
このとき、ＶＣＣチャージポンプ回路１０６は停止しており、且つ、外部からの主電源電圧ＶＩＮの方が高いことから、主電源電圧ＶＩＮが内部主電源電圧ＶＰＳとして基準電圧源回路１０１、バイアス電流源回路１０２、発振回路１０３、電源電圧監視回路１０４、電源電圧切替回路１０５、ＶＣＣチャージポンプ回路１０６、ＶＳＳチャージポンプ回路１０７、ＶＤＤチャージポンプ回路１０８、ＥＥＰＲＯＭ１０９、シリアルインタフェース回路１１０、およびシーケンシャルパワー制御回路１１１に供給される。
【００４６】
基準電圧源回路１０１においては、電源電圧切替回路１０５により内部主電源電圧ＶＰＳの供給を受け、シーケンシャルパワー制御回路１１１によるシステムイネーブル信号ＳＹＳ ＥＮをハイレベルで受けていることから起動し、本電源ＩＣ１００の基準電圧ＶＢＧが生成される。
この基準電圧ＶＢＧは、バイアス電流源回路１０２、発振回路１０３、電源電圧監視回路１０４、ＶＣＣチャージポンプ回路１０６、ＶＳＳチャージポンプ回路１０７、およびＶＤＤチャージポンプ回路１０８に供給される。
【００４７】
バイアス電流源回路１０２においては、電源電圧切替回路１０５により内部主電源電圧ＶＰＳの供給を受け、シーケンシャルパワー制御回路１１１によるシステムイネーブル信号ＳＹＳ ＥＮをハイレベルで受けていることから起動し、基準電圧源回路１０１による基準電圧ＶＢＧに基づいて基準電流ＩＢが生成される。
この基準電流ＩＢは、発振回路１０３、電源電圧監視回路１０４、ＶＣＣチャージポンプ回路１０６、ＶＳＳチャージポンプ回路１０７、ＶＤＤチャージポンプ回路１０８、およびＥＥＰＲＯＭ１０９に供給される。
また、バイアス電流源回路１０２においては、基準電流ＩＢを生成した場合に、図１５（Ｄ）に示すように、ハイレベルのパワーオン信号ＰＷＲ ＯＮが生成されて発振回路１０３および電源電圧監視回路１０４に出力される。
【００４８】
発振回路１０３では、電源電圧切替回路１０５により内部主電源電圧ＶＰＳの供給を受け、バイアス電流源回路１０２によるパワーオン信号ＰＷＲ ＯＮをハイレベルで受けていることから起動し、基準電圧源回路１０１による基準電圧ＶＢＧおよびバイアス電流源回路１０２によるに基準電流ＩＢに基づいて、図１５（Ｅ）に示すような、クロックＣＬＫが生成される。
このクロックＣＬＫは、電源電圧監視回路１０４、ＶＣＣチャージポンプ回路１０６、ＶＳＳチャージポンプ回路１０７、ＶＤＤチャージポンプ回路１０８、ＥＥＰＲＯＭ１０９、およびシーケンシャルパワー制御回路１１１に供給される。
【００４９】
そして、電源電圧監視回路１０４において、電源電圧切替回路１０５により内部主電源電圧ＶＰＳの供給を受け、バイアス電流源回路１０２によるパワーオン信号ＰＷＲ ＯＮをハイレベルで受けていることから起動し、基準電圧源回路１０１による基準電圧ＶＢＧ、バイアス電流源回路１０２によるに基準電流ＩＢに基づいて、入力主電源電圧ＶＩＮの監視が行われる。
監視の結果、図１５（Ａ），（Ｆ）に示すように、入力主電源電圧ＶＩＮが２．３Ｖ以上になると監視信号ＶＩＮ ＰＧがハイレベルに設定され、電源電圧切替回路１０５およびシーケンシャルパワー制御回路１１１に出力される。
【００５０】
シーケンシャルパワー制御１１１では、電源電圧監視回路１０４により監視信号ＶＩＮ ＰＧをハイレベルで受けると、まず、図１５（Ｒ）に示すように、ＶＣＣチャージポンプ回路１０６のオン信号ＶＣＣ ＯＮがハイレベルに設定されて、ＶＣＣチャージポンプ回路１０６に供給される。
ＶＣＣチャージポンプ回路１０６は、シーケンシャルパワー制御回路１１１によりオン信号ＶＣＣ ＯＮをハイレベルで受けてオンし、図１５（Ｇ）に示すように、外部主電源電圧ＶＩＮを所定の比をもって昇圧する。
そして、昇圧後の内部電源電圧ＶＣＣが、出力端子ＴＶＣＣ、電源電圧切替回路１０５、ＶＳＳチャージポンプ回路１０７、およびＶＤＤチャージポンプ回路１０８に供給される。
【００５１】
次に、シーケンシャルパワー制御１１１では、図１５（Ｓ）に示すように、ＶＳＳチャージポンプ回路１０７のオン信号ＶＳＳ ＯＮがハイレベルに設定されて、ＶＳＳチャージポンプ回路１０７に供給される。
ＶＳＳチャージポンプ回路１０７は、シーケンシャルパワー制御回路１１１によりオン信号ＶＳＳ ＯＮをハイレベルで受けてオンし、図１５（Ｈ）に示すように、ＶＣＣチャージポンプ回路１０６による内部電源電圧ＶＣＣが反転されて端子ＴＶＳＳに出力される。
【００５２】
次に、シーケンシャルパワー制御１１１では、図１５（Ｔ）に示すように、ＶＤＤチャージポンプ回路１０８のオン信号ＶＤＤ ＯＮがハイレベルに設定されて、ＶＤＤチャージポンプ回路１０８に供給される。
ＶＤＤチャージポンプ回路１０８は、シーケンシャルパワー制御回路１１１によりオン信号ＶＤＤ ＯＮをハイレベルで受けてオンし（立ち上がり）、図１５（Ｉ）に示すように、ＥＥＰＲＯＭ１０９によるセット信号ＶＤＤＳＥＴに従ってＶＣＣチャージポンプ回路１０６による内部電源電圧ＶＣＣが昇圧され、端子ＴＶＤＤに出力される。
【００５３】
ここで、外部からの主電源電圧ＶＩＮに電圧降下が生じない限り、図１５（Ｆ）に示すように、電源電圧監視回路１０４によって監視信号ＶＩＮ ＰＧがハイレベルに保持されることから、電源電圧切替回路１０５においては、ＶＩＮが選択されて内部主電源電圧ＶＰＳとして各部に供給される。
【００５４】
この通常の状態で、図１５（Ｂ）に示すように、イネーブル信号ＥＮがローレベルに切り替えられると、シーケンシャルパワー制御１１１では、まず、図１５（Ｔ）に示すように、ＶＤＤチャージポンプ回路１０８のオン信号ＶＤＤ ＯＮがローレベルに設定されて、ＶＤＤチャージポンプ回路１０８に供給される。
ＶＤＤチャージポンプ回路１０８は、シーケンシャルパワー制御回路１１１によりオン信号ＶＤＤ ＯＮをローレベルで受けてシャットダウンする。
【００５５】
次に、シーケンシャルパワー制御１１１では、図１５（Ｓ）に示すように、ＶＳＳチャージポンプ回路１０７のオン信号ＶＳＳ ＯＮがローレベルに設定されて、ＶＳＳチャージポンプ回路１０７に供給される。
ＶＳＳチャージポンプ回路１０７は、シーケンシャルパワー制御回路１１１によりオン信号ＶＳＳ ＯＮをローレベルで受けてシャットダウンする。
【００５６】
そして、最後に、シーケンシャルパワー制御１１１では、まず、図１５（Ｒ）に示すように、ＶＣＣチャージポンプ回路１０６のオン信号ＶＣＣ ＯＮがローレベルに設定されて、ＶＣＣチャージポンプ回路１０６に供給される。
ＶＣＣチャージポンプ回路１０６は、シーケンシャルパワー制御回路１１１によりオン信号ＶＣＣ ＯＮをローレベルで受けてシャットダウンする。
そして、所定時間経過後に、図１５（Ｕ）に示すように、システムイネーブル信号ＳＹＳ ＥＮがローレベルに切り替えられてる。これにより、図１５（Ｃ）〜（Ｅ）に示すように、基準電圧源回路１０１による基準電圧ＶＢＧの生成、バイアス電流源回路１０２によるバイアス電流ＩＢ、パワーオン信号ＰＷＲ ＯＮの生成、発振回路１０３によるクロックＣＬＫの生成が停止される。
これに基づき、図１５（Ｆ）に示すように、電源電圧監視回路１０４による監視信号ＶＩＮ ＰＧはローレベルに切り替えられる。
【００５７】
イネーブル信号ＥＮがハイレベルであって、外部からの主電源電圧ＶＩＮに電圧降下が生じない限り、図１５（Ｆ）に示すように、電源電圧監視回路１０４に監視信号ＶＩＮ ＰＧはハイレベルに保持されることから、電源電圧切替回路１０５においては、ＶＩＮが選択されて内部主電源電圧ＶＰＳとして各部に供給される。尚、主電源電圧ＶＩＮに電圧降下が生じないときにイネーブル信号ＥＮがローレベルになると、パワーセーブのために、監視信号ＶＩＮ−ＰＧはローレベルに変化する。
【００５８】
ここで、図１５（Ａ），（Ｂ）に示すように、イネーブル信号ＥＮがハイレベルに保持されているにもかかわらず、外部の主電源電圧ＶＩＮに何らかの要因で電圧降下が生じた場合には、電源電圧監視回路１０４において、入力主電源電圧ＶＩＮが２．２Ｖより低くになると、図１５（Ｆ）に示すように、主電源シャットダウンシーケンスに入ることを知らせるために監視信号ＶＩＮ ＰＧがローレベルに設定されて電源電圧切替回路１０５およびシーケンシャルパワー制御回路１１１に出力される。
【００５９】
このとき、電源電圧切替回路１０５においては、電源電圧監視回路１０４による監視信号ＶＩＮ ＰＧがローレベルに切り替わったことから、外部から入力される主電源電圧ＶＩＮとＶＣＣチャージポンプ回路１０６による内部電源電圧ＶＣＣとが比較される。
この場合、ＶＣＣチャージポンプ回路１０６による内部電源電圧ＶＣＣが高いことから、内部電源電圧ＶＣＣが内部主電源電圧ＶＰＳとして基準電圧源回路１０１、バイアス電流源回路１０２、発振回路１０３、電源電圧監視回路１０４、電源電圧切替回路１０５、ＶＣＣチャージポンプ回路１０６、ＶＳＳチャージポンプ回路１０７、ＶＤＤチャージポンプ回路１０８、ＥＥＰＲＯＭ１０９、シリアルインタフェース回路１１０、およびシーケンシャルパワー制御回路１１１に供給される。
【００６０】
シーケンシャルパワー制御回路１１１においては、まず、図１５（Ｔ），（Ｒ）に示すように、ＶＤＤチャージポンプ回路１０８のオン信号ＶＤＤ ＯＮおよびＶＣＣチャージポンプ回路１０６のオン信号ＶＣＣ ＯＮがローレベルに設定されて、ＶＤＤチャージポンプ回路１０８およびＶＣＣチャージポンプ回路１０６に供給される。信号ＶＣＣ−ＯＮがロ−レベルになると、ＶＣＣチャージポンプ回路１０６は内部電源電圧（ＶＣＣ）供給ラインから切り離される。内部電源電圧供給ラインには電力蓄積用のキャパシタが接続されているから、ＶＣＣチャージポンプ回路１０６から切り離されても、内部電源電圧（ＶＣＣ）が急激に降下することはない。
ＶＤＤチャージポンプ回路１０８およびＶＣＣチャージポンプ回路１０６は、シーケンシャルパワー制御回路１１１によりオン信号ＶＤＤ ＯＮおよびオン信号ＶＣＣ−ＯＮをローレベルで受けてそれぞれシャットダウンする。
【００６１】
次に、シーケンシャルパワー制御１１１では、図１５（Ｓ）に示すように、ＶＳＳチャージポンプ回路１０７のオン信号ＶＳＳ ＯＮがローレベルに設定されて、ＶＳＳチャージポンプ回路１０７に供給される。
ＶＳＳチャージポンプ回路１０７は、シーケンシャルパワー制御回路１１１によりオン信号ＶＳＳ ＯＮをローレベルで受けてシャットダウンする。
【００６２】
そして、最後に、シーケンシャルパワー制御１１１では、まず、図１５（ＱＲ）に示すように、ＶＣＣチャージポンプ回路１０６の信号ＶＣＣ ＤＮがローレベルに設定されて、ＶＣＣチャージポンプ回路１０６に供給される。
信号ＶＣＣ ＤＮがローレベルになると、内部電源電圧（ＶＣＣ）供給ラインと基準電圧（例えば、グランド電圧）との間に接続されているスイッチ回路が導通して、内部電源電圧（ＶＣＣ）が強制的に基準電位とされる。
そして、所定時間経過後に、図１５（Ｕ）に示すように、システムイネーブル信号ＳＹＳ ＥＮがローレベルに切り替えられてる。これにより、図１５（Ｃ）〜（Ｅ）に示すように、基準電圧源回路１０１による基準電圧ＶＢＧの生成、バイアス電流源回路１０２によるバイアス電流ＩＢ、パワーオン信号ＰＷＲ ＯＮの生成、発振回路１０３によるクロックＣＬＫの生成が停止される。
【００６３】
以上説明したように、本実施形態によれば、主電源のシャットダウンシーケンスを保障しなければならないようなシステムにおいて、シャットダウンシーケンス機能回路を主電源電圧ＶＩＮとサブ電源電圧（内部電圧電圧）ＶＣＣで切り替え可能な電源ラインの下に置き、その切り替えを電源電圧監視回路１０４、およびアナログスイッチＳＷ１０１、ＳＷ１０２を含む電源電圧切替回路１０５によって行うことから、主電源とサブ電源どちらか一方からの電圧供給を選択的に行うことができる。
その結果、シャットダウンシーケンス機能回路を簡単に、かつ確実に構成できる。
また、電源の切り替えをアナログスイッチによって選択的に行うため、システム全体の電力消費を抑えることが可能となる。
【００６４】
なお、電源電圧監視回路１０４、およびアナログスイッチＳＷ１、ＳＷ２を含む電源電圧切替回路１０５によって行う、電源電圧の切り替えの例として図４に示したが、本発明はこの例に限定されるものではなく、たとえば図１６〜図２０に示すように種々の態様が可能である。
【００６５】
図１６の例は、電源電圧切替回路１０５に比較回路を設けず、監視信号ＶＩＮ ＰＧをインバータＩＮＶ１０１で反転させ、電源電圧監視回路１０４により直接的にアナログスイッチＳＷ１０１、ＳＷ１０２の制御を行うように構成している。
【００６６】
図１７の例は、アナログスイッチＳＷ１０１、ＳＷ１０２の切り替え制御を電源電圧監視回路１０４により制御せず、比較回路ＣＯＭ１０１のみで行うように構成している。
比較回路ＣＯＭ１０１を常時オン状態にしておき、ＶＩＮ、ＶＣＣ電圧比較のみを行い、電源電圧を切り替える。この例は、ダイオードによるＶＰＳの電圧降下を軽減できる。
【００６７】
図１８の例が図１７の例と異なる点は、比較回路ＣＯＭ１０１の２入力の片側を基準電源ＶＢＧで置き換えた点にさる。
比較回路ＣＯＭ１０１はＶＩＮ，ＶＢＧの電圧比較を行い、ＶＩＮ＜ＶＢＧとなった場合、電源切り替えを行う。
【００６８】
図１９の例は、ＶＩＮとＶＣＣの２つの電源電圧監視回路１０４−１（ＶＩＮＤＥ１），１０４−２（ＶＩＮＤＥＴ２）を設け、電源電圧監視回路１０４−１（ＶＩＮＤＥ１），１０４−２（ＶＩＮＤＥＴ２）によるＶＩＮ，ＶＣＣ電圧検出結果を制御回路１１２で信号処理を行い、選択的にアナログスイッチＳＷ１０１、ＳＷ１０２の切り替えを行う。
【００６９】
図２０の例は、基準電圧源ＶＢＧ、または、外部信号ＣＴＬをパワーアップ信号、パワーダウン信号として制御回路１１３に取り込み、選択的にアナログスイッチＳＷ１０１、ＳＷ１０２の切り替えを行う。
【００７０】
【発明の効果】
以上説明したように、本発明によれば、主電源シャットダウンによるにシャツトダウンシーケンスを確実に実行することが可能で、主電源とサブ電源どちらか一方からの電圧供給を選択的に行うことができる利点がある。
【図面の簡単な説明】
【図１】電源ＩＣの主電源シャツトダウンシーケンスを行う従来の電源回路システムを示す図である。
【図２】本発明に係る電源集積回路の一実施形態を示すブロック図である。
【図３】本実施形態に係る電源電圧監視回路のセット信号ＶＣＣＳＥＴに対応した検出電圧を示し
【図４】本実施形態に係る電源電圧切替回路の具体的な構成例を示す回路図である。
【図５】ＶＣＣチャージポンプ回路の自動ブースト比を決定するためのＥＥＰＲＯＭによる出力電圧設定レジスタ（ＶＣＣＳＥＴ）の内容を示す図である。
【図６】ＶＳＳチャージポンプ回路の出力電圧を決定するためのＥＥＰＲＯＭによる出力電圧設定レジスタ（ＶＳＳＳＥＴ）の内容を示す図である。
【図７】ＶＳＳチャージポンプ回路の出力電圧範囲を示す図である。
【図８】ＶＤＤチャージポンプ回路の出力電圧を決定するためのＥＥＰＲＯＭによる昇圧比設定レジスタ（ＶＤＤＢＯＯＳＴ）の内容を示す図である。
【図９】ＶＤＤチャージポンプ回路の出力電圧を決定するためのＥＥＰＲＯＭによる出力電圧設定レジスタ（ＶＳＳＳＥＴ）の内容を示す図である。
【図１０】ＶＤＤチャージポンプ回路の出力電圧範囲を示す図である。
【図１１】本実施形態に係るシリアルインタフェース回路のＥＥＰＲＯＭへの書き込み動作を説明するためのタイミングチャートである。
【図１２】本実施形態に係るシリアルインタフェース回路のＥＥＰＲＯＭへのテスト書き込み動作を説明するためのタイミングチャートである。
【図１３】本実施形態に係るシリアルインタフェース回路のＥＥＰＲＯＭの読み出し動作を説明するためのタイミングチャートである。
【図１４】本実施形態に係るシリアルインタフェース回路のレジスタマップを示す図である。
【図１５】本実施形態の動作を説明するためのタイミングチャートである。
【図１６】本実施形態に係る電源電圧切替回路の他の構成例を示す回路図である。
【図１７】本実施形態に係る電源電圧切替回路の他の構成例を示す回路図である。
【図１８】本実施形態に係る電源電圧切替回路の他の構成例を示す回路図である。
【図１９】本実施形態に係る電源電圧切替回路の他の構成例を示す回路図である。
【図２０】本実施形態に係る電源電圧切替回路の他の構成例を示す回路図である。
【符号の説明】
１００…電源集積回路（電源ＩＣ）、１０１…基準電圧源回路（ＢＧ）、１０２…バイアス電流源回路（ＩＢＩＡＳ）、１０３…発振回路（ＯＳＣ）、１０４…電源電圧監視回路（ＶＩＮＤＥＴ）、１０５…電源切替回路（ＰＳＥＬ）、１０６…第１のサブ電源としてのＶＣＣチャージポンプ回路、１０７…第２のサブ電源としてのＶＳＳチャージポンプ回路、１０８…第３のサブ電源としてのＶＤＤチャージポンプ回路、１０９…ＥＥＰＲＯＭ、１１０…シリアルインタフェース回路（Ｉ／Ｆ）、１１１…シーケンシャルパワー制御回路（ＳＰＣ）。
【図１】
2004302665.tif 000003
【図２】
2004302665.tif 000004
【図３】
2004302665.tif 000005
【図４】
2004302665.tif 000006
【図５】
2004302665.tif 000007
【図６】
2004302665.tif 000008
【図７】
2004302665.tif 000009
【図８】
2004302665.tif 000010
【図９】
2004302665.tif 000011
【図１０】
2004302665.tif 000012
【図１１】
2004302665.tif 000013
【図１２】
2004302665.tif 000014
【図１３】
2004302665.tif 000015
【図１４】
2004302665.tif 000016
【図１５】
2004302665.tif 000017
【図１６】
2004302665.tif 000018
【図１７】
2004302665.tif 000019
【図１８】
2004302665.tif 000020
【図１９】
2004302665.tif 000021
【図２０】
2004302665.tif 000022
【手続補正書】
【提出日】平成15年7月18日(2003.7.18)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2004302665.tif 000023
【図２】
2004302665.tif 000024
【図３】
2004302665.tif 000025
【図４】
2004302665.tif 000026
【図５】
2004302665.tif 000027
【図６】
2004302665.tif 000028
【図７】
2004302665.tif 000029
【図８】
2004302665.tif 000030
【図９】
2004302665.tif 000031
【図１０】
2004302665.tif 000032
【図１１】
2004302665.tif 000033
【図１２】
2004302665.tif 000034
【図１３】
2004302665.tif 000035
【図１４】
2004302665.tif 000036
【図１５】
2004302665.tif 000037
【図１６】
2004302665.tif 000038
【図１７】
2004302665.tif 000039
【図１８】
2004302665.tif 000040
【図１９】
2004302665.tif 000041
【図２０】
2004302665.tif 000042