(57)【要約】【課題】  ＳＬＳ結晶化技術を用いて形成された多結晶シリコンを用いて均一性に優れたＴＦＴを提供する。【解決手段】  本発明は均一性に優れた薄膜トランジスタ及びこれを用いる有機電界発光素子に係り、多結晶シリコンのプライマリ結晶粒境界がドレイン領域とアクティブチャネル領域の境界と会わないことを特徴とする薄膜トランジスタを提供することによって電流特性などが優秀で均一性に優れた薄膜トランジスタを提供することができるので性能に優れた有機電界発光素子に用いられることができる。【選択図】  図６Ａ
2004172569.tif 000002
【特許請求の範囲】
【請求項１】
多結晶シリコンのプライマリ結晶粒境界が薄膜トランジスタのドレイン領域とアクティブチャネル領域の境界と会わないことを特徴とする薄膜トランジスタ。
【請求項２】
前記プライマリ結晶粒境界の幅は、１μｍ以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記プライマリ結晶粒境界の中心が少なくとも０．５μｍほどドレイン領域とアクティブチャネル領域間にある前記境界から離れていることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
前記プライマリ結晶粒の大きさが前記アクティブチャネル領域の幅より大きいことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項５】
前記プライマリ結晶粒境界と電流流れ方向が互いに垂直であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項６】
前記プライマリ結晶粒境界と前記電流流れ方向がなす角度が４５゜≦θ≦１３５゜であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項７】
前記多結晶シリコンは、ＳＬＳ方法により製造されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項８】
前記プライマリ結晶粒境界が前記アクティブチャネル領域内に存在しないことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項９】
請求項１に記載の薄膜トランジスタを用いることを特徴とする有機電界発光素子。
【請求項１０】
多結晶シリコンのプライマリ結晶粒境界が薄膜トランジスタのドレイン領域とアクティブチャネル領域の境界と会わなく、前記プライマリ結晶粒境界と前記電流流れ方向がなす角度が４５゜≦θ≦１３５゜であることを特徴とする薄膜トランジスタ。
【請求項１１】
前記多結晶シリコンがＳＬＳ結晶化法によって結晶化されることを特徴とする請求項１０に記載の薄膜トランジスタ。
【請求項１２】
請求項１０に記載の薄膜トランジスタを用いることを特徴とする有機電界発光素子。
【請求項１３】
薄膜トランジスタのアクティブチャネル領域内に多結晶シリコンに存在するプライマリ結晶粒境界が存在しないことを特徴とする薄膜トランジスタ。
【請求項１４】
前記多結晶シリコンは、ＳＬＳ結晶化法によって結晶化されることを特徴とする請求項１３に記載の薄膜トランジスタ。
【請求項１５】
前記プライマリ結晶粒境界は、電流流れ方向に対して４５゜≦θ≦１３５゜ほど角度をなすことを特徴とする請求項１４に記載の薄膜トランジスタ。
【請求項１６】
請求項１３に記載の薄膜トランジスタを用いて製造されることを特徴とする有機電界発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は均一性に優れた薄膜トランジスタ及びこれを用いる有機電界発光素子に係り、さらに詳細にはＳＬＳ結晶化技術を用いて多結晶シリコンを製作してこれを用いる均一性に優れた薄膜トランジスタ及びこれを用いる有機電界発光素子に関する。
【背景技術】
【０００２】
多結晶シリコンを利用したＴＦＴ（Ｔhｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）製作時、アクティブチャネル（ａｃｔｉｖｅ  ｃhａｎｎｅｌ）領域内に含まれる多結晶シリコンの結晶粒境界に存在するダングリングボンド（ｄａｎｇｌｉｎｇ  ｂｏｎｄｓ）などの結合欠陥は電荷キャリア（ｅｌｅｃｔｒｉｃ  ｃhａｒｇｅ  ｃａｒｒｉｅｒ）に対してトラップ（ｔｒａｐ）として働くことが知られている。
【０００３】
したがって、結晶粒の大きさ、大きさ均一性、数と位置、方向等はスレショルド電圧Ｖｔh、スレショルド値傾斜（ｓｕｂ  ｔhｒｅｓhｏｌｄ  ｓｌｏｐｅ）、電荷輸送移動度（ｃhａｒｇｅ  ｃａｒｒｉｅｒ  ｍｏｂｉｌｉｔｙ）、漏れ電流（ｌｅａｋａｇｅ  ｃｕｒｒｅｎｔ）、及びデバイス安全性（ｄｅｖｉｃｅ  ｓｔａｂｉｌｉｔｙ）等のようなＴＦＴ特性に直接または間接的に致命的な影響を与えることができることはもちろん、ＴＦＴを利用したアクティブマトリックスディスプレー（ａｃｔｉｖｅ  ｍａｔｒｉｘ  ｄｉｓｐｌａｙ）基板製作時結晶粒の位置によってもＴＦＴの均一性にも致命的な影響を与えることができる。
【０００４】
このとき、ディスプレーデバイスの全体基板上にＴＦＴのアクティブチャネル領域内に含まれる致命的な結晶粒境界（以下、“プライマリ（ｐｒｉｍａｒｙ）”結晶粒境界と称する）の数は結晶粒の大きさ、傾斜角度θ、アクティブチャネルの次元（ｄｉｍｅｎｓｉｏｎ）（長さＬ、幅Ｗ）と基板上の各ＴＦＴの位置によって同じか変わることができる（図１Ａ及び図１Ｂ）。
【０００５】
図１Ａ及び図１Ｂのように、結晶粒大きさＧｓ、アクティブチャネル次元（ｄｉｍｅｎｓｉｏｎ）Ｌ×Ｗ、傾斜角度θに対してアクティブチャネル領域に含まれることができる“プライマリ”結晶粒境界の数は、最大結晶粒境界の数をＮｍａｘという時、すなわちＴＦＴ基板またはディスプレーデバイス上の位置によってアクティブチャネル領域内に含まれる“プライマリ”結晶粒境界の数はＮｍａｘ（図１Ａの場合３個）またはＮｍａｘ−１（図１Ｂの場合２個）個になることであり、すべてのＴＦＴに対してＮｍａｘの“プライマリ”結晶粒境界の数がアクティブチャネル領域内に含まれる時最も優れたＴＦＴ特性の均一性が確保されうる。すなわち、各々のＴＦＴが同一な数の結晶粒境界を有することが多いほど均一性に優れたデバイスを得ることができる。
【０００６】
反面、Ｎｍａｘ個の“プライマリ”結晶粒境界の数を含むＴＦＴの数とＮｍａｘ−１個の“プライマリ”結晶粒境界の数を含むＴＦＴの数が同一であるならば、ＴＦＴ基板またはディスプレーデバイス上にあるＴＦＴ特性中均一性面で最も悪いだろうと容易に予想できる。
【０００７】
これに対して、ＳＬＳ（Ｓｅｑｕｅｎｔｉａｌ  Ｌａｔｅｒａｌ  Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）結晶化技術を利用して基板上に多結晶または単結晶である粒子が巨大シリコングレイン（ｌａｒｇｅ  ｓｉｌｉｃｏｎ  ｇｒａｉｎ）を形成することができて（図２Ａ及び図２Ｂ）、これを利用してＴＦＴを製作したとき、単結晶シリコンで製作されたＴＦＴの特性と同様な特性を得ることができることと報告されている。
【０００８】
しかし、アクティブマトリックスディスプレーを製作するためにはドライバ（ｄｒｉｖｅｒ）と画素配置（ｐｉｘｅｌ  ａｒｒａｙ）のための数多くのＴＦＴが製作されなければならない。
【０００９】
例えば、ＳＶＧＡ級解像度を有するアクティブマトリックスディスプレーの製作には大体１００万個の画素が作られ、液晶表示素子（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ；ＬＣＤ）の場合各画素には１個のＴＦＴが必要であり、有機発光物質を利用したディスプレー（例えば、有機電界発光素子）には少なくとも２個以上のＴＦＴが必要になる。
【００１０】
したがって、１００万個または２００万個以上のＴＦＴ各々のアクティブチャネル領域にのみ一定な数の結晶粒を一定な方向に成長させて製作することは不可能である。
【００１１】
これを具現する方法としては国際公開第９７／４５８２７号パンフレットに開示されたように、非晶質シリコンをＰＥＣＶＤ、ＬＰＣＶＤまたはスパッタリング法によって蒸着した後ＳＬＳ技術で全体基板上の非晶質シリコンを多結晶シリコンに変換したり、基板上の選択領域のみを結晶化する技術が開示されている（図２Ａ及び図２Ｂ参照）。
【００１２】
選択領域も数μｍ×数μｍの次元を有するアクティブチャネル領域に比較すれば相当に広い領域である。また、ＳＬＳ技術で用いるレーザービーム大きさ（ｌａｓｅｒ  ｂｅａｍ  ｓｉｚｅ）は大体数ｍｍ×数十ｍｍであって基板上の全体領域または選択領域の非晶質シリコンを結晶化するためには必然的にレーザービームまたはステージ（ｓｔａｇｅ）のステッピング（ｓｔｅｐｐｉｎｇ）及びシフティング又は移動（ｓhｉｆｔｉｎｇ）が必要であり、このときレーザービームが照射される領域間のミスアラインメント（ｍｉｓａｌｉｇｎｍｅｎｔ）が存在するようになって、したがって、数多くのＴＦＴのアクティブチャネル領域内に含まれる“プライマリ”結晶粒境界の数は変わるようになり、全体基板上またはドライバ領域、画素セル領域内のＴＦＴは予測できない不均一性を有するようになる。このような不均一性はアクティブマトリックスディスプレーデバイスを具現することにおいて致命的な悪影響を及ぼすことができる。
【００１３】
また、米国特許第６、１７７、３９１号ではＳＬＳ結晶化技術を利用して巨大粒子シリコングレイン（ｌａｒｇｅ  ｓｉｌｉｃｏｎ  ｇｒａｉｎ）を形成してドライバと画素配置を含んだＬＣＤデバイス用ＴＦＴ製作時アクティブチャネル方向がＳＬＳ結晶化方法によって成長した結晶粒方向に対して平行した場合電荷キャリア（ｅｌｅｃｔｒｉｃ  ｃhａｒｇｅ  ｃａｒｒｉｅｒ）方向に対する結晶粒境界のバリヤ（ｂａｒｒｉｅｒ）効果が最小になって（図３Ａ）、したがって、単結晶シリコンに次ぐＴＦＴ特性を得ることができる反面、アクティブチャネル方向と結晶粒成長方向が９０゜の場合ＴＦＴ特性が電荷キャリア（ｅｌｅｃｔｒｉｃ  ｃhａｒｇｅ  ｃａｒｒｉｅｒ）のトラップとして働く多くの結晶粒境界が存在するようになり、ＴＦＴ特性が大幅に低下する（図３Ｂ）。
【００１４】
実際に、アクティブマトリックスディスプレー製作時駆動回路（ｄｒｉｖｅｒ  ｃｉｒｃｕｉｔ）内のＴＦＴと画素セル領域内のＴＦＴは一般的に９０゜の角度を有する場合があり、このとき、各ＴＦＴの特性を大幅に低下させないで、ＴＦＴ間特性の均一性を向上させるためには結晶成長方向に対するアクティブチャネル領域の方向を３０゜ないし６０゜の角度に傾斜するように製作することによってデバイスの均一性を向上させることができる（図３Ｃ）。
【００１５】
しかし、この方法もＳＬＳ結晶化技術により形成される有限大きさの結晶粒を利用することによって、致命的な結晶粒境界がアクティブチャネル領域内に含まれる確率が存在し、したがって、ＴＦＴ間特性差を引き起こす予測できない不均一性が存在するようになるという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明は上述したような問題点を解決するために案出されたものであり、本発明の目的はＳＬＳ結晶化技術を用いて形成された多結晶シリコンを用いて均一性に優れたＴＦＴを提供することにある。
【課題を解決するための手段】
【００１７】
本発明は前記した目的を達成するために、
多結晶シリコンのプライマリ結晶粒境界がドレイン領域とアクティブチャネル領域の境界と会わないことを特徴とする薄膜トランジスタを提供する。
【００１８】
また、本発明は、
前記のように製作された薄膜トランジスタを用いることを特徴とする有機電界発光素子を提供する。
【００１９】
また、本発明は、
多結晶シリコンのプライマリ結晶粒境界の幅が薄膜トランジスタのドレイン領域とアクティブチャネル領域の境界と会わなく、前記プライマリ結晶粒境界と前記電流流れ方向がなす角度が４５゜≦θ≦１３５゜であることを特徴とする薄膜トランジスタ及びこれを用いて製造される有機電界発光素子を提供する。
【発明の効果】
【００２０】
本発明によるＴＦＴは、ドレインとアクティブチャネル領域が接する領域で可能な限り遠く‘プライマリ’結晶粒境界を形成するようにしてハンプ発生を最大限抑制することによって優秀な特性のＴＦＴを提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明を添付した図面を参照しながら詳細に説明する。
アクティブマトリックスディスプレー用ＴＦＴ製作時ＴＦＴ特性に直接、間接的に重大な影響を及ぼす多結晶シリコンの結晶粒がＴＦＴ特性向上のために大きくて規則化される場合、結晶粒の有限な大きさによって、隣接した結晶粒間には結晶粒境界が発生する。
【００２２】
本発明において“結晶粒大きさ”ということは確認されうる結晶粒境界間の距離を言い、通常誤差範囲に属する結晶粒境界の距離と定義する。
【００２３】
特に、結晶粒境界がアクティブチャネル（ａｃｔｉｖｅ  ｃhａｎｎｅｌ）領域内に存在する時ＴＦＴ特性に致命的な影響をあたえる結晶粒境界、すなわち、アクティブチャネル領域内で電流流れ方向に対する結晶粒境界の傾斜角度が４５゜≦θ≦１３５゜である“プライマリ”結晶粒境界の場合、多結晶シリコン薄膜の形成時工程精密性の限界によって避けれない欠陥になる。
【００２４】
また、駆動回路基板またはディスプレー基板上に製作されるＴＦＴアクティブチャネル領域内に含まれる“プライマリ”結晶粒境界の数は結晶粒の大きさ、方向、アクティブチャネルの次元等によって変わることができ（図４）、したがって、製作されるＴＦＴ及びディスプレーの特性が不均一になったり、はなはだしい場合には駆動ができなくなる。
【００２５】
本発明ではこのように‘プライマリ’結晶粒境界の位置がＴＦＴ特性に大きい影響をおよぼすことに着眼して‘プライマリ’結晶粒境界の位置を調整することによってＴＦＴの特性を向上させた。
【００２６】
図５は‘プライマリ’結晶粒境界の幅があらわれるようにポリシリコン基板を切断した断面を示す写真であって、‘プライマリ’結晶粒境界はポリシリコン結晶面の屈曲があらわれ始めた両端点間の部分（図５においてａ）に通常的に約１μｍの長さを有する。
【００２７】
図６Ａは、本発明の一実施例によって製作されたＴＦＴの断面を概略的に示した図面であって、図６Ｂは図６ＡのＴＦＴのソースドレイン電流とゲート電圧との関係を示すグラフである。
【００２８】
図６Ａのように、ゲートのアクティブチャネル領域とドレインが会う接点（線）で‘プライマリ’結晶粒境界が一定距離離れている場合には図６Ｂに示したように、ゲート電圧によるソースドレイン電流の変動性がなく一定な曲線、すなわちいわゆる“ハンプ”が発生しないことがわかる。
【００２９】
前記においてゲートのアクティブチャネル領域とドレインが会う接点（線）で‘プライマリ’結晶粒境界が離れていなければならない距離は図５に示したように、プライマリ結晶粒境界の幅がアクティブチャネル領域の境界と重ならない場合である。
【００３０】
図７は、ハンプが発生しない場合であってプライマリ結晶粒境界がアクティブチャネル領域の境界とは相当距離離れていることが分かる。
【００３１】
図８Ａは、比較例として製作されたＴＦＴの断面を概略的に示した図面であって、図８Ｂは図８ＡのＴＦＴのソースドレイン電流とゲート電圧との関係を示すグラフである。
【００３２】
図８Ａにおいてはゲートのアクティブチャネル領域とドレインが会う接点（線）と‘プライマリ’結晶粒境界の幅が重なる場合には図８Ｂに示したようにゲート電圧によってソースドレイン電流の変動性があらわれる“ハンプ（hｕｍｐ）”が発生する。したがって、ゲートのアクティブチャネル領域とドレインが会う接点（線）には‘プライマリ’結晶粒境界が重ならないことが望ましい。
【００３３】
図９は、“ハンプ”が発生した例であって写真で分かるように、アクティブチャネル領域の境界と‘プライマリ’結晶粒境界の幅が重なる場合、すなわち、会うことが分かる。
【００３４】
したがって、図６Ａでのようにハンプが発生しない場合には電流特性が一定に維持されうるので均一性に優れたＴＦＴを提供できるが、図８Ａでのようにハンプが発生する場合には電流特性が一定しないのでＴＦＴの均一性が悪くなる。
【００３５】
本発明では‘プライマリ’結晶粒境界とソースドレインの電流が流れる方向が垂直になるように、すなわち‘プライマリ’結晶粒境界とアクティブチャネル方向が平行になるようにしたり、‘プライマリ’結晶粒境界と電流流れ方向が４５゜≦θ≦１３５゜の角度をなしても関係ない。
【００３６】
また、前記‘プライマリ’結晶粒境界がゲートのアクティブチャネル領域上には存在しなくても可能であり、アクティブチャネル領域内に存在できる‘プライマリ’結晶粒境界の数とは関係ない。
【００３７】
それゆえ、‘プライマリ’結晶粒の大きさがアクティブチャネルの幅より大きい場合にも上述したような'ハンプ'のような現象は発生しないのでＴＦＴの均一性を確保することができる。
【００３８】
一方、前記多結晶シリコンは、ＳＬＳ（Ｓｅｑｕｅｎｔｉａｌ  Ｌａｔｅｒａｌ  Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）技術で形成する。
【００３９】
前記において製造された薄膜トランジスタは、電流特性等均一性に優れているのでこのような条件を要求するディスプレーデバイスに用いられることができて、有機電界発光素子等に用いられることが望ましい。
【図面の簡単な説明】
【００４０】
【図１Ａ】同一な結晶粒大きさＧｓ及びアクティブチャネル次元Ｌ×Ｗに対して致命的な結晶粒境界の数が２であるＴＦＴの概略的な断面を示した図面である。
【図１Ｂ】致命的な結晶粒境界の数が３であるＴＦＴの概略的な断面を示した図面である。
【図２Ａ】従来技術にしたがってＳＬＳ結晶化法によって形成された粒子大きさが大きいシリコングレインを含んだＴＦＴのアクティブチャネルの概略的な断面を示した図面である。
【図２Ｂ】従来技術にしたがってＳＬＳ結晶化法によって形成された粒子大きさが大きいシリコングレインを含んだＴＦＴのアクティブチャネルの概略的な断面を示した図面である。
【図３Ａ】他の従来技術によって製造されたＴＦＴのアクティブチャネルの概略的な断面を示した図面である。
【図３Ｂ】他の従来技術によって製造されたＴＦＴのアクティブチャネルの概略的な断面を示した図面である。
【図３Ｃ】他の従来技術によって製造されたＴＦＴのアクティブチャネルの概略的な断面を示した図面である。
【図４】駆動回路基板またはディスプレー上に製作されるＴＦＴの特性に致命的な影響を与えることができる致命的な結晶粒境界の数がＴＦＴの位置によって変わることができることを示す概略図である。
【図５】プライマリ結晶粒境界の幅があらわれるようにポリシリコン基板を切断した断面を示す写真である。
【図６Ａ】本発明の一実施例によって製作されたＴＦＴの断面を概略的に示した図面である。
【図６Ｂ】図６ＡのＴＦＴのソースドレイン電流とゲート電圧との関係を示すグラフである。
【図７】プライマリグレイン境界がドレイン領域とアクティブチャネル領域の境界から遠く離れている場合であってハンプが発生したことを示す写真である。
【図８Ａ】比較例として製作されたＴＦＴの断面を概略的に示した図面である。
【図８Ｂ】図８ＡのＴＦＴのソースドレイン電流とゲート電圧との関係を示すグラフである。
【図９】プライマリグレイン境界がドレイン領域とアクティブチャネル領域の境界と会うことであってハンプが発生したことを示す写真である。
【図１Ａ】
2004172569.tif 000003
【図１Ｂ】
2004172569.tif 000004
【図２Ａ】
2004172569.tif 000005
【図２Ｂ】
2004172569.tif 000006
【図３Ａ】
2004172569.tif 000007
【図３Ｂ】
2004172569.tif 000008
【図３Ｃ】
2004172569.tif 000009
【図４】
2004172569.tif 000010
【図５】
2004172569.tif 000011
【図６Ａ】
2004172569.tif 000012
【図６Ｂ】
2004172569.tif 000013
【図７】
2004172569.tif 000014
【図８Ａ】
2004172569.tif 000015
【図８Ｂ】
2004172569.tif 000016
【図９】
2004172569.tif 000017