(57)【要約】【課題】インバータ起動時の過渡的な過電流で以って異常を検出してもインバータ動作の再起動を不必要とする。【解決手段】過電流保護回路１０の最終段のＮＡＮＤ回路１４は、過電流が検出されてラッチ１２のＱ出力がＨレベルにある場合であっても、入力信号の他方の起動信号ＶｏｓがＨレベルに立ち上がったときにのみ、エラー信号ＦｏをＭＣＵ３０に出力する。ここでＭＣＵ３０は、インバータ起動開始後、インバータ加速運転期間よりも長く、通常運転時において過電流を検出する迄の時点よりも短い時間の到来時に、起動信号ＶｏｓをＬレベルからＨレベルへ立ち上げる。従って、インバータ加速運転期間中に過渡的な過電流を検出しても、エラー信号Ｆｏは出力されず、論理回路２１が入力信号ＵＮｉｎの出力を遮断するだけである。尚、同回路１０自身が入力信号に基づいて起動信号を内部生成しても良い。【選択図】        図３
2004173445.tif 000002
【特許請求の範囲】
【請求項１】
インバータ回路の通常運転時に半導体スイッチング素子に流れる過電流から前記半導体スイッチング素子を保護する回路であって、
インバータ起動開始時から所定時間が経過する迄の期間中に前記過電流を検出したときには、前記半導体スイッチング素子のスイッチング動作を停止させるのみでエラー信号を外部に出力せず、その後、前記所定時間の経過迄に、動作停止中の前記半導体スイッチング素子のスイッチング動作を開始させ、
前記所定時間の経過後に前記過電流を検出したときには、前記半導体スイッチング素子のスイッチング動作を停止させると共に、前記エラー信号を前記外部に出力する回路部を備えており、
前記所定時間は、インバータ起動開始時からインバータ動作が安定するまでの過渡期間であるインバータ加速運転期間よりも長く、且つ、前記通常運転時において前記過電流を検出する迄の期間よりも短い時間として設定されていることを特徴とする、
半導体スイッチング素子用過電流保護回路。
【請求項２】
請求項１記載の前記半導体スイッチング素子用過電流保護回路と、
前記過電流保護回路によって保護される半導体スイッチング素子とを備えることを特徴とする、
パワーモジュール。
【請求項３】
請求項２記載の前記パワーモジュールと、
前記パワーモジュールが出力する前記エラー信号を受信してインバータ停止を行うマイクロコンピュータユニットとを備えることを特徴とする、
インバータ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、インバータ回路用半導体装置の過電流保護シーケンス技術に関するものである。
【０００２】
【従来の技術】
インバータ装置に搭載されたＩＰＭ（ｉｎｔｅｌｌｉｇｅｎｔ  ｐｏｗｅｒ  ｍｏｄｕｌｅ）用の電流センス付きＩＧＢＴの過電流保護技術に関する従来技術としては、例えば特許文献１に開示されたものがある。ここで、同文献１の段落番号［０００２］〜［０００５］の記載によれば、ＩＧＢＴ，駆動回路（論理回路を含む）及び保護回路を組込んだＩＰＭがインバータ装置に搭載されており、同ＩＰＭは、上アームを構成するＩＧＢＴ及び下アームを構成するＩＧＢＴと、これらのＩＧＢＴを駆動するための駆動回路と、自己保護機能のための過熱及び過電流検出回路とを備え、マイクロコンピュータからの制御信号（ＰＷＭ信号）により各ＩＧＢＴをターンオン及びターンオフする。そして、同ＩＰＭは、過熱及び過電流検出回路によってＩＧＢＴの過熱又は過電流を検出すると、上アームのＩＧＢＴあるいは下アームのＩＧＢＴを一定時間ターンオフして（ゲートを遮断して）内部デバイスを保護する一方、インバータ装置の動作遮断を促すために異常信号のＦＯ（Ｆａｌｓｅ  Ｏｕｔ）信号を出力する。その後、インバータ装置内のマイクロコンピュータは、ＦＯ信号の受信に応じてＰＷＭ信号の出力を停止することで、全てのＩＧＢＴをターンオフしてモータの回転制御を停止し、インバータ装置の動作を遮断する。この遮断動作により、過熱や過電流による内部デバイス（上下アームのＩＧＢＴ）の破損が防止される。
【０００３】
その他にも、従来の過電流保護回路を開示する先行文献として、特許文献２〜５がある。
【０００４】
【特許文献１】
特開２０００−２２４８６１号公報（第２頁、図４）
【特許文献２】
特開２００１−３４５６８８号公報（図１、図１１）
【特許文献３】
特開平１１−４１５０号公報（図１、図１１）
【特許文献４】
特開平８−３１６８０８号公報（図１、図４）
【特許文献５】
特開平９−２３８４７６号公報（図１）
【０００５】
【発明が解決しようとする課題】
従来技術においては、ＩＧＢＴの第２エミッタに直列接続されている電流検出用抵抗の両端に発生する抵抗端電圧が過電流設定レベルを超えたときに、過電流保護回路は異常発生と認識して外部のマイクロコンピュータユニットにＦＯ信号を出力し、マイクロコンピュータユニットはＦＯ信号の受信に応じて直ちにインバータ動作そのものを停止させている。
【０００６】
この様なインバータ動作の停止は、通常運転時に過電流が流れた場合の動作制御としては好ましいものであり、特に問題とすることは無い。
【０００７】
しかしながら、インバータ動作開始直後から、インバータ動作が安定して通常運転に移行する迄の、インバータ加速運転期間（例えば数ｍ秒〜数十ｍ秒の期間）中に過渡的に流れる過電流の検出に関しては、上記の従来技術による制御は好ましいものとは言えない。即ち、従来技術においては、この様な過渡的な過電流の検出に際しても、通常運転時のときと同様に、インバータ動作を停止させてしまうため、再起動する必要性がある。
【０００８】
この発明はこの様な懸案事項に鑑みて成されたものであり、その目的とするところは、インバータ起動時の過渡的な過電流で異常を検出したときにおいてインバータ動作の再起動を不要とする点にある。
【０００９】
【課題を解決するための手段】
この発明の主題は、インバータ回路の通常運転時に半導体スイッチング素子に流れる過電流から前記半導体スイッチング素子を保護する回路であって、インバータ起動開始時から所定時間が経過する迄の期間中に前記過電流を検出したときには、前記半導体スイッチング素子のスイッチング動作を停止させるのみでエラー信号を外部に出力せず、その後、前記所定時間の経過迄に、動作停止中の前記半導体スイッチング素子のスイッチング動作を開始させ、前記所定時間の経過後に前記過電流を検出したときには、前記半導体スイッチング素子のスイッチング動作を停止させると共に、前記エラー信号を前記外部に出力する回路部を備えており、前記所定時間は、インバータ起動開始時からインバータ動作が安定するまでの過渡期間であるインバータ加速運転期間よりも長く、且つ、前記通常運転時において前記過電流を検出する迄の期間よりも短い時間として設定されていることを特徴とする。
【００１０】
【発明の実施の形態】
図１は、本実施の形態に係るインバータ回路１００の構成を示すブロック図である。図１に示す様に、インバータ回路１００は、その中核部たるパワーモジュール１、パワーモジュール１の動作を、従ってインバータ動作自体を制御するマイクロコンピュータユニット（以下、単にＭＣＵと称す）３０、及び商用交流電圧を直流電圧に変換する際の平滑用コンデンサ４０等を備える。
【００１１】
図１において、パワーモジュール１は、負荷の一例である３相交流駆動型モータＭの入力端に応じて、互いに直列接続されたＵ相用の電流センス付き第１及び第２半導体スイッチング素子ＩＧＢＴ１，ＩＧＢＴ２、互いに直列接続されたＶ相用の電流センス付き第３及び第４半導体スイッチング素子ＩＧＢＴ３，ＩＧＢＴ４、及び、互いに直列接続されたＷ相用の電流センス付き第５及び第６半導体スイッチング素子ＩＧＢＴ５，ＩＧＢＴ６を有している。ここでは、各半導体スイッチング素子ＩＧＢＴ１〜ＩＧＢＴ６には、一例として、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）が用いられているが、これに代えて、パワーＭＯＳＦＥＴを用いることも可能である。要は、スイッチング機能を呈するパワー半導体素子ならば何れのものであっても、それを各半導体スイッチング素子に適用可能である。更に、パワーモジュール１は、駆動制御回路２、整流回路３、各半導体スイッチング素子ＩＧＢＴ１〜ＩＧＢＴ６に並列接続された各フリーホイールダイオード、及び各半導体スイッチング素子ＩＧＢＴ１〜ＩＧＢＴ６毎にその第２エミッタと下位側電位間に挿入配置された各電流検出用抵抗Ｒｓ等を有する。
【００１２】
特に、駆動制御回路２は、各半導体スイッチング素子ＩＧＢＴ１〜ＩＧＢＴ６毎に、▲１▼各半導体スイッチング素子ＩＧＢＴ１〜ＩＧＢＴ６に入力すべき各駆動信号（ゲート信号）ＵＰｏｕｔ，ＵＮｏｕｔ，ＶＰｏｕｔ，ＶＮｏｕｔ，ＷＰｏｕｔ，ＷＮｏｕｔを対応入力信号ＵＰｉｎ，ＵＮｉｎ，ＶＰｉｎ，ＶＮｉｎ，ＷＰｉｎ，ＷＮｉｎより生成する駆動信号生成回路と、▲２▼（既に起動信号ＶｏｓのレベルはＨレベルにある）通常動作時において過電流の発生を検出したときには対応する半導体スイッチング素子ＩＧＢＴｉ（ｉ＝１〜６）の動作を停止させると共に、エラー信号ＦｏをＭＣＵ３０に出力する過電流保護回路とを有する。
【００１３】
尚、図１では１個の駆動制御回路２で以って６個の半導体スイッチング素子ＩＧＢＴ１〜ＩＧＢＴ６を駆動することとしているが、複数の駆動制御回路で以って６個の半導体スイッチング素子ＩＧＢＴ１〜ＩＧＢＴ６を駆動する様にしても良い。
【００１４】
本実施の形態に係るインバータ回路１００の特徴部は、駆動制御回路２内の上記過電流保護回路の構成にある。そして、各半導体スイッチング素子ＩＧＢＴ１〜ＩＧＢＴ６の駆動信号生成回路及び過電流保護回路の構成は互いに同一であるので、以下の説明においては、便宜上、Ｕ相用の下位側に位置する第２半導体スイッチング素子ＩＧＢＴ２用の駆動信号生成回路及び過電流保護回路で以って代表させる。
【００１５】
本実施の形態における過電流保護回路の特徴点は、「インバータ起動開始時から所定時間ないしは一定時間が経過する迄の期間中においては、異常を検出しても、半導体スイッチング素子のスイッチング動作のみを停止させるだけとし、外部のマイクロコンピュータユニット（ＭＣＵ）３０に対してはエラー信号Ｆｏを出力しない」と言う点にある。ここで、「所定時間」とは、インバータ起動開始時からインバータ動作が安定するまでの過渡期間であるインバータ加速運転期間よりも長く、且つ、インバータの通常運転時において過電流を検出する迄の期間よりも短い時間である。
【００１６】
ここで留意すべき点とは、本実施の形態で言う「インバータ起動開始時」は、▲１▼インバータをその日の最初に起動開始するタイミングを言うことは基より、▲２▼インバータの通常運転時において過電流を検出した結果、インバータ動作を停止させた後にインバータ動作を再起動させるときの、それぞれの「再起動開始タイミング」をも含む概念である。
【００１７】
具体的には、後述する実施の形態１においては、過電流保護回路の上記特徴的動作は、次の構成によって実現される。即ち、外部のマイクロコンピュータユニットＭＣＵは、予め設定された上記所定時間の到来を起動開始と同時にカウントしており、上記所定時間の到来前においては起動信号を出力せず（起動信号のレベルをＬレベルに維持し）、上記所定時間が到来した時に起動信号を出力する（起動信号のＬレベルからＨレベルへの立ち上げ）。そして、この様な起動信号のレベル（出力の有無）に応じて、過電流保護回路はエラー信号の出力動作を行う。
【００１８】
又、後述する実施の形態２においては、その動作原理は実施の形態１のそれと同一ではあるが、上記起動信号が過電流保護回路内部で生成されている。更に、その変形例１では、実施の形態２に係る過電流保護回路のリセット回路に関して、別の構成が提案される。
【００１９】
以下、図面を参照しつつ、実施の形態１並びに実施の形態２及びその変形例１を詳述する。
【００２０】
（実施の形態１）
図２は、図１の６個の半導体スイッチング素子ＩＧＢＴｉ（ｉ＝１〜６）における任意の半導体スイッチング素子と擬制される第２半導体スイッチング素子（以後、単に半導体スイッチング素子と称す）ＩＧＢＴ２に対する駆動信号生成回路２０及び過電流保護回路１０の構成を模式的に示すブロック図である。図２において、半導体スイッチング素子ＩＧＢＴ２の第１主電極（ＩＧＢＴにおいてはコレクタ電極に該当）Ｃ及び第２主電極（ＩＧＢＴにおいては第１エミッタ電極に該当）Ｅ１は、それぞれ第１電位Ｕ及び第２電位Ｎ２に接続されている。そして、第１電位Ｕと第２電位Ｎ２間には、フリーホイールダイオードＦＤが逆接続的に並列配置されている。又、半導体スイッチング素子ＩＧＢＴ２の制御電極ないしはゲート電極Ｇは駆動信号生成回路２０の出力端に接続されており、同素子ＩＧＢＴ２の電流センス端子ないしは第２エミッタ電極Ｅ２は電流検出用抵抗Ｒｓの一端に接続されている。
【００２１】
他方、本実施の形態の中核部たる過電流保護回路１０は、電流検出用抵抗Ｒｓの上記一端に接続された入力端子と、起動信号入力端子と、エラー信号出力端子と、駆動信号生成回路２０の制御端に接続された出力端子とを備えている。又、駆動信号生成回路２０は、入力信号ＵＮｉｎを受信する信号入力端子と、過電流保護回路１０が過電流の発生を検出したときに出力する制御信号を受信する上記制御端と、上記制御信号を受信していない期間中においてのみ入力信号ＵＮｉｎより生成した駆動信号ＵＮｏｕｔを出力するための出力端とを備える。
【００２２】
又、電流検出用抵抗Ｒｓは、半導体スイッチング素子ＩＧＢＴ２に流れる主電流Ｉｕｎ（図１）に比例した、第２エミッタ電極Ｅ２からの微小な電流を検出する。
【００２３】
次に、図３は、ＭＣＵ３０のブロックと共に、図２の両回路１０及び２０の内部構成を表したブロック図である。図３に示す通り、過電流保護回路１０は、▲１▼電流検出用抵抗Ｒｓの抵抗両端電圧Ｖｓを受信する第１入力端と、トリップレベルないしは過電流設定レベルを与える参照電圧ＶＲＥＦを受信する第２入力端とを有する比較器１１と、▲２▼比較器１１の出力端に接続されたセット端子Ｓと、リセット端子Ｒと、ラッチ出力（前述の駆動信号生成回路用制御信号に相当）を与える出力端子Ｑとを有するラッチ回路１２とを、有する。ここで、トリップレベルＶＲＥＦは、定格電流の数倍の電流が流れたときの抵抗両端電圧Ｖｓの値に設定されている。従って、抵抗両端電圧ＶｓがトリップレベルＶＲＥＦを越えるときには、つまり、過電流が発生したときには、比較器１１の出力端電圧はＨレベルとなって、過電流保護回路１０は過電流の発生を検出し、同時にラッチ回路１２はセットされて、そのＱ出力電圧はＨレベルとなる。更に、過電流保護回路１０は、▲３▼ラッチ回路１２の出力端子Ｑに接続された入力端と、Ｑ出力電圧がＨレベルとなったタイミングよりカウントを開始して、インバータの通常運転時において駆動信号ＵＮｏｕｔの再生成を開始するタイミングの到来を与える内部カウンタ（図示せず）と、ラッチ回路１２のリセット端子Ｒに接続された出力端とを有するエラーリセット回路１３を備える。更に、過電流保護回路１０は、▲４▼ラッチ回路１２の出力端子Ｑに接続された第１入力端と、ＭＣＵ３０によって外部的に生成される起動信号Ｖｏｓを受信するための第２入力端と、インバータ動作停止をＭＣＵ３０に要求するためのエラー信号Ｆｏを出力する出力端とを有するＮＡＮＤ回路（論理回路）１４を備える。
【００２４】
他方、駆動信号生成回路２０は、▲１▼入力信号ＵＮｉｎを受信し、ラッチ回路１２の出力端子ＱがＬレベルのときには受信信号ＵＮｉｎを出力する一方、ラッチ回路１２の出力端子ＱがＨレベルのときには受信信号ＵＮｉｎの出力を遮断する論理回路２１と、▲２▼論理回路２１の出力信号ＵＮｉｎより駆動信号ＵＮｏｕｔを生成・出力する駆動回路２２とを、備える。従って、駆動信号生成回路２０（論理回路２１）は、過電流保護回路１０が過電流の発生を検出する毎に、直ちに駆動信号ＵＮｏｕｔの出力を停止する。
【００２５】
又、パワーモジュール外部のＭＣＵ３０は、インバータ起動開始時に入力信号ＵＮｉｎを出力すると共に、内部に保有するカウンタ機能部（図示せず）が起動開始時から上記所定時間の到来をカウントしたタイミングにおいて起動信号Ｖｏｓを出力し、その後、エラー信号Ｆｏの受信タイミングに応じて入力信号ＵＮｉｎ自体の出力を停止する（インバータ動作の停止）。
【００２６】
次に、図３を参照しつつ、図４のタイミングチャートに基づいて、過電流保護回路１０の動作・機能を説明する。図４に示す、あるインバータ起動開始時刻ｔ０において、ＭＣＵ３０は入力信号ＵＮｉｎを出力すると、駆動回路２２は駆動信号ＵＮｏｕｔを半導体スイッチング素子ＩＧＢＴ２に出力する。但し、この時点においては、ＭＣＵ３０は、起動信号Ｖｏｓを出力しない（起動信号ＶｏｓはＬレベルにある）。その結果、半導体スイッチング素子ＩＧＢＴ２内に、主電流が流れ始めるが、起動開始直後から数ｍ秒〜数十ｍ秒の時間だけ経過する迄のインバータ加速運転期間においては、半導体スイッチング素子ＩＧＢＴ２のスイッチング動作は過渡的な不安定状態にあるため、半導体スイッチング素子ＩＧＢＴ２に過渡的な過電流が流れる。このため、インバータ起動開始時刻ｔ０の直後から急激に抵抗両端電圧Ｖｓが増大し始め、時刻ｔ０から間もない時刻ｔ１において、抵抗両端電圧ＶｓはトリップレベルＶＲＥＦを越えることとなる。その結果、この時点ｔ１において、ラッチ回路１２の出力端子ＱはＬレベルからＨレベルに立ち上り、論理回路２１が受信信号ＵＮｉｎの出力遮断を行う結果、駆動信号ＵＮｏｕｔはＬレベルに立ち下がる。そのため、時刻ｔ１において、半導体スイッチング素子ＩＧＢＴ２のスイッチング動作は速やかに遮断される。しかしながら、この時刻ｔ１においては、起動信号Ｖｏｓは依然としてＬレベルにあり出力されてはいない状態にあるため、過電流保護回路１０はエラー信号Ｆｏを出力しない（エラー信号ＦｏのレベルはＨレベルに維持されたままの状態にある）。従って、インバータ動作は依然として停止されてはおらず、ＭＣＵ３０は入力信号ＵＮｉｎを出力し続ける。
【００２７】
その後は上記状態（半導体スイッチング素子ＩＧＢＴ２のスイッチング動作は遮断されてはいるが、入力信号ＵＮｉｎは出力され続けている状態）が継続し、やがて過渡的なインバータ加速運転期間が終了してインバータ動作が安定した通常運転期間に移行すると、移行時から間もない時刻ｔ２において、エラーリセット回路１３がラッチ回路１２をリセットし、当該リセットに応じて論理回路２１は受信信号ＵＮｉｎの出力遮断を直ちに停止し、再び駆動回路２２は駆動信号ＵＮｏｕｔを半導体スイッチング素子ＩＧＢＴ２に出力する。その結果、半導体スイッチング素子ＩＧＢＴ２はそのスイッチング動作を開始し、主電流が半導体スイッチング素子ＩＧＢＴ２内に流れ始めると共に、電流検出用抵抗Ｒｓは過電流発生の検出を開始し出す。
【００２８】
その後、時刻ｔ３において、ＭＣＵ３０は、起動信号ＶｏｓをＬレベルからＨレベルに立ち上げて、同信号Ｖｏｓを過電流保護回路１０に入力する。
【００２９】
その後、時刻ｔ４において、再び抵抗両端電圧ＶｓがトリップレベルＶＲＥＦを越えると、ラッチ回路１２の出力端子Ｑが再びＬレベルからＨレベルに立ち上り、論理回路２１が受信信号ＵＮｉｎの出力遮断を再び行うと共に、今度は、ＮＡＮＤ回路１４がＭＣＵ３０に対してエラー信号Ｆｏ（ＨレベルからＬレベルへの立下り）を出力する。その結果、時刻ｔ４において、ＭＣＵ３０は入力信号ＵＮｉｎの出力を停止して、インバータ動作を強制停止する。その後、主電流が過電流状態から脱した後に、再び、ＭＣＵ３０はインバータ動作を再起動し、上記時刻ｔ０から時刻ｔ４までの一連の動作が繰り返されることになる。
【００３０】
以上の通り、本実施の形態においては、インバータ起動開始時から上記一定時間が経過するまでの期間中、起動信号ＶｏｓがＨレベルに立ち上らない様に、ＭＣＵ３０が起動信号Ｖｏｓのレベルをコントロールしているため、過電流保護回路１０は、インバータ加速運転期間においては半導体スイッチング素子ＩＧＢＴ２のスイッチング動作を遮断して同素子ＩＧＢＴ２の保護を可能とするけれども、エラー出力を行わないため、過渡的なインバータ加速運転期間におけるインバータの再起動を不要とすることが出来る。しかも、上記一定時間の経過後においては、過電流保護回路１０は従来通りにエラー出力を行うため、問題が生ずることは無い。
【００３１】
（実施の形態２）
図５は、本実施の形態に係る過電流保護回路１０Ａの内部構成を駆動信号生成回路２０と共に示すブロック図である。図５中、図３と同一の回路構成要素に対しては、同一の参照符号が付されている。以下、過電流保護回路１０Ａの内で相違する構成要素についてのみ説明する。
【００３２】
３個の反転論理回路（インバータ）１５Ｕ，１５Ｖ，１５Ｗは、それぞれ、上位側半導体スイッチング素子用入力信号ＵＰｉｎ，ＶＰｉｎ，ＷＰｉｎを受信して、そのレベルを反転する。尚、反転論理回路１５Ｕ，１５Ｖ，１５Ｗに入力する３個の入力信号としては、図１に示される６個の入力信号の内から任意に選定されたものであっても良い。又、この例では３相に対応して３個の入力信号が利用されてはいるが、反転論理回路用入力信号の数としては少なくとも１個あれば良い。
【００３３】
ＯＲ回路１６は、３個の入力信号ＵＰｉｎ，ＶＰｉｎ，ＷＰｉｎの何れかがＬレベルにあるときに（何れかの入力信号が入力されているときに）、Ｈレベルの信号を出力する。第２ラッチ回路１７は、ＯＲ回路１６のＨレベル出力に応じてセットされて、ＨレベルのＱ出力信号を出力する。
【００３４】
タイマー１９は、既述した所定時間を第２ラッチ回路１７のセット時から起算してカウントする機能を呈する構成要素であり、具体的には抵抗とコンデンサとから構成されており、そのＲＣ時定数τ（図６参照）が上記所定時間に相当する。従って、タイマー１９の出力電位Ａは、第２ラッチ回路１７のＱ出力がＨレベルに転じた時点から、ＬレベルからＨレベルに向けて徐々に立ち上り、時定数τの経過時点においてＨレベルに達する。
【００３５】
ＮＡＮＤ回路１４Ａは、図３のＮＡＮＤ回路１４と同一の動作・機能を呈するが、唯、タイマー１９の出力電位Ａを他方の入力信号とする点で相違する。
【００３６】
リセット回路１８は、ＮＡＮＤ回路１４Ａがエラー信号Ｆｏを出力したタイミング（Ｌレベルへの立下り）に応じて、第２ラッチ回路１７をリセットしてＱ出力をＨレベルからＬレベルへ立下げる。これにより、タイマ１９のカウント値はクリアされる。
【００３７】
次に、図５の構成を踏まえて、過電流保護回路１０Ａの動作を、図６のタイミングチャートに基づき説明する。
【００３８】
図６に示す通り、本回路１０Ａにおいては、ＭＣＵ３０がインバータ動作を起動（再起動を含む）して入力信号ＵＰｉｎ，ＶＰｉｎ，ＷＰｉｎがパワーモジュール１に入力すると（時刻ｔ０）、ＬレベルにあったＡ電位は直ちにＨレベルには立ち上らず、徐々にＨレベルに向けて上昇し始める。そのため、時刻ｔ１及びｔ２においてもエラー信号Ｆｏは出力されない。しかも、本回路１０Ａにおいても、回路１０と同様に、過渡的な過電流が半導体スイッチング素子ＩＧＢＴ２に流れて抵抗両端電圧ＶｓがトリップレベルＶＲＥＦを超えたときには、半導体スイッチング素子ＩＧＢＴ２のスイッチング動作のみを遮断する。そして、既述の所定時間、従って時定数τだけ経過した時刻ｔ３において、ようやくＡ電位はＨレベルにまで上昇し、時刻ｔ４の通常運転時において過電流が再び半導体スイッチング素子ＩＧＢＴ２に流れて抵抗両端電圧ＶｓがトリップレベルＶＲＥＦを再び超えたときには、今度は、本回路１０Ａは、半導体スイッチング素子ＩＧＢＴ２のスイッチング動作遮断と共に、エラー信号Ｆｏを出力し、その結果、ＭＣＵ３０はインバータを停止させる。そして、時刻ｔ４において、Ａ電位はＬレベルに立ち下がるため、以後、インバータ動作が再起動されると、同様の動作が本回路１０Ａにおいて実行される。
【００３９】
以上の様に、本実施の形態においても実施の形態１と同様の利点が得られる。又、本実施の形態においては、過電流保護回路１０Ａの内部に、実施の形態１で言う起動信号Ｖｏｓの生成機能が実質的に実現されているので、過電流保護回路１０の回路構成は複雑化するけれども、その反面、ＭＣＵ３０のソフト処理が簡易化されると言う利点はある。
【００４０】
（変形例１）
本変形例は、実施の形態２における過電流保護回路１０Ａ（図５）の改良技術に係わる。その改良点は、図３のリセット回路１８に関する。以下に、本変形例に係る過電流保護回路１０Ｂの内部構成を、駆動信号生成回路２０と共に、図７のブロック図に示す。
【００４１】
図７と図５とを比較して明らかな通り、本回路１０Ｂにおいては、リセット回路１８Ｂは、６個の全入力信号ＵＰｉｎ，ＶＰｉｎ，ＷＰｉｎ，ＵＮｉｎ，ＶＮｉｎ，ＷＮｉｎを同時入力するＡＮＤ回路１８Ｂ１で以って構成されている。つまり、全入力信号ＵＰｉｎ，ＶＰｉｎ，ＷＰｉｎ，ＵＮｉｎ，ＶＮｉｎ，ＷＮｉｎが全てＬレベルからＨレベルに立ち上るタイミングにおいて、リセット回路１８Ｂは第２ラッチ回路１７をリセットする。この改良構成は、入力信号の全てが同時にＨレベル状態に移行する時とは正にインバータ動作が停止したタイミングである点を、端的に利用している。その他の構成及び動作の点については、図５の回路１０Ａと同一である。
【００４２】
以上より、本変形例においても、実施の形態１及び２と同様の利点が得られる。
【００４３】
（付記）
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
【００４４】
【発明の効果】
この発明によれば、インバータ起動時の過渡的な過電流を検出したときには、半導体スイッチング素子の保護を図りつつも、インバータ運転を停止させずにインバータ動作の再起動を不必要とすることが出来る。
【図面の簡単な説明】
【図１】本発明に係るインバータ回路の構成例を模式的に示すブロック図である。
【図２】本発明の実施の形態１に係る過電流保護回路と駆動信号生成回路とを示すブロック図である。
【図３】本発明の実施の形態１に係る過電流保護回路の内部構成を示すブロック図である。
【図４】本発明の実施の形態１に係る過電流保護回路の動作を示すタイミングチャートである。
【図５】本発明の実施の形態２に係る過電流保護回路の内部構成を示すブロック図である。
【図６】本発明の実施の形態２に係る過電流保護回路の動作を示すタイミングチャートである。
【図７】実施の形態２の変形例１に係る過電流保護回路の内部構成を示すブロック図である。
【符号の説明】
１  パワーモジュール（ＩＭＰ）、１０  過電流保護回路、１１  比較器、１２  ラッチ、１３  エラーリセット回路、１４  ＮＡＮＤ回路、３０  ＭＣＵ、Ｆｏ  エラー信号、Ｖｏｓ  起動信号、ＵＮｉｎ  入力信号、ＵＮｏｕｔ  駆動信号。
【図１】
2004173445.tif 000003
【図２】
2004173445.tif 000004
【図３】
2004173445.tif 000005
【図４】
2004173445.tif 000006
【図５】
2004173445.tif 000007
【図６】
2004173445.tif 000008
【図７】
2004173445.tif 000009