(57)【要約】【課題】従来、ショットキーバリアダイオードのＶＦ、ＩＲ特性は１種類の金属層とショットキー接合面積で制御しており、詳細なレンジでのコントロールが困難であった。【解決手段】ショットキー接合を形成する金属層を異なるφＢｎを有する２種類の金属層とする。２つの金属層のショットキー接合面積比により、ＶＦ、ＩＲ特性が詳細なレンジで制御できる。Ｔｉで有れば熱処理条件により２種類のφＢｎが得られるので、連続処理が可能である。面積比を変化させることで、同一チップサイズでＶＦを低減できる。また、所望のＶＦ特性の制御が容易にできるので、チップサイズの小型化、低コスト化、製造工程の効率化が実現できる。【選択図】    図１
2004172513.tif 000002
【特許請求の範囲】
【請求項１】
一導電型半導体基板と、
該基板表面の一部の領域と第１のショットキー接合を形成する第１の金属層と、
前記基板表面の他の領域と第２のショットキー接合を形成する第２の金属層とを具備することを特徴とするショットキーバリアダイオード。
【請求項２】
前記第１の金属層と前記半導体基板表面および前記第２の金属層と前記半導体基板表面とが形成する仕事関数差は異なる値であることを特徴とする請求項１に記載のショットキーバリアイオード。
【請求項３】
前記第１のショットキー接合と前記第２のショットキー接合のショットキー接合面積比により順方向電圧を制御することを特徴とする請求項１に記載のショットキーバリアダイオード。
【請求項４】
前記第１の金属層または前記第２の金属層をリング状に設けることを特徴とする請求項１に記載のショットキーバリアダイオード。
【請求項５】
前記第１の金属層または前記第２の金属層を格子状に設けることを特徴とする請求項１に記載のショットキーバリアダイオード。
【請求項６】
前記第１の金属層または前記第２の金属層を複数の島状に配置することを特徴とする請求項１に記載のショットキーバリアダイオード。
【請求項７】
前記第１および第２の金属層は同一金属層であることを特徴とする請求項１に記載のショットキーバリアダイオード。
【請求項８】
前記第１および第２の金属層はＴｉであることを特徴とする請求項７に記載のショットキーバリアダイオード。
【請求項９】
一導電型半導体基板を準備する工程と、
前記一導電型半導体基板表面の一部の領域とコンタクトする第１の金属層を形成し、第１の熱処理を行い第１のショットキー接合を形成する工程と、
前記基板表面の他の領域とコンタクトする第２の金属層を形成し、第２の熱処理を行い第２のショットキー接合を形成する工程とを具備することを特徴とするショットキーバリアダイオードの製造方法。
【請求項１０】
前記第１のショットキー接合と前記第２のショットキー接合のショットキー接合面積比を制御して順方向電圧を制御することを特徴とする請求項９に記載のショットキーバリアダイオードの製造方法。
【請求項１１】
異なる仕事関数差を有する前記第１の金属層および第２の金属層を蒸着することを特徴とする請求項９に記載のショットキーバリアダイオードの製造方法。
【請求項１２】
前記第１の金属層および前記第２の金属層は同一材料で形成することを特徴とする請求項９に記載のショットキーバリアダイオードの製造方法。
【請求項１３】
前記第１の熱処理と前記第２の熱処理は異なる温度で行うことを特徴とする請求項１２に記載のショットキーバリアダイオードの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ショットキーバリアダイオードおよびその製造方法に関し、特に低ＶＦ特性を得られるショットキーバリアダイオードおよびその製造方法に関する。
【０００２】
【従来の技術】
シリコン半導体基板と金属層とで形成されるショットキー接合は、その障壁により整流作用を有するため、ショットキーバリアダイオードとして一般的に良く知られた素子である。
【０００３】
図７には、従来のショットキーバリアダイオード２０を示す。図７（Ａ）は平面図であり、図７（Ｂ）は図７（Ａ）のＤ−Ｄ線断面図である。
【０００４】
Ｎ＋型半導体基板１１ａにＮ−型エピタキシャル層１１ｂを積層した基板１１表面とショットキー接合１３ａを形成する金属層１３を設ける。この金属層１３は例えばＴｉである。更に金属層１３全面を覆ってＡｌ等よりなる表面電極層１６を設ける。半導体基板１１外周には高濃度のＰ型領域からなるガードリング１５が設けられる。
【０００５】
仕事関数の異なる任意の金属と半導体基板とが接触するとフェルミ準位が一致するように両者のエネルギーバンド図が変化して両者の間にショットキー障壁が発生する。この障壁の高さ、すなわち仕事関数差（以下本明細書ではこの仕事関数差をφＢｎと称する）は、ショットキーバリアダイオードの特性を決定する要因となる。また、このφＢｎは基本的には金属に固有の値である。
【０００６】
あるショットキーバリアダイオードについて考えた場合、φＢｎが大きくなると、ショットキーバリアダイオードの順方向電圧ＶＦが高くなり、逆に逆バイアス時のリーク電流ＩＲは低減する。すなわち順方向電圧ＶＦとリーク電流ＩＲはトレードオフの関係にある。
【０００７】
図８を用いて従来のショットキーバリアダイオード２０の製造方法を説明する。
【０００８】
まず、Ｎ＋型半導体基板１１ａにＮ−型エピタキシャル層１１ｂを積層した半導体基板１１を準備する。基板周囲にはＰ＋型不純物を拡散し、空乏層の広がりを抑制するガードリング１５を形成する（図８（Ａ））。
【０００９】
その後、例えばＴｉ等の金属層１３を基板１表面に蒸着して、シリサイド化のための熱処理を行う。これにより、基板１１表面と金属層１３とでショットキー接合１３ａを形成する。φＢｎは金属層１３と基板１１表面との接合面積（以下この面積をショットキー接合面積という）により決定するが、Ｔｉの場合はシリサイド化のための熱処理の温度により２種類のφＢｎを得られるので、特性により適宜選択する（図８（Ｂ））。
【００１０】
更に、全面に表面電極層１６を形成し、最終構造を得る（図８（Ｃ））。
【００１１】
このように、従来のショットキーバリアダイオードにおいては、ショットキー接合面には、１つの所望の金属層１３を蒸着させている。（例えば、特許文献１参照。）
【００１２】
【特許文献１】
特公平６−２２４４１０号公報  （第２頁、第２図）
【００１３】
【発明が解決しようとする課題】
ショットキーバリアダイオードの立ち上がり電圧となる順方向電圧ＶＦやリーク電流ＩＲは、金属層と半導体基板とのショットキー接合で得られるφＢｎにより決定する。図９の如く、φＢｎが高ければＶＦは高くなり、ＩＲは下がるトレードオフの関係にある。また、φＢｎが同じ場合、ショットキー接合面積により、ＶＦおよびＩＲの値が変動する。
【００１４】
このため、ショットキーバリアダイオードでは、ＶＦおよびＩＲ特性のトレードオフで所望の特性に近づくように、ショットキー接合面積、すなわちチップサイズによってφＢｎを選択している。
【００１５】
例えば、容量（Ｃ）を低く抑えなければならない高周波用途ではチップサイズが小さいことから所望のＶＦ特性を得るために低いφＢｎの金属層を採用する。一方、小信号系の一般用途ではある程度のチップサイズが必要となるため、リーク電流ＩＲの影響が相対的に大きくなる。そのためリーク電流ＩＲの抑制を優先して高いφＢｎを採用している。
【００１６】
ここで、φＢｎの値は金属に固有のものであり、この値を詳細なレンジで制御、選択することはできない。また、ＶＦおよびＩＲの値を計算する上で、φＢｎの変動は、ＶＦおよびＩＲの値を大きく変動させるものである。例えば小信号系では上記の理由により高いφＢｎを採用しているが、順方向電圧ＶＦは低い方が望ましい。このＶＦの低減を図りたい場合には、φＢｎの変更では特性の変動が大きすぎるため、接合面積を大きくすることで解決する。ところが接合面積の増大はチップサイズを大きくすることになるので、コストがかかる上、小型化を阻む大きな要因となる。また、ユーザの個々の要求に応じたＶＦ特性を提供するにはさまざまなチップサイズが必要となり、こちらもコストや製造工程の大幅な増大となり、効率化を阻む問題があった。
【００１７】
【課題を解決するための手段】
本発明は、かかる課題に鑑みてなされ、第１に、一導電型半導体基板と、該基板表面の一部の領域と第１のショットキー接合を形成する第１の金属層と、前記基板表面の他の領域と第２のショットキー接合を形成する第２の金属層とを具備することにより解決するものである。
【００１８】
また、前記第１の金属層と前記半導体基板表面および前記第２の金属層と前記半導体基板表面とが形成する仕事関数差は異なる値であることを特徴とするものである。
【００１９】
また、前記第１のショットキー接合と前記第２のショットキー接合のショットキー接合面積比により順方向電圧を制御することを特徴とするものである。
【００２０】
また、前記第１の金属層または前記第２の金属層をリング状に設けることを特徴とするものである。
【００２１】
また、前記第１の金属層または前記第２の金属層を格子状に設けることを特徴とするものである。
【００２２】
また、前記第１の金属層または前記第２の金属層を複数の島状に配置するこを特徴とするものである。
【００２３】
また、前記第１および第２の金属層は同一金属層であることを特徴とするものである。
【００２４】
また、前記第１および第２の金属層はＴｉであることを特徴とするものである。
【００２５】
第２に、一導電型半導体基板を準備する工程と、前記一導電型半導体基板表面の一部の領域とコンタクトする第１の金属層を形成し、第１の熱処理を行い第１のショットキー接合を形成する工程と、前記基板表面の他の領域とコンタクトする第２の金属層を形成し、第２の熱処理を行い第２のショットキー接合を形成する工程とを具備することにより解決するものである。
【００２６】
また、前記第１のショットキー接合と前記第２のショットキー接合のショットキー接合面積比を制御して順方向電圧を制御することを特徴とするものである。
【００２７】
また、異なる仕事関数差を有する前記第１の金属層および第２の金属層を蒸着することを特徴とするものである。
【００２８】
また、前記第１の金属層および前記第２の金属層は同一材料で形成することを特徴とするものである。
【００２９】
また、前記第１の熱処理と前記第２の熱処理は異なる温度で行うことを特徴とするものである。
【００３０】
【発明の実施の形態】
本発明の実施の形態を図１から図６を用いて詳細に説明する。
【００３１】
図１には、本発明のショットキーバリアダイオード１０を示す。図１（Ａ）は平面図であり、図１（Ｂ）は図１（Ａ）のＡ−Ａ線の断面図である。
【００３２】
本発明のショットキーバリアダイオード１０は、一導電型半導体基板１と、第１の金属層３と、第２の金属層４とから構成される。
【００３３】
Ｎ型半導体基板１は、Ｎ＋型半導体基板１ａにＮ−型エピタキシャル層１ｂを積層したものである。
【００３４】
第１の金属層３は基板周縁部にリング状に設けられ、基板１表面と第１のショットキー接合３ａを形成する。例えばＴｉの蒸着金属層を高温で熱処理したもので、この場合の仕事関数差φＢｎ１は０．５２ｅＶとなる。
【００３５】
第２の金属層４は、第１の金属層３の内側に設けられ、第１の金属層３がコンタクトする領域以外の基板１表面とコンタクトし、第２のショットキー接合４ａを形成する。例えばＴｉの蒸着金属層を、第１の金属層３よりも低温で熱処理したもので、φＢｎ２は０．４ｅＶとなる。これら２層はエッチングのばらつきやマスク合わせずれを考慮して境界部分ではその一部がオーバーラップするように設ける。
【００３６】
また、第１の金属層３と第２の金属層４とは、基板１と所定の面積比でショットキー接合を形成する。例えば第１のショットキー接合３ａと第２のショットキー接合４ａの面積比は３：１すなわち、全体のショットキー接合面積を１００％とした場合、第１のショットキー接合３ａの面積が７５％、第２のショットキー接合４ａの面積が２５％となるように設ける。
【００３７】
更に第１および第２の金属層３、４全面を覆ってＡｌ等よりなる表面電極層６を設ける。半導体基板１外周には高濃度のＰ型領域からなるガードリング５が設けられる。ガードリング５は逆バイアス時にショットキーバリアから広がった空乏層がショットキー接合のエッジ部分で起こす電界集中を緩和するために設けられ、これにより空乏層を充分に広くできる構造である。
【００３８】
ショットキーバリアダイオードは、ｎ型シリコン基板と金属層とで形成されたショットキー接合を有するダイオードである。仕事関数の異なる金属と半導体基板とが接触するとフェルミ準位が一致するように両者のエネルギーバンド図が変化して両者の間にショットキー障壁が発生する。この障壁の高さが仕事関数差φＢｎであり、ショットキーバリアダイオードの特性を決定する要因となる。ショットキーバリアダイオードのｎ型シリコン側に正、金属側に負の電圧を印加すると電流が流れ、その逆方向ではショットキー障壁により電流が流れない。このショットキーバリアダイオードはキャリアの注入がないためＰＮ接合型整流ダイオードのようなキャリア蓄積にまつわる逆回復がなく、非常に速いスイッチングができる。更にφＢｎを制御することによりＰＮ接合よりも順方向の立ち上がり電圧を小さくできるものである。φＢｎは前述の如く基本的に金属に固有の値であるが、その金属とシリコン基板とが形成するショットキー接合面積により、ＶＦおよびＩＲを制御できる。
【００３９】
図２は、第１の金属層３と第２の金属層４の２種類のφＢｎ（それぞれφＢｎ１、φＢｎ２と称する）についてショットキー接合面積とＶＦおよびＩＲの関係を示した表である。尚、ＶＦおよびＩＲは逆方向電圧ＶＲ、順方向電流ＩＦの領域によっても変動する。また、ショットキーバリアダイオードの場合ショットキー接合面積はチップサイズに比例すると考えてよいので、本明細書におていは、φＢｎ１（０．５２ｅＶ）の第１の金属層３を用いてチップサイズが０．８５ｍｍ角のショットキーバリアダイオードのＶＦ、ＩＲを１．０とした場合の相対的な特性値を示す。
【００４０】
図２（Ａ）は、φＢｎ１（０．５２ｅＶ）を有する第１の金属層３を採用したチップサイズ０．８５ｍｍ角および０．５５ｍｍ角のＶＦ、ＩＲ特性であり、図２（Ｂ）は、φＢｎ２（０．４０２ｅＶ）を有する第２の金属層４を採用したチップサイズ０．８５ｍｍ角および０．５５ｍｍ角のＶＦ、ＩＲ特性である。この図からも明らかなように、φＢｎが同じ値であればショットキー接合面積（チップサイズ）を大きくするとＶＦが低減し、ＩＲが増加する。また、同一ショットキー接合面積においてφＢｎが大きくなるとＶＦが増加し、ＩＲが低減する。このように、ＶＦとＩＲはトレードオフの関係にある上、接合面積によっても変化する。このため、従来では、接合面積、すなわちチップサイズによって使用する金属層（φＢｎ）を選択することで、所望のＶＦ、ＩＲ特性に近づけていた。
【００４１】
しかし、ＶＦ、ＩＲを算出する場合、φＢｎの変動が大きく影響する上、φＢｎの値は金属に固有のものであり、この値を詳細なレンジで制御、選択することはできない問題があった。
【００４２】
そこで、本発明によれば、ショットキー接合を形成する金属層を、第１の金属層３と第２の金属層４の２層とし、それらのショットキー接合面積比により、ＶＦ特性およびＩＲ特性をコントロールすることとした。
【００４３】
図３には、０．５５ｍｍ角のチップサイズにおいて、第１および第２の金属層３、４のショットキー接合面積比を変化させた場合のデータを示す。前述の如く第１の金属層３のφＢｎ１＝０．５２ｅＶ、第２の金属層４のφＢｎ２＝０．４ｅＶであり、第１の金属層３と第２の金属層４とのショットキー接合面積比をφＢｎ１：φＢｎ２と示す。また、ショットキー接合面全体を１００％とし、φＢｎ１：φＢｎ２を１００：０、９０：１０、８０：２０、７５：２５と変化させて試算したものである。更に、結果は、図２の場合と同様に、第１の金属層３を用いた０．８５ｍｍ角のチップサイズのＶＦ、ＩＲを１．０とした相対的な特性値で示す。
【００４４】
例えば、φＢｎ１：φＢｎ２＝１００：０の場合が第１の金属層３のみを用いたチップサイズ０．５５ｍｍ角のＶＦ、ＩＲである。つまり、従来構造に示すショットキー金属層が１種類の場合であり、このとき、第１の金属層３を１００％用いた０．８５ｍｍ角のチップサイズのＶＦ（１．０）と比較して、チップサイズが小さい分、ＶＦは高く（１．２）なっている。
【００４５】
この結果、第１の金属層３と第２の金属層の面積比（φＢｎ１：φＢｎ２）＝７５：２５（％）のとき、ＶＦ＝１．０、ＩＲ＝１．０となる。つまり、このときに第１の金属層３を用いた０．８５ｍｍ角のＶＦ、ＩＲと同等の特性が得られることが判る。
【００４６】
このように２種類のφＢｎを有する金属層のショットキー接合面積比でコントロールすることにより、より詳細なレンジでのＶＦ、ＩＲ特性の制御が可能となる。これにより、従来ではＶＦを低減するために大きくしなければならなかった接合面積を、同一面積で実現できる。換言すればショットキー接合面積を大きくすることなくＶＦを低減できるので、例えば０．８５ｍｍ角のチップサイズと同等のＶＦ、ＩＲ特性を０．５５ｍｍ角で実現できる（φＢｎ１：φＢｎ２＝７５：２５（％）の場合）。
【００４７】
このように、コストの削減およびチップサイズの小型化に大きく寄与できる。また、２種類の金属層の面積比を変えることで、任意のＶＦ特性に容易に制御することができる。これにより、従来ではユーザ要求に合わせてチップサイズの変更を余儀なくされていたものに関しても同一チップサイズで製品展開が可能となるので、コストの削減に加え、製造工程の簡素化や効率化を実現できるものである。
【００４８】
図４には、本発明の第２の実施の形態を示す。
【００４９】
第２の実施形態は、第２の金属層４を格子状に形成したものである。第１の金属層３および第２の金属層４の蒸着時のマスクパターンを変更するだけであり、それ以外の構成要素は第１の実施形態と同様であるので、説明は省略する。
【００５０】
このパターンでは、φＢｎの異なる金属層３、４が動作領域のほぼ全面に均一に配置されることとなり、電流集中を緩和することができる。
【００５１】
また、図５には、第３の実施の形態を示す。
【００５２】
第２の実施形態は、第２の金属層４をマルチアイランド状に形成したものである。第１の金属層３および第２の金属層４の蒸着時のマスクパターンを変更するだけであり、それ以外の構成要素は第１の実施形態と同様であるので、説明は省略する。
【００５３】
このパターンでは、エッチングばらつきによる接合面積の設計値とのずれを抑制することができる。
【００５４】
尚、金属層のパターンは一例であり、上述の実施例に限らない。
【００５５】
ここで、本実施形態では第１の金属層３および第２の金属層４をアニール温度を変えたＴｉで説明したが、これに限らず、例えばＮｉ、Ｍｏ等、異なるφＢｎを有する２種類の金属層であればどのような組み合わせでも良い。
【００５６】
図６には、本発明のショットキーバリアダイオードの製造方法を示す。
【００５７】
本発明のショットキーバリアダイオードの製造方法は、一導電型半導体基板を準備する工程と、一導電型半導体基板表面の一部の領域とコンタクトする第１の金属層を形成し、第１の熱処理を行い第１のショットキー接合を形成する工程と、基板表面の他の領域とコンタクトする第２の金属層を形成し、第２の熱処理を行い第２のショットキー接合を形成する工程とから構成される。
【００５８】
本発明の第１の工程は、図６（Ａ）に示す如く、一導電型半導体基板を準備することにある。まず、Ｎ＋型基板１ａにＮ−型エピタキシャル層１ｂを積層したＮ型半導体基板１を準備する。基板周囲にはＰ＋型不純物を拡散し、空乏層の広がりを抑制するガードリング５を形成する。
【００５９】
本発明の第２の工程は、図６（Ｂ）に示す如く、一導電型半導体基板表面の一部の領域とコンタクトする第１の金属層を形成し、第１の熱処理を行い第１のショットキー接合を形成することにある。
【００６０】
本工程は本発明の特徴となる工程であり、基板１周縁部を選択的に窓あけするフォトリソグラフィ工程を行い、露出した基板１表面に、第１の金属層３となる例えばＴｉを蒸着する。その後、シリサイド化のための第１の熱処理を行う。この場合熱処理は高温で行い、第１の金属層３が基板１表面とショットキー接合３ａを形成することによるφＢｎは０．５２ｅＶとなる。
【００６１】
本発明の第３の工程は、図６（Ｃ）に示す如く、基板１表面の他の領域とコンタクトする第２の金属層を形成し、第２の熱処理を行い第２のショットキー接合を形成することにある。
【００６２】
本工程も本発明の特徴となる工程である。すなわち、第１のショットキー接合３ａが形成された領域以外の基板１表面を選択的に窓あけするフォトリソグラフィ工程を行う。これにより、中央付近の基板１表面を露出し、第２の金属層４となる例えばＴｉを基板表面に蒸着する。その後、シリサイド化のための第２の熱処理を行う。この場合熱処理は第１の金属層３よりも低温で行い、第２の金属層４が基板１表面１とショットキー接合４ａを形成することによるφＢｎは０．４ｅＶとなる。
【００６３】
第１の金属層３および第２の金属層４のショットキー接合面積比（φＢｎ１：φＢｎ２）は、所望のＶＦおよびＩＲ特性が得られるように所定の割合（例えば３：１）、で形成され、この面積比は、マスクパターンを変更により容易に変更できる。すなわち低コストのショットキーバリアダイオードが容易に製造でき、ユーザのさまざまな要求に対しても低コストで迅速に対応できる利点を有する。
【００６４】
特にＴｉは熱処理条件により２種類のφＢｎを得られるので、第１の金属層と第２の金属層４の形成は連続処理が可能であり、製造工程の簡素化、効率化を実現できる。
【００６５】
ここで、第１の金属層３および第２の金属層４にＴｉを採用する場合は、第２の熱処理は第１の熱処理よりも低温で行う。即ち高いφＢｎとする領域を先に形成しておいて、その後低いφＢｎの領域を形成する。低いφＢｎの金属層を先に形成すると、高温の第２の熱処理により、特性がばらつくためである。
【００６６】
最後に、Ａｌ等からなる表面電極層６を全面に形成し、図６（Ｄ）に示す最終構造を得る。
【００６７】
ここで、第１の金属層３および第２の金属層４は、本実施形態では熱処理温度を変えたＴｉで説明したがこれに限らず、ＭｏやＮｉ等、異なるφＢｎを有する金属層で有ればよい。金属層の種類が異なれば、熱処理条件が同じでもφＢｎは異なるので、その場合蒸着後の熱処理条件は同じでよい。
【００６８】
尚、上述のショットキー接合面積比は、性能を比較するための一例であり、所望のＶＦ、ＩＲによって適宜選択するものである。
【００６９】
【発明の効果】
本発明の構造に依れば以下に示す数々の効果が得られる。
【００７０】
第１に、同一チップサイズにおいてＶＦを低減することができる。換言すればチップサイズが小さくても大きいチップサイズと同等のＶＦ特性を得ることができる。具体的には、例えばφＢｎ１（０．５２ｅＶ）：φＢｎ２（０．４ｅＶ）＝３：１の場合、０．５５ｍｍ角のチップサイズでも０．８５ｍｍ角と同等のＶＦ、ＩＲ特性が得られ、低コストで低いＶＦ特性のショットキーバリアダイオードを提供できる。
【００７１】
第２に、２種類のφＢｎの金属層の面積比により所望のＶＦを制御できる。すなわち同一チップサイズのショットキーバリアダイオードでユーザ要求に応じた製品展開が容易となる利点を有する。
【００７２】
また、本発明の製造方法によれば、以下の利点を有する。
【００７３】
第１に、φＢｎの異なる金属層の蒸着工程を１工程追加するのみで、それらの面積比でＶＦ、ＩＲ特性を制御できる。
【００７４】
第２に、蒸着金属層としてＴｉを採用することにより、熱処理条件を替えることで２種のφＢｎが得られるので、その面積比でＶＦを制御できる。すなわち、連続処理が可能となり、低コストで特性の良い半導体装置を製造できる利点を有する。
【図面の簡単な説明】
【図１】本発明の半導体装置を説明するための（Ａ）平面図、（Ｂ）断面図である。
【図２】本発明の半導体装置を説明するための特性図である。
【図３】本発明の半導体装置を説明するための特性図である。
【図４】本発明の半導体装置を説明するための（Ａ）平面図、（Ｂ）断面図である
【図５】本発明の半導体装置を説明するための（Ａ）平面図、（Ｂ）断面図である
【図６】本発明の半導体装置の製造方法を説明するための断面図である。
【図７】従来の半導体装置を説明するための（Ａ）平面図、（Ｂ）断面図である。
【図８】従来の半導体装置の製造方法を説明するための断面図である。
【図９】従来の半導体装置を説明するための特性図である。
【符号の説明】
１ａ    Ｎ＋型半導体基板
１ｂ    Ｎ−型エピタキシャル層
１      半導体基板
３      第１の金属層
３ａ    第１のショットキー接合
４      第２の金属層
４ａ    第２のショットキー接合
５      ガードリング
６      表面電極層
１１ａ    Ｎ＋型半導体基板
１１ｂ    Ｎ−型エピタキシャル層
１１      半導体基板
１３      第１の金属層
１３ａ    第１のショットキー接合
１５      ガードリング
１６      表面電極層
【図１】
2004172513.tif 000003
【図２】
2004172513.tif 000004
【図３】
2004172513.tif 000005
【図４】
2004172513.tif 000006
【図５】
2004172513.tif 000007
【図６】
2004172513.tif 000008
【図７】
2004172513.tif 000009
【図８】
2004172513.tif 000010
【図９】
2004172513.tif 000011