(57)【要約】【課題】封止及び開封が複数回可能なパッケージ構造体を構成する。【解決手段】この発明に係るパッケージ構造体１０は、基板１２と、この基板１２の主面上に配設された接続リード１４と、この接続リード１４を介して基板１２上に基板１２表面を囲むように配設された封止用フレーム１６と、この封止用フレーム１６に形成され、異なる封止蓋により複数回の封止及び開封が可能な平坦面、例えば枠部材の内壁側に階段状に複数形成されたステップ面１６ａ、１６ｂ、１７を備えたものである。このために新たな封止蓋を用いて封止する毎に、平坦部１６ａ、１６ｂ、１７を新たな封止面として使用することができ、封止蓋と封止用フレーム１６との接触が良好に行われ、容易に十分な再封止を行うことができる。【選択図】　　　　図１
2004071879.tif 000002
【特許請求の範囲】
【請求項１】
主面を有する基板と、
この基板主面上に配設された配線層と、
この配線層を介して上記基板上に基板表面を囲むように配設された枠部材と、
この枠部材に形成され、異なる蓋部材により複数回の封止及び開封が可能な平坦部とを備えたパッケージ構造体。
【請求項２】
平坦部が枠部材の内壁側に階段状に複数形成されたことを特徴とした請求項１記載のパッケージ構造体
【請求項３】
平坦部が枠部材の頂部に配設されるとともに、この平坦部に互いに溶融温度が異なる複数の封止用接着材リングが配設されたことを特徴とする請求項１または２記載のパッケージ構造体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、パッケージ構造体に係り、特に高周波半導体チップを封入するパッケージ構造体に関するものである。
【０００２】
【従来の技術】
マイクロ波が使用される通信用機器や携帯電話などにおける半導体素子の開発においては、様々な環境を想定して半導体素子の通電試験を行い、半導体素子の信頼性を確認している。この様な通電試験においては実際の半導体装置の実装状態と同じにし、湿度や塵埃などの影響を除くために、半導体素子はパッケージに封入され試験される。
図１１は従来のパッケージに半導体素子を封入した半導体装置の一部透過平面図である。図１２は図１１のＸＩＩ−ＸＩＩ断面における半導体装置の断面図である。
【０００３】
図１１及び図１２において、１００は半導体装置、１０２は基板、１０４は半導体素子、１０６は配線層、１０８は封止部本体、１１０は蓋、１１２は半田、１１４はワイヤである。１１６はパッケージで、基板１０２、配線層１０６、および封止部本体１０８で構成される。
図１１において、蓋１１０は内部が透視できるようにしており、斜線は蓋１１０の実質部を明確にするため施しており、断面を表すものではない。
【発明が解決しようとする課題】
従来の半導体素子１０４の通電試験では、図１１に示されるパッケージ１１６を用いて行われる。
【０００４】
この様なパッケージ１１６を用いた場合、一度半田による接着や溶接により蓋１１０を封止部本体１０８に接合し、半導体素子１０４を封止すると、接合部が酸化や合金化されることになる。このために試験結果の観察や各種測定を行うために一旦蓋１１０を開封すると、接合部が酸化を受けていたり合金化されていることに加えて、この接合部に物理的な凹凸が形成されるために、再度蓋１１０を接合し、半導体素子を封止することが困難であった。このため、一旦試験に使用されたパッケージ１１６は再使用が困難で廃却せざるを得なかった。
【０００５】
また、通電試験の性格上、試験途中で蓋１１０を開封して、内部観察を行ったり、様々な性能測定を行おうとするが、一旦蓋１１０を開封すると再封止が困難になり、再度封止を行って試験に投入することができないために、試験途中のパッケージ１１６内部の観察や電気的特性の測定が困難であった。
この発明は上記の問題点を解消するためになされたもので、第１の目的は、再封止が可能になるパッケージ構造体を提供することである。
なお公知文献としては、公開実用新案公報昭６３−１１８２４０号がある。この公報には、試験に用いる半導体集積回路収容器に関する考案が記載され、スライド蓋を用い構成や、軸と軸受け構造で開閉し留め金をかみ合わせて固定する蓋構造が記載されている。
【０００６】
また、公開実用新案公報平２−２９５３０号には、大電力用の平型半導体装置の容器と蓋の係止構造の改良に関するもので、従来フランジをろう接で封止していたものをＯリングを介してビス止めにした例が記載されている。
また、特開平５−２１６２１号公報には半導体装置のパッケージ基板についての発明が記載され、パッケージ基板におけるチップ実装部分の汚染を防止するために、チップの封止樹脂を堰き止めるレジンダムに蓋を設けて密閉した例が記載されている。
しかしながら、これらの先行技術には封止用接合材を使用して、複数回の封止が可能なパッケージ構造体は開示されていない。
【０００７】
【課題を解決するための手段】
この発明に係るパッケージ構造体は、主面を有する基板と、この基板主面上に配設された配線層と、この配線層を介して基板上に基板表面を囲むように配設された枠部材と、この枠部材に形成され、異なる蓋部材により複数回の封止及び開封が可能な平坦部とを備えたもので、一旦封止したパッケージを開封した後、さらに異なる蓋部材により封止及び開封が可能となり、パッケージ構造体を密封性よく再利用することができる。
【０００８】
さらに、平坦部が枠部材の内壁側に階段状に複数形成されたもので、封止する毎に新たな封止面を使用することができる。
【０００９】
またさらに、平坦部が枠部材の頂部に配設されるとともに、この平坦部に互いに溶融温度が異なる複数の封止用接着材リングが配設されたもので、溶融温度の低い封止用接着材リングから封止に使用することにより、異なる蓋部材を用いて複数回の封止及び開封を行うことができる。
【００１０】
【発明の実施の形態】
実施の形態１．
図１は、この発明の一つの実施の形態に係るパッケージ構造体の平面図である。図２は図１のＩＩ−ＩＩ断面におけるパッケージ構造体の断面図である。
図１及び図２において、１０はパッケージ構造体としてのパッケージ本体である。１２は基板で、セラミックからできている。１４は配線層としての接続リードで、Ａｕなどで形成される。１６は枠部材としての封止用フレームで、セラミックなどからなる。封止用フレーム１６はこの実施の形態１では平面形状が矩形の筒状をしている。封止用フレーム１６の内側壁の形状は、階段状に形成され、基板主面に沿った面であるステップ面１６ａ、１６ｂは全周が同じ平面になっている。ここではステップ面は１６ａ、１６ｂの２面であるが、これに限らず、さらにステップ面の数を増やしても良い。また封止用フレーム１６の頂面１７も全周が同じ平面になっている。
【００１１】
この封止用フレーム１６は、複数の接続リード１４の内端部１４ａが封止用フレーム１６の内部に露呈し、かつ外端部１４ｂが外側に露呈するように、接続リード１４を介して基板１２に上に配設される。基板１２と封止用フレーム１６の底面とは封止用接着材、例えば半田や溶接などで封止される。
図３及び図４は、この発明の一実施の形態に係るパッケージ構造体を使用した試験用半導体パッケージの断面図である。図３及び図４並びにこれ以降の図面において、図１及び図２と同じ符号のものは同一のものかまたは相当のものである。
図３において、１８は試験用半導体パッケージ、２０は半導体素子、例えばＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ　Ｍｉｃｒｏｗａｖｅ　ＩＣ）チップである。半導体素子２０は封止用フレーム１６の内部の基板１２表面上に接着される。
２２はワイヤで半導体素子２０の電極と接続リード１４の内端部１４ａとを接続する。２４は蓋部材としての封止蓋で、２６は封止用接着材、例えば半田である。封止蓋２４と封止用フレーム１６の頂面１７とは半田２６で接着され、封止用フレーム１６の内部が封止される。
【００１２】
図３は初回の封止を行った試験用半導体パッケージ１８で、最初の通電試験はこの様な状態で接続リード１４を介して半導体素子２０に電力を供給し、動作状態にして試験が行われる。
図４は通電試験の中間測定を行うために一旦開封し、再封止した試験用半導体パッケージ１８ａである。
封止用フレーム１６の頂面１７には残留半田２６ｂが残っていてこの部分においては新たな封止蓋により封止を行うことが困難である。しかしパッケージ本体１０を用いると、新たな半田２６ａを塗布したステップ面１６ａを介して新しい封止蓋２４ａと封止用フレーム１６とを再封止することが出来るので、中間測定後再び試験を続行することが可能となる。
【００１３】
図５及び図６はこの発明の一実施の形態に係るパッケージ構造体を使用した試験用半導体パッケージの断面図である。
図５においては、３０は試験用半導体パッケージである。３２は封止蓋である。この試験用パッケージ３０では、試験用半導体パッケージ１８と同種のパッケージ本体１０を使用しているが、封止用フレーム１６の内側壁の階段状の形状に篏合するように形成された形状を有する封止蓋３２を用いたものである。
この封止蓋３２も初回の封止は、封止用フレーム１６の頂面１７において半田２６で接着封止され、この状態の試験用パッケージ３０で通電試験が行われる。図６は通電試験の中間測定を行うために一旦開封し、再封止した試験用半導体パッケージ３０ａを示している。
【００１４】
この場合も、封止用フレーム１６の頂面１７には残留半田２６ｂが残っていてこの部分においては新たな封止蓋により封止を行うことが困難である。
しかし新たな半田２６ａを塗布したステップ面１６ａを介して新しい封止蓋３２ａと封止用フレーム１６とを再封止することが出来るので、中間測定後再び試験を続行することが可能となる。
さらに、この新しい封止蓋３２ａも封止用フレーム１６の内側壁の階段状の形状に篏合された形状を有している。このため封止用フレーム１６の封止を行うため平坦面が頂面１７からステップ面１６ａに変わっても、半導体素子２０が配設されている空間の容積が変わらないので、マイクロ波の共振条件が変化することなく試験を行うことが可能になる。
また逆に、少しマイクロ波の共振条件を変えたいときもこの封止蓋の形状を少し変更することによって、実現することが可能となり、マイクロ波の共振条件を少し変更した試験条件で通電試験を行うことも可能となる。すなわち試験条件の変更の自由度を高めることができる。
【００１５】
図７はこの発明の一実施の形態に係るパッケージ構造体を使用した試験用半導体パッケージの断面図である。
図７においては、１８ｂは試験用半導体パッケージである。３６は載置板で、半導体素子が載置され接着される。この載置板３６は開口部３６ａを有し、この開口部３６ａを介してワイヤ４０を用い半導体素子の電極と接続リード１４の内端部１４ａとが接続される。
初回の通電試験は図３に示された試験用半導体パッケージ１８の様にして実施される。しかしながら長期の通電試験を行った場合、試験後の半導体素子の取り外しが困難になることがある。この様な場合、初回の通電試験を行った半導体素子２０の接続リード２２は切断したのち、半導体素子２０をそのまま残した状態にしておく。
【００１６】
次に載置板３６に新たな試験用の半導体素子３８を接着し、この載置板３６を封止用フレーム１６のステップ面、例えばステップ面１６ｂに半田２６ｃにより接着する。この後ワイヤ４０でこの半導体素子３８の電極と接続リード１４の内端部１４ａとを接続する。
次いで半導体素子３８を封止するために載置板３６が接着されたステップ面１６ｂよりも上のステップ面、例えばステップ面１６ａと封止蓋２４ａとを半田２６ａにより接着し封止する。この様にすれば一回目に使用した半導体素子２０を残したままで、使用済みのパッケージ本体１０を再利用して、新しい試験用半導体素子の通電試験を行うことが可能となる。
【００１７】
封止用フレーム１６のステップ面をさらに増やすことにより、同じパッケージ本体１０を再利用してさらに多くの回数の通電試験を行うことができる。
以上のようにこの実施の形態に係るパッケージ構造体によれば、封止用フレーム１６の内側壁の形状は、階段状に形成され、基板主面に沿った面であるステップ面１６ａ、１６ｂは全周が同じ平面になっている。
従って新たな封止蓋を用い、封止用フレームの異なるステップ面を介して、封止蓋と封止用フレームとを封止接着することにより、一つのパッケージ構造体で複数回の封止及び開封が可能となり、試験の中間的な開封・再封止を行って試験用半導体パッケージを、同じ条件で試験の続行が可能となる。
【００１８】
また新たな半導体素子の試験に同じパッケージ構造体を再利用することができる。さらに封止するための平坦面がそれぞれ独立して形成されているので、封止蓋と封止用フレームとの接触が良好に、また容易に行われ、封止用フレーム内部の封止を十分に行うことができる。また様々な封止蓋の形状を用意することにより、マイクロ波特有の試験条件を選定する上での自由度を高めることができる。
このため必要な試験データの取得が容易に、また精度高い試験データの取得が可能となる。また試験に要するコストを少なくすることができる。延いては信頼性の高い半導体装置の開発を促進し、安価に提供することができる。
【００１９】
実施の形態２．
図８は、この発明の一つの実施の形態に係るパッケージ構造体の平面図である。図９は図８のＩＸ−ＩＸ断面におけるパッケージ構造体の断面図である。
図８及び図９において、５０はパッケージ本体である。５２、５４，および５６は封止用接着材リングとしての半田リングである。半田リング５２，５４，及び５６は封止用フレーム１６の頂面１７上に同心状に配設されている。
この半田リング５２，５４，及び５６は、同心状の内側から外側に向かって順次溶融温度が高くなる材料で形成されている。すなわち最も内側の半田リング５２の溶融温度が一番低く、最も外側の半田リング５６が最も高い溶融温度の材料で形成されている。例えば低温半田では１８０℃、高温半田は２５０℃〜３００℃で、この間の溶融温度を適宜選択することができる。
【００２０】
この半田リングの本数はこの実施の形態では３本であるが、必ずしも３本でなくてもよく、２本でも、３本よりさらに多数本でも良い。
また実施の形態１のパッケージ本体１０の頂面１７に、この実施の形態２のように半田リングを複数本載置する構成をとることにより、封止及び開封の回数をさらに増やすことができる。
このパッケージ本体５０を使用して、通電試験を行う場合、パッケージ本体５０に半導体素子を実装した後、先ず最も内側の半田リング５２と接触するが、その外側の半田リング５４とは接触しない広さの封止蓋を用意し、図９の２点鎖線で示されるように封止蓋５８を半田リング５２の上に載置し加熱処理をして、封止蓋５８と封止用フレーム１６とを頂面１７を介して封止する。
中間測定の際に一旦封止用蓋を開封すると封止用フレーム１６の頂面１７において、同じ場所で封止蓋を接着できない。このために今度は、半田リング５４と接触するが、その外側の半田リング５６とは接触しない広さの封止蓋を用意し、この封止蓋を半田リング５４の上に載置し、加熱処理をして、封止蓋と封止用フレーム１６とを頂面１７を介して封止する。
【００２１】
このパッケージ本体５０では、低温側の半田リングから順次高温側の半田リングを使用して封止蓋と封止用フレーム１６との封止及び開封を行うことにより、試験用半導体パッケージの内容量を変えずに、つまりＲＦ特性に影響を与えることなく、複数回の中間測定及び目視観察を行うことができる。
図１０はこの発明の一つの実施の形態の変形例に係るパッケージ構造体の平面図である。
図１０において、６０はパッケージ本体である。この変形例では封止用接着材リング６２，６４，及び６６を同心状に置くのでは無く、それぞれ溶融温度を変化させた材料で形成し、封止用フレーム１６の頂面１７に並行して少しずらせて、頂面１７上に配設したものである。
【００２２】
この場合も溶融温度の低い半田リングから封止蓋と封止用フレーム１６との接着に使用してゆく。このパッケージ構造体６０では半田リングが交差しているので、あまり厳しい封止が要求されない場合に使用することができる。
以上のようにこの実施の形態２においては、封止用フレームの頂面に溶融温度を変化させた材料で複数の封止用接着材リングを形成したことにより、試験用半導体パッケージの内容量を変えずに、封止蓋と封止用フレームとの封止・開封を複数回の行うことができる。
【００２３】
従って一つのパッケージ構造体で、ＲＦ特性に影響を与えることなしに、複数回の封止及び開封が可能となり、試験の中間的な開封・再封止を行って試験用半導体パッケージを、同じ条件で試験の続行が可能となる。
このため必要な試験データの取得が容易に、また精度高い試験データの取得が可能となる。
また簡単な構成で開封・再封止を行うことができるので開発試験のコストを低減することができる。
延いては信頼性の高い半導体装置の開発を促進し、安価に提供することができる。
なお以上の実施の形態では、基板、封止蓋、及び封止用フレームにセラミックを使用した場合について説明したが、金属、ガラス材など様々なパッケージ材料を使用した場合でも同様の効果を奏することができる。
【００２４】
【発明の効果】
この発明に係るパッケージ構造体は以上に説明したような構成を備えているので、以下のような効果を有する。
この発明に係るパッケージ構造体においては、主面を有する基板と、この基板主面上に配設された配線層と、この配線層を介して基板上に基板表面を囲むように配設された枠部材と、この枠部材に形成され、異なる蓋部材により複数回の封止及び開封が可能な平坦部とを備えたもので、一旦封止したパッケージを開封した後、さらに異なる蓋部材により封止及び開封が可能となり、パッケージ構造体を密封性よく再利用することができる。このため必要な試験データの取得が容易に、また精度高い試験データの取得が可能となる。延いては信頼性の高い半導体装置の開発を安価に促進し、半導体装置を安価に提供することができる。
【００２５】
さらに、平坦部が枠部材の内壁側に階段状に複数形成されたもので、封止する毎に新たな封止面を使用することができる。さらに封止するための平坦面がそれぞれ独立して形成されているので、封止蓋と封止用フレームとの接触が良好に、かつ容易に行われ、封止を十分に行うことができる。延いては信頼性の高い半導体装置の開発を促進し、安価に提供することができる。
【００２６】
またさらに、平坦部が枠部材の頂部に配設されるとともに、この平坦部に互いに溶融温度が異なる複数の封止用接着材リングが配設されたもので、溶融温度の低い封止用接着材リングから封止に使用することにより、異なる蓋部材を用いて複数回の封止及び開封を行うことができる。これにより試験用半導体パッケージの内容量を変えずに、封止蓋と封止用フレームとの封止・開封を複数回の行うことができる。従って一つのパッケージ構造体で、ＲＦ特性に影響を与えることなしに、複数回の封止及び開封が可能となり、試験の中間的な開封・再封止を行って試験用半導体パッケージを、同じ条件で試験の続行が可能となり、精度高い試験データの取得が可能となる。延いては信頼性の高い半導体装置の開発を促進し、安価に提供することができる。
【図面の簡単な説明】
【図１】この発明の一つの実施の形態に係るパッケージ構造体の平面図である。
【図２】図１のＩＩ−ＩＩ断面におけるパッケージ構造体の断面図である。
【図３】この発明の一実施の形態に係るパッケージ構造体を使用した試験用半導体パッケージの断面図である。
【図４】この発明の一実施の形態に係るパッケージ構造体を使用した試験用半導体パッケージの断面図である。
【図５】この発明の一実施の形態に係るパッケージ構造体を使用した試験用半導体パッケージの断面図である。
【図６】この発明の一実施の形態に係るパッケージ構造体を使用した試験用半導体パッケージの断面図である。
【図７】この発明の一実施の形態に係るパッケージ構造体を使用した試験用半導体パッケージの断面図である。
【図８】この発明の一つの実施の形態に係るパッケージ構造体の平面図である。
【図９】図８のＩＸ−ＩＸ断面におけるパッケージ構造体の断面図である。
【図１０】この発明の一つの実施の形態の変形例に係るパッケージ構造体の平面図である。
【図１１】従来のパッケージに半導体素子を封入した半導体装置の一部透過平面図である。
【図１２】図１１のＸＩＩ−ＸＩＩ断面における半導体装置の断面図である。
【符号の説明】
１２　基板、　　１４　接続リード、　　１６　封止用フレーム、　　２４　封止蓋、　　１７　頂面、　　１６ａ、１６ｂ、１６ｃ　ステップ面、　　５２、５４，５６，６２，６４，６６　半田リング。
【図１】
2004071879.tif 000003
【図２】
2004071879.tif 000004
【図３】
2004071879.tif 000005
【図４】
2004071879.tif 000006
【図５】
2004071879.tif 000007
【図６】
2004071879.tif 000008
【図７】
2004071879.tif 000009
【図８】
2004071879.tif 000010
【図９】
2004071879.tif 000011
【図１０】
2004071879.tif 000012
【図１１】
2004071879.tif 000013
【図１２】
2004071879.tif 000014