(57)【要約】【課題】ＮＶＲＡＭがデータの書き込み途中に本体の電源を落とされても、書き込み時間を十分に確保することができる電子機器を提供する。【解決手段】電源オフ時に、レギュレータ１から供給されるＶｃｃ電圧をＮＶＲＡＭの書き込み開始電圧と書き込み終了電圧の中間レベル電圧に保つよう、レギュレータ１の後段の分圧抵抗を可変抵抗２とした電子機器。【選択図】        図１
2004334928.tif 000002
【特許請求の範囲】
【請求項１】
電源オフ時に、レギュレータから供給されるＶｃｃ電圧をＮＶＲＡＭの書き込み開始電圧と書き込み終了電圧の中間レベル電圧に保つよう、レギュレータの後段の分圧抵抗を可変抵抗としたことを特徴とする電子機器。
【請求項２】
請求項１において、レギュレータへの供給電圧を検知する電圧検知センサと、その出力を受けて可変抵抗を調節する制御部とを備えたことを特徴とする電子機器。
【請求項３】
請求項２において、中間レベル電圧の出力時間がＮＶＲＡＭの書き込み時間を超えたとき、レギュレータの出力電圧が低下して行くようにレギュレータを制御するためのタイマを備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子機器に関し、電源オフ時、データ書き込み中のＮＶＲＡＭに供給する電圧を安定化することで、ＮＶＲＡＭへの誤書き込み及びデータ化けを防止する技術に関するものである。
【０００２】
【従来の技術】
電源オフ時、データ書き込み中のＮＶＲＡＭに供給する電圧を安定化することで、ＮＶＲＡＭへの誤書き込み及びデータ化けを防止する技術に関連して、例えば、特許文献１には、ＡＣ電源遮断時、ＤＣ／ＤＣコンバータのＰＷＭのデューティにより正確に検知し、データを保持する技術が示されている。
【０００３】
また、特許文献２には、電源断時、集積回路が最低動作電圧になる前に電源供給を遮断する技術が示されている。更に、特許文献３には、電源ＳＷがオフされた時、そのタイミングで遅延回路が働き、所定時間後、回路を遮断する技術が示されている。
【０００４】
また特許文献４には、ＤＣ電源出力部に並列接続されているコンデンサを、電源断時に電圧調整し定格出力の時間を確保する技術が示されている。また特許文献５には、電源遮断時、昇圧コンバータの電磁エネルギを３端子レギュレータ入力部のコンデンサに充電することにより、回路部をバックアップする技術が示されている。
【０００５】
【特許文献１】
特開２００２−２８３６６１号公報
【特許文献２】
特開平６−２３６６９３号公報
【特許文献３】
特開平１１−００８９３４号公報
【特許文献４】
特開平７−２２２３７８号公報
【特許文献５】
特開平８−２７５５１１号公報
【０００６】
【発明が解決しようとする課題】
従来、電子機器において、電源を落とした時に、ＮＶＲＡＭがデータ書き込み中で、十分な書き込み時間が取れず、誤書き込み及びデータ化けが起きてしまうという問題がある。
【０００７】
本発明は、ＮＶＲＡＭがデータの書き込み途中に本体の電源を落とされても、書き込み時間を十分に確保することができる電子機器を提供することを目的としている。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、電源オフ時に、レギュレータから供給されるＶｃｃ電圧をＮＶＲＡＭの書き込み開始電圧と書き込み終了電圧の中間レベル電圧に保つよう、レギュレータの後段の分圧抵抗を可変抵抗とした電子機器を最も主要な特徴とする。
【０００９】
請求項２記載の発明は、請求項１において、レギュレータへの供給電圧を検知する電圧検知センサと、その出力を受けて可変抵抗を調節する制御部とを備えた電子機器を主要な特徴とする。
【００１０】
請求項３記載の発明は、請求項２において、中間レベル電圧の出力時間がＮＶＲＡＭの書き込み時間を超えたとき、レギュレータの出力電圧が低下して行くようにレギュレータを制御するためのタイマを備えた電子機器を主要な特徴とする。
【００１１】
ＮＶＲＡＭの書き込み時間は、書き込み開始電圧から書き込み終了電圧までの電圧の移行時間で設定されている。その書き込み時間がＮＶＲＡＭの規格値を十分に満たすように、分圧抵抗の抵抗値の調節により、電圧供給しているレギュレータの出力電圧を書き込み開始電圧と書き込み終了電圧の中間レベルの電圧にする。
【００１２】
また、ＮＶＲＡＭに電源を供給しているレギュレータへの供給電圧自体、本体の電源を落とした時点から落ち始めているため、分圧抵抗の抵抗値もそれに合わせて変化させる必要がある。そのため、レギュレータへの供給電圧を電圧検知センサで検知しそれに合わせて抵抗値を変化させ、レギュレータの出力は常に書き込み電圧の中間値を保つように制御する。
【００１３】
また、ＮＶＲＡＭへの十分な書き込み時間を与えた後も、中間レベル電圧を供給し続けることは、逆に誤書き込みを行う危険時間を与えることとなるため、必要時間を超えた後は書き込み終了電圧まで電圧が下がるよう、タイマによるレギュレータの本来の電圧供給動作に戻す。
【００１４】
【発明の実施の形態】
以下、図面により本発明の実施の形態を詳細に説明する。
図４は供給電圧オフ時の一般的な電圧降下特性を示す図、図５は供給電圧オフ時にデータ書き込み時間を確保するための電圧降下特性の基本例を示す図、図６は供給電圧オフ時にデータ書き込み時間を確保するための電圧降下特性の具体例を示す図である。
【００１５】
本体の電源を落とした時に、ＮＶＲＡＭがデータ書き込み中で、十分な書き込み時間（電源オフ時ＮＶＲＡＭのＶｃｃ電圧において、書き込み開始電圧（図４のａ）から書き込み終了電圧（図４のｂ）までの時間がＮＶＲＡＭの書き込み時間（図４のｔ１）に当たる。）が取れず、誤書き込み及びデータ化けが起きてしまうことは前述した通りである。
【００１６】
図１は本発明の電子機器の第１の実施形態を示す構成図である。本体の電源オフ時に、レギュレータ１から供給されるＶｃｃ電圧をＮＶＲＡＭの書き込み開始電圧と書き込み終了電圧の中間レベル電圧（図５のｃ）に保つよう、レギュレータ１の分圧抵抗部分を可変抵抗２とし、可変抵抗２を調整して中間レベル電圧ｃを出力し続け、ＮＶＲＡＭの書き込み時間を十分満たすようマージン時間（図６のｔ２）を作る。
【００１７】
図２は本発明の電子機器の第２の実施形態を示す構成図である。本体の電源をオフにした時点からレギュレータ１に供給される電圧は低下し始める。そこでＮＶＲＡＭへの供給電圧を常にＮＶＲＡＭの書き込み電圧の中間レベル電圧ｃに保つため、電圧検知センサ３によりレギュレータ１の供給電源を監視し電圧低下に応じて可変抵抗の抵抗値を制御部４で調節する。
【００１８】
図３は本発明の電子機器の第３の実施形態を示す構成図である。ＮＶＲＡＭへの十分な書き込み時間を与えた後も、中間レベル電圧ｃを供給し続けることは、逆に誤書き込みを行う危険時間を与えることとなるため、必要時間を超えた後は書き込み終了電圧まで電圧が下がるよう、タイマ５を設け、制御部４による電圧制御を時間管理する。このようにしてレギュレータ１の本来の電圧供給動作に戻す。
【００１９】
【発明の効果】
請求項１によれば、レギュレータの分圧抵抗を可変抵抗としているので、可変抵抗を調節すれば本体の電源を落した後レギュレータへの供給電圧が低下し始めても、レギュレータから出力されるＮＶＲＡＭの供給電圧はＮＶＲＡＭの書き込み電圧の中間レベル電圧に一定に保つことができる。このため、ＮＶＲＡＭの書き込みに十分な時間を確保することが可能となる。
【００２０】
請求項２によれば、電圧検知センサによってレギュレータへの供給電圧を監視しているので、本体の電源を落されてレギュレータへの供給電圧が変化しても、可変抵抗を調節してレギュレータの出力を常にＮＶＲＡＭの書き込み中間レベル電圧に保つことができる。
【００２１】
請求項３によれば、レギュレータの出力電圧をタイマによって制御しているので、十分な書き込み時間をＮＶＲＡＭに供給した後、レギュレータ本来の電源供給動作に戻すことよって、ＮＶＲＡＭに誤書き込みなどを行う危険時間を与えるのを避けることができる。
【図面の簡単な説明】
【図１】本発明の電子機器の第１の実施形態を示す構成図である。
【図２】本発明の電子機器の第２の実施形態を示す構成図である。
【図３】本発明の電子機器の第３の実施形態を示す構成図である。
【図４】供給電圧オフ時の一般的な電圧降下特性を示す図である。
【図５】供給電圧オフ時にデータ書き込み時間を確保するための電圧降下特性の基本例を示す図である。
【図６】供給電圧オフ時にデータ書き込み時間を確保するための電圧降下特性の具体例を示す図である。
【符号の説明】
１  レギュレータ
２  可変抵抗
【図１】
2004334928.tif 000003
【図２】
2004334928.tif 000004
【図３】
2004334928.tif 000005
【図４】
2004334928.tif 000006
【図５】
2004334928.tif 000007
【図６】
2004334928.tif 000008