(57)【要約】【課題】従来技術では、平均的に符号間距離が大きなビット位置も判定結果によっては誤り耐性が低くなり、誤り訂正精度が劣化するという問題点があったが、本発明は、誤り耐性が高めのビット位置についても符号化率の大きな符号化を施すことにより、伝送効率をそれほど劣化することなく、誤り率特性を向上できる送信装置及び受信装置を提供する。【解決手段】Ｓ／Ｐ変換器１１で送信データ系列を複数に分離し、複数設けた誤り訂正符号器（１）１２，１３…で分離したデータ系列をそれぞれ異なる符号化率で誤り訂正符号化し、マッピング回路１４で変調におけるビット位置による誤り耐性の高低に基づき、高い符号化率の符号化データは、誤り耐性の高いビット位置にマッピングし、低い符号化率の符号化データは、誤り耐性の低いビット位置にマッピングし、変調器２が変調して送信する誤り訂正符号化／復号化方法及び送信装置及び受信装置である。【選択図】　　　　図１
2004023691.tif 000002
【特許請求の範囲】
【請求項１】
送信データを誤り訂正符号化し、前記符号化されたデータを変調して送信し、受信したデータを復調し、誤り訂正復号化して送信データを再生する通信システムにおける誤り訂正符号化／復号化方法であって、
前記誤り訂正符号化方法が、送信データ系列を複数に分離し、前記分離したデータ系列をそれぞれ異なる符号化率で誤り訂正符号化し、前記変調におけるビット位置による誤り耐性の高低に基づき、高い符号化率の符号化データは、前記誤り耐性の高いビット位置にマッピングし、低い符号化率の符号化データは、前記誤り耐性の低いビット位置にマッピングする誤り訂正符号化方法であり、
前記誤り訂正復号化方法が、復調されたデータを送信側におけるマッピングに対応してデマッピングし、前記デマッピングされたそれぞれ異なる符号化率の符号化データを、前記送信側における符号化率に対応して誤り訂正復号化し、前記復号されたデータを合成し、送信データを再生する誤り訂正復号化方法であることを特徴とする誤り訂正符号化／復号化方法。
【請求項２】
送信データを誤り訂正符号化し、前記符号化されたデータを変調して送信し、受信したデータを復調し、誤り訂正復号化して送信データを再生する通信システムにおける送信装置であって、
送信データ系列を複数に分離するデータ分離手段と、
前記分離したデータ系列をそれぞれ異なる符号化率で誤り訂正符号化する符号化手段と、
前記変調におけるビット位置による誤り耐性の高低に基づき、高い符号化率の符号化データは、前記誤り耐性の高いビット位置にマッピングし、低い符号化率の符号化データは、前記誤り耐性の低いビット位置にマッピングするマッピング手段と、
前記マッピングされたデータを変調して送信する変調送信手段とを有することを特徴とする送信装置。
【請求項３】
送信データを誤り訂正符号化し、前記符号化されたデータを変調して送信し、受信したデータを復調し、誤り訂正復号化して送信データを再生する通信システムにおける受信装置であって、
請求項２記載の送信装置から送信された信号を受信し、復調する受信復調手段と、
前記復調されたデータを送信側におけるマッピングに対応して、前記変調におけるビット位置による誤り耐性の高低に基づき、前記誤り耐性の高いビット位置のデータを高い符号化率の符号化データとしてデマッピングし、前記誤り耐性の低いビット位置のデータを低い符号化率の符号化データとしてデマッピングするデマッピング手段と、
前記デマッピングされたそれぞれ異なる符号化率の符号化データを、前記送信側における符号化率に対応して復号する復号化手段と、
前記復号されたデータを前記送信側における分離に対応して合成し、送信データを再生するデータ合成手段とを有することを特徴とする受信装置。
【請求項４】
送信データを誤り訂正符号化し、前記符号化されたデータを変調して送信し、受信したデータを復調し、誤り訂正復号化して送信データを再生する通信システムにおける受信装置であって、
請求項２記載の送信装置から送信された信号を受信し、復調する受信復調手段と、
入力される符号化データと各パスで想定される符号語との相関を取るメトリック計算回路と、
前記相関値とそれ以前までに計算されたメトリックを加算し、合流するパスの累計メトリック値を比較し、大きな値を有するパスを選択する加算比較選択回路と、
前記選択したパスを記憶するパス記憶回路とを備え、
前記符号化データと共に入力される符号化率に基づく情報に従って、前記符号化率に対応して最も尤度の高い系列を推定して誤り訂正された復号データを出力するビタビ復号器と、
前記復調されたデータを記憶し、送信側におけるマッピングに対応して、同一の符号化率の符号化データに分離し、前記各符号化率の符号化データと、前記符号化データの符号化率に基づく情報とを前記ビタビ復号器に出力し、前記ビタビ復号器から出力される復号データを記憶し、前記復号されたデータを前記送信側における分離に対応して合成し、送信データを再生する制御手段とを有することを特徴とする受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディジタル無線通信で用いられる誤り訂正符号化／復号化方法及び送信装置及び受信装置に係り、特に多値ＱＡＭ変調に供する情報の誤り訂正符号化において、送信情報効率を下げずにビット誤り率を低減できる誤り訂正符号化／復号化方法及び送信装置及び受信装置に関する。
【０００２】
【従来の技術】
無線伝送、特に移動通信においては、その電波伝搬環境の変動は大きく、雑音やひずみの影響を大きく受け、受信したデータに誤りが発生する可能性が大きいため、一般には誤り訂正符号化が適用される。
誤り訂正符号化は、送信側で伝送を行う情報系列を誤り訂正可能な形に誤り訂正符号化し、符号系列としてから変調して通信路を通して伝搬し、受信側では伝送された信号を復調した符号系列から誤り訂正復号化を行って伝送誤りを訂正し、できる限り送信した情報系列と同じ情報系列を出力できるようにするものである。
今日、無線伝送の分野では、データ伝送速度の高速化が飛躍的に進み、誤り訂正符号化の役割は更に大きくなっている。
【０００３】
受信側で行う誤り訂正復号化では、受信した符号系列が本来送信すべき送信符号に一致していれば、誤りが無いとして符号系列に対応する情報系列を送信情報として後段に出力し、受信系列が、送信符号語の集合のどれにも一致しなかった場合、最も近い送信符号を選択し、送信系列と判断し対応する情報系列を送信情報として扱う前方誤り訂正（Ｆｏｒｗａｒｄ　Ｅｒｒｏｒ　Ｃｏｒｒｅｃｔｉｏｎ：ＦＥＣ）が良く知られている。
【０００４】
従来の基本的な送信装置及び受信装置について図５を使って説明する。図５は、従来の第１の送信装置及び受信装置の概略構成例を示すブロック図である。
従来の第１の送信装置及び受信装置は、送信装置が、送信情報に対して符号化を行う誤り訂正符号器１５と、符号化情報を変調する変調器２とから構成され、受信装置が、受信信号を復調する復調器３と、復調データを誤り訂正復号して情報を再生する誤り訂正復号器４５とから構成され、送信装置と受信装置とが伝送路で接続されている。
【０００５】
送信装置の誤り訂正符号器１５の例としては、符号化率Ｒ＝ｎ／ｍ（ｎ：情報ビット数、ｍ：符号化ビット数）の畳み込み符号化が行われる符号器である。
【０００６】
変調器２は、誤り訂正符号化された符号化データを伝送路に合わせて変調する変調器であり、例えば、１６ＱＡＭ、６４ＱＡＭなどの多値ＱＡＭ（ＱｕａｄｒａｔｉｖｅＡｍｐｌｉｔｕｄｅ　Ｍｏｄｕｌａｔｉｏｎ：直交振幅変調）変調を行う変調器である。
【０００７】
復調器３は、送信装置で行われた変調方式に対応して受信信号を復調する復調器である。
誤り訂正復号器４５は、送信装置で行われた符号化方式に対応して、硬判定又は軟判定により誤り訂正復号化を行い、誤り訂正された情報を再生する復号器である。
【０００８】
従来の第１の送信装置及び受信装置の動作について、図５，図６を使って説明する。図６は、従来の第１の送信装置及び受信装置における送信情報の様子を示す説明図である。
従来の第１の送信装置では、送信する図５（ａ）に示すようなｎビットの情報ビットで構成される情報データが誤り訂正符号器１５で畳み込み符号化されて、図５（ｂ）に示すようなｍビットの誤り訂正符号が畳み込まれた符号化ビットで構成される符号化データとなり、変調器２で変調されて、伝送路に送出される。
【０００９】
具体例で説明すると、例えば変調器２における変調方式が１６ＱＡＭの場合で、誤り訂正符号器１５における符号化率を３／４とすると、入力される情報データを３ビット／シンボルとして誤り訂正符号器１５で誤り訂正符号化し、符号化データは４ビット／シンボルとなって１６ＱＡＭ変調される。
【００１０】
そして、伝送路からの伝送データが従来の第１の受信装置で受信され、復調器３で復調され、ｍビットの符号化ビットで構成される符号化データが誤り訂正復号器４５で誤り訂正復号されて、ｎビットの情報ビットで構成される情報データに再生されて出力されるようになっている。
【００１１】
従来の第１の送信装置及び受信装置のように、情報データ全体に対して誤り訂正符号化を行うと、畳み込みにより付加される冗長ビット数が多くなって、送信情報効率が低下するという問題点があった。
【００１２】
それに対して、情報データの一部、特に誤り耐性が低いビットに対してだけ、誤り訂正符号化を施す技術が提案されている。
【００１３】
ここで、誤り耐性の高低について、図７を使って、１６ＱＡＭ変調の例で説明する。図７は、１６ＱＡＭにおけるＩＱ平面での信号配置図である。尚、図７は、ＩＥＥＥ　Ｓｔｄ　８０２．１１ａ−１９９９に補足記載されているコンスタレーションのビット符号化例からの引用である。
【００１４】
１６ＱＡＭでは、Ｉ，Ｑが（−３，−１，＋１，＋３）の各値をとる位置に信号点が配置され、図７に示すように、ＩＱ平面の各象限に４点ずつ配置される。
そして、Ｉ，Ｑ各値が、例えば図７の各点の上部に示したような４ビットの値をとる情報にマッピングされて、搬送波が変調される。
【００１５】
各点のビット情報を（ａ，ｂ，ｃ，ｄ）とすると、１つの象限内の信号点のビット情報は、ａとｃについては同じ値であり、ｂとｄについては、異なる値をとるという特性がある。
例えば、Ｉ，Ｑ共に＋（プラス）の象限内の信号点は、（ａ，ｂ，ｃ，ｄ）＝（１１１０）、（１０１０）、（１１１１）、（１０１１）であり、ａとｃについてはどの点でも１であり、ｂとｄについては１をとる点と、０をとる点がある。
【００１６】
上記の特性から、同じ象限内では、ａとｃについては同じ値であるから、伝送過程で雑音等があっても受信データが当該象限内にあれば、４点の何れに復調されたとしても同じ値であるから、尤度が高く、誤り耐性は高いことになる。
逆に、ｂとｄについては、受信データがどの点に復調されるかによって値が異なってくるので、尤度が低く、誤り耐性が低いことになる。
【００１７】
一般的に、同一象限において、同じ値をとるビットは誤り耐性が高く、符号間距離が大きいことになり、異なる値をとるビットは誤り耐性が低く、符号間距離が小さいことになり、１６ＱＡＭの場合には、変調器に入力されるデータの１シンボル（４ビット）におけるａとｃのビットは誤り耐性が高く、ｂとｄのビットは誤り耐性が低いことになる。
【００１８】
尚、図７に示した信号点におけるビット符号（ａ，ｂ，ｃ，ｄ）を（Ｉ１，Ｉ２，Ｑ１，Ｑ２）と考えると、Ｉ，Ｑそれぞれにおける上位ビット（Ｉ１，Ｑ１）が誤り耐性が高く、下位ビット（Ｉ２，Ｑ２）が誤り耐性が低いという言い方ができる。
【００１９】
同様に、例えば、６４ＱＡＭでは、各点のビット位置を（ａ，ｂ，ｃ，ｄ，ｅ，ｆ）とすると、同じ象限内では、ａとｄについては同じ値であるから、ａとｄのビットの誤り耐性は最も高く、またｂとｅのビットは同じ象限内で異なる値をとるが、象限内の左右又は上下半分で同じ値をとるため、ｂとｅのビットの誤り耐性は中位であり、またｃとｆのビットは同じ象限内で異なる値をとり、象限内の左右又は上下の中心部と両端とで同じ値をとるため、ｃとｆのビットの誤り耐性は最も低いことになる。
【００２０】
尚、６４ＱＡＭにおいても１６ＱＡＭの場合と同様に、信号点におけるビット符号（ａ，ｂ，ｃ，ｄ，ｅ，ｆ）を（Ｉ１，Ｉ２，Ｉ３，Ｑ１，Ｑ２，Ｑ３）と考えると、Ｉ，Ｑそれぞれにおける上位ビット（Ｉ１，Ｑ１）は誤り耐性が高く、中位ビット（Ｉ２，Ｑ２）は誤り耐性が中くらいで、下位ビット（Ｉ３，Ｑ３）は誤り耐性が低いという言い方ができる。
【００２１】
そこで、変調器に入力されるデータの１シンボルにおける、誤り耐性が高いビットには誤り訂正を施さずに情報データをそのまま割り当て、誤り耐性が低いビットには、誤り訂正符号化（ＦＥＣ）を施した符号化データを割り当てるようにマッピングして、変調器入力データを生成し、変調を行い伝送する方法があった。
【００２２】
ここで、上記説明した誤り耐性が低いビットにのみ誤り訂正符号化を施す、従来の別の（第２の）送信装置及び受信装置について図８を使って説明する。図８は、従来の第２の送信装置及び受信装置の概略構成例を示すブロック図である。
尚、今後の説明では、上記説明したように、Ｉ，Ｑそれぞれにおける上位ビット（Ｉ１，Ｑ１）が誤り耐性が高く、下位ビット（Ｉ２，Ｑ２）が誤り耐性が低いという前提で、上位用ビット、下位用ビットという言葉を使って説明する。
【００２３】
従来の第２の送信装置及び受信装置は、送信装置が、Ｓ／Ｐ変換器１１と、誤り訂正符号器１５′と、マッピング回路１４と、変調器２とから構成され、受信装置が、復調器３と、デマッピング回路４０と、誤り訂正復号器４５′と、Ｐ／Ｓ変換器４３とから構成され、送信装置と受信装置とが伝送路で接続されている。
【００２４】
従来の第２の送信装置及び受信装置の各部について説明する。
送信装置のＳ／Ｐ変換器１１は、入力される情報データを、予め定めたビット数で、上位用ｋビットと、下位用ｌビットとに分離し、各々パラレルに出力するものである。
誤り訂正符号器１５′は、Ｓ／Ｐ変換器１１で分離された情報データの中の下位用ｌビットに対して符号化を行う符号器であり、符号化の例としては、符号化率Ｒ＝ｌ／（ｍ−ｋ）（ｌ：下位用ビット数、ｍ：符号化ビット数、ｋ：上位用ビット数）の畳み込み符号化が行われる符号器である。
【００２５】
マッピング回路１４は、Ｓ／Ｐ変換器１１で分離された情報データの中の上位用ｋビットと、誤り訂正符号器１５′で符号化された下位用ｌビットに対する符号化データ（ｍ−ｋビット）とを、変調における信号点の誤り耐性に対応したビット位置にマッピングして、シンボル単位で変調器２に出力するものである。
具体例としては、符号化されていない上位用ｋビットのデータは、図７に示したａとｃの位置にマッピングし、符号化されている下位用の（ｍ−ｋ）ビットのデータは、図７に示したｂとｄの位置にマッピングする。
【００２６】
変調器２は、マッピング回路１４でマッピングされたデータに対して、予め定められた変調方式で伝送路に合わせて変調する変調器であり、例えば、１６ＱＡＭ、６４ＱＡＭなどの多値ＱＡＭ変調を行って送信する変調器である。
【００２７】
受信装置の復調器３は、伝送路から信号を受信し、送信装置で行われた変調方式に対応して、受信信号を復調する復調器であり、復調データを出力するものである。
デマッピング回路４０は、入力される復調データを、マッピング回路１４におけるマッピングと逆の動作によってデマッピングし、誤り訂正符号化されていない上位用のｋビットと、誤り訂正符号化されている下位用の（ｍ−ｋ）ビットとに分離してパラレルに出力するものである。
【００２８】
誤り訂正復号器４５′は、送信装置で行われた符号化方式に対応して、下位用（ｍ−ｋ）ビットの符号化データに対して誤り訂正復号化を行い、誤り訂正された下位用ｌビットの情報データを出力する復号器である。
Ｐ／Ｓ変換器４３は、復調器３から出力される上位用ｋビットと、誤り訂正復号器４５′から出力される下位用ｌビットの情報データとを合成し、情報データを再生するものである。
【００２９】
従来の第２の送信装置及び受信装置の動作について、図８，図９を使って説明する。図９は、従来の第２の送信装置及び受信装置における送信情報の様子を示す説明図である。
従来の第２の送信装置では、送信するｎビットの情報データが、Ｓ／Ｐ変換器１１で図９（ａ）に示すように上位用ｋビットと、下位用ｌビットとに分離されてパラレルに出力される。
【００３０】
そして、下位用ｌビットだけが、誤り訂正符号器１５′に入力されて畳み込み符号化され（ｍ−ｋ）ビットの符号化データが出力され、その結果、図９（ｂ）に示すように、符号化されていない上位用ｋビットと、誤り訂正符号器１５′で符号化された下位用の（ｍ−ｋ）ビットの符号化データとで構成される、ｍビットの内の一部のみが符号化ビットで構成される符号化データがマッピング回路１４に入力される。
【００３１】
そして、マッピング回路１４において、入力された符号化データについて、変調における信号点の誤り耐性に対応したビット位置、即ち、符号化されていない上位用ｋビットは、誤り耐性の高いビット位置に、また符号化されている下位用の（ｍ−ｋ）ビットは誤り耐性の低いビット位置にマッピングされて、シンボル単位で変調器２に入力され、変調器２で変調されて、伝送路に送出される。
【００３２】
具体例で説明すると、例えば変調器２における変調方式が１６ＱＡＭの場合で、誤り訂正符号器１５′における符号化率を１／２とすると、例えば入力される情報データを３ビット（ｘ、ｙ、ｚ）／シンボルとして、Ｓ／Ｐ変換器１１でその内２ビット（ｘ、ｙ）を上位用ビット、残り１ビット（ｚ）を下位用ビットとして分離し、下位用ビット（ｚ）について誤り訂正符号器１５′で誤り訂正符号化して２ビットの符号化ビット（ｚ１，ｚ２）が出力され、上位用、下位用合わせた符号化データは４ビット／シンボルとなり、１６ＱＡＭの信号点（ａ，ｂ，ｃ，ｄ）＝（ｘ，ｚ１，ｙ，ｚ２）となるようにマッピングされて、変調器２に入力され１６ＱＡＭ変調される。
【００３３】
尚、変調器２において、通常入力データがＩ１，Ｑ１，Ｉ２，Ｑ２と認識されて、スプリッタ等で順にＩ，Ｑ各系列に分離されることを考えると、マッピング回路１４では、Ｓ／Ｐ変換器１１からの上位用２ビット（ｘ、ｙ）に続き、誤り訂正符号器１５′からの下位用２ビットの符号化ビット（ｚ１，ｚ２）を変調器２に出力すればいいことになる。
【００３４】
そして、伝送路からの伝送データが従来の第２の受信装置で受信され、復調器３で復調されて、復調データがデマッピング回路４０で誤り訂正符号化されていない上位用のｋビットと、誤り訂正されている符号化されている下位用の（ｍ−ｋ）ビットとにデマッピングされて分離されて、各々パラレルに出力される。
【００３５】
そして、下位用の（ｍ−ｋ）ビットは誤り訂正復号器４５′で誤り訂正復号されて、ｌビットの情報ビットとなり、Ｐ／Ｓ変換器４３で復調器３から出力された上位用のｋビットと、誤り訂正復号器４５′から出力された下位用のｌビットの復号データとが合成されて、ｎビットの情報データに再生されて出力されるようになっている。
【００３６】
上記従来の第２の送信装置及び受信装置では、誤り耐性の低いビットに対してのみ誤り訂正符号化を施すので、符号化効率が向上でき、その結果伝送効率が向上できる利点がある。
そして、誤り訂正符号化に続く変調器２における変調方式が、より多値化変調になるにつれ、下位ビットのみ符号化による効率向上効果は更に大きくなる。
【００３７】
尚、上記下位ビットのみを符号化する誤り訂正符号化の従来技術としては、平成１３（２００１）年７月６日公開の特開２００１−１８６０２３号「通信装置及び通信方法」（出願人：三菱電機株式会社、発明者：松本　渉他）がある。
この従来技術は、送信データの下位２ビットに対してターボ符号化を行うことにより、下位２ビットの情報ビットと、各情報ビットに対する誤り訂正能力を均一にした２ビットの冗長ビットとを出力し、特性劣化の可能性がある受信信号の下位２ビットに対して軟判定処理を行い、更にリードソロモン符号による誤り訂正を行うことで、下位２ビットの情報ビットを推定し、受信信号におけるその他のビットに対しては、硬判定処理を行うことにより、その他の上位ビットを推定する通信装置及び通信方法であり、これにより、多値化に伴ってコンストレーションが増大するような場合においても、計算量の削減と良好な伝送特性とを実現し、更に伝送路の状態が良好な場合における演算量及びその演算処理時間の大幅な削減を実現できるものである。
【００３８】
【発明が解決しようとする課題】
しかしながら、従来の第１の送信装置及び受信装置では、誤り訂正精度を上げるためには、符号化で付加する冗長度を上げる必要があり、即ち符号化率を下げることになるが、そうするためには、符号化後の符号長が長くなって、装置の規模が増大し、構成が複雑になり、復号処理時間も長くなり、特に送信情報全体に対して誤り訂正符号化を行うと、符号長が長くなり送信情報効率が低下するという問題点があった。
特に、６４ＱＡＭ、２５６ＱＡＭ等、より多値化変調する際には、符号化効率の点で不利になるという問題点があった。
【００３９】
また、従来の第２の送信装置及び受信装置では、図７を用いて説明したように、同一象限内の信号点で考えると、平均的に符号間距離が大きく誤り耐性が高いビット位置（例えば、ａとｃ）があるが、当該ビット位置も受信信号の位置及びその復調時の判定結果によっては必ずしも符号間距離が大きくはなく、誤り耐性が低くなることもあり、誤り訂正精度が劣化するという問題点があった。
【００４０】
具体的に図７を用いて説明すると、図７において、受信信号がＩ，Ｑ共に＋（プラス）の象限内のＡ点にあった場合に、復調の結果、当該象限内の４点の何れかの点に判定されたなら、判定結果が例え違っていたとしても、ビットａとｃについてはどの点でも１であるから誤り耐性は高いことになる。
しかし、受信信号がＢ点にあったような場合に、本来のデータは（１１１０）であるのに、復調の判定結果が隣の象限の（０１１０）になってしまう場合があり、この場合には、ビットａについても値が異なり、誤り耐性が低くなる。
即ち、受信信号が象限の境界付近で、判定結果が別の象限内の信号点に間違われるようなケースにおいては、上記、平均的には符号間距離が大きく誤り耐性が高いビット位置（例えば、ａとｃ）についても、誤り耐性が低くなってしまう。
【００４１】
本発明は上記実情に鑑みて為されたもので、誤り耐性が高めのビット位置についても符号化率の大きな符号化を施すことにより、伝送効率をそれほど劣化することなく、誤り率特性を向上できる送信装置及び受信装置を提供することを目的とする。
【００４２】
【課題を解決するための手段】
上記従来例の問題点を解決するための本発明は、誤り訂正符号化／復号化方法において、送信データを誤り訂正符号化し、符号化されたデータを変調して送信し、受信したデータを復調し、誤り訂正復号化して送信データを再生する通信システムにおける誤り訂正符号化／復号化方法であって、
誤り訂正符号化方法が、送信データ系列を複数に分離し、分離したデータ系列をそれぞれ異なる符号化率で誤り訂正符号化し、変調におけるビット位置による誤り耐性の高低に基づき、高い符号化率の符号化データは、誤り耐性の高いビット位置にマッピングし、低い符号化率の符号化データは、誤り耐性の低いビット位置にマッピングする誤り訂正符号化方法であり、
誤り訂正復号化方法が、復調されたデータを送信側におけるマッピングに対応してデマッピングし、デマッピングされたそれぞれ異なる符号化率の符号化データを、送信側における符号化率に対応して誤り訂正復号化し、復号されたデータを合成し、送信データを再生する誤り訂正復号化方法であることを特徴とするものなので、伝送効率をそれほど劣化することなく、誤り率特性を向上できる。
【００４３】
上記従来例の問題点を解決するための本発明は、送信装置において、
送信データを誤り訂正符号化し、符号化されたデータを変調して送信し、受信したデータを復調し、誤り訂正復号化して送信データを再生する通信システムにおける送信装置であって、
送信データ系列を複数に分離するデータ分離手段と、
分離したデータ系列をそれぞれ異なる符号化率で誤り訂正符号化する符号化手段と、
変調におけるビット位置による誤り耐性の高低に基づき、高い符号化率の符号化データは、誤り耐性の高いビット位置にマッピングし、低い符号化率の符号化データは、誤り耐性の低いビット位置にマッピングするマッピング手段と、
マッピングされたデータを変調して送信する変調送信手段とを有するものなので、伝送効率をそれほど劣化することなく、誤り率特性を向上できる。
【００４４】
上記従来例の問題点を解決するための本発明は、受信装置において、
送信データを誤り訂正符号化し、符号化されたデータを変調して送信し、受信したデータを復調し、誤り訂正復号化して送信データを再生する通信システムにおける受信装置であって、
本発明の送信装置から送信された信号を受信し、復調する受信復調手段と、
復調されたデータを送信側におけるマッピングに対応して、変調におけるビット位置による誤り耐性の高低に基づき、誤り耐性の高いビット位置のデータを高い符号化率の符号化データとしてデマッピングし、誤り耐性の低いビット位置のデータを低い符号化率の符号化データとしてデマッピングするデマッピング手段と、
デマッピングされたそれぞれ異なる符号化率の符号化データを、送信側における符号化率に対応して復号する復号化手段と、
復号されたデータを送信側における分離に対応して合成し、送信データを再生するデータ合成手段とを有するものなので、伝送効率をそれほど劣化することなく、誤り率特性を向上できる。
【００４５】
上記従来例の問題点を解決するための本発明は、受信装置において、
送信データを誤り訂正符号化し、符号化されたデータを変調して送信し、受信したデータを復調し、誤り訂正復号化して送信データを再生する通信システムにおける受信装置であって、
本発明の送信装置から送信された信号を受信し、復調する受信復調手段と、
入力される符号化データと各パスで想定される符号語との相関を取るメトリック計算回路と、
相関値とそれ以前までに計算されたメトリックを加算し、合流するパスの累計メトリック値を比較し、大きな値を有するパスを選択する加算比較選択回路と、
選択したパスを記憶するパス記憶回路とを備え、
符号化データと共に入力される符号化率に基づく情報に従って、符号化率に対応して最も尤度の高い系列を推定して誤り訂正された復号データを出力するビタビ復号器と、
復調されたデータを記憶し、送信側におけるマッピングに対応して、同一の符号化率の符号化データに分離し、各符号化率の符号化データと、符号化データの符号化率に基づく情報とをビタビ復号器に出力し、ビタビ復号器から出力される復号データを記憶し、復号されたデータを送信側における分離に対応して合成し、送信データを再生する制御手段とを有するものなので、符号化率の異なる誤り訂正符号器に対して、同数の誤り訂正復号器を設ける必要が無く、１台の誤り訂正復号器で複数の符号化率に対する復号化を実現して、受信装置の構成をさほど増大することなく、また伝送効率をそれほど劣化することなく、誤り率特性を向上できる。
【００４６】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら説明する。
尚、以下で説明する機能実現手段は、当該機能を実現できる手段であれば、どのような回路又は装置であっても構わず、また機能の一部又は全部をソフトウェアで実現することも可能である。更に、機能実現手段を複数の回路によって実現してもよく、複数の機能実現手段を単一の回路で実現してもよい。
【００４７】
本発明に係る誤り訂正符号化／復号化方法は、送信側で送信データ系列を複数に分離し、分離したデータ系列をそれぞれ異なる符号化率で誤り訂正符号化し、変調におけるビット位置による誤り耐性の高低に基づき、高い符号化率の符号化データは、誤り耐性の高いビット位置にマッピングし、低い符号化率の符号化データは、誤り耐性の低いビット位置にマッピングし、受信側で復調されたデータを送信側におけるマッピングに対応してデマッピングし、デマッピングされたそれぞれ異なる符号化率の符号化データを、送信側における符号化率に対応して誤り訂正復号化し、復号されたデータを合成し、送信データを再生するものなので、伝送効率をそれほど劣化することなく、誤り率特性を向上できるものである。
【００４８】
機能実現手段で説明すれば、本発明に係る送信装置及び受信装置は、送信装置において、データ分離手段で送信データ系列を複数に分離し、符号化手段で分離したデータ系列をそれぞれ異なる符号化率で誤り訂正符号化し、マッピング手段で変調におけるビット位置による誤り耐性の高低に基づき、高い符号化率の符号化データは、誤り耐性の高いビット位置にマッピングし、低い符号化率の符号化データは、誤り耐性の低いビット位置にマッピングし、変調送信手段がマッピングされたデータを変調して送信し、受信装置において、受信復調手段で送信された信号を受信して復調し、デマッピング手段で送信側におけるマッピングに対応してデマッピングし、復号化手段でデマッピングされたそれぞれ異なる符号化率の符号化データを、送信側における符号化率に対応して復号し、データ合成手段で復号されたデータを送信側における分離に対応して合成し、送信データを再生するものなので、伝送効率をそれほど劣化することなく、誤り率特性を向上できるものである。
【００４９】
尚、本発明の実施の形態における各手段と図１の各部との対応を示すと、データ分離手段はＳ／Ｐ変換器１１に相当し、符号化手段は誤り訂正符号器（１）１２，誤り訂正符号器（２）１３に相当し、マッピング手段はマッピング回路１４に相当し、変調送信手段は変調器２に相当し、受信復調手段は復調器３に相当し、デマッピング手段はデマッピング回路４０に相当し、復号化手段は誤り訂正復号器（１）４１、誤り訂正復号器（２）４２に相当し、データ合成手段はＰ／Ｓ変換器４３に相当している。
【００５０】
まず、本発明に係る送信装置及び受信装置の構成例について図１を使って説明する。図１は、本発明に係る送信装置及び受信装置の構成ブロック図である。尚、図８と同様の構成をとる部分については同一の符号を付して説明する。尚、図１では、２種類の符号化率の異なる符号化を施す場合の構成例を示しており、従来と同様に、Ｉ，Ｑそれぞれにおける上位ビット（Ｉ１，Ｑ１）が誤り耐性が高く、下位ビット（Ｉ２，Ｑ２）が誤り耐性が低いという前提で、上位用ビット、下位用ビットという言葉を使って説明する。
【００５１】
本発明の送信装置及び受信装置は、送信装置が、Ｓ／Ｐ変換器１１と誤り訂正符号器（１）１２と誤り訂正符号器（２）１３とマッピング回路１４とを具備するデータ分離符号器１と、変調器２とから構成され、受信装置が、復調器３と、デマッピング回路４０と誤り訂正復号器（１）４１と誤り訂正復号器（２）４２とＰ／Ｓ変換器４３とを具備するデータ分離復号器４とから構成され、送信装置と受信装置とが伝送路で接続されている。
【００５２】
本発明の送信装置及び受信装置の各部について説明する。
送信装置のＳ／Ｐ変換器１１は、入力される情報データを、予め定めたビット数で、上位ｋビットと、下位ｌビットとに分離し、各々パラレルに出力するものである。
【００５３】
誤り訂正符号器（１）１２及び誤り訂正符号器（２）１３は、各々分離されて入力される情報データに対して符号化を行う符号器であり、符号化の例としては、パンクチャド符号などの畳み込み符号化が行われる。
【００５４】
パンクチャド符号化は、情報信号を符号化率１／２の畳み込み符号化を行ってから、予め定められたｎビットで構成される符号ブロック中のｍビットを周期的に消去し、データ量を削減してから伝送し、受信側では、送信側で消去されたビット位置に疑似ビットを挿入し、符号化率１／２のビタビ復号器により復号する公知の技術である。
【００５５】
そして、誤り訂正符号器（１）１２と誤り訂正符号器（２）１３との違いは、その符号化率が異なる点である。
具体的に、例えば、誤り訂正符号器（１）１２では、誤り耐性の高いビット位置にマッピングする情報データに対する誤り訂正符号化を行うものとして、符号化率は大きく設定する。例えば、符号化率Ｒ１＝ｋ／ｉ（ｋ：上位用ビット数、ｉ：上位用符号化ビット数）の畳み込み符号化とする。
また、誤り訂正符号器（２）１３では、誤り耐性の低いビット位置にマッピングする情報データに対する誤り訂正符号化を行うので、符号化率は小さく設定する。例えば、符号化率Ｒ２＝ｌ／ｊ（ｌ：下位用ビット数、ｊ：下位用符号化ビット数）の畳み込み符号化とする。尚、Ｒ１＞Ｒ２とする。
【００５６】
マッピング回路１４は、誤り訂正符号器（１）１２で誤り訂正符号化された上位用ｋビットに対するｉビットの符号化データと、誤り訂正符号器（２）１３で符号化された下位用ｌビットに対するｊビットの符号化データとを、変調における信号点の誤り耐性に対応したビット位置にマッピングして、シンボル単位で変調器２に出力するものである。
【００５７】
具体例としては、高い符号化率で符号化された上位用のｉビットの符号化データは、図７に示したａとｃの位置にマッピングし、低い符号化率で符号化された下位用のｊビットのデータは、図７に示したｂとｄの位置にマッピングする。
【００５８】
これは、即ち、誤り訂正符号器（１）１２からの上位用のｉビットの符号化データの内２ビットずつをＩ１，Ｑ１として変調器２に出力し、次に、誤り訂正符号器（２）１３からの下位用のｊビットの符号化データの内２ビットずつをＩ２，Ｑ２として変調器２に出力し、これを繰り返して、ｉ＋ｊ＝ｍビットの符号化データを変調器２に出力することになる。
【００５９】
変調器２は、従来と同様に、マッピング回路１４でマッピングされたデータに対して、予め定められた変調方式で伝送路に合わせて変調し送信する変調器であり、例えば、１６ＱＡＭ、６４ＱＡＭなどの多値ＱＡＭ変調を行い送信する変調器である。尚、変調器２における変調方式は、本発明において限定するものではなく、ビット位置による誤り耐性の差がある変調方式であれば、如何なる変調方式であっても構わない。
【００６０】
受信装置の復調器３は、従来と同様に、伝送路からの信号を受信し、送信装置で行われた変調方式に対応して、受信信号を復調する復調器であり、復調データを出力するものである。
【００６１】
デマッピング回路４０は、入力される復調データを、マッピング回路１４におけるマッピングと逆の動作によってデマッピングし、上位用のｉビットの符号化データと、下位用のｊビットの符号化データとに分離してパラレルに出力するものである。
【００６２】
誤り訂正復号器（１）４１及び誤り訂正復号器（２）４２は、各々入力される符号化データに対して、送信装置で行われた誤り訂正符号化方式に対応して復号化を行い、誤り訂正された復号データを出力する復号器である。
復号化の例としては、送信側の誤り訂正符号器で行われた符号化のパンクチャド符号に対応し、ビタビ復号化が行われるのが一般的である。
【００６３】
そして、誤り訂正復号器（１）４１と誤り訂正復号器（２）４２との違いは、送信側に対応した符号化率の違いであり、誤り訂正復号器（１）４１では、送信側の誤り訂正符号器（１）１２で行われた大きな符号化率（符号化率Ｒ１）に対する復号化であり、ｉビットの符号化データを入力して、ｋビットの復号データを出力する。
また、誤り訂正復号器（２）４２では、送信側の誤り訂正符号器（２）１３で行われた小さな符号化率（符号化率Ｒ２）に対する復号化であり、ｊビットの符号化データを入力して、ｌビットの復号データを出力する。
【００６４】
Ｐ／Ｓ変換器４３は、誤り訂正復号器（１）４１から出力される上位用ｋビットの復号データと、誤り訂正復号器（２）４２から出力される下位用ｌビットの復号データとを入力し、送信側のＳ／Ｐ変換器１１における分離動作に対応する合成を行い、情報データを再生するものである。
【００６５】
次に、本発明の送信装置及び受信装置の動作について、図１，図２を使って具体例も交えて説明する。図２は、本発明の送信装置及び受信装置における送信情報の様子を示す説明図である。
【００６６】
本発明の送信装置では、送信するｎビットの情報データが、Ｓ／Ｐ変換器１１で図２（ａ）に示すように上位用ｋビットと、下位用ｌビットとに分離されてパラレルに出力される。
【００６７】
そして、上位用ｋビットは、誤り訂正符号器（１）１２で符号化率Ｒ１＝ｋ／ｉの畳み込み符号化が為され、ｉビットの符号化データが出力され、一方、下位用ｌビットは、誤り訂正符号器（２）１３で符号化率Ｒ２＝ｌ／ｊの畳み込み符号化が為され、ｊビットの符号化データが出力される。
【００６８】
そして、その結果、図２（ｂ）に示すように、誤り訂正符号器（１）１２で符号化された上位用のｉビットの符号化ビットと、誤り訂正符号器（２）１３で符号化された下位用のｊビットの符号化ビットとで構成される、ｍビットの符号化データがマッピング回路１４に入力される。
【００６９】
そして、マッピング回路１４において、入力された符号化データについて、変調における信号点の誤り耐性に対応したビット位置、即ち、高い符号化率で符号化された上位用のｉビットの符号化データは、誤り耐性の高いビット位置に、低い符号化率で符号化された下位用のｊビットのデータは、誤り耐性の低いビット位置にマッピングされて、シンボル単位で変調器２に入力され、変調器２で変調されて伝送路に送出される。
【００７０】
送信装置側の動作について、次のような具体例で説明する。
例えば変調器２における変調方式が１６ＱＡＭの場合で、図７に示したような符号ビットが使われるものとする。また、誤り訂正符号器（１）１２における符号化率Ｒ１を７／８（０．８７５）、誤り訂正符号器（２）１３における符号化率Ｒ２を２／３（約０．６６７）とする。
【００７１】
例えば入力される情報データを３７ビット単位で扱い、Ｓ／Ｐ変換器１１において、３７ビットの内の２１ビットを上位用ビット、残り１６ビットを下位用ビットとして分離し、パラレルに出力される。
【００７２】
上位用２１ビットは、誤り訂正符号器（１）１２において、高い符号化率７／８で符号化され、２４ビットの符号化データが出力される。
一方、下位用１６ビットは、誤り訂正符号器（２）１３において、低い符号化率２／３で符号化され、２４ビットの符号化データが出力される。
【００７３】
そして、マッピング回路１４において、誤り訂正符号器（１）１２から出力された高い符号化率の２４ビットの符号化データは、誤り耐性の高いビット位置（図７の例では、ａ，ｃ）に順にマッピングされ、誤り訂正符号器（２）１３から出力された低い符号化率の２４ビットの符号化データは、誤り耐性の低いビット位置（図７の例では、ｂ，ｄ）に順にマッピングされる。
【００７４】
これは、即ち、誤り訂正符号器（１）１２からの上位用の２４ビットの符号化データの内２ビットずつをＩ１，Ｑ１として変調器２に出力し、次に、誤り訂正符号器（２）１３からの下位用のｊビットの符号化データの内２ビットずつをＩ２，Ｑ２として変調器２に出力し、これを繰り返すことになる。
【００７５】
その結果、４ビット／シンボルずつ、それぞれ符号化率の異なる誤り訂正符号化データでマッピングされて、４８ビットの符号化データが１２シンボルとして変調器２で１６ＱＡＭ変調されて、伝送路に送出されることになる。
【００７６】
そして、伝送路からの伝送データが本発明の受信装置において復調器３で受信され復調されて、復調データがデマッピング回路４０でマッピング回路１４におけるマッピングと逆の動作によってデマッピングされ、上位用のｉビットの符号化データと、下位用のｊビットの符号化データとに分離されて、各々パラレルに出力される。
【００７７】
そして、上位用のｉビットの符号化データは、誤り訂正復号器（１）４１で誤り訂正復号されて、ｋビットの情報ビットとなり、下位用のｊビットは誤り訂正復号器（２）４２で誤り訂正復号されて、ｌビットの情報ビットとなり、Ｐ／Ｓ変換器４３でそれぞれが上位用ビット、下位用ビットとして合成され、ｎビットの情報データに再生されて出力されるようになっている。
【００７８】
尚、図１を用いた上記説明では、変調器２における変調方式が１６ＱＡＭの場合を意識して、変調におけるビット位置による誤り耐性の高低が２段階の場合で、送信装置における誤り訂正符号器及び受信装置における誤り訂正復号器を２組づつ設けた例で説明したが、本発明はこれに限定するものではなく、変調におけるビット位置による誤り耐性の高低が複数段階考えられる場合には、それに応じて、誤り訂正符号器及び誤り訂正復号器を複数組設け、それぞれで異なる符号化率を設定するものである。
【００７９】
そして、Ｓ／Ｐ変換器１１では、誤り訂正符号器の数及び各誤り訂正符号器に設定された符号化率に応じて、入力される情報データを複数に分離してパラレルに出力し、各誤り訂正符号器に入力するようにして、各誤り訂正符号器で異なる符号化率にて誤り訂正符号化し、マッピング回路１４では、各誤り訂正符号器から出力される符号化データを、変調におけるビット位置による誤り耐性の高低に応じてマッピングして、シンボル単位で変調器２に出力するものである。
【００８０】
また、受信装置においては、送信装置側に対応する形で、デマッピング回路４０、複数の誤り訂正復号器、Ｐ／Ｓ変換器４３を設けて動作させるようになっている。
【００８１】
具体例で説明すると、例えば、変調方式が６４ＱＡＭでは、従来技術でも説明したように、各信号点のビット位置（Ｉ１，Ｉ２，Ｉ３，Ｑ１，Ｑ２，Ｑ３）によって、上位ビットであるＩ１とＱ１のビットの誤り耐性は最も高く、中位ビットであるＩ２とＱ２のビットの誤り耐性は中位であり、またＩ３とＱ３のビットの誤り耐性は最も低いということで、ビット位置による誤り耐性の高低が３段階あるので、これに対応する形で、誤り訂正符号器及び誤り訂正復号器を３組設け、それぞれで異なる符号化率を設定し、それに応じて、Ｓ／Ｐ変換器１１、マッピング回路１４を動作させることになる。
【００８２】
本発明の実施の形態に係る送信装置及び受信装置によれば、変調器２における変調方式に応じ、誤り耐性が比較的高いと考えられるビットに割り当てるデータについても、誤り耐性に応じて比較的高い符号化率で誤り訂正符号化して伝送するので、符号化効率を低下させることなく誤り率特性を向上できる効果がある。
【００８３】
従来技術と具体例で比較すると、例えば変調器２における変調方式が１６ＱＡＭの場合で、図８に示した従来の第２の送信装置の構成により、誤り訂正符号器１５′における符号化率を１／２とすると、３ビットの情報データの内上位用２ビットは誤り訂正せずそのままとし、下位用１ビットについて符号化率１／２で符号化して２ビットの符号化ビットとし、合計４ビットが１シンボルとして変調されることになり、全体としての符号化効率は３／４（０．７５）となる。
【００８４】
それに対して、図１に示した本発明の送信装置の構成により、誤り訂正符号器（１）１２における符号化率Ｒ１を７／８、誤り訂正符号器（２）１３における符号化率Ｒ２を２／３とすると、３７ビットの情報データの内上位用２１ビットは、符号化率７／８で符号化して２４ビットの符号化ビットとし、下位用１６ビットは、符号化率２／３で符号化して２４ビットの符号化ビットとし、合計４８ビットを１２シンボルとして変調するので、全体としての符号化効率は３７／４４（約０．７７）となる。
【００８５】
また、別の比較例として、例えば変調器２における変調方式が６４ＱＡＭの場合で、各信号点のビット位置（Ｉ１，Ｉ２，Ｉ３，Ｑ１，Ｑ２，Ｑ３）に対して、上位ビットであるＩ１とＱ１のビットの誤り耐性が高く、残りＩ２，Ｉ３とＱ２，Ｑ３のビットの誤り耐性を低いとし、ビット位置による誤り耐性の高低が２段階と考えて構成する場合、図８に示した従来の第２の送信装置の構成により、誤り訂正符号器１５′における符号化率を１／２とすると、５ビットの情報データの内上位用４ビットは誤り訂正せずそのままとし、下位用１ビットについて符号化率１／２で符号化して２ビットの符号化ビットとし、合計６ビットが１シンボルとして変調されることになり、全体としての符号化効率は５／６（約０．８３３）となる。
【００８６】
それに対して、図１に示した本発明の送信装置の構成により、誤り訂正符号器（１）１２における符号化率Ｒ１を１５／１６、誤り訂正符号器（２）１３における符号化率Ｒ２を２／３とすると、６１ビットの情報データの内上位用４５ビットは、符号化率１５／１６で符号化して４８ビットの符号化ビットとし、下位用１６ビットは、符号化率２／３で符号化して２４ビットの符号化ビットとし、合計７２ビットを１２シンボルとして変調するので、全体としての符号化効率は６１／７２（約０．８４７）となる。
【００８７】
この比較から解るように、従来の第２の送信装置に比べて、本発明の送信装置では、全体としての符号化効率が大きくなり、これは即ち符号化で付加する冗長度を下げることになり、伝送効率を向上しながら、上位用ビットにも誤り訂正符号化を施して、誤り率特性を向上できる効果がある。
【００８８】
尚、変調におけるビット位置の誤り耐性の高低を３段階以上考える場合、誤り耐性の高い方のビットにマッピングするデータに対しては、必ずしも、誤り訂正を行う必要はない。即ち、上記変調におけるビット位置の誤り耐性の高低を３段階考える具体例において、誤り訂正符号器及び誤り訂正復号器は２組とし、最も誤り耐性の高い上位ビット（Ｉ１とＱ１）には、誤り訂正されていない情報データをそのままマッピングするようにしても構わない。
【００８９】
これにより、例えば多値ＱＡＭの多値が大きな数値である変調の場合に、従来技術において、誤り訂正符号化を施していた誤り耐性の低い下位ｎビットについて、均一の小さい符号化率で符号化を行うよりも、ｎビットを誤り耐性のレベルで複数に分けて下位と中位とし、異なる符号化率で誤り訂正符号化を施すようにしたほうが、全体としての符号化効率をおおきくして、伝送効率を向上できるものである。
【００９０】
尚、上記本発明の送信装置及び受信装置では、Ｓ／Ｐ変換器１１において、情報データを連続的に捉えて単純に上位用ｋビットと下位用ｌビットとに分離し、マッピング回路１４で、変調方式を意識して各誤り訂正符号器からの出力を変調における信号点の誤り耐性に対応したビット位置にマッピングするようにしたが、Ｓ／Ｐ変換器１１の段階で、変調における信号点の誤り耐性に対応したビット位置を意識して、入力される情報データを並び換えて分離し、マッピング回路１４では、信号点の誤り耐性に対応したビット位置を意識せず、単純にＳ／Ｐ変換器１１で行われた並び替えを戻すようにマッピングするようにしても構わない。但し、その場合には、受信装置側のデマッピング回路４０及びＰ／Ｓ変換器４３において、送信側に対応するデマッピング及び逆の並び替えを行って情報データを出力する必要がある。
【００９１】
また、従来の第２の送信装置及び受信装置及び本発明の送信装置及び受信装置に関する説明では、図７に示したＩＥＥＥ　Ｓｔｄ　８０２．１１ａ−１９９９に補足記載されているコンスタレーションのビット符号化例に基づき、ビット位置ａ，ｃは誤り耐性が高く、ビット位置ｂ，ｄは誤り耐性が低い場合で説明してきたが、特開２００１−１８６０２３号で説明されているような同一象限の信号点において、４つのビット位置における上位２ビットが同一の値であり、下位２ビットが異なる値を持つようなビット符号化例であれば、単純にＳ／Ｐ変換器１１で分離された上位用２ビット、下位用２ビットの各符号化データについて、マッピング回路１４でシンボルの上位２ビット、下位２ビットにマッピングすればよいことになる。
【００９２】
上記図１で説明した本発明の実施の形態に係る受信装置では、送信装置側における複数の異なる符号化率の誤り訂正符号器に対応付けて、複数の誤り訂正復号器４１，４２を設けているが、共通の復号器を用いて符号化率によって切り換える別の（第２の）実施の形態について、図３を使って説明する。図３は、本発明の第２の実施の形態に係る受信装置の構成例を示すブロック図である。尚、図１と同様の構成をとる部分については同一の符号を付して説明する。
【００９３】
本発明の第２の実施の形態に係る受信装置は、図３に示すように、復調器３と、制御部４４と、ビタビ復号器４６とから構成されている。
復調器３は、従来及び図１の復調器３と同様に、送信装置で行われた変調方式に対応して、受信信号を復調する復調器であり、復調データを出力するものである。
【００９４】
ビタビ復号器４６は、受信信号と想定される送信信号とを比較し、最も確からしい系列を受信信号として採用する最尤復号法の復号アルゴリズムとして一般的に知られているビタビ復号法を実現する復号器である。
但し、本発明のビタビ復号器４６では、復号すべき符号化データ（復調データ）の符号化率に基づく切り換え選択情報が入力され、入力された切り換え選択情報に従ってトレリスの設定を変更し、符号化率に応じたビタビ復号を行って復号データを出力する点が特徴である。
【００９５】
ここで、ビタビ復号器４６の概略構成について、図４を用いて簡単に説明する。図４は、本発明のビタビ復号器４６の概略構成を示すブロック図である。
本発明のビタビ復号器４６は、枝（メトリック）計算回路５１と、ＡＣＳ回路５２と、パスメモリ回路５３とから構成されている。
【００９６】
枝（メトリック）計算回路５１は、受信系列（符号化データ）から考えられる全てのパスについて、受信語とそのパスが持つ符号語との相関値（距離）を求める回路であり、受信系列から考えられるパスは、符号化の符号化率や拘束長、生成行列などによって決定されるものである。
【００９７】
特に本発明のビタビ復号器４６における枝（メトリック）計算回路５１では、外部から入力される符号化率に基づく情報であるところの切り換え選択情報に従って、パスが切り換えられ、符号化率に対応したパスで距離が求められる回路となっている。
【００９８】
ＡＣＳ回路５２は、枝（メトリック）計算回路５１で求めた相関値と、その時刻以前までに計算された各パスにおける距離の累計（メトリック）とを加算し、合流するパスの累計メトリック値を比較し、大きな値を有するパスを選択する回路である。
【００９９】
パスメモリ回路５３は、ＡＣＳ回路５２で選択されたパスに対応する状態を記憶し、最終的に最も大きな累計メトリック値を取りながら通ったパスの遷移を復号データとして出力する回路である。
【０１００】
制御部４４は、復調器３からの復調データ（符号化データ）を入力して記憶し、図１のデマッピング回路４０におけるデマッピングと同様のデータ並び替えを行って、復調データを上位用のｉビットの符号化データと、下位用のｊビットの符号化データとに分離し、分離した符号化データと、予め記憶しているその符号化データの符号化率に基づく切り換え選択情報をビタビ復号器４６に出力し、ビタビ復号器４６から出力され復号データを受け取って記憶し、上位用の復号データと下位用の復号データとを合成して、情報データを再生出力するものである。
つまり、図１におけるデマッピング回路４０とＰ／Ｓ変換器４３の役割と、ビタビ復号器４６における復号の際の符号化率を制御する役割とを備えるものである。
【０１０１】
尚、送信側のＳ／Ｐ変換器１１における分離が、情報データを連続的に捉え、単純に上位ｋビットと下位ｌビットの分離であったなら、制御部４４では、単純に上位用の復号データを出力し、続いて下位用の復号データを出力すれば、情報データが再生出力されることになる。
また、Ｓ／Ｐ変換器１１における分離が、変調における信号点の誤り耐性に対応したビット位置を意識した並び換えと分離であるならば、制御部４４では、ビタビ復号器４６からの上位用の復号データと下位用の復号データとを一旦記憶し、Ｓ／Ｐ変換器１１における並び換えの逆の並び替えを行って、情報データを再生出力することになる。
【０１０２】
本発明の第２の実施の形態に係る受信装置の動作は、伝送路からの伝送データが本発明の受信装置において復調器３で受信され復調されて、復調データが制御部４４に入力される。
【０１０３】
制御部４４では、復調データ（符号化データ）が一旦記憶されて、マッピング回路１４におけるマッピングと逆の動作によって、上位用のｉビットの符号化データと、下位用のｊビットの符号化データとに分離される。
【０１０４】
そして、制御部４４からは、まず、分離した符号化データの上位用の符号化データと、予め記憶している当該符号化データの符号化率（Ｒ１とする）に基づく切り換え選択情報とがビタビ復号器４６に出力され、ビタビ復号器４６では、入力される上位用の符号化データに対して、符号化率（Ｒ１）に対応した通常のビタビ復号動作を行い、誤り訂正された復号データが制御部４４に返される。
【０１０５】
次に、制御部４４からは、分離した符号化データの下位用の符号化データと、予め記憶している当該符号化データの符号化率（Ｒ２とする）に基づく切り換え選択情報とがビタビ復号器４６に出力され、ビタビ復号器４６では、入力される下位用の符号化データに対して、符号化率（Ｒ２）に対応した通常のビタビ復号動作を行い、誤り訂正された復号データが制御部４４に返される。
【０１０６】
そして、制御部４４では、上位用の復号データと下位用の復号データとが合成されて、情報データが再生出力されるようになっている。
【０１０７】
これまでの説明では、送信装置と受信装置とを別々の構成としていたが、送受信が可能な通信装置においては、上記送信装置の構成と受信装置の構成の両方を備えて、送受信の双方を実現する。
【０１０８】
本発明の誤り訂正符号化／復号化方法によれば、誤り訂正符号化において、送信データ系列を複数に分離し、分離したデータ系列をそれぞれ異なる符号化率で誤り訂正符号化し、変調におけるビット位置による誤り耐性の高低に基づき、高い符号化率の符号化データは、誤り耐性の高いビット位置にマッピングし、低い符号化率の符号化データは、誤り耐性の低いビット位置にマッピングし、誤り訂正復号化において、復調されたデータを誤り訂正符号化におけるマッピングに対応してデマッピングし、デマッピングされたそれぞれ異なる符号化率の符号化データを、誤り訂正符号化における符号化率に対応して誤り訂正復号化し、復号されたデータを誤り訂正符号化における分離に対応して合成し、送信データを再生するので、変調におけるビット位置による誤り耐性の高低に基づき、誤り耐性の高いビット位置にマッピングするデータについても、高い符号化率ではあるが誤り訂正符号化を行うので、伝送効率をそれほど劣化することなく、場合によっては、全体としての符号化効率を大きくして伝送効率を向上しながら、且つ誤り率特性を向上できる効果がある。
【０１０９】
本発明の送信装置では、Ｓ／Ｐ変換器１１で送信データ系列を複数に分離し、複数設けた誤り訂正符号器（１）１２，誤り訂正符号器（２）１３で分離したデータ系列をそれぞれ異なる符号化率で誤り訂正符号化し、マッピング回路１４で変調におけるビット位置による誤り耐性の高低に基づき、高い符号化率の符号化データは、誤り耐性の高いビット位置にマッピングし、低い符号化率の符号化データは、誤り耐性の低いビット位置にマッピングし、変調器２がマッピングされたデータを変調して送信するので、変調におけるビット位置による誤り耐性の高低に基づき、誤り耐性の高いビット位置にマッピングするデータについても、高い符号化率ではあるが誤り訂正符号化を行うので、伝送効率をそれほど劣化することなく、場合によっては、全体としての符号化効率を大きくして伝送効率を向上しながら、誤り訂正符号化できる効果がある。
【０１１０】
本発明の受信装置では、復調器３で送信された信号を受信し復調し、デマッピング回路４０で送信側におけるマッピングに対応してデマッピングし、誤り訂正復号器（１）４１、誤り訂正復号器（２）４２でデマッピングされたそれぞれ異なる符号化率の符号化データを、送信側における符号化率に対応して復号し、Ｐ／Ｓ変換器４３で復号されたデータを送信側における分離に対応して合成し送信データを再生するものなので、伝送効率をそれほど劣化することなく、誤り率特性を向上できるものである。
【０１１１】
本発明の第２の実施の形態に係る受信装置によれば、送信側における複数の異なる符号化率の誤り訂正符号器に対応する誤り訂正復号器として、共通のビタビ復号器４６を用い、制御部４４が復調データ（符号化データ）をマッピング回路１４に対応して分離し、分離された復調データ（符号化データ）と、その符号化率に基づく切り換え選択情報をビタビ復号器４６に出力することによって、ビタビ復号器４６で符号化率に応じた復号化を行って復号データを出力するので、符号化率の異なる誤り訂正符号器に対して、同数の誤り訂正復号器を設ける必要が無く、１台の誤り訂正復号器で複数の符号化率に対する復号化を実現して、受信装置の構成（回路規模）をさほど増大することなく、符号化率の異なる複数の符号化に対応できる効果がある。
【０１１２】
本発明の誤り訂正符号化／復号化方法及び送信装置及び受信装置をソフトウェア無線に活用する際には、各構成の機能をソフトウェアで実現し、例えば、切り換えられた変調器２における変調方式に応じて、変調におけるビット位置による誤り耐性の高低に基づき、異なる符号化率の符号化を施してから変調して送信するようにすれば、伝送効率をそれほど劣化することなく、誤り率特性を向上できるものである。
【０１１３】
【発明の効果】
本発明によれば、送信側で送信データ系列を複数に分離し、分離したデータ系列をそれぞれ異なる符号化率で誤り訂正符号化し、変調におけるビット位置による誤り耐性の高低に基づき、高い符号化率の符号化データは、誤り耐性の高いビット位置にマッピングし、低い符号化率の符号化データは、誤り耐性の低いビット位置にマッピングし、受信側で復調されたデータを送信側におけるマッピングに対応してデマッピングし、デマッピングされたそれぞれ異なる符号化率の符号化データを、送信側における符号化率に対応して誤り訂正復号化し、復号されたデータを合成し、送信データを再生する訂正符号化／復号化方法としているので、伝送効率をそれほど劣化することなく、誤り率特性を向上できる効果がある。
【０１１４】
本発明によれば、データ分離手段で送信データ系列を複数に分離し、符号化手段で分離したデータ系列をそれぞれ異なる符号化率で誤り訂正符号化し、マッピング手段で変調におけるビット位置による誤り耐性の高低に基づき、高い符号化率の符号化データは、誤り耐性の高いビット位置にマッピングし、低い符号化率の符号化データは、誤り耐性の低いビット位置にマッピングし、変調送信手段がマッピングされたデータを変調して送信する送信装置としているので、伝送効率をそれほど劣化することなく、誤り率特性を向上できる効果がある。
【０１１５】
本発明によれば、受信復調手段で送信された信号を受信して復調し、デマッピング手段で送信側におけるマッピングに対応してデマッピングし、復号化手段でデマッピングされたそれぞれ異なる符号化率の符号化データを、送信側における符号化率に対応して復号し、データ合成手段で復号されたデータを送信側における分離に対応して合成し、送信データを再生する受信装置としているので、伝送効率をそれほど劣化することなく、誤り率特性を向上できる効果がある。
【０１１６】
本発明によれば、受信復調手段で送信された信号を受信して復調し、制御手段で復調されたデータを記憶し、送信側におけるマッピングに対応して、同一の符号化率の符号化データに分離し、各符号化率の符号化データと、符号化データの符号化率に基づく情報とをビタビ復号器に出力し、ビタビ復号器で、符号化データと共に入力される符号化率に基づく情報に従って、符号化率に対応して最も尤度の高い系列を推定して誤り訂正された復号データを出力し、制御手段が、ビタビ復号器から出力される復号データを記憶し、復号されたデータを送信側における分離に対応して合成し、送信データを再生する受信装置としているので、符号化率の異なる誤り訂正符号器に対して、同数の誤り訂正復号器を設ける必要が無く、１台の誤り訂正復号器で複数の符号化率に対する復号化を実現して、受信装置の構成をさほど増大することなく、また伝送効率をそれほど劣化することなく、誤り率特性を向上できる効果がある。
【図面の簡単な説明】
【図１】本発明に係る送信装置及び受信装置の構成ブロック図である。
【図２】本発明の送信装置及び受信装置における送信情報の様子を示す説明図である。
【図３】本発明の第２の実施の形態に係る受信装置の構成例を示すブロック図である。
【図４】本発明のビタビ復号器の概略構成を示すブロック図である。
【図５】従来の第１の送信装置及び受信装置の概略構成例を示すブロック図である。
【図６】従来の第１の送信装置及び受信装置における送信情報の様子を示す説明図である。
【図７】１６ＱＡＭにおけるＩＱ平面での信号配置図である。
【図８】従来の第２の送信装置及び受信装置の概略構成例を示すブロック図である。
【図９】従来の第２の送信装置及び受信装置における送信情報の様子を示す説明図である。
【符号の説明】
１…データ分離符号器、　２…変調器、　３…復調器、　４…データ分離復号器、　１１…Ｓ／Ｐ変換器、　１２…誤り訂正符号器（１）、　１３…誤り訂正符号器（２）、　１４…マッピング回路、　１５，１５′…誤り訂正符号器、　４０…デマッピング回路、　４１…誤り訂正復号器（１）、　４２…誤り訂正復号器（２）、　４３…Ｐ／Ｓ変換器、　４４…制御部、　４５，４５′…誤り訂正復号器、　４６…ビタビ復号器、　５１…枝（メトリック）計算回路、　５２…ＡＣＳ回路、　５３…パスメモリ回路
【図１】
2004023691.tif 000003
【図２】
2004023691.tif 000004
【図３】
2004023691.tif 000005
【図４】
2004023691.tif 000006
【図５】
2004023691.tif 000007
【図６】
2004023691.tif 000008
【図７】
2004023691.tif 000009
【図８】
2004023691.tif 000010
【図９】
2004023691.tif 000011