(57)【要約】【課題】担当者の経験に頼らずに条件出しバッチ回数を減少させ、バッチ内の基板の膜厚を均一化させることができる半導体装置の製造方法を提供する。【解決手段】バッチ処理に先立って炉内温度データを取得し（ステップＳ１０）、取得された炉内温度データから干渉行列Ｍを演算する（ステップＳ１２）。次に２回のバッチ処理を実行し（ステップＳ１４）、基板の成膜速度を測定する（ステップＳ１６）。次に２回のバッチ処理で得られた各ヒータゾーンの設定温度及び基板の成膜速度の関係から、目標とする成膜速度を得るための各ヒータゾーンの設定温度を算出する（ステップＳ２０）。算出された各ヒータゾーンの設定温度により第３回目のバッチ処理を実行する（ステップＳ２２）。【選択図】　　　　　図４
2004071987.tif 000002
【特許請求の範囲】
【請求項１】
複数のゾーンに分割されたヒータを有する反応炉内で複数枚の基板を加熱してバッチ処理する半導体装置の製造方法であって、
前記反応炉内で複数枚の基板をバッチ処理する第１のバッチ処理工程と、
この第１のバッチ処理工程における基板の成膜速度を測定する工程と、
前記第１のバッチ処理工程の後に、前記反応炉内で複数枚の基板をバッチ処理する第２のバッチ処理工程と、
この第２のバッチ処理工程における基板の成膜速度を測定する工程と、
前記第１のバッチ処理工程における各ヒータゾーンの設定温度及び基板の成膜速度と、前記第２のバッチ処理工程における各ヒータゾーンの設定温度及び基板の成膜速度とを含むデータに基づいて、目標とする成膜速度を得るための各ヒータゾーンの設定温度を算出する算出工程と、
各ヒータゾーンの温度を、前記算出工程により算出した設定温度に設定して前記反応炉内で複数の基板をバッチ処理する第３のバッチ工程と、
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＶＤ装置等により成膜処理を行う半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
例えばバッチ式ＣＶＤ装置においては、複数のゾーンに分割されたヒータを有する反応炉内で複数枚の基板を加熱してバッチ処理するようになっている。反応炉内の複数の基板に対して成膜処理する場合は、各基板の膜厚を均一にする必要がある。基板の膜厚を均一にするための要素の一つとして加熱温度があり、そのためには各ヒータゾーンの設定温度を調節する。
【０００３】しかしながら、従来においては、ヒータゾーンの設定温度の調節は、過去のデータや担当者の経験に基づいて行っており、経験の浅い担当者であると、最適な設定温度を導くための条件出しバッチを数多く繰り返す必要があった。経験を積むにつれて、条件出しバッチ回数は減少するものの、個人差があるという問題点があった。
【０００４】
【発明が解決しようとする課題】
本発明は、前述した従来の問題点を解消し、担当者の経験に頼らずに条件出しバッチ回数を減少させ、バッチ内の基板の膜厚を均一化させることができる半導体装置の製造方法を提供することを目的としている。
【０００５】
【課題を解決するための手段】
上記課題を解決するため、本発明の特徴とするところは、複数のゾーンに分割されたヒータを有する反応炉内で複数枚の基板を加熱してバッチ処理する半導体装置の製造方法であって、前記反応炉内で複数枚の基板をバッチ処理する第１のバッチ処理工程と、この第１のバッチ処理工程における基板の成膜速度を測定する工程と、前記第１のバッチ処理工程の後に、前記反応炉内で複数枚の基板をバッチ処理する第２のバッチ処理工程と、この第２のバッチ処理工程における基板の成膜速度を測定する工程と、前記第１のバッチ処理工程における各ヒータゾーンの設定温度及び基板の成膜速度と、前記第２のバッチ処理工程における各ヒータゾーンの設定温度及び基板の成膜速度とを含むデータに基づいて、目標とする成膜速度を得るための各ヒータゾーンの設定温度を算出する算出工程と、各ヒータゾーンの温度を、前記算出工程により算出した設定温度に設定して前記反応炉内で複数の基板をバッチ処理する第３のバッチ工程と、を有する半導体装置の製造方法にある。
【０００６】第１のバッチ処理工程前の事前処理として、各ヒータゾーンの設定温度と基板モニタ位置温度との関係を求める温度関係演算工程を設けることが好ましい。この温度関係演算工程における各ヒータゾーンの設定温度と基板モニタ位置温度との関係は、干渉行列を用いることによって求めることができる。ここで、干渉行列とは、ヒータゾーンの設定温度を単位温度変化させた場合の基板モニタ位置温度の変化量との関係を行列として表したものである。この干渉行列は、各ヒータゾーンの設定温度を変化させた場合の基板モニタ位置の温度変化をプロファイル熱電対等により測定することによって求めることができる。この干渉行列を求めれば、その転置行列を用いて目標とする基板モニタ位置温度に対する各ヒータゾーンの設定温度を予想することができる。
【０００７】温度と成膜速度との関係は、単純に直線関係には無いが、数°Ｃの範囲であれば直線近似することが可能である。そこで、単位温度当りの成膜速度の変化量が直線的に近似するとみなし、第１のバッチ処理工程の基板モニタ位置温度及び成膜速度と、第２のバッチ処理工程の基板モニタ温度及び成膜速度とから、目標とする成膜速度を得るための基板モニタ位置温度を求めることができる。そして、前述した温度関係演算工程で求めた干渉行列を用いて基板モニタ位置温度を各ヒータゾーンの設定温度に変換し、目標とする各ヒータゾーンの設定温度を求めることができる。ただし、温度と成膜速度との関係を求めるに当っては、直線近似ばかりではなく、様々な近似方法を採用することができるものである。
【０００８】
【発明の実施の形態】
次に本発明の実施形態を図面に基づいて説明する。
図１は、本発明の実施形態に係る半導体処理システム１０を示す構成図である。
半導体処理システム１０は、コンピュータ１２と、このコンピュータ１２からの指令により作動する成膜制御装置１４と、この成膜制御装置１４によって制御される成膜装置１６と、この成膜装置１６によって成膜済み基板１８の膜厚を測定する膜厚測定装置２０とを有する。
【０００９】図２は、成膜装置１６の一例を示す断面図である。成膜装置１６は、例えばバッチ式ＣＶＤ装置であり、縦長の反応炉２２を有し、この反応炉２２は、反応管２４と、この反応管２４の周囲に配置されたヒータ２６とを有する。反応管２４内には、基板支持体（ボート）２８が挿入されるようになっている。この基板支持体２８は、ほぼ水平方向で縦方向に並設されるように多数の基板３０を支持する。また、反応管２４内には、図示しない処理ガスを導入する導入管と、処理ガスを排気する排気管とが接続されており、ヒータ２６による加熱下において処理ガス（成膜ガス）が導入され、基板３０に対する成膜が行われる。
【００１０】ヒータ２６は、縦方向に配置された例えば５つのものからなり、これらヒータ２６により例えば５つのヒータゾーンＵ、ＣＵ、ＣＣ、ＣＬ、Ｌが形成される。これら５つのヒータ２６のそれぞれには、ヒータ用熱電対３２が設けられており、このヒータ用熱電対３２によりヒータ２６の温度が検出される。各ヒータ２６には、成膜制御装置１４から個別に高周波電力が印加され、ヒータ用熱電対３２により検出されたヒータ２６による加熱温度が成膜制御装置１４にフィードバックされる。
【００１１】反応管２４内には、縦方向で所定間隔を隔てた基板３０に対応して例えば７つの基板モニタ位置ｘ１〜ｘ７が設定されている。実際の成膜処理を行う前の準備段階でこれら７つの基板モニタ位置ｘ１〜ｘ７の温度が測定される。この基板モニタ位置の温度は、前述したコンピュータからの指令で作動するオートプロファイラ３４により測定される。オートプロファイラ３４は、準備段階で反応炉２２に設置され、その後は取り外される。オートプロファイラ３４は、プロファイル熱電対３６を有し、このプロファイル熱電対３６を一定速度で降下させ、基板モニタ位置ｘ１〜ｘ７の温度が測定される。
【００１２】図３において、プロファイル熱電対３６の具体例が示されている。プロファイル熱電対３６は、石英や炭化珪素等からなる封入管３８を有し、この封入管３８内に複数の熱電対素子４０が配置されている。封入管３８の一端は、封入部４２により封入され、この封入部４２を介して熱電対素子４０からの配線４４が引き出されているものである。
【００１３】次に、図４に基づいて、上述した半導体処理システムを用いた半導体装置の製造方法について説明する。
【００１４】図４において、まず炉内温度データを取得する（ステップＳ１０）。
炉内温度データの取得は、初めに各ヒータゾーンの温度を例えば７７０°Ｃというようにフラットな状態に設定する。この状態で前述したオートプロファイラ３４によりプロファイル熱電対３６を一定速度で降下させ、基板モニタ位置ｘ１〜ｘ７の温度を測定する。次にヒータゾーンＵ、ＣＵ、ＣＣ、ＣＬ、Ｌの一つを例えば１０°Ｃ上昇させて７８０°Ｃに設定し、同様にオートプロファイラ３４によりプロファイル熱電対３６を一定速度で降下させ、基板モニタ位置ｘ１〜ｘ７の温度を測定する。これを全てのヒータゾーンＵ、ＣＵ、ＣＣ、ＣＬ、Ｌについて行う。
【００１５】ステップＳ１０により得られた炉内温度データはコンピュータ１２に送られ、このコンピュータ１２により干渉行列Ｍを演算する（ステップ１２）。この干渉行列Ｍの演算は次のようにして行われる。
【００１６】ステップＳ１０で得られた結果から基板モニタ位置ｘ１〜ｘ７の温度変化を読み取り、この読み取った基板モニタ位置ｘ１〜ｘ７の温度変化を、各ヒータゾーンＵ、ＣＵ、ＣＣ、ＣＬ、Ｌの温度が＋１°Ｃ変化したとした場合の変化量に換算し、干渉行列Ｍを作成する。
【００１７】即ち、基板モニタ位置ｘ点での温度Ｔｘを５つのヒータゾーンの設定温度ＴＵ，ＴＣＵ，ＴＣ，ＴＣＬ，ＴＬと基準温度Ｔ０を用いて次の式▲１▼のように定義する。
【００１８】
【数１】
2004071987.tif 000003
【００１９】ここで、ａｘ，ｂｘ，ｃｘ，ｄｘ，ｅｘは、ヒータゾーンの設定温度ＴＵ，ＣＵ，ＴＣ，ＴＣＬ，ＴＬと基準温度Ｔ０の温度を１°Ｃ変化させたときの基板モニタ位置ｘ点における温度変化量である。
【００２０】この実施形態のように、基板モニタ位置が７つの場合は、各基板モニタ位置ｘｉ（ｉ＝１〜７）における温度は次の式▲２▼のようにして表すことができる。
【００２１】
【数２】
2004071987.tif 000004
このようにして得られた行列Ｍが干渉行列である。
【００２２】次に基板支持体２８に基板３０を載置し、第１回目のバッチ処理を実施する（ステップＳ１４）。この第１回目のバッチ処理においては、ヒータゾーンの設定温度ＴＵ，ＣＵ，ＴＣ，ＴＣＬ，ＴＬは、基準温度（例えば７７０°Ｃ）から大きく外れない範囲（例えば±３０°Ｃ以内）で適当に設定する。なお、ここでは、後述する第３回目のバッチ処理以降で製造する半導体装置の製造工程と同様の処理ガス（成膜ガス）を用い、同様のガス流量及びガス圧力とする。
【００２３】この第１回目のバッチ処理が終了すると、基板モニタ位置ｘ１〜ｘ７に載置された成膜済み基板１８の膜厚を膜厚測定装置２０で測定し、成膜に要した時間で割って成膜速度を得る（ステップＳ１６）。
【００２４】次にステップＳ１８において、バッチ処理が２回目であるか否かが判定され、２回目ではないと判定された場合は、ステップＳ１４に戻り、第２回目のバッチ処理を実施する。この第２回目のバッチ処理においては、第１回目の成膜速度のばらつきを考慮してより成膜速度が均一になるようにヒータゾーンの設定温度ＴＵ，ＣＵ，ＴＣ，ＴＣＬ，ＴＬを設定する。ただし、この第２回目のバッチ処理におけるヒータゾーンの設定温度は、第１回目のバッチ処理における各ヒータゾーンの設定温度と近い温度、例えば±５°Ｃの範囲内で設定することが好ましい。
【００２５】この第２回目のバッチ処理が終了すると、第１回目のバッチ処理後と同様に基板モニタ位置ｘ１〜ｘ７に載置された成膜済み基板１８の膜厚を膜厚測定装置２０で測定し、成膜に要した時間で割って成膜速度を得る（ステップＳ１６）。
【００２６】そして、次のステップＳ１８において、第２回目のバッチ処理が終了したと判断された場合は、次のステップＳ２０に進み、目標とする成膜速度を得るための各ヒータゾーンの設定温度ＴＵ，ＴＣＵ，ＴＣ，ＴＣＬ，ＴＬを算出する。
【００２７】この算出は次のようにして行われる。
温度と成膜速度との関係は単純に直線関係には無いが、数°Ｃの範囲内であれば直線で近似することも可能である。つまり、２バッチ分の成膜データがあれば、それぞれの温度Ｔｘ及び成膜速度ｒｘとの差から目的の成膜速度ｒ０にするための設定温度が予測できる。即ち、次の表１のような結果が得られたとき、次の式▲３▼なる関係を得ることができる。
【００２８】
【表１】
2004071987.tif 000005
【００２９】
【数３】
2004071987.tif 000006
【００３０】また、式▲２▼により、求められた各基板モニタ位置における炉内温度は転置行列Ｍｔを用いて次の式▲４▼により各ヒータゾーンの設定温度Ｔｙに変換することができる。
【００３１】
【数４】
2004071987.tif 000007
【００３２】このようにして算出された目標とする成膜速度を得るための各ヒータゾーンの設定温度Ｔｙが求められたならば、次に第３回目のバッチ処理を実施する（ステップＳ２２）。この第３回目のバッチ処理は、各ヒータゾーンを温度Ｔｙに設定し、実際に処理すべき基板３０を基板支持体２８に載置して処理を実行する。そして、次のステップＳ２４において、前述した成膜済み基板１８の膜厚を膜厚測定装置２０で測定し、実際の成膜速度が目標通りになされたかを検査して処理を終了する。
【００３３】
【実施例】
次に実施例について説明する。
前述した縦型ＣＶＤ装置において、事前に温度測定を行った結果から次の干渉行列Ｍを得た。
【数５】
2004071987.tif 000008
【００３４】ここで、第１回目のバッチ処理と第２回目のバッチ処理の各ヒータゾーンの設定温度と成膜速度は表２のようになった。
【表２】
2004071987.tif 000009
【００３５】これらのデータを基に式▲２▼、▲３▼及び▲４▼を用いて各ヒータゾーンの設定温度Ｔｙを算出し、表３の結果を得た。
【表３】
2004071987.tif 000010
【００３６】この結果を受けて第３回目のバッチ処理を実施し、表４の結果を得た。
【表４】
2004071987.tif 000011
この結果、成膜速度は、バッチ内において０．８％のばらつきに抑えることができ、目標とする基板成膜速度の均一性が得られた。
なお、温度が上昇しているにも関わらず、成膜速度が減少している等の異常系に対しては、値を返さない（変化量を０）として処理することができる。
【００３７】なお、上記実施形態及び実施例においては、第１のバッチ処理工程における各ヒータゾーンの設定温度及び基板の成膜速度と、第２のバッチ処理工程における各ヒータゾーンの設定温度及び基板の成膜速度とから目標とする成膜速度を得るための各ヒータゾーンの設定温度を算出しているが、他のデータ、例えば成膜ガスの流量や圧力等のデータを加えて各ヒータゾーンの設定温度を算出することもできる。また、２回のバッチ処理工程の結果から目標とする成膜速度を得るための各ヒータゾーンの設定温度を算出しているが、より精度を上げるために３回以上バッチ処理を行ってもよい。
【００３８】以上のように、本発明は、特許請求の範囲に記載した事項を特徴とするが、さらに次のような実施形態が含まれる。
（１）前記算出手段工程は、第１のバッチ処理工程における各ヒータゾーンの設定温度と成膜速度と、第２のバッチ処理工程における各ヒータゾーンの設定温度と成膜速度とから、単位温度当りの成膜速度の変化量を直線的に近似する工程を有することを特徴とする請求項１記載の半導体装置の製造方法。
（２）前記第１のバッチ処理工程の前に、各ヒータゾーンの設定温度と基板モニタ位置温度との関係を求める温度関係演算工程を設けたことを特徴とする請求項１又は（１）記載の半導体装置の製造方法。
（３）温度関係演算工程は、各ヒータゾーンの設定温度を単位温度変化させた場合の基板モニタ位置温度の変化量との関係を行列として表す干渉行列を用いることを特徴とする（２）記載の半導体装置の製造方法。
（４）前記算出手段工程は、第１のバッチ処理工程における基板モニタ温度と成膜速度と、第２のバッチ処理工程における基板モニタ温度と成膜速度とから、単位温度当りの成膜速度の変化量を直線的に近似して目標とする基板モニタ温度を求める工程と、目標とする基板モニタ温度を目標とする各ヒータゾーンの設定温度に変換する工程とを有することを特徴とする（４）記載の半導体装置の製造方法。
（５）目標とする基板モニタ温度を目標とする各ヒータゾーンの設定温度への変換は、干渉行列の転置行列を用いて演算して行うことを特徴とする（５）記載の半導体装置の製造方法。
【００３９】
【発明の効果】
以上述べたように、本発明によれば、複数回のバッチ処理の結果に基づいて目標とする成膜速度を得るための各ヒータゾーンの設定温度を算出するようにしたので、条件出しバッチ回数を減少させ、バッチ内の基板の膜厚を均一化させることができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体処理システムの構成図である。
【図２】本発明の実施形態に係る成膜装置を示す断面図である。
【図３】本発明の実施形態に用いたプロファイル熱電対の側面図である。
【図４】本発明の実施形態に係る処理フローを示すフローチャートである。
１０　　半導体処理システム
１２　　コンピュータ
１４　　成膜制御装置
１６　　成膜装置
１８　　処理済み基板
２０　　膜厚測定装置
２２　　反応炉
２６　　ヒータ
３０　　基板
３２　　ヒータ用熱電対
３４　　オートプロファイラ
３６　　プロファイル熱電対
【図１】
2004071987.tif 000012
【図２】
2004071987.tif 000013
【図３】
2004071987.tif 000014
【図４】
2004071987.tif 000015