(57)【要約】【課題】ＭＯＳＦＥＴをオンからオフとする場合、ゲートに残留する不要な電荷を瞬時に引き抜くことができ、かつこのために発振器のインピーダンスを低いものとする必要のないＭＯＳＦＥＴのドライバ回路を提供すること。【解決手段】ＭＯＳＦＥＴ９のゲートに抵抗６を通じて接続されると共に、ゲートに電圧を供給する第１のトランジスタ３と、ＭＯＳＦＥＴ９のゲートに接続されると共に、ゲートに残留した電荷を引き抜く第２のトランジスタ４とを備える。ＭＯＳＦＥＴ９をオフとする場合、信号発振器５は、第１のトランジスタ３をオフとすると共に第２のトランジスタ４にオン信号を与える。【選択図】              図１
2004343336.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳＦＥＴのゲートに抵抗を通じて接続されると共に、前記ゲートに電圧を供給する第１のトランジスタと、前記ＭＯＳＦＥＴのゲートに接続されると共に、前記ゲートに残留した電荷を引き抜く第２のトランジスタと、前記ＭＯＳＦＥＴをオンとする場合、前記第１のトランジスタにオン信号を与えると共に前記第２のトランジスタをオフとし、前記ＭＯＳＦＥＴをオフとする場合、前記第１のトランジスタをオフとすると共に前記第２のトランジスタにオン信号を与える信号発生器とを有することを特徴とするＭＯＳＦＥＴのドライバ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、信号発生器の信号に呼応してＭＯＳＦＥＴを駆動するＭＯＳＦＥＴのドライバ回路に関するものである。
【０００２】
【従来の技術】
インバータ利用製品の増加に伴いこのスイッチ素子としてＭＯＳＦＥＴを使用している製品が増えてきている。また、ＭＯＳＦＥＴのゲート電圧を増減するだけでオンオフできるＭＯＳＦＥＴも豊富に作られるようになっている。
【０００３】
図３は、信号発生器の信号に呼応してＭＯＳＦＥＴを駆動する従来のＭＯＳＦＥＴのドライバ回路を示す回路図である。図３の従来のＭＯＳＦＥＴのドライバ回路３０は、補助電源２、トランジスタ３１、トランジスタ３２、発振器３３を有しており、発振器３３の信号に呼応してＮチャンネルＭＯＳＦＥＴ９を駆動するものを示している。
【０００４】
補助電源２は、ＭＯＳＦＥＴ９のゲートＧにＭＯＳＦＥＴ９を駆動する電圧を供給するものである。補助電源２の電源供給ライン１３はＮＰＮ型のトランジスタ３１のコレクタに接続され、該トランジスタ３１のエミッタはＭＯＳＦＥＴ９のゲートＧに接続されている。また、ＰＮＰ型のトランジスタ３２のエミッタは、ＭＯＳＦＥＴ９のゲートＧに接続され、トランジスタ３２のコレクタは、グランド接地ライン１４に接続されている。発振器３３の信号出力ラインは抵抗３４の一端に接続され、該抵抗３４の他端は２つに分岐し、１つはトランジスタ３１のベースに接続され、他の１つはトランジスタ３２のベースに接続されている。このため、前述したトランジスタ３１，３２は、発振器３３の信号出力によってオンオフ制御される。
【０００５】
また、図３の右側部分は、ＭＯＳＦＥＴ９をスイッチ素子として動作する回路を表しており、ＭＯＳＦＥＴ９のドレインＤに、負荷１０及びインダクタンス成分１１が直列に接続されると共に電源１２の供給ラインに接続されている。また、ＭＯＳＦＥＴ９のソースＳはグランド接地ライン１４に接続されている。
【０００６】
以上のように構成された図３に示す従来のＭＯＳＦＥＴのドライバ回路３０の動作について説明する。発振器３３の出力がオンすると、抵抗３４を通じてトランジスタ３１にべース電流が流れ、流れたべース電流の大きさに応じたコレクタ電流が流れ、ＭＯＳＦＥＴ９のゲートＧに電荷が充電される。このことで、ＭＯＳＦＥＴ９はオンし、電源１２から負荷１０に電力を供給する。一方、トランジスタ３２は、エミッタの電位がベースの電位よりも低いため、逆方向バイアスがかかっておりオフである。
【０００７】
次に、発振器３３の出力がオフになると、ＭＯＳＦＥＴ９のゲートＧに残留した電荷は、トランジスタ３１のエミッタからべースを通し、さらに抵抗３４を通して放電を開始し、トランジスタ３１をオフにする。続けて、トランジスタ３２のエミッタからべースに向けてベース電流が流れ、トランジスタ３２はオンし、この時に流れるべース電流に応じたコレクタ電流が流れ、ＭＯＳＦＥＴ９のゲートの電荷は急速に放電し、ＭＯＳＦＥＴ９のドレイン電流が停止するピンチオフ電圧ＶＤＳ以下になるとＭＯＳＦＥＴをオフする。このことで、負荷１０へ供給していた電力は遮断される。
【０００８】
トランジスタ３２に流れるべース電流は、ＭＯＳＦＥＴ９のゲート電圧がピンチオフ電圧ＶＤＳに近づくにつれて減少する。また、この減少はトランジスタ３２のべース・エミッタ間の電圧降下もあって更にべース電流が急速に減少するため、これを補償するように抵抗３４の抵抗値は小さい値に選定される。このため、発振器３３の出力インピーダンスは小さいものが必要であった。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、ＭＯＳＦＥＴをオンからオフとする場合、ゲートに残留する不要な電荷を瞬時に引き抜くことができ、かつこのために発振器のインピーダンスを低いものとする必要のないＭＯＳＦＥＴのドライバ回路を提供することにある。
【００１０】
【課題を解決するための手段】
請求項１に記載のＭＯＳＦＥＴのドライバ回路は、上記課題を解決するために、ＭＯＳＦＥＴのゲートに抵抗を通じて接続されると共に、前記ゲートに電圧を供給する第１のトランジスタと、前記ＭＯＳＦＥＴのゲートに接続されると共に、前記ゲートに残留した電荷を引き抜く第２のトランジスタと、前記ＭＯＳＦＥＴをオンとする場合、前記第１のトランジスタにオン信号を与えると共に前記第２のトランジスタをオフとし、前記ＭＯＳＦＥＴをオフとする場合、前記第１のトランジスタをオフとすると共に前記第２のトランジスタにオン信号を与える信号発生器とを有することを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図１は、実施形態におけるＭＯＳＦＥＴのドライバ回路を含む回路図である。なお、図１は、ＮチャンネルＭＯＳＦＥＴを駆動するように構成したものである。図１において、ＭＯＳＦＥＴのドライバ回路１は、補助電源２、トランジスタ（ＰＮＰ型）３、トランジスタ（ＮＰＮ型）４、発振器５を有する。
【００１２】
補助電源２は、ＭＯＳＦＥＴ９のゲートＧにＭＯＳＦＥＴ９を駆動する電圧を供給するものである。補助電源２の電源供給ライン１３はトランジスタ３のエミッタに接続され、該トランジスタ３のコレクタは抵抗６を通じてＭＯＳＦＥＴ９のゲートＧに接続されている。このため、トランジスタ３がオンとなる場合、補助電源２の電圧が、抵抗６を通じてＭＯＳＦＥＴ９のゲートＧに供給される。この実施形態におけるトランジスタ３は、請求項１に記載の第１のトランジスタを構成するものである。
【００１３】
トランジスタ４のコレクタは、ＭＯＳＦＥＴ９のゲートＧに接続され、トランジスタ４のエミッタは、グランド接地ライン１４に接続されている。このため、トランジスタ４がオンとなる場合、ＭＯＳＦＥＴ９のゲートＧに残留した電荷を引き抜くように作用する。この実施形態におけるトランジスタ４は、請求項１に記載の第２のトランジスタを構成するものである。
【００１４】
発振器５は２つの信号出力ラインを有しており、その１つは抵抗７を介してトランジスタ３のベースに接続され、他の１つは抵抗８を介してトランジスタ４のベースに接続されている。このため、前述したトランジスタ３，４は、発振器５の信号出力によってオンオフ制御される。また、発振器５は、請求項１に記載の信号発生器を構成するもので、ＭＯＳＦＥＴ９をオンとする場合、トランジスタ３にオン信号を与えると共にトランジスタ４をオフとし、ＭＯＳＦＥＴ９をオフとする場合、トランジスタ３をオフとすると共にトランジスタ４にオン信号を与えるものである。
【００１５】
また、図１の右側部分は、ＭＯＳＦＥＴ９をスイッチ素子として動作する回路を表しており、ＭＯＳＦＥＴ９のドレインＤに、負荷１０及びインダクタンス成分１１が直列に接続されると共に電源１２の供給ラインに接続されている。また、ＭＯＳＦＥＴ９のソースＳはグランド接地ライン１４に接続されている。
【００１６】
以上のように構成された図１の回路の動作について説明する。発振器５は、ＭＯＳＦＥＴ９をオンとする場合、トランジスタ３への信号出力をオンとすると共にトランジスタ４への信号出力をオフとする。従って、トランジスタ３のみがオンとなり、トランジスタ４はオフとなる。これにより、補助電源２の電源電圧がトランジスタ３及び抵抗６を通じてＭＯＳＦＥＴ９のゲートＧに供給される。このとき、ＭＯＳＦＥＴ９は、その容量性により、瞬時的に充電電流が流れ、ＭＯＳＦＥＴ９のゲートＧに電荷が充電される。すると、ＭＯＳＦＥＴ９のソースＳとゲートＧとの間の電圧（ゲート電圧＞ソース電圧）がＭＯＳＦＥＴ９のピンチオフ電圧を越えてＭＯＳＦＥＴ９がオンし、ドレインＤからソースＳに向かって電流が流れ、電源１２から負荷１０に電力を供給する。
【００１７】
この場合に、配線のインダクタンス成分、又は積極的に右肩上がりの電流波形となるように配置されたインダクタンス成分１１により、オンした瞬間の電流は小さく押さえられるので、ＭＯＳＦＥＴ９がオンするときのドレインＤソースＳ間の電圧降下は遅くなるが、電力損失は軽減される。
【００１８】
ＭＯＳＦＥＴ９をオフとする場合、トランジスタ３への信号出力をオフとすると共にトランジスタ４への信号出力をオンとする。従って、トランジスタ４のみがオンとなり、トランジスタ３はオフとなる。従って、抵抗６に流れる電流は停止し、抵抗６での電力損失はなくなる。トランジスタ４のベースには、抵抗８を通じてべース電流がグランド接地ライン１４に流れ、これに応じたコレクタ電流がグランド接地ライン１４に向かって流れることで、ＭＯＳＦＥＴ９のゲートＧに残留した電荷を引き抜くことになる。すると、ＭＯＳＦＥＴ９のソースＳとゲートＧとの間の電圧がＭＯＳＦＥＴ９のピンチオフ電圧以下となってＭＯＳＦＥＴ９がオフし、電源１２から負荷１０に供給していた電力が遮断される。したがって、ＭＯＳＦＥＴ９をオンからオフとする場合、ゲートＧに残留する不要な電荷を瞬時に引き抜くことができる。なお、ＭＯＳＦＥＴ９のゲートＧの電圧が変化してもトランジスタ４のべース電流への影響は少なく、抵抗８の抵抗値は、低インピーダンスにする必要はない。このため、発振器５のインピーダンスを低いものとする必要がなくなる。また、発振器５のインピーダンスを高めに設定しても、ＭＯＳＦＥＴ９のオンからオフへのスイッチング動作の速さに影響することがない。
【００１９】
次に、ＰチャンネルＭＯＳＦＥＴの場合について説明する。図２は、ＰチャンネルＭＯＳＦＥＴ１５のドライバ回路を含む第２実施形態の回路図であって、ＰチャンネルＭＯＳＦＦＴ１５を駆動するように構成したものである。図２において、ＭＯＳＦＥＴのドライバ回路１′は、補助電源２、トランジスタ（ＰＮＰ型）３、トランジスタ（ＮＰＮ型）４、発振器５を有する。なお、図２に示す回路は、図１の回路構成において電源の極性及び素子の極性が変わる。
【００２０】
補助電源２は、ＭＯＳＦＥＴ１５のゲートＧにＭＯＳＦＥＴ１５を駆動する電圧を供給するものである。補助電源２の電源供給ライン１６はＰＮＰ型トランジスタ３のエミッタに接続され、該トランジスタ３のコレクタはＭＯＳＦＥＴ１５のゲートＧに接続されている。該トランジスタ３は、トランジスタ３がオンとなる場合、ＭＯＳＦＥＴ１５のゲートＧに残留した電荷を引き抜くように作用する。この実施形態におけるトランジスタ３は、請求項１に記載の第２のトランジスタを構成するものである。なお、第２実施形態の回路は、補助電源２及び電源１２を共通の電源供給ライン１６とし、電源供給ライン１６にアースをとってある。
【００２１】
ＮＰＮ型トランジスタ４のコレクタは抵抗６を通じてＭＯＳＦＥＴ１５のゲートＧに接続され、トランジスタ４のエミッタは、補助電源２のマイナスライン１７に接続されている。該トランジスタ４は、トランジスタ４がオンとなる場合、補助電源２の電圧が、抵抗６を通じてＭＯＳＦＥＴ１５のゲートＧに印加される。この実施形態におけるトランジスタ４は、請求項１に記載の第１のトランジスタを構成するものである。
【００２２】
発振器５は２つの信号出力ラインを有しており、その１つは抵抗１８を介してトランジスタ３のベースに接続され、他の１つは抵抗１９を介してトランジスタ４のベースに接続されている。このため、前述したトランジスタ３，４は、発振器５の信号出力によってオンオフ制御される。また、発振器５は、請求項１に記載の信号発生器を構成するもので、ＭＯＳＦＥＴ１５をオンとする場合、トランジスタ４にオン信号を与えると共にトランジスタ３をオフとし、ＭＯＳＦＥＴ１５をオフとする場合、トランジスタ４をオフとすると共にトランジスタ３にオン信号を与えるものである。
【００２３】
また、図２の右側部分は、ＭＯＳＦＥＴ１５をスイッチ素子として動作する回路を表しており、ＭＯＳＦＥＴ１５のドレインＤに、負荷１０及びインダクタンス成分１１が直列に接続されると共に電源１２のマイナスライン２０に接続されている。また、ＭＯＳＦＥＴ１５のソースＳは共通の電源供給ライン１６に接続されている。
【００２４】
以上のように構成された図２の回路の動作について説明する。発振器５は、ＭＯＳＦＥＴ１５をオンとする場合、トランジスタ４への信号出力をオンとすると共にトランジスタ３への信号出力をオフとする。従って、トランジスタ４のみがオンとなり、トランジスタ３はオフとなる。これにより、補助電源２の電源電圧が、電源供給ライン１６とトランジスタ４及び抵抗６とを通じてＭＯＳＦＥＴ１５のゲートＧに印加される。このとき、ＭＯＳＦＥＴ１５は、その容量性により、瞬時的に充電電流が流れ、ＭＯＳＦＥＴ１５のゲートＧに電荷が充電される。すると、ＭＯＳＦＥＴ１５のソースＳとゲートＧとの間の電圧（ソース電圧＞ゲート電圧）がＭＯＳＦＥＴ１５のピンチオフ電圧を越えてＭＯＳＦＥＴ１５がオンし、ソースＳからドレインＤに向かって電流が流れ、電源１２から負荷１０に電力を供給する。
【００２５】
この場合に、配線のインダクタンス成分、又は積極的に右肩上がりの電流波形となるように配置されたインダクタンス成分１１により、オンした瞬間の電流は小さく押さえられるので、ＭＯＳＦＥＴ１５がオンするときのソースＳドレインＤ間の電圧降下は遅くなるが、電力損失は軽減される。
【００２６】
ＭＯＳＦＥＴ１５をオフとする場合、トランジスタ３への信号出力をオンとすると共にトランジスタ４への信号出力をオフとする。従って、トランジスタ３のみがオンとなり、トランジスタ４はオフとなる。これにより、抵抗６に流れる電流は停止し、抵抗６での電力損失はなくなる。
【００２７】
トランジスタ３のベースには、抵抗１８を通じてべース電流が発振器５に流れ、これに応じたコレクタ電流がＭＯＳＦＥＴ１５のゲートＧに向かって流れることで、ＭＯＳＦＥＴ１５のゲートＧに残留した電荷を引き抜くことになる。すると、ＭＯＳＦＥＴ１５のソースＳとゲートＧとの間の電圧がＭＯＳＦＥＴ１５のピンチオフ電圧以下となってＭＯＳＦＥＴ１５がオフし、電源１２から負荷１０に供給していた電力が遮断される。したがって、ＭＯＳＦＥＴ１５をオンからオフとする場合、ゲートＧに残留する不要な電荷を瞬時に引き抜くことができる。なお、ＭＯＳＦＥＴ１５のゲートＧの電圧が変化してもトランジスタ３のべース電流への影響は少なく、抵抗１８の抵抗値は、低インピーダンスにする必要はない。
【００２８】
【発明の効果】
請求項１に記載の構成によれば、ＭＯＳＦＥＴをオンとする場合、信号発生器が第１のトランジスタにオン信号を与えると共に第２のトランジスタをオフとし、応じて第１のトランジスタが抵抗を通じてＭＯＳＦＥＴのゲートに電圧を供給するので、ＭＯＳＦＥＴのゲートに電荷が充電されてＭＯＳＦＥＴをオンすることができる。ＭＯＳＦＥＴをオフとする場合、信号発生器が、第１のトランジスタをオフとすると共に第２のトランジスタにオン信号を与え、応じて、第２のトランジスタがオンし、べース電流が流れ、これに応じたコレクタ電流が流れることで、ＭＯＳＦＥＴのゲートに残留した電荷を急速に引き抜くことができ、ＭＯＳＦＥＴのオンからオフへの応答性を速めることができる。
【００２９】
ＭＯＳＦＥＴのゲートの電圧が変化してもトランジスタ４のべース電流への影響は少なく、信号発生器のインピーダンスを低いものとする必要がなくなり、信号発生器の出力インピーダンスを高めに設定できる。また、第１のトランジスタの後段に設けた抵抗における電力損失も小さくできる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るＮチャンネルＭＯＳＦＥＴのドライバ回路を含む回路図（第１実施形態）
【図２】本発明の実施形態に係るＰチャンネルＭＯＳＦＥＴのドライバ回路を含む回路図（第２実施形態）
【図３】従来のＭＯＳＦＥＴのドライバ回路を含む回路図
【符号の説明】
１  ドライバ回路（第１実施形態）
１′  ドライバ回路（第２実施形態）
２  補助電源
３  トランジスタ（ＰＮＰ）
４  トランジスタ（ＮＰＮ）
５  発振器
６  抵抗
７  抵抗
８  抵抗
９  ＭＯＳＦＥＴ（Ｎチャンネル）
１０  負荷
１１  インダクタンス成分
１２  電源
１３  電源供給ライン
１４  グランド接地ライン
１５  ＭＯＳＦＥＴ（Ｐチャンネル）
１６  電源供給ライン
１７  マイナスライン
１８  抵抗
１９  抵抗
２０  マイナスライン
３０  ドライバ回路（従来）
３１  トランジスタ（ＮＰＮ）
３２  トランジスタ（ＰＮＰ）
３３  発振器
３４  抵抗
【図１】
2004343336.tif 000003
【図２】
2004343336.tif 000004
【図３】
2004343336.tif 000005