(57)【要約】【課題】配線からの不要電磁輻射を低減し、かつ配線に伝送される信号の反射を低減することができる基板の配線構造および配線形成方法を提供する。【解決手段】配線３３は、第１配線４５、第２配線４６および第３配線４７を有する。第１配線４５および第３配線４７は、互いに直交する方向に延び、第２配線４６は、前記第１配線４５および第３配線４７に鈍角を成して、これらを電気的に接続する。これによって信号を伝送するときに、各配線が交わる領域での信号の反射を低減することができる。また、前記配線３３が急激に折れ曲がることを防止し、表皮効果によって配線３３の表面に流れる電流の流れ方向の急激な変化を抑制することによって、従来技術と比較して、配線３３が折れ曲がる領域から発生する不要電磁輻射を低減することができる。【選択図】      図１
2004311723.tif 000002
【特許請求の範囲】
【請求項１】
一表面および他表面間を厚み方向に連通する貫通孔を形成した基板と、
前記基板の一表面および前記貫通孔に臨む基板の内周面を被覆する絶縁性部材と、
導電性を有し、前記基板の一表面および前記貫通孔内に配設し、かつ所定の信号を伝送する配線とを含み、
前記貫通孔は、
前記基板の厚み方向の一表面側で開口し、一表面から他表面に向かうにつれて近接する方向に傾斜した内周面を有する第１貫通孔形成部と、
前記第１貫通孔形成部に連なり、厚み方向に延びる内周面を有する第２貫通孔形成部とからなり、
前記配線は、
前記基板の一表面に沿って配設した第１配線と、
第１配線に連なり、第１貫通孔形成部の内周面に沿って配設した第２配線と、
第２配線に連なり、厚み方向に平行に延びて第２貫通孔形成部の内周面に沿って配設した第３配線とからなり、
第１配線と第２配線とが成す予め定める第１の角度と、第２配線および第３配線とが成す予め定める第２の角度とは、いずれも鈍角であることを特徴とする基板の配線構造。
【請求項２】
前記基板の他表面に設けられ、前記貫通孔に配設した第３配線と相互に接続した突起電極を有することを特徴とする請求項１記載の基板の配線構造。
【請求項３】
前記配線は複数設けられ、
前記貫通孔の少なくとも１つは、１つの第１貫通孔形成部と、前記第１貫通孔形成部に連なり、厚み方向に延びる内周面をそれぞれ有する複数の第２貫通孔形成部を有し、
前記複数の第２貫通孔形成部ごとに、その内周面に沿って第３配線が配設され、
前記第１貫通孔形成部の開口には、複数の第２配線を挿通することを特徴とする請求項１または２記載の基板の配線構造。
【請求項４】
前記第１貫通孔形成部の内周面に含まれる予め定める軸線を含む仮想一平面と基板の一表面との成す予め定める第３の角度は、鈍角であることを特徴とする請求項１〜３のいずれか１つに記載の基板の配線構造。
【請求項５】
前記予め定める第３の角度は、１２５°±１０°以上１４５°±１０°未満であることを特徴とする請求項４記載の基板の配線構造。
【請求項６】
前記第１貫通孔形成部の内周面は、４つの平面によって形成され、各平面と、基板の一表面との成す角度は、１２５°±１０°以上１４５°±１０°未満であり、第１貫通孔形成部の一表面における開口の形状は、矩形であることを特徴とする請求項１〜５のいずれか１つに記載の基板の配線構造。
【請求項７】
前記配線を、絶縁性を有する保護膜によって被覆することを特徴とする請求項１〜６のいずれか１つに記載の基板の配線構造。
【請求項８】
請求項１〜７のいずれか１つに記載の基板の配線構造を有することを特徴とする半導体装置。
【請求項９】
請求項８記載の半導体装置を有することを特徴とする積層半導体モジュール。
【請求項１０】
請求項３記載の基板の配線構造の配線によって、所定の信号を伝送する信号伝送方法であって、複数の配線が相互に差動ペアを構成して所定の信号を伝送することを特徴とする信号伝送方法。
【請求項１１】
基板の一方面側で開口し、一表面から他表面に向かうに連れて近接する方向に傾斜する第１内周面と、第１内周面に連なり厚み方向に、基板の他表面付近まで延びる第２内周面とによって形成される未貫通孔を形成する第１工程と、
基板の厚み方向の一表面および未貫通孔に臨む基板の内周面を、絶縁性を有する絶縁膜によって被覆する第２工程と、
前記未貫通孔に導電性部材を充填する第３工程と、
前記未貫通孔の第１内周面に沿って充填された導電性部材を除去して、配線の一部を形成する第４工程と、
前記配線の一部と、基板の一表面に設けられる接続対象とする所定の配線とを相互に接続する残余の配線を、基板の表面に沿って形成する第５工程と、
前記配線を絶縁性部材によって被覆する第６工程と、
前記基板の他表面を一表面側に後退させて前記未貫通孔に臨む基板の内周面に形成した絶縁膜を基板の他表面に露出させる第７工程と、
前記配線を半導体基板の他表面に露出させる第８工程と含むこと特徴とする基板の配線形成方法。
【請求項１２】
前記基板の他表面に露出させた配線と電気的に接続する突起電極を形成する第９工程と、
前記突起電極が形成される領域を除く他表面の残余の領域を絶縁性を有する絶縁膜によって被覆する第１０工程とを含むことを特徴とする請求項１１記載の基板の配線形成方法。
【請求項１３】
前記第１工程は、
基板の一表面に対して１２５°±１０°以上１４５°±１０°未満の角度を有する複数の斜面から成る凹部を、ウェットエッチングによって形成する工程と、
前記凹部の底部をドライエッチングによって穿孔する工程とを含むことを特徴とする工程とを含むことを特徴とする請求項１１または１２記載の基板の配線形成方法。
【請求項１４】
前記凹部が有する複数の斜面のうちの１面だけに配線を形成することを特徴とする請求項１３記載の基板の配線形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、厚み方向に貫通する貫通孔が形成され、基板の厚み方向の一表面および前記貫通孔に臨む基板の内周面に沿って配線が配設される基板の配線構造および配線形成方法に関する。
【０００２】
【従来の技術】
携帯電話機およびＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）などの携帯情報機器に代表される電子機器および電子装置の小形化および軽量化の要求に伴い、半導体装置の小形化および半導体装置の回路基板への実装の高密度化が図られている。大規模集積回路（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ：略称ＬＳＩ）チップなどの半導体装置を高密度に回路基板に実装するために、半導体装置をこの半導体装置の基板の厚み方向に積み重ねて積層半導体モジュールと、この構造を可能とするための基板の配線構造が提案されている。
【０００３】
図１７は、従来技術の基板の配線構造を有する半導体装置１を積層して構成する積層半導体モジュール２を模式的に示す断面図である。半導体装置１の基材である半導体基板３には、一表面４および他表面５間を厚み方向に貫通する貫通孔６を形成する。貫通孔６に臨む半導体基板２の内周面７は、絶縁性部材８によって被覆する。絶縁性部材８によって囲まれる領域には、導電性部材９を充填し、前記内周面７に沿って貫通配線１１を形成する。
【０００４】
半導体基板３の一表面４には、たとえばＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタなどの電子素子と、この電子素子と電気的に接続する表面電極１２と、半導体基板３の一表面４に沿って配設し、表面電極１２および貫通配線１１を相互に接続する表面配線１３とを形成する。
【０００５】
図１８は、半導体装置１の貫通配線１１と表面配線１３との接続部を拡大して示す断面図であり、図１９は、前記接続部の斜視図である。図１８に示すように、表面配線１３と貫通配線１１とは直角に連絡し、角度が９０°のコーナー部１６を形成する。
【０００６】
半導体基板３の他表面５には、導電性を有し、前記貫通配線１１に接続する突起電極１４を設ける。前記突起電極１４によって、半導体装置１は、他表面側に配置した半導体装置１の表面配線１３に、物理的および電気的に相互に接続する。
【０００７】
半導体装置１では、貫通配線１１および表面配線１３を介して、半導体基板３の他表面５側から半導体基板３の一表面４に形成した表面電極１２に電気信号が伝送される、または半導体基板３の他表面５側に半導体基板３の一表面４に形成される表面電極１２から電気信号が伝送される。
【０００８】
半導体装置１の表面電極１２は、半導体基板３の厚み方向、つまり積層方向に隣接する別の半導体装置１の表面電極１２と、表面配線１３、貫通配線１１および突起電極１４によって、電気的に接続する。したがって、半導体積層モジュール２に含まれる各半導体装置１の所定の素子間で、信号の伝送が可能である。これによって、複数の半導体装置１を個別に回路基板１５に実装して、半導体装置１と別の半導体装置との間を、回路基板１５に形成される配線を介して信号を伝送する場合と比較して、積層半導体モジュールでは、半導体装置１と別の半導体装置との間の配線距離をはるかに短くすることができる。したがって、配線の長さに伴う信号の遅延などを低減することができ、信号の伝送を高速化することができる。また前記構成とすることによって、回路基板１５に各半導体装置１を実装する実装面積として、最下層の半導体装置１を実装する面積以外は不要となるので、回路基板１５へ半導体装置１の実装の高密度化を達成することができる。
【０００９】
このような基板の配線構造を実現するためには、半導体基板３の厚み方向に延びる孔を形成する必要がある。この孔は、たとえば半導体基板３をエッチングすることによって形成する。エッチングによって半導体基板に孔を形成するエッチング加工構造の従来技術として、凹部の内周面が基板の表面と連結する第１の領域面およびこの第１の領域面と連結する第２の領域面を有し、第１の領域面と基板の表面との成す角度が、第２の領域面と基板の表面とが成す角度よりも大きく構成するものがある（たとえば、特許文献２参照）。
【００１０】
このような構成とすることによって、半導体基板の厚み方向の一表面および凹部の内周面に金属配線を形成した場合に、一表面および凹部が連結する領域において、金属配線の断線を防止することができる。
【００１１】
またエッチングによって半導体基板に孔を形成する方法の一例として、以下のようなエッチング方法がある。まず、異方性エッチングによってシリコン基板の一表面に対して予め定める角度で傾斜する傾斜面を有する凹部を形成する。次に、この凹部を含むシリコン基板の一表面にＳｉＯ２膜を形成し、異方性エッチングによって、前記凹部の底部に形成されるＳｉＯ２膜を除去する。そして、反応性イオンエッチングによって、凹部の底部に基板の一表面から他表面に向かって延びる孔を形成する。これによって、一表面に垂直な仮想一平面による断面がＹ字状の溝を形成することができる（たとえば、特許文献３参照）。
【００１２】
またエッチングによって基板に孔を形成する方法の他の例として、以下のようなエッチング方法がある。まずシリコン基板にマスク材を形成し、基板の一表面に垂直な内周面を有する溝を形成した後、マスク材とシリコン基板とのエッチングレートの違いを利用して、開口端に、基板の一表面に対して傾斜する傾斜面を形成する（たとえば、特許文献４参照）。
【００１３】
【特許文献１】
特開平１０−２２３８３３号公報
【特許文献２】
特開２０００−１２４１９４号公報
【特許文献３】
特開昭５８−３１５３１号公報
【特許文献４】
特開昭６１−１５９７３７号公報
【００１４】
【発明が解決しようとする課題】
携帯電話機および携帯情報機器などの電子機器に対しては、機器の小型化および軽量化と共に、処理速度の向上に対する要求も大きい。処理速度を向上させるためには、半導体装置の所定の素子内の処理速度を向上させるだけでなく、半導体装置間の信号伝送を高速化する必要がある。しかしながら、配線に高速の信号を伝送する場合、配線の形状に起因する不要電磁輻射および信号の反射が生じる。
【００１５】
図１８および図１９に示すようなコーナー部１６を有する基板の配線構造の従来技術では、配線の形状が急激に変化するに領域においては、高速な信号伝送を行った場合、不要電磁輻射や信号の反射が生じるという問題がある。これは、伝送される信号の伝送速度が高速化するにつれて波の性質が強くなり、直進性が強くなるので、配線導体の壁面で信号の反射および放射が発生しやすくなるためである。
【００１６】
不要電磁輻射が発生すると、クロストークが生じる可能性があり、半導体装置の誤動作が発生するおそれがある。また信号の反射が生じると、信号伝送の精度が低下し、半導体装置の誤動作が発生してしまうおそれがある。したがって、不要電磁輻射の発生および信号の反射を低減することができる基板の配線構造が望まれている。
【００１７】
また前述したエッチング加工構造の従来技術では、前記金属配線の断線を防止することができるが、金属配線からの不要電磁輻射の発生、配線に伝送される信号の反射については、なんら開示されていない。
【００１８】
また前述したエッチング方法の従来技術では、基板に凹部または溝を形成するエッチング方法を開示しているだけであり、配線については開示されていない。
【００１９】
本発明の目的は、配線からの不要電磁輻射を低減し、かつ配線に伝送される信号の反射を低減することができる基板の配線構造および配線形成方法を提供することである。
【００２０】
【課題を解決するための手段】
本発明は、一表面および他表面間を厚み方向に連通する貫通孔を形成した基板と、
前記基板の一表面および前記貫通孔に臨む基板の内周面を被覆する絶縁性部材と、
導電性を有し、前記基板の一表面および前記貫通孔内に配設し、かつ所定の信号を伝送する配線とを含み、
前記貫通孔は、
前記基板の厚み方向の一表面側で開口し、一表面から他表面に向かうにつれて近接する方向に傾斜した内周面を有する第１貫通孔形成部と、
前記第１貫通孔形成部に連なり、厚み方向に延びる内周面を有する第２貫通孔形成部とからなり、
前記配線は、
前記基板の一表面に沿って配設した第１配線と、
第１配線に連なり、第１貫通孔形成部の内周面に沿って配設した第２配線と、
第２配線に連なり、厚み方向に平行に延びて第２貫通孔形成部の内周面に沿って配設した第３配線とからなり、
第１配線と第２配線とが成す予め定める第１の角度と、第２配線および第３配線とが成す予め定める第２の角度とは、いずれも鈍角であることを特徴とする基板の配線構造である。
【００２１】
本発明に従えば、基板の一表面側から他表面側に所定の信号を伝送する場合、所定の信号は、第１配線から、第１配線と第２配線とが鈍角を成して連なる領域を通過して第２配線に伝送される。さらに所定の信号は、第２配線から第２配線と第３配線とが鈍角を成して連なる領域を通過して、第３配線に伝送されることによって、基板の他表面側に達する。基板の他表面側から一表面側に所定の信号を伝送する場合には、第３配線、第２配線および第１配線の順番に信号が伝送される。
【００２２】
前記第１配線と第２配線とが成す角度とは、第１配線と第２配線とが交わる領域の近傍で、信号を伝送したときに第１配線で電流が流れる第１の流れ方向と、第２配線で電流が流れる第２の流れ方向とが成す角度である。言い換えれば、第１配線で信号が伝搬する第１の伝搬方向と、第２配線で信号が伝搬する第２野伝搬方向とが成す角度である。また第２配線と第３配線とが成す角度とは、第２配線と第３配線とが交わる領域の近傍で、信号を伝送したときに前記第２の流れ方向と、第３配線で電流が流れる第３の流れ方向とが成す角度である。言い換えれば、第２の伝搬方向と、第３配線で信号が伝搬する第３伝搬方向とが成す角である。
【００２３】
本発明では、互いに直交する方向に延びる第１配線および第３配線を、これらの配線に鈍角を成す第２配線を介して電気的に接続することによって、インピーダンスの不整合を可及的抑制することができる。これによって、信号を伝送するときに、各配線が交わる領域での信号の反射を低減することができる。また、前記配線が急激に折れ曲がることを防止し、表皮効果によって配線の表面に流れる電流の流れ方向の急激な変化を抑制することによって、従来技術と比較して、配線が折れ曲がる領域から発生する不要電磁輻射を低減することができる。
【００２４】
このように基板に形成される配線に起因する不要電磁輻射および信号の反射を抑制することができるので、配線を伝送する信号の伝送速度を高速化しても、配線に伝送される信号のノイズの発生を抑制することができ、また複数の配線を基板に設ける場合にクロストークを抑制することができる。
【００２５】
また本発明は、前記基板の他表面に設けられ、前記貫通孔に配設した第３配線と相互に接続した突起電極を有することを特徴とする。
【００２６】
本発明に従えば、基板の厚み方向の他表面には突起電極が設けられ、この突起電極は、貫通孔に配設される第３配線と電気的に接続される。したがって、基板の外部から、突起電極を介して配線に信号を伝送させることができる。またたとえば前記配線構造を有する基板を、基板の厚み方向に積層する場合であっても、単に積み重ねるだけで積層モジュールを構成することができる。したがって、積層モジュールを構成する場合であっても、ＳＯＩ（シリコンオンインシュレータ）の構造とする必要がない、すなわち基板同士を直接貼り合わせる必要が無いので、大きさの異なる基板を容易に積層することができる。
【００２７】
また本発明は、前記配線は複数設けられ、
前記貫通孔の少なくとも１つは、１つの第１貫通孔形成部と、前記第１貫通孔形成部に連なり、厚み方向に延びる内周面をそれぞれ有する複数の第２貫通孔形成部を有し、
前記複数の第２貫通孔形成部ごとに、その内周面に沿って第３配線が配設され、
前記第１貫通孔形成部の開口には、複数の第２配線を挿通することを特徴とする。
【００２８】
本発明に従えば、第２貫通孔形成部では、各貫通孔形成部分の内周面に沿って第３配線を配設するとともに、各第３配線に連なる各第２配線は、１つの第１貫通孔形成部の開口を挿通するように配設される。これによって、複数本の配線を形成する場合であっても、第１貫通孔形成部を複数設ける必要がない。したがって、１つの貫通孔に１つの配線を配設する場合と比較して、第１貫通孔形成部を形成する領域を小さくすることができ、基板を小形化することができる。
【００２９】
また本発明は、前記第１貫通孔形成部の内周面に含まれる予め定める軸線を含む仮想一平面と、基板の一表面との成す予め定める第３の角度は、鈍角であることを特徴とする。
【００３０】
本発明に従えば、第１貫通孔形成部に含まれる予め定める軸線を含む前記仮想一平面と、基板の一表面との成す予め定める第３の角度は、鈍角とする。第２貫通孔形成部の内周面は基板の厚み方向に延びるので、前記第２貫通孔形成部の内周面は、基板の一表面に垂直となる。したがって、第２貫通孔形成部の内周面に含まれる予め定める軸線を含む仮想一平面と、前記第１貫通孔形成部の内周面に含まれる予め定める軸線を含む仮想一平面とが成す角度は、鈍角となる。
【００３１】
配線は、この配線が形成される面に追従するので、半導体基板の表面および前記内周面をほぼ一様な厚さで被覆する絶縁膜上に配線部材を形成することによって、第１配線と、第２配線との成す予め定める第１の角度、および第２配線と、第３配線との成す予め定める第２の角度とを容易に鈍角に形成することができる。
【００３２】
また本発明は、前記予め定める第３の角度は、１２５°±１０°以上１４５°±１０°未満であることを特徴とする。
【００３３】
本発明に従えば、予め定める第３の角度を、前記範囲とすることによって、第１配線および第２配線が成す予め定める第１の角度および、第２配線および第３配線が成す予め定める第２の角度を、ともに１２５°±１０°以上１４５°±１０°未満の範囲に形成することができる。
【００３４】
予め定める第３の角度が小さい場合には、この第１配線と第２配線との成す予め定める角度が９０°に近接し、予め定める第３の角度が大きすぎる場合には、第２配線と第３配線との成す予め定める角度が９０°に近接する。予め定める第１および第２の角度は、９０°よりも大きな角度であり、１８０°に近づくほど、不要電磁輻射および信号の反射を低減することができるが、第１配線と第３配線の延びる方向は予め定まっているので、予め定める第１および第２の角度は、一方の角度が大きくなると、他方の角度が小さくなるという関係にある。本発明では、前記予め定める第１および第２の角度を前記範囲とすることによって、予め定める第１および第２の角度が小さくなりすぎることを防止して、配線の全領域での不要電磁波および信号の反射を効果的に低減することができる。
【００３５】
前記予め定める第３の角度は、１３５°であることがさらに望ましい。このように構成すると、予め定める第１および第２の角度とをともに、１３５°とすることができる。これによって、第１〜第３の配線まで信号を伝送する場合に、この配線において発生する不要電磁輻射および反射波を最も低減することができる。
【００３６】
また本発明は、前記第１貫通孔形成部の内周面は、４つの平面によって形成され、各平面と、基板の一表面との成す角度は、１２５°±１０°以上１４５°±１０°未満であり、第１貫通孔形成部の一表面における開口の形状は、矩形であることを特徴とする。
【００３７】
本発明に従えば、前記構成の第１貫通孔形成部は、基板がシリコン（Ｓｉ）基板である場合、矩形状の開口を有するマスクを用いて、ウェットエッチングによって、エッチング面に応じて一義的に、３５°、４５°、５５°などの、所定の傾斜角を有するピラミッド型の凹部が得られることを用いて、容易に形成することができる。前記傾斜角は、凹部の開口面とこの開口面に対して傾斜する傾斜面との成す角度である。前記凹部の深さは、エッチングマスクの形状と、エッチングの方向によって、制御することができる。
【００３８】
この凹部の底部に、基板の一表面に垂直な孔を形成すると、基板の一表面に対して、予め定める第３の角度を成す平面が得られるので、この斜面に沿って第２配線を精度よく形成することができる。
【００３９】
開口の形状を矩形とすることによって、第１貫通孔構成部の内面を構成する各平面をできるだけ広く形成することができ、かつ基板の一表面に沿って形成される第１配線の配設の自由度を向上させることができる。
【００４０】
また本発明は、前記配線を、絶縁性を有する保護膜によって被覆することを特徴とする。
【００４１】
本発明に従えば、絶縁性を有する保護膜によって配線を被覆する。これによって配線のうち絶縁性部材に覆われていない配線部分は、絶縁性部材と、保護膜とによって挟まれ、絶縁性部材、前記配線部分および保護膜は、サンドイッチ構造となる。絶縁性を有する保護膜中の電磁波の伝搬速度と、絶縁性部材中を伝搬する電磁波の伝搬速度との差は、空気中の電磁波の伝搬速度と、絶縁性部材中を伝搬する電磁波の伝搬速度との差に比べて小さい。したがって、配線を保護膜によって被覆すると、配線を伝送される信号によって発生する電磁波の伝搬速度は、配線の延びる方向に垂直な仮想一平面内でほぼ等しくすることができる。
【００４２】
また本発明は、前記基板の配線構造を有することを特徴とする半導体装置である。
【００４３】
本発明に従えば、半導体装置に前記基板の配線構造を用いるので、たとえば大規模集積回路（ＬＳＩ）チップなどの高速で信号処理を行なう半導体装置において、配線からの不要電磁輻射の発生および配線を伝送される信号の反射を低減させることができる。したがって、信号を確実に伝送することができ、かつ不要輻射によるクロストークの発生を抑制することができるので、半導体装置の動作の信頼性が向上する。さらに、配線を伝送する信号の伝送速度を高めることができるので、半導体装置をより高速に動作させることができる。
【００４４】
また本発明は、前記半導体装置を有することを特徴とする積層半導体モジュールである。
【００４５】
本発明に従えば、半導体装置を積層して、たとえばシステムインパッケージなどの半導体積層モジュールを実現する場合、各半導体装置間で伝送される信号による不要電磁波の発生および信号の反射を抑制することができるので、装置間の信号の伝送をより高速化することができる。積層半導体モジュールは、半導体装置を回路基板の同一平面に実装する場合と比較して、回路基板への実装面積が小さく、さらに半導体装置間の配線長が短くなるので、高速な演算処理が可能となる。
【００４６】
また本発明は、請求項３記載の基板の配線構造の配線によって、所定の信号を伝送する信号伝送方法であって、複数の配線が相互に差動ペアを構成して所定の信号を伝送することを特徴とする信号伝送方法である。
【００４７】
本発明に従えば、複数の配線を差動ペアとして所定の信号を伝送する。つまり２本の配線のうち、一方の配線では、一方から他方に信号を伝送し、他方の配線では、他方から一方に信号を伝送する。これらの一方および他方の信号線では、同じ信号が伝送される。これによって、配線から発生する磁界が相殺されるので、配線から放射される放射ノイズ、つまり不要電磁輻射をさらに低減させることができる。
【００４８】
また本発明は、基板の一方面側で開口し、一表面から他表面に向かうに連れて近接する方向に傾斜する第１内周面と、第１内周面に連なり厚み方向に、基板の他表面付近まで延びる第２内周面とによって形成される未貫通孔を形成する第１工程と、
基板の厚み方向の一表面および未貫通孔に臨む基板の内周面を、絶縁性を有する絶縁膜によって被覆する第２工程と、
前記未貫通孔に導電性部材を充填する第３工程と、
前記未貫通孔の第１内周面に沿って充填された導電性部材を除去して、配線の一部を形成する第４工程と、
前記配線の一部と、基板の一表面に設けられる接続対象とする所定の配線とを相互に接続する残余の配線を、基板の表面に沿って形成する第５工程と、
前記配線を絶縁性部材によって被覆する第６工程と、
前記基板の他表面を一表面側に後退させて前記未貫通孔に臨む基板の内周面に形成した絶縁膜を基板の他表面に露出させる第７工程と、
前記配線を半導体基板の他表面に露出させる第８工程と含むこと特徴とする基板の配線形成方法である。
【００４９】
本発明に従えば、前記工程によって基板に配線を形成することによって、前記基板の配線構造を作成することできる。
【００５０】
また基板の一表面に向かって拡がる未貫通孔を形成することによって、未貫通孔に、絶縁膜を形成しやすく、また未貫通孔への導電性部材の充填を行いやすい。
【００５１】
また前記工程によって配線を形成するので、たとえばスパッタリングおよびＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）などによって配線を作成するまでの工程である第１〜第７工程では、基板が厚いままでも構わない。したがって、基板のハンドリング性を向上させることができるので、各工程における処理を精度よく行うことができる。この後の第８および第９工程によって、配線をした基板の厚さ方向の寸法を小さくすることができる。
【００５２】
基板の一表面と他表面との間を厚さ方向に連通する貫通孔を作成する場合、貫通孔を作成する方法によっては、形成される孔のアスペクト比によって、直径が小さな貫通孔を形成するのは困難となる場合がある。本発明では、半導体基板を薄くする工程で未貫通孔を貫通させて貫通孔を形成するので、得られる穴のアスペクト比が比較的小さい穿孔方法であっても採用することができ、配線を形成する工程の自由度が向上する。
【００５３】
また第６工程において、たとえば電解メッキなどによって残余の配線を形成することによって、第２内周面に沿う導電性部材の体積が不足している場合であっても、この工程において埋めなおすことができ、断線のない信頼性の高い配線を形成することができる。
【００５４】
また本発明は、前記基板の他表面に露出させた配線と電気的に接続する突起電極を形成する第９工程と、
前記突起電極が形成される領域を除く他表面の残余の領域を絶縁性を有する絶縁膜によって被覆する第１０工程とを含むことを特徴とする。
【００５５】
本発明に従えば、第３配線に電気的に接続する突起電極を形成した後に、この突起電極が形成される領域を除く基板の他表面の残余の領域を、第３の絶縁膜によって被覆する。これによって、基板の他表面における配線への信号の入出力路を突起電極に限定することができる。したがって、このような配線形成方法によって配線を形成した基板では、基板の他表面側から入力または出力される信号を、突起電極を介して確実に与えるまたは受取ることができる。
【００５６】
また第１０工程においては、たとえば電解メッキおよびはんだペースト印刷などの一括プロセスによって突起電極を形成することができる。したがって、たとえば配線構造をウェハに形成する場合、基板を個片化してから突起電極を形成するよりも、作業効率がよくなる。
【００５７】
また本発明は、前記第１工程は、
基板の一表面に対して１２５°±１０°以上１４５°±１０°未満の角度を有する複数の斜面から成る凹部を、ウェットエッチングによって形成する工程と、
前記凹部の底部をドライエッチングによって穿孔する工程とを含むことを特徴とする工程とを含むことを特徴とする。
【００５８】
本発明に従えば、前記凹部をウェットエッチングで形成することによって、凹部が有する第１内周面と、基板の一表面との成す角度を、前記予め定める範囲で一定とすることができるので、加工精度を向上させることができる。
【００５９】
また凹部の底部に延びる未貫通孔の残余の領域を、ドライエッチングによって形成するので、ウェットエッチングと比較して高いアスペクト比を有する孔を形成することができる。したがって、基板の厚み方向に延びる第２内周面を容易に形成することができる。
【００６０】
また本発明は、前記凹部が有する複数の斜面のうちの１面だけに配線を形成することを特徴とする。
【００６１】
本発明に従えば、凹部が有する複数の斜面のうち、１面のみに配線を形成する。このように配線を構成すると、斜面に沿って形成される配線と、残余の配線との境界、つまり配線が折れ曲がる部分は、２つだけとなる。前記２つのうちの一方は、基板の一表面に平行に延びる部分と第１内周面に平行の延びる部分との境界であり、他方は、第１内周面に平行に延びる部分と第２内周面に平行に延びる部分との境界である。
【００６２】
凹部が有する複数の斜面にわたって配線を形成すると、配線が折れ曲がる部分が増加するので、不要電磁輻射が生じやすくなるが、前記構成とすることによって、配線が折れ曲がる部分を可及的少なく構成することができる。
【００６３】
またたとえば、差動ペアをなす２本の配線を形成する場合、斜面を構成する平面のうちの１つの面の上に、前記２本の配線を形成することによって、この２本の配線を平行に形成することが可能となる。
【００６４】
【発明の実施の形態】
図１は、本発明の実施の一形態の基板の配線構造を有する半導体装置３０を模式的に示す断面図である。半導体装置３０は、たとえば大規模集積回路（ＬＳＩ）チップなどの高速で信号処理を行う電子装置である。半導体装置３０は、基材である半導体基板３１と、この半導体基板３１に形成する所定の素子３２と、半導体基板３１に形成され、前記所定の素子３２に信号を伝送し、または所定の素子３２からの信号を伝送する配線３３とを含む。
【００６５】
半導体基板３１は、たとえばシリコン（Ｓｉ）から成るシリコン基板によって実現される。半導体基板３１の一表面３４には、所定の素子３２が形成される。所定の素子３２は、たとえば大規模集積回路（ＬＳＩ）などである。半導体基板３１には、一表面３４および他表面３５間を半導体基板３１の厚み方向Ａに連通する貫通孔３６が形成される。前記貫通孔３６は、半導体基板３１の素子形成面である一表面３４に対して、垂直に延びる。
【００６６】
前記貫通孔３６は、半導体基板３１の厚み方向Ａの一表面３４側で開口し、一表面３４から他表面３５に向かうにつれて近接する方向に傾斜した第１内周面３７を有する第１貫通孔形成部３８と、この第１貫通孔形成部３８に連なり、前記厚み方向Ａに延びる第２内周面３９を有する第２貫通孔形成部４０とによって形成される。
【００６７】
半導体基板３１の一表面３４および貫通孔３６の内周面４２は、絶縁性を有する絶縁性部材４１によって覆われる。前記半導体基板３１の一表面３４には、表面電極４３が形成される。表面電極４３は、半導体基板３１に形成される所定の素子３２の接続端子である。表面電極４３は、配線３３と電気的に相互に接続される。
【００６８】
配線３３は、導電性を有し、半導体基板３１の他表面３５側から与えられる信号を表面電極４３に伝送し、また表面電極４３からの信号を半導体基板３１の他表面３５側へと伝送する。
【００６９】
配線３３の一端部４４は、表面電極４３と相互に接続される。配線３３は、半導体基板３１の一表面３４に沿って延び、第１貫通孔形成部３８の第１内周面３７に沿って屈曲してから、貫通孔３６の第２貫通孔形成部４０の第２内周面３９に沿って前記厚み方向Ａに延び、半導体基板３１の他表面３５に達する。
【００７０】
つまり配線３３は、半導体基板３１の一表面３４に沿って配設される第１配線４６と、第１配線４５に連なり、第１貫通孔形成部３８の第１内周面３７に沿って配設される第２配線４５と、第２配線４５に連なり、厚み方向Ａに平行に延びて第２貫通孔形成部４０の第２内周面３９に沿って配設される第３配線４７とを有する。前記第１配線４５と第２配線４６とが成す予め定める第１の角度θ１と、第２配線４６および第３配線４７とが成す予め定める第２の角度θ２とは、いずれも鈍角に形成される。第１配線４５の延びる方向と、第３配線４７の延びる方向とは直交する。
【００７１】
第１〜第３配線４５，４６，４７の、それぞれの配線が延びる方向に垂直な仮想一平面による断面は１辺が２０〜４０μｍの矩形である。
【００７２】
前記予め定める第１の角度θ１とは、第１配線４５と第２配線４６とが交わる領域の近傍で、信号を伝送したときに第１配線４５で電流が流れる第１の流れ方向Ｂと、第２配線４６で電流が流れる第２の流れ方向Ｃとが成す角度である。
【００７３】
前記予め定める第２の角度θ２とは、第２配線４６と第３配線４７とが交わる領域の近傍で、信号を伝送したときに、前記第２の流れ方向Ｃと、第３配線４７で電流が流れる第３の流れ方向Ｄとが成す角度である。
【００７４】
配線３３を伝送される信号の伝送速度が高速化するにつれて波の性質が強くなり、直進性が強くなるので、配線３３の壁面で、信号の反射および放射が発生しやすくなる。本発明では、２つの互いに直交する方向に延びる第１配線４５および第３配線４７を、これらの配線に鈍角を成す第２配線４６を介して電気的に接続することによって、前記信号の反射および放射の発生を防止して、前記配線３３から発生する不要電磁輻射を低減することができる。
【００７５】
このように半導体基板３１に形成される配線３３に起因する不要電磁輻射および信号の反射を抑制することができるので、配線３３を伝送する信号の伝送速度を高速化しても、配線３３に伝送される信号のノイズの発生を抑制することができ、また半導体装置３０におけるクロストークを抑制することができる。前記配線３３によって伝送される信号の周波数は、たとえば数十ＧＨｚ〜１００ＧＨｚ程度の範囲である。
【００７６】
前述したように、たとえば大規模集積回路（ＬＳＩ）チップなどであり、高速で信号処理を行う半導体装置３０において、配線３３からの不要電磁輻射の発生および配線を伝送される信号の反射を低減させることができる。したがって、配線３３によって信号を確実に伝送することができ、かつ不要電磁輻射によるクロストークの発生を抑制することができるので、半導体装置３０の動作の信頼性が向上する。さらに、配線３３を伝送する信号の伝送速度を高めることができるので、半導体装置３０をより高速に動作させることができる。
【００７７】
半導体基板３１の他表面３５には、この他表面３５から半導体基板３１の厚み方向Ａに突出する突起電極４８を設ける。突起電極４８は、導電性を有し、配線３３と電気的に接続する。前記突起電極４８が形成される領域を除く他表面３５の残余の領域は、絶縁膜７６で被覆する。
【００７８】
前記配線３３は、絶縁性を有する保護膜４９によって被覆する。保護膜４９は予め定める第１の誘電率ε１を有する。これによって絶縁性部材４１によって覆われてない配線部分は、前記絶縁性部材４１と、保護膜４９とによって挟まれ、絶縁性部材４１、前記配線部分および保護膜４９は、サンドイッチ構造となる。前記絶縁性部材４１は、予め定める第２の誘電率ε２を有する。絶縁性を有する保護膜４９中の電磁波の伝搬速度と、絶縁性部材４１中を伝搬する電磁波の伝搬速度との差は、空気中の電磁波の伝搬速度と、絶縁性部材４１中を伝搬する電磁波の伝搬速度との差に比べて小さい。したがって、配線３３を保護膜４９によって被覆すると、配線３３を伝送される信号によって発生する電磁波の伝搬速度は、配線３３の延びる方向に垂直な仮想一平面内でほぼ等しくなる。
【００７９】
半導体基板３１の一表面３４に対する第１内周面３７に含まれる予め定める軸線を含む仮想一平面の成す予め定める第３の角度θ３は、鈍角に形成される。第２貫通孔形成部４０の第２内周面３９は半導体基板３１の厚み方向Ａに延びるので、第２内周面３９は、半導体基板３１の一表面３４に垂直となる。したがって、第２貫通孔形成部４０の第２内周面３９に含まれる予め定める軸線を含む仮想一平面と、前記第１貫通孔形成部３９の第１内周面３７に含まれる予め定める軸線を含む仮想一平面とが成す角度も、鈍角となる。
【００８０】
配線３３は形成される面に追従するので、第１配線４５と、第２配線４６との成す予め定める第１の角度θ１、および第２配線４６と、第３配線４７との成す予め定める第２の角度θ２とを容易に鈍角に形成することができる。
【００８１】
本発明では、予め定める第３の角度θ３を１２５°±１０°以上１４５°±１０°未満とすることによって、予め定める第１および第２の角度θ１，θ２が小さくなりすぎることを防止している。これによって、配線３３の全領域での不要電磁波および信号の反射を効果的に低減することができる。
【００８２】
図２は、前述した半導体装置３０の製造プロセスを示すフローチャートであり、具体的には、前述した配線３３を形成する工程を示すフローチャートである。また図３〜図５は、製造プロセスを説明するための半導体装置３０の断面図である。なお、図３〜図５では、図面が煩雑となることを防ぐため、半導体装置３０の一部を拡大して示している。
【００８３】
図２のフローチャートにおいて、製造プロセスを開始するとステップＳ０からステップＳ１に移る。ステップＳ１では、半導体基板３１の一表面３４側で開口する未貫通孔５１を形成する。未貫通孔５１は、半導体基板３１の一表面３４から他表面３５に向かうに連れて近接する方向に傾斜する第１内周面３７と、第１内周面３７に連なり、半導体基板３１の厚み方向Ａに、他表面３５付近まで延びる第２内周面３９とを含んで形成される。
【００８４】
図３（１）〜図３（３）は、前記未貫通孔５１を作成する工程を説明する断面図である。まず図３（１）に示すように、半導体基板３１の所定の素子３２および表面電極４３が形成された一表面３４に、エッチングマスク５２を形成する。図３（１）において、エッチングマスク５２は、網線で示す領域である。本実施の形態においては、半導体基板３１は、前述したようにシリコン基板であり、さらに具体的にはシリコンウェハである。エッチングマスク５２の材料は、たとえばフォトレジストである。
【００８５】
エッチングマスク５２の形成方法は次のとおりである。まずスピンコートによって半導体基板３１の一表面３４にフォトレジストを塗布し、プリベークによってフォトレジストを半硬化させる。前記フォトレジストが塗布される半導体基板３１の一表面３４は、半導体基板３１の一表面３４に形成される所定の素子３２および表面電極４３の前記厚み方向Ａの一方側の表面を含む。次に、露光および現像のプロセスを行ない、予め定める位置、つまり未貫通孔５６を形成する位置のフォトレジストを除去する。最後にポストベークを行うことによって、エッチングマスク５２が形成される。前記未貫通孔５１を形成する位置のフォトレジストは、矩形状に除去され、マスク開口部５３が形成される。
【００８６】
次にウェットエッチングを行ない、図２（ｂ）に示すように、凹部であるピット５４を形成する。シリコンウェハのウェットエッチングには、ＴＭＡＨ（Ｔｅｔｒａ  Ｍｅｔｈｙｌ  Ａｍｍｏｎｉｕｍ  Ｈｙｄｒｏｘｉｄｅ：（ＣＨ３）４ＮＯＨ）水溶液、およびＫＯＨ（水酸化カリウム）水溶液などのエッチング溶液を用いる。
【００８７】
ピット５４の内周面５５の開口面５６に対する予め定める第４の角度θ４は、エッチング面の方位によって一義的に決定され、３５°、４５°、５５°などの角度に選ばれる。ウェットエッチングが進んで、半導体基板３１の厚み方向Ａに垂直な仮想一平面におけるピット５４の断面がＶ字型になった段階で、エッチングの進行を停止する。このようにピット５４を形成することによって、ピット５４の内周面５５は、半導体基板３１の一表面３４に対して予め定める第３の角度θ３を成して連なる。予め定める第３の角度θ３は、好ましくは１２５°±１０°以上１４５°±１０°未満の範囲に選ばれる。
【００８８】
図６は、ピット５４が形成された半導体基板３１を示す斜視図である。ピット５４は、エッチングマスク５２のマスク開口部５３の形状が正方形、またはそれに近い矩形である場合、逆ピラミッドの形状になる。つまりピット５４の内周面５５と、開口面５６とによって形成される領域５７は、開口面５６を底面とする四角錐の形状を有する。
【００８９】
次に、図３（３）に示すように、ピット５４の底部に垂直孔５８を形成する。垂直孔５８に臨む半導体基板３１の内周面５９は、第２内周面３９を含む。垂直孔５８に臨む内周面３９は、半導体基板３１の厚み方向Ａに延び、半導体基板３１の一表面３４および他表面３５に対して垂直に形成される。この垂直孔５８は、たとえばＲＩＥ（リアクティブイオンエッチング）によって形成される。ＲＩＥによって垂直孔５８を形成するためのＲＩＥ用エッチングマスクは、既に形成されているエッチングマス５２を用いてもよいが、たとえばフォトレジストおよびＳｉＯ２（二酸化シリコン）などによって、新たにエッチングマスクを形成してもよい。このように新たにエッチングマスクを形成すると、ＲＩＥによる垂直孔５８の加工精度が向上するので望ましい。
【００９０】
本実施の形態では、ピット５４を形成した後、エッチングマスク５２を除去し、新たに第２のエッチングマスクを形成する。この第２のエッチングマスクには、ピット５４の底部に対向する位置に、複数の開口部が形成される。前記開口の数は、本実施の形態では、２であり、前記開口は、矩形状である。このような第２のエッチングマスクを形成することによって、２つの垂直孔５８が形成される。未貫通孔５１を形成した後、第２のエッチングマスクは除去される。
【００９１】
図７は、ステップＳ１終了後の半導体基板３１の状態を示す斜視図である。前述の製造プロセスによって、図７に示すように、ピット５４の底部を通って２つの垂直孔５８が形成される。
【００９２】
前記ピット５４をウェットエッチングによって形成することによって、ピット５４の内周面５５と、半導体基板３１の一表面３４との成す予め定める第３の角度θ３を一定とすることができるので、加工精度を向上させることができる。
【００９３】
またピット５４の底部に延びる垂直孔５８を、ドライエッチングによって形成するので、ウェットエッチングと比較して高いアスペクト比を有する孔を形成することができる。したがって、半導体基板３１の厚み方向Ａに延びる垂直孔５８に臨む内周面５９を容易に形成することができる。
【００９４】
次に、ステップＳ２では、図４（１）に示すように、半導体基板３１の一表面３４および未貫通孔５１に臨む半導体基板３１の内周面６１を、絶縁性を有する第１の絶縁膜６２によって被覆する。第１の絶縁膜６２の材料としては、ポリイミドなどの樹脂、ＳｉＯ２およびＳｉＮ（窒化珪素）などを用いる。この第１の絶縁膜６２の厚みは、ほぼ均一となるように形成する。前記未貫通孔５１は、半導体基板３１の一表面３４に向かって拡がるので、未貫通孔５１に、第１の絶縁膜６２を形成しやすい。第１の絶縁膜６２は、たとえば化学蒸着（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：略称ＣＶＤ）法によって形成される。
【００９５】
次に、ステップＳ３では、図４（２）に示すように、前述した未貫通孔５１に導電性部材６３を充填する。このとき、図４（２）に示すように半導体基板３１１の一表面３４に、導電性部材６３が付着しても構わない。導電性部材６３の材料としては、たとえば銅（Ｃｕ）およびアルミニウム（Ａｌ）などを用いる。
【００９６】
前記導電性部材６３を未貫通孔５１に充填する方法としては、たとえばＣＶＤ法を用いる。本発明の他の実施の形態では、たとえばスパッタ、電解メッキおよび導電ペーストを用いる方法などによって、導電性部材６３を未貫通孔５１に充填してもよい。未貫通孔５１は、半導体基板３１の一表面３４に向かって拡がるので、未貫通孔５１に、導電性部材６３を充填しやすい。
【００９７】
次に、ステップＳ３では、前記未貫通孔５１の第１内周面３７に臨む領域に充填された導電性部材６３を除去して、配線３３の一部を形成する。ステップＳ３では、半導体基板３１の一表面３４に付着した導電性部材６３も同時に除去する。ステップＳ３では、具体的には、半導体基板３１の表面全体を、化学機械的研磨（Ｃｈｅｍｉｃａｌ  ａｎｄ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：略称ＣＭＰ）処理する。
【００９８】
ＣＭＰ処理によって、図４（３）に示すように、まず半導体基板３１の一表面３４側に付着した導電性部材６３が除去される。さらに、バフパッドを用いたＣＭＰを継続させ、導電性部材６３が半導体基板３１の一表面３４よりも退避するように除去し、前記第１内周面３７が臨む領域に、導電性部材６３が残らないようにする。これは、一般に、ディッシングと呼ばれる。ディッシングはＣＭＰ処理において、化学的なポリッシング効果が強いときに見られる。このディッシングが進むように、スラリーのアルカリ性を強くしたり、バフパッドの毛足を長めにしたりすることが望ましい。また、ＣＭＰ処理だけでは、前記一表面３４側に付着した導電性部材６３の除去が不十分である場合は、ウェットエッチングを補助的に用いて、導電性部材６３を除去してもよい。これによって、図４（４）に示すように、前記垂直孔５８に臨む内周面５９に臨む領域に、導電性部材６３によって配線３３の一部が形成される。
【００９９】
次に、ステップＳ５では、ステップＳ４で形成された配線３３の一部と、半導体基板３１の一表面３４に設けられる表面電極４３を相互に接続する配線３３の残余の部分を、半導体基板３１の表面に沿って形成する。前記配線３３の一部を除く配線３３の残余の部分は、電解メッキによって形成される。
【０１００】
図８は、配線３３の残余の部分を形成する途中の半導体基板３１の斜視図であり、フォトレジストによってメッキ用レジスト６４を形成した後の半導体基板３１の状態を説明するための図である。前記配線３３の残余の部分を形成するために、まず半導体基板３１の表面全体に、無電解メッキなどによってメッキ電極となるＴｉＷ（チタン・タングステン）などの金属を付着させる。半導体基板３１に絶縁膜が形成されている場合には、前記半導体基板３１の表面とは、この絶縁膜の表面である。この後、半導体基板３１の一表面３４にフォトレジストを塗布し、プリベーク、露光、現像のプロセスを経て、メッキ用レジスト６４を形成する。本実施の形態では、２本の配線３３を形成するため、メッキ用レジスト６４に、前記配線３３の一部と、表面電極４３との間にわたって２つの開口６５が形成される。
【０１０１】
メッキ用レジスト６４を形成した後、電解メッキ処理を行なうことによって、図５（１）に示すように、前記配線３３の残余の部分が形成される。配線３３の残余の部分を形成することによって、半導体基板３１に形成するすべての配線３３を形成した後に、メッキ用レジスト６４および配線３３が形成されてない領域のメッキ電極を除去する。
【０１０２】
図９は、前述した製造プロセスによって形成される配線３３を示す斜視図である。一対の表面電極４３ａ，４３ｂから、差動ペアを形成する２本の配線３３ａ、３３ｂが引き出されている。表面電極４３ａ，４３ｂから未貫通孔５１の開口部にわたって、配線３３ａ，３３ｂは平行に延び、第１配線４５を形成する。配線３３ａ，３３ｂは、第１内周面３７を構成する４つの斜面のうちのいずれか１つの面に沿って延び、第２配線４６を形成する。また配線３３ａ，３３ｂは、各垂直孔５８に臨む内周面５９に沿って延び、第３配線４７を形成する。
【０１０３】
前記第１内周面３７が有する複数の斜面のうち、１つの面にだけ配線３３を形成する。このように配線３３を構成すると、斜面に沿って形成される配線３３と、残余の配線３３との境界、つまり配線３３が折れ曲がる部分は、２つだけとなる。前記２つのうちの一方は、半導体基板３３の一表面３４に平行に延びる部分と第１内周面３７に沿って延びる部分との境界であり、他方は、第１内周面３７に沿って延びる部分と第２内周面３９に沿って延びる部分との境界である。
【０１０４】
１つの配線３３を、第１内周面３７が有する複数の斜面にわたって形成すると、配線３３が折れ曲がる部分が増加するので、不要電磁輻射が生じやすくなるが、前記構成とすることによって、配線３３が折れ曲がる部分を可及的少なく構成することができ、不要電磁輻射の発生を抑制することができる。
【０１０５】
またステップＳ６の工程において、前述したように電解メッキによって配線３３の残余の部分を形成することによって、垂直孔５８に充填された導電性部材６３の体積が不足している場合であっても、導電性部材６８を埋めなおすことができ、断線のない信頼性の高い配線３３を形成することができる。
【０１０６】
表面電極３８に接続される配線３３の一端部４４は、配線３３の端部に向かうに連れて半導体基板３１の厚み方向Ａの厚みが小さくなるように形成される。前記配線３３の一端部４４は、半導体基板３１に対して予め定める第５の角度θ５で傾斜する傾斜面６７を有する。これによって、この領域においても、不要電磁波の発生および信号の反射を低減することができる。
【０１０７】
図１０は、前述した製造プロセスによって形成される配線３３の形状を模式的に示す断面図である。第１配線４５と第２配線４６とが連なる部分には、第１コーナー部７１が形成され、第２配線４６と第３配線４７とが連なる部分には、第２コーナー部７２が形成される。第１コーナー部７１は、第１配線４５と第２配線４６とが第１の角度θ１で折れ曲がる領域を含む。また第２コーナー部７２は、第２配線４６と第３配線４７とが予め定める第２の角度θ２で折れ曲がる領域を含む。
【０１０８】
また、前記予め定める第４の角度θ４は、前述したように、たとえば３５°、４５°および５５°のうちのいずれかに選ばれる。これによって、予め定める第３の角度θ３は、おおよそ１２５°、１３５°および１４５°に選ばれることになる。したがって、第１のコーナー部７１の有する角度、すなわち予め定める第１の角度θ１は、それぞれ、おおよそ１２５°、１３５°および１４５°となる。また、第２のコーナー部７２の有する角度、すなわち第２の角度θ２は、第１配線４５と第２配線４６の配線の延びる方向に垂直な仮想一平面における断面積の比にもよるが、予め定める第１の角度θ１が大きくなるほど、予め定める第２の角度θ２が小さくなる傾向にある。予め定める第１の角度θ１と予め定める第２の角度θ２との関係は、以下の式によって表される。
θ１≒２７０°−θ２
【０１０９】
前記予め定める第３の角度θ３は、１３５°であることがさらに望ましい。このように構成すると、予め定める第１および第２の角度θ１，θ２をともに、１３５°とすることができる。これによって、配線３３において発生する不要電磁輻射および反射波を最も効果的に低減することができる。
【０１１０】
また、予め定める第３の角度θ３が１２５°になるような方向にエッチングする場合は、予め定める第３の角度θ３を１３５°および１４５°として形成する場合よりもエッチング速度が大きいので、深いピット５４を形成する場合には望ましい。
【０１１１】
次に、ステップＳ６では、図５（２）に示すように配線３３を絶縁性を有する保護膜４９によって被覆する。保護膜４９は、半導体基板３１の一表面３４側に臨む領域全体を覆う。保護膜４９の材料としては、たとえばポリイミド、ＳｉＯ２などが挙げられる。
【０１１２】
次に、ステップＳ７では、前記半導体基板３１の他表面３５を一表面３４側に後退させて、未貫通孔５１に臨む内周面６１の底部に形成された第１の絶縁膜６２を、半導体基板３１の他表面３５に露出させる。半導体基板３１の他表面３５を一表面３４側に後退させる方法として、たとえば研削パッドで表面を研削した後で、ポリッシング処理を行ない、研削によって荒れた部分を除去する方法がある。このような処理においては、半導体基板３１の一表面３４側を粘着テープおよび接着剤などの固定部材によって支持台に貼り付けて研削を行なう。
【０１１３】
次に、ステップＳ８では、図５（３）に示すように、配線３３を半導体基板３１の他表面３５側に露出させる。ステップＳ８では、たとえばステップＳ７と同様に、半導体基板３１の他表面３５を一表面３４側に後退させる。
【０１１４】
また配線３３が銅（Ｃｕ）を含む場合、配線３３を半導体基板３１の他表面３４の研削によって露出させると、半導体基板３１の他表面３５が銅によって汚染されることが問題となる場合がある。この場合は、前記他表面３５側に前記垂直孔５８の底部の第１絶縁膜６２が露出した状態で、研削による処理を終了し、エッチングによって選択的に前記露出した第１の絶縁膜６２を除去して、配線３３を他表面３５側に露出させる。
【０１１５】
次に、ステップＳ９では、前記半導体基板３１の他表面３５に露出させた配線３３と電気的に接続される突起電極４８を形成する。突起電極４８は、電解銅（Ｃｕ）メッキによって形成される。本発明の他の実施の形態において、はんだペーストを半導体基板３１に塗布してリフローすることによって突起電極４８を形成してもよい。この場合はステップＳ９は、次に説明するステップＳ１０の工程を終えた後で行なう。このように、たとえば電解メッキおよびはんだペースト印刷などの一括プロセスによって突起電極４８を形成することができるので、たとえば配線３３をウェハに形成する場合、ウェハを個片化してから突起電極４８を形成するよりも、作業効率がよくなる。
【０１１６】
前記突起電極４８を形成する方法と同様にして、半導体基板３１の他表面３５にだけでなく、一表面３４にも突起電極４８を形成してもよい。前記一表面３４に形成される突起電極４８は、たとえば表面電極４３および第１配線４５などと相互に接続される。半導体基板３１の一表面３４に突起電極４８を形成する場合には、ステップＳ６より前の段階で形成する。
【０１１７】
次に、ステップＳ１０では、図５（４）に示すように、前記突起電極４８が形成される領域を除く他表面３５の残余の領域を第２の絶縁膜７６によって被覆する。
【０１１８】
以上のプロセスによって、図１に示す半導体装置３０が製造される。配線３３が鈍角をもって折れ曲がる部分では、高速で信号を伝送するときに問題となる信号の反射が低減される。
【０１１９】
前述の半導体装置３０の第２貫通孔形成部４０では、各貫通孔形成部分の内周面に沿って第３配線４７が配設する。各第３配線４７に連なる各第２配線４６は、１つの第１貫通孔形成部３９の開口を挿通するように配設する。これによって、複数の配線３３を形成しても、第１貫通孔形成部３９を複数設ける必要がない。したがって、１つの貫通孔に１つの配線３３を配設する場合と比較して、第１貫通孔形成部３９を形成する領域を小さくすることができ、半導体基板３１を小形化することができる。
【０１２０】
半導体装置３０では、前述の２本の配線３３を差動ペアとして所定の信号を伝送する。つまり２本の配線３３のうち、一方の配線３３では、一方から他方に信号を伝送し、他方の配線３３では、他方から一方に信号を伝送する。これらの一方および他方の配線３３では、同じ信号が伝送される。このように配線３３に信号を伝送させると、配線３３から発生する磁界が相殺されるので、配線から放射される放射ノイズ、つまり不要電磁輻射をさらに低減させることができる。また前記２本の配線３３は、第１内周面３７の斜面を構成する平面のうちの１つの面の上に、平行に形成されるので、配線３３から発生する磁界が相殺される効果を最大限に高めることができる。このように特に放射ノイズが問題となる回路では、差動ペアを構成する配線３３を用いて信号伝送を行ない、放射ノイズを低減する。
【０１２１】
図１１は、差動ペアをなす配線３３を、この配線３３の延びる方向に垂直な仮想一平面によって切断した断面図であり、図１２は、保護膜４９および絶縁性部材４１を伝搬する信号の波形ピークを示すベクトル図である。
【０１２２】
均一な状態の材料中で理想的な場合には伝送信号の伝搬速度は、伝搬速度をｖとし、高速をｃとし、材料の比誘電率をεで表すと、次式によって表すことができる。
ｖ＝ｃ／√ε
【０１２３】
図１１に示す２本の配線３３ａ，３３ｂにおいて、差動ペアの信号は、誘電率がε１の保護膜４９中では、ｖ１＝ｃ／√ε１の速度で伝搬するが、誘電率がε２の絶縁性部材４１中においては、ｖ２＝ｃ／√ε２の速度で信号が伝搬する。このため、保護膜４９の誘電率ε１と絶縁性部材４１と誘電率ε２とが異なる場合、図１２に示すように、次第に信号の波形ピークがずれてゆく。
【０１２４】
別の差動ペアが近くにあり、この別の差動ペアの信号が伝搬する信号のピークが、たまたまε２を伝搬する信号のピークが近くなった場合には、ν２の波が、別の差動ペアに信号にノイズとして乗ってしまうクロストーク現象が発生する場合がある。したがって、前記絶縁性部材４１と保護膜４９とを同じ材料によって形成することによって、さらにノイズによる影響を低減することができる。
【０１２５】
本発明の実施の他の形態では、１つの貫通孔３６に１つの配線３３を形成する構成であってもよい。
【０１２６】
またステップＳ７およびステップＳ８において、半導体基板３１の厚さを薄くするので、スパッタリングおよびＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）などによって配線３３を作成するまでの工程であるステップＳ１〜ステップＳ７の工程では、半導体基板３１の厚さが厚いままでもよい。したがって、ステップＳ１〜ステップＳ７までの各工程では、半導体基板３１のハンドリング性を向上させることができるので、各工程における処理を精度よく行なうことができる。またステップＳ８およびステップＳ９の工程によって、配線３３を形成した半導体基板３３の厚さを小さくすることができるので、半導体装置３０を積層して積層半導体モジュールを形成する場合に、その積層方向の寸法を小さく構成することができる。前記ステップＳ１〜Ｓ７までの半導体基板３１の厚みＴ１は、たとえば６００〜７００μｍなどに選ばれ、薄くする工程をまだ行わない半導体ウエハの厚さであり、ステップＳ９以降の半導体基板３１の厚みＴ２は、たとえば４０〜１００μｍに選ばれる。
【０１２７】
半導体基板３１の一表面３４と他表面３５との間を厚み方向Ａに連通する貫通孔３６を作成する場合、貫通孔３６を作成する方法によっては、形成する孔のアスペクト比によって、一表面３４に平行な方向の断面積が小さな貫通孔３６を形成することが困難となる場合がある。しかしながら本発明では、半導体基板３１を薄くする工程で未貫通孔５１を半導体基板３１の他表面３５側に貫通させることによって貫通孔３６を形成する。したがって、ステップＳ１において未貫通孔５１を形成する方法が、得られる孔のアスペクト比が比較的小さい穿孔方法であっても採用することができ、配線３３を形成する工程の自由度が向上する。
【０１２８】
図１３は、半導体装置３０を有する積層半導体モジュール８０の実装構造を説明する断面図である。積層半導体モジュール８０は、前述した半導体装置３０を複数積層して形成される。各半導体装置３０には、前記配線３３の他に、たとえば積層される半導体装置３０の所定の素子３２と接続するための素子接続配線８４、および積層される上下の半導体装置３０の配線を接続するための装置接続配線８５などが形成される。前記素子接続配線８４および装置接続配線８５にも、突起電極４８が形成される。
【０１２９】
各半導体装置３０に形成した接続すべき突起電極４８同士を対向させてリフローすることによって、半導体装置３０が半導体基板３１の厚み方向に積層されて、固定される。積層半導体モジュール８０は、はんだバンプ８１によって回路基板８２に実装され、前記はんだバンプ８１は回路基板８２に形成される回路基板電極８６に接続される。
【０１３０】
各半導体装置３０の間には、アンダーフィル８３が設けられてもよい。アンダーフィル８３を設けることによって、積層した半導体装置３０間の接続強度を向上する。
【０１３１】
このような構造を取ることによって、隣接する半導体装置３０を連絡する各配線の長さを短くすることができる。つまり半導体装置３０を回路基板８２の同一平面に実装する場合と比較して、回路基板への実装面積が小さく、さらに半導体装置３０間の配線長が短くなるので、たとえば所定の素子において高速な演算処理が可能となる。また各半導体装置３０間で伝送される信号による不要電磁波の発生および信号の反射を抑制することができるので、半導体装置３０間の信号の伝送をより高速化することができる。
【０１３２】
なお、半導体装置３０のサイズは全てが等しくてもよいし、異なっていてもよい。さらに、半導体装置３０は、同一の半導体装置３０でもよいし、異なる種類の半導体装置３０であってもよい。
【０１３３】
以上のように構成される積層半導体モジュール８０として、たとえばメモリセルのみを積層した半導体メモリモジュール、複数の異種半導体装置３０を積層したマルチチップモジュール、受光素子を含む半導体装置３０を最上層に積層したＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）モジュールおよびＣＭＯＳ（Ｃｏｎｔｅｍｐｏｒａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサモジュールなどを構成することができる。
【０１３４】
次に、本発明の他の実施の形態の基板の配線形成方法を説明する。本実施の形態の配線形成方法では、前述した図２に示す配線形成工程と同様に配線３３を半導体基板３１に形成する。本実施の形態の配線形成工程と、前述した実施の形態の配線形成工程とは、図２に示すフローチャートのステップＳ１の工程、つまり未貫通孔５１を形成する工程のみが異なるだけであるので、重複する内容については、その説明を省略する。また前述した実施の形態の半導体装置３０と同様な構成には、同様な参照符号を付す。また本実施の形態の配線形成方法を用いて配線を作成される半導体装置３０は、前述の実施の形態の半導体装置３０と同様の効果を有する。
【０１３５】
図１４は、本実施の形態における配線形成方法を用いた半導体装置３０の製造プロセスを説明する断面図である。
【０１３６】
まず、図１４（１）に示すように、半導体基板３１にエッチングマスク５２を形成する。このとき、エッチングマスク５２のマスク開口部５３は、半導体基板３１の一表面３４に向かうに連れて近接する方向に傾斜する内周面９１を有する。前記内周面９１に含まれる予め定める軸線を含む仮想一平面と、半導体基板３１の一表面３４とは、予め定める第６の角度θ６を成して連なる。エッチング開口部５３の開口の形状は、円形状とする。つまりマスク開口部５３は、その内周面９１が半導体基板３１の厚み方向Ａに前記一表面３４から離反するにつれて拡径するように形成される。
【０１３７】
次に、ＲＩＥによって、半導体基板３１に未貫通孔５１を形成する。ＲＩＥを行うと、半導体基板３１の一表面３４の外部に露出する領域と、エッチングマスク５２とがエッチングされる。ＲＩＥによるエッチングを継続することによって、図１４（２）および図１４（３）に示すように、徐々にエッチングが進行する。図１４（２）に示す仮想線は、図１４（１）に示すエッチングマスク５２と半導体基板３１の表面の位置を表す。また図１４（３）に示す仮想線は、図１４（２）に示すエッチングマスク５２と半導体基板３１の表面の位置を表す。
【０１３８】
ＲＩＥによって、図１４（３）に示すように、未貫通孔５１を形成することができる。エッチングマスク５２のエッチング開口部５３が前述の内周面９１を有しているため、未貫通孔５１は、半導体基板３１の一表面３４に向かうに連れて拡径する第１内周面４７と、第１内周面４７と比較して半導体基板３１の一表面に対してほぼ垂直な第２内周面４９とによって形成される。
【０１３９】
最後にエッチングマスク５２を除去して、図２に示すステップＳ２〜ステップＳ９までの処理を行うことによって、前述の実施の形態と同様な半導体装置３０を形成することができる。
【０１４０】
図１５は、本実施の形態の配線形成方法によって製造された半導体装置３０の一部を拡大して示す斜視図である。図１６は、図１５に示す半導体装置３０の配線３３の構造を示す透視図である。図１５および図１６に示すように、半導体基板３０の配線３３は、半導体装置３０の一表面３４、貫通孔３６に臨む第１内周面３７および第２内周面３９に沿って形成され、貫通孔３９を通じて半導体基板３１の他表面３５に達している。
【０１４１】
半導体装置３０は、前述した実施の形態の半導体装置３０と比較して、貫通孔３６の加工の精度は落ちるが、ウェットエッチング工程を含まないので、工程数を削減することができ、製造プロセスを簡略化することができる。
【０１４２】
なお、前述した半導体基板３１は、シリコン（Ｓｉ）から成るシリコン基板としたが、本発明にさらに他の実施の形態において、前記半導体基板３１は、ＧａＡｓなどの無機物から成る基板、およびＳｉＣから成る基板などでもよい。
【０１４３】
また本発明の半導体装置３０においては、半導体基板３１と保護膜４９との間に多層配線層を含んでいてもよい。なお、ステップＳ９の工程の後で、半導体基板３１の他表面３５に所定の素子を形成し、半導体基板３１の両面に所定の素子３２を形成してもよい。
【０１４４】
また本発明のさらに他の実施の形態において、半導体装置３０を積層する直前に、半導体基板３１の他表面３５にはんだペーストを塗布し、リフローによって突起電極４８の形成と、半導体装置３０の積層を同時に行なってもよい。
【０１４５】
【発明の効果】
以上のように本発明によれば、信号を伝送するときに、配線が折れ曲がる領域での反射を低減することができる。また、前記配線が急激に折れ曲がることを防止し、表皮効果によって配線の表面に流れる電流の流れ方向の急激な変化を抑制することによって、従来技術と比較して、配線が折れ曲がる領域から発生する不要電磁輻射を低減することができる。したがって、配線を伝送する信号の伝送速度を高速化しても、配線に伝送される信号のノイズの発生を抑制することができ、また複数の配線を基板に設ける場合にクロストークを抑制することができる。
【０１４６】
また本発明によれば、基板の厚み方向の他表面には突起電極が設けられ、この突起電極は、貫通孔に配設される第３配線と電気的に接続される。したがって、基板の外部から、突起電極を介して配線に信号を伝送させることができる。たとえば前記配線構造を有する基板を、基板の厚み方向に積層する場合であっても、単に積み重ねるだけで積層半導体モジュールを構成することができる。したがって、大きさの異なる基板を容易に積層することができ、積層半導体モジュールを構成する半導体装置の自由度が向上する。
【０１４７】
また本発明によれば、第２貫通孔形成部では、各貫通孔形成部分の内周面に沿って第３配線を配設するとともに、各第３配線に連なる各第２配線は、１つの第１貫通孔形成部の開口を挿通するように配設される。これによって、１つの貫通孔に１つの配線を配設する場合と比較して、第１貫通孔形成部を形成する領域を小さくすることができ、基板を小形化することができる。
【０１４８】
また本発明によれば、前記仮想一平面と基板の一表面との成す予め定める第３の角度は、鈍角とすることによって、第１配線と、第２配線との成す予め定める第１の角度、および第２配線と、第３配線との成す予め定める第２の角度とを容易に鈍角に形成することができる。
【０１４９】
また本発明によれば、予め定める第３の角度を、前記範囲とすることによって、予め定める第１および第２の角度が小さくなりすぎることを防止して、配線の全領域での不要電磁波および信号の反射を効果的に低減することができる。
【０１５０】
また本発明によれば、開口の形状を矩形とすることによって、第１貫通孔構成部の各傾斜面をできるだけ広く形成することができ、かつ基板の一表面に沿って形成される第１配線の配設の自由度を向上させることができる。
【０１５１】
また本発明によれば、配線を伝送される信号によって発生する電磁波の伝搬速度は、配線の延びる方向に垂直な仮想一平面内でほぼ等しくすることができる。
【０１５２】
また本発明によれば、半導体装置に前記基板の配線構造を用いるので、たとえば大規模集積回路（ＬＳＩ）チップなどの高速で信号処理を行なう半導体装置において、配線からの不要電磁輻射の発生および配線を伝送される信号の反射を低減させることができる。したがって、信号を確実に伝送することができ、かつ不要輻射によるクロストークの発生を抑制することができるので、半導体装置の動作の信頼性が向上する。さらに、配線を伝送する信号の伝送速度を高めることができるので、半導体装置をより高速に動作させることができる。
【０１５３】
また本発明によれば、半導体装置を積層して、たとえばシステムインパッケージなどの積層半導体モジュールを実現する場合、各半導体装置間で伝送される信号による不要電磁波の発生および信号の反射を抑制することができるので、装置間の信号の伝送をより高速化することができる。積層半導体モジュールは、半導体装置を回路基板の同一平面に実装する場合と比較して、回路基板への実装面積が小さく、さらに半導体装置間の配線長が短くなるので、高速な演算処理が可能となる。
【０１５４】
また本発明によれば、複数の配線を差動ペアとして所定の信号を伝送することによって、配線から発生する磁界が相殺されるので、配線から放射される放射ノイズ、つまり不要電磁輻射をさらに低減させることができる。
【０１５５】
また本発明によれば、また基板の一表面に向かって拡がる未貫通孔を形成することによって、未貫通孔に、絶縁膜を形成しやすく、また未貫通孔への導電性部材の充填を行いやすい。
【０１５６】
また前記工程によって配線を形成するので、たとえばスパッタリングおよびＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）などによって配線を作成するまでの工程である第１〜第７工程では、基板の厚みを大きくすることができる。したがって、基板のハンドリング性を向上させることができるので、各工程における処理を精度よく行なうことができる。また、配線を作成するまでの工程では、基板が厚くても、この後の第８および第９工程によって、配線を形成した基板の厚さ方向の寸法を小さくすることができる。
【０１５７】
基板の一表面と他表面との間を厚み方向に連通する貫通孔を作成する場合、貫通孔を作成する方法によっては、形成する孔のアスペクト比によって、直径が小さな貫通孔を形成するのは困難となる場合がある。本発明では、半導体基板を薄くする工程で未貫通孔を貫通させて貫通孔を形成するので、得られる穴のアスペクト比が比較的小さい穿孔方法であっても採用することができ、配線を形成する工程の自由度が向上する。
【０１５８】
また第６工程において、たとえば電解メッキなどによって残余の配線を形成することによって、第２内周面に沿う導電性部材の体積が不足している場合であっても、この工程において埋めなおすことができ、断線のない信頼性の高い配線を形成することができる。
【０１５９】
本発明によれば、第３配線に電気的に接続される突起電極を形成した後に、この突起電極が形成される領域を除く基板の他表面の残余の領域を、第３の絶縁膜によって被覆する。これによって、基板の他表面における配線への信号の入出力路を突起電極に限定することができる。したがって、このような配線形成方法によって配線を形成した基板では、基板の他表面側から入力または出力される信号を、突起電極を介して確実に与えるまたは受取ることができる。
【０１６０】
また第１０工程においては、たとえば電解メッキおよびはんだペースト印刷などの一括プロセスによって突起電極を形成することができる。したがって、たとえば配線構造をウェハに形成する場合、基板を個片化してから突起電極を形成するよりも、作業効率がよくなる。
【０１６１】
また本発明によれば、前記凹部をウェットエッチングによって形成することによって、凹部が有する第１内周面と、基板の一表面との成す角度を、前記予め定める範囲で一定とすることができるので、加工精度を向上させることができる。
【０１６２】
また凹部の底部に延びる未貫通孔の残余の領域を、ドライエッチングによって形成するので、ウェットエッチングと比較して高いアスペクト比を有する孔を形成することができる。したがって、基板の厚み方向に延びる第２内周面を容易に形成することができる。
【０１６３】
また本発明によれば、凹部が有する複数の斜面のうち、１面のみに配線を形成するので、配線が折れ曲がる部分を可及的少なく構成して、不要電磁波発生を抑制することができる。
【０１６４】
またたとえば、差動ペアをなす２本の配線を形成する場合、斜面を構成する平面のうちの１つの面の上に、前記２本の配線を形成することによって、この２本の配線を平行に形成することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の一形態の基板の配線構造を有する半導体装置３０を模式的に示す断面図である。
【図２】前述した半導体装置３０の製造プロセスを示すフローチャートである。
【図３】製造プロセスを説明するための半導体装置３０の断面図である。
【図４】製造プロセスを説明するための半導体装置３０の断面図である。
【図５】製造プロセスを説明するための半導体装置３０の断面図である。
【図６】ピット５４が形成された半導体基板３１を示す斜視図である
【図７】ステップＳ１終了後の半導体基板３１の状態を示す斜視図である。
【図８】配線３３の残余の部分を形成する途中の半導体基板３１の斜視図である。
【図９】配線３３を示す斜視図である。
【図１０】配線３３の形状を模式的に示す断面図である。
【図１１】差動ペアをなす配線３３を、この配線３３の延びる方向に垂直な仮想一平面によって切断した断面図である。
【図１２】保護膜４９および絶縁性部材４１を伝搬する信号の波形ピークを示すベクトル図である。
【図１３】半導体装置３０を有する積層半導体モジュール８０の実装構造を説明する断面図である。
【図１４】半導体装置３０の製造プロセスを説明する断面図である。
【図１５】半導体装置３０の一部を拡大して示す斜視図である。
【図１６】図１５に示す半導体装置３０の配線３３の構造を示す透視図である。
【図１７】従来技術の基板の配線構造を有する半導体装置１を積層して構成される積層半導体モジュール２を模式的に示す断面図である。
【図１８】半導体装置２の貫通配線１１と表面配線１３との接続部を拡大して示す断面図である。
【図１９】図１８に示す前記接続部の斜視図である。
【符号の説明】
３０  半導体装置
３１  半導体基板
３２  所定の素子
３３  配線
３４  一表面
３５  他表面
３６  貫通孔
３７  第１内周面
３８  第１貫通孔形成部
３９  第２内周面
４０  第２貫通孔形成部
４１  絶縁性部材
４５  第１配線
４６  第２配線
４７  第３配線
４８  突起電極
４９  保護膜
５１  未貫通孔
６２  第１の絶縁膜
６３  導電性部材
７６  第２の絶縁膜
８０  積層半導体モジュール
【図１】
2004311723.tif 000003
【図２】
2004311723.tif 000004
【図３】
2004311723.tif 000005
【図４】
2004311723.tif 000006
【図５】
2004311723.tif 000007
【図６】
2004311723.tif 000008
【図７】
2004311723.tif 000009
【図８】
2004311723.tif 000010
【図９】
2004311723.tif 000011
【図１０】
2004311723.tif 000012
【図１１】
2004311723.tif 000013
【図１２】
2004311723.tif 000014
【図１３】
2004311723.tif 000015
【図１４】
2004311723.tif 000016
【図１５】
2004311723.tif 000017
【図１６】
2004311723.tif 000018
【図１７】
2004311723.tif 000019
【図１８】
2004311723.tif 000020
【図１９】
2004311723.tif 000021