(57)【要約】【課題】出力電圧を高い状態から低下させたい場合に、出力端子に接続される蓄積電荷を短時間で放電させてその出力電圧を短時間で低下させ、周波数シンセサイザのロックアップ時間の短縮化を図ること。【解決手段】出力電圧ＶＣＯＮＴが低い場合には、アナログスイッチＳＷ１、ＳＷ３がオン状態になる。このとき、インバータ１３にアップ信号ＵＰが入力され、ＭＯＳトランジスタＱ１がオンすると、ＭＯＳトランジスタＱ２に流れるソース電流により、ループフィルタ３に電荷が充電され、出力電圧ＶＣＯＮＴが上がる。一方、出力電圧ＶＣＯＮＴが高い場合には、アナログスイッチＳＷ２、ＳＷ４がオン状態になる。このとき、ＭＯＳトランジスタＱ４にダウン信号ＤＮが入力されてオンすると、ＭＯＳトランジスタＱ４に流れるシンク電流により、ループフィルタ３から電荷が放電され、出力電圧ＶＣＯＮＴが下がる。【選択図】　図１
2004023553.tif 000002
【特許請求の範囲】
【請求項１】
コンデンサを充電または放電させるチャージポンプ回路であって、
第１の制御信号に基づき前記コンデンサを充電させる電流を生成するための第１のトランジスタを含む充電手段と、
第２の制御信号に基づき前記コンデンサの電荷を放電させる電流を生成するための第２のトランジスタを含む放電手段と、
前記第１のトランジスタに相当するものであって、自己の入力端子がその第１のトランジスタの入力端子と接続される第３のトランジスタと、
この第３のトランジスタと直列に接続され前記第２のトランジスタに相当するものであって、自己の入力端子がその第２のトランジスタの入力端子と接続される第４のトランジスタと、
前記第１のトランジスタおよび前記第３のトランジスタにそれぞれ所定の電流を流す第１のカレントミラー回路と、
前記第２トランジスタおよび前記第４のトランジスタにそれぞれ所定の電流を流す第２のカレントミラー回路と、
前記コンデンサの電位を低域ろ過した電位と、前記第３のトランジスタおよび前記第４のトランジスタの共通接続部の電位とに基づき、前記両電位が同じになるように制御する制御電圧を生成する制御手段と、
を備えたことを特徴とするチャージポンプ回路。
【請求項２】
前記第１のカレントミラー回路と前記第２のカレントミラー回路とを選択的に動作させる第１の選択手段と、
前記制御手段が生成する前記制御電圧を、前記第１のトランジスタおよび前記３のトランジスの各入力端子、または前記第２のトランジスタおよび前記４のトランジスタの各入力端子に対して選択的に供給する第２の選択手段と、
をさらに備えたことを特徴とする請求項１に記載のチャージポンプ回路。
【請求項３】
コンデンサを充電または放電させるチャージポンプ回路であって、
第１の制御信号によりオンオフされる第１のトランジスタと、
この第１のトランジスタに直列に接続され、第１のトランジスタがオンしたときに前記コンデンサを充電させる第２のトランジスタと、
第２の制御信号によりオンオフされる第３のトランジスタと、
この第３のトランジスタに直列に接続され、第３のトランジスタがオンしたときに前記コンデンサの充電電荷を放電させる第４のトランジスタと、
前記第２のトランジスタに相当するものであって、自己の入力端子がその第２のトランジスタの入力端子と接続される第５のトランジスタと、
この第５のトランジスタと直列に接続され前記第４のトランジスタに相当するものであって、自己の入力端子がその第４のトランジスタの入力端子と接続される第６のトランジスタと、
前記第２のトランジスタおよび前記第５のトランジスタにそれぞれ所定の電流を流す第１のカレントミラー回路と、
前記第４トランジスタおよび前記第６のトランジスタにそれぞれ所定の電流を流す第２のカレントミラー回路と、
前記コンデンサの電位を低域ろ過した電位と、前記第５のトランジスタおよび前記第６のトランジスタの共通接続部の電位とを比較し、その比較結果に応じて前記両電位を同じに制御する制御電圧を生成する制御回路と、
を備えたことを特徴とするチャージポンプ回路。
【請求項４】
前記制御手段が生成する前記制御電圧を、前記第２のトランジスタおよび前記５のトランジスの各入力端子、または前記第４のトランジスタおよび前記６のトランジスタの各入力端子に対して選択的に供給する第１のスイッチと、
前記第１のカレントミラー回路と前記第２のカレントミラー回路とを選択的に動作させる第２のスイッチと、
をさらに備えたことを特徴とする請求項３に記載のチャージポンプ回路。
【請求項５】
前記１のスイッチおよび前記第２のスイッチをオンオフさせる切り換え制御信号を生成する切り換え制御信号生成回路をさらに備え、
前記切り換え制御信号生成回路は、前記コンデンサの両端の電圧を所定の基準電位と比較し、この比較結果に基づいて前記切り換え制御信号を生成するようになっており、かつその比較動作にヒステリシス機能を持たせるようにしたことを特徴とする請求項４に記載のチャージポンプ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＰＬＬ（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）回路を応用した周波数シンセサイザなどに使用されるチャージポンプ回路に関するものである。
【０００２】
【従来の技術】
図７は、携帯電話に使用される従来からの周波数シンセサイザの構成の一例を示すブロック図である。
この周波数シンセサイザでは、図７に示すように、位相比較器１と、チャージポンプ回路２と、ループフィルタ３と、電圧制御発振器（ＶＣＯ）４と、Ｎカウンタ５とを備えている。
【０００３】
このような周波数シンセサイザでは、位相比較器１が、Ｎカウンタ５の出力信号Ｆｖの位相を基準発振器（図示せず）からの発振出力信号Ｆｒの位相と比較する。その比較の結果に応じて、位相比較器１は、Ｎカウンタ５の出力信号Ｆｖが遅れている場合にはアップ信号ＵＰを出力し、逆にＮカウンタ５の出力信号Ｆｖが進んでいる場合にはダウン信号ＤＮを出力する。
【０００４】
チャージポンプ回路２は、位相比較器１から出力されるアップ信号ＵＰとダウン信号ＤＮに基づき、ループフィルタ３に電荷を注入し、または電荷を放電させる。これにより、ループフィルタ３の出力電圧が変化し、電圧制御発振器４の発振周波数が変化する。この結果、Ｎカウンタ５の出力信号Ｆｖが位相比較器１の入力信号Ｆｒと一致するようになる。
【０００５】
ところで、携帯電話に使用される周波数シンセサイザでは、使用するチャネルが多数存在して電圧制御発振器４の出力周波数範囲が広いため、電圧制御発振器４の制御電圧ＶＣＯＮＴの設定範囲も広い。このため、チャージポンプ回路２は、定電流を出力する電圧範囲も同様に広くなるような構成が必要となる。
電圧制御発振器４の制御電圧ＶＣＯＮＴの範囲を広くするためのチャージポンプ回路２として、例えば図８に示すものが使用されている。
【０００６】
このチャージポンプ回路２は、図８に示すように、アップ信号ＵＰによりＭＯＳトランジスタＱ１がオンすると、ＭＯＳトランジスタＱ２に流れるソース電流によりループフィルタ３に電荷が注入され、他方、ダウン信号ＤＮによりＭＯＳトランジスタＱ４がオンすると、ＭＯＳトランジスタＱ３に流れるシンク電流によりループフィルタ３の電荷が放出され、これにより、出力電圧ＶＣＯＮＴを変化させるように構成されている。
【０００７】
なお、チャージポンプ回路２の出力電圧ＶＣＯＮＴは、上述の電圧制御発振器４に供給される制御電圧ＶＣＯＮＴと同一であるので、以下ではチャージポンプ回路の出力電圧は、同一の符号である「ＶＣＯＮＴ」の使用する。
ここで、ループフィルタ３は、図８の示すように、コンデンサＣ１と、コンデンサＣ２および抵抗Ｒ２を直列接続させたＣＲ直列回路とからなり、コンデンサＣ１とＣＲ直列回路とが並列接続されたものである。
【０００８】
また、このチャージポンプ回路２は、ＭＯＳトランジスタＱ２、Ｑ３、Ｑ６、Ｑ７に流れる各電流を同一にし、ＭＯＳトランジスタＱ２に流れるソース電流と、ＭＯＳトランジスタＱ３に流れるシンク電流のミスマッチをなくすようにする制御回路を備えている。この制御回路は、差動入力電圧に比例した電流を出力するトランスコンダクタンス増幅器１６と、その出力電流により充放電されるコンデンサＣ３とからなる。
【０００９】
さらに詳述すると、電源ライン１１と接地ライン１２との間に、Ｐ型のＭＯＳトランジスタＱ１、Ｐ型のＭＯＳトランジスタＱ２、Ｎ型のＭＯＳトランジスタＱ３、およびＮ型のＭＯＳトランジスタＱ４が直列に接続されている。電源ライン１１には正の電源電圧ＶＤＤが供給され、接地ライン１２は接地電圧ＶＳＳに接続されている。
【００１０】
ＭＯＳトランジスタＱ１は、アップ信号ＵＰをインバータ１３で反転した信号でオンオフ制御されるようになっている。ＭＯＳトランジスタＱ４は、ダウン信号ＤＮによりオンオフ制御されるようになっている。
電源ライン１１と接地ライン１２との間に、Ｐ型のＭＯＳトランジスタＱ５、Ｐ型のＭＯＳトランジスタＱ６、Ｎ型のＭＯＳトランジスタＱ７、およびＮ型のＭＯＳトランジスタＱ８が直列に接続されている。
【００１１】
電源ライン１１と接地ライン１２との間に、Ｐ型のＭＯＳトランジスタＱ９、Ｐ型のＭＯＳトランジスタＱ１０、および定電流ＩＢを供給する電流源１４が直列に接続されている。
ＭＯＳトランジスタＱ１０、Ｑ６、Ｑ２は、カレントミラー回路を形成し、ＭＯＳトランジスタＱ２とＭＯＳトランジスタＱ６には同一電流が流れるようになっている。
【００１２】
トランスコンダクタンス増幅器１６は、＋入力端子にＭＯＳトランジスタＱ６とＭＯＳトランジスタＱ７を共通接続した接続点のドレイン電位ＶＸが供給され、−入力端子にループフィルタ３が出力する制御電圧ＶＣＯＮＴを抵抗Ｒ２とコンデンサＣ２によって、制御電圧ＶＣＯＮＴを低域ろ過（高周波成分を減衰）させた信号ＶＦＢが供給されるようになっている。
【００１３】
また、トランスコンダクタンス増幅器１６の出力端子は、ＭＯＳトランジスタＱ３、Ｑ７の各ゲート、およびコンデンサＣ３の一端にそれぞれ接続されている。コンデンサＣ３の他端は、接地ライン１２に接続されている。
次に、このような構成からなる従来のチャージポンプ回路２の動作の一例について、図８を参照して説明する。
【００１４】
いま、インバータ１３に位相比較器１からアップ信号ＵＰが入力され、これによりＭＯＳトランジスタＱ１が導通状態（オン状態）になったものとする。これにより、ＭＯＳトランジスタＱ２に流すソース電流は、電流源１４の定電流ＩＢがＭＯＳトランジスタＱ１０、Ｑ６、Ｑ２によりカレントミラーされた電流である。そして、そのソース電流によりループフィルタ３に電荷が注入され、制御電圧ＶＣＯＮＴは上がる。
【００１５】
一方、位相比較器１からダウン信号ＤＮがＭＯＳトランジスタＱ４のゲートに入力され、これによりＭＯＳトランジスタＱ４が導通状態になったものとする。これにより、ＭＯＳトランジスタＱ３に流すシンク電流は、電流源１４の定電流ＩＢがＭＯＳトランジスタＱ１０、Ｑ６によりカレントミラーされ、かつそのミラー電流がＭＯＳトランジスタＱ７、Ｑ３によりカレントミラーされた電流である。そして、そのシンク電流によりループフィルタ３の電荷が放電され、出力電圧ＶＣＯＮＴは下がる。
【００１６】
トランスコンダクタンス増幅器１６は、ループフィルタ３が出力する出力電圧ＶＣＯＮＴ、すなわち制御電圧ＶＣＯＮＴを抵抗Ｒ２とコンデンサＣ２によって低域ろ過（高周波成分を減衰）させた信号ＶＦＢを、ＭＯＳトランジスタＱ６とＭＯＳトランジスタＱ７を共通接続した接続点のドレイン電位ＶＸと比較し、この両電圧の差に比例する電流を出力し、この出力電流によりコンデンサＣ３を充放電させる。
【００１７】
例えば、いま、出力電圧ＶＣＯＮＴとドレイン電圧ＶＸがＶＣＯＮＴ＝ＶＸの状態、つまりＶＸ＝ＶＦＢの状態から、インバータ１３にアップ信号ＵＰが入力され、出力電圧ＶＣＯＮＴが上昇して帰還電位ＶＦＢが上昇したものとする。この場合には、トランスコンダクタンス増幅器１６は、コンデンサＣ３の電荷を放電させ、電位ＶＮＢを低下させて、ＭＯＳトランジスタＱ８のドレイン電位ＶＸを上昇させ、ＶＦＢ＝ＶＸとなるような帰還動作を行う。
【００１８】
このように、トランスコンダクタンス増幅器１６は、ＭＯＳトランジスタＱ２、Ｑ３、Ｑ６、Ｑ７に流れる各電流を同一にし、ＭＯＳトランジスタＱ２に流れるソース電流と、ＭＯＳトランジスタＱ３に流れるシンク電流のミスマッチをなくすように動作する。
【００１９】
【発明が解決しようとする課題】
ところで、このような構成からなる周波数シンセサイザにおいて、その周波数シンセサイザの周波数設定の切り換え前後におけるチャージポンプ回路２の動作について、図９を参照して説明する。
ここで、図９は、図８に示すチャージポンプ回路２の出力電圧ＶＣＯＮＴに対する出力電流ＩＯＵＴの特性を示す出力特性図である。
【００２０】
いま、周波数シンセサイザのロック時において、電圧制御発振器４の発振周波数に対応する出力電圧ＶＯＵＴが、図９に示すように円形の点線部の範囲ａ、つまり出力電圧ＶＣＯＮＴの電圧範囲の上限で設定されている場合を想定する。
また、その範囲ａの状態から周波数設定を切り換え、電圧制御発振器４の発振周波数に対応する出力電圧ＶＣＯＮＴが、図９に示す点線部ｂで設定されている場合を想定する。
【００２１】
周波数シンセサイザの周波数設定の切り換え直後におけるチャージポンプ回路２の動作は、出力電圧ＶＣＯＮＴを下げるためにＭＯＳトランジスタ３がシンク電流（ＳＩＮＫ）を流そうとする。しかし、出力電圧ＶＣＯＮＴが高いため、ＭＯＳトランジスタＱ６のドレイン電圧ＶＸも高くなり、ＭＯＳトランジスタＱ６のドレインとソースとの間の電位が小さくなり、ＭＯＳトランジスタＱ６は線形領域動作をする。
【００２２】
この結果、ＭＯＳトランジスタＱ１０からＭＯＳトランジスタＱ６へのカレントミラーは正常に動作せず、ＭＯＳトランジスタＱ６には電流源１４の定電流ＩＢよりも少ない電流が流れる。ＭＯＳトランジスタＱ６とＭＯＳトランジスタＱ７には同一の電流が流れる。また、ＭＯＳトランジスタＱ７とＭＯＳトランジスタＱ３は、そのゲート、ソース、およびドレンの各電位が同一であるので、ＭＯＳトランジスタＱ３に流れる電流はＭＯＳトランジスタＱ７に流れる電流と同一である。
【００２３】
つまり、図９のａからｂに切り換えた直後、出力電圧ＶＣＯＮＴは図９に示すａに示すように高い電圧であるため、ＭＯＳトランジスタＱ３のシンク電流ＳＩＮＫは点線で囲まれた部分ａ、即ち出力電流ＩＯＵＴは定電流ＩＢよりも小さな電流となる。この出力電流がループフィルタ３の蓄積電荷を放電するので、出力電圧ＶＣＯＮＴの減少分は小さい。
【００２４】
このように、シンク電流ＳＩＮＫは定電流ＩＢよりも小さな電流であるが、ループフィルタ３に蓄積されている電荷を放電するので、出力電圧ＶＣＯＮＴは図９のａからｂに移行する。このため、シンク電流ＳＩＮＫも定電流ＩＢに近づき、出力電圧ＶＣＯＮＴは最終的に図９の点線部ｂの電圧値になる。
以上の説明からわかるように、図９のａからｂへの切り換えの直後には、ＭＯＳトランジスタＱ３は、シンク電流ＳＩＮＫとして定電流ＩＢを流すことができないので、周波数シンセサイザのロックアップ時間が長くなるという不都合がある。
【００２５】
図９に示す従来の特性を回避し、周波数シンセサイザのロックアップ時間を改善するためには、図９に示す特性図の特性のうち、シンク電流ＳＩＮＫ側の点線で囲んだ部分ａの特性を、図１０に示すように点線ａで囲んだようにすれば良い。すなわち、出力電圧ＶＣＯＮＴが高い場合において、シンク電流ＳＩＮＫ側の電流として定電流ＩＢを流せるようにすれば良い。
【００２６】
なお、図９のソース側であって出力電圧ＶＣＯＮＴが上限の場合には、図示のように、ＭＯＳトランジスタＱ２が流すソース電流ＳＯＵＲＣＥは定電流ＩＢよりも小さくなる。しかし、周波数シンセサイザにおいては、出力電圧ＶＣＯＮＴが上限の場合において、ソース電流ＳＯＵＲＣＥを流して出力電圧ＶＣＯＮＴをさらに高くするような設定はないので、上記のような不都合はない。
【００２７】
同様に、図９のシンク側であって出力電圧ＶＣＯＮＴが下限の場合には、図示のように、ＭＯＳトランジスタＱ３が流すシンク電流ＳＩＮＫは電流ＩＢよりも小さくなる。しかし、周波数シンセサイザにおいては、出力電圧ＶＣＯＮＴが下限の場合において、シンク電流ＳＩＮＫを流して出力電圧ＶＣＯＮＴをさらに低くするような設定はないので、上記のような不都合はない。
【００２８】
本発明の目的は、上記の点に鑑み、出力電圧を高い状態から低下させたい場合に、出力端子に接続される蓄積電荷を短時間で放電させてその出力電圧を短時間で低下させ、本発明を周波数シンセサイザに適用させた場合に、そのロックアップ時間の短縮化を図るようにしたチャージポンプ回路を提供することにある。
【００２９】
【課題を解決するための手段】
上記課題を解決して本発明の目的を達成するために、請求項１〜請求項５に記載の発明は、以下のように構成した。
すなわち、請求項１に記載の発明は、コンデンサを充電または放電させるチャージポンプ回路であって、第１の制御信号に基づき前記コンデンサを充電させる電流を生成するための第１のトランジスタを含む充電手段と、第２の制御信号に基づき前記コンデンサの電荷を放電させる電流を生成するための第２のトランジスタを含む放電手段と、前記第１のトランジスタに相当するものであって、自己の入力端子がその第１のトランジスタの入力端子と接続される第３のトランジスタと、この第３のトランジスタと直列に接続され前記第２のトランジスタに相当するものであって、自己の入力端子がその第２のトランジスタの入力端子と接続される第４のトランジスタと、前記第１のトランジスタおよび前記第３のトランジスタにそれぞれ所定の電流を流す第１のカレントミラー回路と、前記第２トランジスタおよび前記第４のトランジスタにそれぞれ所定の電流を流す第２のカレントミラー回路と、前記コンデンサの電位を低域ろ過した電位と、前記第３のトランジスタおよび前記第４のトランジスタの共通接続部の電位とに基づき、前記両電位が同じになるように制御する制御電圧を生成する制御手段と、を備えたことを特徴とするものである。
【００３０】
請求項２に記載の発明は、請求項１に記載のチャージポンプ回路において、前記第１のカレントミラー回路と前記第２のカレントミラー回路とを選択的に動作させる第１の選択手段と、前記制御手段が生成する前記制御電圧を、前記第１のトランジスタおよび前記３のトランジスの各入力端子、または前記第２のトランジスタおよび前記４のトランジスタの各入力端子に対して選択的に供給する第２の選択手段と、をさらに備えたことを特徴とするものである。
【００３１】
請求項３に記載の発明は、コンデンサを充電または放電させるチャージポンプ回路であって、第１の制御信号によりオンオフされる第１のトランジスタと、この第１のトランジスタに直列に接続され、第１のトランジスタがオンしたときに前記コンデンサを充電させる第２のトランジスタと、第２の制御信号によりオンオフされる第３のトランジスタと、この第３のトランジスタに直列に接続され、第３のトランジスタがオンしたときに前記コンデンサの充電電荷を放電させる第４のトランジスタと、前記第２のトランジスタに相当するものであって、自己の入力端子がその第２のトランジスタの入力端子と接続される第５のトランジスタと、この第５のトランジスタと直列に接続され前記第４のトランジスタに相当するものであって、自己の入力端子がその第４のトランジスタの入力端子と接続される第６のトランジスタと、前記第２のトランジスタおよび前記第５のトランジスタにそれぞれ所定の電流を流す第１のカレントミラー回路と、前記第４トランジスタおよび前記第６のトランジスタにそれぞれ所定の電流を流す第２のカレントミラー回路と、前記コンデンサの電位を低域ろ過した電位と、前記第５のトランジスタおよび前記第６のトランジスタの共通接続部の電位とを比較し、その比較結果に応じて前記両電位を同じに制御する制御電圧を生成する制御回路と、を備えたことを特徴とするものである。
【００３２】
請求項４に記載の発明は、請求項３に記載のチャージポンプ回路において、前記制御手段が生成する前記制御電圧を、前記第２のトランジスタおよび前記５のトランジスの各入力端子、または前記第４のトランジスタおよび前記６のトランジスタの各入力端子に対して選択的に供給する第１のスイッチと、前記第１のカレントミラー回路と前記第２のカレントミラー回路とを選択的に動作させる第２のスイッチと、をさらに備えたことを特徴とするものである。
【００３３】
請求項５に記載の発明は、請求項４に記載のチャージポンプ回路において、前記１のスイッチおよび前記第２のスイッチをオンオフさせる切り換え制御信号を生成する切り換え制御信号生成回路をさらに備え、前記切り換え制御信号生成回路は、前記コンデンサの両端の電圧を所定の基準電位と比較し、この比較結果に基づいて前記切り換え制御信号を生成するようになっており、かつその比較動作にヒステリシス機能を持たせるようにしたことを特徴とするものである。
【００３４】
このような構成からなる本発明によれば、出力電圧を高い状態から低下させたい場合に、出力端子に接続される蓄積電荷を短時間で放電させてその出力電圧を短時間で低下させることができる。
このため、本発明を周波数シンセサイザの適用した場合には、その周波数シンセサイザのロックアップ時間の短縮化が図れる。
【００３５】
【発明の実施の形態】
以下、本発明のチャージポンプ回路の実施形態について、図面を参照して説明する。
まず、本発明の実施形態の具体的な構成の説明に先立ち、本発明の実施形態の基本的な考え方について説明する。
【００３６】
本発明の実施形態は、図４（Ａ）に示すような出力特性を持つ図８に示す従来のチャージポンプ回路と、同図（Ｂ）に示すような出力特性（図４（Ａ）と対称的な出力特性）を持つ図３に示す新規なチャージポンプ回路とを合成し、同図（Ｃ）に示すような出力特性を持つ図１に示すようなチャージポンプ回路としたものである。
【００３７】
すなわち、本発明の実施形態は、出力電圧ＶＣＯＮＴが低い場合には図８に示すチャージポンプ回路を使用するようにし、出力電圧ＶＣＯＮＴが高い場合には図３に示すチャージポンプ回路を使用するようにし、これにより出力電圧ＶＣＯＮＴが高い場合であっても、図４（Ｃ）または図１０に示すように、シンク電流ＳＩＮＫとして定電流ＩＢを流すことを可能とするものである。
【００３８】
次に、図３のチャージポンプ回路の構成について説明する。
このチャージポンプ回路は、図３に示すように、電源ライン１１と接地ライン１２との間に、定電流ＩＢを供給する電流源１７、Ｎ型のＭＯＳトランジスタＱ１１、およびＮ型のＭＯＳトランジスタＱ１２が直列に接続されている。
ＭＯＳトランジスタＱ１１は、ＭＯＳトランジスタＱ７、Ｑ３とでカレントミラー回路を形成し、ＭＯＳトランジスタＱ７とＭＯＳトランジスタＱ３に電流源１７の定電流ＩＢと同じ電流が流れるようになっている。
【００３９】
ＭＯＳトランジスタＱ２とＭＯＳトランジスタＱ６の各ゲートは共通接続され、その共通接続部がコンデンサＣ４の一端およびトランスコンダクタンス増幅器１６の出力端子に接続されている。そのコンデンサＣ４の他端は、電源ライン１１に接続されている。
なお、他の部分の構成は、図８に示すチャージポンプ回路の構成と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。
【００４０】
次に、このような考え方を前提に構成した実施形態に係るチャージポンプ回路の具体例について、図１を参照して説明する。
この実施形態のチャージポンプ回路は、電源ライン１１と接地ライン１２との間に、Ｐ型のＭＯＳトランジスタＱ１、Ｐ型のＭＯＳトランジスタＱ２、Ｎ型のＭＯＳトランジスタＱ３、およびＮ型のＭＯＳトランジスタＱ４が直列に接続されている。
【００４１】
ＭＯＳトランジスタＱ１のゲートには、アップ信号ＵＰをインバータ１３で反転した信号が供給され、その信号によりＭＯＳトランジスタＱ１がオンオフ制御されるようになっている。ＭＯＳトランジスタＱ４のゲートにはダウン信号ＤＮが供給され、その信号によりＭＯＳトランジスタＱ４がオンオフ制御されるようになっている。
【００４２】
電源ライン１１と接地ライン１２との間に、Ｐ型のＭＯＳトランジスタＱ５、Ｐ型のＭＯＳトランジスタＱ６、Ｎ型のＭＯＳトランジスタＱ７、およびＮ型のＭＯＳトランジスタＱ８が直列に接続されている。
ここで、ＭＯＳトランジスタＱ５〜Ｑ８は、ＭＯＳトランジスタＱ１〜Ｑ４に相当する。ただし、ＭＯＳトランジスタＱ５のゲートが接地され、ＭＯＳトランジスタＱ８のゲートに電源電圧が印加され、これによりＭＯＳトランジスタＱ５、Ｑ８を常時、オン状態として動作させる点が異なる。
【００４３】
電源ライン１１と接地ライン１２との間に、Ｐ型のＭＯＳトランジスタＱ９、Ｐ型のＭＯＳトランジスタＱ１０、および定電流ＩＢを供給する電流源１４が直列に接続されている。
ＭＯＳトランジスタＱ１０は、ＭＯＳトランジスタＱ６、Ｑ２とでカレントミラー回路を形成し、ＭＯＳトランジスタＱ６とＭＯＳトランジスタＱ２に電流源１４の定電流ＩＢと同一の電流が流れるようになっている。このために、ＭＯＳトランジスタＱ１０、Ｑ６、Ｑ２は、その各ゲートが共通接続されるとともに、ＭＯＳトランジスタＱ１０はそのゲートとドレインが接続されている。
【００４４】
さらに、ＭＯＳトランジスタＱ１０、Ｑ６、Ｑ２からなるカレントミラー回路は、その一部にアナログスイッチＳＷ３を含んでいる。そして、そのカレントミラー回路は、アナログスイッチＳＷ３が閉じたときに動作し、アナログスイッチＳＷ３が開いたときにその動作を停止するようになっている。
電源ライン１１と接地ライン１２との間に、定電流ＩＢを供給する電流源１７、Ｎ型のＭＯＳトランジスタＱ１１、およびＮ型のＭＯＳトランジスタＱ１２が直列に接続されている。
【００４５】
ＭＯＳトランジスタＱ１１は、ＭＯＳトランジスタＱ７、Ｑ３とでカレントミラー回路を形成し、ＭＯＳトランジスタＱ７とＭＯＳトランジスタＱ３に電流源１７の定電流ＩＢと同じ電流が流れるようになっている。このために、ＭＯＳトランジスタＱ１１、Ｑ７、Ｑ３は、その各ゲートが共通接続されるとともに、ＭＯＳトランジスタＱ１１はそのゲートとドレインが接続されている。
【００４６】
さらに、ＭＯＳトランジスタＱ１１、Ｑ７、Ｑ３からなるカレントミラー回路は、その一部にアナログスイッチＳＷ４を含んでいる。そして、カレントミラー回路は、アナログスイッチＳＷ４が閉じたときに動作し、アナログスイッチＳＷ４が開いたときにその動作を停止するようになっている。
ＭＯＳトランジスタＱ２とＭＯＳトランジスタＱ６の各ゲートは上記のように共通接続され、その共通接続部がコンデンサＣ４の一端に接続されている。そのコンデンサＣ４の他端は、電源ライン１１に接続されている。また、ＭＯＳトランジスタＱ３とＭＯＳトランジスタＱ７の各ゲートは共通接続され、その共通接続部がコンデンサＣ３の一端に接続されている。そのコンデンサＣ３の他端は、接地ライン１２に接続されている。
【００４７】
トランスコンダクタンス増幅器１６は、＋入力端子にＭＯＳトランジスタＱ６とＭＯＳトランジスタＱ７を共通接続した接続点のドレイン電位ＶＸが供給され、−入力端子にループフィルタ３が出力する出力電圧ＶＣＯＮＴを抵抗Ｒ２とコンデンサＣ２で分割した帰還電位ＶＦＢが供給されるようになっている。
トランスコンダクタンス増幅器１６の出力端子は、アナログスイッチＳＷ１、ＳＷ２により選択的にコンデンサＣ３またはコンデンサＣ４の各一端と接続するようになっている。すなわち、トランスコンダクタンス増幅器１６は、アナログアナログスイッチＳＷ１が閉じているときにはその出力信号によりコンデンサＣ３を充放電させ、アナログスイッチＳＷ２が閉じているときにはその出力信号によりコンデンサＣ４を充放電させるようになっている。
【００４８】
つまり、トランスコンダクタンス増幅器１６は、ループフィルタ３が出力する出力電圧ＶＣＯＮＴ（上記の帰還電圧ＶＦＢ）を、ＭＯＳトランジスタＱ６とＭＯＳトランジスタＱ７のドレイン電位ＶＸと比較し、この両電圧の差に比例する電流を出力し、この出力電流によりコンデンサＣ３またはコンデンサＣ４を選択的に充放電させる制御回路を形成している。そして、この制御回路は、出力電圧ＶＣＯＮＴの変化に追随してドレイン電圧ＶＸが変化し、ＶＣＯＮＴ＝ＶＸとなるような制御を行う。
【００４９】
アナログスイッチＳＷ１〜ＳＷ４は、図２に示すように構成されるので、その一例としてアナログスイッチＳＷ１について説明する。
すなわち、アナログスイッチＳＷ１は、図２に示すように、Ｐ型のＭＯＳトランジスタＱ２１とＮ型のＭＯＳトランジスタＱ２２が並列に接続され、切り換え制御信号ＳＷＰがＭＯＳトランジスタＱ２２のゲートに供給され、切り換え制御信号ＳＷＰをインバータ２１で反転した信号がＭＯＳトランジスタＱ２１のゲートに供給されるようになっている。
【００５０】
次に、アナログスイッチＳＷ１〜ＳＷ４をオンオフさせる切り換え制御信号ＳＷＮ、ＳＷＰを生成する切り換え制御信号生成回路３１の構成例について、図５を参照して説明する。
この実施形態では、出力電圧ＶＣＯＮＴが低い場合には図４（Ａ）の出力特性となるように動作させるためにアナログスイッチＳＷ１、ＳＷ３を閉じた状態にし、出力電圧ＶＣＯＮＴが高い場合には同図（Ｂ）の出力特性となるように動作させるためにアナログスイッチＳＷ２、ＳＷ４を閉じた状態にし、全体として同図（Ｃ）の出力特性となるように動作させるが、その動作の切り換えの基準電圧を、例えば同図に示すように（１／２）×ＶＤＤ〔Ｖ〕とする。ここで、ＶＤＤは、電源電圧である。
【００５１】
この場合に、出力電圧ＶＣＯＮＴの値が（１／２）×ＶＤＤ〔Ｖ〕付近に設定されると、そのアナログスイッチＳＷ１〜ＳＷ４の切り換えが頻繁に行われて動作が不安定となるので、アナログスイッチＳＷ１〜ＳＷ４の頻繁な切り換え動作を防止する必要がある。
そこで、切り換え制御信号発生回路３１は、出力電圧ＶＣＯＮＴをその基準電圧と比較し、この比較結果に基づいて切り換え制御信号ＳＷＮ、ＳＷＰ生成するようにしたが、その比較動作の際に図６に示すようなヒステリシス特性を持たせるようにした。
【００５２】
これを具体化した切り換え制御信号生成回路３１は、図５に示すように、抵抗Ｒ１１〜Ｒ１３と、コンパレータ３２、３３と、ナンド回路３４、３５からなるＳＲラッチフリップフロップとから構成される。
抵抗Ｒ１１〜Ｒ１３は、電源電圧ＶＤＤを分圧し、図６に示すような上側の基準電圧ＶＨと下側の基準電圧ＶＬとを得るようになっている。このため、抵抗Ｒ１１〜Ｒ１３は直列接続され、その一端に電源電圧ＶＤＤが供給され、その他端が接地されている。
【００５３】
コンパレータ３２は、チャージポンプ回路の出力電圧ＶＣＯＮＴを基準電圧ＶＨと比較し、その比較結果に応じた出力電圧を出力するようになっている。また、コンパレータ３３は、チャージポンプ回路の出力電圧ＶＣＯＮＴを基準電圧ＶＬと比較し、その比較結果に応じた出力電圧を出力するようになっている。
ナンド回路３４は、一方の入力端子がコンパレータ３２の出力端子と接続され、他方の入力端子がナンド回路３５の出力端子と接続されている。そして、ナンド回路３４の出力端子からは切り換え制御信号ＳＷＮが出力されるようになっている。
【００５４】
ナンド回路３５は、一方の入力端子がコンパレータ３３の出力端子と接続され、他方の入力端子がナンド回路３４の出力端子と接続されている。そして、ナンド回路３５の出力端子からは切り換え制御信号ＳＷＰが出力されるようになっている。
次に、このような構成からなる実施形態の動作の概要について、図面を参照して説明する。
【００５５】
まず、アナログスイッチＳＷ１とアナログスイッチＳＷ３とがオン状態の場合には、アナログスイッチＳＷ１によりトランスコンダクタンス増幅器１６の出力端子がコンデンサＣ３に接続され、アナログスイッチＳＷ３によりＭＯＳトランジスタＱ１０、Ｑ６、Ｑ２がカレントミラー回路が形成される。このため、図１のチャージポンプ回路の構成は、図８のチャージポンプ回路と同様になり、その出力特性は、図４（Ａ）に示すようになる。
【００５６】
一方、アナログスイッチＳＷ２とアナログスイッチＳＷ４とがオン状態の場合には、アナログスイッチＳＷ２によりトランスコンダクタンス増幅器１６の出力端子がコンデンサＣ４に接続され、アナログスイッチＳＷ４によりＭＯＳトランジスタＱ１１、Ｑ７、Ｑ３がカレントミラー回路が形成される。このため、図１のチャージポンプ回路の構成は、図３のチャージポンプ回路と同様になり、その出力特性は、図４（Ｂ）に示すようになる。
【００５７】
次に、この実施形態の動作の詳細について、図面を参照して説明する。
図５に示す切り換え制御信号生成回路３１において、出力電圧ＶＣＯＮＴと基準電圧ＶＬの関係が、ＶＣＯＮＴ＜ＶＬの場合には、切り換え制御信号ＳＷＮは「Ｌ」レベル、切り換え制御信号ＳＷＰは「Ｈ」レベルとなる。このため、アナログスイッチＳＷ１、ＳＷ３がオンとなり、このときは、図１のチャージポンプ回路は、図８のチャージポンプ回路と同様になり、その出力特性は、図４（Ａ）に示すようになる。
【００５８】
次に、ＶＣＯＮＴ＜ＶＬの状態から、インバータ１３にアップ信号ＵＰが入力され、ＭＯＳトランジスタＱ１が導通状態になったものとする。これにより、ＭＯＳトランジスタＱ２に流れるソース電流によりループフィルタ３に電荷が注入され、すなわちループフィルタ３のコンデンサが充電され、出力電圧ＶＣＯＮＴが上昇する。
【００５９】
そして、出力電圧ＶＣＯＮＴと基準電圧ＶＨの関係が、ＶＣＯＮＴ＜ＶＨからＶＣＯＮＴ＞ＶＨになると、切り換え制御信号生成回路３１から出力される切り換え制御信号ＳＷＮは「Ｈ」レベル、切り換え制御信号ＳＷＰは「Ｌ」レベルとなる。
この結果、アナログスイッチＳＷ１、ＳＷ３がオフ状態となり、アナログスイッチＳＷ２、ＳＷ４がオン状態となり、このときは、図１のチャージポンプ回路は、図３のチャージポンプ回路と同様になり、その出力特性は、図４（Ｂ）に示すようになる。
【００６０】
次に、ＶＣＯＮＴ＞ＶＨの状態から、ＭＯＳトランジスタＱ４のゲートにダウン信号ＤＮが入力され、ＭＯＳトランジスタＱ４が導通状態になったものとする。これにより、ＭＯＳトランジスタＱ３に流れるシンク電流によりループフィルタ３の電荷が放電され、すなわちコンデンサの充電電荷が放電され、出力電圧ＶＣＯＮＴが低下する。
【００６１】
そして、出力電圧ＶＣＯＮＴと基準電圧ＶＬの関係が、ＶＣＯＮＴ＞ＶＬからＶＣＯＮＴ＜ＶＬとなると、切り換え制御信号生成回路３１から出力される切り換え制御信号ＳＷＮは「Ｌ」レベル、切り換え制御信号ＳＷＰは「Ｈ」レベルとなる。
この結果、アナログスイッチＳＷ２、ＳＷ４がオフ状態となり、アナログスイッチＳＷ１、ＳＷ３がオン状態となり、このときは、図１のチャージポンプ回路は、図８のチャージポンプ回路と同様になり、その出力特性は、図４（Ａ）に示すようになる。
【００６２】
なお、トランスコンダクタンス増幅器１６の動作は、図８に示すトランスコンダクタンス増幅器１６の動作を基本的に同様であるので、ここではその説明は省略する。
以上説明したように、この実施形態では、切り換え制御信号生成回路３１からの切り換え制御信号ＳＷＮ、ＳＷＰによりアナログスイッチＳＷ１〜ＳＷ４をオンオフ制御することにより、図４（Ａ）に示すような出力特性の動作と、同図（Ｂ）に示すような出力特性の動作を選択的に行い、全体として同図（Ｃ）に示す出力特性の動作を行うようにした。
【００６３】
このため、この実施形態によれば、出力電圧ＶＣＯＮＴが高い場合であっても、図４（Ｃ）に示すように、シンク電流として電流ＩＢを流すこと可能となる。この結果、この実施形態を周波数シンセサイザの適用した場合には、その周波数シンセサイザのロックアップ時間の短縮化が図れる。
【００６４】
【発明の効果】
以上説明したように、本発明によれば、出力電圧を高い状態から低下させたい場合に、出力端子に接続される蓄積電荷を短時間で放電させてその出力電圧を短時間で低下させることができる。このため、本発明を周波数シンセサイザの適用した場合には、その周波数シンセサイザのロックアップ時間の短縮化を図ることができる。
【図面の簡単な説明】
【図１】本発明のチャージポンプ回路の実施形態の構成を示す回路図である。
【図２】図１に示すアナログスイッチの構成を示す回路図である。
【図３】本発明のチャージポンプ回路の実施形態のうち、図４（Ｂ）の出力特性を実現するための回路図である。
【図４】本発明のチャージポンプ回路の実施形態の出力特性を説明するための説明図である。
【図５】切り換え制御信号生成回路の構成を示す回路図である。
【図６】切り換え制御信号生成回路のヒステリシス特性を説明する説明図である。
【図７】従来の周波数シンセサイザの構成を示すブロック図である。
【図８】従来のチャージポンプ回路の構成を示す回路図である。
【図９】そのチャージポンプ回路の出力特性を示す図である。
【図１０】その従来の出力特性の改善させた場合の出力特性を示す図である。
【符号の簡単な説明】
ＳＷ１〜ＳＷ４　アナログスイッチ
Ｒ１１〜Ｒ１３　抵抗
３　ループフィルタ
１１　電源ライン
１２　接地ライン
１３　インバータ
１４、１７　電流源
１６　トランスコンダクタンス増幅器
３１　切り換え制御信号生成回路
３２、３３　コンパレータ
３４、３５　ナンド回路
【図１】
2004023553.tif 000003
【図２】
2004023553.tif 000004
【図３】
2004023553.tif 000005
【図４】
2004023553.tif 000006
【図５】
2004023553.tif 000007
【図６】
2004023553.tif 000008
【図７】
2004023553.tif 000009
【図８】
2004023553.tif 000010
【図９】
2004023553.tif 000011
【図１０】
2004023553.tif 000012