(57)【要約】【課題】製造ばらつきの影響を最小にでき、回路規模の増大を招くことなく、最速クロックより短い時間の遅延量の制御を高精度に行うことが可能なデジタル遅延回路およびそれを適用した撮像装置を提供する。【解決手段】所定周波数のマスタクロックＣＫを逓倍（分周）したクロック信号Ｓ１２１生成する逓倍回路１２１と、逓倍回路１２１の出力クロックＳ１２１のレベルを反転させる反転回路１２２と、反転回路１２２の出力反転クロックＳ１２２の立ち上がりのタイミングで入力ＤにマスタクロックＣＫを入力し、反転回路１２２の出力信号Ｓ１２２の立ち下がりのタイミングで出力Ｑから、マスタクロックＣＫを所望時間だけ遅延させたマスタクロックＳ１２３をドライブ信号として固体撮像素子に出力するＤ型フリップフロップ１２３とを有するデジタル遅延回路１２ａをタイミング生成回路に設ける。【選択図】      図２
2004172892.tif 000002
【特許請求の範囲】
【請求項１】
所定周波数のマスタクロックを逓倍したクロックを生成する逓倍回路と、
逓倍回路の出力クロックのレベルを反転させる反転回路と、
反転回路の出力反転クロックの第１エッジで上記マスタクロックを入力し、上記反転回路の出力反転クロックの第２エッジのタイミングで出力から、所望時間だけ遅延させたマスタクロックを出力するフリップフロップと
を有するデジタル遅延回路。
【請求項２】
上記逓倍回路は、逓倍定数をＮ（Ｎは整数）としたとき、入力マスタクロックを（１／Ｎ）逓倍する
請求項１記載のデジタル遅延回路。
【請求項３】
ドライブ信号により撮像素子を駆動し映像信号を得る撮像装置であって、
所定周波数のマスタクロックを生成するマスタクロック生成回路と、
上記マスタクロック生成回路で生成されたマスタクロックを所定時間遅延させ、遅延させたマスタクロックを上記ドライブ信号として上記撮像素子に出力するタイミング生成回路と、
を有し、
タイミング生成回路は、
逓倍回路の出力クロックのレベルを反転させる反転回路と、
反転回路の出力反転クロックの第１エッジで上記マスタクロックを入力し、上記反転回路の出力反転クロックの第２エッジのタイミングで出力から、所望時間だけ遅延させたマスタクロックを上記ドライブ信号として出力するフリップフロップと、
を有するデジタル遅延回路を含む
撮像装置。
【請求項４】
装置のフィールド周波数と電源ラインの周波数が同じであり、
上記電源ラインに信号をロジックレベルの方形波に変換して得た信号と上記マスタクロック生成回路で生成されたマスタクロックに基づいて、上記タイミング生成回路の動作を制御するための信号を生成する回路
を有する請求項３記載の撮像装置
【請求項５】
上記逓倍回路は、逓倍定数をＮ（Ｎは整数）としたとき、入力マスタクロックを（１／Ｎ）逓倍する
請求項３記載の撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、たとえば固体撮像素子を用いた撮像装置のタイミング生成回路に適用されるデジタル遅延回路および撮像装置に関するものである。
【０００２】
【従来の技術】
固体撮像素子を用いた撮像装置においては、所定周波数のマスタクロックを所望のタイミングで固体撮像素子にドライブ信号として供給するために、遅延回路が適用される。
【０００３】
遅延回路としては、抵抗素子とキャパシタを用いた遅延回路から、バッファを数段用いてそれを何段通過させるかでアナログ的に遅延量を制御する遅延回路がある。
【０００４】
また、他の手法として、正確なクロックパルスを計数して所望の遅延量を設定するデジタル遅延回路がある。
【０００５】
【発明が解決しようとる課題】
しかしながら、上記バッファによるアナログ的遅延回路は、製造ばらつきが非常に大きいという不利益がある。
【０００６】
また、従来のデジタル遅延回路は、チップ内最速クロックより短い時間の遅延量の制御を行うのは困難である。
【０００７】
また、所望の遅延量を設定、制御するために、あらかじめ所望の値を設定するＲＯＭ、エッジをカウントするビットアップカウンタ、それらの値を比較する一致検出回路、所望の精度範囲が必要なビット分割回路などが必要なため、所望の遅延量の制御範囲、および精度に依存して高価かつ面積は増大してしまう傾向がある。
【０００８】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、製造ばらつきの影響を最小にでき、回路規模の増大を招くことなく、最速クロックより短い時間の遅延量の制御を高精度に行うことが可能なデジタル遅延回路およびそれを適用した撮像装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点に係るデジタル遅延回路は、所定周波数のマスタクロックを逓倍したクロックを生成する逓倍回路と、逓倍回路の出力クロックのレベルを反転させる反転回路と、反転回路の出力反転クロックの第１エッジで上記マスタクロックを入力し、上記反転回路の出力反転クロックの第２エッジのタイミングで出力から、所望時間だけ遅延させたマスタクロックを出力するフリップフロップとを有する。
【００１０】
本発明の第２の観点は、ドライブ信号により撮像素子を駆動し映像信号を得る撮像装置であって、所定周波数のマスタクロックを生成するマスタクロック生成回路と、上記マスタクロック生成回路で生成されたマスタクロックを所定時間遅延させ、遅延させたマスタクロックを上記ドライブ信号として上記撮像素子に出力するタイミング生成回路と、を有し、タイミング生成回路は、逓倍回路の出力クロックのレベルを反転させる反転回路と、反転回路の出力反転クロックの第１エッジで上記マスタクロックを入力し、上記反転回路の出力反転クロックの第２エッジのタイミングで出力から、所望時間だけ遅延させたマスタクロックを上記ドライブ信号として出力するフリップフロップと、を有するデジタル遅延回路を含む。
【００１１】
好適には、装置のフィールド周波数と電源ラインの周波数が同じであり、上記電源ラインに信号をロジックレベルの方形波に変換して得た信号と上記マスタクロック生成回路で生成されたマスタクロックに基づいて、上記タイミング生成回路の動作を制御するための信号を生成する回路を有する。
【００１２】
また、好適には、上記逓倍回路は、逓倍定数をＮ（Ｎは整数）としたとき、入力マスタクロックを（１／Ｎ）逓倍する。
【００１３】
本発明によれば、たとえば逓倍回路において、周波数ｆｃのマスタクロックが、設定した逓倍定数Ｎに基づいて１／Ｎ逓倍され、クロックとして反転回路に出力される。
反転回路においては、逓倍回路の出力信号のレベルが反転されて、この反転信号クロックがフリップフロップのクロック入力に供給される。
そして、フリップフロップにおいては、たとえば反転回路の出力反転クロックの第１エッジ（たとえば立ち上がりのタイミング）で入力Ｄにマスタクロックが入力され、反転回路の出力反転クロックの第２エッジ（立ち下がりのタイミング）で出力Ｑから、マスタクロックを所望時間だけ遅延させた遅延マスタクロックが出力される。
このように、デジタル遅延回路においては、マスタクロックおよび反転回路の出力信号がフリップフロップに入力されることで、フリップフロップの出力Ｑから、１／ｆｃ／Ｎ＊２（ｓｅｃ）だけ正確に遅延された信号が出力される。
【００１４】
【発明の実施の形態】
以下、本発明の好適な実施形態を、添付図面に関連付けて説明する。
【００１５】
図１は、本発明に係るデジタル遅延回路を採用した固体撮像素子を備えたカメラ装置の一実施形態を示すブロック図である。
【００１６】
本撮像装置１０は、図１に示すように、マスタクロック生成回路（ＯＳＣ）１１、タイミング生成回路（ＴＧ）１２、固体撮像素子（ＣＣＤ）１３、相関２重サンプリング（ＣＤＳ）／自動利得制御回路（ＡＧＣ）／アナログ・デジタルコンバータ回路（ＡＤＣ）１４、およびカメラＤＳＰ回路１５を有している。
【００１７】
マスタクロック生成回路（ＯＳＣ）１１は、たとえば水晶を含む発振器により構成され、たとえば周波数ｆｃが２４ＭＨｚ（周期は４１．６ｎｓ）のマスタクロックＣＫを生成（発振）してタイミング生成回路１２およびカメラＤＳＰ回路１５に供給する。
【００１８】
タイミング生成回路１２は、タイミングがカメラＤＳＰ回路１５によるタイミング信号ＴＧ−ＨＤおよびＴＧ−ＶＤに同期して動作し、マスタクロックＣＫを所定時間遅延させ、ドライブ信号ＤＲＶとして所望のタイミングで固体撮像素子１３に供給するためのデジタル遅延回路を有する。
【００１９】
図２は、図１のタイミング生成回路に適用されるデジタル遅延回路の一構成例を示す回路図である。
【００２０】
このデジタル遅延回路１２ａは、図２に示すように、逓倍回路１２１、反転回路１２２、およびＤ型フリップフロップ（Ｄ−ＦＦ）１２３を有する。
【００２１】
逓倍回路１２１は、マスタクロック生成回路１１によるマスタクロックＣＫを設定した逓倍定数Ｎに基づいて１／Ｎ逓倍し、反転回路１２２に出力する。
この逓倍回路１２１は、図２に示すように、位相検出器（ＰＤ）１２１１、電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌ  Ｏｓｃｉｌｌａｔｏｒ）１２１２、および１／Ｎ分周器１２１３にを有する。
逓倍回路１２１は、ＰＬＬ型の逓倍回路（分周回路）を構成する例であり、マスタクロックＣＫと分周器１２１３による分周信号が位相同期し、ＶＣＯ１２１２からマスタクロックＣＫを１／Ｎ逓倍（分周）したクロックＳ１２１を反転回路１２２に出力する。
【００２２】
逓倍回路１２１の逓倍定数Ｎのとりうる値は、たとえば１から数１００程度までの整数である。
本実施形態では、たとえばＮ＝２あるいは４に設定される。
したがって、逓倍回路１２１の出力信号Ｓ１２１の周波数は、４８ＭＨｚ（周期は２０．８ｎｓ）となる。
【００２３】
反転回路１２２は、逓倍回路１２１の出力クロックＳ１２１のレベルを反転させて、反転クロックＳ１２２としてフリップフロップ１２３のクロック入力ＣＬＫに供給する。
【００２４】
Ｄ型フリップフロップ１２３は、反転回路１２２の出力信号Ｓ１２２の立ち上がりのタイミング（第１エッジ）で入力ＤにマスタクロックＣＫを入力し、反転回路１２２の出力反転クロックＳ１２２の立ち下がりのタイミング（第２エッジ）で出力Ｑから、マスタクロックＣＫを所望時間だけ遅延させたマスタクロックＳ１２３をドライブ信号として固体撮像素子１３に出力する。
【００２５】
ここで、マスタクロックＣＫの周波数をｆｃ、逓倍回路１２１の逓倍定数をＮとすると、本実施形態に係るデジタル遅延回路１２ａでは、入力マスタクロックＣＫが時間〔１／ｆｃ／Ｎ＊２（ｓｅｃ）〕だけ正確に遅延されて出力される。
【００２６】
なお、逓倍定数Ｎは、プログラマブルに、あるいは外部からの設定により所望の値に設定可能である。
【００２７】
図３は、本実施形態に係るデジタル遅延回路の動作を説明するためのタイミングチャートである。
【００２８】
まず、図３（Ａ）に示すように、マスタクロック生成回路１１で周波数ｆｃが４８ＭＨｚのマスタクロックＣＫが生成され、逓倍回路１２１およびＤ型フリップフロップ１２３に供給される。
【００２９】
逓倍回路１２１においては、マスタクロック生成回路１１によるマスタクロックＣＫが、設定した逓倍定数Ｎに基づいて１／Ｎ逓倍、たとえば１／２逓倍され、図３（Ｂ）に示すように、周波数４８ＭＨｚ（周期が２０．８ｎｓ）のクロックＳ１２１が生成されて、反転回路１２２に出力される。
【００３０】
反転回路１２２においては、逓倍回路１２１の出力クロックＳ１２１のレベルを反転させて、図３（Ｃ）に示すように、信号Ｓ１２２としてフリップフロップ１２３のクロック入力ＣＬＫに供給される。
【００３１】
そして、Ｄ型フリップフロップ１２３においては、図３（Ａ）〜（Ｄ）に示すように、反転回路１２２の出力信号Ｓ１２２の立ち上がりのタイミングで入力ＤにマスタクロックＣＫが入力され、反転回路１２２の出力反転クロックＳ１２２の立ち下がりのタイミングで出力Ｑから、マスタクロックＣＫを所望時間、たとえばＮ＝２の場合、１０．４ｎｓだけ遅延させたマスタクロックＳ１２３がドライブ信号として出力される。
【００３２】
このように、デジタル遅延回路１２ａにおいては、マスタクロックＣＫおよび反転回路１２２の出力反転クロックＳ１２２がフリップフロップ１２３に入力されることで、フリップフロップ１２３の出力Ｑから、１／ｆｃ／Ｎ＊２（ｓｅｃ）だけ正確に遅延された信号が出力される。
したがって、逓倍定数Ｎを任意に設定することで正確、広範囲な遅延量を設定、制御することが可能である。
なお、本例は、あくまでも一例に過ぎず、回路構成について、本例に限定するものではない。
【００３３】
固体撮像素子１３は、タイミング生成回路１２によるドライブ信号ＤＲＶを適切なタイミングで受けて、撮像して得られた映像信号をＣＤＳ／ＡＧＣ／ＡＤＣ回路１４に出力する。
【００３４】
ＣＤＳ／ＡＧＣ／ＡＤＣ回路１４は、固体撮像素子１３による映像信号をサンプリングし、ゲインを調整し、かつアナログ信号からデジタル信号に変換し、デジタル映像信号ＣＣＤ−ＯＵＴとしてカメラＤＳＰ回路１５に出力する。
【００３５】
カメラＤＳＰ回路１５は、ＣＤＳ／ＡＧＣ／ＡＤＣ回路１４によるデジタル映像信号ＣＣＤ−ＯＵＴに所定の処理を行って、ビデオ信号ＶＩＤＥＯ−ＯＵＴを出力する。
また、カメラＤＳＰ回路１５は、電源ラインに信号をロジックレベルの方形波に変換して得た信号ＥＸＤ−ＶＤとマスタクロック生成回路１１で生成されたマスタクロックＣＫに基づいて、タイミング生成回路１２の動作を制御するための信号ＴＧ−ＨＤおよびＴＧ−ＶＤを生成し、タイミング生成回路１２に出力する。
【００３６】
カメラＤＳＰ回路１５は、信号ＴＧ−ＨＤおよびＴＧ−ＶＤを生成系として、位相比較器（ＰＣ）１５１、積分器（ＩＮＴＧ）１５２、コントローラ（ＣＴＬ）１５３、および同期信号生成回路（ＳＹＮＣ）１５４を有する。
以下、これらの位相比較器１５１、積分器１５２、コントローラ１５３、および同期信号生成回路１５４の機能も含めて、図１の回路の動作を説明する。
【００３７】
まず、マスタクロック生成回路１１で周波数ｆｃのマスタクロックＣＫが生成され、カメラＤＳＰ回路１５およびタイミング生成回路１２に供給される。
このように、タイミング生成回路１２とカメラＤＳＰ回路１５には、同じマスタクロックＣＫが入力されている。
そして、タイミング生成回路１２のタイミングは、カメラＤＳＰ回路１５からのタイミング信号ＴＧ−ＨＤおよびＴＧ−ＶＤによって制御される。
【００３８】
特に、このカメラ装置１０の具体例としては、内部にカメラ装置との同期をとるための構成を備えている。このカメラ装置１０が複数台使用されたときに送出する映像信号は同期がとられてモニタ装置に表示される。
すなわち、監視カメラシステム等を構成する。
【００３９】
複数台のカメラ装置１０の同期信号を揃えるためには、ラインロック（ＬＬ）同期を用いることがある。ＬＬ同期はカメラ装置のフィールド周波数と電源ラインの周波数が同じ場合に用いられる。
【００４０】
図１に示したカメラ装置１０では、電源ラインに信号をロジックレベルの方形波に変換して得た信号ＥＸＤ−ＶＤとカメラＤＳＰ回路１５内部の同期信号発生回路１５４で発生されるフィールド同期の信号ＩＮＴ−ＶＤが位相比較器１５１にて比較される。
そして、位相比較器１５１の比較結果を示す信号ＣＯＭＰ−ＯＵＴがカメラＤＳＰ回路１５のローパスフィルタ（ＬＰＦ：Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）等の積分器１５２で積分される。
この積分後の信号電圧ＩＮＴＧ−ＯＵＴに応じてコントローラ１５３により信号ＳＳＧ−ＣＯＮＴで、同期信号発生回路１５４の電圧制御発振器（ＶＣＯ）の発振周波数を変化させて、マスタクロックＣＫの発振周波数を上下させることで、上記信号ＥＸＤ−ＶＤに対して信号ＩＮＴ−ＶＤをロックさせる。
【００４１】
タイミング生成回路１２においては、タイミングがカメラＤＳＰ回路１５によるタイミング信号ＴＧ−ＨＤおよびＴＧ−ＶＤに同期して動作し、マスタクロックＣＫが所定時間遅延される。
具体的には、逓倍回路１２１において、マスタクロック生成回路１１によるマスタクロックＣＫが、設定した逓倍定数Ｎに基づいて１／Ｎ逓倍され、クロックとして反転回路１２２に出力される。
反転回路１２２においては、逓倍回路１２１の出力クロックＳ１２１のレベルが反転されて、この反転クロックＳ１２２がフリップフロップ１２３のクロック入力ＣＬＫに供給される。
そして、Ｄ型フリップフロップ１２３においては、反転回路１２２の出力反転クロックＳ１２２の立ち上がりのタイミングで入力ＤにマスタクロックＣＫが入力され、反転回路１２２の出力反転クロックＳ１２２の立ち下がりのタイミングで出力Ｑから、マスタクロックＣＫを所望時間だけ遅延させたマスタクロックＳ１２３がドライブ信号として固体撮像素子１３に出力される。
このように、タイミング生成回路１２においては、マスタクロックＣＫおよび反転回路１２２の出力反転クロックＳ１２２がフリップフロップ１２３に入力されることで、フリップフロップ１２３の出力Ｑから、１／ｆｃ／Ｎ＊２（ｓｅｃ）だけ正確に遅延された信号が出力される。
【００４２】
固体撮像素子１３は、タイミング生成回路１２より出力されたドライブ信号ＤＲＶによって駆動される。
この固体撮像素子１３により撮像され、出力された映像信号は、ＣＤＳ／ＡＧＣ／ＡＤＣ回路１４を通してデジタル映像信号ＣＣＤ−ＯＵＴとしてカメラＤＳＰ回路１５に入力される。
そして、カメラＤＳＰ回路１５により処理された信号が、ビデオ信号ＶＤＯ−ＯＯＴとして出力される。
【００４３】
以上説明したように、本実施形態によれば、所定周波数のマスタクロックＣＫを逓倍（分周）したクロック信号Ｓ１２１生成する逓倍回路１２１と、逓倍回路１２１の出力クロックＳ１２１のレベルを反転させる反転回路１２２と、反転回路１２２の出力反転クロックＳ１２２の立ち上がりのタイミングで入力ＤにマスタクロックＣＫを入力し、反転回路１２２の出力信号Ｓ１２２の立ち下がりのタイミングで出力Ｑから、マスタクロックＣＫを所望時間だけ遅延させたマスタクロックＳ１２３をドライブ信号として固体撮像素子１３に出力するＤ型フリップフロップ１２３とを有するデジタル遅延回路をタイミング生成回路１２に設けたので、以下の効果を得ることができる。
【００４４】
すなわち、所望の遅延量を極めて正確かつ広範囲に設定でき、また、所望の遅延量を極めて正確に制御できる。
さらに、プロセスなどの製造バラツキに依存することがなく、容易かつ正確な出荷テストが可能なため、微小な値のスペックも保証することができる。
その結果、仕様変更時に容易に対応することができる。
また、従来の同機能品より小さい面積でかつ安価に製造できる。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、所望の遅延量を極めて正確かつ広範囲に設定でき、また、所望の遅延量を極めて正確に制御できる。
さらに、プロセスなどの製造バラツキに依存することがなく、容易かつ正確な出荷テストが可能なため、微小な値のスペックも保証することができる。
その結果、仕様変更時に容易に対応することができる。
また、従来の同機能品より小さい面積でかつ安価に製造できる。
したがって、本発明によれば、製造ばらつきの影響を最小にでき、回路規模の増大を招くことなく、最速クロックより短い時間の遅延量の制御を高精度に行うことが可能なデジタル遅延回路を実現できる利点がある。
【図面の簡単な説明】
【図１】本発明に係るデジタル遅延回路を採用した固体撮像素子を備えたカメラ装置の一実施形態を示すブロック図である。
【図２】図１のタイミング生成回路に適用されるデジタル遅延回路の一構成例を示す回路図である。
【図３】本実施形態に係るデジタル遅延回路の動作を説明するためのタイミングチャートである。
【符号の説明】
１０…カメラ装置、１１…マスタクロック生成回路（ＯＳＣ）、１２…タイミング生成回路（ＴＧ）、１２ａ…デジタル遅延回路、１２１…逓倍回路、１２１１…位相検出器（ＰＤ）、１２１２…電圧制御発振器（ＶＣＯ）１２１３…１／Ｎ分周器、１２２…反転回路、１２３…Ｄ型フリップフロップ（Ｄ−ＦＦ）、１３…固体撮像素子（ＣＣＤ）、１４…相関２重サンプリング（ＣＤＳ）／自動利得制御回路（ＡＧＣ）／アナログ・デジタルコンバータ回路（ＡＤＣ）、１５…カメラＤＳＰ回路、１５１…位相比較器（ＰＣ）、１５２…積分器（ＩＮＴＧ）、１５３…コントローラ（ＣＴＬ）、１５４…同期信号生成回路（ＳＹＮＣ）。
【図１】
2004172892.tif 000003
【図２】
2004172892.tif 000004
【図３】
2004172892.tif 000005