(57)【要約】【課題】  高い受光効率を実現し、製造プロセスに要する時間や手間を低減し得る受光素子をはじめとする光電変換素子およびその製造方法を提供する。【解決手段】  本発明は、本発明の受光素子（光電変換素子）は、Ｓｉ層４と、Ｓｉ層４に形成された溝の内部に埋め込まれたＳｉＧｅ層５とを有する受光部６を備えている。また、溝の幅は、Ｓｉ層４に接してＳｉＧｅ層５を積層させたときにＳｉＧｅ層５内に格子不整合が発生しない最大の膜厚を示す臨界膜厚よりも大きく、かつ臨界膜厚の２倍の値以下に設定されている。【選択図】      図１
2004172609.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体層と、前記第１の半導体層に形成された溝の内部に埋め込まれた第２の半導体層とを有する光電変換部を備えたことを特徴とする光電変換素子。
【請求項２】
前記溝の幅は、前記第１の半導体層に接して前記第２の半導体層を積層させたときに前記第２の半導体層内に格子不整合が発生しない最大の膜厚を示す臨界膜厚よりも大きく、かつ前記臨界膜厚の２倍の値以下であることを特徴とする請求項１に記載の光電変換素子。
【請求項３】
前記溝が複数形成されるとともに、それぞれの溝を埋める前記第２の半導体層が前記第１の半導体層の上面を覆って互いに接続されていることを特徴とする請求項１または２に記載の光電変換素子。
【請求項４】
前記第１の半導体層の下面にエッチングストップ層を更に備え、前記溝の底面が前記エッチングストップ層で構成されていることを特徴とする請求項１ないし３のいずれか一項に記載の光電変換素子。
【請求項５】
前記第１の半導体層および前記第２の半導体層からなる光電変換部が、前記第１の半導体層の膜厚方向に複数積み重ねて形成されていることを特徴とする請求項１ないし４のいずれか一項に記載の光電変換素子。
【請求項６】
前記溝の少なくとも側壁面と前記第２の半導体層との間に、溝幅調整層を更に備えることを特徴とする請求項１ないし５のいずれか一項に記載の光電変換素子。
【請求項７】
前記第１の半導体層がシリコンで構成され、前記第２の半導体層がシリコン・ゲルマニウムで構成されていることを特徴とする請求項１ないし６のいずれか一項に記載の光電変換素子。
【請求項８】
前記第１の半導体層がシリコンで構成され、前記第２の半導体層がシリコン・ゲルマニウムで構成され、前記エッチングストップ層がシリコン・ゲルマニウムで構成されていることを特徴とする請求項４に記載の光電変換素子。
【請求項９】
シリコンから構成される複数の第１の半導体層と、シリコン及びゲルマニウムを含む複数の第２の半導体層とを交互に積層してなる光電変換部が設けられ、前記第２の半導体層の厚さが該第２の半導体層内に格子不整合が発生しない最大の膜厚を示す臨界膜厚よりも大きく、かつ、前記臨界膜厚の２倍の値以下であることを特徴とする光変換素子。
【請求項１０】
前記第２の半導体層が、該第２の半導体層を挟む位置にある両側の前記第１の半導体層を元にする結晶成長により形成され、前記第２の半導体層の厚さ方向中央部に、前記両方の第１の半導体層から結晶成長させた半導体結晶の結合部分に起因する結晶格子の位相ずれ部が形成されてなることを特徴とする請求項９に記載の光電変換素子。
【請求項１１】
基板上に第１の半導体材料からなる第１の半導体層を形成する工程と、前記第１の半導体層に溝を形成する工程と、前記溝の内部に第２の半導体材料を埋め込んで第２の半導体層を形成する工程とを備えることを特徴とする光電変換素子の製造方法。
【請求項１２】
前記溝をエッチングにより形成するとともに、前記第１の半導体層を形成する前に、前記基板と前記第１の半導体層との間に前記エッチングを阻止するエッチングストップ層を形成する工程を更に備えることを特徴とする請求項１１に記載の光電変換素子の製造方法。
【請求項１３】
前記溝を形成した後に、前記溝の少なくとも側壁面を覆って前記溝の幅を狭める溝幅調整層を形成する工程を更に備え、その後、前記第２の半導体層を形成することを特徴とする請求項１１または１２に記載の光電変換素子の製造方法。
【請求項１４】
基板上に、Ｓｉからなる複数の第１の半導体層と、Ｓｉ及び高濃度のＧｅを少なくとも含む複数の第２の半導体層が交互に積層された構造を有する光電変換部を備えた光電変換素子を製造する方法であり、前記第１の半導体層に対して積層する前記第２の半導体層として、高Ｇｅ濃度の第２の半導体層の臨界膜厚よりも厚い低Ｇｅ濃度の予備生成層を積層し、積層後に少なくとも光電変換部に相当する部分の前記複数の予備生成層をエッチングにより除去した後、除去した各予備生成層を挟む位置に存在するＳｉからなる前記第１の半導体層を元にして結晶成長を行って、前記除去部分に前記臨界膜厚よりも厚い高Ｇｅ濃度の第２の半導体層を形成して該除去部分を埋めることを特徴とする光電変換素子の製造方法。
【請求項１５】
前記高Ｇｅ濃度の第２の半導体層としてＧｅを５０〜１００％の範囲含有したものを用い、前記低Ｇｅ濃度の予備生成層としてＧｅを５〜４０％の範囲含ませたものを用いることを特徴とする請求項１４に記載の光電変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子およびその製造方法に関し、特にヘテロ接合を構成する２種の半導体材料からなる光電変換部の構成に関するものである。
【背景技術】
【０００２】
一般的な半導体材料のうち、シリコン・ゲルマニウム（ＳｉＧｅ）はシリコン（Ｓｉ）と比べてバンドギャップが小さいため、例えばＳｉＧｅを受光層（光電変換層）として用いた受光素子は、Ｓｉを用いた受光素子よりも長波長の光を受光できることが知られている。ＳｉＧｅ層のＧｅ濃度を適切な値に設定することによって、現在の光通信技術で用いられている１.３μｍ帯や１.５μｍ帯の波長にも対応可能な光受信器を実現することができる。ＳｉＧｅ層やＳｉ／ＳｉＧｅ超格子層を受光層として用いた構造の受光素子が提案されている（例えば、非特許文献１、特許文献１、特許文献２参照）。
【非特許文献１】T.P.PEARSALL et al., "Avalanche Gain in GeｘSi１−ｘ/Si Infrared Waveguide Detectors", IEEE ELECTRON DEVICE LETTERS, VOL. EDL-7, No.5, MAY 1986
【特許文献１】特開平７−２３１１１３号公報
【特許文献２】特開平１１−２７４３１５号公報
【０００３】
図１３は、Ｓｉ／ＳｉＧｅ超格子層を受光層として用いた従来の受光素子を示す断面図である。図１４は受光層の部分のみを示す断面図である。この受光素子においては、図１３、図１４に示すように、ｐ型単結晶Ｓｉ基板１０１の表面に高濃度ｎ型埋込層１０２が形成され、その上にｐ型Ｓｉ層１０３が形成されている。ｐ型Ｓｉ層１０３の上部はメサ型の形状に加工されており、メサ形状部のｐ型Ｓｉ層１０３上にＳｉ層１０４とＳｉＧｅ層１０５とが交互に多数積層されたＳｉ／ＳｉＧｅ超格子層１０６、高濃度ｐ型Ｓｉ層１０７が下からこの順に形成されている。そして、メサ形状部とそれ以外のｐ型Ｓｉ層１０３の表面が絶縁膜１０８で覆われ、高濃度ｎ型引き出し層１０９を介して高濃度ｎ型埋込層１０２に接続された電極１１０と、高濃度ｐ型Ｓｉ層１０７に接続された電極１１１とが形成されている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
受光部にＳｉＧｅ層を用いた従来の受光素子においては、受光効率を上げるためにＳｉＧｅ層を単層で厚く形成すると、ＳｉとＳｉＧｅの格子不整合に起因する歪みが緩和して格子欠陥が生じ、格子欠陥に起因してリーク電流が発生するという問題がある。そこで、ＳｉＧｅ層を複数用いることとし、これらＳｉＧｅ膜厚の合計を臨界膜厚以上とするために、歪みの影響を抑えるＳｉ／ＳｉＧｅ超格子構造を受光層として用いることが一般的に行われている。なお、「臨界膜厚」とは、膜厚を厚くしていったときに歪み緩和による格子欠陥が生じない上限の膜厚のことをいう。例えば、上記の非特許文献１には、各ＳｉＧｅ層の膜厚を３ｎｍ、各Ｓｉ層の膜厚を２９ｎｍ（ＳｉＧｅ膜厚の約１０倍）とし、合計膜厚を６００ｎｍ（積層数で合計４０層程度）とした受光層の例が記載されている。ところが、超格子構造を採用した場合でも膜厚の限界があり、受光効率を大きくとることが難しいという問題があった。
【０００５】
また、超格子構造ではＳｉＧｅ層の１層あたりの膜厚は臨界膜厚を超えることができない。また、ＳｉＧｅ層の臨界膜厚はＧｅ濃度と相関があり、Ｇｅ濃度が高くなるほどＳｉとの格子定数のずれが大きくなるため、臨界膜厚は薄くなる。ここで、特に長波長の光を吸収できるようにＳｉＧｅ層のＧｅ濃度を高くした場合、臨界膜厚が非常に薄くなってくるため、実際の各ＳｉＧｅ層の膜厚もさらに薄いものとなる。
【０００６】
ところが、ＳｉＧｅ層の膜厚が非常に薄くなると、量子効果により、図１５のＳｉ／ＳｉＧｅ超格子層のエネルギーバンド図に示すように、Ｅ１，Ｅ２といったサブバンドが形成され、バンドギャップが広がってしまう。その結果、長波長の光に対応するべくＳｉＧｅ層を用いていながら、図１６に示すように、長波長側での光の吸収量が低下する、すなわち長波長の光の受光効率が低下するという問題が生じていた。通常の超格子構造ではＳｉＧｅ層の膜厚を臨界膜厚以下としなければならないため、この問題を回避することができない。
【０００７】
さらに、製造プロセスの観点からすると、超格子構造を形成するには非常に多くの膜の積層が必要となる（上述したように、非特許文献１の例では４０層程度）ので、製造プロセスの時間や手間がかかるという問題があった。
【０００８】
本発明は、上記の課題を解決するためになされたものであって、高い受光効率を実現するとともに、製造プロセスに要する時間や手間を低減し得る受光素子をはじめとする光電変換素子およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の目的を達成するために、本発明の光電変換素子は、第１の半導体層と、前記第１の半導体層に形成された溝の内部に埋め込まれた第２の半導体層とを有する光電変換部を備えたことを特徴とする。また、前記溝の幅は、前記第１の半導体層に接して前記第２の半導体層を積層させたときに前記第２の半導体層内に格子不整合が発生しない最大の膜厚を示す臨界膜厚よりも大きく、かつ前記臨界膜厚の２倍の値以下とすることが望ましい。ここで言う「第１の半導体層」、「第２の半導体層」とは、格子定数が比較的近く、ヘテロ接合を構成するものであって、例えば第１の半導体層としてＳｉ、第２の半導体層としてＳｉＧｅが用いられる。
【００１０】
本発明の光電変換素子は、第１の半導体層に形成された溝の内部に第２の半導体層を埋め込んだ構成となっている。この構成を実現するために、製造の際には第１の半導体層の溝の内壁面に沿う第２の半導体層を成膜することになり、溝の両側面から第２の半導体層が成長していき、最終的に溝の内部全体に第２の半導体層を埋め込むことができる。この際、溝の幅が、第２の半導体層の臨界膜厚よりも大きく、かつ臨界膜厚の２倍の値以下となるように形成しておけば、成膜する膜厚は臨界膜厚以下でも、溝の内部には臨界膜厚以上の膜厚を持った第２の半導体層が形成されることになる。その結果、量子効果による効率低下等の問題のない、所望の特性を有する光電変換素子を得ることができる。
【００１１】
例えば、第１の半導体層をＳｉ、第２の半導体層をＳｉＧｅとして受光素子を構成すると、溝の中に埋め込むＳｉＧｅ膜厚を臨界膜厚以上とすることができ、量子効果の影響を低減することができるので、従来の超格子構造を用いた場合と比べて長波長側の受光効率を向上させることができる。また、受光効率は、ＳｉＧｅ膜の体積によっても左右されるが、本発明の構造ではＳｉＧｅ膜の体積は溝の深さで決まり、溝を深くすればするほど受光効率を上げることができ、従来の超格子構造のような臨界膜厚による限界はない。デバイスの高速応答性等の性能から受光層の厚さに制限がある場合はＳｉ部分とＳｉＧｅ部分との比率で受光効率が決まるが、本発明の構造の場合は溝幅の比率で決まるため、製造装置の性能を上げるかプロセスを工夫することで受光効率を上げることができる。従来の超格子構造のように歪み量を抑えるため、前述の論文に記載されたようにＳｉ部分をＳｉＧｅ部分の１０倍にしなければならないということもなく、超格子構造と比べて同等、もしくはそれ以上の受光効率を実現することができる。
【００１２】
製造プロセスとしては、「第１の半導体層成膜」、「エッチング等による第１の半導体層への溝形成」、「第２の半導体層成膜」の３工程が少なくとも必要となるが、Ｓｉ／ＳｉＧｅの超格子層を交互に数１０層成膜していた従来のプロセスに比べて製造プロセスに要する時間や手間を削減することができる。
【００１３】
また、前記溝が複数形成されるとともに、それぞれの溝を埋める第２の半導体層が第１の半導体層の上面を覆って互いに接続されている構成とすることが望ましい。
この構成においては、第２の半導体層の占める体積を相対的に大きくすることができ、例えば第２の半導体層がＳｉＧｅである場合、特に長波長側の受光効率を向上できるというように、第２の半導体層の持つ特性をより生かすことができるようになる。  
【００１４】
また、前記第１の半導体層の下面にエッチングストップ層を更に備え、溝の底面がエッチングストップ層で構成されていることが望ましい。
この構成においては、第１の半導体層に対してエッチングによる溝加工を施す際、エッチングストップ層のところでエッチングを停止させることができるため、溝の深さを容易に制御できるようになり、性能の安定化が図れる。
例えば第１の半導体層をＳｉで構成し、第２の半導体層をＳｉＧｅで構成し、エッチングストップ層をＳｉＧｅで構成することができる。
この構成の場合、ＥＰＷ（エチレンジアミン・ピロカテコール・水の混合液）等のエッチング剤を用いることができ、このエッチング剤が持つＳｉエッチングに対する異方性を利用して、垂直に切り立った溝を形成することができる。
【００１５】
また、前記第１の半導体層および前記第２の半導体層からなる光電変換部が、第１の半導体層の膜厚方向に複数積み重ねて形成されていてもよい。
この構成においては、溝の深さが製造装置の性能等により加工限界となる場合であっても、浅い溝構造の光電変換部を複数積層した構成とすることによって、深い溝構造の光電変換部と同等の性能を得ることができる。
【００１６】
また、前記溝の少なくとも側壁面と前記第２の半導体層との間に、溝幅調整層を更に備える構成としてもよい。
この構成においては、上記のように、溝の幅を臨界膜厚よりも大きく、臨界膜厚の２倍の値以下となるように制御する際、製造装置の加工限界から幅狭の溝が形成できない場合であっても、溝の少なくとも側壁面に溝幅調整層を形成することによって幅狭の溝とすることができ、所望の膜厚を持った第２の半導体層を形成することができる。
【００１７】
本発明において、シリコンから構成される複数の第１の半導体層と、シリコン及びゲルマニウムを含む複数の第２の半導体層とを交互に積層してなる光電変換部が設けられ、前記第２の半導体層の厚さが該第２の半導体層内に格子不整合が発生しない最大の膜厚を示す臨界膜厚よりも大きく、かつ、前記臨界膜厚の２倍の値以下であることを特徴とするものでも良い。
本発明において、前記第２の半導体層が、該第２の半導体層を挟む位置にある両側の前記第１の半導体層を元にする結晶成長により形成され、前記第２の半導体層の厚さ方向中央部に、前記両方の第１の半導体層から結晶成長させた半導体結晶の結合部分に起因する結晶格子の位相ずれ面が形成されてなるものでも良い。
単に臨界膜厚よりも大きな膜厚として成膜すると第２の半導体層には成膜時に格子不整合部分が多く生じる。そこで第２の半導体層を挟む位置に対向状態にある第１の半導体層の両方から結晶成長させるように第２の半導体層を形成したものであるならば、一側の第１の半導体層側から成長させた臨界膜厚以下の厚さの第２の半導体層と、他側の半導体層側から成長させた臨界膜厚以下の第２の半導体層を接合して１つの第２の半導体層とできるので、本来の臨界膜厚の２倍の厚さまでの第２の半導体層であって、格子不整合部分のないものを得ることができる。
【００１８】
本発明の光電変換素子の製造方法は、基板上に第１の半導体材料からなる第１の半導体層を形成する工程と、前記第１の半導体層に溝を形成する工程と、前記溝の内部に第２の半導体材料を埋め込んで第２の半導体層を形成する工程とを備えることを特徴とする。
本発明の光電変換素子の製造方法においては、上述のような所望の特性を有するとともに、製造プロセスを簡単化し得る光電変換素子を得ることができる。
【００１９】
前記溝をエッチングにより形成するとともに、前記第１の半導体層を形成する前に、前記基板と前記第１の半導体層との間に前記エッチングを阻止するエッチングストップ層を形成する工程を更に備えてもよい。また、前記溝を形成した後に、前記溝の少なくとも側壁面を覆って前記溝の幅を狭める溝幅調整層を形成する工程を更に備え、その後、前記第２の半導体層を形成してもよい。
【００２０】
本発明の製造方法では、基板上に、Ｓｉからなる複数の第１の半導体層と、Ｓｉ及び高濃度のＧｅを少なくとも含む複数の第２の半導体層が交互に積層された構造を有する光電変換部を備えた光電変換素子を製造する方法であり、前記第１の半導体層に対して積層する前記第２の半導体層として、高Ｇｅ濃度の第２の半導体層の臨界膜厚よりも厚い低Ｇｅ濃度の予備生成層を積層し、積層後に少なくとも光電変換部に相当する部分の前記複数の予備生成層をエッチングにより除去した後、除去した各予備生成層を挟む位置に存在するＳｉからなる前記第１の半導体層を元にして結晶成長を行って、前記除去部分に前記臨界膜厚よりも厚い高Ｇｅ濃度の第２の半導体層を形成して該除去部分を埋めることを特徴とするものでも良い。
単に臨界膜厚よりも大きな膜厚として第２の半導体膜を形成すると、第２の半導体層には成膜時に格子不整合部分が多く生じる。そこで第２の半導体層を挟む位置に対向状態にある第１の半導体層の両方から結晶成長させるように半導体層を形成したものであるならば、一側の第１の半導体層側から成長させた臨界膜厚以下の厚さの半導体層と、他側の半導体層側から成長させた臨界膜厚以下の半導体層を接合して１つの第２の半導体層として形成できるので、本来の臨界膜厚の２倍の厚さまでの第２の半導体層であって、格子不整合部分のないものを得ることができる。
【００２１】
本発明の製造方法において、前記高Ｇｅ濃度の第２の半導体層としてＧｅを５０〜１００％の範囲含むものを用い、前記低Ｇｅ濃度の予備生成層としてＧｅを５〜４０％の範囲含むものを用いることを特徴とするものでも良い。
【発明の効果】
【００２２】
以上、詳細に説明したように、本発明によれば、高波長側でも光変換効率の低下しない所望の特性を有する光電変換素子が得られるとともに、光電変換素子の製造プロセスに要する時間や手間を低減することができる。
【発明を実施するための最良の形態】
【００２３】
［第１の実施の形態］
以下、本発明の第１の実施の形態を図１〜図４を参照して説明する。
図１は、本実施の形態の受光素子（光電変換素子）を示す断面図である。
本実施の形態の受光素子においては、図１に示すように、ｐ型単結晶Ｓｉ基板１の表面に高濃度ｎ型埋込層２が形成され、その上にｐ型Ｓｉ層３が形成されている。ｐ型Ｓｉ層３の上部はメサ型の形状に加工されており、メサ形状部のｐ型Ｓｉ層３上にノンドープのＳｉ層４とＳｉＧｅ層５とからなる受光部６（光電変換部）が形成され、その上に高濃度ｐ型Ｓｉ層７が形成されている。そして、メサ形状部とそれ以外のｐ型Ｓｉ層３の表面が絶縁膜８で覆われ、高濃度ｎ型引き出し層９を介して高濃度ｎ型埋込層２に接続された電極１０と、高濃度ｐ型Ｓｉ層７に接続された電極１１とが形成されている。
【００２４】
受光部６の構成は、図２に示すように、ｐ型Ｓｉ層３上に例えば膜厚０．６μｍ程度のＳｉ層４（第１の半導体層）が形成され、Ｓｉ層４の膜厚方向に貫通し、一方向（図２の紙面に垂直な方向）に延びる複数の溝４ａが形成されている。すなわち、このＳｉ層４を平面的に見るとＳｉが存在している部分と溝の部分がストライプ状に配置されており、溝４ａの深さがＳｉ層４の膜厚に等しい０．６μｍとなっている。また、溝４ａの幅Ｗは、上に形成するＳｉＧｅ層５の臨界膜厚よりも大きく、ＳｉＧｅ層５の臨界膜厚の２倍の値以下に設定されている。ＳｉＧｅ層５の臨界膜厚は、Ｇｅ濃度によって変わるが、例えばＧｅ濃度が３０％のとき、０．０５μｍ程度である。従って、この場合、溝の幅は０．０５μｍ〜０．１μｍ程度となる。なお、この例では複数の溝４ａが一方向にのみ延びているものとするが、例えばこの溝に加えて、この溝と交差する方向に延びる他の複数の溝を有する構成（すなわち、平面的に見ると格子状の溝）としてもよい。
【００２５】
そして、Ｓｉ層４に形成された複数の溝４ａの内部にＳｉＧｅが埋め込まれるとともに、Ｓｉ層４の上面に各溝４ａの内部のＳｉＧｅと一体化したＳｉＧｅが成膜されることによって、ＳｉＧｅ層５（第２の半導体層）が構成されている。ＳｉＧｅ層５を成膜する際には溝４ａの側壁面からもＳｉＧｅが成長するため、少なくとも溝４ａの幅の半分以上の膜厚のＳｉＧｅを成膜することによって溝４ａの内部を完全に埋め込むことができる。
【００２６】
次に、上記構成の受光素子の製造方法について図３、図４を用いて説明する。  図４は受光素子全体の製造工程図、図３は特に受光部６のみを取りだして示す製造工程図である。
まず、図４（ａ）、図３（ａ）、図３（ｂ）に示すように、ｐ型単結晶Ｓｉ基板１の表面に高濃度ｎ型埋込層２を形成し、その上にｐ型Ｓｉ層３、Ｓｉ層４を順次積層する。Ｓｉ層４の成膜時の成膜温度はＳｉＧｅ層を形成する前であるから、５００℃以上とすることが可能である。次に、Ｓｉ層４上に、Ｓｉ層４に溝４ａを形成するためのエッチングマスク１３を形成する。エッチングマスク１３にはレジスト膜を用いるのが一般的であるが、エッチング耐性の問題からシリコン酸化膜（ＳｉＯ２）やシリコン窒化膜（ＳｉＮｘ）などをパターニングしてエッチングマスクとしてもよい。本実施の形態では溝が比較的浅い場合はレジスト膜を用い、深い溝の場合、もしくはウェットエッチングによる異方性エッチングを行う場合には、レジスト膜ではなく、ＳｉＯ２膜やＳｉＮｘ膜などをパターニ
ングしてエッチングマスク１３とする。
【００２７】
次に、図４（ｂ）、図３（ｃ）に示すように、受光部６となる部分のＳｉ層４をエッチングして溝４ａを形成し、その後、エッチングマスク１３を除去する。この際の溝４ａの幅は、この後で成膜するＳｉＧｅ層の臨界膜厚の１〜２倍の寸法とする。ここで用いるエッチングはドライエッチングでもウェットエッチングでもよいが、ドライエッチングを用いると条件によっては溝４ａの底部にダメージが生じ、リーク電流の原因となる場合があるので、ウェットエッチングを用いればこの問題を回避することができる。Ｓｉ層４の成膜時にＳｉ層４の上面が（１１０）結晶面となるようにすれば、溝４ａの側壁面は（１１１）結晶面となる。例えばＥＰＷ（エチレンジアミン・ピロカテコール・水の混合液）等のアルカリ系エッチャントを用いると、Ｓｉの（１１０）面に対してはエッチングが進行する一方、（１１１）面に対してはエッチングが進行しないので、異方性エッチングを行うことができ、垂直に切り立った溝４ａを形成することができる。本実施の形態の方法では、Ｓｉ層４の下地も同じシリコン膜であるｐ型Ｓｉ層３であるため、エッチングの終点はエッチング時間によって制御する。この方法によれば、下地にダメージを与えることなく垂直な溝加工が可能となり、リーク電流を抑えることができる。
【００２８】
次に、図４（ｃ）に示すように、溝４ａの内部にＳｉＧｅを埋め込んでＳｉＧｅ層５を形成し、その後、高濃度ｐ型Ｓｉ層７を形成する。このとき、図３（ｄ）に示すように、溝４ａの両側壁面および底面からＳｉＧｅ層５が成長していくが、溝４ａの幅がＳｉＧｅ層５の臨界膜厚の１〜２倍の寸法に設定されているので、図３（ｅ）に示すように、ＳｉＧｅ層５の膜厚が臨界膜厚を超える前に（溝４ａの幅の少なくとも半分の膜厚が成膜された時点で）溝４ａの内部がＳｉＧｅ層５で充填される。このように、成膜した分は臨界膜厚以下でありながら、成膜後の状態として溝４ａの内部には臨界膜厚以上の膜厚を持ったＳｉＧｅ層５が形成されたことになる。その後、図３（ｆ）に示すように、高濃度ｐ型Ｓｉ層７を形成する。
【００２９】
次に、図４（ｄ）に示すように、高濃度ｐ型Ｓｉ層７、ＳｉＧｅ層５、Ｓｉ層４、ｐ型Ｓｉ層３の一部をパターニングしてメサ形状に加工し、受光部６とする。その後、図４（ｅ）に示すように、メサ形状の受光部６とそれ以外のｐ型Ｓｉ層３の表面に絶縁膜８を形成し、高濃度ｎ型引き出し層９、電極１０，１１を順次形成する。以上の工程により、本実施の形態の受光素子が完成する。
【００３０】
本実施の形態の受光素子においては、Ｓｉ層４に形成された溝４ａの内壁面に沿うＳｉＧｅ層５を成膜することで溝４ａの内部全体にＳｉＧｅ層５を埋め込むことができる。この際、溝４ａの幅がＳｉＧｅ層５の臨界膜厚の１〜２倍の範囲とされているため、ＳｉＧｅ層５を成膜する膜厚は臨界膜厚以下でありながら、溝４ａの内部には臨界膜厚以上の膜厚を持ったＳｉＧｅ層５が形成されることになる。その結果、量子効果の影響を低減することができるので、従来の超格子構造を用いた場合と比べて長波長側の受光効率を向上させることができる。また、受光効率は、ＳｉＧｅ層５の体積によっても左右されるが、本発明の構造ではＳｉＧｅ層５の体積は溝４ａの深さで決まり、溝４ａを深くすればするほど受光効率を上げることができ、従来の超格子構造のような臨界膜厚による限界はない。デバイスの高速応答性等の性能から受光部６の厚さに制限がある場合はＳｉ部分とＳｉＧｅ部分との比率で受光効率が決まるが、本実施の形態の構造の場合は溝幅の比率で決まるため、製造装置の性能を上げるかプロセスを工夫することで受光効率を十分に上げることができる。製造プロセス上も、Ｓｉ／ＳｉＧｅの超格子層を交互に数１０層成膜していた従来のプロセスに比べて製造プロセスに要する時間や手間をはるかに削減することができる。
【００３１】
［第２の実施の形態］
以下、本発明の第２の実施の形態を図５、図６を参照して説明する。
図５は本実施の形態の受光素子の受光部の部分のみを示す断面図、図６はその製造プロセスを示す工程断面図である。
本実施の形態の受光素子の基本構成は第１の実施の形態と同様であり、受光部の構成が異なるのみである。したがって、以下では基本構成の説明は省略し、受光部の構成のみを説明する。また、図５、図６において、図２、図３と共通の構成要素には同一の符号を付す。
【００３２】
本実施の形態の受光部１６においても、図５に示すように、ＳｉＧｅ層５の臨界膜厚の１〜２倍の幅を有する溝４ａがＳｉ層４に形成され、溝４ａの内部にＳｉＧｅが埋め込まれてＳｉＧｅ層５が形成されている。この構成は第１の実施の形態と同様である。これに対して、第１の実施の形態と異なる点は、Ｓｉ層４の下面側（Ｓｉ層とｐ型Ｓｉ層との間）にエッチングストップ層１５を形成したことにある。本実施の形態の場合、エッチングストップ層１５はＳｉのエッチング、特にアルカリ系のウェットエッチングに対する耐性を有する材料で構成されており、エッチング剤としてＥＰＷを用いる場合には、例えば膜厚が５〜１０ｎｍ程度、Ｇｅ濃度が５％以上のＳｉＧｅ膜を用いることができる。ＳｉＧｅ膜を本実施の形態のエッチングストップ層１５として機能させる場合、Ｇｅ濃度を５〜１０％とすることが望ましい。
【００３３】
上記構成の受光部１６の形成方法について図６を用いて説明する。
図６（ａ）に示すように、ｐ型Ｓｉ層３上に上記ＳｉＧｅ膜からなるエッチングストップ層１５を形成し、その上にＳｉ層４を形成する。次に、図６（ｂ）に示すように、Ｓｉ層４上に溝を形成するためのエッチングマスク１３を形成する。ここでのエッチングマスク１３にはシリコン窒化膜（Ｓｉ３Ｎ４）を用いる。レジスト膜では異方性のウェットエッチングに対する耐性がないためである。したがって、Ｓｉ層４上にＳｉ３Ｎ４膜を形成した後、フォトリソグラフィー工程によりパターニングしてエッチングマスク１３とする。
【００３４】
次に、図６（ｃ）に示すように、ウェットエッチングによりＳｉ層４に溝４ａを形成する。本実施の形態の場合も第１の実施の形態と同様、ＥＰＷ等のアルカリ系エッチャントを用いると、Ｓｉの（１１０）面に対してはエッチングが進行する一方、（１１１）面に対してはエッチングが進行しないので、Ｓｉ層４の上面を（１１０）結晶面としておけば、垂直な溝４ａを形成することができる。しかしながら、第１の実施の形態の場合はＳｉ層４の下地もｐ型Ｓｉ層３であるため、エッチングの終点を時間制御しなければならなかった。これに対して、本実施の形態の場合、Ｓｉ層４の下地にＳｉＧｅ膜からなるエッチングストップ層１５が設けられているので、エッチングがエッチングストップ層１５に達し、溝４ａの底面にＳｉＧｅ膜が露出した時点で停止する。本実施の形態で用いたＥＰＷ等のアルカリ系エッチャントは、結晶面によるエッチング異方性を有するとともに、Ｓｉ／ＳｉＧｅに対するエッチング選択性も有している。この方法により、エッチング時間を制御することなく、溝４ａの深さを容易に制御することができる。溝４ａを形成した後、エッチングマスク１３を除去する。
【００３５】
次に、図６（ｄ）に示すように、溝４ａの内部にＳｉＧｅを埋め込んでＳｉＧｅ層５を形成する。このとき、溝４ａの幅がＳｉＧｅ層５の臨界膜厚の１〜２倍の寸法に設定されているので、成膜する分は臨界膜厚以下でも、成膜後の状態では溝４ａの内部には臨界膜厚以上の膜厚を持ったＳｉＧｅ層５が形成される。その後、図６（ｅ）に示すように、高濃度ｐ型Ｓｉ層７を形成する。
【００３６】
本実施の形態においても、製造プロセスが簡単であり、受光効率に優れた受光素子が得られるといった第１の実施の形態と同様の効果を得ることができる。それに加えて、本実施の形態の場合、Ｓｉ層４の下面にエッチングストップ層１５が設けられているので、若干のオーバーエッチングを施すことによって溝４ａの底面にＳｉ層４が残存することなく、エッチングストップ層１５が溝４ａの底面に確実に露出した状態、すなわちＳｉ層４が膜厚方向に完全に除去された状態でＳｉ層４のエッチングが停止する。したがって、第１の実施の形態では、オーバーエッチングを施すとＳｉ層４の下地のｐ型Ｓｉ層３までえぐれてしまうことも考えられ、溝４ａの深さがまちまちになる虞があるのに対し、本実施の形態の場合は、溝４ａの深さがＳｉ層４の膜厚に一致し、溝４ａの深さがＳｉ層４の膜厚で決まることになる。このようにして、本実施の形態の方法によれば、エッチングに起因する溝４ａの深さのバラツキが生じることはなく、安定した特性を有する受光素子を提供することができる。
【００３７】
［第３の実施の形態］
以下、本発明の第３の実施の形態を図７、図８を参照して説明する。
図７は本実施の形態の受光素子の受光部の部分のみを示す断面図、図８はその製造プロセスを示す工程断面図である。
本実施の形態の受光素子の基本構成は第１の実施の形態と同様であり、受光部の構成が異なるのみである。したがって、以下では基本構成の説明は省略し、受光部の構成のみを説明する。また、図７、図８において、図２、図３と共通の構成要素には同一の符号を付す。
【００３８】
本実施の形態の受光部２６においても、第１、第２の実施の形態と同様、図７に示すように、ＳｉＧｅ層５の臨界膜厚の１〜２倍の幅を有する溝４ａがＳｉ層４に形成され、溝４ａの内部にＳｉＧｅが埋め込まれてＳｉＧｅ層５が形成されている。また、Ｓｉ層４の下面側（Ｓｉ層４とｐ型Ｓｉ層３との間）にＳｉＧｅ等からなるエッチングストップ層１５が形成されている点は、第２の実施の形態と同様である。ただし、第２の実施の形態と異なるのは、溝４ａの底面がエッチングストップ層１５で構成されているのではなく、溝４ａの底面がＳｉ層で構成されている点である。次に製造プロセスを説明するが、本実施の形態の場合、第１層目のＳｉ層４１で溝を形成した後、第１Ｓｉ層４１の上面、溝４ａの側壁面および底面に沿って第２層目のＳｉ層４２（溝幅調整層）を形成したことにより、このような構成となっている。
【００３９】
上記構成の受光部の形成方法について図８を用いて説明する。
図８（ａ）に示すように、ｐ型Ｓｉ層３上にＳｉＧｅ膜からなるエッチングストップ層１５、Ｓｉ層４１を積層した後、Ｓｉ層４上にＳｉ３Ｎ４等からなるエッチングマスク１３を形成する。次に、図８（ｂ）に示すように、ウェットエッチングによりＳｉ層４１に溝４ｂを形成する。本実施の形態の場合も第１、第２の実施の形態と同様、ＥＰＷ等のアルカリ系エッチャントによる異方性エッチングを用いると、垂直な溝４ｂを形成することができる。この時点での溝幅をＷとする。また、Ｓｉ層４の下地にＳｉＧｅ膜からなるエッチングストップ層１５が設けられているので、エッチング時間を制御することなく、溝４ｂの深さを容易に制御することができる。溝４ｂを形成した後、エッチングマスク１３を除去する。以上の工程は、第２の実施の形態と同様である。
【００４０】
次に、図８（ｃ）に示すように、基板の全面にＳｉ層４２（溝幅調整層）を薄く成膜する。このときのＳｉ層４２の膜厚は溝４ｂの幅Ｗの半分以下とし、前工程で形成した溝４ｂがＳｉ層４２で埋まらないようにする。すると、Ｓｉ層４１の上面、溝４ｂの側壁面および底面に沿って薄いＳｉ層４２が形成され、第１層目のＳｉ層４１と第２層目のＳｉ層４２とが一体化されるとともに溝４ａの幅が狭くなる。すなわち、成膜するＳｉ層４２の膜厚をｔとすると、Ｗ’＝Ｗ−２ｔで表される寸法Ｗ’に溝幅が調整される。
【００４１】
次に、図８（ｄ）に示すように、溝４ａの内部にＳｉＧｅを埋め込んでＳｉＧｅ層５を形成する。このとき、溝４ａの幅がＳｉＧｅ層５の臨界膜厚の１〜２倍の寸法に設定されているので、成膜する分は臨界膜厚以下でも、成膜後の状態で溝４ａの内部には臨界膜厚以上の膜厚を持ったＳｉＧｅ層５が形成される。その後、図８（ｅ）に示すように、高濃度ｐ型Ｓｉ層７を形成する。
【００４２】
本実施の形態においても、製造プロセスが簡単であり、受光効率に優れた受光素子が得られる、といった第１、第２の実施の形態と同様の効果を得ることができる。また、エッチングストップ層１５を設けたことで溝深さのバラツキが少なく、安定した特性を持つ受光素子が得られる、といった第２の実施の形態と同様の効果も得ることができる。そして、特に本実施の形態の場合、Ｓｉ層４１に一旦溝４ｂを形成した後、溝４ｂの内面に沿って薄いＳｉ層４２を再度成膜する方法を採っているので、最終的に溝４ａの幅をフォトリソグラフィー技術による微細加工の限界よりも狭くすることが可能となる。したがって、例えば長波長側の受光効率が高い受光素子を製造すべく、ＳｉＧｅ層５中のＧｅ濃度を高くする場合、Ｇｅ濃度の増大に伴って臨界膜厚が薄くなるが、その結果、溝の幅をフォトリソグラフィー技術による微細加工の限界よりも狭くしなければならないことになったとしても、本実施の形態の方法によって対応可能となる。このとき、後から形成するＳｉ層４２の膜厚の調整で溝４ａの幅を調整することができる。
【００４３】
なお、本実施の形態では、一旦形成した溝４ｂをＳｉ層４２を用いて幅狭にしているが、溝の幅を調整するために形成する層の材料はＳｉに限ることはなく、Ｓｉに対する格子整合性が良い材料であれば、例えばＳｉＣ等のＳｉ以外の材料を用いることもできる。
【００４４】
［第４の実施の形態］
以下、本発明の第４の実施の形態を図９を参照して説明する。
図９は本実施の形態の受光素子の受光部の部分のみを示す断面図である。
本実施の形態の受光素子の基本構成は第１の実施の形態と同様であり、受光部の構成が異なるのみである。したがって、以下では基本構成の説明は省略し、受光部の構成のみを説明する。また、図９において、図２と共通の構成要素には同一の符号を付す。
【００４５】
本実施の形態の場合、図９に示すように、Ｓｉ層４の溝４ａの内部にＳｉＧｅ層５が埋め込まれた構造の受光部６が複数（図９においては３段）繰り返し形成された構成となっている。
この構成においては、成膜技術やエッチング技術等の限界から溝の深さをあまり深くできない場合であっても、浅い溝構造の受光部６を複数積層した構成とすることによって、深い溝構造の受光部と同等もしくはそれ以上の性能を得ることができる。また、本構成の場合、Ｓｉ層４とＳｉＧｅ層５が交互に積層された形となっているので、受光部６を構成するＳｉＧｅ層５自体が溝４ａを形成する際のエッチングストップ層としても機能する。
【００４６】
[第５の実施の形態]
以下、本発明の第５の実施の形態を図１０と図１１を参照して説明する。
図１は、本実施の形態の受光素子（光電変換素子）を示す断面図であるが、以下に説明する構成要素の中で先に説明した第１の実施の形態の構成要素と同じものには同じ符号を付してそれらの部分の詳細説明を省略する。
本実施の形態の受光素子においては、図１０に示すように、ｐ型単結晶Ｓｉ基板１の表面に高濃度ｎ型埋込層２が形成され、その上にｐ型Ｓｉ層３が形成されている。ｐ型Ｓｉ層３の上部はメサ型の形状に加工されており、メサ形状部のｐ型Ｓｉ層３上にノンドープのＳｉ層（第１の半導体層）２４とＳｉＧｅ層（第２の半導体層）２５とを複数積層してなる受光部２６（光電変換部）が形成され、その上に高濃度ｐ型Ｓｉ層７が形成されている。そして、メサ形状部とそれ以外のｐ型Ｓｉ層３の表面が絶縁膜８で覆われ、高濃度ｎ型引き出し層９を介して高濃度ｎ型埋込層２に接続された電極１０と、高濃度ｐ型Ｓｉ層７に接続された電極１１とが形成されている。
【００４７】
即ち、第５の実施の形態の構成においては、先に説明した第１の実施の形態の構成要素のノンドープのＳｉ層４とＳｉＧｅ層５からなる受光部（光電変換部）６を図１０に断面構造を示すような厚さ方向に複数、交互に積層した形状のノンドープのＳｉ層２４とＳｉＧｅ層２５からなる受光部（光電変換部）２６とした点に特徴を有する。この実施の形態の構成においては、ＳｉＧｅ層２５が、通常の成膜法で歪緩和による格子欠陥を生じることなく単層に形成可能なＳｉＧｅ層の臨界膜厚よりも大きく、該臨界膜厚の２倍の値以下に設定されている。
通常、ＳｉＧｅ層の臨界膜厚はＧｅ濃度によって変わるが、例えばＧｅ濃度が３０％のとき０.０５μｍ程度である。従って該第５の実施の形態の場合、ＳｉＧｅ層２５の膜厚は０.０５μｍ〜０.１μｍ程度となる。
【００４８】
次に、このような臨界膜厚よりも厚いＳｉＧｅ層２５をＳｉ層２４に対して交互積層することが可能な製造方法について図１２を元に以下に説明する。なお、図１２は第５の実施の形態の受光素子（光電変換素子）の受光部（光電変換部）２６の部分のみを示してその製造方法を説明するためのもので、その他の部分については記載を略している。
まず、第１の実施形態の場合と同様にｐ型単結晶Ｓｉ基板１の表面に高濃度ｎ型埋込層２を形成し、ここから図１２（ａ）に示すように、その上にｐ型Ｓｉ層３を積層する。ここまでの製造工程は基本的には図４（ａ）を元に先に第１の実施の形態の構成の製造方法の場合に説明した工程と同等で良い。
次に、前記ｐ型Ｓｉ層３の上に、低Ｇｅ濃度のＳｉＧｅ層（予備生成層）３５とノンドープのＳｉ層２４を交互に必要な層数積層する。このときＳｉＧｅ層３５のＧｅ濃度は５〜４０％程度の範囲とし、膜厚は後に成膜する高Ｇｅ濃度ＳｉＧｅ層の臨界膜厚の１〜２倍とする。ＳｉＧｅ層３５の成膜の際の成膜温度はＧｅ濃度が低いので５００℃以上、例えば５００〜６５０℃とすることが可能である。ここでＧｅ濃度が３０％の場合にＳｉＧｅ層の臨界膜厚は０.０５μｍ程度となるが、Ｇｅ濃度が２０％の場合の臨界膜厚は０.１５μｍ程度、Ｇｅ濃度が１０％の場合の臨界膜厚は０.８μｍ程度、Ｇｅ濃度が５％の場合の臨界膜厚は５μｍ程度であるので、Ｇｅ濃度に応じて、後に成膜する高Ｇｅ濃度ＳｉＧｅ層の臨界膜厚の１〜２倍の膜厚の低Ｇｅ濃度のＳｉＧｅ層３５を成膜できることを理解できる。
【００４９】
低Ｇｅ濃度ＳｉＧｅ層３５とノンドープのＳｉ層２４の交互積層が終了したならば最上層のＳｉ層２４の上に高濃度ｐ型Ｓｉ層２７と絶縁膜２８を積層し、エッチングマスクを形成する。
次にドライエッチング処理により、図１０に示す受光部２６とするべき領域の両側を挟む位置に、かつ、図１２（ｂ）に示すようにｐ型Ｓｉ層３の上面まで達する深さに平面視矩形状の穴部３０、３０を形成する。次いでこれらの穴部３０、３０を介して選択エッチング処理を行う。この選択エッチング処理の際にＳｉＧｅ層をエッチングしてＳｉ層をエッチングしないエッチャントを使用する。ここで用いるエッチャントはフッ硝酸、フッ酸・過酸化水素水・酢酸混合液などを用いることができる。
この選択エッチング処理により、図１２（ｃ）に示すような穴部３０、３０の周辺の低Ｇｅ濃度のＳｉＧｅ層３５のみを除去する。この処理により穴部３０、３０の間とその周辺の低Ｇｅ濃度のＳｉＧｅ層３５のみを除去した部分に空洞部３６が形成される。
なおここで、穴部３０の周辺外側のＳｉＧｅ層３５も部分的に除去されるがこの工程の選択エッチングで主に除去されるのは受光部２６とするべき領域の両側を挟む位置の穴部３０、３０間のＳｉＧｅ層３５と穴部３０、３０周辺のＳｉＧｅ層３５のみであり、その他の周囲部分に形成されているＳｉＧｅ層３５は残るので、穴部３０、３０間に残留したＳｉ層２４は複層の橋掛け状態で残ることとなり、それらの間に空洞部３６が複数形成される。
【００５０】
次にＭＯＣＶＤ、ＬＰＣＶＤ、ＵＨＶ・ＣＶＤなどの、反応ガスを用いる成膜法により前記穴部３０、３０の内面と前記空洞部３６の内面と絶縁層２８上に対して高Ｇｅ濃度のＳｉＧｅ層２５（Ｇｅ濃度５０〜１００％）を形成する。
ここでＳｉＧｅ層を図１２（ｃ）に示す状態から各空洞部３６に成膜するとＳｉＧｅ層は複数の空洞部３６を区画しているＳｉ層の表面部分から良好な整合性でもって結晶成長してゆくので、各空洞部３６の高さが高Ｇｅ濃度のＳｉＧｅ層の臨界膜厚の１〜２倍の範囲であっても、空洞部３６の天井部と底面部を構成するＳｉ層の両方から結晶成長して成膜する結果、空洞部３６を埋め尽くすまで臨界膜厚内の高Ｇｅ濃度のＳｉＧｅ層を成長させることができ、結果的に臨界膜厚よりも厚く、欠陥のないＳｉＧｅ層２５で空洞部３６を埋めることができ、通常の臨界膜厚の１〜２倍の範囲の厚さのＳｉＧｅ層２５を生成することができる。
この後、絶縁膜２８を必要な形状にエッチングし、最上部に残るＳｉＧｅ層をリフトオフにより除去すれば積層構造の受光部２６を形成することができる。なお、受光部２６の両側には穴部３０、３０の内面に高Ｇｅ濃度のＳｉＧｅ層２５が付着した構造が残るがこの部分についてはそのまま残留させておいて、穴部３０、３０の現れない断面方向（図１２に示す断面方向に９０°交差する断面方向）から見て図４（ｃ）〜図４（ｅ）に示す第１の実施の形態の場合と同様の工程を施して高濃度ｎ型引き出し層９と電極１０と電極１１とを形成することで図１０に示す構造を得ることができる。
なお、図４（ｃ）〜図４（ｅ）に示す第１の実施の形態の場合と同様の工程を施して引き出し層９と電極１０と電極１１を形成する場合に、エッチングにより穴部３０、３０の部分を除去してから高濃度ｎ型引き出し層９と電極１０と電極１１とを形成しても良い。
なおまた、先に説明した方法を採用してＳｉ層２４とＳｉＧｅ層２５の交互積層構造を形成した場合、図１２（ｄ）、（ｅ）に示すように穴部３０、３０間のＳｉ層２４はその両端部側を高Ｇｅ濃度ＳｉＧｅ層２５で覆った構造となる。この部分は後の工程でエッチングにより除去しておけば良いが、残しておいても差し支えない。
【００５１】
以上の製造方法で得られた構造によれば、受光部２６を構成する高Ｇｅ濃度のＳｉＧｅ層２５が臨界膜厚の１〜２倍の範囲に厚く形成されているので、量子効果が発生し難く、サブバンドの発生が抑制されるので、高周波側でも光の吸収効率が低下することがなく、良好な光変換効率の受光素子を得ることができる。また、換言すると、通常の臨界膜厚以下のＳｉＧｅ層を積層した超格子構造の受光素子に比べて高波長域での光変換効率が高いという効果がある。
次に、この種の受光素子において受光効率はＳｉＧｅ層の体積によっても決定される。この面において本願発明では一端低Ｇｅ濃度のＳｉＧｅ層３５を用いて積層構造を形成しているので、歪の影響を受けにくい低Ｇｅ濃度のＳｉＧｅ層３５の積層数を多くすることができる。例えば、デバイスの高速応答性などの性能から受光層の厚さに制限がある場合はＳｉ層部分とＳｉＧｅ層部分との比率で受光効率が決まるが、この種の超格子構造では歪量を抑えるためにＳｉ層部分を厚く形成し、ＳｉＧｅ層部分を薄く形成しなくてはならなかった。例えば先に説明した非特許文献１に記載されている如く、Ｓｉ層をＳｉＧｅ層の約１０倍の厚さにする必要があった。これに対して本願発明構造によれば、高Ｇｅ濃度のＳｉＧｅ層の歪量に制約されずに、一端低Ｇｅ濃度のＳｉＧｅ層を形成し、それを除去してから高Ｇｅ濃度のＳｉＧｅ層を形成するので、Ｓｉ層を非特許文献１の構造よりも薄くすることができるので、高速応答性の観点から見ても従来構造と同等もしくはそれ以上の性能を期待できる。
【００５２】
更に、前述の製造プロセスにおいてはＳｉ層／低Ｇｅ濃度ＳｉＧｅ層の必要数の積層とＳｉ層のエッチング、高Ｇｅ濃度のＳｉＧｅ層の成膜といった３つの大きなプロセスが必要であるが、従来構造のＳｉ層／高Ｇｅ濃度ＳｉＧｅ層の成膜ではＳｉ膜と高Ｇｅ濃度ＳｉＧｅ層の成膜レートが大きく異なるために、膜厚の制御性、成膜スピード、ガス消費量の点からそれぞれ膜毎に成膜温度を変えて成膜する必要があったため、温度の上げ下げに非常に時間がかかり、成膜時間が長くなっていたが、この例の如くＳｉ層／低Ｇｅ濃度ＳｉＧｅ層の成膜であるならば、温度を変えることなく成膜出来るために、大幅に成膜時間を短縮できる。即ち、本実施の形態の製造方法であるならば、高Ｇｅ濃度ＳｉＧｅ層の成膜は空洞部３６を埋めるように形成する場合の１回のみで良いために従来の如く数１０回積層する場合に数１０回必要であった温度の上げ下げの回数は１回になり、プロセス時間を大幅に短縮できる。
【００５３】
なお、前記の如く空洞部３６の天井側のＳｉ層２４と底部側のＳｉ層２４の両方から結晶成長させて高Ｇｅ濃度のＳｉＧｅ層２５を形成した場合、空洞部３６の高さ方向中央側には天井側のＳｉ層２４から成長した高Ｇｅ濃度のＳｉＧｅ層２５と底部側のＳｉ層２４から成長した高Ｇｅ濃度のＳｉＧｅ層２５が接合して空洞部３６を埋めるが、この接合部分、換言すると高Ｇｅ濃度のＳｉＧｅ層２５の厚さ方向中央部には結晶格子の位相がずれる部分を生じる。従って高Ｇｅ濃度のＳｉＧｅ層２５の厚さ方向中央部には位相がずれる面が存在する。
また、第５の実施の形態においてＳｉＧｅ層の代わりに一部Ｃを添加した組成系のＳｉＧｅＣ層、ＧｅＣ層等で第２の半導体層を構成しても良い。
【００５４】
なおまた、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない限りにおいて種々の変更を加えることが可能である。例えば上記実施の形態で用いた受光素子の具体的な構成、例えば各層の材料、寸法、膜厚、形状、製造プロセス等に関する記載はほんの一例であり、種々の変更が可能である。光電変換部のヘテロ接合を構成する２種の半導体材料の組み合わせとしては、Ｓｉ／ＳｉＧｅの他、ＧａＡｓ／Ｇｅ、ＺｎＳｅ／Ｇｅ、ＺｎＳｅ／ＧａＡｓ、ＡｌＡｓ／ＧａＡｓ、ＧａＰ／Ｓｉ、ＺｎＴｅ／ＩｎＡｓ等を用いることもできる。また、上記実施の形態では受光素子の例を挙げて説明したが、受光素子のみならず、発光素子を含む他の光電変換素子に本発明を適用することが可能である。
【図面の簡単な説明】
【００５５】
【図１】本発明の第１の実施の形態の受光素子を示す断面図である。
【図２】同、受光素子の受光部を示す断面図である。
【図３】同、受光部の形成方法を示す工程断面図である。
【図４】同、受光素子の製造方法を示す工程断面図である。
【図５】本発明の第２の実施の形態の受光素子の受光部を示す断面図である。
【図６】同、受光部の形成方法を示す工程断面図である。
【図７】本発明の第３の実施の形態の受光素子の受光部を示す断面図である。
【図８】同、受光部の形成方法を示す工程断面図である。
【図９】本発明の第４の実施の形態の受光素子の受光部を示す断面図である。
【図１０】本発明の第５の実施の形態の受光素子を示す断面図である。
【図１１】同、受光素子の受光部を示す断面図である。
【図１２】同、受光部の形成方法を示す工程断面図である。
【図１３】従来の受光素子の一例を示す断面図である。
【図１４】同、受光素子の受光部を示す断面図である。
【図１５】Ｓｉ／ＳｉＧｅ超格子構造におけるバンド図である。
【図１６】サブバンド形成時の波長−吸収特性を示す図である。
【符号の説明】
【００５６】
４、２４…Ｓｉ層（第１の半導体層）、４ａ，４ｂ…溝、
５、２５…ＳｉＧｅ層（第２の半導体層）、
６、１６、２３、２６…受光部（光電変換部）、
１５…エッチングストップ層、４２…溝幅調整層、Ｗ，Ｗ’…溝の幅、
３０…穴部、３５…低Ｇｅ濃度のＳｉＧｅ層（予備生成層）、３６…空洞部。
【図１】
2004172609.tif 000003
【図２】
2004172609.tif 000004
【図３】
2004172609.tif 000005
【図４】
2004172609.tif 000006
【図５】
2004172609.tif 000007
【図６】
2004172609.tif 000008
【図７】
2004172609.tif 000009
【図８】
2004172609.tif 000010
【図９】
2004172609.tif 000011
【図１０】
2004172609.tif 000012
【図１１】
2004172609.tif 000013
【図１２】
2004172609.tif 000014
【図１３】
2004172609.tif 000015
【図１４】
2004172609.tif 000016
【図１５】
2004172609.tif 000017
【図１６】
2004172609.tif 000018