(57)【要約】【課題】フラックスに起因するボイドの発生を防止し、フラックス残渣を低減させる。【解決手段】基板の半導体装置搭載領域に形成された接続端子と半導体装置に形成された接続端子とをバンプ電極の溶融固化によって接続する半導体装置の実装方法において、前記接続端子を除外してフラックスを付着させ、加熱により前記バンプ電極を溶融させて、基板の半導体装置搭載領域に形成された接続端子と半導体装置に形成された接続端子とを接続する。また、同様の実装方法において、フラックスを気化させたフラックス雰囲気中にて加熱を行なって前記バンプ電極を溶融させ、基板の半導体装置搭載領域に形成された接続端子と半導体装置に形成された接続端子とを接続する。接続端子にフラックスを付着させないので、フラックスに起因するボイドの発生を防止し、フラックスの量の低減によりフラックス残渣を低減させる。【選択図】        図２
2004172251.tif 000002
【特許請求の範囲】
【請求項１】
基板の半導体装置搭載領域に形成された接続端子と半導体装置に形成された接続端子とをバンプ電極の溶融固化によって接続する半導体装置の実装方法において、
前記接続端子を除外してフラックスを付着させる工程と、前記半導体装置を前記搭載領域に付着させる工程と、加熱により前記バンプ電極を溶融させて、基板の半導体装置搭載領域に形成された接続端子と半導体装置に形成された接続端子とを接続する工程とを有することを特徴とする半導体装置の実装方法。
【請求項２】
前記フラックスを基板の接続端子間或いは前記搭載領域の周囲に塗布することを特徴とする請求項１に記載の半導体装置の実装方法。
【請求項３】
前記フラックスを前記基板の周囲に配置することを特徴とする請求項１に記載の半導体装置の実装方法。
【請求項４】
基板の半導体装置搭載領域に形成された接続端子と半導体装置に形成された接続端子とをバンプ電極の溶融固化によって接続する半導体装置の実装方法において、
前記半導体装置を前記搭載領域に付着させる工程と、フラックスを気化させたフラックス雰囲気中にて加熱を行なって前記バンプ電極を溶融させて、基板の半導体装置搭載領域に形成された接続端子と半導体装置に形成された接続端子とを接続する工程とを有することを特徴とする半導体装置の実装方法。
【請求項５】
基板の半導体装置搭載領域に形成された接続端子と半導体装置に形成された接続端子とをバンプ電極の溶融固化によって接続するための加熱炉を有する半導体装置の実装装置において、
前記加熱炉内にガス化させたフラックスを供給し、フラックス雰囲気中にて加熱を行ない前記バンプ電極を溶融させることを特徴とする半導体装置の実装装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の実装方法又は半導体装置の実装装置に関し、特に、バンプ電極を用いた半導体装置の実装に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体装置では、半導体チップの微細化が進展し、半導体チップ面積に対して搭載する回路の規模を増大させる高集積化が行なわれており、こうした高集積化によって搭載されるより多くの回路のために、より多くの接続端子が半導体装置に求められている。例えば半導体記憶装置では、微細化の進展により大容量化が進み、大容量のデータを高速で処理するためにバス幅が拡大され、より多くの接続端子が必要となっている。
【０００３】
こうした接続端子の増加に対応するために、例えばＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型等の半導体装置では、半導体装置の実装面に例えばハンダを用いたボール状或いは円柱状のバンプ電極を面状に配置し、この半導体装置を、半導体装置の端子配置に対応させて接続端子を形成した実装基板に、バンプ電極の溶融固化によって一括接続するＣ４（Ｃｏｎｔｒｏｌｌｅｄ  Ｃｏｌｌａｐｓｅ  Ｃｈｉｐ  Ｃｏｎｎｅｃｔｉｏｎ）接続が用いられている。
【０００４】
この接続を行なうリフローハンダ付けでは、実装基板の所定位置にフラックスを塗布し、このフラックスの粘性によって半導体装置を実装基板の所定位置に付着させた状態で、熱風の吹き付け或いは赤外線照射によって基板を加熱して、バンプ電極のハンダを溶融させて半導体装置のバンプ電極を実装基板の端子に接続した後に、温度の降下とともにハンダを固化させて、半導体装置を実装基板に接続している。
【０００５】
前記フラックスは、ロジンを溶剤に溶かした粘性液体であり、リフロー時に加熱によって溶融気化して、バンプ電極或いは接続端子の表面に生じた自然酸化膜等を除去し、溶融したハンダが接続端子へ付着するのを促進させる作用がある。
【０００６】
【特許文献１】
特開平１１−２７４２２６号公報（第３頁）
【特許文献２】
特開平８−２６４９２６号公報（第２頁）
前記特許文献１にはフリップチップパッド内に含有されたガスを外方へ拡散させてボイドの発生を防止する技術が記載され、前記特許文献２にはプリント配線板のパッドにプリフラックスをマスクとしてメッキによりハンダを供給する技術が記載されている。
【０００７】
【発明が解決しようとする課題】
しかし、接続端子に塗布されたフラックスがハンダ接続の際にガス化して、溶融したバンプ電極内に取り込まれてボイドを発生させることがあり、こうしたボイドの発生によって、バンプ電極の接続強度が低下し熱応力等によりバンプ電極が破断してしまうことがある。
【０００８】
また、前記半導体チップの微細化に合わせて、バンプ電極が微細化及び狭ピッチ化されており、フラックスの付着を均一に行なうことが難しくばらつきが発生するため、ハンダ接続部の未接続やハンダの流動によるショートが発生することがある。
【０００９】
また、ハンダ接続後には接続部分に残留したフラックスの固形成分によるフラックス残渣が付着しており、接続後の洗浄によってフラックス残渣を除去する必要があるが、バンプ電極の微細化により洗浄液のバンプ電極間への浸透が阻害されるため、フラックス残渣の洗浄除去が難しくなる。
【００１０】
このため、フラックス残渣の除去が不充分な場合には、実装後のハンダ接続信頼性を向上させるために実装基板と半導体装置の実装面との間を樹脂等によって封止するアンダーフィルを行なう際に、残留したフラックス残渣が注入された樹脂の流動を阻害して充填不良を起こすことがある。
【００１１】
本発明の課題は、これらの問題点を解決し、フラックスに起因するボイドの発生を防止し、フラックス残渣を低減させることが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
基板の半導体装置搭載領域に形成された接続端子と半導体装置に形成された接続端子とをバンプ電極の溶融固化によって接続する半導体装置の実装方法において、前記接続端子を除外してフラックスを付着させる工程と、前記半導体装置を前記搭載領域に付着させる工程と、加熱により前記バンプ電極を溶融させて、基板の半導体装置搭載領域に形成された接続端子と半導体装置に形成された接続端子とを接続する工程とを有する。
【００１３】
また、同様の半導体装置の実装方法において、前記半導体装置を前記搭載領域に付着させる工程と、フラックスを気化させたフラックス雰囲気中にて加熱を行なって前記バンプ電極を溶融させて、基板の半導体装置搭載領域に形成された接続端子と半導体装置に形成された接続端子とを接続する工程とを有する。
【００１４】
上述した本発明によれば、接続端子にフラックスを付着させないので、フラックスに起因するボイドの発生を防止することができる。また、使用するフラックスの量を低減することができるので、フラックス残渣を低減させるが可能となる。
【００１５】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１６】
【発明の実施の形態】
（実施の形態１）
図１は、本発明の一実施の形態である半導体装置の実装に用いられるＢＧＡ型半導体装置の実装面を示す底面図である。本実施の形態の半導体装置１はサーバ用のコントローラであり、ベース基板２の半導体チップ搭載面に半導体チップを搭載し、実装面には接続端子として例えばハンダを用いたボール状のバンプ電極３を面状に配置する。
【００１７】
この半導体装置１では、搭載された半導体チップの中央にロジック回路が形成されており、ロジック回路では必要とする接続端子の数が多いので、ロジック回路の配置された半導体装置１の中央には行列状に多数のバンプ電極３が面状に形成されている。また、搭載された半導体チップのロジック回路の両側にメモリ回路が形成されており、メモリ回路ではメモリセルの形成された複数のブロックによって構成されており、このブロック上にはバンプ電極３を取り付けることが難しいため、メモリ回路の配置された半導体装置１の両側の領域では前記ブロック間に縦横に交差する直線状にバンプ電極３が形成され、このバンプ電極３と実装基板に形成された接続端子とをハンダの溶融固化によってＣ４接続する。
【００１８】
本実施の形態のリフローハンダ付けでは、先ず、実装基板の多点塗布したフラックスの粘性によって半導体装置を実装基板の所定位置に付着させた状態で加熱炉内に搬入し、熱風の吹き付け或いは赤外線照射によって基板を加熱して、バンプ電極のハンダを溶融させて半導体装置のバンプ電極を実装基板の端子に接続した後に、温度の降下とともにハンダを固化させて、半導体装置を実装基板に接続している。
【００１９】
図２乃至図５は本実施の形態の実装が行なわれる実装基板を示す平面図であり、実装基板４には図１に示す半導体装置１が２個とそれらの半導体装置１の間及び両側には外付けのチップコンデンサ５が実装され、その半導体装置搭載領域（破線図示）には半導体装置１の端子配置に対応した実装基板の接続端子６が形成されている。
【００２０】
従来はフラックスを半導体装置搭載領域の全面に９ｍｇ塗布していたが、本実施の形態では、フラックス７を実装基板の接続端子６間に多点塗布し、図２に示す例では１８点に各０．１３５ｍｇずつ合計２．４ｍｇを塗布し、図３に示す例では６点に各０．１３５ｍｇずつ合計０．８ｍｇを塗布し、図４に示す例では６点に各０．１ｍｇずつ合計０．６ｍｇを塗布し、図５に示す例では４点に各０．１ｍｇずつ合計０．４ｇを塗布して実装を行なった。その結果を図６に示すが、右端に示す従来のフラックス塗布では、実装上問題となる６５μｍ以上のボイドの発生率は２０．５％であったが、図２に示す例では１１．５％、図３に示す例では２．４％、図４に示す例では４．５％、図５に示す例では１．７％に減少している。
【００２１】
本実施の形態では、図７に縦断面図を示すように治具８に実装基板４を固定した状態で加熱炉内にて加熱されるが、接続端子６間に塗布されたフラックス７はリフロー時の昇温によってガス化して膨張し、実装基板４と半導体装置１の底面との間に形成された空間をガス化したフラックスが流動する際に、接続端子６の自然酸化膜等を除去する。ボイドの発生は、バンプ電極３のハンダが液状化を始め接続端子６の全域に流動する時点で、ガス化が完了していない液状のフラックス７が接続端子６に付着していた場合にこのフラックス７が溶融ハンダ内に取り込まれた後にガス化するため生じるものと考えられるが、本実施の形態では接続端子６に接触するフラックス７は既にガス化しているため、フラックス７がバンプ電極３内に取り込まれることはない。
【００２２】
本実施の形態のフラックス多点塗布の実装によって発生したボイドについて、ガラスチップを用いた検討を行なったところ、半導体装置と実装基板との間の空間よりもフラックスの高さが高いために、半導体装置を付着させた状態でフラックスが押しつぶされて接続端子近傍まで広がり、リフロー時に流動して近傍の接続端子に付着することがある。こうした付着を生じないように、フラックスの塗布量及び塗布位置を決定することによって、ボイドの発生をさらに低減させることが可能である。
【００２３】
また、図２乃至図５に示すチップコンデンサ５のような電子部品のハンダ接続についても、本発明を適用して同様にガス化したフラックスによってハンダ接続を行なうことが可能である。なお、フラックスは、実装基板に付着させても半導体装置の実装面に付着させても、或いは双方に付着させてもよいが、本実施の形態では実装基板に付着させている。
【００２４】
半導体装置１をフラックス７の粘性によって実装基板４に付着させた仮付け状態では、フラックス７の塗布量の減少によって、半導体装置１全体としての粘着力が減少し、半導体装置１の位置がずれやすくなる。本発明者の行なった試験では、従来の全面塗布では位置ずれによる不良の発生率が０．３％であったが、本実施の形態の多点塗布では位置ずれによる不良の発生率が１．０９％であった。
【００２５】
こうした位置ずれを防止するために、仮付け状態での搬送等を慎重に行なう取り扱いの見直しを行ない、これによって、不良の発生率を０．３３％に抑えることができた。しかし、従来と同等の取り扱いによって処理を行なうことが求められる場合には、粘度の高いフラックスを使用して、フラックス量の低減による粘着力の低下を補うことが考えられる。
【００２６】
例えば、従来用いられていたフラックスでは、高沸点アルコールが溶剤として含まれており、２５℃の状態で粘度が１５００ｃｐｓであったが、高粘度のフラックスでは、環状アミド溶剤が含まれており、２５℃の状態で粘度が１１０００ｃｐｓと７．３倍に高くなる。このため半導体装置と実装基板との粘着力が増加し、半導体装置の位置ずれを防止することができる。加えて、高粘度のフラックスを用いることにより、ガス化する以前に昇温により粘度が低下した状態でフラックスが流動して接続端子に付着する流れ込みを防止することができる。この場合には半導体装置１は例えば接着剤９によって実装基板に仮付けしておく必要がある。
【００２７】
また、前述した説明では、フラックス７を基板４の接続端子６間に多点塗布したが、図８に示すように、フラックス７を実装基板４の半導体装置搭載領域の周囲に塗布する、或いは、図９に示すように、開放された容器に収容した状態でフラックス７を実装基板４の周囲に配置する構成とし、フラックス７をリフロー時にガス化させる構成としてもよい。
【００２８】
なお、前述したフラックス７の流動による接続端子６への付着を防止するために、図１０に示すように、実装基板４のフラックス７塗布位置に凹所を形成して、この凹所にフラックスを塗布する、或いは、図１１に示すように、実装基板４のフラックス７塗布位置の周囲を突起１０によって囲う等の方法により、軟化したフラックス７の流動を防止することも可能である。
【００２９】
（実施の形態２）
図１２は、本発明の他の実施の形態である半導体装置の実装を示す構成図である。本実施の形態に用いられる半導体装置は、前述した実施の形態と同様に、ベース基板の半導体チップ搭載面に半導体チップを搭載し、実装面には接続端子として例えばハンダを用いたボール状のバンプ電極を面状に配置し、このバンプ電極３と実装基板に形成された接続端子とをハンダの溶融固化によってＣ４接続する。
【００３０】
本実施の形態の実装では、実装基板４或いは半導体装置１にはフラックスを塗布せずに、加熱炉１１内にガス化させたフラックスを供給してフラックス雰囲気を形成する。図１２中のタンク１２に貯蔵されたフラックス７は所定量が供給管１３に供給され、ヒータ１４によって加熱されてガス化したフラックス７が膨張し炉１１内に流入し炉内のフラックス雰囲気を形成する。フラックスのガス化については、ヒータ１４によらずに加熱炉内のリフローによって行なうことも可能である。
【００３１】
リフローハンダ付けでは、先ず、半導体装置１が接着剤９等によって実装基板４の所定位置に仮止めされ治具８に固定された実装基板を加熱炉１１内に搬入し、フラックス７を気化させたフラックス雰囲気中にて、熱風の吹き付け或いは赤外線照射によって基板を加熱して、バンプ電極３のハンダを溶融させ半導体装置１のバンプ電極３を実装基板４の端子６に接続した後に、温度の降下とともにハンダを固化させて、半導体装置１を実装基板４に接続している。
【００３２】
ガス化したフラックス７は炉１１内を循環して排気管１５から炉外に排出され、この循環によって、実装基板４と半導体装置１の底面との間に形成された空間をガス化したフラックス７が流動する際に、接続端子６の自然酸化膜・有機膜を除去するが、ガス化しているためフラックス７がバンプ電極３内に取り込まれることはない。
【００３３】
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００３４】
例えば前述した実施の形態ではＢＧＡ型の半導体装置を実装する場合について本願発明を説明したが、ハンダ接続を行なう場合であれば、例えばＣＳＰ型、ＭＣＣ型、ＰＧＡ型、ＷＰＰ型、ＭＣＭ型、ＱＦＰ型等の形式の半導体装置であっても、半導体チップのベース基板への実装或いは半導体装置の実装基板への実装等、広範な半導体装置の製造及び実装に本発明を適用しても同様の効果を得ることができる。
【００３５】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、ガス化したフラックスによってはんだ接続を行なうことができるという効果がある。
（２）本発明によれば、上記効果（１）により、フラックスの効果を均一化することができるという効果がある。
（３）本発明によれば、上記効果（２）により、バンプ電極の微細化・狭ピッチ化に対応して安定したハンダ接続が可能となるという効果がある。
（４）本発明によれば、上記効果（２）（３）により、ハンダ接続部分の未接続或いはショートといった不良の発生を低減させることができるという効果がある。
（５）本発明によれば、上記効果（１）により、ハンダ接続部分のボイド等の発生を低減させることができるという効果がある。
（６）本発明によれば、上記効果（１）により、フラックスの使用量を低減させてフラックス残渣を減少させることができるという効果がある。
（７）本発明によれば、上記効果（６）により、ハンダ接続後の洗浄処理を容易かつ確実に行なうことができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置の実装に用いられるＢＧＡ型半導体装置の実装面を示す底面図である。
【図２】本発明の一実施の形態である半導体装置の実装のフラックス塗布を示す平面図である。
【図３】本発明の一実施の形態である半導体装置の実装のフラックス塗布を示す平面図である。
【図４】本発明の一実施の形態である半導体装置の実装のフラックス塗布を示す平面図である。
【図５】本発明の一実施の形態である半導体装置の実装のフラックス塗布を示す平面図である。
【図６】本発明の一実施の形態である半導体装置の実装におけるボイドの状態を示すグラフである。
【図７】本発明の一実施の形態である半導体装置の実装におけるフラックス塗布の状態を示す縦断面図である。
【図８】本発明の一実施の形態である半導体装置の実装におけるフラックス塗布の変形例を示す縦断面図である。
【図９】本発明の一実施の形態である半導体装置の実装におけるフラックス塗布の変形例を示す縦断面図である。
【図１０】本発明の一実施の形態である半導体装置の実装におけるフラックス塗布の変形例を示す縦断面図である。
【図１１】本発明の一実施の形態である半導体装置の実装におけるフラックス塗布の変形例を示す縦断面図である。
【図１２】本発明の他の実施の形態である半導体装置の実装を示す構成図である。
【符号の説明】
１…半導体装置、２…ベース基板、３…バンプ電極、４…実装基板、５…チップコンデンサ、６…接続端子、７…フラックス、８…治具、９…接着剤、１０…突起、１１…加熱炉、１２…タンク、１３…供給管、１４…ヒータ、１５…排気管。
【図１】
2004172251.tif 000003
【図２】
2004172251.tif 000004
【図３】
2004172251.tif 000005
【図４】
2004172251.tif 000006
【図５】
2004172251.tif 000007
【図６】
2004172251.tif 000008
【図７】
2004172251.tif 000009
【図８】
2004172251.tif 000010
【図９】
2004172251.tif 000011
【図１０】
2004172251.tif 000012
【図１１】
2004172251.tif 000013
【図１２】
2004172251.tif 000014