(57)【要約】【課題】簡単な構造でＱ値の高いチップインダクタを提供する。【解決手段】柱状の胴部と、この胴部の両端に設けた脚部と、該脚部の底面に設けた電極とを有するフェライトコアにおいて、該電極が前記底面に設けた凹部に形成されていることを特徴とするフェライトコアを用いたチップインダクタとする。【選択図】図１
2004172193.tif 000002
【特許請求の範囲】
【請求項１】
柱状の胴部と、この胴部の両端に設けた脚部と、該脚部の底面に設けた電極とを有するフェライトコアにおいて、該電極が前記底面に設けた凹部に形成されていることを特徴とするフェライトコア。
【請求項２】
前記底面の面積をＳ、前記凹部の面積をＳ１とするときＳ１／Ｓ＝０．２０〜０．８５であることを特徴とする請求項１に記載のフェライトコア。
【請求項３】
前記凹部が前記底面の外縁部を除く部位に形成されていることを特徴とする請求項１、２のいずれかに記載のフェライトコア。
【請求項４】
前記凹部が、前記底面の長手方向に形成された溝からなることを特徴とする請求項１、２のいずれかに記載のフェライトコア。
【請求項５】
前記脚部の幅をＷ、前記溝の幅をＷ１、前記溝の深さをＨとするときＷ１／Ｗ＝０．１０〜０．７０、Ｈ／Ｗ＝０．０１〜０．５であることを特徴とする請求項４に記載のフェライトコア。
【請求項６】
前記フェライトコアがＮｉ−Ｚｎ系フェライトからなることを特徴とする請求項１〜５のいずれかに記載のフェライトコア。
【請求項７】
請求項１〜６のいずれかに記載のフェライトコアの胴部に導線が巻回されるとともに、該導線の両端を上記脚部の底面電極に導出してなるチップインダクタ。
【請求項８】
Ｑ値の最大値が周波数５〜１０ＭＨｚの範囲で得られることを特徴とする請求項７に記載のチップインダクタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、各種電気回路等に使用されているフェライトコア及びこれを用いたチップインダクタに関する。
【０００２】
【従来の技術】
近年テレビ、パソコン、移動体通信機器等の分野において、高周波化の進展とともにこれらの機器に使用される部品も高周波化の要求が高まっている。また、急速に需要が拡大しつつある角形コイルの分野において、小型化、軽量化、高信頼性の要求が大きくなっている。
【０００３】
特許文献１には、この角形コイルをなすチップインダクタの構造が開示されている。すなわち、この角形コイルは図４に示すように逆凹形状をしたフェライトコア１０の胴部１１ａに導線１２を巻回して巻き線を施し、脚部１１ｂの底面に電極１３を形成して、上記導線１２の両端を電極１３に接続したものである。また、特許文献１には、巻線部１７と巻線保持部材１６からなるフェライトコア１０（図５）を用いたチップインダクタ２２も開示されている。
【０００４】
また、特許文献２には、柱状の胴部と、この胴部の両端に設けた脚部とを有するコアにおいて、脚部を先細形状としたフェライトコア（不図示）およびこのフェライトコアの底面に電極を付け、さらに導線からなる巻き線を施したチップインダクタ（不図示）が開示されている。フェライトコアは２〜３ｍｍ角の大きさでアルミナ、フェライト、樹脂等から成り、導線は直径０．０２〜０．１ｍｍ程度の銅線から成り、電極はＡｇ、Ａｇ−Ｐｄ等の厚膜ペーストや、Ｍｏ−Ｍｎ、Ｗ等のメタライズした後、Ｎｉ，Ａｕ，Ｓｎ−Ｐｄ等をメッキして形成される。そして、上記電極を半田で接合することにより、チップインダクタを基板に実装することが出来るとされている。
【０００５】
【特許文献１】
特開平１１−１１１５２６号公報
【特許文献２】
特開平１０−１８９３４３号公報
【０００６】
【発明が解決しようとする課題】
近年、特に携帯電話等に使用するチップインダクタは、各周波数における信号のＳ／Ｎ比を高くするために、Ｑ値が高い事が求められている。このため、チップインダクタの材質としてＱ値の高いフェライトが広く使用されている。
【０００７】
しかし、特許文献１に開示されている図４に示す従来のチップインダクタ２２をなすフェライトコア１０は、抵抗値が１〜１００ＭΩ程度と若干導電性があるため、磁束が電極１３側に流れて導体損を誘発し、Ｑ値が低下してしまうという問題があった。
【０００８】
また、特許文献２に開示されているチップインダクタでは、フェライトコア１０の脚部１１ｂが先細形状であるため、フェライトコア１０の基板２０に対する接触面積が狭くなり、その結果フェライトコア１０を基板２０に半田を用いて実装する際に傾いて固定されたり、フェライトコアと基板との接着強度が低下したりするなどの問題があった。
【０００９】
そこで、本発明は、フェライトコアと基板との接着強度が高く、かつＱ値の高いフェライトコアおよびこれを用いたチップインダクタを提供することを目的とする。また、本発明の他の目的は、さらに、Ｑ値のばらつきの小さいフェライトコアおよびこれを用いたチップインダクタを得ることを目的とする。
【００１０】
【課題を解決するための手段】
本発明のフェライトコアは、柱状の胴部と、この胴部の両端に設けた脚部と、該脚部の底面に設けた電極とを有するフェライトコアにおいて、該電極が前記底面に設けた凹部に形成されていることを特徴とする。本発明のフェライトコアにおいては、凹部に電極を設けることによって、フェライトコアと基板との接着強度を高め、かつ脚部底面の電極によって生じる磁束損失を抑制できるため高いＱ値を有するフェライトコアを実現できる。
【００１１】
また、前記底面の面積をＳ、前記凹部の面積をＳ１とするときＳ１／Ｓ＝０．２０〜０．８５であることを特徴とする。これにより、脚部底面の電極によって生じる磁束損失をさらに抑制することができ、これによってさらに高いＱ値を有するフェライトコアを実現できる。また、電極面積を充分大きくできるので、フェライトコアと基板の接着強度を高くすることができる。
【００１２】
また、前記凹部が前記底面の外縁部を除く部位に形成されていることを特徴とする。これにより、磁束密度が高い脚部底面外縁部に電極を設けず、凹部にのみ電極を設けるので磁束損失を抑制でき、さらにＱ値の高いフェライトコアを実現できる。
【００１３】
また、前記凹部が、前記底面の長手方向に形成された溝からなることを特徴とする。これにより、フェライトコアの周りの磁束密度の大きさが安定するので、Ｑ値を高く保持しつつＱ値のばらつきを小さくすることができる。
【００１４】
また、前記脚部の幅をＷ、前記溝の幅をＷ１、前記溝の深さをＨとするときＷ１／Ｗ＝０．１０〜０．７０、Ｈ／Ｗ＝０．０１〜０．５であることを特徴とする。これにより、Ｑ値のばらつきをさらに小さくすることができる。また、フェライトコアと基板を半田で接着する場合、溝形状からなる凹部内側に半田が入り込みやすいので、フェライトコアと基板との接着強度を高くすることができる。
【００１５】
また、前記フェライトコアがＮｉ−Ｚｎ系フェライトからなることを特徴とする。コアをＮｉ−Ｚｎ系フェライトとすることによりコアの透磁率を最適化することができるので、特にＱ値が高いフェライトコアを得ることができる。
【００１６】
また、本発明のチップインダクタは、前記フェライトコアの胴部に導線が巻回されるとともに、該導線の両端を上記脚部の底面電極に導出してなることを特徴とする。これにより、Ｑ値が高く、接着強度の大きなチップインダクタを基板に実装することができる。また、Ｑ値のばらつきの小さなチップインダクタを基板に実装することができる。
【００１７】
また、本発明のチップインダクタは、Ｑ値の最大値が周波数５〜１０ＭＨｚの範囲で得られることを特徴とする。これにより、特にＱ値のばらつきの小さなチップインダクタを得ることができる。
【００１８】
【発明の実施の形態】
本発明の実施形態について以下に説明する。
【００１９】
本発明のフェライトコアについて図１、２を用いて説明する。なお、図１では、電極形状を説明するために、図３のような実装時とは上下を逆にして示してある。
【００２０】
本発明のフェライトコア１０は、柱状の胴部１１ａと、胴部１１ａの両端に設けた脚部１１ｂと、脚部１１ｂの底面１５に設けた電極１３とを有するフェライトコアにおいて、電極１３が底面１５に設けた凹部１４に形成されていることが、フェライトコア１０と基板２０とを半田で接着した場合の接着強度を高め、かつＱ値の高いフェライトコアを得るために重要である。接着強度を大きくすることができるのは、凹部に電極１３を付けることによって、凹部がない場合に比べて電極１３の面積を大きくすることができると共に、アンカー効果によって半田とフェライトコア１０との接着強度を大きくすることができるからである。また、Ｑ値を高めることができるのは、凹部１４に電極１３を設けることによって、底面１５のより少ない部分に電極１３を付けることが可能となるので、脚部１１ｂの底面１５の電極１３の導体損失によって生じる磁束の損失を抑制することができ、これによって高いＱ値を有するフェライトコアを実現できるからである。本発明のフェライトコア１０においては、凹部１４を設けることが上述の理由により非常に重要である。また、電極１３は凹部以外に存在しても良く、凹部に存在する電極面積が電極１３の全面積の５０％以上であることが、接着強度が大きく、かつＱ値が高いフェライトコアを得るために好ましい。
【００２１】
また、Ｑ値を高くするためには、胴部１１ａの高さＳＢ１、幅ＳＢ２および長さＳＢ３の下限を０．５ｍｍ、上限を３ｍｍとすることが好ましく、脚部１１ｂの幅Ｗおよび高さＬの下限を０．２ｍｍ、上限を１ｍｍとすることが好ましい。
【００２２】
また、本発明のフェライトコア１０は、凹部１４に電極１３を形成したものである。電極１３は、凹部１４の内側に設けた少なくとも１つの金属導体層からなり、具体的には、例えば凹部１４表面に設けたＡｇ−Ｐｄ導体層である。電極１３は、Ａｇ−Ｐｄ導体層上にさらにＮｉ、Ｓｎ導体層を順次設けたものでも良い。また、電極１３は凹部内側の少なくとも一部の表面に存在すれば良い。また、電極１３が凹部１４に充填されても良い。前記金属導体層は、Ａｇ、Ａｇ−Ｐｄ、Ｍｏ−Ｍｎ、Ｗ等の金属導体層のうち少なくとも１種と、Ｎｉ、Ａｕ、Ｓｎのうち少なくとも１種とを含むことが好ましい。特に、電極１３は、導電率の大きなＡｇまたは／およびＡｇ−Ｐｄを含むことがＱ値を向上させるために好ましい。
【００２３】
凹部１４の形状は、図１に示したように角状の他、円状、楕円状等の各種形状であれば良く、深さが不均一であっても構わない。また、脚部１１ｂの２つの底面の両方に凹部を設けることが、Ｑ値を高くするために望ましい。また、凹部の深さをＨとするとき、Ｈ／Ｌの値は０．０５〜０．５であることがＱ値を高くするために好ましい。
【００２４】
また、本発明のフェライトコアにおいては、底面１５の面積をＳ、電極１３を設けた凹部１４の面積をＳ１とするときＳ１／Ｓ＝０．２０〜０．８５であることが、Ｑ値が高く、かつフェライトコア１０と基板２０との接着強度が大きなフェライトコアを得るために好ましい。Ｓ１／Ｓが０．２０未満であると前記接着強度の向上が著しくなく、０．８５を越えるとＱ値の向上が著しくないからである。特に好ましくは、Ｓ１／Ｓが０．４３〜０．６７である。
【００２５】
また、本発明のフェライトコアにおいては、電極１３を設けた凹部１４が底面１５の外縁部に存在しないことが、さらにＱ値を高くするために好ましい。この理由は、底面１５の外縁部には磁束密度の大きな部分が存在するので、外縁部に電極があると電極の導体損失によって磁束の損失が起こり、その結果Ｑ値を著しく向上させることができないからである。
【００２６】
また、本発明のフェライトコアにおいては、図２に示すように電極１３を設けた凹部１４が、底面１５の長手方向に形成された溝からなることが、高いＱ値を保持しつつフェライトコアのＱ値のばらつきを小さくするために好ましい。この理由は、底面１５の長手方向の外縁部から電極１３までの距離を概ね一定にできるので、電極によって生じる磁束損失を一定にできるからである。また、溝形状の凹部１４は底面１５の外縁部と離れた位置にある方が磁束損失を抑制できるので、溝形状の凹部１４は、底面１５の幅方向の中心に近い方が好ましい。具体的には、溝形状からなる凹部１４が底面１５の幅方向の中心に存在することが好ましい。
【００２７】
また、本発明のフェライトコア１０は、脚部１１ｂの幅をＷ、溝形状の凹部１４の幅をＷ１、溝の深さをＨとするときＷ１／Ｗ＝０．１０〜０．７０、Ｈ／Ｗ＝０．０１〜０．５であることが好ましい。これにより、Ｑ値のばらつきさらに小さくすることができる。また、Ｗ１／ＷおよびＨ／Ｗの値を前記範囲にとすることによりフェライトコア１０と基板２０との接着強度をさらに大きくが、この理由は、溝形状からなる凹部内側に半田が入り込みやすいためであると考えられる。Ｗ１／Ｗが０．１０未満およびＨ／Ｗが０．０１未満の場合や、Ｗ１／Ｗが０．７０よりも大きくかつＨ／Ｗが０．５よりも大きい場合は、接着強度を著しく向上させることが困難である。また、Ｗ１／Ｗが０．７０よりも大きい場合やＨ／Ｗが０．５よりも大きい場合は、Ｑ値のばらつきを特に小さくすることができない。好ましくは、Ｗ１／Ｗ＝０．２〜０．４、Ｈ／Ｗ＝０．３〜０．５である。
【００２８】
また、フェライトコア１０は、Ｎｉ−Ｚｎ系、Ｎｉ−Ｚｎ−Ｃｕ系、Ｎｉ−Ｚｎ−Ｍｎ系、Ｎｉ−Ｚｎ−Ｃｕ−Ｍｎ系等のフェライト材料からなる。好ましくはフェライトコア１０がＮｉ−Ｚｎ系材料からなる。この理由は、フェライトコア１０の材料をＮｉ−Ｚｎ系フェライトとすることによって周波数１〜５００ＭＨｚの範囲における透磁率を２〜５００、特に４〜２００に制御でき、この透磁率の制御によってＱ値を特に高くすることができるからである。特に好ましくはフェライトコア１０の組成が、Ｆｅ２Ｏ３２５〜５０ｍｏｌ％、ＮｉＯ１０〜５５ｍｏｌ％、ＺｎＯ３５ｍｏｌ％以下、ＣｕＯ１０ｍｏｌ％以下、ＭｎＯ３ｍｏｌ％以下である。なお、本発明のフェライトコアがＮｉ−Ｚｎ系フェライトからなるとは、Ｆｅ，ＮｉおよびＺｎの含有量がそれぞれＦｅ２Ｏ３、ＮｉＯおよびＺｎＯ換算で合計７０重量％以上、好ましくは８５重量％であることを示す。
【００２９】
さらに、本発明のフェライトコア１０の組成は、Ｆｅ２Ｏ３４５．５〜４７．５ｍｏｌ％、ＮｉＯ２５〜３５ｍｏｌ％、ＺｎＯ１３〜２３ｍｏｌ％、ＣｕＯ０．１〜０．６ｍｏｌ％、ＭｎＯ０．１〜０．９ｍｏｌ％含有し、かつＳｉＯ２、Ａｌ２Ｏ３、ＭｇＯ、ＣａＯのうち少なくとも１種を含有するＮｉ−Ｚｎ−Ｃｕ−Ｍｎ系フェライトが最も好ましい。また、フェライトコア１０の透磁率は３０〜７０が好ましく、最も好ましくは５０〜６０である。
【００３０】
本発明のフェライトコアの製造方法は例えば以下に示す通りである。
【００３１】
Ｎｉ−Ｚｎ系フェライト粉末を用いて調合し、振動ミル等で湿式混合粉砕を経て乾燥噴霧造粒装置にて粉体を得る。得られた粉体を７５０℃〜９００℃で仮焼し仮焼粉を得る。得られた仮焼分にＳｉＯ２、Ａｌ２Ｏ３、ＭｇＯ、ＣａＯ、Ｂｉ２Ｏ３、ＺｒＯ２、ＣｏＯ等とバインダーを加え、ボールミル等で湿式粉砕、混合を経て乾式噴霧造粒装置にて造粒体を得る。得られた粉体を圧縮成型機により加圧してプレスすることによって成形体を得る。得られた成形体は例えば胴部と、凹部を設けた脚部とが一体となった形状からなる。次に得られた成形体を９５０℃〜１２００℃の温度で焼成することでフェライト焼結体を得ることができる。次に、得られたフェライト焼結体の凹部にＡｇ−Ｐｄのペーストを１８〜２２μｍの厚さで塗布、焼き付けた後、Ｎｉ、Ａｕ、Ｓｎを各々２〜４μｍの厚さで順次電解メッキして形成する。
【００３２】
また、本発明のチップインダクタ２２は、フェライトコア１０の胴部１１ａに導線１２を巻回し、導線１２の両端を底面１５の凹部１４の内部に形成した電極１３に接続してなるものである。さらに電極１３と基板２０を半田で接合することにより、チップインダクタ２２を基板２０に実装する。これにより、Ｑ値が高く、接着強度の大きなチップインダクタを基板に実装することができる。また、フェライトコア１０に巻回する導線１２の巻回数を制御することにより所望のインダクタンスを得る事ができる。また、凹部１４を底面１５の長手方向に形成した溝形状とし、凹部１４に電極１３を設けることによってＱ値のばらつきの小さいチップインダクタを得ることができる。
【００３３】
また、本発明のチップインダクタは、Ｑ値の最大値が周波数５〜１０ＭＨｚの範囲で得られることを特徴とする。これにより、特にＱ値のばらつきの小さなチップインダクタを得ることができる。その理由は、周波数５〜１０ＭＨｚの範囲にＱ値の最大値があり、かつこの範囲内ではＱ値の変動が小さいため、Ｑ値のばらつきが少ないチップインダクタを得ることができるからである。
【００３４】
【実施例】
実施例１
本発明の実施例として、図１に示すチップインダクタ２２を次の様に作製した。
【００３５】
Ｆｅ２Ｏ３、ＮｉＯおよびＺｎＯの各粉末を振動ミルにより湿式混合・粉砕し、さらに乾燥噴霧造粒して造粒体を得た。得られた造粒体を７５０℃〜９００℃で仮焼した。次に、得られた仮焼粉にＳｉＯ２、Ａｌ２Ｏ３、ＭｇＯ、Ｂｉ２Ｏ３、ＣｏＯとバインダーを加えボールミルで湿式粉砕し、乾式噴霧造粒して造粒体を得た。得られた造粒体を圧縮成形機にて加圧してプレス成形することによって、胴部と脚部とが一体となった所定の形をなす成形体を得た。得られた成形体を９５０℃〜１２００℃で焼成し、高さＳＢ１が１．４ｍｍ、幅ＳＢ２が１．６ｍｍ、長さＳＢ３が２．０ｍｍの柱状の胴部１１ａの両端に、幅Ｗが０．５ｍｍ、高さＬが０．４ｍｍの脚部１１ｂを有するフェライトコアの前駆体を得た。
【００３６】
次に、得られたフェライトコア前駆体の脚部１１ｂの２つの底面１５各々の中心に、表１に示したＳ１／Ｓの値を有する楕円形状の凹部１４を研削加工して形成した。この際、凹部１４の深さは０．１２ｍｍとし、凹部１４を底面１５の外縁部に形成させないようにした。凹部１４の内側にＡｇペーストを２０μｍの厚みで塗布、焼き付け、さらにＮｉメッキとＳｎメッキとをそれぞれ１〜５μｍの厚みで順次施して電極１３を付加し、フェライトコアを得た。次いで、直径０．０５ｍｍの導線１２を胴部１１ａに３０回巻回し、該導線１２の両端を底面１５に形成した電極１３に導出して接合しチップインダクタ２２を得た。得られたチップインダクタ２２の８ＭＨｚの周波数におけるＱ値をＬＣＲメータを用いて測定した。また、得られたチップインダクタ２２を基板２０に半田付けし、基板２０の面と平行な方向から加圧器により速度５ｍｍ／ｓｅｃで加圧し、フェライトコア１０が基板２０から剥離した時の強度を接着強度として測定した。
【００３７】
その結果、表１に示した様に試料Ｎｏ．１〜７は接着強度が２０〜４０Ｎと大きく、Ｑ値が３１〜４４と高く優れた特性が得られた。また、Ｑ値が最大となる周波数を周波数０．０７５〜３０ＭＨｚの範囲で求めた結果、試料Ｎｏ．１〜７のいずれも５〜１０ＭＨｚであった。
【００３８】
また、試料Ｎｏ．１〜７の各試料を各々３０個ずつ作成し、Ｑ値のばらつきを測定した結果、各試料３０個のＱ値の最大値と最小値の差は５〜９であった。
【００３９】
一方、底面１５に凹部を設けずに、電極１３を面積比Ｓ１／Ｓ＝０．２０〜０．８５の範囲で底面の外縁部に設けた試料Ｎｏ．８〜１０はＱ値が１０以下と低くなった。また、Ｓ１／Ｓが同じ場合、凹部を設けていない試料Ｎｏ．９、１０は、凹部を設けて電極を形成した試料Ｎｏ．３、６よりも接着強度が低くなった。
【００４０】
【表１】
2004172193.tif 000003
【００４１】
実施例２
実施例１と同様にして、フェライトコア前駆体を得た。次に、得られた焼成体の脚部１１ｂの２つの底面１５にＷ１／Ｗ＝０．１〜０．７、Ｈ／Ｗ＝０．０１〜０．５０の大きさの凹部１４を底面１５に形成した。次いで、実施例１と同様に、凹部１４に電極１３を付加してフェライトコアを得た。次いで、実施例１と同様にして、チップインダクタ２２を作製し、Ｑ値および接着強度を測定した。なお、電極１３は底面１５の外縁部に存在しないようにした。
【００４２】
その結果、表２に示したように試料Ｎｏ．１１〜２０はＱ値が４５以上と高く実施例１よりも優れた特性が得られた。また、接着強度は２１Ｎ以上と大きかった。また、試料Ｎｏ．１１〜２０のチップインダクタのＱ値の最大値は、周波数５〜１０ＭＨｚの範囲で得られた。
【００４３】
また、試料Ｎｏ．１１〜２０の各試料を各々３０個ずつ作成し、Ｑ値のばらつきを測定した結果、各試料３０個のＱ値の最大値と最小値の差は１〜３となり、実施例１よりもＱ値のばらつきが小さくなった。
【００４４】
【表２】
2004172193.tif 000004
【００４５】
【発明の効果】
以上の様に、柱状の胴部と、この胴部の両端に設けた脚部と、該脚部の底面に設けた電極とを有するフェライトコアにおいて、該電極が前記底面に設けた凹部に形成されている本発明のフェライトコアを用いることにより、Ｑ値が高いチップインダクタを提供することが出来る。さらに、前記凹部の面積を制御することにより、Ｑ値を高く保持しつつ基板との接着強度を高めることができる。これによりテレビ、パソコン、移動体通信機の高周波機器に充分適用することが出来る。
【図面の簡単な説明】
【図１】本発明のチップインダクタを示す斜視図である。
【図２】本発明のチップインダクタを示す斜視図である。
【図３】本発明のチップインダクタを基板へ実装した状態を示す斜視図である。
【図４】従来のチップインダクタを示す斜視図である。
【図５】従来のチップインダクタを示す斜視図である。
【符号の説明】
１０：フェライトコア
１１ａ：胴部
１１ｂ：脚部
１２：導線
１３：電極
１４：凹部
１５：脚部の底面
１６：巻線保持部材
１７：巻線部
２０：基板
２２：チップインダクタ
Ｈ：凹部の深さ
Ｌ：脚部の高さ
Ｓ：底面の面積
Ｓ１：凹部の面積
ＳＢ１：胴部の高さ
ＳＢ２：胴部の幅
ＳＢ３：胴部の長さ
Ｗ：脚部の幅
Ｗ１：凹部の幅
【図１】
2004172193.tif 000005
【図２】
2004172193.tif 000006
【図３】
2004172193.tif 000007
【図４】
2004172193.tif 000008
【図５】
2004172193.tif 000009