(57)【要約】【課題】  ツームストーン（Ｔｏｍｂｓｔｏｎｅ）現象が生じず、常温での抵抗特性を向上させたサーミスタを提供する。【解決手段】  上面と下面を有し、温度により抵抗が変る抵抗素子１０と、抵抗素子の上面に形成され、非導電性ギャップ５０を介して互いに噛み合っている第１導電層２０及び第２導電層３０と、抵抗素子１０の下面に形成され、電気的に分離されている第１電極６０及び第２電極７０と、第１導電層２０と第１電極６０を電気的に接続する第１連結部４１と、第２導電層３０と第２電極７０を電気的に接続する第２連結部４２とを含む。構造が対称的になるためツームストーン（Ｔｏｍｂｓｔｏｎｅ）現象が生じず、同一面上に形成される導電層または電極間に電流の流れ経路が増える。【選択図】        図６
2004311939.tif 000002
【特許請求の範囲】
【請求項１】
上面と下面を有し、温度により抵抗が変る抵抗素子と、
前記抵抗素子の上面に形成され、非導電性ギャップを介して互いに噛み合っている第１導電層及び第２導電層と、
前記抵抗素子の下面に形成され、電気的に分離されている第１電極及び第２電極と、
前記第１導電層と第１電極を電気的に接続する第１連結部と、
前記第２導電層と第２電極を電気的に接続する第２連結部とを含むサーミスタ。
【請求項２】
前記第１電極と第２電極とに極性の異なる電圧が印加される場合、前記抵抗素子において非導電性ギャップが形成された領域を経由して、隣接する前記第１導電層と第２導電層間に電流経路が形成されることを特徴とする請求項１に記載のサーミスタ。
【請求項３】
前記第１導電層と第２電極とが前記抵抗素子を介して互いに対向し、前記第２導電層と第１電極が前記抵抗素子を介して互いに対向するように、前記第１導電層と第２導電層及び第１電極と第２電極が配置されていることを特徴とする請求項１又は２に記載のサーミスタ。
【請求項４】
前記非導電性ギャップの幅は、前記抵抗素子の厚さより小さいことを特徴とする請求項１〜３のいずれかに記載のサーミスタ。
【請求項５】
前記抵抗素子は、正温度係数特性を持つポリマーであることを特徴とする請求項１〜４のいずれかに記載のサーミスタ。
【請求項６】
前記第１導電層及び第２導電層は、銅または銅合金からなることを特徴とする請求項１〜５のいずれかに記載のサーミスタ。
【請求項７】
前記第１電極及び第２電極は、銅または銅合金からなることを特徴とする請求項１〜６のいずれかに記載のサーミスタ。
【請求項８】
前記第１連結部及び第２連結部は、各々前記抵抗素子の一側面及び他側面を通じて前記第１導電層と第１電極及び前記第２導電層と第２電極を電気的に接続することを特徴とする請求項１〜７のいずれかに記載のサーミスタ。
【請求項９】
前記抵抗素子の一側面及び他側面には、各々スルーホールが形成されており、前記第１連結部及び第２連結部は各々前記スルーホールを通じて前記第１導電層と第１電極及び前記第２導電層と第２電極を電気的に接続することを特徴とする請求項１〜７のいずれかに記載のサーミスタ。
【請求項１０】
前記非導電性ギャップは、その形状が長方形凹凸パターン、ジグザグ形、または波形であることを特徴とする請求項１〜９のいずれかに記載のサーミスタ。
【請求項１１】
前記第１電極と第２電極は、非導電性ギャップを間に置いて、相互噛み合って配置されていることを特徴とする請求項１〜１０のいずれかに記載のサーミスタ。
【請求項１２】
前記第１電極と第２電極間の非導電性ギャップは、その形状が長方形凹凸パターン、ジグザグ形、または波形であることを特徴とする請求項１１に記載のサーミスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サーミスタに関するものであり、詳しくは印刷回路基板に装着されて回路を保護する機能を行う表面実装形のサーミスタに関するものである。
【背景技術】
【０００２】
多くの導電性物質の固有抵抗は、温度により変ると知られている。このように温度により抵抗が変る素子を、通常サーミスタ（ｔｈｅｒｍｉｓｔｏｒ）と呼び、代表的には温度が上昇すると抵抗値が減少するＮＴＣ（Ｎｅｇａｔｉｖｅ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏｅｆｆｉｃｉｅｎｔ）素子と、温度が上昇すると抵抗値が増加するＰＴＣ（Ｐｏｓｉｔｉｖｅ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏｅｆｆｉｃｉｅｎｔ）素子とに分けられる。
【０００３】
前記ＰＴＣ素子は、常温のように低温度では抵抗が低くて電流を通過させるが、周囲の温度が上昇したり過電流により物質の温度が上昇すると、抵抗が最初の状態より約１０００〜１００００倍以上増えて、流れている電流を遮断するため、回路基板に実装されて過電流を抑える素子として用いられる。
【０００４】
しかしながら、印刷回路基板（ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ；ＰＣＢ）は、様々な装置がその上に装着されるため、近年のように軽薄短簫の流れでは、制約を多く受けるものである。従って、前記のような制約を回避するために様々な形態が提案されており、その中で最も一般的な形態としては、一対のラミネートされた電極の間にＰＴＣ素子をサンドイッチさせた構造である。
【０００５】
図１７は、下記の特許文献１のＰＴＣサーミスタの構造を示したものであり、その構造及び製造方法を簡単に見ると、ＰＴＣ素子２１０を介して上下面に第１電極２５０と第２電極２６０とをラミネートしてある。また、ＰＴＣ素子と第１電極及び第２電極の外部全面を絶縁層２８０で取り囲み、電極を露出させるためのギャップ２９０、３００を絶縁層に各々形成してある。ギャップが形成されると、前記ＰＴＣサーミスタが印刷回路基板（図示せず）に実装できるようにＰＴＣ素子の上下面にある第１電極２５０及び第２電極２６０うちいずれか一面にある電極を他面に延長して形成する。このために、前記従来の技術では、下面ギャップ３００と第１電極２５０を電気的に接続するターミナル３２０とを下面の一側に形成し、上面ギャップ２９０と絶縁層２８０の外部の上面と側面及び下面を取り囲みつつ、前記ＰＴＣ素子の上面に位置する第２電極２６０と電気的に接続されたターミナル３１０を、下面の他側に形成してある。
【０００６】
しかし、前記のようにＰＴＣサーミスタの一側電極を通電させて他側に連結する方式は、いわゆるツームストーン（Ｔｏｍｂｓｔｏｎｅ）現象を生じる。即ち、通常、サーミスタをＰＣＢに実装する場合は、予めサーミスタのターミナル３１０、３２０にソルダーコーティングをしたサーミスタをＰＣＢの電極パッドに整列させた後、加熱してソルダーをリフローさせることによって実装する。
【０００７】
ところが、この際加えられる熱によりサーミスタのＰＴＣ素子２１０とターミナル３１０、３２０は膨張するようになるが、これらの熱膨張係数は相互に異なるのみならず、特に上記のような構造のサーミスタは構造的に非対称形状を持つため、左右の応力分布が一定ではなくＰＣＢの平面上に傾くようになる。その結果、はんだ付けの物理的、電気的信頼度がはるかに落ちる。
【０００８】
また、前記の従来の技術では、電流の流れが主に上面と下面間にのみ存在するため、ＰＣＢの限定された空間でＰＴＣサーミスタの抵抗を低めるためには単層のＰＴＣサーミスタを積層する方法を使用するしかなかった。
【特許文献１】米国特許第５，９０７，２７２号
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、前記のような問題点を解決するために創案されたもので、ＰＣＢに実装する際、ツームストーン現象が生じず、常温で電流の流れを増加させ得るＰＴＣサーミスタを提供することにその目的がある。
【課題を解決するための手段】
【００１０】
前記のような目的を達成するために、本発明の一観点に係るサーミスタは、
上面と下面を有し、温度により抵抗が変る抵抗素子と、前記抵抗素子の上面に形成され、非導電性ギャップを介して互いに噛み合っている第１導電層及び第２導電層と、前記抵抗素子の下面に形成され、電気的に分離されている第１電極及び第２電極と、前記第１導電層と第１電極を電気的に接続する第１連結部と、前記第２導電層と第２電極を電気的に接続する第２連結部とを含む。
【００１１】
望ましくは、前記第１電極と第２電極に極性の異なる電圧が印加される場合、前記抵抗素子において非導電性ギャップが形成された領域を経由して、隣接する前記第１導電層と第２導電層間に電流経路が形成される。
【００１２】
また、前記非導電性ギャップの幅は前記抵抗素子の厚さより小さく、前記抵抗素子は正温度係数特性を持つポリマーであり、前記導電層は銅または銅の合金で形成することが望ましい。
【００１３】
本発明のほかの観点に係るサーミスタは、
上面と下面を持ち温度によって抵抗が変る抵抗素子と、前記抵抗素子の上面に形成され第１非導電性ギャップを介して噛合っている第１導電層及び第２導電層と、前記抵抗素子の下面に形成され第２非導電性ギャップを介して噛合っている第１電極及び第２電極と、前記第１導電層と第１電極とを電気的に接続させる第１連結部と、前記第２導電層と第２電極とを電気的に接続させる第２連結部とを含む。
【発明の効果】
【００１４】
本発明によるサーミスタは、構造的に対称形状であるため、構造の非対称性から生じるツームストーン現象を防止できる。また、ＰＴＣサーミスタの一面に、極性が異なる導電層を非導電性ギャップを介して相互に噛み合うように配置させることによって、電流の流れを増加させてサーミスタの抵抗特性を向上させることができる。
【発明を実施するための最良の形態】
【００１５】
以下、添付した図面に基づいて本発明の望ましい実施例を詳しく説明する。
図１及び図２は、本発明の一実施例によるＰＴＣサーミスタの構造を示した上下平面図であり、図３は図１の構造においてＡ−Ａ’を切断して見た断面図である。
【００１６】
前記図面を参照すると、本実施例のＰＴＣサーミスタは、上下面を持つ抵抗素子１０と、前記抵抗素子の上面にラミネートされている導電層２０、３０と、前記抵抗素子の下面にラミネートされている電極層６０、７０と、前記導電層と電極層を電気的に接続する連結部とを含む。
【００１７】
詳しく説明すると、抵抗素子１０は、導電性粒子が内部に分散されて電気的にＰＴＣの性質を持つポリマー、あるいはＰＴＣ組成物、またはＮＴＣ組成物で構成される。前記ポリマーには、ポリエチレン、ポリプロピレン、エチレン／プロピレンの重合体などが用いられ、ポリマー中に分散してある導電性粒子としては、カーボンブラックまたはその他の金属材の粒子が用いられる。
【００１８】
前記抵抗素子１０の上面には、非導電性ギャップ５０を介して相互に電気的に分離されている第１導電層２０と第２導電層３０が形成されている。前記第１導電層２０と第２導電層３０とは、抵抗素子１０の上面に金属フォイルを圧着加工したり、または無電解及び／または電解メッキを実施して一つの導電層にすることで形成される。このとき使用可能な金属としては、導電性に優れた銅または銅合金が望ましい。一つの導電層を形成すると、電気的に接続されないように非導電性ギャップ５０をエッチングまたは機械的加工により形成して第１導電層２０と第２導電層３０とに分離させる。
【００１９】
この時、前記非導電性ギャップ５０の幅は、抵抗素子１０の上面に形成される導電層２０、３０と、下面に形成される電極層６０、７０との間の距離、即ち抵抗素子１０の厚さより小さくして、同一面上で隣接する導電層間及び電極間の電流が充分に流れるようにすることが望ましい。
【００２０】
好ましくは、前記非導電性ギャップ５０を中心に、第１導電層２０と第２導電層３０とは相互に噛み合うように配置されている。噛み合う形状は、図１のように平面状の長方形凹凸パターンのほかに、三角凹凸、ジグザグ形、波形などが用いられる。
【００２１】
図１をより具体的に説明すると、第１非導電性ギャップ５１は、第１側面４１と隣接する位置で第１側面と平行に設置されてあり、第２非導電性ギャップ５２は、前記第１非導電性ギャップ５１から折り曲がって、第３側面４３と隣接しつつ第１非導電性ギャップ５１に対して垂直に形成されている。また、第３非導電性ギャップ５３は、前記第２非導電性ギャップ５２から折り曲がって、前記第１非導電性ギャップ５１と平行に、全体的には抵抗素子の上面中央に位置する。また、第４非導電性ギャップ５４及び第５非導電性ギャップ５５は、第３非導電性ギャップ５３の中央を中心に各々第２非導電性ギャップ５２及び第１非導電性ギャップ５１と点対称にして、第４側面４４及び第２側面４２に隣接するように形成される。従って、前記第１非導電性ギャップ５１から第５非導電性ギャップ５５を中心に、第３側面４３側には第１導電層２０が位置し、第４側面４４側には第２導電層３０が対称的に位置する。すなわち、図１に示す平面図において、第３非導電性ギャップ５３の中央を中心に、第１導電層２０と第２導電層３０とは、点対称に配置され、第３側面４３側には第１導電層２０が位置し、第４側面４４側には第２導電層３０が位置する。
【００２２】
前記抵抗素子１０の下面には、図２のように非導電性ギャップ５６により電気的に分離されている第１電極６０と第２電極７０とが形成されている。前記電極は、前述した導電層２０、３０と同様な方法で形成されるため、別途の説明は省略する。
【００２３】
なお、本装置を前記図１のＡ−Ａ’面、例えば第１側面４１から第２側面４２に切断した図３を参照して見ると、図３の左側に位置する第２側面４２から第２導電層３０、第５非導電性ギャップ５５、第１導電層２０、第３非導電性ギャップ５３、第２導電層３０、第１非導電性ギャップ５１、第１導電層２０及び第１側面４１が順次位置している。即ち、第１導電層２０と第２導電層３０とが、交互にに位置する。
【００２４】
前記のような構造を持つＰＴＣサーミスタを印刷回路基板に実装するためには、従来技術で述べたように、電極が同一の面に位置しなければならない。従って、前記第１導電層２０と第１電極６０とを相互に電気的に接続する連結部と、第２導電層３０と第２電極７０とを相互に電気的に接続する連結部とが側面に形成される。
【００２５】
図４ａ〜図４ｃ、図５ａ及び図５ｂは、抵抗素子の両面に形成された前記導電層２０、３０と電極６０、７０とを通電させる方法を示した図面である。図４ａ〜図４ｃの連結部８０、８２、８４は、上下面に導電層と電極層とが各々形成されたシート状のＰＴＣ素子にスリットを形成してＰＴＣ素子の断面を露出させ、露出した断面をメッキして導電層と電極とを連結することにより形成される。
【００２６】
図４ａを見ると、第１導電層２０と下面の第１電極６０とを電気的に接続するために、第１側面４１に連結部８０を形成してある。同様の方式で、図４ｂは連結部８２を第３側面４３の一部に形成してあることを示す。図４ｃは、連結部８４を第１側面４１と第３側面４３の一部に形成して第１導電層２０と第１電極６０とを電気的に接続したものである。このとき、前記第３側面４３に形成する連結部は、下面の第１電極６０の長さよりも長くてはいけない。また、第２導電層３０と第２電極７０との接続も、同様の方式で電気的に接続されることは言うまでもない。
【００２７】
図５ａ及び図５ｂは、前記図４ａ〜図４ｃのスリット方式の代案として、スルーホール（ｔｈｒｏｕｈｇ−ｈｏｌｅ）を用いて導電層と電極とを通電させたことを示す。この方法は、上下面に各々導電層と電極層が形成されたシート状のＰＴＣ素子に、パンチまたはタッピングマシンのような機械装置を用いて孔を形成し、形成された孔の内周面をメッキによってまたは鉛槽に含浸させることによって導電層と電極とを電気的に接続する方法である。
【００２８】
先ず、図５ａを見ると、ＰＴＣサーミスタの第１側面４１と第２側面４２とにスルーホール状の連結部８６をそれぞれ形成して、第１導電層２０と第１電極とを電気的に接続すると共に、第２導電層３０と第２電極とを電気的に接続させてある。また、図５ｂの場合においては、第３側面４３と第４側面４４との一部にスルーホール状の連結部８８を形成して導電層と電極とをそれぞれ接続させてある。
【００２９】
好ましくは、本発明のＰＴＣサーミスタは、前記のように導電層と電極とを連結する際、抵抗素子の上下対向面が相互に異なる極性になるとともに、上面及び下面上の隣接する導電層及び電極が相互に異なる極性になるように連結部を構成することによって、電流の流れをさらに増加させ得る。
【００３０】
一例として、前記本発明の一実施例により製造されたＰＴＣサーミスタを印刷回路基板（図示せず）に実装し電源を印加したときの電流の流れを図６に示す。第２電極７０を通じてＰＴＣサーミスタの内部に流れ込んだ電流は、ＰＴＣ素子１０を介して隣接した第１電極６０に直接移動したり、またはＰＴＣ素子１０を介して隣接した第１導電層２０ａに移動した後、図面に示されていない側面の連結部を介して第１電極６０に抜ける。また、第２電極７０を通じて流れ込んだ電流は、高分子である抵抗素子１０を介して行くより金属間を流れるほうがより速いため、一部は第２電極７０と電気的に接続されている側面の連結部を介して上面の第２導電層３０ａを介した後に、対向する第１電極６０に抜けたり、または隣接する第１導電層２０ａを介して側面の連結部を過ぎて第１電極６０に抜けるようになる。
【００３１】
つまり、互いに対向する第１導電層２０ａと第２電極７０とが相互に異なる極性になるように、且つ、第２導電層３０ａと第１電極６０とが相互に異なる極性になるように、また第１導電層２０ａと第２導電層３０ａとが相互に異なる極性になるように、且つ、第１電極６０と第２電極７０とが相互に異なる極性になるように、第１導電層２０ａと第１電極６０とを互いに接続すると共に、第２導電層３０ａと第２電極７０とを互いに電気的に接続する。
【００３２】
本発明は、従来の技術とは異なり、非導電性ギャップを境界として持ち、隣接する第１導電層２０と第２導電層３０とを噛み合うように構成することによって、相互に異なる極性の電圧が印加される隣接導電層と内部の抵抗素子とが、一種の抵抗体を形成するようになる。また、前記第１導電層と第２導電層とは、境界面を中心に対称（線対称、点対称など）的に配置されてあるため、全体的に見ると、極性が交差する抵抗体の複数個を並列に形成した構造を持つようになる。
【００３３】
図７ａ及び図７ｂは、ラミネート構造のＰＴＣサーミスタが非導電性ギャップにより三つの導電層に分けられ、各々の分けられた導電層は電極に並列に接続されている状態を概念的に示したものであり、図８は前記図７ａ及び図７ｂの並列構造を簡単に回路図で示したものである。ここで、図７ａのサーミスタは、詳述した従来技術のサーミスタの構造で、上面の導電層同士かつ下面の電極同士を相互に電気的に接続している構造を持つことに比べて、図７ｂのサーミスタは、本発明による連結構造で、上下面の導電層と電極が交互に電気的に接続されている構造を持つ。
【００３４】
図９及び図１０は、各々前記図７ａ及び図７ｂの構造を持つＰＴＣサーミスタに電流が流れる場合、抵抗Ｒ２にかかる抵抗値を求めてみるための回路図である。図９は、図７ａのように導電層が互いに交互に配置されていないときの回路図であり、同一面上に位置する導電層は同一の極性を持つ。従って、電流が流れても同一面上で隣接する導電層間には電流が流れることなく、対向する導電層間の経路にのみ電流が流れるようになる。このときの抵抗Ｒ２にかかる抵抗値を計算すると、ｒになる。
【００３５】
反対に、図１０は前記図７ｂのようにＲ２に位置する導電層の極性が交互に配置されている場合の回路図を示したものであり、電流が流れると対向する導電層の間のみならず、交互に配置された、例えば、噛み合った導電層の間にも電流が流れるようになる。従って、電流が流れる経路が増加するため、電流の流れが多くなり、結果的に抵抗が落ちるようになる。このときの抵抗を計算すると、Ｒ２にかかる抵抗値はｒ／３になる。
【００３６】
本発明の他の実施例として、電流が流れる経路をさらに増加した形態のＰＴＣサーミスタの構造を図１１と図１２に示した。図１１は、抵抗素子の上面に非導電性ギャップ１５０を介して、相互に噛み合う第１導電層１２０と第２導電層１３０とを前記一実施例よりもさらに多い平面長方形凹凸状（櫛形形状）で配して電流の流れ経路を増加させたものである。図１２は、抵抗素子の下面を示したもので、前記一実施例のように電気的に分離された第１電極１６０と第２電極１７０が形成されている。前記のような構造を持つＰＴＣサーミスタの電流流れを図１３に示した。
【００３７】
図１３は、図１１をＢ−Ｂ’に切断した状態を示している。電流が印加されると、相互に交互に位置する導電層が電流の流れ経路を形成するため抵抗は低くなる。図１３の図面符号のうち図１１及び図１２と同様の符号を持つものは、同じ機能をするため、その説明は省略する。
【００３８】
本発明のさらに他の実施例を図１４と図１５に示した。図１４は抵抗素子の上面を示したもので、互いに異なる極性を持つ第１導電層２２０と第２導電層２３０とを非導電性ギャップ２５０を境界に相互噛み合うように配置した。また、図１５は前記抵抗素子の下面を示したもので、電源が印加される第１電極２６０と第２電極２７０の位置するＰＴＣサーミスタの両側端部２６２、２７２を除いては、前記抵抗素子の上面のように平面凹凸状の電極パターンを非導電性ギャップ２５０を介して形成して、電流が流れる経路を増加させてある。従って、電源が印加されると、隣接する導電層の間に電流が容易に移動されるため抵抗がさらに低くなる。
【００３９】
一方、前記平面凹凸パターンの幅を印刷回路基板（図示せず）の配線幅と同一に製造する場合には、ＰＴＣサーミスタの下面の両端部も中央部と同様なパターンで構成でき、さらに上部パターンと下部パターンを同一の形態で製造可能である。また、本発明では凹凸状のパターンを図面で左右方向に形成したが、上下方向にパターンを形成しても全く同じ結果が出ることは言うまでもない。
【００４０】
前記のような構造を持つＰＴＣサーミスタの電流の流れを図１６に示した。図１６は、図１４をＣ−Ｃ’に切断した状態を示してあり、電流が印加された場合、相互に交互に位置している導電層が電流の流れ経路を形成するため抵抗が低くなる。図１６の図面符号のうち図１４及び図１５と同一の符号を持つものは、同じ機能をするためその説明は省略する。
【００４１】
以上、望ましい実施の形態を挙げて本発明を説明したが、本明細書および図面に記載された実施の形態は本発明の最も望ましい実施の形態に過ぎず、本発明の技術的思想を制限するものではなく、本出願のときにこれらを代替可能な多様な均等物と変形例があり得ることを理解すべきである。例えば、詳述した実施例における抵抗素子は、ＰＴＣ特性を持つ素子で説明したが、ＮＴＣ特性を持つ素子を用いてＮＴＣサーミスタを提供することも可能である。
【図面の簡単な説明】
【００４２】
【図１】本発明の一実施例によるＰＴＣサーミスタの上部平面図である。
【図２】本発明の一実施例によるＰＴＣサーミスタの下部平面図（底面図）である。
【図３】図１と図２に示したＰＴＣサーミスタを図１のＡ−Ａ’により切断した断面図である。
【図４ａ】本発明の一実施例による導電層と電極を連結する方式を示した図面である。
【図４ｂ】本発明の一実施例による導電層と電極を連結する方式を示した図面である。
【図４ｃ】本発明の一実施例による導電層と電極を連結する方式を示した図面である。
【図５ａ】本発明の一実施例による導電層と電極を連結するほかの方式を示した図面である。
【図５ｂ】本発明の一実施例による導電層と電極を連結するほかの方式を示した図面である。
【図６】本発明の一実施例によるＰＴＣサーミスタの電流の流れを模式的に示した図面である。
【図７ａ】ラミネート構造のＰＴＣサーミスタの複数個を並列に連結した状態を概念的に示した図面である。
【図７ｂ】ラミネート構造のＰＴＣサーミスタの複数個を並列に連結した状態を概念的に示した図面である。
【図８】図７ａおよび図７ｂの構造の等価回路図である。
【図９】図７ａの連結構造から図８のＲ１、Ｒ２、Ｒ３抵抗中、抵抗Ｒ２にかかる抵抗を示す回路図である。
【図１０】図７ｂの連結構造から図８のＲ１、Ｒ２、Ｒ３抵抗中、抵抗Ｒ２にかかる抵抗を示す回路図である。
【図１１】本発明の他の実施例によるＰＴＣサーミスタの上部平面図である。
【図１２】本発明の他の実施例によるＰＴＣサーミスタの下部平面図である。
【図１３】図１１と図１２に示したＰＴＣサーミスタを図１１のＢ−Ｂ’により切断した断面図である。
【図１４】本発明のさらに他に実施例によるＰＴＣサーミスタの上部平面図である。
【図１５】本発明のさらに他の実施例によるＰＴＣサーミスタの下部平面図である。
【図１６】図１４と図１５に示したＰＴＣサーミスタを図１４のＣ−Ｃ’により切断した断面図である。
【図１７】従来のＰＴＣサーミスタの構造を示した図面である。
【符号の説明】
【００４３】
１０  抵抗素子
２０、２０ａ  第１導電層
３０、３０ａ  第２導電層
４１、４２、４３、４４  側面
５０、５１、５２、５３、５４、５５、５６  非導電性ギャップ
６０  第１電極
７０  第２電極
８０、８２、８４、８６、８８  連結部
１２０、２２０  第１導電層
１３０、２３０  第２導電層
１５０、２５０  非導電性ギャップ
１６０、２６０  第１電極
１７０、２７０  第２電極
２６２、２７２  端部
【図１】
2004311939.tif 000003
【図２】
2004311939.tif 000004
【図３】
2004311939.tif 000005
【図４ａ】
2004311939.tif 000006
【図４ｂ】
2004311939.tif 000007
【図４ｃ】
2004311939.tif 000008
【図５ａ】
2004311939.tif 000009
【図５ｂ】
2004311939.tif 000010
【図６】
2004311939.tif 000011
【図７ａ】
2004311939.tif 000012
【図７ｂ】
2004311939.tif 000013
【図８】
2004311939.tif 000014
【図９】
2004311939.tif 000015
【図１０】
2004311939.tif 000016
【図１１】
2004311939.tif 000017
【図１２】
2004311939.tif 000018
【図１３】
2004311939.tif 000019
【図１４】
2004311939.tif 000020
【図１５】
2004311939.tif 000021
【図１６】
2004311939.tif 000022
【図１７】
2004311939.tif 000023