(57)【要約】【課題】ＧａＮ単結晶基板上に形成され、かつ電流リークを小さくできる構成を備えたＧａＮ系半導体発光素子を提供する。【解決手段】本ＧａＮ系半導体レーザ素子５０は、ｐ側電極及びｎ側電極が積層構造側に設けられている半導体レーザ素子であって、サファイア基板に代えてＧａＮ単結晶基板５２を使い、かつＧａＮ−ＥＬＯ構造層を設けることなくＧａＮ系化合物半導体層の積層構造を直接ＧａＮ単結晶基板５２上に形成したことを除いて、サファイア基板上に形成した従来のＧａＮ系半導体レーザ素子と同じ構成を備えている。ＧａＮ単結晶基板５０は、幅１０μｍの連続帯状のコア部５２ａを有し、コア部５２ａとコア部５２ａとの間隔は４００μｍ程度である。レーザストライプ３０、ｐ側電極３６のパッドメタル３７、及びｎ側電極３８は、ＧａＮ単結晶基板５０のコア部５２ａ以外の領域上の積層構造に設けられ、パッドメタル３７の側縁部とコア部５２ａの外周縁との間の水平距離Ｓｐ　及びｎ側電極３８とコア部５２ａの外周縁との間の水平距離Ｓｎ　は、双方とも、９５μｍである。【選択図】　　　　図１
2004023050.tif 000002
【特許請求の範囲】
【請求項１】
低密度欠陥領域、及び基板を貫通する高密度欠陥領域として周期的な基板面上配列で低密度欠陥領域に存在するコア部を有するＧａＮ基板と、
ＧａＮ基板上に形成されたＧａＮ系化合物半導体層の積層構造と、
積層構造上に設けられた一方の電極、及び一方の電極上に成膜された絶縁膜上に形成され、絶縁膜の開口を介して一方の電極と電気的に接続するパッドメタルを有する電極部と
を備え、電極部が、ＧａＮ基板のコア部以外の領域上の積層構造に設けられていることを特徴とするＧａＮ系半導体素子。
【請求項２】
コア部が、連続帯状の配列、断続的帯状の配列、及びドット状の分散型配列のいずれかの基板面上配列で低密度欠陥領域に存在することを特徴とする請求項１に記載のＧａＮ系半導体素子。
【請求項３】
電極部が、一のコア部と一のコア部の隣のコア部との間のＧａＮ基板の低密度欠陥領域上の積層構造に設けられていることを特徴とする請求項１又は２に記載のＧａＮ系半導体素子。
【請求項４】
電極部を構成するパッドメタルが、コア部の中心から１００μｍ以上離れたＧａＮ基板の領域上の積層構造に設けられていることを特徴とする請求項１から３のいずれか１項に記載のＧａＮ系半導体素子。
【請求項５】
一方の電極が、コア部の外縁部から５０μｍ以上離れたＧａＮ基板の領域上の積層構造に設けられていることを特徴とする請求項１から３のいずれか１項に記載のＧａＮ系半導体素子。
【請求項６】
一方の電極の対向電極が、ＧａＮ基板の裏面に設けられていることを特徴とする請求項１から５のいずれか１項に記載のＧａＮ系半導体素子。
【請求項７】
一方の電極の対向電極が、積層構造側に設けられていることを特徴とする請求項１から５のいずれか１項に記載のＧａＮ系半導体素子。
【請求項８】
一方の電極及び対向電極の双方が、ＧａＮ基板のコア部以外の領域上の積層構造側に設けられていることを特徴とする請求項７に記載のＧａＮ系半導体素子。
【請求項９】
一方の電極がｐ側電極及びｎ側電極のいずれか一方であり、対向電極がｐ側電極及びｎ側電極のいずれか他方であることを特徴とする請求項１から８のいずれか１項に記載のＧａＮ系半導体素子。
【請求項１０】
ＧａＮ系半導体素子が、ＧａＮ系半導体発光素子であって、ＧａＮ系半導体レーザ素子又はＧａＮ系発光ダイオードのいずれかのあることを特徴とする請求項１から９のうちのいずれか１項に記載のＧａＮ系半導体素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＧａＮ系半導体素子に関し、更に詳細には、電流リークが小さいＧａＮ系半導体素子、更には電流リークが小さく、発光効率の高いＧａＮ系半導体発光素子に関するものである。
【０００２】
【従来の技術】
ＧａＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮ等のＩＩＩ　−Ｖ族窒化ガリウム系化合物半導体は、禁制帯幅が２．８〜６．８ｅＶにわたっているため、赤色から紫外領域での発光が可能な半導体発光素子の材料として注目されている。
そして、ＩＩＩ　−Ｖ族窒化ガリウム系化合物半導体を構成要素とする窒化ガリウム系半導体発光素子として、例えば青色や緑色の発光ダイオード（ＬＥＤ）　や、約４０５ｎｍの紫色領域で発振するＧａＮ系半導体レーザ素子などが、開発、実用化されている。
【０００３】
ところで、ＧａＮ系半導体発光素子の作製に際して、一つの問題は、ＧａＮ系化合物半導体層と格子整合する基板を見い出すことが難しいということであって、現在、サファイア基板がＧａＮ系半導体発光素子の基板として多用されている。
それは、サファイア基板がＧａＮ系化合物半導体層を１０００℃付近の成長温度で結晶成長させる際に必要な化学的安定性を備え、結晶品質が良好であり、比較的大きな口径の基板が経済的な価格で、しかも安定して供給されるなどの理由からである。
【０００４】
サファイア基板上にＧａＮ系半導体発光素子を形成する際には、サファイア基板の格子定数がＧａＮの格子定数とは１０％以上も異なるために、一般に、ＧａＮ層等のバッファ層をサファイア基板上に低温で成長させ、低温バッファ層を介してＧａＮ系化合物半導体単結晶を成長させることにより、格子定数の違いを緩和している。
しかし、低温バッファ層を設け、低温バッファ層上にＧａＮ系化合物半導体層を成長させるだけでは、結晶欠陥密度が高くなって、高品質のＧａＮ系化合物半導体層の結晶成長が難しく、信頼性の高いＧａＮ系半導体発光素子を作製することが難しかった。
【０００５】
そのため、従来、低温バッファ層を介在させることに加えて、ＧａＮの横方向選択成長（ＧａＮ−ＥＬＯ：Ｅｐｉｔａｘｉａｌｌｙ　Ｌａｔｅｒａｌｌｙ　Ｏｖｅｒｇｒｏｗｔｈ）を行って、ＧａＮ−ＥＬＯ構造層を形成し、その上にＧａＮ系化合物半導体層を成長させている。
【０００６】
ここで、図５を参照して、サファイア基板上にＧａＮ−ＥＬＯ構造層を形成したＧａＮ系半導体レーザ素子の構成を説明する。図５はサファイア基板上に形成したＧａＮ系半導体レーザ素子の構成を示す断面図である。
ＧａＮ系半導体レーザ素子１０は、図５に示すように、サファイア基板１２と、サファイア基板１２上に横方向成長法により形成されたＧａＮ−ＥＬＯ構造層１４と、ＧａＮ−ＥＬＯ構造層１４上にＭＯＣＶＤ法により順次成長させた、ｎ型ＧａＮコンタクト層１６、ｎ型ＡｌＧａＮクラッド層１８、ｎ型ＧａＮガイド層２０、ＧａＩｎＮ多重量子井戸（ＭＱＷ）構造の活性層２２、ｐ型ＧａＮガイド層２４、ｐ型ＡｌＧａＮクラッド層２６、及びｐ型ＧａＮコンタクト層２８の積層構造とを備えている。
【０００７】
ｐ−ＡｌＧａＮクラッド層２６の上部層、及びｐ−ＧａＮコンタクト層２８は、ＧａＮ−ＥＬＯ構造層１４の種結晶部と会合部との間に位置するストライプ状リッジ３０として形成されている。
更に、ｐ−ＡｌＧａＩｎクラッド層２６の残り層、ｐ−ＧａＮ光ガイド層２４、活性層２２、ｎ−ＧａＮ光ガイド層２０、ｎ−ＡｌＧａＩｎクラッド層１８、及びｎ−ＧａＮコンタクト層１６の上部層は、リッジ３０と平行なメサ３２として形成されている。
【０００８】
リッジ３０の両側面及びｐ−ＡｌＧａＩｎクラッド層２６の残り層上には、ｐ−ＧａＮコンタクト層２８上を開口したＳｉＯ２　膜３４が成膜されている。
ｐ−ＧａＮコンタクト層２８上には、Ｐｄ／Ｐｔの積層金属膜からなるｐ側電極３６が形成され、更にＳｉＯ２　膜３４の開口を介してｐ側電極３６と電気的に接続したパッドメタル３７が引き出し電極としてＳｉＯ２　膜３４上に設けられている。これにより、低抵抗型のショットキー性のｐ側電極を形成することができる。尚、パッドメタル３７の組成は、Ｔｉ／Ｐｔ／Ａｕの積層膜である。
また、ｎ−ＧａＮコンタクト層１６上には、ＳｉＯ２　膜３４の開口を介してＴｉ／Ｐｔ／Ａｕの積層金属膜からなるｎ側電極３８が設けてある。
【０００９】
【発明が解決しようとする課題】
本発明の背景
上述のように、ＥＬＯ法等によってサファイア基板とＧａＮ系化合物半導体層との格子不整合の問題を緩和しているものの、ＧａＮ系半導体発光素子の基板としてサファイア基板を使用する限り、どうしても、格子不整合に伴う問題が残る。また、サファイア基板は絶縁性であるから、電極配置上で制約がある。
そのため、ＧａＮ基板の実現が強く要請されているが、ＧａＮ系半導体発光素子の基板とすることができるような、結晶欠陥の少ない大径のＧａＮ基板を工業的に作製することは、従来、極めて難しかった。
【００１０】
しかし、最近、新規な技術に基づく大径のＧａＮ基板の実現が現実化しつつある。
ここで、図６（ａ）及び（ｂ）を参照して、新規な構成のＧａＮ基板の構成を説明する。図６（ａ）及び（ｂ）は、それぞれ、コア部及び低密度欠陥領域を説明するＧａＮ基板の斜視図及び断面図である。
ＧａＮ基板４０は、図６に示すように、周囲の低密度欠陥領域４２より結晶欠陥密度が高い高密度欠陥領域（以下、コア部と言う）４４が、周期的な基板面上配列で基板を貫通している。
コア部の配列パターンは、自在であって、例えばドット状の分散型パターンとして、図７（ａ）に示すような六方格子状の配列、図７（ｂ）に示すような正方形格子状の配列、及び図７（ｃ）に示すような長方形格子状の配列等がある。
【００１１】
また、コア部の配列パターンは、上述のような断続型又は分散型パターンだけではなく、例えば図８（ａ）に示すように、点状のコア部４４が断続して線状に配置されたもの、更には図８（ｂ）に示すように、コア部４４が線状に連続しているものも作製できる。
【００１２】
上述のＧａＮ基板は、特開２００１−１０２３０７号公報に開示された技術を改良し、低密度欠陥領域中に発生するコア部の位置を制御することにより、開発されたものである。
ＧａＮ単結晶の基本的な結晶成長メカニズムは、ＧａＮ単結晶がファセット面からなる斜面を維持して成長することにより、転位を伝播させ、所定の位置に転位を集合させる。このファセット面により成長した領域は、転位の移動により、低欠陥領域となる。
一方、そのファセット面斜面下部には、明確な境界を持った高密度欠陥領域（コア部）を生成しつつ成長が行われ、転位は、高密度欠陥領域の境界、又はその内部に集合し、ここで消滅あるいは蓄積する。
【００１３】
この高密度欠陥領域の形状によって、ファセット面の形状も異なる。欠陥領域が、ドット状の場合は、そのドットを底としてファセット面が取り巻き、ファセット面からなるピットを形成する。
また、欠陥領域が、ストライプ状の場合は、ストライプを谷底としてその両側にファセット面傾斜面を有し、横に倒した３角形のプリズム状のファセット面となる。
【００１４】
更に、この高密度欠陥領域は、いくつかの状態があり得る。例えば、高密度欠陥領域が多結晶からなる場合がある。また、単結晶であるが、周りの低密度欠陥領域に対して、微傾斜している場合もある。また、周りの低密度欠陥領域に対して、Ｃ軸が反転している場合もある。高密度欠陥領域は、明確な境界を有しており、周りの低密度欠陥領域と区別することができる。
高密度欠陥領域を有して成長することにより、その周りのファセット面を埋め込むことなく、ファセット面を維持して成長を進行させることができる。
その後、ＧａＮ成長層の表面を研削、研磨を施すことにより、表面を平坦化し、基板として使用できる形態とすることができる。
【００１５】
高密度欠陥領域（コア部）を形成する方法は、下地基板上にＧａＮを結晶成長する際に、コア部を形成する場所に種を予め形成しておくことにより、コア部を生成させることができる。
その種としては、種となる微小領域に非晶質あるいは多結晶の層を形成する。その上にＧａＮをエピタキシャル成長させることにより、丁度、種の領域に高密度欠陥領域、つまりコア部を形成することが出来る。
【００１６】
ＧａＮ基板の具体的な製造方法を説明する。まず、ＧａＮ層を成長させる下地基板を用意する。下地基板の組成には制約がなく、例えば一般的なサファイア基板でも良いが、後工程で下地基板を除去することを考慮すると、ＧａＡｓ基板等が好ましい。
下地基板の上に、例えば、ＳｉＯ２　層からなる種を規則的に、例えば周期的に形成する。種の形状は、コア部の配列、形状に従って、ドット状、あるいはストライプ状である。
【００１７】
その後、ＨＶＰＥ法（Ｈｙｄｒｉｄｅ　Ｖａｐｏｒ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ　）にて、ＧａＮを厚膜成長する。成長後、表面には、種のパターン形状に応じたファセット面が形成される。例えば、種がドット状のパターンの場合は、ファセット面からなるピットが規則正しく形成され、種がストライプ状の場合は、プリズム状のファセット面が形成される。
ＧａＮ層を成長させた後、下地基板を除去し、さらに、ＧａＮの厚膜層を研削加工、研磨加工して表面を平坦化することにより、ＧａＮ基板を作製することができる。ＧａＮ基板の厚さは、自由に設定出来る。
このようにして作製されたＧａＮ基板は、ｃ面が主面であり、その中に、所定のサイズのドット状又はストライプ状のコア部が規則正しく形成されたＧａＮ基板となっている。コア部以外のＧａＮ単結晶領域は、コア部に比べて、転位密度が著しく低い低密度欠陥領域となっている。
【００１８】
上述の方法により試作されたＧａＮ基板は、ＥＬＯ法を適用して成長させたＧａＮ層と同様な良好な結晶性を有し、しかも低密度欠陥領域の幅がＥＬＯ法による低密度欠陥領域の幅の少なくとも１０倍以上あり、高密度欠陥領域（コア部）の幅はＥＬＯ法によるものより狭く、例えば数十μｍ幅である。
例えばコア部が４００μｍ間隔で〔１−１００〕方向に延在し、コア部とコア部との間に低密度欠陥領域が存在する（０００１）ｎ型ＧａＮ基板が開発されている。開発された（０００１）ｎ型ＧａＮ基板の転位密度は、コア部の中心からの距離（μｍ）に対して、図９に示すような値になっていて、転位密度が１．０×１０６　ｃｍ−２以下の領域が１５０μｍ以上の幅にわたって延在し、最小転位密度は２．８×１０５　ｃｍ−２に達する。図９中、横軸の０は一方のコア部の中心であり、４００は他方のコア部の中心を意味する。
【００１９】
本発明の目的
ＧａＮ基板は上述のように優れた結晶性を有する基板なので、ＧａＮ基板を使ってＧａＮ系半導体レーザ素子を作製する試み、例えば前述したＧａＮ系半導体レーザ素子と同じ積層構造を備えたＧａＮ系半導体レーザ素子を作製する試みが盛んに行われている。
しかし、ＧａＮ基板を基板に使ってＧａＮ系半導体レーザ素子を作製したとき、パッドメタルを介してｐ側電極から注入した電流が、発光作用に寄与することなくリークする、つまりｐ側電極からｎ側電極に、或いは接地側に短絡するように流れるという問題が生じた。
このために、電流の光変換効率が低くなるばかりでなく、発光しないこともあった。
以上の説明では半導体レーザ素子等のＧａＮ系半導体発光素子を例に挙げて問題を説明しているが、この問題は、ＧａＮ系半導体発光素子に限らず、電子走行素子等のＧａＮ系半導体素子全般に該当する問題である。
【００２０】
そこで、本発明の目的は、前述したＧａＮ基板を使って電流リークが小さくなる構成を備えたＧａＮ系半導体素子を提供することである。
【００２１】
【課題を解決するための手段】
本発明者は、上述のＧａＮ基板を使ったＧａＮ系半導体レーザ素子で電流リークが大きい原因を調べている過程で、次のことが判った。
すなわち、本発明者は、試料ＧａＮ系半導体レーザ素子として、図１０に示すように、サファイア基板１２に代えて上述の特性を有するＧａＮ基板４６を使い、かつＧａＮ−ＥＬＯ構造層１４を設けることなくＧａＮ系化合物半導体層の積層構造を直接ＧａＮ基板４６上に形成したことを除いて、図５のＧａＮ系半導体レーザ素子１０と同じ構成の半導体レーザ素子を作製した。
【００２２】
そして、電流リークを検査したところ、電流リークが大きくなるＧａＮ系半導体レーザ素子４８では、ｐ側電極３６上のパッドメタル（引出し電極）３７が、図１０に示すように、ＧａＮ基板４６のコア部４６ａ上に形成されていて、常温の動作条件で試料ＧａＮ系半導体レーザ素子４８を動作試験したところ、図１１（ｂ）のグラフ（２）に示すように、印加電圧を増大して注入電流を増大させても、注入電流対光出力の関係は、グラフ（１）に示すように、光出力がほぼ０．０ｍＷで増大せず、フラットであり、レーザ発振していないことが判った。
尚、図１１（ａ）は、レーザストライプ３０、パッドメタル３７及びｎ側電極３８の配置とコア部４６ａの配置との関係を示すＧａＮ系半導体レーザ素子の平面図であり、図１１（ｂ）は横軸に注入電流〔ｍＡ〕を縦軸に光出力〔ｍＷ〕及び印加電圧〔Ｖ〕を取り、注入電流対光出力の関係及び注入電流対印加電圧の関係をグラフ（１）及びグラフ（２）で示す図である。
【００２３】
更に、本発明者は、次のことも見い出した。ＧａＮ基板上に形成されたＧａＮ系化合物半導体層の積層構造のうちコア部上の積層構造部分では、コア部の結晶転位が伝搬しているために、高密度欠陥領域となっていて、電気抵抗が低い領域となっている。しかも、コア部４６ａ上の積層構造の高密度欠陥領域は、図１２に示すように、それ以外の積層構造部分と同様にはエピタキシャル成長せず、表面に段差が生じている。そのために、パッドメタル３７下のＳｉＯ２　膜３７に膜厚の薄い領域が局所的に生じている。
その結果、注入電流がパッドメタル３７から発光作用に寄与することなく積層構造の高密度欠陥領域を経由してＧａＮ基板４６に達し、導電性を有するＧａＮ基板４６を介してｎ側電極３８或いは接地側に短絡する。その結果、上述のグラフ（１）のようにレーザ発振しないことが判った。
【００２４】
また、図１３（ａ）に示すように、レーザストライプ３０、ｐ側電極のパッドメタル３７、及びｎ側電極３８をコア部以外の領域に配置したＧａＮ系半導体レーザ素子では、注入電流対光出力及び注入電流対印加電圧を測定したところ、図１３（ｂ）に示すように、約４Ｖの印加電圧で明確なしきい値電流値を示し、印加電圧及び注入電流の増大と共に光出力も増大し、レーザ発振することが判った。
また、パッドメタル３７がコア部上に形成されていない限り、ｎ側電極３６が仮にコア部上に形成されていたとしても、電流リークはそれほど大きくならないことも見い出した。
【００２５】
そこで、上記目的を達成するために、本発明に係るＧａＮ系半導体素子は、低密度欠陥領域、及び基板を貫通する高密度欠陥領域として周期的な基板面上配列で低密度欠陥領域に存在するコア部を有するＧａＮ基板と、
ＧａＮ基板上に形成されたＧａＮ系化合物半導体層の積層構造と、
積層構造上に設けられた一方の電極、及び一方の電極上に成膜された絶縁膜上に形成され、絶縁膜の開口を介して一方の電極と電気的に接続するパッドメタルを有する電極部と
を備え、電極部が、ＧａＮ基板のコア部以外の領域上の積層構造に設けられていることを特徴としている。
【００２６】
本発明に係るＧａＮ系半導体素子では、上述の実験で考察したように、凹凸が生じていて、絶縁膜や電極等が段切れを引き起こすおそれのあるコア部上の積層構造を避け、ＧａＮ基板のコア部以外の領域上の積層構造に、一方の電極及びパッドメタルを有する電極部を設けることにより、電極又はパッドメタルからの電流リークを防止している。
【００２７】
コア部は、連続帯状の配列、断続的帯状の配列、及び分散型配列のいずれかの基板面上配列で低密度欠陥領域に存在する。つまり、コア部は、図８（ａ）及び（ｂ）に示すように、基板面で連続帯状又は連続線状に延在していても、又はドット状のコア部が、図７（ａ）から（ｃ）に示すように、分散して配置されていても良い。
一方の電極とは、積層構造上に形成された電極であって、ｐ側電極でも、ｎ側電極でも良い。また、一方の電極は、絶縁膜の開口を介して、引き出し電極として設けられたパッドメタルに接続している。一方の電極の平面形状は、所定の電極面積を有する限り任意であって、ストライプ状でも、四角形状でも良い。
パッドメタルの平面形状は、引き出し電極として機能する限り任意であって、ストライプ状でも、四角形状でも、円形状でも良く、また、パッドメタルの組成は、引き出し電極として機能する限り任意であって、例えばＴｉ／Ｐｔ／Ａｕからなる積層膜である。
【００２８】
好適には、コア部とコア部との間隔が大きなＧａＮ基板を使って、電極部を、一のコア部と一のコア部の隣のコア部との間のＧａＮ基板の低密度欠陥領域上の積層構造に設けるようにする。
電極部の少なくとも一部が、ＧａＮ基板のコア部上の積層構造に設けられていると、本発明の効果は得られ難い。つまり、電極部が、明確に、ＧａＮ基板のコア部以外の領域上の積層構造に設けられていることが重要である。
好適には、前述のＧａＮ基板の検査結果に基づいて、電極部が、コア部の中心から１００μｍ以上離れたＧａＮ基板の領域上の積層構造に設けられているようにする。
また、パッドメタルはコア部の外縁部より５０μｍ以内にあっても良いが、望ましくは、一方の電極が、コア部の外縁部から５０μｍ以上離れたＧａＮ基板の領域上の積層構造に設けられているようにする。これにより、電流リークを一層確実に抑制することができる。
【００２９】
一方の電極の対向電極は、ＧａＮ基板の裏面に設けられていて良く、また、一方の電極の対向電極が積層構造側に設けられていても良い。
一方の電極の対向電極を積層構造側に設けるときには、好適には、一方の電極及び対向電極の双方をコア部以外の領域上の積層構造側に設けるようにする。これにより、更に電流リークを抑制することができる。
【００３０】
本発明は、ＧａＮ系半導体素子全般、特にＧａＮ系発光ダイオード、ＧａＮ系半導体レーザ素子等を含む、ＧａＮ系半導体素子に好適に適用できる。また、パッドメタルが絶縁膜の開口を介してストライプ電極に電気的に接続している限り、レーザストライプの構造にも制約無く適用できる。
更には、ＧａＮ系ＦＥＴやＧａＮ系ヘテロ接合バイポーラトランジスタ（ＨＢＴ）などのＧａＮ系化合物半導体を用いた電子走行素子にも適用できる。
また、一方の電極、対向電極、及び一方の電極のパッドメタルを構成する金属組成に制約無く適用できる。
本発明で、ＧａＮ系化合物半導体とは、Ｖ族として窒素（Ｎ）を有し、組成がＡｌａＢｂＧａｃＩｎｄ　ＮｘＰｙＡｓｚ（ａ＋ｂ＋ｃ＋ｄ＝１、０≦ａ、ｂ、ｃ、ｄ≦１、ｘ＋ｙ＋ｚ＝１、０＜ｘ≦１、０≦ｙ、ｚ≦１）で表示される化合物半導体を言う。
【００３１】
【発明の実施の形態】
以下に、添付図面を参照し、実施形態例を挙げて本発明の実施の形態を具体的かつ詳細に説明する。尚、以下の実施形態例で示す成膜方法、化合物半導体層の組成等は、本発明の理解を容易にするための一つの例示であって、本発明はこの例示に限定されるものではない。
実施形態例１
本実施形態例は本発明に係るＧａＮ系半導体素子をＧａＮ系半導体レーザ素子に適用した実施形態の一例であって、図１（ａ）は本実施形態例のＧａＮ系半導体レーザ素子の構成を示す断面図、及び図１（ｂ）は本実施形態例のＧａＮ系半導体レーザ素子のｐ側電極のパッドメタル及びｎ側電極とコア部との配置関係を示す平面図である。
【００３２】
本実施形態例のＧａＮ系半導体レーザ素子５０は、半導体レーザ素子の実装上の都合からｐ側電極及びｎ側電極が積層構造側に設けられている半導体レーザ素子であって、図１（ａ）に示すように、サファイア基板１２に代えて前述の図９に示す特性を有する新規な構成のＧａＮ基板５２を使い、かつＧａＮ−ＥＬＯ構造層１４を設けることなくＧａＮ系化合物半導体層の積層構造を直接ＧａＮ基板５２上に形成したことを除いて、図５のＧａＮ系半導体レーザ素子１０と同じ構成を備えている。
また、図５のＧａＮ系半導体レーザ素子１０と同様に、電極部は、ｐ側電極３６と、ｐ側電極３６の引出し電極としてＳｉＯ２　膜３４の開口を介してｐ側電極３６と電気的に接続している、ｐ側電極３６より幅広のパッドメタル３７とを有する。パッドメタル３７の組成は、Ｔｉ／Ｐｔ／Ａｕである。
【００３３】
ＧａＮ基板５０は、図１（ｂ）に示すように、例えば幅１０μｍのドット状又は連続帯状のコア部５２ａを有し、コア部５２ａとコア部５２ａとの間隔は４００μｍ程度である。
レーザストライプ３０、ｐ側電極３６及びパッドメタル３７を有するｐ側電極部（パッドメタル３７で代表する）、並びにｎ側電極３８は、図１（ａ）及び（ｂ）に示すように、ＧａＮ基板５２のコア部５２ａ以外の領域上の積層構造に設けられている。
ｐ側電極部（パッドメタル３７）及びｎ側電極３８の側縁部は、コア部５２ａの中心から１００μｍ離隔している。従って、パッドメタル３７の側縁部とコア部５２ａの外周縁との間の水平距離Ｓｐ　及びｎ側電極３８とコア部５２ａの外周縁との間の水平距離Ｓｎ　は、双方とも、９５μｍであって、ｐ側電極３６はコア部５２ａの側縁部から５０μｍ以上離隔している。
【００３４】
図２及び図３を参照して、本実施形態例のＧａＮ系半導体レーザ素子５０を作製する方法を説明する。図２（ａ）から（ｃ）、及び図３（ｄ）と（ｅ）は、それぞれ、本実施形態例のＧａＮ系半導体レーザ素子５０を作製する際の工程毎の断面図である。
本実施形態例のＧａＮ系半導体レーザ素子５０を作製する際には、先ず、コア部５２ａとコア部５２ａとの間隔が４００μｍ程度のＧａＮ基板５２を使用する。
そして、ＧａＮ基板５２上に、ＭＯＣＶＤ法等によって順次、図２（ａ）に示すように、ｎ型ＧａＮコンタクト層１６、ｎ型ＡｌＧａＮクラッド層１８、ｎ型ＧａＮガイド層２０、ＧａＩｎＮ多重量子井戸（ＭＱＷ）構造の活性層２２、ｐ型ＧａＮガイド層２４、ｐ型ＡｌＧａＮクラッド層２６、及びｐ型ＧａＮコンタクト層２８をエピタキシャル成長させて、積層構造を形成する。
コア部５２ａの転位等の欠陥は、図２（ａ）に示すように、積層構造内に伝搬して高密度欠陥領域を形成している。
【００３５】
次いで、ｐ型化合物半導体層の活性化前処理として、積層構造をアセトンで洗浄して有機物を除去し、ＵＶオゾン処理を施して薄い酸化膜を積層構造上に成膜する。
続いて、４００℃程度の温度でアニール処理を施して脱水素処理を行いつつｐ型不純物のＭｇを活性化して、ｐ型化合物半導体層の活性化処理を行う。
更に、活性化後処理として、ＫＯＨによる洗浄処理を行い、続いて活性化前処理で成膜した酸化膜をＨＦ系ガス処理により除去する。
【００３６】
次に、ｐ型ＧａＮコンタクト層２８上にＳｉＯ２　膜を蒸着させ、図２（ｂ）に示すように、パターニングしてストライプ状のＳｉＯ２　膜マスク５４を形成する。
次いで、ＳｉＯ２　膜マスク５４上からｐ型ＧａＮコンタクト層２８及びｐ型ＡｌＧａＮクラッド層２６の上部層をエッチングして、図２（ｂ）に示すように、コア部５２ａから離隔した位置にストライプ状リッジ３０を形成する。
【００３７】
続いて、ＳｉＯ２　膜マスク５４を除去し、別のＳｉＯ２　膜を積層構造上に蒸着させ、別のＳｉＯ２　膜をパターニングしてマスク５６を形成し、ｐ型ＡｌＧａＮクラッド層２６の下部層、ｐ型ＧａＮガイド層２４、活性層２２、ｎ型ＧａＮガイド層２０、ｎ型ＡｌＧａＮクラッド層１８、及びｎ型ＧａＮコンタクト層１６の上部層をエッチングして、図２（ｃ）に示すように、右のコア部５２ａから大きく離隔した位置にストライプ状リッジ３０と同じ方向の延在するメサ３２を形成する。
【００３８】
次いで、マスク５６を除去した後、積層構造上にＳｉＯ２　膜３４を成膜し、リソグラフィ処理及びエッチング加工を施してｐ型ＧａＮコンタクト層２８上のＳｉＯ２　膜３４を開口し、次いでリフトオフ加工を適用して、図３（ｄ）に示すように、ｐ側電極３６を形成する。
続いて、リソグラフィ処理、エッチング加工、更にリフトオフ加工を施して、図３（ｅ）に示すように、ｐ側電極３６と電気的に接続するｐ側引き出し電極としてパッドメタル３７を形成する。その際、パッドメタル３７と左のコア部５２ａの外周との距離が少なくとも０μｍ、本実施形態例では９５μｍ離れているようにする。
更に、リソグラフィ処理、エッチング加工、更にリフトオフ加工を施して、右のコア部５２ａの外周から離隔している位置、本実施形態例では９５μｍ離れている位置にｎ側電極３８を形成する。
【００３９】
本実施形態例のＧａＮ系半導体レーザ素子５０では、レーザストライプ３０、ｐ側電極３６のパッドメタル３７、及びｎ側電極３８が、ＧａＮ基板５０のコア部５２ａ以外の領域上の積層構造に設けられているので、電流リークが抑制され、電流の光変換効率が高い。
【００４０】
実施形態例２
本実施形態例は本発明に係るＧａＮ系半導体素子をＧａＮ系半導体レーザ素子に適用した実施形態の別の例であって、図４（ａ）は本実施形態例のＧａＮ系半導体レーザ素子の構成を示す断面図、及び図４（ｂ）は本実施形態例のＧａＮ系半導体レーザ素子のｐ側電極のパッドメタル及びｎ側電極とコア部との配置関係を示す平面図である。
本実施形態例のＧａＮ系半導体レーザ素子６０は、ｐ側電極が積層構造側に、ｎ側電極が基板裏面に設けられている半導体レーザ素子であって、図４（ａ）に示すように、サファイア基板１２に代えて前述の図９に示す特性を有する新規な構成のＧａＮ基板６２を使い、かつＧａＮ−ＥＬＯ構造層１４を設けることなくＧａＮ系化合物半導体層の積層構造を直接ＧａＮ基板５２上に形成したこと、ｎ型ＧａＮコンタクト層１６を設けていないこと、及びｎ側電極６４がＧａＮ基板６２の裏面に設けてあるを除いて、図５のＧａＮ系半導体レーザ素子１０と同じ構成を備えている。
【００４１】
つまり、ＧａＮ系半導体レーザ素子６０は、図４（ａ）に示すように、ＧａＮ基板６２と、ＧａＮ基板６２上にＭＯＣＶＤ法により順次成長させた、ｎ型ＡｌＧａＮクラッド層１８、ｎ型ＧａＮガイド層２０、ＧａＩｎＮ多重量子井戸（ＭＱＷ）構造の活性層２２、ｐ型ＧａＮガイド層２４、ｐ型ＡｌＧａＮクラッド層２６、及びｐ型ＧａＮコンタクト層２８の積層構造と、ｐ側電極３６及びパッドメタル３７を有する電極部とを備えている。
ＧａＮ基板６２は、図４（ｂ）に示すように、幅１０μｍの連続帯状のコア部６２ａを有し、コア部６２ａとコア部６２ａとの間隔は４００μｍ程度である。
【００４２】
ｐ−ＡｌＧａＮクラッド層２６の上部層、及びｐ−ＧａＮコンタクト層２８は、コア部６２ａと隣のコア部６２ａとの間に位置するストライプ状リッジ３０として形成されている。
ｐ−ＧａＮコンタクト層２８上を開口したＳｉＯ２　膜３４が、リッジ３０の両側面及びｐ−ＡｌＧａＩｎクラッド層２６の残り層上に成膜されている。
ｐ−ＧａＮコンタクト層２８上には、Ｐｄ／Ｐｔ／Ａｕの積層金属膜からなるｐ側電極３６が形成され、更にＳｉＯ２　膜３４の開口を介してｐ側電極３６と電気的に接続するパッドメタル３７がｐ側の引き出し電極としてＳｉＯ２　膜３４上に設けられている。
また、ｎ−ＧａＮコンタクト層１６上には、Ｔｉ／Ｐｔ／Ａｕの積層金属膜からなるｎ側電極３８が設けてある。
【００４３】
レーザストライプ３０、ｐ側電極３６及びパッドメタル３７を有するｐ側電極部（パッドメタル３７で代表する）、並びにｎ側電極３８は、図４（ａ）及び（ｂ）に示すように、ＧａＮ基板６２のコア部６２ａ以外の領域上の積層構造に設けられている。
ｐ側電極部（パッドメタル３７）及びｎ側電極３８の側縁部は、コア部６２ａの中心から１００μｍ離隔している。従って、パッドメタル３７の側縁部とコア部６２ａの外周縁との間の水平距離Ｓｐ　及びｎ側電極３８とコア部５２ａの外周縁との間の水平距離Ｓｎ　は、双方とも、９５μｍであって、ｐ側電極３６はコア部５２ａの側縁部から５０μｍ以上離隔している。
【００４４】
ＧａＮ系半導体レーザ素子６０を作製する際には、先ず、コア部６２ａとコア部６２ａとの間隔が４００μｍ程度のＧａＮ基板６２を使用し、ＧａＮ基板６２上にＭＯＣＶＤ法等によって順次、ｎ型ＡｌＧａＮクラッド層１８、ｎ型ＧａＮガイド層２０、ＧａＩｎＮ多重量子井戸（ＭＱＷ）構造の活性層２２、ｐ型ＧａＮガイド層２４、ｐ型ＡｌＧａＮクラッド層２６、及びｐ型ＧａＮコンタクト層２８をエピタキシャル成長させて、積層構造を形成する。
【００４５】
次いで、実施形態例１のＧａＮ系半導体レーザ素子５０と同様にして、ｐ型化合物半導体層の活性化前処理、活性化処理、及び活性化後処理を積層構造に施す。
ＧａＮ系半導体レーザ素子５０と同様にして、ストライプ状リッジ３０を形成し、ＳｉＯ２　膜３４を成膜し、リソグラフィ処理及びエッチング加工を施してｐ型ＧａＮコンタクト層２８上のＳｉＯ２　膜３４を開口し、次いでリフトオフ加工を適用して、ｐ側電極３６を形成する。
続いて、リソグラフィ処理、エッチング加工、更にリフトオフ加工を施して、図３（ｅ）に示すように、ｐ側電極３６と電気的に接続するｐ側引き出し電極として左右のコア部６２ａの外周から少なくとも０μｍ離れている位置に、本実施形態例では９５μｍ離れている位置にパッドメタル３７を形成する。
更に、ＧａＮ基板６２の裏面を研磨して基板厚さを所定の厚さに調節し、次いで左右のコア部６２ａの外周から少なくとも０μｍ離れている位置で、本実施形態例では９５μｍ離れている位置でＧａＮ基板６２の裏面にｎ側電極６４を形成する。
【００４６】
本実施形態例のＧａＮ系半導体レーザ素子６０では、レーザストライプ３０、ｐ側電極３６のパッドメタル３７、及びｎ側電極６４が、ＧａＮ基板６２のコア部６２ａ以外の領域上の積層構造に設けられているので、電流リークが抑制され、電流の光変換効率が高い。
【００４７】
実施形態例１及び２では、連続帯状のコア部を有するＧａＮ基板を使用しているが、これに限らず、図７及び図８に示すような平面配置のコア部を有するＧａＮ基板を使っても良い。図７及び図８中、７０は基板領域を示し、７２はレーザストライプ、パッドメタル、及びｎ側電極の形成領域を示す。
【００４８】
また、実施形態例ではエアリッジ型のＧａＮ系半導体レーザ素子を例に上げているが、エアリッジ型に限らず、埋め込み型のＧａＮ系半導体レーザ素子にも適用できる。
更には、ストライプ状のｐ側電極を備えたＧａＮ系半導体レーザ素子を例に上げているが、電極がストライプ状でないＧａＮ系半導体レーザ素子、ＧａＮ系発光ダイオードであっても良い。
更には、ＧａＮ系ＦＥＴやＧａＮ系ヘテロ接合バイポーラトランジスタ（ＨＢＴ）などのＧａＮ系化合物半導体を用いた電子走行素子にも適用できる。
【００４９】
【発明の効果】
本発明によれば、低密度欠陥領域、及び周期的な基板面上配列で低密度欠陥領域に存在するコア部を有するＧａＮ基板を基板として使い、ＧａＮ基板上にＧａＮ系半導体素子を形成する際、積層構造上に設けられた一方の電極、及び一方の電極上の絶縁膜上に一方の電極の引き出し電極として設けられたパッドメタルを有する電極部をＧａＮ基板のコア部以外の領域上の積層構造に設けることにより、注入電流のリークを抑制して、ＧａＮ系半導体素子の発光効率を高めることができる。
【図面の簡単な説明】
【図１】図１（ａ）は実施形態例１のＧａＮ系半導体レーザ素子の構成を示す断面図、及び図１（ｂ）は実施形態例１のＧａＮ系半導体レーザ素子のｐ側電極のパッドメタル及びｎ側電極とコア部との配置関係を示す平面図である。
【図２】図２（ａ）から（ｃ）は、それぞれ、実施形態例１のＧａＮ系半導体レーザ素子を作製する際の工程毎の断面図である。
【図３】図３（ｄ）と（ｅ）は、それぞれ、図２（ｃ）に続いて、実施形態例１のＧａＮ系半導体レーザ素子を作製する際の工程毎の断面図である。
【図４】図４（ａ）は実施形態例２のＧａＮ系半導体レーザ素子の構成を示す断面図、及び図４（ｂ）は実施形態例２のＧａＮ系半導体レーザ素子のｐ側電極のパッドメタル及びｎ側電極とコア部との配置関係を示す平面図である。
【図５】サファイア基板に形成したＧａＮ系半導体レーザ素子の構成を示す断面図である。
【図６】図６（ａ）及び（ｂ）は、それぞれ、コア部及び低密度欠陥領域を説明するＧａＮ基板の斜視図及び断面図である。
【図７】図７（ａ）から（ｃ）は、それぞれ、分散型コア部の配置を示す平面図である。
【図８】図８（ａ）と（ｂ）は、それぞれ、連続及び断続の帯状のコア部の配置を示す平面図である。
【図９】転位密度を示すグラフである。
【図１０】試料ＧａＮ系半導体レーザ素子の構成を示す断面図である。
【図１１】図１１（ａ）は、レーザストライプ、パッドメタル及びｎ側電極の配置とコア部の配置との関係を示すＧａＮ系半導体レーザ素子の平面図であり、図１１（ｂ）は横軸に注入電流〔ｍＡ〕を縦軸に光出力〔ｍＷ〕及び印加電圧〔Ｖ〕を取り、注入電流対光出力の関係及び注入電流対印加電圧の関係をグラフ（１）及びグラフ（２）で示す図である。
【図１２】積層構造の高密度欠陥領域上で絶縁膜が薄くなっている状態を説明する断面図である。
【図１３】図１３（ａ）は、レーザストライプ、パッドメタル及びｎ側電極の配置とコア部の配置との関係を示すＧａＮ系半導体レーザ素子の平面図であり、図１３（ｂ）は横軸に注入電流〔ｍＡ〕を縦軸に光出力〔ｍＷ〕及び印加電圧〔Ｖ〕を取り、注入電流対光出力の関係及び注入電流対印加電圧の関係をグラフ（１）及びグラフ（２）で示す図である。
【符号の説明】
１０……ＧａＮ系半導体レーザ素子、１２……サファイア基板、１４……ＧａＮ−ＥＬＯ構造層、１６……ｎ型ＧａＮコンタクト層、１８……ｎ型ＡｌＧａＮクラッド層、２０……ｎ型ＧａＮガイド層、２２……活性層、２４……ｐ型ＧａＮガイド層、２６……ｐ型ＡｌＧａＮクラッド層、２８……ｐ型ＧａＮコンタクト層、３０……リッジ、３２……メサ、３４……ＳｉＯ２　膜、３６……ｐ側電極、３７……パッドメタル、３８……ｎ側電極、４０……ＧａＮ基板、４２……低密度欠陥領域、４４……コア部、４６……ＧａＮ基板、４８……試料ＧａＮ系半導体レーザ素子、５０……実施形態例１のＧａＮ系半導体レーザ素子、５２……ＧａＮ基板、５２ａ……コア部、５４、５６……マスク、６０……実施形態例２のＧａＮ系半導体レーザ素子、６２……ＧａＮ基板、６２ａ……コア部、７０……基板領域、７２……パッドメタル等の形成領域。
【図１】
2004023050.tif 000003
【図２】
2004023050.tif 000004
【図３】
2004023050.tif 000005
【図４】
2004023050.tif 000006
【図５】
2004023050.tif 000007
【図６】
2004023050.tif 000008
【図７】
2004023050.tif 000009
【図８】
2004023050.tif 000010
【図９】
2004023050.tif 000011
【図１０】
2004023050.tif 000012
【図１１】
2004023050.tif 000013
【図１２】
2004023050.tif 000014
【図１３】
2004023050.tif 000015