(57)【要約】【課題】論理回路の初期化時の消費電力を削減する。【解決手段】論理回路の初期化における動作により、ブロックに分割し、そのブロックに対して供給するクロックを分割して供給する。【選択図】        図１
2004334498.tif 000002
【特許請求の範囲】
【請求項１】
論理を初期化する初期化信号と、論理動作の事象遷移を発生させるクロック信号を用いて構成される論理構成における初期化信号とクロックの供給方法において、
前記論理構成は初期化信号により初期化される第１のブロックと、初期化信号と前記クロックの遷移により初期化される第２のブロックにより構成され、
前記第２のブロックへ供給されるクロックは初期化信号が初期化状態の期間と前記第１のブロックが初期化される期間中は遷移しないことと、前記第１のブロックに供給されるクロックは、前記第２のブロックが初期化されたあとに遷移が開始すること
を特徴とする初期化信号とクロックの供給方法。
【請求項２】
論理を初期化する初期化信号と、論理動作の事象遷移を発生させるクロック信号を用いて構成される論理構成における初期化信号とクロックの供給方法において、
前記論理構成は初期化信号により初期化される第１のブロックと、初期化信号と前記クロックの遷移により初期化される第２のブロックにより構成され、前記第２のブロックは初期化に少なくとも２つ以上のブロックから構成され、
前記第２のブロックへ供給されるクロックは初期化信号が初期化状態の期間と前記第１のブロックが初期化される期間中は遷移しないことと、前記第２のブロックを構成するそれぞれのブロックに供給されるクロックは、前記それぞれのブロックが初期化されるときにはクロックの遷移がしないことと、前記第１のブロックに供給されるクロックは、前記第２のブロックが初期化されたあとに遷移が発生すること
を特徴とする初期化信号とクロックの供給方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
論理回路を構成要素にして、論理回路の初期化を行う制御に関する。
【０００２】
【従来の技術】
ＡＳＩＣなどの大規模論理回路の初期化を行う場合、初期化を行うためのリセット信号を論理回路に供給し、初期化を行っている。
【０００３】
近年ＡＳＩＣなどの論理回路が高速・大規模化し、回路設計の手法としてクロックの遷移に応じて論理を遷移させていく同期設計が定着している。
【０００４】
この同期設計においては、回路の初期化も初期化するためのリセット信号の状態に対して、クロックの遷移により初期化を行うことが一般的になっている。
【０００５】
またゲート構成・論理回路の低消費電力化からＣＭＯＳによるＡＳＩＣの設計が主流である。ＣＭＯＳの特徴として、論理が遷移しない時には各ゲートで消費する電力はほとんど発生しないため、ＴＴＬなどの回路構成に対して消費電力が小さい。しかし論理遷移が発生すると、容量に充電するのに瞬間的に電流が流れる。
【０００６】
【発明が解決しようとする課題】
電池で駆動する装置においては、前記装置で使用する素子の消費電力を削減することが、重要であり、定常的な動作での消費電力が少ないこと、高集積化が図れることからＣＭＯＳが大規模集積回路（ＶＬＳＩ）には使用されている。
【０００７】
一般的な装置では、前記ＶＬＳＩを初期化するときの消費電力を削減するために特開２０００−６６７６０などに記載されているように初期化時に供給するクロックの周波数を切り替える技術が採用されている。初期化時の動作は、ある不定の状態から所望する状態に遷移をさせ初期化時を実施している期間はこの状態を維持している。
【０００８】
ＣＭＯＳにおいては、前述のように状態を維持する時は消費電流は少ないが、状態が遷移する時に瞬間的に電流を必要とする。
【０００９】
初期化用の信号は、電源電圧が正常の電圧より低い時に能動状態となる構成がとられており、この時点では電源回路は正常な電圧を供給するために通常よりも多い電流を流している。この段で、瞬間的に電流が生じると電源回路で不具合が発生する可能性があり、初期動作時の安定性も考慮した電源設計が望まれていた。
【００１０】
【課題を解決するための手段】
論理を初期化する初期化信号と、論理動作の事象遷移を発生させるクロック信号を用いて構成される論理構成における初期化信号とクロックの供給方法において、前記論理構成は初期化信号により初期化される第１のブロックと、初期化信号と前記クロックの遷移により初期化される第２のブロックにより構成され、前記第２のブロックへ供給されるクロックは初期化信号が初期化状態の期間と前記第１のブロックが初期化される期間中は遷移しないことと、前記第１のブロックに供給されるクロックは、前記第２のブロックが初期化されたあとに遷移が開始することを特徴とする初期化信号とクロックの供給方法を提供することによる。
【００１１】
【発明の実施の形態】
（第１の実施の形態）
図１に本発明に適用する全体の構成ブロックを示す。本ブロックには図示はしない電源回路部から、このブロックを動作するのに必要な電力が供給される。リセット発生１は、前記図示はされない電源回路部からの電源電圧の状態により、図１内の各ブロック論理３，４に初期状態を実施するリセット信号を供給する。クロック供給部２は各ブロック３，４に状態遷移を発生させるクロックを供給する。
【００１２】
図２は、前記図示はしない電源回路部からの電圧により、各ブロック３，４に供給されるリセット信号とクロックの関係を表したものである。以下、本発明における動作状態を図１、図２を用いて説明する。
【００１３】
図１における論理ブロックＡは、初期化信号のみで、論理の初期化が実行されるブロックである。論理ブロックＢは初期化信号とクロックの遷移により初期化が実行されるブロックである。
【００１４】
前記図示はされない電源回路部から供給される電源電圧が０Ｖから所望の電圧に上昇していく間、リセット発生部１では、図２に示すリセット信号‘Ｌ’状態を維持し、初期化状態であることをしめす。
【００１５】
リセット発生部１では、論理ブロックＡ、Ｂに供給するリセット５を生成する。クロック供給部２は、リセット発生部１からのリセット５により、論理ブロックＡ，Ｂに供給するクロックＡ，Ｂを生成する。
【００１６】
前記論理ブロックＡは、初期化信号のみで、初期化を実行するので、リセット５が‘Ｌ’の間、初期化状態を維持する。この間、クロックＡは、初期化に寄与しないため、状態遷移をする必要がない。
【００１７】
前記論理ブロックＢは、初期信号とクロックの状態遷移により初期化を実行するため、リセット１が‘Ｌ’の間にクロックＢの状態遷移が発生する必要がある。リセット発生部１からクロック供給部２に供給されるリセット５の状態によらず、クロック遷移状態を発生し、前記論理ブロックＢにクロックＢを供給する。
【００１８】
これらの動作により、初期化動作をブロックごとに行うことを可能とし、初期化動作で発生する瞬間電流が時分割される。瞬間電流が時分割されることにより、初期化動作時の電源回路に対する負荷が軽減される。また、ブロックＡには初期化時にクロックが供給されないため、ブロックＡでの初期化時の消費電力が軽減される。
【００１９】
（第２の実施の形態）
図３に本発明に適用する全体の構成ブロックを示す。本ブロックには図示はしない電源回路部から、このブロックを動作するのに必要な電力が供給される。リセット発生部３１は、前記図示はされない電源回路部からの電源電圧の状態により、図３内の各論理ブロック３３，３４，３５に初期状態を実施するリセット信号を供給する。クロック供給部３２は各ブロック３３，３４，３５に状態遷移を発生させるクロックＡ，Ｂ，Ｃを供給する。
【００２０】
図４は、前記図示はしない電源回路部からの電圧により、各ブロック３３，３４，３５に供給されるリセット信号とクロックの関係を表したものである。以下、本発明における動作状態を図３、図４を用いて説明する。
【００２１】
図３における論理ブロックＡは、初期化信号のみで、論理の初期化が実行されるブロックである。論理ブロックＢ、Ｃは初期化信号とクロックの遷移により初期化が実行されるブロックである。
【００２２】
前記図示はされない電源回路部から供給される電源電圧が０Ｖから所望の電圧に上昇していく間、リセット発生部３１では、図４に示すリセット信号‘Ｌ’状態を維持し、初期化状態であることをしめす。
【００２３】
リセット発生部３１では、クロック供給部３２からのクロックにより、論理ブロックＡ、Ｂ、Ｃに供給するリセットＡを生成する。クロック供給部３２は、リセット発生部３１からのリセットＡ、Ｂ、Ｃにより、論理ブロックＡ，Ｂ，Ｃに供給するクロックＡ，Ｂ，Ｃを生成する。
【００２４】
前記論理ブロックＡは、初期化信号のみで、初期化を実行するので、リセットＡが‘Ｌ’の間、初期化状態を維持する。この間、クロックＡは、初期化に寄与しないため、状態遷移をする必要がない。
【００２５】
前記論理ブロックＢ、Ｃは、初期信号とクロックの状態遷移により初期化を実行するため、リセットＡが‘Ｌ’の間にクロックＢ、Ｃの状態遷移が発生する必要がある。リセット発生部３１からクロック供給部３２に供給されるリセットＢ，Ｃは、論理ブロックＢ，Ｃにクロックを供給する状態を表す信号であり、リセットＢ，Ｃが’Ｈ’の期間クロック供給部３２から論理ブロックＢ、Ｃに供給されるクロックＢ、Ｃの状態遷移が行われる。
【００２６】
すなわち論理ブロックＢは、リセットＢが‘Ｈ’で、リセットＡが’Ｌ’の期間に初期化動作を実行し、論理ブロックＣは、リセットＣが’Ｈ’で、リセットＡが’Ｌ’の期間に初期化動作を実行する。
【００２７】
これらの動作により、初期化動作をブロックごとに行うことを可能とし、初期化動作で発生する瞬間電流が時分割される。瞬間電流が時分割されることにより、初期化動作時の電源回路に対する負荷が軽減される。また、ブロックＡには初期化時にクロックが供給されないため、ブロックＡでの初期化時の消費電力が軽減される。
【００２８】
（第１の実施例）
上記第１の実施形態で説明した構成を実際の図５に示す回路構成例で説明する。本実施例は、初期化される論理回路はすべてＶＬＳＩ５８内で完結している例である。
【００２９】
リセット回路５１は、たとえばＭＡＸ８１１（Ｍａｘｉｍ社製）で代表される電源電圧監視用のＩＣで、所定の電圧よりも電源電圧が低い場合、出力信号が’Ｌ’レベルであり、所定電圧を超えてから所定時間’Ｌ’レベルを維持した後、出力信号を’Ｈ’レベルにする。
【００３０】
クロック発振器５２は、ＶＬＳＩのクロック供給部５７の構成により、クロック供給部５７の入力がバッファタイプであれば発振器が、クロック供給部５７の入力に発振用の回路が使用されていれば振動子が選択される。
【００３１】
リセット制御部５６は第１の実施形態で示したリセット発生部１からリセット回路５１の機能を分離したものであり、図２のタイミング例で示すリセットをリセット回路５１から受け、リセットを生成しＶＬＳＩ５８内のクロック供給部５７に供給する。
【００３２】
クロック供給部５７では、源クロックからクロック５５を生成し、リセット制御部５６からのリセットより論理ブロックＡ，ＢにクロックＡ，Ｂを供給する。
【００３３】
この構成が、第１の実施形態に示した図２のタイミングを実際の回路で実施するものであり、実施形態で述べた効果を提供するものである。
【００３４】
（第２の実施例）
上記第２の実施形態で説明した構成を実際の図６に示す回路構成例で説明する。本実施例は、初期化される論理回路はすべてＶＬＳＩ６８内で完結している例である。
【００３５】
リセット回路６１は、たとえばＭＡＸ８１１（Ｍａｘｉｍ社製）で代表される電源電圧監視用のＩＣで、所定の電圧よりも電源電圧が低い場合、出力信号が’Ｌ’レベルであり、所定電圧を超えてから所定時間’Ｌ’レベルを維持した後、出力信号を’Ｈ’レベルにする。
【００３６】
クロック発振器６２は、ＶＬＳＩのクロック供給部の構成により、クロック供給部の入力がバッファタイプであれば発振器が、クロック供給部の入力に発振用の回路が使用されていれば振動子が選択される。
【００３７】
リセット制御部６６は第２の実施形態で示したリセット発生部３１からリセット回路６１の機能を分離したものであり、図４のタイミング例で示すリセットをリセット回路６１から受け、リセットＡ、Ｂ、Ｃを生成しＶＬＳＩ６８内のクロック供給部６７に供給する。
【００３８】
クロック供給部６７では、源クロックからクロック６５を生成しリセット制御部６６にクロック６５を供給し、リセット制御部６６からのリセットＡ，Ｂ，Ｃにより論理ブロックＡ，Ｂ，ＣにクロックＡ，Ｂ，Ｃを供給する。
【００３９】
この構成が、第２の実施形態に示した図４のタイミングを実際の回路で実施するものであり、実施形態で述べた効果を提供するものである。
【００４０】
（第３の実施例）
上記第１の実施形態で説明した構成の他の実施例を、実際の図７に示す回路構成例と、図８に示すタイミングで説明する。本実施例は、初期化される論理回路はすべてＶＬＳＩ７８内で完結している例である。
【００４１】
リセット回路７１は、たとえばＭＡＸ８１１（Ｍａｘｉｍ社製）で代表される電源電圧監視用のＩＣで、所定の電圧よりも電源電圧が低い場合、出力信号が’Ｌ’レベルであり、所定電圧を超えてから所定時間’Ｌ’レベルを維持した後、出力信号を’Ｈ’レベルにする。
【００４２】
クロック発振器７２は、ＶＬＳＩのクロック供給部７７の構成により、クロック供給部７７の入力がバッファタイプであれば発振器が、クロック供給部７７の入力に発振用の回路が使用されていれば振動子が選択される。
【００４３】
リセット制御部７６は第１の実施形態で示したリセット発生部１からリセット回路７１の機能を分離したものであり、図８のタイミング例で示すリセットをリセット回路７１から受け、図８のタイミングによるリセットＡを生成しＶＬＳＩ７８内のクロック供給部７７に供給する。
【００４４】
クロック供給部７７では、源クロックからクロック７５を生成し、リセット制御部７６からのリセット７５、リセットＡにより論理ブロックＡ，ＢにクロックＡ，Ｂを供給する。
【００４５】
リセット７５が‘Ｌ’の間はクロックＢを状態遷移は発生せず、’Ｈ’のときに状態遷移が発生するようにクロックＢを制御する。クロックＡはリセットＡにより同様に制御される。
【００４６】
この構成が、第１の実施形態に示した図８のタイミングを実際の回路で実施するものであり、実施形態で述べた効果を提供するものである。
【００４７】
（第４の実施例）
上記第１の実施形態で説明した構成の他の実施例を、実際の図９に示す回路構成例と、図８に示すタイミングで説明する。本実施例は、初期化される論理回路はＶＬＳＩ９８内以外に外部にもあり、外部論理回路の初期化にたいして、初期化信号を出す構成である。
【００４８】
リセット回路９１は、たとえばＭＡＸ８１１（Ｍａｘｉｍ社製）で代表される電源電圧監視用のＩＣで、所定の電圧よりも電源電圧が低い場合、出力信号が’Ｌ’レベルであり、所定電圧を超えてから所定時間’Ｌ’レベルを維持した後、出力信号を’Ｈ’レベルにする。
【００４９】
クロック発振器９２は、ＶＬＳＩのクロック供給部９７の構成により、クロック供給部９７の入力がバッファタイプであれば発振器が、クロック供給部９７の入力に発振用の回路が使用されていれば振動子が選択される。
【００５０】
リセット制御部９６は第１の実施形態で示したリセット発生部１からリセット回路９１の機能を分離したものであり、図８のタイミング例で示すリセットをリセット回路９１から受け、図８のタイミングによるリセットＡを生成しＶＬＳＩ９８内のクロック供給部９７に供給する。
【００５１】
クロック供給部９７では、源クロックからクロック９５を生成し、リセット制御部９６からのリセット９５、リセットＡにより論理ブロックＡ，ＢにクロックＡ，Ｂを供給する。
【００５２】
リセット９５が‘Ｌ’の間はクロックＢを状態遷移は発生せず、’Ｈ’のときに状態遷移が発生するようにクロックＢを制御する。クロックＡはリセットＡにより同様に制御される。
【００５３】
この構成が、第１の実施形態に示した図８のタイミングを実際の回路で実施するものであり、実施形態で述べた効果を提供するものである。
【００５４】
【発明の効果】
初期化状態を時分割して行うことによりと、初期化において必要としない状態遷移を発生させないことにより、
１．初期化時の電力消費を軽減する
２．初期化時に発生する異常電力が発生しないため、電源回路の負担を軽減する
ことを可能とする。
【図面の簡単な説明】
【図１】第１の実施形態の構成ブロック例
【図２】第１の実施形態のタイミング例
【図３】第２の実施形態の構成ブロック例
【図４】第２の実施形態のタイミング例
【図５】第１の実施例の構成例
【図６】第２の実施例の構成例
【図７】第３の実施例の構成例
【図８】第３の実施例のタイミング例
【図９】第４の実施例の構成例
【符号の説明】
１  リセット発生部
２  クロック供給部
３  論理ブロックＡ
４  論理ブロックＢ
５  リセット
５１  リセット回路
５２  クロック発振器（振動子）
５３  論理ブロックＡ
５４  論理ブロックＢ
５５  リセット
５６  リセット制御部
５７  クロック供給部
５８  ＶＬＳＩ
【図１】
2004334498.tif 000003
【図２】
2004334498.tif 000004
【図３】
2004334498.tif 000005
【図４】
2004334498.tif 000006
【図５】
2004334498.tif 000007
【図６】
2004334498.tif 000008
【図７】
2004334498.tif 000009
【図８】
2004334498.tif 000010
【図９】
2004334498.tif 000011