(57)【要約】【課題】配線板上に半導体チップが実装された半導体装置を複数個積層した電子装置において、積層した各半導体装置の導体パターン間の導通不良を低減する。【解決手段】絶縁基板の表面に導体パターンが設けられた配線板上に半導体チップが設けられ、前記導体パターンと前記半導体チップの外部電極が電気的に接続され、前記半導体チップの周囲が絶縁樹脂で封止されてなり、前記導体パターンは、前記半導体チップが設けられた領域の外側に、外部接続用のパッド部を有する半導体装置であって、前記導体パターンのパッド部に貫通穴が設けられている半導体装置である。【選択図】      図１
2004311667.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板の表面に導体パターンが設けられた配線板上に半導体チップが設けられ、前記導体パターンと前記半導体チップの外部電極が電気的に接続され、前記半導体チップの周囲が絶縁樹脂で封止されてなり、前記導体パターンは、前記半導体チップが設けられた領域の外側に、外部接続用のパッド部を有する半導体装置であって、
前記導体パターンのパッド部に貫通穴が設けられていることを特徴とする半導体装置。
【請求項２】
絶縁基板の表面に導体パターンが設けられた配線板上に半導体チップが設けられ、前記導体パターンと前記半導体チップの外部電極が電気的に接続され、前記半導体チップの周囲が絶縁樹脂で封止されてなり、前記導体パターンは、前記半導体チップが設けられた領域の外側に、外部接続用のパッド部を有する半導体装置が複数個積層され、下層の半導体装置の導体パターンと上層の半導体装置の導体パターンが接続導体で電気的に接続された電子装置であって、
前記導体パターンのパッド部に貫通穴が設けられていることを特徴とする電子装置。
【請求項３】
絶縁基板の表面に導体パターンが設けられてなり、導体パターンは、あらかじめ定められた領域の外側にパッド部を有し、前記絶縁基板は、前記パッド部と重なる領域が開口している配線板であって、
前記パッド部に貫通穴が設けられていることを特徴とする配線板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及び電子装置、ならびに半導体装置の製造方法に関し、特に、前記半導体装置を複数個積層して製造する電子装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、電子装置には、絶縁基板の表面に導体パターンが設けられた配線板上に半導体チップを実装した半導体装置を複数個積層した積層型の電子装置がある（例えば、特許文献１や非特許文献１を参照。）。
【０００３】
前記積層型の電子装置に用いる半導体装置は、例えば、図１１に示すように、絶縁基板１の一表面に導体パターン２が設けられた配線板上に、半導体チップ３を実装している。このとき、前記導体パターン２と前記半導体チップ３の外部電極３Ａとは、例えば、金バンプ等の実装用接続導体４により電気的に接続されている。また、前記配線板と前記半導体チップ３の間は、絶縁樹脂（アンダーフィル樹脂）５で封止されている。
【０００４】
また、前記導体パターン２は、前記半導体チップ３を実装した領域の外側に、他の半導体装置の導体パターンと接続するためのパッド部２Ａが設けられている。また、前記絶縁基板１は、前記導体パターン２のパッド部２Ａが設けられた部分に開口部１Ａを有し、前記開口部１Ａ上に、前記パッド部２Ａと電気的に接続された積層用接続導体６が設けられている。
【０００５】
前記半導体装置を積層するときには、例えば、図１２に示すように、第１半導体装置１１の上に第２半導体装置１２を重ね、前記第１半導体装置１１の導体パターン２のパッド部２Ａと前記第２半導体装置１２の積層用接続導体６の位置合わせを行った後、例えば、熱プレスを行う。このとき、図示は省略するが、前記各半導体装置の導体パターン２のパッド部２Ａの表面には、例えば、金めっきや錫めっき等の機能めっきが設けられている。そのため、前記積層用接続導体６を加熱して溶融させることで、図１３に示すように、前記第１半導体装置１１の導体パターン２のパッド部２Ａと前記第２半導体装置１２の積層用接続導体６が接合し、電気的に接続される。またこのとき、熱プレスの代わりに、例えば、リフロー炉を用いて前記積層用接続導体（はんだボール）６を溶融し、接続してもよい。なお、図１１及び図１２では、第１半導体装置１１と第２半導体装置１２の２個の半導体装置を積層する例を示したが、これに限らず、３個以上の半導体装置を積層することもある。
【０００６】
また、前記積層型の電子装置では、前記積層する各半導体装置の半導体チップ３の機能は同じであってもよいし、異なってもよい。このとき、例えば、前記各半導体装置の半導体チップ３が、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  ＲＡＭ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）等のメモリ機能を有するチップであれば、前記電子装置の実装面積を大きくすることなく、メモリの大容量化ができる。また、３個以上の半導体装置を積層する場合には、前記各半導体装置の半導体チップ３に、前記メモリチップの他、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）やＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｅｒ）等を加えれば、小型で高機能な電子装置を製造することができる。
【０００７】
【特許文献１】
特開平０８−１１１４３３号公報
【非特許文献１】
電子材料、工業調査会、２００２年１月号、ｐ．１５０−１５６
【０００８】
【発明が解決しようとする課題】
しかしながら、前記従来の技術では、図１１に示したように、前記半導体装置の前記半導体チップ３が実装された領域の外側は配線板、すなわち、前記絶縁基板１と導体パターン２のみである。近年、前記積層型の電子装置の薄型化に伴う前記配線板の薄型化が進んでおり、例えば、前記絶縁基板１の薄型化も進んでいる。前記絶縁基板１が薄くなると、その分、前記絶縁基板１の剛性（強度）は低下する。そのため、前記絶縁基板１の薄型化に伴い、前記積層用接続導体６を形成するときの加熱で、前記半導体チップ３を実装した領域の外側で、前記配線板に反りや歪みが生じやすくなるという問題があった。
【０００９】
また、前記半導体チップ３を実装した領域の外側で、前記絶縁基板１に反りや歪みが生じると、例えば、前記半導体装置を積層するときに、下層の第１半導体装置１１のパッド部２Ａと上層の第２半導体装置１２の積層用接続導体６の距離にばらつきが生じる。そのため、前記第１半導体装置１１のパッド部２Ａと前記第２半導体装置１２の積層用接続導体６の接続不良が起こりやすいという問題があった。
【００１０】
本発明の目的は、配線板上に半導体チップが実装された半導体装置を複数個積層した電子装置において、積層した各半導体装置の導体パターン間の導通不良を低減することが可能な技術を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明の概要を説明すれば、以下の通りである。
【００１３】
（１）絶縁基板の表面に導体パターンが設けられた配線板上に半導体チップが設けられ、前記導体パターンと前記半導体チップの外部電極が電気的に接続され、前記半導体チップの周囲が絶縁樹脂で封止されてなり、前記導体パターンは、前記半導体チップが設けられた領域の外側に、外部接続用のパッド部を有する半導体装置であって、前記導体パターンのパッド部に貫通穴が設けられている半導体装置である。
【００１４】
前記（１）の手段によれば、前記パッド部に貫通穴を設けることにより、前記半導体装置を複数個重ねて、例えば、はんだ接合材を用いて、下層の半導体装置のパッド部と上層の半導体装置のパッド部を接続するときに、前記接合材が前記貫通穴に吸い上げられる。そのため、前記配線板に反りや歪みが生じている場合でも、電気的接続が行いやすく、導通不良を低減することができる。
【００１５】
（２）絶縁基板の表面に導体パターンが設けられた配線板上に半導体チップが設けられ、前記導体パターンと前記半導体チップの外部電極が電気的に接続され、前記半導体チップの周囲が絶縁樹脂で封止されてなり、前記導体パターンは、前記半導体チップが設けられた領域の外側に、外部接続用のパッド部を有する半導体装置が複数個積層され、下層の半導体装置の導体パターンと上層の半導体装置の導体パターンが接続導体で電気的に接続された電子装置であって、前記導体パターンのパッド部に貫通穴が設けられている電子装置である。
【００１６】
前記（２）の手段は、前記（１）の手段の半導体装置を複数個積層した電子装置であるので、下層の半導体装置の導体パターンと上層の半導体装置の導体パターンの導通不良が起こりにくい。そのため、前記電子装置の製造歩留まりが向上する。
【００１７】
また、前記（２）の手段において、前記下層の半導体装置の導体パターンと前記上層の半導体装置の導体パターンを、例えば、はんだ接合材で電気的に接続する場合には、前記はんだ接合材と前記導体パターンの接合（接続）に加えて、前記貫通穴の内部では、前記導体パターンを挟んで設けられる前記はんだ接合材同士が接続する。そのため、接続強度が高くなり、接続信頼性が向上する。
【００１８】
（３）絶縁基板の表面に導体パターンが設けられてなり、導体パターンは、あらかじめ定められた領域の外側にパッド部を有し、前記絶縁基板は、前記パッド部と重なる領域が開口している配線板であって、前記パッド部に貫通穴が設けられている配線板である。
【００１９】
前記（３）の手段は、前記（１）の手段または前記（２）の手段の半導体装置に用いる配線板である。このとき、前記半導体チップを、前記あらかじめ定められた領域に実装すれば、その外側にあるパッド部を利用して、複数個の半導体装置を積層したときに、下層の半導体装置の導体パターンと上層の半導体装置の導体パターンの導通不良が起こりにくくすることができる。
【００２０】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
【００２１】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【００２２】
【発明の実施の形態】
（実施例）
図１乃至図３は、本発明による一実施例の半導体装置の概略構成を示す模式図であり、図１は半導体装置の平面図、図２は図１のＡ−Ａ’線での断面図、図３（ａ）は図２のパッド部周辺の拡大図、図３（ｂ）は図３（ａ）における配線板のみを示す図である。
【００２３】
図１乃至図３において、１は絶縁基板、１Ａは絶縁基板の開口部、２は導体パターン、２Ａは導体パターンのパッド部、２Ｂはパッド部の貫通穴、３は半導体チップ、３Ａは半導体チップの外部電極、４は実装用接続導体、５は絶縁樹脂、６は積層用接続導体である。
【００２４】
本実施例１の半導体装置は、図１及び図２に示すように、絶縁基板１の一表面に導体パターン２が設けられた配線板上に、半導体チップ３が実装されている。このとき、前記導体パターン２と前記半導体チップ３の外部電極３Ａは、例えば、金バンプ等の実装用接続導体４により電気的に接続されている。またこのとき、前記導体パターン２と前記半導体チップ３の外部電極３Ａの接続部は、絶縁樹脂（アンダーフィル樹脂）５で封止されている。
【００２５】
また、本実施例の半導体装置は、例えば、複数個の半導体装置を積層して製造する電子装置に用いられる半導体装置であり、前記導体パターン２は、前記半導体チップ３を実装した領域の外側に、外部接続用のパッド部２Ａが設けられている。また、前記絶縁基板１は、前記パッド部２Ａが設けられた部分に開口部１Ａを有し、前記開口部１Ａ上には、錫鉛はんだ、錫銀はんだ等の接合材からなる積層用接続導体６が設けられている。
【００２６】
また、本実施例の半導体装置に用いる配線板では、前記パッド部２Ａに、図３（ａ）及び図３（ｂ）に示すように、貫通穴２Ｂが設けられている。このとき、前記貫通穴２Ｂの直径Ｒは、例えば、５０μｍから１００μｍ程度とする。また、前記配線板の前記導体パターン２の表面には、図３（ａ）及び図３（ｂ）に示したように、例えば、ソルダレジスト等の保護膜７や、金めっきあるいは錫めっき等の機能めっき８が設けられている。またこのとき、前記導体パターン２のパッド部２Ａは、前記積層用接続導体６が設けられた領域が露出している。
【００２７】
図４及び図５は、本実施例の半導体装置の製造方法を説明するための模式図であり、図４（ａ）は本実施例の半導体装置に用いる配線板の断面図、図４（ｂ）は配線板を製造する工程の断面図、図５（ａ）は半導体チップを実装する工程の断面図、図５（ｂ）は半導体チップを封止する工程の断面図である。
【００２８】
本実施例１の半導体装置を製造するときには、まず、図４（ａ）に示すように、開口部１Ａを有する絶縁基板１の一表面に導体パターン２が形成された配線板を準備する。このとき、前記導体パターン２は、前記絶縁基板１の開口部１Ａ上に外部接続用のパッド部２Ａを設け、前記パッド部２Ａ上には、貫通穴２Ｂを形成する。前記導体パターン２のパッド部２Ａ上に前記貫通穴２Ｂを形成するには、例えば、図４（ｂ）に示したように、前記絶縁基板１上に形成した導体膜２’をエッチングする際のマスク（エッチングレジスト）９に開口部９Ａを設けておけばよい。またこのとき、前記絶縁基板１に形成した開口部１Ａは、前記エッチングレジスト９と同種のレジスト１０で裏止めしておく。
【００２９】
なお、前記配線板の製造手順や材料等については、従来の製造手順や材料等と同じでよいため、詳細な説明は省略する。
【００３０】
図４（ａ）に示したような配線板を用いて半導体装置を製造するときも、手順等は従来と同じでよく、まず、図５（ａ）に示すように、前記配線板上に半導体チップ３を実装する。このとき、前記配線板の導体パターン２と前記半導体チップ３の外部電極３Ａは、例えば、金バンプ等の実装用接続導体４で電気的に接続する。
【００３１】
次に、図５（ｂ）に示すように、前記配線板（絶縁基板１）と前記半導体チップ３の間に、絶縁樹脂（アンダーフィル樹脂）５を流し込んで、前記導体パターン２と前記半導体チップ３の外部電極３Ａの接続部分を封止する。
【００３２】
その後、図示は省略するが、前記絶縁基板１の開口部１Ａに、積層用接続導体６を形成し、前記絶縁基板１を所定の位置で切断して個片化すると、本実施例の半導体装置が得られる。
【００３３】
図６乃至図９は、本実施例の半導体装置の積層方法を説明するための模式図であり、図６は半導体装置を重ねた状態の断面図、図７は積層用接続導体を接続した後の断面図、図８は図６の部分拡大図、図９は図７の部分拡大図である。なお、図６乃至図９では、説明を簡単にするために、２個の半導体装置を積層する場合の図を示している。
【００３４】
本実施例の半導体装置は、例えば、複数個の同じ構成の半導体装置を積層して電子装置を製造するときに用いられる。このとき、前記半導体装置は、例えば、図６に示したように、第１半導体装置１１上に第２半導体装置１２を重ねておき、加熱して前記積層用接続導体６を溶融させて、図７に示すように、第１半導体装置１１の導体パターン２のパッド部２Ａと前記第２半導体装置１２の積層用接続導体６を電気的に接続する。
【００３５】
前記第１半導体装置１１上に前記第２半導体装置１２を重ねたとき、前記第２半導体装置１２の積層用接続導体６は、図８に示すように、前記第１半導体装置１１の導体パターン２のパッド部２Ａ上に搭載した状態である。この状態で、前記積層用接続導体６を溶融させると、溶融した積層用接続導体６は、前記第１半導体装置１１の導体パターン２のパッド部２Ａに設けられた貫通穴２Ｂに吸い上げられる。そのため、前記配線板の平坦度が悪く、前記第１半導体装置１１上に前記第２半導体装置１２を重ね、前記第１半導体装置１１の導体パターン２のパッド部２Ａと前記第２半導体装置１２の積層用接続導体６が接したときに、離れていても、前記溶融した積層用接続導体６の吸い上げ力により、電気的接続を確保することができる。
【００３６】
また、本実施例の半導体装置を積層した場合、前記第１半導体装置１１の導体パターン２のパッド部２Ａと前記第２半導体装置１２の積層用接続導体６は、図９に示すように、前記パッド部２Ａの表面の機能めっき８による接合だけでなく、前記第１半導体装置１１の積層用接続導体６とも接続される。そのため、従来の半導体装置を積層したときのように、前記積層用接続導体６と前記機能めっき８の接合のみでの接続に比べて、接続強度が高くなり、接続信頼性が向上する。
【００３７】
以上説明したように、本実施例の半導体装置によれば、複数個の半導体装置を積層したときに、下層の半導体装置の導体パターンと上層の半導体装置の導体パターンの接続信頼性が向上する。
【００３８】
図１０は、前記実施例の変形例を説明するための模式図であり、他の半導体装置の概略構成の例を示す断面図である。
【００３９】
前記実施例では、図２に示したように、前記半導体チップ３を、前記配線板上にフリップチップ実装して、前記配線板と前記半導体チップ３の間を絶縁樹脂５で封止した半導体装置を例に挙げて説明したが、これに限らず、前記複数個の半導体装置を、前記実施例で説明した方法に従って積層する半導体装置であれば、どのような形態の半導体装置にも適用することができる。このとき、前記半導体装置は、例えば、図１０に示すように、前記配線板上に、応力緩衝材１３を用いて前記半導体チップ３を接着し、前記絶縁基板１に設けられた開口部１Ｂ上で前記導体パターン２と前記半導体チップ３の外部電極３Ａを電気的に接続した半導体装置であってもよい。
【００４０】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
【００４１】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００４２】
すなわち、配線板上に半導体チップが実装された半導体装置を複数個積層した電子装置において、積層した各半導体装置の導体パターン間の導通不良を低減することができる。
【図面の簡単な説明】
【図１】本発明による一実施例の半導体装置の概略構成を示す模式図であり、半導体装置の平面図である。
【図２】本発明による一実施例の半導体装置の概略構成を示す模式図であり、図１のＡ−Ａ’線での断面図である。
【図３】本発明による一実施例の半導体装置の概略構成を示す模式図であり、図３（ａ）は図２のパッド部周辺の拡大図、図３（ｂ）は図３（ａ）における配線板のみを示す図である。
【図４】本実施例の半導体装置の製造方法を説明するための模式図であり、図４（ａ）は本実施例の半導体装置に用いる配線板の断面図、図４（ｂ）は配線板を製造する工程の断面図である。
【図５】本実施例の半導体装置の製造方法を説明するための模式図であり、図５（ａ）は半導体チップを実装する工程の断面図、図５（ｂ）は半導体チップを封止する工程の断面図である。
【図６】本実施例の半導体装置の積層方法を説明するための模式図であり、半導体装置を重ねた状態の断面図である。
【図７】本実施例の半導体装置の積層方法を説明するための模式図であり、積層用接続導体を接続した後の断面図である。
【図８】本実施例の半導体装置の積層方法を説明するための模式図であり、図６の部分拡大図である。
【図９】本実施例の半導体装置の積層方法を説明するための模式図であり、図７の部分拡大図である。
【図１０】前記実施例の変形例を説明するための模式図である。
【図１１】従来の半導体装置の概略構成を示す模式断面図である。
【図１２】従来の半導体装置の積層方法を説明するための模式断面図である。
【図１３】従来の半導体装置の積層方法を説明するための模式断面図である。
【符号の説明】
１  絶縁基板
１Ａ  絶縁基板の開口部
２  導体パターン
２Ａ  導体パターンのパッド部
２Ｂ  パッド部の貫通穴
３  半導体チップ
３Ａ  半導体チップの外部電極
４  実装用接続導体
５  絶縁樹脂（アンダーフィル樹脂）
６  積層用接続導体
７  保護膜
８  機能めっき
９  エッチングレジスト
９Ａ  エッチングレジストの開口部
１０  レジスト
１１  第１半導体装置
１２  第２半導体装置
１３  応力緩衝材
【図１】
2004311667.tif 000003
【図２】
2004311667.tif 000004
【図３】
2004311667.tif 000005
【図４】
2004311667.tif 000006
【図５】
2004311667.tif 000007
【図６】
2004311667.tif 000008
【図７】
2004311667.tif 000009
【図８】
2004311667.tif 000010
【図９】
2004311667.tif 000011
【図１０】
2004311667.tif 000012
【図１１】
2004311667.tif 000013
【図１２】
2004311667.tif 000014
【図１３】
2004311667.tif 000015