(57)【要約】【課題】半導体基板のトランジスタを形成する素子形成領域にスクラッチやダメージを発生させない半導体装置の製造方法及び研磨方法を提供する。【解決手段】半導体基板１に素子分離領域となる浅溝部２０を形成する際に、素子形成領域をあらかじめ薄膜の保護膜１０で保護する工程において、保護膜１０は窒化膜（Ｓｉ３Ｎ４）よりも硬い材料からなる。その他に、ＴｉＡｌＮ、ＴｉＣ、ＴｉＣＮ、ＤＬＣ（ダイヤモンドライクカーボン）、ＢＮなども有効である。【選択図】        図１
2004172417.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に素子分離領域となる浅溝部を形成する際に、素子形成領域をあらかじめ薄膜の保護膜で保護する工程において、該保護膜は窒化膜（Ｓｉ３Ｎ４）よりも硬い材料からなることを特徴とする半導体装置の製造方法。
【請求項２】
前記硬い材料はＳｉＣであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記硬い材料はＴｉＡｌＮ、ＴｉＣ、ＴｉＣＮ、ＤＬＣ（ダイヤモンドライクカーボン）、ＢＮのいずれかであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
半導体基板に素子分離領域となる浅溝部を形成する際に、素子形成領域をあらかじめ薄膜の保護膜で保護する工程において、該保護膜は窒化膜（Ｓｉ３Ｎ４）と該窒化膜よりも硬い材料からなる薄膜の２層構造で構成されていることを特徴とする半導体装置の製造方法。
【請求項５】
前記硬い材料はＳｉＣであることを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記硬い材料はＴｉＡｌＮ、ＴｉＣ、ＴｉＣＮ、ＤＬＣ（ダイヤモンドライクカーボン）、ＢＮのいずれかであることを特徴とする請求項４記載の半導体装置の製造方法。
【請求項７】
前記窒化膜（Ｓｉ３Ｎ４）を上層に配置し、前記窒化膜よりも硬い材料からなる薄膜を下層に配置することを特徴とする請求項４記載の半導体装置の製造方法。
【請求項８】
前記窒化膜の膜厚は、前記窒化膜よりも硬い材料からなる薄膜の膜厚よりも厚いことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項９】
半導体基板に素子分離領域となる浅溝部を形成する際に、素子形成領域をあらかじめ保護膜で保護し、形成された浅溝部に酸化膜を埋め込むＳＴＩ形成工程において、前記保護膜を窒化膜よりも硬い材料で構成し、前記保護膜上に形成された余分な酸化膜を固定砥粒で研磨除去することを特徴とする半導体ウエハの研磨方法。
【請求項１０】
前記保護膜は窒化膜よりも硬い材料からなる薄膜と窒化膜とからなることを特徴とする請求項９記載の半導体ウエハの研磨方法。
【請求項１１】
前記硬い材料はＳｉＣ、ＴｉＡｌＮ、ＴｉＣ、ＴｉＣＮ、ＤＬＣ（ダイヤモンドライクカーボン）、ＢＮのいずれかであることを特徴とする請求項９記載の半導体ウエハの研磨方法。
【請求項１２】
請求項９乃至１１のいずれか１項に記載の半導体ウエハの研磨方法に用いる研磨工具であって、前記固定砥粒は砥粒と該砥粒を固定するバインダとからなり、該砥粒は保護膜よりも軟らかい材料で構成されていることを特徴とする半導体ウエハの研磨工具。
【請求項１３】
前記砥粒はＣｅＯ２、ＳｉＯ２、ＢａＣＯ３、ＣａＣＯ３、ＺｒＯ２のいずれかで構成されていることを特徴とする請求項１２記載の半導体ウエハの研磨工具。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に係り、特にＳＴＩ形成工程で用いられる保護膜の材料を改良した半導体装置の製造方法およびＳＴＩ形成工程で用いられる研磨方法に関するものである。
【０００２】
【従来の技術】
近年、半導体デバイスの高集積化が進むにつれて回路の配線が微細化し、配線間距離もより狭くなりつつある。特に線幅が０．５μｍ以下の光リソグラフィの場合、焦点深度が浅くなるためステッパーの結像面の平坦度を必要とする。このような半導体ウエハの表面を平坦化する一手段として、化学機械研磨（ＣＭＰ）を行うポリッシング装置が知られている。
【０００３】
この種の化学機械研磨（ＣＭＰ）装置は、研磨パッドを上面に有する研磨テーブルとトップリングとを備えている。そして、研磨テーブルとトップリングとの間に研磨対象物を介在させて、研磨パッドの表面に砥液（スラリ）を供給しつつ、トップリングによって研磨対象物を研磨テーブルに押圧して、研磨対象物の表面を平坦且つ鏡面状に研磨している。
【０００４】
このようなＣＭＰ装置は、例えば半導体デバイスの最下層にトランジスタ回路を形成するためのＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）形成工程に用いられている。図５（ａ）乃至図５（ｆ）は、ＳＴＩ形成工程及びトランジスタ形成工程の一例を示す概略断面図である。シリコン基板１００上の素子形成領域に窒化膜１１０（一般には窒化珪素膜Ｓｉ３Ｎ４）を形成し（図５（ａ）参照）、この窒化膜１１０をマスクとしてシリコン基板１００をドライエッチング（Ｒｅａｃｔｉｖｅ  ＩｏｎＥｔｃｈｉｎｇ（ＲＩＥ））し、浅いトレンチ（浅溝部）１２０、すなわち素子分離領域を形成する（図５（ｂ）参照）。このトレンチ内に露出しているＳｉを熱酸化してＳｉＯ２薄膜を形成する。次いで、このトレンチ１２０に絶縁材料であるシリコン酸化膜１３０をＣＶＤで埋め込む（図５（ｃ））。
【０００５】
トレンチ１２０にシリコン酸化膜１３０を埋め込んだ場合に、図５（ｃ）に示すように、トレンチの外周表面に余分なシリコン酸化膜１３０が残ってしまうので、この余分なシリコン酸化膜１３０を研磨によって除去し、窒化膜１１０の表面を露出させる（図５（ｄ）参照）。次に、窒化膜１１０をウェットエッチングにより除去して、シリコン酸化膜の溝１３０ａを形成し（図５（ｅ）参照）、このシリコン酸化膜の溝１３０ａを介して素子形成領域にトランジスタ１４０を形成する（図５（ｆ）参照）。
【０００６】
このようなＳＴＩ形成工程において、ＣＭＰを用いた研磨工程の目的は、上述したように、窒化膜上に形成された余分なシリコン酸化膜を完全に除去することにある。シリコン酸化膜の除去が不完全であると、その後の窒化膜のエッチングが阻害される。
【０００７】
従来、上述したＳＴＩ形成工程における研磨においては、研磨部材としてポリウレタン系の研磨パッドとシリカ砥粒を分散させたスラリとが用いられており、該研磨パッドと半導体ウエハを相対運動させながら半導体ウエハを研磨パッドに押圧し、研磨パッドにスラリを供給しながら所定膜厚まで研磨する手法が採られていた。ただしこの手法には以下に述べるような問題があった。
（１）窒化膜がシリコン酸化膜よりも研磨されにくいので、図６に示すように、シリコン酸化膜１３０が窒化膜１１０に比較して研磨されすぎて、ディッシングが生じる。すなわち、シリコン酸化膜の残膜厚管理が困難である。
（２）窒化膜の研磨にムラが生じて窒化膜上の面内均一性を十分に得ることができない。すなわち、窒化膜の残膜厚管理が困難である。
【０００８】
【発明が解決しようとする課題】
上記問題への対策として、研磨工具としてポリウレタン系の研磨パッドを用い、研磨液としてセリア砥粒（ＣｅＯ２）を分散させたスラリを用い、これに高濃度の界面活性剤を微量添加しながら、上記半導体ウエハを研磨する方法が用いられている。この方法の研磨原理を以下に示す。
ａ）陰イオン系界面活性剤がセリア砥粒表面に付着（セリア砥粒表面は正電荷）し、同じく窒化膜表面にも付着（窒化膜表面も正電荷）する。
ｂ）セリア砥粒と窒化膜は共に陰イオン界面活性剤で覆われている。両者の表面は同符号の電荷を有し反発しあうため、セリア砥粒は窒化膜表面に接近しにくい。そのため窒化膜の研磨レートは極端に低くなる。
ｃ）窒化膜がストッパーとして働くため、酸化膜の削りムラが是正され、半導体ウエハ全体の面内均一性が揃う。
ｄ）窒化膜の研磨が進まなくなるため、トレンチ部の酸化膜の研磨レートも低下する。従ってディッシングが抑制される。
【０００９】
この方法を適用することにより、ディッシングや残膜厚の問題はこれまでに比べ改善された（シリカスラリの場合５００Å、セリアスラリの場合２００〜３００Å）。しかしながら、研磨工具として研磨パッドを用いているため、ディッシングのレベルは満足のいくものではなかった。またスクラッチが発生するという問題が新たに浮上した。
【００１０】
ディッシングの改善にはパッドをより硬質化する必要がある。その方法として、固定砥粒パッド（又は固定砥粒）の適用が試みられている。固定砥粒パッドとは微細砥粒を樹脂で保持してパッド状に固めたものである。このパッドは一般に使用されているポリウレタン系の研磨パッドに比べて硬いため、段差特性に優れている。セリア（ＣｅＯ２）砥粒を固定化した固定砥粒パッドに陰イオン系界面活性剤を添加しながら、ＳＴＩを形成したウエハを研磨すると、以下に示すようにディッシング（図６参照）性能や残膜バラツキが格段に改善される。テクニカルノードが１００ｎｍ以下であることが要求される仕様にも充分対応可能である。
・ディッシング量：  １００Å以下
・窒化膜残膜バラツキ：  ５０Å以下
【００１１】
しかしながら、ここでもスクラッチが発生するという問題が起こっており、スクラッチにはかなり深いものも存在する。スクラッチの発生は、固定砥粒（又は固定砥粒パッド）の表面のドレッシングにより粗大粒子が発生することが主な原因と考えられる。また深いスクラッチが発生するのは、パッドが硬質なためと考えられる。
【００１２】
固定砥粒（又は固定砥粒パッド）を用いた研磨プロセスで発生する深いスクラッチは、窒化膜上（すなわち素子形成領域）に発生する場合が多く、窒化膜を貫通しているものもある。ＳＴＩ形成工程における研磨プロセスは、半導体基板にトランジスタを形成するための前工程である。トランジスタを形成する素子形成領域に発生するスクラッチは、デバイスの歩留まりに影響を及ぼす。特に窒化膜を貫通して下地のシリコン基板が傷つくと、その領域にはもはやトランジスタ回路は形成できなくなる。従って窒化膜上（すなわち素子形成領域）のスクラッチは、たとえ発生したとしても窒化膜を貫通しない程度の浅いものでなければならない。
【００１３】
本発明は、このような従来技術の問題点に鑑みてなされたもので、半導体基板のトランジスタを形成する素子形成領域にスクラッチやダメージを発生させない半導体装置の製造方法及び研磨方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上述したＣＭＰによって余分なシリコン酸化膜を除去して保護膜である窒化膜の表面を露出する工程において、保護膜のスクラッチの発生を抑えるために、本件発明者はスクラッチの発生原因を考察し、その低減策を鋭意研究した結果、本発明を創案するに到ったものである。以下に説明する。
（１）スクラッチ発生原因
スクラッチを発生させる原因は、主にスラリ（研磨液）中に含まれる粗大粒子に依るところが大きい。この粗大粒子はスラリ中にもともと含まれていたり、あるいは微細砥粒が物理・化学的作用により凝集・粗大化したものである。
セリアスラリは、一般に粒径が０．２μｍ程度とシリカスラリに比べるとやや大きい。セリア砥粒は、不純物を多く含む原料の精製・分級を繰り返して製造されるが、分級精度の問題から製造の最終段階でも微量の粗大粒子が含まれる確率が高い。また使用段階では、高濃度の界面活性剤を添加するため、砥粒が凝集しやすい。これらの粗大粒子が研磨界面に侵入するとウエハ面に確実にスクラッチが入る。
【００１５】
ＳＴＩ研磨用の固定砥粒にはセリア砥粒が含まれているが、使用する界面活性剤が低濃度であるためセリアスラリのような凝集現象は起こりにくい。固定砥粒を用いた場合におけるスクラッチの発生は、主として、固定砥粒表面のドレッシングにより粗大粒子が発生することが原因と考えられる。またパッド（固定砥粒自体）が硬質なため深いスクラッチが発生すると考えられる。
【００１６】
固定砥粒を用いた研磨プロセスで発生する深いスクラッチは、主に窒化膜上（すなわち素子形成領域）に発生する場合が多く、窒化膜を貫通しているものもある。ＳＴＩ形成工程における研磨プロセスは、半導体基板にトランジスタを形成するための前工程である。トランジスタを形成する素子形成領域に発生するスクラッチは、デバイスの歩留まりに影響を及ぼす。特に窒化膜を貫通して下地のシリコン基板が傷つくと、その領域にはもはやトランジスタ回路は形成できなくなる。従って窒化膜上（すなわち素子形成領域）のスクラッチは、たとえ発生したとしても窒化膜を貫通しない程度の浅いものでなければならない。
【００１７】
（２）スクラッチの低減策
ＳＴＩ形成工程で用いるＣＭＰに求められる性能は、主として、ａ）ディッシングが少ない、ｂ）残膜厚のバラツキが小さい、ｃ）スクラッチが少ないの３つである。固定砥粒を用いた研磨プロセスを適用すれば、ａ）およびｂ）の性能は確実にクリアできる。ｃ）をクリアするための方策としては、「固定砥粒の改善」と「窒化膜（Ｓｉ３Ｎ４）に替わる硬質材料の適用」の２つが考えられる。
【００１８】
▲１▼固定砥粒の改善
固定砥粒の改善は、主に構成材料の改善を意味する。一般に、固定砥粒は、研磨速度を安定に確保するためにドレッシングと呼ばれる固定砥粒表面の目立てを必要とする。ドレッシングには、通常、１００μｍ程度の大きさのダイヤモンド粒子をプレート面に多数電着固定したドレッサと呼ばれるものを用いる。ドレッシングを行うと固定砥粒表面から微細な砥粒が遊離してくるが、同時に粗大な粒子も遊離する。この粗大粒子がスクラッチ発生の主原因と考えられる。
【００１９】
粗大粒子発生を抑えるには、ダイヤモンドドレッサによるドレッシングをしなくても研磨速度を安定に確保できることが必要である。ドレッシングしないと研磨速度が確保できないのは、固定砥粒内部で砥粒が樹脂に強固に保持されているためである。言い換えれば、樹脂の保持力を弱めれば、ドレッシングしなくても研磨速度を安定に確保できる可能性がある。
【００２０】
このような特性を有する固定砥粒の組成としては、バインダー率が低いもの（４０ｖｏｌ％以下）、空孔率が高いもの（３０ｖｏｌ％以上）、または砥粒率が高いもの（３０ｖｏｌ％以上）が望ましい。樹脂材料としては、砥粒保持力の極めて弱い樹脂材料が好適で、例えばＰＶＡ、ポリエステル、またはウレタンなどが好ましい。このような固定砥粒は、ダイヤモンドドレッサによるドレッシングをしなくても研磨速度を安定に確保できる。
【００２１】
この他に、アルカリ液などの薬液で結合力が弱まる樹脂を含む固定砥粒、ＵＶ光など特定波長の光照射により樹脂の結合力を弱める作用を有する、ベンゾフェノンのような光増感剤樹脂を含む固定砥粒、ＵＶ光など特定波長の光照射により自身の結合力が弱まる光崩壊性樹脂を含む固定砥粒、または特定波長の光照射により酸化力または還元力を発現するいわゆる光触媒的作用を有する材料を含む固定砥粒などが有効と考えられる。これらもまた、ダイヤモンドドレッサによるドレッシングをしなくても研磨速度を安定に確保できる。
【００２２】
▲２▼窒化膜（Ｓｉ３Ｎ４）に替わる硬質材料の適用
固定砥粒を用いた研磨プロセスにおけるスクラッチの発生は、固定砥粒表面のドレッシングにより粗大粒子が発生することが主な原因と考えられる。またパッドが硬質なため深いスクラッチが発生すると考えられる。
固定砥粒を用いた研磨プロセスで発生する深いスクラッチは、主に窒化膜上（すなわち素子形成領域）に発生する場合が多く、窒化膜を貫通しているものもある。ＳＴＩ形成工程における研磨プロセスは、半導体基板にトランジスタを形成するための前工程である。トランジスタを形成する素子形成領域に発生するスクラッチは、デバイスの歩留まりに影響を及ぼす。特に窒化膜を貫通して下地のシリコン基板が傷つくと、その領域にはもはやトランジスタ回路は形成できなくなる。従って窒化膜上（すなわち素子形成領域）のスクラッチは、たとえ発生したとしても窒化膜を貫通しない程度の浅いものでなければならない。
▲１▼で説明したように、スクラッチ発生を抑えるには、ダイヤモンドドレッサを必要としない固定砥粒を実現する必要があるが、それにはクリアすべき技術的課題は多く、固定砥粒の改善の面からのスクラッチの低減には現段階では限度があるため、本件発明者は窒化膜（Ｓｉ３Ｎ４）に替わる硬質材料の適用を検討したものである。
【００２３】
ＳＴＩ形成工程では、素子形成領域の表面に形成する薄膜として窒化膜（Ｓｉ３Ｎ４）が用いられている。窒化膜（Ｓｉ３Ｎ４）はデバイス構成材料として古くから使用されている材料であるが、ＳＴＩ形成工程で使用される主な理由は下記の３つである。
ｉ）シリコン基板をドライエッチング（ＲＩＥ）する際のマスク材として機能する。
ｉｉ）ＣＭＰ研磨するときのストッパー材として機能する。
ｉｉｉ）トランジスタを形成する面をＣＭＰで発生するスクラッチから保護する。
このうち最も重要な機能はｉｉｉ）であり、すなわち、窒化膜は素子形成領域を保護するのが主目的である。
【００２４】
本件発明者はこの素子形成領域の保護という目的に着目し、素子形成領域を保護する材料を、窒化膜よりも硬質な材料を用いることにより保護機能をさらに高め、この領域のスクラッチ発生数を抑制でき、またスクラッチの深さを浅くできる可能性があることを見出し、本発明を創案したものである。
【００２５】
本発明の半導体装置の製造方法の一態様は、半導体基板に素子分離領域となる浅溝部を形成する際に、素子形成領域をあらかじめ薄膜の保護膜で保護する工程において、該保護膜は窒化膜（Ｓｉ３Ｎ４）よりも硬い材料からなることを特徴とする。
上記の窒化膜よりも硬い材料としては、ＳｉＣ薄膜が有効である。その他に、ＴｉＡｌＮ、ＴｉＣ、ＴｉＣＮ、ＤＬＣ（ダイヤモンドライクカーボン）、ＢＮなども有効である。
【００２６】
上記材料のそれぞれの硬度（微小ビッカース硬度ＨＶ）を下記に示す。
・Ｓｉ３Ｎ４（窒化膜）：硬度  １８００〜２０００（ｋｇ／ｍｍ２）
・ＳｉＣ：３０００〜３５００（ｋｇ／ｍｍ２）
・ＴｉＡｌＮ：３５００〜４０００（ｋｇ／ｍｍ２）
・ＴｉＣ：３０００〜３２００（ｋｇ／ｍｍ２）
・ＴｉＣＮ：３０００〜３２００（ｋｇ／ｍｍ２）
・ＤＬＣ（ダイヤモンドライクカーボン）：２０００〜４０００（ｋｇ／ｍｍ２）
上記材料のうちＳｉＣは、Ｃｕ配線形成の絶縁膜として用いられる、いわゆるＬｏｗ−ｋ材料を被覆保護するためのハードマスク材料として使用が見込まれている。今後デバイス構成材料としての使用頻度が増え汎用性が高まるものと考えられる。
【００２７】
本発明の半導体装置の製造方法の他の態様は、半導体基板に素子分離領域となる浅溝部を形成する際に、素子形成領域をあらかじめ薄膜の保護膜で保護する工程において、該保護膜は窒化膜（Ｓｉ３Ｎ４）と該窒化膜よりも硬い材料からなる薄膜の２層構造で構成されていることを特徴とする。
上記態様における２層構造は、上層に窒化膜（Ｓｉ３Ｎ４）を、下層に硬質材料であるＳｉＣ、ＴｉＡｌＮ、ＴｉＣ、ＴｉＣＮ、ＤＬＣ（ダイヤモンドライクカーボン）、ＢＮのいずれかを配置することが好ましい。
【００２８】
本発明の半導体ウエハの研磨方法は、半導体基板に素子分離領域となる浅溝部を形成する際に、素子形成領域をあらかじめ保護膜で保護し、形成された浅溝部に酸化膜を埋め込むＳＴＩ形成工程において、前記保護膜を窒化膜よりも硬い材料で構成し、前記保護膜上に形成された余分な酸化膜を固定砥粒で研磨除去することを特徴とする。
本発明の半導体ウエハの研磨工具は、上記半導体ウエハの研磨方法に用いる研磨工具であって、前記固定砥粒は砥粒と該砥粒を固定するバインダとからなり、該砥粒は保護膜よりも軟らかい材料で構成されていることを特徴とする。
【００２９】
上述したように、窒化膜はＣＭＰで研磨する際のストッパー材として機能する特徴を有する。この機能は、添加する界面活性剤の窒化膜表面への吸着効果により発現するものである。上記の硬質材料でも発現するが、窒化膜のほうがより顕著に現れる。この窒化膜の特性を生かしつつＳｉ基板を保護する方法として、２層構造が考えられる。例えば、上層に窒化膜を、下層に硬質材料（ＳｉＣ、ＴｉＡｌＮ、ＴｉＣ、ＴｉＣＮ、ＤＬＣ（ダイヤモンドライクカーボン）、ＢＮなど）を配置する構成である。窒化膜のストッパー機能を生かすため、窒化膜は上層に配置するのが望ましい。なお膜厚は、「窒化膜（上層）＞硬質材料（下層）」が望ましい。窒化膜よりも硬い材料は、研磨やエッチングによる除去が容易ではない。したがって  素子形成領域の保護膜は、主として窒化膜で形成し、下層の硬質膜はできるだけ薄くすることが望ましい。例えば、硬質膜は５０ｎｍ以下が好ましい。
【００３０】
トレンチ部に酸化膜を埋め込んだ後の余分な酸化膜を除去するのにＣＭＰを用いるが、その除去方法としては、ディッシング特性や残膜レンジ特性に優れる固定砥粒パッド（固定砥粒）が好ましい。また固定砥粒パッドに用いる砥粒は、保護膜よりも軟らかい材料で構成されていることが好ましい。例えば、ＣｅＯ２、ＳｉＯ２、ＢａＣＯ３、ＣａＣＯ３、ＺｒＯ２などである。１０段階モース硬度で比較すると、ＳｉＯ２＝７、ＣｅＯ２＝６、ＳｉＣ＝９なので、モース硬度７以下のものが好ましい。ちなみにビッカース硬度で比較すると、モース硬度６〜７の材料は「５００〜８００」程度であり、モース硬度９の材料は「１５００〜６０００」程度である。ＳｉＣはＳｉＯ２やＣｅＯ２よりも約４倍ほど硬いと考えられる。
【００３１】
【発明の実施の形態】
以下、本発明に係る半導体装置の製造方法の実施形態について図面を参照して説明する。
図１（ａ）乃至図１（ｆ）は、本発明に係る半導体装置の製造方法を用いたＳＴＩ形成及びトランジスタ製造工程の一例を示す概略断面図である。シリコン基板１上の素子形成領域に炭化珪素（ＳｉＣ）からなる保護膜１０をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成し（図１（ａ）参照）、この炭化珪素からなる保護膜１０をマスクとしてシリコン基板１をドライエッチング（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ（ＲＩＥ））し、浅いトレンチ（浅溝部）２０、すなわち素子分離領域を形成する（図１（ｂ）参照）。このトレンチ内に露出しているＳｉを熱酸化してＳｉＯ２薄膜を形成する。次いで、このトレンチ２０に絶縁材料であるシリコン酸化膜３０をＣＶＤ法で埋め込む（図１（ｃ））。
【００３２】
トレンチ２０にシリコン酸化膜３０を埋め込んだ場合に、図１（ｃ）に示すように、トレンチの外周表面に余分なシリコン酸化膜３０が残ってしまうので、この余分なシリコン酸化膜３０を研磨によって除去し、炭化珪素からなる保護膜１０の表面を露出させる（図１（ｄ）参照）。次に、炭化珪素からなる保護膜１０をウェットエッチング等を用いて除去し、シリコン酸化膜の溝３０ａを形成し（図１（ｅ）参照）、このシリコン酸化膜の溝３０ａを介して素子形成領域にトランジスタ４０を形成する（図１（ｆ）参照）。保護膜１０としては、窒化膜（Ｓｉ３Ｎ４）よりも硬い材料であればよく、炭化珪素以外に、ＴｉＡｌＮ、ＴｉＣ、ＴｉＣＮ、ＤＬＣ（ダイヤモンドライクカーボン）、ＢＮなどを用いてもよい。
【００３３】
このようなＳＴＩ形成工程において、ＣＭＰを用いた研磨工程の目的は、炭化珪素からなる保護膜上に形成された余分なシリコン酸化膜を完全に除去することにある。シリコン酸化膜の除去が不完全であると、その後の炭化珪素等からなる保護膜のエッチングが阻害される。
【００３４】
次に、本発明のＣＭＰによる研磨工程で用いられるポリッシング装置を図２を参照して説明する。図２（ａ）はポリッシング装置の概略立面図であり、図２（ｂ）はポリッシング装置の要部を示す平面図である。図２（ａ）および図２（ｂ）に示すように、ポリッシング装置は、研磨テーブル５０と、シリコン基板１上に保護膜１０を形成し保護膜１０上にシリコン酸化膜３０を形成した半導体ウエハＷを保持しかつ半導体ウエハＷを研磨テーブル５０の上面の研磨面に押し付けながら研磨するためのトップリング５１と、研磨テーブル５０に研磨液を供給するための研磨液供給ノズル５２とを備えている。また、ポリッシング装置は、窒素ガス供給源及び液体供給源に接続される複数の噴射ノズル（図示せず）を備えたアトマイザ５３と、研磨テーブル５０のドレッシングを行うためのドレッサ５４とを備えている。
【００３５】
図２（ａ）に示すように、トップリング５１は、回転可能なトップリング駆動軸５５によってトップリングヘッド５６から吊下されている。トップリングヘッド５６は位置決め可能な揺動軸５７によって支持されており、揺動軸５７により、トップリング５１は研磨テーブル５０上の研磨位置と、半導体ウエハの受渡しを行う受渡し位置との間を移動可能になっている。また、ドレッサ５４は回転可能なドレッサ駆動軸６５によってドレッサヘッド６６から吊下されている。ドレッサヘッド６６は位置決め可能な揺動軸６７によって支持されており、揺動軸６７により、ドレッサ５４は研磨テーブル５０上のドレッサ位置と待機位置との間を移動可能になっている。
【００３６】
研磨テーブル５０の上面は、砥粒と気孔又は気孔剤とがバインダ（樹脂）により結合された固定砥粒（又は固定砥粒パッド）５０ａによって構成されており、この固定砥粒５０ａによってトップリング５１に保持された半導体ウエハＷを研磨する研磨面が構成される。このような固定砥粒５０ａは、例えば、スラリ状の研磨剤（液体中に砥粒を分散させたもの）とエマルジョン状樹脂を混合分散した混合液を噴霧乾燥させ、この混合粉を成形治具に充填し、加圧・加熱処理して得られる。砥粒としては、好ましくは、平均粒子径が０．５μｍ以下のセリア（ＣｅＯ２）又はシリカ（ＳｉＯ２）又は炭酸バリウム（ＢａＣＯ３）又は炭酸カルシウム（ＣａＣＯ３）又は酸化ジルコニウム（ＺｒＯ）等を用いる。また、この砥粒原料は、粉末原料とスラリ原料のどちらでもよいが、均質な固定砥粒を製作するためには、微細砥粒として安定に存在するスラリ状砥粒を用いることが望ましい。さらに望ましくは、粒径１０ｎｍ以上１０μｍ以下の砥粒を使用することが望ましい。さらに半導体加工用途の研磨工具とするため、砥粒原料に含まれる金属の混入量を出来るだけ少なくすることが望ましい。
【００３７】
また、バインダとして熱可塑性樹脂や熱硬化性樹脂を用いることができる。熱可塑性樹脂としては、付加重合系では、ポリエチレン系樹脂、ポリプロピレン系樹脂、ポリブタジエン系樹脂、ポリ塩化ビニル系樹脂、ポリスチレン系樹脂、ポリ塩化ビニリデン系樹脂、フッ素系樹脂、アクリル系樹脂等のビニル系単量体に基づく樹脂を例示でき、重縮合系では、ポリアミド系樹脂、ポリエステル系樹脂、ポリカーボネート系樹脂、ポリフェニレンオキサイド系樹脂等を例示でき、重付加系では、熱可塑性ポリウレタン系樹脂を例示でき、開環重合系では、ポリアセタール系樹脂を例示できる。また、熱硬化性樹脂としては、ＰＶＡ、ポリエステル、ウレタンを例示できる。
【００３８】
固定砥粒は、砥粒とバインダーと空孔から構成される。バインダーとして、主として本発明の熱可塑性樹脂を用いる。固定砥粒の組成比（砥粒率（Ｖｇ）とバインダー率（Ｖｂ）と空孔率（Ｖｐ）の比率：ｖｏｌ％）は、一例として、
砥粒率（Ｖｇ）：バインダー率（Ｖｂ）：空孔率（Ｖｐ）＝３５：５５：１０（ｖｏｌ％）
である。固定砥粒の組成比（砥粒率（Ｖｇ）とバインダー率（Ｖｂ）と空孔率（Ｖｐ）の比率：ｖｏｌ％）は、一般に、
１０％＜砥粒率（Ｖｇ）＜５０％  、
０％＜バインダー率（Ｖｂ）＜８０％、
０％＜空孔率（Ｖｐ）＜５０％
であり、
砥粒率（Ｖｇ）＞３０％、
バインダー率（Ｖｂ）＜５０％、
空孔率（Ｖｐ）＞１０％
が望ましい。
【００３９】
次に、本発明の研磨装置を用いてＳＴＩ形成工程における半導体ウエハを研磨する工程について説明する。例えば、低パターン密度又は削れやすい膜質（ＢＰＳＧ膜など）の場合は、短時間の研磨で保護膜１０（図１参照）に達するためトレンチ部のシリコン酸化膜のディッシングが進行しやすい。このような場合には、以下に述べるｅｘ−ｓｉｔｕドレッシングが採用される。
【００４０】
１）ｅｘ−ｓｉｔｕドレッシング
研磨テーブル５０とドレッサ５４とをそれぞれ自転させつつ、ドレッサ５４を研磨テーブル５０に押圧し、固定砥粒５０ａのドレッシングを行う。このとき、アトマイザ５３からＤＩＷ（ｄｅｉｏｎｉｚｅｄ  ｗａｔｅｒ（純水））と窒素ガスとの混合液を固定砥粒５０ａに向けて噴射する。
【００４１】
２）ポリッシング
図３は図２に示すポリッシング装置の要部を示す模式図である。図３に示すように、研磨テーブル５０とトップリング５１とをそれぞれ矢印で示すように自転させつつ、半導体ウエハＷを研磨テーブル５０に押圧し半導体ウエハＷのシリコン酸化膜を保護膜１０に達するまで研磨する（図１（ｄ）参照）。この場合、研磨テーブル５０上の固定砥粒５０ａの砥粒はセリア（ＣｅＯ２）粒子からなっている場合を説明する。このとき、研磨液供給ノズル５２から陰イオン系界面活性剤を含み且つ砥粒を含まない研磨液を固定砥粒５０ａ上に供給する。供給する陰イオン系界面活性剤の濃度は０．００１％乃至５％であることが好ましく、またｐＨは５乃至１０であることが好ましい。また、陰イオン系界面活性剤は、ＣＯＯ―基又はＳＯ３―基からなる親水基を有する有機化合物を含むことが好ましい。
【００４２】
このように、陰イオン系界面活性剤を含み且つ砥粒を含まない研磨液を固定砥粒５０ａ上に供給しながら研磨することによって、陰イオン系界面活性剤がセリア砥粒表面に付着（セリア砥粒表面は正電荷）し、同じく保護膜１０の表面にも付着（窒化膜表面も正電荷）し、セリア砥粒と保護膜は共に陰イオン界面活性剤で覆われる。両者の表面は同符号の電荷を有し反発しあうため、セリア砥粒は保護膜表面に接近しにくくなる。そのため保護膜の研磨レートは極端に低くなり、上述したように、保護膜１０を研磨ストッパーとして作用させることができる。従って、保護膜１０の研磨レートを低くして保護膜１０上の面内均一性を得ると共にディッシングを抑制することができ、スクラッチが少なく平坦性の高い研磨を実現することが可能となる。
【００４３】
３）水ポリッシング
ポリッシング終了後、研磨テーブル５０とトップリング５１とをそれぞれ自転させつつ、半導体ウエハを研磨テーブル５０に押圧して水ポリッシュする。このとき、研磨液供給ノズル５２から研磨液又はＤＩＷを固定砥粒５０ａ上に供給する。
【００４４】
このように、削れやすく、研磨レートが速いウエハを研磨する場合には、上述したｅｘ−ｓｉｔｕドレッシングが採用されるが、高パターン密度又は削れにくい膜質の場合は、削れにくいので、研磨レートを高めるために、以下に述べるｉｎ−ｓｉｔｕドレッシングが採用される。なお、以下の説明においては、上述した例と重複する部分については適宜省略して説明する。
【００４５】
１）ｉｎ−ｓｉｔｕドレッシング研磨
研磨テーブル５０、ドレッサ５４、トップリング５１をそれぞれ自転させつつ、固定砥粒５０ａのドレッシングを行いながら半導体ウエハＷの研磨を行う。このとき、研磨液供給ノズル５２から純水又はアルカリ液を固定砥粒５０ａ上に供給すると共に、アトマイザ５３からＤＩＷと窒素ガスとの混合液を固定砥粒５０ａ上に向けて噴射する。その後、例えば、保護膜１０上のシリコン酸化膜の膜厚が１０００Å以下となったら、ドレッサ５４によるドレッシングを停止し、半導体ウエハの研磨を継続する。このとき、研磨液供給ノズル５２から陰イオン系界面活性剤を含み且つ砥粒を含まない研磨液を供給する。即ち、半導体ウエハの保護膜１０に到達する直前（保護膜上のシリコン酸化膜の残膜１０００Å程度）までをドレッシングしながら研磨を行い（ｉｎ−ｓｉｔｕドレッシング）、その後保護膜に到達するまでをドレッシングを停止して研磨を継続する。このようにすることで、上述したように、保護膜を研磨ストッパーとして作用させることができる。従って、保護膜の研磨レートを低くして保護膜上の面内均一性を得ると共にディッシングを抑制することができ、スクラッチが少なく平坦性の高い研磨を実現することが可能となる。
【００４６】
２）水ポリッシング
ポリッシング終了後、研磨テーブル５０とトップリング５１とをそれぞれ自転させつつ、半導体ウエハＷを研磨テーブル５０に押圧して水ポリッシュする。このとき、研磨液供給ノズル５２から研磨液又はＤＩＷを固定砥粒５０ａ上に供給する。
【００４７】
上述の例では、陰イオン系界面活性剤を含み且つ砥粒を含まない研磨液を固定砥粒５０ａ上に供給しながら研磨して保護膜１０を研磨ストッパーとして作用させる場合について述べたが、更に保護膜を削る必要がある場合には、この後に、陽イオン系界面活性剤からなり且つ砥粒を含まない研磨液を固定砥粒５０ａ上に供給して研磨を継続することとしてもよい。この陽イオン系界面活性剤は、脂肪族アミン塩、脂肪族４級アンモニウム塩、ベンザルコニウム塩、塩化ベンゼトニウム、ピリジニウム塩、又はイミダゾリニウム塩のいずれかの構造を有する有機化合物を含むことが好ましい。
【００４８】
上述のようにして固定砥粒５０ａにより研磨された半導体ウエハは、図２には示されていないが、研磨テーブル５０に隣接して設置された研磨テーブルに移動されて、ここでバフクリーニングが行われる。即ち、トップリング５１と隣接して設置された研磨テーブルとをそれぞれ独立に回転させつつ、トップリング５１に保持された研磨後の半導体ウエハＷを研磨テーブル上の軟質の研磨布に押圧する。このとき、図示しない洗浄液供給ノズルから砥粒を含まない液体、例えば純水又はアルカリ液、好ましくはｐＨ９以上のアルカリ液やＴＭＡＨ（水酸化テトラメチルアンモニウム）を含むアルカリ液を研磨布に供給する。これにより、研磨後の半導体ウエハの表面に付着した砥粒を効果的に除去することができる。
【００４９】
また、上記バフクリーニングに代えて、洗浄機（図示せず）において半導体ウエハにＤＨＦ洗浄を行うこととしてもよい。また、上述したバフクリーニングやＤＨＦ洗浄の後、例えば、ＰＶＦ材またはＰＶＡ材からなるペンシル型等のスポンジによって半導体ウエハの表面を洗浄することとしてもよい。更に、固定砥粒５０ａによる研磨後に、半導体ウエハの仕上げ研磨を行うこととしてもよい。この仕上げ研磨は、研磨テーブル５０において行ってもよく、あるいは、研磨テーブル５０に隣接して設置された研磨テーブル（図示せず）において行ってもよい。いずれの場合においても、砥粒を含む研磨液を用いて仕上げ研磨を行い、仕上げ研磨後に上述した水ポリッシング工程と洗浄工程（バフクリーニング又はＤＨＦ洗浄）を行う。
【００５０】
次に、本発明に係る半導体装置の製造方法の他の実施形態について図４を参照して説明する。
図４（ａ）乃至図４（ｇ）は、本発明に係る半導体装置の製造方法を用いたＳＴＩ形成及びトランジスタ製造工程の一例を示す概略断面図である。シリコン基板１上の素子形成領域に炭化珪素（ＳｉＣ）からなる第１保護膜１０をＣＶＤ法等を用いて形成し（図４（ａ）参照）、さらに、第１保護膜１０上にＣＶＤ法を用いて窒化膜からなる第２保護膜１１を形成する（図４（ｂ）参照）。そして、この第２保護膜１１をマスクとしてシリコン基板１をドライエッチング（ＲＩＥ）し、浅いトレンチ（浅溝部）２０、すなわち素子分離領域を形成する（図４（ｃ）参照）。このトレンチ内に露出しているＳｉを熱酸化してＳｉＯ２薄膜を形成する。次いで、このトレンチ２０に絶縁材料であるシリコン酸化膜３０をＣＶＤ法で埋め込む（図４（ｄ））。
【００５１】
トレンチ２０にシリコン酸化膜３０を埋め込んだ場合に、図４（ｄ）に示すように、トレンチの外周表面に余分なシリコン酸化膜３０が残ってしまうので、この余分なシリコン酸化膜３０を研磨によって除去し、第２保護膜１１の表面を露出させる（図４（ｅ）参照）。次に、窒化膜からなる第２保護膜１１および炭化珪素からなる第１保護膜１０をウェットエッチング等を用いて除去し、シリコン酸化膜の溝３０ａを形成し（図４（ｆ）参照）、このシリコン酸化膜の溝３０ａを介して素子形成領域にトランジスタ４０を形成する（図４（ｇ）参照）。第１保護膜１０としては、窒化膜（Ｓｉ３Ｎ４）よりも硬い材料であればよく、炭化珪素以外に、ＴｉＡｌＮ、ＴｉＣ、ＴｉＣＮ、ＤＬＣ（ダイヤモンドライクカーボン）、ＢＮなどを用いてもよい。
【００５２】
上述したように、窒化膜はＣＭＰで研磨する際のストッパー材として機能する特性を有している。この機能は、添加する界面活性剤の窒化膜表面への吸着効果により生ずるものである。ＳｉＣ等の硬質材料でもストッパー材としての機能は勿論発揮するが、窒化膜の方がストッパー材としての機能はより顕著に現れる。この窒化膜の特性を生かしつつ、半導体基板を保護する方法として、図４（ｂ）に示す２層構造を採用したものである。すなわち、上層に窒化膜からなる第２保護膜１１を、下層に硬質材料（ＳｉＣ、ＴｉＡｌＮ、ＴｉＣ、ＴｉＣＮ、ＤＬＣ（ダイヤモンドライクカーボン）、ＢＮなど）からなる第１保護膜１０を配置する構成である。窒化膜のストッパー機能を生かすため、窒化膜は上層に配置するのが望ましい。なお、膜厚は、窒化膜の膜厚が硬質膜の膜厚より厚いことが望ましい。窒化膜よりも硬い材料は、研磨やエッチングによる除去が容易ではない。したがって、素子形成領域の保護膜は、主として窒化膜で形成し、下層の硬質膜はできるだけ薄くすることが望ましい。例えば、下層の硬質膜は５０ｎｍ以下が好ましい。図４に示す実施例におけるＣＭＰによる研磨工程は図１に示す実施例と同様であるため、説明を省略する。
【００５３】
いずれの研磨工程においても、研磨終点の管理は以下の方法により行われる。
▲１▼研磨時間による管理
▲２▼被研磨面に研磨テーブルに埋め込んだ光学窓を介しての光（単一波長光もしくはスペクトル分布を有する光）を入射させ、もしくはそれ以外の手段で被研磨面に光を入射させ、その反射光や干渉光のデータ処理による管理
▲３▼研磨テーブルや図示しない研磨ベルトを駆動するモータ等の駆動手段の駆動状態の変化による管理
▲４▼研磨テーブルやトップリングに搭載した渦電流センサによる金属や導電性物質の状態変化による管理
上記▲１▼〜▲４▼等により研磨終点の管理を行い、その終点や残膜の情報から研磨条件（研磨押圧力、トップリング回転数等）を変化させて、研磨制御することも考えられる。
【００５４】
【発明の効果】
以上説明したように、本発明によれば、トランジスタ回路を形成する素子形成領域の保護膜として、窒化膜よりも硬い材料、例えば、ＳｉＣ、ＴｉＡｌＮ、ＴｉＣ、ＴｉＣＮ、ＤＬＣ（ダイヤモンドライクカーボン）、ＢＮ等のいずれかを用いることで、ＣＭＰ後の素子形成領域にスクラッチやダメージを発生させることなく、平坦性の高い研磨を実現することが可能となる。
【図面の簡単な説明】
【図１】図１（ａ）乃至図１（ｆ）は、本発明に係る半導体装置の製造方法を用いたＳＴＩ形成及びトランジスタ製造工程の一例を示す概略断面図である。
【図２】本発明のＣＭＰによる研磨工程で用いられるポリッシング装置を示す図であり、図２（ａ）はポリッシング装置の概略立面図であり、図２（ｂ）はポリッシング装置の要部の平面図である。
【図３】図２に示すポリッシング装置の要部を示す模式図である。
【図４】図４（ａ）乃至図４（ｇ）は、本発明に係る半導体装置の製造方法を用いたＳＴＩ形成及びトランジスタ製造工程の他の例を示す概略断面図である。
【図５】図５（ａ）乃至図５（ｆ）は、ＳＴＩ形成工程の一例を示す概略図である。
【図６】従来のポリッシング装置を用いた場合におけるディッシングを示す概略図である。
【符号の説明】
１    シリコン基板
１０    保護膜（第１保護膜）
１１    第２保護膜
２０    トレンチ（浅溝部）
３０    シリコン酸化膜
３０ａ    シリコン酸化膜の溝
４０    トランジスタ
５０    研磨テーブル
５０ａ    固定砥粒
５１    トップリング
５２    研磨液供給ノズル
５３    アトマイザ
５４    ドレッサ
５５    トップリング駆動軸
５６    トップリングヘッド
５７，６７    揺動軸
６５    ドレッサ駆動軸
６６    ドレッサヘッド
Ｗ    半導体ウエハ
【図１】
2004172417.tif 000003
【図２】
2004172417.tif 000004
【図３】
2004172417.tif 000005
【図４】
2004172417.tif 000006
【図５】
2004172417.tif 000007
【図６】
2004172417.tif 000008