(57)【要約】【課題】メモリ領域とロジック領域とでシンター工程に要求される条件が異なっていても、両者の条件を満たすことができる半導体装置を提供する。【解決手段】ロジック領域及びメモリ領域を有する１チップＬＳＩにおいて、チップ表面のパッシベーション膜が、メモリ領域で２層構造（６４、６５）、ロジック領域で１層構造（６５）である。【選択図】  図８
2004311902.tif 000002
【特許請求の範囲】
【請求項１】
１チップにロジック領域及びメモリ領域を有する半導体装置において、前記チップ表面のパッシベーション膜が、前記ロジック領域に比べ前記メモリ領域で厚いことを特徴とする半導体装置。
【請求項２】
１チップにロジック領域及びメモリ領域を有する半導体装置において、前記チップ表面のパッシベーション膜が、前記メモリ領域で２層構造、前記ロジック領域で１層構造であることを特徴とする半導体装置。
【請求項３】
前記パッシベーション膜の主成分が、Ｓｉ３Ｎ４であることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
１チップにロジック領域及びメモリ領域を有する半導体装置において、配線に使用される金属の拡散防止膜が、前記ロジック領域に形成され、かつ、前記メモリ領域には選択的に形成されることを特徴とする半導体装置。
【請求項５】
前記メモリ領域に選択的に形成される拡散防止膜は、前記ロジック部との境近傍の膜のみ除去されるように形成されることを特徴とする請求項４記載の半導体装置。
【請求項６】
ロジック領域及びメモリ領域を有し、かつ多層の配線領域を有する１チップＬＳＩにおいて、前記メモリ領域に、最下層から最上層の配線領域までを貫通する金属領域を設けることを特徴とする半導体装置。
【請求項７】
前記配線は埋込み配線であり、この埋込み配線の溝を拡散防止膜でキャップしている箇所以外に、ダミーの配線溝が形成され、このダミーの配線溝が、前記最下層から最上層の配線領域までを貫通されることを特徴とする請求項６記載の半導体装置。
【請求項８】
前記配線の主成分が、Ｃｕであることを特徴とする請求項４乃至７記載の半導体装置。
【請求項９】
前記拡散防止膜の主成分が、Ｓｉ３Ｎ４であることを特徴とする請求項４乃至８記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特にメモリ混載ロジックの配線層に関する。
【０００２】
【従来の技術】
近年、メモリ（例えばＤＲＡＭ）とロジックとを１チップ上に混載したＬＳＩの需要が高まっている。これは、ＤＲＡＭ混載ロジックであれば２チップのＬＳＩが１チップとなりコストダウンできること、またＤＲＡＭとロジック間での配線遅延が少なく、システムの性能を向上できるからである。さらに、配線遅延の改善およびエレクトロマイグレーション耐性向上のため、低抵抗な銅（Ｃｕ）配線を採用したＬＳＩが主流になってきている。
【０００３】
従来技術によるＤＲＡＭ混載ロジックを４層Ｃｕ配線ＬＳＩに適用した例を図２３乃至図２９を用いて説明する。本例では、ＤＲＡＭにはトレンチキャパシタを使用している。
【０００４】
図２３のように、シリコン基板１１上にトレンチキャパシタ１２、素子分離領域１３を形成し、さらにゲート電極１４、拡散層１５、シリサイド層１６を形成する。
【０００５】
次に図２４のように、ＢＰＳＧ膜のような第１層間絶縁膜１７を堆積し、ＣＭＰ法を用いて第１層間絶縁膜１７を平坦化する。その後フォトリソグラフィー法を用いて第１コンタクトホールを開口し、第１タングステンをコンタクトホールに埋め込む。さらにＳｉＯ２膜のような第２層間絶縁膜１８堆積し、フォトリソグラフィー法を用いて第１配線溝を所定の形状にパターニングする。その後、第１Ｃｕ１９を全面に堆積し、ＣＭＰ法を用いて第１Ｃｕ１９を平坦化する。そしてＣｕ酸化および拡散防止のため、薄いＳｉ３Ｎ４膜２０を堆積する。これは良く知られているＣｕ配線のシングルダマシン工程である。
【０００６】
次に図２５のように、ＳｉＯ２膜のような第３層間絶縁膜２１を堆積し、フォトリソグラフィー法を用いて第２コンタクトホール２２を開口し、続けてフォトリソグラフィー法を用いて第２配線溝を所定の形状にパターニングする。その後、第２Ｃｕ２３を全面に堆積し、ＣＭＰ法を用いて第２Ｃｕ２３を平坦化する。そしてＣｕ酸化および拡散防止のため、薄いＳｉ３Ｎ４膜２４を堆積する。これは良く知られているＣｕ配線のデュアルダマシン工程である。
【０００７】
次に図２６のように、ＳｉＯ２膜のような第４層間絶縁膜２５を堆積し、フォトリソグラフィー法を用いて第３コンタクトホール２６を開口し、続けてフォトリソグラフィー法を用いて第３配線溝を所定の形状にパターニングする。その後、第３Ｃｕ２７を全面に堆積し、ＣＭＰ法を用いて第３Ｃｕ２７を平坦化する。そしてＣｕ酸化および拡散防止のため、薄いＳｉ３Ｎ４膜２８を堆積する。
【０００８】
次に図２７のように、ＳｉＯ２膜のような第５層間絶縁膜２９を堆積し、フォトリソグラフィー法を用いて第４コンタクトホール３０を開口し、続けてフォトリソグラフィー法を用いて第４配線溝を所定の形状にパターニングする。その後、第４Ｃｕ３１を全面に堆積し、ＣＭＰ法を用いて第４Ｃｕ３１を平坦化する。そしてＣｕ酸化および拡散防止のため、薄いＳｉ３Ｎ４膜３２を堆積する。
【０００９】
次に図２８のように、ＰＳＧ膜のようなパッシベーション膜３３とＳｉ３Ｎ４膜のようなパッシベーション膜３４を順次堆積する。その後、水素ガス雰囲気で４００〜４５０℃程度の温度で熱処理を行い、Ｓｉ３Ｎ４膜中に含まれる水素をシリコン基板中に拡散させて、シリコンとゲート酸化膜界面のダングリングボンドを水素で終端させる。この工程はシンター工程と呼ばれ、ＭＯＳＦＥＴのしきい値ばらつきを低減し、接合リークを減少させる、ＤＲＡＭのポーズ特性改善に欠く事のできない重要な工程である。
【００１０】
次に２９図のように、フォトリソグラフィー法を用いてボンディングパッドとなる第４Ｃｕ３１上のパッシベーション膜３３、３４をエッチングする。さらに薄いＳｉ３Ｎ４膜３２をエッチングし、ボンディングパッドを開口する。その後ボンディングパッドとなるＡｌ３５を堆積し、フォトリソグラフィー法を用いてボンディングパッドとなるＡｌ３５を所定の形状にパターニングする。ここで、断面図の右半分はＤＲＡＭ領域、左半分はロジック領域となっている。
【００１１】
【特許文献１】
特開２０００−５８６３９号公報
【特許文献２】
特開２０００−１１４３７３号公報
【特許文献３】
特開２００１−１０２４５２号公報
【特許文献４】
特開２０００−１６４７０４号公報
【００１２】
【発明が解決しようとする課題】
従来技術では、配線にＣｕを用いると、Ｃｕ上を拡散防止のＳｉ３Ｎ４膜でキャップするために、その後のシンター工程（シリコン界面のＳｉの空いている手にＨをつける）で水素が基板に入りにくいという問題があった。この理由は、ＳｉＯ２膜は水素を通すがＳｉ３Ｎ４膜は水素を通さないため、Ｃｕ配線では水素の拡散経路がＳｉ３Ｎ４膜をコンタクト開口した部分に限られてしまうからである。また、Ｓｉ３Ｎ４膜の他に、ＳｉＣやそれらを主成分とする膜においても同様の問題が起こる。さらに、ＤＲＡＭのポーズ特性（キャパシタからの電荷漏れ）改善のためにはシンター工程が長く必要だが、Ｃｕ配線の場合、Ａｌ配線に較べて２〜３倍長時間のシンター工程が必要である。
【００１３】
ところが、ロジック部ではシンター工程を長く行うとＭＯＳＦＥＴのホットキャリア信頼性が悪化するという問題があった。このように、ＤＲＡＭ領域とロジック領域とではシンター工程に要求される条件（あるいは水素の拡散条件）が異なるので、従来技術では両者の条件を満たすことが困難であった。
【００１４】
ここで、水素の拡散径路を確保するために水素の拡散径路を、水素を通しやすい膜を拡散径路として形成するといった手法が、特開２０００−１６４７０４号公報等に記載されている。しかしながら、これらの従来技術では十分な水素量が拡散されるとは言い難く、また、ＤＲＡＭ領域とロジック領域とで異なる条件を満たすことが困難であるという問題は解消されない。
【００１５】
本発明の目的は、メモリ領域とロジック領域とでシンター工程に要求される条件が異なっていても、両者の条件を満たすことができる半導体装置を提供することである。
【００１６】
【課題を解決するための手段】
この発明による半導体装置は、１チップにロジック領域及びメモリ領域を有する半導体装置において、前記チップ表面のパッシベーション膜が、前記ロジック領域に比べ前記メモリ領域で厚い半導体装置を提供する。
【００１７】
また、１チップにロジック領域及びメモリ領域を有する半導体装置において、前記チップ表面のパッシベーション膜が、前記メモリ領域で２層構造、前記ロジック領域で１層構造である半導体装置を提供する。
【００１８】
また、１チップにロジック領域及びメモリ領域を有する半導体装置において、配線に使用される金属の拡散防止膜が、前記ロジック領域に形成され、かつ、前記メモリ領域には選択的に形成される半導体装置を提供する。
【００１９】
また、ロジック領域及びメモリ領域を有し、かつ多層の配線領域を有する１チップＬＳＩにおいて、前記メモリ領域に、最下層から最上層の配線領域までを貫通する金属領域を設ける半導体装置を提供する。
【００２０】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態について説明する。尚、以下の実施の形態では、メモリとしてＤＲＡＭ、またＤＲＡＭにはトレンチキャパシタを使用している。
（第１の実施の形態）
第１の実施の形態における半導体装置は、ＤＲＡＭ混載ロジックを４層Ｃｕ配線ＬＳＩに適用した例を、図１乃至図８を用いて説明する。
【００２１】
まず、図１のように、シリコン基板４１上にトレンチキャパシタ４２、素子分離領域４３を形成し、さらにゲート電極４４、拡散層４５、シリサイド層４６を形成する。
【００２２】
次に図２のように、ＢＰＳＧ膜のような第１層間絶縁膜４７を堆積し、ＣＭＰ法を用いて第１層間絶縁膜４７を平坦化する。その後フォトリソグラフィー法を用いて第１コンタクトホールを開口する。ここで、第１タングステンをコンタクトホールに埋め込んでもよい。さらにＳｉＯ２膜のような第２層間絶縁膜４８堆積し、フォトリソグラフィー法を用いて第１配線溝を所定の形状にパターニングする。その後、第１Ｃｕ４９を全面に堆積し、ＣＭＰ法を用いて第１Ｃｕ４９を平坦化する。そしてＣｕ酸化および拡散防止のため、薄いＳｉ３Ｎ４膜５０を堆積する。これは良く知られているＣｕ配線のシングルダマシン工程である。
【００２３】
次に図３のように、ＳｉＯ２膜のような第３層間絶縁膜５１を堆積し、フォトリソグラフィー法を用いて第２コンタクトホール５２を開口し、続けてフォトリソグラフィー法を用いて第２配線溝を所定の形状にパターニングする。その後、第２Ｃｕ５３を全面に堆積し、ＣＭＰ法を用いて第２Ｃｕ５３を平坦化し、Ｃｕの埋込み配線を形成する。そしてＣｕ酸化および拡散防止のため、薄いＳｉ３Ｎ４膜５４を堆積する。これは良く知られているＣｕ配線のデュアルダマシン工程である。
【００２４】
次に図４のように、ＳｉＯ２膜のような第４層間絶縁膜５５を堆積し、フォトリソグラフィー法を用いて第３コンタクトホール５６を開口し、続けてフォトリソグラフィー法を用いて第３配線溝を所定の形状にパターニングする。その後、第３Ｃｕ５７を全面に堆積し、ＣＭＰ法を用いて第３Ｃｕ５７を平坦化する。そしてＣｕ酸化および拡散防止のため、薄いＳｉ３Ｎ４膜５８を堆積する。
【００２５】
次に図５のように、ＳｉＯ２膜のような第５層間絶縁膜５９を堆積し、フォトリソグラフィー法を用いて第４コンタクトホール６０を開口し、続けてフォトリソグラフィー法を用いて第４配線溝を所定の形状にパターニングする。その後、第４Ｃｕ６１を全面に堆積し、ＣＭＰ法を用いて第４Ｃｕ６１を平坦化する。そしてＣｕ酸化および拡散防止のため、薄いＳｉ３Ｎ４膜６２を堆積する。
【００２６】
次に図６のように、ＰＳＧ膜のようなパッシベーション膜６３とＳｉ３Ｎ４膜のような第１のパッシベーション膜６４を順次堆積する。その後、フォトリソグラフィー法を用いてロジック領域の第１のパッシベーション膜６４のみを除去する。その後、水素ガス雰囲気で４００〜４５０℃程度の温度で熱処理を行い、Ｓｉ３Ｎ４膜中に含まれる水素をシリコン基板中に拡散させて、シリコンとゲート酸化膜界面のダングリングボンドを水素で終端させる（シンター工程）。
【００２７】
次に図７のように、Ｓｉ３Ｎ４膜のような第２のパッシベーション膜６５を堆積する。
【００２８】
次に図８のように、フォトリソグラフィー法を用いてボンディングパッドとなる第４Ｃｕ６１上のパッシベーション膜６３、６５をエッチングする。さらに薄いＳｉ３Ｎ４膜６２をエッチングし、ボンディングパッドを開口する。その後ボンディングパッドとなるＡｌ６６を堆積し、フォトリソグラフィー法を用いてボンディングパッドとなるＡｌ６６を所定の形状にパターニングする。断面図の右半分はＤＲＡＭ領域、左半分はロジック領域となっている。
【００２９】
本実施の形態では、図６のように、Ｓｉ３Ｎ４膜のような第１のパッシベーション膜６４を堆積した後、フォトリソグラフィー法を用いてロジック領域の第１のパッシベーション膜６４のみを除去している。その後、水素ガス雰囲気で４００〜４５０℃程度の温度で熱処理を行い、Ｓｉ３Ｎ４膜中に含まれる水素をシリコン基板中に拡散させて、シリコンとゲート酸化膜界面のダングリングボンドを水素で終端させている（シンター工程）。そのため、ＤＲＡＭ領域にのみ効果的にＳｉ３Ｎ４膜中に含まれる水素をシリコン基板中に拡散させることができる。したがって、ＤＲＡＭのポーズ特性改善のためシンター工程を長時間行う必要がなくなり、ロジック部のＭＯＳＦＥＴのホットキャリア信頼性が悪化するという問題は起こらない。すなわち、本発明による技術では、ＤＲＡＭ領域とロジック領域とではシンター工程に要求される条件が異なっていても、両者の条件を満たすことが可能となる。
（第２の実施の形態）
第２の実施の形態における半導体装置は、ＤＲＡＭ混載ロジックを４層Ｃｕ配線ＬＳＩに適用した例を、図９乃至図１５を用いて説明する。
【００３０】
まず、図９のように、シリコン基板７１上にトレンチキャパシタ７２、素子分離領域７３を形成し、さらにゲート電極７４、拡散層７５、シリサイド層７６を形成する。
【００３１】
次に図１０のように、ＢＰＳＧ膜のような第１層間絶縁膜７７を堆積し、ＣＭＰ法を用いて第１層間絶縁膜７７を平坦化する。その後フォトリソグラフィー法を用いて第１コンタクトホールを開口し、第１タングステンをコンタクトホールに埋め込む。さらにＳｉＯ２膜のような第２層間絶縁膜７８堆積し、フォトリソグラフィー法を用いて第１配線溝を所定の形状にパターニングする。その後、第１Ｃｕ７９を全面に堆積し、ＣＭＰ法を用いて第１Ｃｕ７９を平坦化する。そしてＣｕ酸化および拡散防止のため、薄いＳｉ３Ｎ４膜８０を堆積する。これは良く知られているＣｕ配線のシングルダマシン工程である。更にその後、フォトリソグラフィー法を用いて、ＤＲＡＭ領域でかつ第１配線溝をキャップしている箇所以外の薄いＳｉ３Ｎ４膜８１を除去する。
【００３２】
次に図１１のように、ＳｉＯ２膜のような第３層間絶縁膜８２を堆積し、フォトリソグラフィー法を用いて第２コンタクトホール８３を開口し、続けてフォトリソグラフィー法を用いて第２配線溝を所定の形状にパターニングする。その後、第２Ｃｕ８４を全面に堆積し、ＣＭＰ法を用いて第２Ｃｕ８４を平坦化する。そしてＣｕ酸化および拡散防止のため、薄いＳｉ３Ｎ４膜８５を堆積する。これは良く知られているＣｕ配線のデュアルダマシン工程である。更にその後、フォトリソグラフィー法を用いて、ロジック領域とメモリ領域の境近傍の領域、望ましくは、例えばＤＲＡＭ領域でかつ第２配線溝をキャップしている箇所以外の領域８６のＳｉ３Ｎ４膜を除去する。
【００３３】
次に図１２のように、ＳｉＯ２膜のような第４層間絶縁膜８７を堆積し、フォトリソグラフィー法を用いて第３コンタクトホール８８を開口し、続けてフォトリソグラフィー法を用いて第３配線溝を所定の形状にパターニングする。その後、第３Ｃｕ８９を全面に堆積し、ＣＭＰ法を用いて第３Ｃｕ８９を平坦化する。そしてＣｕ酸化および拡散防止のため、薄いＳｉ３Ｎ４膜９０を堆積する。更にその後、フォトリソグラフィー法を用いて、ロジック領域とメモリ領域の境近傍の領域、望ましくは、例えばＤＲＡＭ領域でかつ第３配線溝をキャップしている箇所以外の領域９１のＳｉ３Ｎ４膜を除去する。
【００３４】
次に図１３のように、ＳｉＯ２膜のような第５層間絶縁膜９２を堆積し、フォトリソグラフィー法を用いて第４コンタクトホール９３を開口し、続けてフォトリソグラフィー法を用いて第４配線溝を所定の形状にパターニングする。その後、第４Ｃｕ９４を全面に堆積し、ＣＭＰ法を用いて第４Ｃｕ９４を平坦化する。そしてＣｕ酸化および拡散防止のため、薄いＳｉ３Ｎ４膜９５を堆積する。更にその後、フォトリソグラフィー法を用いて、ロジック領域とメモリ領域の境近傍の領域、望ましくは、例えばＤＲＡＭ領域でかつ第４配線溝をキャップしている箇所以外の領域９６のＳｉ３Ｎ４膜を除去する。
【００３５】
次に図１４のように、ＰＳＧ膜のようなパッシベーション膜９７とＳｉ３Ｎ４膜のようなパッシベーション膜９８を順次堆積する。その後、水素ガス雰囲気で４００〜４５０℃程度の温度で熱処理を行い、Ｓｉ３Ｎ４膜中に含まれる水素をシリコン基板中に拡散させて、シリコンとゲート酸化膜界面のダングリングボンドを水素で終端させる（シンター工程）。
【００３６】
次に図１５のように、フォトリソグラフィー法を用いてボンディングパッドとなる第４Ｃｕ９４上のパッシベーション膜９７、９８をエッチングする。さらに薄いＳｉ３Ｎ４膜９６をエッチングし、ボンディングパッドを開口する。その後ボンディングパッドとなるＡｌ９９を堆積し、フォトリソグラフィー法を用いてボンディングパッドとなるＡｌ９９を所定の形状にパターニングする。断面図の右半分はＤＲＡＭ領域、左半分はロジック領域となっている。
【００３７】
本実施の形態では、図１４のように、フォトリソグラフィー法を用いて、ロジック領域とメモリ領域の境近傍の領域、望ましくは、例えばＤＲＡＭ領域でかつ第１〜４配線溝をキャップしている箇所以外の領域のＳｉ３Ｎ４膜を除去している。その後、水素ガス雰囲気で４００〜４５０℃程度の温度で熱処理を行い、Ｓｉ３Ｎ４膜中に含まれる水素をシリコン基板中に拡散させて、シリコンとゲート酸化膜界面のダングリングボンドを水素で終端させている（シンター工程）。そのため、Ｓｉ３Ｎ４膜除去部を伝ってＤＲＡＭ領域にのみ効果的にＳｉ３Ｎ４膜中に含まれる水素をシリコン基板中に拡散させることができる。したがって、ＤＲＡＭのポーズ特性改善のためのシンター工程を短時間で行うことができ、ロジック部でのＭＯＳＦＥＴのホットキャリア信頼性が悪化するという問題は起こらない。すなわち、本発明による技術では、ＤＲＡＭ領域とロジック領域とではシンター工程に要求される条件が異なっていても、両者の条件を満たすことが可能となる。（第３の実施の形態）
第３の実施の形態における半導体装置は、ＤＲＡＭ混載ロジックを４層Ｃｕ配線ＬＳＩに適用した例を、図１６乃至図２２を用いて説明する。
【００３８】
まず、  図１６のように、シリコン基板１０１上にトレンチキャパシタ１０２、素子分離領域１０３を形成し、さらにゲート電極１０４、拡散層１０５、シリサイド層１０６を形成する。
【００３９】
次に図１７のように、ＢＰＳＧ膜のような第１層間絶縁膜１０７を堆積し、ＣＭＰ法を用いて第１層間絶縁膜１０７を平坦化する。その後フォトリソグラフィー法を用いて第１コンタクトホールを開口し、第１タングステンをコンタクトホールに埋め込む。さらにＳｉＯ２膜のような第２層間絶縁膜１０８堆積し、フォトリソグラフィー法を用いて第１配線溝を所定の形状にパターニングする。その後、第１Ｃｕ１０９を全面に堆積し、ＣＭＰ法を用いて第１Ｃｕ１０９を平坦化する。そしてＣｕ酸化および拡散防止のため、薄いＳｉ３Ｎ４膜１１０を堆積する。これは良く知られているＣｕ配線のシングルダマシン工程である。同時にこの時、ＤＲＡＭ領域でかつ第１配線溝をキャップしている箇所以外にダミーの第１配線溝１１１を形成する。
【００４０】
次に図１８のように、ＳｉＯ２膜のような第３層間絶縁膜１１２を堆積し、フォトリソグラフィー法を用いて第２コンタクトホール１１３を開口し、続けてフォトリソグラフィー法を用いて第２配線溝を所定の形状にパターニングする。その後、第２Ｃｕ１１４を全面に堆積し、ＣＭＰ法を用いて第２Ｃｕ１１４を平坦化する。そしてＣｕ酸化および拡散防止のため、薄いＳｉ３Ｎ４膜１１５を堆積する。これは良く知られているＣｕ配線のデュアルダマシン工程である。同時にこの時、ＤＲＡＭ領域でかつ第２配線溝をキャップしている箇所以外にダミーの第２配線溝１１６を形成する。
【００４１】
次に図１９のように、ＳｉＯ２膜のような第４層間絶縁膜１１７を堆積し、フォトリソグラフィー法を用いて第３コンタクトホール１１８を開口し、続けてフォトリソグラフィー法を用いて第３配線溝を所定の形状にパターニングする。その後、第３Ｃｕ１１９を全面に堆積し、ＣＭＰ法を用いて第３Ｃｕ１１９を平坦化する。そしてＣｕ酸化および拡散防止のため、薄いＳｉ３Ｎ４膜１２０を堆積する。同時にこの時、ＤＲＡＭ領域でかつ第３配線溝をキャップしている箇所以外にダミーの第３配線溝１２１を形成する。
【００４２】
次に図２０のように、ＳｉＯ２膜のような第５層間絶縁膜１２２を堆積し、フォトリソグラフィー法を用いて第４コンタクトホール１２３を開口し、続けてフォトリソグラフィー法を用いて第４配線溝を所定の形状にパターニングする。その後、第４Ｃｕ１２４を全面に堆積し、ＣＭＰ法を用いて第４Ｃｕ１２４を平坦化する。そしてＣｕ酸化および拡散防止のため、薄いＳｉ３Ｎ４膜１２５を堆積する。同時にこの時、ＤＲＡＭ領域でかつ第４配線溝をキャップしている箇所以外にダミーの第４配線溝１２６を形成する。
【００４３】
次に図２１のように、ＰＳＧ膜のようなパッシベーション膜１２７とＳｉ３Ｎ４膜のようなパッシベーション膜１２８を順次堆積する。その後、水素ガス雰囲気で４００〜４５０℃程度の温度で熱処理を行い、Ｓｉ３Ｎ４膜中に含まれる水素をシリコン基板中に拡散させて、シリコンとゲート酸化膜界面のダングリングボンドを水素で終端させる（シンター工程）。
【００４４】
次に図２２のように、フォトリソグラフィー法を用いてボンディングパッドとなる第４Ｃｕ１２４上のパッシベーション膜１２７、１２８をエッチングする。さらに薄いＳｉ３Ｎ４膜１２６をエッチングし、ボンディングパッドを開口する。その後ボンディングパッドとなるＡｌ１２９を堆積し、フォトリソグラフィー法を用いてボンディングパッドとなるＡｌ１２９を所定の形状にパターニングする。断面図の右半分はＤＲＡＭ領域、左半分はロジック領域となっている。
【００４５】
本実施の形態では、図２１のように、ＤＲＡＭ領域でかつ第１〜４配線溝をキャップしている箇所以外にダミーの第１〜４配線溝を配線層を貫通するように形成している。その後、水素ガス雰囲気で４００〜４５０℃程度の温度で熱処理を行い、Ｓｉ３Ｎ４膜中に含まれる水素をシリコン基板中に拡散させて、シリコンとゲート酸化膜界面のダングリングボンドを水素で終端させている（シンター工程）。そのため、ダミーの第１〜４配線溝を伝ってＤＲＡＭ領域にのみ効果的にＳｉ３Ｎ４膜中に含まれる水素をシリコン基板中に拡散させることができる。したがって、ＤＲＡＭのポーズ特性改善のためのシンター工程を短時間で行うことができ、ロジック部でのＭＯＳＦＥＴのホットキャリア信頼性が悪化するという問題は起こらない。すなわち、本発明による技術では、ＤＲＡＭ領域とロジック領域とではシンター工程に要求される条件が異なっていても、両者の条件を満たすことが可能となる。
【００４６】
尚、第１乃至第３の実施の形態の説明に用いた材料や数値は、これに限定されるものではない。拡散防止膜としては、Ｓｉ３Ｎ４以外にもＳｉＣやこれらを主成分とする膜等も適用できる。また、本実施の形態は、ＤＲＡＭ以外のメモリに対しても適用される。さらに、上記第１、第２、第３の実施の形態を適宜組み合わせた構造にすることにより、さらに効果的にメモリ領域にのみ水素をシリコン基板中に拡散させることができる。その他、この発明の要旨を変えない範囲において、種々変形実施可能なことはもちろんである。
【００４７】
【発明の効果】
本発明の半導体装置では、メモリ領域とロジック領域とでシンター工程に要求される条件が異なっていても、両者の条件を満たすことができる。
【図面の簡単な説明】
【図１】第１の実施の形態における半導体装置の製造工程を示す断面図。
【図２】第１の実施の形態における半導体装置の製造工程を示す断面図。
【図３】第１の実施の形態における半導体装置の製造工程を示す断面図。
【図４】第１の実施の形態における半導体装置の製造工程を示す断面図。
【図５】第１の実施の形態における半導体装置の製造工程を示す断面図。
【図６】第１の実施の形態における半導体装置の製造工程を示す断面図。
【図７】第１の実施の形態における半導体装置の製造工程を示す断面図。
【図８】第１の実施の形態における半導体装置の製造工程を示す断面図。
【図９】第２の実施の形態における半導体装置の製造工程を示す断面図。
【図１０】第２の実施の形態における半導体装置の製造工程を示す断面図。
【図１１】第２の実施の形態における半導体装置の製造工程を示す断面図。
【図１２】第２の実施の形態における半導体装置の製造工程を示す断面図。
【図１３】第２の実施の形態における半導体装置の製造工程を示す断面図。
【図１４】第２の実施の形態における半導体装置の製造工程を示す断面図。
【図１５】第２の実施の形態における半導体装置の製造工程を示す断面図。
【図１６】第３の実施の形態における半導体装置の製造工程を示す断面図。
【図１７】第３の実施の形態における半導体装置の製造工程を示す断面図。
【図１８】第３の実施の形態における半導体装置の製造工程を示す断面図。
【図１９】第３の実施の形態における半導体装置の製造工程を示す断面図。
【図２０】第３の実施の形態における半導体装置の製造工程を示す断面図。
【図２１】第３の実施の形態における半導体装置の製造工程を示す断面図。
【図２２】第３の実施の形態における半導体装置の製造工程を示す断面図。
【図２３】従来技術による半導体装置の製造工程を示す断面図。
【図２４】従来技術による半導体装置の製造工程を示す断面図。
【図２５】従来技術による半導体装置の製造工程を示す断面図。
【図２６】従来技術による半導体装置の製造工程を示す断面図。
【図２７】従来技術による半導体装置の製造工程を示す断面図。
【図２８】従来技術による半導体装置の製造工程を示す断面図。
【図２９】従来技術による半導体装置の製造工程を示す断面図。
【符号の説明】
４１…シリコン基板
４２…トレンチキャパシタ
４３…素子分離領域
４４…ゲート電極
４５…拡散層
４６…シリサイド層
４７…第１層間絶縁膜
４８…第２層間絶縁膜
４９…第１Ｃｕ
５０…Ｓｉ３Ｎ４膜
５１…第３層間絶縁膜
５２…第２コンタクトホール
５３…第２Ｃｕ
５４…Ｓｉ３Ｎ４膜
５５…第４層間絶縁膜
５６…第３コンタクトホール
５７…第３Ｃｕ
５８…Ｓｉ３Ｎ４膜
５９…第５層間絶縁膜
６０…第４コンタクトホール
６１…第４Ｃｕ
６２…Ｓｉ３Ｎ４膜
６３…ＰＳＧ膜等のパッシベーション膜
６４…Ｓｉ３Ｎ４膜等の第１のパッシベーション膜
６５…Ｓｉ３Ｎ４膜等の第２のパッシベーション膜
６６…Ａｌ
【図１】
2004311902.tif 000003
【図２】
2004311902.tif 000004
【図３】
2004311902.tif 000005
【図４】
2004311902.tif 000006
【図５】
2004311902.tif 000007
【図６】
2004311902.tif 000008
【図７】
2004311902.tif 000009
【図８】
2004311902.tif 000010
【図９】
2004311902.tif 000011
【図１０】
2004311902.tif 000012
【図１１】
2004311902.tif 000013
【図１２】
2004311902.tif 000014
【図１３】
2004311902.tif 000015
【図１４】
2004311902.tif 000016
【図１５】
2004311902.tif 000017
【図１６】
2004311902.tif 000018
【図１７】
2004311902.tif 000019
【図１８】
2004311902.tif 000020
【図１９】
2004311902.tif 000021
【図２０】
2004311902.tif 000022
【図２１】
2004311902.tif 000023
【図２２】
2004311902.tif 000024
【図２３】
2004311902.tif 000025
【図２４】
2004311902.tif 000026
【図２５】
2004311902.tif 000027
【図２６】
2004311902.tif 000028
【図２７】
2004311902.tif 000029
【図２８】
2004311902.tif 000030
【図２９】
2004311902.tif 000031