(57)【要約】【課題】基準電圧を生成、出力する基準電圧回路及び発振回路に関し、小さい消費電流で、かつ、小さいスペースで雑音の影響の小さい基準電圧が得られる基準電圧回路及び発振回路を提供することを目的とする。【解決手段】本発明は、基準電圧を生成する基準電圧生成回路（４１）と、出力電圧と基準電圧生成回路（４１）で生成された基準電圧との差分に応じて、出力電圧が一定になるように出力電圧を制御する増幅回路（４２、４３）とを有し、基準電圧生成回路（４１）は、ＭＯＳ構造の電界効果トランジスタ（Ｍ１１〜Ｍ１４）を含み、増幅回路（４２、４３）は、バイポーラトランジスタ（Ｑ１１〜Ｑ１７）を含む構成とされたことを特徴とする。【選択図】  図３
2004302999.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧を生成する基準電圧生成回路と、
出力電圧と前記基準電圧生成回路で生成された基準電圧との差分に応じて、出力電圧が一定になるように出力電圧を制御する増幅回路とを有し、
前記基準電圧生成回路は、ＭＯＳ構造の電界効果トランジスタにより基準電圧を生成し、
前記増幅回路は、バイポーラトランジスタを含む構成とされたことを特徴とする基準電圧回路。
【請求項２】
前記基準電圧生成回路は、電源電圧により駆動され、定電流を出力する第１のＭＯＳ電界効果トランジスタと、
前記第１のＭＯＳ電界効果トランジスタで生成された定電流がゲート−ソース間に供給され、ゲート−ソース間に基準電圧を発生する第２のＭＯＳ電界効果トランジスタとを含むことを特徴とする請求項１記載の基準電圧回路。
【請求項３】
前記第１のＭＯＳ電界効果トランジスタは、ディプリーション型ＭＯＳ電界効果トランジスタから構成され、
前記第２のＭＯＳ電界効果トランジスタは、エンハンスメント型ＭＯＳ電界効果トランジスタから構成されたことを特徴とする請求項２記載の基準電圧回路。
【請求項４】
前記増幅回路は、前記基準電圧生成回路で生成された基準電圧と出力電圧に応じた電圧との差分を出力する差動増幅回路と、
前記差動増幅回路の出力差分に応じて前記出力電圧が所定の電圧となるように制御する出力回路とを有することを特徴とする請求項１乃至３のいずれか一項記載の差動増幅回路。
【請求項５】
前記増幅回路は、前記基準電圧生成回路で生成された基準電圧に応じて駆動電流を生成する電流生成回路を有することを特徴とする請求項１乃至４のいずれか一項記載の基準電圧回路。
【請求項６】
制御電圧に応じた周波数で発振する発振手段と、前記制御電圧を前記発振手段の発振周波数が所定の周波数となるように補正するための補正信号を生成する補正手段とを有し、かつ、前記補正手段は前記補正信号の直流成分を調整する基準電圧を生成する基準電圧回路を有する発振回路において、
前記基準電圧回路は、基準電圧を生成する基準電圧生成回路と、出力電圧と前記基準電圧生成回路で生成された基準電圧との差分に応じて、出力電圧が一定になるように出力電圧を制御する増幅回路とを有し、
前記基準電圧生成回路は、ＭＯＳ構造の電界効果トランジスタから構成され、
前記増幅回路は、バイポーラトランジスタを含む構成とされたことを特徴とする発振回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は  基準電圧生成回路及び発振回路に係り、特に、基準電圧を生成、出力する基準電圧回路及び発振回路に関する。
【０００２】
【従来の技術】
近年、通信技術の発達にともない、使用できる電波の周波数帯域が狭帯域化している。このため、通信機器などに搭載される発振回路の発振出力の周波数には高精度化が求められている。しかし、発振回路に用いられる振動子は温度に応じて振動の特性が変化する、いわゆる、温度特性を有している。
【０００３】
このため、発振回路では振動子の発振周波数の変化により発振周波数が変化しないように温度補正を行なっていた（例えば、特許文献１参照）。
【０００４】
このとき、水晶の発振周波数ｆは、
ｆ＝αＴ＾３＋βＴ＋γ                        …（１）
で近似される温度特性を有する。
【０００５】
式（１）に示すような温度特性を補正するために、補正回路では直流成分であるγ成分を基準電圧回路により実現し、β成分を温度センサにより実現し、α成分を所望の３次元関数を発生する３次元関数発生回路により実現していた。
【０００６】
このとき、基準電圧回路をＩＣ（ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）化する際には、通常バイポーラトランジスタのベース−エミッタのＰＮ接合を利用して基準電圧を生成していた。
【０００７】
図５に従来の基準電圧回路の一例の回路構成図を示す。
【０００８】
基準電圧回路１００は、トランジスタＱ１１１〜Ｑ１１９、抵抗Ｒ１１１〜１１６から構成される基準電圧生成回路１１１、トランジスタＱ１２１〜Ｑ１２６、抵抗Ｒ１２１、Ｒ１２２から構成される差動増幅回路１１２、トランジスタＱ１３１、Ｑ１３２、抵抗Ｒ１３１〜Ｒ１３３から構成される出力回路１１３を含む構成とされている。
【０００９】
基準電圧生成回路１１１は、電源電圧Ｖｃｃにより起動された後、出力基準電圧ＶＲＥＦにより駆動される。基準電圧生成回路１１１は、トランジスタＱ１１１とトランジスタＱ１１２とを１：ｎとすることにより発生するトランジスタのベースエミッタ間電圧ΔＶＢＥをトランジスタＱ１１２、抵抗Ｒ１１４、Ｒ１１３で増幅し、さらに、他のトランジスタＱ１１３〜１１９及び抵抗Ｒ１１５、Ｒ１１６により増幅することにより、ノードＡに略１．２〔Ｖ〕の基準電圧Ｖｒｅｆを発生している。差動増幅回路１１２、出力回路１１３は、出力電圧ＶＲＥＦが基準電圧生成回路１１１で生成された基準電圧Ｖｒｅｆになるように出力電圧ＶＲＥＦを制御する。したがって、基準電圧生成回路１１１で生成される基準電圧Ｖｒｅｆは、高精度にする必要があった。
【００１０】
【発明が解決しようとする課題】
しかるに、図５に示す基準電圧回路１００では、トランジスタＱ１１１のベースから見たノードＡのゲインは非常に高くなる。この結果、トランジスタＱ１１１に発生するノイズがゲイン倍されることになり、ノイズ量は大きくなる。これを低減するためには、トランジスタＱ１１１とトランジスタＱ１１２との比を大きくとること、及び、抵抗Ｒ１１４で発生する熱雑音を小さくするために抵抗Ｒ１１４を小さくする必要があった。この結果、トランジスタＱ１１２に流す電流を大きくする必要が生じる。
【００１１】
以上により、トランジスタＱ１１２のサイズが大きくなり、よって、チップ面積が大きくなり、また、トランジスタＱ１１２に流す電流が大きくすることにより消費電流が大きくなるなどの課題が生じていた。
【００１２】
本発明は上記の点に鑑みてなされたもので、小さい消費電流で、かつ、小さいスペースで雑音の影響の小さい基準電圧が得られる基準電圧回路及び発振回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明は、基準電圧を生成する基準電圧生成回路（４１）と、出力電圧と基準電圧生成回路（４１）で生成された基準電圧との差分に応じて、出力電圧が一定になるように出力電圧を制御する増幅回路（４２、４３）とを有し、基準電圧生成回路（４１）は、ＭＯＳ構造の電界効果トランジスタ（Ｍ１１、Ｍ１２）を含み、増幅回路（４２、４３）は、バイポーラトランジスタ（Ｑ１１〜Ｑ１７）を含む構成とされたことを特徴とする。
【００１４】
本発明によれば、ＭＯＳ電界効果トランジスタ（Ｍ１１、Ｍ１２）から構成される基準電圧生成回路（４１）により基準電圧を生成することにより、低消費電流で、精度のよく基準電圧が生成でき、バイポーラトランジスタ（Ｑ１１〜Ｑ１７）を含む増幅回路（４２、４３）により基準電圧生成回路（４１）で生成された基準電圧に基づいて出力基準電圧を生成することにより、小さいサイズで基準電圧を所望の出力電圧に変換できるため、小さいスペースで、安定した出力基準電圧を得ることができる。
【００１５】
また、本発明によれば、ＭＯＳ電界効果トランジスタ（Ｍ１１、Ｍ１２）から構成される基準電圧生成回路（４１）により基準電圧を生成し、バイポーラトランジスタ（Ｑ１１〜Ｑ１７）から構成される増幅回路（４２、４３）により補正信号の直流成分を調整するための出力基準電圧を得ることにより、補正信号を安定化できるため、安定した発振出力を得ることができる。
【００１６】
なお、上記参照符号はあくまでも参考であり、これによって請求の範囲を限定しようとするものではない。
【００１７】
【発明の実施の形態】
図１は本発明の一実施例の回路構成図を示す。
【００１８】
本実施例の発振回路１は、電圧制御発振回路１１、補正回路１２を含む構成とされている。
【００１９】
電圧制御発振回路１１は、例えば、電圧制御水晶発振回路から構成されており、制御電圧に応じて出力発振周波数が変化する構成とされている。
【００２０】
図２は電圧制御発振回路１１のブロック構成図を示す。
【００２１】
電圧制御発振回路１１は、発振子２１、インバータ２２、帰還抵抗Ｒｆ、直流カット用コンデンサＣ１、Ｃ２、可変容量ダイオードＣｖ１、Ｃｖ２、バッファアンプ２３を含む構成とされている。
【００２２】
発振子２１は、例えば、水晶発振子から構成されており、インバータ２２に並列に接続されている。また、帰還抵抗Ｒｆは、インバータ２２に並列に接続されている。水晶発振子２１、インバータ２２、帰還抵抗Ｒｆからなる並列回路の一端には、コンデンサＣ１を介して可変容量ダイオードＣｖ１が逆極性に接続されている。また、水晶発振子２１、インバータ２２、帰還抵抗Ｒｆからなる並列回路の他端には、コンデンサＣ２を介して可変容量ダイオードＣｖ２が逆極性に接続されている。  可変容量ダイオードＣｖ１のアノードには、入力抵抗Ｒｉｎ１を介して制御電圧Ｖｃｎｔが印加され、可変容量ダイオードＣｖ２のアノードには、入力抵抗Ｒｉｎ２を介して制御電圧Ｖｃｎｔが印加される。可変容量ダイオードＣｖ１、Ｃｖ２は、制御電圧Ｖｃｎｔに応じて容量が変化する。これによって、水晶発振子２１の容量成分が変化するため、制御電圧に応じた発振周波数で発振する。また、インバータ２２の電源は、電源電圧の変動により発振周波数が変動しないよう、基準電圧回路から供給されるのが一般的である。
【００２３】
また、水晶発振子２１、インバータ２２、帰還抵抗Ｒｆの並列回路の他端は、バッファアンプ２３を介して出力端子Ｔｏｕｔに接続されている。バッファアンプ２３は、水晶発振子２１、インバータ２２、帰還抵抗Ｒｆの並列回路の他端に発生する発振信号を増幅して出力端子Ｔｏｕｔに供給する。
【００２４】
このとき、電圧制御発振回路１１の発振周波数は、式（１）に示すような式で近似される温度特性を有する。
【００２５】
補正回路１２は、この発振周波数の温度特性を補正し、発振周波数の温度依存性を低減し、一定の発振周波数を出力するための回路である。
【００２６】
補正回路１２は、基準電圧回路３１、温度センサ３２、３次関数発生回路３３、コンダクタンスアンプ３４〜３６、加算器３７から構成される。
【００２７】
基準電圧回路３１は、基準電圧ＶＲＥＦを発生する回路である。基準電圧回路３１により式（１）のγ成分が調整される。
【００２８】
ここで、基準電圧回路３１について説明する。
【００２９】
図３は基準電圧回路３１の回路構成図を示す。
【００３０】
基準電圧回路３１は、基準電圧生成回路４１、差動増幅回路４２、出力回路４３を含む構成とされている。
【００３１】
基準電圧生成回路４１は、ＭＯＳ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造のトランジスタＭ１１、Ｍ１２から構成される。
【００３２】
ＭＯＳトランジスタＭ１１は、定電流性に優れたディプリーション型ＮＭＯＳ電界効果トランジスタから構成されている。ＭＯＳトランジスタＭ１１は、電源電圧Ｖｃｃにより駆動され、定電流を出力する。ＭＯＳトランジスタＭ１２は、エンハンスメント型ＮＭＯＳ電界効果トランジスタから構成されている。ＭＯＳトランジスタＭ１２は、ＭＯＳトランジスタＭ１１の出力定電流に応じて駆動され、そのゲート−ソース間電圧ＶＧＳに基準電圧が生成され、出力する。
【００３３】
なお、ＭＯＳトランジスタには、一般にショットノイズが存在しない。このため、ＭＯＳトランジスタでは、オン抵抗の熱雑音とフリッカ雑音がノイズとしてなる。また、ＭＯＳトランジスタのフリッカ雑音は、ＭＯＳトランジスタのゲート面積に反比例して現象することが一般に知られている。
【００３４】
また、従来の回路と異なり、熱電圧ＶＴが直接基準として使用されるため低雑音化が可能となる。したがって、バイポーラトランジスタを使用する場合に比べて低雑音化が可能となる。
【００３５】
基準電圧生成回路４１は、ＭＯＳトランジスタから構成されおり、生成される基準電圧Ｖｒｅｆは、約１．２〔Ｖ〕と低いレベルとなる。一方、電圧制御発振回路１１で安定した発振を行なうには、２〔Ｖ〕程度の電圧が必要となる。このため、基準電圧生成回路４１で生成された基準電圧を電圧制御発振回路１１で駆動するのに最適な電圧にするために後段の差動増幅回路４２及び出力回路４３が挿入される。
【００３６】
次に差動増幅回路４２について説明する。
【００３７】
差動増幅回路４２は、基準電圧生成回路４１で生成された基準電圧を増幅する回路で、バイポーラトランジスタＱ１１〜Ｑ１５、及び、ＭＯＳトランジスタＭ１３、Ｍ１４を含む構成とされている。
【００３８】
バイポーラトランジスタＱ１１はＮＰＮトランジスタから構成され、ベースに基準電圧生成回路４１で生成された基準電圧が印加されており、コレクタから基準電圧に応じた電流を引き込む。トランジスタＱ１２はＮＰＮトランジスタから構成され、ベースに出力基準電圧ＶＲＥＦに応じた電圧が印加されており、コレクタから出力基準電圧に応じた電流を引き込む。なお、バイポーラトランジスタＱ１１、Ｑ１２のエミッタは、基準電圧生成回路４１のＭＯＳトランジスタＭ１３のドレインに共通に接続されている。このため、バイポーラトランジスタＱ１１のエミッタ電流とバイポーラトランジスタＱ１２のエミッタ電流との和は常に一定とされている。
【００３９】
また、バイポーラトランジスタＱ１３、Ｑ１４はカレントミラー回路を構成しており、バイポーラトランジスタＱ１４のコレクタ電流に応じた電流がバイポーラトランジスタＱ１３のコレクタから出力される。
【００４０】
バイポーラトランジスタＱ１５は、バイポーラトランジスタＱ１１のコレクタとバイポーラトランジスタＱ１３のコレクタとの接続点に接続されている。バイポーラトランジスタＱ１５はバイポーラトランジスタＱ１３のコレクタ電位に応じた電流をエミッタから出力する。バイポーラトランジスタＱ１５のエミッタからは、ＭＯＳトランジスタＭ１４から電流が引き込まれている。
【００４１】
なお、ＭＯＳトランジスタＭ１３、Ｍ１４は、エンハンスメント型ＮＭＯＳトランジスタから構成され、差動増幅回路４２の電流源として用いられており、ＭＯＳトランジスタＭ１１、Ｍ１２で生成された基準電圧に応じた電流を差動増幅回路４２から引き込む。
【００４２】
なお、バイポーラトランジスタＱ１５のエミッタとＭＯＳトランジスタＭ１４のドレインとの接続点の電位が出力回路４３に供給される。バイポーラトランジスタＱ１５のエミッタとＭＯＳトランジスタＭ１４のドレインとの接続点の電位は、基準電圧生成回路４１で生成された基準電圧と、出力回路４３から出力される出力基準電圧ＶＲＥＦを抵抗Ｒ１２と抵抗Ｒ１３とで分圧した電圧との差に応じた電圧が出力される。
【００４３】
次に出力回路４３について説明する。
【００４４】
出力回路４３は、バイポーラトランジスタトランジスタＱ１６、Ｑ１７、抵抗Ｒ１１〜Ｒ１３を含む構成とされている。
【００４５】
トランジスタＱ１６は、ＰＮＰトランジスタから構成されており、ベースが差動増幅回路４２の出力となるバイポーラトランジスタＱ１５のエミッタに接続されている。トランジスタＱ１６はバイポーラトランジスタＱ１５のエミッタ電流が増加したときに、エミッタから引き込む電流を低減させ、バイポーラトランジスタＱ１５のエミッタ電流が低減したときに、エミッタから引き込む電流を増加させる。
【００４６】
バイポーラトランジスタＱ１６のエミッタには、抵抗Ｒ１１を介して電源電圧Ｖｃｃが印加されている。バイポーラトランジスタＱ１６のエミッタと抵抗Ｒ１１との接続点には、バイポーラトランジスタＱ１７のベースが接続されている。
【００４７】
バイポーラトランジスタＱ１７は、ＰＮＰトランジスタから構成されており、バイポーラトランジスタＱ１６のエミッタと抵抗Ｒ１１との接続点の電位が低下すると、コレクタ電流を増加させ、バイポーラトランジスタＱ１６のエミッタと抵抗Ｒ１１との接続点の電位が上昇すると、コレクタ電流を低減させる。バイポーラトランジスタＱ１７のコレクタは抵抗Ｒ１２、Ｒ１３からなる直列回路を介して接地されており、バイポーラトランジスタＱ１７のコレクタと抵抗Ｒ１２との接続点から出力基準電圧ＶＲＥＦが出力される。また、抵抗Ｒ１２と抵抗Ｒ１３との接続点には、出力基準電圧ＶＲＥＦに応じた電圧が発生する。抵抗Ｒ１２と抵抗Ｒ１３との接続点は、差動増幅回路４２のバイポーラトランジスタＱ１２のベースに接続されている。
【００４８】
また、例えば、出力回路４３の抵抗Ｒ１２をトリミングすることによりＭＯＳトランジスタＭ１１、Ｍ１２のばらつきを調整できる。なお、他の抵抗Ｒ１３を調整するようにしてもよい。
【００４９】
以上のように、差動増幅回路４２によりＭＯＳトランジスタＭ１１、Ｍ１２で生成された基準電圧Ｖｒｅｆと出力基準電圧ＶＲＥＦに応じた電圧との差電圧が検出され、出力回路４３により検出された差電圧に応じて出力基準電圧ＶＲＥＦが所定の電圧となるように制御される。
【００５０】
なお、本実施例の基準電圧回路３１では、基準電圧生成回路４１をＭＯＳトランジスタから構成することにより低電圧で駆動でき、かつ、基準電圧Ｖｒｅｆの精度を向上させることが可能となる。また、差動増幅回路４２、出力回路４３をバイポーラトランジスタで構成することにより、ＭＯＳトランジスタで構成する場合に比べて省スペースで回路を実現できる。したがって、本実施例の基準電圧回路３１はＩＣ化に適した回路構成である。
【００５１】
また、温度センサ３２は、基準電圧回路３１から出力された基準電圧ＶＲＥＦにより駆動され、温度に対して１次関数となる出力を発生する。温度センサ３２の出力により式（１）のβ成分が調整される。
【００５２】
さらに、３次関数発生回路３３は、温度センサ３２の出力を３次関数的に変化させて出力する回路である。３次関数発生回路３３の出力により、式（１）のα成分が調整される。
【００５３】
基準電圧回路３１で発生した基準電圧Ｖｒｅｆは、コンダクタンスアンプ３４によりゲイン調整された後、加算器３７に供給される。また、温度センサ３２の出力は、コンダクタンスアンプ３５によりゲイン調整された後、加算器３７に供給される。３次関数発生回路３３の出力は、コンダクタンスアンプ３６によりゲイン調整された後、加算器３７に供給される。
【００５４】
加算器３７は、コンダクタンスアンプ３４の出力とコンダクタンスアンプ３５の出力とコンダクタンスアンプ３６の出力とを加算して出力する。加算器３７の出力は、式（１）の温度に応じた周波数変動を補正する信号となる。加算器３７の出力は、電圧制御発振回路１１に制御電圧として供給される。
【００５５】
以上、本実施例によれば、基準電圧回路３１により安定した基準電圧が得られ、これによって補正信号が生成されるため、安定な補正信号を生成でき、これによって、発振周波数を安定化に動作させることができる。よって、電圧制御発振回路１１で発振される発振出力を安定化させることが可能となる。
【００５６】
図４は基準電圧回路３１の変形例の回路構成図を示す。同図中、図３と同一構成部分には同一符号を付し、その説明は省略する。
【００５７】
本変形例の基準電圧回路５１は、基準電圧生成回路６１及び差動増幅回路６２の構成が図３とは相違する。本変形例の基準電圧生成回路６１は、ＭＯＳトランジスタＭ１１、Ｍ１２に加えて、ＭＯＳトランジスタＭ２１、Ｍ２２を追加した構成とされている。なお、本変形例の基準電圧生成回路６１では、ＭＯＳトランジスタＭ１１、Ｍ１２は出力基準電圧ＶＲＥＦにより駆動される。
【００５８】
また、ＭＯＳトランジスタＭ２１は、ディプリーション型ＮＭＯＳ電界効果トランジスタから構成され、ＭＯＳトランジスタＭ２２はエンハンスメント型ＮＭＯＳ電界効果トランジスタから構成されている。ＭＯＳトランジスタＭ２１、Ｍ２２は、ＭＯＳトランジスタＭ１１、Ｍ１２と同様な構成とされており、電源電圧Ｖｃｃにより駆動され、基準電圧Ｖｒｅｆを発生する。さらに、ＭＯＳトランジスタＭ２１、Ｍ２２は、電源電圧Ｖｃｃの投入時に回路を起動するための起動電源を構成している。
【００５９】
また、本変形例の差動増幅回路６２は、ＭＯＳトランジスタＭ２３が追加された構成とされている。ＭＯＳトランジスタＭ２３は、エンハンスメント型ＮＭＯＳ電界効果トランジスタから構成され、ドレイン−ソース間がＭＯＳトランジスタＭ１４に並列に接続されており、ＭＯＳトランジスタＭ２１、Ｍ２２で生成される基準電圧Ｖｒｅｆに応じた電流をトランジスタＱ１６のベースから引き込む構成とされている。
【００６０】
起動時には、ＭＯＳトランジスタＭ２３がＭＯＳトランジスタＭ２１、Ｍ２２により駆動され、トランジスタＱ１６のベースから電流が引き込まれ、出力回路４３が起動する。出力回路４３が起動することにより、出力基準電圧ＶＲＥＦが発生する。
【００６１】
出力基準電圧ＶＲＥＦが発生することによりＭＯＳトランジスタＭ１１、Ｍ１２が起動され、基準電圧Ｖｒｅｆを発生する。発生した基準電圧Ｖｒｅｆにより、ＭＯＳトランジスタＭ１３、Ｍ１４が起動し、差動増幅回路６２が起動する。
【００６２】
本変形例によれば、ＭＯＳトランジスタＭ１１、Ｍ１２を出力基準電圧ＶＲＥＦにより駆動することにより、電源電圧Ｖｃｃの変動の影響を低減できるため、ＭＯＳトランジスタＭ１１、Ｍ１２で生成される基準電圧Ｖｒｅｆを安定化することができ、よって、ＭＯＳトランジスタＭ１１、Ｍ１２で生成される基準電圧Ｖｒｅｆに基づいて生成される出力基準電圧ＶＲＥＦを安定化することができる。
【００６３】
また、本変形例では、ＭＯＳトランジスタＭ２１、Ｍ２２は、起動に用いられるだけであるため、ＭＯＳトランジスタＭ１１、Ｍ１２に比べてサイズ及び電流を小さく設定できる。このため、基準電圧生成回路６１のサイズを増加させずに出力基準電圧ＶＲＥＦを安定化することが可能となる。
【００６４】
なお、本実施例では、差動増幅回路４２、６２の電流源を構成するトランジスタＭ１３、Ｍ１４、Ｍ２３をＭＯＳ構造のトランジスタで構成したが、これに限定されるものではなく、バイポーラトランジスタで構成するようにしてもよく、要は基準電圧生成回路４１、６１をＭＯＳ構造のトランジスタで構成すれば、省スペースで出力基準電圧を安定化することが可能である。
【００６５】
【発明の効果】
上述の如く、本発明によれば、ＭＯＳ電界効果トランジスタから構成される基準電圧生成回路により基準電圧を生成することにより、低消費電流、省スペースで、精度のよく基準電圧が生成でき、バイポーラトランジスタから構成される増幅回路により基準電圧生成回路で生成された基準電圧に基づいて出力基準電圧を生成することにより、小さいサイズで基準電圧を所望の出力電圧に変換できるため、小さいスペースで、安定した出力基準電圧を得ることができるなどの特長を有する。
【００６６】
また、本発明によれば、ＭＯＳ電界効果トランジスタから構成される基準電圧生成回路により基準電圧を生成し、バイポーラトランジスタから構成される増幅回路により補正信号の直流成分を調整するための出力基準電圧を得ることにより、補正信号を安定化できるため、安定した発振出力を得ることができるなどの特長を有する。
【図面の簡単な説明】
【図１】本発明の一実施例の回路構成図である。
【図２】電圧制御発振回路１１のブロック構成図である。
【図３】基準電圧生成回路１３の回路構成図である。
【図４】基準電圧生成回路１３の変形例の回路構成図である。
【図５】従来の基準電圧回路の一例の回路構成図である。
【符号の説明】
１  発振回路
１１  電圧制御発振回路、１２  補正回路
２１  発振子、２２  インバータ、２３  出力アンプ
３１、５１  基準電圧回路、３２  温度センサ、３３  ３次関数発生回路
３４、３５、３６  アンプ、３７  加算器
４１、６１  基準電圧生成回路  ４２  差動増幅回路、４３  出力回路
Ｍ１１〜Ｍ１４、Ｍ２１〜Ｍ２３  ＭＯＳトランジスタ
Ｑ１１〜Ｑ１７  バイポーラトランジスタ、Ｒ１１〜Ｒ１３  抵抗
Ｖｒｅｆ  基準電圧、ＶＲＥＦ  出力基準電圧
【図１】
2004302999.tif 000003
【図２】
2004302999.tif 000004
【図３】
2004302999.tif 000005
【図４】
2004302999.tif 000006
【図５】
2004302999.tif 000007