(57)【要約】【課題】本発明は、回路設計において短い処理時間で終了することが可能であり且つきめ細かな遅延調整が可能な遅延調整処理方法及び遅延調整処理システムを提供することを目的とする。【解決手段】遅延調整処理方法は、レイアウトから配線抵抗及び配線容量の情報を抽出し、ノード、抵抗、及び容量が接続されたＲＣラダーを生成する配線抵抗・容量抽出段階と、ＲＣラダーにおいてセルの挿入、削除、リサイズ、及び移動の少なくとも１つの処理が可能か否かを判断し可能であれば処理をＲＣラダーに施すディレイ調整段階と、処理を実行した後のＲＣラダーに基づき遅延計算を実行する遅延計算段階を含む。【選択図】図２
2004172197.tif 000002
【特許請求の範囲】
【請求項１】
レイアウトから配線抵抗及び配線容量の情報を抽出し、ノード、抵抗、及び容量が接続されたＲＣラダーを生成する配線抵抗・容量抽出段階と、
該ＲＣラダーにおいてセルの挿入、削除、リサイズ、及び移動の少なくとも１つの処理が可能か否かを判断し可能であれば該処理を該ＲＣラダーに施すディレイ調整段階と、
該処理を実行した後のＲＣラダーに基づき遅延計算を実行する遅延計算段階を含むことを特徴とする遅延調整処理方法。
【請求項２】
該ディレイ調整段階と該遅延計算段階とを繰り返すことを特徴とする請求項１記載の遅延調整処理方法。
【請求項３】
該遅延計算の結果が所望の条件を満足するか否かを判断する判定段階と、
該判定段階により該所望の条件を満足すると判断される場合に該ＲＣラダーに施した該処理を該レイアウトに反映させるレイアウト反映段階を更に含むことを特徴とする請求項２記載の遅延調整処理方法。
【請求項４】
配線抵抗・容量抽出段階を一度しか実行しないことを特徴とする請求項１記載の遅延調整処理方法。
【請求項５】
該セルの挿入位置は該ＲＣラダーの該ノードに限定されていることを特徴とする請求項１記載の遅延調整処理方法。
【請求項６】
ディレイ調整段階は、該セルの挿入、リサイズ、又は移動が、該レイアウトの物理的な配置の制限内で実行可能であるか否かを判断することで、該処理が可能か否かを判断することを特徴とする請求項１記載の遅延調整処理方法。
【請求項７】
該レイアウトの平面を配置不可能領域と配置可能領域とに区分けした情報に基づいて、該セルの挿入、リサイズ、又は移動が実行可能であるか否かを判断することを特徴とする請求項１記載の遅延調整処理方法。
【請求項８】
レイアウトから配線抵抗及び配線容量の情報を抽出し、ノード、抵抗、及び容量が接続されたＲＣラダーを生成する配線抵抗・容量抽出ユニットと、
該ＲＣラダーにおいてセルの挿入、削除、リサイズ、及び移動の少なくとも１つの処理が可能か否かを判断し可能であれば該処理を該ＲＣラダーに施すディレイ調整ユニットと、
該処理を実行した後のＲＣラダーに基づき遅延計算を実行する遅延計算ユニットを含むことを特徴とする遅延調整処理システム。
【請求項９】
該遅延計算の結果が所望の条件を満足するか否かを判断する判定ユニットと、
該判定段階により該所望の条件を満足すると判断される場合に該ＲＣラダーに施した該処理を該レイアウトに反映させるレイアウト反映ユニットを更に含むことを特徴とする請求項８記載の遅延調整処理システム。
【請求項１０】
レイアウトから配線抵抗及び配線容量の情報を抽出し、ノード、抵抗、及び容量が接続されたＲＣラダーを生成する配線抵抗・容量抽出段階と、該ＲＣラダーにおいてセルの挿入、削除、リサイズ、及び移動の少なくとも１つの処理が可能か否かを判断し可能であれば該処理を該ＲＣラダーに施すディレイ調整段階と、
該処理を実行した後のＲＣラダーに基づき遅延計算を実行する遅延計算段階
をコンピュータに実行させることを特徴とするコンピュータプログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に論理回路設計方法及び論理回路設計システムに関し、詳しくは、論理回路レイアウトにおいて遅延を調整する遅延調整処理方法及び遅延調整処理システムに関する。
【従来の技術】
従来の論理設計のディレイ調整においては、レイアウト設計後にタイミング検証を行い、このタイミング検証で問題が発見されると、タイミングに問題がある回路部分のレイアウトを変更する。レイアウト変更後に再びタイミング検証を行い、このタイミング検証でまた問題が発見されれば、問題がある回路部分のレイアウトを変更する。このようにタイミング検証及びレイアウト変更を繰り返すことによって、タイミング違反がなくなるように論理回路の設計に関して収束を図っていた。
【０００２】
図１は、従来のディレイ調整処理の流れを示すフローチャートである。
【０００３】
図１において、ステップＳＴ１で、設計対象の論理回路のレイアウトを作成する。作成されたレイアウトは、各セルの配置及びセル間の配線を含むものである。
【０００４】
ステップＳＴ２で、セルの挿入／削除／リサイズ／移動等により、レイアウトを変更することでディレイを調整する。これにより新しいレイアウトを作成する。
【０００５】
ステップＳＴ３で、配線の抵抗及び容量を抽出し、ＲＣラダーを生成する。ＲＣラダーとは、一連の抵抗Ｒと容量Ｃとが交互に連結されたものであり、対象となる配線の遅延を計算するために用いられる。
【０００６】
ステップＳＴ４で、遅延計算を行う。これは論理回路における各回路素子（セル）の遅延と、各回路素子間の配線の遅延とを考慮して、信号の遅延を回路全体に対して計算するものである。
【０００７】
ステップＳＴ５で、ディレイ判定を行う。即ち、ステップＳＴ４の遅延計算で得られた結果に基づいて、ディレイが所望の値より大きい等、タイミングに問題がある回路部分が存在するか否かをチェックする。問題がない場合には、現在のレイアウトをタイミング検証済みレイアウトとして出力する。問題がある場合には、ステップＳＴ２に戻り、セルの挿入／削除／リサイズ／移動等によるレイアウト変更を再度実行し、それ以降の処理を繰り返す。
【０００８】
以上のようにして、タイミング検証及びレイアウト変更を繰り返し、タイミングに問題がなくなるように、レイアウトを収束させる。
【０００９】
また別の従来技術には、信号の供給源と供給先のセルとの間を配線して回路を生成する過程において、配線経路を見積り遅延素子を挿入する中継点の領域を確保し、信号の供給源から中継点を介して供給先まで配線を引いて配線の寄生成分を抽出し、抽出した寄生成分から遅延時間を計算して目標にあった遅延素子を挿入する方法がある（特許文献１）。この方法では、回路生成する過程において１つの中継点を確保してこの中継点の位置にセル挿入箇所を限定し、予め用意した駆動能力の異なる複数の遅延素子のうちから適切な遅延素子を選択することで、目標の遅延時間を容易に実現する。
【００１０】
【特許文献１】
特開平９−２４６３９１
【発明が解決しようとする課題】
図１に示すように、タイミング検証及びレイアウト変更を繰り返しレイアウトの収束を図る方法では、レイアウト変更するたびに配線抵抗及び配線容量の抽出処理と遅延時間計算処理を実行するので、レイアウトを収束させるまでに時間がかかるという問題がある。
【００１１】
また特許文献１に係る方法では、単一の中継点の位置にのみセル挿入箇所が限られ且つ駆動能力の異なる複数の遅延素子のうちから１つを選択することにより遅延時間の調整をするので、遅延調整可能な範囲に限りがあると共に、きめ細かな遅延調整ができないという問題がある。
【００１２】
以上を鑑みて、本発明は、回路設計において短い処理時間で終了することが可能であり且つきめ細かな遅延調整が可能な遅延調整処理方法及び遅延調整処理システムを提供することを目的とする。
【課題を解決するための手段】
本発明による遅延調整処理方法は、レイアウトから配線抵抗及び配線容量の情報を抽出し、ノード、抵抗、及び容量が接続されたＲＣラダーを生成する配線抵抗・容量抽出段階と、該ＲＣラダーにおいてセルの挿入、削除、リサイズ、及び移動の少なくとも１つの処理が可能か否かを判断し可能であれば該処理を該ＲＣラダーに施すディレイ調整段階と、該処理を実行した後のＲＣラダーに基づき遅延計算を実行する遅延計算段階を含むことを特徴とする。
【００１３】
本発明によるディレイ調整処理においては、配線抵抗及び配線容量を抽出する処理を一度実行してＲＣラダーを生成すれば、後はこのＲＣラダー上においてセルの挿入／削除／リサイズ／移動等によりディレイ調整するのみであり、遅延計算及びＲＣラダー上のディレイ調整を繰り返すだけでよく、再度配線抵抗及び配線容量を抽出する必要は無い。従って、短い処理時間で終了することが可能であり且つきめ細かな遅延調整が可能となる。
【００１４】
また本発明による遅延調整処理システムは、レイアウトから配線抵抗及び配線容量の情報を抽出し、ノード、抵抗、及び容量が接続されたＲＣラダーを生成する配線抵抗・容量抽出ユニットと、該ＲＣラダーにおいてセルの挿入、削除、リサイズ、及び移動の少なくとも１つの処理が可能か否かを判断し可能であれば該処理を該ＲＣラダーに施すディレイ調整ユニットと、該処理を実行した後のＲＣラダーに基づき遅延計算を実行する遅延計算ユニットを含むことを特徴とする。
【００１５】
更に本発明によるコンピュータプログラムは、レイアウトから配線抵抗及び配線容量の情報を抽出し、ノード、抵抗、及び容量が接続されたＲＣラダーを生成する配線抵抗・容量抽出段階と、該ＲＣラダーにおいてセルの挿入、削除、リサイズ、及び移動の少なくとも１つの処理が可能か否かを判断し可能であれば該処理を該ＲＣラダーに施すディレイ調整段階と、該処理を実行した後のＲＣラダーに基づき遅延計算を実行する遅延計算段階をコンピュータに実行させることを特徴とする。
【発明の実施の形態】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【００１６】
図２は、本発明によるディレイ調整処理の流れを示すフローチャートである。
【００１７】
ステップＳＴ１で、設計対象の論理回路のレイアウトを作成する。作成されたレイアウトは、各セルの配置及びセル間の配線を含むものである。
【００１８】
ステップＳＴ２で、レイアウトから配線の抵抗及び容量を抽出し、ＲＣラダーを生成する。ＲＣラダーとは、一連の抵抗Ｒと容量Ｃとが交互に連結されたものであり、対象となる配線の遅延を計算するために用いられる。なおステップＳＴ２では、ＲＣラダーの各ノードの座標及び配線するレイヤー（配線層）を特定する情報を抽出しておく。
【００１９】
ステップＳＴ３で、ＲＣラダー上でディレイ調整を行う。ここでディレイ調整は、セルの挿入／削除／リサイズ／移動の何れかを行うことにより実行する。この際、各セルに関する配置情報を参照することで、セルの挿入／削除／リサイズ／移動が可能か否かを判断しながらディレイ調整を行う。このディレイ調整処理については、後程詳細に説明する。ディレイ調整によって、既存のＲＣラダーに対してセルの挿入／削除／リサイズ／移動が行われた新規ＲＣラダーが生成される。この新規ＲＣラダーの作成には、ステップＳＴ２のような配線の抵抗及び容量を抽出する過程は必要なく、既に作成されているＲＣラダーに対してセルの変更（挿入／削除／リサイズ／移動）を行うだけでよい。
【００２０】
ステップＳＴ４で、遅延計算を行う。これは論理回路における各回路素子（セル）の遅延と、ＲＣラダーにより表現される各回路素子間の配線の遅延とを考慮して、信号の遅延を回路全体に対して計算するものである。
【００２１】
ステップＳＴ５で、ディレイ判定を行う。即ち、ステップＳＴ４の遅延計算で得られた結果に基づいて、ディレイが所望の値より大きい等、タイミングに問題がある回路部分が存在するか否かをチェックする。問題がない場合には、ステップＳＴ６に進む。問題がある場合には、ステップＳＴ３に戻り、セルの挿入／削除／リサイズ／移動等によるディレイ調整処理を再度実行し、それ以降の処理を繰り返す。
【００２２】
ステップＳＴ６で、ＲＣラダー上の変更をレイアウトに反映させる。即ち、ステップＳＴ３における挿入／削除／リサイズ／移動等による変更は、ＲＣラダー上での変更でしかないので、この変更をステップＳＴ１で生成したレイアウトに反映させる。これによりディレイ調整済みの新たなレイアウトが生成される。
【００２３】
以上で、本発明によるディレイ調整処理が終了する。本発明によるディレイ調整処理においては、配線抵抗及び配線容量を抽出する処理を一度実行してＲＣラダーを生成すれば、後はこのＲＣラダー上においてセルの挿入／削除／リサイズ／移動等によりディレイ調整するのみであり、遅延計算及びＲＣラダー上のディレイ調整を繰り返すだけでよく、再度配線抵抗及び配線容量を抽出する必要は無い。従って、短い処理時間で終了することが可能であり且つきめ細かな遅延調整が可能となる。
【００２４】
以下に、簡単な回路の例を用いて本発明によるディレイ調整処理について更に詳細に説明する。
【００２５】
図３は、図２のステップＳＴ１で作成されるレイアウトの一例を示す図である。
【００２６】
図３の回路レイアウトは、セル１１乃至セル１３及び配線１４乃至１６を含む。図２のステップＳＴ１で作成されるレイアウトは、セル１１乃至セル１３の各々の平面上の位置（ＸＹ座標）及び大きさ、各配線１４乃至１６の各々の各々の平面上の位置（ＸＹ座標）及び大きさ、セル１１乃至セル１３の各々の特性（遅延時間等）、各配線１４乃至１６の各々の各々の特性（抵抗、容量等）に関する情報を含む。
【００２７】
図４は、図２のステップＳＴ２で配線の抵抗及び容量を抽出して作成したＲＣラダーを示す図である。
【００２８】
図４のＲＣラダーは、図３の回路レイアウトから配線抵抗及び配線容量等を抽出することにより生成されるものであり、ノード２１乃至２５、容量Ｃａ乃至Ｃｅ、抵抗ｒａｂ、抵抗ｒｃｄ、及び抵抗ｒｄｅを含む。ノード２１及び２２、容量Ｃａ及びＣｂ、及び抵抗ｒａｂが図３の配線１４に対応する。またノード２３及び２４、容量Ｃｃ及びＣｄ、及び抵抗ｒｃｄが図３の配線１５に対応する。また更にノード２４及び２５、容量Ｃｄ及びＣｅ、及び抵抗ｒｄｅが図３の配線１６に対応する。
【００２９】
このＲＣラダーに対して、図２のステップＳＴ３で必要に応じてセルの挿入／削除／リサイズ／移動等によるディレイ調整をする。
【００３０】
図５は、セルの挿入によるディレイ調整を説明するための図である。
【００３１】
図５（ａ）において、ディレイ調整のためにノード２４の位置に新規セル３１を挿入する。挿入する位置はノード２４の前後どちら側でも構わない。図５（ａ）では、信号伝播方向でいうところのノード２４の後方に新規セル３１を挿入している。図５（ｂ）は、新規セル３１が挿入された状態に対応するレイアウト図である。
【００３２】
図５（ａ）のように新規セル３１を挿入すると共に、新規ノード３２を生成する。これはＲＣラダーとしての構造上の統一をとるためである。新規ノード３２に対する容量Ｃｄ２は、簡単のために例えばゼロとして扱えばよい。また新規セル３１を挿入しても、その前後の抵抗ｒｃｄ及び抵抗ｒｄｅの値はそのままとする。
【００３３】
なおセルの挿入においては、挿入場所はＲＣラダーのノードに限定し、配置情報を参照しながら実際にセルが挿入できるか否かを判断して処理を行う。
【００３４】
図６は、セルの削除によるディレイ調整を説明するための図である。
【００３５】
図６（ａ）において、ディレイ調整のために図４に示されていたセル１２を削除して、その位置に抵抗ｒｂｃを挿入している。図６（ｂ）は、セル１２が削除された状態に対応するレイアウト図である。
【００３６】
図６（ａ）のようにセル１２を削除して抵抗ｒｂｃを挿入する際に、抵抗ｒｂｃの値は簡単のために例えばゼロとして扱えばよい。また前後の抵抗ｒａｂ及び抵抗ｒｃｄの値はそのままとすればよい。
【００３７】
図７は、セルのリサイズによるディレイ調整を説明するための図である。
【００３８】
図７（ａ）において、ディレイ調整のために図４に示されていたセル１２をリサイズして、駆動能力が高い大きなセル１２Ａに変更している。図７（ｂ）は、セル１２が変更された状態に対応するレイアウト図である。
【００３９】
図７（ａ）のようにセル１２を変更する際に、前後の抵抗ｒａｂ及び抵抗ｒｃｄの値はそのままとすればよい。またセルのリサイズにおいては、配置情報を参照しながら、実際にセルのサイズを大きくすることができるか否かを判断する。
【００４０】
図８は、セルの移動によるディレイ調整を説明するための図である。
【００４１】
図８（ａ）において、ディレイ調整のためにノード２４の位置にセル１２を移動する。移動後のセル１２Ｂの挿入位置はノード２４の前後どちら側でも構わない。図８（ａ）では、信号伝播方向でいうところのノード２４の後方にセル１２Ｂを挿入している。また移動前にセル１２が存在していた位置には、抵抗ｒｂｃを挿入している。図８（ｂ）は、セルが移動された状態に対応するレイアウト図である。
【００４２】
図８（ａ）のように移動セル１２Ｂを挿入すると共に、新規ノード４１を生成する。これはＲＣラダーとしての構造上の統一をとるためである。新規ノード４１に対する容量Ｃｄ２は、簡単のために例えばゼロとして扱えばよい。また移動元の位置に挿入された抵抗ｒｂｃの値は簡単のために例えばゼロとして扱えばよい。移動元の前後の抵抗ｒａｂ及び抵抗ｒｃｄの値はそのままとすればよく、また移動先の前後の抵抗ｒｃｄ及び抵抗ｒｄｅの値はそのままとすればよい。
【００４３】
なおセルの移動においては、移動先の場所はＲＣラダーのノードに限定し、配置情報を参照しながら実際にセルが移動できるか否かを判断して処理を行う。
【００４４】
図９は、配置情報を参照しながらセルの挿入等（挿入、リサイズ、移動等）について判断する動作について説明する図である。
【００４５】
図９（ａ）に示されるように、ディレイ調整においては、ディレイ調整ユニット５１と配置情報管理ユニット５２とが協調してセル挿入等が可能か否かを判断する。セル挿入等が可能か否かの判断には、図９（ｂ）に示されるように、平面を配置可能領域と配置不可能領域とに区分したサイトテーブル５３を使用することができる。
【００４６】
まずディレイ調整ユニット５１が、セルの挿入／削除／リサイズ／移動の何れの処理を行うかを決定すると共に、その処理を施すノード（座標及び配線層）を決定する。ディレイ調整ユニット５１は、処理内容、座標及び配線層、及び挿入等の対象となるセルのライブラリ（挿入セルに関する情報）を、配置情報管理ユニット５２に供給する。配置情報管理ユニット５２は、供給された情報と図９（ｂ）のようなサイトテーブル５３とを基にして、要求された処理が実行可能か否かをチェックし、このチェック結果をディレイ調整ユニット５１に供給する。
【００４７】
ディレイ調整ユニット５１は、処理が不可能と判断されると別のノード或いは別のセルを選択し、配置情報管理ユニット５２への判定依頼を再度行う。処理が可能と判断されると、ディレイ調整ユニット５１は、対象となる位置において、セルの挿入、リサイズ、移動等の処理を実行する。
【００４８】
ディレイ調整ユニット５１は処理を実行すると、図１０（ａ）に示されるように、配置情報管理ユニット５２に対して処理を実行した旨を通知する。配置情報管理ユニット５２は、この通知に応じて、図１０（ｂ）に示されるようにサイトテーブル５３を更新する。
【００４９】
図１１は、ＲＣラダー上でのセル変更を実際のレイアウトに反映させる処理を説明する図である。この処理は、図２のステップＳＴ６で実行される。
【００５０】
図１１（ａ）は、レイアウトとＲＣラダーとを説明の便宜上重ねて示した図である。セル６１及び６２が、配線６３を介して接続されている。この配線６３は、ノード６４乃至６６と、抵抗６７及び６８とにより表現される。ここで、図１１（ａ）に示されるノード６５の位置にセルを挿入することが決定したとする。この場合、図２のステップＳＴ６において、実際のレイアウト上にセルを挿入する処理が以下のようにして実行される。
【００５１】
図１１（ｂ）は、ＲＣラダーを重ねずにレイアウトのみを示す図である。ＲＣラダーのノード６５に対応する位置に、新規セル７０を配置している。この状態では、新規セル７０は、挿入位置に配置されただけであり、配線６３との結合はまだされていない。
【００５２】
次に図１１（ｃ）に示すように、新規セル７０を配置した位置で配線６３を分割し、新規セル７０の左側の領域Ａにある配線６３Ａと、新規セル７０の右側の領域Ｂにある配線６３Ｂを生成する。この状態で各配線は、新規セル７０にはまだ接続されていない。
【００５３】
最後に図１１（ｄ）に示すように、新規セル７０の端子７０Ａに配線６３Ａを接続し、新規セル７０の端子７０Ｂに配線６３Ｂを接続する。これにより、実際のレイアウト上でのセル挿入処理が終了する。
【００５４】
このように本発明におけるレイアウトの変更は、ＲＣラダー上でのディレイ調整処理及び遅延計算が終了した後に、ＲＣラダー上で計算され決定された変更を、実際のレイアウトに反映させることにより行う。従って、既存のレイアウトを最大限に利用して、レイアウト変更を最小限に抑えると共に、配線修正による配線抵抗及び容量の変化による誤差を小さくすることができる。
【００５５】
図１２は、本発明によるディレイ調整処理を実行する装置の構成を示す図である。
【００５６】
図１２に示されるように、本発明によるディレイ調整処理を実行する装置は、例えばパーソナルコンピュータやエンジニアリングワークステーション等のコンピュータにより実現される。図８の装置は、コンピュータ５１０と、コンピュータ５１０に接続されるディスプレイ装置５２０、通信装置５２３、及び入力装置よりなる。入力装置は、例えばキーボード５２１及びマウス５２２を含む。コンピュータ５１０は、ＣＰＵ５１１、ＲＡＭ５１２、ＲＯＭ５１３、ハードディスク等の二次記憶装置５１４、可換媒体記憶装置５１５、及びインターフェース５１６を含む。
【００５７】
キーボード５２１及びマウス５２２は、ユーザとのインターフェースを提供するものであり、コンピュータ５１０を操作するための各種コマンドや要求されたデータに対するユーザ応答等が入力される。ディスプレイ装置５２０は、コンピュータ５１０で処理された結果等を表示すると共に、コンピュータ５１０を操作する際にユーザとの対話を可能にするために様々なデータ表示を行う。通信装置５２３は、遠隔地との通信を行なうためのものであり、例えばモデムやネットワークインターフェース等よりなる。
【００５８】
本発明によるディレイ調整処理は、コンピュータ５１０が実行可能なコンピュータプログラムとして提供される。このコンピュータプログラムは、可換媒体記憶装置５１５に装着可能な記憶媒体Ｍに記憶されており、記憶媒体Ｍから可換媒体記憶装置５１５を介して、ＲＡＭ５１２或いは二次記憶装置５１４にロードされる。或いは、このコンピュータプログラムは、遠隔地にある記憶媒体（図示せず）に記憶されており、この記憶媒体から通信装置５２３及びインターフェース５１６を介して、ＲＡＭ５１２或いは二次記憶装置５１４にロードされる。
【００５９】
キーボード５２１及び／又はマウス５２２を介してユーザからプログラム実行指示があると、ＣＰＵ５１１は、記憶媒体Ｍ、遠隔地記憶媒体、或いは二次記憶装置５１４からプログラムをＲＡＭ５１２にロードする。ＣＰＵ５１１は、ＲＡＭ５１２の空き記憶空間をワークエリアとして使用して、ＲＡＭ５１２にロードされたプログラムを実行し、適宜ユーザと対話しながら処理を進める。ＲＡＭ５１２或いは二次記憶装置５１４には、ソースセル及びシンクセルの配置座標を抽出するレイアウト情報が格納されている。なおＲＯＭ５１３には、コンピュータ５１０の基本動作を制御するための制御プログラムが格納されている。
【００６０】
上記コンピュータプログラムを実行することで、上記各実施例で説明されたように、ディレイ調整処理を実行する。
【００６１】
図１３は、ディレイ調整処理を実行するプログラムの構成を示す図である。
【００６２】
図１３に示されるように、ディレイ調整処理を実行するプログラムは、ディレイ調整ユニット５１、配置情報管理ユニット５２、レイアウト生成ユニット８１、配線抵抗・容量抽出ユニット８２、遅延計算ユニット８３、ディレイ判定ユニット８４、及びレイアウト反映ユニット８５を含む。ディレイ調整ユニット５１は図２のステップＳＴ３に対応し、図９（ａ）に示されるように配置情報管理ユニット５２と協調動作してディレイ調整を実行する。またレイアウト生成ユニット８１は図２のステップＳＴ１に対応し、配線抵抗・容量抽出ユニット８２は図２のステップＳＴ２に対応し、遅延計算ユニット８３は図２のステップＳＴ４に対応し、ディレイ判定ユニット８４は図２のステップＳＴ５に対応し、レイアウト反映ユニット８５は図２のステップＳＴ６に対応する。これらのユニットが、上記実施例に説明されるように動作し、図１２に示されるように本発明による遅延調整システムを構成する。
【００６３】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【発明の効果】
本発明によるディレイ調整処理においては、配線抵抗及び配線容量を抽出する処理を一度実行してＲＣラダーを生成すれば、後はこのＲＣラダー上においてセルの挿入／削除／リサイズ／移動等によりディレイ調整するのみであり、遅延計算及びＲＣラダー上のディレイ調整を繰り返すだけでよく、再度配線抵抗及び配線容量を抽出する必要は無い。従って、短い処理時間で終了することが可能であり且つきめ細かな遅延調整が可能となる。
【図面の簡単な説明】
【図１】従来のディレイ調整処理の流れを示すフローチャートである。
【図２】本発明によるディレイ調整処理の流れを示すフローチャートである。
【図３】図２のステップＳＴ１で作成されるレイアウトの一例を示す図である。
【図４】図２のステップＳＴ２で配線の抵抗及び容量を抽出して作成したＲＣラダーの一例を示す図である。
【図５】セルの挿入によるディレイ調整を説明するための図である。
【図６】セルの削除によるディレイ調整を説明するための図である。
【図７】セルのリサイズによるディレイ調整を説明するための図である。
【図８】セルの移動によるディレイ調整を説明するための図である。
【図９】配置情報を参照しながらセルの挿入等について判断する動作について説明する図である。
【図１０】サイトテーブルを更新する処理を説明する図である。
【図１１】ＲＣラダー上でのセル変更を実際のレイアウトに反映させる処理を説明する図である。
【図１２】本発明によるディレイ調整処理を実行する装置の構成を示す図である。
【図１３】ディレイ調整処理を実行するプログラムの構成を示す図である。
【符号の説明】
５１  ディレイ調整ユニット
５２  配置情報管理ユニット
８１  レイアウト生成ユニット
８２  配線抵抗・容量抽出ユニット
８３  遅延計算ユニット
８４  ディレイ判定ユニット
８５  レイアウト反映ユニット
【図１】
2004172197.tif 000003
【図２】
2004172197.tif 000004
【図３】
2004172197.tif 000005
【図４】
2004172197.tif 000006
【図５】
2004172197.tif 000007
【図６】
2004172197.tif 000008
【図７】
2004172197.tif 000009
【図８】
2004172197.tif 000010
【図９】
2004172197.tif 000011
【図１０】
2004172197.tif 000012
【図１１】
2004172197.tif 000013
【図１２】
2004172197.tif 000014
【図１３】
2004172197.tif 000015