(57)【要約】【課題】デバイス内でホットキャリヤ劣化を高めることなく電力利得および効率といった高周波性能を改善することが可能なＭＯＳデバイスを提供すること。【解決手段】第１の導電型の半導体層、半導体層の中に形成された第２の導電型の第１のソース／ドレイン領域、半導体層の中に形成され、かつ第１のソース／ドレイン領域から離隔された第２の導電型の第２のソース／ドレイン領域を含む金属酸化物半導体（ＭＯＳ）が形成される。このＭＯＳデバイスはさらに、半導体層の上側表面の近縁に形成され、かつ第１と第２のソース／ドレイン領域の間に少なくとも部分的に形成され、かつ互いに離隔された複数の区画を有する第１のゲート、および半導体層の上側表面の近縁に形成された第２のゲートを含み、第２のゲートが第１のゲートの複数区画のうちの少なくとも２つの間に形成された第１の端部および第１の端部の反対側にあって第１のゲートの少なくとも一部分の上に形成された第２の端部を有し、第２の端部が第１の端部よりも広く、第１と第２のゲートが互いに電気的に分離されている。【選択図】図２Ａ
2004343118.tif 000002
【特許請求の範囲】
【請求項１】
金属酸化物半導体（ＭＯＳ）デバイスであって、
第１の導電型の半導体層と、
半導体層の中に形成された第２の導電型の第１のソース／ドレイン領域と、
半導体層の中に形成され、かつ第１のソース／ドレイン領域から離隔された第２の導電型の第２のソース／ドレイン領域と、
半導体層の上側表面の近縁に、かつ第１と第２のソース／ドレイン領域の間に少なくとも部分的に形成され、互いに離隔された複数の区画を有する第１のゲートと、
半導体層の上側表面の近縁に形成された第２のゲートであって、第２のゲートが第１のゲートの複数区画のうちの少なくとも２つの間に形成された第１の端部および第１の端部の反対側にあって第１のゲートの少なくとも一部分の上に形成された第２の端部を有し、第２の端部が第１の端部よりも広く、第１と第２のゲートが互いに電気的に分離された第２のゲートとを含むデバイス。
【請求項２】
第１のゲートに印加される第１の周波数範囲の第１の信号に応答して第１と第２のソース／ドレイン領域の間にチャネルが形成されるように構成され、チャネルが第２のゲートに印加される第２の周波数範囲の第２の信号に応答して少なくとも部分的に調節される、請求項１に記載のデバイス。
【請求項３】
第１のソース／ドレイン領域がデバイスのソースであり、第２のソース／ドレイン領域がデバイスのドレインである、請求項１に記載のデバイス。
【請求項４】
拡散型ＭＯＳ（ＤＭＯＳ）デバイスを含む、請求項１に記載のデバイス。
【請求項５】
第１のゲートの下で第１の厚さを有し、第２のゲートの第１の端部の下で第２の厚さを有する第１と第２のゲートの下に絶縁層が形成され、第２の厚さが第１の厚さよりも小さい、請求項１に記載のデバイス。
【請求項６】
第２のゲートがＴ字構造を含み、Ｔ字構造の基部の少なくとも一部分が第１のゲートの複数区画のうちの少なくとも２つの間に形成される、請求項１に記載のデバイス。
【請求項７】
第２の周波数範囲が第１の周波数範囲よりも実質的に高い、請求項１に記載のデバイス。
【請求項８】
第２のゲートが逆Ｌ字構造を含み、逆Ｌ字構造の基部の少なくとも一部分が第１のゲートの複数区画のうちの少なくとも２つの間に形成される、請求項１に記載のデバイス。
【請求項９】
少なくとも１つの金属酸化物半導体（ＭＯＳ）デバイスを含む集積回路であって、少なくとも１つのＭＯＳデバイスが、
第１の導電型の半導体層と、
半導体層の中に形成された第２の導電型の第１のソース／ドレイン領域と、
半導体層の中に形成され、かつ第１のソース／ドレイン領域から離隔された第２の導電型の第２のソース／ドレイン領域と、
半導体層の上側表面の近縁に、かつ第１と第２のソース／ドレイン領域の間に少なくとも部分的に形成され、互いに離隔された複数の区画を有する第１のゲートと、
半導体層の上側表面の近縁に形成された第２のゲートであって、第２のゲートが第１のゲートの複数区画のうちの少なくとも２つの間に形成された第１の端部および第１の端部の反対側にあって第１のゲートの少なくとも一部分の上に形成された第２の端部を有し、第２の端部が第１の端部よりも広く、第１と第２のゲートが互いに電気的に分離された第２のゲートとを含む集積回路。
【請求項１０】
金属酸化物半導体（ＭＯＳ）デバイスを形成する方法であって、
半導体層の上側表面の近縁で、互いに離隔された複数の第１のゲート構造を含む第１のゲートを形成する工程と、
半導体層の上側表面の近縁で少なくとも第２のゲートを形成する工程であって、第２のゲートが複数の第１のゲート構造のうちの少なくとも２つの間に形成された第１の端部および第１の端部の反対側にあって第１のゲートの少なくとも一部分の上に形成された第２の端部を有し、第２の端部が第１の端部よりも広くなるように第２のゲートが構成され、第１のゲートと第２のゲートが互いに電気的に分離された工程と、
第１と第２のゲートの近縁で半導体層の中に第１と第２のソース／ドレイン領域を形成する工程とを含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して金属酸化物半導体（ＭＯＳ）デバイスに関し、さらに特定するとＭＯＳデバイスの高周波性能を向上させるための技術に関する。
【背景技術】
【０００２】
側方拡散型ＭＯＳ（ＬＤＭＯＳ）を含むパワーＭＯＳデバイスは、例えば無線通信システム内の電力増幅器のような様々な用途で使用される。無線周波数（ＲＦ）範囲のような高周波（例えば１ギガヘルツ（ＧＨｚ）以上）の動作を要求される用途では、従来のＬＤＭＯＳデバイスは概して、デバイスのＲＦ性能を向上させるために、高周波用途に適していない通常のＬＤＭＯＳのゲート長に比べて短いゲート長を使用する。しかしながら、ゲート長を削減することはデバイス内のホットキャリヤの劣化を不本意に増大する。さらに、ゲート長を削減することはまた、デバイスに付随するゲート抵抗値（Ｒｇ）も増加させる。ＭＯＳデバイスの出力利得はデバイスのゲート抵抗値に反比例するので、ゲート抵抗値が上昇することにより、デバイスの出力利得が減少し、増幅器用途で特に望ましくない。
【０００３】
ＭＯＳデバイスに付随する相互コンダクタンスは、デバイスのゲート酸化層の厚さを比例的に減少させることによって高めることが可能であることはよく知られている。しかし、薄いゲート酸化物を使用することにより、ゲート−ソース間キャパシタンス（Ｃｇｓ）が高くなり、デバイスの高周波性能に望ましくない影響を与える可能性がある。デバイスに付随するゲート−ソース間キャパシタンスを大幅に上げることなく所定のＭＯＳデバイスのゲート酸化物の厚さを削減することが望ましいであろう。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＭＯＳデバイスのホットキャリヤ劣化（ＨＣＤ）は、概して、加熱とそれに続くデバイスのゲート酸化物へのキャリヤ注入に起因し、それが局部的で不均一な界面状態の蓄積を引き起こし、酸化物がデバイスのゲート付近および下で帯電する。この現象は、閾値電圧、相互コンダクタンス、ドレイン電流などを含むＭＯＳデバイスのある種の特性に望ましくない変化を生じさせる可能性があり、その結果、デバイスの動作および信頼性に影響を及ぼす。ＨＣＤがＭＯＳデバイスの内部電界分布の強い関数であることはよく知られている。
【０００５】
デバイスのドレイン側のゲート付近の横方向電界は主として加熱とアバランシェが原因であり、横断方向の電界は主にゲート酸化物へのキャリヤ注入に影響を及ぼす。ＭＯＳデバイスのチャネル長の減少は内部電界分布に影響を与え、それゆえに、キャリヤの加熱と注入過程に影響を与える。デバイスの幾何学形状が縮小すると、局在した内部電界分布がデバイス内で等しく高め、その結果として問題を悪化させる可能性がある。
したがって、デバイス内でホットキャリヤ劣化を高めることなく電力利得および効率といった高周波性能を改善することが可能なＭＯＳデバイスを得ることが有利であろう。
【課題を解決するための手段】
【０００６】
本発明は、デバイスのホットキャリヤ劣化特性に有意の影響を与えることなくＭＯＳデバイスの高周波性能を向上させるための技術を提供する。さらに、本発明の技術は、従来の相補的金属酸化物半導体（ＣＭＯＳ）と互換性のある処理技術を使用して集積回路（ＩＣ）デバイス、例えばＬＤＭＯＳデバイスを加工するのに使用することが可能である。したがって、ＩＣデバイスを製造するコストが有意に増加することはない。さらに、本発明の技術は、向上した高周波および／または大電力の性能を達成するために標準的なＣＭＯＳ回路と容易に一体化ＭＯＳデバイスを形成するのに使用することが可能である。
【０００７】
本発明の一態様によると、第１の導電型の半導体層、その半導体層内に形成された第２の導電型の第１のソース／ドレイン領域、およびその半導体層内に形成され、かつ第１のソース／ドレイン領域から間隔を設けられた第２の導電型の第２のソース／ドレイン領域を含むＭＯＳデバイスが形成される。このＭＯＳデバイスは、半導体層の上側表面の近縁に形成され、かつ第１と第２のソース／ドレイン領域の間に少なくとも一部があり、かつ互いに間隔を置いた複数の区画を有する第１のゲート、および半導体層の上側表面の近縁に形成され、かつ第１のゲートの複数区画のうちの少なくとも２つの間に形成された第１の端部および第１の端部の反対側にあって第１のゲートの少なくとも一部分の上に形成され、かつ第１の端部よりも広い第２の端部を有する第２のゲートをさらに含み、第１と第２のゲートは互いに電気的に分離されている。このデバイスは、第１のゲートに加えられる直流（ＤＣ）バイアス電圧であることも可能な第１の周波数範囲の第１の信号に応答して第１と第２のソース／ドレイン領域の間にチャネルが形成されるように、および第２のゲートに加えられる第２の周波数範囲の第２の信号に応答してそのチャネルを少なくとも部分的に調節するように構成することが可能である。
本発明のこれらおよびその他の特徴と利点は、添付の図面と関連させて読まれることになる具体例の実施形態の下記の詳細な説明から明らかになるであろう。
【発明を実施するための最良の形態】
【０００８】
ここでディスクリートのＲＦＬＤＭＯＳトランジスタならびにその他のデバイスおよび／または回路を形成するのに適した具体例のＭＯＳ集積回路の製造技術の背景で本発明を説明する。しかしながら、本発明がこれまたはいかなる特定のデバイスもしくは回路の製造にも限定されないことを理解されたい。そうではなく、ＭＯＳデバイスが高い利得を達成し、かつホットキャリヤ劣化効果を下げながらも向上した高周波性能を供給することを都合よく可能にする新規的なゲート構造を含むＭＯＳデバイスにさらに総合的に本発明は適用される可能性がある。さらに、ここではＬＤＭＯＳに特に関連して本発明の導入が説明されるけれども、当業者は理解するであろうが、本発明の技術が、限定はされないが垂直拡散型のＭＯＳ（ＤＭＯＳ）デバイス、拡張ドレイン型のＭＯＳＦＥＴデバイスなどといった他のデバイスにも変更の有無を問わず同様に適用される可能性があることを理解されたい。
【０００９】
図１は半導体ウェハ１００の一部分の断面を例示している。ウェハ１００は基板１０２上に形成された従来のＬＤＭＯＳデバイスを含む。このＬＤＭＯＳデバイスはウェハ１００のエピタキシャル領域１０３に形成されたソース領域１０６とドレイン領域１０８を含む。このＬＤＭＯＳデバイスはデバイスのチャネル領域１１０の上に形成されたゲート１０４をさらに含む。チャネル領域１１０はソースとドレイン領域の間に少なくとも一部が形成される。
【００１０】
高周波環境（例えば約１ＧＨｚ以上）でＬＤＭＯＳを満足に機能させるために、デバイスに付随するゲート−ソース間のキャパシタンスは最小限にするべきである。これを達成するために短いゲート１０４を使用することが可能である。しかしながら前にも述べたように、短いゲートの使用は、概して、増大したホットキャリヤ劣化と増大したゲート抵抗値に結果的につながる。ホットキャリヤの劣化は重大な信頼性の問題を生じさせる可能性があり、その一方で高いゲート抵抗値はデバイスの利得を大幅に制限する可能性がある。したがって、従来のＬＤＭＯＳデバイスの構造は高周波用途で使用するのに適していない。
【００１１】
図２Ａは、本発明の技術を導入することが可能な半導体ウェハ２００の少なくとも一部分の断面を例示している。本図に示された様々な層および／または領域が比率通りに描画されていない可能性があることを理解されたい。ウェハ２００は基板２０２の上に形成された範例のＬＤＭＯＳデバイスを含む。基板２０２は、普通、単結晶シリコンで形成されるが、しかし、限定はされないがゲルマニウム（Ｇｅ）、ガリウム砒素（ＧａＡｓ）などといった代替の材料が使用される可能性がある。付け加えると、基板は、材料の導電型（例えばｎ型またはｐ型）を変えるために拡散またはインプラント工程などによって不純物もしくはドーパントを添加することで修飾されていることも可能である。本発明の好ましい実施形態では、基板２０２はｐ型の導電型である。
【００１２】
ここで使用する「半導体層」という用語は、その上および／またはその中に他の材料が形成される可能性のあるいかなる材料も称する。半導体層は、例えば基板２０２のような単一の層を含む可能性があり、あるいは、例えば基板２０２とエピタキシャル層２０４のような多層を含む可能性もある。半導体ウェハ２００はエピタキシャル層２０４の有無を問わず基板２０２を含み、かつ基板上に形成された１つまたは複数の他の層を含むことが好ましい。通常、ウェハを含む半導体材料としてシリコンが使用されるので、「ウェハ」という用語はしばしば「シリコン体」と互換的に使用される。ここでは本発明は半導体ウェハの一部分を使用して例示されているけれども、「ウェハ」という用語が多数のダイのウェハ、単一ダイのウェハ、または上に回路素子を形成することが可能な半導体材料のいかなる他の配列も含む可能性があることを理解されたい。
【００１３】
範例のＬＤＭＯＳは例えば従来のインプラントおよび拡散処理によってウェハ２００のエピタキシャル層２０４の中に形成されたソース領域２１０とドレイン領域２１２を有する。ソースとドレイン領域は、材料の導電性を変えるために不純物で、例えば従来のインプラント工程によってドープされることが好ましい。ソースとドレイン領域２１０、２１２は、デバイス内に活性領域が形成され得るように基板２０２の導電型の反対の導電型を付随して有することが好ましい。本発明の好ましい実施形態では、ソースとドレイン領域２１０、２１２はｎ型の導電型である。
【００１４】
単純なＭＯＳデバイスのケースでは、ＭＯＳデバイスは性質的に対称性であり、したがって双方向性であるので、ＭＯＳデバイス内のソースとドレインの指定の割り当ては本質的に任意である。したがって、ソースとドレイン領域は概してそれぞれ第１と第２のソース／ドレイン領域と称される。
【００１５】
範例のＬＤＭＯＳデバイスではチャネル領域２１６とドリフト領域２１８が形成される。チャネル領域２１６がソース領域２１０の付近に形成され、その一方でドリフト領域２１８がチャネル領域２１６からドレイン領域２１２へと延びる。チャネル領域２１６は基板と同じ導電型、好ましくはｐ型を有する材料で形成される可能性がある。ドリフト領域２１８はソースとドレイン領域と同じ導電型、好ましくはｎ型を有する材料で形成される可能性があるが、しかしソースとドレイン領域に比べてドリフト領域の相対的ドープ濃度は通常では低い。
【００１６】
範例のＬＤＭＯＳはチャネル領域２１６の少なくとも一部分の上でかつウェハ２００の上側表面の近縁に形成されたゲート２２０をさらに有する。前にも述べたように、少なくとも部分的には、デバイスに付随するソース−ドレイン間のキャパシタンスＣｇｓを削減するために可能な限りゲートを短く作製することがＭＯＳデバイスの高周波動作時では望ましい。しかしながら、ゲートを短くすることはデバイスのＤＣ動作で、デバイス内のホットキャリヤ劣化の増大および／またはドレイン−ソース間の降伏電圧の低下といった望ましくない結末を有する可能性がある。付け加えると、短いゲートはそれに付随した高いゲート抵抗値を有し、したがって低下した利得のデバイスに結果としてつながる。
【００１７】
本発明の重要な態様は、ゲート２２０が複数の部分２０６と２０８で形成され、各々の部分が特定の機能に役立つことである。例えば、本発明の一態様によると、複数部分のうちの一方２０６は、デバイスの直流（ＤＣ）動作時に使用され、したがってＤＣゲートと称することが可能であり、複数部分のうちの他方２０８は、デバイスの高周波（例えばＲＦ）動作時に使用され、したがって高周波ゲートと称することが可能である。高周波ゲート２０８はチャネル領域２１６にセルフアラインされる。ゲートを多数の部分に分割し、各々の部分が異なる周波数範囲で使用されることによって、本発明はゲートの各々の部分をその意図された動作周波数範囲用に仕立てることが可能であり、それにより、対応する使用周波数範囲に要求される多様なゲート特性を満足させる。
【００１８】
ゲート２２０を構成する複数の部分２０６、２０８は互いに電気的に分離されることが好ましい。付け加えると、ゲート２２０は絶縁材料２１４によってソース、ドレイン、チャネルおよびドリフト領域から電気的に分離される。絶縁材料は、例えば二酸化ケイ素（ＳｉＯ２）のような酸化物を含む可能性があり、したがってしばしばゲート酸化層と称される。ゲート部分２０６、２０８の各々はポリシリコン材料を含むことが好ましいが、しかし当業者に知られているであろうが、ゲート部分のうちの１つまたは複数を形成するために代替の材料が使用されることも可能である。
【００１９】
本発明の一態様によると、ＤＣゲート２０６は、互いに横方向に離隔される少なくとも２つの区画を有することが好ましい。高周波ゲート２０８が第１の端部２２２および第１の端部の反対側の第２の端部２２４を有し、第１の端部２２２は第２の端部２２４よりも短くすることが可能である。好ましい実施形態では、高周波ゲート２０８は図２Ａに示したようにＴ字構造を有する可能性がある。高周波ゲート２０８の第１の端部２２２はＤＣゲート２０６のうちの２つ以上の区画の間に形成され、高周波ゲートの第２の端部２２４はＤＣゲート２０６の少なくとも一部分の上に形成される。本発明がゲート構造の複数部分の互いに関するこの正確な形状および／または場所に限定されないこと、および代替となるゲート２２０の構造が同様に考慮されることを理解されたい。
【００２０】
本発明の具体例の実施形態によると、高周波ゲート２０８の第２の端部２２４はＤＣゲート２０６と高周波ゲート２０８の間の結合を最小限にするようにＤＣゲート２０６よりも充分に上に形成される。特にＤＣゲート２０６が高周波ゲート２０８の第１の端部２２２に面する側でＤＣゲート２０６と高周波ゲート２０８の間に生じ得るある程度の結合が存在するであろうが、特にＤＣゲート２０６の断面厚さが最小限にされるならばこの結合は最少であろう。本発明の好ましい実施形態では、ＤＣゲート２０６の上の高周波ゲート２０８の第２の端部２２４の重なりは約０．２ミクロンであるが、しかし高周波ゲートの第２の端部の所望の幅に応じて別の量の重なりが考慮に入れられる。
【００２１】
高周波ゲート２０８の第１の端部２２２は、デバイスに付随するゲート−ソース間キャパシタンスを最小限にするために第２の端部２２４に比べて相対的に短く構成される。好ましい実施形態では、高周波ゲート２０８の第１の端部２２２の幅は約０．１ミクロンから約０．３ミクロンの範囲にあり、ＤＣゲート２０６と高周波ゲート２０８の第１の端部２２２の間で約５００オングストロームから約１０００オングストロームの酸化物のギャップを備えている。高周波ゲート２０８は原則としてチャネルを確立するために使用されることはなく、したがっていかなる特定の時間でもそれに印加される大幅な電圧を有することはないので、ホットキャリヤ劣化を効果的に削減することが可能である。ゲートキャパシタンスはＤＣでは無関係であるので、ホットキャリヤ劣化を最小限にするためにＤＣゲート２０６を望ましい広さに作製することが可能である。したがってＤＣゲート２０６はデバイス内でチャネルをバイアスするのに使用され、その一方で高周波ゲート２０８は原則として高周波でチャネルの調節を制御するのに使用される。こうして２つのゲート部分２０６、２０８の組合せは、本発明のＭＯＳデバイスが従来のＭＯＳデバイスの問題点を都合よく克服することを可能にする。
【００２２】
本発明の別の態様によると、ＭＯＳデバイスの高周波性能をさらに向上させるために、高周波ゲート２０８の第１の端部２２２の下のゲート酸化物２１４はＤＣゲート２０６の下のゲート酸化物よりも大幅に薄くなるように形成されることが好ましい。これはデバイスの相互コンダクタンス（ｇｍ）を向上させ、それによって利得に恩恵を受ける。ＭＯＳデバイスのゲート−ソース間キャパシタンスはゲート酸化物の厚さに反比例するので、ゲートの下のゲート酸化物の厚さを削減することはデバイスのゲート−ソース間キャパシタンスを大幅に増大させる。しかしながら、前にも述べたように、ゲート酸化物を薄くすることはデバイスの降伏電圧特性を低下させる。従来のＬＤＭＯＳで為されるようにゲート全体の下のゲート酸化物を薄くしてそれによってゲート−ソース間キャパシタンスを大幅に上げさせるのではなく、高周波ゲート２０８の第１の端部２２２の下のゲート酸化物の部分だけがＤＣゲート２０６の下のゲート酸化物と比べて薄くされる。本発明の分割ゲート構造を使用すると、ＤＣゲート２０６の下のゲート酸化物は高周波ゲート２０８と比較して異なる厚さで形成される可能性がある。この方式では、高周波ゲート２０８に付随するゲート−ソース間キャパシタンスは大幅に増加することはないが、しかし相互コンダクタンスは大幅に改善される。
【００２３】
単なる例として挙げると、高周波ゲート２０８の下のゲート酸化物は（例えば薄型ゲート酸化物形成処理法によって）薄く形成され、その一方でＤＣゲート２０６のゲート酸化物はそれに比べて厚く残される。これは高周波ゲート２０８の下のゲート酸化物を除去し、その後、（例えば酸化処理によって）高周波ゲート２０８用の薄いゲート酸化層を再成長させることによって達成される。こうして、ゲート酸化物すべてのうちの一部分だけが削減され、それにより、デバイスの相互コンダクタンスを向上させる。この方式で、高周波動作時のデバイスのゲートのキャパシタンスを都合よく削減し、その一方でデバイスのＤＣ降伏電圧を維持してＭＯＳデバイスを加工することが可能である。高周波ゲート２０８の第１の端部２２２の下のゲート酸化物の厚さは約１５０オングストロームから約２５０オングストロームであることが好ましい。比較すると、ＤＣゲート２０６に付随するゲート酸化物の厚さは約３００オングストロームから約４００オングストロームであることが好ましい。
【００２４】
単なる例として挙げると、図２Ｂは、本発明の別の具体例の実施形態によるものであって図２Ａに示した高周波ゲート２０８に置き換えて使用することが可能な高周波ゲート２５０の別の構造を例示している。上述したように、本発明はこの構造またはいかなる特定のゲート構造にも限定されない。範例の高周波ゲート２５０はＤＣゲート２０６の２つ以上の区画の間に形成された第１の端部２５２、およびＤＣゲート２０６の少なくとも一部分の上に形成された第２の端部２５４を有する。高周波ゲート２５０はチャネル領域２１６にセルフアラインされる。図２Ａに示した高周波ゲート２２０と一致した方式で、高周波ゲート２５０の第１の端部２５２の下のゲート酸化物２１４はＤＣゲート２０６の下のゲート酸化物よりも大幅に薄くなるように形成することが可能である。高周波ゲート２５０は、高周波ゲート２５０がＴ字構造を使用するのではなく逆Ｌ字構造として形成される可能性があることを除いて、図２Ａに描いた高周波ゲート２０８と同様の形状にすることが可能である。いずれのケースでも、高周波ゲート２５０の第２の端部２５４は第１の端部２５２との相対比較で広い。
【００２５】
前述したように、分割型ゲート構造の別の選択肢となる構成が本発明によって考慮される。例えば、図３は、本発明のさらに別の具体例の実施形態によって形成される代替のゲート３００を描いている。図２Ａに示したゲート２２０に類似して、ゲート３００はＭＯＳデバイス内のチャネル領域３１０の少なくとも一部分の上でかつウェハの上側表面の近縁に形成される。ゲート３００は複数の部分、すなわちＤＣゲート３０２と高周波ゲート３０４で形成される。高周波ゲート３０４はチャネル領域３１０にセルフアラインされる。ＤＣゲート３０２と高周波ゲート３０４は、例えば二酸化ケイ素といった絶縁材料３１２によって互いに、およびチャネル領域３１０、ソース領域３１４、ドレイン領域３１９、およびドリフト領域３１６から電気的に分離される。チャネル、ソース、ドレインおよびドリフト領域は、ＭＯＳデバイスのエピタキシャル層３１８の中に形成することが可能である。
【００２６】
ＤＣゲート３０２は横方向に互いに離隔された３つの区画を有する。高周波ゲート３０４は第１の端部３０６と第２の端部３０８を有し、第１の端部が第２の端部よりも短い。図２に示した具体例のＴ字構造の実施形態とは異なり、高周波ゲート３０４は複数脚３２０を有するπ構造を有し、各々の脚がＤＣゲート３０２の２つの区画の間に形成される。高周波ゲート３０４の第２の端部３０８はＤＣゲート３０２の少なくとも一部分の上に形成される。図２のＴ字構造のケースのように、ＤＣゲート３０２の下のゲート酸化物は、例えばホットキャリヤの劣化または高周波性能といった他の特性に大幅に影響を与えることなくデバイスの相互コンダクタンスを改善するために高周波ゲート３０４と比較して異なる厚さで形成することが可能である。
【００２７】
図４Ａ〜４Ｅは、本発明の具体例の実施形態による、図２に示した範例のＬＤＭＯＳデバイスを形成するのに使用することが可能な具体例の方法のいくつかの段階を描いている。この具体例の方法は従来のＣＭＯＳ互換性半導体加工処理技術の背景で説明されるであろう。本発明がこの方法デバイスを製造するためのまたはいかなる特定の方法にも限定されないことを理解されたい。
【００２８】
図４Ａは、本発明の技術を導入することが可能な範例の半導体ウェハ４００の少なくとも一部分の断面を描いている。ウェハ４００は基板４０２を含み、それは高い導電度を有するｐ＋型であることが好ましいが、しかしｎ＋型基板が代わりに使用されることも可能である。当業者は理解するであろうが、ｐ＋基板は所望の濃度（例えば約５×１０１８から約５×１０１９原子）のｐ型の不純物もしくはドーパント（例えばホウ素）を拡散もしくはインプラント工程といったもので基板材料に加えて材料の導電度を望み通りに変えることによって形成される。その後、ウェハの全表面の上にエピタキシャル層４０４を成長させる。エピタキシャル層４０４もやはりｐ型の不純物を加えることによって修正することが可能である。結果的に得られるトランジスタ構造の降伏電圧は、少なくとも部分的には、エピタキシャル層４０４の厚さと不純物濃度によって決定される。ウェハ４００の上側表面とｐ＋基板４０２の間の（例えばシンカーを介した）接続はフィールド酸化膜形成（例えば酸化）工程の前に形成されることが好ましい。
【００２９】
第１のゲート酸化層４０６がエピタキシャル層４０４の上に形成される。第１のゲート酸化層４０６は、例えば二酸化ケイ素といった絶縁材料を含む可能性があり、それはウェハの上側表面の上に所望の厚さ（例えば約３００〜４００オングストローム）に成長もしくは堆積させられる。第１の多結晶シリコン（ポリシリコン）層４０８が、例えば化学蒸着（ＣＶＤ）技術を使用して第１のゲート酸化層４０６の上に形成される。その後、例えば酸化工程によって絶縁層４１０が第１のポリシリコン層４０８の上に形成される。
【００３０】
第１のポリシリコン層４０８は結果として得られるデバイスのＤＣゲート構造の少なくとも一部分を最終的に形成するであろう。これを達成するために、絶縁層４１０、第１のポリシリコン層４０８および第１のゲート酸化層４０６は、図４Ｂに示したように例えば従来のフォトリソグラフィによるパターニング工程とその後のエッチング工程（例えばドライ・エッチング）を使用してＤＣゲートが位置する場所以外の全領域からエッチング除去されることが好ましい。ＤＣゲートの２つの区画の間の開口部４１２は高周波ゲート部分を形成するのに使用されるであろう。開口部４１２では、エッチング工程の間に第１のゲート酸化層４０６が除去されてエピタキシャル層４０４を露出させる。
【００３１】
図４Ｃは高周波ゲート部分の形成を描いている。図示したように、第１のゲート酸化層４０６、第１のポリシリコン層４０８および絶縁層４１０を含む２つのＤＣゲート部分の間の開口の中に第２のゲート酸化層４１６が形成される。第２のゲート酸化層４１６は第１のゲート酸化層の形成と一致する方式で形成することが可能であるが、しかし第１のゲート酸化層４０６に比較して薄い（例えば約１５０〜２５０オングストローム）ことが好ましい。ＤＣおよび高周波ゲート部分の下にそれぞれ異なる厚さのゲート酸化層４０６、４１６を形成することの利点は前にここで考察されている。側壁の酸化物はＤＣと高周波のゲートを電気的に分離するためにＤＣゲート４０８に沿って形成される。その後、ウェハ上に第２のポリシリコン層４１４が形成され、それに続いて、図示したように第２のポリシリコン層４１４が両方のＤＣゲートに付随する絶縁層４１０の少なくとも一部分に重なるようにパターニングおよびエッチングの工程が実施され、それによって前述した好ましいＴ字構造を形成する。
【００３２】
図４Ｄは範例のデバイスのソースおよびドレイン領域の形成を例示している。例えばディープ拡散またはインプラント工程を使用することによってエピタキシャル層４０４の中にｐ−本体領域４１８が形成される。拡散の工程では、所定の濃度レベルのｐ型不純物（例えばホウ素）が使用されることが好ましい。ｐ−本体領域４１８はＤＣゲート４０８と高周波ゲート４１４の下でチャネルの少なくとも一部分を形成する。例えば拡散またはインプラント工程を使用することによってエピタキシャル層４０４の中に軽くドープされたドレイン（ＬＤＤ）領域４２２が形成される。ＬＤＤ領域４２２の形成時では、所定の濃度レベルのｎ型不純物（例えば砒素またはリン）が使用されることが好ましい。ＬＤＤ領域４２２は結果的に得られるデバイス内でドリフト領域の少なくとも一部分を形成するであろう。その後、ソース領域４２０がｐ−本体領域４１８の中に形成され、ドレイン領域４２４がＬＤＤ領域４２２の中に形成される。ソースおよびドレイン領域４２０、４２４は、例えば判っている濃度のｎ型不純物をデバイスのそれぞれの領域４１８、４２２に拡散またはインプラントすることによって形成することが可能である。中間層の堆積工程（例えば酸化物および／またはホウ素リン珪酸ガラス（ＢＰＳＧ）の堆積）が実施されることもやはり可能である。
【００３３】
図４Ｅに、実質的に完成したＭＯＳデバイスが示されている。ソースとドレインの端子４２６、４２８は、例えば従来のメタライゼーション処理を使用してウェハの上側表面にそれぞれ形成される。ソースとドレインの端子４２６、４２８はソースとドレイン領域４２０、４２４にそれぞれ電気的に接触する。ウェハの上側表面から基板４０２への低抵抗接続を供給するためにシンカー４３４がウェハ内に形成されることが好ましい。その後、ウェハの上側表面の少なくとも一部分の上に絶縁層４３６（例えばパッシベーション層）が形成される可能性がある。
【００３４】
添付の図面を参照しながら本発明の具体例の実施形態を説明してきたが、本発明がそれらの正確な実施形態に限定されないこと、および添付の特許請求項の範囲から逸脱することなく当業者によって様々な他の変形および修正を加えることができることを理解されたい。
【図面の簡単な説明】
【００３５】
【図１】従来のＬＤＭＯＳデバイスの少なくとも一部分を具体的に示す断面図である。
【図２Ａ】本発明の具体例の実施形態によって形成された範例のＬＤＭＯＳデバイスの少なくとも一部分を具体的に示す断面図である。
【図２Ｂ】本発明の別の具体例の実施形態によって形成され、図２Ａの範例のＬＤＭＯＳデバイスに使用される代替のゲート構造の少なくとも一部分を具体的に示す断面図である。
【図３】本発明の別の具体例の実施形態によって形成され、さらに別の代替のゲート構造の少なくとも一部分を示す断面図である。
【図４Ａ】図２Ａに示した範例のＬＤＭＯＳデバイスを形成するのに使用することが可能な半導体製造方法の複数の段階を示す断面図である。
【図４Ｂ】図２Ａに示した範例のＬＤＭＯＳデバイスを形成するのに使用することが可能な半導体製造方法の複数の段階を示す断面図である。
【図４Ｃ】図２Ａに示した範例のＬＤＭＯＳデバイスを形成するのに使用することが可能な半導体製造方法の複数の段階を示す断面図である。
【図４Ｄ】図２Ａに示した範例のＬＤＭＯＳデバイスを形成するのに使用することが可能な半導体製造方法の複数の段階を示す断面図である。
【図４Ｅ】図２Ａに示した範例のＬＤＭＯＳデバイスを形成するのに使用することが可能な半導体製造方法の複数の段階を示す断面図である。
【図１】
2004343118.tif 000003
【図２Ａ】
2004343118.tif 000004
【図２Ｂ】
2004343118.tif 000005
【図３】
2004343118.tif 000006
【図４Ａ】
2004343118.tif 000007
【図４Ｂ】
2004343118.tif 000008
【図４Ｃ】
2004343118.tif 000009
【図４Ｄ】
2004343118.tif 000010
【図４Ｅ】
2004343118.tif 000011