(57)【要約】【課題】プラグの酸化を抑制し、特性や信頼性を向上させることが可能な半導体装置を提供する。【解決手段】下地絶縁膜１５と、下地絶縁膜上に形成され、下部電極２１と、上部電極２３と、上部電極と下部電極との間に設けられた誘電体膜２２とを有するキャパシタと、下地絶縁膜を貫通し、下部電極に接続されたプラグ１６と、キャパシタ及び下地絶縁膜を覆い、下地絶縁膜よりも酸素の透過性が低い酸素バリア膜４１とを備える。【選択図】　　図１
2004071932.tif 000002
【特許請求の範囲】
【請求項１】
下地絶縁膜と、
前記下地絶縁膜上に形成され、下部電極と、上部電極と、前記上部電極と下部電極との間に設けられた誘電体膜とを有するキャパシタと、
前記下地絶縁膜を貫通し、前記下部電極に接続されたプラグと、
前記キャパシタ及び前記下地絶縁膜を覆い、前記下地絶縁膜よりも酸素の透過性が低い酸素バリア膜と、
を備えたことを特徴とする半導体装置。
【請求項２】
前記下地絶縁膜の下に設けられ、前記下地絶縁膜よりも酸素の透過性が低い膜をさらに備えた
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記キャパシタ及び前記下地絶縁膜を覆い、前記キャパシタ及び前記下地絶縁膜と前記酸素バリア膜との間に設けられ、前記下地絶縁膜よりも水素の透過性が低い水素バリア膜をさらに備えた
ことを特徴とする請求項１に記載の半導体装置。
【請求項４】
下地絶縁膜と、
前記下地絶縁膜上に形成され、下部電極と、上部電極と、前記上部電極と下部電極との間に設けられた誘電体膜とを有するキャパシタと、
前記下地絶縁膜を貫通し、前記下部電極に接続されたプラグと、
前記下地絶縁膜と前記プラグとの間に設けられ、前記下地絶縁膜よりも酸素の透過性が低い酸素バリア膜と、
を備えたことを特徴とする半導体装置。
【請求項５】
前記下地絶縁膜の下に設けられ、前記下地絶縁膜よりも酸素の透過性が低い膜をさらに備えた
ことを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記酸素バリア膜は、シリコン窒化膜、シリコン酸窒化膜、酸化アルミニウム膜及び酸化チタン膜の少なくとも一つを含む
ことを特徴とする請求項１又は４に記載の半導体装置。
【請求項７】
前記プラグは、タングステン又はポリシリコンからなる
ことを特徴とする請求項１又は４に記載の半導体装置。
【請求項８】
前記下部電極はイリジウムを含む
ことを特徴とする請求項１又は４に記載の半導体装置。
【請求項９】
下地絶縁膜と、
前記下地絶縁膜上に形成され、下部電極と、上部電極と、前記上部電極と下部電極との間に設けられた誘電体膜とを有するキャパシタと、
前記下地絶縁膜を貫通し、前記下部電極に接続されたプラグと、
前記キャパシタ及び前記下地絶縁膜を覆い、前記下地絶縁膜よりも酸素の透過性が低い第１の酸素バリア膜と、
前記下地絶縁膜と前記プラグとの間に設けられ、前記下地絶縁膜よりも酸素の透過性が低い第２の酸素バリア膜と、
を備えたことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、特に強誘電体を用いたキャパシタを有する半導体装置に関する。
【０００２】
【従来の技術】
キャパシタの誘電体膜にＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３　）等の強誘電体を用いた不揮発性のメモリ（ＦｅＲＡＭ）について研究開発が行われている。このような強誘電体メモリの構造の一つとして、プラグ上にキャパシタの下部電極を形成構造（ＣＯＰ（Ｃａｐａｃｉｔｏｒ　Ｏｎ　Ｐｌｕｇ）構造）が知られている。
【０００３】
しかしながら、ＣＯＰ構造を用いた場合、アニール工程におけるプラグの酸化が大きな問題となる。すなわち、強誘電体メモリの製造に際しては、強誘電体膜を結晶化するためのアニールや、キャパシタ加工時のダメージを回復するためのリカバリーアニールなど、酸素を含有した雰囲気でのアニール工程が行われる。このアニール工程によってプラグが酸化され、プラグ抵抗の増大やコンタクト抵抗の増大が生じ得る。
【０００４】
プラグへの酸素の拡散経路としては、強誘電体膜中を拡散する経路、下部電極の直下に形成された絶縁膜中を拡散する経路等が考えられる。前者については、下部電極に酸素に対するバリア性の強い電極材料を用いることで改善がはかられている。しかしながら、後者については十分な対策がなされておらず、プラグが酸化される大きな要因となっている。
【０００５】
【発明が解決しようとする課題】
このように、ＣＯＰ構造を有する強誘電体メモリでは、プラグの酸化が大きな問題となっているが、従来は十分な対策が施されておらず、素子の特性や信頼性を低下させる大きな要因となっていた。
【０００６】
本発明は上記従来の課題に対してなされたものであり、プラグの酸化を抑制し、特性や信頼性を向上させることが可能な半導体装置を提供することを目的としている。
【０００７】
【課題を解決するための手段】
本発明に係る半導体装置は、下地絶縁膜と、前記下地絶縁膜上に形成され、下部電極と、上部電極と、前記上部電極と下部電極との間に設けられた誘電体膜とを有するキャパシタと、前記下地絶縁膜を貫通し、前記下部電極に接続されたプラグと、前記キャパシタ及び前記下地絶縁膜を覆い、前記下地絶縁膜よりも酸素の透過性が低い酸素バリア膜と、を備えたことを特徴とする。
【０００８】
また、本発明に係る半導体装置は、下地絶縁膜と、前記下地絶縁膜上に形成され、下部電極と、上部電極と、前記上部電極と下部電極との間に設けられた誘電体膜とを有するキャパシタと、前記下地絶縁膜を貫通し、前記下部電極に接続されたプラグと、前記下地絶縁膜と前記プラグとの間に設けられ、前記下地絶縁膜よりも酸素の透過性が低い酸素バリア膜と、を備えたことを特徴とする。
【０００９】
また、本発明に係る半導体装置は、下地絶縁膜と、前記下地絶縁膜上に形成され、下部電極と、上部電極と、前記上部電極と下部電極との間に設けられた誘電体膜とを有するキャパシタと、前記下地絶縁膜を貫通し、前記下部電極に接続されたプラグと、前記キャパシタ及び前記下地絶縁膜を覆い、前記下地絶縁膜よりも酸素の透過性が低い第１の酸素バリア膜と、前記下地絶縁膜と前記プラグとの間に設けられ、前記下地絶縁膜よりも酸素の透過性が低い第２の酸素バリア膜と、を備えたことを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。
【００１１】
（実施形態１）
図１は、本発明の第１の実施形態に係る半導体装置（ＣＯＰ構造を有する強誘電体メモリ）の構造を模式的に示した断面図である。
【００１２】
シリコン基板等の半導体基板１１上には、ＭＩＳトランジスタ１２が形成されており、ＭＩＳトランジスタ１２を覆うようにして層間絶縁膜（例えば、ＴＥＯＳを用いたシリコン酸化膜）１３が形成されている。
【００１３】
層間絶縁膜１３上には、酸素バリア膜１４が形成され、さらにその上には絶縁膜（下地絶縁膜）１５が形成されている。酸素バリア膜１４には、例えばＬＰＣＶＤ（減圧ＣＶＤ）法よって形成されたシリコン窒化膜が用いられ、絶縁膜１５には、例えばＴＥＯＳを用いてＬＰＣＶＤ法よって形成されたシリコン酸化膜が用いられる。
【００１４】
トランジスタ１２のソース／ドレインにはプラグ１６が接続されており、このプラグ１６は層間絶縁膜１３、酸素バリア膜１４及び絶縁膜１５を貫通してキャパシタの下部電極２１に接続されている。プラグ１６には、タングステン（Ｗ）或いはポリシリコン等の導電材料が用いられる。
【００１５】
キャパシタ（強誘電体キャパシタ）は、下部電極２１、下部電極２１上に形成された強誘電体膜２２及び、強誘電体膜２２上に形成された上部電極２３によって構成されている。下部電極２１及び上部電極２３には、例えばイリジウム（Ｉｒ）膜或いは酸化イリジウム（ＩｒＯ２　）膜が用いられる。これらの材料は酸素に対するバリア性が高いため、特に下部電極２１にこれらの材料を用いることで、強誘電体膜２２からプラグ１６に向かう酸素の拡散を抑制することができる。強誘電体膜２２には、例えばＰＺＴ膜（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３　膜）が用いられる。
【００１６】
キャパシタの上部電極２３上には、水素バリア膜３１として、酸化アルミニウム（Ａｌ２Ｏ３　：アルミナ）膜が形成され、さらにその上にはＴＥＯＳを用いたシリコン酸化膜３２が形成されている。ＣＶＤ法によってシリコン酸化膜３２を形成する際に、成膜雰囲気に含まれている水素が強誘電体膜２２に拡散すると、水素の還元作用によってキャパシタの特性が劣化する。水素バリア膜３１は、このような水素の拡散を抑制するためのものである。強誘電体膜２２、上部電極２３、水素バリア膜３１及びシリコン酸化膜３２の周囲には、水素バリア膜３３としてＡｌ２Ｏ３　膜が形成され、さらにその上にはＴＥＯＳを用いたシリコン酸化膜３４が形成されている。水素バリア膜３３の機能は、上述した水素バリア膜３１と同様である。
【００１７】
以上説明した構成については、基本的には従来の強誘電体メモリと同様であるが、本実施形態では、さらに酸素バリア膜４１を備えている。酸素バリア膜４１は、ＲＩＥによって絶縁膜１５等をパターニングした後、絶縁膜１５やキャパシタ（下部電極２１、強誘電体膜２２及び上部電極２３）等で構成された積層構造の周囲全体を覆うように形成する。
【００１８】
酸素バリア膜４１には、絶縁膜（シリコン酸化膜）１５よりも酸素の透過性（透過率）が低いものが用いられる。すなわち、単位厚さあたりで比較した場合に、絶縁膜１５よりも酸素の透過率が低いものを酸素バリア膜４１として用いる。具体的には、酸素バリア膜４１として、シリコン窒化膜（ＳｉＮ膜）、シリコン酸窒化膜（ＳｉＯＮ膜）、酸化アルミニウム膜（Ａｌ２Ｏ３　膜）或いは酸化チタン膜（ＴｉＯ２　膜）を用いる。また、これらの積層膜を酸素バリア膜４１として用いることも可能である。シリコン窒化膜及びシリコン酸窒化膜の形成には、例えばプラズマＣＶＤやＬＰＣＶＤ等のＣＶＤ法が用いられる。
【００１９】
以上述べたように、本実施形態では、絶縁膜１５及びキャパシタ等で構成された積層構造の周囲全体が酸素バリア膜４１によって覆われている。そのため、図１に示した構造を作製した後、酸素を含む雰囲気中でアニールを行う際に、絶縁膜１５内への酸素の侵入を抑制することができる。したがって、アニール工程でのプラグ１６の酸化を防止することができるため、プラグ抵抗の増大やコンタクト抵抗の増大を抑制することができ、特性や信頼性に優れた強誘電体メモリを得ることができる。特に、プラグ１６にＷプラグやポリシリコンプラグを用いた場合には、酸化の影響が大きいため、上記構造はより効果的である。
【００２０】
また、絶縁膜１５の下には酸素バリア膜１４が形成され、絶縁膜１５及びプラグ１６の上には、酸素に対するバリア性が高いＩｒ膜或いはＩｒＯ２　膜が用いられている。したがって、プラグ１６への酸素の拡散をより確実に抑制することができ、プラグ１６の酸化をより確実に防止することができる。
【００２１】
図２は、本実施形態の変更例に係る半導体装置の構造を模式的に示した断面図である。
【００２２】
基本的な構造は図１と同様であるが、本変更例では、上述した積層構造の周囲全体を覆う水素バリア膜４２を、酸素バリア膜４１と積層構造との間に設けている。水素バリア膜４２には、絶縁膜（シリコン酸化膜）１５よりも水素の透過性（透過率）が低いもの、具体的にはＡｌ２Ｏ３　膜を用いることが望ましい。
【００２３】
酸素バリア膜４１として、プラズマＣＶＤ或いはＬＰＣＶＤによって形成されたシリコン窒化膜或いはシリコン酸窒化膜を用いた場合、成膜雰囲気には水素が多く含有されている。すでに説明したように、成膜雰囲気に含まれた水素が強誘電体膜２２に拡散すると、キャパシタの特性が劣化してしまう。水素バリア膜としては、Ａｌ２Ｏ３　膜３１及び３３がすでに形成されているが、酸素バリア膜４１を形成する際に、例えば絶縁膜１５を通してキャパシタ内に水素が侵入するおそれもある。本実施形態では、水素バリア膜４２を設けることで、酸素バリア膜４１を形成する際のキャパシタ中への水素の拡散をより確実に抑制することができる。
【００２４】
（実施形態２）
図３は、本発明の第２の実施形態に係る半導体装置（ＣＯＰ構造を有する強誘電体メモリ）の構造を模式的に示した断面図である。なお、図１に示した構成要素と対応する構成要素については同一の参照番号を付し、それらの詳細な説明は省略する。
【００２５】
本実施形態では、図３に示すように、プラグ１６の周囲、すなわち層間絶縁膜（シリコン酸化膜）１３、酸素バリア膜１４及び絶縁膜（シリコン酸化膜）１５とプラグ１６との間に、酸素バリア膜１７を設けている。この酸素バリア膜１７には、第１の実施形態で説明した酸素バリア膜１４と同様、絶縁膜（シリコン酸化膜）１５よりも酸素の透過性（透過率）が低いものが用いられる。すなわち、単位厚さあたりで比較した場合に、絶縁膜１５よりも酸素の透過率が低いものを酸素バリア膜１７として用いる。具体的には、酸素バリア膜１７として、シリコン窒化膜（ＳｉＮ膜）、シリコン酸窒化膜（ＳｉＯＮ膜）、酸化アルミニウム膜（Ａｌ２Ｏ３　膜）或いは酸化チタン膜（ＴｉＯ２　膜）を用いる。また、これらの積層膜を酸素バリア膜１７として用いることも可能である。シリコン窒化膜及びシリコン酸窒化膜の形成には、例えばプラズマＣＶＤやＬＰＣＶＤ等のＣＶＤ法が用いられる。
【００２６】
図４は、図３に示したプラグ１６及び酸素バリア膜１７の形成方法を模式的に示した断面図である。
【００２７】
まず、図４（ａ）に示すように、層間絶縁膜１３、酸素バリア膜１４及び絶縁膜１５に、ＲＩＥ法によってコンタクトホール１８を開ける。次に、図４（ｂ）に示すように、コンタクトホール１８を含む全面に酸素バリア膜１７をＣＶＤ法等によって形成する。続いて、図４（ｃ）に示すように、酸素バリア膜１７をエッチバックして、コンタクトホール１８の側壁に選択的に酸素バリア膜１７を残す。その後、図４（ｄ）に示すように、コンタクトホール１８を含む全面にプラグ材料としてタングステン（Ｗ）或いはポリシリコン等の導電材料を形成し、さらにＣＭＰ法等によって余分なプラグ材料を除去することで、コンタクトホール１８内に選択的にプラグ１７を形成する。
【００２８】
このように本実施形態では、プラグ１６の周囲に酸素バリア膜１７が形成されている。そのため、図３に示した構造を作製した後、酸素を含む雰囲気中でアニールを行う際に、絶縁膜１５からプラグ１６に拡散してくる酸素を酸素バリア膜１７によってブロックすることができ、プラグ１６への酸素の侵入を抑えることができる。したがって、アニール工程でのプラグ１６の酸化を防止することができるため、プラグ抵抗の増大やコンタクト抵抗の増大を抑制することができ、特性や信頼性に優れた強誘電体メモリを得ることができる。
【００２９】
（実施形態３）
図５は、本発明の第３の実施形態に係る半導体装置（ＣＯＰ構造を有する強誘電体メモリ）の構造を模式的に示した断面図である。
【００３０】
本実施形態は、第１の実施形態で説明した酸素バリア膜４１及び第２の実施形態で説明した酸素バリア膜１７の両方を設けたものである。その他の基本的な構成については、第１の実施形態及び第２の実施形態と同様であり、それらの詳細な説明は省略する。なお、図５の例は、図１及び図３の構造を組み合わせた構造に対応するが、図２及び図３の構造を組み合わせて、酸素バリア膜４１の下に図２に示した水素バリア膜４２を設けるようにしてもよい。
【００３１】
本実施形態では、酸素バリア膜４１及び１７を設けることで、プラグ１６への酸素の侵入をより確実に抑制することができ、特性や信頼性に優れた強誘電体メモリを得ることができる。
【００３２】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【００３３】
【発明の効果】
本発明によれば、酸素バリア膜によってプラグの酸化を防止することができるため、特性や信頼性に優れた半導体装置を得ることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の構造を模式的に示した断面図である。
【図２】本発明の第１の実施形態の変更例に係る半導体装置の構造を模式的に示した断面図である。
【図３】本発明の第２の実施形態に係る半導体装置の構造を模式的に示した断面図である。
【図４】本発明の第２の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図５】本発明の第３の実施形態に係る半導体装置の構造を模式的に示した断面図である。
【符号の説明】
１１…半導体基板
１２…ＭＩＳトランジスタ
１３…層間絶縁膜
１４、１７、４１…酸素バリア膜
１５…絶縁膜
１６…プラグ
１８…コンタクトホール
２１…下部電極
２２…強誘電体膜
２３…上部電極
３１、３３、４２…水素バリア膜
３２、３４…シリコン酸化膜
【図１】
2004071932.tif 000003
【図２】
2004071932.tif 000004
【図３】
2004071932.tif 000005
【図４】
2004071932.tif 000006
【図５】
2004071932.tif 000007