(57)【要約】【課題】液晶表示装置に使用される画素のキックバック電圧を改善する。【解決手段】複数のデータラインと複数のゲートラインとが相互に交叉する部分に連結された薄膜トランジスタ、前記薄膜トランジスタのソースに連結された画素電極、前記画素電極に対向する共通電極、前記画素電極と前記共通電極との間に注入された液晶とを備える液晶表示装置であって、前記複数のゲートラインに対応する複数の補助ゲートラインを形成し、前記補助ゲートラインと前記ソースとの間に第１のキャパシタを連結して形成した画素構造とする。このような画素構造にすることにより、ゲートラインの電圧が急激に低下する場合にも、画素電圧の変動幅を小さくすることができ、従来の場合と比較してデータライン電圧のダイナミックレンジを低めることができ、共通電圧の調整が不要であり、また、フリッカー等の表示の問題等も解決することができる。【選択図】図３
2004302414.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータラインと複数のゲートラインとが相互交叉する部分に連結された薄膜トランジスタと、
前記薄膜トランジスタのソースに連結された画素電極と、
前記画素電極に対向する共通電極と、
前記画素電極と前記共通電極との間に注入された液晶を備える液晶表示装置において、
前記複数のゲートラインに対応する複数の補助ゲートラインを形成し、前記補助ゲートラインと前記ソースとの間に第１のキャパシタを連結して形成することを特徴とする液晶表示装置。
【請求項２】
前記ソースと前記共通電極との間に第２のキャパシタが連結されたことを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記補助ゲートラインに印加される電圧極性は、前記ゲートラインに印加される電圧極性を反対にした、逆極性を有することを特徴とする請求項１または２記載の液晶表示装置。
【請求項４】
前記第１のキャパシタの容量は、前記トランジスタのソースとゲートとの間の寄生容量と同一であることを特徴とする請求項３記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、能動マトリックス液晶表示装置に使用される画素のキックバック（ｋｉｃｋ  ｂａｃｋ）電圧を改善した液晶表示装置に関する。
【背景技術】
【０００２】
一般に、ＴＦＴ−ＬＣＤの画素構造は、非晶質シリコンまたは多結晶シリコンＴＦＴ１個と、蓄積容量（ｓｔｏｒａｇｅ  ｃａｐａｃｉｔｏｒ）と液晶に電圧を印加するための画素電極とからなり、図１は、このような従来の一般的なＴＦＴ−ＬＣＤの画素構造を示している。図１に示している画素構造は、典型的な形態であるので、説明は省略し、その動作と関連した波形図を図２に示した。
図２に示すように、従来の画素構造を使用する場合、ノードＰにおける電圧、即ち、蓄積容量に格納される電荷量と関わる電圧はゲートラインの電圧がロウに遷移する瞬間、△Ｖｐ（キックバック電圧）だけ低下する。これはゲートラインの電圧が急激に低下すると、ＴＦＴのゲート電極とソース電極との間の寄生容量（Ｃｇｓ）によるカップリング現象により、画素電圧であるノードＰにおける電圧も共に低下するためである。これにより、液晶にはデータラインの電圧より△Ｖｐだけ低い電圧が印加される。通常△Ｖｐは、次の式で表わせる。
△Ｖｐ＝Ｃｇｓ／（Ｃｌｃ＋Ｃｓｔ＋Ｃｇｓ）＊（Ｖｇｌｏｗ−Ｖｇｈｉｇｈ）
ここで、Ｃｌｃは液晶の容量、Ｃｓｔは蓄積容量、Ｃｇｓはソースとゲートとの間の寄生容量を示し、Ｖｇｌｏｗ及びＶｇｈｉｇｈはゲートラインに印加されるロウ電圧及びハイ電圧を各々示している。
【０００３】
前記の式から分かるように、△Ｖｐ電圧はＴＦＴのゲート電圧変動と同じ方向に作用して液晶電圧を低下させる。また、液晶の容量（Ｃｌｃ）及び寄生容量（Ｃｇｓ）は印加された電圧によって変わるので、階調によって△Ｖｐが異り、階調毎に異なる共通電圧を求め、これにより、△Ｖｐを最小化することができる画素構造が求められている。
【０００４】
キックバック電圧を補償するために画素により異なる共通電圧を印加する方法が提案されている（例えば、特許文献１参照）。しかし、この方法は液晶駆動回路が複雑になる問題がある。
【特許文献１】特開２００３−２２３１５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、前述の問題を解決するために提案されたもので、キックバック電圧のない画素構造を有する液晶表示装置を提案する。
このため、本発明では、各画素のゲートライン信号と逆極性を有する別のゲート信号ラインを設けて、ゲートライン信号の急激な変化による△Ｖｐの発生を補償することができる画素構造を有する液晶表示装置を提案する。
【課題を解決するための手段】
【０００６】
前記の目的を達成するために、本発明の液晶表示装置は、複数のデータラインと複数のゲートラインが相互に交叉する部分に連結された薄膜トランジスタ、前記薄膜トランジスタのソースに連結された画素電極、前記画素電極に対向する共通電極及び前記画素電極と前記共通電極との間に注入された液晶を備える液晶表示装置において、前記複数のゲートラインに対応する複数の補助ゲートラインを形成し、前記補助ゲートラインと前記ソースとの間に第１のキャパシタを連結して形成する。
【０００７】
また、前記ソースと前記共通電極との間に第２のキャパシタが連結される。
また、前記補助ゲートラインに印加される電圧極性は前記ゲートラインに印加される電圧極性の逆極性を有する。
また、前記第１のキャパシタの容量は前記トランジスタのソースとゲートとの間の寄生容量と同一である。
【発明の効果】
【０００８】
本発明の液晶表示装置によれば、ゲートラインの電圧が急激に低下する場合にも、画素電圧の変動幅を従来に比べ小さくすることができる。従って、従来の場合と比較してデータライン電圧のダイナミックレンジを低くすることができ、共通電圧（Ｖｃｏｍ）の調整が不要であり、△Ｖｐに起因する３０Ｈｚ成分のフリッカー（ｆｌｉｃｋｅｒ）等の表示に関する問題点を解決することができる。
【発明を実施するための最良の形態】
【０００９】
以下、添付の図を参照しながら本発明の実施の形態を、詳細に説明する。
図３は、本発明において提案する新たな画素構造の一実施の形態を示す図であり、図４は、その動作波形図である。
図３の一実施の形態において、相互に直交する複数の第１のゲートライン（Ｎ番目，Ｎ＋１番目のゲートライン）と複数のデータライン（Ｍ番目、Ｍ＋１番目のゲートライン）を備える液晶表示装置は、複数の第１のゲートラインの各々に対応する複数の第２のゲートライン（Ｎ番目，Ｎ＋１番目のゲートバーライン；補助ゲートライン）を更に備える。また、第１のゲートラインにゲートが連結され、それに対応するデータラインにドレーンが連結されるＴＦＴトランジスタのソースと接地電圧との間に液晶が連結され、ソースと第２のゲートラインとの間に第１のキャパシタ（Ｃ１）が連結される。
【００１０】
図３に示すように、１つのゲートラインと１つのデータラインとが画素トランジスタ（ＴＦＴ）に連結されており、又ゲートバーラインとノードＰ（画素電極）との間に静電容量（Ｃ１）が連結されている。ゲートバーラインはゲートラインの信号極性と反対である（図４参照）。本発明の実施の形態において、前記静電容量（Ｃ１）は、トランジスタのソースとゲートとの間の寄生容量（Ｃｇｓ）と同じ容量に設計されることが望ましい。
【００１１】
図３に示す画素構造を有する場合、寄生容量（Ｃｇｓ）の影響によるキックバック電圧を静電容量（Ｃ１）を通じて補償することができ、この場合、△Ｖｐを式により表示すると次の通りである。
△Ｖｐ＝Ｃｇｓ／（Ｃｌｃ＋Ｃｓｔ＋Ｃｇｓ）＊（Ｖｇｌｏｗ−Ｖｇｈｉｇｈ）＋Ｃ１／（Ｃｌｃ＋Ｃｓｔ＋Ｃｇｓ）＊（Ｖｇｈｉｇｈ−Ｖｇｌｏｗ）
前記の式から分かるように、もし、Ｃ１＝Ｃｇｓであれば、△Ｖｐは理論的に０となる。また、画素電極に連結されているその他の寄生容量を考慮しても、本発明の一実施の形態に係る画素構造では、△Ｖｐを従来の画素構造に比べて小さくすることができる。従って、液晶の下部電極には０Ｖまたは既存の共通電極（Ｖｃｏｍ）より非常に低いＤＣ電圧を印加することができるので、データライン電圧のダイナミックレンジ（ｒａｎｇｅ）を低くすることができる。
【００１２】
図５は、本発明において提案する画素構造の別の実施の形態を示す図である。
図５に示すように、図３と異なる点は、静電容量（Ｃ１）の以外に第２のキャパシタとして蓄積容量（Ｃｓｔ）を液晶と並列に連結した画素構造で、蓄積容量は△Ｖｐを減らす役割を果たすのみならず、ＴＦＴトランジスタのゲートがターンオフ状態にある時に生じるリーク電流及び液晶のリーク電流等による液晶電圧の低下を防止して、電圧保持率（ＶＨＲ：Ｖｏｌｔａｇｅ  Ｈｏｌｄｉｎｇ  Ｒａｔｉｏ）を高める機能を果たす。
【図面の簡単な説明】
【００１３】
【図１】従来の一般の画素構造図である。
【図２】図１の画素構造の動作波形図である。
【図３】本発明で提案する新たな画素構造の一実施の形態を示す図である。
【図４】図３の画素構造の動作波形図である。
【図５】本発明で提案する新たな画素構造の別の実施の形態を示す図である。
【符号の説明】
【００１４】
Ｃ１        第１のキャパシタ
Ｃｇｓ      寄生容量
Ｃｓｔ      蓄積容量
【図１】
2004302414.tif 000003
【図２】
2004302414.tif 000004
【図３】
2004302414.tif 000005
【図４】
2004302414.tif 000006
【図５】
2004302414.tif 000007