(57)【要約】【課題】リニアレギュレータを用いることなく、高い変換効率を実現することができるＤＣ−ＤＣコンバータを提供すること。【解決手段】ＤＣ−ＤＣコンバータ１０は、メインスイッチング用トランジスタＴ１をオン／オフ駆動してＤＣ−ＤＣ変換を実施する。メインスイッチング用トランジスタＴ１のソース・ドレイン間には、ダイオードＤ２と第１コンデンサＣ２とからなる直列回路を並列に接続し、第１コンデンサＣ２にトランジスタＴ３を介して第２コンデンサＣ３を並列に接続する。メインスイッチング用トランジスタＴ１のオン／オフに同期して、トランジスタＴ３により各コンデンサＣ２，Ｃ３を接続又は切り離すことにより、メインスイッチング用トランジスタＴ１を駆動するためのゲート電圧を生成する。【選択図】        図１
2004173460.tif 000002
【特許請求の範囲】
【請求項１】
メインスイッチング用トランジスタをオン／オフ駆動してＤＣ−ＤＣ変換を実施するＤＣ−ＤＣコンバータの制御方法であって、
前記メインスイッチング用トランジスタのソース・ドレイン間には、ダイオードと第１コンデンサとからなる直列回路を並列に接続し、前記第１コンデンサにスイッチ回路を介して第２コンデンサを並列に接続し、
前記メインスイッチング用トランジスタのオン／オフに同期して、前記スイッチ回路により前記各コンデンサを接続又は切り離すことにより、前記メインスイッチング用トランジスタを駆動するためのゲート電圧を生成するようにしたことを特徴とするＤＣ−ＤＣコンバータの制御方法。
【請求項２】
前記メインスイッチング用トランジスタのオフ時に、前記第１コンデンサを、該メインスイッチング用トランジスタに供給される入力電圧により前記ダイオードを介して充電し、
前記メインスイッチング用トランジスタのオン時に、前記スイッチ回路により第１コンデンサと第２コンデンサとを並列に接続して前記第２コンデンサを充電し、その第２コンデンサの電圧を、前記メインスイッチング用トランジスタを駆動するドライブ回路の駆動電圧として供給することを特徴とする請求項１に記載のＤＣ−ＤＣコンバータの制御方法。
【請求項３】
メインスイッチング用トランジスタをオン／オフ駆動してＤＣ−ＤＣ変換を実施するＤＣ−ＤＣコンバータであって、
前記メインスイッチング用トランジスタのソース・ドレイン間に、ダイオードと第１コンデンサとからなる直列回路が並列に接続され、前記第１コンデンサにスイッチ回路を介して第２コンデンサが並列に接続され、前記メインスイッチング用トランジスタのオン／オフに同期して、前記スイッチ回路により前記各コンデンサを接続又は切り離すことにより、前記メインスイッチング用トランジスタを駆動するためのゲート電圧を生成するゲート電圧生成手段を有することを特徴とするＤＣ−ＤＣコンバータ。
【請求項４】
前記第１コンデンサは、前記メインスイッチング用トランジスタのオフ時に、該メインスイッチング用トランジスタに供給される入力電圧によって前記ダイオードを介して充電され、
前記第２コンデンサは、前記メインスイッチング用トランジスタのオン時に、前記スイッチ回路により第１コンデンサと並列に接続されて該第１コンデンサにより充電され、その第２コンデンサの電圧が前記メインスイッチング用トランジスタを駆動するドライブ回路の駆動電圧として供給されることを特徴とする請求項３に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記第２コンデンサの電圧を監視する電圧監視回路と、その電圧監視回路の出力信号に基づいて、前記スイッチ回路をオン／オフするスイッチ制御回路とを備えたことを特徴とする請求項４に記載のＤＣ−ＤＣコンバータ。
【請求項６】
メインスイッチング用トランジスタを駆動して入力電圧を所望の電圧値に変換するＤＣ−ＤＣコンバータであって、
前記メインスイッチング用トランジスタのソース・ドレイン間に設けられた、入力電圧を分圧する第１コンデンサと第２コンデンサと、
前記第１コンデンサと第２コンデンサにより分圧された入力電圧により、メインスイッチング用トランジスタの駆動電圧を生成する駆動電圧生成手段と
を有することを特徴とするＤＣ−ＤＣコンバータ。
【請求項７】
メインスイッチング用トランジスタをオン／オフ駆動してＤＣ−ＤＣ変換を実施するＤＣ−ＤＣコンバータを構成するために用いられる半導体集積回路装置であって、
前記ＤＣ−ＤＣコンバータは、前記メインスイッチング用トランジスタのソース・ドレイン間に、ダイオードと第１コンデンサとからなる直列回路を並列に接続し、前記第１コンデンサにスイッチ回路を介して第２コンデンサを並列に接続し、前記メインスイッチング用トランジスタのオン／オフに同期して、前記スイッチ回路により前記各コンデンサを接続又は切り離すことにより、前記メインスイッチング用トランジスタを駆動するためのゲート電圧を生成するものであり、前記スイッチ回路を、前記メインスイッチング用トランジスタの駆動信号を生成するための回路とともに１チップ上に搭載したことを特徴とする半導体集積回路装置。
【請求項８】
メインスイッチング用トランジスタをオン／オフ駆動してＤＣ−ＤＣ変換を実施するＤＣ−ＤＣコンバータを構成するために用いられる半導体集積回路装置であって、
前記ＤＣ−ＤＣコンバータは、前記メインスイッチング用トランジスタのソース・ドレイン間に、ダイオードと第１コンデンサとからなる直列回路を並列に接続し、前記第１コンデンサにスイッチ回路を介して第２コンデンサを並列に接続し、前記メインスイッチング用トランジスタのオン／オフに同期して、前記スイッチ回路により前記各コンデンサを接続又は切り離すことにより、前記メインスイッチング用トランジスタを駆動するためのゲート電圧を生成するものであり、前記スイッチ回路を、前記メインスイッチング用トランジスタとともに１チップ上に搭載したことを特徴とする半導体集積回路装置。
【請求項９】
前記第１コンデンサは、前記メインスイッチング用トランジスタのオフ時に、該メインスイッチング用トランジスタに供給される入力電圧によって前記ダイオードを介して充電され、
前記第２コンデンサは、前記メインスイッチング用トランジスタのオン時に、前記スイッチ回路により第１コンデンサと並列に接続されて該第１コンデンサにより充電され、その第２コンデンサの電圧が前記メインスイッチング用トランジスタを駆動するドライブ回路の駆動電圧として供給され、
前記第２コンデンサの電圧を監視する電圧監視回路と、その電圧監視回路の出力信号に基づいて、前記スイッチ回路をオン／オフするスイッチ制御回路とを搭載したことを特徴とする請求項７又は８に記載の半導体集積回路装置。
【請求項１０】
メインスイッチング用トランジスタをオン／オフ駆動してＤＣ−ＤＣ変換を実施するＤＣ−ＤＣコンバータを内蔵した電子機器であって、前記ＤＣ−ＤＣコンバータは、前記メインスイッチング用トランジスタのソース・ドレイン間に、ダイオードと第１コンデンサとからなる直列回路を並列に接続し、前記第１コンデンサにスイッチ回路を介して第２コンデンサを並列に接続し、前記メインスイッチング用トランジスタのオン／オフに同期して、前記スイッチ回路により前記各コンデンサを接続又は切り離すことにより、前記メインスイッチング用トランジスタを駆動するためのゲート電圧を生成するものであることを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＤＣ−ＤＣコンバータの制御回路及びＤＣ−ＤＣコンバータに関するものである。
【０００２】
ノート型パソコンやゲーム機器などの電子機器には、複数の半導体集積回路装置が組み込まれており、半導体集積回路装置に供給する動作電圧を一定に保つために、ＤＣ−ＤＣコンバータを用いて変動する電池電圧の定電圧化が図られている。このＤＣ−ＤＣコンバータの変換効率が電子機器における電池稼働時間を左右するため、その変換効率を高める技術が必要となっている。
【０００３】
【従来の技術】
従来、電池で動作する携帯型の電子機器では、内部回路に供給する動作電圧を一定に保つために、電池電圧から定電圧（動作電圧）に変換するＤＣ−ＤＣコンバータが搭載されている（例えば、特許文献１〜３参照）。その電子機器を普及させるためには、ＤＣ−ＤＣコンバータの変換効率を向上させることが必要となっている。なぜなら、ＤＣ−ＤＣコンバータの変換効率が電子機器の電池稼働時間を左右するからである。例えば、消費電力が１Ｗｈである電子機器において、１０Ｗｈの電池で動作させる場合、ＤＣ−ＤＣコンバータの効率が理想的な１００％であれば、１０時間動作させることができるが、ＤＣ−ＤＣコンバータの効率が５０％であるときには、電子機器の電池稼働時間は５時間に半減してしまう。
【０００４】
具体的に、スイッチングレギュレータ方式のＤＣ−ＤＣコンバータでは、同期整流方式を採用したり、メインスイッチング用トランジスタとしてＮ型のＦＥＴ（電界効果トランジスタ）を用いたりすることで変換効率の改善が図られている（例えば、特許文献４参照）。
【０００５】
同期整流方式は、ＤＣ−ＤＣコンバータにおいて出力を整流するための回路であるフライホイールダイオードの代わりにＦＥＴを用いる方式であり、整流回路における電圧降下を改善することで高効率化を図ることができる。この同期整流方式は、特に出力電圧が低いＤＣ−ＤＣコンバータにおいて、高い変換効率を実現するために必須の技術になっている。
【０００６】
また、スイッチングレギュレータ方式のＤＣ−ＤＣコンバータでは、高い電圧から低い電圧に変換する降圧型のものが最も効率がよく、具体的には、９５％〜９６％の高効率を達成しているものも知られている。
【０００７】
図８には、同期整流方式の降圧型ＤＣ−ＤＣコンバータの従来例を示す。このＤＣ−ＤＣコンバータ１は、電子機器（例えば、ノート型パソコン）に内蔵され、図示しないバッテリからの入力電圧Ｖｉｎを変換し、ＣＰＵやその周辺回路を動作させるための出力電圧Ｖｏｕｔを出力する。
【０００８】
ＤＣ−ＤＣコンバータ１は、１チップの半導体集積回路装置上に形成された制御回路２と複数個の外付け素子とから構成されている。
制御回路２の第１駆動信号ＳＧ１は、メインスイッチング用トランジスタ（具体的には、Ｐ型のＦＥＴ）Ｔ１のゲートに供給され、該トランジスタＴ１のソースには、入力電圧Ｖｉｎが供給される。メインスイッチング用トランジスタＴ１のドレインは、同期整流用トランジスタ（具体的には、Ｎ型のＦＥＴ）Ｔ２のドレインに接続される。同期整流用トランジスタＴ２のゲートには、制御回路２の第２駆動信号ＳＧ２が入力され、該トランジスタＴ２のソースはグランドに接続されている。
【０００９】
また、メインスイッチング用トランジスタＴ１のドレインはチョークコイルＬ１を介して出力端子３に接続されている。出力端子３は平滑用コンデンサＣ１を介してグランドに接続されている。さらに、メインスイッチング用トランジスタＴ１のドレインはフライホイールダイオードＤ１のカソードに接続され、そのダイオードＤ１のアノードはグランドに接続されている。
【００１０】
制御回路２は、分圧抵抗Ｒ１，Ｒ２、誤差増幅器４、三角波発振器５、ＰＷＭ比較器６、ドライブ回路７ａ，７ｂを備え、前記第１及び第２駆動信号ＳＧ１，ＳＧ２を出力することにより、各トランジスタＴ１，Ｔ２のスイッチング動作を制御する。
【００１１】
制御回路２において、出力電圧Ｖｏｕｔが分圧抵抗Ｒ１，Ｒ２により分圧され、その分圧電圧が誤差増幅器４の反転入力端子に入力される。誤差増幅器４の非反転入力端子には基準電圧ｅ１が入力される。誤差増幅器４は、出力電圧Ｖｏｕｔに応じた分圧電圧と基準電圧ｅ１とを比較し、その電圧差を増幅した出力信号Ａ１を出力する。
【００１２】
誤差増幅器４の出力信号Ａ１はＰＷＭ比較器６の非反転入力端子に入力され、該ＰＷＭ比較器６の反転入力端子には三角波発振器５が発振した所定周期の三角波信号が入力される。ＰＷＭ比較器６は、誤差増幅器４の出力信号Ａ１と三角波発振器５の三角波信号とを比較し、その比較結果に基づく所定デューティ比の出力信号Ｐ１を出力する。このＰＷＭ比較器６の出力信号Ｐ１によって、メインスイッチング用トランジスタＴ１は、出力電圧Ｖｏｕｔを定常状態に保つように所定周波数でオン・オフ制御される。
【００１３】
図９は制御回路２の動作波形図である。
制御回路２において、誤差増幅器４の出力信号Ａ１の電圧は、出力電圧Ｖｏｕｔに応じた分圧電圧（分圧抵抗Ｒ１，Ｒ２による分圧電圧）と基準電圧ｅ１との電圧差が大きいと変動が大きくなり、分圧電圧と基準電圧ｅ１との電圧差が小さいと変動が小さくなる。
【００１４】
ＰＷＭ比較器６は、誤差増幅器４の出力信号Ａ１よりも三角波信号が低くなる場合に出力信号Ｐ１をＨレベルとし、出力信号Ａ１よりも三角波信号が高くなる場合に出力信号Ｐ１をＬレベルとする。従って、誤差増幅器４の出力信号Ａ１の電圧が上昇すると、ＰＷＭ比較器６の出力パルス幅（出力信号Ｐ１がＨレベルとなるパルス幅）が長くなる。
【００１５】
このＰＷＭ比較器６の出力信号Ｐ１は、ドライブ回路（具体的には、インバータ回路）７ａを介してメインスイッチング用トランジスタＴ１のゲートに第１駆動信号ＳＧ１として反転入力される。そのため、ＰＷＭ比較器６の出力パルス幅が長くなると、メインスイッチング用トランジスタＴ１のオン時間が長くなり、逆にＰＷＭ比較器６の出力パルス幅が短くなると、メインスイッチング用トランジスタＴ１のオン時間が短くなる。
【００１６】
ＤＣ−ＤＣコンバータ１では、ＰＷＭ比較器６の出力信号Ｐ１によって、出力電圧Ｖｏｕｔが基準電圧ｅ１及び分圧抵抗Ｒ１，Ｒ２により設定される定電圧となるようにメインスイッチング用トランジスタＴ１のオン／オフが制御される。
【００１７】
また、ＰＷＭ比較器６は、前記出力信号Ｐ１に対して論理レベルが逆である出力信号Ｐ２を出力する。つまり、各出力信号Ｐ１，Ｐ２は互いに相補となるパルス信号としてＰＷＭ比較器６から出力される。ＰＷＭ比較器６の出力信号Ｐ２は、ドライブ回路７ｂを介して第２駆動信号ＳＧ２として同期整流用トランジスタＴ２のゲートに入力される。
【００１８】
従って、メインスイッチング用トランジスタＴ１のオン時に同期整流用トランジスタＴ２がオフされ、メインスイッチング用トランジスタＴ１のオフ時に同期整流用トランジスタＴ２がオンされる。すなわち、制御回路２から出力される第１及び第２駆動信号ＳＧ１，ＳＧ２によって、メインスイッチング用トランジスタＴ１及び同期整流用トランジスタＴ２は交互にオンされる。
【００１９】
メインスイッチング用トランジスタＴ１のスイッチング動作により、そのトランジスタＴ１の出力電流は、チョークコイルＬ１及び平滑用コンデンサＣ１により平滑される。ここで、メインスイッチング用トランジスタＴ１のオン時には、入力電圧Ｖｉｎは該トランジスタＴ１を介してＬＣ回路（チョークコイルＬ１と平滑用コンデンサＣ１とからなる平滑回路）に供給される。メインスイッチング用トランジスタＴ１がオフされると、フライホイールダイオードＤ１を介して電流経路が形成される。このとき、メインスイッチング用トランジスタＴ１のオン時にチョークコイルＬ１に蓄積されたエネルギーが出力端子３側へ放出される。
【００２０】
出力端子３の出力電圧Ｖｏｕｔは、次式により表される。
Ｖｏｕｔ＝Ｖｉｎ×Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）
ここで、ＴｏｎはトランジスタＴ１がオンとなる期間（図９における出力信号Ｐ１のオン時間）、ＴｏｆｆはトランジスタＴ１がオフとなる期間（図９における出力信号Ｐ１のオフ時間）である。
【００２１】
従って、バッテリの消耗や電子機器の使用環境等によって入力電圧Ｖｉｎが変動したとしても、出力信号Ｐ１のデューティサイクルを制御することによって、出力電圧Ｖｏｕｔを定電圧に保つように補償することができる。
【００２２】
また、ＤＣ−ＤＣコンバータ１では、メインスイッチング用トランジスタＴ１がオフされるとき、前記第２駆動信号ＳＧ２により同期整流用トランジスタＴ２がオンされて、フライホイールダイオードＤ１の順方向電圧降下分をクランプして電圧降下を軽減し、平滑効率を向上させるようになっている。
【００２３】
ところで、上述したＤＣ−ＤＣコンバータ１では、メインスイッチング用トランジスタＴ１としてＰ型のＦＥＴを用いている。これに対し、図１０に示すＤＣ−ＤＣコンバータ１ａのように、メインスイッチング用トランジスタＴ１としてＮ型のＦＥＴを用いると、メインスイッチング用トランジスタＴ１におけるオン抵抗が小さくなり、電力損失を低減することが可能となる。
【００２４】
ＤＣ−ＤＣコンバータ１ａのメインスイッチング用トランジスタＴ１としてＮ型のＦＥＴを用いる場合、該トランジスタＴ１を駆動するための第１駆動信号ＳＧ１として入力電圧Ｖｉｎよりも高い電圧が必要になる。そのため、このＤＣ−ＤＣコンバータ１ａでは、メインスイッチング用トランジスタＴ１がオン／オフするときにそのソース電位がグランド電位から入力電圧Ｖｉｎの間でふれるのを利用して、チャージポンプによりトランジスタＴ１の駆動電圧を生成するようにしている。
【００２５】
具体的には、ＰＷＭ比較器６の出力信号Ｐ１はドライブ回路８ａを介して第１駆動信号ＳＧ１としてメインスイッチング用トランジスタＴ１のゲートに入力され、出力信号Ｐ２はドライブ回路８ｂを介して第２駆動信号ＳＧ２として同期整流用トランジスタＴ２のゲートに入力されている。
【００２６】
メインスイッチング用トランジスタＴ１のドレイン・ソース間には、ダイオードＤ２とコンデンサＣ３とからなる直列回路が並列に接続されている。ここで、ダイオードＤ２のカソードがコンデンサＣ３に接続され、その接続部はドライブ回路８ａの電源端子に接続されている。また、ダイオードＤ２のアノードは、ドライブ回路８ｂの電源端子に接続されている。さらに、ダイオードＤ２のアノードはコンデンサＣ２を介してグランドに接続されている。
【００２７】
なお、ＤＣ−ＤＣコンバータ１ａにおける他の回路構成は図８のＤＣ−ＤＣコンバータ１と同じであるのでその説明を省略する。
このＤＣ−ＤＣコンバータ１ａにおいて、メインスイッチング用トランジスタＴ１がオフ、同期整流用トランジスタＴ２がオンであるとき、メインスイッチング用トランジスタＴ１のソース電位はグランド電位となる。このとき、ダイオードＤ２を介してコンデンサＣ３に電流が流れ、コンデンサＣ３は、その電圧が入力電圧Ｖｉｎと等しくなるまで充電される。次いで、コンデンサＣ３の充電電圧を利用して、ドライブ回路８ａから駆動信号ＳＧ１が出力されることでメインスイッチング用トランジスタＴ１がオンする。
【００２８】
メインスイッチング用トランジスタＴ１がオンすると、該トランジスタＴ１のソース電位が入力電圧Ｖｉｎまで上昇する。このとき、コンデンサＣ３はトランジスタＴ１のソースに接続されているので、該コンデンサＣ３からドライブ回路８ａに供給される電圧も上昇して入力電圧Ｖｉｎよりも高くなる。ここで、トランジスタＴ１のソース電位が上昇したとしても、該ソース電位に対する第１駆動信号ＳＧ１の電圧は変化せず入力電圧Ｖｉｎとなっている。
【００２９】
そして、その第１駆動信号ＳＧ１によりメインスイッチング用トランジスタＴ１が駆動される。なおこのとき、ダイオードＤ２は、電圧が入力電圧Ｖｉｎよりも高くなったコンデンサＣ３の電荷が入力電圧Ｖｉｎ側（バッテリ側）に逆流するのを防止する逆流防止回路として機能する。
【００３０】
このように、ＤＣ−ＤＣコンバータ１ａにおけるメインスイッチング用トランジスタＴ１は、入力電圧Ｖｉｎにより駆動されることとなる。この場合、メインスイッチング用トランジスタＴ１のゲート容量による電力損失ＰＷは次の式で表される。
【００３１】
ＰＷ＝１／２×ｆ×Ｃ×Ｖｉｎ＾２
ここで、ｆはスイッチング周波数であり、Ｃはメインスイッチング用トランジスタＴ１のゲート容量である。また、「＾」はベキ乗を表す。
【００３２】
すなわち、トランジスタＴ１のゲート容量Ｃによる電力損失ＰＷは、スイッチング周波数ｆに比例するとともに入力電圧Ｖｉｎの二乗に比例する。
そのため、メインスイッチング用トランジスタＴ１の駆動電圧として、入力電圧Ｖｉｎをそのまま利用するのではなく、リニアレギュレータを用いて適正な電圧値まで降圧した電圧を利用することで、ゲート容量Ｃによる電力損失ＰＷを低減する技術が実用化されている。
【００３３】
図１１には、そのリニアレギュレータ９を用いたＤＣ−ＤＣコンバータ１ｂの従来例を示す。
ＤＣ−ＤＣコンバータ１ｂにおいて、リニアレギュレータ９には入力電圧Ｖｉｎが入力されている。リニアレギュレータ９の出力端子は、ダイオードＤ２のアノードに接続されるとともに、ドライブ回路８ｂの電源端子に接続されている。なお、他の回路構成は図１０のＤＣ−ＤＣコンバータ１ａと同じである。
【００３４】
【特許文献１】
特開２０００−６９７４６号公報
【特許文献２】
特開２０００−１８４６１２号公報
【特許文献３】
特開２００１−３５２７５０号公報
【特許文献４】
特開２０００−１９７３４９号公報（第７，８頁、第８図）
【００３５】
【発明が解決しようとする課題】
ところが、ＤＣ−ＤＣコンバータ１ｂの大出力化、高周波化が図られる場合、メインスイッチング用トランジスタＴ１のゲートに流入するゲート電流が増大するため、リニアレギュレータ９における発熱の問題が生じてしまう。
【００３６】
また、電力損失を低減するために、図１１のＤＣ−ＤＣコンバータ１ｂにおいて破線で示すように、リニアレギュレータ９と出力端子３との間にダイオードＤ３を追加してもよい。この場合、ＤＣ−ＤＣコンバータ１ｂの起動時には、リニアレギュレータ９の出力が駆動電圧として使用され、出力端子３から定電圧の出力電圧Ｖｏｕｔが出力される時には、その出力電圧Ｖｏｕｔが駆動電圧として使用される。この方法は、ＤＣ−ＤＣコンバータ１ｂの出力電圧Ｖｏｕｔがメインスイッチング用トランジスタＴ１の駆動電圧として最適な電圧値になる場合には、ゲート容量Ｃによる電力損失ＰＷを低減する上で好ましいものとなる。
【００３７】
しかし、ＤＣ−ＤＣコンバータには、分圧抵抗Ｒ１，Ｒ２を外付け素子として制御回路２の外部に設け、各抵抗Ｒ１，Ｒ２の抵抗値を変更することにより、出力電圧Ｖｏｕｔを任意に設定できるようにしたものも実用化されている。このようなＤＣ−ＤＣコンバータでは、その出力電圧Ｖｏｕｔがメインスイッチング用トランジスタＴ１の駆動電圧の最適値に必ずしもなることはなく、ダイオードＤ３を追加するといった技術を使用できない。
【００３８】
また特に、電子機器に搭載される半導体集積回路装置の省電力化が図られ、年々、ＤＣ−ＤＣコンバータの低電圧化が進んでいるため、そのＤＣ−ＤＣコンバータの出力電圧をそのままメインスイッチング用トランジスタＴ１の駆動電圧として使用できなくなってきている。
【００３９】
本発明は上記問題点を解決するためになされたものであって、その目的は、リニアレギュレータ回路を用いることなく、高い変換効率を実現することができるＤＣ−ＤＣコンバータの制御方法、ＤＣ−ＤＣコンバータ、半導体集積回路装置、及び電子機器を提供することにある。
【００４０】
【課題を解決するための手段】
上記目的を達成するため、請求項１，３，７，８，１０に記載の発明では、メインスイッチング用トランジスタをオン／オフ駆動してＤＣ−ＤＣ変換を実施するＤＣ−ＤＣコンバータにおいて、メインスイッチング用トランジスタのソース・ドレイン間には、ダイオードと第１コンデンサとからなる直列回路が並列に接続される。また、第１コンデンサにはスイッチ回路を介して第２コンデンサが並列に接続される。そして、メインスイッチング用トランジスタのオン／オフに同期して、スイッチ回路により２つのコンデンサが接続又は切り離される。これにより、メインスイッチング用トランジスタを駆動するためのゲート電圧が生成される。このようにすると、２つのコンデンサの容量差を利用して、メインスイッチング用トランジスタに供給される入力電圧から所望のゲート電圧を生成することが可能となる。
【００４１】
請求項２，４，９に記載の発明によれば、第１コンデンサは、メインスイッチング用トランジスタのオフ時に、該メインスイッチング用トランジスタに供給される入力電圧によってダイオードを介して充電される。そして、メインスイッチング用トランジスタのオン時にスイッチ回路がオンされ各コンデンサが並列に接続されると、第１コンデンサにより第２コンデンサが充電される。この第２コンデンサの電圧は、メインスイッチング用トランジスタを駆動するための駆動電圧（ゲート電圧）としてドライブ回路に供給される。
【００４２】
請求項５，９に記載の発明によれば、ドライブ回路に駆動電圧を供給する第２コンデンサの電圧が監視され、その電圧に応じてスイッチ回路がオン／オフ制御される。これにより、第２コンデンサの電圧が規定範囲内となるように制御され、メインスイッチング用トランジスタを駆動するための所望のゲート電圧が生成される。
【００４３】
請求項６に記載の発明によれば、メインスイッチング用トランジスタを駆動して入力電圧を所望の電圧値に変換するＤＣ−ＤＣコンバータにおいて、メインスイッチング用トランジスタのソース・ドレイン間には入力電圧を分圧する第１コンデンサと第２コンデンサとが設けられる。そして、第１コンデンサと第２コンデンサとで分圧された入力電圧によって、メインスイッチング用トランジスタの駆動電圧が生成される。
【００４４】
請求項７に記載の発明によれば、スイッチ回路がメインスイッチング用トランジスタの駆動信号を生成するための回路とともに１チップの半導体集積回路装置上に搭載されるので、該半導体集積回路装置を用いることにより、ＤＣ−ＤＣコンバータの小型化が可能となる。
【００４５】
請求項８に記載の発明によれば、スイッチ回路がメインスイッチング用トランジスタとともに１チップの半導体集積回路装置上に搭載されるので、該半導体集積回路装置を用いることにより、ＤＣ−ＤＣコンバータの小型化が可能となる。
【００４６】
請求項９に記載の発明によれば、第２コンデンサの電圧を監視する電圧監視回路と、その電圧監視回路の出力信号に基づいて、前記スイッチ回路をオン／オフするスイッチ制御回路とが１チップの半導体集積回路装置上に搭載される。よって、この半導体集積回路装置を用いることにより、ＤＣ−ＤＣコンバータの小型化が可能となる。
【００４７】
請求項１０に記載の発明によれば、ＤＣ−ＤＣコンバータの高効率化が図られることにより、電子機器の電池稼働時間を長くすることができる。
【００４８】
【発明の実施の形態】
（第１実施形態）
以下、本発明をＤＣ−ＤＣコンバータに具体化した第１実施形態を図面に従って説明する。
【００４９】
尚、説明の便宜上、従来例と同様の構成については同一の符号を付してその説明を一部省略する。
図１は、本実施形態のＤＣ−ＤＣコンバータの回路図である。ＤＣ−ＤＣコンバータ１０は、電子機器（例えば、ノート型パソコン）に内蔵され、バッテリＢからの入力電圧Ｖｉｎを変換し、ＣＰＵ等の内部回路１１を動作させるための定電圧の出力電圧Ｖｏｕｔを出力する。
【００５０】
ＤＣ−ＤＣコンバータ１０は、１チップの半導体集積回路装置上に形成された制御回路１２、それに外付けされるメインスイッチング用トランジスタＴ１、同期整流用トランジスタＴ２、チョークコイルＬ１、フライホイールダイオードＤ１、平滑用コンデンサＣ１、ダイオードＤ２、コンデンサＣ２，Ｃ３を備える。このＤＣ−ＤＣコンバータ１０におけるメインスイッチング用トランジスタＴ１及び同期整流用トランジスタＴ２は、Ｎ型のＦＥＴ（電界効果トランジスタ）である。
【００５１】
先ず、外付け素子について説明すると、メインスイッチング用トランジスタＴ１と同期整流用トランジスタＴ２とは直列に接続され、メインスイッチング用トランジスタＴ１のドレインには、バッテリＢから直流電圧である入力電圧Ｖｉｎが供給される。メインスイッチング用トランジスタＴ１のソースは同期整流用トランジスタＴ２のドレインに接続され、同期整流用トランジスタＴ２のソースはグランドに接続されている。
【００５２】
メインスイッチング用トランジスタＴ１のソース、すなわち各トランジスタＴ１，Ｔ２の接続点はチョークコイルＬ１と平滑用コンデンサＣ１とからなる平滑回路を介して出力端子３に接続されている。また、各トランジスタＴ１，Ｔ２の接続点には、フライホイールダイオードＤ１のカソードが接続され、該ダイオードＤ１のアノードはグランドに接続されている。
【００５３】
メインスイッチング用トランジスタＴ１のドレイン・ソース間には、ダイオードＤ２とコンデンサＣ２とからなる直列回路が並列に接続されている。この直列回路では、ダイオードＤ２のアノードがメインスイッチング用トランジスタＴ１のドレインに接続され、ダイオードＤ２のカソードがコンデンサＣ２に接続されている。また、メインスイッチング用トランジスタＴ１のソースは、コンデンサＣ３を介して制御回路１２に接続されている。
【００５４】
次に、制御回路１２の構成について説明する。
制御回路１２は、分圧抵抗Ｒ１，Ｒ２、誤差増幅器４、三角波発振器５、ＰＷＭ比較器６、ドライブ回路８ａ，８ｂ、スイッチ回路としてのトランジスタ（具体的には、Ｐ型のＦＥＴ）Ｔ３、電圧比較器１３、ナンド回路１４を備えている。
【００５５】
この制御回路１２において、分圧抵抗Ｒ１，Ｒ２、誤差増幅器４、三角波発振器５、ＰＷＭ比較器６、ドライブ回路８ａ，８ｂの回路構成は、上述した従来技術の制御回路２ａ（図１０参照）と同じである。ここでは、その従来技術との相違点を中心に説明する。
【００５６】
すなわち、トランジスタＴ３のソースは前記ダイオードＤ２のカソードとコンデンサＣ２との接続点に接続され、トランジスタＴ３のドレインはコンデンサＣ３に接続されている。このトランジスタＴ３がオンすると、コンデンサＣ２とコンデンサＣ３とが並列に接続される。
【００５７】
また、トランジスタＴ３のドレインは、ドライブ回路８ａの電源端子に接続されるとともに電圧比較器１３の反転入力端子に接続されている。従って、電圧比較器１３の反転入力端子には、コンデンサＣ３の電圧（ドライブ回路８ａの駆動電圧）が入力される。また、電圧比較器１３の非反転入力端子には基準電圧ｅ２が入力される。
【００５８】
電圧比較器１３は、コンデンサＣ３の電圧を監視する回路であって、コンデンサＣ３の電圧と基準電圧ｅ２とを比較して、コンデンサＣ３の電圧が低いときにはＨレベルの信号を出力し、コンデンサＣ３の電圧が高いときにはＬレベルの信号を出力する。電圧比較器１３の出力信号はナンド回路１４の一方の入力端子に入力され、ナンド回路１４の他方の入力端子には、ＰＷＭ比較器６の出力信号Ｐ１が入力される。そして、ナンド回路１４の出力信号はトランジスタＴ３のゲートに入力される。
【００５９】
ナンド回路１４は、ＰＷＭ比較器６の出力信号Ｐ１がＨレベルであり、かつ電圧比較器１３の出力信号がＨレベルであるときに、Ｌレベルの出力信号を出力してトランジスタＴ３をオンにする。これにより、各コンデンサＣ２，Ｃ３が並列に接続される。また、ＰＷＭ比較器６の出力信号Ｐ１又は電圧比較器１３の出力信号がＬレベルであるときに、Ｈレベルの出力信号を出力してトランジスタＴ３をオフにする。これにより、各コンデンサＣ２，Ｃ３の接続が切断される。
【００６０】
本実施形態において、ダイオードＤ２、コンデンサＣ２，Ｃ３、トランジスタＴ３、電圧比較器１３、ナンド回路１４によりゲート電圧生成手段が構成されている。
【００６１】
次に、ＤＣ−ＤＣコンバータ１０の動作について説明する。
ＤＣ−ＤＣコンバータ１０において、メインスイッチング用トランジスタＴ１がオフ、同期整流用トランジスタＴ２がオンである場合（ＰＷＭ比較器６の出力信号Ｐ１がＬレベル、出力信号Ｐ２がＨレベルである場合）、メインスイッチング用トランジスタＴ１のソース電位はグランド電位となる。この場合、ダイオードＤ２を介してコンデンサＣ２が充電され、コンデンサＣ２の電圧は入力電圧Ｖｉｎとなる。このとき、出力信号Ｐ１がＬレベルであるため、ナンド回路１４はＨレベルの信号を出力してトランジスタＴ３をオフする。よって、コンデンサＣ２とコンデンサＣ３とが切り離され、コンデンサＣ３は充電されない。
【００６２】
次に、同期整流用トランジスタＴ２がオフし、メインスイッチング用トランジスタＴ１がオンすると、メインスイッチング用トランジスタＴ１のソース電位が入力電圧Ｖｉｎまで上昇するので、ダイオードＤ２は逆バイアス状態となり、ダイオードＤ２がオフしてコンデンサＣ２への充電は停止する。
【００６３】
このとき、出力信号Ｐ１はＨレベルであるので、コンデンサＣ３の電圧が基準電圧ｅ２よりも低く電圧比較器１３の出力信号がＨレベルである場合には、ナンド回路１４はＬレベルの信号を出力してトランジスタＴ３をオンにする。これにより、コンデンサＣ２とコンデンサＣ３とが並列接続になり、コンデンサＣ３はコンデンサＣ２によって充電される。
【００６４】
一方、コンデンサＣ３の電圧が基準電圧ｅ２よりも高いときには、電圧比較器１３の出力信号がＬレベルになるので、ナンド回路１４はＨレベルの信号を出力してトランジスタＴ３をオフにする。よって、コンデンサＣ２とコンデンサＣ３とは切り離されたままとなるため、コンデンサＣ３の充電は行われない。
【００６５】
次に、メインスイッチング用トランジスタＴ１を駆動するためのゲート電圧Ｖｇ、すなわち、コンデンサＣ３からドライブ回路８ａに供給される駆動電圧を作成するための動作原理について図２の等価回路を用いて説明する。なお、図２におけるスイッチＳＷは、図１におけるダイオードＤ２とトランジスタＴ３に相当する。
【００６６】
図２に示すように、スイッチＳＷを入力側端子Ｓｉに接続したとき、コンデンサＣ２に蓄えられる電荷Ｑは次式により表される。
Ｑ＝Ｃａ２×Ｖｉｎ
ここで、Ｃａ２はコンデンサＣ２の容量値である。
【００６７】
次に、スイッチＳＷを出力側端子Ｓｏに接続すると、コンデンサＣ２に蓄えられた電荷Ｑの一部がコンデンサＣ３に移動する。このとき、電荷Ｑの総量は変化しないため、次式の関係が成り立つ。
【００６８】
Ｑ＝（Ｃａ２＋Ｃａ３）×Ｖｇ
ここで、Ｃａ３はコンデンサＣ３の容量値である。
従って、出力側のゲート電圧Ｖｇは次式により求められる。
【００６９】
Ｃａ２×Ｖｉｎ＝（Ｃａ２＋Ｃａ３）×Ｖｇ
Ｖｇ＝Ｃａ２／（Ｃａ２＋Ｃａ３）×Ｖｉｎ
このように、入力側に接続されるコンデンサＣ２の容量値Ｃａ２と出力側に接続されるコンデンサＣ３の容量値Ｃａ３との容量差を利用して、入力電圧Ｖｉｎから所望のゲート電圧Ｖｇに変換することが可能となる。
【００７０】
図２の等価回路において、周波数ｆ（＝１／Ｔ）のスピードでスイッチＳＷを切り替えた場合、入力側（コンデンサＣ２）から出力側（コンデンサＣ３）に流れる平均電流について説明する。
【００７１】
すなわち、スイッチＳＷを入力側端子Ｓｉに接続したときコンデンサＣ２に蓄えられる電荷Ｑ１は、
Ｑ１＝Ｃａ２×Ｖｉｎ
であり、スイッチＳＷを出力側端子Ｓｏに接続したときコンデンサＣ２に蓄えられる電荷Ｑ２は、
Ｑ２＝Ｃａ２×Ｖｇ
である。従って、時間Ｔ秒間にコンデンサＣ２からコンデンサＣ３へ移動する電荷Ｑは、
2004173460.tif 000003
となる。よって、平均電流Ｉは次式のように求められる。
【００７２】
Ｉ＝Ｑ／Ｔ＝Ｃａ２×（Ｖｉｎ−Ｖｇ）／Ｔ
このように、入力側に接続されるコンデンサＣ２の容量値Ｃａ２により、出力電流（駆動回路８ａへの供給電流）を所望の値に調整することが可能であり、消費電力が低減される。
【００７３】
さらに、ＤＣ−ＤＣコンバータ１０の動作について図３の等価回路を用いて詳述する。なお、図３（ａ）は、メインスイッチング用トランジスタＴ１がオフ（同期整流用トランジスタＴ２がオン）のときの等価回路であり、図３（ｂ）は、メインスイッチング用トランジスタＴ１がオン（同期整流用トランジスタＴ２がオフ）のときの等価回路である。
【００７４】
図３（ａ）において、メインスイッチング用トランジスタＴ１のソース電位はグランド電位であり、コンデンサＣ２，Ｃ３はグランドに接地される。そのため、ダイオードＤ２を介してコンデンサＣ２が充電される。このとき、スイッチＳＷ（トランジスタＴ３）はオフであり、コンデンサＣ３は回路全体から切り離された状態にある。
【００７５】
一方、図３（ｂ）において、メインスイッチング用トランジスタＴ１のソース電位は入力電圧Ｖｉｎであり、ダイオードＤ２には逆バイアスが加わるため、コンデンサＣ２，Ｃ３は入力電圧Ｖｉｎに対して切り離される。また、スイッチＳＷ（トランジスタＴ３）はオンであり、コンデンサＣ２とコンデンサＣ３とが並列に接続されることで、コンデンサＣ２によってコンデンサＣ３が充電される。
【００７６】
図３（ａ）と図３（ｂ）の状態を繰り返すことにより、コンデンサＣ３は所定電圧（基準電圧ｅ２）まで充電される。このとき、電圧比較器１３によって、コンデンサＣ３の電圧が必要以上に高くならないように監視され、コンデンサＣ３の電圧が基準電圧ｅ２以上となる場合には、トランジスタＴ３がオフされることでコンデンサＣ３の充電が禁止される。
【００７７】
以上記述したように、上記実施形態によれば、下記の効果を奏する。
（１）２つのコンデンサＣ２，Ｃ３を利用して入力電圧Ｖｉｎを分圧することで、メインスイッチング用トランジスタＴ１を駆動するためのゲート電圧Ｖｇが生成される。このようにすれば、従来のようにリニアレギュレータを用いることなく、最適なゲート電圧Ｖｇが生成されるので、ＤＣ−ＤＣコンバータ１０の変換効率を高めることができる。
【００７８】
（２）電圧監視回路としての電圧比較器１３によって、ドライブ回路８ａに駆動電圧を供給するコンデンサＣ３の電圧が監視され、その電圧に応じてスイッチ回路としてのトランジスタＴ３がオン／オフ制御される。これにより、コンデンサＣ３の電圧が規定範囲内となるように制御され、メインスイッチング用トランジスタＴ１を駆動するための所望のゲート電圧Ｖｇを生成することができる。
【００７９】
（３）ゲート電圧Ｖｇを生成するための回路（駆動電圧生成手段としてのトランジスタＴ３、電圧比較器１３、ナンド回路１４）が、１チップの半導体集積回路装置である制御回路１２に内蔵されている。この制御回路１２を用いることにより、ＤＣ−ＤＣコンバータ１０の小型化を図ることができる。
【００８０】
（４）同じサイズのＮ型のＦＥＴとＰ型のＦＥＴとを比較した場合、Ｎ型のＦＥＴの方がＰ型のＦＥＴよりもオン抵抗が４２％小さくなる。従って、本実施形態のように、メインスイッチング用トランジスタＴ１としてＮ型のＦＥＴを用いると、オン抵抗による電力損失を低減することができる。
【００８１】
（５）ＤＣ−ＤＣコンバータ１０の高効率化が図られることにより、それを搭載する電子機器の電池稼働時間を長くすることができる。また、ＤＣ−ＤＣコンバータ１０を用いることにより、電子機器の小型化を図ることができる。
【００８２】
（第２実施形態）
以下、本発明を具体化した第２実施形態を説明する。但し、以下には第１実施形態との相違点を中心に説明する。
【００８３】
図４に示すように、本実施形態のＤＣ−ＤＣコンバータ１０ａでは、メインスイッチング用トランジスタＴ１としてＰ型のＦＥＴを用いている。この場合、入力電圧Ｖｉｎよりも低いゲート電圧を入力することでメインスイッチング用トランジスタＴ１を駆動する。ここで、ゲート電圧をグランド電位まで下げると、電圧の二乗に比例してゲート容量による電力損失が発生するので、ＤＣ−ＤＣコンバータ１０ａにおいては、入力電圧Ｖｉｎよりも少し低い適切なゲート電圧でメインスイッチング用トランジスタＴ１を駆動するように構成している。
【００８４】
詳述すると、メインスイッチング用トランジスタＴ１のソース・ドレイン間には、コンデンサＣ２とダイオードＤ２とからなる直列回路が並列に接続されている。この直列回路では、ダイオードＤ２のカソードがメインスイッチング用トランジスタＴ１のドレインに接続され、ダイオードＤ２のアノードがコンデンサＣ２に接続されている。また、メインスイッチング用トランジスタＴ１のソースは、コンデンサＣ３を介して制御回路１２ａに接続されている。
【００８５】
制御回路１２ａは、第１実施形態の制御回路１２と同様に、分圧抵抗Ｒ１，Ｒ２、誤差増幅器４、三角波発振器５、ＰＷＭ比較器６、ドライブ回路８ｂ、トランジスタＴ３、電圧比較器１３、ナンド回路１４を備えている。また、制御回路１２ａでは、メインスイッチング用トランジスタＴ１を駆動するために、制御回路１２におけるドライブ回路８ａに代えて、ドライブ回路（具体的にはインバータ回路）８ｃを備えている。
【００８６】
制御回路１２ａにおいて、トランジスタＴ３のドレインは前記ダイオードＤ２のアノードとコンデンサＣ２との接続点に接続され、トランジスタＴ３のソースはコンデンサＣ３に接続されている。このトランジスタＴ３がオンすると、コンデンサＣ２とコンデンサＣ３とが並列に接続される。
【００８７】
トランジスタＴ３のソースは、ドライブ回路８ｃの低電位側の電源端子に接続されるとともに電圧比較器１３の反転入力端子に接続されている。従って、電圧比較器１３の反転入力端子には、コンデンサＣ３の電圧（ドライブ回路８ａの駆動電圧）が入力される。また、電圧比較器１３の非反転入力端子には基準電圧ｅ２が入力される。
【００８８】
電圧比較器１３は、コンデンサＣ３の電圧を監視する回路であって、コンデンサＣ３の電圧と基準電圧ｅ２とを比較して、コンデンサＣ３の電圧が小さいときにはＨレベルの信号を出力し、コンデンサＣ３の電圧が大きいときにはＬレベルの信号を出力する。電圧比較器１３の出力信号はナンド回路１４の一方の入力端子に入力され、ナンド回路１４の他方の入力端子には、ＰＷＭ比較器６の出力信号Ｐ１が入力される。そして、ナンド回路１４の出力信号はトランジスタＴ３のゲートに入力される。
【００８９】
ナンド回路１４は、ＰＷＭ比較器６の出力信号Ｐ１がＨレベルであり、かつ電圧比較器１３の出力信号がＨレベルであるときに、Ｌレベルの出力信号を出力してトランジスタＴ３をオンにする。これにより、各コンデンサＣ２，Ｃ３が並列に接続される。また、ＰＷＭ比較器６の出力信号Ｐ１又は電圧比較器１３の出力信号がＬレベルであるときに、Ｈレベルの出力信号を出力してトランジスタＴ３をオフにする。これにより、各コンデンサＣ２，Ｃ３の接続が切断される。
【００９０】
本実施形態において、ダイオードＤ２、コンデンサＣ２，Ｃ３、トランジスタＴ３、電圧比較器１３、ナンド回路１４によりゲート電圧生成手段が構成されている。
【００９１】
次に、ＤＣ−ＤＣコンバータ１０ａの動作について図５の等価回路を用いて説明する。なお、図５（ａ）は、メインスイッチング用トランジスタＴ１がオフ（同期整流用トランジスタＴ２がオン）のときの等価回路であり、図５（ｂ）は、メインスイッチング用トランジスタＴ１がオン（同期整流用トランジスタＴ２がオフ）のときの等価回路である。
【００９２】
図５（ａ）において、メインスイッチング用トランジスタＴ１のドレイン電位はグランド電位であり、コンデンサＣ２はダイオードＤ２を介してグランドに接地される。そのため、コンデンサＣ２がダイオードＤ２を介して充電される。このとき、スイッチＳＷ（トランジスタＴ３）はオフであり、コンデンサＣ３は回路全体から切り離された状態にある。
【００９３】
一方、図５（ｂ）において、メインスイッチング用トランジスタＴ１のドレイン電位は入力電圧Ｖｉｎであり、ダイオードＤ２には逆バイアスが加わる。また、スイッチＳＷ（トランジスタＴ３）はオンであり、コンデンサＣ２とコンデンサＣ３とが並列に接続されることで、コンデンサＣ２によってコンデンサＣ３が充電される。
【００９４】
この場合、第１実施形態と同様に、出力側のゲート電圧Ｖｇは次式により求められる。
Ｖｇ＝Ｃａ２／（Ｃａ２＋Ｃａ３）×Ｖｉｎ
すなわち、入力側に接続されるコンデンサＣ２の容量値Ｃａ２と出力側に接続されるコンデンサＣ３の容量値Ｃａ３との容量差を利用して、入力電圧Ｖｉｎから所望のゲート電圧Ｖｇに変換することが可能となる。
【００９５】
以上記述したように、上記実施形態によれば、下記の効果を奏する。
（１）２つのコンデンサＣ２，Ｃ３を利用して入力電圧Ｖｉｎを分圧することで、メインスイッチング用トランジスタＴ１を駆動するためのゲート電圧Ｖｇが生成される。このようにすれば、最適なゲート電圧Ｖｇが生成されるので、ＤＣ−ＤＣコンバータ１０ａの変換効率を高めることができる。
【００９６】
（２）電圧比較器１３によって、ドライブ回路８ｃの駆動電圧を供給するコンデンサＣ３の電圧が監視され、その電圧に応じてトランジスタＴ３がオン／オフ制御される。これにより、コンデンサＣ３の電圧が規定範囲内となるように制御され、所望のゲート電圧Ｖｇを生成することができる。
【００９７】
（３）駆動電圧生成手段としてのトランジスタＴ３、電圧比較器１３、ナンド回路１４が、１チップの半導体集積回路装置である制御回路１２ａに内蔵されている。この制御回路１２ａを用いることにより、ＤＣ−ＤＣコンバータ１０ａの小型化を図ることができる。
【００９８】
上記実施の形態は、次に示すように変更することもできる。
・図６に示すＤＣ−ＤＣコンバータ１０ｂや図７に示すＤＣ−ＤＣコンバータ１０ｃのように、メインスイッチング用トランジスタＴ１を形成した半導体集積回路装置２１ａ，２１ｂにゲート電圧作成回路を内蔵する構成を採用してもよい。
【００９９】
具体的には、例えば、図６のＤＣ−ＤＣコンバータ１０ｂは、半導体集積回路装置２１ａ、制御回路２２、外付け素子としてのチョークコイルＬ１、フライホイールダイオードＤ１、平滑用コンデンサＣ１、ダイオードＤ２、コンデンサＣ２，Ｃ３を備える。半導体集積回路装置２１ａは、メインスイッチング用トランジスタＴ１に加え、同期整流用トランジスタＴ２、ドライブ回路８ａ，８ｂ、ゲート電圧作成回路（電圧比較器１３、ナンド回路１４，トランジスタＴ３）を内蔵している。
【０１００】
図７のＤＣ−ＤＣコンバータ１０ｃも同様に、半導体集積回路装置２１ｂ、制御回路２２、外付け素子としてのチョークコイルＬ１、フライホイールダイオードＤ１、平滑用コンデンサＣ１、ダイオードＤ２、コンデンサＣ２，Ｃ３を備える。半導体集積回路装置２１ｂは、メインスイッチング用トランジスタＴ１に加え、同期整流用トランジスタＴ２、ドライブ回路８ｃ，８ｂ、ゲート電圧作成回路（電圧比較器１３、ナンド回路１４，トランジスタＴ３）を内蔵している。
【０１０１】
また、ＤＣ−ＤＣコンバータ１０ｂ，１０ｃにおける制御回路２２は、分圧抵抗Ｒ１，Ｒ２、誤差増幅器４、三角波発振器５、ＰＷＭ比較器６を備え、それらを１チップの半導体集積回路装置上に形成している。
【０１０２】
なお、ＤＣ−ＤＣコンバータ１０ｂの回路動作は、第１実施形態のＤＣ−ＤＣコンバータ１０と同じである。また、図７のＤＣ−ＤＣコンバータ１０ｃの回路動作は、第２実施形態のＤＣ−ＤＣコンバータ１０ａと同じである。
【０１０３】
これらＤＣ−ＤＣコンバータ１０ｂ，１０ｃでは、ゲート電圧Ｖｇを生成するための回路（トランジスタＴ３、電圧比較器１３、ナンド回路１４）がメインスイッチング用トランジスタＴ１とともに１チップの半導体集積回路装置２１ａ，２１ｂに搭載されている。従って、半導体集積回路装置２１ａ，２１ｂを用いることにより、ＤＣ−ＤＣコンバータ１０ｂ，１０ｃの小型化を図ることができる。
【０１０４】
・図６及び図７に示すＤＣ−ＤＣコンバータ１０ｂ，１０ｃは、２つのチップ（半導体集積回路装置２１ａ，２１ｂと制御回路２２）で構成したが、それらを１つのチップで構成してもよい。
【０１０５】
・上記各実施形態において、制御回路１２，１２ａ，２２には分圧抵抗Ｒ１，Ｒ２を内蔵するものであったが、制御回路１２，１２ａ，２２の外部に分圧抵抗Ｒ１，Ｒ２を設けるようにしてもよい。この場合、分圧抵抗Ｒ１，Ｒ２の抵抗値を変更することにより、ＤＣ−ＤＣコンバータの出力電圧を任意に設定できる。
【０１０６】
・上記各実施形態では同期整流方式のＤＣ−ＤＣコンバータ１０，１０ａ，１０ｂ，１０ｃに具体化したが、それに限定されるものではない。要は、スイッチングレギュレータ方式のＤＣ−ＤＣコンバータに具体化するものであればよい。例えば、第１実施形態のＤＣ−ＤＣコンバータ１０において、制御回路１２におけるドライブ回路８ｂが省略されるとともに、外付け素子としての同期整流用トランジスタＴ２が省略される。但し、上記各実施形態のように、同期整流方式のＤＣ−ＤＣコンバータの方がフライホイールダイオードＤ１における電力損失を低減できるので、変換効率を向上する上で好ましいものとなる。
【０１０７】
上記各実施形態のＤＣ−ＤＣコンバータ１０，１０ａ，１０ｂ，１０ｃでは、第１コンデンサＣ２にスイッチ回路（トランジスタＴ３）を介して第２コンデンサＣ３を並列接続するものであったが、これとは逆に、コンデンサＣ３にトランジスタＴ３を介してコンデンサＣ２を並列接続するように構成してもよい。つまり、コンデンサＣ３側にトランジスタＴ３を設けるのではなく、コンデンサＣ２側にトランジスタＴ３を設けるようにしてもよい。
【０１０８】
以上の様々な実施の形態をまとめると、以下のようになる。
（付記１）メインスイッチング用トランジスタをオン／オフ駆動してＤＣ−ＤＣ変換を実施するＤＣ−ＤＣコンバータの制御方法であって、
前記メインスイッチング用トランジスタのソース・ドレイン間には、ダイオードと第１コンデンサとからなる直列回路を並列に接続し、前記第１コンデンサにスイッチ回路を介して第２コンデンサを並列に接続し、
前記メインスイッチング用トランジスタのオン／オフに同期して、前記スイッチ回路により前記各コンデンサを接続又は切り離すことにより、前記メインスイッチング用トランジスタを駆動するためのゲート電圧を生成するようにしたことを特徴とするＤＣ−ＤＣコンバータの制御方法。
（付記２）前記メインスイッチング用トランジスタのオフ時に、前記第１コンデンサを、該メインスイッチング用トランジスタに供給される入力電圧により前記ダイオードを介して充電し、
前記メインスイッチング用トランジスタのオン時に、前記スイッチ回路により第１コンデンサと第２コンデンサとを並列に接続して前記第２コンデンサを充電し、その第２コンデンサの電圧を、前記メインスイッチング用トランジスタを駆動するドライブ回路の駆動電圧として供給することを特徴とする付記１に記載のＤＣ−ＤＣコンバータの制御方法。
（付記３）前記第２コンデンサの電圧を監視して、その電圧に基づいて前記スイッチ回路を制御することを特徴とする付記２に記載のＤＣ−ＤＣコンバータの制御方法。
（付記４）前記ＤＣ−ＤＣコンバータは、前記メインスイッチング用トランジスタに直列に接続される同期整流用トランジスタを備え、その同期整流用トランジスタを、前記メインスイッチング用トランジスタのオン時にオフし、メインスイッチング用トランジスタのオフ時にオンすることを特徴とする付記１〜３のいずれかに記載のＤＣ−ＤＣコンバータの制御方法。
（付記５）メインスイッチング用トランジスタをオン／オフ駆動してＤＣ−ＤＣ変換を実施するＤＣ−ＤＣコンバータであって、
前記メインスイッチング用トランジスタのソース・ドレイン間に、ダイオードと第１コンデンサとからなる直列回路が並列に接続され、前記第１コンデンサにスイッチ回路を介して第２コンデンサが並列に接続され、前記メインスイッチング用トランジスタのオン／オフに同期して、前記スイッチ回路により前記各コンデンサを接続又は切り離すことにより、前記メインスイッチング用トランジスタを駆動するためのゲート電圧を生成するゲート電圧生成手段を有することを特徴とするＤＣ−ＤＣコンバータ。
（付記６）前記第１コンデンサは、前記メインスイッチング用トランジスタのオフ時に、該メインスイッチング用トランジスタに供給される入力電圧によって前記ダイオードを介して充電され、
前記第２コンデンサは、前記メインスイッチング用トランジスタのオン時に、前記スイッチ回路により第１コンデンサと並列に接続されて該第１コンデンサにより充電され、その第２コンデンサの電圧が前記メインスイッチング用トランジスタを駆動するドライブ回路の駆動電圧として供給されることを特徴とする付記５に記載のＤＣ−ＤＣコンバータ。
（付記７）前記第２コンデンサの電圧を監視する電圧監視回路と、その電圧監視回路の出力信号に基づいて、前記スイッチ回路をオン／オフするスイッチ制御回路とを備えたことを特徴とする付記６に記載のＤＣ−ＤＣコンバータ。
（付記８）前記メインスイッチング用トランジスタに直列に接続される同期整流用トランジスタを備え、その同期整流用トランジスタは、前記メインスイッチング用トランジスタのオン時にオフされ、メインスイッチング用トランジスタのオフ時にオンされることを特徴とする付記５〜７のいずれかに記載のＤＣ−ＤＣコンバータ。
（付記９）メインスイッチング用トランジスタを駆動して入力電圧を所望の電圧値に変換するＤＣ−ＤＣコンバータであって、
前記メインスイッチング用トランジスタのソース・ドレイン間に設けられた、入力電圧を分圧する第１コンデンサと第２コンデンサと、
前記第１コンデンサと第２コンデンサにより分圧された入力電圧により、メインスイッチング用トランジスタの駆動電圧を生成する駆動電圧生成手段と
を有することを特徴とするＤＣ−ＤＣコンバータ。
（付記１０）メインスイッチング用トランジスタをオン／オフ駆動してＤＣ−ＤＣ変換を実施するＤＣ−ＤＣコンバータを構成するために用いられる半導体集積回路装置であって、
前記ＤＣ−ＤＣコンバータは、前記メインスイッチング用トランジスタのソース・ドレイン間に、ダイオードと第１コンデンサとからなる直列回路を並列に接続し、前記第１コンデンサにスイッチ回路を介して第２コンデンサを並列に接続し、前記メインスイッチング用トランジスタのオン／オフに同期して、前記スイッチ回路により前記各コンデンサを接続又は切り離すことにより、前記メインスイッチング用トランジスタを駆動するためのゲート電圧を生成するものであり、
前記スイッチ回路を、前記メインスイッチング用トランジスタの駆動信号を生成するための回路とともに１チップ上に搭載したことを特徴とする半導体集積回路装置。
（付記１１）メインスイッチング用トランジスタをオン／オフ駆動してＤＣ−ＤＣ変換を実施するＤＣ−ＤＣコンバータを構成するために用いられる半導体集積回路装置であって、
前記ＤＣ−ＤＣコンバータは、前記メインスイッチング用トランジスタのソース・ドレイン間に、ダイオードと第１コンデンサとからなる直列回路を並列に接続し、前記第１コンデンサにスイッチ回路を介して第２コンデンサを並列に接続し、前記メインスイッチング用トランジスタのオン／オフに同期して、前記スイッチ回路により前記各コンデンサを接続又は切り離すことにより、前記メインスイッチング用トランジスタを駆動するためのゲート電圧を生成するものであり、
前記スイッチ回路を、前記メインスイッチング用トランジスタとともに１チップ上に搭載したことを特徴とする半導体集積回路装置。
（付記１２）前記第１コンデンサは、前記メインスイッチング用トランジスタのオフ時に、該メインスイッチング用トランジスタに供給される入力電圧によって前記ダイオードを介して充電され、
前記第２コンデンサは、前記メインスイッチング用トランジスタのオン時に、前記スイッチ回路により第１コンデンサと並列に接続されて該第１コンデンサにより充電され、その第２コンデンサの電圧が前記メインスイッチング用トランジスタを駆動するドライブ回路の駆動電圧として供給され、
前記第２コンデンサの電圧を監視する電圧監視回路と、その電圧監視回路の出力信号に基づいて、前記スイッチ回路をオン／オフするスイッチ制御回路とを搭載したことを特徴とする付記１０又は１１に記載の半導体集積回路装置。
（付記１３）前記駆動信号を生成するための回路として、出力電圧を分圧する分圧抵抗と、該分圧抵抗による分圧電圧と基準電圧との電圧差を増幅して出力する誤差増幅器と、三角波信号を発振する三角波発振器と、前記三角波発振器の三角波信号と前記誤差増幅器の出力信号とを比較することで所定周期でオン／オフする信号を出力するＰＷＭ比較器とを搭載したことを特徴とする付記１０に記載の半導体集積回路装置。
（付記１４）前記メインスイッチング用トランジスタに直列に接続される同期整流用トランジスタを搭載し、その同期整流用トランジスタは、前記メインスイッチング用トランジスタのオン時にオフされ、メインスイッチング用トランジスタのオフ時にオンされることを特徴とする付記１１に記載の半導体集積回路装置。
（付記１５）メインスイッチング用トランジスタをオン／オフ駆動してＤＣ−ＤＣ変換を実施するＤＣ−ＤＣコンバータを内蔵した電子機器であって、
前記ＤＣ−ＤＣコンバータは、前記メインスイッチング用トランジスタのソース・ドレイン間に、ダイオードと第１コンデンサとからなる直列回路を並列に接続し、前記第１コンデンサにスイッチ回路を介して第２コンデンサを並列に接続し、前記メインスイッチング用トランジスタのオン／オフに同期して、前記スイッチ回路により前記各コンデンサを接続又は切り離すことにより、前記メインスイッチング用トランジスタを駆動するためのゲート電圧を生成するものであることを特徴とする電子機器。
（付記１６）前記ＤＣ−ＤＣコンバータは、前記メインスイッチング用トランジスタに直列に接続される同期整流用トランジスタを備え、その同期整流用トランジスタは、前記メインスイッチング用トランジスタのオン時にオフされメインスイッチング用トランジスタのオフ時にオンされることを特徴とする付記１５に記載の電子機器。
【０１０９】
【発明の効果】
以上詳述したように、本発明によれば、リニアレギュレータを用いることなく、高い変換効率のＤＣ−ＤＣコンバータを実現することができる。
【図面の簡単な説明】
【図１】第１実施形態のＤＣ−ＤＣコンバータを示す回路図である。
【図２】第１実施形態の動作を説明するための等価回路図である。
【図３】第１実施形態の動作を説明するための等価回路図である。
【図４】第２実施形態のＤＣ−ＤＣコンバータを示す回路図である。
【図５】第２実施形態の動作を説明するための等価回路図である。
【図６】別のＤＣ−ＤＣコンバータを示す回路図である。
【図７】別のＤＣ−ＤＣコンバータを示す回路図である。
【図８】従来のＤＣ−ＤＣコンバータを示す回路図である。
【図９】制御回路の動作波形図である。
【図１０】従来のＤＣ−ＤＣコンバータを示す回路図である。
【図１１】従来のＤＣ−ＤＣコンバータを示す回路図である。
【符号の説明】
８ａ，８ｂ，８ｃ  ドライブ回路
１０，１０ａ，１０ｂ，１０ｃ  ＤＣ−ＤＣコンバータ
１２，１２ａ  半導体集積回路装置としての制御回路
１３  電圧監視回路としての電圧比較器
１４  スイッチ制御回路としてのナンド回路
２１ａ，２１ｂ  半導体集積回路装置
Ｃ２  第１コンデンサ
Ｃ３  第２コンデンサ
Ｄ２  ダイオード
Ｔ１  メインスイッチング用トランジスタ
Ｔ２  同期整流用トランジスタ
Ｔ３  スイッチ回路としてのトランジスタ
Ｖｉｎ  入力電圧
Ｖｇ  ゲート電圧
【図１】
2004173460.tif 000004
【図２】
2004173460.tif 000005
【図３】
2004173460.tif 000006
【図４】
2004173460.tif 000007
【図５】
2004173460.tif 000008
【図６】
2004173460.tif 000009
【図７】
2004173460.tif 000010
【図８】
2004173460.tif 000011
【図９】
2004173460.tif 000012
【図１０】
2004173460.tif 000013
【図１１】
2004173460.tif 000014