(57)【要約】【課題】  シリコン光素子及びそれを適用した画像入出力装置を提供する。【解決手段】  ｎ型またはｐ型のシリコンをベースとした基板１１と、発光及び受光が起きる光素子部２０と、前記基板１１を共同で使用して前記光素子部２０の一側に形成されて前記光素子２０で発光動作及び受光動作を選択的に発生させるスイッチング部３０と、発光及び受光動作の制御のための電気的な信号及び／または電力を前記光素子部２０及びスイッチング部３０に入力し、受光信号を出力する電極構造とからシリコン光素子１０を構成する。スイッチング機能及び／または増幅機能を行う回路が内蔵された構造のシリコン光素子１０は、外部的な増幅回路及びスイッチング回路を使用せずに、発光及び受光動作を選択的に行うことができ、発光持続時間及び受光持続時間を容易に制御でき、一連の半導体製造工程を通じて製造可能である。【選択図】図２
2004311933.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型またはｐ型のシリコンをベースとした基板と、
受光及び発光が起きるように、前記基板の一面に所定のドーパントによって前記基板と反対型に極度に浅くドーピングされたドーピング領域と、前記基板の反対面に、少なくとも一部分が前記ドーピング領域と共にスタック構造をなすように形成された複数の半導体物質部と、を含み、前記基板に隣接した前記半導体物質部は、前記基板と反対型であり、前記複数の半導体物質部のうち相互隣接した前記半導体物質部は相互に反対型に形成され、２段以上のトランジスタを内蔵した構造よりなる光素子部と、
前記基板を共同で使用して前記光素子部の一側に形成され、前記光素子部で発光動作及び受光動作が選択的に起きるようにするスイッチング部と、
発光及び受光動作を制御するための電気的な信号及び／または電力を前記光素子部及び前記スイッチング部に入力し、または、受光信号を出力するための電極構造と、を含むことを特徴とするシリコン光素子。
【請求項２】
前記電極構造は、
前記光素子部のスタック構造をなす部分で最も外側に位置された半導体物質部を第１半導体物質部とし、前記第１半導体物質部の内側に隣接した半導体物質部を第２半導体物質部とする場合において、前記第２半導体物質部に電気的に連結された第１ゲート電極と、
前記ドーピング領域に電気的に連結された第１電極と、
前記第１半導体物質部に電気的に連結された第２電極と、を含むことを特徴とする請求項１に記載のシリコン光素子。
【請求項３】
前記第１電極は、前記ドーピング領域上に形成された透明電極であることを特徴とする請求項２に記載のシリコン光素子。
【請求項４】
前記第２半導体物質部上の一部領域に形成された絶縁膜と、前記絶縁膜と第２半導体物質部の上に形成され、その上に前記第１ゲート電極が形成される高抵抗物質層と、をさらに具備し、前記第１ゲート電極は、前記絶縁膜によって前記高抵抗物質層を介して前記第２半導体物質部と狭い領域で電気的に連結されたことを特徴とする請求項２に記載のシリコン光素子。
【請求項５】
前記複数の半導体物質部は、前記基板の反対面に前記ドーピング領域に比べて深い位置までドーパントを注入して形成されることを特徴とする請求項１ないし請求項４のうち何れか１項に記載のシリコン光素子。
【請求項６】
ｎ型またはｐ型のシリコンをベースとした基板と、
受光及び発光が起きるように、前記基板の一面に所定のドーパントによって前記基板と反対型に極度に浅くドーピングされたドーピング領域と、前記基板の反対面の一部領域に前記ドーピング領域と共にスタック構造をなすように前記基板と反対型に形成された１つの半導体物質部と、を含む１段トランジスタを内蔵した構造よりなった光素子部と、
前記基板を共同で使用して前記光素子部の一側に形成され、前記光素子部で発光動作及び受光動作が選択的に起きるようにするスイッチング部と、
発光及び受光動作の制御のための電気的な信号及び／または電力を前記光素子部及びスイッチング部に入力し、または、受光信号を出力するための電極構造と、を含むことを特徴とするシリコン光素子。
【請求項７】
前記電極構造は、
前記基板に電気的に連結された第１ゲート電極と、
前記ドーピング領域に電気的に連結された第１電極と、
前記半導体物質部に電気的に連結された第２電極と、を含むことを特徴とする請求項６に記載のシリコン光素子。
【請求項８】
前記第１電極は、前記ドーピング領域上に形成された透明電極であることを特徴とする請求項７に記載のシリコン光素子。
【請求項９】
前記半導体物質部は、前記基板の反対面に前記ドーピング領域に比べて深い位置までドーパントを注入して形成されることを特徴とする請求項６ないし請求項８のうち何れか１項に記載のシリコン光素子。
【請求項１０】
前記スイッチング部はＭＯＳＦＥＴ構造よりなっており、
前記電極構造は、
前記スイッチング部に備えられた第２ゲート電極と、
前記スイッチング部に備えられた第３及び第４電極と、をさらに含み、
前記第３及び第４電極のうちいずれか１つは前記ドーピング領域に電気的に連結されることを特徴とする請求項１ないし請求項４、及び、請求項６ないし請求項８のうち何れか１項に記載のシリコン光素子。
【請求項１１】
前記第３及び第４電極のうち前記ドーピング領域に電気的に連結されない他の１つと前記第２電極とは、いずれか一方がカソードとして使われ、他方がアノードとして使われることを特徴とする請求項１０に記載のシリコン光素子。
【請求項１２】
前記スイッチング部はバイポーラ接合トランジスタ構造よりなっており、
前記電極構造は、
前記スイッチング部に備えられたベース、エミッタ、コレクター電極と、をさらに含むことを特徴とする請求項１ないし請求項４、及び、請求項６ないし請求項８のうち何れか１項に記載のシリコン光素子。
【請求項１３】
前記スイッチング部は、基板にベースをドーピング形成し、その上にエミッタをドーピング形成し、ベース側にコレクターをドーピング形成して形成されたことを特徴とする請求項１２に記載のシリコン光素子。
【請求項１４】
前記コレクター側の前記ベースとエミッタの境界間の間隔は、十分に狭く形成されたことを特徴とする請求項１３に記載のシリコン光素子。
【請求項１５】
ｎ型またはｐ型のシリコンをベースとした基板に画像を入力及び出力できるシリコン光素子が２次元アレイに配列されてなるシリコン光素子パネルで構成された画像入出力装置であって、
前記シリコン光素子は、
受光及び発光が起きるように、前記基板の一面に所定のドーパントによって前記基板と反対型に極度に浅くドーピングされたドーピング領域と、前記基板の反対面に、少なくとも一部分が前記ドーピング領域と共にスタック構造をなすように形成された複数の半導体物質部と、を含み、前記基板に隣接した前記半導体物質部は、前記基板と反対型であり、前記複数の半導体物質部のうち相互隣接した前記半導体物質部は相互に反対型に形成され、２段以上のトランジスタを内蔵した構造よりなる光素子部と、
前記基板を共同で使用して前記光素子部一側に形成され、前記光素子部で発光動作及び受光動作が選択的に起きるようにするスイッチング部と、
発光及び受光動作の制御のための電気的な信号及び／または電力を前記光素子部及びスイッチング部に入力し、または、受光信号を出力するための電極構造と、を含み、画像入力と画像出力とが同一シリコン光素子を通じて行われるようになっており、
前記電極構造は、前記シリコン光素子パネルへの画像の入力動作、及び、前記シリコン光素子パネルからの画像の出力動作が画素単位で選択的に可能なようにパターニングされたことを特徴とする画像入出力装置。
【請求項１６】
前記電極構造は、
前記光素子部のスタック構造をなす部分で最も外側に位置された半導体物質部を第１半導体物質部とし、前記第１半導体物質部の内側に隣接した半導体物質部を第２半導体物質部とする場合において、前記第２半導体物質部に電気的に連結された第１ゲート電極と、
前記ドーピング領域に電気的に連結された第１電極と、
前記第１半導体物質部に電気的に連結された第２電極と、を含むことを特徴とする請求項１５に記載の画像入出力装置。
【請求項１７】
前記第１電極は、前記ドーピング領域上に形成された透明電極であることを特徴とする請求項１６に記載の画像入出力装置。
【請求項１８】
前記スイッチング部はＭＯＳＦＥＴ構造よりなっており、
前記電極構造は、
前記スイッチング部に備えられた第２ゲート電極と、
前記スイッチング部に備えられた第３及び第４電極と、をさらに含み、
前記第３及び第４電極のうちいずれか１つは前記ドーピング領域に電気的に連結されることを特徴とする請求項１６に記載の画像入出力装置。
【請求項１９】
前記第３及び第４電極のうち前記ドーピング領域に電気的に連結されない他の１つと前記第２電極とは、いずれか一方がカソードとして使われ、他方がアノードとして使われることを特徴とする請求項１８に記載の画像入出力装置。
【請求項２０】
前記スイッチング部はバイポーラ接合トランジスタ構造よりなっており、
前記電極構造は、
前記スイッチング部に備えられたベース、エミッタ、コレクター電極と、をさらに含むことを特徴とする請求項１６に記載の画像入出力装置。
【請求項２１】
前記スイッチング部は、基板にベースをドーピング形成し、その上にエミッタをドーピング形成し、ベース側にコレクターをドーピング形成して形成されたことを特徴とする請求項２０に記載の画像入出力装置。
【請求項２２】
前記コレクター側の前記ベースとエミッタの境界間の間隔は、十分に狭く形成されたことを特徴とする請求項２１に記載の画像入出力装置。
【請求項２３】
前記第２半導体物質部上の一部領域に形成された絶縁膜と、前記絶縁膜及び第２半導体物質部上に形成され、その上に前記第１ゲート電極が形成される高抵抗物質層と、をさらに具備し、前記第１ゲート電極は、前記絶縁膜によって前記高抵抗物質層を介して前記第２半導体物質部と狭い領域で電気的に連結されたことを特徴とする請求項１６に記載の画像入出力装置。
【請求項２４】
前記複数の半導体物質部は、前記基板の反対面に前記ドーピング領域に比べて深い位置までドーパントを注入して形成されることを特徴とする請求項１５ないし請求項２３のうち何れか１項に記載の画像入出力装置。
【請求項２５】
ｎ型またはｐ型のシリコンをベースとした基板に画像を入力及び出力できるシリコン光素子が２次元アレイに配列されてなるシリコン光素子パネルで構成された画像入出力装置であって、
前記シリコン光素子は、
受光及び発光が起きるように、前記基板の一面に所定のドーパントによって前記基板と反対型に極度に浅くドーピングされたドーピング領域と、前記基板の反対面の一部領域に、前記ドーピング領域と共にスタック構造をなすように前記基板と反対型に形成された１つの半導体物質部と、を含む１段トランジスタを内蔵した構造よりなる光素子部と、
前記基板を共同で使用して前記光素子部の一側に形成され、前記光素子部で発光動作及び受光動作が選択的に起きるようにするスイッチング部と、
発光及び受光動作の制御のための電気的な信号及び／または電力を前記光素子部及びスイッチング部に入力し、または、受光信号を出力するための電極構造と、を含み、画像入力及び画像出力が同一シリコン光素子を通じて行われるようになっており、
前記電極構造は、前記シリコン光素子パネルへの画像の入力動作、及び、前記シリコン光素子パネルからの画像の出力動作が画素単位で選択的に可能なようにパターニングされたことを特徴とする画像入出力装置。
【請求項２６】
前記電極構造は、
前記基板に電気的に連結された第１ゲート電極と、
前記ドーピング領域に電気的に連結された第１電極と、
前記半導体物質部に電気的に連結された第２電極と、を含むことを特徴とする請求項２５に記載の画像入出力装置。
【請求項２７】
前記第１電極は、前記ドーピング領域上に形成された透明電極であることを特徴とする請求項２６に記載の画像入出力装置。
【請求項２８】
前記スイッチング部はＭＯＳＦＥＴ構造よりなっており、
前記電極構造は、
前記スイッチング部に備えられた第２ゲート電極と、
前記スイッチング部に備えられた第３及び第４電極と、をさらに含み、
前記第３及び第４電極のうちいずれか１つは前記ドーピング領域に電気的に連結されることを特徴とする請求項２６に記載の画像入出力装置。
【請求項２９】
前記第３及び第４電極のうち前記ドーピング領域に電気的に連結されない他の１つと前記第２電極とは、いずれか一方がカソードとして使われ、他方がアノードとして使われることを特徴とする請求項２８に記載の画像入出力装置。
【請求項３０】
前記スイッチング部はバイポーラ接合トランジスタ構造よりなっており、
前記電極構造は、
前記スイッチング部に備えられたベース、エミッタ、コレクター電極と、をさらに含むことを特徴とする請求項２６に記載の画像入出力装置。
【請求項３１】
前記スイッチング部は基板にベースをドーピング形成し、その上にエミッタをドーピング形成し、ベース側にコレクターをドーピング形成して形成されたことを特徴とする請求項３０に記載の画像入出力装置。
【請求項３２】
前記コレクター側の前記ベースとエミッタの境界間の間隔は、十分に狭く形成されたことを特徴とする請求項３１に記載の画像入出力装置。
【請求項３３】
前記半導体物質部は、前記基板の反対面に前記ドーピング領域に比べて深い位置までドーパントを注入して形成されることを特徴とする請求項２５ないし請求項３２のうち何れか１項に記載の画像入出力装置。
【請求項３４】
前記シリコン光素子パネルには、光を発光及び受光する３個以上のシリコン光素子が各画素に対応して形成されていることを特徴とする請求項１５ないし請求項２３、及び、請求項２５ないし請求項３２のうち何れか１項に記載の画像入出力装置。
【請求項３５】
前記各画素に対応する３個以上のシリコン光素子は、カラー画像を具現するための相異なる波長の光を発光及び／または受光することを特徴とする請求項３４に記載の画像入出力装置。
【請求項３６】
前記シリコン光素子パネルの全面に、鮮明なカラー画像を具現するためのカラーフィルタをさらに具備することを特徴とする請求項３５に記載の画像入出力装置。
【請求項３７】
前記シリコン光素子パネルの全面に、カラー画像を具現するためのカラーフィルタをさらに具備することを特徴とする請求項３４に記載の画像入出力装置。
【請求項３８】
光無線リモコンを利用して画面内に情報を入力するかメニューの選択が可能に備えられ、デジタルテレビに使われることを特徴とする請求項３４に記載の画像入出力装置。
【請求項３９】
光無線リモコンを利用して画面内に情報を入力するか画面上のメニューの選択が可能なデジタルテレビに使われることを特徴とする請求項１５ないし請求項２３、及び、請求項２５ないし請求項３２のうち何れか１項に記載の画像入出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン光素子及びそれを適用した画像入出力装置に係り、より詳細には、受光及び発光を両方行えるシリコン光素子及びそれを適用した画素単位で画像信号を入出力できる画像入出力装置に関する。
【背景技術】
【０００２】
シリコン半導体の基板には、論理素子、演算素子及びドライブ素子などを、その基板の中に、高い信頼性で高密度に集積できるという利点がある。また、シリコンのコストが安いことから、化合物半導体に比べてはるかに低価格で高集積回路が実現できる利点がある。したがって、大部分の集積回路はシリコン（Ｓｉ）を基本材料として使用している。
【０００３】
このようなシリコンは、発光が起き難い間接遷移バンドギャップ（間接ギャップ）を有しているので、ＬＥＤ（Light Emitting Diode）のような発光素子は、一般的に、直接遷移バンドギャップを有して発光が容易に起きる化合物半導体物質を使用して製造される。
これらの発光素子は、臨界電流以上の電流が流れる時にだけ発光が起きるので、発光素子に適正電流を供給するためには、小さい電流を発光素子の発振に適合した電流に増幅させる増幅回路及び／または発光オン/オフ動作を制御するためのスイッチング回路などを必要とする。
【０００４】
ところが、化合物半導体を使用して製造される発光素子と、シリコンを利用して製造される増幅回路及び／またはスイッチング回路とは、異種接合の問題によって、一連の半導体製造工程を通じて単一体に製造するのが不可能である。
したがって、化合物半導体を利用した発光素子は、外部に、別途製造された増幅回路及び／またはスイッチング回路を設置しなければならない。
しかし、発光素子の外部に別途製造された増幅回路を装着すると、外部電源線のリアクタンスまたはキャパシタンスの寄生効果によって、高速スイッチングが難しくなってしまう。
【０００５】
また、化合物半導体を利用した発光素子をアレイに形成して、例えばディスプレー装置として使用する場合、画素単位で発光動作が起きうるようにスイッチング回路をそれぞれの発光素子の外部に装着せねばならない。しかし、この場合、使用電流のターンオン時間及びターンオフ時間を画素単位に調節し難く、発光持続時間の制御が難しいという短所がある。
【０００６】
一方、インターネットや携帯電話を利用した通信に関しては、相手が送った画像をモニターに表示して見るだけでなく、作業者の所望の被写体を撮影して相手に伝送しようとする要求が増大しつつある。
このような要求に応えるように、例えば、図１に示すように、画像を表示するコンピュータ用モニター１とは別途に、作業者の所望の被写体を撮影して相手に伝送できるカメラ２をコンピュータシステムに装着するのが一般的な傾向である。図１において、符号３はコンピュータの本体、符号４は文字入力のためキーボードを示す。
このように、一般的なコンピュータ用モニターのような従来のディスプレー装置は単に表示ができるだけであるので、例えば、相手と画像通信をしようとすれば、作業者の所望の被写体を撮影するための別のカメラが必要となる。
このとき、ディスプレー装置に表示される画像を見ることを妨害せずにカメラで作業者本人を撮影しようとすれば、カメラをディスプレー装置から外れた場所に位置させなければならない。この場合、ディスプレー装置に表示される画像を正面から見ている作業者本人を正面からカメラで撮影するのは不可能であり、これに起因して両方向画像通信の新鮮さ（臨場感、対面している感覚）が低減されてしまうという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は前記のような点を勘案して創案されたものであって、シリコンをベースとした基板に形成され、スイッチング機能及び／または増幅機能をする回路を内蔵して発光及び受光を選択的に行うことができ、発光持続時間及び受光持続時間の制御が容易であり、一連の半導体製造工程を通じて製造可能なシリコン光素子を提供することを目的とする。
【０００８】
また、本発明は、画素単位で受光及び発光を行うことができるシリコン光素子アレイを用いた画像入出力装置を提供することを目的とする。換言すれば、単一パネル内で画像を表示することができるとともに、表示された画像を見ることを妨げずに作業者の様子などを正面から撮影して電気的な画像信号を生成し、あるいは、画面の中に直接的に光情報を入力することが可能な、両方向情報伝達に使用可能な画像入出力装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記目的を達成するための本発明によるシリコン光素子は、ｎ型またはｐ型のシリコンをベースとした基板と、受光及び発光が起きるように、前記基板の一面に所定のドーパントによって前記基板と反対型に極度に浅くドーピングされたドーピング領域と、前記基板の反対面に、少なくとも一部分が前記ドーピング領域と共にスタック構造をなすように形成された複数の半導体物質部と、を含み、前記基板に隣接した前記半導体物質部は前記基板と反対型であり、前記複数の半導体物質部のうち相互隣接した前記半導体物質部は相互に反対型に形成されて２段以上のトランジスタを内蔵した構造よりなる光素子部と、前記基板を共同で使用して前記光素子部の一側に形成され、前記光素子部で発光動作及び受光動作が選択的に立ち上がるようにするスイッチング部と、発光及び受光動作の制御のための電気的な信号及び／または電力を前記光素子部及びスイッチング部に入力し、または、受光信号を出力するための電極構造と、を含むことを特徴とする。
【００１０】
ここで、前記電極構造は、前記光素子部のスタック構造をなす部分で最も外側に位置した半導体物質部を第１半導体物質部、前記第１半導体物質部の内側に隣接した半導体物質部を第２半導体物質部とする場合において、前記第２半導体物質部に電気的に連結された第１ゲート電極と、前記ドーピング領域に電気的に連結された第１電極と、前記第１半導体物質部に電気的に連結された第２電極と、を含むのが好適である。
【００１１】
また、前記第２半導体物質部上の一部領域に形成された絶縁膜と、前記絶縁膜と第２半導体物質部の上に形成され、その上に前記第２ゲート電極が形成される高抵抗物質層と、をさらに具備し、前記第２ゲート電極は、前記絶縁膜によって前記高抵抗物質層を介して前記第２半導体物質部と狭い領域で電気的に連結されているのが好適である。
【００１２】
また、前記目的を達成するための本発明によるシリコン光素子は、ｎ型またはｐ型のシリコンをベースとした基板と、受光及び発光が起きるように前記基板の一面に所定のドーパントによって前記基板と反対型に極度に浅くドーピングされたドーピング領域と、前記基板の反対面の一部領域に前記ドーピング領域と共にスタック構造をなすように前記基板と反対型に形成された１つの半導体物質部と、を含む１段トランジスタを内蔵した構造よるなった光素子部と、前記基板を共同で使用して前記光素子部の一側に形成され、前記光素子部で発光動作及び受光動作が選択的に立ち上がるようにするスイッチング部と、発光及び受光動作の制御のための電気的な信号及び／または電力を前記光素子部及びスイッチング部に入力し、または、受光信号を出力するための電極構造と、を含むことを特徴とする。
【００１３】
また、前記スイッチング部は金属酸化膜半導体電界効果トランジスタＭＯＳＦＥＴ構造よりなり、前記電極構造は、前記スイッチング部に備えられた第２ゲート電極と、前記スイッチング部に備えられた第３及び第４電極と、をさらに含み、前記第３及び第４電極のうちいずれか１つは前記ドーピング領域に電気的に連結されているのが好適である。
【００１４】
また、前記スイッチング部は、バイポーラ接合トランジスタ構造よりなり、前記電極構造は、前記スイッチング部に備えられたベース、エミッタ、コレクター電極と、をさらに含むように構成することもできる。
【００１５】
ここで、前記スイッチング部は基板にベースをドーピング形成し、その上にエミッタをドーピング形成し、ベース側にコレクターをドーピング形成して形成することができる。
このとき、前記コレクター側の前記ベースとエミッタとの境界の間隔は十分に狭く形成されたのが望ましい。
【００１６】
また、前記目的を達成するための本発明による画像入出力装置は、ｎ型またはｐ型のシリコンをベースとした基板に画像を入力及び出力できるシリコン光素子が２次元アレイに配列されてなるシリコン光素子パネルで構成された画像入力装置であって、前記シリコン光素子は、受光及び発光が起きるように、前記基板の一面に所定のドーパントによって前記基板と反対型に極度に浅くドーピングされたドーピング領域と、前記基板の反対面に少なくとも一部分が前記ドーピング領域と共にスタック構造をなすように形成された複数の半導体物質部と、を含み、前記基板に隣接した前記半導体物質部は前記基板と反対型であり、前記複数の半導体物質部のうち相互隣接した前記半導体物質部は相互に反対型に形成されて２段以上のトランジスタを内蔵した構造よりなる光素子部と、前記基板を共同で使用して前記光素子部の一側に形成され、前記光素子部で発光動作及び受光動作が選択的に立ち上がるようにするスイッチング部と、発光及び受光動作の制御のための電気的な信号及び／または電力を前記光素子部及びスイッチング部に入力し、または、受光信号を出力するための電極構造と、を含み、画像入力及び画像出力が同一シリコン光素子を通じて行われるようになっており、前記電極構造は、前記シリコン光素子パネルへの画像の入力動作、及び、前記シリコン光素子からの画像の出力動作が画素単位で選択的に可能なようにパターニングされたことを特徴とする。
【００１７】
また、前記目的を達成するための本発明による画像入出力装置は、ｎ型またはｐ型のシリコンをベースとした基板に画像を入力及び出力できるシリコン光素子２次元アレイに配列されて行われたシリコン光素子パネルで構成され、前記シリコン光素子は、受光及び発光が起きるように、前記基板の一面に所定のドーパントによって前記基板と反対型に極度に浅くドーピングされたドーピング領域と、前記基板の反対面の一部領域に、前記ドーピング領域と共にスタック構造をなすように前記基板と反対型に形成された１つの半導体物質部と、を含む１段トランジスタを内臓した構造よりなった光素子部と、前記基板を共同で使用して前記光素子部の一側に形成され、前記光素子部で発光動作及び受光動作が選択的に立ち上がるようにするスイッチング部と、発光及び受光動作の制御のための電気的な信号及び／または電力を前記光素子部及びスイッチング部に入力し、または、前記光素子部から受光信号を出力するための電極構造と、を含み、画像入力と画像出力が同一シリコン光素子を通じて行われるようになっており、前記電極構造は、前記シリコン光素子パネルへの画像の入力動作、及び、前記シリコン光素子パネルからの画像の出力動作が画素単位で選択的に可能なようにパターニングされたことを特徴とする。
【００１８】
ここで、前記シリコン光素子パネルには、光を発光及び受光するための３個以上のシリコン光素子が、各画素に対応してそれぞれ形成されるのが好適である。
【００１９】
このとき、各画素に対応する３個以上のシリコン光素子は、カラー画像を具現するための相異なる波長の光を発光及び／または受光するように構成されているのが望ましい。
【００２０】
また、前記シリコン光素子パネルの全面に鮮明なカラー画像を具現するためのカラーフィルタと、をさらに具備するのが望ましい。
【００２１】
また、本発明に係る画像入出力装置は、光無線リモコンを利用して画面内に情報を入力するか、メニューの選択が可能に備えられて、デジタルテレビに使われうる。
【発明の効果】
【００２２】
本発明によるシリコン光素子は、シリコンをベースとした基板にスイッチング機能及び／または増幅機能を奏する回路が内蔵された構造で形成され、極度に浅くドーピングされたドーピング領域を具備しており、発光及び受光の両方が可能である。
したがって、本発明によるシリコン光素子は外部的な増幅回路及びスイッチング回路を使用せずに、発光及び受光動作を選択的に行うことができ、発光持続時間及び受光持続時間を容易に制御でき、高速スイッチングが可能である。
【００２３】
また、本発明によるスイッチング機能及び／または増幅機能をする回路が内蔵された構造のシリコン光素子は、シリコンをベースとした基板を使用するので、異種接合の問題がなく、一連の半導体製造工程を通じて製造可能である。
【００２４】
一方、本発明による画像入出力装置において、本発明によるシリコン光素子を適用したシリコン光素子パネルは、受発光素子が単位セルに集積されており、発光持続時間及び受光持続時間を単位セル毎に制御可能であり、増幅回路が内蔵されるので、全体的な大きさが減らせる。したがって、本発明による画像入出力装置は小型製品に装着可能である。
【００２５】
また、本発明による画像入出力装置は、画素単位で受光及び発光を行うことができるので、単一パネル内で画像を表示し、表示される画像を見ることを妨害されずに作業者の姿などを正面から撮影して電気的な画像信号を生成するか光情報を入力することができる。その結果、両方向に情報伝達が可能となる。
【００２６】
したがって、本発明による画像入出力装置を利用すれば、画像通信時には別途のカメラが不要であり、アクティブな画像通信が可能となる。また、デジタルテレビなどに利用するときには光リモコンなどで画面内に位置されたメニューを直接選択することが可能である。
【発明を実施するための最良の形態】
【００２７】
以下、図面を参照して本発明の望ましい実施形態について詳細に説明する。
図２は、本発明の第１実施形態によるシリコン光素子１０及びその外部駆動回路４０を一緒に示した図面である。
図２に示すように、本発明の第１実施形態によるシリコン光素子１０は、ｎ型またはｐ型のシリコンをベースとした基板１１と、発光及び受光が起きる光素子部２０と、前記基板１１を共同で使用して前記光素子部２０の一側に形成されて前記光素子２０で発光動作及び受光動作が選択的に起きるようにするスイッチング部３０と、前記光素子部２０及びスイッチング部３０に発光及び受光動作の制御のための電気的な信号及び／または電力を入力し、受光信号を出力する電極構造とを含んで構成される。
【００２８】
前記基板１１は、例えば、Ｓｉ、ＳｉＣまたはダイアモンドのようなシリコンを含む所定の半導体物質からなる半導体基板であって、ｎ型またはｐ型にドーピングされたものである。
【００２９】
前記光素子部２０は、前記基板１１の一面の一部に極度に浅くドーピングして前記基板１１と反対型に形成されたドーピング領域２５と、前記基板１１の反対面に、少なくともその一部分が前記ドーピング領域２５と共にスタック構造（図２に点線で表示したＡ部分）をなすように構成された複数の半導体物質部２１、２３とを具備する。前記光素子部２０は、後述するように、２段以上のトランジスタを内蔵する構造である。
【００３０】
前記ドーピング領域２５は、受光及び発光が起きるように、非平衡拡散工程またはインプランテーション工程によってドーパントを注入させてドーピング形成される。
【００３１】
例えば、前記ドーピング領域２５は、所定のドーパント、例えば、ホウ素または燐を制御膜（図示せず）の開口を通じて前記基板１１内に非平衡拡散させて前記基板１１と反対型（例えばｐ＋型）にドーピング形成される。仮に、前記基板１１がｎ型にドーピングされれば、ドーピング領域２５はｐ＋型にドーピングされ、前記基板１１がｐ型にドーピングされれば、前記ドーピング領域２５はｎ＋型にドーピングされる。
【００３２】
ここで、前記制御膜は、ドーピング領域２５の形成時には、マスクとして機能することにより、ドーピング領域２５を、所望の極度に浅い厚さに形成することができる。前記制御膜は、図２に示すように、ドーピング領域が形成された後に除去することも可能であるし、また、前記基板１１の一面に残存させることも可能である。
【００３３】
ドーピング工程では、前記ドーピング領域２５は、量子拘束効果によって、高い量子効率で光電変換効果、すなわち、電子と正孔対の生成結合及び消滅結合を生じることができるように、所望の極度に浅い深さにドーピング形成されるのが望ましい。また、前記量子拘束効果は、前記ドーピング領域２５の前記基板１１との境界部分、すなわち、ｐ−ｎ接合部位２４に、量子ウェル（Quantum Well：以下、「ＱＷ」という。）、量子点及び量子線のうち少なくともいずれか１つが形成されることによって達成される。
【００３４】
ここで、前記ｐ−ｎ接合部位２４には、量子ウェル、量子点または量子線（主に量子ウェルＱＷ）を形成させてもよいし、前記ＱＷ、量子点、量子線のうち２種類以上を複合的に形成させてもよい。以下では、表現の簡略化のために前記ｐ−ｎ接合部位２４にＱＷが形成されたこととして説明する。なお、ここではｐ−ｎ接合部位２４にＱＷが形成されたこととして説明するが、このＱＷは、ＱＷ、量子点及び量子線のうち少なくともいずれか１つと入れ替えても差し支えない。
【００３５】
図３は、前記ドーピング領域２５を非平衡拡散によって極度に浅い深さに形成する時に、ｐ−ｎ接合部位２４（図２参照）に形成されるＱＷの表面の長さ方向及び横方向におけるエネルギバンドを示す。図３において、符号Ｅｃは伝導帯エネルギ準位、符号Ｅｖは価電子帯エネルギ準位、符号Ｅｆはフェルミエネルギ準位を示し、このようなエネルギ準位については半導体関連技術分野では広く知られているので、詳細なる説明は省略する。
【００３６】
前記ｐ−ｎ接合部位２４は、図２の拡大部分に示したように、相互に反対型（反対導電型）のドーピング部分が交互に位置されたＱＷ構造を有する。このウェルとバリアは、略２ｎｍ、３ｎｍ程度の幅となる。このように、ＱＷを備えた極度に浅いｐ−ｎ接合部位２４は、前記制御膜の厚さ及び拡散工程条件などを最適に制御することによって形成できる。
【００３７】
拡散プロファイルの厚さは、例えば、拡散工程中に、適正な拡散温度を与えること、及び、基板１１表面のポテンシャルを変形させる（歪を生じさせる）ことによって、１０−２０ｎｍに調節できる。このようにして、極度に浅い拡散プロファイルによってＱＷシステムが生成される。ここで、基板１１表面のポテンシャルは、初期制御膜の厚さ及び表面前処理によって変形され、工程が進行されるにつれて深化される。
【００３８】
前記制御膜は、ドーピング領域２５を極度に浅いドーピング深さに形成させる適正厚さを有するシリコン酸化膜であるのが望ましい。この制御膜は、例えば、基板１１の一面上にシリコン酸化膜を形成した後、拡散工程のための開口部分を、フォトリソグラフィ工程を利用してエッチングすることによってマスク構造に形成される。
【００３９】
拡散技術分野で知られているところによれば、シリコン酸化膜の厚さが適正厚さ（数千Å）より厚いか、拡散温度よりも低温であれば、ベーカンシー（vacancy）が主に拡散に影響を及ぼして拡散が深く起きるようになる。また、シリコン酸化膜の厚さが適正厚さより薄いか、拡散温度よりも高温であれば、Ｓｉ自己格子間が主に拡散に影響を及ぼして拡散が深く起こるようになる。したがって、Ｓｉ自己格子間及びベーカンシーが同じような割合で発生する適正厚さにシリコン酸化膜を形成すれば、Ｓｉ自己格子間及びベーカンシーが相互結合されてドーパントの拡散を促進しなくなるので、極度に浅いドーピングが可能となる。ここで、ベーカンシーと自己格子間の物理的な性質は、拡散と関連した技術分野では広く知られているので、より詳しい説明は省略する。
【００４０】
前記のような本発明の第１実施形態によるシリコン光素子１０は、前記ドーピング領域２５と基板１１との間のｐ−ｎ接合部位２４に、電子と正孔対の生成及び消滅結合が起きるように、ＱＷが形成されているので、前述したように発光動作及び受光動作をする。
【００４１】
すなわち、前記光素子部２０に駆動電流が流されれば、キャリア、すなわち、電子と正孔とは、前記ｐ−ｎ接合部位２４のＱＷに注入され、ＱＷ内の副バンドエネルギレベルを通じて再結合（消滅結合）される。このとき、キャリアが結合される状態によって所定波長の電場発光（Electro Luminescence：以下、「ＥＬ」という。）が発生し、発生する光量は、通流された駆動電流の大きさによって可変される。
【００４２】
また、前記光素子部２０に外部から光が入射すると、ＱＷ構造であるｐ−ｎ接合部位２４が光子を吸収して、電子−正孔対を生成する。そして、電子と正孔とは、そのｐ−ｎ接合部位２４に形成されたＱＷ内の副バンドエネルギレベルにそれぞれ励起される。したがって、図２に示すように、主力端に負荷抵抗Ｒが連結されていれば、照射された光量に比例する信号Ｖｏｕｔが出力される。
【００４３】
このとき、光素子部２０での発光及び吸収波長は、基板１１表面（実際には、ドーピング領域２５表面）に形成される極小欠陥に起因した極小キャビティによって定められる。したがって、製作工程によって極小キャビティの大きさを調節すれば、所望の吸収及び発光波長帯域のシリコン光素子１０が得られる。
【００４４】
ここで、ＥＬの強度及び吸収率は、基板１１表面に形成される極小欠陥に起因した極小キャビティの共振波長とよく合う場合は、増幅できる。
したがって、製作工程によって極小キャビティの大きさを調節すれば、本発明の第１実施形態によるシリコン光素子１０は、特定波長領域に対して発光動作及び受光動作をすることができる。また、極小キャビティの大きさを多様化させて白色光を発光及び吸収するようにもできる。すなわち、極小キャビティの大きさを一定にすれば、シリコン光素子１０は、特定波長の光、例えば、赤色、緑色または青色光を発光及び吸収する。また、極小キャビティの大きさが多様化すれば、シリコン光素子１０は多様な波長の光、すなわち、白色光を出力及び吸収する。
【００４５】
本発明によるシリコン光素子１０は、非常に短い波長領域から長い波長領域（例えば、紫外線ＵＶ〜赤外線ＩＲ）まで、発光し、そして、吸収することが可能である。したがって、本発明によるシリコン光素子１０は、白色光を出力及び吸収することも可能である。
【００４６】
ここで、極小キャビティは、ドーピング領域２５の表面に形成された微小欠陥に起因して変形されたポテンシャルによって生じる。したがって、変形されたポテンシャルを調節することによってＱＷの変形が可能であり、これによって極小キャビティが定められる。したがって、極小キャビティを調節することによって、所望の特定波長領域、例えば、赤色、緑色または青色波長の光または白色光を発光及び吸収させることができる。
【００４７】
前記のような、極度に浅くドーピングされたドーピング領域２５を有するシリコン光素子１０は、ドーピング領域２５のｐ−ｎ接合部位２４で、電荷分布ポテンシャルの局部的な変化によって量子拘束効果が発生し、ＱＷ内に副バンドエネルギレベルが形成されるので、高い量子効率を有する。
【００４８】
前記複数の半導体物質部２１、２３は、前記スタック構造をなす部分Ａで最も外側に位置された第１半導体物質部２１と、前記第１半導体物質部２１の内側に隣接した第２半導体物質部２３とを含む。
図２は、前記複数の半導体物質部が、前記第１及び第２半導体物質部２１、２３から構成されることにより、本発明の第１実施形態によるシリコン光素子１０の光素子部２０が、２段トランジスタを内蔵する構造よりなった例を示す。ここで、前記光素子部２０は、２段以上のトランジスタを内蔵する構造を有する場合もある。
【００４９】
前記第１及び第２半導体物質部２１、２３は、前記基板１１の反対面（前記ドーピング領域２５が形成される面の反対側の面）に、前記ドーピング領域２５に比べて深い位置までドーパントを注入して形成することができる。例えば、前記第２半導体物質部２３は、前記ドーピング領域２５に比べて深い位置まで拡散を起こす一般的な拡散工程によって、前記基板１１の反対面に、前記基板１１と反対型にドーピングさせるためのドーパントを注入して形成される。その後、第１半導体物質部２１は、前記第２半導体物質部２３の一部領域に、前記第２半導体物質部２３を形成する時と同じ拡散工程によって、前記第２半導体物質部２３と反対型にドーピングさせるためのドーパントを注入させて形成される。第１及び第２半導体物質部２１、２３は、ドーパントをインプランテーション方式によって注入する工程によって形成することができる。
【００５０】
図２では、前記第２半導体物質部２３を基板１１の反対面全体に形成し、光素子部２０側に位置された第２半導体物質部２３部分と、スイッチング部３０側に位置された第２半導体物質部２３部分との間の電気的な絶縁のために、孤立溝１７を形成した例を示す。
【００５１】
ここで、前記第２半導体物質部２３は、前記基板１１の反対面上に前記基板１１と反対導電型、例えば、ｐ型の半導体物質を積層して形成することができる。このとき、第１半導体物質部２１は前記第２半導体物質部２３の一部領域をエッチングし、そのエッチングされた領域に、例えば、ｎ型の半導体物質を積層して形成されるか、前記第２半導体物質部２３の一部領域に前記第２半導体物質部２３と反対型になるようにドーパントを注入して形成されうる。
【００５２】
前記電極構造は、光素子部２０に電気的に連結された第１ゲート電極２９と、第１及び第２電極２２、２７と、スイッチング部３０に電気的に連結された第２ゲート電極３５と、第３及び第４電極３７、３９とを含む。図２で、符号２２’は、第１電極２２と外部駆
動回路４０の抵抗Ｒとを電気的に連結するためのコンタクト電極である。
【００５３】
前記光素子部２０のスタック構造をなす部分Ａで最も外側に位置された半導体物質部を第１半導体物質部２１とし、第１半導体物質部２１の内側に隣接した半導体物質部を第２半導体物質部２３とするとき、前記第１ゲート電極２９は、第２半導体物質部２３に電気的に連結されるように形成される。前記第２電極２７は、第１半導体物質部２１に電気的に連結されるように形成される。前記第２電極２７及び第１ゲート電極２９は第１及び第２半導体物質部２１、２３上に、例えば、金属材質の不透明電極で形成できる。
【００５４】
前記第１電極２２は、ドーピング領域２５に電気的に連結されるように形成される。前記第１電極２２は、ＩＴＯ（indium tin oxide）のような透明電極物質を利用してドーピング領域２５を覆う構造の透明電極で形成されるのが望ましい。代案としては、前記第１電極２２は、光が入出力されるためのウィンドー領域の周りに金属材質の不透明電極を配置して形成することもできる。
【００５５】
前記のように構成された本発明の第１実施形態によるシリコン光素子１０の光素子部２０において、基板１１がｎ型であれば、ドーピング領域２５はｐ型、第２半導体物質部２３はｐ型、第１半導体物質部２１はｎ型にドーピングされる。このとき、前記第１電極２２はアノード、前記第２電極２７はカソードとなる。
【００５６】
前記基板１１、ドーピング領域２５及び第１及び第２半導体物質部２１、２３が図２に示したような導電型よりなった場合、図４及び図５に示したように、ドーピング領域２５、基板１１及び第２半導体物質部２３はｐｎｐトランジスタ構造２６をなし、基板１１、第２半導体物質部２３及び第１半導体物質部２１はｎｐｎトランジスタ構造２８をなす。図４及び図５は、それぞれ図２に示された本発明の第１実施形態によるシリコン光素子１０に対する等価構造及び等価回路を示したものである。
図４及び図５の等価構造及び等価回路から分かるように、前記のようなドーピング領域２５、基板１１、第１及び第２半導体物質部２１、２３を有する本発明の第１実施形態によるシリコン光素子１０の光素子部２０は２段トランジスタを内蔵した構造となる。
【００５７】
ここで、前記基板１１がｐ型基板であり、ドーピング領域２５、第１半導体物質部２１及び第２半導体物質部２３の導電型が、これに対応するように前記と反対になる場合、ドーピング領域２５、基板１１及び第２半導体物質部２３はｎｐｎトランジスタ構造をなし、基板１１、第２半導体物質部２３及び第１半導体物質部２１はｐｎｐトランジスタ構造をなす。このときには、第１電極２２はカソード、第２電極２７はアノードになり、第１ゲート電極２９は第１ゲートＧ１となる。
【００５８】
このような２段トランジスタを内蔵した光素子部２０は、逆方向電流を遮断する間に第１ゲートＧ１を通じて印加された微細な電流を増幅することができると同時に、第１ゲートＧ１を通じて印加される電流によってｐ−ｎ接合部位２４での発光量を調節し、発光をオン/オフすることができる。また、図６に示されたように、光素子部２０は、電流増幅機能をするダイオードにスイッチが付加された構造をなす。なお、図６は前記のような２段トランジスタを内蔵した光素子部２０に対する等価記号を示したものである。
【００５９】
前記スイッチング部３０は、電力を光素子部２０に選択的に印加させて、発光動作及び受光動作を選択的に行わせる。前記スイッチング部３０は、発光動作が必要な時には、電力を光素子部２０に印加させ、受光動作が必要な時には、電力が光素子部２０に印加されることを遮断する。
【００６０】
図２は、本発明の第１実施形態によるシリコン光素子１０が、２段トランジスタを内蔵した光素子部２０と、金属酸化膜半導体電界効果トランジスタ（以下、「ＭＯＳＦＥＴ」という。）構造で形成されたスイッチング部３０とを具備する例を示す。ここで、ＭＯＳＦＥＴとは、薄い酸化シリコン膜によって、電流通路の形成される半導体層からゲートが隔離されている電界効果トランジスタである。
【００６１】
ＭＯＳＦＥＴ構造のスイッチング部３０は、例えば、１対のｐ＋型半導体物質部３１、３３が相互離隔されてｎ型基板１１内に埋め込まれ、基板１１上に薄いシリコン酸化膜１５の形成された構造になっている。前記シリコン酸化膜１５は、所望の電気的な絶縁が得られるように、図２に示すように、電気的なコンタクト及び光の出入のための領域を除外して、基板１１の一面の全体にかけて形成されるのが望ましい。
【００６２】
第３電極３７はｐ＋型半導体物質部３１上に形成され、第４電極３９はｐ＋型半導体物質部３３上に形成される。前記第４電極３９は、光素子部２０の第１電極２２と電気的にコンタクトされるように形成され、ドーピング領域２５と電気的に連結されている。前記第３電極３７はソースＳ、第４電極３９はドレインＤになる。第２ゲート電極３５は、第２ゲートＧ２に加わる電圧の有無でソースＳとドレインＤ間の電流通路の開閉を制御できるように、第３電極３７と第４電極３９の間のシリコン酸化膜１５上に形成される。
【００６３】
前記のようなＭＯＳＦＥＴ構造のスイッチング部３０は、ソースＳとドレインＤ間の電流通路の開閉を第２ゲートＧ２に加わる電圧の有無で制御し、前記光素子部２０で発光動作及び受光動作を選択的に行わせる。
【００６４】
図７は、図２に示された本発明の第１実施形態によるシリコン光素子１０に対する等価記号、及び、それを駆動する外部駆動回路４０を共に示した図面である。
図７に示すように、本発明の第１実施形態によるシリコン光素子１０は、逆方向電流を遮断できるダイオードにスイッチが付加され、光素子部２０に電力を選択的に印加できる構造である。
このような構造のシリコン光素子１０では、第１及び第２電極２２、２７に逆方向電圧を加えても逆方向電流は流れない。
したがって、外部回路４０の電源４１は、図２及び図７に示されたように、第２ゲートＧ２に信号が入力されたときに、第１電極２２と第２電極２７の間に順方向電圧が加えられるように設置されるべきである。
【００６５】
前記のような本発明の第１実施形態によるシリコン光素子１０は次の通りに動作する。
図８を参照すれば、本発明の第１実施形態によるシリコン光素子１０は、第１ゲートＧ１に信号が入力されている状況で、第１及び第２電極２２、２７に順方向電圧が加えられれば、発光素子として作用する。また、第１ゲートＧ１に信号が入力されている状況で、第１及び第２電極２２、２７に電圧が加えられなければ、受光素子として作用をする。
【００６６】
より具体的に説明すれば、第１ゲートＧ１がオンにならないと、第２ゲートＧ２のオン、オフに関係なく、本発明の第１実施形態によるシリコン光素子１０は、発光素子及び受光素子のうち１つの光素子として動作しない。すなわち、第１ゲート電極２９に信号が入力されなければ、第２ゲート電極３５に信号が入力されているか否かに関係なく、本発明の第１実施形態によるシリコン光素子１０は、光素子として動作しない。
【００６７】
本発明の第１実施形態によるシリコン光素子１０は、第１ゲートＧ１がオン状態である場合は、発光素子または受光素子として動作をする。
【００６８】
第１ゲートＧ１がオン状態であり、第２ゲートＧ２がオン状態であれば、スイッチング部３０の第３及び第４電極３７、３９間に電流通路が形成される。その結果、電源電流がスイッチング部３０を経て光素子部２０に入力され、これによりシリコン光素子１０は発光動作をする。
【００６９】
第１ゲートＧ１がオン状態であり、第２ゲートＧ２がオフ状態であれば、スイッチング部３０の第３及び第４電極３７、３９間に電流通路が形成されず、電源電流の印加が遮断され、シリコン光素子１０は受光動作できる状態となる。したがって、この状態で、外部から光がドーピング領域２５に入射されれば、ｐ−ｎ接合部位２４で光を吸収することにより、電子−正孔対の生成結合がおこなわれ、これによって入射される光量に比例する電流が発生し、増幅されて出力される。
【００７０】
第１及び第２電極２２、２７間には負荷抵抗Ｒが連結されているので、受光素子として動作される時、シリコン光素子１０からは信号Ｖｏｕｔが出力される。
一方、第１ゲート電極２９に電流を流せば、第１及び第２電極２２、２７、すなわち、アノードとカソードとの両端電圧が増加する。本発明の第１実施形態によるシリコン光素子１０に急激に電流が流れるときに、第１ゲート電極２９に特定電流を印加すると、アノードとカソードとの両端電圧が発生するが、このような両端電圧をブレーキオーバー電圧という。
【００７１】
アノードとカソードとの両端電圧が、ブレーキオーバー電圧以上になるように第１ゲート電極２９に電流を流せば、アノードとカソードとは導通状態になるため、本発明の第１実施形態によるシリコン光素子１０で発光が起きるのに必要な電流を供給できる。したがって、第１ゲート電極２９に微量の電流を流すことによって、ｐ−ｎ接合部位２４における量子拘束効果によって電子と正孔対との消滅結合が生じ、これに起因して、２段以上のトランジスタを内蔵した構造の本発明の第１実施形態によるシリコン光素子１０が発光する。
【００７２】
一方、本発明の第１実施形態によるシリコン光素子１０は、第１ゲート電流（第１ゲート電極２９を通じて印加される電流）を遮断すれば動作しなくなるので、本発明によるシリコン光素子１０での発光及び受光動作を止めるためには、第１ゲート電流を中断させればいい。
【００７３】
すなわち、発光オン状態で第１ゲート電流を中断させれば、発光オフ状態になるので、第２ゲートＧ２をオンした状態で第１ゲートＧ１をオン、オフすれば、発光をオン、オフできる。また、受光オン状態、すなわち、第１ゲートＧ１はオン、第２ゲートＧ２はオフの状態で第１ゲート電流を中断させれば、受光オフ状態になる。
【００７４】
このように、第１ゲートＧ１信号がオフ状態である場合は、図８に示したように、第２ゲートＧ２に信号を印加（第２ゲート電極３５を通じた信号印加）したとしても、シリコン光素子１０は、発光動作はもとより、受光動作もしないシステムオフ状態になる。
【００７５】
また、本発明の第１実施形態によるシリコン光素子１０は、第１ゲートＧ１に信号が印加される状態で、第２ゲートＧ２に信号が入力されれば、発光動作をし、第２ゲートＧ２に信号が入力されなければ、受光動作をする。
【００７６】
したがって、矩形波制御パルスを第１ゲートＧ１の電流に付加すると共に、必要に応じて第２ゲートＧ２に電源スイッチング制御パルスを加えれば、シリコン光素子１０の発光動作のオン、オフ、発光動作と受光動作との転換、発光または受光動作の持続時間が制御できる。
【００７７】
このとき、前記のような本発明の第１実施形態によるシリコン光素子１０は、２段トランジスタを内蔵していて電流を増幅させる機能をするので、微量の第１ゲートＧ１の電流で、ｐ−ｎ接合部位２４において量子拘束効果による発光を起こすことができるだけでなく、２段トランジスタの増幅機能によって微量の光検出信号を増幅して出力することが可能である。
【００７８】
また、第１及び第２ゲートＧ１、Ｇ２信号を制御することによって、発光持続時間及び受光動作持続時間の調節が可能である。このとき、第１ゲートＧ１の電流は、シリコン光素子１０を備えたシステムをオン／オフする一種のスイッチのトリガー信号として作用する。
【００７９】
ここで、第１ゲート電極２９に電流を流すと、ｎｐｎトランジスタ構造に電流が流れ、これがｐｎｐトランジスタのベース電流を発生させ、これにより、発光及び受光（光吸収）が起きるｐ−ｎ接合部位２４に電流を流すことができる。
【００８０】
また、本発明の第１実施形態によるシリコン光素子１０によれば、第１及び第２ゲートＧ１、Ｇ２が両方ともオン状態である時だけ発光が起き、第１及び第２ゲートＧ１、Ｇ２のうちいずれか１つをオフ状態にすれば、発光を止められるので、発光持続時間を所望の時間だけ維持することができる。また、第１ゲートＧ１をオン状態にした状態で、第２ゲートＧ２をオフ状態からオン状態に転換して受光動作を発光動作に転換するか、第１ゲートＧ１をオフすれば、受光動作を止められるので、受光持続時間を所望の時間だけ維持することも可能である。
【００８１】
第１及び第２ゲート電極２９、３５に流す信号を矩形波パルスで調節する場合には、本発明の第１実施形態によるシリコン光素子１０は、発光及び受光動作をオン/オフするだけでなく、発光及び受光動作を調節することが可能である。さらには、矩形波パルスの周期を制御することによって、発光及び受光持続時間も所望の時間に維持（調節）できる。
【００８２】
図９は、本発明の第２実施形態によるシリコン光素子５０を概略的に示す図面であって、厚膜型抵抗タイプの第１ゲート電極構造５１を有する点にその特徴がある。ここで、図２と同一または類似した機能をする構成要素には、図２と同一符号を付し、ここではその説明を省略する。
【００８３】
図９に示すように、厚膜型抵抗タイプの第１ゲート電極構造５１は、第２半導体物質部２３上の一部領域（例えば、本発明の第１実施形態での第１ゲート電極２９が形成される領域の一部）に形成された絶縁膜５３と、前記絶縁膜５３及び第２半導体物質部２３上に形成された抵抗物質層５５と、前記抵抗物質層５５上に形成され、前記絶縁膜５３によって抵抗物質層５５を介して前記第２半導体物質部２３と狭い領域で電気的に連結されるようになった第１ゲート電極５９を具備する。前記第１ゲート電極５９は、本発明の第１実施形態における第１ゲート電極２９と実質的に同じ機能をするものである。
【００８４】
ここで、前記抵抗物質層３５の長さ、幅及び厚さをそれぞれｌ、ｗ及びｔ、前記抵抗物質層５５の比抵抗をρｓとする時、前記抵抗物質層５５の抵抗ＲＬはＲＬ＝（ｌρｓ）／（ｗｔ）になる。したがって、抵抗物質層５５の長さ、幅及び厚さ値及びその抵抗物質層３５をなす適切な物質（物質によって比抵抗が変わる）を選択することにより、抵抗物質層５５が要求する抵抗を備えることができる。
【００８５】
通常、光素子を駆動する回路には、過電流による光素子の誤動作を防止するために外部抵抗を挿入するが、上記のように抵抗が埋め込まれている厚膜型抵抗タイプの第１ゲート電極構造５１を具備すれば、このような誤動作防止用外部抵抗の挿入が不要な利点がある。
【００８６】
以上では、本発明によるシリコン光素子が２段トランジスタを内蔵する構造であるとして説明及び図示したが、本発明はこのような構造に限定されない。すなわち、本発明によるシリコン光素子は２段以上のトランジスタを内蔵する構造を有していてもよい。また、後述する本発明の第３実施形態のように、本発明によるシリコン光素子は１段トランジスタを内蔵する構造であってもよい。
【００８７】
図１０は、本発明の第３実施形態によるシリコン光素子７０を概略的に示した図面である。
図１０に示すように、本発明の第３実施形態によるシリコン光素子７０は、光素子部８０が１段トランジスタを内蔵した構造よりなった点に特徴がある。ここで、図２を参照して説明したことと実質的に同一機能をする部材は、図２と同じ符号を使用し、その詳細なる説明は省略する。
【００８８】
本発明の第３実施形態において、光素子部８０は、基板１１の一面に前記基板１１と反対型に極度に浅くドーピングされて形成され、前記基板１１とのｐ−ｎ接合部位２４で量子拘束効果による電子と正孔対との消滅結合により発光するようになったドーピング領域２５と、前記基板１１の反対面に形成されて前記基板１１と反対型になった１つの半導体物質部８５と、前記ドーピング領域２５に電気的に連結された第１電極２２と、前記半導体物質部８５に電気的に連結された第２電極８７と、前記基板１１に電気的に連結された第１ゲート電極８９とを含む。ここで、前記第２電極８７及び第１ゲート電極８９は、図２（第１の実施形態）における第２電極２７及び第１ゲート電極２９に対応する。
【００８９】
前記光素子部８０は、その等価回路を示した図１１で分かるように、１段トランジスタを内蔵する構造を有する。
前記半導体物質部８５は、前記基板１１の反対面の一部領域に、前記ドーピング領域２５に比べて深い位置までドーパントを注入して形成される。例えば、前記半導体物質部８５は、前記ドーピング領域２５に比べて深い位置まで拡散を起こす一般的な拡散工程によって、前記基板１１の反対面側に前記基板１１と反対型にドーピングさせるためのドーパントを注入して形成される。ここで、半導体物質部８５は、ドーパントをインプランテーション方法によって注入して形成されることもできる。また、前記半導体物質部８５は、前記基板１１の反対面の一部領域をエッチングし、そのエッチングされた部分に前記基板１１と反対導電型、例えば、ｐ型の半導体物質を積層して形成することもできる。
【００９０】
前記のように構成された本発明の第３実施形態によるシリコン光素子７０において、前記基板１１がｎ型であれば、前記ドーピング領域２５はｐ型、前記半導体物質部８５はｐ型にドーピングされて図１１に示したようにｐｎｐトランジスタ構造８１をなす。
【００９１】
前記ドーピング領域２５、基板１１及び半導体物質部８５がｐｎｐトランジスタ構造８１をなす場合、本発明の第３実施形態によるシリコン光素子７０は、前記ドーピング領域２５を、望ましくはコレクターとして使用し、前記半導体物質部８５をエミッタとして使用し、前記基板１１をベースとして使用してベース接地回路またはエミッタ接地回路として動作させることができる。このとき、ベースとして使用する中間のｎ層、すなわち、基板１１の厚さは薄くするのが望ましい。
【００９２】
上記のように、ドーピング領域２５、半導体物質部８５及び基板１１が、それぞれコレクター、エミッタ及びベースとして使われる場合、そのドーピング領域２５、半導体物質部８５及び基板１１にそれぞれ電気的に連結された第１電極２２、第２電極８７及び第１ゲート電極８９は、コレクター、エミッタ及びベース電極になる。
【００９３】
ここで、前記基板１１がｐ型基板１１であり、ドーピング領域２５及び半導体物質部８５の導電型がこれに対応して前記と反対になる場合、ドーピング領域２５、基板１１及び半導体物質部８５はｎｐｎトランジスタ構造をなす。
【００９４】
前記のような本発明の第３実施形態によるシリコン光素子７０において、１段トランジスタ構造８１は、エミッタとベース間及びコレクターとベース間に順方向電圧を加えれば、パルススイッチング回路となる。
ここで、本発明の第３実施形態によるシリコン光素子７０において、前記１段トランジスタ構造８１は、エミッタとベース間及びコレクターとベース間に逆方向電圧を加えて、もパルススイッチング回路となる。
【００９５】
上記のように１段トランジスタを内蔵した本発明の第３実施形態によるシリコン光素子７０は、次のように、発光素子及び受光素子として機能をする。
本発明の第３実施形態によるシリコン光素子７０のエミッタとベース間及びコレクターとベース間に、順方向電圧または逆方向電圧を加えることによって、ｐ−ｎ接合部位２４において量子拘束効果による発光または受光動作をすると同時に、その発光動作または受光動作をオン/オフさせることが可能である。
【００９６】
また、前記のような本発明の第３実施形態によるシリコン光素子７０において、前記１段トランジスタ構造８１は、エミッタとベース間に順方向電圧を加えてコレクターとベース間に逆方向電圧を加えれば、増幅作用によって１段増幅をする。
したがって、本発明の第３実施形態によるシリコン光素子７０のエミッタとベース間には順方向電圧、コレクターとベース間には逆方向電圧を加えた場合において、第１及び第２ゲートＧ１、Ｇ２がオン状態であるときは、第１ゲートＧ１に微量の電流信号を入力することによってｐ−ｎ接合部位２４で発光を起こすことができ、第１ゲートＧ１はオフ状態であり、第２ゲートＧ２はオン状態であるときは、光検出時に検出信号を増幅させて出力できる。
【００９７】
なお、本発明の第３実施形態によるシリコン光素子７０は、ドーピング領域２５、基板１１及び半導体物質部８５がｐｎｐトランジスタ構造をなす場合にも、前記のように１段増幅機能及びパルススイッチング機能を行うことができる。
【００９８】
以上で説明したように、本発明によるシリコン光素子７０に内蔵された少なくとも１段以上のトランジスタ構造は、増幅、スイッチング、状態（電流の流れと中断状態）維持機能のうち少なくとも１つの機能を選択的に行うことができる内蔵型能動素子として機能する。これにより、発光素子及び受光素子を駆動することができる。
【００９９】
図１２は、本発明の第４実施形態によるシリコン光素子９０をその外部駆動回路１１０と共に示した図面であり、図１３は、図１２の等価回路図である。図１２及び図１３に示すように、本発明の第４実施形態によるシリコン光素子９０は、バイポーラ接合トランジスタ構造よりなったスイッチング部１００を具備する点にその特徴がある。ここで、図２と同一または類似した機能をする部材は、図２と同一符号で表記し、反復説明を省略する。
【０１００】
ここで、バイポーラ接合トランジスタは、エミッタ１０３からコレクター１０５に向かうキャリアの流れをベース電流で制御するように設計されたものであり、ｐｎ接合の製法によって合金型、成長型、拡散型などがある。
【０１０１】
図１２は、前記スイッチング部１００が拡散方式によってプレーナ構造を備えるように形成された例を示す。
拡散方式を適用する場合、例えば、まず、基板１１のドーピング領域２５が形成される面と同じ面に、ドーピングによってｎ＋型ベース１０１を形成し、つぎに、このベース１０１上にドーピングによってｐ＋型エミッタ１０３を形成し、さらに、ベース１０１と離隔した位置に、基板１１にドーピングすることによってｐ＋型コレクター１０５を形成する過程を通じて、前記スイッチング部１００は、ｐｎｐ構造に製造される。
【０１０２】
このとき、エミッタ１０３は、ベース１０１の不純物濃度に比べて十分に小さい不純物濃度を有するように形成され、ベース１０１の幅（ｗ：コレクター１０５側のベース１０１とエミッタ１０３との境界間の間隔）が十分に狭く形成されて大部分のキャリアがコレクター１０５に到達できるようになったものが望ましい。
【０１０３】
図１２に例示したように、スイッチング部１００がｐｎｐ構造のバイポーラ接合トランジスタである場合、正孔がキャリアとなる。逆に、前記スイッチング部１００がｎｐｎ構造のバイポーラ接合トランジスタである場合には、電子がキャリアとなる。
【０１０４】
一方、前記ベース１０１、エミッタ１０３、コレクター１０５上には、それぞれベース電極１０７、エミッタ電極１０８、コレクター電極１０９が形成され、コレクター電極１０９は光素子部２０の第１電極２２とコンタクトされるように形成されて、ドーピング領域２５に電気的に連結される。
【０１０５】
前記ベース電極１０７は、第２ゲートＧ２として使われる。本発明の第４実施形態によるシリコン光素子９０で発光動作を起こすためには、第２ゲートＧ２に電圧信号を入力する。
すなわち、図１２に示された前記スイッチング部１００は、電圧駆動型ｐｎｐバイポーラ接合トランジスタに、発光電源入力スイッチングのためのトリガー信号を第２ゲートＧ２、すなわち、ベース電極１０７を通じて入力するようになっている。
【０１０６】
前記のような本発明の第４実施形態によるシリコン光素子は、バイポーラ接合トランジスタ構造のスイッチング部１００を具備するので、光素子部２０で発光及び受光動作が選択的に起きるように制御できる。
【０１０７】
前記のようなバイポーラ接合トランジスタ構造のスイッチング部１００を具備したシリコン光素子９０での発光動作、受光動作、発光及び受光動作の転換、発光及び受光持続時間の制御についての原理は、図２を参照で説明した本発明の第１実施形態の場合と類似している。
【０１０８】
すなわち、第１ゲートＧ１がオフ状態であれば、第２ゲートＧ２のオン／オフ状態に関係なく、シリコン光素子９０は発光動作及び受光動作をしない。
第１及び第２ゲートＧ１、Ｇ２共にオン状態であれば、キャリアがエミッタ１０３からコレクター１０５に移動して電源電流が光素子部２０方向に流れるようになり、これによりドーピング領域２５のｐ−ｎ接合部位２４で発光が起きる。したがって、第２ゲートＧ２をオン状態に維持する間、第１ゲートＧ１をオン／オフすれば、発光をオン／オフできる。
第１ゲートＧ１がオン状態であり、第２ゲートＧ２がオフ状態であれば、シリコン光素子９０は受光動作を行なう。
【０１０９】
前記のような本発明の第４実施形態によるシリコン光素子９０での発光オン／オフ、発光動作及び受光動作の転換、発光及び受光持続時間の制御についての原理は、図２を参照で説明した本発明の第１実施形態の場合と類似しているので、ここではより詳細なる説明は省略する。
【０１１０】
一方、図１２は、本発明の第４実施形態によるシリコン光素子９０が、２段増幅トランジスタを内蔵した構造の光素子部２０を含む例を示しているが、本発明の第４実施形態によるシリコン光素子９０における光素子部２０の構造は、これに限定されない。すなわち、スイッチング部をバイポーラ接合トランジスタ構造で形成し、光素子部を２段以上の増幅トランジスタを内蔵した構造で形成することも可能である。また、スイッチング部をバイポーラ接合トランジスタ構造で形成し、光素子部を、本発明の第２実施形態で説明したような１段増幅トランジスタを内蔵した構造で形成することも可能である。
また、第１ゲート電極２９の代りに本発明の第３実施形態で説明したような厚膜型第１ゲート電極構造５１を具備するのも可能である。
【０１１１】
一方、図１２に示されたスイッチング部１００は、バイポーラ接合トランジスタの具体的な構造の一例であって、このスイッチング部１００の細部構造及びそれを具備したシリコン光素子９０を駆動するための外部駆動回路１１０の細部構造は、多様に変形できる。
【０１１２】
前記したような本発明の実施形態によるシリコン光素子は、選択的に発光動作及び受光動作を制御するためのスイッチング部を具備するのみならず、光素子部に１段以上のトランジスタを内蔵している。そのため、内部電流を増幅させることが可能であり、また、少量の電流だけで発光を起こしたり、受光信号を増幅させて出力したりするように駆動するのが可能である。また、増幅回路及びスイッチング回路を外部に装着する従来の場合に発生する外部電源線のリアクタンスかキャパシタンスの寄生効果を削除することができるため、高速スイッチングが可能である。
【０１１３】
以上で説明したような本発明によるシリコン光素子は、選択的に発光素子及び受光素子として動作できるので、このようなシリコン光素子を利用すれば、同一画素を通じて画像を入出力できる画像入出力装置が実現できる。
【０１１４】
図１４は、本発明によるシリコン光素子を利用した画像入出力装置の第５実施形態を概略的に示した図面である。
図１４に示すように、本発明の第５実施形態による画像入出力装置は、ｎ型またはｐ型のシリコンをベースとした基板に、発光及び受光動作の何れも可能であり、発光及び受光動作が転換可能な多数のシリコン光素子１２５が２次元アレイ配列されて構成されたシリコン光素子パネル１２０を具備する。
【０１１５】
前記シリコン光素子１２５は、発光動作及び受光動作の何れも可能であり、容易に発光動作と受光動作とが転換できるので、画像入力と画像出力とを、同一シリコン光素子１２５を通じて行うことができる。
したがって、前記シリコン光素子パネル１２０は、同一画素を通した画像入出力が可能である。
【０１１６】
また、前記シリコン光素子１２５は、発光持続時間及び受光持続時間を制御することが可能であり、微量の電流で発光駆動することが可能であり、また、受光信号を増幅して出力することが可能であるので、前記シリコン光素子パネル１２０は、外部の増幅回路及びスイッチング回路がなくても、所望通りに画像入出力が制御でき、低電力型画像入出力装置が実現できる。
【０１１７】
ここで、前記シリコン光素子１２５は、半導体物質を利用して半導体製造工程を通じて超小型のアレイ形態で形成できるので、前記シリコン光素子パネル１２０はｎ型またはｐ型のシリコンをベースとした単一の基板１１上に、一連の半導体製造工程を通じて製造できる。
【０１１８】
一方、シリコン光素子１２５を２次元アレイ状に配列してなるシリコン光素子パネル１２０の電極構造は、各画素別画像の選択的入力及び出力動作が可能となるように、基板１１にパターニングされる。
【０１１９】
本発明による画像入出力装置において、シリコン光素子パネル１２０は、図１４に示すように、一つの画素Ｐに１つのシリコン光素子１２５が対応するように形成される。
このとき、シリコン光素子パネル１２０の各画素Ｐを構成するシリコン光素子１２５のそれぞれは、単一波長の光または白色光を、出力及び／または検出するようになっていることが望ましい。
【０１２０】
シリコン光素子１２５が、単一波長の光または白色光を出力及び検出するように備えられた場合、本発明による画像入出力装置は、単色画像を表示することができるとともに、被写体を撮影した電気的な単色画像信号を生成することができる。
一方、図１５に示されたように、本発明の第６実施形態による画像入出力装置によれば、シリコン光素子パネル１２０を構成するシリコン光素子１２５のそれぞれが白色光を出力及び検出するように備えられ、シリコン光素子パネル１２０の全面（光入力及び出力側）にフルカラー画像を具現するためのカラーフィルタ１３０をさらに具備すれば、フルカラー画像を表示することができるとともに、被写体のカラーをそのまま撮影した電気的なフルカラー画像信号を生成できる。
このとき、前記カラーフィルタ１３０は、例えば、図１６に示すように、Ｒ、Ｇ、Ｂ要素（赤色光Ｒ、緑色光Ｇ、青色光Ｂ）の何れもが、各画素Ｐに対応するように形成してもよい。
【０１２１】
このカラーフィルタ１３０のＲ、Ｇ、Ｂ要素の配置形状は、後述する他の実施形態（第７実施形態）のシリコン光素子パネルでのシリコン光素子の２次元配列と類似している。ここで、カラーフィルタ１３０のＲ、Ｇ、Ｂカラーを具現するための配置は多様に変形できる。
【０１２２】
このように、シリコン光素子パネル１２０の全面にカラーフィルタ１３０を具備した本発明による画像入出力装置は、カラー画像を入出力できる。すなわち、被写体を撮影して電気的なカラー画像信号に変換することができるとともに、電気的なカラー画像信号によってフルカラー画像を表示することができる。
【０１２３】
図１７は、本発明の第７実施形態による画像入出力装置を概略的に示した図面である。
図１７に示すように、本発明の第７実施形態による画像入出力装置において、シリコン光素子パネル１４０は、各画素Ｐに３つまたはそれ以上のシリコン光素子１４５Ｒ、１４５Ｇ、１４５Ｂが対応するように形成される。図１７では、前記シリコン光素子パネル１４０は、各画素Ｐに３つのシリコン光素子１４５Ｒ、１４５Ｇ、１４５Ｇが対応するように形成された場合を例に挙げて示した。
【０１２４】
このとき、各画素Ｐには、３つのシリコン光素子１４５Ｒ、１４５Ｇ、１４５Ｂが対応しているため、本発明の第７実施形態においては、これらのシリコン光素子のうちいずれか一つが、赤色光Ｒ、緑色光Ｇ、青色光Ｂを出力し、また、対応するカラー光を検出して電気的なカラー画像信号に変換するために利用される。
【０１２５】
このように、赤色光Ｒ、緑色光Ｇ、青色光Ｂのような特定の光線を出力及び検出する３個の特定色光用シリコン光素子１４５ａ、１４５ｂ、１４５ｃが、各画素Ｐに配置されるようにシリコン光素子パネルを構成する場合には、カラーフィルタなしにＲ、Ｇ、Ｂフルカラーが具現できる。このとき、前記特定色光用シリコン光素子１４５ａ、１４５ｂ、１４５ｃは、発光及び検出波長を別にするためには、例えば、極小キャビティ長に差をつけるだけでよい。
【０１２６】
図１７に示されたようなシリコン光素子パネル１４０を利用すれば、別途のカラーフィルタなしにもカラー画像が具現できる。
ここで、より鮮明なカラー画像を具現できるように、図１５及び図１６に示されたようなカラーフィルタ１３０を、前記シリコン光素子パネル１４０の全面にさらに具備することもできる。
また、シリコン光素子パネル１４０の各画素Ｐに対応する３つの波長の光を出力及び検出できる３個以上のシリコン光素子１４５Ｒ、１４５Ｇ、１４５Ｂのカラー配置及び／またはカラーフィルタ３０のＲ、Ｇ、Ｂ要素の配置は、多様に変形されうる。
【０１２７】
以上で説明したように、単色またはカラー画像を入力及び出力できる本発明による画像入出力装置は、画素単位で選択的な画像入力と画像出力とが可能なので、例えば、コンピュータ用モニター、テレビ、携帯端末機などの両方向画像通信を必要とする機器に画像入出力装置として使用することができる。
このとき、以上で説明したような本発明による画像入出力装置は、単一パネル内で画像の入力及び出力が行われるので、本発明による画像入出力装置を利用すれば、画像通信時に別途カメラを用意する必要がないという利点がある。
ここで、前記携帯端末機は、携帯電話、個人情報端末機（ＰＤＡ）など多様な種類の携帯可能な通信用機器を含む。
【０１２８】
また、本発明による画像入出力装置を利用すれば、単一パネル内で画像の入力及び出力が行われるので、作業者の正面の姿を撮って伝送することが可能なので、アクティブな画像通信が可能である。
【０１２９】
これまでの説明では、本発明による画像入出力装置は、単一基板にシリコン光素子を２次元アレイで配列形成されてなる単一のシリコン光素子パネルを具備するとして説明及び図示したが、本発明はこれに限定されるものではない。すなわち、本発明による画像入出力装置はシリコン光素子パネルを複数以上組み合わせてより大画面で構成してもよい。
【０１３０】
図１８は、前記のような本発明による画像入出力装置が、デジタルテレビとして使われる実施形態を示した図面である。
図１８に示すように、本発明による画像入出力装置は、光無線リモコン１５５を利用して画面１５１内に情報を入力するかメニュー選択が可能に備えられたデジタルテレビ１５０に使うことができる。前記光無線リモコン１５５は、光ポインターのように特定の範囲内にだけ光を照射できるように備えられる。光無線リモコン１５５から画面１５１内の特定領域、例えば、所定メニュー１５３に情報光信号が照射されれば、その特定領域に位置された受光素子として機能するシリコン光素子がこの光信号を受信し、この受信された光信号によって、例えば、デジタルテレビ１５１のチャンネルを変えるかインターネット作業ができる。
【０１３１】
また、これら以外にも、本発明による画像入出力装置は両方向光情報伝達が要求される多様な機器に応用できる。
【０１３２】
以上で説明したシリコン光素子は、例えば、単結晶シリコンウェーハにスイッチング部、すなわち、ＭＯＳＦＥＴ構造かバイポーラ接合トランジスタ構造を形成した後、これと隣接する光素子部を極度に浅い拡散工程またはインプランテーション工程を利用して製造される。
【０１３３】
シリコン光素子パネルを形成するときには、層間配線及び電源供給線は、既存のメモリ工程でのビットライン及びワードライン工程のように、各画素構造に連結される。このような、シリコン光素子パネルは、画素単位で制御可能な受発光の光集積回路であって、受光持続時間と発光持続時間との制御が容易であり、１つの画素単位で受光及び発光を同時に行なうことができる。
【産業上の利用可能性】
【０１３４】
本発明によるシリコン光素子を適用したシリコン光素子パネルは、画像入出力装置に使用できる。このとき、画像入出力装置は画素単位で受光及び発光を行うことができ、単一パネル内で、画像を表示することができるとともに、ディスプレーされる画像を見ることを妨害されずに作業者の姿などを正面から撮影して電気的な画像信号を生成するか、光情報を取得することができるので、両方向情報伝達が可能である。
したがって、本発明による画像入出力装置を利用すれば、画像通信時に別途のカメラが不要で、アクティブな画像通信が可能である。
【図面の簡単な説明】
【０１３５】
【図１】一般的なコンピュータシステムを概略的に示した図面である。
【図２】本発明の第１実施形態によるシリコン光素子及びその外部駆動回路を一緒に示した図面である。
【図３】図２のドーピング領域を非平衡拡散によって極度に浅い深さに形成する時、ｐ−ｎ接合部位に表面の長さ方向、側方向に形成されるＱＷのエネルギバンドを示す図面である。
【図４】図２に示された光素子部に対する等価構造を示した図面である。
【図５】図２に示された光素子部に対する等価回路を示した図面である。
【図６】図２の２段トランジスタを内蔵した光素子部に対する等価記号を示した図面である。
【図７】図２に示された本発明の第１実施形態によるシリコン光素子に対する等価記号及びそれを駆動する外部駆動回路を共に示した図面である。
【図８】図２に示された本発明の第１実施形態によるシリコン光素子の動作を示すタイムチャート図面である。
【図９】本発明の第２実施形態によるシリコン光素子を概略的に示した図面である。
【図１０】本発明の第３実施形態によるシリコン光素子を概略的に示した図面である。
【図１１】図１０に示された光素子部に対する等価回路を示した図面である。
【図１２】本発明の第４実施形態によるシリコン光素子をその外部駆動回路と共に示した図面である。
【図１３】図１２の等価回路図である。
【図１４】本発明の第５実施形態による画像入出力装置を概略的に示した図面である。
【図１５】本発明の第６実施形態による画像入出力装置を概略的に示した分離斜視図である。
【図１６】図１５に示されたカラーフィルタの構造を概略的に示した平面図である。
【図１７】本発明の第７実施形態による画像入出力装置を概略的に示した図面である。
【図１８】本発明による画像入出力装置がデジタルテレビとして使われる実施形態を示した図面である。
【符号の説明】
【０１３６】
１０    シリコン光素子
１１    基板
１５    シリコン酸化膜
１７    孤立溝
２０    光素子部
２１、２３    半導体物質部
２２    第１電極
２２’    コンタクト電極
２４    ｐ−ｎ接合部位
２５    ドーピング領域
２７    第２電極
２９    第１ゲート電極
３０    スイッチング部
３１、３３    ｐ＋型半導体物質部
３５    第２ゲート電極
３７    第３ゲート電極
３９    第４ゲート電極
４０    外部駆動回路
４１    電源
Ａ    スタック構造
Ｒ    負荷抵抗
Ｖｏｕｔ    照射された光量に比例する信号
Ｇ１    第１ゲート
【図１】
2004311933.tif 000003
【図２】
2004311933.tif 000004
【図３】
2004311933.tif 000005
【図４】
2004311933.tif 000006
【図５】
2004311933.tif 000007
【図６】
2004311933.tif 000008
【図７】
2004311933.tif 000009
【図８】
2004311933.tif 000010
【図９】
2004311933.tif 000011
【図１０】
2004311933.tif 000012
【図１１】
2004311933.tif 000013
【図１２】
2004311933.tif 000014
【図１３】
2004311933.tif 000015
【図１４】
2004311933.tif 000016
【図１５】
2004311933.tif 000017
【図１６】
2004311933.tif 000018
【図１７】
2004311933.tif 000019
【図１８】
2004311933.tif 000020