(57)【要約】【課題】多数のメモリカードに対するデータ書き込みを効率化する。【解決手段】ソケットホルダ（３）にはメモリカードの接続部（４）が複数個並列され、夫々の接続部の端子（５，６）にメモリカード（ＭＣ１〜ＭＣ３０）の外部端子（２）が接続する。マルチメディアカードのＭＭＣモードにおいてオープンドレイン出力を行なうコマンド端子ＣＭＤはメモリカード毎の配線（Ｌ１（０１）〜Ｌ１（３０））に接続され、配線の状態は必ず対応するメモリカードのオープンドレイン出力に一致するようになり、全てのメモリカードを並列にアイデンティフィケーション状態に遷移させて、当該全てのメモリカードに同じアドレスを設定することが可能にされる。これにより、ＭＭＣモードで動作されるメモリカードを一括で選択して書き込み可能になる。【選択図】　　　　図１
2004071206.tif 000002
【特許請求の範囲】
【請求項１】
ケーシングにメモリカードの装着部が複数個並列され、前記夫々の装着部は、メモリカードを着脱自在に装着可能であって、前記装着部に装着されて表裏方向に並列された複数のメモリカードの外部端子をケーシングから露出させることを特徴とするカードソケット。
【請求項２】
ケーシングにメモリカードの接続部が複数個並列され、前記夫々の接続部は、メモリカードの外部端子と接続可能な第１接続端子と第２接続端子を有し、
前記接続部毎の前記第１接続端子に別々に接続する第１配線と、各接続部間で対応する第２接続端子同士を接続する第２配線と、前記第１配線及び第２配線を外部とインタフェースさせる制御回路とを有することを特徴とするソケットホルダ。
【請求項３】
ケーシングにメモリカードの接続部が複数個並列され、前記夫々の接続部は、メモリカードの外部端子と接続可能な第１接続端子と第２接続端子を有し、
前記各接続部間で対応する前記第１接続端子同士を接続する第１配線と、各接続部間で対応する第２接続端子同士を接続する第２配線と、前記第１配線及び第２配線を外部とインタフェースさせる制御回路とを有することを特徴とするソケットホルダ。
【請求項４】
前記第１接続端子はメモリカードのコマンド入力及びレスポンス出力の兼用端子に接続する端子であり、
前記第２接続端子は、メモリカードのデータ入出力端子、クロック端子、電源端子、及び回路の接地端子に夫々個別的に接続する端子であることを特徴とする請求項２記載のソケットホルダ。
【請求項５】
前記メモリカードのコマンド入力及びレスポンス出力の兼用端子はオープンドレイン出力動作可能とされる請求項４記載のソケットホルダ。
【請求項６】
前記複数の第１配線を選択的に共通接続状態又は個別分離状態に選択可能なスイッチ回路を有して成ることを特徴とする請求項５記載のソケットホルダ。
【請求項７】
メモリカードの前記データ入出力端子に対応する第２接続端子とこれに対応する第２配線との間に、前記対応する第２配線に入力端子が接続される入力ラッチ回路、前記入力ラッチ回路の出力と前記対応する第２接続端子からの出力を比較するコンパレータ、コンパレータによる不一致の比較結果をラッチする出力ラッチ回路、前記出力ラッチ回路のラッチデータに基づいて前記比較結果を表示する表示手段、及び前記対応する第２接続端子を前記コンパレータの入力に接続する状態と前記対応する第２配線に接続する状態を選択可能なスイッチを有して成る請求項６記載のソケットホルダ。
【請求項８】
前記第１接続端子はメモリカードのデータ出力端子に対応する端子であり、前記第２接続端子は、メモリカードのチップ選択端子、メモリカードのデータ入力端子、クロック端子、電源端子、及び回路の接地端子に夫々個別に接続する端子であることを特徴とする請求項２記載のソケットホルダ。
【請求項９】
メモリカードの前記データ出力端子に対応する第１接続端子とメモリカードのデータ入力端子に対応する第２接続端子の第２配線との間に、前記対応する第２配線に入力端子が接続される入力ラッチ回路、前記入力ラッチ回路の出力と前記対応する第１接続端子からの出力を比較するコンパレータ、コンパレータによる不一致の比較結果をラッチする出力ラッチ回路、前記出力ラッチ回路のラッチデータに基づいて前記比較結果を表示する表示手段、及び前記対応する第１接続端子を前記コンパレータの入力に接続する状態と前記対応する第２接続端子の第２配線に接続する状態を選択可能なスイッチを有して成る請求項８記載のソケットホルダ。
【請求項１０】
前記第１接続端子はメモリカードのチップ選択端子に対応する端子であり、前記第２接続端子は、メモリカードのデータ出力端子、メモリカードのデータ入力端子、クロック端子、電源端子、及び回路の接地端子に夫々個別に接続する端子であることを特徴とする請求項２記載のソケットホルダ。
【請求項１１】
書き込み装置に接続されたソケットホルダにカードソケットを装着する処理と、装着されたカードソケットに搭載されたメモリカードに書込み装置より書き込みを行なう処理と、書き込みの後にソケットホルダからカードソケットを取り外す処理とを含むデータ書き込み方法であって、
前記カードソケットは、ケーシングにメモリカードの装着部が複数個並列され、前記夫々の装着部は、メモリカードを着脱自在に装着可能であって、前記装着部に装着されて表裏方向に並列された複数のメモリカードの外部端子をケーシングから露出させ、
前記ソケットホルダは、ケーシングにメモリカードの接続部が複数個並列され、前記夫々の接続部は、メモリカードの外部端子と接続可能な第１接続端子と第２接続端子を有し、前記接続部毎の前記第１接続端子に別々に接続する第１配線と、各接続部間で対応する第２接続端子同士を接続する第２配線と、前記第１配線及び第２配線を外部とインタフェースさせる制御回路とを有する、ことを特徴とするデータ書き込み方法。
【請求項１２】
前記取り外す処理で取り外されたカードソケット単位でメモリカードを出荷する処理を更に含むことを特徴とする請求項１１記載のデータ書き込み方法。
【請求項１３】
カードソケットと、前記カードソケットが着脱可能に載置されるされるソケットホルダとを有し、
前記カードソケットは、ケーシングにメモリカードの装着部が複数個並列され、前記夫々の装着部は、メモリカードを着脱自在に装着可能であって、前記装着部に装着されて表裏方向に並列された複数のメモリカードの外部端子をケーシングから露出させ、
前記ソケットホルダは、ケーシングにメモリカードの接続部が複数個並列され、前記夫々の接続部は、メモリカードの外部端子と接続可能な第１接続端子と第２接続端子を有し、前記接続部毎の前記第１接続端子に別々に接続する第１配線と、各接続部間で対応する第２接続端子同士を接続する第２配線と、前記第１配線及び第２配線を外部とインタフェースさせるインタフェース回路とを有することを特徴とするカードホルダ。
【請求項１４】
カードソケットと、前記カードソケットが着脱可能に載置されるされるソケットホルダとを有し、
前記カードソケットは、ケーシングにメモリカードの装着部が複数個並列され、前記夫々の装着部は、メモリカードを着脱自在に装着可能であって、前記装着部に装着されて表裏方向に並列された複数のメモリカードの外部端子をケーシングから露出させ、
前記ソケットホルダは、ケーシングにメモリカードの接続部が複数個並列され、前記夫々の接続部は、メモリカードの外部端子と接続可能な接続端子を有し、前記各接続部間で対応する前記接続端子同士を接続する配線と、前記配線を外部とインタフェースさせるインタフェース回路とを有することを特徴とするカードホルダ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多数枚のメモリカードを保持するカードソケット、カードソケットに保持された状態で多数枚のメモリカードを操作するための信号インタフェースを提供するソケットホルダ、更には前記カードソケット及びソケットホルダを利用したメモリカードに対するデータ書き込み方法に関する。
【０００２】
【従来の技術】
メモリカードの一種としてマルチメディアカード（Ｍｕｌｔｉ　Ｍｅｄｉａ　Ｃａｒｄ）若しくはその互換メモリカード等に代表されるような小型軽量化並びにインタフェースの簡素化が実現されたメモリカードが提供されている。例えばマルチメディアカードは、ＣＱ出版社発行のインタフェース（１９９９年１２月号）第１２４頁〜第１３１頁に記載されるように、外部インタフェース端子として７個のコネクタ端子を有し、シリアルインタフェースが採用さて、ＰＣカードやハードディスクが採用するＡＴＡ（ＡＴ　Ａｔｔａｃｈｍｅｎｔ）インタフェースに比べてホストシステムの負荷を軽減でき、より簡易なシステムでも利用できるようになっている。
【０００３】
【発明が解決しようとする課題】
マルチメディアカードに代表されるメモリカードに対してデータ書き込みを効率化するには、多数のメモリカードスロットを有し、スロットに挿入されたメモリカードに同一データを一括書き込み可能にする装置の提供が望まれる。しかしながら、多数のスロットにメモリカードを一枚一枚挿入し、書き込み完了後にそれらを一枚一枚取り出すようでは、その手間によって書き込み作業を思うように効率化できない。また、メモリカードの価格低下によりメモリカードにも多連装ＣＤドライブのような利用形態が予想されるが、そのような利用形態を想定すると、メモリカードの場合にはカーナビゲーションの地図情報、ゲーム機のソフトウェア、データ端末の補助記憶装置に代表されるように、接続対象は千差万別、多連装ＣＤドライブのような機器に固定的に組み込まれた利用形態に終始することは少ないと考えられる。
【０００４】
本発明の目的は、多数のメモリカードに対するデータ書き込みの効率化や、メモリカードをまとめて利用するときの利用形態の多様性の要求に答えるのに便利なカードソケットを提供することにある。更に本発明は、そのようなカードソケットを特定の用途に向けた利用に特化させるソケットホルダを提供することを目的とする。
【０００５】
本発明の別の目的は、カードソケット及びソケットホルダを用いて多数のメモリカードに対するデータ書き込みのを効率化することができるデータ書き込み方法を提供することにある。
【０００６】
本発明のその他の目的は、カードソケット及びソケットホルダを用いて多数のメモリカードに対するデータ書き込みのを効率化することができるカードソケットホルダを提供することにある。
【０００７】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【０００９】
〔１〕本発明に係るカードソケット（１）は、ケーシングにメモリカードの装着部（２３）が複数個並列され、前記夫々の装着部は、１枚のメモリカードを着脱自在に装着可能であって、前記装着部に装着されて表裏方向に並列される複数のメモリカードの外部端子（２）をケーシングから露出させる構成を有する。
【００１０】
前記ケーシングから露出している接続端子とのインタフェースの態様により個々のメモリカードに対する操作の内容が決まる。要するに、接続端子に接続するソケットホルダ等の回路構成次第で、多数のメモリカードをまとめて利用するときの利用形態の夫々に答えることが可能になる。
【００１１】
〔２〕前記カードソケット等が着脱可能に載置されるソケットホルダ（３，３Ａ，３Ｂ，３Ｃ）に着目する。例えば、ソケットホルダは、ケーシングにメモリカード（ＭＣ１〜ＭＣ３０）の接続部（４，４Ａ，４Ｂ，４Ｃ）が複数個並列され、前記夫々の接続部は、メモリカードの外部端子と接続可能な第１接続端子（５）と第２接続端子（６）を有する。このとき、第１形態の前記ソケットホルダは、前記接続部毎の前記第１接続端子に別々に接続する第１配線（Ｌ１（０１）〜Ｌ１（３０））と、各接続部間で対応する第２接続端子同士を接続する第２配線（Ｌ２）と、前記第１配線及び第２配線を外部とインタフェースさせる制御回路（７）とを有する。第２形態のソケットホルダは、各接続部間で対応する第１接続端子同士を接続する第１配線と、各接続部間で対応する第２接続端子同士を接続する複数の第２配線と、前記第１配線及び第２配線を外部とインタフェースさせる制御回路とを有する。
【００１２】
第１形態のソケットホルダでは第１配線はメモリカード毎に個別化され、第２形態のソケットホルダでは第１配線及び第２配線ともに複数のメモリカードに共通化される。何れの形態のソケットホルダを用いるかは、多数のメモリカードに対する選択アクセスという通常の利用形態を考慮したときは、アクセスメモリカードに対する選択手法に応じて決定すればよい。多数のメモリカードに対する一括書き込みの利用形態を考慮したときは、一括書き込みを可能にするメモリカードの選択手法に応じて上記何れの形態を採用するかを決定すればよい。
【００１３】
例えばマルチメディアカードのＭＭＣモードを用いて一括書き込みを行なう場合を想定する。このときは前記第１形態のソケットホルダ（３）を用いる。この場合、前記第１接続端子はメモリカードのコマンド入力及びレスポンス出力の兼用端子（ＣＭＤ）に接続する端子であり、前記第２接続端子は、メモリカードのデータ入出力端子、クロック端子、電源端子、及び回路の接地端子に夫々個別的に接続する端子である。ＭＭＣモードでは、前記メモリカードのコマンド入力及びレスポンス出力の兼用端子はオープンドレイン出力動作可能とされる。前記兼用端子はコマンドラインに接続される。ＭＭＣモードにおいてメモリカードにアドレスを割当てるためのカード認識動作では、所定のコマンドに応答してカード識別番号をビット毎にコマンドラインに出力し、出力後、メモリカードはコマンドラインの状態と出力した状態とを比較し、不一致であれば認識動作を中止する。最後までカード識別番号を出力したメモリカードはアイデンティフィケーション状態に遷移し、当該メモリカードに固有のアドレスが設定可能にされる。第１配線はメモリカードに固有であるからこれをコマンドラインとし、メモリカード認識動作を行なえば、夫々のメモリカードは自らの出力するカード識別番号と同じ応答を最後まで認識でき、全てのメモリカードを並列にアイデンティフィケーション状態に遷移させて、当該全てのメモリカードに同じアドレスを設定することが可能にされる。これにより、ＭＭＣモードで動作されるメモリカードを一括選択可能になる。一括選択したメモリカードに対しては書き込みコマンドを並列に供給可能とするように、前記ソケットホルダには、前記第１配線を選択的に共通接続状態又は個別分離状態に選択可能なスイッチ回路（８）を設けておくのがよい。複数のメモリカードに対する一括同一データの書込み動作におけるベリファイ動作を支援するのに、ソケットホルダには更に、メモリカードの前記データ入出力端子に対応する第２接続端子とこれに対応する第２配線との間に、前記対応する第２配線に入力端子が接続される入力ラッチ回路（１０）、前記入力ラッチ回路の出力と前記対応する第２接続端子からの出力を比較するコンパレータ（１）、コンパレータによる比較結果をラッチする出力ラッチ回路（１２）、前記出力ラッチ回路のラッチデータに基づいて前記比較結果を表示する表示手段（１３）、及び前記対応する第２接続端子を前記コンパレータの入力に接続する状態と前記対応する第２配線に接続する状態を選択可能なスイッチ（１４）を設けるとよい。これによれば、メモリカードに書きこまれて読み出されたデータと前記書込みデータとがコンパレータで比較され、不一致の比較結果が順序回路に保持されて表示手段がこれを示すことにより、不良の虞のあるメモリカードの識別が容易になる。
【００１４】
例えばマルチメディアカードのＭＭＣモードを用いて通常アクセス動作を行なう場合を想定する。このときは前記第２形態のソケットホルダを用いればよい。
【００１５】
例えばマルチメディアカードのＳＰＩモードを用いて一括書き込みを行なう場合を想定する。このときは前記第１形態と第２形態の何れの形態のソケットホルダを用いてもよい。この場合、前記第２接続端子は、メモリカードのチップ選択端子（ＣＳ）、メモリカードのデータ入力端子、クロック端子、電源端子、及び回路の接地端子に夫々個別に接続する端子であればよい。複数のメモリカードをチップ選択端子を介して一括選択して並列に同一データの書き込みを行なうことができる。前記第１接続端子は例えばメモリカードのデータ出力端子に対応する端子であてもよい。複数のメモリカードに対する一括同一データの書込み動作におけるベリファイ動作を支援するのに、ソケットホルダには更に、メモリカードの前記データ出力端子に対応する第１接続端子とメモリカードのデータ入力端子に対応する第２接続端子の第２配線との間に、前記対応する第２配線に入力端子が接続される入力ラッチ回路、前記入力ラッチ回路の出力と前記対応する第１接続端子からの出力を比較するコンパレータ、コンパレータによる不一致の比較結果をラッチする出力ラッチ回路、前記出力ラッチ回路のラッチデータに基づいて前記比較結果を表示する表示手段、及び前記対応する第１接続端子を前記コンパレータの入力に接続する状態と前記対応する第２接続端子の第２配線に接続する状態を選択可能なスイッチをを設けると良い。
【００１６】
例えばマルチメディアカードのＳＰＩモードを用いて通常アクセス動作を行なう場合を想定する。このときは前記第１形態のソケットホルダを用いてよい。この場合、前記複数の第１接続端子は、メモリカード毎のチップ選択端子とされ、夫々の第１接続端子は固有の第１配線に接続される。
【００１７】
前記制御回路は、例えばユニバーサル・シリアル・バスコントローラを有する。
【００１８】
〔３〕カードソケット及びソケットホルダを用いて多数のメモリカードに対するデータ書き込みのを効率化することができるデータ書き込み方法は、書き込み装置に接続されたソケットホルダにカードソケットを装着する処理と、装着されたカードソケットに搭載されたメモリカードに書込み装置より書き込みを行なう処理と、書き込みの後にソケットホルダからカードソケットを取り外す処理とを含む。前記カードソケット及び前記ソケットホルダには上記構造を採用すればよい。多数のメモリカードに同じ情報を記憶させる書き込み処理を著しく効率化することができる。前記取り外す処理で取り外されたカードソケット単位でメモリカードを出荷する処理を更に含めば、メモリカードの出荷も効率化できる。メモリカードをカードソケットから外して再度出荷用トレーなどに搭載する手間を省くことが可能になる。
【００１９】
【発明の実施の形態】
図１乃至図４には本発明に係るカードソケット及びソケットホルダの第１乃至第４の例が回路的に示される。各図においてカードソケットは共通の構成を有し、ソケットホルダは用途に応じて固有の構成を備える。
【００２０】
カードソケット１には複数のメモリカードＭＣ１〜ＭＣ３０が着脱自在に装着可能にされる。ここで前記メモリカードＭＣ１〜ＭＣ３０は、特に制限されないが、マルチメディアカードとされる。マルチメディアカードは、厚さが１．４ｍｍ、平面寸法が２４ｍｍ×３２ｍｍのカード基板サイズを有し、その端子面には、外部端子として、夫々同一形状で矩形のコネクタ端子２が等間隔で７個配置される。マルチメディアカードはＭＭＣモードとＳＰＩ（Ｓｅｒｉａｌ　Ｐｅｒｉｐｈｅｒａｌ　Ｉｎｔｅｒｆａｃｅ）モードを有する。図１と図３はＭＭＣモードでの利用形態を想定し、図２と図４はＳＰＩモードでの利用形態を想定する。ＭＭＣモードとＳＰＩモードとの相違は外部とのインタフェース仕様と、メモリカードの選択手法である。
【００２１】
前記外部インタフェース仕様という点において、ＭＭＣモードでは、７個のコネクタ端子２は、リザーブ端子（オープン又は論理値“１”に固定）ＮＣ、コマンド端子（コマンド入力及び応答信号出力を行う）ＣＭＤ、回路の接地電圧（グランド）端子Ｖｓｓ１，Ｖｓｓ２、電源電圧供給端子Ｖｃｃ、クロック入力端子ＣＬＫ、データの入出力端子ＤＡＴとして機能される。ＳＰＩモードでは７個のコネクタ端子２は、チップセレクト端子（負論理）ＣＳ、データ入力端子（ホスト装置からカードへのデータ及びコマンド入力用）ＤＩ、回路の接地電圧（グランド）端子Ｖｓｓ１，Ｖｓｓ２、電源電圧供給端子Ｖｃｃ、クロック入力端子ＣＬＫ、データ出力端子（メモリカードからホスト装置へのデータ及びステータス出力）ＤＯとして機能される。
【００２２】
前記メモリカードの選択仕様という点において、ＭＭＣモードは複数枚のメモリカードの中からアクセスするカードを選択するのに、カード認識フローの中で夫々のカードに固有の相対アドレス（ＲＣＡ：Ｒｅｌａｔｉｖｅ　Ｃａｒｄ　Ａｄｄｒｅｓｓ）を一枚一枚に割り振っておき、この相対アドレスを指定することでカードを選択する。カード認識は以下の動作で行われる。バスに共通接続された複数のマルチメディアカードにＭＭＣモードが指定されているとき、ホスト装置からコマンドライン（コマンド端子ＣＭＤが接続する信号線）に所定のコマンドが発行されると、レディー状態のメモリカードは同じタイミングで一斉にカード識別情報（ＣＩＤ：Ｃａｒｄ　Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ　Ｎｕｍｂｅｒ）を１ビットずつコマンドラインに出力する。コマンドラインはオープンドレインアーキテクチャとなっており、コマンドラインに対する出力は例えばローレベル又は高出力インピーダンスになる。夫々のメモリカードは１ビット出力毎にコマンドラインの状態と自分自身のカード識別情報の対応ビットの値とを比較し、異なる場合はそこでＣＩＤの送信動作を中止してレディ状態に戻る。この結果、最終的にはＣＩＤ値の一番小さな一枚のメモリカードが最後まで自身のＣＩＤ値の送信を完了させることができ、アイデンティフィケーション状態に遷移する。アイデンティフィケーション状態に遷移したメモリカードに対してＲＣＡを設定する。この認識操作を何回も繰返して全てのメモリカードにＲＣＡを設定する。
【００２３】
ＳＰＩモードでは、複数枚のカード夫々に対してチップセレクト信号が前記チップ選択端子に接続してあり、アクセスしたいカードのチップセレクト信号を選択レベルにアサートしてメモリカードを選択すればよい。
【００２４】
図１に例示されるソケットホルダ３はＭＭＣモードが指定された複数のメモリカードに一括で同一データを書込む処理を効率化させるものである。図１のソケットホルダ３は、前記カードソケット１が着脱可能に載置される構造を有し、カードソケット１に装着されたメモリカードＭＣ１〜ＭＣ３０のコネクタ端子２と接続可能なメモリカード毎の接続部４が複数個並列される。前記夫々の接続部４は、メモリカードのコネクタ端子２と接続可能な第１接続端子５と第２接続端子６を有する。前記接続部４毎の前記第１接続端子５には第１配線Ｌ１（０１）〜Ｌ１（３０）が別々に接続され、各接続部４間で対応する第２接続端子６同士は複数本の第２配線Ｌ２に接続され、前記第１配線Ｌ１（０１）〜Ｌ１（３０）及び第２配線Ｌ２を外部とインタフェースさせる制御回路７が設けられている。
【００２５】
図１の例では前記ＭＭＣモードを用いて一括書き込みを行なう場合を想定するから、前記第１接続端子５はメモリカードのコマンド入力及びレスポンス出力の兼用端子、即ちコマンド端子ＣＭＤに接続する端子とされる。前記第２接続端子６は、メモリカードのデータ入出力端子ＤＡＴ、クロック端子ＣＬＫ、電源端子Ｖｃｃ、及び回路の接地端子Ｖｓｓ１，Ｖｓｓ２、未使用端子ＮＣに夫々個別的に接続する端子である。
【００２６】
前述の如く、ＭＭＣモードでは、前記メモリカードＭＣ１〜ＭＣ３０のコマンド端子ＣＭＤはオープンドレイン出力動作可能とされる。前記コマンド端子ＣＭＤに接続する第１配線Ｌ１（０１）〜Ｌ１（３０）はコマンドラインとして利用される。ＭＭＣモードにおいてメモリカードにアドレスを割当てるためのカード認識動作では、所定のコマンドに応答してカード識別番号をビット毎にコマンドラインに出力し、出力後、メモリカードはコマンドラインの状態と出力した状態とを比較し、不一致であれば認識動作を中止する。最後までカード識別番号を出力したメモリカードはアイデンティフィケーション状態に遷移し、ホスト装置は当該メモリカードに固有のアドレスを設定する。第１配線Ｌ１（０１）〜ＬＱ（３０）はメモリカードＭＣ１〜ＭＣ３０に固有であるからこれをコマンドラインとし、メモリカード認識動作を行なえば、夫々のメモリカードは自らの出力するカード識別番号と同じ応答を最後まで認識でき、全てのメモリカードＭＣ１〜ＭＣ３０を並列にアイデンティフィケーション状態に遷移させて、当該全てのメモリカードＭＣ１〜ＭＣ３０に同じアドレスを設定することが可能にされる。これにより、ＭＭＣモードで動作されるメモリカードＭＣ１〜ＭＣ３０を一括選択可能になる。一括選択したメモリカードに対しては書き込みコマンドを並列に供給可能とするように、前記制御回路７には、前記第１配線Ｌ１（０１）〜Ｌ１（３０）を選択的に共通接続状態又は個別分離状態に選択可能なスイッチ回路８が設けられる。前記カード認識動作では前記スイッチ回路８はオフ状態にされ、各第２配線Ｌ２上での個別のオープンドレイン出力が競合しないようにされる。カード認識動作後は前記スイッチ回路８はオン状態に制御される。
【００２７】
複数のメモリカードＭＣ１〜ＭＣ３０に対する一括同一データの書込み動作におけるベリファイ動作を支援するのに、ソケットホルダ３は更に、メモリカードの前記データ入出力端子ＤＡＴに対応する第２接続端子６とこれに対応する第２配線Ｌ２との間に、前記対応する第２配線Ｌ２に入力端子が接続される入力ラッチ回路（ＬＡＴ）１０、前記入力ラッチ回路１０の出力と前記対応する第２接続端子６からの出力を比較するコンパレータ（ＣＭＰ）１１、コンパレータ１１による不一致の比較結果をラッチする出力ラッチ回路、例えばセット・リセット型のフリップフロップ（ＦＦ）１２、前記フリップフロップ１２のラッチデータに基づいて前記比較結果を表示する表示手段としてのＬＥＤ点灯回路（ＬＥＤ）１３、及び前記対応する第２接続端子６を前記コンパレータ１１の入力に接続する状態と前記対応する第２配線Ｌ２に接続する状態を選択可能なスイッチ１４を有する。フリップフロップ１２は初期状態がリセット状態とされ、その出力の初期値はローレベルとされる。前記コンパレータ１１は不一致の比較結果としてハイレベルパルスを出力し、フリップフロップ１２はそのハイレベルパルスをセット端子に受けて、出力をハイレベルに反転する。ＬＥＤ点灯回路１３はフリップフロップのハイレベル出力を受けてＬＥＤ素子を点灯駆動する。
【００２８】
複数のメモリカードＭＣ１〜ＭＣ３０に一括で同一データを書込むとき、書込みデータは前記入力ラッチ回路１０に保持される。単位データの書き込み後にメモリカードＭＣ１〜ＭＣ３０に当該書き込みデータを出力させ、出力された読み出しデータと前記入力ラッチ回路１０に保持されている書込みデータとがコンパレータ１１で比較され、不一致の比較結果がフリップフロップ１２に保持されてＬＥＤ点灯回路１３がこれを表示することにより、不良の虞のあるメモリカードの識別が容易になる。メモリカードＭＣ１〜ＭＣ３０に対する全ての書き込み動作を終了した後、ＬＥＤ素子が点灯しているメモリカードをカードソケット１から抜き出し、既に書込み完了されている予備のメモリカードに交換する。交換後、ソケットホルダ３からカードソケット１を取り外し、例えば取り外したカードソケット単位でメモリカードを出荷する。
【００２９】
前記スイッチ回路８，１４のスイッチ制御信号は、特に制限されないが、ホスト装置から与えられるコマンドに応答する動作に応じて制御回路７が前述の形態で制御すればよい。制御回路７は、特に制限されないが、外部とのインタフェース仕様としてＵＳＢ（ユニバーサル・シリアル・バス）プロトコルを採用したＵＳＢコントローラと、メモリカードのアクセス制御を行なうプロセッサ、及びメモリカードとのインタフェース制御を行なうメモカードインタフェースコントローラ等によって構成される。
【００３０】
ここで前記カードソケット及びソケットホルダの外観及び機械的な構成の一例を説明する。
【００３１】
図５にはカードソケット、ソケットホルダ及びソケットホルダにカードソケットを載置したカードホルダの外観が夫々例示される。
【００３２】
カードソケット１は、下から順に、ソケットベース２０、ソケットケーシング２１、及びソケットトップ２２を、着脱可能に備えて構成される。図５ではソケットケーシング２１及びソケットトップ２２を透明体のように描き、メモリカードＭＣ１〜ＭＣ３０が収納されている状態を表している。主体となるケーシング２１には、図６に例示される横断面形状及び図７に例示されるところの図６のＡ−Ａ縦断面形状で例示されるメモリカードの装着部２３が複数個並列され、前記夫々の装着部２１は、特に制限されないが、その溝部分に１枚ずつメモリカードを着脱自在に装着可能である。前記装着部２１に装着されて表裏方向に並列される複数のメモリカードＭＣの前記コネクタ端子２はソケットケーシング２１から露出される。ソケットボトム２０はソケットケーシング２１の受けであり、そこから露出するメモリカードＭＣの前記コネクタ端子２を保護する。ソケットトップ２２はソケットケーシング２１の蓋である。カードを差し替えるときはソケットトップ２２を取り外せば良い。ソケットベース２０、ソケットケーシング２１、及びソケットトップ２２を一体として扱えば、多数のメモリカードの持ち運び若しくは運搬に便利である。データ書き込み後にけるメモリカードの出荷に際してもそのようにすればよい。メモリカードＭＣ１〜ＭＣ３０に対する書き込みを行なう場合にはソケットベース２０を取り外し、ソケットホルダ３上にソケットケーシング２１を載置すればよい。前記ソケットケーシング２１から露出しているコネクタ端子２とのインタフェースの態様によりメモリカードに対する操作の内容が決まる。要するに、カードソケット１を利用すれば、コネクタ端子２に接続するソケットホルダ３等の回路構成次第で、多数のメモリカードをまとめて利用するときの利用形態の夫々に答えることが可能になる。
【００３３】
前記ソケットホルダ３はホルダケーシング３０にメモリカードＭＣ１〜ＭＣ３０の接続部４が複数個並列されている。接続部４はその横断面を示す図８に例示されるように溝が形成され、その横に接続端子５，６が立設されている。図９には接続部４にメモリカードＭＣが装着された様子を概略的に例示する。
【００３４】
図２に例示されるソケットホルダ３ＡはＳＰＩモードが指定された複数のメモリカードに一括で同一データを書込む処理を効率化させるものである。図２のソケットホルダ３Ａは、前記カードソケット１が着脱可能に載置される構造を有し、カードソケット１に装着されたメモリカードＭＣ１〜ＭＣ３０のコネクタ端子と接続可能なメモリカード毎の接続部４Ａが複数個並列される。前記夫々の接続部４Ａは、メモリカードの外部端子と接続可能な第１接続端子５と第２接続端子６を有する。前記接続部４Ａ毎の前記第１接続端子５には第１配線Ｌ１（０１）〜Ｌ１（３０）が別々に接続され、各接続部４Ａ間で対応する第２接続端子６同士は複数本の第２配線Ｌ２に接続され、前記第１配線Ｌ１（０１）〜Ｌ１（３０）及び第２配線Ｌ２を外部とインタフェースさせる制御回路７Ａが設けられている。
【００３５】
図２の例では前記ＳＰＩモードを用いて一括書き込みを行なう場合を想定するから、前記第２接続端子６は、メモリカードのチップ選択端子ＣＳ、メモリカードのデータ入力端子ＤＩ、クロック端子ＣＬＫ、電源端子Ｖｃｃ、及び回路の接地端子Ｖｓｓ１，Ｖｓｓ２に夫々個別に接続する端子であればよい。これにより、複数のメモリカードＭＣ１〜ＭＣ３０をチップ選択端子ＣＳを介して一括選択して並列に同一データの書き込みを行なうことができる。
【００３６】
図２の例では、前記第１接続端子５はメモリカードのデータ出力端子ＤＯに接続する端子とされる。これは、特に制限されないが、ＳＰＩモードにおいてデータ出力端子ＤＯをオープンドレイン出力形態で使用する新たな動作形態への拡張にも対応しようとするためである。これに応じて図１と同様のスイッチ回路８も設けられている。よって、ＳＰＩモードでの一括書き込みという点では、各接続部４Ａ間で対応する第１接続端子６同士を所定の第２配線Ｌ２に共通接続する構成を採用することは妨げられない。要するに、第１接続端子５と第２接続端子６に区別なく、各接続部４Ａ間で対応する接続端子同士を所定の配線に共通接続しておけばよい。
【００３７】
図２においても図１と同様に、複数のメモリカードに対する一括同一データの書込み動作におけるベリファイ動作を支援するのに、メモリカードＭＣ１〜ＭＣ３０の前記データ出力端子ＤＯに対応する第１接続端子５とメモリカードＭＣ１〜ＭＣ３０のデータ入力端子ＤＩに対応する第２接続端子６の第２配線Ｌ２との間に、入力ラッチ回路（ＬＡＴ）１０、コンパレータ（ＣＭＰ）１１、フリップフロップ（ＦＦ）１２、ＬＥＤ点灯回路（ＬＥＤ）１３、及びスイッチ１４が設けられている。
【００３８】
図３に例示されるソケットホルダ３Ｂは、ＭＭＣモードのメモリカードＭＣ１〜ＭＣ３０を選択的にアクセスする通常アクセス動作を行なう場合に用いることができる。要するに、メモリカードＭＣ１〜ＭＣ３０に対応する各接続部４Ｂにはコネクタ端子２に一対一対応する接続端子５Ａが設けられ、対応する接続端子５Ａ毎に配線Ｌ１Ａに共通接続される。７Ｂは配線Ｌ１Ａを外部とインタフェース制御する制御回路である。
【００３９】
図４に例示されるソケットホルダ３Ｃは、ＳＰＩモードのメモリカードを選択的にアクセスする通常アクセス動作を行なう場合に用いることができる。図４のソケットホルダ３Ｃは、前記カードソケット１が着脱可能に載置される構造を有し、カードソケット１に装着されたメモリカードＭＣ１〜ＭＣ３０のコネクタ端子と接続可能なメモリカード毎の接続部４Ｃが複数個並列される。前記夫々の接続部４Ｃは、メモリカードのコネクタ端子２と接続可能な第１接続端子５と第２接続端子６を有する。前記接続部４Ｃ毎の前記第１接続端子５には第１配線Ｌ１（０１）〜Ｌ１（３０）が別々に接続され、各接続部４Ｃ間で対応する第２接続端子６同士は複数本の第２配線Ｌ２に接続され、前記第１配線Ｌ１（０１）〜Ｌ１（３０）及び第２配線Ｌ２を外部とインタフェースさせる制御回路７Ａが設けられている。
【００４０】
ここでは前記ＳＰＩモードを用いて選択アクセスを行なう場合を想定するから、前記第１接続端子５はメモリカードのチップ選択端子ＣＳに接続する端子とされる。前記第２接続端子６は、メモリカードのデータ入力端子ＤＩ、クロック端子ＣＬＫ、電源端子Ｖｃｃ、及び回路の接地端子Ｖｓｓ１，Ｖｓｓ２に夫々個別に接続される。
【００４１】
これにより、複数のメモリカードＭＣ１〜ＭＣ３０をチップ選択端子ＣＳを介して択一的に選択して、アクセスすことができる。
【００４２】
図１０にはカードソケット１及びソケットホルダ３、３Ａを利用した書き込みシステムが例示される。書き込みホストとしてパーソナルコンピュータ（ＰＣ）４０が用意され、ＵＳＢを介して４個のブロックホルダ４１がＰＣ４０にインタフェースされる。ブロックホルダ４１は図１のソケットホルダ３にカードソケット１を載置したカードホルダ４２或は図２のソケットホルダ３Ａにカードソケット１を載置したカードホルダ４２を１０個搭載する。４個のブロックホルダ４１に搭載された４０組のカードホルダ４２はＵＳＢを介してＰＣ４０に並列的に接続される。これにより、１２００個のメモリカードＭＣに同一データを効率的に書込むことができる。多数のメモリカードに対する一括書き込みという点で、前記ソケットホルダ３，３Ａはライタホルダとして位置付けられる。
【００４３】
図１１にはカードソケット１及びソケットホルダ３Ｂ、３Ｃを利用したコンピュータシステムが例示される。カードホルダ４５はＵＳＢを介してＰＣ４０に外付けされたデータストレージとして利用される。カードホルダ４５は図３のソケットホルダ３Ｂにカードソケット１を載置した構成、或は図４のソケットホルダ３Ｃにカードソケット１を載置した構成を備える。多数のメモリカードをストックして選択アクセスするという観点よりソケットホルダ３Ｂ，３Ｃはコンボイホルダとして位置付けられる。
【００４４】
図１２には前記ライタホルダの利用形態が例示される。同図では家電製品や情報端末などの量販店においてソケットホルダ３，３Ａのようなライタホルダ５０を利用する利用形態を示す。量販店はコンテンツ配信により、映画、音楽、写真などのコンテンツを蓄え、ユーザからの購入要求に応じて、同一データを纏めてライタホルダ５０を利用して書込む。販売はカードソケット１単位であっても、或はメモリカードＭＣ単位であってもよい。見込みに従って予め所要のコンテンツデータをライタホルダ５０を利用して書込んだメモリカードＭＣを用意しておくことも可能である。ユーザが持ち込んだメモリカードＭＣに対してコンテンツの書き込みサービスを行なう場合も同様に、同一データを纏めてライタホルダ５０を利用して書込めば効率的である。ライタホルダ５０を用いたそのようなサービスは、コンビニや駅場店などで行なってもよい。コンテンツの内容は日刊新聞の内容であってもよい。
【００４５】
前記ライタホルダ５０はディジタルコンテンツの販売だけでなく、全集、百科事典、専門分野図鑑、辞書などのアプリケーションであってもよい。販売形態は量販店経由に限定されない。アプリケーション作成メーカ、出版社などであってもよい。或はメモリカードの製造メーカがコンテンツの配信を受けて書込みを行なってもよい。そのときの出荷はカードソケット単位で行なうのが効率的である。メモリカードをカードソケットから外して再度出荷用トレーなどに搭載する手間を省くことが可能になる。
【００４６】
そのようにコンテンツ又はアプリケーションが書込まれたメモリカードを利用することができる装置は、ＰＣ、ナビゲーションシステム、ＰＤＡ（Ｐｅｒｓｏｎａｌ　Ｄｉｇｉｔａｌ　Ａｓｓｉｓｔａｎｔ）、情報家電、電子辞書端末、携帯電話、コミュニケータ、ファイナンシャル端末などに及ぶ。このとき、それら装置とメモリカードとのインタフェースには前記コンボイホルダを利用すれば良い。
【００４７】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００４８】
例えば、メモリカードはマルチメディアカードに限定されず、ＳＤカード、ＰＣカード等、その他のメモリカードであって良い。また、メモリカードはフラッシュッメモリ又は高誘電体メモリなどの不揮発性メモリに限定されず、揮発性メモリを有するメモリカードであってもよい。カードソケットに搭載可能なメモリカードの最大枚数は３０枚に限定されず適宜変更可能である。メモリカードの外部端子も７端子に限定されない。メモリカードの外部インタフェースもシリアル転送に限定されずパラレルであってもよい。ソケットホルダの外部インタフェースもＵＳＢに限定されない。パラレルであっても、更に無線インタフェーであってもよい。また、カードソケットやソケットホルダにおけるメモリカードの機械的な指示構造は、メモリカードを挿入する溝構造に限定されず、板バネなどの弾性体を用いた機構などであってもよい。
【００４９】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００５０】
すなわち、多数のメモリカードに対するデータ書き込みの効率化や、メモリカードをまとめて利用するときの利用形態の多様性の要求に答えるのに便利なカードソケットを提供することができる。更に、そのようなカードソケットを特定の用途に向けた利用に特化させるソケットホルダを提供することができる。
【００５１】
カードソケット及びソケットホルダを用いて多数のメモリカードに対するデータ書き込みのを効率化することができる。
【図面の簡単な説明】
【図１】ＭＭＣモードが指定された複数のメモリカードに一括で同一データを書込む処理を効率化させるソケットホルダ及びカードソケットを回路的に例示する説明図である。
【図２】ＳＰＩモードが指定された複数のメモリカードに一括で同一データを書込む処理を効率化させるソケットホルダ及びカードソケットを回路的に例示する説明図である。
【図３】ＭＭＣモードのメモリカードを選択的にアクセスする通常アクセス動作を行なう場合に用いることができるソケットホルダ及びカードソケットを回路的に例示する説明図である。
【図４】ＳＰＩモードのメモリカードを選択的にアクセスする通常アクセス動作を行なう場合に用いることができるソケットホルダ及びカードソケットを回路的に例示する説明図である。
【図５】カードソケット、ソケットホルダ及びソケットホルダにカードソケットを載置したカードホルダの外観を夫々例示する斜視図である。
【図６】ソケットケーシングにおけるメモリカードの装着部近傍の横断面図である。
【図７】図６のＡ−Ａ縦断面形状を示す縦断面図である。
【図８】ソケットホルダの接続部の横断面図である。
【図９】接続部にメモリカードが装着された様子を概略的に例示する説明図である。
【図１０】カードソケット及びソケットホルダ３、３Ａを利用した書き込みシステムを例示する説明図である。
【図１１】カードソケット１及びソケットホルダ３Ｂ、３Ｃを利用したコンピュータシステムを例示する説明図である。
【図１２】ライタホルダの利用形態を例示する説明図である。
【符号の説明】
ＭＣ１〜ＭＣ３０、ＭＣ　メモリカード
１　カードソケット
２　コネクタ端子（外部端子）
ＣＭＤ　コマンド端子
ＣＳ　チップセレクト端子
３、３Ａ，３Ｂ、３Ｃ　ソケットホルダ
４、４Ａ，４Ｂ，４Ｃ　接続部
５　第１接続端子
６　第２接続端子
５Ａ　接続端子
Ｌ１（０１）〜Ｌ１（３０）　第１配線
Ｌ２　第２配線
Ｌ１Ａ　配線
７、７Ａ，７Ｂ，７Ｃ　制御回路
８　スイッチ回路
１０　入力ラッチ回路
１１　コンパレータ
１２　フリップフロップ（出力ラッチ回路）
１３　ＬＥＤ点灯回路（表示手段）
２１　ソケットケーシング
２３　装着部
３０　ホルダケーシング
４２　カードホルダ
４５　カードホルダ
５０　ライタホルダ
【図１】
2004071206.tif 000003
【図２】
2004071206.tif 000004
【図３】
2004071206.tif 000005
【図４】
2004071206.tif 000006
【図５】
2004071206.tif 000007
【図６】
2004071206.tif 000008
【図７】
2004071206.tif 000009
【図８】
2004071206.tif 000010
【図９】
2004071206.tif 000011
【図１０】
2004071206.tif 000012
【図１１】
2004071206.tif 000013
【図１２】
2004071206.tif 000014