(57)【要約】【課題】チャネルの性能が均等であるトレンチゲート構造の半導体装置を提供する。【解決手段】半導体基板４の表層に平面構造がメッシュ状で１つのメッシュが多角形形状であるトレンチ５内にゲート電極１０が形成されている半導体装置において、例えば、１つのメッシュの形状を、内角が９０°若しくは１３５°であり、９０°である角同士が対向して配置されている６角形とする。そして、９０°である角同士を結ぶ中心線１４と〈０１１〉結晶軸の垂線１６とのなす角を２２．５°とする。すなわち、トレンチ５の平面構造において、６角形の各辺と、〈０１１〉結晶軸方向若しくは〈０１１〉結晶軸に垂直な方向とのなす角を２２．５°とする。これにより、トレンチ５の側壁を全て（０１２）面と結晶学的に等価な面とする。【選択図】        図２
2004311777.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（４）の一表面に形成された底面及び側壁面を有するトレンチ（５）内にゲート電極（１０）が埋め込まれており、前記トレンチ（５）の平面構造がメッシュ状で１つのメッシュが多角形形状である半導体装置において、
前記トレンチ（５）の前記側壁の全てが（０１２）面と結晶学的に等価な面であることを特徴とする半導体装置。
【請求項２】
前記多角形は全ての内角が４５°の倍数であり、前記多角形の全ての辺が〈００１〉結晶軸方向若しくは〈００１〉結晶軸方向に垂直な方向に対して、２２．５°をなしていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記多角形は全ての内角が４５°の倍数であり、前記多角形の全ての辺が〈０１１〉結晶軸方向若しくは〈０１１〉結晶軸方向に垂直な方向に対して、２２．５°をなしていることを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、トレンチゲート構造を有する半導体装置に関するものである。
【０００２】
【従来の技術】
従来、トレンチゲート構造を有する半導体装置として、トレンチ型縦型ＭＯＳＦＥＴがある。これは、基板表面に形成されたトレンチ内にゲート絶縁膜を介して、ゲート電極を埋め込んだ構造である。トレンチに面した領域がチャネル領域となり、トレンチ深さ方向がチャネル長となるため、プレーナ型のＭＯＳＦＥＴと比較して、チャネル幅が大きく、オン抵抗が小さくなっている。
【０００３】
このような構造のトレンチ型縦型ＤＭＯＳＦＥＴでは、基板表面を上からみたときのトレンチの平面構造が、メッシュ状で、１つのメッシュが４角形、６角形等の多角形となっているものがある。なお、以下では１つのメッシュを含む領域を単位セルと呼び、１つのメッシュが６角形の場合、それを６角形セルと呼ぶ。
【０００４】
ここで、６角形セルの例を図９、１０に示す。これらはＭＯＳＦＥＴの平面図であり、１つのセルのみ示している。なお、図１と同様の構成部には同一の符号を付している。
【０００５】
このＭＯＳＦＥＴは、ここでは図示しないが、Ｎ＋型基板の上にＮ−型ドリフト層、Ｐ型ベース領域が形成された半導体基板の表面に、Ｐ型ベース領域を貫通する深さであって、平面パターンが６角形を縁取った形状であるトレンチが形成されている。トレンチ内はゲート絶縁膜を介してゲート電極が形成されている。
【０００６】
そして、図９、１０に示すように、Ｐ型ベース領域のうち、トレンチ５に囲まれている領域には、トレンチ５に隣接してＮ＋型ソース領域７が形成されており、さらにＰ型ボディ領域６及びＰ＋型コンタクト領域８が形成されている。
【０００７】
図９に示すように、６角形セルの内角を全て１２０°とし、１つの辺が〈０１１〉結晶軸方向と直角に配置する場合が考えられる。この場合、トレンチ５の側壁は（０１１）面である面と、（０１４）面である面とにより構成されている。すなわち、この６角形セルにおけるチャネル面は（０１１）面と（０１４）面の異なる結晶面を有している。
【０００８】
また、図１０に示すように、６角形セルの内角を９０°と１３５°とし、９０°をなす角同士を結ぶ線（以下では、中心線と呼ぶ）１４が〈０１１〉結晶軸方向に垂直となるように配置する場合が考えられる。この場合、トレンチ５の側壁は（０１１）面である面と、（００１）面である面とにより構成される。すなわち、この６角形セルにおけるチャネル面も（０１１）面と（００１）面の異なる結晶面を有している。
【０００９】
【発明が解決しようとする課題】
図３、４にチャネル面が各結晶面のときの伝達コンダクタンス（Ｇｍ）及びスレッショルド電圧（Ｖｔ）を示す。これらはトレンチの平面構造がストライプ状である縦型ＭＯＳＦＥＴにおいて、チャネル面を各結晶面としたときの実験結果である。
【００１０】
図３、４に示すように、チャネル面が（０１１）面のときと（０１４）面のときとでは、ＧｍやＶｔの大きさが異なる。すなわち、（０１１）面のときでは、（０１４）面のときに対して、Ｇｍの大きさが約８０％であり、Ｖｔの大きさは約１３０％となっており、（０１１）面のときでは、（０１４）面と比較して、性能が劣っている。このため、セルをオンさせたとき、（０１１）面では（０１４）面よりもチャネル抵抗が大きくなり電流が流れにくくなる。したがって、図９に示す６角形セルでは、チャネル領域によって電流密度が異なってしまう、すなわち、チャネル全体が均一に動作しない。
【００１１】
また、同様に、チャネル面が（００１）面のときと、（０１１）面のときとでも、図３、４に示すように、ＧｍやＶｔの大きさが異なる。  したがって、図１０に示す６角形セルにおいても、チャネル全体が均一に動作しない。
【００１２】
なお、このように結晶面が異なるチャネル面ごとに電気的性能が異なるのは、トレンチ５の側壁の結晶面によって、トレンチ５の側壁上に形成するゲート絶縁膜の膜厚が異なるためであると推測される。
【００１３】
このようにチャネル全体が均一に動作しない場合、ある電圧ではチャネル面によって電流が多く流れる面と、電流が流れない面とが存在し、電流が多く流れるチャネル面において、電流が集中するため、発熱により破壊しやすくなる。
【００１４】
また、この場合、素子が実効的に動作する領域が少ないため、素子全体のＯＮ電圧が、チャネル面全部が有効に動作する場合と比較して、高くなってしまう。
【００１５】
本発明は上記点に鑑みて、チャネルの性能が均等であるトレンチゲート構造の半導体装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、トレンチ（５）の側壁の全てが（０１２）面と結晶学的に等価な面であることを特徴としている。
【００１７】
これにより、トレンチの各側壁に接する全てのチャネル領域の電気特性を均等にすることができる。
【００１８】
具体的には、請求項２に示すように、トレンチ（５）の平面構造において、多角形の全ての内角を４５°の倍数とし、多角形の全ての辺が〈００１〉結晶軸方向若しくは〈００１〉結晶軸方向に垂直な方向に対して、２２．５°をなすように、トレンチ（５）を配置することができる。また、〈００１〉結晶軸の代わりに、請求項３に示すように、〈０１１〉結晶軸を基準にすることもできる。
【００１９】
多角形としては、例えば、直角二等辺三角形、正方形、長方形、内角が９０°と１３５°である６角形、正８角形とすることができる。
【００２０】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００２１】
【発明の実施の形態】
（第１実施形態）
図１に本実施形態における縦型ＭＯＳＦＥＴを示す。図１（ａ）は平面図であり、図１（ｂ）は図１（ａ）中のＡ−Ａ’線断面図である。また、図２に図１中の破線で示している領域（単位セル）拡大図を示す。
【００２２】
本実施形態の縦型ＭＯＳＦＥＴは、図２に示すように、図１０に示す６角形セルを、セルの中心点１５を中心に２２．５°回転させたものである。
【００２３】
具体的には、図１（ｂ）に示すように、このＭＯＳＦＥＴはＮ＋型基板１と、このＮ＋型基板１上に形成されたＮ−型ドリフト層２と、このＮ−型ドリフト層２上に形成されたＰ型ベース領域３から構成された半導体基板４を備えている。この半導体基板４は表面が（１００）面である。
【００２４】
この半導体基板４の表層には、メッシュ構造のトレンチゲートが形成されている。このメッシュ構造は、１つのメッシュが例えば６角形形状であり、同一形状の複数のメッシュにより構成されている。
【００２５】
すなわち、半導体基板４の表面からＰ型ベース領域３を貫通する深さであって、平面パターンが１つのメッシュが６角形であるメッシュ状となっているトレンチ５が形成されている。このトレンチ５の内壁上にゲート酸化膜９が形成されており、このゲート酸化膜９を介して、トレンチ５の内部に例えばＰｏｌｙＳｉにより構成されたゲート電極１０が形成されている。
【００２６】
本実施形態では、図１（ａ）に示すように、１つのメッシュが６角形形状であるトレンチ５の一辺の長さ５ａ、５ｂはそれぞれ例えば２．０μｍ、２．４μｍであり、トレンチ５の幅５ｃは例えば１．０μｍである。なお、６角形の全ての辺を全て同じ長さとすることもできる。また、ゲート電極１０とゲート電極１０との間隔１０ａは４．０μｍである。
【００２７】
１つのメッシュ（単位セル）内では、半導体基板４の表層にてトレンチ５に隣接してＮ＋型ソース領域７が形成されている。また、Ｐ型ベース領域３のうち、トレンチ５から離れた領域にＰ型ボディ領域６が形成されており、さらにＰ型ボディ領域６の表層にＰ＋型コンタクト領域８が形成されている。このように、単位セル内には、Ｐ型ボディ領域６、Ｎ＋型ソース領域７、及びＰ＋型コンタクト領域８が形成されている。なお、単位セル同士の図中上下方向の間隔２０は例えば４．０μｍである。
【００２８】
図２に示すように、この単位セルの平面形状は、内角が９０°若しくは１３５°であって、９０°である角同士が対向して配置されている６角形であり、このセルの中心線１４は〈０１１〉結晶軸の垂線１６と２２．５°をなしている。そして、トレンチの平面構造において、６角形の各辺は全て〈０１１〉結晶軸方向若しくは〈０１１〉結晶軸に垂直な方向とのなす角が２２．５°であり、トレンチ５の側壁は全て（０１２）面と結晶学的に等価な面となっている。
【００２９】
また、図１（ｂ）に示すように、半導体基板４の上には、例えばＢＰＳＧから構成された層間絶縁膜１１が形成されている。また、この層間絶縁膜１１上に、例えばＡｌから構成されたソース電極１２が形成されている。層間絶縁膜１１には、コンタクトホール１３が形成されており、ソース電極１２は、このコンタクトホール１３を介して、Ｎ＋型ソース領域７及びＰ＋型コンタクト領域８と電気的に接続されている。
【００３０】
本実施形態では、このようにトレンチ５の側壁が全て（０１２）面と結晶学的に等価な面となっている。このように６角形セルのチャネル面は全て同一の結晶面となっているため、単位セル内の全てのチャネル領域での電気特性を均等にすることができる。
【００３１】
なお、参考として、図３及び図４にチャネル面が（０１２）面であるときの伝達コンダクタンス（Ｇｍ）及びスレッショルド電圧（Ｖｔ）を示す。これらはトレンチの平面構造がストライプ状である縦型ＭＯＳＦＥＴにおいて、チャネル面を（０１２）面としたときの実験結果である。また、図３の横軸は６角形セルを中心点を中心に回転させたときの回転角度である。また、図４の横軸はチャネルを構成するベース領域をイオン注入により形成するときのドーズ量であり、このときの電流密度は３０ｍＡ／ｃｍ２である。
【００３２】
図３及び図４に示すように、チャネル面が（０１２）面のとき、Ｇｍ及びＶｔはチャネル面が（０１４）面のときのＧｍ及びＶｔに近い大きさとなる。
【００３３】
また、本実施形態では、〈０１１〉結晶軸を基準にして説明したが、〈０１１〉結晶軸の代わりに〈００１〉結晶軸を基準にすることもできる。すなわち、トレンチの平面構造において、６角形の各辺全てを、〈００１〉結晶軸方向若しくは〈００１〉結晶軸に垂直な方向とのなす角が２２．５°となるように配置することもできる。このようにしても、トレンチ５の側壁を全て（０１２）面と結晶学的に等価な面とすることができる。
【００３４】
本実施形態の縦型ＭＯＳＦＥＴを製造するときでは、オリエンテーションフラットが〈０１１〉結晶軸方向若しくは〈００１〉結晶軸方向と平行であり、表面が（１００）面であるＳｉウェハを用いる場合、トレンチ５の平面構造において、オリエンテーションフラット若しくはその垂線に対して、６角形の各辺が２２．５°をなすようにトレンチ５を形成すれば良い。
【００３５】
（第２実施形態）
第１実施形態では、メッシュ構造であるトレンチ５の１つのメッシュの形状を６角形とする場合を説明したが、他の多角形とすることもできる。
【００３６】
図５〜８にトレンチ５の平面構造における１つのメッシュの形状を示す。これらの図は図２中のトレンチ５のみ示している。多角形としては、全ての内角が４５°の倍数であり、多角形の全ての辺が〈０１１〉結晶軸方向若しくは〈０１１〉結晶軸方向に垂直な方向に対して、２２．５°をなす多角形とすることができる。なお、結晶軸は〈０１１〉結晶軸に代えて〈００１〉結晶軸とすることもできる。
【００３７】
多角形としては、例えば、内角がそれぞれ４５°、４５°、９０°である直角二等辺三角形、内角がそれぞれ９０°である正方形若しくは長方形、内角がそれぞれ９０°若しくは１３５°である６角形、内角がそれぞれ１３５°である正８角形とすることができる。
【００３８】
このようにしてもトレンチ５の側壁を全て（０１２）面と結晶学的に等価な面とすることができ、本実施形態においても第１実施形態と同様の効果を有する。
【００３９】
（他の実施形態）
なお、第１、第２実施形態では、ｎチャネル型の縦型ＭＯＳＦＥＴについて説明してきたが、各構成要素の導電型が逆となるｐチャネル型縦型ＭＯＳＦＥＴについても、本発明を適用することができる。また、第１、第２実施形態ではＭＯＳＦＥＴを例に挙げて説明してきたが、ドレインがコレクタに代わり、ソースがエミッタに代わったＩＧＢＴやサイリスタについても本発明を適用することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態における縦型ＭＯＳＦＥＴを示す図であり、（ａ）は平面図であり、（ｂ）は（ａ）中のＡ−Ａ’線断面図である。
【図２】図１中の破線で示している領域の拡大図である。
【図３】チャネル面の結晶面と伝達コンダクタンス（Ｇｍ）との関係を示す図である。
【図４】チャネル面の結晶面とスレッショルド電圧（Ｖｔ）との関係を示す図である。
【図５】第２実施形態の第１の例におけるトレンチの平面パターンを示す図である。
【図６】第２実施形態の第２の例におけるトレンチの平面パターンを示す図である。
【図７】第２実施形態の第３の例におけるトレンチの平面パターンを示す図である。
【図８】第２実施形態の第４の例におけるトレンチの平面パターンを示す図である。
【図９】６角形セルの一例を示す平面図である。
【図１０】６角形セルの一例を示す平面図である。
【符号の説明】
１…Ｎ＋型基板、２…Ｎ−型ドリフト層、３…Ｐ型ベース領域、
４…半導体基板、５…トレンチ、６…Ｐ型ボディ領域、
７…Ｎ＋型ソース領域、８…Ｐ＋型コンタクト領域、９…ゲート酸化膜、
１０…ゲート電極、１１…層間絶縁膜、１２…ソース電極。
【図１】
2004311777.tif 000003
【図２】
2004311777.tif 000004
【図３】
2004311777.tif 000005
【図４】
2004311777.tif 000006
【図５】
2004311777.tif 000007
【図６】
2004311777.tif 000008
【図７】
2004311777.tif 000009
【図８】
2004311777.tif 000010
【図９】
2004311777.tif 000011
【図１０】
2004311777.tif 000012