(57)【要約】【課題】  可動部を有する半導体装置において、製造コストの増大を抑制しつつ、ノイズ等の外乱から保護することのできる半導体装置を提供すること。【解決手段】  本発明では、信号処理基板１及びセンサ基板２にＳＯＩ基板を用いるとともに、信号処理基板１における酸化膜１ｂにより第１のシリコン層１ａと絶縁分離された第２のシリコン層１ｃに信号処理回路部を形成し、センサ基板２における酸化膜２ｂにより第１のシリコン層２ａと絶縁分離された第２のシリコン層２ｃに可動部ＭＶを形成したことを特徴としている。従って、信号処理回路及び可動部ＭＶの電位に関らず、第１のシリコン層１ａ及び第１のシリコン層２ａの電位を任意の値に設定することができるようになり、これら第１のシリコン層１ａ及び第１のシリコン層２ａの電位をグランド電位にすることで、外部ノイズ等による可動部ＭＶや信号処理回路部の誤動作を防ぐシールド層として利用することができる。【選択図】        図１
2004311951.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体層（２ａ）上に絶縁層（２ｂ）を介して第２の半導体層（２ｃ）を積層してなる積層体と、前記第２の半導体層（２ｃ）に形成され力学量の印加に応じて変位可能な可動部（ＭＶ）とを有し、該可動部の変位を電気信号に変換して出力するセンサ基板（２）と、
第１の半導体層（１ａ）上に絶縁層（１ｂ）を介して第２の半導体層（１ｃ）を積層してなる積層体を有し、前記センサ基板（２）の前記第２の半導体層（２ｃ）に対向して配設され、前記センサ基板（２）との前記電気信号の授受を、前記可動部（ＭＶ）の周囲に配設されたバンプ（１１）を通じて行う対向基板（１）と、を備えた半導体装置において、
前記センサ基板（２）における前記第１の半導体層（２ａ）及び前記対向基板（１）における前記第１の半導体層（１ａ）を、前記可動部（ＭＶ）を外乱から保護するシールド層として用いたことを特徴とする半導体装置。
【請求項２】
力学量の印加に応じて変位可能な可動部（ＭＶ）を有し、該可動部の変位を電気信号に変換して出力するセンサ基板（２）と、
前記センサ基板（２）に対向して配設され、前記センサ基板（２）との前記電気信号の授受を、前記可動部（ＭＶ）の周囲に配設されたバンプ（１１）を通じて行う対向基板（１）と、を備えた半導体装置において、
前記センサ基板（２）と前記対向基板（１）のうちの少なくとも一方が、第１の半導体層（１ａ、２ａ）上に絶縁層（１ｂ、２ｂ）を介して第２の半導体層（１ｃ、２ｃ）を積層してなる積層体によって構成され、前記第１の半導体層（１ａ、２ａ）は前記センサ基板（２）と前記対向基板（１）とが向き合う側と反対の面に配置され、この第１の半導体層（１ａ、２ａ）によって前記可動部（ＭＶ）を外乱から保護するシールド層が構成されていることを特徴とする半導体装置。
【請求項３】
前記シールド層の電位をグランド電位にしたことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記対向基板（１）は、前記センサ基板（２）からの前記電気信号に所定の処理を施す信号処理基板であって、前記センサ基板（２）は前記信号処理基板上に配設されることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、半導体力学量センサとして機能する半導体装置に関する。
【背景技術】
【０００２】
この種の半導体力学量センサとしては、図１４に示すように、加速度センサや圧力センサ、角速度センサなどの可動電極を備える半導体装置２０がある。一般に可動電極を有する半導体式センサは、可動電極を中空容器内に収納する構成を採る。
【０００３】
この図１４においては、センサ基板ＳＣの主面上に配設された可動部ＭＶが、中空容器（以後、キャップと呼称）ＣＶで覆われている。
【０００４】
センサ基板ＳＣは、半導体基板（図示せず）と、可動部ＭＶと、可動部ＭＶの変位に応じた電気信号を発生する半導体素子（図示せず）とを少なくとも有し、半導体素子が発生する電気信号は、所定の信号処理を行う信号処理基板ＡＳにワイヤ配線ＷＲを通じて送られる。
【０００５】
信号処理基板ＡＳは、センサ基板ＳＣから与えられる電気信号に基づいて加速度や圧力等を算出する機能を有するように特定用途向けＩＣ（ＡＳＩＣ）として構成されている。また、信号処理基板ＡＳは、所定の電気信号をセンサ基板ＳＣに与え、可動部ＭＶや半導体素子を電気的に制御するように構成されているものもある。
【０００６】
そして、センサ基板ＳＣおよび信号処理基板ＡＳはリードフレームのダイパッドＤＰ上に搭載され、信号処理基板ＡＳはワイヤ配線ＷＲを通じて、インナーリードＩＬに電気的に接続される構成となっている。
【０００７】
センサ基板ＳＣおよび信号処理基板ＡＳはダイパッドＤＰおよびインナーリードＩＬとともにモールド樹脂ＭＲによって封止され、樹脂封止パッケージとなっている。
【０００８】
ここで、図１５に、半導体装置２０の樹脂封止前の状態を斜視図として示す。なお、図１５におけるＡ−Ａ線での断面が図１４に示す構成に相当する。図１４および図１５に示すように、半導体装置２０のダイパッドＤＰは、その位置がインナーリードＩＬよりも低い位置になるように構成されたダイパッド沈め構造となっている。
【０００９】
このような構造にすることで、インナーリードＩＬの高さとダイパッドＤＰ上の半導体基板、例えば信号処理基板ＡＳの表面の高さが近くなり、ワイヤボンドが容易となる。
【００１０】
また、図１６には、例えば加速度センサに適用したセンサ基板ＳＣの可動部ＭＶの構成の概念図を示す。
【００１１】
この図１６に示すように、可動部ＭＶは梁ＢＭによって移動自在に支えられる可動電極ＭＶＰと、可動電極ＭＶＰとの間に隙間を有し、当該部分に静電容量が形成されるように配設された固定電極ＦＸＰとを備えている。
【００１２】
固定電極ＦＸＰは、可動電極ＭＶＰの変位によって生じる静電容量の変化を検出する半導体素子の電極として構成されている。図１６におけるＢ−Ｂ線での断面構成を図１７に示す。
【００１３】
このように、センサ基板ＳＣでは、可動電極ＭＶＰの動作を確保する必要があり、そのために可動部ＭＶをシリコンあるいはガラスのキャップＣＶで覆ってモールド樹脂ＭＲの侵入を防止していた。
【００１４】
ところが、キャップＣＶを設けるということは部品点数の増加による製造コストの増大だけでなく、キャップＣＶをセンサ基板ＳＣ上に接着する工程が必要であることによる製造コストの増大の問題もあった。
【００１５】
そこで、図１８に示す半導体装置２０のように、信号処理基板ＡＳ上にはセンサ基板ＳＣが搭載され、センサ基板ＳＣの端縁部から信号処理基板ＡＳの主面上にかけては封止樹脂ＳＲが配設されたものがある。
【００１６】
この封止樹脂ＳＲは、センサ基板ＳＣの外周全域に渡って配設され、封止樹脂ＳＲ、センサ基板ＳＣ、信号処理基板ＡＳによって密閉空間ＳＰを規定する構成となっている。
【００１７】
センサ基板ＳＣは、その主面上にバンプ２１を複数有し、バンプ２１を、信号処理基板ＡＳの主面上に配設された電極に接合することで信号処理基板ＡＳとの電気的接続を行う（例えば、特許文献１参照）。
【特許文献１】特開２００１−２２７９０２号公報（第３項左欄３４行−４９行、第１図）。
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、上記特許文献においては、半導体装置２０をノイズ等の外乱から保護するためには、半導体装置２０の表面に金属等のシールド層を別途形成しなければならない。
【００１９】
その結果、外乱保護のために専用部材が必要になり、製造工程の増加及びコストアップを誘引してしまうという問題がある。
【００２０】
そこで、本発明の目的は、上記問題点に鑑み、可動部を有する半導体装置において、製造コストの増大を抑制しつつ、ノイズ等の外乱から保護することのできる半導体装置を提供することにある。
【課題を解決するための手段】
【００２１】
請求項１に記載の半導体装置は、第１の半導体層上に絶縁層を介して第２の半導体層を積層してなる積層体と、前記第２の半導体層に形成され力学量の印加に応じて変位可能な可動部とを有し、該可動部の変位を電気信号に変換して出力するセンサ基板と、第１の半導体層上に絶縁層を介して第２の半導体層を積層してなる積層体を有し、前記センサ基板の前記第２の半導体層に対向して配設され、前記センサ基板との前記電気信号の授受を、前記可動部の周囲に配設されたバンプを通じて行う対向基板と、を備えた半導体装置において、前記センサ基板における前記第１の半導体層及び前記対向基板における前記第１の半導体層を、前記可動部を外乱から保護するシールド層として用いたことを特徴としている。
【００２２】
請求項１に記載の発明によれば、対向基板及びセンサ基板に、第１の半導体層上に絶縁層を介して第２の半導体層を積層してなる積層体を有した基板（所謂、ＳＯＩ基板）を用いているため、前記センサ基板における前記第１の半導体層及び前記対向基板における前記第１の半導体層を、前記可動部をノイズ等の外乱から保護するシールド層として用いることができる。
【００２３】
請求項２に記載の発明では、センサ基板（２）と対向基板（１）のうちの少なくとも一方が、第１の半導体層（１ａ、２ａ）上に絶縁層（１ｂ、２ｂ）を介して第２の半導体層（１ｃ、２ｃ）を積層してなる積層体によって構成され、第１の半導体層（１ａ、２ａ）はセンサ基板（２）と対向基板（１）とが向き合う側と反対の面に配置され、この第１の半導体層（１ａ、２ａ）によって可動部（ＭＶ）を外乱から保護するシールド層が構成されていることを特徴としている。
【００２４】
このように、センサ基板（２）と対向基板（１）のうちの少なくとも一方がＳＯＩ基板であれば、請求項１と同様の効果を得ることが可能となる。
【００２５】
具体的には、請求項３に記載のように、このシールド層をグランド電位にすることにより、外乱から保護するための専用部材を用いなくとも、確実に外乱から保護することのできる半導体装置を提供することができる。
【００２６】
また、請求項４に記載のように、前記対向基板は、前記センサ基板からの前記電気信号に所定の処理を施す信号処理基板であって、前記センサ基板は前記信号処理基板上に配設されている。
【発明を実施するための最良の形態】
【００２７】
以下、この発明を具体化した各実施形態を図面に従って説明する。各実施形態は、半導体装置として、容量式の半導体式加速度センサを備えた半導体装置について本発明を適用したものである。
【００２８】
（第１実施形態）
図１に本発明の第１実施形態に係る半導体装置の断面構造を示し、図２に本発明の第１実施形態に係る半導体装置を収納するパッケージを含めた全体図を示す。
【００２９】
まず、図１に示されるように、信号処理基板１は、第１の半導体層としての第１のシリコン層１ａの上に絶縁層としての酸化膜１ｂを介して第２の半導体層としての第２のシリコン層１ｃを積層してなる矩形状のＳＯＩ（シリコンオンインシュレータ）基板である。
【００３０】
同様に、センサ基板２は、第１の半導体層としての第１のシリコン層２ａの上に絶縁層としての酸化膜２ｂを介して第２の半導体層としての第２のシリコン層２ｃを積層してなる矩形状のＳＯＩ（シリコンオンインシュレータ）基板である。
【００３１】
センサ基板２は、酸化膜２ｂにより第１のシリコン層２ａと絶縁分離された第２のシリコン層２ｃに形成された可動部ＭＶと、その周囲に配設された複数の突起電極（以後、バンプと呼称）１１とを有している。
【００３２】
このセンサ基板２は、バンプ１１を、信号処理基板１における酸化膜１ｂにより第１のシリコン層１ａと絶縁分離された第２のシリコン層１ｃに形成された信号処理回路部（図示せず）に接合することで、信号処理基板１との電気的接続を行うフリップチップボンディング方式（以後、フリップチップ方式と呼称）の半導体基板である。
【００３３】
そのため、信号処理基板１とセンサ基板２との電気的接続のためにワイヤ配線を必要とせず、半導体装置１０に形成される寄生容量を低減することができる。
【００３４】
そして、信号処理基板１とセンサ基板２とをフリップチップ方式により接続することで、可動部ＭＶが信号処理基板１の主面と向かい合うことになる。なお、可動部ＭＶの構成は図１４を用いて説明したセンサ基板ＳＣと同様である。
【００３５】
なお、可動部ＭＶと信号処理基板１の主面とが接触するのを防止するように、可動部ＭＶと信号処理基板１の主面との間には隙間ＳＰが設けられている。
【００３６】
このように、可動部ＭＶが信号処理基板１の主面に接触しないように構成されているが、信号処理基板１は可動部ＭＶを構成する可動電極（図示せず）が、センサ基板２の主面とは反対方向に無制限に移動するのを防止するストッパとしても機能する。
【００３７】
そして、このように構成された半導体装置１０は、図２に示されるように、基部３ａと蓋部３ｂとで構成されたパッケージ３の内部に収納される。具体的には、半導体装置１０は、凹部を有する基部３ａの底面に、導電性接着剤４ａを介して搭載されるとともに、その上部が蓋部３ｂで覆われた構造となっている。
【００３８】
この基部３ａと蓋部３ｂとは接着部材４ｂにて接着され、必要に応じて、真空中にて接着したりパッケージ内部に乾燥窒素や乾燥空気を封入することにより、パッケージ３内部の気密性を確保している。なお、このパッケージ３の材料としては、例えば、セラミックを用いることができ、接着部材４ｂの材料としては、接着剤や金属ろう剤を用いることができる。
【００３９】
また、信号処理基板１の一面側における所定領域には電極パッド５ａが設けられ、センサ基板２の可動部ＭＶが形成された面とは反対側の面における全面には金属層５ｂが設けら、パッケージ３の所定領域には電極パッド５ｃが設けられている。
【００４０】
電極パッド５ｃは、基部３ａに形成されたビアホールを介して電極パッド５ｄに電気的に接続されている。このため、これら電極パッド５ａ及び金属層５ｂと電極パッド５ｃとの間をワイヤ配線ＷＲにて接続することにより、信号処理基板１及びセンサ基板２とパッケージ３とが電気的に接続される構成となっている。
【００４１】
そして、パッケージ３に取り出された半導体装置１０の信号は、パッケージ３の外周部に設けられた外部取り出し電極パッド５ｄにより、パッケージ３の内部を介してパッケージ３の外部に伝達されることとなる。なお、電極パッド５ａの材料としては、例えば、Ａｌを用いることができ、電極パッド５ｃ及び外部取り出し電極パッド５ｄの材料としては、例えば、銅、Ｎｉ、Ａｕ、及びそれらの積層材等を用いることができ、ワイヤ配線ＷＲの材料としては、例えば、アルミや金を用いることができる。
【００４２】
また、パッケージ３の基部３ａにおける半導体装置１０が搭載される領域の表面には下部電極６が設けられており、この下部電極６と外部取り出し電極パッド５ｄとをパッケージ３の内部を介して電気的に接続することにより、パッケージ３の外部に伝達されることとなる。
【００４３】
以上のように、本発明では、図１に示されるように、信号処理基板１及びセンサ基板２にＳＯＩ基板を用いるとともに、信号処理基板１における酸化膜１ｂにより第１のシリコン層１ａと絶縁分離された第２のシリコン層１ｃに信号処理回路部を形成し、センサ基板２における酸化膜２ｂにより第１のシリコン層２ａと絶縁分離された第２のシリコン層２ｃに可動部ＭＶを形成したことを特徴としている。
【００４４】
そして、信号処理基板１における信号処理回路部が形成された面（第２のシリコン層１ｃ）とセンサ基板２における可動部ＭＶが形成された面（第２のシリコン層２ｃ）とは、バンプ１１を介して電気的に接続されている。
【００４５】
このような構成により、信号処理基板１における酸化膜１ｂにより第２のシリコン層１ｃと絶縁分離された第１のシリコン層１ａ及びセンサ基板２における酸化膜２ｂにより第２のシリコン層２ｃと絶縁分離された第１のシリコン層２ａを、外部ノイズ等による可動部ＭＶや信号処理回路部の誤動作を防ぐシールド層として利用することができる。
【００４６】
具体的には、信号処理基板１における第１のシリコン層１ａは、酸化膜１ｂにより信号処理回路と絶縁分離されるとともに、センサ基板２における第１のシリコン層２ａは、酸化膜２ｂにより可動部ＭＶと絶縁分離されているため、これら第１のシリコン層１ａ及び第１のシリコン層２ａの電位は、信号処理回路及び可動部ＭＶの電位と干渉しなくなる。
【００４７】
従って、信号処理回路及び可動部ＭＶの電位に関らず、第１のシリコン層１ａ及び第１のシリコン層２ａの電位を任意の値に設定することができるようになり、これら第１のシリコン層１ａ及び第１のシリコン層２ａの電位をグランド電位にすることで、外部ノイズ等による可動部ＭＶや信号処理回路部の誤動作を防ぐシールド層として利用することができる。
【００４８】
よって、本発明によれば、従来技術のように、ノイズ等の外乱から保護するための専用部材が不要となるため、従来技術と比較して、部品点数の削減及び製造工程の低減により製造コストを低減しつつ、確実に外乱から保護することのできる半導体装置を提供することができる。
【００４９】
（第２実施形態）
図３に本発明の第２実施形態に係る半導体装置の断面構造を示し、図４に図３におけるＡ―Ａ’線矢視図を示す。また、図５に本発明の第２実施形態に係るセンサ基板の製造方法を示す。
【００５０】
本実施形態の半導体装置の構成は、上記第１実施形態とほぼ同様であるため、第１実施形態と同等な構成については同様の符号を付し、異なる部分についてのみ説明する。
【００５１】
本実施形態では、図３に示されるように、信号処理基板１における信号処理回路部が形成された面（第２のシリコン層１ｃ）に環状層１ｄが形成されるとともに、センサ基板２における可動部ＭＶが形成された面（第２のシリコン層２ｃ）に環状層２ｄが形成され、これら環状層１ｄ、２ｄ間を環状バンプ１１ａを介して接続することにより、環状層１ｄと環状層２ｄとを電気的に接続している。
【００５２】
そして、信号処理基板１の環状層１ｄは、環状の絶縁分離部１ｅにより、第２のシリコン層１ｃにおけるその他の領域と絶縁分離されているとともに、第１のシリコン層１ａと酸化膜１ｂとの間に設けられたポリシリコン層１ｆと、コンタクト部１ｇを介して電気的に接続されている。尚、絶縁分離部１ｅは、例えば絶縁体であるシリコン酸化膜等により形成されている。
【００５３】
同様に、センサ基板２の環状層２ｄは、第１のシリコン層２ａと酸化膜２ｂとの間に設けられたポリシリコン層２ｆと、コンタクト部２ｇを介して電気的に接続されている。
【００５４】
また、図４に示されるように、信号処理基板１における信号処理回路部が形成された面（第２のシリコン層１ｃ）に形成された環状の絶縁分離部１ｅにより、第２のシリコン層１ｃにおけるその他の領域と絶縁分離された領域に、環状層１ｄが形成されている。
【００５５】
そして、この環状層１ｄ上には、センサ基板２における可動部ＭＶが形成された面（第２のシリコン層２ｃ）に形成された環状層２ｄと電気的に接続するために、環状バンプ１１ａが配置されている。
【００５６】
更に、信号処理基板１における信号処理回路部が形成された面（第２のシリコン層１ｃ）には、センサ基板２における可動部ＭＶが形成された面（第２のシリコン層２ｃ）と電気的に接続するために設けられたバンプ１１が配置される電極パッド５ｅが形成されている。
【００５７】
そして、この電極パッド５ｅと信号処理基板１における信号処理回路部が形成された面（第２のシリコン層１ｃ）の外周部に設けられた電極パッド５ａとを、アルミ等からなる配線層７を介して電気的に接続することにより、信号処理基板１及びセンサ基板２にて得られた信号を外部に伝達している。
【００５８】
また、信号処理基板１における第２のシリコン層１ｃの周縁部には回路部（図示せず）が形成されていると共に、この回路部への電気的接続を可能にするための回路部接続用電極パッド５ｆが設けられている。
【００５９】
また、第２のシリコン層１ｃにおける絶縁分離層１ｅの内部領域には、この内部領域間への電気的接続を可能にするための内部接続用の電極パッド５ｇが設  また、信号処理基板１における第２のシリコン層１ｃの周縁部には、環状層１ｄの電位を調整するために、調整用電極パッド５ｈが設けられており、この調整用電極パッド５ｈと、環状層に設けられた電極パッド５ｉを配線層７により電気的に接続することにより、環状層７の電位を調整している。
【００６０】
なお、図示しないが、少なくとも配線層７とバンプ１１ａが重なり合う領域については、配線層７とバンプ１１ａとを電気的に絶縁分離するために、配線層７とバンプ１１ａとの間に絶縁体層が設けられている。
【００６１】
ここで、本実施形態に係るセンサ基板の製造方法を、図５を用いて簡単に説明する。なお、ここではセンサ基板２の製造方法についてのみ説明するが、信号処理基板１についても、以下の製造方法を用いて製造することができる。
【００６２】
まず、図５（ａ）に示されるように、不純物として燐、砒素等のＮ型元素を含む第１のシリコンウエハ３０を用意する。尚、この第１のシリコンウェハ３０の比抵抗は、０．００１Ω・ｃｍ〜１０Ω・ｃｍ程度であり、好ましくは、０．００１Ω・ｃｍ〜０．１Ω・ｃｍ程度である。次に、この第１のシリコンウェハ３０の一面側に、熱酸化等の方法を用いて、熱酸化膜３１を形成する。次に、この熱酸化膜３１の所定領域に、フォトリソグラフィ手法等の方法を用いて、コンタクト部３１ａを形成する。
【００６３】
続いて、図５（ｂ）に示されるように、コンタクト部３１ａが形成された熱酸化膜３１の表面に、ＣＶＤ等の方法を用いて、燐、砒素等のＮ型元素を高濃度（例えば、１×１０16ｃｍ-3〜１×１０21ｃｍ-3）に含んだポリシリコン層３２を形成する。次に、このポリシリコン層３２の表面を鏡面研磨する。
【００６４】
続いて、図５（ｃ）に示されるように、上記第１のシリコンウェハ３０と同様に、不純物として燐、砒素等のＮ型元素を含む第２のシリコンウェハ３３を用意する。なお、この第２のシリコンウェハ３３の比抵抗は、上記第１のシリコンウェハの比抵抗とほぼ同等である。
【００６５】
続いて、図５（ｄ）に示されるように、第１のシリコンウェハ３０のポリシリコン層３２が形成された面と第２のシリコンウェハ３３の一面とを接合する。なお、この接合方法としては、例えば窒素ガス等の不活性ガス中で行うことができる。
【００６６】
続いて、図５（ｅ）に示されるように、第２のシリコンウェハ３３と接合された第１のシリコンウェハ３０におけるポリシリコン層３２が形成された面とは反対側の面を研磨することにより、第１のシリコンウェハ３０を薄くするとともに、第１のシリコンウェハ３０及び第２のシリコンウェハ３３により一体に構成されたシリコンウェハを反転させる。
【００６７】
最後に、図５（ｆ）に示されるように、第１にシリコンウェハ３０に対して、ドライエッチング等の方法を用いて、加速度センサを構成する可動部ＭＶを形成する。尚、図示しないが、可動部ＭＶは、バンプ３５ａと電気的に接続されている。
【００６８】
また、これと同時に、第１のシリコンウェハの外周部に環状層３４を形成する。そして、第１のシリコンウェハ３０上にバンプ３５ａを配設するとともに、環状部３４上にバンプ３５ｂを配設することにより、センサ基板２と信号処理回路１とを電気的に接続している。尚、これらバンプ３５ａ、３５ｂは、例えば、蒸着アルミ層上にニッケル層、銅層、金層等を組み合わせて積層するにより形成することができる。
【００６９】
以上のように、本発明では、図３に示されるように、信号処理基板１における信号処理回路部が形成された面（第２のシリコン層１ｃ）に環状層１ｄが形成されるとともに、センサ基板２における可動部ＭＶが形成された面（第２のシリコン層２ｃ）に環状層２ｄが形成され、これら環状層１ｄ、２ｄ間を環状バンプ１１ａを介して接続することにより、環状層１ｄと環状層２ｄとを電気的に接続している。
【００７０】
そして、信号処理基板１の環状層１ｄは、環状の絶縁分離層１ｅにより、第２のシリコン層１ｃにおけるその他の領域と絶縁分離されているとともに、第１のシリコン層１ａと酸化膜１ｂとの間に設けられたポリシリコン層１ｆと、コンタクト部１ｇを介して電気的に接続されている。
【００７１】
同様に、センサ基板２の環状層２ｄは、第１のシリコン層２ａと酸化膜２ｂとの間に設けられたポリシリコン層２ｆと、コンタクト部２ｇを介して電気的に接続されている。
【００７２】
このような構成により、信号処理基板１の第１のシリコン層１ａ、環状層１ｄ及びセンサ基板２の第１のシリコン層２ａ、環状層２ｄを、外部ノイズ等による可動部ＭＶや信号処理回路部の誤動作を防ぐシールド層として利用することができる。
【００７３】
よって、本発明によれば、従来技術のように、ノイズ等の外乱から保護するための専用部材が不要となるため、従来技術と比較して、部品点数の削減及び製造工程の低減により製造コストを低減しつつ、確実に外乱を保護することのできる半導体装置を提供することができる。
【００７４】
（第３実施形態）
図６に本発明の第３実施形態に係る半導体装置の断面構造を示す。
【００７５】
本実施形態の半導体装置の構成は、上記第２実施形態とほぼ同様であるため、第２実施形態と同等な構成については同様の符号を付し、異なる部分についてのみ説明する。
【００７６】
上記第２実施形態では、信号処理基板１の環状層１ｄは、第１のシリコン層１ａと酸化膜１ｂとの間に設けられたポリシリコン層１ｆと、コンタクト部１ｇを介して電気的に接続されているとともに、センサ基板２の環状層２ｄは、第１のシリコン層２ａと酸化膜２ｂとの間に設けられたポリシリコン層２ｆと、コンタクト部２ｇを介して電気的に接続されている。
【００７７】
本実施形態では、図６に示されるように、信号処理基板１の環状層１ｄは、酸化膜１ｂにより第１のシリコン層１ａと電気的に絶縁分離されているとともに、センサ基板２の環状層２ｄは、酸化膜２ｂにより第１のシリコン層２ａと電気的に絶縁分離されている。つまり、本実施形態においては、ポリシリコン層１ｆ、２ｆ及びコンタクト部１ｇ、２ｇを不要としている。
【００７８】
このような構成により、信号処理基板１の第１のシリコン層１ａ、環状層１ｄ及びセンサ基板２の第１のシリコン層２ａ、環状層２ｄを、外部ノイズ等による可動部ＭＶや信号処理回路部の誤動作を防ぐシールド層として利用することができる。
【００７９】
よって、本発明によれば、従来技術のように、ノイズ等の外乱から保護するための専用部材が不要となるため、従来技術と比較して、部品点数の削減及び製造工程の低減により製造コストを低減しつつ、確実に外乱を保護することのできる半導体装置を提供することができる。
【００８０】
（第４実施形態）
図７に本発明の第４実施形態に係る半導体装置の断面構造を示す。
【００８１】
本実施形態の半導体装置の構成は、上記第１実施形態とほぼ同様であるため、第１実施形態と同等な構成については同様の符号を付し、異なる部分についてのみ説明する。
【００８２】
上記第１実施形態では、半導体装置１０をパッケージ３の内部に収納した実施形態について説明したが、本実施形態では、半導体装置１０をモールド樹脂ＭＲにより封止している。
【００８３】
具体的には、図７に示されるように、半導体装置１０は、リードフレームのダイパッドＤＰ上に搭載され、信号処理基板１はワイヤ配線ＷＲを通じて、インナーリードＩＬに電気的に接続される構成となっている。そして、半導体装置１０は、ダイパッドＤＰおよびインナーリードＩＬとともにモールド樹脂ＭＲによって封止され、樹脂封止パッケージとなっている。
【００８４】
（第５実施形態）
図８に本発明の第５実施形態に係る半導体装置の断面構造を示す。
【００８５】
本実施形態の半導体装置の構成は、上記第１実施形態とほぼ同様であるため、第１実施形態と同等な構成については同様の符号を付し、異なる部分についてのみ説明する。
【００８６】
上記第１実施形態では、ワイヤ配線ＷＲにより半導体装置１０とパッケージ３との電気的な接続を確保していたが、本実施形態では、バンプ１１ｂにより半導体装置１０とパッケージとの電気的な接続を確保している。
【００８７】
具体的には、図８に示されるように、信号処理基板１とセンサ基板２とで構成された半導体装置１０を、センサ基板２が下方になるようにした状態で、信号処理基板１とパッケージ３とをバンプ１１ｂにより接続する。
【００８８】
そして、センサ基板２は、パッケージ３に接続された信号処理基板１により保持されるとともに、パッケージ３の底面に設けられた凹部３ｃに、パッケージ３の底面とは離間して配置される。
【００８９】
（第６実施形態）
図９に本発明の第６実施形態に係る半導体装置の断面構造を示す。
【００９０】
本実施形態の半導体装置の構成は、上記第５実施形態とほぼ同様であるため、第５実施形態と同等な構成については同様の符号を付し、異なる部分についてのみ説明する。
【００９１】
本実施形態では、図９に示されるように、第５実施形態のように、信号処理基板１とセンサ基板２とで構成された半導体装置１０を、センサ基板２が下方になるようにした状態で、信号処理基板１とパッケージ３とをバンプ１１ｂにより接続しつつ、第２、３実施形態のように、信号処理基板１における第２のシリコン層１ｃに環状層１ｄが形成されるとともに、センサ基板２における第２のシリコン層２ｃに環状層２ｄが形成されている。
【００９２】
このような構成にしたことにより、第５実施形態のような半導体装置１０の搭載方法においても、第２、３実施形態に記載の効果を得ることができる。
【００９３】
（他の実施形態）
尚、本発明は、上記各実施形態に限られるものではなく、様々な態様に適用可能である。
【００９４】
例えば、上記各実施形態では、本発明を容量式の半導体式加速度センサを備えた半導体装置に適用したが、これに限られるものではなく、角速度センサや圧力センサ等の半導体式センサを備えた半導体装置に適用することができる。
【００９５】
また、上記各実施形態では、信号処理基板１をパッケージ３に接着させているが、これに限られるものではなく、センサ基板２をパッケージ３に接着させてもよい。
【００９６】
また、上記各実施形態では、信号処理基板１とパッケージ３とを接着するのに用いる導電性接着剤４ａを、信号処理基板１とパッケージ３との接着面全面に塗布しているが、これに限られるものではなく、この導電性接着剤４ａは、半導体装置１０に発生する応力の緩和を考慮して、信号処理基板１とパッケージ３との接着面における四隅、環状、中心部のみ等に塗布してもよい。
【００９７】
また、上記第２実施形態では、不純物として燐、砒素等のＮ型元素を含むシリコンウエハ３０、３３を使用しているが、これに限られるものではなく、不純物としてボロン等のＰ型元素を含むシリコンウェハを用いてもよい。
【００９８】
また、上記各実施形態では、信号処理基板１及びセンサ基板２にＳＯＩ基板を用いたが、これに限られるものではなく、パッケージ３への装着状態によっては、信号処理基板１及びセンサ基板２の少なくともどちらか一方のみにＳＯＩ基板を用いてもよい。
【００９９】
図１０は、信号処理基板１を単結晶シリコンからなるバルク基板で構成した例を示した断面図であり、図１１は、図１０に示した半導体装置１０をセラミックからなるパッケージ３に搭載した時の様子を示した断面図である。また、図１２は、図１０に示した半導体装置１０をモールド樹脂ＭＲによって樹脂封止した様子を示した断面図である。これらの図に示されるように、例えば、信号処理基板１側をＳＯＩ基板に変えて単結晶シリコン基板で構成し、センサ基板２のみがＳＯＩ基板で構成されるようにしても良い。
【０１００】
また、上記各実施形態では、１つのセンサ基板２を用いた構成について説明したが、これに限られるものではなく、同様の機能または必要に応じて異なる機能を有する複数のセンサ基板を信号処理基板と対向させて配置したものでもよい。
【０１０１】
また、上記各実施形態では、半導体装置１０の構造について、簡略化した図を用いて説明したが、具体的には、図６に示す半導体装置１０に対応する図１３のような構造になっている。この図１３に示されるように、センサ基板２の第２のシリコン層２ｃに形成された可動部ＭＶは、可動電極ＭＶＰと固定電極ＦＸＰを複数備え、これら可動電極ＭＶＰ及び固定電極ＦＸＰは対向配置されている。また、第２のシリコン層１ｃ及び第２のシリコン層２ｃの表面には、シリコン酸化膜等からなる絶縁分離層１ｈが形成されており、これら絶縁分離層１ｈの所定領域に開口部を複数形成し、この開口部にバンプ１１、１１ａが配置されている。また、第２のシリコン層１ｃの内部には複数の回路部が形成され、これら回路部は、例えば絶縁体であるシリコン酸化膜等からなる環状の絶縁分離部１ｅにより互いに絶縁されている。
【図面の簡単な説明】
【０１０２】
【図１】本発明の第１実施形態に係る半導体装置の断面構造を示す図である。
【図２】本発明の第１実施形態に係る半導体装置を収納するパッケージを含めた全体図である。
【図３】本発明の第２実施形態に係る半導体装置の断面構造を示す図である。
【図４】図３におけるＡ―Ａ’線矢視図を示す図である。
【図５】本発明の第２実施形態に係るセンサ基板の製造方法を示す図である。
【図６】本発明の第３実施形態に係る半導体装置の断面構造を示す図である。
【図７】本発明の第４実施形態に係る半導体装置の断面構造を示す図である。
【図８】本発明の第５実施形態に係る半導体装置の断面構造を示す図である。
【図９】本発明の第６実施形態に係る半導体装置の断面構造を示す図である。
【図１０】本発明の他の実施形態に係る半導体装置の断面構造を示す図である。
【図１１】図１０に示す半導体装置を収納するパッケージを含めた全体図である。
【図１２】図１０に示す半導体装置を樹脂封止したときの全体図である。
【図１３】本発明の半導体装置の具体的な構造を示す図である。
【図１４】従来の半導体装置の構成を説明する断面図である。
【図１５】従来の半導体装置の構成を説明する斜視図である。
【図１６】センサ基板の可動部の構成を説明する平面図である。
【図１７】センサ基板の可動部を構成を説明する断面図である。
【図１８】従来の半導体装置の構成を説明する断面図である。
【符号の説明】
【０１０３】
１…信号処理基板、２…センサ基板、１ａ、２ａ…第１のシリコン層（第１の半導体層）、１ｂ、２ｂ、３１…酸化膜（絶縁層）、１ｃ、２ｃ…第２のシリコン層（第２の半導体層）、１ｄ、２ｄ、３４…環状層、１ｅ…絶縁分離部、１ｈ…絶縁分離層、１ｆ、２ｆ、３２…ポリシリコン層、１ｇ、２ｇ…コンタクト部、３…パッケージ、３ａ…基部、３ｂ…蓋部、３ｃ…凹部、１１、１１ａ、１１ｂ、３５ａ、３５ｂ…バンプ、４ａ…導電性接着剤、４ｂ…接着部材、５ａ、５ｃ、５ｅ、５ｆ、５ｇ、５ｈ、５ｉ…電極パッド、５ｂ…金属層、５ｄ…外部取り出し電極パッド、６…下部電極、７…配線層、１０…半導体装置、３０…第１のシリコンウェハ、３３…第２のシリコンウェハ、ＭＶ…可動部、ＳＰ…隙間、ＷＲ…ワイヤ配線、ＭＲ…モールド樹脂、ＤＰ…ダイパッド、ＩＬ…インナーリード。
【図１】
2004311951.tif 000003
【図２】
2004311951.tif 000004
【図３】
2004311951.tif 000005
【図４】
2004311951.tif 000006
【図５】
2004311951.tif 000007
【図６】
2004311951.tif 000008
【図７】
2004311951.tif 000009
【図８】
2004311951.tif 000010
【図９】
2004311951.tif 000011
【図１０】
2004311951.tif 000012
【図１１】
2004311951.tif 000013
【図１２】
2004311951.tif 000014
【図１３】
2004311951.tif 000015
【図１４】
2004311951.tif 000016
【図１５】
2004311951.tif 000017
【図１６】
2004311951.tif 000018
【図１７】
2004311951.tif 000019
【図１８】
2004311951.tif 000020