(57)【要約】【課題】低損失な降圧チョッパー回路を提供する。【解決手段】スイッチング用パワートランジスタ１、エネルギー蓄積用インダクタ２、及び整流機能を持たせたトランジスタより構成されたことを特徴とする降圧チョッパー回路であって、前記整流機能を持たせたトランジスタを、静電誘導型トランジスタ４とする降圧チョッパー回路とする。【選択図】  図１
2004173433.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング用パワートランジスタ、エネルギー蓄積用インダクタ、及び整流機能を持たせたトランジスタより構成されたことを特徴とする降圧チョッパー回路。
【請求項２】
前記整流機能を持たせたトランジスタは、三極管特性を持ったトランジスタであることを特徴とする請求項１に記載の降圧チョッパー回路。
【請求項３】
前記整流機能を持たせたトランジスタは、三極管特性を持った接合型トランジスタであることを特徴とする請求項１に記載の降圧チョッパー回路。
【請求項４】
前記整流機能を持たせたトランジスタは、静電誘導型トランジスタであることを特徴とする請求項１に記載の降圧チョッパー回路。
【請求項５】
前記静電誘導型トランジスタは、前記スイッチング用パワートランジスタがＯＮの時はＯＦＦし、前記スイッチング用パワートランジスタがＯＦＦの時は、前記静電誘導型トランジスタのドレイン・ゲート間を短絡し、順バイアスモードのダイオードとして使用したことを特徴とする請求項４に記載の降圧チョッパー回路。
【請求項６】
前記スイッチング用パワートランジスタがＯＮの時は、前記静電誘導型トランジスタはＯＦＦし、前記スイッチング用パワートランジスタがＯＦＦの時は、前記静電誘導型トランジスタのドレイン・ゲート間を短絡し、順バイアスモードのダイオードとして使用する際、両者を同期整流としたことを特徴とする請求項５に記載の降圧チョッパー回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、主としてチョッパー式スイッチング電源回路に使用されるのに好適な降圧チョッパー回路に関する。
【０００２】
【従来の技術】
従来の降圧チョッパー回路は、例えば、単行本、パワーエレクトロニクス入門（オーム社）のＰ１３８からＰ１４１に記載されている。図３は、従来のチョッパー回路の説明図である。
【０００３】
図３に示した従来の降圧チョッパー回路は、スイッチング用パワートランジスタ１、エネルギー蓄積用インダクタ２、整流用ダイオード３より構成され、入力電源Ｖｉｎにより、スイッチング用パワートランジスタ１がＯＮの時は、インダクタ２に電流ＩＬが流れ、インダクタ２にエネルギーが蓄積され、スイッチング用パワートランジスタ１がＯＦＦの時は、インダクタ２に蓄積されたエネルギーによってダイオード３を介して電流ＩＤが流れ、出力Ｖｏｕｔが得られるものである。
【０００４】
【発明が解決しようとする課題】
図４は、図３の降圧チョッパー回路の動作波形の説明図である。図４（ａ）は、スイッチング用パワートランジスタのＯＮ、ＯＦＦの状態の時間の経過に伴う変化を示す図であり、図４（ｂ）は、スイッチング用パワートランジスタに流れる電流の時間の経過に伴う変化を示す図であり、図４（ｃ）は、ダイオードに流れる電流の時間の経過に伴う変化を示す図であり、図４（ｄ）は、降圧チョッパー回路の出力電圧の時間の経過に伴う変化を示す図であり、図４（ｅ）は、ダイオードの端子電圧の時間の経過に伴う変化を示す図である。
【０００５】
図４（ａ）、図４（ｂ）に示すように、トランジスタがＯＮすると、トランジスタに流れる電流は、（Ｖｉｎ−Ｖｏｕｔ）・ｔ／Ｌで増加し、そのピークは、Ｉｐ＝（Ｖｉｎ−Ｖｏｕｔ）・ｔＴｒ／Ｌとなり、インダクタ２にエネルギーが蓄積される。
【０００６】
次に、図４（ｃ）に示すように、スイッチング用パワートランジスタ１がＯＦＦすると、インダクタ２に蓄えられていたエネルギーが、ダイオード３を通して放出され、電流ＩＤが流れる。この時、流れる電流は、Ｉｐ−（Ｖｏｕｔ・ｔ／Ｌ）となる。この時、降圧チョッパー回路の出力電圧波形は、図４（ｄ）に示すようになる。この場合、図４（ｅ）に示すように、ダイオード３に電流が流れた場合、しきい値０．６Ｖがあるため、０．６Ｖ分の電圧が生じ、これが駆動電力の損失となる。
【０００７】
従って、本発明の目的は、パワー損失が著しく小さな降圧チョッパー回路を提供することである。
【０００８】
【課題を解決するための手段】
本発明の降圧チョッパー回路は、スイッチング用パワートランジスタ、エネルギー蓄積用インダクタ、及び整流機能を持たせたトランジスタより構成されたチョッパー回路において、該整流機能を持たせたトランジスタとして、三極管特性を持った接合型トランジスタ（静電誘導型トランジスタ：ＳＩＴ）を使用し、スイッチング用パワートランジスタがＯＮの時は、静電誘導型トランジスタはＯＦＦし、スイッチング用パワートランジスタがＯＦＦの時は、静電誘導型トランジスタのドレイン・ゲート間を短絡し、順バイアス駆動モードのダイオードとして使用することにより、整流回路部分の損失がダイオードより小さく改善したことを特徴とし、さらに、スイッチング用パワートランジスタがＯＮの時は、静電誘導型トランジスタはＯＦＦし、スイッチング用パワートランジスタがＯＦＦの時は、静電誘導型トランジスタのドレイン・ゲート間を短絡し、順バイアスモードのダイオードとして使用する際、両者を同期整流とした降圧チョッパー回路である。
【０００９】
即ち、本発明は、スイッチング用パワートランジスタ、エネルギー蓄積用インダクタ、及び整流機能を持たせたトランジスタより構成された降圧チョッパー回路である。
【００１０】
また、本発明は、前記整流機能を持たせたトランジスタを、三極管特性を持ったトランジスタとする降圧チョッパー回路である。
【００１１】
また、本発明は、前記整流機能を持たせたトランジスタを、三極管特性を持った接合型トランジスタとする降圧チョッパー回路である。
【００１２】
また、本発明は、前記整流機能を持たせたトランジスタを、前記静電誘導型トランジスタとする降圧チョッパー回路である。
【００１３】
また、本発明は、前記静電誘導型トランジスタは、前記スイッチング用パワートランジスタがＯＮの時は、前記静電誘導型トランジスタはＯＦＦし、前記スイッチング用パワートランジスタがＯＦＦの時は、前記静電誘導型トランジスタのドレイン・ゲート間を短絡し、順バイアスモードのダイオードとして使用した降圧チョッパー回路である。
【００１４】
また、本発明は、前記降圧チョパー回路において、前記スイッチング用パワートランジスタがＯＮの時は、前記静電誘導型トランジスタはＯＦＦし、前記スイッチング用パワートランジスタがＯＦＦの時は、前記静電誘導型トランジスタのドレイン・ゲート間を短絡し、順バイアスモードのダイオードとして使用する際、両者を同期整流とした降圧チョッパー回路である。
【００１５】
【発明の実施の形態】
本発明の実施の形態による降圧チョッパー回路について説明する。
【００１６】
ここで、従来の降圧チョッパー回路のダイオードに着目した場合、ダイオードは図５に示すようなＩ−Ｖ特性を示すことより、電圧０．６Ｖより電流が立ち上がるので、通電時、必ず０．６Ｖ以上の損失が存在する。
【００１７】
一方、本発明では、スイッチング用パワートランジスタと同期整流して使用する静電誘導型トランジスタを用いる。静電誘導型トランジスタは電圧駆動型素子であり、三極管特性を示し、図６に示すようなＩ−Ｖ特性を示す。
【００１８】
図７は、静電誘導型トランジスタ及びダイオードのＩ−Ｖ特性の説明図である。図７に示すように、同等電流容量のダイオードと静電誘導型トランジスタのＩ−Ｖ特性を重ね合わせ比較すると、同一電流を流した場合、低電流領域では静電誘導型トランジスタの方が小さな電圧で済むが、大電流領域ではダイオードのほうが小さな電圧降下で済む。これは、ダイオードは立ち上がり電圧０．６Ｖは持つが、立ち上がりは指数関数的で急峻なためである。
【００１９】
図８は、静電誘導型トランジスタの駆動回路の説明図であり、図９は、静電誘導型トランジスタのＩ−Ｖ特性の説明図であり、図１０は、静電誘導型トランジスタ及びダイオードのＩ−Ｖ特性の説明図であり、図１１は、静電誘導型トランジスタの順バイアスのＩ−Ｖ特性の説明図であり、図１２は、静電誘導型トランジスタの順バイアス及びダイオードのＩ−Ｖ特性の説明図である。
【００２０】
そこで、静電誘導型トランジスタを考えた場合、図８に示す回路でＩ−Ｖ特性を考えると、ノーマリオン型電圧駆動型素子であるので、ゲートに負バイアスをかけた場合のＩ−Ｖ特性は、前述と同様に、図９、図１０に示すようになるが、ゲートに順方向バイアス０．７Ｖをかけると、静電誘導型トランジスタのチャンネルのポテンシャルが下がり、チャンネル抵抗が下がり、図１１に示すように、０．６Ｖ順バイアスカーブは、０Ｖバイアスカーブに比べて急激に立ち上がり、図１２に示すようにダイオードのＩ−Ｖカーブよりも急峻に立ち上がり、同一電流を流した場合、より小さな電圧降下で済む。
【００２１】
図１は、本発明の実施の形態による降圧チョッパー回路の説明図である。図１（ａ）は、静電誘導型トランジスタのゲートが開放された状態の説明図であり、図１（ｂ）は、静電誘導型トランジスタのゲートが電源（負バイアス）に接続された状態の説明図であり、図１（ｃ）は静電誘導型トランジスタのゲートが、ドレインと接続された状態の説明図である。
【００２２】
図２は、図１の降圧チョッパー回路の動作波形を示す図である。図２（ａ）は、スイッチング用パワートランジスタの時間の経過に伴うＯＮ、ＯＦＦの状態の変化を示す図であり、図２（ｂ）は、スイッチング用パワートランジスタに流れる電流の時間の経過に伴う変化を示す図であり、図２（ｃ）は、静電誘導型トランジスタのドレイン電流の時間の経過に伴う変化を示す図であり、図２（ｄ）は、降圧チョッパー回路の出力電圧の時間の経過に伴う変化を示す図であり、図２（ｅ）は、静電誘導型トランジスタのゲート・ドレイン間の電圧の時間の経過に伴う変化を示す図である。
【００２３】
図１（ｂ）、図２（ａ）、図２（ｂ）に示すように、静電誘導型トランジスタ４のゲートが逆バイアスされ、ＯＦＦ状態で、スイッチング用パワートランジスタ１がＯＮすると、スイッチング用パワートランジスタ１の流れる電流は、（Ｖｉｎ−Ｖｏｕｔ）・ｔ／Ｌで増加し、そのピークは、Ｉｐ＝（Ｖｉｎ−Ｖｏｕｔ）・ｔＴｒ／Ｌとなり、インダクタ２にエネルギーが蓄積される。
【００２４】
次に、図１（ｃ）、図２（ｃ）に示すように、スイッチング用パワートランジスタ１がＯＦＦすると同時に、静電誘導型トランジスタ４のゲートとドレインを短絡し、インダクタ２に蓄積されたエネルギーでゲートが順バイアスされるようにすると、インダクタ２に蓄えられていたエネルギーが低抵抗状態でＯＮ状態の静電誘導型トランジスタ４を通して放出され、電流ＩＤが流れる。この時、流れる電流は、Ｉｐ−（Ｖｉｎ・ｔ／Ｌ）となる。
【００２５】
この時の出力電圧波形は、図２（ｄ）に示すようになる。この場合、静電誘導型トランジスタ４に電流が流れた場合、電流・電圧特性は、０Ｖより立ち上がるので、図２（ｅ）に実線で示すように、従来の降圧チョッパー回路の場合に生じた破線で示すダイオードのしきい値０．６Ｖがなくなり、０．６Ｖに相当する駆動電力の損失が低減される。
【００２６】
図１に示すように、スイッチング用パワートランジスタ１、静電誘導型トランジスタ４、インダクタ２よりなり、静電誘導型トランジスタ４のゲート駆動は、スイッチング用パワートランジスタ１と同期させることにより、スイッチング用パワートランジスタ１がＯＮの時には、静電誘導型トランジスタ４のゲートは、負バイアス端子５と接続され、ゲートが負バイアス電源７に接続されてＯＦＦ状態となり、電流ＩＬが流れ、スイッチング用パワートランジスタ１がＯＦＦの時には、整流用トランジスタのゲートは、ゲート・ドレイン短絡端子６と接続され、ゲート・ドレイン間が短絡され、インダクタ２に蓄積された電圧によりゲートが順バイアスされ、ＯＮ状態となる。
【００２７】
この時、図１２のＩ−Ｖ特性波形のＶＧＳ＝＋０．６Ｖの電流、電圧特性となり、本整流用静電誘導型トランジスタと同等レベルのダイオードと比較すると電圧・電流特性の傾きが急峻であり、同じ電流を流した場合、小さな電圧降下ですむ。さらに、この時、ゲートヘのバイアスは、ゲート・ドレイン間が短絡されたことにより、インダクタ２に蓄えられたエネルギーにより順バイアスされているので、外部電源の必要はない。
【００２８】
また、ゲート・ドレイン間のバイアスは、＋０．６Ｖの電圧駆動だけで十分であるが、ゲート・ドレイン間はＰＮ接合構造であるためわずかに電流が流れるが、電流が流れた場合はバイポーラモード駆動に近い状態と、さらに電圧、電流特性がより急峻となるため、大部分の電流は、ゲート・ドレイン間の抵抗と比べ、ドレイン・ソース間の抵抗が著しく小さいので、ドレイン・ソース間に流れるため、電圧降下が大きくなることはなく、また、ドレインから分かれてゲートに流れた電流成分もソース側から流れ出す電流ＩＤとなるため、エネルギーの損失も発生しない。
【００２９】
本発明の降圧チョッパー回路において、整流素子として接合型トランジスタである静電誘導型トランジスタを用い、スイッチング素子と同期させて、ＯＦＦ時にはゲートに負のバイアスを印加し高抵抗とし、ＯＮ時にはゲート・ドレイン間を短絡、つまりドレインと同一電源にてゲートに正のバイアスを印加することにより、極めて低抵抗な電流・電圧特性を実現し、同等電流容量のダイオード以上に低電圧にて同じ電流を流すことができ、他のＭＯＳＦＥＴやバイポーラトランジスタを用いた同期整流回路に比較しても著しく電圧降下分、つまり損失を低減できる。
【００３０】
図１２に示す静電誘導型トランジスタ及びダイオードを整流素子として用いた場合の電圧降下を比較すると、電流２５Ａ流した場合で、静電誘導型トランジスタで０．６Ｖ程度、ダイオードで１．３Ｖ程度となり、静電誘導型トランジスタの損失はダイオードの半分となっている。
【００３１】
【発明の効果】
本発明により、パワー損失が著しく小さな降圧チョッパー回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態よる降圧チョッパー回路の説明図。図１（ａ）は、静電誘導型トランジスタのゲートが開放された状態の説明図、図１（ｂ）は、静電誘導型トランジスタのゲートが電源（負バイアス）に接続された状態の説明図、図１（ｃ）は、静電誘導型トランジスタのゲートがドレインと接続された状態の説明図。
【図２】図１の降圧チョッパー回路の動作波形の説明図。図２（ａ）は、スイッチング用パワートランジスタのＯＮ、ＯＦＦの状態の時間の経過に伴う変化を示す図、図２（ｂ）は、スイッチング用パワートランジスタに流れる電流の時間の経過に伴う変化を示す図、図２（ｃ）は、静電誘導型トランジスタのドレイン電流の時間の経過に伴う変化を示す図、図２（ｄ）は、降圧チョッパー回路の出力電圧の時間の経過に伴う変化を示す図、図２（ｅ）は、静電誘導型トランジスタのゲート・ドレイン間の電圧の時間の経過に伴う変化を示す図。
【図３】従来の降圧チョッパー回路の説明図。
【図４】図３の降圧チョッパー回路の動作波形の説明図。図４（ａ）は、スイッチング用パワートランジスタのＯＮ、ＯＦＦの状態の時間の経過に伴う変化を示す図、図４（ｂ）は、スイッチング用パワートランジスタに流れる電流の時間の経過に伴う変化を示す図、図４（ｃ）は、ダイオードに流れる電流の時間の経過に伴う変化を示す図、図４（ｄ）は、降圧チョッパー回路の出力電圧の時間の経過に伴う変化を示す図、図４（ｅ）は、ダイオードの端子電圧の時間の経過に伴う変化を示す図。
【図５】ダイオードのＩ−Ｖ特性の説明図。
【図６】静電誘導型トランジスタのＩ−Ｖ特性の説明図。
【図７】静電誘導型トランジスタ及びダイオードのＩ−Ｖ特性の説明図。
【図８】静電誘導型トランジスタの駆動回路の説明図。
【図９】静電誘導型トランジスタのＩ−Ｖ特性の説明図。
【図１０】静電誘導型トランジスタ及びダイオードのＩ−Ｖ特性の説明図。
【図１１】静電誘導型トランジスタの順バイアスのＩ−Ｖ特性の説明図。
【図１２】静電誘導型トランジスタの順バイアスのＩ−Ｖ特性及びダイオードのＩ−Ｖ特性の説明図。
【符号の説明】
１    スイッチング用パワートランジスタ
２    インダクタ
３    ダイオード
４    静電誘導型トランジスタ
５    負バイアス端子
６    ゲート・ドレイン短絡端子
７    電源（負バイアス）
ＩＬ，ＩＤ    電流
【図１】
2004173433.tif 000003
【図２】
2004173433.tif 000004
【図３】
2004173433.tif 000005
【図４】
2004173433.tif 000006
【図５】
2004173433.tif 000007
【図６】
2004173433.tif 000008
【図７】
2004173433.tif 000009
【図８】
2004173433.tif 000010
【図９】
2004173433.tif 000011
【図１０】
2004173433.tif 000012
【図１１】
2004173433.tif 000013
【図１２】
2004173433.tif 000014