(57)【要約】【課題】電流の立下り特性を改善可能なソレノイド駆動装置を提供することである。【解決手段】ソレノイド駆動装置であって、電源とソレノイドとの間に直列に接続されたスイッチング素子と、カソードがスイッチング素子とソレノイドとの間に接続されるようにソレノイドに対して並列に接続された電流還流用ダイオードと、ソレノイドを流れる電流を検出する電流検出回路と、目標電流と検出電流との差に応じたオンデューティ値及びオフデューティ値を演算して出力するＰＩＤ演算ユニットとを含んでいる。ソレノイド駆動装置は更に、オンデューティ値の入力に応じてＰＷＭデューティ信号を生成し、このＰＷＭデューティ信号によりスイッチング素子をオンオフするＰＷＭデューティ駆動ユニットと、スイッチング素子がオフのとき、オフデューティ値の入力に応じて電源の電圧を逆電圧としてソレノイドに印加可能な逆電圧印加回路を含んでいる。【選択図】        図３
2004311856.tif 000002
【特許請求の範囲】
【請求項１】
ソレノイド駆動装置であって、
電源と、
該電源と前記ソレノイドとの間に直列に接続されたスイッチング素子と、
カソードが前記スイッチング素子と前記ソレノイドとの間に接続されるように前記ソレノイドに対して並列に接続された電流還流用ダイオードと、
前記ソレノイドを流れる電流を検出する電流検出回路と、
目標電流と前記電流検出回路で検出した検出電流との差に応じたオンデューティ値及びオフデューティ値を演算して出力するＰＩＤ演算手段と、
前記オンデューティ値の入力に応じてＰＷＭデューティ信号を生成し、該ＰＷＭデューティ信号を前記スイッチング素子に供給して該スイッチング素子をオンオフするＰＷＭデューティ駆動手段と、
前記スイッチング素子がオフのとき、前記オフデューティ値の入力に応じて前記電源の電圧を逆電圧として前記ソレノイドに印加可能な逆電圧印加手段と、
を具備したことを特徴とするソレノイド駆動装置。
【請求項２】
前記逆電圧印加手段は、前記電源の負極側と前記ソレノイドとのの間に直列に接続された第２スイッチング素子と、カソードが前記電源と前記スイッチング素子との間に接続されるように、前記スイッチング素子及び前記ソレノイドの直列回路に並列に接続された第２電流還流用ダイオードと、前記オフデューティ値の入力に応じて第２ＰＷＭデューティ信号を生成し、該第２ＰＷＭデューティ信号を前記第２スイッチング素子に供給して該第２スイッチング素子をオンオフする第２ＰＷＭデューティ駆動手段とを含んでいる請求項１記載のソレノイド駆動装置。
【請求項３】
前記逆電圧印加手段は、前記電源の負極側と前記ソレノイドとの間に直列に接続された第２スイッチング素子と、カソードが前記電源と前記スイッチング素子との間に接続されるように、前記スイッチング素子及び前記ソレノイドの直列回路に並列に接続された第２電流還流用ダイオードと、前記オンデューティ値及びオフデューティ値の絶対値を算出する絶対値算出手段と、前記オンデューティ値及びオフデューティ値の符号を反転するインバータと、前記絶対値算出手段の出力及び前記インバータの出力が入力されるＮＡＮＤ回路と、前記ＮＡＮＤ回路の出力に応じて前記第２スイッチング素子をオンオフするドライバ回路とを含んでいる請求項１記載のソレノイド駆動装置。
【請求項４】
前記ＰＩＤ演算手段は、目標電流と実電流との差に応じて積分項を算出する積分項算出手段と、実電流が規定値以下になった場合に積分項をゼロにリセットする手段を含んでいる請求項１〜３の何れかに記載のソレノイド駆動装置。
【請求項５】
前記電源は単一電源から構成される請求項１〜４の何れかに記載のソレノイド駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子制御４輪駆動車両等のトルク伝達機構等で使用されるソレノイドの駆動装置に関する。
【０００２】
【従来の技術】
例えば、電子制御４輪駆動車両のトルク伝達機構等では、左右一対のプラネタリギヤセットと、各プラネタリギヤセットに連結されたサンギヤのトルクを可変制御するための一対のブレーキ機構を含んでいる。各ブレーキ機構は、湿式多板ブレーキと、この多板ブレーキを作動する電磁アクチュエータを含んでいる。
【０００３】
電磁アクチュエータは、環状溝を有するコア（ヨーク）と、コアの環状溝中に挿入されたソレノイドと、所定のギャップを持ってコアと対向するように配置されたアーマチュアと、アーマチュアに連結されたピストンとから構成される。
【０００４】
ソレノイドに電流を印加すると、アーマチュアがソレノイドによりコアに引き付けられ推力が発生する。この推力により、アーマチュアと一体に連結されたピストンが多板ブレーキを押し付けることで、ブレーキトルクが発生する。
【０００５】
旋回方向及び操舵力又は操舵角に基づいて左右のソレノイドに流す電流値を制御して、左右の後ろ車軸への出力トルクを可変に制御することができる。
【０００６】
ソレノイドの駆動電流制御方法としては、ＰＩＤ制御器を用いた電流フィードバック制御と、スイッチング素子と電流還流用のダイオードを使用したパルス幅変調（ＰＷＭ）デューティ信号による電流制御の組み合わせが一般的に行われている。この制御方法の場合、ＰＩＤ制御器の出力であるオンデューティ値は０〜１００％の範囲が有効となる。
【０００７】
【特許文献１】
特開２００１−１７８１８６号公報
【０００８】
【特許文献２】
特開２００２−９３６１９号公報
【０００９】
【特許文献３】
特開２００２−２３７４１２号公報
【００１０】
【発明が解決しようとする課題】
しかし、自動車に搭載される制御システムでは、ソレノイド用の電源電圧はバッテリーなどから供給される単一電源電圧が一般的なため、従来のスイッチング素子と電流還流用ダイオードを使用したＰＷＭデューティ信号による電流制御では、目標電流が急激に低下した場合、オンデューティ値を０％まで低下させてデューティ出力をオフにしても、ソレノイドのインダクタンス成分と抵抗成分で決まる時定数で電流の立ち下がりが制約され、応答性が悪いという問題がある。
【００１１】
よって、本発明の目的は、主に電流の立ち下がり特性を改善したソレノイド駆動装置を提供することである。
【００１２】
【課題を解決するための手段】
請求項１記載の発明によると、ソレノイド駆動装置であって、電源と、該電源と前記ソレノイドとの間に直列に接続されたスイッチング素子と、カソードが前記スイッチング素子と前記ソレノイドとの間に接続されるように前記ソレノイドに対して並列に接続された電流還流用ダイオードと、前記ソレノイドを流れる電流を検出する電流検出回路と、目標電流と前記電流検出回路で検出した検出電流との差に応じたオンデューティ値及びオフデューティ値を演算して出力するＰＩＤ演算手段と、前記オンデューティ値の入力に応じてＰＷＭデューティ信号を生成し、該ＰＷＭデューティ信号を前記スイッチング素子に供給して該スイッチング素子をオンオフするＰＷＭデューティ駆動手段と、前記スイッチング素子がオフのとき、前記オフデューティ値の入力に応じて前記電源の電圧を逆電圧として前記ソレノイドに印加可能な逆電圧印加手段と、を具備したことを特徴とするソレノイド駆動装置が提供される。
【００１３】
請求項１のソレノイド駆動装置によると、スイッチング素子がオフのとき、オフデューティ値の入力に応じて電源の電圧を逆電圧としてソレノイドに印加可能な逆電圧印加手段が設けられているので、ソレノイドをオフしたときの電流の立ち下がりを、ソレノイドのインダクタンス成分と抵抗成分で決まる時定数に制約されず必要に応じて急峻にすることができ、応答性の向上が可能となる。
【００１４】
請求項２記載の発明によると、前記逆電圧印加手段が、前記電源の負極側と前記ソレノイドとのの間に直列に接続された第２スイッチング素子と、カソードが前記電源と前記スイッチング素子との間に接続されるように、前記スイッチング素子及び前記ソレノイドの直列回路に並列に接続された第２電流還流用ダイオードと、前記オフデューティ値の入力に応じて第２ＰＷＭデューティ信号を生成し、該第２ＰＷＭデューティ信号を前記第２スイッチング素子に供給して該第２スイッチング素子をオンオフする第２ＰＷＭデューティ駆動手段とを含んでいるソレノイド駆動装置が提供される。
【００１５】
請求項２のソレノイド駆動装置によると、スイッチング素子及び第２スイッチング素子が共にオフすれば、第２電流還流用ダイオード→電源→電流還流用ダイオードのループでソレノイドに電源電圧を逆電圧として印加可能となり、且つ第２スイッチング素子をＰＷＭデューティ駆動することで電源電圧の逆電圧とほぼ０Ｖをソレノイドに交互に印加可能となる。
【００１６】
第２スイッチング素子を駆動するＰＷＭデューティ比を可変にすると、ソレノイドへ印加される平均逆電圧をリニアに可変にすることができ、スイッチング素子オフ時の電流の立ち下がりをソレノイドのインダクタンス成分と抵抗成分で決まる時定数に制約されず必要に応じて急峻にすることができ、応答性向上が可能となる。
【００１７】
請求項３記載の発明によると、前記逆電圧印加手段が、前記電源の負極側と前記ソレノイドとの間に直列に接続された第２スイッチング素子と、カソードが前記電源と前記スイッチング素子との間に接続されるように、前記スイッチング素子及び前記ソレノイドの直列回路に並列に接続された第２電流還流用ダイオードと、前記オンデューティ値及びオフデューティ値の絶対値を算出する絶対値算出手段と、前記オンデューティ値及びオフデューティ値の符号を反転するインバータと、前記絶対値算出手段の出力及び前記インバータの出力が入力されるＮＡＮＤ回路と、前記ＮＡＮＤ回路の出力に応じて前記第２スイッチング素子をオンオフするドライバ回路とを含んでいるソレノイド駆動装置が提供される。
【００１８】
請求項３のソレノイド駆動装置によると、第２ＰＷＭデューティ駆動手段を使用することなく、一つのＰＷＭデューティ信号を切り替えてスイッチング素子及び第２スイッチング素子を駆動することができる。よって、ソレノイド駆動装置を安価に構成することができ、請求項２記載のソレノイド駆動装置と同様な作用効果を達成することができる。
【００１９】
請求項４記載の発明によると、前記ＰＩＤ演算手段が、目標電流と実電流との差に応じて積分項を算出する積分項算出手段と、実電流が規定値以下になった場合に積分項をゼロにリセットする手段を含んでいるソレノイド駆動装置が提供される。
【００２０】
請求項４のソレノイド駆動装置によると、実電流が規定値以下になった場合にＰＩＤ演算手段の積分項を０にリセットすることで、積分項成分が負の値のまま保持されることが回避できる。これにより、次の電流立ち上がり指示に対する遅れを低減することができ、電流立ち上がり特性を改善することが可能となる。
【００２１】
請求項５記載の発明によると、電源が単一電源から構成されるソレノイド駆動装置が提供される。複数電源を有する場合には、ソレノイドオフ時の電流の立ち下がり特性を急峻にすることは比較的容易である。請求５記載のソレノイド駆動装置では、単一電源の場合にもソレノイドオフ時の電流の立ち下がり特性を必要に応じて急峻にすることができ、応答性の向上が可能となる。
【００２２】
【発明の実施の形態】
図１を参照すると、本発明のソレノイド駆動装置を適用可能なフロントエンジン・フロントドライブ（ＦＦ）車ベースの４輪駆動車両の動力伝達装置の概略図が示されている。
【００２３】
図１に示すように、動力伝達系は、車両前方に配置されたエンジン２の動力がトランスミッション４の出力軸４ａから伝達されるフロントデファレンシャル装置６と、このフロントデファレンシャル装置６からの動力がプロペラシャフト８を介して伝達される増速装置（変速装置）１０と、増速装置１０からの動力が伝達されるリヤデファレンシャル装置１２を主に含んでいる。
【００２４】
フロントデファレンシャル装置６は従来周知の構造となっており、トランスミッション４の出力軸４ａからの動力をデフケース６ａ内の複数のギヤ１４と出力軸１６，１８を介して左右の前輪駆動軸２０，２２に伝達することにより、各前輪が駆動される。
【００２５】
リヤデファレンシャル装置１２は、後で説明するように、一対のプラネタリギヤセットと、それぞれ多板ブレーキ機構の締結を制御する一対の電磁アクチュエータを含んでおり、電磁アクチュエータを制御して左右の後輪駆動軸２４，２６に動力を伝達することにより、各後輪が駆動される。
【００２６】
図２は増速装置（変速装置）１０と、増速装置１０の下流側に配置されたリヤデファレンシャル装置１２の断面図を示している。増速装置１０はケーシング２８中に回転可能に取り付けられた入力シャフト３０と、出力シャフト（ハイポイドピニオンシャフト）３２を含んでいる。
【００２７】
増速装置１０は更に、オイルポンプサブアセンブリ３４と、プラネタリキャリアサブアセンブリ３８と、直結クラッチサブアセンブリ４０と、変速ブレーキ４２を含んでいる。
【００２８】
増速装置１０の下流側に設けられたリヤデファレンシャル装置１２は、ハイポイドピニオンシャフト３２の先端に形成されたハイポイドピニオンギヤ４４を有している。
【００２９】
ハイポイドピニオンギヤ４４はハイポイドリングギヤ４８と噛み合っており、ハイポイドリングギヤ４８からの動力は左右に一対設けられたプラネタリギヤセット５０Ａ，５０Ｂのリングギヤに入力される。
【００３０】
プラネタリギヤセット５０Ａ，５０Ｂのサンギヤは左側後ろ車軸２４、右側後ろ車軸２６周りに回転可能に取り付けられている。プラネタリギヤセット５０Ａ，５０Ｂのプラネタリキャリアは、左側後ろ車軸２４、右側後ろ車軸２６に固定されている。プラネタリキャリアに担持されたプラネットギヤがサンギヤ及びリングギヤに噛み合っている。
【００３１】
左右のプラネタリギヤセット５０Ａ，５０Ｂは、サンギヤのトルクを可変制御するために設けられたブレーキ機構５１に連結される。ブレーキ機構５１は、湿式多板ブレーキ５２と、この多板ブレーキ５２を作動する電磁アクチュエータ５６を含んでいる。
【００３２】
湿式多板ブレーキ５２のブレーキプレートはケーシング５４に固定され、ブレーキディスクはプラネタリギヤセット５０Ａ，５０Ｂのサンギヤに固定されている。
【００３３】
電磁アクチュエータ５６は、環状溝を有するリング状コア（ヨーク）５８と、リング状コア５８の環状溝中に挿入された環状ソレノイド６０と、リング状コア５８に所定のギャップを持って対向するリング状アーマチュア６２と、アーマチュア６２に連結された環状ピストン６４とから構成される。
【００３４】
ソレノイド６０に電流を印加すると、アーマチュア６２がソレノイド６０によりコア５８に引き付けられて推力が発生する。この推力により、アーマチュア６２と一体に連結されたピストン６４が多板ブレーキ５２を押し付けることで、ブレーキトルクが発生する。
【００３５】
これにより、プラネタリギヤセット５０Ａ，５０Ｂのサンギヤはそれぞれケーシング５４に対して固定され、ハイポイドピニオンシャフト３２の駆動力はプラネタリギヤセット５０Ａ，５０Ｂのリングギヤ、プラネットギヤ、プラネットキャリアを介して左右の後ろ車軸２４，２６に伝達される。
【００３６】
環状ソレノイド６０に流す電流を制御することにより、入力シャフト３０の駆動力を直結状態で或いは増速装置１０で増速して、左右の後ろ車軸２４，２６に任意に分配することができ、最適な旋回制御を実現することができる。
【００３７】
図３を参照して、本発明第１実施形態のソレノイド駆動回路７０について説明する。７２は図２に示した環状ソレノイド６０等のソレノイドであり、インダクタンス成分７４及び抵抗成分７６を有している。７８はバッテリー等の電源であり、例えば電源電圧は約１２Ｖである。電源７８の負極側は接地されている。
【００３８】
電源７８の正極側とソレノイド７２の間には第１ＦＥＴ（スイッチング素子）８０が直列に接続されている。即ち、第１ＦＥＴ８０のドレーン８０ａが電源７８に接続され、ソース８０ｂがソレノイド７２に接続されている。
【００３９】
電源７８の負極側とソレノイド７２との間に第２ＦＥＴ（スイッチング素子）８２が直列に接続されている。即ち、第２ＦＥＴ８２のソース８２ｂが接地され、ドレーン８２ａがソレノイド７２に接続されている。
【００４０】
ソレノイド７２と第２ＦＥＴ８２の間には電流検出用抵抗８４が直列に接続されている。また、カソードがソレノイド７２と第１ＦＥＴ８０との間に接続されるように、ソレノイド７２、電流検出用抵抗８４及び第２ＦＥＴ８２の直列回路に対して並列に第１電流還流用ダイオード８６が接続されている。
【００４１】
一方、カソードが電源７８の正極側とＦＥＴ８０との間に接続されるように、ソレノイド７２及び電流検出用抵抗８４の直列回路に対して並列に第２電流還流用ダイオード８８が接続されている。
【００４２】
ブロック９０は車両に搭載されたＥＣＵのＣＰＵ内の処理を示している。ソレノイド７２を流れる電流は、電流検出用抵抗８４の両端の電位差として検出され、この検出電位差は電流検出回路９２で増幅されてフィードバックされる。
【００４３】
ブロック９４で算出された目標電流と電流検出回路９２で検出された検出電流（実電流）との差分が差分器９６で取られ、この差分がＰＩＤ演算手段９８に入力される。
【００４４】
ＰＩＤ演算手段９８は入力された差分に基づいて比例項（Ｐ項）、積分項（Ｉ項）及び微分項（Ｄ項）を演算するものであり、正のオンデューティ値及び負のオフデューティ値を出力する。
【００４５】
オンデューティ値はオンデューティ値選択回路１００で選択され、パルス幅変調（ＰＷＭ）タイマ１０２に入力される。ＰＷＭタイマ１０２からは「１」，「０」の２値からなる矩形波のパルス幅変調（ＰＷＭ）デューティ信号が出力される。
【００４６】
このＰＷＭデューティ信号はドライバ回路１０４で増幅されて第１ＦＥＴ８０のゲート８０ｃに供給され、第１ＦＥＴ８０をＰＷＭデューティ信号に応じてオンオフする。ドライバ回路１０４で第１ＦＥＴ８０のゲート８０ｃに印加される電圧は例えば約２４Ｖである。
【００４７】
一方、ＰＩＤ演算手段９８から出力される負のオフデューティ値はオフデューティ値選択回路１０６で選択され、このオフデューティ値と＋１が加算器１１８で加算される。
【００４８】
加算器１１８の出力はＰＷＭタイマ１２０に入力され、ＰＷＭタイマ１２０からは「１」，「０」の２値からなる矩形波のＰＷＭデューティ信号が出力される。
【００４９】
このＰＷＭデューティ信号はドライバ回路１２２で増幅されて第２ＦＥＴ８２のゲート８２ｃに供給され、ＰＷＭデューティ信号に応じて第２ＦＥＴ８２をオンオフ制御する。ドライバ回路１２２で増幅されて第２ＦＥＴ８２のゲート８２ｃに供給される電圧は例えば約１２Ｖである。
【００５０】
電流検出回路９２で検出された検出電流とブロック１２４の０アンペア判断値は０アンペア判断回路１２６に入力され、検出電流（実電流）が０アンペア相当になったか否かが判断される。検出電流が０アンペア判断値以下になったと判断されるとＰＩＤ演算手段９８で演算した積分項を０にリセットする。
【００５１】
本実施形態のソレノイド駆動回路７０では、第１ＦＥＴ８０はノーマルオフであり、第２ＦＥＴ８２はゲート８２ｃに通常ＰＷＭデューティ信号が供給されているため、ノーマルオンである。
【００５２】
以下、図４〜図６を参照して、第１実施形態のソレノイド駆動回路７０の作用について説明する。図４に示すように、第１ＦＥＴ８０及び第２ＦＥＴ８２ともオンの場合には、電源電圧Ｖｂａｔがソレノイド７２の両端に印加されるため、ソレノイド７２にはループ１３０で示される如く電源７８による順方向電流が流れる。
【００５３】
図５に示すように、第２ＦＥＴ８２がオンで第１ＦＥＴ８０がオフになると、Ｐ点の電位は第１電流還流用ダイオード８６の順方向電圧分だけ低下し、−Ｖｄ１「Ｖ」となる。
【００５４】
Ｑ点の電位は第２ＦＥＴ８２がオンであるため、接地電位即ち０Ｖとなり、ソレノイド７２の両端には約−Ｖｄ１「Ｖ」の電圧が印加されることになる。ソレノイド７２と並列に第１電流還流用ダイオード８６が接続されているため、矢印１３２のループで還流電流が流れる。
【００５５】
ソレノイド７２の通常の駆動時には、第２ＦＥＴ８２をフルオンの状態で図４及び図５に示すように第１ＦＥＴ８０をオンオフするため、ＰＷＭタイマ１０２から出力されるＰＷＭデューティ信号のデューティ比に応じてソレノイド７２に駆動電流を流すことができる。
【００５６】
ソレノイド７２に流す電流を急激に減少すると、図６に示すように第１ＦＥＴ８０及び第２ＦＥＴ８２ともオフになる。Ｐ点の電位は第１電流還流用ダイオード８６の順方向電圧分だけ低下し、−Ｖｄ１「Ｖ」となり、Ｑ点の電位はＶｂａｔ＋Ｖｄ２「Ｖ」となる。
【００５７】
第１及び第２電流還流用ダイオード８６，８８の順方向電圧は電源電圧に比べて非常に低いた、ソレノイド７２の両端には電源７８の電圧が逆電圧として印加される。
【００５８】
第１及び第２電流還流用ダイオード８６，８８がソレノイド７２に直列に接続状態となるため、ソレノイド７２にはループ１３４で示すような還流電流が流れる。
【００５９】
第１ＦＥＴ８０がオフの状態で、第２ＦＥＴ８２をＰＷＭデューティ駆動することにより、ソレノイド７２に図５及び図６に示すように０Ｖと電源７８の逆電圧とを交互に印加可能となる。
【００６０】
第２ＦＥＴ８２のゲート８２ｃに供給するＰＷＭデューティ比を変化させることにより、ソレノイド７２へ印加する平均逆電圧をリニアに制御することができ、駆動電流の立ち下がりをソレノイド７２のインダクタンス成分７４と抵抗成分７６で決まる時定数に制約されずに必要に応じて急峻にすることができ、ソレノイド７２の応答性の向上を図ることができる。
【００６１】
図７は矩形波駆動の場合の本発明の駆動波形と従来の駆動波形との比較を示したコンピュータシミュレーションである。電流立ち下がり時の本発明のアンダーシュートを示すために、＋０．５Ｖオフセットした波形を示している。
【００６２】
矩形波１３６は目標電流であり、波形１３８が従来の駆動方法を、波形１４０が本発明の駆動方法をそれぞれ示している。図７から明らかなように、本発明の駆動方法では従来方法に比較して電流の立ち下がりを急峻にすることができ、応答性を改善できることが分かる。
【００６３】
図８は本発明第２実施形態のソレノイド駆動回路７０Ａを示している。上述した第１実施形態と実質的に同一構成部分については同一符号を付し、その説明を省略する。
【００６４】
上述した第１実施形態では、ＰＷＭタイマを２個使用しているため、駆動回路がある程度高価となる。本実施形態は、ＰＷＭタイマを１個のみ使用し、論理回路を付加することにより、一つのＰＷＭデューティ信号を切り替えて第１及び第２ＦＥＴ８０，８２をＰＭＷデューティ駆動するようにしたものである。
【００６５】
ＰＩＤ演算手段９８からは正のオンデューティ値及び負のオフデューティ値が出力される。オンデューティ値及びオフデューティ値の絶対値が絶対値算出回路１４２で算出され、ＰＷＭタイマ１０２に入力される。
【００６６】
また、符号判定回路１４４でオンデューティ値及びオフデューティ値の符号が判定され、正（０を含む）のオンデューティ値の場合には「１」が負のオフデューティ値の場合には「０」が符号判定回路１４４から出力される。
【００６７】
ＡＮＤ回路１４６にはＰＷＭタイマ１０２から出力されるＰＷＭデューティ信号及び符号判定回路１４４からの出力が入力され、ＡＮＤ回路１４６からはオンデューティ値に基づくＰＷＭデューティ信号のみが出力される。
【００６８】
このＰＷＭデューティ信号はドライバ回路１０４で増幅されて第１ＦＥＴ８０のゲート８０ｃに供給され、第１ＦＥＴ８０をオンオフ制御する。
【００６９】
一方、ＰＷＭタイマ１０２から出力されるＰＷＭデューティ信号はＮＡＮＤ回路１５０にも供給される。ＮＡＮＤ回路１５０の他方の入力には符号判定回路１４４の出力をインバータ１４８で反転した信号が入力される。
【００７０】
よって、ＮＡＮＤ回路１５０からはＰＩＤ演算手段９８で出力される負のオフデューティ値に基づくＰＷＭデューティ信号のみが出力される。
【００７１】
ＮＡＮＤ回路１５０から出力されるＰＷＭデューティ信号はドライバ回路１２２で増幅されて第２ＦＥＴ８２のゲート８２ｃに供給され、第２ＦＥＴ８２をオンオフ制御する。
【００７２】
即ち、第２ＦＥＴ８２はＰＩＤ演算手段９８からオンデューティ値が出力される場合にフルオンの状態となり、オフデューティ値の出力の増加に応じて第２ＦＥＴ８２がオフする時間が増加する。
【００７３】
本実施形態の作用は、図４〜図６を参照して説明した第１実施形態の作用と同様であるので、その説明を省略する。
【００７４】
本発明によると、目標電流が減少するとＰＩＤ演算手段９８から負のオンデューティ値がが出てくる。この場合、実電流が０アンペアになったときにＰＩＤ演算手段９８の出力が負の値のままになり、次の電流立ち上がり応答特性を悪化させることがある。
【００７５】
これは、図９に示すように、目標電流が０アンペアで実電流が０アンペアになるときに、ＰＩＤ演算手段９８の積分項（Ｉ項）成分が符号１５６で示すように負の値のまま保持されてしまうためである。図９において、曲線１５２は比例項成分を示し、曲線１５４は積分項成分をそれぞれ示している。
【００７６】
そこで、図１０に示すように、実電流が規定値以下（例えば０．０１アンペア以下）になったらＰＩＤ演算手段９８の積分項を符号１６０で示すように０にリセットすることにより、積分項成分が負の値のまま保持されることが回避できる。これにより、次の電流立ち上がり指示に対する遅れの低減が可能となる。
【００７７】
この積分項のリセット方法を図１１に示すフローチャートを参照して説明する。まず、ステップ１０で目標電流を読み込み、ステップ１１で実電流（検出電流）を読み込む。
【００７８】
次いで、ステップ１２で目標電流と実電流の差分を取り、この差分に基づいて比例項成分と微分項成分を算出する（ステップ１３）。次いで、ステップ１４に進んで実電流が規定値（例えば０．０１アンペア）より大きいか否かを判断する。
【００７９】
実電流が規定値より大きい場合にはステップ１５に進んで目標電流と実電流の差分に基づいて積分項を算出し、大きくない場合にはステップ１６に進んで積分項を０にリセットする。次いで、ステップ１７に進んで比例項と積分項と微分項からなるデューティ値を算出する。
【００８０】
図１２は積分項を０にリセットした場合としない場合の実電流の変化を示している。曲線１６２が積分項を０にリセットした実電流であり、曲線１６４が積分項を０にリセットしない場合の実電流を示している。
【００８１】
図１２から明らかなように、実電流が規定値以下になった場合に積分項を０にリセットすると、次の電流立ち上がり指示に対する遅れを低減可能であることが分かる。
【００８２】
以上説明した本発明のソレノイド駆動装置は一般的なソレノイドの駆動に適用可能であるが、例えば自動車に搭載した電磁アクチュエータの駆動装置のように、バッテリー等の単一電源しか使用できない場合に適用して特にその効果が大きい。
【００８３】
【発明の効果】
請求項１記載の発明によると、スイッチング素子がオフの時、オフデューティ値の入力に応じて電源の電圧を逆電圧としてソレノイドに印加可能な逆電圧印加手段が設けられているので、ソレノイドをオフした時の電流の立ち下がりを、ソレノイドのインダクタンス成分と抵抗成分で決まる時定数に制約されず必要に応じて急峻にすることができ、応答性の向上が可能となる。
【００８４】
請求項２記載の発明によると、第２スイッチング素子を駆動するＰＷＭデューティ比を可変にすると、ソレノイドへ印加される平均逆電圧をリニアに可変にすることができ、ソレノイドオフ時の電流の立ち下がりをソレノイドのインダクタンス成分と抵抗成分で決まる時定数に制約されず必要に応じて急峻にすることができ、応答性の向上が可能となる。
【００８５】
請求項３記載の発明によると、一つのＰＷＭデューティ信号を切り替えてスイッチング素子及び第２スイッチング素子を駆動するので、ソレノイド駆動装置を安価に構成することができ、請求項２記載の発明と同様な作用効果を達成することができる。
【００８６】
請求項４記載の発明によると、実電流が規定値以下になった場合に積分項成分が負の値のまま保持されることを回避でき、これにより、次の電流立ち上がり指示に対する遅れを低減することができ、電流立ち上がり特性を改善することが可能となる。
【００８７】
請求項５記載の発明によると、単一電源の場合にもソレノイドオフ時の電流の立ち下がり特性を必要に応じて急峻にすることができ、応答性の向上を図ることができる。
【図面の簡単な説明】
【図１】４輪駆動車両の動力伝達系を示す概略図である。
【図２】増速装置（変速装置）及びリヤデファレンシャル装置の断面図である。
【図３】本発明第１実施形態のソレノイド駆動装置の回路図である。
【図４】第１及び第２ＦＥＴが共にオンの時の本発明の作用を示す図である。
【図５】第１ＦＥＴがオフで第２ＦＥＴがオンのときの本発明の作用を示す図である。
【図６】第１及び第２ＦＥＴが共にオフのときの本発明の作用を示す図である。
【図７】従来例及び本発明の駆動波形を示すコンピュータシミュレーションである。
【図８】本発明第２実施形態のソレノイド駆動装置の回路図である。
【図９】積分項を０にリセットしない場合の、積分項成分及び比例項成分の変化を示す図である（コンピュータシミュレーション）。
【図１０】積分項を０にリセットする場合の、積分項成分及び比例項成分の変化を示す図である（コンピュータシミュレーション）。
【図１１】積分項を０にリセットする処理のフローチャートである。
【図１２】積分項を０にリセットした場合としない場合の実電流の変化を示す図である（コンピュータシミュレーション）。
【符号の説明】
１０  増速装置（変速装置）
１２  リヤデファレンシャル装置
２４，２６  後ろ車軸
３０  入力シャフト
３２  出力シャフト（ハイポイドピニオンシャフト）
５０Ａ，５０Ｂ  プラネタリギヤセット
５１  ブレーキ機構
５２  湿式多板ブレーキ
５６  電磁アクチュエータ
５８  コア（ヨーク）
６０  環状ソレノイド
６２  アーマチュア
７２  ソレノイド
７４  インダクタンス成分
７６  抵抗成分
７８  電源（バッテリー）
８０  第１ＦＥＴ
８２  第２ＦＥＴ
８４  電流検出用抵抗
８６  第１電流還流用ダイオード
８８  第２電流還流用ダイオード
９８  ＰＩＤ演算手段
１０２，１２０  ＰＷＭタイマ
【図１】
2004311856.tif 000003
【図２】
2004311856.tif 000004
【図３】
2004311856.tif 000005
【図４】
2004311856.tif 000006
【図５】
2004311856.tif 000007
【図６】
2004311856.tif 000008
【図７】
2004311856.tif 000009
【図８】
2004311856.tif 000010
【図９】
2004311856.tif 000011
【図１０】
2004311856.tif 000012
【図１１】
2004311856.tif 000013
【図１２】
2004311856.tif 000014