(57)【要約】    【課題】薄型化、小型化、実装密度の向上が図れ、しかもインダクタなどのパターン精度が向上した電子部品とその製造方法を提供する。    【解決手段】樹脂材料、または樹脂に粉末状の機能材料を混合した複合材料を薄い板状に形成してコア基板１を構成する。コア基板１の表裏面の少なくともいずれかに薄膜形成技術によってパターニングされた薄膜導体２を形成する。薄膜導体２を形成したコア基板１の少なくとも片面にクロスレス層３ａ〜３ｄを重ねる。このクロスレス層は、樹脂被覆金属箔により作製され、樹脂材料、または樹脂に粉末状の機能材料を混合してなる複合材料を金属箔の片面に被覆したものである。クロスレス層３ａ〜３ｄに、金属箔がパターニングされた導体層４ａ〜４ｄを形成する。【選択図】      図１
2004343054.tif 000002
【特許請求の範囲】
【請求項１】
樹脂材料、または樹脂に粉末状の機能材料を混合した複合材料を薄い板状に形成してなるクロスを含むコア基板と、
該コア基板の表裏面の少なくともいずれかに薄膜形成技術によって形成され、かつパターニングされた薄膜導体と、
前記薄膜導体を形成したコア基板の少なくとも片面に重ねられ、樹脂材料、または樹脂に粉末状の機能材料を混合してなる複合材料を金属箔の片面に被覆したクロスレス樹脂被覆金属箔により作製され、前記金属箔がパターニングされたクロスレス層とを含む
ことを特徴とする電子部品。
【請求項２】
請求項１に記載の電子部品において、
前記クロスレス層を複数層重ねてなる
ことを特徴とする電子部品。
【請求項３】
樹脂材料、または樹脂に粉末状の機能材料を混合した複合材料を薄い板状に形成してなるクロスを含むコア基板と、
該コア基板の表裏面の少なくともいずれかに薄膜形成技術によって形成され、かつパターニングされた薄膜導体と、
前記薄膜導体を形成したコア基板の少なくとも片面に重ねられ、樹脂材料、または樹脂に粉末状の機能材料を混合してなる複合材料を金属箔の片面に被覆したクロスレス樹脂被覆金属箔により作製され、前記金属箔がパターニングされたクロスレス層とを含む積層体を有し、
複数の積層体間、および／または積層体と薄膜導体を有するコア基板と金属箔とのいずれかの間にプリプレグを介在させ、積層して熱圧着により一体化してなる
ことを特徴とする電子部品。
【請求項４】
請求項１から３までのいずれかに記載の電子部品において、
前記コア基板および薄膜導体は主としてインダクティブ素子を構成し、
前記クロスレス層および前記金属箔のパターニングにより形成された導体層は主としてコンデンサおよび配線パターンを構成する
ことを特徴とする電子部品。
【請求項５】
請求項１から４までのいずれかに記載の電子部品において、
前記樹脂は、エポキシ樹脂、フェノール樹脂、不飽和ポリエステル樹脂、ビニルエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン（シアネートエステル）樹脂、ポリフェニレンエーテル（オキサイド）樹脂、フマレート樹脂、ポリブタジエン樹脂あるいはビニルベンジル樹脂のうちいずれか１種以上の熱硬化性樹脂か、
または芳香族ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンサルファイド樹脂、ポリエーテルエーテルケトン樹脂、ポリテトラフルオロエチレン樹脂、ポリアリレート樹脂あるいはグラフト樹脂のうちの少なくとも１種以上の熱可塑性樹脂か、
または前記熱硬化性樹脂のうちの少なくとも１種以上と前記熱可塑性樹脂の少なくとも１種以上とを複合させた樹脂からなる
ことを特徴とする電子部品。
【請求項６】
請求項１から４までのいずれかに記載の電子部品において、前記粉末状の機能材料は、
Ｍｎ−Ｍｇ−Ｚｎ系、Ｎｉ−Ｚｎ系あるいはＭｎ−Ｚｎ系のうちのいずれか１種以上からなるフェライト磁性体材料か、
またはカーボニル鉄、鉄−シリコン系合金、鉄−アルミニウム−珪素系合金、鉄−ニッケル系合金あるいはアモルファス系（鉄系、コバルト系）合金のうちのいずれか１種以上からなる強磁性金属磁性材料か、
またはＢａＯ−ＴｉＯ２−Ｎｄ２Ｏ３系、ＢａＯ−ＴｉＯ２−ＳｎＯ２系、
ＰｂＯ−ＣａＯ系、ＴｉＯ２系、ＢａＴｉＯ３系、ＰｂＴｉＯ３系、
ＳｒＴｉＯ３系、ＣａＴｉＯ３系、Ａｌ２Ｏ３系、ＢｉＴｉＯ４系、
ＭｇＴｉＯ３系、（Ｂａ，Ｓｒ）ＴｉＯ３系、Ｂａ（Ｔｉ，Ｚｒ）Ｏ３系、
ＢａＴｉＯ３−ＳｉＯ２系、ＢａＯ−ＳｉＯ２系、ＣａＷＯ４系、
Ｂａ（Ｍｇ，Ｎｂ）Ｏ３系、Ｂａ（Ｍｇ，Ｔａ）Ｏ３系、
Ｂａ（Ｃｏ，Ｍｇ，Ｎｂ）Ｏ３系、Ｂａ（Ｃｏ，Ｍｇ，Ｔａ）Ｏ３系、
Ｍｇ２ＳｉＯ４系、ＺｎＴｉＯ３系、ＳｒＺｒＯ３系、ＺｒＴｉＯ４系、
（Ｚｒ，Ｓｎ）ＴｉＯ４系、ＢａＯ−ＴｉＯ２−Ｓｍ２Ｏ３系、
ＰｂＯ−ＢａＯ−Ｎｄ２Ｏ３−ＴｉＯ２系、
（Ｂｉ２Ｏ３，ＰｂＯ）−ＢａＯ−ＴｉＯ２系、Ｌａ２Ｔｉ２Ｏ７系、
Ｎｄ２Ｔｉ２Ｏ７系、（Ｌｉ，Ｓｍ）ＴｉＯ３系、Ｂａ（Ｚｎ，Ｔａ）Ｏ３系、
Ｂａ（Ｚｎ，Ｎｂ）Ｏ３系あるいはＳｒ（Ｚｎ，Ｎｂ）Ｏ３系のうちのいずれか１種以上からなる誘電体材料か、
または前記フェライト磁性体材料、前記強磁性金属磁性材料あるいは前記誘電体材料のうちの少なくとも２種以上を複合させた機能材料からなる
ことを特徴とする電子部品。
【請求項７】
樹脂材料、または樹脂に粉末状の機能材料を混合してなる複合材料を薄い板状に形成し硬化してコア基板とし、
該コア基板の表裏面の少なくともいずれかに薄膜形成技術により所定のパターンを有する薄膜導体を形成し、
樹脂材料、または樹脂に粉末状の機能材料を混合してなる複合材料を金属箔の片面に被覆したクロスレス樹脂被覆金属箔を、そのクロスレス樹脂被覆面側を前記薄膜導体を形成したコア基板の少なくとも片面に重ねて熱圧着によって一体化し、
前記金属箔をパターニングして所定形状の導体層を得る
ことを特徴とする電子部品の製造方法。
【請求項８】
請求項７に記載の電子部品の製造方法において、
前記クロスレス樹脂被覆金属箔を、既設の層に重ねて熱圧着する工程と、前記金属箔をパターニングして所定形状の導体層を得る工程とを所定回数繰り返す
ことを特徴とする電子部品の製造方法。
【請求項９】
樹脂材料、または樹脂に粉末状の機能材料を混合してなる複合材料を薄い板状に形成し硬化してコア基板とし、
該コア基板の表裏面の少なくともいずれかに薄膜形成技術により所定のパターンを有する薄膜導体を形成し、
樹脂材料、または樹脂に粉末状の機能材料を混合してなる複合材料を金属箔の片面に被覆したクロスレス樹脂被覆金属箔を、前記薄膜導体を形成したコア基板の少なくとも片面に積層して熱圧着によって一体化し、
前記金属箔をパターニングして所定形状の導体層を得、
このようにしてクロスレス樹脂被覆金属箔を一体化しかつ前記導体層を得る工程を１回行うかまたは２回以上繰り返して積層体を得、
複数個の積層体間、および／または積層体と薄膜導体を有するコア基板と金属箔とのいずれかの間にプリプレグを介在させ、積層して熱圧着により一体化する
ことを特徴とする電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、樹脂材料または粉末状の機能材料を樹脂に混合してなる複合材料を用いて積層構造に構成される電子部品とその製造方法に関する。
【背景技術】
【０００２】
薄膜導体を用いて積層電子部品として、特許文献１に開示されたものがある。この積層電子部品は、クロスを有するコア基板の両面にクロスを含まない樹脂シートやクロスを含むプリプレグを重ねて一体化し、その樹脂シートやプリプレグ上に絶縁層を介して導体層を形成しパターニングしたものである。
【０００３】
【特許文献１】特開平５-２６７０６３号公報。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載のように、コア基板にクロスを含まない樹脂シートを用いた場合には、その厚さを６０μｍ以下には作製できないのが実状である。このため、電子部品の薄型化、小型化が困難であり、その電子部品を用いた場合には実装密度の向上に限界があり、特に層数が多くなるとその困難性が顕著になるという問題点がある。
【０００５】
本発明は、上記問題点に鑑み、薄型化、小型化、実装密度の向上が図れ、しかもインダクティブ素子などのパターン精度が向上した電子部品とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
（１）本発明の電子部品は、樹脂材料、または樹脂に粉末状の機能材料を混合した複合材料を薄い板状に形成してなるクロスを含むコア基板と、
該コア基板の表裏面の少なくともいずれかに薄膜形成技術によって形成され、かつパターニングされた薄膜導体と、
前記薄膜導体を形成したコア基板の少なくとも片面に重ねられ、樹脂材料、または樹脂に粉末状の機能材料を混合してなる複合材料を金属箔の片面に被覆したクロスレス樹脂被覆金属箔により作製され、前記金属箔がパターニングされたクロスレス層とを含む
ことを特徴とする。
【０００７】
（２）また、本発明の電子部品は、前記クロスレス層を複数層重ねてなる
ことを特徴とする。
【０００８】
（３）また、本発明の電子部品は、樹脂材料、または樹脂に粉末状の機能材料を混合した複合材料を薄い板状に形成してなるクロスを含むコア基板と、
該コア基板の表裏面の少なくともいずれかに薄膜形成技術によって形成され、かつパターニングされた薄膜導体と、
前記薄膜導体を形成したコア基板の少なくとも片面に重ねられ、樹脂材料、または樹脂に粉末状の機能材料を混合してなる複合材料を金属箔の片面に被覆したクロスレス樹脂被覆金属箔により作製され、前記金属箔がパターニングされたクロスレス層とを含む積層体を有し、
複数の積層体間、および／または積層体と薄膜導体を有するコア基板と金属箔とのいずれかの間にプリプレグを介在させ、積層して熱圧着により一体化してなる
ことを特徴とする。
【０００９】
（４）また、本発明の電子部品は、前記コア基板および薄膜導体は主としてインダクティブ素子を構成し、
前記クロスレス層および前記金属箔のパターニングにより形成された導体層は主としてコンデンサおよび配線パターンを構成する
ことを特徴とする。
【００１０】
（５）また、本発明の電子部品は、前記樹脂は、エポキシ樹脂、フェノール樹脂、不飽和ポリエステル樹脂、ビニルエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン（シアネートエステル）樹脂、ポリフェニレンエーテル（オキサイド）樹脂、フマレート樹脂、ポリブタジエン樹脂あるいはビニルベンジル樹脂のうちいずれか１種以上の熱硬化性樹脂か、
または芳香族ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンサルファイド樹脂、ポリエーテルエーテルケトン樹脂、ポリテトラフルオロエチレン樹脂、ポリアリレート樹脂あるいはグラフト樹脂のうちの少なくとも１種以上の熱可塑性樹脂か、
または前記熱硬化性樹脂のうちの少なくとも１種以上と前記熱可塑性樹脂の少なくとも１種以上とを複合させた樹脂からなる
ことを特徴とする。
【００１１】
（６）また、本発明の電子部品は、前記粉末状の機能材料は、
Ｍｎ−Ｍｇ−Ｚｎ系、Ｎｉ−Ｚｎ系あるいはＭｎ−Ｚｎ系のうちのいずれか１種以上からなるフェライト磁性体材料か、
またはカーボニル鉄、鉄−シリコン系合金、鉄−アルミニウム−珪素系合金、鉄−ニッケル系合金あるいはアモルファス系（鉄系、コバルト系）合金のうちのいずれか１種以上からなる強磁性金属磁性材料か、
またはＢａＯ−ＴｉＯ２−Ｎｄ２Ｏ３系、ＢａＯ−ＴｉＯ２−ＳｎＯ２系、
ＰｂＯ−ＣａＯ系、ＴｉＯ２系、ＢａＴｉＯ３系、ＰｂＴｉＯ３系、
ＳｒＴｉＯ３系、ＣａＴｉＯ３系、Ａｌ２Ｏ３系、ＢｉＴｉＯ４系、
ＭｇＴｉＯ３系、（Ｂａ，Ｓｒ）ＴｉＯ３系、Ｂａ（Ｔｉ，Ｚｒ）Ｏ３系、
ＢａＴｉＯ３−ＳｉＯ２系、ＢａＯ−ＳｉＯ２系、ＣａＷＯ４系、
Ｂａ（Ｍｇ，Ｎｂ）Ｏ３系、Ｂａ（Ｍｇ，Ｔａ）Ｏ３系、
Ｂａ（Ｃｏ，Ｍｇ，Ｎｂ）Ｏ３系、Ｂａ（Ｃｏ，Ｍｇ，Ｔａ）Ｏ３系、
Ｍｇ２ＳｉＯ４系、ＺｎＴｉＯ３系、ＳｒＺｒＯ３系、ＺｒＴｉＯ４系、
（Ｚｒ，Ｓｎ）ＴｉＯ４系、ＢａＯ−ＴｉＯ２−Ｓｍ２Ｏ３系、
ＰｂＯ−ＢａＯ−Ｎｄ２Ｏ３−ＴｉＯ２系、
（Ｂｉ２Ｏ３，ＰｂＯ）−ＢａＯ−ＴｉＯ２系、Ｌａ２Ｔｉ２Ｏ７系、
Ｎｄ２Ｔｉ２Ｏ７系、（Ｌｉ，Ｓｍ）ＴｉＯ３系、Ｂａ（Ｚｎ，Ｔａ）Ｏ３系、
Ｂａ（Ｚｎ，Ｎｂ）Ｏ３系あるいはＳｒ（Ｚｎ，Ｎｂ）Ｏ３系のうちのいずれか１種以上からなる誘電体材料か、
または前記フェライト磁性体材料、前記強磁性金属磁性材料あるいは前記誘電体材料のうちの少なくとも２種以上を複合させた機能材料からなる
ことを特徴とする。
【００１２】
（７）本発明による電子部品の製造方法は、樹脂材料、または樹脂に粉末状の機能材料を混合してなる複合材料を薄い板状に形成し硬化してコア基板とし、
該コア基板の表裏面の少なくともいずれかに薄膜形成技術により所定のパターンを有する薄膜導体を形成し、
樹脂材料、または樹脂に粉末状の機能材料を混合してなる複合材料を金属箔の片面に被覆したクロスレス樹脂被覆金属箔を、そのクロスレス樹脂被覆面側を前記薄膜導体を形成したコア基板の少なくとも片面に重ねて熱圧着によって一体化し、
前記金属箔をパターニングして所定形状の導体層を得る
ことを特徴とする。
【００１３】
（８）また、本発明の電子部品の製造方法は、前記クロスレス樹脂被覆金属箔を、既設の層に重ねて熱圧着する工程と、前記金属箔をパターニングして所定形状の導体層を得る工程とを所定回数繰り返す
ことを特徴とする。
【００１４】
（９）また、本発明の電子部品の製造方法は、樹脂材料、または樹脂に粉末状の機能材料を混合してなる複合材料を薄い板状に形成し硬化してコア基板とし、
該コア基板の表裏面の少なくともいずれかに薄膜形成技術により所定のパターンを有する薄膜導体を形成し、
樹脂材料、または樹脂に粉末状の機能材料を混合してなる複合材料を金属箔の片面に被覆したクロスレス樹脂被覆金属箔を、前記薄膜導体を形成したコア基板の少なくとも片面に積層して熱圧着によって一体化し、
前記金属箔をパターニングして所定形状の導体層を得、
このようにしてクロスレス樹脂被覆金属箔を一体化しかつ前記導体層を得る工程を１回行うかまたは２回以上繰り返して積層体を得、
複数個の積層体間、および／または積層体と薄膜導体を有するコア基板と金属箔とのいずれかの間にプリプレグを介在させ、積層して熱圧着により一体化する
ことを特徴とする。
【発明の効果】
【００１５】
本発明は、コア基板に薄膜導体を用い、これにクロスレス樹脂被覆金属箔を重ねてパターニングして電子部品を構成したので、薄型化、小型化、実装密度の向上が図れ、しかもインダクティブ素子などのパターン精度が向上した電子部品を提供することができる。
【発明を実施するための最良の形態】
【００１６】
図１は本発明による電子部品の一実施の形態を示す断面図である。１はコア基板であり、このコア基板１は、樹脂材料、または樹脂に粉末状の機能材料を混合し含む複合材料を薄い板状に形成してなるガラスクロス等のクロスを含むものである。通常はこの樹脂として熱硬化性樹脂が用いられるが、前記熱可塑性樹脂も用いることができる。２はコア基板１の両面に薄膜形成技術によって形成され、かつパターニングされた薄膜導体である。ここで、薄膜形成技術としては、蒸着法、イオンプレーティング法、イオンビーム法、スパッタリング法、気相成長法等が用いられる。この場合、薄膜導体２としては、銅、銀、ニッケル、錫、亜鉛、アルミニウムなどを用いることができる。このような薄膜導体２はコア基板１の片面に形成してもよい。
【００１７】
３ａ〜３ｄはコア基板１に重ねて熱圧着されるクロスレス層であり、これらのクロスレス層は、樹脂材料、または樹脂に粉末状の機能材料を混合してなる複合材料を金属箔の片面に被覆したクロスレス樹脂被覆金属箔により作製されるものである。４ａ〜４ｄは前記金属箔がパターニングされて形成された導体層である。導体層４ａ〜４ｄとしては、薄膜導体２と同様の材質のものを用いることができるが、中でも銅、ニッケル、アルミニウムを用いることが好ましい。５は前記導体層４ａ、４ｃ間、４ｂ、４ｄ間の接続を行うビアホールである。
【００１８】
図２は図１の電子部品の製造方法を説明する工程図であり、実際には多数の電子部品に相当するシート状の材料の積層、圧着、個々の電子部品への切断により作製されるものであるが、図面では１個分についてのみ示している。
【００１９】
コア基板１は、次のようにして作製することができる。コア基板１として複合材料を用いる場合は、樹脂に機能粉末（磁性体粉末または誘電体粉末）とトルエン等の溶剤を加えて混練してペースト化する。ここで、樹脂としては、前記した各種のもののうちの１種以上を用いることができる。また、これらの樹脂に混合する粉末状の機能材料としては、前記した各種のもののうちの１種以上を用いることができる。
【００２０】
コア基板１の元になるプリプレグの作成は、ガラスクロスに樹脂材料または複合材料や溶剤からなるペーストを塗工し、ガラスクロスを乾燥機に通すことにより溶剤を除去して乾燥（半硬化）し、巻き取りリールに素材を巻き取る。その後、カッタにより所定の寸法ごとに切断して作製する。このようにして作製されたプリプレグの硬化は、例えばビニルベンジル樹脂を複合材料ペーストに用いた場合には２００℃にて２時間行う。
【００２１】
薄膜導体２の形成は、蒸着法、イオンプレーティング法、イオンビーム法、スパッタリング法、気相成長法等の薄膜形成技術を用いてコア基板１の表裏面の少なくともいずれかに行う。
【００２２】
薄膜導体２のパターニング工程は、例えば全体に薄膜導体を形成したコア基板１上にレジストを形成し、その後の導体層のパターンを形成するための露光と、レジストの部分除去と、その除去部分の薄膜エッチングと、レジストの除去の工程によって行う。なお、パターン化のための上記以外の方法として、マスクを通してコア基板上に導体薄膜パターンを形成する方法もある。
【００２３】
コア基板１には必要に応じてインナービアホールを形成する。このインナービアホールの形成工程においては、ドリル、パンチあるいはレーザによりビアホールを開け、その内壁に導体をめっきしてコア基板１の表裏面の薄膜導体２どうしを接続する。なお、このようにビアホールの内壁に導体をめっきする場合、薄膜導体２の膜厚を厚くしないための方策として、薄膜導体２にレジスト塗布等適宜なマスキングを行う。そしてこのレジスト塗布を行った場合は、ビアホールへのめっき後、レジストを剥離する。
【００２４】
薄膜導体２の厚みは５μｍ以下であることが好ましい。薄膜導体２の厚みが５μｍを超えると、薄膜形成に時間がかかりすぎ、製造時間の短縮が困難となるが、５μｍ以下とすることにより、製造時間が長くなることを回避することができる。一方、薄膜導体２の厚みが１μｍ未満では導体抵抗が大きくなってしまうため、Ｑをある程度維持したい場合には、薄膜導体２の厚みは１μｍ以上とすることが好ましい。しかしコンデンサや例えばノイズ除去回路のようなロスを大きくしたい回路等においては、薄膜導体１０の厚みは１μｍ未満でもよく、０．３μｍ以上あればよい。
【００２５】
前述のように作製されたコア基板１に対し、表裏面にクロスレス層３ａ、３ｂをそれぞれ被覆した金属箔４０、４１を、クロスレス層３ａ、３ｂがコア基板１側となるようにして上下に重ね、熱圧着する。クロスレス層３ａ、３ｂあるいは後述のクロスレス層３ｃ、３ｄには前記コア基板１に記載した樹脂を用いることができ、また、複合材料として構成する場合には前記誘電体粉末や磁性体粉末を樹脂に混合して用いることができる。
【００２６】
次に前記金属箔４０、４１にパターニングを施してコンデンサ電極等の導体層４ａ、４ｂのパターンを形成する。このパターニングは、金属箔４０、４１へのレジストの塗工、レジストへの露光とその部分除去、金属箔４０、４１のレジスト除去部分のエッチング、レジストの除去の工程により行うことができる。
【００２７】
このようにしてパターニングされた導体層４ａ、４ｂを有するクレスレス層３ａ、３ｂ上にクロスレス層３ｃ、３ｄを有する金属箔４２、４３を、クロスレス層３ｃ、３ｄがクロスレス層３ａ、３ｂ側になるように重ね、前述と同様に熱圧着とパターニングを行う。
【００２８】
ここで、ビアホール５の形成は次のようして行う。金属箔４２、４３のビアホール５の形成箇所をエッチングにより除去する。そして金属箔の除去により表面が露出したクロスレス層３ｃ、３ｄにレーザーにより導体層４ａ、４ｂに達する穴あけを行う。次にビアホール５の部分を含む全面に無電解めっきを行った後、電気めっきを行う。その後、前記と同様にパターニングを行い、導体層４ｃ、４ｄのパターンを形成する。図示していないが、クロスレス層３ａ、３ｂに対してもビアホールを形成することもある。クロスレス層３ａ〜３ｄの層数は必要に応じて増減される。
【００２９】
このようにして構成される本発明の電子部品において、前記コア基板１の薄膜導体２によって主としてインダクティブ素子（インダクタ、トランス等）を構成することにより、パターン精度が良く、微細パターンで線路長やターン数が多く、Ｌ値の高いものを得ることができる。また、前記クロスレス層３ａ〜３ｄはクロスレス樹脂被覆金属箔を用いているので、例えば５０μｍ以下（好ましくは３０〜４０μｍ）のように薄い層に形成することができるので、高い容量値のものを得ることができる。これにより、薄型化が実現でき、同じ容量値のコンデンサではあれば、電極面積の小型化に寄与できる。さらには、電子部品形状の小型化につながることから、高密度実装が可能となる。特に誘電率の高い粉末を樹脂中に混合することによってさらなる小型化、高密度実装が達成できる。
【００３０】
図３は本発明による電子部品の他の実施の形態を示す断面図、図４はその製造工程を示す図である。本実施の形態は、上述のようにコア基板１、クロスレス層３ａ〜３ｄにより構成された積層体６と、前記とは別のまたは同じ薄膜導体８によるパターンを有するコア基板７と、銅箔等の金属箔４４とを予め準備しておき、これらの間にそれぞれプリプレグ９Ａ、９Ｂを介在させて重ねて同時に熱圧着し、金属箔４４に前述のような方法によってパターニングを施すことにより、電子部品を得るようにしたものである。図３の４ｅはこの金属箔４４をパターニングした導体層を示す。
【００３１】
このようにプリプレグ９Ａ、９Ｂを用いて同時に熱圧着することによって、前記薄型化、小型化、高密度実装の効果があげられる上に、さらにより複雑で素子数の多い電子部品を得ることができる。また、同時に複数の構成要素を熱圧着するので、積層体の表裏に新たな樹脂層や複合材料層を重ねてパターニングすることを繰り返すビルドアップ法により全積層工程を行う場合に比較し、熱履歴数を減少させることができ、工数の減少、価格の低減が図れ、さらに熱を加えることによるクラックやそりの発生あるいは特性の劣化を防止することができる。
【００３２】
このようなプリプレグによる同時熱圧着は、前記積層体６どうしをプリプレグによって同時に熱圧着する際にも適用することができ、この場合にはさらなる薄型化、小型化が可能になると共に、前記熱履歴減少による効果を得ることができる。
【００３３】
本発明を実施する場合、図１または図３に示した積層体に対して全体を貫通するスルーホールを設けて無電解めっき、電解めっきを施すことにより、積層体の表裏面な内部パターンの接続を行う場合もある。また、図示を省略しているが、一般的には、積層体の側面には、スルーホールのめっきと切断により形成された端子電極を設けられる。また、積層体の表面に半導体素子や高容量コンデンサ、抵抗、インダクタ等を搭載する場合もある。
【００３４】
本発明は、コンデンサ、インダクタあるいはＬＣフィルタ、ＬＣＲフィルタもしくは半導体部品と受動部品（回路）とを組み合わせた（すなわち混成集積させた）例えば電圧制御発振器その他の各種モジュールとして実現することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明による電子部品の一実施の形態を示す断面図である。
【図２】図１の電子部品の製造方法の一実施の形態を示す工程図である。
【図３】本発明による電子部品の他の実施の形態を示す断面図である。
【図４】図３の電子部品の製造方法の一実施の形態を示す工程図である。
【符号の説明】
【００３６】
１：コア基板、２：薄膜導体、３ａ〜３ｄ：クロスレス層、４ａ〜４ｄ：導体層、５：ビアホール、６：積層体、７：コア基板、８：薄膜導体、９Ａ、９Ｂ：プリプレグ、４０〜４４：金属箔
【図１】
2004343054.tif 000003
【図２】
2004343054.tif 000004
【図３】
2004343054.tif 000005
【図４】
2004343054.tif 000006