(57)【要約】【課題】基板の周縁部における被着状態の不安定な材料膜の剥離を防ぐことが可能な半導体装置の製造方法を提供する。【解決手段】基板１１の周縁部１１ａをシールテープからなる被覆材１２で覆う工程と、被覆材１２が形成された基板１１上に層間絶縁膜１３を形成する工程と、層間絶縁膜１３が形成された基板１１上から被覆材１２を除去することで、被覆材１２とともに被覆材１２上の層間絶縁膜１３を除去する工程とを有することを特徴とする半導体装置の製造方法である。【選択図】        図１
2004172280.tif 000002
【特許請求の範囲】
【請求項１】
基板の周縁部を被覆材で覆う第１工程と、
前記被覆材が形成された前記基板上に材料膜を形成する第２工程と、
前記材料膜が形成された前記基板上から前記被覆材を除去する第３工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記第２工程と前記第３工程との間に
前記材料膜を研磨する工程を行う
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第３工程では、前記材料膜を研磨するとともに、当該研磨により前記被覆材を除去する
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記材料膜が塗布膜またはめっき膜である
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記被覆材は母材の主面に接着剤が塗布されてなる
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
基板上に材料膜を形成する第１工程と、
前記材料膜が形成された前記基板の周縁部を被覆材で覆う第２工程と、
前記基板の周縁部が前記被覆材で覆われた状態で、前記材料膜を研磨する第３工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項７】
前記被覆材は母材の主面に接着剤が塗布されてなる
ことを特徴とする請求項６記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特に基板上の周縁部を被覆した状態で、材料膜の処理を行う半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の高集積化にともない、配線プロセス技術がますます重要視されてきている。これは半導体素子の微細化によるゲート遅延時間よりも、配線遅延時間の方が大きくなることが顕著になってきたためである。
この配線遅延時間を抑制するためには、配線抵抗の低抵抗化および配線間容量の低減が必要である。そして、これらの課題を改善するためには、銅（Ｃｕ）配線とともに、誘電率の低い絶縁膜（低誘電率膜）を層間絶縁膜に用いた多層配線技術が重要であると考えられる。
【０００３】
低誘電率膜を層間絶縁膜に用いたＣｕ配線の形成方法としては、一般的にダマシン法等の溝配線法が用いられている。
溝配線法によるＣｕ配線の形成方法としては、まず、基板上に低誘電率膜からなる層間絶縁膜を塗布し、この層間絶縁膜に配線溝や接続孔となる溝を形成する。
そして、この溝の内壁を覆うように、バリアメタル膜を形成した後、バリアメタル膜上にＣｕ膜からなるシード層を形成し、電解めっき法により溝を埋め込むようにＣｕ膜をシード層上に形成する。
その後、化学的機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ（ＣＭＰ））法により、層間絶縁膜の表面が露出するまでＣｕ膜およびバリアメタル膜を除去して平坦化し、溝の内部にＣｕ配線を形成する。その後、熱処理を行うことで、Ｃｕの結晶性を安定化させる。
【０００４】
ところで、上述したような溝配線法によるＣｕ配線の形成においては、まず、基板上に層間絶縁膜を塗付する際に、その後の洗浄工程を容易にするため、基板の裏面側には層間絶縁膜が塗付されないように配慮することから、基板の周縁部には層間絶縁膜が塗布されにくいという傾向があった。
また、めっき法によりＣｕ膜を形成する場合にも、層間絶縁膜と同様に、基板の周縁部にはＣｕ膜が形成されにくかった。
したがって、基板の周縁部上では、層間絶縁膜や銅膜の膜厚が薄い、または膜厚がばらつくといった問題が生じており、膜の被着状態が不安定であった。
【０００５】
また、ＣＭＰ法によりＣｕ膜を研磨して平坦化する場合においても、研磨布が基板の周縁部側に押圧され易い傾向があることから、周縁部におけるＣｕ膜の研磨レートが高くなり、周縁部のＣｕ膜の膜厚が薄くなるため、膜の被着状態が不安定となっていた。
【０００６】
そこで、このような基板の周縁部における膜の被着状態が不安定な部分をウェットエッチングにより除去することも試みられており、エッチング除去後の基板の周縁部の検査方法等も提案されている（例えば、特許文献１参照）。
【０００７】
【特許文献１】
特開２００２−１３４５７５号公報
【０００８】
【発明が解決しようとする課題】
しかし、周縁部上の材料膜のみをウェットエッチングにより安定して除去することは困難であった。
このため、基板の周縁部では、層間絶縁膜やＣｕ膜等の材料膜の被着状態が不安定であることにより、これらの材料膜が剥離し易くなり、剥離する際に周縁部よりも内側の配線構造にまで影響を及ぼすという問題が生じていた。
また、このような問題に起因して、Ｃｕ配線構造の歩留りが低下するだけでなく、剥離したＣｕ膜や層間絶縁膜が発塵源となり、汚染を誘発する可能性が高かった。
【０００９】
【課題を解決するための手段】
上記のような課題を解決するために、本発明の半導体装置の第１の製造方法は、基板の周縁部を被覆材で覆う第１工程と、被覆材が形成された基板上に材料膜を形成する第２工程と、材料膜が形成された基板上から被覆材を除去する第３工程とを有することを特徴としている。
【００１０】
このような半導体装置の第１の製造方法によれば、基板の周縁部を被覆材で覆った状態で、基板上に材料膜を形成することから、従来のように、基板の周縁部に被着状態の不安定な材料膜が形成されるのを防ぐことができる。これにより、基板の周縁部上における材料膜の剥離を防ぐことが可能となる。
【００１１】
また、本発明の半導体装置の第２の製造方法は、基板上に材料膜を形成する第１工程と、材料膜が形成された基板の周縁部を被覆材で覆う第２工程と、基板の周縁部が被覆材で覆われた状態で、材料膜を研磨する第３工程とを有することを特徴としている。
【００１２】
このような半導体装置の第２の製造方法によれば、材料膜が形成された基板の周縁部を被覆材で覆った状態で、材料膜を研磨することから、周縁部における材料膜の研磨レートが高くても、被覆材で保護されるため、周縁部上の材料膜が研磨されて剥離するのを防ぐとともに、過剰研磨されて薄くなり、材料膜の被着状態が不安定になることによる材料膜の剥離を防ぐことができる。
【００１３】
【発明の実施の形態】
以下、本発明の半導体装置の製造方法に係わる実施の形態を図面に基づいて詳細に説明する。
（第１実施形態）
本実施形態では、基板上に層間絶縁膜を塗付する例に本発明を適用している。
【００１４】
すなわち、図１（ａ）に示すように、例えばシリコン基板からなる基板１１（半導体ウエハ）の表面に素子形成を行い、導電層を形成した後、基板１１の周縁部１１ａを被覆材１２で覆う。
この被覆材１２は、例えば母材の主面に接着剤が塗布された構成のシールテープであることとし、母材としては耐薬品性を有する、例えばＰＥＴ（Ｐｏｌｙｅｔｈｙｌｅｎｅ  Ｔｅｒｅｐｈｔｈａｌａｔｅ）からなる樹脂材であって、数十μｍ程度の厚さを有するものとする。また、接着面となる主面側には１００℃〜２００℃で剥離可能な熱発泡性の接着剤が塗布されていることとする。
【００１５】
この被覆材１２を図２の上面図に示すように、基板１１の周縁部１１ａ上に貼り付けることとするが、被覆材１２を貼り付ける範囲は、基板１１における半導体素子の理論収率も考慮に入れ、例えば、基板１１の外周から幅２ｍｍ〜４ｍｍの幅とするのが好ましい。
また、この被覆材１２の外周径は基板１１の直径よりも大きい方が、基板１１の周縁部１１ａを十分に被覆することができるため好ましい。
【００１６】
ここでは、シールテープからなる被覆材１２の母材の材質がＰＥＴであることとしたが、本発明はこれに限定されず、ポリエステル系樹脂、アクリル系樹脂、ポリイミド系樹脂、芳香ポリアミド系樹脂を用いることができる。
また、接着剤は熱発泡性樹脂であることとしたが、紫外線照射により粘着性が低くなるような紫外線硬化樹脂により形成してもよい。
なお、本実施形態では被覆材１２としてシールテープを用いることとしたが、本発明はこれに限定されず、基板１１の周縁部１１ａ上にレジストパターンを形成し、被覆材１２として用いてもよい。
【００１７】
次に、図１（ｂ）に示すように、周縁部１１ａを被覆材１２で覆った状態で、被覆材１２を覆うように基板１１上に、例えばスピンコート法により、芳香族炭化水素構造の有機ポリマー等の低誘電率膜からなる層間絶縁膜１３を塗布する。
ここで、層間絶縁膜１３は請求項における材料膜に相当する。
【００１８】
その後、図１（ｃ）に示すように、１００〜２００℃の熱処理を行うことで、被覆材１２（前記図１（ｂ）参照）の接着剤を加熱発泡させて、周縁部１１ａから被覆材１２を剥離して除去する。
この際、被覆材１２上の層間絶縁膜１３もリフトオフにより、被覆材１２とともに除去されるため、周縁部１１ａよりも内側の基板１１上にのみ層間絶縁膜１３が形成される。
【００１９】
なお、被覆材１２の接着剤に紫外線硬化樹脂を用いた場合には、被覆材１２に紫外線照射を行うことにより、接着剤の粘着性を低くして被覆材１２を周縁部１１ａから剥離してもよい。
【００２０】
このような半導体装置の製造方法によれば、基板１１の周縁部１１ａを被覆材１２で覆った状態で、層間絶縁膜１３を塗付することから、従来のように、周縁部１１ａ上に膜の被着状態が不安定な層間絶縁膜１３が形成されることがない。また、被覆材１２を除去することで、周縁部１１ａよりも内側の基板１１上にのみ塗布膜からなる層間絶縁膜１３が残存する。これにより、周縁部１１ａ上に形成される被着状態の不安定な層間絶縁膜１３の剥離を防ぐことができる。
【００２１】
したがって、周縁部１１ａ上の層間絶縁膜１３が剥離する際に、周縁部１１ａよりも内側の配線構造等に及ぼす影響を抑制することができるため、半導体素子の歩留りを向上させることができる。
また、剥離した層間絶縁膜１３が発塵源となり汚染を誘発するのを防ぐことができる。
【００２２】
なお、本実施形態では、層間絶縁膜１３として低誘電率膜を塗付することとしたが、本発明はこれに限定されず、他の絶縁膜であってもよい。また、ここでは基板１１上に層間絶縁膜１３を塗付する例について説明したが、導電膜であってもよい。
ただし、周縁部１１ａ上の膜の被着状態が不安定になり易いスピンコート法等により形成された塗布膜である場合、また、電解めっき法、無電解めっき法により形成されためっき膜である場合には、本発明の効果を顕著に奏することができるため好ましい。
【００２３】
（第２実施形態）
本実施形態では、溝配線法により、低誘電率膜からなる層間絶縁膜をパターンエッチングして配線溝や接続孔等の溝を形成し、溝を埋め込むように層間絶縁膜上にＣｕ膜を形成し、層間絶縁膜の表面が露出するまで、Ｃｕ膜を除去して溝内にＣｕ配線を形成する例について説明する。
なお、第１実施形態と同様の構成には同一の番号を付して説明することとする。
【００２４】
すなわち、図３（ａ）に示すように、例えばシリコン基板からなる基板１１の表面に素子形成を行い、導電層を形成した後、基板１１上に層間絶縁膜１３を形成する。
【００２５】
続いて、層間絶縁膜１３上にレジストパターン（図示省略）を形成し、レジストパターンをマスクに用いて層間絶縁膜１３をパターンエッチングすることで、層間絶縁膜１３に基板１１に達する配線溝または接続孔等の溝１４を形成する。その後、レジストパターンを除去する。
なお、このパターンエッチングにより周縁部１１ａ上の層間絶縁膜１３を除去してもよい。
また、ここでの溝１４は配線溝の底部に接続孔を形成した段差形状であってもよい。
【００２６】
次に、ここでの図示は省略するが、溝１４の内壁を覆うように層間絶縁膜１３上にバリアメタル膜を形成した後、バリアメタル膜上に例えばＣｕ膜からなるシード層を形成する。
【００２７】
続いて、図３（ｂ）に示すように、表面がシード層で覆われた層間絶縁膜１３が形成された基板１１の周縁部１１ａ上を被覆材１２で覆う。
【００２８】
次に、図３（ｃ）に示すように、周縁部１１ａを被覆材１２で覆った状態で、例えば電解めっき法により、シード層で内壁を覆われた溝１４内を埋め込むように、層間絶縁膜１３上に例えばＣｕ膜からなる導電膜１５を形成する。
この際、周縁部１１ａ上は被覆材１２で覆われていることから、周縁部１１ａよりも内側の層間絶縁膜１３上にのみ導電膜１５が形成される。
【００２９】
次に、図３（ｄ）に示すように、ＣＭＰ法により、層間絶縁膜１３の表面が露出するまで、導電膜１５、シード層（図示省略）およびバリアメタル膜（図示省略）を除去して平坦化し、溝１４内に基板１１の導電層に達するＣｕ配線またはＣｕからなるビアを形成する。
その後、このＣｕ配線に１００〜２００℃程度の熱処理を行うことにより結晶性を安定させる際に、被覆材１２（前記図３（ｃ）参照）の接着剤を加熱発泡させて、周縁部１１ａから被覆材１２を剥離して除去する。
【００３０】
このような半導体装置の製造方法によれば、基板１１の周縁部１１ａを被覆材１２が覆った状態で、溝１４を埋め込むように導電膜１５を形成するため、周縁部１１ａよりも内側の基板１１上にのみめっき膜からなる導電膜１５が形成される。よって、従来のように、周縁部１１ａ上に被着状態の不安定な導電膜１５が形成されることがなく、周縁部１１ａ上の導電膜１５の剥離を防ぐことができる。
【００３１】
さらに、周縁部１１ａよりも内側の基板１１上にのみ導電膜１５が形成されることから、ＣＭＰ法による導電膜１５の研磨の際に周縁部１１ａ上の被着状態の不安定な導電膜１５が研磨されて剥離するのを防ぐとともに、過剰研磨されて薄くなり、被着状態がさらに不安定になることによる導電膜１５の剥離を防ぐことができる。
したがって、周縁部１１ａ上の導電膜１５が剥離する際に、周縁部１１ａよりも内側の配線構造に及ぼす影響を抑制することができるため、半導体素子の歩留りを向上させることができる。
また、剥離した導電膜１５が発塵源となり汚染を誘発するのを防ぐことができる。
【００３２】
また、本実施形態によれば、ＣＭＰ法による研磨の際に、周縁部１１ａが被覆材１２で覆われていることにより、導電膜１５の外周側には被覆材１２が形成された状態となるため、被覆材１２が研磨布に押圧され易くなることから、導電膜１５の外周側が過剰研磨されて薄くなり、被着状態が不安定になることによる導電膜１５の剥離を防ぐことができるとともに、均一な膜厚となるように導電膜１５を平坦化することが可能である。
【００３３】
なお、本実施形態では、導電膜１５として電解めっき法によりＣｕ膜を形成することとしたが、Ｃｕ膜以外の導電膜１５であってもよい。ただし、導電膜１５が、周縁部１１ａにおける膜の被着状態が不安定になり易い、電解めっき法、無電解めっき法等により形成されためっき膜である場合には、本発明の効果を顕著に奏することができるため好ましい。
【００３４】
また、本実施形態では、図３（ｄ）を用いて説明したように、ＣＭＰ法による導電膜１５の研磨を行った後、周縁部１１ａから被覆材１２を除去することとしたが、本発明はこれに限定されず、ＣＭＰ法による研磨工程で導電膜１５とともに被覆材１２を除去してもよく、また、ＣＭＰ法による研磨工程の前に熱処理を行うことで、被覆材１２を除去してもよい。
これらの場合においても、本実施形態によれば周縁部１１ａよりも内側にのみ導電膜１５が形成されるため、周縁部１１ａ上の導電膜１５が研磨されることはなく、導電膜１５の剥離を防ぐことは可能である。
【００３５】
（第３実施形態）
本実施形態においても、第２実施形態と同様に溝配線法により、Ｃｕ配線を形成する例について説明する。
なお、第２実施形態と同様の構成には同一の番号を付して説明することとする。
【００３６】
すなわち、図４（ａ）に示すように、基板１１の表面に素子形成を行い、導電層を形成した後、基板１１上に層間絶縁膜１３を形成する。
続いて、層間絶縁膜１３上にレジストパターン（図示省略）を形成し、レジストパターンをマスクに用いて層間絶縁膜１３をパターンエッチングすることで、基板１１に達する溝１４を形成する。その後、レジストパターンを除去する。
【００３７】
続いて、ここでの図示は省略するが、溝１４の内壁を覆うように層間絶縁膜１３上にバリアメタル膜を形成した後、バリアメタル膜上にシード層を形成する。
【００３８】
次に、図４（ｂ）に示すように、例えば電解めっき法により、シード層（図示省略）で内壁を覆われた溝１４内を埋め込むように、層間絶縁膜１３上に導電膜１５を形成する。
【００３９】
次に、図４（ｃ）に示すように、導電膜１５が形成された基板１１の周縁部１１ａ上を被覆材１２で覆う。
ここで、本実施形態における被覆材１２は後工程でＣＭＰ法による研磨の際に、周縁部１１ａ上の導電膜１５の保護膜として機能させることから、薬品に対する耐性の弱いレジストではなくシールテープであることが好ましい。
【００４０】
次に、図４（ｄ）に示すように、ＣＭＰ法により、周縁部１１ａよりも内側の層間絶縁膜１３の表面が露出するまで、導電膜１５、シード層（図示省略）およびバリアメタル膜（図示省略）を除去して平坦化し、溝１４内に基板１１の導電層に達するＣｕ配線またはＣｕからなるビアを形成する。
その後、このＣｕ配線に１００〜２００℃程度の熱処理を行うことにより結晶性を安定させる際に、被覆材１２（前記図４（ｃ）参照）の接着剤を加熱発泡させて、周縁部１１ａから被覆材１２を剥離して除去する。
【００４１】
このような半導体装置の製造方法によれば、導電膜１５が形成された周縁部１１ａ上を被覆材１２で覆った状態で、ＣＭＰ法により、周縁部１１ａよりも内側に形成された層間絶縁膜１３の表面が露出するまで、導電膜１５を除去することから、周縁部１１ａ上の導電膜１５が研磨されて剥離することを防ぐことができるとともに、過剰研磨されて薄くなり、被着状態がさらに不安定になることによる導電膜１５の剥離を防ぐことができる。
したがって、周縁部１１ａ上の導電膜１５が剥離する際に、周縁部１１ａよりも内側の配線構造に及ぼす影響を抑制することができるため、半導体素子の歩留りを向上させることができる。
また、剥離した導電膜１５が発塵源となり汚染を誘発するのを防ぐことができる。
【００４２】
【発明の効果】
以上説明したように、本発明の半導体装置の第１の製造方法によれば、基板の周縁部が被覆材で覆われた状態で、基板上に材料膜を形成することから、従来のように、基板の周縁部に被着状態の不安定な材料膜が形成されることがなく、周縁部上の材料膜の剥離を防ぐことができる。
【００４３】
これにより、周縁部の材料膜の剥離に伴う、周縁部よりも内側の配線構造に及ぼす影響を抑制することができるため、半導体素子の歩留りを向上させることができる。
また、剥離した材料膜が発塵源となり汚染を誘発するのを防ぐことができる。
【００４４】
また、本発明の半導体装置の第２の製造方法によれば、材料膜が形成された基板の周縁部が被覆材で覆われた状態で、材料膜を研磨することから、周縁部上の材料膜が研磨されて剥離するのを防ぐとともに、過剰研磨されて薄くなり、材料膜の被着状態が不安定になることによる材料膜の剥離を防ぐことができる。
これにより、第１の製造方法と同様の効果を奏することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法に係る第１実施形態を説明するための工程断面図である。
【図２】本発明の半導体装置の製造方法に係る第１実施形態を説明するための上面図である。
【図３】本発明の半導体装置の製造方法に係る第２実施形態を説明するための工程断面図である。
【図４】本発明の半導体装置の製造方法に係る第３実施形態を説明するための工程断面図である。
【符号の説明】
１１…基板、１１ａ…周縁部、１２…被覆材、１３…層間絶縁膜、１５…導電膜
【図１】
2004172280.tif 000003
【図２】
2004172280.tif 000004
【図３】
2004172280.tif 000005
【図４】
2004172280.tif 000006