(57)【要約】【課題】安定して動作する信頼性の高いスイッチング回路を得る。【解決手段】スイッチング回路は、負荷を介して入力電源に接続されかつ互いに並列に接続される複数のスイッチング素子と、前記複数のスイッチング素子を異なるタイミングでオン、オフ制御する信号を生成するための制御信号生成回路を備えている。従って、制御信号生成回路によって生成された信号により、異なるタイミングで複数のスイッチング素子をオン、オフ制御することにより、１個当たりのスイッチング素子の電力損失を低下させて信頼性の高いスイッチング回路を得ることができる。【選択図】　　　図３
2004023987.tif 000002
【特許請求の範囲】
【請求項１】
負荷を介して入力電源に接続されかつ互いに並列に接続される複数のスイッチング素子と、前記複数のスイッチング素子を異なるタイミングでオン、オフ制御する信号を生成する制御信号生成回路、を備えることを特徴とするスイッチング回路。
【請求項２】
前記複数のスイッチング素子は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）で構成されていることを特徴とする、請求項１に記載のスイッチング回路。
【請求項３】
前記複数のスイッチング素子は、前記制御信号生成回路出力によって時分割でオン、オフ制御されることを特徴とする、請求項１に記載のスイッチング回路。
【請求項４】
前記制御信号生成回路は、パルス幅変調回路と、該パルス幅変調回路の次段に設けられその出力を複数の信号に分割する信号分配器、を具備することを特徴とする、請求項１に記載のスイッチング回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源回路、インバータ回路、さらにモータドライブ回路等で使用されるスイッチング回路に関する。
【０００２】
【従来の技術】
図１に、従来の一般的なスイッチング回路の構成を、フォーワードコンバータ方式ＤＣ／ＤＣコンバータ回路を例にとって説明する。図１において、１は入力ＤＣ電源、２は電圧変換用のトランスであり、一次巻線ｎ１、リセット巻線ｎ２、二次巻線ｎ３を備えている。３は入力電源１をオン、オフ制御するためのスイッチング素子で、一般にはバイポーラトランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）等で構成されている。４はトランス２のリセット巻線に電流を流すためのダイオード、５、６はそれぞれ出力ダイオード、７は出力電圧平滑用インダクタ、８は出力電圧平滑用コンデンサを示す。このインダクタ７とコンデンサ８は、低周波フィルタを構成する。
【０００３】
９は、出力電圧Ｖｏｕｔを検出しかつこれを一定とするために、スイッチング素子３のオン、オフを制御する信号を形成するＰＷＭ（パルス幅変調）コントロール回路である。このＰＷＭコントロール回路９は、例えば、図示するように、鋸波発振器１０およびこの発振器１０の出力を第１の入力Ｉｎ１とし、本ＤＣ／ＤＣコンバータの出力電圧Ｖｏｕｔを第２の入力Ｉｎ２として、両者の高低を比較するコンパレータ１１で構成されている。
【０００４】
コンパレータ１１において、入力Ｉｎ２よりも入力Ｉｎ１の電圧が高い場合、出力は“Ｈ”となり、スイッチング素子３はオンとなる。スイッチング素子３のオン／オフ動作によって、トランス２の二次側のインダクタ７、コンデンサ８で構成される低周波フィルタに、オン時間を幅とする矩形状の電圧が加えられ、その矩形波電圧の平均値が直流出力電圧となる。なお、ＤＣ／ＤＣコンバータとしての図示の回路の詳細な動作説明は、本発明とは直接関係しないので省略する。
【０００５】
今、図１の回路において、各素子の損失等を無視し、理想的な状態と考えると、出力電圧（Ｖｏｕｔ）は、次の式で表される。
【０００６】
Ｖｏｕｔ＝Ｖｉｎ×Ｄ×Ｎｎ２／Ｎｎ１　　　　　　（１）
ここで、Ｄはスイッチング素子３のオン／オフの時比率であり、Ｄ＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）で示される。（ＴｏｎおよびＴｏｆｆはスイッチングの一周期におけるオン、オフ期間を示す。）また、Ｎｎ１はトランス２の一次巻線ｎ１の巻数、Ｎｎ２はトランス２の二次巻線ｎ２の巻数、電圧Ｖｉｎは電源１の電圧Ｖｄｃを示す。
【０００７】
本回路において、インダクタ７に流れる電流の平均値が出力電流となる。素子の損失等を無視し、理想的な状態と考えると、次式が成り立つ。
【０００８】
Ｖｉｎ×Ｉｉｎ＝Ｖｏｕｔ×Ｉｏｕｔ
ここで、Ｉｉｎは入力電流平均値、Ｉｏｕｔは出力電流平均値を示す。この式を（１）式に入力すると、
【０００９】
Ｉｉｎ＝Ｉｏｕｔ×Ｄ×Ｎｎ２／Ｎｎ１　　　　　　（２）
となる。
【００１０】
また、スイッチング素子３のオン時に流れる電流は、入力電流平均値Ｉｉｎに等しく、これをＩｑａｖｅとし、一方、スイッチング素子３の平均値ではないオン電流をＩｑで表す。
【００１１】
【発明が解決しようとする課題】
上記の式は、スイッチング素子３における電力損失を無視した理想的な状態で成り立つものであるが、実際にはスイッチング素子３はそのオン時において“０”ではない電圧降下を有する。例えば、スイッチング素子３をＦＥＴで構成した場合は、そのオン時においてＲｏｎで示される抵抗成分が存在し、ＩＧＢＴで構成した場合はそのオン時においてＶｓａｔで示される飽和電圧が存在する。
【００１２】
図２Ａは、スイッチング素子３をＩＧＢＴで構成した場合の、図１の回路の点Ｐにおける電圧波形を、図２Ｂは電流波形を、さらに図２Ｃはこのような電圧および電流の結果の、素子３における消費電力を示す。図示するように、実際のスイッチング素子３ではそのオン状態であっても、オン抵抗または飽和電圧が存在するので、素子３において損失電力Ｐｑが存在する。
【００１３】
この損失電力Ｐｑが大きく、スイッチング素子３の絶対最大規格を超えると、素子３は破損する。あるいは、絶対最大規格を超えなくても、使用温度が高い場合には素子３の寿命が著しく短くなる。従って、安定して動作する高い信頼性を有するスイッチング回路を得るためには、スイッチング素子における損失電力Ｐｑの絶対値を下げることが特に必要である。
【００１４】
今、スイッチング素子３がＭＯＳＦＥＴで構成されている場合には、素子３を複数個並列に接続し、各素子を同時にオン、オフ駆動することにより、スイッチング素子１個当たりの損失電力を下げる対策が考えられる。この場合、素子３の損失電力の原因が抵抗分であるため、このような対策により、素子１個あたりの損失電力Ｐｑが減少する。
【００１５】
ＭＯＳＦＥＴの抵抗分は、温度に対して正の特性があり、従ってスイッチング素子を並列接続した場合に各素子間で電流のバランスが悪く特定の素子に多く流れても、素子の温度が上がることで抵抗成分が反対に増加するので、かえって電流が流れ難くなり結果的に各素子間で電流のバランスが取れる。しかしながら、スイッチング素子３がＩＧＢＴの場合、ＭＯＳＦＥＴとは反対に、飽和電圧Ｖｓａｔは温度に対して負の特性を有しているため、バランスの悪い素子を並列接続すると特定の素子に電流が多く流れ、熱暴走の原因となる。従って、このような素子を並列接続することは不可能であった。
【００１６】
従って、スイッチング素子がＭＯＳＦＥＴ、ＩＧＢＴ等どのような素子であっても適用可能で、しかもこのようなスイッチング素子１個当たりの損失電力を低減することが可能なスイッチング回路が求められている。
【００１７】
【課題を解決するための手段】
上記課題を解決するために、本発明のスイッチング回路は、負荷を介して入力電源に接続されかつ互いに並列に接続される複数のスイッチング素子と、前記複数のスイッチング素子を異なるタイミングでオン、オフ制御する信号を生成する制御信号生成回路を備えている。
【００１８】
本スイッチング回路では、各スイッチング素子は異なるタイミングでオン、オフ制御されるので、各素子間のバランスが悪くても特定の素子に電流が多く流れるようなことは無い。従って、例えばＩＧＢＴのように、スイッチングオン時の飽和電圧が負の温度特性を有するような素子であっても、並列接続して１個のスイッチング素子に発生する損失電力を低減することが可能となる。よって、安定して動作する信頼性の高いスイッチング回路を得ることができる。
【００１９】
なお、異なるタイミングでのオン、オフ制御は、時分割制御を含む。また、このような制御信号は、パルス幅変調回路とこのパルス幅変調回路の次段に設けられその出力を複数の信号に分割する信号分配器によって生成することができる。
【００２０】
【発明の実施の形態】
図３は、本発明の一実施形態の回路構成を示す。本回路も、図１の従来例と同様に、フォーワードコンバータ方式ＤＣ／ＤＣコンバータ回路に本発明のスイッチング回路を適用した例を示している。従って、図３において、図１と同じ参照符号を有する構成要素は、同じかまたは類似の構成要素を示し、その重複した説明は省略する。
【００２１】
図３に示す様に、本回路では、トランス２の一次巻線ｎ１の端子Ｐに並列にスイッチング素子３１、３２が接続されている。これらのスイッチング素子は、バイポーラトランジスタ、ＩＧＢＴまたはＭＯＳＦＥＴ、あるいはこれらを混合して使用することができる。あるいは、その他の構造のスイッチング素子を用いても良く、特にその構造には限定されない。
【００２２】
図３において、９１はＰＷＭコントロール回路９の出力を２個に分割するための信号分配器であり、図示の例では、リングカウンタ（ＲＣ）９２と２個のアンド回路９３、９４（ＡＮＤ１およびＡＮＤ２）で構成されている。
【００２３】
以下に、本回路の動作を、図４の波形図を参照して説明する。
【００２４】
図４Ａは、ＰＷＭコントロール回路９の出力波形、即ちＰＷＭパルスの波形を示す。リングカウンタ９２は入力されたＰＷＭパルスの立ち上がりによって、出力Ｒｃｏｕｔ１、Ｒｃｏｕｔ２が交互にＨ／Ｌを繰り返すカウンターである。図４Ｂおよび図４Ｃに、リングカウンタ９２の出力Ｒｃｏｕｔ１、Ｒｃｏｕｔ２における出力波形を示す。
【００２５】
リングカウンタ９２の出力は、別個に、アンド回路９３およびアンド回路９４に入力される。これらのアンド回路９３、９４の他方の入力には、ＰＷＭパルスが導入されている。従って、各アンド回路９３、９４の出力ＳＱ１、ＳＱ２は、図４Ｄ、Ｅに示す様に、ＰＷＭパルスの２倍の周期を有するパルス信号が、異なるタイミングで発生するものとなる。
【００２６】
従って、信号ＳＱ１、ＳＱ２をスイッチング素子３１、３２のゲートに導入することにより、これらスイッチング素子３１、３２は、異なるタイミングでオン、オフ制御されるようになる。図４ＤおよびＥから明らかなように、素子３１、３２を制御する信号ＳＱ１、ＳＱ２の繰り返し周期は、ＰＷＭパルスの繰り返し周期の２倍であるため、個々のスイッチング素子のオン期間は短縮され、その分１個のスイッチング素子当たりの、損失電力の発生も少なくなる。
【００２７】
さらに、個々のスイッチング素子が異なるタイミングでオン、オフ制御されているので、これらの素子が電源に対して並列に接続されていても、特定の素子に電流が集中することは無い。従って、例えば、ＩＧＢＴのように、スイッチングオン時の飽和電圧が負の温度特性を有する素子であっても、並列に接続することが可能である。
【００２８】
上記実施形態では、スイッチング素子を２個並列に接続した例を示したが、勿論２個以上のスイッチング素子の並列接続が可能である。ｎ個のスイッチング素子を並列接続した場合は、リングカウンタ９２としてｎ個の出力を有するものを用い、さらにｎ個のＡＮＤ回路を設けることにより、ＰＷＭコントロール回路９の出力をｎ個のパルスに時分割する。このようにして生成された制御信号をｎ個のスイッチング素子のゲートに導入し、オン、オフ制御する。
【００２９】
また、図３に示す実施形態では、信号分配器９２をハードウエアで実現しているが、これは勿論ソフトウエアで実現しても良い。
【００３０】
【発明の効果】
以上に実施形態を示して説明したように、本発明のスイッチング回路では、複数のスイッチング素子を負荷に対して並列接続すると共に、個々のスイッチング素子を異なるタイミングでオン、オフ制御している。そのため、１個当たりのスイッチング素子に発生する電力損失を複数のスイッチング素子で分散することができ、しかも、例えばＩＧＢＴのように、電力損失の要因となる素子特性（ＩＧＢＴの場合は飽和電圧）が負の温度特性を有する素子であっても、これをスイッチング素子として使用することが出来る。従って、本発明により、スイッチング素子としての選択の幅が広く、かつ信頼性の高いスイッチング回路を得ることが出来る。
【図面の簡単な説明】
【図１】従来のスイッチング回路を示す図。
【図２】図１に示す回路の動作説明のための波形図。
【図３】本発明の一実施形態のスイッチング回路を示す図。
【図４】図３に示す回路の動作説明のための波形図。
【符号の説明】
１…電源
２…トランス
３…スイッチング素子
４、５、６…ダイオード
７…インダクタ
８…コンデンサ
９…ＰＷＭコントロール回路
３１、３２…スイッチング素子
９１…信号分配器
９２…リングカウンタ
９３、９４…ＡＮＤ回路
【図１】
2004023987.tif 000003
【図２】
2004023987.tif 000004
【図３】
2004023987.tif 000005
【図４】
2004023987.tif 000006