(57)【要約】【課題】回路基板の様々な条件を考慮して電源層をモデル化する電源ノイズ解析モデル生成装置を提供することを目的とする。【解決手段】ＣＡＤデータを取得するＣＡＤデータ取得部１１と、ＣＡＤデータを電源ノイズ解析に適したデータに変換するＣＡＤデータ変換処理部１２と、電源ペアを抽出する電源ペア抽出処理部１４と、電源ペア領域をメッシュで分割するメッシュ分割処理部１５と、電源ペア領域上の素子から電源ペア領域上に放射される電磁波の波面である波紋を配置する波紋処理部１６と、電源ペア領域上に複数のノードを配置するノード配置処理部１８と、ノード領域を決定するノード領域決定処理部１９と、ノード間を接続するＬとＲとＣを算出するＬＲＣ決定処理部２０と、電源層モデルを生成する電源層モデル生成処理部２１と、電源ノイズ解析モデルを生成する電源ノイズ解析モデル生成処理部２３とを備えた。【選択図】        図４
2004334654.tif 000002
【特許請求の範囲】
【請求項１】
回路基板における電源層をモデル化する電源ノイズ解析モデル生成装置であって、
基板形状とパターン形状と素子の情報からなるＣＡＤデータを取得するＣＡＤデータ取得部と、
前記ＣＡＤデータを、電源島パターンデータと素子データと引き出しパターンデータとｖｉａパターンデータに変換するＣＡＤデータ変換処理部と、
異なる層に存在する２つの電源島が重なる場合に前記２つの電源島を電源ペアとして抽出する電源ペア抽出処理部と、
基板の平面上のうち前記電源ペアが占める領域である電源ペア領域の上に複数のノードを配置するノード配置処理部と、
前記ノードを囲む領域であるノード領域を決定するノード領域決定処理部と、
前記ノード間をインピーダンスとして表すインピーダンスパラメータを決定するインピーダンスパラメータ決定処理部と、
前記インピーダンスパラメータを用いて前記ノード間を接続し、電源層モデルを生成する電源層モデル生成処理部と、
前記電源層モデルと引き出しパターンデータとｖｉａパターンデータを接続し、電源ノイズ解析モデルを生成する電源ノイズ解析モデル生成処理部と、
を備えてなる電源ノイズ解析モデル生成装置。
【請求項２】
請求項１に記載の電源ノイズ解析モデル生成装置において、
前記電源ペア抽出処理部は、着目した電源ペアに挟まれた空間である電源ペア空間に接するまたは重なる電源ペア空間を持つ他の電源ペアがある場合に、前記着目した電源ペアと前記他の電源ペアをグループとすることを特徴とする電源ノイズ解析モデル生成装置。
【請求項３】
請求項１または請求項２に記載の電源ノイズ解析モデル生成装置において、
さらに、各素子から前記電源ペア領域に放射される電磁波の波面である波紋を前記電源ペア領域の上に配置する波紋処理部を備え、
前記ノード配置処理部は、前記波紋のピッチに基づいてノードを配置することを特徴とする電源ノイズ解析モデル生成装置。
【請求項４】
請求項３に記載の電源ノイズ解析モデル生成装置において、
前記波紋処理部は、グループに属する電源ペアの電源ペア領域へ波紋を広げることを特徴とする電源ノイズ解析モデル生成装置。
【請求項５】
請求項３または請求項４に記載の電源ノイズ解析モデル生成装置において、
さらに、前記波紋の外形座標を探索し、該外形座標を用いて波紋の表示を行う波紋表示処理部を備えることを特徴とする電源ノイズ解析モデル生成装置。
【請求項６】
回路基板における電源層をモデル化する電源ノイズ解析モデル生成装置であって、
前記回路基板を示すデータから層方向に重なる異なる２つの電源層を電源ペアとして抽出する電源ペア抽出処理部と、
前記抽出された電源ペアを用いて電源ノイズ解析モデルを生成する電源ノイズ解析モデル生成処理部と、
を備えてなる電源ノイズ解析モデル生成装置。
【請求項７】
回路基板における電源層をモデル化する電源ノイズ解析モデル生成方法であって、
基板形状とパターン形状と素子の情報からなるＣＡＤデータを取得するステップと、
前記ＣＡＤデータを、電源島パターンデータと素子データと引き出しパターンデータとｖｉａパターンデータに変換するステップと、
異なる層に存在する２つの電源島が重なる場合に前記２つの電源島を電源ペアとして抽出するステップと、
基板の平面上のうち前記電源ペアが占める領域である電源ペア領域の上に複数のノードを配置するステップと、
前記ノードを囲む領域であるノード領域を決定するステップと、
前記ノード間をインピーダンスとして表すインピーダンスパラメータを決定するステップと、
前記インピーダンスパラメータを用いて前記ノード間を接続し、電源層モデルを生成するステップと、
前記電源層モデルと前記引き出しパターンデータと前記ｖｉａパターンデータを接続し、電源ノイズ解析モデルを生成するステップと、
を備えてなる電源ノイズ解析モデル生成方法。
【請求項８】
回路基板における電源層をモデル化する電源ノイズ解析モデル生成方法であって、
前記回路基板を示すデータから層方向に重なる異なる２つの電源層を電源ペアとして抽出する電源ペア抽出するステップと、
前記抽出された電源ペアを用いて電源ノイズ解析モデルを生成するステップと、
を備えてなる電源ノイズ解析モデル生成方法。
【請求項９】
回路基板における電源層のモデル化をコンピュータに実行させるために、コンピュータにより読取可能な媒体に記憶された電源ノイズ解析モデル生成プログラムであって、
基板形状とパターン形状と素子の情報からなるＣＡＤデータを取得するステップと、
前記ＣＡＤデータを、電源島パターンデータと素子データと引き出しパターンデータとｖｉａパターンデータに変換するステップと、
異なる層に存在する２つの電源島が重なる場合に前記２つの電源島を電源ペアとして抽出するステップと、
基板の平面上のうち前記電源ペアが占める領域である電源ペア領域の上に複数のノードを配置するステップと、
前記ノードを囲む領域であるノード領域を決定するステップと、
前記ノード間をインピーダンスとして表すインピーダンスパラメータを決定するステップと、
前記インピーダンスパラメータを用いて前記ノード間を接続し、電源層モデルを生成するステップと、
前記電源層モデルと前記引き出しパターンデータと前記ｖｉａパターンデータを接続し、電源ノイズ解析モデルを生成するステップと、
をコンピュータに実行させることを特徴とする電源ノイズ解析モデル生成プログラム。
【請求項１０】
回路基板における電源層のモデル化をコンピュータに実行させるために、コンピュータにより読取可能な媒体に記憶された電源ノイズ解析モデル生成プログラムであって、
前記回路基板を示すデータから層方向に重なる異なる２つの電源層を電源ペアとして抽出する電源ペア抽出するステップと、
前記抽出された電源ペアを用いて電源ノイズ解析モデルを生成するステップと、
をコンピュータに実行させることを特徴とする電源ノイズ解析モデル生成プログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、回路基板に生じる電源ノイズを解析するために電源層をモデル化する電源ノイズ解析モデル生成装置、電源ノイズ解析モデル生成方法、電源ノイズ解析モデル生成プログラムに関するものである。
【０００２】
【従来の技術】
近年、回路設計において、回路に搭載される素子の高密度化により、回路基板の単位面積当たりの電源電流密度が著しく増加する傾向となっている。また、回路の動作周波数の高速化により、電源電流に含まれる周波数成分も高周波への方向に移行している。このような状況から、従来問題とならなかった電源ノイズに起因する障害が増加している。従来、電源ノイズを解析する手段としては、回路基板全体をモデル化することにより、回路シミュレータを使用してノイズ量の計算を行っていた。回路シミュレータの代表的なものには、例えばＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ  Ｐｒｏｇｒａｍ  ｗｉｔｈ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｅｍｐｈａｓｉｓ）がある。
【０００３】
また、回路基板をモデル化する方法として、回路基板を均一メッシュに分割してモデル化せず、ドーナツ状にモデル化することにより、シミュレーション速度の低下を防ぐ方法がある（例えば、特許文献１参照）。
【０００４】
特開２０００−２７５２号公報（第６−１０頁、図１）
【０００５】
【発明が解決しようとする課題】
従来は、回路基板全体を均一メッシュに分割してモデル化を行っていたため、回路基板に搭載される素子の実装密度の偏りや電源分割などの条件がある場合は、それらの条件がモデルに考慮されていなかった。従って、この均一モデルでは、精度の高い電源ノイズ解析が行うことができなかった。
【０００６】
本発明は上述した課題に鑑みてなされたものであり、実際の回路基板の動作に近い正確な電源ノイズ解析を行うために、回路基板の様々な条件を考慮して電源層をモデル化する電源ノイズ解析モデル生成装置、電源ノイズ解析モデル生成方法、電源ノイズ解析モデル生成プログラムを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上述した課題を解決するために、本発明は、回路基板における電源層をモデル化する電源ノイズ解析モデル生成装置であって、基板形状とパターン形状と素子の情報からなるＣＡＤデータを取得するＣＡＤデータ取得部と、前記ＣＡＤデータを、電源島パターンデータと素子データと引き出しパターンデータとｖｉａパターンデータに変換するＣＡＤデータ変換処理部と、異なる層に存在する２つの電源島が重なる場合に前記２つの電源島を電源ペアとして抽出する電源ペア抽出処理部と、基板の平面上のうち前記電源ペアが占める領域である電源ペア領域の上に複数のノードを配置するノード配置処理部と、前記ノードを囲む領域であるノード領域を決定するノード領域決定処理部と、前記ノード間をインピーダンスとして表すインピーダンスパラメータを決定するインピーダンスパラメータ決定処理部と、前記インピーダンスパラメータを用いて前記ノード間を接続し、電源層モデルを生成する電源層モデル生成処理部と、前記電源層モデルと引き出しパターンデータとｖｉａパターンデータを接続し、電源ノイズ解析モデルを生成する電源ノイズ解析モデル生成処理部とを備えてなるものである。
【０００８】
このような構成によれば、異なる電源層に存在する２つの電源島を用いて構成される電源ペアを元に、電界、磁界の影響を考慮した電源ノイズ解析モデルを生成することにより、回路基板を製造する前に、実際の回路基板の動作に近い高精度な電源ノイズ解析を行うことができる。なお、本実施の形態におけるインピーダンスパラメータ決定処理部は、ＬＲＣ決定処理部２０のことである。
【０００９】
また、本発明に係る電源ノイズ解析モデル生成装置において、前記インピーダンスパラメータは、ＬとＲとＣであることを特徴とすることができ、このような構成によれば、電源層の影響を回路シミュレータで利用可能なモデルとして表すことができる。
【００１０】
また、本発明に係る電源ノイズ解析モデル生成装置において、前記電源ペア抽出処理部は、着目した電源ペアに挟まれた空間である電源ペア空間に接するまたは重なる電源ペア空間を持つ他の電源ペアがある場合に、前記着目した電源ペアと前記他の電源ペアをグループとすることを特徴とするものである。
【００１１】
このような構成によれば、互いに電界、磁界の影響がある電源ペアをグループ化することにより、電源ノイズ解析の精度を向上させることができる。
【００１２】
また、本発明に係る電源ノイズ解析モデル生成装置において、さらに、各素子から前記電源ペア領域に放射される電磁波の波面である波紋を前記電源ペア領域の上に配置する波紋処理部を備え、前記ノード配置処理部は、前記波紋のピッチに基づいてノードを配置することを特徴とするものである。
【００１３】
このような構成によれば、電磁波の影響を考慮したモデルを生成することができ、電源ノイズ解析の精度を向上させることができる。
【００１４】
また、本発明に係る電源ノイズ解析モデル生成装置において、前記波紋処理部は、前記電源ペア領域の上に搭載される素子の立ち上がり時間または立ち下がり時間と、前記素子の最大動作周波数と、波紋の領域の面積とを用いて波紋の間隔を算出することを特徴とすることができ、このような構成によれば、電磁波の波面を、高速に精度良く算出することができる。
【００１５】
また、本発明に係る電源ノイズ解析モデル生成装置において、前記波紋処理部は、グループに属する電源ペアの電源ペア領域へ波紋を広げることを特徴とするものである。
【００１６】
このような構成によれば、複数の電源ペアが互いに及ぼす影響を考慮することにより、電源ノイズ解析の精度を向上させることができる。
【００１７】
また、本発明に係る電源ノイズ解析モデル生成装置において、さらに、前記波紋の外形座標を探索し、該外形座標を用いて波紋の表示を行う波紋表示処理部を備えることを特徴とするものである。
【００１８】
このような構成によれば、波紋を図形として表示する場合に、波紋外形の座標を求め、まとめて描画することにより、描画時間短縮を図ることができる。
【００１９】
また、本発明に係る電源ノイズ解析モデル生成装置において、さらに、搭載される素子のうち動作周波数の高い素子の波長に基づくメッシュを用いて、前記電源ペア領域を分割するメッシュ分割処理部を備えたことを特徴とするものである。
【００２０】
このような構成によれば、電源ペア領域を最適なメッシュで分割することにより、電源ノイズ解析を高速に行うことができる。
【００２１】
また、本発明に係る電源ノイズ解析モデル生成装置において、さらに、基板上の座標とアドレスが対応するテーブルに、前記メッシュ毎の情報を格納する内部データ格納部を備えたことを特徴とするものである。
【００２２】
このような構成によれば、電源層モデルに必要なデータを効率よく格納することができる。
【００２３】
また、本発明に係る電源ノイズ解析モデル生成装置において、前記メッシュ毎の情報は、素子から当該メッシュまでの波紋の数を表す波紋レベルと、当該メッシュにおけるノードの有無と、当該メッシュが属するノード領域を表すノード領域識別子の少なくともいずれか１つを含むことを特徴とするものである。
【００２４】
このような構成によれば、座標に対応づけてメッシュ毎の情報を格納することにより、波紋とノードとノード領域を容易に探索することができる。
【００２５】
また、本発明に係る電源ノイズ解析モデル生成装置において、前記ノード領域決定処理部は、着目したノードを中心とする所定の半径の扇形において、前記着目したノードに最も近いノードを近傍ノードとし、前記着目したノードの周りに前記扇形を回転させて近傍ノードを探索することを特徴とすることができ、このような構成によれば、ノード領域を決定するために用いる近傍ノードを、効率よく検索することができる。
【００２６】
また、本発明に係る電源ノイズ解析モデル生成装置において、前記ノード領域決定処理部は、前記着目したノードと前記近傍ノードの間の垂直２等分線を１辺とし、且つ前記近傍ノードを含む正方形を電源ペア領域から削除することにより、前記着目したノードのノード領域の辺を決定し、前記着目したノードに近い順に全ての近傍ノードに対するノード領域の辺を決定することにより、前記着目したノードのノード領域を決定することを特徴とすることができ、このような構成によれば、不規則に並んだノードのノード領域を効率よく決定することができる。
【００２７】
また、本発明に係る電源ノイズ解析モデル生成装置において、前記インピーダンスパラメータ決定処理部は、ノード間の距離に基づいてＬとＲを決定し、ノード領域面積と電源層間距離を用いてＣを決定し、前記電源層モデル生成処理部は、ＬとＲを電源ペア上面の上のノード間と、電源ペア下面の上のノード間に配置し、Ｃを電源ペア上面と電源ペア下面の同じ位置のノード間に配置することを特徴とすることができ、このような構成によれば、電源層を回路シミュレーションに適したモデルとして表すことができる。
【００２８】
また、本発明に係る電源ノイズ解析モデル生成装置において、前記電源ノイズ解析モデルを格納する電源ノイズ解析モデル格納部をさらに備えることを特徴とすることができ、このような構成によれば、電源ノイズ解析モデル格納部に格納された電源ノイズ解析モデルを用いて、回路シミュレータは電源ノイズの解析を行うことができる。
【００２９】
また、本発明に係る電源ノイズ解析モデル生成装置において、前記電源ノイズ解析モデル生成処理部は、さらに前記電源ノイズ解析モデルに前記素子データを接続した全回路モデルを生成し、前記電源ノイズ解析モデル格納部へ全回路モデルを格納することを特徴とすることができ、このような構成によれば、電源ノイズ解析モデル格納部に格納された全回路モデルを用いて、回路シミュレータは電源ノイズ解析を考慮した全回路のシミュレーションを行うことができる。
【００３０】
また、本発明は、回路基板における電源層をモデル化する電源ノイズ解析モデル生成装置であって、前記回路基板を示すデータから層方向に重なる異なる２つの電源層を電源ペアとして抽出する電源ペア抽出処理部と、前記抽出された電源ペアを用いて電源ノイズ解析モデルを生成する電源ノイズ解析モデル生成処理部とを備えてなるものである。
【００３１】
また、本発明は、回路基板における電源層をモデル化する電源ノイズ解析モデル生成方法であって、基板形状とパターン形状と素子の情報からなるＣＡＤデータを取得するステップと、前記ＣＡＤデータを、電源島パターンデータと素子データと引き出しパターンデータとｖｉａパターンデータに変換するステップと、異なる層に存在する２つの電源島が重なる場合に前記２つの電源島を電源ペアとして抽出するステップと、基板の平面上のうち前記電源ペアが占める領域である電源ペア領域の上に複数のノードを配置するステップと、前記ノードを囲む領域であるノード領域を決定するステップと、前記ノード間をインピーダンスとして表すインピーダンスパラメータを決定するステップと、前記インピーダンスパラメータを用いて前記ノード間を接続し、電源層モデルを生成するステップと、前記電源層モデルと前記引き出しパターンデータと前記ｖｉａパターンデータを接続し、電源ノイズ解析モデルを生成するステップとを備えてなるものである。
【００３２】
このような構成によれば、異なる電源層に存在する２つの電源島を用いて構成される電源ペアを元に、電界、磁界の影響を考慮した電源ノイズ解析モデルを生成することにより、回路基板を製造する前に、実際の回路基板の動作に近い高精度な電源ノイズ解析を行うことができる。
【００３３】
本発明に係る電源ノイズ解析モデル生成方法において、前記インピーダンスパラメータは、ＬとＲとＣであることを特徴とすることができ、電源層の影響を回路シミュレータで利用可能なモデルとして表すことができる。
【００３４】
また、本発明に係る電源ノイズ解析モデル生成方法において、前記電源ペアを抽出するステップは、着目した電源ペアに挟まれた空間である電源ペア空間に接するまたは重なる電源ペア空間を持つ他の電源ペアがある場合に、前記着目した電源ペアと前記他の電源ペアをグループとすることを特徴とすることができ、互いに電界、磁界の影響がある電源ペアをグループ化することにより、電源ノイズ解析の精度を向上させることができる。
【００３５】
また、本発明に係る電源ノイズ解析モデル生成方法において、さらに、各素子から前記電源ペア領域に放射される電磁波の波面である波紋を電源ペア領域の上に配置するステップを備え、前記ノードを配置するステップは、前記波紋のピッチに基づいてノードを配置することを特徴とすることができ、電磁波の影響を考慮したモデルを生成することができ、電源ノイズ解析の精度を向上させることができる。
【００３６】
また、本発明に係る電源ノイズ解析モデル生成方法において、前記波紋を配置するステップは、電源ペア領域の上に搭載される素子の立ち上がり時間または立ち下がり時間と、前記素子の最大動作周波数と、波紋の領域の面積とを用いて波紋を算出することを特徴とすることができ、電磁波の波面を、高速に精度良く算出することができる。
【００３７】
また、本発明に係る電源ノイズ解析モデル生成方法において、前記波紋を配置するステップは、グループに属する電源ペアの電源ペア領域へ波紋を広げることを特徴とすることができ、複数の電源ペアが互いに及ぼす影響を考慮することにより、電源ノイズ解析の精度を向上させることができる。
【００３８】
また、本発明に係る電源ノイズ解析モデル生成方法において、さらに、前記波紋の外形座標を探索し、該外形座標を用いて波紋の表示を行うステップを備えることを特徴とすることができ、波紋を図形として表示する場合に、波紋外形の座標を求め、まとめて描画することにより、描画時間短縮を図ることができる。
【００３９】
また、本発明に係る電源ノイズ解析モデル生成方法において、さらに、搭載される素子のうち動作周波数の高い素子の波長に基づくメッシュを用いて、前記電源ペア領域を分割するステップを備えることを特徴とすることができ、電源ペア領域を最適なメッシュで分割することにより、電源ノイズ解析を高速に行うことができる。
【００４０】
また、本発明に係る電源ノイズ解析モデル生成方法において、さらに、基板上の座標とアドレスが対応するテーブルに、前記メッシュ毎の情報を格納するステップを備えたことを特徴とすることができ、電源層モデルに必要なデータを効率よく格納することができる。
【００４１】
また、本発明に係る電源ノイズ解析モデル生成方法において、前記メッシュ毎の情報は、素子から当該メッシュまでの波紋の数を表す波紋レベルと、当該メッシュにおけるノードの有無と、当該メッシュが属するノード領域を表すノード領域識別子の少なくともいずれか１つを含むことを特徴とすることができ、座標に対応づけてメッシュ毎の情報を格納することにより、波紋とノードとノード領域を容易に探索することができる。
【００４２】
また、本発明は、回路基板における電源層をモデル化する電源ノイズ解析モデル生成方法であって、前記回路基板を示すデータから層方向に重なる異なる２つの電源層を電源ペアとして抽出する電源ペア抽出するステップと、前記抽出された電源ペアを用いて電源ノイズ解析モデルを生成するステップとを備えてなるものである。
【００４３】
また、本発明は、回路基板における電源層のモデル化をコンピュータに実行させるために、コンピュータにより読取可能な媒体に記憶された電源ノイズ解析モデル生成プログラムであって、基板形状とパターン形状と素子の情報からなるＣＡＤデータを取得するステップと、前記ＣＡＤデータを、電源島パターンデータと素子データと引き出しパターンデータとｖｉａパターンデータに変換するステップと、異なる層に存在する２つの電源島が重なる場合に前記２つの電源島を電源ペアとして抽出するステップと、基板の平面上のうち前記電源ペアが占める領域である電源ペア領域の上に複数のノードを配置するステップと、前記ノードを囲む領域であるノード領域を決定するステップと、前記ノード間をインピーダンスとして表すインピーダンスパラメータを決定するステップと、前記インピーダンスパラメータを用いて前記ノード間を接続し、電源層モデルを生成するステップと、前記電源層モデルと前記引き出しパターンデータと前記ｖｉａパターンデータを接続し、電源ノイズ解析モデルを生成するステップとをコンピュータに実行させることを特徴とするものである。
【００４４】
このような構成によれば、異なる電源層に存在する２つの電源島を用いて構成される電源ペアを元に、電界、磁界の影響を考慮した電源ノイズ解析モデルを生成することにより、回路基板を製造する前に、実際の回路基板の動作に近い高精度な電源ノイズ解析を行うことができる。
【００４５】
ここで、前記インピーダンスパラメータは、ＬとＲとＣであることを特徴とすることができる。また、本発明に係る電源ノイズ解析モデル生成プログラムにおいて、前記電源ペアを抽出するステップは、着目した電源ペアに挟まれた空間である電源ペア空間に接するまたは重なる電源ペア空間を持つ他の電源ペアがある場合に、前記着目した電源ペアと前記他の電源ペアをグループとすることを特徴とすることができる。
【００４６】
また、本発明に係る電源ノイズ解析モデル生成プログラムにおいて、さらに、各素子から前記電源ペア領域に放射される電磁波の波面である波紋を電源ペア領域の上に配置することをコンピュータに実行させるステップを備え、前記ノードを配置するステップは、前記波紋のピッチに基づいてノードを配置することを特徴とすることができる。
【００４７】
また、本発明に係る電源ノイズ解析モデル生成プログラムにおいて、前記波紋を配置するステップは、電源ペア領域の上に搭載される素子の立ち上がり時間または立ち下がり時間と、前記素子の最大動作周波数と、波紋の領域の面積とを用いて波紋を算出することを特徴とすることができる。また、本発明に係る電源ノイズ解析モデル生成プログラムにおいて、前記波紋を配置するステップは、グループに属する電源ペアの電源ペア領域へ波紋を広げることを特徴とすることができる。
【００４８】
また、本発明に係る電源ノイズ解析モデル生成プログラムにおいて、さらに、前記波紋の外形座標を探索し、該外形座標を用いて波紋の表示を行うことをコンピュータに実行させるステップを備えることを特徴とすることができる。
また、本発明に係る電源ノイズ解析モデル生成プログラムにおいて、さらに、搭載される素子のうち動作周波数の高い素子の波長に基づくメッシュを用いて、前記電源ペア領域を分割することをコンピュータに実行させるステップを備えたことを特徴とすることができる。
【００４９】
また、本発明に係る電源ノイズ解析モデル生成プログラムにおいて、さらに、基板上の座標とアドレスが対応するテーブルに、前記メッシュ毎の情報を格納することをコンピュータに実行させるステップを備えたことを特徴とすることができる。
また、本発明に係る電源ノイズ解析モデル生成プログラムにおいて、前記メッシュ毎の情報は、素子から当該メッシュまでの波紋の数を表す波紋レベルと、当該メッシュにおけるノードの有無と、当該メッシュが属するノード領域を表すノード領域識別子の少なくともいずれか１つを含むことを特徴とすることができる。
【００５０】
また、本発明は、回路基板における電源層のモデル化をコンピュータに実行させるために、コンピュータにより読取可能な媒体に記憶された電源ノイズ解析モデル生成プログラムであって、前記回路基板を示すデータから層方向に重なる異なる２つの電源層を電源ペアとして抽出する電源ペア抽出するステップと、前記抽出された電源ペアを用いて電源ノイズ解析モデルを生成するステップとをコンピュータに実行させることを特徴とするものである。
【００５１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。まず、回路設計システムの構成について説明する。図１は、回路設計システムの構成例を示すブロック図である。ＣＡＤ１は、回路基板の設計を行うためのツールであり、基板形状、パターン形状、素子の情報からなるＣＡＤデータを生成する。本発明の電源ノイズ解析モデル生成装置２は、ＣＡＤ１により生成されたＣＡＤデータを用いて、回路シミュレータが利用可能な電源ノイズ解析モデルを生成する。回路シミュレータ３は、電源ノイズ解析モデル生成装置２により生成された電源ノイズ解析モデルを用いて回路シミュレーションを行う。
【００５２】
次に、回路設計システムによる設計、モデル化、シミュレーションの対象となる回路基板について説明する。図２は、本実施の形態における電源ノイズ解析モデル生成装置がモデル化の対象とする回路基板の構成例を示す図である。ここでは簡単のため３層で構成される基板を例に挙げる。図２（ａ）は、回路基板の各層を基板上方から見たそれぞれの平面図である。また、図２（ｂ）は、図２（ａ）に示した回路基板の断面図である。
【００５３】
図２に示す回路基板は、１つの信号層１０１と２つの電源層１０２，１０３から構成されている。電源層１０２は３．３Ｖの電源島１０６と２．５Ｖの電源島１０７を備え、電源層１０３はＧＮＤの電源島１０８を備える。電源島とは、電源またはＧＮＤの面パターン及び線パターンのことである。信号層１０１にはＬＳＩ等の素子ａ１０４と素子ｂ１０５が搭載され、素子ａ１０４は、ｖｉａ１０９を介して電源島１０６と接続され、ｖｉａ１１０を介して電源島１０８に接続されている。また、素子ｂ１０５は、ｖｉａ１１１を介して電源島１０８と接続され、ｖｉａ１１２を介して電源島１０７と接続されている。
【００５４】
図２に示すような電源島１０６，１０７，１０８には電界、磁界が発生する。そのため、２つの電源島に挟まれた空間には電源ノイズが発生する。本発明では、この異なる電源層に存在する２つの電源島を用いて、電界、磁界の影響を考慮した電源ノイズ解析モデルを生成する。
【００５５】
次に、電源ノイズ解析モデル生成装置２について説明する。図３は、本実施の形態における電源ノイズ解析モデル生成装置のハードウェアの構成例を示すブロック図である。図３に示すように、電源ノイズ解析モデル生成装置２を実現するハードウェアは、ユーザからの入力を受け付ける入力部３１と、電源ノイズ解析モデルの生成に必要なデータを格納する記憶部３２と、データの処理を行う処理部３３と、電源ノイズ解析結果等の表示を行う表示部３４から構成される。
【００５６】
次に、電源ノイズ解析モデル生成装置２の構成について説明する。図４は、本実施の形態における電源ノイズ解析モデル生成装置のソフトウェアの構成例を示すブロック図である。図４に示すように、電源ノイズ解析モデル生成装置２は、ＣＡＤデータ取得部１１と、ＣＡＤデータ変換処理部１２と、内部データ格納部１３と、電源ペア抽出処理部１４と、メッシュ分割処理部１５と、波紋処理部１６と、波紋表示処理部１７と、ノード配置処理部１８と、ノード領域決定処理部１９と、ＬＲＣ決定処理部２０と、電源層モデル生成処理部２１と、電源ノイズ解析モデル格納部２２と、電源ノイズ解析モデル生成処理部２３から構成される。
【００５７】
以後、電源ノイズ解析モデル生成装置２の動作について、図５のフローチャートに沿って説明する。
【００５８】
まず、処理Ｓ１について説明する。ＣＡＤデータ取得部１１は、予めＣＡＤにより生成され、保存されたＣＡＤデータを取得する。
【００５９】
次に、処理Ｓ２について説明する。ＣＡＤデータ変換処理部１２は、ＣＡＤデータを電源ノイズ解析に適したデータに変換する。すなわち、ＣＡＤデータから無駄なデータを削除し、ＣＡＤデータの値を補正して、電源島パターンデータ、引き出しパターンデータ、ｖｉａパターンデータ、素子データとして変換する。ここで、電源島パターンデータは、電源島のパターン形状を表す。また、引き出しパターンデータは、素子の電源ピンとＧＮＤピンからｖｉａまで引き出されている線のパターン形状を表す。また、ｖｉａパターンデータは、電源層を結ぶ線のパターン形状を表す。ここで対象となるｖｉａは、電源またはＧＮＤのパターンに接続されるｖｉａである。ＣＡＤデータ変換処理部１２により変換された各データは内部データ格納部１３へ格納される。
【００６０】
次に、処理Ｓ３について説明する。電源ペア抽出処理部１４は、内部データ格納部１３に格納された電源島パターンデータを用いて電源ペアの抽出を行う。
【００６１】
図６は、電源ペアの一例を示す断面図である。電源島１１３と電源島１１４のように異なる電源層に存在する２つの電源島が重なっている場合、電源島１１３と電源島１１４の組を電源ペアとする。また、電源島１１３と電源島１１４の電源ペアに挟まれた空間を電源ペア空間１１５とする。また、電源島１１３を電源ペア上面、電源島１１４を電源ペア下面とする。
【００６２】
次に、電源ペア抽出処理について説明する。図７は、電源ペア抽出処理のフローを示すフローチャートである。まず、残り領域を初期化し、全ての電源島とする（Ｓ１１）。次に、残り領域の中に電源島同士の重なりを探索する（Ｓ１２）。重なりがなければ（Ｓ１３，Ｎｏ）、フローを終了する。
【００６３】
重なりがあれば（Ｓ１３，Ｙｅｓ）、残り領域のうち重なりのある部分を新たな残り領域とする（Ｓ１４）。次に、残り領域のうち上から１番目の層に位置する電源島をエリアＡ、残り領域のうち上から２番目の層に位置する電源島をエリアＢとする（Ｓ１５）。次に、エリアＡとエリアＢのうち重なった部分を抽出し、エリアＡのうち重なった部分を電源ペア上面、エリアＢのうち重なった部分を電源ペア下面とする電源ペアとして抽出し、電源ペアデータとして内部データ格納部１３へ格納する（Ｓ１６）。次に、残り領域からエリアＡにおける電源ペアの部分を除いた領域を、新たな残り領域とし（Ｓ１７）、処理Ｓ１２へ戻る。
【００６４】
次に、電源ペア抽出処理の具体例について説明する。まず、電源層に複数の電源島がある例について図８と図９を用いて説明する。図８（ａ）は、回路基板の各層を基板上方から見たそれぞれの平面図である。また、図８（ｂ）は、図８（ａ）に示した回路基板の断面図である。電源層１２１は１つの電源島１２４を備え、電源層１２２は２つの電源島１２５，１２６を備え、電源層１２３は１つの電源島１２７を備える。
【００６５】
まず、電源島１２４，１２５，１２６，１２７を残り領域とする。次に、残り領域の中に電源島同士の重なりを探索し、電源島１２４，１２５，１２６，１２７に重なりがあるので、電源島１２４，１２５，１２６，１２７を新たな残り領域とする。次に、電源島１２４をエリアＡ、電源島１２５，１２６をエリアＢとする。
【００６６】
次に、電源島１２４と電源島１２５の重なる部分を電源ペア空間１３１とし、電源ペアを抽出する。次に、電源島１２４と電源島１２６の重なる部分を電源ペア空間１３２とし、電源ペアを抽出する（図９（ａ））。
【００６７】
次に、残り領域からエリアＡにおける電源ペアの部分を除いた領域である、電源島１２８，１２５，１２６，１２７を、新たな残り領域とする。次に、残り領域の中に電源島同士の重なりを探索し、電源島１２８，１２５，１２６，１２７に重なりがあるので、電源島１２８，１２５，１２６，１２７を新たな残り領域とする。次に、電源島１２８をエリアＡ、電源島１２７をエリアＢとする。
【００６８】
次に、電源島１２８と電源島１２７の重なる部分を電源ペア空間１３３とし、電源ペアを抽出する（図９（ｂ））。
【００６９】
次に、残り領域からエリアＡにおける電源ペアの部分を除いた領域である、電源島１２５，１２６，１２７を、新たな残り領域とする。次に、残り領域の中に電源島同士の重なりを探索し、電源島１２５，１２６，１２７に重なりがあるので、電源島１２５，１２６，１２７を新たな残り領域とする。次に、電源島１２５，１２６をエリアＡ、電源島１２７をエリアＢとする。
【００７０】
次に、電源島１２５と電源島１２７の重なる部分を電源ペア空間１３４とし、電源ペアを抽出する。電源島１２６と電源島１２７の重なる部分を電源ペア空間１３５とし、電源ペアを抽出する（図９（ｃ））。
【００７１】
次に、残り領域からエリアＡにおける電源ペアの部分を除いた領域である、電源島１２７を、新たな残り領域とする。次に、残り領域の中に電源島同士の重なりを探索するが、電源島１２７には重なりがないため、電源ペア抽出処理を終了する。以上の処理により、電源層１２１，１２２，１２３からは５組の電源ペアが抽出される。
【００７２】
次に、電源層に包含される電源島がある例について図１０と図１１を用いて説明する。図１０（ａ）は、回路基板の各層を基板上方から見たそれぞれの平面図である。また、図１０（ｂ）は、図１０（ａ）に示した回路基板の断面図である。電源層１４１は１つの電源島１４４を備え、電源層１４２は１つの電源島１４５を備え、電源層１４３は１つの電源島１４６を備える。
【００７３】
まず、電源島１４４，１４５，１４６を残り領域とする。次に、残り領域の中に電源島同士の重なりを探索し、電源島１４４，１４５，１４６に重なりがあるので、電源島１４４，１４５，１４６を新たな残り領域とする。次に、電源島１４４をエリアＡ、電源島１４５をエリアＢとする。
【００７４】
次に、電源島１４４と電源島１４５の重なる部分を電源ペア空間１５１とし、電源ペアを抽出する。（図１１（ａ））。
【００７５】
次に、残り領域からエリアＡにおける電源ペアの部分を除いた領域である、電源島１４７，１４６を、新たな残り領域とする。電源島１４７は、基板上方から平面図として見ると図１１（ｂ）のようになる。ここで、電源島１４５より削除された部分を打ち抜き穴１４８とする。次に、残り領域の中に電源島同士の重なりを探索し、電源島１４７，１４６に重なりがあるので、電源島１４７，１４６を新たな残り領域とする。次に、電源島１４７をエリアＡ、電源島１４６をエリアＢとする。
【００７６】
この時、電源島１４７に打ち抜き穴が存在する場合、電源島１４５より削除される前の電源島１４４と電源島１４６の重なる部分を電源ペア空間１５２とし、電源ペアを抽出する（図１１（ｃ））。さらに、打ち抜き穴１４８を電源ペア空間１５２の穴とする。電源ペア空間１５２と打ち抜き穴１４８を組とすることにより、電源ペアは打ち抜き穴を持つ電源ペアとなる。
【００７７】
次に、残り領域からエリアＡにおける電源ペアの部分を除いた領域である、電源島１４５，１４６を、新たな残り領域とする。電源島１４５と電源島１４６の電源ペアの抽出については、図９で説明したのと同様の手順で行われる。以上の処理により、電源層１４１，１４２，１４３からは３組の電源ペアが抽出される。
【００７８】
次に、電源ペアグループについて説明する。電界、磁界は主に電源ペアの間の電源ペア空間に発生するが、電源ペア空間のエッジにおいても外側に回り込む電界、磁界が発生する。図１２は、隣接する電源ペア空間に対する電磁波の影響を示す断面図である。図１２に示すように、電源ペア空間１６１に発生した電界、磁界は、エッジでの回り込みにより電源ペア空間１６１に接する電源ペア空間１６２へ影響を及ぼす。さらに電源ペア空間１６２に接する電源ペア空間１６３へ影響を及ぼす。本実施の形態ではこのエッジでの回り込みを考慮し、互いに電界、磁界の影響がある電源ペアをグループ化することにより、電源ノイズ解析の精度を上げる。
【００７９】
図１３は、電源ペアグループ抽出処理のフローを示すフローチャートである。まず、グループ化されていない電源ペアがあれば（Ｓ２１，Ｙｅｓ）、その電源ペアをキーペアとし、キーペアに対する層内ペアを探索する（Ｓ２２）。層内ペアとは、キーペアの電源ペア上面が存在する層と電源ペア下面が存在する層の間に、一部でも存在する電源ペアのことである。
【００８０】
次に、層内ペアの中からキーペアの関連ペアを探索する（Ｓ２３）。関連ペアとは、キーペアの電源ペア空間に接するまたは重なる電源ペア空間を持つ電源ペアであり、キーペアとグループ化される電源ペアである。キーペアの関連ペアがない場合（Ｓ２４，Ｎｏ）、キーペアだけを電源ペアグループの構成要素として、処理Ｓ２６へ移行する。
【００８１】
一方、キーペアの関連ペアがある場合（Ｓ２４，Ｙｅｓ）、関連ペアの属する電源ペアグループを取得し（Ｓ２５）、キーペアと、関連ペアの属する電源ペアグループとを、電源ペアグループの新たな構成要素とする。次に、グループ化の対象となった電源ペアを１つの電源ペアグループとして内部データ格納部１３へ格納し（Ｓ２６）、処理Ｓ２１へ戻る。
【００８２】
全ての電源ペアが電源ペアグループの構成要素として格納された場合（Ｓ２１，Ｎｏ）、フローを終了する。以上の処理に従って、電源ペア抽出部１４により抽出された電源ペアは、電源ペアデータとして内部データ格納部１３へ格納される。
【００８３】
次に、処理Ｓ４について説明する。まず、メッシュ分割処理部１５は、内部データ格納部１３に格納された電源ペアデータから電源ペア領域を算出する。図１４は、電源ペア領域の算出結果の一例を表す図である。ここで、図１４（ａ）は電源ペア上面２０１と電源ペア下面２０２に挟まれた電源ペア空間２０３の断面図を示し、図１４（ｂ）は基板２０３の上方から見た電源ペア領域の平面図を示す。図１４（ｂ）に示すように、基板２１１の上方から見た平面のうち、電源ペア空間２０３が占める領域を、電源ペア領域２１０とする。
【００８４】
次にメッシュ分割処理部１５は、内部データ格納部１３に格納された素子データから素子毎の立ち上がり時間または立ち下がり時間であるＴを取得する。素子の動作周波数が高いほど、Ｔは小さい。次に、素子毎のＴのうち最も小さいＴを用いて、動作周波数が最も高い素子の最大動作周波数Ｆｍａｘを、以下の（１）式から算出する。
【００８５】
Ｆｍａｘ  ＝  １／（π×Ｔ）  ・・・（１）
【００８６】
次にＦｍａｘを用いて、動作周波数が最も高い素子から放射される電磁波の波紋のピッチである最小解析ピッチＰｍｉｎを、以下の（２）式から算出する。
【００８７】
Ｐｍｉｎ  ＝  ｃ／（Ｆｍａｘ×εｒ＾（１／２））×０．１×０．６・・・（２）
【００８８】
ここで、ｃは光速２．９９７９ｅ１１ｍｍ／ｓ、εｒは基板の絶縁体の誘電率を表す。また、波紋とは、素子から放射される電磁波の分布を１波長毎の波面で表したものである。電磁波を放射する素子の動作周波数が高いほど波紋の間隔は短い。また、基板上の電磁波は進行するほど、減衰や波形なまりが発生して波形の立上り／立下りの間隔が長くなりＰＭＩＮ値が増加する性質がある。
【００８９】
次にメッシュ分割処理部１５は、電源ペア領域を１辺がＰｍｉｎ／２の正方形のメッシュに分割し、メッシュ領域とする。図１４（ｃ）は、メッシュ領域の一例を示す平面図である。ここで、メッシュ領域２２０は、図１４（ｂ）に示した電源ペア領域２１０をメッシュに分割したものである。メッシュ領域２２０は、基板上のｘ座標とｙ座標とテーブル上のアドレスが対応するテーブルであるメッシュテーブルの形で内部データ格納部１３へメッシュ単位で格納される。以後、メッシュ単位で算出されるデータは、メッシュテーブル内の対応するアドレスへ格納される。
【００９０】
次に、処理Ｓ５について説明する。波紋処理部１６は、内部データ格納部１３に格納されたメッシュテーブルと素子データを用いて波紋処理を行う。波紋処理とは、電源ペア領域において各々の素子から放射される電磁波の波紋を算出し、合成する処理である。波紋は素子の外形から広がり、素子の外形を波紋レベル０の波紋とすると、次に外側へ広げた波紋を波紋レベル１の波紋、ｎ回外側へ広げた波紋を波紋レベルｎの波紋とする。また、波紋レベル０の波紋から波紋レベル１の波紋までの波紋の間隔を波紋レベル０の波紋ピッチ、波紋レベルｎの波紋から波紋レベルｎ＋１の波紋までの波紋の間隔を波紋レベルｎの波紋ピッチとする。
【００９１】
ここでは、着目したメッシュ領域上に素子ａと素子ｂが搭載される場合について説明する。素子ａの波紋における波紋レベル０の波紋ピッチＰｍｉｎ＿ａ（０）は、素子ａの持つＴを用いて（１）式と（２）式から算出したＰｍｉｎの値である。同様に、素子ｂの波紋における波紋レベル０の波紋ピッチＰｍｉｎ＿ｂ（０）は、素子ｂの持つＴを用いて（１）式と（２）式から算出したＰｍｉｎの値である。また、ｎを１以上とするとき、素子ａの波紋における波紋レベルｎの波紋ピッチＰｍｉｎ＿ａ（ｎ）は、波紋レベルｎ−１の波紋ピッチＰｍｉｎ＿ａ（ｎ−１）を用いて以下の（３）式から更新される。
【００９２】
2004334654.tif 000003
【００９３】
ここで、Ｋｄは補正係数、Ｓ（ｎ）はメッシュ領域のうち波紋レベルｎの波紋の内側に存在するメッシュの面積である。同様に、素子ｂの波紋における波紋レベルｎの波紋ピッチＰｍｉｎ＿ｂ（ｎ）は、（３）式において、添え字ａをｂと置き換えることにより求められる。
【００９４】
次に、波紋処理のフローについて説明する。図１５は、波紋処理のフローを示すフローチャートである。まず波紋処理部１６は、内部データ格納部１３に格納されたメッシュテーブルにおいて、１つの電源ペアグループに属する全てのメッシュ領域に着目し、着目したメッシュ領域を取得し（Ｓ３１）、そのメッシュ領域に搭載される素子の素子データを取得する（Ｓ３２）。次に、波紋ピッチを算出して比較し、波紋ピッチが小さい順に並べた素子の順位である波紋算出順位を決定する（Ｓ３３）。
【００９５】
次に、波紋ピッチが小さい素子から順に、波紋の算出と合成を行う（Ｓ３４）。波紋レベルｎ＋１の波紋は、波紋レベルｎの波紋に対して垂直に、波紋レベルｎの波紋ピッチだけ広げた形状となる。図１６は、最初の波紋の算出結果の一例を示す平面図である。ここでは、メッシュ領域２２０上に素子ａ３００と素子ｂ４００が搭載され、Ｐｍｉｎ＿ａ（０）がＰｍｉｎ＿ｂ（０）よりも小さい場合であり、最初に素子ａ３００から放射された波紋レベル１の波紋３０１が算出された結果を表す。
【００９６】
また、図１２に示したように、ある電源ペア空間から放射された電磁波は、同じ電源ペアグループに属する他の電源ペア空間へ伝搬するため、あるメッシュ領域における波紋が、別のメッシュ領域との境界まで達すると、そこから接しているメッシュ領域へ波紋を広げる。
【００９７】
また、ある素子の波紋レベルｎの波紋と別の素子の波紋レベルｎの波紋が重なる場合、それらの外形を合成した外形を波紋レベルｎの波紋とする。図１７は、図１６の状態から、さらに波紋処理を進めた状態を表しており、波紋レベル３までの波紋の算出結果の一例を示す平面図である。素子ａ３００から放射された波紋レベル１の波紋３０１、波紋レベル２の波紋３０２、素子ｂ４００から放射された波紋レベル１の波紋４０１、波紋レベル２の波紋４０２が表されている。さらに、素子ａ３００から放射された波紋レベル３の波紋と素子ｂ４００から放射された波紋レベル３の波紋は重なることから、それらを合成した波紋レベル３の波紋３０３として表す。
【００９８】
次に、着目したメッシュ領域における全ての素子について波紋を算出したか否かを判定し（Ｓ３５）、まだ算出していない素子があれば（Ｓ３５，Ｎｏ）、Ｓ３４へ戻る。全ての素子についての波紋を算出した後、波紋レベルｎ−１の波紋と波紋レベルｎの波紋の間に存在するメッシュを対象として、内部データ格納部１３のメッシュテーブル内の対応するアドレスへ波紋レベルｎを格納する（Ｓ３６）。
【００９９】
次に、着目したメッシュ領域全てに波紋が広がっているか否かの判定を行う（Ｓ３７）。まだ波紋が広がっていない領域があれば（Ｓ３７，Ｎｏ）、Ｓ３２へ戻る。着目したメッシュ領域全てに波紋が広がっていれば（Ｓ３７，Ｙｅｓ）、フローを終了する。以上の処理に従って、波紋処理部１６により抽出された波紋レベルは、メッシュ単位で内部データ格納部１３へ格納される。
【０１００】
ここで、波紋表示処理について説明する。波紋表示処理部１７は、内部データ格納部１３に格納されたメッシュテーブルの波紋レベルを用いて波紋表示処理を行う。この波紋表示処理によりユーザは電磁波の分布状況が分かり、ノイズ対策を行うべき場所を容易に特定できる。波紋を図形として表示部３４へ表示する場合に、メッシュ単位で格納されている波紋レベルを塗りつぶし図形で描画すると、表示されるまでに時間を非常に要するという問題がある。この問題を解決するために、効率の良い最適なオーダーを作成する必要性がある。本実施の形態における波紋表示処理は、波紋外形の座標を求め、１つの波紋に付き１オーダーとしてデータを作成し、全波紋のオーダーをまとめて描画することで、描画時間短縮を図る。
【０１０１】
図１８は、波紋表示処理のフローを示すフローチャートである。まず、内部データ格納部１３から波紋レベルを取得する（Ｓ４１）。次に、波紋外形の基点を決定する（Ｓ４２）。基点は、波紋外形の座標を探索する方向に従って決定される。右方向に探索する場合はメッシュの左下の座標を基点とし、上方向に探索する場合はメッシュの右下の座標を基点とし、左方向に探索する場合はメッシュの右上の座標を基点とし、下方向に探索する場合はメッシュの左上の座標を基点とする。以下、波紋外形の座標を右方向に探索する場合について説明する。
【０１０２】
波紋外形の座標の探索は基点から開始し、基点に戻るまで行われる。現在点が基点ではない場合（Ｓ４３，Ｎｏ）、現在点の波紋レベルと隣接データの波紋レベルとの比較を行い、同レベルであるかを調査する（Ｓ４４）。調査の結果に応じて外形座標を取得し（Ｓ４５）、進行方向を決定し（Ｓ４６）、処理Ｓ４３へ戻る。外形座標を取得したメッシュに対しては、内部データ格納部１３のメッシュテーブル内の対応するアドレスへ外形処理フラグを格納する。
【０１０３】
図１９は、各探索方向に対する調査順位を示す図である。図１９（ａ）〜（ｄ）において、▲１▼〜▲７▼は調査順位を示す。図１９（ａ）は右方向、図１９（ｂ）は上方向、図１９（ｃ）は左方向、図１９（ｄ）は下方向に探索する場合の調査順位を示す。ここでは波紋外形を右方向に探索するので、図１９（ａ）の図に従って隣接データの波紋レベルを▲１▼から調査する。
【０１０４】
図２０は、外形座標の位置を示す図である。図２０（ａ）〜（ｇ）において、太線は既に取得済みの外形座標を接続した線を示し、矢印の先は新たに取得する外形座標を示す。
【０１０５】
隣接データ▲１▼の波紋レベルが同レベルである場合、隣接データ▲１▼の左上の座標を外形座標として取得し、進行方向を下方向に変更する（図２０（ａ））。
【０１０６】
隣接データ▲２▼の波紋レベルが同レベルである場合、隣接データ▲２▼の左下の座標を外形座標として取得し、進行方向は変更しない（図２０（ｂ））。
【０１０７】
隣接データ▲３▼の波紋レベルが同レベルである場合、現在点の右下の座標を外形座標として取得した後、隣接データ▲３▼の左下、右下を外形座標として取得し、進行方向を上方向に変更する（図２０（ｃ））。
【０１０８】
隣接データ▲４▼の波紋レベルが同レベルである場合、外形座標は取得せず、進行方向を下方向に変更する（図２０（ｄ））。
【０１０９】
隣接データ▲５▼の波紋レベルが同レベルである場合、現在点の右下の座標を外形座標として取得した後、隣接データ▲５▼の右下を外形座標として取得し、進行方向を上方向に変更する（図２０（ｅ））。
【０１１０】
隣接データ▲６▼の波紋レベルが同レベルである場合、現在点の右下、右上の座標を外形座標として取得した後、隣接データ▲６▼の右下を外形座標として取得し、進行方向を上方向に変更する（図２０（ｆ））。
【０１１１】
隣接データ▲７▼の波紋レベルが同レベルである場合、現在点の右下、右上の座標を外形座標として取得した後、隣接データ▲７▼の右上を外形座標として取得し、進行方向を左方向に変更する（図２０（ｇ））。
【０１１２】
以上は波紋外形を右方向に探索する場合について説明したが、上方向、左方向、下方向に探索する場合、それぞれの探索に用いる方向を９０度ずつずらした方法で行えばよい。
【０１１３】
現在点が終点である場合（Ｓ４３，Ｙｅｓ）、終点座標を取得する（Ｓ４７）。現在点は基点とは一致しないため、現在点が基点付近に戻ってきた場合は、次の終点処理を行う。図２１は、現在点と基点の関係を示す図である。基点に対して現在点がＡ点にある場合、基点と現在点Ａを結ぶために、（基点のＸ座標，基点のＹ座標）を波紋外形の座標として追加する。基点に対して現在点がＢ点にある場合、基点と現在点Ｂを結ぶために、（基点のＸ座標，現在点のＹ座標）を波紋外形の座標として追加し、さらに（基点のＸ座標，基点のＹ座標）を波紋外形の座標として追加する。
【０１１４】
終点座標を取得後、波紋外形を生成する座標に従って波紋表示を行い（Ｓ４８）、フローを終了する。以上の処理を全ての波紋に対して行うことにより、波紋表示処理部１７は、表示部３４へ波紋表示を行う。
【０１１５】
次に、処理Ｓ６について説明する。ノード配置処理部１８は、内部データ格納部１３に格納されたメッシュテーブルの波紋レベルを用いて、電源ノイズ解析モデルの要素となるノードを配置する。図２２は、ノードが配置されたメッシュ領域の一例を示す平面図である。図２２示す波紋は、図１７で得られた波紋の一部である。ノードは、波紋レベルｎの波紋と波紋レベルｎ＋１の波紋の間の領域において波紋ピッチの間隔で配置される。例えば、部品ａの波紋レベルｎの波紋と波紋レベルｎ＋１の波紋の間の領域においては、Ｐｍｉｎ＿ａ（ｎ）の間隔で配置され、部品ｂの波紋レベルｎの波紋と波紋レベルｎ＋１の波紋の間の領域においては、Ｐｍｉｎ＿ｂ（ｎ）の間隔で配置される。ノードが配置されたメッシュについては、内部データ格納部１３のメッシュテーブル内の対応するアドレスへノードフラグが格納される。
【０１１６】
次に、処理Ｓ７について説明する。ノード領域決定処理部１９は、内部データ格納部１３に格納されたメッシュテーブルのノードフラグを用いて各ノードを囲む領域を決定する。
【０１１７】
次に、ノード領域決定処理のフローについて説明する。図２３は、ノード領域決定処理のフローを示すフローチャートである。まず、対象領域の初期化を行う（Ｓ５１）。対象領域とは、これからノード領域を抽出する対象となる電源ペア領域であり、最初の対象領域は電源ペア領域の全体とする。次に、全ノードについてノード領域が決定したか否かの判断を行う（Ｓ５２）。全ノードについてノード領域が決定していれば（Ｓ５２，Ｙｅｓ）、フローを終了する。一方、まだノード領域が決定していないノードがあれば（Ｓ５２，Ｎｏ）、ノード領域を決定するノードの選択を行う（Ｓ５３）。ノードの選択は、基板の原点座標に近い順に選択され、選択されたノードを着目ノードとする。
【０１１８】
次に、着目ノードの近傍ノードを探索する（Ｓ５４）。ここでは、着目ノードを中心とした半径ｒの円を描き、円のうち所定の角度の扇形の探索エリア毎に、探索エリア内に存在するノードの探索を行う。ここで半径ｒは、対象領域を囲む矩形領域の最大辺長さとし、所定の角度は例えば３０度とする。
【０１１９】
図２４は、対象領域を囲む矩形領域の一例を示す図である。図２４に示すように、対象領域５０１を矩形領域５０２で囲んだとき、矩形領域の最大辺長さが円の半径ｒとなる。
【０１２０】
図２５は、近傍ノードの探索エリアの一例を示す図である。それぞれ３０度の探索エリアに存在するノードのうち、着目ノードに１番近いノードを近傍ノードとする。９個の探索エリア行うことにより、円内全ての近傍ノードが探索される。図２５において、Ａは着目ノードであり、ノードＢが存在する探索エリアにはノードＤも存在するが、着目ノードに１番近いのはノードＢであるので、探索された近傍ノードはノードＢとノードＣとなる。
【０１２１】
次に、探索された近傍ノードを、さらに着目ノードに近い順に並べ替える（Ｓ５５）。その後、並べ替えた順に、着目ノードのノード領域の辺を求める処理を行う。ここでは、着目ノードＡに対して２つの近傍ノードＢ，Ｃが存在する場合について説明する。
【０１２２】
着目ノードのノード領域決定処理について、具体例を用いて説明する。図２６は、着目ノードのノード領域決定処理の具体例を示す図である。まず、図２６（ａ）に示すように、着目ノードに近い近傍ノードＢから処理を行う。対象領域５１１において、着目ノードＡと近傍ノードＢの間に垂直２等分線を引く（Ｓ５７）。垂直２等分線の長さは２ｒとする。次に、垂直２等分線を１辺とする正方形５１２を作成する（Ｓ５８）。ここで、正方形５１２を作成する方向は、その正方形が近傍ノードＢを含み、着目ノードＡを含まない方向とする。
【０１２３】
次に、対象領域５１１から正方形５１２との重なりを除くことにより、ノード領域の辺を算出する（Ｓ５９）。図２６（ｂ）に示すように、対象領域５１１から正方形５１２を除いた結果、新たな対象領域５１３が作成される。
【０１２４】
近傍ノードＣの処理がまだ残っているので（Ｓ５６，Ｎｏ）、処理Ｓ５７〜処理Ｓ５９を近傍ノードＣについても行う。図２６（ｂ）に示すように、着目ノードＡと近傍ノードＣの垂直２等分線を１辺とし、近傍ノードＣを含む正方形５１４が作成される。図２６（ｃ）に示すように、対象領域５１３から正方形５１４を除いた結果、新たな対象領域５１５が作成され、最終的な対象領域５１５を着目ノードＡのノード領域とする。以上に述べたように、着目ノードに対する全ての近傍ノードについて処理Ｓ５７〜処理Ｓ５９を行うことにより、１つの着目ノードのノード領域が決定される。
【０１２５】
全近傍ノードについて、処理Ｓ５７〜処理Ｓ５９の処理を終了した場合（Ｓ５６，Ｙｅｓ）、電源ペア領域から着目ノードのノード領域を削除することで対象領域の更新を行い（Ｓ６０）、処理Ｓ５２に戻る。図２７は、電源ペア領域に割り当てられたノード領域の一例を示す図である。図２７に示すように、ノード５２１，５２２，５２３，５２４のノード領域は、隣接するノードとの垂直２等分線で分割された領域となる。
【０１２６】
以上の処理に従って、ノード領域決定処理部により得られたノード領域は、ノード識別子として内部データ格納部のメッシュテーブルに格納される。例えば、ある電源ペア領域にノードが３つある場合、ノード領域を識別する０〜２のノード識別子を用意して、同じノード領域を持つメッシュに同じノード識別子を付与する。
【０１２７】
次に、処理Ｓ８について説明する。ＬＲＣ決定処理部２０は、内部データ格納部１３に格納されたメッシュテーブルのノードフラグとノード識別子、電源ペア空間データを用いてノード間に接続されるＬ（リアクタンス）とＲ（抵抗）とＣ（層間容量）の値を算出する。
【０１２８】
ＬＲＣ決定処理部２０は、ノードフラグを用いてノード間の距離を算出し、ノード識別子を用いてノード領域面積を算出し、電源ペア空間データから電源層間距離を算出する。電源層間距離とは電源ペアの距離のことである。次に、ＬＲＣ決定処理部２０は、ノード間の距離に応じてＬとＲを決定し、ノード領域面積と電源層間距離を用いてＣを決定する。以上の処理に従って、ＬＲＣ決定処理部２０により得られたＬＲＣは、ノード間ＬＲＣデータとして内部データ格納部１３へ格納される。
【０１２９】
次に、処理Ｓ９について説明する。電源層モデル生成処理部２１は、内部データ格納部１３に格納されたメッシュテーブルのノードフラグとノード間ＬＲＣデータを用いて電源層モデルの生成を行う。
【０１３０】
電源層モデル生成処理部２１は、電源ペア毎に、ノード間をＬＲＣで接続することにより、電源ペア毎の電源層モデルを生成する。図２８は、電源層モデルの一例を示す図である。図２８の電源層モデルは、図２７の電源ペア領域に割り当てられたノード領域を用いて、ＬとＲとＣでモデル化したものである。ＬとＲは電源ペア上面５２０上のノード間に配置され、電源ペア下面５３０上のノード間にも配置される。Ｃは電源ペア上面５２０と電源ペア下面５３０の同じ位置のノード間に配置される。以上の処理により得られた電源層モデルは電源ノイズ解析モデル格納部２２へ格納される。
【０１３１】
次に、処理Ｓ１０について説明する。電源ノイズ解析モデル生成処理部２３は、内部データ格納部１３に格納された引き出しパターンデータとｖｉａパターンデータ、電源ノイズ解析モデル格納部に格納された電源層モデルを用いて電源ノイズ解析モデルの生成を行う。具体的には、ｖｉａパターンデータと電源層モデルと引き出しパターンデータを接続することにより、電源ノイズ解析モデルを生成する。以上の処理により得られた電源ノイズ解析モデルは、電源ノイズ解析モデル格納部２２へ格納される。電源ノイズ解析モデル格納部２２へ格納された電源ノイズ解析モデルを用いて、回路シミュレータ３が回路シミュレーションを行うことにより、電源ノイズを解析する。
【０１３２】
以上、本実施の形態では、電源ノイズ解析モデルの生成について説明したが、電源ノイズ解析モデル生成処理部２３がさらに内部データ格納部１３から素子データを取得し、上述した電源ノイズ解析モデルに素子データを接続することにより、全回路モデルを生成し、電源ノイズ解析モデル格納部２２へ全回路モデルを格納するようにしても良い。この場合は、電源ノイズ解析を考慮した全回路のシミュレーションを行うことができる。
【０１３３】
（付記１）回路基板における電源層をモデル化する電源ノイズ解析モデル生成装置であって、
基板形状とパターン形状と素子の情報からなるＣＡＤデータを取得するＣＡＤデータ取得部と、
前記ＣＡＤデータを、電源島パターンデータと素子データと引き出しパターンデータとｖｉａパターンデータに変換するＣＡＤデータ変換処理部と、
異なる層に存在する２つの電源島が重なる場合に前記２つの電源島を電源ペアとして抽出する電源ペア抽出処理部と、
基板の平面上のうち前記電源ペアが占める領域である電源ペア領域の上に複数のノードを配置するノード配置処理部と、
前記ノードを囲む領域であるノード領域を決定するノード領域決定処理部と、
前記ノード間をインピーダンスとして表すインピーダンスパラメータを決定するインピーダンスパラメータ決定処理部と、
前記インピーダンスパラメータを用いて前記ノード間を接続し、電源層モデルを生成する電源層モデル生成処理部と、
前記電源層モデルと前記引き出しパターンデータと前記ｖｉａパターンデータを接続し、電源ノイズ解析モデルを生成する電源ノイズ解析モデル生成処理部と、
を備えてなる電源ノイズ解析モデル生成装置。
（付記２）付記１に記載の電源ノイズ解析モデル生成装置において、
前記インピーダンスパラメータは、ＬとＲとＣであることを特徴とする電源ノイズ解析モデル生成装置。
（付記３）付記１または付記２に記載の電源ノイズ解析モデル生成装置において、
前記電源ペア抽出処理部は、着目した電源ペアに挟まれた空間である電源ペア空間に接するまたは重なる電源ペア空間を持つ他の電源ペアがある場合に、前記着目した電源ペアと前記他の電源ペアをグループとすることを特徴とする電源ノイズ解析モデル生成装置。
（付記４）付記１乃至付記３のいずれかに記載の電源ノイズ解析モデル生成装置において、
さらに、各素子から前記電源ペア領域に放射される電磁波の波面である波紋を前記電源ペア領域の上に配置する波紋処理部を備え、
前記ノード配置処理部は、前記波紋のピッチに基づいてノードを配置することを特徴とする電源ノイズ解析モデル生成装置。
（付記５）付記４に記載の電源ノイズ解析モデル生成装置において、
前記波紋処理部は、前記電源ペア領域の上に搭載される素子の立ち上がり時間または立ち下がり時間と、前記素子の最大動作周波数と、波紋の領域の面積とを用いて波紋の間隔を算出することを特徴とする電源ノイズ解析モデル生成装置。
（付記６）付記４または付記５に記載の電源ノイズ解析モデル生成装置において、
前記波紋処理部は、グループに属する電源ペアの電源ペア領域へ波紋を広げることを特徴とする電源ノイズ解析モデル生成装置。
（付記７）付記４乃至付記６のいずれかに記載の電源ノイズ解析モデル生成装置において、
さらに、前記波紋の外形座標を探索し、該外形座標を用いて波紋の表示を行う波紋表示処理部を備えることを特徴とする電源ノイズ解析モデル生成装置。
（付記８）付記１乃至付記７に記載の電源ノイズ解析モデル生成装置において、
さらに、搭載される素子のうち動作周波数の高い素子の波長に基づくメッシュを用いて、前記電源ペア領域を分割するメッシュ分割処理部を備えたことを特徴とする電源ノイズ解析モデル生成装置。
（付記９）付記８に記載の電源ノイズ解析モデル生成装置において、
さらに、基板上の座標とアドレスが対応するテーブルに、前記メッシュ毎の情報を格納する内部データ格納部を備えたことを特徴とする電源ノイズ解析モデル生成装置。
（付記１０）付記９に記載の電源ノイズ解析モデル生成装置において、
前記メッシュ毎の情報は、素子から当該メッシュまでの波紋の数を表す波紋レベルと、当該メッシュにおけるノードの有無と、当該メッシュが属するノード領域を表すノード領域識別子の少なくともいずれか１つを含むことを特徴とする電源ノイズ解析モデル生成装置。
（付記１１）付記１乃至付記１０のいずれかに記載の電源ノイズ解析モデル生成装置において、
前記ノード領域決定処理部は、着目したノードを中心とする所定の半径の扇形において、前記着目したノードに最も近いノードを近傍ノードとし、前記着目したノードの周りに前記扇形を回転させて近傍ノードを探索することを特徴とする電源ノイズ解析モデル生成装置。
（付記１２）付記１１に記載の電源ノイズ解析モデル生成装置において、
前記ノード領域決定処理部は、前記着目したノードと前記近傍ノードの間の垂直２等分線を１辺とし、且つ前記近傍ノードを含む正方形を電源ペア領域から削除することにより、前記着目したノードのノード領域の辺を決定し、前記着目したノードに近い順に全ての近傍ノードに対するノード領域の辺を決定することにより、前記着目したノードのノード領域を決定することを特徴とする電源ノイズ解析モデル生成装置。
（付記１３）付記１乃至付記１２のいずれかに記載の電源ノイズ解析モデル生成装置において、
前記インピーダンスパラメータ決定処理部は、ノード間の距離に基づいてＬとＲを決定し、ノード領域の面積と電源層間の距離を用いてＣを決定し、
前記電源層モデル生成処理部は、ＬとＲを電源ペア上面の上のノード間と、電源ペア下面の上のノード間に配置し、Ｃを電源ペア上面と電源ペア下面の同じ位置のノード間に配置することを特徴とする電源ノイズ解析モデル生成装置。
（付記１４）付記１乃至付記１３のいずれかに記載の電源ノイズ解析モデル生成装置において、
前記電源ノイズ解析モデルを格納する電源ノイズ解析モデル格納部をさらに備えることを特徴とする電源ノイズ解析モデル生成装置。
（付記１５）付記１乃至付記１４のいずれかに記載の電源ノイズ解析モデル生成装置において、
前記電源ノイズ解析モデル生成処理部は、さらに前記電源ノイズ解析モデルに前記素子データを接続した全回路モデルを生成し、前記電源ノイズ解析モデル格納部へ前記全回路モデルを格納することを特徴とする電源ノイズ解析モデル生成装置。
（付記１６）回路基板における電源層をモデル化する電源ノイズ解析モデル生成装置であって、
前記回路基板を示すデータから層方向に重なる異なる２つの電源層を電源ペアとして抽出する電源ペア抽出処理部と、
前記抽出された電源ペアを用いて電源ノイズ解析モデルを生成する電源ノイズ解析モデル生成処理部と、
を備えてなる電源ノイズ解析モデル生成装置。
（付記１７）回路基板における電源層をモデル化する電源ノイズ解析モデル生成方法であって、
基板形状とパターン形状と素子の情報からなるＣＡＤデータを取得するステップと、
前記ＣＡＤデータを、電源島パターンデータと素子データと引き出しパターンデータとｖｉａパターンデータに変換するステップと、
異なる層に存在する２つの電源島が重なる場合に前記２つの電源島を電源ペアとして抽出するステップと、
基板の平面上のうち前記電源ペアが占める領域である電源ペア領域の上に複数のノードを配置するステップと、
前記ノードを囲む領域であるノード領域を決定するステップと、
前記ノード間をインピーダンスとして表すインピーダンスパラメータを決定するステップと、
前記インピーダンスパラメータを用いて前記ノード間を接続し、電源層モデルを生成するステップと、
前記電源層モデルと前記引き出しパターンデータと前記ｖｉａパターンデータを接続し、電源ノイズ解析モデルを生成するステップと、
を備えてなる電源ノイズ解析モデル生成方法。
（付記１８）付記１７に記載の電源ノイズ解析モデル生成方法において、
前記インピーダンスパラメータは、ＬとＲとＣであることを特徴とする電源ノイズ解析モデル生成方法。
（付記１９）付記１７または付記１８に記載の電源ノイズ解析モデル生成方法において、
前記電源ペアを抽出するステップは、着目した電源ペアに挟まれた空間である電源ペア空間に接するまたは重なる電源ペア空間を持つ他の電源ペアがある場合に、前記着目した電源ペアと前記他の電源ペアをグループとすることを特徴とする電源ノイズ解析モデル生成方法。
（付記２０）付記１７乃至付記１９のいずれかに記載の電源ノイズ解析モデル生成方法において、
さらに、各素子から前記電源ペア領域に放射される電磁波の波面である波紋を電源ペア領域の上に配置するステップを備え、
前記ノードを配置するステップは、前記波紋のピッチに基づいてノードを配置することを特徴とする電源ノイズ解析モデル生成方法。
（付記２１）付記２０に記載の電源ノイズ解析モデル生成方法において、
前記波紋を配置するステップは、電源ペア領域の上に搭載される素子の立ち上がり時間または立ち下がり時間と、前記素子の最大動作周波数と、波紋の領域の面積とを用いて波紋を算出することを特徴とする電源ノイズ解析モデル生成方法。
（付記２２）付記２０または付記２１に記載の電源ノイズ解析モデル生成方法において、
前記波紋を配置するステップは、グループに属する電源ペアの電源ペア領域へ波紋を広げることを特徴とする電源ノイズ解析モデル生成方法。
（付記２３）付記２０乃至付記２２のいずれかに記載の電源ノイズ解析モデル生成方法において、
さらに、前記波紋の外形座標を探索し、該外形座標を用いて波紋の表示を行うステップを備えることを特徴とする電源ノイズ解析モデル生成方法。
（付記２４）付記１７乃至付記２３に記載の電源ノイズ解析モデル生成方法において、
さらに、搭載される素子のうち動作周波数の高い素子の波長に基づくメッシュを用いて、前記電源ペア領域を分割するステップを備えたことを特徴とする電源ノイズ解析モデル生成方法。
（付記２５）付記２４に記載の電源ノイズ解析モデル生成方法において、
さらに、基板上の座標とアドレスが対応するテーブルに、前記メッシュ毎の情報を格納するステップを備えたことを特徴とする電源ノイズ解析モデル生成方法。
（付記２６）付記２５に記載の電源ノイズ解析モデル生成装置において、
前記メッシュ毎の情報は、素子から当該メッシュまでの波紋の数を表す波紋レベルと、当該メッシュにおけるノードの有無と、当該メッシュが属するノード領域を表すノード領域識別子の少なくともいずれか１つを含むことを特徴とする電源ノイズ解析モデル生成方法。
（付記２７）回路基板における電源層をモデル化する電源ノイズ解析モデル生成方法であって、
前記回路基板を示すデータから層方向に重なる異なる２つの電源層を電源ペアとして抽出する電源ペア抽出するステップと、
前記抽出された電源ペアを用いて電源ノイズ解析モデルを生成するステップと、
を備えてなる電源ノイズ解析モデル生成方法。
（付記２８）回路基板における電源層のモデル化をコンピュータに実行させるために、コンピュータにより読取可能な媒体に記憶された電源ノイズ解析モデル生成プログラムであって、
基板形状とパターン形状と素子の情報からなるＣＡＤデータを取得するステップと、
前記ＣＡＤデータを、電源島パターンデータと素子データと引き出しパターンデータとｖｉａパターンデータに変換するステップと、
異なる層に存在する２つの電源島が重なる場合に前記２つの電源島を電源ペアとして抽出するステップと、
基板の平面上のうち前記電源ペアが占める領域である電源ペア領域の上に複数のノードを配置するステップと、
前記ノードを囲む領域であるノード領域を決定するステップと、
前記ノード間をインピーダンスとして表すインピーダンスパラメータを決定するステップと、
前記インピーダンスパラメータを用いて前記ノード間を接続し、電源層モデルを生成するステップと、
前記電源層モデルと前記引き出しパターンデータと前記ｖｉａパターンデータを接続し、電源ノイズ解析モデルを生成するステップと、
をコンピュータに実行させることを特徴とする電源ノイズ解析モデル生成プログラム。
（付記２９）付記２８に記載の電源ノイズ解析モデル生成プログラムにおいて、前記インピーダンスパラメータは、ＬとＲとＣであることを特徴とする電源ノイズ解析モデル生成プログラム。
（付記３０）付記２８または付記２９に記載の電源ノイズ解析モデル生成プログラムにおいて、
前記電源ペアを抽出するステップは、着目した電源ペアに挟まれた空間である電源ペア空間に接するまたは重なる電源ペア空間を持つ他の電源ペアがある場合に、前記着目した電源ペアと前記他の電源ペアをグループとすることを特徴とする電源ノイズ解析モデル生成プログラム。
（付記３１）付記２８乃至付記３０のいずれかに記載の電源ノイズ解析モデル生成プログラムにおいて、
さらに、各素子から前記電源ペア領域に放射される電磁波の波面である波紋を電源ペア領域の上に配置することをコンピュータに実行させるステップを備え、
前記ノードを配置するステップは、前記波紋のピッチに基づいてノードを配置することを特徴とする電源ノイズ解析モデル生成プログラム。
（付記３２）付記３１に記載の電源ノイズ解析モデル生成プログラムにおいて、
前記波紋を配置するステップは、電源ペア領域の上に搭載される素子の立ち上がり時間または立ち下がり時間と、前記素子の最大動作周波数と、波紋の領域の面積とを用いて波紋を算出することを特徴とする電源ノイズ解析モデル生成プログラム。
（付記３３）付記３１または付記３２に記載の電源ノイズ解析モデル生成プログラムにおいて、
前記波紋を配置するステップは、グループに属する電源ペアの電源ペア領域へ波紋を広げることを特徴とする電源ノイズ解析モデル生成プログラム。
（付記３４）付記３１乃至付記３３のいずれかに記載の電源ノイズ解析モデル生成プログラムにおいて、
さらに、前記波紋の外形座標を探索し、該外形座標を用いて波紋の表示を行うことをコンピュータに実行させるステップを備えることを特徴とする電源ノイズ解析モデル生成プログラム。
（付記３５）付記２８乃至付記３４に記載の電源ノイズ解析モデル生成プログラムにおいて、
さらに、搭載される素子のうち動作周波数の高い素子の波長に基づくメッシュを用いて、前記電源ペア領域を分割することをコンピュータに実行させるステップを備えたことを特徴とする電源ノイズ解析モデル生成プログラム。
（付記３６）付記３５に記載の電源ノイズ解析モデル生成プログラムにおいて、
さらに、基板上の座標とアドレスが対応するテーブルに、前記メッシュ毎の情報を格納することをコンピュータに実行させるステップを備えたことを特徴とする電源ノイズ解析モデル生成プログラム。
（付記３７）付記３６に記載の電源ノイズ解析モデル生成プログラムにおいて、
前記メッシュ毎の情報は、素子から当該メッシュまでの波紋の数を表す波紋レベルと、当該メッシュにおけるノードの有無と、当該メッシュが属するノード領域を表すノード領域識別子の少なくともいずれか１つを含むことを特徴とする電源ノイズ解析モデル生成プログラム。
（付記３８）回路基板における電源層のモデル化をコンピュータに実行させるために、コンピュータにより読取可能な媒体に記憶された電源ノイズ解析モデル生成プログラムであって、
前記回路基板を示すデータから層方向に重なる異なる２つの電源層を電源ペアとして抽出する電源ペア抽出するステップと、
前記抽出された電源ペアを用いて電源ノイズ解析モデルを生成するステップと、
をコンピュータに実行させることを特徴とする電源ノイズ解析モデル生成プログラム。
【０１３４】
【発明の効果】
以上に詳述したように本発明によれば、異なる電源層に存在する２つの電源島を用いて構成される電源ペアを元に、電界、磁界の影響を考慮した電源ノイズ解析モデルを生成することにより、回路基板を製造する前に、実際の回路基板の動作に近い高精度な電源ノイズ解析を行うことができる。また、電源ノイズ解析に必要な基板の電源層モデルを高速に作成することができる。
【図面の簡単な説明】
【図１】回路設計システムの構成例を示すブロック図である。
【図２】本実施の形態における電源ノイズ解析モデル生成装置がモデル化の対象とする回路基板の構成例を示す図である。
【図３】本実施の形態における電源ノイズ解析モデル生成装置のハードウェアの構成例を示すブロック図である。
【図４】本実施の形態における電源ノイズ解析モデル生成装置のソフトウェアの構成例を示すブロック図である。
【図５】本実施の形態における電源ノイズ解析モデル生成装置の処理を示すフローチャートである。
【図６】電源ペアの一例を示す断面図である。
【図７】電源ペア抽出処理のフローを示すフローチャートである。
【図８】電源層に複数の電源島がある回路基板の構成例を示す図である。
【図９】電源ペア抽出処理の一例を示す図である。
【図１０】電源層に包含される電源島がある回路基板の構成例を示す図である。
【図１１】電源ペア抽出処理の他の一例を示す図である。
【図１２】隣接する電源ペア空間に対する電磁波の影響を示す断面図である。
【図１３】電源ペアグループ抽出処理のフローを示すフローチャートである。
【図１４】電源ペア領域の算出結果の一例を表す図である。
【図１５】波紋処理のフローを示すフローチャートである。
【図１６】最初の波紋の算出結果の一例を示す平面図である。
【図１７】３次の波紋の算出結果の一例を示す平面図である。
【図１８】波紋表示処理のフローを示すフローチャートである。
【図１９】各探索方向に対する調査順位を示す図である。
【図２０】外形座標の位置を示す図である。
【図２１】現在点と基点の関係を示す図である。
【図２２】ノードが配置されたメッシュ領域の一例を示す平面図である。
【図２３】ノード領域決定処理のフローを示すフローチャートである。
【図２４】対象領域を囲む矩形領域の一例を示す図である。
【図２５】近傍ノードの探索エリアの一例を示す図である。
【図２６】着目ノードのノード領域決定処理の具体例を示す図である。
【図２７】電源ペア領域に割り当てられたノード領域の一例を示す図である。
【図２８】電源層モデルの一例を示す図である。
【符号の説明】
１  ＣＡＤ、２  電源ノイズ解析モデル生成装置、３  回路シミュレータ、１１  ＣＡＤデータ取得部、１２  ＣＡＤデータ変換処理部、１３  内部データ格納部、１４  電源ペア抽出処理部、１５  メッシュ分割処理部、１６  波紋処理部、１７  波紋表示処理部、１８  ノード配置処理部、１９  ノード領域決定処理部、２０  ＬＲＣ決定処理部、２１  電源層モデル生成処理部、２２  電源ノイズ解析モデル格納部、２３  電源ノイズ解析モデル生成処理部、３１  入力部、３２  記憶部、３３  処理部、３４  表示部、１０１  信号層、１０２，１０３，１２１，１２２，１２３，１４１，１４２，１４３  電源層、１０４，３００  素子ａ、１０５，４００  素子ｂ、１０６，１０７，１０８，１１３，１１４，１２４，１２５，１２６，１２７，１２８，１４４，１４５，１４６，１４７  電源島、１０９，１１０，１１１，１１２  ｖｉａ、１１５，１３１，１３２，１３３，１３４，１３５，１５１，１５２，１６１，１６２，１６３，２０３  電源ペア空間、１４８  打ち抜き穴、２０１，５２０  電源ペア上面、２０２，５３０  電源ペア下面、２１０  電源ペア領域、２１１  基板、２２０  メッシュ領域、３０１，４０１  波紋レベル１の波紋、３０２，４０２  波紋レベル２の波紋、３０３  波紋レベル３の波紋、５０１，５１１，５１３，５１５  対象領域、５０２  矩形領域、５１２，５１４  正方形、５２１，５２２，５２３，５２４  ノード。
【図１】
2004334654.tif 000004
【図２】
2004334654.tif 000005
【図３】
2004334654.tif 000006
【図４】
2004334654.tif 000007
【図５】
2004334654.tif 000008
【図６】
2004334654.tif 000009
【図７】
2004334654.tif 000010
【図８】
2004334654.tif 000011
【図９】
2004334654.tif 000012
【図１０】
2004334654.tif 000013
【図１１】
2004334654.tif 000014
【図１２】
2004334654.tif 000015
【図１３】
2004334654.tif 000016
【図１４】
2004334654.tif 000017
【図１５】
2004334654.tif 000018
【図１６】
2004334654.tif 000019
【図１７】
2004334654.tif 000020
【図１８】
2004334654.tif 000021
【図１９】
2004334654.tif 000022
【図２０】
2004334654.tif 000023
【図２１】
2004334654.tif 000024
【図２２】
2004334654.tif 000025
【図２３】
2004334654.tif 000026
【図２４】
2004334654.tif 000027
【図２５】
2004334654.tif 000028
【図２６】
2004334654.tif 000029
【図２７】
2004334654.tif 000030
【図２８】
2004334654.tif 000031