(57)【要約】【課題】基準信号の切替えを行った際に、動作が安定した状態のままで、生成される信号の周波数のずれが無いようにするＰＬＬ回路を得ることを目的とする。【解決手段】位相比較器１と、積分回路２と、電圧制御発振器３と、分周回路４と、入力される二つの基準信号５，６を選択する選択回路７と、二つの基準信号間の位相差を打ち消す機能を有する位相差解消回路８とを有し、位相差解消回路８が、入力される二つの基準信号５，６をモニターして二つの基準信号５，６が存在するか否かを検知する信号入力検知回路９と、二つの基準信号５，６間の位相差の有無を検出する位相差存在検出回路１０と、二つの基準信号５，６の一方を遅延させる遅延回路１１とを有する。【選択図】　　　　図１
2004023470.tif 000002
【特許請求の範囲】
【請求項１】
位相比較器と、積分回路と、電圧制御発振器と、分周回路と、入力される二つの基準信号を選択する選択回路とを有するＰＬＬ回路において、
上記二つの基準信号間の位相差を打ち消す機能を有する位相差解消回路をさらに有することを特徴とするＰＬＬ回路。
【請求項２】
位相差解消回路が、入力される二つの基準信号をモニターして上記二つの基準信号が存在するか否かを検知する信号入力検知回路を有し、上記二つの基準信号が存在するときに動作することを特徴とする請求項１記載のＰＬＬ回路。
【請求項３】
位相差解消回路が、入力される二つの基準信号の供給源からの上記二つの基準信号の存在を表す検知信号に応じて動作することを特徴とする請求項１記載のＰＬＬ回路。
【請求項４】
位相差解消回路が、
二つの基準信号間の位相差の有無を検出する位相差存在検出回路と、
上記二つの基準信号の一方を遅延させる遅延回路とをさらに有することを特徴とする請求項２または請求項３記載のＰＬＬ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、通信機器を代表とするような所望の周波数の信号を必要とする電気機器において用いられるＰＬＬ回路（位相同期ループ回路）に関するものである。
【０００２】
【従来の技術】
図３は、従来のＰＬＬ回路（位相同期ループ回路）を示す構成図であり、図３において、１は位相比較器であり、２は積分回路（ローパスフィルター）であり、３は電圧制御発振器であり、４は分周回路である。ＰＬＬ回路の基本回路は、位相比較器１、積分回路２、電圧制御発振器３、および分周回路４で構成される。５および６はＰＬＬ回路へ入力される基準信号であり、２０は選択信号であり、７は基準信号５および基準信号６のいずれかを選択信号２０に基づいて選択する基準信号選択器である。
【０００３】
次に、動作について説明する。
基準信号選択器７から出力された基準信号（基準信号５および基準信号６のいずれか）と分周回路４から出力された分周信号が位相比較器１に入力されて、両者の位相差に基づきパルス信号が出力される。位相比較器１から出力されたパルス信号が積分回路２に入力されて、ある電圧値となって積分回路２から出力される。積分回路２か出力された電圧値は電圧制御発振器３に入力され、電圧制御発振器３からは電圧の変化に比例した周波数の変化を伴った信号（以下「出力信号」という。）が生成される。
【０００４】
この出力信号が装置内で所望とする信号である。出力信号は分周回路４に入力されて、分周回路４では出力信号が基準信号の周波数に近くなるように分周されて、分周信号として分周回路４から出力される。分周回路４から出力された分周信号は基準信号と共に位相比較器１に入力される。これがＰＬＬ回路の基本の動作であるが、基準信号が冗長構成で二系統存在（二重化）して、どちらかを（基準信号５および基準信号６のいずれかを）選択できることを特徴とする。
【０００５】
【発明が解決しようとする課題】
従来のＰＬＬ回路は以上のように構成されているので、基準信号の切替えを行った際に、二つの基準信号間に位相差が存在する場合は、瞬間的にＰＬＬ回路の動作が不安定になり、生成される信号の周波数がずれることがあり、基準信号は多くの電子装置において、タイミング生成などの基本的動作の基準となっているので、所望とする周波数からわずかでもずれが生じると、装置全体に影響し、具体的には、瞬間的に装置が取り扱うデジタルデータの誤認（エラー）が生じるという課題があった。また、基準信号を二重化させる必要がある装置は、根本的に安定性が要求されるためにそのように構成されているものなので、不安定動作が大きく影響するので、このような瞬間的なエラーを許容するように仕様を規定しなければならないという課題があった。
【０００６】
この発明は上記のような課題を解決するためになされたもので、基準信号の切替えを行った際に、動作が安定した状態のままで、生成される信号の周波数のずれが無いようにするＰＬＬ回路を得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係るＰＬＬ回路は、位相比較器と、積分回路と、電圧制御発振器と、分周回路と、入力される二つの基準信号を選択する選択回路とを有し、二つの基準信号間の位相差を打ち消す機能を有する位相差解消回路をさらに有するものである。
【０００８】
この発明に係るＰＬＬ回路は、位相差解消回路が、入力される二つの基準信号をモニターして二つの基準信号が存在するか否かを検知する信号入力検知回路を有し、二つの基準信号が存在するときに動作するものである。
【０００９】
この発明に係るＰＬＬ回路は、位相差解消回路が、入力される二つの基準信号の供給源からの二つの基準信号の存在を表す検知信号に応じて動作するものである。
【００１０】
この発明に係るＰＬＬ回路は、位相差解消回路が、二つの基準信号間の位相差の有無を検出する位相差存在検出回路と、二つの基準信号の一方を遅延させる遅延回路とをさらに有するものである。
【００１１】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１は、この発明の実施の形態１によるＰＬＬ回路を示す構成図である。図１において、８は位相差解消回路である。９は信号入力検知回路であり、１０は位相差存在検出回路であり、１１は遅延回路である。位相差解消回路８は、信号入力検知回路９、位相差存在検出回路１０、および遅延回路１１で構成される。図３における符号と同じ符号が付された構成要素は、その符号が付された図３の構成要素と等しい。
【００１２】
次に動作について説明する。
ＰＬＬ回路の基本回路（１，２，３，４）の動作と二つの基準信号（５，６）の存在と切替えの要領は、図３に示した従来のＰＬＬ回路と同様である。従来のＰＬＬ回路との差異は、位相差解消回路８を付加している事である。
【００１３】
ＰＬＬ回路に入力される基準信号を選択する前に、二つの基準信号（５，６）間の位相差を無くすようにする。信号入力検知回路９は、基準信号が二系統とも入力されているかを検知する機能を持ち、二つの基準信号（５，６）が入力されている場合のみに位相差解消回路８が動作するようにしている。
【００１４】
位相差存在検出回路１０は、片方の基準信号（基準信号５および基準信号６のいずれか）が有意（パルスの存在）のときに、もう片方の基準信号が有意になっているかどうかを判定する。同一の時点で両信号が共に有意の場合は、位相差が無いと判定する。片方の基準信号が有意の時点で、もう片方の基準信号が有意でない場合は、位相差が存在すると判定する。
【００１５】
位相差が存在すると判定した場合は、遅延回路１１によりパルス幅の時間を単位とした遅延処理を片方の基準信号に与える。この遅延回路１１は（単位時間×自然数）の遅延処理を行える。始めに、（単位時間×１）だけの遅延処理を行い、その後、再度位相差判定の動作を行う。さらに位相差が存在すると判定されたら、（単位時間×２）の遅延処理を行う。このようにして位相差判定と遅延処理を繰り返し、位相を単位時間ずつ移動させて位相差が無いと判定されるまで動作を繰り返す。
【００１６】
遅延回路１１は、任意の自然数分だけの遅延時間の設定を行うものではなく、遅延処理を命じる信号毎に遅延時間を重ねていく動作をするものである。故に、この自然数は、二進数変換などの処置を行って遅延時間を決定するものではなく、単に位相差存在判定処理と単位時間の遅延処理とを繰り返す回数である。したがって、この遅延回路１１は比較的簡単に構成されるものである。なお、遅延処理を繰り返す回数（自然数）であるが、（単位時間×自然数）が基準信号の周期の時間になるように自然数の最大値を決定し、それを上限とするように動作が規定されている。
【００１７】
以上で説明した動作により、二つの基準信号（５，６）間の位相差が無くなると、基準信号を切替えてもＰＬＬ回路の動作が不安定にならず、所望の生成信号（出力信号）の周波数がずれることもないので、装置の動作が不安定にならず、瞬間的なエラーが発生しない。
【００１８】
以上のように、この実施の形態１のＰＬＬ回路は、位相比較器（１）と、積分回路（２）と、電圧制御発振器（３）と、分周回路（４）と、入力される二つの基準信号（５，６）を選択する選択回路（７）とを有し、二つの基準信号（５，６）間の位相差を打ち消す機能を有する位相差解消回路（８）をさらに有するものである。
【００１９】
この実施の形態１のＰＬＬ回路は、位相差解消回路（８）が、入力される二つの基準信号（５，６）をモニターして二つの基準信号（５，６）が存在するか否かを検知する信号入力検知回路（９）を有し、二つの基準信号（５，６）が存在するときに動作するものである。
【００２０】
この実施の形態１のＰＬＬ回路は、位相差解消回路（８）が、二つの基準信号（５，６）間の位相差の有無を検出する位相差存在検出回路（１０）と、二つの基準信号（５，６）の一方を遅延させる遅延回路（１１）とをさらに有するものである。
【００２１】
以上のように、この実施の形態１によれば、入力される二つの基準信号間の位相差をなくすように構成したので、基準信号の切替えの際に生じる恐れがある生成信号の周波数ずれによるエラーの発生を防止する効果が得られる。
【００２２】
以上のように、この実施の形態１によれば、入力される二つの基準信号をモニターするように構成したので、基準信号の切替えが可能か否かを予め知ることができる効果が得られる。
【００２３】
以上のように、この実施の形態１によれば、遅延回路を用いて入力される二つの基準信号間の位相差をなくすように構成したので、回路構成を簡単にできる効果が得られる。
【００２４】
実施の形態２．
図２は、この発明の実施の形態２によるＰＬＬ回路を示す構成図である。図２において、２１は検知信号である。図１における符号と同じ符号が付された構成要素は、その符号が付された図１の構成要素と等しい。
【００２５】
次に動作について説明する。
この実施の形態２では、実施の形態１において基準信号が二系統とも入力されているかを検知する信号入力検知回路９が用いられているのに対して、二つの基準信号の供給源からの基準信号が存在するか否かを表す検知信号２１を位相差存在検出回路１０に入力している。
【００２６】
実施の形態１において、信号入力検知回路９は、ＰＬＬ回路部内を流れる基準信号自体をモニターしている。これに対して、この実施の形態２では、二つの基準信号のどちらかを選択する際に参照する等の目的で、基準信号の供給源からの基準信号の存在を表す信号がある場合に、その信号を検知信号２１として用いて信号入力検知回路９の代わりとしている。二つの基準信号が両者とも存在する場合に位相差解消回路が動作するようになる。その他の動作は形態１と同様である。
【００２７】
以上のように、この実施の形態２のＰＬＬ回路は、位相比較器（１）と、積分回路（２）と、電圧制御発振器（３）と、分周回路（４）と、入力される二つの基準信号（５，６）を選択する選択回路（７）とを有し、二つの基準信号（５，６）間の位相差を打ち消す機能を有する位相差解消回路（８）をさらに有するものである。
【００２８】
この実施の形態２のＰＬＬ回路は、位相差解消回路（８）が、入力される二つの基準信号（５，６）の供給源からの二つの基準信号（５，６）の存在を表す検知信号（２１）に応じて動作するものである。
【００２９】
この実施の形態２のＰＬＬ回路は、位相差解消回路（８）が、二つの基準信号（５，６）間の位相差の有無を検出する位相差存在検出回路（１０）と、二つの基準信号（５，６）の一方を遅延させる遅延回路（１１）とをさらに有するものである。
【００３０】
以上のように、この実施の形態２によれば、入力される二つの基準信号間の位相差をなくすように構成したので、基準信号の切替えの際に生じる恐れがある生成信号の周波数ずれによるエラーの発生を防止する効果が得られる。
【００３１】
以上のように、この実施の形態２によれば、入力される二つの基準信号の供給源からの二つの基準信号の存在を表す検知信号に応じて動作するように構成したので、二つの基準信号を直接モニターせずに済む効果が得られる。
【００３２】
以上のように、この実施の形態２によれば、遅延回路を用いて入力される二つの基準信号間の位相差をなくすように構成したので、回路構成を簡単にできる効果が得られる。
【００３３】
【発明の効果】
以上のように、この発明によれば、入力される二つの基準信号間の位相差をなくすように構成したので、基準信号の切替えの際に生じる恐れがある生成信号の周波数ずれによるエラーの発生を防止する効果がある。
【００３４】
この発明によれば、入力される二つの基準信号をモニターするように構成したので、基準信号の切替えが可能か否かを予め知ることができる効果がある。
【００３５】
この発明によれば、入力される二つの基準信号の供給源からの二つの基準信号の存在を表す検知信号に応じて動作するように構成したので、二つの基準信号を直接モニターせずに済む効果がある。
【００３６】
この発明によれば、遅延回路を用いて入力される二つの基準信号間の位相差をなくすように構成したので、回路構成を簡単にできる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるＰＬＬ回路を示す構成図である。
【図２】この発明の実施の形態２によるＰＬＬ回路を示す構成図である。
【図３】従来のＰＬＬ回路を示す構成図である。
【符号の説明】
１　位相比較器、２　積分回路、３　電圧制御発振器、４　分周回路、５，６基準信号、７　基準信号選択器、８　位相差解消回路、９　信号入力検知回路、１０　位相差存在検出回路、１１　遅延回路、２０　選択信号、２１　検知信号。
【図１】
2004023470.tif 000003
【図２】
2004023470.tif 000004
【図３】
2004023470.tif 000005