(57)【要約】【課題】同一半導体基板上に複数の受光部を配置した撮像素子部と、その周辺回路部とを配置した構成において、ダミー配線による撮像素子部の受光効率や感度の低下を抑制する。【解決手段】撮像素子部１２９と周辺回路部１３０の配線のうち、下側の３層の配線１２０、１２２、１２４は、周辺回路部１３０と撮像素子部１２９とで共通であり、最上層の配線１２６は周辺回路部１３０だけに形成され、撮像素子部１２９には形成されていない。すなわち、最上層の配線１２６では、撮像素子部１２９側ではダミー配線１２６Ａとして形成されるが、これは撮像素子部１２９の各光電変換部１１８に対する受光効率の低下を招くため、これを撮像素子部１２９から除去することにより、受光効率の向上、感度の向上を実現する。【選択図】　　　　図１
2004071790.tif 000002
【特許請求の範囲】
【請求項１】
複数の単位画素を近接配置して構成され、前記単位画素による撮像信号を出力する撮像素子部と、
前記撮像素子部と同一チップ上の周辺領域に配置され、前記撮像素子部の駆動回路と前記撮像信号の信号処理回路とを含む周辺回路部と、
前記撮像素子部と周辺回路部にわたる上層領域に形成された複数層の配線層とを有し、
前記配線層は電気的接続に用いないダミー配線を有し、
前記周辺回路部上にはダミー配線を設け、前記撮像素子部上にはダミー配線を設けない、
ことを特徴とする固体撮像素子。
【請求項２】
前記配線層は銅配線であることを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記配線層はダマシン法によって形成された銅配線であることを特徴とする請求項２記載の固体撮像素子。
【請求項４】
前記ダミー配線を含む配線層は前記撮像素子部上のダミー配線を含むパターンで形成された後、前記撮像素子部のダミー配線を除去することにより形成されたものであることを特徴とする請求項１記載の固体撮像素子。
【請求項５】
前記配線層は、前記撮像素子部上の層数より周辺回路部上の層数が多いことを特徴とする請求項１記載の固体撮像素子。
【請求項６】
複数の単位画素を近接配置して構成され、前記単位画素による撮像信号を出力する撮像素子部と、
前記撮像素子部と同一チップ上の周辺領域に配置され、前記撮像素子部の駆動回路と前記撮像信号の信号処理回路とを含む周辺回路部と、
前記撮像素子部と周辺回路部にわたる上層領域に形成された複数層の配線層とを有し、
前記配線層は、前記撮像素子部上の層数より周辺回路部上の層数が多く、
前記撮像素子部上には、前記周辺回路部の上層配線に対応する層に電気的接続に用いないダミー配線層を有し、
前記撮像素子部上のダミー配線層の配線パターンがその下層に形成された配線とほぼ同一パターンで形成されている、
ことを特徴とする固体撮像素子。
【請求項７】
前記配線層は銅配線であることを特徴とする請求項６記載の固体撮像素子。
【請求項８】
前記配線層はダマシン法によって形成された銅配線であることを特徴とする請求項７記載の固体撮像素子。
【請求項９】
前記撮像素子部上のダミー配線層は、前記撮像素子部の受光部に対する光の入射を阻害しない配線パターンで形成されていることを特徴とする請求項６記載の固体撮像素子。
【請求項１０】
複数の単位画素を近接配置して構成され、前記単位画素による撮像信号を出力する撮像素子部と、前記撮像素子部と同一チップ上の周辺領域に配置され、前記撮像素子部の駆動回路と前記撮像信号の信号処理回路とを含む周辺回路部と、前記撮像素子部と周辺回路部にわたる上層領域に形成された複数層の配線層とを有する固体撮像素子の製造方法であって、
前記周辺回路部と撮像素子部にわたる上層領域にダミー配線を含む上層配線と層間絶縁膜とを形成する第１のステップと、
前記撮像素子部上の層間絶縁膜とダミー配線を除去する第２のステップと、
を有することを特徴とする固体撮像素子の製造方法。
【請求項１１】
前記第１のステップでは、銅配線によって配線層を形成することを特徴とする請求項１０記載の固体撮像素子の製造方法。
【請求項１２】
前記第１のステップでは、ダマシン法によって銅配線を形成することを特徴とする請求項１１記載の固体撮像素子の製造方法。
【請求項１３】
前記第２のステップでは、液薬エッチングによってダミー配線を除去することを特徴とする請求項１１記載の固体撮像素子の製造方法。
【請求項１４】
前記撮像素子部上の層間絶縁膜とダミー配線を除去した後、前記周辺回路部と撮像素子部にわたる領域に平坦化膜を形成する第３のステップを有することを特徴とする請求項１０記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体チップ上に撮像素子部と周辺回路部とを設けた固体撮像素子及びその製造方法に関する。
【０００２】
【従来の技術】
従来より、ＣＭＯＳイメージセンサに代表される固体撮像素子の画素セルにおいては、通常、周辺回路部に用いられる配線と同様の技術を用いて配線が形成されている。
周辺回路部の配線工程では、配線およびビアコンタクトを微細化するのに必要な平坦度を実現するため、通常は化学的機械的平坦化法（ＣＭＰ法）が用いられている。ただし、ＣＭＰ法では平坦化を行う前の平坦性が、ＣＭＰ後の平坦性に大きく影響する。
そこで、より高精度の平坦性を得るための方法として、ＣＭＰ法による平坦化前に、ある程度良好な平坦性を実現するため、実際には配線として電気的接続には用いないダミー配線を設けたり、幅の広い配線をストライプ状に分割するなどの工夫が行われている（例えば、特許第３２２９２７８号、特開２０００−６８２７７号等参照）。
【０００３】
以下、このような従来の方法を、銅配線を用いた配線形成工程を例に具体的に説明する。
図６は、銅配線の形成に通常用いられるダマシン法の各工程を示す断面図である。
まず、図６（ａ）において、絶縁膜１にトレンチによる配線パターン２、３を形成する。その後、銅のバリアメタル層５を絶縁膜１上、およびトレンチパターン２内に製膜する。なお、銅のバリアメタルは、通常はタンタル（Ｔａ）、タンタルナイトライド（ＴａＮ）、タングステンナイトライド（ＷＮ）などが、スパッタ法で製膜される。
その後、配線材料となる銅６を製膜し、図６（ａ）に示す構造を得る。なお、銅６の製膜は、通常、スパッタ法で銅のシード層を製膜後、メッキにより製膜される。
【０００４】
次に、ＣＭＰ法を用いて平坦化を行う。図６（ｂ）は、銅をＣＭＰ法により平坦化した様子を示している。
そして、この例では、広い絶縁膜領域４では銅がとりきれず、一部の銅が残っている様子８を示している。一方、広い配線領域３では銅の上面に凹み（いわゆるディッシング）９が発生した様子を示している。
その後、バリアメタル５をＣＭＰ法により除去する。
図６（ｃ）では、バリアメタルのＣＭＰ後も銅が残っていた領域８ではバリアーメタルも残っている様子７を示している。
【０００５】
以上の例で示したように、配線層の配置、配線幅等により、配線形成後には配線材料が残ってしまう、あるいは、ディッシングが発生してしまうなどの問題が発生する。
そこで、このような問題を解決する方法がいくつか提案されている。
次に、その一例を図７を用いて説明する。
図７（ａ）は、図６（ａ）と同様の工程により、形成されている。ただし、図７（ａ）では、電気的接続に用いない配線、いわゆるダミー配線１０、広い配線を分割する絶縁膜領域１１が配線パターンに形成されている。
そして、図７（ａ）の方法を用いることにより、配線材料である銅の平坦度が図６（ａ）とは大きく異なるため、ＣＭＰ法での平坦化後には、図７（ｂ）に示すように、上述した配線材料の残りやディッシングの問題が解決されている。
【０００６】
また、上述のようなダマシン法を用いずに、従来から用いられてきたＡｌ配線等の配線材料をエッチングして配線を形成する場合は、層間絶縁膜をＣＭＰ法により平坦化する方法（いわゆるエッチング法）が広く用いられている。
この場合は、層間絶縁膜製膜後の平坦度を良くする目的から、ダミー配線が広く用いられている。図８は、その具体例を示している。図示のように、絶縁膜１２上に比較的幅の狭い配線１３や比較的幅の広い配線１４が配置されており、これらの間にダミー配線１５を設けることにより、その上層に形成される層間絶縁膜１６の平坦性を確保するようになっている。
なお、このようなダミー配線の形成方法としては、電気的接続に用いる配線をレイアウトした後、あるルールの下で自動的に配置される方法が用いられる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述したダマシン法により配線を形成する場合においても、エッチング法により配線を形成する場合においても、固体撮像素子に用いた場合には、ダミー配線の積層によって生じる素子形成スペースの減少や段差により、特に撮像素子部で基板内に形成された受光部への光が遮光性の金属膜であるダミー配線によって著しく小さくなってしまうという問題がある。
特に、配線層に銅配線を用いる構成では、周辺回路部における銅膜残りを防止するためには、配線形成段階で撮像画素部上にダミー配線を形成する必要性が高くなり、ダミー配線のパターン等にも制約を受けることから、このようなダミー配線の存在が固体撮像素子の特性を劣化させる大きな要因となる恐れがある。
【０００８】
本発明は、このような実情に鑑み、同一半導体基板上に複数の受光部を配置した撮像素子部と、その周辺回路部とを配置した構成において、平坦化や配線材料残りを防止するためのダミー配線による撮像素子部の受光効率や感度の低下を抑制することができる固体撮像素子及びその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は前記目的を達成するため、複数の単位画素を近接配置して構成され、前記単位画素による撮像信号を出力する撮像素子部と、前記撮像素子部と同一チップ上の周辺領域に配置され、前記撮像素子部の駆動回路と前記撮像信号の信号処理回路とを含む周辺回路部と、前記撮像素子部と周辺回路部にわたる上層領域に形成された複数層の配線層とを有し、前記配線層は電気的接続に用いないダミー配線を有し、前記周辺回路部上にはダミー配線を設け、前記撮像素子部上にはダミー配線を設けないことを特徴とする。
【００１０】
また本発明は、複数の単位画素を近接配置して構成され、前記単位画素による撮像信号を出力する撮像素子部と、前記撮像素子部と同一チップ上の周辺領域に配置され、前記撮像素子部の駆動回路と前記撮像信号の信号処理回路とを含む周辺回路部と、前記撮像素子部と周辺回路部にわたる上層領域に形成された複数層の配線層とを有し、前記配線層は、前記撮像素子部上の層数より周辺回路部上の層数が多く、前記撮像素子部上には、前記周辺回路部の上層配線に対応する層に電気的接続に用いないダミー配線層を有し、前記撮像素子部上のダミー配線層の配線パターンがその下層に形成された配線とほぼ同一パターンで形成されていることを特徴とする。
【００１１】
また本発明は、複数の単位画素を近接配置して構成され、前記単位画素による撮像信号を出力する撮像素子部と、前記撮像素子部と同一チップ上の周辺領域に配置され、前記撮像素子部の駆動回路と前記撮像信号の信号処理回路とを含む周辺回路部と、前記撮像素子部と周辺回路部にわたる上層領域に形成された複数層の配線層とを有する固体撮像素子の製造方法であって、前記周辺回路部と撮像素子部にわたる上層領域にダミー配線を含む上層配線と層間絶縁膜とを形成する第１のステップと、前記撮像素子部上の層間絶縁膜とダミー配線を除去する第２のステップとを有することを特徴とする。
【００１２】
本発明の固体撮像素子では、周辺回路部上にはダミー配線を設け、撮像素子部上にはダミー配線を設けないことから、ダミー配線によって撮像素子部の受光部への光の入射が阻害されることもなくなり、ダミー配線による撮像素子部の受光効率や感度の低下を抑制することができる。
また本発明の固体撮像素子では、撮像素子部上の層数より周辺回路部上の層数が多く、撮像素子部上にダミー配線を形成する必要がある場合でも、撮像素子部上のダミー配線層の配線パターンがその下層に形成された配線とほぼ同一パターンで形成されていることから、このダミー配線によって撮像素子部の受光部への光の入射が阻害されることを最小限に抑制でき、ダミー配線による撮像素子部の受光効率や感度の低下を抑制することができる。
【００１３】
また本発明の固体撮像素子の製造方法では、周辺回路部と撮像素子部にわたる上層領域にダミー配線を含む上層配線と層間絶縁膜とを形成した後、撮像素子部上の層間絶縁膜とダミー配線を除去することにより、撮像素子部上のダミー配線によって撮像素子部の受光部への光の入射が阻害されることもなくなり、ダミー配線による撮像素子部の受光効率や感度の低下を抑制することができる。また、周辺回路部における上層配線の作製段階では、撮像素子部上にもダミー配線を形成できるので、周辺回路部から撮像素子部にかけての有効な平坦性を得ることができ、周辺回路部における配線材残り等の不具合を有効に防止でき、特性の優れた固体撮像素子を形成することが可能となる。
【００１４】
【発明の実施の形態】
以下、本発明による固体撮像素子及びその製造方法の実施の形態例について説明する。
図１は、本発明の第１の実施の形態例を示す断面図である。
本例の固体撮像素子は、例えばＣＭＯＳイメージセンサとして形成されており、図１の左側に示す撮像素子部１２９と左側に示す周辺回路部１３０とを同一半導体チップ上に形成したものである。
撮像素子部１２９は、半導体基板１００中に複数の単位画素を２次元配列で配置したものであり、各単位画素毎に設けられた光電変換部１１８によって入射光量を検出し、画素信号として出力するものである。
そして、この撮像素子部１２９の上層には、層間絶縁膜１１９、１２１、１２３、１２５、１２７を介して複数層（図示の例では３層）の配線１２０、１２２、１２４が形成されている。これらの配線１２０、１２２、１２４は、各光電変換部１１８の受光経路を避けるような状態で配置されている。なお、本例では上述したダマシン法を用いた銅配線を用いている。
【００１５】
また、周辺回路部１３０は、撮像素子部１２９の各単位画素を駆動するための駆動回路や撮像素子部１２９から出力された撮像信号を処理する信号処理回路等が設けられている。
そして、この周辺回路部１３０の上層にも、層間絶縁膜１１９、１２１、１２３、１２５、１２７を介して複数層（図示の例では４層）の配線１２０、１２２、１２４、１２６が形成されている。すなわち、下側の３層の配線１２０、１２２、１２４は、周辺回路部１３０と撮像素子部１２９とで共通であり、最上層の配線１２６は、周辺回路部１３０だけに形成されており、撮像素子部１２９には形成されていない。
この最上層の配線１２６には、例えば平坦化のためのダミー配線が含まれており、また、特に銅配線を用いる場合には、製造上の制約から撮像素子部１２９上にもダミー配線を形成する必要がある。
しかし、仮に図３に示すように、撮像素子部１２９の最上層にダミー配線１２６Ａを設けた場合には、このダミー配線１２６Ａによって光電変換部１１８への受光経路が遮られ、受光効率の低下等を招くことになる。
そこで、図１に示す例では、撮像素子部１２９の最上層からダミー配線１２６Ａを除去したものである。
【００１６】
なお、特に銅配線を用いた場合、周辺回路部１３０側の配線を適正に形成するために、撮像素子部１２９上にもダミー配線を設定して配線パターンの形成を行う必要がある場合も生じる。
そこで、本例では、後述する製造方法でも説明するように、最上層の配線形成工程段階では、撮像素子部１２９の上層にもダミー配線１２６Ａや上層の層間絶縁膜１２７を形成し、その後、このダミー配線１２６Ａや上層の層間絶縁膜１２７を除去することにより、撮像素子部１２９の上層にダミー配線が存在しない層構造としたものである。なお、ダミー配線１２６Ａや層間絶縁膜１２７の除去は、各種エッチングを組み合わせて行うが、等方性エッチング、異方性エッチングのどちらでも良い。また、銅配線の除去方法として、銅膜に開口を形成し、液薬エッチングを行うことにより、除去してもよい。
【００１７】
なお、図１に示す状態は、撮像素子部１２９上のダミー配線１２６Ａや層間絶縁膜１２７を除去した後、全体的に平坦化膜を積層し、その上面をＣＭＰ等によって平坦化した状態である。
このような方法では、実際には、周辺回路部１３０と撮像素子部１２９との間に段差が生じるが、特性上、許容範囲内の段差であればよいものとする。
また、周辺回路部１３０と撮像素子部１２９との間の段差をなくしたい場合には、撮像素子部１２９上のダミー配線１２６Ａや層間絶縁膜１２７を除去した部分を部分的な平坦化膜によって充填し、その後、全体的な平坦化膜を積層して平坦化するような方法も採用できる。
【００１８】
図２は、本発明の第２の実施の形態例を示す断面図である。なお、図１と共通の構成については、同一符号を用いている。
本例の固体撮像素子は、撮像素子部１２９の最上層に、ダミー配線１２６Ｂを設けたものであるが、図３の例と異なる点は、ダミー配線１２６Ｂを下層の配線１２０、１２２、１２４と同一のパターンとしたものである。
これにより、ダミー配線１２６Ｂによって遮られる入射光の光量を最小に抑え、光電変換部１１８における良好な受光効率を確保したものである。
特に、撮像素子部１２９の配線層の層数に対して周辺回路部１３０の配線層の層数が多い場合に、どうしても撮像素子部１２９上にダミー配線を設けざるを得ない場合がある。そこで、このような場合でも、本例のように、ダミー配線１２６Ｂを下層の配線１２０、１２２、１２４とほぼ同一のパターンとすることにより、ダミー配線による光の損失を最小限に抑えることが可能となる。
【００１９】
なお、その他は、図１に示す例と同様であるので説明は省略する。
また、本例では、ダミー配線１２６Ｂを下層の配線１２０、１２２、１２４とほぼ同一のパターンとしたが、ダミー配線が光電変換部の入射効率に影響しないパターンである場合には、無理に下層の配線パターンに合わせる必要はなく、入射効率に影響のない範囲内で、ダミー配線の効果が最大限発揮できるようなパターンに形成し得ることは勿論である。
【００２０】
図３及び図４は、本発明の第３の実施の形態例を示す断面図である。なお、図１及び図２と共通の構成については、同一符号を用いている。
この第３の実施の形態例は、特に図１に示す第１の実施の形態例の固体撮像素子を作製するための製造方法に対応するものである。
まず、図３は、周辺回路部１３０と撮像素子部１２９の各配線層１２０、１２２、１２４、１２６と各層間絶縁膜１１９、１２１、１２３、１２５、１２７を同時工程によって順次に形成していき、撮像素子部１２９の最上層にもダミー配線１２６Ａを形成した段階を示している。このままの状態では、第１の実施の形態例で説明したように、撮像素子部１２９における入射光がダミー配線１２６Ａによって阻害されることになる。
【００２１】
そこで、図４に示すように撮像素子部１２９の最上層の層間絶縁膜１２７をエッチング等によって除去（凹部１２８）し、さらに、ダミー配線１２６Ａの除去を行う。
これにより、撮像素子部１２９の上層のダミー配線１２６Ａをなくし、各光電変換部１１８に対する入射効率を向上させた層構造を得ることができる。
なお、図４に示す状態で、ダミー配線１２６Ａを除去した場合、その部分にはダミー配線１２６Ａのパターンに対応した凹凸形状が残り、また、撮像素子部１２９全体としても最上層の層間絶縁膜１２７を除去した分の凹みができるが、これらの形状が撮像素子の特性に影響しない範囲であれば、そのままの状態で全体的な平坦化膜を積層し、平坦化を行えばよい。
【００２２】
また、凹凸が問題となる場合には、例えばダミー配線１２６Ａを除去した部分をさらにエッチング等で平坦化し、その上に充填材を注入して周辺回路部１３０との高さを揃え、その後、全体的な平坦化を行うようにすればよい。このようにすれば、特にチップ上に配置されるオンチップカラーフィルタやオンチップマイクロレンズの配置状態も、より良好なものとなり、固体撮像素子の高精度化に容易に対応できるものである。
また、本例では、１層のダミー配線を除去する場合について説明したが、必要に応じて複数層のダミー配線を除去するようにしてもよい。
【００２３】
図５は、本発明の第４の実施の形態例におけるダミー配線のパターン例を示す平面図である。
図５に示すように、ダミー配線のパターン例としては、撮像素子部の全体に配置した配線１４０中に絶縁膜のパターン１４１を残すようなかたちで形成する方法がある。これは、周辺回路部と撮像素子部での配線の占有率差を小さくし、より良好な平坦性を確保するという目的で用いられる方法である。
そこで、このようなダミー配線のパターンに対しても、上述した実施の形態例と同様に、ダミー配線を除去することになるが、この場合、ダミー配線の一部に開口部を小さくあけて、液薬を注入することにより、銅配線を等方的にエッチング除去することが可能となる。
そして、このような方法を用いた場合、エッチング時に必要な開口部を小さくすることが可能となり、撮像素子部と周辺回路部との間で段差が発生する問題を解決できるという利点がある。
【００２４】
なお、上述した各実施の形態例では、本発明を銅配線に代表されるダマシン法を用いて形成する場合について説明したが、本発明は、アルミ配線に代表されるエッチング法を用いて形成される配線にも同様に適用し得るものである。
また、上述した各実施の形態例では、本発明をＣＭＯＳイメージセンサに適用した場合について説明したが、光電変換部を有する撮像素子部と周辺回路部とを同一チップ上に搭載する各種方式の固体撮像素子及びその製造方法に広く適用し得るものである。
【００２５】
【発明の効果】
以上説明したように本発明の固体撮像素子によれば、周辺回路部上にはダミー配線を設け、撮像素子部上にはダミー配線を設けないことから、ダミー配線によって撮像素子部の受光部への光の入射が阻害されることもなくなり、ダミー配線による撮像素子部の受光効率や感度の低下を抑制できる効果がある。
また本発明の固体撮像素子によれば、撮像素子部上の層数より周辺回路部上の層数が多く、撮像素子部上にダミー配線を形成する必要がある場合でも、撮像素子部上のダミー配線層の配線パターンがその下層に形成された配線とほぼ同一パターンで形成されていることから、このダミー配線によって撮像素子部の受光部への光の入射が阻害されることを最小限に抑制でき、ダミー配線による撮像素子部の受光効率や感度の低下を抑制できる効果がある。
【００２６】
また本発明の固体撮像素子の製造方法によれば、周辺回路部と撮像素子部にわたる上層領域にダミー配線を含む上層配線と層間絶縁膜とを形成した後、撮像素子部上の層間絶縁膜とダミー配線を除去することにより、撮像素子部上のダミー配線によって撮像素子部の受光部への光の入射が阻害されることもなくなり、ダミー配線による撮像素子部の受光効率や感度の低下を抑制できる効果がある。
また本発明の固体撮像素子の製造方法によれば、周辺回路部における上層配線の作製段階では、撮像素子部上にもダミー配線を形成できるので、周辺回路部から撮像素子部にかけての有効な平坦性を得ることができ、周辺回路部における配線材残り等の不具合を有効に防止でき、特性の優れた固体撮像素子を形成することができる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態例による固体撮像素子を示す断面図である。
【図２】本発明の第２の実施の形態例による固体撮像素子を示す断面図である。
【図３】本発明の第３の実施の形態例による固体撮像素子の製造工程を示す断面図である。
【図４】本発明の第３の実施の形態例による固体撮像素子の製造工程を示す断面図である。
【図５】本発明の第４の実施の形態例におけるダミー配線のパターン例を示す平面図である。
【図６】従来の固体撮像素子の製造工程の第１の例を示す断面図である。
【図７】従来の固体撮像素子の製造工程の第２の例を示す断面図である。
【図８】従来のダミー配線の一例を示す断面図である。
【符号の説明】
１００……半導体基板、１１８……光電変換部、１１９、１２１、１２３、１２５、１２７……層間絶縁膜、１２０、１２２、１２４、１２６……配線、１２６Ａ、１２６Ｂ……ダミー配線、１２９……撮像素子部、１３０……周辺回路部。
【図１】
2004071790.tif 000003
【図２】
2004071790.tif 000004
【図３】
2004071790.tif 000005
【図４】
2004071790.tif 000006
【図５】
2004071790.tif 000007
【図６】
2004071790.tif 000008
【図７】
2004071790.tif 000009
【図８】
2004071790.tif 000010