(57)【要約】      （修正有）【課題】層間絶縁膜に接続孔を形成する際に接続孔内に剥離残りが発生するのを抑制できる半導体装置の製造方法を提供する。【解決手段】第１のＡ１配線１上にＴｉＮ膜３を形成する工程と、ＴｉＮ膜３上に、ＮＳＧ（ＳｉＯ２）膜５、無機ＳＯＧ膜７およびＮＳＧ（ＳｉＯ２）膜９からなる層間絶縁膜１０を形成する工程と、層間絶縁膜１０上にレジスト膜を形成する工程と、ウエハ表面温度を５０℃以上とした状態で、前記レジスト膜をマスクとして前記層間絶縁膜１０を、Ｎ２ガスを添加したＣＦ４／ＣＨＦ３／Ａｒのプロセスガスを用いてドライエッチングすることにより、前記層間絶縁膜１０にビアホール１０ａを形成する工程と、前記ビアホール１０ａ内にＷプラグ１５を埋め込む工程と、Ｗプラグ１５上に第２のＡ１配線１７を形成する工程とを具備する半導体装置の製造方法。【選択図】図３
2004172456.tif 000002
【特許請求の範囲】
【請求項１】
下地膜上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上にレジスト膜を形成する工程と、
前記層間絶縁膜の表面温度を５０℃以上とした状態で、前記レジスト膜をマスクとして前記層間絶縁膜を、Ｎ２ガスを添加したプロセスガスを用いてドライエッチングすることにより、前記層間絶縁膜に接続孔を形成する工程とを具備することを特徴とする半導体装置の製造方法。
【請求項２】
第１の配線上に下地膜を形成する工程と、
前記下地膜上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上にレジスト膜を形成する工程と、
前記層間絶縁膜の表面温度を５０℃以上とした状態で、前記レジスト膜をマスクとして前記層間絶縁膜を、Ｎ２ガスを添加したプロセスガスを用いてドライエッチングすることにより、前記層間絶縁膜に接続孔を形成する工程と、
前記接続孔内に金属プラグを埋め込む工程と、
前記金属プラグ上に第２の配線を形成する工程とを具備することを特徴とする半導体装置の製造方法。
【請求項３】
前記ドライエッチングする際の前記プロセスガスに対するＮ２ガスのガス流量比が、１〜５０％の範囲であることを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記プロセスガスは、ＣＦ４／ＣＨＦ３、ＣＦ４／ＣＨＦ３／Ｈｅ、ＣＦ４／ＣＨＦ３／Ａｒ、ＣＨＦ３／Ｈｅ／Ｏ２、Ｃ４Ｆ８／Ｏ２／Ａｒ、Ｃ２Ｆ６／ＣＨＦ３、Ｃ２Ｆ６／ＣＨＦ３／Ｈｅ、及び、Ｃ２Ｆ６／ＣＨＦ３／／Ａｒのうちのいずれか、あるいは、これらいずれかのガスにＣＯまたはＣＯ２ガスを混合したものであることを特徴とする請求項１〜３のうちいずれか１項記載の半導体装置の製造方法。
【請求項５】
前記層間絶縁膜は、少なくともＳＯＧ膜を有することを特徴とする請求項１〜４のうちいずれか１項記載の半導体装置の製造方法。
【請求項６】
前記下地膜は、ＴｉＮ膜、Ｗ膜、Ｔｉｗ膜、Ｔｉシリサイド膜、Ｃｏシリサイド膜、Ｔｉ膜とＴｉＮ膜の２膜構造、及び、Ｔｉ膜とＴｉＷ膜の２膜構造のうちのいずれかであることを特徴とする請求項１〜５のうちいずれか１項記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。特には、層間絶縁膜に接続孔を形成する際に接続孔内に剥離残りが発生するのを抑制できる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来の半導体装置の製造方法の一例について図１〜図３を参照しつつ説明する。なお、図１〜図３は、従来の半導体装置の製造方法ではないが、説明の便宜上、参照する。
まず、第１のＡ１配線１上にスパッタ法によりＴｉＮ膜３を堆積する。この後、このＴｉＮ膜３上にＮＳＧ（ＳｉＯ２）膜５を形成し、このＮＳＧ膜５上に無機ＳＯＧ（ＳｉＯ２）膜７を形成し、この無機ＳＯＧ膜７上にＮＳＧ（ＳｉＯ２）膜９を形成する。このようにして、ＮＳＧ膜５、無機ＳＯＧ膜７及びＮＳＧ膜９からなる層間絶縁膜１０が形成される。
【０００３】
次に、層間絶縁膜１０上にｉ線レジスト１１を塗布し、このレジストを露光、現像する。これにより、レジスト１１には開口部１１ａが形成される。この後、このレジスト１１をマスクとして層間絶縁膜１０を反応性イオンエッチング（ＲＩＥ）装置によりドライエッチングする。
これにより、層間絶縁膜１０には、深い穴からなるビアホール１０ａが形成される。この際、ＲＩＥ装置で用いられるエッチングガスは、ＣＦ４／ＣＨＦ３又はＣＦ４／ＣＨＦ３／Ａｒのプロセスガスである。また、エッチング時のウエハ温度は−１０℃〜０℃程度とされている。
【０００４】
次に、上記レジスト１１をＯ２プラズマアッシング（ハーフアッシング）し、その後、レジスト剥離液によりレジストを剥離する。このようにして、レジスト１１が剥離される。
この後、ビアホール１０ａ内及び層間絶縁膜１０上に、下層がＴｉ膜で上層がＴｉＮ膜からなるメタル層１３をスパッタ法により堆積する。次に、このメタル層１３上にスパッタ法によりＷ膜を堆積し、このＷ膜をエッチバックすることにより、ビアホール１０ａ内にはＷプラグ１５が埋め込まれる。
【０００５】
次に、Ｗプラグ１５及びメタル層１３の上にスパッタ法によりＡｌ膜を堆積する。この後、このＡ１膜上にレジスト膜を設け、このレジスト膜をマスクとしてエッチングすることにより、Ｗプラグ１５及びメタノレ層１３の上に第２のＡｌ配線１７が形成される。この第２のＡｌ配線１７はＷプラグ１５を介して第１のＡ１配線と電気的に接続される。
【０００６】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置の製造方法では、ＮＳＧ膜５、ＳＯＧ膜７及びＮＳＧ膜９からなる層間絶縁膜１０を、ＣＦ４／ＣＨＦ３／Ａｒのプロセスガスを用いてドライエッチングすることにより、層間絶縁膜１０にビアホール１０ａを形成する。
【０００７】
この際、下地膜であるＴｉＮ膜３がエッチングストッパーとして作用するが、このエッチングによりＴｉＮ膜３の表面も一部反応して削れてしまい、その反応生成物がビアホール１０ａ内に再付着して残存することがある。
そして、次にレジスト１１を剥離する工程を施しても、ビアホール１０ａ内に残存する反応生成物を剥離することができず、結局、ビアホール１０ａ内に前記反応生成物が残ることとなる。
【０００８】
これにより、ビアホール１０ａ底の寸法が所望値より小さくなり、ホール抵抗が高くなるという不良が発生したり、ホール抵抗の面内バラツキが大きくなったり、温度サイクルがかかるとホール抵抗値が変化する等によって、半導体装置の信頼性が低下するという問題が発生する。
上記の問題を解決する方法としては、レジスト１１を剥離した後に、ビアホール１０ａ内に剥離残り（反応生成物）が生じないように、レジスト剥離工程を次のように変更することも考えられる。
【０００９】
つまり、レジストをＯ２プラズマアッシング（フルアッシング）し、その後、液組成を変更して剥離性を向上させた専用の剥離液を用いて前記剥離残りを除去する方法である。
しかし、この方法では、剥離残りの問題は解決できるが、剥離液の剥離性が強いため、層間絶縁膜１０中の比較的剥離され易いＳＯＧ膜７も溶解してしまい、ＳＯＧ膜７の部分だけビアホール１０ａの径が広がる。
【００１０】
そして、このビアホール１０ａ内にＷプラグ１５を埋め込むと、ＳＯＧ膜７中の広がったビアホール１０ａ内にＷが入り込むことにより、配線ショートを起こすことがある。
すなわち、専用の剥離液の剥離性能の向上による剥離残りの除去と、ＳＯＧ膜７の溶解とがトレードオフの関係にある。
【００１１】
一方、層間絶縁膜１０にＳＯＧ膜７を用いなければ、剥離性の強い剥離液を用いても、上記の配線ショートの問題が起こることもないわけであるが、層間絶縁膜１０を平坦化するためにはＳＯＧ膜７を用いる必要がある。
また、層間絶縁膜１０の平坦化にＳＯＧ膜７を用いると、第１のＡ１配線１の下地段差構造の違いで、ＳＯＧ膜７の溜まり量が顕著に変化し、そのため層間絶縁膜１０の厚さは、約２倍程度の差になる。層間絶縁膜１０の厚さの異なるビアホール１０ａを１度のドライエッチングで形成する場合、層間絶縁膜１０の膜厚が薄いビアホール１０ａの底は、ドライエッチングの過剰なオーバーエッチングで、下地膜であるＴｉＮ膜３が削れてしまい、その結果、ビアホール１０ａの底で第１のＡ１配線１が露出することがある。すると、第１のＡｌ配線１が電池効果によりＡ１腐食（サイドエッチ）を起こすという問題が生じる。
【００１２】
また、前述したように、層間絶縁膜１０のエッチング時にはウエハ温度を−１０℃〜０℃程度としており、エッチング時のウエハ温度を１５℃未満とすると、ビアホール１０ａ内に剥離残りが生じてしまう。
本発明は上記のような事情を考慮してなされたものであり、その目的は、層間絶縁膜に接続孔を形成する際に接続孔内に剥離残りが発生するのを抑制できる半導体装置の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、下地膜上に層間絶縁膜を形成する工程と、前記層間絶縁膜上にレジスト膜を形成する工程と、前記層間絶縁膜の表面温度を５０℃以上とした状態で、前記レジスト膜をマスクとして前記層間絶縁膜を、Ｎ２ガスを添加したプロセスガスを用いてドライエッチングすることにより、前記層間絶縁膜に接続孔を形成する工程とを具備することを特徴とする。
【００１４】
上記半導体装置の製造方法によれば、エッチング時の層間絶縁膜の表面温度を５０℃以上としているため、接続孔内に剥離残りが生じるのを抑制することができる。また、層間絶縁膜に、ドライエッチングにより接続孔を形成する際、エッチングガスとしてＮ２ガスを添加したプロセスガスを用いる。
このように、Ｎ２ガスを添加するため、下地膜とのエッチング選択比を向上させることができ、下地膜がエッチングされることを抑制でき、その結果、その反応生成物がビアホール内に再付着して残存することを抑制でき、ビアホール内の剥離残りの発生を抑制できる。
【００１５】
また、本発明に係る半導体装置の製造方法は、第１の配線上に下地膜を形成する工程と、前記下地膜上に層間絶縁膜を形成する工程と、前記層間絶縁膜上にレジスト膜を形成する工程と、前記層間絶縁膜の表面温度を５０℃以上とした状態で、前記レジスト膜をマスクとして前記層間絶縁膜を、Ｎ２ガスを添加したプロセスガスを用いてドライエッチングすることにより、前記層間絶縁膜に接続孔を形成する工程と、前記接続孔内に金属プラグを埋め込む工程と、前記金属プラグ上に第２の配線を形成する工程とを具備することを特徴とする。
【００１６】
また、本発明に係る半導体装置の製造方法においては、前記ドライエッチングする際の前記プロセスガスに対するＮ２ガスのガス流量比が、１〜５０％の範囲であることが好ましい。
また、本発明に係る半導体装置の製造方法において、前記プロセスガスは、ＣＦ４／ＣＨＦ３、ＣＦ４／ＣＨＦ３／Ｈｅ、ＣＦ４／ＣＨＦ３／Ａｒ、ＣＨＦ３／Ｈｅ／Ｏ２、Ｃ４Ｆ８／Ｏ２／Ａｒ、Ｃ２Ｆ６／ＣＨＦ３、Ｃ２Ｆ６／ＣＨＦ３／Ｈｅ、及び、Ｃ２Ｆ６／ＣＨＦ３／／Ａｒのうちのいずれか、あるいは、これらいずれかのガスにＣＯまたはＣＯ２ガスを混合したものであることが好ましい。
【００１７】
また、本発明に係る半導体装置の製造方法において、前記層間絶縁膜は、少なくともＳＯＧ膜を有することが好ましい。
また、本発明に係る半導体装置の製造方法において、前記下地膜は、ＴｉＮ膜、Ｗ膜、Ｔｉｗ膜、Ｔｉシリサイド膜、Ｃｏシリサイド膜、Ｔｉ膜とＴｉＮ膜の２膜構造、及び、Ｔｉ膜とＴｉＷ膜の２膜構造のうちのいずれかであることが好ましい。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図１〜図３は、本発明の実施の形態による半導体装置の製造方法を示す断面図である。
まず、図１に示すように、厚さ０．４５μｍ程度の第１のＡ１（Ａｌ−Ｃｕ合金）配線１上にスパッタ法により厚さ０．０８μｍ程度のＴｉＮからなる反対防止膜３を形成する。
【００１９】
この後、この反射防止膜３上にＮＳＧ（ＳｉＯ２）膜５を形成し、このＮＳＧ膜５上に無機ＳＯＧ（ＳｉＯ２）膜７を形成し、この無機ＳＯＧ膜７上にＮＳＧ（ＳｉＯ２）膜９を形成する。このようにして、ＮＳＧ膜５、無機ＳＯＧ膜７及びＮＳＧ膜９からなる層間絶縁膜１０が形成され、この層間絶縁膜１０の厚さは１μｍ程度である。
【００２０】
次に、層間絶縁膜１０上にｉ線レジスト１１を厚さ１μｍ程度塗布し、このレジスト１１を露光、現像する。これにより、レジスト１１には０．６μｍのの開口部１１ａが形成される。
この後、図２に示すように、このレジスト１１をマスクとして層間絶縁膜１０を反応性イオンエッチング（ＲＩＥ）装置（図示せず）によりドライエッチングする。これにより、層間絶縁膜１０には、深い穴からなるビアホール１０ａが形成される。
【００２１】
この際、エッチング時のウエハ表面温度（層間絶縁膜の温度）は５０℃以上とし、ＲＩＥ装置で用いられるエッチングガスは、ＣＦ４／ＣＨＦ３／ＡｒのプロセスガスにＮ２ガスを添加したものとする。ガス流量は、プロセスガス５０〜２５０ｓｃｃｍ程度、Ｎ２ガス５〜５０ｓｃｃｍ程度が好ましい。但し、Ｎ２ガスは、微量でも添加すれば効果があると考えられる。次に、上記レジスト１１をＯ２プラズマアッシング等により剥離する。
【００２２】
なお、エッチング時のウエハ表面温度は、ウエハ表面の温度分布にバラツキがある場合には、ウエハ表面の温度の最も低い部分の温度を５０℃以上とすることが好ましい。
この後、図３に示すように、ビアホール１０ａ内及び層間絶縁膜１０上に、下層がＴｉ膜で上層がＴｉＮ膜からなるメタル層１３をスパッタ法により堆積する。次に、このメタル層１３上にスパッタ法によりＷ膜を堆積し、このＷ膜をエッチバックすることにより、ビアホール１０ａ内にはＷプラグ１５が埋め込まれる。
【００２３】
次に、Ｗプラグ１５及びメタル層１３の上にスパッタ法によりＡ１膜を堆積する。この後、このＡ１膜上にレジスト膜（図示せず）を設け、このレジスト膜をマスクとしてエッチングすることにより、Ｗプラグ１５及びメタル層１３の上に第２のＡ１配線１７が形成される。この第２のＡ１配線１７は、Ｗプラグ１５を介して第１のＡ１配線１に電気的に接続される。
【００２４】
上記実施の形態によれば、層間絶縁膜１０をエッチングする際のウエハ表面温度を５０℃以上としているため、ビアホール１０ａ内に剥離残りが生じるのを抑制することができる。エッチング時のウエハ表面温度を５０℃未満とした場合と５０℃以上とした場合の実験を行った。
その結果、５０℃未満のウエハ温度でエッチングをすると、ビアホール１０ａ内に剥離残りが発生したが、１５℃以上のウエハ温度でエッチングをするとビアホール１０ａ内に剥離残りが発生しないことを確認した。
【００２５】
また、ＮＳＧ膜５、ＳＯＧ膜７及びＮＳＧ膜９からなる層間絶縁膜１０に、ドライエッチングによりビアホール１０ａを形成する際、エッチングガスとしてＣＦ４／ＣＨＦ３／ＡｒのプロセスガスにＮ２ガスを添加したものを用いる。
このように、Ｎ２ガスを添加するため、ＴｉＮ膜３とのエッチング選択比を向上させることができる。つまり、従来の半導体装置の製造方法のようにＴｉＮ膜３がエッチングされることを抑制でき、その結果、その反応生成物がビアホール１０ａ内に再付着して残存することを抑制でき、ビアホール１０ａ内の剥離残りを抑制できる。従って、ビアホール１０ａの底を所望の寸法に形成することができ、それにより、ホール抵抗値を低く安定させることができ、ホール抵抗の面内バラツキが大きくなることや温度サイクルによるホール抵抗値の変化などを防止できる。よって、半導体装置の信頼性低下を防止でき、歩留まりを向上できる。
【００２６】
また、上述したように、ＴｉＮ膜３とのエッチング選択比を向上させることができるため、ＴｉＮ膜３の膜厚を薄くでき、微細化が可能となり、ＴｉＮ膜３を形成する処理時間を短縮でき、スループットが向上するのでコストダウンが可能となる。また、ＴｉＮ膜３が削れることを抑制できるので、パーティクルが低減し、それにより歩留まりを向上できる。
【００２７】
また、上述したように、ビアホール１０ａ内の剥離残りを抑制できるので、専用の剥離液を用いた剥離残り除去工程を行う必要がない。
尚、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。例えば、上記実施の形態では、層間絶縁膜１０にビアホール１０ａを形成する際、エッチングガスとしてＣＦ４／ＣＨＦ３／ＡｒのプロセスガスにＮ２ガスを添加したものを用いているが、Ｎ２ガスを添加したものであれば、他のエッチングガスを用いることも可能であり、例えば、ＣＦ４／ＣＨＦ３／Ｈｅ、ＣＦ４／ＣＨＦ３／Ａｒ、ＣＨＦ３／Ｈｅ／Ｏ２、Ｃ４Ｆ８／Ｏ２／Ａｒ、Ｃ２Ｆ６／ＣＨＦ３、Ｃ２Ｆ６／ＣＨＦ３／Ｈｅ、及び、Ｃ２Ｆ６／ＣＨＦ３／／Ａｒのうちのいずれか、あるいは、これらいずれかのガスにＣＯまたはＣＯ２ガスを混合したものを用いることも可能である。
【００２８】
また、本実施の形態では、層間絶縁膜１０をドライエッチングする際にＲＩＥ装置を用いているが、Ｎ２ガスを添加したプロセスガスを用いれば、他のエッチング装置を使用することも可能であり、例えば、ＥＣＲ（電子サイクロトロン共鳴）エッチング装置を用いることも可能である。このＥＣＲエッチング装置を用いる場合は、Ｃ４Ｆ８／Ｏ２／ＡｒのプロセスガスにＮ２ガスを添加したエッチングガスを用いることが好ましい。
【００２９】
また、本実施の形態では、第１のＡｌ配線１上に下地膜としてＴｉＮ膜３を形成しているが、これに限られず、例えば、第１のＡｌ配線１上にＴｉ膜を形成し、Ｔｉ膜上にＴｉＮ膜を形成することも可能であり、第１のＡ１配線１上にＴｉＮ膜を形成し、ＴｉＮ膜上にＴｉ膜を形成することも可能であり、第１のＡｌ配線１上にＴｉ膜を形成し、Ｔｉ膜上にＴｉＷ膜を形成することも可能であり、第１のＡｌ配線１上にＷ膜を形成することも可能であり、第１のＡｌ配線１上にＴｉＷ膜を形成することも可能であり、第１のＡｌ配線１上にＴｉシリサイド膜を形成することも可能であり、第１のＡｌ配線１上にＣｏシリサイド膜を形成することも可能である。
【００３０】
また、本実施の形態では、ＮＳＧ膜５、無機ＳＯＧ膜７及びＮＳＧ膜９からなる層間絶縁膜１０を用いているが、ＳｉＯ２膜、ＢＰＳＧ（Ｂｏｒｏｎ−ｄｏｐｅｄ  ｐｈｏｓｐｈｏｒ−Ｓｉｌｉｃａｔｅ  Ｇ１ａｓｓ）膜及びＳｉＯ２膜からなる層間絶縁膜を用いることも可能であり、ＮＳＧ膜５、９の代わりにＦＳＧ膜などを用いるようにしてもよい。
【００３１】
【発明の効果】
以上説明したように、本発明によれば、エッチング時の層間絶縁膜の表面温度を５０℃以上とし、層間絶縁膜に、ドライエッチングにより接続孔を形成する際、エッチングガスとしてＮ２ガスを添加したプロセスガスを用いている。
従って、層間絶縁膜に接続孔を形成する際に接続孔内に剥離残りが発生するのを抑制できる半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による半導体装置の製造方法を示す断面図である。
【図２】本発明の実施の形態による半導体装置の製造方法を示すものであり、図１の次の工程を示す断面図である。
【図３】本発明の実施の形態による半導体装置の製造方法を示すものであり、図２の次の工程を示す断面図である。
【符号の説明】
１  第１のＡ１（Ａ１−Ｃｕ合金）配線、３  ＴｉＮ膜（反射防止腹）、５  ＮＳＧ（ＳｉＯ２）膜、７  無機ＳＯＧ膜、９  ＮＳＧ（ＳｉＯ２）膜、１０ａ  ビアホール、１０  層間絶縁膜、１１  ｉ線レジスト、１１ａ  開口部、１３  メタル層、１５  Ｗプラグ、１７  第２のＡ１配線
【図１】
2004172456.tif 000003
【図２】
2004172456.tif 000004
【図３】
2004172456.tif 000005