(57)【要約】【課題】構造的にも特性的にも高い性能を有する金属−絶縁物−半導体構造からなるＭＩＳトランジスタおよびその製造方法を提供する。【解決手段】半導体基板１０上にダミーゲート１１，１２を形成した後、ソース、ドレイン１４を形成する第１工程と、半導体基板１０上に層間絶縁膜１５を堆積しダミーゲート１１，１２を除去する第２工程と、ダミーゲート１１，１２を除去した層間絶縁膜１５の開口部１６の側壁に側壁絶縁膜１７を形成する第３工程と、側壁絶縁膜１５の内側面および開口部１６の底部に位置する半導体基板１０上にゲート絶縁膜１８を形成する第４工程と、側壁絶縁膜１７およびゲート絶縁膜１８を形成した開口部１６にゲート電極２０を形成する第５工程とを含む。このように、ゲート電極２０に側壁絶縁膜１７を形成した構造により、ゲート絶縁膜１８の側端部の電界集中が低減されたＭＩＳトランジスタが実現できる。【選択図】        図１
2004311611.tif 000002
【特許請求の範囲】
【請求項１】
ソース、ドレインが形成された半導体基板上に層間絶縁膜を堆積し、前記層間絶縁膜のゲート部分に開口部を有するＭＩＳトランジスタであって、前記層間絶縁膜の開口部の側壁に形成された側壁絶縁膜と、前記側壁絶縁膜の内側面および前記開口部の底部に位置する前記半導体基板上に形成されたゲート絶縁膜と、前記側壁絶縁膜および前記ゲート絶縁膜を形成した前記開口部に形成されたゲート電極とを備えたＭＩＳトランジスタ。
【請求項２】
ソース、ドレインは、ゲート電極端の直下部に形成されたエクステンション領域を含む請求項１記載のＭＩＳトランジスタ。
【請求項３】
ゲート絶縁膜および側壁絶縁膜に高誘電率材料を用いる請求項１または２記載のＭＩＳトランジスタ。
【請求項４】
半導体基板にソース、ドレインを形成した後にゲート絶縁膜およびゲート電極を形成するＭＩＳトランジスタの製造方法であって、前記半導体基板上にダミーゲートを形成した後、前記ソース、ドレインを形成する第１工程と、前記半導体基板上に層間絶縁膜を堆積し前記ダミーゲートを除去する第２工程と、前記ダミーゲートを除去した前記層間絶縁膜の開口部の側壁に側壁絶縁膜を形成する第３工程と、前記側壁絶縁膜の内側面および前記開口部の底部に位置する前記半導体基板上に前記ゲート絶縁膜を形成する第４工程と、前記側壁絶縁膜および前記ゲート絶縁膜を形成した前記開口部に前記ゲート電極を形成する第５工程とを含むＭＩＳトランジスタの製造方法。
【請求項５】
ソース、ドレインを形成する工程は、ダミーゲートをマスクとして斜めに注入することにより、予め前記ダミーゲート端の直下部にエクステンション領域を形成する工程を含む請求項４記載のＭＩＳトランジスタの製造方法。
【請求項６】
ゲート絶縁膜および側壁絶縁膜に高誘電率材料を用いる請求項４または５記載のＭＩＳトランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、金属−絶縁物−半導体構造の電界効果型トランジスタに関するものであり、特にゲート後工程による高誘電率ゲート絶縁膜を有するＭＩＳトランジスタおよびその製造方法に関する。
【０００２】
【従来の技術】
従来、電界効果型のトランジスタとして金属−絶縁物−半導体構造（以下、ＭＩＳ構造と略称する）からなるＭＩＳ電界効果型トランジスタ（以下、ＭＩＳＦＥＴと略称する）が用いられるが、ＭＩＳＦＥＴの極微細化に伴って従来のゲート酸化膜厚の極薄化が加速的に進み、その膜厚が２ｎｍ以下に到達しつつある。この酸化膜の物理膜厚がそれ以上薄くなると電子の透過性が劇的に増加するためゲート電極とシリコン基板の間で過大なトンネルリーク電流が流れてしまい、トランジスタ動作自体が難しくなるばかりでなく、膜厚の均一性維持ももはや制御できなくなる。この事は、ＭＩＳＦＥＴの主目的であるオン電流の増大がもはや期待できなくなることを意味する。
【０００３】
このため最近ではその物性限界を打破すべく、酸化膜より誘電率が高い絶縁膜材料を用いることにより物理膜厚が限界値より厚く、より大きなゲート絶縁膜容量を得ることにより、リーク電流を極力抑えるだけでなく、より大きなオン電流を得ることを目的とした試みが行われている。
【０００４】
従来、高誘電率ゲート絶縁膜を用いない場合は、シリコン基板上にゲート酸化膜を形成し、ポリシリコンなどの電極材料を前記シリコン基板上の全面に堆積し、フォトリソグラフィなどの方法でパターニングをしてゲート酸化膜を含むゲート電極部を形成後、斜めイオン注入によりエクステンション領域を形成する。その後、トランジスタの側壁材料となる酸化膜や窒化膜などの絶縁膜を堆積してから異方性ドライエッチングにより側壁を形成し、これらをマスクとしてソース・ドレイン部のイオン注入を行ってから層間絶縁膜を堆積してトランジスタを形成する。
【０００５】
一方、ゲート酸化膜の代わりに高誘電率ゲート絶縁膜を用いる場合、その耐熱性という根本的課題を克服しなければならない。即ち、前述した通常のＭＯＳ工程で形成した場合、高誘電率ゲート絶縁膜の形成後に電極ポリシリコンの熱処理やソース・ドレインの熱処理が控えており、特に後者の場合、注入した不純物を活性化させるために１０００℃という高温を要するので先に形成した高誘電率ゲート絶縁膜は熱的に耐え切れなくなり、結晶化に基づく粒界形成や組成変化による相分離現象が生じ、本来の優れた絶縁性と高い誘電率は得られなくなる事が知られている。そのため、ゲート後工程と言われる工法が提案された（例えば、特許文献１参照）。
【０００６】
以下、ゲート後工程により形成される高誘電率ゲート絶縁膜を用いた従来のＭＩＳＦＥＴについて、図面を参照しながら説明する。図４は従来の高誘電率ゲート絶縁膜を用いたＭＩＳＦＥＴの一例を示すもので、ゲート後工程の手順を示したゲート部分の断面構造を示す。
【０００７】
まず、従来通りの手順でシリコン基板５０の上にダミーのゲート絶縁膜５１とポリシリコンゲート電極５２を形成した後、これらをマスクとしてソース・ドレイン部５３のイオン注入を行ってから活性加熱処理を行なう（同図（ａ））。
【０００８】
次に、層間絶縁膜５４を厚く堆積（同図（ｂ））してからＣＭＰ平坦化などによりダミーのポリシリコンゲート電極５２の頭が出るまで研磨する。その後、ダミーのポリシリコンゲート電極５２とゲート絶縁膜５１とをエッチングにより除去する（同図（ｃ））。
【０００９】
次に、ダミーゲート部分が除去されて残った前記層間絶縁膜５４の開口部５５を含む基板表面にゲート絶縁膜となる高誘電率膜５６を所望の厚さでウェハ全面に堆積する（同図（ｄ））。
【００１０】
最後に、金属もしくはポリシリコンからなるゲート電極５７を堆積（同図（ｅ））してからＣＭＰ平坦化などにより層間絶縁膜５４の上面が出るまで研磨してトランジスタ構造を形成する（同図（ｆ））。
【００１１】
この方法の特長は、ダミーのゲート部５１，５２を先に形成することにより、耐熱温度が低い高誘電率ゲート絶縁膜５６の形成前に高温熱処理を必要とするソース・ドレイン５３の形成を行ってしまうと言う点にあり、この方法に拠れば、前記高誘電率ゲート絶縁膜５６は多大なサーマルバジェットを被ることなく形成できる。この様にゲート絶縁膜やゲート電極形成が後回しなる工程であるのでゲート後工程と呼ばれる。
【００１２】
【特許文献１】
特開２００２−７６３５３号公報
【００１３】
【発明が解決しようとする課題】
しかしながら上記のような構成では、通常工程で行なうような層間絶縁膜５４の穴部の形成に律速された極めて特殊な条件下でしかトランジスタを形成できない。即ち、高誘電率ゲート絶縁膜のサーマルバジェット回避が第一優先とされ、トランジスタ動作を確認できるか否かが最大の目的と言っても過言ではない。従って、得られたトランジスタ特性の向上、特に高誘電率ゲート絶縁膜材料を用いたトランジスタ側壁部の電界集中やより微細なトランジスタ形成と言う観点からは程遠い距離にある手法であると言わざるを得ない。
【００１４】
したがって、この発明の目的は、上記問題点に鑑み、特に高誘電率ゲート絶縁膜を有する電界効果型トランジスタにおいて、構造的にも特性的にも高い性能を有する金属−絶縁物−半導体構造からなるＭＩＳトランジスタおよびその製造方法を提供することである。
【００１５】
【課題を解決するための手段】
上記課題を解決するためにこの発明の請求項１記載のＭＩＳトランジスタは、ソース、ドレインが形成された半導体基板上に層間絶縁膜を堆積し、前記層間絶縁膜のゲート部分に開口部を有するＭＩＳトランジスタであって、前記層間絶縁膜の開口部の側壁に形成された側壁絶縁膜と、前記側壁絶縁膜の内側面および前記開口部の底部に位置する前記半導体基板上に形成されたゲート絶縁膜と、前記側壁絶縁膜および前記ゲート絶縁膜を形成した前記開口部に形成されたゲート電極とを備えた。
【００１６】
このように、層間絶縁膜の開口部の側壁に形成された側壁絶縁膜と、側壁絶縁膜の内側面および開口部の底部に位置する半導体基板上に形成されたゲート絶縁膜と、側壁絶縁膜およびゲート絶縁膜を形成した開口部に形成されたゲート電極とを備えたので、ゲート電極に側壁絶縁膜を形成した構造により側壁膜厚を増加させることで、ゲート絶縁膜の側端部の電界強度が減少し、電界集中が低減された微細ゲートのＭＩＳトランジスタが実現できる。
【００１７】
請求項２記載のＭＩＳトランジスタは、請求項１記載のＭＩＳトランジスタにおいて、ソース、ドレインは、ゲート電極端の直下部に形成されたエクステンション領域を含む。このように、ソース、ドレインは、ゲート電極端の直下部に形成されたエクステンション領域を含むので、トランジスタの実効ゲート長を自在に制御する微細ゲートのＭＩＳトランジスタが実現できる。
【００１８】
請求項３記載のＭＩＳトランジスタは、請求項１または２記載のＭＩＳトランジスタにおいて、ゲート絶縁膜および側壁絶縁膜に高誘電率材料を用いる。このように、ゲート絶縁膜および側壁絶縁膜に高誘電率材料を用いるので、より大きなゲート絶縁膜容量を得ることにより、リーク電流を極力抑え、より大きなオン電流を得ることができる。
【００１９】
請求項４記載のＭＩＳトランジスタの製造方法は、半導体基板にソース、ドレインを形成した後にゲート絶縁膜およびゲート電極を形成するＭＩＳトランジスタの製造方法であって、前記半導体基板上にダミーゲートを形成した後、前記ソース、ドレインを形成する第１工程と、前記半導体基板上に層間絶縁膜を堆積し前記ダミーゲートを除去する第２工程と、前記ダミーゲートを除去した前記層間絶縁膜の開口部の側壁に側壁絶縁膜を形成する第３工程と、前記側壁絶縁膜の内側面および前記開口部の底部に位置する前記半導体基板上に前記ゲート絶縁膜を形成する第４工程と、前記側壁絶縁膜および前記ゲート絶縁膜を形成した前記開口部に前記ゲート電極を形成する第５工程とを含む。
【００２０】
このように、半導体基板上にダミーゲートを形成した後、ソース、ドレインを形成する第１工程と、半導体基板上に層間絶縁膜を堆積しダミーゲートを除去する第２工程と、ダミーゲートを除去した層間絶縁膜の開口部の側壁に側壁絶縁膜を形成する第３工程と、側壁絶縁膜の内側面および開口部の底部に位置する半導体基板上にゲート絶縁膜を形成する第４工程と、側壁絶縁膜およびゲート絶縁膜を形成した開口部にゲート電極を形成する第５工程とを含むので、ゲート電極に側壁絶縁膜を形成した構造により側壁膜厚を増加させることができる。このため、ゲート絶縁膜の側端部の電界強度が減少し、電界集中が低減された微細ゲートのＭＩＳトランジスタが実現できる。
【００２１】
また、ゲート絶縁膜および側壁絶縁膜の形成前に高温熱処理を必要とするソース、ドレインの形成を行うので、ゲート絶縁膜および側壁絶縁膜として耐熱温度が低い高誘電率膜を用いても、本来の優れた絶縁性と高い誘電率が得られる。
【００２２】
請求項５記載のＭＩＳトランジスタの製造方法は、請求項４記載のＭＩＳトランジスタの製造方法において、ソース、ドレインを形成する工程は、ダミーゲートをマスクとして斜めに注入することにより、予め前記ダミーゲート端の直下部にエクステンション領域を形成する工程を含む。このように、ソース、ドレインを形成する工程は、ダミーゲートをマスクとして斜めに注入することにより、予め前記ダミーゲート端の直下部にエクステンション領域を形成する工程を含むので、ゲート電極端の直下部にエクステンション領域を形成した構造となる。これによりトランジスタの実効ゲート長を自在に制御する微細ゲートのＭＩＳトランジスタが実現できる。
【００２３】
請求項６記載のＭＩＳトランジスタの製造方法は、請求項４または５記載のＭＩＳトランジスタの製造方法において、ゲート絶縁膜および側壁絶縁膜に高誘電率材料を用いる。このように、ゲート絶縁膜および側壁絶縁膜に高誘電率材料を用いるので、より大きなゲート絶縁膜容量を得ることにより、リーク電流を極力抑え、より大きなオン電流を得ることができる。
【００２４】
【発明の実施の形態】
この発明の実施の形態を図１〜図３に基づいて説明する。図１は、本発明の実施形態におけるゲート後工程によるＭＩＳＦＥＴの製造方法の工程断面図を示すものである。
【００２５】
図１に示すように、半導体基板にソース、ドレインを形成した後にゲート絶縁膜およびゲート電極を形成する際、半導体基板１０上にダミーゲート１１，１２を形成した後、ソース、ドレイン１４を形成する第１工程と、半導体基板１０上に層間絶縁膜１５を堆積しダミーゲート１１，１２を除去する第２工程と、ダミーゲート１１，１２を除去した層間絶縁膜１５の開口部１６の側壁に側壁絶縁膜１７を形成する第３工程と、側壁絶縁膜１５の内側面および開口部１６の底部に位置する半導体基板１０上にゲート絶縁膜１８を形成する第４工程と、側壁絶縁膜１７およびゲート絶縁膜１８を形成した開口部１６にゲート電極２０を形成する第５工程とを含む。
【００２６】
この場合、まず、シリコン基板１０の上にダミーのゲート絶縁膜１１とポリシリコンゲート電極１２を形成した後、これらをマスクとして斜めイオン注入により前記ダミーゲート１１，１２端の直下部分にエクステンション領域１３を形成する。その後、ソース・ドレイン部１４のイオン注入を行ってから活性加熱処理を行なう（同図（ａ））。
【００２７】
次に、従来例と同様に、層間絶縁膜１５を厚く堆積してからＣＭＰ平坦化などによりダミーのポリシリコンゲート電極１２の頭が出るまで研磨する。次に、前記ダミーのポリシリコンゲート電極１２とゲート絶縁膜１１とをエッチングにより除去する。その後、ウェット処理により前記ダミーゲート絶縁膜１１の除去後のシリコン表面を清浄化する（同図（ｂ））。
【００２８】
次に、ダミーゲート部分が除去されて残った前記層間絶縁膜１５の開口部１６を含む基板表面に原子層堆積法（ＡＬＤ）によって高誘電率膜１７を所望の厚さでウェハ全面に堆積する。ＡＬＤ法は凹凸表面やデバイス構造に表面に対して極めて均一に形成される点が利点である。この厚さは前記エクステンション領域１３の注入プロファイルに応じた厚さに設定する。本実施形態の場合、高誘電率膜１７の膜厚を３０ｎｍとした。実際の側壁には約２０ｎｍの膜厚が観測された（同図（ｃ））。
【００２９】
尚、前記層間絶縁膜１５の開口部１６の径は高誘電率膜１７の形成前では１００ｎｍ程度であった。
【００３０】
次に、垂直方向の異方性ドライエッチングにより約３０ｎｍの高誘電率膜を除去する。この際、側壁部の膜厚も減ると考えられるが形状効果によりエッチング時においても再付着するものと考えられ、結果的にはエッチング後の高誘電率膜１７の側壁膜厚は同じ２０ｎｍ程度であった。同図（ｄ）は、得られた断面形状を示す。
【００３１】
次に、ゲート絶縁膜形成に入る前に温水洗浄や過酸化水素水を混入したバッファードフッ酸処理や過酸化水素水濃度を増加させた改良ＳＣ−１洗浄と希釈フッ酸処理による化学酸化膜除去の繰り返しによる酸化前処理などのウェット処理によりプリゲート表面を十分に清浄化した後、ゲート絶縁膜となる高誘電率膜１８をＡＬＤ法で５ｎｍ堆積する。この時点で、側壁部分は高誘電率膜１７と１８との２層構造になっており、チャネル部１９上には５ｎｍの高誘電率膜１８が形成されている（同図（ｅ））。
【００３２】
尚、熱処理工程を経た後の前記層間絶縁膜１５の開口部１６の径は結果的に約３２ｎｍであった。
【００３３】
最後に、金属もしくはポリシリコンからなるゲート電極２０を堆積してからＣＭＰ平坦化などにより層間絶縁膜１５の上面が出るまで研磨してトランジスタ構造を形成する（同図（ｆ））。
【００３４】
以上のように試作したＭＩＳＦＥＴのゲート長は約３２ｎｍである。従来、このような微細形状のトランジスタはゲート後工程では困難であった。
【００３５】
本実施形態の効果を確認する為、計算によって求めたゲート絶縁膜側端表面の電界強度の検討を行なう。
【００３６】
図２（ａ）は、本実施形態の効果を確認するために用いた従来構造のトランジスタの断面構造で、（ｂ）は同図の破線部を拡大した図である。図２（ａ）に示すように、シリコン基板２１上にソース・ドレイン２２、ゲート絶縁膜２３、ゲート電極２４、ゲート側壁２５が形成されている。同図Ｘ＝０の位置はゲート絶縁膜２３端が側壁２５表面と同じ位置にある場合を示している。尚、小野らによりゲート絶縁膜端の位置が側壁表面と一致している時がゲート絶縁膜端表面の電界強度が最小になるという解析結果が報告されている。（Ｍ．Ｏｎｏ  ｅｔ  ａｌ．，Ｅｘｔｅｎｄｅｄ  Ａｂｓｔｒａｃｔｓ    ｏｆ  ｔｈｅ  ２００２  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｅｖｉｃｅｓ  ａｎｄ  Ｍａｔｅｒｉａｌｓ，  Ｎａｇｏｙａ，２００２，  ｐｐ．７０６−７０７）
図２（ｂ）に示すように、ゲート絶縁膜２３の物理膜厚Ｔｇａｔｅは５ｎｍで、誘電率ｋは１９．５の場合で、側壁膜厚Ｔｓｗを変化させた時のゲート絶縁膜側端表面の電界強度およびゲート・ソース間容量のゲート側壁絶縁膜の誘電率依存性の計算結果をそれぞれ図３（ａ）および（ｂ）に示す。
【００３７】
側壁膜厚Ｔｓｗを増加させるとゲート絶縁膜側端表面の電界強度が減少し、電界集中が緩和されることが判る。また、ゲート・ソース間容量は逆に増加しトランジスタとしての駆動力が向上する事を意味している。さらに、ゲート側壁絶縁膜の誘電率の増加に伴い、これら特性向上傾向が促進されることが判明した。このようにトランジスタ側壁の膜厚および誘電率を増加させることでゲート絶縁膜側端表面の電界集中の緩和とゲート・ソース間容量の増加効果即ち、トランジスタの駆動力向上が期待できることが明らかとなった。
【００３８】
本計算の場合、側壁は１層の高誘電率材料の場合を示しているが、本実施形態のように誘電率の異なる２層の場合でも同様な傾向が得られる。即ち、側壁誘電率が高く、膜厚が厚いほど側壁部電界強度は緩和され、ゲート・ソース間容量が増加するという効果が得られることが判明した。
【００３９】
また、ダミーゲートをマスクとして斜め注入することにより、予めダミーゲート端の直下部にエクステンション領域を形成するので、ゲート電極端の直下部にエクステンション領域を形成した構造により、微細トランジスタの実効ゲート長を自在に制御できる。
【００４０】
尚、従来のゲート後工程の利点である、高温耐熱性回避による超低リーク電流と電気的に薄いゲート絶縁膜を損なうことは無い。
【００４１】
以上のように、本発明の実施形態によって、▲１▼ゲート電極に側壁絶縁膜を形成した構造により、ＭＩＳトランジスタのゲート絶縁膜の側端部の電界強度が抑制され、トランジスタ駆動力向上などの電気特性向上が可能である。また、▲２▼ゲート電極端の直下部にエクステンション領域を形成した構造により、微細ゲートを有するＭＩＳトランジスタを得る事が可能となった。
【００４２】
【発明の効果】
この発明の請求項１記載のＭＩＳトランジスタによれば、層間絶縁膜の開口部の側壁に形成された側壁絶縁膜と、側壁絶縁膜の内側面および開口部の底部に位置する半導体基板上に形成されたゲート絶縁膜と、側壁絶縁膜およびゲート絶縁膜を形成した開口部に形成されたゲート電極とを備えたので、ゲート電極に側壁絶縁膜を形成した構造により側壁膜厚を増加させることで、ゲート絶縁膜の側端部の電界強度が減少し、電界集中が低減された微細ゲートのＭＩＳトランジスタが実現できる。したがって、高耐圧、低消費電力でかつ高速動作の高誘電率ゲート絶縁膜を有するＭＩＳトランジスタを実現することができる。
【００４３】
請求項２では、ソース、ドレインは、ゲート電極端の直下部に形成されたエクステンション領域を含むので、トランジスタの実効ゲート長を自在に制御する微細ゲートのＭＩＳトランジスタが実現できる。
【００４４】
請求項３では、ゲート絶縁膜および側壁絶縁膜に高誘電率材料を用いるので、より大きなゲート絶縁膜容量を得ることにより、リーク電流を極力抑え、より大きなオン電流を得ることができる。
【００４５】
この発明の請求項４記載のＭＩＳトランジスタの製造方法によれば、半導体基板上にダミーゲートを形成した後、前記ソース、ドレインを形成する第１工程と、半導体基板上に層間絶縁膜を堆積しダミーゲートを除去する第２工程と、ダミーゲートを除去した層間絶縁膜の開口部の側壁に側壁絶縁膜を形成する第３工程と、側壁絶縁膜の内側面および開口部の底部に位置する半導体基板上にゲート絶縁膜を形成する第４工程と、側壁絶縁膜およびゲート絶縁膜を形成した開口部にゲート電極を形成する第５工程とを含むので、ゲート電極に側壁絶縁膜を形成した構造により側壁膜厚を増加させることができる。このため、ゲート絶縁膜の側端部の電界強度が減少し、電界集中が低減された微細ゲートのＭＩＳトランジスタが実現できる。
【００４６】
また、ゲート絶縁膜および側壁絶縁膜の形成前に高温熱処理を必要とするソース、ドレインの形成を行うので、ゲート絶縁膜および側壁絶縁膜として耐熱温度が低い高誘電率膜を用いても、本来の優れた絶縁性と高い誘電率が得られる。したがって、高耐圧、低消費電力でかつ高速動作の高誘電率ゲート絶縁膜を有するＭＩＳトランジスタを実現することができる。
【００４７】
請求項５では、ソース、ドレインを形成する工程は、ダミーゲートをマスクとして斜めに注入することにより、予め前記ダミーゲート端の直下部にエクステンション領域を形成する工程を含むので、ゲート電極端の直下部にエクステンション領域を形成した構造となる。これによりトランジスタの実効ゲート長を自在に制御する微細ゲートのＭＩＳトランジスタが実現できる。
【００４８】
請求項６では、ゲート絶縁膜および側壁絶縁膜に高誘電率材料を用いるので、より大きなゲート絶縁膜容量を得ることにより、リーク電流を極力抑え、より大きなオン電流を得ることができる。
【図面の簡単な説明】
【図１】この発明の実施形態におけるＭＩＳトランジスタの製造方法の工程断面図である。
【図２】（ａ）は本実施形態の効果を確認するために用いた従来構造のトランジスタの断面図、（ｂ）は（ａ）の破線部の拡大図である。
【図３】（ａ），（ｂ）はそれぞれ本実施形態におけるゲート側壁膜厚の厚さ、誘電率を変化させた場合のゲート絶縁膜側壁表面電界強度およびゲート・ソース間容量の特性予測計算結果を示す説明図である。
【図４】従来例のＭＩＳトランジスタの製造方法の工程断面図である。
【符号の説明】
１０  シリコン基板
１１  ダミーゲート絶縁膜
１２  ダミーポリシリコンゲート電極
１３  エクステンション領域
１４  ソース・ドレイン部
１５  層間絶縁膜
１６  ダミーゲート部除去後の層間絶縁膜の開口部
１７  原子層堆積法（ＡＬＤ）によって形成した高誘電率膜（側壁絶縁膜）
１８  高誘電率ゲート絶縁膜
２０  ポリシリコンゲート電極
２１  シリコン基板
２２  ソース・ドレイン
２３  ゲート絶縁膜
２４  ゲート電極
２５  ゲート側壁
５０  シリコン基板
５１  ダミーゲート絶縁膜
５２  ダミーポリシリコンゲート電極
５３  ソース・ドレイン部
５４  層間絶縁膜
５５  ダミーゲート除去後の層間絶縁膜の開口部
５６  高誘電率ゲート絶縁膜
【図１】
2004311611.tif 000003
【図２】
2004311611.tif 000004
【図３】
2004311611.tif 000005
【図４】
2004311611.tif 000006