(57)【要約】【課題】半導体素子アレイにおいて、基板上に形成される配線パターン同士が絶縁層を介して交叉する構成となっているために、配線の段差切れが発生したり、配線部の多層化によって製造コストアップが高くなる問題があった。【解決手段】基板上に形成される配線パターンのうち、層間絶縁膜の下のＧａＡｓコンタクト層６とオーミックコンタクトする共通電極１６及び個別電極１４が半導体層を介して電気的につながるように構成し、これらの間に、層間絶縁膜の上に形成された共通配線１８を配設することによって、層間絶縁膜上で、配線パターンが交叉しないように構成する。【選択図】　　　　図１
2004071684.tif 000002
【特許請求の範囲】
【請求項１】
電流阻止層の上に、半導体層を有する半導体素子アレイにおいて、
該半導体層の上に形成された第１の第１導電側配線パッドと、
該半導体層の上に形成され、前記第１の第１導電側配線パッド及び該半導体層と絶縁した第２の第１導電側配線パッドと、
前記半導体層に複数形成され、それぞれが第１導電側電極と第２導電型接続部とを有し、前記各第１導電側電極がそれぞれ前記半導体層の導電路を経由して前記第１の第１導電側配線パッドに電気的に接続される第１のグループの半導体素子群と、
前記半導体層に複数形成され、それぞれが第１導電側電極と第２導電型接続部とを有して前記第１のグループの半導体素子群と絶縁すると共に、各第１導電側電極が、前記第２の第１導電側配線パッドに所定の導電経路を介して電気的に接続される第２のグループの半導体素子群と
を有することを特徴とする半導体素子アレイ。
【請求項２】
前記導電経路が、前記半導体素子群の配列方向の略全域わたって延在する共通配線部を有し、前記半導体層の導電路を、該共通配線部と交差するように形成したことを特徴とする請求項１記載の半導体素子アレイ。
【請求項３】
前記半導体層を下層から順に、ＡｌｘＧａ１−ｘＡｓクラッド層、ＡｌｙＧａ１−ｙＡｓ活性層、ＡｌｚＧａ１−ｚＡｓクラッド層、及びＧａＡｓコンタクト層としたことを特徴とする請求項１又は２記載の半導体素子アレイ。
【請求項４】
前記半導体層を下層から順に、ｎ型ＧａＡｓコンタクト層、ｎ型ＡｌｘＧａ１−ｘＡｓクラッド層、ＡｌｙＧａ１−ｙＡｓ活性層、ｐ型ＡｌｚＧａ１−ｚＡｓクラッド層、及びｐ型ＧａＡｓコンタクト層としたことを特徴とする請求項１又は２記載の半導体素子アレイ。
【請求項５】
更に、前記第１と第２の半導体素子群の全素子数の半数の第２導電側配線パッドを有し、それぞれの該第２導電側配線パッドが、隣接し且つ異なるグループに属する一対の前記半導体素子の前記第２導電型接続部に電気的に接続されていることを特徴とする請求項１乃至４の何れかに記載の半導体素子アレイ。
【請求項６】
電流阻止層の上に、半導体層と該半導体層の上に形成された層間絶縁膜とを有する半導体素子アレイにおいて、
前記半導体層に複数形成され、それぞれが第１導電側電極と第２導電型接続部とを含む半導体素子を有し、互いに電気的に独立する複数の島状の半導体ブロックと、
前記半導体層の所定の層にオーミックコンタクトすると共に、前記半導体ブロックの第１のグループの前記第１導電側電極と電気的に接続する複数の個別電極と、
前記層間絶縁膜の上に形成されて前記半導体ブロックの第２のグループの前記第１導電側電極と電気的に接続された第２の第１導電側配線パッドと
を有し、
前記複数の個別電極の何れか１つを第１の第１導電側配線パッドとしたことを特徴とする半導体素子アレイ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子アレイの構造に関し、特にそのワイヤボンド用の配線パッドの接続構造及び積層構造に関する。
【０００２】
【従来の技術】
図１９は、従来の半導体素子アレイの一例を示す特開平１３−７７４３１号公報に開示された発光素子アレイ１００の構成を示す平面図である。この発光素子アレイ１００は、その上面が所定の深さに形成された分離溝１０２によって複数の半導体ブロック１０３に分かれ、それぞれが互いに電気的に分離されている。各半導体ブロック１０３には、例えば８個の発光部１０１が各半導体ブロック毎に直線状に形成されている。
【０００３】
そして各半導体ブロック１０３には、それぞれの発光部１０１に電気的に接続された共通電極１０４が形成され、この共通電極１０４と同じ層に、各半導体ブロック１０３にまたがって互いに電気的に分離する８列の共通配線１０５が形成されている。そしてこれらの層の上には層間絶縁膜１０６が形成され、更にこの層間絶縁膜１０６上には、各発光部１０１の個別電極１０７に個々に電気的に接続された個別配線１０８と電極パッド１０９，１１０が形成されている。
【０００４】
そして層間絶縁膜１０６に形成された開口１１１を介して、各半導体ブロック１０３の同位置に配設された発光部１０１につながる個別配線１０８どうしが、各共通配線１０５を介して電気的に接続されている。そして各半導体ブロック１０３の共通電極１０４と電極パッド１１０とが引出し配線１１２によって電気的に接続され、各共通配線１０５と電極パッド１０９とが引出し線１１３によって電気的に接続されている。
【０００５】
以上のように構成することによって、多数の発光部１０１を、より少ない数の電極パッド１０９，１１０を介してマトリックス駆動することが可能となる。
【０００６】
【発明が解決しようとする課題】
しかしながら、共通電極１０４及び共通配線１０５と、個別配線１０８及び引出し配線１１２，１１３とは、層間絶縁膜１０６を介して重なり合っているため、本来絶縁されるべき両配線がプロセス中のごみや静電気によって短絡したり、交叉部分において下層配線の厚みの影響によって上層配線に生ずる配線段差部に段切れが生じる問題があった。
【０００７】
更に、配線を多層で行っているため、単層に行う場合に比べて、絶縁膜の加工工程と配線の加工工程とで、少なくとも２回のフォトリソグラフィ工程が余分に必要となって製造コストが高くなる問題があった。
【０００８】
本発明の目的は、これらの問題点を解消し、製品の製造歩留まりを改善すると共に、製造工程の簡素化、製造コストダウンに貢献できる半導体素子アレイを提供することにある。
【０００９】
【課題を解決するための手段】
【発明の実施の形態】
請求項１の半導体素子アレイは、電流阻止層の上に、半導体層を有する半導体素子アレイにおいて、
該半導体層の上に形成された第１の第１導電側配線パッドと、該半導体層の上に形成され、前記第１の第１導電側配線パッド及び該半導体層と絶縁した第２の第１導電側配線パッドと、前記半導体層に複数形成され、それぞれが第１導電側電極と第２導電型接続部とを有し、前記各第１導電側電極がそれぞれ前記半導体層の導電路を経由して前記第１の第１導電側配線パッドに電気的に接続される第１のグループの半導体素子群と、前記半導体層に複数形成され、それぞれが第１導電側電極と第２導電型接続部とを有して前記第１のグループの半導体素子群と絶縁すると共に、各第１導電側電極が、前記第２の第１導電側配線パッドに所定の導電経路を介して電気的に接続される第２のグループの半導体素子群と
を有することを特徴とする。
【００１０】
請求項２の半導体素子アレイは、請求項１の半導体素子アレイにおいて、
記載前記導電経路が、前記半導体素子群の配列方向の略全域わたって延在する共通配線部を有し、前記半導体層の導電路を、該共通配線部と交差するように形成したことを特徴とする。
【００１１】
請求項３の半導体素子アレイは、請求項１又は２記載の半導体素子アレイにおいて、
前記半導体層を下層から順に、ＡｌｘＧａ１−ｘＡｓクラッド層、ＡｌｙＧａ１−ｙＡｓ活性層、ＡｌｚＧａ１−ｚＡｓクラッド層、及びＧａＡｓコンタクト層としたことを特徴とする。
【００１２】
請求項４の半導体素子アレイは、請求項１又は２記載の半導体素子アレイにおいて、
前記半導体層を下層から順に、ｎ型ＧａＡｓコンタクト層、ｎ型ＡｌｘＧａ１−ｘＡｓクラッド層、ＡｌｙＧａ１−ｙＡｓ活性層、ｐ型ＡｌｚＧａ１−ｚＡｓクラッド層、及びｐ型ＧａＡｓコンタクト層としたことを特徴とする。
【００１３】
請求項５の半導体素子アレイは、請求項１乃至４の何れかに記載の半導体素子アレイにおいて、
更に、前記第１と第２の半導体素子群の全素子数の半数の第２導電側配線パッドを有し、それぞれの該第２導電側配線パッドが、隣接し且つ異なるグループに属する一対の前記半導体素子の前記第２導電型接続部に電気的に接続されていることを特徴とする。
【００１４】
請求項６の半導体素子アレイは、電流阻止層の上に、半導体層と該半導体層の上に形成された層間絶縁膜とを有する半導体素子アレイにおいて、
前記半導体層に複数形成され、それぞれが第１導電側電極と第２導電型接続部とを含む半導体素子を有し、互いに電気的に独立する複数の島状の半導体ブロックと、前記半導体層の所定の層にオーミックコンタクトすると共に、前記半導体ブロックの第１のグループの前記第１導電側電極と電気的に接続する複数の個別電極と、前記層間絶縁膜の上に形成されて前記半導体ブロックの第２のグループの前記第１導電側電極と電気的に接続された第２の第１導電側配線パッドと
を有し、前記複数の個別電極の何れか１つを第１の第１導電側配線パッドとしたことを特徴とする。
【００１５】
【発明の実施の形態】
実施の形態１．
図１は、本発明の半導体素子アレイによる実施の形態１のＬＥＤアレイ１の要部構成を示す平面図であり、図２は、図１中の指示線２０１を含む断面を矢印Ａ方向からみた拡大断面図であり、７図（ｂ）は、後述する製造過程の説明にかかる図であるが、図１中の指示線２０２を含む断面を矢印Ａ方向からみた断面図に相当する。
【００１６】
図２の断面図に示すように、このＬＥＤアレイ１では、例えば半絶縁性ＧａＡｓ基板で形成された高抵抗基板２上に、複数の層からなる半導体層に相当するｎ型半導体層７が形成されている。このｎ型半導体層７は、下層から順にＡｌｘＧａ１−ｘＡｓクラッド層３、ＡｌｙＧａ１−ｙＡｓ活性層４、ＡｌｚＧａ１−ｚＡｓクラッド層５、及びＧａＡｓコンタクト層６とすることができる。
【００１７】
ここでｘ、ｙ、ｚは、Ａｌの組成比を示し、発光波長はｙで決めることができ、例えばｙ＝０．１５とすることによって、７６０ｎｍの発光波長を得ることができる。また、ｘ及びｚをｙより大きな値、即ちｘ＞ｙ、ｚ＞ｙとすることによって電流の閉じ込め効果により発光効率の良いＬＥＤを形成することができ、ｘ＝ｙ＝ｚとした場合は、所謂ホモ接合型のＬＥＤとなる。
【００１８】
このｎ型半導体層７には、図１に示すように一列に並んだ複数の島状の半導体ブロック８が形成されるように、例えば過水燐酸系のエッチャントを用いたウェットエッチングによる溝形成によって素子分離溝領域９が形成されている。尚、半導体ブロック８は、ＬＥＤアレイ１の長手方向に沿って形成されるものとする。
【００１９】
各半導体ブロック８には、例えば固相拡散法によってＺｎなどのｐ型不純物を拡散することにより、第２導電型接合部に相当するｐ型半導体拡散領域１０を形成している。また図２に示すように各半導体ブロック８のｎ型半導体層７には、その上面に形成した後述する層間絶縁膜１１の開口部に第１導電側電極に相当するｎ側電極１２がオーミクコンタクトを形成している。
【００２０】
そして、ｐ型半導体拡散領域１０には、その上面に形成した層間絶縁膜１１の開口部を介してアノード配線パッド１３の第１端子１３ａがオーミックコンタクトを形成し、ｎ側電極１２には後述する個別電極１４に電気的に接続する中間配線１５が電気的に接続している。
【００２１】
層間絶縁膜１１は、所定部を除いてＬＥＤアレイ１の上面全域にわたって形成されている。そしてこの層間絶縁膜１１の上には、素子分離溝領域９の一方の側（矢印Ｃ方向）において、第２導電側配線パッドに相当するアノード配線パッド１３が、半導体ブロック８の２つ対して１つが対応するように一列に配設されている。
【００２２】
一方、素子分離溝領域９の他方の側（矢印Ｄ方向）においては、配列された半導体ブロック８の１つおきに位置する第１のグループの各半導体ブロック８に対応させて個別電極１４が形成されている。この個別電極１４は、半導体ブロック８の配列ピッチの倍よりやや狭い幅を有して長手方向に細長く延在し、図７（ｂ）に示すように層間絶縁膜１１に形成された開口を介してその下層となるｎ型半導体層７の最上層であるＧａＡｓコンタクト層６（図２）にオーミックコンタクトを形成している。
【００２３】
直線状に配列されたこれら個別電極１４の素子分離溝領域９と反対側の矢印Ｄ方向には、後述する共通配線１８を形成するだけの間隔を介して細長い共通電極１６が平行に、且つ同領域にわたって形成され、さらにこの共通電極１６の矢印Ｄ方向側には、共通電極１６と連続して形成された第１の第１導電側配線パッドに相当する第１のカソード配線パッド１７が配設されている。
【００２４】
これらの共通電極１６及び第１のカソード配線パッド１７は、個別電極１４と同様に、図７（ｂ）に示すように層間絶縁膜１１に形成された開口を介してその下層となるｎ型半導体層７の最上層であるＧａＡｓコンタクト層６（図２）にオーミックコンタクトを形成している。
【００２５】
そして前記したように各個別電極１４と、これに対応する１つおきに並んだ、第１のグループの各半導体ブロック８のｎ側電極１２間は、それぞれ中間配線１５によって電気的に接続されている。
【００２６】
一方、個別電極１４と共通電極１６の間の層間絶縁膜１１上には長手方向に延在する共通配線１８が形成され、この共通配線１８からは、各個別電極１４間を介して延在する引出し配線１９が形成されている。この各引出し配線１９の先端部１９ａは、配列された半導体ブロック８の、１つおきに並んで中間配線１５に接続されていない方の第２のグループの各半導体ブロック８のｎ側電極１２に電気的に接続されている。そして、共通電極１６の矢印Ｄ方向側には、共通配線１８と電気的に連続して形成された第２の第１導電側配線パッドに相当する第２のカソード配線パッド２０が配設されている。
【００２７】
そして、各アノード配線パッド１３の第１端子１３ａが、前記した第１のグループの各半導体ブロック８のｐ型半導体拡散領域１０にオーミックコンタクトを形成し、各アノード配線パッド１３の第２端子１３ｂが、前記した第２のグループの各半導体ブロック８のｐ型半導体拡散領域１０にオーミックコンタクトを形成している。
【００２８】
以後、ｐ型半導体拡散領域１０を含んで発光動作にかかわる領域を特に発光部２２と称す。またこの発光部２２は、半導体素子に相当し、第１のグループの各半導体ブロック８の発光部２２が第１のグループの半導体素子群に相当し、第２のグループの各半導体ブロック８の発光部２２が第２のグループの半導体素子群に相当する。
【００２９】
次に、ＬＥＤアレイ１の製造方法について説明する。
図３乃至図７の各図は、ＬＥＤアレイ１の製造工程を説明するための図であり、各図（ａ）は各工程でのＬＥＤアレイ１の平面図を示し、同図（ｂ）は各図（ａ）の指示線２０３を含む断面をそれぞれ矢印Ａ方向からみた断面図である。
【００３０】
図３は、ＬＥＤアレイ１の長手方向に沿った所定位置に、ｐ型半導体拡散領域１０を一列に形成した段階の製造工程図である。先ず、この製造段階に至るまでの過程を簡単に説明する。
【００３１】
図３（ｂ）に示すように、ＬＥＤアレイ１の基板として、例えば半絶縁性ＧａＡｓ基板で形成された高抵抗基板２に、ｎ型半導体層７をエピタキシャル成長させたものを使用する。このｎ型半導体層７としては、前記した図２に示すようにその最下層から順にＡｌｘＧａ１−ｘＡｓクラッド層３、ＡｌｙＧａ１−ｙＡｓクラッド層４、ＡｌｚＧａ１−ｚＡｓクラッド層５、及びＧａＡｓコンタクト層６とすることができる。尚、ここでの最上層のＧａＡｓコンタクト６は、後述するように、各電極と良好なコンタクトを取るために有効となる。
【００３２】
次にこの基板上に拡散マスク２１を成膜する。そして発光部を形成する位置に対応させて開口部２１ａを形成し、所定の方法によって、この開口部２１ａからｐ型不純物としてのＺｎをｎ型半導体層７の活性層まで拡散し、ｐ型半導体拡散領域１０を形成する。
【００３３】
次に図４に示すように、それぞれがｐ型半導体拡散領域１０を含んで長手方向に配列され、電気的に独立する島状の半導体ブロック８を形成るための素子分離溝領域９を形成するため、その領域に相当する拡散マスク２１を除去する。そして前記したように、例えば過水燐酸系のエッチャントとを用いたウェットエッチングによって、高抵抗基板２にまで達する素子分離溝領域９を形成する。
【００３４】
次に図５に示すように、図１に示す第１のカソード配線パッド１７が形成される第１のカソード配線パッド形成領域１１ａ、共通電極１６が形成される共通電極形成領域１１ｂ、個別電極１４が形成される個別電極形成領域１１ｃ、ｎ側電極１２が形成されるｎ側電極形成領域１１ｄ、及びｐ型半導体拡散領域１０が形成された拡散形成領域１１ｅを除いて、ＬＥＤアレイ１の平面全域に対して層間絶縁膜１１を形成する。尚、この層間絶縁膜１１は、例えばＡｌ２Ｏ２、ＡｌＮ、Ｓｉ３Ｎ４等が用いられ、また簡単のため前記した拡散マスク２１も含まれるものとする。
【００３５】
その際、本実施の形態では、先ず平面全域に対して層間絶縁膜１１を形成し、その後、上記した各形成領域に対してホトリソグラフィとエッチングを施してこれらの部分の絶縁膜を剥離する。
【００３６】
次に、図６に示すように、ｎ型半導体層７の最上層となるＧａＡｓコンタクト層６（図２）とそれぞれがオーミックコンタクトを形成する、ｎ側電極１２、個別電極１４、共通電極１６、及び第１のカソード配線パッド１７が同一工程で形成される。この電極材料としては、ｎ型ＧａＡｓ層とオーミックコンタクトできるものであれば特に制限はなく、例えばＡｕＧｅ／Ｎｉ／Ａｕ等を積層したものが使用できる。
【００３７】
そして最後に、図７に示すように、層間絶縁膜１１の上に、第１端子１３ａと第２端子１３ｂを有するアノード配線パッド１３、中間配線１５、引出し配線１９、共通配線１８、及び第２のカソード配線パッド２０が同一工程で形成される。このとき、アノード配線パッド１３の第１と第２の端子１３ａ，１３ｂの各先端部は、対応する半導体ブロック８のｐ型半導体拡散領域１０とオーミックコンタクトを形成する。この電極材料としては、ｐ型ＧａＡｓ層とオーミックコンタクトできるものであれば特に制限はなく、例えばＴｉ／Ｐｔ／Ａｕ等を積層したものが使用できる。
【００３８】
ここで、以上のように構成された図１に示すＬＥＤアレイ１の構成において、配線構造の主な特徴は、
（１）第２のカソード配線パッド２０に電気的につながる共通配線１８がＬＥＤアレイ１の長手方向のほぼ全域にわたって延在している点、
（２）この共通配線１８を挟むように、矢印Ｄ方向側の近傍で第１のカソード配線パッド１７に電気的に接続する共通電極１６が略同域にわたって平行に形成され、更に矢印Ｃ方向側の近傍で、複数の個別電極１４が、引出し配線１９を介して共通配線１８と平行に直線状に形成されている点
である。
【００３９】
以上の構成によれば、中間配線１５によってｎ側電極１２に電気的に接続された個別電極１４は、層間絶縁膜１１下のＧａＡｓコンタクト層６（図２）の導電路に相当する半導体層に一端接続され、この半導体層の導電性を利用して再び共通電極１６に電気的に接続される。従って、中間配線１５につながる第１グループの各半導体ブロック８のｎ側電極１２は、以上の経路を介して、電気的に第１のカソード配線パッド１７に接続することができる。
【００４０】
以上のようにして形成されたＬＥＤアレイ１の駆動方法について、図１の平面図を参照しながら説明する。尚、説明を容易にするため、図１に示す各発光部２２に、図の左側から順にＤ１，Ｄ２，Ｄ３、Ｄ４…の発光部番号を付す。
【００４１】
上記の説明から明らかなように、発光部番号が奇数の第２グループの半導体ブロック８の各発光部２２のｎ側電極１２は、すべて第２のカソード配線パッド２０に電気的に接続され、発光部番号が偶数の第１グループの半導体ブロック８の発光部２２のｎ側電極１２は、すべて第１のカソード配線パッド１７に電気的に接続されている。又、隣接する発光部２２の一対のｐ型半導体拡散領域１０はｐ側電極に相当する第１、第２の端子１３ａ，１３ｂを介して同一のアノード配線パッド１３に電気的に接続されている。
【００４２】
従って、各アノード配線パッド１３と、第１又は第２カソード配線パッド１７，２０とをそれぞれ電気的に選択し、ｐ側からｎ側に順方向電流を流すことによって所望の発光部を点灯させることができる。
【００４３】
例えば、発光部番号が奇数のＤ５の発光部２２を点灯する場合、その発光部に繋がるアノード配線パッド１３と第２のカソード配線パッド２０を選択して順方向電流を流し、同様にして発光部番号が偶数のＤ１０の発光部２２を点灯する場合、その発光部に繋がるアノード配線パッド１３と第１のカソード配線パッド１７を選択して順方向電流を流せばよい。
【００４４】
以上のようにして、２つのカソード配線パッドとｎ個のアノード配線パッドによって、２ｎ個の発光部をマトリックス駆動することができる。
【００４５】
以上のように、実施の形態１のＬＥＤアレイ１によれば、ｎ側電極を複数のグループに分け、グループ毎に共通する配線パッドを１つ設けるようにして配線パッド数を減らすように構成する際に、配線が互いに重なり合うことがないため、絶縁不良等でこれらが短絡する恐れが全く無い。
【００４６】
また、半導体領域内の電気経路が、長さが短く、且つ幅が広く形成されるためその半導体領域での抵抗値を低くすることができる。また、配線を単層（同じ層）に形成できるため、製造工程を簡略化でき、安価なマトリクス型ＬＥＤアレイを提供できる。
【００４７】
尚、以上の説明では、電流阻止層として高抵抗基板２上に薄い半導体層７を設け、半導体層７を素子分離して電流を阻止した例を説明したが、高抵抗基板２に代えて、逆導電型の半導体基板を電流阻止層として用いることもできる。また、本発明ではこれに限らず、薄い半導体層７の下に電流阻止層として高抵抗又は逆導電型の薄層を形成してもよい。この場合は、この電流阻止薄層の下の基板の導電型及び抵抗値は問わない。
【００４８】
実施の形態２．
図８は、本発明の半導体素子アレイによる実施の形態２のＬＥＤアレイ３１の要部断面図である。また、図９乃至図１３の各図は、ＬＥＤアレイ３１の製造工程を説明するための図であり、各図（ａ）は各工程での平面図を示し、同図（ｂ）は各図（ａ）の指示線２１３を含む断面をそれぞれ矢印Ａ方向からみた断面図である。尚、図８は、完成時のＬＥＤアレイ３１の平面図である図１３（ａ）中の指示線２１１を含む断面を矢印Ａ方向からみた拡大断面図に相当する。
【００４９】
図８の断面図に示すように、このＬＥＤアレイ３１では、例えば半絶縁性ＧａＡｓ基板で形成された高抵抗基板２上に、下層から順にｎ型ＧａＡｓコンタクト層３２、ｎ型ＡｌｘＧａ１−ｘＡｓクラッド層３３、ＡｌｙＧａ１−ｙＡｓ活性層３４、ｐ型ＡｌｚＧａ１−ｚＡｓクラッド層３５、及びｐ型ＧａＡｓコンタクト層３６が形成されている。ここでｘ、ｙ、ｚは、Ａｌの組成比を示し、例えば、実施の形態１で説明した同様の理由によって、ｘ、ｙ≧ｙ＝０．１５とすることができる。
【００５０】
尚、ｎ型ＡｌｘＧａ１−ｘＡｓクラッド層３３、ＡｌｙＧａ１−ｙＡｓ活性層３４、ｐ型ＡｌｚＧａ１−ｚＡｓクラッド層３５、及びｐ型ＧａＡｓコンタクト層３６をまとめて半導体多積層部３７とし、ｎ型ＧａＡｓコンタクト層３２及び半導体多積層部３７が半導体層に相当する。
【００５１】
次に、上記したように高抵抗基板２上にｎ型ＧａＡｓコンタクト層３２、及び半導体多積層部３７を積層した基板を加工して行われる本実施の形態２のＬＥＤアレイ３１の製造方法について以下に説明する。
【００５２】
先ず、図９に示すように、ＬＥＤアレイ３１の長手方向に沿って、所定の間隔で直線状に並ぶ発光部４１を形成する。このため、これらの発光部４１を除き、エッチングによってｎ型ＧａＡｓコンタクト層３２まで達する半導体多積層部３７を除去する。
【００５３】
次に、図１０に示すように、それぞれが発光部４１を含んで長手方向に配列され、電気的に独立する島状の半導体ブロック４２を形成るための素子分離溝領域４３を形成するため、その領域に相当する部分のｎ型ＧａＡｓコンタクト層３２をエッチングにより除去する。この半導体ブロック４２のｎ型ＧａＡｓコンタクト層３２の部分は、その上層の半導体多積層部３７よりやや広く形成される。
【００５４】
以後の、図１１から図１３に至る工程は、前記した実施の形態１の図５から図７に至る工程に相当するため、共通する部分には同部号を付し、異なる点を重点的に説明する。
【００５５】
これらの工程で、前記実施の形態１の同工程と主に異なる点は、
（１）層間絶縁膜１１が、半導体ブロック４２及び素子分離溝領域４３以外の領域において、高抵抗基板２の上層となるｎ型ＧａＡｓコンタクト層３２上に形成されている点、
（２）図８に示すように、ｎ側電極１２が、半導体ブロック４２の領域において、高抵抗基板２の上層となるｎ型ＧａＡｓコンタクト層３２上に形成されている点、
（３）アノード配線パッド１３の第１と第２の端子１３ａ，１３ｂの先端部が、各々半導体多積層部３７の最上層となるｐ型ＧａＡｓコンタクト層３６（図８）にオーミックコンタクトする点、
である。
【００５６】
図１１に示すように、図１３に示す第１のカソード配線パッド１７が形成される第１のカソード配線パッド形成領域１１ａ、共通電極１６が形成される共通電極形成領域１１ｂ、個別電極１４が形成される個別電極形成領域１１ｃ、ｎ側電極１２が形成されるｎ側電極形成領域１１ｄ、及びｐ型ＧａＡｓコンタクト層３６（図８）が形成された拡散形成領域１１ｅを除いて、ＬＥＤアレイ１の平面全域に対して層間絶縁膜１１を形成する。
【００５７】
その際、本実施の形態では、先ず平面全域に対して層間絶縁膜１１を形成し、その後、上記した各形成領域に対してホトリソグラフィとエッチングを施してこれらの部分の絶縁膜を剥離する。
【００５８】
次に、図１２に示すように、高抵抗基板２の上層となるｎ型ＧａＡｓコンタクト層３２とそれぞれがオーミックコンタクトを形成する、ｎ側電極１２、個別電極１４、共通電極１６、及び第１のカソード配線パッド１７が同一工程で形成される。
【００５９】
そして最後に、図１３に示すように、層間絶縁膜１１の上に、第１端子１３ａと第２端子１３ｂを有するアノード配線パッド１３、中間配線１５、引出し配線１９、共通配線１８、及び第２のカソード配線パッド２０が同一工程で形成される。このとき、アノード配線パッド１３の第１と第２の端子１３ａ，１３ｂの各先端部は、対応する半導体ブロック４２の第２導電型接合部に相当するｐ型ＧａＡｓコンタクト層３６とオーミックコンタクトを形成する。
【００６０】
以上の構成によれば、中間配線１５によってｎ側電極１２に電気的に接続された個別電極１４は、層間絶縁膜１１下のｎ型ＧａＡｓコンタクト層３２の半導体層に一端接続され、この半導体層の導電性を利用して再び共通電極１６に電気的に接続される。従って、中間配線１５につながる第１グループの各半導体ブロック４２のｎ側電極１２は、以上の経路を介して、電気的に第１のカソード配線パッド１７に接続することが可能となる。
【００６１】
以上のようにして形成されたＬＥＤアレイ３１の駆動方法は、前記した実施の形態１の駆動方法と同様に行うことができるため、その説明は省略する。
【００６２】
以上の実施の形態２のＬＥＤアレイ３１によれば、前記した実施の形態１のＬＥＤアレイ１とほぼ同じ構造であるが、半絶縁性基板上に所謂ダブルヘテロ構造となるよう、エピタキシャル成長させているため、実施の形態１のＬＥＤアレイ１のような複雑で再現性の難しい不純物拡散工程を省略することができる。このため、形態１のＬＥＤアレイ１と同様の効果が得られるほか、均一性に優れ、生産コストダウンによる更に安価なマトリクス型ＬＥＤアレイを提供できる。
【００６３】
実施の形態３．
図１４は、本発明の半導体素子アレイによる実施の形態３のＬＥＤアレイ５１の要部構成を示す平面図である。また図１５（ａ）は図１４中の指示線２２１を含む断面を矢印Ａ方向からみた断面図であり、同図（ｂ）は図１４中の指示線２２２を含む断面を矢印Ａ方向からみた断面図である。
【００６４】
この実施の形態３のＬＥＤアレイ５１が、前記した図１に示す実施の形態１のＬＥＤアレイ１と主に異なる点は、各半導体ブロック８のｎ側電極１２と第１及び第２のカソード配線パッド５３，５４とを電気的に接続する接続経路と、半導体部ブロック８を２つ毎に交互にずらして形成した点である。
【００６５】
従って、図１に示す実施の形態１の発光素子アレイ１と同一、或いはそれに相当する部分には同一符号を付して、或いは図面を省略して説明を省略し、異なる点を重点的に説明する。
【００６６】
素子分離溝領域９によって互いに電気的に独立する各半導体部ブロック８には、それぞれｐ型半導体拡散領域１０とｎ側電極１２とが形成されている。発光素子アレイ５１の長手方向と直交する方向に互いにずれて配置された隣接する一対の半導体ブロック８のｐ型半導体拡散領域１０には、素子分離溝領域９の矢印Ｃ方向の側において半導体ブロック８の２つに１つが対応するように一列に配設されたアノード配線パッド５５の第１と第２の端子５５ａ，５５ｂの各先端部がそれぞれオーミックコンタクトしている。
【００６７】
一方、素子分離溝領域９の矢印Ｄ方向の側においては、同方向にずれて配置された第１のグループに属する一対の各半導体ブロック８に対応する位置に、個別電極に相当する第２ｎ側電極５６が所定の間隔で形成されている。この第２ｎ側電極５６は、図１５（ｂ）に示すようにｎ型半導体層７の上に形成された層間絶縁膜１１に形成された開口を介してｎ型半導体層７の最上層であるＧａＡｓコンタクト層６（図２）にオーミックコンタクトを形成している。そして各第２ｎ側電極５６とそれぞれ対向する一対の半導体ブロック８のｎ側電極１２間には、各々両電極間を電気的に接続する接続導体５７が形成されている。
【００６８】
従って、矢印Ｄ方向にずれた各一対の半導体ブロック８のｎ側電極１２は、ｎ型半導体層７のＧａＡｓコンタクト層６（図２）を介して互いに電気的に接続されている。更に、図１５（ａ）に示すように、特定の第２ｎ側電極５６の上面には、接続導体５７に連続して第１カソード配線パッド５３が形成されている。従って、この第１カソード配線パッド５３と矢印Ｄ方向にずれた各半導体ブロック８のｎ側電極１２とは、各接続導体５７及びｎ型半導体層７のＧａＡｓコンタクト層６（図２）を介して電気的に接続されている。
【００６９】
尚、この場合、ｎ型半導体層３として、Ｓ、Ｓｅ、Ｔｅ、Ｇｅ、Ｓｉなどの半導体不純物元素を１０Ｅ１５〜１０Ｅ１９／ｃｍ３程度含有させることが好ましい。
【００７０】
また、素子分離溝領域９の矢印Ｄ方向の側において、層間絶縁膜１１上に形成された第２のカソード配線パッド５４は、各共通端子５８を介して、矢印Ｃ方向にずれて配置された第２のグループに属する各半導体ブロック８のｎ側電極１２と電気的に接続している。
【００７１】
次に、このＬＥＤアレイ５１の製造方法について説明する。
図１６及び図１７の各図は、ＬＥＤアレイ５１の製造工程を説明するための図であり、各工程での平面図である。
【００７２】
図１６（ａ）に示すＬＥＤアレイ５１の基板は、実施の形態１と同様のものであり、図１５に示すように半絶縁性ＧａＡｓ基板で形成された高抵抗基板２に、ｎ型半導体層７をエピタキシャル成長させたものを使用する。このｎ型半導体層としては、前記した図２に示すようにその最下層から順にＡｌｘＧａ１−ｘＡｓクラッド層３、ＡｌｙＧａ１−ｙＡｓクラッド層４、ＡｌｚＧａ１−ｚＡｓクラッド層５、及びＧａＡｓコンタクト層６とすることができる。そして同図に示すように、この基板上の発光部を形成する位置に対応させて実施の形態１と同様の方法でｐ型半導体拡散領域１０を形成する。
【００７３】
次に図１６（ｂ）に示すように、それぞれがｐ型半導体拡散領域１０を含んで長手方向に対になってジグザグに配列され、電気的に独立する島状の半導体ブロック８を形成るため、例えば過水燐酸系のエッチャントとを用いたウェットエッチングによって、高抵抗基板２（図１５）にまで達する素子分離溝領域９を形成する。
【００７４】
次に図１６（ｃ）に示すように、図１４に示す第２ｎ側電極５６が形成される第２ｎ側電極形成領域１１ｇ、ｎ側電極１２が形成されるｎ側電極形成領域１１ｈ、及びｐ型半導体拡散領域１０が形成された拡散形成領域１１ｉを除いて、ＬＥＤアレイ５１の平面全域に対して層間絶縁膜１１を形成する。
【００７５】
次に、図１７（ａ）に示すように、ｎ型半導体層７の最上層となるＧａＡｓコンタクト層６（図２）とそれぞれがオーミックコンタクトを形成する、ｎ側電極１２、及び第２ｎ側電極５６が同一工程で形成される。この電極材料としては、ｎ型ＧａＡｓ層とオーミックコンタクトできるものであれば特に制限はなく、例えばＡｕＧｅ／Ｎｉ／Ａｕ等を積層したものが使用できる。
【００７６】
そして最後に、図１７（ｂ）に示すように、層間絶縁膜１１の上に、第１端子５５ａと第２端子５５ｂを有するアノード配線パッド５５、接続導体５７、共通端子５８を有する第２のカソード配線パッド５４が形成されると共に、所定の第２ｎ側電極５６の上に第１のカソード配線パッド５３が同一工程で形成される。このとき、アノード配線パッド５５の第１と第２の端子５５ａ，５５ｂの各先端部は、対応する半導体ブロック８のｐ型半導体拡散領域１０とオーミックコンタクトを形成する。この電極材料としては、ｐ型ＧａＡｓ層とオーミックコンタクトできるものであれば特に制限はなく、例えばＴｉ／Ｐｔ／Ａｕ等を積層したものが使用できる。
【００７７】
以上の様にして形成されたＬＥＤアレイ５１の駆動方法について、図１４を参照しながら説明する。
【００７８】
先ず、矢印Ｃ側によった所望の発光部が発光するように、第２カソード配線パッド５４と該当する発光部に対応するアノード側配線パッド５５間に順方向バイアスを印加する。このとき矢印Ｄ側よりの発光部は、開放或いは同電位とされて発光しない。次に、矢印Ｄ側よりの所望の発光部が発光するように、第１共通電極パッド５３と該当する発光部に対応するアノード側配線パッド５５間に順方向バイアスを印加する。このとき矢印Ｃ側より発光部は、開放或いは同電位とされて発光しない。
【００７９】
以上のように、発光部のＣ側よりの列とＤ側よりの列とを、所望の時間差をもって時分割駆動して交互に発光可能状態とする。これにより、このＬＥＤアレイ５１を電子写真方式のプリンタの光源として使用した場合、ＬＥＤアレイ５１の長手方向と直交する方向に移動する感光体の周面に、発光部の２つの列に対応する潜像を一列に形成できる。
【００８０】
以上のように、実施の形態３のＬＥＤアレイ５１によれば、実施の形態１と同様の効果が得られる他、プリンタの光源として使用したとき、発光部を時分割駆動することが可能となる。
実施の形態４．
図１８は、本発明の半導体素子アレイによる実施の形態４のＬＥＤアレイ６１の要部構成を示す平面図である。
【００８１】
本実施の形態４のＬＥＤアレイ６１が、前記した図１に示すＬＥＤ１と主に異なる点は、図１において半導体ブロック８を形成する素子分離溝領域９に代えて素子分離溝６２が矩形波状に形成されている点である。
【００８２】
従って、図１に示す実施の形態１の発光素子アレイ１と同一、或いはそれに相当する部分には同一符号を付して、或いは図面を省略して説明を省略し、異なる点を重点的に説明する。
【００８３】
ｎ型半導体層７（図７（ｂ））は、エッチングにより発光素子アレイ６１の長手方向に矩形波状に形成された素子分離溝６２によって、２つの半導体ブロック６１ａ，６１ｂに分離され、これ等の各半導体ブロック６１ａ，６１ｂの各櫛歯突起部６１ｃ，６１ｄが交互に歯合するように対向して配列されている。
【００８４】
各櫛歯型突起部６１ｃ、６１ｄには、長手方向に直線状に並んで半導体ブロック６１ｂ側に寄った位置にｐ型半導体拡散領域１０が位置し、一方、各櫛歯型突起部６１ｃ、６１ｄの、長手方向に直線状に並んで半導体ブロック６１ａ側に寄った位置にｎ側電極１２が位置している。
【００８５】
半導体ブロック６１ｂの各櫛歯型突起部６１ｄのｎ側電極１２は、図１の発光素子アレイ１と同様に引出し配線１９及び共通配線１８を介して第２のカソード配線パッド２０に接続している。
【００８６】
一方、半導体ブロック６１ａの各櫛歯型突起部６１ｃのｎ側電極１２は、それぞれ前記した中間配線１５を介して個別電極１４に電気的に接続されている。この個別電極１４は、層間絶縁膜１１（図７（ｂ））下のＧａＡｓコンタクト層６（図２）の半導体層に一端接続され、この半導体層の導電性を利用して再び共通電極１６に電気的に接続される。従って、半導体ブロック６１ａの各櫛歯型突起部６１ｃのｎ側電極１２は、以上の経路を介して、電気的に第１のカソード配線パッド１７に接続することができる。
【００８７】
尚、この実施の形態４のＬＥＤアレイ６１の駆動方法については、前記した実施の形態１のＬＥＤアレイ１の駆動方法と全く同様に行えるため、ここでの説明は省略する。
【００８８】
以上のように、実施の形態４のＬＥＤアレイ６１によれば、前記した実施の形態１の効果に加え、例えば中間配線１５やアノード配線パッドの第２端子１３ｂが素子分離領域の溝をまたぐことなく配線できるため、断線等の配線不良確率を半分に減らして生産時の歩留まりをよくすることが可能となる。
【００８９】
尚、前記した各実施の形態では、第１導電型にｎ型の半導体を、そして第２導電型にｐ型の半導体をそれぞれ想定して説明したが、これに限定されるものではなく、第１導電型にｐ型の半導体を、そして第２導電型にｎ型の半導体を採用してもよい。この場合半導体層の各層の極性も逆に設定する。
【００９０】
また、基板、電極、及び不純物の材料及び組成は、前記した各実施の形態で採用したものに限定されるものではなく、同様の効果を奏する他の素材を採用してもよい。
【００９１】
また、本発明は、ＬＥＤアレイに限定されるものではなく、例えば、半導体レーザーや、ドライバーＩＣ等の他の半導体素子に適用することもできる。
【００９２】
また、前記した実施の形態では、発光部の不純物（Ｚｎ）を拡散させる方法として固相拡散法を用いたが、これに限定されるものではなく、気相拡散法或いはイオンインプランテーション等の拡散法を採用してもよいなど種々の態様を取り得るものである。
【００９３】
また、前記した特許請求の範囲、及び実施の形態の説明において、「上」、「下」、「左」といった言葉を使用したが、これらは便宜上であって、半導体素子アレイを配置する状態における絶対的な位置関係を限定するものではない。
【００９４】
【発明の効果】
本発明の半導体素子アレイによれば、互いに絶縁する複数の電極パッドに、各グループの半導体素子群の端子を電気的に接続する際に、単層（同じ層）で配線層が交差しないようにできるため、絶縁不良等でこれ等が短絡することがなく、製品の歩留まりを良くすると共に、製造工程を簡略化でき、安価なマトリクス型の半導体素子アレイを提供できる。
【図面の簡単な説明】
【図１】本発明の半導体素子アレイによる実施の形態１のＬＥＤアレイ１の要部構成を示す平面図である。
【図２】図１中の指示線２０１を含む断面を矢印Ａ方向からみた拡大断面図である。
【図３】ＬＥＤアレイ１の製造工程を説明するための図であり、（ａ）はその平面図を示し、（ｂ）は（ａ）の指示線２０３を含む断面を矢印Ａ方向からみた断面図である。
【図４】ＬＥＤアレイ１の製造工程を説明するための図であり、（ａ）はその平面図を示し、（ｂ）は（ａ）の指示線２０３を含む断面を矢印Ａ方向からみた断面図である。
【図５】ＬＥＤアレイ１の製造工程を説明するための図であり、（ａ）はその平面図を示し、（ｂ）は（ａ）の指示線２０３を含む断面を矢印Ａ方向からみた断面図である。
【図６】ＬＥＤアレイ１の製造工程を説明するための図であり、（ａ）はその平面図を示し、（ｂ）は（ａ）の指示線２０３を含む断面を矢印Ａ方向からみた断面図である。
【図７】ＬＥＤアレイ１の製造工程を説明するための図であり、（ａ）はその平面図を示し、（ｂ）は（ａ）の指示線２０３を含む断面を矢印Ａ方向からみた断面図である。
【図８】本発明の半導体素子アレイによる実施の形態２のＬＥＤアレイ３１の要部断面図である。
【図９】ＬＥＤアレイ３１の製造工程を説明するための図であり、（ａ）はその平面図を示し、（ｂ）は（ａ）の指示線２１３を含む断面を矢印Ａ方向からみた断面図である。
【図１０】ＬＥＤアレイ３１の製造工程を説明するための図であり、（ａ）はその平面図を示し、（ｂ）は（ａ）の指示線２１３を含む断面を矢印Ａ方向からみた断面図である。
【図１１】ＬＥＤアレイ３１の製造工程を説明するための図であり、（ａ）はその平面図を示し、（ｂ）は（ａ）の指示線２１３を含む断面を矢印Ａ方向からみた断面図である。
【図１２】ＬＥＤアレイ３１の製造工程を説明するための図であり、（ａ）はその平面図を示し、（ｂ）は（ａ）の指示線２１３を含む断面を矢印Ａ方向からみた断面図である。
【図１３】ＬＥＤアレイ３１の製造工程を説明するための図であり、（ａ）はその平面図を示し、（ｂ）は（ａ）の指示線２１３を含む断面を矢印Ａ方向からみた断面図である。
【図１４】本発明の半導体素子アレイによる実施の形態３のＬＥＤアレイ５１の要部構成を示す平面図である。
【図１５】図１５（ａ）は図１４中の指示線２２１を含む断面を矢印Ａ方向からみた断面図であり、（ｂ）は図１４中の指示線２２２を含む断面を矢印Ａ方向からみた断面図である。
【図１６】ＬＥＤアレイ５１の製造工程を説明するための図で、各工程での平面図である。
【図１７】ＬＥＤアレイ５１の製造工程を説明するための図で、各工程での平面図である。
【図１８】本発明の半導体素子アレイによる実施の形態４のＬＥＤアレイ６１の要部構成を示す平面図である。
【図１９】従来の半導体素子アレイの一例を示す発光素子アレイ１００の構成を示す平面図である。
【符号の説明】
１　ＬＥＤアレイ、　２　高抵抗基板、　３　ＡｌｘＧａ１−ｘＡｓクラッド層、４　ＡｌｙＧａ１−ｙＡｓ活性層、　５　ＡｌｚＧａ１−ｚＡｓクラッド層、　６　ＧａＡｓコンタクト層、　７　ｎ型半導体層、　８　半導体ブロック、　９　素子分離溝領域、　１０　ｐ型半導体拡散領域、　１１　層間絶縁膜、　１２　ｎ側電極、　１３　アノード配線パッド、　１３ａ　第１端子、　１３ｂ　第２端子、　１４　個別電極、　１５　中間配線、　１６　共通電極、　１７　第１のカソード配線パッド、　１８　共通配線、　１９　引出し配線、　１９ａ　先端部、　２０　第２のカソード配線パッド、　２１　拡散マスク、　２１ａ　開口部、　２２　発光部、　３１　ＬＥＤアレイ、　３２　ｎ型ＧａＡｓコンタクト層、　３３　ｎ型ＡｌｘＧａ１−ｘＡｓクラッド、　３４　ＡｌｙＧａ１−ｙＡｓ活性層、　３５　ｐ型ＡｌｚＧａ１−ｚＡｓクラッド、　３６　ｐ型ＧａＡｓコンタクト層、　３７　半導体多積層部、　４１　発光部、　４２　半導体ブロック、　４３　素子分離領域、　５１　ＬＥＤアレイ、　５３　第１のカソード配線パッド、５４　第２のカソード配線パッド、　５５　アノード配線パッド、　５５ａ　第１端子、　５５ｂ　第２端子、　５６　第２ｎ側電極、　５７　接続導体、　５８　共通端子、　６１　ＬＥＤアレイ、　６１ａ，６１ｂ　半導体ブロック、６１ｃ，６１ｄ　櫛歯突起部、　６２　素子分離溝。
【図１】
2004071684.tif 000003
【図２】
2004071684.tif 000004
【図３】
2004071684.tif 000005
【図４】
2004071684.tif 000006
【図５】
2004071684.tif 000007
【図６】
2004071684.tif 000008
【図７】
2004071684.tif 000009
【図８】
2004071684.tif 000010
【図９】
2004071684.tif 000011
【図１０】
2004071684.tif 000012
【図１１】
2004071684.tif 000013
【図１２】
2004071684.tif 000014
【図１３】
2004071684.tif 000015
【図１４】
2004071684.tif 000016
【図１５】
2004071684.tif 000017
【図１６】
2004071684.tif 000018
【図１７】
2004071684.tif 000019
【図１８】
2004071684.tif 000020
【図１９】
2004071684.tif 000021