(57)【要約】【課題】或るトンネル磁気抵抗素子にデータを書き込む際に生成した磁場によって、このトンネル磁気抵抗素子に隣接するトンネル磁気抵抗素子に記憶されたデータが破壊されることの無い構成を有する不揮発性磁気メモリ装置を提供する。【解決手段】本発明の不揮発性磁気メモリ装置は、Ｍ本の書込みワード線ＲＷＬ、Ｎ本のビット線ＢＬ、及び、トンネル磁気抵抗素子から成る不揮発性磁気メモリアレイ、並びに、トンネル磁気抵抗素子へのデータ書込みのための磁界を生成する電流ＩＢＬ−Ｗ，−ＩＢＬ−Ｗ、及び、トンネル磁気抵抗素子へのデータ書込み時に隣接トンネル磁気抵抗素子に記憶されたデータが破壊されることを防止するための補償磁界を生成する補償電流ＩＢＬ−Ｃ及び−ＩＢＬ−Ｃをビット線ＢＬに流す電流源を備え、該電流源はＮ個の電流源ユニットＢＣＳから成り、１つの電流源ユニットＢＣＳは１本のビット線ＢＬに接続されている。【選択図】  図２
2004192727.tif 000002
【特許請求の範囲】
【請求項１】
（Ａ）第１の方向に延びるＭ本（但し、Ｍ≧１）の書込みワード線、
（Ｂ）第１の方向とは異なる第２の方向に延びるＮ本（但し、Ｎ≧２）のビット線、及び、
（Ｃ）書込みワード線とビット線との重複領域に設けられ、第１の強磁性体層、トンネル絶縁膜、第２の強磁性体層の積層構造を有し、第１の強磁性体層は書込みワード線と電気的に絶縁され、第２の強磁性体層はビット線に電気的に接続されたトンネル磁気抵抗素子、
から成る不揮発性磁気メモリアレイ、並びに、
（Ｄ）電流ＩＢＬ−Ｗ、電流−ＩＢＬ−Ｗ、電流ＩＢＬ−Ｃ及び電流−ＩＢＬ−Ｃをビット線に流す電流源、
を備えた不揮発性磁気メモリ装置であって、
電流ＩＢＬ−Ｗ又は電流−ＩＢＬ−Ｗは、第ｎ番目（但し、ｎ＝１，２・・・，Ｎ）のビット線に電気的に接続されたトンネル磁気抵抗素子へのデータ書込みのための磁界を生成する電流であり、
電流ＩＢＬ−Ｃ又は電流−ＩＢＬ−Ｃは、第ｎ番目のビット線に隣接した隣接ビット線に電気的に接続されたトンネル磁気抵抗素子へのデータ書込み時に隣接ビット線に電流−ＩＢＬ−Ｗ又は電流ＩＢＬ−Ｗが流れる結果生成された磁界によって、第ｎ番目のビット線に電気的に接続されたトンネル磁気抵抗素子に記憶されたデータが破壊されることを防止するための補償磁界を生成する補償電流であり、
該電流源は、Ｎ個の電流源ユニットから成り、
１つの電流源ユニットは１本のビット線に接続されていることを特徴とする不揮発性磁気メモリ装置。
【請求項２】
前記電流源は、Ｎ個の電流源ユニットから成る代わりに、第１電流源ユニット、第２電流源ユニット、及び、第３電流源ユニットから成り、
電流ＩＢＬ−Ｗ及び電流−ＩＢＬ−Ｗをビット線に流す該第１電流源ユニットは、第１のスイッチ回路を介して前記Ｎ本のビット線に接続されており、
電流ＩＢＬ−Ｃ及び電流−ＩＢＬ−Ｃをビット線に流す該第２電流源ユニットは、第２のスイッチ回路を介して該Ｎ本のビット線に接続されており、
電流ＩＢＬ−Ｃ及び電流−ＩＢＬ−Ｃをビット線に流す該第３電流源ユニットは、第３のスイッチ回路を介して該Ｎ本のビット線に接続されていることを特徴とする請求項１に記載の不揮発性磁気メモリ装置。
【請求項３】
第ｎ番目のビット線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＢＬ−Ｗ又は電流−ＩＢＬ−Ｗを流すとき、第（ｎ−１）番目のビット線には、前記第２のスイッチ回路を介して前記第２電流源ユニットから電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流し、第（ｎ＋１）番目のビット線には、前記第３のスイッチ回路を介して前記第３電流源ユニットから電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流すことを特徴とする請求項２に記載の不揮発性磁気メモリ装置。
【請求項４】
第１ダミー線及び第２ダミー線を更に備え、
該第１ダミー線は、前記第１番目のビット線の外側に該第１番目のビット線と平行に延び、
該第２ダミー線は、前記第Ｎ番目のビット線の外側に該第Ｎ番目のビット線と平行に延び、
該第１ダミー線は、前記第２のスイッチ回路を介して前記第２電流源ユニットに接続されており、
該第２ダミー線は、前記第３のスイッチ回路を介して前記第３電流源ユニットに接続されていることを特徴とする請求項２に記載の不揮発性磁気メモリ装置。
【請求項５】
第ｎ’番目［ｎ’＝２，３・・・（Ｎ−１）］のビット線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＢＬ−Ｗ又は電流−ＩＢＬ−Ｗを流すとき、第（ｎ’−１）番目のビット線には、前記第２のスイッチ回路を介して前記第２電流源ユニットから電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流し、第（ｎ’＋１）番目のビット線には、前記第３のスイッチ回路を介して前記第３電流源ユニットから電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流し、
第１番目のビット線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＢＬ−Ｗ又は電流−ＩＢＬ−Ｗを流すとき、第１ダミー線には、前記第２のスイッチ回路を介して前記第２電流源ユニットから電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流し、第２番目のビット線には、前記第３のスイッチ回路を介して前記第３電流源ユニットから電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流し、
第Ｎ番目のビット線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＢＬ−Ｗ又は電流−ＩＢＬ−Ｗを流すとき、第（Ｎ−１）番目のビット線には、前記第２のスイッチ回路を介して前記第２電流源ユニットから電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流し、第２ダミー線には、前記第３のスイッチ回路を介して前記第３電流源ユニットから電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流すことを特徴とする請求項４に記載の不揮発性磁気メモリ装置。
【請求項６】
第１ダミー線、第２ダミー線、第１ダミー線電流源、及び、第２ダミー線電流源を更に備え、
該第１ダミー線は、前記第１番目のビット線の外側に該第１番目のビット線と平行に延び、
該第２ダミー線は、前記第Ｎ番目のビット線の外側に該第Ｎ番目のビット線と平行に延び、
該第１ダミー線には、電流ＩＢＬ−Ｃ及び電流−ＩＢＬ−Ｃを該第１ダミー線に流す該第１ダミー線電流源が接続され、
該第２ダミー線には、電流ＩＢＬ−Ｃ及び電流−ＩＢＬ−Ｃを該第２ダミー線に流す該第２ダミー線電流源が接続されていることを特徴とする請求項１に記載の不揮発性磁気メモリ装置。
【請求項７】
前記電流源は、Ｎ個の電流源ユニットから成る代わりに、第１電流源ユニット、第２電流源ユニット、及び、第３電流源ユニットから成り、
電流ＩＢＬ−Ｗ及び電流−ＩＢＬ−Ｗをビット線に流す該第１電流源ユニットは、第１のスイッチ回路を介して前記Ｎ本のビット線に接続されており、
電流ＩＢＬ−Ｃ及び電流−ＩＢＬ−Ｃをビット線に流す該第２電流源ユニットは、第２のスイッチ回路を介して該Ｎ本のビット線に接続されており、
電流ＩＢＬ−Ｃ及び電流−ＩＢＬ−Ｃをビット線に流す該第３電流源ユニットは、第３のスイッチ回路を介して該Ｎ本のビット線に接続されていることを特徴とする請求項６に記載の不揮発性磁気メモリ装置。
【請求項８】
第ｎ’番目［ｎ’＝２，３・・・（Ｎ−１）］のビット線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＢＬ−Ｗ又は電流−ＩＢＬ−Ｗを流すとき、第（ｎ’−１）番目のビット線には、前記第２のスイッチ回路を介して前記第２電流源ユニットから電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流し、第（ｎ’＋１）番目のビット線には、前記第３のスイッチ回路を介して前記第３電流源ユニットから電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流し、
第１番目のビット線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＢＬ−Ｗ又は電流−ＩＢＬ−Ｗを流すとき、前記第１ダミー線には、前記第１ダミー線電流源から電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流し、第２番目のビット線には、前記第３のスイッチ回路を介して前記第３電流源ユニットから電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流し、
第Ｎ番目のビット線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＢＬ−Ｗ又は電流−ＩＢＬ−Ｗを流すとき、第（Ｎ−１）番目のビット線には、前記第２のスイッチ回路を介して前記第２電流源ユニットから電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流し、前記第２ダミー線には、前記第２ダミー線電流源から電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流すことを特徴とする請求項７に記載の不揮発性磁気メモリ装置。
【請求項９】
（Ａ）第１の方向に延びるＭ本（但し、Ｍ≧２）の書込みワード線、
（Ｂ）第１の方向とは異なる第２の方向に延びるＮ本（但し、Ｎ≧１）のビット線、及び、
（Ｃ）書込みワード線とビット線との重複領域に設けられ、第１の強磁性体層、トンネル絶縁膜、第２の強磁性体層の積層構造を有し、第１の強磁性体層は書込みワード線と電気的に絶縁され、第２の強磁性体層はビット線に電気的に接続されたトンネル磁気抵抗素子、
から成る不揮発性磁気メモリアレイ、並びに、
（Ｄ）電流ＩＲＷＬ−Ｗ及び電流−ＩＲＷＬ−Ｃを書込みワード線に流す電流源、
を備えた不揮発性磁気メモリ装置であって、
電流ＩＲＷＬ−Ｗは、第ｍ番目（但し、ｍ＝１，２・・・，Ｍ）の書込みワード線に対向したトンネル磁気抵抗素子へのデータ書込みのための磁界を生成する電流であり、
電流−ＩＲＷＬ−Ｃは、第ｍ番目の書込みワード線に隣接した隣接書込みワード線に対向したトンネル磁気抵抗素子へのデータ書込み時に隣接書込みワード線に電流ＩＲＷＬ−Ｗが流れる結果生成された磁界によって、第ｍ番目の書込みワード線に対向したトンネル磁気抵抗素子に記憶されたデータが破壊されることを防止するための補償磁界を生成する補償電流であり、
該電流源は、Ｍ個の電流源ユニットから成り、
１つの電流源ユニットは１本の書込みワード線に接続されていることを特徴とする不揮発性磁気メモリ装置。
【請求項１０】
前記電流源は、Ｍ個の電流源ユニットから成る代わりに、第１電流源ユニット、第２電流源ユニット、及び、第３電流源ユニットから成り、電流ＩＲＷＬ−Ｗを書込みワード線に流す該第１電流源ユニットは、第１のスイッチ回路を介して前記Ｍ本の書込みワード線に接続されており、
電流−ＩＲＷＬ−Ｃを書込みワード線に流す該第２電流源ユニットは、第２のスイッチ回路を介して該Ｍ本の書込みワード線に接続されており、
電流−ＩＲＷＬ−Ｃを書込みワード線に流す該第３電流源ユニットは、第３のスイッチ回路を介して該Ｍ本の書込みワード線に接続されていることを特徴とする請求項９に記載の不揮発性磁気メモリ装置。
【請求項１１】
第ｍ番目の書込みワード線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＲＷＬ−Ｗ又は電流−ＩＲＷＬ−Ｗを流すとき、第（ｍ−１）番目の書込みワード線には、前記第２のスイッチ回路を介して前記第２電流源ユニットから電流−ＩＲＷＬ−Ｃを流し、第（ｍ＋１）番目の書込みワード線には、前記第３のスイッチ回路を介して前記第３電流源ユニットから電流−ＩＲＷＬ−Ｃを流すことを特徴とする請求項１０に記載の不揮発性磁気メモリ装置。
【請求項１２】
第１ダミー線及び第２ダミー線を更に備え、
該第１ダミー線は、前記第１番目の書込みワード線の外側に該第１番目の書込みワード線と平行に延び、
該第２ダミー線は、前記第Ｍ番目の書込みワード線の外側に該第Ｍ番目の書込みワード線と平行に延び、
該第１ダミー線は、前記第２のスイッチ回路を介して前記第２電流源ユニットに接続されており、
該第２ダミー線は、前記第３のスイッチ回路を介して前記第３電流源ユニットに接続されていることを特徴とする請求項１１に記載の不揮発性磁気メモリ装置。
【請求項１３】
第ｍ’番目［ｍ’＝２，３・・・（Ｍ−１）］の書込みワード線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＲＷＬ−Ｗを流すとき、第（ｍ’−１）番目の書込みワード線には、前記第２のスイッチ回路を介して前記第２電流源ユニットから電流−ＩＲＷＬ−Ｃを流し、第（ｍ’＋１）番目の書込みワード線には、前記第３のスイッチ回路を介して前記第３電流源ユニットから電流−ＩＲＷＬ−Ｃを流し、
第１番目の書込みワード線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＲＷＬ−Ｗを流すとき、第１ダミー線には、前記第２のスイッチ回路を介して前記第２電流源ユニットから電流−ＩＲＷＬ−Ｃを流し、第２番目の書込みワード線には、前記第３のスイッチ回路を介して前記第３電流源ユニットから電流−ＩＲＷＬ−Ｃを流し、
第Ｍ番目の書込みワード線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＲＷＬ−Ｗを流すとき、第（Ｍ−１）番目の書込みワード線には、前記第２のスイッチ回路を介して前記第２電流源ユニットから電流−ＩＲＷＬ−Ｃを流し、第２ダミー線には、前記第３のスイッチ回路を介して前記第３電流源ユニットから電流−ＩＲＷＬ−Ｃを流すことを特徴とする請求項１２に記載の不揮発性磁気メモリ装置。
【請求項１４】
第１ダミー線、第２ダミー線、第１ダミー線電流源、及び、第２ダミー線電流源を更に備え、
該第１ダミー線は、前記第１番目の書込みワード線の外側に該第１番目の書込みワード線と平行に延び、
該第２ダミー線は、前記第Ｍ番目の書込みワード線の外側に該第Ｍ番目の書込みワード線と平行に延び、
該第１ダミー線には、電流−ＩＲＷＬ−Ｃを該第１ダミー線に流す該第１ダミー線電流源が接続され、
該第２ダミー線には、電流−ＩＲＷＬ−Ｃを該第２ダミー線に流す該第２ダミー線電流源が接続されていることを特徴とする請求項９に記載の不揮発性磁気メモリ装置。
【請求項１５】
前記電流源は、Ｍ個の電流源ユニットから成る代わりに、第１電流源ユニット、第２電流源ユニット、及び、第３電流源ユニットから成り、電流ＩＲＷＬ−Ｗを書込みワード線に流す該第１電流源ユニットは、第１のスイッチ回路を介して前記Ｍ本の書込みワード線に接続されており、
電流−ＩＲＷＬ−Ｃを書込みワード線に流す該第２電流源ユニットは、第２のスイッチ回路を介して該Ｍ本の書込みワード線に接続されており、
電流−ＩＲＷＬ−Ｃを書込みワード線に流す該第３電流源ユニットは、第３のスイッチ回路を介して該Ｍ本の書込みワード線に接続されていることを特徴とする請求項１４に記載の不揮発性磁気メモリ装置。
【請求項１６】
第ｍ’番目［ｍ’＝２，３・・・（Ｍ−１）］の書込みワード線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＲＷＬ−Ｗを流すとき、第（ｍ’−１）番目の書込みワード線には、前記第２のスイッチ回路を介して前記第２電流源ユニットから電流−ＩＲＷＬ−Ｃを流し、第（ｍ’＋１）番目の書込みワード線には、前記第３のスイッチ回路を介して前記第３電流源ユニットから電流−ＩＲＷＬ−Ｃを流し、
第１番目の書込みワード線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＲＷＬ−Ｗを流すとき、前記第１ダミー線には、前記第１ダミー線電流源から電流−ＩＲＷＬ−Ｃを流し、第２番目の書込みワード線には、前記第３のスイッチ回路を介して前記第３電流源ユニットから電流−ＩＲＷＬ−Ｃを流し、第Ｍ番目の書込みワード線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＲＷＬ−Ｗを流すとき、第（Ｍ−１）番目の書込みワード線には、前記第２のスイッチ回路を介して前記第２電流源ユニットから電流−ＩＲＷＬ−Ｃを流し、前記第２ダミー線には、前記第２ダミー線電流源から電流−ＩＲＷＬ−Ｃを流すことを特徴とする請求項１５に記載の不揮発性磁気メモリ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、不揮発性磁気メモリ装置に関し、より詳しくは、ＴＭＲ（Ｔｕｎｎｅｌ  Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）タイプのＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）と呼ばれる不揮発性磁気メモリ装置に関する。
【０００２】
【従来の技術】
情報通信機器、特に携帯端末等の個人用小型機器の飛躍的な普及に伴い、これらを構成するメモリやロジック等の各種半導体装置には、高集積化、高速化、低電力化等、一層の高性能化が要請されている。特に不揮発性メモリは、ユビキタス時代に必要不可欠であると考えられている。電源の消耗やトラブル、サーバーとネットワークとが何らかの障害により切断された場合でも、不揮発性メモリによって重要な情報を保存、保護することができる。また、最近の携帯機器は不要の回路ブロックをスタンバイ状態とし、出来る限り消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば、消費電力とメモリの無駄を無くすことができる。また、電源を投入すると瞬時に起動できる「インスタント・オン」機能も、高速、且つ、大容量の不揮発性メモリが実現できれば可能となる。
【０００３】
不揮発性メモリとして、半導体材料を用いたフラッシュメモリや、強誘電体材料を用いた強誘電体型不揮発性半導体メモリ（ＦＥＲＡＭ，Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等を挙げることができる。しかしながら、フラッシュメモリは、書込み速度がマイクロ秒のオーダーであり、書込み速度が遅いという欠点がある。一方、ＦＥＲＡＭにおいては、書換え可能回数が１０１２〜１０１４であり、ＳＲＡＭやＤＲＡＭをＦＥＲＡＭに置き換えるにはＦＥＲＡＭの書換え可能回数が十分とは云えず、また、強誘電体層の微細加工が難しいという問題が指摘されている。
【０００４】
これらの欠点を有さない不揮発性メモリとして、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）と呼ばれる不揮発性磁気メモリ素子が注目されている。初期のＭＲＡＭは、ＧＭＲ（Ｇｉａｎｔ  ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）効果を用いたスピンバルブをベースにしたものであった。しかし、負荷のメモリセル抵抗が１０〜１００Ωと低いため、読み出し時のビット当たりの消費電力が大きく、大容量化が難しいという欠点があった。
【０００５】
一方、ＴＭＲ（Ｔｕｎｎｅｌ  Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）効果を用いたＭＲＡＭは、開発初期においては、抵抗変化率が室温で１〜２％程度しかなかったが、近年、２０％近くの抵抗変化率が得られるようになり、ＴＭＲ効果を用いたＭＲＡＭに注目が集まっている。ＴＭＲタイプのＭＲＡＭは、構造が単純で、スケーリングも容易であり、また、磁気モーメントの回転により記録を行うために、書換え可能回数が大である。更には、アクセス時間についても非常に高速であることが予想され、既に１００ＭＨｚで動作可能であると云われている。
【０００６】
ＴＭＲタイプのＭＲＡＭ（以下、単に、ＭＲＡＭと呼ぶ）の模式的な一部断面図を、図１に示す。このＭＲＡＭは、ＭＯＳ型ＦＥＴから成る選択用トランジスタＴＲに接続されたトンネル磁気抵抗素子ＴＭＪから構成されている。
【０００７】
トンネル磁気抵抗素子ＴＭＪは、第１の強磁性体層３１、トンネル絶縁膜３４、第２の強磁性体層３５の積層構造を有する。第１の強磁性体層３１は、より具体的には、例えば、下から反強磁性体層３２と強磁性体層（固着層、磁化固定層３３とも呼ばれる）との２層構成を有し、これらの２層の間に働く交換相互作用によって強い一方向の磁気異方性を有する。磁化方向が比較的容易に回転する第２の強磁性体層３５は、自由層あるいは記録層とも呼ばれる。尚、以下の説明において、第２の強磁性体層を記録層３５と呼ぶ場合がある。トンネル絶縁膜３４は、記録層３５と磁化固定層３３との間の磁気的結合を切ると共に、トンネル電流を流すための役割を担う。ＭＲＡＭとＭＲＡＭを接続するビット線ＢＬは、第３の層間絶縁層２６上に形成されている。ビット線ＢＬと記録層３５との間に設けられたトップコート膜３６は、ビット線ＢＬを構成する原子と記録層３５を構成する原子の相互拡散の防止、接触抵抗の低減、及び、記録層３５の酸化防止を担っている。図中、参照番号３７は、反強磁性体層３２の下面に接続された引き出し電極を示す。
【０００８】
更には、トンネル磁気抵抗素子ＴＭＪの下方には、第２の層間絶縁層２４を介して書込みワード線ＲＷＬが配置されている。尚、書込みワード線ＲＷＬの延びる方向（第１の方向）とビット線ＢＬの延びる方向（第２の方向）とは、通常、直交している。
【０００９】
一方、選択用トランジスタＴＲは、素子分離領域１１によって囲まれたシリコン半導体基板１０の部分に形成されており、第１の層間絶縁層２１によって覆われている。そして、一方のソース／ドレイン領域１４Ｂは、タングステンプラグから成る接続孔２２、ランディングパッド２３、タングステンプラグから成る接続孔２５を介して、トンネル磁気抵抗素子ＴＭＪの引き出し電極３７に接続されている。また、他方のソース／ドレイン領域１４Ａは、タングステンプラグ１５を介してセンス線１６に接続されている。図中、参照番号１２はゲート電極を示し、参照番号１３はゲート絶縁膜を示す。
【００１０】
ＭＲＡＭアレイにあっては、ビット線ＢＬ及び書込みワード線ＲＷＬから成る格子の交点（重複領域）にＭＲＡＭが配置されている。
【００１１】
このような構成のＭＲＡＭへのデータの書込みにおいては、ビット線ＢＬ及び書込みワード線ＲＷＬに電流を流し、その結果生成される合成磁界によって第２の強磁性体層（記録層３５）の磁化の方向を変えることで、第２の強磁性体層（記録層３５）に「１」又は「０」を記録する。
【００１２】
一方、データの読出しは、選択用トランジスタＴＲをオン状態とし、ビット線ＢＬに電流を流し、磁気抵抗効果によるトンネル電流変化をセンス線１６にて検出することにより行う。記録層３５と磁化固定層３３の磁化方向が等しい場合、低抵抗となり（この状態を例えば「０」とする）、記録層３５と磁化固定層３３の磁化方向が反平行の場合、高抵抗となる（この状態を例えば「１」とする）。
【００１３】
図２３に、ＭＲＡＭのアステロイド曲線を示す。ビット線ＢＬ及び書込みワード線ＲＷＬに電流を流し、その結果発生する合成磁界に基づき、ＭＲＡＭを構成するトンネル磁気抵抗素子ＴＭＪにデータを書き込む。ビット線ＢＬを流れる書込み電流によって記録層３５の磁化容易軸方向の磁界（ＨＥＡ）が形成され、書込みワード線ＲＷＬを流れる電流によって記録層３５の磁化困難軸方向の磁界（ＨＨＡ）が形成される。尚、ＭＲＡＭの構成にも依るが、ビット線ＢＬを流れる書込み電流によって記録層３５の磁化困難軸方向の磁界（ＨＨＡ）が形成され、書込みワード線ＲＷＬを流れる電流によって記録層３５の磁化容易軸方向の磁界（ＨＥＡ）が形成される場合もある。
【００１４】
アステロイド曲線は、合成磁界（記録層３５に加わる磁界ＨＨＡと磁界ＨＥＡの磁界ベクトルの合成）による記録層３５の磁化方向の反転閾値を示しており、アステロイド曲線の外側（ＯＵＴ１，ＯＵＴ２）に相当する合成磁界が発生した場合、記録層３５の磁化方向の反転が起こり、データの書込みが行われる。一方、アステロイド曲線の内部（ＩＮ）に相当する合成磁界が発生した場合、記録層３５の磁化方向の反転は生じない。また、電流を流している書込みワード線ＲＷＬ及びビット線ＢＬの交点以外のＭＲＡＭにおいても、書込みワード線ＲＷＬ若しくはビット線ＢＬ単独で発生する磁界が加わるため、この磁界の大きさが一方向反転磁界ＨＫ以上の場合［図２３における点線の外側の領域（ＯＵＴ２）］、交点以外のＭＲＡＭを構成する記録層３５の磁化方向も反転してしまう。それ故、合成磁界がアステロイド曲線の外側であって図２３の点線の内側の領域（ＯＵＴ１）内にある場合のみに、選択されたＭＲＡＭに対する選択書込みが可能となる。
【００１５】
上述したとおり、高速・高集積化が容易であるという長所を有するＴＭＲタイプのＭＲＡＭではあるが、現実には、或るＭＲＡＭにデータを書き込む際に生成した磁場によって、このＭＲＡＭに隣接するＭＲＡＭに記憶されたデータが破壊される虞がある。
【００１６】
図２４に示すように、無限長の長さの３本の導線（Ｌ１，Ｌ０，Ｌ２）が距離ｄだけ離れて平行に並んでおり、導線Ｌ０にＩ０（Ａ）の電流が流れ、導線Ｌ１，Ｌ２に−Ｉ１（Ａ）の電流が流れている状態を想定する。任意の点Ｐ（Ｘ、Ｙ）から、導線Ｌ０，Ｌ１，Ｌ２までの距離をｒ０，ｒ１，ｒ２とすれば、Ｘ軸方向及びＹ軸方向の磁界ＨＸ及びＨＹは、以下の式（１−１）、（１−２）から求まる。尚、任意の点Ｐ（Ｘ，Ｙ）と導線Ｌ０，Ｌ１，Ｌ２とを結ぶ直線のＸ軸との成す角度をθ０，θ１，θ２とする。また、図２４において、導線Ｌ０によって形成される磁場を点線の矢印Ｈ０で示し、導線Ｌ１によって形成される磁場を点線の矢印Ｈ１で示し、導線Ｌ２によって形成される磁場を点線の矢印Ｈ２で示す。
【００１７】
ＨＸ＝［Ｉ０／（２πｒ０）］ｓｉｎ（θ０）
＋［Ｉ１／（２πｒ１）］ｓｉｎ（θ１）
＋［Ｉ２／（２πｒ２）］ｓｉｎ（θ２）    （１−１）
ＨＹ＝−［Ｉ０／（２πｒ０）］ｃｏｓ（θ０）
−［Ｉ１／（２πｒ１）］ｃｏｓ（θ１）
−［Ｉ２／（２πｒ２）］ｃｏｓ（θ２）    （１−２）
【００１８】
ここで、
ｒ０＝（Ｘ２＋Ｙ２）１／２
ｒ１＝｛（Ｘ＋ｄ）２＋Ｙ２）１／２
ｒ２＝｛（Ｘ−ｄ）２＋Ｙ２）１／２
である。
【００１９】
図１に示すようにビット線ＢＬの厚さ方向の中心から、第２の強磁性体層（記録層）３５の厚さ方向の中心までの距離をｈとし、また、ビット線の幅方向の中心から、隣接するビット線の幅方向の中心までの距離をｄとし、ｋ＝（ｈ／ｄ）とする。
【００２０】
導線Ｌ０，Ｌ１，Ｌ２をＸ軸方向に３本の並列したビット線と考え、導線Ｌ０がガウス座標の原点（０，０）を通過するとし、Ｉ１＝０（Ａ）としたとき、座標（Ｘ，ｈ）で表される点におけるＨ（Ｘ，ｈ）の値は、以下の式（２）のとおりとなる。
【００２１】
Ｈ（Ｘ，ｈ）＝［Ｉ０／（２π）］
×［１／（Ｘ２＋ｈ２）１／２］
×［ｈ／（Ｘ２＋ｈ２）１／２］
＝ｈ［Ｉ０／（２π）］／（Ｘ２＋ｈ２）  （２）
【００２２】
ここで、Ｘ＝０において、Ｈ（Ｘ，ｈ）＝１となるように、Ｉ０を正規化すると、Ｉ０の値は以下のとおりとなる。
【００２３】
Ｉ０＝２π・ｈ    （３）
【００２４】
式（３）を式（２）に代入すると、以下の式（４）が得られる。尚、正規化された磁界Ｈ（Ｘ，ｈ）をＨＮ（Ｘ，ｈ）で表す。
【００２５】
ＨＮ（Ｘ，ｈ）＝ｈ２／（Ｘ２＋ｈ２）    （４）
【００２６】
更には、Ｘ＝ｄ・ｘで表示すると、ｋ＝（ｈ／ｄ）を用いて、式（４）は、式（５）のように変形される。
【００２７】
ＨＮ（ｘ，ｈ）＝（ｋ・ｄ）２／｛（ｄ・ｘ）２＋（ｋ・ｄ）２）
＝ｋ２／（ｘ２＋ｋ２）    （５）
【００２８】
ｋ＝（ｈ／ｄ）の値を、０．１、０．５、１．０としたときの、式（５）の計算結果であるＨＮ（ｘ，ｈ）を、図２５に示す。
【００２９】
ｋ＝（ｈ／ｄ）の値が０．１のとき、即ち、第２の強磁性体層３５の厚さ方向の中心までの距離ｈに対して、ビット線の幅方向の中心から、隣接するビット線の幅方向の中心までの距離ｄが１０倍の場合には、ｘ＝±１．０において、即ち、隣接するトンネル磁気抵抗素子ＴＭＪの第２の強磁性体層３５において、ＨＮ（ｘ，ｈ）はほぼ０であり、隣接するトンネル磁気抵抗素子ＴＭＪ間における磁界の干渉は無い。
【００３０】
然るに、ｋ＝（ｈ／ｄ）の値が０．５のとき、即ち、第２の強磁性体層３５の厚さ方向の中心までの距離ｈに対して、ビット線の幅方向の中心から、隣接するビット線の幅方向の中心までの距離ｄが２倍の場合には、ｘ＝±１．０において、即ち、隣接するトンネル磁気抵抗素子ＴＭＪの第２の強磁性体層３５において、ＨＮ（ｘ，ｈ）は０．２である。このようなＨＮ（ｘ，ｈ）の値が問題となるかは、図２３に示したＭＲＡＭのアステロイド曲線におけるＭＲＡＭの磁化容易軸方向の磁界（ＨＥＡ）や磁化困難軸方向の磁界（ＨＨＡ）のばらつきに依存するが、決して無視できない大きさである。
【００３１】
更に、ｋ＝（ｈ／ｄ）の値が１．０のとき、即ち、第２の強磁性体層３５の厚さ方向の中心までの距離ｈに対して、ビット線の幅方向の中心から、隣接するビット線の幅方向の中心までの距離ｄが１倍の場合には、ｘ＝±１．０において、即ち、隣接するトンネル磁気抵抗素子ＴＭＪの第２の強磁性体層３５において、ＨＮ（ｘ，ｈ）は０．５にもなる。このような磁界が発生した場合、ＭＲＡＭの磁化容易軸方向の磁界（ＨＥＡ）や磁化困難軸方向の磁界（ＨＨＡ）のばらつきをたとえ小さく抑えることができたとしても、所望のＭＲＡＭへのデータ書込みを安定して行うことは困難であることが予想される。
【００３２】
「ＭＲＡＭの現状と将来展望」斉藤  好昭  の図６においては、Ｘ＝０μｍでＨＸ≒１０エールステッド、Ｘ＝０．２μｍでＨＸ≒５エールステッド、Ｘ＝０．４μｍでＨＸ≒２エールステッドとなっている。即ち、図２５におけるｋ＝ｈ／ｄ＝１．０としたときの値は、「ＭＲＡＭの現状と将来展望」斉藤  好昭  の図６に示されたデータと、程良い一致を示している。
【００３３】
従って、境界条件等を厳密に考慮した場合とは数値が異なることは否定できないが、磁界の分布や大きさなどを検討する目的では、式（５）に示したモデルでも良い近似になっていることが確認できる。
【００３４】
【特許文献１】特開２００２−２０３３８８
【特許文献２】米国特許第５９４０３１９号
【非特許文献１】斉藤  好昭、「ＭＲＡＭの現状と将来展望」、［ｏｎｌｉｎｅ］、ＦＥＤレビュー  Ｖｏｌ．１  Ｎｏ．２５  ２００２年３月１４日、［平成１４年１１月２１日検索］、インターネット＜ＵＲＬ：ｈｔｔｐ／／ｗｗｗ．ｆｅｄ．ｏｒ．ｊｐ／ｐｕｂ／ｒｅｖｉｅｗ／ｓｐｉｎ．ｈｔｍ＞
【００３５】
【発明が解決しようとする課題】
先に述べたとおり、高速・高集積化が容易であるという長所を有するＴＭＲタイプのＭＲＡＭではあるが、上述のとおり、或るＭＲＡＭにデータを書き込む際に生成した磁場によって、このＭＲＡＭに隣接するＭＲＡＭに記憶されたデータが破壊される虞がある。
【００３６】
このような問題を解決するための手段が、例えば、特開２００２−２０３３８８に開示されている。この特許公開公報に開示された技術にあっては、メモリセル（Ｉ２）に属するワード線（ＷＬ１）とビット線（ＢＬ２）とにプログラミング電流（ＩＷＬ，ＩＢＬ２）を流し、メモリセル（Ｉ２）に隣接している少なくとも１つのメモリセル（Ｉ３，Ｉ５）に属するワード線（ＰＲＬ）、又は、ビット線（ＢＬ３，ＢＬ５）に、散乱磁場に反作用する補償磁場を提供する補償電流を流す。
【００３７】
しかしながら、この特許公開公報には、補償電流を流す具体的な手段については、何ら言及されていない。
【００３８】
従って、本発明の目的は、或るトンネル磁気抵抗素子にデータを書き込む際に生成した磁場によって、このトンネル磁気抵抗素子に隣接するトンネル磁気抵抗素子に記憶されたデータが破壊されることの無い構成を有する不揮発性磁気メモリ装置を提供することにある。
【００３９】
【課題を解決するための手段】
上記の目的を達成するための本発明の第１の態様に係る不揮発性磁気メモリ装置（より具体的には、ＴＭＲタイプのＭＲＡＭを具備した不揮発性磁気メモリ装置）は、
（Ａ）第１の方向に延びるＭ本（但し、Ｍ≧１）の書込みワード線、
（Ｂ）第１の方向とは異なる第２の方向に延びるＮ本（但し、Ｎ≧２）のビット線、及び、
（Ｃ）書込みワード線とビット線との重複領域に設けられ、第１の強磁性体層、トンネル絶縁膜、第２の強磁性体層の積層構造を有し、第１の強磁性体層は書込みワード線と電気的に絶縁され、第２の強磁性体層はビット線に電気的に接続されたトンネル磁気抵抗素子、
から成る不揮発性磁気メモリアレイ、並びに、
（Ｄ）電流ＩＢＬ−Ｗ、電流−ＩＢＬ−Ｗ、電流ＩＢＬ−Ｃ及び電流−ＩＢＬ−Ｃをビット線に流す電流源、
を備えた不揮発性磁気メモリ装置であって、
電流ＩＢＬ−Ｗ又は電流−ＩＢＬ−Ｗは、第ｎ番目（但し、ｎ＝１，２・・・，Ｎ）のビット線に電気的に接続されたトンネル磁気抵抗素子へのデータ書込みのための磁界を生成する電流であり、
電流ＩＢＬ−Ｃ又は電流−ＩＢＬ−Ｃは、第ｎ番目のビット線に隣接した隣接ビット線に電気的に接続されたトンネル磁気抵抗素子へのデータ書込み時に隣接ビット線に電流−ＩＢＬ−Ｗ又は電流ＩＢＬ−Ｗが流れる結果生成された磁界によって、第ｎ番目のビット線に電気的に接続されたトンネル磁気抵抗素子に記憶されたデータが破壊されることを防止するための補償磁界を生成する補償電流であり、
該電流源は、Ｎ個の電流源ユニットから成り、
１つの電流源ユニットは１本のビット線に接続されていることを特徴とする。
【００４０】
本発明の第１の態様に係る不揮発性磁気メモリ装置にあっては、
前記電流源は、Ｎ個の電流源ユニットから成る代わりに、第１電流源ユニット、第２電流源ユニット、及び、第３電流源ユニットから成り、
電流ＩＢＬ−Ｗ及び電流−ＩＢＬ−Ｗをビット線に流す該第１電流源ユニットは、第１のスイッチ回路を介して前記Ｎ本のビット線に接続されており、
電流ＩＢＬ−Ｃ及び電流−ＩＢＬ−Ｃをビット線に流す該第２電流源ユニットは、第２のスイッチ回路を介して該Ｎ本のビット線に接続されており、
電流ＩＢＬ−Ｃ及び電流−ＩＢＬ−Ｃをビット線に流す該第３電流源ユニットは、第３のスイッチ回路を介して該Ｎ本のビット線に接続されている構成とすることができる。
【００４１】
尚、このような構成の不揮発性磁気メモリ装置を、便宜上、第１Ａの構成に係る不揮発性磁気メモリ装置と呼ぶが、このような構成にすることで、電流源ユニットの数を減少させることができ、不揮発性磁気メモリ装置の構成の簡素化を図ることができる。
【００４２】
第１Ａの構成に係る不揮発性磁気メモリ装置にあっては、第ｎ番目のビット線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＢＬ−Ｗ又は電流−ＩＢＬ−Ｗを流すとき、第（ｎ−１）番目のビット線には、前記第２のスイッチ回路を介して前記第２電流源ユニットから電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流し、第（ｎ＋１）番目のビット線には、前記第３のスイッチ回路を介して前記第３電流源ユニットから電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流すことが好ましい。
【００４３】
第１Ａの構成に係る不揮発性磁気メモリ装置にあっては、第１番目のビット線あるいは第Ｎ番目のビット線に電気的に接続されたトンネル磁気抵抗素子に記憶されたデータが破壊されることを防止するための補償磁界が、第２番目のビット線あるいは第（Ｎ−１）番目のビット線を流れる補償電流によって生成されるが、係る補償磁場は、第１番目のビット線あるいは第Ｎ番目のビット線を基準としたとき、非対称となる。
【００４４】
それ故、第１Ａの構成に係る不揮発性磁気メモリ装置にあっては、補償磁場が第１番目のビット線あるいは第Ｎ番目のビット線を基準としたとき非対称となることを防ぐために、
第１ダミー線及び第２ダミー線を更に備え、
該第１ダミー線は、前記第１番目のビット線の外側に該第１番目のビット線と平行に延び、
該第２ダミー線は、前記第Ｎ番目のビット線の外側に該第Ｎ番目のビット線と平行に延び、
該第１ダミー線は、前記第２のスイッチ回路を介して前記第２電流源ユニットに接続されており、
該第２ダミー線は、前記第３のスイッチ回路を介して前記第３電流源ユニットに接続されている構成とすることが好ましい。
【００４５】
そして、この場合、第ｎ’番目［ｎ’＝２，３・・・（Ｎ−１）］のビット線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＢＬ−Ｗ又は電流−ＩＢＬ−Ｗを流すとき、第（ｎ’−１）番目のビット線には、前記第２のスイッチ回路を介して前記第２電流源ユニットから電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流し、第（ｎ’＋１）番目のビット線には、前記第３のスイッチ回路を介して前記第３電流源ユニットから電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流し、
第１番目のビット線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＢＬ−Ｗ又は電流−ＩＢＬ−Ｗを流すとき、第１ダミー線には、前記第２のスイッチ回路を介して前記第２電流源ユニットから電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流し、第２番目のビット線には、前記第３のスイッチ回路を介して前記第３電流源ユニットから電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流し、
第Ｎ番目のビット線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＢＬ−Ｗ又は電流−ＩＢＬ−Ｗを流すとき、第（Ｎ−１）番目のビット線には、前記第２のスイッチ回路を介して前記第２電流源ユニットから電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流し、第２ダミー線には、前記第３のスイッチ回路を介して前記第３電流源ユニットから電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流すことが望ましい。
【００４６】
本発明の第１の態様に係る不揮発性磁気メモリ装置にあっては、第１番目のビット線あるいは第Ｎ番目のビット線に電気的に接続されたトンネル磁気抵抗素子に記憶されたデータが破壊されることを防止するための補償磁界が、第２番目のビット線あるいは第（Ｎ−１）番目のビット線を流れる補償電流によって生成されるが、係る補償磁場は、第１番目のビット線あるいは第Ｎ番目のビット線を基準としたとき、非対称となる。
【００４７】
それ故、本発明の第１の態様に係る不揮発性磁気メモリ装置にあっては、補償磁場が第１番目のビット線あるいは第Ｎ番目のビット線を基準としたとき非対称となることを防ぐために、
第１ダミー線、第２ダミー線、第１ダミー線電流源、及び、第２ダミー線電流源を更に備え、
該第１ダミー線は、前記第１番目のビット線の外側に該第１番目のビット線と平行に延び、
該第２ダミー線は、前記第Ｎ番目のビット線の外側に該第Ｎ番目のビット線と平行に延び、
該第１ダミー線には、電流ＩＢＬ−Ｃ及び電流−ＩＢＬ−Ｃを該第１ダミー線に流す該第１ダミー線電流源が接続され、
該第２ダミー線には、電流ＩＢＬ−Ｃ及び電流−ＩＢＬ−Ｃを該第２ダミー線に流す該第２ダミー線電流源が接続されている構成とすることが好ましい。
【００４８】
尚、このような構成の不揮発性磁気メモリ装置を、便宜上、第１Ｃの構成に係る不揮発性磁気メモリ装置と呼ぶ。
【００４９】
この第１Ｃの構成に係る不揮発性磁気メモリ装置にあっては、
前記電流源は、Ｎ個の電流源ユニットから成る代わりに、第１電流源ユニット、第２電流源ユニット、及び、第３電流源ユニットから成り、
電流ＩＢＬ−Ｗ及び電流−ＩＢＬ−Ｗをビット線に流す該第１電流源ユニットは、第１のスイッチ回路を介して前記Ｎ本のビット線に接続されており、
電流ＩＢＬ−Ｃ及び電流−ＩＢＬ−Ｃをビット線に流す該第２電流源ユニットは、第２のスイッチ回路を介して該Ｎ本のビット線に接続されており、
電流ＩＢＬ−Ｃ及び電流−ＩＢＬ−Ｃをビット線に流す該第３電流源ユニットは、第３のスイッチ回路を介して該Ｎ本のビット線に接続されている構成とすることができる。
【００５０】
尚、このような構成の不揮発性磁気メモリ装置を、便宜上、第１Ｄの構成に係る不揮発性磁気メモリ装置と呼ぶ。このような構成にすることで、電流源ユニットの数を減少させることができ、不揮発性磁気メモリ装置の構成の簡素化を図ることができる。
【００５１】
そして、この場合、第ｎ’番目［ｎ’＝２，３・・・（Ｎ−１）］のビット線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＢＬ−Ｗ又は電流−ＩＢＬ−Ｗを流すとき、第（ｎ’−１）番目のビット線には、前記第２のスイッチ回路を介して前記第２電流源ユニットから電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流し、第（ｎ’＋１）番目のビット線には、前記第３のスイッチ回路を介して前記第３電流源ユニットから電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流し、
第１番目のビット線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＢＬ−Ｗ又は電流−ＩＢＬ−Ｗを流すとき、前記第１ダミー線には、前記第１ダミー線電流源から電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流し、第２番目のビット線には、前記第３のスイッチ回路を介して前記第３電流源ユニットから電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流し、
第Ｎ番目のビット線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＢＬ−Ｗ又は電流−ＩＢＬ−Ｗを流すとき、第（Ｎ−１）番目のビット線には、前記第２のスイッチ回路を介して前記第２電流源ユニットから電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流し、前記第２ダミー線には、前記第２ダミー線電流源から電流−ＩＢＬ−Ｃ又は電流ＩＢＬ−Ｃを流すことが望ましい。
【００５２】
上記の目的を達成するための本発明の第２の態様に係る不揮発性磁気メモリ装置（より具体的には、ＴＭＲタイプのＭＲＡＭを具備した不揮発性磁気メモリ装置）は、
（Ａ）第１の方向に延びるＭ本（但し、Ｍ≧２）の書込みワード線、
（Ｂ）第１の方向とは異なる第２の方向に延びるＮ本（但し、Ｎ≧１）のビット線、及び、
（Ｃ）書込みワード線とビット線との重複領域に設けられ、第１の強磁性体層、トンネル絶縁膜、第２の強磁性体層の積層構造を有し、第１の強磁性体層は書込みワード線と電気的に絶縁され、第２の強磁性体層はビット線に電気的に接続されたトンネル磁気抵抗素子、
から成る不揮発性磁気メモリアレイ、並びに、
（Ｄ）電流ＩＲＷＬ−Ｗ及び電流−ＩＲＷＬ−Ｃを書込みワード線に流す電流源、
を備えた不揮発性磁気メモリ装置であって、
電流ＩＲＷＬ−Ｗは、第ｍ番目（但し、ｍ＝１，２・・・，Ｍ）の書込みワード線に対向したトンネル磁気抵抗素子へのデータ書込みのための磁界を生成する電流であり、
電流−ＩＲＷＬ−Ｃは、第ｍ番目の書込みワード線に隣接した隣接書込みワード線に対向したトンネル磁気抵抗素子へのデータ書込み時に隣接書込みワード線に電流ＩＲＷＬ−Ｗが流れる結果生成された磁界によって、第ｍ番目の書込みワード線に対向したトンネル磁気抵抗素子に記憶されたデータが破壊されることを防止するための補償磁界を生成する補償電流であり、
該電流源は、Ｍ個の電流源ユニットから成り、
１つの電流源ユニットは１本の書込みワード線に接続されていることを特徴とする。
【００５３】
本発明の第２の態様に係る不揮発性磁気メモリ装置にあっては、
前記電流源は、Ｍ個の電流源ユニットから成る代わりに、第１電流源ユニット、第２電流源ユニット、及び、第３電流源ユニットから成り、
電流ＩＲＷＬ−Ｗを書込みワード線に流す該第１電流源ユニットは、第１のスイッチ回路を介して前記Ｍ本の書込みワード線に接続されており、
電流−ＩＲＷＬ−Ｃを書込みワード線に流す該第２電流源ユニットは、第２のスイッチ回路を介して該Ｍ本の書込みワード線に接続されており、
電流−ＩＲＷＬ−Ｃを書込みワード線に流す該第３電流源ユニットは、第３のスイッチ回路を介して該Ｍ本の書込みワード線に接続されている構成とすることができる。
【００５４】
尚、このような構成の不揮発性磁気メモリ装置を、便宜上、第２Ａの構成に係る不揮発性磁気メモリ装置と呼ぶが、このような構成にすることで、電流源ユニットの数を減少させることができ、不揮発性磁気メモリ装置の構成の簡素化を図ることができる。
【００５５】
そして、この場合、第ｍ番目の書込みワード線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＲＷＬ−Ｗ又は電流−ＩＲＷＬ−Ｗを流すとき、第（ｍ−１）番目の書込みワード線には、前記第２のスイッチ回路を介して前記第２電流源ユニットから電流−ＩＲＷＬ−Ｃを流し、第（ｍ＋１）番目の書込みワード線には、前記第３のスイッチ回路を介して前記第３電流源ユニットから電流−ＩＲＷＬ−Ｃを流すことが好ましい。
【００５６】
第２Ａの構成に係る不揮発性磁気メモリ装置にあっては、第１番目の書込みワード線あるいは第Ｍ番目の書込みワード線に対向したトンネル磁気抵抗素子に記憶されたデータが破壊されることを防止するための補償磁界が、第２番目の書込みワード線あるいは第（Ｍ−１）番目の書込みワード線を流れる補償電流によって生成されるが、係る補償磁場は、第１番目の書込みワード線あるいは第Ｍ番目の書込みワード線を基準としたとき、非対称となる。
【００５７】
それ故、第１Ａの構成に係る不揮発性磁気メモリ装置にあっては、補償磁場が第１番目の書込みワード線あるいは第Ｍ番目の書込みワード線を基準としたとき非対称となることを防ぐために、
第１ダミー線及び第２ダミー線を更に備え、
該第１ダミー線は、前記第１番目の書込みワード線の外側に該第１番目の書込みワード線と平行に延び、
該第２ダミー線は、前記第Ｍ番目の書込みワード線の外側に該第Ｍ番目の書込みワード線と平行に延び、
該第１ダミー線は、前記第２のスイッチ回路を介して前記第２電流源ユニットに接続されており、
該第２ダミー線は、前記第３のスイッチ回路を介して前記第３電流源ユニットに接続されている構成とすることが好ましい。
【００５８】
そして、この場合、第ｍ’番目［ｍ’＝２，３・・・（Ｍ−１）］の書込みワード線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＲＷＬ−Ｗを流すとき、第（ｍ’−１）番目の書込みワード線には、前記第２のスイッチ回路を介して前記第２電流源ユニットから電流−ＩＲＷＬ−Ｃを流し、第（ｍ’＋１）番目の書込みワード線には、前記第３のスイッチ回路を介して前記第３電流源ユニットから電流−ＩＲＷＬ−Ｃを流し、
第１番目の書込みワード線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＲＷＬ−Ｗを流すとき、第１ダミー線には、前記第２のスイッチ回路を介して前記第２電流源ユニットから電流−ＩＲＷＬ−Ｃを流し、第２番目の書込みワード線には、前記第３のスイッチ回路を介して前記第３電流源ユニットから電流−ＩＲＷＬ−Ｃを流し、
第Ｍ番目の書込みワード線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＲＷＬ−Ｗを流すとき、第（Ｍ−１）番目の書込みワード線には、前記第２のスイッチ回路を介して前記第２電流源ユニットから電流−ＩＲＷＬ−Ｃを流し、第２ダミー線には、前記第３のスイッチ回路を介して前記第３電流源ユニットから電流−ＩＲＷＬ−Ｃを流すことが望ましい。
【００５９】
本発明の第２の態様に係る不揮発性磁気メモリ装置にあっては、第１番目の書込みワード線あるいは第Ｍ番目の書込みワード線に対向したトンネル磁気抵抗素子に記憶されたデータが破壊されることを防止するための補償磁界が、第２番目の書込みワード線あるいは第（Ｍ−１）番目の書込みワード線を流れる補償電流によって生成されるが、係る補償磁場は、第１番目の書込みワード線あるいは第Ｍ番目の書込みワード線を基準としたとき、非対称となる。
【００６０】
それ故、本発明の第２の態様に係る不揮発性磁気メモリ装置にあっては、補償磁場が第１番目の書込みワード線あるいは第Ｍ番目の書込みワード線を基準としたとき非対称となることを防ぐために、
第１ダミー線、第２ダミー線、第１ダミー線電流源、及び、第２ダミー線電流源を更に備え、
該第１ダミー線は、前記第１番目の書込みワード線の外側に該第１番目の書込みワード線と平行に延び、
該第２ダミー線は、前記第Ｍ番目の書込みワード線の外側に該第Ｍ番目の書込みワード線と平行に延び、
該第１ダミー線には、電流−ＩＲＷＬ−Ｃを該第１ダミー線に流す該第１ダミー線電流源が接続され、
該第２ダミー線には、電流−ＩＲＷＬ−Ｃを該第２ダミー線に流す該第２ダミー線電流源が接続されている構成とすることが好ましい。
【００６１】
尚、このような構成の不揮発性磁気メモリ装置を、便宜上、第２Ｃの構成に係る不揮発性磁気メモリ装置と呼ぶ。
【００６２】
この第２Ｃの構成に係る不揮発性磁気メモリ装置にあっては、
前記電流源は、Ｍ個の電流源ユニットから成る代わりに、第１電流源ユニット、第２電流源ユニット、及び、第３電流源ユニットから成り、
電流ＩＲＷＬ−Ｗを書込みワード線に流す該第１電流源ユニットは、第１のスイッチ回路を介して前記Ｍ本の書込みワード線に接続されており、
電流−ＩＲＷＬ−Ｃを書込みワード線に流す該第２電流源ユニットは、第２のスイッチ回路を介して該Ｍ本の書込みワード線に接続されており、
電流−ＩＲＷＬ−Ｃを書込みワード線に流す該第３電流源ユニットは、第３のスイッチ回路を介して該Ｍ本の書込みワード線に接続されている構成とすることができる。
【００６３】
尚、このような構成の不揮発性磁気メモリ装置を、便宜上、第２Ｄの構成に係る不揮発性磁気メモリ装置と呼ぶ。このような構成にすることで、電流源ユニットの数を減少させることができ、不揮発性磁気メモリ装置の構成の簡素化を図ることができる。
【００６４】
そして、この場合、第ｍ’番目［ｍ’＝２，３・・・（Ｍ−１）］の書込みワード線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＲＷＬ−Ｗを流すとき、第（ｍ’−１）番目の書込みワード線には、前記第２のスイッチ回路を介して前記第２電流源ユニットから電流−ＩＲＷＬ−Ｃを流し、第（ｍ’＋１）番目の書込みワード線には、前記第３のスイッチ回路を介して前記第３電流源ユニットから電流−ＩＲＷＬ−Ｃを流し、
第１番目の書込みワード線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＲＷＬ−Ｗを流すとき、前記第１ダミー線には、前記第１ダミー線電流源から電流−ＩＲＷＬ−Ｃを流し、第２番目の書込みワード線には、前記第３のスイッチ回路を介して前記第３電流源ユニットから電流−ＩＲＷＬ−Ｃを流し、第Ｍ番目の書込みワード線に、前記第１のスイッチ回路を介して前記第１電流源ユニットから電流ＩＲＷＬ−Ｗを流すとき、第（Ｍ−１）番目の書込みワード線には、前記第２のスイッチ回路を介して前記第２電流源ユニットから電流−ＩＲＷＬ−Ｃを流し、前記第２ダミー線には、前記第２ダミー線電流源から電流−ＩＲＷＬ−Ｃを流すことが望ましい。
【００６５】
本発明の第１Ａの構成、第１Ｂの構成、第１Ｃの構成、第１Ｄの構成、第２Ａの構成、第２Ｂの構成、第２Ｃの構成、及び、第２Ｄの構成、並びに、これらの構成の好ましい形態を含む本発明の第１の態様若しくは第２の態様に係る不揮発性磁気メモリ装置（以下、これらを総称して、単に、本発明と呼ぶ場合がある）において、電流源ユニットやダミー線電流源、ビット線電流源、書込みワード線電流源は周知の回路構成とすることができるし、スイッチ回路や開閉回路は例えばＭＯＳ型ＦＥＴから構成することができる。
【００６６】
また、Ｎの具体的な値として、８、１６を例示することができ、Ｍの具体的な値として、１６、３２、６４を例示することができる。
【００６７】
本発明において、第１の強磁性体層は、より具体的には、例えば、反強磁性体層と強磁性体層（固着層あるいは磁化固定層とも呼ばれる）との２層構成を有していることが好ましく、これによって、これらの２層の間に働く交換相互作用によって強い一方向の磁気異方性を有することができる。尚、磁化固定層がトンネル絶縁膜と接する。磁化方向が比較的容易に回転する第２の強磁性体層は、自由層あるいは記録層とも呼ばれる。トンネル絶縁膜は、第２の強磁性体層（記録層）と磁化固定層との間の磁気的結合を切ると共に、トンネル電流を流すための役割を担う。
【００６８】
強磁性体層（固着層、磁化固定層）及び第２の強磁性体層（記録層、自由層）は、例えば、遷移金属磁性元素、具体的には、ニッケル（Ｎｉ）、鉄（Ｆｅ）又はコバルト（Ｃｏ）から構成された強磁性体、あるいはこれらの合金（例えば、Ｃｏ−Ｆｅ、Ｃｏ−Ｆｅ−Ｎｉ、Ｎｉ−Ｆｅ等）を主成分とする強磁性体から構成することができる。また、所謂ハーフメタリック強磁性体材料や、ＣｏＦｅ−Ｂといったアモルファス強磁性体材料を用いることもできる。反強磁性体層を構成する材料として、例えば、鉄−マンガン合金、ニッケル−マンガン合金、白金−マンガン合金、イリジウム−マンガン合金、ロジウム−マンガン合金、コバルト酸化物、ニッケル酸化物を挙げることができる。これらの層は、例えば、スパッタリング法、イオンビーム堆積法、真空蒸着法に例示される物理的気相成長法（ＰＶＤ法）にて形成することができる。
【００６９】
トンネル絶縁膜を構成する絶縁材料として、アルミニウム酸化物（ＡｌＯＸ）、アルミニウム窒化物（ＡｌＮ）、マグネシウム酸化物（ＭｇＯ）、マグネシウム窒化物、シリコン酸化物、シリコン窒化物を挙げることができ、更には、Ｇｅ、ＮｉＯ、ＣｄＯＸ、ＨｆＯ２、Ｔａ２Ｏ５、ＢＮ、ＺｎＳを挙げることができる。トンネル絶縁膜は、例えば、スパッタリング法にて形成された金属膜を酸化若しくは窒化することにより得ることができる。より具体的には、トンネル絶縁膜を構成する絶縁材料としてアルミニウム酸化物（ＡｌＯＸ）を用いる場合、例えば、スパッタリング法にて形成されたアルミニウムを大気中で酸化する方法、スパッタリング法にて形成されたアルミニウムをプラズマ酸化する方法、スパッタリング法にて形成されたアルミニウムをＩＰＣプラズマで酸化する方法、スパッタリング法にて形成されたアルミニウムを酸素中で自然酸化する方法、スパッタリング法にて形成されたアルミニウムを酸素ラジカルで酸化する方法、スパッタリング法にて形成されたアルミニウムを酸素中で自然酸化させるときに紫外線を照射する方法、アルミニウムを反応性スパッタリング法にて成膜する方法、酸化アルミニウムをスパッタリング法にて成膜する方法を例示することができる。あるいは又、トンネル絶縁膜をＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって形成することができる。
【００７０】
積層構造のパターニングは、例えば、反応性イオンエッチング（ＲＩＥ）法やイオンミリング法にて行うことができる。また、場合によっては、所謂リフトオフ法にてパターニングを行うこともできる。
【００７１】
書込みワード線やビット線、ダミー線は、例えば、アルミニウム、Ａｌ−Ｃｕ等のアルミニウム系合金、銅（Ｃｕ）から成り、例えば、スパッタリング法に例示されるＰＶＤ法にて形成することができる。
【００７２】
本発明にあっては、限定するものではないが、
（ａ）半導体基板に形成された選択用トランジスタ、
（ｂ）選択用トランジスタを覆う第１の層間絶縁層、
（ｃ）第２の層間絶縁層、並びに、
（ｄ）第３の層間絶縁層、
を更に備え、
書込みワード線は、第１の層間絶縁層上に形成されており、
第２の層間絶縁層は、書込みワード線及び第１の層間絶縁層上を覆い、
第１の強磁性体層は、第２の層間絶縁層上に形成されており、
第３の層間絶縁層は、トンネル磁気抵抗素子及び第２の層間絶縁層を覆い、
第１の強磁性体層の延在部、あるいは、第１の強磁性体層から第２の層間絶縁層上を延びる引き出し電極が、第２の層間絶縁層及び第１の層間絶縁層に設けられた接続孔（あるいは接続孔とランディングパッド）を介して選択用トランジスタに電気的に接続されており、
ビット線が第３の層間絶縁層上に形成されている構成とすることができる。
【００７３】
ここで、接続孔は、不純物がドーピングされたポリシリコンや、タングステン、Ｔｉ、Ｐｔ、Ｐｄ、Ｃｕ、ＴｉＷ、ＴｉＮＷ、ＷＳｉ２、ＭｏＳｉ２等の高融点金属や金属シリサイドから構成することができ、化学的気相成長法（ＣＶＤ法）や、スパッタリング法に例示されるＰＶＤ法に基づき形成することができる。
【００７４】
選択用トランジスタは、例えば、周知のＭＩＳ型ＦＥＴやＭＯＳ型ＦＥＴから構成することができる。
【００７５】
第１の層間絶縁層や第２の層間絶縁層、第３の層間絶縁層を構成する材料として、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、ＳｉＯＮ、ＳＯＧ、ＮＳＧ、ＢＰＳＧ、ＰＳＧ、ＢＳＧあるいはＬＴＯを例示することができる。
【００７６】
本発明の第１の態様に係る不揮発性磁気メモリ装置にあっては、電流ＩＢＬ−Ｗ、電流−ＩＢＬ−Ｗ、電流ＩＢＬ−Ｃ及び電流−ＩＢＬ−Ｃをビット線に流す電流源が備えられているので、また、本発明の第２の態様に係る不揮発性磁気メモリ装置にあっては、電流ＩＲＷＬ−Ｗ及び電流−ＩＲＷＬ−Ｃを書込みワード線に流す電流源が備えられているので、トンネル磁気抵抗素子へのデータ書込みのための磁界を確実に生成することができ、且つ、補償磁界を確実に生成することができる。
【００７７】
【発明の実施の形態】
以下、図面を参照して、発明の実施の形態（以下、実施の形態と略称する）に基づき本発明を説明する。
【００７８】
（実施の形態１）
実施の形態１は、本発明の第１の態様に係る不揮発性磁気メモリ装置に関する。実施の形態１のＴＭＲタイプのトンネル磁気抵抗素子ＴＭＪの模式的な一部断面図を図１に示し、不揮発性磁気メモリ装置の等価回路図を図２に示し、１つのＴＭＲタイプのトンネル磁気抵抗素子ＴＭＪの等価回路図を図３に示す。尚、図２、図６〜図２１においては、選択用トランジスタＴＲの等価回路の図示を省略している。また、１つのＴＭＲタイプのトンネル磁気抵抗素子ＴＭＪの断面構造及び等価回路図は、後述する実施の形態２以降の実施の形態においても同様とすることができる。
【００７９】
実施の形態１における１つのトンネル磁気抵抗素子ＴＭＪは、下から、第１の強磁性体層３１、ＡｌＯＸから成るトンネル絶縁膜３４、Ｎｉ−Ｆｅ合金から成る第２の強磁性体層３５（自由層あるいは記録層とも呼ばれる）の積層構造を有する。第１の強磁性体層３１は、より具体的には、下から、Ｆｅ−Ｍｎ合金から成る反強磁性体層３２、Ｎｉ−Ｆｅ合金から成る磁化固定層３３の２層構成を有する。この磁化固定層３３は、反強磁性体層３２との交換結合によって、磁化の方向がピニング（ｐｉｎｎｉｎｇ）される。外部印加磁場によって、第２の強磁性体層（記録層）３５の磁化の方向は、磁化固定層３３に対して平行又は反平行に変えられる。第１の強磁性体層３１は、第２の層間絶縁層２４を介して、書込みワード線ＲＷＬと電気的に絶縁されている。ここで、書込みワード線ＲＷＬは、第１の方向（図面の紙面垂直方向）に延びている。一方、第２の強磁性体層３５は、銅（Ｃｕ）、タンタル（Ｔａ）、ＴｉＮ等から成るトップコート膜３６を介して、ビット線ＢＬに電気的に接続されている。トップコート膜３６は、ビット線ＢＬを構成する原子と強磁性体層（記録層）３５を構成する原子の相互拡散の防止、接触抵抗の低減、及び、強磁性体層（記録層）３５の酸化防止を担っている。第３の層間絶縁層２６は、トンネル磁気抵抗素子ＴＭＪ及び第２の層間絶縁層２４を覆っている。また、ビット線ＢＬは、第３の層間絶縁層２６上に形成され、第１の方向と異なる（具体的には直交する）第２の方向（図面の左右方向）に延びている。図１中、参照番号３７は反強磁性体層３２の下面に接続された引き出し電極を示す。
【００８０】
ＭＯＳ型ＦＥＴから構成された選択用トランジスタＴＲが、半導体基板１０に形成されている。より具体的には、選択用トランジスタＴＲは、素子分離領域１１に囲まれた活性領域内に形成され、ゲート電極１２、ゲート絶縁膜１３、ソース／ドレイン領域１４Ａ，１４Ｂから構成されている。例えばＳｉＯ２から成る第１の層間絶縁層２１は、選択用トランジスタＴＲを覆っている。タングステンプラグから成る第１の接続孔２２は、第１の層間絶縁層２１に設けられた第１の開口部内に形成されており、選択用トランジスタＴＲの一方のソース／ドレイン領域１４Ｂと接続されている。第１の接続孔２２は、更に、第１の層間絶縁層２１上に形成されたランディングパッド２３と接続されている。Ａｌ−Ｃｕ合金から成る書込みワード線ＲＷＬも第１の層間絶縁層２１上に形成されている。書込みワード線ＲＷＬ及び第１の層間絶縁層２１上には、第２の層間絶縁層２４が形成されている。第２の層間絶縁層２４上に引き出し電極３７が形成されており、引き出し電極３７は、第２の層間絶縁層２４に設けられたタングステンプラグから成る第２の接続孔２５を介して、ランディングパッド２３に接続されている。尚、選択用トランジスタＴＲの他方のソース／ドレイン領域１４Ａは、コンタクトホール１５を介してセンス線１６に接続されている。
【００８１】
場合によっては、選択用トランジスタＴＲは不要である。
【００８２】
図２に示すように、実施の形態１の不揮発性磁気メモリ装置は、
（Ａ）第１の方向に延びるＭ本（但し、Ｍ≧１であり、実施の形態１においてはＭ＝３２）の書込みワード線ＲＷＬｍ（ｍ＝１，２・・・，Ｍ）と、
（Ｂ）第１の方向とは異なる第２の方向に延びるＮ本（但し、Ｎ≧２であり、実施の形態１においてはＮ＝８）のビット線ＢＬｎ（ｎ＝１，２・・・，Ｎ）と、
（Ｃ）書込みワード線ＲＷＬｍとビット線ＢＬｎとの重複領域に設けられた、Ｎ×Ｍ（＝８×３２）個の上述したトンネル磁気抵抗素子ＴＭＪ、
から成る不揮発性磁気メモリアレイ、並びに、
（Ｄ）電流ＩＢＬ−Ｗ、電流−ＩＢＬ−Ｗ、電流ＩＢＬ−Ｃ及び電流−ＩＢＬ−Ｃをビット線に流す電流源、
を備えている。
【００８３】
ここで、電流ＩＢＬ−Ｗ又は電流−ＩＢＬ−Ｗは、第ｎ番目のビット線ＢＬｎに電気的に接続されたＭ個のトンネル磁気抵抗素子（トンネル磁気抵抗素子ＴＭＪ（１，ｎ）〜トンネル磁気抵抗素子ＴＭＪ（Ｍ，ｎ））へのデータ書込みのための磁界を生成する電流（以下、磁界生成電流ＩＢＬ−Ｗ、磁界生成電流−ＩＢＬ−Ｗと呼ぶ場合がある）である。一方、電流ＩＢＬ−Ｃ又は電流−ＩＢＬ−Ｃは、第ｎ番目のビット線ＢＬｎに隣接した隣接ビット線ＢＬ（ｎ−１），ＢＬ（ｎ＋１）（但し、ｎ≠１，Ｎ）に電気的に接続されたトンネル磁気抵抗素子（トンネル磁気抵抗素子ＴＭＪ（１，ｎ−１）〜トンネル磁気抵抗素子ＴＭＪ（Ｍ，ｎ−１），トンネル磁気抵抗素子ＴＭＪ（１，ｎ＋１）〜トンネル磁気抵抗素子ＴＭＪ（Ｍ，ｎ＋１））へのデータ書込み時に隣接ビット線ＢＬ（ｎ−１），ＢＬ（ｎ＋１）に磁界生成電流−ＩＢＬ−Ｗ又は磁界生成電流ＩＢＬ−Ｗが流れる結果生成された磁界によって、第ｎ番目のビット線ＢＬｎに電気的に接続されたトンネル磁気抵抗素子（トンネル磁気抵抗素子ＴＭＪ（１，ｎ）〜トンネル磁気抵抗素子ＴＭＪ（Ｍ，ｎ））に記憶されたデータが破壊されることを防止するための補償磁界を生成する補償電流（以下、補償電流ＩＢＬ−Ｃ、補償電流−ＩＢＬ−Ｃと呼ぶ場合がある）である。即ち、隣接ビット線ＢＬ（ｎ−１），ＢＬ（ｎ＋１）に磁界生成電流ＩＢＬ−Ｗ又は磁界生成電流−ＩＢＬ−Ｗが流れるとき、第ｎ番目のビット線ＢＬｎには補償電流−ＩＢＬ−Ｃ又は補償電流ＩＢＬ−Ｃが流される。
【００８４】
実施の形態１にあっては、電流源は、Ｎ個の電流源ユニットＢＣＳｎから成り、１つの電流源ユニットＢＣＳｎは１本のビット線ＢＬｎに接続されている。
【００８５】
電流源ユニットＢＣＳｎには、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＢＬｎ−ｉ（ここで、ｉ＝１，２，３，４）が備えられており、開閉回路ＳＷＢＬｎ−ｉのオン・オフ動作によって、電流源ユニットＢＣＳｎから、磁界生成電流ＩＢＬ−Ｗ、磁界生成電流−ＩＢＬ−Ｗ、補償電流ＩＢＬ−Ｃ及び補償電流−ＩＢＬ−Ｃの内のいずれか１つの電流をビット線ＢＬｎに流すことができる。尚、図２においては、第４番目のビット線ＢＬ４に接続された電流源ユニットＢＣＳ４を示すが、他の電流源ユニットＢＣＳ１〜電流源ユニットＢＣＳ３、電流源ユニットＢＣＳ５〜電流源ユニットＢＣＳ８も、電流源ユニットＢＣＳ４と同じ構成を有する。
【００８６】
書込みワード線ＲＷＬｍは、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＲＷＬｍを介して、書込みワード線電流源ＲＳｍに接続されている。そして、開閉回路ＳＷＲＷＬｍがオン状態にあるとき、書込みワード線ＲＷＬｍに電流ＩＲＷＬが流れる構成となっている。
【００８７】
この実施の形態１の不揮発性磁気メモリ装置にあっては、トンネル磁気抵抗素子ＴＭＪへのデータ書込み時、開閉回路ＳＷＲＷＬ１をオン状態とし、第１番目の書込みワード線ＲＷＬ１に書込みワード線電流源ＲＳ１から電流ＩＲＷＬを流す。そして、第１番目のビット線ＢＬ１に磁界生成電流（ＩＢＬ−Ｗ又は−ＩＢＬ−Ｗ）を流す。そして、この操作を、第２番目の書込みワード線ＲＷＬ２から第Ｍ番目の書込みワード線ＲＷＬＭまで、順次、繰り返す。更には、これらの操作を、第２番目のビット線ＢＬ２から第Ｎ番目のビット線ＢＬＮまで、順次、繰り返す。尚、トンネル磁気抵抗素子ＴＭＪへのデータ書込みが不要の場合には、ビット線に電流を流さない。トンネル磁気抵抗素子ＴＭＪへのデータ書込みの際、補償電流ＩＢＬ−Ｃ又は補償電流−ＩＢＬ−Ｃもビット線に流す。
【００８８】
以下、第４番目のビット線ＢＬ４に接続された、第２番目の書込みワード線ＲＷＬ２と重複する領域に位置する（第２番目の書込みワード線ＲＷＬ２と対向する）トンネル磁気抵抗素子ＴＭＪ（２，４）にデータを書き込む場合を例にとり、説明する。
【００８９】
データ書込み直前においては、開閉回路ＳＷＲＷＬｍ（ｍ＝１，２・・・，Ｍ）の全てはオフ状態にある。データ書込みの開始にあたっては、開閉回路ＳＷＲＷＬ２をオン状態とし、第２番目の書込みワード線ＲＷＬ２に書込みワード線電流源ＲＳ２から電流ＩＲＷＬを流す。一方、トンネル磁気抵抗素子ＴＭＪ（２，４）にデータ「１」を書き込むか、「０」を書き込むかに依存して、電流源ユニットＢＣＳ４においては、開閉回路ＳＷＢＬｎ−ｉ（ここで、ｎ＝４，ｉ＝１又は２）が選択され、オン状態となる。これによって、第４番目のビット線ＢＬ４には、磁界生成電流ＩＢＬ−Ｗ（データ「１」を書き込む場合）、又は、磁界生成電流−ＩＢＬ−Ｗ（データ「０」を書き込む場合）が流れる。この結果生成される合成磁界によって、トンネル磁気抵抗素子ＴＭＪ（２，４）における第２の強磁性体層（記録層）３５の磁化の方向が変えられ、第２の強磁性体層（記録層）３５に「１」又は「０」を記録することができる。ここで、合成磁界が、図２３に示したアステロイド曲線における領域（ＯＵＴ１）に含まれる値となるように、電流ＩＲＷＬ、磁界生成電流ＩＢＬ−Ｗ，−ＩＢＬ−Ｗの値が予め決定されている。
【００９０】
尚、ビット線を流れる磁界生成電流ＩＢＬ−Ｗ，−ＩＢＬ−Ｗによって記録層３５の磁化容易軸方向の磁界（ＨＥＡ）が形成され、書込みワード線を流れる電流ＩＲＷＬによって記録層３５の磁化困難軸方向の磁界（ＨＨＡ）が形成される構成であってもよいし、ビット線を流れる磁界生成電流ＩＢＬ−Ｗ，−ＩＢＬ−Ｗによって記録層３５の磁化困難軸方向の磁界（ＨＨＡ）が形成され、書込みワード線を流れる電流ＩＲＷＬによって記録層３５の磁化容易軸方向の磁界（ＨＥＡ）が形成される構成であってもよい。後述する実施の形態２〜実施の形態５においても同様である。
【００９１】
一方、トンネル磁気抵抗素子ＴＭＪ（２，４）にデータ「１」を書き込む場合、電流源ユニットＢＣＳ３及び電流源ユニットＢＣＳ５においては、開閉回路ＳＷＢＬｎ−ｉ（ここで、ｎ＝３及び５，ｉ＝４）が選択され、オン状態となる。これによって、第３番目のビット線ＢＬ３及び第５番目のビット線ＢＬ５には、補償電流−ＩＢＬ−Ｃが流れる。また、トンネル磁気抵抗素子ＴＭＪ（２，４）にデータ「０」を書き込む場合、電流源ユニットＢＣＳ３及び電流源ユニットＢＣＳ５においては、開閉回路ＳＷＢＬｎ−ｉ（ここで、ｎ＝３及び５，ｉ＝３）が選択され、オン状態となる。これによって、第３番目のビット線ＢＬ３及び第５番目のビット線ＢＬ５には、補償電流ＩＢＬ−Ｃが流れる。磁界生成電流と補償電流とによって形成される合成磁界によっては、トンネル磁気抵抗素子ＴＭＪ（２，３）及びトンネル磁気抵抗素子ＴＭＪ（２，５）の第２の強磁性体層（記録層）３５の磁化の方向は変化しない。ここで、合成磁界が、図２３に示したアステロイド曲線における領域（ＩＮ）に含まれる値となるように、電流ＩＲＷＬ、磁界生成電流ＩＢＬ−Ｗ，−ＩＢＬ−Ｗ、補償電流ＩＢＬ−Ｃ，−ＩＢＬ−Ｃの値が予め決定されている。
【００９２】
次に、第１番目のビット線ＢＬ１に接続された、第２番目の書込みワード線ＲＷＬ２と重複する領域に位置する（第２番目の書込みワード線ＲＷＬ２と対向する）トンネル磁気抵抗素子ＴＭＪ（２，１）へデータを書き込む場合を例にとり、説明する。
【００９３】
データ書込み直前においては、開閉回路ＳＷＲＷＬｍ（ｍ＝１，２・・・，Ｍ）の全てはオフ状態にある。データ書込みの開始にあたっては、開閉回路ＳＷＲＷＬ２をオン状態とし、第２番目の書込みワード線ＲＷＬ２に書込みワード線電流源ＲＳ２から電流ＩＲＷＬを流す。一方、トンネル磁気抵抗素子ＴＭＪ（２，１）にデータ「１」を書き込むか、「０」を書き込むかに依存して、電流源ユニットＢＣＳ１においては、開閉回路ＳＷＢＬｎ−ｉ（ここで、ｎ＝１，ｉ＝１又は２）が選択され、オン状態となる。これによって、第１番目のビット線ＢＬ１には、磁界生成電流ＩＢＬ−Ｗ（データ「１」を書き込む場合）、又は、磁界生成電流−ＩＢＬ−Ｗ（データ「０」を書き込む場合）が流れる。この結果生成される合成磁界によって、トンネル磁気抵抗素子ＴＭＪ（２，１）における第２の強磁性体層（記録層）３５の磁化の方向が変えられ、第２の強磁性体層（記録層）３５に「１」又は「０」を記録することができる。
【００９４】
一方、トンネル磁気抵抗素子ＴＭＪ（２，１）にデータ「１」を書き込む場合、電流源ユニットＢＣＳ２においては、開閉回路ＳＷＢＬｎ−ｉ（ここで、ｎ＝２，ｉ＝４）が選択され、オン状態となる。これによって、第２番目のビット線ＢＬ２には、補償電流−ＩＢＬ−Ｃが流れる。また、トンネル磁気抵抗素子ＴＭＪ（２，１）にデータ「０」を書き込む場合、電流源ユニットＢＣＳ２においては、開閉回路ＳＷＢＬｎ−ｉ（ここで、ｎ＝２，ｉ＝３）が選択され、オン状態となる。これによって、第２番目のビット線ＢＬ２には、補償電流ＩＢＬ−Ｃが流れる。磁界生成電流と補償電流とによって形成される合成磁界によっては、トンネル磁気抵抗素子ＴＭＪ（２，２）の第２の強磁性体層（記録層）３５の磁化の方向は変化しない。
【００９５】
一般に、第ｑ番目のビット線ＢＬｑ［但し、ｑ＝２，３・・・（Ｎ−１）］に接続された、第ｍ番目の書込みワード線ＲＷＬｍと重複する領域に位置する（第ｍ番目の書込みワード線ＲＷＬｍと対向する）トンネル磁気抵抗素子ＴＭＪ（ｍ，ｑ）へデータを書き込む場合には、以下の動作を実行する。
【００９６】
データ書込み直前においては、開閉回路ＳＷＲＷＬｍ（ｍ＝１，２・・・，Ｍ）の全てはオフ状態にある。データ書込みの開始にあたっては、開閉回路ＳＷＲＷＬｍをオン状態とし、第ｍ番目の書込みワード線ＲＷＬｍに書込みワード線電流源ＲＳｍから電流ＩＲＷＬを流す。一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｑ）にデータ「１」を書き込むか、「０」を書き込むかに依存して、電流源ユニットＢＣＳｑにおいては、開閉回路ＳＷＢＬｑ−ｉ（ここで、ｉ＝１又は２）が選択され、オン状態となる。これによって、第ｑ番目のビット線ＢＬｑには、磁界生成電流ＩＢＬ−Ｗ（データ「１」を書き込む場合）、又は、磁界生成電流−ＩＢＬ−Ｗ（データ「０」を書き込む場合）が流れる。
【００９７】
一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｑ）にデータ「１」を書き込む場合、電流源ユニットＢＣＳｑ−１及び電流源ユニットＢＣＳｑ＋１においては、開閉回路ＳＷＢＬｑ’−ｉ［ここで、ｑ’＝（ｑ−１）及び（ｑ＋１），ｉ＝４］が選択され、オン状態となる。これによって、第（ｑ−１）番目のビット線ＢＬｑ−１及び第（ｑ＋１）番目のビット線ＢＬｑ＋１には、補償電流−ＩＢＬ−Ｃが流れる。また、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｑ）にデータ「０」を書き込む場合、電流源ユニットＢＣＳｑ−１及び電流源ユニットＢＣＳｑ＋１においては、開閉回路ＳＷＢＬｑ’−ｉ［ここで、ｑ’＝（ｑ−１）及び（ｑ＋１），ｉ＝３］が選択され、オン状態となる。これによって、第（ｑ−１）番目のビット線ＢＬｑ−１及び第（ｑ＋１）目のビット線ＢＬｑ＋１には、補償電流ＩＢＬ−Ｃが流れる。
【００９８】
第Ｑ番目のビット線ＢＬＱ（但し、Ｑ＝１又はＮ）に接続された、第ｍ番目の書込みワード線ＲＷＬｍと重複する領域に位置する（第ｍ番目の書込みワード線ＲＷＬｍと対向する）トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）へデータを書き込む場合には、以下の動作を実行する。
【００９９】
データ書込み直前においては、開閉回路ＳＷＲＷＬｍ（ｍ＝１，２・・・，Ｍ）の全てはオフ状態にある。データ書込みの開始にあたっては、開閉回路ＳＷＲＷＬｍをオン状態とし、第ｍ番目の書込みワード線ＲＷＬｍに書込みワード線電流源ＲＳｍから電流ＩＲＷＬを流す。一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）にデータ「１」を書き込むか、「０」を書き込むかに依存して、電流源ユニットＢＣＳＱにおいては、開閉回路ＳＷＢＬＱ−ｉ（ここで、ｉ＝１又は２）が選択され、オン状態となる。これによって、第Ｑ番目のビット線ＢＬＱには、磁界生成電流ＩＢＬ−Ｗ（データ「１」を書き込む場合）、又は、磁界生成電流−ＩＢＬ−Ｗ（データ「０」を書き込む場合）が流れる。
【０１００】
一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）にデータ「１」を書き込む場合、電流源ユニットＢＣＳ２又は電流源ユニットＢＣＳＮ−１においては、開閉回路ＳＷＢＬＱ’−ｉ［ここで、Ｑ’＝２又は（Ｎ−１），ｉ＝４］が選択され、オン状態となる。これによって、第２番目のビット線ＢＬ２又は第（Ｎ−１）番目のビット線ＢＬＮ−１には、補償電流−ＩＢＬ−Ｃが流れる。また、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）にデータ「０」を書き込む場合、電流源ユニットＢＣＳ２又は電流源ユニットＢＣＳＮ−１においては、開閉回路ＳＷＢＬＱ’−ｉ［ここで、Ｑ’＝２又は（Ｎ−１），ｉ＝３］が選択され、オン状態となる。これによって、第２番目のビット線ＢＬ２又は第（Ｎ−１）番目のビット線ＢＬＮ−１には、補償電流ＩＢＬ−Ｃが流れる。
【０１０１】
実施の形態１の不揮発性磁気メモリ装置においては、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）にデータを書き込む場合、電流源ユニットＢＣＳｎから磁界生成電流ＩＢＬ−Ｗ又は−ＩＢＬ−Ｗがビット線ＢＬｎに流され、電流源ユニットＢＣＳｎ−１及びＢＣＳｎ＋１から補償電流−ＩＢＬ−Ｃ又はＩＢＬ−Ｃがビット線ＢＬｎ−１及びＢＬｎ＋１に流される結果、ビット線ＢＬｎ−１及びＢＬｎ＋１に電気的に接続されたトンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ−１）及びＴＭＪ（ｍ，ｎ＋１）に記憶されたデータが破壊されることを確実に防止することができる。
【０１０２】
図２４に示したモデルに基づいて、隣接するビット線に逆方向の電流を流した場合に、磁界分布がどのように変化するかを式（１−１）に基づき計算した結果を、図４及び図５に示す。尚、図４は、ｋ＝ｈ／ｄ＝０．５の場合の計算結果であり、図５は、ｋ＝ｈ／ｄ＝１．０の場合の計算結果である。
【０１０３】
図４から、ｋ＝ｈ／ｄ＝０．５の場合、補償電流−ＩＢＬ−Ｃの大きさを、正規化した電流値［式（３）参照］の約０．１８倍とすれば、隣接するトンネル磁気抵抗素子における磁界の強さＨＸは殆どゼロとなることが判る。尚、磁界生成電流ＩＢＬ−Ｗを正規化した電流値とした場合であっても、ｘ＝０における磁界の大きさはほぼ１である。従って、磁界生成電流ＩＢＬ−Ｗ，−ＩＢＬ−Ｗの値を大きくし、生成する磁界の大きさを大きくしても、隣接するトンネル磁気抵抗素子における記憶データの破壊は発生しないので、図２３に示したアステロイド曲線に当てはめると、動作領域［領域（ＯＵＴ１）］が大幅に増えることになる。
【０１０４】
一方、図５から、ｋ＝ｈ／ｄ＝１．０の場合、補償電流−ＩＢＬ−Ｃの大きさを、正規化した電流値［式（３）参照］の約０．３８倍とすれば、隣接するトンネル磁気抵抗素子における磁界の強さＨＸは殆どゼロとなることが判る。但し、磁界生成電流ＩＢＬ−Ｗを正規化した電流値とした場合、ｘ＝０における磁界の大きさはほぼ０．６となる。即ち、補償電流−ＩＢＬ−Ｃによって生成した補償磁界の影響を受けて、磁界生成電流ＩＢＬ−Ｗによって生成した磁界は減少している。従って、ＩＢＬ−Ｃ／ＩＢＬ−Ｗの割合を保持したまま、磁界生成電流ＩＢＬ−Ｗを大きくする必要があるものの、今までは不可能であったようなアスペクト比ｋ＝ｈ／ｄでも所望のトンネル磁気抵抗素子のみに安定してデータを書込むことが可能になる。尚、後述する実施の形態２〜実施の形態５にあっても、ＩＢＬ−Ｃ／ＩＢＬ−Ｗの割合を保持したまま、磁界生成電流ＩＢＬ−Ｗを大きくする必要があるし、後述する実施の形態６〜実施の形態１０にあっても、ＩＲＷＬ−Ｃ／ＩＲＷＬ−Ｗの割合を保持したまま、磁界生成電流ＩＲＷＬ−Ｗを大きくする必要がある。
【０１０５】
おおまかな目安として、アスペクト比ｋ＝ｈ／ｄがｋ＜０．２５である場合には、０＜ＩＢＬ−Ｃ／ＩＢＬ−Ｗ＜０．１を満足することが好ましく、０．２５≦ｋ＜０．７５である場合には、０．１≦ＩＢＬ−Ｃ／ＩＢＬ−Ｗ＜０．３を満足することが好ましく、０．７５≦ｋ≦１．２５である場合には、０．３≦ＩＢＬ−Ｃ／ＩＢＬ−Ｗ≦０．５を満足することが好ましいが、これらの値、範囲に限定するものではない。
【０１０６】
（実施の形態２）
実施の形態２は、実施の形態１の変形であり、本発明の第１Ａの構成に関する。実施の形態２の不揮発性磁気メモリ装置の等価回路図を図６、実施の形態２の不揮発性磁気メモリ装置における第１電流源ユニット４０及び第１のスイッチ回路４１の等価回路図を図７に示し、第２電流源ユニット４２及び第２のスイッチ回路４３の等価回路図を図８に示し、第３電流源ユニット４４及び第３のスイッチ回路４５の等価回路図を図９に示す。
【０１０７】
実施の形態２にあっては、電流源は、Ｎ個の電流源ユニットから成る代わりに、第１電流源ユニット４０、第２電流源ユニット４２、及び、第３電流源ユニット４４から成る。そして、磁界生成電流ＩＢＬ−Ｗ及び磁界生成電流−ＩＢＬ−Ｗをビット線ＢＬｎに流す第１電流源ユニット４０は、第１のスイッチ回路４１（ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＭＢＬ−１〜ＳＷＭＢＬ−８から構成されている）を介してＮ本のビット線ＢＬｎに接続されている。また、補償電流ＩＢＬ−Ｃ及び補償電流−ＩＢＬ−Ｃをビット線ＢＬｎに流す第２電流源ユニット４２は、第２のスイッチ回路４３（ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＣＢＬ−Ａ１〜ＳＷＣＢＬ−Ａ８から構成されている）を介してＮ本のビット線ＢＬｎに接続されている。更には、補償電流ＩＢＬ−Ｃ及び補償電流−ＩＢＬ−Ｃをビット線ＢＬｎに流す第３電流源ユニット４４は、第３のスイッチ回路４５（ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＣＢＬ−Ｂ１〜ＳＷＣＢＬ−Ｂ８から構成されている）を介してＮ本のビット線ＢＬｎに接続されている。これらの点を除き、実施の形態２の不揮発性磁気メモリ装置の構成、構造は、実施の形態１の不揮発性磁気メモリ装置の構成、構造と同様とすることができるので、詳細な説明は省略する。実施の形態２にあっては、このような構成にすることで、電流源ユニットの数を減少させることができ、不揮発性磁気メモリ装置の構成の簡素化を図ることができる。
【０１０８】
第ｑ番目のビット線ＢＬｑ［但し、ｑ＝２，３・・・（Ｎ−１）］に接続された、第ｍ番目の書込みワード線ＲＷＬｍと重複する領域に位置する（第ｍ番目の書込みワード線ＲＷＬｍと対向する）トンネル磁気抵抗素子ＴＭＪ（ｍ，ｑ）へデータを書き込む場合には、以下の動作を実行する。
【０１０９】
データ書込み直前においては、開閉回路ＳＷＲＷＬｍ（ｍ＝１，２・・・，Ｍ）の全てはオフ状態にある。データ書込みの開始にあたっては、開閉回路ＳＷＲＷＬｍをオン状態とし、第ｍ番目の書込みワード線ＲＷＬｍに書込みワード線電流源ＲＳｍから電流ＩＲＷＬを流す。一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｑ）にデータ「１」を書き込むか、「０」を書き込むかに依存して、第１電流源ユニット４０においては、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＭ−ｉ（ここで、ｉ＝１又は２）が選択され、オン状態となる。更には、第１のスイッチ回路４１を構成する開閉回路ＳＷＭＢＬ−ｑが選択され、オン状態となる。これによって、第ｑ番目のビット線ＢＬｑには、磁界生成電流ＩＢＬ−Ｗ（データ「１」を書き込む場合）、又は、磁界生成電流−ＩＢＬ−Ｗ（データ「０」を書き込む場合）が流れる。この結果生成される合成磁界によって、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｑ）における第２の強磁性体層（記録層）３５の磁化の方向が変えられ、第２の強磁性体層（記録層）３５に「１」又は「０」を記録することができる。ここで、合成磁界が、図２３に示したアステロイド曲線における領域（ＯＵＴ１）に含まれる値となるように、電流ＩＲＷＬ、磁界生成電流ＩＢＬ−Ｗ，−ＩＢＬ−Ｗの値が予め決定されている。
【０１１０】
一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｑ）にデータ「１」を書き込む場合、第２電流源ユニット４２においては、開閉回路ＳＷＣ−Ａｉ（ここで、ｉ＝２）が選択され、オン状態となる。更には、第２のスイッチ回路４３を構成する開閉回路ＳＷＣＢＬ−Ａｑ’［ここで、ｑ’＝（ｑ−１）］が選択され、オン状態となる。これによって、第ｑ’番目のビット線ＢＬｑ’［即ち、第（ｑ−１）番目のビット線ＢＬｑ−１］には、補償電流−ＩＢＬ−Ｃが流れる。更には、第３電流源ユニット４４においては、開閉回路ＳＷＣ−Ｂｉ（ここで、ｉ＝２）が選択され、オン状態となる。更には、第３のスイッチ回路４５を構成する開閉回路ＳＷＣＢＬ−Ｂｑ”［ここで、ｑ”＝（ｑ＋１）］が選択され、オン状態となる。これによって、第ｑ”番目のビット線ＢＬｑ”［即ち、第（ｑ＋１）番目のビット線ＢＬｑ＋１］には、補償電流−ＩＢＬ−Ｃが流れる。
【０１１１】
また、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｑ）にデータ「０」を書き込む場合、第２電流源ユニット４２においては、開閉回路ＳＷＣ−Ａｉ（ここで、ｉ＝１）が選択され、オン状態となる。更には、第２のスイッチ回路４３を構成する開閉回路ＳＷＣＢＬ−Ａｑ’が選択され、オン状態となる。これによって、第ｑ’番目のビット線ＢＬｑ’［即ち、第（ｑ−１）番目のビット線ＢＬｑ−１］には、補償電流ＩＢＬ−Ｃが流れる。更には、第３電流源ユニット４４においては、開閉回路ＳＷＣ−Ｂｉ（ここで、ｉ＝１）が選択され、オン状態となる。更には、第３のスイッチ回路４５を構成する開閉回路ＳＷＣＢＬ−Ｂｑ”が選択され、オン状態となる。これによって、第ｑ”番目のビット線ＢＬｑ”［即ち、及び第（ｑ＋１）番目のビット線ＢＬｑ＋１］には、補償電流ＩＢＬ−Ｃが流れる。
【０１１２】
磁界生成電流と補償電流とによって形成される合成磁界によっては、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｑ’），ＴＭＪ（ｍ，ｑ”）の第２の強磁性体層（記録層）３５の磁化の方向は変化しない。ここで、合成磁界が、図２３に示したアステロイド曲線における領域（ＩＮ）に含まれる値となるように、電流ＩＲＷＬ、磁界生成電流ＩＢＬ−Ｗ，−ＩＢＬ−Ｗ、補償電流ＩＢＬ−Ｃ，−ＩＢＬ−Ｃの値が予め決定されている。
【０１１３】
第１番目のビット線ＢＬ１に接続された、第ｍ番目の書込みワード線ＲＷＬｍと重複する領域に位置する（第ｍ番目の書込みワード線ＲＷＬｍと対向する）トンネル磁気抵抗素子ＴＭＪ（ｍ，１）へデータを書き込む場合には、以下の動作を実行する。
【０１１４】
データ書込み直前においては、開閉回路ＳＷＲＷＬｍ（ｍ＝１，２・・・，Ｍ）の全てはオフ状態にある。データ書込みの開始にあたっては、開閉回路ＳＷＲＷＬｍをオン状態とし、第ｍ番目の書込みワード線ＲＷＬｍに書込みワード線電流源ＲＳｍから電流ＩＲＷＬを流す。一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，１）にデータ「１」を書き込むか、「０」を書き込むかに依存して、第１電流源ユニット４０においては、開閉回路ＳＷＭ−ｉ（ここで、ｉ＝１又は２）が選択され、オン状態となる。更には、第１のスイッチ回路４１を構成する開閉回路ＳＷＭＢＬ−１が選択され、オン状態となる。これによって、第１番目のビット線ＢＬ１には、磁界生成電流ＩＢＬ−Ｗ（データ「１」を書き込む場合）、又は、磁界生成電流−ＩＢＬ−Ｗ（データ「０」を書き込む場合）が流れる。
【０１１５】
一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，１）にデータ「１」を書き込む場合、第３電流源ユニット４４においては、開閉回路ＳＷＣ−Ｂｉ（ここで、ｉ＝２）が選択され、オン状態となる。更には、第３のスイッチ回路４５を構成する開閉回路ＳＷＣＢＬ−Ｂ２が選択され、オン状態となる。これによって、第２番目のビット線ＢＬ２には、補償電流−ＩＢＬ−Ｃが流れる。また、トンネル磁気抵抗素子ＴＭＪ（ｍ，１）にデータ「０」を書き込む場合、第３電流源ユニット４４においては、開閉回路ＳＷＣ−Ｂｉ（ここで、ｉ＝１）が選択され、オン状態となる。更には、第３のスイッチ回路４５を構成する開閉回路ＳＷＣＢＬ−Ｂ２が選択され、オン状態となる。これによって、第２番目のビット線ＢＬ２には、補償電流ＩＢＬ−Ｃが流れる。
【０１１６】
第Ｎ番目のビット線ＢＬＮに接続された、第ｍ番目の書込みワード線ＲＷＬｍと重複する領域に位置する（第ｍ番目の書込みワード線ＲＷＬｍと対向する）トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｎ）へデータを書き込む場合には、以下の動作を実行する。
【０１１７】
データ書込み直前においては、開閉回路ＳＷＲＷＬｍ（ｍ＝１，２・・・，Ｍ）の全てはオフ状態にある。データ書込みの開始にあたっては、開閉回路ＳＷＲＷＬｍをオン状態とし、第ｍ番目の書込みワード線ＲＷＬｍに書込みワード線電流源ＲＳｍから電流ＩＲＷＬを流す。一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｎ）にデータ「１」を書き込むか、「０」を書き込むかに依存して、第１電流源ユニット４０においては、開閉回路ＳＷＭ−ｉ（ここで、ｉ＝１又は２）が選択され、オン状態となる。更には、第１のスイッチ回路４１を構成する開閉回路ＳＷＭＢＬ−Ｎが選択され、オン状態となる。これによって、第Ｎ番目のビット線ＢＬＮには、磁界生成電流ＩＢＬ−Ｗ（データ「１」を書き込む場合）、又は、磁界生成電流−ＩＢＬ−Ｗ（データ「０」を書き込む場合）が流れる。
【０１１８】
一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｎ）にデータ「１」を書き込む場合、第２電流源ユニット４２においては、開閉回路ＳＷＣ−Ａｉ（ここで、ｉ＝２）が選択され、オン状態となる。更には、第２のスイッチ回路４３を構成する開閉回路ＳＷＣＢＬ−ＡＱ’［ここで、Ｑ’＝（Ｎ−１）］が選択され、オン状態となる。これによって、第（Ｎ−１）［＝Ｑ’］番目のビット線ＢＬＮ−１には、補償電流−ＩＢＬ−Ｃが流れる。また、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｎ）にデータ「０」を書き込む場合、第２電流源ユニット４２においては、開閉回路ＳＷＣ−Ａｉ（ここで、ｉ＝１）が選択され、オン状態となる。更には、第２のスイッチ回路４３を構成する開閉回路ＳＷＣＢＬ−ＡＱ’［ここで、Ｑ’＝（Ｎ−１）］が選択され、オン状態となる。これによって、第（Ｎ−１）［＝Ｑ’］番目のビット線ＢＬＮ−１には、補償電流ＩＢＬ−Ｃが流れる。
【０１１９】
実施の形態２の不揮発性磁気メモリ装置においても、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）にデータを書き込む場合、第１電流源ユニット４０から磁界生成電流ＩＢＬ−Ｗ又は−ＩＢＬ−Ｗがビット線ＢＬｎに流され、第２電流源ユニット４２及び第３電流源ユニット４４から補償電流−ＩＢＬ−Ｃ又はＩＢＬ−Ｃがビット線ＢＬｎ−１及びＢＬｎ＋１に流される結果、ビット線ＢＬｎ−１及びＢＬｎ＋１に電気的に接続されたトンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ−１）、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ＋１）に記憶されたデータが破壊されることを確実に防止することができる。
【０１２０】
（実施の形態３）
実施の形態３は、実施の形態２の変形であり、本発明の第１Ｂの構成に関する。実施の形態３の不揮発性磁気メモリ装置の等価回路図を図１０に示し、実施の形態３の不揮発性磁気メモリ装置における第２電流源ユニット４２及び第２のスイッチ回路４３の等価回路図を図１１に示し、第３電流源ユニット４４及び第３のスイッチ回路４５の等価回路図を図１２に示す。
【０１２１】
実施の形態２にて説明した不揮発性磁気メモリ装置にあっては、第１番目のビット線ＢＬ１あるいは第Ｎ番目のビット線ＢＬＮに電気的に接続されたトンネル磁気抵抗素子に記憶されたデータが破壊されることを防止するための補償磁界が、第２番目のビット線ＢＬ２あるいは第（Ｎ−１）番目のビット線ＢＬ（Ｎ−１）を流れる補償電流によって生成されるが、係る補償磁場は、第１番目のビット線ＢＬ１あるいは第Ｎ番目のビット線ＢＬＮを基準としたとき、非対称となる。
【０１２２】
それ故、実施の形態３の不揮発性磁気メモリ装置にあっては、第１ダミー線ＤＬ１及び第２ダミー線ＤＬ２が更に備えられている。そして、第１ダミー線ＤＬ１は、第１番目のビット線ＢＬ１の外側に第１番目のビット線ＢＬ１と平行に延びており、第２ダミー線ＤＬ２は、第Ｎ番目のビット線ＢＬＮの外側に第Ｎ番目のビット線ＢＬＮと平行に延びている。更には、第１ダミー線ＤＬ１は、第２のスイッチ回路４３を介して第２電流源ユニット４２に接続されており、第２ダミー線ＤＬ２は、第３のスイッチ回路４５を介して第３電流源ユニット４４に接続されている。
【０１２３】
実施の形態３の不揮発性磁気メモリ装置において、第ｑ番目のビット線ＢＬｑ［但し、ｑ＝２，３・・・（Ｎ−１）］に接続された、第ｍ番目の書込みワード線ＲＷＬｍと重複する領域に位置する（第ｍ番目の書込みワード線ＲＷＬｍと対向する）トンネル磁気抵抗素子ＴＭＪ（ｍ，ｑ）へデータを書き込む場合の動作は、実施の形態２と同様とすることができるので、詳細な説明は省略する。
【０１２４】
第１番目のビット線ＢＬ１に接続された、第ｍ番目の書込みワード線ＲＷＬｍと重複する領域に位置する（第ｍ番目の書込みワード線ＲＷＬｍと対向する）トンネル磁気抵抗素子ＴＭＪ（ｍ，１）へデータを書き込む場合には、以下の動作を実行する。
【０１２５】
データ書込み直前においては、開閉回路ＳＷＲＷＬｍ（ｍ＝１，２・・・，Ｍ）の全てはオフ状態にある。データ書込みの開始にあたっては、開閉回路ＳＷＲＷＬｍをオン状態とし、第ｍ番目の書込みワード線ＲＷＬｍに書込みワード線電流源ＲＳｍから電流ＩＲＷＬを流す。一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，１）にデータ「１」を書き込むか、「０」を書き込むかに依存して、第１電流源ユニット４０においては、開閉回路ＳＷＭ−ｉ（ここで、ｉ＝１又は２）が選択され、オン状態となる。更には、第１のスイッチ回路４１を構成する開閉回路ＳＷＭＢＬ−１が選択され、オン状態となる。これによって、第１番目のビット線ＢＬ１には、磁界生成電流ＩＢＬ−Ｗ（データ「１」を書き込む場合）、又は、磁界生成電流−ＩＢＬ−Ｗ（データ「０」を書き込む場合）が流れる。
【０１２６】
一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，１）にデータ「１」を書き込む場合、第３電流源ユニット４４においては、開閉回路ＳＷＣ−Ｂｉ（ここで、ｉ＝２）が選択され、オン状態となる。更には、第３のスイッチ回路４５を構成する開閉回路ＳＷＣＢＬ−Ｂ２が選択され、オン状態となる。また、第２電流源ユニット４２においては、開閉回路ＳＷＣ−Ａｉ（ここで、ｉ＝２）が選択され、オン状態となる。更には、第２のスイッチ回路４３を構成する開閉回路ＳＷＣＢＬ−ＡＤが選択され、オン状態となる。これによって、第２番目のビット線ＢＬ２及び第１ダミー線ＤＬ１には、補償電流−ＩＢＬ−Ｃが流れる。また、トンネル磁気抵抗素子ＴＭＪ（ｍ，１）にデータ「０」を書き込む場合、第３電流源ユニット４４においては、開閉回路ＳＷＣ−Ｂｉ（ここで、ｉ＝１）が選択され、オン状態となる。更には、第３のスイッチ回路４５を構成する開閉回路ＳＷＣＢＬ−Ｂ２が選択され、オン状態となる。また、第２電流源ユニット４２においては、開閉回路ＳＷＣ−Ａｉ（ここで、ｉ＝１）が選択され、オン状態となる。更には、第２のスイッチ回路４３を構成する開閉回路ＳＷＣＢＬ−ＡＤが選択され、オン状態となる。これによって、第２番目のビット線ＢＬ２及び第１ダミー線ＤＬ１には、補償電流ＩＢＬ−Ｃが流れる。
【０１２７】
第Ｎ番目のビット線ＢＬＮに接続された、第ｍ番目の書込みワード線ＲＷＬｍと重複する領域に位置する（第ｍ番目の書込みワード線ＲＷＬｍと対向する）トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｎ）へデータを書き込む場合には、以下の動作を実行する。
【０１２８】
データ書込み直前においては、開閉回路ＳＷＲＷＬｍ（ｍ＝１，２・・・，Ｍ）の全てはオフ状態にある。データ書込みの開始にあたっては、開閉回路ＳＷＲＷＬｍをオン状態とし、第ｍ番目の書込みワード線ＲＷＬｍに書込みワード線電流源ＲＳｍから電流ＩＲＷＬを流す。一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｎ）にデータ「１」を書き込むか、「０」を書き込むかに依存して、第１電流源ユニット４０においては、開閉回路ＳＷＭ−ｉ（ここで、ｉ＝１又は２）が選択され、オン状態となる。更には、第１のスイッチ回路４１を構成する開閉回路ＳＷＭＢＬ−Ｎが選択され、オン状態となる。これによって、第Ｎ番目のビット線ＢＬＮには、磁界生成電流ＩＢＬ−Ｗ（データ「１」を書き込む場合）、又は、磁界生成電流−ＩＢＬ−Ｗ（データ「０」を書き込む場合）が流れる。
【０１２９】
一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｎ）にデータ「１」を書き込む場合、第２電流源ユニット４２においては、開閉回路ＳＷＣ−Ａｉ（ここで、ｉ＝２）が選択され、オン状態となる。更には、第２のスイッチ回路４３を構成する開閉回路ＳＷＣＢＬ−ＡＱ’［ここで、Ｑ’＝（Ｎ−１）］が選択され、オン状態となる。また、第３電流源ユニット４４においては、開閉回路ＳＷＣ−Ｂｉ（ここで、ｉ＝２）が選択され、オン状態となる。更には、第３のスイッチ回路４５を構成する開閉回路ＳＷＣＢＬ−ＢＤが選択され、オン状態となる。これによって、第（Ｎ−１）［＝Ｑ’］番目のビット線ＢＬＮ−１及び第２ダミー線ＤＬ２には、補償電流−ＩＢＬ−Ｃが流れる。また、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｎ）にデータ「０」を書き込む場合、第２電流源ユニット４２においては、開閉回路ＳＷＣ−Ａｉ（ここで、ｉ＝１）が選択され、オン状態となる。更には、第２のスイッチ回路４３を構成する開閉回路ＳＷＣＢＬ−ＡＱ’［ここで、Ｑ’＝（Ｎ−１）］が選択され、オン状態となる。また、第３電流源ユニット４４においては、開閉回路ＳＷＣ−Ｂｉ（ここで、ｉ＝１）が選択され、オン状態となる。更には、第３のスイッチ回路４５を構成する開閉回路ＳＷＣＢＬ−ＢＤが選択され、オン状態となる。これによって、第（Ｎ−１）［＝Ｑ’］番目のビット線ＢＬＮ−１及び第２ダミー線ＤＬ２には、補償電流ＩＢＬ−Ｃが流れる。
【０１３０】
実施の形態３の不揮発性磁気メモリ装置においても、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）にデータを書き込む場合、第１電流源ユニット４０から磁界生成電流ＩＢＬ−Ｗ又は−ＩＢＬ−Ｗがビット線ＢＬｎに流され、第２電流源ユニット４２及び第３電流源ユニット４４から補償電流−ＩＢＬ−Ｃ又はＩＢＬ−Ｃがビット線ＢＬｎ−１、ＢＬｎ＋１や第１ダミー線ＤＬ１、第２ダミー線ＤＬ２に流される結果、ビット線ＢＬｎ−１及びＢＬｎ＋１に電気的に接続されたトンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ−１）、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ＋１）に記憶されたデータが破壊されることを確実に防止することができる。しかも、補償磁場が、第１番目のビット線ＢＬ１あるいは第Ｎ番目のビット線ＢＬＮを基準としたとき、対称となるので、不揮発性磁気メモリ装置へのデータ書込み動作が一層安定する。
【０１３１】
（実施の形態４）
実施の形態４も、実施の形態１の変形であり、本発明の第１Ｃの構成に関する。実施の形態４の不揮発性磁気メモリ装置の等価回路図を図１３に示す。
【０１３２】
実施の形態１にて説明した不揮発性磁気メモリ装置にあっては、第１番目のビット線ＢＬ１あるいは第Ｎ番目のビット線ＢＬＮに電気的に接続されたトンネル磁気抵抗素子に記憶されたデータが破壊されることを防止するための補償磁界が、第２番目のビット線ＢＬ２あるいは第（Ｎ−１）番目のビット線ＢＬ（Ｎ−１）を流れる補償電流によって生成されるが、係る補償磁場は、第１番目のビット線ＢＬ１あるいは第Ｎ番目のビット線ＢＬＮを基準としたとき、非対称となる。
【０１３３】
それ故、実施の形態４の不揮発性磁気メモリ装置にあっては、第１ダミー線ＤＬ１、第２ダミー線ＤＬ２、第１ダミー線電流源ＤＬＣＳ１、及び、第２ダミー線電流源ＤＬＣＳ２が更に備えられている。
【０１３４】
そして、第１ダミー線ＤＬ１は、第１番目のビット線ＢＬ１の外側に第１番目のビット線ＢＬ１と平行に延びており、第２ダミー線ＤＬ２は、第Ｎ番目のビット線ＢＬＮの外側に第Ｎ番目のビット線ＢＬＮと平行に延びている。更には、第１ダミー線ＤＬ１には、電流ＩＢＬ−Ｃ及び電流−ＩＢＬ−Ｃを第１ダミー線ＢＬ１に流す第１ダミー線電流源ＤＬＣＳ１が接続され、第２ダミー線ＤＬ２には、電流ＩＢＬ−Ｃ及び電流−ＩＢＬ−Ｃを第２ダミー線ＤＬ２に流す第２ダミー線電流源ＤＬＣＳ２が接続されている。第１ダミー線電流源ＤＬＣＳ１及び第２ダミー線電流源ＤＬＣＳ２は、同じ構成を有する。
【０１３５】
これらの点を除き、実施の形態４の不揮発性磁気メモリ装置の構成、構造は、実施の形態１の不揮発性磁気メモリ装置の構成、構造と同様とすることができるので、詳細な説明は省略する。
【０１３６】
第ｑ番目のビット線ＢＬｑ［但し、ｑ＝２，３・・・（Ｎ−１）］に接続された、第ｍ番目の書込みワード線ＲＷＬｍと重複する領域に位置する（第ｍ番目の書込みワード線ＲＷＬｍと対向する）トンネル磁気抵抗素子ＴＭＪ（ｍ，ｑ）へデータを書き込む動作は、実施の形態１と同様とすることができるので、詳細な説明は省略する。
【０１３７】
第Ｑ番目のビット線ＢＬＱ（但し、Ｑ＝１又はＮ）に接続された、第ｍ番目の書込みワード線ＲＷＬｍと重複する領域に位置する（第ｍ番目の書込みワード線ＲＷＬｍと対向する）トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）へデータを書き込む場合には、以下の動作を実行する。
【０１３８】
データ書込み直前においては、開閉回路ＳＷＲＷＬｍ（ｍ＝１，２・・・，Ｍ）の全てはオフ状態にある。データ書込みの開始にあたっては、開閉回路ＳＷＲＷＬｍをオン状態とし、第ｍ番目の書込みワード線ＲＷＬｍに書込みワード線電流源ＲＳｍから電流ＩＲＷＬを流す。一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）にデータ「１」を書き込むか、「０」を書き込むかに依存して、電流源ユニットＢＣＳＱにおいては、開閉回路ＳＷＢＬＱ−ｉ（ここで、ｉ＝１又は２）が選択され、オン状態となる。これによって、第Ｑ番目のビット線ＢＬＱには、磁界生成電流ＩＢＬ−Ｗ（データ「１」を書き込む場合）、又は、磁界生成電流−ＩＢＬ−Ｗ（データ「０」を書き込む場合）が流れる。
【０１３９】
一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）にデータ「１」を書き込む場合、電流源ユニットＢＣＳＱ’［ここで、Ｑ’＝２又は（Ｎ−１）であり、具体的には、電流源ユニットＢＣＳ２又は電流源ユニットＢＣＳＮ−１］においては、開閉回路ＳＷＢＬＱ’−ｉ［ここで、Ｑ’＝２又は（Ｎ−１），ｉ＝４］が選択され、オン状態となる。これによって、第Ｑ’番目のビット線ＢＬＱ’［具体的には、第２番目のビット線ＢＬ２又は第（Ｎ−１）番目のビット線ＢＬＮ−１］には、補償電流−ＩＢＬ−Ｃが流れる。更には、第１ダミー線電流源ＤＬＣＳ１又は第２ダミー線電流源ＤＬＣＳ２においては、開閉回路ＳＷＤＬ１−２又は開閉回路ＳＷＤＬ２−２が選択され、オン状態となる。これによって、第１ダミー線ＤＬ１又は第２ダミー線ＤＬ２には、補償電流−ＩＢＬ−Ｃが流れる。
【０１４０】
また、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）にデータ「０」を書き込む場合、電流源ユニットＢＣＳＱ’（具体的には、電流源ユニットＢＣＳ２又は電流源ユニットＢＣＳＮ−１）においては、開閉回路ＳＷＢＬＱ’−ｉ［ここで、Ｑ’＝２又は（Ｎ−１），ｉ＝３］が選択され、オン状態となる。これによって、第Ｑ’番目のビット線ＢＬＱ’［具体的には、第２番目のビット線ＢＬ２又は第（Ｎ−１）番目のビット線ＢＬＮ−１］には、補償電流ＩＢＬ−Ｃが流れる。更には、第１ダミー線電流源ＤＬＣＳ１又は第２ダミー線電流源ＤＬＣＳ２においては、開閉回路ＳＷＤＬ１−１又は開閉回路ＳＷＤＬ２−１が選択され、オン状態となる。これによって、第１ダミー線ＤＬ１又は第２ダミー線ＤＬ２には、補償電流ＩＢＬ−Ｃが流れる。
【０１４１】
このように、実施の形態４の不揮発性磁気メモリ装置にあっては、第１番目のビット線ＢＬ１あるいは第Ｎ番目のビット線ＢＬＮに電気的に接続されたトンネル磁気抵抗素子に記憶されたデータが破壊されることを防止するための補償磁界が、第１番目のビット線ＢＬ１あるいは第Ｎ番目のビット線ＢＬＮを基準としたとき、対称となるので、不揮発性磁気メモリ装置へのデータ書込み動作が一層安定する。
【０１４２】
（実施の形態５）
実施の形態５は、実施の形態４の変形であり、本発明の第１Ｄの構成に関する。実施の形態５の不揮発性磁気メモリ装置の等価回路図を図１４に示す。
【０１４３】
実施の形態５にあっては、電流源は、Ｎ個の電流源ユニットから成る代わりに、第１電流源ユニット４０、第２電流源ユニット４２、及び、第３電流源ユニット４４から成る。そして、磁界生成電流ＩＢＬ−Ｗ及び磁界生成電流−ＩＢＬ−Ｗをビット線ＢＬｎに流す第１電流源ユニット４０は、第１のスイッチ回路４１を介してＮ本のビット線ＢＬｎに接続されており、補償電流ＩＢＬ−Ｗ及び補償電流−ＩＢＬ−Ｗをビット線ＢＬｎに流す第２電流源ユニット４２は、第２のスイッチ回路４３を介してＮ本のビット線ＢＬｎに接続されており、補償電流ＩＢＬ−Ｗ及び補償電流−ＩＢＬ−Ｗをビット線ＢＬｎに流す第３電流源ユニット４４は、第３のスイッチ回路４５を介してＮ本のビット線ＢＬｎに接続されている。第１電流源ユニット４０、第２電流源ユニット４２、第３電流源ユニット４４、第１のスイッチ回路４１、第２のスイッチ回路４３、第３のスイッチ回路４５の構成は、実施の形態２において説明した第１電流源ユニット４０、第２電流源ユニット４２、第３電流源ユニット４４、第１のスイッチ回路４１、第２のスイッチ回路４３、第３のスイッチ回路４５の構成と同様とすることができるので、詳細な説明は省略する。更には、これらの点を除き、実施の形態５の不揮発性磁気メモリ装置の構成、構造は、実施の形態４の不揮発性磁気メモリ装置の構成、構造と同様とすることができるので、詳細な説明は省略する。実施の形態５にあっては、このような構成にすることで、電流源ユニットの数を減少させることができ、不揮発性磁気メモリ装置の構成の簡素化を図ることができる。更には、第１番目のビット線ＢＬ１あるいは第Ｎ番目のビット線ＢＬＮに電気的に接続されたトンネル磁気抵抗素子に記憶されたデータが破壊されることを防止するための補償磁界が、第１番目のビット線ＢＬ１あるいは第Ｎ番目のビット線ＢＬＮを基準としたとき、対称となるので、不揮発性磁気メモリ装置へのデータ書込み動作が一層安定する。
【０１４４】
この実施の形態５の不揮発性磁気メモリ装置の動作は、実質的に、実施の形態４の不揮発性磁気メモリ装置の動作と、実施の形態２の不揮発性磁気メモリ装置の動作を組み合わせたものである。それ故、実施の形態５の不揮発性磁気メモリ装置の動作の詳細な説明は省略する。
【０１４５】
（実施の形態６）
実施の形態６は、本発明の第２の態様に係る不揮発性磁気メモリ装置に関する。実施の形態６の不揮発性磁気メモリ装置の等価回路図を図１５に示す。
【０１４６】
図１５に示すように、実施の形態６の不揮発性磁気メモリ装置は、
（Ａ）第１の方向に延びるＭ本（但し、Ｍ≧２であり、実施の形態６においてはＭ＝３２）の書込みワード線ＲＷＬｍ（ｍ＝１，２・・・，Ｍ）と、
（Ｂ）第１の方向とは異なる第２の方向に延びるＮ本（但し、Ｎ≧１であり、実施の形態６においてはＮ＝８）のビット線ＢＬｎ（ｎ＝１，２・・・，Ｎ）と、
（Ｃ）書込みワード線ＲＷＬｍとビット線ＢＬｎとの重複領域に設けられた、Ｎ×Ｍ（＝８×３２）個の上述したトンネル磁気抵抗素子ＴＭＪ、
から成る不揮発性磁気メモリアレイ、並びに、
（Ｄ）電流ＩＲＷＬ−Ｗ及び電流−ＩＲＷＬ−Ｃを書込みワード線ＲＷＬｍに流す電流源、
を備えている。
【０１４７】
ここで、電流ＩＲＷＬ−Ｗは、第ｍ番目の書込みワード線ＲＷＬｍに対向したＮ個のトンネル磁気抵抗素子（トンネル磁気抵抗素子ＴＭＪ（ｍ，１）〜トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｎ））へのデータ書込みのための磁界を生成する電流（以下、磁界生成電流ＩＲＷＬ−Ｗと呼ぶ場合がある）である。一方、電流−ＩＲＷＬ−Ｃは、第ｍ番目の書込みワード線ＲＷＬｍに隣接した隣接書込みワード線ＲＷＬ（ｍ−１），ＲＷＬ（ｍ＋１）（但し、ｍ≠１，Ｍ）に対向するトンネル磁気抵抗素子（トンネル磁気抵抗素子ＴＭＪ（ｍ−１，１）〜トンネル磁気抵抗素子ＴＭＪ（ｍ−１，Ｎ），トンネル磁気抵抗素子ＴＭＪ（ｍ＋１，１）〜トンネル磁気抵抗素子ＴＭＪ（ｍ＋１，Ｎ））へのデータ書込み時に隣接書込みワード線ＲＷＬ（ｍ−１），ＲＷＬ（ｍ＋１）に磁界生成電流ＩＲＷＬ−Ｗが流れる結果生成された磁界によって、第ｍ番目の書込みワード線ＲＷＬｍに対向するトンネル磁気抵抗素子（トンネル磁気抵抗素子ＴＭＪ（ｍ，１）〜トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｎ））に記憶されたデータが破壊されることを防止するための補償磁界を生成する補償電流（以下、補償電流−ＩＲＷＬ−Ｗと呼ぶ場合がある）である。即ち、隣接書込みワード線ＲＷＬ（ｍ−１），ＲＷＬ（ｍ＋１）に磁界生成電流ＩＲＷＬ−Ｗが流れるとき、第ｍ番目の書込みワード線ＲＷＬｍには補償電流−ＩＲＷＬ−Ｃが流される。
【０１４８】
実施の形態６にあっては、電流源は、Ｍ個の電流源ユニットＲＣＳｍから成り、１つの電流源ユニットＲＣＳｍは１本の書込みワード線ＲＷＬｍに接続されている。
【０１４９】
電流源ユニットＲＣＳｍには、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＲＷＬｍ−ｉ（ここで、ｉ＝１，２）が備えられており、開閉回路ＳＷＲＷＬｍ−ｉのオン・オフ動作によって、電流源ユニットＲＣＳｍから、磁界生成電流ＩＲＷＬ−Ｗ及び補償電流−ＩＲＷＬ−Ｃの内のいずれか１つの電流を書込みワード線ＲＷＬｍに流すことができる。尚、図１５においては、第１番目の書込みワード線ＲＷＬ１に接続された電流源ユニットＲＣＳ１を示すが、他の電流源ユニットＲＣＳ２〜電流源ユニットＲＣＳ３２も、電流源ユニットＲＣＳ１と同じ構成を有する。
【０１５０】
ビット線ＢＬｎは、ビット線電流源ＢＳｎ（ここで、ｎ＝１，２・・・，Ｎ）に接続されている。ビット線電流源ＢＳｎには、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＢｎ−ｉ（ここで、ｎ＝１，２・・・，Ｎ、ｉ＝１，２）が備えられている。そして、開閉回路ＳＷＢｎ−ｉがオン状態にあるとき、書き込むべきデータに依存して、ビット線ＢＬｎに電流ＩＢＬ又は電流−ＩＢＬが流れる構成となっている。
【０１５１】
この実施の形態６の不揮発性磁気メモリ装置にあっては、トンネル磁気抵抗素子ＴＭＪへのデータ書込み時、開閉回路ＳＷＢ１−ｉをオン状態とし、第１番目のビット線ＢＬ１にビット線電流源ＢＳ１から書き込むべきデータに依存して電流ＩＢＬ又は電流−ＩＢＬを流す。そして、第１番目の書込みワード線ＲＷＬ１に磁界生成電流（ＩＲＷＬ−Ｗ）を流す。そして、この操作を、第２番目のビット線ＢＬ２から第Ｎ番目のビット線ＢＬＮまで、順次、繰り返す。更には、これらの操作を、第２番目の書込みワード線ＲＷＬ２から第Ｍ番目の書込みワード線ＲＷＬＭまで、順次、繰り返す。尚、トンネル磁気抵抗素子ＴＭＪへのデータ書込みが不要の場合には、書込みワード線に電流を流さない。トンネル磁気抵抗素子ＴＭＪへのデータ書込みの際、補償電流−ＩＲＷＬ−Ｃも書込みワード線に流す。
【０１５２】
以下、第４番目のビット線ＢＬ４に接続された、第２番目の書込みワード線ＲＷＬ２と重複する領域に位置する（第２番目の書込みワード線ＲＷＬ２と対向する）トンネル磁気抵抗素子ＴＭＪ（２，４）にデータを書き込む場合を例にとり、説明する。
【０１５３】
データ書込み直前においては、開閉回路ＳＷＢｎ−ｉ（ｎ＝１，２・・・，Ｎ，ｉ＝１，２）の全てはオフ状態にある。データ書込みの開始にあたっては、書き込むべきデータに依存して開閉回路ＳＷＢ４−ｉをオン状態とし、第４番目のビット線ＢＬ４にビット線電流源ＢＳ４から電流ＩＢＬ又は電流−ＩＢＬを流す。一方、電流源ユニットＲＣＳ２においては、開閉回路ＳＷＲＷＬ２−１が選択され、オン状態となる。これによって、第２番目の書込みワード線ＲＷＬ２には、磁界生成電流ＩＲＷＬ−Ｗが流れる。この結果生成される合成磁界によって、トンネル磁気抵抗素子ＴＭＪ（２，４）における第２の強磁性体層（記録層）３５の磁化の方向が変えられ、第２の強磁性体層（記録層）３５に「１」又は「０」を記録することができる。ここで、合成磁界が、図２３に示したアステロイド曲線における領域（ＯＵＴ１）に含まれる値となるように、電流ＩＢＬ、電流−ＩＢＬ、磁界生成電流ＩＲＷＬ−Ｗの値が予め決定されている。
【０１５４】
尚、書込みワード線を流れる磁界生成電流ＩＲＷＬ−Ｗによって記録層３５の磁化容易軸方向の磁界（ＨＥＡ）が形成され、ビット線を流れる電流ＩＢＬ，−ＩＢＬによって記録層３５の磁化困難軸方向の磁界（ＨＨＡ）が形成される構成であってもよいし、書込みワード線を流れる磁界生成電流ＩＲＷＬ−Ｗによって記録層３５の磁化困難軸方向の磁界（ＨＨＡ）が形成され、ビット線を流れる電流ＩＢＬ，−ＩＢＬによって記録層３５の磁化容易軸方向の磁界（ＨＥＡ）が形成される構成であってもよい。後述する実施の形態７〜実施の形態１０においても同様である。
【０１５５】
一方、電流源ユニットＲＣＳ１及び電流源ユニットＲＣＳ３においては、開閉回路ＳＷＲＷＬｍ−ｉ（ここで、ｍ＝１及び３，ｉ＝２）が選択され、オン状態となる。これによって、第１番目の書込みワード線ＲＷＬ１及び第３番目の書込みワード線ＲＷＬ３には、補償電流−ＩＲＷＬ−Ｃが流れる。磁界生成電流と補償電流とによって形成される合成磁界によっては、トンネル磁気抵抗素子ＴＭＪ（１，４）及びトンネル磁気抵抗素子ＴＭＪ（３，４）の第２の強磁性体層（記録層）３５の磁化の方向は変化しない。ここで、合成磁界が、図２３に示したアステロイド曲線における領域（ＩＮ）に含まれる値となるように、電流ＩＢＬ、電流−ＩＢＬ、磁界生成電流ＩＲＷＬ−Ｗ、補償電流−ＩＲＷＬ−Ｃの値が予め決定されている。
【０１５６】
次に、第４番目のビット線ＢＬ４に接続された、第１番目の書込みワード線ＲＷＬ１と重複する領域に位置する（第１番目の書込みワード線ＲＷＬ１と対向する）トンネル磁気抵抗素子ＴＭＪ（１，４）へデータを書き込む場合を例にとり、説明する。
【０１５７】
データ書込み直前においては、開閉回路ＳＷＢｎ−ｉ（ｎ＝１，２・・・，Ｎ，ｉ＝１，２）の全てはオフ状態にある。データ書込みの開始にあたっては、書き込むべきデータに依存して、開閉回路ＳＷＢ４−ｉをオン状態とし、第４番目のビット線ＢＬ４にビット線電流源ＢＳ４から電流ＩＢＬ又は電流−ＩＢＬを流す。一方、電流源ユニットＲＣＳ１においては、開閉回路ＳＷＲＷＬ１−１が選択され、オン状態となる。これによって、第１番目の書込みワード線ＲＷＬ１には、磁界生成電流ＩＲＷＬ−Ｗが流れる。この結果生成される合成磁界によって、トンネル磁気抵抗素子ＴＭＪ（１，４）における第２の強磁性体層（記録層）３５の磁化の方向が変えられ、第２の強磁性体層（記録層）３５に「１」又は「０」を記録することができる。
【０１５８】
一方、電流源ユニットＲＣＳ２においては、開閉回路ＳＷＲＷＬ２−２が選択され、オン状態となる。これによって、第２番目の書込みワード線ＲＷＬ２には、補償電流−ＩＲＷＬ−Ｃが流れる。磁界生成電流と補償電流とによって形成される合成磁界によっては、トンネル磁気抵抗素子ＴＭＪ（２，４）の第２の強磁性体層（記録層）３５の磁化の方向は変化しない。
【０１５９】
一般に、第ｎ番目のビット線ＢＬｎに接続された、第ｐ番目の書込みワード線ＲＷＬｐ［但し、ｐ＝２，３・・・（Ｍ−１）］と重複する領域に位置する（第ｐ番目の書込みワード線ＲＷＬｐと対向する）トンネル磁気抵抗素子ＴＭＪ（ｐ，ｎ）へデータを書き込む場合には、以下の動作を実行する。
【０１６０】
データ書込み直前においては、開閉回路ＳＷＢｎ−ｉ（ｎ＝１，２・・・，Ｎ，ｉ＝１，２）の全てはオフ状態にある。データ書込みの開始にあたっては、書き込むべきデータに依存して、開閉回路ＳＷＢｎ−ｉをオン状態とし、第ｎ番目のビット線ＢＬｎにビット線電流源ＢＳｎから電流ＩＢＬ又は電流−ＩＢＬを流す。一方、電流源ユニットＲＣＳｐにおいては、開閉回路ＳＷＲＷＬｐ−１が選択され、オン状態となる。これによって、第ｐ番目の書込みワード線ＲＷＬｐには、磁界生成電流ＩＲＷＬ−Ｗが流れる。
【０１６１】
一方、電流源ユニットＲＣＳｐ−１及び電流源ユニットＲＣＳｐ＋１においては、開閉回路ＳＷＲＷＬｐ’−２［ここで、ｐ’＝（ｐ−１）及び（ｐ＋１）］が選択され、オン状態となる。これによって、第（ｐ−１）番目の書込みワード線ＲＷＬｐ−１及び第（ｐ＋１）番目の書込みワード線ＲＷＬｐ＋１には、補償電流−ＩＲＷＬ−Ｃが流れる。
【０１６２】
第ｎ番目のビット線ＢＬｎに接続された、第Ｐ番目の書込みワード線ＲＷＬＰ（但し、Ｐ＝１又はＭ）と重複する領域に位置する（第Ｐ番目の書込みワード線ＲＷＬＰと対向する）トンネル磁気抵抗素子ＴＭＪ（Ｐ，ｎ）へデータを書き込む場合には、以下の動作を実行する。
【０１６３】
データ書込み直前においては、開閉回路ＳＷＢｎ−ｉ（ｎ＝１，２・・・，Ｎ，ｉ＝１，２）の全てはオフ状態にある。データ書込みの開始にあたっては、書き込むべきデータに依存して、開閉回路ＳＷＢｎ−ｉをオン状態とし、第ｎ番目のビット線ＢＬｎにビット線電流源ＢＳｎから電流ＩＢＬ又は電流−ＩＢＬを流す。一方、電流源ユニットＲＣＳＰにおいては、開閉回路ＳＷＲＷＬＰ−１が選択され、オン状態となる。これによって、書込みワード線ＲＷＬＰには、磁界生成電流ＩＲＷＬ−Ｗが流れる。
【０１６４】
一方、電流源ユニットＲＣＳ２又は電流源ユニットＲＣＳＭ−１においては、開閉回路ＳＷＲＷＬＰ’−２［ここで、Ｐ’＝２又は（Ｍ−１）］が選択され、オン状態となる。これによって、第２番目の書込みワード線ＲＷＬ２又は第（Ｍ−１）番目の書込みワード線ＲＷＬＭ−１には、補償電流−ＩＲＷＬ−Ｃが流れる。
【０１６５】
実施の形態６の不揮発性磁気メモリ装置においては、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）にデータを書き込む場合、電流源ユニットＲＣＳｍから磁界生成電流ＩＲＷＬ−Ｗが書込みワード線ＲＷＬｍに流され、電流源ユニットＲＣＳｍ−１及びＲＣＳｍ＋１から補償電流−ＩＲＷＬ−Ｃが書込みワード線ＲＷＬｍ−１及びＲＷＬｍ＋１に流される結果、書込みワード線ＲＷＬｍ−１及びＲＷＬｍ＋１に対向するトンネル磁気抵抗素子ＴＭＪ（ｍ−１，ｎ）及びＴＭＪ（ｍ＋１，ｎ）に記憶されたデータが破壊されることを確実に防止することができる。
【０１６６】
おおまかな目安として、アスペクト比ｋ＝ｈ／ｄがｋ＜０．２５である場合には、０＜ＩＢＬ−Ｃ／ＩＢＬ−Ｗ＜０．１を満足することが好ましく、０．２５≦ｋ＜０．７５である場合には、０．１≦ＩＢＬ−Ｃ／ＩＢＬ−Ｗ＜０．３を満足することが好ましく、０．７５≦ｋ≦１．２５である場合には、０．３≦ＩＢＬ−Ｃ／ＩＢＬ−Ｗ≦０．５を満足することが好ましいが、これらの値、範囲に限定するものではない。
【０１６７】
（実施の形態７）
実施の形態７は、実施の形態６の変形であり、本発明の第２Ａの構成に関する。実施の形態７の不揮発性磁気メモリ装置の等価回路図を図１６及び図１７に示す。
【０１６８】
実施の形態７にあっては、電流源は、Ｍ個の電流源ユニットから成る代わりに、第１電流源ユニット５０、第２電流源ユニット５２、及び、第３電流源ユニット５４から成る。そして、磁界生成電流ＩＲＷＬ−Ｗを書込みワード線ＲＷＬｍに流す第１電流源ユニット５０は、第１のスイッチ回路５１（ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＭＲＷＬ−１〜ＳＷＭＲＷＬ−３２から構成されている）を介してＭ本の書込みワード線ＲＷＬｍに接続されている。また、補償電流−ＩＲＷＬ−Ｃを書込みワード線ＲＷＬｍに流す第２電流源ユニット５２は、第２のスイッチ回路５３（ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＣＲＷＬ−Ａ１〜ＳＷＣＲＷＬ−Ａ３２から構成されている）を介してＭ本の書込みワード線ＲＷＬｍに接続されている。更には、補償電流−ＩＲＷＬ−Ｃを書込みワード線ＲＷＬｍに流す第３電流源ユニット５４は、第３のスイッチ回路５５（ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＣＲＷＬ−Ｂ１〜ＳＷＣＲＷＬ−Ｂ３２から構成されている）を介してＭ本の書込みワード線ＲＷＬｍに接続されている。これらの点を除き、実施の形態７の不揮発性磁気メモリ装置の構成、構造は、実施の形態６の不揮発性磁気メモリ装置の構成、構造と同様とすることができるので、詳細な説明は省略する。実施の形態７にあっては、このような構成にすることで、電流源ユニットの数を減少させることができ、不揮発性磁気メモリ装置の構成の簡素化を図ることができる。
【０１６９】
第ｎ番目のビット線ＢＬｎに接続された、第ｐ番目の書込みワード線ＲＷＬｐ［但し、ｐ＝２，３・・・（Ｍ−１）］と重複する領域に位置する（第ｐ番目の書込みワード線ＲＷＬｐと対向する）トンネル磁気抵抗素子ＴＭＪ（ｐ，ｎ）へデータを書き込む場合には、以下の動作を実行する。
【０１７０】
データ書込み直前においては、開閉回路ＳＷＢｎ−ｉ（ｎ＝１，２・・・，Ｎ，ｉ＝１，２）の全てはオフ状態にある。データ書込みの開始にあたっては、書き込むべきデータに依存して、開閉回路ＳＷＢｎ−ｉをオン状態とし、第ｎ番目のＩＢＬビット線ＢＬｎにビット線電流源ＢＳｎから電流ＩＢＬ又は電流−ＩＢＬを流す。一方、第１のスイッチ回路５１を構成する開閉回路ＳＷＭＲＷＬ−ｐが選択され、オン状態となる。これによって、第ｐ番目の書込みワード線ＲＷＬｐには、磁界生成電流ＩＲＷＬ−Ｗが流れる。この結果生成される合成磁界によって、トンネル磁気抵抗素子ＴＭＪ（ｐ，ｎ）における第２の強磁性体層（記録層）３５の磁化の方向が変えられ、第２の強磁性体層（記録層）３５に「１」又は「０」を記録することができる。ここで、合成磁界が、図２３に示したアステロイド曲線における領域（ＯＵＴ１）に含まれる値となるように、電流ＩＢＬ、電流−ＩＢＬ、磁界生成電流ＩＲＷＬ−Ｗの値が予め決定されている。
【０１７１】
一方、第２のスイッチ回路５３を構成する開閉回路ＳＷＣＲＷＬ−Ａｐ’［ここで、ｐ’＝（ｐ−１）］が選択され、且つ、第３のスイッチ回路５５を構成する開閉回路ＳＷＣＲＷＬ−Ｂｐ”［ここで、ｐ”＝（ｐ＋１）］が選択され、オン状態となる。これによって、第ｐ’番目の書込みワード線ＲＷＬｐ’［即ち、第（ｐ−１）番目の書込みワード線ＲＷＬｐ−１］、及び、第ｐ”番目の書込みワード線ＲＷＬｐ”［即ち、第（ｐ＋１）番目の書込みワード線ＲＷＬｐ＋１］には、補償電流−ＩＲＷＬ−Ｃが流れる。磁界生成電流と補償電流とによって形成される合成磁界によっては、トンネル磁気抵抗素子ＴＭＪ（ｐ’，ｎ），ＴＭＪ（ｐ”，ｎ）の第２の強磁性体層（記録層）３５の磁化の方向は変化しない。ここで、合成磁界が、図２３に示したアステロイド曲線における領域（ＩＮ）に含まれる値となるように、磁界生成電流ＩＲＷＬ−Ｗ、補償電流−ＩＲＷＬ−Ｃ、電流ＩＢＬ、電流−ＩＢＬの値が予め決定されている。
【０１７２】
第ｎ番目のビット線ＢＬｎに接続された、第１番目の書込みワード線ＲＷＬ１と重複する領域に位置する（第１番目の書込みワード線ＲＷＬ１と対向する）トンネル磁気抵抗素子ＴＭＪ（１，ｎ）へデータを書き込む場合には、以下の動作を実行する。
【０１７３】
データ書込み直前においては、開閉回路ＳＷＢｎ−ｉ（ｎ＝１，２・・・，Ｎ，ｉ＝１，２）の全てはオフ状態にある。データ書込みの開始にあたっては、書き込むべきデータに依存して、開閉回路ＳＷＢｎ−ｉをオン状態とし、第ｎ番目のビット線ＢＬｎにビット線電流源ＢＳｎから電流ＩＢＬ又は電流−ＩＢＬを流す。一方、第１のスイッチ回路５１を構成する開閉回路ＳＷＭＲＷＬ−１が選択され、オン状態となる。これによって、第１番目の書込みワード線ＲＷＬ１には、磁界生成電流ＩＲＷＬ−Ｗが流れる。一方、第３のスイッチ回路５５を構成する開閉回路ＳＷＣＲＷＬ−Ｂ２が選択され、オン状態となる。これによって、第２番目の書込みワード線ＲＷＬ２には、補償電流−ＩＲＷＬ−Ｃが流れる。
【０１７４】
第ｎ番目のビット線ＢＬｎに接続された、第Ｍ番目の書込みワード線ＲＷＬＭと重複する領域に位置する（第Ｍ番目の書込みワード線ＲＷＬＭと対向する）トンネル磁気抵抗素子ＴＭＪ（Ｍ，ｎ）へデータを書き込む場合には、以下の動作を実行する。
【０１７５】
データ書込み直前においては、開閉回路ＳＷＢｎ−ｉ（ｎ＝１，２・・・，Ｎ，ｉ＝１，２）の全てはオフ状態にある。データ書込みの開始にあたっては、書き込むべきデータに依存して、開閉回路ＳＷＢｎ−ｉをオン状態とし、第ｎ番目のビット線ＢＬｎにビット線電流源ＢＳｎから電流ＩＢＬ又は電流−ＩＢＬを流す。一方、第１のスイッチ回路５１を構成する開閉回路ＳＷＭＲＷＬ−Ｍが選択され、オン状態となる。これによって、第Ｍ番目の書込みワード線ＲＷＬＭには、磁界生成電流ＩＲＷＬ−Ｗが流れる。一方、第２のスイッチ回路５３を構成する開閉回路ＳＷＣＲＷＬ−Ｐ’［ここで、Ｐ’＝（Ｍ−１）］が選択され、オン状態となる。これによって、第Ｐ’番目の書込みワード線ＲＷＬＰ’［即ち、第（Ｍ−１）番目の書込みワード線ＲＷＬＭ−１］には、補償電流−ＩＲＷＬ−Ｃが流れる。
【０１７６】
実施の形態７の不揮発性磁気メモリ装置においても、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）にデータを書き込む場合、第１電流源ユニット５０から磁界生成電流ＩＲＷＬ−Ｗが書込みワード線ＲＷＬｍに流され、第２電流源ユニット５２及び第３電流源ユニット５４から補償電流−ＩＲＷＬ−Ｃが書込みワード線ＲＷＬｍ−１及びＲＷＬｍ＋１に流される結果、書込みワード線ＲＷＬｍ−１及びＲＷＬｍ＋１と対向したトンネル磁気抵抗素子ＴＭＪ（ｍ−１，ｎ）、トンネル磁気抵抗素子ＴＭＪ（ｍ＋１，ｎ）に記憶されたデータが破壊されることを確実に防止することができる。
【０１７７】
（実施の形態８）
実施の形態８は、実施の形態７の変形であり、本発明の第２Ｂの構成に関する。実施の形態８の不揮発性磁気メモリ装置の等価回路図を図１８に示し、実施の形態８の不揮発性磁気メモリ装置における第１電流源ユニット５０及び第１のスイッチ回路、第２電流源ユニット５２及び第２のスイッチ回路、第３電流源ユニット５４及び第３のスイッチ回路の等価回路図を図１９に示す。
【０１７８】
実施の形態７にて説明した不揮発性磁気メモリ装置にあっては、第１番目の書込みワード線ＲＷＬ１あるいは第Ｍ番目の書込みワード線ＲＷＬＭに対向するトンネル磁気抵抗素子に記憶されたデータが破壊されることを防止するための補償磁界が、第２番目の書込みワード線ＲＷＬ２あるいは第（Ｍ−１）番目の書込みワード線ＲＷＬ（Ｍ−１）を流れる補償電流によって生成されるが、係る補償磁場は、第１番目の書込みワード線ＲＷＬ１あるいは第Ｍ番目の書込みワード線ＲＷＬＭを基準としたとき、非対称となる。
【０１７９】
それ故、実施の形態８の不揮発性磁気メモリ装置にあっては、第１ダミー線ＤＬ１及び第２ダミー線ＤＬ２が更に備えられている。そして、第１ダミー線ＤＬ１は、第１番目の書込みワード線ＲＷＬ１の外側に第１番目の書込みワード線ＲＷＬ１と平行に延びており、第２ダミー線ＤＬ２は、第Ｍ番目の書込みワード線ＲＷＬＭの外側に第Ｍ番目の書込みワード線ＲＷＬＭと平行に延びている。更には、第１ダミー線ＤＬ１は、第２のスイッチ回路５３を介して第２電流源ユニット５２に接続されており、第２ダミー線ＤＬ２は、第３のスイッチ回路５５を介して第３電流源ユニット５４に接続されている。
【０１８０】
実施の形態８の不揮発性磁気メモリ装置において、第ｎ番目のビット線ＢＬｑ（但し、ｎ＝１，２，３・・・Ｎ）に接続された、第ｐ番目［但し、ｐ＝２，３・・・（Ｍ−１）］の書込みワード線ＲＷＬｐと重複する領域に位置する（第ｐ番目の書込みワード線ＲＷＬｐと対向する）トンネル磁気抵抗素子ＴＭＪ（ｐ，ｎ）へデータを書き込む場合の動作は、実施の形態７と同様とすることができるので、詳細な説明は省略する。
【０１８１】
第ｎ番目のビット線ＢＬｎに接続された、第１番目の書込みワード線ＲＷＬ１と重複する領域に位置する（第１番目の書込みワード線ＲＷＬ１と対向する）トンネル磁気抵抗素子ＴＭＪ（１，ｎ）へデータを書き込む場合には、以下の動作を実行する。
【０１８２】
データ書込み直前においては、開閉回路ＳＷＢｎ−ｉ（ｎ＝１，２・・・，Ｎ，ｉ＝１，２）の全てはオフ状態にある。データ書込みの開始にあたっては、書き込むべきデータに依存して、開閉回路ＳＷＢｎ−ｉをオン状態とし、第ｎ番目のビット線ＢＬｎにビット線電流源ＢＳｎから電流ＩＢＬ又は電流−ＩＢＬを流す。一方、第１電流源ユニット５０においては、第１のスイッチ回路５１を構成する開閉回路ＳＷＭＲＷＬ−１が選択され、オン状態となる。これによって、第１番目の書込みワード線ＲＷＬ１には、磁界生成電流ＩＲＷＬ−Ｗが流れる。そして、第２電流源ユニット５２においては、第２のスイッチ回路５３を構成する開閉回路ＳＷＣＲＷＬ−ＡＤが選択され、オン状態となる。これによって、第１ダミー線ＤＬ１には、補償電流−ＩＲＷＬ−Ｃが流れる。更には、第３電流源ユニット５４においては、第３のスイッチ回路５５を構成する開閉回路ＳＷＣＲＷＬ−Ｂ２が選択され、オン状態となる。これによって、第２番目の書込みワード線ＲＷＬ２には、補償電流−ＩＲＷＬ−Ｃが流れる。
【０１８３】
第ｎ番目のビット線ＢＬｎに接続された、第Ｍ番目の書込みワード線ＲＷＬＭと重複する領域に位置する（第Ｍ番目の書込みワード線ＲＷＬＭと対向する）トンネル磁気抵抗素子ＴＭＪ（Ｍ，ｎ）へデータを書き込む場合には、以下の動作を実行する。
【０１８４】
データ書込み直前においては、開閉回路ＳＷＢｎ−ｉ（ｎ＝１，２・・・，Ｎ，ｉ＝１，２）の全てはオフ状態にある。データ書込みの開始にあたっては、書き込むべきデータに依存して、開閉回路ＳＷＢｎ−ｉをオン状態とし、第ｎ番目のビット線ＢＬｎにビット線電流源ＢＳｎから電流ＩＢＬ又は電流−ＩＢＬを流す。一方、第１電流源ユニット５０においては、第１のスイッチ回路５１を構成する開閉回路ＳＷＭＲＷＬ−Ｍが選択され、オン状態となる。これによって、第Ｍ番目の書込みワード線ＲＷＬＭには、磁界生成電流ＩＲＷＬ−Ｗが流れる。そして、第２電流源ユニット５２においては、第２のスイッチ回路５３を構成する開閉回路ＳＷＣＲＷＬ−ＡＰ’［ここで、Ｐ’＝（Ｍ−１）］が選択され、オン状態となる。これによって、第（Ｍ−１）番目の書込みワード線ＲＷＬＭ−１には、補償電流−ＩＲＷＬ−Ｃが流れる。更には、第３電流源ユニット５４においては、第３のスイッチ回路５５を構成する開閉回路ＳＷＣＲＷＬ−ＢＤが選択され、オン状態となる。これによって、第２ダミー線ＤＬ２には、補償電流−ＩＲＷＬ−Ｃが流れる。
【０１８５】
このように、実施の形態８の不揮発性磁気メモリ装置にあっては、第１番目の書込みワード線ＲＷＬ１あるいは第Ｍ番目の書込みワード線ＲＷＬＭに対向するトンネル磁気抵抗素子に記憶されたデータが破壊されることを防止するための補償磁界が、第１番目の書込みワード線ＲＷＬ１あるいは第Ｍ番目の書込みワード線ＲＷＬＭを基準としたとき、対称となるので、不揮発性磁気メモリ装置へのデータ書込み動作が一層安定する。
【０１８６】
（実施の形態９）
実施の形態９も、実施の形態６の変形であり、本発明の第２Ｃの構成に関する。実施の形態９の不揮発性磁気メモリ装置の等価回路図を図２０に示す。
【０１８７】
実施の形態６にて説明した不揮発性磁気メモリ装置にあっては、第１番目の書込みワード線ＲＷＬ１あるいは第Ｍ番目の書込みワード線ＲＷＬＭに対向するトンネル磁気抵抗素子に記憶されたデータが破壊されることを防止するための補償磁界が、第２番目の書込みワード線ＲＷＬ２あるいは第（Ｍ−１）番目の書込みワード線ＲＷＬ（Ｍ−１）を流れる補償電流によって生成されるが、係る補償磁場は、第１番目の書込みワード線ＲＷＬ１あるいは第Ｍ番目の書込みワード線ＲＷＬＭを基準としたとき、非対称となる。
【０１８８】
それ故、実施の形態９の不揮発性磁気メモリ装置にあっては、第１ダミー線ＤＬ１、第２ダミー線ＤＬ２、第１ダミー線電流源ＤＬＣＳ１、及び、第２ダミー線電流源ＤＬＣＳ２が更に備えられている。
【０１８９】
そして、第１ダミー線ＤＬ１は、第１番目の書込みワード線ＲＷＬ１の外側に第１番目の書込みワード線ＲＷＬ１と平行に延びており、第２ダミー線ＤＬ２は、第Ｍ番目の書込みワード線ＲＷＬＭの外側に第Ｍ番目の書込みワード線ＲＷＬＭと平行に延びている。更には、第１ダミー線ＤＬ１には、電流−ＩＲＷＬ−Ｃを第１ダミー線ＢＬ１に流す第１ダミー線電流源ＤＬＣＳ１が接続され、第２ダミー線ＤＬ２には、電流−ＩＲＷＬ−Ｃを第２ダミー線ＤＬ２に流す第２ダミー線電流源ＤＬＣＳ２が接続されている。第１ダミー線電流源ＤＬＣＳ１及び第２ダミー線電流源ＤＬＣＳ２は、同じ構成を有する。
【０１９０】
これらの点を除き、実施の形態９の不揮発性磁気メモリ装置の構成、構造は、実施の形態６の不揮発性磁気メモリ装置の構成、構造と同様とすることができるので、詳細な説明は省略する。
【０１９１】
第ｎ番目のビット線ＢＬｎに接続された、第ｐ番目の書込みワード線ＲＷＬｐ［但し、ｐ＝２，３・・・（Ｍ−１）］と重複する領域に位置する（第ｐ番目の書込みワード線ＲＷＬｐと対向する）トンネル磁気抵抗素子ＴＭＪ（ｐ，ｎ）へデータを書き込む動作は、実施の形態６と同様とすることができるので、詳細な説明は省略する。
【０１９２】
第ｎ番目のビット線ＢＬｎに接続された、第Ｐ番目の書込みワード線ＲＷＬＰ（但し、Ｐ＝１又はＭ）と重複する領域に位置する（第Ｐ番目の書込みワード線ＲＷＬＰと対向する）トンネル磁気抵抗素子ＴＭＪ（Ｐ，ｎ）へデータを書き込む場合には、以下の動作を実行する。
【０１９３】
データ書込み直前においては、開閉回路ＳＷＢｎ−ｉ（ｎ＝１，２・・・，Ｎ，ｉ＝１，２）の全てはオフ状態にある。データ書込みの開始にあたっては、書き込むべきデータに依存して、開閉回路ＳＷＢｎ−ｉをオン状態とし、第ｎ番目のビット線ＢＬｎにビット線電流源ＢＳｎから電流ＩＢＬ又は電流−ＩＢＬを流す。一方、電流源ユニットＲＣＳＰにおいては、開閉回路ＳＷＲＷＬＰ−１が選択され、オン状態となる。これによって、第Ｐ番目の書込みワード線ＲＷＬＰには、磁界生成電流ＩＲＷＬ−Ｗが流れる。
【０１９４】
一方、電流源ユニットＲＣＳＰ’［ここで、Ｐ’＝２又は（Ｍ−１）であり、具体的には、電流源ユニットＲＣＳ２又は電流源ユニットＲＣＳＭ−１］においては、開閉回路ＳＷＲＷＬＰ’−２［ここで、Ｐ’＝２又は（Ｍ−１）］が選択され、オン状態となる。これによって、第Ｐ’番目の書込みワード線ＲＷＬＰ’［具体的には、第２番目の書込みワード線ＲＷＬ２又は第（Ｍ−１）番目の書込みワード線ＲＷＬＭ−１］には、補償電流−ＩＲＷＬ−Ｃが流れる。更には、第１ダミー線電流源ＤＬＣＳ１又は第２ダミー線電流源ＤＬＣＳ２においては、開閉回路ＳＷＤＬ１又は開閉回路ＳＷＤＬ２がオン状態となる。これによって、第１ダミー線ＤＬ１又は第２ダミー線ＤＬ２には、補償電流−ＩＲＷＬ−Ｃが流れる。
【０１９５】
このように、実施の形態９の不揮発性磁気メモリ装置にあっては、第１番目の書込みワード線ＲＷＬ１あるいは第Ｍ番目の書込みワード線ＲＷＬＭに対向するトンネル磁気抵抗素子に記憶されたデータが破壊されることを防止するための補償磁界が、第１番目の書込みワード線ＲＷＬ１あるいは第Ｍ番目の書込みワード線ＲＷＬＭを基準としたとき、対称となるので、不揮発性磁気メモリ装置へのデータ書込み動作が一層安定する。
【０１９６】
（実施の形態１０）
実施の形態１０は、実施の形態９の変形であり、本発明の第２Ｄの構成に関する。実施の形態１０の不揮発性磁気メモリ装置の等価回路図を図２１に示す。
【０１９７】
実施の形態１０にあっては、電流源は、Ｍ個の電流源ユニットから成る代わりに、第１電流源ユニット５０、第２電流源ユニット５２、及び、第３電流源ユニット５４から成る。そして、磁界生成電流ＩＲＷＬ−Ｗを書込みワード線ＲＷＬｍに流す第１電流源ユニット５０は、第１のスイッチ回路５１を介してＭ本の書込みワード線ＲＷＬｍに接続されており、補償電流ＩＲＷＬ−Ｃを書込みワード線ＲＷＬｍに流す第２電流源ユニット５２は、第２のスイッチ回路５３を介してＭ本の書込みワード線ＲＷＬｍに接続されており、補償電流ＩＲＷＬ−Ｃを書込みワード線ＲＷＬｍに流す第３電流源ユニット５４は、第３のスイッチ回路５５を介してＭ本の書込みワード線ＲＷＬｍに接続されている。第１電流源ユニット５０、第２電流源ユニット５２、第３電流源ユニット５４、第１のスイッチ回路５１、第２のスイッチ回路５３、第３のスイッチ回路５５の構成は、実施の形態７において説明した第１電流源ユニット５０、第２電流源ユニット５２、第３電流源ユニット５４、第１のスイッチ回路５１、第２のスイッチ回路５３、第３のスイッチ回路５５の構成と同様とすることができるので、詳細な説明は省略する。更には、これらの点を除き、実施の形態１０の不揮発性磁気メモリ装置の構成、構造は、実施の形態９の不揮発性磁気メモリ装置の構成、構造と同様とすることができるので、詳細な説明は省略する。実施の形態１０にあっては、このような構成にすることで、電流源ユニットの数を減少させることができ、不揮発性磁気メモリ装置の構成の簡素化を図ることができる。更には、第１番目の書込みワード線ＲＷＬ１あるいは第Ｍ番目の書込みワード線ＲＷＬＭに対向するトンネル磁気抵抗素子に記憶されたデータが破壊されることを防止するための補償磁界が、第１番目の書込みワード線ＲＷＬ１あるいは第Ｍ番目の書込みワード線ＲＷＬＭを基準としたとき、対称となるので、不揮発性磁気メモリ装置へのデータ書込み動作が一層安定する。
【０１９８】
この実施の形態１０の不揮発性磁気メモリ装置の動作は、実質的に、実施の形態９の不揮発性磁気メモリ装置の動作と、実施の形態７の不揮発性磁気メモリ装置の動作を組み合わせたものである。それ故、実施の形態１０の不揮発性磁気メモリ装置の動作の詳細な説明は省略する。
【０１９９】
以上、本発明を、発明の実施の形態に基づき説明したが、本発明はこれらに限定されるものではない。発明の実施の形態にて説明した不揮発性磁気メモリ装置、電流源、ダミー線電流源の構成、構造等、トンネル磁気抵抗素子の各層を構成する材料等は例示であり、適宜変更することができる。
【０２００】
例えば、図２２の（Ａ）に示すように、実施の形態１あるいは実施の形態４における電流源ユニットＢＣＳの変形例として、電流源ユニットＢＣＳｎ’［ここで、ｎ’＝２，３・・・（Ｎ−１）］には、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＢＬｎ’−ｉ（ここで、ｉ＝１，２，３，４，５，６）が備えられており、開閉回路ＳＷＢＬｎ’−ｉのオン・オフ動作によって、電流源ユニットＢＣＳｎ’から、磁界生成電流ＩＢＬ−Ｗ、磁界生成電流−ＩＢＬ−Ｗ、補償電流ＩＢＬ−Ｃ、補償電流−ＩＢＬ−Ｃ、補償電流Ｉ’ＢＬ−Ｃ及び補償電流−Ｉ’ＢＬ−Ｃの内のいずれか１つの電流をビット線ＢＬｎ’に流す構成を挙げることができる。そして、ビット線ＢＬ（ｎ’−１）に磁界生成電流ＩＢＬ−Ｗ，−ＩＢＬ−Ｗを流すときには、ビット線ＢＬｎ’に補償電流−ＩＢＬ−Ｃ，ＩＢＬ−Ｃを流し、ビット線ＢＬ（ｎ’＋１）に磁界生成電流ＩＢＬ−Ｗ，−ＩＢＬ−Ｗを流すときには、ビット線ＢＬｎ’に補償電流−Ｉ’ＢＬ−Ｃ，Ｉ’ＢＬ−Ｃを流す構成としてもよい。更には、電流源ユニットＢＣＳｎ’をこのような構成とする場合、電流源ユニットＢＣＳ１には、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＢＬ１−ｉ（ここで、ｉ＝１，２，３，４）が備えられており、開閉回路ＳＷＢＬ１−ｉのオン・オフ動作によって、電流源ユニットＢＣＳ１から、磁界生成電流ＩＢＬ−Ｗ、磁界生成電流−ＩＢＬ−Ｗ、補償電流Ｉ’ＢＬ−Ｃ及び補償電流−Ｉ’ＢＬ−Ｃの内のいずれか１つの電流をビット線ＢＬ１に流す構成とし、電流源ユニットＢＣＳＮには、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＢＬＮ−ｉ（ここで、ｉ＝１，２，３，４）が備えられており、開閉回路ＳＷＢＬＮ−ｉのオン・オフ動作によって、電流源ユニットＢＣＳＮから、磁界生成電流ＩＢＬ−Ｗ、磁界生成電流−ＩＢＬ−Ｗ、補償電流ＩＢＬ−Ｃ及び補償電流−ＩＢＬ−Ｃの内のいずれか１つの電流をビット線ＢＬＮに流す構成とすることができる。
【０２０１】
あるいは又、例えば、図２２の（Ｂ）に示すように、実施の形態６あるいは実施の形態９における電流源ユニットＲＣＳの変形例として、電流源ユニットＲＣＳｍ’［ここで、ｍ’＝２，３・・・（Ｍ−１）］には、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＲＷＬｍ’−ｉ（ここで、ｉ＝１，２，３）が備えられており、開閉回路ＳＷＲＷＬｍ’−ｉのオン・オフ動作によって、電流源ユニットＲＣＳｍ’から、磁界生成電流ＩＲＷＬ−Ｗ、補償電流−ＩＲＷＬ−Ｃ及び補償電流−Ｉ’ＲＷＬ−Ｃの内のいずれか１つの電流を書込みワード線ＲＷＬｍ’に流す構成を挙げることができる。そして、書込みワード線ＲＷＬ（ｍ’−１）に磁界生成電流ＩＲＷＬ−Ｗを流すときには、書込みワード線ＲＷＬｍ’に補償電流−ＩＲＷＬ−Ｃを流し、書込みワード線ＲＷＬ（ｍ’＋１）に磁界生成電流ＩＲＷＬ−Ｗを流すときには、書込みワード線ＲＷＬｍ’に補償電流−Ｉ’ＲＷＬ−Ｃを流す構成としてもよい。更には、電流源ユニットＲＣＳｍ’をこのような構成とする場合、電流源ユニットＲＣＳ１には、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＲＷＬ１−ｉ（ここで、ｉ＝１，２）が備えられており、開閉回路ＳＷＲＷＬ１−ｉのオン・オフ動作によって、電流源ユニットＲＣＳ１から、磁界生成電流ＩＲＷＬ−Ｗ及び補償電流−Ｉ’ＲＷＬ−Ｃの内のいずれか１つの電流を書込みワード線ＲＷＬ１に流す構成とし、電流源ユニットＲＣＳＭには、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＲＷＬＭ−ｉ（ここで、ｉ＝１，２）が備えられており、開閉回路ＳＷＲＷＬＭ−ｉのオン・オフ動作によって、電流源ユニットＲＣＳＭから、磁界生成電流ＩＲＷＬ−Ｗ及び補償電流−ＩＲＷＬ−Ｃの内のいずれか１つの電流を書込みワード線ＲＷＬＭに流す構成とすることができる。
【０２０２】
更には、電流源ユニットＲＣＳｍにおいては、電流源ユニットＢＣＳｎと同様に、磁界生成電流ＩＲＷＬ−Ｗだけでなく、磁界生成電流−ＩＲＷＬ−Ｗを流す構成としてもよい。この場合、電流源ユニットＲＣＳｍの回路構成は、実質的に、実施の形態１〜実施の形態５にて説明した電流源ユニットＢＣＳｎの回路構成と略同様とすればよい。
【０２０３】
第１ダミー線電流源から送出される補償電流の値と、第２ダミー線電流源から送出される補償電流の値とは、同じであっても、異なっていてもよい。また、第１ダミー線電流源及び第２ダミー線電流源を１つに纏めることもできる。この場合には、開閉回路を設けて、１つに纏められたダミー線電流源と、第１ダミー線ＤＬ１、第２ダミー線ＤＬ２との接続を切り替えればよい。
【０２０４】
トンネル磁気抵抗素子ＴＭＪに記憶されたデータの読み出しのために、トンネル磁気抵抗素子ＴＭＪと同じ構造、構成を有する参照トンネル磁気抵抗素子を第１番目のビット線あるいは第Ｎ番目のビット線と平行に、第１番目のビット線あるいは第Ｎ番目のビット線の外側に設けてもよい。このような構成とすれば、参照トンネル磁気抵抗素子を構成するビット線にて、ダミー線を代用することができる。
【０２０５】
また、不揮発性磁気メモリ装置を、
（１）実施の形態１の不揮発性磁気メモリ装置と実施の形態６の不揮発性磁気メモリ装置の組合せ、
（２）実施の形態１の不揮発性磁気メモリ装置と実施の形態７の不揮発性磁気メモリ装置の組合せ、
（３）実施の形態１の不揮発性磁気メモリ装置と実施の形態８の不揮発性磁気メモリ装置の組合せ、
（４）実施の形態１の不揮発性磁気メモリ装置と実施の形態９の不揮発性磁気メモリ装置の組合せ、
（５）実施の形態１の不揮発性磁気メモリ装置と実施の形態１０の不揮発性磁気メモリ装置の組合せ、
（６）実施の形態２の不揮発性磁気メモリ装置と実施の形態６の不揮発性磁気メモリ装置の組合せ、
（７）実施の形態２の不揮発性磁気メモリ装置と実施の形態７の不揮発性磁気メモリ装置の組合せ、
（８）実施の形態２の不揮発性磁気メモリ装置と実施の形態８の不揮発性磁気メモリ装置の組合せ、
（９）実施の形態２の不揮発性磁気メモリ装置と実施の形態９の不揮発性磁気メモリ装置の組合せ、
（１０）実施の形態２の不揮発性磁気メモリ装置と実施の形態１０の不揮発性磁気メモリ装置の組合せ、
（１１）実施の形態３の不揮発性磁気メモリ装置と実施の形態６の不揮発性磁気メモリ装置の組合せ、
（１２）実施の形態３の不揮発性磁気メモリ装置と実施の形態７の不揮発性磁気メモリ装置の組合せ、
（１３）実施の形態３の不揮発性磁気メモリ装置と実施の形態８の不揮発性磁気メモリ装置の組合せ、
（１４）実施の形態３の不揮発性磁気メモリ装置と実施の形態９の不揮発性磁気メモリ装置の組合せ、
（１５）実施の形態３の不揮発性磁気メモリ装置と実施の形態１０の不揮発性磁気メモリ装置の組合せ、
（１６）実施の形態４の不揮発性磁気メモリ装置と実施の形態６の不揮発性磁気メモリ装置の組合せ、
（１７）実施の形態４の不揮発性磁気メモリ装置と実施の形態７の不揮発性磁気メモリ装置の組合せ、
（１８）実施の形態４の不揮発性磁気メモリ装置と実施の形態８の不揮発性磁気メモリ装置の組合せ、
（１９）実施の形態４の不揮発性磁気メモリ装置と実施の形態９の不揮発性磁気メモリ装置の組合せ、
（２０）実施の形態４の不揮発性磁気メモリ装置と実施の形態１０の不揮発性磁気メモリ装置の組合せ、
（２１）実施の形態５の不揮発性磁気メモリ装置と実施の形態６の不揮発性磁気メモリ装置の組合せ、
（２２）実施の形態５の不揮発性磁気メモリ装置と実施の形態７の不揮発性磁気メモリ装置の組合せ、
（２３）実施の形態５の不揮発性磁気メモリ装置と実施の形態８の不揮発性磁気メモリ装置の組合せ、
（２４）実施の形態５の不揮発性磁気メモリ装置と実施の形態９の不揮発性磁気メモリ装置の組合せ、
（２５）実施の形態５の不揮発性磁気メモリ装置と実施の形態１０の不揮発性磁気メモリ装置の組合せ、
から構成することもできる。
【０２０６】
これらの組合せに、図２２の（Ａ）あるいは図２２の（Ｂ）に示した電流源ユニットの変形例を適用することもできる。
【０２０７】
更には、書込みワード線を共通として、本発明の不揮発性磁気メモリ装置を、複数、並置することもできる。
【０２０８】
また、ビット線とビット線との間に、ビット線と平行に補償電流を流すための補助線を設けてもよいし、書込みワード線と書込みワード線との間に、書込みワード線と平行に補償電流を流すための補助線を設けてもよい。
【０２０９】
更には、米国特許第５９４０３１９号に開示されたＭＲＡＭと同様に、トンネル磁気抵抗素子の上方及び／又は下方に位置する配線（ビット線や書込みワード線）のトンネル磁気抵抗素子に面していない部分が、磁束集中させる材料（例えば、コバルト−鉄合金、ニッケル−鉄合金、アモルファス磁性体材料等の軟磁性材料あるいは高透磁性材料）で覆われている構造を採用し、第２の強磁性体層（記録層）３５に対する磁束集中効果を高めることもできる。
【０２１０】
【発明の効果】
本発明の不揮発性磁気メモリ装置にあっては、磁界生成電流及び補償電流をビット線及び／又は書込みワード線に流す電流源が備えられているので、トンネル磁気抵抗素子へのデータ書込みのための磁界を確実に生成することができ、且つ、補償磁界を確実に生成することができる。
【０２１１】
そして、不揮発性磁気メモリ装置の製造上のばらつきや温度による変動等によって各トンネル磁気抵抗素子における第２の強磁性体層（記録層）の磁化方向の反転閾値が変化する場合であっても、隣接するトンネル磁気抵抗素子におけるデータ破壊の発生を確実に防止することができ、トンネル磁気抵抗素子の良好なる動作領域を確保することができる。その結果、同じ製造プロセスに基づく場合には、不揮発性磁気メモリ装置の信頼性が向上して、歩留が向上し、コストダウンを図ることができる。
【０２１２】
また、これまで以上にトンネル磁気抵抗素子の微細化が可能となり、記憶容量の大きな不揮発性磁気メモリ装置の実現が可能となる。
【０２１３】
本発明の不揮発性磁気メモリ装置にあっては、磁界の干渉を抑圧する代償として消費電力が増加するが、必要な正常動作領域が確保できる程度の磁界制御とすることで、消費電力の増加を抑制することができる。
【図面の簡単な説明】
【図１】図１は、発明の実施の形態１の不揮発性磁気メモリ装置の模式的な一部断面図である。
【図２】図２は、発明の実施の形態１の不揮発性磁気メモリ装置の等価回路図である。
【図３】図３は、１つのＴＭＲタイプのトンネル磁気抵抗素子の等価回路図である。
【図４】図４は、図２４に示したモデルに基づいて、隣接するビット線に逆方向の電流を流した場合に、磁界分布がどのように変化するかを式（１−１）に基づき計算した結果（但し、ｋ＝ｈ／ｄ＝０．５）を示すグラフである。
【図５】図５は、図２４に示したモデルに基づいて、隣接するビット線に逆方向の電流を流した場合に、磁界分布がどのように変化するかを式（１−１）に基づき計算した結果（但し、ｋ＝ｈ／ｄ＝１．０）を示すグラフである。
【図６】図６は、発明の実施の形態２の不揮発性磁気メモリ装置の等価回路図である。
【図７】図７は、発明の実施の形態２の不揮発性磁気メモリ装置における第１電流源ユニット及び第１のスイッチ回路の等価回路図である。
【図８】図８は、発明の実施の形態２の不揮発性磁気メモリ装置における第２電流源ユニット及び第２のスイッチ回路の等価回路図である。
【図９】図９は、発明の実施の形態２の不揮発性磁気メモリ装置における第３電流源ユニット及び第３のスイッチ回路の等価回路図である。
【図１０】図１０は、発明の実施の形態３の不揮発性磁気メモリ装置の等価回路図である。
【図１１】図１１は、発明の実施の形態３の不揮発性磁気メモリ装置における第２電流源ユニット及び第２のスイッチ回路の等価回路図である。
【図１２】図１２は、発明の実施の形態３の不揮発性磁気メモリ装置における第３電流源ユニット及び第３のスイッチ回路の等価回路図である。
【図１３】図１３は、発明の実施の形態４の不揮発性磁気メモリ装置の等価回路図である。
【図１４】図１４は、発明の実施の形態５の不揮発性磁気メモリ装置の等価回路図である。
【図１５】図１５は、発明の実施の形態６の不揮発性磁気メモリ装置の等価回路図である。
【図１６】図１６は、発明の実施の形態７の不揮発性磁気メモリ装置の等価回路図である。
【図１７】図１７は、発明の実施の形態７の不揮発性磁気メモリ装置の等価回路図である。
【図１８】図１８は、発明の実施の形態８の不揮発性磁気メモリ装置の等価回路図である。
【図１９】図１９は、発明の実施の形態８の不揮発性磁気メモリ装置の等価回路図である。
【図２０】図２０は、発明の実施の形態９の不揮発性磁気メモリ装置の等価回路図である。
【図２１】図２１は、発明の実施の形態１０の不揮発性磁気メモリ装置の等価回路図である。
【図２２】図２２の（Ａ）及び（Ｂ）は、それぞれ、ビット線に接続された電流源ユニット、及び、書込みワード線に接続された電流源ユニットの変形例を示す図である。
【図２３】図２３は、不揮発性磁気メモリ装置におけるＭＲＡＭのアステロイド曲線を模式的に示す図である。
【図２４】図２４は、無限長の長さの３本の導線が距離ｄだけ離れて平行に並んでいるときに生成する磁界を求めるためのモデル図である。
【図２５】図２５は、図２４に示したモデル図に基づき計算により求めた磁界ＨＮ（ｘ，Ｈ）の値を示すグラフである。
【符号の説明】
ＴＭＪ・・・トンネル磁気抵抗素子、ＴＲ・・・選択用トランジスタ、ＢＬ・・・ビット線、ＲＷＬ・・・書込みワード線、ＤＬ１，ＤＬ２・・・ダミー線、ＢＣＳ・・・電流源ユニット、ＲＣＳ・・・電流源ユニット、ＢＳ・・・ビット線電流源、ＲＳ・・・書込みワード線電流源、ＤＬＣＳ１，ＤＬＣＳ２・・・ダミー線電流源、１０・・・半導体基板、１１・・・素子分離領域、１２・・・ゲート電極、１３・・・ゲート絶縁膜、１４Ａ，１４Ｂ・・・ソース／ドレイン領域、１５・・・コンタクトホール、１６・・・センス線、２１・・・第１の層間絶縁層、２２，２５・・・接続孔、２３・・・ランディングパッド、２４・・・第２の層間絶縁層、２６・・・第３の層間絶縁層、３１・・・第１の強磁性体層、３２・・・反強磁性体層、３３・・・磁化固定層、３４・・・トンネル絶縁膜、３５・・・第２の強磁性体層、３６・・・トップコート膜、４０，５０・・・第１電流源ユニット、４１，５１・・・第１のスイッチ回路、４２，５２・・・第２電流源ユニット、４３，５３・・・第２のスイッチ回路、４４，５４・・・第３電流源ユニット、４５，５５・・・第３のスイッチ回路
【図１】
2004192727.tif 000003
【図２】
2004192727.tif 000004
【図３】
2004192727.tif 000005
【図４】
2004192727.tif 000006
【図５】
2004192727.tif 000007
【図６】
2004192727.tif 000008
【図７】
2004192727.tif 000009
【図８】
2004192727.tif 000010
【図９】
2004192727.tif 000011
【図１０】
2004192727.tif 000012
【図１１】
2004192727.tif 000013
【図１２】
2004192727.tif 000014
【図１３】
2004192727.tif 000015
【図１４】
2004192727.tif 000016
【図１５】
2004192727.tif 000017
【図１６】
2004192727.tif 000018
【図１７】
2004192727.tif 000019
【図１８】
2004192727.tif 000020
【図１９】
2004192727.tif 000021
【図２０】
2004192727.tif 000022
【図２１】
2004192727.tif 000023
【図２２】
2004192727.tif 000024
【図２３】
2004192727.tif 000025
【図２４】
2004192727.tif 000026
【図２５】
2004192727.tif 000027