(57)【要約】【課題】回路面積の増大を抑えたまま、各チャンネルごとに消費電力を低減することができる多チャンネル型ＤＡ変換器を提供する。【解決手段】第１，第２，第３チャンネル用の電流セル型ＤＡコンバータ１１，１２，１３を構成する電流セルトランジスタ１１＿１１，１１＿１２，…；１２＿１１，１２＿１２，…；１３＿１１，１３＿１２，…に流れる電流を、パワーダウン回路２１，２２，２３を構成するスイッチング素子２１＿１，２２＿１，２３＿１からの電圧ＶｄｄをＰＭＯＳトランジスタ１１＿３１，１２＿３１，１３＿３１に印加してオフ状態にして遮断する。【選択図】        図１
2004282616.tif 000002
【特許請求の範囲】
【請求項１】
複数の電流セルトランジスタを有しこれら複数の電流セルトランジスタのうちの、デジタルデータに応じた数の電流セルトランジスタを流れる電流を合流させることにより、該デジタルデータに応じたアナログ信号を生成する電流セル型ＤＡコンバータを複数チャンネル備えた多チャンネル型ＤＡ変換器において、
各チャンネルを構成する電流セルトランジスタを流れる電流を、各チャンネルごとに独立に遮断するチャンネル別パワーダウン回路を備えたことを特徴とする多チャンネル型ＤＡ変換器。
【請求項２】
各電流セルトランジスタに対応して、該電流セルトランジスタを流れる電流をデジタルデータに応じて導通あるいは遮断する第１のトランジスタと、該第１のトランジスタを遮断して該電流セルトランジスタを流れる電流を出力側に流す第２のトランジスタとを備え、
前記チャンネル別パワーダウン回路は、各チャンネルを構成する電流セルトランジスタを流れる電流を遮断させるにあたり、各チャンネルを構成する電流セルトランジスタに対応する前記第２のトランジスタを遮断状態とするものであることを特徴とする請求項１記載の多チャンネル型ＤＡ変換器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタルデータに応じたアナログ信号を生成する電流セル型ＤＡコンバータを複数チャンネル備えた多チャンネル型ＤＡ変換器に関する。
【０００２】
【従来の技術】
従来より、複数の電流セルトランジスタを有しこれら複数の電流セルトランジスタのうちの、デジタルデータに応じた数の電流セルトランジスタを流れる電流を合流させることにより、そのデジタルデータに応じたアナログ信号を生成する電流セル型ＤＡコンバータを複数チャンネル備えた多チャンネル型ＤＡ変換器が知られている。
【０００３】
図２は、従来の多チャンネル型ＤＡ変換器の回路を示す図である。
【０００４】
図２に示す多チャンネル型ＤＡ変換器１００は、３つのチャンネルを備えた多チャンネル型ＤＡ変換器であり、この多チャンネル型ＤＡ変換器１００には、電流制御回路１０と、第１チャンネル用の電流セル型ＤＡコンバータ１１と、第２チャンネル用の電流セル型ＤＡコンバータ１２と、第３チャンネル用の電流セル型ＤＡコンバータ１３とが備えられている。
【０００５】
電流制御回路１０には、参照電圧ＶＲＥＦが入力される端子１０＿１と、その端子１０＿１に逆相入力側（−）が接続されたオペアンプ１０＿２と、そのオペアンプ１０＿２の出力にゲートが接続されるとともにソースが電源Ｖｄｄに接続されたＰＭＯＳトランジスタ１０＿３と、そのＰＭＯＳトランジスタ１０＿３のドレインおよびオペアンプ１０＿２の正相入力側（＋）に接続された外付け抵抗用の端子１０＿４とが備えられている。端子１０＿４とグラウンドＧＮＤの間には、抵抗１０＿５が接続されている。
【０００６】
第１チャンネル用の電流セル型ＤＡコンバータ１１には、複数の電流セルトランジスタ１１＿１１，１１＿１２，…と、電流セルトランジスタ１１＿１１とグラウンドＧＮＤとの間に配置されたＰＭＯＳトランジスタ１１＿２１（実際には、複数の電流セルトランジスタ１１＿１１，１１＿１２，…に対応して複数のＰＭＯＳトランジスタが配置されているが、ここでは例示的に１つのＰＭＯＳトランジスタ１１＿２１を示す）と、電流セルトランジスタ１１＿１１とＰＭＯＳトランジスタ１１＿２１の接続点に接続されたＰＭＯＳトランジスタ１１＿３１（実際には、複数の電流セルトランジスタ１１＿１１，１１＿１２，…に対応して複数のＰＭＯＳトランジスタが配置されているが、ここでは例示的に１つのＰＭＯＳトランジスタ１１＿３１を示す）と、電流出力用の端子１１＿３２と、その端子１１＿３２とグラウンドＧＮＤとの間に配備された抵抗１１＿３３とが備えられている。複数の電流セルトランジスタ１１＿１１，１１＿１２，…のゲートには、オペアンプ１０＿２からのゲート電圧ＶＧが入力され、またＰＭＯＳトランジスタ１１＿２１のゲートにはデジタルデータＤＡＴＡが入力され、さらにＰＭＯＳトランジスタ１１＿３１のゲートには参照電圧ＶＲＥＦが入力される。
【０００７】
また、第２チャンネル用の電流セル型ＤＡコンバータ１２には、複数の電流セルトランジスタ１２＿１１，１２＿１２，…と、電流セルトランジスタ１２＿１１とグラウンドＧＮＤとの間に配置されたＰＭＯＳトランジスタ１２＿２１と、電流セルトランジスタ１２＿１１とＰＭＯＳトランジスタ１２＿２１の接続点に接続されたＰＭＯＳトランジスタ１２＿３１と、電流出力用の端子１２＿３２と、その端子１２＿３２とグラウンドＧＮＤとの間に配備された抵抗１２＿３３とが備えられている。複数の電流セルトランジスタ１２＿１１，１２＿１２，…のゲートには、オペアンプ１０＿２からのゲート電圧ＶＧが入力され、またＰＭＯＳトランジスタ１２＿２１のゲートにはデジタルデータＤＡＴＡが入力され、さらにＰＭＯＳトランジスタ１２＿３１のゲートには参照電圧ＶＲＥＦが入力される。
【０００８】
さらに、第３チャンネル用の電流セル型ＤＡコンバータ１３には、複数の電流セルトランジスタ１３＿１１，１３＿１２，…と、電流セルトランジスタ１３＿１１とグラウンドＧＮＤとの間に配置されたＰＭＯＳトランジスタ１３＿２１と、電流セルトランジスタ１３＿１１とＰＭＯＳトランジスタ１３＿２１の接続点に接続されたＰＭＯＳトランジスタ１３＿３１と、電流出力用の端子１３＿３２と、その端子１３＿３２とグラウンドＧＮＤとの間に配備された抵抗１３＿３３とが備えられている。複数の電流セルトランジスタ１３＿１１，１３＿１２，…のゲートには、オペアンプ１０＿２からのゲート電圧ＶＧが入力され、またＰＭＯＳトランジスタ１３＿２１のゲートにはデジタルデータＤＡＴＡが入力され、さらにＰＭＯＳトランジスタ１３＿３１のゲートには参照電圧ＶＲＥＦが入力される。
【０００９】
また、この多チャンネル型ＤＡ変換器１００には、ゲート電圧ＶＧを安定させるための外付けコンデンサ用の端子３１が備えられており、この端子３１と電源Ｖｄｄの間に外付けコンデンサ３２が接続されている。
【００１０】
このように構成された多チャンネル型ＤＡ変換器１００では、電流制御回路１０を構成するＰＭＯＳトランジスタ１０＿３に流れる電流が抵抗１０＿５によりモニタ電圧に変換されてオペアンプ１０＿２の正相入力側（＋）に入力される。オペアンプ１０＿２は、正相入力側（＋）に入力されたモニタ電圧が逆相入力側（−）に入力されている参照電圧ＶＲＥＦと等しくなるように、ＰＭＯＳトランジスタ１０＿３のゲート電圧ＶＧを制御する。ここで、第１チャンネル用の電流セルトランジスタ１１＿１１に対応するＰＭＯＳトランジスタ１１＿２１がデジタルデータＤＡＴＡの論理に応じてオン，オフし、これによりデジタルデータＤＡＴＡに応じた電流ＩＯＵＴ１がＰＭＯＳトランジスタ１１＿３１，端子１１＿３２，抵抗１１＿３３を経由してグラウンドＧＮＤに流れる。実際には、複数の電流セルトランジスタ１１＿１１，１１＿１２，…のうちの、デジタルデータＤＡＴＡに応じた数の電流セルトランジスタを流れる電流がＰＭＯＳトランジスタ１１＿３１を経由して合流されて、抵抗１１＿３３でＩ・Ｖ変換されアナログ信号電圧として出力される。このようにして、第１チャンネルにおけるＤＡ変換が行なわれる。第２チャンネル，第３チャンネルにおけるＤＡ変換も、第１チャンネルと同様にして行なわれる。
【００１１】
上述した多チャンネル型ＤＡ変換器１００において、不使用時の消費電力を低減させるための工夫が行なわれている。
【００１２】
図３は、図２に示す多チャンネル型ＤＡ変換器の不使用時の消費電力を低減させるための回路を示す図である。
【００１３】
図３には、図２に示すオペアンプ１０＿２の出力部を構成する、ＰＭＯＳトランジスタ１０＿２ａとＮＭＯＳトランジスタ１０＿２ｂと出力端子１０＿２ｃとが示されている。また、パワーダウン信号ＰＤが入力される端子１０１と、電源Ｖｄｄと出力端子１０＿２ｃとの間に配備されたＰＭＯＳトランジスタ１０２が示されている。
【００１４】
多チャンネル型ＤＡ変換器１００において、ＤＡ変換が行なわれる通常の動作状態では、端子１０１に、パワーダウン信号ＰＤとして‘Ｈ’レベルが印加される。このため、ＰＭＯＳトランジスタ１０２はオフ状態になり、オペアンプ１０＿２の出力端子１０＿２ｃからは前述した電圧ＶＧが出力される。
【００１５】
ここで、多チャンネル型ＤＡ変換器１００の消費電力を低減させるために、パワーダウン信号ＰＤが‘Ｈ’レベルから‘Ｌ’レベルに変化する。すると、ＰＭＯＳトランジスタ１０２がオン状態になり、オペアンプ１０＿２の出力端子１０＿２ｃが電源Ｖｄｄにプルアップされる。これにより、全ての電流セルトランジスタ１１＿１１，１１＿１２，…；１２＿１１，１２＿１２，…；１３＿１１，１３＿１２，…がオフ状態になる。従って、多チャンネル型ＤＡ変換器１００の消費電力の低減化が図られる。
【００１６】
また、低消費電力化が行なわれる動作待機状態と通常の動作状態とを有し、動作待機状態から通常の動作状態に即座に復帰することができる電流セル型ＤＡコンバータも提案されている（特許文献１参照）。このような電流セル型ＤＡコンバータを複数チャンネル備えて多チャンネル型ＤＡ変換器を構成することもできる。
【００１７】
【特許文献１】
特開平１１−２４３３３８号公報
【００１８】
【発明が解決しようとする課題】
一般に、多チャンネル型ＤＡ変換器において、複数のチャンネルのうちの特定のチャンネルのみが動作するような場合がある。このような場合、特定のチャンネルを除く残りの動作しないチャンネルにおける消費電力を低減することが好ましい。しかし、上述した多チャンネル型ＤＡ変換器１００は、オペアンプ１０＿２の出力をプルアップすることにより低消費電力化を実現するものであるため、全てのチャンネルについて動作が停止することとなり、上記特定のチャンネルを除く残りの動作しないチャンネルにおける消費電力の低減化は困難である。
【００１９】
また、上記特許文献１に提案された電流セル型ＤＡコンバータを複数チャンネル備えて多チャンネル型ＤＡ変換器を構成した場合であっても、それら複数チャンネルに共通な１つのオペアンプの出力を制御して消費電力を低減するものであるため、やはり全てのチャンネルについての動作が停止することとなり、特定のチャンネルを除く残りの動作しないチャンネルにおける消費電力の低減化は困難である。従って、多チャンネル型ＤＡ変換器の消費電力の低減化に欠けるという問題がある。
【００２０】
この問題を解決するために、複数のチャンネルに対応して複数のオペアンプを備えるということが考えられる。しかし、複数のオペアンプを備えたのでは、回路面積が増大するという問題が発生する。
【００２１】
本発明は、上記事情に鑑み、回路面積の増大を抑えたまま、各チャンネルごとに消費電力を低減することができる多チャンネル型ＤＡ変換器を提供することを目的とする。
【００２２】
【課題を解決するための手段】
上記目的を達成する本発明の多チャンネル型ＤＡ変換器は、複数の電流セルトランジスタを有しこれら複数の電流セルトランジスタのうちの、デジタルデータに応じた数の電流セルトランジスタを流れる電流を合流させることにより、そのデジタルデータに応じたアナログ信号を生成する電流セル型ＤＡコンバータを複数チャンネル備えた多チャンネル型ＤＡ変換器において、
各チャンネルを構成する電流セルトランジスタを流れる電流を、各チャンネルごとに独立に遮断するチャンネル別パワーダウン回路を備えたことを特徴とする。
【００２３】
本発明の多チャンネル型ＤＡ変換器は、各チャンネルを構成する電流セルトランジスタを流れる電流を、各チャンネルごとに独立に遮断するチャンネル別パワーダウン回路を備えたものであるため、複数のチャンネルのうちの特定のチャンネルのみが動作するような場合であっても、その特定のチャンネルを除く残りのチャンネルを構成する電流セルトランジスタを流れる電流を遮断することにより、その残りのチャンネルにおける消費電力を低減することができる。従って、複数のチャンネルに対応する複数のオペアンプを備える必要もなく、回路面積の増大を抑えたまま、消費電力を低減することができる。
【００２４】
ここで、各電流セルトランジスタに対応して、その電流セルトランジスタを流れる電流をデジタルデータに応じて導通あるいは遮断する第１のトランジスタと、その第１のトランジスタを遮断してその電流セルトランジスタを流れる電流を出力側に流す第２のトランジスタとを備え、
上記チャンネル別パワーダウン回路は、各チャンネルを構成する電流セルトランジスタを流れる電流を遮断させるにあたり、各チャンネルを構成する電流セルトランジスタに対応する上記第２のトランジスタを遮断状態とするものであることが好ましい。
【００２５】
このようにすると、各チャンネルを構成する電流セルトランジスタを流れる電流を、各チャンネルごとに独立に簡単に遮断することができる。
【００２６】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
【００２７】
図１は、本発明の一実施形態の多チャンネル型ＤＡ変換器の回路を示す図である。
【００２８】
尚、前述した図２に示す多チャンネル型ＤＡ変換器１００の構成要素と同じ構成要素には同一の符号を付して説明する。
【００２９】
図１に示す多チャンネル型ＤＡ変換器１は、図２に示すチャンネルを備えた多チャンネル型ＤＡ変換器１００と比較し、チャンネル別パワーダウン回路２１，２２，２３が追加された点が異なっている。チャンネル別パワーダウン回路２１，２２，２３は、各チャンネルを構成する電流セルトランジスタを流れる電流を、各チャンネルごとに独立に遮断する回路である。具体的には、パワーダウン回路２１は、第１チャンネル用の電流セル型ＤＡコンバータ１１を構成する電流セルトランジスタ１１＿１１，１１＿１２，…に流れる電流を遮断する。また、パワーダウン回路２２は、第２チャンネル用の電流セル型ＤＡコンバータ１２を構成する電流セルトランジスタ１２＿１１，１２＿１２，…に流れる電流を遮断する。さらに、パワーダウン回路２３は、第３チャンネル用の電流セル型ＤＡコンバータ１３を構成する電流セルトランジスタ１３＿１１，１３＿１２，…に流れる電流を遮断する。
【００３０】
ここで、電流セル型ＤＡコンバータ１１を構成するＰＭＯＳトランジスタ１１＿３１が、本発明にいう第２のトランジスタの一例に相当し、このＰＭＯＳトランジスタ１１＿３１は、電流セルトランジスタ１１＿１１，１１＿１２，…に流れる電流を出力側に流す役割を担うものである。また、ＰＭＯＳトランジスタ１１＿３１と並列に配備されたＰＭＯＳトランジスタ１１＿２１が、本発明にいう第１のトランジスタの一例に相当し、このＰＭＯＳトランジスタ１１＿２１は、電流セルトランジスタ１１＿１１，１１＿１２，…に流れる電流をデジタルデータＤＡＴＡに応じて導通あるいは遮断する役割を担うものである。
【００３１】
また、電流セル型ＤＡコンバータ１２を構成するＰＭＯＳトランジスタ１２＿３１が、本発明にいう第２のトランジスタの他の一例に相当し、このＰＭＯＳトランジスタ１２＿３１は、電流セルトランジスタ１２＿１１，１２＿１２，…に流れる電流を出力側に流す役割を担うものである。また、ＰＭＯＳトランジスタ１２＿３１と並列に配備されたＰＭＯＳトランジスタ１２＿２１が、本発明にいう第１のトランジスタの他の一例に相当し、このＰＭＯＳトランジスタ１２＿２１は、電流セルトランジスタ１２＿１１，１２＿１２，…に流れる電流をデジタルデータＤＡＴＡに応じて導通あるいは遮断する役割を担うものである。
【００３２】
さらに、電流セル型ＤＡコンバータ１３を構成するＰＭＯＳトランジスタ１３＿３１が、本発明にいう第２のトランジスタのさらなる他の一例に相当し、このＰＭＯＳトランジスタ１３＿３１は、電流セルトランジスタ１３＿１１，１３＿１２，…に流れる電流を出力側に流す役割を担うものである。また、ＰＭＯＳトランジスタ１３＿３１と並列に配備されたＰＭＯＳトランジスタ１３＿２１が、本発明にいう第１のトランジスタのさらなる他の一例に相当し、このＰＭＯＳトランジスタ１３＿２１は、電流セルトランジスタ１３＿１１，１３＿１２，…に流れる電流をデジタルデータＤＡＴＡに応じて導通あるいは遮断する役割を担うものである。
【００３３】
パワーダウン回路２１は、スイッチング素子２１＿１，２１＿３，インバータ２１＿２，第１のパワーダウン信号ＰＤ１が入力される端子２１＿４を備え、第１チャンネルを構成する電流セルトランジスタ１１＿１１，１１＿１２，…に流れる電流を遮断させるにあたり、第１チャンネルを構成する電流セルトランジスタ１１＿１１，１１＿１２，…に対応するＰＭＯＳトランジスタ１１＿３１を遮断状態とする。
【００３４】
パワーダウン回路２２は、スイッチング素子２２＿１，２２＿３，インバータ２２＿２，第２のパワーダウン信号ＰＤ２が入力される端子２２＿４を備え、第２チャンネルを構成する電流セルトランジスタ１２＿１１，１２＿１２，…に流れる電流を遮断させるにあたり、第２チャンネルを構成する電流セルトランジスタ１２＿１１，１２＿１２，…に対応するＰＭＯＳトランジスタ１２＿３１を遮断状態とする。
【００３５】
パワーダウン回路２３は、スイッチング素子２３＿１，２３＿３，インバータ２３＿２，第３のパワーダウン信号ＰＤ３が入力される端子２３＿４を備え、第３チャンネルを構成する電流セルトランジスタ１３＿１１，１３＿１２，…に流れる電流を遮断させるにあたり、第３チャンネルを構成する電流セルトランジスタ１３＿１１，１３＿１２，…に対応するＰＭＯＳトランジスタ１３＿３１を遮断状態とする。
【００３６】
次に、このように構成された多チャンネル型ＤＡ変換器１の動作について説明する。先ず、消費電力の低減化が行なわれない通常の動作状態について説明する。
【００３７】
通常の動作状態では、パワーダウン回路２１，２２，２３を構成する端子２１＿４，２２＿４，２３＿４に、パワーダウン信号ＰＤ１，ＰＤ２，ＰＤ３としていずれも‘Ｌ’レベルが入力される。
【００３８】
パワーダウン回路２１を構成するスイッチング素子２１＿１の正相制御端子，２１＿３の逆相制御端子，インバータ２１＿２には‘Ｌ’レベルのパワーダウン信号ＰＤ１が入力される。インバータ２１＿２からは‘Ｈ’レベルの信号が出力されてスイッチング素子２１＿１の逆相制御端子，２１＿３の正相制御端子に入力される。このため、スイッチング素子２１＿１，２１＿３がそれぞれオフ状態，オン状態になり、参照電圧ＶＲＥＦが、スイッチング素子２１＿３を介して電流セル型ＤＡコンバータ１１を構成するＰＭＯＳトランジスタ１１＿３１に印加される。同様にして、参照電圧ＶＲＥＦがパワーダウン回路２２を構成するスイッチング素子２２＿３を介して、電流セル型ＤＡコンバータ１２を構成するＰＭＯＳトランジスタ１２＿３１に印加される。さらに、参照電圧ＶＲＥＦがパワーダウン回路２３を構成するスイッチング素子２３＿３を介して、電流セル型ＤＡコンバータ１３を構成するＰＭＯＳトランジスタ１３＿３１に印加される。
【００３９】
多チャンネル型ＤＡ変換器１では、電流セル型ＤＡコンバータ１１を構成する複数の電流セルトランジスタ１１＿１１，１１＿１２，…のうちの、デジタルデータＤＡＴＡに応じた数の電流セルトランジスタを流れる電流が合流されて、第１チャンネルにおけるＤＡ変換が行なわれる。また、電流セル型ＤＡコンバータ１２を構成する複数の電流セルトランジスタ１２＿１１，１２＿１２，…のうちの、デジタルデータＤＡＴＡに応じた数の電流セルトランジスタを流れる電流が合流されて、第２チャンネルにおけるＤＡ変換が行なわれる。さらに、電流セル型ＤＡコンバータ１３を構成する複数の電流セルトランジスタ１３＿１１，１３＿１２，…のうちの、デジタルデータＤＡＴＡに応じた数の電流セルトランジスタを流れる電流が合流されて、第３チャンネルにおけるＤＡ変換が行なわれる。
【００４０】
次に、第１チャンネルのみＤＡ変換が行なわれるとともに、残りの第２，第３チャンネルにおいて消費電力が低減される場合について説明する。第１チャンネルにおけるＤＡ変換は、上述したようにして行なわれる。パワーダウン回路２２，２３を構成する端子２２＿４，２３＿４には、パワーダウン信号ＰＤ２，ＰＤ３として‘Ｌ’レベルに代えて‘Ｈ’レベルが入力される。すると、パワーダウン回路２２を構成するスイッチング素子２２＿１の正相制御端子，２２＿３の逆相制御端子，インバータ２２＿２には‘Ｈ’レベルのパワーダウン信号ＰＤ２が入力される。インバータ２２＿２からは‘Ｌ’レベルの信号が出力されてスイッチング素子２２＿１の逆相制御端子，２２＿３の正相制御端子に入力される。このため、スイッチング素子２２＿１，２２＿３がそれぞれオン状態，オフ状態になり、スイッチング素子２２＿１から電源電圧Ｖｄｄが出力される。この電源電圧Ｖｄｄが、電流セル型ＤＡコンバータ１２を構成するＰＭＯＳトランジスタ１２＿３１に印加されるため、そのＰＭＯＳトランジスタ１２＿３１がオフ状態になる。すると、複数の電流セルトランジスタ１２＿１１，１２＿１２，…の、デジタルデータＤＡＴＡに応じた電流ＩＯＵＴ２が、このＰＭＯＳトランジスタ１２＿３１で遮断される。
【００４１】
同様にして、スイッチング素子２３＿１から電源電圧Ｖｄｄが出力され、電流セル型ＤＡコンバータ１３を構成するＰＭＯＳトランジスタ１３＿３１に印加されるため、そのＰＭＯＳトランジスタ１３＿３１がオフ状態になる。これにより、複数の電流セルトランジスタ１３＿１１，１３＿１２，…の、デジタルデータＤＡＴＡに応じた電流ＩＯＵＴ３が、ＰＭＯＳトランジスタ１３＿３１で遮断される。従って、多チャンネル型ＤＡ変換器１では、第１チャンネルにおけるＤＡ変換が行なわれるとともに、第２，第３チャンネルにおける消費電力の低減化が図られる。
【００４２】
このように、本実施形態の多チャンネル型ＤＡ変換器１は、各チャンネルを構成する電流セルトランジスタ１１＿１１，１１＿１２，…；１２＿１１，１２＿１２，…；１３＿１１，１３＿１２，…を流れる電流を、各チャンネルごとに独立に遮断するチャンネル別パワーダウン回路２１；２２；２３を備えたものであるため、３つのチャンネルのうちの特定のチャンネルのみが動作するような場合であっても、その特定のチャンネルを除く残りのチャンネルを構成する電流セルトランジスタを流れる電流を遮断することにより、その残りのチャンネルにおける消費電力を低減することができる。従って、複数のチャンネルに対応する複数のオペアンプを備える必要もなく、回路面積の増大を抑えたまま、消費電力を低減することができる。
【００４３】
尚、本実施形態では、３つのチャンネルを備えた多チャンネル型ＤＡ変換器の例で説明したが、これに限られるものではなく、本発明は、複数のチャンネルを備えたものであればよい。
【００４４】
【発明の効果】
以上説明したように、本発明の多チャンネル型ＤＡ変換器によれば、回路面積の増大を抑えたまま、各チャンネルごとに消費電力を低減することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の多チャンネル型ＤＡ変換器の回路を示す図である。
【図２】従来の多チャンネル型ＤＡ変換器の回路を示す図である。
【図３】図２に示す多チャンネル型ＤＡ変換器の消費電力を低減させるための回路を示す図である。
【符号の説明】
１  多チャンネル型ＤＡ変換器
１０  基準電流生成回路
１０＿１，１０＿４，３１，１１＿３２，１２＿３２，１３＿３２，２１＿４，２２＿４，２３＿４  端子
１０＿２  オペアンプ
１０＿３，１１＿２１，１１＿３１，１２＿２１，１２＿３１，１３＿２１，１３＿３１  ＰＭＯＳトランジスタ
１０＿５，１１＿３３，１２＿３３，１３＿３３  抵抗
１１，１２，１３  電流セル型ＤＡコンバータ
１１＿１１，１１＿１２，…，１２＿１１，１２＿１２，…，１３＿１１，１３＿１２，…  電流セルトランジスタ（ＰＭＯＳトランジスタ）
２１，２２，２３  パワーダウン回路
２１＿１，２１＿３，２２＿１，２２＿３，２３＿１，２３＿３  スイッチング素子
２１＿２，２２＿２，２３＿２  インバータ
３２  コンデンサ
【図１】
2004282616.tif 000003
【図２】
2004282616.tif 000004
【図３】
2004282616.tif 000005