(57)【要約】【課題】薄膜表示素子にヒューズを設ける際に、正常な電流が流れている状態ではヒューズが切れないようにし、異常の発生により大電流が流れたときはヒューズが確実に切れるようにする。【解決手段】薄膜表示素子１０の取り出し配線２３のそれぞれに、ヒューズ２５を設ける。検査時などに、電圧印加部２４と他方の取り出し配線２２の間に電圧が印加される。素子に破壊又は短絡が発生していると、対応するヒューズに大電流が流れて、ヒューズが切れる。これにより、異常電流が継続して流れることが防止され、ほかの素子に検査電圧を十分に印加することができる。ヒューズを取り出し配線ごとに設けているため、ヒューズが通常電流では切れず、異常発生時には確実に切れるようになる。【選択図】        図２
2004287032.tif 000002
【特許請求の範囲】
【請求項１】
取り出し配線にヒューズを設けたことを特徴とする薄膜表示素子。
【請求項２】
前記取り出し配線のすべてに前記ヒューズを設けた請求項１に記載の薄膜表示素子。
【請求項３】
複数の前記取り出し配線に対する共通配線を設けた請求項１又は２に記載の薄膜表示素子。
【請求項４】
前記取り出し配線と前記共通配線とを前記ヒューズにより接続した請求項３に記載の薄膜表示素子。
【請求項５】
薄膜表示素子が共通の基板に複数配置され、
１つの表示素子の前記共通配線が、隣接する表示素子内の空きスペースに配置される請求項１から４のいずれか１項に記載の薄膜表示素子。
【請求項６】
薄膜表示素子の取り出し配線にヒューズを介して印加する電圧の波形を、前記薄膜表示素子を駆動する通常の電圧波形に比べて、前記ヒューズが切れやすい電圧波形とすることを特徴とする薄膜表示素子への電圧印加方法。
【請求項７】
前記ヒューズが切れやすい電圧波形が、前記通常の電圧波形に比べて、オン時間が長い電圧波形である請求項６に記載の薄膜表示素子への電圧印加方法。
【請求項８】
前記ヒューズが切れやすい電圧波形が、前記通常の電圧波形に比べて、電圧の高い電圧波形である請求項６に記載の薄膜表示素子への電圧印加方法。
【請求項９】
前記ヒューズが切れやすい電圧波形が、定期的に前記通常の電圧波形の間に印加される請求項６から８のいずれか１項に記載の薄膜表示素子への電圧印加方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＥＬ表示素子などの薄膜表示素子に関するものである。
【０００２】
また、本発明は、上記薄膜表示素子への電圧印加方法に関するものである。
【０００３】
【従来の技術】
１枚の透明基板上に複数の薄膜表示素子を形成する多面付け薄膜表示素子がある。このような多面付け薄膜表示素子においては、素子の短絡不良を検査する完成検査が行われる。この検査は、共通配線を介して、各薄膜表示素子の電極に検査電圧を印加しそのときの電流を測定することにより行われる。
【０００４】
また、薄膜表示素子のエージング処理を行うためにも、共通配線を介して、各薄膜表示素子の電極に電圧を印加することが行われる。
【０００５】
このとき、薄膜表示素子に短絡、破壊などの異常が生じていると、その素子に電流が集中して流れる。このように、１つの薄膜表示素子に電流が集中して流れると、電圧電圧降下が発生し、ほかの素子に十分な電圧が印加されないことになる。このため、ほかの素子に短絡が発生していたとしてもこれを検知できない場合とか、ほかの素子のエージング処理ができない場合が生じる。
【０００６】
この問題を解消するために、共通配線にヒューズパターンを設け、ヒューズを介して、各薄膜表示素子に検査電圧を印加する技術が提案されている（例えば、特許文献１参照。）。
【０００７】
この技術によれば、ある薄膜表示素子に短絡不良が発生した場合、その素子に対して設けられたヒューズが切れることになる。ヒューズが切れることにより、異常な素子に短絡電流が継続して流れなくなる。これにより、ほかの素子には、正常な検査電圧が印加されることとなり、検査を継続することができる。
【０００８】
【特許文献１】
（特開平８−１１０５２６号公報）
【０００９】
【発明が解決しようとする課題】
薄膜表示素子の一部に発生した短絡電流でヒューズを切るためには、ヒューズの抵抗値を高くする必要がある。しかしながら、上記従来例では、複数の取り出し配線を接続した共通配線にヒューズを設けるため、ヒューズに流れる電流が、素子全体に流れる電流の総和となる。このような状態でヒューズの抵抗値を高くすると、素子に異常が発生していない場合でも、素子全体に流れる電流でヒューズが切れるという不具合が発生する。
【００１０】
本発明は、薄膜表示素子にヒューズを設ける際に、正常な電流が流れている状態ではヒューズが切れないようにし、異常の発生により大電流が流れたときはヒューズが確実に切れるようにすることを目的とするものである。
【００１１】
【課題を解決するための手段】
本発明においては、上記目的を達成するため、ヒューズを設ける位置を、薄膜表示素子に流れる電流が最小値になる取り出し配線とする。
【００１２】
本発明によれば、ヒューズには、素子が正常であれば小電流が流れ、短絡発生時には大電流が流れることになる。したがって、素子に異常が発生したときはヒューズが確実に切れ、正常時にはヒューズが切れないようにすることができる。
【００１３】
本発明においては、更に、検査時に薄膜表示素子に印加する電圧の波形を、薄膜表示素子を駆動するための通常の電圧波形に比べて、ヒューズが切れやすいものとする。このヒューズが切れやすい電圧波形としては、オン時間が長い波形、電圧の高い波形がある。
【００１４】
本発明によれば、素子に異常が発生しているときに、ヒューズを更に確実に切ることができる。
【００１５】
【発明の実施の形態】
本発明の実施形態について図を用いて説明する。
【００１６】
本発明が適用される薄膜表示素子の１例としてＥＬ表示素子がある。
【００１７】
図１は、ＥＬ表示素子１０の断面を示す。なお、図を見やすくするためハッチングは省略している。
【００１８】
第１基板（ガラス基板）１１の上に、順次、透明第１電極（ロウ電極）１２、透明第１絶縁膜１３、発光層１４、透明第２絶縁膜１５、及び透明第２電極（カラム電極）１６が形成される。これが、接着剤１８にて第２基板（ガラス基板）１７と貼り合わせられる。
【００１９】
第１電極１２と第２電極１６は、例えばＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）膜にてストライブ状に構成され、互いに直交して配置される。第１電極１２と第２電極１６は、第１絶縁膜１３、第２絶縁膜１５及び発光層１４と共に画素を構成する。第１電極１２と第２電極１６の間に電圧を印加することで、この画素が発光する。
【００２０】
以下、本発明を上記のＥＬ表示素子に適用した例を実施形態ごとに説明する。
【００２１】
（実施形態１）
図２は、本発明を適用したＥＬ表示素子１０の平面図である。
【００２２】
画素がマトリクス状に配置されて発光領域２１が構成される。発光領域２１を構成するロウ側の第１電極１２が、図示右側に取り出されて、取り出し配線２２を構成する。また、カラム側の第２電極１６が、図示下部に取り出されて、取り出し配線２３を構成する。
【００２３】
取り出し配線２３に対応して、電圧印加をするための検査プローブなどを接触させる電圧印加部２４が第１基板１１上に形成される。取り出し配線２３と電圧印加部２４の間にヒューズ２５が設けられる。
【００２４】
ＥＬ表示素子１０の検査時に、電圧印加部２４とロウ側の取り出し配線２２の間に検査電圧が印加される。また、膜特性安定化のための連続通電処理を行うエージング処理時にも、電圧印加部２４と取り出し配線２２の間に電圧が印加される。
【００２５】
ＥＬ表示素子１０が正常であれば、検査時及びエージング処理時には、ヒューズ２５に小電流が流れる。一方、ＥＬ表示素子１０が破壊された、又はロウ−カラム間が短絡されたなどの異常があれば、ヒューズ２５に大電流が流れる。ヒューズ２５の抵抗値は、ＥＬ表示素子１０の正常時に流れる小電流ではヒューズが切れず、異常時に流れる大電流ではヒューズ２５が切れるように設定される。
【００２６】
図３は、ヒューズ２５の構成を示す。
【００２７】
図示の例では、取り出し配線２３の先端近傍部分の線幅が狭く形成される。この幅が狭い部分がヒューズ２５を形成し、更にその先端の元の線幅の部分が電圧印加部２４を形成する。
【００２８】
例えば、材料をＩＴＯ膜とし、線幅３０μｍ、長さ２００μｍで形成することで、抵抗値約１００Ωのヒューズが得られる。なお、ヒューズ２５は、流れる電流による発熱で切れるものであるため、線幅、長さ、抵抗値だけでなく、膜構成などによる放熱性などにも影響を受ける。したがって、素子毎に最適な形状、抵抗値を設定する必要がある。
【００２９】
本例によれば、検査時、エージング処理時に素子に異常がある場合には、異常個所に対応するヒューズ２５が溶断される。したがって、切れたヒューズとつながっていた配線には電圧が印加されず暗線となり、異常の有無をチェックすることができる。また、ヒューズの切断により、異常箇所に集中して大電流が流れ続けることがなくなるため、ほかの箇所の検査、処理などを継続することができる。
【００３０】
図２に示した例では、ヒューズ２５がカラム側の第２電極１６の取り出し配線２３にのみ形成されているが、この配置位置は変更が可能である。ヒューズ２５は、第１電極１２の取り出し配線２２側のみに設けることも、取り出し配線２２、２３の両方に設けることもできる。
【００３１】
（実施形態２）
図４は、共通配線２６を設ける例を示す。
【００３２】
カラム側の取り出し配線２３をすべて短絡する共通配線２６が形成される。取り出し配線２３と共通配線２６の間にヒューズが設けられる。電圧の印加は、カラム側については、共通配線２６に一括して印加される。このほかの点については、実施形態１と同様であるので説明を省略する。
【００３３】
なお、共通配線２６は、ロウ側の取り出し配線２２側に設けることも、両方の取り出し配線２２、２３に設けることもできる。また、両方の取り出し配線２２、２３に共通配線２６を設けた場合は、ヒューズ２５は、その一方に設ければよいが、両方に設けることもできる。さらに、取り出し配線２２、２３の一部のみを共通配線２６に接続するようにすることもできる。
【００３４】
共通配線２６を設けた場合は、ヒューズ２５には１ロウ分又は１カラム分の画素全体に流れる通常電流で切れないようにしなければならない。この場合でも、取り出し配線２２又は２３のそれぞれにヒューズを設けることにより、ヒューズ２５は通常電流では切れず、かつ、異常電流に対するヒューズの感度を向上することができる。
【００３５】
また、ヒューズ２５幅が取り出し配線２３、電圧印加部２４の幅より狭くなっているため、ヒューズ２５が切れたときに、隣接する取り出し配線２３間、電圧印加部２４間よりヒューズ２５間の距離を長くすることができる。これにより、端子先端部の電荷集中によるマイグレーション不良を防止することができる。
【００３６】
（実施形態３）
図５は、多面付け薄膜表示素子に共通配線を設けた例を示す。
【００３７】
図示の多面付け薄膜表示素子は、マザーガラス２８に、４個の薄膜表示素子１０が形成されている。
【００３８】
図示の例では、ロウ側及びカラム側の両方に共通配線２６、２７が設けられる。取り出し配線２２は共通配線２７に接続され、取り出し配線２３は、ヒューズ２５（図示省略）を介して共通配線２６に接続される。
【００３９】
共通配線２６と２７の間に電源２９が接続され、検査電圧又はエージング処理用電圧が供給される。
【００４０】
薄膜表示素子１０の完成後、マザーガラス２８は分断箇所３０で分断される。これにより、１個ずつの薄膜表示素子１０が得られる。
【００４１】
共通配線２６は、検査又はエージング処理時に使用するだけのものであるので、薄膜表示素子１０の完成後は不要となる。したがって、ガラス基板１０を分断するとき、共通配線２６、２７は薄膜表示素子１０から切り離される。
【００４２】
本例では、共通配線２６、２７の一部２６−１、２７−１を、隣の薄膜表示素子１０の空きスペースに配置する。隣に薄膜表示素子１０が存在しない場合は、切り離されるガラス部分に共通配線２６−２、２７−２を配置する。
【００４３】
共通配線２６−１、２７−１を空きスペースに配置しないと仮定した場合は、隣接する薄膜表示素子１０の間に、共通配線２６−１、２７−１を切り離すためのスペースを設けなければならない。本例では、そのような無駄なスペースを省略できるので、マザーガラスの有効活用ができる。
【００４４】
なお、本例を採用した場合、共通配線２６−１、２７−１が正常な薄膜表示素子１０に残ることになる。この場合、ヒューズ長さが短いなどの理由で、ヒューズ２５の破断がヒューズ部分に止まらず、共通配線２６−１、２７−１まで拡大し、外観上問題が発生する場合がある。このような場合に対処するために、破断がヒューズ部分のみで完結するようにヒューズを設計することが必要である。
【００４５】
（実施形態４）
印加電圧の波形を改善することにより、薄膜表示素子１０に破壊又は短絡が発生しているときに、ヒューズ２５を切れやすくすることができる。
【００４６】
図６は、電源２９から薄膜表示素子１０に印加する電圧波形を表す。
【００４７】
（Ａ）は、通常波形の電圧を印加している途中に、通常波形のオン時間ｔ１よりもオン時間ｔ２が長い電圧波形を入力する例を示す。例えば、通常波形のオン時間が５０μｓであれば、オン時間が２００μｓの電圧を、１秒に１回入力する。
【００４８】
（Ｂ）は、電圧Ｖ１の通常波形を印加している途中に、通常波形よりも電圧Ｖ２が高い波形を入力する例を示す。
【００４９】
なお、通常波形とは、検査又はエージング処理を行う際に、素子を駆動させるときに印加する電圧の波形をいう。この通常波形を印加している途中に、これらの電圧波形を印加することにより、破壊された部分、短絡した部分にリークする電流量が大きくなり、ヒューズ２５が切れやすくなる。
【００５０】
なお、この方法は、ヒューズ２５が配線に形成されているものではなく、設備に付帯されているものに対しても有効である。
【００５１】
また、このヒューズを切れやすくする電圧波形は、以下の１、２の方法で入力することができる。
【００５２】
１．検査などに問題ない範囲で、全パルスを切れ易くする電圧波形にする。
【００５３】
２．問題がある場合は、定期的（例えば、１秒に１回）に入力するか、又は、ある一定期間（例えば、検査を開始した所定時間後）だけ入力する。
【００５４】
なお、定期的又は一定期間入力する場合は、素子特性上又は設備上、異常電流を流し続けると不具合が発生する時間未満でヒューズが切れるように設定する必要がある。
【００５５】
【発明の効果】
本発明によれば、薄膜表示素子にヒューズを設ける際に、正常な電流が流れている状態ではヒューズが切れないようにし、異常の発生により大電流が流れたときはヒューズが確実に切れるようにすることができる。
【図面の簡単な説明】
【図１】本発明が適用されるＥＬ表示素子の断面図である。
【図２】本発明の実施形態１を示す平面図である。
【図３】図２のヒューズを拡大して示す図である。
【図４】本発明の実施形態２を示す平面図である。
【図５】本発明の実施形態３を示す平面図である。
【図６】本発明の実施形態４で使用される電圧波形を示す図である。
【符号の説明】
１０…ＥＬ表示素子
１１…第１基板
１２…透明第１電極
１３…透明第１絶縁膜
１４…発光層
１５…透明第２絶縁膜
１６…透明第２電極
１７…第２基板
１８…接着剤
２１…発光領域
２２、２３…取り出し配線
２４…電圧印加部
２５…ヒューズ
２６、２７…共通配線
２８…マザーガラス
２９…電源
３０…分断箇所
【図１】
2004287032.tif 000003
【図２】
2004287032.tif 000004
【図３】
2004287032.tif 000005
【図４】
2004287032.tif 000006
【図５】
2004287032.tif 000007
【図６】
2004287032.tif 000008