(57)【要約】【課題】絶縁膜のリーク電流を低減することが可能な金属シリケート膜などを用いた半導体装置とその簡便な製造方法の提供。【解決手段】シリコン基板１０と、シリコン基板１０上に形成された、シリコン、酸素、窒素、及び金属を含有するゲート絶縁膜１２’であって、シリコン基板１０に接する第１の層領域と、ゲート絶縁膜１２’の第１の層領域と反対側の第２の層領域と、第１および第２の層領域の間にある第３の層領域を備え、前記第３の層領域における金属の最大濃度が第１及び第２の層領域における金属の濃度の最小値よりも高く、第３の層領域における窒素の最大濃度が第１及び第２の層領域における窒素の濃度の最小値よりも高いゲート絶縁膜と、第２の層領域に接するゲート電極と、ゲート絶縁膜の両脇に形成された一対のソース／ドレイン領域を備えることを特徴とする半導体装置を提供する。【選択図】    図２
2004259906.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板と、
前記シリコン基板上に形成された、シリコン、酸素、窒素、及び金属を含有するゲート絶縁膜であって、前記シリコン基板に接する第１の層領域と、前記ゲート絶縁膜の第１の層領域と反対側の第２の層領域と、前記第１および第２の層領域の間にある第３の層領域を備え、前記第３の層領域における前記金属の最大濃度が前記第１及び第２の層領域における前記金属の濃度の最小値よりも高く、前記第３の層領域における前記窒素の最大濃度が前記第１及び第２の層領域における前記窒素の濃度の最小値よりも高い前記ゲート絶縁膜と、
前記第２の層領域に接するゲート電極と、
前記ゲート絶縁膜の両脇に形成された一対のソース／ドレイン領域を備えることを特徴とする半導体装置。
【請求項２】
シリコン基板と、
前記シリコン基板上に形成された、酸素、窒素、及び金属を含有するゲート絶縁膜であって、前記シリコン基板に接する第１の層領域と、前記ゲート絶縁膜の第１の層領域と反対側の第２の層領域と、前記第１および第２の層領域の間にある第３の層領域を備え、前記金属の濃度が前記第１、第２および第３の層領域において一様であり、前記第２の層領域における前記窒素の最大濃度が前記第１及び第３の層領域における濃度の最小値よりも高い前記ゲート絶縁膜と、
前記第２の層領域に接するゲート電極と、
前記ゲート絶縁膜の両脇に形成された一対のソース／ドレイン領域を備えることを特徴とする半導体装置。
【請求項３】
前記金属は、ジルコニウム、ハフニウム、チタン、タンタル、アルミニウム、イットリウム、あるいは希土類元素のいずれかであることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
シリコン基板上に、シリコン、酸素、窒素及び金属を含む金属シリケート膜を形成するにあたって、
前記金属シリケート膜中の前記窒素の濃度を、前記シリコン基板側の第１の層領域及び前記第１の層領域と反対側の第２の層領域よりも、前記第１および第２の層領域に挟まれた第３の層領域において高く、前記シリコン及び前記金属の濃度を前記第１、第２および第３の層領域にわたって一様な金属シリケート膜を形成した上で、前記金属シリケート膜を熱処理することを特徴とする半導体装置の製造方法。
【請求項５】
前記金属シリケート膜中の窒素の濃度分布は、前記金属シリケート膜を堆積する過程で、アルゴンガス、窒素ガス、及び酸素ガスの流量比を時間変化させることにより制御することを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記金属は、ジルコニウム、ハフニウム、チタン、タンタル、アルミニウム、イットリウム、あるいはその他の希土類元素のいずれかであることを特徴とする請求項４または５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電界効果トランジスタ等のような電界が印加されるＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を備えた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＬＳＩの高速化、高集積化の要求により、更なるトランジスタの微細化が進められており、それに伴ってゲート絶縁膜の薄膜化が要求されている。従来のＭＩＳ構造の電界効果トランジスタ（ＭＩＳＦＥＴ）では、ゲート絶縁膜としてＳｉＯ２が使われてきた。しかし、ＳｉＯ２の薄膜化が１ｎｍまで進むと、ゲート金属からＳｉＯ２を介して基板に流れるリーク電流が大きくなるという問題が生じる。特に、低スタンバイ電力のＭＩＳＦＥＴにおいてこの問題は深刻である。
そこでＳｉＯ２に替わるゲート絶縁膜として高誘電率ゲート絶縁膜が検討されている。その利点は、ゲート絶縁膜にＳｉＯ２よりも誘電率の高い材料を用いることで、絶縁膜の実効膜厚を薄くすることなくゲート容量を確保できることである。これにより、ゲート絶縁膜を流れるリーク電流を抑えることができる。しかし、高誘電絶縁膜材料は一般にシリコン基板との界面特性が悪く、界面準位や固定電荷などを生じやすいという問題がある。
また、ＳｉＯ２に金属を添加したいわゆる金属シリケートもゲート絶縁膜材料として検討されている。金属シリケートはシリコンを含むため、その比誘電率は８〜２０と低めであるが、シリコンウェーハとの界面特性に優れており、通常のＨｉｇｈ−κ材料で生じやすい、界面欠陥に起因した電流駆動力の低下が起きにくいと考えられる。
【０００３】
ただし、より厳密には、シリコン基板と金属シリケート膜との界面特性は、シリコン基板とＳｉＯ２膜の界面特性にはるかに及ばない。例えば、金属シリケートをＦＥＴのゲート絶縁膜として用いた場合、金属シリケートに含まれる金属が形成するポテンシャル場により、シリコン基板表面のチャネル領域を走行する電子がリモート散乱を受けるという問題が生じる。また、金属シリケート膜中に添加される窒素も界面特性を悪くする要因であると考えられる。
【０００４】
そこで、絶縁膜の界面特性を向上するために、金属シリケートの内部における金属組成と窒素組成を、シリコン基板側で低く、シリコン基板から離れるほど高くするという、いわゆる「傾斜組成金属シリケート」の構造が提案されている（特許文献１参照）。
【０００５】
また、金属組成をゲート絶縁膜の中央で高くし、ゲート電極付近とシリコン基板との界面付近で低くする構造も提案されている（特許文献２参照）。
【０００６】
【特許文献１】
特開２０００−４９３４９公報
【特許文献２】
特願２００２−４９４６４公報
【０００７】
【発明が解決しようとする課題】
以上説明したように、金属シリケートを用いたゲート絶縁膜では、シリコンとの界面特性を良好に保つために金属や窒素の組成を傾斜させる構造が提案されている。しかし、これらの構造では、ゲート電極側の金属濃度や窒素濃度が高いため、絶縁膜のバンドオフセットが小さくなり、リーク電流が増大する原因となる。
【０００８】
本発明は、このような問題を解決することを目的とし、絶縁膜のリーク電流を低減する金属シリケート膜などを用いた半導体装置とその簡便な製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明の第一は、シリコン基板と、シリコン基板上に形成された、シリコン、酸素、窒素、及び金属を含有するゲート絶縁膜であって、シリコン基板に接する第１の層領域と、ゲート絶縁膜の第１の層領域と反対側の第２の層領域と、第１および第２の層領域の間にある第３の層領域を備え、第３の層領域における金属の最大濃度が第１及び第２の層領域における金属濃度の最小値よりも高く、第３の層領域における窒素の最大濃度が第１及び第２の層領域における窒素濃度の最小値よりも高いゲート絶縁膜と、第２の層領域に接するゲート電極と、ゲート絶縁膜の両脇に形成された一対のソース／ドレイン領域を備えることを特徴とする半導体装置を提供する。
【００１０】
また、本発明の第二は、シリコン基板と、シリコン基板上に形成された、酸素、窒素、及び金属を含有するゲート絶縁膜であって、シリコン基板に接する第１の層領域と、ゲート絶縁膜の第１の層領域と反対側の第２の層領域と、第１および第２の層領域の間にある第３の層領域を備え、金属の濃度は第１、第２および第３の層領域で一様であり、第２の層領域の窒素の最大濃度は第１及び第３の層領域における窒素の濃度の最小値よりも高いゲート絶縁膜と、第２の層領域に接するゲート電極と、ゲート絶縁膜の両脇に形成された一対のソース／ドレイン領域を備えることを特徴とする半導体装置。
【００１１】
ここで、金属の濃度が一様とは、濃度のばらつきが約２０％以下であることをいう。
【００１２】
上記構成によれば、ゲート絶縁膜のバンドギャップはシリコン基板側の第１の層領域と、ゲート電極側の第２の層領域で大きくなり、リーク電流を抑制することができる。また、シリコン基板に対する不純物の突き抜けや、金属の酸化物の結晶化等をふせぎつつ、０．１μｍ以下の世代のＭＩＳ構造に要求される高い品質のゲート絶縁膜を実現することができる。
【００１３】
また、金属は、ジルコニウム、ハフニウム、チタン、タンタル、アルミニウム、イットリウム、あるいは希土類元素のいずれかとすることで、高い誘電率を有し、同時に耐熱性、物理的あるいは化学的安定性に優れ、吸湿性も少ない金属シリケート絶縁膜が得られる。
【００１４】
さらに、本発明の第三は、シリコン基板上に、シリコン、酸素、窒素及び金属を含む金属シリケート膜を形成するにあたって、窒素の濃度を、シリコン基板側の第１の層領域及び前記第１の層領域と反対側の第２の層領域よりも、前記第１および第２の層領域に挟まれた第３の層領域で高くし、シリコン及び金属の濃度分布を第１、第２および第３の層領域にわたって一様な金属シリケート膜を形成した上で、金属シリケート膜を熱処理することを特徴とする半導体装置の製造方法を提供する。
【００１５】
熱処理を施すことにより、窒素の濃度が低いところではシリコンと金属の拡散がおこり、シリコンがゲート電極側及びシリコン基板側に偏析し、金属がシリケート膜の中央付近に移動する。このような拡散現象を用い、金属及び窒素の組成傾斜をつけることが可能である。よって、比較的容易に絶縁膜中の金属および窒素の濃度を理想的な分布状態にすることができる。
【００１６】
また、これら製造方法において、金属シリケート膜は、窒素も含むものであるため、金属の拡散を緩和することにより、金属の移動を制御し、同時に不純物の突き抜けや結晶の形成も抑制することができる。
【００１７】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の実施の形態および実施例について詳細に説明する。尚、以後の説明では、共通の構成に同一の符号を付すものとし、重複する説明は省略する。また、各図は模式図であり、その形状や寸法、比などは実際の装置と異なる個所があるが、実際の装置を製造する際は、以下の説明と公知の技術を参酌して判断することができる。
【００１８】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に関わるＭＩＳＦＥＴの製造方法とそれにより得られる半導体装置を説明するための断面図である。
【００１９】
まず、図１（ａ）のように、シリコン基板１０の上に、窒素添加したジルコニウムシリケート膜１２、キャップ層１４を順に積層する。尚、窒素添加したジルコニウムシリケート膜１２は、窒素が添加されたジルコニウムとシリコンとの化合物であり、ジルコニウムとシリコンは膜中の深さ方向に略均一な組成分布を有する。ここで、ジルコニウムシリケート膜１２の深さ方向とは、キャップ層１４との界面からシリコン基板１０との界面に向う方向である。
【００２０】
キャップ層１４は、例えば、不純物を添加した多結晶シリコン（ポリシリコン）等の導電性の材料により形成する。
【００２１】
この段階でのジルコニウムシリケート膜１２中の各元素の深さ方向の組成分布を図２の各図を用いて説明する。図２（ａ）はジルコニウムの濃度分布を、図２（ｂ）はシリコンの濃度分布を、図２（ｃ）は窒素の濃度分布を示す。ジルコニウムとシリコンの深さ方向の組成は、一様にする。ここではジルコニウムの原子濃度を２０ａｔ％、シリコンの原子濃度を２０ａｔ％とした。また、窒素の濃度分布は、キャップ層１４側とシリコン基板１０側で８ａｔ％と低く、中央で４０ａｔ％と高くする。このような組成分布の実現方法は後に詳述する。
【００２２】
次に、この積層膜に熱処理を施す。この熱処理は、例えば窒素雰囲気中で約１０００℃３０秒の熱処理である。この熱処理により、窒素濃度の低い層領域でシリコン原子と金属原子の拡散が起こり、ジルコニウムシリケート膜１２は、図２（ｂ）に示す組成分布の変化したジルコニウムシリケート膜１２’となる。
【００２３】
このジルコニウムシリケート膜１２’中の各元素は、図３の各図に示す組成分布を持つ。つまり、シリコンは、図３（ｂ）のように、シリコン基板１０側の第１の層領域、及びキャップ層１４側の第２の層領域に移動（偏析）する。その結果、第１の層領域や第２の層領域に比べて、これらに挟まれた第３の層領域のシリコンが減少する（第２の層領域におけるシリコンの最大濃度は、第１および第２の層領域におけるシリコンの各最小値よりも高い。）。
【００２４】
また、ジルコニウムシリケート膜１２’中のジルコニウムは、図３（ａ）のように、シリコン基板１０側の第１の層領域とキャップ層１４側の第２の層領域で減少し、第３の層領域に向って移動する。これにより、ジルコニウムの第２の層領域における最大濃度は、第１および第２の層領域における濃度の各最小値よりも高くなる。
【００２５】
尚、第３の層領域に偏析していた窒素は図３（ｃ）に示すように、熱処理により第１および第２の層領域へ若干量移動するため、図２（ｃ）に比べて分布はなめらかになる（窒素の第３の層領域における最大濃度は、第１および第２の層領域における濃度の最小値よりも高い）。
【００２６】
つまり、本実施の形態のジルコニウムシリケート膜は、次のような窒素濃度分布を備える。組成傾斜によって擬似ＳｉＯ２になった第１および第２の層領域では窒素濃度が相対的に低く、金属濃度が高い第３の層領域では窒素濃度が相対的に高い構造である。
【００２７】
尚、窒素をジルコニウムシリケート１２に添加することにより、熱処理工程において金属原子の拡散を制御することができる。窒素を添加したジルコニウムシリケート膜１２の内部では、Ｓｉ−Ｎ結合が形成されるため、金属原子（ジルコニウム）のジルコニウムシリケート膜中における拡散が抑制できる。これにより、相分離抑制や結晶化抑制という効果が期待できる。
【００２８】
また、ジルコニウムシリケート膜１２への窒素添加により、キャップ層１４からシリコン基板１０への不純物拡散を抑制する効果も期待できる。つまり、キャップ層１４としてボロン等の不純物を添加したポリシリコンを用いた場合は、ボロン等のシリコン基板１２への拡散を抑えることができる。
【００２９】
さらに、ジルコニウムシリケート膜１２に窒素を添加することにより、最終的に形成されるジルコニウムシリケート膜１２’の耐熱性を向上させ、その結晶化を防ぐことができる。この結晶化の抑制によりキャップ層１４からシリコン基板１０への不純物の「突き抜け」をさらに抑制することができる。
【００３０】
尚、ジルコニウムシリケート膜１２’中のジルコニウム濃度が高い程、熱処理によって結晶化しやすいため、ジルコニウム濃度の高いところで窒素濃度を高くすることで、層の結晶化を抑制することもできる。
【００３１】
以上、詳述したように、本実施の形態によれば容易にジルコニウムなどの金属組成を傾斜させた金属シリケート膜を形成することができる。
【００３２】
尚、本実施の形態では、金属シリケート膜の金属としてジルコニウムを例に説明した。本発明の各実施の形態において、ジルコニウムに替えてハフニウム、チタン、タンタル、アルミニウム、イットリウム、ランタン、セリウム、あるいはその他の希土類元素を用いることができる。
【００３３】
図４は、ＭＩＳＦＥＴを説明するためのゲート長方向の断面図である。
【００３４】
すなわちシリコン基板１０の主表面上には、上述の傾斜組成の金属シリケート膜１２’及びゲート電極２４を積層したＭＩＳ構造が形成されている。一般に、金属シリケート膜１２’及びゲート電極２４は図５の紙面垂直方向（ゲート幅方向）に伸びる短冊形状を有する。
【００３５】
ゲート電極２４は多結晶シリコン層からなる。ゲート電極２４の両側壁には、側壁絶縁膜２６が形成されている。ゲート電極２４の両脇のシリコン基板１０表面には、高濃度に不純物が拡散された一対の深い拡散領域２８Ａと、深い拡散層２８Ａとゲート電極２４の間に形成された浅い拡散領域２８Ｂが形成されている。また、深い拡散領域２８Ａとゲート電極２４の多結晶シリコン層上には金属シリサイド層３０が形成されている。
【００３６】
さらに、一対の浅い拡散領域２８Ｂの間には、ゲートへの電圧印加により形成されるチャネル領域３２が形成されている。チャネル領域はトランジスタのしきい値の調整のため、適宜、添加する不純物の量が調整されている。尚、このＭＩＳＦＥＴの両脇には、隣の素子との間を電気的に絶縁する素子分離領域が一般に形成される（図示せず）。
【００３７】
本実施の形態のＭＩＳＦＥＴは、傾斜組成を有する金属シリケート膜１２’がゲート絶縁膜として作用して、高い誘電率と高い信頼性が得られる。そのため、ゲート電極２４とシリコン基板１０との間のリーク電流やトンネル電流を抑止することができる。
【００３８】
（第２の実施の形態）
本発明の第２の実施の形態に関わるＭＩＳＦＥＴのゲート絶縁膜の製造方法を説明する。図５（ａ），（ｂ）および（ｃ）は、第２の実施の形態のＭＩＳＦＥＴの製造方法を説明するための工程断面図である。
【００３９】
まず、素子間を電気的に絶縁する素子分離領域（図示せず）を形成したシリコン基板１０を準備する。次に、このシリコン基板１０の表面の自然酸化膜を希フッ酸（ＨＦ）溶液処理により除去し、シリコン基板１０の表面の未結合手を水素により終端した。そして、均一組成の金属シリケート膜１２をシリコン基板１０の上に形成した（図５（ａ））。金属シリケート膜として、例えば厚さ約２ｎｍのジルコニウムシリケート膜を形成した。この際には、ジルコニウム酸化物ターゲットとシリコン酸化物ターゲットとを用い、アルゴンと酸素、窒素の混合ガスプラズマを用いたスパッタリングを用いた。
【００４０】
この際には、層の深さ方向において金属およびシリコンが均一な組成で、且つ、窒素濃度が深さ方向の中央で高くなり、シリコン基板１０との界面付近及びゲート電極１４との界面付近で低くなる金属シリケート膜１２を形成する。
【００４１】
形成方法としてはスパッタ法の他にも、ＣＶＤ法、蒸着法等を用いることができる。
【００４２】
上述の窒素の分布は、例えば、スパッタ中に流す窒素（Ｎ２）の流量を時間変化させることによって実現することができる。図６にスパッタ中の窒素（Ｎ２）の流量の時間変化の例を模式的に示す。また、上記窒素組成分布は、窒素を含まない金属シリケート膜を堆積した後、条件（圧力、プラズマの種類）を選択して行うプラズマ窒化により、実現することもできる。
【００４３】
このようにして形成した金属シリケート膜１２を備えるシリコン基板１０を熱処理することで、第１の実施の形態で説明したような傾斜組成の金属シリケート膜１２’を形成した。
【００４４】
尚、金属シリケート膜の組成傾斜を実現する他の方法には、蒸着法やスパッタ法がある。例えば、蒸着方法では、別個の金属源とシリコン源を使用し、層の形成の途中で金属／シリコン比を変える方法がある。また、スパッタにおいては、１種類の組成のターゲットから傾斜組成を実現するのは困難であるため、組成の異なるターゲットを使用し、層の堆積を複数回に分けて行うことで傾斜組成が実現できる。これらの方法は、膜中の窒素濃度の高いところで金属原子およびシリコン原子が動きにくく、窒素濃度の低いところで金属原子およびシリコン原子が動きやすいという現象に基づく上述の方法と比べると若干煩雑な製法である。
ここでは一例として、キャップ層２４（ゲート電極）にポリシリコンを用い、昇温速度１００℃／秒で昇温した後に、１０００℃の窒素雰囲気中で３０秒間の熱処理を行った。この熱処理により、組成傾斜金属シリケート膜１２が形成できた。
【００４５】
また、組成を傾斜させるための高温アニールは図５（ｃ）に示す不純物領域１０Ａ、１０Ｂの形成工程において行うのではなく、図５（ｂ）に表したゲート電極形成後に行うことも可能である。
【００４６】
（第３の実施の形態）
次に、本発明に関わる第３の実施の形態について、図７および図８を用いて説明する。絶縁層には、金属シリケートだけでなくシリコンを積極的に添加しない金属酸化物を用いることもできる。第３の実施の形態では、この金属酸化物によるゲート絶縁膜について説明する。
【００４７】
図７は、シリコン基板１０上に金属酸化物膜３４を形成し、さらに金属酸化物膜３４上に導電性キャップ層１４を設けた積層構造の断面図である。また、この金属酸化物膜３４中の金属（例としてＺｒ）、窒素（Ｎ）、酸素（Ｏ）の濃度分布の模式図を図８に示す。
【００４８】
金属酸化物膜３４中の窒素は、シリコン基板１０との界面付近（第１の層領域）、および導電性キャップ層１４との界面付近（第２の層領域）では相対的に低く、その間（第３の層領域）では窒素濃度が相対的に高くなるような構造である。
【００４９】
このような濃度分布により、金属シリケート膜１２’と同様に、第１および第２の層領域において、第３の層領域よりもバンドギャップを大きくでき、リーク電流を抑制することができる。この場合の製造方法は、たとえば、スパッタ中に、図８（ｂ）に示すように、窒素（Ｎ２）の流量を堆積時間に応じて変化させることで、その窒素組成分布を実現することができる。また、窒素組成分布は、窒素を含まない金属酸化物膜を堆積した後、プラズマ窒化により、実現することもできる。
【００５０】
（第１の実施例）
次に、第１の実施の形態で説明した製造方法の具体例を説明する。図９（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）および（ｆ）は、窒素添加したジルコニウムシリケート膜の熱処理前後の、膜の深さ方向のジルコニウムとシリコンの組成分布の変化を示す。
【００５１】
図９の各図の横軸は、ジルコニウムシリケート膜１２、１２’のキャップ層１４との界面を起点としてシリコン基板１０に至るまでの深さを、縦軸は、ＺｒやＳｉの濃度（ａｔ％）を示す。この例でのジルコニウムシリケート膜１２の厚さは９５オングストロームである。
【００５２】
図９（ａ）は、熱処理前の深さ０オングストロームから４０オングストロームまでの分布を、図９（ｂ）はその熱処理後の分布を示す。図９（ｃ）は深さ４０オングストロームから７０オングストロームまでの熱処理前の分布を、図９（ｄ）はその熱処理後の分布を示す。さらに、図９（ｅ）は、深さ７５オングストロームから９５オングストロームまでの熱処理前の分布を、図９（ｆ）はその熱処理後の分布を示す。これらの分布はＨＲ−ＲＢＳ（Ｈｉｇｈ  Ｒｅｓｏｌｕｔｉｏｎ  Ｒａｔｈｅｆｏｒｄ  Ｂａｃｋ  Ｓｃａｔｔｅｒｉｎｇ）により測定した。
【００５３】
また、熱処理前の窒素濃度は、深さ０オングストロームから５０オングストロームまでを８ａｔ％、５０オングストロームから７５オングストロームまでを４０ａｔ％、７５オングストロームから９５オングストロームまでを８ａｔ％とした。さらに、ジルコウムとシリコンの濃度は層の深さ方向に略均一とした。尚、図９（ａ）でＺｒの濃度が５ａｔ％まで下がっているが、原因として、Ｃなどの汚染物質が表面側に混入し、相対的にＳｉ、Ｚｒとも原子濃度としては低くなっているからである。しかし、実際の半導体装置製造工程のように汚染度が少ない場合にはこのような問題は生じず、また、汚染があってもアニール後には汚染物質は減少する。図９（ａ）の段階で、Ｚｒは、完全に均一であることが理想だが、現実には、変動することもある。その場合には、変動量が約２０％以下であれば、所望の効果が得られる。図９（ａ）に示すＺｒ濃度も、熱処理後のＺｒの濃度分布と比較するとより均一であるといえる。
【００５４】
図９（ｂ）、（ｄ）および（ｆ）からわかるように、窒素濃度が低いシリコン基板１０側の領域および導電性キャップ層１４側の領域では、熱処理によって、表面と界面でＺｒの濃度が低く、内側で濃度が高い分布が実現できる。
【００５５】
また、図９（ｃ）及び（ｄ）から、熱処理前に窒素濃度が高かった中央領域では、熱処理後、シリコンとジルコニウムはほとんど移動していないことがわかる。このように第１の実施の形態に関わる製造方法により、金属組成の傾斜した金属シリケート膜１２’が形成できる。
以上、実施の形態や実施例を例示しつつ本発明の実施の形態について説明した。しかし、本発明は、上述した各具体例に限定されるものではなく、特許請求の範囲に記載の要旨に沿って、適宜、変更することができる。
【００５６】
例えば、トランジスタの構造についても、具体例として表したものには限定されず、その他、当業者が本発明を適用しつつ設計変更して得られる全てのトランジスタは、本発明の範囲に包含される。
【００５７】
例えば、トランジスタの各部を構成する材料、添加不純物、膜厚、形状、導電型、形成方法などについて当業者が適宜設計変更したものは本発明の範囲に包含される。
【００５８】
【発明の効果】
以上詳述したように、本発明によれば、良好な界面特性を維持し、且つ絶縁膜のリーク電流を低減する金属シリケート膜などを用いた半導体装置とその簡便な製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に関わる半導体装置の製造方法を説明するための断面模式図である。
【図２】本発明の第１の実施の形態に関わる半導体装置の製造方法を説明するための濃度分布図である。
【図３】本発明の第１の実施の形態に関わる半導体装置の製造方法を説明するための濃度分布図である。
【図４】本発明の第２の実施の形態に関わるＭＩＳＦＥＴを説明するための断面模式図である。
【図５】本発明の第２の実施の形態に関わるＭＩＳＦＥＴの製造方法を説明するための断面模式図である。
【図６】スパッタ中に流す窒素（Ｎ２）の流量の時間変化を示す模式図である。
【図７】本発明の第３の実施の形態に関わるＭＩＳＦＥＴを説明するための断面模式図である。
【図８】第３の実施の形態に関わる、金属酸化物膜中の金属、酸素、窒素の濃度分布図である。
【図９】本発明の第１の実施例における、ＨＲ−ＲＢＳによる金属（ジルコニウム）、シリコンの濃度分布の結果である。
【符号の説明】
１０・・・シリコン基板
１２、１２’・・・ジルコニウムシリケート膜
１４・・・導電性キャップ層
２４・・・ゲート電極
２６・・・側壁絶縁膜
２８Ａ・・・深い拡散層
２８Ｂ・・・浅い拡散層
３０・・・金属シリサイド層
３２・・・チャネル領域
３４・・・金属酸化物
【図１】
2004259906.tif 000003
【図２】
2004259906.tif 000004
【図３】
2004259906.tif 000005
【図４】
2004259906.tif 000006
【図５】
2004259906.tif 000007
【図６】
2004259906.tif 000008
【図７】
2004259906.tif 000009
【図８】
2004259906.tif 000010
【図９】
2004259906.tif 000011