(57)【要約】      （修正有）【課題】ＣＭＰ選択性が低い集積回路コンポーネント層のＣＭＰにおいて有用なインジケータを提供する。【解決手段】ＩＣデバイスの製造中の薄膜のＣＭＰ方法は、基板１０を準備する工程と、基板１０上に下部電極１２を堆積する工程と、基板１０上に第１の既知のＣＭＰ選択性を有する第１のＣＭＰ層１４を堆積する工程と、第１のＣＭＰ層１４をパターニングして、第１のＣＭＰ層１４に対してより低いマージンを有するパターンを形成する工程と、第１のＣＭＰ層１４上にパターンにインジケータ構造１８を形成する工程と、第１のＣＭＰ層１４のＣＭＰ選択性に対して第２の既知のＣＭＰ選択性を有する第２のＣＭＰ層２０を堆積する工程と、インジケータ構造が除去され、第１のＣＭＰ層１４および第２のＣＭＰ層２０の任意の部分がより低いマージンに対応する高さまで除去されるように、この構造をＣＭＰする、工程と、ＩＣ構造を完成させる工程とを包含する。【選択図】図２
2004282085.tif 000002
【特許請求の範囲】
【請求項１】
ＩＣデバイスの製造中の薄膜のＣＭＰ方法であって、
基板を準備する工程であって、該基板上にＩＣコンポーネント構造を作る工程を含む、工程と、
該基板上に下部電極を堆積する工程と、
該基板上に第１の既知のＣＭＰ選択性を有する第１のＣＭＰ層を堆積する工程と、
該第１のＣＭＰ層をパターニングして、該第１のＣＭＰ層に対してより低いマージンを有するパターンを形成する、工程と、
該第１のＣＭＰ層上に該パターンにインジケータ構造を形成する工程と、
該第１のＣＭＰ層のＣＭＰ選択性に対して第２の既知のＣＭＰ選択性を有する第２のＣＭＰ層を堆積する工程であって、該第１のＣＭＰ層のパターンに該第２のＣＭＰ層の一部を堆積する工程を含む、工程と、
該インジケータ構造が除去され、該第１のＣＭＰ層および第２のＣＭＰ層の任意の部分が該より低いマージンに対応する高さまで除去されるように、この構造をＣＭＰする、工程と、
ＩＣ構造を完成させる工程と
を包含する、方法。
【請求項２】
前記第１のＣＭＰ層を堆積する工程は、酸化物および窒化物からなる材料の群から選択された材料の層を堆積する工程を含む、請求項１に記載の方法。
【請求項３】
前記第２のＣＭＰ材料の層を堆積する工程は、ＰＣＭＯの層を堆積する工程を含む、請求項１に記載の方法。
【請求項４】
前記インジケータ構造を形成する工程は、チタニウムおよびアルミニウムからなる金属の群から選択された金属の層を堆積する工程を含む、請求項１に記載の方法。
【請求項５】
前記ＣＭＰは、シリカおよび水酸化アンモニウムから形成されるスラリーを用いるＣＭＰを含む、請求項１に記載の方法。
【請求項６】
ＩＣデバイスの製造中の薄膜のＣＭＰ方法であって、
基板を準備する工程であって、該基板上にＩＣコンポーネント構造を作る工程を含む、工程と、
該基板上に下部電極を堆積する工程と、
該基板上に第１の既知のＣＭＰ選択性を有する第１のＣＭＰ層を堆積する工程と、
該第１のＣＭＰ層をパターニングして、より低いマージンを有するパターンを形成する工程と、
該第１のＣＭＰ層上に、該パターンにインジケータ構造を形成する工程と、
該第１のＣＭＰ層のＣＭＰ選択性に対して第２の既知のＣＭＰ選択性を有するＣＭＲ層を堆積する工程であって、該第１のＣＭＰ層のパターンに該ＣＭＲ層の一部を堆積する工程を含む、工程と、
該インジケータ構造が除去され、該第１のＣＭＰ層およびＣＭＲ層の任意の部分が該より低いマージンに対応する高さまで除去されるように、シリカおよび水酸化アンモニウムのスラリーを用いてこの構造をＣＭＰする、工程と、
ＩＣ構造を完成させる工程と
を包含する、方法。
【請求項７】
前記インジケータ構造を形成する工程は、チタニウムおよびアルミニウムからなる金属の群から選択された金属の層を堆積する工程を含む、請求項６に記載の方法。
【請求項８】
前記第１のＣＭＰ層を堆積する工程は、酸化物および窒化物からなる材料の群から選択された材料の層を堆積する工程を含む、請求項６に記載の方法。
【請求項９】
前記ＣＭＲ層を堆積する工程は、ＰＣＭＯの層を堆積する工程を含む、請求項６に記載の方法。
【請求項１０】
ＩＣデバイスの製造中の薄膜のＣＭＰ方法であって、
基板を準備する工程であって、該基板上にＩＣコンポーネント構造を作る工程を含む、工程と、
該基板上に下部電極を堆積する工程と、
該基板上に、第１の既知のＣＭＰ選択性を有する、二酸化シリコンおよび窒化シリコンからなる材料の群から選択された第１のＣＭＰ層を堆積する工程と、
該第１のＣＭＰ層をパターニングして、より低いマージンを有するパターンを形成する工程と、
該第１のＣＭＰ層上に、該パターンにインジケータ構造を形成する工程と、
該第１のＣＭＰ層のＣＭＰ選択性に対して第２の既知のＣＭＰ選択性を有するＣＭＲ層を堆積する工程であって、該第１のＣＭＰ層のパターンに該ＣＭＲ層の一部を堆積する工程を含む、工程と、
該インジケータ構造が除去され、該第１のＣＭＰ層およびＣＭＲ層の任意の部分が該より低いマージンに対応する高さまで除去されるように、シリカおよび水酸化アンモニウムのスラリーを用いてこの構造をＣＭＰする、工程と、
ＩＣ構造を完成させる工程と
を包含する、方法。
【請求項１１】
前記インジケータ構造を形成する工程は、チタニウムおよびアルミニウムからなる金属の群から選択された金属の層を堆積する工程を含む、請求項１０に記載の方法。
【請求項１２】
前記ＣＭＲ層を堆積する工程は、ＰＣＭＯの層を堆積する工程を含む、請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願）
本願は、「Ｄｅｖｉｃｅ  ａｎｄ  ｍｅｔｈｏｄ  ｆｏｒ  ｒｅｖｅｒｓｉｂｌｅ  ｒｅｓｉｓｔａｎｃｅ  ｃｈａｎｇｅ  ｉｎｄｕｃｅｄ  ｂｙ  ｅｌｅｃｔｒｉｃ  ｐｕｌｓｅｓ  ｉｎ  ｎｏｎ−ｃｒｙｓｔａｌｌｉｎｅ  ｐｅｒｏｖｓｋｉｔｅ  ｕｎｉｐｏｌａｒ  ｐｒｏｇｒａｍｍａｂｌｅ  ｍｅｍｏｒｙ」という名称の２００２年２月７日に出願された、米国特許出願第１０／０７２，２２５号に関連する。
【０００２】
（発明の分野）
本発明は、概して、集積回路の製造において用いられるＣＭＰプロセス、具体的には、不揮発性抵抗ＲＡＭ構造を製造するために用いられるＣＭＰと、メモリデバイス、特にＣＭＲ／ＰＣＭＯデバイスを製造するＣＭＯＳプロセスとに関する。
【背景技術】
【０００３】
例えばＰｒ０．７Ｃａ０．３ＭｎＯ３（ＰＣＭＯ）などの超巨大磁気抵抗（ＣＭＲ）材料は、材料を通過する電気パルスの極性および強度に依存して変動する抵抗状態を有することが発見されている。これらのタイプの材料は、新規の不揮発性抵抗ランダムアクセスメモリ（ＲＲＡＭ）用途に用いられ得る。しかし、ＣＭＲ膜のＣＭＯＳ  ＩＣへの集積は、依然として困難な課題である。
【０００４】
ＣＭＲ材料をＣＭＯＳ  ＩＣに組み込む公知の技術には、化学機械研磨（ＣＭＰ）と共に、ダマシン構造を用いることが含まれる。これは、図１に示すように、ＣＭＲ膜をＣＭＯＳ回路へとパターニングするために用いられる。市販のスラリー、すなわち、シリカにＮＨ４ＯＨを加えたものが、一般的にＳｉＯ２を研磨するために用いられるが、このスラリーをＣＭＲ膜のＣＭＰにおいて用いることは公知でない。予想されるように、ＣＭＲ膜とＳｉＯ２膜との間でのＣＭＰの選択性は低い。これは、ＣＭＲ膜のＣＭＰが、下にある酸化物、例えば、テトラエチルオルソシリケート酸化物（オキサン）ＴＥＯＳ膜の上でストップしないことを意味する。これは、ＣＭＲ膜の過剰な研磨につながり、ＣＭＲの厚さの制御を困難にする。さらに、ＲＲＡＭ用途のための適切なＰＣＭＯ構造を形成するために必要なＰＣＭＯ処理温度が高く、例えば、５００℃〜６５０℃であるので、ＳｉＯ２／ＰＣＭＯ界面においてある程度相互反応があり、ＳｉＯ２の厚さの測定値が信頼できないものになる。ＣＭＲ  ＣＭＰのこの特性は、ＣＭＰ  ＣＭＲ膜の終了点を決定するために、また、ＣＭＲ膜の厚さを制御するために、ＳｉＯ２の厚さの測定値を用いることを妨げている。
【０００５】
ＰＣＭＯ薄膜は、エピタキシャルＹＢａ２Ｃｕ３Ｏ７（ＹＢＣＯ）基板と部分エピタキシャルＰｔ基板との両方の上に、パルスレーザアブレーション（ＰＬＡ）技術によって成長する（非特許文献１、およびＬｉｕらに２００１年３月２０日に付与された、Ｍｅｔｈｏｄ  ｏｆ  ｓｗｉｔｃｈｉｎｇ  ｔｈｅ  ｐｒｏｐｅｒｔｉｅｓ  ｏｆ  ｐｅｒｏｖｓｋｉｔｅ  ｍａｔｅｒｉａｌｓ  ｕｓｅｄ  ｉｎ  ｔｈｉｎ  ｆｉｌｍ  ｒｅｓｉｓｔｏｒｓという名称の特許文献１）。Ｘ線回折（ＸＲＤ）極点図は、ＰＣＭＯ薄膜のエピタキシャル特性を確認する。非特許文献２は、ＣＭＲ含有集積回路の分野で、さらなる研究情報を提供する。
【０００６】
特許文献１は、室温で、電気パルスがＰＣＭＯ薄膜に印加される場合に起きる抵抗変化を記載している。ＰＣＭＯ薄膜は、パルスレーザ堆積（ＰＬＤ）によって、エピタキシャルＹＢａ２Ｃｕ３Ｏ７（ＹＢＣＯ）基板と部分エピタキシャルＰｔ基板との両方の上に堆積される。電気パルスの極性は、抵抗変化の特性、すなわち、増大するか、または低減するかを決定する。
【特許文献１】米国特許第６，２０４，１３９号明細書
【非特許文献１】Ｌｉｕ  ｅｔ  ａｌ．、  Ｅｌｅｃｔｒｉｃ−ｐｕｌｓｅ−ｉｎｄｕｃｅｄ  ｒｅｖｅｒｓｉｂｌｅ  ｒｅｓｉｓｔａｎｃｅ  ｃｈａｎｇｅ  ｅｆｆｅｃｔ  ｉｎ  ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  ｆｉｌｍｓ、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ、７６、２７４９、２０００
【非特許文献２】Ｌｉｕ  ｅｔ  ａｌ．、Ａ  ｎｅｗ  ｃｏｎｃｅｐｔ  ｆｏｒ  ｎｏｎ−ｖｏｌａｔｉｌｅ  ｍｅｍｏｒｙ：  ｔｈｅ  ｅｌｅｃｔｒｉｃ−ｐｕｌｓｅ  ｉｎｄｕｃｅｄ  ｒｅｓｉｓｔｉｖｅ  ｃｈａｎｇｅ  ｅｆｆｅｃｔ  ｉｎ  Ｃｏｌｏｓｓａｌ  Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  ｔｈｉｎ  ｆｉｌｍｓ、ＪＰＬ  Ｐｕｂｌｉｃａｔｉｏｎ  ０１−１５、  Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ  Ｔｅｃｈｎｏｌｏｇｙ  Ｓｙｍｐｏｓｉｕｍ  ２００１、２００１年１１月、ｐｐ１８〜２４
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、ＣＭＰ選択性が低い集積回路コンポーネント層のＣＭＰにおいて有用なインジケータを提供することである。
【０００８】
本発明の他の目的は、酸化物層または窒化物層上に形成されるＣＭＲ材料のＣＭＰの方法を提供することである。
【０００９】
本発明のさらなる目的は、シリカおよび水酸化アンモニウムスラリーを用いるＣＭＲ材料のＣＭＰを提供することである。  
【課題を解決するための手段】
【００１０】
本発明のＩＣデバイスの製造中の薄膜のＣＭＰ方法は、基板を準備する工程であって、該基板上にＩＣコンポーネント構造を作る工程を含む、工程と、該基板上に下部電極を堆積する工程と、該基板上に第１の既知のＣＭＰ選択性を有する第１のＣＭＰ層を堆積する工程と、該第１のＣＭＰ層をパターニングして、該第１のＣＭＰ層に対してより低いマージンを有するパターンを形成する、工程と、該第１のＣＭＰ層上に該パターンにインジケータ構造を形成する工程と、該第１のＣＭＰ層のＣＭＰ選択性に対して第２の既知のＣＭＰ選択性を有する第２のＣＭＰ層を堆積する工程であって、該第１のＣＭＰ層のパターンに該第２のＣＭＰ層の一部を堆積する工程を含む、工程と、該インジケータ構造が除去され、該第１のＣＭＰ層および第２のＣＭＰ層の任意の部分が該より低いマージンに対応する高さまで除去されるように、この構造をＣＭＰする、工程と、ＩＣ構造を完成させる工程とを包含する。
【００１１】
前記第１のＣＭＰ層を堆積する工程は、酸化物および窒化物からなる材料の群から選択された材料の層を堆積する工程を含んでもよい。
【００１２】
前記第２のＣＭＰ材料の層を堆積する工程は、ＰＣＭＯの層を堆積する工程を含んでもよい。
【００１３】
前記インジケータ構造を形成する工程は、チタニウムおよびアルミニウムからなる金属の群から選択された金属の層を堆積する工程を含んでもよい。
【００１４】
前記ＣＭＰは、シリカおよび水酸化アンモニウムから形成されるスラリーを用いるＣＭＰを含んでもよい。
【００１５】
本発明のＩＣデバイスの製造中の薄膜のＣＭＰ方法は、基板を準備する工程であって、該基板上にＩＣコンポーネント構造を作る工程を含む、工程と、該基板上に下部電極を堆積する工程と、該基板上に第１の既知のＣＭＰ選択性を有する第１のＣＭＰ層を堆積する工程と、該第１のＣＭＰ層をパターニングして、より低いマージンを有するパターンを形成する工程と、該第１のＣＭＰ層上に、該パターンにインジケータ構造を形成する工程と、該第１のＣＭＰ層のＣＭＰ選択性に対して第２の既知のＣＭＰ選択性を有するＣＭＲ層を堆積する工程であって、該第１のＣＭＰ層のパターンに該ＣＭＲ層の一部を堆積する工程を含む、工程と、該インジケータ構造が除去され、該第１のＣＭＰ層およびＣＭＲ層の任意の部分が該より低いマージンに対応する高さまで除去されるように、シリカおよび水酸化アンモニウムのスラリーを用いてこの構造をＣＭＰする、工程と、ＩＣ構造を完成させる工程とを包含する。
【００１６】
前記インジケータ構造を形成する工程は、チタニウムおよびアルミニウムからなる金属の群から選択された金属の層を堆積する工程を含んでもよい。
【００１７】
前記第１のＣＭＰ層を堆積する工程は、酸化物および窒化物からなる材料の群から選択された材料の層を堆積する工程を含んでもよい。
【００１８】
前記ＣＭＲ層を堆積する工程は、ＰＣＭＯの層を堆積する工程を含んでもよい。
【００１９】
本発明のＩＣデバイスの製造中の薄膜のＣＭＰ方法は、基板を準備する工程であって、該基板上にＩＣコンポーネント構造を作る工程を含む、工程と、該基板上に下部電極を堆積する工程と、該基板上に、第１の既知のＣＭＰ選択性を有する、二酸化シリコンおよび窒化シリコンからなる材料の群から選択された第１のＣＭＰ層を堆積する工程と、該第１のＣＭＰ層をパターニングして、より低いマージンを有するパターンを形成する工程と、該第１のＣＭＰ層上に、該パターンにインジケータ構造を形成する工程と、該第１のＣＭＰ層のＣＭＰ選択性に対して第２の既知のＣＭＰ選択性を有するＣＭＲ層を堆積する工程であって、該第１のＣＭＰ層のパターンに該ＣＭＲ層の一部を堆積する工程を含む、工程と、該インジケータ構造が除去され、該第１のＣＭＰ層およびＣＭＲ層の任意の部分が該より低いマージンに対応する高さまで除去されるように、シリカおよび水酸化アンモニウムのスラリーを用いてこの構造をＣＭＰする、工程と、ＩＣ構造を完成させる工程とを包含する。
【００２０】
前記インジケータ構造を形成する工程は、チタニウムおよびアルミニウムからなる金属の群から選択された金属の層を堆積する工程を含む。
【００２１】
前記ＣＭＲ層を堆積する工程は、ＰＣＭＯの層を堆積する工程を含む。
【００２２】
ＩＣデバイスの製造中の薄膜のＣＭＰ方法は、基板を準備する工程であって、基板上にＩＣコンポーネント構造を作る工程を含む、工程と、基板上に下部電極を堆積する工程と、基板上に第１の既知のＣＭＰ選択性を有する第１のＣＭＰ層を堆積する工程と、第１のＣＭＰ層をパターニングして、より低いマージンを有するパターンを形成する工程と、第１のＣＭＰ層上にそのパターンにインジケータ構造を形成する工程と、第１のＣＭＰ層のＣＭＰ選択性に対して第２の既知のＣＭＰ選択性を有する第２のＣＭＰ層を堆積する工程であって、第１のＣＭＰ層のパターンに第２のＣＭＰ層の一部を堆積する工程を含む、工程と、インジケータ構造が除去され、第１のＣＭＰ層および第２のＣＭＰ層の任意の部分がより低いマージンに対応する高さまで除去されるように、この構造をＣＭＰする工程と、ＩＣ構造を完成させる工程とを含む。
【００２３】
この要旨および発明の目的は、本発明の性質の迅速で包括的な理解を可能にするために提供される。本発明のより完全な理解は、図面と共に以下の本発明の好適な実施形態についての詳細な説明を参考することによって得られることができる。
【発明の効果】
【００２４】
本発明により、ＣＭＰ選択性が低い集積回路コンポーネント層のＣＭＰにおいて有用なインジケータを提供することができる。また、酸化物層または窒化物層上に形成されるＣＭＲ材料のＣＭＰの方法を提供することができる。また、シリカおよび水酸化アンモニウムスラリーを用いるＣＭＲ材料のＣＭＰを提供することができる。  
【発明を実施するための最良の形態】
【００２５】
本発明の方法は、超巨大磁気抵抗（ＣＭＲ）含有ＩＣデバイスの化学機械研磨（ＣＭＰ）において、終了点を検出し、ＣＭＲの厚さを制御する実用的な方法を提供する。上述したように、本発明の方法によって解決される問題は、積層された材料のＣＭＰ速度の差異が小さい場合にＩＣコンポーネント層のＣＭＰをいつ止めるかの決定に関する問題である。
【００２６】
図２を参照すると、集積回路基板１０は、その上に形成された、任意の数のＩＣコンポーネントを有する。ＩＣコンポーネントには、下部電極１２と、酸化物または窒化物層１４とが含まれる。本明細書中、酸化物または窒化物層１４は、既知のＣＭＰ選択性を有する第１のＣＭＰ層と呼ばれる。第１のＣＭＰ層にダマシントレンチ１６が形成され、下部電極１２の上面の一部を露出させる。本発明の方法において、特別なパターニングされた終了点インジケータ構造１８が、ＣＭＲ膜２０の堆積の前に布設される。インジケータ構造は、ＣＭＲ、または他のＩＣ膜に向かって上方向に延びるように見え得る。インジケータ構造１８は、上に重なるＩＣ膜層の「くぼんだ」部分の下に形成され得る。ＣＭＲ材料は薄膜では透明であり、従って、上に重なるＣＭＲ層を通してインジケータ構造を見ることができる。しかし、このパターンは、ＣＭＲ膜のＣＭＰの間、徐々に研磨されていく。ＣＭＰの終了点は、インジケータ構造１８パターンがなくなるときに得られ、ＣＭＲ層をトレンチ１６にのみ残して、インジケータ構造がなくなるまで、ＣＭＲ層の一部および第１のＣＭＰ層がＣＭＰによって取り除かれる。
【００２７】
本発明の方法は、ある特定のタイプのＩＣコンポーネント、例えば、ＰＣＭＯに関する好適な実施形態に関して説明される。しかし、本発明の方法は、一例として用いられたＩＣコンポーネントと共に用いられるだけでなく、ＩＣ製造にも適用され得る。本発明の方法は、ウェハ表面上に終了点インジケータ構造を構成するプロセスであり、以下の方法を含む。
【００２８】
ここで、図３を参照すると、基板１０は、任意の数のＩＣ構造を含む。ＩＣ構造には、下部電極１２、例えばプラチナ下部電極（ＰｔＢＥ）が含まれる。基板および下部電極の上に、酸化物または窒化物の第１のＣＭＰ層１４が形成される。層１４はまた、本明細書中、第１のＣＭＰ層とも呼ばれる。第１のＣＭＰ層１４にトレンチ１６が形成される。このウェハに、フォトレジスト層２２が付与される。フォトレジストは、終了点構造パターンを含む金属マスク２４を用いてパターニングされる。ウェハは、１〜２分間現像された後、バッファ酸化物エッチ（ＢＯＥ）５０：１に入れられる。これによって、約２０〜４０ｎｍの間の深さのエッチングされたステップが設けられる。
【００２９】
フォトレジストは所定の位置に保持され、金属インジケータ層２６が堆積される。例えば、チタニウムが約５ｎｍの厚さまで堆積されるか、または、アルミニウムが約１０ｎｍの厚さまで堆積される。ＰＶＤはこのような堆積において許容される方法である。Ｅビーム気化は、この目的に適した技術のうちの１つである。金属でコーティングされたウェハは、フォトレジスト除去溶液、例えば、アセトンまたはＥＫＣに浸漬され、インジケータ構造２８が第１のＣＭＰ層１４のトレンチ内に形成された図５の構造が得られる。
【００３０】
図６に示すように、この構造にＣＭＲ材料の層３０が堆積される。しかし、当業者に理解されるように、層３０は、（１）ＣＭＰによって部分的除去または平滑化されることができ、（２）層１４のＣＭＰ選択性に対して既知のＣＭＰ選択性を有する材料であれば、任意の材料であり得る。層３０はまた、本明細書中、第２のＣＭＰ層とも呼ばれる。上述したように、層１４、すなわち、第１のＣＭＰ層は、第１の既知のＣＭＰ選択性を有し、層１４は二酸化シリコンであってもよいし、窒化シリコンであってもよい。層３０は、第１の既知のＣＭＰ選択性に対して第２の既知のＣＭＰ選択性を有する第２のＣＭＰ層である。ＳｉＯ２、ＰＣＭＯおよびＳｉＮの場合、ＳｉＯ２は、ＰＣＭＯよりも速いＣＭＰ速度で研磨し、ＰＣＭＯは、ＳｉＮよりも速いＣＭＰ速度で研磨する。他のＣＭＲ材料は、ＰＣＭＯとほぼ同じ速度で研磨する。
【００３１】
第１のＣＭＰ層および第２のＣＭＰ層ならびにインジケータ構造が付設された後、ＣＭＰは、酸化物、窒化物、およびＣＭＲ材料に作用するスラリーで行われる。本発明の方法は、シリカに水酸化アンモニウム（ＮＨ４ＯＨ）を加えたスラリーを用いる。このスラリーは、ＳｉＯ２およびＳｉＮだけでなく、ＣＭＲ材料上でも有効であることが発見されている。ＣＭＰは、終了点インジケータ構造２８が除去されて、ＣＭＰが完了し、所望の量のＣＭＲが取り除かれたことが示されるまで継続される。図７を参照すると、ＣＭＰ後の構造が描かれている。この構造においては、第１のＣＭＰ層１４の一部のみが残り、トレンチ１６にＣＭＲ材料３０が充填されている。インジケータ構造、ＣＭＲ層３０の上側部分および第１のＣＭＰ層１４の一部がＣＭＰによって除去され、ＣＭＰはインジケータ構造が除去されるまで行われる。
【００３２】
図８は、上に透明なＰＣＭＯ  ＣＭＲ層３４が堆積された、ＳｉＮ層３２上に形成されたインジケータ構造２８の写真である。トレンチ１６はまた、ＰＣＭＯ  ＣＭＲ材料で充填される。図９は、トレンチ１６の外側のＰＣＭＯ  ＣＭＲ層３４の部分的除去およびインジケータ構造２８の部分的除去を示す。図１０において、残っているのは、トレンチ１６のＰＣＭＯ  ＣＭＲ材料３４およびＳｉＮ層３２である。インジケータ構造２８の消滅を注意深く観察することによって、ＣＭＰプロセスの拡大のポジティブなインジケータが得られ、ＣＭＰプロセスが第１のＣＭＰ層のかなりの部分を除去する前にＣＭＰプロセスをストップさせるために用いられるインジケータが得られる。
【００３３】
このように、ＣＭＲ薄膜のＣＭＰが開示されてきた。さらなる変形および改変が添付の特許請求の範囲内で為され得ることが理解される。
【産業上の利用可能性】
【００３４】
ＩＣデバイスの製造中の薄膜のＣＭＰ方法は、基板を準備する工程であって、基板上にＩＣコンポーネント構造を作る工程を含む、工程と、基板上に、下部電極を堆積する工程と、基板上に、第１の既知のＣＭＰ選択性を有する第１のＣＭＰ層を堆積する工程と、第１のＣＭＰ層をパターニングして、より低いマージンを有するパターンを形成する工程と、第１のＣＭＰ層上に、そのパターンにインジケータ構造を形成する工程と、第１のＣＭＰ層のＣＭＰ選択性に対して第２の既知のＣＭＰ選択性を有する第２のＣＭＰ層を堆積する工程であって、第１のＣＭＰ層のパターンに第２のＣＭＰ層の一部を堆積する工程を含む、工程と、インジケータ構造が除去され、第１のＣＭＰ層および第２のＣＭＰ層の任意の部分がより低いマージンに対応する高さまで除去されるように、この構造をＣＭＰする、工程と、ＩＣ構造を完成させる工程とを含む。
【００３５】
したがって、ＣＭＰ選択性が低い集積回路コンポーネント層のＣＭＰにおいて有用なインジケータを提供することができる。
【図面の簡単な説明】
【００３６】
【図１】図１は、ＰＣＭＯ堆積用のダマシン構造を有する、従来技術によるＲＲＡＭセルを示す図である。
【図２】図２は、ＣＭＰ  ＣＭＲ終了点検出のために、ＣＭＲ膜の下に予め布設された金属パターンの模式図である。
【図３】図３は、終了点構造作成プロセスにおける工程を表す図である。
【図４】図４は、終了点構造作成プロセスにおける工程を表す図である。
【図５】図５は、終了点構造作成プロセスにおける工程を表す図である。
【図６】図６は、終了点構造作成プロセスにおける工程を表す図である。
【図７】図７は、終了点構造作成プロセスにおける工程を表す図である。
【図８】図８は、本発明の方法における様々な工程の写真である。
【図９】図９は、本発明の方法における様々な工程の写真である。
【図１０】図１０は、本発明の方法における様々な工程の写真である。
【符号の説明】
【００３７】
１０  集積回路基板
１２  下部電極
１４  第１のＣＭＰ層
１６  ダマシントレンチ
１８  終了点インジケータ構造
２０  ＣＭＲ膜
２２  フォトレジスト層
２４  金属マスク
２６  金属インジケータ層
２８  終了点インジケータ構造
３０  ＣＭＲ材料
【図１】
2004282085.tif 000003
【図２】
2004282085.tif 000004
【図３】
2004282085.tif 000005
【図４】
2004282085.tif 000006
【図５】
2004282085.tif 000007
【図６】
2004282085.tif 000008
【図７】
2004282085.tif 000009
【図８】
2004282085.tif 000010
【図９】
2004282085.tif 000011
【図１０】
2004282085.tif 000012