(57)【要約】【課題】高コスト化を招くことなく、最適な発光パワーを維持することができるパワー制御方法を提供する。【解決手段】モニタ信号として、レーザ光の出射光量に対応する信号と第１のオフセットを打ち消すための信号とが重畳される（ステップ６０９、６２１）。このモニタ信号に基づいてバイアスパワーに対応する光量とその目標光量との差に関する情報が求められる。また、第１のオフセットと第２のオフセットとの差に基づいて記録パワーの目標光量に関する情報が決定される（ステップ６１５、６２７）。そして、モニタ信号に基づいて記録パワーに対応する光量とその目標光量との差に関する情報が求められる。これにより、パワー制御信号に対する各オフセットの影響が低減され、要求されるパワー制御の精度が高くても、ＡＰＣ回路を安価な汎用品を用いて構成することができる。【選択図】  図１９
2004259393.tif 000002
【特許請求の範囲】
【請求項１】
情報記録媒体に情報を記録する際に、第１、第２の発光パワーを少なくとも含み、光源からパルス発光されたレーザ光の光量に関する情報を含むモニタ信号に基づいて得られる、前記第１、第２の発光パワーそれぞれにおける光量の実測値と目標光量との差である、第１、第２の光量差情報に基づいて発光パワーを制御するパワー制御方法であって、
前記光源からパルス発光されたレーザ光の光量に対応する信号と、前記第１の光量差情報を求めるときに該情報に付加される第１誤差成分を打ち消すための信号と、を重畳して前記モニタ信号とする第１工程と；
前記第１誤差成分と、前記第２の光量差情報を求めるときに該情報に付加される第２誤差成分と、の差に基づいて、前記第２の発光パワーにおける目標光量に関する情報を決定する第２工程と；を含むパワー制御方法。
【請求項２】
前記第１の発光パワーは、バイアスパワーであることを特徴とする請求項１に記載のパワー制御方法。
【請求項３】
前記第２の発光パワーは、記録パワーであることを特徴とする請求項１又は２に記載のパワー制御方法。
【請求項４】
前記記録の回数が予め設定されている回数を超えたときに、前記第２の発光パワーにおける目標光量に関する情報を補正する第３工程を更に含むことを特徴とする請求項１〜３のいずれか一項に記載のパワー制御方法。
【請求項５】
前記記録する際の記録パワーが予め設定されている値を超えたときに、前記第２の発光パワーにおける目標光量に関する情報を補正する第４工程を更に含むことを特徴とする請求項１〜４のいずれか一項に記載のパワー制御方法。
【請求項６】
情報記録媒体に情報を記録する際に、特定の発光パワー及び該特定の発光パワーを除く少なくとも１つの所定の発光パワーを少なくとも含み、光源からパルス発光された発光パワーを制御するパワー制御装置であって、
前記光源からパルス発光されたレーザ光の光量に関する情報を含む信号に所定の重畳信号を付加し、モニタ信号とする付加手段と；
前記モニタ信号に含まれる前記特定の発光パワーに対応する光量に関する情報と前記特定の発光パワーでの目標光量に関する情報とに基づいて、前記特定の発光パワーに対応する光源駆動信号を制御する第１の信号制御手段と；
前記モニタ信号に含まれる前記所定の発光パワーに対応する光量に関する情報と前記所定の発光パワーでの目標光量に関する情報とに基づいて、前記所定の発光パワーに対応する光源駆動信号を制御する第２の信号制御手段と；
前記第１の信号制御手段のオフセットと前記第２の信号制御手段のオフセットとの差に基づいて、所定のタイミングで前記所定の発光パワーでの目標光量に関する情報を補正する補正手段と；を備えるパワー制御装置。
【請求項７】
前記所定の重畳信号は、前記第１の信号制御手段のオフセットを打ち消すための信号とほぼ同一であることを特徴とする請求項６に記載のパワー制御装置。
【請求項８】
前記補正手段は、記録回数が予め設定されている回数を超えたときに前記所定の発光パワーでの目標光量に関する情報を補正することを特徴とする請求項６又は７に記載のパワー制御装置。
【請求項９】
前記補正手段は、情報記録媒体に情報を記録する際の記録パワーが予め設定されている値を超えたときに前記所定の発光パワーでの目標光量に関する情報を補正することを特徴とする請求項６〜８のいずれか一項に記載のパワー制御装置。
【請求項１０】
前記第１の信号制御手段は、前記モニタ信号から抽出された前記特定の発光パワーに対応する光量に関する情報を含む信号を増幅する第１のモニタ信号増幅手段を備え、
前記第２の信号制御手段は、前記モニタ信号から抽出された前記所定の発光パワーに対応する光量に関する情報を含む信号を増幅する第２のモニタ信号増幅手段を備え、
前記第１のモニタ信号増幅手段のゲインは、前記第２のモニタ信号増幅手段のゲインよりも大きいことを特徴とする請求項６〜９のいずれか一項に記載のパワー制御装置。
【請求項１１】
前記付加手段の入力段に配置され、前記レーザ光の光量に関する情報を含む信号を所定のゲインで増幅する光量信号増幅手段を更に備えることを特徴とする請求項６〜１０のいずれか一項に記載のパワー制御装置。
【請求項１２】
前記光量信号増幅手段におけるゲインとして、予め設定された少なくとも２種類のゲインの中から１つを選択するゲイン選択手段を更に備えることを特徴とする請求項１１に記載のパワー制御装置。
【請求項１３】
前記ゲイン選択手段は、情報記録媒体に情報を記録する際の記録速度及び情報記録媒体の種類の少なくとも一方に基づいて前記ゲインを選択することを特徴とする請求項１２に記載のパワー制御装置。
【請求項１４】
前記付加手段は、前記ゲイン選択手段で選択されたゲインに対応した重畳信号を前記レーザ光の光量に関する情報を含む信号に付加し、
前記補正手段は、前記ゲイン選択手段で選択されたゲインに対応した、前記第１の信号制御手段のオフセットと前記第２の信号制御手段のオフセットとの差に基づいて、前記所定の発光パワーでの目標光量に関する情報を補正することを特徴とする請求項１２又は１３に記載のパワー制御装置。
【請求項１５】
前記ゲイン選択手段で選択されたゲインに基づいて、前記特定の発光パワーでの目標光量に関する情報を決定する目標光量決定手段を更に備えることを特徴とする請求項６〜１４のいずれか一項に記載のパワー制御装置。
【請求項１６】
前記特定の発光パワーは、バイアスパワーであることを特徴とする請求項６〜１５のいずれか一項に記載のパワー制御装置。
【請求項１７】
前記所定の発光パワーは、記録パワーであることを特徴とする請求項６〜１６のいずれか一項に記載のパワー制御装置。
【請求項１８】
情報記録媒体に対して情報の記録、再生及び消去のうち少なくとも記録を行なう光ディスク装置であって、
光源と；
前記光源から出射される光束を前記情報記録媒体の記録面に集光する対物レンズを含み、前記記録面で反射された戻り光束を所定の受光位置に導く光学系と；
前記受光位置に配置された光検出器と；
請求項６〜１７のいずれか一項に記載のパワー制御装置と；
前記光検出器の出力信号を用いて、前記情報の記録、再生及び消去のうち少なくとも記録を行なう処理装置と；を備える光ディスク装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はパワー制御方法、パワー制御装置及び光ディスク装置に係り、さらに詳しくは、情報記録媒体に照射されるレーザ光の発光パワーを制御するパワー制御方法、パワー制御装置、及び該パワー制御装置を備える光ディスク装置に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータ（以下「パソコン」ともいう）は、その機能が向上するに伴い、音楽や映像といったＡＶ（Ａｕｄｉｏ−Ｖｉｓｕａｌ）情報を取り扱うことが可能となってきた。これらＡＶ情報の情報量は非常に大きいために、情報記録媒体としてＣＤ（ｃｏｍｐａｃｔ  ｄｉｓｃ）やＤＶＤ（ｄｉｇｉｔａｌ  ｖｅｒｓａｔｉｌｅ  ｄｉｓｃ）などの光ディスクが注目されるようになり、その低価格化とともに、情報記録装置としての光ディスク装置がパソコンの周辺機器の一つとして普及するようになった。光ディスク装置では、光ディスクの記録面にレーザ光の微小スポットを形成して情報の記録及び消去を行い、記録面からの反射光に基づいて情報の再生などを行っている。そして、光ディスク装置には、レーザ光を出射するとともに、記録面からの反射光を受光するための装置として、光ピックアップ装置が設けられている。
【０００３】
通常、光ピックアップ装置は、レーザ光を所定の発光パワー（出力）で出射する光源、その光源から出射されるレーザ光を情報記録媒体の記録面に導くとともに、記録面で反射されたレーザ光を所定の受光位置まで導く光学系、及びその受光位置に配置された受光素子などを備えている。
【０００４】
光ディスクでは、互いに反射率の異なるマーク領域及びスペース領域のそれぞれの長さとそれらの組み合わせとによって情報が記録される。そこで、光ディスクに情報を記録する際には所定の位置にマーク領域及びスペース領域がそれぞれ形成されるように光源の発光パワーが制御される。
【０００５】
記録層に有機色素を含むＣＤ−Ｒ（ＣＤ−ｒｅｃｏｒｄａｂｌｅ）、ＤＶＤ−Ｒ（ＤＶＤ−ｒｅｃｏｒｄａｂｌｅ）及びＤＶＤ＋Ｒ（ＤＶＤ＋ｒｅｃｏｒｄａｂｌｅ）などの追記型の光ディスク（以下、便宜上「色素型ディスク」ともいう）では、一例として図２７に示されるように、書き込み信号ＭＤにおけるマーク領域に対応する信号部分Ｍでは発光パワーＬＰを大きく（図２７ではＰｗ）して色素を加熱及び溶解し、そこに接している基板部分を変質・変形させている。一方、スペース領域に対応する信号部分Ｓでは基板が変質・変形しないように発光パワーＬＰを再生時と同程度に小さく（図２７ではＰｒ）している。すなわち、レーザ光をパルス発光している。これにより、マーク領域ではスペース領域よりも反射率が低くなるようになっている。なお、マーク領域を形成するときの発光パワーは記録パワー（又はピークパワー）、スペース領域を形成するときの発光パワーはバイアスパワーとも呼ばれている。
【０００６】
通常、光源として用いられる半導体レーザは電流駆動型であり、その発光パワーはドライバから供給される電流（駆動電流）によって制御されている。この駆動電流と発光パワーとの関係は「Ｉ−Ｌ特性」と呼ばれている。一般に、光源では駆動電流の一部が熱に変換されるため、使用中に光源の温度が徐々に上昇し、Ｉ−Ｌ特性が変化する場合がある。すなわち、駆動電流が一定であっても発光パワーが変動することとなる。そこで、記録中には随時、光源から出射される光束の発光パワーをモニタし、発光パワーの変動を抑制する、いわゆるＡＰＣ（Ａｕｔｏｍａｔｉｃ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）が行われている（例えば特許文献１参照）。
【０００７】
【特許文献１】
特開平９−１１６２２０号公報
【０００８】
【発明が解決しようとする課題】
上記ＡＰＣを行うＡＰＣ回路は、バイアスパワーを制御するための回路（以下「バイアスパワー制御回路」ともいう）と、記録パワーを制御するための回路（以下「記録パワー制御回路」ともいう）とを備えている。前記各制御回路はオペアンプを含むほぼ同様な機能を有する部品で構成されているが、一般に市販されている汎用部品を用いると、部品特性のばらつきなどにより、例えばバイアスパワー制御回路のオペアンプのオフセットに起因する誤差成分と、記録パワー制御回路のオペアンプのオフセットに起因する誤差成分とに違いが生じる。そのため、一方のパワーを精度良く制御しても、他方のパワーの制御信号に誤差成分が残留するおそれがあった。上記特許文献１に開示されている半導体レーザ制御回路では、上記誤差成分の違いを考慮していないために、要求されるパワー制御の精度が高い場合には、特性のばらつきが小さい高価な部品を用いる必要があった。
【０００９】
本発明は、かかる事情の下になされたもので、その第１の目的は、高コスト化を招くことなく、最適な発光パワーを維持することができるパワー制御方法及びパワー制御装置を提供することにある。
【００１０】
また、本発明の第２の目的は、記録品質に優れた記録を安定して行うことができる光ディスク装置を提供することにある。
【００１１】
【課題を解決するための手段】
請求項１に記載の発明は、情報記録媒体に情報を記録する際に、第１、第２の発光パワーを少なくとも含み、光源からパルス発光されたレーザ光の光量に関する情報を含むモニタ信号に基づいて得られる、前記第１、第２の発光パワーそれぞれにおける光量の実測値と目標光量との差である、第１、第２の光量差情報に基づいて発光パワーを制御するパワー制御方法であって、前記光源からパルス発光されたレーザ光の光量に対応する信号と、前記第１の光量差情報を求めるときに該情報に付加される第１誤差成分を打ち消すための信号と、を重畳して前記モニタ信号とする第１工程と；前記第１誤差成分と、前記第２の光量差情報を求めるときに該情報に付加される第２誤差成分と、の差に基づいて、前記第２の発光パワーにおける目標光量に関する情報を決定する第２工程と；を含むパワー制御方法である。
【００１２】
なお、本明細書では、「光量に関する情報」は光量そのものだけでなく、光量に換算することができる情報及び光量の変化に対応して変化する情報などを含む。また、「光量差情報」は光量差そのものだけでなく、光量差に換算することができる情報及び光量差の変化に対応して変化する情報などを含む。
【００１３】
これによれば、光源からパルス発光されたレーザ光の光量に対応する信号は、第１の光量差情報を求めるときに該情報に付加される第１誤差成分を打ち消すための信号が重畳され、第１、第２の光量差情報を求めるためのモニタ信号される。これにより、第１、第２の光量差情報に含まれる第１誤差成分を低減することが可能となる。また、第１誤差成分と、第２の光量差情報を求めるときに該情報に付加される第２誤差成分と、の差に基づいて、第２の発光パワーにおける目標光量に関する情報が決定される。これにより、第２の光量差情報に残留している第１誤差成分と第２誤差成分との差に相当する誤差成分を低減することが可能となる。例えば発光パワーを制御するＡＰＣ回路が安価な汎用品で構成されていても、精度の高いパワー制御を実現することができる。従って、結果として高コスト化を招くことなく、最適な発光パワーを維持することが可能となる。
【００１４】
この場合において、前記第１の発光パワーとしては、種々の発光パワーが考えられるが、請求項２に記載のパワー制御方法の如く、前記第１の発光パワーは、バイアスパワーであることとすることができる。
【００１５】
上記請求項１及び２に記載の各パワー制御方法において、前記第２の発光パワーとしては、種々の発光パワーが考えられるが、請求項３に記載のパワー制御方法の如く、前記第２の発光パワーは、記録パワーであることとすることができる。
【００１６】
上記請求項１〜３に記載の各パワー制御方法において、請求項４に記載のパワー制御方法の如く、前記記録の回数が予め設定されている回数を超えたときに、前記第２の発光パワーにおける目標光量に関する情報を補正する第３工程を更に含むこととすることができる。
【００１７】
上記請求項１〜４に記載の各パワー制御方法において、請求項５に記載のパワー制御方法の如く、前記記録する際の記録パワーが予め設定されている値を超えたときに、前記第２の発光パワーにおける目標光量に関する情報を補正する第４工程を更に含むこととすることができる。
【００１８】
請求項６に記載の発明は、情報記録媒体に情報を記録する際に、特定の発光パワー及び該特定の発光パワーを除く少なくとも１つの所定の発光パワーを少なくとも含み、光源からパルス発光された発光パワーを制御するパワー制御装置であって、前記光源からパルス発光されたレーザ光の光量に関する情報を含む信号に所定の重畳信号を付加し、モニタ信号とする付加手段と；前記モニタ信号に含まれる前記特定の発光パワーに対応する光量に関する情報と前記特定の発光パワーでの目標光量に関する情報とに基づいて、前記特定の発光パワーに対応する光源駆動信号を制御する第１の信号制御手段と；前記モニタ信号に含まれる前記所定の発光パワーに対応する光量に関する情報と前記所定の発光パワーでの目標光量に関する情報とに基づいて、前記所定の発光パワーに対応する光源駆動信号を制御する第２の信号制御手段と；前記第１の信号制御手段のオフセットと前記第２の信号制御手段のオフセットとの差に基づいて、所定のタイミングで前記所定の発光パワーでの目標光量に関する情報を補正する補正手段と；を備えるパワー制御装置である。
【００１９】
これによれば、光源からパルス発光されたレーザ光の光量に関する情報を含む信号は付加手段により所定の重畳信号が付加された後、モニタ信号として第１の信号制御手段及び第２の信号制御手段に出力される。そして、第１の信号制御手段により、モニタ信号に含まれる特定の発光パワーに対応する光量に関する情報と特定の発光パワーでの目標光量に関する情報とに基づいて、特定の発光パワーに対応する光源駆動信号が制御される。また、補正手段により、第１の信号制御手段のオフセットと第２の信号制御手段のオフセットとの差に基づいて、所定のタイミングで所定の発光パワーでの目標光量に関する情報が補正される。そして、第２の信号制御手段により、モニタ信号に含まれる所定の発光パワーに対応する光量に関する情報と所定の発光パワーでの目標光量に関する情報とに基づいて、所定の発光パワーに対応する光源駆動信号が制御される。これにより、所定の発光パワーに対応する光源駆動信号に含まれる第１の信号制御手段のオフセットと第２の信号制御手段のオフセットとの違いによる誤差成分を低減することが可能となる。すなわち、要求されるパワー制御の精度が高い場合であっても、パワー制御装置を安価な汎用品を用いて構成することができる。従って、結果として高コスト化を招くことなく、最適な発光パワーを維持することができる。
【００２０】
この場合において、請求項７に記載のパワー制御装置の如く、前記所定の重畳信号は、前記第１の信号制御手段のオフセットを打ち消すための信号とほぼ同一であることとすることができる。
【００２１】
上記請求項６及び７に記載の各パワー制御装置において、請求項８に記載のパワー制御装置の如く、前記補正手段は、記録回数が予め設定されている回数を超えたときに前記所定の発光パワーでの目標光量に関する情報を補正することとすることができる。
【００２２】
上記請求項６〜８に記載の各パワー制御装置において、請求項９に記載のパワー制御装置の如く、前記補正手段は、情報記録媒体に情報を記録する際の記録パワーが予め設定されている値を超えたときに前記所定の発光パワーでの目標光量に関する情報を補正することとすることができる。
【００２３】
上記請求項６〜９に記載の各パワー制御装置において、請求項１０に記載のパワー制御装置の如く、前記第１の信号制御手段が前記モニタ信号から抽出された前記特定の発光パワーに対応する光量に関する情報を含む信号を増幅する第１のモニタ信号増幅手段を備え、前記第２の信号制御手段が前記モニタ信号から抽出された前記所定の発光パワーに対応する光量に関する情報を含む信号を増幅する第２のモニタ信号増幅手段を備える場合には、前記第１のモニタ信号増幅手段のゲインは、前記第２のモニタ信号増幅手段のゲインよりも大きいこととすることができる。
【００２４】
上記請求項６〜１０に記載の各パワー制御装置において、請求項１１に記載のパワー制御装置の如く、前記付加手段の入力段に配置され、前記レーザ光の光量に関する情報を含む信号を所定のゲインで増幅する光量信号増幅手段を更に備えることとすることができる。
【００２５】
この場合において、請求項１２に記載のパワー制御装置の如く、前記光量信号増幅手段におけるゲインとして、予め設定された少なくとも２種類のゲインの中から１つを選択するゲイン選択手段を更に備えることとすることができる。
【００２６】
この場合において、請求項１３に記載のパワー制御装置の如く、前記ゲイン選択手段は、情報記録媒体に情報を記録する際の記録速度及び情報記録媒体の種類の少なくとも一方に基づいて前記ゲインを選択することとすることができる。
【００２７】
上記請求項１２及び１３に記載の各パワー制御装置において、請求項１４に記載のパワー制御装置の如く、前記付加手段は、前記ゲイン選択手段で選択されたゲインに対応した重畳信号を前記レーザ光の光量に関する情報を含む信号に付加し、前記補正手段は、前記ゲイン選択手段で選択されたゲインに対応した前記第１の信号制御手段のオフセットと前記第２の信号制御手段のオフセットとの差に基づいて、前記所定の発光パワーでの目標光量に関する情報を補正することとすることができる。
【００２８】
上記請求項６〜１４に記載の各パワー制御装置において、請求項１５に記載のパワー制御装置の如く、前記ゲイン選択手段で選択されたゲインに基づいて、前記特定の発光パワーでの目標光量に関する情報を決定する目標光量決定手段を更に備えることとすることができる。
【００２９】
上記請求項６〜１５に記載の各パワー制御装置において、請求項１６に記載のパワー制御装置の如く、前記特定の発光パワーは、バイアスパワーであることとすることができる。
【００３０】
上記請求項６〜１６に記載の各パワー制御装置において、請求項１７に記載のパワー制御装置の如く、前記所定の発光パワーは、記録パワーであることとすることができる。
【００３１】
請求項１８に記載の発明は、情報記録媒体に対して情報の記録、再生及び消去のうち少なくとも記録を行なう光ディスク装置であって、光源と；前記光源から出射される光束を前記情報記録媒体の記録面に集光する対物レンズを含み、前記記録面で反射された戻り光束を所定の受光位置に導く光学系と；前記受光位置に配置された光検出器と；請求項６〜１７のいずれか一項に記載のパワー制御装置と；前記光検出器の出力信号を用いて、前記情報の記録、再生及び消去のうち少なくとも記録を行なう処理装置と；を備える光ディスク装置である。
【００３２】
これによれば、請求項６〜１７のいずれか一項に記載のパワー制御装置を備えているため、高コスト化を招くことなく、最適な発光パワーを維持することができる。従って、情報記録媒体への情報の記録、再生及び消去のうち少なくとも記録を含むアクセスを精度良く安定して行うことができる。
【００３３】
【発明の実施の形態】
以下、本発明の一実施形態を図１〜図２３に基づいて説明する。図１には、本発明の一実施形態に係る光ディスク装置の概略構成を示すブロック図が示されている。
【００３４】
この図１に示される光ディスク装置２０は、スパイラル状又は同心円状のトラックが形成された記録面を有する情報記録媒体としての光ディスク１５を回転駆動するためのスピンドルモータ２２、光ピックアップ装置２３、レーザコントロール回路２４、エンコーダ２５、モータドライバ２７、再生信号処理回路２８、ＡＰＣ回路４２、サーボコントローラ３３、バッファＲＡＭ３４、バッファマネージャ３７、インターフェース３８、フラッシュメモリ３９、ＣＰＵ４０及びＲＡＭ４１などを備えている。なお、図１における接続線は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。また、本実施形態では、一例として光ディスク１５はＣＤ−Ｒの規格に準拠した情報記録媒体であるものとする。そして、ユーザデータは単パルス記録方式で記録されるものとする。
【００３５】
前記光ピックアップ装置２３は、レーザ光を出射するとともに、記録面からの反射光を受光するための装置である。光ピックアップ装置２３は、一例として図２に示されるように、光源ユニット５１、コリメートレンズ５２、ビームスプリッタ５４、対物レンズ６０、第１の検出レンズ５８、光検出器としての第１の受光器５９、反射ミラー７１、第２の検出レンズ７２、第２の受光器７３、及び駆動系（フォーカシングアクチュエータ、トラッキングアクチュエータ及びシークモータ（いずれも図示省略））などを備えている。
【００３６】
前記光源ユニット５１は、波長が７８０ｎｍのレーザ光を発光する光源としての半導体レーザ５１ａを含んで構成されている。なお、本実施形態では、光源ユニット５１から出射される光束の最大強度出射方向を＋Ｘ方向とする。前記コリメートレンズ５２は、光源ユニット５１の＋Ｘ側に配置され、光源ユニット５１から出射された光束を略平行光とする。
【００３７】
前記反射ミラー７１は、コリメートレンズ５２の近傍に配置され、光源ユニット５１から出射された光束の一部をモニタ用光束として−Ｚ方向に反射する。
【００３８】
前記ビームスプリッタ５４は、コリメートレンズ５２の＋Ｘ側に配置され、光ディスク１５からの戻り光束を−Ｚ方向に分岐する。前記対物レンズ６０は、ビームスプリッタ５４の＋Ｘ側に配置され、ビームスプリッタ５４を透過した光束を光ディスク１５の記録面に集光する。
【００３９】
前記第１の検出レンズ５８は、ビームスプリッタ５４の−Ｚ側に配置され、ビームスプリッタ５４で−Ｚ方向に分岐された戻り光束を前記第１の受光器５９の受光面に集光する。第１の受光器５９は、通常の光ディスク装置と同様に、ウォブル信号情報、再生データ情報、フォーカスエラー情報及びトラックエラー情報などを含む信号を出力する複数の受光素子を含んで構成されている。
【００４０】
前記第２の検出レンズ７２は、反射ミラー７１の−Ｚ側に配置され、反射ミラー７１で−Ｚ方向に反射されたモニタ用光束を前記第２の受光器７３の受光面に集光する。第２の受光器７３としては通常の受光素子が用いられる。
【００４１】
上記のように構成される光ピックアップ装置２３の作用を簡単に説明すると、光源ユニット５１から出射された光束（以下「出射光束」ともいう）は、コリメートレンズ５２で略平行光とされた後、ビームスプリッタ５４に入射する。ビームスプリッタ５４を透過した出射光束は、対物レンズ６０を介して光ディスク１５の記録面に微小スポットとして集光される。光ディスク１５の記録面にて反射した反射光は、戻り光束として対物レンズ６０で略平行光とされ、ビームスプリッタ５４に入射する。ビームスプリッタ５４で−Ｚ方向に分岐された戻り光束は、第１の検出レンズ５８を介して第１の受光器５９で受光される。第１の受光器５９からは受光量に応じた信号が出力され、再生信号処理回路２８に出力される。また、反射ミラー７１で−Ｚ方向に反射された出射光束はモニタ用光束として、第２の検出レンズ７２を介して第２の受光器７３で受光される。第２の受光器７３からは受光量に応じた信号が出力され、その信号はパワーモニタ信号としてＡＰＣ回路４２に出力される。
【００４２】
前記再生信号処理回路２８は、図３に示されるように、Ｉ／Ｖアンプ２８ａ、サーボ信号検出回路２８ｂ、ウォブル信号検出回路２８ｃ、ＲＦ信号検出回路２８ｄ、ＡＴＩＰデコーダ２８ｅ、ＣＤデコーダ２８ｆ、ＣＤ−ＲＯＭデコーダ２８ｇ及びＤ／Ａ変換器２８ｈなどから構成されている。Ｉ／Ｖアンプ２８ａは光ピックアップ装置２３の出力信号（厳密には第１の受光器５９の出力信号）である電流信号を電圧信号に変換するとともに、所定のゲインで増幅する。サーボ信号検出回路２８ｂはＩ／Ｖアンプ２８ａの出力信号に基づいてサーボ信号（フォーカスエラー信号及びトラックエラー信号）を検出する。ここで検出されたサーボ信号は、サーボコントローラ３３に出力される。ウォブル信号検出回路２８ｃはＩ／Ｖアンプ２８ａの出力信号に基づいてウォブル信号を検出する。ＡＴＩＰデコーダ２８ｅは、ウォブル信号検出回路２８ｃで検出されたウォブル信号からＡＴＩＰ（Ａｂｓｏｌｕｔｅ  Ｔｉｍｅ  Ｉｎ  Ｐｒｅｇｒｏｏｖｅ）情報及び同期信号などを抽出する。ここで抽出されたＡＴＩＰ情報はＣＰＵ４０に出力され、同期信号はエンコーダ２５に出力される。ＲＦ信号検出回路２８ｄはＩ／Ｖアンプ２８ａの出力信号に基づいてＲＦ信号を検出する。ＣＤデコーダ２８ｆはＲＦ信号検出回路２８ｄで検出されたＲＦ信号に対して復号処理及び誤り訂正処理等を行ない再生データを求める。ＣＤ−ＲＯＭデコーダ２８ｇではＣＤデコーダ２８ｆからの再生データに対して更に誤り訂正処理等を行なった後、バッファマネージャ３７を介してバッファＲＡＭ３４に格納する。なお、再生データが音楽データの場合には、ＣＤデコーダ２８ｆからＤ／Ａ変換器２８ｈを介して外部のオーディオ機器などに出力される。
【００４３】
前記ＡＰＣ回路４２は、図４に示されるように、Ｉ／Ｖ変換器４２ａ、３つのＤ／Ａ変換器（４２ｂ，４２ｍ，４２ｎ）、可変ゲインアンプ４２ｃ、２つのサンプルホールド回路（ＳＨ回路４２ｄ，４２ｅ）、２つのゲインアンプ（４２ｆ，４２ｇ）、３つのＡ／Ｄ変換器（４２ｈ，４２ｉ，４２ｏ）、及び２つの比較器（４２ｊ，４２ｋ）などを含んで構成されている。なお、以下では、ＳＨ回路４２ｄ、ゲインアンプ４２ｆ、及び比較器４２ｊから構成される部分をバイアス系Ｃ１と呼ぶこととする。また、ＳＨ回路４２ｅ、ゲインアンプ４２ｇ、及び比較器４２ｋから構成される部分をピーク系Ｃ２と呼ぶこととする。
【００４４】
Ｉ／Ｖ変換器４２ａは光ピックアップ装置２３（厳密には第２の受光器７３）からのパワーモニタ信号を電圧信号に変換する。Ｄ／Ａ変換器４２ｂはＣＰＵ４０からのオフセット調整信号Ｓｏｆｔをアナログ信号に変換する。Ｄ／Ａ変換器４２ｂの出力信号はＩ／Ｖ変換器４２ａの出力信号に重畳され可変ゲインアンプ４２ｃの入力信号となる。
【００４５】
可変ゲインアンプ４２ｃは２種類のゲイン（ＧａＬ，ＧａＨ：ＧａＬ＜ＧａＨ）を有し、ＣＰＵ４０からのゲイン選択信号Ｓｇａｉｎによっていずれかが選択される。ここでは、ゲイン選択信号Ｓｇａｉｎが０のときに低ゲインＧａＬが選択され、１のときに高ゲインＧａＨが選択されるように設定されているものとする。なお、Ｉ／Ｖ変換器４２ａに可変ゲインアンプ４２ｃと同等の機能を付加しても良い。その場合には、可変ゲインアンプ４２ｃは不要となる。
【００４６】
ＳＨ回路４２ｄはエンコーダ２５からのサンプリング信号Ｓｓｍｐ１に応じて可変ゲインアンプ４２ｃの出力信号に対してサンプルホールドを行う。ＳＨ回路４２ｅはエンコーダ２５からのサンプリング信号Ｓｓｍｐ２に応じて可変ゲインアンプ４２ｃの出力信号に対してサンプルホールドを行う。また、各ＳＨ回路では、サンプリング信号の立ち上がりに同期してサンプリングを開始し、立ち下りに同期してそのときの入力信号をホールドするものとする。
【００４７】
ゲインアンプ４２ｆはＳＨ回路４２ｄの出力信号を増幅する。なお、ＳＨ回路４２ｄがアンプ機能を有する場合にはゲインアンプ４２ｆは不要である。ゲインアンプ４２ｇはＳＨ回路４２ｅの出力信号を増幅する。同様に、ＳＨ回路４２ｅがアンプ機能を有する場合にはゲインアンプ４２ｇは不要である。
【００４８】
Ａ／Ｄ変換器４２ｈはゲインアンプ４２ｆの出力信号をデジタル信号に変換し、信号Ｓａｄ１としてＣＰＵ４０に出力する。Ａ／Ｄ変換器４２ｉはゲインアンプ４２ｇの出力信号をデジタル信号に変換し、信号Ｓａｄ２としてＣＰＵ４０に出力する。
【００４９】
比較器４２ｊはゲインアンプ４２ｆの出力信号と目標電圧Ｖｒｅｆ１とを比較し、比較結果Ｓｃｐ１をＣＰＵ４０に出力する。ここでは、ゲインアンプ４２ｆの出力信号が目標電圧Ｖｒｅｆ１以下ではＳｃｐ１＝１、ゲインアンプ４２ｆの出力信号が目標電圧Ｖｒｅｆ１を超えるとＳｃｐ１＝０となるように設定されている。目標電圧Ｖｒｅｆ１はＤ／Ａ変換器４２ｍを介してＣＰＵ４０から設定される。
【００５０】
比較器４２ｋはゲインアンプ４２ｇの出力信号と目標電圧Ｖｒｅｆ２とを比較し、比較結果Ｓｃｐ２をＣＰＵ４０に出力する。ここでは、ゲインアンプ４２ｇの出力信号が目標電圧Ｖｒｅｆ２以下ではＳｃｐ２＝１、ゲインアンプ４２ｇの出力信号が目標電圧Ｖｒｅｆ２を超えるとＳｃｐ２＝０となるように設定されている。目標電圧Ｖｒｅｆ２はＤ／Ａ変換器４２ｎを介してＣＰＵ４０から設定される。
【００５１】
Ａ／Ｄ変換器４２ｏは、ＡＰＣ回路４２の回路基準電圧Ｖｓｔｄをデジタル信号に変換し、ＣＰＵ４０に出力する。
【００５２】
図１に戻り、前記サーボコントローラ３３は、再生信号処理回路２８からのフォーカスエラー信号に基づいてフォーカスずれを補正するためのフォーカス制御信号を生成し、トラックエラー信号に基づいてトラックずれを補正するためのトラッキング制御信号を生成する。ここで生成された各制御信号はそれぞれモータドライバ２７に出力される。
【００５３】
前記モータドライバ２７は、サーボコントローラ３３からのフォーカス制御信号に基づいて、フォーカシングアクチュエータの駆動信号を光ピックアップ装置２３に出力する。また、モータドライバ２７は、サーボコントローラ３３からのトラッキング制御信号に基づいて、トラッキングアクチュエータの駆動信号を光ピックアップ装置２３に出力する。すなわち、サーボ信号検出回路２８ｂ、サーボコントローラ３３及びモータドライバ２７によってトラッキング制御及びフォーカス制御が行われる。さらに、モータドライバ２７は、ＣＰＵ４０の指示に基づいてスピンドルモータ２２及びシークモータを駆動する。
【００５４】
前記レーザコントロール回路２４は、図５に示されるように、２つの加算器（２４ａ，２４ｂ）、２つのＤ／Ａ変換器（２４ｃ，２４ｄ）、２つのＶ／Ｉ変換器（２４ｅ，２４ｆ）、２つの電流増幅器（２４ｇ，２４ｈ）、２つのオンオフスイッチ（２４ｉ，２４ｊ）、及び電流加算器２４ｋなどから構成されている。
【００５５】
加算器２４ａはＣＰＵ４０からのパワー信号Ｄｐ１とパワー補正信号Ｄｍ１とを加算し、加算器２４ｂはＣＰＵ４０からのパワー信号Ｄｐ２とパワー補正信号Ｄｍ２とを加算する。Ｄ／Ａ変換器２４ｃは加算器２４ａの出力信号をアナログ信号に変換し、Ｄ／Ａ変換器２４ｄは加算器２４ｂの出力信号をアナログ信号に変換する。Ｖ／Ｉ変換器２４ｅはＤ／Ａ変換器２４ｃの出力信号（電圧信号）を電流信号に変換し、Ｖ／Ｉ変換器２４ｆはＤ／Ａ変換器２４ｄの出力信号（電圧信号）を電流信号に変換する。電流増幅器２４ｇはＶ／Ｉ変換器２４ｅの出力信号を増幅し、電流増幅器２４ｈはＶ／Ｉ変換器２４ｆの出力信号を増幅する。
【００５６】
オンオフスイッチ２４ｉは、ＣＰＵ４０からのスイッチ信号Ｄｓｗ１に基づいて電流増幅器２４ｇの出力信号Ｉｐ１の電流加算器２４ｋへの供給をオン／オフする。ここでは、スイッチ信号Ｄｓｗ１が１のときに出力信号Ｉｐ１は電流加算器２４ｋに供給され、０のときに出力信号Ｉｐ１は電流加算器２４ｋに供給されないように設定されているものとする。
【００５７】
オンオフスイッチ２４ｊは、エンコーダ２５からのスイッチ信号Ｄｓｗ２に基づいて電流増幅器２４ｈの出力信号Ｉｐ２の電流加算器２４ｋへの供給をオン／オフする。ここでは、スイッチ信号Ｄｓｗ２が１のときに出力信号Ｉｐ２は電流加算器２４ｋに供給され、０のときに出力信号Ｉｐ２は電流加算器２４ｋに供給されないように設定されているものとする。
【００５８】
電流加算器２４ｋは、オンオフスイッチ２４ｉの出力信号とオンオフスイッチ２４ｊの出力信号とを加算し、駆動電流Ｉｄｒｖとして光ピックアップ装置２３（厳密には半導体レーザ５１ａ）に出力する。ここでは、図６に示されるように、Ｉｐ１はバイアスパワーＰｒに対応する電流信号、Ｉｐ２は記録パワーＰｗとバイアスパワーＰｒとの差に対応する電流信号である。
【００５９】
前記エンコーダ２５は、ＣＰＵ４０の指示に基づいて、バッファＲＡＭ３４に蓄積されているデータをバッファマネージャ３７を介して取り出し、データ変調及びエラー訂正コードの付加などを行ない、光ディスク１５への書き込み信号を生成するとともに、その書き込み信号を再生信号処理回路２８からの同期信号に同期してレーザコントロール回路２４に出力する。
【００６０】
また、エンコーダ２５は、書き込み信号に基づいて前記サンプリング信号Ｓｓｍｐ１及びサンプリング信号Ｓｓｍｐ２を生成し、ＡＰＣ回路４２にそれぞれ出力する。ここでは、一例として図７に示されるように、書き込み信号ＭＤにおけるスペース領域Ｓに対応したパルス信号をサンプリング信号Ｓｓｍｐ１とし、マーク領域Ｍに対応したパルス信号をサンプリング信号Ｓｓｍｐ２としている。従って、バイアスパワーで発光しているときのパワーモニタ信号がＳＨ回路４２ｄでサンプルホールドされ、記録パワーで発光しているときのパワーモニタ信号がＳＨ回路４２ｅでサンプルホールドされることとなる。
【００６１】
さらに、エンコーダ２５は、書き込み信号に基づいてオンオフスイッチ２４ｊをオンオフするためのスイッチ信号Ｄｓｗ２を生成する。ここでは、一例として図７に示されるように、スイッチ信号Ｄｓｗ２はスペース領域Ｓを形成するときに０、マーク領域Ｍを形成するときに１となる。
【００６２】
図１に戻り、前記インターフェース３８は、ホスト（例えばパソコン）との双方向の通信インターフェースであり、ＡＴＡＰＩ（ＡＴ  Ａｔｔａｃｈｍｅｎｔ  Ｐａｃｋｅｔ  Ｉｎｔｅｒｆａｃｅ）、ＳＣＳＩ（Ｓｍａｌｌ  Ｃｏｍｐｕｔｅｒ  Ｓｙｓｔｅｍ  Ｉｎｔｅｒｆａｃｅ）及びＵＳＢ（Ｕｎｉｖｅｒｓａｌ
Ｓｅｒｉａｌ  Ｂｕｓ）などの標準インターフェースに準拠している。
【００６３】
前記フラッシュメモリ３９はプログラム領域とデータ領域とを備えており、プログラム領域には、ＣＰＵ４０にて解読可能なコードで記述されたプログラムが格納されている。データ領域には、パワー情報、ＡＰＣ回路設定情報及び半導体レーザ５１ａの特性情報などが格納されている。パワー情報としては、バイアスパワー及び記録パワーのデフォルト値に関する情報が含まれている。ＡＰＣ回路設定情報には、可変ゲインアンプ４２ｃのゲインが低ゲインの場合におけるＶｒｅｆ１及びＶｒｅｆ２のデフォルト値、可変ゲインアンプ４２ｃのゲインが高ゲインの場合におけるＶｒｅｆ１及びＶｒｅｆ２のデフォルト値に関する情報が含まれている。半導体レーザ５１ａの特性情報には、一例として図８に示されるように半導体レーザ５１ａのＩ−Ｌ特性に関する情報が含まれている。通常、Ｉ−Ｌ特性は駆動電流が閾値（図８ではＩｔｈで示されている）を超えると、駆動電流と発光パワーとの関係は一次式で表すことができ、その傾きは微分効率と呼ばれている。フラッシュメモリ３９は、不揮発性のメモリであり、ＣＰＵ４０からの書き込み及び読み出しが可能であるとともに、電源が切られても記録された内容は保持される。
【００６４】
前記ＣＰＵ４０は、フラッシュメモリ３９のプログラム領域に格納されているプログラムに従って上記各部の動作を制御するとともに、制御に必要なデータなどを一時的にＲＡＭ４１及びフラッシュメモリ３９のデータ領域に保存する。
【００６５】
《パワー制御情報の取得処理》
ここで、前述のように構成される光ディスク装置２０におけるパワー制御に用いられるパワー制御情報の取得処理について図９〜図１４を用いて説明する。図９〜図１４のフローチャートは、ＣＰＵ４０によって実行される一連の処理アルゴリズムに対応し、パワー制御情報の取得要求により、図９〜図１４のフローチャートに対応するプログラムの先頭アドレスがＣＰＵ４０のプログラムカウンタにセットされ、処理が開始される。なお、ここでは、ピーク系Ｃ２よりもバイアス系Ｃ１のほうがゲインが大きいものとする。
【００６６】
最初のステップ３０１では、バイアス系Ｃ１に供給されるサンプリング信号Ｓｓｍｐ１が１となるようにエンコーダ２５に指示する。これにより、バイアス系Ｃ１のＳＨ回路４２ｄからは入力信号に対応した信号が出力されることとなる。
【００６７】
次のステップ３０３では、可変ゲインアンプ４２ｃのゲインを低ゲイン（ＧａＬ）とするために、ゲイン選択信号Ｓｇａｉｎに０をセットする。
【００６８】
次のステップ３０５では、Ａ／Ｄ変換器４２ｏを介して回路基準電圧Ｖｓｔｄを計測する。
【００６９】
次のステップ３０７では、オフセット調整信号Ｓｏｆｔに初期値Ｓ１Ｈをセットし、Ｄ／Ａ変換器４２ｂに出力する。
【００７０】
次のステップ３０９では、バイアス系Ｃ１に接続されたＡ／Ｄ変換器４２ｈの出力信号Ｓａｄ１を取得する。
【００７１】
次のステップ３１１では、Ａ／Ｄ変換器４２ｈの出力信号Ｓａｄ１と回路基準電圧Ｖｓｔｄとがほぼ一致するか否かを判断する。Ｓａｄ１とＶｓｔｄとがほぼ一致しなければ、ここでの判断は否定され、ステップ３１３に移行する。
【００７２】
このステップ３１３では、現在のオフセット調整信号Ｓｏｆｔに所定値ΔｏｆｔＨを加算し、新たなオフセット調整信号ＳｏｆｔとしてＤ／Ａ変換器４２ｂに出力する。そして、前記ステップ３０９に戻る。
【００７３】
以下、Ｓａｄ１とＶｓｔｄとがほぼ一致するまで、前記ステップ３０９→ステップ３１１→ステップ３１３の処理を繰り返し行う。Ｓａｄ１とＶｓｔｄとがほぼ一致すると、前記ステップ３１１での判断は肯定され、ステップ３１５に移行する。
【００７４】
このステップ３１５では、現在のオフセット調整信号Ｓｏｆｔの値をバイアス系Ｃ１のオフセットＳｂＨとしてＲＡＭ４１に保存する。
【００７５】
次のステップ３２１では、ピーク系Ｃ２に供給されるサンプリング信号Ｓｓｍｐ２が１となるようにエンコーダ２５に指示する。これにより、ピーク系Ｃ２のＳＨ回路４２ｅからは入力信号に対応した信号が出力されることとなる。
【００７６】
次のステップ３２３では、オフセット調整信号Ｓｏｆｔの値はそのままとし、Ｄ／Ａ変換器４２ｎを介してピーク系Ｃ２の比較器４２ｋにおける目標電圧Ｖｒｅｆ２を初期値Ｖ１Ｈとする。
【００７７】
次のステップ３２５では、ピーク系Ｃ２の比較器４２ｋの出力信号Ｓｃｐ２を取得する。
【００７８】
次のステップ３２７では、Ｓｃｐ２が変化したか否かを判断する。Ｓｃｐ２が変化していなければ、ここでの判断は否定され、ステップ３２９に移行する。
【００７９】
このステップ３２９では、現在の目標電圧Ｖｒｅｆ２に所定値ΔｖＨを加算し、新たな目標電圧Ｖｒｅｆ２とする。そして、前記ステップ３２５に戻る。
【００８０】
以下、Ｓｃｐ２が変化するまで、前記ステップ３２５→ステップ３２７→ステップ３２９の処理を繰り返し行う。Ｓｃｐ２が変化すると、前記ステップ３２７での判断は肯定され、ステップ３３１に移行する。
【００８１】
このステップ３３１では、現在の目標電圧Ｖｒｅｆ２の値をＶｆＨ１としてＲＡＭ４１に保存する。
【００８２】
次のステップ３３３では、オフセット調整信号Ｓｏｆｔに初期値Ｓ１Ｈをセットし、Ｄ／Ａ変換器４２ｂに出力する。
【００８３】
次のステップ３３５では、ピーク系Ｃ２に接続されたＡ／Ｄ変換器４２ｉの出力信号Ｓａｄ２を取得する。
【００８４】
次のステップ３３７では、Ｓａｄ２と回路基準電圧Ｖｓｔｄとがほぼ一致するか否かを判断する。Ｓａｄ２とＶｓｔｄとがほぼ一致しなければ、ここでの判断は否定され、ステップ３３９に移行する。
【００８５】
このステップ３３９では、現在のオフセット調整信号Ｓｏｆｔに所定値ΔｏｆｔＨを加算し、新たなオフセット調整信号ＳｏｆｔとしてＤ／Ａ変換器４２ｂに出力する。そして、前記ステップ３３５に戻る。
【００８６】
以下、Ｓａｄ２とＶｓｔｄとがほぼ一致するまで、前記ステップ３３５→ステップ３３７→ステップ３３９の処理を繰り返し行う。Ｓａｄ２とＶｓｔｄとがほぼ一致すると、前記ステップ３３７での判断は肯定され、ステップ３４１に移行する。
【００８７】
このステップ３４１では、現在のオフセット調整信号Ｓｏｆｔの値をピーク系Ｃ２のオフセットＳｐＨとしてＲＡＭ４１に保存する。
【００８８】
次のステップ３５１では、オフセット調整信号Ｓｏｆｔの値はそのままとし、Ｄ／Ａ変換器４２ｎを介してピーク系Ｃ２の比較器４２ｋにおける目標電圧Ｖｒｅｆ２を初期値Ｖ１Ｈとする。
【００８９】
次のステップ３５３では、ピーク系Ｃ２の比較器４２ｋの出力信号Ｓｃｐ２を取得する。
【００９０】
次のステップ３５５では、Ｓｃｐ２が変化したか否かを判断する。Ｓｃｐ２が変化していなければ、ここでの判断は否定され、ステップ３５７に移行する。
【００９１】
このステップ３５７では、現在の目標電圧Ｖｒｅｆ２に所定値ΔｖＨを加算し、新たな目標電圧Ｖｒｅｆ２とする。そして、前記ステップ３５３に戻る。
【００９２】
以下、Ｓｃｐ２が変化するまで、前記ステップ３５３→ステップ３５５→ステップ３５７の処理を繰り返し行う。Ｓｃｐ２が変化すると、前記ステップ３５５での判断は肯定され、ステップ３５９に移行する。
【００９３】
このステップ３５９では、現在の目標電圧Ｖｒｅｆ２の値をＶｆＨ２としてＲＡＭ４１に保存する。
【００９４】
次のステップ３６１では、次の（１）式に基づいてオフセット差情報ＤｏｆｆＨを算出する。
【００９５】
ＤｏｆｆＨ＝ＶｆＨ２−ＶｆＨ１  ……（１）
【００９６】
次のステップ３６３では、可変ゲインアンプ４２ｃのゲインが低ゲインの場合における、オフセット差情報ＤｏｆｆＨ、ピーク系Ｃ２のオフセットＳｐＨ及びバイアス系Ｃ１のオフセットＳｂＨをフラッシュメモリ３９のデータ領域に格納する。
【００９７】
次のステップ４０１では、ピーク系Ｃ２に供給されるサンプリング信号Ｓｓｍｐ２が０となるようにエンコーダ２５に指示する。
【００９８】
次のステップ４０３では、可変ゲインアンプ４２ｃのゲインを高ゲイン（ＧａＨ）とするために、ゲイン選択信号Ｓｇａｉｎに１をセットする。
【００９９】
次のステップ４０５では、オフセット調整信号Ｓｏｆｔに初期値Ｓ１Ｌをセットし、Ｄ／Ａ変換器４２ｂに出力する。なお、初期値Ｓ１Ｌは前記Ｓ１Ｈと同じ値であっても良い。
【０１００】
次のステップ４０７では、バイアス系Ｃ１に接続されたＡ／Ｄ変換器４２ｈの出力信号Ｓａｄ１を取得する。
【０１０１】
次のステップ４０９では、Ａ／Ｄ変換器４２ｈの出力信号Ｓａｄ１と回路基準電圧Ｖｓｔｄとがほぼ一致するか否かを判断する。Ｓａｄ１とＶｓｔｄとがほぼ一致しなければ、ここでの判断は否定され、ステップ４１１に移行する。
【０１０２】
このステップ４１１では、現在のオフセット調整信号Ｓｏｆｔに所定値ΔｏｆｔＬを加算し、新たなオフセット調整信号ＳｏｆｔとしてＤ／Ａ変換器４２ｂに出力する。そして、前記ステップ４０７に戻る。なお、所定値ΔｏｆｔＬは前記ΔｏｆｔＨと同じ値であっても良い。
【０１０３】
以下、Ｓａｄ１とＶｓｔｄとがほぼ一致するまで、前記ステップ４０７→ステップ４０９→ステップ４１１の処理を繰り返し行う。Ｓａｄ１とＶｓｔｄとがほぼ一致すると、前記ステップ４０９での判断は肯定され、ステップ４１３に移行する。
【０１０４】
このステップ４１３では、現在のオフセット調整信号Ｓｏｆｔの値をバイアス系Ｃ１のオフセットＳｂＬとしてＲＡＭ４１に保存する。
【０１０５】
次のステップ４１５では、ピーク系Ｃ２に供給されるサンプリング信号Ｓｓｍｐ２が１となるようにエンコーダ２５に指示する。
【０１０６】
次のステップ４２１では、オフセット調整信号Ｓｏｆｔの値はそのままとし、Ｄ／Ａ変換器４２ｎを介してピーク系Ｃ２の比較器４２ｋにおける目標電圧Ｖｒｅｆ２を初期値Ｖ１Ｌとする。なお、初期値Ｖ１Ｌは前記Ｖ１Ｈと同じ値でも良い。
【０１０７】
次のステップ４２３では、ピーク系Ｃ２の比較器４２ｋの出力信号Ｓｃｐ２を取得する。
【０１０８】
次のステップ４２５では、Ｓｃｐ２が変化したか否かを判断する。Ｓｃｐ２が変化していなければ、ここでの判断は否定され、ステップ４２７に移行する。
【０１０９】
このステップ４２７では、現在の目標電圧Ｖｒｅｆ２に所定値ΔｖＬを加算し、新たな目標電圧Ｖｒｅｆ２とする。そして、前記ステップ４２３に戻る。なお、所定値ΔｖＬは前記ΔｖＨと同じ値であっても良い。
【０１１０】
以下、Ｓｃｐ２が変化するまで、前記ステップ４２３→ステップ４２５→ステップ４２７の処理を繰り返し行う。Ｓｃｐ２が変化すると、前記ステップ４２５での判断は肯定され、ステップ４２９に移行する。
【０１１１】
このステップ４２９では、現在の目標電圧Ｖｒｅｆ２の値をＶｆＬ１としてＲＡＭ４１に保存する。
【０１１２】
次のステップ４３１では、オフセット調整信号Ｓｏｆｔに初期値Ｓ１Ｌをセットし、Ｄ／Ａ変換器４２ｂに出力する。
【０１１３】
次のステップ４３３では、ピーク系Ｃ２に接続されたＡ／Ｄ変換器４２ｉの出力信号Ｓａｄ２を取得する。
【０１１４】
次のステップ４３５では、Ｓａｄ２と回路基準電圧Ｖｓｔｄとがほぼ一致するか否かを判断する。Ｓａｄ２とＶｓｔｄとがほぼ一致しなければ、ここでの判断は否定され、ステップ４３７に移行する。
【０１１５】
このステップ４３７では、現在のオフセット調整信号Ｓｏｆｔに所定値ΔｏｆｔＬを加算し、新たなオフセット調整信号ＳｏｆｔとしてＤ／Ａ変換器４２ｂに出力する。そして、前記ステップ４３３に戻る。
【０１１６】
以下、Ｓａｄ２とＶｓｔｄとがほぼ一致するまで、前記ステップ４３３→ステップ４３５→ステップ４３７の処理を繰り返し行う。Ｓａｄ２とＶｓｔｄとがほぼ一致すると、前記ステップ４３５での判断は肯定され、ステップ４３９に移行する。
【０１１７】
このステップ４３９では、現在のオフセット調整信号Ｓｏｆｔの値をピーク系Ｃ２のオフセットＳｐＬとしてＲＡＭ４１に保存する。
【０１１８】
次のステップ４５１では、オフセット調整信号Ｓｏｆｔの値はそのままとし、Ｄ／Ａ変換器４２ｎを介してピーク系Ｃ２の比較器４２ｋにおける目標電圧Ｖｒｅｆ２を初期値Ｖ１Ｌとする。
【０１１９】
次のステップ４５３では、ピーク系Ｃ２の比較器４２ｋの出力信号Ｓｃｐ２を取得する。
【０１２０】
次のステップ４５５では、Ｓｃｐ２が変化したか否かを判断する。Ｓｃｐ２が変化していなければ、ここでの判断は否定され、ステップ４５７に移行する。
【０１２１】
このステップ４５７では、現在の目標電圧Ｖｒｅｆ２に所定値ΔｖＬを加算し、新たな目標電圧Ｖｒｅｆ２とする。そして、前記ステップ４５３に戻る。
【０１２２】
以下、Ｓｃｐ２が変化するまで、前記ステップ４５３→ステップ４５５→ステップ４５７の処理を繰り返し行う。Ｓｃｐ２が変化すると、前記ステップ４５５での判断は肯定され、ステップ４５９に移行する。
【０１２３】
このステップ４５９では、現在の目標電圧Ｖｒｅｆ２の値をＶｆＬ２としてＲＡＭ４１に保存する。
【０１２４】
次のステップ４６１では、次の（２）式に基づいてオフセット差情報ＤｏｆｆＬを算出する。
【０１２５】
ＤｏｆｆＬ＝ＶｆＬ２−ＶｆＬ１  ……（２）
【０１２６】
次のステップ４６３では、可変ゲインアンプ４２ｃのゲインが高ゲインの場合における、オフセット差情報ＤｏｆｆＬ、ピーク系Ｃ２のオフセットＳｐＬ及びバイアス系Ｃ１のオフセットＳｂＬをフラッシュメモリ３９のデータ領域に格納する。そして、パワー制御情報の取得処理を終了する。
【０１２７】
なお、上述したパワー制御情報の取得処理は、光ディスク装置の製造工程、調整工程及び検査工程のいずれかにおいて実施されても良い。
【０１２８】
《パワー情報設定処理》
ここで、光ディスク装置２０に光ディスク１５がロードされたときに行われるパワー情報設定処理について図１５及び図１６を用いて説明する。図１５及び図１６のフローチャートは、ＣＰＵ４０によって実行される一連の処理アルゴリズムに対応し、光ディスク１５のロードが検知されると、図１５及び図１６のフローチャートに対応するプログラムの先頭アドレスがＣＰＵ４０のプログラムカウンタにセットされ、処理が開始される。
【０１２９】
最初のステップ５０１では、可変ゲインアンプ４２ｃのゲインを低ゲイン（ＧａＬ）とするために、ゲイン選択信号Ｓｇａｉｎに０をセットする。
【０１３０】
次のステップ５０３では、フラッシュメモリ３９のデータ領域から前記可変ゲインアンプ４２ｃのゲインが低ゲインの場合におけるバイアス系Ｃ１のオフセットＳｂＨを取り出す。そして、そのＳｂＨをオフセット調整信号Ｓｏｆｔにセットし、Ｄ／Ａ変換器４２ｂに出力する。
【０１３１】
次のステップ５０５では、バイアス系Ｃ１に供給されるサンプリング信号Ｓｓｍｐ１が１となるようにエンコーダ２５に指示する。
【０１３２】
次のステップ５０７では、スイッチ信号Ｄｓｗ１を１にセットし、オンオフスイッチ２４ｉをオン状態とする。
【０１３３】
次のステップ５０９では、フラッシュメモリ３９のデータ領域から可変ゲインアンプ４２ｃのゲインが低ゲインの場合におけるＶｒｅｆ１のデフォルト値を取り出す。そして、Ｄ／Ａ変換器４２ｍを介して比較器４２ｊにデフォルト値をセットする。
【０１３４】
次のステップ５１１では、パワー信号Ｄｐ１に初期値として０をセットする。
【０１３５】
次のステップ５１３では、比較器４２ｊの出力信号Ｓｃｐ１を取得する。
【０１３６】
次のステップ５１５では、Ｓｃｐ１が０であるか否かを判断する。ここでは、パワー信号Ｄｐ１が０であるため、Ｓｃｐ１は１となりステップ５１５での判断は否定されてステップ５１７に移行する。
【０１３７】
このステップ５１７では、現在のパワー信号Ｄｐ１に所定量Δｖｐ１を加算し、新たなパワー信号Ｄｐ１として出力する。そして、前記ステップ５１３に戻る。
【０１３８】
以下、Ｓｃｐ１が０になるまでステップ５１３→ステップ５１５→ステップ５１７の処理を繰り返し行う。すなわち、一例として図１７に示されるように、ゲインアンプ４２ｆの出力信号がステップ状に増加する。Ｓｃｐ１が０になると、前記ステップ５１５での判断は肯定されてステップ５１９に移行する。
【０１３９】
このステップ５１９では、現在のパワー信号Ｄｐ１から所定量Δｖｐ１を減算し、新たなパワー信号Ｄｐ１として出力する。なお、このときのパワー信号Ｄｐ１の値をＶｐ１Ａとする。
【０１４０】
次のステップ５２１では、光ディスク１５の種類を判別する。
【０１４１】
次のステップ５２３では、判別結果に基づいて光ディスク１５が高速対応型であるか否かを判断する。光ディスク１５が高速対応型でなければ、ここでの判断は否定され、ステップ５２７に移行する。
【０１４２】
このステップ５２７では、可変ゲインアンプ４２ｃのゲインを高ゲイン（ＧａＨ）とするために、ゲイン選択信号Ｓｇａｉｎに１をセットする。
【０１４３】
次のステップ５２９では、フラッシュメモリ３９のデータ領域から前記可変ゲインアンプ４２ｃのゲインが高ゲインの場合におけるバイアス系Ｃ１のオフセットＳｂＬを取り出す。そして、そのＳｂＬをオフセット調整信号Ｓｏｆｔにセットし、Ｄ／Ａ変換器４２ｂに出力する。
【０１４４】
次のステップ５３１では、フラッシュメモリ３９のデータ領域から、可変ゲインアンプ４２ｃのゲインが高ゲインの場合におけるＶｒｅｆ１のデフォルト値を取り出す。そして、Ｄ／Ａ変換器４２ｍを介して比較器４２ｊにデフォルト値をセットする。
【０１４５】
次のステップ５３３では、前記可変ゲインアンプ４２ｃのゲインが高ゲインの場合におけるオフセット差情報ＤｏｆｔＬ、及び可変ゲインアンプ４２ｃのゲインが高ゲインの場合におけるＶｒｅｆ２のデフォルト値を取り出す。そして、Ｖｒｅｆ２のデフォルト値からオフセット差情報ＤｏｆｔＬを減算し、新たなＶｒｅｆ２としてＤ／Ａ変換器４２ｎを介して比較器４２ｋにセットする。そして、処理を終了する。
【０１４６】
一方、前記ステップ５２３において、光ディスク１５が高速対応型であれば、ステップ５２３での判断は肯定され、ステップ５２５に移行する。
【０１４７】
このステップ５２５では、前記可変ゲインアンプ４２ｃのゲインが低ゲインの場合におけるオフセット差情報ＤｏｆｔＨ、及び可変ゲインアンプ４２ｃのゲインが低ゲインの場合におけるＶｒｅｆ２のデフォルト値を取り出す。そして、Ｖｒｅｆ２のデフォルト値からオフセット差情報ＤｏｆｔＨを減算し、新たなＶｒｅｆ２としてＤ／Ａ変換器４２ｎを介して比較器４２ｋにセットする。そして、処理を終了する。
【０１４８】
この後、引き続いて光ディスク１５のリードイン領域などに記録されている各種基板情報（ディスク情報）が読み出される。
【０１４９】
《再生処理》
次に、光ディスク１５に記録されているユーザデータを再生するときの光ディスク装置２０における処理動作の概略を説明する。
【０１５０】
ＣＰＵ４０は、ホストから再生要求のコマンド（以下「再生要求コマンド」という）を受信すると、再生速度に基づいてスピンドルモータ２２の回転を制御するための制御信号をモータドライバ２７に出力するとともに、ホストから再生要求コマンドを受信した旨を再生信号処理回路２８に通知する。また、ＣＰＵ４０は、前記Ｖｐ１Ａをパワー信号Ｄｐ１にセットし、スイッチ信号Ｄｓｗ１を１とする。これにより、半導体レーザ５１ａはバイアスレベルのパワーで発光する。
【０１５１】
光ディスク１５の回転が所定の線速度に達すると、前記トラッキング制御及びフォーカス制御が行われる。なお、トラッキング制御及びフォーカス制御は再生処理が終了するまで随時行われる。また、再生信号処理回路２８は、再生処理が終了するまで所定のタイミング毎にＡＴＩＰ情報を抽出し、ＣＰＵ４０に通知する。
【０１５２】
ＣＰＵ４０は、ＡＴＩＰ情報に基づいて読み出し開始地点に光ピックアップ装置２３が位置するようにシークモータを制御する信号をモータドライバ２７に出力する。そして、光ピックアップ装置２３が読み出し開始地点に到達すると、再生信号処理回路２８に通知する。
【０１５３】
そして、再生信号処理回路２８は、前述の如く、第１の受光器５９の出力信号からＲＦ信号を検出し、復号処理、誤り訂正処理などを行った後、再生データとしてバッファＲＡＭ３４に蓄積する。バッファマネージャ３７はバッファＲＡＭ３４に蓄積された再生データがセクタデータとして揃ったときに、インターフェース３８を介してホストに転送する。ＣＰＵ４０は、ホストから指定されたユーザデータの再生がすべて終了すると、所定の終了処理を行った後、再生処理を終了する。
【０１５４】
《再生処理中のＡＰＣ》
続いて、上記再生中に随時行われる発光パワーの補正処理について図１８のフローチャートを用いて説明する。図１８のフローチャートはＣＰＵ４０によって実行される一連の処理アルゴリズムに対応し、所定の割り込み条件が満足されると、図１８のフローチャートに対応するプログラムの先頭アドレスがＣＰＵ４０のプログラムカウンタにセットされ、処理が開始される。
【０１５５】
最初のステップ５４１では、バイアス系Ｃ１の比較器４２ｊの出力信号Ｓｃｐ１を取得する。
【０１５６】
次のステップ５４３では、Ｓｃｐ１が０であるか否かを判断する。Ｓｃｐ１が０であれば、ここでの判断は肯定されてステップ５４５に移行する。
【０１５７】
このステップ５４５では、現在のパワー信号Ｄｐ１から所定値Δｖｐ１を減算し、新たなパワー信号Ｄｐ１とする。そして、補正処理から戻る。
【０１５８】
一方、前記ステップ５４３において、Ｓｃｐ１が１であれば、ここでの判断は否定されてステップ５４７に移行する。
【０１５９】
このステップ５４７では、現在のパワー信号Ｄｐ１に所定値Δｖｐ１を加算し、新たなパワー信号Ｄｐ１とする。そして、補正処理から戻る。
【０１６０】
《記録処理》
次に、光ディスク１５にユーザデータを記録する場合の、光ディスク装置２０における処理動作について図１９及び図２０のフローチャートを用いて説明する。ホストから記録要求のコマンド（以下「記録要求コマンド」という）を受信すると、図１９及び図２０のフローチャートに対応するプログラムの先頭アドレスがＣＰＵ４０のプログラムカウンタにセットされ、処理が開始される。
【０１６１】
最初のステップ６０１では、指定された記録速度に基づいてＯＰＣを行い、最適な記録パワーＰｗｏを取得する。
【０１６２】
次のステップ６０３では、最適な記録パワーＰｗｏが予め設定されているパワーＰｗｓ以上であるか否かを判断する。ＰｗｏがＰｗｓ未満であれば、ここでの判断は否定され、ステップ６０５に移行する。
【０１６３】
このステップ６０５では、現在のオフセット調整信号ＳｏｆｔがＳｂＬであるか否かを判断する。ＳｏｆｔがＳｂＬでなければ、ここでの判断は否定され、ステップ６０７に移行する。
【０１６４】
このステップ６０７では、可変ゲインアンプ４２ｃのゲインを高ゲイン（ＧａＨ）とするために、ゲイン選択信号Ｓｇａｉｎに１をセットする。
【０１６５】
次のステップ６０９では、フラッシュメモリ３９のデータ領域から前記可変ゲインアンプ４２ｃのゲインが高ゲインの場合におけるバイアス系Ｃ１のオフセットＳｂＬを取り出す。そして、そのＳｂＬをオフセット調整信号Ｓｏｆｔにセットし、Ｄ／Ａ変換器４２ｂに出力する。
【０１６６】
次のステップ６１１では、フラッシュメモリ３９のデータ領域から、可変ゲインアンプ４２ｃのゲインが高ゲインの場合におけるＶｒｅｆ１のデフォルト値を取り出す。そして、Ｄ／Ａ変換器４２ｍを介して比較器４２ｊにデフォルト値をセットする。
【０１６７】
次のステップ６１３では、可変ゲインアンプ４２ｃのゲインが高ゲインの場合におけるＶｒｅｆ２のデフォルト値を取り出す。そして、最適な記録パワーＰｗｏに応じてＶｒｅｆ２のデフォルト値を補正する。
【０１６８】
次のステップ６１５では、前記可変ゲインアンプ４２ｃのゲインが高ゲインの場合におけるオフセット差情報ＤｏｆｔＬを取り出す。そして、補正後のＶｒｅｆ２からオフセット差情報ＤｏｆｔＬを減算し、新たなＶｒｅｆ２としてＤ／Ａ変換器４２ｎを介して比較器４２ｋにセットする。
【０１６９】
次のステップ６２９では、最適な記録パワーＰｗｏとバイアスパワーとの差に対応するパワー信号Ｄｐ２を設定する。ここでは、スイッチ信号Ｄｓｗ２が１となるようにエンコーダ２５に指示し、一例として図２１に示されるように、前記パワー信号Ｄｐ１の場合と同様に、パワー信号Ｄｐ２を０からステップ状に増加させ、比較器４２ｋの出力信号Ｓｃｐ２の変化からパワー信号Ｄｐ２を求めることができる。
【０１７０】
次のステップ６３１では、ユーザデータを光ディスク１５に記録する。なお、記録処理の詳細については後述する。
【０１７１】
次のステップ６３３では、記録処理回数を示すカウンタＮｗに１を加算する。なお、カウンタＮｗは電源オンのときあるいは電源オフのときに０クリアされる。
【０１７２】
次のステップ６３５では、記録パワーを前回記録パワーＰｗｐとしてＲＡＭ４１に保存する。そして、処理を終了する。
【０１７３】
なお、上記ステップ６０５において、オフセット調整信号ＳｏｆｔがＳｂＬであれば、ステップ６０５での判断は肯定され、ステップ６２９に移行する。
【０１７４】
また、上記ステップ６０３において、ＰｗｏがＰｗｓ以上であれば、ステップ６０３での判断は肯定され、ステップ６１７に移行する。
【０１７５】
このステップ６１７では、オフセット調整信号ＳｏｆｔがＳｂＨであるか否かを判断する。ＳｏｆｔがＳｂＨでなければ、ここでの判断は否定され、ステップ６１９に移行する。
【０１７６】
このステップ６１９では、可変ゲインアンプ４２ｃのゲインを低ゲイン（ＧａＬ）とするために、ゲイン選択信号Ｓｇａｉｎに０をセットする。
【０１７７】
次のステップ６２１では、フラッシュメモリ３９のデータ領域から前記可変ゲインアンプ４２ｃのゲインが低ゲインの場合におけるバイアス系Ｃ１のオフセットＳｂＨを取り出す。そして、そのＳｂＨをオフセット調整信号Ｓｏｆｔにセットし、Ｄ／Ａ変換器４２ｂに出力する。
【０１７８】
次のステップ６２３では、フラッシュメモリ３９のデータ領域から、可変ゲインアンプ４２ｃのゲインが低ゲインの場合におけるＶｒｅｆ１のデフォルト値を取り出す。そして、Ｄ／Ａ変換器４２ｍを介して比較器４２ｊにデフォルト値をセットする。
【０１７９】
次のステップ６２５では、可変ゲインアンプ４２ｃのゲインが低ゲインの場合におけるＶｒｅｆ２のデフォルト値を取り出す。そして、最適な記録パワーＰｗｏに応じてＶｒｅｆ２のデフォルト値を補正する。
【０１８０】
次のステップ６２７では、前記可変ゲインアンプ４２ｃのゲインが低ゲインの場合におけるオフセット差情報ＤｏｆｔＨを取り出す。そして、補正後のＶｒｅｆ２からオフセット差情報ＤｏｆｔＨを減算し、新たなＶｒｅｆ２としてＤ／Ａ変換器４２ｎを介して比較器４２ｋにセットする。そして、ステップ６２９に移行する。
【０１８１】
なお、上記ステップ６１７において、オフセット調整信号ＳｏｆｔがＳｂＨであれば、ステップ６１７での判断は肯定され、ステップ６２９に移行する。
【０１８２】
ここで、前記ステップ６３１での記録処理について説明する。
【０１８３】
指定された記録速度に基づいてスピンドルモータ２２の回転を制御するための制御信号をモータドライバ２７に出力するとともに、記録要求コマンドを受信した旨を再生信号処理回路２８に通知する。また、ホストから受信したユーザデータのバッファＲＡＭ３４への蓄積をバッファマネージャ３７に指示する。これにより、光ディスク１５の回転が所定の線速度に達すると、前記トラッキング制御及びフォーカス制御が行われる。なお、トラッキング制御及びフォーカス制御は記録処理が終了するまで随時行われる。
【０１８４】
そして、所定のタイミング毎に再生信号処理回路２８から出力されるＡＴＩＰ情報に基づいて書き込み開始地点に光ピックアップ装置２３が位置するようにシークモータを制御するシーク制御信号をモータドライバ２７に出力する。さらに、バッファマネージャ３７からバッファＲＡＭ３４に蓄積されたデータのデータ量が所定の量を超えたとの通知を受けると、エンコーダ２５に書き込み信号の生成を指示する。
【０１８５】
光ピックアップ装置２３が書き込み開始地点に到達すると、エンコーダ２５に通知する。これにより、ユーザデータは、エンコーダ２５、レーザコントロール回路２４及び光ピックアップ装置２３を介して光ディスク１５に書き込まれる。ユーザデータがすべて書き込まれると、所定の終了処理を行った後、記録処理を終了する。
【０１８６】
《記録処理中のＡＰＣ》
続いて、上記記録中に随時行われる発光パワーの補正処理について図２２のフローチャートを用いて説明する。図２２のフローチャートはＣＰＵ４０によって実行される一連の処理アルゴリズムに対応し、所定の割り込み条件が満足されると、図２２のフローチャートに対応するプログラムの先頭アドレスがＣＰＵ４０のプログラムカウンタにセットされ、処理が開始される。
【０１８７】
最初のステップ６４１では、バイアス系Ｃ１の比較器４２ｊの出力信号Ｓｃｐ１を取得する。
【０１８８】
次のステップ６４３では、Ｓｃｐ１が０であるか否かを判断する。Ｓｃｐ１が０であれば、ここでの判断は肯定されてステップ６４５に移行する。
【０１８９】
このステップ６４５では、現在のパワー信号Ｄｐ１から所定値Δｖｐ１を減算し、新たなパワー信号Ｄｐ１とする。そして、ステップ６４９に移行する。
【０１９０】
一方、前記ステップ６４３において、Ｓｃｐ１が１であれば、ここでの判断は否定されてステップ６４７に移行する。
【０１９１】
このステップ６４７では、現在のパワー信号Ｄｐ１に所定値Δｖｐ１を加算し、新たなパワー信号Ｄｐ１とする。
【０１９２】
次のステップ６４９では、ピーク系Ｃ２の比較器４２ｋの出力信号Ｓｃｐ２を取得する。
【０１９３】
次のステップ６５１では、Ｓｃｐ２が０であるか否かを判断する。Ｓｃｐ２が０であれば、ここでの判断は肯定されてステップ６５３に移行する。
【０１９４】
このステップ６５３では、現在のパワー信号Ｄｐ２から所定値Δｖｐ２を減算し、新たなパワー信号Ｄｐ２とする。そして、補正処理から戻る。
【０１９５】
一方、前記ステップ６５１において、Ｓｃｐ２が１であれば、ここでの判断は否定されてステップ６５５に移行する。
【０１９６】
このステップ６５５では、現在のパワー信号Ｄｐ２に所定値Δｖｐ２を加算し、新たなパワー信号Ｄｐ２とする。そして、補正処理から戻る。
【０１９７】
《パワー制御情報の修正処理》
次に、所定のタイミング毎に行われるパワー制御情報の修正処理について図２３のフローチャートを用いて説明する。図２３のフローチャートはＣＰＵ４０によって実行される一連の処理アルゴリズムに対応し、所定の条件が満足されると、図２３のフローチャートに対応するプログラムの先頭アドレスがＣＰＵ４０のプログラムカウンタにセットされ、処理が開始される。
【０１９８】
最初のステップ６７１では、記録処理回数を示すカウンタＮｗの値を取得する。
【０１９９】
次のステップ６７３では、カウンタＮｗの値が予め設定されている値Ｗｃｎｔ以上であるか否かを判断する。カウンタＮｗの値がＷｃｎｔ以上であれは、ここでの判断は肯定され、ステップ６７５に移行する。
【０２００】
このステップ６７５では、ホストを介してユーザに記録処理回数がＷｃｎｔ以上である旨を通知するとともに、ユーザに対してパワー制御情報を修正するか否かの判断を求める。
【０２０１】
次のステップ６７７では、ホストを介したユーザからの回答に基づいて、パワー制御情報を修正するか否かを判断する。ユーザからの回答が修正要求であれば、ここでの判断は肯定され、ステップ６７９に移行する。
【０２０２】
このステップ６７９では、カウンタＮｗの値を０リセットする。
【０２０３】
次のステップ６８１では、前述したパワー制御情報の取得処理を行い、新たにオフセット差情報ＤｏｆｆＨ、ＤｏｆｆＬを求める。そして、処理を終了する。
【０２０４】
なお、前記ステップ６７３において、カウンタＮｗの値がＷｃｎｔ未満であればステップ６７３での判断は否定され、ステップ６８５に移行する。また、前記ステップ６７７において、ホストからの回答が修正要求でなければステップ６７３での判断は否定され、ステップ６８５に移行する。
【０２０５】
このステップ６８５では、前回の記録パワーＰｗｐを取得する。
【０２０６】
次のステップ６８７では、前回の記録パワーＰｗｐが予め設定されている値ＣＰｗ以上であるか否かを判断する。ＰｗｐがＣＰｗ以上であれば、ここでの判断は肯定され、ステップ６８９に移行する。
【０２０７】
このステップ６８９では、ホストを介してユーザに前回の記録パワーＰｗｐがＣＰｗ以上である旨を通知するとともに、ユーザに対してパワー制御情報を修正するか否かの判断を求める。
【０２０８】
次のステップ６９１では、ホストを介したユーザからの回答に基づいて、パワー制御情報を修正するか否かを判断する。ユーザからの回答が修正要求であれば、ここでの判断は肯定され、ステップ６７９に移行する。
【０２０９】
一方、前記ステップ６８７において、前回の記録パワーＰｗｐがＣＰｗ未満であればステップ６８７での判断は否定され、処理を終了する。また、前記ステップ６９１において、ホストからの回答が修正要求でなければステップ６９１での判断は否定され、処理を終了する。
【０２１０】
以上の説明から明らかなように、本実施形態に係る光ディスク装置では、ＡＰＣ回路４２とＣＰＵ４０及び該ＣＰＵ４０にて実行されるプログラムとによって本発明に係るパワー制御装置が実現され、ＣＰＵ４０と該ＣＰＵ４０にて実行されるプログラムとによって処理装置が実現されている。しかしながら、本発明がこれに限定されるものではないことは勿論である。すなわち、上記実施形態は一例に過ぎず、ＣＰＵ４０によるプログラムに従う上記処理によって実現した構成各部の少なくとも一部をハードウェアによって構成することとしても良いし、あるいは全ての構成部分をハードウェアによって構成することとしても良い。
【０２１１】
そして、ＡＰＣ回路４２とＣＰＵ４０及び該ＣＰＵ４０にて実行されるプログラムとによって本発明に係るパワー制御方法が実施されている。
【０２１２】
以上説明したように、本実施形態に係る光ディスク装置２３によると、光ディスク１５がロードされると、パワー情報設定処理が行われる。このパワー情報設定処理では、バイアス系Ｃ１のオフセットがオフセット調整信号（重畳信号）Ｓｏｆｔにセットされ、バイアス系Ｃ１のオフセットとピーク系Ｃ２のオフセットとの差に対応するオフセット差情報に基づいて目標電圧Ｖｒｅｆ２が補正される。これにより、バイアス系Ｃ１のオフセットとピーク系Ｃ２のオフセットとが異なっていても、記録パワー及びバイアスパワーをそれぞれ最適なパワーに制御することができる。すなわち、バイアス系Ｃ１及びピーク系Ｃ２を構成する部品に安価な汎用品を用いることが可能となる。従って、高コスト化を招くことなく、最適な発光パワーを維持することができる。
【０２１３】
近年、記録速度の高速化により、発光可能なパワーが大きい光源が用いられる傾向にある。これにより、記録速度などの記録条件に応じて設定される記録パワーの有効範囲がある程度広くなった。しかしながら、上記特許文献１に開示されている半導体レーザ制御回路では、高速記録が可能な光ディスク装置に用いられた場合には、設定された記録パワーが制御回路の回路特性に起因して、必ずしも最適な記録パワーとはならない場合があった。すなわち、記録速度などによって記録品質が異なり、特に低速度で記録する際に、記録品質が低下するおそれがあった。本実施形態によると、光ディスク１５の種類（高速対応型であるか否か）に応じて可変ゲインアンプ４２ｃのゲインが選択され、そのゲイン（以下「選択ゲイン」ともいう）に応じたバイアス系Ｃ１のオフセットがオフセット調整信号Ｓｏｆｔにセットされる。さらに、選択ゲインに応じて目標電圧Ｖｒｅｆ１及び目標電圧Ｖｒｅｆ２のデフォルト値が選択される。すなわち、記録速度に応じた最適なパワー制御情報が設定されることとなり、高速記録が可能な場合に、低速度で記録しても、記録品質の低下を抑制することができる。
【０２１４】
また、本実施形態によると、ホストから記録要求コマンドを受信すると、指定された記録速度に基づいてＯＰＣを行い、最適な記録パワーＰｗｏを取得するとともに、この最適な記録パワーＰｗｏが予め設定されているパワーＰｗｓ以上であるか否かに基づいて、可変ゲインアンプ４２ｃの選択ゲインを変更するか否かを判断している。そして、可変ゲインアンプ４２ｃの選択ゲインが変更されると、新たな選択ゲインに応じて目標電圧Ｖｒｅｆ１及び目標電圧Ｖｒｅｆ２のデフォルト値を変更している。すなわち、記録パワーに応じた最適なパワー制御情報が設定されることとなる。
【０２１５】
なお、上記実施形態では、ホストから記録要求コマンドを受信したときの処理において、ＯＰＣによって得られた最適な記録パワーに基づいてパワー制御情報を設定する場合について説明したが、これに限らず、例えば記録速度に基づいてパワー制御情報を設定しても良い。この場合について図２４及び図２５のフローチャートを用いて説明する。
【０２１６】
最初のステップ７０１では、指定された記録速度ＶＷを取得する。なお、記録速度は、記録要求コマンドに先だってホストから送信されている。
【０２１７】
次のステップ７０３では、指定された記録速度ＶＷが予め設定されている記録速度ＶＳ以上であるか否かを判断する。ＶＷがＶＳ未満であれば、ここでの判断は否定され、ステップ７０５に移行する。
【０２１８】
このステップ７０５では、現在のオフセット調整信号ＳｏｆｔがＳｂＬであるか否かを判断する。ＳｏｆｔがＳｂＬでなければ、ここでの判断は否定され、ステップ７０７に移行する。
【０２１９】
このステップ７０７〜７１１では、前記ステップ６０７〜６１１と同様な処理を行う。
【０２２０】
次のステップ７１３では、可変ゲインアンプ４２ｃのゲインが高ゲインの場合におけるＶｒｅｆ２のデフォルト値、及び可変ゲインアンプ４２ｃのゲインが高ゲインの場合におけるオフセット差情報ＤｏｆｔＬを取り出す。そして、そして、Ｖｒｅｆ２のデフォルト値からオフセット差情報ＤｏｆｔＬを減算し、新たなＶｒｅｆ２としてＤ／Ａ変換器４２ｎを介して比較器４２ｋにセットする。
【０２２１】
次のステップ７２９では、指定された記録速度ＶＷに基づいてＯＰＣを行い、最適な記録パワーＰｗｏを取得する。
【０２２２】
次のステップ７３１では、最適な記録パワーＰｗｏに応じてＶｒｅｆ２を補正し、新たなＶｒｅｆ２としてＤ／Ａ変換器４２ｎを介して比較器４２ｋにセットする。
【０２２３】
次のステップ７３３〜７３９では、前記ステップ６２９〜６３５と同様な処理を行う。そして、処理を終了する。
【０２２４】
なお、前記ステップ７０５において、オフセット調整信号ＳｏｆｔがＳｂＬであれば、ステップ７０５での判断は肯定され、ステップ７２９に移行する。
【０２２５】
また、上記ステップ７０３において、ＶＷがＶＳ以上であれば、ステップ７０３での判断は肯定され、ステップ７１７に移行する。
【０２２６】
このステップ７１７では、オフセット調整信号ＳｏｆｔがＳｂＨであるか否かを判断する。ＳｏｆｔがＳｂＨでなければ、ここでの判断は否定され、ステップ７１９に移行する。
【０２２７】
このステップ７１９〜７２３では、前記ステップ６１９〜６２３と同様な処理を行う。そして、ステップ７２５に移行する。
【０２２８】
このステップ７２５では、可変ゲインアンプ４２ｃのゲインが低ゲインの場合におけるＶｒｅｆ２のデフォルト値、及び可変ゲインアンプ４２ｃのゲインが低ゲインの場合におけるオフセット差情報ＤｏｆｔＨを取り出す。そして、そして、Ｖｒｅｆ２のデフォルト値からオフセット差情報ＤｏｆｔＨを減算し、新たなＶｒｅｆ２としてＤ／Ａ変換器４２ｎを介して比較器４２ｋにセットする。そして、ステップ７２９に移行する。
【０２２９】
なお、上記ステップ７１７において、オフセット調整信号ＳｏｆｔがＳｂＨであれば、ステップ７１７での判断は肯定され、ステップ７２９に移行する。
【０２３０】
また、上記実施形態では、目標電圧Ｖｒｅｆ１のデフォルト値が２つある場合について説明したが、可変ゲインアンプ４２ｃのゲインの変化が目標電圧Ｖｒｅｆ１にあまり影響しないときには、目標電圧Ｖｒｅｆ１のデフォルト値が１つであっても良い。この場合には、目標電圧Ｖｒｅｆ１のデフォルト値を変更する処理が不要となる。
【０２３１】
また、上記実施形態では、半導体レーザ５１ａの発光パワー範囲がある程度広い場合について説明したが、発光パワー範囲が狭い半導体レーザを用いても良い。この場合には、一例として図２６に示されるＡＰＣ回路４２’のように、可変ゲインアンプ４２ｃに代えて、ゲインが固定されたゲインアンプ４２ｃ’を用いても良い。この場合には、目標電圧Ｖｒｅｆ１及び目標電圧Ｖｒｅｆ２のデフォルト値を選択する処理が不要となる。
【０２３２】
また、上記実施形態では、ピーク系Ｃ２よりもバイアス系Ｃ１のほうがゲインが大きい場合について説明したが、本発明がこれに限定されるものではなく、例えば、ピーク系のほうがバイアス系よりもゲインが大きくても良い。なお、この場合には、オフセット調整信号Ｓｏｆｔにピーク系のオフセットをセットし、Ｖｒｅｆ１を補正するほうが、精度の点から好ましい。
【０２３３】
また、上記実施形態では、ＡＰＣ回路４２がバイアス系Ｃ１とピーク系Ｃ２の２つの系を備える場合について説明したが、本発明がこれに限定されるものではなく、３つ以上の系を備えていても良い。この場合には、最もゲインが大きい系のオフセットをオフセット調整信号Ｓｏｆｔにセットし、残りの系において目標電圧を補正することが好ましい。
【０２３４】
また、上記実施形態では、光ディスク装置がＣＤ系の情報記録媒体に対応する場合について説明したが、これに限定されるものではなく、例えばＤＶＤ系の情報記録媒体に対応する光ディスク装置であっても良い。また、ＭＯやＭＤなどの光磁気ディスクに対応する光ディスク装置であっても良い。要するに、光源からレーザ光をパルス発光して情報を記録する光ディスク装置であれば良い。
【０２３５】
また、上記実施形態では、情報の記録及び再生が可能な光ディスク装置について説明したが、これに限らず、情報の記録、再生及び消去のうち、少なくとも情報の記録が可能な光ディスク装置であれば良い。また、光ディスク装置はパソコン内蔵型であっても、外部据え置き型であっても良い。さらに、内蔵型の場合には、パソコンはデスクトップタイプであっても、ノートタイプであっても良い。
【０２３６】
また、上実施形態では、光源が１つの場合について説明したが、本発明がこれに限定されるものではない。例えば、ＣＤ用の光源とＤＶＤ用の光源とを備えていても良い。さらに、ＣＤ用の光源及びＤＶＤ用の光源とともに、あるいはいずれかの光源に代えて、波長が４０５ｎｍの光束を出射する光源を備えても良い。すなわち、複数種類の情報記録媒体に対応した光ディスク装置であっても良い。
【０２３７】
【発明の効果】
以上説明したように、本発明に係るパワー制御方法及びパワー制御装置によれば、高コスト化を招くことなく、最適な発光パワーを維持することができるという効果がある。
【０２３８】
また、本発明に係る光ディスク装置によれば、情報記録媒体への記録を精度良く安定して行うことができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る光ディスク装置の構成を示すブロック図である。
【図２】図１における光ピックアップ装置の構成を説明するためのブロック図である。
【図３】図１における再生信号処理回路の構成を説明するためのブロック図である。
【図４】図１におけるＡＰＣ回路の構成を説明するためのブロック図である。
【図５】図１におけるレーザコントロール回路の構成を説明するためのブロック図である。
【図６】レーザコントロール回路から出力される駆動信号と半導体レーザの発光パワーとの関係を説明するためのタイミングチャートである。
【図７】書き込み信号とエンコーダから出力される各サンプリング信号及びスイッチ信号との関係を説明するためのタイミングチャートである。
【図８】半導体レーザのＩ−Ｌ特性を説明するための図である。
【図９】パワー制御情報の取得処理を説明するためのフローチャート（その１）である。
【図１０】パワー制御情報の取得処理を説明するためのフローチャート（その２）である。
【図１１】パワー制御情報の取得処理を説明するためのフローチャート（その３）である。
【図１２】パワー制御情報の取得処理を説明するためのフローチャート（その４）である。
【図１３】パワー制御情報の取得処理を説明するためのフローチャート（その５）である。
【図１４】パワー制御情報の取得処理を説明するためのフローチャート（その６）である。
【図１５】光ディスクがロードされたときに行われるパワー情報設定処理を説明するためのフローチャート（その１）である。
【図１６】光ディスクがロードされたときに行われるパワー情報設定処理を説明するためのフローチャート（その２）である。
【図１７】バイアスパワーに対応するパワー信号を取得するときの処理動作を説明するための図である。
【図１８】再生処理中のＡＰＣを説明するためのフローチャートである。
【図１９】記録処理を説明するためのフローチャート（その１）である。
【図２０】記録処理を説明するためのフローチャート（その２）である。
【図２１】記録パワーとバイアスパワーとの差に対応するパワー信号を取得するときの処理動作を説明するための図である。
【図２２】記録処理中のＡＰＣを説明するためのフローチャートである。
【図２３】パワー制御情報の修正処理を説明するためのフローチャートである。
【図２４】記録処理の変形例を説明するためのフローチャート（その１）である。
【図２５】記録処理の変形例を説明するためのフローチャート（その２）である。
【図２６】半導体レーザの発光パワー範囲が狭いときのＡＰＣ回路の構成を説明するためのブロック図である。
【図２７】半導体レーザの発光パワーと書き込み信号との関係を説明するためのタイミングチャートである。
【符号の説明】
１５…光ディスク（情報記録媒体）、２０…光ディスク装置、４０…ＣＰＵ（パワー制御装置の一部（第１の信号制御手段の一部、第２の信号制御手段の一部、補正手段、ゲイン選択手段、目標光量決定手段）、処理装置）、４２…ＡＰＣ回路（パワー制御装置の一部）、４２ｃ…可変ゲインアンプ（光量信号増幅手段）、４２ｆ…ゲインアンプ（第１のモニタ信号増幅手段）、４２ｇ…ゲインアンプ（第２のモニタ信号増幅手段）、５１ａ…半導体レーザ（光源）、５９…第１の受光器（光検出器）、６０…対物レンズ、Ｃ１…バイアス系（第１の信号制御手段の一部）、Ｃ２…ピーク系（第２の信号制御手段の一部）、Ｓｏｆｔ…オフセット調整信号（重畳信号）。
【図１】
2004259393.tif 000003
【図２】
2004259393.tif 000004
【図３】
2004259393.tif 000005
【図４】
2004259393.tif 000006
【図５】
2004259393.tif 000007
【図６】
2004259393.tif 000008
【図７】
2004259393.tif 000009
【図８】
2004259393.tif 000010
【図９】
2004259393.tif 000011
【図１０】
2004259393.tif 000012
【図１１】
2004259393.tif 000013
【図１２】
2004259393.tif 000014
【図１３】
2004259393.tif 000015
【図１４】
2004259393.tif 000016
【図１５】
2004259393.tif 000017
【図１６】
2004259393.tif 000018
【図１７】
2004259393.tif 000019
【図１８】
2004259393.tif 000020
【図１９】
2004259393.tif 000021
【図２０】
2004259393.tif 000022
【図２１】
2004259393.tif 000023
【図２２】
2004259393.tif 000024
【図２３】
2004259393.tif 000025
【図２４】
2004259393.tif 000026
【図２５】
2004259393.tif 000027
【図２６】
2004259393.tif 000028
【図２７】
2004259393.tif 000029