(57)【要約】【課題】ウェハテストに用いた場合従来よりも多くのプローブを配置することで検査効率が向上でき，また半導体装置の製造効率を高めるウェハレベルバーンインにも適用が可能で，プローブをウェハのパッドに適正量スクラブさせることにより導通に必要な荷重を小さく抑えられ，半導体装置の製造効率を高める。【解決手段】材質をSi（シリコン）として，エッチング等の方法により基材の厚さ方向の途中もしくはプローブを形成したと反対側の表面に片持ち梁を形成してその先端部にプローブを形成し，プローブ先端の高さ位置が，検査対象のウェハに対向する梁部以外のいずれの表面よりも検査対象ウェハに近くなるようにしたプローブ形成基板を部品として使用してプローブカードを構成し，またこのプローブカードを半導体装置のウェハテストあるいはバーンインに適用する。【選択図】  図４
2004207412.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板に形成された梁と、前記梁に形成され前記半導体基板の第一の主面側に提供される被検査半導体装置に電気的同通を図る突起と、を備え、
前記第一の主面より前記第一の主面の反対側の第二の主面側であって、前記第二の主面より前記第一の主面側の領域に前記梁が位置し、前記被検査半導体装置に前記突起が接触されていない状態で、前記第一の主面より前記被検査半導体装置が配置される側に前記突起先端が位置するよう形成された半導体装置の検査装置。
【請求項２】
被検査半導体装置の設置部と、前記被検査半導体装置の電極に電気的に連絡する突起を備えた半導体基板と、前記半導体基板の前記突起の形成される第一の主面側の反対側に位置する第二の主面側形成され前記半導体基板と電気的に連絡する導電経路を備える基板と、前記半導体装置の電極に前記突起を位置あわせする位置合わせ機構と、を備え、
前記半導体基板は板厚の厚い領域と前記厚い領域より板圧薄い領域を有する片持梁を有し、前記片持梁は板厚の薄い領域により構成される梁の先に前記突起が配置され、
前記被検査対象に前記突起が接触されていない状態で、前記第二の主面から前記梁までより離れて前記第一の主面が位置し、前記第二の主面から前記第一の主面より離れて前記突起先端が位置するよう形成された半導体装置の検査装置。
【請求項３】
請求項１の半導体検査装置において、前記梁の前記突起が形成される側と反対側面に前記突起と前記二次電極を連絡する配線が形成されることを特徴とする半導体装置の検査装置。
【請求項４】
請求項２の半導体検査装置において、前記被検査半導体装置に連絡する領域より、前記半導体基板から離れる側に前記二次電極に連絡する配線が伸びていることを特徴とする半導体装置の検査装置。
【請求項５】
請求項１において、前記突起の根元部における前記梁の長手方向の幅は、前記長手方向に直交する方向の幅より広く形成されることを特徴とする半導体装置の検査装置。
【請求項６】
請求項２において、前記突起の少なくとも一部は，前記プローブ形成基板の前記第一の面を延長した平面と交差するよう形成されることを特徴とする半導体装置の検査装置。
【請求項７】
トランジスタ回路が半導体基板に形成された半導体装置を提供する工程と、前記提供された半導体装置の電気的特性を検査する工程と、前記電気的特性が不良でない半導体装置と不良の半導体装置とを選別する工程とを有する半導体装置の製造方法であって、
前記検査する工程は、前記半導体装置を検査装置に配置する工程と、
半導体基板と、前記半導体基板に形成された梁と、前記梁に形成され前記半導体基板の第一の主面側に提供される被検査半導体装置に電気的同通を図る突起と、を備え、前記第一の主面より前記第一の主面の反対側の第二の主面側であって、前記第二の主面より前記第一の主面側の領域に前記梁が位置し、前記被検査半導体装置に前記突起が接触されていない状態で、前記第一の主面より前記被検査半導体が配置される側に前記突起先端が位置するよう形成された前記検査装置を前記被検査半導体装置と位置合わせする工程と、前記突起を前記半導体装置に接触させてスクラブさせる工程と、前記スクラブさせた後に前記半導体装置と電気的に導通させる工程と、前記検査装置を前記被検査半導体装置と離す工程を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，半導体装置の検査工程を効率化した半導体装置の検査装置及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来の半導体装置の製造方法の概略を説明する。
【０００３】
ＩＣ（集積回路）やＬＳＩ（大規模集積回路）等の半導体回路を備えた半導体装置では、シリコンなどの半導体ウエハに回路を形成する前工程と、この半導体ウエハを個別のチップに切離し、必要に応じて樹脂やセラミックスなどので封止する後工程とに大別される。これらの半導体装置の製造工程においては、各回路の電気特性検査が行われ、チップ単位での良品・不良品の判定が行われる。
【０００４】
電気特性を検査する際に用いるデバイスとして、以下のような形態がある。
【０００５】
米国特許第５１７２０５０号には、半導体基板を基材としてエッチングの手法により複数のカンチレバー状プローブを形成した形態が開示されている。カンチレバーのたわみを利用して複数のプローブが同時にコンタクトできるようにしたほか，プローブ数が増加しても，検査対象LSIのバンプに対して効果的に位置決めが行われるよう，カンチレバーおよびプローブ先端を半導体基板の表面よりも低い位置に形成し，そのくぼみ部を利用して検査対象LSIの電極位置を予め機械的に拘束する例が開示されている。
【０００６】
また、特開２００２−７１７１９号公報には，配線部が起立した中間部を持つ金合金のカンチレバーをプローブ構造体として用いるものである。起立した中間部により微細なカンチレバーでも効果的にスクラブ作用が得られるとしている。
【特許文献１】
米国特許第５１７２０５０号（Ｆｉｇ１及びその説明、他）
【特許文献２】
特開２００２−７１７１９号公報（図１及びその説明、他）
【０００７】
【発明が解決しようとする課題】
上述した従来の半導体装置の製造方法では，次のような問題点があった。
【０００８】
図１４は比較例としてのプローブカードの略断面図である。プローブカードは，直径２００mmないし３００mm程度の円盤状プリント配線板２の中央部に片持ち梁状のプローブ１０の集合体が配置された格好になっている。各プローブ１０は主としてW（タングステン）からなる長さ数mm，先端径数十μm程度の細針であり，先端は検査対象LSI（ウェハ）のパッドレイアウトに合致するよう配置，構成されている。これを図示しないウェハプローバに装着し，配線２１を介してプローブ１０と電気的に接続された電極２２を図示しないテスタに接続する。ウェハプローバによってプローブカードとウェハとを精密に位置決めし，プローブ１０を検査対象ウェハのパッドにコンタクトさせてテスタとの導通を図る。
【０００９】
このとき，プローブ１０の先端はウェハのパッドに接触した位置からさらに数十μm程度ウェハに押し付けられる。この押し付け量をオーバドライブ量と称している。オーバドライブを施すことにより，各プローブ１０は押し付け方向にたわみを生じ，結果，まず各プローブ１０の先端高さに若干のばらつきがあっても，それを相殺して全てのプローブ１０がコンタクトできるようになる。次にプローブ１０先端およびウェハのパッド表面には，プローブ１０のたわみに比例した荷重が作用し，かつ同時にプローブ１０の先端がウェハのパッド表面で滑り（スクラブ）を生じ，パッド表面の自然酸化膜を破壊して良好な電気的接触が達せられることとなる。荷重値は通常約２００mN（２０gf）程度，滑り量（スクラブ量）は約数十μmであるとされている。
【００１０】
しかし，図１４に示したプローブカードでは，プローブ１０先端をより微細なパッドレイアウトに合わせて組み立てることが困難である。また，プローブ１０の先端は紙面奥行き方向には多数配置が可能なものの，構造上紙面平行方向（左右方向）には通常２列，多くても４列程度までしか配置ができず，結果，一度のコンタクトでカバーできるウェハ内のLSI数に限りがあった。そのため，ウェハテストでの効率向上には限界があり，またウェハ全面のパッドに対して一括にコンタクトすべく，十分な数のプローブを配することが実質困難であるため，このような構造のウェハレベルバーンインへの適用は困難である。
【００１１】
そして、前記米国特許第５１７２０５０号では，Si基板をエッチングする手法によって高精度に多数のプローブを形成できるため，ウェハ全面を一括にカバーできるプローブ構造体の形成は図１４の構造に比して容易であると考えられるが，具体的に以下の点が不具合である。
【００１２】
FIG.1の実施形態では，カンチレバー１８が半導体基板16の表面と同一面に形成されているため，カンチレバーの破損を防止する，すなわちたわみがカンチレバーの強度設計値以上に達しないようにするためには，全てのプローブ19高さならびに凸型のパッド13高さを非常に小さく，かつ非常に高精度に制御しなければならない。ここで，プローブ１９の高さを非常に小さくせねばならないことは，すなわち効果的な電気的に導通に必須なスクラブ量が小さくなることを意味し，プローブとパッドの間の接触抵抗が高まることが予想される。この作用については本発明の実施形態の項で詳述する。これを受けてなおかつ良好に導通させようとすれば，より大きな荷重でコンタクトさせねばならぬ必要が生じ，そのような荷重がウェハ内の全接点で生じた場合全体の荷重は数千N（数百kgf）と膨大なものとなり，ウェハプローバの耐荷重を超えてしまう，プローブカードの構成部品であるプリント配線板にたわみや損傷を生じてしまうなどのあらゆる不都合が顕在化する。
【００１３】
また、FIG.2の実施形態では，パッド１３の凸型形状を利用してLSI１２とプローブの基板１６とを予め位置決めするとする同発明の意図から，プローブ１９の先端高さ位置は，基板16の表面よりも絶対的に低くなければならないことを意味する。その結果，図１６で説明したような，本発明で取り扱うパッド1cの高さ位置が周辺の保護膜１dよりも低い検査対象LSIに対してはコンタクトそのものが困難になると考える。
【００１４】
次に，上述の特開２００２−７１７１９号公報では，同プローブカードの構造上各カンチレバーのたわみ上限値は，各カンチレバーがその上方のプローブカード構造に接触する位置と規定されるため，不測に過大なオーバドライブが付与されるとカンチレバーはその上方のプローブカード構造に接触してしまい，すなわちカンチレバーのばね定数が無限大となってばね機構が作用しなくなり，結果，コンタクト部に無限大の荷重が作用してカンチレバーやその先端のプローブ部を損傷する，あるいは検査対象ウェハに損傷を与えるといった大きな被害を与えることとなる。
【００１５】
本発明の目的は，これまでに述べた従来技術の問題点を解決した効果的な検査工程を行うことができる検査装置を提供するものである。または，前記従来技術の問題点を解決した効果的な検査工程を行うことにより半導体の生産効率を向上させることができる半導体の製造方法を提供するものである。
【００１６】
ウェハテストに用いた場合従来よりも多くのプローブを配置することで検査効率が向上できる。また半導体装置の製造効率を高めるウェハレベルバーンインにも適用が可能で，プローブをウェハのパッドに適正量スクラブさせることにより導通に必要な荷重を小さく抑えられる。その結果多くのプローブを一括にコンタクトさせてもその全体の荷重が小さく，ウェハプローバやプローブカードの配線板に過大な負荷を与えず，また不測に過大なオーバドライブが付与されてもプローブや検査対象ウェハにダメージを与えることのないプローブカード構造を提供すること，ならびに，同プローブカード構造を用いることにより，半導体装置の製造効率を高めることができる。
【００１７】
【課題を解決するための手段】
上記の課題を解決するために，本発明では，基板からの伸びる厚さの異なる形状を形成し，薄い領域を梁としてその先に位置する厚い領域を突起部とし，突起の被検査対象側先端にプローブを配置する。プローブ先端の高さ位置が，検査対象のウェハに対向する梁部以外のいずれの表面よりも検査対象ウェハに近くなるようにしたプローブ形成基板を部品として使用してプローブカードを構成し，またこのプローブカードを半導体装置のウェハテストあるいはバーンインに適用する。
【００１８】
具体的には以下の形態をとることができる。
（１）半導体基板と、前記半導体基板に形成された梁と、前記梁に形成され前記半導体基板の第一の主面側に提供される被検査半導体装置に電気的同通を図る突起と、を備え、前記第一の主面より前記第一の主面の反対側の第二の主面側であって、前記第二の主面より前記第一の主面側の領域に前記梁が位置し、前記被検査半導体装置に前記突起が接触されていない状態で、前記第一の主面より前記被検査半導体装置が配置される側に前記突起先端が位置するよう形成された半導体装置の検査装置である。
（２）または、被検査半導体装置の設置部と、前記被検査半導体装置の電極に電気的に連絡する突起を備えた半導体基板と、前記半導体基板の前記突起の形成される第一の主面側の反対側に位置する第二の主面側形成され前記半導体基板と電気的に連絡する導電経路を備える基板と、前記半導体装置の電極に前記突起を位置あわせする位置合わせ機構と、を備え、前記半導体基板は板厚の厚い領域と前記厚い領域より板圧薄い領域を有する片持梁を有し、前記片持梁は板厚の薄い領域により構成される梁の先に前記突起が配置され、前記被検査対象に前記突起が接触されていない状態で、前記第二の主面から前記梁までより離れて前記第一の主面が位置し、前記第二の主面から前記第一の主面より離れて前記突起先端が位置するよう形成された半導体装置の検査装置である。
（３）または、トランジスタ回路が半導体基板に形成された半導体装置を提供する工程と、前記提供された半導体装置の電気的特性を検査する工程と、前記電気的特性が不良でない半導体装置と不良の半導体装置とを選別する工程とを有する半導体装置の製造方法であって、前記検査する工程は、前記半導体装置を検査装置に配置する工程と、半導体基板と、前記半導体基板に形成された梁と、前記梁に形成され前記半導体基板の第一の主面側に提供される被検査半導体装置に電気的同通を図る突起と、を備え、前記第一の主面より前記第一の主面の反対側の第二の主面側であって、前記第二の主面より前記第一の主面側の領域に前記梁が位置し、前記被検査半導体装置に前記突起が接触されていない状態で、前記第一の主面より前記被検査半導体が配置される側に前記突起先端が位置するよう形成された前記検査装置を前記被検査半導体装置と位置合わせする工程と、前記突起を前記半導体装置に接触させてスクラブさせる工程と、前記スクラブさせた後に前記半導体装置と電気的に導通させる工程と、前記検査装置を前記被検査半導体装置と離す工程を有することを特徴とする半導体装置の製造方法である。
【００１９】
これらにより，前記従来技術の問題点を解決した効果的な検査工程を行うことができる検査装置を提供することができる。または，前記従来技術の問題点を解決した効果的な検査工程を行うことにより半導体の生産効率を向上させることができる半導体の製造方法を提供することができる。
【００２０】
また、前述の形態によって，ウェハテストに用いた場合従来よりも多くのプローブを配置することで検査効率が向上できる。また半導体装置の製造効率を高めるウェハレベルバーンインにも適用が可能で，プローブをウェハのパッドに適正量スクラブさせることにより導通に必要な荷重を小さく抑えられる。その結果多くのプローブを一括にコンタクトさせてもその全体の荷重が小さく，ウェハプローバやプローブカードの配線板に過大な負荷を与えず，また不測に過大なオーバドライブが付与されてもプローブや検査対象ウェハにダメージを与えることのないプローブカード構造を提供すること，ならびに，同プローブカード構造を用いることにより，半導体装置の製造効率を高めることができる。
【００２１】
【発明の実施の形態】
以下，本発明の実施の形態を，図を参照しながら説明する。
【００２２】
図１は，本発明のプローブカード４をウェハプローバ１６に装着し，検査対象ウェハをステージ上に配置してウェハテストを行おうとする状態を示す略断面図である。プローブカード14は，ウェハプローバ16のホルダ6に装着されている。また，ウェハ１aはやはりウェハプローバ１６のウェハステージ７上に自動的にローディングされ，真空吸着によってウェはステージ７に固定されている。ウェハ１aは前記図１５を用いて説明したと同様の形態をなしており，表面にはプローブと接触すべきパッド１c群が形成されている。一方，プローブカード１４は，後に詳述するプローブ形成基板５のプローブ面の反対面とインタポーザ１５の電極部８同士が電気的および機械的に接続されている。さらに，インタポーザ15と円盤状のプリント配線板2の電極部８同士がやはり電気的および機械的に接続されている。それぞれの接続にははんだ，異方性導電フィルム，Ag（銀）ペーストその他の材料が，あるいはスプリングプローブなどの導電性部品などを用いる。この結果，プローブ形成基板５とプリント配線板２とはしかるべき電極同士が電気的および機械的に接続された形となる。例えば，それぞれの接続面は各接続形態に応じた弾性を有しており，圧縮荷重が作用した際にたわみを生じることができる。プリント配線板２ではさらにそれぞれの電気的経路が上面電極９にまで延伸されている。上面電極９ではウェハプローバ16のスプリングプローブ10と接続され，これを介して図示しないテスタと信号の授受が行われる。スプリングプローブ１０は導通を図りつつ，長手方向の変動に対応できる構造を有するものである。
【００２３】
この状態で，ウェハステージ７を紙面左右方向に微動させながらプローブ５aとウェハ１aのパッド１cとの位置合わせ（アライメント）を行い，ウェハステージ７を上方に移動させてコンタクトさせ，ウェハテストを実施する。ウエハプローバ１６とウエハ１ａの回路に導通を図る。
【００２４】
以降，本プローブカード１４に用いたプローブ形成基板５の詳細について説明する。
【００２５】
まず図２は，本発明のプローブカードに用いるプローブ形成基板の，プローブ面の反対面側の平面図であり，また図３はプローブ面側の平面図である。なお，図２，図３とも，簡単のため構成要素の数などを大幅に省略して記してある。
【００２６】
まず図３によってプローブ面側の構成を説明する。プローブ形成基板５は，LSI製造等に用いると同様なSiの基板（ウェハ）であり，エッチングによって梁１１，プローブ５aなどを検査対象のウェハのパッドレイアウトに合致するよう形成している。ウェハのパッドレイアウトは一般に各LSIごとに同一のパターンを有しているので，図３ではそれに倣い３×４個のLSIを一括にカバーできるようプローブパターンを形成した例を示してある。ウェハレベルバーンインのようにウェハ全面のLSIに一括にコンタクトしようとする場合には，一枚のプローブ形成基板５にウェハ内のLSI数と同等数のプローブパターンを形成することが基本であるが，現実的にはプローブパターンの製造歩留からそれは困難な場合があり，その場合には図３のようなウェハ内の一部分をカバーするプローブ形成基板５を複数用意し，それらをウェハ形状に合わせて配置する方法を用いてもよい。
【００２７】
次に，図２によってプローブ面の反対面側の構成を説明する。各梁１１からプローブ面の反対面にかけて，プローブと接続された配線５bがめっきなどの方法で形成されており，プローブ面の反対側に配置した二次電極５cに電気的に接続するよう形成されている。二次電極５cは，図１で説明したインタポーザ１５との接続に使用される。
【００２８】
例えば、プローブ形成基板５の材質をSi（シリコン）として，エッチング等の方法により基材の厚さ方向の途中もしくはプローブを形成したと反対側の表面に前記の片持ち梁を形成してその先端の突起部に検査用プローブを形成し，プローブ先端の高さ位置が，検査対象のウェハに対向する梁部以外のいずれの表面よりも検査対象ウェハに近くなるようにしたプローブ形成基板を部品として使用してプローブカード等の半導体検査装置を構成する。またこのプローブカードを半導体装置のウェハテストあるいはバーンインに適用して半導体装置の製造を効率化する。
【００２９】
以下，図を用いてプローブ形成基板の主要部構成について説明する。
【００３０】
図５は，本発明のプローブカードに用いるプローブ形成基板の主要部すなわち梁およびプローブ部の部分断面斜視図である。厚さの異なる構造体が形成され、厚い領域であるプローブ形成基板５に薄い領域である複数の梁１１がプローブ形成基板５の厚さの途中部分を付け根５ｆとして形成されている。または、各梁１１の先端部分には突起が形成されており，付け根部分に比べ厚さが大きくなっており，厚さが大きくなっている部分の本図において下面側には，本図では見えないプローブがそれぞれ形成されている。また同プローブから，梁１１の先に形成された突起部の先端部を経由して同梁１１のプローブ形成面の反対面（すなわち本図において上面），およびさらに同梁１１の付け根部からプローブ形成基板５の上面にかけて，配線５bが敷設されている。前記被検査半導体装置に連絡する領域であるプローブより、プローブ形成基板から離れる側に前記配線が伸びている。
【００３１】
同配線５bはさらにプローブ形成面の反対側面５ｅに至り、更に図示しない領域にかけても展開しており，最終的に図示しない二次電極へと至り，テスタへ接続される。各梁１１は，図示しない検査対象LSIのパッドレイアウトに合致するようその位置が規定される。
【００３２】
次に，図４（a）（b）によって，同プローブ形成基板５のより詳細を説明する。
【００３３】
図４は，先述の図５と同一のプローブ形成基板の主要部の（a）正面図および（b）部分断面側面図である。
【００３４】
図４（b）において，各プローブ５aは長さLからなる片持ち梁１１の下端部に形成されている。各片持ち梁１１は，プローブ形成基板５の下面から距離aなる位置の厚さの途中部分を付け根として形成されており，さらにその先端の突起部分は斜面によって梁厚さが徐々に大きくなっており，プローブ形成基板５の下面から前記の距離aとは反対方向の距離vなる位置にまで及んでいる。また梁１１はプローブ形成基板の裏面側面より被検査対象側に形成されている。梁１１の被検査対象側面からプローブ５ａまでの高さｈｐは、梁１１の被検査対象側面からプローブ形成基板５の被検査対象側面までの距離ａより大きくなるよう形成されている。一方，図４（a）から明らかなように，各梁１１は正面形状においては側壁は垂直状になっている。図４（a）（b）にて示した本発明のプローブ形成基板５の梁形状は，以下のような作用をもたらす。
▲１▼図４（b）において梁１１形状が斜面を有していること・・・プローブ５aから反対面にかけて立体的な配線を形成するに際し，スパッタリングによる配線のパターニングが容易になる。
▲２▼図４（a）において梁１１の側壁が垂直状であること・・・隣接する梁同士の形成ピッチを小さくでき，検査対象LSIのパッド配置ピッチが小さくてもそれに対応したプローブ形成を可能にする。
【００３５】
なお，このような梁１１形状を実現するためには，図４（b）のような斜面形状をウェットエッチング法により形成し，基材であるSiの結晶方位に依存して現れる斜面を利用し，また図４（a）のような垂直形状をドライエッチング法により形成することがよい。なお，検査対象LSIのパッド寸法およびレイアウトに余裕がある場合は，示したプローブ５のように改めて検査対象LSIとの接触部を形状的に設けなくても，配線５bの先端表面を以ってその機能を代用することもできる。
【００３６】
また、前記突起の根元部における前記梁の長手方向の幅は、前記長手方向に直交する方向の幅より広く形成されるので、隣接する梁同士の形成ピッチを小さくでき，検査対象LSIのパッド配置ピッチが小さくてもそれに対応したプローブを形成することができる。例えば、前記突起の根元部における前記梁の長手方向の幅は、前記長手方向に直交する方向の幅より３倍以上程度広く形成されることが好ましい。３倍とは狭ピッチに形成することができるように十分大きくなる程度という意味であり、その一例を示したものである。または更に、１０倍以下程度にすることができる。１０倍以下とは適切な梁の作用を妨げない程度という意図であり、その一例を示したものである。
【００３７】
また、プローブを先端に形成する突起部の少なくとも一部は，前記プローブ形成基板の被検査対象が配置される側の面を延長した平面と交差するよう形成されている。
【００３８】
このようなプローブ形成基板をウェハにコンタクトすなわちプロービングさせた状態の作用を，図７を用いて説明する。
【００３９】
図７は，本発明のプローブ形成基板がウェハにコンタクトした状態における両者の部分断面図である。プローブ形成基板５中最もウェハ１aに近いプローブ５aがまずパッド１cに接触し，さらにオーバドライブをかけることによって梁１１がたわみ，最終的にプローブ形成基板５の下面がウェハ１a上の保護膜１dに接触する。プローブ形成基板５の下面がこのように接触することにより，これ以上オーバドライブを付与してもプローブ形成基板５とウェハ１aとの相対距離は変化することがないため，梁１１のたわみは一定値に制御されることとなる。このときのたわみにより生じる荷重値が，梁１１やウェハ１aの強度および信頼性に悪影響しない適正値になるよう，梁のばね定数およびたわみ量を設計段階で定めることにより，上述の不都合を回避することができる。
【００４０】
次に，図１０および図１１を用いて，スクラブの作用を説明する。
【００４１】
図１１は，オーバドライブによるプローブのスクラブ現象を示すモデル図である。長さL，梁からプローブ先端までの距離すなわち実効プローブ高さhpの梁構造に対して距離vのオーバドライブを与えると，梁１１のたわみによってプローブ先端５atはsだけ横滑りする。sはパッド表面のスクラブ量となる。このモデルにおけるL，hpとsの関係を図１１に示す。図１１は，各L，hp値においてvを１０μmとしたときのsの解析結果の等高線図である。図１１から，Lが小さく，hpが大きいほどsが大きい，すなわち多くスクラブすることがわかる。梁の強度的な問題や寸法精度の観点から，L採りうる範囲は実際には制約があるが，本発明では図４（b）の距離aを制御することにより，hpを任意の値に設定できる。またv値は図４（b）における寸法v値と実質一致する。これらを基に，必要な荷重およびスクラブ量からプローブ形成基板を設計する。なおここでは，梁１１がプローブ形成基板５の厚さの途中から形成された例を示したが，上述した作用を満たす上で，プローブ形成基板５の上面すなわちプローブ５a形成の反対側表面から梁を形成してもよい。
【００４２】
前述した本実施例の形態により、ウェハテストに用いた場合従来よりも多くのプローブを配置することで検査効率が向上できる。また半導体装置の製造効率を高めるウェハレベルバーンインにも適用が可能で，プローブをウェハのパッドに適正量スクラブさせることにより導通に必要な荷重を小さく抑えられる。その結果多くのプローブを一括にコンタクトさせてもその全体の荷重が小さく，ウェハプローバやプローブカードの配線板に過大な負荷を与えず，また不測に過大なオーバドライブが付与されてもプローブや検査対象ウェハにダメージを与えることのないプローブカード構造を提供すること，ならびに，同プローブカード構造を用いることにより，半導体装置の製造効率を高めることができる。
【００４３】
ここで、半導体製造方法の一例の概略について例示する。
【００４４】
半導体装置は，一般的にＳｉウェハ表面に対して多数のＬＳＩを形成するいわゆる前工程と，これを各LSIの単位に切断して必要な表面保護や封止，あるいは外部端子形成，外部端子とLSIとの接続などを行ういわゆる後工程とに分類される。各工程はさらに実に多くの工程を含むため，それぞれを詳述することは避けるが，結果的にまず前工程を経た後のSiウェハは図１５に示したような形態となる。図１５は，表面に多くのLSI１bを形成した状態のSiウェハ１aの斜視図である。Siウェハ1aは直径２００mmあるいは３００mm，厚さ数百μm程度のものが多く実用に供されている。形成された各LSI１bは通常１辺数mmの矩形であり，上記した１枚のSiウェハ１aの一表面に数百個が配置される。
【００４５】
各LSI１bの形態についてさらに詳しく述べる。図１６は図１５のSiウェハ１aから切り出したひとつのLSI１bの斜視図である。表面には後に外部端子との電気的接続を行うためのパッド１cが複数配置されている。各パッド１cは，一般に主としてAl（アルミニウム）からなる導体薄膜であり，Si表面，あるいは複数層に亘って形成された半導体素子群の上層に厚さ数百nm程度と薄く形成される。近年の半導体装置の高密度化に伴って，縦横寸法は数十μm程度，隣接のパッド１c同士の配置ピッチは数十ないし数百μ程度と微細に形成されている。また，LSI１b表面には，半導体素子を保護するため，ポリイミドなどの保護膜１dが，パッド１cを避けて塗布されている。その厚さは通常数μm程度に制御される。
【００４６】
次に，前工程を経た後の半導体装置の製造順序概略について述べる。
【００４７】
まず，図１５のようなSiウェハ１aを形成した後，これをウェハテストと称する検査工程にかける。これは，不良LSIをこの後に組み立てるといった無駄を排除する，および初期的な不良を摘出，救済して良品化する，といった目的をもつ製造歩留上重要な工程である。このときの治具として通常，プローブカードと呼ばれる構造体が用いられる。
【００４８】
各種の方法によりウェハテストが終了し，ウェハ内の各LSIの良否，あるいは救済の要否を判定した後，救済が必要なLSIに対して冗長ビット線のヒューズを切断するなどの措置によって救済を行い，次にウェハを各LSIの単位に切断（ダイシング）する。先のウェハテストで最終的に不良品と判断されたLSIはこの時点で排除され，良品のLSIに対して金属製のリードフレームに接合され，パッド１cと前記リードフレームの所定のリードすなわち外部端子とを電気的に接続した後，それらを樹脂で封止，成形する。あるいは，回路基板上に接合され，パッド１cと前記回路基板の所定のパッドとを接続した後，それらを樹脂で封止，成形し，外部端子としてはんだボールをマトリクス状に取り付ける。
【００４９】
また，このようにして組み立てられた半導体装置は，必要がある場合は次に，バーンインにかける。これは，熱的ストレスおよび電気的ストレスを同時に付与し，初期的に内在する不良を加速的に選別するためのスクリーニング工程である。その後，バーンインと同様のソケットならびにテスタを用いて最終的な性能試験を実施し，所定の性能を満足したものが最終的な製品として供されるようにすることもできる。
【００５０】
または、LSIの切断前に樹脂封止や外部端子取り付けを施し，しかる後に各LSIの単位に切断して半導体装置とする。このようにして，ウェハレベルCSP（ChipScale  Package），あるいはウェハプロセスパッケージなどのような半導体装置を提供することができる。これによって構成した場合，製造効率が従来の方法に比べ高く形成できる。これらでは，ウェハの状態のままでLSIを一括してバーンインにかける必要がある。このような方法をWLBI（ウェハレベルバーンイン）と称しており，ウェハ全面のパッド群に対して一括にコンタクトできるよう，前述したプローブ構造を有するの集合体構造を使用して検査を行う。
【００５１】
次に，図１３は，本発明の別の実施形態を示すプローブ形成基板５の主要部部分断面斜視図である。本実施形態では，梁１１の（図示しない）プローブを形成する先端部分側面が斜面ではなく垂直の側壁となっている。図１２はこのことをさらに詳細に示す本実施形態の側面図である。必要な実効突起高さが比較的小さく，配線形成プロセスに不都合を与えないようであれば，このように必ずしも前述の斜面を有している必要はない。このような形状を採ることにより，ウェットエッチング法とドライエッチング法の混在するような複雑な製造プロセスを経なくても，ドライエッチング法のみで梁１１およびプローブ５aを形成でき，かつ先に述べたと同様な効果を得ることができる。
【００５２】
図８は，本発明のプローブ形成基板のプローブ面からの主要部部分図である。このように各梁１１は基本的に同一の形状をなし，伴って各プローブ５aも必然的に一直線状に並んだ例を示している。対象とする被検査対象のパッドの位置によって隣接する梁１１の間隔を対応して変えることができるので、隣接する梁１１の間隔が異なる梁１１が配置されている例を示している。一方，図９は本発明の別の実施形態を示すプローブ形成基板のプローブ面からの主要部部分図である。本実施形態では，各プローブ５aは一直線に並んでおらず，梁の長手方向である紙面横方向にずれている。実際の検査対象LSIではパッドが常に一直線状に並んでいるとは限らず，僅かにずれることも特異ではない。そのレイアウトに対応するためには，各梁１１の付け根部を横方向にずらすことが理想的であるが，ずれの程度が僅かであり，荷重やスクラブに過大なばらつきを生じる恐れがなければ，このようにプローブ５aの位置のみをずらしてもよい。
【００５３】
次に，図６を用いて本発明のプローブ形成基板の製造方法を説明する。図６（a）から（m）は，本発明のプローブ形成基板の製造プロセスすなわち加工工程の進行に伴う形状変化を順を追って示したものである。図６（a）から（m）それぞれの左右の図は，左側に梁およびプローブ形状の側面図を，右側にその正面図を示す。各工程を以下に説明する。
【００５４】
図６（a）バージンウェハ：プローブを形成する基板となるバージンウェハ5を用意する。
【００５５】
図６（b）プローブ，裏面マスク形成：ウェハ5の両面に熱酸化によって図示したような二酸化シリコンマスク17a，17bを形成する工程である。
【００５６】
図６（c）エッチング：所定条件の水酸化カリウム水溶液を用いてマスクのない部分のウェハを表面よりウェットエッチングする工程である。このとき，ウェハ上下面はプローブ5aの所望の高さだけエッチングされる。マスク17aにより保護され突出した部分がプローブ5aとなる。
【００５７】
図６（d）hp部パターンマスク形成：スクラブ量を増大するためのhp部段差を設けるためのパターンマスク17a，17dを熱酸化により形成する工程である。
【００５８】
図６（e）エッチング：段差hp部を形成するために再度行うエッチング工程である。
【００５９】
図６（f）梁分離パターンマスク形成：基板5のプローブ5a形成面と反対面より，各プローブ5a間および片持ち梁の先端面11aをエッチングして残留した部分で梁を構成し，各プローブ5aを分離するための梁分離パターンマスクを形成する工程である。
【００６０】
図６（g）エッチング：垂直な側面を形成することのできるドライエッチング法によりエッチングを行い梁を個々に分離構成する工程である。この工程に限ってドライエッチング法を用いることは，狭ピッチに構成された各プローブ同士を分離する上で必須の措置である。以上で基板5内にプローブ5aおよび梁11を形成する工程は完了する。
【００６１】
図６（h）マスク除去：所定条件のふっ酸溶液により基板5表面に残留したマスク（17c，17d）をエッチング除去する工程である。
【００６２】
図６（i）絶縁膜形成：半導体であるシリコン基板5表面に後に金属配線を形成した際，両者を絶縁するための絶縁膜（二酸化シリコン膜）をシリコン基板5表面に形成する熱酸化工程である。
【００６３】
図６（j）金属膜形成：後に配線となる金属パターンの下地膜となる金属膜19を予め表面全域にスパッタリングにより形成する工程である。
【００６４】
図６（k）配線パターンマスク形成：下地膜上にレジスト20によって配線パターンを形成する工程である。
【００６５】
図６（l）エッチング：レジスト20パターンに従い下地膜の不要部分をエッチング除去し，配線パターンを形成する工程である。
【００６６】
図６（m）マスク除去，めっき：レジストを除去し，配線パターンに従ってめっき配線を行う工程である。
【００６７】
例えば、このようにして形成したプローブ構造体を用いて検査を行うことにより、ウェハテストに用いた場合従来よりも多くのプローブを配置することで検査効率が向上できる。また半導体装置の製造効率を高めるウェハレベルバーンインにも好適である。これらにおいて、プローブをウェハのパッドに効果的に適正量スクラブさせることにより導通に必要な荷重を小さく抑えられ，半導体装置の製造効率を高めることができる。
【００６８】
【発明の効果】
本発明により，前記従来技術の問題点を解決した効果的な検査工程を行うことができる検査装置を提供することができる。または，前記従来技術の問題点を解決した効果的な検査工程を行うことにより半導体の生産効率を向上させることができる半導体の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施例の検査を行おうとする状態を示す略断面図
【図２】本発明の一実施例に関するプローブカードに用いるプローブ形成基板の，プローブ面の反対面側の平面図
【図３】本発明の一実施例に関するプローブカードに用いるプローブ形成基板の，プローブ面側の平面図
【図４】本発明の一実施例に関するプローブカードに用いるプローブ形成基板の主要部（a）正面図および（b）部分断面側面図
【図５】本発明の一実施例に関するプローブカードに用いるプローブ形成基板の主要部部分断面斜視図
【図６】本発明の一実施例に関する製造方法を示す概要図
【図７】本発明の一実施例に関するプローブカードに用いるプローブ形成基板および検査対象ウェハの主要部部分断面側面図
【図８】本発明の一実施例に関するプローブカードに用いるプローブ形成基板の主要部下面（プローブ面）図
【図９】本発明の一実施例に関するプローブカードに用いるプローブ形成基板の主要部下面（プローブ面）図
【図１０】本発明の一実施例に関するプロービングによるスクラブ機構を示すモデル図
【図１１】梁長さLと実効プローブ高さhpおよびオーバドライブ１０μm時のスクラブ量sの関係解析結果
【図１２】本発明の一実施例に関するプローブカードに用いるプローブ形成基板の主要部部分断面側面図
【図１３】本発明の一実施例に関するプローブカードに用いるプローブ形成基板の主要部部分断面斜視図
【図１４】比較例に関するプローブカードの略断面図
【図１５】表面に多くのLSIを形成した状態のSiウェハの斜視図
【図１６】図１５のSiウェハから切り出したひとつのLSIの斜視図
【符号の説明】
１a：ウェハ，１b：LSI，１c：パッド，１d：保護膜，２：プリント配線板，５：プローブ形成基板，５a：プローブ，５at：プローブ先端，５b：配線，５d：プローブ形成面，５c：二次電極，５e：プローブ形成面の反対面，５f：梁付け根部，6：ホルダ，７：ウェハステージ，８：電極，９：プリント配線板の上面電極，１０：スプリングプローブ，１１：梁，11a：片持ち梁の先端面，１２：突起，１４：プローブカード，１５：インタポーザ，１６：ウェハプローバ，17a，17b，17c，17d：二酸化シリコンマスク，18：絶縁膜，19：金属膜，20：レジスト，２１：配線，２２：電極， Pp：プローブピッチ，
【図１】
2004207412.tif 000003
【図２】
2004207412.tif 000004
【図３】
2004207412.tif 000005
【図４】
2004207412.tif 000006
【図５】
2004207412.tif 000007
【図６】
2004207412.tif 000008
【図７】
2004207412.tif 000009
【図８】
2004207412.tif 000010
【図９】
2004207412.tif 000011
【図１０】
2004207412.tif 000012
【図１１】
2004207412.tif 000013
【図１２】
2004207412.tif 000014
【図１３】
2004207412.tif 000015
【図１４】
2004207412.tif 000016
【図１５】
2004207412.tif 000017
【図１６】
2004207412.tif 000018