(57)【要約】【課題】ＭＯＳデバイスの微細化に伴うゲート絶縁層の薄膜化により、Ｓｉ多結晶ゲート電極のシリサイド化の際に、金属原子が多結晶の結晶粒界に沿って拡散し、ゲート絶縁層界面まで到達し、ゲートリークの原因となることがあった。【解決手段】本発明の一実施例によれば、ゲート絶縁層上にＳｉ多結晶層を形成する工程と、Ｓｉ多結晶層上にイオン注入阻止層をパターニングする工程と、Ｓｉ多結晶層に、Ｓｉ多結晶層の表面の垂直方向に対し傾斜した方向から、非晶質領域形成イオンを注入することにより、イオン注入阻止層の下部のＳｉ多結晶層を残し、その周辺のＳｉ多結晶層を非晶質化する工程と、熱処理により、非晶質化されたＳｉ多結晶層を再結晶化する工程とを含むことを特徴とする半導体装置の製造方法である。【選択図】    図１
2004259788.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層上に多結晶層を形成する工程と、
該多結晶層上にイオン注入阻止層をパターニングする工程と、
該多結晶層に、該多結晶層の表面の垂直方向に対し傾斜した方向から、非晶質領域形成イオンを注入することにより、該イオン注入阻止層の下部の多結晶層を残し、該下部の多結晶層の周辺の多結晶層を非晶質化する工程と、
熱処理により、非晶質化された該多結晶層を再結晶化する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記非晶質領域形成イオンは、元素周期律表における３、４、５族及び希ガスの元素を含むイオンの少なくとも一つであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記絶縁層は、ゲート絶縁層であり、前記多結晶層は多結晶シリコン層であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記再結晶化する工程において、該イオン注入阻止層直下から再結晶化を進行させることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
半導体基板上に絶縁層を形成する工程と、
該絶縁層上に多結晶半導体層を形成する工程と、
該多結晶半導体層上にイオン注入阻止層を形成する工程と、
該イオン注入阻止層をパターニングする工程と、
該イオン注入阻止層をマスクにして、該多結晶半導体層に非晶質領域形成イオンを、該半導体基板の表面の垂直方向に対し傾斜した方向から注入することにより、該多結晶半導体層の該イオン注入阻止層の下部の多結晶半導体層を残し、該下部の多結晶半導体層の周辺の多結晶半導体層を非晶質化する工程と、
該イオン注入阻止層をマスクにして、該多結晶半導体層をパターニングする工程と、
熱処理により、非晶質化された該多結晶半導体層を再結晶化する工程とを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、ＭＯＳ型半導体装置の製造方法に係わる。
【０００２】
【従来の技術】
半導体集積回路の性能向上のために、微細化推進によるトランジスタ特性の向上が図られてきた。微細化は、縮小率に合わせてトランジスタ構造の各部において行われている。これまで、従来技術により高信頼なＣＭＯＳ集積回路が作製されてきたが、近年のデバイスの極微細化により、全体の寸法の縮小に伴い、ゲート電極の高さ、ゲート絶縁層の厚さ等も縮小されている。これらにより、ゲート耐圧低下、ゲートリーク電流の増大等が問題になってきている。
【０００３】
一方、高性能、  高速なトランジスタを作製するには、  ゲートへ導入する不純物濃度をできるだけ高くする必要がある。これにより、寄生抵抗を低減し、さらにトランジスタ動作時のゲートの空乏化を防ぐためである。
一般に、イオン注入により高エネルギーの原子が結晶に打ち込まれると、結晶中の各原子間の結合が分断され、非晶質（アモルファス）化するため、イオン注入後、熱処理（アニール）により再結晶化を行っている。このとき、Ｓｉ基板中では基板結晶を種結晶として再成長するので単結晶化するが、ゲート電極部ではイオン注入により全体的にアモルファス化するので、再成長時に種結晶が不在となり、多数の核を基に再結晶化し、個々の結晶が大きく成長できずに、グレインサイズ（結晶粒）の細かい多結晶となる。
【０００４】
アニール後はコンタクト抵抗を低減するために、Ｔｉ、Ｃｏ、Ｎｉ等の薄膜を堆積後熱処理を行って、これらの金属とＳｉとの金属間化合物であるシリサイドからなるシリサイドゲート電極を形成する。この時、上記のように多結晶化した場合、多結晶中ではこれらの遷移金属元素が多結晶のグレインバウンダリー（結晶粒界）に沿って拡散し、ゲート絶縁層界面まで到達してしまうため、ゲートリークの原因となるという問題があった。
【０００５】
ＭＯＳ型ＩＣにおけるシリサイドゲート電極を改善する技術に関するものとして、例えば、特開平８−３２１６１３号広報（Ａ）がある。この先例には、タングステンシリサイド層と多結晶シリコン層の二層構造のゲート電極において、ゲート電極酸化の際に、シリサイド層表面の剥がれ、異常酸化を防止するため、表面層のみに窒素イオンを斜めから浅く注入した後、熱処理を行い、タングステンシリサイド層の上面と側面とにシリコン窒化物とシリコン酸化物の薄い層を形成させることが記載されている。しかしながら、先例でも、ＭＯＳ型ＩＣの微細化に伴うゲート絶縁層の薄膜化によって、ゲート電極のシリサイド化の際に、金属原子の拡散に起因するゲートリークの問題は解決されるものではない。（特許文献１参照）。
【０００６】
【特許文献１】
特開平８−３２１６１３号広報（Ａ）（第４頁、第１図）
【０００７】
【発明が解決しようとする課題】
本発明は上記従来技術における、ＭＯＳデバイスの微細化に伴うゲート絶縁層の薄膜化により、シリサイドゲート電極形成時に、遷移金属元素が多結晶のグレインバウンダリーに沿って拡散し、ゲート絶縁層界面まで到達すること起因するゲート耐圧低下やゲートリーク電流の増加を解決するための技術を提供することにある。
【０００８】
【課題を解決するための手段】
本願において開示される第一の手段は、絶縁層上に多結晶層を形成する工程と、
該多結晶層上にイオン注入阻止層をパターニングする工程と、
該多結晶層に、該多結晶層の表面の垂直方向に対し傾斜した方向から、非晶質領域形成イオンを注入することにより、少なくとも該イオン注入阻止層直下の周辺部の該多結晶層全体を非晶質化する工程と、
熱処理により、非晶質化された該多結晶層を再結晶化する工程とを含むことを特徴とする半導体装置の製造方法である。
【０００９】
第二の手段は、前記非晶質領域形成イオンとして、Ｐ型不純物領域を形成したい場合は、Ｂ、ＢＦ２、Ａｌ、Ｇａ、Ｉｎ等の３族元素を含むイオンを、Ｎ型不純物領域の場合には、Ｐ、Ａ、Ｓｂ等の５族元素を含むイオンを、また、熱処理後にフェルミレベルを変える必要がない場合には、Ｓｉ、Ｇｅなどの４族或はＨｅ、Ｎｅ、Ａｒ、Ｋｒなどの希ガスの元素を含むイオンを適宜選択して各々注入することを特徴とする半導体装置の製造方法である。
【００１０】
第三の手段は、前記絶縁層は、ゲート絶縁層であり、前記多結晶層は多結晶シリコン層であることを特徴とする半導体装置の製造方法である。
第四の手段は、前記再結晶化する工程において、該イオン注入阻止層直下から再結晶化を進行させることを特徴とする半導体装置の製造方法である。
また、第五の手段は、半導体基板上に絶縁層を形成する工程と、
該絶縁層上に多結晶半導体層を形成する工程と、
該多結晶半導体層上にイオン注入阻止層を形成する工程と、
該イオン注入阻止層をパターニングする工程と、
該イオン注入阻止層をマスクにして、該多結晶半導体層に非晶質領域形成イオンを、該半導体基板の表面の垂直方向に対し傾斜した方向から注入することにより、少なくとも該イオン注入阻止層直下の周辺部の該多結晶層全体を非晶質化する工程と、
該イオン注入阻止層をマスクにして、該多結晶半導体層をパターニングする工程と、
熱処理により、非晶質化された該多結晶半導体層を再結晶化する工程とを含むことを特徴とする半導体装置の製造方法である。
【００１１】
上記の手段により、本発明では、ゲート電極を単結晶化、またはグレインサイズを大きくすることにより、ゲート電極のシリサイド化工程において、グレインバウンダリーに沿ったシリサイド化金属原子の拡散に起因するゲート絶縁膜の信頼性の低下を防ぐことが可能になった。
【００１２】
【発明の実施の形態】
本発明の実施例の図面において、同一部材に対する符号は、異なる実施例においても共通して使用される。
以下に、図１Ａから図３Ｆまでと、図４Ｇと図４Ｈの各工程断面図に沿って、本発明の半導体装置の製造方法を具体的に示す。
【００１３】
実施例１
図１Ａから図３Ｆまでは、Ｎ型ＭＯＳＦＥＴのゲート電極周囲の断面構造を工程順に示したものである。請求項５の半導体基板に対応してＳｉ単結晶基板１の表面に、請求項１及び５の絶縁層であるゲート絶縁層２を形成する。
このゲート絶縁層２の上に、ゲート電極となる多結晶半導体層の一例として、多結晶Ｓｉ層３を厚さ２００ｎｍ形成する。
【００１４】
更にその上に、イオン注入阻止層として、スパッタリングによりチタン（Ｔｉ）層を厚さ２００ｎｍ形成する。
続いて、フォトリソグラフィー工程により、このＴｉ層のみをパターニングし、イオン注入阻止層４とする（図１Ａ）。
非晶質領域形成イオンとして、ゲート不純物であるＰ＋イオン注入２０をＳｉ単結晶基板に鉛直から４５度傾斜させて、ドーズ量２Ｅ１５／ｃｍ２で、多結晶Ｓｉ層３の底部に達するに充分な加速エネルギーで行う。Ｐ＋イオン注入２０は、ゲートの両側、および図示したトランジスタとゲートの向きが直交したトランジスタにも同様に不純物をドープするため、ウエハを９０度ずつ回転させて、４回行う。これにより、図１Ｂの６で示す部分は膜厚全体にわたり非晶質化するが、イオン注入阻止層４の直下中央部５のみは残存多結晶Ｓｉ層５となり、多結晶Ｓｉ層の結晶性が残る（図１Ｂ）。
【００１５】
次にパターニングされたイオン注入阻止層４をマスクにして、異方性イオンエッチングにより非晶質Ｓｉ層６をパターニングして、イオン注入阻止層４の直下の残存多結晶Ｓｉ層５と非晶質Ｓｉ層６とを残す（図２Ｃ）。
この状態で、１０５０℃、１０秒のアニールを行うと、非晶質Ｓｉ層６中のＰ＋イオンが活性化して、導電性を高めると共に、イオン注入阻止層４の直下中央部の残存多結晶Ｓｉ層５の極く一部にある結晶を種結晶として再成長するため、そのグレインサイズは数百ｎｍの大きさになり、ゲート電極中のグレインバウンダリーの数も激減し、非晶質Ｓｉ層６が再結晶化し、グレインサイズの大きな再結晶Ｓｉ層７になる（図２Ｄ）。
【００１６】
また同時に、この熱処理により、イオン注入阻止層４であるＴｉ層からＴｉ原子が再結晶Ｓｉ層７の上部から拡散しシリサイド化が起こり、ゲート電極の更なる低抵抗化に  寄与する。この際、グレインバウンダリーの数が激減しているので、Ｔｉ原子がグレインバウンダリーに沿って急速に拡散し、ゲート絶縁層２の特性を劣化させる恐れがない。
【００１７】
次に、ゲート電極をマスクにして、Ｓｉ単結晶基板に垂直にＡｓ＋イオン注入３０を行い、Ｓｉ単結晶基板１の表面にＡｓ＋イオン注入層８を形成する（図３Ｅ）。
その後、表面安定化層（図示せず）などを形成した後、通常のイオン注入層８活性化の熱処理により、ソース・ドレイン領域９を形成し（図３Ｆ）、Ｎ型ＭＯＳトランジスタを完成させる。
【００１８】
実施例２：
実施例１の図２Ｃの工程の後、再度、Ｇｅ＋イオン注入４０をＳｉ単結晶基板に鉛直から４５度傾斜させて、ドーズ量２Ｅ１５／ｃｍ２で、非晶質Ｓｉ層６の両側面からゲート絶縁層２を貫通し、Ｓｉ単結晶基板１の上部に達するに充分な加速エネルギーで行う。Ｇｅ＋イオン注入４０は、ゲートの両側、および図示したトランジスタとゲートの向きが直交したトランジスタにも同様に注入するため、ウエハを回転させながら注入を行う。これにより、  図４Ｇの６で示す部分は膜厚全体にわたり完全に非晶質化するが、イオン注入阻止層４の直下中央部の残存多結晶Ｓｉ層５にはイオン注入は行われないので、多結晶Ｓｉ層の結晶性が残る。また、ゲート絶縁層２直下のＳｉ単結晶基板１の上部には非晶質化されたＧｅ＋イオン注入層１０が形成される（図４Ｇ）。
【００１９】
次に、１０５０℃、１０秒のアニールを行うと、非晶質Ｓｉ層６中のＰ＋イオンが活性化して、導電性を高めると共に、イオン注入阻止層４の直下中央部の残存多結晶Ｓｉ層５の極く一部にある結晶を種結晶として再成長するため、そのグレインサイズは数百ｎｍの大きさになり、ゲート電極中のグレインバウンダリーの数も激減し、非晶質Ｓｉ層６が再結晶化し、グレインサイズの大きな再結晶Ｓｉ層７になる。また同時に、この熱処理により、イオン注入阻止層４であるＴｉ層からＴｉ原子が再結晶Ｓｉ層７の上部に拡散しシリサイド化を起こし、ゲート電極の更なる低抵抗化に寄与する。この点は、実施例１と同様であるが、ゲート絶縁層２直下のＳｉ単結晶基板１の上部の非晶質化されたＧｅ＋イオン注入層１０は、その下のＳｉ単結晶基板１が単結晶であるから、熱処理時に、それを種結晶として、再結晶化が進行し、Ｇｅを含むＳｉ単結晶層１１になる（図４Ｈ）。
【００２０】
ソース・ドレイン領域の形成は、図３Ｅと図３Ｆと同様にして行われる。Ｇｅを含むＳｉ単結晶層１１内にＮ型ＭＯＳトランジスタの活性領域が形成されるので、チャネル内電子移動度や接合特性の向上が期待できる。
尚、非晶質領域形成イオンは、一般に、元素周期律表における３、４、５族及び希ガスの元素を含むイオンの少なくとも一つであることを特徴とするが、Ｐ型不純物領域を形成したい場合は、Ｂ、ＢＦ２、Ａｌ、Ｇａ、Ｉｎ等の３族元素を含むイオンを、Ｎ型不純物領域の場合には、Ｐ、Ａｓ、Ｓｂ等の５族元素を含むイオンを、また、熱処理後にフェルミレベルを変える必要がない場合には、Ｓｉ、Ｇｅ等の４族及び希ガスの元素を含むイオンを適宜選択して各々注入すればよい。希ガス元素のイオンは注入後の熱処理によって、半導体の外に容易に希ガスとして放出することができる。
【００２１】
非晶質化された多結晶層を再結晶化する工程において、イオン注入阻止層直下中央部から再結晶化を進行させることを特徴とする半導体装置の製造方法であるとしたが、これを実現するには、種結晶部分の温度を周囲より低く保持しながら冷却すればよい。より具体的には、イオン注入阻止層直下中央部表面、または、その上のＴｉ層を非晶質層より先に冷却すればよい。また、Ｓｉ基板の再結晶化の場合は、例えば、Ｓｉ基板を搭載するステージを冷却すれば、Ｓｉ基板のＧｅイオン注入層はその底部から単結晶化される。
【００２２】
シリサイドゲートを形成するための金属としては、Ｔｉ、Ｃｏ、Ｎｉ、Ｈｆ、Ｗ、Ｍｏ、Ｉｒ、Ｐｄ、ＰｔもしくはＲｅが適している。
（付記１）絶縁層上に多結晶層を形成する工程と、
該多結晶層上にイオン注入阻止層をパターニングする工程と、
該多結晶層に、該多結晶層の表面の垂直方向に対し傾斜した方向から、非晶質領域形成イオンを注入することにより、該多結晶半導体層の該イオン注入阻止層の下部の多結晶層を残し、該下部の多結晶層の周辺の多結晶層を非晶質化する工程と、
熱処理により、非晶質化された該多結晶層を再結晶化する工程とを含むことを特徴とする半導体装置の製造方法。
【００２３】
（付記２）前記非晶質領域形成イオンは、元素周期律表における３、４、５族及び希ガスの元素を含むイオンの少なくとも一つであることを特徴とする付記１記載の半導体装置の製造方法。
（付記３）前記絶縁層は、ゲート絶縁層であり、前記多結晶層は多結晶シリコン層であることを特徴とする付記１記載の半導体装置の製造方法。
【００２４】
（付記４）前記再結晶化する工程において、該イオン注入阻止層直下中央部から再結晶化を進行させることを特徴とする付記１記載の半導体装置の製造方法。
（付記５）半導体基板上に絶縁層を形成する工程と、
該絶縁層上に多結晶半導体層を形成する工程と、
該多結晶半導体層上にイオン注入阻止層を形成する工程と、
該イオン注入阻止層をパターニングする工程と、
該イオン注入阻止層をマスクにして、該多結晶半導体層に非晶質領域形成イオンを、該半導体基板の表面の垂直方向に対し傾斜した方向から注入することにより、該多結晶半導体層の該イオン注入阻止層の下部の多結晶半導体層を残し、該下部の多結晶半導体層の周辺の多結晶半導体層を非晶質化する工程と、
該イオン注入阻止層をマスクにして、該多結晶半導体層をパターニングする工程と、
熱処理により、非晶質化された該多結晶半導体層を再結晶化する工程とを含むことを特徴とする半導体装置の製造方法。
【００２５】
（付記６）前記イオン注入阻止層は、遷移金属を含む層であることを特徴とする付記１記載の半導体装置の製造方法。
（付記７）前記イオン注入阻止層は、絶縁層であることを特徴とする付記１記載の半導体装置の製造方法。
（付記８）前記絶縁層は、Ｓｉの酸化物、窒化物もしくは酸窒化物であることを特徴とする付記７記載の半導体装置の製造方法。
【００２６】
（付記９）前記絶縁層の厚さは、１０ｎｍ乃至１００ｎｍであることを特徴とする付記７記載の半導体装置の製造方法。
（付記１０）前記イオン注入阻止層は、Ｔｉ、Ｃｏ、Ｎｉ、Ｈｆ、Ｗ、Ｍｏ、Ｉｒ、Ｐｄ、ＰｔもしくはＲｅを含む層であることを特徴とする付記６記載の半導体装置の製造方法。
【００２７】
（付記１１）前記非晶質領域形成イオンの注入は、複数回行われることを特徴とする付記１記載の半導体装置の製造方法。
（付記１２）前記非晶質領域形成イオンの注入は、複数のイオン源について行われることを特徴とする付記１１記載の半導体装置の製造方法。
（付記１３）前記非晶質領域形成イオンは、Ｂ、ＢＦ２、Ａｌ、Ｇａ、Ｉｎ、Ｐ、Ａ、Ｓｂ、Ｓｉ、Ｇｅ、Ｈｅ、Ｎｅ、ＡｒもしくはＫｒのイオンの少なくとも一つであることを特徴とする付記１記載の半導体装置の製造方法。
【００２８】
（付記１４）前記再結晶化する工程において、該イオン注入阻止層下部の温度を周囲の非晶質化された該多結晶層より低く保持しながら冷却させることを特徴とする付記１記載の半導体装置の製造方法。
（付記１５）前記非晶質領域形成イオンの注入は、前記多結晶層のパターニングの後に行うことを特徴とする付記５記載の半導体装置の製造方法。
【００２９】
（付記１６）前記非晶質領域形成イオンの注入において、前記半導体基板に非晶質層を形成することを特徴とする付記５記載の半導体装置の製造方法。
（付記１７）前記半導体基板に形成された非晶質層は、熱処理により、再結晶化されることを特徴とする付記１６記載の半導体装置の製造方法。
（付記１８）前記非晶質層の再結晶化において、前記半導体基板の底部を該半導体基板の上部より低い温度に保持することを特徴とする付記１７記載の半導体装置の製造方法。
【００３０】
（付記１９）前記非晶質化された多結晶層を再結晶化する工程の後に、該再結晶化層をシリサイド化することを特徴とする付記１記載の半導体装置の製造方法。
（付記２０）前記非晶質領域形成イオンを注入の後、前記イオン注入阻止層を除去し、しかる後、熱処理により、非晶質化された前記多結晶層を再結晶化することを特徴とする付記１記載の半導体装置の製造方法。
【００３１】
【発明の効果】
本発明によれば、ゲート電極を単結晶化、またはグレインサイズを大きくすることができるので、ゲート電極のシリサイド化工程において、グレインバウンダリーに沿ったシリサイド化金属原子の拡散によるゲート絶縁膜の信頼性の低下を防ぐことができ、高性能なＭＯＳ型半導体装置を製造できる。
【図面の簡単な説明】
【図１】本発明の実施例１による半導体装置の製造工程断面図（その１）
【図２】本発明の実施例１による半導体装置の製造工程断面図（その２）
【図３】本発明の実施例１による半導体装置の製造工程断面図（その３）
【図４】本発明の実施例２による半導体装置の製造工程断面図（その４）
【符号の説明】
１、Ｓｉ単結晶基板
２、ゲート絶縁層
３、多結晶Ｓｉ層
４、イオン注入阻止層
５、残存多結晶Ｓｉ層
６、非晶質Ｓｉ層
７、再結晶Ｓｉ層
８、Ａｓ＋イオン注入層
９、ソース・ドレイン領域
１０、Ｇｅ＋イオン注入層
１１、Ｇｅを含むＳｉ再結晶層
２０、Ｐ＋イオン注入
３０、Ａｓ＋イオン注入
４０、Ｇｅ＋イオン注入
【図１】
2004259788.tif 000003
【図２】
2004259788.tif 000004
【図３】
2004259788.tif 000005
【図４】
2004259788.tif 000006