(57)【要約】【課題】安定した位相制御と周波数逓倍を実現した電子回路及び信号制御回路を提供すること。【解決手段】信号Ｊのデューティー比の変化に伴って、位相調整回路６から出力される信号Ｇの振幅が変化する。信号Ｄと信号Ｇが加算回路３０３によって加算され、信号Ｈが出力される。信号Ｈは比較回路３０４によって所定電圧（例えば、１／２Ｖｃｃ）と比較され、その比較結果が信号Ｉとして出力される。信号Ｉは信号Ａの位相を変化させた信号である。更に信号Ｉと信号Ａの排他的論理和を算出することにより、信号Ａを逓倍させた信号Ｊが出力される。【選択図】    図２
2004282424.tif 000002
【特許請求の範囲】
【請求項１】
所定周期の矩形波である基準信号が入力される入力手段と、
この入力手段に入力された基準信号の周期に従って波形が反転し、振幅が所定電圧の所定のノコギリ波を生成する信号生成手段と、
前記入力手段に入力された基準信号の振幅を可変し、中心電圧を前記所定電圧とした信号を出力する振幅可変信号出力手段と、
前記信号生成手段により生成された信号と前記振幅可変信号出力手段より出力された信号とを加算して出力する加算手段と、
この加算手段より出力された信号と前記所定電圧とを比較して比較結果を出力する比較手段と、
を備え、前記振幅可変信号出力手段による振幅の可変量に応じて、前記基準信号の位相を変化させた信号が前記比較手段より出力されることを特徴とする電子回路。
【請求項２】
前記信号生成手段は、
前記基準信号が高電位のときにノコギリ波を生成する第１生成手段と、
この第１生成手段によって生成されるノコギリ波と反転した波形のノコギリ波を前記基準信号が低電位のときに生成する第２生成手段と、
前記第１生成手段により生成されたノコギリ波と前記第２生成手段により生成されたノコギリ波とを加算して出力するノコギリ波加算手段と、
を有することを特徴とする請求項１に記載の電子回路。
【請求項３】
前記第１生成手段は、第１コンデンサと、第１定電流源と、前記第１コンデンサに対して前記基準信号が高電位のときに前記所定電圧を印加し、低電位のときに前記第１定電流源に接続するように切り換える第１スイッチ手段とを有することにより前記第１コンデンサの電圧レベルによりノコギリ波を生成し、
前記第２生成手段は、第２コンデンサと、前記第２定電流源と、前記第２コンデンサに対して前記基準信号が高電位のときに前記第２定電流源に接続し、低電位のときに接地接続するように切り換える第２スイッチ手段とを有することにより前記第２コンデンサの電圧レベルによりノコギリ波を生成する、ことを特徴とする請求項２に記載の電子回路。
【請求項４】
前記比較手段より出力された信号と前記入力手段に入力された信号との排他的論理和を演算して出力する論理演算手段を更に備えたことを特徴とする請求項１〜３の何れか一項に記載の電子回路。
【請求項５】
前記振幅可変信号出力手段は、前記論理演算手段より出力された信号と前記所定電圧とを比較して比較結果を出力する出力信号比較手段を有し、この出力信号比較手段より出力された信号に基づいて前記基準信号の振幅を可変することを特徴とする請求項４に記載の電子回路。
【請求項６】
請求項１〜３の何れか一項に記載の第１の電子回路と、
この第１の電子回路の比較手段から出力された信号を基準信号として入力手段に入力する請求項４又は５に記載の第２の電子回路と、
を備えたことを特徴とする電子回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は基準信号に対して位相制御又は周波数逓倍を行う為の電子回路に関するものである。
【０００２】
【従来の技術】
従来の周波数逓倍回路は、例えば、発振器の出力信号に含まれる高調波成分を利用して、基準信号に対して逓倍した信号を出力していた。他には、基準信号となる矩形波と、当該信号を遅延させた信号との排他的論理和を出力することで、基準信号に対して逓倍した信号を出力していた。
【０００３】
また、位相制御回路は、共振回路の容量や応答速度を電圧によって可変することにより、基準信号に対して位相を変化させた信号を出力していた。
【０００４】
ところで、現在、各国（例えば、ドイツ、イギリス、スイス、日本等）において送出されている時刻データ即ちタイムコード入りの長波標準電波を受信し、これにより計時回路の時刻データを修正する、いわゆる電波時計が知られている。我が国（日本）では、２つの送信所（福島県及び佐賀県）より、図８に示すようなフォーマットのタイムコードで振幅変調した、４０ｋＨｚ及び６０ｋＨｚの長波標準電波が送出されている。図８によれば、タイムコードは、正確な時刻の分の桁が更新される毎即ち１分毎に、１周期６０秒のフレームで送出されている。
【０００５】
このような電波時計として、上述したような周波数逓倍回路、位相制御回路を備えるものが知られている。例えば、特許文献１の電波時計の周波数逓倍回路は、内蔵する水晶発振器から出力される信号を入力し、当該信号を逓倍して出力している（特許文献１参照）。
【０００６】
【特許文献１】
特開昭５４−６７４７１号公報（第１−７頁、第１図）
【０００７】
【発明が解決しようとする課題】
しかしながら、発振器から出力される信号の高調波成分や基準信号を遅延させた信号は応答的に不安定である。そのため、上述したような周波数逓倍回路の場合、逓倍した信号の位相やデューティー比等が不確定になっていた。また、電波時計に含まれる水晶発振器から出力される信号を用いて位相制御を行い、別の信号を生成する場合、電波時計の歩度も変化してしまうという問題があった。
【０００８】
更に、低い周波数の信号に対して応答速度を変化させて位相を制御する場合、大きな容量、インダクタンスを持つ素子が必要となり、回路の小型化が困難であった。
【０００９】
本発明の目的は、安定した位相制御と周波数逓倍を実現した電子回路及び信号制御回路を提供することである。
【００１０】
【課題を解決するための手段】
以上の課題を解決するために、請求項１に記載の電子回路は、所定周期の矩形波である基準信号が入力される入力手段（例えば、図２の入力端子２００）と、この入力手段に入力された基準信号の周期に従って波形が反転し、振幅が所定電圧の所定のノコギリ波を生成する信号生成手段（例えば、図２の充放電制御回路４、充放電制御回路５及び加算回路３０２）と、前記入力手段に入力された基準信号の振幅を可変し、中心電圧を前記所定電圧とした信号を出力する振幅可変信号出力手段（例えば、図２の位相調整回路６）と、前記信号生成手段により生成された信号と前記振幅可変信号出力手段より出力された信号とを加算して出力する加算手段（例えば、図２の加算回路３０３）と、この加算手段より出力された信号と前記所定電圧とを比較して比較結果を出力する比較手段（例えば、図２の比較回路３０４）と、を備え、前記振幅可変信号出力手段による振幅の可変量に応じて、前記基準信号の位相を変化させた信号が前記比較手段より出力されることを特徴としている。
【００１１】
この請求項１に記載の電子回路によれば、基準信号の振幅を可変することにより、その可変量に応じて基準信号の位相を変化させることができる。従って、基準信号の位相を任意に変化させた信号を簡単に生成することができる。
【００１２】
また、請求項１に記載の電子回路は、請求項２に記載の発明のように、前記信号生成手段を、前記基準信号が高電位のときにノコギリ波を生成する第１生成手段（例えば、図２の充放電制御回路５）と、この第１生成手段によって生成されるノコギリ波と反転した波形のノコギリ波を前記基準信号が低電位のときに生成する第２生成手段（例えば、図２の充放電制御回路４）と、前記第１生成手段により生成されたノコギリ波と前記第２生成手段により生成されたノコギリ波とを加算して出力するノコギリ波加算手段（例えば、図２の加算回路３０２）と、を有するように構成してもよい。
【００１３】
更に、請求項２に記載の電子回路は、請求項３に記載のように、前記第１生成手段を、第１コンデンサ（例えば、図２のコンデンサ４０５）と、第１定電流源（例えば、図２の定電流源４０３）と、前記第１コンデンサに対して前記基準信号が高電位のときに前記所定電圧を印加し、低電位のときに前記第１定電流源に接続するように切り換える第１スイッチ手段（例えば、図２のＮｃｈＴｒ４０１及び４０２）とを有することにより前記第１コンデンサの電圧レベルによりノコギリ波を生成する手段とし、前記第２生成手段を、第２コンデンサ（例えば、図２のコンデンサ５０５）と、前記第２定電流源（例えば、図２の定電流源５０３）と、前記第２コンデンサに対して前記基準信号が高電位のときに前記第２定電流源に接続し、低電位のときに接地接続するように切り換える第２スイッチ手段（例えば、図２のＮｃｈＴｒ５０１及び５０２）とを有することにより前記第２コンデンサの電圧レベルによりノコギリ波を生成する手段としてもよい。
【００１４】
請求項４に記載の発明は、請求項１〜３の何れか一項に記載の電子回路であって、前記比較手段より出力された信号と前記入力手段に入力された信号との排他的論理和を演算して出力する論理演算手段（例えば、図２のＥＸＯＲ回路２０１）を更に備えたことを特徴としている。
【００１５】
この請求項４に記載の発明によれば、入力手段に入力された信号を逓倍した信号を論理演算手段から出力させることができる。
【００１６】
請求項５に記載の発明は、請求項４に記載の電子回路であって、前記振幅可変信号出力手段は、前記論理演算手段より出力された信号と前記所定電圧とを比較して比較結果を出力する出力信号比較手段（例えば、図２の比較回路６０２、６０３）を有し、この出力信号比較手段より出力された信号に基づいて前記基準信号の振幅を可変することを特徴としている。
【００１７】
この請求項５に記載の発明によれば、振幅可変信号出力手段は、論理演算手段より出力された信号の変動に応じて基準信号の振幅を可変させた信号を出力することができる。これにより、論理演算手段より出力された信号が変動しても、その変動に応じて基準信号の振幅を変化させた信号を出力することができるため、結果として論理演算手段より出力される信号の変動を抑制する等の調整を自動的に行うことができる。
【００１８】
請求項６に記載の電子回路は、請求項１〜３の何れか一項に記載の第１の電子回路と、この第１の電子回路の比較手段から出力された信号を基準信号として入力手段に入力する請求項４又は５に記載の第２の電子回路と、を備えたことを特徴としている。
【００１９】
この請求項６に記載の発明によれば、第１の電子回路から出力された信号を第２の電子回路に入力することによって、第１の電子回路によって基準信号に対して位相を変化させた信号が出力され、更に第２の電子回路によって基準信号に対して位相の変化した信号を逓倍させた信号を出力させることができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を図示例と共に説明する。また、本実施の形態において、本発明の電子回路を電波時計に適用した場合を例として説明するが、その他、基準信号に対して位相制御又は周波数逓倍を必要とする装置であれば、本発明が適用可能なものはこれに限らない。
【００２１】
図１は、電波時計１の回路構成図であり、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１０１、入力部１０２、表示部１０３、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）１０４、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）１０５、受信制御部１０６、タイムコード生成部１０７、計時回路部１０８及び発振回路部１０９によって構成されており、発振回路部１０９を除く各部はバス１１０によって接続されている。また発振回路部１０９は、計時回路部１０８と、受信制御部１０６に含まれる基準信号制御回路１０６２に接続される。
【００２２】
ＣＰＵ１０１は、所定のタイミング或いは入力部１０２から入力された操作信号等に応じて、ＲＯＭ１０５内に格納された各種プログラムを読み出してＲＡＭ１０４内に展開し、当該プログラムに基づいて各機能部への指示やデータの転送等を行う。
【００２３】
特に、ＣＰＵ１０１は、例えば所定時間毎に受信制御部１０６を制御して長波標準電波の受信処理を実行し、タイムコード生成部１０７から入力された標準タイムコードに基づいて計時回路部１０８で計数される現在時刻データを修正するとともに、当該修正した現在時刻データに基づく表示信号を表示部１０３に出力して表示時刻を更新させる等の各種制御を行う。
【００２４】
入力部１０２は、電波時計１に各種機能を実行させる為のスイッチ等で構成される。そして、これらのスイッチが操作された時には、対応するスイッチの操作信号がＣＰＵ１０１に出力される。
【００２５】
表示部１０３は、小型液晶ディスプレイ等により構成され、ＣＰＵ１０１からのデータ、例えば計時回路部１０８による現在時刻データ等をデジタル表示する。
【００２６】
ＲＡＭ１０４は、ＣＰＵ１０１の制御の下、ＣＰＵ１０１で処理されたデータを記憶するとともに、記憶しているデータをＣＰＵ１０１に出力するために用いられる。ＲＯＭ１０５は、主に、電波時計１に係るシステムプログラムやアプリケーションプログラム等を記憶する。
【００２７】
受信制御部１０６は電波受信装置１０６１を備える。電波受信装置１０６１は、長波標準電波の不要な周波数成分をカットして該当する周波数信号を取り出し、周波数信号を対応する電気信号に変換して出力する。
【００２８】
更に、電波受信装置１０６１は基準信号制御回路１０６２を備える。基準信号制御回路１０６２は、発振回路部１０９から出力される信号を入力し、当該信号を周波数逓倍した信号や位相制御を行った信号等を出力する回路である。
【００２９】
タイムコード生成部１０７は、電波受信装置２００から出力された信号に基づいて、標準時刻コード、積算コード及び曜日コード等の時計機能に必要なデータを含む標準タイムコードを生成して、ＣＰＵ１０１に出力する。
【００３０】
計時回路部１０８は、発振回路部１０９から入力される信号を計数して、現在時刻データ等を得る。そして当該現在時刻データをＣＰＵ１０１に出力する。発振回路部１０９は、常時一定周波数の信号を出力する回路である。
【００３１】
図２は、本実施の形態における基準信号制御回路１０６２に相当する周波数逓倍回路２の回路図の一例である。周波数逓倍回路２は、発振回路部１０９から出力される一定周波数の信号を入力し、当該信号を２逓倍した信号を出力する回路であり、位相制御回路３、入力端子２００及び排他的論理和回路（以下、「ＥＸＯＲ回路」と言う。）２０１等によって構成される。
【００３２】
入力端子２００は、発振回路部１０９の出力端子と接続される。また、ＥＸＯＲ回路２０１の一方の入力端子は入力端子２００と接続され、信号Ａが入力される。ＥＸＯＲ回路２０１の他方の入力端子は比較回路３０４の出力端子と接続され、信号Ｉが入力される。そしてＥＸＯＲ回路２０１は２つの信号の排他的論理和を算出し、結果を信号Ｊとして出力する。
【００３３】
位相制御回路３は、発振回路部１０９から出力される信号Ａを入力し、信号Ａの位相を変化させた信号Ｉを出力する回路である。位相制御回路３は、充放電制御回路４及び５、位相調整回路６、反転回路３０１、加算回路３０２及び３０３、比較回路３０４等によって構成される。
【００３４】
反転回路３０１の入力端子は入力端子２００と接続され、信号Ａが入力される。
【００３５】
充放電制御回路４は、Ｎチャネルトランジスタ（以下、「ＮｃｈＴｒ」と言う。）４０１及び４０２、定電流源４０３、増幅回路４０４、コンデンサ４０５等によって構成される。ＮｃｈＴｒ４０１のドレインは１／２Ｖｃｃ電源と接続され、ソースはＮｃｈＴｒ４０２のドレインと接続される。Ｎｃｈ４０１のゲートは、入力端子２００と接続され、信号Ａが入力される。
【００３６】
ＮｃｈＴｒ４０２のソースは定電流源４０３の一端と接続され、ゲートは反転回路３０１の出力端子と接続される。定電流源４０３の他端は接地される。
【００３７】
増幅回路４０４の入力端子は、ＮｃｈＴｒ４０１のソース、ＮｃｈＴｒ４０２のドレイン及びコンデンサ４０５の一端と接続される。そして増幅回路４０４の出力端子は加算回路３０２の入力端子と接続される。また増幅回路４０４は信号Ｃを出力する。コンデンサ４０５の他端は接地される。
【００３８】
充放電制御回路５は、ＮｃｈＴｒ５０１及び５０２、定電流源５０３、増幅回路５０４、コンデンサ５０５等によって構成される。ＮｃｈＴｒ５０１のドレインは定電流源５０３の一端と接続され、ソースはＮｃｈＴｒ５０２のドレインと接続される。Ｎｃｈ５０１のゲートは、入力端子２００と接続され、信号Ａが入力される。定電流源５０３の他端は１／２Ｖｃｃ電源と接続される。
【００３９】
ＮｃｈＴｒ５０２のソースは接地され、ゲートは反転回路３０１の出力端子と接続される。増幅回路５０４の入力端子は、ＮｃｈＴｒ５０１のソース、ＮｃｈＴｒ５０２のドレイン及びコンデンサ５０５の一端と接続される。そして増幅回路５０４の出力端子は加算回路３０２の入力端子と接続される。また増幅回路５０４は信号Ｂを出力する。コンデンサ５０５の他端は接地される。
【００４０】
従って、加算回路３０２には信号Ｂ及び信号Ｃが入力される。そして加算回路３０２はこの２つの信号を加算した信号Ｄを出力する。
【００４１】
位相調整回路６は、信号Ｊのデューティー比に応じた信号Ｇを出力する回路である。回路の温度特性のばらつき、回路上で発生する雑音、信号Ａの変動等によって信号Ｊのデューティー比が変化すると、信号Ｊのデューティー比を修正するように信号Ｇの振幅が調整される。つまり、位相調整回路６は、信号Ｊのデューティー比の変化によって信号Ｇの振幅を調整し、信号Ｊのデューティー比が変化しても、元のデューティー比（１／２）に戻るように自動的に修正するように動作する。
【００４２】
位相調整回路６は、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）６０１、比較回路６０２及び６０３、ＮｃｈＴｒ６０４、６０５、６１１及び６１２、定電流源６０６及び６０７、コンデンサ６０８、増幅回路６０９及び６１３、反転回路６１０等によって構成される。
【００４３】
ＬＰＦ６０１の入力端子は、ＥＸＯＲ回路２０１の出力端子と接続される。つまり、ＬＰＦ６０１には信号Ｊが入力される。ＬＰＦ６０１は信号Ｊに対して所定の周波数範囲（低い周波数帯域）の信号成分を通過させた信号Ｋを出力する。
【００４４】
ＬＰＦ６０１の出力端子は、比較回路６０２及び６０３の一方の入力端子と接続される。比較回路６０２及び６０３の他方の入力端子は接地される。比較回路６０２は、信号Ｋの電圧レベルが１／２Ｖｃｃ以下の場合は“Ｈ”レベル、１／２Ｖｃｃより高い場合は“Ｌ”レベルの信号を出力する。また比較回路６０３は、信号Ｋの電圧レベルが１／２Ｖｃｃ以下の場合は“Ｌ”レベル、１／２Ｖｃｃより高い場合は“Ｈ”レベルの信号を出力する。
【００４５】
ＮｃｈＴｒ６０４のドレインは定電流源６０６の一端と接続され、ソースはＮｃｈＴｒ６０５のドレインと接続される。ＮｃｈＴｒ６０４のゲートは比較回路６０３の出力端子と接続される。ＮｃｈＴｒ６０５のソースは定電流源６０７の一端と接続され、ＮｃｈＴｒ６０５のゲートは比較回路６０２の出力端子と接続される。また、定電流源６０６の他端はＶｃｃ電源と接続され、定電流源６０７の他端は接地される。
【００４６】
増幅回路６０９及び反転回路６１０の入力端子は、ＮｃｈＴｒ６０４のソース、ＮｃｈＴｒ６０５のドレイン及びコンデンサ６０８の一端と接続される。増幅回路６０９の出力端子はＮｃｈＴｒ６１１のドレインと接続される。反転回路６１０の出力端子はＮｃｈＴｒ６１２のドレインと接続される。コンデンサ６０８の他端は１／２Ｖｃｃ電源が接続される。
【００４７】
ＮｃｈＴｒ６１１のゲートは入力端子２００と接続され、信号Ａが入力される。ＮｃｈＴｒ６１２のゲートは反転回路３０１の出力端子と接続される。そしてＮｃｈＴｒ６１１及び６１２のドレインは増幅回路６１３の入力端子に接続される。増幅回路６１３は信号Ｇを出力し、出力端子は加算回路３０３の入力端子と接続される。
【００４８】
また、加算回路３０３の入力端子には加算回路３０２の出力端子も接続される。従って、加算回路３０３には信号Ｄ及び信号Ｇが入力される。そして加算回路３０３は２つの信号を加算して信号Ｈを出力する。
【００４９】
比較回路３０４の一方の入力端子は加算回路３０３の出力端子と接続され、信号Ｈが入力される。また比較回路３０４の他方の入力端子は接地される。比較回路３０４は、信号Ｈの電圧レベルが１／２Ｖｃｃ以下の場合は“Ｈ”レベル、１／２Ｖｃｃより高い場合は“Ｌ”レベルの信号Ｉを出力する。
【００５０】
次に周波数逓倍回路２の動作について説明する。図３は、信号Ｊのデューティー比が１／２の時の周波数逓倍回路２の各信号の変化を示したタイミング図である。まず時間ｔ１において信号Ａが立ち上がると、充放電制御回路４ではＮｃｈＴｒ４０１がオン状態、ＮｃｈＴｒ４０２がオフ状態となるため、コンデンサ４０５が充電される。コンデンサ４０５の電圧レベルに対応する信号は増幅回路４０４を介して信号Ｃとして出力される。
【００５１】
また、充放電制御回路５ではＮｃｈＴｒ５０１がオン状態となり、ＮｃｈＴｒ５０２がオフ状態となるため、コンデンサ５０５は定電流源５０３によって所定速度で充電される。コンデンサ５０５の電圧レベルに対応する信号は増幅回路５０４を介して信号Ｂとして出力される。従って、信号Ｂは電圧レベルが徐々に上昇する信号となる。
【００５２】
信号Ｃ及び信号Ｂは加算回路３０２によって加算され、加算結果である信号Ｄは図３に示すようなのこぎり波となる。
【００５３】
また信号ＪはＬＰＦ６０１によって平均化され、信号Ｋとして出力される。信号Ｊのデューティー比は１／２であるため、信号Ｋの電圧レベルは１／２Ｖｃｃとなる。そのため、比較回路６０２からは“Ｈ”レベルの信号が出力され、比較回路６０３からは“Ｌ”レベルの信号が出力される。従ってＮｃｈＴｒ６０４はオフ状態、ＮｃｈＴｒ６０５はオン状態となり、コンデンサ６０８は定常状態としてある電圧レベルに保持される。
【００５４】
コンデンサ６０８の電圧レベルに対応する信号は増幅回路６０９を介して信号Ｅとして出力され、同時に反転回路６１０を介して信号Ｆとして出力される。このとき、信号Ｅの電圧レベルは１／２Ｖｃｃ以下であり、信号Ｆの電圧レベルは１／２Ｖｃｃ〜Ｖｃｃとなる。また、信号Ａは“Ｈ”レベルであるため、ＮｃｈＴｒ６１１はオン状態、ＮｃｈＴｒ６１２はオフ状態である。従って、増幅回路６１３には信号Ｅが入力して増幅され、信号Ｇとして出力される。
【００５５】
信号Ｄ及び信号Ｇは加算回路３０３によって加算され、加算結果として信号Ｈが出力される。つまり、信号Ｈは信号Ｄを信号Ｇでバイアスした信号となる。従って、信号Ｈの電圧レベルは時間ｔ１から上昇し始め、時間ｔ２において１／２Ｖｃｃを通過し、時間ｔ３まで一定の傾きで上昇を続ける。ここで、信号Ａの１／２周期を時間Ｔとすると、時間ｔ１に１／２Ｔを加算した時間が時間ｔ２である。
【００５６】
時間ｔ１〜ｔ２において、信号Ｈの電圧レベルは１／２Ｖｃｃより低いため、比較回路３０４から出力される信号Ｉは“Ｌ”レベルとなる。時間ｔ２において信号Ｈの電圧レベルが１／２Ｖｃｃを超えると、比較回路３０４から出力される信号Ｉは“Ｈ”レベルとなる。
【００５７】
そしてＥＸＯＲ回路２０１によって信号Ａと信号Ｉの排他的論理和が計算される。即ち、時間ｔ１〜ｔ２においては“Ｈ”レベル、時間ｔ２〜ｔ３においては“Ｌ”レベルの信号が信号Ｊとして出力されることとなる。
【００５８】
次に時間ｔ３において信号Ａが立ち下がると、充放電制御回路４ではＮｃｈＴｒ４０１がオフ状態、ＮｃｈＴｒ４０２がオン状態となるため、コンデンサ４０５は定電流源４０３により所定速度で放電される。従って、信号Ｃは電圧レベルが徐々に下降していく信号となる。
【００５９】
また、充放電制御回路５ではＮｃｈＴｒ５０１がオフ状態となり、ＮｃｈＴｒ５０２がオン状態となるため、コンデンサ５０５は放電される。従って、信号ＢはＧＮＤレベルに近い電圧レベルとなる。
【００６０】
信号Ｃ及び信号Ｂは加算回路３０２によって加算され、信号Ｄは図３に示すような三角波となる。
【００６１】
比較回路６０２からは同様に“Ｈ”レベルの信号が出力され、比較回路６０３からは“Ｌ”レベルの信号が出力される。従ってＮｃｈＴｒ６０４はオフ状態、ＮｃｈＴｒ６０５はオン状態のままであり、コンデンサ６０８もある電圧レベルに保持され続ける。
【００６２】
ここで信号Ａは“Ｌ”レベルであるため、ＮｃｈＴｒ６１１はオフ状態、ＮｃｈＴｒ６１２はオン状態となる。従って、増幅回路６１３には信号Ｆが入力して増幅され、信号Ｇとして出力される。
【００６３】
信号Ｄ及び信号Ｇは加算回路３０３によって加算され、加算結果として信号Ｈが出力される。つまり、信号Ｈの電圧レベルは時間ｔ３から下降し始め、時間ｔ４において１／２Ｖｃｃを通過し、時間ｔ５まで一定の傾きで下降を続ける。
【００６４】
時間ｔ３〜ｔ４においては信号Ｈの電圧レベルが１／２Ｖｃｃを超えているため、比較回路３０４から出力される信号Ｉは“Ｈ”レベルとなる。時間ｔ４において信号Ｈの電圧レベルが１／２Ｖｃｃより下がると、信号Ｉは“Ｌ”レベルとなる。
【００６５】
そしてＥＸＯＲ回路２０１によって信号Ａと信号Ｉの排他的論理和が計算される。即ち、時間ｔ３〜ｔ４においては“Ｈ”レベル、時間ｔ４〜ｔ５においては“Ｌ”レベルの信号が信号Ｊとして出力されることとなる。このように、信号Ａを２逓倍した信号Ｊが生成される。
【００６６】
次に、信号Ｊのデューティー比が変化した時の周波数逓倍回路２の各信号の変化について説明する。図４はこの時の各信号の変化を示した概念図である。まず時間ｔ１１において発生した信号Ｊのパルス幅が矢印の方向に広がり、デューティー比が１／２以上になると、時間ｔ１３において信号Ｋの電圧レベルが１／２Ｖｃｃより上昇する。
【００６７】
信号Ｋの電圧レベルの上昇により、比較回路６０２からは“Ｌ”レベルの信号が出力され、比較回路６０３からは“Ｈ”レベルの信号が出力される。従ってＮｃｈＴｒ６０４はオン状態、ＮｃｈＴｒ６０５はオフ状態となり、コンデンサ６０８は定電流源６０６によって所定速度で充電される。従って、コンデンサ６０８の電圧レベルは徐々に上昇する。
【００６８】
これに伴い、信号Ｅの電圧レベルも徐々に上昇し、信号Ｆの電圧レベルは徐々に下降する。更に時間ｔ１３において信号Ａは“Ｌ”レベルであるため、ＮｃｈＴｒ６１１はオフ状態、ＮｃｈＴｒ６１２はオン状態である。従って、増幅回路６１３には信号Ｆが入力して増幅され、信号Ｇとして出力される。
【００６９】
信号Ｄ及び信号Ｇは加算回路３０３によって加算され、加算結果として信号Ｈが出力される。つまり、信号Ｈの電圧レベルは時間ｔ１３から下降し始め、時間ｔ１３’において１／２Ｖｃｃを通過し、時間ｔ１５まで一定の傾きで下降する。
【００７０】
時間ｔ１３〜ｔ１３’において、信号Ｈの電圧レベルは１／２Ｖｃｃを超えているため、比較回路３０４から“Ｈ”レベルの信号Ｉが出力される。時間ｔ１３’において信号Ｈの電圧レベルが１／２Ｖｃｃより下がると、比較回路３０４から“Ｌ”レベルの信号Ｉが出力される。
【００７１】
そしてＥＸＯＲ回路２０１によって信号Ａと信号Ｉの排他的論理和が計算される。即ち、時間ｔ１３〜ｔ１３’においては“Ｈ”レベル、時間ｔ１３’〜ｔ１５においては“Ｌ”レベルの信号が信号Ｊとして出力される。時間ｔ１３〜ｔ１５における信号Ｊのデューティー比は１／２以下である。つまり、信号Ｊのデューティー比が１／２以上になると、次のタイミングにおいて信号Ｋの電圧レベルが上昇して信号Ｇの振幅が小さくなり、信号Ｊはデューティー比が１／２以下になるように調整される。
【００７２】
同様の回路動作によって、時間ｔ１５〜ｔ１７における信号Ｊのデューティー比も１／２以下となる。そしてこの時の信号Ｊのデューティー比に基づいて、時間ｔ１７において信号Ｋの電圧レベルが１／２Ｖｃｃ以下となる。
【００７３】
この信号Ｋの電圧レベルにより、比較回路６０２からは“Ｈ”レベルの信号が出力され、比較回路６０３からは“Ｌ”レベルの信号が出力される。従ってＮｃｈＴｒ６０４はオフ状態、ＮｃｈＴｒ６０５はオン状態となり、コンデンサ６０８は定電流源６０７によってある電圧レベルまで一定速度で放電される。従って、コンデンサ６０８の電圧レベルは徐々に下降する。
【００７４】
これに伴い、信号Ｅの電圧レベルも徐々に下降し、信号Ｆの電圧レベルは徐々に上昇する。更に時間ｔ１７において信号Ａは“Ｌ”レベルであるため、ＮｃｈＴｒ６１１はオフ状態、ＮｃｈＴｒ６１２はオン状態である。従って、増幅回路６１３には信号Ｆが入力して増幅され、信号Ｇとして出力される。
【００７５】
信号Ｄ及び信号Ｇは加算回路３０３によって加算され、加算結果として信号Ｈが出力される。つまり、信号Ｈの電圧レベルは時間ｔ１７から下降し始め、時間ｔ１７’において１／２Ｖｃｃを通過し、時間ｔ１９まで一定の傾きで下降する。
【００７６】
つまり、時間ｔ１７〜ｔ１７’において信号Ｈの電圧レベルは１／２Ｖｃｃを超えているため、比較回路３０４から出力される信号Ｉは“Ｈ”レベルとなる。そして時間ｔ１７’において信号Ｈの電圧レベルが１／２Ｖｃｃより下がると、比較回路３０４から出力される信号Ｉは“Ｌ”レベルとなる。
【００７７】
そしてＥＸＯＲ回路２０１によって信号Ａと信号Ｉの排他的論理和が計算される。即ち、時間ｔ１７〜ｔ１７’においては“Ｈ”レベル、時間ｔ１７’〜ｔ１９においては“Ｌ”レベルの信号が信号Ｊとして出力される。
【００７８】
同様の回路動作によって、時間ｔ１９〜ｔ２１における信号Ｊのデューティー比も１／２以下となる。ここで、時間ｔ１７〜ｔ１９における信号Ｊのパルス幅をＴａ、時間ｔ１９〜ｔ２１における信号Ｊのパルス幅をＴｂとすると、Ｔａ＜Ｔｂとなり、信号Ｊのデューティー比は１／２に近づくように変化する。そして時間ｔ２１〜ｔ２３において、信号Ｊのデューティー比は１／２となる。
【００７９】
即ち、信号Ｊのデューティー比が１／２以下となると、次のタイミングにおいて信号Ｋの電圧レベルが１／２Ｖｃｃより低下し、信号Ｇの振幅は信号Ｊのデューティー比が１／２の時の信号Ｇの振幅に近づいていく。こうして信号Ｊはデューティー比が１／２になるように調整される。
【００８０】
このように、回路の温度特性のばらつき、回路上で発生する雑音、信号Ａの変動等によって信号Ｊのデューティー比が１／２より増加すると、周波数逓倍回路２は次のタイミングでデューティー比が１／２以下の信号Ｊが出力する。そして時間の経過と共に、信号Ｊのデューティー比が１／２になるように調整され、最終的にはデューティー比１／２の信号Ｊを出力する。従って、周波数逓倍回路２は、信号Ｊのデューティー比が変化してもデューティー比が１／２になるように自動的に調整し、信号Ａを２逓倍した正確な信号Ｊを出力することができる。
【００８１】
次に、位相制御回路３及び周波数逓倍回路２を用いて、基準信号の位相を変化させ且つ逓倍させることのできる基準信号制御回路５について説明する。図５は基準信号制御回路５の回路図の一例である。基準信号制御回路５は、位相制御回路３ａ（図２の位相制御回路３に相当）から出力する信号Ｉ１が周波数逓倍回路２ａ（図２の周波数逓倍回路２に相当）に入力され、周波数逓倍回路２ａ（図２の周波数逓倍回路２に相当）から出力する信号Ｊ１が周波数逓倍回路２ｂに入力されるように構成される。
【００８２】
位相制御回路３ａは位相制御回路３の備える位相調整回路６を位相調整回路６ａに置き換えた回路である。従って、同一の構成については同一の符号を付し、その説明を省略する。
【００８３】
位相調整回路６ａは、可変電源６０１ａの電圧に応じた信号Ｇ１を出力する回路である。位相調整回路６ａは、可変電源６０１ａ、増幅回路６０９及び６１３、反転回路６１０、ＮｃｈＴｒ６１１及び６１２によって構成される。可変電源６０１ａの一端は増幅回路６０９及び反転回路６１０の入力端子と接続される。また可変電源６０１ａの他端は接地される。
【００８４】
増幅回路６０９の出力端子はＮｃｈＴｒ６１１のドレインに接続される。反転回路６１０の出力端子はＮｃｈＴｒ６１２のドレインに接続される。ＮｃｈＴｒ６１１及び６１２のソースは増幅回路６１３の入力端子に接続される。また、ＮｃｈＴｒ６１１のゲートは入力端子２００と、ＮｃｈＴｒ６１２のゲートは反転回路３０１の出力端子と接続される。増幅回路６１３の出力端子は加算回路３０３の入力端子と接続される。
【００８５】
周波数逓倍回路２ａには位相制御回路３ａから出力された信号Ｉ１が入力され、信号Ｉ１を２逓倍した信号Ｊ１を出力する。また周波数逓倍回路２ｂには周波数逓倍回路２ａから出力された信号Ｊ１が入力され、信号Ｊ１を２逓倍した信号Ｊ２を出力する。尚、周波数逓倍回路２ａ及び２ｂは周波数逓倍回路２と同一の構成である。
【００８６】
次に基準信号制御回路５の動作について説明する。図６は位相制御回路３ａから出力される信号Ｉ１の位相を信号Ａの位相に対して９０°変化させた場合の基準信号制御回路５の各信号の変化を示したタイミング図である。
【００８７】
この場合、信号Ｉ１の位相が信号Ａの位相に対して９０°変化するように可変電源６０１ａの電圧が可変される。可変電源６０１ａの電圧レベルに対応する信号は増幅回路６０９によって増幅されて出力され、同時に反転回路６１０によって反転されて出力される。信号Ａの電圧レベルによってＮｃｈＴｒ６１１又は６１２の何れかがオン状態となり、増幅回路６１３を介して信号Ｇ１が出力される。このときの信号Ｇ１の振幅をＡｍ１とする。
【００８８】
信号Ｄと信号Ｇ１は加算回路３０３によって加算され、加算結果として信号Ｈ１が出力される。信号Ｈ１は１／２Ｖｃｃを中心に振幅する三角波となり、比較回路３０４によって信号Ｉ１が出力される。
【００８９】
周波数逓倍回路２ａには信号Ｉ１が入力される。そして、周波数逓倍回路２ａは信号Ｉ１に対して２逓倍した信号Ｊ１を出力する。更に周波数逓倍回路２ｂには信号Ｊ１が入力される。そして、周波数逓倍回路２ｂは信号Ｊ１に対して２逓倍した信号Ｊ２を出力する。即ち、信号Ｊ２は信号Ｉ１を４逓倍した信号となる。ここで、周波数逓倍回路２ａ及び２ｂは周波数逓倍回路２と同様の動作を行うため、詳しい動作説明を省略する。
【００９０】
図７は信号Ｉ１の位相を信号Ａの位相に対してｐ°変化させた場合の基準信号制御回路５の各信号の変化を示したタイミング図である。この場合、信号Ｉ１の位相が信号Ａの位相に対してｐ°変化するように可変電源６０１ａの電圧が可変される。このときの信号Ｇ１の振幅をＡｍ２とする。
【００９１】
信号Ｄと信号Ｇ１は加算回路３０３によって加算され、加算結果として信号Ｈ１が出力される。そして比較回路３０４によって信号Ｈ１と１／２Ｖｃｃとが比較され、信号Ｉ１が出力される。信号Ｈ１の電圧レベルが１／２Ｖｃｃを境に上昇する或いは下降するタイミング（例えば、時間ｔ４１、ｔ４２）は、図６における該タイミング（例えば、時間ｔ３１、ｔ３２）に比べて、信号Ｇの振幅の変化量（即ち、ΔＡｍ＝｜Ａｍ１−Ａｍ２｜）に比例して変化する。つまり、信号Ｉ１の位相は、信号Ｇの振幅に応じて変化する。
【００９２】
そして、周波数逓倍回路２ａには信号Ｉ１が入力され、周波数逓倍回路２ａは信号Ｉ１に対して２逓倍した信号Ｊ１を出力する。更に周波数逓倍回路２ｂには信号Ｊ１が入力され、周波数逓倍回路２ｂは信号Ｊ１に対して２逓倍した信号Ｊ２を出力する。即ち、信号Ｊ２は信号Ｉ１を４逓倍した信号となる。
【００９３】
このように、位相制御回路３ａは、可変電源６０１ａの電圧を可変して信号Ｇ１の振幅を可変することによって、信号Ａに対して位相を変化させた信号Ｉ１を出力する。更に、信号Ｉ１を周波数逓倍回路２ａに入力することによって、周波数逓倍回路２ａは信号Ｉ１を更に逓倍した信号Ｊ１を出力する。つまり、周波数逓倍回路２ａと同一の構成を持つ周波数逓倍回路をｎ段直列に接続した場合、１段目の周波数逓倍回路に位相制御回路３ａから出力した信号Ｉ１を入力することによって、ｎ段目の周波数逓倍回路は信号Ｉ１をｎ逓倍させた信号を出力する。
【００９４】
以上のように、可変電源６０１ａの電圧を調整することによって、信号Ａの位相を簡単に変化させた信号Ｉ１を位相制御回路３ａから出力させることができる。また、信号Ｉ１をｎ逓倍した信号を出力させる場合は、周波数逓倍回路を直列にｎ段接続し、その１段目に信号Ｉ１を入力することによって、回路の温度特性のばらつき、回路上で発生する雑音等によって各周波数逓倍回路の出力信号のデューティー比が変化しても、デューティー比を自動的に修正するため、信頼性の高い回路を実現することができる。
【００９５】
以上、本発明を適用した実施の形態を説明したが、本発明は上述の実施の形態についてのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【００９６】
例えば、基準信号制御回路１０６２は、発振回路部１０９から出力された一定周波数の信号Ａを入力することとしたが、別の発振器（例えば、基準信号制御回路１０６２内に設置した水晶発振器等）から出力された信号を入力してもよい。
【００９７】
【発明の効果】
請求項１〜３の何れか一項に記載の電子回路によれば、基準信号の振幅を可変することにより、その可変量に応じて基準信号の位相を変化させることができる。従って、基準信号の位相を任意に変化させた信号を簡単に生成することができる。
【００９８】
請求項４に記載の発明によれば、入力手段に入力された信号を逓倍した信号を論理演算手段から出力させることができる。
【００９９】
請求項５に記載の発明によれば、振幅可変信号出力手段は、論理演算手段より出力された信号の変動に応じて基準信号の振幅を可変させた信号を出力することができる。これにより、論理演算手段より出力された信号が変動しても、その変動に応じて基準信号の振幅を変化させた信号を出力することができるため、結果として論理演算手段より出力される信号の変動を抑制する等の調整を自動的に行うことができる。
【０１００】
請求項６に記載の発明によれば、第１の電子回路から出力された信号を第２の電子回路に入力することによって、第１の電子回路によって基準信号に対して位相を変化させた信号が出力され、更に第２の電子回路によって基準信号に対して位相の変化した信号を逓倍させた信号を出力させることができる。
【図面の簡単な説明】
【図１】電波時計の内部構成を示すブロック図。
【図２】基準信号制御回路の回路構成図の一例を示す図。
【図３】図２に示す基準信号制御回路の動作タイミング図。
【図４】図２に示す基準信号制御回路の動作タイミング図。
【図５】基準信号制御回路の回路構成図の一例を示す図。
【図６】図５に示す基準信号制御回路の動作タイミング図。
【図７】図２に示す基準信号制御回路の動作タイミング図。
【図８】長波標準電波の波形を示す図。
【符号の説明】
１    電波時計
１０１    ＣＰＵ
１０２    入力部
１０３    表示部
１０４    ＲＡＭ
１０５    ＲＯＭ
１０６    受信制御部
１０６１    電波受信装置
１０６２    基準信号制御回路
２          周波数逓倍回路
３          位相制御回路
４、５    充放電制御回路
６        位相調整回路
１０７    タイムコード生成部
１０８    計時回路部
１０９    発振回路部
【図１】
2004282424.tif 000003
【図２】
2004282424.tif 000004
【図３】
2004282424.tif 000005
【図４】
2004282424.tif 000006
【図５】
2004282424.tif 000007
【図６】
2004282424.tif 000008
【図７】
2004282424.tif 000009
【図８】
2004282424.tif 000010