(57)【要約】【課題】使用環境により生じる雑音の影響を排除でき、コスト面、信頼度面で優れると共に、導線の短絡（開閉）検出と断線検出を同時に行うことができる。【解決手段】２本の導線１Ａ、１Ｂの終端部をダイオード１０で接続し、２本の導線１Ａ、１Ｂの起端部を、それぞれ抵抗１３Ａ、１３Ｂを介して電源端子１４に接続すると共に、互いに相補的に開閉するスイッチ２１Ａ、２１Ｂを有する機械的又は電子的なスイッチ２０の開閉部に接続されている。スイッチ２１Ａ、２１Ｂを互いに開閉させることにより、ダイオード１０にかかるバイアス電圧を順方向と逆方向に互いに切り替え、順方向時には導線１Ａ、１Ｂの断線状態を、逆方向時には導線１Ａ、１Ｂの短絡状態を電圧又は電流の変化として検出する。【選択図】　　　図１
2004093259.tif 000002
【特許請求の範囲】
【請求項１】
２本の導線の終端部をダイオードで接続し、２本の導線の起端部を、それぞれ抵抗を介して電源に接続すると共に、互いに相補的に開閉する機械的又は電子的なスイッチの開閉部に接続してなり、前記スイッチを互いに開閉させることにより、前記ダイオードにかかるバイアス電圧を順方向と逆方向に互いに切り替え、順方向時には２本の導線の断線状態を、逆方向時には２本の導線の短絡状態を電圧又は電流の変化として検出することを特徴とする導線の導通状態検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ホーススイッチ、配線コード等の断線状態及び短絡状態を検出するための導線の導通状態検出回路に関する。
【０００２】
【従来の技術】
本発明が適用される一例として、例えば特開平１０−３２１０７０号公報及び特開平１１−３６２９号公報に開示されているホーススイッチについて説明する。ホーススイッチは、ホースと導線とから構成されている。ホースは、弾力性及び絶縁性を有するゴムや樹脂から形成されている。導線は、ホース内面に、導線の表面の一部が内部空間に露出するように導電性及び柔軟性の有る複数条螺旋状に配置して固定されている。そこで、ホースの上から一定の外力を加えると、その部位で２本の導線が短絡し、電気的にホーススイッチがオン状態になる。このホーススイッチは、防犯、防災や道路等の工事現場における保安規制等に使用される。
【０００３】
かかる構成よりなるホーススイッチの導線の導通状態検出回路は次のようになっている。２本の導線の終端部は接続され、２本の導線の起端部はコネクタを介して電圧計に接続されている。コネクタには、導線の有する線路抵抗に比べて十分大きな抵抗が設けられている。このようにすると、ホーススイッチの導線に一定の電流が流れる。そこで、ホーススイッチの任意の部位に外力が加えられてオン状態になると、起端部の導線間の電位差に変化が生じる。この電位差の変化を電圧計で観察し、ホーススイッチがオン状態になったことを検出している。このように、導線に一定の電流を流しておき、ホーススイッチのオンによる線路抵抗の変化を電位の差に変換して、ホーススイッチの開閉状態を検出している。
【０００４】
【発明が解決しようとする課題】
この検出方法では、ホーススイッチの線路抵抗の直線性が保証されれば、起端部からのスイッチオンの位置と当該電位差は一次比例関係になるので、電位差の大きさを比較回路で検出することで、ホーススイッチがオンになった位置を知ることができる。しかし、かかる検出方法は、次に述べるような問題があった。
【０００５】
（１）　ホーススイッチの線路抵抗は２０〜５０ｍΩ／ｍと小さく、相当に大きな電流で定電流駆動するか、線路長を長くしない限り僅かな電位差の変化しか得られない。このように、扱う信号が微小なため、ホーススイッチを施設する使用環境に起因する雑音の影響を受け易く、導線の導通状態検出回路の信頼性が低い。
（２）　開閉状態の検出を電気的な微小変化を捉えて判定するため、導線の導通状態検出回路が複雑で大掛かりなものになる。
（３）　ホーススイッチの導線の断線状態の検出については、何ら配慮されていな。
【０００６】
本発明の課題は、使用環境により生じる雑音の影響を排除でき、コスト面、信頼度面で優れると共に、導線の短絡（開閉）検出と断線検出を同時に行うことができる導線の導通状態検出回路を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するための本発明の請求項１は、２本の導線の終端部をダイオードで接続し、２本の導線の起端部を、それぞれ抵抗を介して電源に接続すると共に、互いに相補的に開閉する機械的又は電子的なスイッチの開閉部に接続してなり、前記スイッチを互いに開閉させることにより、前記ダイオードにかかるバイアス電圧を順方向と逆方向に互いに切り替え、順方向時には２本の導線の断線状態を、逆方向時には２本の導線の短絡状態を電圧又は電流の変化として検出することを特徴とする。
【０００８】
【発明の実施の形態】
本発明の一実施の形態を図１により説明する。本実施の形態は、ホーススイッチ１に適用した例を示す。ホーススイッチ１は、従来の技術の項で述べたように、２本の導線１Ａ、１Ｂを有している。
【０００９】
導線の導通状態検出回路は、次のような構成となっている。導線１Ａ及び１Ｂの終端部には、導線１Ａから導線１Ｂに向けて順方向になるようにダイオード１０が接続されている。導線１Ａ及び１Ｂの起端部は、それぞれ配線１１Ａ及び１１Ｂを介して断線検出用出力端子１２Ａ及び開閉検出用出力端子１２Ｂに接続されている。配線１１Ａ及び１１Ｂは、抵抗１３Ａ及び１３Ｂを介してそれぞれ電源端子１４に接続されると共に、互いに相補的にオン・オフする相補的スイッチ２０に接続されている。
【００１０】
相補的スイッチ２０は、配線１１Ａに接続されたスイッチ２１Ａと、配線１１Ｂに接続されたスイッチ２１Ｂとからなっており、スイッチ２１Ａと２１Ｂを互いに相補的にオン・オフさせることにより、導線１Ａ、１Ｂの断線状態を断線検出用出力端子１２Ａからの出力で検出し、導線１Ａ、１Ｂの開閉状態を開閉検出用出力端子１２Ｂからの出力で検出するようになっている。
【００１１】
前記相補的スイッチ２０は、図３に示すように、トランジスタに置き換えてもよい。図３において、２２Ａ、２２Ｂはオープンドレイン形式のＣＭＯＳインバータゲートで、２３は通常のＣＭＯＳインバータゲート、２４はタイミング制御信号Ｔｓｗの入力端子を示す。入力端子２４は、ＣＭＯＳインバータゲート２３、２２Ａを介して配線１１Ａに接続され、また、ＣＭＯＳインバータゲート２２Ｂを介して配線１１Ｂに接続されている。即ち、図１のスイッチ２１Ａ及び２１Ｂは図３のＣＭＯＳインバータゲート２２Ａ及び２２Ｂに対応し、図３のＣＭＯＳインバータゲート２３は、図１のスイッチ２１Ａ及び２１Ｂを交互、つまり相補的に動作させるためにタイミング制御信号Ｔｓｗを反転させるためのゲートとなる。入力端子２４にタイミング制御信号Ｔｓｗを印加すると、ＣＭＯＳインバータゲート２３によりタイミング制御信号Ｔｓｗの否定信号がＣＭＯＳインバータゲート２２Ａに印加される。
【００１２】
そこで、図４（ａ）に示すようなタイミング制御信号Ｔｓｗを入力端子２４に入力すると、タイミング制御信号Ｔｓｗが論理的に「Ｈ」（ハイ）の期間、つまり導線１Ａ、１Ｂの断線検出期間Ｔ１ではＣＭＯＳインバータゲート２２Ｂの出力段トランジスタはオンとなる（図１においてはスイッチ２１Ｂがオンとなる）。
【００１３】
一方、この時、ＣＭＯＳインバータゲート２２ＡにはＣＭＯＳインバータゲート２３により図４（ｂ）に示すように逆相のタイミング制御信号Ｔｓｗが加わり、ＣＭＯＳインバータゲート２２Ａの出力段トランジスタはオフとなる（図１においてはスイッチ２１Ａがオフとなる）。その結果、開閉検出期間Ｔ２では抵抗１３Ａ、導線１Ａ、ダイオード１０、導線１ＢにＣＭＯＳインバータゲート２２Ａの出力段トランジスタを通して電流が流れ、断線検出用出力端子１２Ａはこの期間、論理的に「Ｌ」（ロー）の状態になる。
【００１４】
即ち、図４（ａ）は、入力端子２４に入力されるタイミング制御信号Ｔｓｗを示し、論理的に「Ｈ」の期間を導線１Ａ、１Ｂの断線を検出する断線検出期間Ｔ１、論理的に「Ｌ」の期間を導線１Ａ、１Ｂの開閉を検出する開閉検出期間Ｔ２に割り当てている。
【００１５】
図２は図１において、前記それぞれの検出期間における等価的な検出回路の接続状態を示す。図２（ａ）は断線検出期間Ｔ１時の等価回路、図２（ｂ）は開閉検出期間Ｔ２時の等価回路である。次にこれらの等価回路に基づき検出の原理を説明する。
【００１６】
図４（ａ）の断線検出期間Ｔ１時には、図２（ａ）に示すように、スイッチ２１Ａをオフ状態に、スイッチ２１Ｂをオン状態にする。この場合、ダイオード１０は順方向にバイアスされて導通状態になる。従って、導線１Ａと１Ｂの直列回路に抵抗１３Ａを通して電流が流れている状態にあり、断線検出用出力端子１２Ａには、抵抗１３Ａと導線１Ａと１Ｂの線路抵抗の合成抵抗とで分圧された電圧が現れる。導線１Ａ、１Ｂの抵抗は抵抗１３Ａに比べて十分に小さいので、抵抗１３Ａの電位はほぼゼロに近い状態である。ここでもし、導線１Ａ又は導線１Ｂの任意の部位が断線したとすると、抵抗１３Ａから導線１Ａを経て導線１Ｂからグランドへとの電流が流れる回路が遮断される。その結果、断線検出用出力端子１２Ａの電位は電源電圧Ｖｃｃまで上昇し、ホーススイッチ１の断線が検出される。
【００１７】
一方、図４（ｂ）の開閉検出期間Ｔ２時には、断線検出の時と反対に、図２（ｂ）に示すように、スイッチ２１Ａをオンでスイッチ２１Ｂをオフにする。この場合、ダイオード１０には逆バイアスがかかり遮断状態になる。その結果、導線１Ｂは電源電圧Ｖｃｃに、導線１Ａはスイッチ２１Ａを通して接地されほぼグランド電位になっている。従って、スイッチ２１Ｂがオフの状態では、開閉検出用出力端子１２Ｂはほぼ電源電圧Ｖｃｃに近い状態にある。ここで、導線１Ａ、１Ｂの任意の部位が外力によって押され導線１Ａ、１Ｂがオン状態になると、抵抗１３Ｂを通して導線１Ｂから導線１Ａを通じてグランドに電流が流れ、開閉検出用出力端子１２Ｂの電位がグランド電位近くまで下降し、ホーススイッチ１のオン状態の検出が可能になる。
【００１８】
このように、本実施の形態の導線の導通状態検出回路はダイオード１０の導通／遮断特性をうまく活用し、簡単な回路でホーススイッチ１の導線１Ａ、１Ｂの断線及び開閉を確実に検出できる。
【００１９】
図３の場合は、図４の断線検出期間Ｔ１時において、ＣＭＯＳインバータゲート２２Ｂの出力段トランジスタはオンとなり、ＣＭＯＳインバータゲート２２Ａの出力段トランジスタはオフとなるので、導線１Ａ又は導線１Ｂのどこかで断線が生じると、断線検出用出力端子１２Ａの電位が上昇し論理的に「Ｈ」になり、ホーススイッチ１の断線が検出できる。
【００２０】
次にタイミング制御信号Ｔｓｗが論理的に「Ｌ」の期間、つまりホーススイッチ１の開閉状態の開閉検出期間Ｔ２では、上記と全く反対にＣＭＯＳインバータゲート２２Ａの出力段トランジスタがオン、ＣＭＯＳインバータゲート２２Ｂの出力段トランジスタがオフになる。この場合、ダイオード１０には逆バイアスがかかり、導線１Ａ及び１Ｂの間は電気的に遮断され、開閉検出用出力端子１２Ｂはこの期間論理的に「Ｈ」レベルにある。この状態で導線１Ａと導線１Ｂの間が接触すると、ダイオード１０が導線１Ａ及び１Ｂにより短絡状態になり、開閉検出用出力端子１２Ｂは論理的に「Ｌ」になり、ホーススイッチ１のオン状態を検出できる。
【００２１】
図５は図１及び図３の断線検出用出力端子１２Ａ及び開閉検出用出力端子１２Ｂで検出される検出信号の検出回路の一実施の形態を示す。同図において、３０、３１はＣＭＯＳ形式のＮＡＮＤゲート、３２、３３はＣＭＯＳ形式のインバータゲート、３４はホーススイッチ１のオン状態を記憶するためのＣＭＯＳ形式Ｄタイプのフリップフロップ、３５は導線１Ａ、１Ｂの断線状態を記憶するためのＣＭＯＳ形式Ｄタイプのフリップフロップ、３６はホーススイッチ１の開閉信号出力端子、３７はホーススイッチ１の導線断線信号出力端子、３８、３９はそれぞれ対応するフリップフロップ３４、３５のリセット端子である。
【００２２】
図４の説明から明らかなように、導線の導通状態検出回路の断線検出用出力端子１２Ａは、導線１Ａ、１Ｂの断線検出期間Ｔ１内では、断線していない状態で論理的に「Ｌ」であり、断線した時には論理的に「Ｈ」に変化する。また、開閉検出用出力端子１２Ｂはホーススイッチ１の開閉検出期間Ｔ２内では、ホーススイッチ１がオフ状態で論理的に「Ｈ」であり、ホーススイッチ１がオン状態で論理的に「Ｌ」に変化する。
【００２３】
図５に示すように、タイミング制御信号Ｔｓｗが論理的に「Ｈ」の状態、つまり導線１Ａ、１Ｂの断線検出期間Ｔ１ではタイミング制御信号Ｔｓｗは論理的に「Ｈ」であり、この時導線１Ａ、１Ｂの断線が検出されるとＮＡＮＤゲート３１の入力が論理的に「Ｌ」から「Ｈ」に変化し、該ＮＡＮＤゲート３１の出力が論理的に「Ｈ」から「Ｌ」に変化する。ＮＡＮＤゲート３１の出力は、フリップフロップ３５のセット端子に接続されており、この信号によってフリップフロップ３５がセットされる。その結果、フリップフロップ３５の導線断線信号出力端子３７に論理的な「Ｈ」信号が得られる。この信号は、フリップフロップ３５のリセット端子３９にリセット信号が印加されるまで保たれる。
【００２４】
一方、ホーススイッチ１の開閉状態の検出は、フリップフロップ３４により行われる。即ち、ホーススイッチ１の開閉検出期間Ｔ２ではタイミング制御信号Ｔｓｗが、インバータゲート３３により反転し、ＮＡＮＤゲート３０に与えられる。また、タイミング制御信号Ｔｓｗにて得られる開閉検出用出力端子１２Ｂの開閉信号は、インバータゲート３２にて位相反転されてＮＡＮＤゲート３０に入力される。もし、ホーススイッチ１がオン状態になるとＮＡＮＤゲート３０の入力が論理的に「Ｈ」になり、該ＮＡＮＤゲート３０の出力は論理的に「Ｈ」から「Ｌ」に変わる。この変化によってフリップフロップ３４はセットされ、該フリップフロップ３４の開閉信号出力端子３６に論理的な「Ｈ」信号が得られる。この信号は、フリップフロップ３４のリセット端子３８にリセット信号が印加されるまで保たれる。
【００２５】
このように、導線１Ａ、１Ｂの断線時には、断線検出期間Ｔ１においてそれが検出され検出信号検出回路にてフリップフロップ３５にセットされる。また、同じくホーススイッチ１のオン状態は、開閉検出期間Ｔ２においてフリップフロップ３４にセットされる。
【００２６】
ここで、フリップフロップ３４及び３５のリセットに触れておく。導線１Ａ、１Ｂの断線やホーススイッチ１のオン状態を検出した時、いかなる処置を行うかはホーススイッチ１の利用状態によって種々変わる。例えばホーススイッチ１を盗難防止の目的で利用する場合、ホーススイッチ１がオンになったと言うことは、外部から不法侵入者があったことを意味する。この場合、前記の開閉信号出力端子３６の出力を用いて強力なサーチライトを照射するとか、サイレンを鳴らすとかの処置を行う。これらの処置により正常に戻った時にフリップフロップ３４をリセットする。
【００２７】
一方、導線１Ａ、１Ｂの断線が検出された場合は、機器の管理者にその旨を通報すれば良いわけで、例えばブザーを鳴らして警報ランプを点滅させたりする。機器の管理者がこの警報を受け、ホーススイッチ１の保守を済ませた段階でフリップフロップ３５をリセットする。また、共通のリセットとして機器に電源を投入した際、つまり検出信号検出回路を初期状態におくためのパワーオンリセットを行うことは言うまでもない。
【００２８】
図６は図１のスイッチ２１Ａと２１Ｂを制御及び図３の入力端子２４に入力するタイミング制御信号Ｔｓｗを生成するタイミング制御信号生成回路の一実施の形態を示す。タイミング制御信号Ｔｓｗは、図４に示すように、断線検出期間Ｔ１と開閉検出期間Ｔ２を交互に繰り返す制御信号が必要となる。図４では断線検出期間Ｔ１の時間幅と開閉検出期間Ｔ２の時間幅を等しく、即ちデュティサイクルを５０％としているが、必ずしも等しくなくても良い。図６のタイミング制御信号生成回路は、タイマＩＣ４０を利用した無安定マルチバイブレータ回路である。４１、４２は発振パルスの幅や周期を決める抵抗、４３は発振パルスの幅や周期を決める静電容量４３である。
【００２９】
タイマＩＣ４０において、Ｖｃｃは図１及び図３の電源端子１４に４．５〜１６Ｖを印加する。Ｇｎｄはアース端子、Ｄｉｓはディスチャージ端子で、タイミングを決めるＣＲ定数の充放電を行う。Ｔｈｒはスレッシュホールド端子、Ｃｔｌはコントロール端子、Ｔｒｇはトリガ端子、Ｏｕｔは出力端子、Ｒｓｔはリセット端子である。このように、電源端子１４のトリガ入力端子（Ｔｒｇ）に発振パルス幅を決める静電容量４３の端子電圧をフィードバックするように接続する。このように接続すると、静電容量４３は、抵抗４１と抵抗４２を通して充電され、抵抗４２を通して放電される。従って、発振のデュティサイクルは抵抗４１と抵抗４２の値によって制御される。
【００３０】
図６の回路では、タイマＩＣ４０のデータシートより、図４の断線検出期間Ｔ１及び開閉検出期間Ｔ２は〔数１〕のようになる。抵抗４１を３６０ＫΩ、抵抗４２を１．５ＫΩ、静電容量４３を１μＦとし、抵抗４１、４２の単位をΩ、静電容量４３の単位をＦに換算して〔数１〕に代入すると、断線検出期間Ｔ１は１ｍｓ、開閉検出期間Ｔ２は２５０ｍｓとなる。即ち、デュティサイクルを９９．６％に設計した場合を示す。
【００３１】
【数１】
Ｔ１＝０．６９３×（抵抗４２）×（静電容量４３）
Ｔ２＝０．６９３×〔（抵抗４１）＋（抵抗４２）〕×（静電容量４３）
【００３２】
導線１Ａ、１Ｂの断線やホーススイッチ１のオンが発生するタイミングは、当然のことながら前記タイミング制御信号Ｔｓｗのタイミングとは非同期であり、タイミング制御信号Ｔｓｗのどの時点でホーススイッチ１がオンになるか、また、導線１Ａ、１Ｂが断線するかは判らない。導線１Ａ、１Ｂの断線は一度断線してしまえば、その状態が固定されてしまうので、仮に断線検出期間Ｔ１が短くとも断線時点以降の断線検出期間のいずれかで必ず検出が可能である。
【００３３】
しかし、ホーススイッチ１の開閉検出は、一旦、外力によってホーススイッチ１がオンになっても、外力が取り除かれるとまた元の状態、つまりホーススイッチ１がオフの状態に戻るので、図６の場合のようにＴ１＜Ｔ２になるように設計するのが良い。またＴ１、Ｔ２の個々の値はホーススイッチ１の線路としての特性並びにホーススイッチ１の応用システム側から要求される応答時間等を考慮して決める必要がある。即ち、ホーススイッチ１の長さと単位長当たりの浮遊容量によって、ＮＡＮＤゲート３１による検出期間の切り替え時に波形なまりが発生するので、その影響を受けない範囲のパルス幅であること、更に応用システムから決まる応答性との兼ね合いを以て決めていくことになる。
【００３４】
なお、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更が可能であることは言うまでもない。例えば、図３の導線の導通状態検出回路及び図５の検出信号検出回路にオープンドレイン形式のＣＭＯＳインバータゲート２２Ａ、２２Ｂ、３２、３３を用いたが、通常のＴＴＬインバータゲートは勿論のこと、単体のトランジスタを利用しても良い。また、導線の導通状態検出回路以外の論理ゲートは全てＣＭＯＳ論理素子を用いて説明したが、これらについても通常のＴＴＬ論理素子と置き換えても良い。更には、ワンチップ形式のマイコンを使用することで、前述の各論理回路をプログラムに置き換えることも可能である。
【００３５】
また前記実施の形態においては、ホーススイッチ１に適用した場合について説明したが、本発明は、ホーススイッチに限定されなく、広く一般の配線コードの短絡状態の検出及び断線状態の検出にも適用できる。
【００３６】
【発明の効果】
本発明は、２本の導線の終端部を予め定められた向きにダイオードで接続し、２本の導線の起端部を、それぞれ抵抗を介して電源に接続すると共に、互いに相補的に開閉する機械的又は電子的なスイッチの開閉部に接続してなり、前記スイッチを互いに開閉させることにより、前記ダイオードにかかるバイアス電圧を順方向と逆方向に互いに切り替え、順方向時には２本の導線の断線状態を、逆方向時には２本の導線の短絡状態を電圧又は電流の変化として検出するので、使用環境により生じる雑音の影響を排除でき、コスト面、信頼度面で優れると共に、導線の短絡（開閉）検出と断線検出を同時に行うことができる。
【図面の簡単な説明】
【図１】本発明の導線の導通状態検出回路の一実施の形態を示す回路図である。
【図２】（ａ）は断線検出期間時の等価回路図、（ｂ）は開閉検出期間時の等価回路図である。
【図３】図１の相補的スイッチの一具体例を設けた導線の導通状態検出回路の一実施の形態を示す回路図である。
【図４】タイミング制御信号のタイミング波形図である。
【図５】検出信号検出回路の一実施の形態を示す回路図である。
【図６】タイミング制御信号生成回路の一実施の形態を示す回路図である。
【符号の説明】
１　　ホーススイッチ
１Ａ、１Ｂ　　導線
１０　　ダイオード
１１Ａ、１１Ｂ　　配線
１２Ａ　　断線検出用出力端子
１２Ｂ　　開閉検出用出力端子
１３Ａ、１３Ｂ　　抵抗
１４　　電源端子
２０　　相補的スイッチ
２１Ａ、２１Ｂ　　スイッチ
２２Ａ、２２Ｂ、２３　　ＣＭＯＳインバータゲート
２４　　入力端子
Ｔｓｗ　　タイミング制御信号
Ｔ１　　断線検出期間
Ｔ２　　開閉検出期間
【図１】
2004093259.tif 000003
【図２】
2004093259.tif 000004
【図３】
2004093259.tif 000005
【図４】
2004093259.tif 000006
【図５】
2004093259.tif 000007
【図６】
2004093259.tif 000008