(57)【要約】【課題】ランド部間のソルダレジスト膜と電子部品との間に空隙を配設できるようにすると共に、半田接合工程時に半田ボールの発生を防止できるようにする。【解決手段】電子部品実装用の基板１１と、この基板１１に設けられた半田付け用の所定の厚みの複数のランド部１２Ａ，１２Ｂと、これらのランド部１２Ａ，１２Ｂの半田接合領域を除く部分に設けられたソルダレジスト膜１３と、この膜１３の厚み又は／及びランド部１２Ａ，１２Ｂの厚みよりも薄くなされて当該ランド部１２Ａ，１２Ｂ間に設けられたソルダレジスト膜１３Ａと、この膜１３Ａを跨ぐように、かつ、当該膜１３Ａを橋架するようにしてランド部１２Ａ，１２Ｂに半田付けされた電子部品１４とを備える。ランド部１２Ａ，１２Ｂ間に形成された配線パターン等をソルダレジスト膜１３Ａにより保護する場合も、電子部品１４の自重に起因した半田流出による半田ボールの発生を抑制することができる。【選択図】　　　図１
2004014582.tif 000002
【特許請求の範囲】
【請求項１】
電子部品実装用の基板と、
前記基板に設けられた半田付け用の所定の厚みの複数の電極と、
前記電極の半田接合領域を除く部分に設けられた第１の半田阻止層と、
前記第１の半田阻止層の厚みよりも薄くなされて当該電極間に設けられた第２の半田阻止層と、
前記第２の半田阻止層を跨ぐように、かつ、当該半田阻止層を橋架するようにして前記電極に半田付けされた電子部品とを備えることを特徴とする電子部品実装基板。
【請求項２】
前記第２の半田阻止層は、
前記電極の厚みと同程度の膜厚又は当該電極よりも薄い膜厚を有することを特徴とする請求項１に記載の電子部品実装基板。
【請求項３】
前記第２の半田阻止層によって保護される導電部材を備え、前記導電部材は前記電極の厚みと同程度の膜厚又は当該電極よりも薄く形成されて成ることを特徴とする請求項１に記載の電子部品実装基板。
【請求項４】
前記電極は、
金属箔パターンに導電性のメッキを施して成ることを特徴とする請求項１に記載の電子部品実装基板。
【請求項５】
電子部品の実装用の基板に半田付け用の複数の電極を形成する工程と、
前記基板上に形成された電極で半田被接合領域を除く部分に半田阻止層を形成する工程と、
前記電子部品を橋架する部分の半田阻止層を他の半田阻止層の厚みよりも薄く形成する工程と、
前記他の半田阻止層よりも薄く形成された当該半田阻止層を跨ぐように、かつ、当該半田阻止層を橋架するようにして前記電子部品を電極に半田付けする工程とを有することを特徴とする電子部品実装基板の製造方法。
【請求項６】
前記基板に金属箔を有した電極を形成する場合であって、
前記金属箔に導電性のメッキを施して所定の膜厚の前記電極を形成することを特徴とする請求項５に記載の電子部品実装基板の製造方法。
【請求項７】
前記電極の厚みと同程度の膜厚又は当該電極よりも薄い膜厚に前記第２の半田阻止層を形成することを特徴とする請求項５に記載の電子部品実装基板の製造方法。
【請求項８】
前記電子部品を橋架する電極間に導電部材を形成し、その後、前記導電部材を半田阻止層により保護することを特徴とする請求項５に記載の電子部品実装基板の製造方法。
【請求項９】
前記電極の厚みと同程度の膜厚又は当該電極よりも薄く前記導電部材を形成することを特徴とする請求項５に記載の電子部品実装基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＩＣチップ、抵抗器、コンデンサ等の電子部品を半田付けして表面実装されて構成されるＩＣチップ部品実装基板等に適用して好適な電子部品実装基板及びその製造方法に関するものである。
【０００２】
詳しくは、電子部品実装用の基板において、半田付け用の複数の電極の半田接合領域を除く部分に半田阻止層を設けると共に、この電極間には他の半田阻止層の厚み又は／及び電極の厚みよりも薄くした半田阻止層を設け、この薄膜化された半田阻止層を跨ぐように、かつ、当該半田阻止層を橋架するように電子部品を電極に半田付けして、配線パターンを架橋する場合も、当該電極間の半田阻止層と電子部品との間に空隙を配設できるようにすると共に、半田接合工程時に半田ボールの発生を防止できるようにしたものである。
【０００３】
【従来の技術】
近年、携帯電話機や携帯端末装置等を始め情報処理装置の多機能化や、軽量化、薄型化等により、これらの装置に搭載されるプリント基板においても実装部品の高密度化が要求される場合が多くなってきた。例えば、ＩＣチップ、抵抗器、コンデンサ等の電子部品を表面実装して半田付けしたＩＣチップ部品実装基板を使用する場合が多くなってきた。
【０００４】
この種のＩＣチップ部品実装基板としては、技術文献である公開特許公報（特開昭６２−１４４３９３号）に、「表面実装用のプリント基板」が開示されている。これによれば、プリント基板でチップ部品が橋架されるランド部間のソルダレジストを削除し、ランド部にはダブルレジストを設けて半田融合時のチップ部品側面に流出するソルダボール（別名：プッシュボール）の発生を防止するようになされている。
【０００５】
また、公開実用新案公報（実開平７−１０９７６号）には、「基板のレジスト塗布構造」が開示されている。この塗布構造によれば、プリント基板でチップ部品が橋架されるランド部間にはソルダレジスト用の膜部材を塗布しないようにして、半田溶融接合時のチップ部品側面に流出するソルダボールの発生を防止することが記載されている。
【０００６】
図９はこの種の従来例に係る電子部品実装基板１０の構造例を示す断面図である。図９に示すＩＣチップ部品実装基板１０は電子部品１４を実装した基板である。当該基板１０には半田付け用のランド部１２Ａ，１２Ｂが設けられている。これらのランド部１２Ａ，１２Ｂの半田接合領域を除く部分にはソルダレジスト膜１３が設けられている。
【０００７】
上述のランド部１２Ａ，１２Ｂ間には空隙１５を設けるために、ソルダレジスト膜１３が設けられていない。ソルダレジスト膜１３が削除されている。この空隙１５によってソルダボールの発生を防止することができる。電子部品１４はソルダレジスト膜１３が削除された領域上を跨ぐように、かつ、当該領域を橋架するように、ランド部１２Ａ，１２Ｂに半田１６によって接合されている。
【０００８】
図１０は電子部品実装基板１０’の形成例を示す断面図である。図１１はその問題点を説明する断面図である。図１０に示す電子部品実装基板１０’はプリント基板における実装部品の高密度化の要求により、ランド部１２Ａ，１２Ｂ間に配線パターン２１を配設した例である。この例では、他のソルダレジスト膜１３と同じ膜厚のソルダレジスト膜１３をランド部１２Ａ，１２Ｂ間に形成して配線パターン２１を保護する場合である。
【０００９】
図１０に示す電子部品実装基板１０’の形成工程によれば、ランド部１２Ａ，１２Ｂ上にソルダペースト１７が印刷され、そのソルダペースト１７上に電子部品１４が載置される。その後、リフロー工程に移行される。所定の温度によりソルダペースト１７が溶融されて、電子部品１４がランド部１２Ａ，１２Ｂに半田１６によって接合される。
【００１０】
【発明が解決しようとする課題】
ところで、従来例に係るランド部１２Ａ，１２Ｂ間に配線パターン２１を形成して、ソルダレジスト膜１３により保護する電子部品実装基板１０’の製造方法によれば、次のような問題がある。
【００１１】
▲１▼　リフロー工程において、ソルダペースト１７中のフラックスが軟化、及び、ソルダペーストが溶融する。このとき、図１０に示す白抜き矢印に示す方向に電子部品１４の自重が加わり、チップ部品の沈み込みが発生する。従って、半田溶融後に図１１に示すように電子部品１４の側面にソルダボール２５が発生するという問題がある。ソルダボール２５はソルダペースト１７中に含まれるフラックスの残留分によって保持されているため、実害は非常に低い。しかし、実装品質上は接合不良として取り扱われる。
【００１２】
▲２▼　このソルダボール２５は図１０に示すランド部１２Ａ，１２Ｂ間のソルダレジスト膜１３にソルダペースト１７が電子部品１４下に入り込むように印刷されている場合であって、しかも、この間のソルダレジスト膜１３と電子部品１４との空隙１５が少ないほど多く発生することが確認されている。
【００１３】
そこで、この発明はこのような従来の課題を解決したものであって、電子部品実装用の基板において、配線パターンを架橋する場合も電極間の半田阻止層と電子部品との間により多くの空隙を配設できるようにすると共に、半田接合工程時に半田ボールの発生を防止できるようにした電子部品実装基板及びその製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上述した課題は、電子部品実装用の基板と、この基板に設けられた半田付け用の所定の厚みの複数の電極と、この電極の半田接合領域を除く部分に設けられた第１の半田阻止層と、この第１の半田阻止層の厚みよりも薄くなされて当該電極間に設けられた第２の半田阻止層と、この第２の半田阻止層を跨ぐように、かつ、当該半田阻止層を橋架するようにして電極に半田付けされた電子部品とを備えることを特徴とする電子部品実装基板によって解決される。
【００１５】
本発明に係る電子部品実装基板によれば、電子部品実装用の基板において、半田付け用の複数の電極の半田接合領域を除く部分に第１の半田阻止層が設けられ、この第１の半田阻止層の厚み又は／及び電極の厚みよりも薄くなされて電極間には第２の半田阻止層が設けられている。この第２の半田阻止層を跨ぐように、かつ、当該半田阻止層を橋架するようにして電子部品が電極に半田付けされている。
【００１６】
従って、当該電極間の第２の半田阻止層と電子部品との間に空隙を設けることができ、半田接合工程時に半田ボールの発生を抑制することができる。しかも、電子部品を橋架する電極間に配線パターン等の導電部材を形成し、これを第２の半田阻止層により保護する場合も、当該電極間の第２の半田阻止層と電子部品との間に設けられた空隙により、電子部品の自重に起因した半田流出による半田ボールの発生を抑制することができる。これにより、半田接合部の半田濡れ性を向上させた高信頼度の電子部品実装基板を提供することができる。
【００１７】
本発明に係る電子部品実装基板の製造方法は、電子部品の実装用の基板に半田付け用の複数の電極を形成する工程と、基板上に形成された電極で半田被接合領域を除く部分に半田阻止層を形成する工程と、電子部品を橋架する部分の半田阻止層を他の半田阻止層の厚みよりも薄く形成する工程と、他の半田阻止層よりも薄く形成された当該半田阻止層を跨ぐように、かつ、当該半田阻止層を橋架するようにして電子部品を電極に半田付けする工程とを有することを特徴とするものである。
【００１８】
本発明に係る電子部品実装基板の製造方法によれば、当該電極間の半田阻止層と電子部品との間に空隙を形成することができ、半田接合工程時に半田ボールの発生を抑制することができる。
【００１９】
しかも、電子部品を橋架する電極間に配線パターン等の導電部材を形成し、これを他の半田阻止層により保護する場合も、当該電極間の半田阻止層と電子部品との間に形成された空隙により、電子部品の自重に起因した半田流出による半田ボールの発生を抑制することができる。従って、半田接合部の半田濡れ性を向上させることができ、高信頼度の電子部品実装基板を製造することができる。
【００２０】
【発明の実施の形態】
続いて、この発明に係る電子部品実装基板及びその製造方法の一実施の形態について、図面を参照しながら説明をする。
【００２１】
（１）第１の実施形態
図１は本発明に係る第１の実施形態としての電子部品実装基板１００の構造例を示す断面図である。
【００２２】
この実施形態では電子部品実装用の基板において、半田付け用の複数の電極の半田接合領域を除く部分に半田阻止層を設けると共に、この電極間には他の半田阻止層の厚み又は／及び電極の厚みよりも薄くした半田阻止層を設け、この薄膜化された半田阻止層を跨ぐように、かつ、当該半田阻止層を橋架するように電子部品を電極に半田付けし、配線パターンを橋架する場合も、当該電極間の半田阻止層と電子部品との間に空隙を配設できるようにすると共に、半田接合工程時に半田ボール（ソルダボール）の発生を防止できるようにしたものである。
【００２３】
図１に示す電子部品実装基板１００は電子部品１４を実装した基板であり、例えば、ＩＣチップ、抵抗器、コンデンサ等の電子部品１４を半田付けして実装されたＩＣチップ部品実装基板等に適用して極めて好適である。当該基板１００は電子部品実装用の基板１１を有している。この基板１１には例えば、片面銅箔基板をパターニングしたプリント配線基板が適用される。
【００２４】
この基板１１には所定の厚みを有した半田付け用の複数の電極（以下でランド部１２Ａ，１２Ｂという）が設けられている。ランド部１２Ａ，１２Ｂには片面銅箔基板の元々の銅箔のまま、又はこの銅箔に厚み３６〜４０μｍ程度の銅メッキを施されたものが使用される。
【００２５】
これらのランド部１２Ａ，１２Ｂの半田接合領域を除く部分には半田阻止層の一例となる第１のソルダレジスト膜１３が設けられている。ソルダレジスト膜１３にはエポキシ系のインキ（ＵＶ硬化型の樹脂）が使用される。
【００２６】
上述のランド部１２Ａ，１２Ｂ間にはソルダレジスト膜１３の厚みよりも薄くなされた第２のソルダレジスト膜１３Ａが設けられている。ソルダレジスト膜１３Ａはランド部１２Ａ，１２Ｂの厚みと同程度の膜厚又は当該ランド部１２Ａ，１２Ｂ等よりも薄い膜厚を有している。ランド部１２Ａ，１２Ｂ間のソルダレジスト膜１３Ａと電子部品１４との間に空隙１５を設けるためである。
【００２７】
この電子部品１４は第２のソルダレジスト膜１３Ａを跨ぐように、かつ、当該ソルダレジスト膜１３Ａを橋架するように、ランド部１２Ａ，１２Ｂに半田１６によって取り付けられている。電子部品１４はＩＣチップや、抵抗器、コンデンサ等である。電子部品１４の両端には被半田付け部分１４Ａ，１４Ｂが設けられている。半田１６は被半田付け部分１４Ａとランド部１２Ａ及び被半田付け部分１４Ｂとランド部１２Ｂとを電気的かつ機械的に接合するようになされる。
【００２８】
続いて、本発明に係る第１の実施形態としての電子部品実装基板１００の製造方法について説明する。
図２〜図４は電子部品実装基板１００の形成例（その１〜３）を示す工程図である。この実施形態では電子部品半田付け用のランド部１２Ａ，１２Ｂ間に、第１のソルダレジスト膜１３の厚みよりも薄い第２のソルダレジスト膜１３Ａを形成する場合を前提とする。
【００２９】
これを形成条件にして、まず、図２において、電子部品１４の実装用の基板１１に半田付け用の複数のランド部１２Ａ，１２Ｂを形成する。ランド部１２Ａ，１２Ｂは例えば、片面銅箔基板をパターニングして形成する。このとき、同時に配線パターンをパターニングしておくよい。これにより、複数のランド部１２Ａ，１２Ｂを有したプリント配線基板を形成することができる。以下の形成工程では図２に示す平面図のＸ１−Ｘ２矢視断面の形成例について説明をする。
【００３０】
例えば、図３Ａに示す基板１１上に形成されたランド用の銅箔１２に銅メッキ１２’を施す。このとき、基板１１を図示しないメッキ槽に浸して、メッキ電流を調整し銅箔１２上に銅メッキ１２’を成長する。ここで銅箔１２の厚みをｔ１とし、銅メッキ１２’の厚みをｔ２とすると、ｔ１＝１００μｍ程度の銅箔１２の場合に、ｔ２＝３６〜４０μｍ程度を成長するようになされる。これにより、所望の膜厚ｔ１＋ｔ２のランド部１２Ａ，１２Ｂを形成することができる。なお、銅メッキ１２’を施すことなく、片面銅箔基板の元々の厚みｔ１の銅箔１２をそのままランド部１２Ａ，１２Ｂとしてもよい。
【００３１】
そして、図３Ｂに示すランド部１２Ａ，１２Ｂの半田被接合領域をマスク部材１８で保護して、基板全面にソルダレジスト膜１３Ａを形成する。このとき、電子部品１４を橋架する部分（以下部品橋架部分２０という）のソルダレジスト膜１３Ａを他のソルダレジスト膜１３の厚みよりも薄く形成する。例えば、全面にソルダレジスト膜１３Ａを１回塗布したら、図３Ｃに示すように、半田被接合領域を含むその部品橋架部分２０をマスク部材１９で保護して、基板全面にソルダレジスト膜１３を２回以上重ねて塗布するようになされる。このソルダレジスト膜１３Ａ、１３にはエポキシ系のインキ（ＵＶ硬化型の樹脂）部材が使用される。
【００３２】
これにより、半田被接合領域を除く部分に高低差を有するソルダレジスト膜１３，１３Ａを形成することができる。このソルダレジスト膜１３Ａはランド部１２Ａ，１２Ｂの厚みと同程度の膜厚又は当該ランド部１２Ａ，１２Ｂのよりも薄い膜厚に形成することが好ましい。ランド部１２Ａ，１２Ｂ間のソルダレジスト膜１３Ａと電子部品１４との間に空隙１５を設けるためである。
【００３３】
もちろん、これに限られることはなく、全面にソルダレジスト用の膜部材を複数回塗布した後に、部品橋架部分２０のソルダレジスト膜１３Ａを研磨して除去して薄膜化する方法を採ってもよい。要は部品橋架部分２０のソルダレジスト膜１３Ａを他のソルダレジスト膜１３の厚みよりも薄く形成できれば、どんな方法を用いてもよい。部品橋架部分２０の両脇のソルダレジスト膜１３Ａも余裕を持って他のソルダレジスト膜１３の膜厚よりも薄く形成することが好ましい。
【００３４】
そして、図４Ａに示す基板１１のランド部１２Ａ，１２Ｂ上にソルダペースト１７を例えば、スクリーン印刷方法により形成する。ソルダペースト１７は粒子状の半田塊とクリーム状のフラックスから構成されている。図４Ａに示す２点鎖線は電子部品１４のマウントが予定される部分である。電子部品１４の両端には被半田付け部分１４Ａ，１４Ｂが設けられ（画定され）ている。この例で被半田付け部分１４Ａ，１４Ｂに縦（垂直）方向に溝部を形成しておくとよい。毛細管現象で半田１６を縦（垂直）方向に導くことができ、半田ボールの発生をより一層防止できる。
【００３５】
そして、他のソルダレジスト膜１３よりも薄く形成された当該ソルダレジスト膜１３Ａを跨ぐように、かつ、当該ソルダレジスト膜１３Ａを橋架するように、図４Ｂに示すランド部１２Ａ，１２Ｂのソルダペースト１７上に電子部品１４を載置し、リフロー処理する。この処理では温度を１８０℃〜２００℃程度の熱風を吹き付ける方法や、これらの温度に設定された加熱炉に電子部品を載置した基板１１を通すことで半田付けされる。このとき、電子部品１４の両端の被半田付け部分１４Ａ，１４Ｂに半田１６が十分立ち上がるようになされる。これにより、図１に示したように、電子部品１４をランド部１２Ａ，１２Ｂに半田付けした電子部品実装基板１００が完成する。
【００３６】
このように、本発明に係る第１の実施形態としての電子部品実装基板１００及びその製造方法によれば、電子部品実装用の基板１１のランド部１２Ａ，１２Ｂ間のソルダレジスト膜１３Ａと電子部品１４との間に空隙１５を形成することができ、半田接合工程時に半田ボールの発生を抑制することができる。
【００３７】
本発明では改善後の半田ボールの発生率を１チップ当たり０．０５％程度に抑え込むことができた。半田ボールの直径も２０〜３５μｍ程度に縮小することができた。因みに従来例では半田ボールの発生率が１チップ当たり３０〜５０％であった。半田ボールの直径は１００〜２００μｍ程度であった。
【００３８】
従って、半田ボールに供されない半田１６も、電子部品１４の両端の被半田付け部分１４Ａ，１４Ｂに十分立ち上がらせることができるので、半田接合部の半田濡れ性を向上させることができ、高信頼度の電子部品実装基板１００を製造することができる。
【００３９】
（２）第２の実施形態
図５は本発明に係る第２の実施形態としての電子部品実装基板２００の構造例を示す断面図である。
【００４０】
図５に示す電子部品実装基板２００は電子部品１４を実装した基板であり、この電子部品１４を橋架するランド部１２Ａ，１２Ｂ間に配線パターン２１を形成し、その後、この配線パターン２１をソルダレジスト膜１３Ａにより保護するようにしたものである。
【００４１】
この基板１１には所定の厚みを有した半田付け用の複数のランド部１２Ａ，１２Ｂが設けられている。ランド部１２Ａ，１２Ｂには片面銅箔基板をパターニングした銅箔１２に、厚み３６〜４０μｍ程度の銅メッキ１２’を施されたものである。
【００４２】
この例ではランド部１２Ａ，１２Ｂ間に導電部材の一例となる配線パターン２１が設けられ、第２のソルダレジスト膜１３Ａによって保護されている。配線パターン２１は電子部品１４下を交差するように配置される。このように配置したのは、電気回路間を短い配線経路で接続するためである。この配線パターン２１はランド部１２Ａ，１２Ｂの厚みと同程度の膜厚又はこれよりも薄い膜厚により形成されて成るものである。配線パターン２１は片面銅箔基板で金属箔の一例となる元々の銅箔１２をそのままの膜厚ｔ１で使用される。
【００４３】
つまり、この配線パターン２１を構成する銅箔１２には上述した銅メッキ１２’が施されないのである。配線パターン２１を配置した場合も、ランド部１２Ａ，１２Ｂ間のソルダレジスト膜１３Ａと電子部品１４との間に空隙１５を設けるためである。なお、第１の実施形態と同じ名称及び符号のものは同じ機能を有し、使用部材も同じであるためその説明を省略する。
【００４４】
続いて、本発明に係る第２の実施形態としての電子部品実装基板２００の製造方法について説明する。
図６〜図８は電子部品実装基板２００の形成例（その１〜３）を示す工程図である。この実施形態では電子部品１４を橋架するランド部１２Ａ，１２Ｂ間に配線パターン２１を形成し、その後、この配線パターン２１をソルダレジスト膜１３Ａにより保護する。このとき、ランド部１２Ａ，１２Ｂに比べて配線パターン２１の厚みを薄くする場合を前提とする。
【００４５】
これを形成条件にして、まず、図６において、電子部品実装用の基板１１に半田付け用の複数のランド部１２Ａ，１２Ｂのメッキ下地及び、配線パターン２１を形成する。ランド部１２Ａ，１２Ｂ及び、配線パターン２１は例えば、片面銅箔基板をパターニングして形成する。これにより、複数のランド用の銅箔部１２及び配線パターン２１を有したプリント配線基板を形成することができる。以下の形成工程では図６に示す平面図のＹ１−Ｙ２矢視断面の形成例について説明をする。
【００４６】
例えば、図７Ａに示す基板１１上に形成されたランド用の銅箔１２に銅メッキ１２’を施す。このとき、配線パターン２１上は図示しないマスク部材によって保護する。そして、基板１１を図示しないメッキ槽に浸して、メッキ電流を調整し銅箔１２上に銅メッキ１２’を成長する。ここでｔ１＝１００μｍ程度の銅箔１２の場合に、ｔ２＝３６〜４０μｍ程度を成長するようになされる。これにより、所望の膜厚ｔ１＋ｔ２のランド部１２Ａ，１２Ｂを形成することができる。なお、配線パターン２１は銅メッキ１２’を施すことなく、片面銅箔基板の元々の厚みｔ１の銅箔１２をそのまま使用する。
【００４７】
そして、図７Ｂに示すランド部１２Ａ，１２Ｂの半田被接合領域をマスク部材１８で保護して、基板全面にソルダレジスト膜１３Ａを形成する。このソルダレジスト膜１３Ａにはエポキシ系のインキ（ＵＶ硬化型の樹脂）部材が使用される。このとき、部品橋架部分２０のソルダレジスト膜１３Ａを他のソルダレジスト膜１３の厚みよりも薄く形成する。例えば、全面にソルダレジスト膜１３Ａを１回塗布したら、図７Ｃに示すように、半田被接合領域を含むその部品橋架部分２０をマスク部材１９で保護して、基板全面にソルダレジスト膜１３を２回以上重ねて塗布するようになされる。
【００４８】
これにより、配線パターン２１をソルダレジスト膜１３Ａにより保護し、半田被接合領域を除く部分に高低差を有するソルダレジスト膜１３，１３Ａを形成することができる。このソルダレジスト膜１３Ａはランド部１２Ａ，１２Ｂの厚みと同程度の膜厚又は当該ランド部１２Ａ，１２Ｂのよりも薄い膜厚に形成することが好ましい。ランド部１２Ａ，１２Ｂ間のソルダレジスト膜１３Ａと電子部品１４との間に空隙１５を設けるためである。
【００４９】
そして、図８Ａに示す基板１１のランド部１２Ａ，１２Ｂ上にソルダペースト１７を例えば、スクリーン印刷方法により形成する。ソルダペースト１７は粒子状の半田塊とクリーム状のフラックスから構成されている。図８Ａに示す２点鎖線は電子部品１４のマウントが予定される部分である。電子部品１４の両端には被半田付け部分１４Ａ，１４Ｂが設けられている。この例でも被半田付け部分１４Ａ，１４Ｂに縦方向に溝部を形成しておくとよい。毛細管現象で半田１６を縦方向に導くことができ、半田ボールの発生をより一層防止できる。
【００５０】
そして、他のソルダレジスト膜１３よりも薄く形成された当該ソルダレジスト膜１３Ａにより保護された配線パターン２１を跨ぐように、かつ、当該配線パターン２１を橋架するように、図８Ｂに示すランド部１２Ａ，１２Ｂのソルダペースト１７上に電子部品１４を載置し、リフロー処理する。この処理では第１の実施形態と同様にして温度を１８０℃〜２００℃程度の熱風を吹き付ける方法や、これらの温度に設定された加熱炉に電子部品を載置した基板１１を通すことで半田付けされる。このとき、電子部品１４の両端の被半田付け部分１４Ａ，１４Ｂに半田１６が十分立ち上がるようになされる。これにより、図５に示したように、ソルダレジスト膜１３Ａにより保護された配線パターン２１を跨いで、電子部品１４をランド部１２Ａ，１２Ｂに半田付けした電子部品実装基板２００が完成する。
【００５１】
このように、本発明に係る第２の実施形態としての電子部品実装基板２００の製造方法によれば、当該ランド部１２Ａ，１２Ｂ間のソルダレジスト膜１３Ａと電子部品１４との間に空隙１５を形成することができ、半田接合工程時に半田ボールの発生を抑制することができる。
【００５２】
しかも、電子部品１４を橋架するランド部１２Ａ，１２Ｂ間において、ソルダレジスト膜１３Ａにより保護される配線パターン２１等を設けた場合も、当該ランド部１２Ａ，１２Ｂ間のソルダレジスト膜１３Ａと電子部品１４との間に形成された空隙１５により、電子部品１４の自重に起因した半田流出による半田ボールの発生を抑制することができる。従って、半田接合部の半田濡れ性を向上させることができ、高信頼度の電子部品実装基板２００を製造することができる。
【００５３】
【発明の効果】
以上説明したように、本発明に係る電子部品実装基板によれば、電子部品実装用の基板において、半田付け用の複数の電極の半田接合領域を除く部分に設けられた第１の半田阻止層と、この第１の半田阻止層の厚み又は／及び電極の厚みよりも薄くなされて電極間に設けられた第２の半田阻止層とを備え、この第２の半田阻止層を跨ぐように、かつ、当該半田阻止層を橋架するようにして電子部品が電極に半田付けされて成るものである。
【００５４】
この構造によって、当該電極間の第２の半田阻止層と電子部品との間に空隙を設けることができ、半田接合工程時に半田ボールの発生を抑制することができる。しかも、電子部品を橋架する電極間に配線パターン等の導電部材を形成し、これを第２の半田阻止層により保護する場合も、当該電極間の第２の半田阻止層と電子部品との間に設けられた空隙により、電子部品の自重に起因した半田流出による半田ボールの発生を抑制することができる。これにより、半田接合部の半田濡れ性を向上させた高信頼度の電子部品実装基板を提供することができる。
【００５５】
本発明に係る電子部品実装基板の製造方法によれば、電子部品の実装用の基板に半田付け用の複数の電極を形成し、この基板上の電極で半田被接合領域を除く部分に半田阻止層を形成し、その後、電子部品を橋架する部分の半田阻止層を他の半田阻止層の厚み又は／及び電極の厚みよりも薄く形成し、その後、他の半田阻止層の厚み又は／及び電極の厚みよりも薄く形成された当該半田阻止層を跨ぐように、かつ、当該半田阻止層を橋架するようにして電子部品を電極に半田付けするようになされる。
【００５６】
この構成によって、当該電極間の半田阻止層と電子部品との間に空隙を形成することができ、半田接合工程時に半田ボールの発生を抑制することができる。しかも、電子部品を橋架する電極間に配線パターン等の導電部材を形成し、これを他の半田阻止層により保護する場合も、当該電極間の半田阻止層と電子部品との間に形成された空隙により、電子部品の自重に起因した半田流出による半田ボールの発生を抑制することができる。これにより、半田接合部の半田濡れ性を向上させることができ、高信頼度の電子部品実装基板を製造することができる。
【００５７】
この発明はＩＣチップ、抵抗器、コンデンサ等の電子部品を半田付けして実装するプリント配線基板等に適用して極めて好適である。
【図面の簡単な説明】
【図１】本発明に係る第１の実施形態としての電子部品実装基板１００の構造例を示す断面図である。
【図２】電子部品実装基板１００の形成例（その１）を示す平面の工程図である。
【図３】Ａ〜Ｃは電子部品実装基板１００の形成例（その２）を示す断面の工程図である。
【図４】Ａ及びＢは電子部品実装基板１００の形成例（その３）を示す平面及び断面の工程図である。
【図５】本発明に係る第２の実施形態としての電子部品実装基板２００の構造例を示す断面図である。
【図６】電子部品実装基板２００の形成例（その１）を示す平面の工程図である。
【図７】Ａ〜Ｃは電子部品実装基板２００の形成例（その２）を示す断面の工程図である。
【図８】Ａ及びＢは電子部品実装基板２００の形成例（その３）を示す平面及び断面の工程図である。
【図９】従来例に係る電子部品実装基板１０の構造例を示す断面図である。
【図１０】電子部品実装基板１０’の形成例を示す断面図である。
【図１１】電子部品実装基板１０’の問題点を説明する断面図である。
【符号の説明】
１１・・・基板、１２Ａ，１２Ｂ・・・ランド部（電極）、１３，１３Ｂ・・・ソルダレジスト膜（半田阻止層）、１４・・・電子部品、１５・・・空隙、１６・・・半田、１７・・・ソルダペースト、２１・・・配線パターン、１００，２００・・・電子部品実装基板
【図１】
2004014582.tif 000003
【図２】
2004014582.tif 000004
【図３】
2004014582.tif 000005
【図４】
2004014582.tif 000006
【図５】
2004014582.tif 000007
【図６】
2004014582.tif 000008
【図７】
2004014582.tif 000009
【図８】
2004014582.tif 000010
【図９】
2004014582.tif 000011
【図１０】
2004014582.tif 000012
【図１１】
2004014582.tif 000013