(57)【要約】【課題】非同期サンプリング伝送を少ないジッタで実現できる非同期サンプリング伝送用送信回路、受信回路、送信装置、受信装置及び伝送システムを提供する。【解決手段】入力ディジタル信号ＴＤをその受信速度よりも高速なサンプリングクロックＳＣでサンプリングした結果を送信するに当たり、送信側は入力ディジタル信号の受信速度をＢＲ、サンプリングクロック周波数をｆｓ、２以上の整数をＮとして、Ｎ×ＢＲ＜ｆｓ＜（Ｎ＋０．５）×ＢＲなる条件でサンプリングを行って送信するとともに、入力ディジタル信号の１ビットをＮ＋１回サンプリングした場合はＮ＋１回目のサンプルデータに特殊な記号を付けて送信データＴＣＤを送信し、受信側では特殊な記号を受信する周期Ｔを測定し、Ｍを２以上の整数として、Ｔ／Ｍごとに１／（ｆｓ×Ｍ）ずつ受信信号から再生したサンプリングクロックの位相を遅らせるようにする。【選択図】        図１
2004229068.tif 000002
【特許請求の範囲】
【請求項１】
入力ディジタル信号をその受信速度よりも高速なサンプリングクロックでサンプリングした結果を送信する非同期サンプリング伝送用送信回路であって、
前記入力ディジタル信号の受信速度をＢＲ、サンプリングクロック周波数をｆｓ、２以上の整数をＮとして、Ｎ×ＢＲ＜ｆｓ＜（Ｎ＋０．５）×ＢＲなる条件でサンプリングを行って送信するとともに、前記入力ディジタル信号の１ビットをＮ＋１回サンプリングした場合はＮ＋１回目のサンプルデータに特殊な記号を付けて送信するようにした非同期サンプリング伝送用送信回路。
【請求項２】
送信の際に、１Ｂ２Ｂ変換を行い、特殊な記号として符号則違反を用いる請求項１に記載の非同期サンプリング伝送用送信回路。
【請求項３】
前記１Ｂ２Ｂ変換としてＣＭＩ符号化を用いる請求項２に記載の非同期サンプリング伝送用送信回路。
【請求項４】
請求項１に記載の非同期サンプリング伝送用送信回路を使用した非同期サンプリング伝送用送信装置。
【請求項５】
請求項１に記載の非同期サンプリング伝送用送信回路から送信された信号を受信する受信回路であって、
特殊な記号を受信する周期Ｔを測定し、Ｍを２以上の整数として、Ｔ／Ｍごとに１／（ｆｓ×Ｍ）ずつ受信信号から再生したサンプリングクロックの位相を遅らせるようにした非同期サンプリング伝送用受信回路。
【請求項６】
請求項５に記載の受信回路を使用した非同期サンプリング伝送用受信装置。
【請求項７】
請求項４に記載の送信装置と請求項６に記載の受信装置間で信号を授受する非同期サンプリング伝送用伝送システム。
【請求項８】
入力ディジタル信号をその受信速度よりも高速なサンプリングクロックでサンプリングした結果を送信する非同期サンプリング伝送用送信回路であって、
前記入力ディジタル信号の受信速度をＢＲ、サンプリングクロック周波数をｆｓ、２以上の整数をＮとして、（Ｎ＋０．５）×ＢＲ＜ｆｓ＜（Ｎ＋１）×ＢＲなる条件でサンプリングを行って送信するとともに、前記入力ディジタル信号の１ビットをＮ回だけサンプリングした場合は、次の１つのサンプルデータに特殊な記号を付けて送信するようにした非同期サンプリング伝送用送信回路。
【請求項９】
送信の際に、１Ｂ２Ｂ変換を行い、特殊な記号として符号則違反を用いる請求項８に記載の非同期サンプリング伝送用送信回路。
【請求項１０】
前記１Ｂ２Ｂ変換としてＣＭＩ符号化を用いる請求項９に記載の非同期サンプリング伝送用送信回路。
【請求項１１】
請求項８に記載の非同期サンプリング伝送用送信回路を使用した非同期サンプリング伝送用送信装置。
【請求項１２】
請求項８に記載の送信回路から発せられた信号を受信する受信回路であって、
特殊な記号を受信する周期Ｔを測定し、Ｍを２以上の整数として、Ｔ／Ｍごとに１／（ｆｓ×Ｍ）ずつ受信信号から再生したサンプリングクロックの位相を早めるようにした非同期サンプリング伝送用受信回路。
【請求項１３】
請求項１２に記載の非同期サンプリング伝送用受信回路を使用した非同期サンプリング伝送用受信装置。
【請求項１４】
請求項１１に記載の非同期サンプリング伝送用送信装置と請求項１３に記載の非同期サンプリング伝送用受信装置間で信号を授受する非同期サンプリング伝送用伝送システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はディジタル情報を非同期サンプリング伝送方法で伝送するための、非同期サンプリング伝送用送信回路、受信回路、送信装置、受信装置及び伝送システムに関する。
【０００２】
【従来の技術】
同期していない複数のディジタル情報、例えば、フレームやパケットなどを時分割多重して伝送する１つの方法として、ディジタル情報を高速クロックでサンプリングしてその結果を伝送するもので、「ランダム・オーバー・サンプリング」と称しているものがある（例えば、特許文献１又は特許文献２参照。）。本明細書ではこの伝送方法を「非同期サンプリング伝送方法」と呼ぶことにする。以下に簡単な例を用いて非同期サンプリング伝送方法について説明する。
【０００３】
【特許文献１】
特開２０００−２３２４２６号公報
【特許文献２】
特開２００１−１１１５３４号公報
【０００４】
図１３は非同期サンプリング伝送方法による伝送システムの概略構成を示すブロック図である。同図において、送信装置１３１はチャネル１及びチャネル２（以下、図面を含めてチャネルをＣＨと略記する）用の２つの入力ポートを備えている。ＣＨ１、ＣＨ２共にインタフェースは公称１０Ｍビット／ｓの速度であるが、両者は非同期であり、それぞれの速度をｆ１、ｆ２としたとき両者には数１０ｐｐｍの速度差がある。送信装置１３１は、これらの信号を時分割多重して伝送路１３３に送出する。受信装置１３２は伝送路１３３から信号ＴＤＭを受信すると情報をＣＨ１、ＣＨ２に振り分け、それぞれの出力ポートからｆ１、ｆ２の速度で出力する。非同期サンプリング伝送方法はこのようなシステムに有効な方法である。
【０００５】
非同期サンプリングの方法を図１４を用いて説明する。図１４において、（ａ）は送信装置１３１の入力信号Ｘである。これを信号速度より速い、例えば３２ＭＨｚでサンプリングする。すなわち、本来ディジタル信号である入力信号をアナログ信号に見立ててこのディジタル信号を１ビットでアナログ−ディジタル変換するのである。（ｂ）はサンプリングクロックＳＣ、（ｃ）はサンプリング（アナログ−ディジタル変換）した結果Ｙである。
【０００６】
ＣＨ１、ＣＨ２両方の信号に対して共通のクロックでこの処理を行えば、元々非同期であった信号がサンプリングクロックＳＣに対しては同期した信号となるのでその後の時分割多重処理及び分離処理が容易になる。分離後の信号はそれぞれ元の速度ｆ１、ｆ２となる。
【０００７】
図１５は送信装置１３１内で使用される送信回路の構成を示すブロック図である。図中、クロック発振器１５１はサンプル周波数ｆｓの２倍の周波数２ｆｓのクロックを出力して、１／２分周器１５２及びシフトレジスタ１５５に加える。１／２分周器（図中÷２と示す）１５２はクロック発振器１５１から出力されたクロックを１／２分周してＤフリップフロップ１５３及び１５４の各クロック入力端子に加える。Ｄフリップフロップ１５３のデータ入力端子ＤにＣＨ１の信号が入力され、Ｄフリップフロップ１５４のデータ入力端子ＤにＣＨ２の信号が入力される。したがって、Ｄフリップフロップ１５３のデータ出力端子ＱからＣＨ１の入力信号を周波数ｆｓでサンプリングしたデータが出力され、Ｄフリップフロップ１５４のデータ出力端子ＱからＣＨ２の入力信号を周波数ｆｓでサンプリングしたデータが出力される。
【０００８】
シフトレジスタ１５５はＤフリップフロップ１５３及び１５４の各出力データをそれぞれデータ入力端子Ｄ１、Ｄ２に取り込んでクロック発振器１５１から出力された周波数２ｆｓの速度でデータ出力端子Ｑから図１３に示す伝送路１３３に信号ＴＤＭ  ＯＵＴとして出力する。この場合、１／２分周器１５２の出力信号をもう１つのクロック入力端子ＬＤに入力して、周波数ｆｓに同期させて２つのサンプリングデータを多重している。図１６はクロック発振器１５１のクロック２ｆｓ（ｆｓや２ｆｓは周波数を示すが、かかる周波数のクロックをも示すものとする、以下同じ）、１／２分周器１５２からシフトレジスタのクロック端子ＬＤに加えられるクロックｆｓ、Ｄフリップフロップ１５３及び１５４の各出力端子データ１５３Ｑ、１５４Ｑ、並びにシフトレジスタ１５５の出力端子データＴＤＭ  ＯＵＴの関係を示すタイミングチャートである。
【０００９】
図１７は受信装置１３２内で使用される受信回路の構成を示すブロック図である。シフトレジスタ１７１はデータ入力端子Ｄと、２つのデータ出力端子Ｑ１、Ｑ２とを有している。このシフトレジスタ１７１のデータ出力端子Ｑ１にＤフリップフロップ１７２のデータ入力端子Ｄが接続され、シフトレジスタ１７１のもう１つの出力端子Ｑ２にＤフリップフロップ１７３のデータ入力端子Ｄが接続されている。また、伝送路１３３から受信される入力信号ＴＤＭ  ＩＮから周波数が２ｆｓのクロックを再生するクロックリカバリ回路（ＣＤＲ）１７４及びそのクロックを１／２分周する１／２分周器１７５を有し、シフトレジスタ１７１のクロック入力端子にクロックリカバリ回路１７４から出力される周波数２ｆｓのクロックが加えられ、Ｄフリップフロップ１７２、１７３の各クロック入力端子に１／２分周器１７５から出力される周波数ｆｓのクロックが加えられる。この構成によって、伝送路１３３からの入力信号ＴＤＭ  ＩＮはシフトレジスタ１７１でパラレル信号に変換される。変換されたパラレル信号をＤフリップフロップ１７２、１７３が周波数ｆｓの周期で取り込むことによって各チャネルの信号が再生される。
【００１０】
図１８は伝送路１３３から入力される信号ＴＤＭ  ＩＮ、クロックリカバリ回路１７４から出力されるクロック２ｆｓ、シフトレジスタ１７１のデータ出力端子Ｑ１、Ｑ２の各出力信号１７１Ｑ１、１７１Ｑ２、１／２分周器１７５から出力されるクロックｆｓ、Ｄフリップフロップ１７２、１７３の各出力端子の信号１７２Ｑ、１７３Ｑの関係を示すタイミングチャートである。
なお、本来であれば、入力チャネルと出力チャネルとを一致させる機能が必要となるが、本発明には直接関係しないのでここではその説明を省略することとする。このようにして非同期サンプリング伝送方法を用いれば非同期の複数の信号を簡単に時分割多重して伝送することが可能である。
【００１１】
【発明が解決しようとする課題】
しかしながら、上記の非同期サンプリング伝送方法においては、出力信号に大きなジッタが現れてしまうという問題があった。図１９は入力信号の速度の２倍よりやや高速なサンプリングクロックでサンプリングを行った場合を示している。同図に示すように、入力信号とサンプリングクロックの位相関係によって▲１▼、▲２▼のタイミングで２回サンプリングされるビットと、まれではあるが▲１▼、▲２▼、▲３▼のタイミングで３回サンプリングされるビットとがある。すなわち、サンプリング後の信号はサンプリングクロックの周期で考えると２周期分の幅を持つビットと３周期分のビットが混在する、つまりジッタを含んだものとなり、この信号がそのまま受信装置１３２への出力信号となる。
【００１２】
このジッタを少なくするためにはサンプリングクロックの周波数ｆｓを高くすればよいのであるが、伝送路１３３での伝送速度を低く抑えるためにはクロック周波数ｆｓはなるべく低い値にすることが望ましい。ところが、クロック周波数ｆｓを低くして入力信号の速度に近くなると３周期分のビットが現れる周期、すなわちジッタの周波数が低くなる。非同期サンプリング伝送方法を用いる伝送装置では通常、このジッタを抑圧するために再生した信号に対してＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）などの回路を設けている。しかし、このように周期が長くて、周波数の低いジッタを抑えるのは困難であった。
【００１３】
本発明は、上記従来の問題を解決するためになされたもので、非同期サンプリング伝送を少ないジッタで実現できる非同期サンプリング伝送用送信回路、受信回路、送信装置、受信装置及び伝送システムを提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記問題を解決するために本発明は、送信回路において、送信情報をサンプリングした結果をサンプリング速度のＮＲＺ（Ｎｏｎ  Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）データと考え、これをＣＭＩ（Ｃｏｄｅ  Ｍａｒｋ  Ｉｎｖｅｒｓｉｏｎ）符号化して送信するが、このとき、同じビットを３回サンプリングした場合は３回目の符号を符号則違反（ＣＲＶ）として送信する。受信回路においては、ＣＲＶを受信する平均周期Ｔを観測し、Ｔ／Ｎ（Ｎは２以上の整数）ごとに、受信サンプリングクロックをＣＲＶ受信時点から１／Ｎ周期ずつＮ回遅らせたものを出力クロックとした。
請求項１に係る発明は、入力ディジタル信号をその受信速度よりも高速なサンプリングクロックでサンプリングした結果を送信する非同期サンプリング伝送用送信回路であって、
前記入力ディジタル信号の受信速度をＢＲ、サンプリングクロック周波数をｆｓ、２以上の整数をＮとして、Ｎ×ＢＲ＜ｆｓ＜（Ｎ＋０．５）×ＢＲなる条件でサンプリングを行って送信するとともに、前記入力ディジタル信号の１ビットをＮ＋１回サンプリングした場合はＮ＋１回目のサンプルデータに特殊な記号を付けて送信するようにしたものである。
この構成により、符号則違反として送信された信号に基づいて受信側でサンプリングクロックを遅延させることができるため、非同期サンプリング伝送を少ないジッタで実現することができる。
【００１５】
請求項２に係る発明は、請求項１に記載の非同期サンプリング伝送用送信回路において、送信の際に、１Ｂ２Ｂ変換を行い、特殊な記号として符号則違反を用いる。
この構成により、送信情報をサンプリングした結果をサンプリング速度のＮＲＺデータと考えるため、伝送誤りが軽減される。
【００１６】
請求項３に係る発明は、請求項２に記載の非同期サンプリング伝送用送信回路において、１Ｂ２Ｂ変換としてＣＭＩ符号化を用いる。
この構成により、広帯域の伝送路のタイミング系を簡略化することができる。
【００１７】
請求項４に係る発明は、請求項１に記載の非同期サンプリング伝送用送信回路を使用した非同期サンプリング伝送用送信装置である。
この構成により、符号則違反として送信された信号に基づいて受信側でサンプリングクロックを遅延させることができるため、非同期サンプリング伝送を少ないジッタで実現することができる。
【００１８】
請求項５に係る発明は、請求項１に記載の非同期サンプリング伝送用送信回路から送信された信号を受信する受信回路であって、
特殊な記号を受信する周期Ｔを測定し、Ｍを２以上の整数として、Ｔ／Ｍごとに１／（ｆｓ×Ｍ）ずつ受信信号から再生したサンプリングクロックの位相を遅らせるようにしたものである。
この構成により、符号則違反ＣＲＶを受信する平均周期Ｔに基づいて受信サンプリングクロックを遅らせた出力クロックとするため、非同期サンプリング伝送を少ないジッタで実現することができる。
【００１９】
請求項６に係る発明は、請求項５に記載の受信回路を使用した非同期サンプリング伝送用受信装置である。
請求項７に係る発明は、請求項４に記載の送信装置と請求項６に記載の受信装置間で信号を授受する非同期サンプリング伝送用伝送システムである。
これらの構成により、非同期サンプリング伝送を少ないジッタで実現することができる。
【００２０】
請求項８に係る発明は、入力ディジタル信号をその受信速度よりも高速なサンプリングクロックでサンプリングした結果を送信する非同期サンプリング伝送用送信回路であって、
前記入力ディジタル信号の受信速度をＢＲ、サンプリングクロック周波数をｆｓ、２以上の整数をＮとして、（Ｎ＋０．５）×ＢＲ＜ｆｓ＜（Ｎ＋１）×ＢＲなる条件でサンプリングを行って送信するとともに、前記入力ディジタル信号の１ビットをＮ回だけサンプリングした場合は次の１つのサンプルデータに特殊な記号を付けて送信するようにしたものである。
この構成により、符号則違反として送信された信号に基づいて受信側でサンプリングクロックを遅延させるため、非同期サンプリング伝送を少ないジッタで実現することができる。
【００２１】
請求項９に係る発明は、請求項８に記載の非同期サンプリング伝送用送信回路において、送信の際に、１Ｂ２Ｂ変換を行い、特殊な記号として符号則違反を用いる。
この構成により、送信情報をサンプリングした結果をサンプリング速度のＮＲＺデータと考えるため、伝送誤りが軽減される。
【００２２】
請求項１０に係る発明は、請求項９に記載の非同期サンプリング伝送用送信回路において、１Ｂ２Ｂ変換としてＣＭＩ符号化を用いる。
この構成により広帯域の伝送路のタイミング系を簡略化することができる。
【００２３】
請求項１１に係る発明は、請求項８に記載の非同期サンプリング伝送用送信回路を使用した非同期サンプリング伝送用送信装置である。
請求項１２に係る発明は、請求項８に記載の送信回路から発せられた信号を受信する受信回路であって、
特殊な記号を受信する周期Ｔを測定し、Ｍを２以上の整数として、Ｔ／Ｍごとに１／（ｆｓ×Ｍ）ずつ受信信号から再生したサンプリングクロックの位相を早めるようにしたものである。
請求項１３に係る発明は、請求項１２に記載の非同期サンプリング伝送用受信回路を使用した非同期サンプリング伝送用受信装置である。
請求項１４に係る発明は、請求項１１に記載の非同期サンプリング伝送用送信装置と請求項１３に記載の非同期サンプリング伝送用受信装置間で信号を授受する非同期サンプリング伝送用伝送システムである。
これらの構成により、非同期サンプリング伝送を少ないジッタで実現することができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。なお、複数の信号の多重、分離については本発明に直接関係しないのでそれらの説明を省略し、１つのチャネルについて非同期サンプリング伝送方法を使用した場合について説明する。
【００２５】
まず、用語の定義を行っておく。
送信データＴＤ：送信装置に入力される（先の例では１０Ｍビット／ｓの）データＢＲ［ビット／ｓ］
送信ビットクロックＴＢＣ：送信データに同期した送信データと同速度のクロックＢＲ［Ｈｚ］
サンプリングクロックＳＣ：送信データをサンプリングするクロックｆｓ［Ｈｚ］
送信サンプルデータＴＳＤ：送信データをサンプリングクロックでサンプリングした結果のデータｆｓ［ビット／ｓ］
送信ＣＭＩデータＴＣＤ：送信サンプルデータをＣＭＩ符号に変換したもの
受信ＣＭＩデータＲＣＤ：送信装置から送信された送信ＣＭＩデータを受信装置で受信したもの
受信ＣＭＩクロックＲＣＣ：受信ＣＭＩデータから再生したクロック２ｆｓ［Ｈｚ］
受信サンプルデータＲＳＤ：受信ＣＭＩデータをＮＲＺデータに変換したものｆｓ［ビット／ｓ］
受信サンプリングクロックＲＳＣ：受信サンプルデータから再生したクロックｆｓ［Ｈｚ］
位相処理クロックＲＰＣ：本発明の処理によりジッタを低減した受信データ速度のクロック
受信データＲＤ：受信装置の出力となるデータ
である。
また、各実施の形態において、ＣＭＩ符号化は、図２に示すように、「１」に対し「＋＋」、「−−」を交互に送出し、「０」に対し「＋−」を送出するものとする。したがって、「＋＋」の次の「１」に対して「＋＋」や「−−」の次の「１」に対して「−−」とした場合が「１」に対する符号則違反ＣＲＶ（図中網かけで示されている、以下同じ）となり、「０」に対して「−＋」を送出した場合が「０」に対する符号則違反ＣＲＶとなる。
【００２６】
以下、本発明の第１の実施の形態について説明する。
図１は本発明に係る非同期サンプリング伝送用送信回路の構成を示すブロック図である。同図において、Ｄフリップフロップ１１のデータ入力端子Ｄには、サンプリングすべき送信データＴＤが加えられ、このＤフリップフロップ１１のクロック入力端子には、サンプリングクロックＳＣが加えられる。これによって、Ｄフリップフロップ１１のデータ出力端子Ｑから送信サンプルデータＴＳＤが出力される。３クロック検出部１２には、送信ビットクロックＴＢＣとサンプリングクロックＳＣとが加えられる。この３クロック検出部１２は送信ビットクロックＴＢＣを計数し、送信データＴＤが３回サンプリングされたことを検出するものである。クロック発振器１４は周波数が２ｆｓのクロックを発生し、１／２分周器１３とＣＭＩ符号化機能部１５とに加えるものである。１／２分周器１３はクロック発振器１４のサンプリングクロックを１／２分周してＤフリップフロップ１１、３クロック検出部１２及びＣＭＩ符号化機能部１５に加えるものである。ＣＭＩ符号化機能部１５はＤフリップフロップ１１から出力される送信サンプルデータＴＳＤ、３クロック検出部１２が３回のサンプリングを検出した信号、クロック発振器１４が発生する周波数が２ｆｓのクロック及び１／２分周器１３が出力する周波数がｆｓのクロックをそれぞれ入力し、３クロック検出部１２が３回のサンプリングを検出すると当該符号を符号則違反ＣＲＶとして送信するように構成されている。
【００２７】
ここで、サンプリングクロックＳＣの周波数ｆｓは送信データの速度ＢＲの２倍よりやや速くなるように選んでいる。つまり、
２×ＢＲ＜ｆｓ＜２．５×ＢＲ          （条件１）
が成り立つようにクロックの周波数ｆｓを設定している。
【００２８】
図３は送信回路の動作を表したタイミングチャートである。送信データＴＤをサンプリングクロックＳＣでサンプリングしているが、多くのビット（ｂｉｔ）は２回のサンプリングであるがビット３は３回サンプリングされている。その結果、送信サンプルデータＴＳＤは、サンプリングクロックＳＣの２周期分のビットと、まれにサンプリングクロックＳＣの３周期分のビットが混在したものとなる。この送信サンプルデータＴＳＤをＣＭＩに符号化するのであるが、３周期分あるビットに対しては３周期目の符号（３−３）は符号則違反ＣＲＶとする。
【００２９】
図４は本発明に係る非同期サンプリング伝送用受信回路の構成を示すブロック図である。ここで、ＣＭＩ復号化機能部４１は受信ＣＭＩデータＲＣＤを入力し、受信サンプルデータＲＳＤ、受信サンプリングクロックＲＳＣ、ＣＲＶが検出されたことを示すＶＤＥＴ信号及び受信ＣＭＩクロックＲＣＣを出力するものである。このＣＭＩ復号化機能部４１には、ＦＩＦＯバッファ４２、書込み処理機能部４３及びクロック処理機能部４４が接続されている。このうち、ＦＩＦＯバッファ４２は、そのデータ入力端子Ｄに受信サンプルデータＲＳＤを入力し、書込み信号入力端子Ｗに書込み信号ＷＲＣを入力し、データ出力端子Ｑから受信データＲＤを出力し、読出し信号入力端子Ｒにデータ読出しクロックＲＢＣを入力するものである。書込み処理機能部４３は受信サンプリングクロックＲＳＣ及びＶＤＥＴ信号を入力し、書込み信号ＷＲＣを出力してＦＩＦＯバッファ４２に加えるものである。クロック処理機能部４４はＶＤＥＴ信号及び受信ＣＭＩクロックＲＣＣを入力して位相処理クロックＲＰＣを出力するものである。なお、位相処理クロックＲＰＣの位相を安定化してＦＩＦＯバッファ４２に位相が固定された読出しクロックＲＢＣを加えるＰＬＬ４５を備えている。
【００３０】
このような構成により、受信ＣＭＩデータＲＣＤはＣＭＩ復号化機能部４１でＮＲＺデータでなる受信サンプルデータＲＳＤに変換されてＦＩＦＯバッファ４２に書き込まれる。クロック処理機能部４４は位相処理クロックＲＰＣを生成する。この位相処理クロックＲＰＣはＰＬＬ４５にてさらにジッタが抑圧され、ＦＩＦＯバッファ４２の読み出しクロックＲＢＣとなる。これにより受信ＣＭＩデータは非常にジッタの少ないものとなる。以下に詳しく動作を説明する。
【００３１】
図５は受信回路の動作の一部を示すタイミングチャートである。ＣＭＩ復号化機能部４１は受信ＣＭＩデータＲＣＤに符号則違反ＣＲＶを検出するとＶＤＥＴ信号をアクティブにする。書込み処理機能部４３は、通常は受信サンプリングクロックＲＳＣを１／２分周して書込み信号ＷＲＣを生成しているが、ＶＤＥＴ信号が入力されるとＷＲＣ信号を遅延させて、その立ち上がりが次のビットの中央に位置してＦＩＦＯバッファ４２への書込みが正常に行われるようにする。なお、図５においては受信ＣＭＩデータＲＣＤに対して受信サンプルデータＲＳＤが遅れているが、これは回路の処理時間を考慮したためでこの通りの遅れである必要はない。
【００３２】
図６はクロック処理機能部４４の詳細な構成を示すブロック図である。ここで、ＣＲＶ間隔測定機能部６１はＶＤＥＴ信号を入力して、その発生間隔から周期Ｔを測定するもので、このＣＲＶ間隔測定機能部６１にシフトタイミング発生機能部６２が接続されている。このシフトタイミング発生機能部６２はＴ／４の時間を求め、図７に示すように位相を変位させるタイミングをクロックシフト機能部６３に通知するものである。クロックシフト機能部６３は通知を受けると、図８に示すようにクロックの位相を変位させて位相処理クロックＲＰＣとして出力する。
【００３３】
以下、クロック処理機能部４４の動作を説明する。
非同期サンプリング伝送方法における再生クロックはいわば図５における書込み信号ＷＲＣに相当する。３回サンプリングされたビットの位置で大きな位相変位が存在している。本実施の形態では、この位相変位を複数回に分けて少しずつ変位させるようにした。この大きな位相変位は送信データ速度とサンプリングクロック周波数のビート成分に対応してほぼ一定周期Ｔで発生する。そこでクロック処理機能部４４では図７に示すようにＶＤＥＴ信号の周期Ｔを測定し、Ｔ／４ごとに位相変位を所要量の１／４ずつ行うようにした。位相変位の所要量は受信ＣＭＩクロックの２周期分であるから１度の位相シフトは図８に示すように受信ＣＭＩクロックの１／２周期分である。
【００３４】
クロック処理機能部４４で得られた位相処理クロックＲＰＣは書込み信号ＷＲＣに比べて、ピークジッタが１／４と小さく、ジッタの周波数成分は４倍高くなっている。ジッタの周波数成分は高いほど次段のＰＬＬ４５にて抑圧が容易となる。また、回路の簡素化のためにＰＬＬ４５を省いてもピークジッタの少ないクロックを得ることができる。
【００３５】
なお、上述した第１の実施の形態では位相変位を４回に分けたが、受信ＣＭＩデータに同期した高い周波数のクロックが得られるならばもっと多数回に分けて位相を変位させることができる。この場合、ピークジッタはさらに小さくなり、ジッタの周波数成分はさらに高くなるので、よりジッタの少ない受信データを得ることができる。
【００３６】
さらに、上記の説明では（条件１）での例であったが伝送路の速度を高くすることが可能であるならば
Ｎ×ＢＲ＜ｆｓ＜（Ｎ＋０．５）×ＢＲ      （条件２）
（Ｎは２以上の整数）
としてもよい。サンプリングクロック周波数ｆｓを高くすることはジッタを低減するのに有効である。また、Ｎ＋１回サンプリングされたビットに対して、符号則違反ＣＲＶとする。
【００３７】
また、この送信回路と受信回路を使用して、ジッタの少ない非同期サンプリング伝送方法用送信装置及び受信装置を実現することができる。
さらに、この送信装置と、この受信装置を組み合わせることによってジッタの少ない伝送システムを構成することができる。
【００３８】
次に、本発明の第２の実施の形態について説明する。
本実施の形態ではサンプリングクロックの周波数ｆｓと送信データの速度ＢＲとの間に次式
２．５×ＢＲ＜ｆｓ＜３×ＢＲ        （条件３）
の関係を持つように設定したものである。
【００３９】
図９は送信回路の構成を示すブロック図である。同図において、Ｄフリップフロップ９１はサンプリングすべき送信データＴＤをデータ入力端子Ｄに加え、クロック入力端子に加えられるサンプリングクロックＳＣによってサンプリングして送信サンプルデータＴＳＤをＣＭＩ符号化機能部９５に加えるものである。２クロック検出部９２は送信ビットクロックＴＢＣが２回のみのサンプリングを検出するとその検出信号をＣＭＩ符号化機能部９５に加えるものである。クロック発振器９４は周波数が２ｆｓのクロックを発生し、１／２分周器９３とＣＭＩ符号化機能部９５とに加えるものであり、１／２分周器９３はクロック発振器９４のサンプリングクロックを１／２分周してＤフリップフロップ９１、２クロック検出部９２及びＣＭＩ符号化機能部９５に加えるものである。ＣＭＩ符号化機能部９５はＤフリップフロップ９１の送信サンプルデータＴＳＤ、２クロック検出部９２が２回のみサンプリングを検出した信号、クロック発振器９４が発生する周波数が２ｆｓのクロック及び１／２分周器９３が出力する周波数がｆｓのクロックを入力し、２クロック検出部９２が２回のみサンプリングを検出すると次の符号を符号則違反ＣＲＶとして送信するように構成されている。
【００４０】
次に、図１０のタイミングチャートを用いて図９に示した送信回路の動作を説明する。送信データＴＤをサンプリングクロックＳＣでサンプリングしている。多くのビットは３回のサンプリングであるがビット３は２回しかサンプリングされていない。その結果、送信サンプルデータＴＳＤはサンプリングクロックＳＣの３周期分のビットと、まれに２周期分のビットとが混在したものとなる。それをＣＭＩに符号化するのであるが、２周期分であるビットが現れた場合は次の符号を符号則違反ＣＲＶとする。
【００４１】
受信回路の構成は前述の第１の実施の形態を示す図４と略同じである。ただし、一部の動作が異なり、その様子を図１１のタイミングチャートで説明する。
ＣＭＩ復号化機能部４１は受信ＣＭＩデータにＣＲＶを検出するとＶＤＥＴ信号をアクティブにする。書込み処理機能部４３は、通常は受信サンプリングクロックを３分周して書込み信号ＷＲＣを生成しているが、２クロック検出信号ＶＤＥＴを入力するとＷＲＣ信号を早めに立ち下げて次の立ち上がりが次のビットの中央に位置してＦＩＦＯバッファ４２への書込みが正常に行われるようにする。なお、図１１で受信ＣＭＩデータに対して受信サンプルデータＲＳＤが遅れているが、これは回路の処理時間を考慮したためで、この通りの遅れである必要はない。
【００４２】
次にクロック処理機能部４４の動作を説明する。
非同期サンプリング伝送方法における再生クロックは、いわば図１１におけるＷＲＣ信号がそれに相当する。２回のみサンプリングされたビットの位置で大きな位相変位が存在している。本実施の形態ではこの位相変位を複数回に分けて少しずつ変位させるようにしている。この大きな位相変位は送信データ速度とサンプリングクロック周波数のビート成分に対応してほぼ一定周期Ｔで発生する。そこでクロック処理機能部４４では図６に示すように２クロック検出信号ＶＤＥＴの周期を測定し（すなわち周期Ｔを測定し）、Ｔ／４（又はＴ／６）ごとに所要量の１／４（又は１／６）ずつ位相変位を行うようにした。位相変位の所要量は受信ＣＭＩクロック２周期分であるから１度の位相シフトは図１２に示すように受信ＣＭＩクロックの１／２周期分である。クロック処理機能部４４の構成は第１の実施の形態と同じで図６に示される。
【００４３】
ここで得られた位相処理クロックはＷＲＣ信号に比べ、ピークジッタが１／４と小さく、ジッタの周波数成分は４倍高くなっている。ジッタの周波数成分が高いほど次段のＰＬＬ４５にて抑圧が容易となる。また、回路の簡素化のためにＰＬＬ４５を省いてもピークジッタの少ないクロックを得ることができる。
なお、本実施の形態では位相変位を４回に分けたが受信ＣＭＩデータに同期した高い周波数のクロックが得られるのであれば、もっと多数回に分けて位相を変位させることができる。この場合、ピークジッタはさらに小さくなり、ジッタの周波数成分はさらに高くなるので、よりジッタの少ない受信データを得ることができる。
【００４４】
さらに、上記の説明では（条件３）での例であったが伝送路の速度を高くすることが可能であるならば
（Ｎ＋０．５）×ＢＲ＜ｆｓ＜（Ｎ＋１）×ＢＲ      （条件４）
（Ｎは２以上の整数）
としてもよい。ｆｓを高くすることはジッタを低減するのに有効である。また、Ｎ回のみサンプリングされたビットに対して、次の符号を符号則違反ＣＲＶとする。
また、この送信回路と受信回路を使用して、ジッタの少ない非同期サンプリング伝送方法用送信装置及び受信装置を実現することができる。
さらに、この送信装置と、この受信装置を組み合わせることによってジッタの少ない伝送システムを構成することができる。
【００４５】
なお、第１及び第２の実施の形態において、ＣＭＩ符号とその符号則違反ＣＲＶを用いたが、位相変位のあることを送信回路から受信回路にユニークな形で伝えることができるのであれば他の符号化方式を用いてもよい。
【００４６】
【発明の効果】
以上のように本発明は、非同期サンプリング伝送方法において位相変位（ジッタ）の少ないデータ又はクロックが得られるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る非同期サンプリング伝送用送信回路の構成を示すブロック図
【図２】本発明の第１及び第２の実施の形態での非同期サンプリング伝送におけるＣＭＩ符号の説明図
【図３】図１に示した非同期サンプリング伝送用送信回路の動作を説明するためのタイミングチャート
【図４】本発明の第１の実施の形態に係る非同期サンプリング伝送用受信回路の構成を示すブロック図
【図５】図４に示した非同期サンプリング伝送用受信回路の動作の一部を説明するためのタイミングチャート
【図６】図４に示した非同期サンプリング伝送用受信回路を構成するクロック処理機能部の構成を示すブロック図
【図７】図４に示した非同期サンプリング伝送用受信回路における位相シフトの様子を示した説明図
【図８】図６に示したクロックシフト機能部におけるクロックの位相変位を説明するための説明図
【図９】本発明の第２の実施の形態に係る非同期サンプリング伝送用送信回路の構成を示すブロック図
【図１０】図９に示した非同期サンプリング伝送用送信回路の動作を説明するためのタイミングチャート
【図１１】本発明の第２の実施の形態に係る非同期サンプリング伝送用受信回路の動作を説明するためのタイミングチャート
【図１２】本発明の第２の実施の形態に対応させて図６に示したクロックシフト機能部におけるクロックの位相変位を説明するための説明図
【図１３】一般的な非同期サンプリング伝送方法による伝送システムの概略構成を示したブロック図
【図１４】図１３に示す非同期サンプリングの方法の説明図
【図１５】図１３に示す伝送システムを構成する送信装置内に使用される送信回路の構成を示すブロック図
【図１６】図１５に示した送信回路の動作を説明するためのタイミングチャート
【図１７】図１３に示す伝送システムを構成する受信装置内に使用される受信回路の構成を示すブロック図
【図１８】図１７に示す受信回路例の動作を説明するためのタイミングチャート
【図１９】一般的な非同期サンプリング伝送方法によるジッタ発生の原因を説明するための説明図
【符号の説明】
１、２  チャネル（ＣＨ）
１１、９１、１５３、１５４、１７２、１７３  Ｄフリップフロップ
１２  ３クロック検出部
１３、９３、１５２、１７５  １／２分周器
１４、９４、１５１  クロック発振器
１５、９５  ＣＭＩ符号化機能部
４１  ＣＭＩ復号化機能部
４２  ＦＩＦＯバッファ
４３  書込み処理機能部
４４  クロック処理機能部
４５  ＰＬＬ
６１  ＣＲＶ間隔測定機能部
６２  シフトタイミング発生機能部
６３  クロックシフト機能部
９２  ２クロック検出部
１３１  送信装置
１３２  受信装置
１３３  伝送路
１５５、１７１  シフトレジスタ
１７４  クロックリカバリ回路（ＣＤＲ）
【図１】
2004229068.tif 000003
【図２】
2004229068.tif 000004
【図３】
2004229068.tif 000005
【図４】
2004229068.tif 000006
【図５】
2004229068.tif 000007
【図６】
2004229068.tif 000008
【図７】
2004229068.tif 000009
【図８】
2004229068.tif 000010
【図９】
2004229068.tif 000011
【図１０】
2004229068.tif 000012
【図１１】
2004229068.tif 000013
【図１２】
2004229068.tif 000014
【図１３】
2004229068.tif 000015
【図１４】
2004229068.tif 000016
【図１５】
2004229068.tif 000017
【図１６】
2004229068.tif 000018
【図１７】
2004229068.tif 000019
【図１８】
2004229068.tif 000020
【図１９】
2004229068.tif 000021