(57)【要約】【課題】記憶内容の検索効率を向上させる記憶装置及びその制御方法を提供する。【解決手段】記憶装置１０は、実データに関連付けられたキーワード情報を記憶すると共に、該キーワード情報に関連付けて前記実データの先頭アドレスを記憶するメモリ３０と、入力されたアドレスに対応した前記メモリの記憶領域にアクセスして、前記アドレスに対応して記憶されたキーワード情報及び前記先頭アドレスを読み出すアクセス回路４０と、前記実データを検索するための検索キーワードを保持するキーワード保持回路５０と、前記検索キーワードと、前記アクセス回路により読み出されたキーワード情報とを比較する比較回路６０と、前記比較回路において前記検索キーワードと前記キーワード情報とが一致したと判断されたとき、前記アクセス回路により読み出された前記先頭アドレスを保持するヒットデータレジスタ７０とを含む。【選択図】        図１
2004192426.tif 000002
【特許請求の範囲】
【請求項１】
実データに関連付けられたキーワード情報を記憶すると共に、該キーワード情報に関連付けて前記実データの先頭アドレスを記憶するメモリと、
入力されたアドレスに対応した前記メモリの記憶領域にアクセスして、前記アドレスに対応して記憶されたキーワード情報及び前記先頭アドレスを読み出すアクセス回路と、
前記実データを検索するための検索キーワードを保持するキーワード保持回路と、
前記検索キーワードと、前記アクセス回路により読み出されたキーワード情報とを比較する比較回路と、
前記比較回路において前記検索キーワードと前記キーワード情報とが一致したと判断されたとき、前記アクセス回路により読み出された前記先頭アドレスを保持するヒットデータレジスタと、
を含むことを特徴とする記憶装置。
【請求項２】
請求項１において、
前記キーワード情報を記憶する領域と、前記実データの先頭アドレスを記憶する領域とは、同一ページに存在することを特徴とする記憶装置。
【請求項３】
請求項１又は２において、
前記メモリは、
その記憶領域が複数の領域に分割されたページを単位に、前記キーワード情報及び前記先頭アドレスを記憶することを特徴とする記憶装置。
【請求項４】
請求項１乃至３のいずれかにおいて、
外部からの要求に応じて、前記ヒットデータレジスタに保持された先頭アドレスを外部に出力することを特徴とする記憶装置。
【請求項５】
請求項４において、
前記ヒットデータレジスタは、
複数回の各アクセスのアドレスに対応して前記メモリから読み出された実データの先頭アドレスを保持し、
外部からの要求に応じて、前記ヒットデータレジスタに保持された複数の先頭アドレスを外部に出力することを特徴とする記憶装置。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記アクセス回路は、
前記アドレスに対応して前記メモリから読み出された実データの先頭アドレスに基づいて前記メモリにアクセスすることを特徴とする記憶装置。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記メモリは、
更に前記実データの内容を把握するためのサムネール情報を記憶し、
前記比較回路により前記検索キーワードと前記キーワード情報とが一致したとき、前記アドレスに対応して前記サムネール情報を出力することを特徴とする記憶装置。
【請求項８】
請求項１乃至７のいずれかにおいて、
前記メモリは、
データの書き換えが可能な不揮発性メモリであることを特徴とする記憶装置。
【請求項９】
請求項８において、
前記メモリは、
フラッシュメモリであることを特徴とする記憶装置。
【請求項１０】
実データに関連付けられたキーワード情報を記憶すると共に、該キーワード情報に関連付けて前記実データの先頭アドレスを記憶するメモリを有する記憶装置の制御方法であって、
入力されたアドレスに対応した前記メモリの記憶領域に記憶されたキーワード情報及び先頭アドレスを読み出し、
前記実データを検索するための検索キーワードと、前記アドレスに対応して読み出されたキーワード情報とを比較し、
前記検索キーワードと前記キーワード情報とが一致したとき、前記アドレスに対応して前記メモリから読み出された実データの先頭アドレスを保持することを特徴とする記憶装置の制御方法。
【請求項１１】
実データに関連付けられたキーワード情報を記憶すると共に、該キーワード情報に関連付けて前記実データの先頭アドレスを記憶するメモリを有する記憶装置の制御方法であって、
入力されたアドレスに対応した前記メモリの記憶領域に記憶されたキーワード情報及び先頭アドレスを読み出し、
前記実データを検索するための検索キーワードと、前記アドレスに対応して読み出されたキーワード情報とを比較し、
前記検索キーワードと前記キーワード情報とが一致したとき、前記アドレスに対応して前記メモリから読み出された実データの先頭アドレスに基づいて前記メモリにアクセスすることを特徴とする記憶装置の制御方法。
【請求項１２】
その記憶領域が複数の領域に分割されたページを単位に、実データに関連付けられたキーワード情報を記憶すると共に、該キーワード情報に関連付けて前記実データの先頭アドレスを記憶するメモリを有する記憶装置の制御方法であって、
アクセスごとに、入力されたアドレスに対応した前記メモリの記憶領域に記憶されたキーワード情報及び先頭アドレスを読み出して、前記実データを検索するための検索キーワードと前記アドレスに対応して読み出されたキーワード情報とを比較し、前記検索キーワードと前記キーワード情報とが一致したとき、前記アドレスに対応して前記メモリから読み出された実データの先頭アドレスを保持し、
外部からの要求に応じて、保持された先頭アドレスを出力することを特徴とする記憶装置の制御方法。
【請求項１３】
実データに関連付けられたキーワード情報及び該実データの内容を把握するためのサムネール情報を記憶すると共に、該キーワード情報に関連付けて前記実データの先頭アドレスを記憶するメモリを有する記憶装置の制御方法であって、
入力されたアドレスに対応した前記メモリの記憶領域に記憶されたキーワード情報及び先頭アドレスを読み出し、
前記実データを検索するための検索キーワードと、前記アドレスに対応して読み出されたキーワード情報とを比較し、
前記検索キーワードと前記キーワード情報とが一致したとき、前記アドレスに対応して前記メモリから読み出されたサムネール情報を出力することを特徴とする記憶装置の制御方法。
【請求項１４】
請求項１０乃至１３のいずれかにおいて、
前記キーワード情報を記憶する領域と、前記実データの先頭アドレスを記憶する領域とは、同一ページに存在することを特徴とする記憶装置の制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、記憶装置及びその制御方法に関する。
【０００２】
【従来の技術】
半導体記憶装置（広義には記憶装置）の１つとして、フラッシュＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）等のフラッシュメモリを内蔵するフラッシュメモリ装置がある。このフラッシュメモリ装置は、書き換え回数の制限があるものの、不揮発性で、かつ書き換え可能である。そのため、内蔵するメモリの大容量化に伴い、フラッシュメモリ装置は、ファイル管理情報を記憶するファイルメモリとして使用されることが多くなっている。例えばフラッシュメモリ装置は、メモリカードとして従来のハードディスク装置に代えて、パーソナルコンピュータ、ＰＤＡ（Personal Digital Assistant）又はディジタルカメラの外部記憶装置として用いられる。
【０００３】
フラッシュメモリ装置に記憶されたファイルのデータにアクセスする場合、パーソナルコンピュータやＰＤＡ等の制御を司るホスト（ＣＰＵ）側で実行されるオペレーティングシステム（ＯＳ）がファイル管理情報を参照し、所望のファイルの格納位置に対応するアドレスを用いたアクセスを指示する。フラッシュメモリ装置は、ホストから指示されたアドレスに対し、当該アドレスに対応して記憶されたデータを出力する。
【０００４】
このようなファイル管理情報は、頻繁に更新されるため、フラッシュメモリ内の所定の領域において書き換えの局所的な集中が発生する場合がある。そのため、ＯＳが管理する論理アドレスとフラッシュメモリの物理アドレスとのアドレス変換の制御が行われる（例えば特許文献１参照。）。これにより、メモリのブロック単位の書き換え回数を平均化させて、フラッシュメモリ装置の寿命を延ばすことができる。
【０００５】
【特許文献１】
特開２０００−２８５００１号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上述のフラッシュメモリ装置を始めとするその他の記憶装置では、ホストから指示された論理アドレスを物理アドレスに変換し、該物理アドレスに対するアクセスのみを実行するものであった。したがって、ホスト側において所望のファイル名が不明な場合、ホストからの指示により記憶装置から全てのファイルを読み出し、その上で例えばユーザがその内容を確認する等してファイルの取捨選択処理を行う必要があり、検索効率が著しく低かった。このように、ホスト側でファイル名が不明な場合に自動検索を行うことが困難であり、なおかつユーザがファイルの内容を確認して目的のファイルを探すといった煩雑な作業が必要とされていた。特に、フラッシュメモリのように、読み出し速度が遅い場合、ホストを含むシステム全体の処理能力を大幅に低下させてしまうという問題があった。
【０００７】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、記憶内容の検索効率を向上させる記憶装置及びその制御方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するために本発明は、実データに関連付けられたキーワード情報を記憶すると共に、該キーワード情報に関連付けて前記実データの先頭アドレスを記憶するメモリと、入力されたアドレスに対応した前記メモリの記憶領域にアクセスして、前記アドレスに対応して記憶されたキーワード情報及び前記先頭アドレスを読み出すアクセス回路と、前記実データを検索するための検索キーワードを保持するキーワード保持回路と、前記検索キーワードと、前記アクセス回路により読み出されたキーワード情報とを比較する比較回路と、前記比較回路において前記検索キーワードと前記キーワード情報とが一致したと判断されたとき、前記アクセス回路により読み出された前記先頭アドレスを保持するヒットデータレジスタとを含む記憶装置に関係する。
【０００９】
本発明においては、検索に先立ってキーワード保持回路に検索キーワードが保持される。そして、メモリには、実データを検索するためのキーワード情報と、該実データの先頭アドレスとが、互いに関連付けて記憶されている。そこで、アクセスしたアドレスのキーワード情報をメモリから読み出し、比較回路において検索キーワードとを比較する。そして、検索キーワードと一致したときに、当該実データの先頭アドレスをヒットデータレジスタに保持していく。これにより、メモリから実データを読み出して、所望のデータであるか否かを判断する必要がなくなり、判断処理の負荷軽減と、アクセス速度の向上とを図ることができる。
【００１０】
本発明に係る記憶装置では、前記キーワード情報を記憶する領域と、前記実データの先頭アドレスを記憶する領域とは、同一ページに存在していてもよい。
【００１１】
ここで、ページは、複数のデータが一括して読み出される記憶単位と言うことができる。
【００１２】
本発明によれば、複数ページまたがってキーワード情報と実データの先頭アドレスが記憶される場合に比べて、ページ単位に読み出しが行われる記憶装置では、検索に必要な処理時間が短縮される。
【００１３】
本発明に係る記憶装置では、前記メモリは、その記憶領域が複数の領域に分割されたページを単位に、前記キーワード情報及び前記先頭アドレスを記憶することができる。
【００１４】
本発明によれば、ページ単位に検索処理が可能な記憶装置を提供することができるので、任意の領域にデータが記憶される場合に比べて構成を簡素化することができ、かつ検索効率を向上させることができる。
【００１５】
また本発明に係る記憶装置では、外部からの要求に応じて、前記ヒットデータレジスタに保持された先頭アドレスを外部に出力することができる。
【００１６】
本発明によれば、外部からの要求があったときのみ先頭アドレスを外部に出力させることができるので、アクセスのオーバーヘッドを削除することができ、検索処理に伴うアクセス速度を向上させることができる。
【００１７】
また本発明に係る記憶装置では、前記ヒットデータレジスタは、複数回の各アクセスのアドレスに対応して前記メモリから読み出された実データの先頭アドレスを保持し、外部からの要求に応じて、前記ヒットデータレジスタに保持された複数の先頭アドレスを外部に出力することができる。
【００１８】
本発明によれば、検索対象のデータが記憶される先頭アドレスのみを一括して取得することができるので、各アクセスのオーバーヘッドを削除することができ、検索処理に伴うアクセス速度を大幅に向上させることができる。
【００１９】
また本発明に係る記憶装置では、前記アクセス回路は、前記アドレスに対応して前記メモリから読み出された実データの先頭アドレスに基づいて前記メモリにアクセスすることができる。
【００２０】
本発明によれば、検索されたデータを連続的にアクセスすることができるので、検索の際のアクセス速度を向上させることができる。
【００２１】
また本発明に係る記憶装置では、前記メモリは、更に前記実データの内容を把握するためのサムネール情報を記憶し、前記比較回路により前記検索キーワードと前記キーワード情報とが一致したとき、前記アドレスに対応して前記サムネール情報を出力することができる。
【００２２】
本発明によれば、検索対象となるデータが必要とするものであるか否かの判断の際、補助的にサムネール情報を用いることができるので、検索効率を大幅に向上させることができる。
【００２３】
また本発明に係る記憶装置では、前記メモリは、データの書き換えが可能な不揮発性メモリであってもよい。
【００２４】
ここでメモリは、電気的又は光学的に、所与の単位でデータが消去可能なものであってもよい。
【００２５】
本発明によれば、キーワード情報等を製造時又は初期化時に設定しておけば良く、頻繁に電源が切断される場合であっても、検索効率を向上させることができる記憶装置を提供することができる。また電源が切断された場合でも、キーワード情報等が保持され、検索に必要な記憶内容が破壊されることなく無事である可能性が高くなり、信頼性を向上させることができる。
【００２６】
また本発明に係る記憶装置では、前記メモリは、フラッシュメモリであってもよい。
【００２７】
本発明によれば、電源が頻繁に切断される場合であっても、検索効率を向上させ、かつ比較的大容量で安価な記憶装置を提供することができる。また電源が切断された場合でもキーワード情報等が保持され、検索に必要な記憶内容が破壊されることなく無事である可能性が高くなり、信頼性を向上させることができる。
【００２８】
また本発明は、実データに関連付けられたキーワード情報を記憶すると共に、該キーワード情報に関連付けて前記実データの先頭アドレスを記憶するメモリを有する記憶装置の制御方法であって、入力されたアドレスに対応した前記メモリの記憶領域に記憶されたキーワード情報及び先頭アドレスを読み出し、前記実データを検索するための検索キーワードと、前記アドレスに対応して読み出されたキーワード情報とを比較し、前記検索キーワードと前記キーワード情報とが一致したとき、前記アドレスに対応して前記メモリから読み出された実データの先頭アドレスを保持する記憶装置の制御方法に関係する。
【００２９】
また本発明は、実データに関連付けられたキーワード情報を記憶すると共に、該キーワード情報に関連付けて前記実データの先頭アドレスを記憶するメモリを有する記憶装置の制御方法であって、入力されたアドレスに対応した前記メモリの記憶領域に記憶されたキーワード情報及び先頭アドレスを読み出し、前記実データを検索するための検索キーワードと、前記アドレスに対応して読み出されたキーワード情報とを比較し、前記検索キーワードと前記キーワード情報とが一致したとき、前記アドレスに対応して前記メモリから読み出された実データの先頭アドレスに基づいて前記メモリにアクセスする記憶装置の制御方法に関係する。
【００３０】
また本発明は、その記憶領域が複数の領域に分割されたページを単位に、実データに関連付けられたキーワード情報を記憶すると共に、該キーワード情報に関連付けて前記実データの先頭アドレスを記憶するメモリを有する記憶装置の制御方法であって、アクセスごとに、入力されたアドレスに対応した前記メモリの記憶領域に記憶されたキーワード情報及び先頭アドレスを読み出して、前記実データを検索するための検索キーワードと前記アドレスに対応して読み出されたキーワード情報とを比較し、前記検索キーワードと前記キーワード情報とが一致したとき、前記アドレスに対応して前記メモリから読み出された実データの先頭アドレスを保持し、外部からの要求に応じて、保持された先頭アドレスを出力する記憶装置の制御方法に関係する。
【００３１】
また本発明は、実データに関連付けられたキーワード情報及び該実データの内容を把握するためのサムネール情報を記憶すると共に、該キーワード情報に関連付けて前記実データの先頭アドレスを記憶するメモリを有する記憶装置の制御方法であって、入力されたアドレスに対応した前記メモリの記憶領域に記憶されたキーワード情報及び先頭アドレスを読み出し、前記実データを検索するための検索キーワードと、前記アドレスに対応して読み出されたキーワード情報とを比較し、前記検索キーワードと前記キーワード情報とが一致したとき、前記アドレスに対応して前記メモリから読み出されたサムネール情報を出力する記憶装置の制御方法に関係する。
【００３２】
また本発明に係る記憶装置の制御方法では、  前記キーワード情報を記憶する領域と、前記実データの先頭アドレスを記憶する領域とは、同一ページに存在していてもよい。
【００３３】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００３４】
図１に、本実施形態における記憶装置の原理的な構成図を示す。本実施形態における記憶装置１０は、ホスト２０に接続される。ホスト２０は、中央処理装置（Central Processing Unit：ＣＰＵ）やＭＰＵを含み、例えばＯＳ等のソフトウェア制御により、記憶装置１０を含むシステム全体の制御を司る。
【００３５】
記憶装置１０は、メモリ３０、アクセス回路４０、キーワード保持回路５０、比較回路６０、ヒットデータレジスタ７０を含む。
【００３６】
メモリ３０は、ホスト２０がアクセスする実データを記憶する。その際、ホスト２０による検索処理におけるアクセス速度を向上させるため、メモリ３０は、当該実データを検索するための１又は複数のキーワード情報（広義には、実データに関連付けられたキーワード情報）と、該実データの記憶領域の先頭アドレスとを互いに関連付けて記憶する。更にメモリ３０では、キーワード情報に関連付けて該実データの内容を把握するためのサムネール情報を記憶することもできる。より具体的には、メモリ３０は、キーワード情報の記憶領域に関連付けられた記憶領域にサムネール情報と、実データの先頭アドレスとを記憶する。なお、メモリ３０が、サムネール情報の記憶領域に関連付けられた記憶領域に実データの先頭アドレスを記憶するようにしても良い。
【００３７】
メモリ３０では、その記憶領域が複数の領域に分割されたページを単位に、少なくともデータの読み出しが行われる。この場合、当該ページ単位に実データであるファイルのデータが記憶される。したがって、メモリ３０では、ページ単位に、上述のキーワード情報、サムネール情報及び実データの先頭アドレスが記憶される。更にメモリ３０の各ページにおいて、データ部と冗長部とが設けられる。一般的に、冗長部の記憶容量がデータ部の記憶容量より小さい。したがって、少なくとも実データの先頭アドレスを冗長部に記憶させることが望ましい。こうすることで、記憶容量の大きいデータ部により多くのキーワード情報を記憶させることができると共に、必要に応じてサムネール情報を記憶させることができる。その結果、検索効率が大幅に向上する。
【００３８】
アクセス回路４０は、ホスト２０から指示されたアドレスを用いてメモリ３０に対するアクセスを実行する。メモリ３０は、アクセス回路４０によって出力されたアドレスに対応したページのキーワード情報、サムネール情報及び実データの先頭アドレスを出力する。メモリ３０から出力されたキーワード情報、サムネール情報及び実データの先頭アドレスは、データレジスタ３２に保持される。
【００３９】
またアクセス回路４０は、メモリ３０から読み出された実データの先頭アドレスを用いて、メモリ３０に対する再アクセスを実行するようにしてもよい。この際、再アクセス用のアドレスは、当該先頭アドレスをそのまま用いてもよいし、該先頭アドレスをその一部に用いたアドレスであってもよい。
【００４０】
キーワード保持回路５０は、ホスト２０からの設定コマンドにより設定されたキーワードを保持する。キーワード保持回路５０が保持するキーワードは、検索キーワードとして比較回路６０に対して供給される。
【００４１】
比較回路６０は、データレジスタ３２に保持された１又は複数のキーワード情報それぞれについて、検索キーワードと一致するか否かを比較する。そして、比較回路６０は、その比較結果をヒットデータレジスタ７０に対して出力する。
【００４２】
ヒットデータレジスタ７０は、比較回路６０の比較結果に基づいて、データレジスタ３２に保持された実データの先頭アドレスを保持する。より具体的には、比較回路６０においてデータレジスタ３２に保持された１又は複数のキーワード情報のうち少なくとも１つと検索キーワードとの一致が検出されたとき、ヒットデータレジスタ７０は、データレジスタ３２に保持された実データの先頭アドレスを保持する。ヒットデータレジスタ７０に保持されたデータは、ホスト２０からのコマンドに応じて、検索アドレスとしてホスト２０に対して出力される。
【００４３】
データレジスタ３２に保持されたサムネール情報は、ホスト２０からのコマンドにより、サムネールデータとしてホスト２０に対して出力される。
【００４４】
このような構成の記憶装置１０に記憶されるファイルのデータに対して、ホスト２０が検索処理を実行する場合を考える。まずホスト２０による設定コマンドにより、所望のファイルの検索に必要なキーワードが記憶装置１０に対して設定される。このキーワードは、記憶装置１０のキーワード保持回路５０に保持される。
【００４５】
記憶装置１０では、ホスト２０によって指示されたアドレスごとに、アクセス回路４０がメモリ３０に対するアクセスを実行する。
【００４６】
メモリ３０は、アクセス回路４０からのアドレスに対応したページに記憶されたキーワード情報、サムネール情報、実データの先頭アドレスを出力する。出力されたキーワード情報、サムネール情報、実データの先頭アドレスは、データレジスタ３２に保持される。比較回路６０では、キーワード保持回路５０に保持された検索キーワードとデータレジスタ３２に保持されたキーワード情報との一致検出が行われる。比較回路６０の比較結果は、ヒットデータレジスタ７０に反映させる。すなわち比較回路６０において検索キーワードとキーワード情報との一致が検出されたことを条件に、ヒットデータレジスタ７０はデータレジスタ３２に保持された実データの先頭アドレスを保持する。
【００４７】
ホスト２０から指示されたアドレスにより検索が行われ、キーワード情報と検索キーワードとの一致が検出されるたびに、ヒットデータレジスタ７０は実データの先頭アドレスを保持する。このように、ホスト２０からのアクセスごとに、キーワード情報の一致検出を行って実データの先頭アドレスを順次ヒットデータレジスタ７０に蓄積させる。ヒットデータレジスタ７０に保持された先頭アドレスは、例えばホスト２０からのコマンドによる指示によって出力させることができる。こうすることで、ホスト２０との間のアクセスを最小限に抑えることができ、アクセス速度の向上を図ることができる。
【００４８】
以下では、本実施形態における記憶装置１０を、不揮発性のフラッシュメモリ装置（広義には半導体記憶装置）に適用した場合について説明する。
【００４９】
図２に、フラッシュメモリ装置のハードウェア構成例を示す。フラッシュメモリ装置（半導体記憶装置）１００は、フラッシュメモリ１１０、コマンドシーケンサ１２０、アドレスセレクタ１３０、ヒットデータレジスタ１４０、キーワード比較判定回路１５０、データセレクタ１６０を含む。フラッシュメモリ１１０に入出力されるデータは、一旦データレジスタ１１２に保持される。
【００５０】
図１におけるメモリ３０の機能は、フラッシュメモリ１１０により実現される。図１におけるアクセス回路４０の機能は、コマンドシーケンサ１２０及びアドレスセレクタ１３０により実現される。図１におけるキーワード保持回路５０及び比較回路６０の機能は、キーワード比較判定回路１５０により実現される。図１におけるヒットデータレジスタ７０の機能は、ヒットデータレジスタ１４０により実現される。図１におけるデータレジスタ３２の機能は、データレジスタ１１２により実現される。
【００５１】
フラッシュメモリ１１０は、フラッシュＥＥＰＲＯＭを用いて構成され、ページ単位でデータが記憶されている。各ページは、データ部と冗長部とを含む。データ部には、例えば５１２バイト（Ｂ）分の主データが記憶される。冗長部には、主データに対応した例えば１６バイト分の関連データが記憶される。アドレスセレクタ１３０から出力された内部アドレス（アクセスアドレス）ｉ＿Ａｄｒに対応してフラッシュメモリ１１０から出力されるページのデータは、データレジスタ１１２に記憶される。
【００５２】
コマンドシーケンサ１２０は、フラッシュメモリ装置１００の各部の制御を司る。コマンドシーケンサ１２０には、外部（例えばホスト）から各種制御信号が入力される。制御信号には、チップセレクトｘＣＳ、コマンドラッチイネーブルＣＬＥ、アドレスラッチイネーブルＡＬＥ、リードイネーブルｘＲＤ、ライトイネーブルｘＷＲ、ビジーｘＢＵＳＹがある。チップセレクトｘＣＳは、ホストからフラッシュメモリ装置１００にアクセスするためのイネーブル信号である。コマンドラッチイネーブルＣＬＥは、ホストから指定されるコマンドをフラッシュメモリ装置１００内の内部レジスタに取り込むための信号である。アドレスラッチイネーブルＡＬＥは、ホストから指示されたアドレスをフラッシュメモリ装置１００内に取り込むための信号である。リードイネーブルｘＲＤは、フラッシュメモリ１１０から出力されたデータをデータバス幅単位でシリアル出力させるための信号である。ライトイネーブルｘＷＲは、ホストからの書き込みデータをフラッシュメモリ装置１００内に取り込むための信号である。ビジーｘＢＵＳＹは、フラッシュメモリ装置１００の内部動作状態を示す信号である。
【００５３】
コマンドシーケンサ１２０は、これら制御信号と内部動作状態により、フラッシュメモリ１１０に対して書き込み又は読み出しのタイミング制御を行う。
【００５４】
アドレスセレクタ１３０には、ホストから指示されたアドレス（Ａｄｒ［２５：０］）と、ヒットデータレジスタ１４０に保持されたヒットデータ（ｈ＿Ｄａｔａ［１２：０］）とが入力される。ヒットデータは、これに先立ってホストからの指示によるアクセスの結果、ヒットデータレジスタ１４０に保持された実データの先頭アドレスである。アドレスセレクタ１３０は、ホストから指示されたアドレスＡｄｒと、該アドレスＡｄｒの少なくとも一部をヒットデータに置き換えたアドレスとのうちいずれか一方を内部アドレスｉ＿Ａｄｒとして出力する。
【００５５】
ヒットデータレジスタ１４０には、データレジスタ１１２に保持された検索されたファイルの先頭アドレスが保持される。より詳しくは、キーワード比較判定回路１５０の判定結果（比較結果）に基づいて、ヒットデータレジスタ１４０はデータレジスタ１１２に保持された先頭アドレスを保持する。
【００５６】
ヒットデータレジスタ１４０に保持された先頭アドレスは、アドレスセレクタ１３０及びデータセレクタ１６０に対して出力される。アドレスセレクタ１３０に出力された先頭アドレスは、フラッシュメモリ１１０に対する再アクセス用に用いられる。データセレクタ１６０に出力された先頭アドレスは、ホストに対して検索結果を出力するために用いられる。先頭アドレスがどちらに出力されるかは、ホストからのコマンドに応じて決定される。
【００５７】
キーワード比較判定回路１５０には、ホストからデータセレクタ１６０を介して検索キーワードが設定される。検索キーワードは、キーワード比較判定回路１５０において、データレジスタ１１２に保持されたキーワード情報との比較に用いられる。キーワード比較判定回路１５０は、キーワード情報ごとに、検索キーワードと比較し、キーワード情報と検索キーワードとが一致するか否かを判定する。キーワード比較判定回路１５０の判定結果（比較結果）は、ヒットデータレジスタ１４０に対して通知される。
【００５８】
データセレクタ１６０は、ホストに接続されるデータバスを、データレジスタ１１２、ヒットデータレジスタ１４０又はキーワード比較判定回路１５０のいずれかに接続する。データレジスタ１１２に保持されたデータ（例えばサムネール情報）は、データセレクタ１６０を介し、ホストに対して出力される。ヒットデータレジスタ１４０に保持されたデータ（例えば検索結果の先頭アドレス）は、データセレクタ１６０を介し、ホストに対して出力される。またホストから指定された検索キーワードが、データセレクタ１６０を介し、キーワード比較判定回路１５０に入力される。
【００５９】
図３に、ホストから出力されるアドレスＡｄｒについて説明するための図を示す。アドレスＡｄｒ［２５：２２］はエリア指定領域、アドレスＡｄｒ［２１：１３］はブロック指定領域、アドレスＡｄｒ［１２：９］はページ指定領域である。アドレスセレクタ１３０は、アドレスＡｄｒ［２１：９］を切り替えることにより、指定するブロック又はページを切り替えることができる。
【００６０】
図４に、フラッシュメモリ装置の要部の詳細な構成例を示す。ただし、図２に示すフラッシュメモリ装置１００と同一部分には同一符号を付し、適宜説明を省略する。
【００６１】
アドレスセレクタ１３０は、ページアドレスセレクタ１３２を含む。ページアドレスセレクタ１３２は、ｉ＿ｓｅａｒｃｈ＿ｓｅｌ信号に基づき、アドレスＡｄｒ［２１：９］又はヒットデータｈ＿Ｄａｔａ［１２：０］のいずれかを、内部アドレスｉ＿Ａｄｒ［２１：９］として出力する。一方、アドレスセレクタ１３０は、アドレスＡｄｒ［２５：２２］、Ａｄｒ［８：０］をそのまま内部アドレスｉ＿Ａｄｒ［２５：２２］、ｉ＿Ａｄｒ［８：０］として出力する。こうすることで、アドレスＡｄｒ［２５：０］の一部のみを置換し、ページ単位でアドレスを切り替えることができる。ｉ＿ｓｅａｒｃｈ＿ｓｅｌ信号は、ダイレクトアクセスを行うか否かを示す信号である。ｉ＿ｓｅａｒｃｈ＿ｓｅｌ信号は、ホストによって指定されたコマンドを判別したコマンドシーケンサ１２０により生成される。
【００６２】
ヒットデータレジスタ１４０は、複数のエントリを有する。各エントリには、データレジスタ１１２に保持された実データの先頭アドレスが記憶される。なお、データレジスタ１１２には検索ページのデータ（キーワード情報、サムネール情報、検索対象の実データの先頭アドレス）が保持されている。ヒットアドレスセレクタ１４２は、ヒットデータレジスタ１４０のエントリを指定し、当該エントリに先頭アドレスを出力したり、当該エントリから先頭アドレスを読み出すことができる。
【００６３】
ヒットデータレジスタ１４０に保持され、ヒットアドレスセレクタ１４２によって選択されたエントリのデータ（ｓ＿Ｄａｔａ）は、ヒットデータｈ＿Ｄａｔａ［１２：０］としてページアドレスセレクタ１３２に対して出力される。また、ヒットデータレジスタ１４０では、ｉ＿ｓｅａｒｃｈ＿ｈｉｔ信号に基づき、ヒットアドレスセレクタ１４２によって選択されたエントリに、データレジスタ１１２に保持された先頭アドレスが格納される。
【００６４】
キーワード比較判定回路１５０は、キーワードレジスタ１５２と、コンパレータ１５４とを含む。キーワードレジスタ１５２には、データセレクタ１６０を介してホストによって設定される検索キーワードＨ＿ＫＷが設定される。コンパレータ１５４は、キーワードレジスタ１５２に設定された検索キーワードと、データレジスタ１１２に保持されたキーワード情報ｈ＿ＫｅｙＷｄとを比較する。その比較結果は、ｉ＿ｓｅａｒｃｈ＿ｈｉｔ信号として出力される。
【００６５】
ｉ＿ｓｅａｒｃｈ＿ｈｉｔ信号は、ページアドレスセレクタ１３２、ヒットアドレスセレクタ１４２及びヒットデータレジスタ１４０に供給される。
【００６６】
ｉ＿ｓｅａｒｃｈ＿ｓｅｌ信号によりダイレクトアクセスモードに設定されているとき、ページアドレスセレクタ１３２は、ｉ＿ｓｅａｒｃｈ＿ｈｉｔ信号により規定されるタイミングで、ヒットデータｈ＿Ｄａｔａ［１２：０］を内部アドレスｉ＿Ａｄｒ［２１：９］として出力する。またｉ＿ｓｅａｒｃｈ＿ｓｅｌ信号によりダイレクトアクセスモードに設定されていないとき、ページアドレスセレクタ１３２は、アドレスＡｄｒ［２１：９］を内部アドレスｉ＿Ａｄｒ［２１：９］として出力する。
【００６７】
ｉ＿ｓｅａｒｃｈ＿ｈｉｔ信号によりキーワード情報が検索キーワードと一致したことが通知されたとき、ヒットアドレスセレクタ１４２は、ヒットデータレジスタ１４０に対してデータレジスタ１１２に保持された先頭アドレスを出力する。そして、ヒットデータレジスタ１４０には、その選択されたエントリに、データレジスタ１１２からの先頭アドレスが保持される。
【００６８】
ホストによる検索キーワードの設定コマンドに基づくｉ＿ｓｅａｒｃｈ＿ｋｅｙｗｏｒｄ信号によって検索キーワードの設定時には、データセレクタ１６０は、ホストからのデータを、検索キーワードＨ＿ＫＷとしてキーワードレジスタ１５２に出力する。一方、検索キーワードを設定しないときは、データセレクタ１６０は、ホストとデータレジスタ１１２との間でデータの入出力を行う。
【００６９】
またヒットデータレジスタ１４０において、ヒットアドレスセレクタ１４２により選択されたエントリに保持された先頭アドレスは、ホストからのコマンドに応じてデータセレクタ１６０を介してホスト側に出力される（Ｈ＿Ｄａｔａ）。
【００７０】
図５に、ダイレクトアクセスモードにおけるフラッシュメモリ装置１００の動作タイミング例を示す。チップセレクトｘＣＳにより選択状態になったフラッシュメモリ装置１００では、ホストから指示されたアドレスＡｄｒを用いてフラッシュメモリ１１０にアクセスが行われる。アドレスＡｄｒによりフラッシュメモリ１１０の検索ページにアクセスされたものとすると、データレジスタ１１２には検索ページのデータ（キーワード情報、サムネール情報、検索対象の実データの先頭アドレス）が保持される。その後、キーワード比較判定回路１５０では、検索キーワードとキーワード情報との比較により、キーワードの一致検出が行われる。そして、一致が検出されると、データレジスタ１１２に保持された実データの先頭アドレスがヒットデータレジスタ１４０に記憶される。また、アドレスセレクタ１３０は、アドレスＡｄｒ［２５：０］の一部を実データの先頭アドレスに置き換えて再アクセス用のアドレスを生成する。その後、再アクセス用のアドレスに基づき再アクセスが行われる。データレジスタ１１２には、再アクセスデータが保持される。
【００７１】
図６に、ダイレクトアクセスモードにおけるフラッシュメモリ装置１００の内部信号の動作タイミング例を示す。まずホストは、所望のファイルの検索キーワードを特定する。そして、ホストは、フラッシュメモリ装置１００に対し、コマンドにより、検索キーワードを設定すると共に該検索キーワードを用いた検索処理の実行を指示する（Ｔ１）。具体的には、フラッシュメモリ装置１００では、ホストによりチップレレクトｘＣＳの論理レベルが「Ｌ」、コマンドラッチイネーブルＣＬＥの論理レベルが「Ｈ」の状態で、ライトイネーブルｘＷＲの立ち下がりでコマンドが取り込まれる。コマンドは例えば上位４ビットでコマンドの内容が識別され、下位４ビットでコマンドに付随するパラメータが与えられる。したがって、上位４ビットのコマンドにより検索を指示し、下位４ビットで検索回数等を指示することも可能である。
【００７２】
その後、ホストは、フラッシュメモリ装置１００に対して３バイト分のリードアドレスを与える。具体的には、フラッシュメモリ装置１００では、チップセレクトｘＣＳの論理レベルが「Ｌ」、アドレスラッチイネーブルＡＬＥの論理レベルが「Ｈ」の状態で、ライトイネーブルｘＷＲの立ち下がりで、ホストからのリードアドレスと、例えば３２バイトの検索キーワードＨ＿ＫＷを取り込む。そして、ビジーｘＢＵＳＹの立ち下がりで、アドレスセレクタ１３０を初期化してホストから指示されたアドレス（Ａｄｒ［２５：０］）をそのままフラッシュメモリ１１０に対して出力するように設定する（Ｔ２）。
【００７３】
そしてフラッシュメモリ装置１００では、フラッシュメモリ１１０に対するリードアクセスが実行される。具体的には、内部リード信号ｉ＿ｘＲＤの立ち下がりで、ホストから指示されたアドレスＡｄｒ［２５：０］に対応するページデータがフラッシュメモリ１１０から読み出され、データレジスタ１１２に記憶される。更に、キーワード比較判定回路１５０において、キーワードレジスタ１５２に保持された検索キーワード（Ｈ＿ＫＷ）と、データレジスタ１１２に記憶されたページデータに含まれるキーワード情報（ｈ＿ＫｅｙＷｄ）とが比較され、一致するか否かが判定される。そして、一致すると判定されたとき、ｉ＿ｓｅａｒｃｈ＿ｈｉｔ信号の論理レベルを「Ｌ」から「Ｈ」に変化させ、その立ち上がりエッジでデータレジスタ１１２に記憶されたページデータに含まれる実データの先頭アドレスをヒットアドレスセレクタ１４２を介して、ヒットデータレジスタ１４０の所与の１エントリに格納する（Ｔ３）。
【００７４】
そして、フラッシュメモリ装置１００では、ビジーｘＢＵＳＹの論理レベルを「Ｈ」に変化させ、アクセスを終了する。
【００７５】
次に、フラッシュメモリ装置１００の動作について説明する。
【００７６】
図７に、フラッシュメモリ装置１００におけるページ構成例を示す。ページデータは、５２８バイトである。各ページは、データ部と冗長部とを含む。冗長部のデータは、データ部の記憶領域に関連付けられた記憶領域に記憶される。データ部には、５１２バイト（Ｂ）のユーザデータが記憶される。図７において、ユーザデータは、第１及び第２のキーワード情報と、サムネール情報とを含む。第１及び第２のキーワード情報は、それぞれ文字、英数字、記号を含むデータであり、各３２バイトの検索に必要な情報（例えばテキストデータ）である。サムネール情報は、検索対象となる実データの内容を把握するための画像や要約等の概要を示す情報（例えばバイナリデータ又はテキストデータ）である。なお、データ部には、キーワード情報が１つのみであってもよいし、キーワード情報が３以上含まれていても良い。キーワード情報の数は、データ部の記憶容量に応じて決定される。
【００７７】
冗長部には、計１６バイトの第１及び第２の冗長データが記憶される。そのうち、２バイトの第２の冗長データは、１３ビット（ｂ）の実データの先頭アドレスを含む。
【００７８】
図８に、フラッシュメモリ装置におけるキーワード検索フローの一例を示す。
まずフラッシュメモリ装置１００では、ホストから指示されたアドレスを用いてフラッシュメモリ１１０がアクセスされる（ステップＳ３００）。次に、ホストから指示されたアドレスに対応するページに記憶された第１及び第２のキーワード情報、サムネール情報及び実アドレスの先頭アドレスが、フラッシュメモリ１１０から読み出される。読み出されたデータは、データレジスタ１１２に保持される（ステップＳ３０１）。
【００７９】
そして、キーワード比較判定回路１５０のコンパレータ１５４において、予めホストにより設定された検索キーワードと一致するか否かが判別される（ステップＳ３０２）。コンパレータ１５４において検索キーワードと第１又は第２のキーワード情報とが一致すると判別されたとき（ステップＳ３０２：Ｙ）、冗長部に記憶された実データの先頭アドレスがヒットデータレジスタ１４０にラッチされる（ステップＳ３０３）。
【００８０】
そして、ホストにより、ダイレクトアクセスモードに設定されているとき（ステップＳ３０４：Ｙ）、ラッチされた実データの先頭アドレスはヒットデータｈ＿Ｄａｔａ［１２：０］としてページアドレスセレクタ１３２に供給される。ページアドレスセレクタ１３２は、アドレスＡｄｒ［２１：９］をヒットデータｈ＿Ｄａｔａ［１２：０］に置換したアドレスによりフラッシュメモリ１１０にアクセスし（ステップＳ３０５）、一連のアクセスを終了する（エンド）。
【００８１】
一方、ステップＳ３０２で第１及び第２のキーワード情報が検索キーワードと一致しないと判別されたとき（ステップＳ３０２：Ｎ）、或いはステップＳ３０４でダイレクトアクセスモードに設定されていないとき（ステップＳ３０４：Ｎ）、一連のキーワード検索のアクセスを終了する（エンド）。
【００８２】
図９に、フラッシュメモリ装置１００が適用されるメモリシステムの構成の概要を示す。このメモリシステムでは、本実施形態におけるフラッシュメモリ装置１００が、ホスト４００に接続される。ホスト４００は、ＣＰＵ又はＭＰＵを含み、メモリシステム全体の制御を司る。ホスト４００上で動作するＯＳの指示により、ホスト４００は、ワークメモリ４１０に記憶されたデータに対して処理を行う。
【００８３】
フラッシュメモリ装置１００には、複数のファイルのデータが記憶される。これらファイルの所在（フラッシュメモリ１１０におけるアドレス）は、ディレクトリ情報と呼ばれるファイル管理情報により管理される。ディレクトリ情報もまた、フラッシュメモリ装置１００に記憶される。この場合、例えばメモリシステムの初期化時において、フラッシュメモリ装置１００に記憶されたディレクトリ情報がワークメモリ４１０上に展開される。ホスト４００は、ワークメモリ４１０に展開されたディレクトリ情報を参照して、フラッシュメモリ装置１００に記憶されたファイルにアクセスを実行する。
【００８４】
図１０に、ディレクトリ情報の構成例を示す。ディレクトリ情報には、各ファイルのファイル名に対応して、アドレスが記憶される。このアドレスは、ファイルのデータが記憶されるフラッシュメモリ装置１００の論理的な先頭アドレスである。例えば、ファイル名「Ａ」というファイルにアクセスする場合、ディレクトリ情報を参照してファイル「Ａ」が記憶されるフラッシュメモリ装置１００の先頭アドレスａを得る。そこでホスト４００が、該先頭アドレスａによりフラッシュメモリ装置１００にアクセスすることで、アドレスａに対応するページに記憶されたファイル「Ａ」のデータを読み出すことができる。
【００８５】
図１１に、メモリシステムにおけるフラッシュメモリ装置１００の動作を模式的に示す。フラッシュメモリ装置１００のフラッシュメモリ１１０において、ファイル「Ａ」、「Ｂ」、「Ｃ」のデータが記憶されるページの先頭アドレスをアドレスａ、ｂ、ｃとする。ファイルａに対応するページには、ホスト４００によって、予めデータ部にキーワード情報ｋｅｙ１ａ、ｋｅｙ２ａ（第１及び第２のキーワード情報）と、サムネール情報とが設定され、冗長部に実データの先頭アドレス（実アドレス）ａ´が設定される。同様に、ファイルｂ（ファイルｃ）に対応するページには、ホスト４００によって、予めデータ部にキーワード情報ｋｅｙ１ｂ、ｋｅｙ２ｂ（ｋｅｙ１ｃ、ｋｅｙ２ｃ）と、サムネール情報とが設定され、冗長部に実データの先頭アドレス（実アドレス）ｂ´（ｃ´）が設定される。
【００８６】
ここで、ホスト４００がフラッシュメモリ装置１００に対し、キーワードＫＷを含むファイルを検索する場合を考える。まずホスト４００は、キーワード検索に先立って、フラッシュメモリ装置１００に対してキーワードＫＷを設定する。
このキーワードＫＷは、キーワード比較判定回路１５０のキーワードレジスタ１５２に保持される。
【００８７】
次にホスト４００は、図１０に示すディレクトリ情報を参照して、検索対象のファイル「Ａ」、「Ｂ」、「Ｃ」、・・・のそれぞれが記憶されるページの先頭アドレスａ、ｂ、ｃ、・・・を取得する。ホスト４００は、アドレスａ、ｂ、ｃ、・・・の順にフラッシュメモリ装置１００にアクセスし、キーワードＫＷを含むファイルの検索処理を行う。
【００８８】
すなわち、ホスト４００は、まずファイル「Ａ」がキーワードＫＷを含むか否かを判別するため、ファイル「Ａ」が記憶されるページに対応するアドレスａを用いてフラッシュメモリ装置１００にアクセスする。フラッシュメモリ装置１００では、例えば論理アドレスと物理アドレスとの間の変換等を行ってフラッシュメモリ１１０にアクセスすることができるが、ここでは説明の簡略化のためにアドレス変換を行わないものとする。
【００８９】
フラッシュメモリ装置１００では、ファイルａに対応したページのデータがデータレジスタ１１２に保持される。ファイルａに対応したページのデータは、キーワード情報ｋｅｙ１ａ、ｋｅｙ１ｂと、サムネール情報と、実データの先頭アドレス（実アドレス）ａ´である。
【００９０】
次に、キーワード比較判定回路１５０において、予め設定されたキーワードＫＷと、キーワード情報ｋｅｙ１ａ、ｋｅｙ１ｂとの比較が行われる。その結果、キーワードＫＷと、いずれかのキーワード情報とが一致したことが検出されると、データレジスタ１１２に保持された実データの先頭アドレスａ´がヒットデータレジスタ１４０に保持される。
【００９１】
以上のような手順を、ファイル「Ｂ」、「Ｃ」、・・・の順で行うことで、ホスト４００からの１回のアクセスのみで、キーワードＫＷを含むファイルの先頭アドレスをヒットデータレジスタ１４０に蓄積させることが可能となる。
【００９２】
ここで、ホストからのコマンドによってダイレクトアクセスモードに設定されている場合、アドレスセレクタ１３０により、ヒットデータレジスタ１４０に保持された実データの先頭アドレスａ´を用いて、図１１に示すように再アクセスを行うことができる。アドレスセレクタ１３０は、例えば図４に示すようにアドレスａの一部のみをアドレスａ´に置換しても良いし、そのまま用いることも可能である。アドレスａ´に基づいて、再アクセス用のアドレスが生成されればよい。
【００９３】
このようにアドレスセレクタ１３０により、アドレスａ´に対応するページにアクセスして、該ページに記憶されたファイル「Ａ」の実データがデータレジスタ１１２に保持される。このファイル「Ａ」の実データは、例えばホスト４００からの指示により、ホスト４００に対して出力される。
【００９４】
或いは、ヒットデータレジスタ１４０にファイルの実アドレスａ´が保持されているものとする。この場合、図１２（Ａ）に示すように、ホスト４００からの第１のコマンドにより、ヒットデータレジスタ１４０にファイルの実アドレスａ´をホスト４００に対して出力するようにしてもよい。より具体的には、フラッシュメモリ装置１００が内蔵するコマンドデコーダ４２０により、ホスト４００からのコマンドをデコードする。その結果、当該コマンドがヒットデータレジスタ１４０の保持内容の出力指示であることを判別すると、ヒットデータレジスタ１４０に保持された実アドレスａ´を、例えば図４に示すデータセレクタ１６０を介してホスト４００に対し出力する。ホスト４００では、キーワードＫＷの検索のみでは所望のファイルか否かを判断できないとき、ファイル「Ａ」のサムネール情報を読み出して判断した上で、必要に応じて実アドレスａ´を用いてファイル「Ａ」のデータを改めて読み出すことができる。
【００９５】
更にヒットデータレジスタ１４０にファイルの実アドレスａ´、ｂ´、ｃ´が保持されているものとする。この場合、図１２（Ｂ）に示すように、ホスト４００からの第２のコマンドにより、ヒットデータレジスタ１４０に保持された内容を一括してホスト４００に対して出力するようにしてもよい。より具体的には、フラッシュメモリ装置１００が内蔵するコマンドデコーダ４２０により、ホスト４００からのコマンドをデコードする。その結果、当該コマンドがヒットデータレジスタ１４０の保持内容の一括出力指示であることが判別すると、ヒットデータレジスタ１４０に保持された実アドレスａ´、ｂ´、ｃ´を、例えば図４に示すデータセレクタ１６０を介してホスト４００に対し出力する。
ホスト４００では、キーワードＫＷの検索のみでは所望のファイルか否かを判断できないとき、ファイル「Ａ」のサムネール情報を読み出して判断した上で、必要に応じて実アドレスａ´を用いてファイル「Ａ」のデータを改めて読み出すことができる。ホスト４００では、キーワードＫＷの検索のみでは所望のファイルか否かを判断できないとき、ファイル「Ａ」、「Ｂ」、「Ｃ」のサムネール情報を読み出して判断した上で、必要なファイルの実アドレスを用いて当該ファイルのデータを改めて読み出すことができる。
【００９６】
このようにフラッシュメモリ装置１００が適用されるメモリシステムでは、ホストから指示される検索の効率を大幅に向上させることができ、ホストを含むシステム全体の処理能力の低下を防止することができる。
【００９７】
以上説明した実施形態では、半導体記憶装置として、不揮発性で、かつアクセス速度が遅いフラッシュメモリを含むものを例に説明したが、これに限定されるものではない。例えば、揮発性のメモリであるＳＲＡＭやＤＲＡＭを含む半導体記憶装置であってもよい。
【００９８】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【００９９】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【図１】本実施形態における記憶装置の原理的な構成を示すブロック図。
【図２】フラッシュメモリ装置のハードウェア構成例を示すブロック図。
【図３】ホストから出力されるアドレスについての説明図。
【図４】フラッシュメモリ装置の要部の詳細な構成例を示すブロック図。
【図５】フラッシュメモリ装置の動作タイミング例を示すタイミング図。
【図６】フラッシュメモリ装置の内部信号の動作タイミング例を示すタイミング図。
【図７】フラッシュメモリ装置におけるページ構成例を示す説明図。
【図８】フラッシュメモリ装置のキーワード検索の一例のフロー図。
【図９】メモリシステムの構成の概要を示すブロック図。
【図１０】ディレクトリ情報の構成例を示す説明図。
【図１１】フラッシュメモリ装置の動作を説明する模式図。
【図１２】図１２（Ａ）はホストからの出力指示があった場合の説明図。図１２（Ｂ）はホストからの一括出力指示があった場合の説明図。
【符号の説明】
１０  記憶装置、２０、４００  ホスト、３０  メモリ、３２、１１２  データレジスタ、４０  アクセス回路、５０  キーワード保持回路、６０  比較回路、７０、１４０  ヒットデータレジスタ、１００  フラッシュメモリ装置（半導体記憶装置）、１１０  フラッシュメモリ、１２０  コマンドシーケンサ、１３０アドレスセレクタ、１３２  ページアドレスセレクタ、１４２  ヒットアドレスセレクタ、１５０  キーワード比較判定回路、１５２  キーワードレジスタ、１５４  コンパレータ、１６０  データセレクタ、４１０  ワークメモリ、４２０  コマンドデコーダ
【図１】
2004192426.tif 000003
【図２】
2004192426.tif 000004
【図３】
2004192426.tif 000005
【図４】
2004192426.tif 000006
【図５】
2004192426.tif 000007
【図６】
2004192426.tif 000008
【図７】
2004192426.tif 000009
【図８】
2004192426.tif 000010
【図９】
2004192426.tif 000011
【図１０】
2004192426.tif 000012
【図１１】
2004192426.tif 000013
【図１２】
2004192426.tif 000014