(57)【要約】【課題】電気絶縁性磁性体層と導体パターンを積層して形成される磁心型積層インダクタにおいて、インダクタの小形化とくに薄形化を達成しつつ、磁束密度変化の直線領域を広く確保することができようにし、これにより、たとえばＤＣ−ＤＣコンバータのように直流重畳されて使用されるインダクタとしても好適に使用できるようにする。【解決手段】電気絶縁性磁性体層と導体パターンが積層されて、上記導体パターンが上記磁性体層を挟みながら層方向に重畳して螺旋状に周回するコイルを形成し、上記磁性体層が上記コイルからの磁界を環状に導く閉磁路を形成する磁心型積層インダクタにあって、上記コイルからの磁界を導くの閉磁路の磁路バランスを均等化させる。【選択図】　　　図１
2004014549.tif 000002
【特許請求の範囲】
【請求項１】
電気絶縁性磁性体層と導体パターンが積層されて、上記導体パターンが上記磁性体層を挟みながら層方向に重畳して螺旋状に周回するコイルを形成し、上記磁性体層が上記コイルからの磁界を環状に導く閉磁路を形成する磁心型積層インダクタにおいて、上記コイルの内径をそのコイル両端の開口付近にてテーパ状に拡開させることにより、そのコイルを貫通する閉磁路の磁路断面積を全体的に均等化させたことを特徴とする磁心型積層インダクタ。
【請求項２】
請求項１において、前記コイルの中間巻線部を形成する導体パターンは比較的広い導体幅で相対的に小さな内径を描くようにパターニングされる一方、前記コイルの両端巻線部を形成する導体パターンは比較的狭い導体幅により相対的に大きな内径を描くようにパターニングされていることを特徴とする磁心型積層インダクタ。
【請求項３】
請求項１または２において、前記導体パターンは直角に屈曲するパターンにより矩形状のコイルを形成していることを特徴とする磁心型積層インダクタ。
【請求項４】
電気絶縁性磁性体層と導体パターンが積層されて、上記導体パターンが上記磁性体層を挟みながら層方向に重畳して螺旋状に周回するコイルを形成し、上記磁性体層が上記コイルからの磁界を環状に導く閉磁路を形成する磁心型積層インダクタにおいて、上記磁性体層に磁気ギャップを選択的に介在させることにより、コイルの起磁力が不等分布することにより生じる磁束密度の偏りを均等化させるようにしたことを特徴とする磁心型積層インダクタ。
【請求項５】
請求項４において、前記磁気ギャップは、前記磁性体層の一部を相対的に低透磁率の層で置き換えることにより形成されていることを特徴とする磁心型積層インダクタ。
【請求項６】
請求項４または５において、前記コイルは、その両端が互いに反対方向に位置する電極端子に引き出し用導体パターン部を介して接続されることにより、整数でない半端な巻数を有することを特徴とする磁心型積層インダクタ。
【請求項７】
電気絶縁性磁性体層と導体パターンが積層されて、上記導体パターンが上記磁性体層を挟みながら層方向に重畳して螺旋状に周回するコイルを形成し、上記磁性体層が上記コイルからの磁界を環状に導く閉磁路を形成する磁心型積層インダクタにおいて、次の構成手段（１）〜（４）を有することを特徴とする磁心型積層インダクタ。
（１）上記磁性体層は、上記コイルの内側にて上記閉磁路の中足部を形成するとともに、そのコイルの外側にて上記閉磁路の外足部を形成する。
（２）上記コイルは、その両端が互いに反対方向に位置する電極端子に引き出し用導体パターン部を介して接続されることにより、導体パターンの重畳数がｎ（１以上の整数）層となる部分とｎ＋１層となる部分を有する。
（３）上記ｎ＋１層の導体パターン部からの磁界が導入される外足部の幅を、上記ｎ層の導体パターン部からの磁界だけが導入される外足部の幅よりも狭くする。
（４）上記（３）によって閉磁路全体の透磁率を均等化されている。
【請求項８】
請求項７において、前記引き出し用導体パターン部からの磁界を導くＩ字状外足部のパターン面積を、それ以外の部分に形成されるＵ字状外足部のパターン面積の１／５以下としたことを特徴とする磁心型積層インダクタ。
【請求項９】
請求項７または８において、前記コイルの内側に形成される中足部のパターン面積と、そのコイルの外側に形成される外足部のパターン面積をほぼ等しくしたことを特徴とする磁心型積層インダクタ。
【請求項１０】
請求項９において、前記中足部の外周長と、前記Ｕ字状外足部と導体パターン間の境界長をほぼ同じにしたことを特徴とする磁心型積層インダクタ。
【請求項１１】
請求項７〜１０のいずれかにおいて、前記引き出し用導体パターン部の幅をｔとし、この引き出し用導体パターン部に沿うＩ字状外足部の幅をｗとし、前記中足部と前記引き出し用導体パターン部間の境界長をｋとしたときに、（ｗ＋ｔ）≒ｋ／２となるようにしたことを特徴とする磁心型積層インダクタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は磁心型積層インダクタに関し、たとえば超小形のＤＣ−ＤＣコンバータに利用して好適である。
【０００２】
【従来の技術】
ＤＣ−ＤＣコンバータなどの電源回路に使用されるトランスやチョークコイルなどの磁心型インダクタは磁性コアにコイルを巻回して構成されるため、半導体集積回路などの電子部品に比べて小形化とくに薄型化が困難であった。そこで、本発明者は、図９に示すような磁心型積層インダクタを検討した。
【０００３】
図９は、本発明者が本発明に先立って検討した磁心型積層インダクタの構成を示したものであって、（ａ）は外観構成、（ｂ）は導体パターンの一部、（ｃ）は（ｂ）のＡ−Ａ切断面図、（ｄ）は（ｃ）の厚み方向拡大図をそれぞれ示す。磁性コアを有しない非磁心型の積層インダクタは、非磁性電気絶縁層と導体パターンをスクリーン印刷等で積層して形成されるが、図９に示す磁心型積層インダクタ１０’は、電気絶縁性磁性体層（軟磁性体層）３０と導体パターン２０をスクリーン印刷等で積層することにより形成される。導体パターン２０は電気絶縁性磁性体層３０を挟みながら層方向に重畳して螺旋状に周回するコイルＬ’を形成する。電気絶縁性磁性体層３０は上記コイルＬ’からの磁界を環状に導く閉磁路を形成する。コイルＬの両端は引き出し用導体パターン部２１，２２を介してインダクタチップの両端に位置する電極端子１１，１２に接続される。
【０００４】
なお、上記磁心型積層インダクタ１０’は本発明者が本発明に先立って検討したものであって、本発明では従来技術として扱うが、必ずしも公知の技術ではない。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した技術では次のような問題を生じることが本発明者によりあきらかとされた。すなわち、上述した磁心型積層インダクタ１０’は、図１０に示すように、電気絶縁性磁性体層３０がコイルＬ’からの磁界を環状に導く閉磁路を形成するが、その閉磁路の実効磁路断面積は一様ではなく、磁路の位置によって大きく異なる。つまり、磁路長方向での磁路断面積のバラツキが大きい。
【０００６】
図１０は、図９に示した磁心型積層インダクタの断面モデルを示す。同図に示すように、上記閉磁路はａ−ｂ−ｃ−ｄの各部分を経由して周回するが、その閉磁路の実効磁路断面積は、図１１に示すように、磁路の位置（ａ−ｂ−ｃ−ｄ）によって大きく異なる。そして、その磁路断面積が大きくなる部分（ａとｂの中間およびｄとａの中間）と小さくなる部分（ｂとｄ）との差が大きい。つまり、磁路アンバランスが大きい。
【０００７】
この磁路アンバランスはコイルＬ’の起磁力に対する磁束密度変化の直線性を劣化させる。すなわち、コイル電流を大きくして起磁力を増加させても、磁路断面積の小さな部分が他の部分よりも先に磁気飽和し、これに伴ってインダクタンス値が急減してしまう。つまり、磁路断面積が最小となる個所（ｂとｄ）が閉磁路全体の透磁率を支配する磁路ネックとなる。この磁路ネックでの磁路断面積が小さいと、他の部分で磁路断面積が大きくても、磁束密度の直線変化範囲いわゆる直線領域が狭められてしまう。図１０に示した断面モデルでは、磁路がコイルＬ’の両端付近で屈曲するコーナ付近（ｂとｄ）に磁路ネックが形成され、この磁路ネックが上記直線領域を狭める、ということが判明した。
【０００８】
ＤＣ−ＤＣコンバータなどの電源回路では通常、トランスやチョークコイルなどのインダクタに直流電流を重畳させるが、そのためには上記直線領域をできるだけ広く確保する必要がある。しかし、上述した磁心型積層インダクタ１０’ではその直線領域を広く確保することができない。また、上記磁気ネックに磁気的な損失が集中して、これによる発熱が問題となる。このように、上述した磁心型積層インダクタ１０’は、ＤＣ−ＤＣコンバータなどの電源回路（パワー回路）への使用適性を欠いていた。
【０００９】
上述した磁心型積層インダクタ１０’において磁束密度変化の直線領域を広げるためには、磁性体層３０によって形成される磁性コア部分の体積とくに厚みを十分に大きく確保することが有効であるが、これはインダクタ１０’の小形化とくに薄形化に背反する。
【００１０】
この発明は以上のような問題を鑑みてなされたもので、その目的は、電気絶縁性磁性体層と導体パターンを積層して形成される磁心型積層インダクタにおいて、インダクタの小形化とくに薄形化を達成しつつ、磁束密度変化の直線領域を広く確保することができ、これにより、たとえば直流重畳されて使用される用途にも適したものとすることができる技術を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は次のような手段を提供する。
第１の手段は、電気絶縁性磁性体層と導体パターンが積層されて、上記導体パターンが上記磁性体層を挟みながら層方向に重畳して螺旋状に周回するコイルを形成し、上記磁性体層が上記コイルからの磁界を環状に導く閉磁路を形成する磁心型積層インダクタにおいて、上記コイルの内径をそのコイル両端の開口付近にてテーパ状に拡開させることにより、そのコイルを貫通する閉磁路の磁路断面積を全体的に均等化させたことを特徴とする。
【００１２】
上記手段より、電気絶縁性磁性体層と導体パターンを積層して形成される磁心型積層インダクタにおいて、インダクタの小形化とくに薄形化を達成しつつ、磁束密度変化の直線領域を広く確保することができる。これにより、たとえば直流重畳されて使用される用途にも適した薄型の磁心型積層インダクタを得ることができる。
【００１３】
上記手段の実施形態としては、コイルの中間巻線部を形成する導体パターンを比較的広い導体幅で相対的に小さな内径を描くようにパターニングする一方、そのコイルの両端巻線部を形成する導体パターンを比較的狭い導体幅により相対的に大きな内径を描くようにパターニングするという構成が好適である。導体パターンは直角に屈曲するパターンにより矩形状のコイルを形成するようにパターンニングするとよい。
【００１４】
第２の手段は、電気絶縁性磁性体層と導体パターンが積層されて、上記導体パターンが上記磁性体層を挟みながら層方向に重畳して螺旋状に周回するコイルを形成し、上記磁性体層が上記コイルからの磁界を環状に導く閉磁路を形成する磁心型積層インダクタにおいて、上記磁性体層に磁気ギャップを選択的に介在させることにより、コイルの起磁力が不等分布することにより生じる磁束密度の偏りを均等化させるようにしたことを特徴とする。
この手段によれば、コイル巻数が半端なことによって生じる磁束密度の飽和バラツキを解消することができ、これにより、上記第１の手段と同様、インダクタの小形化とくに薄形化を達成しつつ、磁束密度変化の直線領域を広く確保することができる。インダクタチップの両端に電極端子を配設するためには、コイルの両端から互いに反対方向に導体パターンを引き出す必要があるが、この引き出し用導体パターン部はコイルの巻数を整数でない半端な数にする。この半端な巻数を有するコイルは起磁力が不等分布して閉磁路中の磁束密度に偏りが生じさせるが、上記手段によれば、その磁束密度の偏りを均等化することができる。これにより、自作密度変化の線領域を拡大することができる。上記磁気ギャップは上記磁性体層の一部を相対的に低透磁率の層に置き換えることにより形成することができる。
【００１５】
第３の手段は、電気絶縁性磁性体層と導体パターンが積層されて、上記導体パターンが上記磁性体層を挟みながら層方向に重畳して螺旋状に周回するコイルを形成し、上記磁性体層が上記コイルからの磁界を環状に導く閉磁路を形成する磁心型積層インダクタにおいて、次の構成手段（１）〜（４）を有することを特徴とする。
（１）上記磁性体層は、上記コイルの内側にて上記閉磁路の中足部を形成するとともに、そのコイルの外側にて上記閉磁路の外足部を形成する。
（２）上記コイルは、その両端が互いに反対方向に位置する電極端子に引き出し用導体パターン部を介して接続されることにより、導体パターンの重畳数がｎ（１以上の整数）層となる部分とｎ＋１層となる部分を有する。
（３）上記ｎ＋１層の導体パターン部からの磁界が導入される外足部の幅を、上記ｎ層の導体パターン部からの磁界だけが導入される外足部の幅よりも狭くする。
（４）上記（３）によって閉磁路全体の透磁率を均等化されている。
【００１６】
この第３の手段も、インダクタの小形化とくに薄形化を達成しつつ、磁束密度変化の直線領域を広く確保することができる。さらに、上記手段では、次のような実施形態が好適である。
すなわち、上記引き出し用導体パターン部からの磁界を導くＩ字状外足部のパターン面積を、それ以外の部分に形成されるＵ字状外足部のパターン面積の１／５以下とする。上記コイルの内側に形成される中足部のパターン面積と、そのコイルの外側に形成される外足部のパターン面積をほぼ等しくする。上記中足部の外周長と、上記Ｕ字状外足部と導体パターン間の境界長をほぼ同じにする。上記引き出し用導体パターン部の幅をｔとし、この引き出し用導体パターン部に沿うＩ字状外足部の幅をｗとし、上記中足部と上記引き出し用導体パターン部間の境界長をｋとしたときに、（ｗ＋ｔ）≒ｋ／２となるようにする。
【００１７】
【発明の実施の形態】
図１は、本発明による磁心型積層インダクタの第１実施例を示す。同図において、（ａ）はその外観構成例、（ｂ）は導体パターンの一部、（ｃ）は（ｂ）のＡ−Ａ切断面図、（ｄ）は（ｃ）の厚み方向拡大図をそれぞれ示す。
【００１８】
同図に示す磁心型積層インダクタ１０は表面実装用のチップ部品として構成されている。この磁心型積層インダクタ１０は、電気絶縁性磁性体層（軟磁性体層）３０と導体パターン２０をスクリーン印刷等で交互に積層することにより形成される。導体パターン２０は電気絶縁性磁性体層３０を挟みながら層方向に重畳して螺旋状に周回するコイルＬを形成する。図示の実施例の場合、導体パターン２０は直角に屈曲しながら矩形状のコイルＬを形成している。
【００１９】
電気絶縁性磁性体層３０は上記コイルＬからの磁界を環状に導く閉磁路を形成する。コイルＬの両端は引き出し用導体パターン部２１，２２を介してインダクタチップの両端に位置する電極端子１１，１２に接続される。電極端子１１，１２はチップの両端に位置対称に配設されている。
【００２０】
この実施例の磁心型積層インダクタ１０では、図１の（ｃ）および（ｄ）に示すように、コイルＬを形成する各層の導体パターン２０が層方向に重畳して螺旋状のコイルＬを形成するとともに、そのコイルＬの内径がそのコイル両端の開口付近にてテーパ状に拡開するように形成されている。このため、同図の（ｄ）に示すように、コイルＬの中間巻線部を形成する導体パターン２０は比較的広い導体幅で相対的に小さな内径Ａを描くようにパターニングされる一方、コイルＬの両端巻線部を形成する導体パターン２０は比較的狭い導体幅により相対的に大きな内径Ｂを描くようにパターニングされている。
【００２１】
上述した磁心型積層インダクタは、図２に示すように、電気絶縁性磁性体層３０がコイルＬの内外を周回する環状の閉磁路を形成するが、この閉磁路の断面積（実効磁路断面積）は、コイルＬの内径をそのコイル両端の開口付近にてテーパ状に拡開させたことにより、図３に示すように、磁路の位置（ａ−ｂ−ｂ−ｃ）によるバラツキが小さく、閉磁路全体にわたってほぼ均等な磁路断面積が得られるようになっている。図３において、実線グラフ線は本発明の実施例による磁路断面積状態を示し、波線グラフ線は前述した従来のインダクタ１０’の磁路断面積状態を示す。
【００２２】
磁路バラツキが小さいければ、閉磁路全体が飽和するまで高透磁率を確保することができ、これにより、インダクタの小形化とくに薄形化を達成しつつ、磁束密度変化の直線領域を広く確保して、たとえばＤＣ−ＤＣコンバータのように直流重畳されて使用される用途にも適した磁心型積層インダクタ１０を得ることができる。これとともに、磁気損失が閉磁路全体に分散されるようになるため、損失の集中による発熱の問題も回避することができる。
【００２３】
上述した構成に加えて、コイルＬの内周側磁路部分（ａ部分）の磁路断面積と外周側磁路部分（ｃ部分）の磁路断面積も互いに等しくするように構成すれば、上記磁路バランスをさらに均等化させることができる。このためには、図１の（ｄ）において、コイルＬの内径が最も小さくなる中間巻線部分（内径がＡとなる部分）すなわちコイルＬ内側の磁路断面積が最小となる位置（内径Ａの位置）にて、そのコイルの内側と外側の両磁路断面積が等しくなるようにするとよい。コイルＬの巻線パターンは、図示の例では矩形としてあるが、円形またはその他のループ形状でもよい。
【００２４】
図４は、上記磁心型積層インダクタ１０の磁性体部分をバルク（単体）のＥ型磁性コアにモデル化して示す。バルクのＥ型磁性コアは平板部の両端にそれぞれ外足部を有するとともに、その平板部の中央に中足部が立っている形状をなしている。同図において、（ａ）に示すような方形柱状の中足部を有するＥ型磁性コアは、本発明では（ｂ）に示すような方形な台形状の中足部を有する磁性コアにモデル化することができる。また、（ｃ）に示すような円柱状の中足部を有するＥ型磁性コアは、本発明では（ｄ）に示すような円形な台形状の中足部を有するＥ型磁性コアにモデル化することができる。
【００２５】
（ａ）の磁性コアモデルにおいて、中足部の一辺の長さ（径）をＢとし、その中足部が立っている平板部の厚みをｔとした場合、その中足部と平板部が連接する環状部分での断面積Ａ１は、Ａ１＝４×Ｂ×ｔとなる。中足部と平板部間での磁路バランスをとるためには、その環状連接部分の断面積Ａ１が中足部の断面積Ａ２に等しくなるようにする必要がある。中足部の断面積Ａ２は、Ａ２＝Ｂ×Ｂである。これからＡ１＝Ａ２とするためには、ｔ＝Ｂ／４となるようにｔを定める。
【００２６】
（ｂ）の磁性コアモデルにおいて磁路バランスをとるためには、中足部の上面積と、その中足部の付け根部分に連接する環状部分での断面積が互いに等しくなるようにすればよい。中足部の上面における一辺の長さをＢとし、その中足部の付け根部分における一辺の長さをＢ’とし、その中足部が立っている平板部の厚みをｔ’とした場合、中足部の上面積はＢ×Ｂで、その中足部と平板部が連接する環状部分での断面積は４×Ｂ’×ｔ’となる。中足部と平板部間で磁路バランスをとるためには、両面積（Ｂ×Ｂ）と（４×Ｂ’×ｔ’）が等しくなるようにｔ’を定めればよい。すなわち、この場合は、ｔ’＝（Ｂ×Ｂ）／（４×Ｂ’）となるようにｔ’を定めればよい。この条件式は、Ｂ’を大きくすることで、ｔ’が小さくても磁路バランスをとれることを示す。これにより、ｔ’を小さくして磁性コアを薄型化することができる。
【００２７】
（ｃ）の磁性コアモデルでは、中足部の直径をＤとし、その中足部が立っている平板部の厚みをｔとした場合、その中足部と平板部が連接する環状部分での断面積Ａ１は、Ａ１＝π×Ｄ×ｔとなる。また、中足部の断面積Ａ２は、Ａ２＝（Ｄ／２）×（Ｄ／２）×πとなる。この場合、中足部と平板部間で磁路バランスをとるためには、ｔ＝Ｄ／４となるようにｔを定める。
【００２８】
（ｄ）の磁性コアモデルでは、中足部の上面における直径をＤとし、その中足部の付け根部分における直径をＤ’とし、その中足部が立っている平板部の厚みをｔ’とした場合、中足部の上面積はＡ２＝（Ｄ／２）×（Ｄ／２）×πで、その中足部と平板部が連接する環状部分での断面積はπ×Ｄ’×ｔ’となる。この場合、中足部と平板部間で磁路バランスをとるためには、ｔ＝（Ｄ×Ｄ）／（４×Ｄ’）となるようにｔを定めればよい。この条件式は、（ｂ）の場合と同様、Ｄ’を大きくすることで、ｔ’が小さくても磁路バランスをとれることを示す。これにより、ｔ’を小さくして磁性コアを薄型化することができる。
【００２９】
図５は本発明による磁心型積層インダクタの第２実施例を示す。表面実装用のチップ部品として構成された積層インダクタでは、基板実装時に面倒な方向判別を行わなくても済むようにするため、チップの両端に電極端子１１，１２を振り分けた位置対称状態で配設することが望ましい（図１）。このため、図５の（ａ）に示すように、コイルＬの両端はそれぞれ引き出し用導体パターン部２１，２２を介して互いに反対方向に引き出される。このような端子引き出し構造を形成した場合、コイルＬの巻数は単純な整数とはならず、たとえばｎ×１／４回といったような半端な巻数となる（ｎは整数）。
【００３０】
この場合、同図の（ｂ）に示すように、コイルＬを形成する導体パターン２０の層数は場所により異なってくる。すなわち、導体パターンがｎ層重なる部分とｎ＋１層重なる部分が生じる。導体パターン２０がｎ＋１層重なる部分が１／４周分あれば、コイル巻数はｎ＋１／４回となる。導体パターン２０がｎ＋１層重なる部分とｎ層重なる部分とでは起磁力が異なる。
【００３１】
引き出し用導体パターン部２１，２２がある側の磁路Ａでは、導体パターンが１層余分に重畳してコイルＬの巻数が部分的に多くなっているため、コイルＬからの受ける起磁力が他の部分の磁路Ｂよりも大きなる。この起磁力の違いは磁路バランスを低下させて磁束密度変化の直線性を損なう要因になる。仮に、閉磁路全体の磁路断面積が一様であったとしても、起磁力に偏りがあると、その起磁力が大きい部分が先に磁気飽和して前述した磁気ネックと同様の問題を生じさせる。
【００３２】
そこで、この実施例では、図５に示すように、起磁力が大きくなる側の磁路Ａに磁気ギャップ３１を選択的に介在させる。この磁気ギャップ３１は、非磁性電気絶縁層（透磁率μ≒１）または相対的に低透磁率の電気絶縁性磁性体層（軟磁性体層）によって形成することができる。具体的には、特定の層に形成される電気絶縁性磁性体層３０の一部を低透磁率の層に置き換えることにより形成できる。このような磁気ギャップ３１を設けることにより、コイルＬの部分的巻数の違いによる起磁力の不等分布を補償して良好な磁気バランスを得ることができる。
【００３３】
図６は上記磁気ギャップ３１のさらに具体的な実施例を示す。図５に示した磁気ギャップ３１は、Ｅ型磁性コアの一方の外足部に相当する部分だけに設けていたが、コア全体の磁路バランスをとるためには、図６に示すように、Ｅ型磁性コアの一方の外足部と中足部の両方に跨るパターン形状で磁気ギャップ３１を設けた方がよい。
【００３４】
図７は本発明による磁心型積層インダクタの第３実施例を示す。コイルＬの部分的な巻数の違いによる起磁力の不等分布は、同図に示すように、Ｅ型磁性コアの一対の外足部に相当する部分の面積比によって補償することができる。すなわち、同図において、引き出し用導体パターン部２１，２２が形成されることによって導体パターンがｎ＋１層重畳している側（磁路Ａ側）の外足幅ｔ１は、その導体パターンがｎ層だけ重畳している側（磁路Ｂ側）の外足幅ｔ２よりも狭く形成されている。つまり、上記ｎ＋１層の導体パターン部からの磁界が導入される外足部の幅ｔ１を、上記ｎ層の導体パターン部からの磁界だけが導入される外足部の幅ｔ２よりも狭くしている。これにより、起磁力の不等分布による磁束密度の位置的な偏りが生じても、その偏りを補償して良好な磁気バランスを得ることができる。
【００３５】
図８は導体パターン２０と電気絶縁性磁性体層３０が共に矩形状に形成される磁心型積層インダクタの寸法関係図を示す。同図において、上記磁路バランスとるためには、各部の寸法を次のようにするとよい。
（１）引き出し用導体パターン部２１，２２の側に形成されるＩ字状外足部パターンの面積ｓ２２を、それ以外の部分に形成されるＵ字状外足部パターンの面積ｓ２１の１／５以下とする。
（２）コイルＬの内側に形成されるある中足部パターンの面積ｓ１と、そのコイルＬの外側に形成されるＩ字状とＵ字状の外足部の全パターン面積ｓ２（＝ｓ２１＋ｓ２２）とをほぼ等しくする。
（３）上記中足部の外周長（２×ｊ＋２×ｋ）と、上記Ｕ字状外足部と導体パターン間の境界長（２×ｕ＋ｎ＋２×ｐ）をほぼ同じにする。
（４）引き出し用導体パターン部２１，２２の幅をｔとし、この引き出し用導体パターン部２１，２２に沿うＩ字状外足部の幅をｗとし、上記引き出し用導体パターン部２１，２２と中足部間の境界長をｋとしたときに、（ｗ＋ｔ）≒ｋ／２となるようにする。これにより、中足部での磁路断面積をＩ字状外足部に有効に伝えて良好な磁路バランスを得ることができる。
【００３６】
図８の寸法図において、各部の寸法（ｘ，ｙ，ｕ，ｔ，ｗ，ｍ）は、次式（１）（２）（３）を満足するように定めることで最適化することができる。
２ｕ＋ｎ＝ｙ　　・・・（１）
ｔ＋ｕ＋ｍ＝ｘ　・・・（２）
（ｍ−２ｗ）（ｎ−２ｗ）＝（ｘｙ−ｍｎ−２ｗｕ）・・・（３）
これにより、上記Ｉ字状外足部の幅ｗは、上式（１）（２）（３）を満足するように定めることで最適化することができる。
【００３７】
以上、本発明をその代表的な実施例に基づいて説明したが、本発明は上述した以外にも種々の態様が可能である。たとえば、コイルＬのパターン形状は円形あるいは角部が円弧状の矩形パターンであってもよい。
【００３８】
【発明の効果】
本発明によれば、電気絶縁性磁性体層と導体パターンを積層して形成される磁心型積層インダクタにおいて、インダクタの小形化とくに薄形化を達成しつつ、磁束密度変化の直線領域を広く確保することができ、これにより、たとえば直流重畳されて使用される用途にも適した薄型の磁心型積層インダクタを得ることができる。
【図面の簡単な説明】
【図１】本発明による磁心型積層インダクタの第１実施例を示す図である。
【図２】本発明に係る磁心型積層インダクタの断面状態を示す図である。
【図３】本発明に係る磁心型積層インダクタの磁路断面積状態を示すグラフである。
【図４】磁心型積層インダクタの磁性体部分をバルクのＥ型磁性コアにモデル化して示す図である。
【図５】本発明による磁心型積層インダクタの第２実施例を示す図である。
【図６】本発明の要部の一つをなす磁気ギャップのさらに具体的な実施例を示す図である。
【図７】本発明による磁心型積層インダクタの第３実施例を示す図である。
【図８】本発明に係る磁心型積層インダクタの寸法関係図である。
【図９】本発明に先立って検討された磁心型積層インダクタの構成を示す図である。
【図１０】図９に示した磁心型積層インダクタの断面状態を示す図である。
【図１１】図９に示した磁心型積層インダクタの磁路断面積状態を示すグラフである。
【符号の説明】
１０　磁心型積層インダクタ（本発明）
１０’　磁心型積層インダクタ（従来）
１１，１２　電極端子
３０　電気絶縁性磁性体層（軟磁性体層）
２０　導体パターン
２１，２２　引き出し用導体パターン部
３１　磁気ギャップ
Ｌ　コイル（本発明）
Ｌ’　コイル（従来）
Ａ　磁路
Ｂ　磁路
【図１】
2004014549.tif 000003
【図２】
2004014549.tif 000004
【図３】
2004014549.tif 000005
【図４】
2004014549.tif 000006
【図５】
2004014549.tif 000007
【図６】
2004014549.tif 000008
【図７】
2004014549.tif 000009
【図８】
2004014549.tif 000010
【図９】
2004014549.tif 000011
【図１０】
2004014549.tif 000012
【図１１】
2004014549.tif 000013