(57)【要約】【課題】ＨＢＴ用エピタキシャルウェハにおけるノンアロイ層とその下のＧａＡｓ層の間の結晶欠陥を減らし高い信頼性つまり高寿命のＨＢＴとすることを可能にする。【解決手段】気相エピタキシャル法により、基板８上に、コレクタコンタクト層７、コレクタ層６、ベース層５、エミッタ層４、エミッタコンタクト層３及びＩｎＧａＡｓノンアロイ層１０が順次形成されたヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、上記ＩｎＧａＡｓノンアロイ層１０を、Ｉｎ組成をステップ状に変えたステップグレーデッド層９と、その上に形成したＩｎ組成を均一とした均一組成層１で構成する。【選択図】      図１
2004207546.tif 000002
【特許請求の範囲】
【請求項１】
気相エピタキシャル法により、基板上に、コレクタコンタクト層、コレクタ層、ベース層、エミッタ層、エミッタコンタクト層及びＩｎＧａＡｓノンアロイ層が順次形成されたヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、
上記ＩｎＧａＡｓノンアロイ層を、Ｉｎ組成をステップ状に変えたステップグレーデッド層と、その上に形成したＩｎ組成を均一とした均一組成層で構成したことを特徴とするヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
【請求項２】
ＩｎＧａＰ又はＡｌＧａＡｓから成るエミッタ層とＧａＡｓから成るベース層のヘテロ接合を有することを特徴とする請求項１記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
【請求項３】
請求項１又は２に記載のエピタキシャルウェハを用い、上記ＩｎＧａＡｓノンアロイ層を構成する均一組成層上にエミッタ電極を設け、ベース層上にベース電極を、コレクタコンタクト層上にコレクタ電極を設けて作製したことを特徴とするヘテロ接合バイポーラトランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、気相エピタキシャル法で作られるヘテロ接合バイポーラトランジスタ（ＨＢＴ）用半導体エピタキシャルウェハ及びこれを用いたＨＢＴ素子、特にＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴ及びＩｎＧａＰ／ＧａＡｓ系ＨＢＴのＩｎＧａＡｓノンアロイ層の構造に関するものである。
【０００２】
【従来の技術】
ＧａＡｓを代表とする化合物半導体を用いた高周波用デバイスは、歪みが小さく、効率の良いＧＨｚ以上の高周波特性を実現できることから、携帯電話を初めとする多くの通信機器における増幅器などに広く使用されている。そのなかでもエミッタ・ベース接合にヘテロ接合を用いたヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、エミッタ層のバンドギャップがベース層のバンドギャップよりも広いことにより、エミッタ注入効率を高くすることができるため、高周波特性に優れ、携帯電話用高出力トランジスタ等に広く使用されている。
【０００３】
このＨＢＴはエミッタ／ベース接合がＡｌＧａＡｓ／ＧａＡｓヘテロ接合により構成されるのが一般的である。しかし最近は、デバイス特性向上或いは信頼性向上の観点から、エミッタ層をＡｌＧａＡｓエミッタ層からＩｎＧａＰエミッタ層に置き換えることが検討され、一部においては作製されている。 これは、活性な原子であるＡｌを含むＡｌＧａＡｓ層をエミッタ層として用いた場合には、ＡｌＧａＡｓ層に深い準位に起因する多くの非発光性再結合中心が形成され、この非発光性再結合中心を介してＨＢＴの劣化が進行するためであり、Ａｌを含まないＩｎＧａＰ層をエミッタ層として用いることによって劣化の問題を解決しようとするものである。
【０００４】
一構造例として、ＨＢＴ用ＩｎＧａＰエミッタエピタキシャルウェハ及びそれを用いて作成したＩｎＧａＰ／ＧａＡｓ系ＨＢＴの構造を図４に示し、従来技術を説明する。
【０００５】
半絶縁性ＧａＡｓ基板８上に、ＭＯＶＰＥやＭＢＥ法といった気相エピタキシャル成長法により、ＧａＡｓコレクタコンタクト層７、ＧａＡｓコレクタ層６、ＧａＡｓベース層５、ＩｎＧａＰエミッタ層４、ＧａＡｓエミッタコンタクト層３及びＩｎＧａＡｓノンアロイ層１４のエピタキシャル層を積層することにより形成される。
【０００６】
コレクタ層、ベース層及びエミッタ層の導電型としてｎ−ｐ−ｎとｐ−ｎ−ｐタイプの二種があるが、ｎ−ｐ−ｎタイプのエピタキシャル層を積層する場合がその殆どである。ここで、ｎタイプのドーパントとしてはＳｉが一般に使われ、ｐタイプのドーパントとして炭素、ベリリウムといった元素が用いられる。
【０００７】
ＨＢＴにおいては、ＩｎＧａＡｓノンアロイ層１４の上にエミッタ電極が、ＧａＡｓベース層５の上にベース電極１２が、そしてコレクタコンタクト層７の上にコレクタ電極１３が形成される。エミッタ接地の場合は、コレクタ電極１３に正の電圧を印加し、ベース電極１２よりベース電流Ｉｂを信号入力として流し、出力となるコレクタ電流Ｉｃを制御する（図４）。
【０００８】
上記ノンアロイ層１４には、電極形成時通常アロイされずに使用されるため、ＳｉまたはＴｅまたはＳｅ等を高ドープしたＩｎＧａＡｓ層が使われる。このＩｎＧａＡｓ層１４は、通常Ｉｎ組成を例えば０から０．５にリニアに変化させたリニアグレーデッド層（ＩｎＧａＡｓノンアロイ層）２と、その上にＩｎ組成を０．５に固定した均一組成層（ＩｎＧａＡｓノンアロイ層）１からなるのが一般的である（例えば、特許文献１参照）。
【０００９】
Ｉｎ組成は通常０．４〜０．６位が用いられ、ＩｎＧａＡｓ層の厚さはリニアグレーデッド層２及び均一組成層１とも、それぞれ３０〜５０nm位で構成される。Ｉｎ組成をこれ以上高くする、または厚さを厚くすると、ＩｎＧａＡｓ層とその下に位置するＧａＡｓ層との結晶格子定数の違いにより結晶欠陥が増え、またＩｎＧａＡｓ層表面の粗さが増しプロセスに支障をきたしたり、ＨＢＴの信頼性を損ねることとなる。逆にＩｎ組成が低いとノンアロイ層本来の目的である接触抵抗を下げることが出来ず、また厚さが薄いと、この層のシート抵抗が高くなりＨＢＴ特性の劣化を起こすこととなる。
【００１０】
【特許文献１】
特開平１０−１５５４７１４号公報（段落番号００５０、図３）
【００１１】
【発明が解決しようとする課題】
しかしながら、従来のＩｎ組成及び厚さにおいても、断面を透過型電子顕微鏡（ＴＥＭ）等で観察すると、その下のＧａＡｓ層との間に結晶欠陥が観察される。これはＨＢＴの信頼性評価において、信頼性を著しく損ねることになる。すなわち、この結晶欠陥がＨＢＴのベータ（エミッタ接地電流増幅率β）を短時間で下げる原因となり、ＨＢＴの信頼性に影響する。
【００１２】
また、接触抵抗及びシート抵抗を下げるという要求に対し、従来技術で構成されたエピタキシャル構造においては、Ｉｎ組成を上げることとＩｎＧａＡｓ層の厚さを厚くすることが必要であるが、上記したように既に従来のレベルで結晶欠陥が発生しているため、ＨＢＴの信頼性において著しい劣化を招き、更なるノンアロイ層の特性改善が難しくなる。
【００１３】
そこで、本発明の目的は、上記課題を解決し、従来のリニアグレーデッド層と均一組成層から構成されるＩｎＧａＡｓノンアロイ層構造において、リニアグレーデッド層の代わりに、ステップ状にＩｎ組成を変化させたエピタキシャル層の多層構造とすることにより、ノンアロイ層とその下のＧａＡｓ層の間の結晶欠陥を減らし高い信頼性を得ること、つまりＨＢＴの寿命を延ばすことを可能にしたＨＢＴ用エピタキシャルウェハ及びこれを用いたＨＢＴの構造を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【００１５】
請求項１の発明に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハは、気相エピタキシャル法により、基板上に、コレクタコンタクト層、コレクタ層、ベース層、エミッタ層、エミッタコンタクト層及びＩｎＧａＡｓノンアロイ層が順次形成されたヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、上記ＩｎＧａＡｓノンアロイ層を、Ｉｎ組成をステップ状に変えたステップグレーデッド層と、その上に形成したＩｎ組成を均一とした均一組成層で構成したことを特徴とする。
【００１６】
このように、ＩｎＧａＡｓノンアロイ層をステップグレーデッド構造にすることにより、従来構造のリニアグレーデッドと均一な組成の組み合わせであるＩｎＧａＡｓノンアロイ層に比べて、ＩｎＧａＡｓノンアロイ層直下の結晶欠陥を減らし、高信頼性のＨＢＴを得ることができる。
【００１７】
請求項２の発明は、請求項１記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、ＩｎＧａＰから成るエミッタ層とＧａＡｓから成るベース層のヘテロ接合を有することを特徴とする。
【００１８】
請求項３の発明に係るヘテロ接合バイポーラトランジスタは、請求項１又は２に記載のエピタキシャルウェハを用い、上記ＩｎＧａＡｓノンアロイ層を構成する均一組成層上にエミッタ電極を設け、ベース層上にベース電極を、コレクタコンタクト層上にコレクタ電極を設けて作製したことを特徴とする。
【００１９】
＜発明の要点＞
従来構造（図４）のＨＢＴ用エピタキシャルウェハにおいては、ｎ−ＩｎＧａＡｓノンアロイ層１４を、Ｉｎ組成を直線的に変えたリニアグレーデッド層２と、Ｉｎ組成を均一なものとした均一組成層１で構成する。これに対し、本発明に係るＨＢＴ用エピタキシャルウェハ（図１）では、そのリニアグレーデッド層２に相当する部分を、Ｉｎ組成をステップ状に変えたステップグレーデッド層９から成るｎ−ＩｎＧａＡｓノンアロイ層により構成し、これと均一組成層１から成る多層構造でｎ−ＩｎＧａＡｓノンアロイ層１０を構成する。
【００２０】
本発明のＨＢＴ用エピタキシャルウェハにおけるステップグレーデッド層（ＩｎＧａＡｓノンアロイ層）９のＩｎ組成は、図２に実線で示すように、ＩｎＧａＡｓ層の厚さの関数としてステップ状に変化する。なお、従来構造（図４）のＨＢＴ用エピタキシャルウェハの場合においては、図２に点線で示すように、リニアグレーデッド層（ＩｎＧａＡｓノンアロイ層）２のＩｎ組成が、ＩｎＧａＡｓ層の厚さの関数として直線状に変化する。
【００２１】
ステップグレーデッド層（ＩｎＧａＡｓノンアロイ層）９の各ステップ層の厚さ及びＩｎ組成のステップ幅については、厚さは２〜５nmの範囲で調整するのが適当であり、Ｉｎ組成のステップ幅については０．０１〜０．１０の範囲で調整する必要がある。
【００２２】
上記のように、本発明に従い、ＩｎＧａＡｓノンアロイ層をステップグレーデッドと均一な組成の組み合わせにすることにより、従来構造のリニアグレーデッドと均一な組成の組み合わせであるＩｎＧａＡｓノンアロイ層に比べて、ＩｎＧａＡｓノンアロイ層直下の結晶欠陥を減らすことができる。また、この結晶欠陥の低減はＨＢＴの信頼性にも寄与し、ベータの劣化が小さい高信頼性のＨＢＴ、つまりＨＢＴの高寿命を達成することができる。
【００２３】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【００２４】
図１は本発明の実施形態に係るＨＢＴ用エピタキシャルウェハを示すもので、半絶縁性ＧａＡｓウェハ８上に、ＭＯＶＰＥ法により、ｎ−ＧａＡｓコレクタコンタクト層７、ｎ−ＧａＡｓコレクタ層６、ｐ−ＧａＡｓベース層５、ｎ−ＡｌＧａＡｓエミッタ層４、ｎ−ＩｎＧａＡｓエミッタコンタクト層３及びｎ−ＩｎＧａＡｓノンアロイ層１０のエピタキシャル層が順次成長され、積層されている。なお、エピタキシャル層名称中のｎ−、ｐ−は、エピタキシャル層の導電型が、それぞれｎ型、ｐ型であることを表している。
【００２５】
ｎ−ＩｎＧａＡｓノンアロイ層１０は、Ｉｎ組成をステップ状に変えたステップグレーデッド層９と、その上に形成したＩｎ組成を均一なものとした均一組成層１で構成されている。このステップグレーデッド層９は、図２に実線で示すように、これを構成しているＩｎＧａＡｓのＩｎ組成が、ＩｎＧａＡｓ層の厚さの関数としてステップ状に変化する。図２の例では、ＩｎＧａＡｓ層の厚さが２０nm変化する間に４段階（ステップ）の変化があり、その間にＩｎ組成が０．２増大する様子が示されている。
【００２６】
このように、ＩｎＧａＰ／ＧａＡｓ系ＨＢＴのＩｎＧａＡｓノンアロイ層１０をステップグレーデッド層９とその上に形成した均一組成層１で構成することにより、従来構造（図４）のリニアグレーデッド層２と均一組成層１の組み合わせで構成したＩｎＧａＡｓノンアロイ層に比べて、ＩｎＧａＡｓノンアロイ層１０の直下の結晶欠陥を減らし、高信頼性のＨＢＴを得ることができる。
【００２７】
＜実施例＞
以下本発明の実施例について説明する。
【００２８】
実施例（本発明品）として、図１の構成のＨＢＴ用エピタキシャルウェハによるＨＢＴを作製し、また比較のため従来品として、従来構造（図４）の構成のＨＢＴ用エピタキシャルウェハによるＨＢＴを作製した。
【００２９】
図３は、本実施例（本発明品）のＨＢＴと従来品のベータに関する信頼性を比較したものである。
【００３０】
ベータ評価は、いずれもベース抵抗が２５０ohm／sq．及びベータ値１１０のエピタキシャルウェハ上に、７５μｍ角のエミッタサイズを持った大面積ＨＢＴを作製して行った。ｎ−ＩｎＧａＡｓノンアロイ層１のＩｎ組成は０．５とした。
【００３１】
ここで、従来品のエピタキシャルウェハは、Ｉｎ組成を０から０．５へ直線的に増大させたリニアグレーデッド層２であるｎ−ＩｎＧａＡｓノンアロイ層（Ｉｎ組成０→０．５、厚さ５０nm）と、Ｉｎ組成を０．５の均一なものとした均一組成層１であるｎ−ＩｎＧａＡｓノンアロイ層（Ｉｎ組成０．５、厚さ５０nm）１とで構成した。
【００３２】
これに対し、本発明品のエピタキシャルウェハは、ステップグレーデッド層９の構造として、そのｎ−ＩｎＧａＡｓノンアロイ層のＩｎ組成を０．０５〜０．５まで０．０５刻みで変化させ、各ステップ層の厚さを５nmとし、トータル１０層（ステップ数が１０個）から成るステップ状構造とした。
【００３３】
上記の本発明品と従来品について、通電試験により電流密度６０KA／cm2のベータの変化を比較した。この結果を図３に示す。なお、この時の接合温度は１５０℃である。
【００３４】
図３から分かるように、本発明品のステップグレーデッド層９を持つＩｎＧａＡｓノンアロイ層１０によるＨＢＴの場合は、通電スタート時のベータ値（ほぼβ＝１１０）からの劣化は、約１０％の低下しか見られなかった。これに対し従来構造のリニアグレーデッド層２を持つＩｎＧａＡｓノンアロイ層１４によるＨＢＴ（従来品）の場合には、１０００時間の通電において、約２５％近い低減が見られた。これから明らかに本発明品のＨＢＴの方が劣化の度合いが小さいことが判った。
【００３５】
本発明におけるステップグレーデッド層９のステップ層の構成について試作を繰り返した。その結果、ステップグレーデッド層９の各ステップ層の厚さ及びＩｎ組成のステップ幅については、まず厚さは２〜５nmの範囲とし、Ｉｎ組成については０．０１〜０．１０の範囲であれば、本発明品の方が従来構造（図４）に比べ、ノンアロイ層とその下のＧａＡｓ層との界面において結晶欠陥が減っていることが確認出来た。
【００３６】
上記実施形態では、ＩｎＧａＰ／ＧａＡｓ系ＨＢＴのＩｎＧａＡｓノンアロイ層の構造について説明したが、本発明はＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴについても適用することができ、同様の結果を得ることができる。
【００３７】
【発明の効果】
従来のグレーデッドと均一組成層から構成させる従来のＩｎＧａＡｓノンアロイ層付きのＨＢＴに対し、本発明では、ステップグレーデッド層を持つＩｎＧａＡｓノンアロイ層としているので、本発明によれば、ＩｎＧａＡｓ層とその下に位置するエミッタコンタクト層の間の結晶欠陥を減らすことができる。
【００３８】
また、この結晶欠陥の低減はＨＢＴの信頼性にも寄与し、ベータの劣化が小さい高信頼性のＨＢＴ、つまり高寿命のＨＢＴを達成することができる。例えば、図３で説明したように、信頼性試験の結果１０００時間の通電において、従来品のＨＢＴに対し、本発明品はベータの劣化の度合いを約１５％低減することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るＨＢＴ用エピタキシャルウェハの断面図である。
【図２】本発明のＨＢＴ用エピタキシャルウェハにおけるＩｎＧａＡｓノンアロイ層中のＩｎ組成の変化を示す模式図である。
【図３】本発明のＨＢＴのベータの劣化を、従来のＨＢＴとの比較において示したグラフである。
【図４】従来のＨＢＴ用エピタキシャルウェハの断面図である。
【符号の説明】
１  均一組成層（ｎ−ＩｎＧａＡｓノンアロイ層）
２  リニアグレーデッド層（ｎ−ＩｎＧａＡｓノンアロイ層）
３  ｎ−ＧａＡｓエミッタコンタクト層
４  ｎ−ＩｎＧａＰエミッタ層
５  ｐ−ＧａＡｓベース層
６  ｎ−ＧａＡｓコレクタ層
７  ｎ−ＧａＡｓコレクタコンタクト層
８  半絶縁性ＧａＡｓ基板
９  ステップグレーデッド層（ｎ−ＩｎＧａＡｓノンアロイ層）
１０  ｎ−ＩｎＧａＡｓノンアロイ層
１４  ｎ−ＩｎＧａＡｓノンアロイ層
【図１】
2004207546.tif 000003
【図２】
2004207546.tif 000004
【図３】
2004207546.tif 000005
【図４】
2004207546.tif 000006