(57)【要約】【課題】  データ転送速度が制限されないクロスポイントスイッチを提供する。【解決手段】  クロスポイントスイッチファブリックスライス１００は、少なくとも第１および第２の直列接続されたゲートバッファ段１３６、１３８を組込んだ多段ゲートバッファツリー１３５を有する。第１のゲートバッファ段１３６の事前選択されたゲートバッファ１４６〜１６０に、Ｎ個の入力１０２〜１１６が接続する。多段ゲートバッファツリーは、第１のゲートバッファ段１３６に対するゲートバッファ段制御信号と第２のゲートバッファ段１３８に対するゲートバッファ段制御信号とに応答して、Ｎ個の入力のいずれかから少なくとも１つのスイッチ出力１１８への信号経路を提供する。ゲートバッファの数は前段の数より減少し、入力信号がスライス１００を伝搬する際、内部接続が長いほどそれを駆動するバッファの能力が高くなる。【選択図】  図１
2004282696.tif 000002
【特許請求の範囲】
【請求項１】
クロスポイントスイッチファブリックスライスにおいて、
少なくとも第１および第２の直列接続されたゲートバッファ段を備えた多段ゲートバッファツリーと、
前記第１のゲートバッファ段における事前選択されたゲートバッファに結合されたＮ個の入力と、を具備し、
前記多段ゲートバッファツリーは、ゲートバッファ段制御信号に応答して前記Ｎ個の入力のうちのいずれかから少なくとも１つのスイッチ出力への信号経路を提供する、
クロスポイントスイッチファブリックスライス。
【請求項２】
前記Ｎ個の入力はＮ個の差動入力を備える、請求項１に記載のクロスポイントスイッチファブリックスライス。
【請求項３】
前記多段ゲートバッファツリーは、少なくとも第１、第２および第３の直列接続されたゲートバッファ段を備える、請求項１に記載のクロスポイントスイッチファブリックスライス。
【請求項４】
前記多段ゲートバッファツリーは、前記ゲートバッファ段制御信号に応答して、前記Ｎ個の入力のいずれかから第３のゲートバッファ段スイッチ出力への信号経路を提供する、請求項３に記載のクロスポイントスイッチファブリックスライス。
【請求項５】
前記多段ゲートバッファツリーはＮ対１多段ゲートバッファツリーである、請求項３に記載のクロスポイントスイッチファブリックスライス。
【請求項６】
前記多段ゲートバッファツリーはＮ対１多段ゲートバッファツリーである、請求項１に記載のクロスポイントスイッチファブリックスライス。
【請求項７】
前記第２のゲートバッファ段におけるゲートバッファは、前記第１のゲートバッファ段におけるゲートバッファより駆動能力が大きいことを特徴とする、請求項１に記載のクロスポイントスイッチファブリックスライス。
【請求項８】
クロスポイントスイッチファブリックスライスにおいて、
少なくとも第１、第２および第３の直列接続されたゲートバッファ段を備えた多段ゲートバッファツリーであって、前記第２のゲートバッファ段におけるゲートバッファは前記第１のゲートバッファ段におけるゲートバッファより駆動能力が大きいことを特徴とし、前記第３のゲートバッファ段におけるゲートバッファは前記第２のゲートバッファ段におけるゲートバッファより駆動能力が大きいことを特徴とする、多段ゲートバッファツリーと、
前記第１のゲートバッファ段における事前選択されたゲートバッファに結合されたＮ個の入力と、を具備し、
前記多段ゲートバッファツリーは、ゲートバッファ段制御信号に応答して前記Ｎ個の入力のうちのいずれかから少なくとも１つのスイッチ出力への信号経路を提供する、
クロスポイントスイッチファブリックスライス。
【請求項９】
クロスポイントスイッチファブリックスライスにおいて、
少なくとも第１および第２の直列接続されたゲートバッファ段を備えた多段ゲートバッファツリーと、
前記第１のゲートバッファ段における事前選択されたゲートバッファに結合されたＮ個の入力と、を具備し、
前記多段ゲートバッファツリーは、ゲートバッファ段制御信号に応答して前記Ｎ個の入力のうちのいずれかから少なくとも１つのスイッチ出力への信号経路を提供し、
前記第１のゲートバッファ段は、第１のサブステージと第２のサブステージとに分割され、前記ゲートバッファ段制御信号のうちの少なくとも１つは、前記第１のサブステージと前記第２のサブステージとの間で共有される、
クロスポイントスイッチファブリックスライス。
【請求項１０】
第１のゲートバッファ段制御信号は、前記第１のサブステージにおける第１のゲートバッファを作動させ、前記第１のゲートバッファ段制御信号は、前記第２のサブステージにおける対応するゲートバッファを作動させる、請求項９に記載のクロスポイントスイッチファブリックスライス。
【請求項１１】
クロスポイントスイッチファブリックスライスにおいて、
Ｎ個の入力と、
第１のクロスポイントスイッチファブリックスライスであって、
前記Ｎ個の入力に結合され、該Ｎ個の入力に結合された第１のゲートバッファ段と該第１のゲートバッファ段と直列接続された第２のゲートバッファ段とを備えた、第１の多段ゲートバッファツリーを備え、
該第１の多段ゲートバッファツリーは、第１のゲートバッファ段制御信号に応答して前記Ｎ個の入力のうちのいずれかから第１のスイッチ出力への信号経路を提供する、第１のクロスポイントスイッチファブリックスライスと、
第２のクロスポイントスイッチファブリックスライスであって、
前記Ｎ個の入力に結合され、該Ｎ個の入力に結合された第３のゲートバッファ段と該第３のゲートバッファ段と直列接続された第４のゲートバッファ段とを備えた、第２の多段ゲートバッファツリーを備え、
該第２の多段ゲートバッファツリーは、第２のゲートバッファ段制御信号に応答して前記Ｎ個の入力のうちのいずれかから第２のスイッチ出力への信号経路を提供する、第２のクロスポイントスイッチファブリックスライスと、
を具備するクロスポイントスイッチファブリックスライス。
【請求項１２】
前記Ｎ個の入力に結合された少なくとも１つの付加的多段ゲートバッファツリークロスポイントスイッチファブリックスライスと、少なくとも１つの付加的スイッチ出力と、をさらに具備する請求項１１に記載のクロスポイントスイッチファブリックスライス。
【請求項１３】
前記第２のゲートバッファ段におけるゲートバッファは、前記第１のゲートバッファ段におけるゲートバッファより駆動能力が大きいことを特徴とする、請求項１１に記載のクロスポイントスイッチファブリックスライス。
【請求項１４】
前記第２のゲートバッファ段は、前記第１のゲートバッファ段より少ないゲートバッファを備える、請求項１１に記載のクロスポイントスイッチファブリックスライス。
【請求項１５】
前記第４のゲートバッファ段におけるゲートバッファは、前記第３のゲートバッファ段におけるゲートバッファより駆動能力が大きいことを特徴とする、請求項１１に記載のクロスポイントスイッチファブリックスライス。
【請求項１６】
前記第４のゲートバッファ段は、前記第３のゲートバッファ段より少ないゲートバッファを備える、請求項１１に記載のクロスポイントスイッチファブリックスライス。
【請求項１７】
クロスポイントスイッチファブリックスライスにおいて、
Ｎ個の入力と、
第１のクロスポイントスイッチファブリックスライスであって、
前記Ｎ個の入力に結合され、該Ｎ個の入力に結合された第１のゲートバッファ段と該第１のゲートバッファ段と直列接続された第２のゲートバッファ段とを備えた、第１の多段ゲートバッファツリーを備え、
該第１の多段ゲートバッファツリーは、第１のゲートバッファ段制御信号に応答して前記Ｎ個の入力のうちのいずれかから第１のスイッチ出力への信号経路を提供する、第１のクロスポイントスイッチファブリックスライスと、
第２のクロスポイントスイッチファブリックスライスであって、
前記Ｎ個の入力に結合され、該Ｎ個の入力に結合された第３のゲートバッファ段と該第３のゲートバッファ段と直列接続された第４のゲートバッファ段とを備えた、第２の多段ゲートバッファツリーを備え、
該第２の多段ゲートバッファツリーは、第２のゲートバッファ段制御信号に応答して前記Ｎ個の入力のうちのいずれかから第２のスイッチ出力への信号経路を提供する、第２のクロスポイントスイッチファブリックスライスと、を具備し、
前記第１および第２の多段ゲートバッファツリーのうちの少なくとも１つは、前記第２のゲートバッファ段のうちの１つと直列接続された付加的ゲートバッファ段を備える、
クロスポイントスイッチファブリックスライス。
【請求項１８】
前記付加的ゲートバッファ段におけるゲートバッファは、前記第２のゲートバッファ段における前記直列接続されたゲートバッファより駆動能力が大きいことを特徴とする、請求項１７に記載のクロスポイントスイッチファブリックスライス。
【請求項１９】
前記付加的ゲートバッファ段におけるゲートバッファは、前記第２のゲートバッファ段における前記直列接続されたゲートバッファより数が少ない、請求項１７に記載のクロスポイントスイッチファブリックスライス。
【請求項２０】
Ｎ×Ｎスイッチとして構成され、前記Ｎ個の入力に結合された少なくとも１つの付加的多段ゲートバッファツリークロスポイントスイッチファブリックスライスと、少なくとも１つの付加的スイッチ出力と、をさらに具備する請求項１１に記載のクロスポイントスイッチファブリックスライス。
【請求項２１】
前記第１および第３のゲートバッファ段のうちの少なくとも１つは、第１のサブステージと第２のサブステージとに分割され、前記第１のサブステージと前記第２のサブステージとの間でゲートバッファ段制御信号が共有される、請求項１１に記載のクロスポイントスイッチファブリックスライス。
【請求項２２】
第１のゲートバッファ段制御信号は、前記第１のサブステージにおける第１のゲートバッファを作動させ、前記第１のゲートバッファ段制御信号は、前記第２のサブステージにおける対応するゲートバッファを作動させる、請求項２１に記載のクロスポイントスイッチファブリックスライス。
【請求項２３】
クロスポイントスイッチファブリックを通して信号をルーティングする方法であって、
Ｎ個の入力のうちの１つに信号を印加し、
少なくとも第１および第２の直列接続されたゲートバッファ段を備えた第１の多段ゲートバッファツリーを通る信号経路を作動させ、および
前記多段ゲートバッファツリーに結合されたスイッチ出力において前記信号を出力する、
ことを含む方法。
【請求項２４】
作動は、複数の多段ゲートバッファツリーのうちの１つを通る信号経路を作動させることをさらに含む、請求項２３記載の方法。
【請求項２５】
出力は、前記複数の多段ゲートバッファツリーによって提供されるＭ個のスイッチ出力のうちの１つにおいて前記信号を出力することを含む、請求項２４記載の方法。
【請求項２６】
Ｎ＝Ｍである請求項２５記載の方法。
【請求項２７】
前記第１のゲートバッファ段にわたり前記第２のゲートバッファ段における駆動能力を増大させることをさらに含む、請求項２３記載の方法。
【請求項２８】
作動は多段デコーディングを含む、請求項２３記載の方法。
【請求項２９】
多段デコーディングは、第１のゲートバッファ段制御信号を使用して、前記第１のゲートバッファ段の第１および第２のサブステージの両方における対応するゲートバッファを作動させることを含む、請求項２８記載の方法。
【請求項３０】
多段デコーディングは、第２のゲートバッファ段制御信号を使用して、前記第１のゲートバッファ段の１つの作動されたゲートバッファを選択するように前記第２のゲートバッファ段におけるゲートバッファを作動させることをさらに含む、請求項２９記載の方法。
【発明の詳細な説明】
【背景技術】
【０００１】
クロスポイントスイッチは、現代の通信ネットワークにおいて重大な要素である。概括的には、クロスポイントスイッチにより、Ｎ個の入力ポートのうちのいずれかに存在する信号をＭ個の出力ポートのいずれかに転送することができる。結果として、クロスポイントスイッチは、高度通信ネットワークによるデータフローの基礎となる高精度なルーティング機能を提供する。
【発明の開示】
【発明が解決しようとする課題】
【０００２】
しかしながら、クロスポイントスイッチの性能は、クロスポイントスイッチ入力に存在する信号品質と、信号がスイッチを通過する際のクロスポイントスイッチ自体の信号に対する影響と、によって制限される。特に、先のクロスポイントスイッチの設計および構成により、クロスポイントスイッチのコアスイッチファブリックを確実に通過することができる信号のデータ転送速度に対し、いくつかの制限が課されていた。このため、たとえば、スイッチ内のバッファ、マルチプレクサおよび信号トレースの寄生効果が、特に入力信号がクロスポイントスイッチへの長い同軸入力接続を通って伝送されることによってすでに減衰されることにより、しばしばデータ転送速度を制限する要因であった。
【０００３】
しかしながら、確立された光ネットワーキング技術に幾分促進され、データ転送速度および信号周波数は上昇している。潜在的に利用可能なデータ転送速度を満たすことができるネットワークは、スループットが向上すること、および最終的には収入が増加することにより利益をもたらすことになる。しかしながら、上述したように、従来のクロスポイントスイッチは、クロスポイントスイッチを通過することができる信号のデータ転送速度が過度に制限されていた。
【０００４】
本業界において、上述した問題および先に経験した他の問題に対処するクロスポイントスイッチが長く必要とされてきた。
【課題を解決するための手段】
【０００５】
本発明の好ましい実施形態は、クロスポイントスイッチファブリックスライスを提供する。このクロスポイントスイッチファブリックスライスは、少なくとも第１および第２の直列接続されたゲートバッファ段を組込んだ多段ゲートバッファツリーを有する。第１のゲートバッファ段の事前選択されたゲートバッファには、Ｎ個の入力が接続する。多段ゲートバッファツリーは、各ゲートバッファ段に対するゲートバッファ段制御信号に応じて、Ｎ個の入力のいずれかから少なくとも１つのスイッチ出力への信号経路を提供する。
【０００６】
多段ゲートバッファツリーは、クロスポイントスイッチファブリックスライスから構築されるスイッチファブリックのサイズ次第で、追加の直列接続されたゲートバッファ段（たとえば、第１、第２および第３の直列接続されたゲートバッファ段）を含むことができる。概括的に言えば、後続するゲートバッファ段の各々におけるゲートバッファの数は、前の段の数より減少する。また、各バッファのサイズは、追加の電流駆動能力を提供するように増大することが可能である。このため、入力信号がクロスポイントスイッチファブリックスライスを通って伝搬する際、内部接続が長いほどそれを駆動するバッファの能力が高くなる。
【０００７】
クロスポイントスイッチファブリックスライスは、多段デコーディング（復号）を使用してもよい。そのために、各ゲートバッファ段を、入力から出力への所望の信号経路を作動させる１つまたは複数のゲートバッファ制御信号によって個々に制御してもよい。さらに、単一段におけるゲートバッファ間でゲートバッファ制御信号を共有してもよい。このため、たとえば、第１のゲートバッファ段（ステージ）を、いくつかのゲートバッファ段制御信号を共有する第１の下位段（サブステージ）と第２のサブステージとに分割してもよい。その結果、１つまたは複数の後続するゲートバッファ段で追加の選択を実行することにより、各サブステージにおける対応するゲートバッファを同時に作動させてもよい。
【０００８】
本発明の別の好ましい実施形態は、クロスポイントスイッチファブリックを介して信号をルーティングする方法を提供する。本方法は、Ｎ個の入力のうちの１つに信号を印加すること、少なくとも第１および第２の直列接続されたゲートバッファ段を備える第１の多段ゲートバッファツリーを通る信号経路を作動させること、および多段ゲートバッファツリーに結合されたスイッチ出力において信号を出力すること、を含む。
【０００９】
Ｎ×Ｍクロスポイントスイッチファブリックを、複数のクロスポイントスイッチファブリックスライスから形成する。このため、概括的には、本方法は、クロスポイントスイッチファブリックを形成する多くの多段ゲートバッファツリーのうちの１つを通る信号経路を作動させる。上述したように、各ゲートバッファ段またはサブステージを個々に制御するように多段デコーディングを使用することが可能である。
【発明を実施するための最良の形態】
【００１０】
図１を参照すると、クロスポイントスイッチファブリックスライス１００は、８つのスイッチ入力１０２、１０４、１０６、１０８、１１０、１１２、１１４および１１６とスイッチ出力１１８とを有する。入力１０２〜１１６を、インピーダンス整合抵抗１２０、１２２、１２４、１２６、１２８、１３０、１３２および１３４で終端するように示す。インピーダンス整合抵抗１２０〜１３４は、スイッチファブリックスライス１００の動作には必須ではないが、スイッチファブリックスライスが一緒に接続されてスイッチファブリックを形成する場合に含めることが望ましい。
【００１１】
スイッチファブリックスライス１００を、第１のゲートバッファ段１３６と、第２のゲートバッファ段１３８と、第３のゲートバッファ段１４０と、を含む多段ゲートバッファツリー１３５として形成する。内部信号レベルを外部信号レベルにマップする出力バッファ１４１もまた設けられる。
【００１２】
第１のゲートバッファ段１３６を、第１のサブステージ（下位段）１４２と第２のサブステージ１４４とから形成する。第１のサブステージ１４２は、ゲートバッファ１４６、１４８、１５０および１５２を含む。第２のサブステージ１４４は、ゲートバッファ１５４、１５６、１５８および１６０を含む。第２のゲートバッファ段１３８を、第１のサブステージ１４２に接続されたゲートバッファ１６２と第２のサブステージ１４４に接続されたゲートバッファ１６４とから形成する。
【００１３】
各ゲートバッファは、信号入力と、信号出力と、制御入力と、を含む。たとえば、図１では、ゲートバッファ１６０を、信号入力１６６と、信号出力１６８と、制御入力１７０と、を備えるように示す。制御入力の各々を、後により詳細に説明するように、たとえば制御バス１７２によって提供されるゲートバッファ段制御信号により駆動してもよい。制御バス１７２を、たとえば、１つまたは複数のクロスポイントスイッチファブリックスライスを介して信号経路を作動させるゲートバッファ制御信号をアサートするように、アドレスデコーダにより駆動してもよい。
【００１４】
ゲートバッファ制御信号は、概括的には、クロスポイントスイッチファブリックスライス１００のための多段デコーディングプロセスを実施する。たとえば、図１において、制御信号を、第１の段１４２と第２の段１４４との間で共有してもよい。このため、第１の段１４２において第２のゲートバッファ１４８（スイッチ入力１０４に接続されている）を選択することで、第２の段１４４において対応するゲートバッファ１５６（スイッチ入力１１２に接続されている）も選択する。しかしながら、その後、別の制御信号が、２つのゲートバッファ１６２および１６４のうちの一方を介してスイッチ入力１０４、１１２の最終選択を提供してもよい。そして、出力バッファ１４１は、選択されたスイッチ入力に存在する入力信号を、スイッチ出力１１８上に駆動する。
【００１５】
なお、後続するゲートバッファ段のゲートバッファの数は減少する。後続する段毎にゲートバッファの数が減少するため、通常は、後続する段毎に、ゲートバッファに利用可能なチップ面積（real estate）が広くなる。その結果、特定の段におけるゲートバッファのサイズを増大させることにより、前の段のゲートバッファより高い駆動能力を提供するようにすることが可能である。従って、後続段において相互接続線が長くなる場合、ゲートバッファをそれらの相互接続線を駆動するように設計することができる。概括的には、チップ面積が付加されることにより、上述したように、ゲートバッファの性能を駆動能力を含む多くの異なる基準に一致させることができる。
【００１６】
なお、第１のゲートバッファ段１３６は、第２のゲートバッファ段１３８に直列接続されている。言換えれば、第２のゲートバッファ段１３８は、第１のゲートバッファ段１３６の後で、アクティブな１つまたは複数のバッファをさらに狭い範囲で選択する。スイッチファブリックスライス１００は、８個の入力のいずれをスイッチ出力１１８に接続してもよいので、８対１選択機能を提供する。出力バッファ１４１は、スイッチ出力１１８において予測される負荷を駆動する駆動能力を提供する。
【００１７】
次に図２を参照すると、この図は、クロスポイントスイッチファブリックスライス２０２、２０４、２０６、２０８、２１０、２１２、２１４および２１６で実施される８×８クロスポイントスイッチファブリック２００を示す。入力には、スイッチ入力２１８、２２０、２２２、２２４、２２６、２２８、２３０および２３２とラベル付けし、一方出力には、スイッチ出力２３４、２３６、２３８、２４０、２４２、２４４、２４６および２４８とラベル付けする。制御バス２５０は、スイッチ入力をスイッチ出力に接続するために、各クロスポイントスイッチファブリックスライス２０２〜２１６においてゲートバッファツリーを介して信号経路を作動させる、ゲートバッファ段制御信号を提供する。
【００１８】
デコーディングロジック２５２は、たとえば、スイッチ出力接続に対する所望のスイッチ入力を特定するマルチビット制御ワードを受取る。デコーディングロジック２５２は、ゲートバッファ段制御信号を出力することにより、スイッチ入力からスイッチ出力へクロスポイントスイッチファブリック２００を通る信号経路を起動する。
【００１９】
なお、概括的には、各クロスポイントスイッチファブリックスライス２０２〜２１６は、その第１のゲートバッファ段を介してスイッチ入力２１８〜２３２の各々に接続する。上述したクロスポイントスイッチファブリックスライス１００の特性を、要求に応じてクロスポイントスイッチファブリックスライス２０２〜２１６のうちの１つまたは複数に組込んでもよい。このため、例として、概括的には、各クロスポイントスイッチファブリックスライス２０２〜２１６にわたって、後続するゲートバッファ段毎にゲートバッファが少なくなり、また後続するゲートバッファ段毎にゲートバッファを、駆動能力を向上させるようにサイズを増大させるかまたは他の方法で整合させてもよい。
【００２０】
８×８クロスポイントスイッチファブリック２００の場合、アドレスバス２５０は、一例として、ゲートバッファ段制御信号の以下の編成を提供する。すなわち、３制御信号は、各クロスポイントスイッチファブリックスライス２０２〜２１６における第１のゲートバッファ段に接続され、２制御信号は、各クロスポイントスイッチファブリックスライス２０２〜２１６における第２のゲートバッファ段に接続され、１制御信号は、各クロスポイントスイッチファブリックスライス２０２〜２１６における第３のゲートバッファ段に接続される。
【００２１】
クロスポイントスイッチファブリック２００では、各第１のゲートバッファ段におけるゲートバッファを、各々が制御信号を共有する、４つからなる２つのセットにグループ化する。このため、第１のゲートバッファ段における２つのゲートバッファがアクティブとなるが、１つのみが後に第２のゲートバッファ段において選択され、入力からいずれか特定のクロスポイントスイッチファブリックスライスの出力への１つの経路が起動される。
【００２２】
次に図３を参照すると、この図は、クロスポイントスイッチファブリックを介して信号をルーティングする方法３００を要約している。ステップ３０２において、クロスポイントスイッチファブリック入力に入力信号を印加する。次に、ステップ３０４において、アドレスデコーディングロジックはゲートバッファ段制御信号を生成することにより、クロスポイントスイッチファブリックを形成する１つまたは複数の多段ゲートバッファツリーを通る信号経路を作動させる。
【００２３】
上述したように、デコーディングロジックは、多段デコーディングを使用して信号経路を起動してもよい。さらに、同様に上述したように、ゲートバッファ段制御信号を、ゲートバッファ段のサブステージ間で共有してもよい。ステップ３０６において、入力信号を、起動された信号経路に従ってＭ個のスイッチ出力のうちの１つに出力する。
【００２４】
次に、図４を参照すると、この図は、１２８×Ｍクロスポイントスイッチファブリックの第１のゲートバッファ段において使用するゲートバッファ４００の一実施態様を示す。ゲートバッファ４００は、差動入力４０２と、差動出力４０４と、ゲートバッファ段制御信号入力（「制御入力」）４０６、４０８、４１０および４１２と、を含む。また、電源接続４１４および接地接続４１６も示す。
【００２５】
ゲートバッファ４００を作動させるためには、制御入力４０６〜４１２がすべてアクティブでなければならない。言換えれば、制御入力４０６〜４１２のすべてがアクティブである場合、差動入力４０２は差動出力４０４まで接続される。
【００２６】
以下の表１は、図４の回路素子の例示的な物理的パラメータを提示する。
【００２７】
【表１】
2004282696.tif 000003
【００２８】
図５を参照すると、この図は、１２８×Ｍクロスポイントスイッチファブリックの第２のゲートバッファ段において使用するゲートバッファ５００の一実施態様を示す。ゲートバッファ５００は、差動入力５０２と、差動出力５０４と、ゲートバッファ段制御信号入力（「制御入力」）５０６、５０８および５１０を含む。電源接続５１２および接地接続５１４も示す。
【００２９】
ゲートバッファ５００を作動させるためには、制御入力５０６〜５１０がすべてアクティブでなければならない。言換えれば、すべての制御入力５０６〜５１０がアクティブである場合、差動入力５０２は差動出力５０４まで接続される。
【００３０】
以下の表２は、図５における回路素子の例示的な物理的パラメータを提示する。
【００３１】
【表２】
2004282696.tif 000004
【００３２】
図６は、１２８×Ｍクロスポイントスイッチファブリックの第３のゲートバッファ段において使用するゲートバッファ６００の一実施態様を示す。ゲートバッファ６００は、差動入力６０２と、差動出力６０４と、ゲートバッファ段制御信号入力（「制御入力」）６０６および６０８と、を含む。電源接続６１０および接地接続６１２も示す。
【００３３】
ゲートバッファ６００を作動させるためには、制御入力６０６〜６０８がすべてアクティブでなければならない。言換えれば、すべての制御入力６０６〜６０８がアクティブである場合、差動入力６０２は差動出力６０４まで接続される。
【００３４】
以下の表３は、図６における回路素子の例示的な物理的パラメータを提示する。
【００３５】
【表３】
2004282696.tif 000005
【００３６】
次に図７を参照すると、この図は、１２８×Ｍクロスポイントスイッチファブリックの第４のゲートバッファ段において使用するゲートバッファ７００の一実施態様を示す。ゲートバッファ７００は、差動入力７０２と、差動出力７０４と、ゲートバッファ段制御信号入力（「制御入力」）７０６と、を含む。電源接続７０８および接地接続７１０も示す。
【００３７】
ゲートバッファ７００を作動させるためには、制御入力７０６がアクティブでなければならない。言換えれば、制御入力７０６がアクティブである場合、差動入力７０２は差動出力７０４まで接続される。
【００３８】
以下の表４は、図７における回路素子の例示的な物理的パラメータを提示する。
【００３９】
【表４】
2004282696.tif 000006
【００４０】
図８を参照すると、この図は、クロスポイントスイッチファブリックのスイッチ出力を駆動するために使用してもよい出力バッファ８００の一実施態様を示す。出力バッファ８００は、差動入力８０２と、差動出力８０４と、出力バッファ制御信号入力（「制御入力」）８０６と、を含む。電源接続８０８および接地接続８１０も示す。
【００４１】
出力バッファ８００を作動させるためには、制御入力８０６がアクティブでなければならない。言換えれば、制御入力８０６がアクティブである場合、出力バッファ８００は、差動入力８０２に存在する信号レベルを差動出力８０４において望まれる信号レベルに変換する。
【００４２】
以下の表５は、図８における回路素子の例示的な物理的パラメータを提示する。
【００４３】
【表５】
2004282696.tif 000007
【００４４】
上述したように、ゲートバッファ段をともに直列に接続することにより大型のスイッチファブリックを形成してもよい。ゲートバッファを、後述するようにたとえば１２８×１２８スイッチファブリックになるように編成してもよい。４つのゲートバッファ段を使用して、１２８×１クロスポイントスイッチファブリックスライスを形成する。そして、スイッチファブリックを１２８のクロスポイントスイッチファブリックスライスから形成する。
【００４５】
１２８×１スイッチファブリックスライスを形成するために、ゲートバッファ４００は、４つのゲートバッファ４００からなる３２のサブステージとして編成される第１のゲートバッファ段を形成する。このため、各第１のゲートバッファ段に合計１２８のゲートバッファ４００がある。各サブステージは４つの制御信号を共有し、そのうちの３つは３２のサブステージのうちの１つを特定し、残りの１つは４つのバッファのうちの１つを特定する。
【００４６】
また、１２８×１スイッチファブリックスライスは、第１のゲートバッファ段と直列接続された第２のゲートバッファ段も含む。ゲートバッファ５００は、４つのゲートバッファ５００からなる８つのサブステージとして編成される第２のゲートバッファ段を形成する。このため、各第２のゲートバッファ段には合計３２のゲートバッファ５００がある。各サブステージは３つの制御信号を共有し、そのうちの２つは８つのサブステージのうちの１つを特定し、残りの１つは４つのバッファのうちの１つを特定する。
【００４７】
第３のゲートバッファ段は、第２のゲートバッファ段と直列接続されている。ゲートバッファ６００は、４つのゲートバッファ６００からなる２つのサブステージとして編成される第３のゲートバッファ段を形成する。このため、各第３のゲートバッファ段には合計８つのゲートバッファ６００がある。各サブステージは２つの制御信号を共有し、そのうちの１つは２つのサブステージのうちの１つを特定し、残りの１つは４つのバッファのうちの１つを特定する。
【００４８】
第４のゲートバッファ段は、第３のゲートバッファ段と直列接続されている。ゲートバッファ７００は、２つのゲートバッファ７００からなる１つのサブステージとして編成される第４のゲートバッファ段を形成する。このため、各第２のゲートバッファ段には合計２つのゲートバッファ７００がある。各サブステージは、２つのバッファのうちの１つを特定する１つの制御信号を共有する。
【００４９】
出力バッファ８００を使用して、内部信号レベルを１２８×１２８クロスポイントスイッチに対する所望の外部信号レベルに変換してもよい。
多段デコーディングの一実施態様では、ゲートバッファ段「ｎ」を作動させる制御信号を、前段のゲートバッファ段１…（ｎ−１）の各々と共有する。このため、たとえば、図４ないし図７に示すように、制御信号ＣＴＲＬ１を、第４の段のゲートバッファ７００と、第３の段のゲートバッファ６００と、第２の段のゲートバッファ５００と、第１の段のゲートバッファ４００と、の間で共有する。
【００５０】
ゲートバッファ段制御信号を、たとえば所望のスイッチ入力からスイッチ出力への接続を特定するマルチビット制御ワードを受るデコーディングロジックによって生成してもよい。デコーディングロジックは、１２８の信号入力のうちの１つから単一出力への接続、単一入力から複数出力への接続等を起動するゲートバッファ段制御信号を出力する。
【００５１】
クロスポイントスイッチファブリック２００は、差動シグナリング（信号方式）と、ゲートバッファと、分散入力受信機と、多段ゲートバッファツリーと、多段デコーディングと、を提供する。差動シグナリングは、より低い電圧のスイング即ち揺れ（およびそれに応じてより低い時定数）を使用してもよいため、帯域幅を向上させ、（より低い電圧および電流により）電力を低減し、（ジッタとクロストークおよびグラウンドバウンスに対する感度を低減し、コモンモード（同相）クロストーク除去を提供し、閾値頑強性（ロバスト性）を提供することにより）信号忠実度を大幅に向上させる。ゲートバッファは、さらに、帯域幅を向上させ（各バッファは、各バッファに対して最大化された電力で最小ファンアウトを有することができる）、設計サイズを最小化し、電力消費を低減し（アクティブな信号経路のバッファのみが電力を消費するため）、信号忠実度を向上させる（ジッタとクロストークおよびグラウンドバウンスに対する感度を低減することにより、および内部干渉信号を除去してクロストークを低減することにより）。
【００５２】
さらに、分散された入力受信機を提供するように、クロスポイントスイッチファブリックにわたってゲートバッファのサイズを決め、それらの間隔を空けてもよい、ということに留意されたい。その結果、高ファンアウト入力バッファを除去することができ、それにより帯域幅が高くなりサイズが低減される結果となる。信号忠実度に対する影響を最小にして高ファンアウト入力バッファを除去することにより、入力受信機を分散して電力消費を低減する。
【００５３】
さらに、多段ゲートバッファツリー実施態様により、各ゲートバッファ段を、サイズ、配置、駆動能力等において個々に最適化し、帯域幅を最大化し、電力消費を低減し、サイズを最小化することができる。さらに、ゲートバッファツリー実施態様は、最小クロストークでより高いインピーダンス信号ノードを局所化することができることにより、信号忠実度を向上させ、同時に、最終出力ノードは、より低いインピーダンスとより高いクロストーク耐性とを有することができる。
【００５４】
多段デコーディングにより、クロスポイントスイッチファブリックサイズが最小化し、それによって寄生容量（キャパシタンス）が低減するため、帯域幅が向上し、サイズが低減する。上述したように、帯域幅が高いほど、ジッタとクロストークおよびグラウンドバウンスに対する感度とが低減する。
【００５５】
本発明を１つまたは複数の好ましい実施形態に関して説明したが、本発明の範囲から逸脱することなく変更を行ってもよく等価物で代用してもよい、ということを当業者は理解するであろう。さらに、本発明の教示に対し、その範囲から逸脱することなく、特定のステップ、構造または材料を適合させるように多くの変更を行うことが可能である。したがって、本発明は開示した特定の実施形態に限定されるものではなく、特許請求の範囲内にあるすべての実施形態を含むことを意図するものである。
【図面の簡単な説明】
【００５６】
【図１】クロスポイントスイッチファブリックスライスを示す図である。
【図２】クロスポイントスイッチファブリックスライスを使用して、構築された８×８クロスポイントスイッチファブリックを示す図である。
【図３】クロスポイントスイッチファブリックを介して信号をルーティングする方法を示す図である。
【図４】第１のゲートバッファ段に適したバッファの一実施態様を示す図である。
【図５】第２のゲートバッファ段に適したバッファの一実施態様を示す図である。
【図６】第３のゲートバッファ段に適したバッファの一実施態様を示す図である。
【図７】第４のゲートバッファ段に適したバッファの一実施態様を示す図である。
【図８】クロスポイントスイッチファブリックに適した出力バッファの一実施態様を示す図である。
【図１】
2004282696.tif 000008
【図２】
2004282696.tif 000009
【図３】
2004282696.tif 000010
【図４】
2004282696.tif 000011
【図５】
2004282696.tif 000012
【図６】
2004282696.tif 000013
【図７】
2004282696.tif 000014
【図８】
2004282696.tif 000015
【外国語明細書】
2004282696000001.pdf