(57)【要約】【課題】より小さな面積で膨大な数の記録素子を駆動制御可能な記録ヘッド用基板と、前記記録ヘッド用基板を用いた記録ヘッドと、前記記録ヘッドを用いた記録装置とを提供することである。【解決手段】複数のインク供給チャネルが互いに対して平行に設けられた構成の記録ヘッド用基板が、複数のインク供給チャネル夫々に沿って配置される複数の記録要素からなる複数の記録要素列と、複数のインク供給チャネルの間の領域に配置され、複数の記録要素列夫々を駆動制御する複数の駆動制御回路と、複数のインク供給チャネルの間の領域に配置され、複数の駆動制御回路によって共用される共用配線部とを有するように構成する。【選択図】  図９
2004306563.tif 000002
【特許請求の範囲】
【請求項１】
複数のインク供給チャネルが互いに所定間隔で配された構成の記録ヘッド用基板であって、
前記複数のインク供給チャネル夫々に沿って配置される複数の記録要素で構成される複数の記録要素列と、
前記複数のインク供給チャネルの間の領域に配置され、前記複数の記録要素列夫々を駆動制御する複数の駆動制御回路と、
前記複数のインク供給チャネルの間の領域に配置され、前記複数の駆動制御回路によって共用される共用配線部とを有することを特徴とする記録ヘッド用基板。
【請求項２】
前記複数のインク供給チャネル各々の両側に沿って、第１の記録要素列と、第２の記録要素列とが設けられることを特徴とする請求項１に記載の記録ヘッド用基板。
【請求項３】
前記複数の駆動制御回路を介して、前記複数の記録要素列に含まれる前記複数の記録要素を時分割駆動する時分割駆動制御回路をさらに有し、
前記共用配線部は前記時分割駆動する際の順序を指定するための制御信号を伝送する複数の配線であることを特徴とする請求項１又は２に記載の記録ヘッド用基板。
【請求項４】
前記時分割駆動する際の順序を指定するための制御信号を発生するデコーダ回路をさらに有することを特徴とする請求項３に記載の記録ヘッド用基板。
【請求項５】
前記複数の記録要素を駆動するための記録信号を入力するシフトレジスタ回路と、
前記シフトレジスタに入力された記録信号をラッチするラッチ回路とをさらに有することを特徴とする請求項３に記載の記録ヘッド用基板。
【請求項６】
前記時分割駆動制御回路、前記デコーダ回路、前記シフトレジスタ回路、前記ラッチ回路は前記記録ヘッド用基板の周辺部に設けられることを特徴とする請求項３乃至５のいずれかに記載の記録ヘッド用基板。
【請求項７】
前記共用配線部、前記時分割駆動制御回路、前記デコーダ回路、前記シフトレジスタ回路、及び前記ラッチ回路は、前記記録ヘッド用基板の中心に対してほぼ対称位置に配置することを特徴とする請求項３乃至５のいずれかに記載の記録ヘッド用基板。
【請求項８】
前記共用配線部は前記複数の記録要素を時分割駆動するために時分割して通電制御可能なマトリックス状の配線であることを特徴とする請求項１に記載の記録ヘッド用基板。
【請求項９】
複数のインク供給チャネル各々には、異なった色のカラーインクが供給されることを特徴とする請求項１に記載の記録ヘッド用基板。
【請求項１０】
請求項１乃至９のいずれかに記載の記録ヘッド用基板を用いた記録ヘッド。
【請求項１１】
前記複数のインク供給チャネル各々に対してインクを供給するインクタンクを一体的に備えたことを特徴とする記録ヘッド。
【請求項１２】
請求項１１に記載の記録ヘッドを用いてインクを記録媒体に吐出して記録を行う記録装置。
【請求項１３】
前記記録ヘッドは交換可能であることを特徴とする請求項１２に記載の記録装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は記録ヘッド用基板、記録ヘッド、及び記録装置に関し、特に、例えば、インクジェット方式に従って記録を行うために用いられ、複数色のインクを同一基板上供給可能なマルチインクチャネルを有する記録ヘッド用基板、記録ヘッド、及び記録装置に関するものである。
【０００２】
【従来の技術】
従来より、例えばパーソナルコンピュータ、ファクシミリ等における情報出力装置として、所望される文字や画像等の情報を記録用紙やフィルム等シート状の記録媒体に記録を行う記録装置が広く使用されている。これらの記録装置は、現代のビジネスオフィスやその他の事務処理部門、さらにはパーソナルユースにおけるプリンタとして使用され、更なる高密度及び高速記録が強く望まれている。加えて、装置の更なるコストダウン、あるいは、記録の高精細化等を達成するべく開発、改良が試みられている。
【０００３】
このような記録装置の中でも、低騒音なノンインパクト記録としてインクを記録素子上に配置した吐出口から吐出させて記録を行うインクジェット記録装置はその構造的な特徴から、高密度及び高速記録が可能であり、ローコストなカラープリンタ等として広く普及している。インクジェット記録装置は、吐出口及びこの吐出口からインクを吐出するための吐出エネルギーを発生する電気熱変換素子を有する記録素子（ノズル）を備えた記録ヘッドを用い、所望される記録情報に応じてインクを吐出して記録を行うものである。
【０００４】
インクジェット記録ヘッド（以下、記録ヘッドという）の構成としては、従来から、複数個の記録素子を一列、もしくは複数列に配置してなる種々の記録ヘッドが知られている。
【０００５】
この種の記録ヘッドでは、記録素子Ｎ個を１ブロックとして同時駆動可能な制御配線端子を設け、この端子をアクティブにした期間、記録素子に通電し、記録媒体に任意の記録を行うことを可能とする構成が知られている。
【０００６】
また、記録素子Ｎ個を１ブロックとして同時駆動可能な駆動用集積回路を同一基板上に数個または数十個搭載し、画像データを各記録素子に対応させて整列させることにより、記録媒体に任意の記録を行うことを可能とする構成も知られている。
【０００７】
さて、近年の記録の高精細化、高画質化に伴い、記録ヘッドの性能は格段に向上した。記録ヘッドに実装される記録素子の個数を増大させること、或は記録速度を高速にするために記録素子の同時駆動数を増大させることでスループットの向上を達成している。また記録素子そのものの性能も進歩しており、１マイクロ秒程度のパルス幅の駆動信号で、数ピコリットルのインクを吐出させることが可能となっている。これは、大電流を高速にスイッチングする機能素子（ＭＯＳ−ＦＥＴドライバ等）によって達成されている。この機能素子も年々サイズを小さくすることが可能となってきており、これに伴いマルチチャネル（複数色のインクチャネル）を有するインクジェット記録へッド用基板（以下、ヘッド基板という）の小型化も進んできている。
【０００８】
例えば、そのようなヘッド基板の小型化を達成するために、インクを供給するための長穴形状のインク供給口とその供給口の両側に電気熱変換素子とその電気熱変換素子を駆動する駆動素子とを有する記録素子を有するヘッド基板において、ラッチ回路、シフトレジスタ、及びデコーダなどの信号処理回路をそのヘッド基板上の１つの場所に集中的に配置する構成をとるものもある（例えば、特許文献１参照）。
【０００９】
【特許文献１】
特開平１１−３００９７３号公報。
【００１０】
特に、マルチチャネルを有するヘッド基板は、主に小型のカラーインクジェット記録ヘッドに用いるために近年そのニーズが高まっている。これはローコストでカラー画像を形成できるデバイスが、現在の製品構成上必要不可欠であるためである。同一基板上に複数色のインクチャネルを配置する方法は従来よりいくつか知られている。
【００１１】
例えば、記録素子を一列に配置し、インク供給口とインクチャネルを色毎に分離するタイプ、複数のインクチャネルの各々に対し一列の記録素子列を割り当てる方法がある。更に、複数のインクチャネルの各々に対し、両側に記録素子列を配置する方法も提案されている。これらの構成は高速記録、高解像度記録を達成するため必然的な技術アプローチであり、今後は如何に小型化するかが課題となってきている。
【００１２】
記録ヘッドの種類も、これを搭載する記録装置の性能に合わせて多機種にわたり、その制御回路も複雑になってきている。これらの回路も含めてマルチインクチャネルを有する高速、高解像度な記録ヘッドを構成するには、そのために必要な制御回路を最適に配置することが基板に与えられた課題である。
【００１３】
【発明が解決しようとする課題】
上記のような記録ヘッドを用いた記録装置においては、記録速度の高速化や記録密度の高精細化のために、記録ヘッド内に設けられる記録素子数が増大し、その密度も高くなる傾向にある。このため、これらの記録素子を時分割駆動する際におけるブロック数も増加し、デコーダ回路等を用いても制御信号線の数は増加してしまう。
【００１４】
例えば、一列に２５６個以上の記録素子を有するマルチチャネル記録ヘッドでは、フルカラー記録達成に最低限の組み合わせである、シアン、イエロ、マゼンタの３色のインクを用意することになる。これらの記録素子をカラー記録データに合わせて個別にＯＮ／ＯＦＦするための制御回路は膨大になり、その制御配線だけでもマルチチャネルヘッド基板の占有面積として無視できなくなる。更にインクチャネルの両側に記録素子列を配置するとなると、従来の方法では単純に倍の面積を必要とし、ローコストなカラーインクジェット記録装置を製造する際の障害となっていた。
【００１５】
更にマルチチャネル記録ヘッドを用いた記録装置においては、インクチャネルに対向して配置される記録素子の構成を様々な形態で配置する。
【００１６】
基本的に１つのインクチャネルの流路の両側に対向して配置される２列の記録素子は同じ色のインクを吐出できる。このような構成の場合、記録装置の画像記録プロセスによっては、さらに記録ヘッドのインク吐出量を同じ色でも記録素子のノズル径や記録素子の電気熱変換体のサイズ等を変化させた構成とすることが可能である。
【００１７】
例えば、記録素子の配列方向において同一のインク吐出位置になるようにインクチャネル両側に記録素子列を配置すれば、記録素子の数が倍になり、２倍の速度で記録が完了することができる。
【００１８】
また、記録素子の配列方向において記録素子の配置ピッチが半ピッチ分ずれるようにもう一方の列を配置すれば、倍の解像度になるようにマルチチャネルヘッド基板を構成できるのである。
【００１９】
更に２列の記録素子の夫々の列に属する記録素子からのインク吐出量を異なるようにすれば、記録装置により複数の記録モードを切り替え制御することで高速記録と高精細記録を達成しうる記録方法が可能となるのである。
【００２０】
マルチチャネル記録ヘッドを用いた記録装置の画像品質や機能が向上すればするほど、上記の様に記録ヘッドの構成や周辺制御装置が複雑化し、その制御も煩雑になってくるため、記録装置本体側の制御部をできるだけ簡略化するために、ヘッド用基板にできるだけ多くの制御回路を実装してきた。
【００２１】
また、記録装置の記録モードに含わせて記録素子の駆動パターンを変化させる等の制御シーケンスの管理／実行する際に、記録ヘッドの製造ばらつきやロット差が大きい場合にはその記録状態の差が顕著に記録画像に反映されてくる場合もあるので、これらを管理して較正すること、更に記録ヘッドの機種判別や駆動状況を逐次モニタする等、マルチチャネル記録ヘッドに要求される機能は高くなる一方である。
【００２２】
しかしながら、これらの機能を実現するための制御回路と膨大な数の記録素子の混在は記録ヘッドのコストを押し上げ、記録装置の普及にとって大きな阻害要因となっている。
【００２３】
本発明は上記従来例に鑑みてなされたもので、より小さな面積で膨大な数の記録素子を駆動制御可能な記録ヘッド用基板と、前記記録ヘッド用基板を用いた記録ヘッドと、前記記録ヘッドを用いた記録装置とを提供することを目的としている。
【００２４】
【課題を解決するための手段】
上記目的を達成するため本発明の記録ヘッド基板は以下の構成からなる。
【００２５】
即ち、複数のインク供給チャネルが互いに所定間隔で配された構成の記録ヘッド用基板であって、前記複数のインク供給チャネル夫々に沿って配置される複数の記録要素からで構成される複数の記録要素列と、前記複数のインク供給チャネルの間の領域に配置され、前記複数の記録要素列夫々を駆動制御する複数の駆動制御回路と、前記複数のインク供給チャネルの間の領域に配置され、前記複数の駆動制御回路によって共用される共用配線部とを有することを特徴とする記録ヘッド用基板を備える。
【００２６】
前記複数のインク供給チャネル各々の両側に沿って、第１の記録要素列と、第２の記録要素列とが設けられるように記録ヘッド用基板をレイアウトすることがより好ましい。
【００２７】
また、前記複数の駆動制御回路を介して、複数の記録要素列に含まれる複数の記録要素を時分割駆動する時分割駆動制御回路をさらに備え、前記共用配線部はその時分割駆動する際の順序を指定するための制御信号を伝送する複数の配線とすることが好ましく、さらには、その時分割駆動する際の順序を指定するための制御信号を発生するデコーダ回路をさらに備えることが好ましい。
【００２８】
さらに、前記複数の記録要素を駆動するための記録信号を入力するシフトレジスタ回路と、前記シフトレジスタに入力された記録信号をラッチするラッチ回路とを備えることが好ましい。
【００２９】
なお、このような構成では、前記時分割駆動制御回路、デコーダ回路、シフトレジスタ回路、ラッチ回路は記録ヘッド用基板の周辺部に設けられるようにレイアウトすることが好ましく、さらには、前記共用配線部、時分割駆動制御回路、デコーダ回路、シフトレジスタ回路、及びラッチ回路は、記録ヘッド用基板の中心に対してほぼ対称位置に配置すると良い。
【００３０】
なお、デコーダ回路、シフトレジスタ回路、ラッチ回路などを備えない構成であれば、前記共用配線部は複数の記録要素を時分割駆動するために時分割して通電制御可能なマトリックス状の配線であることが望ましい。
【００３１】
また、複数のインク供給チャネル各々には、異なった色のカラーインクが供給されると良い。
【００３２】
なおまた、そのインク記録ヘッドは、熱エネルギーを利用してインクを吐出するために、インクに与える熱エネルギーを発生するための電気熱変換体を備えていることが望ましい。
【００３３】
また、また本発明は、上記構成の記録ヘッド基板を用いた記録ヘッドに適用することによって実現しても良い。
【００３４】
その記録ヘッドは、前記複数のインク供給チャネル各々に対してインクを供給するインクタンクを一体的に備えたことを有することを特徴とする。
【００３５】
また本発明は、上記構成の記録ヘッドを用いてインクを記録媒体に吐出して記録を行う記録装置に適用することによって実現しても良い。
【００３６】
その記録装置では、前記記録ヘッドは交換可能であることを特徴とする。
【００３７】
以上のような構成により本発明によれば、記録ヘッド用基板上における制御回路と配線を配置する面積を小さくすることが可能である。そして、共有配線部は複数の記録素子を時分割駆動する際の順序を制御する制御信号を送信する複数の配線とすることで、大幅に共有回路と配線の面積を削減できる。これらの時分割制御信号線は、バス状に記録ヘッド用基板上を這い巡らされており、記録素子数が増加するほど時分割駆動数も増加する傾向にあるため基板面積の低減のために有効である。
【００３８】
加えて、共有配線部を含むその他種々の回路を、記録ヘッド用基板の中心に関してほぼ点対称となるようなレイアウト構成とすることで、基板面積を最小限に押さえた最適な構成とすることができる。
【００３９】
またさらに、本発明に従う基本構成は、記録ヘッド用基板上に回路配線を形成する、どんな形態のマルチチャネルインクジェット記録ヘッドにおいても適用可能で、以下に説明する実施形態に示すような、時分割駆動回路やシフトレジスタ回路等を基板上に組み込んだ構成や、選択通電を行う電極と時分割駆動する配線のマトリクス回路で記録素子を個別駆動可能な構成であっても基板面積を削減する点で同様の効果を期待できる。
【００４０】
【発明の実施の形態】
以下添付図面を参照して本発明の好適な実施形態について、さらに具体的かつ詳細に説明する。
【００４１】
なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、また人間が視覚で知覚し得るように顕在化したものであるか否かを問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
【００４２】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００４３】
さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。
【００４４】
またさらに、「ノズル」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
【００４５】
以下に用いる記録ヘッド用基板（ヘッド基板）とは、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線等が設けられた構成を指し示すものである。
【００４６】
さらに、基板上とは、単に素子基板の上を指し示すだけでなく、素子基板の表面、表面近傍の素子基板内部側をも示すものである。また、本発明でいう「作り込み（ｂｕｉｌｔ−ｉｎ）」とは、別体の各素子を単に基体表面上に別体として配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程等によって素子板上に一体的に形成、製造することを示すものである。
【００４７】
＜インクジェット記録装置の説明（図１）＞
図１は本発明の代表的な実施形態であるインクジェット記録装置の概観図である。図１において、リードスクリュー５００５は、キャリッジモータ５０１３の正逆回転に連動して駆動力伝達ギア５００９〜５０１０を介して回転する。キャリッジＨＣは、リードスクリュー５００４の螺旋溝５００５に対して係合するピン（不図示）を有し、リードスクリュー５００４の回転に伴って、ガイドレール５００３に支持されて矢印ａ，ｂ方向に往復移動される。このキャリッジＨＣには、インクジェットカートリッジＩＪＣが搭載されている。インクジェットカートリッジＩＪＣは、インクジェット記録ヘッドＩＪＨ（以下、記録ヘッドという）及び記録用のインクを貯蔵するインクタンクＩＴを具備する。
【００４８】
インクジェットカートリッジＩＪＣは記録ヘッドＩＪＨとインクタンクＩＴとを一体化した構成となっている。
【００４９】
５００２は紙押え板であり、キャリッジの移動方向に亙って紙をプラテン５０００に対して押圧する。プラテン５０００は不図示の搬送モータにより回転し、記録紙Ｐを搬送する。５００７，５００８はフォトセンサで、キャリッジのレバー５００６のこの域での存在を確認して、モータ５０１３の回転方向切り換え等を行うためのホームポジション検知手段である。５０１６は記録ヘッドの前面をキャップするキャップ部材５０２２を支持する部材である。また、５０１５はこのキャップ内を吸引する吸引手段で、キャップ内開口５０２３を介して記録ヘッドの吸引回復を行う。５０１７はクリーニングブレードで、５０１９はこのブレードを前後方向に移動可能にする部材であり、本体支持板５０１８にこれらが支持されている。ブレードは、この形態でなく周知のクリーニングブレードが本例に適用できることは言うまでもない。又、５０１２は、吸引回復の吸引を開始するためのレバーで、キャリッジと係合するカム５０２０の移動に伴って移動し、駆動モータからの駆動力がクラッチ切り換え等の公知の伝達手段で移動制御される。
【００５０】
これらのキャッピング、クリーニング、吸引回復は、キャリッジがホームポジション側の領域に来た時にリードスクリュー５００４の作用によってそれらの対応位置で所望の処理が行えるように構成されているが、周知のタイミングで所望の作動を行うようにすれば、本例にはいずれも適用できる。
【００５１】
図２はインクジェットカートリッジＩＪＣの詳細な構成を示す外観斜視図である。
【００５２】
図２に示されているように、インクジェットカートリッジＩＪＣはブラックインクを吐出するカートリッジＩＪＣＫとシアン（Ｃ）、マゼンタ（Ｍ）、イエロ（Ｙ）の３色のカラーインクを吐出するカートリッジＩＪＣＣから構成されており、これら２つのカートリッジは互いに対して分離可能であり、夫々独立にキャリッジＨＣと脱着可能である。
【００５３】
カートリッジＩＪＣＫはブラックインクを貯留するインクタンクＩＴＫとブラックインクを吐出して記録する記録ヘッドＩＪＨＫとから成り立っているが、これらは一体型の構成となっている。同様に、カートリッジＩＪＣＣはシアン（Ｃ）、マゼンタ（Ｍ）、イエロ（Ｙ）の３色のカラーインクを貯留するインクタンクＩＴＣとこれらカラーインクを吐出して記録する記録ヘッドＩＪＨＣとから成り立っているが、これらは一体型の構成となっている。
【００５４】
さらに、図２から明らかなように、ブラックインクを吐出するノズル列、シアンインクを吐出するノズル列、マゼンタインクを吐出するノズル列、イエロインクを吐出するノズル列はキャリッジ移動方向に並んで配置され、ノズルの配列方向はキャリッジ移動方向とは交差する方向となっている。
【００５５】
図３は３色のカラーインクを吐出する記録ヘッドＩＪＨＣの立体的な構造を示す斜視図である。
【００５６】
図３からインクタンクＩＴＫから供給されるインクの流れが明らかになる。記録ヘッドＩＪＨＣには、シアン（Ｃ）インクを供給するインクチャネル２Ｃ、マゼンタ（Ｍ）インクを供給するインクチャネル２Ｍ、イエロ（Ｙ）インクを供給するインクチャネル２Ｙがあり、インクタンクＩＴＫからは夫々のインクチャネルに基板の裏面側から夫々のインクを供給する供給路（不図示）が備えられている。
【００５７】
これらのインクチャネルを経てＣインク、Ｍインク、Ｙインクは夫々、インク流路３０１Ｃ、３０１Ｍ、３０１Ｙによって基板上に設けられた電気熱変換体（ヒータ）４０１まで導かれる。そして、電気熱変換体（ヒータ）４０１に対して後述する回路を通して通電されると、電気熱変換体（ヒータ）４０１上にあるインクに熱が与えられ、インクが沸騰し、その結果、生じた泡によって吐出口３０２Ｃ、３０２Ｍ、３０２Ｙからインク液滴９００Ｃ、９００Ｍ、９００Ｙが吐出される。
【００５８】
なお、図３において、１は後で詳述する電気熱変換体やこれを駆動する種々の回路、メモリ、キャリッジＨＣとの電気的接点となる種々のパッド、種々の信号線が形成される記録ヘッド用基板（以下、ヘッド基板という）である。
【００５９】
また、１つの電気熱変換体（ヒータ）、これを駆動するＭＯＳ−ＦＥＴ、及び電気熱変換体（ヒータ）をまとめて記録素子といい、複数の記録素子を総称して記録素子部という。
【００６０】
図３ではカラーインクを吐出する記録ヘッドＩＪＨＣの立体的な構造を示したが、ブラックインクを吐出する記録ヘッドＩＪＨＫも同様な構造をしている。ただし、その構造は図３に示す構成の３分の１である。即ち、インクチャネルは１つであり、ヘッド基板の規模も約３分の１程度となる。
【００６１】
次に、上述した記録装置の記録制御を実行するための制御構成について説明する。
【００６２】
図４は記録装置の制御回路の構成を示すブロック図である。
【００６３】
図４において、１７００は記録信号を入力するインタフェース、１７０１はＭＰＵ、１７０２はＭＰＵ１７０１が実行する制御プログラムを格納するＲＯＭ、１７０３は各種データ（上記記録信号や記録ヘッドに供給される記録データ等）を保存しておくＤＲＡＭである。１７０４は記録ヘッドＩＪＨに対する記録データの供給制御を行うゲートアレイ（Ｇ．Ａ．）であり、インタフェース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間のデータ転送制御も行う。
【００６４】
以上は記録装置本体側制御部１０１が有する構成である。
【００６５】
さらに、１７０９は記録紙Ｐを搬送するための搬送モータ（図１では不図示）１７０６は搬送モータ１７０９を駆動するためのモータドライバ、１７０７はキャリッジモータ５０１３を駆動するためのモータドライバである。
【００６６】
上記制御構成の動作を説明すると、インタフェース１７００に記録信号が入るとゲートアレイ１７０４とＭＰＵ１７０１との間で記録信号がプリント用の記録データに変換される。そして、モータドライバ１７０６、１７０７が駆動されると共に、キャリッジＨＣに送られた記録データに従ってインクジェットヘッドＩＪＨが駆動され、記録紙Ｐ上への画像記録が行われる。
【００６７】
なお、記録ヘッドＩＪＨの記録素子部を駆動するに際して、最適な駆動を行なうために、ヘッド基板１のメモリに保持されている特性情報が参照され、各記録素子の駆動形態が決定される。
【００６８】
また、ヘッド基板１の駆動制御は記録装置本体側制御部１０１から直接行うのではなく、キャリッジＨＣ内に実装されたキャリッジ側制御部１０２を介して行う。
【００６９】
次に、この実施形態に従うヘッド基板のレイアウト構成について一般的に採用されているレイアウト構成と比較しながら説明する。
【００７０】
図５は一般的なヘッド基板の回路のレイアウト構成を示す図である。
【００７１】
図５に示す構成では、ヘッド基板１に、シアン（Ｃ）インク、マゼンタ（Ｍ）インク、イエロ（Ｙ）インク夫々に相当するインクチャネル２Ｃ、２Ｍ、２Ｙを異方性エッチング、もしくはサンドブラスト等の処理によって形成している。これらのインクチャネル２Ｃ、２Ｍ、２Ｙは所定間隔（等間隔でも良い）に配置される。そして、各インクチャネルに対し、列状（数ノズル単位で段違いに配列することも可）に基板上に記録素子列３Ｃ、３Ｍ、３Ｙが配置されている。
【００７２】
なお、各インクチャネルは並列である方が、基板上への回路配置の都合上好ましいが、必ずしもこれに限るものではない。
【００７３】
更に、ヘッド基板上には記録素子列３Ｃ、３Ｍ、３Ｙを個別に駆動制御するＭＯＳ−ＦＥＴ等のドライバ列４Ｃ、４Ｍ、４Ｙとその個別制御を可能にする回路配線５Ｃ、５Ｍ、５Ｙが作りこまれている。
【００７４】
近年のヘッド基板は上記のような記録素子列だけでなく、ドライバ列のような機能素子群やその制御回路まで内蔵して構成するものが多く、記録装置全体のコスト低減に貢献している。その中で数百にもわたる記録素子から構成される記録素子列を個別制御するために重要な役割を果たすのがシフトレジスタ、ラッチなどで構成される論理制御回路部（以下、制御回路という）６Ｃ、６Ｍ、６Ｙであり、これらも基板上に作りこまれている。
【００７５】
このような構成をとることで、たとえ記録素子の数が増加した場合でも、基板や記録ヘッドの外部から信号を受け取るための制御端子数を記録素子数に合わせて増やす必要がないため、この回路の組み合わせで構成された制御回路を有するヘッド基板が主流になりつつある。
【００７６】
なお、図５において、７は制御回路６Ｃ、６Ｍ、６Ｙで個別選択制御する記録素子群を時分割駆動回路であり、通常デコーダ回路やシフトレジスタ回路で構成されるものである。
【００７７】
また、ヘッド基板に形成される回路の配線構成は、記録ヘッドの機能に依存して多岐にわたる。さらに、図５に示すヘッド基板において参照番号が付されていない部分は、ヘッド基板に記録電流を通電したり、記録制御を行うための制御信号を入力する端子（パッド）である。
【００７８】
時分割駆動回路７等から延長して配線される複数の制御系列配線は、マルチチャネルに渡って共通に使用されるため、ヘッド基板１の表面を這い巡らす形で敷設される。図５に示すような一般的な構成では、各インクチャネル毎に個別の配線８Ｃ、８Ｍ、８Ｙを敷設するのは必然的であった。しかしながら、このような従来のヘッド基板を用いて記録素子数を倍にする場合、この個別の配線８Ｃ、８Ｍ、８Ｙのスペースが基板サイズを大きくする要因となる。
【００７９】
図６は図５に示す一般的なヘッド基板で記録素子の数を２倍にした場合のヘッド基板の回路レイアウト構成例を示す図である。
【００８０】
図６において、８は図５に示した個別の配線８Ｃ、８Ｍ、８Ｙを総称的に示すものであり、７′は記録素子の数が２倍になることで増設された時分割駆動回路、８′は記録素子の数が２倍になることで増設された個別配線を総称する参照番号である・
図６に示す構成例によれば、個別配線８、８′で示されているように、制御配線は各インクチャネル２Ｃ、２Ｍ、２Ｙの間に２系統づつ配置され、配線とともに制御回路も倍になるため、実質的に半分のノズル数である図５に示す構成をほぼ倍にしたような配線レイアウトとなってしまう。このような構成ではヘッド基板を半導体製造工程を用いて製造するときに１ウエハ当たりの取り個数や歩留まりにも影響するため、一層の基板サイズの低減が望まれる。
【００８１】
図７は、図５に示した一般的な構成のヘッド基板の記録素子の数の２倍の記録素子を実装したヘッド基板の回路レイアウト構成を示す図である。
【００８２】
図７に示すヘッド基板は図３に示した記録ヘッドＩＪＨＣに用いられるヘッド基板の一例となる。図３に示す構成では、１つのインクチャネルに対してその両側に記録素子が備えられているが、図７に示すヘッド基板の構成も同様に、インクチャネル２Ｃ、２Ｍ、２Ｙに対して、その両側に記録素子列３Ｃ、３Ｃ′、３Ｍ、３Ｍ′、３Ｙ、３Ｙ′が備えられる。
【００８３】
図７に示す構成によれば、図６と比較すれば明らかなように、インクチャネル２Ｃと２Ｍとの間、及びインクチャネル２Ｍと２Ｙとの間にある制御配線８″を共有化することで、実質的に制御配線２本分の敷設スペースを低減できる。
【００８４】
制御配線は記録素子の数が増加するほど時分割駆動するブロック数が増加する傾向にあるため、その配線面積は無視できないものである。従って、この実施形態に従えば、制御配線は複数の記録素子列３Ｃと３Ｃ′、３Ｍと３Ｍ′、３Ｙと３Ｙ′に渡って共通制御されるものであることに着目し、図７に示すようにヘッド基板の基板面積の低減を達成している。
【００８５】
なお、本発明は図７にしめすようなヘッド基板のレイアウト構成によって限定されるものではない。例えば、図８に示すようなレイアウト構成を採用しても良い。
【００８６】
図８は図７に示した構成を発展させたヘッド基板の回路レイアウト構成例を示す図である。
【００８７】
この例では、記録素子の数が２倍になると同時に必要になる個別制御回路６とその配線８を、インクチャネル２Ｃ、２Ｍ、２Ｙのほぼ中心をそれぞれ結ぶ直線（図８の破線）を対称とするような構成で回路を振り分けることで、制御ラインの均一化をはじめとする、回路および配線の最適化を図るようにしている。
【００８８】
ヘッド基板は記録素子毎に百数十ｍＡ程度の電流を通電する。このため、記録電流を同時に通電することによる共通配線の電圧降下は、記録にばらつきを生じる要因となる。従って、制御回路および配線の均一化は基板レイアウト上重要なものなのである。この結果、ヘッド基板のレイアウトは、図７に示す構成よりも基板面積、記録エネルギー効率化の点で優位であり、更にコストの低減が達成される。
【００８９】
図９は図７〜図８に示すレイアウト構成をもつヘッド基板の駆動制御構成を示す等価回路図である。ここでは、説明を簡単にするために本発明の実施形態の最も特徴的な例であるインクチャネル２Ｍと２Ｙとの間に配置される回路構成のみを抜き出し、その回路構成を説明する。
【００９０】
図９が示すように、２つのインクチャネル２Ｍと２Ｙとはこの図の場合両側に配置され、それぞれ一方に配列された記録素子列３Ｍ′、ドライバ列４Ｍ′、及び記録素子列３Ｙ、ドライバ列４Ｙ、さらにこれらの個別制御を可能にする回路配線およびＡＮＤ回路列５Ｍ′及び５Ｙが続いて接続される。ＡＮＤ回路列５Ｍ′及び５Ｙ夫々の出力論理によって、ドライバ列４Ｍ′及び４Ｙが個別に制御され、記録動作を行う、即ち、インク吐出を生じさせる電流を記録素子列３Ｍ′及び３Ｙの該当する記録素子に通電する。
【００９１】
記録素子列３Ｍ′及び３Ｙに接続される、共通電極ＶＨに印加されたエネルギはドライバ列４Ｍ′及び４Ｙに共通接地導電体として接続されるＧＮＤＨに接地されることで帰還する。この帰還電流の通電幅を制御することで、インク吐出の最適化が図られる。この通電幅を決定と個別に記録素子を制御する回路６Ｍ′及び６Ｙ内のイネーブル回路は、記録ヘッドに備えられる機能にあわせて工夫がなされている。
【００９２】
例えば、図９に示す構成では、隣接する記録素子を同時に駆動しないように回路が構成されている。隣接する記録素子を同時に駆動するなら、近い位置でインクの流出、流入が同時に起こるため、その隣接するノズルへのインク供給能力が十分でなくなる現象（クロストーク）が生じる。このような現象の発生を防ぐため、ヘッド基板の回路が隣接する記録素子を同時駆動しないように構成することにより、物理的な現象の発生を防止している。
【００９３】
その他、インクを収容するインクカートリッジのインク使用量、特にインクジェット記録ヘッドのインクカートリッジの使用量にあわせて駆動制御することもある。この場合、インクの色情報や製造年月日による違い、インクの粘度による違い、使用用途による違い等、駆動制御は多岐にわたる。
【００９４】
このような記録ヘッドを用いて、更に高速、高解像度で記録するための要求に対処するため、その記録ヘッド内部に、記録ヘッド温度を検出する手段、駆動方法を外部入力信号で任意に変更できる手段、製造ばらつきによる記録ヘッド較差を検知できる手段を具備しながら、インク吐出素子数を倍にする記録制御方法が提案されている。なお、このような駆動制御方法は本発明の趣旨からは離れているものでなので、これ以上の説明はしない。
【００９５】
再び実施形態の説明に戻るが、この実施形態の回路構成では、隣接する記録素子のヒータ抵抗値とノズル形状を変えることにより、異なる量のインク吐出を実現している。そして、このように抵抗値の大きいヒータ（大ヒータ）と抵抗値の小さいヒータ（小ヒータ）とを交互に配置し、これら大小ヒータを１ペアとして駆動制御する。前述のクロストークを考慮した駆動制御は、このペアをひとつとした回路構成となっている。
【００９６】
加えて、記録素子の同時駆動を抑えることにより、記録電流の集中による誘導ノイズの低減という別の効果も達成される。
【００９７】
前述のように、ヘッド基板には記録素子毎に百数十ｍＡ程度の記録電流を通電する。しかもその記録電流の通電幅（パルス幅）は数μ秒以下であり、そのパルスの立ち上がりと立ち下がり時間は百ナノ秒以下にもなる。このため記録電流を同時に通電することによる誘導起電力は、記録素子列の長さによっては、駆動制御回路の論理レベルを超えるほどのノイズとなってしまう。このようなノイズの発生は駆動制御回路の誤動作につながり、正常な記録制御を阻害する。
【００９８】
これらの対策として、図９に示すように、この実施形態のヘッド基板では通電幅を制御する信号入力端子ＨＥＡＴ＿１とＨＥＡＴ＿２とを分割して配置することにより、最適な遅延を与えることを可能にしている。
【００９９】
複数の記録素子夫々を選択的に記録制御するためには、ホストから転送された記録データを画像処理展開する必要がある。このような画像処理は記録装置の本体側制御部１０１が実行する。例えば、ホストからの記録データがＰＤＬで記述されたコマンド列やベクトルデータであったならば、ＭＰＵ１７０１がこれを画像処理してビットマップデータに展開する。
【０１００】
マルチチャネル記録ヘッドに入力するデータとして展開された後は、そのデータをＤＡＴＡ＿１、ＤＡＴＡ＿２、ＤＡＴＡ＿Ｐのように分割し、図９に図示された夫々の入力端子に個別に入力する方法が知られている。このデータ信号は基本的にシリアルデータであり、入力端子を経てシフトレジスタ回路９に供給され、適当な分割幅でそのデータをラッチ回路１０に一時的に保持する。このデータは次のデータが入力されるまで保持されているので、その間に前述の記録素子を通電制御するＨＥＡＴ＿１、ＨＥＡＴ＿２信号を入力すれば、記録データにあわせて記録素子への通電が選択的になされることになる。
【０１０１】
ここまで説明した種々の回路ブロックは、マルチチャネル記録ヘッドの場合、図９に示すように、２つのインクチャネル間に対向して２つ配置される。これら２つ回路ブロックを共有して制御できるのが、時分割駆動を達成する回路ブロックとその系列配線である。
【０１０２】
この実施形態において最も特徴的な回路ブロック構成は、上述した２つの回路ブロックの間に時分割駆動系列配線８を共通に配置している点である。
【０１０３】
このようなレイアウト構成にすることで、回路レイアウトを最適化できる。即ち、ヘッド基板の中央に配置された時分割駆動系列配線８は、その延長線上に配置された制御回路７によって選択的に複数の記録素子を同時制御する。この回路は入力端子ＤＡＴＡ＿Ｐ等から入力されたデコードデータをもとに、デコーダ回路１１により実現されることが多い。
【０１０４】
なお、時分割駆動系列配線８は共通であっても、この配線と各記録素子との接続を変えることで、記録素子列ごとに時分割駆動順を変えることができる。
【０１０５】
最近では写真画質と同等な画像を記録するため、前述のような大小ヒータを駆動制御することもある。この制御は制御回路７内にありデコーダ回路１１の外側に配置されたＡＮＤ回路とインバータにより構成される選択ロジックにより達成される。この制御を行う信号線も図９に示されているように、時分割駆動系列配線８と同じように、共通化配線として配置することが可能である。このことは、今後予測される更なる機能を共通に配置できることを示唆するものでもある。
【０１０６】
なお、前述のように対向して配置された２つの回路ブロック夫々には記録素子の通電幅を制御する制御信号の入力端子（ＨＥＡＴ＿１、ＨＥＡＴ＿２）とその信号線が同様に２セット設けられるが、これらの端子や信号線は、特に図９に示す両側に配置された記録素子列に対して供給される記録電流の通電幅を変える必要がなければ共通化してもよいことは言うまでもない。
【０１０７】
以上説明したヘッド基板の回路は、図７〜図８に示したヘッド基板のレイアウト構成に基づき、個別の制御回路６Ｍ、６Ｙ内のシフトレジスタ回路１０に入力する記録データの入力端子（ＤＡＴＡ＿１、ＤＡＴＡ＿２）と時分割制御回路７にデコードデータを入力する入力端子（ＤＡＴＡ＿Ｐ）とを別々にした例を示したが、これらのデータ入力も１つの端子にまとめてしまうことが可能であり、これにより端子数のさらなる低減が実現される。
【０１０８】
何れにしても以上実施形態に従えば、ヘッド基板の２つのインクチャネル間の領域に夫々のインクチャネルからインク供給を受けて記録を行う２つ記録素子列夫々を制御する専用の回路ブロックとその信号線とこれらの記録素子列を制御する共通の信号線とを配置する構成をとることにより、ヘッド基板をより効率的に用い、さらに、ヘッド基板面積をより小さくすることができる。
【０１０９】
なお、以上の説明では、マゼンタインクを供給するインクチャネルとイエロインクを供給するインクチャネルとの間の構成のみについて説明したが、同様なレイアウト構成がシアンインクを供給するインクチャネルとマゼンタインクを供給するインクチャネルとの間にも実現できることは言うまでもない。
【０１１０】
【他の実施形態】
前述の実施形態におけるヘッド基板の回路には、シフトレジスタ回路やデコーダ回路を備えていたが、記録素子の駆動には必ずしもこれらの回路が必須という訳ではない。この実施形態では、シフトレジスタ回路やデコーダ回路を用いない構成のヘッド基板のレイアウト構成について、一般的に知られているレイアウト構成と比較しながら説明する。
【０１１１】
図１０はシフトレジスタ回路やデコーダ回路を用いない構成のヘッド基板の一般的なレイアウト構成を示す図である。なお、図１０において、前述の実施形態で説明したのと同じ構成要素には同じ参照番号を付して、その説明は省略する。
【０１１２】
図１０によれば、この構成は、複数の同時通電可能に配置された記録素子群に対し共通の導電体端子５０を有し、これらを時分割して通電制御可能なマトリックス状の制御系列配線８０を合わせて有するものである。制御系列配線８０を個別にイネーブルにするためには、共通導電体端子５０以外に配置された個別制御端子（図１０では参照番号を示していない）に特定の論理レベル電圧を印加することによって達成される。
【０１１３】
マトリックス状の制御系列配線８０を用いて記録素子に対して通電制御するヘッド基板１の構成は、複雑な論理回路構成する必要がないため、基板自体のコストを低減できるという利点がある。そのため、このような構成は、比較的廉価な記録ヘッドに採用されているが、記録素子の数が増加する対応してヘッド基板上の接続端子数が増えるという問題がある。
【０１１４】
次に、このようにマトリックス状の制御系列配線を用いる構成を前提として、記録素子列を拡張する場合のヘッド基板のレイアウト構成について説明する。
【０１１５】
図１１は、図１０に示したマトリックス状の制御系列配線を有する一般的な構成のヘッド基板の記録素子の数の２倍の記録素子を実装したヘッド基板の回路レイアウト構成を示す図である。なお、図１１においても、前述の実施形態で説明したのと同じ構成要素には同じ参照番号を付して、その説明は省略する。
【０１１６】
前述の実施形態と同様に、記録素子を倍増するために、図１０に示したインクチャネル２Ｃ、２Ｍ、２Ｙの両側に記録素子列３Ｃ、３Ｃ′、３Ｍ、３Ｍ′、３Ｙ、３Ｙ′を配置する。このため共通の導電体端子５０の数は倍増するが、記録素子列の駆動方法によりマトリックス状の制御系列配線８０をそれほど増やさずに制御が可能になる。
【０１１７】
即ち、各インクチャネル両側の記録素子列を別タイミングで駆動することで達成される。この実施形態でも前述の実施形態のように、制御系列配線８０はインクチャネル間で共通に配線できるように配置する。このとき、参照番号１１に示すように、インクチャネル間のマトリックス制御で共通駆動できる記録素子の位置は記録素子列の方向に関してほぼ同位置となり、この記録素子を共通に制御するように配線する。
【０１１８】
この配線は両インクチャネルから夫々インクの供給を受けてインクを吐出する、ほぼ同位置の記録素子を制御するドライバ素子を論理制御する部分の間に連続した一本の配線１１ａを設け、マトリックス状の制御系列配線８０に対して個別にスルーホールを介し接続するだけでよい。この構成においても双方の機能によるタイミング制御が必要ならば、制御系列配線８０の中に機能制御端子を組み込み、その位置に個別にスルーホールを介して接続してもよい。
【０１１９】
図１２は図１１に示すレイアウト構成をもつヘッド基板の駆動制御構成を示す等価回路図である。ここでは、説明を簡単にするために本発明の実施形態の最も特徴的な例であるインクチャネル２Ｍと２Ｙとの間に配置される回路構成のみを抜き出し、その回路構成を説明する。なお、図１２においても、前述の実施形態で説明したのと同じ構成要素には同じ参照番号を付して、その説明は省略する。
【０１２０】
加えて、この説明では、マゼンタインクを供給するインクチャネルとイエロインクを供給するインクチャネルとの間の構成のみに限定するが、同様なレイアウト構成がシアンインクを供給するインクチャネルとマゼンタインクを供給するインクチャネルとの間にも実現できることは言うまでもない。
【０１２１】
図１２において、ＶＨ１〜ＶＨ８は電圧を印加する端子、ＤＡＴＡ＿１〜ＤＡＴＡ＿１４は時分割駆動においてブロック指定信号を印加する制御信号端子、ＨＥＡＴ＿１は記録素子列３Ｍ′、３Ｙに与える駆動信号の開始を指定するための信号を印加する制御信号端子、ＨＥＡＴ＿２は記録素子列３Ｍ′、３Ｙに与える駆動信号の終了を指定するための信号を印加する制御信号端子である。本体側制御部１０１よりキャリッジＨＣ上の制御部１０２に送られた記録画像データは、ＶＨ１〜ＶＨ８とＤＡＴＡ＿１〜ＤＡＴＡ＿１４の組み合わせによるマトリクス制御データに展開される。
【０１２２】
図１２に示す構成によれば、制御信号端子ＤＡＴＡ＿１〜ＤＡＴＡ＿１４、ＨＥＡＴ＿１〜ＨＥＡＴ＿２からの信号線は制御系列配線８０の中に含まれ、これらの制御信号は記録素子列３Ｍ′と３Ｙに共通に用いられるようになっている。
【０１２３】
従って以上説明した実施形態では、ヘッド基板の２つのインクチャネル間の領域に夫々のインクチャネルからインク供給を受けて記録を行う２つ記録素子列を共通に制御する制御信号線を配置する構成をとることにより、ヘッド基板をより効率的に用い、さらに、ヘッド基板面積をより小さくすることができる。
【０１２４】
なお、上記実施形態では、ヒータに通電しインクを加熱することにより泡を発生させて、その発泡力によってインクを吐出するインクジェット方式を例として説明したが、他の方式のインクジェット記録方式、例えば、ヒータの代わりにピエゾ素子を用いてインク吐出を行うインクジェット記録方式を用いても、マルチチャネルインク供給方式をとる構成であれば本発明は適用可能である。
【０１２５】
また、本発明は、マルチチャネルのヘッド基板における最適な共有化配線と最適な回路レイアウト構成を特徴とするので、記録装置固有の電気的、機械的な構成やソフトウエアシーケンス等に左右されるものではないことはいうまでもない。
【０１２６】
さらに、本発明に従う構成は、ヘッド基板上に回路配線を形成するどんな形態のマルチチャネル記録ヘッドにも適用可能で、例えば、前述した実施形態に示すような時分割駆動回路やシフトレジスタ回路等をヘッド基板上に組み込んだ構成や、或いは選択通電を行う電極と時分割駆動する配線のマトリクス回路で記録素子を個別駆動可能な構成であっても、同様の効果が期待できる。
【０１２７】
またさらに、本発明の構成は、高機能、高画質なマルチチャネヘッド基板を形成する際に重要であり、特に、記録素子を増加させる際にはその効果を最大限に発揮できる。現在、インクジェット記録ヘッドに実装する記録素子の数は年々増加の一途を辿っており、本発明は、この状態とヘッド基板の生産コストの低減に必要不可欠な技術であると言える。
【０１２８】
【発明の効果】
従って以上説明したように本発明によれば、記録ヘッド用基板の基板面積を小さくできるという効果がある。
【０１２９】
これにより、たとえ、記録素子の数が増大しても基板面積の増大を極力最小に抑えることが可能になり、記録ヘッドの小型化、インクタンクを記録ヘッドに組み込んだヘッドカートリッジの小型化、さらには、記録ヘッドを搭載する記録装置の小型化にも貢献する。
【図面の簡単な説明】
【図１】本発明の代表的な実施形態であるインクジェット記録装置のキャリッジ周辺部の構成の概要を示す外観斜視図である。
【図２】インクジェットカートリッジＩＪＣの詳細な構成を示す外観斜視図である。
【図３】３色のカラーインクを吐出する記録ヘッドＩＪＨＣの立体的な構造を示す斜視図である。
【図４】図１に示した記録装置の制御構成を示すブロック図である。
【図５】一般的なヘッド基板の回路のレイアウト構成を示す図である。
【図６】図５に示す一般的なヘッド基板で記録素子の数を２倍にした場合のヘッド基板の回路レイアウト構成例を示す図である。
【図７】
本発明の実施形態に従い、図５に示した一般的な構成のヘッド基板の記録素子
の数の２倍の記録素子を実装したヘッド基板の回路レイアウト構成を示す図であ
る。
【図８】
図７に示した構成を発展させたヘッド基板の回路レイアウト構成例を示す図で
ある。
【図９】
図７〜図８に示すレイアウト構成をもつヘッド基板の駆動制御構成を示す等価
回路図である。
【図１０】
一般的なヘッド基板の回路のレイアウト構成の別の例を示す図である。
【図１１】
図１０に示したマトリックス状の制御系列配線を有する一般的な構成のヘッド
基板の記録素子の数の２倍の記録素子を実装したヘッド基板の回路レイアウト構
成を示す図である。
【図１２】
図１１に示すレイアウト構成をもつヘッド基板の駆動制御構成を示す等価回路
図である。
【符号の説明】
１  インクジェット記録ヘッド用基板（ヘッド基板）
２Ｃ、２Ｍ、２Ｙ  インクチャネル
３Ｃ、３Ｃ′、３Ｍ、３Ｍ′、３Ｙ、３Ｙ′  記録素子列
４Ｃ、４Ｃ′、４Ｍ、４Ｍ′、４Ｙ、４Ｙ′  ドライバ列
５Ｃ、５Ｃ′、５Ｍ、５Ｍ′、５Ｙ、５Ｙ′  回路配線及びＡＮＤ回路列
６  論理制御回路
７、７′  時分割駆動回路
８  時分割駆動制御系列配線
９  シフトレジスタ回路
１０  ラッチ回路
【図１】
2004306563.tif 000003
【図２】
2004306563.tif 000004
【図３】
2004306563.tif 000005
【図４】
2004306563.tif 000006
【図５】
2004306563.tif 000007
【図６】
2004306563.tif 000008
【図７】
2004306563.tif 000009
【図８】
2004306563.tif 000010
【図９】
2004306563.tif 000011
【図１０】
2004306563.tif 000012
【図１１】
2004306563.tif 000013
【図１２】
2004306563.tif 000014