(57)【要約】【課題】ＡＣ型ＰＤＰ等のサブフィールド方式により階調表現を行うプラズマ表示装置において発生する擬似輪郭を低減する。【解決手段】Ｘ，Ｙ電極２，３を有する前面板１と、この前面板１と対向配置されＸ，Ｙ電極２，３と直交するアドレス電極５を有する背面板４とを備え、一対のＸ，Ｙ電極とアドレス電極５とによりセル６を構成すると共に、前面板のセルとその上下に隣接する各セルとの間にＺ電極７を設ける。Ｘ又はＹ電極とアドレス電極に駆動パルスを印加して１つのセルを選択し、選択されたセルのＸ，Ｙ電極に駆動パルスを印加して維持放電をさせてそのセルを発光させ、維持放電中の所定のセルのＺ電極に駆動パルスを印加する。その場合、１フィールド期間を複数のサブフィールドに分割し、各サブフィールドの前記維持放電回数を制御することによりセルの発光量を制御する。【選択図】　　　　図１
2004006103.tif 000002
【特許請求の範囲】
【請求項１】
水平方向に延長され互いに平行する複数の第１、第２の電極を有する前面板と、この前面板と対向配置され前記第１、第２の電極と直交する複数の第３の電極を有する背面板とを備え、一対の第１、第２の電極と少なくとも１つの第３の電極とによりセルを構成するプラズマ表示装置において、
前記セルとその上下に隣接する各セルとの間に前記第１，第２の電極と平行な第４の電極をそれぞれ設けたことをことを特徴とするプラズマ表示装置。
【請求項２】
前記第１又は第２の電極と第３の電極に所定の駆動電圧を印加することにより１つのセルを選択し、選択されたセルの第１、第２の電極に所定の駆動電圧を印加して維持放電をさせることによりそのセルを発光させ、維持放電中のセルのうち所定のセルの第４の電極に所定の駆動電圧を印加する制御手段を設けたことを特徴とする請求項１記載のプラズマ表示装置。
【請求項３】
前記制御手段は、１フィールド期間を複数のサブフィールドに分割し、各サブフィールドの前記維持放電回数を制御することにより前記所定のセルの発光量を制御することを特徴とする請求項２記載のプラズマ表示装置。
【請求項４】
前記制御手段は、入力された所定ｂｉｔの映像信号の連続する２つのフィールドを比較して上位ｂｉｔの変化をセル単位で検出する検出手段と、前記検出された上位ｂｉｔの変化に応じて予測される擬似輪郭の発生量を求め、この発生量をそれをキャンセルするために必要なセルの発光量に変換する変換手段と、この変換された発光量を得るために最も効果的な前記サブフィールドを選択し、選択されたサブフィールドに応じて前記第３、第４の電極に印加する駆動電圧を出力する選択駆動手段とを備えることを特徴とする請求項３記載のプラズマ表示装置。
【請求項５】
前記第４の電極に印加する駆動電圧は、前記第１又は第２の電極に印加する駆動電圧の前後で２回印加され、その１回目と同期して前記第３の電極に駆動電圧を印加することを特徴とする請求項２，３又は４記載のプラズマ表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＡＣ型ＰＤＰ（ｐｌａｓｍａ　ｄｉｓｐｌａｙ　ｐａｎｅｌ）等のサブフィールド方式により階調表現を行うプラズマ表示装置に関するものである。
【０００２】
【従来の技術】
図１７は従来のＡＣ型ＰＤＰの一般的なパネル構造を示すもので、同図（ａ）のように前面板１に互いに平行なＸ，Ｙ電極２，３が設けられている。前面板１と対向して配置される背面板４には、アドレス電極５がＸ，Ｙ電極２，３と直交して設けられている。その場合、同図（ｂ）のように１セル（画素又はドット）６に対してＸ，Ｙ電極２，３の１組と、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３本のアドレス電極５が配置される。そして、Ｘ，Ｙ電極２，３のどちらかの電極とアドレス電極５との対向放電により画像データの書き込みを行い、Ｘ、Ｙ電極２，３間の維持放電によりそのセルを発光させるようになされている。尚、図示せずも、前面板１と背面板４との間には、隔壁に囲まれた多数の気密室が設けられ、各気密室に発光色に応じた放電ガスが封入されているものとする。
【０００３】
このようなＡＣ型ＰＤＰでは、維持放電毎の放電電流量（発光量）の制御はしないので、階調表現のためには、１フィールドを複数のサブフィールド（Ｓｕｂ　Ｆｉｅｌｄ）に分割し、各サブフィールドにおける維持放電回数を異ならせることで階調表現するサブフィールド方式が広く用いられている。このサブフィールド方式の実際の書き込み（以後、Ａｄｄｒｅｓｓｉｎｇと言う）と維持放電（以後、Ｓｕｓｔａｉｎと言う）により、ＡＣ型ＰＤＰは図１８（ａ）に示すＡＤＳ（Ａｄｄｒｅｓｓ　Ｄｉｓｐｌａｙ　Ｓｅｐａｒａｔｅ）方式と（ｂ）のＡＷＤ（Ａｄｄｒｅｓｓ　Ｗｈｉｌｅ　Ｄｉｓｐｌａｙ）方式の２種類に分類することができる。
【０００４】
最も一般的なのは（ａ）に示すＡＤＳ方式で、
［全画素一括予備放電（以後Ｐｒｉｍｉｎｇと言う）→線順次でＡｄｄｒｅｓｓｉｎｇ→全画素一括Ｓｕｓｔａｉｎ］
というサイクルをサブフィールド毎に繰り返す。
これに対して（ｂ）のＡＷＤ方式では
［線順次でＰｒｉｍｉｎｇ→線順次でＡｄｄｒｅｓｓｉｎｇ→線頗次でＳｕｓｔａｉｎ］
というサイクルを各水平ラインの各サブフィールド毎に繰り返すが、ｓｕｓｔａｉｎの開始と終了のタイミングが水平ライン毎に異なるので、ＰｒｉｍｉｎｇはＳｕｓｔａｉｎと同期してＡｄｄｒｅｓｓｉｎｇはＳｕｓｔａｉｎの合間を縫って行われ、実際のＳｕｓｔａｉｎは常時行われ続けている。
【０００５】
【発明が解決しようとする課題】
ＡＤＳ方式でもＡＷＤ方式でも特殊な場合を除いてサブフィールド方式が用いられる。サブフィールド方式は階調表現のためには優れた方式であるが、基本的に動画表示の時にはその１フィールド期間のほぼ全ての時間がＡｄｄｒｅｓｓｉｎｇとＳｕｓｔａｉｎに費やされる。一方、ＣＲＴに代表される既存の動画表示では、１フィールド周期は同じでも個々の画素の発光時間は極めて短い。この違いが原因で、ＣＲＴでは問題にならなかった「擬似輪郭」あるいは「偽輪郭」と呼ばれる動画像表示時のＰＤＰに固有の現象が発生し問題となっている。擬似輪郭とは、画面上で映像が移動した場合に、本来滑らかな階調変化である部分に等高線のような明暗の輸郭が発生したり、偽色と呼ばれる色の付いた輸郭が発生したりする現象である。
【０００６】
サブフィールド方式での擬似輪郭の根本的な発生原因は、階調の変化点で発光の均一性が乱れることにある。１フィールドを８サブフィールドとし、２５６階調を表示する場合を例にとって図１９と共に説明する。
同図（ａ）において、８個のサブフィールドの維持放電回数の比率（重み付け）は１サブフィールドから順に、１，２，４，８，１６，３２，６４，１２８の順になっており、これが入力映像信号の最下位ｂｉｔ（ＬＳＢ）のｂ０から最上位ｂｉｔ（ＭＳＢ）のｂ７に相当する。
【０００７】
８ｂｉｔの１２７階調と１２８階調はそれぞれ、ＭＳＢ〜ＬＳＢの順に２進数で表すと、
１２７：０１１１１１１１
１２８：１０００００００
となるので、これをサブフィールドの点灯で表すと、
１２７：　ＳＦ１〜７が全て点灯、ＳＦ８だけが非点灯
１２８：　ＳＦ１〜７が全て非点灯、ＳＦ８だけが点灯
という点灯状態になる。画面が静止画の場合にはこれで何の問題も無く階調表現ができる。
【０００８】
次に、動画像の場合を考える。例えば同図（ｂ）のように、２つの階調を有する画像が右から左に移動する場合を考える。この場合、目線も画像の動きに合わせて右から左へ移動するため、階調１２７と１２８の境目においては、ＳＦ１からＳＦ７までのサブフィールドで点灯していた画素が、ＳＦ８だけの点灯に変わる。すると（ｃ）のように、階調１２７の最後の点灯であるＳＦ７から、次のフィールドの階調１２８の最初の点灯であるＳＦ８までの時間が空いてしまう。このため目視上はその部分が暗くなり、本来無いはずの明暗、即ち、擬似輪郭が発生する。反対に画像が左から右へ動く時は、上記と逆に１２８の最後の発光のＳＦ８と、１２７の最初の発光のＳＦ１が近接するので明るい帯が発生する。
擬似輪郭の大きさは、点灯の均一性の乱れが大きければそれだけ大きくなり、一般的には、最も重み付けの大きいサブフィールドの点灯／不点灯が入れ替わる個所で最大となる。
【０００９】
本発明は、上記の問題を解決するためのもので、擬似輪郭の発生を低減できるＰＤＰ等のプラズマ表示装置を提供することを目的としている。
【００１０】
【課題を解決するための手段】
上記の目的を達成するために本発明によるプラズマ表示装置は、水平方向に延長され互いに平行する複数の第１、第２の電極を有する前面板と、この前面板と対向配置され前記第１、第２の電極と直交する複数の第３の電極を有する背面板とを備え、一対の第１、第２の電極と少なくとも１つの第３の電極とによりセルを構成するプラズマ表示装置において、前記セルとその上下に隣接する各セルとの間に前記第１，第２の電極と平行な第４の電極をそれぞれ設けたものである。
【００１１】
従って、本発明によれば、第１又は第２の電極（Ｘ又はＹ電極）と第３の電極（アドレス電極）に所定の駆動電圧を印加することにより１つのセルを選択し、選択されたセルの第１、第２の電極に所定の駆動電圧を印加して維持放電をさせることによりそのセルを発光させ、維持放電中の所定のセルの第４の電極（Ｚ電極）に所定の駆動電圧を印加してそのセルの発光量を制御することにより、擬似輪郭の発生を低減することができる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面と共に説明する。
擬似輪郭の低減のために従来より各種の方法が提案されているが、基本的にはサブフィールドの点灯／不点灯の組み合わせによるものである。仮に、一つのサブフィールド内の途中で、任意の時間に画素単位で点灯しているセルを消すことができれば、そのサブフィールド内で発光量を制御することが可能となり、見かけ上サブフィールドを増やしたのと同じ効果も期待できる。
例えば擬似輪郭の発生する個所で明るくなる部分においては、それをキャンセルする程度に最も効果のあるいずれかのサブフィールドの発光を予め減らしておいたり、逆に暗くなる場合には、本来点灯しないはずのサブフィールドを予め適度に点灯させておくことにより擬似輪郭の低減が可能になる。
【００１３】
この機能の実現のために本実施の形態においては、サブフィールド内の任意の位置で発光を停止させる動作を行うために、前面板に新たに第４の電極としてＺ電極を設けている。そして、このＺ電極と、従来から有る全ての電極に対して独自な駆動電圧を与えるようにしている。これにより、サブフィールドの途中で発光を任意の時間に止めることができ、擬似輪郭の発生を低減することができる。
【００１４】
図１は本発明の実施の形態によるプラズマ表示装置としてのＡＣ型ＰＤＰのパネル構造を示す斜視図である。
図１（ａ）（ｂ）のように、前面板１に互いに平行なＸ，Ｙ電極２，３が設けられると共に、前面板１と対向配置される背面板４にはアドレス電極５がＸ，Ｙ電極２，３と直交して設けられている。図ではＸ，Ｙ電極２，３は一対しか描かれていないが、実際には水平ライン数分のＸ，Ｙの組（対）が存在する。アドレス電極５も１セル分にＲＧＢ用の３本しか描かれていないが、実際には水平ドット（画素）数分だけ存在する。
【００１５】
ここまでは前述した従来の一般的なパネル構造であるが、本実施の形態においては、Ｘ電極２とＹ電極３の問に、Ｚ電極７が配置されている点が従来と異なる。このＺ電極７は、１つのセル６とその上下のセルとで共通して用い、セル内のＸ，Ｙ電極２，３の間には設けられていない。
【００１６】
図２はあるサブフィールドの維持放電期間において、各電極に与える駆動信号波形の例を示す。
図２においては、時刻ｔｏ以前にＡｄｄｒｅｓｓｉｎｇ（書き込み）が行われ、すでに継続した維持放電が行われている。本実施の形態では、図示のようにＸ，Ｙ電極に印加される維持放電パルスとパルスの間に、Ｚ電極及びアドレス電極（Ａで示す）に電圧を印加するＥｒａｓｅ　Ｓｌｏｔと呼ぶ一連のシーケンスを設けている。
【００１７】
即ち、維持放電期間中に消去することを選択されたセルが存在するラインのＺ電極には、Ｅｒａｓｅ　Ｓｌｏｔ−１の期間中、図示のような負及び正のパルス電圧が印加される。印加される時間は、アドレス電極（Ａ）が１ライン分スキャンするに足りるだけの時間印加されなければならないし、かつ維持放電パルスとパルスの問に収まらなければならない。またその電圧は、Ｘｎ電極及びその上のＹｎ−１電極上の電荷の状態によらず、放電を開始しない低い電圧である必要がある。
また、同じくアドレス電極にも、維持放電期間中に消去を選択されたセルが存在する画素には、Ｅｒａｓｅ　Ｓｌｏｔ中にＺ電極の負のパルスの問に、それ単独ではＸ，Ｙ，Ｚいずれの電極との問でも放電を引き起こさない程度に低い電圧のパルスが印加される。
【００１８】
図３は消去すべきセルを選択する方法を示すもので、図示のようにＺ電極に駆動電圧を印加することによりラインを選択し、この選択されたライン上のセルをアドレス電極に駆動電圧を印加することにより選択する。
【００１９】
図４及び図５は図２、図３の駆動タイミングによるセル内の電荷の状態を表す図であり、＋，−は電荷を表す。尚、図４、図５は維持放電に入る前に発光することが選択された、即ち、書き込みが行われたセルについての図であり、書き込みが行われなかったセルでは、維持放電期間に入っても放電を開始するのに十分な電荷が存在しないので何も起こらない。
【００２０】
まず、本実施の形態に固有のＥｒａｓｅ　Ｓｌｏｔがあっても、消去が選択されなかったセルにおいては、これまでと同じく維持放電が継続する状況について図４、図２、図３を用いて説明する。
図４（１）において、時刻ｔ０ではＸ，Ｙの各電極の表面に図示のように電荷が分布していわゆる壁電荷を形成し、次にＸ電極に維持放電パルスが印加されるのに備える。次に、時刻ｔ０からｔ１に移る間に、図２、図３に示すように消去を選択されたセルの存在するラインのＺ電極には負電圧のパルスが印加される。しかし、この図４は消去を選択されなかった図なので、アドレス電極には何も印加されず、Ｚ電極単独での電圧変化では何も変化は起きない。
【００２１】
次に、図４（２）において、時刻ｔ１からｔ２の問にＸ電極に維持放電パルスが印加されるためＸ，Ｙ電極間で放電が起きる。放電後は図４（２）の右側の状態に落ち着き、時刻ｔ１の時とは電荷の状態が逆になり、次にＹ電極に維持放電パルスが印加されるのに備える。時刻ｔ１からｔ２に至る経過は通常の維持放電の状態と変わらない。次に図２のように、Ｚ電極に今度は正電圧のパルスが印加されるが、図４（１）の時と同じく、Ｚ電極単独の電圧印加では何も変化は起きず、次にＹ電極に維持放電パルスが印加されるのに備える。この図４は消去を選択されなかったセルの図なので、同じライン上に消去を選択されたセルがあり、Ｚ電極に電圧が印加されても、アドレス側には何も印加されないので、壁電荷の状態には何も変化が起こらない。図４（３）の時刻ｔ２のように壁電荷の状態は変わらず、次にＹ電極に維持放電パルスが印加されるのに備える。
【００２２】
次に、消去を選択されたセルの動作について図５を用いて説明する。
図５（１）の時刻ｔ０からｔ１の閻に消去を選択されたセルには負のＺ電極パルスと正のアドレス電極パルスの両方が印加される。これらの電圧パルスはそれ単独では他の電極との間で放電を開始することは無いが、双方が同時に与えられたセルにおいては、相対的な電位差が大きくなるためにアドレス電極−Ｚ電極問で放電が起きる。放電後は、図５（１）の右側のように、アドレス電極及びＺ電極上にそれぞれ＋，−の電荷が形成される。
【００２３】
次に、前記図４と同じようにＸ電極に維持放電パルスが印加され、Ｘ−Ｙ電極間で放電が起きるが、図５（２）に示すように、放電後もアドレス電極及びＺ電極上の電荷に変化は起こらない。次に、Ｚ電極に正のパルスが印加されるが、図４の場合とは異なり、今度はＺ電極上に−の電荷が形成されているため、Ｚ−Ｘ電極間で放電を開始する。放電後は図５（３）の右側のようにＸ電極上の電荷は逆転し、−電荷が形成されている。すると、このセルでは次にＹ電極に維持放電パルスが印加されても、Ｙ電極との問でもはや放電は起こらない。
【００２４】
図２のＥｒａｓｅＳｌｏｔ−２は、ＥｒａｓｅＳｌｏｔ−１とは逆にＹ電極上の電荷を消去する場合で、この時には下にあるＺｎ＋１を用いる。用いるＺ電極は異なるが、図２のｔ５の時はちょうどＹ側に維持放電パルスが印加された直後であり、＋及び−の壁電荷の状態が、図４及び図５とは逆になる。従って、Ｚｎ＋１電極とアドレス電極とによって、ＥｒａｓｅＳｌｏｔ−１の時と等しい動作をさせることができる。
【００２５】
実際に消去するセルの選択は、１回のＥｒａｓｅＳｌｏｔでは、図３に示すように水平ライン単位あるいは垂直画素単位になる。またＥｒａｓｅ　Ｓｌｏｔは、図２のＥｒａｓｅ　Ｓｌｏｔ−２のように、１個の維持放電パルスを挟んで時間的に直ぐ近くに配置することもできるし、ｔ４のタイミングで連続して配置したり、間を置いて随意の位置に配置することもできる。図６はそのことを示す図である。ここで、重ねて言うが、消去動作が機能するのは書き込み（Ａｄｄｒｅｓｓｉｎｇ）が行われたセルに対してのみである。
【００２６】
次に、これまで説明してきたパネル構造と駆動方法を用いて、実際に擬似輪郭を低減する方法について説明する。
図７は図１９と同じく、階調１２７と１２８の境界が左へ動いて行く時の発光の様子を示す。この時、境界点において暗部が発生することは先に説明した通りであるが、この暗部を解消するために、階調１２８のフィールドにおいて、６４の１／２、即ち、ＳＦ７を半分だけ光らす必要があるものとする。
【００２７】
この場合には、まず図８に示すように、ＳＦ７の途中にＥｒａｓｅ　Ｓｌｏｔを設ける。そして、同図に示すように、Ｚ電極側は全ラインを選択し、アドレス電極側は境界点の１画素のみを選択する。すると、境界点の縦１列のセルには、ＳＦ７の発光の１／２の発光が加わり、擬似輪郭を視覚的に解消することができる。
【００２８】
境界点が逆方向に移動する階調の大小関係が逆の場合は、先の説明で明部が現れるので発光量を減らことが必要になる。その場合の例を図９に示す。この場合も、最も効果のあるサブフィールドの随意の位置にＥｒａｓｅ　Ｓｌｏｔを設けて発光を停止させる（発光を減らす）。
境界点が水平方向に一列に存在し上下に移動するような図１０の例などでは、図８のアドレスとラインの選択関係が逆転し、アドレスが全画素選択、Ｚ電極が１ラインのみでその他の動作は同じである。
【００２９】
実際の自然画において擬似輪郭の発生する個所は、当然のことながらこれまで述べてきたように縦一列や横一列のはずがなく、その場合の本実施の形態の適用事例を説明する。
図１１は消去したいセルが斜めに存在する場合で、擬似輪郭の発生する画像が斜めに移動する場合などが相当する。図示の場合、Ｅｒａｓｅ　Ｓｌｏｔはライン又は画素単位でしかできないので、もし、該当するセルが含まれる個所の全てにアドレス電圧を印加してしまうと、図１２のようにＺ電極に電圧を印加したラインは横一列全部のセルが選択されてしまう。
【００３０】
図１１の説明に戻ると、Ｅｒａｓｅ　Ｓｌｏｔを２つに分け、消去したいセルを２回に分けて選択する。ＥｒａｓｅＳｌｏｔ−１とＥｒａｓｅｓｌｏｔ−２の間には維持放電パルスが入るが、この間隔を例えば図２に示すようにパルス１個分にしておけば、輝度差もそれだけの差に抑えられるので、略同じ時間に消去したのと等しい効果が得られる。
【００３１】
図１３は上述した各電極の駆動方法を実現するための駆動制御装置の実施の形態を示すブロック図である。
図１３において、上位ｂｉｔ検出器１０は、入力されたｎｂｉｔの映像信号の時間的に連続した２つのフィールドを比較することにより、上位ｂｉｔの変化を画素単位で検出する。発光／減光量変換テーブル１１は、上記上位ｂｉｔの変化に対して予測できる擬似輪郭の発生量から、それをキャンセルするために必要な発光量（減光量を含む）に変換する。次に、消去サブフィールド選択制御器１２は、上記変換された発光量を得るために、最も効果的なサブフィールドの選択と、その発光量を予め決められたテーブルから選択し、これに応じてＺ電極制御信号及びアドレス電極制御信号を後段の駆動回路に出力する。
【００３２】
次に、擬似輪郭の改善のための他の方法について図１４を参照して説明する。図１４は上位ｂｉｔの変化が検出され、擬似輪郭の発生が予想される部分の発光の様子を表す。階調が１２７から１２８に変化する個所で、先の図７の例では発光の隙間により生じる暗部を消すためにそれを補う発光を加えたが、この例では発光の隙間を生じさせず、かつ階調を正しく表示するために、１２８を表現するのに、
ＳＦ１〜ＳＦ７（合計１２７）＋ＳＦ８の一部（１／２５５）＝１２８
という発光を用いる。ＳＦ７は図１５に示すように、１／２５５相当の発光を終えた後で、Ｅｒａｓｅ　Ｓｌｏｔにより消去される。
【００３３】
逆に１２８から１２７に変化する場合は、図１６に示すように１２７を表現するのに、サブフィールドとしてはＳＦ７を使い、先ほどと同じく１／２５５だけ減光させる。これにより、動き部分において発光の連続性が保たれるので、擬似輪郭を低減することができる。
尚、この本方法でも、図１２、図１３で説明したＥｒａｓｅＳｌｏｔの適用及び制約事項等は同等である。また、図１３の駆動制御装置も共通である。
【００３４】
【発明の効果】
以上説明したように、本発明によれば、サブフィールド方式により階調表現を行うＡＣ型ＰＤＰ等のプラズマ表示装置において、疑似輪郭の発生を有効に低減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態によるプラズマ表示装置の斜視図である。
【図２】各電極に印加する駆動電圧のタイミングチャートである。
【図３】消去セルを選択する方法を示す構成図である。
【図４】消去選択されないセルの状態遷移を示す構成図である。
【図５】消去選択されたセルの状態遷移を示す構成図である。
【図６】ＥｒａｓｅＳｌｏｔの挿入方法を示す構成図である。
【図７】擬似輪郭の低減の例を示すタイミングチャートである。
【図８】消去動作の例を示す構成図である。
【図９】擬似輪郭低減の他の例を示すタイミングチャートである。
【図１０】画像が垂直方向に移動する例を示す構成図である。
【図１１】消去セルが斜めの場合の駆動方法を示す構成図である。
【図１２】消去セルの選択を誤った例を示す構成図である。
【図１３】駆動制御装置の実施の形態を示すブロック図である。
【図１４】擬似輪郭低減の他の例を示すタイミングチャートである。
【図１５】消去動作の他の例を示す構成図である。
【図１６】擬似輪郭の低減の他の例を示すタイミングチャートである。
【図１７】従来のプラズマ表示装置を示す斜視図である。
【図１８】従来の駆動方法を示すタイミングチャートである。
【図１９】サブフィールド方式と擬似輪郭の発生を示す構成図である。
【符号の説明】
１　前面板
２　Ｘ電極
３　Ｙ電極
４　背面板
５　アドレス電極
６　セル
７　Ｚ電極
１０　上位ｂｉｔ検出器
１１　発光／減光量変換テーブル
１２　消去サブフィールド選択制御器
【図１】
2004006103.tif 000003
【図２】
2004006103.tif 000004
【図３】
2004006103.tif 000005
【図４】
2004006103.tif 000006
【図５】
2004006103.tif 000007
【図６】
2004006103.tif 000008
【図７】
2004006103.tif 000009
【図８】
2004006103.tif 000010
【図９】
2004006103.tif 000011
【図１０】
2004006103.tif 000012
【図１１】
2004006103.tif 000013
【図１２】
2004006103.tif 000014
【図１３】
2004006103.tif 000015
【図１４】
2004006103.tif 000016
【図１５】
2004006103.tif 000017
【図１６】
2004006103.tif 000018
【図１７】
2004006103.tif 000019
【図１８】
2004006103.tif 000020
【図１９】
2004006103.tif 000021