(57)【要約】【課題】安価であって、高周波回路及び低周波回路に適したプリント回路基板及びチップ部品、並びに該回路基板及びチップ部品の製造方法を提供する。【解決手段】低周波または高周波回路用のプリント回路基板１において、前記回路基板はガラス基体１０からなり、そのガラス基体１０の表面に導電性の回路パターン２０が形成され、ガラス基体１０は所定の誘電率で形成されている。【選択図】　　　図１
2004014553.tif 000002
【特許請求の範囲】
【請求項１】
低周波または高周波回路用のプリント回路基板において、
前記回路基板はガラス基体からなり、そのガラス基体の表面に導電性の回路パターンが形成され、
前記ガラス基体は所定の誘電率で形成されていることを特徴とするプリント回路基板。
【請求項２】
前記回路パターンは、透明導電膜で形成されると共に、該透明導電膜上に無電解金属めっき層が形成されていることを特徴とする請求項１に記載のプリント回路基板。
【請求項３】
前記透明導電膜の幅の大きさは、該透明導電膜上の電気抵抗値に比例していることを特徴とする請求項２に記載のプリント回路基板。
【請求項４】
前記ガラス基体を挟んだ上下面に前記回路パターンが形成され、
該上下面の回路パターンを夫々対向する電極とすることにより該ガラス基体内部にコンデンサが形成されることを特徴とする請求項１ないし請求項３のいずれかに記載のプリント回路基板。
【請求項５】
前記ガラス基体がソーダライムガラスによって形成されると共に、その表面にＳｉＯ２（二酸化珪素）層が形成されていることを特徴とする請求項１ないし請求項４のいずれかに記載のプリント回路基板。
【請求項６】
低周波または高周波回路用のチップ部品において、
前記チップ部品はガラス基体からなり、そのガラス基体の表面に導電性の回路パターンが形成され、
前記ガラス基体は所定の誘電率で形成されていることを特徴とするチップ部品。
【請求項７】
前記回路パターンは、透明導電膜で形成されると共に、該透明導電膜上に無電解金属めっき層が形成されていることを特徴とする請求項６に記載のチップ部品。
【請求項８】
前記透明導電膜の幅の大きさは、該透明導電膜上の電気抵抗値に比例していることを特徴とする請求項７に記載のチップ部品。
【請求項９】
前記ガラス基体を挟んだ上下面に前記回路パターンが形成され、
該上下面の回路パターンを夫々対向する電極とすることにより該ガラス基体内部にコンデンサが形成されることを特徴とする請求項６ないし請求項８のいずれかに記載のチップ部品。
【請求項１０】
前記ガラス基体がソーダライムガラスによって形成されると共に、その表面にＳｉＯ２（二酸化珪素）層が形成されていることを特徴とする請求項６ないし請求項９のいずれかに記載のチップ部品。
【請求項１１】
低周波または高周波回路用のプリント回路基板の製造方法において、
ガラス基体の上面に透明導電膜を形成する工程と、
該透明導電膜上にフォトレジスト膜を形成する工程と、
該フォトレジスト膜に対して露光及び現像処理する工程と、
前記露光及び現像処理により形成された回路パターンに対応して前記透明導電膜をエッチング処理する工程と、
前記回路パターン上に残ったフォトレジスト膜を剥離する工程と、
前記透明導電膜で形成される回路パターン上に無電解金属めっき処理を施す工程と
を含むことを特徴とするプリント回路基板の製造方法。
【請求項１２】
低周波または高周波回路用のチップ部品の製造方法において、
ガラス基体上面に透明導電膜を形成する工程と、
該透明導電膜上にフォトレジスト膜を形成する工程と、
該フォトレジスト膜に対して露光及び現像処理する工程と、
前記露光及び現像処理により形成された、チップ部品の単位ごとの回路パターンに対応して前記透明導電膜をエッチング処理する工程と、
前記回路パターン上に残ったフォトレジスト膜を剥離する工程と、
前記透明導電膜で形成される回路パターン上に無電解金属めっき処理を施す工程と、
前記チップ単位ごとに裁断処理する工程と、
を含むことを特徴とするチップ部品の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ガラス基体を使用したプリント回路基板及びチップ部品、並びに該回路基板及びチップ部品の製造方法に関する。
【０００２】
【従来の技術】
近年、携帯電話に代表されるような電子機器の小型化に伴い、その回路基板も小型化が進んでいる。そのような回路基板においては、小型化や省電力化の目的で、ＩＣチップやコンデンサ、抵抗などの部品を一枚の基板の上にまとめて組み込んだハイブリッドＩＣが用いられている。
さらに、そのハイブリッドＩＣにおいては、セラミックス基板がその回路モジュールの基板として採用されている。セラミックスは、その特性として、耐熱性が高く、化学的にも安定で細密なパターンを形成しやすいなどの理由から、基板の小型化および多層化に適している。また一方で、多層化されたセラミックス実装基板が、耐熱性や放熱特性のよさ、低損失などの特性を備えているため、コンピュータ用の実装基板としても用いられてきている。
【０００３】
【発明が解決しようとする課題】
しかし一方で、上記セラミックス基板は、衝撃に弱く高価であるため、大きな面積と強度を要する一般用の基板としてはあまり採用されない。特に、ガラスを用いた基板については採用されていない。
ところで、プリント配線回路基板における伝送損失の原因については、誘電率が関係している。伝送損失の主な原因とされる誘電体損失は、特に高周波回路において影響を及ぼし、信号伝達時に発熱やノイズ、高消費電力等の問題となって現れることが知られている。この誘電体損失は、周波数と基板材料の誘電正接（誘電特性のうち損失を表す指標。）に比例するため、使用する周波数が高いほど、誘電正接、誘電率が低い基板材料への要求が高くなってきている。
一方、例えばオーディオ等に使用される低周波回路用の基板においては、ノイズ等の外部からの高周波の影響を抑制するために、誘電率の高い基板が求められている。
本発明者は、このような要求に答えるべく、セラミックス回路基板の材質として安価なガラスに着目し鋭意研究した結果、ガラスに含有する、例えば金属成分を変化させることにより、所定の誘電率を有する回路基板、特に低周波または高周波回路用に適したプリント回路基板が得られることを知見した。また、ガラスであるため、この技術は小型の電子部品、いわゆるチップ部品にも適用でき、低周波または高周波回路用に適したチップ部品が得られることを知見した。
【０００４】
本発明は、上記のような事情の下になされたものであり、基板の材質をガラス材とすることにより、従来のセラミックス基板よりも安価に、しかも高周波回路及び低周波回路に適したプリント回路基板及びチップ部品、並びに該回路基板及びチップ部品の製造方法を提供することを目的にする。
【０００５】
【課題を解決するための手段】
前記した目的を達成するためになされた本発明にかかるプリント回路基板は、低周波または高周波回路用のプリント回路基板において、前記回路基板はガラス基体からなり、そのガラス基体の表面に導電性の回路パターンが形成され、前記ガラス基体は所定の誘電率で形成されていることを特徴としている。
【０００６】
このように、ガラス基体の表面に回路パターンを形成し、ガラス基体を所定の誘電率で形成することにより、電気回路の周波数に応じたプリント回路基板を提供することができる。すなわち、高周波回路を実装する場合には、ガラス基体の誘電率を低く形成すればよく、低周波回路の場合にはガラス基体の誘電率を高く形成すればよい。
なお、このガラス基体の誘電率は、ガラス製造過程において、所定の金属成分を含有させることにより、設定することができる。
【０００７】
ここで、前記回路パターンは、透明導電膜で形成されると共に、該透明導電膜上に無電解金属めっき層が形成されていることが望ましい。
このように回路パターンが透明導電膜で形成されると共に、該透明導電膜上に無電解金属めっき層が形成されているため、ガラス基体上において導電性を備える回路パターンを形成することができる。
【０００８】
また、前記透明導電膜の幅の大きさは、該透明導電膜上の電気抵抗値に比例しているように構成されることが望ましい。
前記回路パターンを構成する透明導電膜は、固有の電気抵抗値を持っており、その透明導電膜によるパターン幅を変化させることにより、所定の電気抵抗値を持つパターン部分を形成することができる。
【０００９】
また、前記ガラス基体を挟んだ上下面に前記回路パターンが形成され、該上下面の回路パターンを夫々対向する電極とすることにより該ガラス基体内部にコンデンサが形成されるよう構成されることが望ましい。
例えば前記ガラス基体の誘電率を高く形成し、該ガラス基体の上下面に形成された回路パターン間に電位差が設けられることによりガラス基体内部にコンデンサを形成することができる。
【００１０】
また、前記ガラス基体がソーダライムガラスによって形成されると共に、その表面にＳｉＯ２（二酸化珪素）層が形成されていることが望ましい。
このようにガラス基体がソーダライムガラスによって形成されることにより、低コストで基板を製造することができる。
また、ソーダライムガラス内部からはアルカリ金属成分が溶出し、ガラス基体表面に形成される透明導電膜等の薄膜等に悪影響を及ぼす場合がある。このようにガラス基体の表面にＳｉＯ２（二酸化珪素）層を形成することにより、保護層を形成し、上記悪影響を抑制することができる。
【００１１】
また、前記した目的を達成するためになされた本発明にかかるチップ部品は、低周波または高周波回路用のチップ部品において、前記チップ部品はガラス基体からなり、そのガラス基体の表面に導電性の回路パターンが形成され、前記ガラス基体は所定の誘電率で形成されていることを特徴としている。
【００１２】
このように、ガラス基体の表面に回路パターンを形成し、ガラス基体を所定の誘電率で形成することにより、電気回路の周波数に応じたチップ部品を提供することができる。すなわち、高周波回路を実装する場合には、ガラス基体の誘電率を低く形成すればよく、低周波回路の場合にはガラス基体の誘電率を高く形成すればよい。
【００１３】
ここで、前記回路パターンは、透明導電膜で形成されると共に、該透明導電膜上に無電解金属めっき層が形成されていることが望ましい。
このように回路パターンが透明導電膜で形成されると共に、該透明導電膜上に無電解金属めっき層が形成されているため、ガラス基体上において導電性を備える回路パターンを形成することができる。
【００１４】
また、前記透明導電膜の幅の大きさは、該透明導電膜上の電気抵抗値に比例しているように構成されることが望ましい。
前記回路パターンを構成する透明導電膜は固有の電気抵抗値を持っており、その透明導電膜によるパターン幅を変化させることにより、所定の電気抵抗値を持つパターン部分を形成することができる。
【００１５】
また、前記ガラス基体を挟んだ上下面に前記回路パターンが形成され、該上下面の回路パターンを夫々対向する電極とすることにより該ガラス基体内部にコンデンサが形成されるよう構成されることが望ましい。
例えば前記ガラス基体の誘電率を高く形成し、該ガラス基体の上下面に形成された回路パターン間に電位差が設けられることによりガラス基体内部にコンデンサを形成することができる。
【００１６】
また、前記ガラス基体がソーダライムガラスによって形成されると共に、その表面にＳｉＯ２（二酸化珪素）層が形成されていることが望ましい。
このようにガラス基体がソーダライムガラスによって形成されることにより、低コストでチップ部品を製造することができる。
また、ソーダライムガラス内部からはアルカリ金属成分が溶出し、ガラス基体表面に形成される透明導電膜等の薄膜等に悪影響を及ぼす場合がある。このようにガラス基体の表面にＳｉＯ２（二酸化珪素）層を形成することにより、保護層を形成し、上記悪影響を抑制することができる。
【００１７】
また、前記した目的を達成するためになされた本発明にかかるプリント回路基板の製造方法は、低周波または高周波回路用のプリント回路基板の製造方法において、ガラス基体の上面に透明導電膜を形成する工程と、該透明導電膜上にフォトレジスト膜を形成する工程と、該フォトレジスト膜に対して露光及び現像処理する工程と、前記露光及び現像処理により形成された回路パターンに対応して前記透明導電膜をエッチング処理する工程と、前記回路パターン上に残ったフォトレジスト膜を剥離する工程と、前記透明導電膜で形成される回路パターン上に無電解金属めっき処理を施す工程とを含むことを特徴としている。
このようなプリント回路基板の製造方法を採用することにより、ガラス基体の表面上に回路パターンを形成したプリント回路基板を容易に得ることができる。尚、前記ガラス基体には、透明なガラス基体、半透明のガラス基体及び不透明なガラス基体が含まれる。
【００１８】
また、前記した目的を達成するためになされた本発明にかかるチップ部品の製造方法は、低周波または高周波回路用のチップ部品の製造方法において、ガラス基体上面に透明導電膜を形成する工程と、該透明導電膜上にフォトレジスト膜を形成する工程と、該フォトレジスト膜に対して露光及び現像処理する工程と、前記露光及び現像処理により形成された、チップ部品の単位ごとの回路パターンに対応して前記透明導電膜をエッチング処理する工程と、前記回路パターン上に残ったフォトレジスト膜を剥離する工程と、前記透明導電膜で形成される回路パターン上に無電解金属めっき処理を施す工程と、前記チップ単位ごとに裁断処理する工程とを含むことを特徴としている。
【００１９】
このようなチップ部品の製造方法を採用することにより、ガラス基体の表面上に回路パターンを形成したチップ部品を容易に得ることができる。尚、前記ガラス基体には、透明なガラス基体、半透明のガラス基体及び不透明なガラス基体が含まれる。
【００２０】
【発明の実施の形態】
以下、本発明にかかるプリント回路基板及びチップ部品の実施形態について図に基づいて説明する。
まず、本発明にかかるプリント回路基板の第一の実施形態について、図１及び図２に基づいて説明する。なお、図１は本発明にかかるプリント回路基板の実施形態を示す断面図、図２は本発明にかかるプリント回路基板の製造方法を説明するための図である。
【００２１】
図１において、符号１はプリント回路基板であって、このプリント回路基板１には、主にソーダライムガラスからなるガラス基体１０の表面上に設けられたＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）膜に無電解金属めっき処理を施すことによって形成された回路パターン２０が形成されている。
回路パターン２０はＩＴＯ膜２１による回路パターンの上に無電解Ｎｉめっき層２５と無電解Ａｕめっき層２６が施されることにより構成されている。
また、ガラス基体１０は、その形成段階において、例えば内部に所定の金属成分を混入する等により、所定の誘電率に形成されている。
【００２２】
なお、図１にはプリント回路基板を図示したが、該プリント回路基板とチップ部品は、その大きさが異なるのみで基本的構成は同一である。
したがって、チップ部品についても、前記プリント回路基板と同様に、主にソーダライムガラスからなるガラス基体の表面上に設けられたＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）膜に無電解金属めっき処理を施すことによって形成された回路パターンが形成されている。
回路パターンはＩＴＯ膜による回路パターンの上に無電解Ｎｉめっき層と無電解Ａｕめっき層が施されることにより構成されている。
【００２３】
続いて、図２を用いて上記のようなプリント回路基板１の製造工程の一例について説明する。
ガラス基板表面に形成される色々なデバイスに悪影響を与えるとされるガラス内部のアルカリ金属成分を抑制するため、板状のソーダライムガラス（例えば、基板寸法３５０．０×３００．０×１．１ｍｍ）にＳｉＯ２層（二酸化珪素層（４００Å厚））を形成し、ガラス基体１０とする。
さらに、前記ガラス基体１０（ソーダライムガラス）の上表面に透明導電膜であるＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）膜２１を蒸着法により成膜する（図２（ａ）参照）。
【００２４】
前記ガラス基体１０のＩＴＯ膜２１を成膜していない面側に、基体補強のためにビューフル２２を貼り付ける（図２（ｂ）参照）。
次いで、ＩＴＯ膜２１の上からレジスト剤としてＤＦＲ（Ｄｒｙ　Ｆｉｌｍ　Ｒｅｓｉｓｔ）ラミネート２３を２５μｍの厚さで形成する（図２（ｃ）参照）。
更に、回路パターンを形成するため、マスク２４を掛けて露光処理し（図２（ｄ）参照）、現像処理を施すことにより、レジスト膜（ＤＦＲ膜）による回路パターンを形成する（図２（ｅ）参照）。
【００２５】
次いで、ビューフル２２を剥離し、ＩＴＯ膜２１に回路パターンに対応してエッチング処理（エッチング液：３０％ＨＣｌ）を施すことにより、ＩＴＯ膜２１による回路パターンが形成される（図２（ｆ）参照）。
さらに、ＤＦＲラミネート２３を剥離液（３％ＮａＯＨ）を用いて剥離し（図２（ｇ）参照）、ＩＴＯ膜２１の回路パターン上に無電解Ｎｉめっき層２５（１μｍ厚）及び無電解Ａｕめっき層２６（０．０３μｍ厚）を形成ことによって、プリント回路基板１が製造される（図２（ｈ）参照）。
【００２６】
なお、プリント回路基板ではなくチップ部品を製造する場合も、図２に示した製造工程と同様の工程を経て形成することができる。この場合、一枚のガラス基体に複数のチップを形成し、裁断処理を施すことにより、個々のチップ部品が製造される。すなわち、複数のチップ部品のチップ単位毎に回路パターンを形成し、最後に図２には図示しない裁断処理を施すことにより、チップ部品が製造される。
【００２７】
このように、本発明にかかる実施形態によれば、上記のようにＩＴＯ膜２１のような透明導電膜を用いてプリント回路基板およびチップ部品を構成することにより、ガラス基体１０表面に回路パターン２０を形成することができる。また、ガラス基体１０を構成するソーダライムガラスを所定の誘電率に形成することによって、低周波回路用のプリント回路基板及びチップ部品、あるいは高周波回路用のプリント回路基板及びチップ部品を容易に得ることができる。
さらに、ガラス基体１０にソーダライムガラスのような安価なものを使用することにより、コスト低減を図ることができる。
【００２８】
次に、本発明にかかるプリント回路基板及びチップ部品の他の実施形態について図３乃至図５に基づいて説明する。
図３及び図４は本発明にかかるプリント回路基板及びチップ部品の第二の実施形態を示す断面図である。なお、これらの図において図１に相当する部分については、同一の符号で示しており、その詳細な説明は省略する。
図３において、プリント回路基板１のガラス基体１０の上下面には回路パターン２０が夫々形成されている。このようにガラス基体１０の上下面に回路パターンを形成するには、例えば上記第一の実施の形態での図２に示した製造工程と同様の工程をガラス基体１０の上下面に対して施すことにより形成することができる。但しこの場合、ビューフル１２を貼り付ける工程は省略される。
また、図３におけるガラス基体１０の誘電率はコンデンサにおける誘電体と同様に高い誘電率に形成されている。
【００２９】
図３のように構成されたプリント回路基板において、ガラス基体１０の上下面に形成された回路パターンは夫々対向する電極とされ、該上下面に形成された回路パターン間に電位差が設けられている。このように構成することにより、ガラス基体１０はコンデンサにおける誘電体の役割を果たし、プリント回路基板１はコンデンサとして使用することができる。
なお図３においては、ガラス基体１０の上下全面に回路パターンが形成されているが、これを図４に示すようにプリント回路基板１の一部位に対して実施してもよい。この場合、ガラス基体１０のコンデンサとして用いる部位の誘電率を操作することにより、その部位において所定の容量のコンデンサを得ることができる。
【００３０】
なお、図３、図４に基づいた上記説明においては、プリント回路基板を例に説明したが、該プリント回路基板とチップ部品は、その大きさが異なるのみで基本的構成は同一であるため、この実施形態はこのままチップ部品に適用することができる。特に図３に示すように、チップ状のガラス基体１０をコンデンサとして機能させることにより、コンデンサチップとして好適に使用することができる。
【００３１】
次に図５を用いて、本発明にかかるプリント回路基板の第三の実施形態の説明をする。なお、図５は本発明にかかるプリント回路基板の第三の実施形態を示す断面図である。この図においても、図１に相当する部分については、同一の符号で示しており、その詳細な説明は省略する。
図５において、プリント回路基板１のガラス基体１０の表面には回路パターン２０ａ及び２０ｂが形成されている。これらの回路パターンは、上記第一の実施形態における図２に示した製造工程と同様の工程を経て形成される。
【００３２】
回路パターン２０ａのパターン幅はＬ１の長さであり、回路パターン２０ｂのパターン幅はＬ２の長さで形成されている。これらの回路パターンを形成するＩＴＯ膜２１は固定の抵抗値を持っており、これを利用してＩＴＯ膜２１の回路パターン幅を変化させることにより、所定の電気抵抗を回路パターン２０上に形成することができる。
なお、第一の実施形態、第二の実施形態と同様に、この第三の実施形態もチップ部品に適用することができる。
【００３３】
なお、図２におけるプリント回路基板（あるいはチップ部品）１の製造工程の説明において、ＤＦＲラミネートを使用しているが、代わりに液体のレジストを使用してもよい。
また、上記実施形態においては、プリント回路基板１（あるいはチップ部品）は透明なガラス基体、半透明のガラス基体、及び不透明のガラス基体のいずれでもよい。
【００３４】
【発明の効果】
以上の説明で明らかなとおり、安価であって、高周波回路及び低周波回路に適したプリント回路基板及びチップ部品を得ることができる。
【図面の簡単な説明】
【図１】図１は、本発明にかかるプリント回路基板（チップ部品）の第一の実施形態を示す断面図である。
【図２】図２は、本発明にかかるプリント回路基板（チップ部品）の製造方法の一実施形態を説明するための図である。
【図３】図３は、本発明にかかるプリント回路基板（チップ部品）の第二の実施形態を示す断面図である。
【図４】図４は、本発明にかかるプリント回路基板（チップ部品）の第二の実施形態を示す別の断面図である。
【図５】図５は、本発明にかかるプリント回路基板（チップ部品）の第三の実施形態を示す断面図である。
【符号の説明】
１　　　　プリント回路基板
１０　　　ガラス基体（ソーダライムガラス）
２０　　　回路パターン
２１　　　ＩＴＯ膜
２２　　　ビューフル
２３　　　ＤＦＲ
２４　　　マスク
２５　　　無電解Ｎｉめっき
２６　　　無電解Ａｕめっき
【図１】
2004014553.tif 000003
【図２】
2004014553.tif 000004
【図３】
2004014553.tif 000005
【図４】
2004014553.tif 000006
【図５】
2004014553.tif 000007