(57)【要約】      （修正有）【課題】放電ランプ（Ｌｄ）がアーク放電に移行した後においても、ＤＣ電源（Ｅｍ）に、放電ランプ（Ｌｄ）が必要とする以上に高い電圧を供給させることにより、余計な電力損失を発生させている。【解決手段】放電ランプ（Ｌｄ）の放電電流を供給するための放電駆動回路（Ｕｘ）と、ＤＣ電源（Ｅｍ）からの電圧を昇圧して前記放電駆動回路（Ｕｘ）に給電する電圧変換回路（Ｕｂ）と、放電ランプ（Ｌｄ）の放電状態がアーク放電に移行したことを検知してアーク放電移行信号（Ｓａ）を出力するアーク放電検知回路（Ｕａ）からなり、電圧変換回路（Ｕｂ）は、アーク放電に移行したことが偽である旨の前記アーク放電移行信号（Ｓａ）を受信したときは、予め定めた第１の電圧（Ｖｔ１）以上の電圧を給電し、アーク放電に移行したことが真である旨のアーク放電移行信号（Ｓａ）を受信したときは、第１の電圧（Ｖｔ１）より低い第２の電圧（Ｖｔ２）以上の電圧を給電する。【選択図】図１
2004192902.tif 000002
【特許請求の範囲】
【請求項１】
放電空間（Ｚｄ）に放電媒質が封入され、一対の電極（Ｅ１，Ｅ２）が対向配置された放電ランプ（Ｌｄ）を点灯するためのランプ点灯装置（Ｅｘ）であって、
前記ランプ点灯装置（Ｅｘ）は、前記放電ランプ（Ｌｄ）の放電電流を供給するための放電駆動回路（Ｕｘ）と、ＤＣ電源（Ｅｍ）からの電圧を昇圧して前記放電駆動回路（Ｕｘ）に給電する電圧変換回路（Ｕｂ）と、前記放電ランプ（Ｌｄ）の放電状態がアーク放電に移行したことを検知してアーク放電移行信号（Ｓａ）を出力するアーク放電検知回路（Ｕａ）からなり、前記電圧変換回路（Ｕｂ）は、アーク放電に移行したことが偽である旨の前記アーク放電移行信号（Ｓａ）を受信したときは、予め定めた第１の電圧（Ｖｔ１）以上の電圧を給電し、アーク放電に移行したことが真である旨の前記アーク放電移行信号（Ｓａ）を受信したときは、前記第１の電圧（Ｖｔ１）より低い第２の電圧（Ｖｔ２）以上の電圧を給電することを特徴とするランプ点灯装置。
【請求項２】
前記電圧変換回路（Ｕｂ）は、昇圧チョッパにより構成され、アーク放電に移行したことが真である旨の前記アーク放電移行信号（Ｓａ）を受信したときは、動作を停止することを特徴とする請求項１に記載のランプ点灯装置。
【請求項３】
前記ランプ点灯装置（Ｅｘ）は、前記放電ランプ（Ｌｄ）を始動するためのスタータ（Ｕｉ）を有し、かつ前記スタータを動作させて始動の試行の継続についての予め定めた最長継続時間（τｗｉ）が設けられており、前記放電駆動回路（Ｕｘ）は、前記スタータ（Ｕｉ）の動作開始から、予め定めた略一定のアーク放電移行待機時間（τｗｔ）の後に、前記放電ランプ（Ｌｄ）の放電状態がアーク放電に移行したことを検知したと見なすものであって、前記アーク放電移行待機時間（τｗｔ）は、概ね、前記最長継続時間（τｗｉ）と、前記放電ランプ（Ｌｄ）に関する放電開始からアーク放電移行完了に要する時間についての最長所要時間（τｗｆ）との和によって設定されることを特徴とする請求項１から２に記載のランプ点灯装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばプロジェクタなどの光学装置用の光源として使用される、高圧水銀放電ランプやメタルハライドランプのような金属蒸気放電ランプを含む、高輝度放電ランプ（ＨＩＤランプ）などの放電ランプを点灯するためのランプ点灯装置に関する。
【０００２】
【従来の技術】
液晶プロジェクタやＤＬＰ（ＴＭ）（テキサスインスツルメンツ社）プロジェクタ等の光学装置ための光源装置においては、高輝度放電ランプが使用される。
【０００３】
以下において、高圧水銀放電ランプを例にとって、放電始動からアーク放電に移行完了までのランプ電圧（ＶＬ）について概念的に表した図１２ａを用いて説明する。
【０００４】
この種の放電ランプ（Ｌｄ）を点灯する場合、ランプに無負荷開放電圧と呼ばれる電圧を陰極および陽極の電極（Ｅ１，Ｅ２）に印加した状態で、放電空間に高電圧を印加し、放電空間内に絶縁破壊を発生させて放電始動し、グロー放電を経てアーク放電に移行させる。図においては、無負荷開放電圧は期間（τ１１）において印加され、時点（ｔａ０）において高電圧を印加している。
【０００５】
前記放電ランプ（Ｌｄ）が放電空間の容積１立方ミリメートルあたり０．１５ｍｇ以上の水銀を含む典型的な高圧水銀放電ランプの場合、前記無負荷開放電圧として２５０〜３５０Ｖが印加され、典型的なグロー放電時のランプ電圧は１７０Ｖ程度以上、無負荷開放電圧以下となる。グロー放電の期間（τ１２）を経た時点（ｔａ１）において、放電状態はアーク放電に移行するが、アーク放電に移行直後のランプ電圧は８〜１５Ｖ程度である。それ以後は、ランプ点灯装置からの給電を受けてランプ温度が上昇するにしたがい、ランプ電圧も徐々に上昇し、やがて安定した定常アーク放電状態に至る。定常アーク放電状態でのランプ電圧は、典型的には５５〜１４０Ｖである。
【０００６】
アーク放電に移行後のランプ電圧は、前記の如く８〜１４０Ｖ程度の範囲内にあるにもかかわらず、ランプ点灯装置は、始動に際して無負荷開放電圧やグロー放電電圧を維持するための、高い電圧を発生する能力を備える必要がある。
【０００７】
従来の光源装置の一例を図１３に示す。この図において、商用電源（Ａｓ）の電圧は、ダイオードブリッジ（Ｈｒ）などの整流素子により整流され、必要に応じて設けられるコンデンサ（Ｃｒ）により平滑またはフィルタリングされて初段電源（Ｕｒ）が構成される。
【０００８】
前記初段電源（Ｕｒ）の出力電圧は、商用電源（Ａｓ）がＡＣ１００Ｖの地域であれば約１４０Ｖ、またＡＣ２００Ｖの地域であれば約２８０Ｖとなって、大きく変動する上に、前記無負荷開放電圧をランプ点灯装置が発生するためには不十分な電圧であるため、前記初段電源（Ｕｒ）の出力には昇圧回路（Ｕｂ’）を付加して、ランプ点灯装置に給電するためのＤＣ電源（Ｅｍ’）を構成する。
【０００９】
この図においては、前記昇圧回路（Ｕｂ’）として、昇圧制御回路（Ｆｂ’）、ゲート駆動回路（Ｇｂ’）、スイッチ素子（Ｑｂ’）、コイル（Ｌｂ’）、ダイオード（Ｄｂ’）、平滑コンデンサ（Ｃｂ’）などからなる昇圧チョッパにより構成される例が示されている。このような構成により、前記ＤＣ電源（Ｅｍ’）の出力として、前記初段電源（Ｕｒ）の電圧よりも高い、略一定の、例えば３７０Ｖ程度の電圧に変換する。
【００１０】
前記ＤＣ電源（Ｅｍ’）の出力は、ランプ点灯装置（Ｅｘ’）に供給される。この図においては、前記ランプ点灯装置（Ｅｘ’）として、点灯制御回路（Ｆｘ’）、ゲート駆動回路（Ｇｘ’）、スイッチ素子（Ｑｘ’）、コイル（Ｌｘ’）、ダイオード（Ｄｘ’）、平滑コンデンサ（Ｃｘ’）などからなる降圧チョッパにより構成される例が示されている。前記点灯制御回路（Ｆｘ’）は、ランプ電圧（ＶＬ）やランプ電流（ＩＬ）を（図示を省略した測定手段により）測定しながら、フィードバック的に、前記した無負荷開放電圧の印加やグロー放電の維持、アーク放電時のランプ電流やランプ電力の制御を行う。また、前記した無負荷開放電圧に高電圧を重畳印加するために、トランス（Ｋｉ）からなるスタータ（Ｕｉ）が接続されている。
【００１１】
前記ランプ点灯装置（Ｅｘ’）は、降圧チョッパにより構成されているため、その入力電圧、すなわち前記ＤＣ電源（Ｅｍ’）の出力電圧より低い範囲において任意のランプ電圧を実現することが可能であり、したがって、前記した無負荷開放電圧やグロー放電電圧のような高いランプ電圧も、また前記したアーク放電のような低いランプ電圧も何れをも実現することができ、前記放電ランプ（Ｌｄ）の点灯に必要な全ての機能を発揮することができる。
【００１２】
また、前記昇圧回路（Ｕｂ’）がアクティブフィルタとして動作するように制御し、前記商用電源（Ａｓ）から流れ込む電流について、電圧周波数に対する各高調波成分の量が所定値以下になるようにして、力率改善回路（Ｐｏｗｅｒ  Ｆａｃｔｏｒ  Ｃｏｎｔｒｏｌｌｅｒ：略してＰＦＣ）として機能するようにすることも行われている。
【００１３】
このように、図１３に記載の光源装置は、必要な機能性能を完備しているが、前記放電ランプ（Ｌｄ）の点灯状態がアーク放電に移行後においては、もはや低いアーク放電の印加しか必要としないにもかかわらず、前記ＤＣ電源（Ｅｍ’）は、高い無負荷開放電圧またはグロー放電電圧をも発生可能な高い電圧を前記ランプ点灯装置（Ｅｘ’）に供給し続けていることになる。
【００１４】
一般に、昇圧チョッパは、入力電圧に対する出力電圧の比、すなわち昇圧比が高いほどスイッチング損失が大きく、また、降圧チョッパは、出力電圧に対する入力電圧の比、すなわち降圧比が高いほどスイッチング損失が大きくなる。
【００１５】
したがって、従来の光源装置においては、前記ＤＣ電源（Ｅｍ’）は前記ランプ点灯装置（Ｅｘ’）が必要とする以上に高い電圧まで昇圧を行うことにより、余計な電力損失を発生させ、また前記ランプ点灯装置（Ｅｘ’）は前記放電ランプ（Ｌｄ）が必要とする以上に高い電圧を供給されているために、低いランプ電圧にまで大幅な降圧を行うことにより、余計な電力損失を発生させている問題があった。
【００１６】
そのため、前記ＤＣ電源（Ｅｍ’）および前記ランプ点灯装置（Ｅｘ’）を構成するスイッチ素子（Ｑｂ’，Ｑｘ’）などの温度上昇が大きく、そのため大型の放熱器や、風量の大きい冷却ファンが必要になり、光源装置の大型化や重量化、そして光学装置の騒音の増大を招くうえに、不経済また環境への影響が大きいという問題が避けられなかった。
【００１７】
【特許文献１】
特表２００２−５２５８０９号
【特許文献２】
特開２００２−２３３１５２号
【００１８】
【発明が解決しようとする課題】
本発明は、従来の技術が抱える問題、すなわち、前記光源装置において、前記放電ランプ（Ｌｄ）がアーク放電に移行した後においても、前記ＤＣ電源（Ｅｍ’）に、前記放電ランプ（Ｌｄ）が必要とする以上に高い電圧を供給させることにより、余計な電力損失を発生させている問題を解決したランプ点灯装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
この課題を解決するために、本発明の請求項１の発明は、放電空間（Ｚｄ）に放電媒質が封入され、一対の電極（Ｅ１，Ｅ２）が対向配置された放電ランプ（Ｌｄ）を点灯するためのランプ点灯装置（Ｅｘ）であって、前記ランプ点灯装置（Ｅｘ）は、前記放電ランプ（Ｌｄ）の放電電流を供給するための放電駆動回路（Ｕｘ）と、ＤＣ電源（Ｅｍ）からの電圧を昇圧して前記放電駆動回路（Ｕｘ）に給電する電圧変換回路（Ｕｂ）と、前記放電ランプ（Ｌｄ）の放電状態がアーク放電に移行したことを検知してアーク放電移行信号（Ｓａ）を出力するアーク放電検知回路（Ｕａ）からなり、前記電圧変換回路（Ｕｂ）は、アーク放電に移行したことが偽である旨の前記アーク放電移行信号（Ｓａ）を受信したときは、予め定めた第１の電圧（Ｖｔ１）以上の電圧を給電し、アーク放電に移行したことが真である旨の前記アーク放電移行信号（Ｓａ）を受信したときは、前記た第１の電圧（Ｖｔ１）より低い第２の電圧（Ｖｔ２）以上の電圧を給電することを特徴とするものである。
【００２０】
本発明の請求項２の発明は、請求項１の発明において、前記電圧変換回路（Ｕｂ）は、昇圧チョッパにより構成され、アーク放電に移行したことが真である旨の前記アーク放電移行信号（Ｓａ）を受信したときは、動作を停止することを特徴とするものである。
【００２１】
本発明の請求項３の発明は、請求項１から２の発明において、前記ランプ点灯装置（Ｅｘ）は、前記放電ランプ（Ｌｄ）を始動するためのスタータ（Ｕｉ）を有し、かつ前記スタータを動作させて始動の試行の継続についての予め定めた最長継続時間（τｗｉ）が設けられており、前記放電駆動回路（Ｕｘ）は、前記スタータ（Ｕｉ）の動作開始から、予め定めた略一定のアーク放電移行待機時間（τｗｔ）の後に、前記放電ランプ（Ｌｄ）の放電状態がアーク放電に移行したことを検知したと見なすものであって、前記アーク放電移行待機時間（τｗｔ）は、概ね、前記最長継続時間（τｗｉ）と、前記放電ランプ（Ｌｄ）に関する放電開始からアーク放電移行完了に要する時間についての最長所要時間（τｗｆ）との和によって設定されることを特徴とするものである。
【００２２】
【作用】
以下において、本発明の請求項１の発明の作用について説明する。図１は本発明の請求項１の発明のランプ点灯装置（Ｅｘ）の構成を示すブロック図である。前記放電駆動回路（Ｕｘ）は、前記電圧変換回路（Ｕｂ）から給電され、前記電圧変換回路（Ｕｂ）は、前記ＤＣ電源（Ｅｍ）から給電される。
【００２３】
前記放電駆動回路（Ｕｘ）が、前記放電ランプ（Ｌｄ）を点灯させようとするときは、始動に先立ち、前記したように無負荷開放電圧を前記放電ランプ（Ｌｄ）に印加するが、無負荷開放電圧印加に先立ち、前記アーク放電検知回路（Ｕａ）は、前記アーク放電移行信号（Ｓａ）を偽論理にして、前記電圧変換回路（Ｕｂ）に送信する。前記電圧変換回路（Ｕｂ）は、偽論理の前記アーク放電移行信号（Ｓａ）を受けたとき、前記ＤＣ電源（Ｅｍ）を、低くとも、予め定めた前記第１の電圧（Ｖｔ１）に変換して前記放電駆動回路（Ｕｘ）に給電する。ここで、前記第１の電圧（Ｖｔ１）としては、前記放電駆動回路（Ｕｘ）が無負荷開放電圧を出力するために足る電圧値を選ぶ。
【００２４】
前記放電駆動回路（Ｕｘ）は、無負荷開放電圧を前記放電ランプ（Ｌｄ）に印加し、さらに、前記スタータ（Ｕｉ）を動作させて高電圧パルスを無負荷開放電圧に重畳印加する。高電圧パルスが印加された前記放電ランプ（Ｌｄ）は、前記放電空間（Ｚｄ）内に絶縁破壊を生じ、これより発生した荷電粒子が両方の電極（Ｅ１，Ｅ２）に印加されている無負荷開放電圧により加速されて、前記放電ランプ（Ｌｄ）にグロー放電が開始する。前記したようにグロー放電は電圧の高い放電であるから、この期間（τ１２）中も、前記電圧変換回路（Ｕｂ）は、前記第１の電圧（Ｖｔ１）にまで昇圧する状態を維持する。
【００２５】
グロー放電により電極の加熱が行われ、やがて、電極が熱電子放出に足る温度まで加熱されて、アーク放電に移行する。前記したように、アーク放電に移行直後は、放電電圧が非常に低いため、前記放電駆動回路（Ｕｘ）は、ランプ電流（ＩＬ）が過大にならないように制限しながら前記放電ランプ（Ｌｄ）への給電を行う。
【００２６】
アーク放電への移行が完了したならば、前記アーク放電検知回路（Ｕａ）は、前記アーク放電移行信号（Ｓａ）を真論理にして、前記電圧変換回路（Ｕｂ）に送信する。前記電圧変換回路（Ｕｂ）は、真論理の前記アーク放電移行信号（Ｓａ）を受けたとき、前記ＤＣ電源（Ｅｍ）を、低くとも、予め定めた前記第２の電圧（Ｖｔ２）に変換して前記放電駆動回路（Ｕｘ）に給電する。ここで、前記第２の電圧（Ｖｔ２）としては、前記放電駆動回路（Ｕｘ）が定常アーク放電における最高電圧を出力するために足る電圧値を選ぶ。
【００２７】
前記したように、アーク放電に移行してからも、ランプ電圧（ＶＬ）は徐々に上昇し、やがて安定した定常アーク放電状態に至る。本発明によると、放電ランプ（Ｌｄ）の放電が安定するよりもはるかに前に前記放電駆動回路（Ｕｘ）には、前記電圧変換回路（Ｕｂ）から始動時よりも低い電圧しか供給されなくなる。しかし、低くとも定常アーク放電における最高電圧を出力するために足る電圧が供給されるため、アーク放電電圧が上昇してゆく過程の期間（τ２１）においても、また安定した定常アーク放電状態に至った後の期間（τ２２）においても前記放電駆動回路（Ｕｘ）は、前記放電ランプ（Ｌｄ）に放電電流を問題なく供給することができる。
【００２８】
なお、前記放電駆動回路（Ｕｘ）は、ランプ電圧（ＶＬ）やランプ電流（ＩＬ）の測定値に基づいて、フィードバック的に、前記した無負荷開放電圧の印加やグロー放電の維持、アーク放電時のランプ電流やランプ電力の制御を行う。
【００２９】
以上述べたように、本発明の請求項１の発明のランプ点灯装置（Ｅｘ）においては、高い電圧が必要な、無負荷開放電圧の印加とグロー放電の維持の必要のある期間にのみ限定して、前記電圧変換回路（Ｕｂ）が高い電圧を発生するため、この期間においては、前記電圧変換回路（Ｕｂ）は比較的大きな電力損失を生ずるかも知れないが、この期間の長さは、極めて短時間であるため、前記電圧変換回路（Ｕｂ）を構成する素子の温度上昇もわずかであり、この期間以外においては、前記電圧変換回路（Ｕｂ）は低い電圧しか発生せず、電力損失が小さいため、前記電圧変換回路（Ｕｂ）を構成する素子の温度上昇もわずかである。
【００３０】
また、従来の光源装置の前記ＤＣ電源（Ｅｍ’）が、終始高い電圧を発生していたため、終始電力損失が大きかったものに比べ、本発明の前記ランプ点灯装置（Ｅｘ）を用いた場合は、前記ＤＣ電源（Ｅｍ）は、終始低い電圧しか発生しないため、終始昇圧比が小さいため電力損失も小さく、前記ＤＣ電源（Ｅｍ）を構成する素子の温度上昇を終始低い水準に抑えることができる。
【００３１】
さらに、従来の前記ランプ点灯装置（Ｅｘ’）においては、ランプ点灯シーケンスにおけるほとんどを占めるアーク放電の期間においては、低い電圧の供給しか必要としないにもかかわらず、高い電圧が供給されていたため、ほとんどの期間において電力損失が大きかったものに比べ、本発明の前記放電駆動回路（Ｕｘ）は、ほとんどの期間を占めるアーク放電の期間において前記電圧変換回路（Ｕｂ）からは低い電圧しか給電されず、よって降圧比が小さいため電力損失も小さく、また、無負荷開放電圧およびグロー放電の期間は、元々降圧比が小さいため電力損失も小さく、したがって、終始電力損失が小さく、前記放電駆動回路（Ｕｘ）を構成する素子の温度上昇を終始低い水準に抑えることができる。
【００３２】
なお、光源装置において、前記ランプ点灯装置（Ｅｘ）が、図１３に示したような、前記昇圧回路（Ｕｂ’）を含むＤＣ電源から給電を受けようとする場合、本発明の一実施態様として、本発明の前記電圧変換回路（Ｕｂ）が、前記昇圧回路（Ｕｂ’）を兼ねるように構成してもよい。その際、前記電圧変換回路（Ｕｂ）に対し、前記したような力率改善回路としての機能を付加させても、本発明は無関係に作用する（後述する第２の実施例を参照）。
【００３３】
ここで、前記アーク放電検知回路（Ｕａ）が出力する、前記アーク放電移行信号（Ｓａ）の生成に関して補足しておく。前記放電ランプ（Ｌｄ）の放電状態がアーク放電状態であるか、それともグロー放電状態または（非放電の）無負荷開放電圧印加状態であるかを前記アーク放電検知回路（Ｕａ）が判定する場合は、適当なランプ電流（ＩＬ）供給のもとで、ランプ電圧（ＶＬ）が、適当に定めたしきい電圧以下であるかどうかにより判定することができる。
【００３４】
前記したように、前記放電ランプ（Ｌｄ）が、放電空間の容積１立方ミリメートルあたり０．１５ｍｇ以上の水銀を含む典型的な高圧水銀放電ランプの場合、グロー放電時のランプ電圧は１７０Ｖ程度以上、アーク放電に移行直後のランプ電圧は８〜１５Ｖ程度であるから、例えば、しきい電圧として１００Ｖを設定し、ランプ電圧（ＶＬ）が、この電圧以下であればアーク放電状態、そうでなければ、グロー放電状態または（非放電の）無負荷開放電圧印加状態であると判断できる。
【００３５】
ただし、アーク放電状態であると判定されたとしても、その判定に基づいて、直ちに前記アーク放電移行信号（Ｓａ）を偽論理から真論理に遷移させてよいかどうかについては注意が必要である。それは、アーク放電に移行したとしても、グロー放電状態に戻る場合があるからである。
【００３６】
例えば、図１２ｂに示すように、時点（ｔａ１）においてグロー放電からアーク放電に移行後に、再度グロー放電の期間（τ１３）が生じる場合があり、あるいは、図１２ｃに示すように、グロー放電を経ずに直接アーク放電に移行後に、グロー放電の期間（τ１３）が生じる場合もあるし、さらに複雑な経緯をたどる場合もある。
【００３７】
したがって、前記したランプ電圧（ＶＬ）が、適当に定めたしきい電圧以下であるかどうかにより、アーク放電に移行したと判定されたとしても、この判定結果に基づいて、前記アーク放電移行信号（Ｓａ）を偽論理から真論理に遷移させる場合には、適当な猶予期間を設け、その猶予期間内にランプ電圧（ＶＬ）がしきい電圧以上に戻れば、アーク放電に移行したと判定される前の状態に直ちにリセットされるようにするべきである。
【００３８】
ところで、このように前記放電ランプ（Ｌｄ）がアーク放電に移行後にグロー放電状態に戻る場合があるのは、前記放電ランプ（Ｌｄ）の電極に、水銀などの非気体の放電媒質が付着している場合は、熱電子放出機構とは別のアーク放電が発生し、放電により前記非気体の放電媒質が蒸発し、枯渇した時点でグロー放電に戻るためである。
【００３９】
前記放電ランプ（Ｌｄ）に封入される放電媒質の量は、有限のバラツキ内に限定され、また、前記放電駆動回路（Ｕｘ）における、アーク放電移行直後のランプ電圧（ＶＬ）やランプ電流（ＩＬ）、すなわちアーク放電移行直後にランプに投入される電力は、有限のバラツキ内に限定されるため、グロー放電への戻りを伴うようなアーク放電の継続時間には、最大限度が存在する。この時間の最大限度、すなわち放電開始からアーク放電移行完了に要する時間についての最長所要時間（τｗｆ）は、複数のランプについて、場合によっては複数のランプ点灯装置について、実測を行って決めればよい。
【００４０】
前記したように、前記放電ランプ（Ｌｄ）がアーク放電に移行したかどうかは、ランプ電圧（ＶＬ）が、適当に定めたしきい電圧以下であるかどうかにより判定することができ、またこの判定結果に基づいて、前記アーク放電移行信号（Ｓａ）を偽論理から真論理に遷移させる場合に、適当な猶予期間を設けるようして前記アーク放電移行信号（Ｓａ）を生成できるが、この猶予期間として、前記最長所要時間（τｗｆ）を設定することにより、前記アーク放電移行信号（Ｓａ）を偽論理から真論理に遷移させた後に、グロー放電に戻ることを防止することができる。
【００４１】
なお、前記最長所要時間（τｗｆ）は、前記放電ランプ（Ｌｄ）における非気体の放電媒質の封入量や、アーク放電移行直後のランプ電流（ＩＬ）の設定に依存するが、通常は２〜４秒間程度である。
【００４２】
前記したグロー放電への戻りについては、もし前記アーク放電移行信号（Ｓａ）を偽論理から真論理に遷移させた後でそれが実際に起こってしまった場合は、単に前記アーク放電移行信号（Ｓａ）を真論理から偽論理に戻せばよい。これを受けて前記電圧変換回路（Ｕｂ）は、前記放電駆動回路（Ｕｘ）への供給電圧を上昇させるが、その上昇速度が遅いときは、グロー放電へもどろうとした時点で立消える場合もあるが、そのような場合は、前記放電駆動回路（Ｕｘ）は、前記アーク放電移行信号（Ｓａ）を偽論理にしたまま、無負荷開放電圧の印加からのシーケンスを再試行すればよい。因みに、ランプを消灯しているときの前記アーク放電移行信号（Ｓａ）の状態は、ランプに関する観点からは真偽何れでもよいが、そのような休止状態において前記電圧変換回路（Ｕｂ）が高い電圧を供給し続けることの利点はないため、前記アーク放電移行信号（Ｓａ）は真論理にしておくとよい。
【００４３】
また、前記した、前記第２の電圧（Ｖｔ２）として選ぶべき、前記放電駆動回路（Ｕｘ）が定常アーク放電における最高電圧を出力するために足る電圧値について補足しておく。定常アーク放電状態でのランプ電圧は、放電空間に封入される放電媒質の量や対向配置された電極の間隙の距離に依存するため、前記放電ランプ（Ｌｄ）の製造バラツキの影響を受ける。また、同じランプであっても、前記放電ランプ（Ｌｄ）の累積点灯時間の増加に伴って電極の消耗が進むため、電極の間隙の距離も増加することにより、定常アーク放電状態でのランプ電圧は徐々に高くなる。
【００４４】
ランプの累積点灯時間が増加すると、蒸発した電極材料が前記放電ランプ（Ｌｄ）の封体ガラスに堆積する量も増えるため、前記封体ガラスの光透過率が低下し、ランプの発光が暗くなる。また、ランプの累積点灯時間が増加して電極の間隙の距離が増加すると、ランプの点光源としての近似度が低下するため、例えばプロジェクタなどの光学装置の場合には、光の利用効率も低下し、投影画面が暗くなる。このように、定常アーク放電におけるランプ電圧が高くなることはランプが寿命末期に近づいていることを示すため、実用上の観点から、定常アーク放電における最高電圧を仕様として決めることができる。
【００４５】
また仮に、ランプの発光や投影画面が暗くなることを厭わずに使い続けた場合、最終的には前記放電ランプ（Ｌｄ）の破損によって寿命を終わることになるが、ランプの破損モードの一つに破裂があり、この現象は危険が伴うため、安全上の観点からも、定常アーク放電における最高電圧を仕様として決め、その電圧に達した場合は、前記放電駆動回路（Ｕｘ）は前記放電ランプ（Ｌｄ）の点灯を中断するように構成すべきである。
【００４６】
定常アーク放電における最高電圧が決まれば、前記放電ランプ（Ｌｄ）の代わりに可変抵抗負荷を接続し、前記抵抗負荷の抵抗値を徐々に増加して、実際に前記最高電圧を生ずる抵抗値を見出し、この状態で、前記放電駆動回路（Ｕｘ）への給電電圧を徐々に低下させて行ったとき、前記最高電圧を維持できなくなる直前の前記放電駆動回路（Ｕｘ）への給電電圧が、前記した前記第２の電圧（Ｖｔ２）として選ぶべき、前記放電駆動回路（Ｕｘ）が定常アーク放電における最高電圧を出力するために足る電圧値となる。
【００４７】
なお、前記放電駆動回路（Ｕｘ）が、例えば後述する実施例で示すような降圧チョッパにより構成される場合、前記第２の電圧（Ｖｔ２）は、定常アーク放電における前記最高電圧を降圧チョッパスイッチ素子のデューティサイクル比の最大値（後述する実施例の説明におけるＤＸｍａｘ）で除した値に概ね等しくなる。
【００４８】
次に、本発明の請求項２の発明の作用について説明する。図２は本発明の請求項２の発明のランプ点灯装置（Ｅｘ）の構成を示すブロック図である。この図においては、前記電圧変換回路（Ｕｂ）は、昇圧チョッパにより構成されている。
【００４９】
昇圧チョッパの昇圧動作については、先ず、電圧変換制御回路（Ｆｂ）からのゲート駆動信号（Ｓｂｇ）に基づき、ゲート駆動回路（Ｇｂ）を介してＦＥＴ等のスイッチ素子（Ｑｂ）をオンにして、前記ＤＣ電源（Ｅｍ）からの入力をコイル（Ｌｂ）を介してコモンライン（Ｃｍｎ）に接続することにより、コイル（Ｌｂ）に磁気エネルギーを蓄積し、次に、前記スイッチ素子（Ｑｂ）をオフにして、コイル（Ｌｂ）に蓄積された磁気エネルギーを解放することにより、前記ＤＣ電源（Ｅｍ）の電圧よりも高い電圧を発生させ、フライホイールダイオード（Ｄｂ）を介して平滑コンデンサ（Ｃｂ）に電荷を蓄積する。このような前記スイッチ素子（Ｑｂ）のオンとオフとを周期的に繰り返すことにより、前記電圧変換回路（Ｕｂ）の出力として、前記ＤＣ電源（Ｅｍ）の電圧よりも高い電圧に変換する。
【００５０】
前記電圧変換制御回路（Ｆｂ）は、前記電圧変換回路（Ｕｂ）の出力電圧、すなわち前記平滑コンデンサ（Ｃｂ）の電圧を、例えば分圧抵抗などにより構成される電圧検出手段（Ｖｂ）により測定し、前記電圧変換回路（Ｕｂ）の出力電圧が所期の目標電圧になるよう、フィードバック的に、前記スイッチ素子（Ｑｂ）のオンとオフの周期に対するオン期間の比、すなわちデューティサイクル比を調節する。
【００５１】
このような昇圧チョッパにより構成される前記電圧変換回路（Ｕｂ）の場合、昇圧チョッパの動作を停止させる、すなわち前記スイッチ素子（Ｑｂ）が定常的にオフ状態になると、前記放電駆動回路（Ｕｘ）へは、前記ＤＣ電源（Ｅｍ）の電圧がそのまま給電される特徴がある。
【００５２】
この特徴を利用して、前記第２の電圧（Ｖｔ２）として、前記放電駆動回路（Ｕｘ）が定常アーク放電における最高電圧を出力するために足る電圧値を前記ＤＣ電源（Ｅｍ）が供給できるようにしておけば、前記電圧変換回路（Ｕｂ）は、真論理の前記アーク放電移行信号（Ｓａ）を受けたときは、昇圧チョッパの動作を停止させることにより、前記ランプ点灯装置（Ｅｘ）としての所期の動作を達成することができる。
【００５３】
すなわち、前記電圧変換回路（Ｕｂ）は、偽論理の前記アーク放電移行信号（Ｓａ）を受けたときは、前記放電駆動回路（Ｕｘ）が無負荷開放電圧を出力するために足る電圧値として選ばれた前記第１の電圧（Ｖｔ１）を前記した所期の目標電圧として、この電圧まで、前記ＤＣ電源（Ｅｍ）の電圧を昇圧して前記放電駆動回路（Ｕｘ）に給電する。逆に、前記電圧変換回路（Ｕｂ）は、真論理の前記アーク放電移行信号（Ｓａ）を受けたときは、前記ＤＣ電源（Ｅｍ）の電圧がそのまま放電駆動回路（Ｕｘ）に給電され、その電圧は、放電駆動回路（Ｕｘ）が定常アーク放電における最高電圧を出力するために足る電圧、すなわち前記第２の電圧（Ｖｔ２）以上の電圧であるため、昇圧チョッパが動作を停止しても、その後のアーク放電を維持することができる。
【００５４】
以上述べたように、本発明の請求項２の発明のランプ点灯装置（Ｅｘ）においては、高い電圧が必要な、無負荷開放電圧の印加とグロー放電の維持の必要のある極めて短時間の期間にのみ限定して、前記電圧変換回路（Ｕｂ）の昇圧チョッパが動作し、この期間以外の期間、すなわちランプ点灯のほとんどの期間においては、前記電圧変換回路（Ｕｂ）の昇圧チョッパは停止しているため、スイッチ素子（Ｑｂ）のスイッチング損失は極めて短時間の期間にのみ限定して発生するに過ぎず、したがって、その期間のスイッチ素子（Ｑｂ）の温度上昇は極わずかであるため、放熱構造が非常に簡単で済む利点がある。
【００５５】
なお、ここで述べたように構成した、本発明の請求項２の発明のランプ点灯装置（Ｅｘ）においては、前記ＤＣ電源（Ｅｍ）の供給電圧が高い方に変動して、仮に、前記第１の電圧（Ｖｔ１）より高くなった場合は、前記電圧変換回路（Ｕｂ）が偽論理の前記アーク放電移行信号（Ｓａ）を受けたときにも、前記電圧変換回路（Ｕｂ）の昇圧チョッパは停止したままとなるため前記ランプ点灯装置（Ｅｘ）としての動作に全く問題は無い。
【００５６】
次に、本発明の請求項３の発明の作用について説明する。前記放電ランプ（Ｌｄ）がアーク放電に移行したかどうかは、ランプ電圧（ＶＬ）が、適当に定めたしきい電圧以下であるかどうかにより判定することができ、またこの判定結果に基づいて、前記アーク放電移行信号（Ｓａ）を偽論理から真論理に遷移させることができることについては、先に述べた通りである。
【００５７】
このように、比較的複雑な信号処理により、アーク放電移行に関して実際に生じる現象に基づいて前記アーク放電移行信号（Ｓａ）を生成する代わりに、アーク放電移行に関して実際に生じる現象とは無関係に、毎回のランプ点灯の度に同じ条件にて前記アーク放電移行信号（Ｓａ）を生成する方法とすることもできる。
【００５８】
スタータ（Ｕｉ）については、例えばパルス高電圧を発生するものの場合、最初の１発で放電始動に成功するとは限らないため、通常は、数ヘルツから数キロヘルツの繰り返しレートで動作させ放電始動の試行を行うが、何らかの理由により、それでも放電始動しない場合には、安全のためにも、有限の時間内で放電始動の試行の継続を中断するように前記放電駆動回路（Ｕｘ）を構成する。したがって、通常は、前記スタータ（Ｕｉ）が動作を継続することのできる時間について、例えば３秒間などの、予め定めた最長継続時間（τｗｉ）が設けられる。
【００５９】
したがって、前記ランプ点灯装置（Ｅｘ）が前記スタータ（Ｕｉ）の動作を開始した時点から、アーク放電への移行が完了するまでの時間についての最長時間は、前記最長継続時間（τｗｉ）の満了直前に放電始動し、かつ前記最長所要時間（τｗｆ）を要してアーク放電への移行が完了する場合を想定することにより計算することができ、前記最長継続時間（τｗｉ）と前記最長所要時間（τｗｆ）の和によって求められる。
【００６０】
すなわち、前記ランプ点灯装置（Ｅｘ）は、前記スタータ（Ｕｉ）の動作を開始した時点から、概ね、前記最長継続時間（τｗｉ）と前記最長所要時間（τｗｆ）の和によって求められる、略一定の前記アーク放電移行待機時間（τｗｔ）経過後に、前記アーク放電移行信号（Ｓａ）を偽論理から真論理に遷移させるようにすればよい。
【００６１】
このように、アーク放電移行に関して実際に生じる現象とは無関係に、毎回のランプ点灯の度に同じ条件にて前記アーク放電移行信号（Ｓａ）を生成する方法の場合、真に必要以上の時間にわたって前記電圧変換回路（Ｕｂ）を動作させ、したがって、前記電圧変換回路（Ｕｂ）に余計な損失を発生させる可能性があるという欠点があるが、処理が非常に簡単で、確実であるという利点がある。
【００６２】
なお、前記したように、前記最長所要時間（τｗｆ）が２〜４秒間程度、また前記最長継続時間（τｗｉ）が３秒間程度、したがって、前記アーク放電移行待機時間（τｗｔ）は５〜７秒間の程度であるため、前記電圧変換回路（Ｕｂ）に余計な損失を発生させる可能性があるとしても、非常に短時間であることに変わりはなく、従来の技術からの改善は著しい。
【００６３】
以上の説明においては、前記アーク放電検知回路（Ｕａ）は、前記放電駆動回路（Ｕｘ）や前記電圧変換回路（Ｕｂ）とは別に設置されているように記載したが、前記アーク放電検知回路（Ｕａ）が何れの場所に含まれているかは、明らかに本発明の本質とは無関係であり、前記放電駆動回路（Ｕｘ）または前記電圧変換回路（Ｕｂ）の内部に含まれるように構成してもよい。
【００６４】
【実施例】
先ず、本発明のランプ点灯装置の第１の実施例について説明する。説明は、本発明の請求項１の発明に基づき行う。図３は、ランプ点灯装置（Ｅｘ）の簡略化された構成を示すものである。
【００６５】
ランプ点灯装置（Ｅｘ）において、降圧チョッパにより構成される放電駆動回路（Ｕｘ）は、電圧変換回路（Ｕｂ）より電圧の供給を受けて動作する。前記放電駆動回路（Ｕｘ）においては、ＦＥＴ等のスイッチ素子（Ｑｘ）によって電圧変換回路（Ｕｂ）よりの電流をオン・オフし、チョークコイル（Ｌｘ）を介して平滑コンデンサ（Ｃｘ）に充電が行われ、この電圧が放電ランプ（Ｌｄ）に印加され、前記放電ランプ（Ｌｄ）に電流を流すことができるように構成されている。
【００６６】
なお、前記スイッチ素子（Ｑｘ）がオン状態の期間は、前記スイッチ素子（Ｑｘ）を通じた電流により、直接的に前記平滑コンデンサ（Ｃｘ）への充電と負荷である前記放電ランプ（Ｌｄ）への電流供給が行われるとともに、前記チョークコイル（Ｌｘ）に磁気エネルギーを蓄え、前記スイッチ素子（Ｑｘ）がオフ状態の期間は、前記チョークコイル（Ｌｘ）に蓄えられたエネルギーを解放して、フライホイールダイオード（Ｄｘ）を介して前記平滑コンデンサ（Ｃｘ）への充電と前記放電ランプ（Ｌｄ）への電流供給が行われる。
【００６７】
スタータ（Ｕｉ）においては、抵抗（Ｒｉ）を介して、無負荷開放電圧発生期間に印加されるランプ電圧（ＶＬ）によってコンデンサ（Ｃｉ）が充電される。ゲート駆動回路（Ｇｉ）を活性化すると、サイリスタ等よりなるスイッチ素子（Ｑｉ）が導通することにより、前記コンデンサ（Ｃｉ）がトランス（Ｋｉ）の１次側巻線（Ｐｉ）を通じて放電し、２次側巻線（Ｈｉ）に高電圧パルスを発生する。
【００６８】
前記スタータ（Ｕｉ）の前記２次側巻線（Ｈｉ）に発生した高電圧は、前記放電駆動回路（Ｕｘ）の出力電圧に重畳されて電極（Ｅ１，Ｅ２）間に印加され、放電ランプ（Ｌｄ）の前記電極（Ｅ１，Ｅ２）の間隙において絶縁破壊を発生させ、放電を始動することができる。
【００６９】
放電駆動制御回路（Ｆｘ）はあるデューティサイクル比を有するゲート駆動信号（Ｓｘｇ）を生成し、前記ゲート駆動信号（Ｓｘｇ）は、ゲート駆動回路（Ｇｘ）を介して、前記スイッチ素子（Ｑｘ）のゲート端子に加えられることにより、前記した電圧変換回路（Ｕｂ）よりの電流のオン・オフが制御される。
【００７０】
前記放電ランプ（Ｌｄ）の電極（Ｅ１，Ｅ２）間を流れるランプ電流（ＩＬ）と、電極（Ｅ１，Ｅ２）間に発生するランプ電圧（ＶＬ）とは、電流検出手段（Ｉｘ）と、電圧検出手段（Ｖｘ）とによって、検出できるように構成される。なお、前記電流検出手段（Ｉｘ）については、シャント抵抗を用いて、また前記電圧検出手段（Ｖｘ）については、分圧抵抗を用いて簡単に実現することができる。
【００７１】
前記電流検出手段（Ｉｘ）よりのランプ電流信号（Ｓｘｉ）、および前記電圧検出手段（Ｖｘ）よりのランプ電圧信号（Ｓｘｖ）は、放電駆動制御回路（Ｆｘ）に入力され、その時点における放電ランプ（Ｌｄ）の放電状態の別、すなわち非放電状態であるか、グロー放電状態であるか、アーク放電状態であるかなどに基づいて、ランプ電流（ＩＬ）やランプ電圧（ＶＬ）が、あるいはこれら電流と電圧の積であるランプ電力が、その目標値との差が減少するように、前記ゲート駆動信号（Ｓｘｇ）のデューティサイクル比がフィードバック的に制御される。
【００７２】
図４は、前記した図３に記載の前記放電駆動制御回路（Ｆｘ）の簡略化された構成を示すものである。
前記ランプ電圧信号（Ｓｘｖ）は、総合制御部（Ｘｐｕ）のなかのＡＤ変換器（Ａｄｃ）に入力されて、適当な桁数を有するディジタルのランプ電圧データ（Ｓｑｖ）に変換され、マイクロプロセッサユニット（Ｍｐｕ）に入力される。
【００７３】
ここで、前記マイクロプロセッサユニット（Ｍｐｕ）は、ＣＰＵやプログラムメモリ、データメモリ、クロックパルス発生回路、タイムカウンタ、ディジタル信号の入出力のためのＩＯ制御器などを含む。
【００７４】
前記マイクロプロセッサユニット（Ｍｐｕ）は、前記ランプ電圧データ（Ｓｑｖ）を参照した計算や、その時点の系の状態に応じた条件判断に基づき、後述する駆動能力制御回路（Ｕｄ）のための、チョッパ能力制御目標データ（Ｓｑｔ）を生成する。前記チョッパ能力制御目標データ（Ｓｑｔ）は、ＤＡ変換器（Ｄａｃ）によって、アナログのチョッパ能力制御目標信号（Ｓｔ）に変換され、駆動能力制御回路（Ｕｄ）に入力される。
【００７５】
また、前記マイクロプロセッサユニット（Ｍｐｕ）は、前記アーク放電検知回路（Ｕａ）を兼ねており、前記アーク放電移行信号（Ｓａ）を出力する機能を有し、前記ランプ電圧データ（Ｓｑｖ）などを参照したプログラム処理に基づく条件判断に従って、ハイまたはローレベルの論理信号として、前記アーク放電移行信号（Ｓａ）を前記電圧変換回路（Ｕｂ）に送信する。
【００７６】
許容されるランプ電流（ＩＬ）の上限値、すなわち許容ランプ電流上限値ＩＬｍａｘを規定するためのランプ電流上限信号（Ｓｋ）が、ランプ電流上限信号発生回路（Ｕｃ）により発生され、駆動能力制御回路（Ｕｄ）に入力される。
【００７７】
前記駆動能力制御回路（Ｕｄ）内においては、前記チョッパ能力制御目標信号（Ｓｔ）は、必要に応じて設ける増幅器またはバッファ（Ａｄ１）とダイオード（Ｄｄ１）を介して、さらに、前記ランプ電流上限信号（Ｓｋ）は、必要に応じて設ける増幅器またはバッファ（Ａｄ２）とダイオード（Ｄｄ２）を介して、ともにプルアップ抵抗（Ｒｄ１）の一端に接続され、チョッパ駆動目標信号（Ｓｄ２）が生成される。なお、前記プルアップ抵抗（Ｒｄ１）の他端は適当な電圧を有する基準電圧源（Ｖｄ１）に接続される。
【００７８】
したがって前記チョッパ駆動目標信号（Ｓｄ２）は、前記チョッパ能力制御目標信号（Ｓｔ）に対応する信号（Ｓｄ３）または前記ランプ電流上限信号（Ｓｋ）に対応する信号（Ｓｄ４）のうちの、何れか大きくない方が選択された信号となる。
【００７９】
すなわち、前記総合制御部（Ｘｐｕ）が、例えば、定格電力に対応する定数を前記ランプ電圧データ（Ｓｑｖ）で除算して、定格電力を達成するためのランプ電流（ＩＬ）の値を算出し、この値に対応するものとして生成するなど、何らかの方法で前記チョッパ能力制御目標信号（Ｓｔ）を生成したとして、仮にこれが不適当であった場合でも、前記駆動能力制御回路（Ｕｄ）内において、ハードウェア的に、ランプ電流（ＩＬ）が前記ランプ電流上限信号（Ｓｋ）を超えないように、前記チョッパ駆動目標信号（Ｓｄ２）が制限されることになる。
【００８０】
因みに、前記したＡＤ変換器（Ａｄｃ）やマイクロプロセッサユニット（Ｍｐｕ）を介した制御は、動作速度が遅い（もしくは速いものとすると高コストとなる）ため、例えばランプの放電状態が急変するなどの事態が生じた場合には、その動作遅れによって、前記したチョッパ能力制御目標信号（Ｓｔ）の不適当が発生し得るため、このような電流制限機能をハードウェア的に構成することは、ランプやランプ点灯装置の保護の観点からも有益なことである。
【００８１】
一方、前記ランプ電流信号（Ｓｘｉ）は、必要に応じて設ける増幅器またはバッファ（Ａｄ３）とダイオード（Ｄｄ３）を介して、一端がグランドに接続されたプルダウン抵抗（Ｒｄ５）の他端に接続され、制御対象信号（Ｓｄ５）が生成される。
【００８２】
さらに、前記ランプ電圧信号（Ｓｘｖ）は、比較器（Ｃｍｖ）によって、前記した無負荷開放電圧に対応する電圧を有する基準電圧源（Ｖｄ２）の電圧と比較され、もし、前記ランプ電圧信号（Ｓｘｖ）が、無負荷開放電圧より高い場合は、トランジスタ（Ｑｄ１）がオフまたは能動状態になり、適当な電圧源（Ｖｄ３）から、抵抗（Ｒｄ４）とダイオード（Ｄｄ４）を介して、前記プルダウン抵抗（Ｒｄ５）に電流を流すことにより、前記制御対象信号（Ｓｄ５）の水準を上げるように動作する。
【００８３】
逆に前記ランプ電圧信号（Ｓｘｖ）が、無負荷開放電圧より低い場合は、前記トランジスタ（Ｑｄ１）がオン状態になるため、前記電圧源（Ｖｄ３）からの電流は短絡され、前記制御対象信号（Ｓｄ５）は、前記ランプ電流信号（Ｓｘｉ）に対応するものとなる。
【００８４】
何となれば、前記のプルダウン抵抗（Ｒｄ５）とダイオード（Ｄｄ３）、ダイオード（Ｄｄ４）よりなる回路は、各ダイオードのアノード側の信号（Ｓｄ６）と信号（Ｓｄ７）の何れか小さくない方に対応する電圧が選択されてプルダウン抵抗（Ｒｄ５）に発生するからである。
【００８５】
なお、前記比較器（Ｃｍｖ）については、その出力端子と非反転入力端子に正帰還抵抗を挿入する（図示を省略）などして、比較動作にヒステリシスを持たせることにより、比較出力が変化する際の意図しない発振現象を防止することができる。
【００８６】
このように構成したことにより、たとえ出力電流がほとんど停止して、前記ランプ電流信号（Ｓｘｉ）がほとんど入らない状態であっても、前記ランプ電圧信号（Ｓｘｖ）が、前記無負荷開放電圧より高くなろうとすると、前記制御対象信号（Ｓｄ５）が急速に上昇することにより、ランプ電圧（ＶＬ）は、概略無負荷開放電圧以下に、常にハードウェア的に制限される。
【００８７】
前記チョッパ駆動目標信号（Ｓｄ２）は、抵抗（Ｒｄ２）と抵抗（Ｒｄ３）で分圧されて、演算増幅器（Ａｄｅ）の反転入力端子に入力される。一方、前記制御対象信号（Ｓｄ５）は、前記演算増幅器（Ａｄｅ）の非反転入力端子に入力される。そして、前記演算増幅器（Ａｄｅ）の出力信号（Ｓｄ１）は、積分コンデンサ（Ｃｄ１）とスピードアップ抵抗（Ｒｄ６）を介して反転入力端子にフィードバックされているため、前記演算増幅器（Ａｄｅ）は、前記チョッパ駆動目標信号（Ｓｄ２）の抵抗（Ｒｄ２）と抵抗（Ｒｄ３）による分圧電圧に対する、前記制御対象信号（Ｓｄ５）の電圧の差を積分する、誤差積分回路としてはたらく。
【００８８】
時定数を決めるための抵抗（Ｒｄ０）とコンデンサ（Ｃｄ０）が接続された発振器（Ｏｓｃ）は、図５のａに示すような鋸歯状波信号（Ｓｄ０）を発生し、この鋸歯状波信号（Ｓｄ０）と、前記誤差積分回路の出力信号（Ｓｄ１）とは、比較器（Ｃｍｇ）で比較される。
【００８９】
ただし比較に際しては、前記誤差積分回路の出力信号（Ｓｄ１）に対してオフセット電圧源（Ｖｄ４）の電圧を加えた信号（Ｓｄ８）と前記鋸歯状波信号（Ｓｄ０）とが比較される。
【００９０】
前記鋸歯状波信号（Ｓｄ０）の電圧が前記信号（Ｓｄ８）の電圧よりも高い期間においてハイレベルとなる前記ゲート駆動信号（Ｓｘｇ）が生成され、前記駆動能力制御回路（Ｕｄ）から出力される。
【００９１】
前記したように、前記信号（Ｓｄ８）は誤差積分回路の出力信号（Ｓｄ１）にオフセットを加えたものであるため、前記誤差積分回路の出力信号（Ｓｄ１）が仮に零であったとしても、前記ゲート駆動信号（Ｓｘｇ）のデューティサイクル比は、１００％より小さいある最大値、すなわち最大デューティサイクル比ＤＸｍａｘ以下になるように構成されている。
【００９２】
図５のａおよびｂには、前記誤差積分回路の出力信号（Ｓｄ１）、およびこれに対してオフセットを加えた信号（Ｓｄ８）、前記鋸歯状波信号（Ｓｄ０）と前記ゲート駆動信号（Ｓｘｇ）の関係が示されている。前記放電駆動制御回路（Ｆｘ）から出力された前記ゲート駆動信号（Ｓｘｇ）が、前記ゲート駆動回路（Ｇｘ）に入力されることにより、結果として、前記ランプ電流信号（Ｓｘｉ）および前記ランプ電圧信号（Ｓｘｖ）が、スイッチ素子（Ｑｘ）の動作にフィードバックされたフィードバック制御系が完成する。
【００９３】
なお、前記図４に記載の前記駆動能力制御回路（Ｕｄ）の構成に際しては、前記演算増幅器（Ａｄｅ）や発振器（Ｏｓｃ）、比較器（Ｃｍｇ）などが集積された市販の集積回路として、テキサスインスツルメンツ社製ＴＬ４９４などを利用することができる。
【００９４】
一方、図３においては、前記図２におけるものと同様の、昇圧チョッパにより構成された電圧変換回路（Ｕｂ）を記載してある。図６は、前記した図３に記載の前記電圧変換制御回路（Ｆｂ）の簡略化された構成を示すものである。
【００９５】
電圧検出手段（Ｖｂ）よりの前記電圧変換回路（Ｕｂ）の出力電圧を検出した変換出力電圧信号（Ｓｂｖ）は、演算増幅器（Ａｂ１）の非反転入力端子に入力される。前記演算増幅器（Ａｂ１）の反転入力端子には、抵抗（Ｒｅ２）と抵抗（Ｒｅ３）の合成抵抗と抵抗（Ｒｅ１）とによって適当な基準電圧源（Ｖｂ１）の電圧を分圧して生成した、前記変換出力電圧信号（Ｓｂｖ）の目標値に対応する制御目標信号（Ｓｂ１）が入力される。前記演算増幅器（Ａｂ１）の出力信号は、積分コンデンサ（Ｃｂ１）を介して反転入力端子にフィードバックされているため、前記演算増幅器（Ａｂ１）は、制御目標信号（Ｓｂ１）の電圧に対する、前記変換出力電圧信号（Ｓｂｖ）の電圧の差を積分する、誤差積分回路としてはたらく。
【００９６】
前記演算増幅器（Ａｂ１）より出力された信号（Ｓｂ２）は、オフセット電圧源（Ｖｂ０）、比較器（Ｃｍｂｇ）、発振器（Ｏｓｃｂ）より構成されるＰＷＭ回路（Ｕｇ）により前記ゲート駆動信号（Ｓｂｇ）に変換される。なお、このＰＷＭ回路（Ｕｇ）は、図４に記載のオフセット電圧源（Ｖｄ４）、比較器（Ｃｍｇ）、発振器（Ｏｓｃ）より構成されるＰＷＭ回路について説明したものと同様の原理により動作する。このような前記電圧変換回路（Ｕｂ）の構成により、前記変換出力電圧信号（Ｓｂｖ）の前記制御目標信号（Ｓｂ１）に対する誤差が小さくなるよう、前記変換出力電圧信号（Ｓｂｖ）の電圧が、すなわち前記電圧変換回路（Ｕｂ）の出力電圧がフィードバック制御される。
【００９７】
前記図６に記載の前記電圧変換制御回路（Ｆｂ）の構成に際しては、前記演算増幅器（Ａｂ１）や発振器（Ｏｓｃｂ）、比較器（Ｃｍｂｇ）などが集積された市販の集積回路として、テキサスインスツルメンツ社製ＴＬ４９４などを利用することができる。
【００９８】
前記した、前記放電駆動回路（Ｕｘ）の前記放電駆動制御回路（Ｆｘ）の前記マイクロプロセッサユニット（Ｍｐｕ）から送信される前記アーク放電移行信号（Ｓａ）は、分圧切換回路（Ｕｐ）の中の抵抗（Ｒｅ４）を介してトランジスタ（Ｑｅ１）のベースに入力され、前記アーク放電移行信号（Ｓａ）がローレベルのときは前記トランジスタ（Ｑｅ１）がオフ、前記アーク放電移行信号（Ｓａ）がハイレベルのときは前記トランジスタ（Ｑｅ１）がオンとなる。前記トランジスタ（Ｑｅ１）がオンの場合は、前記抵抗（Ｒｅ３）が短絡されるため、前記制御目標信号（Ｓｂ１）は低い水準の電圧に、前記トランジスタ（Ｑｅ１）がオフの場合は、前記抵抗（Ｒｅ３）が短絡されないため、前記制御目標信号（Ｓｂ１）は高い水準の電圧になる。
【００９９】
前記したように、前記制御目標信号（Ｓｂ１）の電圧に対応するよう、前記電圧変換回路（Ｕｂ）の出力電圧がフィードバック制御されるから、前記アーク放電移行信号（Ｓａ）が偽論理すなわちローレベルのときに前記電圧変換回路（Ｕｂ）の出力電圧が前記第１の電圧（Ｖｔ１）になり、また前記アーク放電移行信号（Ｓａ）が真論理すなわちハイレベルのときに前記電圧変換回路（Ｕｂ）の出力電圧が前記第２の電圧（Ｖｔ２）になるよう、抵抗（Ｒｅ２）および抵抗（Ｒｅ３）の抵抗値を調節しておけばよい。
【０１００】
ここまで述べた、図３に記載の本発明のランプ点灯装置（Ｅｘ）の始動前、始動、グロー放電、およびアーク放電移行までの各過程と、実際的な制御とシーケンスに関しては以下のようになる。
【０１０１】
前記ランプ点灯装置（Ｅｘ）を始動する際には、総合制御部（Ｘｐｕ）は、前記アーク放電移行信号（Ｓａ）を偽論理にすることにより前記電圧変換回路（Ｕｂ）の出力電圧を前記第１の電圧（Ｖｔ１）以上にした上で、前記したようにグロー放電のために、前記チョッパ駆動目標信号（Ｓｄ２）として前記ランプ電流上限信号（Ｓｋ）が選択されるよう、前記チョッパ能力制御目標信号（Ｓｔ）を十分に高く設定しておく。この時点では放電ランプ（Ｌｄ）は消灯しており、ランプ電流（ＩＬ）は流れないため、前記した無負荷開放電圧を発生する状態になる。この状態は、ランプ電圧（ＶＬ）の時間経過を概念的に表した前記図１２のａに記載の期間（τ１１）に対応する。
【０１０２】
ここで、時点（ｔａ０）においてスタータ（Ｕｉ）を動作させることにより、前記したように前記電極（Ｅ１，Ｅ２）の間に高電圧を印加して絶縁破壊を発生させて、期間（τ１２）のグロー放電を開始させる。電極の温度が十分上昇すると、時点（ｔａ１）において、放電形態はアーク放電へと遷移する。
【０１０３】
前記したように、ランプがアーク放電に移行するとランプ電圧（ＶＬ）が急激に低下するから、ＡＤ変換器（Ａｄｃ）を介してランプ電圧信号（Ｓｘｖ）を検出している総合制御部（Ｘｐｕ）は、ランプ電圧（ＶＬ）の急激な低下を検知することにより、ランプがアーク放電に移行したことを検知することができる。あるいは、図１２のｂに示すように、ランプがアーク放電に移行後にグロー放電に戻った後にアーク放電に再移行したり、あるいはこれを何度か繰り返した上でアーク放電に移行する場合に備えて、前記したような適当な猶予期間を含む処理に基づいて、ランプがアーク放電に移行したことを検知することができる。
【０１０４】
ランプがアーク放電に移行したことを検知したならば、総合制御部（Ｘｐｕ）は、前記アーク放電移行信号（Ｓａ）を真論理にすることにより前記電圧変換回路（Ｕｂ）の出力電圧を前記第２の電圧（Ｖｔ２）以上にした上で、それまでのグロー放電のために前記チョッパ駆動目標信号（Ｓｄ２）として前記ランプ電流上限信号（Ｓｋ）が選択されるよう、前記チョッパ能力制御目標信号（Ｓｔ）を十分に高く設定する動作に代えて、略定期的にランプ電圧（ＶＬ）を検出し、設定されている目標電力を検出されたランプ電圧（ＶＬ）で除して目標電流値を算出し、これを前記チョッパ能力制御目標信号（Ｓｔ）として、繰り返し設定する動作を開始する。
【０１０５】
前記したようにアーク放電の初期の期間においては、未だランプの温度が十分に高くなっておらず、算出された目標電流値が前記許容ランプ電流上限値ＩＬｍａｘを超えるために目標電流値を達成することができないが、時間の経過とともに、ランプの電圧が上昇して、算出された目標電流値が前記許容ランプ電流上限値ＩＬｍａｘ以下となり、設定されている目標電力をランプに投入することができるようになる。
【０１０６】
以上のように構成したことにより、前記のように総合制御部（Ｘｐｕ）が、前記アーク放電移行信号（Ｓａ）を偽論理にしている間は、前記電圧変換回路（Ｕｂ）の出力電圧は、前記放電駆動回路（Ｕｘ）が無負荷開放電圧を出力するために足る、前記第１の電圧（Ｖｔ１）が確保され、前記のように総合制御部（Ｘｐｕ）が、前記アーク放電移行信号（Ｓａ）を真論理にして以降は、前記電圧変換回路（Ｕｂ）の出力電圧は、前記放電駆動回路（Ｕｘ）が定常アーク放電における最高電圧を出力するために足る、前記第２の電圧（Ｖｔ２）が確保された、低い電圧になるため、前記電圧変換回路（Ｕｂ）および前記放電駆動回路（Ｕｘ）のスイッチング損失を低く抑えることができるようになる。
【０１０７】
総合制御部（Ｘｐｕ）が、ランプがアーク放電に移行したことを検知し、前記アーク放電移行信号（Ｓａ）を真論理にするに際しては、前記した請求項３に記載に従って、スタータ（Ｕｉ）の動作開始から、予め定めた略一定のアーク放電移行待機時間（τｗｔ）の後にそれを行うようにすることもできる。
【０１０８】
この実施例について、若干補足をしておく。前記図６に記載の前記電圧変換制御回路（Ｆｂ）において、前記制御目標信号（Ｓｂ１）にコンデンサ（Ｃｅ１）が設けられているが、これは、前記アーク放電移行信号（Ｓａ）の遷移にともなう前記制御目標信号（Ｓｂ１）切替わりを緩慢にすることにより、前記電圧変換回路（Ｕｂ）の出力電圧が急激に変化することを避けるために設ける場合を例示するものである。
【０１０９】
その理由は、アーク放電に移行して、前記電圧変換回路（Ｕｂ）が出力電圧を下げると、前記放電駆動回路（Ｕｘ）は、放電を維持するために、前記スイッチ素子（Ｑｘ）のデューティサイクル比を上げなければならないが、もし、前記電圧変換回路（Ｕｂ）の出力電圧の低下があまりに急激であった場合、前記スイッチ素子（Ｑｘ）のデューティサイクル比の上昇が追いつかず、ランプの放電が立消えしてしまう可能性があるからで、そのような現象が生じない場合は、前記コンデンサ（Ｃｅ１）は不要である。
【０１１０】
なお、この実施例においては、前記放電駆動回路（Ｕｘ）のなかの前記マイクロプロセッサユニット（Ｍｐｕ）が、前記アーク放電検知回路（Ｕａ）を兼ねており、したがって前記アーク放電移行信号（Ｓａ）は前記放電駆動回路（Ｕｘ）から出力される例を示したが、以下において述べる他の実施例においても同様である。
【０１１１】
次に、本発明のランプ点灯装置の第２の実施例について説明する。説明は、本発明の請求項１の発明に基づき行う。図７は、光源装置において、前記ランプ点灯装置（Ｅｘ）が、図１３に示したような、前記昇圧回路（Ｕｂ’）を含むＤＣ電源から給電を受けようとする場合に、本発明の前記電圧変換回路（Ｕｂ）が、前記昇圧回路（Ｕｂ’）を兼ね、かつ前記電圧変換回路（Ｕｂ）に対し、前記したような力率改善回路としての機能を付加させる場合の簡略化された一例を示すものである。
【０１１２】
前記図３におけるものと同様の、降圧チョッパにより構成された放電駆動回路（Ｕｘ）および昇圧チョッパにより構成された電圧変換回路（Ｕｂ）を記載してある。ただし、電圧変換制御回路（Ｆｂ）には、電圧検出手段（Ｖｂ）により生成された変換出力電圧信号（Ｓｂｖ）以外にも、整流電圧検出手段（Ｖｂｅ）により生成された整流電圧信号（Ｓｂｅ）と、出力電流検出手段（Ｉｂ）により生成された出力電流信号（Ｓｂｉ）が入力される。
【０１１３】
図８は、前記した図７に記載の前記電圧変換制御回路（Ｆｂ）の簡略化された構成を示すものである。
必要に応じて設ける増幅器またはバッファ（Ａｈ１）を介して入力された、前記変換出力電圧信号（Ｓｂｖ）に対応する信号（Ｓｈ１）は、演算増幅器（Ａｈ４）の反転入力端子に接続される。また、前記電圧変換回路（Ｕｂ）の出力電圧の目標値を決めるための、制御目標信号（Ｓｈ０）が前記演算増幅器（Ａｈ４）の非反転入力端子に接続される。
【０１１４】
そして、前記演算増幅器（Ａｈ４）の出力は、積分コンデンサ（Ｃｈ１）を介して反転入力端子にフィードバックされているため、前記演算増幅器（Ａｈ４）は、前記制御目標信号（Ｓｈ０）により定められる出力電圧の目標値に対する、前記変換出力電圧信号（Ｓｂｖ）に対応する前記信号（Ｓｈ１）の電圧の差を積分する、誤差積分回路としてはたらき、出力電圧誤差積分信号（Ｓｈ４）を生成する。
【０１１５】
必要に応じて設ける増幅器またはバッファ（Ａｈ２）を介して入力された、前記整流電圧信号（Ｓｂｅ）に対応する信号（Ｓｈ２）は、前記出力電圧誤差積分信号（Ｓｈ４）とともに、乗算器（Ｍｈ１）に入力され、これら２信号の乗算された、電流目標信号（Ｓｈ５）が生成される。
【０１１６】
なお、乗算に際しては、信号レベルの整合をとりやすくするために、前記信号（Ｓｈ２）および前記出力電圧誤差積分信号（Ｓｈ４）は、前記信号（Ｓｈ２）の平均値によって規格化される。
【０１１７】
一方、極性整合など、必要に応じて設ける増幅器またはバッファ（Ａｈ３）を介して入力された、前記出力電流信号（Ｓｂｉ）に対応する信号（Ｓｈ３）は、抵抗（Ｒｈ１）と抵抗（Ｒｈ２）により分圧され、演算増幅器（Ａｈ５）の反転入力端子に接続される。また、前記電流目標信号（Ｓｈ５）が演算増幅器（Ａｈ５）の非反転入力端子に接続される。
【０１１８】
そして、前記演算増幅器（Ａｈ５）の出力は、積分コンデンサ（Ｃｈ２）を介して反転入力端子にフィードバックされているため、前記演算増幅器（Ａｈ５）は、前記電流目標信号（Ｓｈ５）により定められる出力電流の目標値に対する、前記出力電流信号（Ｓｂｉ）に対応する前記信号（Ｓｈ３）の電圧の差を積分する、誤差積分回路としてはたらき、出力電流誤差積分信号（Ｓｈ６）を生成する。
【０１１９】
オフセット電圧源（Ｖｂ０）、比較器（Ｃｍｂｇ）、発振器（Ｏｓｃｂ）より構成されるＰＷＭ回路（Ｕｇ）のはたらきは、前記図６に記載のものと全く同様で、前記ゲート駆動信号（Ｓｂｇ）が生成され、前記電圧変換制御回路（Ｆｂ）から出力される。
【０１２０】
以上のような電圧変換制御回路（Ｆｂ）の構成により、電圧変換回路（Ｕｂ）は、力率改善回路の機能を有する昇圧回路としてはたらく。
【０１２１】
すなわち、前記したように、前記制御目標信号（Ｓｈ０）により定められる出力電圧の目標値に対する、前記変換出力電圧信号（Ｓｂｖ）（に対応する信号）の差が、前記演算増幅器（Ａｈ４）などにより構成される誤差積分回路により積分された、前記出力電圧誤差積分信号（Ｓｈ４）により回路が駆動されるため、電圧変換回路（Ｕｂ）の出力電圧は、常に目標値との差が小さくなるようにフィードバック制御され、安定化電源としてはたらく。
【０１２２】
また、前記出力電圧誤差積分信号（Ｓｈ４）は、前記乗算器（Ｍｈ１）を用いて、前記整流電圧信号（Ｓｂｅ）（に対応する信号）によって変調された、全波整流電圧波形を有する
前記電流目標信号（Ｓｈ５）が生成され、そして、この前記電流目標信号（Ｓｈ５）に対する、前記出力電流信号（Ｓｂｉ）（に対応する信号）の差が、前記演算増幅器（Ａｈ５）などにより構成される誤差積分回路により積分された、前記出力電流誤差積分信号（Ｓｈ６）により回路が駆動されるため、前記出力電流信号（Ｓｂｉ）は、常に前記目標値との差が小さくなるようにフィードバック制御され、結果として、電圧変換回路（Ｕｂ）への商用電源（Ａｘ）からの入力電流波形が、商用電源（Ａｘ）の電圧と相似になって、高調波成分が抑制され、力率が改善される。
【０１２３】
なお、前記図１３に記載の電圧変換制御回路（Ｆｂ）の構成に際しては、前記演算増幅器（Ａｈ４）や乗算器（Ｍｈ１）、演算増幅器（Ａｈ５）、発振器（Ｏｓｃｂ）、比較器（Ｃｍｂｇ）などが集積された市販の集積回路として、テキサスインスツルメンツ社製ＵＣ３８５４などを利用することができる。
【０１２４】
前記した、前記放電駆動回路（Ｕｘ）の前記放電駆動制御回路（Ｆｘ）の前記マイクロプロセッサユニット（Ｍｐｕ）から送信される前記アーク放電移行信号（Ｓａ）は、前記図６に記載のものと全く同様に動作する分圧切換回路（Ｕｐ）により、前記制御目標信号（Ｓｈ０）が生成される。
【０１２５】
したがって、前記制御目標信号（Ｓｈ０）の電圧に対応するよう、前記電圧変換回路（Ｕｂ）の出力電圧がフィードバック制御されるから、前記アーク放電移行信号（Ｓａ）が偽論理すなわちローレベルのときに前記電圧変換回路（Ｕｂ）の出力電圧が前記第１の電圧（Ｖｔ１）になり、また前記アーク放電移行信号（Ｓａ）が真論理すなわちハイレベルのときに前記電圧変換回路（Ｕｂ）の出力電圧が前記第２の電圧（Ｖｔ２）になるよう、抵抗（Ｒｅ２）および抵抗（Ｒｅ３）の抵抗値を調節しておけばよい。
【０１２６】
以上のように構成したことにより、前記電圧変換回路（Ｕｂ）は、力率改善回路としての機能を有し、かつ前記のように総合制御部（Ｘｐｕ）が、前記アーク放電移行信号（Ｓａ）を偽論理にしている間は、前記電圧変換回路（Ｕｂ）の出力電圧は、前記放電駆動回路（Ｕｘ）が無負荷開放電圧を出力するために足る、前記第１の電圧（Ｖｔ１）が確保され、前記のように総合制御部（Ｘｐｕ）が、前記アーク放電移行信号（Ｓａ）を真論理にして以降は、前記電圧変換回路（Ｕｂ）の出力電圧は、前記放電駆動回路（Ｕｘ）が定常アーク放電における最高電圧を出力するために足る、前記第２の電圧（Ｖｔ２）が確保された、低い電圧になるため、前記電圧変換回路（Ｕｂ）および前記放電駆動回路（Ｕｘ）のスイッチング損失を低く抑えることができるようになる。
【０１２７】
総合制御部（Ｘｐｕ）が、ランプがアーク放電に移行したことを検知し、前記アーク放電移行信号（Ｓａ）を真論理にするに際しては、前記した請求項３に記載に従って、スタータ（Ｕｉ）の動作開始から、予め定めた略一定のアーク放電移行待機時間（τｗｔ）の後にそれを行うようにすることもできる。
【０１２８】
次に、本発明のランプ点灯装置の第３の実施例について説明する。説明は、本発明の請求項２の発明に基づき行う。図９は、光源装置において、前記ランプ点灯装置（Ｅｘ）が、前記図１３に示したような前記昇圧回路（Ｕｂ’）を、内部に持たないＤＣ電源から給電を受けるものの場合の簡略化された一例を示すものである。
【０１２９】
前記図３におけるものと同様の、降圧チョッパにより構成された放電駆動回路（Ｕｘ）および昇圧チョッパにより構成された電圧変換回路（Ｕｂ）を記載してある。この場合は、前記図１３のようなダイオードブリッジ（Ｈｒ）による整流回路では、商用電源（Ａｓ）がＡＣ１００Ｖの地域では、前記第２の電圧（Ｖｔ２）として、前記放電駆動回路（Ｕｘ）が定常アーク放電における最高電圧を出力するために足る電圧値以上の電圧を供給することは困難であるため、整流回路の方式としてダイオード（Ｄｒ１，Ｄｒ２）、平滑コンデンサ（Ｃｒ１，Ｃｒ２）よりなる倍電圧整流回路のものとしてある。
【０１３０】
図１０は、前記した図９に記載の前記電圧変換制御回路（Ｆｂ）の簡略化された構成を示すものである。電圧検出手段（Ｖｂ）よりの前記電圧変換回路（Ｕｂ）の出力電圧を検出した変換出力電圧信号（Ｓｂｖ）は、演算増幅器（Ａｂ１）の非反転入力端子に入力される。前記演算増幅器（Ａｂ１）の反転入力端子には、抵抗（Ｒｆ２）と抵抗（Ｒｆ１）とによって適当な基準電圧源（Ｖｂ１）の電圧を分圧して生成した、前記変換出力電圧信号（Ｓｂｖ）の目標値に対応する制御目標信号（Ｓｂ１）が入力される。
【０１３１】
なお、演算増幅器（Ａｂ１）およびオフセット電圧源（Ｖｂ０）、比較器（Ｃｍｂｇ）、発振器（Ｏｓｃｂ）より構成されるＰＷＭ回路（Ｕｇ）のはたらきは、前記図６に記載のものと全く同様である。ただし、ダイオード（Ｄｆ１，Ｄｆ２）、抵抗（Ｒｆ５）のはたらきにより、前記演算増幅器（Ａｂ１）から出力される信号（Ｓｆ１）、または前記放電駆動回路（Ｕｘ）から送信された前記アーク放電移行信号（Ｓａ）が抵抗（Ｒｆ３）を介して入力される信号（Ｓｆ２）の何れか小さくない方が、信号（Ｓｂ２）として、前記ＰＷＭ回路（Ｕｇ）への入力される。
【０１３２】
前記ＰＷＭ回路（Ｕｇ）は、前記信号（Ｓｂ２）の電圧が大きいほどゲート駆動信号（Ｓｂｇ）のデューティサイクル比が小さくなるため、回路定数を適当に選択することにより、前記アーク放電移行信号（Ｓａ）が偽論理すなわちローレベルのときに前記信号（Ｓｆ１）が選択され、前記アーク放電移行信号（Ｓａ）が真論理すなわちハイレベルのときに前記信号（Ｓｆ２）が選択されるようにすることができる。ただし、前記信号（Ｓｆ２）が選択された状態では、ゲート駆動信号（Ｓｂｇ）のデューティサイクル比が０、すなわち前記電圧変換回路（Ｕｂ）のチョッパ回路が停止するように設定し、また、前記信号（Ｓｆ１）が選択された状態では、前記電圧変換回路（Ｕｂ）の出力電圧が前記第１の電圧（Ｖｔ１）になるように設定すればよい。
【０１３３】
以上のように構成したことにより、前記のように総合制御部（Ｘｐｕ）が、前記アーク放電移行信号（Ｓａ）を偽論理にしている間は、前記電圧変換回路（Ｕｂ）の昇圧チョッパが動作することにより、前記電圧変換回路（Ｕｂ）の出力電圧は、前記放電駆動回路（Ｕｘ）が無負荷開放電圧を出力するために足る、前記第１の電圧（Ｖｔ１）が確保され、前記のように総合制御部（Ｘｐｕ）が、前記アーク放電移行信号（Ｓａ）を真論理にして以降は、前記電圧変換回路（Ｕｂ）の昇圧チョッパが停止することにより、前記電圧変換回路（Ｕｂ）の出力電圧は、前記放電駆動回路（Ｕｘ）が定常アーク放電における最高電圧を出力するために足る、前記第２の電圧（Ｖｔ２）が確保された、前記ＤＣ電源（Ｅｍ）から供給される低い電圧になるため、前記電圧変換回路（Ｕｂ）のスイッチング損失を低く抑えることができるようになり、また前記放電駆動回路（Ｕｘ）のスイッチング損失は発生しなくなる。
【０１３４】
なお、ここまでは放電ランプに放電電流を供給するためのランプ点灯装置の構造については、前記図３に記載のような、放電ランプに直流電圧を印加して放電させる方式のランプ点灯装置に関して述べたが、例えば前記放電駆動回路（Ｕｘ）の後段にフルブリッジインバータを設けて構成されるような、放電ランプに交流電圧を印加して放電させる方式のランプ点灯装置においても本発明の機能は無関係に機能する。また、放電ランプを始動する方法については、前記図３に記載のような、スタータ（Ｕｉ）の高電圧パルスを、電極（Ｅ１，Ｅ２）間に印加する方式のランプ点灯装置に関して述べたが、明らかにスタータ回路の方式や、さらに、両極の電極の何れかと、ランプ封体の放電空間包囲部の外面との間に高電圧を印加する方式、いわゆる外部トリガ方式やその他の方式のスタータを有するものにおいても本発明の機能は無関係に機能する。
【０１３５】
図１１は、放電ランプに交流電圧を印加する、外部トリガ方式のランプ点灯装置（Ｅｘ）の一実施例である。本図の回路は、前記図３の回路に対して、ＦＥＴ等のスイッチ素子（Ｑ１，Ｑ２，Ｑ３，Ｑ４）を追加してフルブリッジインバータを構成することにより、放電ランプ（Ｌｄ’）に交流的な放電電圧を印加することができるようにしてある。
【０１３６】
各スイッチ素子（Ｑ１，Ｑ２，Ｑ３，Ｑ４）は、各ゲート駆動回路（Ｇ１，Ｇ２，Ｇ３，Ｇ４）により駆動され、各ゲート駆動回路（Ｇ１，Ｇ２，Ｇ３，Ｇ４）は、フルブリッジインバータの対角要素のスイッチ素子（Ｑ１，Ｑ４）（Ｑ２，Ｑ３）が同時に導通するよう、インバータ制御回路（Ｈｃ）により制御される。
【０１３７】
また、図に記載の外部トリガ方式のスタータ（Ｕｊ）の回路動作は、図３に記載のスタータ（Ｕｉ）のものと基本的に同じである。すなわち、抵抗（Ｒｊ）を介して、無負荷開放電圧発生期間に印加されるランプ電圧（ＶＬ）によってコンデンサ（Ｃｊ）が充電される。ゲート駆動回路（Ｇｊ）を活性化すると、サイリスタ等よりなるスイッチ素子（Ｑｊ）が導通することにより、前記コンデンサ（Ｃｊ）がトランス（Ｋｊ）の１次側巻線（Ｐｊ）を通じて放電し、２次側巻線（Ｈｊ）に高電圧パルスを発生する。
【０１３８】
前記トランス（Ｋｊ）の前記２次側巻線（Ｈｊ）の高電圧端（Ｈｖ）は前記放電ランプ（Ｌｄ’）の放電容器の外部に設けた補助電極（Ｅｔ’）に接続されているから、前記高電圧端（Ｈｖ’）に発生した高電圧は、前記放電ランプ（Ｌｄ）の電極（Ｅ１’，Ｅ２’）と前記放電ランプ（Ｌｄ）の放電容器の内面との間で、誘電体バリア放電による放電が発生し、前記一方の電極（Ｅ１’）と他方の電極（Ｅ２’）との間の主たる放電を誘起する。
【０１３９】
本明細書に記載の回路構成は、本発明のランプ点灯装置の動作や機能、作用を説明するために、必要最少限のものを記載したものである。したがって、実施例で説明した回路動作の詳細事項、例えば、信号の極性であるとか、具体的な回路素子の選択や追加、省略、或いは素子の入手の便や経済的理由に基づく変更などの創意工夫は、実際の装置の設計において、積極的に遂行されることを前提としている。
【０１４０】
とりわけ過電圧や過電流、過熱などの破損要因からランプ点灯装置のＦＥＴ等のスイッチ素子などの回路素子を保護するための機構、または、ランプ点灯装置の回路素子の動作に伴って発生する放射ノイズや伝導ノイズの発生を低減したり、発生したノイズを外部に出さないための機構、例えば、スナバ回路やバリスタ、クランプダイオード、（パルスバイパルス方式を含む）電流制限回路、コモンモードまたはノーマルモードのノイズフィルタチョークコイル、ノイズフィルタコンデンサなどは、必要に応じて、実施例に記載の回路構成の各部に追加されることを前提としている。
【０１４１】
また、本発明になるランプ点灯装置の構成は、本明細書の実施例に記載の回路方式のものに限定されるものではない。特に、本明細書では、ランプ電圧によらずランプ電力を一定化制御する場合を中心に説明したが、この状況は本発明において必須の事項ではなく、他の制御方針の場合でも、本発明の効果は良好に機能する。
【０１４２】
実施例においては、アーク放電への移行検知の判断や、シーケンス制御は、マイクロプロセッサユニット（Ｍｐｕ）により行われる場合を記載したが、これについては、前記マイクロプロセッサユニット（Ｍｐｕ）を廃して、より単純な制御回路に代えるような簡素化などのランプ点灯装置の構成の多様化のもとでも、本発明の効果は良好に発揮される。
なお、図面におけるＴ０１、Ｔ０２、Ｔ１１、Ｔ１２、Ｔ２１、Ｔ２２、Ｔ３１、Ｔ３２は端子を表している。
【０１４３】
【発明の効果】
本発明によれば、従来の技術が抱える問題、すなわち、前記光源装置において、前記放電ランプ（Ｌｄ）がアーク放電に移行した後においても、前記ＤＣ電源（Ｅｍ）に、前記放電ランプ（Ｌｄ）が必要とする以上に高い電圧を供給させることにより、余計な電力損失を発生させている問題を解決したランプ点灯装置（Ｅｘ）を提供することができる。
【図面の簡単な説明】
【図１】本発明のランプ点灯装置（Ｅｘ）の構成を示す図である。
【図２】本発明のランプ点灯装置（Ｅｘ）の構成を示す図である。
【図３】本発明のランプ点灯装置（Ｅｘ）の構成の一例を示す図である。
【図４】本発明のランプ点灯装置（Ｅｘ）の放電駆動制御回路（Ｆｘ）の構成の一例を示す図である。
【図５】本発明のランプ点灯装置（Ｅｘ）のＰＷＭ回路動作を説明する図である。
【図６】本発明のランプ点灯装置（Ｅｘ）の電圧変換制御回路（Ｆｂ）の構成の一例を示す図である。
【図７】本発明のランプ点灯装置（Ｅｘ）の構成の一例を示す図である。
【図８】本発明のランプ点灯装置（Ｅｘ）の電圧変換制御回路（Ｆｂ）の構成の一例を示す図である。
【図９】本発明のランプ点灯装置（Ｅｘ）の構成の一例を示す図である。
【図１０】本発明のランプ点灯装置（Ｅｘ）の電圧変換制御回路（Ｆｂ）の構成の一例を示す図である。
【図１１】本発明のランプ点灯装置（Ｅｘ）の構成の一例を示す図である。
【図１２】ランプ電圧の変化の様子を概念的に示す図である。
【図１３】従来のランプ点灯装置の構成を示す図である。
【符号の説明】
Ａｂ１    演算増幅器
Ａｄ１    バッファ
Ａｄ２    バッファ
Ａｄ３    バッファ
Ａｄｃ    ＡＤ変換器
Ａｄｅ    演算増幅器
Ａｈ１    バッファ
Ａｈ２    バッファ
Ａｈ３    バッファ
Ａｈ４    演算増幅器
Ａｈ５    演算増幅器
Ａｓ      商用電源
Ａｘ      商用電源
Ｃｂ      平滑コンデンサ
Ｃｂ’    平滑コンデンサ
Ｃｂ１    積分コンデンサ
Ｃｄ０    コンデンサ
Ｃｄ１    積分コンデンサ
Ｃｅ１    コンデンサ
Ｃｈ１    積分コンデンサ
Ｃｈ２    積分コンデンサ
Ｃｉ      コンデンサ
Ｃｊ      コンデンサ
Ｃｍｂｇ  比較器
Ｃｍｇ    比較器
Ｃｍｎ    コモンライン
Ｃｍｖ    比較器
Ｃｒ      コンデンサ
Ｃｒ１    平滑コンデンサ
Ｃｒ２    平滑コンデンサ
Ｃｘ      平滑コンデンサ
Ｃｘ’    平滑コンデンサ
Ｄａｃ    ＤＡ変換器
Ｄｂ      フライホイールダイオード
Ｄｂ’    ダイオード
Ｄｄ１    ダイオード
Ｄｄ２    ダイオード
Ｄｄ３    ダイオード
Ｄｄ４    ダイオード
Ｄｆ１    ダイオード
Ｄｆ２    ダイオード
Ｄｒ１    ダイオード
Ｄｒ２    ダイオード
Ｄｘ      フライホイールダイオード
Ｄｘ’    ダイオード
Ｅ１      電極
Ｅ１’    電極
Ｅ２      電極
Ｅ２’    電極
Ｅｍ      ＤＣ電源
Ｅｍ’    ＤＣ電源
Ｅｔ’    補助電極
Ｅｘ      ランプ点灯装置
Ｅｘ’    ランプ点灯装置
Ｆｂ      電圧変換制御回路
Ｆｂ’    昇圧制御回路
Ｆｘ      放電駆動制御回路
Ｆｘ’    点灯制御回路
Ｇ１      ゲート駆動回路
Ｇ２      ゲート駆動回路
Ｇ３      ゲート駆動回路
Ｇ４      ゲート駆動回路
Ｇｂ      ゲート駆動回路
Ｇｂ’    ゲート駆動回路
Ｇｉ      ゲート駆動回路
Ｇｊ      ゲート駆動回路
Ｇｘ      ゲート駆動回路
Ｇｘ’    ゲート駆動回路
Ｈｃ      インバータ制御回路
Ｈｉ      ２次側巻線
Ｈｊ      ２次側巻線
Ｈｒ      ダイオードブリッジ
Ｈｖ      高電圧端
Ｈｖ’    高電圧端
ＩＬ      ランプ電流
Ｉｂ      出力電流検出手段
Ｉｘ      電流検出手段
Ｋｉ      トランス
Ｋｊ      トランス
Ｌｂ      コイル
Ｌｂ’    コイル
Ｌｄ      放電ランプ
Ｌｄ’    放電ランプ
Ｌｘ      チョークコイル
Ｌｘ’    コイル
Ｍｈ１    乗算器
Ｍｐｕ    マイクロプロセッサユニット
Ｏｓｃ    発振器
Ｏｓｃｂ  発振器
Ｐｉ      １次側巻線
Ｐｊ      １次側巻線
Ｑ１      スイッチ素子
Ｑ２      スイッチ素子
Ｑ３      スイッチ素子
Ｑ４      スイッチ素子
Ｑｂ      スイッチ素子
Ｑｂ’    スイッチ素子
Ｑｄ１    トランジスタ
Ｑｅ１    トランジスタ
Ｑｉ      スイッチ素子
Ｑｊ      スイッチ素子
Ｑｘ      スイッチ素子
Ｑｘ’    スイッチ素子
Ｒｄ０    抵抗
Ｒｄ１    プルアップ抵抗
Ｒｄ２    抵抗
Ｒｄ３    抵抗
Ｒｄ４    抵抗
Ｒｄ５    プルダウン抵抗
Ｒｄ６    スピードアップ抵抗
Ｒｅ１    抵抗
Ｒｅ２    抵抗
Ｒｅ３    抵抗
Ｒｅ４    抵抗
Ｒｆ１    抵抗
Ｒｆ２    抵抗
Ｒｆ３    抵抗
Ｒｆ５    抵抗
Ｒｈ１    抵抗
Ｒｈ２    抵抗
Ｒｉ      抵抗
Ｒｊ      抵抗
Ｓａ      アーク放電移行信号
Ｓｂ１    制御目標信号
Ｓｂ２    信号
Ｓｂｅ    整流電圧信号
Ｓｂｇ    ゲート駆動信号
Ｓｂｉ    出力電流信号
Ｓｂｖ    変換出力電圧信号
Ｓｄ０    鋸歯状波信号
Ｓｄ１    出力信号
Ｓｄ２    チョッパ駆動目標信号
Ｓｄ３    信号
Ｓｄ４    信号
Ｓｄ５    制御対象信号
Ｓｄ６    信号
Ｓｄ７    信号
Ｓｄ８    信号
Ｓｆ１    信号
Ｓｆ２    信号
Ｓｈ０    制御目標信号
Ｓｈ１    信号
Ｓｈ２    信号
Ｓｈ３    信号
Ｓｈ４    出力電圧誤差積分信号
Ｓｈ５    電流目標信号
Ｓｈ６    出力電流誤差積分信号
Ｓｋ      ランプ電流上限信号
Ｓｑｔ    チョッパ能力制御目標データ
Ｓｑｖ    ランプ電圧データ
Ｓｔ      チョッパ能力制御目標信号
Ｓｘｇ    ゲート駆動信号
Ｓｘｉ    ランプ電流信号
Ｓｘｖ    ランプ電圧信号
Ｔ０１    端子
Ｔ０２    端子
Ｔ１１    端子
Ｔ１２    端子
Ｔ２１    端子
Ｔ２２    端子
Ｔ３１    端子
Ｔ３２    端子
ＴＭ      ＤＬＰ
Ｕａ      アーク放電検知回路
Ｕｂ      電圧変換回路
Ｕｂ’    昇圧回路
Ｕｃ      ランプ電流上限信号発生回路
Ｕｄ      駆動能力制御回路
Ｕｇ      ＰＷＭ回路
Ｕｉ      スタータ
Ｕｊ      スタータ
Ｕｐ      分圧切換回路
Ｕｒ      初段電源
Ｕｘ      放電駆動回路
ＶＬ      ランプ電圧
Ｖｂ      電圧検出手段
Ｖｂ０    オフセット電圧源
Ｖｂ１    基準電圧源
Ｖｂｅ    整流電圧検出手段
Ｖｄ１    基準電圧源
Ｖｄ２    基準電圧源
Ｖｄ３    電圧源
Ｖｄ４    オフセット電圧源
Ｖｔ１    電圧
Ｖｔ２    電圧
Ｖｘ      電圧検出手段
Ｘｐｕ    総合制御部
Ｚｄ      放電空間
ｔａ０    時点
ｔａ１    時点
τ１１    期間
τ１２    期間
τ１３    期間
τ２１    期間
τ２２    期間
【図１】
2004192902.tif 000003
【図２】
2004192902.tif 000004
【図３】
2004192902.tif 000005
【図４】
2004192902.tif 000006
【図５】
2004192902.tif 000007
【図６】
2004192902.tif 000008
【図７】
2004192902.tif 000009
【図８】
2004192902.tif 000010
【図９】
2004192902.tif 000011
【図１０】
2004192902.tif 000012
【図１１】
2004192902.tif 000013
【図１２】
2004192902.tif 000014
【図１３】
2004192902.tif 000015