(57)【要約】【課題】プロセス変動要因の変動量を考慮したタイミング検証を効率的にかつ高精度に行うことができるようにする。【解決手段】プロセス変動要因によるプロセス変動量より配線容量と配線抵抗の変化率を計算する工程、配線間隔を変化させた容量値の変化から切り替え配線間隔を決定する工程、標準条件での配線容量と配線抵抗を算出する工程、算出対象の配線の評価配線間隔と評価配線長を算出する工程、配線容量係数と配線抵抗係数を評価配線間隔と評価配線長との２要素によって決め、これら配線容量係数と配線抵抗係数を標準条件での配線容量と配線抵抗に乗ずることでワースト条件とベスト条件の配線容量と配線抵抗を算出する工程を行うことで各条件の遅延時間を計算して半導体集積回路のタイミング検証を行う。【選択図】  図１
2004362202.tif 000002
【特許請求の範囲】
【請求項１】
論理機能を有する複数のセルが配置されるとともに前記複数のセルの端子同士が配線により接続されることによって形成される半導体集積回路の動作タイミングを検証するタイミング検証方法であって、
前記半導体集積回路を製造するプロセスによって決まり且つ前記配線の抵抗および前記配線間の容量のうち少なくとも１つを変動させるプロセス変動要因の変動量が記述されたプロセス変動データを入力して、前記プロセス変動要因のそれぞれ１つを変動させたときの容量値の変化率と抵抗値の変化率を配線間隔を変動させて計算し、容量抵抗変動データとして出力する容量抵抗変動計算工程と、
前記容量抵抗変動データから、配線間隔を変化させたときの容量値の変化率が所定値より小さい配線間隔を求め、前記配線間隔を切り替え配線間隔とする切り替え配線間隔決定工程と、
レイアウト図形データから、プロセス変動、電源電圧変動、温度変動がない条件を標準条件として、前記配線の容量値と抵抗値を計算する標準条件ＲＣ計算工程と、
前記半導体集積回路の動作速度が前記標準条件と比べて遅くなる条件である第１の条件と、前記半導体集積回路の動作速度が前記標準条件と比べて速くなる条件である第２の条件の容量値を計算する配線を第１の配線とし、前記レイアウト図形データから、前記第１の配線の周囲で最も近い配線を第２の配線とし、前記第１の配線と前記第２の配線間の距離を評価配線間隔として算出する配線間隔計算工程と、
前記レイアウト図形データから前記第１の配線の配線長を算出し、評価配線長とする配線長計算工程と、
前記第１の条件と前記第２の条件での容量値と抵抗値を、前記標準条件での容量値と抵抗値に対して、前記評価配線間隔と前記評価配線長との２要素によって決まる係数を掛けることにより計算する条件別ＲＣ計算工程と、
全配線を前記第１の配線として適用したかを判断し、全ての配線に対して適用が終了するまで前記配線間隔計算工程に戻る工程と、
前記標準条件および前記第１の条件および前記第２の条件のＲＣデータと、前記標準条件および前記第１の条件および前記第２の条件での前記セルの遅延情報が記述されたセルライブラリから、前記標準条件と前記第１の条件と前記第２の条件の遅延時間を計算する遅延時間計算工程と、
前記半導体集積回路の前記標準条件および前記第１の条件および前記第２の条件におけるタイミング検証を行うタイミング検証工程とを含むことを特徴とするタイミング検証方法。
【請求項２】
前記条件別ＲＣ計算工程は、配線遅延時間がセル遅延時間より大きくなる配線長を評価配線長として、前記評価配線間隔と評価配線長との２要素から容量係数テーブルと抵抗係数テーブルを作成し、前記評価配線間隔と前記評価配線長の場合の容量係数を前記容量係数テーブルから決定し、前記評価配線間隔と前記評価配線長の場合の抵抗係数を前記抵抗係数テーブルから決定することを特徴とする請求項１に記載のタイミング検証方法。
【請求項３】
論理機能を有する複数のセルが配置されるとともに前記複数のセルの端子同士が配線により接続されることによって形成される半導体集積回路の動作タイミングを検証するタイミング検証方法であって、
前記半導体集積回路を製造するプロセスによって決まり且つ前記配線の抵抗および前記配線間の容量のうち少なくとも１つを変動させるプロセス変動要因の変動量が記述されたプロセス変動データを入力して、前記プロセス変動要因のそれぞれ１つを変動させたときの容量値の変化率と抵抗値の変化率を配線間隔を変動させて計算し、容量抵抗変動データとして出力する容量抵抗変動計算工程と、
前記容量抵抗変動データから、配線間隔を変化させたときの容量値の変化率が所定値より小さい配線間隔を求め、前記配線間隔を切り替え配線間隔とする切り替え配線間隔決定工程と、
レイアウト図形データから、プロセス変動、電源電圧変動、温度変動がない条件を標準条件として、前記配線の容量値と抵抗値を計算する標準条件ＲＣ計算工程と、
前記標準条件での配線の容量値および抵抗値と、遅延情報が記述された標準条件のセルライブラリから、標準条件の遅延時間を計算する標準条件遅延計算工程と、
前記半導体集積回路の動作速度が前記標準条件と比べて遅くなる条件である第１の条件と、前記半導体集積回路の動作速度が前記標準条件と比べて速くなる条件である第２の条件の容量値を計算する配線を第１の配線とし、前記レイアウト図形データから、前記第１の配線の周囲で最も近い配線を第２の配線とし、前記第１の配線と前記第２の配線間の距離を評価配線間隔として算出する配線間隔計算工程と、
前記標準条件での容量値と抵抗値に対して、前記評価配線間隔と標準条件のセル遅延時間・配線遅延時間の構成比との２要素によって決まる係数を選択して掛けることにより、前記第１の条件と前記第２の条件での容量値と抵抗値を計算する遅延時間考慮条件別ＲＣ計算工程と、
全配線を前記第１の配線として適用したかを判断し、全ての配線に対して適用が終了するまで前記配線間隔計算工程に戻る工程と、
前記第１の条件および前記第２の条件のＲＣデータと、前記第１の条件および前記第２の条件での前記セルの遅延情報が記述されたセルライブラリから、前記第１の条件と前記第２の条件の遅延時間を計算する条件別遅延時間計算工程と、
前記半導体集積回路の前記標準条件および前記第１の条件および前記第２の条件におけるタイミング検証を行うタイミング検証工程とを含むことを特徴とするタイミング検証方法。
【請求項４】
前記遅延時間考慮条件別ＲＣ計算工程は、前記標準条件遅延計算工程において算出した評価配線間隔と標準条件のセル遅延時間・配線遅延時間の構成比との２要素から容量係数テーブルと抵抗係数テーブルを作成し、前記評価配線間隔と前記構成比の場合の容量係数を前記容量係数テーブルから決定し、前記評価配線間隔と前記構成比の場合の抵抗係数を前記抵抗係数テーブルから決定することを特徴とする請求項３に記載のタイミング検証方法。
【請求項５】
前記容量抵抗変動計算工程は、配線幅、配線膜厚、層間膜厚、誘電体の誘電率を前記プロセス変動要因として、前記プロセス変動要因のうち１つが変動した場合の容量値について単位長さ当たりの容量値のプロセス変動前後の変化率を計算し、シート抵抗または抵抗率を用いてプロセス変動前後の抵抗値の変化率を計算することを特徴とする請求項１または請求項３に記載のタイミング検証方法。
【請求項６】
前記切り替え配線間隔決定工程は、２つ以上の複数の切り替え配線間隔を算出することを特徴とする請求項１または請求項３に記載のタイミング検証方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数のセルを有する半導体集積回路における論理セルの遅延時間を計算し、半導体集積回路の動作タイミングを検証するタイミング検証方法に関する。
【０００２】
【従来の技術】
半導体集積回路の製造においては、近年、トランジスタまたは配線等の素子の微細加工技術が進展している。素子の微細化に伴って、論理セルに含まれるトランジスタの遅延時間（以下、セル遅延時間と称する）は減少する。一方、配線間の距離が縮まるとともに配線幅が細くなるため、配線容量および配線抵抗が増大して配線の遅延時間（以下、配線遅延時間と称する）が増加する。その結果、微細化に伴って、ＬＳＩの遅延時間全体の中での配線遅延時間の割合が増大することになるので、配線遅延時間を正確に計算することが重要になっている。
【０００３】
ＬＳＩの動作タイミングを検証する場合、プロセスの加工ばらつき（以下、プロセス変動と称する）および温度および電源電圧の変動を考慮して遅延時間を算出する。プロセス変動を起こす要因（以下、プロセス変動要因と称する）としては、配線幅、配線の膜厚（以下、配線膜厚と称する）、層間膜の膜厚（以下、層間膜厚と称する）、誘電体の誘電率がある。これらプロセス変動要因に基づいて配線容量と配線抵抗を求め、セル遅延時間と配線遅延時間を計算する。
【０００４】
従来の技術においては、配線長が規定値を超えると、基準である標準条件の配線抵抗値に抵抗値ワースト係数を掛け、配線長が規定値より小さければ、標準条件の配線容量値に容量値ワースト係数を掛けることによって、プロセス変動を考慮した配線抵抗と配線容量を用いて遅延時間を計算し、タイミング検証を行っている（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平２００１−３０６６４７号公報（第１２−１３頁、図１０）
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のタイミング検証方法においては、容量値ワースト係数と抵抗値ワースト係数の算出方法を明確にしていない。また、配線間の間隔（以下、配線間隔と称する）と配線長によって変化する容量ワースト係数、抵抗ワースト係数を考慮して算出していないので、配線抵抗値と配線容量値の誤差が増大するという問題が生じる。
【０００７】
本発明は、このような事情に鑑みて創作されたものであり、プロセス変動要因の変動量を考慮したタイミング検証を効率的にかつ高精度に行うことができるタイミング検証方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】
上記の課題を解決するために、本発明は次のような手段を講じる。
【０００９】
第１の解決手段として、本発明によるタイミング検証方法は、論理機能を有する複数のセルが配置されるとともに前記複数のセルの端子同士が配線により接続されることによって形成される半導体集積回路の動作タイミングを検証する方法であって、次のような内容の複数の工程〜容量抵抗変動計算工程、切り替え配線間隔決定工程、標準条件ＲＣ計算工程、配線間隔計算工程、配線長計算工程、条件別ＲＣ計算工程、戻り工程、遅延時間計算工程およびタイミング検証工程を含むものとして構成されている。
【００１０】
前記の容量抵抗変動計算工程においては、まず、プロセス変動データを入力する。前記半導体集積回路を製造するプロセスによって決まり、且つ前記配線の抵抗および前記配線間の容量のうち少なくとも１つを変動させる要因がプロセス変動要因であるが、このプロセス変動要因の変動量が記述されたものがプロセス変動データである。このプロセス変動データを入力して、前記プロセス変動要因のそれぞれ１つを変動させ、このときの容量値の変化率と抵抗値の変化率を計算する。この場合に、配線間隔を種々に変動させながら容量値の変化率と抵抗値の変化率を計算し、容量抵抗変動データとして出力する。
【００１１】
前記の切り替え配線間隔決定工程においては、前記容量抵抗変動計算工程で得た前記容量抵抗変動データから、配線間隔を変化させたときの容量値の変化率が所定値より小さい配線間隔を求め、前記配線間隔を切り替え配線間隔とする。
【００１２】
前記の標準条件ＲＣ計算工程においては、レイアウト図形データから、プロセス変動、電源電圧変動、温度変動がない条件を標準条件として、前記配線の容量値と抵抗値を計算する。
【００１３】
前記の配線間隔計算工程においては、前記半導体集積回路の動作速度が前記標準条件と比べて遅くなる条件である第１の条件と、前記半導体集積回路の動作速度が前記標準条件と比べて速くなる条件である第２の条件の容量値を計算する配線を第１の配線とし、前記レイアウト図形データから、前記第１の配線の周囲で最も近い配線を第２の配線とし、前記第１の配線と前記第２の配線間の距離を評価配線間隔として算出する。
【００１４】
前記の配線長計算工程においては、前記レイアウト図形データから前記第１の配線の配線長を算出する。
【００１５】
前記の条件別ＲＣ計算工程においては、前記第１の条件と前記第２の条件での容量値と抵抗値を、前記標準条件での容量値と抵抗値に対して、前記評価配線間隔と前記評価配線長との２要素によって決まる係数を掛けることにより計算する。
【００１６】
前記の戻り工程においては、全配線を前記第１の配線として適用したかを判断し、全ての配線に対して適用が終了するまで前記配線間隔計算工程に戻る。
【００１７】
前記の遅延時間計算工程においては、前記標準条件および前記第１の条件および前記第２の条件のＲＣデータと、前記標準条件および前記第１の条件および前記第２の条件での前記セルの遅延情報が記述されたセルライブラリから、前記標準条件と前記第１の条件と前記第２の条件の遅延時間を計算する。
【００１８】
前記のタイミング検証工程においては、前記半導体集積回路の前記標準条件および前記第１の条件および前記第２の条件におけるタイミング検証を行う。
【００１９】
上記のように構成された第１の解決手段のタイミング検証方法によると、標準条件の配線容量に乗じることで第１の条件と第２の条件の容量値を算出するための配線容量係数、および、標準条件の配線抵抗に乗じることで第１の条件と第２の条件の抵抗値を算出するための配線抵抗係数を、それぞれ、評価配線間隔と評価配線長との２要素で決め、その上で第１の条件と第２の条件の遅延時間を計算するため、プロセス変動要因の変動量を考慮したタイミング検証を効率的にかつ高精度に行うことができる。
【００２０】
上記第１の解決手段のタイミング検証方法における好ましい態様として、前記条件別ＲＣ計算工程においては、配線遅延時間がセル遅延時間より大きくなる配線長を評価配線長として、前記評価配線間隔と評価配線長との２要素から容量係数テーブルと抵抗係数テーブルを作成し、前記評価配線間隔と前記評価配線長の場合の容量係数を前記容量係数テーブルから決定し、前記評価配線間隔と前記評価配線長の場合の抵抗係数を前記抵抗係数テーブルから決定することを挙げることができる。
【００２１】
このようにすると、配線遅延時間がセル遅延時間より大きくなる場合に応じて配線容量係数と配線抵抗係数を決定することができるので、高精度に配線容量と配線抵抗を算出することができる。
【００２２】
第２の解決手段として、本発明によるタイミング検証方法は、論理機能を有する複数のセルが配置されるとともに前記複数のセルの端子同士が配線により接続されることによって形成される半導体集積回路の動作タイミングを検証する方法であって、次のような内容の複数の工程〜容量抵抗変動計算工程、切り替え配線間隔決定工程、標準条件ＲＣ計算工程、標準条件遅延計算工程、配線間隔計算工程、遅延時間考慮条件別ＲＣ計算工程、戻り工程、条件別遅延時間計算工程およびタイミング検証工程を含むものとして構成されている。
【００２３】
前記の容量抵抗変動計算工程においては、上記第１の解決手段と同様に、前記半導体集積回路を製造するプロセスによって決まり且つ前記配線の抵抗および前記配線間の容量のうち少なくとも１つを変動させるプロセス変動要因の変動量が記述されたプロセス変動データを入力して、前記プロセス変動要因のそれぞれ１つを変動させたときの容量値の変化率と抵抗値の変化率を配線間隔を変動させて計算し、容量抵抗変動データとして出力する。
【００２４】
前記の切り替え配線間隔決定工程においては、前記容量抵抗変動計算工程で得た前記容量抵抗変動データから、配線間隔を変化させたときの容量値の変化率が所定値より小さい配線間隔を求め、前記配線間隔を切り替え配線間隔とする。
【００２５】
前記標準条件ＲＣ計算工程においては、レイアウト図形データから、プロセス変動、電源電圧変動、温度変動がない条件を標準条件として、前記配線の容量値と抵抗値を計算する。
【００２６】
前記の標準条件遅延計算工程においては、前記標準条件での配線の容量値および抵抗値と、遅延情報が記述された標準条件のセルライブラリから、標準条件の遅延時間を計算する。
【００２７】
前記の配線間隔計算工程においては、前記半導体集積回路の動作速度が前記標準条件と比べて遅くなる条件である第１の条件と、前記半導体集積回路の動作速度が前記標準条件と比べて速くなる条件である第２の条件の容量値を計算する配線を第１の配線とし、前記レイアウト図形データから、前記第１の配線の周囲で最も近い配線を第２の配線とし、前記第１の配線と前記第２の配線間の距離を評価配線間隔として算出する。
【００２８】
前記の遅延時間考慮条件別ＲＣ計算工程においては、前記標準条件での容量値と抵抗値に対して、前記評価配線間隔と標準条件のセル遅延時間・配線遅延時間の構成比との２要素によって決まる係数を選択して掛けることにより、前記第１の条件と前記第２の条件での容量値と抵抗値を計算する。
【００２９】
前記の戻り工程においては、全配線を前記第１の配線として適用したかを判断し、全ての配線に対して適用が終了するまで前記配線間隔計算工程に戻る。
【００３０】
前記の条件別遅延時間計算工程においては、前記第１の条件および前記第２の条件のＲＣデータと、前記第１の条件および前記第２の条件での前記セルの遅延情報が記述されたセルライブラリから、前記第１の条件と前記第２の条件の遅延時間を計算する。
【００３１】
前記のタイミング検証工程においては、前記半導体集積回路の前記標準条件および前記第１の条件および前記第２の条件におけるタイミング検証を行う。
【００３２】
第２の解決手段は、上記第１の解決手段との比較において、第１の解決手段では係数を決める要素が評価配線間隔と評価配線長との２要素との２要素であるのに対して、第２の解決手段では係数を決める要素が評価配線間隔と標準条件のセル遅延時間・配線遅延時間の構成比との２要素である点に特徴がある。
【００３３】
上記のように構成された第２の解決手段のタイミング検証方法によると、標準条件の配線容量に乗じることで第１の条件と第２の条件の容量値を算出するための配線容量係数、および、標準条件の配線抵抗に乗じることで第１の条件と第２の条件の抵抗値を算出するための配線抵抗係数を、それぞれ、評価配線間隔と標準条件のセル遅延時間・配線遅延時間の構成比との２要素で決め、その上で第１の条件と第２の条件の遅延時間を計算するため、プロセス変動要因の変動量を考慮したタイミング検証を効率的にかつ高精度に行うことができる。
【００３４】
上記第２の解決手段のタイミング検証方法における好ましい態様として、前記遅延時間考慮条件別ＲＣ計算工程においては、前記標準条件遅延計算工程において算出した評価配線間隔と標準条件のセル遅延時間・配線遅延時間の構成比との２要素から容量係数テーブルと抵抗係数テーブルを作成し、前記評価配線間隔と前記構成比の場合の容量係数を前記容量係数テーブルから決定し、前記評価配線間隔と前記構成比の場合の抵抗係数を前記抵抗係数テーブルから決定することを挙げることができる。
【００３５】
このようにすると、実際のセル遅延時間と配線遅延時間を使用して、配線遅延時間が大きい配線を対象として、配線抵抗がワーストとなる係数を使用することで第１の条件および第２の条件の配線容量と配線抵抗を算出し、遅延時間を計算するので、タイミング検証を効率的にかつ高精度に行うことができる。
【００３６】
上記の第１の解決手段または第２の解決手段のタイミング検証方法において、前記容量抵抗変動計算工程の好ましい態様として、配線幅、配線膜厚、層間膜厚、誘電体の誘電率を前記プロセス変動要因として、前記プロセス変動要因のうち１つが変動した場合の容量値について単位長さ当たりの容量値のプロセス変動前後の変化率を計算し、シート抵抗または抵抗率を用いてプロセス変動前後の抵抗値の変化率を計算することを挙げることができる。このようにすると、プロセス変動要因に起因する容量値と抵抗値の変化率を正確に計算することができる。
【００３７】
また、上記の第１の解決手段または第２の解決手段のタイミング検証方法において、前記切り替え配線間隔決定工程の好ましい態様として、２つ以上の複数の切り替え配線間隔を算出することを挙げることができる。このようにすると、配線容量係数と配線抵抗係数を数多く作成することになり、配線間隔に応じてより高精度に配線容量と配線抵抗を算出することができる。
【００３８】
【発明の実施の形態】
以下、本発明にかかわるタイミング検証方法の実施の形態について図面に基づいて詳細に説明する。プロセス変動、電源電圧変動および温度変動がない条件を標準条件と定義する。次に、プロセス変動、電源電圧変動、温度変動により、半導体集積回路の動作速度が標準条件と比べて遅くなる条件をワースト条件と定義する。次に、プロセス変動、電源電圧変動、温度変動により、半導体集積回路の動作速度が標準条件と比べて速くなる条件をベスト条件と定義する。
【００３９】
（実施の形態１）
図２は、半導体集積回路における配線間に発生する配線容量を示す模式図である。２１は第１配線層の配線、２２，２３，２４は第２配線層の配線、２５は第３配線層の配線である。配線２１の上面と配線２３の下面との間に容量Ｃ１２が生じており、配線２３の側面と配線２１の上面との間に容量Ｃ１１，Ｃ１３が生じており、配線２３の側面と同じ配線層の隣り合う配線２２，２４との間に容量Ｃ２１，Ｃ２２が生じており、配線２３の上面と配線２５の下面との間に容量Ｃ３２が生じており、配線２３の側面と配線２５の下面との間に容量Ｃ３１，Ｃ３３が生じている。このように、配線容量は、垂直または水平方向で隣接する配線同士の位置関係に依存して変化するとともに、配線幅や配線膜厚が変動すると、その変動に依存して容量値が変化する。また、抵抗値も配線幅と配線膜厚に依存して変化する。
【００４０】
以下、本発明の実施の形態１におけるタイミング検証方法を図１のフローチャートに従って説明する。
【００４１】
ステップＳ１１は容量抵抗変動計算工程であり、プロセス変動データ１からプロセス変動要因を１つ、最大値または最小値に設定し、配線間隔を変化させながら容量値と容量値の変化率を計算する。
【００４２】
図３はプロセス変動データ１の内容の一例を示す。プロセス変動データ１には、配線層毎に配線幅、配線膜厚、層間膜厚および誘電率それぞれの変動率が記述されている。プロセス変動がない標準条件の状態における変動値を平均値として、変動率の最大値と最小値が示されている（一例として、最大値＝平均値＋３σ、最小値＝平均値−３σ。σはプロセス変動値の標準偏差）。
【００４３】
図４は、レイアウトルールである配線ピッチを示している。４１，４２は隣り合う配線である。４３は配線４１の配線幅の２分の１の長さ、４４は配線４２の配線幅の２分の１の長さである。４５は配線４１，４２の配線間隔、４６は配線ピッチである。つまり、配線ピッチ４６は配線間隔４５と長さ４３，４４との合計であり、配線間隔４５と配線４１の配線幅の合計に等しい。配線は、この配線ピッチに基づいて配置される。個々の配線間隔は以下の式（１）で計算される。
【００４４】
配線間隔＝ｎ  ＊  配線ピッチ  −  配線幅    （ｎ＝１，２，…）      ……（１）
図１のフローチャートに戻って、ステップＳ１１において、図３に示すプロセス変動データ１に記述されている第１配線層の配線幅を＋１０％変動させ、配線間隔を１倍配線ピッチとした場合の処理例を説明する。図２に示す配線構造における配線２３の配線幅を１０％増加させて、容量シミュレーションを用いて容量値を算出する。得られた容量抵抗変動データ２の一例を図５に示す。このときの変化率を計算すると、１．１８となり、標準条件での容量値と共に容量抵抗変動データ２として記憶する。同様に、配線幅、配線膜厚、層間膜厚、誘電率を最大値や最小値に設定し、配線間隔を変化させながら変化率を計算し、容量抵抗変動データ２として記憶する。また、配線幅、配線膜厚が変化したときの抵抗値の変化率も計算する。抵抗値の変化率の計算はデザインルールに記載のシート抵抗および抵抗率から、下記の式（２）を利用して計算する。Ｒｓはシート抵抗、Ｌは配線長、Ｗは配線幅、ρは抵抗率、Ｈは配線膜厚である。
【００４５】
Ｒ＝Ｒｓ  ＊  Ｌ  ／  Ｗ  ＝  （ρ  ／  Ｈ）  ＊  （Ｌ／  Ｗ）    ……………（２）
図５は容量抵抗変動データ２の記憶内容の一例を示している。配線層毎に、プロセス変動要因のそれぞれを最大値、最小値にした場合に、配線ピッチ４６を変化させた場合の容量値の変動率を示す。配線幅を最大値にした場合に配線ピッチが３倍ピッチまで変化した場合を例示している。また、標準条件で配線ピッチを変化させたときの容量値も記憶している。
【００４６】
図１におけるステップＳ１２は切り替え配線間隔決定工程であり、容量抵抗変動データ２に基づいて容量係数・抵抗係数を切り替える配線間隔（切り替え配線間隔）ｄ１を決めるとともに、容量係数と抵抗係数を算出する。
【００４７】
切り替え配線間隔ｄ１で２つの領域に分割した場合を例として説明する。容量抵抗変動データ２に記述されている標準条件での配線間隔に対する容量値のデータを利用して２つの領域に分割する。領域は、容量値の変化率が予め決めた規定値より小さくなった配線ピッチに相当する配線間隔により分割する。３つ以上の領域に分割する場合は、２つ以上の容量変化率を決めておく。
【００４８】
図６により、一例として切り替え配線間隔ｄ１によって２つに分割した場合を示す。６１は切り替え配線間隔ｄ１より小さい領域、６２は切り替え配線間隔ｄ１以上の領域である。
【００４９】
図８（ａ）はワースト条件の容量係数テーブル８１を示し、図８（ｂ）はワースト条件の抵抗係数テーブル８２を示す。評価配線間隔Ｄが切り替え配線間隔ｄ１未満か切り替え配線間隔ｄ１以上かの違いと、評価配線長Ｌが基準評価配線長Ｌ１未満か基準評価配線長Ｌ１以上かの違いとの組み合わせに応じて、配線容量係数ｋｃの値および配線抵抗係数ｋｒの値が定められている。基準評価配線長Ｌ１とは、セル遅延時間Ｔｃｅｌｌと配線遅延時間Ｔｗｉｒｅとの比が１：１（Ｔｃｅｌｌ＝Ｔｗｉｒｅ）になる配線長である。
【００５０】
ステップＳ１２において、さらに、使用する容量係数と抵抗係数を算出する。容量係数は、容量抵抗変動データ２に記述されている配線層毎およびプロセス変動要因毎に算出された容量値の変化率を用いて算出する。
【００５１】
まず、切り替え配線間隔ｄ１において配線層毎に容量値の変化率を用いて容量ワースト係数と容量ベスト係数を算出する。容量ワースト係数は、容量の変化率が１より大きいプロセス変動要因の変化率を２乗平均して算出する。容量ベスト係数は、容量の変化率が１より小さいプロセス変動要因の変化率を２乗平均して算出する。次に、切り替え配線間隔ｄ１より小さく、最も値が近い配線間隔ｄ２で容量ワースト係数、容量ベスト係数を同様に算出する。
【００５２】
容量係数テーブル作成方法を説明する。配線間隔ｄ１より小さい場合は、配線間隔ｄ２時の容量ワースト係数を配線長にかかわらず、容量係数テーブル８１の値とする。配線間隔ｄ１以上の場合は、配線長が基準評価配線長Ｌ１より小さいときと基準評価配線長Ｌ１以上のときに容量ワースト係数を切り替える。配線間隔ｄ１以上で配線長が基準評価配線長Ｌ１より小さい場合は、配線間隔ｄ１の容量ワースト係数を採用する。配線間隔ｄ１以上で配線長が基準評価配線長Ｌ１以上の場合は、抵抗変動による遅延変動が顕著になるので、容量の影響を考慮しないため容量ワースト係数を１とする。
【００５３】
以上のように、ワースト条件時の容量係数テーブル８１を作成する。ベスト条件時の容量係数テーブルもワースト条件と同様に作成する。
【００５４】
次に、配線層毎に、抵抗値の変化率を用いて抵抗ワースト係数と抵抗ベスト係数を算出する。抵抗ワースト係数は、抵抗の変化率が１より大きいプロセス変動要因の変化率を２乗平均して算出する。抵抗ベスト係数は、抵抗の変化率が１より小さいプロセス変動要因の変化率を２乗平均して算出する。次に、配線間隔ｄ２で抵抗ワースト係数、抵抗ベスト係数を同様に算出する。
【００５５】
抵抗係数テーブル作成方法を説明する。配線間隔ｄ１より小さい場合は、抵抗ワースト係数を配線長にかかわらず、容量ワースト係数を考慮して抵抗ワースト係数を１として抵抗係数テーブル８２の値とする。配線間隔ｄ１以上の場合は、配線長が基準評価配線長Ｌ１より小さいときと基準評価配線長Ｌ１以上のときに抵抗ワースト係数を切り替える。配線間隔ｄ１以上で配線長が基準評価配線長Ｌ１以上の場合は、配線間隔ｄ１の抵抗ワースト係数を採用する。配線間隔ｄ１以上で配線長が基準評価配線長Ｌ１より小さい場合は、容量の影響が顕著なので、抵抗ワースト係数を１とする。
【００５６】
以上のように、ワースト条件時の抵抗係数テーブル８２を作成する。ベスト条件時の抵抗係数テーブルもワースト条件と同様に作成する。
【００５７】
次に、配線層毎に決められた容量係数および抵抗係数から、全ての配線層に一律に掛ける係数を選択する。レイアウト図形データ３に基づいて各配線層の使用率を算出し、使用率が高い配線層の容量係数および抵抗係数を選択する。すなわち、容量係数テーブル８１および抵抗係数テーブル８２を作成する。
【００５８】
ステップＳ１３は標準条件ＲＣ計算工程であり、レイアウト図形データ３に基づいて標準条件での配線抵抗値Ｒ０と配線容量値Ｃ０を計算し、ＲＣデータ４として記憶する。
【００５９】
ＲＣデータ４の記述内容の一例を図７（ａ）に示す。図７（ａ）は図７（ｂ）の回路構成についての抵抗値と容量値を示す。ここでのＲＣデータ４は、ＯＶＩ（Ｏｐｅｎ  Ｖｅｒｉｌｏｇ  Ｉｎｉｔｉａｔｉｖｅ）で規定されたＲＣデータ表現形式であるＳＰＦ（Ｓｔａｎｄａｒｄ  ＰａｒａｓｉｔｉｃＦｏｒｍａｔ）を用いた記述となっている。
【００６０】
ステップＳ１４は配線間隔計算工程であり、ワースト条件とベスト条件の配線容量と配線抵抗を算出する配線を対象配線として、その対象配線の評価配線間隔Ｄをレイアウト図形データ３に基づいて計算する。
【００６１】
ステップＳ１５は配線長計算工程であり、対象配線の評価配線長Ｌをレイアウト図形データに基づいて計算する。
【００６２】
ステップＳ１６は条件別ＲＣ計算工程であり、配線間隔計算工程のステップＳ１４で計算した評価配線間隔ＤとステップＳ１５の配線長計算工程で計算した評価配線長Ｌとの２要素に基づいて、容量係数テーブル８１および抵抗係数テーブル８２を検索し、使用する配線容量係数ｋｃ−ｗｏｒｓｔおよび配線抵抗係数ｋｒ−ｗｏｒｓｔを決定する。
【００６３】
ベスト条件の場合も、評価配線間隔Ｄと評価配線長Ｌとの２要素に基づいて、ベスト条件の容量係数テーブルおよびベスト条件の抵抗係数テーブルを探索して、使用するベスト条件の配線容量係数ｋｃ−ｂｅｓｔおよび配線抵抗係数ｋｒ−ｂｅｓｔを決定する。
【００６４】
そして、ステップＳ１３の標準条件ＲＣ計算工程で算出した対象配線の配線容量値Ｃ０に配線容量係数ｋｃ−ｗｏｒｓｔを掛けるとともに、配線抵抗値Ｒ０に配線抵抗係数ｋｒ−ｗｏｒｓｔを掛ける。これによって、対象配線のワースト条件の配線容量値Ｃｗｏｒｓｔと配線抵抗値Ｒｗｏｒｓｔを算出できる。
【００６５】
配線容量値Ｃ０に配線容量係数ｋｃ−ｂｅｓｔを掛けるとともに、配線抵抗値Ｒ０に配線抵抗係数ｋｒ−ｂｅｓｔを掛ける。これによって、対象配線のベスト条件の配線容量値Ｃｂｅｓｔと配線抵抗値Ｒｂｅｓｔを算出できる。
【００６６】
ステップＳ１７は繰り返しの判断工程であり、全ての配線を対象配線としたかを判断し、全ての配線を対象配線としていなければ、ステップＳ１４（配線間隔計算工程）に戻り、全ての配線を対象配線とすることが終了するまで、ステップＳ１４、ステップＳ１５（配線長計算工程）およびステップＳ１６（条件別ＲＣ計算工程）を繰り返す。
【００６７】
ステップＳ１８は遅延時間計算工程であり、ＲＣデータ４とセルライブラリ５を用いて標準条件、ワースト条件、ベスト条件それぞれの遅延時間を計算し、遅延データ６として出力する。遅延データ６は、ＯＶＩ（Ｏｐｅｎ  Ｖｅｒｉｌｏｇ  Ｉｎｉｔｉａｔｉｖｅ）で規定された遅延データ表現形式であるＳＤＦ（ＳｔａｎｄａｒｄＤｅｌａｙ  Ｆｏｒｍａｔ）を用いて記述されている。
【００６８】
図９は、遅延時間の定義を示している。９１は駆動セル、９２は被駆動セルである。９３は駆動セル９１の入力信号波形、９４は駆動セル９１の出力信号波形、９５は被駆動セル９２の入力信号波形である。９６は駆動セル９１のセル遅延時間である。入力信号波形９３がしきい値電圧ＶＴＨに達した時刻から、出力信号波形９４がしきい値電圧ＶＴＨに達した時刻までの時間を駆動セル９１のセル遅延時間（Ｔｃｅｌｌ）と定義する。また、９７は配線遅延時間である。出力信号波形９４がしきい値電圧ＶＴＨに達した時刻から、入力信号波形９５がしきい値電圧ＶＴＨに達した時刻までの時間を配線遅延時間（Ｔｗｉｒｅ）と定義する。
【００６９】
ステップＳ１９はタイミング検証工程であり、遅延データ６に基づいて標準条件、ワースト条件およびベスト条件における半導体集積回路のタイミング検証を行う。
【００７０】
以上に説明したように、実施の形態１のタイミング検証方法によると、評価配線長Ｌと評価配線間隔Ｄとの２要素に依存する係数として、ワースト条件とベスト条件それぞれの配線容量係数ｋｃ−ｗｏｒｓｔ，ｋｃ−ｂｅｓｔおよび配線抵抗係数ｋｒ−ｗｏｒｓｔ，ｋｒ−ｂｅｓｔを算出して遅延時間を計算することにより、プロセス変動要因の変動量を考慮したタイミング検証を効率的にかつ高精度に行うことができる。
【００７１】
（実施の形態２）
次に、本発明の実施の形態２におけるタイミング検証方法を図１０のフローチャートに従って説明する。
【００７２】
ステップＳ２１はステップＳ１１と同じであり、ステップＳ２２はステップＳ１２と同じであり、ステップＳ２３はステップＳ１３と同じであり、ステップＳ２４は本実施の形態に固有であり、ステップＳ２５はステップＳ１４と同じであり、ステップＳ２６は本実施の形態に固有であり、ステップＳ２７はステップＳ１７と同じであり、ステップＳ２８は本実施の形態に固有であり、ステップＳ２９はステップＳ１９と同じである。
【００７３】
７は標準条件ＲＣデータであり、標準条件での配線容量と配線抵抗が記述されている。８は標準条件遅延データであり、標準条件での遅延時間が記述されている。
【００７４】
ステップＳ２４は標準条件遅延計算工程であり、標準条件での遅延時間を標準条件ＲＣデータ７に基づいて計算し、標準条件遅延データ８として出力する。
【００７５】
ステップＳ２６は遅延時間考慮条件別ＲＣ計算工程であり、標準条件遅延データ８に記述のセル遅延時間と配線遅延時間との大小関係と配線間隔の大小関係とに基づいて、図１１（ａ）に示す容量係数テーブル１１１から配線容量係数を選択するとともに、図１１（ｂ）に示す抵抗係数テーブル１１２から配線抵抗係数を選択して、ワースト条件とベスト条件の配線容量値と配線抵抗値を算出する。
【００７６】
図１１（ａ）はワースト条件の容量係数テーブル１１１を示し、図１１（ｂ）はワースト条件の抵抗係数テーブル１１２を示す。セル遅延時間・配線遅延時間の構成比は、Ｔｃｅｌｌ／Ｔｗｉｒｅである。評価配線間隔Ｄが切り替え配線間隔ｄ１未満か切り替え配線間隔ｄ１以上かの違いと、セル遅延時間・配線遅延時間の構成比（Ｔｃｅｌｌ／Ｔｗｉｒｅ）が１より大きいか以下かの違いとの組み合わせに応じて、配線容量係数ｋｃ−ｗｏｒｓｔの値および配線抵抗係数ｋｒ−ｗｏｒｓｔの値が定められている。
【００７７】
評価配線間隔Ｄが切り替え配線間隔ｄ１以上であり、配線遅延時間Ｔｗｉｒｅがセル遅延時間Ｔｃｅｌｌより大きくてセル遅延時間・配線遅延時間の構成比（Ｔｃｅｌｌ／Ｔｗｉｒｅ）が１以下であれば、配線長が長く、抵抗成分による配線遅延時間の影響が大きいと判断して、配線容量係数よりも配線抵抗係数を使用して、ワースト条件とベスト条件の配線容量値と配線抵抗値を算出する。
【００７８】
ステップＳ２８は条件別遅延時間計算工程であり、ワースト条件とベスト条件の配線容量値および配線抵抗値およびセルライブラリに基づいて、ワースト条件とベスト条件の遅延時間を計算し、標準条件、ワースト条件およびベスト条件の遅延データを統合して遅延データ６を作成する。
【００７９】
以上に説明したように、実施の形態２によると、標準条件でのセル遅延時間と配線遅延時間との大小関係および配線間隔の大小関係によって決まる配線容量係数と配線抵抗係数を、標準条件の配線容量値と配線抵抗値に乗ずることによって、ワースト条件とベスト条件の配線容量値および配線抵抗値を算出し、ワースト条件とベスト条件の遅延時間を計算することによって、プロセス変動要因の変動量を考慮したタイミング検証を効率的にかつ高精度に行うことができる。すなわち、セル遅延時間と配線遅延時間との大小関係を利用することによって、実際に配線遅延として抵抗成分の影響が大きい条件に適切に配線容量係数と配線抵抗係数を乗ずることができる。
【００８０】
【発明の効果】
本発明によると、プロセス変動を考慮した遅延時間の算出と半導体集積回路のタイミング検証とを独立して行うことができるとともに、評価配線間隔と評価配線長との２要素、または評価配線間隔と標準条件のセル遅延時間・配線遅延時間の構成比との２要素によって係数を切り替えることにより、プロセス変動を考慮したタイミング検証を効率的にかつ高精度に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるタイミング検証方法の処理手順を示すフローチャート
【図２】半導体集積回路における配線間に発生する配線容量を示す模式図
【図３】プロセス変動データの記述内容を示す図
【図４】レイアウトルールである配線ピッチを示す図
【図５】容量抵抗変動データの記述内容を示す図
【図６】本発明の実施の形態における容量値の変化と切り替え配線間隔を示す図
【図７】ＲＣデータの記述内容を示す図
【図８】本発明の実施の形態１における容量係数テーブルと抵抗係数テーブルを示す図
【図９】遅延時間の定義を示している図
【図１０】本発明の実施の形態２におけるタイミング検証方法の処理手順を示すフローチャート
【図１１】本発明の実施の形態２における容量係数テーブルと抵抗係数テーブルを示す図
【符号の説明】
Ｓ１，Ｓ２１  容量抵抗変動計算工程
Ｓ２，Ｓ２２  切り替え配線間隔決定工程
Ｓ３，Ｓ２３  標準条件ＲＣ計算工程
Ｓ４，Ｓ２５  配線間隔計算工程
Ｓ５  配線長計算工程
Ｓ６  条件別遅延時間計算工程
Ｓ７，Ｓ２７  戻り判断工程
Ｓ８  遅延時間計算工程
Ｓ９，Ｓ２９  タイミング検証工程
Ｓ２４  標準条件遅延計算工程
Ｓ２６  遅延時間考慮条件別ＲＣ計算工程
Ｓ２８  条件別遅延時間計算工程
ｄ１  切り替え配線間隔
１  プロセス変動データ
２  容量抵抗変動データ
３  レイアウト図形データ
４  ＲＣデータ
５  セルライブラリ
６  遅延データ
７  標準条件ＲＣデータ
８  標準条件遅延データ
８１，１１１  容量係数テーブル
８２，１１２  抵抗係数テーブル
【図１】
2004362202.tif 000003
【図２】
2004362202.tif 000004
【図３】
2004362202.tif 000005
【図４】
2004362202.tif 000006
【図５】
2004362202.tif 000007
【図６】
2004362202.tif 000008
【図７】
2004362202.tif 000009
【図８】
2004362202.tif 000010
【図９】
2004362202.tif 000011
【図１０】
2004362202.tif 000012
【図１１】
2004362202.tif 000013