(57)【要約】【課題】デジタル電子機器で複数の部位を同期させる場合、簡単な配線および回路でクロックスキューを合わせることができ、遅延量の大小によらず補正可能であり且つ、ノイズに強い信号供給回路を得る。【解決手段】複数の回路部のうちＮｏ．１回路部１１１は、基準クロック信号発生部が発生した基準クロック信号および基準信号伝送路の終端から折返し伝送路により伝送する折返し信号の双方を受信する。Ｎｏ．１回路部１１１は、受信した基準クロック信号と折返し信号との時間差を測定しその値から補正すべき遅延時間を計算する遅延量計算部１２０と、基準信号の遅延時間に遅延量計算部１２０が計算した遅延時間を加算し補正後の信号としてクロック信号入力回路部１２２に出力する遅延量補正部１２１とを備える。【選択図】      図２
2004287560.tif 000002
【特許請求の範囲】
【請求項１】
基準信号を発生する信号発生部と、往路の伝送路により伝送する前記基準信号および前記往路の伝送路の終端から折返し伝送路により伝送する折返し信号の双方を受信する複数の回路部とを有し、前記複数の回路部それぞれは、受信した前記基準信号と前記折返し信号との遅延量を計算しこの遅延量に基づく補正後の信号を出力する手段を備えることを特徴とする信号供給回路。
【請求項２】
基準信号を発生する信号発生部と、往路の伝送路により伝送する前記基準信号および前記往路の伝送路の終端から折返し伝送路により伝送する折返し信号の双方を受信する複数の回路部とを有する信号供給回路であって、前記回路部それぞれは、当該回路部で受信した前記基準信号と前記折返し信号との時間差を測定しその値から補正すべき遅延時間を計算する遅延量計算部と、基準信号の遅延時間に前記遅延量計算部が計算した遅延時間を加算し補正後の信号として出力する遅延量補正部とを備えることを特徴とする信号供給回路。
【請求項３】
前記遅延量計算部は、測定した基準信号に対する折返し信号の遅延時間の二分の一を遅延補正値として前記遅延量補正部に出力することを特徴とする請求項２記載の信号供給回路。
【請求項４】
前記信号発生部は、基準クロック信号または不定期に出力される基準信号のいずれかを発生することを特徴とする請求項１〜３のいずれか１項に記載の信号供給回路。
【請求項５】
請求項１〜４のいずれか１項に記載の信号供給回路を有することを特徴とする半導体装置。
【請求項６】
信号発生部が発生し往路の伝送路に伝送する基準信号および前記往路の伝送路の終端から折返し伝送路により伝送する折返し信号の双方を複数の回路のそれぞれへ供給し、前記複数の回路それぞれで受信した前記基準信号と前記折返し信号との遅延量を計算し、この計算された遅延量に基づく補正後の信号を出力することを特徴とする信号供給方法。
【請求項７】
信号発生部が発生し往路の伝送路に伝送する基準信号および前記往路の伝送路の終端から折返し伝送路により伝送する折返し信号の双方を複数の回路のそれぞれへ供給し、当該回路部で受信した前記基準信号と前記折返し信号との時間差を測定しその値から補正すべき遅延時間を計算し、基準信号の遅延時間に前記遅延時間を加算し補正後の信号として出力することを特徴とする信号供給方法。
【請求項８】
測定した基準信号に対する折返し信号の遅延時間の二分の一を遅延補正値とすることを特徴とする請求項７記載の信号供給方法。
【請求項９】
前記基準信号は、クロック信号または不定期に出力される信号のいずれかであることを特徴とする請求項６〜８のいずれか１項に記載の信号供給方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタル電子機器のクロック信号等の信号供給回路に関し、特に各部位で同期を合わせる必要がある場合に用いられる信号供給回路に関する。
【０００２】
【従来の技術】
通常、デジタル電子機器で複数の部位を同期させる場合、低スキューのクロック信号を供給する必要がある。部位同士の距離がある場合や、使用するクロック信号の周波数が高い場合などは、クロック信号を伝播する伝送路での遅延が無視できなく、等長配線を行いクロックスキューを合わせていた。しかし、等長配線にするためには、ケーブルを用いたり、プリント配線基板にジグザグパターン配線を行ったりして、電気長を合わせる必要があり複雑である。
【０００３】
従来、電気長を合わせることなくクロック信号のスキューを合わせる方法として、例えば図４に示す回路が用いられる。図４を参照すると、クロック信号発生器より発生されたクロック信号はＰＬＬ回路α２４、ＰＬＬ回路β２６にそれぞれ入力し位相を調整し、正相信号と逆相信号が生成される。生成された信号はそれぞれ波形変換器２０，２２で三角波に変換され正相信号は正相伝送路１２で伝播され、逆相信号は逆方向に伝播する開始位置まで迂回伝送路１６を経由して、逆相伝送路１４へ伝播される。クロック供給先回路Ａ〜Ｇには同相信号と逆相信号のそれぞれの電圧を比較して一致する時点で出力が反転する差動増幅器１８ａ〜１８ｇを備えている。
【０００４】
図５は図４における正相信号、逆相信号の電圧と差動増幅器の出力信号の関係を表した図である。図５を参照すると、実線が正相信号、一点鎖線が逆相信号である。正相信号と逆相信号の電圧が同じになる時に差動増幅器１８ａ〜１８ｇの出力を反転させる。この差動増幅器１８ａ〜１８ｇの信号をクロック信号として利用することにより、低スキューのクロック信号を各クロック供給先に供給することができる（例えば、特許文献１参照）。
【０００５】
また、他の方法として、図６に示した回路を用いることもある。図６を参照すると、クロック信号を供給するための供給パスＳＬ１１〜ＳＬ３１に対応して帰還パスＲＬ１１〜ＲＬ３１を設け、この帰還パスおよび供給パスのそれぞれに、遅延時間を増減可能に形成した可変遅延回路１０６，１０８，１０９，１１１，１１２，１１４を設ける。そして、伝達されたクロック信号の位相ずれを検出するための位相比較回路１０２を設け、さらに、位相ずれ検出結果に基づいて、可変遅延回路１０６，１０８，１０９，１１１，１１２，１１４での信号遅延時間を調整するための制御回路１０１を設けることにより、帰還パスの信号波形に基づいて、クロック分配系におけるクロック信号の位相ずれを補正している（例えば、特許文献２参照）。
【０００６】
【特許文献１】
特開平９−９７１２３号公報（段落番号００１５〜００２２、図１）
【特許文献２】
特開平６−２７３４７８号公報（段落番号００２６〜００３６、図１および図３）
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した前者では、半周期以上の遅延を補正しなくてはならない場合、例えば、図４のクロック供給先Ａからクロック供給先Ｇまでにクロック信号の半周期以上の伝播時間を要するときには、正相信号と逆相信号の電圧が同じになることがなく使用することができない。また、正相伝送路、迂回伝送路、逆相伝送路の３本の伝送路が必要であり、また複雑な回路の基準クロック信号発生源が必要で、さらに三角波を用いて電圧比較をしているためにノイズに弱く、ＰＬＬを用いてために連続的な信号にしか使えない等の欠点を持っている。一方、後者では、各供給パスおよびこれに対応した帰還パスそれぞれに、可変遅延回路を設け、制御回路により信号遅延時間を調整するため、回路構成が複雑になるという問題がある。
【０００８】
本発明の目的は、デジタル電子機器で複数の部位を同期させる場合、簡単な配線および回路でクロックスキューを合わせることができ、遅延量の大小によらず補正可能であり且つ、ノイズに強い信号供給回路および信号供給方法ならびに半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】
請求項１に記載の本発明は、基準信号を発生する信号発生部と、往路の伝送路により伝送する前記基準信号および前記往路の伝送路の終端から折返し伝送路により伝送する折返し信号の双方を受信する複数の回路部とを有し、前記複数の回路部それぞれは、受信した前記基準信号と前記折返し信号との遅延量を計算しこの遅延量に基づく補正後の信号を出力する手段を備える。
【００１０】
請求項２に記載の本発明は、基準信号を発生する信号発生部と、往路の伝送路により伝送する前記基準信号および前記往路の伝送路の終端から折返し伝送路により伝送する折返し信号の双方を受信する複数の回路部とを有する信号供給回路であって、前記回路部それぞれは、当該回路部で受信した前記基準信号と前記折返し信号との時間差を測定しその値から補正すべき遅延時間を計算する遅延量計算部と、基準信号の遅延時間に前記遅延量計算部が計算した遅延時間を加算し補正後の信号として出力する遅延量補正部とを備える。
【００１１】
請求項３に記載の本発明は、請求項２に記載の信号供給回路において、前記遅延量計算部は、測定した基準信号に対する折返し信号の遅延時間の二分の一を遅延補正値として前記遅延量補正部に出力する。
【００１２】
請求項４に記載の本発明は、請求項１〜３のいずれか１項に記載の信号供給回路において、前記信号発生部は、基準クロック信号または不定期に出力される基準信号のいずれかを発生する。
【００１３】
請求項５に記載の本発明は、請求項１〜４のいずれか１項に記載の信号供給回路を有する。
【００１４】
請求項６に記載の本発明は、信号発生部が発生し往路の伝送路に伝送する基準信号および前記往路の伝送路の終端から折返し伝送路により伝送する折返し信号の双方を複数の回路のそれぞれへ供給し、前記複数の回路それぞれで受信した前記基準信号と前記折返し信号との遅延量を計算し、この計算された遅延量に基づく補正後の信号を出力する。
【００１５】
請求項７に記載の本発明は、信号発生部が発生し往路の伝送路に伝送する基準信号および前記往路の伝送路の終端から折返し伝送路により伝送する折返し信号の双方を複数の回路のそれぞれへ供給し、当該回路部で受信した前記基準信号と前記折返し信号との時間差を測定しその値から補正すべき遅延時間を計算し、基準信号の遅延時間に前記遅延時間を加算し補正後の信号として出力する。
【００１６】
請求項８に記載の本発明は、請求項７記載の信号供給方法において、測定した基準信号に対する折返し信号の遅延時間の二分の一を遅延補正値とする。
【００１７】
請求項９に記載の本発明は、請求項６〜８のいずれか１項に記載の信号供給方法において、前記基準信号は、クロック信号または不定期に出力される信号のいずれかである。
【００１８】
本発明によれば、デジタル電子機器に用いられるクロック信号を供給する信号供給回路において、基準信号を伝送路の終端で折返すための折返し伝送路と、各信号供給先の対応して基準信号と折返し信号との時間差を測定しその値から補正すべき遅延時間を計算する遅延量計算部と、基準信号の遅延時間に遅延量計算部が計算した遅延時間を加算し補正後の信号として出力する遅延量補正部とを備えている。これにより、クロック信号が伝送路上を伝播する間に生じる遅延を簡単な配線，回路で補正し、全てのクロック供給先に対して低スキューのクロック信号を供給できる。さらに、遅延量がクロック信号の半周期以上になるものでも補正することができる。
【００１９】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００２０】
図１は本発明による低スキューのクロック信号供給回路の実施の形態を示すブロック図であり、図２は図１における各回路部内部を示すブロック図である。図１を参照すると、基準クロック信号発生部１１０より出力されたクロック信号は、基準信号伝送路１１７を伝播しながらクロック信号供給先のＮｏ．１回路部１１１，Ｎｏ．２回路部１１２，Ｎｏ．３回路部１１３，Ｎｏ．４回路部１１４，Ｎｏ．５回路部１１５，…，Ｎｏ．ｎ回路部１１６にクロック信号を供給しながら伝播されていく。Ｎｏ．ｎ回路部１１６まで伝播されたクロック信号は、基準信号伝送路１１７の終端で折返し伝送路１１８を用いて折返され、Ｎｏ．ｎ回路部１１６，…，Ｎｏ．３回路部１１３，Ｎｏ．２回路部１１２，Ｎｏ．１回路部１１１へと折返しクロック信号を供給しながら伝播されていく。
【００２１】
図２にＮｏ．１回路部１１１内部の構成を示す。他の回路部内部も同様構成なので図示を省略する。図２を参照すると、回路部内には遅延量計算部１２０と、遅延量補正部１２１と、クロック信号入力回路部１２２とを備えている。遅延量値計算部１２０で基準クロック信号、折返しクロック信号から補正量を計算して、その結果を遅延量補正部１２１に伝える。基準クロック信号に補正量を加えることにより、図１の基準クロック信号発生部１１０から最も距離のあるクロック信号供給先，この場合にはＮｏ．ｎ回路部１１６での位相にあわせることができる。
【００２２】
すなわち、遅延量計算部１２０は基準クロック信号と折返しクロック信号の時間差を測定し、この測定された遅延時間の１／２を遅延補正値として遅延量補正部１２１へ伝達する。遅延量補正部１２１では、遅延量計算部１２０より送られてきた補正値を基準クロック信号に加算して、クロック信号入力回路部１２２へ出力する。これにより、各回路部での遅延量を把握して補正することができるので、クロック信号の位相をＮｏ．ｎ回路部１１６と同一にすることが可能となる。
【００２３】
なお、本実施の形態では、基準信号としてクロック信号を用いる場合を説明している、クロック信号のような繰返し波形信号でなく、不定期に出力される信号でも上述した同様の原理で、各回路部での信号の遅延量を把握することができるので、信号のスキューを合わせることが可能である。
【００２４】
次に、本発明の実施の形態の動作について、図１および図２と共に図３のタイミングチャートを参照して説明する。ここではｎ＝６の場合を例にとり説明する。
【００２５】
基準クロック信号発生部１１０より出力されたクロック信号は基準信号伝送路１１７を伝わり、初めにＮｏ．１回路部１１１に入力される。次に、クロック信号は基準信号伝送路１１７を伝わりｔ１時間（以降、単にｔ１と略称、他も同様）の遅延を持ってＮｏ．２回路部１１２に入力される。同様に基準クロック信号は基準クロック信号伝送路１１７を伝わりＮｏ．３回路部１１３，Ｎｏ．４回路部１１４，Ｎｏ．５回路部１１５へとクロック信号を供給しながら、ｔ１＋ｔ２＋ｔ３＋ｔ４＋ｔ５の遅延量をもってＮｏ．６回路部１１６へ入力される。
【００２６】
Ｎｏ．６回路部１１６まで伝播されたクロック信号は折返し伝送路１１８を用いて折返される。折返しクロック信号はＮｏ．１回路部１１１の基準クロック信号に対して、ｔ１＋ｔ２＋ｔ３＋ｔ４＋２倍のｔ５、つまりｔ１＋ｔ２＋ｔ３＋ｔ４＋２（ｔ５）の遅延をもって、Ｎｏ．５回路部１１５に入力される。同様にＮｏ．４回路部１１４にはｔ１＋ｔ２＋ｔ３＋２（ｔ４＋ｔ５）、の遅延量をもって、Ｎｏ．３回路部１１３にはｔ１＋ｔ２＋２（ｔ３＋ｔ４＋ｔ５）、Ｎｏ．２回路部１１２にはｔ１＋２（ｔ２＋ｔ３＋ｔ４＋ｔ５）、Ｎｏ．１回路部１１１には２（ｔ１＋ｔ２＋ｔ３＋ｔ４＋ｔ５）の遅延時間をもって入力される。
【００２７】
各回路部に入力された基準クロック信号と折返しクロック信号をもとに遅延量計算部１２０では、基準クロック信号に対する折返しクロック信号の遅延時間が計算される。Ｎｏ．３回路部１１３を例にとって説明すると、Ｎｏ．１回路部１１１に対しての基準クロック信号の遅延時間はｔ１＋ｔ２。折返しクロックはｔ１＋ｔ２＋２（ｔ３＋ｔ４＋ｔ５）。したがって、折返しクロック信号−基準クロック信号＝ｔ１＋ｔ２＋２（ｔ３＋ｔ４＋ｔ５）−（ｔ１＋ｔ２）＝２（ｔ３＋ｔ４＋ｔ５）となる。よって、基準クロック信号に対して折返しクロック信号は２（ｔ３＋ｔ４＋ｔ５）の遅延を持っている。
【００２８】
したがって、Ｎｏ．３回路部１１３の場合、この遅延時間の１／２の（ｔ３＋ｔ４＋ｔ５）を遅延時間補正値とし遅延量補正部１２１へ送る。遅延量補正部１２１では基準クロック信号に遅延時間補正値を足したものをクロック信号としてクロック信号入力回路部１２２に供給する。Ｎｏ．３回路部１１３の基準クロック遅延時間＋遅延時間補正値＝（ｔ１＋ｔ２）＋（ｔ３＋ｔ４＋ｔ５）＝ｔ１＋ｔ２＋ｔ３＋ｔ４＋ｔ５となる。このように、補正後のＮｏ．１回路部１１１に対してのクロック信号遅延時間はｔ１＋ｔ２＋ｔ３＋ｔ４＋ｔ５となりＮｏ．６回路部１１６と同じ遅延時間とすることができ、低スキューのクロック供給が可能となる。
【００２９】
なお、本発明は上述した実施の形態に限定されるものではなく、一枚の基板上に配置された半導体装置へのクロック供給にも、同様の機構を設ければ適応することができる。
【００３０】
【発明の効果】
以上説明したように本発明によれば、基準クロック信号と折返しクロック信号との遅延時間から求める補正値を使用することにより、基準クロック信号伝送路と折返しクロック伝送路のみの簡単な配線で、特別なＰＬＬ回路などを持ったクロック信号源を使用せず低スキューなクロック信号を供給することができる。また、クロック信号の半周期以上の補正が必要な場合でも、低スキューなクロック信号を供給することができる。さらに、本発明では、方形波を使用しているので、三角波を用いて電圧を比較している従来技術に比べてノイズに強く、特別なＰＬＬ回路を備えた信号源を必要としないので、周期性のない信号への応用も可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態を示すブロック図である。
【図２】図１における回路部の内部構成を示すブロック図である。
【図３】図１および図２の動作を説明するためのタイミングチャートである。
【図４】従来のクロック信号供給回路の一例を示すブロック図である。
【図５】図４における正相信号、逆相信号の電圧と差動増幅器の出力信号の関係を表した図である。
【図６】従来のクロックスキューを補正するための回路の他例を示すブロック図である。
【符号の説明】
１１０    基準クロック信号発生部
１１１    Ｎｏ．１回路部
１１２    Ｎｏ．２回路部
１１３    Ｎｏ．３回路部
１１４    Ｎｏ．４回路部
１１５    Ｎｏ．５回路部
１１６    Ｎｏ．ｎ回路部
１１７    基準信号伝送路
１１８    折返し伝送路
１２０    遅延量計算部
１２１    遅延量補正部
１２２    クロック信号入力回路部
【図１】
2004287560.tif 000003
【図２】
2004287560.tif 000004
【図３】
2004287560.tif 000005
【図４】
2004287560.tif 000006
【図５】
2004287560.tif 000007
【図６】
2004287560.tif 000008