(57)【要約】【課題】従来構造において、さらなる高出力化、低飽和電圧化を図るには、エミッタ面積を拡大しなければ成らず、チップサイズの増大を招くため、コストアップが生じる。【解決手段】基板を縦方向にエッチングしてトレンチを形成し、そのトレンチの内壁にそってベース領域を形成し、トレンチ内壁のベース領域表面にエミッタ領域を形成する。エミッタ拡散源となるポリシリコンをトレンチに埋設してエミッタ電極の一部として活用することで、縦方向でのエミッタ領域の面積を増やすことができ、チップサイズを増大させずに低飽和電圧化および高出力化を実現できる。【選択図】    図１
2004207438.tif 000002
【特許請求の範囲】
【請求項１】
コレクタ領域となる一導電型の半導体基板と、
前記基板の一部に設けられたトレンチ形状を有する逆導電型のベース領域と、
前記ベース領域の一部に設けられたトレンチ形状の一導電型のエミッタ領域と、
前記ベース領域に接続するベース電極と、
前記エミッタ領域に接続するエミッタ電極と、
前記コレクタ領域に接続するコレクタ電極とを具備することを特徴とする半導体装置。
【請求項２】
コレクタ領域となる一導電型の半導体基板と、
該基板に設けたトレンチと、
該トレンチ内壁および前記基板表面に連続して設けられた逆導電型のベース領域と、
前記トレンチ内壁の前記ベース領域表面に設けられた一導電型のエミッタ領域と、
前記トレンチに埋設されたエミッタ拡散源と、
前記エミッタ領域と接続するエミッタ電極と、
前記ベース領域と接続するベース電極と、
前記基板裏面に設けられたコレクタ電極とを具備することを特徴とする半導体装置。
【請求項３】
前記ベース領域は、不純物拡散領域であることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記ベース領域は、エピタキシャル層であることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項５】
コレクタ領域となる一導電型の半導体基板に複数のトレンチを形成する工程と、
前記トレンチ内壁および前記基板表面に逆導電型のベース領域を形成する工程と、
前記トレンチ内壁の前記ベース領域表面に一導電型のエミッタ領域を形成する工程とを具備することを特徴とする半導体装置の製造方法。
【請求項６】
コレクタ領域となる一導電型の半導体基板に複数のトレンチを形成する工程と、
前記トレンチ内壁および前記基板表面に逆導電型のベース領域を形成する工程と、
前記トレンチに埋設したエミッタ拡散源より前記トレンチ内壁の前記ベース領域表面に一導電型の不純物を拡散してエミッタ領域を形成する工程と、
前記エミッタ領域に接続するエミッタ電極を形成し、前記基板表面の前記ベース領域にコンタクトするベース電極を形成し、前記基板裏面にコレクタ電極を形成する工程とを具備することを特徴とする半導体装置の製造方法。
【請求項７】
前記ベース領域は前記トレンチ内壁および前記基板表面に逆導電型のエピタキシャル層を成長させて形成することを特徴とする請求項５または請求項６に記載の半導体装置の製造方法。
【請求項８】
前記ベース領域は、前記トレンチ内壁および前記基板表面に一導電型不純物を拡散して形成することを特徴とする請求項５または請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に係り、特にエミッタ領域の面積を向上させ、高出力化、低飽和化を図る半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
携帯機器のＤＣ−ＤＣコンバータ回路やインバータ回路、ストロボ回路及び充電回路などには、低消費電力化および小型化を実現するために、動作時のコレクタ−エミッタ間飽和電圧を低減した低飽和バイポーラトランジスタが多く使用される。
【０００３】
図１１に従来のトランジスタの断面図を示す。なお、ベースパッド電極とエミッタパッド電極は省略してある。
【０００４】
このトランジスタは、半導体基板２１と、ベース領域２６と、エミッタ領域３１およびベースコンタクト領域３２と、エミッタ電極３３と、ベース電極３４とから構成される。
【０００５】
半導体基板２１はＮ＋型半導体基板にＮ−型エピタキシャル層を積層してコレクタ領域とする。ベース領域２６は、半導体基板２１に、Ｐ型のボロン（Ｂ＋）をイオン注入して形成する。エミッタ領域３１はエミッタ拡散源２９ｂを介して高濃度の砒素（Ａｓ＋）をイオン注入後、ベース領域２６表面に拡散して形成し、ベース領域２６上で等間隔で複数配置される。ベースコンタクト領域３２はベース領域２６とベース電極３４の接触抵抗を下げるために高濃度のボロン（Ｂ＋）をイオン注入後、ベース領域２６表面に拡散して形成する。ベースコンタクト領域３２は、ベース領域２６上でエミッタ領域３１と交互に複数配置される。
【０００６】
エミッタ拡散源２９ｂはポリシリコンをエミッタ領域３１上に堆積後、エッチングして形成し、窒化膜２３上に広がって設けられる。エミッタ電極３３はエミッタ拡散源２９ｂ上に金属をスパッタ後、ミリングによりエッチングして電極を形成し、エミッタパッド電極（図示せず）まで延在される。ベース電極３４はベースコンタクト領域３２上に金属をスパッタ後、ミリングによりエッチングして電極を形成し、ベースパッド電極（図示せず）まで延在される。
【０００７】
図１２および図１３に従来の半導体装置の製造方法を示す。
【０００８】
図１２はＮ＋型半導体基板２１にＮ−型エピタキシャル層を積層してコレクタ領域とし、全面に酸化膜２２を形成し、予定のベース領域に窒化膜２３を堆積する。その後窒化膜２３をマスクとしてＬＯＣＯＳ酸化膜２５を形成する（図１２（Ａ）。その後、予定のベース領域上の酸化膜２２および窒化膜２３を除去して半導体基板２１を露出させ、再度酸化膜２２を生成し、全面にＰ型のボロン（Ｂ）をイオン注入し（１２（Ｂ））、全面に保護のために窒化膜２３を１０００Å程度堆積させて、熱処理によりボロンイオンを半導体基板２１表面に拡散して、Ｐ型のベース領域２６を形成する（図１２（Ｃ））。
【０００９】
図１３は、エミッタ領域を形成する。まず、べース領域２６上の予定のベースコンタクト領域および予定のエミッタ領域上の酸化膜２２および窒化膜２３を複数本エッチングして半導体基板２１を露出させる。このとき予定のエミッタ領域と交互に予定のベースコンタクト領域となるようにコンタクト孔２７を形成する。予定のベースコンタクト領域上には半導体基板２１が後の工程でエッチングされるのを防ぐストッパーを形成する。その後、全面に例えばヒ素などのＮ型不純物を含むポリシリコン２９ａを堆積する（図１３（Ａ））。予定のエミッタ領域のみポリシリコンが残るようにレジスト層ＰＲでマスクをしてパターニングし、エミッタ拡散源２９ｂを形成する。その後、レジスト膜ＰＲを残したまま例えばボロンなどＰ型のイオンを全面に注入する（図１３（Ｂ））。
【００１０】
更に、エミッタ拡散源２９ｂ上のレジスト膜ＰＲを除去して、熱拡散することによりエミッタ拡散源２９ｂ中の砒素イオンをベース領域２６表面に拡散してエミッタ領域３１を形成する。この熱拡散で同時に予定のベースコンタクト領域上のボロンイオンをベース領域２６に拡散してベースコンタクト領域３２を形成する（図１３（Ｃ））。
【００１１】
その後、金属（例えばＴｉ／Ｐｔ／Ａｕ積層構造、またはＡｌ系金属積層構造）を蒸着またはスパッタリングし、ミリングあるいはエッチングにより所望の電極が残るように除去して、アロイにより特性を安定化してエミッタ拡散源２９ｂ上にエミッタ電極３３を、ベースコンタクト領域３２上にベース電極３４を形成する。その後外部からの汚染を防ぐパッシベーション膜３５を形成し、裏面にはコレクタ電極３６を形成して図１１に示す最終構造を得る。
【００１２】
【特許文献１】
特開２００２−４３３２４号公報  （第２−３頁  第１１図−１８図）
【００１３】
【発明が解決しようとする課題】
トランジスタのコレクタ−エミッタ間飽和電圧（ＶＣＥ（ｓａｔ））は、消費電力の低減や、スイッチとしての動作領域を大きくとることによる高出力化を図るため、その低減が要求される。コレクタ−エミッタ間飽和電圧（ＶＣＥ（ｓａｔ））は、トランジスタのドライブ条件（コレクタ電流およびベース電流）や電流利得、エミッタ抵抗、コレクタ抵抗に起因する。特にエミッタ抵抗やコレクタ抵抗はその値が直接的にコレクタ−エミッタ間飽和電圧（ＶＣＥ（ｓａｔ））に関与するため、これらの低減がコレクタ−エミッタ間飽和電圧（ＶＣＥ（ｓａｔ））の低減には効果的である。
【００１４】
特にエミッタ抵抗については、エミッタ領域の面積を大きくすることで低減できる。これはエミッタ領域の面積を大きくすることで電流容量が大きくできるためである。しかし、従来構造においてエミッタ面積を拡大すると、チップサイズの増大を招くため、コストアップの原因となってしまう問題がある。
【００１５】
【課題を解決するための手段】
本発明はかかる課題に鑑みてなされ、第１に、コレクタ領域となる一導電型の半導体基板と、前記基板の一部に設けられたトレンチ形状を有する逆導電型のベース領域と、前記ベース領域の一部に設けられたトレンチ形状の一導電型のエミッタ領域と、前記ベース領域に接続するベース電極と、前記エミッタ領域に接続するエミッタ電極と、前記コレクタ領域に接続するコレクタ電極とを具備することにより解決するものである。
【００１６】
第２に、コレクタ領域となる一導電型の半導体基板と、該基板に設けたトレンチと、該トレンチ内壁および前記基板表面に連続して設けられた逆導電型のベース領域と、前記トレンチ内壁の前記ベース領域表面に設けられた一導電型のエミッタ領域と、前記トレンチに埋設されたエミッタ拡散源と、前記エミッタ領域と接続するエミッタ電極と、前記ベース領域と接続するベース電極と、前記基板裏面に設けられたコレクタ電極とを具備することにより解決するものである。
【００１７】
また、前記ベース領域は、不純物拡散領域であることを特徴とするものである。
【００１８】
また、前記ベース領域は、エピタキシャル層であることを特徴とするものである。
【００１９】
第３に、コレクタ領域となる一導電型の半導体基板に複数のトレンチを形成する工程と、前記トレンチ内壁および前記基板表面に逆導電型のベース領域を形成する工程と、前記トレンチ内壁の前記ベース領域表面に一導電型のエミッタ領域を形成する工程とを具備することにより解決するものである。
【００２０】
第４に、コレクタ領域となる一導電型の半導体基板に複数のトレンチを形成する工程と、前記トレンチ内壁および前記基板表面に逆導電型のベース領域を形成する工程と、前記トレンチに埋設したエミッタ拡散源より前記トレンチ内壁の前記ベース領域表面に一導電型の不純物を拡散してエミッタ領域を形成する工程と、前記エミッタ領域に接続するエミッタ電極を形成し、前記基板表面の前記ベース領域にコンタクトするベース電極を形成し、前記基板裏面にコレクタ電極を形成する工程とを具備することにより解決するものである。
【００２１】
また、前記ベース領域は前記トレンチ内壁および前記基板表面に逆導電型のエピタキシャル層を成長させて形成することを特徴とするものである。
【００２２】
また、前記ベース領域は、前記トレンチ内壁および前記基板表面に一導電型不純物を拡散して形成することを特徴とするものである。
【００２３】
【発明の実施の形態】
図１から図９を用いて本発明の実施の形態をＮＰＮ型トランジスタを例に詳細に説明する。
【００２４】
図１に本発明のトランジスタの断面図を示す。このトランジスタは、半導体基板１と、トレンチ４と、ベース領域６と、エミッタ領域１１と、エミッタ拡散源９ｂと、エミッタ電極１３と、ベース電極１４と、コレクタ電極１６とから構成される。
【００２５】
半導体基板１はＮ＋型半導体基板１ａにＮ−型エピタキシャル層１ｂを積層してコレクタ領域とする。
【００２６】
トレンチ４は、エミッタ電極１３が配置される基板に複数設けられる。トレンチ４には不純物を含むポリシリコン等の導電材料を埋設してエミッタ拡散源９ｂとし、更に、エミッタ拡散源９ｂ上には例えばＴｉ／Ｐｔ／Ａｕ系金属積層構造、またはＡｌ系金属積層構造によるエミッタ電極１３が設けられる。
【００２７】
ベース領域６は、トレンチ４内壁および基板１表面に連続して設けられ、Ｐ型不純物拡散領域またはＰ型不純物を含むエピタキシャル層である。また、エミッタ電極１３間に配置されるベース電極１４とのコンタクト部分のベース領域６表面には高濃度のＰ型不純物領域からなるベースコンタクト領域１２が設けられる。
【００２８】
エミッタ領域１１は、トレンチ４内壁のベース領域６表面に設けられたＮ型不純物領域であり、すなわちトレンチ形状を有する。エミッタ領域１１はトレンチ４に埋設されたエミッタ拡散源９ｂとコンタクトし、エミッタ電極１３に接続する。
【００２９】
エミッタ電極１３は、エミッタ拡散源９ｂと重畳して設けられる。エミッタ拡散源９ｂは、エミッタ電極１３の一部として利用される。また、ベース電極１４は、ベースコンタクト領域１２とコンタクトし、両電極は例えば櫛歯形状等で交互に配置される。更に、基板１裏面にはコレクタ電極１６が設けられる。
【００３０】
図２から図９を用いて本発明の半導体装置の製造方法を説明する。
【００３１】
本発明の半導体装置の製造方法は、コレクタ領域となる一導電型の半導体基板に複数のトレンチを形成する工程と、トレンチ内壁および前記基板表面に逆導電型のベース領域を形成する工程と、トレンチに埋設したエミッタ拡散源よりトレンチ内壁のベース領域表面に一導電型の不純物を拡散してエミッタ領域を形成する工程と、エミッタ領域に接続するエミッタ電極を形成し、基板表面のベース領域に接続するベース電極を形成し、基板裏面にコレクタ電極を形成する工程とから構成される。
【００３２】
本発明の第１の工程は、図２の如く、コレクタ領域となる一導電型の半導体基板に複数のトレンチを形成することにある。
【００３３】
図２（Ａ）は、Ｎ＋型半導体基板１ａにＮ−型エピタキシャル層１ｂを積層してコレクタ領域とした基板１を準備し、全面に酸化膜２を形成し、予定のベース領域に窒化膜３を堆積する。その後、窒化膜３をマスクとしてＬＯＣＯＳ酸化膜５を形成する。その後図２（Ｂ）の如く予定のベース領域上の酸化膜２および窒化膜３を除去し、複数のトレンチ４を形成する。トレンチ４は、等間隔で複数形成して例えば櫛歯形状にパターニングされる。
【００３４】
本発明の第２の工程は、図３から図５の如く、トレンチ内壁および前記基板表面に逆導電型のベース領域を形成することにある。
【００３５】
まず、図３にベース領域形成の第１の実施形態を示す。すなわち、基板全面にＰ型不純物入り液体ドーパントソース２０を塗布する（図３（Ａ））。スピンコートなどにより、基板１表面およびトレンチ４内壁に均一に液体ドーパントソース２０が塗布される。その後熱処理を施し、表面に形成されたグラス層（不図示）をウェットエッチングにより除去し、再び、熱酸化を施して基板１表面およびトレンチ４内壁にＰ型不純物を拡散する。これによりトレンチ４内壁と基板１表面に連続するベース領域６が形成され、表面には酸化膜２が形成される。その後表面保護のため窒化膜３を形成する（図３（Ｂ））。
【００３６】
液体ドーパントソース２０はスピンコートにより基板表面およびトレンチ４内壁に均一に形成されているため、不純物の拡散が均一となり、バラツキのないベース領域６が形成できる。
【００３７】
また、図４に示す第２の実施形態の如く、ベース領域６をイオン注入により形成しても良い。即ち、トレンチ４形成後、露出した基板１表面にＰ型不純物（例えばＢ）をイオン注入する（図４（Ａ））。その後熱処理により不純物を拡散し、トレンチ４内壁および基板１表面に連続するベース領域６を形成する。この熱拡散により、全面に酸化膜２が形成される。その後表面保護のため窒化膜３を形成する。
【００３８】
更に、図５に示す第３の実施形態の如く、基板１およびトレンチ４表面にＰ型エピタキシャル層を成長させてベース領域６を形成してもよい。この場合は、ベース領域６となるＰ型エピタキシャル層の成長分を考慮して、第１および第２の実施形態のトレンチ４よりも開口幅の広いトレンチ４を形成する（図５（Ａ））。その後、Ｐ型のエピタキシャル層を所望の厚みに成長させて、ベース領域６を形成する。表面には、酸化膜２が形成され、表面保護のため窒化膜３を全面に形成する。
【００３９】
これにより、図に示す如くトレンチ内壁と基板表面に連続したベース領域が形成される（図５（Ｂ））。以降の工程は全て同様であるので、図３に続く工程図を用いて説明する。
【００４０】
本発明の第３の工程は、図６から図９の如く、トレンチに埋設したエミッタ拡散源よりトレンチ内壁のベース領域表面に一導電型の不純物を拡散してエミッタ領域を形成することにある。
【００４１】
まず、図６の如く、トレンチ４内壁（側壁及び底面）の酸化膜２および窒化膜３を除去する。更に、ベース電極とのコンタクトのため、トレンチ４間のベース領域６上の酸化膜２および窒化膜３も除去してコンタクト孔７を形成し、ベース領域６表面を露出する。露出したベース領域６表面には後の工程において表面がエッチングされるのを防ぐため、エッチングストッパーが形成される。
【００４２】
その後、図７の如く、全面にＮ型不純物（例えばＰ、Ａｓ）を導入したポリシリコン９ａを堆積する。または、ノンドープポリシリコンを堆積した後、Ｐ若しくはＡｓをイオン注入法によりドーピングしてもよい。ポリシリコン９ａは、トレンチ４内を完全に埋め込む程度の膜厚とする。
【００４３】
その後図８の如く、レジスト膜ＰＲによりトレンチ上のみマスクしてパターニングし、トレンチ４に埋設されたエミッタ拡散源９ｂを形成する。また、コンタクト孔７部分では、ベース領域表面６が露出する。エミッタ拡散源９ｂは、後の工程で形成されるエミッタ電極１３の一部として活用される。
【００４４】
更に、トレンチ４上のレジスト膜ＰＲを残したまま、ベースコンタクト領域形成のための高濃度のＰ型不純物（例えばＢ）をイオン注入する。
【００４５】
その後、図９の如く、レジスト膜ＰＲを除去し、熱処理を施す。これにより、エミッタ拡散源９ｂからトレンチ４内壁のベース領域６表面にＮ型不純物を拡散してエミッタ領域１１を形成する。エミッタ領域１１はトレンチ４内壁に沿って形成される。また、この熱処理により同時に、表面にイオン注入された高濃度Ｐ型不純物をベース領域６表面に拡散して、ベースコンタクト領域１２を形成する。
【００４６】
本発明の第４の工程は、エミッタ領域に接続するエミッタ電極および基板表面のベース領域に接続するベース電極を形成し、基板裏面にコンタクトするコレクタ電極を形成することにある。
【００４７】
金属（例えばＴｉ／Ｐｔ／Ａｕ積層構造またはＡｌ系金属積層構造）を蒸着し、ミリングあるいはエッチングにより所望の電極が残るように除去して、アロイにより特性を安定化してエミッタ拡散源９ｂ上にエミッタ電極１３を、ベースコンタクト領域１２上にベース電極１４を形成する。その後外部からの汚染を防ぐパッシベーション膜１５を形成し、裏面にはコレクタ電極１６を形成し、図１に示す最終構造を得る。
【００４８】
尚、本実施形態ではＮＰＮ型トランジスタを例に説明したが、導電型を逆にしたＰＮＰトランジスタでも同様に実施できる。
【００４９】
【発明の効果】
本発明に依れば、トレンチ内にエミッタ領域を形成することにより、単位面積あたりのエミッタ領域の面積を増加できる。
【００５０】
例えば図１０に、従来構造および本発明の実施形態の構造を比較する斜視図を示す。図１０（Ａ）が従来構造のエミッタ領域３１であり、図１０（Ｂ）が本実施形態におけるエミッタ領域１１である。
【００５１】
ここで、従来構造のエミッタ領域３１の幅（ｗ）および本発明の実施形態におけるトレンチ４底部に形成されるエミッタ領域１１の幅（ｗ）を共に５μｍとし、櫛歯に相当する１つのエミッタ領域３１、１１の長さ（ｌ）を共に２０μｍとし、本発明の実施形態の構造におけるトレンチ４深さ（ｄ）を１μｍとした場合の、エミッタ領域３１、１１の面積を比較する。尚、従来構造による通常のトランジスタにおいては、エミッタ領域３１の拡散深さは０．１μｍ程度であり、拡散によりその端部は曲率がでるため、エミッタ領域３１の面積としてはほとんど影響を及ぼさない。従って、ここでのエミッタ領域３１の面積の試算においても考慮しないこととする。
【００５２】
これによると、従来構造におけるエミッタ領域の面積ＡＥ１は１００μｍ２であり、本発明の実施形態ではエミッタ領域の面積ＡＥ２は１４０μｍ２となる。
【００５３】
つまり、本実施形態によれば、従来と同じセル幅であっても、縦方向にエッチングされたトレンチ４の側壁をエミッタ領域１１として利用でき、エミッタ領域１１の面積（ＡＥ２）を向上できる。従って、エミッタ電流容量が増加するため、エミッタ抵抗が低減できる。これにより、飽和電圧を低減できるため、消費電力の低減に寄与できる。
【００５４】
また、エミッタ電流容量の増加はエミッタ注入効率が向上することであり、トランジスタの電流増幅率ｈＦＥが向上できる。つまり、トランジスタとしての動作範囲が広くなるため、高出力化も実現できる。
【００５５】
このように、チップサイズを増加させることなく、トランジスタの低飽和電圧化および高出力化を図ることができる利点を有する。
【図面の簡単な説明】
【図１】本発明に依る半導体装置を説明する断面図である。
【図２】本発明に依る半導体装置の製造方法を説明する断面図である。
【図３】本発明に依る半導体装置の製造方法を説明する断面図である。
【図４】本発明に依る半導体装置の製造方法を説明する断面図である。
【図５】本発明に依る半導体装置の製造方法を説明する断面図である。
【図６】本発明に依る半導体装置の製造方法を説明する断面図である。
【図７】本発明に依る半導体装置の製造方法を説明する断面図である。
【図８】本発明に依る半導体装置の製造方法を説明する断面図である。
【図９】本発明に依る半導体装置の製造方法を説明する断面図である。
【図１０】本発明および従来技術の半導体装置を説明する斜視図である。
【図１１】従来の半導体装置を説明する断面図である。
【図１２】従来の半導体装置の製造方法を説明する断面図である。
【図１３】従来の半導体装置の製造方法を説明する断面図である。
【符号の説明】
１      半導体基板
２      トレンチ
３      酸化膜
４      窒化膜
５      ＬＯＣＯＳ酸化膜
６      ベース領域
７      コンタクト孔
９ａ    ポリシリコン
９ｂ    エミッタ拡散源
１１    エミッタ領域
１２    ベースコンタクト領域
１３    エミッタ電極
１４    ベース電極
１５    パッシベーション膜
１６    コレクタ電極
２０    液体ドーパントソース
２１    半導体基板
２３    酸化膜
２４    窒化膜
２５    ＬＯＣＯＳ酸化膜
２６    ベース領域
２７    コンタクト孔
２９ａ  ポリシリコン
２９ｂ  エミッタ拡散源
３１    エミッタ領域
３２    ベースコンタクト領域
３３    エミッタ電極
３４    ベース電極
３５    パッシベーション膜
３６    コレクタ電極
【図１】
2004207438.tif 000003
【図２】
2004207438.tif 000004
【図３】
2004207438.tif 000005
【図４】
2004207438.tif 000006
【図５】
2004207438.tif 000007
【図６】
2004207438.tif 000008
【図７】
2004207438.tif 000009
【図８】
2004207438.tif 000010
【図９】
2004207438.tif 000011
【図１０】
2004207438.tif 000012
【図１１】
2004207438.tif 000013
【図１２】
2004207438.tif 000014
【図１３】
2004207438.tif 000015