(57)【要約】【課題】同一画面上におけるデータ割り当て情報を表示装置上に表示可能な表示制御回路、表示システム及び表示制御方法を提供する。【解決手段】映像データを有するパケットをビデオパケットＶＰとしてビットストリームＢＳから分離させる分離回路２０ａ、ビデオパケットＶＰを復号し、第１のビデオ信号ＰＩ１を生成するビデオデコーダ２１ａ、パケットヘッダに基づいてビデオパケットＶＰから映像データを抽出し、単位データ量情報を測定する映像信号生成回路７２ａ、データ量に応じて第２のビデオ信号ＰＩ２を生成する変換回路２４ａ、第１のビデオ信号ＰＩ１及び第２のビデオ信号ＰＩ２のいずれかを表示装置５に供給する出力セレクタ２５ａを備える。【選択図】  図１
2004282639.tif 000002
【特許請求の範囲】
【請求項１】
ビデオパケットをビットストリームから分離させる分離回路と、
前記ビデオパケットに基づいて第１のビデオ信号を復号するビデオデコーダと、
前記ビデオパケットから映像データを抽出し、前記映像データの単位ブロック毎のデータ量に応じて第２のビデオ信号を生成する映像信号生成回路と、
前記第１のビデオ信号及び前記第２のビデオ信号のいずれかを表示装置に供給する出力セレクタ
とを備えることを特徴とする表示制御回路。
【請求項２】
前記単位ブロックの決定及び前記出力セレクタの切り替え制御を行う処理装置を備えることを特徴とする請求項１に記載の表示制御回路。
【請求項３】
前記映像信号生成回路は、前記映像データの前記単位ブロック毎のデータ量を計測して単位データ量情報を生成する単位データ量測定回路を備えることを特徴とする請求項１に記載の表示制御回路。
【請求項４】
前記映像信号生成回路は、前記単位データ量情報を前記第２のビデオ信号に変換する変換回路を備えることを特徴とする請求項３に記載の表示制御回路。
【請求項５】
前記単位データ量測定回路は、
パケットヘッダに基づいて前記ビデオパケットから前記映像データを抽出する映像データ抽出回路と、
前記映像データを前記単位ブロックで割ることにより前記単位データ量情報を生成する第１のデータ量カウンタ
とを備えることを特徴とする請求項３に記載の表示制御回路。
【請求項６】
前記映像信号生成回路は、前記ビットストリームの最大伝送ビットレートが設定され、前記単位データ量情報を前記最大伝送ビットレートで割ることによりデータレート情報を算出するデータレート演算回路を備えることを特徴とする請求項３に記載の表示制御回路。
【請求項７】
前記映像データの一画面分のデータ量をカウントし、画面データ量情報を生成する第２のデータ量カウンタと、
前記単位データ量情報を前記画面データ量情報で割ることによりデータレート情報を算出するデータレート演算回路
とを備えることを特徴とする請求項３に記載の表示制御回路。
【請求項８】
前記映像信号生成回路は、
前記ビデオパケットから前記ビットストリームのビットレートを検出するビットレート検出回路と、
前記ビットレートを平均化し、平均ビットレートを算出する平均化回路と、
前記単位データ量情報を前記平均ビットレートで割ることによりデータレート情報を算出するデータレート演算回路
とを備えることを特徴とする請求項３に記載の表示制御回路。
【請求項９】
前記映像信号生成回路は、
前記ビデオパケットから映像データ容量及び収録時間情報を検出するディスク情報検出回路と、
前記映像データ容量を前記収録時間情報で割って平均データ量情報を算出する平均データ量算出回路と、
前記単位データ量情報を前記平均データ量情報で割ることによりデータレート情報を算出するデータレート演算回路
とを備えることを特徴とする請求項３に記載の表示制御回路。
【請求項１０】
前記映像情報生成回路は、前記データレート情報を前記第２のビデオ信号に変換する変換回路を備えることを特徴とする請求項６〜９のいずれか１項に記載の表示制御回路。
【請求項１１】
ビットストリームを発生させるビットストリーム発生回路と、
ビデオパケットを前記ビットストリームから分離させる分離回路と、
前記ビデオパケットに基づいて第１のビデオ信号を復号するビデオデコーダと、
前記ビデオパケットから映像データを抽出し、前記映像データの単位ブロック毎のデータ量に応じて第２のビデオ信号を生成する映像信号生成回路と、
前記第１のビデオ信号及び前記第２のビデオ信号のいずれかを表示装置に供給する出力セレクタ
とを備えることを特徴とする表示システム。
【請求項１２】
ビデオパケットをビットストリームから分離させ、
前記ビデオパケットに基づいて第１のビデオ信号を復号し、
前記ビデオパケットから映像データを抽出し、前記映像データの単位ブロック毎のデータ量に応じて第２のビデオ信号を生成し、
前記第１のビデオ信号及び前記第２のビデオ信号のいずれかを表示装置に供給する
ことを含むことを特徴とする表示制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、動画像処理技術に関し、特に、表示装置の表示を制御する表示制御回路、表示システム及び表示制御方法に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータの性能向上が著しく、パーソナルコンピュータを用いてエムペグ（ＭＰＥＧ）エンコードが可能である。また、ディジタルビデオ機器及び記録型のディジタル多機能ディスク（ＤＶＤ）の性能向上に伴い家庭用ＤＶＤ編集システムの性能も向上している。家庭用ＤＶＤ編集システムを用いてＭＰＥＧエンコードを行う際、固定ビットレート（ＣＢＲ）方式及び可変ビットレート（ＶＢＲ）方式のいずれかの符号化方式が選択できる。ＣＢＲ方式は、単位時間当たりの一画面分のデータ量を一定とする方式である。これに対してＶＢＲ方式は、単位時間当たりの一画面分のデータ量を可変とする方式である。放送衛星（ＢＳ）ディジタル放送及び地上波ディジタル放送においては、一般的にＣＢＲ方式が採用される。一方、記録容量が限られる再生専用ＤＶＤにおいては一般的にＶＢＲ方式が採用される。
【０００３】
ＭＰＥＧエンコードの際、高画質を維持するためには、画面上で変化の激しい部分及び複雑な絵柄の部分に多くのデータ量が必要となる。ＶＢＲ方式でＭＰＥＧエンコードを行う場合、画面上の変化の激しい部分及び複雑な絵柄の部分に多くのデータ量が割り当てられる。一方、ＣＢＲ方式でＭＰＥＧエンコードを行う場合、画面上の変化の激しい部分及び複雑な絵柄の部分のデータ量に合わせて全体のデータ量が設定される。ビットレートの変化を視覚的に認識するために、一画面分のデータ量を折れ線グラフ、棒グラフ等でリアルタイムに表示装置上に表示する「ビットレートメータ」が実現されている。
【０００４】
【特許文献１】
特開２０００−１５６８５７号公報
【０００５】
【発明が解決しようとする課題】
上述したビットレートメータにおいては、ＣＢＲ方式でＭＰＥＧエンコードされた動画像のデータ量を表示する際は、単に一定値が表示装置上に表示される。更に、ＣＢＲ方式及びＶＢＲ方式のいずれの方式においても、同一画面上で場所によってデータ割り当て量を変化させる機能が実現されつつある。同一画面上で場所によってデータ割り当て量を変化させる場合、ＭＰＥＧエンコードされた画面全体のデータ量をリアルタイムに表示するのみでは、同一画面上のデータ割り当て情報を表示装置上に表示することが出来ない。
【０００６】
上記問題点を鑑み、本発明は、同一画面上におけるデータ割り当て情報を表示装置上に表示可能な表示制御回路、表示システム及び表示制御方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の特徴は、（イ）ビデオパケットをビットストリームから分離させる分離回路；（ロ）ビデオパケットに基づいて第１のビデオ信号を復号するビデオデコーダ；（ハ）ビデオパケットから映像データを抽出し、映像データの単位ブロック毎のデータ量に応じて第２のビデオ信号を生成する映像信号生成回路；（ニ）第１のビデオ信号及び第２のビデオ信号のいずれかを表示装置に供給する出力セレクタを備える表示制御回路であることを要旨とする。
【０００８】
本発明の第２の特徴は、（イ）ビットストリームを発生させるビットストリーム発生回路；（ロ）ビデオパケットをビットストリームから分離させる分離回路；（ハ）ビデオパケットに基づいて第１のビデオ信号を復号するビデオデコーダ；（ニ）ビデオパケットから映像データを抽出し、映像データの単位ブロック毎のデータ量に応じて第２のビデオ信号を生成する映像信号生成回路；（ホ）第１のビデオ信号及び第２のビデオ信号のいずれかを表示装置に供給する出力セレクタを備える表示システムであることを要旨とする。
【０００９】
本発明の第３の特徴は、（イ）ビデオパケットをビットストリームから分離させ；（ロ）ビデオパケットに基づいて第１のビデオ信号を復号し；（ハ）ビデオパケットから映像データを抽出し、映像データの単位ブロック毎のデータ量に応じて第２のビデオ信号を生成し；（ニ）第１のビデオ信号及び第２のビデオ信号のいずれかを表示装置に供給することを含むことを特徴とする表示制御方法であることを要旨とする。
【００１０】
【発明の実施の形態】
次に、図面を参照して、本発明の第１〜第４の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
【００１１】
（第１の実施の形態）
本発明の第１の実施の形態に係る表示システムは、図１に示すように、アンテナ４、アンテナ４に接続されたビットストリーム発生回路３ａ、ビットストリーム発生回路３ａに接続された表示制御回路２ａ、表示制御回路２ａに接続された表示装置５及び入力装置６を備える。図１に示す表示制御回路２ａは、映像データを有するパケットをビデオパケットＶＰとしてビットストリームＢＳから分離させる分離回路２０ａ、ビデオパケットＶＰに基づいて第１のビデオ信号ＰＩ１を復号するビデオデコーダ２１ａ、ビデオパケットＶＰから映像データＤＰを抽出し、映像データＤＰの単位ブロック毎のデータ量ＤＩ１に応じて第２のビデオ信号ＰＩ２を生成する映像信号生成回路７２ａ、第１のビデオ信号ＰＩ１及び第２のビデオ信号ＰＩ２のいずれかを表示装置５に供給する出力セレクタ２５ａを備える。ビデオデコーダ２１ａは、ビデオパケットＶＰをバッファリングするビデオバッファメモリを内部に備える。
【００１２】
図１に示す映像信号生成回路７２ａは、分離回路２０ａに接続された単位データ量測定回路７１ａ、単位データ量測定回路７１ａと出力セレクタ２５ａとの間に接続された変換回路２４ａを備える。単位データ量測定回路７１ａは、映像データＤＰの単位ブロック毎のデータ量を計測して単位データ量情報ＤＩ１を生成する。変換回路２４ａは、単位データ量情報ＤＩ１を第２のビデオ信号ＰＩ２に変換する。変換回路２４ａとしては、例えばロム（ＲＯＭ）テーブルが使用できる。単位データ量測定回路７１ａは、映像データ抽出回路２２ａ、映像データ抽出回路２２ａに接続された第１のデータ量カウンタ２３ａを備える。映像データ抽出回路２２ａは、パケットヘッダに基づいてビデオパケットＶＰから映像データＤＰを抽出する。第１のデータ量カウンタ２３ａは、映像データＤＰを単位ブロックで割ることにより単位データ量情報ＤＩ１を生成する。
【００１３】
更に、図１に示す表示制御回路２ａは、単位ブロックの決定、出力セレクタ２５ａの切り替え制御、及びビットストリーム発生回路３ａの制御を行う処理装置２６を備える。詳細には、処理装置２６は、単位ブロックを決定する単位ブロック決定部２６ａ、出力セレクタ２５ａの切り替え制御を行う切り替え制御部２６ｂを備える。処理装置２６は、ビットストリーム発生回路３ａを制御するシステム制御部２６ｃを備える。単位ブロック決定部２６ａは単位ブロック信号ＳＶを第１のデータ量カウンタ２３ａに供給する。切り替え制御部２６ｂは、切り替え制御信号ＳＣを出力セレクタ２５ａに供給する。更に、処理装置２６には、図示を省略するＲＯＭ及びラム（ＲＡＭ）が接続される。ＲＯＭは処理装置２６において実行されるプログラムメモリ等として機能する。これに対してＲＡＭは、処理装置２６におけるプログラム実行処理中に利用されるデータ等の格納及び作業領域として利用されるデータメモリ等として機能する。
【００１４】
一方、ビットストリーム発生回路３ａは、例えば図１に示すように、アンテナ４に接続されたチューナ３１、チューナ３１に接続されたアナログ／ディジタル（Ａ／Ｄ）変換器３２、Ａ／Ｄ変換器３２に接続された復号回路３３を備える。チューナ３１は、処理装置２６のシステム制御部２６ｃに制御される。図１に示すアンテナ４が受信した受信信号は、チューナ３１により選局される。Ａ／Ｄ変換器３２は、選局された受信信号をディジタル信号に変換する。ディジタル信号に変換された受信信号は、復号回路３３により複調及び誤り訂正が施される。復号回路３３は、分離回路２０にビットストリームＢＳを供給する。
【００１５】
復号回路３３からは、例えば「ＭＰＥＧ２トランスポートストリーム方式」に準じたビットストリームＢＳが供給される。トランスポートストリームは、図２（ａ）に示すように、複数のトランスポートパケット６１ａ、６１ｂ、・・・・・により構成される。複数のトランスポートパケット６１ａ、６１ｂ、・・・・・は、１８８バイトのデータ長をそれぞれ有している。複数のトランスポートパケット６１ａ、６１ｂ、・・・・・は、図２（ｂ）に示すように、４バイト固定長のパケットヘッダ６２と可変長のアダプテーションフィルド６３及びペイロード６４を備える。パケットヘッダ６２は、１３ビットのパケット識別情報を有する。図２（ｂ）に示すペイロード６４は、例えば図２（ｃ）に示すように、映像データＤＰ、音声データ６６、及び付加データ６７を備える。
【００１６】
なお、表示装置５としては、液晶表示装置（ＬＣＤ）、ＣＲＴディスプレイ、プラズマディスプレイ（ＰＤＰ）、発光ダイオード（ＬＥＤ）パネル、及びエレクトロルミネッセンス（ＥＬ）パネル等が使用可能である。入力装置６としては、例えば、キーパッド、マウス、リモートコントローラ、タッチスクリーン、及びスクロールボタン等が利用できる。
【００１７】
次に、図１〜図４を用いて、第１の実施の形態に係る表示制御方法を説明する。
【００１８】
（イ）先ず、図１に示す分離回路２０ａは、図２（ａ）に示すトランスポートパケット６１ａを、ビデオパケットＶＰとしてビットストリームＢＳから分離させる。また、ビデオパケットＶＰは、図１に示すビデオデコーダ２１ａにより復号され、第１のビデオ信号ＰＩ１として出力セレクタ２５ａに供給される。これに対して映像データ抽出回路２２ａは、図２（ｂ）に示すパケットヘッダ６２内のパケット識別情報に基づき、ペイロード６４内の映像データＤＰを抽出する。
【００１９】
（ロ）次に、図１に示す単位ブロック決定部２６ａは、第１のデータ量カウンタ２３ａに単位ブロック信号ＳＶを供給する。単位ブロック決定部２６ａは、例えば、ＭＰＥＧのマクロブロックを単位ブロックとする。マクロブロックは、例えば、表示装置５の８×８画素の情報を有する。図１に示す第１のデータ量カウンタ２３ａは、映像データ抽出回路２２ａが抽出した映像データＤＰを単位ブロック毎にカウントして単位データ量情報を生成する。即ち、映像データのデータ量をＤＰ、単位ブロックをＳＶとすると、単位データ量情報ＤＩ１は：
ＤＩ１＝ＤＰ／ＳＶ                              ・・・・・（１）
により求められる。単位ブロックとしてマクロブロックを利用する場合は、第１のデータ量カウンタ２３ａはマクロブロック毎に映像データＤＰのデータ量をカウントする。
【００２０】
（ハ）次に、図１に示す変換回路２４ａは、単位データ量情報ＤＩ１を第２のビデオ信号ＰＩ２に変換する。第２のビデオ信号ＰＩ２としては、例えば、色信号が利用できる。或いは、第２のビデオ信号ＰＩ２として、輝度信号を利用してもよい。色信号を利用する場合、変換回路２４ａは、単位データ量情報ＤＩ１に応じて表示装置５の表示画像の色を選択的に変化させる。輝度信号を利用する場合、変換回路２４ａは、表示装置５の表示画像の輝度を選択的に変化させる。色信号は、例えば図３に示すような時間変化を示す電圧波形を有する。図３に示すカラーバーストは、色信号を送信する際の基準信号となる。また、図３の時刻ｔ０〜ｔ４の期間の色信号は、図１に示す表示装置５の１走査線に対応する色信号である。
【００２１】
（ニ）次に、図１に示す切り替え制御部２６ｂは、出力セレクタ２５ａに切り替え制御信号ＳＣを供給する。出力セレクタ２５ａは、切り替え制御信号ＳＣに応じて第１のビデオ信号ＰＩ１と第２のビデオ信号ＰＩ２のいずれかを表示装置５に供給する。出力セレクタ２５ａにより第２のビデオ信号ＰＩ２が選択された場合、図１に示す表示装置５には、例えば、図４に示すような画像が表示される。図４から分かる様に、表示画像の各マクロブロックのデータ量に応じて、例えば黒、紫、青、緑、黄、オレンジ、及び赤が、表示装置５に順に表示される。図４に示す例においては、データ量と表示色との対応関係を示すスケールが右部に表示されている。図４に示すスケールによると、ビットレートが１［Ｍｂｐｓ］の場合は紫を、５［Ｍｂｐｓ］の場合は緑を、１０［Ｍｂｐｓ］の場合は赤を表示することが分かる。
【００２２】
このように、第１の実施の形態に係る表示制御回路２ａよれば、図４に示すように、単位ブロック毎におけるデータ量の割り当て情報を表示装置５に表示させることが出来る。図４に示す表示例によると、複雑な絵柄の部分に多くのデータ量が割り振られているが明らかとなる。また、第１の実施の形態に係る表示システムによれば、ユーザは、例えばＢＳディジタル放送による映像の画面上におけるデータの割り当て情報を視覚的に確認することが可能となる。
【００２３】
（第２の実施の形態）
本発明の第２の実施の形態に係る表示システムは、図５に示すように、映像信号生成回路７２ｃが、ビットストリームＢＳの最大伝送ビットレートが設定され、単位データ量情報ＤＩ１を最大伝送ビットレートで割ることによりデータレート情報ＤＲを算出するデータレート演算回路２８ｃ、データレート情報ＤＲを第２のビデオ信号ＰＩ２に変換する変換回路２４ｃを備える点が図１に示す映像信号生成回路７２ａと異なる。最大伝送ビットレートは、規格により所定値に設定される。尚、その他の構成については図１に示す表示システムと同様である。
【００２４】
次に、図５を用いて、本発明の第２の実施の形態に係る表示制御方法を説明する。但し、本発明の第１の実施の形態に係る表示制御方法と同様の処理については、重複する説明を省略する。
【００２５】
（イ）先ず、図５に示す分離回路２０ａは、ビデオパケットＶＰをビットストリームＢＳから分離させる。ビデオパケットＶＰは、図５に示すビデオデコーダ２１ａにより復号される。映像データ抽出回路２２ａは、映像データＤＰを抽出する。図５に示す第１のデータ量カウンタ２３ａは、式（１）に示すように単位データ量情報ＤＩ１を算出する。
【００２６】
（ロ）次に、図５に示すデータレート演算回路２８ｃは、単位データ量情報ＤＩ１を最大伝送ビットレートで割ることによりデータレート情報ＤＲを算出する。即ち、単位データ量情報をＤＩ１、最大伝送ビットレートをＤＫ［ｂｐｓ］とすると、データレート情報ＤＲは：
ＤＲ＝ＤＩ１／ＤＫ                              ・・・・・（２）
により求められる。
【００２７】
（ハ）次に、変換回路２４ａは、データレート情報ＤＲを第２のビデオ信号ＰＩ２に変換する。また、出力セレクタ２５ａは、切り替え制御信号ＳＣに応じて第１のビデオ信号ＰＩ１と第２のビデオ信号ＰＩ２のいずれかを表示装置５に供給する。
【００２８】
このように、第２の実施の形態に係る表示制御回路２ｃによれば、画面内部の特定の箇所に最大伝送ビットレートの何％程度のデータ量が割り振られているのかを表示装置５に表示させることが出来る。
【００２９】
（第３の実施の形態）
本発明の第３の実施の形態に係る表示システムは、図６に示すように、映像信号生成回路７２ｄが、映像データＤＰの一画面分のデータ量をカウントして画面データ量情報ＤＩ２を生成する第２のデータ量カウンタ２７ａ、単位データ量情報ＤＩ１を画面データ量情報ＤＩ２で割ることによりデータレート情報ＤＲを算出するデータレート演算回路２８ｄ、データレート情報ＤＲを第２のビデオ信号ＰＩ２に変換するデータレート演算回路２８ｄを備える点が図１に示した映像信号生成回路７２ａと異なる。その他の構成については、図１に示した表示システムの構成と同様である。
【００３０】
次に、図６を用いて、本発明の第３の実施の形態に係る表示制御方法を説明する。但し、本発明の第１の実施の形態に係る表示制御方法と同様の処理については、重複する説明を省略する。
【００３１】
（イ）先ず、図６に示す分離回路２０ａはビデオパケットＶＰをビデオデコーダ２１ａ及び映像データ抽出回路２２ａに供給する。ビデオデコーダ２１ａは、ビデオパケットＶＰから第１のビデオ信号ＰＩ１を復号する。第１のデータ量カウンタ２３ａは、映像データ抽出回路２２ａが抽出した映像データＤＰに基づき、式（１）に示すように単位データ量情報ＤＩ１を生成する。
【００３２】
（ロ）次に、第２のデータ量カウンタ２７ａは、映像データＤＰの一画面分のデータ量をカウントし、画面データ量情報ＤＩ２をデータレート演算回路２８ｄに供給する。即ち、単位データ量情報をＤＩ１、画面データ量情報をＤＩ２とすると、データレート情報ＤＲは：
ＤＲ＝ＤＩ１／ＤＩ２                          ・・・・・（３）
により求められる。
【００３３】
（ハ）次に、変換回路２４ｄは、データレート情報ＤＲを第２のビデオ信号ＰＩ２に変換する。出力セレクタ２５ａは、切り替え制御信号ＳＣに応じて第１のビデオ信号ＰＩ１と第２のビデオ信号ＰＩ２のいずれかを表示装置５に供給する。
【００３４】
このように、第３の実施の形態に係る表示制御回路２ｄによれば、画面全体のデータ量と単位ブロック毎のデータ量との相対比率を算出し、相対比率に応じて表示装置５の表示を制御することが出来る。
【００３５】
（第４の実施の形態）
本発明の第４の実施の形態に係る表示システムは、図７に示すように、表示制御回路２ｅが光ディスク装置１０に接続される点が図１に示す表示システムと異なる。更に、図７に示す映像信号生成回路７２ｄが、ビットストリームＢＳのビットレートを検出するビットレート検出回路５２、ビットレートを平均化し、平均ビットレートを算出する平均化回路５３、単位データ量情報ＤＩ１を平均ビットレートで割ることによりデータレート情報ＤＲを算出するデータレート演算回路２８ｂ、データレート情報ＤＲを第２のビデオ信号ＰＩ２に変換する変換回路２４ｂを備える点が図１に示した映像信号生成回路７２ａと異なる。平均化回路５３としては、例えばディジタルハイパスフィルタが使用できる。
【００３６】
図７に示す光ディスク装置１０は、光ディスク１１、光ディスク１１にレーザ光を照射し、反射光を読み取るピックアップ１２、ピックアップ１２からの情報信号ＲＦを抽出しビットストリームＢＳを発生させるビットストリーム発生回路３ｂ、送りモータ１４及びピックアップ１２内のピックアップレンズの動作を制御するサーボ制御回路４１、ピックアップ１２に対して記録制御を行う記録制御回路４２、光ディスク１１を回転駆動させるディスクモータ１３、ディスクモータ１３を制御するディスクモータ制御回路４３を備える。尚、記録制御回路４２及びディスクモータ制御回路４３は、処理装置２７のシステム制御部２７ｃにより制御される。
【００３７】
更に、図７に示すビットストリーム発生回路３ｂは、ピックアップ１２に接続された高周波増幅器３５、高周波増幅器３５に接続された復号回路３６を備える。高周波増幅器３５は、ピックアップ１２からの情報信号ＲＦを増幅する。復号回路３６は、情報信号ＲＦを復号し、分離回路２０ｂにビットストリームＢＳを供給する。尚、復号回路３６においては誤り訂正処理も行われる。
【００３８】
復号回路３６は、例えば「ＭＰＥＧ２プログラムストリーム方式」に準じたビットストリームＢＳを生成する。プログラムストリームは図８（ａ）に示すように複数のパック８１ａ、８１ｂ、・・・・・により構成される。複数のパック８１ａ、８１ｂ、・・・・・は、図８（ｂ）に示すように、ビデオパケット８４ａ、８４ｂ、・・・・・及びオーディオパケット８５をそれぞれ有する。尚、プログラムストリーム方式の場合、例えば図８（ｂ）に示す４ａのパケットヘッダ８３ａの開始４ビットは”１１１０”であることがＭＰＥＧ２規格により定められている。また、パケットヘッダ８４ａ、８４ｂ、・・・・・は、ビットレート情報をそれぞれ有する。
【００３９】
次に、図７及び図８を用いて、第４の実施の形態に係る表示制御方法を説明する。但し、第１の実施の形態に係る表示制御方法と同様の処理については、重複する説明を省略する。
【００４０】
（イ）先ず、図７に示す分離回路２０ｂは、図８（ｂ）に示すパケットヘッダ８３ａ、８３ｂ、・・・・・に基づき、ビデオパケットＶＰ１、ＶＰ２をビットストリームＢＳから抽出する。ビデオパケットＶＰは、ビデオデコーダ２１ｂで復号され、第１のビデオ信号ＰＩ１として出力セレクタ２５ａに供給される。映像データ抽出回路２２ｂは、パケットヘッダ８３ａ、８３ｂ、・・・・・に基づき、ビデオパケットＶＰ１の映像データＤＰ１を抽出する。
【００４１】
（ロ）次に、単位ブロック決定部２７ａは、第１のデータ量カウンタ２３ａに単位ブロック信号ＳＶを供給する。第１のデータ量カウンタ２３ａは、式（１）に示す単位データ量情報ＤＩ１を算出する。更に、ビットレート検出回路５２は、パケットヘッダ８３ａ、８３ｂ、・・・・・に基づき、ビットストリームＢＳのビットレートを検出する。平均化回路５３は、ビットレート検出回路５２が供給するリアルタイムのビットレートを平均化し、平均ビットレートＢＲとしてデータレート演算回路２８ｂに供給する。
【００４２】
（ハ）次に、データレート演算回路２８ｂは、単位データ量情報ＤＩ１を平均ビットレートＢＲで割ることにより、データレート情報ＤＲを算出する。即ち、単位データ量情報をＤＩ１、平均ビットレートをＢＲとすると、データレート情報ＤＲは：
ＤＲ＝ＤＩ１／ＢＲ                            ・・・・・（４）
により求まる。次に、変換回路２４ｂは、データレート情報ＤＲを第２のビデオ信号ＰＩ２に変換する。出力セレクタ２５ｂは、切り替え制御信号ＳＣに応じて第１のビデオ信号ＰＩ１と第２のビデオ信号ＰＩ２のいずれかを表示装置５に供給する。
【００４３】
第４の実施の形態に係る表示制御回路２ｅによれば、例えばＶＢＲ方式において、映像データＤＰの単位ブロック毎のデータ量とビットストリームＢＳの平均ビットレートとの相対比率により、表示装置５の表示を制御できる。
【００４４】
（その他の実施の形態）
上記のように、本発明は第１〜第４の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００４５】
上述した第１〜第４の実施の形態においては、表示制御回路２ａ、２ｃ、２ｄ、２ｅをＭＰＥＧ２規格により圧縮符号化された画像に対して用いる一例を説明した。しかし、第１〜第４の実施の形態に係る表示制御回路２ａ、２ｃ、２ｄ、２ｅは、ＭＰＥＧ１規格を始め、様々な圧縮符号化規格に応用できる。
【００４６】
また、第１〜第４の実施の形態に係る表示制御回路２ａ、２ｃ、２ｄ、２ｅは、同一半導体基板上にモノリシックに集積化し、半導体集積回路を構成することが可能である。
【００４７】
既に述べた第４の実施の形態に係る表示制御回路２ｅは、図９に示すように、ビットレート検出回路５２に代えてディスク情報検出回路５４を備える構成でもよい。更に、平均化回路５３に代えて平均データ量算出回路５５を備える構成でも良い。ディスク情報検出回路は、ビデオパケットＶＰから光ディスク１１の映像データ容量及び収録時間情報を検出する。平均データ量算出回路５５は、映像データ量を収録時間情報で割ることにより平均データ量情報を算出する。図９に示す構成の映像信号生成回路７２ｆとすることにより、映像データＤＰの単位ブロック毎のデータ量と光ディスク１１に記録されたコンテンツの平均データ量との相対比率を求めることが出来る。
【００４８】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
【００４９】
【発明の効果】
本発明によれば、同一画面上におけるデータ割り当て情報を表示装置上に表示可能な表示制御回路、表示システム及び表示制御方法を提供できる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る表示システムの構成を示すブロック図である。
【図２】第１の実施の形態に係るトランスポートストリームのデータ構造を示す模式図である。
【図３】第１の実施の形態に係る表示制御回路の動作を説明するタイムチャートである。
【図４】第１の実施の形態に係る表示装置の表示例である。
【図５】第２の実施の形態に係る表示システムの構成を示すブロック図である。
【図６】第３の実施の形態に係る表示システムの構成を示すブロック図である。
【図７】第４の実施の形態に係る表示システムの構成を示すブロック図である。
【図８】第４の実施の形態に係るプログラムストリームのデータ構造を示す模式図である。
【図９】その他の実施の形態に係る表示システムの構成を示すブロック図である。
【符号の説明】
２ａ、２ｃ、２ｄ、２ｅ、２ｆ…表示制御回路
３ａ、３ｂ…ビットストリーム発生回路
４…アンテナ
５…表示装置
６…入力装置
１１…光ディスク
１２…ピックアップ
１３…ディスクモータ
１４…送りモータ
２０ａ、２０ｂ…分離回路
２１ａ、２１ｂ…ビデオデコーダ
２２ａ、２２ｂ…映像データ抽出回路
２３ａ、２３ｂ…第１のデータ量カウンタ
２４ａ、２４ｂ、２４ｃ、２４ｄ…変換回路
２５ａ、２５ｂ…出力セレクタ
２６、２７…処理装置
２６ａ、２７ａ…単位ブロック決定部
２６ｂ、２７ｂ…制御部
２６ｃ、２７ｃ…システム制御部
２８ａ、２８ｂ、２８ｃ、２８ｄ…データレート演算回路
３１…チューナ
３２…Ａ／Ｄ変換器
３３、３６…復号回路
３５…高周波増幅器
４１…サーボ制御回路
４２…記録制御回路
４３…ディスクモータ制御回路
５２…ビットレート検出回路
５３…平均化回路
５４…ディスク情報検出回路
５５…平均データ量算出回路
７１ａ、７１ｃ、７１ｄ、７１ｅ、７１ｆ…単位データ量測定回路
７２ａ、７２ｃ、７２ｄ、７２ｅ、７２ｆ…映像信号生成回路
【図１】
2004282639.tif 000003
【図２】
2004282639.tif 000004
【図３】
2004282639.tif 000005
【図４】
2004282639.tif 000006
【図５】
2004282639.tif 000007
【図６】
2004282639.tif 000008
【図７】
2004282639.tif 000009
【図８】
2004282639.tif 000010
【図９】
2004282639.tif 000011