(57)【要約】【課題】多くのデカップリングコンデンサを電源・グランド接続用パッドの近くに配置し且つ短い距離で接続可能な半導体集積回路を実装するプリント配線基板およびそれを使用する実装回路を提供する。【解決手段】プリント配線基板４４の半導体集積回路４３の実装面４４Ａでは、内側から１列目の接続用パッド２２から内側へ配線パターン２３、２４を形成してビア・ホール２７に接続する。内側から２列目の接続用パッド１から外側へパターン３、４を形成してビア・ホール５、７に接続する。反対面４４Ｂでは、内側から１列目の接続用パッド２２に接続されているビア・ホール２７と、内側から２列目の接続用パッド１に接続されているビア・ホール５の間に、デカップリング用コンデンサ１３を実装する。【選択図】　　　　　図１
2004006488.tif 000002
【特許請求の範囲】
【請求項１】
底面に複数列の略枠状に形成された複数の接続端子を有する半導体集積回路が前記複数の接続端子に対応して形成された複数の接続パッドに接続されるプリント配線基板において、
該プリント配線基板の前記半導体集積回路の実装面には、前記接続パッドの最も内側の列から内側へ配線パターンを形成し、前記内側から２列目の接続パッドから外側へ別の配線パターンを形成し、前記プリント配線基板の前記半導体集積回路の実装面と反対面には、前記実装面の配線パターンに形成されたビア・ホールを介して複数のデカップリング用コンデンサの配線パターンを形成することを特徴とするプリント配線基板。
【請求項２】
前記半導体集積回路の実装面と反対面の配線パターンは、前記実装面の配線パターンに接続されたビア・ホールから内側に形成されることを特徴とする請求項１に記載のプリント配線基板。
【請求項３】
前記半導体集積回路の実装面と反対面に形成された配線パターンは、前記複数のデカップリング用コンデンサが複数の略枠状に配置可能に形成されることを特徴とする請求項１又は２に記載のプリント配線基板。
【請求項４】
底面に複数の接続端子が複数列の略枠状に形成された半導体集積回路をプリント配線基板の一面に実装し、前記プリント配線基板の他面に複数のデカップリング用コンデンサが実装されるプリント配線基板を使用する実装装置において、
前記プリント配線基板の前記他面に実装される前記複数のデカップリング用コンデンサは、前記半導体集積回路の前記接続端子列の内側近傍に複数列の略枠状に実装されることを特徴とするプリント配線基板を使用する実装装置。
【請求項５】
前記デカップリング用コンデンサのうち内側列および外側列は、それぞれ前記半導体集積回路の最も内側の接続端子の内側および外側に実装されることを特徴とする請求項４に記載のプリント配線基板を使用する実装装置。
【請求項６】
前記プリント配線基板の前記一面には、それぞれ前記半導体集積回路の接続端子に接続される内側の接続パッドから内側へ延びる配線パターンおよび前記内側の接続パッドの外側の接続パッドから外側へ延びる配線パターンが形成され、前記プリント配線基板の前記他面には、前記一面の配線パターンとビア・ホールにより接続された配線パターンが形成されることを特徴とする請求項４又は５に記載のプリント配線基板を使用する実装装置。
【請求項７】
前記プリント配線基板の前記他面の配線パターンは、前記ビア・ホールから内側へ延び、端部に前記デカップリング用コンデンサの接続パッドを有することを特徴とする請求項６に記載のプリント配線基板を使用する実装装置。
【請求項８】
前記半導体集積回路の接続端子は、略ボール状であり、内側に電源およびグランド接続端子が配置され、外側に入出力端子が配置されることを特徴とする請求項４又は５に記載のプリント配線基板を使用する実装装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はプリント配線基板に関し、特にＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）等の如く底面に複数の接続端子が複数列の略枠状（又は正方形状）に形成された半導体集積回路（ＩＣ又はＬＳＩ）を実装するプリント配線基板およびそれを使用する半導体集積回路の実装装置に関する。
【０００２】
【従来の技術】
電子回路の殆どは、プリント配線基板（ＰＣＢ）を使用して、複数の能動素子（デバイス）および受動素子により構成される。また、電子回路を使用する電子機器および電子応用機器は、高密度且つ高性能化しており、能動素子の殆ど全ては半導体集積回路である。１個以上の半導体集積回路を、他の回路素子と共にプリント回路基板に半田付けにより又はコネクタ（ソケット）を使用して接続するのが一般的である。
【０００３】
また、半導体集積回路の大規模化、高速化が進み且つＥＭＩ（電磁波干渉）、シグナルインテグリティが益々重要になっている。これらの課題に起因する問題を未然に防ぐために、半導体集積回路の十分なデカップリング（減結合）が必要である。更に、近年、半導体集積回路のパッケージとして、ＢＧＡ、ＣＳＰ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）等の如く底面に複数の接続端子が複数列の略枠状に形成されたパッケージが使用されている。従って、ＢＧＡ等に対応した、デカップリング用コンデンサの接続・配置が益々重要である。
【０００４】
ＢＧＡ等の接続パッドの配置として、入出力用パッドは、外側に引き出し易いように、外側に配置される。他方、電源・グランド用パッドは、チップまでの距離が短くなるように、内側に配置されるのが一般的である。また、デカップリング用コンデンサは、電源・グランド用接続パッドとの接続を短くするように配置する必要がある。
【０００５】
上述したＢＧＡの特長およびデカップリング用コンデンサの配置条件から、ＢＧＡを搭載するプリント配線基板におけるデカップリング用コンデンサの接続・配置は、図７〜図１０のようになる。即ち、このプリント配線基板４４の内側１列目の電源接続用パッド１およびグランド用接続パッド２に接続されているビア・ホール（又は相互接続孔）５、７に対して、パターンが短くなるようにデカップリング用コンデンサ１３を配置することになる。図８は、半導体集積回路４３（図１０参照）が実装される側（実装面）４４Ａの配線パターン３、４を示す。一方、図９は、半導体集積回路４３が実装される側と反対側（反対面）４４Ｂの配線パターン９、１０を示す。図１０は、プリント配線基板４４の拡大断面図である。
【０００６】
図７〜図１０において、プリント配線基板４４は、半導体集積回路４３の電源・グランド接続用パッド１、２、配線パターン３、４、９、１０、ビア・ホール５、７、ランド６、８およびデカップリング用コンデンサ１３の接続パッド１１、１２を含んでいる。即ち、配線パターン３、４の実質的に両端部には、それぞれ接続パッド１、２およびビア・ホール５、７が形成される。また、ビア・ホール５、７の周囲にランド６、８が形成される。また、配線パターン９、１０の実質的に両端部には、それぞれ接続パッド１１、１２およびビア・ホール５、７が形成され、ビア・ホール５、７の周囲にランド６、８が形成される。尚、ランドは半導体集積回路の実装面側と反対側に形成されている。
【０００７】
このプリント配線基板４４には、実装面４４Ａに半導体集積回路４３が実装され、反対面４４Ｂに複数のデカップリング用コンデンサ１３が実装又は接続される。そして、半導体集積回路４３は、底面に複数列の略枠状に形成された略ボール状の接続端子４１を有する。尚、デカップリング用コンデンサ１３のサイズ（長さ）は、接続パッド１、２の間隔より大きいことを前提としている。また、ブラインドビアを使用しない、即ち全て貫通ビアであるプリント配線基板４４では、ＢＧＡの端子（ボール）とビア・ホール５、７を重ねることは、製造上不可能である。図７〜図１０に示す如く、半導体集積回路４３用の接続パッド１、２等とビア・ホール５、７をある程度離し、配線パターン３、４で接続する必要がある。
【０００８】
また、別の従来技術は、例えば特開平９−２２３８６１号公報の「半導体集積回路およびプリント配線基板」（第１従来技術）および特開２０００−３０７００５号公報の「半導体集積回路およびプリント配線基板ならびに電子機器」（第２従来技術）等に開示されている。第１従来技術では、図１１に示す如く、デカップリング用コンデンサの電極の間隔と、半導体集積回路の電源接続用パッドからグランド接続用パッドまでの間隔を同じにする。これにより、デカップリング用コンデンサの電極から電源・グランド接続用パッドまでのパターンを短くし、放射ノイズを低減している。
【０００９】
即ち、図１１に示す半導体集積回路およびプリント配線基板では、プリント配線基板５８にデカップリング用コンデンサ５３およびＢＧＡチップ５７を搭載している。このプリント配線基板５８には、電源用パッド５１、グランド用パッド５２、搭載パッド５４、電源接続用スルーホール５５およびグランド接続用スルーホール５６が形成されている。そして、ＢＧＡチップ５７の対をなす電源用パッド５１とグランド用パッド５２の間隔を、プリント配線基板５８においてＢＧＡチップ５７の搭載面の反対側の面に実装されるデカップリング用コンデンサ５３の電極間隔と見合うようにしている。また、電源用スルーホール５５およびグランド用スルーホール５６を介して、それぞれ電源用パッド５１およびグランド用パッド５２とデカップリング用コンデンサ５３を接続している。
【００１０】
【発明が解決しようとする課題】
ところが、上述した図７〜図１０に示す接続・配置では、希望する特性を得るためにデカップリング用コンデンサの数が十分でない。また、内側１列目の電源・グランド接続用パッドには、デカップリング用コンデンサが接続されている。しかし、内側２列目の電源・グランド接続用パッドには、デカップリング用コンデンサが接続されていないため、デカップリングが十分でない。
【００１１】
一方、上述した第１従来技術では、予めデカップリング用コンデンサの電極の間隔と、半導体集積回路の電源接続用パッドからグランド接続用パッドまでの間隔を同じになるように、半導体集積回路を設計する必要がある。予めそのように設計されていない半導体集積回路には対応できないという課題を有する。
【００１２】
【発明の目的】
本発明は、従来技術の上述した課題に鑑みなされたものであり、ＢＧＡ等の如く底面に複数の接続端子を有する半導体集積回路に対して、より多くのデカップリング用コンデンサを、電源・グランド接続用パッドの近くに実装可能なプリント配線基板およびそれを使用する実装装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
前述の課題を解決するため、本発明によるプリント配線基板およびそれを使用する実装装置は次のような特徴的な構成を採用している。
【００１４】
（１）底面に複数列の略枠状に形成された複数の接続端子を有する半導体集積回路が前記複数の接続端子に対応して形成された複数の接続パッドに接続されるプリント配線基板において、
該プリント配線基板の前記半導体集積回路の実装面には、前記接続パッドの最も内側の列から内側へ配線パターンを形成し、前記内側から２列目の接続パッドから外側へ別の配線パターンを形成し、前記プリント配線基板の前記半導体集積回路の実装面と反対面には、前記実装面の配線パターンに形成されたビア・ホールを介して複数のデカップリング用コンデンサの配線パターンを形成するプリント配線基板。
【００１５】
（２）前記半導体集積回路の実装面と反対面の配線パターンは、前記実装面の配線パターンに接続されたビア・ホールから内側に形成される上記（１）のプリント配線基板。
【００１６】
（３）前記半導体集積回路の実装面と反対面に形成された配線パターンは、前記複数のデカップリング用コンデンサが複数の略枠状に配置可能に形成される上記（１）又は（２）のプリント配線基板。
【００１７】
（４）底面に複数の接続端子が複数列の略枠状に形成された半導体集積回路をプリント配線基板の一面に実装し、前記プリント配線基板の他面に複数のデカップリング用コンデンサが実装されるプリント配線基板を使用する実装装置において、
前記プリント配線基板の前記他面に実装される前記複数のデカップリング用コンデンサは、前記半導体集積回路の前記接続端子列の内側近傍に複数列の略枠状に実装されるプリント配線基板を使用する実装装置。
【００１８】
（５）前記デカップリング用コンデンサのうち内側列および外側列は、それぞれ前記半導体集積回路の最も内側の接続端子の内側および外側に実装される上記（４）のプリント配線基板を使用する実装装置。
【００１９】
（６）前記プリント配線基板の前記一面には、それぞれ前記半導体集積回路の接続端子に接続される内側の接続パッドから内側へ延びる配線パターンおよび前記内側の接続パッドの外側の接続パッドから外側へ延びる配線パターンが形成され、前記プリント配線基板の前記他面には、前記一面の配線パターンとビア・ホールにより接続された配線パターンが形成される上記（４）又は（５）のプリント配線基板を使用する実装装置。
【００２０】
（７）前記プリント配線基板の前記他面の配線パターンは、前記ビア・ホールから内側へ延び、端部に前記デカップリング用コンデンサの接続パッドを有する上記（６）のプリント配線基板を使用する実装装置。
【００２１】
（８）前記半導体集積回路の接続端子は、略ボール状であり、内側に電源およびグランド接続端子が配置され、外側に入出力端子が配置される上記（４）又は（５）のプリント配線基板を使用する実装装置。
【００２２】
【発明の実施の形態】
以下、本発明の上述したおよびその他の目的、特徴および利点を明確にすべく、添付図面を参照しながら、本発明によるプリント配線基板およびそれを使用する実装装置の好適実施形態を詳細に説明する。
【００２３】
先ず、図５は、本発明のプリント配線基板に実装される半導体集積回路４３の１例の底面図を示す。この半導体集積回路４３は、その底面に多数のボール状の接続端子４１が形成にされた略正方形のＢＧＡパッケージである。即ち、図示する特定の半導体集積回路４３の底面には、それぞれ略枠状（又は正方形状）に一定間隔で配置された最も内側の第１端子列４１Ａ、その外側に順次一定間隔で配置された第２端子列４１Ｂ、第３端子列４１Ｃおよび最も外側の第４端子列４１Ｄの４列の端子列４１Ａ〜４１Ｄを有する。
【００２４】
次に、図１乃至図４は、本発明によるプリント配線基板の好適実施形態を示す。尚、説明の便宜上、上述した従来技術の構成要素に対応する構成要素には、同様の参照符号を使用する。図１は、本発明によるプリント配線基板を使用する実装装置の説明図である（半導体集積回路を省略したプリント配線基板の実装面および反対面を重ねて示す）。図２は、プリント配線基板の半導体集積回路の実装面における配線パターンを示す。図３は、プリント配線基板の図２と反対面の配線パターンを示す。図４は、図１のプリント配線基板を使用する実装装置の断面図を示す。
【００２５】
図２によると、プリント配線基板４４における図５に示す半導体集積回路４３の実装面４４Ａには、内側２列目の電源接続用パッド１および内側２列目のグランド接続用パッド２、内側１列目の電源接続用パッド２１および内側２列目のグランド接続用パッド２２、接続パッド１を裏面（反対面４４Ｂ）に接続するビア・ホール５およびランド６、接続パッド２を裏面に接続するビア・ホール７およびランド８、接続パッド２１を裏面に接続するビア・ホール２５およびランド２６、接続パッド２２を裏面に接続するビア・ホール２７およびランド２８、接続パッド１およびランド６を接続する配線パターン３、接続パッド２およびランド８を接続する配線パターン４、接続パッド２１およびランド２６を接続する配線パターン２３、および接続パッド２２およびランド２８を接続する配線パターン２４が形成されている。
【００２６】
本発明では、図２に示す如く、内側２列目の電源接続用パッド１およびグランド接続用パッド２よりも、ビア・ホール５、７およびランド６、８を外側に配置する。また、内側１列目の電源接続用パッド２１およびグランド接続用パッド２２よりも、ビア・ホール２５、２７およびランド２６、２８を内側に配置することを特徴とする。
【００２７】
次に、図３を参照して、プリント配線基板４４の反対面４４Ｂについて説明する。半導体集積回路４３の実装面４４Ａと導通するビア・ホール５、７およびランド６、８、接続パッド１と接続されるデカップリング用コンデンサ１３の接続パッド１１、接続パッド２と接続されるデカップリング用コンデンサ１３の接続パッド１２、接続パッド２１と接続されるデカップリング用コンデンサ３３の接続パッド３１、接続パッド２２と接続されるデカップリング用コンデンサ３３の接続パッド３２、ランド６および接続パッド１１を接続する配線パターン９、ランド８および接続パッド１２を接続する配線パターン１０、ランド２６および接続パッド３１を接続する配線パターン２９、ランド２８および接続パッド３２を接続する配線パターン３０およびコンデンサ１３、３３がある。
【００２８】
上述の如く、本発明では、半導体集積回路４３の実装面４４Ａで、内側２列目の電源接続用パッド１およびグランド接続用パッド２よりも、ビア・ホール５、７およびランド６、８を外側に配置し、また内側１列目の電源接続用パッド２１およびグランド接続用パッド２２よりも、ビア・ホール２５、２７およびランド２６、２８を内側に配置した。その結果、図３に示す如く、プリント配線基板４４の反対面４４Ｂでは、ランド６、８等の内側２列目の電源・グランド接続用パッドに接続されるランドと、ランド２６、２８等の内側１列目の電源・グランド接続用パッドに接続されるランドとの間隔が広くなる。
【００２９】
本発明では、広がったランドとランドの間に、デカップリング用コンデンサ１３、３３を配設する。本発明により、一層多くのデカップリング用コンデンサを電源・グランド接続用パッドの近くに配置することができる。また、本発明により、多くの電源・グランド接続用パッドにデカップリング用コンデンサを、短い距離で接続することができる。
【００３０】
図４は、図１に示す本発明によるプリント配線基板を使用する実装装置の断面図を示す。プリント配線基板４４の実装面（上面）４４ＡにＰＧＡパッケージの半導体集積回路４３が実装され、反対面（下面）４４Ｂに複数のデカップリング用コンデンサ１３、３３が実装される。図４中には、半導体集積回路４３の最も内側の接続端子４１Ａおよびその外側の接続端子４１Ｂを示す。
【００３１】
最も内側の接続端子４１Ａは、接続パッド２２、配線パターン２４およびビア・ホール２７を有するランド２７を介してプリント配線基板４４の反対面４４Ｂへ導かれ、ランド２８、配線パターン３０および接続パッド３２を介して内側接続端子４１Ａのデカップリング用コンデンサ３３に接続される。この配線パターン２４、３０は、接続端子４１Ａおよび対応する接続パッド２２より内側（図４中の左側）に延びるので、デカップリング用コンデンサ３３は、ビア・ホール２７よりも内側に実装される。一方、内側から２列目の接続端子４１Ｂは、接続パッド１、配線パターン３、ビア・ホール５、ランド６、配線パターン９および接続パッド１１を介して２列目のデカップリング用コンデンサ１３に接続される。このデカップリング用コンデンサ１３の実装位置は、ビア・ホール５より内側でありかつ、ビア・ホール２７よりも内側である。しかし、これら両デカップリング用コンデンサ１３、３３は、それぞれ半導体集積回路４３の接続端子４１Ｂ、４１Ａの極めて近傍であることに留意されたい。
【００３２】
次に、図６（Ａ）〜（Ｅ）は、プリント配線基板４４の半導体集積回路４３の実装面と反対面４４Ｂにおける、デカップリング用コンデンサ１３（又は３３）およびランド６、８（又は２６、２８）の各種接続関係を示す。（Ａ）では、デカップリング用コンデンサ１３の接続パッド１１、１２に対してランド６、８へ配線パターン９、１０が「ニ」字のように同一方向且つ平行である。（Ｂ）では、接続パッド１１、１２に対して配線パターン９、１０が「ハ」字状である。（Ｃ）では、接続パッド１１、１２に対して配線パターン９、１０が平行且つ異なる方向である。（Ｄ）では、接続パッド１１、１２に対して配線パターン９、１０が斜め且つ異なる方向である。また、（Ｅ）では、接続パッド１１、１２に対して配線パターン９、１０が斜め且つ反対方向である。電源・グランド接続用パッドが内側にあり、電源接続用パッドとグランド接続用パッドが近ければ、本発明が適用可能である。
【００３３】
以上の説明から明らかの如く、本発明によるプリント配線基板およびそれを使用する実装装置の好適辞し形態の構成および動作を詳述した。しかし、斯かる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではない。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であること、当業者には容易に理解できよう。
【００３４】
【発明の効果】
以上の説明から明らかな如く、本発明のプリント接続基板およびそれを使用する実装装置によると、次の如き実用上の顕著な効果が得られる。底面に複数の接続用パッドを有する半導体集積回路を搭載するプリント配線基板において、半導体集積回路の実装面では、内側から１列目の接続用パッドから内側へパターンを形成してビア・ホールに接続し、内側から２列目の接続用パッドから外側へパターンを形成してビア・ホールに接続する。一方、半導体集積回路の実装面と反対面では、内側から１列目の接続用パッドに接続されているビア・ホールと、内側から２列目の接続用パッドに接続されているビア・ホールの間にデカップリング用コンデンサを実装するという基本構成である。その結果、より多くのデカップリング用コンデンサを電源・グランド接続用パッドの近傍に配置可能である。また、より多くの電源・グランド接続用パッドにデカップリング用コンデンサを、短い距離で接続することが可能であり、ＥＭＩ等の厳しい条件をクリア可能なプリント配線基板およびそれを使用する実装装置が得られる。
【図面の簡単な説明】
【図１】本発明によるプリント配線基板を使用する実装装置の好適実施形態を説明する平面図である。
【図２】本発明によるプリント配線基板の半導体集積回路の実装面の平面図である。
【図３】本発明によるプリント配線基板の半導体集積回路の実装面と反対面の平面図である。
【図４】図１に示すプリント配線基板を使用する実装装置の部分拡大断面図である。
【図５】本発明で実装される半導体集積回路の具体例の底面図である。
【図６】本発明におけるデカップリング用コンデンサとプリント配線基板との種々の接続状態を示す図である。
【図７】従来のプリント配線基板の説明図である。
【図８】図７に示すプリント配線基板の半導体集積回路の実装面の平面図である。
【図９】図７に示すプリント配線基板の半導体集積回路の実装面と反対面の平面図である。
【図１０】図７に示す従来の実装装置の拡大部分断面である。
【図１１】他の従来のプリント配線基板の説明図である。
【符号の説明】
１　　電源接続用パッド
２　　グランド接続用パッド
２１　電源接続用パッド
２２　グランド接続用パッド
５、７、２５、２７　ビア・ホール
６、８、２６、２８　ランド
３、４、９、１０、２３、２４、２９、３０　配線パターン
１２、３１、３２　コンデンサ用接続パッド
１３、３３　デカップリング用コンデンサ
４１Ａ〜４１Ｄ　半導体集積回路の接続端子
４３　半導体集積回路
４４　プリント配線基板
４４Ａ　プリント配線基板の実装面
４４Ｂ　プリント配線基板の反対面
【図１】
2004006488.tif 000003
【図２】
2004006488.tif 000004
【図３】
2004006488.tif 000005
【図４】
2004006488.tif 000006
【図５】
2004006488.tif 000007
【図６】
2004006488.tif 000008
【図７】
2004006488.tif 000009
【図８】
2004006488.tif 000010
【図９】
2004006488.tif 000011
【図１０】
2004006488.tif 000012
【図１１】
2004006488.tif 000013