(57)【要約】【課題】初期動作時にミュート状態にするミューティング動作などを行っても、不所望な現象の発生を防ぐことができるようにする。【解決手段】デジタル・スイッチング増幅装置１０の初期動作時には、ΔΣ変調回路１３でミューティング動作を行わせ、切換回路２０は、第２の帰還路１９を介して、ΔΣ変調回路１３からの出力１ビット信号を入力側の加算器１６ａ，１６ｂに負帰還させる。定電圧回路２２は、定電圧スイッチング回路１４への定電圧の供給を停止する。ミューティング動作を解除して、通常動作に移行する際には、まず定電圧回路２２から定電圧スイッチング回路１４への定電圧の供給を行い、切換回路が第１の帰還路１８を介して負帰還を行うように帰還路を切換える。【選択図】      図１
2004229215.tif 000002
【特許請求の範囲】
【請求項１】
入力信号をデルタシグマ変調して、量子化信号を生成するデルタシグマ変調器と、
電圧を供給する電源と、
デルタシグマ変調器からの量子化信号が入力され、定電圧電源から供給される定電圧を量子化信号に基づいてスイッチングすることによって、量子化信号をスイッチング増幅してパルス信号を生成する電力増幅器と、
電力増幅器によって増幅されるパルス信号を、低域濾波でアナログ信号に変換して出力するローパスフィルタと、
電力増幅器によって増幅されるパルス信号が入力され、パルス信号の波高値を減衰する減衰器と、
減衰器から出力されるパルス信号をデルタシグマ変調器の入力側へ負帰還する第１の帰還路、またはデルタシグマ変調器から出力される量子化信号をデルタシグマ変調器の入力側へ負帰還する第２の帰還路のいずれかを、選択するように切換える切換回路とを含むことを特徴とするデジタル・スイッチング増幅装置。
【請求項２】
前記デルタシグマ変調器は、相互に逆極性である第１の信号と第２の信号との対からなる差動信号を入力信号とすることを特徴とする請求項１記載のデジタル・スイッチング増幅装置。
【請求項３】
前記デルタシグマ変調器は、前記量子化信号として、２値以上の多値量子化信号であることを特徴とする請求項１記載のデジタル・スイッチング増幅装置。
【請求項４】
前記切換回路は、通常動作時に、前記第１の帰還路を選択するように切換えることを特徴とする請求項１記載のデジタル・スイッチング増幅装置。
【請求項５】
前記切換回路は、ミューティング動作時に、前記第２の帰還路を選択するように切換えることを特徴とする請求項１記載のデジタル・スイッチング増幅装置。
【請求項６】
前記電源は、前記ミューティング動作時に、前記電力増幅器への前記電圧の供給を断つことを特徴とする請求項５記載のデジタル・スイッチング増幅装置。
【請求項７】
前記ミューティング動作時に、通常動作への移行を、前記切換回路が前記第２の帰還路を選択するように切換えている状態で、前記電力増幅器に前記電源から電圧を供給させてから、該切換回路が第２の帰還路から第１の帰還路を選択するように切換えさせるように制御することによって行わせる制御手段をさらに含むことを特徴とする請求項６記載のデジタル・スイッチング増幅装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、音声信号などのアナログ信号あるいはマルチビット信号を、デルタシグマ変調で１ビットデジタル信号に変換して高効率で増幅することができるデジタル・スイッチング増幅装置に関する。
【０００２】
【従来の技術】
従来から、アナログ信号をデジタル信号に変換する方式の一つとして、デルタシグマ（図面では、「ΔΣ」と表記する。）変調器を用いるものが知られている。デルタシグマ変調器を用いるアナログ／デジタル変換の基本的な方式では、アナログ信号を積分器に入力し、その出力を１ビットで量子化して時間情報を持つビット・ストリーム信号に変換する。これをデジタル／アナログ変換でアナログ信号に戻し、積分器の入力側に負帰還させる。負帰還によって、積分器の入力は元のアナログ信号とデジタル変換された信号との誤差となり、この誤差を抑制するようにデジタル出力が出るようになる。量子化の段階を３値以上の多値で行って、出力として１ビットのビット・ストリーム信号を得ることもできる（たとえば、特許文献１参照）。
【０００３】
デルタシグマ変調によって得られる１ビット信号は、音声信号の記録や、機器間の伝送にあたって使用されるだけではなく、１ビット信号をそのまま半導体電力増幅素子に入力し、Ｄ級増幅などと呼ばれる方式で電力増幅することもできる。半導体電力増幅素子は１ビット信号に基づいてスイッチング動作を行い、得られる大電圧のスイッチングパルスをローパスフィルタに通過させれば、電力増幅された復調アナログ信号を得ることができる。しかも、半導体電力増幅素子は、従来のアナログ信号の増幅器のように、動作特性上の線形域（不飽和域）で使用されるのではなく、非線形域（飽和域）で使用されるので、このようなデルタシグマ変調を用いるスイッチング方式の増幅器は、極めて高効率に電力増幅を行うことができるという利点を有している。
【０００４】
図３および図４は、従来からのデルタシグマ変調信器を用いるデジタル・スイッチング増幅装置の概略的な構成の例を示す。図３および図４で対応する部分には同一の参照符を付して示す。図３および図４に示すように、従来からのデジタル・スイッチング増幅装置は、正極性のアナログ音響信号と負極性のアナログ音響信号との対からなる差動信号が一対の入力端子１ａ，１ｂにそれぞれ入力され、アナログ音響信号を増幅して出力端子２ａ，２ｂから出力してスピーカなどを駆動する。なお、負極性のアナログ音響信号は、正極性のアナログ音響信号を、極性のみ反転した信号である。デジタル・スイッチング増幅装置は、デルタシグマ変調回路３、定電圧スイッチング回路４、ローパスフィルタネットワーク回路５、および負帰還回路等を備えている。負帰還回路は、加算器６ａ，６ｂおよび減衰器７と、帰還路８または帰還路９とを含む。加算器６ａ，６ｂでは、入力されるアナログ音響信号と帰還路８または帰還路９から負帰還される信号とが加算される。入力される信号と負帰還される信号とは逆極性となるので、実質的には減算が行われる。
【０００５】
デルタシグマ変調回路３は、入力端子１ａ，１ｂに入力されるアナログ音響信号からフィードバック信号を減算した後のアナログ音響信号を、デルタシグマ変調することによって量子化し、１ビット信号を生成する。デルタシグマ変調回路３は、図示を省略しているけれども、積分器および加算器群と、量子化器とから構成されている。積分器および加算器群は、入力側の加算器６ａ，６ｂで減算された後のアナログ音響信号を積分して加算し、得られた信号を量子化器へ出力する。量子化器は、積分器・加算器群で得られた信号の極性を量子化閾値に基づいて判定し、２値の量子化として１ビット信号に変換する。ここで量子化器の量子化閾値は、想定されるサンプリング周波数に対して最適値となるように設定されている。また、量子化器はクロック信号に対応して動作する。
【０００６】
定電圧スイッチング回路４には、図示を省略しているけれども、正極性の直流定電圧＋Ｖと、直流定電圧＋Ｖと絶対値が等しい負極性の直流定電圧−Ｖとを出力する定電圧電源が接続されている。定電圧スイッチング回路４は、定電圧電源から供給される定電圧＋Ｖおよび−Ｖのスイッチングを、１ビット信号に基づき、すなわち１ビット信号をスイッチング制御信号として用いて行うことによって、１ビット信号を電力増幅するものである。
【０００７】
図３では、定電圧スイッチング回路４による１ビット信号の電力増幅によって得られる電力増幅１ビット信号は、ローパスフィルタネットワーク回路５と負帰還路８を含む負帰還回路とに出力される。この負帰還回路は、電力増幅１ビット信号をデルタシグマ変調回路３の入力側へ負帰還させるためのものである。負帰還を施すことによって、定電圧スイッチング回路４へ定電圧電源から供給される定電圧＋Ｖ，−Ｖの変動によってオーディオ性能が低下するのを抑えている。
【０００８】
ローパスフィルタネットワーク回路５は、入力される信号を低周波数帯域に帯域制限することで、増幅１ビット信号を補間し、増幅１ビット信号をアナログ音響信号に復調する。またローパスフィルタネットワーク回路５は、アナログ音響信号を出力端子２ａ，２ｂから出力させるようになっている。
【０００９】
また図４に示すように、従来例のデジタルスイッチング増幅器としては、負帰還回路がデルタシグマ変調回路３から出力される１ビット信号を、帰還路９からデルタシグマ変調回路３の入力側へ負帰還させるものもある。
【００１０】
ところで、前述のようなデルタシグマ変調回路３においては、内部の積分・加算動作を初期化し、初期動作時のノイズ発生を抑えるために、立上げ時にリセット信号等によりミュート状態をとることが行われている。
【００１１】
【特許文献１】
特開平１０−２３３６３４号公報
【００１２】
【発明が解決しようとする課題】
図３に示すようなデジタル・スイッチング増幅装置においては、デルタシグマ変調回路３のミュート状態を解除するときに問題が生じる。ミュート状態の解除の瞬間に、電力増幅１ビット信号がデルタシグマ変調回路３の入力側へ負帰還されるループが途切れるがために、デルタシグマ変調回路３がアルゴリズム通りの伝達特性を維持できなくなる。これによって、残留ノイズが増大したり、帰還信号に対する入力信号の最大許容量（発振限界値）が変化したりするため、定電圧印加の瞬間に定電圧スイッチング回路３内の半導体電力増幅素子に過大な電流が流れ、半導体電力増幅素子を破壊してしまうおそれがある。
【００１３】
また、図４に示すようなデジタル・スイッチング増幅器においては、負帰還のループ内に定電圧スイッチング回路４が含まれなくなる。定電圧スイッチング回路４の定電圧変動を補正することができないため、ノイズフロアが上昇することによってＳＮ（信号対雑音）比が低下することになり、所望の周波数帯域やダイナミックレンジが得られなくなるおそれがある。
【００１４】
本発明の目的は、初期動作時にミュート状態にするミューティング動作などを行っても、不所望な現象の発生を防ぐことができるデジタル・スイッチング増幅装置を提供することである。
【００１５】
【課題を解決するための手段】
本発明は、入力信号をデルタシグマ変調して、量子化信号を生成するデルタシグマ変調器と、
電圧を供給する電源と、
デルタシグマ変調器からの量子化信号が入力され、電源から供給される電圧を量子化信号に基づいてスイッチングすることによって、量子化信号をスイッチング増幅してパルス信号を生成する電力増幅器と、
電力増幅器によって増幅されるパルス信号を、低域濾波でアナログ信号に変換して出力するローパスフィルタと、
電力増幅器によって増幅されるパルス信号が入力され、パルス信号の波高値を減衰する減衰器と、
減衰器から出力されるパルス信号をデルタシグマ変調器の入力側へ負帰還する第１の帰還路、またはデルタシグマ変調器から出力される量子化信号をデルタシグマ変調器の入力側へ負帰還する第２の帰還路のいずれかを、選択するように切換える切換回路とを含むことを特徴とするデジタル・スイッチング増幅装置である。
【００１６】
本発明に従えば、デルタシグマ変調を用いるデジタル・スイッチング増幅器は、デルタシグマ変調器と、電源と、電力増幅器と、ローパスフィルタと、減衰器と、切換回路とを含む。デルタシグマ変調器は、入力信号をデルタシグマ変調することによって、量子化信号を生成する。電力増幅器は、デルタシグマ変調器で生成される量子化信号に基づいて、電源から供給される定電圧をスイッチングすることによって、スイッチング増幅されたパルス信号を生成する。ローパスフィルタは、電力増幅器によって増幅されるパルス信号を、低域濾波によってアナログ信号に変換して出力する。減衰器は、電力増幅器によってスイッチング増幅されるパルス信号の波高値を減衰させる。切換回路は、減衰器から出力されるパルス信号をデルタシグマ変調器の入力側へ負帰還する第１の帰還路と、デルタシグマ変調器から出力される量子化信号をデルタシグマ変調器の入力側へ負帰還する第２の帰還路とを、切換える。第１の帰還路には電力増幅器から出力されるパルス信号が帰還されるので、切換回路によって第１の帰還路に切換えておけば、電源から供給される電圧に変動などがあっても安定に動作させることができる。切換回路によって、第２の帰還路に切換えておけば、負帰還回路に電力増幅器は含まれなくなるので、ミューティング動作の解除時などでも、不所望な現象の発生を避けることができる。
【００１７】
また本発明で、前記デルタシグマ変調器は、相互に逆極性である第１の信号と第２の信号との対からなる差動信号を入力信号とすることを特徴とする。
【００１８】
本発明に従えば、デルタシグマ変調器の入力信号として差動信号を用いるので、回路グランドの電位変動の影響は一対の入力端子に対して同等に影響して相殺され、電力増幅器などのスイッチングノイズが回路グランドなどを経由して入力信号に影響を与えることがなく、デジタル・スイッチング増幅装置としてのＳＮ比を充分にとることができる。
【００１９】
また本発明で、前記デルタシグマ変調器は、前記量子化信号として、２値以上の多値量子化信号であることを特徴とする。
【００２０】
本発明に従えば、デルタシグマ変調を２値以上の多値量子化で行うことで、入力信号の振幅が小さいときでも、小さな量子化閾値に基づく量子化出力信号を取出すことができるため、予め低電圧レベルに設定したスイッチング動作が可能となる。また、入力信号の振幅が小さくても、量子化ノイズを飛躍的に減少させることができる。
【００２１】
また本発明で、前記切換回路は、通常動作時に、前記第１の帰還路を選択するように切換えることを特徴とする。
【００２２】
本発明に従えば、通常動作時に第１の帰還路を選択するので、電力増幅器によってスイッチング増幅されたパルス信号を、減衰器で波高値を減衰させてデルタシグマ変調器の入力側に負帰還させ、デルタシグマ変調器のノイズシェーピング動作を安定させたり、電力増幅器に電源から供給される電圧の変動を補正することができる。
【００２３】
また本発明で、前記切換回路は、ミューティング動作時に、前記第２の帰還路を選択するように切換えることを特徴とする。
【００２４】
本発明に従えば、ミューティング動作時に、デルタシグマ変調器から出力される量子化信号を第２の帰還路を介してデルタシグマ変調器の入力側に負帰還するので、デルタシグマ変調器のノイズシェーピング動作を安定させ、デルタシグマ変調器から出力される量子化信号に過剰なノイズ信号が含まれず、電力増幅器のスイッチング素子などに過剰な電流が流れないようにすることができる。ミューティング動作の解除時にも、ノイズの出力を避けることができる。
【００２５】
また本発明で、前記電源は、前記ミューティング動作時に、前記電力増幅器への前記電圧の供給を断つことを特徴とする。
【００２６】
本発明に従えば、ミューティング動作時に、電源は電力増幅器で量子化信号をスイッチング増幅してパルス信号を生成するための電圧の供給を断つので、ミューティング動作中には電力増幅器からノイズが出力されることがなく、電力消費も低減することができる。
【００２７】
また本発明で、前記ミューティング動作時に、通常動作への移行を、前記切換回路が前記第２の帰還路を選択するように切換えている状態で、前記電力増幅器に前記電源から電圧を供給させてから、該切換回路が第２の帰還路から第１の帰還路を選択するように切換えさせるように制御することによって行わせる制御手段をさらに含むことを特徴とする。
【００２８】
本発明に従えば、ミューティング動作から通常動作への移行を、切換回路が第２の帰還路に切換えている状態で、電力増幅器に電源から電圧を供給してから、切換回路が第２の帰還路から第１の帰還路に切換えるので、デルタシグマ変調器の出力に過剰なノイズ成分が含まれず、電力増幅器のスイッチング素子に過剰な電流が流れたり、切換えノイズが出力されることがないように、動作を切換えることができる。
【００２９】
【発明の実施の形態】
以下本発明の実施の形態を図面に基づき説明する。図１は、本発明によるデジタル・スイッチング増幅装置１０の概略的な電気的構成を示す。デジタル・スイッチング増幅装置１０は、デルタシグマ変調を用いるスイッチング増幅器であり、入力信号源からの入力音声信号は、一対の入力端子１１ａ，１１ｂに差動信号として入力され、デジタル・スイッチング増幅装置１０で１ビットデジタル信号に変換され、出力端子１２ａ，１２ｂからスピーカなどを駆動する電力として出力することができる。デジタル・スイッチング増幅装置１０内には、デルタシグマ変調回路１３、定電圧スイッチング回路１４、ローパスフィルタネットワーク回路１５、加算器１６ａ，１６ｂ、減衰器１７、第１の帰還路１８、第２の帰還路１９、切換回路２０、電源２１、定電圧回路２２および制御回路２３が含まれる。
【００３０】
デルタシグマ変調器であるデルタシグマ変調回路１３は、図示を省略しているけれども、たとえば入力された音声信号を順次積分していく縦続接続された積分器と、各積分器からの出力を相互に加算する加算器とを具備して構成される積分器・加算器群と、加算器からの出力を１ビット信号に量子化する量子化器とを含む。電力増幅器である定電圧スイッチング回路１４は、電源２１から供給され、定電圧回路２２で定電圧化される定電圧を、デルタシグマ変調回路１３から出力される量子化１ビット信号によってスイッチングし、大電圧のパルス信号を出力する。減衰器１７は、定電圧スイッチング回路１４からの大電圧のパルス信号の波高値が低下するように減衰する。切換回路２０は、減衰器１７から出力されて第１の帰還路１８から入力されるパルス信号と、デルタシグマ変調回路１３から出力されて第２の帰還路１９から入力される量子化１ビット信号とを切換えて、加算器１６ａ，１６ｂに入力させる。加算器１６ａ，１６ｂは、切換回路２０から入力される負帰還信号を、入力端子１２ａ，１２ｂに与えられる入力信号から減算する動作を行う。
【００３１】
定電圧スイッチング回路１４には、定電圧回路２２から正極性の定電圧＋Ｖと、定電圧＋Ｖと絶対値が等しい大きさの負極性の定電圧−Ｖとが供給される。ここでは極性の異なる２種の電源電圧を用いているけれども、正負いずれかの極性の定電圧の代わりに、グランド（０Ｖ）として単電源とすることもできる。定電圧回路２２はデジタル・スイッチング増幅装置１０の内部に設けてもよいし、デジタル・スイッチング増幅装置１０の外部に設けて、電力線を介して接続するようにしてもよい。
【００３２】
定電圧スイッチング回路１４は、定電圧回路２２から供給される定電圧＋Ｖおよび−Ｖのスイッチングを、デルタシグマ変調回路１３から出力される１ビット信号をスイッチング制御信号として用いることによって行い、１ビット信号を電力増幅するものである。また、定電圧スイッチング回路１４は、１ビット信号の電力増幅によって得られる電力増幅１ビット信号を、ローパスフィルタネットワーク回路１５と、帰還回路の減衰器１７とに出力するようになっている。
【００３３】
ローパスフィルタネットワーク回路１５は、低周波帯域に帯域制限することで、電力増幅１ビット信号を補間し、電力増幅１ビット信号をアナログ音響信号に復調するものである。またローパスフィルタネットワーク回路１５は、アナログ音響信号を出力端子１２ａ，１２ｂから出力させるようになっている。
【００３４】
第１の帰還路１８は、電力増幅１ビット信号をデルタシグマ変調回路１３の入力側へ負帰還させるものである。減衰器１７は、第１の帰還路１８上に設けられ、電力増幅１ビット信号のパルス波高値を減衰させるようになっている。
【００３５】
第２の帰還路１９は、デルタシグマ変調回路１３の出力１ビット信号を加算器１６ａ，１６ｂを経由して直接デルタシグマ変調回路１３の入力側へ負帰還させるものである。
【００３６】
次に、上記構成のデジタルスイッチング増幅装置１０の動作について説明する。入力端子１１ａ，１１ｂに入力される音声信号などのアナログ信号、あるいはマルチビット信号から、加算器１６ａ，１６ｂで帰還信号が減算された後、得られた信号がデルタシグマ変調回路１３によって１ビット信号に変換される。
【００３７】
具体的には、前述のような積分器・加算器群で帰還信号がそれぞれ減算された後の差分信号が積分された後、加算されてノイズシェーピングされ、量子化器で加算された差分積分信号の極性が判定され、論理値「１」または「０」の１ビット信号に変換される。１ビット信号はスイッチング制御信号として定電圧スイッチング回路１４に入力され、定電圧回路２２より与えられる定電圧＋Ｖと定電圧−Ｖとの電圧幅を持つ電力増幅１ビット信号へと電力増幅される。
【００３８】
定電圧スイッチング回路１４にて得られる電力増幅１ビット信号は、ローパスフィルタネットワーク回路１５に入力され、ローパスフィルタネットワーク回路１５でアナログ音響信号に復調されて、出力端子１２ａ，１２ｂ間に接続されるスピーカ等によって音響化される。一方、電力増幅１ビット信号は、減衰器１７によって波高値が減衰され、帰還信号としてデルタシグマ変調回路１３の入力側に負帰還される。
【００３９】
上記実施形態の構成は、電力増幅される１ビット信号をアナログ音響信号に復調するためのローパスフィルタネットワーク回路１５を備えているけれども、増幅され１ビット信号をアナログ信号に復調するための復調部として、ローパスフィルタネットワーク回路以外の回路を備えていてもよい。
【００４０】
また、増幅された１ビット信号をアナログ信号に復調するための復調部を省き、増幅された１ビット信号をそのままデジタル出力する構成としてもよい。
【００４１】
さらに、デルタシグマ変調回路内の量子化器は、量子化閾値が１つである必要はなく、多値の量子化を行う構成であってもよい。デルタシグマ変調回路１３で多値の量子化を行うことによって、入力信号の振幅が小さいときも、低い量子化閾値に基づく量子化出力信号を取出すことができるため、予め低電圧レベルに設定してスイッチング動作を行わせることが可能となる。それゆえ電力効率が飛躍的に向上するという効果を奏する。また、入力信号の振幅が小さいとき、量子化ノイズも飛躍的に減少し、ＳＮ比を十分にとることができる。
【００４２】
さらに、入力信号は互いに逆極性である第１の信号と第２の信号との対からなる差動信号であるけれども、接地電圧レベル（０Ｖ）を基準とする単独の信号であってもよい。単独の信号であれば、対の加算器１６ａ，１６ｂを設ける必要はなく、帰還回路などの構成も簡略化することができる。本実施形態では、差動信号を入力信号とするので、定電圧スイッチング回路１４で発生するスイッチングノイズなどの高周波ノイズが、回路グランドを経由して入力信号に影響を与えることがなく、デジタル・スイッチング増幅装置１０のＳＮ比を充分にとることができる。
【００４３】
このように構成されるデジタル・スイッチング増幅装置１０は、電源投入時などに、ミューティング動作を経た後で通常動作状態となる。
【００４４】
図２は、図１の制御回路２３による制御で行われるミューティング動作解除時の手順を概略的に示す。すなわちステップｓ０から制御を開始して、ステップｓ１では、デルタシグマ変調回路１３が立ち上がった状態で、第２の帰還路１９を経てデルタシグマ変調回路１３の出力が加算器１６ａ，１６ｂに入力されるように切換回路２０を切換えておく。定電圧回路２２からは、定電圧スイッチング回路１４に定電圧＋Ｖ，−Ｖを供給しないようにしておく。次に、ステップｓ２で、定電圧回路２０を制御して、定電圧スイッチング回路１４に定電圧＋Ｖ，−Ｖを印加させる。その後、ステップｓ３で、切換回路２０を制御し、帰還路を第１の帰還路１８に切換え、ステップｓ４で制御を終了する。
【００４５】
以上のような動作手順に従うと、ミューティング動作時はデルタシグマ変調回路１３の出力１ビット信号が定電圧スイッチング回路１４を経由しないで帰還されるため、デルタシグマ変調回路１３のノイズシェーピング動作が安定し、デルタシグマ変調回路１３の出力に過剰なノイズ成分が含まれず、定電圧スイッチング回路１４の半導体電力増幅素子に過剰な電流が流れたり、ミューティング動作解除時にノイズが出力されることがない。
【００４６】
切換回路２０が帰還路を第１の帰還路１８側に切換えてミューティング動作が解除されると、定電圧スイッチング回路１４によって電力増幅され、さらに減衰器１７で減衰した信号を加算器１６ａ，１６ｂで入力信号と減算した信号がさらにデルタシグマ変調される信号ループが形成されて、デルタシグマ変調回路１３のノイズシェーピング動作が安定し、デルタシグマ変調回路の出力に過剰なノイズ成分が含まれず、定電圧スイッチング回路１４の半導体電力増幅素子に過剰な電流が流れたり、ミューティング動作解除時にノイズが出力されることがない。また定電圧スイッチング回路１４を信号ループに含む第１の帰還路１８を介する負帰還によって、定電圧回路２２から供給される電圧変動を補正するので、残留ノイズ成分を除去することができ、充分なＳＮ比をとることができる。定電圧回路２２は完全な定電圧動作を行うことはできず、出力電圧に変動を伴うけれども、負帰還によってその影響を低減することができる。また、定電圧回路２２を使用しないで、大容量のコンデンサを使用する平滑回路のみでも、ノイズの影響を低減して動作させることができる。
【００４７】
さらにデルタシグマ変調回路１３のクロックを停止することがないので、デルタシグマ変調回路１３の動作タイミングに対して複雑な制御をすることなくミューティング解除動作が行われ、ミューティング解除後もデルタシグマ変調回路１３の出力に過剰なノイズ成分が含まれず、定電圧スイッチング回路１４の半導体電力増幅素子に過剰な電流が流れたり、ミューティング動作解除時にノイズが出力されることがないという利点も有している。
【００４８】
【発明の効果】
以上のように本発明によれば、初期の動作立上げ時などにおいてミューティング動作を行っても、切換回路による帰還路の切換によって、デルタシグマ変調器のノイズシェーピング動作や、電力増幅器の動作を安定させることができる。ミューティング動作解除の後もデルタシグマ変調器の出力に過剰なノイズ成分が含まれず、電力増幅器でスイッチング動作を行う半導体電力増幅素子に過剰な電流が流れたり、ミューティング動作解除時にノイズが出力されるなどの不所望な現象が生じないという利点を有している。
【００４９】
また本発明によれば、差動信号を入力信号とするので、電力増幅器で発生するスイッチングノイズなどの高周波ノイズが、回路グランドを経由して入力信号に影響を与えることがなく、デジタル・スイッチング増幅装置のＳＮ比を充分にとることができる。
【００５０】
また本発明によれば、デルタシグマ変調器で多値の量子化を行うことによって、入力信号の振幅が小さいときも、低い量子化閾値に基づく量子化出力信号を取出すことができるため、予め低電圧レベルに設定してスイッチング動作を行わせることが可能となる。それゆえ電力効率が飛躍的に向上するという効果を奏する。また、入力信号の振幅が小さいとき、量子化ノイズも飛躍的に減少し、ＳＮ比を十分にとることができる。
【００５１】
また本発明によれば、動作立上げ後などの通常動作時において、デルタシグマ変調器のノイズシェーピング動作が安定し、かつ電力増幅器に供給される電圧の変動を補正することができるため、残留ノイズ成分を除去することができ、充分なＳＮ比をとることができる。
【００５２】
また本発明によれば、動作立上げ前にミューティング動作を行って、デルタシグマ変調器のノイズシェーピング動作を安定させ、デルタシグマ変調器の出力に過剰なノイズ成分が含まれず、電力増幅器にスイッチング素子として含まれる半導体電力増幅素子に過剰な電流が流れたり、ミューティング動作解除時にノイズが出力されることがないようにすることができる。
【００５３】
また本発明によれば、電源は、ミューティング動作時に電力増幅器に供給して量子化信号をスイッチング増幅する状態でノイズが出力されることなく、また不用な電力を使用しないので省電力効果も有する。
【００５４】
また本発明によれば、ミューティング動作解除の後もデルタシグマ変調器の出力に過剰なノイズ成分が含まれず、電力増幅器内でスイッチングを行う半導体電力増幅素子などに過剰な電流が流れたり、ミューティング動作解除時にノイズが出力されることがないようにして、通常動作に切換えることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態であるデジタル・スイッチング増幅装置１０の概略的な電気的構成を示すブロック図である。
【図２】図１の制御回路２３によるミューティング解除時の概略的な制御手順を示すフローチャートである。
【図３】従来からのデジタル・スイッチング増幅装置の概略的な電気的構成を示すブロック図である。
【図４】従来からのデジタル・スイッチング増幅装置の概略的な電気的構成を示すブロック図である。
【符号の説明】
１０  デジタル・スイッチング増幅装置
１３  デルタシグマ変調回路
１４  定電圧スイッチング回路
１５  ローパスフィルタネットワーク回路
１６ａ，１６ｂ  加算器
１７  減衰器
１８  第１の帰還路
１９  第２の帰還路
２０  切換回路
２２  定電圧回路
２３  制御回路
【図１】
2004229215.tif 000003
【図２】
2004229215.tif 000004
【図３】
2004229215.tif 000005
【図４】
2004229215.tif 000006