(57)【要約】【課題】基板をチップに分割するために要するチップ分離領域の面積或いは幅を小さくし、基板をチップ領域として有効利用することができる領域を大きくする。【解決手段】（１１０）方位のシリコン単結晶基板１の（１１０）面の上に絶縁層を２有し、その上に半導体層３を有するＳＯＩ基板１００に複数のチップ領域とチップ分離領域２０とを形成し、ウェットエッチングにより基板１００のチップ分離領域２０に溝９を形成し、溝９を利用してチップ分離領域２０の部分でＳＯＩ基板１００を複数のチップに分割する。【選択図】図１
2004259872.tif 000002
【特許請求の範囲】
【請求項１】
ＳＯＩ基板を複数のチップに分割する基板分割方法であって、
（１１０）方位のシリコン単結晶からなるハンドル基板の（１１０）面の上に絶縁層を有し、その上に半導体層を有するＳＯＩ基板に複数のチップ領域とチップ分離領域とを形成する領域定義工程と、
ウェットエッチングにより前記ハンドル基板の前記チップ分離領域に溝を形成する溝形成工程と、
前記溝を利用して前記チップ分離領域の部分で前記ＳＯＩ基板を複数のチップに分割する分割工程と、
を含むことを特徴とする基板分割方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板を複数のチップに分割する方法に関する。
【０００２】
【従来の技術】
半導体基板を複数のチップに分割する際に、通常はダイシングソーを用いた機械的な基板切断方法が用いられる。
【０００３】
特開平１１−３１１６２７号公報には、（１００）方位の単結晶シリコンからなるハンドル基板（支持基板）に絶縁層及び単結晶シリコン層を有するＳＯＩ基板に形成された複数の半導体チップを分離するためのチップ分離領域にウェットエッチングにより溝を形成し、その後、該溝を利用して押圧力によって該ＳＯＩ基板を複数の半導体チップに分割する方法が開示されている。ここで、ウェットエッチングは結晶異方性エッチングとなるため、溝の断面はテーパ形状となる。
【０００４】
特開２０００−１８３０２５号公報には、あらかじめＳＯＩ構造部の支持基板をすべて除去する薄膜化を実施し、その後に、補強板をＳＯＩ構造部に貼り付けてからチップ分離領域をウェットエッチングすることにより、ＳＯＩ構造部を半導体チップに分割する方法が開示されている。
【０００５】
【特許文献１】
特開平１１−３１１６２７号公報
【特許文献２】
特開２０００−１８３０２５号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のダイシングソーを用いるチップ分割方法では、ブレードの幅とチッピングの影響によりチップ分離領域を４０μｍ以下にすることは困難である。また、ダイシングソーを用いる方法では、複雑な外形形状を有するチップを得ることが困難である。
【０００７】
特開平１１−３１１６２７号公報に記載された（１００）方位の単結晶シリコンからなるハンドル基板の結晶異方性エッチングでは、溝がテーパ形状となるため、チップ分離領域を大きく確保しなければならない。
【０００８】
特開２０００−１８３０２５号公報に記載された方法では、チップ分離領域を狭くすることができるが、補強板を貼り付ける工程が必要となる。
【０００９】
本発明は、上記の背景に鑑みてなされたものであり、例えば、基板をチップに分割するために要するチップ分離領域の面積或いは幅を小さくし、基板をチップ領域として有効利用することができる領域を大きくすることを目的とする。
【００１０】
【課題を解決するための手段】
本発明の第１の側面の基板分割方法は、ＳＯＩ基板を複数のチップに分割する基板分割方法に係り、該方法は、（１１０）方位のシリコン単結晶からなるハンドル基板の（１１０）面の上に絶縁層を有し、その上に半導体層を有するＳＯＩ基板に複数のチップ領域とチップ分離領域とを形成する領域定義工程と、ウェットエッチングにより前記ハンドル基板の前記チップ分離領域に溝を形成する溝形成工程と、前記溝を利用して前記チップ分離領域の部分で前記ＳＯＩ基板を複数のチップに分割する分割工程とを含む。（１００）方位のハンドル基板をウェットエッチングすることにより溝を形成する方法によれば、該ハンドル基板の面に対してほぼ垂直に溝が形成されうるので、チップ分離領域を狭くすることができる。また、ウェットエッチングによる溝の形成は、チッピング等のダメージをなくす他、チップ分離領域の配置（チップ領域の形状）の自由度の向上に寄与しうる。
【００１１】
本発明の好適な実施の形態によれば、前記溝形成工程では、例えば、前記ＳＯＩ基板の裏面側から前記ハンドル基板の前記チップ分離領域に溝を形成することができる。この場合において、前記分割工程では、例えば、前記ＳＯＩ基板の裏面側から前記ハンドル基板をウェットエッチングして前記ハンドル基板を薄化するとともに前記溝を深くして前記ＳＯＩ基板を複数のチップに分割することができる。
【００１２】
本発明の好適な実施の形態によれば、前記ウェットエッチングは、例えば、水酸化カリウム、テトラメチル水酸化アンモニウム（ＴＭＡＨ）、エチレンジアミン・ピロカテコール（ＥＤＰ）のいずれかを含むエッチング液を用いて実施することができる。
【００１３】
本発明の好適な実施の形態によれば、前記分割工程では、前記溝を起点として前記チップ分離領域において前記ハンドル基板のへき開面に沿って前記ハンドル基板を分割し、これにより前記ＳＯＩ基板を複数のチップに分割することができる。
【００１４】
本発明の好適な実施の形態によれば、本発明の基板分割方法は、前記分割工程の前に、前記チップ分離領域における前記半導体層及び前記絶縁層を除去する除去工程を更に含むことが好ましい。
【００１５】
本発明の好適な実施の形態によれば、前記溝形成工程では、前記ＳＯＩ基板の表面側から前記ハンドル基板の前記チップ分離領域に溝を形成することもできる。このような実施の形態においても、前記溝形成工程における前記ウェットエッチングは、水酸化カリウム、テトラメチル水酸化アンモニウム（ＴＭＡＨ）、エチレンジアミン・ピロカテコール（ＥＤＰ）のいずれかを含むエッチング液を用いて実施することが好ましく、また、前記溝形成工程の前に、前記チップ分離領域における前記半導体層及び前記絶縁層を除去する除去工程を更に含むことが好ましい。また、前記分割工程では、前記溝を起点として前記チップ分離領域において前記ハンドル基板のへき開面に沿って前記ハンドル基板を分割し、これにより前記ＳＯＩ基板を複数のチップに分割することができる。
【００１６】
本発明の第２の側面の基板分割方法は、基板を複数のチップに分割する基板分割方法に係り、該方法は、（１００）方位のシリコン単結晶基板に複数のチップ領域とチップ分離領域とを形成する領域定義工程と、ドライエッチングにより前記基板の前記チップ分離領域に溝を形成する溝形成工程と、前記溝を起点として前記チップ分離領域において前記基板のへき開面に沿って前記基板を分割し、これにより前記基板を複数のチップに分割する分割工程とを含む。（１００）方位のシリコン単結晶基板に溝を形成するためのドライエッチング法を適用することにより、該基板の面に対してほぼ垂直に溝が形成されうるので、チップ分離領域を狭くすることができる。また、ドライエッチングによる溝の形成は、チッピング等のダメージをなくす他、チップ分離領域の配置（チップ領域の形状）の自由度の向上に寄与しうる。
【００１７】
ここで、本発明の好適な実施の形態によれば、前記溝形成工程では、前記基板の表面側から前記基板に前記溝を形成してもよいし、前記基板の裏面側から前記基板に前記溝を形成してもよい。
【００１８】
本発明の第３の側面の基板分割方法は、ＳＯＩ基板を複数のチップに分割する基板分割方法に係り、該方法は、（１００）方位のシリコン単結晶からなるハンドル基板の（１００）面の上に絶縁層を有し、その上に半導体層を有するＳＯＩ基板に複数のチップ領域とチップ分離領域とを形成する領域定義工程と、ドライエッチングにより前記ハンドル基板の前記チップ分離領域に溝を形成する溝形成工程と、前記溝を起点として前記チップ分離領域において前記ハンドル基板のへき開面に沿って前記ハンドル基板を分割し、これにより前記ＳＯＩ基板を複数のチップに分割する分割工程とを含む。（１００）方位のハンドル基板に溝を形成するためのドライエッチング法を適用することにより、該ハンドル基板の面に対してほぼ垂直に溝が形成されうるので、チップ分離領域を狭くすることができる。また、ドライエッチングによる溝の形成は、チッピング等のダメージをなくす他、チップ分離領域の配置（チップ領域の形状）の自由度の向上に寄与しうる。
【００１９】
ここで、本発明の好適な実施の形態によれば、前記溝形成工程では、前記ＳＯＩ基板の表面側から前記ハンドル基板に前記溝を形成してもよいし、前記ＳＯＩ基板の裏面側から前記ハンドル基板に前記溝を形成してもよい。
【００２０】
【発明の実施の形態】
以下、図面を参照しながら本発明の好適な実施形態について説明する。
【００２１】
図１は、本発明の第１の実施の形態の基板分割方法を示す断面図である。なお、図１では、基板の一部のみが抜き出して描かれている。
【００２２】
図１（ａ）は、ハンドル基板（支持基板）１としての（１１０）方位の単結晶シリコン基板に対して活性層としての単結晶シリコン層３が埋め込みシリコン酸化膜２を介して結合されたＳＯＩ基板に通常の半導体プロセスで集積回路（チップ領域）が形成された基板１００の断面図を模式的に示している。ここで、埋め込みシリコン酸化膜２の上に単結晶シリコン層３を有するＳＯＩ基板は、例えば、多孔質層等の分離層の上に単結晶シリコン層を有し、その上にシリコン酸化膜を有するシード基板を該シリコン酸化膜を挟んでハンドル基板に結合して結合基板を作製し、その後、分離層の部分で結合基板を分割することにより製造されうる。このような方法は、はり合わせ法或いは結合法と呼ばれ、例えばＥＬＴＲＡＮプロセスにおいて採用されている。
【００２３】
図１（ａ）の集積回路には、シリコン酸化膜６上の金属配線層５にシリコン窒化膜（ＳｉＮ）又はシリコンオキシナイトライド膜（ＳｉＯＮ）等のパシベーション膜４が被服されている。
【００２４】
基板１００の裏面には、例えば、シリコン酸化膜６の形成工程のような集積回路形成プロセスにおいてシリコン酸化膜７が形成されうる。
【００２５】
基板１００には、複数の半導体チップ領域とそれらを分離するためのチップ分離領域２０が形成或いは定義されている。チップ分離領域２０における基板表面の溝８は、パシベーション膜４を成膜する前に、単結晶シリコン層３及び埋め込みシリコン酸化膜２をドライエッチングすることにより形成することができる。溝８は、層間絶縁膜又は金属配線層のような層をドライエッチングする際に同時に形成することができ、このような方法によれば、工程を増やすことなく溝８を形成することができる。
【００２６】
溝８の形成に次いでパシベーション膜４を成膜した後、アルミパッド領域を開口するドライエッチング工程において溝８底部のパシベーション膜４も同時に開口させることができる。
【００２７】
次に、基板１００裏面におけるチップ分離領域２０にフォトリソグラフィープロセスを使って開口を形成する。ここで、フォトリソグラフィープロセスにおけるフォトレジストへのパターンの焼き付けに要求されるアライメント精度は±１μｍ程度で十分であるので、一般的な裏面アライナーを使用することができる。
【００２８】
次に、現像によりパターン化されたフォトレジストをマスクとして、フッ化水素酸あるいはバッファードフッ化水素酸等のエッチング液を使ってシリコン酸化膜７をエッチングする。次いで、フォトレジストを除去した後、シリコン酸化膜７をマスクとして、ウェットエッチングにより溝９をハンドル基板１に形成する。このウェットエッチングは、例えば、水酸化カリウム、テトラメチル水酸化アンモニウム（ＴＭＡＨ）又はエチレンジアミン・ピロカテコール（ＥＤＰ）等のアルカリ水溶液をエッチング液として用いた結晶異方性エッチングとすることができる。図１（ｂ）は、基板１００裏面に結晶異方性エッチングによって所望の深さのガイド溝９を形成した状態の基板１００の断面図である。
【００２９】
ここで、この実施の形態によれば、ハンドル基板１として（１１０）方位の単結晶シリコン基板を採用しているので、ウェットエッチングにより形成される溝９の断面は、垂直形状になり（すなわち、基板の表面或いは裏面に対してほぼ垂直な方向に基板が抉られる）、溝９の形成のために要するチップ分離領域２０の幅を例えば１０μｍ幅以下まで小さくすることができる。
【００３０】
次に、基板１００裏面のシリコン酸化膜７をその全面にわたって除去し、上記のアルカリ水溶液で再度ウェットエッチングを行うことによって、図１（ｃ）のように半導体チップを分割する。このウェットエッチングでは、半導体チップへの分割と同時に半導体チップ領域（集積回路が形成された領域）の支持基板１も所望の厚さまで薄化される。ここで、ウェットエッチングで基板を半導体チップに分割する際、基板表面にテープ等を貼ってチップを固定しておくことが望ましい。
【００３１】
このようにウェットエッチングによって基板を個々のチップに分割する方法によれば、ダイシングソーを使用する場合に生じうるチッピングダメージがなく、高い信頼性で基板をチップ化することができる。
【００３２】
上記のプロセスにおいて、基板表面の溝８を形成する際に埋め込みシリコン酸化膜２を残しておき、これを基板裏面からのエッチング停止層として使用すると、ウェットエッチング薬液に対する基板表面のダメージを少なくすることができる。
【００３３】
半導体チップを薄膜化する必要がない場合は、裏面のシリコン酸化膜７をマスクとしたウェットエッチング工程において基板を半導体チップに分割してもよい。
【００３４】
図２は、ＳＯＩ基板１１における半導体チップ（半導体チップ領域）１３のレイアウトの一例を示す平面図である。図１に示す断面図は、例えば図２中の”Ａ”を付した部分の断面に相当する。図１に示す分割方法によれば、図２に示すような複雑なチップ分割ライン（チップ分離領域）１２を定義した場合においても、容易に基板１１を個々の半導体チップ１３に分割することができる。ここで、図２に示すような半導体チップのレイアウトは、半導体チップの収量増加を目的として、行間又は列間において、半導体チップの境界（チップ分割ライン１２）の位置がずれている。このようなレイアウトは、基板１１の周辺部を有効に利用するために優れている反面、一般的なダイシングソーによるチップ化には不向きである。
【００３５】
図３（ａ）、（ｂ）は、複雑な外形形状を有する半導体チップ１３の例を示した平面図である。図３（ａ）に示すように半導体チップ１３の方向性をチップ外形形状で認識するために、方向認識マーク１４を形成するなど、不要部分を切り欠くような場合においても、図１に示す分割方法によれば、容易に基板をチップ化することができる。また、図１に示す分割方法は、図３（ｂ）に示すように、例えば、不要なＴＥＧ領域１５を取り除いてパッケージをシュリンクするような場合にも好適である。
【００３６】
図４は、本発明の第２の実施の形態の基板分割方法を説明するための図である。なお、図４では、基板の一部のみが抜き出して描かれている。
【００３７】
まず、ハンドル基板（支持基板）１としての（１１０）方位の単結晶シリコン基板に対して活性層としての単結晶シリコン層３が埋め込みシリコン酸化膜２を介して結合されたＳＯＩ基板に通常の半導体プロセスで集積回路を形成する。ここで、埋め込みシリコン酸化膜２の上に単結晶シリコン層３を有するＳＯＩ基板は、前述のように、はり合わせ法或いは結合法と呼ばれる方法により製造されうる。
【００３８】
図４中の集積回路には、シリコン酸化膜６上の金属配線層５にシリコン窒化膜（ＳｉＮ）、シリコンオキシナイトライド膜（ＳｉＯＮ）等のパシベーション膜４が被服されている。
【００３９】
基板２００には、複数の半導体チップ領域とそれらを分離するためのチップ分離領域２０が定義されている。チップ分離領域２０における基板表面側の溝８は、パシベーション膜４を成膜する前に、単結晶シリコン層３及び埋め込みシリコン酸化膜２をドライエッチングすることにより形成することができる。
【００４０】
溝８の形成に次いでパシベーション膜４を成膜した後、アルミパッド領域及び溝８の底部のパシベーション膜４を開口する。その後、溝８の領域に開口部を有するようにパターニングされたフォトレジスト膜を形成する。
【００４１】
次に、このフォトレジスト膜をマスクとしてウェットエッチングによって支持基板１にガイド溝９を開口する。このウェットエッチングは、例えば、水酸化カリウム、テトラメチル水酸化アンモニウム（ＴＭＡＨ）又はエチレンジアミン・ピロカテコール（ＥＤＰ）等のアルカリ水溶液をエッチング液として用いた結晶異方性エッチングとすることができる。ここで、ハンドル基板１は、（１１０）面がエッチング用の開口に面しているので、ウェットエッチングによって形成されるエッチング断面は垂直形状となり、溝９の形成のために要するチップ分離領域２０の幅を例えば１０μｍ幅以下まで小さくすることができる。エッチングガイド溝９の深さは、例えば５０μｍ以上とすることが望ましい。
【００４２】
次いで、フォトレジストを除去した後、所望の厚さになるまで基板２００の裏面を研磨し、基板２００に押圧荷重を加えることによりガイド溝９を起点として、支持基板１のへき開面に沿って破断部１０で支持基板１を破断させる。これにより、基板２００が半導体チップに分割される。
【００４３】
上記の第２の実施の形態では、シード基板と（１１０）方位のハンドル基板とを結合させる方法によって得られる結合ＳＯＩ基板を用いているが、ハンドル基板として（１００）方位の単結晶シリコン基板を採用してもよい。この場合、へき開面で基板を破断させるための起点となるガイド溝９をドライエッチングによって形成することが好ましい。この理由は、ハンドル基板として（１００）方位の単結晶シリコン基板を採用した場合にガイド溝９をウェットエッチングによって形成すると、前述のように、形成されるガイド溝が結晶異方性エッチングによりテーパ形状になるからである。
【００４４】
更に、ＳＯＩ基板ではなく、（１００）方位の通常の単結晶シリコン基板に複数のチップを形成し、これをチップ化してもよい。この場合も、上記と同様の理由により、へき開面で基板を破断させる起点となるガイド溝９をドライエッチングによって形成することが好ましい。
【００４５】
図５は、本発明の第３の実施の形態の基板分割方法を説明するための図である。なお、図５では、基板の一部のみが抜き出して描かれている。図４に示す第２の実施の形態では、基板の表面側から溝９を形成するが、図５に示す第３の実施の形態では、基板の裏面側から溝９を形成する。
【００４６】
まず、（１１０）方位の単結晶シリコン支持基板１に対して活性層としての単結晶シリコン層３が埋め込みシリコン酸化膜２を介して結合されたＳＯＩ基板に通常の半導体プロセスで集積回路を形成する。ここで、埋め込みシリコン酸化膜２の上に単結晶シリコン層３を有するＳＯＩ基板は、前述のように、はり合わせ法或いは結合法と呼ばれる方法により製造されうる。
【００４７】
図５中の集積回路には、シリコン酸化膜６上の金属配線層５にシリコン窒化膜（ＳｉＮ）、シリコンオキシナイトライド膜（ＳｉＯＮ）等のパシベーション膜４が被服されている。
【００４８】
基板２００には、複数の半導体チップ領域とそれらを分離するためのチップ分離領域２０が定義されている。チップ分離領域２０における基板表面側の溝８は、パシベーション膜４を成膜する前に、単結晶シリコン層３及び埋め込みシリコン酸化膜２をドライエッチングすることにより形成することができる。
【００４９】
この実施の形態では、基板３００裏面側のチップ分離領域２０にガイド溝９を形成する。ガイド溝９は、基板３００裏面に、チップ分離領域２０に開口を有するパターニングされたフォトレジストを形成し、この開口を通して基板３００裏面をウェットエッチングすることにより形成されうる。このウェットエッチングは、例えば、水酸化カリウム、テトラメチル水酸化アンモニウム（ＴＭＡＨ）又はエチレンジアミン・ピロカテコール（ＥＤＰ）等のアルカリ水溶液をエッチング液として用いた結晶異方性エッチングとすることができる。ここで、ハンドル基板１は、（１１０）面がエッチング用の開口に面しているので、ウェットエッチングによって形成されるエッチング断面は垂直形状となり、溝９の形成のために要するチップ分離領域２０の幅を例えば１０μｍ幅以下まで小さくすることができる。ガイド溝９の深さは、例えば５０μｍ以上とすることが望ましい。
【００５０】
次いで、フォトレジストを除去した後、所望の厚さになるまで基板３００の裏面を研磨し、その後、基板３００に押圧荷重を加えることによりガイド溝９を起点としてへき開面に沿って基板３００を破断部１０で破断させて基板３００を半導体チップに分割することができる。基板表面の絶縁膜等はあらかじめ溝８によって分断されているため、破断部１０を破断する際に膜はがれなどのダメージを引き起こすことはない。
【００５１】
ここで、（１１０）方位のシリコン単結晶の支持基板１と活性層としての単結晶シリコン３とが埋め込みシリコン酸化膜２を介してへき開面が一致するように結合して形成されたＳＯＩ基板を採用すれば、基板表面に溝８を設ける必要はない。
【００５２】
上記の第３の実施の形態では、シード基板と（１１０）方位のハンドル基板とを結合させる方法によって得られる結合ＳＯＩ基板を用いているが、ハンドル基板として（１００）方位の単結晶シリコン基板を採用してもよい。この場合、へき開面で基板を破断させる起点となるガイド溝９をドライエッチングによって形成することが好ましい。ハンドル基板として（１００）方位の単結晶シリコン基板を採用した場合、ガイド溝９をウェットエッチングによって形成すると、前述のように、形成されるガイド溝が結晶異方性エッチングによりテーパ形状になるからである。
【００５３】
更に、ＳＯＩ基板ではなく、（１００）方位の単結晶シリコン基板に複数のチップを形成し、これをチップ化してもよい。この場合も、上記と同様の理由により、へき開面で基板を破断させる起点となるガイド溝９をドライエッチングによって形成することが好ましい。
【００５４】
【発明の効果】
本発明によれば、例えば、基板をチップに分割するために要するチップ分離領域の面積或いは幅を小さくし、基板をチップ領域として有効利用することができる領域を大きくすることできる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の基板分割方法を説明するための模式的断面図である。
【図２】半導体チップの高効率レイアウト例を示す平面図である。
【図３】複雑な外形形状の半導体チップを例示的に示す平面図である。
【図４】本発明の第２の実施の形態の基板分割方法を説明するための模式的断面図である。
【図５】本発明の第３の実施の形態の基板分割方法を説明するための模式的断面図である。
【符号の説明】
１  （１１０）面を有する単結晶シリコン支持基板
２  埋め込みシリコン酸化膜
３  単結晶シリコン層
４  パシベーション膜
５  金属配線層
６  シリコン酸化膜
７  シリコン酸化膜
８  溝
９  溝
１０  破断部
１１  ＳＯＩ基板
１２  チップ分離領域ライン
１３  半導体チップ（半導体チップ領域）
１４  方向認識マーク
１５  ＴＥＧ領域
２０  チップ分離領域
【図１】
2004259872.tif 000003
【図２】
2004259872.tif 000004
【図３】
2004259872.tif 000005
【図４】
2004259872.tif 000006
【図５】
2004259872.tif 000007