(57)【要約】【課題】外部クロック信号の供給を必要とせず、また比較的長いタイマー計測時間の設定がＦＦ段数を増やすことなく実現可能にした多チャンネルのタイマー回路を得る。【解決手段】複数のチャンネルにそれぞれ対応した各タイマーは、イネーブル制御回路３と発振回路２とカウンタ４とデコーダ５を有し、外部からイネーブル制御回路３に各タイマーに対応したカウント開始信号が入力されることによりイネーブル信号が出力されて、発振回路２とカウンタ４に供給され、このイネーブル信号を受けて発振回路２はクロック信号を出力してカウンタ４に供給し、カウンタ４は、このクロック信号をカウントし、所定のカウント値に達したときにデコーダ５でタイマー信号を出力するようにした。【選択図】        図１
2004212086.tif 000002
【特許請求の範囲】
【請求項１】
外部からカウント開始信号が入力されることによりイネーブル信号を出力するイネーブル制御回路、このイネーブル制御回路によって出力されたイネーブル信号の入力によりクロック信号を発振する発振回路、及びこの発振回路から発振されたクロック信号をカウントして所定のカウント値に達したときに有意信号を出力するカウンタ回路を備えたことを特徴とするタイマー回路。
【請求項２】
複数のチャンネルに対応した複数のタイマーによって構成されたタイマー回路において、上記各タイマーは、外部から上記各タイマーに対応したカウント開始信号が入力されることによりイネーブル信号を出力するイネーブル制御回路、このイネーブル制御回路によって出力されたイネーブル信号の入力によりクロック信号を発振する発振回路、及びこの発振回路から発振されたクロック信号をカウントして所定のカウント値に達したときに有意信号を出力するカウンタ回路を備えたことを特徴とするタイマー回路。
【請求項３】
上記カウント回路の所定のカウント値は、各タイマーで同じ値が用いられ、上記各タイマーに対応して入力される複数のカウント開始信号の内、最初に入力されたカウント開始信号に対応するタイマーのカウント回路のみから有意信号を出力することを特徴とする請求項２記載のタイマー回路。
【請求項４】
上記各タイマーのイネーブル制御回路は、各タイマーに対応するカウント開始信号の入力または上記最初に入力されたカウント開始信号に対応するタイマーのカウント回路の出力の入力により、リセットされることを特徴とする請求項３記載のタイマー回路。
【請求項５】
複数のチャンネルに対応した複数のタイマーによって構成されたタイマー回路において、クロック信号を発振する発振回路を備え、上記各タイマーは、外部から上記各タイマーに対応したカウント開始信号が入力されることによりイネーブル信号を出力するイネーブル制御回路、及び上記発振回路から発振されたクロック信号をカウントして所定のカウント値に達したときに有意信号を出力するカウンタ回路によって構成され、上記発振回路は、上記複数のタイマーのいずれかのイネーブル制御回路によって出力されたイネーブル信号の入力によりクロック信号を発振することを特徴とするタイマー回路。
【請求項６】
上記発振回路の出力するクロック信号の周波数を測定するチェック端子を備えたことを特徴とする請求項１〜請求項５のいずれかに記載のタイマー回路。
【請求項７】
上記発振回路は、コンデンサと抵抗を用いて構成されると共に、上記発振回路によって出力されるクロック信号の周波数を可変にするように構成されていることを特徴とする請求項１〜請求項６のいずれかに記載のタイマー回路。
【請求項８】
上記カウンタ回路から有意信号が出力されたとき警報を行う警報部を備えたことを特徴とする請求項１〜請求項７のいずれかに記載のタイマー回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、時間を計測するタイマー回路に関するものである。
【０００２】
【従来の技術】
従来のタイマー回路は、特許文献１に示されるように、外部クロック信号とスタート信号の入力に基づき、それぞれ外部クロック信号を所定カウント値に達するまでカウントしてデコード出力する（ｎ−ｍ）ビットカウンタを有するｋ個のタイマーによって構成され、これらｋ個のタイマーをイネーブル状態にするｍビットカウンタを有するタイマーを備えている。
この従来のタイマー回路の構成では、外部クロック周波数を１ＭＨｚ、ＦＦ段数ｍ＝４、ｎ＝２０、ｋ＝４８とすれば、計７７２個のＦＦ数にて、最大で約１．０５秒（＝２２０×１／１Ｍ）までの計測時間が可能となる。
【０００３】
【特許文献１】
特開２００２−１８１９６５号公報（段落番号０００６〜００１０、図１）
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来のタイマー回路においては、以下のような問題点があった。
すなわち、タイマー回路の動作には、外部クロック信号の供給が不可欠であり、（特別に分周回路を設けないものとして）計測時間の設定上限は、自ずから外部クロック周波数に依存していた。そのため、外部クロック信号の供給が絶たれると、ｋ個全てのタイマーが機能しなくなってしまう。
また、計測時間の設定上限について、汎用の水晶発振器の最低周波数は、０．５ＭＨｚとなり、その発振出力をそのまま外部クロック信号として使用した場合、ｎ＝２０とすれば、従来のタイマー回路の計測時間は、最大で約２．１０秒（＝２２０×１／０．５Ｍ）までとなり、それより長い計測時間の設定には分周回路の追加など更なるＦＦ数を必要とすることになる。
【０００５】
また、タイマー回路をカウンタを使用せずに、単安定マルチバイブレータで実現した場合、このような多チャンネルに対応したタイマー回路では極めて高額になってしまう。
さらに、各タイマーに入力されるスタート信号は、各タイマーをイネーブル状態にする別のタイマー回路からのデコード出力とは同期していないため、ｎビットの時間長に対して最大でｍビット分のカウント誤差すなわち２ｍのカウント誤差を生じ、外部クロック周波数を１ＭＨｚ、ｍ＝１６とすれば、最大で約６５．５ミリすなわち６％強の誤差を生じてしまう。
また、各タイマーをイネーブル状態にする別のタイマー回路は、各タイマーに入力されるスタート信号の状態に関わらず、常時イネーブル状態にてカウント動作しているため、その分、消費電力を要してしまう。
【０００６】
この発明は、上記のような問題点を解決するためになされたものであり、第１の目的は、外部クロック信号の供給を必要とせず、また比較的長いタイマー計測時間の設定がＦＦ段数を増やすことなく実現可能にしたタイマー回路を得るものである。
また、第２の目的は、各タイマーに入力されるスタート信号のタイミングによるカウント誤差を生じないタイマー回路を得るものである。
また、第３の目的は、各タイマーに入力されるスタート信号が無意状態の場合には、消費電力を全く要しないタイマー回路を得るものである。
【０００７】
【課題を解決するための手段】
この発明に係わるタイマー回路においては、外部からカウント開始信号が入力されることによりイネーブル信号を出力するイネーブル制御回路、このイネーブル制御回路によって出力されたイネーブル信号の入力によりクロック信号を発振する発振回路、及びこの発振回路から発振されたクロック信号をカウントして所定のカウント値に達したときに有意信号を出力するカウンタ回路を備えたものである。
【０００８】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図に基づいて説明する。
図１は、この発明の実施の形態１によるタイマー回路を示す回路構成図であり、多重通信の伝送装置における警報（故障検出）機能などに用いられるタイマー回路の構成を示すものである。
外部から入力されるｋ個のスタート信号に基づき動作し、各々チャンネル対応したｋ個のタイマーからなるタイマー回路１が構成される。その任意１チャンネルにおけるスタート信号（カウント開始信号）をトリガにしてイネーブル制御回路３から出力されるイネーブル信号により、１ビットカウンタ４（カウンタ回路）は、イネーブル状態になると共に、発振回路２からクロック信号が発振開始され、１ビットカウンタ４は、その発振クロック信号を所定カウント値に達するまでカウントした後、デコーダ５からタイマー信号（有意信号）が出力される。
【０００９】
次に、動作について説明する。
例えば、タイマー［１］にてリセット優先のＲＳラッチ回路からなるイネーブル制御回路３は、タイマー信号［１］がＬレベルのときに外部から入力されるスタート信号［１］が、ＬからＨレベルになる（カウント開始信号の入力）と同時にセットされ、Ｈレベルとなるイネーブル信号をラッチ出力する。このイネーブル信号がＨレベルとなる期間中、１ビットカウンタ４は、イネーブル状態となり、また発振回路２では、クロック信号が持続発振されることになる。そして、１ビットカウンタ４のカウント値が、所定のカウント値に達したときに、タイマー信号［１］がＬからＨレベルになるようデコード出力されると共に、イネーブル制御回路３のイネーブル状態を解除し、且つ１ビットカウンタ４のカウント値を０にリセットする。
【００１０】
変形例としては、デコーダ５にてデコードされる所定カウント値は、各タイマー毎に任意に設定されていてもよく、またｋ個全てのタイマーに対し、同じ設定でもよい。
また、デコーダ５の内部にＲＳラッチ回路を持たせ、所定カウント値に達したときにＨレベルとなるタイマー信号［１］をラッチ出力してもよい。
さらにまた、イネーブル制御回路３から出力されるイネーブル信号を発振回路２の方へのみ入力し、１ビットカウンタ４のＣＥ（チップ・イネーブル）端子はＶＣＣへつないでもよい。
【００１１】
実施の形態１によれば、これより、多チャンネルに対応したタイマー回路１が、外部クロック信号の供給を必要とせず実現できる。
また、外部クロック信号を使用しないので、従来のように各タイマーに入力されるスタート信号のタイミングによるカウント誤差を、生じないようにすることができる。
また、各タイマーに入力されるスタート信号が無意状態の場合には、各タイマーは動作せず、消費電力を全く要しないタイマー回路とすることができる。
【００１２】
実施の形態２.
以下、この発明の実施の形態２を図に基づいて説明する。
図２は、この発明の実施の形態２によるタイマー回路の発振回路を示す回路構成図であり、図２（ａ）は、タイミングコンデンサＣｔ及び抵抗Ｒｔにより構成され、図２（ｂ）は、タイミングコンデンサ及び抵抗を可変型にしたものである。
【００１３】
図２（ａ）は、イネーブル制御回路３から出力されるイネーブル信号がＨレベルとなる期間中、タイミングコンデンサＣｔ及び抵抗Ｒｔの値で決まる発振周波数ｆＨｚ（≒１／Ｃｔ・Ｒｔ）のクロック信号（方形波）が発振状態となる。これは、発振制御可能なＣＲ発振回路としては、極めて一般的なものである。
例えば、Ｃｔ＝０．００１μＦ、Ｒｔ＝１００ｋΩとすれば、発振周波数ｆ＝１０ｋＨｚにて、ＦＦ段数１＝１４のときの本発明のタイマー回路１による最大計測時間は、約１．６４秒となる。このときｋ＝４８とすれば、本発明のタイマー回路構成において必要となるＦＦ段数は、６７２個（＝１×ｋ）でよく、従来例のタイマー回路構成において必要となる７７２個に比べて、ＦＦ数は１００個の削減となり、より多チャンネルに対応したタイマー回路になる程ＦＦ数の削減効果は大きくなる。
【００１４】
次に、図２（ｂ）は、図２（ａ）のＣＲ発振回路のタイミングコンデンサＣｔまたは抵抗Ｒｔを、各々ＶＲまたはＶＣの可変型のものに変更したものであり、これにより、発振回路２の発振周波数ｆは可変となり、本発明のタイマー回路１による計測時間は、より広い範囲で設定可能となる。
例えば、Ｃｔ＝０．００１μＦ（固定）、ＶＲ＝１０ｋ〜１００ｋΩ（可変）とすれば、発振周波数ｆ＝１０ｋ（ＶＲ＝１００ｋΩ）〜１００ｋＨｚ（ＶＲ＝１０ｋΩ）まで可変となり、ＦＦ段数１＝１４のときの本発明のタイマー回路１による最大計測時間の範囲は、約０．１６秒（１００ｋＨｚ）〜１．６４秒（ｆ＝１０ｋＨｚ）となる。
【００１５】
変形例としては、タイミング抵抗ＲｔのままコンデンサＣｔの方をＶＣに変更してもよいし、タイミングコンデンサＣｔ及び抵抗Ｒｔの両方をＶＲに変更してもよい。また、タイミング抵抗Ｒｔと直列にＶＲを挿入またはタイミングコンデンサＣｔと並列にＶＣを挿入してもよいし、或いはその両方を挿入してもよい。
さらに、発振回路２の発振周波数は、各タイマー毎に任意に設定されていてもよく、またｋ個全てのタイマーに対し同じ設定でもよい。
【００１６】
実施の形態２によれば、より少ないＦＦ数でタイマー回路を構成でき、また、計測時間をより広い範囲で設定可能にすることができる。
【００１７】
実施の形態３．
以下、この発明の実施の形態３を図に基づいて説明する。
図３は、この発明の実施の形態３によるタイマー回路を示す回路構成図であり、実施の形態１におけるｋ個全てのタイマーに対し同じ所定カウント値が設定されたタイマー回路１にて、いずれか最初にスタート信号がＬからＨレベルになった（最初にカウント開始信号が入力された）タイマーのみから、そのタイマー信号がＬからＨレベルになる出力を検出するようにした構成を示すものである。
図３において、１〜５は図１におけるものと同一のものである。各タイマーの出力するタイマー信号の論理和をとるＯＲ６を設けたものである。
【００１８】
図３では、各タイマーから出力されるｋ個のタイマー信号のＯＲ６をとり、その出力信号によって各タイマーのイネーブル制御回路３のイネーブル状態を解除し、且つ１ビットカウンタ４のカウント値を０にリセットするようにした。なお、ここでのイネーブル制御回路３は、一度スタート信号がＬからＨレベルになりセットされると、その後のスタート信号のレベルによらず、所定カウント値をカウントした後にデコード出力されるタイマー信号が、ＬからＨレベルになってリセットされるまで、セット状態が保持されることになる。
【００１９】
実施の形態３によれば、これより、多チャンネルに対応したタイマー回路１において、いずれか最初にスタート信号がＬからＨレベルになるチャンネルのみが明確に特定できる。
【００２０】
実施の形態４．
以下、この発明の実施の形態４を図に基づいて説明する。
図４は、この発明の実施の形態４によるタイマー回路を示す回路構成図であり、実施の形態１におけるｋ個全てのタイマーに対し同じ所定カウント値が設定されたタイマー回路１にて、いずれか最初にタイマー信号がＬからＨレベルになったタイマーのみから、その出力を検出するようにした構成を示すものである。
図４において、１、２、４〜６は図３におけるものと同一のものである。イネーブル制御回路７が、図３から変更されている。
【００２１】
図４では、イネーブル制御回路７のリセット入力として、各タイマーから出力されるｋ個のタイマー信号のＯＲ６出力と、スタート信号とのＯＲをとるようにした。なお、ここでのイネーブル制御回路７は、一度スタート信号がＬからＨレベルになりセットされても、その後のスタート信号が、所定カウント値をカウントしている最中にＬレベルに戻るとリセットされ、イネーブル状態が解除されることになる。
【００２２】
実施の形態４によれば、これより、多チャンネルに対応したタイマー回路１において、いずれか最初にタイマー信号がＬからＨレベルになるチャンネルのみが明確に特定できる。
【００２３】
実施の形態５．
以下、この発明の実施の形態５を図に基づいて説明する。
図５は、この発明の実施の形態５によるタイマー回路を示す回路構成図である。
図５において、１、３〜５は図１におけるものと同一のものである。ｋ個のタイマーに対し、発振回路８を１個のみ設けるようにした。各タイマーのタイマー信号とイネーブル信号との論理積をとるＡＮＤ９を設けている。
【００２４】
図５では、各タイマーのイネーブル制御回路３から出力されるイネーブル信号のＯＲをとり、その出力信号によって発振制御を行い、後段のｋ個の１ビットカウンタ４へクロック信号を供給するための発振回路８を、１個のみ設けると共に、各タイマーにおけるイネーブル信号とタイマー信号とのＡＮＤ９をとり、その出力信号によって、各タイマーのイネーブル制御回路３のイネーブル状態を解除し、且つ１ビットカウンタ４のカウント値を０にリセットするようにしたことである。
任意のタイマーにてイネーブル信号がＨレベルとなっている限り、発振回路８は発振状態にあるため、複数のタイマーにてカウント動作状態にあっても、各タイマーでは所定カウント値をカウントし終わるまで、その動作は持続されることになる。
【００２５】
実施の形態５によれば、これより、多チャンネルに対応したタイマー回路１において、発振回路を１個のみにすることができる。
【００２６】
実施の形態６．
以下、この発明の実施の形態６を図に基づいて説明する。
図６は、この発明の実施の形態６によるタイマー回路を示す回路構成図である。
図６において、１、３〜５、８、９は図５におけるものと同一のものである。図５における発振回路８の発振出力に、クロック周波数を測定調整するためのチェック端子１０と、各タイマーのデコード出力に、タイマー信号がＬからＨレベルになったときに点灯するＬＥＤ表示回路１１を設けたものである。
【００２７】
発振回路８の発振出力をチェック端子にて測定しながら、可変型タイミングコンデンサＶＣまたは抵抗ＶＲを可変することで、そのクロック周波数の調整作業は容易となり、本発明のタイマー回路１の計測時間精度を向上させることができる。
そして、ＬＥＤ表示機能にて、各タイマーから出力されるタイマー信号のＬからＨレベルへの検出状態を視覚的に認知するようにした。
このＬＥＤ表示機能の変形例としては、ＬＥＤの換わりに警報用のブザーでもよい。
【００２８】
実施の形態６によれば、クロック周波数の調整が容易にでき、また、タイマー信号のＬからＨレベルへの検出状態を認知することができる。
【００２９】
【発明の効果】
この発明は、以上説明したように、外部からカウント開始信号が入力されることによりイネーブル信号を出力するイネーブル制御回路、このイネーブル制御回路によって出力されたイネーブル信号の入力によりクロック信号を発振する発振回路、及びこの発振回路から発振されたクロック信号をカウントして所定のカウント値に達したときに有意信号を出力するカウンタ回路を備えたので、タイマー回路を、外部クロック信号の供給を必要とせずに実現することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるタイマー回路を示す回路構成図である。
【図２】この発明の実施の形態２によるタイマー回路の発振回路を示す回路構成図である。
【図３】この発明の実施の形態３によるタイマー回路を示す回路構成図である。
【図４】この発明の実施の形態４によるタイマー回路を示す回路構成図である。
【図５】この発明の実施の形態５によるタイマー回路を示す回路構成図である。
【図６】この発明の実施の形態６によるタイマー回路を示す回路構成図である。
【符号の説明】
１  タイマー回路、２，８  発振回路、３，７  イネーブル制御回路、
４  カウンタ、５  デコーダ、６  ＯＲ、９  ＡＮＤ、１０  チェック端子、
１１  ＬＥＤ表示回路。
【図１】
2004212086.tif 000003
【図２】
2004212086.tif 000004
【図３】
2004212086.tif 000005
【図４】
2004212086.tif 000006
【図５】
2004212086.tif 000007
【図６】
2004212086.tif 000008