(57)【要約】【課題】小型で論理処理が行える新しい磁性体論理素子及びこの素子をアレイ化した磁性体論理素子アレイを提供することを目的とする。【解決手段】少なくとも２つ以上の磁性層（ＨＭ、ＳＭ）、磁性層間の中間層（ＳＰ）と、磁性層（ＳＭ）の磁化方向制御部とを有し、磁性層（ＳＭ）の磁化方向を制御するための入力信号をＡ，Ｂ２つ以上設けそれぞれ０，１を割り当て、入力信号Ａ，Ｂの組み合わせで磁性層（ＳＭ）の磁化を決定し、中間層を介した磁気抵抗効果の大小を出力信号Ｃとする磁性体論理素子を提供する。【選択図】　　図１
2004006775.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも２つ以上の磁性部と、
前記２つ以上の磁性部の間に設けられたＭＲ中間部と、
前記２つ以上の磁性部の少なくともいずれかの磁化方向を制御する磁化方向制御部と、
を備え、
前記磁性部の磁化方向を制御するための入力信号Ａ及び入力信号Ｂを設けてそれぞれに「０」と「１」を割り当て、前記入力信号Ａと前記入力信号Ｂとの組み合わせにより前記磁性部の磁化を決定し、前記ＭＲ中間部を介した磁気抵抗効果の大小を出力信号Ｃとしたことを特徴とする磁性体論理素子。
【請求項２】
磁化方向が第１の方向に固着された第１の強磁性体を含む第１のハード磁性部と、
磁化方向が第２の方向に固着された第２の強磁性体を含む第２のハード磁性部と、
前記第１及び第２のハード磁性部の間に設けられたＭＲ中間部と、
前記第１のハード磁性部と前記ＭＲ中間部との間に設けられ、第３の強磁性体を有する第１のソフト磁性部と、
前記第２のハード磁性部と前記ＭＲ中間部との間に設けられ、第４の強磁性体を有する第２のソフト磁性部と、
前記第１のハード磁性部と前記第１のソフト磁性部との間に設けられた第１のスピントランスファ中間部と、
前記第２のハード磁性部と前記第２のソフト磁性部との間に設けられた第２のスピントランスファ中間部と、
を備え、
第１の論理入力信号に対応して、前記第１のハード磁性部と前記第１のソフト磁性部との間で書き込み電流を流すことにより、前記第３の強磁性体の磁化を前記第１の方向と略平行または略反平行な向きに向け、
第２の論理入力信号に対応して、前記第２のハード磁性部と前記第２のソフト磁性部との間で書き込み電流を流すことにより、前記第４の強磁性体の磁化を前記第２の方向と略平行または略反平行な向きに向け、
前記第１のソフト磁性部と前記第２のソフト磁性部との間でセンス電流を流すことにより、前記第３の強磁性体と前記第４の強磁性体の磁化の向きの相対的な関係に基づく論理出力を検出可能としたことを特徴とする磁性体論理素子。
【請求項３】
磁化方向が第１の方向に固着された第１の強磁性体を含む第１のハード磁性部と、
磁化方向が第２の方向に固着された第２の強磁性体を含む第２のハード磁性部と、
前記第１及び第２のハード磁性部の間に設けられたＭＲ中間部と、
前記第１のハード磁性部と前記ＭＲ中間部との間に設けられ、第３の強磁性体を有する第１のソフト磁性部と、
前記第２のハード磁性部と前記ＭＲ中間部との間に設けられ、第４の強磁性体を有する第２のソフト磁性部と、
前記第１のハード磁性部と前記第１のソフト磁性部との間に設けられた第１のスピントランスファ中間部と、
前記第２のハード磁性部と前記第２のソフト磁性部との間に設けられた第２のスピントランスファ中間部と、
を備え、
第１の論理入力信号と第２の論理入力信号との間の大小関係に対応した書き込み電流を、前記第１のハード磁性部と前記第１のソフト磁性部との間で流すことにより、前記第３の強磁性体の磁化を前記第１の方向と略平行または略反平行な向きに向け、
前記第１のソフト磁性部と前記第２のソフト磁性部との間でセンス電流を流すことにより、前記第３の強磁性体と前記第４の強磁性体の磁化の向きの相対的な関係に基づく論理出力を検出可能としたことを特徴とする磁性体論理素子。
【請求項４】
磁化方向が第１の方向に固着された第１の強磁性体を含む第１のハード磁性部と、
第２の強磁性体を含む第２のソフト磁性部と、
前記第１のハード磁性部と前記第２のソフト磁性部との間に設けられ、第３の強磁性体を含む第１のソフト磁性部と、
前記第１のハード磁性部と前記第１のソフト磁性部との間に設けられたスピントランスファ中間部と、
前記第１及び第２のソフト磁性部の間に設けられたＭＲ中間部と、
を備え、
第１の論理入力信号と第２の論理入力信号との間の大小関係に対応した書き込み電流を、前記第１のハード磁性部と前記第１のソフト磁性部との間で流すことにより、前記第３の強磁性体の磁化を前記第１の方向と略平行または略反平行な向きに向け、
前記第１及び第２のソフト磁性部の間でセンス電流を流すことにより、前記第２の強磁性体の前記第３の強磁性体の磁化の向きの相対的な関係に基づく論理出力を検出可能としたことを特徴とする磁性体論理素子。
【請求項５】
磁化方向が第１の方向に固着された第１の強磁性体を含む第１のハード磁性部と、
磁化方向が第２の方向に固着された第２の強磁性体を含む第２のハード磁性部と、
前記第１及び第２のハード磁性部の間に設けられ、第３の強磁性体を含むソフト磁性部と、
前記第１のハード磁性部と前記ソフト磁性部との間に設けられたスピントランスファ中間部と、
前記第２のハード磁性部と前記ソフト磁性部との間に設けられたＭＲ中間部と、
を備え、
第１の論理入力信号に対応した第１の電圧を前記第１のハード磁性部と前記ソフト磁性部とのいずれか一方に印加し、第２の論理入力信号に対応した第２の電圧を前記第１のハード磁性部と前記ソフト磁性部とのいずれか他方に印加し、前記第１のハード磁性部と前記ソフト磁性部との間で前記第１及び第２の電圧の大小関係に応じて流れる書き込み電流によって、前記第３の強磁性体の磁化を前記第１の方向と略平行または略反平行のいずれか一方の向きに向け、
前記第２のハード磁性部と前記ソフト磁性部との間でセンス電流を流すことにより、前記第２の方向に対する、前記第３の強磁性体の磁化の向きの相対的な関係に基づく論理出力を検出可能としたことを特徴とする磁性体論理素子。
【請求項６】
磁化方向が第１の方向に固着された第１の強磁性体を含むハード磁性部と、
第２の強磁性体を含むソフト磁性部と、
前記ハード磁性部と前記ソフト磁性部との間に設けられたＭＲ中間部と、
第１の方向に延在する第１の書き込み配線と、
前記第１の方向と交差する方向に延在する第２の書き込み配線と、
を備え、
第１の論理入力信号に対応した第１の書き込み電流を前記第１の書き込み配線に流し、第２の論理入力信号に対応した第２の書き込み電流を前記第２の書き込み配線に流して、前記第１及び第２の書き込み電流により形成された合成磁界により前記第２の強磁性体の磁化を前記第１の方向と略平行または略反平行のいずれか一方の向きに向け、
前記ハード磁性部と前記ソフト磁性部との間でセンス電流を流すことにより、前記第１の方向に対する、前記第２の強磁性体の磁化の向きの相対的な関係に基づく論理出力を検出可能としたことを特徴とする磁性体論理素子。
【請求項７】
前記書き込み電流を流すことにより前記ソフト磁性部にスピン偏極した電子電流が流入し、前記スピン偏極した電子電流によりそのソフト磁性部の強磁性体の磁化が前記略平行または略反平行な向きに向けられることを特徴とする請求項２〜６のいずれか１つに記載の磁性体論理素子。
【請求項８】
前記センス電流を流したときに、前記磁化の向きの相対的な関係に応じて抵抗が変化することを特徴とする請求項２〜７のいずれか１つに記載の磁性体論理素子。
【請求項９】
前記ＭＲ中間部は、電気的に絶縁性の材料により形成されてなることを特徴とする請求項２〜８のいずれか１つに記載の磁性体論理素子。
【請求項１０】
前記ＭＲ中間部は、隣接する磁性部から延出した磁気接点を含むことを特徴とする請求項２〜８のいずれか１つに記載の磁性体論理素子。
【請求項１１】
前記ソフト磁性部が有する前記強磁性体は、前記ハード磁性部が有する前記強磁性体よりも軟磁性の材料からなることを特徴とする請求項２〜９のいずれか１つに記載の磁性体論理素子。
【請求項１２】
前記ハード磁性部が有する前記強磁性体に交換バイアス磁界を印加する反強磁性層をさらに備えたことを特徴とする請求項２〜１１のいずれか１つに記載の磁性体論理素子。
【請求項１３】
請求項１〜１２のいずれか１つに記載の複数の磁性体論理素子と、
この磁性体論理素子の任意のいずれかを選択し論理入力信号またはセンス電流を流す手段と、
を備えたことを特徴とする磁性体論理素子アレイ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、磁性体論理素子及び磁性体論理素子アレイに関し、より詳細には、電流直接駆動型の記録と、磁気抵抗効果による再生が可能な磁性体論理素子及び磁性体論理素子アレイに関する。
【０００２】
【従来の技術】
強磁性層／非磁性層／強磁性層からなる積層構造において面内に電流を流した場合に、巨大磁気抵抗効果（Ｇｉａｎｔ　Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ　ｅｆｆｅｃｔ）が発現することが見出されて以来、大きな磁気抵抗変化率を持つ系として、電流を積層構造に対して垂直方向に流すＣＰＰ（Ｃｕｒｒｅｎｔ　Ｐｅｒｐｅｎｄｉｃｕｌａｒ　ｔｏ　Ｐｌａｎｅ）型磁気抵抗効果素子や、非磁性層が絶縁体からなる強磁性トンネル磁気抵抗効果素子が開発された。
【０００３】
さらに、より大きな磁気抵抗効果を示す系として、２つの針状のニッケル（Ｎｉ）を付き合わせた「磁気微小接点」、あるいは２つのマグネタイトを接触させた「磁気微小接点」（　Ｎ．　Ｇａｒｃｉａ，　Ｍ．　Ｍｕｎｏｚ，　ａｎｄ　Ｙ．　−Ｗ．　Ｚｈａｏ，　Ｐｈｙｓｉｃａｌ　Ｒｅｖｉｅｗ　Ｌｅｔｔｅｒｓ，　ｖｏｌ．８２，　ｐ２９２３　（１９９９））、あるいは２つのマグネタイトを接触させた磁気微小接点（Ｊ．　Ｊ．　Ｖｅｒｓｌｕｉｊｓ，　Ｍ．　Ａ．　Ｂａｒｉ　ａｎｄ　Ｊ．　Ｍ．　Ｄ．　Ｃｏｅｙ，　ＰｈｙｓｉｃａｌＲｅｖｉｅｗ　Ｌｅｔｔｅｒｓ，　ｖｏｌ．８７，　ｐ２６６０１　−１　（２００１　）　）が見出された。
【０００４】
これらの磁気抵抗効果素子は、磁気センサーや磁気記録再生システムの再生素子として用いるだけでなく、不揮発性の固体磁気メモリとしての展開が進められている。しかし、これら従来の素子が有する機能は、センサあるいはメモリなどとしての単機能に過ぎなかった。
【０００５】
これに対し、シリコン（Ｓｉ）デバイスに代表される半導体素子は、論理回路、メモリ素子などとして広く用いられている。しかしこれらの半導体回路素子は、本質的に抵抗が高く、キャリア濃度が小さいために、集積化に伴う消費電力の増加あるいはダウンサイジングによる誤動作などが問題となっている。また、論理回路として使用する場合、１つの論理処理でも複数個のトランジスタ等の組み合わせが必要であるなど、さらなる小型化は難しい。
【０００６】
【発明が解決しようとする課題】
磁気抵抗効果を利用した磁気素子は、これまでセンサあるいは磁気メモリとしての単機能をもつのみであった。一方、これまでの論理回路は、半導体を用いて形成されているが、今後のさらなる小型化・集積化のためには、ダウンサイジングの問題、複数の素子構成などが課題であった。
【０００７】
本発明は、かかる課題の認識に基づいてなされたもものであり、その目的は、小型で論理処理が行える新しい磁性体論理素子及びこの素子をアレイ化した磁性体論理素子アレイを提供することにある。
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の磁性体論理素子は、
少なくとも２つ以上の磁性部と、
前記２つ以上の磁性部の間に設けられたＭＲ中間部と、
前記２つ以上の磁性部の少なくともいずれかの磁化方向を制御する磁化方向制御部と、
を備え、
前記磁性部の磁化方向を制御するための入力信号Ａ及び入力信号Ｂを設けてそれぞれに「０」と「１」を割り当て、前記入力信号Ａと前記入力信号Ｂとの組み合わせにより前記磁性部の磁化を決定し、前記ＭＲ中間部を介した磁気抵抗効果の大小を出力信号Ｃとしたことを特徴とする。
【０００８】
また、本発明の第２の磁性体論理素子は、
磁化方向が第１の方向に固着された第１の強磁性体を含む第１のハード磁性部と、
磁化方向が第２の方向に固着された第２の強磁性体を含む第２のハード磁性部と、
前記第１及び第２のハード磁性部の間に設けられたＭＲ中間部と、
前記第１のハード磁性部と前記ＭＲ中間部との間に設けられ、第３の強磁性体を有する第１のソフト磁性部と、
前記第２のハード磁性部と前記ＭＲ中間部との間に設けられ、第４の強磁性体を有する第２のソフト磁性部と、
前記第１のハード磁性部と前記第１のソフト磁性部との間に設けられた第１のスピントランスファ中間部と、
前記第２のハード磁性部と前記第２のソフト磁性部との間に設けられた第２のスピントランスファ中間部と、
を備え、
第１の論理入力信号に対応して、前記第１のハード磁性部と前記第１のソフト磁性部との間で書き込み電流を流すことにより、前記第３の強磁性体の磁化を前記第１の方向と略平行または略反平行な向きに向け、
第２の論理入力信号に対応して、前記第２のハード磁性部と前記第２のソフト磁性部との間で書き込み電流を流すことにより、前記第４の強磁性体の磁化を前記第２の方向と略平行または略反平行な向きに向け、
前記第１のソフト磁性部と前記第２のソフト磁性部との間でセンス電流を流すことにより、前記第３の強磁性体と前記第４の強磁性体の磁化の向きの相対的な関係に基づく論理出力を検出可能としたことを特徴とする。
【０００９】
また、本発明の第３の磁性体論理素子は、磁化方向が第１の方向に固着された第１の強磁性体を含む第１のハード磁性部と、
磁化方向が第２の方向に固着された第２の強磁性体を含む第２のハード磁性部と、
前記第１及び第２のハード磁性部の間に設けられたＭＲ中間部と、
前記第１のハード磁性部と前記ＭＲ中間部との間に設けられ、第３の強磁性体を有する第１のソフト磁性部と、
前記第２のハード磁性部と前記ＭＲ中間部との間に設けられ、第４の強磁性体を有する第２のソフト磁性部と、
前記第１のハード磁性部と前記第１のソフト磁性部との間に設けられた第１のスピントランスファ中間部と、
前記第２のハード磁性部と前記第２のソフト磁性部との間に設けられた第２のスピントランスファ中間部と、
を備え、
第１の論理入力信号と第２の論理入力信号との間の大小関係に対応した書き込み電流を、前記第１のハード磁性部と前記第１のソフト磁性部との間で流すことにより、前記第３の強磁性体の磁化を前記第１の方向と略平行または略反平行な向きに向け、
前記第１のソフト磁性部と前記第２のソフト磁性部との間でセンス電流を流すことにより、前記第３の強磁性体と前記第４の強磁性体の磁化の向きの相対的な関係に基づく論理出力を検出可能としたことを特徴とする。
【００１０】
また、本発明の第４の磁性体論理素子は、磁化方向が第１の方向に固着された第１の強磁性体を含む第１のハード磁性部と、
第２の強磁性体を含む第２のソフト磁性部と、
前記第１のハード磁性部と前記第２のソフト磁性部との間に設けられ、第３の強磁性体を含む第１のソフト磁性部と、
前記第１のハード磁性部と前記第１のソフト磁性部との間に設けられたスピントランスファ中間部と、
前記第１及び第２のソフト磁性部の間に設けられたＭＲ中間部と、
を備え、
第１の論理入力信号と第２の論理入力信号との間の大小関係に対応した書き込み電流を、前記第１のハード磁性部と前記第１のソフト磁性部との間で流すことにより、前記第３の強磁性体の磁化を前記第１の方向と略平行または略反平行な向きに向け、
前記第１及び第２のソフト磁性部の間でセンス電流を流すことにより、前記第２の強磁性体の前記第３の強磁性体の磁化の向きの相対的な関係に基づく論理出力を検出可能としたことを特徴とする。
【００１１】
また、本発明の第５の磁性体論理素子は、
磁化方向が第１の方向に固着された第１の強磁性体を含む第１のハード磁性部と、
磁化方向が第２の方向に固着された第２の強磁性体を含む第２のハード磁性部と、
前記第１及び第２のハード磁性部の間に設けられ、第３の強磁性体を含むソフト磁性部と、
前記第１のハード磁性部と前記ソフト磁性部との間に設けられたスピントランスファ中間部と、
前記第２のハード磁性部と前記ソフト磁性部との間に設けられたＭＲ中間部と、
を備え、
第１の論理入力信号に対応した第１の電圧を前記第１のハード磁性部と前記ソフト磁性部とのいずれか一方に印加し、第２の論理入力信号に対応した第２の電圧を前記第１のハード磁性部と前記ソフト磁性部とのいずれか他方に印加し、前記第１のハード磁性部と前記ソフト磁性部との間で前記第１及び第２の電圧の大小関係に応じて流れる書き込み電流によって、前記第３の強磁性体の磁化を前記第１の方向と略平行または略反平行のいずれか一方の向きに向け、
前記第２のハード磁性部と前記ソフト磁性部との間でセンス電流を流すことにより、前記第２の方向に対する、前記第３の強磁性体の磁化の向きの相対的な関係に基づく論理出力を検出可能としたことを特徴とする。
【００１２】
また、本発明の第６の磁性体論理素子は、
磁化方向が第１の方向に固着された第１の強磁性体を含むハード磁性部と、
第２の強磁性体を含むソフト磁性部と、
前記ハード磁性部と前記ソフト磁性部との間に設けられたＭＲ中間部と、
第１の方向に延在する第１の書き込み配線と、
前記第１の方向と交差する方向に延在する第２の書き込み配線と、
を備え、
第１の論理入力信号に対応した第１の書き込み電流を前記第１の書き込み配線に流し、第２の論理入力信号に対応した第２の書き込み電流を前記第２の書き込み配線に流して、前記第１及び第２の書き込み電流により形成された合成磁界により前記第２の強磁性体の磁化を前記第１の方向と略平行または略反平行のいずれか一方の向きに向け、
前記ハード磁性部と前記ソフト磁性部との間でセンス電流を流すことにより、前記第１の方向に対する、前記第２の強磁性体の磁化の向きの相対的な関係に基づく論理出力を検出可能としたことを特徴とする。
【００１３】
一方、本発明の磁性体論理素子アレイは、
上記いずれかの複数の磁性体論理素子と、
この磁性体論理素子の任意のいずれかを選択し論理入力信号またはセンス電流を流す手段と、
を備えたことを特徴とする。
【００１４】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について説明する。
図１は、本発明の第１の磁性体論理素子の動作を概念的に表す模式図である。
【００１５】
すなわち、この磁性体論理素子は、２つの磁性部（ＦＭ１、ＦＭ２）と、これら磁性部の間に設けられたＭＲ中間部（ＳＰ）と、これら磁性部の少なくともいずれかの磁化方向を制御する磁化方向制御部（ＭＣ）と、を備えている。そして、磁性部ＦＭ１、の磁化方向を制御するための入力信号Ａ及び入力信号Ｂを設けてそれぞれに「０」と「１」を割り当て、入力信号Ａと入力信号Ｂとの組み合わせにより磁性部（ＦＭ１、ＦＭ２）の磁化を決定し、ＭＲ中間部ＳＰを介した磁気抵抗効果の大小を出力信号Ｃとしたことを特徴とする。
【００１６】
次に、図２は、本発明の第２の磁性体論理素子の動作を概念的に説明する模式図である。
【００１７】
すなわち、この磁性体論理素子は、磁化方向が第１の方向に固着された第１の強磁性体を含む第１のハード磁性部（ＨＭ１）と、磁化方向が第２の方向に固着された第２の強磁性体を含む第２のハード磁性部（ＨＭ２）と、を備えている。またさらに、これらハード磁性部の間に設けられたＭＲ中間部（ＳＰ）と、第１のハード磁性部（ＨＭ１）とＭＲ中間部（ＳＰ）との間に設けられ、第３の強磁性体を有する第１のソフト磁性部（ＳＭ１）と、第２のハード磁性部（ＨＭ２９とＭＲ中間部（ＳＰ）との間に設けられ、第４の強磁性体を有する第２のソフト磁性部（ＳＭ２）と、を備えている。さらに、第１のハード磁性部（ＨＭ１）と第１のソフト磁性部（ＳＭ１）との間に設けられた第１のスピントランスファ中間部（ＮＭ１）と、第２のハード磁性部（ＨＭ２）と第２のソフト磁性部（ＳＭ２）との間に設けられた第２のスピントランスファ中間部（ＮＭ２）と、を備えている。
【００１８】
そして、第１の論理入力信号Ａに対応して、第１のハード磁性部（ＨＭ１）と第１のソフト磁性部（ＳＭ１）との間で書き込み電流を流すことにより、第３の強磁性体の磁化を第１の方向と略平行または略反平行な向きに向ける。また、第２の論理入力信号Ｂに対応して、第２のハード磁性部（ＨＭ２）と第２のソフト磁性部（ＳＭ２）との間で書き込み電流を流すことにより、第４の強磁性体の磁化を第２の方向と略平行または略反平行な向きに向ける。
【００１９】
一方、第１のソフト磁性部（ＳＭ１）と第２のソフト磁性部（ＳＭ２）との間でセンス電流を流すことにより、第３の強磁性体と第４の強磁性体の磁化の向きの相対的な関係に基づく論理出力Ｃを可能としたことを特徴とする。
【００２０】
次に、図３は、本発明の第３の磁性体論理素子の動作を概念的に説明する模式図である。
すなわち、この磁性体論理素子も、磁化方向が第１の方向に固着された第１の強磁性体を含む第１のハード磁性部（ＨＭ１）と、磁化方向が第２の方向に固着された第２の強磁性体を含む第２のハード磁性部（ＨＭ２）と、を備えている。またさらに、これらハード磁性部の間に設けられたＭＲ中間部（ＳＰ）と、第１のハード磁性部（ＨＭ１）とＭＲ中間部（ＳＰ）との間に設けられ、第３の強磁性体を有する第１のソフト磁性部（ＳＭ１）と、第２のハード磁性部（ＨＭ２９とＭＲ中間部（ＳＰ）との間に設けられ、第４の強磁性体を有する第２のソフト磁性部（ＳＭ２）と、を備えている。さらに、第１のハード磁性部（ＨＭ１）と第１のソフト磁性部（ＳＭ１）との間に設けられた第１のスピントランスファ中間部（ＮＭ１）と、第２のハード磁性部（ＨＭ２）と第２のソフト磁性部（ＳＭ２）との間に設けられた第２のスピントランスファ中間部（ＮＭ２）と、を備えている。
【００２１】
そして、第１の論理入力信号Ａと第２の論理入力信号Ｂとの組み合わせに対応して、第１のハード磁性部（ＨＭ１）と第１のソフト磁性部（ＳＭ１）との間で書き込み電流を流すことにより、第３の強磁性体の磁化を第１の方向と略平行または略反平行な向きに向ける。具体的には、例えば、第１の論理入力信号Ａと第２の論理入力信号Ｂとの差分に基づいて、書き込み電流を流すことができる。
【００２２】
一方、第１のソフト磁性部（ＳＭ１）と第２のソフト磁性部（ＳＭ２）との間でセンス電流を流すことにより、第３の強磁性体と第４の強磁性体の磁化の向きの相対的な関係に基づく論理出力Ｃを可能としたことを特徴とする。
【００２３】
次に、図４は、本発明の第４の磁性体論理素子の動作を概念的に説明する模式図である。
すなわち、この磁性体論理素子は、磁化方向が第１の方向に固着された第１の強磁性体を含む第１のハード磁性部（ＨＭ１）と、磁化方向が第２の方向に固着された第２の強磁性体を含む第２のハード磁性部（ＨＭ２）と、第１及び第２のハード磁性部の間に設けられ、第３の強磁性体を含むソフト磁性部（ＳＭ１）と、第１のハード磁性部（ＨＭ１）とソフト磁性部（ＳＭ１）との間に設けられたスピントランスファ中間部（ＮＭ１）と、第２のハード磁性部（ＨＭ２）とソフト磁性部（ＳＭ１）との間に設けられたＭＲ中間部（ＳＰ）と、を備えている。
【００２４】
そして、第１の論理入力信号Ａに対応して、第１のハード磁性部（ＨＭ１）とソフト磁性部（ＳＭ１）との間で書き込み電流を流すことにより、第３の強磁性体の磁化を第１の方向と略平行または略反平行な向きに向ける。
【００２５】
また、第２の論理入力信号に対応して、第１のハード磁性部（ＨＭ１）とソフト磁性部（ＳＭ１）との間で書き込み電流を流すことにより、第３の強磁性体の磁化を第１の方向と略平行または略反平行な向きに向ける。
【００２６】
そして、ソフト磁性部（ＳＭ１）と第２のハード磁性部（ＨＭ２）との間でセンス電流を流すことにより、第２の強磁性体の磁化と第３の強磁性体の磁化の向きの相対的な関係に基づく論理出力Ｃを可能としたことを特徴とする。
【００２７】
以下、さらに具体的な素子の構造を挙げて説明する。
【００２８】
（第１の実施の形態）
図５は、本発明の第１の実施の形態にかかる磁性体論理素子の要部断面構造を例示する模式図である。
すなわち、本実施形態の磁性体論理素子は、その中央に設けられたＭＲ中間部ＳＰの両隣にソフト磁性部ＳＭ１とＳＭ２とを有し、さらにその外側に、それぞれスピントランスファ中間部ＮＭ１とＮＭ２とを介してハード磁性部ＨＭ１とＨＭ２とを有する。また、ハード磁性部ＨＭ１、ＨＭ２、およびソフト磁性部ＳＭ１、ＳＭ２には、それぞれ電極Ｅ１〜Ｅ４が設けられている。
【００２９】
ここで、「ソフト磁性部」とは、磁化が固着されておら
ず書きこみ可能なフリー状態である磁性部をいう。また、「ハード磁性部」とは、保磁力が大きな材料からなる磁性部か、あるいは磁化が固着された磁性部をいう。従って、ソフト磁性部とハード磁性部の材質は同じ場合もありうる。ハード磁性部ＨＭ１、ＨＭ２の磁化Ｍ１、Ｍ４は、互いに平行または反平行な方向に固着されている。
【００３０】
ここで、入力信号ＡとＢは、電極Ｅ１〜Ｅ４に適宜、入力される。すなわち、入力信号を、電極Ｅ１と電極Ｅ２とに入力することにより、ソフト磁性部ＳＭ１の磁化Ｍ２の方向を制御し、電極Ｅ３と電極Ｅ４とに入力することにより、ソフト磁性部ＳＭ２の磁化方向Ｍ３を制御する。
【００３１】
これらいずれの場合も、スピン偏極した電子電流によってソフト磁性部ＳＭ１、ＳＭ２の磁化方向を制御する。
【００３２】
図６は、スピン偏極電流による磁化方向の制御を説明するための概念図である。
【００３３】
すなわち、まず同図（ａ）に表したように、ハード磁性部ＨＭ１（あるいはＨＭ２）からソフト磁性部ＳＭ１（あるいはＳＭ２）に向けて電子電流を流すと、ソフト磁性部ＳＭ１（ＳＭ２）に対して、ハード磁性部ＨＭ１（ＨＭ２）の磁化Ｍ１（Ｍ４）と同方向の書き込みができる。つまり、この方向に電子電流を流した場合、電子のスピンはまず、ハード磁性部ＨＭ１（ＨＭ２）においてその磁化Ｍ１（Ｍ４）の方向に応じて偏極される。そして、このようにスピン偏極された電子がソフト磁性部ＳＭ１（ＳＭ２）に流入して、その磁化Ｍ２（Ｍ３）をハード磁性部ＨＭ１（ＨＭ２）の磁化Ｍ１（Ｍ４）と同方向に反転させる。
【００３４】
これに対して、図６（ｂ）に表したように、ソフト磁性部ＳＭ１（あるいはＳＭ２）からハード磁性部ＨＭ１（あるいはＨＭ２）に向けて電子電流を流すと、これとは逆方向に書き込むことができる。すなわち、ハード磁性部ＨＭ１（ＨＭ２）の磁化Ｍ１（Ｍ４）と対応したスピン電子は、ハード磁性部ＨＭ１（ＨＭ２）を容易に通過できのに対して、磁化Ｍ１（Ｍ４）と逆方向のスピン電子は、スピントランスファ中間部ＮＭ１（ＮＭ２）とハード磁性部ＨＭ１（ＨＭ２）との界面において、高い確率で反射される。そして、このように反射されたスピン偏極電子がソフト磁性部ＳＭ１（ＳＭ２）に戻ることにより、ソフト磁性部ＳＭ１（ＳＭ２）の磁化Ｍ２（Ｍ３）を、ハード磁性部Ｍ１（Ｍ４）とは逆の方向に反転させる。
【００３５】
このような「電流直接駆動型磁化反転」は、例えば、Ｊ．　Ｃ．　Ｓｌｏｎｃｚｅｗｓｋｉ，　Ｊ．　Ｍａｇｎ．　Ｍａｇｎ．　Ｍａｔｅｒ．　１５９，　Ｌ１　（１９９６）．　Ｅ．　Ｂ．　Ｍｙｅｒｓ，　ｅｔ　ａｌ．，　Ｓｃｉｅｎｃｅ　２８５，　８６７　（１９９９）．　Ｊ．　Ａ．　Ｋａｔｉｎｅ，　ｅｔ　ａｌ．，　Ｐｈｙｓ．　Ｒｅｖ．　Ｌｅｔｔ．　１４，　３１４９　（２０００）．　Ｆ．　Ｊ．　Ａｌｂｅｒｔ，　ｅｔ　ａｌ．，　Ａｐｐｌ．　Ｐｈｙ．　Ｌｅｔｔ．　７７，　３８０９　（２０００）．　Ｊ．　−Ｅ．　Ｗｅｇｒｏｗｅ，　ｅｔ　ａｌ．，　Ｅｕｒｏｐｈｙｓ．　Ｌｅｔｔ．，　４５，　６２６　（１９９９）．　Ｊ．　Ｚ．　Ｓｕｎ，　Ｊ．　Ｍａｇｎ．　Ｍａｇｎ．　Ｍａｔｅｒ．　２０２，　１５７　（１９９９）．などに開示されている。
【００３６】
すなわち、この現象は、ハード磁性部ＨＭ１（ＨＭ２）を通過する際、またはハード磁性部により反射されてスピン偏極した電流が流れることにより発生するスピン偏極電子の角運動量が、ソフト磁性部の角運動量に伝達されることで磁化反転するものである。
【００３７】
このように、本発明においては、スピン偏極電流による電流直接駆動型の磁化反転機構によって、ソフト磁性部ＳＭ１、ＳＭ２に所定の磁化を書き込むことができる。つまり、ソフト記録層に対して、より直接的に作用させることが可能である。このため、漏洩電流磁界により記録層を磁化反転させる従来の記録素子と比較して、記録時の磁化反転に必要な電流を減少させることが可能となる。
【００３８】
一方、図５の磁性体論理素子において、情報の読み出し、すなわち論理信号の出力は、例えば、電極Ｅ２と電極Ｅ３との間の磁気抵抗を読み込むことにより行うことができる。
【００３９】
図７は、本実施形態の磁性体論理素子における情報の読み出しの動作を説明する模式図である。
すなわち、同図（ａ）に表したように、ソフト磁性部ＳＭ１の磁化Ｍ２とソフト磁性部ＳＭ２の磁化Ｍ３とが平行の場合、同図に矢印で表した方向（あるいはこれと逆の方向でもよい）にセンス電流を流して得られる抵抗は小さい。
【００４０】
一方、図７（ｂ）に表したように、ソフト磁性部ＳＭ１の磁化Ｍ２とソフト磁性部ＳＭ２の磁化Ｍ３とが反平行の場合、抵抗は大きくなる。従って、これら抵抗出力に対応して、「０」レベルと「１」レベルとを割り当てることにより、２値情報の読み出しができる。例えば、抵抗が小さい状態を「０」、抵抗が大きい状態を「１」とすることができる。あるいは、この逆に割り当ててもよい。
【００４１】
このようにすると、後に詳述するように、電極Ｅ１〜Ｅ４にそれぞれ入力する信号の組み合わせによって、各種の論理処理が可能となる。
【００４２】
本発明においては、このような磁気抵抗効果によりソフト磁性部ＳＭ１、ＳＭ２の磁化方向に応じた２値情報を高い感度で読み出すことが可能となる。またさらに、後に詳述するように、ＭＲ中間部ＳＰの材料や構造を適宜工夫することにより、センス電流を流す再生部の電気抵抗を最適なレベルまで高くすることができる。その結果として、特に、素子をアレイ化したような場合の素子選択が容易となり、この磁性体論理素子を集積化させたメモリ素子あるいは論理回路などを実現できる。
【００４３】
なお、本発明において設けるスピントランスファ中間部ＮＭ１及びＮＭ２としては、抵抗が小さい材料を用いることができるので、ソフト磁性部ＳＭ１とＳＭ２との間の磁気抵抗効果を検出するために、電極Ｅ１と電極Ｅ４との間でセンス電流を流してもよい。
【００４４】
ハード磁性部ＨＭ１、ＨＭ２と、ソフト磁性部ＳＭ１、ＳＭ２の材料としては、それぞれ、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、または、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択された少なくともいずれかの元素を含む合金、「パーマロイ」と呼ばれるニッケル鉄（ＮｉＦｅ）系合金、あるいはコバルト・ニオブ・ジルコニウム（ＣｏＮｂＺｒ）系合金、鉄タンタル炭素（ＦｅＴａＣ）系合金、コバルト・タンタル・ジルコニウム（ＣｏＴａＺｒ）系合金、鉄アルミニウム・シリコン（ＦｅＡｌＳｉ）系合金、鉄ボロン（ＦｅＢ）系合金、コバルト鉄ボロン（ＣｏＦｅＢ）系合金などの軟磁性材料、ホイスラー合金、磁性半導体、あるいはハーフメタル磁性体酸化物（または窒化物）などを用いることができる。
【００４５】
磁性半導体としては、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、マンガン（Ｍｎ）のいずれかひとつ以上の磁性元素と化合物半導体あるいは酸化物半導体とからなる磁性半導体を用いることができる。このような材料としては、具体的には、（Ｇａ，Ｃｒ）Ｎ、（Ｇａ，Ｍｎ）Ｎ、ＭｎＡｓ、ＣｒＡｓ、（Ｇａ，Ｃｒ）Ａｓ、ＺｎＯ：Ｆｅ、（Ｍｇ，Ｆｅ）Ｏなど挙げることができる。
【００４６】
また、ハーフメタル磁性体酸化物（または窒化物）としては、例えば、ＣｒＯ２、Ｆｅ３Ｏ４、Ｌａ１―ＸＳｒＸＭｎＯ３などを挙げることができる。
すなわち、これらの材料のうちから、用途に応じた磁気特性を有するものを適宜選択して用いればよい。
また一方、磁性部としては連続的な磁性体からなる膜でもよく、または、非磁性体からなるマトリックス中に磁性体微粒子が形成または析出した構造の膜を用いることもできる。
【００４７】
また、特にソフト磁性部ＳＭ１、ＳＭ２については、コバルト（Ｃｏ）あるいはコバルト鉄（ＣｏＦｅ）合金からなる第１の層と、ニッケル鉄（ＮｉＦｅ）あるいはニッケル鉄コバルト（ＮｉＦｅＣｏ）からなるパーマロイ合金あるいはニッケル（Ｎｉ）からなる第２の層との２層構造としたり、あるいは、コバルト（Ｃｏ）あるいはコバルト鉄（ＣｏＦｅ）合金からなる第１の層と、ニッケル鉄（ＮｉＦｅ）あるいはニッケル鉄コバルト（ＮｉＦｅＣｏ）からなるパーマロイ合金あるいはニッケル（Ｎｉ）からなる第２の層と、コバルト（Ｃｏ）あるいはコバルト鉄（ＣｏＦｅ）合金からなる第３の層と、の３層構造とすることも望ましい。
【００４８】
これらの多層構造からなる磁性部の場合、外側のコバルト（Ｃｏ）あるいはコバルト鉄（ＣｏＦｅ）合金の厚さは、０．２ｎｍ以上３ｎｍ以下の範囲であることが望ましい。
【００４９】
さらに、ソフト磁性部ＳＭ１、ＳＭ２、あるいはハード磁性部ＨＭ１、ＨＭ２として、層間交換結合した　（パーマロイ、Ｃｏ、ＣｏＦｅなどの磁性膜）／（銅（Ｃｕ），ルテニウム（Ｒｕ）などの非磁性膜（厚さ０．２ｎｍ以上３ｎｍ以下））／（パーマロイ、Ｃｏ、ＣｏＦｅなどの磁性膜）からなる３層膜もスイッチング電流やスイッチング磁界を小さくするために効果的である。このような３層膜をハード磁性部に用いた場合、磁化Ｍ１、Ｍ４の方向は、３層膜の中の非磁性膜の膜厚を調節することにより、制御可能である。
【００５０】
ハード磁性部ＨＭ１、ＨＭ２の磁化Ｍ１、Ｍ４を固着化するためには、これらハード磁性部ＨＭ１、ＨＭ２の外側に反強磁性部（図示せず）を設けて交換バイアスを印加するればよい。反強磁性部を積層して交換バイアスを印加すると、磁化方向制御および磁気抵抗効果の大きな信号出力を得るために有利である。そのための反強磁性材料としては、鉄マンガン（ＦｅＭｎ）、白金マンガン（ＰｔＭｎ）、パラジウム・マンガン（ＰｄＭｎ）、パラジウム白金マンガン（ＰｄＰｔＭｎ）などを用いることが野望ましい。
【００５１】
また、図５には断面構造を表したが、それぞれの磁性部の平面形状は、長方形あるいは縦長（横長）の６角形などとすることが望ましい。すなわち、縦横比で１：１．１〜１：５程度で、一軸性の形状磁気異方性を有することが望ましい。またそれぞれの磁性部のサイズは、長手方向の一辺を５ｎｍ以上１０００ｎｍ以下の範囲とすることが望ましい。
一方、ＭＲ中間部ＳＰの材料としては、非磁性金属を用いることが望ましい。または、ＭＲ中間部ＳＰの材料としては、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、シリコン（Ｓｉ）及び鉄（Ｆｅ）よりなる群から選択された少なくともいずれかの元素を含む酸化物あるいは窒化物、フッ化物からなる絶縁体を用いることが望ましい。
スピントランスファ中間部ＮＭ１、ＮＭ２は、ソフト磁性部ＳＭとハード磁性部ＨＭの磁区を分断する役割と、スピン偏極電子の通路としての役割をもつ。その構成内容は、▲１▼Ｃｕ，Ａｇ，Ａｕなどの非磁性貴金属元素のいずれか、あるいはこの郡から選択された少なくともいずれかの元素を含む金属あるいは、▲２▼ソフト磁性部ＳＭあるいは（ａｎｄ／ｏｒ）ハード磁性部ＨＭと同じ磁性体構成元素からなり、しかし結晶欠陥等の結晶変質を含む部分あるいは表面凹凸が設けられて磁壁がトラップされるように形成されている。上記の結晶欠陥は、電子線照射やイオン照射で作ることができる。また表面凹凸は、細線にくびれを設けるなどして作ることができる。
【００５２】
ここで、ハード磁性部の厚さは、０．６ｎｍ〜１００ｎｍの範囲内とすることが好ましく、ソフト磁性部の厚さは、０．２ｎｍ〜５０ｎｍの範囲内とすることが望ましい。また、スピントランスファ中間部の厚さは０．２ｎｍ〜１００ｎｍの範囲内とすることが望ましい。さらに、ＭＲ中間部の厚さは、０．２ｎｍ〜１０ｎｍの範囲内とすることが望ましい。
【００５３】
また、磁性部ＨＭ、ＳＭと、ＭＲ中間部ＳＰは、薄膜の形態または、細線の形態とすることが、素子の製作の観点で望ましい。
【００５４】
図８は、本実施形態の磁性体論理素子の変型例を表す模式断面図である。同図については、図１乃至図７に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００５５】
これら変型例は、いずれも、そのＭＲ中間部ＳＰに「ポイントコンタクト」すなわち、接触面積が１００ｎｍ２以下の磁性微小接点Ｐが設けられている。この磁性微小接点Ｐは、ソフト磁性部ＳＭ１あるいはソフト磁性部ＳＭ２の一部が延出したように形成され、ＭＲ中間部ＳＰにおいてその周囲は絶縁体により覆われている。
【００５６】
そして、この磁気微小接点Ｐは、図８（ａ）に例示した如くコーン状の断面を有していてもよく、あるいは同図（ｂ）に例示した如くピラー状の断面を有していてもよい。またさらに、同図（ｃ）及び（ｄ）に例示した如く、複数の磁気微小接点Ｐが設けられていてもよい。
【００５７】
このような磁気微小接点Ｐのサイズを微細化すると、磁場の印加により電気抵抗が減少する。このような電気抵抗の減少が発現するサイズは、微小接点Ｐの断面形状にもよるが、本発明者の検討の結果によれば、微小接点Ｐの最大幅を概ね２０ｎｍ以下とすると、電気抵抗の減少が顕著となることが判明した。このときに、磁気抵抗変化率が２０％以上となる大きな磁気抵抗効果が発生する。ただし、微小接点Ｐの断面形状が、極端に扁平な場合などは、その最大幅が２０ｎｍを超えても、磁場の印加による電気抵抗の減少が生ずる場合がある。このような微小接点Ｐを有する磁性体論理素子も、本発明の範囲に包含される。
【００５８】
すなわち、このような磁気微小接点Ｐを設けることにより、ソフト磁性部ＳＭ１とＳＭ２との間で得られる磁気抵抗効果を向上させ、ソフト磁性部ＳＭ１とＳＭ２との磁化方向Ｍ２及びＭ４の相対的な関係を極めて高い感度で読み出すことが可能となる。
【００５９】
また、このような磁気微小接点Ｐを設ける場合、ＭＲ中間部ＳＰにおいて微小接点Ｐの周囲の材料は、絶縁性の材料により形成し、また、ＭＲ中間部ＳＰの膜厚は、０．２ｎｍ〜１０００ｎｍ程度の範囲まで厚膜化してもよい。
【００６０】
図９は、本実施形態の磁性体論理素子の他の変型例を表す模式断面図である。同図については、図１乃至図８に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００６１】
図９（ａ）に表した本変型例においては、ＭＲ中間部ＳＰの上下にソフト磁性部ＳＭ１及びＳＭ２がそれぞれ積層されているが、図５においてその外側に設けられるスピントランスファ中間部ＮＭ１及びＮＭ２と、さらにその外側に設けられるハード磁性部ＨＭ１及びＨＭ２は、それぞれ、面内方向に隣接されている。つまり、スピントランスファ中間部ＮＭ１及びＮＭ２と、ハード磁性部ＨＭ１及びＨＭ２は、ソフト磁性部ＳＭ１及びＳＭ２に対して、膜厚方向に積層されずに、面内方向に隣接して設けられている。
【００６２】
磁性体論理素子の各層をこのような配置関係に配列しても、図６に関して前述したスピン偏極電流による入力動作や、図７に関して前述した磁気抵抗効果による出力動作は、同様に行うことができる。
【００６３】
また、この変形例の場合には、ソフト磁性部の平面形状は、縦横比で１：１．１〜１：２０程度の範囲までアスペクト比を上げてもよい。
【００６４】
またここで、ＭＲ中間部ＳＰは、単一の絶縁層として形成してもよいが、図８に例示したように、磁気微小接点Ｐを設けることにより、図８に関して前述した作用効果を同様に得ることができる。
【００６５】
一方、図９（ｂ）は、ＭＲ中間部ＳＰの上下において、各要素を横方向に展開させず、上下方向に積層した構造を表す。但し、ＭＲ中間部ＳＰの上下において、これら積層体は互いにずれて設けられている。このように、上下の積層体をずらすと、内側の層（例えば、同図においては、ソフト磁性部ＳＭ１、ＳＭ２）に対して、電極（例えば、同図においては、Ｅ２、Ｅ３）を接続するスペースを確保しやすいという利点がある。
【００６６】
さて、以上、図１乃至図９を参照しつつ説明した本実施形態の磁性体論理素子は、各種の論理演算を行う論理素子として用いることができる。
【００６７】
図１０は、本実施形態の磁性体論理素子を用いて排他的論理和ＥＯＲを行なう場合の動作を説明する図である。ここでは、同図（ａ）に例示したように、電極Ｅ１に信号Ｂに対応する所定電圧を、電極Ｅ４に信号Ａに対応する所定電圧を入力する。但し、信号Ａと信号Ｂは、逆でもよいし、入力する電極も、電極Ｅ１と電極Ｅ４の代わりに、電極Ｅ２あるいは電極Ｅ３でも可能である。
【００６８】
図１０に表したように信号入力する場合には、電極Ｅ２と電極Ｅ３とに対して、ある電位、例えば０ボルトと、αボルトを設定する。ここで、αはゼロを含む任意の値である。そして、信号Ａあるいは信号Ｂが「０」の時にはこれに対応して、電極Ｅ２、Ｅ３の電位よりも負の所定電圧を、電極Ｅ１、Ｅ４にそれぞれ印加する。また、信号Ａあるいは信号Ｂが「１」の時にはこれに対応して、電極Ｅ２、Ｅ３の電位よりも正の所定電圧を、それぞれ電極Ｅ１、Ｅ４に印加する。
【００６９】
この「所定電圧」は、その電圧を印加した時に流れる電流値がソフト磁性部ＳＭ１、ＳＭ２の磁化スイッチングを起こすに必要な臨界電流Ｉｃ以上の電流となるように設定する。つまり、ソフト磁性部ＳＭ１、ＳＭ２の磁化反転に必要なスピン偏極電流を与えることができる電圧を「所定電圧」とする。
【００７０】
こうすると、ソフト磁性部ＳＭ１の磁化Ｍ２は、信号Ａが「０」の時にはハード磁性部ＨＭ１の磁気Ｍ１と同方向すなわち右向きになり、信号Ａが「１」の時には、これとは逆方向すなわち左向きに向く。
【００７１】
同様に、ソフト磁性部ＳＭ２の磁化Ｍ３は、信号Ｂが「０」の時には右向きに、「１」の時には左向きに向く。
【００７２】
この磁性体論理素子からの出力信号は、ソフト磁性部ＳＭ１の磁化Ｍ２の方向とソフト磁性部ＳＭ２の磁化Ｍ３の方向の相対的な関係により決まる。図１０（ｂ）は、入力信号の組み合わせに応じて得られる、ソフト磁性部ＳＭ１及びＳＭ２の磁化配列関係を表した表である。すなわち、同図において、各欄の上側の矢印がソフト磁性部ＳＭ１の磁化Ｍ２の方向、下側の矢印がソフト磁性部ＳＭ２の磁化Ｍ３の方向をそれぞれ表す。
【００７３】
この磁化配列関係に対応して、磁気抵抗効果により得られる出力信号を表したものが図１０（ｃ）である。図１０（ｂ）に表した反平行配列に対応する高抵抗状態を「０」または「１」とし、一方、平行配列に対応する低抵抗状態を「１」または「０」とすることができる。電極Ｅ２、Ｅ３の電位が異なる場合には、この電位の差がセンス電流を生じさせる。その結果として、入力信号を入力すると、同時に出力信号が得られる。
【００７４】
すなわち、２値的な入力信号Ａ及びＢの組み合わせのそれぞれに対して得られる出力信号は排他的論理和であり、この磁性体論理素子によって排他的論理和ＥＯＲ処理が可能となることが分かる。
【００７５】
またさらに、本実施形態の磁性体論理素子は、電極の取り扱いはそのままで、信号Ａと信号Ｂの入力を、そのどちらかを反転すなわち否定して入力することにより、否定排他的論理和（ＮＥＯＲ）を得ることもできる。
【００７６】
図１１（ａ）は、信号Ｂの入力を反転させた場合のソフト磁性体ＳＭ１、ＳＭ２の磁化配置関係を表す図である。すなわち、本具体例の場合、信号Ｂが「０」の時にはこれに対応して、電極Ｅ２よりも正の所定電圧を、信号Ｂが「１」の時にはこれに対応して電極Ｅ２よりも負の所定電圧を、電極Ｅ１に印加する。
【００７７】
図１１（ｂ）は、この磁化配置から磁気抵抗効果により得られる出力信号を表す図である。この結果からも分かるように、入力信号に対して得られる出力信号は（ｂ）のようになり、否定排他的論理和（ＮＥＯＲ）が実行されることが分かる。この場合も、電極Ｅ２とＥ３の電位が異なる場合には、入力信号と同時に出力信号を得ることが可能である。つまり、電極Ｅ２とＥ３との電位差によってセンス電流が流れるので、これを検出することにより、磁化の配置関係を読み出すことができる。
【００７８】
図１２は、本実施形態の磁性体論理素子を用いて論理積（ＡＮＤ）と論理積の否定（ＮＡＮＤ）処理を行う具体例を表す説明図である。ここで、信号Ａと信号Ｂは電極Ｅ２と電極Ｅ１にそれぞれ入力するが、その際、信号Ａのみを反転させて（すなわち否定して）入力する。また、ソフト磁性部ＳＭ２の磁化の向きを、ＡＮＤとＮＡＮＤの場合にそれぞれ右と左に向くように予め電極Ｅ３と電極Ｅ４を用いて所定の向きに所定の大きさの電流を流すことで論理選択しておく。こうすると、磁化配置の関係から、図１２（ａ）ではＡＮＤが、図１２（ｂ）ではＮＡＮＤが実現する。
【００７９】
図１３は、本実施形態の磁性体論理素子を用いて論理和（ＯＲ）とその否定（ＮＯＲ）処理を行う具体例を表す説明図である。ここで、信号Ａと信号Ｂは電極Ｅ２と電極Ｅ１にそれぞれ入力するが、その際、信号Ｂのみを反転させて（すなわち否定して）入力する。また、ソフト磁性部ＳＭ２の磁化の向きを、ＮＯＲとＯＲの場合にそれぞれ右と左に向くように予め電極Ｅ３と電極Ｅ４を用いて所定の向きに所定の大きさの電流を流すことでプログラミングしておく。こうすると、磁化配置の関係から、図１３（ａ）ではＮＯＲが、図１３（ｂ）ではＯＲが実現される。
【００８０】
図５や図８乃至図１２においては、ハード磁性部ＨＭ１とＨＭ２の磁化が平行な場合を表した。しかし、本発明はこれに限定されない。すなわち、入力信号の入力の仕方を適宜変更すれば、ハード磁性部ＨＭ１とＨＭ２の磁化は反平行であってもよい。
【００８１】
図１４は、本実施形態の変型例の磁性体論理素子の構造を表す模式図である。すなわち、同図（ａ）はその平面図であり、同図（ｂ）はその正面図である。
【００８２】
本変型例においては、ＭＲ中間部ＳＰを介して、２本の細線状の構造がクロスして設けていられる。下側の細線状の構造には、ハード磁性部ＨＭ１、スピントランスファ中間部ＮＭ１、ソフト磁性部ＳＭ１、スピントランスファ中間部ＮＭ３、ハード磁性部ＨＭ３がこの順に配列している。
【００８３】
ＭＲ中間部ＳＰの上側の細線状の構造には、ハード磁性部ＨＭ２、スピントランスファ中間部ＮＭ２、ソフト磁性部ＳＭ２、スピントランスファ中間部ＮＭ４、ハード磁性部ＨＭ４がこの順に配列している。下側のソフト磁性部ＳＭ１と上側のソフト磁性部ＳＭ２とが、ＭＲ中間部ＳＰを介して積層されている。
【００８４】
ＭＲ中間部ＳＰの大きさは、ソフト磁性部ＳＭ１とハード磁性部ＨＭ２との重なり部と同じかそれ以上であることが必要である。従って、ＭＲ中間部ＳＰが、ソフト磁性部ＳＭ１を全て覆っても、さらにスピントランスファ中間部ＮＭまで覆ってもよい。電極Ｅ１とＥ２が接続できればよい。
【００８５】
ハード磁性部ＨＭ３の磁化方向は、ハード磁性部ＨＭ１と反平行であることが望ましい。スピントランスファ中間部により、ハード磁性部ＨＭ１とソフト磁性部ＳＭ１あるいは、ソフト磁性部ＳＭ１とハード磁性部ＨＭ３の磁化方向をそれぞれ反平行に向けることが可能となる。
【００８６】
この磁性体論理素子に対して、電極Ｅ１とＥ２を使って電子をＥ１からＥ２へ流すと、ソフト磁性部ＳＭ１の磁化はハード磁性部ＨＭ１と同様の方向に向き、逆に電子を電極Ｅ２からＥ１へ流すと、ソフト磁性部ＳＭ１の磁化はハード磁性部ＨＭ３と同様の向きとなる。
【００８７】
上側の細線構造においても、同様の磁化書き込みが可能である。
【００８８】
以上、図１乃至図１４を参照しつつ、本発明の第１の実施の形態の磁性体論理素子及びこれを用いた論理処理の具体例について説明した。これらの磁性体論理素子を用いることにより、６種類の論理処理を実行可能である。
【００８９】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。
【００９０】
図１５は、本発明の第２の実施の形態にかかる磁性体論理素子の要部断面構造を例示する模式図である。
すなわち、本実施形態の磁性体論理素子は、ハード磁性部ＨＭ１、スピントランスファ中間部ＮＭ１、ＭＲ中間部ＳＰ及びハード磁性部ＨＭ２を順次積層した構造を有する。ハード磁性部ＨＭ１、ＨＭ２の磁化Ｍ１、Ｍ３の向きは、互いに平行または反平行とされている。
【００９１】
そして、ハード磁性部ＨＭ１、ソフト磁性部ＳＭ１及びハード磁性部ＨＭ２には、それぞれ電極Ｅ１〜Ｅ３が設けられている。
【００９２】
これらハード磁性部ＨＭ１、ＨＭ２、スピントランスファ中間部ＮＭ１、ソフト磁性部ＳＭ１、ＭＲ中間部ＳＰの材料、膜厚、平面形状、サイズなどについては、第１実施形態に関して前述したものと同様とすることができる。
【００９３】
本実施形態の磁性体論理素子においても、電極Ｅ１と電極Ｅ２との間で書き込み電流を流すことにより、図６に関して前述したように、スピン偏極電流によりソフト磁性部ＳＭ１の磁化Ｍ２を制御することができる。
【００９４】
また、電極Ｅ２（あるいは電極Ｅ１）と電極Ｅ３との間にセンス電流を流すことにより、図７に関して前述したものと同様の磁気抵抗効果によって、ソフト磁性部ＳＭ１の磁化Ｍ２の方向と、ハード磁性部ＨＭ２の磁化Ｍ３の方向との相対的な関係を検出することができる。
【００９５】
図１６は、本実施形態の磁性体論理素子のもうひとつの変型例を表す模式断面図である。同図については、図１５に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【００９６】
本変型例においては、ＭＲ中間部ＳＰの上下にソフト磁性部ＳＭ１及びハード磁性部ＨＭ２がそれぞれ積層されているが、図１５においてその上側に設けられるスピントランスファ中間部ＮＭ１とさらにその上側に設けられるハード磁性部ＨＭ１は、それぞれ、面内方向に順に併置されている。つまり、スピントランスファ中間部ＮＭ１とハード磁性部ＨＭ１は、ソフト磁性部ＳＭ１に対して、膜厚方向に積層されずに、面内方向に隣接して設けられている。
【００９７】
磁性体論理素子の各層をこのような配置関係に配列しても、図６に関して前述したスピン偏極電流による入力動作や、図７に関して前述した磁気抵抗効果による出力動作は、同様に行うことができる。
【００９８】
またさらに、図１５あるいは図１６に例示した本実施形態の磁性体論理素子においても、ＭＲ中間部ＳＰは、単一の絶縁層として形成してもよいが、図８に例示したように、ひとつあるいは複数の磁気微小接点Ｐを設けることにより、図８に関して前述した作用効果を同様に得ることができる。
【００９９】
以上、図１５及び図１６に例示したような本実施形態の磁性体論理素子においても、論理処理が可能である。
【０１００】
図１７は、本実施形態にかかる磁性体論理素子における論理処理を説明する概念図である。本実施形態の磁性体論理素子は、ソフト磁性部ＳＭ１の磁化Ｍ２の方向を、電極Ｅ２と電極Ｅ１にそれぞれ入力される入力信号Ａ、Ｂに応じて決定する。
【０１０１】
図１７（ａ）は、論理積（ＡＮＤ）処理を行う場合を表す。すなわち、論理積処理を行う際には、ハード磁性部ＨＭ２の磁化Ｍ３の方向をハード磁性部ＨＭ１の磁化Ｍ１の方向と平行、すなわち、同図の場合には、右向きにしておく。そして、電極Ｅ１に信号Ｂを、電極Ｅ２に信号Ａを入力する。この際、例えば、入力信号「０」、「１」に対して、それぞれ０ボルト（低電位）と、磁化スイッチングを起こすことのできる所定の正の電圧（高電位）を印加することとする。すると、印加電圧の組み合わせに応じて電流が流れることとなり、その向きによりソフト磁性部ＳＭ１の磁化Ｍ２の方向が決定される。
【０１０２】
初めにソフト磁性部ＳＭ１の磁化Ｍ２が右に向くように電極Ｅ１から電極Ｅ２へ電子電流を流すことで初期化しておく。次に、信号Ａのみ反転させて電極Ｅ２に入力し、信号Ｂはそのままの形で電極Ｅ１に入力する。その結果の出力は図１７（ａ）の真理値表の如くであり、論理積（ＡＮＤ）が実現する。
【０１０３】
また、図１７（ｂ）は、論理積の否定（ＮＡＮＤ）処理を行う具体例を表す。この場合には、ハード磁性部ＨＭ２の磁化の向きをハード磁性層ＨＭ１の磁化とは反平行、すなわち同図の場合には、左向きにしておく。信号ＡとＢに対応する入力は、図１７（ａ）と同様に信号Ａについてのみ反転させる。その結果として、図１７（ｂ）の真理値表の如くであり、論理積の否定（ＮＡＮＤ）が実現する。
【０１０４】
また、図１７（ｃ）は、論理和の否定（ＮＯＲ）処理を行う具体例を表す。この場合、ハード磁性部ＨＭ２の磁化方向を予め右向きにしておく。入力は、信号Ａは電極Ｅ２へそのまま、信号Ｂは電極Ｅ１へ反転させて入力する。その結果として図１７（ｃ）の真理値表に表したように、論理和の否定（ＮＯＲ）が実現する。
【０１０５】
さらに、図１７（ｄ）は、論理和（ＯＲ）処理を行う具体例を表す。この場合、ハード磁性部ＨＭ２の磁化方向を予め左向きにしておく。入力は、信号Ａは電極Ｅ２へそのまま、信号Ｂは電極Ｅ１へ反転させて入力する。その結果として図１７（ｄ）の真理値表に表したように、論理和の否定（ＮＯＲ）が実現する。
【０１０６】
以上図１７（ａ）〜（ｄ）に表したように、一つの素子により、４通りの論理処理が可能となることが分かる。この時、電極Ｅ２に入力した電位を基準にして電極Ｅ３にセンス電流を流すことで、信号入力と同時に信号出力を得ることが可能である。
【０１０７】
図１８および図１９は、本実施形態の磁性体論理素子を用いて排他的論理和（ＥＯＲ）とその否定（ＮＥＯＲ）処理を行なう具体例を表す説明図である。
【０１０８】
すなわち、図１５あるいは図１６に例示したような本実施形態の磁性体論理素子の２セルを１セットとして組み合わせることで、ＥＯＲ、ＮＥＯＲ処理が可能となる。この場合、ソフト磁性部ＳＭ１の磁化Ｍ２の方向を、それぞれ入力信号Ａ、Ｂに応じて決定する。
【０１０９】
図１８は、ＥＯＲとしての使い方の一例を表す概念図である。電極Ｅ１に信号Ｂを、電極Ｅ２に信号Ａを入力する。その際、入力信号「０」、「１」に対して、それぞれ０ボルト（低電位）と、所定の正の電圧（高電位）を印加することとする。すると、印加電圧の組み合わせに応じて電流が流れることとなり、その向きに応じてソフト磁性部ＳＭ１の磁化Ｍ２の方向が決定される。
【０１１０】
初めに、ソフト磁性部ＳＭ１の磁化Ｍ２が右に向くように２セルとも電極Ｅ１から電極Ｅ２へ電子電流を流すことで初期化しておく。次に、１つめのセルには信号Ａと信号Ｂをそのまま、２つめのセルには共に反転（すなわち否定）させて入力する。図１８において、それぞれのセルの下に真理値表を表した。出力として、ＭＲ中間部ＳＰを介したソフト層ＳＭ１とハード層ＨＭ２との間の磁気抵抗効果を検出するが、ここで、信号Ｂが「０」の場合には２つ目のセルを、Ｂが「１」ならば１つ目のセルを読む。この処理は排他的論理和を行なったことになる。
【０１１１】
一方、図１９は、ＮＥＯＲを行なう具体例を表す。ここでは、初期化したのち第１セルにＡ信号を反転させＢ信号はそのまま、そして第２セルにはＡはそのままでＢを反転させて入力する。出力はＥＯＲ処理と同様に、Ｂが「０」なら第二セルを、Ｂが「１」なら第一セルを読む。この結果、ＸＮＯＲが実行されることが分かる。
【０１１２】
図１８及び図１９において、ハード磁性部ＨＭ１、ＨＭ２の磁化は平行にされている。しかし、本発明はこれに限定されない。すなわち、入力を適宜調節すれば、これら磁化を反平行にしてもよい。
【０１１３】
図２０は、本実施形態の変型例の磁性体論理素子の構造を表す模式断面図である。
【０１１４】
本変型例においては、ハード磁性部ＨＭ１と、スピントランスファ中間部ＮＭ１と、ソフト磁性部ＳＭ１が積層され、ソフト磁性部ＳＭ１の上端に電極Ｅ２が接続されているる。そして、ソフト磁性部ＳＭ１の残りの部分にＭＲ中間部ＳＰ、ハード磁性部ＨＭ２が積層され、ハード磁性部ＨＭ２の上に電極Ｅ３が接続されている。
この変型例の素子も、図１５に例示したものと同様の動作をさせることが可能である。
【０１１５】
図２１は、本実施形態のもうひとつの変型例の磁性体論理素子の構造を表す模式図である。すなわち、同図（ａ）はその平面図であり、同図（ｂ）はその正面図である。
本変型例においては、ＭＲ中間部ＳＰを介して、２本の細線状の構造がクロスして設けていられる。下側の細線状の構造には、ハード磁性部ＨＭ１、スピントランスファ中間部ＮＭ１、ソフト磁性部ＳＭ１、スピントランスファ中間部ＮＭ３、ハード磁性部ＨＭ３がこの順に配列している。
【０１１６】
ＭＲ中間部ＳＰの上側の細線は、ハード磁性部ＨＭ２により形成されている。ここでも、ＭＲ中間部ＳＰの大きさは、ソフト磁性部ＳＭ１とハード磁性部ＨＭ２との重なり部と同じかそれ以上であることが必要である。従って、ＭＲ中間部ＳＰが、ソフト磁性部ＳＭ１を全て覆っても、さらにスピントランスファ中間部ＮＭまで覆ってもよい。電極Ｅ１とＥ２が接続できればよい。
【０１１７】
ハード磁性部ＨＭ３の磁化方向は、ハード磁性部ＨＭ１と反平行であることが望ましい。スピントランスファ中間部により、ハード磁性部ＨＭ１とソフト磁性部ＳＭ１あるいは、ソフト磁性部ＳＭ１とハード磁性部ＨＭ３の磁化方向をそれぞれ反平行に向けることが可能となる。
【０１１８】
この磁性体論理素子に対して、電極Ｅ１とＥ２を使って電子をＥ１からＥ２へ流すと、ソフト磁性部ＳＭ１の磁化はハード磁性部ＨＭ１と同様の方向に向き、逆に電子を電極Ｅ２からＥ１へ流すと、ソフト磁性部ＳＭ１の磁化はハード磁性部ＨＭ３と同様の向きとなる。
【０１１９】
以上、図１５乃至図２１を参照しつつ、本発明の第２の実施の形態にかかる磁性体論理素子及びそれを用いた論理処理の具体例について説明した。
【０１２０】
（第３の実施の形態）
次に、本発明の第３の実施の形態について説明する。
【０１２１】
図２２は、本発明の第３の実施の形態にかかる磁性体論理素子を例示する模式図である。すなわち、同図（ａ）に表した具体例の場合、ハード磁性部（もしくはセミハード層）ＨＭ、ＭＲ中間部ＳＰ、ソフト磁性部ＳＭとの積層体と、この積層体の近くに設けられた電流磁界発生用導線ＷＬ１およびＷＬ２と、を有する。
【０１２２】
また、同図（ｂ）に表した具体例の場合、積層体は、ハード磁性部（もしくはセミハード層）ＨＭ１、ＭＲ中間部ＳＰ１、ソフト磁性部ＳＭ、ＭＲ中間部ＳＰ２、ハード磁性部（もしくはセミハード層）ＨＭ２からなる。導線ＷＬ１、ＷＬ２は、この積層体の近傍で交差するように設けられている。
【０１２３】
図２２（ａ）及び（ｂ）のいずれの場合も、２本の交差する導線ＷＬ１、ＷＬ２のそれぞれに電流を流すことにより生ずる電流磁界の合成磁界により、ソフト磁性部ＳＭの磁化Ｍ２の方向が決定される。
【０１２４】
また、積層体においては、図７に関して前述したように、磁気抵抗効果により、ソフト磁性部ＳＭとハード磁性部ＨＭ１（あるいはＨＭ２）の磁化の相対的な関係が検出される。
【０１２５】
そして、本実施形態の場合、導線ＷＬ１、ＷＬ２に流す電流の向きを、それぞれ入力信号Ａ，Ｂに対応して決定し、積層体の磁気抵抗の大小を出力信号Ｃとする。例えば、図２２において、上側の電流磁界用導線ＷＬ１に流す電流の向きを信号Ａに対応させる。つまり、信号Ａが「０」ならば電流を紙面左手前から右向こう側に向けて流し、Ａが「１」ならば右奥から左手前に向けて流す。また、下側の電流磁界用導線ＷＬ２に流す電流の向きを信号Ｂに割り当て、信号Ｂが「０」ならば左奥から右手前に向けて流し、Ｂが「１」ならば右手前から左向こうに向けて電流を流す。
【０１２６】
プログラミング可能な磁性体論理素子として用いる場合には、ハード磁性部ＨＭ１（ＨＭ２）の材料としてセミハード磁性の層を使用する。この層の磁化Ｍ１（Ｍ３）の方向は、電流磁界発生のための導線ＷＬ１、ＷＬ２を用いて行いたい論理処理に応じて予め決定しておく。セミハード層ＨＭ１（ＨＭ２）の磁化Ｍ１（Ｍ３）の方向を、図２２において右向きを「０」、左向きを「１」として予めプログラミングしておく。また、各論理処理時にはソフト磁性部ＳＭの磁化Ｍ２の方向が図２２において右向き（すなわち、「０」）となるように初期化してから処理を行う。
【０１２７】
入力信号Ａと入力信号Ｂとは、論理積の否定（ＮＡＮＤ）および論理積（ＡＮＤ）の場合にはそのまま入力し、論理和（ＯＲ）あるいは論理和の否定（ＮＯＲ）の場合には、ともに反転（否定）して入力する。
【０１２８】
図２３は、ＮＡＮＤ、ＡＮＤ、ＯＲ、ＮＯＲそれぞれの入力形態と出力信号をまとめた表である。これらにおいても、信号の入出力を同時に実行することが可能である。
【０１２９】
またさらに、本実施形態の磁性体論理素子をセルを用いた場合も、２セルを１セットとすることで、排他的論理和（ＥＯＲ）およびその否定（ＮＥＯＲ）処理が可能となる。
【０１３０】
図２４は、このように２つのセルの組み合わせを表す概念図である。
ＥＯＲ処理を行なう場合には、ハード磁性部（セミハード層）ＨＭ１（ＨＭ２）の磁化Ｍ１（Ｍ３）は、図２４において右向き（すなわち、「０」）としておく。そして、ソフト磁性部ＳＭの磁化Ｍ２を右向きとなるように初期化しておく。第１セル（図２４の左側の素子）には、信号ＡとＢを反転させずに入力し、第２セル（図２４の右側の素子）には、信号ＡとＢをともに反転させて入力する。この場合、ハード磁性部ＨＭ１（ＨＭ２）とソフト磁性部ＳＭとの間で得られる磁気抵抗効果により、その出力信号は、図２４の表のようになる。つまり、信号Ｂが「０」ならば第２セルを、信号Ｂが「１」ならば第１セルを読むことで、ＥＯＲを実行できる。また、ハード層あるいはセミハード層の磁化を図２４において左向き（すなわち、「１」）としておくことで、ＮＥＯＲを実現できる。
【０１３１】
【実施例】
以下、実施例を参照しつつ、本発明の実施の形態についてさらに詳細に説明する。
【０１３２】
（第１の実施例）
まず、本発明の第１の実施例として、図２５に例示した断面構造をもつダブルトンネル接合の素子ＣＬを作成した。この素子ＣＬは、図２６に表したように、ビット線ＢＬとワード線ＷＬを用いた電流磁界によって信号入力を行なう。
【０１３３】
なお、図２６に表した素子アレイにおいては、同図に表されている構成要素以外に、１セル毎に１個のセル選択用トランジスタを配し、これらトランジスタを選択するためのワード線が設けられる。
【０１３４】
ここで、ダブルトンネル接合を有する素子ＣＬの中央の磁性体はソフト磁性部ＳＭであり、この層ＳＭの磁化を信号入力に従って、ビット線ＢＬとワード線ＷＬにより形成される合成磁界により変化させる。
【０１３５】
また、素子ＣＬの上下のセミハード層ＨＭ１、ＨＭ２の磁化方向は、演算処理によって予めプログラミングにより決定しておく。これらセミハード層ＨＭ１、ＨＭ２の磁化スイッチング（すなわち磁化の反転）もビット線ＢＬとワード線ＷＬに電流を流して行なうことができる。ただし、ソフト磁性部ＳＭの磁化スイッチングより大きな電流が必要である。この大きな電流磁界によりソフト磁性部の磁化も同時にスイッチング（反転）するが、いずれも演算処理時に、まずソフト磁性部ＳＭの磁化を、図２２における右向きに初期化するため、問題ない。
【０１３６】
なお、セミハード層ＨＭ１、ＨＭ２の磁化スイッチングのための磁界が足りない場合には、図２６に点線で示したような補助導線を設け、これに電流を流すことで発生磁界を大きくすることができる。
【０１３７】
この素子に、信号Ａと信号Ｂとを入力し、入力信号Ａ、Ｂと出力信号Ｃとの関係をオシロスコープで観察した。その結果は図２７に表した通りであり、ＮＡＮＤが実現されていることが分かる。
（第２の実施例）
次に、本発明の第２の実施例として、前述した第１実施例の素子を２つ組み合わせて１つのＥＯＲ処理を行い記録するＥＯＲメモリを作製した。ここで、セミハード層ＨＭ１、ＨＭ２の磁化は、図２２において右向きにプログラミングした。そして、ソフト磁性部ＳＭの磁化をまず右向きに初期化したのち１個目のセルには信号Ａと信号Ｂをそのまま入力し、２個目のセルには信号ＡとＢをともに反転させて入力した。その結果として得られる磁化配置から、真理値表は図２４に表した如くであった。信号Ａとしてデータ信号を、信号Ｂとして暗号化鍵信号を入力すると、この１ビットに対して２セルを用いて、データをストリーム暗号として保存することができる。再生は、暗号化鍵信号Ｂが「０」ならば２つめのセルを、暗号化鍵信号Ｂが「１」ならば１つめのセルを読み込むことにより行う。
【０１３８】
（第３の実施例）
次に、本発明の第３の実施例として、図５の構造を有する磁性体論理素子について説明する。ハード磁性部ＨＭ１、ＨＭ２は、ともにＣｏ−Ｆｅ合金であり、ソフト磁性部ＳＭ１、ＳＭ２は、Ｃｏ−Ｆｅ（０．６ｎｍ）／Ｎｉ−Ｆｅ（０．８ｎｍ）／Ｃｏ−Ｆｅ（０．６ｎｍ）、あるいは、Ｃｏ−Ｆｅ（１．５ｎｍ）／Ｒｕ（１ｎｍ）／Ｃｏ−Ｆｅ（１．５ｎｍ）からなる積層膜からなる。スピントランスファ中間部ＮＭ１、ＮＭ２には、５ｎｍ厚さのＣｕを、ＭＲ中間部ＳＰには、厚さ１ｎｍ乃至２ｎｍのアルミナを使用した。また、ハード磁性部ＨＭ１、ＨＭ２の外側には、ルテニウム（Ｒｕ）層を介してＣｏ−Ｆｅ膜／ＰｔＩｒＭｎ膜を積層して、これら磁性部ＨＭ１、ＨＭ２の磁化を固着した。
【０１３９】
このような積層体を形成後、微細加工プロセスにより、約（３０ｎｍ〜１５０ｎｍ）×（６０ｎｍ〜３００ｎｍ）の長方形に近い形状に加工した素子をアレイ状に並べて電極を設けた。但し、積層構造の一部には、電極を形成したために、平面寸法が他の部分よりも小さくなっている箇所が形成された。
【０１４０】
このようにして形成した磁性体論理素子のソフト磁性部ＳＭは、概ねプラスマイナス１ｍＡ以上の電流で磁化スイッチング（反転）することを確認し、その時の所要電圧を求めた。そして、この電圧よりも若干絶対値が大きな電圧を入力信号値とした。そして、素子に入力する信号Ａとして保存したいデータ信号を、信号Ｂとして暗号化鍵信号を入力し、データ書き込みを行なった。その結果、データは暗号信号鍵でスクランブルされたストリーム暗号として記録され、暗号化処理機能付きメモリが実現できた。このメモリは、暗号化鍵信号が分かっているユーザーのみが解読可能である。
【０１４１】
なお、論理素子として、各セルあるいはアレイ上のワード線あるいはビット線などの読み出し用配線に信号増幅手段を設けることで、論理素子間での連鎖的な信号処理が容易になる。
【０１４２】
（第４の実施例）
次に、本発明の第４の実施例として、図１４に例示したように、２本の細線をクロスさせた構造の固体磁気素子の作成方法を説明する。
【０１４３】
図２８は、本実施例の固体磁気素子の製造方法を表す工程図である。
すなわちまず、ハード磁性部ＨＭ１、スピントランスファ中間部ＮＭ１、ソフト磁性部ＳＭ１、スピントランスファ中間部ＮＭ３、ハード磁性部ＨＭ３の元となる磁性膜を形成する。その膜の上にレジストを塗布し、ＥＢ描画装置を用いて細線状マスクを形成する。そして、リアクティブイオンエッチング装置で細線以外の部分を除去して図２８（ａ）に表したように細線１００を形成する。
【０１４４】
この細線に対して、図２８（ａ）に表したＬ１とＬ２のライン上で電子ビームをスキャンさせることにより、図２８（ｂ）に表したように、結晶変質部からなるスピントランスファ中間部ＮＭ１、ＮＭ２を形成する。
【０１４５】
次に、図２８（ｃ）に表したように、細線１００の上にＭＲ中間部ＳＰを積層する。そして、さらにその上に、ハード磁性部ＨＭ２、スピントランスファ中間部ＮＭ２、ソフト磁性部ＳＭ２、スピントランスファ中間部ＮＭ４、ハード磁性部ＨＭ４のための磁性層１１０を形成する。そして、図２８（ａ）に関して前述したものと同様の方法でこの磁性層１１０を細線化する。この時、細線１２０の方向が、下の細線１００と略直角方向になるように形成する。
【０１４６】
ハード磁性部ＨＭ１、ＨＭ４の磁化と、ハード磁性部ＨＭ２、ＨＭ３の磁化の方向を反平行にするために、例えば、ハード磁性部ＨＭ３にＰｔＭｎパッドを直接、積層しあるいはＲｕ（膜厚約１ｎｍ）を介してＰｔＭｎパッドを積層する。そして、最後に配線を取り付けた。
【０１４７】
以上説明した方法により、ＭＲ中間部ＳＰを介して、例えば幅５０ｎｍの２本のクロスした細線を有する固体磁気素子を形成することができる。
【０１４８】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁性体論理素子を構成する各要素の具体的な寸法関係や材料、その他、電極、パッシベーション、絶縁構造などの形状や材質に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
【０１４９】
また、ロジックの動作説明に関しては、図１〜図８の如く、積層化された構造を例に挙げて説明したが、本発明はこれに限定されず、例えば図９や図１６などに例示したようにトポロジー的に等価な構造のものを用いても、同様にロジック動作させることができ、これらも本発明の範囲に包含される。素子の形状や入力信号の入力形態、及び出力形態についても、当業者が適宜変更したものも本発明の範囲に包含される。
【０１５０】
また、磁性体論理素子における反強磁性層、ハード磁性部、ソフト磁性部、ＭＲ中間部、スピントランスファ中間部、絶縁層などの構成要素は、それぞれ単層として形成してもよく、あるいは２以上の層を積層した構造としてもよい。
【０１５１】
また、上述した具体例における入力信号Ａと入力信号Ｂに対応した信号入力方法は一例に過ぎず、同じ論理演算を行うにも他の入力の組み合わせがあり、さらに２セル１ビット扱いの場合には、出力信号の取り方にも多様性がある。これら全ては、本発明の範囲に包含される。
【０１５２】
その他、本発明の実施の形態として上述した磁性体論理素子及び磁性体論理素子アレイを基にして、当業者が適宜設計変更して実施しうるすべての磁性体論理素子及び磁性体論理素子アレイも同様に本発明の範囲に属する。
【０１５３】
【発明の効果】
以上詳述したように、本発明によれば、小型で演算処理機能をもつ磁性体論理素子およびそのアレイを提供することができ、回路の縮小化および高密度の集積化が可能となり、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の第１の磁性体論理素子の動作を概念的に表す模式図である。
【図２】本発明の第２の磁性体論理素子の動作を概念的に表す模式図である。
【図３】本発明の第３の磁性体論理素子の動作を概念的に表す模式図である。
【図４】本発明の第４の磁性体論理素子の動作を概念的に表す模式図である。
【図５】本発明の第１の実施の形態にかかる磁性体論理素子の要部断面構造を例示する模式図である。
【図６】スピン偏極電流による磁化方向の制御を説明するための概念図である。
【図７】本発明の磁性体論理素子における情報の読み出しの動作を説明する模式図である。
【図８】第１実施形態の磁性体論理素子の変型例を表す模式断面図である。
【図９】第１実施形態の磁性体論理素子の他の変型例を表す模式断面図である。
【図１０】第１実施形態の磁性体論理素子を用いて排他的論理和ＥＯＲを行なう場合の動作を説明する図である。
【図１１】信号Ｂの入力を反転させた場合のソフト磁性体ＳＭ１、ＳＭ２の磁化配置関係を表す図である。
【図１２】第１実施形態の磁性体論理素子を用いて論理積（ＡＮＤ）と論理積の否定（ＮＡＮＤ）処理を行う具体例を表す説明図である。
【図１３】第１実施形態の磁性体論理素子を用いて論理和（ＯＲ）とその否定（ＮＯＲ）処理を行う具体例を表す説明図である。
【図１４】第１実施形態の変型例の磁性体論理素子の構造を表す模式図である。
【図１５】本発明の第２の実施の形態にかかる磁性体論理素子の要部断面構造を例示する模式図である。
【図１６】第２実施形態の磁性体論理素子のもうひとつの変型例を表す模式断面図である。
【図１７】第２実施形態にかかる磁性体論理素子における論理処理を説明する概念図である。
【図１８】ＥＯＲとしての使い方の一例を表す概念図である。
【図１９】ＮＥＯＲを行なう具体例を表す。
【図２０】第２実施形態の変型例の磁性体論理素子の構造を表す模式断面図である。
【図２１】第２実施形態のもうひとつの変型例の磁性体論理素子の構造を表す模式図である。すなわち、同図（ａ）はその平面図であり、同図（ｂ）はその正面図である。
【図２２】、本発明の第３の実施の形態にかかる磁性体論理素子を例示する模式図である。
【図２３】ＮＡＮＤ、ＡＮＤ、ＯＲ、ＮＯＲそれぞれの入力形態と出力信号をまとめた表である。
【図２４】２つのセルの組み合わせを表す概念図である。
【図２５】ダブルトンネル接合の素子ＣＬを表す模式図である。
【図２６】ビット線ＢＬとワード線ＷＬを用いた電流磁界によって信号入力を行なうことを表す模式図である。
【図２７】第１実施例によりＮＡＮＤが実現されていることを表すグラフ図である。
【図２８】本発明の第４実施例の固体磁気素子の製造方法を表す工程図である。
【符号の説明】
Ｅ１〜Ｅ４電極
ＨＭ１，ＨＭ２ハード磁性層（セミハード層）
Ｍ１〜Ｍ４磁化
ＮＭ１，ＮＭ２非磁性層
Ｐ磁気微小接点
ＳＭ１，ＳＭ２ソフト磁性層
ＳＰ１、ＳＰ２中間層
ＷＬワード線
【図１】
2004006775.tif 000003
【図２】
2004006775.tif 000004
【図３】
2004006775.tif 000005
【図４】
2004006775.tif 000006
【図５】
2004006775.tif 000007
【図６】
2004006775.tif 000008
【図７】
2004006775.tif 000009
【図８】
2004006775.tif 000010
【図９】
2004006775.tif 000011
【図１０】
2004006775.tif 000012
【図１１】
2004006775.tif 000013
【図１２】
2004006775.tif 000014
【図１３】
2004006775.tif 000015
【図１４】
2004006775.tif 000016
【図１５】
2004006775.tif 000017
【図１６】
2004006775.tif 000018
【図１７】
2004006775.tif 000019
【図１８】
2004006775.tif 000020
【図１９】
2004006775.tif 000021
【図２０】
2004006775.tif 000022
【図２１】
2004006775.tif 000023
【図２２】
2004006775.tif 000024
【図２３】
2004006775.tif 000025
【図２４】
2004006775.tif 000026
【図２５】
2004006775.tif 000027
【図２６】
2004006775.tif 000028
【図２７】
2004006775.tif 000029
【図２８】
2004006775.tif 000030