(57)【要約】【課題】  ランダムノイズを低減可能な光電変換装置の提供。【解決手段】  光電変換手段の出力端子が、リセット手段と増幅手段の入力端子に接続され、前記光電変換手段の出力端子をリセットすることにより生じる基準信号を保持する保持手段と、前記基準信号と、前記光電変換手段の光電変換領域に入射した光で発生した電荷の蓄積を行った後に得られる光信号とを共通信号線に読み出す信号読み出し手段と、を有する。【選択図】    図１
2004282716.tif 000002
【特許請求の範囲】
【請求項１】
入射した光に応じて光信号を発生する光電変換手段と、
前記光電変換手段の出力に接続されたリセット手段と、
前記光電変換手段と前記リセット手段の出力に接続された増幅手段と、
前記増幅手段の出力に接続された保持手段と、
前記保持手段から信号を読み出す信号読み出し手段とを有し、
前記保持手段は前記リセット手段が前記光電変換手段をリセットすることにより生じる基準信号を保持することを特徴とする光電変換装置。
【請求項２】
前記信号読み出し手段が前記基準信号を読み出し、続いて前記光信号を読み出すことを特徴とする請求項１記載の光電変換装置。
【請求項３】
入射した光に応じて光信号を発生する光電変換手段と、
前記光電変換手段の出力に接続されたリセット手段と、
前記光電変換手段と前記リセット手段の出力に接続された増幅手段と、
前記増幅手段の出力に接続された電荷転送手段と、
前記電荷転送手段のもう一方の端子に接続された容量と、
前記電荷転送手段と前記容量にゲートが接続されたソースフォロワアンプと、
前記ソースフォロワアンプのソースに接続されたチャンネル選択手段と、
前記チャンネル選択手段の出力が接続された共通信号線と、
を有する光電変換装置において、
前記容量は前記リセット手段が前記光電変換手段をリセットすることにより生じる基準信号を保持し、前記チャンネル選択手段がオンしたときに、先ず前記容量から基準信号を前記共通信号線に読み出し、次に前記電荷転送手段をオンして光信号を前記共通信号線に読み出すことを特徴とする光電変換装置。
【請求項４】
前記基準信号と前記光信号を前記共通信号線に読み出した後に、前記チャンネル選択手段をオフし、前記リセット手段で光電変換手段をリセットして、発生した基準信号を前記電荷転送手段がオンすることにより前記容量に読み出すことを特徴とする請求項３記載の光電変換装置。
【請求項５】
前記共通信号線に第１の電流源が接続され、前記ソースフォロアアンプのソースに第２の電流源が接続されたことを特徴とする請求項３記載の光電変換装置。
【請求項６】
前記チャンネル選択手段がオンしているとき前記第１の電流源がオンして電流が流れ、前記電荷転送手段がオンし前記基準信号を前記容量に読み出すときに、前記第２の電流源がオンして電流が流れることを特徴とする請求項５記載の光電変換装置。
【請求項７】
前記第２の電流源に流れる電流は、前記第１の電流源に流れる電流とほぼ同じであることを特徴とする請求項５記載の光電変換装置。
【請求項８】
前記第１及び第２の電流源はＭＯＳトランジスタであり、前記ＭＯＳトランジスタのドレインが前記ソースフォロアアンプのソースに接続されており、前記第１及び第２の電流源のオン、オフ制御は前記ＭＯＳトランジスタのゲート電圧を変えることで行うことを特徴とする請求項５記載の光電変換装置。
【請求項９】
入射した光に応じて光信号を発生する光電変換手段と、
前記光電変換手段の出力に接続されたリセット手段と、
前記光電変換手段と前記リセット手段の出力に接続された第１の増幅手段と、
前記第１の増幅手段の出力に接続された第１の保持手段と、
前記第１の保持手段に接続された第２の保持手段と、
前記第２の保持手段に接続された第３の保持手段と、
前記第３の保持手段に接続された信号読み出し手段と、
を有する光電変換装置において、
前記第３の保持手段は前記リセット手段が前記光電変換手段をリセットすることにより生じる基準信号を保持し、前記第１の保持手段と前記第２の保持手段は前記基準信号と前記光信号を順に保持することを特徴とする光電変換装置。
【請求項１０】
前記信号読み出し手段が前記基準信号を読み出し、続いて前記光信号を読み出すことを特徴とする請求項９記載の光電変換装置。
【請求項１１】
前記信号読み出し手段に接続された共通信号線に第１の電流源が接続され、前記信号読み出し手段を構成するソースフォロアアンプのソースに第２の電流源が接続されたことを特徴とする請求項９記載の光電変換装置。
【請求項１２】
入射した光に応じて光信号を発生する光電変換手段と、
前記光電変換手段の出力に接続されたリセット手段と、
前記光電変換手段と前記リセット手段の出力に接続された第１の増幅手段と、
前記第１の増幅手段の出力に接続された第１の電荷転送手段と、
前記第１の電荷転送手段のもう一方の端子に接続された第１の容量と、
前記第１の電荷転送手段と第１の容量に接続された第２の増幅手段と、
前記第２の増幅手段の出力に接続された第２の電荷転送手段と、
前記第２の電荷転送手段のもう一方の端子に接続された第２の容量と、
前記第２の電荷転送手段と第２の容量に接続された第３の増幅手段と、
前記第３の増幅手段の出力に接続された第３の電荷転送手段と、
前記第３の電荷転送手段のもう一方の端子に接続された第３の容量と、
前記第３の電荷転送手段と前記第３の容量にゲートが接続されたソースフォロワアンプと、
前記ソースフォロワアンプのソースに接続されたチャンネル選択手段と、
前記チャンネル選択手段の出力に接続された共通信号線と、
を有することを特徴とする光電変換装置。
【請求項１３】
前記チャンネル選択手段がオンしたときに、先ず基準信号を前記第３の容量から前記共通信号線に読み出し、次に前記第３の電荷転送手段をオンして、光信号を前記第２の容量から前記共通信号線に読み出すことを特徴とする請求項１２記載の光電変換装置。
【請求項１４】
前記基準信号と前記光信号を前記共通信号線に読み出した後に、前記チャンネル選択手段をオフし、前記第１の容量に保持された基準信号を前記第３の容量に読み出すことを特徴とする請求項１２記載の光電変換装置。
【請求項１５】
前記共通信号線に第１の電流源が接続され、前記ソースフォロアアンプのソースに第２の電流源が接続されたことを特徴とする請求項１２記載の光電変換装置。
【請求項１６】
前記チャンネル選択手段がオンしているとき前記第１の電流源がオンして電流が流れ、  前記第３の電荷転送手段がオンして前記基準信号を前記第３の容量に読み出すときに、  前記第２の電流源がオンして電流が流れることを特徴とする請求項１５記載の光電変換装置。
【請求項１７】
前記第２の電流源に流れる電流は、前記第１の電流源に流れる電流とほぼ同じであることを特徴とする請求項１５記載の光電変換装置。
【請求項１８】
前記第１及び第２の電流源はＭＯＳトランジスタであり、前記ＭＯＳトランジスタのドレインが前記ソースフォロアアンプのソースに接続されており、前記第１及び第２の電流源のオン、オフ制御は前記ＭＯＳトランジスタのゲート電圧を変えることで行うことを特徴とする請求項１５記載の光電変換装置。
【請求項１９】
入射した光に応じて光信号を発生する光電変換手段と、
前記光電変換手段の出力に接続されたリセット手段と、
前記光電変換手段と前記リセット手段の出力に接続された増幅手段と、
前記増幅手段の出力に接続された保持手段と、
前記増幅手段と前記保持手段の出力に接続された信号読み出し手段と、
を有する光電変換装置の駆動方法において、
前記リセット手段が前記光電変換手段をリセットし、そのときに発生した基準信号を前記増幅手段から読み出し前記保持手段に保持し、前記光電変換手段において前記リセット解除後から一定期間に入射した光に応じて発生した光信号を蓄積した後、前記信号読み出し手段が前記保持手段から前記基準信号を読み出し、続いて前記光電変換手段から前記光信号を読み出すことを特徴とする光電変換装置の駆動方法。
【請求項２０】
入射した光に応じて光信号を発生する光電変換手段と、
前記光電変換手段の出力に接続されたリセット手段と、
前記光電変換手段と前記リセット手段の出力に接続された第１の増幅手段と、
前記第１の増幅手段の出力に接続された第１の保持手段と、
前記第１の保持手段に接続された第２の保持手段と、
前記第２の保持手段に接続された第３の保持手段と、
前記第３の保持手段に接続された信号読み出し手段と、
を有する光電変換装置の駆動方法において、
前記リセット手段が前記光電変換手段をリセットし、そのときに発生した基準信号を前記増幅手段から読み出し前記第３の保持手段に保持し、前記光電変換手段において前記リセット解除後から一定期間に入射した光に応じて発生した光信号を前記増幅手段から読み出し前記第２の保持手段に保持した後、前記信号読み出し手段が前記第３の保持手段から前記基準信号を読み出し、続いて前記第２の保持手段から前記光信号を読み出すことを特徴とする光電変換装置の駆動方法。
【請求項２１】
前記リセット手段が前記光電変換手段をリセットし、そのときに発生した基準信号を前記第１の増幅手段から読み出し前記第１の保持手段に保持しておき、前記信号読み出し手段が基準信号と光信号を読み出した後に、前記基準信号を前記第１の保持手段から前記第３の保持手段に読み出すことを特徴とする請求項２０記載の光電変換装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光照射された原稿からの反射光を受けて電気信号に変換する光電変換装置に関し、特にファクシミリやイメージスキャナ等の画像読み取り装置に適用するリニアイメージセンサに関する。
【背景技術】
【０００２】
従来の画像読み取り装置に用いられているイメージセンサＩＣの手段図を図１６にタイミングチャートを図１７に示す（例えば、特許文献１参照。）。
【０００３】
フォトダイオード１０１のＮ型領域が正電源電圧端子ＶＤＤに接続しており、Ｐ型領域がリセットスイッチ１０２のドレインとソースフォロアアンプ１０３のゲートに接続している。リセットスイッチ１０２のソースには基準電圧ＶＲＥＦ１が与えられている。ソースフォロアアンプ１０３の出力端子であるソースは、読み出しスイッチ１０５と定電流源１０４につながっている。定電流源１０４のゲートは基準電圧ＶＲＥＦＡの定電圧が与えられている。図１６に示す光電変換ブロックＡｎはｎビット目の光電変換ブロックを示している。光電変換ブロックは、画素数分設けられており各光電変換ブロックの読み出しスイッチ１０５を介して共通信号線１０６に接続されている。
【０００４】
共通信号線１０６は、抵抗１１０を通じてオペアンプ１０９の反転端子に入力しており、オペアンプ１０９の出力端子がチップセレクトスイッチ１１２と容量１１３を介して出力端子１１６につながっている。共通信号線１０６は、信号線リセットスイッチ１０７に接続し、信号線リセットスイッチ１０７のソースには基準電圧ＶＲＥＦ２が与えられている。オペアンプ１０９の出力端子と反転端子の間には抵抗１１１が接続されていて、オペアンプ１０９の非反転端子は一定電圧ＶＲＥＦ３に固定されている。オペアンプ１０９、抵抗１１０、抵抗１１１で反転増幅器Ｄが形成されている。
【０００５】
イメージセンサの出力端子１１６は、ＭＯＳトランジスタ１１４のドレインに接続し、ＭＯＳトランジスタ１１４のソースには基準電圧ＶＲＥＦ４が与えられている。また、イメージセンサの出力端子１１６には、寄生容量などの容量１１５も接続されている。容量１１３、容量１１５、ＭＯＳトランジスタ１１４でクランプ回路Ｃが構成されている。
【特許文献１】特開平１１−２３９２４５号公報（第２−５貢、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、この様なイメージセンサにおいては、光電荷蓄積後、光信号を読み出してから、フォトダイオードをリセットし、その後基準信号を読み出し、光信号と基準信号の差をとるので、基準信号と光信号に乗っているリセットノイズが異なるという問題があった。すなわち、異なった、タイミングのリセットノイズを比較するため、ランダムノイズが大きいという問題があった。
【課題を解決するための手段】
【０００７】
従来のこのような問題点を解決するために、本発明の光電変換装置は以下のような構成及び駆動方法とした。
【０００８】
逐次型光電変換装置においては、光電変換手段と、光電変換手段の出力端子に接続されたリセット手段と、光電変換手段とリセット手段に接続された増幅手段と、増幅手段の出力に接続された保持手段である電荷転送手段と容量と、保持手段の出力を受けて信号を出力する信号読み出し手段であるソースフォロアアンプとチャンネル選択手段と、信号読み出し手段が接続されている共通信号線とを有し、保持手段はリセット手段が光電変換手段をリセットすることにより生じる基準信号を保持する光電変換装置とした。
【０００９】
そして、チャンネル選択手段がオンして基準信号を共通信号線に出力し、次に電荷転送手段がオンして光信号を共通信号線に読み出すこととした。
【００１０】
更に、前記共通信号線に第１の電流源が接続され、ソースフォロアアンプのソースに第２の電流源が接続され、チャンネル選択手段がオンしているときに第１の電流源がオンして電流が流れ、電荷転送手段がオンし基準信号を容量に読み出すときに前記第２の電流源がオンして電流が流れるようにした。このとき、第２の電流源に流れる電流は、第１の電流源に流れる電流とほぼ同じになるように設計した。
【００１１】
また更に一括型光電変換装置においては、光電変換手段と、光電変換手段の出力に接続されたリセット手段と、光電変換手段とリセット手段の出力に接続された第１の増幅手段と、第１の増幅手段の出力に接続された第１の保持手段である第１の電荷転送手段と第１の容量と、第１の保持手段に接続された第２の増幅手段と、第２の増幅手段に接続された第２の保持手段である第２の電荷転送手段と第２の容量と、第２の保持手段に接続された第３の増幅手段と、第３の増幅手段に接続された第３の保持手段である第３の電荷転送手段と第３の容量と、第３の保持手段に接続された信号読み出し手段であるソースフォロアアンプとチャンネル選択手段とを有し、第３の容量はリセット手段が光電変換手段をリセットすることにより生じる基準信号を保持し、第１の容量と第２の容量は基準信号と光信号を順に保持する光電変換装置とした。
【００１２】
そして、チャンネル選択手段がオンしたときに、先ず基準信号を第３の容量から共通信号線に読み出し、次に第３の電荷転送手段をオンして、光信号を第２の容量から共通信号線に読み出し、基準信号と光信号を共通信号線に読み出した後に、チャンネル選択手段をオフし、第１の容量に保持された基準信号を第３の容量に読み出すこととした。
【００１３】
更に、共通信号線に第１の電流源が接続され、ソースフォロアアンプのソースに第２の電流源が接続され、チャンネル選択手段がオンしているときに第１の電流源がオンして電流が流れ、電荷転送手段がオンし基準信号を第３の容量に読み出すときに前記第２の電流源がオンして電流が流れるようにした。このとき、第２の電流源に流れる電流は、第１の電流源に流れる電流とほぼ同じになるように設計した。
【発明の効果】
【００１４】
本発明の光電変換装置及び駆動方法によれば、リセットスイッチの同じオフノイズが乗った基準信号と光信号とを順に読み出すことが出来るので、相関２重サンプリング等の方法でこの電圧の差をとれば、固定パターンノイズとランダムノイズの小さい光電変換装置を得ることができる。
【００１５】
従って、簡単な構成で暗出力のばらつきが小さいイメージセンサＩＣの供給が可能となり、更にこのイメージセンサＩＣを複数個直線状に実装した、高精度な密着型イメージセンサを提供することが出来る。
【発明を実施するための最良の形態】
【００１６】
【実施例１】
【００１７】
図１は、本発明の第１の実施例に係る逐次型光電変換装置の概略回路図である。逐次型光電変換装置とは、イメージセンサの各フォトダイオード出力の電荷リセットと光電荷蓄積をタイミングをずらしながら平行に行う光電変換装置を言う。
【００１８】
光電変換ブロックＡｎはｎビット目の光電変換ブロックを示している。光電変換ブロックは、画素数分設けられており各光電変換ブロックのチャンネル選択スイッチ７を介して共通信号線１１に接続されている。図７に光電変換装置の全体構成図を示す。
【００１９】
本実施例の回路は、光電変換手段となるフォトダイオード１、リセット手段となるリセットスイッチ２、増幅手段３、電荷転送手段となる転送スイッチ４、容量５、ＭＯＳソースフォロアを形成するＭＯＳトランジスタ６、チャンネル選択手段となるチャンネル選択スイッチ７、共通信号線１１、第１の電流源８からなる。
【００２０】
増幅手段３はＭＯＳソースフォロアやボルテージフォロアアンプ等で形成し、動作状態を選択するアンプイネーブル端子１０を設けても良い。また、ＭＯＳトランジスタ６のゲートとソース間には寄生容量９が存在する。
【００２１】
図２は、本発明の第１の実施例に係る逐次型光電変換装置の概略回路図に対応したタイミングチャートである。
【００２２】
φR(n)によりリセットスイッチ２がオンすると、フォトダイオード１の出力端子Vdiは基準電圧Vresetに固定され、リセットスイッチ２がオフすると、Vdiの電圧はVresetにオフノイズが加算された値になる。このオフノイズは、リセットする度に電位がゆらぐので、ランダムノイズとなる。したがって、ランダムノイズを防ぐためには、リセットした後のアンプ３の出力電圧と、その後、フォトダイオードが光電荷を蓄積した後のアンプ３の出力電圧の差をとればよい。
【００２３】
そこで図２のように、φR(n)によりリセットスイッチ２がオフした後、φT1(n)により転送スイッチ４をオンして、ＴＲの期間で基準信号を容量５に読み出す。基準信号は、１周期の間、容量５に保持される。この間にフォトダイオード１には、光電荷が蓄積し、Vdiの電位は光電荷の量に応じて変動している。次の周期のφSCH(n)によりチャンネル選択スイッチ７をオンすると、ＲＥＦの期間に、容量５に保持された基準信号が共通信号線１１に読み出される。次に、φT1(n)をオンし、ＴＳの期間でフォトダイオードに蓄積した電荷に応じた光信号を容量５に読み出すと、この光信号が共通信号線１１に読み出される。φT1(n)をオンすると、容量５に光信号が蓄積されるが、φT1(n)をオンしている期間ＴＳの間に、Ｖ１の電位がセットリングするように増幅手段３のドライバビリティーを設定すれば、φSCH(n)の期間を短くでき、高速の読み出しが可能である。
【００２４】
以上の動作により、φSCH(n)のＲＥＦの期間とＳＩＧの期間の共通信号線１１の出力電圧VOUTの差を取れば、固定パターンノイズとリセットスイッチ２によるランダムノイズを除去できる。
【００２５】
そして、φT1(n)をオフしてから、φSCH(n)をオフし、φR(n)をオンして、次回のフォトダイオードのリセットを行い、再びφT1(n)をオンして、ＴＲの期間で基準信号を容量５に読み出す。
【００２６】
φSCH(n)がオフしてから、次のビットのチャンネル選択スイッチ７がφSCH(n+1)によってオンし、次のビットの基準信号の読み出しが始まる。n+1ビット目の他のパルスは、nビット目のパルスよりも、全てφSCHのオン期間だけ後ろにずれる。各受光素子の蓄積期間はφR(n)がオフしてから、次の周期のφT1(n)のＴＳの期間の終了までであるが、この期間もビットによってずれることになる。
【００２７】
読み出した基準信号と光信号は、相関２重サンプリング回路等により差をとる。これは、例えば、従来例の図１６のブロックＣの回路で可能である。
【実施例２】
【００２８】
図３は、本発明の第２の実施例に係る逐次型光電変換装置の概略回路図である。図１との違いは、ＭＯＳトランジスタ６のソースに、第２の電流源５１が接続されている点である。この第２の電流源はイネーブル信号φRRによってオン・オフし、オン状態では第１の電流源８と同程度の電流が流れるように設計されている。
【００２９】
図５は、本発明の第２の実施例に係る逐次型光電変換装置の概略回路図に対応したタイミングチャートである。
【００３０】
φR(n)によりリセットスイッチ２がオンすると、フォトダイオード１の出力端子Vdiは基準電圧Vresetに固定され、リセットスイッチ２がオフすると、Vdiの電圧はVresetにオフノイズが加算された値になる。このオフノイズは、リセットする度に電位がゆらぐので、ランダムノイズとなる。したがって、ランダムノイズを防ぐためには、リセットした後のアンプ３の出力電圧と、その後、フォトダイオードが光電荷を蓄積した後のアンプ３の出力電圧の差をとればよい。
【００３１】
そこで、図５のように、φR(n)によりリセットスイッチ２がオフした後、φT1(n)により転送スイッチ４をオンして、ＴＲの期間で基準信号を容量５に読み出す。このとき、イネーブル信号φRR(n)により第２の電流源５１をオン状態にする。基準信号は、１周期の間、容量５に保持される。この間にフォトダイオード１には、光電荷が蓄積し、Vdiの電位は光電荷の量に応じて変動している。次の周期のφSCH(n)によりチャンネル選択スイッチ７をオンすると、ＲＥＦの期間に、容量５に保持された基準信号が共通信号線１１に読み出される。次に、φT1(n)をオンし、光信号を容量５に読み出すと、この光信号が共通信号線１１に読み出される。
【００３２】
このとき、第１の電流源８はオン状態にし、第２の電流源５１はオフ状態にする。第１の電流源８と第２の電流源５１は同程度のオン電流が流れるように設計されているので、Ｒ１の期間で基準信号を容量２３に読み出すときと、Ｓ１の期間で光信号を容量２３に読み出すときのＭＯＳトランジスタ６のソース電位を同程度にすることが出来る。従って、容量５に蓄える電荷への寄生容量９の影響を小さくすることが出来て、結果として暗出力電圧のオフセットを小さく出来る。
【００３３】
以上の動作により、φSCH(n)のＲＥＦの期間とＳＩＧの期間の共通信号線１１の出力電圧VOUTの差を取れば、固定パターンノイズとリセットスイッチ２によるランダムノイズを除去できる。次に、φT1(n)をオフしてから、φSCH(n)をオフし、φR(n)をオンして、次回のフォトダイオードのリセットを行い、再びφT1(n)をオンして、ＴＲの期間で基準信号を容量５に読み出す。
【００３４】
φSCH(n)がオフしてから、次のビットのチャンネル選択スイッチ７がφSCH(n+1)によってオンし、次のビットの基準信号の読み出しが始まる。n+1ビット目の他のパルスは、nビット目のパルスよりも、全てφSCHのオン期間だけ後ろにずれる。
【００３５】
基準信号と光信号は、相関２重サンプリング回路等により差をとる。これは、例えば、従来例の図１６のブロックＣの回路で可能である。
【００３６】
図４は、本発明の第２の実施例に係る逐次型光電変換装置の回路図である。図３のリセットスイッチ２はＭＯＳスイッチ３５、増幅手段３はＭＯＳソースフォロア３０と電流源３１、転送スイッチ４は、トランスミッションゲート３２とダミースイッチ３３、第２の電流源５１はＭＯＳ電流源３４、チャンネル選択スイッチ７はＭＯＳスイッチ３６、第１の電流源８はＭＯＳ電流源３７で置き換えている。なお、ＭＯＳ電流源３４を取り除けば、第１の実施例に係る逐次型光電変換装置の回路図となる。
【００３７】
図６は、本発明の第２の実施例に係る逐次型光電変換装置の回路図に対応したタイミングチャートである。図５との違いは、φSELがφI1に変わった点である。また、φT1Xは図６に示さないがφT1の反転である。
【００３８】
図４の回路では、アンプ３０のオン・オフを電流源３１のゲート電圧でコントロールする。すなわち、φI1が電源電圧のとき電流は流れずアンプ３０はオフ状態であり、φI1が電源電圧よりも低い適当な電圧のとき電流が流れアンプ３０はオン状態である。
【００３９】
図２の回路ではＭＯＳソースフォロア３０の基板電位とソース電位を共通としているので、ゲインをほぼ１にできる。
【００４０】
また、基準信号ＲＥＦを読み出すときはφT1のオフノイズが乗った状態のＶ１の電位を読み出すが、光信号ＳＩＧを読み出すときはφT1のオフノイズが乗っていない状態のＶ１の電位を読み出している。このため、φT1のオフノイズ分が、暗出力オフセットとなってしまう。これを小さくするために、転送スイッチをトランスミッションゲート３２とし、ダミースイッチ３３を設けている。トランスミッションゲートのＮＭＯＳとＰＭＯＳのトランジスタサイズは同じにし、ダミースイッチ３３のＮＭＯＳとＰＭＯＳのトランジスタサイズは、トランスミッションゲートのトランジスタサイズのゲート面積の半分にする。
【００４１】
φRRはＧＮＤ電位のとき、ＭＯＳ電流源３４はオフ状態で、適当な電位のとき、ＭＯＳ電流源３４はオン状態となる。オン状態のφRRの電位は、ＭＯＳ電流源３４の電流がＭＯＳ電流源３７の電流と同程度になるように設計する。簡単のために、ＭＯＳ電流源３４のサイズを適当に定め、オン状態のφRRの電位を電源電圧とすることもできる。以上は、ＭＯＳトランジスタ６とＭＯＳ電流源３４とＭＯＳ電流源３７が共にＮＭＯＳの場合であるが、共にＰＭＯＳであっても同様にできる。
【実施例３】
【００４２】
図８は、本発明の第３の実施例に係る一括型光電変換装置の概略回路図である。一括型光電変換装置とは、イメージセンサの各フォトダイオード出力の電荷リセットと光電荷蓄積を同時タイミングで平行に行う光電変換装置を言う。光電変換ブロックＡｎはｎビット目の光電変換ブロックを示している。画素数分設けられた光電変換ブロックは、各光電変換ブロックのチャンネル選択スイッチ７を介して共通信号線１１に接続されている。図７に光電変換装置の全体構成図を示す。
【００４３】
本実施例の回路は、光電変換手段となるフォトダイオード１、電荷転送手段となる転送スイッチ１８、１９、２０、リセット手段となるリセットスイッチ２、増幅手段１５、１６、１７、容量２１、２２、２３、ＭＯＳソースフォロアを形成するＭＯＳトランジスタ６、チャンネル選択手段となるチャンネル選択スイッチ７、共通信号線１１、第１の電流源８からなる。増幅手段１５、１６、１７はＭＯＳソースフォロアやボルテージフォロアアンプ等で形成し、動作状態を選択するアンプイネーブル端子１２、１３、１４を設けても良い。また、 ＭＯＳトランジスタ６のゲートとソース間には寄生容量９が存在する。
【００４４】
図１０は、本発明の第３の実施例に係る一括型光電変換装置の概略回路図に対応したタイミングチャートである。φR、φT1、φSEL1は全ビットについて同時に動作する。φT2の光信号を転送する期間Ｓ１とφSEL2の光信号を転送する期間も全ビットについて同時に動作する。φT2の基準信号を転送する期間Ｒ１とφSEL2の基準信号を転送する期間とその他のパルスは、ビットによって動作するタイミングが異なるので、(n)付で表示している。
【００４５】
まず、ｎビット目の光電変換ブロックで基準信号を転送する動作について説明する。
【００４６】
φRのパルスＲ１によりリセットスイッチ２がオンすると、フォトダイオード１の出力端子Vdiは基準電圧Vresetに固定され、リセットスイッチ２がオフするとVdiの電圧はVresetにオフノイズが加算された値になる。このオフノイズは、リセットする度に電位がゆらぐのでランダムノイズとなる。ランダムノイズの影響を除く為には、リセットした後の第１のアンプ１５の出力電圧と、その後にフォトダイオードが光電荷を蓄積した時の第１のアンプ１５の出力電圧の差をとればよい。
【００４７】
そこで図１０のように、リセットスイッチ２がオフした後に、φT1のパルスＲ１により第１の転送スイッチ１８をオンして、基準信号を第１の容量２１に読み出し保持する。この後フォトダイオード１には、光電荷が蓄積しVdiの電位は光電荷の量に応じて変動する。この光電荷が蓄積する期間は、φRのパルスＲ１の終了からφT1のパルスＳ１の終了までのＴＳ１となり、全てのビットについて同じ期間になる。
【００４８】
次に、φT2(n)のパルスＲ１により第２の転送スイッチ１９をオンして、基準信号を第２の容量２２に読み出し、φT3(n)のパルスＲ１により第３の転送スイッチ２０をオンして、基準信号を第３の容量２３に読み出す。基準信号は、１周期の間、容量２３に保持される。
【００４９】
次に、ｎビット目の光電変換ブロックで光信号を転送する動作について説明する。
【００５０】
蓄積期間ＴＳ１の最後で、φT1のパルスＳ１により第１の転送スイッチ１８をオンして、フォトダイオードに蓄積した電荷に応じた光信号を第１の容量２１に読み出す。次に、φT2(n)のパルスＳ１により第２の転送スイッチ１９をオンして、光信号を第２の容量２２に読み出す。これは全てのビットで同時に行われる。
【００５１】
次に、ｎビット目の光電変換ブロックから基準信号と光信号を読み出しする動作について説明する。
【００５２】
ＴＳ２の蓄積期間中に、φSCH(n)のパルスによりチャンネル選択スイッチ７を開くと、第３の容量２３に保持されていた基準信号が共通信号線１１に読み出される。この期間はφSCH(n)のＲ１の部分である。この基準信号は、φRのパルスＲ１により発生した基準信号である。次に、φT3(n)をオンしＳ１の期間で光信号を容量２３に読み出すと、この光信号が共通信号線１１に読み出される。
【００５３】
φT3(n)をオンすると光信号が容量２３に読み出されるが、φT3(n)をオンしている期間Ｓ１の間に、Ｖ１の電位がセットリングするように増幅手段１７のドライバビリティーを設定すれば、φSCH(n)の期間を短くでき、高速の読み出しが可能である。
【００５４】
以上の動作により、φSCH(n)のＲ１とＳ１の期間における共通信号線１１の出力電圧VOUTの差を取れば、固定パターンノイズとリセットスイッチ２によるランダムノイズを除去することが可能である。これは、両方に同じリセットパルスφRのオフノイズがのっており、両方の電圧の出力経路が同じであるからである。
【００５５】
更に、φT3(n)をオフしてからφSCH(n)をオフし、φT2(n)のパルスＲ２により第２の転送スイッチ１９をオンして、φRのパルスＲ２が終了した後の基準信号を第２の容量２２に読み出し、φT3(n)のパルスＲ２により第３の転送スイッチ２０をオンして、基準信号を第３の容量２３に読み出す。
【００５６】
一方、φSCH(n)がオフしてから、次のビットのチャンネル選択スイッチ７がφSCH(n+1)によってオンし、次のビットの基準信号の読み出しが始まる。n+1ビット目のφT2の基準信号を読み出すパルスやφT3のパルスは、nビット目のパルスよりも全てφSCHのオン期間だけ後ろにずれる。
【００５７】
読み出した基準信号と光信号は、相関２重サンプリング回路等により差をとる。これは、例えば従来例の図１６のブロックＣの回路で可能である。
【００５８】
図８及び図１０の実施例では、ＴＳ２の期間でフォトダイオードが蓄積動作中に、前の蓄積期間ＴＳ１の期間で蓄積した光信号を読み出すことができる。したがって、ＲＧＢの３色のＬＥＤを順に点灯して、カラー画像データを読み取ることができる。たとえば、ＴＳ１の期間に赤のＬＥＤを点灯し赤の成分を読み取り、ＴＳ２の期間に緑のＬＥＤを点灯し緑の成分を読み取り、ＴＳ２の次の期間に青のＬＥＤを点灯し青の成分を読み取ることができる。この場合、ＴＳ２の期間内に赤の光信号を読み出すことになる。
【００５９】
図９は、本発明の第３の実施例に係る一括型光電変換装置の回路図である。図８のリセットスイッチ２はＭＯＳスイッチ３５、増幅手段１５、１６、１７はＭＯＳソースフォロア３８、４０、４２と電流源３９、４１、４３、転送スイッチ１８、１９は、ＭＯＳスイッチ４４、４５、転送スイッチ２０はトランスミッションゲート３２とダミースイッチ３３、チャンネル選択スイッチ７はＭＯＳスイッチ３６、第１の電流源８はＭＯＳ電流源３７で置き換えている。
【００６０】
図１１は、本発明の第３の実施例に係る一括型光電変換装置の回路図に対応したタイミングチャートである。図１０との違いは、φSEL1、φSEL2、φSEL3、がそれぞれφI1、φI2、φI3、に変わった点である。また、φT3Xは図１１に示さないがφT3の反転である。
【００６１】
図９の回路では、アンプ３８、４０、４２のオン・オフを、それぞれ電流源３９、４１、４３のゲート電圧でコントロールする。ＭＯＳソースフォロア３８と４２の基板電位とソース電位を共通としているので、ゲインをほぼ１にできる。
【００６２】
また、基準信号Ｒ１を読み出すときはφT3のオフノイズが乗った状態のＶ１の電位を読み出すが、光信号Ｓ１を読み出すときはφT3のオフノイズが乗っていない状態のＶ１の電位を読み出している。このため、φT3のオフノイズ分が、暗出力オフセットとなってしまう。これを小さくするために、転送スイッチをトランスミッションゲート３２とし、ダミースイッチ３３を設けている。トランスミッションゲートのＮＭＯＳとＰＭＯＳのトランジスタサイズは同じにし、ダミースイッチ３３のＮＭＯＳとＰＭＯＳのトランジスタサイズは、トランスミッションゲートのトランジスタサイズのゲート面積の半分にする。
【００６３】
消費電流の観点では、φT3のパルスＳ１を短くして高速読み出しする必要があるが、そのためには、増幅手段１４や電流源４３の電流を大きくする必要がある。図１０や図１１の駆動方法では、φT3のパルスＳ１はビットによってずれるので、消費電流を分散させることができる。このことは、図１０のφSEL3や図１１のφI3がビットごとにずれていることで示されている。一方、φT1とφT2は全ビットで同時にオンする必要があるが、オンの期間を長くすることで、増幅手段１５、１６や電流源３９、４１の電流を低く抑えることができる。すなわち、図１０や図１１に示されるφT1とφT2のオン期間を、φSCHやφT3のオン期間よりも長くすれば良い。図１０や図１１では、φT2のＲ２の期間がφSCHのオン期間と同じに示されているが、φT2のＲ２の期間をφSCHのオン期間よりも長くしてもさしつかえない。
【００６４】
また、φT2、φT3、φSCH等のパルスは、ビットごとにずれるように作る必要があるが、シフトレジスタのパルスから作ることができる。
【実施例４】
【００６５】
図１２は、本発明の第４の実施例に係る一括型光電変換装置の概略回路図である。光電変換ブロックＡｎはｎビット目の光電変換ブロックを示している。画素数分設けられた光電変換ブロックは、各光電変換ブロックのチャンネル選択スイッチ７を介して共通信号線１１に接続されている。図７に光電変換装置の全体構成図を示す。
【００６６】
本実施例の回路は、光電変換手段となるフォトダイオード１、電荷転送手段となる転送スイッチ１８、１９、２０、リセット手段となるリセットスイッチ２、増幅手段１５、１６、１７、容量２１、２２、２３、ＭＯＳソースフォロアを形成するＭＯＳトランジスタ６、ＭＯＳトランジスタ６のソースに接続された第２の電流源、チャンネル選択手段となるチャンネル選択スイッチ７、共通信号線１１、第１の電流源８からなる。増幅手段１５、１６、１７はＭＯＳソースフォロアやボルテージフォロアアンプ等で形成し、動作状態を選択するアンプイネーブル端子１２、１３、１４を設けても良い。また、ＭＯＳトランジスタ６のゲートとソース間には寄生容量９が存在する。
【００６７】
第２の電流源はイネーブル信号φRRによってオン・オフし、オン状態では第１の電流源８と同程度の電流が流れるように設計されている。
【００６８】
図１４は、本発明の第４の実施例に係る一括型光電変換装置の概略回路図に対応したタイミングチャートである。φR、φT1、φSEL1は全ビットについて同時に動作する。φT2の光信号を転送する期間Ｓ１とφSEL2の光信号を転送する期間も全ビットについて同時に動作する。φT2の基準信号を転送する期間Ｒ１とφSEL2の基準信号を転送する期間とその他のパルスは、ビットによって動作するタイミングが異なるので、(n)付で表示している。
【００６９】
まず、ｎビット目の光電変換ブロックで基準信号を転送する動作について説明する。
【００７０】
φRのパルスＲ１によりリセットスイッチ２がオンすると、フォトダイオード１の出力端子Vdiは基準電圧Vresetに固定され、リセットスイッチ２がオフするとVdiの電圧はVresetにオフノイズが加算された値になる。このオフノイズは、リセットする度に電位がゆらぐのでランダムノイズとなる。ランダムノイズの影響を除く為には、リセットした後の第１のアンプ１５の出力電圧と、その後にフォトダイオードが光電荷を蓄積した時の第１のアンプ１５の出力電圧の差をとればよい。
【００７１】
そこで図１４のように、リセットスイッチ２がオフした後に、φT1のパルスＲ１により第１の転送スイッチ１８をオンして、基準信号を第１の容量２１に読み出し保持する。この後フォトダイオード１には、光電荷が蓄積しVdiの電位は光電荷の量に応じて変動する。この光電荷が蓄積する期間は、φRのパルスＲ１の終了からφT1のパルスＳ１の終了までのＴＳ１となり、全てのビットについて同じ期間になる。
【００７２】
次に、φT2(n)のパルスＲ１により第２の転送スイッチ１９をオンして、基準信号を第２の容量２２に読み出す。次に、φT3(n)のパルスＲ１により第３の転送スイッチ２０をオンして、基準信号を第３の容量２３に読み出す。このとき、イネーブル信号φRR(n)により第２の電流源５１をオン状態にする。基準信号は、１周期の間、容量２３に保持される。
【００７３】
次に、ｎビット目の光電変換ブロックで光信号を転送する動作について説明する。
【００７４】
蓄積期間ＴＳ１の最後で、φT1のパルスＳ１により第１の転送スイッチ１８をオンして、フォトダイオードに蓄積した電荷に応じた光信号を第１の容量２１に読み出す。次に、φT2(n)のパルスＳ１により第２の転送スイッチ１９をオンして、光信号を第２の容量２２に読み出す。これは全てのビットで同時に行われる。
【００７５】
次に、ｎビット目の光電変換ブロックから基準信号と光信号を読み出しする動作について説明する。
【００７６】
ＴＳ２の蓄積期間中に、φSCH(n)のパルスによりチャンネル選択スイッチ７を開くと、第３の容量２３に保持されていた基準信号が共通信号線１１に読み出される。この期間はφSCH(n)のＲ１の部分である。この基準信号は、φRのパルスＲ１により発生した基準信号である。次に、φT3(n)をオンしＳ１の期間で光信号を容量２３に読み出すと、この光信号が共通信号線１１に読み出される。
【００７７】
このとき、第１の電流源８はオン状態にし、第２の電流源５１はオフ状態にする。第１の電流源８と第２の電流源５１は同程度のオン電流が流れるように設計されているので、Ｒ１の期間で基準信号を容量２３に読み出すときと、Ｓ１の期間で光信号を容量２３に読み出すときのＭＯＳトランジスタ６のソース電位を同程度にすることが出来る。従って、容量２３に蓄える電荷への寄生容量９の影響を小さくすることが出来て、結果として暗出力電圧のオフセットを小さく出来る。
【００７８】
また、φT3(n)をオンすると、光信号が容量２３に読み出されるが、φT3(n)をオンしている期間Ｓ１の間に、Ｖ１の電位がセットリングするように増幅手段１７のドライバビリティーを設定すれば、φSCH(n)の期間を短くでき、高速の読み出しが可能である。
【００７９】
以上の動作により、φSCH(n)のＲ１の期間とＳ１の期間の共通信号線１１の出力電圧VOUTの差を取れば、固定パターンノイズとリセットスイッチ２によるランダムノイズを除去できる。これは、両方に同じリセットパルスφRのオフノイズがのっており、両方の電圧の出力経路が同じであるからである。
【００８０】
次に、φT3(n)をオフしてから、φSCH(n)をオフし、φT2(n)のＲ２の位置のパルスにより第２の転送スイッチ１９をオンして、リセットパルスφRのＲ２の期間終了後の基準信号を第２の容量２２に読み出す。次に、φT3(n)のＲ２の位置のパルスにより第３の転送スイッチ２０をオンして、基準信号を第３の容量２３に読み出す。
【００８１】
一方、φSCH(n)がオフしてから、次のビットのチャンネル選択スイッチ７がφSCH(n+1)によってオンし、次のビットの基準信号の読み出しが始まる。n+1ビット目のφT2の基準信号を読み出すパルス、φT3、φRRのパルスは、nビット目のパルスよりも、全てφSCHのオン期間だけ後ろにずれる。
【００８２】
基準信号と光信号は、相関２重サンプリング回路等により差をとる。これは、例えば、従来例の図１６のブロックＣの回路で可能である。
【００８３】
図１２、図１４の実施例では、ＴＳ２の期間でフォトダイオードが蓄積動作中に、前の蓄積期間ＴＳ１の期間で蓄積した光信号を読み出すことができる。したがって、ＲＧＢの３色のＬＥＤを順に点灯して、カラー画像データを読み取ることができる。たとえば、ＴＳ１の期間に赤のＬＥＤを点灯し赤の成分を読み取り、ＴＳ２の期間に緑のＬＥＤを点灯し緑の成分を読み取り、ＴＳ２の次の期間に青のＬＥＤを点灯し青の成分を読み取ることができる。この場合、ＴＳ２の期間内に赤の光信号を読み出すことになる。
【００８４】
図１３は、本発明の第４の実施例に係る一括型光電変換装置の回路図である。図１２のリセットスイッチ２はＭＯＳスイッチ３５、増幅手段１５、１６、１７はＭＯＳソースフォロア３８、４０、４２と電流源３９、４１、４３、転送スイッチ１８、１９は、ＭＯＳスイッチ４４、４５、転送スイッチ２０はトランスミッションゲート３２とダミースイッチ３３、第２の電流源５１はＭＯＳ電流源３４、チャンネル選択スイッチ７はＭＯＳスイッチ３６、第１の電流源８はＭＯＳ電流源３７で置き換えている。
【００８５】
図１５は、本発明の第４の実施例に係る一括型光電変換装置の回路図に対応したタイミングチャートである。図１４との違いは、φSEL1、φSEL2、φSEL3、がそれぞれφI1、φI2、φI3、に変わった点である。また、φT3Xは図１５に示さないがφT3の反転である。
【００８６】
図１３の回路では、アンプ３８、４０、４２のオン・オフを、それぞれ電流源３９、４１、４３のゲート電圧でコントロールする。ＭＯＳソースフォロア３８と４２の基板電位とソース電位を共通としているので、ゲインをほぼ１にできる。
【００８７】
また、基準信号Ｒ１を読み出すときはφT3のオフノイズが乗った状態のＶ１の電位を読み出すが、光信号Ｓ１を読み出すときはφT3のオフノイズが乗っていない状態のＶ１の電位を読み出している。このため、φT3のオフノイズ分が、暗出力オフセットとなってしまう。これを小さくするために、転送スイッチをトランスミッションゲート３２とし、ダミースイッチ３３を設けている。トランスミッションゲートのＮＭＯＳとＰＭＯＳのトランジスタサイズは同じにし、ダミースイッチ３３のＮＭＯＳとＰＭＯＳのトランジスタサイズは、トランスミッションゲートのトランジスタサイズのゲート面積の半分にする。
【００８８】
φRRはＧＮＤ電位のとき、ＭＯＳ電流源３４はオフ状態で、適当な電位のとき、ＭＯＳ電流源３４はオン状態となる。オン状態のφRRの電位は、ＭＯＳ電流源３４の電流がＭＯＳ電流源３７の電流と同程度になるように設計する。簡単のために、ＭＯＳ電流源３４のサイズを適当に定め、オン状態のφRRの電位を電源電圧とすることもできる。以上は、ＭＯＳトランジスタ６とＭＯＳ電流源３４とＭＯＳ電流源３７が共にＮＭＯＳの場合であるが、共にＰＭＯＳであっても同様にできる。
【００８９】
消費電流の観点では、φT3のパルスＳ１を短くして高速読み出しする必要があるが、そのためには、増幅手段１４や電流源４３の電流を大きくする必要がある。しかし、図１４や図１５の駆動方法では、φT3のパルスはビットによってずれるので、消費電流を分散させることができる。このことは、図１４のφSEL3や図１５のφI3がビットごとにずれていることで示されている。一方、φT1やφT2は全ビット同時にオンする必要があるが、オンの期間を長くすることで、増幅手段１５、１６または、電流源３９、４１の電流を低く抑えることができる。すなわち、図１４や図１５に示される、φT1とφT2のオン期間を、φSCHやφT3のオン期間よりも長くすれば良い。図１４や図１５では、φT2のＲ２の期間がφSCHのオン期間と同じに示されているが、φT2のＲ２の期間をφSCHのオン期間よりも長くしてもさしつかえない。
【００９０】
また、φT2、φT3、φSCH、φRR等のパルスは、ビットごとにずれるように作る必要があるが、シフトレジスタのパルスから作ることができる。
【００９１】
以上の説明で、本発明は上述した各実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変形して実施することができる。
【００９２】
上記の回路は１つの半導体基盤上に形成し、リニアイメージセンサＩＣとすることが可能である。また、このリニアイメージセンサＩＣを複数個直線状に実装して、密着型イメージセンサを供給することができる。
【産業上の利用可能性】
【００９３】
本発明は、ファクシミリやイメージスキャナ等の画像読み取り装置に適用するリニアイメージセンサＩＣと、イメージセンサＩＣを複数実装した密着型イメージセンサに利用することができる。また、エリアイメージセンサＩＣに適用できる。
【図面の簡単な説明】
【００９４】
【図１】本発明の第１の実施例に係る逐次型光電変換装置の概略回路図である。
【図２】本発明の第１の実施例に係る逐次型光電変換装置の概略回路図に対応したタイミングチャートである。
【図３】本発明の第２の実施例に係る逐次型光電変換装置の概略回路図である。
【図４】本発明の第２の実施例に係る逐次型光電変換装置の回路図である。
【図５】図５は、本発明の第２の実施例に係る逐次型光電変換装置の概略回路図に対応したタイミングチャートである。
【図６】本発明の第２の実施例に係る逐次型光電変換装置の回路図に対応したタイミングチャートである。
【図７】本発明に係る光電変換装置の全体構成図である。
【図８】本発明の第３の実施例に係る一括型光電変換装置の概略回路図である。
【図９】本発明の第３の実施例に係る一括型光電変換装置の回路図である。
【図１０】本発明の第３の実施例に係る一括型光電変換装置の概略回路図に対応したタイミングチャートである。
【図１１】本発明の第３の実施例に係る一括型光電変換装置の回路図に対応したタイミングチャートである。
【図１２】本発明の第４の実施例に係る一括型光電変換装置の概略回路図である。
【図１３】本発明の第４の実施例に係る一括型光電変換装置の回路図である。
【図１４】本発明の第４の実施例に係る一括型光電変換装置の概略回路図に対応したタイミングチャートである。
【図１５】本発明の第４の実施例に係る一括型光電変換装置の回路図に対応したタイミングチャートである。
【図１６】従来の画像読み取り装置に用いられているイメージセンサＩＣの回路図である。
【図１７】従来の画像読み取り装置に用いられているイメージセンサＩＣのタイミングチャートである。
【符号の説明】
【００９５】
１  フォトダイオード
２  リセットスイッチ
３  アンプ
４  転送スイッチ
５  容量
６  ＭＯＳトランジスタ  
７  チャンネル選択スイッチ
８  第１の電流源
９  寄生容量 
１０，１２，１３，１４  アンプイネーブル端子
１１  共通信号線
１５  第１のアンプ
１６  第２のアンプ
１７  第３のアンプ  
１８  第１の転送スイッチ  
１９  第２の転送スイッチ  
２０  第３の転送スイッチ
２１  第１の容量
２２  第２の容量
２３  第３の容量
３０    ＭＯＳソースフォロア
３１    電流源
３２    トランスミッションゲート
３３    ダミースイッチ
３４    ＭＯＳ電流源
３５    ＭＯＳスイッチ
３６    ＭＯＳスイッチ
３７    ＭＯＳ電流源
３８、４０、４２    ＭＯＳソースフォロア  
３９、４１、４３    電流源
３２  トランスミッションゲート
４４、４５  ＭＯＳスイッチ
５１    第２の電流源
１０１  フォトダイオード  
１０２  リセットスイッチ
１０３  ソースフォロアアンプ
１０４  定電流源
１０５  読み出しスイッチ
１０６  共通信号線
１０７  信号線リセットスイッチ
１０８  寄生容量
１０９  オペアンプ
１１０  抵抗
１１１  抵抗
１１２  チップセレクトスイッチ
１１３  容量
１１４  ＭＯＳトランジスタ
１１５  容量
１１６  出力端子
Ａｎ  ｎビット目の光電変換ブロック
Ｂｍ  ｍチップ目のイメージセンサＩＣブロック
Ｃ  クランプ回路
Ｄ  反転増幅器
【図１】
2004282716.tif 000003
【図２】
2004282716.tif 000004
【図３】
2004282716.tif 000005
【図４】
2004282716.tif 000006
【図５】
2004282716.tif 000007
【図６】
2004282716.tif 000008
【図７】
2004282716.tif 000009
【図８】
2004282716.tif 000010
【図９】
2004282716.tif 000011
【図１０】
2004282716.tif 000012
【図１１】
2004282716.tif 000013
【図１２】
2004282716.tif 000014
【図１３】
2004282716.tif 000015
【図１４】
2004282716.tif 000016
【図１５】
2004282716.tif 000017
【図１６】
2004282716.tif 000018
【図１７】
2004282716.tif 000019