(57)【要約】　【課題】ライト動作時のエンコードロス及びリード動作時のデコードロスが大きくなっても、必要とするギャップ領域を低減してフォーマット効率を高める。　【解決手段】ディスク装置は、ディスク媒体の各セクタの最終位置にライト動作によるエンコードロスに相当する時間Ｔｗ分のギャップ領域を設け、ライトゲート発生部により、ライト動作時に、セクタパルスに同期してライトゲート信号を発生し、ギャップ領域の検出信号によってライトゲート信号を停止させる。またリードゲート発生部により、リード動作時に、リード動作によるデコードロスに相当する時間Ｔｒ分遅延させたセクタパルスに同期してリードゲート信号を発生し、ギャップ領域の検出信号を前記デコードロスに相当する時間分遅延させた信号によって停止させる。　【選択図】　　　図２１
2004014114.tif 000002
【特許請求の範囲】
【請求項１】
ディスク媒体のトラックを複数セクタに分割して各セクタの先頭位置にセクタマークを記録し、前記ディスク媒体のリード動作又はライト動作時に、前記セクタマークの読取りで得られるセクタパルスに基づいてライトゲート信号又はリードゲート信号を発生するディスク装置に於いて、
前記ディスク媒体の各セクタの最終位置にライト動作によるエンコードロスに相当する時間分設けられたギャップ領域と、
ライト動作時に、前記セクタパルスに同期してライトゲート信号を発生し、前記ギャップ領域の検出信号によってライトゲート信号を停止させるライトゲート発生部と、
リード動作時に、リード動作によるデコードロスに相当する時間分遅延させたセクタパルスに同期してリードゲート信号を発生し、前記ギャップ領域の検出信号を前記デコードロスに相当する時間分遅延させた信号によってリードゲート信
号を停止させるリードゲート発生部と、
を設けたことを特徴とするディスク装置。
【請求項２】
請求項２記載のディスク装置に於いて、前記エンコードロスに相当する時間分のギャップ領域、及び前記デコードロスに相当する遅延時間の各々を、ヘッドのシリンダ位置に応じた値に設定することを特徴とするディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ポジション感度測定処理、及びリード時のエンコードロスとリード時のデコードロスを考慮したセクタパルスの発生を行う改良された小型のディスク装置に関する。
【背景技術】
【０００２】
近年の磁気ディスク装置は、小型化・大容量化に伴いトラックピッチが詰まってきており、オントラック精度の向上が要求されている。また、インダクティブヘッドを使用したライトヘッドに対し、リードヘッドとしてコア幅の狭いＭＲヘッドを採用していることにより、ライトヘッドとリードヘッドとの間のコアずれ補正が必須であり、ポジションの相の切り替わり位置がオントラック位置になる可能性がある。
【０００３】
このため従来、１／２トラックピッチで２相サーボパターンの相を変化させていたものを、１／３トラックピッチで相を変化させる２相サーボ情報を用いている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら従来のディスク装置におけるポジション感度補正値の測定は、２相サーボ信号Ｎ，Ｑのクロス点を測定すればよいが、サーボ信号Ｎ，Ｑが所定のサンプル周期毎に離散的に得られることから、クロス点を直接測定できない。そこで、等速シークを行った際に得られる２相サーボ信号Ｎ，Ｑのクロス点を横切る前と横切った後の値から、直線補間によりクロス点の値を求めていたため、誤差が発生する。
【０００５】
またトラックピッチを詰めて１／３トラックピッチで相を変化させる２相サーボ信号にあっては、１トラック移動する間に、クロス点が２回あり、１／２トラックピッチの場合に比べてクロス点の密度が倍になったことで、ポジション感度補正値の測定に時間がかかりすぎ、また直線補間であるために測定精度の向上は望めないという問題があった。
【０００６】
更に、従来、ディスク装置の小型・高容量化を図るために、ディスクサイズの小型化を進め、ディスクの高密度記録による高容量化を行っており、更に、リード、ライトの信号処理系についても、パーシャルレスポンス最尤法（ＰＲＭＬ）等の採用による高機能化が進められている。
【０００７】
このような信号処理系の高機能化に伴い、従来の１−７ＲＬＬ等では問題にならなかったエンコード及びデコードに時間的なロスが大きくなっている。例えば１−７ＲＬＬでは５ビッｓ程度のロスにすぎなかったものが、パーシャルレスポンス最尤法による信号処理では例えば４４ビットと約１０倍もあり、その分のギ
ャップ領域を設けなければならないことから、フォーマット効率が低下する問題がある。
【０００８】
特に、従来のエンコード及びデコードのロスを考慮したフォーマットにあっては、ライト動作時にＮＲＺデータを入力し終ってからディスク媒体に書込みが終了するまでの時間の延びるエンコードロスと、リード動作時に読取信号が得られてから実際にＮＲＺデータが復調出力されるまでのデコードロスの両方を加えたロス分のギャップ領域を設けており、フォーマット効率が低下する問題がある。
【０００９】
本発明の目的は、ライト動作時のエンコードロス及びリード動作時のデコードロスが大きくなっても、必要とするギャップ領域を低減してフォーマット効率を高めるようにしたディスク装置を提供する。
【課題を解決するための手段】
【００１０】
本発明は、ディスク媒体のトラックを複数セクタに分割して各セクタの先頭位置にセクタマークを記録し、ディスク媒体のリード動作又はライト動作時に、セクタマークの読取りで得られるセクタパルスに基づいてライトゲート信号又はリードゲート信号を発生するディスク装置について、エンコードロス及びデコードロスによるフォーマット効率の低下を改善する。
【００１１】
このため本発明のディスク装置は、ディスク媒体の各セクタの最終位置にライト動作によるエンコードロスに相当する時間分のギャップ領域を設け、ライトゲート発生部により、ライト動作時に、セクタパルスに同期してライトゲート信号を発生し、ギャップ領域の検出信号によってライトゲート信号を停止させる。またリードゲート発生部により、リード動作時に、リード動作によるデコードロスに相当する時間分遅延させたセクタパルスに同期してリードゲート信号を発生し、ギャップ領域の検出信号を前記デコードロスに相当する時間分遅延させた信号によって停止させる。
【００１２】
このため各セクタのキャップ領域がライト動作時のエンコードロス分の領域で済み、従来、エンコードロスとデコードロスの両方を加えたロス分のギャップ領域を設けていた場合に比べ、フォーマット効率の低下を改善し、ディスク容量の増加を図ることができる。
【００１３】
またエンコードロス及びデコードロスは、シリンダ位置によって異なることから、エンコードロスに相当する時間分のギャップ領域、及びデコードロスに相当する遅延時間の各々を、ヘッドのシリンダ位置に応じた値、例えばゾーン毎に定めた値とする。
【発明の効果】
【００１４】
　本発明によれば、トラック上の各セクタの最終位置に設けるギャップ領域がライト動作時のエンコードロス分のギャップ領域で済み、従来のエンコードロスとデコードロスの両方を加えたロス分のギャップ領域を設けた場合に比べフォーマット効率の低下が改善でき、ディスク容量の増加を図ることができる。
【発明を実施するための最良の形態】
【００１５】
＜目次＞
１．全体構造
２．ＦＰＣ取付構造
３．オフセット補正データのＲＡＭ格納
４．ポジジョン感度補正値の測定
５．エンコード／デコードロス
【００１６】
１．全体構造
図１は本発明のディスク装置の全体的な回路構成のブロック図である。本発明のディスク装置であるディスクドライブ１０は、コントロールユニット１２とエンクロージャ１４で構成される。エンクロージャ１４には、スピンドルモータ１６により回転される記憶媒体としてのディスク１８が設けられている。
【００１７】
本発明にあっては、２．５インチの磁気ディスクを例えば２枚使用している。またエンクロージャ１４には、ヘッドアクチュエータを駆動するためのボイスコイルモータ（以下「ＶＣＭ」という）２０が設けられ、ディスク１８のデータ面に対し、ヘッド２２を位置決め可能としている。
【００１８】
この実施例にあっては、ディスク１８は２枚であることからデータ面は４面となり、ヘッド２２は４つ使用される。更にエンクロージャ１４にはヘッドＩＣ２７が設けられ、ヘッド２２に対するコントロールユニット１２との間のリードライト、サーボ情報の読取り、ヘッド切替え等を行っている。
【００１９】
コントロールユニット１２にはＭＣＵ２４が設けられる。ＭＣＵ２４は、ＣＰＵに加え、図示のようにＲＯＭ６２ａ及びＲＡＭ６４ａを内蔵している。このＲＯＭ６２ａ，ＲＯＭ６４ａは、ＭＣＵ２４に内蔵してものであってもよし、外部に設けたものであってもよい。ＭＣＵ２４に対しては、所定のクロックを発振する発振器２６、発振器２６からのクロックに基づいて各種のコントロールに必要なクロックを発生する論理ＩＣ２８、外部ＲＯＭとしてのプログラムメモリ３０、エンクロージャ１４のスピンドルモータ１６及びＶＣＭ２０を制御するサーボコントローラ３２、ホストシステム４０との間で入出力に必要な各種のコマンド，データの転送を行うハードディスクコントローラ３４、バッファメモリ３６、更にディスク１８に対するリードライトを行うためのリード／ライトユニット３８が設けられる。
【００２０】
これに加えて、本発明のディスクドライブ１０にあってはショックセンサ４１を設けており、ショックセンサ４１の検出信号をセンサＩＣ４２で処理してＭＣＵ２４に与えている。ショックセンサ４１としては例えば圧電素子が使用され、外部からの衝撃による一定方向の加速度がセンサＩＣ４２で規定値を超えると、衝撃検出信号をＭＣＵ２４に出力し、もしディスク１８に対するライト動作中であれば、このライト動作を強制終了させる。
【００２１】
ショックセンサ４１として使用した圧電素子は方向性をもっており、この実施例にあっては、ヘッドアクチュエータによるヘッド１２の回動方向即ちディスク１８のトラックを横切る方向の衝撃を検出できるように配置している。
【００２２】
更にディスクドライブ１０の外部には、必要に応じてコンソール４３を設けることができ、装置立上げ時あるいはメンテナンスに必要なＭＣＵ２４に対する入出力ができる。
【００２３】
図２は、図１のディスクドライブ１０におけるエンクロージャ１４の内部構造である。エンクロージャのベース２１上にはスピンドルモータによりディスク１８が設けられ、所定速度で回転される。ディスク１８に対し、ベース２１のコーナ部にアクチュエータ４４が設置され、後部に設置したＶＣＭ２０によりアクチュエータ４４を回動して、先端のヘッド２２をディスク１８の半径方向に位置決め移動できるようにしている。
【００２４】
アクチュエータ４４の近くには、ヘッドＩＣ２３を実装したベース側ＦＰＣ４８が設置される。ベース側ＦＰＣ４８からはリードライト用ＦＰＣバンド４６が引き出され、アクチュエータ４４のヘッド２２側の側面に支持固定されている。
【００２５】
図３は、図２のＡ−Ａ断面である。ベース２１上にはアクチュエータ４４が回転自在に装着され、後部にＶＣＭ２０が設置される。アクチュエータ４４の先端は３つのヘッドアームに分けられており、ヘッドアームの先端にヘッド２２を設置している。スピンドルモータ１６の回転部には２枚のディスク１８が接続され、ディスク１８の両面のデータ面に対し４つのヘッド２２が相対配置されている。ベース２１の上部にはカバー２３が装着され、下側には図２のコントロールユニット１２を実装したプリント基板２５が装着される。
【００２６】
２．ＦＰＣ取付構造
図４は、図２のエンクロージャに設けたアクチュエータ４４をベース側ＦＰＣ４８と共に取り出している。ベース側ＦＰＣ４８からはリードライト用ＦＰＣバンド４６が引き出され、アクチュエータ４４の回転軸の側面でリテーナ４５により挟み込まれ、リテーナ４５から取り出された先端部分を、ヘッドアーム６０のＦＰＣ接続部５０においてヘッド２２側に装着されている中継用ＦＰＣと重ね合せにより接続している。
【００２７】
図５は図４のアクチュエータ４４のＦＰＣ接続部５０側の側面であり、リテーナ４５はネジ５４によりアクチュエータ４４の側面に固定される。このリテーナ４５の固定によりＦＰＣ接続部５０においてリードライト用ＦＰＣバンド４６の先端とヘッド２２側に装着している中継用ＦＰＣ５２の端部を重ね合わせることで電気的且つ機械的に接続固定している。
【００２８】
図６は、図４のＦＰＣ接続部５０を拡大している。アクチュエータ４４のヘッドアーム６０の側面となるＦＰＣの装着面は、リードライト用ＦＰＣバンド４６の装着側に段下げされた段部５６を形成している。この段部５６の中には、リテーナ４５に先端が装着されたリードライト用ＦＰＣバンド４６の先端４６ａが設置される。
【００２９】
即ち、リードライト用ＦＰＣバンド４６は先端側でリテーナ４５の挟み込み部４５ａに挟み込まれた後、引き出され、先端部４６ａをリテーナ４５に例えば両面テープで接着した状態で、ヘッドアーム６０の側面に形成した段部５６の中に装着される。
【００３０】
この段部５６に対するリテーナ４５及びリードライト用ＦＰＣバンド４６の先端部４６ａの装着状態で、リードライト用ＦＰＣバンド先端部４６ａの表面、即ち接続パターンを形成したランド部は、中継用ＦＰＣ５２が接着固定される装着面と同一面となるように設置される。段部５６におけるリテーナ４５に接着したリードライト用ＦＰＣバンド先端部４６ａに対する中継用ＦＰＣ５２の接続固定は、リテーナ４５をアクチュエータ４４に対しネジ５４でネジ止めすることで行う。
【００３１】
図７は、図５のアクチュエータ４４のヘッド側の側面に両面テープ等で接着固定される中継用ＦＰＣ５２を取り出している。この中継用ＦＰＣ５２は、ＦＰＣ５２ａ，５２ｂ，５２ｃの３つに分かれている。各ＦＰＣ５２ａ〜５２ｃは、中継用ＦＰＣバンド４６の接続側にランド部５８ａ，５８ｂ，５８ｃを形成し、ヘッド側にランド部５９ａ〜５９ｃを形成している。ランド５８ａ〜５８ｃ，５９ａ〜５９ｃの各々には、矩形の接続パターンが設けられる。
【００３２】
この実施形態において、ヘッド１８は複合ヘッドであり、インダクティブヘッドを用いたライトヘッド、ＭＲヘッドを用いたリードヘッドを備えている。このため図７のランド部５９ａ〜５９ｃには、４組のライトヘッドとリードヘッドに対応して各々４つの矩形接続パターンが形成されている。また、この４つの矩形接続パターンに対応してリードライト用ＦＰＣバンドが重ね合せにより接続されるランド部５８ａ〜５８ｃ側にも、各々４つの矩形接続パターンが形成されている。
【００３３】
図８は、図６に示した本発明におけるＦＰＣ取付構造を従来構造と対比して示している。図８（Ａ）は本発明のＦＰＣ構造であり、ヘッドアーム６０の装着面に段部５６を形成し、その中にリテーナ４５とリードライト用ＦＰＣバンド４６のランド部を重ね合わせた状態で入れることで、リードライト用ＦＰＣバンド４６の表面側のランド部接続面はヘッドアーム６０に対する中継用ＦＰＣ５２の装着面５２ａと同一面に位置する。このため、リードライト用ＦＰＣバンド４６と中継用ＦＰＣ５２の端部のランド部の接続面を同一面とすることができる。
【００３４】
これに対し従来構造にあっては、図８（Ｂ）（Ｃ）もしくは（Ｄ）のように、ヘッドアーム６０のフラットな装着面にリテーナ４５及びリードライト用ＦＰＣバンド４６を重ね合わせ、その先端に反対側から中継用ＦＰＣ５２の先端を浮き上がらせた状態でランド部を重ね合わせて接続固定している。
【００３５】
このため、中継用ＦＰＣ５２の先端のランド部を浮き上がらせた分だけ左右方向の位置ズレがおき、設計上のランド部の寸法と実際の位置決め寸法との間にズレを生じ、図８に示したようなランド部５８ａ〜５８ｃの接続パターンが互いにズレて接触不良を起こし、このためランド部に形成している矩形接続パターンを正確に位置合せする高精度の位置決めが必要であった。このような問題は、図８（Ａ）における本発明のＦＰＣ構造において全て解消されている。
【００３６】
３．オフセット補正値のＲＡＭ格納
図９は、図１のコントロールユニット１２に設けたＭＣＵ２４で行われるヘッド位置のオフセット補正に使用されるオフセット補正データの記憶と生成処理の機能ブロックである。
【００３７】
図９において、オフセット補正データの記憶にはＲＯＭテーブル６２とＲＡＭテーブル６４が使用される。ＲＯＭテーブル６２及びＲＡＭテーブル６４は、図１のＭＣＵ２４に内蔵されたＲＯＭ素子６２ａ及びＲＡＭ素子６４ａを使用している。
【００３８】
本発明のディスクドライブ１０にあっては、コストダウンのために、ＭＣＵ２４に内蔵したＲＡＭにメモリ容量の少ないものを使用しており、オフセット補正データの格納に使用できる領域は制限されており、この制限されたＲＡＭ領域を有効に活用したオフセット補正データの格納を行う。
【００３９】
図１０は、ディスク媒体のシリンダ位置に対する機械的なバイアス力を補正するためのオフセット補正データのゾーン分割による測定と、ＲＯＭテーブル６２及びＲＡＭテーブル６４の実施形態である。
【００４０】
図１０（Ａ）は、シリンダ位置に対する図３に示した２枚のディスク１８に対する機械的な外力を除去するためにＶＣＭ２０に流すオフセット電流の測定値を示している。本発明のディスク１８にあっては、例えば４０９６シリンダの記憶領域をもつことから、まず５１２シリンダ単位に８つのゾーンＺ１〜Ｚ８に分割している。
【００４１】
この機械的なバイアス力は、図２に示したように、アクチュエータ４４にベース側ＦＰＣ４８を接続している中継用ＦＰＣバンド４６の撓み力に依存している。このため、アウタ側及びインナ側の両端で外力が増加することから、これを補正するために大きなオフセット電流が必要となり、中央部分では外力が安定していることから比較的少なく、且つ変化量もほぼ直線となった外力補正のオフセット電流となっている。
【００４２】
図１０（Ａ）について、外力のオフセット特性７５Ａ側を例にとると、本発明にあっては、４つのゾーンＺ１〜Ｚ８のうち中央のゾーンＺ４，Ｚ５についてはオフセット電流の変化がほとんどなく、直線であることから、この２つのゾーンを１つのゾーンと見なしてオフセット補正電流の値を格納している。ここで、各ゾーンＺ１〜Ｚ８ごとに測定されたオフセット特性７５Ａの各オフセット補正電流をＩ１〜Ｉ７としている。
【００４３】
図１０（Ｂ）はＲＯＭテーブル６２であり、シリンダ位置の８つのゾーンＺ１〜Ｚ８に対応した８つのメモリエリアをもっている。ここで、図１のＭＣＵ２４に内蔵したＲＯＭ素子６２ａは、ＲＡＭ素子６４ａに比べ記憶容量に十分な余裕があることから、ゾーンＺ１〜Ｚ８についてメモリエリアを設けても容量上の問題はない。
【００４４】
ＲＯＭテーブル６２の８つのメモリエリアには、図１０（Ｃ）に示すＲＡＭテーブル６４に格納しているバイアス力補正電流Ｉ１〜Ｉ７の格納位置を示すポインタ情報Ｐ１〜Ｐ７が格納されている。このうちゾーンＺ４，Ｚ５の２つについては１つのゾーンと見なしていることから、同じポインタ情報Ｐ４が格納され、ポインタ情報Ｐ４によってＲＡＭテーブル６４の４番目のメモリエリアのバイアス力補正電流Ｉ４を参照できるようにしている。
【００４５】
このようにシリンダ方向に対するゾーンＺ１〜Ｚ８でのオフセットデータの特性に応じて、もし複数ゾーンを１つのゾーンとしたい場合には、ＲＯＭテーブル６２に同じポインタ情報を格納して、ＲＯＭテーブル６４の同じ格納エリアのオフセット補正データを参照できるようにすれば良く、この分だけＲＡＭテーブル６４のメモリエリアの数を減らすことができる。
【００４６】
再び図９を参照するに、ＲＯＭテーブル６２及びＲＡＭテーブル６４に対しては、オフセット補正データ生成部６５が設けられる。オフセット補正データ生成部６５は、レジスタ６６にヘッド位置信号から検出された現在シリンダ位置Ｘがセットされており、ゾーンアドレス生成部６８でまず現在シリンダ位置Ｘの属するゾーンＺｉを求めてレジスタ７０にセットし、ＲＯＭテーブル６２を参照する。
【００４７】
ＲＯＭテーブル６２には、図１０に示したようにポインタ情報が格納されており、このポインタ情報を読み出してＲＯＭテーブル６４の対応するオフセット補正データを読み出す。最初に読み出されたオフセット補正データＡは、レジスタ７４に保持される。続いてゾーンアドレス生成部６８より現在ゾーンＺｉの１つ隣のゾーンＺi+1 を生成してレジスタ７２にセットし、ゾーンＺi+1 によってＲＯＭ６２を参照してポインタ情報を求め、このポインタ情報によりＲＡＭテーブル６４を参照して、対応するオフセット補正データＢを求めて、レジスタ７６に格納する。
【００４８】
即ち、図１０（Ａ）から明らかなように、ゾーンＺ１〜Ｚ８については例えば右側のゾーン境界位置について測定したバイアス力補正電流をオフセット補正データＩ１〜Ｉ７としてＲＡＭ６４に格納している。
【００４９】
例えばゾーンＺ１内に現在シリンダ位置Ｘにヘッドが存在したとすると、このゾーンＺ１によるＲＯＭテーブル６２の参照で得られたポインタ情報Ｐ１からはＲＡＭテーブル６４の参照でゾーンＺ１の左側のゾーン境界位置のオフセット補正データＩ１しか求めることができない。
【００５０】
本発明にあっては、ゾーン内の任意のシリンダ位置でのオフセット補正データは両側のゾーン境界の測定値の直線補間で求めていることから、隣接するゾーンＺ２について２回目のＲＯＭテーブル６２の参照でポインタ情報Ｐ２を求めて、ＲＡＭテーブル６４の参照でオフセット補正データＩ２を求め、このゾーンＺ１の両側のゾーン境界位置でのオフセット補正データＩ１，Ｉ２を直線補間のために取得している。これが図９に示したゾーンＺ１によるオフセット補正データＡの取得と次のゾーンＺi+1 によるオフセット補正データＢの取得である。
【００５１】
レジスタ７４，７６に現在シリンダ位置Ｘが属するゾーンＺｉの両側のゾーン境界位置でのオフセット補正データＡ，Ｂが求められたならば、補間計算部７８において、現在シリンダ位置Ｘ及びゾーンＺｉの間隔Ｃを使用して、現在シリンダ位置Ｘでのオフセット補正データを補間データとして算出する。即ち、
補間データ＝Ａ＋［｛（Ｂ−Ａ）／Ｃ｝×（Ｘ−Ａ）］
として補間データを算出できる。
【００５２】
このようにオフセット補正データ生成部６５で生成された補間データは、例えばシーク制御の際にはＶＣＭに対する外力による影響を除去するためのオフセット補正電流を、速度制御による電流に加えて流される。またオントラック制御中にあっては、ヘッド位置信号に基づいた位置サーボ制御のループに対し、求めたオフセットデータを加えて外力によるアクチュエータへの影響を除去する。
【００５３】
図１１は、図９のオフセット補正データ生成処理部６５による処理動作のフローチャートである。まずステップＳ１で、現在シリンダ位置ＸからゾーンＺｉを判別し、ＲＯＭテーブル６２を参照してＲＡＭテーブル６４のポインタ情報Ｐｉを取得する。続いてステップＳ３で、隣接ゾーンＺi+1 でＲＯＭテーブル６２を参照し、ＲＡＭポインタ情報Ｐi+1 を取得する。
【００５４】
続いてステップＳ４で、ポインタ情報Ｐｉ，Ｐi+1 によりＲＡＭテーブル６４を参照して、ステップＳ５で補正値Ａ，Ｂを取得する。続いてステップＳ６で、現在シリンダ位置の補正値を求めるための直線補間計算を行い、ステップＳ７で、算出された補間データを出力する。
【００５５】
図１２は、ポジション感度補正データを対象に、図９の実施例によるゾーン分割とＲＯＭテーブル６２及びＲＡＭテーブル６４の内容を示している。
【００５６】
図１２（Ａ）は、シリンダ位置に対するポジション感度補正値である。ポジション感度補正値は、ディスク媒体のサーボ情報から読み出されたヘッド位置を、理論的に決った正しいヘッド位置に変換する係数であり、これをポジション感度補正値Ｋとしている。ポジション感度補正値Ｋは、例えば図１２（Ａ）のように、比較的緩やかな変化をしている。
【００５７】
そこで図１２（Ａ）にあっては、シリンダ方向について図１０の外力補正の場合と同様、８つのゾーンＺ１〜Ｚ８に等間隔に分割し、これに対応して図１２（Ｂ）のように、８つのメモリエリアをもったＲＯＭテーブル６２を準備している。ここでポジション感度補正値のシリンダ方向での特性は、ゾーンＺ１〜Ｚ５では直線的に増加し、残りのゾーンＺ６〜Ｚ７については直線的に減少している。
【００５８】
ここで、ゾーンＺ８については、システムゾーンとしてユーザの利用できない領域であり、ゾーンＺ８についてはゾーン境界の測定値を固定的に使用する。そこで、ゾーンＺ１〜Ｚ５をまとめて１つのゾーンと見なす。このため、図１２（Ｂ）のＲＯＭテーブルのゾーンＺ１〜Ｚ５に対応した領域にはポインタ情報Ｐ１が全て格納される。ポインタ情報Ｐ１は、図１２（Ｃ）のＲＡＭテーブル６４の最初の位置に格納したポジション感度補正値Ｋ１を参照している。
【００５９】
次にゾーンＺ６，Ｚ７を１つのゾーンと見なし、ＲＯＭテーブル６２の対応するメモリエリアに同じポインタ情報Ｐ２を格納し、ポインタ情報Ｐ２によりＲＡＭテーブル６４のゾーンＺの左側のゾーン境界位置で測定したポジション感度補正値Ｋ２を参照させるようにしている。ゾーンＺ３については、ポインタ情報Ｐ３をＲＯＭテーブル６２に格納し、ＲＡＭテーブル６４の３番目のメモリエリアのポジション感度補正値Ｋ３を参照できるようにしている。
【００６０】
　このような線形で変化するようなポジション感度補正値については、直線部分を１つのゾーンと見なすことで、この場合には８つのゾーンＺ１〜Ｚ８に対しＲＡＭテーブル６４のメモリエリアを３つに減らすことができる。
【００６１】
図１３は、ＶＣＭに使用している永久磁石によるＢＬ（磁束Ｂとコイル長Ｌの乗算値）のシリンダ方向における変動を補正するためのＢＬ補正データを例にとって、そのゾーン分割とＲＯＭテーブル６２及びＲＡＭテーブル６４の内容を示している。
【００６２】
図１３（Ａ）は、シリンダ位置に対するバイアス力のオフセット補正特性であり、バイアス力のオフセットは、通常、オープンループゲインＧの測定値として求められる。このＢＬによるオフセットを示すオープンループゲインＧは、インナ及びアウタ側のシリンダ位置で小さく、中央部分でフラットとなり、その間は非線形に変化している。
【００６３】
図１３（Ａ）のＢＬを補正するためのオープンループゲインについては、まず８つのゾーンＺ１〜Ｚ８に分割してＲＯＭテーブル６２に対応するメモリエリアを確保する。ここで、Ｚ１〜Ｚ８の各境界での測定値をＧ１，Ｇ２，Ｇ３，Ｇ４としており、ほぼ左右対称のオフセット特性となっている。
【００６４】
したがって、中央のゾーンＺ４，Ｚ５，Ｚ６の３つについては１つのゾーンと見なしてＲＯＭテーブル６２に同じポインタ情報Ｐ４を格納し、ＲＡＭテーブル６４のオープンループゲインＧ４を参照できるようにしている。また、左右のゾーンＺ３とＺ７を対称と見なし、同じポインタ情報Ｐ３を格納してＲＡＭテーブル６４のオープンループゲインＧ３を参照させている。
【００６５】
同様にゾーンＺ２とＺ８を対称ゾーンと見なし、同じポインタ情報Ｐ２を格納し、ＲＡＭテーブル６４のオープンループゲインＧ２を参照させている。更にゾーンＺ１については、それ自身のオープンループゲインＧ１をＲＡＭテーブル６４に格納している。
【００６６】
更に図１３の中央にフラットな直線部分をもつ場合の特性については、ゾーンＺ４，Ｚ５については補間計算を行わなくても良い。補間計算はゾーンＺ１，Ｚ２，Ｚ３，Ｚ６，Ｚ７の非直線部分についてのみ行う。またゾーンＺ８はユーザ領域でないことから、固定的に例えばオープンループゲインＧ１を使用しており、一定値であることから、この部分に着いても直線補間は必要ない。
【００６７】
尚、上記の実施例はオフセット補正データとして外力オフセット補正データ、ポジション感度補正データ及びバイアス力補正データを例にとるものであったが、これ以外にディスク装置で使用されるシリンダ位置に対応した適宜のオフセット補正データについてそのまま適用できる。
【００６８】
４．ポジション感度補正値の測定
図１４は、本発明のディスク装置におけるポジション感度補正値の測定機能のブロック図である。図１４において、ポジション感度測定部８０は、ディスクドライブの出荷時、立上げ時あるいは所望のキャリブレーションタイミング等で起動し、ディスクのデータ面のセクタに分けて記録された２相サーボ情報の読出信号から得られた２相サーボ信号Ｎ，Ｑに基づいてポジション感度補正値を測定する。
【００６９】
このポジション感度補正値の測定は、ディスクをシリンダ方向に例えば図１２のように８つのゾーンＺ１〜Ｚ８に分割し、各ゾーン境界のシリンダ位置について行う。まず、本発明のポジション感度補正値補正値の測定に使用する磁気ディスク上の２相サーボパターンは、図１５（Ａ）のようになる。
【００７０】
図１５（Ａ）は、横軸をディスク半径方向、縦軸をディスク回転方向（トラック方向）として、１サーボフレーム分のサーボパターンをシリンダ番号１〜４について示している。例えばシリンダ番号１番に注目すると、２相サーボパターンはＡ，Ｂ，Ｃ，Ｄの４つのパターンであり、１トラックピッチを１／３トラックピッチに分けて相を切り替えている。
【００７１】
即ち、パターンＡがまず１／３トラックピッチ幅で記録され、続いて１／３トラックピッチずらしてパターンＢが２／３ピッチ幅で記録され、続いてパターンＡに対し１／３トラックピッチずらしてパターンＣが２／３トラックピッチ幅で記録され、更にパターンＢに対し同じく１／３トラックピッチずらしてパターンＤが２／３ピッチ幅で記録されている。
【００７２】
最後のＡＧＣパターンは、ディスク半径方向に連続的に記録される。このような図１５（Ａ）の１〜３トラックピッチで相が変化する２相サーボパターンＡ〜Ｃに対し、リードヘッドとしてのＭＲヘッド１８ａをディスク半径方向に一定速度でシークしたときに得られる２相サーボ信号Ｎ，Ｑは、図１５（Ｂ）のようになる。ここで、サーボ信号ＮはパターンＡ，Ｂの読取信号の差であり、またサーボ信号ＱはパターンＣ，Ｄの読取信号の差である。即ち、
Ｎ＝Ａ−Ｂ
Ｑ＝Ｃ−Ｄ
として得られる。この２相サーボパターンＡ〜Ｃの読取信号に基づく２相サーボ信号Ｎ，Ｑの生成は、図１４のサーボ信号生成部８４で行われる。
【００７３】
図１５（Ｂ）の１〜３トラックピッチで相が変化する２相サーボ信号から得られたサーボ信号Ｎ，Ｑは、リードライト時のオントラック位置はシリンダ番号１〜４の○で示すサーボ信号Ｑのゼロクロス位置１００となる。
【００７４】
これに対し本発明のポジション感度補正値の測定処理の際には、サーボ信号Ｎ，Ｑのクロス点となるシリンダ番号２，４の測定位置１０２，１０４にオントラックするようにヘッドをオントラック制御し、このとき得られるクロス点の信号値からポジション感度補正値を求める。
【００７５】
ここでシリンダ番号２のクロス点の測定位置１０２は＋側にあり、シリンダ番号４のクロス点の測定位置１０４は−側にあり、＋のクロス点と−のクロス点の各々を測定することでＭＲヘッド１８ａの読取信号における上下非対称性による誤差を緩和する。
【００７６】
即ち、測定位置１０２で得られた＋のクロス点の測定値と測定位置１０４で得られた−のクロス点の測定値の絶対値の平均値からクロス点の測定値を求める。この測定値でクロス点の理論値を割ることで、ポジション感度補正値を算出する
。
【００７７】
　図１６は、図１４のポジション感度測定部８０により測定位置のクロス点にオントラック制御するための２相サーボ信号Ｎ，Ｑ、２相サーボ信号Ｎ，Ｑから生成されるヘッド位置信号、更にヘッド位置信号を繋げた信号の説明図である。
【００７８】
図１６（Ａ）は、図１５（Ｂ）と同じ図１５（Ａ）の１〜２トラックピッチで相変化する２相サーボパターンＡ〜ＣからＭＲヘッド１８ａで読み取った信号により得られる２相サーボＮ，Ｑである。この２相サーボ信号Ｎ，Ｑは、図１６（Ｂ）のシリンダ番号１，３即ち非測定シリンダについて示すように、−から＋に直線的に変化するヘッド位置信号に変換され、リードライト時のオントラック位置１００についても、その部分での特性直線は零点を通っている。
【００７９】
実際のヘッド位置制御にあっては、図１６（Ｃ）に示すように、図１６（Ｂ）で得られた１トラックピッチの間の各ヘッド位置信号を所定のオフセットを加えることで連続的に繋げた信号として処理する。しかしながら通常のオントラック位置１００のヘッド位置信号では、測定シリンダ２，４のように２相サーボ信号Ｎ，Ｑがクロスする測定位置１０２，１０４にオントラック制御させることはできない。
【００８０】
　そこで本発明のポジション感度補正値の測定処理にあっては、クロス点１０２，１０４が存在する測定シリンダ２，４について、測定シリンダ固有の２相サーボ信号Ｎ，Ｑからヘッド位置信号を求める条件式を設定する。
【００８１】
図１７は、測定シリンダ２，４で使用する図１６（Ｂ）のヘッド位置信号を生成するための２相サーボ信号Ｎ，Ｑの条件と、各条件におけるヘッド位置信号の算出式である。この図１７の条件に従った算出式を図１６（Ａ）の測定シリンダ２，４について適用することで、図１６（Ｂ）のようにクロス点の測定位置１０２，１０４について、それぞれヘッド位置信号が零点を通る信号に変換することができる。
【００８２】
　この測定シリンダ２、４で得られた図１６（Ｂ）の１／３とラックピッチごとの各信号曲線は、図１６（Ａ）における２相サーボ信号Ｎ，Ｑのフラットな部分を含んで求めていることから、傾きがゼロクロスの部分で４５°、両端で傾きがが鈍った折れ線変化となっている。
【００８３】
更に、この測定シリンダ２，４で得られたヘッド位置信号を図１８に示す第１オフセットテーブル９０及び第２オフセットテーブル９２に定めた２相サーボ信号Ｎ，Ｑの条件に従ったオフセット値を使用して繋ぎ合わせると、図１６（Ｃ）のようになる。
【００８４】
図１６（Ｃ）は、測定シリンダ２のトラックピッチについて、図１８の第１オフセットテーブル９０を使用して図１６（Ｂ）のヘッド位置信号を繋げた状態を表わしている。このように測定シリンダ２，４について図１７の条件に従った算出式と図１８に従ったオフセット値を使用することで、クロス点となる測定値１０２，１０４でヘッド位置信号を零としてオントラック制御できるヘッド位置信号を作り出す。
【００８５】
図１６（Ａ）（Ｂ）（Ｃ）に示したヘッド位置信号の生成は、図１４のヘッド位置生成部８６で行われ、マルチプレクサ８８を介して、測定シリンダ２については第１オフセットテーブル９０のオフセット値が使用され、測定シリンダ４については第２オフセットテーブル９２のオフセット値が使用される。
【００８６】
ヘッド位置生成部８６で得られたオフセット測定時に使用するヘッド位置信号は加算点９４に与えられ、ポジション感度測定部８０より与えられているクロス点の測定位置を示す目標位置信号との偏差が取り出され、この偏差が位置サーボ制御部９６に与えられ、加算点９８よりＶＣＭに電流を供給して、クロス点となる目標位置１０２または１０４へのオントラック制御を行う。
【００８７】
そして、測定位置となるゼロクロス点へのオントラック状態でポジション感度補正値測定部８０は、そのとき得られるサーボ信号生成部８４からの２相サーボ信号Ｎ，Ｑの値からクロス点の値を測定し、＋のクロス点の測定値及び−のクロス点の測定値が得られたときに、両者の絶対値の和の平均値を算出し、クロス点の理論値を割ることで、ポジション感度補正値を求める。実際のポジション感度測定にあっては、測定シリンダにオントラックした状態で得られる複数のクロス点の測定値の平均値を使用する。
【００８８】
またポジション感度測定部８０は、シーク制御部８２に対し測定シリンダ位置へのシーク制御を指示する。即ち本発明のポジション感度測定にあっては、シリンダ位置を例えば８つのゾーンに分割してゾーン境界のシリンダ位置ごとにポジション感度補正値を測定していることから、ポジション感度測定ごとにシーク制御部８２にゾーン境界のシリンダアドレスをセットしてシーク制御を行い、シーク制御完了後に位置サーボ制御部９６による測定シリンダへのオントラック制御を行う。
【００８９】
また図１７のように、シリンダ番号２で最初の測定位置１０２における＋側のクロス点の測定が済んだならば、次にシーク制御部８２に２トラックシークを指示して、次の測定値１０４をもつ測定シリンダ４にシークした後に、測定値１０４となるクロス点にオントラックするためのヘッド位置信号の作成を行って測定する処理を行うことになる。
【００９０】
図１９は、図１４におけるポジション感度補正値の測定処理のフローチャートである。まずステップＳ１で測定ゾーンをセットし、続いてステップＳ２で、測定ゾーンの境界位置となる最初の測定シリンダをセットする。続いてステップＳ３で測定シリンダにシークし、ステップＳ４で、測定シリンダのクロス点となる測定位置にオントラック制御し、ステップＳ５でクロス点の電圧＋Ｖｃを測定する。
【００９１】
続いてステップＳ６で、次の測定シリンダに＋２トラックシークし、ステップＳ７で、シークした測定シリンダのゼロクロス点の位置にオントラックし、ステップＳ８で、そのクロス点の電圧−Ｖｃを測定する。続いてステップＳ９で、正負の測定電圧＋Ｖｃと−Ｖｃの絶対値の平均値を求め、この平均値で予め定めたクロス点の理論値を割ることで、その位置でのポジション感度補正値を算出し、テーブルに格納する。続いてステップＳ１０で全ゾーンの終了の有無をチェックし、同様の処理を全ゾーンの境界シリンダ位置について行うことになる。
【００９２】
このように２相サーボ信号のサーボパターンを１／３トラックピッチの相変化に詰めて記録していても、オントラック制御により測定対象となるクロス点の位置は１トラックおきに存在することとなり、クロス点の間隔が広がることで、クロス点の測定対象となる密度が低減し、測定時間が短縮できる。
【００９３】
またクロス点に合致する位置にオントラックしてクロス点の値を直接測定しているため、従来のクロス点の前後の値から直線補間により求めた場合に比べ、ゼロクロス点の測定精度が各段に向上し、この測定結果により求めたポジション感度補正値の測定精度を大幅に向上できる。
【００９４】
更に、ポジション感度補正値の測定をゾーンに分けて行っていることから、シリンダ数が増加しても測定点はそれほど増加せず、その間は直線補間により求めていることで、ポジション感度測定を簡単にし、またポジション感度補正値を格納するＲＡＭテーブルの容量を低減できる。
【００９５】
５．エンコード／デコードロス
図２０は、本発明のディスク装置で使用されるライトゲート信号とリードゲート信号を発生する回路部のブロック図である。
【００９６】
まず本発明のディスク媒体は、トラック上に所定間隔でサーボフレームを記録し、サーボフレームの間を複数セクタに分割したデータ面サーボを採用している。このため、サーボフレームに続いて設けられた各セクタの先頭位置にはセクタマークが記録されており、このセクタマークを読み取ることでセクタパルスが得られる。
【００９７】
また図に示した本発明のディスク装置にあっては、コントロールユニット１２のリード／ライトユニット３８において、パーシャルレスポンス最尤法に従った信号処理、即ち書込時のＮＲＺデータのエンコードと、リード動作時のヘッド読出信号からＮＲＺへの復調を行っており、エンコード時及びデコード時のそれぞれにおいて、例えば４０ビット程度のロスを生ずる。
【００９８】
このようなエンコードロス及びデコードロスに対し、従来は図２１（Ａ）のタイムチャートに示す処理を行っている。図２１（Ａ）は、サーボ検出信号、セクタパルス、ライトゲート及びリードゲートの各信号を示している。サーボフレーム信号は、サーボフレームの検出により得られる。サーボフレーム信号の間は、この従来例にあっては４セクタに分けられており、各セクタ先頭位置にセクタマークを記録しており、これが番号１，２，３，４で示すセクタパルスとして得られる。
【００９９】
ライトゲート信号は、ライト動作時におけるサーボフレーム信号に続くセクタパルスの立上がりで発生し、書込用のＮＲＺ信号が図２のライト状態にあるリード／ライトユニット３８に１セクタ分入力するまでの間、オンしている。ライトゲート信号がオフすると、その後ろにライト動作時のエンコードロス時間Ｔｗ分のギャップ領域が設けられている。
【０１００】
一方、リードゲート信号は、リード動作時のセクタパルスの立上がりからヘッド読取信号が得られてからハードディスクコントローラ３４にＮＲＺ信号が出力するまでのデコードロス時間Ｔｒだけセクタパルスに対しリードゲート信号の発生を遅延させ、１セクタ分のリード時間に亘りオンしている。
【０１０１】
再びライトゲート信号を参照するに、ライトゲート信号がオフした後のエンコードロス時間Ｔｗに相当するギャップ領域に続いては、リードゲート信号について生じたデコードロス時間Ｔｒに相当するギャップ領域を設けている。
【０１０２】
即ち、従来のセクタサーボのフォーマットにあっては、ライトゲート信号がオフしてからライト動作時のエンコードロス時間Ｔｗとリード動作時のデコードロス時間Ｔｒを加算したロス時間Ｔｏ（＝Ｔｗ＋Ｔｒ）分のギャップ領域を設けている。このため、セクタ領域はエンコードロスとデコードロス分を加えたロス分のギャップ領域を確保しなければならず、フォーマット効率が低下している。
【０１０３】
そこで本発明にあっては、まず図２１（Ｂ）のライト動作時のサーボフレーム、セクタパルス、ライトゲートの各信号のタイムチャートに示すように、ディスク媒体のセクタフォーマットにおいて、ライトゲート信号がオンしてからオフした後のギャップ領域をライト動作におけるエンコードロス時間Ｔｗのみとしている。
【０１０４】
このような各セクタの最終位置のギャップ領域をライト動作時のエンコードロス時間Ｔｗとしたセクタフォーマットに対し、リード動作時については、図２１（Ｃ）のように、サーボフレーム信号に続いて検出されるセクタパルスをリード動作時のエンコードロス時間Ｔｒ分だけ遅延させ、遅延したセクタパルスの立上がりに同期してリードゲート信号を発生している。
【０１０５】
このようなリード動作時におけるセクタパルスのデコードロス時間Ｔｒ分の遅延により、図２１（Ｂ）のように、セクタフォーマットの終端位置に、エンコードロス時間Ｔｗにデコードロス時間Ｔｒを加えたギャップ領域を設ける必要がなく、デコードロス時間Ｔｒ分のギャップ領域を必要としない分、ディスク媒体のフォーマット効率を高めることができる。
【０１０６】
例えば図２１の場合にあっては、従来は図２１（Ａ）のようにサーボフレーム間が４セクタであったものが、図２２（Ｂ）の本発明によるフォーマットにあっては２〜３％のセクタ領域を増加することができる。
【０１０７】
図２０の回路部の動作を説明する。ライト時は、エンコード・ロス分を考慮したセクタパルレステーブル１００をセクタパルス発生回路１０２にロードし、セクタパルスによりシーケンサ１０４が起動され、ライトゲート信号かアクティブとなる。続いて、エンコードロス分に対応したギャップ領域までのバッファＲＡＭ１０８からデータを送出したことをバッファマネージャ１０６が認識すると、シーケンサ１０４により、ライトゲート信号を停止する。これをセクタパルス毎に繰り返す。
【０１０８】
リード時は、デコードロスを考慮したセクタパルステーブル１００をセクタパルス生成回路１０２にロードし、セクタパルスによりシーケンサ１０４が起動され、リードゲート信号がアクティブとなる。続いて、バッファＲＡＭ１０８に必要なデータが受領されたことをバッファマネージャ１０６が認識すると、シーケンサ１０４によりリードゲート信号を停止する。
【０１０９】
ここでライト時とリード時に使用する各セクタパルステーブル１００は、ゾーン毎に決められた値をプログラム上に保持しており、そのときのゾーンに対応した値をセットする。
【０１１０】
尚、図２０の実施例は、データ面にサーボフレームを一定間隔で記録したデータ面サーボを例にとっているが、専用のサーボ情報の記録面を用いたサーボ面サーボについても、データ面のセクタフォーマットについて全く同様に適用することができる。
【図面の簡単な説明】
【０１１１】
【図１】本発明の全体構成を示したブロック図
【図２】図１のディスクエンクロージャの構造説明図
【図３】図２のＡ−Ａ断面図
【図４】図２のアクチュエータをＦＰＣと共に取り出した説明図
【図５】図４のアクチュエータのＦＰＣ装着面側の側面図
【図６】図４のＦＰＣ取付構造の拡大図
【図７】図５の中継用ＦＰＣの説明図
【図８】本発明のＦＰＣ取付構造を従来構造と対比して示した説明図
【図９】本発明のオフセット補正データの記憶と補間生成の機能ブロック図
【図１０】外力オフセット補正データを例にとった図９のＲＯＭテーブルとＲＡＭテーブルの説明図
【図１１】図９のオフセット補正データの生成処理のフローチャート
【図１２】ポジション感度補正データを例にとった図９のＲＯＭテーブルとＲＡＭテーブルの説明図
【図１３】ＢＬ補正データを例にとった図９のＲＯＭテーブルとＲＡＭテーブルの説明図
【図１４】本発明のボジョン感度測定処理の機能ブロック図
【図１５】２相サーポパターンと復調した２相サーボ信号の説明図
【図１６】図１４のポジション感度測定時の２相サーボ信号、ヘッド位置信号、ヘッド位置信号を繋げた信号の説明図
【図１７】図１６のクロス点の測定シリンダ位置でのヘッド位置信号の算出に使用する条件テーブルの説明図
【図１８】図１６のクロス点のヘッヌ位置信号を繋げるために使用するオフセットテーブルの説明図
【図１９】図１５のポジション感度測定用のフローチャート
【図２０】本発明で用いるリードゲート及びライトゲートの発生部のブロック図
【図２１】図２０によるリードケートとライトゲートの発生を従来と対比して示したタイムチャート
【符号の説明】
【０１１２】
１０：ディスクドライブ
１２：コントロールユニット
１４：エンクロージャ
１６：スピンドルモータ（ＳＰＭ）
１８：ディスク
２０：ボイスコイルモータ（ＶＣＭ）
２２：ヘッド
２４：ＭＣＵ（マイクロコントロールユニット）
２６：発振器
２８：論理ＩＣ
３０：プログラムメモリ
３２：サーボコントローラ
３４：ハードディスクコントローラ（ＨＤＣ）
３６：バッファメモリ
３８：リード／ライトユニット
４０：ホストシステム
４２：センサＩＣ
４４：アクチュエータ
４６：リードライト用ＦＰＣバンド
４８：ベース側ＦＰＣ
５０：ＦＰＣ接続部
５２：中継用ＦＰＣ
５４：ネジ
５６：段部
５８ａ〜５８ｃ，５９ａ〜５９ｃ：ランド部
６０：ヘッドアーム
６２：ＲＯＭテーブル
６４：ＲＡＭテーブル
６６，７０，７２，７４，７６：レジスタ
６８：ゾーンアドレス発生部
７８：補間計算部
８０：ポジション感度測定部
８２：シーク制御部
８４：サーボ信号生成部
８６：ヘッド位置生成部
８８：マルチプレクサ
９０：第１オフセットテーブル
９２：第２オフセットテーブル
１００：セクタパルステーブル
１０２：セクタパルス生成回路
１０４：シーケンサ
１０６：バッファマネージャ
１０８：バッファＲＡＭ
【図１】
2004014114.tif 000003
【図２】
2004014114.tif 000004
【図３】
2004014114.tif 000005
【図４】
2004014114.tif 000006
【図５】
2004014114.tif 000007
【図６】
2004014114.tif 000008
【図７】
2004014114.tif 000009
【図８】
2004014114.tif 000010
【図９】
2004014114.tif 000011
【図１０】
2004014114.tif 000012
【図１１】
2004014114.tif 000013
【図１２】
2004014114.tif 000014
【図１３】
2004014114.tif 000015
【図１４】
2004014114.tif 000016
【図１５】
2004014114.tif 000017
【図１６】
2004014114.tif 000018
【図１７】
2004014114.tif 000019
【図１８】
2004014114.tif 000020
【図１９】
2004014114.tif 000021
【図２０】
2004014114.tif 000022
【図２１】
2004014114.tif 000023