(57)【要約】【課題】非接触ＩＣカードに埋設されたメモリデバイスの動作時に発生するノイズの伝播を防止することができるようにする。【解決手段】非接触ＩＣカードに埋設された不揮発性メモリ１２とは異なる回路に電力を供給するための第１の電力供給経路ＰＬＡ、ＰＬＢと、不揮発性メモリ１２に電力を供給するための第２の電力供給経路ＰＬＡ’、ＰＬＢ’とをスイッチ回路ＳＷ１、ＳＷ２を介して接続するようにして、不揮発性メモリ１２の動作時に、第１の電力供給経路ＰＬＡ、ＰＬＢと第２の電力供給経路ＰＬＡ’、ＰＬＢ’とを電気的に切り離すことで、不揮発性メモリ１２にて発生するノイズの伝播を防止できるようになる。【選択図】  図１
2004287652.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性メモリが埋設された非接触ＩＣカードであって、
受信する信号から電力を得るための第１の電源回路と、
上記第１の電源回路に接続され、上記不揮発性メモリとは異なる上記非接触ＩＣカード内の回路に電力を供給するための第１の電力供給経路と、
上記不揮発性メモリに電力を供給するための第２の電力供給経路と、
一端が上記第１の電力供給経路に接続され、他端が上記第２の電力供給経路に接続されたスイッチ回路とを有することを特徴とする非接触ＩＣカード。
【請求項２】
上記不揮発性メモリは、不揮発性ランダムアクセスメモリであることを特徴とする請求項１に記載の非接触ＩＣカード。
【請求項３】
上記スイッチ回路は、上記不揮発性メモリの動作時に、上記第１の電力供給経路と上記第２の電力供給経路とを電気的に切り離すことを特徴とする請求項１又は２に記載の非接触ＩＣカード。
【請求項４】
上記第２の電力供給経路に接続された、上記第１の電源回路とは異なる第２の電源回路をさらに有することを特徴とする請求項１〜３の何れか１項に記載の非接触ＩＣカード。
【請求項５】
上記不揮発性メモリを制御する制御回路から出力される制御信号により上記スイッチ回路を制御することを特徴とする請求項１〜４の何れか１項に記載の非接触ＩＣカード。
【請求項６】
上記不揮発性メモリから出力される制御信号により上記スイッチ回路を制御することを特徴とする請求項１〜４の何れか１項に記載の非接触ＩＣカード。
【請求項７】
上記スイッチ回路は、上記第１の電力供給経路と上記第２の電力供給経路との間に並列接続された複数のスイッチを有し、上記複数のスイッチは電力供給能力が異なることを特徴とする請求項１〜４の何れか１項に記載の非接触ＩＣカード。
【請求項８】
上記不揮発性メモリの動作時には、上記複数のスイッチのうち上記電力供給能力が低いスイッチだけオン状態であることを特徴とする請求項７に記載の非接触ＩＣカード。
【請求項９】
上記スイッチ回路は、上記第１の電力供給経路と上記第２の電力供給経路との間に並列接続されたスイッチと抵抗とを有することを特徴とする請求項１〜４の何れか１項に記載の非接触ＩＣカード。
【請求項１０】
不揮発性メモリが埋設された非接触ＩＣカードであって、
受信した信号から得られる電力を上記不揮発性メモリとは異なる上記非接触ＩＣカード内の回路に供給するための第１の電力供給経路と、上記第１の電力供給経路を介して供給される電力を上記不揮発性メモリに供給するための第２の電力供給経路とを、電気的に切り離し可能にしたことを特徴とする非接触ＩＣカード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、非接触ＩＣカードに関し、詳しくは、非接触ＩＣカードにおける電源制御に関する。
【０００２】
【従来の技術】
非接触ＩＣカードは、電源電圧を生成する電源回路（信号を送受信するためのＲＦアナログ回路を含む。）と、ＣＰＵ及びロジック回路等からなりデータ処理や制御等を行う情報処理回路と、データを記憶するメモリとを含み構成される。非接触ＩＣカードは、電波等を用いた無線通信によりリーダ・ライタ（外部機器）との間で信号の送受信を行うとともに、受信したリーダ・ライタからの信号を用いて電源電圧としての直流電圧を内部で生成する。
【０００３】
非接触ＩＣカードは、情報処理回路やメモリデバイス等の負荷に対して一定の電圧を供給するためにレギュレータ回路を設けている。レギュレータ回路には、シリーズレギュレータとスイッチングレギュレータがある。しかし、どちらのレギュレータ回路であっても負荷側で電力が継続して消費されると、供給電圧を一定にするためにレギュレータ回路は遮断されることなく通電状態になる。
また、従来技術の１つとして、特許文献１が開示されている。
【０００４】
【特許文献１】
特開平１０−１１２１９１号公報
【０００５】
【発明が解決しようとする課題】
ここで、非接触ＩＣカードに埋設されたメモリデバイスに対してアクセス（データの読み出しや書き込み）を行う際、情報処理回路はメモリデバイスを選択しアドレス指定を行う。これに応じてメモリデバイス内部では、まずアドレス系の回路が駆動され、その後、センスアンプ系、データバス等の回路が順次駆動される。
【０００６】
したがって、メモリデバイスの各機能が動作を開始するときには大電力が消費される。一方、実在する電源回路による電力の供給能力は限られており、上述のように大電力が短時間で消費される場合には、十分な電力の供給ができず、電源電圧が低下する。また、電源電圧が急激に変化すると電力を供給するための電源ライン等に寄生するインダクタンス成分により、電源ラインの電圧が揺れ（バンピングし）、パルス状のノイズが発生する。
【０００７】
図５は、消費電力（電流）変動に伴う電源電圧の揺れを説明するための図である。図５に示すように、電流Ｉの急激な増大（図５のＴＡ）に応じて、電源ラインの電圧ＶＣＣは急激に低下する。さらに、電源ライン等に寄生するインダクタンス成分が作用して、電源ラインの電圧がバンピングしてパルス状のノイズが発生する（図５のＴＢ）。
【０００８】
上述したように負荷側で電力が継続して消費されているときにはレギュレータ回路は通電状態であるので、メモリデバイスが動作することによりノイズが発生した場合には、ノイズが電源回路側に伝播してしまう。また、非接触ＩＣカードにおいては、負荷における電力の消費により直流電源の電圧が変動しないような大きさの容量を電源スムージングキャパシタとして設けている。しかしながら、パルス状のノイズは、電源スムージングキャパシタにて完全には除去することができない。
【０００９】
そのため、メモリデバイスの動作時に発生するパルス状のノイズは、同じシステムに設けられ電源回路に接続されたロジック回路や微小な信号を扱うＲＦアナログ回路等の動作に影響を及ぼすことがあった。例えば、図５に示すように電源電圧の揺れが、リーダ・ライタにコマンドを伝達するためのレベルＬＶＡ、ＬＶＡ’を越えると、コマンドの情報がノイズによって打ち消されて誤動作等の不具合が発生してしまう。特に、リーダ・ライタに情報を送信する送信信号を生成するためのＰＳＫ（位相）変調に係る回路部分に及ぼす影響は大きく、ＰＳＫ変調に係る回路はパルス状のノイズにより変調失調を生じ、非接触ＩＣカードとリーダ・ライタとの間にてコマンド等の送受信ができなくなってしまう。
【００１０】
本発明は、このような問題を解決するためになされたものであり、非接触ＩＣカードに埋設されたメモリデバイスの動作時に発生するノイズの伝播を防止できるようにすることを目的とする。
【００１１】
【課題を解決するための手段】
本発明の非接触ＩＣカードは、受信した信号から得られる電力を非接触ＩＣカードに埋設された不揮発性メモリとは異なる回路に供給するための第１の電力供給経路と、不揮発性メモリに電力を供給するための第２の電力供給経路と、スイッチ回路とを有し、第１の電力供給経路と第２の電力供給経路とをスイッチ回路を介して接続する。
本発明によれば、不揮発性メモリの動作時に、スイッチ回路により第１の電力供給経路と第２の電力供給経路とを電気的に切り離すことができるようになる。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００１３】
（第１の実施形態）
図１は、本発明の第１の実施形態による非接触ＩＣカードの構成例を示す図である。第１の実施形態による非接触ＩＣカードは、カード内に埋設されたメモリへの電力供給経路と当該メモリを除くシステム全体への電力供給経路とを電気的に切り離せるようにして、メモリにて発生したノイズがシステム全体に伝播することを防止するものである。
【００１４】
図１に示すように、第１の実施形態の非接触ＩＣカードは、アンテナ（アンテナコイル）１、入力保護回路２、チューニングキャパシタ３、整流回路４、レギュレータ回路５、情報処理回路６、ＡＳＫ（振幅偏移）復調回路７、ＰＳＫ（位相）変調回路８、スイッチ変調回路９、電源スムージングキャパシタ１０、電源キャパシタ１１、メモリ１２及びスイッチ回路ＳＷ１、ＳＷ２を備えて構成される。なお、図１において、ＶＳは基準電位を示しており、例えばグランド（但し、非接触ＩＣカードであるのでカード内でグランドとしている共通な電位）である。
【００１５】
アンテナ１は、図示しないリーダ・ライタとの間で電波により信号（コマンド、データ等）の送受信を行うとともに、当該リーダ・ライタから受信する信号により電力の供給を受けるためのものである。入力保護回路２は、アンテナ１にて受信した信号により得られる電力が過剰である場合に電力を消費するように動作し、非接触ＩＣカード内の内部回路を保護する。
【００１６】
チューニングキャパシタ３は、アンテナ１にて受信する信号の周波数帯を選択するためのものである。アンテナ１のインダクタンス成分とキャパシタ３のコンダクタンス成分とにより受信する信号の周波数帯が決定される。整流回路４は、アンテナ１にて受信した信号を整流して直流電圧を生成し、第１の電源ラインＰＬＡに対して出力する。
【００１７】
レギュレータ回路５は、第１の電源ラインＰＬＡの電圧レベルを調整する回路であり、図１においては一例としてシャント抵抗を示している。レギュレータ回路５は、例えばドレイン、ソースが第１の電源ラインＰＬＡ、基準電位ＶＳに接続されたトランジスタにより構成され、ゲートに供給される電圧制御信号ＶＣに基づいて制御される。電圧制御信号ＶＣは、第１の電源ラインＰＬＡの電圧を検出する図示しない電圧検出回路での検出結果に応じた信号である。
ここで、上記アンテナ１、入力保護回路２、キャパシタ３、整流回路４及びレギュレータ５は、電源回路を構成する。
【００１８】
情報処理回路６は、ＣＰＵ及びロジック回路等を含み構成され、第１の電源ラインＰＬＡより電力（電源電圧）が供給される。情報処理回路６は、ＡＳＫ復調回路７から供給される受信情報（コマンド、データ等）を解析し、解析結果に応じたデータ処理等を行う。また、情報処理回路６は、アドレス信号線ＡＤ、データ信号線ＤＴ及びチップイネーブル信号線等の各種制御信号線を介してメモリ１２と接続されており、メモリ１２を制御してメモリ１２に対するデータの書き込みや読み出し等を行う。
【００１９】
ＡＳＫ復調回路７は、整流回路４の出力である第１の電源ラインＰＬＡの電圧をＡＳＫ復調し、復調して得られた受信情報を情報処理回路６に出力する。なお、ＡＳＫ復調回路７の前段にフィルタ回路等を設けても良い。ＰＳＫ変調回路８は、情報処理回路６から供給される送信情報（コマンド、データ等）をＰＳＫ変調する。
【００２０】
スイッチ変調回路９は、ＰＳＫ変調された送信情報に基づいて第１の電源ラインＰＬＡの電圧を変化させる。スイッチ変調回路９は、例えばドレインが第１の電源ラインＰＬＡに接続され、ソースが抵抗を介して基準電位ＶＳに接続されたトランジスタにより構成され、ゲートにＰＳＫ変調回路８の出力が供給される。
【００２１】
電圧スムージングキャパシタ１０は、第１の電源ラインＰＬＡより供給される電力を蓄積し、第１の電源ラインＰＬＡにおける電圧の変動を抑制するためのものである。電圧スムージングキャパシタ１０の一方の電極は第１の電源ラインＰＬＡに対して接続され、他方の電極は基準電位ＶＳに対して接続される。
【００２２】
電源キャパシタ１１は、電源スムージングキャパシタ１０と同様に、第３の電源ラインＰＬＡ’より供給される電力を蓄積し、第３の電源ラインＰＬＡ’における電圧の変動を抑制する。また、電源キャパシタ１１は、スイッチ回路ＳＷ１、ＳＷ２が開いている（オフ状態）ときに、メモリ１２に電力を供給する電源回路として機能する。したがって、電源キャパシタ１１は、メモリ１２にて消費される電力量に応じた容量を有する。電源キャパシタ１１の一方の電極は第３の電源ラインＰＬＡ’に対して接続され、他方の電極は第４の電源ラインＰＬＢ’に対して接続される。
【００２３】
メモリ１２は、データを保持するための不揮発性メモリであり、第３の電源ラインＰＬＡ’より電力（電源電圧）が供給される。ここで、メモリ１２は、例えばフラッシュメモリや不揮発性ランダムアクセスメモリ（ＲＡＭ：Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等で構成される。メモリ１２を構成可能な不揮発性ＲＡＭとしては、強誘電体メモリ（ＦｅＲＡＭ）、磁気抵抗メモリ（ＭＲＡＭ）、相変化記録メモリ（ＯＵＭ）等がある。なお、以下では、メモリ１２が強誘電体メモリであるとして説明する。
【００２４】
スイッチ回路ＳＷ１、ＳＷ２は、メモリ１２にて発生したノイズが当該メモリ１２を除くシステム内の各回路に伝播されるのを防止するためのものである。スイッチ回路ＳＷ１、ＳＷ２は、電源キャパシタ１１及びメモリ１２を除くシステム全体（例えば、情報処理回路６等）に電力を供給するための第１及び第２の電源ラインＰＬＡ、ＰＬＢと、メモリ１２に接続される第３及び第４の電源ラインＰＬＡ’、ＰＬＢ’とを制御信号ＣＴＬに応じて電気的に接続又は切断する。
【００２５】
具体的には、スイッチ回路ＳＷ１は、一端が第１の電源ラインＰＬＡに接続され、他端が第３の電源ラインＰＬＡ’に接続される。スイッチ回路ＳＷ２は、一端が電源キャパシタ１１及びメモリ１２を除くシステム全体に基準電位を供給するための第２の電源ラインＰＬＢに接続され、他端が電源キャパシタ１１及びメモリ１２に基準電位を供給するための第４の電源ラインＰＬＢ’に接続される。
【００２６】
なお、通常動作時にはスイッチ回路ＳＷ１、ＳＷ２は閉じており（オン状態）、第１の電源ラインＰＬＡと第３の電源ラインＰＬＡ’、及び第２の電源ラインＰＬＢと第４の電源ラインＰＬＢ’は、それぞれ電気的に接続されている。
【００２７】
制御信号ＣＴＬは、スイッチ回路ＳＷ１、ＳＷ２の開閉制御（オン・オフ制御）を行うための信号であり、例えば、情報処理回路６にて生成され制御信号ＳＣとして出力される信号、あるいはメモリ１２にて生成され制御信号ＳＣ’として出力される信号である。
【００２８】
例えば、スイッチ回路ＳＷ１、ＳＷ２は、ソースが第１の電源ラインＰＬＡに接続され、ドレインが第３の電源ラインＰＬＡ’に接続され、ソースに制御信号ＣＴＬが供給されるトランジスタ、及びソースが第２の電源ラインＰＬＢに接続され、ドレインが第４の電源ラインＰＬＢ’に接続され、ソースに制御信号ＣＴＬが供給されるトランジスタを用いてそれぞれ構成することができる。
【００２９】
図１に示した非接触ＩＣカードにおいては、図示しないリーダ・ライタからの信号をアンテナ１にて受信すると、整流回路４及びレギュレータ回路５にて受信した信号を用いた直流電圧の生成及びその電圧レベルの調整が行われる。電圧レベルが調整された直流電圧は、第１の電源ラインＰＬＡに対して出力される。これにより、情報処理回路６、メモリ１２等に電力が供給されるとともに、電源スムージングキャパシタ１０及び電源キャパシタ１１が所定の電源電圧に充電される。
【００３０】
また、アンテナ１にて受信した信号は、整流回路４を介して第１の電源ラインＰＬＡに伝達される。そして、ＡＳＫ復調回路７にて復調され、受信情報として情報処理回路６に供給される。情報処理回路６は、供給される受信情報に応じたデータ処理等を実行する。
【００３１】
一方、非接触ＩＣカードより情報を送信する際には、情報処理回路６は、データ処理等に基づく送信情報をＰＳＫ変調回路８に供給する。供給された送信情報は、ＰＳＫ変調回路８にて変調され、変調した結果に基づいてスイッチ変調回路９が制御される。これにより、第１の電源ラインＰＬＡの電圧レベルを微妙に変化させて、送信情報を電波としてアンテナ１より送信する。
【００３２】
ここで、上述した動作において、情報処理回路６からメモリ１２に対するアクセスが発生し、メモリ１２が大電力を消費することによりノイズを発生するおそれがある状態に遷移するとき（例えばメモリ１２の動作時、特にメモリ１２が動作を開始するとき）には、上記状態に遷移する前に制御信号ＣＴＬによりスイッチ回路ＳＷ１、ＳＷ２を開く。
【００３３】
すなわち、電源キャパシタ１１及びメモリ１２を除くシステム全体に電力を供給するための第１及び第３の電源ラインＰＬＡ、ＰＬＢとメモリ１２に接続される第２及び第４の電源ラインＰＬＡ’、ＰＬＢ’とを電気的に切り離す。これにより、メモリ１２により発生したノイズが第１及び第３の電源ラインＰＬＡ、ＰＬＢに伝播するのを防止する。このスイッチ回路ＳＷ１、ＳＷ２が開いている期間中は、メモリ１２は、電源キャパシタ１１から電力の供給を受ける。
【００３４】
なお、スイッチ回路ＳＷ１、ＳＷ２の制御は、上述したように情報処理回路６にて生成した制御信号ＳＣにより行うようにしても良いし、メモリ１２にて生成した制御信号ＳＣ’により行うようにしても良い。
【００３５】
例えば、情報処理回路６は、メモリ１２における各機能の動作契機となる、メモリ１２に出力するチップイネーブル信号やアドレス信号の変化等に基づいて、制御信号ＳＣを生成すれば良い。また、例えば、メモリ１２は、大電力を消費するセンスアンプを活性化させるためのセンスアンプ活性化信号、内部メモリブロックを制御する信号、内部回路を活性化する信号等に基づいて制御信号ＳＣ’を生成すれば良い。また、メモリ１２がライトアンプを備える不揮発性メモリの場合には、ライトアンプ活性化信号に基づいて、制御信号ＳＣ’を生成するようにしても良い。
【００３６】
図２（Ａ）、（Ｂ）及び（Ｃ）は、スイッチ回路ＳＷ１、ＳＷ２の制御タイミングの一例を示す図であり、ＣＥはチップイネーブル信号、ＡＤＤはアドレス信号、ＳＡＥはセンスアンプ活性化信号である。チップイネーブル信号ＣＥ及びアドレス信号ＡＤＤは、情報処理回路６からメモリ１２に出力される信号であり、センスアンプ活性化信号ＳＡＥは、メモリ１２の内部で生成される信号である。
【００３７】
図２（Ａ）において、チップイネーブル信号ＣＥがロウレベルである期間Ｔ１は、メモリ１２がアクティブ状態、つまり動作状態である。メモリ１２が動作状態である期間だけスイッチ回路ＳＷ１、ＳＷ２を開くようにする場合には、情報処理回路６は、メモリ１２が動作状態になる時刻ｔ１１からメモリ１２に対するアクセスが完了する時刻ｔ１２までスイッチ回路ＳＷ１、ＳＷ２を開くような制御信号ＳＣを制御信号ＣＴＬとして供給する。
【００３８】
また、アドレス系の回路が駆動される前にスイッチ回路ＳＷ１、ＳＷ２を開くようにする場合には、図２（Ｂ）に示すように、情報処理回路６は、アドレス信号ＡＤＤを変化させる時刻ｔ２１から時刻ｔ１２までの期間Ｔ２にて、スイッチ回路ＳＷ１、ＳＷ２を開くような制御信号ＳＣを制御信号ＣＴＬとして供給する。
【００３９】
また、駆動させる際の電力消費が一般に大きいメモリ１２のセンスアンプが活性化されている期間Ｔ３のみスイッチＳＷ１、ＳＷ２を開くようにする場合には、図２（Ｃ）に示すように、メモリ１２は、時刻ｔ３１から時刻ｔ３２まで、スイッチＳＷ１、ＳＷ２を開くような制御信号ＳＣ’を制御信号ＣＴＬとして供給する。
【００４０】
以上、説明したように第１の実施形態によれば、電源キャパシタ１１及びメモリ１２を除くシステム全体への電力供給経路である第１及び第２の電源ラインＰＬＡ、ＰＬＢと、メモリ１２への電力供給経路である第３及び第４の電源ラインＰＬＡ’、ＰＬＢ’とを、スイッチ回路ＳＷ１、ＳＷ２を介して接続する。そして、スイッチ回路ＳＷ１、ＳＷ２により、通常動作時には第１及び第２の電源ラインＰＬＡ、ＰＬＢと第３及び第４の電源ラインＰＬＡ’、ＰＬＢ’とを電気的に接続し、メモリ１２の動作時等のメモリ１２にてノイズを発生するおそれがあるときには電気的に切り離す。
【００４１】
これにより、メモリ１２の動作にともなって消費電力が大きく変化することによりメモリ１２にてノイズが発生しても、システム全体に電力を供給するための第１及び第３の電源ラインＰＬＡ、ＰＬＢにノイズが伝播することを防止することができ、非接触ＩＣカードを安定して動作させることができる。
【００４２】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
上述した第１の実施形態においてスイッチ回路ＳＷ１、ＳＷ２を開いているときには、電源キャパシタ１１及びメモリ１２に対する受信した信号に基づく電力供給が完全に遮断され、メモリ１２を駆動する電力は電源キャパシタ１１より供給される。この間、電源キャパシタ１１に蓄積していた電力が消費されるので、再度スイッチ回路ＳＷ１、ＳＷ２を閉じて受信した信号に基づく電力を供給したときに、大きな突入電流が発生してノイズが発生するおそれがある。
【００４３】
以下に説明する第２の実施形態は、電源キャパシタ１１及びメモリ１２に対する受信した信号に基づく電力の供給を常に可能にしながらも、メモリにて発生したノイズがシステム全体に伝播しないようにするものである。
図３は、本発明の第２の実施形態による非接触ＩＣカードの構成例を示す図である。図３において、図１に示した構成要素等と同一の機能を有する構成要素等には同一の符号を付し、重複する説明は省略する。
【００４４】
図３に示す非接触ＩＣカードと、図１に示した非接触ＩＣカードとは、カード内に埋設されたメモリへの電力供給経路と当該メモリを除くシステム全体への電力供給経路とを接続するスイッチ回路のみが異なる。
【００４５】
図３において、スイッチ回路ＳＷ３、ＳＷ４は、図１に示したスイッチ回路ＳＷ１、ＳＷ２に対応するものであり、電力（電流）供給能力が異なる並列接続された２つのスイッチＳＷ３Ｍ、ＳＷ３Ｓ、ＳＷ４Ｍ、ＳＷ４Ｓによりそれぞれ構成される。ここで、スイッチＳＷ３Ｍ、ＳＷ４Ｍは、スイッチＳＷ３Ｓ、ＳＷ４Ｓよりも電力供給能力が高い。
【００４６】
スイッチＳＷ３Ｍ、ＳＷ３Ｓは、一端が第１の電源ラインＰＬＡに接続され、他端が第３の電源ラインＰＬＡ’に接続される。スイッチＳＷ４Ｍ、ＳＷ４Ｓは、一端が第２の電源ラインＰＬＢに接続され、他端が第４の電源ラインＰＬＢ’に接続される。
スイッチＳＷ３Ｍ、ＳＷ４Ｍは、それぞれ制御信号ＣＴＬにより開閉制御され、通常動作時には閉じている。なお、スイッチＳＷ３Ｓ、ＳＷ４Ｓは、常に閉じている。
【００４７】
図４（Ａ）、（Ｂ）は、スイッチ回路ＳＷ３（ＳＷ４）の具体的な構成例を示す図である。なお、図４（Ａ）、（Ｂ）に示すスイッチ回路ＳＷ３（ＳＷ４）は一例であり、これに限定されるものではない。
図４（Ａ）は、２つのトランジスタＴＲ１、ＴＲ２によりスイッチ回路ＳＷ３（ＳＷ４）を構成した場合の例である。トランジスタＴＲ１の駆動能力は、トランジスタＴＲ２の駆動能力より高い。
【００４８】
トランジスタＴＲ１、ＴＲ２のソースは、第１（第２）の電源ラインＰＬＡ（ＰＬＢ）に接続され、ドレインは第３（第４）の電源ラインＰＬＡ’（ＰＬＢ’）に接続される。トランジスタＴＲ１のゲートには制御信号ＣＴＬが供給され、トランジスタＴＲ２のゲートには所定の電圧ＣＶが供給される。ここで、所定の電圧ＣＶは、トランジスタＴＲ２をオン状態にする電圧である。
したがって、トランジスタＴＲ１は制御信号ＣＴＬによりオン・オフ制御され、トランジスタＴＲ２は常にオン状態である。
【００４９】
図４（Ｂ）は、１つのトランジスタＴＲ１と抵抗Ｒ１によりスイッチ回路ＳＷ３（ＳＷ４）を構成した場合の例である。
トランジスタＴＲ１のソースは、第１（第２）の電源ラインＰＬＡ（ＰＬＢ）に接続され、ドレインは第３（第４）の電源ラインＰＬＡ’（ＰＬＢ’）に接続され、ゲートは制御信号ＣＴＬが供給される。また、抵抗Ｒ１の一端は、第１（第２）の電源ラインＰＬＡ（ＰＬＢ）に接続され、他端は第３（第４）の電源ラインＰＬＡ’（ＰＬＢ’）に接続される。
【００５０】
以上のように非接触ＩＣカードを構成し、上述した第１の実施形態と同様にして、スイッチＳＷ３Ｍ、ＳＷ４Ｍを制御信号ＣＴＬにより開閉制御する。スイッチＳＷ３Ｓ、ＳＷ４Ｓは常に閉じておく。これにより、第１及び第２の電源ラインＰＬＡ、ＰＬＢと、第３及び第４の電源ラインＰＬＡ’、ＰＬＢ’とは、スイッチＳＷ３Ｍ、ＳＷ４Ｍが開いても電気的に完全には切り離されずに、流せる電流が制限される状態で接続されている。
【００５１】
したがって、電源キャパシタ１１にて蓄積していた電力が消費されて電圧が低下しても、電源キャパシタ１１は徐々に充電されるので、再度スイッチＳＷ３Ｍ、ＳＷ４Ｍが閉じたときに発生する突入電流を減少させ、ノイズの発生を抑制することができる。また、スイッチＳＷ３Ｓ、ＳＷ４Ｓの電流駆動能力は小さいので、第１の実施形態と同様にメモリ１２にて発生したノイズがシステム全体に伝播するのを抑制することができる。
また、非接触ＩＣカードにおける消費電力の変化が緩やかになるので、メモリ１２に対するアクセス動作を外部から判別することが困難になり、意図的に行われるデバイス動作の解析が困難になる。
【００５２】
なお、上述した第２の実施形態においては、電力供給能力が異なる２つのスイッチＳＷ３Ｍ、ＳＷ３Ｓ、ＳＷ４Ｍ、ＳＷ４Ｓによりスイッチ回路ＳＷ３、ＳＷ４をそれぞれ構成しているが、スイッチ回路ＳＷ３、ＳＷ４をそれぞれ構成するスイッチは２つに限らず、複数のスイッチで構成すれば良い。
【００５３】
また、上述した第１及び第２の実施形態では、電源電圧を供給するための電源ラインＰＬＡ、ＰＬＡ’及び基準電位を供給するための電源ラインＰＬＢ、ＰＬＢ’の双方に、電力供給経路を切り離すためのスイッチ回路を設けているが、電源電圧を供給するための電源ラインＰＬＡ、ＰＬＡ’のみに、電力供給経路を切り離すためのスイッチ回路を設けるようにしても良い。
【００５４】
また、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の諸態様を付記として以下に示す。
【００５５】
（付記１）不揮発性メモリが埋設された非接触ＩＣカードであって、
受信する信号から電力を得るための第１の電源回路と、
上記第１の電源回路に接続され、上記不揮発性メモリとは異なる上記非接触ＩＣカード内の回路に電力を供給するための第１の電力供給経路と、
上記不揮発性メモリに電力を供給するための第２の電力供給経路と、
一端が上記第１の電力供給経路に接続され、他端が上記第２の電力供給経路に接続されたスイッチ回路とを有することを特徴とする非接触ＩＣカード。
（付記２）上記不揮発性メモリは、不揮発性ランダムアクセスメモリであることを特徴とする付記１に記載の非接触ＩＣカード。
（付記３）上記スイッチ回路は、上記不揮発性メモリの動作時に、上記第１の電力供給経路と上記第２の電力供給経路とを電気的に切り離すことを特徴とする付記１に記載の非接触ＩＣカード。
（付記４）上記第２の電力供給経路に接続された、上記第１の電源回路とは異なる第２の電源回路をさらに有することを特徴とする付記１に記載の非接触ＩＣカード。
（付記５）上記第２の電源回路は、上記第１の電力供給経路及び上記スイッチ回路を介して供給される電力を蓄積する容量であることを特徴とする付記４に記載の非接触ＩＣカード。
（付記６）上記不揮発性メモリを制御する制御回路から出力される制御信号により上記スイッチ回路を制御することを特徴とする付記１に記載の非接触ＩＣカード。
（付記７）上記制御回路は、上記不揮発性メモリを活性化するための信号に基づいて、上記制御信号を出力することを特徴とする付記６に記載の非接触ＩＣカード。
（付記８）上記不揮発性メモリから出力される制御信号により上記スイッチ回路を制御することを特徴とする付記１に記載の非接触ＩＣカード。
（付記９）上記不揮発性メモリは、内部回路を活性化させるための信号に基づいて、上記制御信号を出力することを特徴とする付記８に記載の非接触ＩＣカード。
（付記１０）上記不揮発性メモリは、当該不揮発性メモリ内部にて大電力を消費する回路或いはメモリブロックを制御するための信号に基づいて、上記制御信号を出力することを特徴とする付記８に記載の非接触ＩＣカード。
（付記１１）上記スイッチ回路は、トランジスタであることを特徴とする付記１に記載の非接触ＩＣカード。
（付記１２）上記スイッチ回路は、上記第１の電力供給経路と上記第２の電力供給経路との間に並列接続された複数のスイッチを有し、上記複数のスイッチは電力供給能力が異なることを特徴とする付記１に記載の非接触ＩＣカード。
（付記１３）上記不揮発性メモリの動作時には、上記複数のスイッチのうち上記電力供給能力が低いスイッチだけオン状態であることを特徴とする付記１２に記載の非接触ＩＣカード。
（付記１４）上記スイッチは、トランジスタであることを特徴とする付記１２に記載の非接触ＩＣカード。
（付記１５）上記スイッチ回路は、上記第１の電力供給経路と上記第２の電力供給経路との間に並列接続されたスイッチと抵抗とを有することを特徴とする付記１に記載の非接触ＩＣカード。
（付記１６）上記不揮発性メモリの動作時には、上記スイッチがオフ状態であることを特徴とする付記１５に記載の非接触ＩＣカード。
（付記１７）上記スイッチは、トランジスタであることを特徴とする付記１５に記載の非接触ＩＣカード。
（付記１８）不揮発性メモリが埋設された非接触ＩＣカードであって、
受信した信号から得られる電力を上記不揮発性メモリとは異なる上記非接触ＩＣカード内の回路に供給するための第１の電力供給経路と、上記第１の電力供給経路を介して供給される電力を上記不揮発性メモリに供給するための第２の電力供給経路とを、電気的に切り離し可能にしたことを特徴とする非接触ＩＣカード。
【００５６】
【発明の効果】
以上、説明したように本発明によれば、非接触ＩＣカードにて埋設された不揮発性メモリとは異なる回路に電力を供給するための第１の電力供給経路と、不揮発性メモリに電力を供給するための第２の電力供給経路とをスイッチ回路を介して接続する。不揮発性メモリの動作時には、第１の電力供給経路と第２の電力供給経路とをスイッチ回路により電気的に切り離す。これにより、非接触ＩＣカードに埋設された不揮発性メモリの動作時に、不揮発性メモリにてノイズが発生しても、不揮発性メモリとは異なる回路が接続された第１の電力供給経路へのノイズ伝播を防止することができ、非接触ＩＣカードを安定して動作させることができる。
【００５７】
また、第１の電力供給経路と第２の電力供給経路との間に電力供給能力が異なる複数のスイッチを並列接続した場合には、不揮発性メモリの動作時に、第１の電力供給経路と第２の電力供給経路とを電気的に完全には切り離さずに、電力供給能力が低いスイッチにより電気的に接続した状態を維持することができる。したがって、メモリ１２にて発生したノイズの伝播を防止することができるとともに、再度スイッチが閉じたときに発生する突入電流によるノイズの発生を抑制することができる。
【図面の簡単な説明】
【図１】第１の実施形態による非接触ＩＣカードの構成例を示す図である。
【図２】スイッチ回路の制御タイミングの一例を説明するための図である。
【図３】第２の実施形態による非接触ＩＣカードの構成例を示す図である。
【図４】第２の実施形態におけるスイッチ回路の構成例を示す図である。
【図５】消費電力変動に伴う電源電圧の揺れを説明するための図である。
【符号の説明】
１  アンテナ
２  入力保護回路
３  チューニングキャパシタ
４  整流回路
５  レギュレータ回路
６  情報処理回路
７  ＡＳＫ復調回路
８  ＰＳＫ変調回路
９  スイッチ変調回路
１０  電源スムージングキャパシタ
１１  電源キャパシタ
１２  メモリ
ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４  スイッチ回路
【図１】
2004287652.tif 000003
【図２】
2004287652.tif 000004
【図３】
2004287652.tif 000005
【図４】
2004287652.tif 000006
【図５】
2004287652.tif 000007