(57)【要約】【課題】回路基板の設計変更をせずに接合強度を維持でき、しかも作業時間の短縮を図ることができるジャンパ線のはんだ付け方法を提供する。【解決手段】回路基板２０に形成されたランド部２２とこのランド部２２から次第に離れる方向へ延びるリード端子１１の先端部１１ａとの間に形成されるはんだフィレット部２５ａにジャンパ線３０をはんだ付けする。【選択図】      図２
2004207421.tif 000002
【特許請求の範囲】
【請求項１】
回路基板に実装された表面実装部品の屈曲するリード端子にジャンパ線を取り付けるジャンパ線のはんだ付け方法において、
前記回路基板に形成されたランド部とこのランド部から次第に離れる方向へ延びる前記リード端子の先端部との間に形成されるはんだフィレット部に前記ジャンパ線をはんだ付けすることを特徴とするジャンパ線のはんだ付け方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はジャンパ線のはんだ付け方法に関する。
【０００２】
【従来の技術】
各種の電子機器に使用されている回路基板にはトランジスタやＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等の半導体部品や電子部品がはんだ付けされる。
【０００３】
回路基板の回路の変更や部品の追加等の手直しを行うとき、回路内の２点間又は半導体部品や電子部品のリード端子間の接続や遮断箇所に側路を設けるためにジャンパ線が使われる。
【０００４】
しかし、近年回路基板への実装密度を上げるため、半導体部品や電子部品の小型化が図られ、そのリード端子間隔の狭ピッチ化が進んでいる。そのため、リード端子にジャンパ線をはんだ付けする作業は困難になってきている。
【０００５】
図４は従来のＩＣの断面図である。
【０００６】
ＩＣ１１０の複数のリード端子１１１は直方体のパッケージ１１２の側面から外側へ延びている。リード端子１１１はほぼクランク状に折り曲げられている。リード端子１１１の間隔は０．５〜０．４ｍｍである。
【０００７】
図５は従来のジャンパ線のはんだ付け方法を説明する断面図、図６はその斜視図である。なお、図６では絶縁基板及びレジストの図示が省略されているとともに、便宜上はんだに斜線が施されている。
【０００８】
ＩＣ１１０が実装される回路基板１２０は絶縁基板１２１とランド部１２２とランド部１２２を囲むレジスト１２３とを備えている。
【０００９】
ランド部１２２はＩＣ１１０のリード端子１１１をはんだ付けするため、銅箔等によって形成されている。
【００１０】
ランド部１２２にはリフロー工程を経てＩＣ１１０のリード端子１１１がはんだ付けされている。リード端子１１１の先端部１１１ａは回路基板１２０に形成されたランド部１２２の表面に沿って延びている。
【００１１】
リード端子１１１の先端部１１１ａの前後（図５の左右方向）にリード端子１１１の厚みとほぼ同じ高さを有するはんだフィレット部１２５ａが形成されている。このはんだフィレット部１２５ａによってリード端子１１１とランド部１２２とが接合されている。
【００１２】
リード端子１１１の先端部１１１ａが屈曲していればはんだフィレット部１２５ａが大きくなるため、接合強度が高まる（例えば特許文献参照）。
【００１３】
上記のように回路基板１２０に実装されたＩＣ１１０に対して回路の変更や部品の追加等の手直しを行うとき、ジャンパ線１３０が使われる。
【００１４】
ジャンパ線１３０は図５及び図６に示すようにＩＣ１１０のリード端子１１１の先端部１１１ａの上面にはんだコテを用いてはんだ付けされる。
【００１５】
【特許文献】
特開平５−２１６８３号公報
【００１６】
【発明が解決しようとする課題】
しかし、ジャンパ線１３０をリード端子１１１にはんだ付けする際、はんだフィレット部１２５ａのはんだがはんだコテの熱によってリード端子１１１の先端部１１１ａの上面に引き寄せられ、はんだフィレット部１２５ａのはんだ量が減少し、リード端子１１１とランド部１２２との接合強度が低下する。
【００１７】
また、リード端子１１１の間隔が上記したように非常に狭いので、はんだ付けの際、隣り合うリード端子１１１との間でブリッジ（はんだがリード端子１１１間にまたがって付着し、導電性の経路を構成したもの）が起きないように注意する必要があり、はんだ付け後にはブリッジやはんだ不良がないことを確認する作業が必要であり、作業時間が増大する。
【００１８】
そのため、従来図７に示す方法が用いられている。
【００１９】
図７は従来の他のジャンパ線のはんだ付け方法を説明する斜視図である。図７では便宜上はんだに斜線が施されている。
【００２０】
各ランド部２２２にはジャンパ用ランド部２２２Ａが形成されている。ジャンパ用ランド部２２２Ａは図７に示すようにジグザグに配置されている。
【００２１】
ジャンパ用ランド２２２Ａにジャンパ線２３０をはんだ付けすることによって、リード端子１１１とランド部２２２との接合強度の低下や作業時間の増大を抑制することができる。
【００２２】
しかし、ジャンパ用ランド部２２２Ａを形成するため、回路基板の設計変更が必要になる。
【００２３】
この発明はこのような事情に鑑みてなされたもので、その課題は回路基板の設計変更をせずに接合強度を維持でき、しかも作業時間の短縮を図ることができるジャンパ線のはんだ付け方法を提供することである。
【００２４】
【課題を解決するための手段】
上記課題を解決するため請求項１記載に発明は、回路基板に実装された表面実装部品の屈曲するリード端子にジャンパ線を取り付けるジャンパ線のはんだ付け方法において、前記回路基板に形成されたランド部とこのランド部から次第に離れる方向へ延びる前記リード端子の先端部との間に形成されるはんだフィレット部に前記ジャンパ線をはんだ付けすることを特徴とする。
【００２５】
【発明の実施の形態】
以下、この発明の実施の形態を図面に基づいて説明する。
【００２６】
図１（ａ）はこの発明の一実施形態に係るジャンパ線のはんだ付け方法に使用されるＩＣの断面図、図１（ｂ）はこの発明の一実施形態に係るジャンパ線のはんだ付け方法に使用される他のＩＣの断面図である。
【００２７】
ＩＣ（表面実装部品）１０の複数のリード端子１１は直方体のパッケージ１２の側面から外側へ延びている。リード端子１１はほぼＵ形（図１（ａ）参照）に折り曲げられている。リード端子１１の間隔は０．５〜０．４ｍｍである。
【００２８】
また、他のＩＣ（表面実装部品）１５の複数のリード端子１６は直方体のパッケージ１７の側面から外側へ延びている。リード端子１６はほぼＶ形（図１（ｂ）参照）に折り曲げられている。リード端子１６の間隔は０．５〜０．４ｍｍである。
【００２９】
なお、リード端子１１，１６はリードフォーミングプレス機（図示せず）を用いて加工される。これを用いることによりリード端子１１，１６を均一な形状に加工することができる。
【００３０】
次に、図１（ａ）に記載のＩＣ１０を回路基板２０に実装する場合を図２及び図３を用いて説明する。
【００３１】
図２はこの発明の一実施形態に係るジャンパ線のはんだ付け方法を説明する断面図、図３はその斜視図である。なお、図３では絶縁基板及びレジストの図示が省略されているとともに、便宜上はんだに斜線が施されている。
【００３２】
ＩＣ１０が実装される回路基板２０は絶縁基板２１とランド部２２とランド部２２を囲むレジスト２３とを備えている。
【００３３】
ランド部２２はリード端子１１をはんだ付けするため、銅箔等によって形成されている。
【００３４】
ランド部２２にメタルマスクを使用したスクリーン印刷によってクリームはんだ２５を印刷し、ＩＣ１０のリード端子１１を搭載する。
【００３５】
リード端子１１の先端部１１ａはランド部２２から次第に離れる方向へ折れ曲がっている。
【００３６】
ランド部２２上にＩＣ１０のリード端子１１を載置した状態で回路基板２０をリフロー炉（図示せず）に入れ、クリームはんだ２５が溶ける温度まで加熱する。
【００３７】
その後、クリームはんだ２５を冷却して固化させることによってＩＣ１０のリード端子１１がランド部２２にはんだ付けされる。
【００３８】
その結果、回路基板２０に形成されたランド部２２とこのランド部２２から次第に離れる方向へ折れ曲がるリード端子１１の先端部１１ａとの間には従来例に比べて大きいはんだフィレット部２５ａが形成される。
【００３９】
上記のように回路基板２０に実装されたＩＣ１０に対して回路の変更や部品の追加等の手直しを行うとき、ジャンパ線３０が使われる。
【００４０】
はんだコテ（図示せず）を用いてＩＣ１０のリード端子１１の先端部１１ａに形成されたはんだフィレット部２５ａのクリームはんだ２５を溶融させ、はんだフィレット部２５ａにジャンパ線３０をはんだ付けする。
【００４１】
その結果、ジャンパ線３０は図３に示すようにＩＣ１０のリード端子１１に接続される。
【００４２】
この実施形態によれば、従来例のようにＩＣ１１０のリード端子１１１の先端部１１１ａの上面にはんだ付けを行わないため、ジャンパ線３０をリード端子１１にはんだ付けする際、はんだフィレット部２５ａのはんだがはんだコテの熱によってリード端子１１の先端部１１ａの上面に引き寄せられず、はんだフィレット部２５ａのはんだ量が減少することがない。
【００４３】
また、ランド部２２とリード端子１１の先端部１１ａとの間には十分なはんだ量を有する大きなはんだフィレット部２５ａが形成されるため、リード端子１１とランド部２２との接合強度を維持することができる。しかも、従来例のようにジャンパ用ランド部２２２Ａを形成するための回路基板の設計変更は不要である。
【００４４】
また、上述のようにランド部２２とリード端子１１の先端部１１ａとの間のはんだフィレット部２５ａには十分なはんだ量があるため、ジャンパ線３０をリード端子１１にはんだ付けする際、はんだの供給が不要又ははんだの供給量が僅かになり、リード端子１１の間隔が狭い場合であっても隣り合うリード端子１１との間でブリッジが発生しにくく、はんだ付け後の確認作業が容易となり、作業時間を短縮することができる。
【００４５】
更に、従来例のようにジャンパ用ランド部２２２Ａをもたないので、リード端子１１とランド部２２との接合強度に影響を与えない。
【００４６】
なお、ジャンパ線３０の代わりに抵抗、コンデンサ等のリード端子をはんだ付けするときにこの発明を適用してもよい。
【００４７】
【発明の効果】
以上に説明したようにこの発明のジャンパ線のはんだ付け方法によれば、回路基板の設計変更をせずに接合強度を維持でき、しかも作業時間の短縮を図ることができる。
【図面の簡単な説明】
【図１】図１（ａ）はこの発明の一実施形態に係るジャンパ線のはんだ付け方法に使用されるＩＣの断面図、図１（ｂ）はこの発明の一実施形態に係るジャンパ線のはんだ付け方法に使用される他のＩＣの断面図である。
【図２】図２はこの発明の一実施形態に係るジャンパ線のはんだ付け方法を説明する断面図である。
【図３】図３はこの発明の一実施形態に係るジャンパ線のはんだ付け方法を説明する斜視図である。
【図４】図４は従来のＩＣの断面図である。
【図５】図５は従来のジャンパ線のはんだ付け方法を説明する断面図である。
【図６】図６は従来のジャンパ線のはんだ付け方法を説明する斜視図である。
【図７】図７は従来の他のジャンパ線のはんだ付け方法を説明する斜視図である。
【符号の説明】
１０，１５  ＩＣ（表面実装部品）
１１，１６  リード端子
１１ａ  先端部
２０  回路基板
３０  ジャンパ線
２２  ランド部
２５ａ  はんだフィレット部
【図１】
2004207421.tif 000003
【図２】
2004207421.tif 000004
【図３】
2004207421.tif 000005
【図４】
2004207421.tif 000006
【図５】
2004207421.tif 000007
【図６】
2004207421.tif 000008
【図７】
2004207421.tif 000009