(57)【要約】【課題】起動時用プログラムを格納したＲＯＭの接続形態が異なる電子機器のコントローラに対して、共通に用いることができるメモリ制御装置を提供する。【解決手段】前記ＣＰＵから入力したＲＯＭへのアクセス要求の出力先を、外部からの物理的な設定により切り替える切り替え手段を備えたことを特徴とするメモリ制御装置。【選択図】  図２
2004287797.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵおよびＲＯＭを備えた電子機器のコントローラに搭載するメモリ制御装置であって、
前記ＣＰＵから入力したＲＯＭへのアクセス要求の出力先を、外部からの物理的な設定により切り替える切り替え手段を備えたことを特徴とするメモリ制御装置。
【請求項２】
請求項１に記載のメモリ制御装置において、
当該メモリ制御装置に接続されたメモリへのアクセスを制御するメモリ制御手段と、
当該メモリ制御装置に接続された他の制御装置への処理要求を制御する外部制御装置制御手段とをさらに備え、
前記アクセス要求の出力先は、メモリ制御手段および外部制御装置制御手段のいずれかであることを特徴とするメモリ制御装置。
【請求項３】
請求項１または２に記載のメモリ制御装置において、
前記外部からの物理的な設定は、外部ピンにより行なわれることを特徴とするメモリ制御装置。
【請求項４】
ＣＰＵおよびＲＯＭを備えた電子機器のコントローラに搭載するメモリ制御装置であって、
前記ＲＯＭは、直接、あるいは、他の制御装置を介して当該メモリ制御装置に接続可能であり、
外部からの物理的な設定を受け付ける手段と、
前記ＣＰＵからＲＯＭへのアクセス要求を受け付ける手段と、
ＲＯＭへのアクセス要求を受け付けると、前記外部からの物理的な設定に応じて、当該アクセス要求の出力先を、直接接続されたＲＯＭおよび他の制御装置のいずれかに振り分ける手段とを備えることを特徴とするメモリ制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、メモリコントローラに係り、特に、起動時プログラムを格納したＲＯＭの接続形態が異なる電子機器のコントローラに対して、共通に用いることができるメモリコントローラに関する。
【０００２】
【従来の技術】
レーザプリンタ等のプリンタ装置は、ホストコンピュータから出力されるプリンタ制御言語で記載された印刷データを受信し、ビットマップイメージデータに変換する処理を行なうプリンタコントローラ（メインボード）と、ビットマップイメージデータに基づいて印刷用紙等の印刷媒体上に印刷を行なう印刷エンジンとを備えて構成される。
【０００３】
図３は、従来のプリンタコントローラの構成を示すブロック図である。本図に示おいて、ＣＰＵ１２０は、メモリ制御用のＩＣであるメモリコントローラ１１０を介してＲＡＭ１３０、ＲＯＭ１４０にアクセスする。また、メモリコントローラ１１０には、印刷エンジン、インタフェースを介したホストコンピュータ等との信号の入出力を制御するＩＣである入出力コントローラ１５０が接続されている。
【０００４】
ＲＯＭ１４０には、プリンタ装置のハードウェアチェック、初期設定等を行なうための起動時用のプログラムが格納されている。起動時用プログラムが格納されるアドレス（ブートアドレス）はあらかじめ決められており、ＣＰＵ１２０はプリンタ装置の電源が投入されると、ＲＯＭ１４０のブートアドレスにアクセスして、起動時用プログラムを起動する。
【０００５】
具体的には、ＣＰＵ１２０は、プリンタ装置の電源が投入されると、メモリコントローラ１１０に対して、ブートアドレスを指定して命令のフェッチ要求を行なう。メモリコントローラ１１０は、指定されたアドレスをデコードして、アクセス対象がＲＯＭ１４０であることが判明すると、ＲＯＭ１４０にアクセスして起動時用プログラムを読み出す。そして、ＣＰＵ１２０が、この起動時用プログラムに従って処理を行なうことでプリンタ装置の起動時処理が行なわれる。
【０００６】
【発明が解決しようとする課題】
近年では、ＲＡＭ１３０へのアクセスをより高速化するために、図４に示すように、比較的アクセス速度の遅いＲＯＭ１４０をメモリコントローラ１１０から切り離して、例えば、入出力コントローラ１５０に接続させるようにすることが考えられている。
【０００７】
また、プリンタコントローラに複数のＲＯＭ１４０を備える場合にも、ピン配置等の実装上の制約等から、メモリコントローラ１１０に接続させずに、入出力コントローラ１５０、その他の外部コントローラＩＣに接続させることが考えられている。
【０００８】
この場合にも、ＣＰＵ１２０は、プリンタ装置の電源が投入されると、メモリコントローラ１１０に対して、ブートアドレスを指定して命令のフェッチ要求を行なう。
【０００９】
一方、メモリコントローラ１１０は、指定されたアドレスをデコードして、アクセス対象がＲＯＭ１４０であることが判明すると、ＲＯＭ１４０が接続された入出力コントローラ１５０に対して、読み出し要求を行なう。そして、入出力コントローラ１５０がＲＯＭ１４０にアクセスして起動時用のプログラムを読み出し、メモリコントローラ１１０に出力する。ＣＰＵ１２０が、このプログラムに従って処理を行なうことでプリンタ装置の起動時処理が行なわれる。
【００１０】
ＲＯＭ１４０が、メモリコントローラ１１０に直接接続されるか、入出力コントローラ１５０を介して接続されるかは、プリンタコントローラが用いられるプリンタ装置の仕様に依存する。
【００１１】
ＲＯＭ１４０が、メモリコントローラ１１０に直接接続された場合と、入出力コントローラ１５０を介して接続された場合とでは、ＣＰＵ１２０により同じブートアドレスが指定された場合であっても、ＲＯＭ１４０へのアクセス経路が異なるため、メモリコントローラ１１０はプリンタ装置の仕様によって処理要求を行なう相手が異なることになる。
【００１２】
このため、ＲＯＭ１４０の接続形態に対応してメモリコントローラ１１０を別々に用意することが考えられるが、メモリコントローラ１１０は、なるべく共通化した方が、開発コストおよび製造コストの観点から望ましい。
【００１３】
印刷処理等の通常の処理に関しては、ＲＯＭ１４０が直接接続されている場合であっても、ＲＯＭ１４０が入出力コントローラ１５０に接続されている場合であっても、どのような経路でＲＯＭ１４０にアクセスするかはソフトウェア的に制御できるため、メモリコントローラ１１０を共通化することは必ずしも困難ではない。
【００１４】
しかし、起動時処理に関しては、ソフトウェアが読み込まれる前であるため、どのような経路でＲＯＭ１４０にアクセスするかをソフトウェア的に制御することはできない。このため、メモリコントローラ１１０を共通化することは容易でない。
【００１５】
本発明は、起動時用プログラムを格納したＲＯＭの接続形態が異なる電子機器のコントローラに対して、共通に用いることができるメモリ制御装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記課題を解決するための、本発明の第１の態様は、
ＣＰＵおよびＲＯＭを備えた電子機器のコントローラに搭載するメモリ制御装置であって、
前記ＣＰＵから入力したＲＯＭへのアクセス要求の出力先を、外部からの物理的な設定により切り替える切り替え手段を備えたことを特徴とするメモリ制御装置である。
【００１７】
外部からの物理的な設定によりアクセス要求の出力先を振り分けるので、起動時におけるＲＯＭのブートアドレスへのアクセス要求を、ＲＯＭの接続形態にかかわらず、適切な相手に出力することができる。
【００１８】
より具体的には、
当該メモリ制御装置に接続されたメモリへのアクセスを制御するメモリ制御手段と、
当該メモリ制御装置に接続された他の制御装置への処理要求を制御する外部制御装置制御手段とをさらに備え、
前記アクセス要求の出力先は、メモリ制御手段および外部制御装置制御手段のいずれかとすることができる。
【００１９】
メモリ制御手段および外部制御装置制御手段のいずれかに振り分けることで、結果的に、直接接続されたＲＯＭおよび外部制御装置のいずれかにアクセス要求が出力されることになる。
【００２０】
なお、前記外部からの物理的な設定は、例えば、外部ピンにより行なうことができる。
【００２１】
上記課題を解決するための、本発明の第２の態様は、
ＣＰＵおよびＲＯＭを備えた電子機器のコントローラに搭載するメモリ制御装置であって、
前記ＲＯＭは、直接、あるいは、他の制御装置を介して当該メモリ制御装置に接続可能であり、
外部からの物理的な設定を受け付ける手段と、
前記ＣＰＵからＲＯＭへのアクセス要求を受け付ける手段と、
ＲＯＭへのアクセス要求を受け付けると、前記外部からの物理的な設定に応じて、当該アクセス要求の出力先を、直接接続されたＲＯＭおよび他の制御装置のいずれかに振り分ける手段とを備えることを特徴とするメモリ制御装置である。
【００２２】
本態様においても、外部からの物理的な設定によりアクセス要求の出力先を振り分けるので、起動時におけるＲＯＭのブートアドレスへのアクセス要求を、ＲＯＭの接続形態にかかわらず、適切な相手に出力することができる。
【００２３】
【発明の実施の形態】
本発明の実施の形態について図面を参照して説明する。本実施形態では、電子機器としてプリンタ装置を例に説明するが、本発明は、プリンタ装置に限らず、コンピュータに代表される情報処理装置、情報家電等の種々の電子機器のコントローラに適用することができる。
【００２４】
図１は、本発明を適用したプリンタコントローラのメモリコントローラ周辺の構成を示すブロック図である。本図に示すようにプリンタコントローラ１のメモリコントローラ１０には、ＣＰＵ２０と、ＲＡＭ４０と、入出力コントローラ６０とが接続されている。
【００２５】
そして、ＲＯＭ５０は、ＲＯＭ５０ａのようにメモリコントローラ１０に直接接続されるか、あるいは、ＲＯＭ５０ｂのように入出力コントローラ６０を介して接続される。いずれの形態が採用されるかは、プリンタコントローラが用いられるプリンタ装置の仕様に依存する。いずれの接続形態であっても、ＲＯＭ５０の所定のアドレス（ブートアドレス）から始まる記憶領域には、プリンタ装置の起動時用のプログラムが格納される。
【００２６】
メモリコントローラ１０は、ＣＰＵ制御部１１とメモリ制御部１２と外部コントローラ制御部１３とを備えている。
【００２７】
ＣＰＵ制御部１１は、ＣＰＵ２０からの命令を受け付け、指定されたアドレスをデコードして、判別したアクセス先に応じて、メモリ制御部１２および外部コントローラ制御部１３のいずれかにアクセス要求を行なう。すなわち、アクセス先がメモリコントローラ１０に直接接続されたメモリの場合には、メモリ制御部１２に対してアクセス要求を行ない、アクセス先が入出力コントローラ６０等の外部コントローラに接続されたメモリ等の場合には、外部コントローラ制御部１３にアクセス要求を行なう。ただし、ＲＯＭ５０へのアクセスにおいては、後述する振り分け部１４にしたがって、メモリ制御部１２あるいは外部コントローラ制御部１３にＲＯＭ５０へのアクセス要求が行なわれる。
【００２８】
メモリ制御部１２は、メモリコントローラ１０に接続されたＲＡＭ４０へのアクセスを制御する。また、ＲＯＭ５０ａがメモリコントローラ１０に接続されている場合には、ＲＯＭ５０ａへのアクセスも制御する。
【００２９】
外部コントローラ制御部１３は、メモリコントローラに接続された外部コントローラ、例えば、入出力コントローラ６０への処理要求を行なう。
【００３０】
また、メモリコントローラ１０は、外部からの物理的な設定、例えば、プリンタコントローラ１のプリント基板上の外部ピンによる設定に応じて、ＲＯＭ５０へのアクセスをメモリ制御部１２に要求するか、外部コントローラ制御部１３に要求するかを振り分ける振り分け部１４を備えている。なお、外部からの物理的な設定は外部ピンに限られず、スイッチ等であってもよい。
【００３１】
次に、プリンタ装置の起動時の処理について図２のフロー図を参照して説明する。なお、ＲＯＭ５０がメモリコントローラ１０に直接接続されているか、入出力コントローラ６０等の外部コントローラに接続されているかに応じて、あらかじめ外部ピンが設定されているものとする。この外部ピンの設定は、例えば、プリンタ装置の製造段階においてメーカにより行なわれる。
【００３２】
プリンタ装置の電源が投入されると（Ｓ１０１）、ＣＰＵ４０は、起動時処理を行なうために、あらかじめ決められたブートアドレスを指定して命令のフェッチをメモリコントローラ１０のＣＰＵ制御部１１に要求する（Ｓ１０２）。
【００３３】
ＣＰＵ制御部１１は、アドレスをデコードしてＲＯＭ５０への読み込み要求を発行する（Ｓ１０３）。
【００３４】
このＲＯＭ５０への読み込み要求を、振り分け部１４が外部ピンの設定に応じて、メモリ制御部１２および外部コントローラ制御部１３のいずれかに振り分ける（Ｓ１０４）。
【００３５】
その結果、メモリ制御部１２に振り分けられた場合には（Ｓ１０５）、ＣＰＵ４０は、メモリコントローラ１０に接続されたＲＯＭ５０ａから起動時用プログラムを起動して、起動時処理を行なう（Ｓ１０６）。
【００３６】
一方、外部コントローラ制御部１３に振り分けられた場合には（Ｓ１０７）、ＣＰＵ４０は、入出力コントローラ６０に接続されたＲＯＭ５０ｂから起動時用プログラムを起動して、起動時処理を行なう（Ｓ１０８）。
【００３７】
起動時処理後におけるＲＯＭ５０へのアクセス要求についても、外部ピンの設定に従って、要求先を振り分けることができる。ただし、起動時処理で読み込んだソフトウェアに従って振り分けるようにしてもよい。
【００３８】
このように、本実施例によれば、外部ピンの設定により、起動時のＲＯＭ５０へのフェッチ要求を振り分けることができるため、ＲＯＭ５０の接続形態が異なるプリンタ装置のコントローラ１に対して、メモリコントローラ１０を共通化させることができる。
【００３９】
なお、外部ピンにより振り分けられる要求先は２箇所に限られず、それ以上としてもよい。
【図面の簡単な説明】
【図１】本発明を適用したメモリコントローラ周辺の構成を示すブロック図。
【図２】プリンタ装置の起動時の処理を説明するフロー図。
【図３】従来のプリンタコントローラの構成を示すブロック図。
【図４】ＲＯＭをメモリコントローラから切り離した構成を示すブロック図。
【符号の説明】
１…プリンタコントローラ、１０…メモリコントローラ、１１…ＣＰＵ制御部、１２…メモリ制御部、１３…外部コントローラ制御部、１４…振り分け部、４０…ＲＡＭ、５０…ＲＯＭ、６０…入出力コントローラ、１１０…メモリコントローラ、１２０…ＣＰＵ、１３０…ＲＡＭ、１４０…ＲＯＭ、１５０…入出力コントローラ
【図１】
2004287797.tif 000003
【図２】
2004287797.tif 000004
【図３】
2004287797.tif 000005
【図４】
2004287797.tif 000006