(57)【要約】【課題】アンテナによる信号の送信または受信をスイッチング用のトランジスタで制御するアンテナスイッチ回路及びアンテナスイッチ回路を備えた送受信装置において、人体帯電に基づくようなサージがアンテナを介して侵入した場合でも静電破壊を生じにくいアンテナスイッチ回路及びアンテナスイッチ回路を備えた送受信装置を提供する。【解決手段】トランジスタの制御端子と、アンテナが接続されたトランジスタの入出力端子とを接続して、入出力端子から制御端子に向けて通電可能とするバイパス経路を設ける。バイパス経路に整流機能素子を設け、このバイパス経路の耐電圧をスイッチング用トランジスタのオフ時のバイアスの電圧より大きくする。【選択図】    図１
2004229075.tif 000002
【特許請求の範囲】
【請求項１】
アンテナからの高周波信号の送信または受信をトランジスタで制御するアンテナスイッチ回路において、
前記トランジスタの制御端子と、前記アンテナが接続された前記トランジスタの入出力端子とを接続して、前記入出力端子から前記制御端子に向けて通電可能とするバイパス経路を設けたことを特徴とするアンテナスイッチ回路。
【請求項２】
前記バイパス経路には整流機能素子を設け、このバイパス経路の耐電圧を、前記トランジスタのオフ時のバイアスの電圧より大きくしたことを特徴とする請求項１記載のアンテナスイッチ回路。
【請求項３】
前記アンテナスイッチ回路は半導体基板上に形成し、前記整流機能素子は、前記半導体基板上に前記トランジスタを形成するためのエピタキシャル層を形成する前に、前記半導体基板に不純物を拡散させて形成した導電領域を用いて形成したダイオードとしたことを特徴とする請求項２記載のアンテナスイッチ回路。
【請求項４】
アンテナからの高周波信号の出力または入力をトランジスタで制御するアンテナスイッチ回路を備えた送受信装置において、
前記トランジスタの制御端子と、前記アンテナが接続された前記トランジスタの入出力端子とを接続して、前記入出力端子から前記制御端子に向けて通電可能するバイパス経路を設けたことを特徴とするアンテナスイッチ回路を備えた送受信装置。
【請求項５】
前記バイパス経路には整流機能素子を設け、このバイパス経路の耐電圧を、前記トランジスタのオフ時のバイアスの電圧より大きくしたことを特徴とする請求項４記載のアンテナスイッチ回路を備えた送受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アンテナと接続して、同高周波信号の送信または受信を制御するアンテナスイッチ回路及びアンテナスイッチ回路を備えた送受信装置に関するものである。
【０００２】
【従来の技術】
従来、携帯電話等の通信器においては、高周波信号（以下、単に「信号」という）を受信あるいは送信するアンテナと、同アンテナで受信した信号の処理または同アンテナから送信する信号の処理を行う送受信信号処理部との間に、信号の受信と送信の切替えを行うアンテナスイッチ回路を備えた送受信装置を設けている。
【０００３】
アンテナスイッチ回路は、図８に示すように、受信制御部１００と送信制御部２００とで構成しており、受信制御部１００では、アンテナと送受信信号処理部（図示せず）の受信ブロックとを接続する受信用信号経路１１０の中途部にスイッチング用電界効果トランジスタ（以下「ＳＷ用ＦＥＴ」という）１２０を介設し、このＳＷ用ＦＥＴ１２０によってアンテナ部と受信ブロックとの接続制御を行っている。さらに、受信用信号経路１１０には、ＳＷ用ＦＥＴ１２０がオフ状態の時に受信ブロックを接地接続する接地接続用電界効果トランジスタ（以下「接地接続用ＦＥＴ」という）１３０を接続している。図８中、１４０は受信ブロックと接続するために受信用信号経路１１０の一端に設けた受信ブロック接続端子であり、３００は図示しないアンテナと受信用信号経路１１０とを接続するためのアンテナ接続端子である。
【０００４】
また、同様に、送信制御部２００では、アンテナと送受信信号処理部の送信ブロック（図示せず）とを接続する送信用信号経路２１０の中途部にＳＷ用ＦＥＴ２２０を介設し、このＳＷ用ＦＥＴ２２０によってアンテナ部と送信ブロックとの接続制御を行っている。さらに、送信用信号経路２１０には、ＳＷ用ＦＥＴ２２０がオフ状態の時に送信ブロックを接地接続する接地接続用ＦＥＴ２３０を接続している。図８中、２４０は送信ブロックと接続するために送信用信号経路２１０の一端に設けた送信ブロック接続端子である。
【０００５】
受信制御部１００のＳＷ用ＦＥＴ１２０と送信制御部２００の接地接続用ＦＥＴ２３０とは、同一の制御信号入力端子４００から入力された制御信号によって同時にオン状態となるべく構成している。また、受信制御部１００の接地接続用ＦＥＴ１３０と送信制御部２００のＳＷ用ＦＥＴ２２０とは、同一の制御信号入力端子５００から入力された制御信号によって同時にオン状態となるべく構成している。これにより、受信時には、アンテナ部は受信ブロックのみと接続するとともに送信ブロックは接地接続することによりアンテナへのノイズの侵入を防止し、また、送信時には、アンテナ部は送信ブロックのみと接続するとともに受信ブロックは接地接続することによりアンテナへのノイズの侵入を防止している。
【０００６】
図８中、６００は、受信制御部１００のＳＷ用ＦＥＴ１２０及び接地接続用ＦＥＴ１３０、並びに送信制御部２００のＳＷ用ＦＥＴ２２０及び接地接続用ＦＥＴ２３０にバイアス電圧を印加するためのバイアス印加端子である。
【０００７】
前述したアンテナスイッチ回路は、受信した信号あるいは送信する信号の損失を防止するために、通常、ガリウムヒ素（以下「ＧａＡｓ」とする）等の化合物半導体を用いて形成している。そのため、化合物半導体上に形成したＳＷ用ＦＥＴ１２０，２２０は静電強度が弱くなっており、接地接続用ＦＥＴ１３０，２３０に保護ダイオード１５０，２５０を接続することによりアンテナスイッチ回路を備えた送受信装置の静電強度の向上を図っている。
【０００８】
前述したアンテナスイッチ回路において、アンテナにサージが印加された場合には、受信用信号経路１１０あるいは送信用信号経路２１０を介してサージ電流がアンテナスイッチ回路内に侵入することとなる。
【０００９】
受信用信号経路１１０及び送信用信号経路２１０に設けたＳＷ用ＦＥＴ１２０，２２０は、通常、デプレッションタイプであるのでオン状態に近い状態となっており、そのため、図８に示すように、アンテナスイッチ回路に侵入したサージ電流を受信用信号経路１１０あるいは送信用信号経路２１０を通して送受信信号処理部に逃がすことができ、また、送受信信号処理部内のサージ電流は、接地接続用ＦＥＴ１３０，２３０によって保護ダイオード１５０，２５０を経由させて逃がすことにより、アンテナスイッチ回路を備えた送受信装置の静電破壊を防止している。
【００１０】
【発明が解決しようとする課題】
しかしながら、前述したアンテナスイッチ回路において、人体帯電に基づくようなサージがアンテナを介してアンテナ接続端子から侵入した場合には、かかるサージには時定数の長い成分のサージ電圧が含まれていることによって、ＳＷ用ＦＥＴに＋（プラス）側のサージ電流が流れた際にＳＷ用ＦＥＴのソースに対してゲート電圧を−（マイナス）側にバイアスし、オン状態であったＳＷ用ＦＥＴをオフ状態に近づけることとなり、サージ電流の行き場が無くなって、その結果、行き場の無くなったサージ電流が、図９に示すように、侵入したサージの近傍に位置するＳＷ用ＦＥＴのソースまたはドレインからゲートに流れ、そのＳＷ用ＦＥＴの静電破壊を生起するおそれがあった。
【００１１】
【課題を解決するための手段】
そこで、本発明のアンテナスイッチ回路では、アンテナからの高周波信号の送信または受信をトランジスタで制御するアンテナスイッチ回路において、トランジスタの制御端子と、アンテナが接続されたトランジスタの入出力端子とを接続して、入出力端子から制御端子に向けて通電可能とするバイパス経路を設けた。さらに、バイパス経路には整流機能素子を設け、このバイパス経路の耐電圧をトランジスタのオフ時のバイアスの電圧より大きくしたことにも特徴を有し、そのうえ、アンテナスイッチ回路は半導体基板上に形成し、整流機能素子は半導体基板上にトランジスタを形成するためのエピタキシャル層を形成する前に、半導体基板に不純物を拡散させて形成した導電領域を用いて形成したダイオードとしたことにも特徴を有するものである。
【００１２】
また、本発明のアンテナスイッチ回路を備えた送受信装置では、アンテナからの高周波信号の出力または入力をトランジスタで制御するアンテナスイッチ回路を備えた送受信装置において、トランジスタの制御端子と、アンテナが接続されたトランジスタの入出力端子とを接続して、入出力端子から制御端子に向けて通電可能するバイパス経路を設けた。さらに、バイパス経路には整流機能素子を設け、このバイパス経路の耐電圧をトランジスタのオフ時のバイアスの電圧より大きくしたことにも特徴を有するものである。
【００１３】
【発明の実施の形態】
本発明のアンテナスイッチ回路及びアンテナスイッチ回路を備えた送受信装置では、アンテナによる高周波信号の出力、または高周波信号の入力をスイッチング用のトランジスタで制御しているものであって、トランジスタの制御端子と、アンテナと接続したトランジスタの入出力端子とを接続するバイパス経路を設けているものである。
【００１４】
特に、バイパス経路には、適宜の整流機能素子を介設することにより入出力端子から制御端子に向けて通電可能としている。
【００１５】
したがって、アンテナを介してアンテナスイッチ回路にサージが侵入した場合に、＋側のサージ電流はバイパス経路を流れることによってスイッチング用のトランジスタに＋側のサージ電流が流れることを防止して、ＳＷ用ＦＥＴの静電破壊を防止できる。
【００１６】
さらに、バイパス経路には整流機能素子を設け、この整流機能素子の耐電圧をスイッチング用のトランジスタにおけるオフ時のバイアスの電圧より大きくした場合には、トランジスタをオフとした際に、バイパス経路を介して信号が漏出することを防止できる。
【００１７】
以下において、図１を用いてより詳細に説明する。図１は、本実施形態のアンテナスイッチ回路を備えた送受信装置のアンテナスイッチ回路Ａ部分の回路図である。
【００１８】
アンテナスイッチ回路Ａは、従来の技術の項で説明したのと同様に、受信制御部１０と送信制御部２０とで構成している。
【００１９】
受信制御部１０は、アンテナで受信した信号を、送受信信号処理部（図示せず）の受信ブロック（図示せず）に送信する受信用信号経路１１と、同受信用信号経路１１の中途部に介設した受信側ＳＷ用ＦＥＴ１２と、ＳＷ用ＦＥＴ１２がオフ状態の時に受信ブロックを接地接続する受信側接地接続用ＦＥＴ１３とで構成している。図１中、１４は受信ブロックと接続するために受信用信号経路１１の一端に設けた受信ブロック接続端子であり、３０は図示しないアンテナと受信用信号経路１１とを接続するためのアンテナ接続端子である。
【００２０】
受信側ＳＷ用ＦＥＴ１２は、必要に応じ複数個を直列に接続している。各受信側ＳＷ用ＦＥＴ１２のゲートには、一端を第１制御信号入力端子４０に接続した第１制御信号入力線４１を接続し、第１制御信号入力線４１から入力された制御信号によって受信側ＳＷ用ＦＥＴ１２のオンオフ制御を行っている。
【００２１】
受信側接地接続用ＦＥＴ１３は、ソースまたはドレインのいずれか一方を受信用信号経路１１上の受信側ＳＷ用ＦＥＴ１２よりも受信ブロック寄りの位置に接続し、他方を接地させている。特に、受信側接地接続用ＦＥＴ１３の接地側には、保護ダイオード１５を接続している。
【００２２】
また、受信側接地接続用ＦＥＴ１３のゲートには、一端を第２制御信号入力端子５０に接続した第２制御信号入力線５１を接続し、第２制御信号入力線５１から入力された制御信号によって受信側接地接続用ＦＥＴ１３のオンオフ制御を行っている。
【００２３】
直列接続した受信側ＳＷ用ＦＥＴ１２の両端、及び受信側接地接続用ＦＥＴ１３の両端には、一端をバイアス印加端子６０と接続したバイアス用配線６１を接続し、受信側ＳＷ用ＦＥＴ１２及び受信側接地接続用ＦＥＴ１３に所定のバイアス電圧を印加可能としている。
【００２４】
送信制御部２０は、アンテナから送信する信号を、送受信信号処理部の送信ブロック（図示せず）からアンテナに送信する送信用信号経路２１と、同送信用信号経路２１の中途部に介設した送信側ＳＷ用ＦＥＴ２２と、ＳＷ用ＦＥＴ２２がオフ状態の時に送信ブロックを接地接続する送信側接地接続用ＦＥＴ２３とで構成している。図１中、２４は送信ブロックと接続するために送信用信号経路２１の一端に設けた送信ブロック接続端子である。なお、本実施の形態において、送信用信号経路２１の一端は受信用信号経路１１の中途部に接続して、受信用信号経路１１を介してアンテナ接続端子３０と接続している。
【００２５】
送信側ＳＷ用ＦＥＴ２２は、必要に応じ複数個を直列に接続している。各送信側ＳＷ用ＦＥＴ２２のゲートには、一端を第２制御信号入力端子５０に接続した第２制御信号入力線５１を接続し、第２制御信号入力線５１から入力された制御信号によって送信側ＳＷ用ＦＥＴ２２のオンオフ制御を行っている。
【００２６】
送信側接地接続用ＦＥＴ２３は、ソースまたはドレインのいずれか一方を送信用信号経路２  １上の送信側ＳＷ用ＦＥＴ２２よりも送信ブロック寄りの位置に接続し、他方を接地させている。特に、送信側接地接続用ＦＥＴ２３の接地側にも、保護ダイオード２５を接続している。
【００２７】
また、送信側接地接続用ＦＥＴ２３のゲートには、一端を第１制御信号入力端子４０に接続した第１制御信号入力線４１を接続し、第１制御信号入力線４１から入力された制御信号によって送信側接地接続用ＦＥＴ２３のオンオフ制御を行っている。
【００２８】
すなわち、アンテナによる信号受信時には、受信ブロックとアンテナとを接続するとともに送信ブロックは接地接続し、アンテナによる信号送信時には、送信ブロックとアンテナとを接続するとともに受信ブロックは接地接続している。
【００２９】
直列接続した送信側ＳＷ用ＦＥＴ２２の両端、及び送信側接地接続用ＦＥＴ２３の両端には、一端をバイアス印加端子６０と接続したバイアス用配線６１を接続し、送信側ＳＷ用ＦＥＴ２２及び送信側接地接続用ＦＥＴ２３に所定のバイアス電圧を印加可能としている。
【００３０】
このようなアンテナスイッチ回路Ａにおいて、本発明の要部は、受信側ＳＷ用ＦＥＴ１２のゲートと、同受信側ＳＷ用ＦＥＴ１２のアンテナに近接したソースまたはドレインとを、受信側バイパス経路７０で接続しているものである。
【００３１】
また、送信側ＳＷ用ＦＥＴ２２のゲートと、送信側ＳＷ用ＦＥＴ２２のアンテナに近接したソースまたはドレインとを、送信側バイパス経路８０で接続しているものである。ここで、ゲートが制御端子であり、ソースとドレインが入出力端子である。
【００３２】
特に、受信側ＳＷ用ＦＥＴ１２は、受信用信号経路１１上の最もアンテナに近接した受信側ＳＷ用ＦＥＴ１２であり、また、送信側ＳＷ用ＦＥＴ２２は、送信用信号経路２１上の最もアンテナに近接した送信側ＳＷ用ＦＥＴ２２である。これらのＳＷ用ＦＥＴ１２，２２はアンテナからのサージの侵入によって最も破壊されやすいＳＷ用ＦＥＴ１２，２２である。
【００３３】
受信側バイパス経路７０にはダイオード７１等の整流機能を有する素子を介設し、受信側バイパス経路７０では、受信側ＳＷ用ＦＥＴ１２のソースまたはドレインからゲートに向けてのみ通電可能としている。また、送信側バイパス経路８０にもダイオード８１等の整流機能を有する素子を介設し、送信側バイパス経路８０では、送信側ＳＷ用ＦＥＴ２２のソースまたはドレインからゲートに向けてのみ通電可能としている。
【００３４】
ここで、受信側バイパス経路７０、送信側バイパス経路８０に設ける整流機能を有する素子は、ダイオード７１，８１に限定するものではなく、ダイオード７１，８１と同様に整流機能を有する素子を用いてもよい。
【００３５】
このように、受信側バイパス経路７０、送信側バイパス経路８０を設けることによって、受信側ＳＷ用ＦＥＴ１２、送信側ＳＷ用ＦＥＴ２２がオフの場合でも、アンテナから侵入したサージを受信側バイパス経路７０、送信側バイパス経路８０から逃がすことができ、受信側ＳＷ用ＦＥＴ１２、送信側ＳＷ用ＦＥＴ２２のゲートにサージ電流が突入することを防止して、受信側ＳＷ用ＦＥＴ１２、送信側ＳＷ用ＦＥＴ２２の静電破壊を防止できる。
【００３６】
受信側バイパス経路７０は、受信側ＳＷ用ＦＥＴ１２のオフ時のバイアスの電圧より大きい耐電圧を有するべく構成し、受信側ＳＷ用ＦＥＴ１２をオフとした際に、受信側バイパス経路７０を介してノイズなどの信号の漏出が生じることを防止している。
【００３７】
また、送信側バイパス経路８０は、送信側ＳＷ用ＦＥＴ２２のオフ時のバイアスの電圧より大きい耐電圧を有するべく構成し、送信側ＳＷ用ＦＥＴ２２をオフとした際に、送信側バイパス経路８０を介してノイズなどの信号の漏出が生じることを防止している。
【００３８】
このように、受信側バイパス経路７０、送信側バイパス経路８０に所要の耐電圧を付与するために、受信側バイパス経路７０、送信側バイパス経路８０にはそれぞれ複数個のダイオード７１、ダイオード８１を直列に連結している。
【００３９】
ダイオード７１、ダイオード８１の連結数Ｎは、受信側ＳＷ用ＦＥＴ１２、送信側ＳＷ用ＦＥＴ２２のオフ時のバイアスの電圧Ｖｂｉａｓと、ダイオード７１、ダイオード８１の順方向電圧Ｖｆとから
Ｎ  ＝  Ｖｂｉａｓ  ／  Ｖｆ
として算出できる。
【００４０】
例えば、Ｖｂｉａｓ＝３．５Ｖであって、Ｖｆ＝１．０Ｖの場合には、Ｎ＝３．５であって、受信側バイパス経路７０、送信側バイパス経路８０には３個以上のダイオード７１、ダイオード８１を設ければよいことがわかる。
【００４１】
したがって、必要以上に多くのダイオード７１、ダイオード８１を設けることなく所要の静電強度を有するアンテナスイッチ回路Ａを構成することができ、デバイス構造の最適化を図ることができる。
【００４２】
前述した説明では、受信側バイパス経路７０、送信側バイパス経路８０に設ける複数のダイオード７１、ダイオード８１は、すべて略同一の順方向電圧Ｖｆを有するものとして説明しているが、必要に応じて順方向電圧Ｖｆを異ならせたダイオード７１、ダイオード８１を直列に接続してもよい。また、アンテナは、高周波信号を入出力するポートであれば何であってもよい。
【００４３】
前述したアンテナスイッチ回路Ａは、本実施の形態ではＧａＡｓ化合物半導体からなる半導体基板を用いて形成しており、以下においてかかる半導体基板に、受信側ＳＷ用ＦＥＴ１２あるいは送信側ＳＷ用ＦＥＴ２２となる電界効果トランジスタ（以下「ＦＥＴ」という）と、ダイオード７１，８１となる整流機能素子とを形成する形成方法について説明する。
【００４４】
（１）整流機能素子用の導電領域の形成
まず、ＧａＡｓからなる半導体基板１のダイオード形成領域Ｄに、ｎ型不純物を注入し、アニール工程によって拡散させて、図２に示すように導電領域２を形成する。
【００４５】
半導体基板１にｎ型不純物を注入するにあたり、導電領域２の形成部分だけ開口を設けたレジストパターン（図示せず）を半導体基板１上に形成し、ｎ型不純物を注入している。ｎ型不純物としては、例えばシリコンを用いることができる。
【００４６】
ｎ型不純物の注入後、レジストパターンを除去してアニールを行い、半導体基板１に注入したシリコンを拡散させて導電領域２を形成している。
【００４７】
（２）エピタキシャル成長による所要の層の形成
導電領域２の形成後、エピタキシャル成長によって、図３に示すように、半導体基板１に、ＧａＡｓからなるバッファ層３、インジウム・ガリウム・ヒ素（以下「ＩｎＧａＡｓ」とする）からなるチャネル層４、アルミニウム・ガリウム・ヒ素（以下「ＡｌＧａＡｓ」とする）からなるスペーサー層５、ＡｌＧａＡｓからなるドーピング層６、ＡｌＧａＡｓからなる障壁層７、ＧａＡｓからなるキャップ層８を順次積層することによりエピタキシャル層を形成し、さらに、キャップ層８の上面にレジストを塗布して、ＦＥＴ形成領域Ｆ以外のレジストを除去してレジストパターン９１を形成する。
【００４８】
（３）キャップ層８を用いた電極の形成
レジストパターン９１の形成後、同レジストパターン９１を用いて、キャップ層８、障壁層７、ドーピング層６、スペーサー層５、チャネル層４、バッファ層３を順次エッチング除去し、ダイオード形成領域Ｄの半導体基板１を露出させる。
【００４９】
さらに、図示しないレジストパターンを用いて、図４に示すようにＦＥＴ形成領域Ｆにおけるソース電極形成領域８ｓ、ドレイン電極形成領域８ｄにのみキャップ層８を残存させる。
【００５０】
また、このとき、ダイオード形成領域Ｄにはカソード電極を設けるべく、ダイオード形成領域Ｄにはキャップ層８と同じＧａＡｓ層８’をエピタキシャル成長によって形成し、図示しないレジストパターンを用いて、図４に示すようにダイオード形成領域Ｄにおけるカソード電極形成領域８ｃにのみＧａＡｓ層８’を残存させる。
【００５１】
（４）絶縁膜の形成
所要の位置にキャップ層８及びＧａＡｓ層８’を残存させた後、半導体基板１上面に窒化シリコンからなる絶縁膜９を形成する。さらに、絶縁膜９上面にはレジストを塗布し、図５に示すように残存させたキャップ層８及びＧａＡｓ層８’の上方のレジストを除去して開口９２’を設けたレジストパターン９２を形成する。
【００５２】
（５）オーミック電極の形成
レジストパターン９２の形成後、同レジストパターン９２を用いて絶縁膜９を除去してキャップ層８及びＧａＡｓ層８’の上部にオーミック電極配設開口を形成し、図６に示すように、このオーミック電極配設開口部分にオーミック電極からなるソース電極９３ｓ、ドレイン電極９３ｄ、カソード電極９３ｃをそれぞれ形成する。
【００５３】
（６）ショットキー電極の形成
ソース電極９３ｓ、ドレイン電極９３ｄ、カソード電極９３ｃの形成後、図示しないレジストパターンを用いて、ＦＥＴ形成領域Ｆにおけるゲート電極形成領域及びダイオード形成領域Ｄにおけるアノード電極形成領域の絶縁膜９を除去してショットキー電極配設開口を形成し、同ショットキー電極配設開口から良好なショットキー特性を有す金属、例えばチタン／プラチナ／金のような多層膜やアルミを用いて、図７に示すようにゲート電極９４ｇ及びアノード電極９４ａをそれぞれ形成する。
【００５４】
その後、必要に応じて図示しない絶縁層や導通用配線を形成してアンテナスイッチ回路Ａを形成する。
【００５５】
図２〜７では、ダイオード形成領域Ｄに２つのダイオードを同時に形成しているが、２つに限定するものではなく、所要の個数のダイオードを並設すべく構成してもよい。
【００５６】
前述した製造方法によってＦＥＴとダイオードとを同時に形成することにより、製造工程の短縮化ができるだけでなく、導電領域２の不純物濃度を調整することにより所要の特性を有するダイオードを容易に形成することができ、アンテナスイッチ回路Ａの静電強度を向上させることができる。
【００５７】
【発明の効果】
請求項１記載の発明によれば、アンテナからの高周波信号の送信または受信をトランジスタで制御するアンテナスイッチ回路において、トランジスタの制御端子と、アンテナが接続されたトランジスタの入出力端子とを接続して、入出力端子から制御端子に向けて通電可能とするバイパス経路を設けたことによって、アンテナを介してアンテナスイッチ回路にサージが侵入した場合に、＋側のサージ電流はバイパス経路を流れることにより、この＋側のサージ電流がトランジスタに流れることを防止して、トランジスタの静電破壊を防止できる。したがって、アンテナスイッチ回路の静電強度を向上させることができる。
【００５８】
請求項２記載の発明によれば、バイパス経路には整流機能素子を設け、このバイパス経路の耐電圧をトランジスタのオフ時のバイアスの電圧より大きくしたことによって、トランジスタをオフとした際に、バイパス経路を介して信号が漏出することを防止できる。
【００５９】
請求項３記載の発明によれば、アンテナスイッチ回路は半導体基板上に形成し、半導体基板上にトランジスタを形成するためのエピタキシャル層を形成する前に、半導体基板に不純物を拡散させて形成した導電領域を用いて形成したダイオードによって整流機能素子を構成したことにより、導電領域の不純物濃度を調整することによって所要の特性を有する整流機能素子を容易に形成することができ、アンテナスイッチ回路の静電強度を向上させることができる。
【００６０】
請求項４記載の発明によれば、アンテナからの高周波信号の出力または入力をトランジスタで制御するアンテナスイッチ回路を備えた送受信装置において、トランジスタの制御端子と、アンテナが接続されたトランジスタの入出力端子とを接続して、入出力端子から制御端子に向けて通電可能するバイパス経路を設けたことによって、請求項１記載の発明と同様に、アンテナを介してアンテナスイッチ回路部分にサージが侵入した場合に、＋側のサージ電流はバイパス経路を流れることにより、この＋側のサージ電流がトランジスタに流れることを防止して、トランジスタの静電破壊を防止できる。したがって、アンテナスイッチ回路を備えた送受信装置の静電強度を向上させることができる。
【００６１】
請求項５記載の発明によれば、バイパス経路には整流機能素子を設け、このバイパス経路の耐電圧を、トランジスタのオフ時のバイアスの電圧より大きくしたことによって、請求項２記載の発明と同様に、トランジスタをオフとした際に、バイパス経路を介して信号が漏出することを防止できる。
【図面の簡単な説明】
【図１】本発明にかかるアンテナスイッチ回路の回路図である。
【図２】本発明にかかるアンテナスイッチ回路の製造方法説明図である。
【図３】本発明にかかるアンテナスイッチ回路の製造方法説明図である。
【図４】本発明にかかるアンテナスイッチ回路の製造方法説明図である。
【図５】本発明にかかるアンテナスイッチ回路の製造方法説明図である。
【図６】本発明にかかるアンテナスイッチ回路の製造方法説明図である。
【図７】本発明にかかるアンテナスイッチ回路の製造方法説明図である。
【図８】従来のアンテナスイッチ回路の回路図である。
【図９】従来のアンテナスイッチ回路において発生していたＳＷ用ＦＥＴの静電破壊の発生メカニズム説明図である。
【符号の説明】
Ａ  アンテナスイッチ回路
１０  受信制御部
１１  受信用信号経路
１２  受信側ＳＷ用ＦＥＴ
１３  受信側接地接続用ＦＥＴ
１４  受信ブロック接続端子
１５  保護ダイオード
２０  送信制御部
２１  送信用信号経路
２２  送信側ＳＷ用ＦＥＴ
２３  送信側接地接続用ＦＥＴ
２４  送信ブロック接続端子
２５  保護ダイオード
３０  アンテナ接続端子
４０  第１制御信号入力端子
４１  第１制御信号入力線
５０  第２制御信号入力端子
５１  第２制御信号入力線
６０  バイアス印加端子
６１  バイアス用配線
７０  受信側バイパス経路
７１  ダイオード
８０  送信側バイパス経路
８１  ダイオード
【図１】
2004229075.tif 000003
【図２】
2004229075.tif 000004
【図３】
2004229075.tif 000005
【図４】
2004229075.tif 000006
【図５】
2004229075.tif 000007
【図６】
2004229075.tif 000008
【図７】
2004229075.tif 000009
【図８】
2004229075.tif 000010
【図９】
2004229075.tif 000011