(57)【要約】【課題】  スキャン及びデータ信号を各画素の制御素子に入力して駆動することにより、ディスプレイの行列駆動電圧を大幅に減少させること。【解決手段】  電界放出ディスプレイは、カソード板１００とゲート板２００とアノード板３００を備えている。アノード板３００は、基板３１０の上部に、透明電極３２０と、この透明電極の一領域上に形成された蛍光体３３０とを有している。カソード板１００は、基板１１０の上部に、行列アドレスを可能とする帯状の行列信号線と、行信号線１２０Ｓ及び列信号線１２０Ｄによって定義される各画素とを有し、この各画素は、膜型の電界エミッタ１３０と、この電界エミッタを制御する制御素子１４０とを備えている。ゲート板２００は、ゲートホール２２０と、このゲートホールの上部周囲に形成されたゲート電極２３０とを有している。【選択図】  図４
2004207222.tif 000002
【特許請求の範囲】
【請求項１】
基板の上部に、透明電極と該透明電極の一領域上に形成された蛍光体とを有するアノード板と、
前記基板の上部に、行列アドレスを可能とする帯状の行列信号線と、該行列信号線のうち行信号線及び列信号線によって定義される各画素とを有し、前記各画素は、膜型の電界エミッタと、少なくとも前記行列信号線に連結された２つの端子と前記膜型の電界エミッタに連結された１つの端子とを持って前記電界エミッタを制御する制御素子とを備えるカソード板と、
内部を貫通するゲートホールと、該ゲートホールの上部周囲に形成されたゲート電極とを有するゲート板と、
前記カソード板と前記アノード板との間で前記ゲート板を支持するスペーサーとを備え、
前記ゲートホールを間において前記カソード板の電界エミッタと前記アノード板の蛍光体と対向配置され、真空パッケージされていることを特徴とする電界放出ディスプレイ。
【請求項２】
前記アノード板と前記カソード板及び前記ゲート板は、それぞれ別個の絶縁性基板から構成されていることを特徴とする請求項１に記載の電界放出ディスプレイ。
【請求項３】
前記スペーサーは、前記カソード板と前記ゲート板との間に形成されていることを特徴とする請求項１に記載の電界放出ディスプレイ。
【請求項４】
前記スペーサーは、前記アノード板と前記ゲート板との間に形成されていることを特徴とする請求項１に記載の電界放出ディスプレイ。
【請求項５】
前記各画素の前記蛍光体は、赤（Ｒ）、緑（Ｇ）または青色（Ｂ）の蛍光体であることを特徴とする請求項１に記載の電界放出ディスプレイ。
【請求項６】
前記アノード板の前記蛍光体の間の一定領域には、光遮蔽膜が形成されていることを特徴とする請求項１に記載の電界放出ディスプレイ。
【請求項７】
前記電界エミッタは、ダイヤモンド、ダイヤモンドカーボンまたはカーボンナノチューブからなる薄膜または厚膜で構成されていることを特徴とする請求項１に記載の電界放出ディスプレイ。
【請求項８】
前記制御素子は、薄膜トランジスタまたは金属−酸化物−半導体電界効果トランジスタであることを特徴とする請求項１に記載の電界放出ディスプレイ。
【請求項９】
前記ゲート電極には、ＤＣ電圧を印加して前記カソード板の膜型の電界エミッタから電子放出を誘導し、前記アノード板の前記透明電極には、ＤＣ電圧を印加して放出電子を高エネルギーで加速させ、スキャン及びデータ信号を前記カソード板の各画素にある電界エミッタの制御素子にアドレスして、前記電界エミッタの制御素子は電界エミッタの電子放出を制御して画像を表現することを特徴とする請求項１に記載の電界放出ディスプレイ。
【請求項１０】
前記ゲート板のゲート電極には、５０〜１５００ＶのＤＣ電圧が印加され、前記アノード板の透明電極には、２ｋＶ以上の高電圧が印加されることを特徴とする請求項９に記載の電界放出ディスプレイ。
【請求項１１】
前記画像の階調表現は、前記制御素子の制御により前記電界エミッタに印加されるデータ信号電圧のパルス振幅及び／またはパルス幅（持続時間）を変化させて確保することを特徴とする請求項９に記載の電界放出ディスプレイ。
【請求項１２】
前記電界エミッタに印加されるデータ信号の電圧は、０〜５０Ｖのパルスであることを特徴とする請求項１１に記載の電界放出ディスプレイ。
【請求項１３】
前記カソード板と前記ゲート板との間に、電子集束電極が介在されていることを特徴とする請求項１に記載の電界放出ディスプレイ。
【請求項１４】
前記電子集束電極に印加される一定の電圧は、前記電界エミッタから放出された電子を前記アノード板の蛍光体に集束させる役割を果たすとともに、前記ゲート板のゲート電極と共にアノード電圧による電界エミッタの電界放出を抑制する機能を有することを特徴とする請求項１３に記載の電界放出ディスプレイ。
【請求項１５】
前記電子集束電極は、光遮蔽膜としての機能を有するように構成されていることを特徴とする請求項１３に記載の電界放出ディスプレイ。
【請求項１６】
前記電界エミッタは、複数の領域に分けられたドットからなり、前記ゲート板の前記ゲートホールの数は、これらドットのそれぞれに対応する個数にすることを特徴とする請求項１に記載の電界放出ディスプレイ。
【請求項１７】
前記制御素子は、薄膜トランジスタであり、
前記カソード板上に形成された金属製のゲートと、該ゲートを備えたカソード板上に形成されたゲート絶縁膜と、前記ゲート上及びゲート絶縁膜の一部上に形成され、半導体膜からなる活性層と、該活性層の両端領域に形成されたソース及びドレインと、前記ソース及びドレインを電極に接続させるためのコンタクトホールを有する層間絶縁層とを備えていることを特徴とする請求項１に記載の電界放出ディスプレイ。
【請求項１８】
前記層間絶縁層上には、金属製の電子集束電極が形成されていることを特徴とする請求項１７に記載の電界放出ディスプレイ。
【請求項１９】
前記薄膜トランジスタの活性層が、非晶質シリコンまたはポリシリコン層から構成されていることを特徴とする請求項１７に記載の電界放出ディスプレイ。
【請求項２０】
前記層間絶縁膜は、非晶質シリコン窒化膜またはシリコン酸化膜から構成されていることを特徴とする請求項１７に記載の電界放出ディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界放出素子を平板ディスプレイに応用した電界放出ディスプレイ（Field Emission Display；ＦＥＤ）に関し、より詳細には、蛍光体を有するアノード板と、電界エミッタとこれの電界放出電流を制御する制御素子とを有するカソード板と、両板の間に形成され、貫通するゲートホールとその周囲に形成されたゲート電極とを有するゲート板とを備え、ゲートホールを間においてカソード板の電界エミッタとアノード板の蛍光体とが対向配置されている電界放出ディスプレイに関する。
【背景技術】
【０００２】
電界放出ディスプレイは、電界エミッタを有するカソード板（cathode plate）と、蛍光体（phosphor）を有するアノード板（anode plate）とを、所定の間隔（例えば、２ｍｍ）を開けて対向配置するべく、真空パッケージ（vacuum packaging）して作製し、カソード板の電界エミッタから放出された電子をアノード板の蛍光体に衝突させて蛍光体の陰極発光（cathode luminescence）で画像を表示する装置であり、最近、従来のブラウン管（cathode ray tube；ＣＲＴ）を代替することが可能な平板ディスプレイであって、活発に研究開発されつつある。電界放出ディスプレイカソード板の核心構成要素である電界エミッタは、素子構造、エミッタ物質、エミッタの形状に応じて電子放出效率が大きく変わる。
【０００３】
現在、電界放出素子の構造は、カソード（またはエミッタ）及びアノードからなる２極型（diode）と、カソード、ゲート及びアノードからなる３極型（triode）とに大別される。エミッタ物質としては、主に金属、シリコン、ダイヤモンド、ダイヤモンド状カーボン（diamond like carbon）、炭素ナノチューブ（carbon nanotube）などが用いられており、一般に金属及びシリコンは３極型構造、ダイヤモンドまたは炭素ナノチューブなどは２極型構造で主に製作されている。
【０００４】
２極型電界エミッタは、主にダイヤモンドまたは炭素ナノチューブを膜（film）形状に形成してなるもので、３極型に比べて電子放出の制御性及び低電圧駆動の面で劣っているが、製作工程が簡単でかつ電子放出の信頼性が高いという長所を有する。
【０００５】
以下、従来の電界エミッタを有する電界放出ディスプレイについて説明する。  
図１は、従来の２極型電界エミッタを有する電界放出ディスプレイの構成図である。  
図１に示した電界放出ディスプレイは、下部ガラス基板１０Ｂ上に帯状に配列された複数のカソード電極１１と、このカソード電極１１の一領域上に形成された膜（film）状の電界エミッタ物質１２とを有するカソード板と；上部ガラス基板１０Ｔ上に帯状に配列された透明なアノード電極１３と、透明電極１３の一部上に形成された赤（Ｒ）、緑（Ｇ）、青色（Ｂ）の蛍光体（phosphor）１４とを有するアノード板とが；スペーサー１５を支持体としてカソード板の構成要素とアノード板の構成要素とが対向配置され、かつ平行となるように真空パッケージされている。カソード板のカソード電極１１とアノード板の透明アノード電極１３とはそれぞれ互いに交差しており、各交差領域がそれぞれ１画素（pixel）を形成している。
【０００６】
図１に示した電界放出ディスプレイにおいて、電子放出に必要な電場（electric field）は、カソード電極１１とアノード電極１３との電圧差によって形成され、通常、電界エミッタ物質に０.１Ｖ／μｍ以上の電場が印加されると、電界エミッタから電子放出が起こることは知られている。
【０００７】
図２は、図１に示した電界放出ディスプレイの短所を改善するために提案されたもので、カソード板の各画素に電界エミッタを制御するための制御素子を採用している従来の電界放出ディスプレイの構成図である。
【０００８】
図２に示した電界放出ディスプレイは、ガラス基板２０Ｂ上に、電気的に行列アドレスを可能とする、帯状に形成された金属製のスキャン（scan）信号線２１Ｓ及びデータ（data９信号線２１Ｄと、スキャン信号線２１Ｓ及びデータ信号線２１Ｄによって定義される各画素とを有し、各画素は、ダイヤモンド、ダイヤモンド状カーボン、炭素ナノチューブなどからなる膜型（薄膜または厚膜）の電界エミッタ２２と、スキャン信号線２１Ｓ、データ信号線２１Ｄ及び電界エミッタ２２に連結され、ディスプレイのスキャン及びデータ信号によって電界放出電流を制御する制御素子２３とを有するカソード板と；ガラス基板２０Ｔ上に帯状に配列された透明なアノード電極２４と、透明電極２４の一部上に形成された赤Ｒ、緑Ｇ、青色Ｂの蛍光体（phosphor）２５とを有するアノード板とが；スペーサー２６を支持体としてカソード板の構成要素とアノード板の構成要素とが対向配置され、かつ平行となるように真空パッケージされている。
【０００９】
図２に示した電界放出ディスプレイは、アノード電極２４に高電圧を印加してカソード板の膜型の電界エミッタ２２から電子放出を誘導すると共に、放出された電子を高エネルギーで加速させ得るようにした後、スキャン信号線２１Ｓ及びデータ信号線２１Ｄを通じてディスプレイの信号を制御素子２３に入力させると、制御素子２３が膜型の電界エミッタから放出される電子量を制御することで行列画像を表現する。
【００１０】
上述した図１及び図２の電界放出ディスプレイに用いられた２極型電界エミッタは、円錐状３極型電界エミッタとは異なり、ゲート及びゲート絶縁膜が不要なので、構造が簡単で、かつ作製工程が容易であるという長所を有する。
【００１１】
また、２極型電界エミッタは、電子放出時にスパッタリング効果による電界エミッタの破壊確率が極めて低いため、素子の信頼性が高いうえ、３極型電界エミッタの大問題であるゲート及びゲート絶縁体の破壊現象が全く起こらない。
【００１２】
しかし、図１に示した２極型電界エミッタを有する電界放出ディスプレイは、電界放出に必要な高い電場を、相当間隔があいている上板と下板（通常２００μｍ〜２ｍｍ）の電極（図１のカソード電極１１と透明アノード電極１３）を介して印加するため、高電圧のディスプレイ信号が必要となり、これにより高コストの高電圧駆動回路が要求されるという短所を有する。
【００１３】
特に、図１に示した２極型電界エミッタを有する電界放出ディスプレイでは、たとえ上板と下板の間隔を減らして電子放出に必要な電圧を減少させるとしても、アノード電極１３がディスプレイの信号線として、同時に電子の加速電極として用いられるので、低電圧駆動が殆ど不可能である。電界放出ディスプレイの蛍光体発光には、通常２００eＶ以上の高エネルギー電子が必要であり、電子エネルギーが大きいほど発光效率が高いため、アノード電極に高電圧を印加しなくては高輝度電界放出ディスプレイを得ることができない。
【００１４】
図２に示した従来２極型電界エミッタを有するアクティブ・マトリクス電界放出ディスプレイは、各画素に電界エミッタの制御素子２３を採用し、これを介してディスプレイ信号を入力することにより、図１における高電圧駆動の問題点はもとより、電子放出の不均一性、クロストーク（crosstalk）などの問題点を同時に解決することができる。しかしながら、電界放出及び電子加速のためにアノード電極２４に印加される高電圧は、各画素の制御素子２３に相当な電圧を誘導することになり、万一制御素子２３の素子破壊電圧（breakdown voltage）以上に電圧が誘導されると、制御素子の破壊を誘発する。
【００１５】
したがって、アノード電極２４に印加可能な電圧が、制御素子２３の素子破壊特性によって制限され、制限されたアノード電圧のために高輝度の電界放出ディスプレイを製造し難いという短所を有する。
【００１６】
前面パネルが、カソード整列から所定の距離だけ離れており、前面パネルとカソード間の空間には、真空が提供された電界放出型カソード等を利用した平面パネルディスプレイが知られている（例えば、特許文献１参照）。
【００１７】
また、接地経路が開放されたとき、望まない発光問題を解決した低電圧スイッチング電界発光ディスプレイの構造については知られている（例えば、特許文献２参照)。また、増加した密度でディスプレイを遂行できる電界放出カソードについても知られている（例えば、特許文献３参照）。
【００１８】
また、上部プレートと下部プレートが平行に真空パッケージされたダイオード型電界エミッタを有する電界放出ディスプレイについても知られている（例えば、特許文献４参照）。また、二次元側面抵抗性シートに位置されたチップ等のための電界効果放出についても知られている（例えば、非特許文献１参照）。さらに、カーボンナノチューブ有機物媒介混合物を利用した4.5インチ大きさの平面パネルディスプレイの製作についても知られている（例えば、非特許文献２参照）。
【００１９】
【特許文献１】米国特許第５,０１５,９１２号明細書
【特許文献２】米国特許第５,６１６,９９１号明細書
【特許文献３】米国特許第５,４０２,０４１号明細書
【特許文献４】米国特許第６,３０７,３２３号明細書
【非特許文献１】Ｒ.  Baptist  et  al.,  ９th  International  Vacuum  Microelectrics  Conference，St.  Petersburg  1966，pp.  19-23
【非特許文献２】Ｗ.  Ｂ.  Choi   et  al.,  SID  99  DIGEST，pp.  1134-1137
【発明の開示】
【発明が解決しようとする課題】
【００２０】
したがって、本発明は、このような問題に鑑みてなされたもので、その目的とするところは、スキャン及びデータ信号を各画素の制御素子に入力して駆動することにより、ディスプレイの行列駆動電圧を大幅に減少させるようにした電界放出ディスプレイを提供することにある。
【００２１】
また、本発明の他の目的は、電界放出に必要な電場をゲート板のゲート電極を介して印加できるように構成し、アノード板とカソード板との間隔を調節自在にすることにより、アノードに高電圧を印加できるようにし、よって、電界放出ディスプレイの輝度を向上させるようにした電界放出ディスプレイを提供することにある。
【００２２】
また、本発明のさらに他の目的は、ゲート板をカソード板と関係なく独立に作製及び組立することにより、作製工程を極めて容易にし、電界エミッタのゲート絶縁膜の破壊現象を根本的に防止できるようにして、製造の生産性及び収率を向上させるようにした電界放出ディスプレイを提供することにある。
【課題を解決するための手段】
【００２３】
本発明は、このような目的を達成するためになされたもので、本発明の電界放出ディスプレイは、基板の上部に、透明電極と透明電極の一領域上に形成された蛍光体とを有するアノード板と；基板の上部に、行列アドレスを可能とする帯状の行列信号線と、前記行信号線及び列信号線によって定義される各画素とを有し、前記各画素は、膜型の電界エミッタと、少なくとも前記行列信号線に連結された２つの端子と前記膜型の電界エミッタに連結された１つの端子とを持って前記電界エミッタを制御する制御素子とを備えるカソード板と；内部を貫通するゲートホールと、前記ゲートホールの上部周囲に形成されたゲート電極とを有するゲート板と；前記カソード板と前記アノード板との間で前記ゲート板を支持するスペーサーと；を備え、前記ゲートホールを間において前記カソード板の電界エミッタと前記アノード板の蛍光体とが対向配置され、真空パッケージされていることを特徴とする。
【００２４】
前記アノード板と前記カソード板及び前記ゲート板は、それぞれ別個の絶縁性基板から構成されることが好ましい。  
一方、前記スペーサーは前記カソード板と前記ゲート板との間に形成されても、前記アノード板と前記ゲート板との間に形成されても良い。
【００２５】
また、前記各画素の前記蛍光体は、赤Ｒ、緑Ｇまたは青色Ｂの蛍光体である。前記アノード板の蛍光体の間の一定領域には、光遮蔽膜をさらに形成することもできる。  
望ましくは、前記電界エミッタはダイヤモンド、ダイヤモンドカーボンまたはカーボンナノチューブからなる薄膜または厚膜から構成することができる。
【００２６】
前記制御素子としては、薄膜トランジスタまたは金属−酸化物−半導体電界効果トランジスタが可能である。
【００２７】
一方、前記ゲート電極にはＤＣ電圧を印加して前記カソード板の膜型の電界エミッタから電子放出を誘導し、前記アノード板の前記透明電極にＤＣ電圧を印加して放出電子を高エネルギーで加速させ、スキャン及びデータ信号を前記カソード板の各画素にある電界エミッタの制御素子にアドレスして、前記電界エミッタの制御素子は電界エミッタの電子放出を制御して画像を表現することが可能である。
【００２８】
望ましくは、前記ゲート板のゲート電極には、５０〜１５００ＶのＤＣ電圧を印加し、前記アノード板の透明電極には、２ｋＶ以上の高電圧を印加することができる。
【００２９】
前記画像の階調表現は、前記制御素子の制御により前記電界エミッタに印加されるデータ信号電圧のパルス振幅及び／またはパルス幅（持続時間）を変化させて確保することが可能である。この場合、前記電界エミッタに印加されるデータ信号の電圧は０〜５０Ｖのパルスである。
【００３０】
一方、前記カソード板とゲート板との間に電子集束電極がさらに介在されることができる。これは光遮蔽膜の役割を果たすように構成することもできる。
【００３１】
また、前記電子集束電極に印加される一定の電圧は、前記電界エミッタから放出された電子が前記アノード板の蛍光体に容易に集束させる役割を果たすとともに、前記ゲート板のゲート電極と共にアノード電圧による電界エミッタの電界放出を抑制する機能を有する。
【００３２】
また、前記電界エミッタは複数の領域に分けられたドットからなり、前記ゲート板の前記ゲートホールの数はこれらドットそれぞれに対応する個数にすることができる。
【００３３】
また、前記制御素子は、薄膜トランジスタであり、前記カソード板上に形成された金属製のゲートと、前記ゲートを含んだカソード板上に形成されたゲート絶縁膜と、前記ゲート上及びゲート絶縁膜の一部上に形成され、半導体薄膜からなる活性層と、前記活性層の両端領域に形成されたソース及びドレインと、前記ソース及びドレインを電極に接続させるためのコンタクトホールを有する層間絶縁層とを備えている。
【００３４】
前記層間絶縁層上には金属製の電子集束電極をさらに形成することができる。薄膜トランジスタの活性層は好ましくは非晶質シリコンまたはポリシリコン層である。
【発明の効果】
【００３５】
以上説明したように、本発明によれば、電界放出ディスプレイは、ガラス基板からなるアノード板とカソード板とゲート板から構成され、カソード板は、行列アドレスを可能とする行列信号線と、この行列信号線によって定義される各画素とを備え、この各画素は、電界エミッタと、この電界エミッタの制御素子とを有しており、ディスプレイのスキャン及びデータ信号を各画素の制御素子に入力して駆動することにより、ディスプレイの行列駆動電圧を大幅に減少させることができるし、これにより従来の２極型電界放出ディスプレイの行列駆動の際に必要とされる高電圧駆動回路の代わりに、低コストの低電圧駆動回路を使用することができるという長所がある。
【００３６】
また、電界放出に必要な電場をゲート板のゲート電極を介して印加することができるから、アノード板とカソード板との間隔を調整自在にすることができるし、これによりアノードに高電圧を印加することができ、電界放出ディスプレイの輝度を大幅に向上させることができる。
【００３７】
また、ゲート板のゲート電極に印加される電圧は、アノード電圧による電界エミッタの電子放出を抑制し、かつアノード板とゲート板との間に全体的に均一な電位を形成することにより、局所的なアーチを防止して電界放出ディスプレイの寿命を大きく延ばすことができる。
【００３８】
また、ゲート板はカソード板と関係なく独立に作製することができるので、作製工程が極めて容易になり、電界エミッタのゲート絶縁膜の破壊現象を根本的に防止することができるし、これにより電界放出ディスプレイの製造生産性及び収率を大幅に向上させることができる。
【発明を実施するための最良の形態】
【００３９】
以下、図面を参照して本発明の実施例について説明する。しかし、以下の実施例は、この技術分野で通常の知識を有する者に本発明の十分な理解のために提供されるもので、様々な変形が可能であり、本発明の技術的範囲は、下記の実施例に限定されるものではない。
【００４０】
本発明の電界放出ディスプレイは、従来の電界放出ディスプレイに比べて、カソード板とゲート板の構造及び駆動方法において特に重要な相違点を有する。
【００４１】
図３及び図４は、本発明に係る電界放出ディスプレイの実施例を説明するための構成図で、図３は、本発明のゲート板を有するアクティブ・マトリクス電界放出ディスプレイの構成図であり、図４は、本発明のカソード板とゲート板とアノード板とを分離して示した構成図である。本発明の電界放出ディスプレイは、カソード板１００とゲート板２００とアノード板３００を備えている。
【００４２】
カソード板１００は、図４に示すように、ガラス、プラスチック、各種セラミックスなどの絶縁性基板１１０上に、電気的に行列アドレスを可能とする金属製の帯状の行信号線１２０Ｓ及び列信号線１２０Ｄを有する。この行信号線１２０Ｓ及び列信号線１２０Ｄによって単位画素が定義される。各画素は、ダイヤモンド、ダイヤモンド状カーボン、炭素ナノチューブなどからなる膜型（薄膜または厚膜）の電界エミッタ１３０と、この電界エミッタの制御素子１４０とを有する。
【００４３】
この制御素子１４０は、少なくとも行信号線１２０Ｓ及び列信号線１２０Ｄに連結された２つの端子と、膜型の電界エミッタ１３０に連結された１つの端子とを有することが好ましい。例えば、制御素子１４０としては、非晶質薄膜トランジスタ、ポリシリコン薄膜トランジスタまたは金属−酸化物−半導体電界効果トランジスタ（metal-oxide-semiconductor field effect transistor）などが可能である。
【００４４】
ゲート板２００は、基板２１０上に、貫通するゲートホール２２０と、このゲートホール２２０の周囲に形成された金属製のゲート電極２３０とを有する。ゲート板２００の基板２１０は、ガラス、プラスチック、各種セラミックス、各種透明な絶縁性基板などの透明基板からなり、場合によっては、必要に応じて不透明な基板を用いることもできる。ゲート板２００は、例えば、０.０１〜１.１ｍｍの厚さにすることができ、ゲート電極２３０は、略数百〜数千Åの厚さにすることができる。
【００４５】
ゲート電極２３０として使用可能な金属は、例えば、クロム、アルミニウム、モリブデンなどがあり、特に限定されない。また、ゲートホール２２０は、カソード板１００に形成された単位画素（例えば、約数十μｍ〜数百μｍ）の開口役割をするために、例えば、各画素よりやや大きくオープンされるように形成することができる。但し、ゲートホール２２０の大きさ、切断面の形状、ゲート板２００の厚さ、ゲート電極２３０の厚さ、電界エミッタ１３０から離隔した形状及び距離などは、特に限定されずに様々な変形が可能であり、これは当業者には明らかなことである。
【００４６】
アノード板３００は、図４に示すように、ガラス、プラスチック、各種セラミックスなどの透明な絶縁性基板３１０上に、透明電極３２０と、透明電極３２０の一領域上に形成された赤Ｒ、緑Ｇ、青色Ｂの蛍光体３３０とを備える。
【００４７】
一方、カソード板１００とゲート板２００とアノード板３００は、図３及び図４に示すように、スペーサー４００を支持体として、ゲート板２００のゲートホール２２０を間において、カソード板１００の電界エミッタ１３０とアノード板３００の蛍光体３３０とが対向配置され、かつ平行となるように真空パッケージされる。スペーサー４００は、ガラス玉ビーズ、セラミックスまたはポリマーなどから製造可能であり、例えば、２００μｍ〜３ｍｍ程度の厚さにすることができる。
【００４８】
一方、ゲート電極２３０として用いられる金属の種類または膜の厚さを選別してゲート電極２３０を光遮蔽膜として兼用することも可能である。
【００４９】
次に、本発明の電界放出ディスプレイの製造方法について以下に説明する。  
図５は、本発明の電界放出ディスプレイの単位画素を示す断面図である。ゲート板２００は、カソード板１００に密着している。一方アノード板３００は、スペーサー４００を支持体としてゲート板２００から離隔して真空パッケージされている。カソード板１００とゲート板２００とアノード板３００は、それぞれ独立に製作して互いに結合することができる。
【００５０】
図５に示した電界放出ディスプレイの単位画素は、カソード板１００とゲート板２００とアノード板とを備えている。カソード板１００は、基板１１０と薄膜トランジスタ部分と電界エミッタ１３０などを備えている。
【００５１】
薄膜トランジスタ部分は、基板１１０上の一部に形成された金属製のゲート１４１と、このゲート１４１を備えた基板１１０上に形成され、非晶質シリコン窒化膜（ａ−ＳｉＮｘ）またはシリコン酸化膜からなる薄膜トランジスタのゲート絶縁膜１４２と、ゲート１４１上及びゲート絶縁膜１４２の一部上に形成された非晶質シリコン（ａ−Ｓｉ）製の薄膜トランジスタの活性層１４３と、この活性層１４３の両端部上に形成されたｎ型非晶質シリコン製の薄膜トランジスタのソース１４４及びドレイン１４５と、ソース１４４上及びゲート絶縁膜１４２の一部上に形成された金属製の薄膜トランジスタのソース電極１４６と、ドレイン１４５上及びゲート絶縁膜１４２の一部上に形成された金属製の薄膜トランジスタのドレイン電極１４７と、薄膜トランジスタの活性層１４３上、薄膜トランジスタのソース電極１４６上及びドレイン電極１４７の一部上に形成され、非晶質シリコン窒化膜またはシリコン酸化膜からなる階間絶縁膜パッシベーション絶縁膜１４８とを備えている。
【００５２】
また、前記階間絶縁膜１４８の一部上に金属製の電子集束電極１４９を介在することができる。電子集束電極１４９は、光遮蔽膜の機能を有するとともに、適当な電圧を印加することで電界エミッタ１３０からの放出電子を集束する機能をも有することができる。電界エミッタ１３０は、薄膜トランジスタのドレイン電極１４７の一部上にダイヤモンド、ダイヤモンド状カーボン、炭素ナノチューブなどから形成される。
【００５３】
ゲート板２００は、ゲート電極２３０のない面がカソード板１００に密着しており、各ゲートホール２２０がカソード板１００の電界エミッタ１３０と互いに一致するように整列されており、スペーサー４００を支持体としてアノード板３００から離隔しており、アノード板３００の蛍光体３３０とカソード板１００の電界エミッタ１３０とが対向配置され、真空パッケージされている。スペーサー４００は、カソード板１００／ゲート板２００とアノード板３００との間隔を保たせる役割を果たすが、必ずしも全ての画素に設置される必要はない。
【００５４】
ゲート板２００は、ガラス基板２１０を貫通して形成されたゲートホール２２０と、ゲートホール２２０の周囲に形成された金属製のゲート電極２３０とを備えている。
【００５５】
アノード板３００は、基板３１０上の一部領域に形成された透明電極３２０と、透明電極３２０の一部上に形成された赤、緑、青色の蛍光体３３０と、蛍光体３３０の間に形成されたブラックマトリクス（black matrix）３４０とを備えている。
【００５６】
一方、ゲート板２００は、カソード板１００と関係なく独立に作製できるので、作製工程が極めて容易になり、電界エミッタ１３０のゲート絶縁膜の破壊現象を根本的に防止することができる。したがって、独立に作製されたゲート板２００とカソード板１００とアノード板３００は互いに結合される。これにより、電界放出ディスプレイの製造の生産性及び収率を大幅に向上させることができる。
【００５７】
以下、図３〜図５を参照して本発明の電界放出ディスプレイの駆動原理について詳細に説明する。  
ゲート板２００のゲート電極２３０に、例えば、５０〜１５００ＶのＤＣ電圧を印加してカソード板１００の膜型電界エミッタ１３０から電子放出を誘導するとともに、アノード板３００の透明電極３２０に約２ｋＶ以上の高電圧を印加して、放出された電子を高エネルギーで加速させ得るようにする。一方、ディスプレイの行信号線１２０Ｓ及び列信号線１２０Ｄに印加される電圧を調整して、カソード板１００の各画素にある電界エミッタの制御素子２３の動作を制御する。すなわち、各画素の電界エミッタの制御素子２３は電界エミッタ１３０の電子放出を制御して画像を表現する。
【００５８】
この際、ゲート板２００のゲート電極２３０に印加される電圧は、アノード電圧による電界エミッタ１３０の電子放出を抑制し、また、アノード板３００とゲート板２００との間に全体的に均一な電位を形成することにより、局所的なアーチ（arching）を防止する役割をする。ディスプレイの行信号線１２０Ｓ及び列信号線１２０Ｄに印加される電圧は、それぞれ薄膜トランジスタのゲート１４１とソース１４４とに連結される。
【００５９】
ゲート１４１に印加される電圧は、非晶質シリコン製の活性層１４３を形成した薄膜トランジスタをＯＮにする場合、５〜５０Ｖであり、ＯＦＦにする場合、５Ｖ以下またはマイナスである。また、ソース１４４に印加される電圧は、０〜５０Ｖ程度である。このような印加電圧の制御は外部のドライバー回路部（図示せず）によって行われる。
【００６０】
次に、本発明の電界放出ディスプレイの階調表現について説明する。  
通常の２電極型電界放出素子の階調表現は、ＰＷＭ（Pulse Width Modulation）方式で行われる。このような方式は、電界エミッタに印加されるデータ信号の電圧の持続時間を調整して階調を表現する方式であって、与えられた時間に放出される電子量の差異により階調が表現される。すなわち、与えられた時間に放出される電子量が多ければ多いほど該当画素は高輝度の光を放出することになる。しかし、このような方式は、大画面の実現において、単位画素に割り当てられるパルスの幅(時間)が徐々に小さくなる状況で致命的な限界を現している。また、電子放出量を正確に制御し難いという問題点がある。
【００６１】
本実施例の駆動方式は、かかる問題点を解決できるものであり、本発明の電界放出素子の階調表現は、ＰＷＭ（Pulse Width Modulation）方式とＰＡＭ（Pulse Amplitude）方式とをそれぞれ独立または複合的に用いることができる。ＰＡＭ方式は、データ信号で印加される振幅差に基づいて階調を表現する方式であり、薄膜トランジスタがＯＮになった状態で、ソースに印加される電圧のレベル差によって電界エミッタに伝逹される電子の量が変わることを利用する方式である。２つまたはそれ以上に電圧レベルを異にして階調を表現することも可能であることは言うまでもない。このような駆動方式は、大画面に適用可能なのはもとより、電子放出を一定に制御することも可能である。
【００６２】
一方、電子集束電極１４９に印加される一定の電圧は、カソード板１００の電界エミッタ１３０から放出された電子をアノード板３００の蛍光体３３０に容易に集束させる役割を果たし、ゲート板２００のゲート電極２３０と共にアノード電圧による電界エミッタ１３０の電界放出を抑制する機能を有する。電子集束電極１４９を光遮蔽膜で形成すると、アノード板３００の蛍光体３３０または周りの光から薄膜トランジスタの活性層１４３の露出を防止することができる。
【００６３】
図６〜図８は、本発明の電界放出ディスプレイの他の実施例を説明するための構成図で、電界放出ディスプレイの画素構造を示した図である。  
図６におけるカソード板１００とゲート板２００とアノード板３００の構成要素は、図５に示した実施例と同一であるが、スペーサー４００がゲート板２００とカソード板１００との間に挿入されるという点において相違する。すなわち、ゲート板２００のゲート電極２３０のない面がアノード板３００と密着している。
【００６４】
図７におけるアノード板３００は、図５に示した実施例と同一であるが、カソード板１００の電界エミッタ１３０が複数のドット（dot）からなり、ゲート板２００のゲートホール２２０がカソード板１００の電界エミッタ１３０のドット数と一致するように複数個形成される点が異なる。このような構造は、アノード板の電極に高電圧を印加するのに効果的であり、複数のドットを有することから、アノード電場が電界エミッタに及ぼす悪影響を防止することができる。
【００６５】
図８におけるカソード板１００とアノード板３００の構成要素は、図７に示した実施例と同一であるが、ゲート板２００のゲートホール２２０が、アノード板３００の蛍光体３４０より大きいホールと、カソード板１００の電界エミッタ１３０に相応する小さいホールとからなる２重ホールになっており、ゲート板２００のゲート電極２３０のない面がアノード板３００と密着している一方、カソード板１００はスペーサー４００を支持体としてゲート板２００から離隔して真空パッケージされている点が異なる。
【００６６】
以上説明した本発明は、本発明の属する技術分野で通常の知識を有する者によって本発明の技術的思想から逸脱することなく様々な置換、変形及び変更が可能なので、前述した実施例及び添付図面に限定されるものではない。また、好適な実施例をあげて詳細に説明したが、本発明は上述した実施例に限定されるのではなくて、本発明の技術的思想の範囲内で当分野で通常の知識を有する者によって様々な変形が可能である。
【図面の簡単な説明】
【００６７】
【図１】従来の２極型電界エミッタを有する電界放出ディスプレイの構成図である。
【図２】従来の２極型電界エミッタを有するアクティブ・マトリクス電界放出ディスプレイの構成図である。
【図３】本発明のゲート板を有するアクティブ・マトリクス電界放出ディスプレイの構成図である。
【図４】本発明の電界放出ディスプレイのカソード板とゲート板とアノード板とを分離して示した構成図である。
【図５】本発明の電界放出ディスプレイの単位画素を示す断面図である。
【図６】本発明の電界放出ディスプレイの他の実施例を説明するための構成図で、電界放出ディスプレイの画素構造を示した図（その１）である。
【図７】本発明の電界放出ディスプレイの他の実施例を説明するための構成図で、電界放出ディスプレイの画素構造を示した図（その２）である。
【図８】本発明の電界放出ディスプレイの他の実施例を説明するための構成図で、電界放出ディスプレイの画素構造を示した図（その３）である。
【符号の説明】
【００６８】
１０Ｂ、１０Ｔ、２０Ｂ、２０Ｔ  ガラス基板
１１  カソード電極
１２、２２  膜（film）型の電界エミッタ
１３、２４  透明なアノード電極、
１４、２５  蛍光体（phosphor）
１５、２６  スペーサー（spacer）
２１Ｓ  スキャン信号線
２１Ｄ  データ信号線    
２３  電界エミッタ制御素子
１００  カソード板
１１０、２１０、３１０  ガラス基板、
１２０Ｓ  行（スキャン）信号線
１２０Ｄ  列（データ）信号線、
１３０  膜（film）型の電界エミッタ
１４０  電界エミッタの制御素子、
１４１  薄膜トランジスタのゲート
１４２  薄膜トランジスタのゲート絶縁膜 
１４３  薄膜トランジスタの活性層
１４４  薄膜トランジスタのソース
１４５  薄膜トランジスタのドレイン
１４６  薄膜トランジスタのソース電極
１４７  薄膜トランジスタのドレイン電極
１４８  パッシベーション絶縁膜
１４９  電子集束電極
２００  ゲート板
２１０  ガラス基板
２３０  ゲート電極、
２２０  ゲートホール
３００  アノード板
３１０  ガラス基板
３２０  透明なアノード電極
３３０  蛍光体（phosphor）
４００  スペーサー（spacer）
【図１】
2004207222.tif 000003
【図２】
2004207222.tif 000004
【図３】
2004207222.tif 000005
【図４】
2004207222.tif 000006
【図５】
2004207222.tif 000007
【図６】
2004207222.tif 000008
【図７】
2004207222.tif 000009
【図８】
2004207222.tif 000010