(57)【要約】【課題】従来のダイナミックレンジ拡大方法では、画素ごとの飽和電荷量のばらつきによるノイズを除去するためにフレームメモリを必要とするためシステムが大規模になり、また飽和ばらつき補正画像を画素から取得中は通常の撮像を行えなかった。【解決手段】画素(10)は、フォトダイオード(1)と、フォトダイオードよりの電荷を読み出す電荷転送トランジスタ(3)と、読み出された電荷を出力する手段(6)と、フォトダイオードをリセットおよび飽和させるリセット電位および飽和電位発生回路(110)とを備える。前記フォトダイオードに飽和電位を与えた時に、前記画素の出力電位を飽和レベルとして飽和レベル保持用サンプルホールド回路(20)にて保持する。【選択図】        図１
2004201094.tif 000002
【特許請求の範囲】
【請求項１】
光電変換を行う光電変換素子と、前記光電変換素子により光電変換された電荷を読み出すための電荷転送スイッチ手段と、前記電荷転送スイッチ手段を介して転送された電荷を保持する電荷保持部と、電荷保持部の電位を所定の電位にリセットするリセット手段と、光電変換素子の飽和電位を光電変換素子に供給する手段と、前記電荷蓄積部に保持した電荷を出力する手段と、前記光電変換素子に飽和電位を与えた時に、電荷転送スイッチ手段を介して電荷保持部に得られた電位を出力手段を介して出力した電位を飽和レベルとして保持する飽和レベル保持用サンプルホールド回路とを備えたことを特徴とする固体撮像装置。
【請求項２】
光電変換を行う光電変換素子、前記光電変換素子に蓄積した電荷を読み出すための電荷転送スイッチ手段、前記電荷転送スイッチ手段より転送された電荷を保持する電荷保持部、および前記電荷保持部での電荷を増幅する増幅素子からなる画素と、前記画素に対してリセット電位を供給するための画素リセット電位発生回路と、前記画素より出力された信号のレベルを保持する信号レベル保持用サンプルホールド回路と、前記電荷転送スイッチ手段を遮断した状態で前記電荷保持部を前記リセット電位にてリセットした時に、前記画素より出力される信号のレベルを黒レベルとして保持する黒レベル保持用サンプルホールド回路と、前記信号レベルから黒レベルを減算して適切なオフセットを加算する第１のアナログ減算器とを備えた固体撮像装置において、
前記画素に供給するリセット電位とは別に、画素の飽和電位を選択的に供給する飽和電位供給手段と、前記画素に前記飽和電位を与えた時に前記画素の出力レベルを飽和レベルとして保持する飽和レベル保持用サンプルホールド回路と、前記飽和レベルと前記信号レベルとを比較する比較器と、前記信号レベルから前記飽和レベルを減算して適切なオフセットを加算する第２のアナログ減算器と、前記第１及び第２のアナログ減算器の出力を選択するセレクターとを設けたことを特徴とする固体撮像装置。
【請求項３】
上記第１および第２のアナログ減算器にそれぞれ異なる利得を持たせた請求項２記載の固体撮像装置。
【請求項４】
上記第１および第２のアナログ減算器にそれぞれ持たせる利得を独立に切り替え可能とした請求項２記載の固体撮像装置。
【請求項５】
上記第１および第２のアナログ減算器にそれぞれ加算するオフセット量を独立に切り替え可能とした請求項２〜４のいずれかに記載の固体撮像装置。
【請求項６】
光電変換を行う光電変換素子、前記光電変換素子に蓄積した電荷を読み出すための電荷転送スイッチ手段、前記電荷転送スイッチ手段より転送された電荷を保持する電荷保持部、および前記電荷保持部での電荷を増幅する増幅素子からなる画素と、前記画素に対してリセット電位を供給するための画素リセット電位発生回路と、前記画素より出力された信号のレベルを保持する信号レベル保持用サンプルホールド回路と、前記電荷転送スイッチ手段を遮断した状態で前記電荷保持部を前記リセット電位にてリセットした時に、前記画素より出力される信号のレベルを黒レベルとして保持する黒レベル保持用サンプルホールド回路と、前記信号レベルから黒レベルを減算して適切なオフセットを加算する第１のアナログ減算器とを備えた固体撮像装置において、
前記画素に供給するリセット電位とは別に、画素の飽和電位を選択的に供給する飽和電位供給手段と、前記画素に前記飽和電位を与えた時に前記画素の出力レベルを飽和レベルとして保持する飽和レベル保持用サンプルホールド回路と、前記飽和レベルと前記信号レベルとを比較する比較器と、前記比較器の結果に応じて前記飽和レベルもしくは前記黒レベルを選択するセレクターと、前記セレクターに連動して、前記オフセットとして２種類の適切なオフセットから１種類を選択するセレクターとを設けたことを特徴とする固体撮像装置。
【請求項７】
光電変換を行う光電変換素子、前記光電変換素子に蓄積した電荷を読み出すための電荷転送スイッチ手段、前記電荷転送スイッチ手段より転送された電荷を保持する電荷保持部、および前記電荷保持部での電荷を増幅する増幅素子からなる画素と、前記画素に対してリセット電位を供給するための画素リセット電位発生回路と、前記画素より出力された信号のレベルを保持する信号レベル保持用サンプルホールド回路と、前記電荷転送スイッチを遮断した状態で電荷保持部を前記リセット電位にてリセットした時に、前記画素より出力される信号のレベルを黒レベルとして保持する黒レベル保持用サンプルホールド回路と、前記信号レベルから黒レベルを減算して適切なオフセットを加算する第１のアナログ減算器と、前記第１のアナログ減算器の出力をＡ／Ｄ変換して出力するＡ/Ｄ変換器とを備えた固体撮像装置において、
前記画素に供給するリセット電位とは別に、画素の飽和電位を選択的に供給する飽和電位供給手段と、前記画素に前記飽和電位を与えた時に前記画素の出力レベルを飽和レベルとして保持する飽和レベル保持用サンプルホールド回路と、前記飽和レベルと前記信号レベルとを比較する比較器と、前記信号レベルから前記飽和レベルを減算して適切なオフセットを加算する第２のアナログ減算器と、第１及び第２のアナログ減算器の出力を選択するセレクターと、前記第１のアナログ減算器の入力として、前記信号レベルおよび前記飽和レベルから選択するセレクターと、前記Ａ/Ｄ変換器の出力値を積算する積分器と、前記積分器の積分値から平均を算出して前記Ａ／Ｄ変換器の出力平均値を求める手段と、前記出力平均値に応じた電位を出力するＤ/Ａ変換器と、前記Ｄ/Ａ変換器の出力レベルをバッファリングして適切なオフセット量を、前記第１及び第２のアナログ減算器に供給するバッファとを設けたことを特徴とする固体撮像装置。
【請求項８】
飽和レベルと信号レベルの比較結果を出力する端子を備えた請求項７記載の固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、固体撮像装置に関するものである。
【０００２】
【従来の技術】
従来の固体撮像装置でダイナミックレンジを拡大する１つの方法として、フォトダイオード(ＰＤ)に飽和電荷量以上の電荷を蓄積する方法がある(例えば特許文献１参照)。しかし通常、ＰＤの飽和電荷量は画素ごとにばらつくため、飽和電荷量以上の電荷を蓄積した場合、各ＰＤの飽和電荷量のばらつきが固定パターンノイズ(ＦＰＮ)となり画質を低下させる問題がある。そこで同特許文献１ではこの問題を以下のようにして解決している。
【０００３】
半導体基板の電位を変調し、半導体基板からＰＤに電荷を逆注入することでＰＤの飽和状態を再現する。その後、各ＰＤの電荷量を読み出し、その画像を飽和ばらつき補正画像として後段のフレームメモリに取得する。さらに、飽和ばらつき補正画像の平均輝度値を算出する平均輝度算出手段を備えており、飽和ばらつき補正画像と平均輝度値の差を用いて画素ごとの飽和電荷量ばらつきによるＦＰＮを除去する。
【０００４】
【特許文献１】
特開2001-094880号「固体撮像装置」（[0041]〜[0044]、図８）
【０００５】
【発明が解決しようとする課題】
このような固体撮像装置では、ダイナミックレンジを拡大できるが、画素ごとの飽和電荷量のばらつきに起因するノイズを除去するためにフレームメモリを必要とするため、撮像システムが大規模になるという課題があった。また、飽和ばらつき補正画像を画素から取得している期間に通常の撮像を行えないという課題もあった。
【０００６】
この発明は、ダイナミックレンジを拡大し、かつ、通常の撮像を行いながら、フレームメモリを用いずに画素ごとの飽和電荷量ばらつきに起因するＦＰＮを除去できる固体撮像装置を提供するものである。
【０００７】
【課題を解決するための手段】
この発明に係る固体撮像素子は、光電変換素子に飽和電位を設定して電気的に飽和状態を再現し、ＰＤの読み出し電位を保持するサンプリング保持回路に、通常の黒レベル保持用、信号レベル保持用に加えて、飽和レベル保持用が追加されている。
【０００８】
以上の構成によれば、通常の撮像を行いながらもＰＤの飽和状態を再現できるため、撮像を停止することなくＰＤの飽和レベルを読み出して保持することができ、保持した飽和レベルのばらつきに基づき信号レベルを処理することにより、ＦＰＮを低減しながら、固体撮像装置のダイナミックレンジを拡大できる。
【０００９】
具体的には、実施の形態で詳述するように、通常の相関二重サンプリング(ＣＤＳ)回路に、信号レベルと飽和レベルを比較する比較器と、飽和レベルに対して、積分などの処理をすることによって飽和レベルの平均値を得ると共に、信号レベルに対しても積分などの処理をすることによって信号レベルの平均値を得る回路と、これらの平均値を、適切なオフセット値として採用することにより、フレームメモリを用いなくとも飽和電荷量のばらつきに起因するＦＰＮを低減できる。
【００１０】
【発明の実施の形態】
実施の形態１．
図１において、光電変換素子であるフォトダイオード(ＰＤ)１と直列に、電荷転送トランジスタ３および画素リセットトランジスタ４が接続され、両トランジスタの接続点であるフローティングディフュージョン(ＦＤ)２には、増幅用トランジスタ５が接続され、この増幅用トランジスタ５と直列に選択トランジスタ６が接続されている。前記画素リセットトランジスタ４に“画素リセット電位”を供給する画素リセット電位発生回路１１０は、切替えにより“飽和電位”をも出力できるようになっている。ここではスイッチ手段および増幅素子としてトランジスタを用いたがＦＥＴや他のものでもよい。
【００１１】
要素１〜６からなる画素１０が、マトリックス列１００として図中、縦方向に配列され、そのマトリックス列１００が更に横方向に複数個配列されることにより、画素１０が半導体基板上にマトリクス状に配置される。各マトリックス列１００には読み出し回路として、飽和レベル保持用のサンプルホールド回路２０、信号レベル保持用のサンプルホールド回路２１、黒レベル保持用のサンプルホールド回路２２、負荷用の定電流源３０、および前記各サンプルホールド回路と、ＣＤＳ回路を含むアナログ信号処理回路９０に信号を供給するためのスイッチ４０〜４２が含まれる。
【００１２】
上記画素リセット電位発生回路１１０の例を図２(Ａ)に示す。図２(Ａ)において、画素リセット電位１１５、飽和電位１１６は、セレクター１１４によっていずれか一方が選択されてオペアンプ１１３に入力される。従ってオペアンプ１１３より、画素リセット電位と飽和電位との２種類の電位を出力することができる。
【００１３】
上記３つのレベル(黒レベル、信号レベル、飽和レベル)を処理するアナログ信号処理回路９０を図３に示す。図３において、飽和レベルをバッファリングするアンプ１２０、信号レベルをバッファリングするアンプ１２１、黒レベルをバッファリングするアンプ１２２を含む。
【００１４】
アンプ１２１よりの信号は、アナログ減算器１３０にて飽和レベルが減算され、そしてアナログ減算器１３２にて、端子１３５よりの適切なオフセット信号が加算される。またアンプ１２１よりの信号は、アナログ減算器１３１にて黒レベルが減算され、そしてアナログ減算器１３３にて、端子１３４よりの適切なオフセット信号が加算される。
【００１５】
比較器１４０は、飽和レベルと信号レベルを比較し、その比較結果はセレクタ１５０に選択信号として供給される。セレクタ１５０は前記選択信号に基づき、アナログ加算器１３２もしくは１３３よりの出力を選択して出力端子１６０に出力する。
【００１６】
この図３の回路は、信号レベルから黒レベルを減算し、そして端子１３４よりの適切なオフセット量を加算する一般のＣＤＳ回路に、信号レベルから飽和レベルを減算して端子１３５よりの適切なオフセット量を加算する回路と、信号レベルと飽和レベルの電位を比較器１４０にて比較し、その比較結果に従って出力する電位を選択するセレクタ１５０を追加した構成となっている。
【００１７】
このような構成にすることで、信号レベルと飽和レベルの大小関係を判断できるため、信号レベルに施す必要のある処理が、通常のＣＤＳ処理か、飽和レベルのばらつきを低減する処理かを選択することができる。これにより、飽和電荷量のばらつきを低減することができる。
【００１８】
図１の回路の動作について図４のタイミング図を用いて説明する。まず、電荷転送トランジスタ３と画素リセットトランジスタ４を導通状態とし、画素リセット電位発生回路１１０よりＰＤ１に、所定レベルの“画素リセット電位”を供給することにより、ＰＤ１とＦＤ２をリセットして、それぞれの電荷および電位を初期化(t1)する。この画素リセット電位は、ＰＤ１での蓄積電荷を空にするための電位であり、このリセットにより、ＰＤ１の電位としては図示されるように上昇する。
【００１９】
次に、電荷転送トランジスタ３と画素リセットトランジスタ４を遮断状態として(t2)、ＰＤ１に入射光量に応じて電荷の蓄積を開始させる。この電荷蓄積(電子取り込み)により、ＰＤ１の電位としては低下する。次に、ＣＤＳのために画素リセットトランジスタ４のみ導通状態としてＦＤ２のみリセットする(t3)。ＦＤ２のリセットが終了すると、画素リセットトランジスタ４を遮断状態にし、次いで選択トランジスタ６を導通状態にすると(t4)、ＦＤ２には、ＰＤ１を切り離した時のリセットレベルが得られ、このレベルから増幅用トランジスタ５を介して出力したレベルを黒レベルＡとしてサンプルホールド回路２２に保持する。保持終了後に選択トランジスタ６を遮断状態とする(t5)。
【００２０】
次に、電荷転送トランジスタ３を導通状態とし(t6)、t2よりＰＤ１に蓄積していた電荷をＦＤ２に転送する。その後、電荷転送トランジスタ３を遮断状態(t7)にし、次いで選択トランジスタ６を導通状態(t8)とし、ＰＤ１に蓄積した電荷に応じたＦＤ２の電位から増幅用トランジスタ５を介して出力したレベルを信号レベルＢとしてサンプルホールド回路２１に保持する。保持終了後に選択トランジスタ６を遮断状態とする(t9)。
【００２１】
次に、ＰＤ１に飽和電位を導入するために、電荷転送トランジスタ３と画素リセットトランジスタ４を導通状態にし、そして画素リセット電位発生回路１１０より、前記“画素リセット電位”よりも低い電位の“飽和電位”を出力させることにより(t10)、ＰＤ１を強制的に飽和状態にする。この状態で、電荷転送トランジスタ３を遮断(t11)することで、ＰＤ１の飽和状態を電気的に再現する。既述したように、ＰＤ１は電荷蓄積により、その電位が低下し、その電位の低下が飽和したときの最低電位(つまり飽和電位)は、個々のＰＤ１でばらつきがあるため、画素リセット電位発生回路１１０より出力する飽和電位としては、個々のＰＤ１で予想される飽和電位よりも更に低い電位が設定される。
【００２２】
次に画素リセット電位発生回路１１０の出力電位を再び“画素リセット電位”とし(t12)、ＦＤ２をリセットする。リセット後に画素リセットトランジスタ４を遮断状態(t13)として、電荷転送トランジスタ３を導通状態としてＰＤ１からＦＤ２へ飽和電荷を転送する。
【００２３】
電荷転送トランジスタ３を遮断状態(t14)とした後、選択トランジスタ６を導通状態として(t15)、ＰＤ１に飽和電位を与えた時のＰＤ１の電位から増幅用トランジスタ５を介して出力したレベルを飽和レベルＣとしてサンプルホールド回路２０に保持する。保持終了後に、選択トランジスタ６を遮断状態(t16)とする。
【００２４】
以上のように、画素リセット電位発生回路１１０の出力電位としてリセット電位以外に飽和電位を出力できるように設計し、画素の駆動方式に飽和レベルの読み出しを追加し、飽和レベル保持用のサンプルホールド回路を追加することにより、ＰＤ１の飽和状態を電気的に再現できるため、撮影を停止することなく、ＰＤ１の飽和レベルを読み出して保持することができる。そのため、保持した飽和レベルのばらつきに基づき信号レベルを処理することにより、ＦＰＮを低減しながら、固体撮像装置のダイナミックレンジを拡大できる。
【００２５】
実施の形態２.
画素リセット電位発生回路１１０の別の実施形態を図２(Ｂ)に示す。この図２(Ｂ)では、画素リセット電位１１５はオペアンプ１１３に入力され、飽和電位１１６は、別のオペアンプ１１３に入力される。両オペアンプ１１３の出力は、セレクター１１４によっていずれか一方が選択されて、そのセレクター１１４より画素リセット電位もしくは飽和電位が選択的に出力される。
【００２６】
実施の形態３.
図１中の画素１０と画素リセット電位発生回路１１０に替えて、図５のように構成してもよい。図５において、画素リセット電位発生回路１１１は定電位の“画素リセット電位”のみを発生するものとし、そして、画素１０には、ＰＤ１に電荷を注入するために電荷注入トランジスタ７を設け、飽和電位発生回路１１２により、定電位の“飽和電位”を電荷注入トランジスタ７を通じて電荷の注入を行う。その他の要素は図１と共通である。
【００２７】
図５の回路の動作について説明する。信号レベル読み出しまでは、実施の形態１と同一の動作を行う。その後、ＰＤ１に飽和電位を導入するために、電荷注入トランジスタ７を導通状態としてＰＤ１に電荷を注入することでＰＤ１を飽和状態にすると同時に、画素リセットトランジスタ４を導通状態としＦＤ２をリセットする。その後、電荷注入トランジスタ７と画素リセットトランジスタ４を遮断状態とし、電荷転送トランジスタ３を導通状態とすることで、ＰＤ１の飽和電荷をＦＤ２に転送する。電荷転送トランジスタ３を遮断状態とした後、選択トランジスタ６を導通状態として、ＰＤ１の飽和レベルをサンプルホールド回路２０に保持する。保持終了後に選択トランジスタ６を遮断状態とする。
【００２８】
以上のように、画素１０に電荷注入トランジスタ７を設け、画素リセット電位発生回路１１０を、画素リセット電位発生回路(定電位)１１１と飽和電位発生回路(定電位)１１２とに置き換えることにより、電荷注入トランジスタ７からＰＤ１に電荷を注入して飽和状態を電気的に再現することができるため、飽和レベルをサンプルホールド回路２０に保持することができる。
【００２９】
実施の形態４．
図６にアナログ信号処理回路９０の別の形態を示しており、図３の回路と比較して、アナログ減算器１３０と１３２との間に、利得ａを乗算する乗算器２１１が挿入され、また、アナログ減算器１３１と１３３との間に、利得ｂを乗算する乗算器２１２が挿入されている。
【００３０】
このように、アナログ減算器１３０、１３２と、アナログ減算器１３１、１３３とで異なる利得を持たせることにより、飽和レベル以上の信号レベルと、飽和レベル以下の信号レベルとで、異なる利得をかけることができる利点が得られる。これらのアナログ減算器１３０〜１３３は、２入力１出力のオペアンプを使った減算回路または２入力２出力の全差動型オペアンプを使った減算回路で構成できる。
【００３１】
実施の形態５.
アナログ信号処理回路９０の別の実施形態を図７に示す。セレクタ１５１は、比較器１４０の結果に応じて飽和レベルまたは黒レベルを選択する。アナログ減算器１３０は、信号レベルからセレクタ１５１の出力レベルを減算する。セレクタ１５２は比較器１４０の結果に応じて適切な端子１３４または１３５よりのオフセット量を選択する。アナログ減算器１３２は、アナログ減算器１３０よりの出力からセレクタ１５２の選択されたオフセット量を加算し、端子１６０に出力する。
【００３２】
この回路構成でも、実施の形態１と同じ効果を得られる。ただし、飽和レベル以上の信号レベルと飽和レベル以下の信号レベルとで異なる利得をかけたい場合、アナログ減算器１３０、１３２の利得を比較的短時間で切り替える必要がある。このため、異なる利得をかけたい場合、若干、不利な構成である。アナログ減算器１３０、１３２は、２入力１出力のオペアンプを使った減算回路または２入力２出力の全差動型オペアンプを使った減算回路で構成できる。
【００３３】
実施の形態６.
実施の形態４と５において、飽和レベル以上の信号レベルに乗算する利得と飽和レベル以下の信号レベルに乗算する利得とを独立に切り替え可能とする構成とする。その場合の感度特性の例を図８に示す。２００は画素の感度特性、２０１は飽和レベル以下の信号レベルにかける利得を変化させたときのセンサの感度特性、２０２は飽和レベル以上の信号レベルにかける利得を変化させたときのセンサの感度特性である。以上の構成により、図８のようにセンサの感度曲線を自在に調整することができる。
【００３４】
実施の形態７.
オフセット端子１３４、１３５に供給する適切なオフセット量は以下のようにして発生することが可能である。図９に示したアナログ信号処理回路９０おいて、アナログ減算器１３１の一方には黒レベルが入力されるが他方には、セレクタ１５３で選択された飽和レベルか信号レベルが入力される。アナログ減算器１３０、１３１からセレクタ１５０までの回路構成は図３のものと同じである。そして、Ａ/Ｄ変換器１７０は、出力端子１６０のアナログ出力をデジタル出力端子１６１にデジタル出力する。
【００３５】
積分器１７１は、スイッチ１８０を通じＡ/Ｄ変換器１７０から出力された画素の輝度値を積分する。除算器１７２は、積分器１７２の出力をコントローラ１７４よりの除算値で除算する。その除算値はＤ/Ａ変換器１７３により、デジタル値に変換され、バッファ１７４に記憶されたものが、端子１３５にオフセット量として与えられる。コントローラ１７５は、セレクター１５３、Ａ/Ｄ変換器１７０、積分器１７１、除算器１７２、Ｄ/Ａ変換器１７３、スイッチ１８０を制御する。
【００３６】
図９のアナログ信号処理回路９０の動作について説明する。まず、オフセット端子１３４へのオフセット量を調整してアナログ減算器１３３に供給する。このために、セレクター１５３で信号レベルを選択し、アナログ減算器１３１に前記信号レベルと黒レベルを入力する。セレクタ１５０では、アナログ減算器１３３の出力を選択し、スイッチ１８０を導通状態とする。この状態で、遮光された画素の出力レベルを読み出し、積分器１７１と除算器１７２で平均値を求める。この値に応じてＤ/Ａ変換器１７３から発生する電位を調整し、適切なオフセット量をバッファ１７４を介してオフセット端子１３４に出力し、アナログ減算器１３３に供給する。
【００３７】
次に、オフセット端子１３５へのオフセット量を調整してアナログ減算器１３２に供給する。このために、セレクタ１５３で飽和レベルを選択し、アナログ減算器１３１に飽和レベルと黒レベルを入力する。セレクター１５０では、アナログ減算器１３３の出力を選択し、スイッチ１８０を導通状態とする。この状態で、遮光された画素の飽和レベルを読み出し、積分器１７１と除算器１７２で平均値を求める。この値に応じてＤ/Ａ変換器１７３から発生する電位を調整し、適切なオフセット量をバッファ１７４を介して端子１３５に出力し、アナログ減算器１３２に供給する。
【００３８】
このような構成にすれば、遮光した画素(基準画素)の飽和レベルの平均値を算出して、Ｄ/Ａ変換器１７３によりアナログ減算器１３２、１３３の基準電位を制御できるため、オフセット端子１３４に黒のオフセット値と、また、オフセット端子１３５に飽和のオフセット値とを適切な電位に制御できる。
【００３９】
実施の形態８.
図９において、比較器１４０の結果を出力する端子１６２を追加した構成を図１０に示す。この構成により、LSI内部または外部にある処理回路に比較器１４０の結果を出力して、飽和レベル以上の信号レベルと飽和以下の信号レベルとを区別することができるため、２者を区別して異なる利得を設定するなどのデータ処理が容易に実現可能となる。
【００４０】
【発明の効果】
この発明の固体撮像装置は、光電変換素子に対してリセット電位だけでなく飽和電位をも設定できるようにし、そして光電変換素子に飽和電位を設定した時に画素より出力される信号のレベルを飽和レベルとして保持する飽和レベル保持用のサンプルホールド回路を設けたので、通常の撮像を行いながら光電変換素子に電荷を注入して光電変換素子の飽和状態を再現できるため、撮像を停止することなく、光電変換素子の飽和電荷量ばらつきを反映した飽和レベルを、飽和レベル保持用サンプルホールド回路に保持して、信号レベルに対して処理を施し、ＦＰＮを低減した画像が得られる。
【図面の簡単な説明】
【図１】本発明に係わる固体撮像装置のブロック図
【図２】図１の画素リセット電位発生回路の詳細回路図
【図３】図１のアナログ信号処理回路の詳細回路図
【図４】図１の固体撮像装置の動作を示したタイムチャート
【図５】図１の画素に対する別の構成例を示した回路図
【図６】図１のアナログ信号処理回路の別の詳細回路図
【図７】図１のアナログ信号処理回路の別の詳細回路図
【図８】図１のアナログ信号処理回路の別の詳細回路図
【図９】図１のアナログ信号処理回路の別の詳細回路図
【図１０】図１のアナログ信号処理回路の別の詳細回路図
【符号の説明】
１  フォトダイオード、１０  画素、２０  飽和レベル保持用のサンプルホールド回路、２１  信号レベル保持用のサンプルホールド回路、２２  黒レベル保持用のサンプルホールド回路、４０〜４２  スイッチ、９０  アナログ信号処理回路、１００  マトリックス、１１０  画素リセット電位発生回路、１３０〜１３２  アナログ減算器、１４０  比較器、１５０  セレクタ、２１１、２１２  乗算器、１７１  積分器、１７２  除算器、１７５  コントローラ
【図１】
2004201094.tif 000003
【図２】
2004201094.tif 000004
【図３】
2004201094.tif 000005
【図４】
2004201094.tif 000006
【図５】
2004201094.tif 000007
【図６】
2004201094.tif 000008
【図７】
2004201094.tif 000009
【図８】
2004201094.tif 000010
【図９】
2004201094.tif 000011
【図１０】
2004201094.tif 000012