(57)【要約】【課題】複数の半導体スイッチング素子を接続した際に、各半導体スイッチング素子の電圧分担や電流分担の偏りを改善するゲート駆動回路を提供する。【解決手段】複数のＩＧＢＴ１および３の電流に応じた電圧を出力するための抵抗器１１および１３と、抵抗器１１および１３からの電圧と基準電圧発生器２５および２７からの基準電圧と比較する比較器２１および２３と、比較の結果、抵抗器１１および１３からの電圧が基準電圧より高い場合、そのＩＧＢＴのゲート電圧をゲート電圧絞り回路３１または３３により絞る。これにより電圧分担や電流分担の偏りを改善する。【選択図】      図１
2004229382.tif 000002
【特許請求の範囲】
【請求項１】
並列または直列に接続された複数個の半導体スイッチング素子を駆動するゲート駆動回路において、
前記複数の半導体スイッチング素子間の電流分担の差を検出する電流分担差検出手段と、
前記電流分担差検出手段が検出した半導体スイッチング素子間の電流分担の差をなくすように、前記複数の半導体スイッチング素子の少なくとも一つのゲート電圧を調整するゲート制御信号調整手段と、
を有することを特徴とするゲート駆動回路。
【請求項２】
前記電流分担差検出手段は、前記複数個の半導体スイッチング素子の主電流を検出して電圧値として出力する電流検出手段であり、
前記ゲート制御信号調整手段は、
基準電圧を発生する基準電圧発生手段と、
前記電流検出手段から出力される電圧値と前記基準電圧発生手段からの基準電圧とを比較する比較手段と、
前記比較手段からの信号により前記基準電圧より前記電流検出手段から出力される電圧値が高い前記半導体スイッチング素子に供給するゲート電圧を下げるゲート電圧絞り手段と、を有することを特徴とする請求項１記載のゲート駆動回路。
【請求項３】
前記電流分担差検出手段は、前記複数個の半導体スイッチング素子のジャンクション温度を検出して電圧値として出力する温度検出手段であり、
前記ゲート制御信号調整手段は、
基準電圧を発生する基準電圧発生手段と、
前記温度検出手段から出力される電圧値と前記基準電圧発生手段からの基準電圧とを比較する比較手段と、
前記比較手段からの信号により前記基準電圧より前記温度検出手段から出力される電圧値が高い前記半導体スイッチング素子に供給するゲート電圧を下げるゲート電圧絞り手段と、を有することを特徴とする請求項１記載のゲート駆動回路。
【請求項４】
前記電流分担差検出手段は、前記複数個の半導体スイッチング素子の主端子間電圧を検出して出力する電圧検出手段であり、
前記ゲート制御信号調整手段は、
基準電圧を発生する基準電圧発生手段と、
前記電圧検出手段から出力される電圧値と前記基準電圧発生手段からの基準電圧とを比較する比較手段と、
前記比較手段からの信号により前記基準電圧より前記電圧検出手段から出力される電圧値が高い前記半導体スイッチング素子に供給するゲート電圧を下げるゲート電圧絞り手段と、を有することを特徴とする請求項１記載のゲート駆動回路。
【請求項５】
請求項１〜４のいずれか一つに記載のゲート駆動回路により駆動される半導体スイッチング素子を複数個直列に接続したことを特徴とする電力変換装置。
【請求項６】
請求項１〜４のいずれか一つに記載のゲート駆動回路により駆動される半導体スイッチング素子を複数個並列に接続したことを特徴とする電力変換装置。
【請求項７】
並列に接続された複数の半導体スイッチング素子と、
前記半導体スイッチング素子に入力されるゲート制御信号のオフセット電圧を設定するオフセット回路付加ゲート駆動手段と、
前記半導体スイッチング素子の主電流を検出する電流検出手段と、
前記電流検出手段によって検出された電流値が前記複数の半導体スイッチング素子同士で均等になるように、前記オフセット回路付加ゲート駆動手段によって設定されるオフセット電圧を設定するオフセット設定手段と、
を有することを特徴とする電力変換装置。
【請求項８】
直列に接続された複数の半導体スイッチング素子と、
前記半導体スイッチング素子に入力されるゲート制御信号のオフセット電圧を設定するオフセット回路付加ゲート駆動手段と、
前記半導体スイッチング素子の主電圧を検出する電圧検出手段と、
前記電圧検出手段によって検出された電圧値が前記複数の半導体スイッチング素子同士で均等になるように、前記オフセット回路付加ゲート駆動手段によって設定されるオフセット電圧を設定するオフセット設定手段と、
を有することを特徴とする電力変換装置。
【請求項９】
前記オフセット設定手段が設定する前記オフセット回路付加ゲート駆動手段のオフセット電圧を記録したオフセット信号初期設定値記録手段をさらに有することを特徴とする請求項７または８記載の電力変換装置。
【請求項１０】
前記オフセット信号初期設定値記録手段に記録されるオフセット電圧は、あらかじめ前記複数の半導体スイッチング素子に通電することにより得られたオフセット電圧であることを特徴とする請求項９記載の電力変換装置。
【請求項１１】
前記オフセット設定手段は、前記複数の半導体スイッチング素子の主電流の偏りがなくなるように前記オフセット回路付加ゲート駆動手段のオフセット電圧を算出することを特徴とする請求項７、９、および１０のいずれか一つに記載の電力変換装置。
【請求項１２】
前記オフセット設定手段は、前記複数の半導体スイッチング素子の主電圧の偏りがなくなるように前記オフセット回路付加ゲート駆動手段のオフセット電圧を算出することを特徴とする請求項８〜１０のいずれか一つに記載の電力変換装置。
【請求項１３】
前記オフセット信号初期設定値記録手段に記録されるオフセット電圧と、前記オフセット設定手段により算出されたオフセット電圧とを比較し、所定以上の差が生じた場合に異常を報知する制御手段を、さらに有することを特徴とする請求項１１または１２記載の電力変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ゲート駆動回路、および電力変換装置に関し、特に電圧駆動型半導体スイッチング素子を駆動するゲート駆動回路、およびこのゲート駆動回路を用いた電力変換装置に関する。
【０００２】
【従来の技術】
半導体スイッチング素子は、インバータやチョッパ回路などによる電力変換装置に幅広く使用されており、電力分野においては必要不可欠である。
【０００３】
近年、このような電力変換装置用の半導体スイッチング素子は、これまで高電圧、大電流に優れていることから多く用いられていたゲートターンオフサイリスタ（ＧＴＯ）に代わり、高電圧、大電流に加えて、高速スイッチング動作に優れた自己消弧型の半導体スイッチング素子である絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が使用される傾向にある。
【０００４】
また、電力変換装置は、大容量化、高電圧化、および大電流化に対応するために、複数個の半導体スイッチング素子が使用されるようになってきている。
【０００５】
複数個の半導体スイッチング素子を用いる電力変換装置は、複数個の半導体スイッチング素子を直列に接続にしたものと、並列に接続にしたものがある。
【０００６】
図１３は、半導体スイッチング素子を直列に接続した例を示す図面である。
【０００７】
図示するように直列接続では、半導体スイッチング素子１００１と１００３が直列に接続されており、各半導体スイッチング素子１００１および１００３には、それぞれを駆動するためのゲート駆動回路１００５および１００７がゲート抵抗１００９および１０１１を介して接続されている。
【０００８】
また、図１４は、半導体スイッチング素子を並列に接続した例を示す図面である。
【０００９】
図示するように、並列接続の場合は、半導体スイッチング素子１００１と１００３が並列に接続されており、各半導体スイッチング素子１００１および１００３には、それぞれを駆動するためのゲート駆動回路１００５および１００７がゲート抵抗１００９および１０１１を介して接続されている。
【００１０】
次に、図１５は、ゲート駆動回路の―例を示す図面である。なお、ここでは半導体スイッチング素子を並列接続とした例を示しているが直列の場合も同様である。
【００１１】
このゲート駆動回路は、各半導体スイッチング素子１００１および１００３に対して、出力電位が固定された制御信号を供給する。このためにゲート駆動回路は、正極側ゲート電源１０３１および負極側ゲート電源１０３３と、ゲート信号１０１３を増幅するオン信号増幅用トランジスタ１０３５およびオフ信号増幅用トランジスタ１０３７と、ゲート抵抗１００９および１０１１によって構成されている。
【００１２】
図１６は、ＩＧＢＴの特性を説明するための図面で、図１６（Ａ）は、ＩＧＢＴのコレクタ−エミッタ間飽和電圧とスイッチング時間の関係を示したトレードオフ曲線を示す図面であり、図１６（Ｂ）は、コレクタ電流の出力特性を示す図面であり、図１６（Ｃ）は飽和電圧のジャンクション温度依存性を示す図面である。
【００１３】
図１６（Ａ）に示すように、ＩＧＢＴの並列接続においては、たとえばａの特性をもつＩＧＢＴと、ａよりも飽和電圧の低いｂの特性を持つＩＧＢＴとで構成した場合、飽和電圧の低いｂのＩＧＢＴに電流が多く流れ、電流アンバランスが生ずる。また、このような電流のアンバランスは、ＩＧＢＴの配置によって２並列間の配線インピーダンスの差によっても生じる。
【００１４】
また、図１６（Ｂ）に示すように、コレクタ−エミッタ電圧に対するコレクタ電流の出力特定がゲート−エミッタ間電圧に依存して異なる。
【００１５】
そして、電流アンバランスが生じるような半導体スイッチング素子の特性に違いがある場合、図１６（Ｃ）に示すように、各々のＩＧＢＴでのジャンクション温度にも差が発生する。そしてこの温度差はさらなる電流アンバランスの要因となり、また、電流アンバランスによるサージ電圧の上昇も発生する。
【００１６】
したがって、ＩＧＢＴを並列または直列接続する場合に、このような電流アンバランスを低減させるためには、同一特性の素子を使用する必要がある。
【００１７】
このため従来の電力変換装置においては、このようなＩＧＢＴにおける電流のアンバランスを解消するためのもっとも単純な方法として、図１６に基づく特性から、あらかじめＩＧＢＴを飽和電圧値によるランク分けしておき、このランクを選別することで同一ランク品同士で装置を構成するか、または電流アンバランスを考慮しＩＧＢＴ定格電流値およびジャンクションの温度上昇に対して設計上の裕度をもたせていた。また、ＩＧＢＴ間の配線インピーダンスにおいても均等になるような工夫して装置を構成するという配慮が必要であった。
【００１８】
また、ゲート駆動回路は、図１３または１４に示したように、複数の半導体スイッチング素子に対してそれぞれ個別に設けられているものがある。
【００１９】
図１７は、一つの半導体スイッチング素子に対して一つのゲート駆動回路が設けられた一例を示す図面である。
【００２０】
このように、一つの半導体スイッチング素子１００１に対して一つのゲート駆動回路１００５が設けられている場合でも、各半導体スイッチング素子に対しては同じ電位のゲート制御信号１０１５となるように入力されたゲート信号１０１３を増幅している。
【００２１】
このような場合も、複数の半導体スイッチング素子は、それぞれが各々のしきい値電圧に則ってスイッチング動作するため、各々のしきい値電圧にばらつきがあるとスイッチング動作もばらついてしまうことになり、複数の半導体スイッチング素子のうち、しきい値電圧の高い半導体スイッチング素子が、直列接続の場合には高い電圧を負担することになり、並列接続の場合には大きい電流を負担することになる。
【００２２】
その結果、かねてよりしきい値電圧のばらつきに起因して一部の半導体スイッチング素子に能力以上の電圧や電流がかかって、電力変換動作の能力低下や装置の信頼性低下を招くと言う問題があった。
【００２３】
このため従来の電力変換装置では、このような複数の半導体スイッチング素子における電圧や電流の偏りを防止するために、並列接続された複数個の電圧駆動型の半導体スイッチング素子に流れる電流のアンバランスを最小に抑えるために、各半導体スイッチング素子に入力されるゲート入力電圧を検出し、ターンオン信号時は最も遅くターンオンするゲート入力端のゲート制御信号に合わせるように、またターンオフ信号時は最も早くターンオフするゲート制御信号に合わせるように、半導体スイッチング素子のスイッチングを制御している（たとえば特許文献１参照）。
【００２４】
また、電圧のアンバランスが発生した場合に、過電圧が印加された半導体スイッチング素子の高速な保護を図るために、２つの半導体スイッチング素子が直列接続からなる回路において、それらのターンオン動作のタイミングを検出して、過電圧になったことが検出されたら通常の順バイアス電圧よりも高い電圧でターンオンさせている装置もある（たとえば特許文献２参照）。
【００２５】
【特許文献１】
特開平１０−２３７４号公報
【００２６】
【特許文献２】
特開２００１−１１９９２６号公報
【００２７】
【発明が解決しようとする課題】
しかしながら、上記のように、様々なＩＧＢＴをランク分けして同一特性のものを用いる場合、素子の特性や配線インピーダンスによる電流アンバランスを考慮することにより、必要とするＩＧＢＴの数が増加し、そのために冷却装置の拡大、または配線の複雑化という装置構成上の問題があった。
【００２８】
また、上記各公報に開示された方法は、いずれも半導体スイッチング素子に与えられるターンオン信号やターンオフ信号を検出して、その動作タイミングに合わせて半導体スイッチング素子のスイッチングを制御しているため、ターンオン信号やターンオフ信号を検出するための回路、そしてその検出結果に応じて高速で信号制御を行うための回路が必要であり、素子にかかる電圧や電流の偏りを防止することはできても、これらの回路のためのコスト増加が大きいと言った問題があった。
【００２９】
本発明は、上記に鑑みてなされたもので、その目的としては、複数の半導体スイッチング素子を接続する場合に、簡単な構成で半導体スイッチング素子の電圧分担や電流分担の偏りを減らして電流のアンバランスを改善し、半導体スイッチング素子の能力を最大限に発揮させることのできるゲート駆動回路を提供することである。
【００３０】
また、本発明の他の目的は、複数の半導体スイッチング素子を用いた場合に、これら複数の半導体スイッチング素子のしきい値電圧のばらつきに起因した能力低下や信頼性低下を防止することのできる電力変換装置を提供することである。
【００３１】
【課題を解決するための手段】
請求項１記載の発明は、上記課題を解決するために、並列または直列に接続された複数個の半導体スイッチング素子を駆動するゲート駆動回路において、前記複数の半導体スイッチング素子間の電流分担の差を検出する電流分担差検出手段と、前記電流分担差検出手段が検出した半導体スイッチング素子間の電流分担の差をなくすように、前記複数の半導体スイッチング素子の少なくとも一つのゲート電圧を調整するゲート制御信号調整手段と、を有することを要旨とする。
【００３２】
この発明は、複数の半導体スイッチング素子における電流分担の差を検出して、この差分をなくすように半導体スイッチング素子のゲート電圧を調整することで半導体スイッチング素子の電圧分担や電流分担の偏りを改善しようとするものである。
【００３３】
請求項２記載の発明は、請求項１記載のゲート駆動回路において、前記電流分担差検出手段は、前記複数個の半導体スイッチング素子の主電流を検出して電圧値として出力する電流検出手段であり、前記ゲート制御信号調整手段は、基準電圧を発生する基準電圧発生手段と、前記電流検出手段から出力される電圧値と前記基準電圧発生手段からの基準電圧とを比較する比較手段と、前記比較手段からの信号により前記基準電圧より前記電流検出手段から出力される電圧値が高い前記半導体スイッチング素子に供給するゲート電圧を下げるゲート電圧絞り手段と、を有することを要旨とする。
【００３４】
この発明は、複数の半導体スイッチング素子の主電流を電圧値として検出して、この検出した主電流に応じた電圧値と基準電圧値を比較して、基準電圧値より主電流に応じた電圧値が高い半導体スイッチング素子のゲート電圧を絞り込んで複数の半導体スイッチング素子の電圧分担や電流分担の偏りを改善しようとするものである。
【００３５】
請求項３記載の発明は、請求項１記載のゲート駆動回路において、前記電流分担差検出手段は、前記複数個の半導体スイッチング素子のジャンクション温度を検出して電圧値として出力する温度検出手段であり、前記ゲート制御信号調整手段は、基準電圧を発生する基準電圧発生手段と、前記温度検出手段から出力される電圧値と前記基準電圧発生手段からの基準電圧とを比較する比較手段と、前記比較手段からの信号により前記基準電圧より前記温度検出手段から出力される電圧値が高い前記半導体スイッチング素子に供給するゲート電圧を下げるゲート電圧絞り手段と、を有することを要旨とする。
【００３６】
この発明は、複数の半導体スイッチング素子のジャンクション温度を検出して電圧値とし、この検出したジャンクション温度に応じた電圧値と基準電圧値を比較し、基準電圧値よりジャンクション温度に応じた電圧値が高い半導体スイッチング素子のゲート電圧を絞り込んで複数の半導体スイッチング素子の電圧分担や電流分担の偏りを改善しようとするものである。
【００３７】
請求項４記載の発明は、請求項１記載のゲート駆動回路において、前記電流分担差検出手段は、前記複数個の半導体スイッチング素子の主端子間電圧を検出して出力する電圧検出手段であり、前記ゲート制御信号調整手段は、基準電圧を発生する基準電圧発生手段と、前記電圧検出手段から出力される電圧値と前記基準電圧発生手段からの基準電圧とを比較する比較手段と、前記比較手段からの信号により前記基準電圧より前記電圧検出手段から出力される電圧値が高い前記半導体スイッチング素子に供給するゲート電圧を下げるゲート電圧絞り手段と、を有することを要旨とする。
【００３８】
この発明は、複数の半導体スイッチング素子の主電圧を検出して、検出した電圧値と基準電圧値を比較し、基準電圧値より主電圧の電圧値が高い半導体スイッチング素子のゲート電圧を絞り込んで複数の半導体スイッチング素子の電圧分担や電流分担の偏りを改善しようとするものである。
【００３９】
請求項５記載の発明は、請求項１〜４のいずれか一つに記載のゲート駆動回路により駆動される半導体スイッチング素子を複数個直列に接続したことを要旨とする電力変換装置である。
【００４０】
この発明は、電力変換装置に用いられている直列接続された半導体スイッチング素子の電圧分担や電流分担の偏りを改善し、信頼性の高い電力変換装置を提供しようとするものである。
【００４１】
請求項６記載の発明は、請求項１〜４のいずれか一つに記載のゲート駆動回路により駆動される半導体スイッチング素子を複数個並列に接続したことを要旨とする電力変換装置である。
【００４２】
この発明は、電力変換装置に用いられている並列接続された半導体スイッチング素子の電圧分担や電流分担の偏りを改善し、信頼性の高い電力変換装置を提供しようとするものである。
【００４３】
請求項７記載の発明は、上記課題を解決するために、並列に接続された複数の半導体スイッチング素子と、前記半導体スイッチング素子に入力されるゲート制御信号のオフセット電圧を設定するオフセット回路付加ゲート駆動手段と、前記半導体スイッチング素子の主電流を検出する電流検出手段と、前記電流検出手段によって検出された電流値が前記複数の半導体スイッチング素子同士で均等になるように、前記オフセット回路付加ゲート駆動手段によって設定されるオフセット電圧を設定するオフセット設定手段と、を有することを要旨とする電力変換装置である。
【００４４】
この発明は、並列接続された複数の半導体スイッチング素子の主電流（コレクタ−エミッタ間電流）を検出して、この検出した主電流が各半導体スイッチング素子で均等になるように、半導体スイッチング素子のゲートに印加する電圧をオフセットし、半導体スイッチング素子のしきい値電圧のばらつきに起因した電流分担の偏りを改善しようとするものである。
【００４５】
請求項８記載の発明は、上記課題を解決するために、直列に接続された複数の半導体スイッチング素子と、前記半導体スイッチング素子に入力されるゲート制御信号のオフセット電圧を設定するオフセット回路付加ゲート駆動手段と、前記半導体スイッチング素子の主電圧を検出する電圧検出手段と、前記電圧検出手段によって検出された電圧値が前記複数の半導体スイッチング素子同士で均等になるように、前記オフセット回路付加ゲート駆動手段によって設定されるオフセット電圧を設定するオフセット設定手段と、を有することを要旨とする電力変換装置である。
【００４６】
この発明は、直列接続された複数の半導体スイッチング素子の主電圧（コレクタ−エミッタ間電圧）を検出して、この検出した主電圧が各半導体スイッチング素子で均等になるように、半導体スイッチング素子のゲートに印加する電圧をオフセットし、半導体スイッチング素子のしきい値電圧のばらつきに起因した電圧分担の偏りを改善しようとするものである。
【００４７】
請求項９記載の発明は、請求項７または８記載の電力変換装置において、前記オフセット設定手段が設定する前記オフセット回路付加ゲート駆動手段のオフセット電圧を記録したオフセット信号初期設定値記録手段をさらに有することを要旨とする。
【００４８】
この発明は、オフセット設定手段が設定するオフセット回路付加ゲート駆動手段のオフセット電圧をあらかじめオフセット信号初期設定値記録手段に記録しておこうとするものである。
【００４９】
請求項１０記載の発明は、請求項９記載の電力変換装置において、前記オフセット信号初期設定値記録手段に記録されるオフセット電圧は、あらかじめ前記複数の半導体スイッチング素子に通電することにより得られたオフセット電圧であることを要旨とする。
【００５０】
この発明は、オフセット信号初期設定値記録手段に複数の半導体スイッチング素子に通電することにより得られたオフセット電圧を記録するようにしたものである。
【００５１】
請求項１１記載の発明は、請求項７、９、および１０のいずれか一つに記載の電力変換装置において、前記オフセット設定手段は、前記複数の半導体スイッチング素子の主電流の偏りがなくなるように前記オフセット回路付加ゲート駆動手段のオフセット電圧を算出することを要旨とする。
【００５２】
この発明は、複数の半導体スイッチング素子の主電流の偏りがなくなるようにオフセット回路付加ゲート駆動手段のオフセット電圧を算出することで、運転中においても常に適切なオフセットをかけて、電流分担の偏りを改善しようとするものである。
【００５３】
請求項１２記載の発明は、請求項８〜１０のいずれか一つに記載の電力変換装置において、前記オフセット設定手段は、前記複数の半導体スイッチング素子の主電圧の偏りがなくなるように前記オフセット回路付加ゲート駆動手段のオフセット電圧を算出することを要旨とする。
【００５４】
この発明は、複数の半導体スイッチング素子の主電圧の偏りがなくなるようにオフセット回路付加ゲート駆動手段のオフセット電圧を算出することで、運転中においても常に適切なオフセットをかけて、電圧分担の偏りを改善しようとするものである。
【００５５】
請求項１３記載の発明は、請求項１１または１２記載の電力変換装置において、前記オフセット信号初期設定値記録手段に記録されるオフセット電圧と、前記オフセット設定手段により算出されたオフセット電圧とを比較し、所定以上の差が生じた場合に異常を報知する制御手段を、さらに有することを要旨とする。
【００５６】
この発明は、オフセット電圧の設定が所定値より大きくなった場合に何らかの異常が発生する可能性があるものとして報知しようとするものである。
【００５７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【００５８】
（第１の実施の形態）
図１は、本発明を適用した第１の実施の形態におけるゲート駆動回路を説明するための回路図である。
【００５９】
本第１の実施の形態は、半導体スイッチング素子としてコレクタ電流検出機能付きのＩＧＢＴ１および３を並列接続した電力変換装置である。
【００６０】
ゲート駆動回路は、ＩＧＢＴ１および３のコレクタ−エミッタ間電流（デバイスの主電流）を検出して、それに応じてＩＧＢＴ１および３のゲート電圧を可変する。
【００６１】
このために、ＩＧＢＴ１および３には、コレクタ−エミッタ間電流を検出して、これを電圧レベルに変換するための抵抗器１１および１３がそれぞれ取り付けられている。抵抗器１１および１３の一端はＩＧＢＴ１および３のコレクタ−エミッタ間電流検出端子に接続され、他端はアースに接続されている。
【００６２】
この抵抗器１１および１３によって電圧に変換されたコレクタ−エミッタ間電流の検出値（電圧値）は、それぞれ比較器２１および２３へ入力されている。
【００６３】
比較器２１および２３は、基準電圧を発生する基準電圧発生器２５および２７が接続されており、この基準電圧と抵抗器１１および１３からの電圧値とを比較する。比較の結果は、出力電圧を絞るゲート電圧絞り回路３１および３３に入力されて、ＩＧＢＴ１および３のゲート制御信号の電圧を変更する。
【００６４】
なお、その他の構成は、図１５に示した従来のゲート駆動回路と同様であり、正極側ゲート電源１０３１および負極側ゲート電源１０３３と、ゲート信号１０１３を増幅するオン信号増幅用トランジスタ１０３５およびオフ信号増幅用トランジスタ１０３７と、ゲート抵抗と呼ばれる抵抗器１００９および１０１１によって構成されている。
【００６５】
本第１の実施の形態におけるゲート駆動回路の作用を説明する。
【００６６】
まず、各々のＩＧＢＴ１および３は、ゲート信号１０１３が増幅されてゲート抵抗１００９および１０１１を介してＩＧＢＴ１および３のゲートに供給されることによりオン／オフ動作する。
【００６７】
ＩＧＢＴ１および３は、エミッタに抵抗器１１および１３が接続されているため、オン状態で比較器２１および２３にコレクタ−エミッタ間電流に比例した電圧を出力することになる。
【００６８】
比較器２１および２３は、このＩＧＢＴ１および３の出力電圧値と基準電圧発生器２５および２７の電圧値を比較する。なお、基準電圧発生器２５および２７の電圧レベルは、各々ＩＧＢＴ１および３の電流がバランスするようなＩＧＢＴ１および３の検出電圧レベルに設定可能な構成とする。
【００６９】
たとえば、ＩＧＢＴ３の飽和電圧値がＩＧＢＴ１の飽和電圧値より低い場合、ＩＧＢＴ３の方に多くの電流が流れる。よってＩＧＢＴ３の検出電圧レベルはＩＧＢＴ１より高くなる。
【００７０】
したがって、検出電圧レベルに設定した基準電圧発生器２７の電圧レベルよりもＩＧＢＴ３の検出電圧レベルが高くなり、比較器２３からの信号によりゲート電圧絞り回路３３によりコレクタ電流値の大きいＩＧＢＴ３のゲート電圧を絞る。これにより、コレクタ電流を抑制して、電流がバランスするように制御される。
【００７１】
これは、ＩＧＢＴ１のコレクタ電流値が大きい場合も同様であり、ＩＧＢＴ１のゲート電圧が絞られて、ＩＧＢＴ１と３の電流がバランスするようになる。
【００７２】
このように、本第１の実施の形態によれば、並列に接続されたＩＧＢＴのそれぞれのコレクタ電流を検出して、それに応じてゲートに印加するゲート電圧を制御することとしたので、使用しているＩＧＢＴに起因した電圧や電流の分担の偏りをなくすことができる。
【００７３】
なお、本第１実施の形態では、ＩＧＢＴの並列数は２つとしているが、さらに並列数が増えた場合も、比較器、基準電圧発生器、およびゲート電圧絞り回路よりなる回路を並列数分構成することで、電流のアンバランスを抑制することができる。
【００７４】
また、本第１の実施の形態は、ＩＧＢＴを並列に接続した例であるが、直列接続であっても全く同様に実施することができる。
【００７５】
（第２の実施の形態）
図２は、本発明を適用した第２の実施の形態におけるゲート駆動回路を説明するための回路図である。
【００７６】
本第２の実施の形態は、ＩＧＢＴ５および７を並列に接続した電力変換装置である。そして、ゲート駆動回路は、ＩＧＢＴ５および７のジャンクション温度を検出してＩＧＢＴのゲート電圧を調整し、電流のアンバランスを抑制する。
【００７７】
このために、半導体スイッチング素子としてジャンクション温度検出機能付きのＩＧＢＴ５および７を用いている。なお、ジャンクション温度検出機能付きのＩＧＢＴは、ＩＧＢＴ内部に温度センサ５１および５３を配置したものである。
【００７８】
温度センサ５１および５３からの信号（電圧値）は、比較器２１および２３へ入力されている。
【００７９】
比較器２１および２３は、前述の第１の実施の形態と同様に、基準電圧を発生する基準電圧発生器２５および２７が接続されており、この基準電圧と温度センサ５１および５３からの電圧値とを比較する。比較の結果は、前述の第１の実施の形態と同様に、出力電圧を絞るゲート電圧絞り回路３１および３３に入力されて、ＩＧＢＴ５および７のゲート制御信号の電圧を変更する。
【００８０】
なお、その他の構成は、前述した第１の実施の形態と同様であるので説明を省略する。
【００８１】
本第２の実施の形態におけるゲート駆動回路の作用を説明する。
【００８２】
ＩＧＢＴは、すでに説明したように、ジャンクション温度により飽和電圧レベルが変化する特性を持っている（図１６（Ｃ）参照）。したがって、ＩＧＢＴ５および７のジャンクション温度の違いから２つのＩＧＢＴに流れる電流の偏りを検出することができる。そして、このジャンクション温度が同じになるように調整することで、２つのＩＧＢＴの電流のアンバランスを抑制することができる。
【００８３】
すなわち、本第２の実施の形態では、ＩＧＢＴ５および７が動作して、検出される温度にアンバランスが発生した場合、比較器２１または２３に入力される温度センサ５１または５３からの電圧値が基準電圧発生器２５または２７の電圧値と異なるようになる。このとき、比較器２１または２３に入力される温度センサ５１または５３からの電圧値は、温度が高くなっている方が基準電圧より高くなる。これにより、比較器２１または２３からは、基準電圧より高い電圧となっている側、すなわち、温度の高くなっている側のＩＧＢＴ５または７のゲート電圧を絞るようにゲート電圧絞り回路３１および３３に信号が出力される。これにより、電流を抑制して電流がバランスするように制御されることになる。
【００８４】
このように、本第２の実施の形態によれば、ＩＧＢＴの損失増加によるジャンクション温度の上昇や冷却装置の性能による冷却能力差によって温度アンバランスが発生した場合に、その温度の違いを基準電圧発生器の電圧と比較することで検出し、それに応じてゲートに印加するゲート電圧を制御することとしたので、使用しているＩＧＢＴまたは冷却装置に起因した電圧や電流の分担の偏りをなくすことができる。
【００８５】
なお、本第２の実施の形態においても、比較器、基準電圧発生器、およびゲート電圧絞り回路よりなる回路を並列数分構成することで、さらに多くのＩＧＢＴを接続した場合でも、電流のアンバランスを抑制することができる。
【００８６】
また、本第２の実施の形態も、半導体スイッチング素子が直列接続された場合において全く同様に実施することができる。
【００８７】
（第３の実施の形態）
図３は、本発明を適用した第３の実施の形態におけるゲート駆動回路を説明するための回路図である。
【００８８】
本第３の実施の形態は、ＩＧＢＴ１００１および１００３を並列に接続した電力変換装置である。そして、ゲート駆動回路は、ＩＧＢＴ１００１および１００３の主電圧（コレクタ−エミッタ間電圧）を検出してＩＧＢＴのゲート電圧を調整し、電流のアンバランスを抑制する。
【００８９】
このために、ＩＧＢＴ１００１および１００３にコレクタ−エミッタ間電圧を検出するためのコレクタ−エミッタ間電圧検出回路９１および９３を備える。
【００９０】
コレクタ−エミッタ間電圧検出回路９１および９３からの信号（電圧値）は、比較器２１および２３へ入力されている。
【００９１】
比較器２１および２３は、前述の第１の実施の形態と同様に、基準電圧を発生する基準電圧発生器２５および２７が接続されており、この基準電圧とコレクタ−エミッタ間電圧検出回路９１および９３からの電圧値とを比較する。比較の結果は、前述の第１の実施の形態と同様に、出力電圧を絞るゲート電圧絞り回路３１および３３に入力されて、ＩＧＢＴ１００１および１００３のゲート制御信号の電圧を変更する。
【００９２】
なお、その他の構成は、前述した第１の実施の形態と同様であるので説明を省略する。
【００９３】
本第３の実施の形態におけるゲート駆動回路の作用を説明する。
【００９４】
本第３の実施の形態は、ＩＧＢＴ１００１および１００３のコレクタ−エミッタ間電圧を直接コレクタ−エミッタ間電圧検出回路９１および９３により検出する。そして、比較器２１および２３によってコレクタ−エミッタ間電圧と基準電圧発生器２５または２７の電圧値が比較される。
【００９５】
電流アンバランス生じた場合は、コレクタ−エミッタ間電圧と基準電圧発生器２５または２７の電圧値が異なるので、比較器２１または２３からの信号によりゲート電圧絞り回路３１または３３が、コレクタ−エミッタ間電圧が基準電圧発生器２５または２７の電圧値より高くなっている側（電流が多く流れるかまたは損失が大きくなっている側）のＩＧＢＴ１００１または１００３のゲート電圧を絞る。これにより、電流を抑制して電流がバランスするように制御されることになる。
【００９６】
このように、本第３の実施の形態によれば、並列に接続されたＩＧＢＴのそれぞれのコレクタ−エミッタ間電圧を直接検出して、それに応じてゲートに印加するゲート電圧を制御することとしたので、使用しているＩＧＢＴに起因した電圧や電流の分担の偏りをなくすことができる。
【００９７】
なお、本第３の実施の形態においても、比較器、基準電圧発生器、およびゲート電圧絞り回路よりなる回路を並列数分構成することで、さらに多くのＩＧＢＴを接続した場合でも、電流のアンバランスを抑制することができる。
【００９８】
また、本第３の実施の形態も、半導体スイッチング素子が直列接続された場合において全く同様に実施することができる。
【００９９】
（第４の実施の形態）
図４は、本発明を適用した第４の実施の形態におけるゲート駆動回路を説明するための回路図である。
【０１００】
本第４の実施の形態は、ＩＧＢＴ１００１および１００３を並列に接続した電力変換装置である。そして、ゲート駆動回路は、ＩＧＢＴ１００１および１００３を並列接続したものに、オフセット回路付加ゲート駆動回路１０１および１０３と、電流検出回路１０５および１０７と、オフセット設定回路１１１を接続し、電流検出回路１０５および１０７によって検出したＩＧＢＴ１００１および１００３に流れる主電流（コレクタ−エミッタ間電流）が均等になるように、ＩＧＢＴ１００１および１００３のゲートに供給されるゲート制御信号の電圧をオフセットするものである。
【０１０１】
なお、その他の構成は、従来のものと同様であり、オフセット回路付加ゲート駆動回路１０１および１０３からゲート制御信号は抵抗器１００９および１０１１を通して各々ＩＧＢＴ１００１および１００３に供給されている。
【０１０２】
本第４の実施の形態におけるゲート駆動回路の作用を説明する。
【０１０３】
まず、オフセット回路付加ゲート駆動回路１０１および１０３について説明する。なお、オフセット回路付加ゲート駆動回路１０１および１０３は共に同じものである。
【０１０４】
図５は、このオフセット回路付加ゲート駆動回路１０１を説明するための図面で、一つのＩＧＢＴに対応する。
【０１０５】
図示するように、オフセット回路付加ゲート駆動回路１０１は、従来のゲート駆動回路１００５の入力側にオフセット回路１１３を設けたものである。このオフセット回路１１３は、オフセット設定信号１１５により制御することができるようにしたものである。
【０１０６】
オフセット回路１１３は、入力されたゲート信号１０１３の電位に対して、ゲート駆動回路１００５から出力されるゲート制御信号１０１７の電位を変位（オフセット）する回路である。
【０１０７】
図６は、このゲート駆動回路から出力されるゲート制御信号を示す図面である。
【０１０８】
ここでたとえば、２個の半導体スイッチング素子のしきい値電圧にばらつきがある場合、図６（Ａ）に示すように、２個の半導体スイッチング素子の双方に従来のゲート駆動回路のみを接続したものでは、２個の半導体スイッチング素子のしきい値のばらつきにより、ゲート駆動回路から出力されるそれぞれのゲート制御信号のオフするタイミングに差が生じる。
【０１０９】
一方、図６（Ｂ）に示すように、２個の半導体スイッチング素子の双方にオフセット回路を設けたオフセット回路付ゲート駆動回路を接続したものでは、しきい値電圧の高い方の半導体スイッチング素子に接続されたオフセット回路付ゲート駆動回路により正のオフセットを設定して、ゲート制御信号の電位を変えることで、オフセットを設定されていない方の半導体スイッチング素子に比べ、オフセット設定された半導体スイッチング素子におけるゲート制御信号の最大電位を高くすることができる。
【０１１０】
そもそも、各々の半導体スイッチング素子のしきい値電圧のばらつきは、すなわち、各々の半導体スイッチング素子に対するゲート制御信号の最大出力電位からしきい値電圧までの電位差のばらつきであり、このためゲート制御信号のオフするタイミングに差が発生するのである。
【０１１１】
そこで、オフセットの設定によりゲート制御信号の最大出力電位を操作し、ゲート制御信号の最大出力電位からしきい値電圧までの電位差を操作する。これは、見かけ上しきい値電圧を操作したことと等価となる。
【０１１２】
つまり、オフセット回路１１３は半導体スイッチング素子であるＩＧＢＴ１００１のしきい値電圧を間接的に操作することになる。
【０１１３】
図７は、しきい値電圧の異なる半導体スイッチング素子を並列に接続した電力変換装置における各半導体スイッチング素子のゲート電圧とコレクタ電流を示す図面で、図７（Ａ）はゲート制御信号にオフセットを設定しない場合、図７（Ｂ）はゲート制御信号にオフセットを設定した場合である。
【０１１４】
ゲート制御信号にオフセットを設定しない場合は、図７（Ａ）に示すように、しきい値電圧の高い方の半導体スイッチング素子におけるゲート電圧が高くなり、その分コレクタ電流が減少している。
【０１１５】
これに対し、図７（Ｂ）に示すように、しきい値電圧の高い方の半導体スイッチング素子の出力電位に正のオフセットを設定すると、ゲート制御信号の最大電位としきい値電圧の電位差が大きくなるため、正のオフセットを設定された半導体スイッチング素子のしきい値電圧が見かけ上低くなる。この結果、半導体スイッチング素子のコレクタ電流の差が無くなる。
【０１１６】
したがって、２つの半導体スイッチング素子を並列に接続した電力変換装置において、しきい値電圧の高い方の半導体スイッチング素子に供給される出力電位に正のオフセットをかけることで、しきい値電圧のばらつきに起因する並列接続時の電流分担の偏りを改善することができる。
【０１１７】
したがって、２つの半導体スイッチング素子であるＩＧＢＴ１００１と１００３に電流のアンバランスが生じた場合、たとえば一方のオフセット回路付加ゲート駆動回路１０１にオフセットを設定し、他方のオフセット回路付加ゲート駆動回路１０３はオフセットを設定しないことで、それぞれのゲート制御信号のオフするタイミングを一致させることができる。
【０１１８】
そして、このオフセットの設定を本第１の実施の形態では、電流検出回路１０５および１０７からの信号によりオフセット設定回路１１１により行っている。
【０１１９】
これにより、上述のようにゲート制御信号のオフするタイミングを一致させて、ＩＧＢＴ１００１と１００３の電流アンバランスを補正することができる。
【０１２０】
なお、半導体スイッチング素子には、内部に電流を検出できるものもあり、電流検出回路は、このような電流検出機能を持つ半導体スイッチング素子においてはその機能を利用することも可能である。
【０１２１】
（第５の実施の形態）
図８は、本発明を適用した第５の実施の形態におけるゲート駆動回路を説明するための回路図である。
【０１２２】
本第５の実施の形態は、ＩＧＢＴ１００１および１００３を直列に接続した電力変換装置である。そして、ゲート駆動回路は、ＩＧＢＴ１００１および１００３を直列接続したものに、オフセット回路付加ゲート駆動回路１０１および１０３と、電圧検出回路１２１および１２３と、オフセット設定回路１１１を接続し、電圧検出回路１２１および１２３によって検出したＩＧＢＴ１００１および１００３の主電圧（コレクタ−エミッタ間電圧）が均等になるように、ＩＧＢＴ１００１および１００３のゲートに供給されるゲート制御信号の電圧をオフセットするものである。
【０１２３】
なお、その他の構成は、従来のものと同様であり、オフセット回路付加ゲート駆動回路１０１および１０３からゲート制御信号は抵抗器１００９および１０１１を通して各々ＩＧＢＴ１００１および１００３に供給されている。
【０１２４】
本第５の実施の形態におけるゲート駆動回路の作用を説明する。
【０１２５】
図９は、しきい値電圧の異なる半導体スイッチング素子を直列に接続した電力変換装置における各半導体スイッチング素子のゲート電圧とコレクタ電圧を示す図面で、図９（Ａ）はゲート制御信号にオフセットを設定しない場合、図９（Ｂ）はゲート制御信号にオフセットを設定した場合である。
【０１２６】
ゲート制御信号にオフセットを設定しない場合は、図９（Ａ）に示すように、しきい値電圧の高い方の半導体スイッチング素子におけるゲート電圧が高くなり、その分コレクタ電圧も高くなる。
【０１２７】
これに対し、図９（Ｂ）に示すように、しきい値電圧の高い方の半導体スイッチング素子の出力電位に正のオフセットを設定すると、ゲート制御信号の最大電位としきい値電圧の電位差が大きくなるため、正のオフセットを設定された半導体スイッチング素子のしきい値電圧が見かけ上低くなる。この結果、半導体スイッチング素子のコレクタ電圧の差が無くなる。
【０１２８】
したがって、２つの半導体スイッチング素子を直列に接続した電力変換装置において、しきい値電圧の高い方の半導体スイッチング素子に供給される出力電位に正のオフセットをかけることで、しきい値電圧のばらつきに起因する直列接続時の電圧分担の偏りを改善することができる。
【０１２９】
本第５の実施の形態では、このしきい値電圧のばらつきに起因する直列接続時の電圧分担の差を、電圧検出回路１２１および１２３によりＩＧＢＴ１００１および１００３のそれぞれのエミッターコレクタ間電圧を測定することで検出し、コレクタ電圧が高い方（しきい値電圧の高い方）のＩＧＢＴに対して正のオフセットをかけたゲート制御信号を供給する。
【０１３０】
これにより、直列に接続されたＩＧＢＴ１００１および１００３のしきい値電圧のばらつきに起因する直列接続時の電圧分担が改善される。
【０１３１】
（第６の実施の形態）
図１０は、本発明を適用した第６の実施の形態におけるゲート駆動回路を説明するための回路図である。
【０１３２】
第６の実施の形態は、前述した第４の実施の形態の電力変換装置において、さらにオフセット信号初期設定値記録装置１３１を備えたものである。なお、その他の構成および動作は、前述した第４の実施の形態と同様であるので説明を省略する。
【０１３３】
本第６の実施の形態におけるゲート駆動回路の作用を説明する。
【０１３４】
オフセット信号初期設定値記録装置１３１は、オフセット設定回路１１１が、電流検出回路１０５と１０７で検出された電流値に差が生じた場合、どの程度ゲート制御信号の電圧をオフセットするかを決めるための電圧値（オフセット電圧）を記録してものである。
【０１３５】
オフセット設定回路１１１が、電流検出回路１０５と１０７で検出された電流値に差が生じた場合に、このオフセット信号初期設定値記録装置１３１に記録されているオフセット電圧に基づいていずれか一方のＩＧＢＴのゲート信号にオフセットをかけるようにオフセット回路付加ゲート駆動回路１０１および１０３を動作させる。
【０１３６】
また、オフセット信号初期設定値記録装置１３１は、オフセット信号として出力されるオフセット電圧値を自ら記録する機能を持たせている。これは、たとえば、工場での装置調整段階において、あらかじめ電力変換装置を動作させて２つのＩＧＢＴに通電し、そのときの各々のＩＧＢＴの電流値を検出して、その差からオフセット設定回路１１１が両者の電流値が均等となるようにゲート制御信号をオフセットしたときの電圧値を記録するものである。これによりオフセット電圧設定の時間と工数を削減することができる。
【０１３７】
なお、ここでは、並列接続における実施の形態として示したが、これは、前述した第５の実施の形態のようにＩＧＢＴを直列に接続した場合でも、同様に実施することができる。
【０１３８】
（第７の実施の形態）
図１１は、本発明を適用した第７の実施の形態におけるゲート駆動回路を説明するための回路図である。
【０１３９】
第７の実施の形態は、前述した第６の実施の形態において、オフセット回路付加ゲート駆動回路１０１および１０３のオフセットの指示はオフセット信号初期設定値記録装置１３１に記録されているオフセットによって指示し、オフセット設定回路１１１は、電力変換装置通常運転中において、オフセット電圧を計算する。なお、その他の構成および動作は、前述した第６の実施の形態と同様であるので説明を省略する。
【０１４０】
本第７の実施の形態におけるゲート駆動回路の作用を説明する。
【０１４１】
本第７の実施の形態では、初めからオフセット信号初期設定値記録装置１３１からのオフセット信号１１７に基づいてオフセット回路付加ゲート駆動回路１０１および１０３を動作させる。そして、電力変換装置運転中においては、オフセット設定回路１１１が時々刻々と変化する２つのＩＧＢＴ１００１と１００３の電流値が均等になるオフセット電圧を計算する。そして、この計算されたオフセット信号１１５に基づいてオフセット電圧が再設定されてオフセット回路付加ゲート駆動回路１０１および１０３を動作させる。
【０１４２】
これにより電力変換運転の初期段階から２つのＩＧＢＴ１００１と１００３のしきい値電圧の差によるばらつきを抑えることができ、さらに運転中において検出される電流値にばらつきが発生した場合でも、それに応じて電流分担のばらつきを補正することができる。
【０１４３】
なお、ここでは、並列接続における実施の形態として示したが、これは、前述した第５の実施の形態のようにＩＧＢＴを直列に接続した場合でも、同様に実施することができる。ただし、ＩＧＢＴを直列に接続した場合はオフセット設定回路１１１が算出するオフセット電圧は、ＩＧＢＴ１００１と１００３のエミッタ−コレクタ間電圧が均等になるオフセット電圧である。
【０１４４】
（第８の実施の形態）
図１２は、本発明を適用した第８の実施の形態におけるゲート駆動回路を説明するための回路図である。
【０１４５】
第８の実施の形態は、前述した第７の実施の形態の電力変換装置に、さらに、オフセット信号初期設定値記録装置１３１に記録されているオフセット電圧とオフセット設定回路１１１によって算出されたオフセット電圧を比較して、両者の差から異常を報知する電力変換装置制御装置１３５を設けたものである。なお、その他の構成および動作は、前述した第７の実施の形態と同様であるので説明を省略する。
【０１４６】
本第８の実施の形態におけるゲート駆動回路の作用を説明する。
【０１４７】
本第８の実施の形態では、電力変換装置制御装置１３５が、オフセット信号初期設定値記録装置１３１からのオフセット信号１１７と、オフセット設定回路１１１が電力変換装置通常運転中に計算したオフセット設定信号１１５とを比較して、両者の差が所定のレベルに達した場合に、異常を報知する。
【０１４８】
このように、オフセット信号の初期設定値と計算値との差を監視することで、何らかの要因でオフセット電圧が大きく変化した場合に、ＩＧＢＴの故障や劣化などの要因が考えられ、このような場合に異常として報知することで、電力変換装置が重大な故障を起こす前に、点検など実施することが可能となる。
【０１４９】
なお、ここでは、並列接続における実施の形態として示したが、これは、前述した第５の実施の形態のようにＩＧＢＴを直列に接続した場合でも、同様に実施することができる。
【０１５０】
以上本発明を適用した実施の形態を説明したが、本発明はこれらの実施の形態に限定されるものではない。
【０１５１】
たとえば上述した実施の形態における電力変換装置は、２つの半導体スイッチング素子を直列に接続したものと並列に接続したものをそれぞれ説明したが、半導体スイッチング素子の接続数については、さらに多く直列や並列に接続したものであっても適用可能である。
【０１５２】
さらには、当業者において様々な改変が可能であることは言うまでもない。
【０１５３】
【発明の効果】
以上説明したように、本発明によれば、半導体スイッチング素子の特性や装置構成から発生する素子間の電流アンバランスを抑制することが可能となるので、従来のように、数多くの半導体スイッチング素子を特性により選別する必要がなくなり、半導体スイッチング素子の利用率の向上し、かつ、半導体スイッチング素子の能力を最大限に発揮させることができる。
【０１５４】
また、本発明によれば、複数個の半導体スイッチング素子を接続した場合に半導体スイッチング素子のしきい値電圧のばらつきを起因とする電力変換装置の能力低下ならびに信頼性低下を改善し、複数の半導体スイッチング素子の能カを充分に利用でき、信頼性の高い電力変換装置を提供することができる。
【図面の簡単な説明】
【図１】本発明を適用した第１の実施の形態におけるゲート駆動回路を説明するための回路図である。
【図２】本発明を適用した第２の実施の形態におけるゲート駆動回路を説明するための回路図である。
【図３】本発明を適用した第３の実施の形態に係るゲート駆動回路の回路図である。
【図４】本発明を適用した第４の実施の形態に係るゲート駆動回路の回路図である。
【図５】このオフセット回路付加ゲート駆動回路１０１を説明するための図面である。
【図６】ゲート駆動回路から出力されるゲート制御信号を示す図面である。
【図７】しきい値電圧の異なる半導体スイッチング素子を並列に接続した電力変換装置における各半導体スイッチング素子のゲート電圧とコレクタ電流を示す図面である。
【図８】本発明を適用した第５の実施の形態におけるゲート駆動回路を説明するための回路図である。
【図９】しきい値電圧の異なる半導体スイッチング素子を直列に接続した電力変換装置における各半導体スイッチング素子のゲート電圧とコレクタ電圧を示す図面である。
【図１０】本発明を適用した第６の実施の形態におけるゲート駆動回路を説明するための回路図である。
【図１１】本発明を適用した第７の実施の形態におけるゲート駆動回路を説明するための回路図である。
【図１２】本発明を適用した第８の実施の形態におけるゲート駆動回路を説明するための回路図である。
【図１３】従来の半導体スイッチング素子を直列に接続した例を示す図面である。
【図１４】従来の半導体スイッチング素子を並列に接続した例を示す図面である。
【図１５】従来のゲート駆動回路の―例を示す図面である。
【図１６】ＩＧＢＴの特性を説明するための図面である。
【図１７】従来のゲート駆動回路の構成例を示す図面である。
【符号の説明】
１、３  コレクタ電流検出機能付きのＩＧＢＴ
５、７  ジャンクション温度検出機能付きのＩＧＢＴ
１１、１３  抵抗器
２１、２３  比較器
２５、２７  基準電圧発生器
３１、３３  ゲート電圧絞り回路
５１、５３  温度センサ
９１、９３  コレクタ−エミッタ間電圧検出回路
１０１、１０３  オフセット回路付加ゲート駆動回路
１１１  オフセット設定回路
１１３  オフセット回路
１０５、１０７  電流検出回路
１２１、１２３  電圧検出回路
１３１  オフセット信号初期設定値記録装置
１３５  電力変換装置制御装置
１００１、１００３  ＩＧＢＴ
【図１】
2004229382.tif 000003
【図２】
2004229382.tif 000004
【図３】
2004229382.tif 000005
【図４】
2004229382.tif 000006
【図５】
2004229382.tif 000007
【図６】
2004229382.tif 000008
【図７】
2004229382.tif 000009
【図８】
2004229382.tif 000010
【図９】
2004229382.tif 000011
【図１０】
2004229382.tif 000012
【図１１】
2004229382.tif 000013
【図１２】
2004229382.tif 000014
【図１３】
2004229382.tif 000015
【図１４】
2004229382.tif 000016
【図１５】
2004229382.tif 000017
【図１６】
2004229382.tif 000018
【図１７】
2004229382.tif 000019