(57)【要約】【課題】双方向入出力回路を含む半導体集積回路の動作チェックにおいて、出力回路の出力がハイインピーダンス状態となる場合に、内部回路に伝送される信号のレベルを固定しながら出力回路の動作チェックを行うことを可能にする。【解決手段】この半導体集積回路は、外部から半導体集積回路に信号を入力し、又は、半導体集積回路から外部に信号を出力するために設けられた入出力端子と、入出力端子を介して外部に信号を出力する出力回路であって、制御信号に基づいて出力がハイインピーダンス状態となるように制御可能な出力回路２０と、外部から入出力端子を介して信号を入力する入力回路１０と、少なくとも出力回路の出力がハイインピーダンス状態となる場合に、入力回路の出力レベルを所定の電位に固定するレベル固定回路１１とを具備する。【選択図】  図１
2004282660.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路であって、
外部から前記半導体集積回路に信号を入力し、又は、前記半導体集積回路から外部に信号を出力するために設けられた入出力端子と、
前記入出力端子を介して外部に信号を出力する出力回路であって、制御信号に基づいて出力がハイインピーダンス状態となるように制御可能な前記出力回路と、
外部から前記入出力端子を介して信号を入力する入力回路と、
少なくとも前記出力回路の出力がハイインピーダンス状態となる場合に、前記入力回路の出力レベルを所定の電位に固定するレベル固定回路と、
を具備する半導体集積回路。
【請求項２】
前記出力回路又は前記入力回路が、ＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタを含む、請求項１記載の半導体集積回路。
【請求項３】
前記レベル固定回路が、前記入力回路の出力と所定の電位との間に接続されたトランジスタであって、前記トランジスタのゲートに前記制御信号が供給される、請求項１又は２記載の半導体集積回路。
【請求項４】
前記レベル固定回路が、前記入力回路の出力と所定の電位との間に接続されたトランジスタと抵抗の直列回路であって、前記トランジスタのゲートに前記制御信号が供給される、請求項１又は２記載の半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、双方向への信号伝送が可能な入出力回路を有するＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ  ｓｐｅｃｉｆｉｃ  ＩＣ：特定用途向けＩＣ）等の半導体集積回路に関する。
【０００２】
【従来の技術】
一般に、半導体集積回路において、半導体基板の周辺部には、外部から信号を入力したり外部に信号を出力するための入出力回路（入出力セル）が配置される。ここで、外部から１つの端子（パッド）を介して信号を入力する動作と、同じ１つの端子を介して外部に信号を出力する動作とを切り換える双方向伝送が可能なＣＭＯＳの入出力回路が用いられることがある。
【０００３】
しかしながら、そのような入出力回路において、端子に接続された出力回路の出力をハイインピーダンス状態として、その状態における動作チェックを行う際に、入力回路がフローティング状態となることにより、内部回路において大電流が流れるおそれがあった。従って、従来は、出力回路の出力がハイインピーダンス状態となる場合の動作チェックを直接的には行わずに、間接的な動作チェックのみで済ましており、半導体集積回路の検査が不十分となっていた。
【０００４】
ところで、下記の特許文献１には、入力バッファ及び出力バッファを含む一端子双方向の入出力セルと内部初段トランジスタとの間にプルダウン抵抗を設けた半導体装置が開示されている。この半導体装置によれば、入力バッファの入力側にプルダウン抵抗を付けることにより、ＩＣの入力に無入力状態が発生しても、内部トランジスタの入力貫通電流が流れることを防止し、設計時のタイミング設計負荷を軽減することができる。しかしながら、特許文献１においては、出力バッファの出力がハイインピーダンス状態となる場合の動作チェックについては考慮されておらず、また、プルダウン抵抗の影響によって消費電力が増加してしまう。
【０００５】
【特許文献１】
特開平５−６７９５４号公報（第１頁、図１）
【０００６】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、双方向入出力回路を含む半導体集積回路の動作チェックにおいて、出力回路の出力がハイインピーダンス状態となる場合に、内部回路に伝送される信号のレベルを固定しながら出力回路の動作チェックを行うことを可能にすることを目的とする。
【０００７】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係る半導体集積回路は、外部から半導体集積回路に信号を入力し、又は、半導体集積回路から外部に信号を出力するために設けられた入出力端子と、入出力端子を介して外部に信号を出力する出力回路であって、制御信号に基づいて出力がハイインピーダンス状態となるように制御可能な出力回路と、外部から入出力端子を介して信号を入力する入力回路と、少なくとも出力回路の出力がハイインピーダンス状態となる場合に、入力回路の出力レベルを所定の電位に固定するレベル固定回路とを具備する。
【０００８】
ここで、出力回路又は入力回路が、ＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタを含むようにしても良い。また、レベル固定回路が、入力回路の出力と所定の電位との間に接続されたトランジスタであって、トランジスタのゲートに制御信号が供給されるようにしても良い。あるいは、レベル固定回路が、入力回路の出力と所定の電位との間に接続されたトランジスタと抵抗の直列回路であって、トランジスタのゲートに制御信号が供給されるようにしても良い。
【０００９】
以上の様に構成した本発明によれば、少なくとも出力回路の出力がハイインピーダンス状態となる場合に入力回路の出力レベルを所定の電位に固定するレベル固定回路を設けたので、出力回路の出力がハイインピーダンス状態となる場合に、内部回路に伝送される信号のレベルを固定しながら出力回路の動作チェックを行うことが可能となる。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら詳しく説明する。なお、同一の要素には同一の番号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係る半導体集積回路に含まれている入出力回路（入出力セル）の構成を示す図である。図１に示すように、この入出力回路は、入力モードにおいて、外部から入出力端子を介して入力される入力信号Ｓ１を反転して、信号Ｓ２を出力するインバータ１０と、インバータ１０から出力される信号Ｓ２に基づいて動作する内部回路３０と、出力モードにおいて、信号Ｓ３を反転して、入出力端子を介して外部に出力信号Ｓ４を出力するインバータ２０とを有している。
【００１１】
インバータ２０は、トライステートバッファ回路と呼ばれるものであり、入力モードにおいて、負論理の出力イネーブル信号ＯＥバーがハイレベルになったときに、出力をハイインピーダンス状態とすることができる。
【００１２】
図２に、図１に示すインバータ２０の構成を示す。図２に示すように、インバータ２０は、負論理の出力イネーブル信号ＯＥバーを反転して、正論理の出力イネーブル信号ＯＥを出力するインバータ２１と、負論理の出力イネーブル信号ＯＥバーがゲートに印加されるＰチャネルＭＯＳトランジスタ２２と、信号Ｓ３がゲートに印加され、これを反転して出力信号Ｓ４を出力するＰチャネルＭＯＳトランジスタ２３及びＮチャネルＭＯＳトランジスタ２４と、正論理の出力イネーブル信号ＯＥがゲートに印加されるＮチャネルＭＯＳトランジスタ２５とを含んでいる。
【００１３】
負論理の出力イネーブル信号ＯＥバーがハイレベルになり、正論理の出力イネーブル信号ＯＥがローレベルになると、トランジスタ２２及び２５がカットオフする。トランジスタ２２〜２５は直列に接続されているので、トランジスタ２２及び２５がカットオフすることによりトランジスタ２３及び２４に電流が供給されなくなって、トランジスタ２３及び２４のドレイン（出力）がハイインピーダンス状態となる。
【００１４】
再び図１を参照すると、入力モードにおいて、インバータ２０の出力がハイインピーダンス状態になった場合に、入出力端子の電位は、高電位側の電源電位ＶＤＤと低電位側の電源電位ＶＳＳ（一般的には、接地電位）との間の所定の範囲をとる。半導体集積回路の検査においては、この入出力端子の電位を測定することにより、インバータ２０の出力がハイインピーダンス状態になった場合の動作チェックを行うことができる。その際に、インバータ１０がフローティング状態となって、インバータ１０の出力における信号Ｓ２のレベルが不定となり、内部回路３０において大電流が流れるおそれがある。
【００１５】
そのような事態を防止するために、この入出力回路は、インバータ１０の出力と低電位側の電源電位ＶＳＳとの間にドレイン及びソースが接続されたＮチャネルＭＯＳトランジスタ１１を有している。トランジスタ１１のゲートには、負論理の出力イネーブル信号ＯＥバーが供給される。
【００１６】
半導体集積回路の検査において、負論理の出力イネーブル信号ＯＥバーがハイレベルになると、トランジスタ１１がオンして、インバータ１０の出力電位をローレベルとする。これにより、インバータ１０の出力における信号Ｓ２のレベルがローレベルに固定され、内部回路３０において大電流が流れることはなくなる。
【００１７】
一方、出力モードにおいて、負論理の出力イネーブル信号ＯＥバーがローレベルになると、トランジスタ１１はカットオフして、インバータ１０の動作に影響を与えることはなく、消費電力も増加しない。
【００１８】
半導体集積回路の検査以外の通常動作の場合に、入力モードにおいては、インバータ２０の出力がハイインピーダンス状態になると共に、外部から入出力端子を介して信号が入力される。負論理の出力イネーブル信号ＯＥバーがハイレベルになってトランジスタ１１がオンしても、その出力電流は小さいので、インバータ１０は、入力信号を反転した出力電圧を生成することができる。ここで、トランジスタ１１の出力電流を規制するためには、一般的なプルダウン又はプルアップと同様に、抵抗等を用いて出力電流を制御するようにしても良い。
【００１９】
なお、ＮチャネルＭＯＳトランジスタ１１の替りに、高電位側の電源電位ＶＤＤとインバータ１０の出力との間にＰチャネルＭＯＳトランジスタを接続し、ＰチャネルＭＯＳトランジスタのゲートに正論理の出力イネーブル信号ＯＥを供給するようにしても良い。
【００２０】
次に、本発明の第２の実施形態について説明する。
図３は、本発明の第２の実施形態に係る半導体集積回路に含まれている入出力回路（入出力セル）の構成を示す図である。第２の実施形態においては、図１に示す第１の実施形態におけるトランジスタ１１の替りに、トランジスタ１１と抵抗１２の直列回路を接続している。
【００２１】
半導体集積回路の検査において、負論理の出力イネーブル信号ＯＥバーがハイレベルになると、インバータ２０の出力がハイインピーダンス状態になり、インバータ１０がフローティング状態になる。その際、トランジスタ１１がオンして、インバータ１０の出力からトランジスタ１１及び抵抗１２を介して低電位側の電源電位ＶＳＳに電流が流れ、インバータ１０の出力電位がローレベルとなる。
【００２２】
これにより、インバータ１０の出力における信号Ｓ２のレベルがローレベルに固定され、内部回路３０において大電流が流れることはなくなる。一方、負論理の出力イネーブル信号ＯＥバーがローレベルになると、トランジスタ１１はカットオフして、インバータ１０の動作に影響を与えることはなく、消費電力も増加しない。
【００２３】
半導体集積回路の検査以外の通常動作の場合に、入力モードにおいては、インバータ２０の出力がハイインピーダンス状態になると共に、外部から入出力端子を介して信号が入力される。負論理の出力イネーブル信号ＯＥバーがハイレベルになってトランジスタ１１がオンしても、その出力電流は小さいので、インバータ１０は、入力信号を反転した出力電圧を生成することができる。ここで、トランジスタ１１の出力電流は、抵抗１２によっても規制される。
【００２４】
なお、ＮチャネルＭＯＳトランジスタ１１と抵抗１２の直列回路の替りに、高電位側の電源電位ＶＤＤとインバータ１０の出力との間にＰチャネルＭＯＳトランジスタと抵抗の直列回路を接続し、ＰチャネルＭＯＳトランジスタのゲートに正論理の出力イネーブル信号ＯＥを供給するようにしても良い。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における入出力回路の構成を示す図。
【図２】図１に示すインバータ２０の構成を示す回路図。
【図３】本発明の第２の実施形態における入出力回路の構成を示す図。
【符号の説明】
１０、２０、２１  インバータ、  １１  ＮチャネルＭＯＳトランジスタ、  １２  抵抗、  ２２、２３  ＰチャネルＭＯＳトランジスタ、  ２４、２５  ＮチャネルＭＯＳトランジスタ、  ３０  内部回路
【図１】
2004282660.tif 000003
【図２】
2004282660.tif 000004
【図３】
2004282660.tif 000005