(57)【要約】【課題】層間絶縁膜を介して薄膜抵抗体に水分が浸入するのを防止できる構造を得る。【解決手段】半導体基板１上に、ＬＯＣＯＳ膜２、ＢＰＳＧ膜３、シリコン窒化膜４を形成した後、ＴＥＯＳ膜５ａ，５ｂを形成してから薄膜抵抗体としてＣｒＳｉ膜６を形成する。この後、ＴＥＯＳ膜５ｃを形成して第１層のアルミ配線８を形成し、その上面にシリコン窒化膜９を水分浸入防止用に形成する。この後、ＳＯＧ膜１０ｂを中間に介在させる層間絶縁膜１０を形成するが、その水分はシリコン窒化膜９により阻止することができ、ＣｒＳｉ膜６は水分による悪影響を受けることを極力低減できる。【選択図】　図１
2004006492.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に薄膜抵抗体を形成し、その上に層間絶縁膜としてＳＯＧ（Ｓｐｉｎ　Ｏｎ　Ｇｌａｓｓ）膜を用いる構成の半導体装置において、
前記薄膜抵抗体とＳＯＧ膜との間にシリコン窒化膜を介在させた構成としたことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記薄膜抵抗体は、ＣｒＳｉ膜により形成されていることを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記層間絶縁膜は、第１および第２のＴＥＯＳ膜を用いると共に、
前記ＳＯＧ膜は、前記層間絶縁膜を構成する第１および第２のＴＥＯＳ膜の間に形成されていることを特徴とする半導体装置。
【請求項４】
半導体基板上に薄膜抵抗体を形成した後に層間絶縁膜としてのＳＯＧ膜を形成する工程を有する半導体装置の製造方法において、
前記ＳＯＧ膜の形成工程に先立って、前記薄膜抵抗体の上にシリコン窒化膜を形成する工程を設けたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に薄膜抵抗体を形成し、その上に層間絶縁膜としてＳＯＧ膜を用いる構成の半導体装置およびその製造方法に関する。
【０００２】
【発明が解決しようとする課題】
ＣｒＳｉ薄膜で抵抗を高集積で形成する技術として、特開平１０−１４４８６６号公報に示されるものがある。これは、半導体基板上に高抵抗を有する薄膜抵抗体として、ＣｒＳｉ膜を形成する構成で、確実且つ安定したプロセスで形成することができるようにしたものでる。しかし、このものは、ＣｒＳｉ膜上にさらに層間絶縁膜（ＴＥＯＳ）を形成する構成ではなかったので、本願が対象とする課題は存在していなかった。
【０００３】
近年では、さらに高集積化の要望があり、配線層の多層化（３層配線、４層配線など）の技術が必要となってきている。この場合、配線間の絶縁保護をするための層間絶縁膜を形成するが、段差をなくした状態で形成するために、各配線層の間は平坦化処理を行なう。このため、通常は層間絶縁膜の一部にＳＯＧ（Ｓｐｉｎ
Ｏｎ　Ｇｌａｓｓ）膜などが用いられる。
【０００４】
ところで、このようにＣｒＳｉ膜上にＳＯＧを含む層間膜を形成する際に、ＳＯＧ膜中に存在する水分や、加工中にＳＯＧ膜が吸収する水分がＣｒＳｉ膜に及ぼす影響が問題となっている。ＴＥＯＳ膜は比較的水分が透過しやすい特性を有しているので、そのままでは下層側に水分が浸透してしまう。しかし、この点に関してまだ対策が採られていないのが現状である。
【０００５】
ＣｒＳｉ膜は、内部に水分が浸入すると、酸化して抵抗値が変動することになる。これは、ＣｒＳｉ膜が例えば２０ｎｍ程度と薄い膜で形成され、酸化することで抵抗値が大きく変動してしまうことに起因する。抵抗値が変動すると、回路動作上で電流密度が変動してひいてはＣｒＳｉ薄膜抵抗が断線状態となったり、動作不能となる不具合に至る恐れがある。
【０００６】
本発明は上記事情に鑑みてなされたものであり、その目的は、ＣｒＳｉ膜などの薄膜抵抗体を用いる場合でも、平坦化のための層間絶縁膜としてＳＯＧ膜を形成するときに水分が薄膜抵抗体に悪影響をおよぼすことのないようにした半導体装置およびその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１に記載の半導体装置によれば、半導体基板上に薄膜抵抗体を形成し、その上に層間絶縁膜としてＳＯＧを用いる構成の半導体装置において、薄膜抵抗体とＳＯＧ膜との間にシリコン窒化膜を介在させた構成としているので、ＳＯＧ膜側から薄膜抵抗体へ水分が浸入するのをシリコン窒化膜により防止することができ、これによって、薄膜抵抗体が酸化するなどの変質することを抑制でき、結果として抵抗値が変動せず安定した特性を得ることができるようになる。
【０００８】
請求項２に記載の半導体装置によれば、薄膜抵抗体としてＣｒＳｉ膜を用いる構成であるから、その組成比や熱処理の制御によって抵抗値の変化率を使用温度範囲においてほぼ一定した値となるようにすることができ、しかも、このような良好な特性を得るＣｒＳｉ膜をＳＯＧ膜側からの水分が浸入するのを防止する構成とすることで安定した特性を得ることができるようになる。
【０００９】
請求項３に記載半導体装置によれば、上記各発明において、層間絶縁膜を、第１および第２のＴＥＯＳ膜を用いると共に、ＳＯＧ膜を、層間絶縁膜を構成する第１および第２のＴＥＯＳ膜の間に形成する構成としているので、安定した特性の層間絶縁膜で、しかも平坦性を確保することができるようになる。
【００１０】
請求項４に記載の半導体装置の製造方法によれば、半導体基板上に薄膜抵抗体を形成した後に層間絶縁膜としてのＳＯＧ膜を形成する工程を有する半導体装置の製造方法において、ＳＯＧ膜の形成工程に先立って、薄膜抵抗体の上にシリコン窒化膜を形成する工程を実施するので、簡単且つ安価にＳＯＧ膜側から薄膜抵抗体へ浸入する水分を阻止することができ、これによって安定した抵抗値を有する薄膜抵抗体とすることができるようになる。
【００１１】
【発明の実施の形態】
以下、本発明の一実施形態について図面を参照して説明する。図１は、半導体装置１の表面部分に薄膜抵抗体を形成した場合の構成を模式的な断面で示すものである。図２は、この半導体装置１を形成するための製造工程の一部を概略的に示すものである。
【００１２】
この図１において、半導体基板１は、例えばｎ型の不純物が導入されたシリコン単結晶基板であり、この表面部分には、ＬＯＣＯＳ（ＬＯＣａｌ　Ｏｘｉｄａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ；シリコン選択酸化）膜２が特定の用途の目的のために断続的なパターンで形成されている。この上部には、ＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ　Ｓｉｌｉｃａｔｅ　Ｇｌａｓｓ）膜３が所定膜厚で形成され、ＬＯＣＯＳ膜２の上面部を平坦化している。
【００１３】
なお、半導体基板１には、図示はしないが、種々の前工程を経ることで内部および表面部に半導体素子や配線などに相当する構造が多数形成されており、集積回路として機能させるための構成が設けられている。後述する工程を経て、各素子間を電気的に接続した構成とすることで、電気回路を形成するようになっている。
【００１４】
ＢＰＳＧ膜３の上面には、シリコン窒化膜（ＳｉＮ）４を所定膜厚で形成した上に第１の層間絶縁膜５が形成されている。この第１の層間絶縁膜５は、第１ＴＥＯＳ膜５ａ、ＳＯＧ膜（図中にはＳＯＧ膜が表れる部分がないので示していない）、第２ＴＥＯＳ（テトラエトキシシラン）膜５ｂ，５ｃから構成されている。そして、第１の層間絶縁膜５のうちの第２ＴＥＯＳ膜５ｂと５ｃとの間には、薄膜抵抗体であるＣｒＳｉ膜６が所定パターンで形成されると共にアルミニウム電極７ａ、７ｂが形成されている。
【００１５】
ＣｒＳｉ膜６の上面に形成された第２ＴＥＯＳ膜５ｃのアルミニウム電極７ａ，７ｂ部分にはコンタクトホールが形成されており、この上面に第１層のアルミニウム配線８が所定パターンで形成されている。この第１層のアルミニウム配線８により、ＣｒＳ１膜６の両端と電気的に接続された状態として形成される。また、第１層のアルミニウム配線８のパターンの一部８ａは、ＣｒＳｉ膜６の上部に第２ＴＥＯＳ膜５ｃを介して形成された構成とされている。
【００１６】
第１層のアルミニウム配線８の上面には、本発明でいうところの水分浸入防止用のシリコン窒化（ＳｉＮ）膜９が全面に形成されている。そして、この上面には、第２の層間絶縁膜１０が形成されている。前述同様にこの第２の層間絶縁膜１０も、第１ＴＥＯＳ膜１０ａ、ＳＯＧ膜１０ｂ、第２ＴＥＯＳ膜１０ｃ、１０ｄから構成される。
【００１７】
第１ＴＥＯＳ膜１０ａの形成後、第１層のアルミニウム配線８の表面の凹凸を埋めるようにＳＯＧ膜１０ｂが形成されている。この上部にさらに２層の第２ＴＥＯＳ膜１０ｃ、１０ｄが形成されている。これにより、第１層のアルミニウム配線８の表面がほぼ平坦化される。
【００１８】
この上部には、第２の層間絶縁膜１０の上面に第２層のアルミニウム配線１１が所定のパターンに形成されている。第２層のアルミニウム配線１１の上面には、素子の表面を保護するためのパッシベーション膜としてのシリコン窒化（ＳｉＮ）膜１２が前面を覆うように形成されている。
【００１９】
上記構成を採用した本実施形態の半導体装置１３においては、パッシベーション膜であるシリコン窒化膜１２に欠陥などで孔などが生じてその部分を介して外部から水分が浸入したり、第２の層間絶縁膜１０のＳＯＧ膜１０ｂ中に存在する水分などが下層側に浸入しようとする場合に、シリコン窒化膜９を介在させる構成としていることから、この部分で阻止され、ＣｒＳｉ膜６が水分で酸化されるといった劣化するのを防止することができるようになる。
【００２０】
次に、図２を参照して、上記構成の製造工程について、シリコン窒化膜９の形成工程を中心とした前後の要部となる工程を概略的に説明する。前述したように図示していない内部構成としての素子部を形成するために、各種の素子形成工程が実施され、これによって半導体基板１上に、ＬＯＣＯＳ膜２、ＢＰＳＧ膜３、シリコン窒化膜４が形成された状態となる。
【００２１】
次に、第１の層間絶縁膜形成前半工程Ｐ１において、第１の層間絶縁膜５の一部が形成される。この工程では、工程中に薄膜抵抗体としてのＣｒＳｉ膜６の形成工程を挿入しているので、まず、その前半工程として、シリコン窒化膜４の表面に第１ＴＥＯＳ膜５ａ、図示しないＳＯＧ膜、第２ＴＥＯＳ膜５ｂが形成される。
【００２２】
この場合、第１ＴＥＯＳ膜５ａは、例えばＣＶＤ法により膜厚０．２μｍ程度形成される（処理温度は例えば４２０℃）。次に、ＳＯＧを表面に塗布し、ベーク処理およびエッチバック処理を行なって凹凸部分を平坦化する。この後、第２ＴＥＯＳ膜５ｂを、例えばＣＶＤ法により０．３μｍ形成する（処理温度は例えば４２０℃）。
【００２３】
次に、第２ＴＥＯＳ膜５ｃを形成することに先立って、薄膜抵抗体であるＣｒＳｉ膜６を形成する薄膜抵抗体形成工程Ｐ２を実施する。ここでは、スパッタリングなどの方法により、ＣｒＳｉ膜を１５ｎｍ程度全面に形成し、この後、通常のフォトリソグラフィ処理によって薄膜抵抗体として機能するように所定の大きさのレジストパターンを形成する。この後ドライエッチング処理によってＣｒＳｉ膜の不要な部分を除去し、レジストを除去して薄膜抵抗体としてのＣｒＳｉ膜６を得る。
【００２４】
続いて、ＣｒＳｉ膜６の電極としてアルミニウム電極７ａ，７ｂを形成する。これは、例えば、バリアメタルとしてのＴｉＷ膜をスパッタリングなどの方法により０．１μｍ程度形成すると共に、ＡｌＳｉ膜を０．２μｍ程度形成し、フォトリソグラフィ処理においてウェットエッチング処理などよってパターニングする。
【００２５】
次に、第１の層間絶縁膜形成後半工程Ｐ３を実施する。ここでは、第２ＴＥＯＳ膜５ｃを例えばＣＶＤ法により０．３μｍ形成する（処理温度は例えば４２０℃）。これにより、ＣｒＳｉ膜６が第１の層間絶縁膜５の内部に挿入された状態に形成されたことになる。
【００２６】
この後、下層配線形成工程Ｐ４では、第１層のアルミニウム配線８を次のようにして形成する。まず、上述のようにして形成した第１の層間絶縁膜５の第２ＴＥＯＳ膜５ｃに通常のフォトリソグラフィ処理によってコンタクト用の開口部（ホール）を形成する。形成するコンタクトホールは、図示の場合にはＣｒＳｉ膜６に電気的に接続するためのものであるが、他に、半導体基板１側に形成した素子部の各部と電気的に接触するために、層間絶縁膜５，シリコン窒化膜４，ＢＰＳＧ膜３を貫通するようにした開口部も形成する。
【００２７】
続いて、全面にアルミニウム膜をスパッタリング法などにより例えば０．９μｍ程度形成する。この後、フォトリソグラフィ処理によって所定の配線パターンとなるようにパターニング処理を行なう。ここでは、例えば、ＥＣＲドライエッチング処理が行なわれる。この結果、図示のような第１層のアルミニウム配線８が形成される。
【００２８】
次に、第２層間絶縁膜形成工程Ｐ５にて第２の層間絶縁膜１０が形成される。この層間絶縁膜形成工程は、基本的には第１層間絶縁膜形成工程と同様にして行なわれ、途中で薄膜抵抗体の形成工程はないので連続的に形成される。ここでは、まず、ＳｉＮ膜形成工程Ｐ５ａにて、シリコン窒化膜９が所定膜厚で形成され、上層側からの水分の浸入防止機能を果たすように設けられる。続いて、ＴＥＯＳ膜形成工程Ｐ５ｂにて、第１ＴＥＯＳ膜１０ａが前述同様にして形成される。
【００２９】
次に、ＳＯＧコート、エッチバック工程Ｐ５ｃにて、ＳＯＧが塗布され、エッチバック処理が行なわれてＳＯＧ膜１０ｂが形成される。これにより第１層アルミニウム配線８により形成されている凹凸の凹部がＳＯＧ膜１０ｂにより埋められた状態となって平坦化される。この後、ＴＥＯＳ膜形成工程Ｐ５ｄにて、上層のＴＥＯＳ膜である第２ＴＥＯＳ膜１０ｃ，１０ｄが順次積層形成される。この第２の層間絶縁膜１０により、全体が平坦化されるようになる。
【００３０】
次の上層配線工程Ｐ６では、まず、フォトリソグラフィ処理によって第１層のアルミニウム配線８との間の層間配線をするために、第２の層間絶縁膜１０およびシリコン窒化膜９を貫通するようにしてコンタクトホールが形成される。なお、この図示の構成では、コンタクトホールが示されない部分が示されている。
【００３１】
続いて、第２層のアルミニウム配線１１が形成される。ここでは、平坦化された第２の層間絶縁膜１０上にアルミニウム膜がスパッタリング法などにより全面に成膜され、成膜後にフォトリソグラフィ処理によって所定パターンにドライエッチング処理がなされ、これによって第２層のアルミニウム配線１１が形成される。
【００３２】
次に、パッシベーション膜形成工程Ｐ７にて、シリコン窒化膜１２が全面に形成される。シリコン窒化膜１２は、半導体装置１３を外部環境から保護するためのもので、ボンディングパッド部以外の領域を覆うように形成される。半導体装置１３は、この後組立工程を経て半導体デバイスとして形成されることになる。
【００３３】
このような本実施形態によれば、ＣｒＳｉ膜６とその上層に位置する第２の層間絶縁膜１０との間にシリコン窒化膜９を介在させる構成としたので、第２の層間絶縁膜１０中のＳＯＧ膜１０ｂ内に存在する水分がＣｒＳｉ膜６に浸入するのを防止することができると共に、パッシベーション膜としてのシリコン窒化膜１２に穴などができて外部から水分が浸入してもＣｒＳｉ膜６への浸入を阻止することができるので、薄膜抵抗体としての特性を安定なものとして維持させることができるようになる。
【００３４】
本発明は、上記実施形態にのみ限定されるものではなく、次のように変形また拡張できる。
薄膜抵抗体は、ＣｒＳｉ膜に限らず、他の金属膜を用いた構成とすることができる。特に、水分による酸化が問題となる金属膜には高い効果を得ることができるものである。
【００３５】
本実施形態においては、水分を阻止するための防止膜として、シリコン窒化膜を採用しているが、これに代えて水分を阻止することができれば他の材質の膜を形成することで同じ機能を達成させることもできる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す要部の模式的断面図
【図２】製造工程を概略的に説明する図
【符号の説明】
１は半導体基板、２はＬＯＣＯＳ膜、３はＢＰＳＧ膜、４はシリコン窒化膜、５は第１の層間絶縁膜、５ａは第１ＴＥＯＳ膜、５ｂ，５ｃは第２ＴＥＯＳ膜、６はＣｒＳｉ膜（薄膜抵抗体）、７はアルミニウム電極、８は第１層のアルミニウム配線、９はシリコン窒化膜、１０は第２の層間絶縁膜、１０ａは第１ＴＥＯＳ膜、１０ｂはＳＯＧ膜、１０ｃ，１０ｄは第２ＴＥＯＳ膜、１１は第２層のアルミニウム配線、１２はシリコン窒化膜、１３は半導体装置である。
【図１】
2004006492.tif 000003
【図２】
2004006492.tif 000004