(57)【要約】【課題】導電膜の仕事関数を容易、かつ迅速に測定できるようにした仕事関数の測定方法及びその測定装置を提供する。【解決手段】Ｓｉウエーハ５１上に形成されたｍｉｄ−ｇａｐ材料５２の仕事関数φｍを測定する方法であって、Ｓｉチップ３１と当該Ｓｉチップ３１上に設けられたＳｉＯ２３３とからなる測定プローブ３０の該ＳｉＯ２３３とＳｉウエーハ５１上のｍｉｄ−ｇａｐ材料５２とを対向させてキャパシタを形成し、該ＳｉＯ２３３とＳｉウエーハ５１上のｍｉｄ−ｇａｐ材料５２との離隔距離を変えて当該キャパシタのＣ−Ｖ特性を複数回測定し、その後、このＣ−Ｖ特性の測定結果からｍｉｄ−ｇａｐ材料５２の仕事関数φｍを算出する。【選択図】  図１
2004259884.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された導電膜の仕事関数を測定する方法であって、
半導体基板と当該半導体基板上に設けられた絶縁膜とからなる複数の測定プローブの該絶縁膜と前記基板上の前記導電膜とをそれぞれ対向させ、かつ接触させてキャパシタを複数形成し、当該キャパシタのＣ−Ｖ特性をそれぞれ測定する工程と、
前記Ｃ−Ｖ特性の測定結果から前記導電膜の仕事関数を算出する工程とを有し、
前記Ｃ−Ｖ特性を測定する工程では、
前記測定プローブごとに前記キャパシタの絶縁膜厚さをそれぞれ異ならせることを特徴とする仕事関数の測定方法。
【請求項２】
基板上に形成された導電膜の仕事関数を測定する方法であって、
半導体基板と当該半導体基板上に設けられた絶縁膜とからなる測定プローブの該絶縁膜と前記基板上の前記導電膜とを対向させてキャパシタを形成し、該絶縁膜と導電膜との離隔距離を変えて当該キャパシタのＣ−Ｖ特性を複数回測定する工程と、
前記Ｃ−Ｖ特性の測定結果から前記導電膜の仕事関数を算出する工程とを有することを特徴とする仕事関数の測定方法。
【請求項３】
基板上の導電膜の仕事関数を測定する装置であって、
半導体基板と当該半導体基板上に設けられた絶縁膜とからなる複数の測定プローブと、
前記測定プローブの絶縁膜と前記基板上の前記導電膜とをそれぞれ対向させ、かつ接触させてキャパシタを複数形成し、当該キャパシタのＣ−Ｖ特性をそれぞれ測定するＣ−Ｖ測定手段と、
前記Ｃ−Ｖ特性の測定結果から前記導電膜の仕事関数を算出する演算処理手段とを備え、
前記キャパシタの絶縁膜厚さは、前記測定プローブごとにそれぞれ異なることを特徴とする仕事関数の測定装置。
【請求項４】
基板上に形成された導電膜の仕事関数を測定する装置であって、
半導体基板と当該半導体基板上に設けられた絶縁膜とからなる測定プローブと、
前記測定プローブの絶縁膜と前記基板上の前記導電膜とを対向させてキャパシタを形成し、当該絶縁膜と導電膜との離隔距離を変えて該キャパシタのＣ−Ｖ特性を複数回測定するＣ−Ｖ測定手段と、
前記Ｃ−Ｖ特性の測定結果から前記導電膜の仕事関数を算出する演算処理手段とを備えたことを特徴とする仕事関数の測定装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、仕事関数の測定方法及びその測定装置に係り、特に、ｍｉｄ−ｇａｐ材料等の金属膜に適用して好適な仕事関数の測定方法及びその測定装置に関するものである。
【０００２】
【従来の技術】
近年、半導体装置はますます微細化、高集積化しつつあり、ＭＯＳトランジスタのゲート長は０．１μｍに近づきつつある。これに伴って、ゲート電極部の構成材料として、ポリシリコンに代わりｍｉｄ−ｇａｐ材料と呼ばれる金属膜が注目されつつある。このｍｉｄ−ｇａｐ材料は、その仕事関数φｍがｎ＋ポリシリコンの仕事関数とｐ＋ポリシリコンの仕事関数の中間にあるような性質を有するものであり、その例としては、窒化チタン（ＴｉＮ）やタンタル（Ｔａ）、窒化タンタル（ＴａＮ）等が挙げられる。このようなｍｉｄ−ｇａｐ材料は、リンやボロン等をドープしたポリシリコンと比べて抵抗が低く、またゲート空乏化が起こらないため、トランジスタ電流を増加させることができるので、トランジスタの微細化に有利である。
【０００３】
また、ｎＭＯＳトランジスタとｐＭＯＳトランジスタとを組み合わせたＣＭＯＳのゲート電極部をポリシリコンで構成する場合には、通常、ｎＭＯＳトランジスタにはリン等をドープしたポリシリコンを用い、ｐＭＯＳトランジスタにはボロン等をドープしたポリシリコンを用いることが多い。
これに対して、ＣＭＯＳのゲート電極部をｍｉｄ−ｇａｐ材料で構成する場合には、ｎＭＯＳトランジスタとｐＭＯＳトランジスタとに応じてドープする不純物を変える必要がなく、さらに不純物のドープ自体が不要なので、製造プロセスをコンパクトにすることができる。このようなｍｉｄ−ｇａｐ材料はスパッタ法等により形成され、その電気的特性は上述した仕事関数φｍによって評価されることが多い。
【０００４】
図９は従来例に係る仕事関数の測定装置９０の構成例を示す概念図である。この測定装置９０は、被測定サンプル９５を支持するステージ９１と、高周波Ｃ−Ｖ（ｃａｐａｃｉｔａｎｃｅ−ｖｏｌｔａｇｅ  ｃｈａｒａｃｔｅｒｉｓｔｉｃ）測定器９４と、この高周波Ｃ−Ｖ測定器（以下で、Ｃ−Ｖ測定器という）９４にそれぞれ一端が接続された接地端子９２及びバイアス端子９３とから構成されている。
【０００５】
また、被測定サンプル９５は、シリコン（Ｓｉ）ウエーハ９６と、このＳｉウエーハ９６の裏面に形成された高濃度層９７と、このＳｉウエーハ９６の表面に形成されたシリコン酸化膜（ＳｉＯ２）９８と、このＳｉＯ２９８上に形成された電極パターン９９とから構成されている。高濃度層９７の導電型は、Ｓｉウエーハと同一である。また、電極パターン９９は、ｍｉｄ−ｇａｐ材料が電極形状にパターニングされたものである。
【０００６】
図１２は、金属と、ＳｉＯ２と、Ｓｉのエネルギーバンド図である。Ｓｉの仕事関数をφｓ［Ｖ］とし、Ｓｉの電子親和力をχｓｉ［ｅＶ］とし、ＳｉＯ２のバンドギャップをＥｇｓｉ［ｅＶ］とし、Ｓｉ中の不純物（ドーパント）濃度をＮｓｕｂとしたとき、φｓは▲１▼式で表される。
φｓ＝χｓｉ＋Ｅｇｓｉ／２±（ｋＴ／ｑ）ｌｎ（Ｎｓｕｂ／ｎｉ）…▲１▼
ここで、ｋはボルツマン定数（１．３８ｅ−２３Ｊ／Ｋ）、ｎｉは真性キャリア濃度（１．４５Ｅ＋１０ｃｍ−３、温度３００Ｋ）である。±記号は、Ｓｉ中のドーパントの型で決まり、ｎ型では−、ｐ型では＋である。▲１▼式から明らかなように、φｓはＮｓｕｂで決まる。
【０００７】
また、これらの金属と、ＳｉＯ２と、Ｓｉとを接合すると、ＳｉＯ２と接合するＳｉ表面のバンドが曲がって、金属のフェルミレベルｑφｍと、Ｓｉのフェルミレベルｑφｓとが一致する。この状態で、金属に電圧（φｍ−φｓ）を印加すると、Ｓｉ表面のバンドは接合前にように平らになる。この電圧をフラットバンド電圧Ｖｆｂ［Ｖ］といい、▲２▼式で表される。
【０００８】
Ｖｆｂ＝φｍ−φｓ…▲２▼
この▲２▼式はＳｉＯ２とＳｉの界面に固定電荷ＱＳＳ［Ｃ／ｃｍ２］のない理想的な状態でのＶｆｂであり、実際には、ＳｉＯ２とＳｉの界面に固定電荷ＱＳＳ［Ｃ／ｃｍ２］が存在する。そのため、実際のＶｆｂは▲３▼式で表される。
Ｖｆｂ＝φｍ−φｓ−ＱＳＳ／ＣＯＸ…▲３▼
ここで、ＣＯＸ［Ｆ／ｃｍ２］は、金属と、ＳｉＯ２と、ＳｉとからなるＭＯＳ構造のキャパシタの蓄積側の容量（単位面積当りの容量）である。キャパシタにおけるＳｉＯ２の膜厚→０のとき、ＣＯＸ→∞である。また、▲３▼式において、ＣＯＸ→∞のとき、ＱＳＳ／ＣＯＸ→０となる。
【０００９】
図１０は従来例に係るｍｉｄ−ｇａｐ材料の仕事関数φｍの測定方法を示すフローチャートである。まず始めに、図のステップ（Ｓ）１で、複数のＳｉウエーハ９６を用意し、これらのＳｉウエーハ９６上にＳｉＯ２９８を成膜する。ここで、ＳｉＯ２９８の膜厚は、各Ｓｉウエーハ９６間で変えておく。
次に、図１０のステップ２で、それぞれのＳｉウエーハ９６上のＳｉＯ２９８上に被測定対象物のｍｉｄ−ｇａｐ材料を成膜しパターニングして電極パターン９９を形成し、ＳｉＯ２９８の膜厚が異なるＭＯＳキャパシタを完成させる。
【００１０】
次に、図１０のステップ３で、ＳｉＯ２９８の膜厚が異なる複数の被測定サンプル９５の高周波Ｃ−Ｖ測定を行う。このＣ−Ｖ測定によって、Ｓｉウエーハ９６の基板濃度Ｎｓｕｂ、ＳｉＯ２９８の膜厚ｄ´、ＭＯＳキャパシタのフラットバンド電圧Ｖｆｂ、容量ＣＯＸを求める。さらに、このＣ−Ｖ測定で求めたＮｓｕｂから、Ｓｉウエーハ９６の仕事関数φｓを求める。次に、図１０のステップ４で、Ｃ−Ｖ測定で求めたＶｆｂをＳｉＯ２９８の膜厚に対してそれぞれプロットする。
【００１１】
図１１は従来例に係るＣ−Ｖ測定で求めたＶｆｂと、ＣＯＸとの関係を示す図である。図１１において、横軸はＭＯＳキャパシタの蓄積側の容量の逆数、１／ＣＯＸを示し、縦軸はＶｆｂ［Ｖ］を示す。図１１の縦軸切片の値から、１／ＣＯＸ→０のときのＶｆｂを求める。ステップ５では、１／ＣＯＸ→０のときのＶｆｂと、ステップ３で求めたシリコンの仕事関数φｓとを上述の▲３▼式に当てはめて、ｍｉｄ−ｇａｐ材料の仕事関数φｍを求める。
【００１２】
【特許文献１】
特開平６−１１２２８９号公報
【００１３】
【発明が解決しようとする課題】
ところで、従来例に係る仕事関数の測定方法によれば、ｍｉｄ−ｇａｐ材料の仕事関数φｍを測定する毎に、複数枚のＳｉウエーハ９６上にそれぞれ膜厚の異なるＳｉＯ２９８を形成し、これらのＳｉＯ２９８上にｍｉｄ−ｇａｐ材料をそれぞれ成膜しパターニングして、被測定サンプル９５を複数形成する必要があった。
【００１４】
このため、被測定サンプル９５の作成が煩雑であり、しかもこのような被測定サンプル９５を多数必要とするため、仕事関数φｍの測定に長時間を要してしまうという問題があった。仕事関数φｍの測定に多くの手間や時間がかかってしまうと、結果的に、半導体装置の製造コストを上昇させてしまうおそれがある。
そこで、この発明はこのような問題を解決したものであって、導電膜の仕事関数を容易、かつ迅速に測定できるようにした仕事関数の測定方法及びその測定装置の提供を目的とする。
【００１５】
【課題を解決するための手段】
上記した課題を解決するために、本発明に係る第１の仕事関数の測定方法は、基板上に形成された導電膜の仕事関数を測定する方法であって、半導体基板と当該半導体基板上に設けられた絶縁膜とからなる複数の測定プローブの該絶縁膜と基板上の導電膜とをそれぞれ対向させ、かつ接触させてキャパシタを複数形成し、当該キャパシタのＣ−Ｖ特性をそれぞれ測定する工程と、このＣ−Ｖ特性の測定結果から導電膜の仕事関数を算出する工程とを有し、Ｃ−Ｖ特性を測定する工程では、測定プローブごとにキャパシタの絶縁膜厚さをそれぞれ異ならせることを特徴とするものである。
【００１６】
本発明に係る第１の仕事関数の測定方法によれば、所定の基板上に形成された導電膜と、複数の測定プローブとを用いて絶縁膜厚さの異なる複数のキャパシタを形成しているので、従来方式と比べて、被測定用のサンプルを多数作成する必要がなく、その作成方法も簡単である。また、測定プローブは、被測定用のサンプルとは異なり、一度作成してしまえば破損するまで繰り返しの使用（再使用）が可能である。それゆえ、導電膜の仕事関数を容易、かつ迅速に測定することができる。
【００１７】
本発明に係る第２の仕事関数の測定方法は、基板上に形成された導電膜の仕事関数を測定する方法であって、半導体基板と当該半導体基板上に設けられた絶縁膜とからなる測定プローブの該絶縁膜と基板上の導電膜とを対向させてキャパシタを形成し、該絶縁膜と導電膜との離隔距離を変えて当該キャパシタのＣ−Ｖ特性を複数回測定する工程と、このＣ−Ｖ特性の測定結果から導電膜の仕事関数を算出する工程とを有することを特徴とするものである。
【００１８】
本発明に係る第２の仕事関数の測定方法によれば、所定の基板上に形成された導電膜と測定プローブとを接近させ、または離間させてキャパシタの容量を変えている。従って、上述した第１の仕事関数の測定方法と同様に、被測定用のサンプルを多数作成する必要がなく、その作成方法も簡単である。また、測定プローブは、被測定用のサンプルとは異なり再使用が可能である。それゆえ、導電膜の仕事関数を容易、かつ迅速に測定することができる。
【００１９】
さらに、この第２の仕事関数の測定方法によれば、上述した第１の仕事関数の測定方法と比べて、少なくとも１個の測定プローブを用意することで、導電膜の仕事関数を測定することができる。測定プローブを複数個必要とはしない。これにより、測定プローブ間の特性（ＱＳＳやＮｓｕｂ等）のばらつきを無くすことができ、導電膜の仕事関数を精度良く測定することができる。
【００２０】
本発明に係る第１の仕事関数の測定装置は、基板上の導電膜の仕事関数を測定する装置であって、半導体基板と当該半導体基板上に設けられた絶縁膜とからなる複数の測定プローブと、この測定プローブの絶縁膜と基板上の導電膜とをそれぞれ対向させ、かつ接触させてキャパシタを複数形成し、当該キャパシタのＣ−Ｖ特性をそれぞれ測定するＣ−Ｖ測定手段と、このＣ−Ｖ特性の測定結果から導電膜の仕事関数を算出する演算処理手段とを備え、このキャパシタの絶縁膜厚さは、測定プローブごとにそれぞれ異なることを特徴とするものである。
【００２１】
本発明に係る第１の仕事関数の測定装置によれば、導電膜の仕事関数を測定する際に、所定の基板上に形成された導電膜をそのまま被測定用のサンプルとして用いることができる。また、この被測定用のサンプルは少なくとも１個あれば良い。従って、導電膜の仕事関数を容易、かつ迅速に測定することができる。
本発明に係る第２の仕事関数の測定装置は、基板上に形成された導電膜の仕事関数を測定する装置であって、半導体基板と当該半導体基板上に設けられた絶縁膜とからなる測定プローブと、この測定プローブの絶縁膜と基板上の導電膜とを対向させてキャパシタを形成し、当該絶縁膜と導電膜との離隔距離を変えて該キャパシタのＣ−Ｖ特性を複数回測定するＣ−Ｖ測定手段と、このＣ−Ｖ特性の測定結果から導電膜の仕事関数を算出する演算処理手段とを備えたことを特徴とするものである。
【００２２】
本発明に係る第２の仕事関数の測定方法によれば、上述した第１の仕事関数の測定装置と同様に、導電膜の仕事関数を容易、かつ迅速に測定することができる。また、第１の仕事関数の測定装置と比べて、少なくとも１個の測定プローブで導電膜の仕事関数を測定することができる。これにより、測定プローブ間の特性（ＱＳＳやＮｓｕｂ等）のばらつきを無くすことができ、導電膜の仕事関数を精度良く測定することができる。
【００２３】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施形態に係る仕事関数の測定方法及びその測定装置について説明する。
（１）第１実施形態
図１は、本発明の実施形態に係る仕事関数の測定装置１００の構成例を示す概念図である。この測定装置１００は、半導体装置の電極等に用いられるｍｉｄ−ｇａｐ材料の仕事関数φｍを測定する装置である。まず始めに、この測定装置１００について説明する。
【００２４】
図１に示すように、この測定装置１００は、ステージ１と、高周波Ｃ−Ｖ測定器（以下で、Ｃ−Ｖ測定器という）１０と、このＣ−Ｖ測定器１０にそれぞれの一端が接続されている接地端子３及びバイアス端子５と、測定プローブ３０等から構成されている。
ステージ１は、被測定サンプル５０を支持する金属製の台である。このステージ１の被測定サンプル５０を載せる面（以下で、載置面という）はＳｉウエーハ５１に対して十分な平坦性を有している。また、この載置面には複数の吸着孔（図示せず）が設けられている。この吸着孔には排気ポンプ（図示せず）が接続されており、この排気ポンプを動作させることによって被測定サンプル５０を載置面に固定するような構成となっている。さらに、このステージ１にはモータが取り付けられており、このモータを動作させることによって、ステージ１を図１のＺ軸方向に移動させるような構成となっている。
【００２５】
Ｃ−Ｖ測定器１０は、接地端子３とバイアス端子５との間に高周波を重畳したバイアス電圧を印加して、接地端子３とバイアス端子５との間の容量を測定する機器である。このＣ−Ｖ測定器１０はＣＰＵ（ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ）と、高周波Ｃ−Ｖ測定を実行するためのソフトウェアプログラム（以下で、測定シーケンスという）を格納したＲＯＭ（ｒｅａｄ  ｏｎｌｙ  ｍｅｍｏｒｙ）と、バイアス条件等の入力設定を格納するＲＡＭ（ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）と、入力設定や測定結果を表示するモニタ部と、電源等から構成されている。後述するＣ−Ｖ測定（図３のステップＡ３〜Ａ５や、図４のステップＢ３〜Ｂ５）は、Ｃ−Ｖ測定器１０内のＣＰＵが、ＲＡＭに格納された入力設定と、ＲＯＭに格納された測定シーケンスを読み出し実行することによって行なわれる。
【００２６】
測定プローブ３０は、例えばＳｉチップ３１とこのＳｉチップ３１上に形成されたＳｉＯ２３３とから構成されている。この測定プローブ３０の形成方法は、以下の通りである。まず始めに、Ｓｉウエーハの裏面にこのウエーハの導電型と同じ型の不純物を高濃度にドーピングして、高濃度層３２を形成する。例えば、Ｓｉウエーハがｐ型の場合には、ボロン等のｐ型不純物を高濃度にドーピングする。次に、このＳｉウエーハの表面に０．１μｍ程度のＳｉＯ２３３を形成する。このＳｉＯ２３３の形成は、例えば熱酸化やＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）によって行う。そして、このＳｉウエーハを５ｍｍ角程度のＳｉチップ３１にダイシングする。これにより、測定プローブ３０を完成させる。
【００２７】
また、この第１実施形態では、ＳｉＯ２３３の膜厚（以下で、ＴＯＸという）の異なる測定プローブ３０を複数個用意する。この場合には、裏面に高濃度層３２を形成したＳｉウエーハ９６を複数枚用意し、これらＳｉウエーハの表面にＳｉＯ２３３をそれぞれ厚く形成する。そして、Ｓｉウエーハごとにエッチング時間（エッチング量）を変えながら、ＳｉＯ２３３をＨＦ等でエッチングして、ＴＯＸをそれぞれ異ならせる。
【００２８】
このように作成した複数個の測定プローブ３０は、一度用意してしまえば再使用することができ、測定の度にいちいち作成する必要はない。この測定プローブ３０の裏面に、接地端子３の他端が接続される。
図２は接地端子３の構造例を示す断面図である。図２に示すように、この接地端子３は、例えば通常のマニュアルプロ−バーのプローブヘッドを改造したような形状を有している。この接地端子３の測定プローブ３０を支持する面（以下で、支持面という）には排気ポンプ（図示せず）と接続された吸着孔が設けられている。この排気ポンプを排気動作させることによって、測定プローブ３０の高濃度層３２（裏面）側を接地端子３の支持面に真空吸着させる。この構造によって、測定プローブ３０の交換を容易に行うことができる。
【００２９】
なお、これらの測定プローブ３０と接地端子３の固定方法は真空吸着でなくても良く、測定プローブ３０と被測定サンプル５０のそれぞれの平行度を合わせるような他の固定方法を用いることも可能である。
また、図１に示すように、被測定サンプル５０は、Ｓｉウエーハ５１と、スパッタ法等によってＳｉウエーハ５１上に成膜されたｍｉｄ−ｇａｐ材料５２とから構成されている。つまり、被測定サンプル５０には、Ｓｉ上またはＳｉＯ２上にスパッタ等でｍｉｄ−ｇａｐ材料を成膜したウエーハをそのまま用いる。従来方式の被測定サンプルと比べて、ｍｉｄ−ｇａｐ材料をパターニングする必要がなく、その作成は簡単である。
【００３０】
次に、この測定装置１００を用いて、ｍｉｄ−ｇａｐ材料５２の仕事関数φｍを測定する方法について説明する。
図３は、ｍｉｄ−ｇａｐ材料５２の仕事関数φｍの測定方法を示すフローチャートである。まず始めに、図３のステップＡ１で、ＳｉＯ２３３の膜厚（ＴＯＸ）を変えた複数個の測定プローブ３０を用意する。上述したように、この測定プローブ３０は、一度用意してしまえば再使用でき、測定の度にいちいち作成する必要はない。この第１実施形態では、ＴＯＸを変えた測定プローブ３０を例えば４個用意する。
【００３１】
次に、図３のステップＡ２で、被測定サンプル５０を用意する。この被測定サンプル５０には、上述したように、ＳｉまたはＳｉＯ２上にスパッタ法等でｍｉｄ−ｇａｐ材料５２を成膜したウエーハを用いる。そして、図３のステップＡ３で、測定装置１００を用いて被測定サンプル５０をＣ−Ｖ測定する。
即ち、図１に示すように、まず始めに、測定プローブ３０の高濃度層３２側を接地端子３に接続する。次に、図４（Ａ）に示すように、ｍｉｄ−ｇａｐ材料５２と測定プローブ３０のＳｉＯ２３３とを対向させた状態で接触させる。そして、この測定プローブ３０のＳｉＯ２３３側をｍｉｄ−ｇａｐ材料５２の表面に接触させる。次に、バイアス端子５（図１参照）をｍｉｄ−ｇａｐ材料５２に接続する。
【００３２】
そして、この状態を維持したまま、図４（Ａ）に示すように、測定プローブ３０とｍｉｄ−ｇａｐ材料膜５２とにより形成されるＭＯＳキャパシタが蓄積状態になるようにバイアス端子にバイアス電圧を印加する。これにより、ＳｉＯ２３３の膜厚ＴＯＸが求まる。また、ＭＯＳキャパシタが空乏および反転状態になるようにバイアス端子にバイアス電圧を印加することにより、Ｓｉチップ３１の基板濃度Ｎｓｕｂと、ＭＯＳキャパシタのフラットバンド電圧Ｖｆｂが求まる。さらに、求めたＮｓｕｂを▲１▼式に当てはめて、φｓを求める。
【００３３】
次に、図４（Ｂ）に示すように、測定プローブ３０をＴＯＸ１のものからＴＯＸ２のものに換えて２回目のＣ−Ｖ測定を行い、ＭＯＳキャパシタのＣＯＸと、Ｖｆｂ等を求める。この例では、複数の測定プローブ間でｍｉｄ−ｇａｐ材料５２と対向する面のＳｉＯ２３３の面積と、Ｓｉチップ３１の面積は一定とする。以下、同様に、ＴＯＸの異なる測定プローブ３０を用いてＭＯＳキャパシタのＣ−Ｖ測定を順次行なう。
【００３４】
図５は、Ｖｆｂと、ＣＯＸとの関係を示す図である。図５の横軸はＣＯＸの逆数、即ち１／ＣＯＸ［ｃｍ２／Ｆ］であり、縦軸はＶｆｂ［Ｖ］である。図３のステップ４では、ステップ３で求めたＶｆｂを１／ＣＯＸに対してプロットし、例えば最小２乗法によって直線式を得る。この直線式は上述した▲３▼式に対応し、この直線式の傾きが▲３▼式のＱＳＳに対応する。そして、この直線式の縦軸切片から、１／ＣＯＸ→０（ＣＯＸ→∞）のときのＶｆｂを求める。図５のステップＡ５では、１／ＣＯＸ→０のときのＶｆｂと、φｓとを▲３▼式に当てはめて、ｍｉｄ−ｇａｐ材料５２の仕事関数φｍを算出する。図３のステップＡ３〜Ａ５の処理は、測定装置１００のＣ−Ｖ測定器１０によって実行される。
【００３５】
このように、本発明の第１実施形態に係るｍｉｄ−ｇａｐ材料５２の仕事関数φｍの測定方法によれば、従来方式と比べて、ｍｉｄ−ｇａｐ材料５２を評価するための被測定サンプル５０は１個でよく、その作成も簡単である。また、測定プローブ３０は、被測定サンプル５０とは異なり再使用が可能である。従って、ｍｉｄ−ｇａｐ材料５２の仕事関数φｍを容易、かつ迅速に測定することができる。これにより、半導体装置の製造コストの低減に寄与することができる。
【００３６】
なお、この第１実施形態では、図５の横軸を１／ＣＯＸ［ｃｍ２／Ｆ］とし、縦軸をＶｆｂ［Ｖ］とする場合について説明したが、図５の横軸は１／ＣＯＸではなく、ＳｉＯ２３３の膜厚ＴＯＸ［ｃｍ］としても良い。これは、１／ＣＯＸとＴＯＸとが１：１に対応するからである。１／ＣＯＸは▲４▼で表される。
１／ＣＯＸ＝ＴＯＸ／（εＯＸ・ε０）…▲４▼
εｏは真空の誘電率、εＯＸはＳｉＯ２の比誘電率である。
【００３７】
この実施形態では、ｍｉｄ−ｇａｐ材料５２が本発明の導電膜に対応し、Ｓｉウエーハ５１が本発明の基板に対応している。また、Ｓｉチップ３１が本発明の半導体基板に対応し、ＳｉＯ２３３が本発明の絶縁膜に対応している。さらに、Ｃ−Ｖ測定器１０が本発明のＣ−Ｖ測定手段と演算処理手段とに対応している。
（２）第２実施形態
上述の第１実施形態では、ＴＯＸの異なる測定プローブ３０を予め複数個用意しておき、これらの測定プローブ３０を被測定サンプル５０に順次接触させて、Ｃ−Ｖ測定を行なっていた。しかしながら、この測定プローブ３０を複数個用意しなくても、ｍｉｄ−ｇａｐ材料５２の仕事関数φｍは測定可能である。
【００３８】
図６は、本発明の第２実施形態に係る仕事関数φｍの測定方法を示すフローチャートである。ここでは、上述した測定プローブ３０を１個だけ用意し、この測定プローブ３０を測定装置１００の接地端子３に取り付けて、ｍｉｄ−ｇａｐ材料５２の仕事関数φｍを測定する場合を想定する。従って、図６及び図７において、第１実施形態と同じ構成を有するものには同じ符号を付し、その詳細説明は省略する。
【００３９】
まず始めに、図６のステップＢ１で、測定プローブ３０を１個用意する。ここでも測定プローブ３０は一度用意してしまえば良く、仕事関数φｍを測定するたびにいちいち作成する必要はない。次に、図６のステップＢ２で、被測定サンプル５０を完成させる。そして、図６のステップＢ３で、上述した測定装置１００を用いて、被測定サンプル５０をＣ−Ｖ測定する。
【００４０】
この被測定サンプル５０のＣ−Ｖ測定の方法は、図７（Ａ）に示すように、第１実施形態と同様である。これにより、Ｓｉチップ３１の基板濃度Ｎｓｕｂと、ＳｉＯ２３３の膜厚ＴＯＸと、測定プローブ３０とｍｉｄ−ｇａｐ材料膜５２とによって形成されるＭＯＳキャパシタの容量ＣＯＸと、Ｖｆｂとを求める。また、求めたＮｓｕｂを▲１▼式に当てはめて、φｓを求める。
【００４１】
次に、図１において、測定装置１００のステージ１をＺ軸方向に下降させることによって、或いは、測定プローブ３０をＺ軸方向に上昇させることによって、測定プローブ３０をｍｉｄ−ｇａｐ材料５２から、距離Ｔａｉｒだけ離す。
そして、図７（Ｂ）に示すように、測定プローブ３０をｍｉｄ−ｇａｐ材料５２から距離Ｔａｉｒだけ離した状態で、２回目のＣ−Ｖ測定を行う。これにより、ＳｉＯ２３３と空気層とを誘電体とするキャパシタの容量Ｃａｃｃ［Ｆ／ｃｍ２］と、Ｖｆｂ等を求める。このＴａｉｒは▲５▼で表すことができる。
【００４２】
2004259884.tif 000003
さらに、▲４▼式で表されるＴａｉｒの値を複数回変えて（測定プローブ３０と被測定サンプル５０とを接近させ、または離間させて）Ｃ−Ｖ測定を行い、ＣａｃｃとＶｆｂとを求める。
【００４３】
図８は、Ｖｆｂと、Ｃａｃｃとの関係を示す図である。図８において、横軸はＣａｃｃの逆数、即ち１／Ｃａｃｃ［ｃｍ２／Ｆ］であり、縦軸はＶｆｂ［Ｖ］である。図６のステップＢ４では、ステップＢ３で求めたＶｆｂを１／Ｃａｃｃに対してプロットし、直線式を得る。
図８に示す直線式は、第１実施形態と同様に▲３▼式に対応し、この直線式の傾きが▲３▼式のＱＳＳに対応する。そして、この直線の縦軸切片から、１／Ｃａｃｃ→０（Ｃａｃｃ→∞）のときのＶｆｂを求める。図６のステップＢ５では、１／Ｃａｃｃ→０のときのＶｆｂと、φｓとを▲３▼式に当てはめて、φｍを算出する。図４のステップＢ３〜Ｂ５は、測定装置１００のＣ−Ｖ測定器１０によって実行される。
【００４４】
このように、本発明の第２実施形態に係るｍｉｄ−ｇａｐ材料５２の仕事関数φｍの測定方法によれば、Ｓｉウエーハ５１上にｍｉｄ−ｇａｐ材料５２を成膜して被測定サンプル５０とし、この被測定サンプル５０と測定プローブ１０とを接近させ、または離間させてＭＯＳキャパシタの容量を変えている。従って、第１実施形態と同様に、被測定サンプルを多数作成する必要がなく、また、その作成方法も簡単である。また、測定プローブ３０は、被測定サンプル５０とは異なり再使用が可能である。これにより、ｍｉｄ−ｇａｐ材料５２の仕事関数φｍを容易、かつ迅速に測定することができる。
【００４５】
また、上述の第１実施形態では測定プローブ３０を、従来例では被測定サンプル９５をそれぞれ複数個使用していた。このため、測定プローブ３０や被測定サンプル９５間で固定電荷ＱＳＳや、基板濃度Ｎｓｕｂ等のばらつきがあり、図５や図１１に示したＣ−Ｖ測定の結果（プロット）が直線にのらないことが多い。これに対して、本発明の第２実施形態では、使用する測定プローブ３０と被測定サンプル５０はそれぞれ１個づつなので、ＱＳＳや、Ｎｓｕｂ等のばらつきを無くすことができ、図８に示したように、Ｃ−Ｖ測定の結果を再現性よく直線にのせることができる。従って、従来例や第１実施形態と比べて、仕事関数φｍを精度良く算出することができる。
【００４６】
なお、この第２実施形態では、図８に示したように、１／Ｃａｃｃに対してＶｆｂをプロットする場合について説明したが、図８の横軸は１／Ｃａｃｃに限らず、例えば酸化膜換算膜厚（ＥＯＴ）でも良い。これは、ＥＯＴと１／Ｃａｃｃとが１：１に対応するからである。ＥＯＴ［ｃｍ］は▲４▼´表される。
ＥＯＴ＝εＯＸ・ε０／Ｃａｃｃ…▲４▼´
また、この第２実施形態では、ステージ１の上下の移動精度（正確さではなく、どれだけ細かな動きができるか）がかなり要求される。上下移動の分解能が悪いと、測定プローブ３０と被測定サンプル５０との離隔距離が急激に大きくなるため容量が急減してしまう。そこで、測定プローブ３０と空気層、被測定サンプル５０とから構成されるキャパシタの容量に対して、ステージ１の上下の移動精度を確保しておく必要がある。
【００４７】
例えば、Ｓｉチップが５ｍｍ角、ＳｉＯ２３３の膜厚（ＴＯＸ）が０．１μｍ、Ｔａｉｒが１μｍのとき、このキャパシタの容量は数１００ｐＦである。この場合には、ステージ１を約１μｍ刻みで動かせるように調整しておくことが望ましい。
【図面の簡単な説明】
【図１】本発明の実施形態に係る測定装置１００の構成例を示す概念図。
【図２】接地端子３の構造例を示す断面図。
【図３】第１実施形態に係る仕事関数の測定方法を示すフローチャート。
【図４】第１実施形態に係る仕事関数の測定方法を示す工程図。
【図５】Ｖｆｂと、ＣＯＸとの関係を示す図。
【図６】第２実施形態に係る仕事関数の測定方法を示すフローチャート。
【図７】第２実施形態に係る仕事関数の測定方法を示す工程図。
【図８】Ｖｆｂと、Ｃａｃｃとの関係を示す図。
【図９】従来例に係る測定装置９０の構成例を示す概念図。
【図１０】従来例に係る仕事関数の測定方法を示すフローチャート。
【図１１】従来例に係るＶｆｂと、ＣＯＸとの関係を示す図。
【図１２】金属と、ＳｉＯ２と、Ｓｉのエネルギーバンド図。
【符号の説明】
１  ステージ、３  接地端子、５  バイアス端子、１０  Ｃ−Ｖ測定器、３０測定プローブ、３１  Ｓｉチップ、３２  高濃度層、３３  ＳｉＯ２、５０  被測定サンプル、５１  Ｓｉウエーハ、５２  ｍｉｄ−ｇａｐ材料、１００  測定装
【図１】
2004259884.tif 000004
【図２】
2004259884.tif 000005
【図３】
2004259884.tif 000006
【図４】
2004259884.tif 000007
【図５】
2004259884.tif 000008
【図６】
2004259884.tif 000009
【図７】
2004259884.tif 000010
【図８】
2004259884.tif 000011
【図９】
2004259884.tif 000012
【図１０】
2004259884.tif 000013
【図１１】
2004259884.tif 000014
【図１２】
2004259884.tif 000015