(57)【要約】【課題】本発明は、基板面の限られた狭いパターン領域を有効に活用して、基板内に高容量のキャパシタンスを有する回路を形成でき、これにより、部品実装点数の削減及びこれに伴う装置の小型化、高密度化を図ることができるプリント配線板、電子機器およびプリント板製造方法を提供することを課題とする。【解決手段】プリント配線板１０に於いて、第２層に設けた電源層１４と、第３層に設けたグラウンド層１５との間には、電源層１４とグラウンド層１５の互いに対向する面から垂直方向に、電源層１４に導通する複数の導体１６，１６，…と、グラウンド層１５に導通する複数の導体１７，１７，…とが交互に配置され、電源層１４に導通する板状電極１６ａ，１６ａ，…と、グラウンド層１５に導通する板状電極１７ａ，１７ａ，…と、その各導体間に介在する絶縁層１３とにより、所望する高容量のキャパシターが構成される。【選択図】    図１
2004207612.tif 000002
【特許請求の範囲】
【請求項１】
電源層とグラウンド層の互いに対向する面から垂直方向に、電源の電位を持つ導体とグラウンドの電位を持つ導体とを交互に配置し、前記電源層とグラウンド層との間にキャパシタンスとしての容量を確保したことを特徴とするプリント配線板。
【請求項２】
前記導体は、電源層とグラウンド層から垂直方向に突出し互いにオーバラップする板状電極であることを特徴とする請求項１記載のプリント配線板。
【請求項３】
前記導体は、電源層とグラウンド層から垂直方向に突出し互いにオーバラップする棒状電極であることを特徴とする請求項１記載のプリント配線板。
【請求項４】
２つの層の互いに対向する面から、一方の層の電位を持つ導体及び他方の層の電位を持つ導体を交互に突出させて、前記２つの層間にキャパシタンスとしての容量を確保した回路基板を具備したことを特徴とする電子機器。
【請求項５】
前記回路基板に設けた２つの層は、電源層とグラウンド層である請求項４記載の電子機器。
【請求項６】
前記導体は、前記回路基板の複数の箇所に、所定のキャパシタンスを形成するように設けられる請求項４記載の電子機器。
【請求項７】
前記各導体を板状に形成し、前記一方の層の電位を持つ導体の板面と前記他方の層の電位を持つ導体の板面とを対向させて配置した請求項４記載の電子機器。
【請求項８】
前記導体を角柱状若しくは円柱状に形成した請求項４記載の電子機器。
【請求項９】
所定厚の絶縁材料に、一方の面及び他方の面より所定のピッチで交互に凹状部を形成するステップと、
前記絶縁材料の一方の面及び他方の面に形成された各凹状部に導体部を形成するステップと、
前記絶縁材料の一方の面及び他方の面に前記導体部に導通するパターンを形成するステップと
を具備して、前記２つの層間にキャパシタンスとしての容量を確保することを特徴とするプリント配線板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プリント配線板、プリント配線板を用いた電子機器、およびプリント配線板の製造方法に関する。
【０００２】
【従来の技術】
情報処理機器に用いられるプリント配線板に於いて、電源ラインとグラウンドとの間に所定容量のコンデンサを実装する際、従来では表面実装タイプのコンデンサをはんだ付け接続して実装していた。例えば電源ラインとグラウンドとの間に於いては、実装ＬＳＩ各々の各電源ピン近傍の電源ライン−グラウンド間にバイパスコンデンサがはんだ付け実装される。しかしながらこの種コンデンサの実装手段は、実装部品点数の増加に伴う装置構成上の種々の制約を受け、より小型化、高密度化を図る上で問題があった。
【０００３】
また、プリント配線板の厚さ方向に離間して平行に配置された電源層及びグラウンド層の重なりあうパターン面の面積、パターン間の距離、絶縁材料等を考慮して所定容量のキャパシタンスを形成する技術がある（例えば、特許文献１参照）。この際の電源層とグラウンド層間のキャパシタンスとしての容量Ｃは次のような式で表される。
【０００４】
Ｃ＝ｋ  Ａε０／ｄ    ・・・式１
ここで、Ａは電極面積、すなわちグラウンド層と電源層が互いに対向している面積（Ａ＝Area）、ｄは誘電体の厚み（Ｄ＝Dielectric）、ｋは材料の誘電率（ｋ＝ Dieclectric Constnt）、ε０は定数（８．８５ｐＦ）である。
【０００５】
しかしながら上記した基板の層間パターン面によりキャパシタンスを形成する技術に於いては、以下のような問題がある。即ち、電源層−グラウンド層間に、高容量のキャパシタンスが求められた場合、上記式１のＡを大きくする、ｄを薄くする、ｋを大きくする等の方法がある。Ａについては、製品固有のサイズであり、それほど大きく変えることができない。ｄに関しては電源層−グラウンド層間の絶縁性を保つために限界がある。ｋについては、一般的な搭載部品のコンデンサに使用している誘電体のｋは数千から数万であるが、セラミックスのように硬く、プリント配線板としての加工に向いていない。一般的なプリント配線板用の材料のｋは３−５程度であり、高容量材料と言われるものでも数十の値である。従って上記したパターン面によりキャパシタンスを形成する技術に於いて、回路上で要求される高容量のコンデンサの値を引き出すには大きなパターン面積が必要となり、小型化、高密度化に対して実用面で適用が困難であるという問題がある。
【０００６】
【特許文献１】
特開２０００−１５１１０４
【０００７】
【発明が解決しようとする課題】
上述したように、プリント基板の電源ラインとグラウンドとの間にコンデンサをはんだ付け実装する構成に於いては、実装部品点数の増加に伴う装置構成上の種々の制約を受け、小型化、高密度化を図る上で種々の問題があった。また、基板の層間パターン面によりキャパシタンスを形成する技術に於いては、回路上で要求される高容量のコンデンサの値を引き出すには、大きな（広い）パターン面積が必要となり、従って、装置の小型、高密度化に際し、実用面で適用が困難であるという問題があった。
【０００８】
本発明は上記実情に鑑みなされたもので、基板面の限られた狭いパターン領域を有効に活用して、基板内に高容量のキャパシタンスを有する回路を形成でき、これにより、部品実装点数の削減及びこれに伴う装置の小型化、高密度化を図ることのできるプリント配線板、電子機器およびプリント配線板の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、平行する層間のパターンの面積に応じて所望する容量のキャパシタンスを確保するのではなく、絶縁層を介し平行して重なる２つの層間に於いて、上記２つの層から互いに対向する層方向に所定のピッチで複数の導体を立設し、その各導体と、その導体間に介在する絶縁層材料とにより、基板面の限られた狭いパターン領域を有効に活用して、所望する大きな容量のキャパシタンスを確保することを特徴とする。
【００１０】
即ち、本発明は、電源層とグラウンド層の互いに対向する面から垂直方向に、電源の電位を持つ導体とグラウンドの電位を持つ導体とを交互に配置し、前記電源層とグラウンド層との間にキャパシタンスとしての容量を確保したプリント配線板を特徴とする。
【００１１】
このようなプリント配線板構造とすることにより、基板面の限られた狭いパターン領域を有効に活用して、所望する大きな容量のキャパシタンスを確保することができるとともに、有効な回路配線パターン領域を無駄なく拡張することができる。
【００１２】
また、本発明は、２つの層の互いに対向する面から、一方の層の電位を持つ導体及び他方の層の電位を持つ導体を交互に突出させて、前記２つの層間にキャパシタンスとしての容量を確保した回路基板を具備した電子機器を特徴とする。
【００１３】
このように構成された電子機器に於いては、回路基板上に実装されるコンデンサ部品を削減して若しくは皆無にして、安価な構成で容易に機器を製造できるとともに、機器の小型化、高機能化を図ることができる。
【００１４】
また、本発明は、多層回路基板を用いた電子機器の回路形成方法であって、前記回路基板に、絶縁層を介して平行に配置された２つの層の互いに対向する面から一方の層の電位を持つ導体と他方の層の電位を持つ導体とを交互に突出させて、前記２つの層間に所定容量のキャパシタンスをもつ回路を形成したことを特徴とする。
【００１５】
このような回路形成方法を用いることで、はんだ実装されるコンデンサ部品を削減若しくは皆無にした小型で安価な電子機器が提供できる。
【００１６】
また、本発明は、プリント配線板の製造方法に於いて、所定厚の絶縁材料に、一方面及び他方面より所定のピッチで交互に凹状部を形成するステップと、前記絶縁材料の一方面及び他方面に形成された各凹状部に導体部を形成するステップと、前記絶縁材料の一方面及び他方面に前記導体部に導通するパターンを形成するステップとを具備して、前記２つの層間にキャパシタンスとしての容量を確保することを特徴とする。
【００１７】
このようなプリント配線板の製造方法を用いることにより、限られたパターン面積を有効に活用して、所望する大きな容量のキャパシタンスを有する回路を容易に形成することができる。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。ここでは、電源層と、グラウンド層との間に、キャパシタンスとしての容量を確保したプリント配線板を例に実施形態を説明する。
【００１９】
図１は本発明の第１実施形態に於ける多層プリント配線板の要部の構成を示す断面図である。この実施形態では、説明を簡素にするため、多層プリント配線板を、４層（Ｌ１〜Ｌ４）で構成し、内層となる第２層（Ｌ２）に電源層を設け、第３層にグラウンド層を設けた例を示している。
【００２０】
図１に示す多層プリント配線板１０は、絶縁層１１および１３と、スルーホール１２ａ，１２ｂと、電源層１４と、グラウンド層１５と、導体１６，１６，…、および１７，１７，…とを有して構成される。導体１６，１６，…は第２層の電源層１４に導電接続され、導体１７，１７，…は第３層のグラウンド層１５に導電接続される。この各導体１６，１６，…、１７，１７，…の形状、配置等については後述する。
【００２１】
スルーホール１２ａ，１２ｂは、絶縁層１１及び内層（第２、第３層）を貫通して外層（第１、第４層）に設けたスルーホールランドに導通する。このスルーホール１２ａ，１２ｂのうち、スルーホール１２ａは上記第２層（Ｌ２）に設けた電源層１４に導電接続され、スルーホール１２ｂは上記第３層（Ｌ３）に設けたグラウンド層１５に導電接続される。従ってスルーホール１２ａに導電接続されたスルーホールランドと、スルーホール１２ｂに導電接続されたスルーホールランドとは、動作電源を必要とする実装部品（例えばＬＳＩ）の電源供給端となり、上記各スルーホール１２ａ，１２ｂは、電源ピン、及びグラウンドピンの挿入孔として用いることができる。
【００２２】
上記第２層（Ｌ２）に設けた電源層１４と、第３層（Ｌ３）に設けたグラウンド層１５との間には、電源層１４とグラウンド層１５の互いに対向する面から垂直方向に、電源層１４に導電接続された電源（図６のＶｃｃ参照）の電位を持つ複数の導体１６，１６，…と、グラウンド層１５に導電接続された接地（図６のＧＮＤ参照）の電位を持つ複数の導体１７，１７，…とが交互に配置される。
【００２３】
この電源層１４に導通接続された複数の導体１６，１６，…と、グラウンド層１５に導電接続された複数の導体１７，１７，…とは、例えばパターンめっき、若しくは導電ペースト等により多層プリント配線板１０内の任意の内層部分に形成可能である。
【００２４】
図２は上記図１に示す本発明の第１実施形態に於ける多層プリント配線板１０の製造工程の一例を示したもので、ここでは、導電ペーストを用いるビルドアッププロセスを用いて、上記電源の電位を持つ導体１６，１６，…、及びグラウンドの電位を持つ導体１７，１７，…を形成する場合の工程を例に示している。
【００２５】
図３は本発明の第１実施形態に於ける上記電源層１４に導通接続された導体１６，１６，…と、グラウンド層１５に導電接続された導体１７，１７，…との形状を示している。ここでは、電源層１４とグラウンド層１５から垂直方向に突出し互いにオーバラップする各導体１６，１６，…、１７，１７，…をそれぞれ板状の電極１６ａ，１６ａ，…、１７ａ，１７ａ，…により構成し、電源の電位を持つ板状電極１６ａ，１６ａ，…と、グラウンドの電位を持つ板状電極１７ａ，１７ａ，…とを交互に、かつ板面を対向させて配置している。
【００２６】
即ち、図３に示す本発明の第１実施形態では、電源層１４に導通接続してグラウンド層１５の方向に一定の間隔で櫛歯状に立設された複数の板状電極１６ａ，１６ａ，…と、グラウンド層１５に導通接続して電源層１４の方向に一定の間隔で櫛歯状に立設された複数の板状電極１７ａ，１７ａ，…とが互いに板面を向かい合わせ交互に噛み合うように所定の間隙をもって配置される。また、上記電源の電位を持つ複数の板状電極１６ａ，１６ａ，…と、グラウンドの電位を持つ複数の板状電極１７ａ，１７ａ，…との間には、図１に示すように絶縁層１３が介在されている。
【００２７】
上記第２層の電源層１４に導通する複数の板状電極１６ａ，１６ａ，…と、第３層のグラウンド層１５に導通する複数の板状電極１７ａ，１７ａ，…と、その各導体（板状電極）間に介在する絶縁層１３とにより、プリント配線板１０の任意の内層部分に、所望する高容量のキャパシターが構成される。この際、上記板状電極１６ａ，１６ａ，…、１７ａ，１７ａ，…によってプリント配線板１０の電源層１４とグラウンド層１５との間に形成されるキャパシタンスは、電源層１４に導通する板状電極１６ａ，１６ａ，…と、グラウンド層１５に導通する板状電極１７ａ，１７ａ，…との対向する総体的な面積（電極の数×電極の面積）および間隔、上記電源層１４に導通する板状電極１６ａ，１６ａ，…とグラウンド層１５に導通する板状電極１７ａ，１７ａ，…との間に介在する絶縁層１３の誘電率（ε）等によって決まる。
【００２８】
上記した電源の電位を持つ複数の板状電極１６ａ，１６ａ，…、及びグラウンドの電位を持つ複数の板状電極１７ａ，１７ａ，…は、例えばレーザーによる穴空け加工、若しくはドリルによる穴空け加工、若しくはケミカルエッチングによる穴空け加工、バイヤホール等のめっき技術等を用いることによって成形可能である。
【００２９】
この際のプリント配線板製造工程の一例を図２に示している。図２は上記板状電極１６ａ，１６ａ，…、１７ａ，１７ａ，…をレーザーによる穴空け加工技術により形成する際のプリント配線板製造工程の一例を示したもので、ここでは、導電ペーストを用いるビルドアッププロセスを用いた工程を例示している。
【００３０】
この図２に示すプリント配線板の製造工程では、先ず絶縁層１３となるプリプレグに、レーザーにより、図示するように、一方の面及び他方の面より所定のピッチで交互に凹状部（断面長方形状の穴）を形成する（図２ステップＳ１，Ｓ２）。
【００３１】
次に、上記絶縁層１３となるプリプレグに形成した各凹状部に、導電ペースト（銅ペースト）をスクリーン印刷で充填し（図２ステップＳ３）、硬化後、その両面に銅はくを置いて積層する（図２ステップＳ４，Ｓ５）。
【００３２】
上記銅はくの積層後、パターン形成、エッチングを行って、第２層（Ｌ２）に電源層１４、第３層（Ｌ３）にグラウンド層１５を形成し、更に、図１及び図３に示すように、電源層１４とグラウンド層１５の互いに対向する面から垂直方向に、電源層１４に導通する複数の導体１６，１６，…と、グラウンド層１５に導通する複数の導体１７，１７，…とを交互に配置した内層板を得る（図２ステップＳ６，Ｓ７）。
【００３３】
更に、上記内層板の両面に積層する外層板について、それぞれ、プリプレグに、レーザーにより、ビア穴加工、ペースト充填を行い（図２ステップＳ８〜Ｓ１０）、これらを上記内層板に積層して（図２ステップＳ１１）、パターン形成（図２ステップＳ１２１）、エッチング（図２ステップＳ１３）を行うことにより、図１に示すような４層（Ｌ１〜Ｌ４）構造の多層プリント配線板１０ができあがる。
【００３４】
このようにして、作られた多層プリント配線板１０には、上記第２層（Ｌ２）に設けた電源層１４に導通する複数の導体１６，１６，…（図３に示す板状電極１６ａ，１６ａ，…）と、第３層（Ｌ３）に設けたグラウンド層１５に導通する複数の導体１７，１７，…（図３に示す板状電極１７ａ，１７ａ，…）、及びその各導体（板状電極）間に介在する絶縁層１３とにより、所望する高容量のキャパシターが構成される。
【００３５】
これにより、基板上に平面的な拡がりをもたせることなく、基板面の限られた狭いパターン領域を有効に活用して、電源層１４とグラウンド層１５との相対面積を大きくとることができ、上記した式１のＡの値を大きくできることから、キャパシタンスとして高容量を確保できる。
【００３６】
また、絶縁層１３の誘電率（ε）、電源の電位を持つ導体１６，１６，…（板状電極１６ａ，１６ａ，…）とグラウンドの電位を持つ導体１７，１７，…（板状電極１７ａ，１７ａ，…）との間のピッチ、電源の電位を持つ導体１６，１６，…（板状電極１６ａ，１６ａ，…）とグラウンドの電位を持つ導体１７，１７，…（板状電極１７ａ，１７ａ，…）とが重なる面積等を調整することにより、キャパシタンスとなる容量（Ｃ）を所望する値に調整することができる。
【００３７】
図３は本発明の第２実施形態に於ける上記各導体１６，１６，…、１７，１７，…の形状を示したもので、ここでは、電源層１４とグラウンド層１５から垂直方向に突出し互いにオーバラップする、電源の電位を持つ導体１６，１６，…と、グラウンドの電位を持つ導体１７，１７，…とをそれぞれ棒状（剣山状）の電極１６ｂ，１６ｂ，…、１７ｂ，１７ｂ，…で構成している。
【００３８】
このような棒状（剣山状）の電極１６ｂ，１６ｂ，…、１７ｂ，１７ｂ，…をもつ内層構造に於いても、上記した第１実施形態と同様に、基板上に平面的な拡がりをもたせることなく、基板面の限られた狭いパターン領域を有効に活用して、電源層１４とグラウンド層１５との相対面積を大きくとることができ、上記した式１のＡの値を大きくできることから、キャパシタンスとして高容量を確保できる。
【００３９】
次に、図５及び図６を参照して本発明の第３実施形態を説明する。この第３実施形態では、上記した第１実施形態若しくは第２実施形態によるキャパシタンスを有するプリント配線板を用いた電子機器の要部の構成例を示したもので、図５は本発明の第３実施形態に於ける要部の構成説明図、図６は本発明の第３実施形態に於ける要部の構成を示す回路ブロック図である。
【００４０】
この第３実施形態は、図５に示すように、内層に、電源層１４とグラウンド層１５とを設けたプリント配線板１０に於いて、ｎ個の集積回路素子（ＬＳＩ）実装位置Ｐ，Ｐ，…それぞれの電源ピン近傍と、グラウンドピン近傍との間に、上記第１実施形態若しくは第２実施形態によるキャパシタンス形成手段により、所定容量のバイパスコンデンサＣ１，Ｃ２，…Ｃｎを形成する。この際の回路構成例を図６に示している。ここでは電子機器の回路構成要素として、図５に示す所定容量のバイパスコンデンサＣ１，Ｃ２，…Ｃｎを形成したプリント配線板１０と、このプリント配線板１０上に実装される複数の集積回路素子（ＬＳＩ−１，ＬＳＩ−２，…，ＬＳＩ−ｎ）５１，５１，…と、この各集積回路素子５１，５１，…に動作電源（Ｖｃｃ）を供給する電源回路（ＰＳ）５０及び電源ライン６０とを有して構成される。尚、上記電源ライン６０は、上記図５に示す電源層１４により実現される。
【００４１】
上記した図５及び図６に示す構成の電子機器に於いては、実装される複数の集積回路素子（ＬＳＩ−１，ＬＳＩ−２，…，ＬＳＩ−ｎ）５１，５１，…各々の電源ピン−グラウンド（ＧＮＤ）間に、予めバイパスコンデンサＣ１，Ｃ２，…Ｃｎがプリント回路基板内に設けられている（回路形成されている）ことから、バイパスコンデンサをはんだ付け実装する必要は無く、限られた基板面を有効に活用でき、実装配線パターン密度を向上できる。更に、これに伴い、はんだ実装部品を削減して機器構成を簡素化、小型化、高密度化できる。
【００４２】
尚、上記各実施形態に於いては、電源層とグラウンド層の互いに対向する面から垂直方向に、電源の電位を持つ複数の導体と、グラウンドの電位を持つ複数の導体とを、それぞれ図３に示すような板状電極、若しくは図４に示すような棒状電極として構成し、基板内に高容量のキャパシタンスを形成可能にしているが、これに限らず、例えば板状電極と棒状電極の組み合わせ、若しくは板状、棒状以外の形状により構成して基板内に高容量のキャパシタンスを形成してもよい。また、上記板状電極、および棒状電極を形成するプリント配線板製造技術も上記図２に示した製造工程に限らず、例えばパネルめっき法、パターンめっき法、セミアディティブ法等、他のプリント配線板製造技術によっても加工可能である。
【００４３】
更に、上記各実施形態に於いては、多層プリント配線板の第２層に電源層を設け、第３層にグラウンド層を設けて、その電源層とグラウンド層との間に、互いに対向する面から垂直方向に、電源の電位を持つ複数の導体と、グラウンドの電位を持つ複数の導体とを設けたキャパシターの構成を例に示したが、これに限らず、多層プリント配線板の任意の層間に於いて、互いに対向する面から垂直方向に複数の導体を設けて、所望する任意の回路部分に任意容量のキャパシターを形成することも可能である。
【００４４】
【発明の効果】
以上詳記したように本発明によれば、基板面の限られた狭いパターン領域を有効に活用して、基板内に高容量のキャパシタンスを有する回路を形成でき、これにより、部品実装点数の削減及びこれに伴う装置の小型化、高密度化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１、第２実施形態に於けるプリント配線板の要部の構成を示す断面図。
【図２】本発明の第１実施形態に於けるプリント配線板の製造工程を示す図。
【図３】本発明の第１実施形態に於ける各導体の形状を示す斜視図。
【図４】本発明の第２実施形態に於ける各導体の形状を示す斜視図。
【図５】本発明の第３実施形態に於ける要部の構成説明図
【図６】本発明の第３実施形態に於ける要部の構成を示す回路ブロック図
【符号の説明】
１０…プリント配線板、１１，１３…絶縁層、１２ａ，１２ｂ…スルーホール、１４…電源層、１５…グラウンド層、１６…電源の電位を持つ導体、１６ａ…電源の電位を持つ板状電極、１７…グラウンドの電位を持つ導体、１７ａ…グラウンドの電位を持つ板状電極、５０…電源回路（ＰＳ）、５１…集積回路素子、６０…電源ライン、Ｐ…集積回路素子（ＬＳＩ）実装位置、Ｃ１，Ｃ２，…Ｃｎ…バイパスコンデンサ
【図１】
2004207612.tif 000003
【図２】
2004207612.tif 000004
【図３】
2004207612.tif 000005
【図４】
2004207612.tif 000006
【図５】
2004207612.tif 000007
【図６】
2004207612.tif 000008