(57)【要約】【課題】アンサの特徴に応じて適切な管理を行うことが可能なバスインタフェース回路を提供する。【解決手段】インターロック転送方式の第１バスとスプリット転送方式の第２バスとを接続するバスインタフェース回路において、第２バス側へのアクセス動作の開始から所定の時間が経過したときに、その旨を示すタイムアウト通知を出力するタイマ１１４と、タイムアウト通知に応じて、受信バッファ１０２に保持されたアンサが既に第１バス側で無効となった不要なアンサであるか否かを判定する第２アンサ判定手段１１５と、不要なアンサである旨の判定結果に応じて、受信バッファ１０２内の該当するアンサを廃棄するアンサ廃棄手段１１３とを備える。【選択図】　　　図１
2004030679.tif 000002
【特許請求の範囲】
【請求項１】
インターロック転送方式の第１バスとスプリット転送方式の第２バスとを接続し、前記第１バスから受け取ったアクセス要求を送信バッファを介して前記第２バス側へのオーダとして送出し、前記第２バスから返されたアンサを受信バッファを介して前記第１バス側への応答として送出する構成のバスインタフェース回路において、
前記第２バス側へのアクセス動作の開始から所定の時間が経過したときに、その旨を示すタイムアウト通知を出力するタイマと、
前記タイムアウト通知に応じて、前記受信バッファに保持されたアンサが既に前記第１バス側で無効となった不要なアンサであるか否かを判定するアンサ判定手段と、
不要なアンサである旨の判定結果に応じて、前記受信バッファ内の該当するアンサを廃棄するアンサ廃棄手段と
を備えたことを特徴とするバスインタフェース回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、インターロック転送方式のバスとスプリット転送方式のバスとを接続するバスインタフェース回路に関するものである。
パーソナルコンピュータをはじめ、ＣＰＵを備えた情報処理システムにおいては、ＣＰＵに直接に接続されるローカルバスと、様々な周辺装置を相互に接続するシステムバスとに、それぞれ異なる転送方式が用いられる場合が多い。
通常は、ローカルバスにインターロック転送方式が用いられ、システムバスには、スプリット転送方式が用いられており、ローカルバスとシステムバスとは、インタフェース回路を介して接続されている。
【０００２】
【従来の技術】
図１４に、一般的な情報処理システムの構成例を示す。
図１４において、ＣＰＵ４０１とメモリ４０２とを接続するローカルバスにおいては、インターロック転送方式が採用されており、ＣＰＵ４０１によるアクセス要求が出力されると、このアクセス要求に応じたデータの転送終了まで、ローカルバスはこのアクセス処理によって占有される。
【０００３】
一方、スプリット転送方式を採用したシステムバスにおいては、アクセス要求に相当するオーダが出力された後、入出力装置４０３側での処理が行われている間はシステムバスを解放し、転送すべきデータの準備ができた段階で、再びシステムバスを獲得してデータ転送を行っている。
このように、システムバスにおける転送方式としてスプリット転送方式を採用すれば、アクセス対象の入出力装置４０３における処理中は他の入出力装置４０３がシステムバスを利用可能とし、入出力装置４０３における入出力処理に要する時間を有効に利用することができる。
【０００４】
ところで、図１４に示したように、インターロック転送方式のローカルバスと、スプリット転送方式のシステムバスとを接続し、ＣＰＵ４０１が入出力装置４０３にアクセスするためには、バスインタフェース回路４０４を設け、ＣＰＵ４０１からの要求をスプリットバス転送方式に従ったオーダに変換し、また、入出力装置４０３からのデータをインターロック方式に従ってＣＰＵ４０１に返す構成とする必要がある。
【０００５】
図１５に、従来のバスインタフェース回路の構成例を示す。
図１５において、ローカルバス受信レジスタ４１１およびシステムバス送信レジスタ４１２は、バッファを介してそれぞれローカルバスおよびシステムバスに接続されており、このローカルバス受信レジスタ４１１とシステムバス送信レジスタ４１２とは、送信バッファ４１３を介して接続されている。
【０００６】
また、図１５に示したローカルバス受信管理部４１４およびシステムバス送信管理部４１５は、送信管理バッファ４１６に保持された情報に基づいて、この送信バッファ４１３の動作を制御することにより、ローカルバスを介してＣＰＵ４０１からの要求を受け取り、この要求をスプリット転送方式に従ったオーダに変換して、システムバスに送出する構成となっている。
【０００７】
上述したローカルバス受信管理部４１４は、送信バッファ４１３および送信管理バッファ４１６への書込アドレスを制御し、ＣＰＵ４０１からの要求で指定されたアドレスおよび要求の種別などの管理情報を順次に保持する構成とすればよい。
また、システムバス送信管理部４１５は、上述したローカルバス受信管理部４１４による最終書込アドレスと自身による最終読出アドレスとの差に応じて、送信バッファ４１３および送信管理バッファ４１６の内容からスプリット転送方式に従ったオーダを作成し、システムバス送信レジスタ４１２を介して送出すればよい。
【０００８】
一方、図１５において、ローカルバス送信レジスタ４２１およびシステムバス受信レジスタ４２２は、バッファを介してそれぞれローカルバスおよびシステムバスに接続されており、このローカルバス送信レジスタ４２１とシステムバス受信レジスタ４２２とは、受信バッファ４２３を介して接続されている。
また、図１５に示したローカルバス送信管理部４２４およびシステムバス受信管理部４２５は、受信管理バッファ４２６に保持された情報に基づいて、この受信バッファ４２３の動作を制御することにより、システムバスに出力されたアンサを受け取り、インターロック転送方式に従った応答に変換して、ローカルバスに送出する構成となっている。
【０００９】
このシステムバス受信管理部４２５およびローカルバス送信管理部４２４は、上述した送信側と同様に、システムバスから受け取ったアンサおよび管理情報を順次に受信バッファ４２３に書き込み、その際の書込アドレスと読出アドレスとの差に応じて順次に読み出して、ローカルバスへの応答送信を管理すればよい。また、ローカルバス受信管理部４１４は、ローカルバスを介して受け取った要求それぞれについて、プロトコルチェックやパリティチェックを行っており、これらのチェックの結果に応じて、ローカルバス送信管理部４２４を介してローカルバスにリトライ要求やエラー通知を行う構成となっている。
【００１０】
また、このローカルバス受信管理部４１４は、正常な要求の受付に応じてタイマ４１７を起動する構成となっており、ローカルバス送信管理部４２４は、このタイマ４１７からのタイムアウト通知に応じて、アンサが返されていない要求についてタイマオーバーフローをＣＰＵ４０１に通知する構成となっている。
ここで、入出力装置４０３が正常に機能している場合に、ＣＰＵ４０１からの要求に対して入出力装置４０３からの応答を返すまでに要する時間として十分な時間をこのタイマ４１７に設定しておけばよい。
【００１１】
これにより、入出力装置４０３側に何らかの障害が発生した場合などに、上述したタイムアウト通知に応じて、ＣＰＵ４０１の応答待ち状態を解除し、処理を続行させることができる。
なお、システムバス送信管理部およびシステムバス受信管理部の詳細な動作については、特開平３−６７３５４号「転送データ中の最終データ判定方式」を参照されたい。
【００１２】
また、スプリット転送方式に関する詳細な説明は、特開平３−２５３８４８号「スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式」を参照されたい。
ところで、複数のＣＰＵを備えて情報処理の２重化を図ったシステムや複数の情報処理システムの間で入出力装置を共有化したシステムにおいては、図１６に示すように、複数のシステムバスを更にバス拡張アダプタおよびバスコントローラを介して接続した構成が採用される場合がある。
【００１３】
図１６に示したような情報処理システムにおいて、ＣＰＵ４０１ａが、拡張されたシステムバス（以下、拡張バスと称する）に接続された入出力装置４０３にアクセスする場合は、ＣＰＵ４０１ａがローカルバスに送出した要求は、バスインタフェース回路４０４ａにより対応するオーダに変換されてシステムバスに送出され、更に、バス拡張アダプタ４０５および拡張バスを介して目的とする入出力装置４０３に伝達される。
【００１４】
一方、ＣＰＵ４０１ｂが、上述した入出力装置４０３にアクセスする場合は、ＣＰＵ４０１ｂがローカルバスに送出した要求は、バスインタフェース回路４０４ｂにより対応するオーダに変換されてシステムバスに送出され、その後、バスコントローラ４０６を介してＣＰＵ４０１ａ側のシステムバスに渡され、更に、拡張バスアダプタおよび拡張バスを介して入出力装置４０３に伝達される。
【００１５】
また、入出力装置４０３によって拡張バスに送出されたアンサは、それぞれが対応する要求が伝達された経路を逆にたどって、バスインタフェース回路４０４ａ、４０４ｂのいずれかによって対応する応答に変換され、対応するローカルバスを介してＣＰＵ４０１ａ、４０１ｂに渡される。
【００１６】
【発明が解決しようとする課題】
上述したように、従来のバスインタフェース回路は、送信バッファ４１３および受信バッファ４２３における書込アドレスと読出アドレスの差に応じて、それぞれからの読出動作を管理することにより、要求の順序およびアンサの順序のみを用いてこれらの対応関係の管理を行っていた。
【００１７】
しかしながら、現実の情報処理システムにおいては、システムバスで発生した障害などによって、リードオペレーションに対してライトアンサが発生してしまう場合がある。
このような場合に、従来のバスインタフェース回路４０４は、入出力装置４０３からのリードデータとして、不定データをＣＰＵ４０１に返送してしまう可能性があり、情報処理システムの障害の原因となってしまう場合がある。
【００１８】
また、従来のバスインタフェース回路では、単純に所定の時間内にアンサが返ってきた場合に、正常なアンサとして受け取っていた。
しかしながら、図１６に示したような拡張された情報処理システムの場合には、要求が伝達される経路およびアンサが伝達される経路が複雑になったために、タイマ４１７からのタイムアウト通知に応じてアクセスが中断された後に、入出力装置４０３側からのアンサがバスインタフェース回路４０４に返される場合もある。
【００１９】
ここで、システムバス側からのアンサがタイマオーバーフローの後に到達した場合については、ローカルバス送信管理部４２４に備えられたコマンドリジェクト機能により、アンサの受信そのものを拒否することができる。
しかし、タイマオーバーフローの直前にアンサが到達した場合は、バスインタフェース回路４０４の受信バッファ４２３に通常のアンサとして保持されてしまい、その後、タイマオーバーフローによって、このアンサが読み出されないままでアクセス処理が終結してしまう場合がある。
【００２０】
このような場合には、ＣＰＵ４０１からの新しい要求に対応する応答として、上述したタイマオーバーフロー直前に返されたアンサが、ローカルバスに誤って出力され、これによって、情報処理システムが異常な動作をしてしまう可能性がある。
図１４に示したように、情報処理システムが比較的単純な構成である場合は、上述したタイマオーバーフロー通知に応じて、ローカルバスとシステムバスとの両方をリセットすることによって、バスインタフェース回路４０４内のバッファの内容をクリアし、情報処理システムを復旧することができた。
【００２１】
しかし、図１６に示したような拡張されたシステム構成では、一部の入出力装置の異常のために、システム全体をリセットすることはあまりにも重大なサービスの低下に繋がるので、リセットによる復旧策を採用することができない。
更に、上述したように、バスインタフェース回路４０４は、あくまでも、ローカルバスとシステムバスとの間での情報の授受を媒介するものであり、また、ＣＰＵ４０１は、優先度の高い割込要求があれば、通常のアクセス要求の処理を中断して、優先して割込要求の処理を行う。
【００２２】
したがって、図１７に示すように、ローカルバス側からのアクセス要求１に対応してシステムバスに送出されたオーダ１が、該当する入出力装置によって処理されている間に、別の入出力装置からの割込オーダが、バスインタフェース回路を介して対応する割込要求としてローカルバスに送出されると、ＣＰＵ４０１は、上述したアクセス要求１の処理を中断して、優先的に割込要求の処理を開始する。
【００２３】
この場合に、ＣＰＵ４０１は、上述した割込要求に対する応答をバスインタフェース回路を介してシステムバス側に返した後に、中断したアクセス要求のリトライ処理を行う。
【００２４】
このとき、リトライしたアクセス要求１にパリティエラーなどが含まれていたために、バスインタフェース回路からエラー応答が返されると、ＣＰＵ４０１がアクセス要求１の処理を終了し、別のアクセス要求２の処理を開始する場合がある。
さて、このときに、上述したオーダ１に対するアンサ１がバスインタフェース回路に入力されると、バスインタフェース回路は、アクセス要求２に対応する応答として、受信バッファ４２３内に保持されたアンサ１をローカルバスに出力してしまう。
【００２５】
このように、システムバス側からの割込オーダの発生および中断されたアクセス要求のリトライ失敗が重なった場合には、バスインタフェース回路において、アクセス要求とアンサとの対応関係の混同が発生する可能性があり、以降の正常な動作を保証することができなかった。
このため、システムバスにおける障害や拡張されたシステム構成によって生じる様々な異常なアンサに柔軟に対応し、情報処理システムの正常な動作を保証するための技術が必要とされている。
【００２６】
本発明は、アンサの特徴に応じて適切な管理を行うことが可能なバスインタフェース回路を提供することを目的とする。
【００２７】
【課題を解決するための手段】
図１に、本発明のバスインタフェース回路の原理ブロック図を示す。
【００２８】
バスインタフェース回路は、インターロック転送方式の第１バスとスプリット転送方式の第２バスとを接続し、第１バスから受け取ったアクセス要求を送信バッファ１０１を介して第２バス側へのオーダとして送出し、第２バスから返されたアンサを受信バッファ１０２を介して第１バス側への応答として送出する構成のバスインタフェース回路において、第１バスに出力された第２バス側へのアクセス要求の特徴と、このアクセス要求に応じて受信バッファ１０２に保持されたアンサの特徴とを照合する照合手段１１１と、照合手段１１１による照合結果に基づいて、受信バッファ１０２に保持されたアンサが、アクセス要求の特徴と異なる特徴を持つ不要なアンサであるか否かを判定する第１アンサ判定手段１１２と、不要なアンサである旨の判定結果に応じて、受信バッファ１０２内の該当するアンサを廃棄するアンサ廃棄手段１１３とを備えている。
【００２９】
このバスインタフェース回路は、照合手段１１１による照合結果に応じて、第１アンサ判定手段１１２が判定動作を行い、この判定結果に応じて、アンサ廃棄手段１１３が受信バッファ１０２に保持されたアンサを廃棄することにより、第１バス側から受け取ったアクセス要求と第２バス側から返されたアンサとの特徴の不一致を検出し、不要なアンサを廃棄することができる。
【００３０】
この場合は、例えば、リード要求に応じて、第２バス側から誤ってライトアンサが返された場合に、このライトアンサを不要なアンサとして廃棄することができるから、第１バス側に不定データを出力するといった誤応答を防ぐことができる。
本発明のバスインタフェース回路は、インターロック転送方式の第１バスとスプリット転送方式の第２バスとを接続し、第１バスから受け取ったアクセス要求を送信バッファ１０１を介して第２バス側へのオーダとして送出し、第２バスから返されたアンサを受信バッファ１０２を介して第１バス側への応答として送出する構成のバスインタフェース回路において、第２バス側へのアクセス動作の開始から所定の時間が経過したときに、その旨を示すタイムアウト通知を出力するタイマ１１４と、タイムアウト通知に応じて、受信バッファ１０２に保持されたアンサが既に第１バス側で無効となった不要なアンサであるか否かを判定する第２アンサ判定手段１１５と、不要なアンサである旨の判定結果に応じて、受信バッファ１０２内の該当するアンサを廃棄するアンサ廃棄手段１１３とを備えたことを特徴とする。
【００３１】
このバスインタフェース回路は、タイマ１１４からのタイムアウト通知に応じて、第２アンサ判定手段１１５が判定動作を行い、この判定結果に応じて、アンサ廃棄手段１１３が、受信バッファ１０２に保持されたアンサを廃棄することにより、第１バス側におけるアクセス処理が終了したために不要となったアンサを受信バッファ１０２から除去することができる。
【００３２】
これにより、受信バッファ１０２からの読出処理に要する時間にかかわらず、タイマオーバーフロー直前のきわどいタイミングで第２バス側から返されたアンサも漏れなく、不要なアンサとして廃棄することができ、以降の正常な動作を保証することができる。
また、バスインタフェース回路は、インターロック転送方式の第１バスとスプリット転送方式の第２バスとを接続し、第１バスから受け取ったアクセス要求を送信バッファ１０１を介して第２バス側へのオーダとして送出し、第２バスから返されたアンサを受信バッファ１０２を介して第１バス側への応答として送出する構成のバスインタフェース回路において、第２バス側へのアクセス動作の開始後に発生した第１バス側でのアクセスエラーに応じて、アンサ廃棄待ちモードを設定するモード設定手段１１６と、アンサ廃棄待ちモードが設定されている期間は、第１バスから第２バス側への新規のアクセス要求に対してリトライ応答を返す要求受付制御手段１１７と、アンサ廃棄待ちモードの設定の有無に応じて、受信バッファ１０２に保持されたアンサが既に第１バス側で無効となった不要なアンサであるか否かを判定する第３アンサ判定手段１１８と、不要なアンサである旨の判定結果に応じて、受信バッファ１０２内の該当するアンサを廃棄するアンサ廃棄手段１１３と、アンサ廃棄手段１１３によるアンサ廃棄動作の完了に応じて、アンサ廃棄待ちモードを解除するモード解除手段１１９とを備えている。
【００３３】
このバスインタフェース回路は、モード設定手段１１６とモード解除手段１１９とにより、アンサ廃棄待ちモードの設定および解除を行い、このアンサ廃棄待ちモードの設定の有無に応じて、第３アンサ判定手段１１８が判定動作を行い、この判定結果に応じてアンサ廃棄手段１１３が受信バッファ１０２に保持されたアンサを廃棄することにより、エラーの発生により、第１バス側で無効になったアンサを不要なアンサとして廃棄することができる。
【００３４】
また、アンサ廃棄待ちモードの設定の有無に応じて、要求受付制御手段１１７がアクセス要求にリトライ応答することにより、上述した不要なアンサが廃棄されるまで新規のアクセス要求の受付を拒否し、アンサとアクセス要求との対応関係の混同を確実に防ぐことができる。
また、バスインタフェース回路は、第２バス側へのアクセス動作の開始から所定の時間が経過したときに、その旨を示すタイムアウト通知を出力するタイマ１１４と、タイムアウト通知に応じて、受信バッファ１０２に保持されたアンサが既に第１バス側で無効となった不要なアンサであるか否かを判定する第２アンサ判定手段１１５とを備えている。
【００３５】
このバスインタフェース回路は、第３アンサ判定手段１１８による判定結果あるいは第２アンサ判定手段１１５による判定結果に応じて、アンサ廃棄手段１１３が動作することにより、廃棄対象のアンサが到達しない場合でも、タイマオーバーフローに応じてアンサ廃棄待ちモードを解除し、新規のアクセス要求の受付を再開することができる。
【００３６】
また、バスインタフェース回路は、第１バスに出力された第２バス側へのアクセス要求の特徴と、このアクセス要求に応じて受信バッファ１０２に保持されたアンサの特徴とを照合する照合手段１１１と、照合手段１１１による照合結果に基づいて、受信バッファ１０２に保持されたアンサが、アクセス要求の特徴と異なる特徴を持つ不要なアンサであるか否かを判定する第１アンサ判定手段１１２とを備えている。
【００３７】
このバスインタフェース回路は、要求受付制御手段１１７の動作により、アンサとアクセス要求との対応関係の混同を確実に防ぐことができるので、照合手段１１１により、アクセス要求の特徴を示す特徴情報の一部とアンサの特徴を示す特徴情報の一部とを照合することにより、確実に特徴の不一致を検出することが可能であるから、照合手段１１１を構成するために必要なハードウェア量を大幅に削減することができる。
【００３８】
【発明の実施の形態】
以下、図面に基づいて、本発明の実施形態について詳細に説明する。
図２に、本発明に関連するバスインタフェース回路を示す。
図２に示したバスインタフェース回路は、図１５に示したバスインタフェース回路に、照合回路２１１とアンサ廃棄処理部２１２とを付加し、この照合回路２１１によって、ローカルバスから受け取った要求の特徴とシステムバスから受け取ったアンサの特徴とを照合し、この照合結果に応じて、アンサ廃棄処理部２１２が、ローカルバス送信管理部４２４およびシステムバス受信管理部４２５を制御して、送信バッファ４２３に保持されたアンサを廃棄する構成となっている。
【００３９】
この照合回路２１１は、上述した照合手段１１１に相当するものであり、ローカルバス受信レジスタ４１１を介して、要求先のアドレスとともに要求種別やブロックアクセスであるか否かなどの要求管理情報を要求の特徴として受け取り、また、受信管理バッファ４２６を介して、アンサ元のアドレスとともに上述した要求管理情報と同様のアンサ管理情報を受け取って、これらの情報を相互に照合すればよい。
【００４０】
また、上述した照合回路２１１による照合結果は、ローカルバス受信管理部４１４によるエラー通知ととともに、オアゲート２０１を介してローカルバス送信管理部４２４に入力されている。
図３に、この照合回路２１１の詳細構成を示す。
図３に示した照合回路２１１において、アドレス照合部２１３は、要求先アドレスの少なくとも一部とアンサ元アドレスの少なくとも一部とを照合する構成となっており、また、管理情報照合部２１４は、要求管理情報とアンサ管理情報とを照合する構成となっている。
【００４１】
また、上述したアドレス照合部２１３による照合結果と管理情報照合部２１４による照合結果は、オアゲート２１５を介して、この照合回路２１１の出力として、オアゲート２０１に入力される構成となっている。
なお、アドレス照合部２１３および管理情報照合部２１４は、２つの入力データが一致する場合に論理「０」を出力し、不一致の場合に論理「１」を出力する構成とすればよい。
【００４２】
この照合回路２１１に、リード要求に対応する要求管理情報とライトアンサに対応するアンサ管理情報とが入力されると、管理情報照合部２１４の出力が論理「１」となり、照合回路２１１の出力として、不一致を示す論理「１」が出力される。
このようにして、要求とアンサとの特徴の不一致を検出し、この検出結果をオアゲート２０１を介してローカルバス送信管理部４２４にエラー通知することにより、システムバス側で発生した障害によるアンサの異常をプロトコルエラーと同様のエラーとして、図４（ａ）に示すように、ＣＰＵ４０１に通知することが可能となる。
【００４３】
このオアゲート２０１を介するエラー通知の入力に応じて、ローカルバス送信管理部４２４は、ローカルバス送信レジスタ４２１を介して、データ転送終了およびエラー表示をローカルバスに送出し、ＣＰＵ４０１にエラーの発生を通知すればよい。
また、要求とアンサの特徴が不一致である旨の照合結果に応じて、アンサ廃棄処理部２１２は、例えば、ローカルバス送信管理部４２４に受信バッファ４２３からの読出停止を指示するとともに、読出アドレスをインクリメントすればよい。
【００４４】
このように、照合回路２１１により、特徴の不一致を検出したか否かを示す照合結果を得て、この照合結果に応じて、アンサ廃棄処理部２１２が動作する構成とすることにより、上述した第１アンサ判定手段１１２およびアンサ廃棄手段１１３の機能を実現し、要求の特徴と一致しない特徴を持つアンサを不要なアンサとして廃棄することができる。
【００４５】
これにより、上述したような誤ったアンサを受信バッファ４２３から読み出して応答処理に供する代わりに、不要なアンサとして廃棄することができ、また、上述したエラー通知に応じて、ＣＰＵ４０１が、適切なエラー処理を行うことにより、例えば、リード要求に対してライトアンサが誤って返された場合などに、この誤ったアンサをＣＰＵ４０１が取り込むことを防ぐことができる。
【００４６】
このようにして、システムバスなどにおける障害などで発生した異常なアンサに柔軟に対応し、以降の情報処理システムの誤動作を防ぐことが可能となり、バスインタフェース回路の信頼性を向上することができる。
次に、タイマオーバーフロー後に到達するアンサに対応する方法について説明する。
【００４７】
図５に、本発明のバスインタフェース回路の実施形態を示す。
図５に示したバスインタフェース回路は、図１５に示したバスインタフェース回路にアンサ制御部２２１を付加し、このアンサ制御部２２１がローカルバス受信管理部４１４からのシステムバスアクセス開始通知およびローカルバス送信管理部４２４からのローカルバスアクセスエラー通知に応じて、ローカルバス送信管理部４２４の動作を制御する構成となっている。
【００４８】
ここで、ローカルバス受信管理部４１４は、従来と同様のパリティチェックおよびプロトコルチェックを行い、適切なアクセスであると判断したときに、システムバスアクセス開始通知として論理「１」を出力する構成となっている。
また、上述したシステムバスアクセス開始通知に応じて、タイマ４１７が計時動作を開始し、所定の時間の経過したことを示すタイムアウト通知を出力することにより、上述したタイマ１１４の機能を実現する構成となっている。
【００４９】
また、ローカルバス送信管理部４２４は、ローカルバス受信管理部４１４からのエラー通知およびタイマ４１７からのタイムアウト通知の少なくとも一方を受け取ったときに、ローカルバスアクセスエラー通知として、論理「１」を出力する構成となっている。
この場合は、図６に示すように、オアゲート２２２とＪ−Ｋフリップフロップ２２３とからなる通知作成部２２４とアンサ廃棄処理部２２５とを備えてアンサ制御部２２１を構成し、この通知作成部２２４で得られたアンサ待ち中通知に応じて、アンサ廃棄処理部２２５がローカルバス送信管理部４２４を制御する構成とすればよい。
【００５０】
図６において、通知作成部２２４は、システムバスアクセス開始通知に応じて、Ｊ−Ｋフリップフロップ２２３をセットし、ローカルバスアクセスエラー通知またはアンサ受信通知に応じてリセットすることにより、ローカルバス側がシステムバスからのアンサを待っているか否か、すなわち、到達したアンサが有効であるか否かを示すアンサ待ち中通知を作成する構成となっている。
【００５１】
ここで、通知作成部２２４は、受信管理バッファ４２６から新しいアンサが書き込まれた旨の通知を受け取り、これをアンサ受信通知として、オアゲート２２２を介してＪ−Ｋフリップフロップ２２３に入力すればよい。
また、アンサ廃棄処理部２２５は、タイマ４１７からのタイムアウト通知に応じて、アンサ待ち中通知が論理「０」となり、アンサ待ちが解除された旨が示さると、即座に、読出アドレスをインクリメントしてアンサを廃棄する構成とすればよい。
【００５２】
このように、通知作成部２２４により、システムバスアクセスの開始およびタイマオーバーフローの発生に応じて変化するアンサ待ち中通知を作成し、これに応じて、アンサ廃棄処理部２２５が動作することにより、上述した第２アンサ判定手段１１５およびアンサ廃棄手段１１３の機能を実現し、ローカルバス側で既に無効となったアンサを廃棄することができる。
【００５３】
これにより、図４（ｂ）に示すように、タイマオーバーフロー直前のきわどいタイミングでアンサが返された場合においても、バスインタフェース回路内での遅延などにかかわらず、アンサを確実に廃棄することができる。
これにより、ＣＰＵ４０１で処理可能なタイミングで返されたアンサのみを応答としてローカルバスに送出し、ＣＰＵ４０１における処理が終結したアクセス要求に対するアンサを不要なアンサとして廃棄することができ、以降の情報処理システムの動作を保証することが可能となる。
【００５４】
特に、図１６に示したように、バス構成が拡張された情報処理システムに備えられたバスインタフェース回路に、本発明を適用し、タイマオーバーフロー後の動作を保証すれば、非常に大きな効果が期待できる。
なぜなら、このような拡張された情報処理システムにおいては、要求およびアンサの伝達経路の複雑さのために、上述したようなきわどいタイミングでアンサが返される可能性が高く、また、タイマオーバーフローに応じて全てのバスをリセットして復旧することが、重大なサービス低下に繋がるからである。
【００５５】
次に、図１７に示したような場合に発生するアクセス要求とアンサとの対応関係の混同に対応する方法について説明する。
図７に、本発明に関連するバスインタフェース回路を示す。
図７において、バスインタフェース回路は、図５に示したアンサ制御部２２１に代えてアンサ制御部２３１と受付制御部２３２とを備え、このアンサ制御部２３１により、ローカルバス送信管理部４２４を介してアンサの廃棄制御を行うとともに、後述するアンサ廃棄待ち中通知を作成し、また、このアンサ廃棄待ち中通知に応じて、受付制御部２３２が、ローカルバス受信管理部４１４を介して新規のアクセス要求の受付処理を制御する構成となっている。
【００５６】
このアンサ制御部２３１は、図８に示すように、アンドゲート２３３とＪ−Ｋフリップフロップ２３４とからなる通知作成部２３５とアンサ廃棄処理部２３６とを備え、通知作成部２３５で得られたアンサ廃棄待ち中通知とアンサ受信通知とに応じて、アンサ廃棄処理部２３６がローカルバス送信管理部４２４を介して受信バッファ４２３および受信管理バッファ４２６の読出アドレスを制御する構成となっている。
【００５７】
図８において、通知作成部２３５は、システムバスアクセス開始通知とローカルバスアクセスエラー通知との論理積に応じて、Ｊ−Ｋフリップフロップ２３４をセットし、後述するアンサ廃棄終了通知に応じてリセットすることにより、Ｊ−Ｋフリップフロップ２３４の出力として、アンサ廃棄待ち中通知を得る構成となっている。
【００５８】
また、アンサ廃棄処理部２３６は、アンサ廃棄待ち中通知として論理「１」が入力されているときに、アンサを受信した旨のアンサ受信通知を受け取った場合に、ローカルバス送信管理部４２４に対して、読出アドレスを該当するアンサが格納された位置までインクリメントする旨を指示し、このインクリメント処理の終了後に、アンサ廃棄が終了した旨のアンサ廃棄終了通知を通知作成部２３４に送出する構成となっている。
【００５９】
したがって、アンサ廃棄待ち中通知は、システムバスアクセスが開始された後、ローカルバスアクセスエラーの発生に応じて論理「１」となってアンサ廃棄待ち中である旨を示し、アンサの受信に伴って行われるアンサ廃棄の終了に応じて論理「０」となる。
すなわち、アンサ廃棄待ち中通知は、未到達のアンサに関するローカルバス側の処理が終結したか否かを示している。
【００６０】
したがって、通知作成部２３５が、上述したようにして、アンサ廃棄待ち中通知を作成することにより、上述したモード設定手段１１６およびモード解除手段１１９の機能を実現し、また、このアンサ廃棄待ち中通知に応じて、アンサ廃棄処理部２３６が動作することにより、第３アンサ判定手段１１８およびアンサ廃棄手段１１３の機能を実現し、ローカルバス側での処理が終結したアンサを不要なアンサとして廃棄することができる。
【００６１】
また、図７において、受付制御部２３２は、上述した要求受付制御手段１１７に相当するものであり、アンサ廃棄待ち中通知として論理「１」が入力されているときに、ローカルバス受信レジスタ４１１に新規のアクセス要求が入力されると、ローカルバス受信管理部４１４にこのアクセス要求に対して、ローカルバス送信管理部４２４を介して、リトライ応答をする旨を指示する構成とすればよい。
【００６２】
この場合は、図９に示すように、割込要求によるアクセス要求１に対応する処理の中断とこのアクセス要求１に相当するリトライ要求１におけるエラー発生が重なった場合には、このエラー発生に応じて、アンサ廃棄待ち中通知が論理「１」となり、これに応じて、以降にＣＰＵ４０１から発行されたアクセス要求２に対してリトライ応答が返される。
【００６３】
また、割込要求によって中断されたアクセス要求１に対応するオーダ１に対して、システムバス側から返されたアンサ１は、アンサ廃棄待ち中通知に応じてアンサ廃棄処理部２３６が動作することによって廃棄される。
このようにして、割込要求によって中断されたアクセス要求１に対応するオーダ１に対するアンサ１を受信して廃棄するまでは、新規のアクセス要求に対してリトライ応答することにより、複数のアンサが返ってくる可能性を排除し、バスインタフェース回路内部でのアクセス要求とアンサとの対応関係の混同そのものを防ぐことができる。
【００６４】
これにより、図９に示したような特殊な状況においても、上述したようにしてアクセス要求とアンサとの対応関係の混同を防ぐことによって、以降の情報処理システムの正常な動作を保証することができる。
【００６５】
但し、上述したように、廃棄対象のアンサ受信および廃棄処理終了まで、アンサ廃棄待ち中とした場合は、該当する入出力装置の障害などによりアンサが返されない場合の動作に課題が残る。
以下、システムバス側の障害などにかかわらず、正常な動作を保証する方法について説明する。
【００６６】
図１０に、本発明に関連するバスインタフェース回路を示す。
このバスインタフェース回路は、図７に示したアンサ制御部２３１に代えてアンサ制御部２４１を備え、このアンサ制御部２４１内部でタイマオーバーフローを考慮したアンサ廃棄待ち中通知を作成し、受付制御部２３２の処理に供するとともに、ローカルバス送信管理部４２４を介してアンサの廃棄を制御する構成となっている。
【００６７】
図１１に、アンサ制御部２４１の詳細構成を示す。
図１１において、アンサ制御部２４１は、図８に示した通知作成部２３５に代えて、図６に示した通知作成部２２４にアンドゲート２３３とＪ−Ｋフリップフロップ２３４とを付加した構成の通知作成部２４２を備え、この通知作成部２４２で得られたアンサ廃棄待ち中通知およびタイマ４１７からのタイムアウト通知に応じて、アンサ廃棄処理部２４３が動作する構成となっている。
【００６８】
この通知作成部２４２は、Ｊ−Ｋフリップフロップ２２３で得られるアンサ待ち中通知とローカルバスアクセスエラーとをアンドゲート２３３を介してＪ−Ｋフリップフロップ２３４の入力端子Ｊに入力し、アンサ廃棄終了通知を入力端子Ｋに入力し、このＪ−Ｋフリップフロップ２３４の出力としてアンサ廃棄待ち中通知を得る構成となっている。
【００６９】
また、アンサ廃棄処理部２４３は、アンサ廃棄待ち中通知によって示されるアンサ待ち状態の解除に応じて動作を開始し、新規のアンサの受信あるいはタイムアウト通知に応じて、ローカルバス送信管理部４２４に読出アドレスのインクリメントを指示してアンサの廃棄処理を行い、このアンサ廃棄処理の終了に応じて、アンサ廃棄終了通知を通知作成部２４２に送出する構成とすればよい。
【００７０】
この場合は、アンサ待ち状態におけるローカルバスにおけるエラーの発生に応じて、アンサ廃棄待ち中通知が論理「１」となってアンサ廃棄待ち状態が示され、廃棄対象のアンサの受信あるいはタイマオーバーフローに伴って行われるアンサ廃棄処理の終了に応じて、アンサ廃棄待ち状態が解除される。
したがって、図１２に示すように、割込処理によってアクセス要求１の処理が中断され、このアクセス要求１のリトライ処理におけるエラーが発生した場合に、廃棄対象のアンサがタイマ４１７の設定時間内に到達しない場合は、タイマオーバーフローに伴うアンサの廃棄処理に応じてアンサ廃棄待ち状態が解除され、新規のアクセス要求の受付が可能となる。
【００７１】
なお、タイマオーバーフロー後に、図１２に示したアクセス要求１に対するアンサ１が返された場合は、通常のコマンドリジェクト機能による処理に任せればよい。
このように、タイマオーバーフローを考慮したアンサ廃棄待ち中通知に応じて、アンサ廃棄処理を制御することにより、システムバス側での障害の発生にかかわらず、バスインタフェース回路内でのアクセス要求とアンサとの対応関係の混同を防ぐことができるので、情報処理システムの信頼性をより一層向上することができる。
【００７２】
また、図１１に示したローカルバスアクセスエラー通知は、ローカルバス受信管理部４１４によるアクセスエラーの検出およびタイマオーバーフローの発生に応じて論理「１」となるから、上述したような特殊なエラーが発生しなくても、タイマオーバーフローの発生に応じて、Ｊ−Ｋフリップフロップ２２３における遅延により、Ｊ−Ｋフリップフロップ２３４がセットされ、アンサ廃棄待ち中通知が論理「１」となる。
【００７３】
これに応じて、アンサ廃棄処理部２４３により、即座にアンサの廃棄処理が行われるから、図４（ｂ）に示したようなきわどいタイミングでアンサが返された場合でも柔軟に対応し、以降の正常な動作を保証することができる。
ところで、図２に示した照合回路２１１によって、図１７に示したアンサ１の特徴とアクセス要求２の特徴とを厳密に照合すれば、上述したようなバスインタフェース内でのアクセス要求とアンサとの対応関係の混同を防止することも可能である。
【００７４】
しかしながら、この場合は、照合回路２１１による照合対象となる情報は、少なくともアドレス全体と管理情報全体となり、照合回路２１１を構成するために必要なゲート数が大幅に増大し、バスインタフェース回路全体としての回路規模が大きくなってしまう。
次に、バスインタフェース回路の回路規模を抑えながら、誤応答とともにアクセス要求とアンサとの対応関係の混同を防ぐ方法について説明する。
【００７５】
図１３に、本発明に関連するバスインタフェース回路を示す。
このバスインタフェース回路は、図２に示したバスインタフェース回路に、図７に示したアンサ制御部２３１および受付制御部２３２を付加し、アンサ廃棄処理部２１２およびアンサ制御部２３１がローカルバス送信管理部４２４を制御するとともに、アンサ制御部２３１で得られたアンサ廃棄待ち中通知に応じて、受付制御部２３２がローカルバス受信管理部４１４を制御する構成となっている。
【００７６】
この場合は、アンサ廃棄待ち中通知に応じて受付制御部２３２が動作して、アンサ廃棄待ち中における新規のアクセス要求にリトライ応答し、アクセス要求の受付そのものを拒否することにより、図１７に示したような特殊な場合においても、バスインタフェース回路において処理すべきアンサを特定することができる。
【００７７】
したがって、照合回路２１１において、類似したアクセス要求に対応するアンサの特徴を峻別する必要がないので、照合回路２１１における照合対象の情報を絞り込むことが可能となる。
この場合は、例えば、アドレスの上位数ビットと管理情報とを照合することにより、アクセス要求の特徴とアンサの特徴との不一致を十分に検出することが可能であるから、アドレス全体を照合対象とした場合に比べて、照合回路２１１の回路規模を大幅に縮小することができる。
【００７８】
【発明の効果】
以上に説明したように、請求項１の発明は、タイムアウト通知に応じて、受信バッファ内のアンサを廃棄することにより、バスインタフェース回路内での遅延の有無にかかわらず、タイマオーバーフローによるアクセス処理の終結以降の情報処理システムの正常動作を保証することができる。
【図面の簡単な説明】
【図１】本発明のバスインタフェース回路の原理ブロック図である。
【図２】本発明に関連するバスインタフェース回路を示す図である。
【図３】照合回路の詳細構成図である。
【図４】バスインタフェース回路の動作を説明する図である。
【図５】本発明のバスインタフェース回路の実施形態を示す図である。
【図６】アンサ制御部の詳細構成図である。
【図７】本発明に関連するバスインタフェース回路を示す図である。
【図８】アンサ制御部の詳細構成図である。
【図９】バスインタフェース回路の動作を説明する図である。
【図１０】本発明に関連するバスインタフェース回路を示す図である。
【図１１】アンサ制御部の詳細構成図である。
【図１２】バスインタフェース回路の動作を説明する図である。
【図１３】本発明に関連するバスインタフェース回路を示す図である。
【図１４】一般的な情報処理システムの構成例を示す図である。
【図１５】従来のバスインタフェース回路の構成例を示す図である。
【図１６】拡張された情報処理システムの構成例を示す図である。
【図１７】バスインタフェース回路の動作を説明する図である。
【符号の説明】
１０１　送信バッファ
１０２　受信バッファ
１１１　照合手段
１１２　第１アンサ判定手段
１１３　アンサ廃棄手段
１１４、４１７　タイマ
１１５　第２アンサ判定手段
１１６　モード設定手段
１１７　要求受付制御手段
１１８　第３アンサ判定手段
１１９　モード解除手段
２０１、２１５、２２２　オアゲート
２１１　照合回路
２１２、２２５、２３６、２４３　アンサ廃棄処理部
２１３　アドレス照合部
２１４　管理情報照合部
２２１、２３１、２４１　アンサ制御部
２２３、２３４　Ｊ−Ｋフリップフロップ
２２４、２３５、２４２　通知作成部
２３２　受付制御部
２３３　アンドゲート
４０１　ＣＰＵ
４０２　メモリ
４０３　入出力装置
４０４　バスインタフェース回路
４０５　バス拡張アダプタ
４０６　バスコントローラ
４１１　ローカルバス受信レジスタ
４１２　システムバス送信レジスタ
４１３　送信バッファ
４１４　ローカルバス受信管理部
４１５　システムバス送信管理部
４１６　送信管理バッファ
４２１　ローカルバス送信レジスタ
４２２　システムバス受信レジスタ
４２３　受信バッファ
４２４　ローカルバス送信管理部
４２５　システムバス受信管理部
４２６　受信管理バッファ
【図１】
2004030679.tif 000003
【図２】
2004030679.tif 000004
【図３】
2004030679.tif 000005
【図４】
2004030679.tif 000006
【図５】
2004030679.tif 000007
【図６】
2004030679.tif 000008
【図７】
2004030679.tif 000009
【図８】
2004030679.tif 000010
【図９】
2004030679.tif 000011
【図１０】
2004030679.tif 000012
【図１１】
2004030679.tif 000013
【図１２】
2004030679.tif 000014
【図１３】
2004030679.tif 000015
【図１４】
2004030679.tif 000016
【図１５】
2004030679.tif 000017
【図１６】
2004030679.tif 000018
【図１７】
2004030679.tif 000019