(57)【要約】【課題】電子放出効率が高く、リーク電流の少ない電子放出素子の製造方法を提供する。【解決手段】基板上に、間隙５を有する導電性部材４，４を配置する工程と、炭素化合物の雰囲気中にて、導電性部材４，４へ所定の電圧パルスを印加する活性化工程を有する電子放出素子の製造方法であって、前記活性化工程において、パルス間隔時間Ｔ（秒）が前記炭素化合物の分圧Ｐ（Ｐａ）に対し、Ｔ＜１０-5／Ｐの関係を満たす電圧パルスを印加することを特徴とする。【選択図】      図３
2004207124.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、間隙を有する導電性部材を配置する工程と、炭素化合物の雰囲気中にて、前記導電性部材へ所定の電圧パルスを印加する活性化工程を有する電子放出素子の製造方法であって、
前記活性化工程において、パルス間隔時間Ｔ（秒）が前記炭素化合物の分圧Ｐ（Ｐａ）に対し、Ｔ＜１０-5／Ｐの関係を満たす電圧パルスを印加することを特徴とする電子放出素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電子放出素子及びそれを電子源として用いた表示装置等の画像形成装置に関わり、特に表面伝導型電子放出素子の製造方法に関する。
【０００２】
【従来の技術】
従来、電子放出素子としては熱電子源と冷陰極電子源の２種類が知られている。冷陰極電子源には電界放出型素子（ＦＥ型素子）、金属／絶縁層／金属型素子（ＭＩＭ素子）、表面伝導型電子放出素子等がある。
【０００３】
表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。
【０００４】
これらの表面伝導型素子放出素子の典型的な構成を図２３に示す。図２３において２０１は絶縁性基板である。２０４は導電性膜で、Ｈ型形状のパターンに、スパッタで形成された金属酸化物薄膜等からなり、後述のフォーミングと呼ばれる通電処理により導電性膜に間隙２０３が形成される。尚、図中の素子電極２０２の間隔Ｌは０．５〜１ｍｍ、Ｗは０．１ｍｍで設定されている。
【０００５】
従来、これらの表面伝導型電子放出素子においては、電子放出を行う前に導電性膜を予めフォーミングと呼ばれる通電処理によって間隙を形成するのが一般的であった。即ち、フォーミングとは前記導電性膜の両端に直流電圧あるいは非常にゆっくりとした昇電圧例えば１Ｖ／分程度に印加通電し、導電性膜２０４を局所的に破壊、変形もしくは変質せしめ、電気的に高抵抗な状態にした間隙２０３を形成することである。尚、フォーミング処理をした表面伝導型電子放出素子は、導電性膜２０４に電圧を印加し、素子に電流を流すことにより、間隙２０３より電子を放出せしめるものである。
【０００６】
一方、たとえば特許文献１乃至２等に開示されているように、フォーミングを終えた素子に対して活性化処理と呼ばれる処理を施す場合がある。
【０００７】
活性化工程は、炭素化合物を含有する雰囲気下で、フォーミング処理同様、素子に電圧を印加することで行うことができる。この処理により、雰囲気中に存在する炭素化合物からカーボン膜が間隙内および間隙近傍に堆積し、素子電流Ｉｆ、放出電流Ｉｅが、著しく変化し、より良好な電子放出特性を得ることができる。ここで素子電流Ｉｆとは、表面伝導型電子放出素子の一対の対向する素子電極２０２の間に電圧を印加したとき、電極間に流れる電流であり、放出電流Ｉｅとは、真空中に放出される電流である。
【０００８】
以上のような電子放出素子を複数個形成した電子源基板を用い、蛍光体等からなる画像形成部材と組み合わせることで画像形成装置を構成できる。
【０００９】
【特許文献１】
特開平０７−２３５２５５号公報
【特許文献２】
特開平０８−０３１３１０号公報
【００１０】
【発明が解決しようとする課題】
近年の情報の高度化に伴うマルチメディア化の急激な進展により、ディスプレイ等の画像形成装置に対して、更に高い性能が求められてきている。すなわち、表示装置の大画面化、省電力化、高精細化、高画質化、省スペース化等である。
【００１１】
前述の電子放出素子においては、電子放出素子を適用した画像形成装置がこれらの高い性能を達成するために、電子放出特性のより一層の向上が望まれている。例えば、電子放出効率の向上およびリーク電流の低減は画像形成装置の省電力化を実現する上で重要な課題である。
【００１２】
ここで表面伝導型電子放出素子における電子放出効率とは、素子電流Ｉｆに対する放出電流Ｉｅの電流比をさす。つまり、素子電流Ｉｆはできるだけ小さく、放出電流Ｉｅはできるだけ大きいことが望ましい。
【００１３】
またリーク電流とは、表面伝導型電子放出素子の一対の対向する素子電極間に前述したＶｔｈ以下の電圧を印加したとき、電極間に流れる電流をさす。つまり、リーク電流はできるだけ小さいことが望ましい。
【００１４】
高効率で、リーク電流の少ない電子放出特性を提供することができれば、画像形成装置においては、低消費電力の明るい高品位な画像形成装置、例えばフラットテレビが実現できる。
【００１５】
本発明は、以上の点に鑑み成された発明であって、主として、電子放出効率が高く、リーク電流の少ない電子放出素子の製造方法、及びそれを用いた電子源と画像形成装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明の電子放出素子の製造方法は、
基板上に、間隙を有する導電性部材を配置する工程と、炭素化合物の雰囲気中にて、前記導電性部材へ所定の電圧パルスを印加する活性化工程を有する電子放出素子の製造方法であって、
前記活性化工程において、パルス間隔時間Ｔ（秒）が前記炭素化合物の分圧Ｐ（Ｐａ）に対し、Ｔ＜１０-5／Ｐの関係を満たす電圧パルスを印加することを特徴とするものである。
また、前記間隙を有する導電性部材は、一対の電極間を接続し、その一部に前記間隙を有する導電性膜であることを特徴とするものである。
【００１７】
また本発明の画像形成装置の製造方法は、複数の電子放出素子を有する電子源と、画像形成部材とを有する画像形成装置の製造方法であって、前記電子放出素子が本発明の電子放出素子の製造方法により製造されることを特徴とするものである。
【００１８】
【発明の実施の形態】
本発明は、前述した活性化処理により、電子放出素子の電子放出効率及び電子放出量の向上を図ることができると共に、その活性化処理条件、電圧パルス印加条件を制御することにより、一層のリーク電流の低減を図ることができるとの知見に基づく発明である。
【００１９】
図１６に、活性化工程で用いられる電圧印加の一例を示した。印加する最大電圧値は、１０〜２０Ｖの範囲で適宜選択される。図１６中、Ｔ１は電圧波形の正と負のパルス幅、Ｔ２はパルス間隔時間であり、電圧値は正負の絶対値が等しく設定されている。
【００２０】
図２に、活性化処理に際し、上記パルス間隔時間Ｔ２を種々変化させた場合の電子放出効率およびリーク電流の実験結果を示す。尚、この際の印加電圧パルスは、波高値１８Ｖの矩形波（ＯＮ電圧が１８Ｖ、ＯＦＦ電圧が０Ｖ）を用い、そのパルス幅Ｔ１は１ｍ秒である。また、炭素化合物はｐ−トリニトリルを用い、該炭素化合物の分圧は、１×１０-4Ｐａを維持した。
【００２１】
図２から分かるように、上記パルス間隔時間Ｔ２が短い方がリーク電流が少なく、ある時間以下（図２ではほぼ数百ｍ秒以下）でリーク電流が最小の一定値が得られる。また、効率に関しては、ほぼ一定値である。
【００２２】
以上の通り、本発明者は、活性化処理における、パルス間隔時間Ｔ（秒）の変化に伴う素子特性の変化に関しての種々の実験データを基に、パルス間隔時間Ｔ（秒）は、炭素化合物の分圧Ｐ（Ｐａ）の逆数のある倍数よりも小さい時に、活性化処理により、電子放出素子のリーク電流の低減を図ることができることを見出し、炭素化合物を用いた活性化処理において、Ｔ＜１０-5／Ｐの条件を満たす電圧パルスを印加することで、電子放出素子のリーク電流の低減を図ることができるとの知見を得た。
【００２３】
図１は、本発明の活性化処理における、パルス間隔時間Ｔ（秒）と炭素化合物の分圧Ｐ（Ｐａ）の関係をグラフ化したものであり、斜線部分がＴ＜１０-5／Ｐの関係を満足する領域である。図１からも分かるように、活性化処理の際の炭素化合物の分圧Ｐが大きければ、リーク電流の小さい電子源特性を得るためにはパルス間隔時間Ｔを小さくする必要がある。
【００２４】
以下に図面を参照して、本発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、本発明の範囲をそれらのみに限定する趣旨のものではない。
【００２５】
本発明に係る電子放出素子は、基板上に、間隙を有する導電性部材に電圧を印加することにより電子を放出する電子放出素子であり、例えば、先述した表面伝導型電子放出素子、ＦＥと称される電界放出型電子放出素子を包含するものである。ここで、ＦＥの場合、上記間隙を有する導電性部材はエミッタとゲート電極に相当し、炭素あるいは炭素化合物はエミッタに堆積される。また、表面伝導型電子放出素子の場合、上記間隙を有する導電性部材は、以下で詳述される一対の導電性膜に相当し、炭素あるいは炭素化合物は、該一対の導電性膜の一方あるいは両方に堆積される。以下、電子放出素子として表面伝導型電子放出素子を例に挙げ、本発明の好ましい実施形態について説明する。
【００２６】
図３は、表面伝導型電子放出素子の構成を示す図であり、図３（ａ）および図３（ｂ）はそれぞれ平面図と断面図である。図３において、１は基板、２と３は素子電極、４は、第１の間隙５を隔て、素子電極２，３の各々に接続されている一対の導電性膜、４ａは、導電性膜４上及び第１の間隙内に配置され、第１の間隙５よりも狭い第２の間隙５ａを形成している、炭素あるいは炭素化合物を主成分とするカーボン膜である。
【００２７】
基板１としては、石英ガラス、Ｎａ等の不純物含有量を減少したガラス、青板ガラス、青板ガラスにスパッタ法等によりＳｉＯ2を積層したガラス基板及びアルミナ等のセラミックス及びＳｉ基板等を用いることができる。
【００２８】
対向する素子電極２，３の材料としては、一般的な導体材料を用いることができる。素子電極間隔Ｌ、素子電極長さＷ、導電性膜４の形状等は、応用される形態等を考慮して、設計される。尚、図３に示した構成だけでなく、基板１上に、導電性膜４、対向する素子電極２，３の順に積層した構成とすることもできる。
【００２９】
導電性膜４には、良好な電子放出特性を得るために、微粒子で構成された微粒子膜を用いるのが好ましい。ここで述べる微粒子膜とは、複数の微粒子が集合した膜であり、その微細構造は、微粒子が個々に分散配置した状態あるいは微粒子が互いに隣接、あるいは重なり合った状態（いくつかの微粒子が集合し、全体として島状構造を形成している場合も含む）をとっている。微粒子の粒径は、０．１ｎｍの数倍から数百ｎｍの範囲、好ましくは、１ｎｍから２０ｎｍの範囲である。
【００３０】
導電性膜４の膜厚は、素子電極２，３へのステップカバレージ、素子電極２，３間の抵抗値及び後述するフォーミング条件等を考慮して適宜設定されるが、通常は、０．１ｎｍの数倍から数百ｎｍの範囲とするのが好ましく、より好ましくは１ｎｍより５０ｎｍの範囲とするのが良い。その抵抗値は、Ｒｓが１０2から１０7Ω／□の値である。なおＲｓは、幅がｗで長さがｌの薄膜の抵抗Ｒを、Ｒ＝Ｒｓ（ｌ／ｗ）とおいたときに現れる量である。
【００３１】
導電性膜４を構成する材料は、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ等の金属、ＰｄＯ，ＳｎＯ2，Ｉｎ2Ｏ3，ＰｂＯ，Ｓｂ2Ｏ3等の酸化物の中から適宜選択される。
【００３２】
第１の間隙５は、導電性膜４の一部に形成された亀裂などにより構成され、導電性膜４の膜厚、膜質、材料及び後述する通電フォーミング等の手法等に依存したものとなる。第１の間隙５内及びその近傍の導電性膜４上には、炭素あるいは炭素化合物から形成されたカーボン膜４ａを有する。
【００３３】
以下、図３乃至図６を参照しながら電子放出素子の製造方法の一例について説明する。図４において、図３に示した部位と同じ部位には同一の符号を付している。
【００３４】
１）基板１を洗剤、純水および有機溶剤等を用いて十分に洗浄し、真空蒸着法、スパッタ法等により、素子電極材料を堆積後、例えばフォトリソグラフィー技術を用いて基板１上に素子電極２、３を形成する（図４（ａ））。
【００３５】
２）素子電極２、３を設けた基板１に、有機金属溶液を塗布して、有機金属薄膜を形成する。有機金属溶液には、前述の導電性膜４の材料の金属を主元素とする有機金属化合物の溶液を用いることができる。有機金属薄膜を加熱焼成処理し、リフトオフ、エッチング等によりパターニングし、導電性膜４を形成する（図４（ｂ））。ここでは有機金属溶液の塗布法を挙げて説明したが、導電性膜４の形成法はこれに限られるものでなく、真空蒸着法、スパッタ法、化学的気相堆積法、分散塗布法、ディッピング法、スピンナー法等を用いることもできる。
【００３６】
３）つづいて、フォーミング処理を施す。フォーミング処理について、ここでは通電処理を例に挙げて説明するが、フォーミング処理はこれに限られるものではなく、膜に亀裂等の間隙を生じさせて高抵抗状態を形成する処理を包含するものである。素子電極２、３間に、不図示の電源を用いて、通電を行うと、導電性膜４に亀裂が形成され第１の間隙５が形成される（図４（ｃ））。尚、該第１の間隙５が形成されることにより導電性膜４に電子放出部が形成され、素子電極２，３間に電圧を印加するとかかる第１の間隙５の近傍から電子が放出される。
【００３７】
通電フォーミングの電圧波形の例を図５に示す。電圧波形は、パルス波形が好ましい。これにはパルス波高値を定電圧としたパルスを連続的に印加する図５（ａ）に示した手法と、パルス波高値を増加させながら電圧パルスを印加する図５（ｂ）に示した手法がある。
【００３８】
４）フォーミングを終えた素子には活性化工程と呼ばれる処理を施す。活性化工程とは、この工程により、素子電流Ｉｆ、放出電流Ｉｅが、著しく変化する工程である。活性化工程は、例えば、有機物質ガスなどの炭素化合物を含有する雰囲気下で、通電フォーミングと同様に、パルスの印加を繰り返すことで行うことができる。
【００３９】
この処理により、雰囲気中に存在する炭素化合物から、炭素あるいは炭素化合物のカーボン膜４ａが、導電性膜４上及び第１の間隙５内に堆積し、第１の間隙５よりも狭い第２の間隙５ａを第１の間隙５内に、かかる第１の間隙５に沿って形成する（図４（ｄ））。
【００４０】
ここで、炭素あるいは炭素化合物のカーボン膜とは、例えばグラファイト（いわいるＨＯＰＧ，ＰＧ，ＧＣを包含する。ＨＯＰＧはほぼ完全なグラファイトの結晶構造、ＰＧは結晶粒が２００Å程度で結晶構造がやや乱れたもの、ＧＣは結晶粒が２０Å程度になり結晶構造の乱れがさらに大きくなったものを指す。）、非晶質カーボン（アモルファスカーボン及び、アモルファスカーボンと前記グラファイトの微結晶の混合物を指す。）であり、その膜厚は、５０ｎｍ以下の範囲とするのが好ましく、３０ｎｍ以下の範囲とすることがより好ましい。
【００４１】
本発明で用いることができる、有機物質ガスなどの炭素化合物としては、アルカン、アルケン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、アルコール類、アルデヒド類、ケトン類、アミン類、フェノール、カルボン、スルホン酸等の有機酸類等を挙げることが出来、具体的には、メタン、エタン、プロパンなどＣnＨ2n+2で表される飽和炭化水素、エチレン、プロピレン、アセチレンなどＣnＨ2nやＣnＨ2n-2等の組成式で表される不飽和炭化水素、ベンゼン、メタノール、エタノール、ホルムアルデヒド、アセトアルデヒド、アセトン、メチルエチルケトン、メチルアミン、エチルアミン、フェノール、蟻酸、酢酸、プロピオン酸等が使用できる。
【００４２】
活性化工程における電圧印加の手法は、電圧値の時間変化、電圧印加の方向、波形等の条件が考えられる。電圧値の時間変化は、電圧値を時間とともに上昇させていく手法や、固定電圧で行う手法で行うことができる。また、図６で示すように、電圧印加の方向は、素子駆動時の電圧印加方向と同様の方向（順方向）のみに印加（図６（ａ））しても良いし、順方向、逆方向を交互に変化させて印加（図６（ｂ））しても良い。交互に電圧を印加する場合、第１の間隙５に対して対称にカーボン膜４ａが形成されるものと思われるので、好ましい。また、波形については、図６では、矩形波の例を用いたが、正弦波、三角波、鋸波、等任意の波形を用いることができる。
【００４３】
図６中、Ｔ１は電圧波形のパルス幅、Ｔ２はパルス間隔時間である。パルス間隔時間Ｔ２（秒）が前記有機物質ガスなどの炭素化合物の分圧Ｐ（Ｐａ）に対して、Ｔ２＜１０-5／Ｐの関係を満たすことで、電子放出素子の電子放出特性の向上（特に、前述したリーク電流の低減）を図ることができる。
【００４４】
５）このような工程を経て得られた電子放出素子は、安定化工程を行うことが好ましい。この工程は、真空容器内の有機物質ガスなどの炭素化合物を排気する工程である。真空容器を排気する真空排気装置は、装置から発生するオイルが素子の特性に影響を与えないように、オイルを使用しないものを用いるのが好ましい。具体的には、ソープションポンプ、イオンポンプ等の真空排気装置を挙げることが出来る。真空容器内の有機物質ガスなどの炭素化合物の分圧は、上記の炭素あるいは炭素化合物が新たにカーボン膜に堆積しない分圧で１×１０-6Ｐａ以下が好ましく、さらには１×１０-8Ｐａ以下が特に好ましい。
【００４５】
さらに、真空容器内を排気するときには、真空容器全体を加熱して、真空容器内壁や、電子放出素子に吸着した有機物質ガスなどの炭素化合物分子を排気しやすくするのが好ましい。このときの加熱条件は、８０〜２５０℃、好ましくは１５０℃以上で、できるだけ長時間処理するのが望ましいが、特にこの条件に限るものではなく、真空容器の大きさや形状、電子放出素子の構成、などの諸条件により適宜選ばれる条件により行う。
【００４６】
真空容器内の圧力は極力低くすることが必要で、１×１０-5Ｐａ以下が好ましく、さらに１．３×１０-7Ｐａ以下が特に好ましい。
【００４７】
安定化工程を行った後の、駆動時の雰囲気は、上記安定化処理終了時の雰囲気を維持するのが好ましいが、これに限るものではなく、有機物質ガスなどの炭素化合物が十分除去されていれば、圧力自体が多少上昇しても十分安定な特性を維持することが出来る。このような真空雰囲気を採用することにより、新たな炭素あるいは炭素化合物がカーボン膜に堆積するのを抑制でき、また真空容器や基板などに吸着したＨ2Ｏ、Ｏ2なども除去でき、結果として素子電流Ｉｆおよび放出電流Ｉｅが安定する。
【００４８】
【実施例】
以下に本発明の実施例を示す。
【００４９】
［実施例１］
電子源基板として図１１に示す、マトリクス状に電子放出素子を有する基板を作成した。図１１において、２１は電子源の基板、２２、２３は素子電極、２４はＹ方向配線（下配線）、２５は層間絶縁層、２６はＸ方向配線（上配線）、２７は導電性膜（素子膜）である。
【００５０】
以下、この電子源基板の作成方法を、図７乃至図１１等を用いて説明する。
【００５１】
（工程−ａ）
基板２１として、アルカリ成分が少ないＰＤ−２００（旭硝子（株）社製）の２．８ｍｍ厚ガラスを用い、更にこの上にナトリウムブロック層としてＳｉＯ2膜１００ｎｍを塗付焼成したものを用いた。素子電極２２，２３は、この基板２１上に、スパッタ法によってまず下引き層としてチタニウム（Ｔｉ）５ｎｍ、その上に白金（Ｐｔ）４０ｎｍを成膜した後、ホトレジストを塗布し、露光、現像、エッチングという一連のフォトリソグラフィー法によってパターニングして形成した（図７参照）。本実施例では素子電極の間隔Ｌ＝１０μｍ、対向する長さＷ＝１００μｍとした。
【００５２】
（工程−ｂ）
共通配線としてのＹ方向配線（下配線）２４は、素子電極の一方（素子電極２３）に接して、かつそれらを連結するようにライン状のパターンで形成した。材料には銀（Ａｇ）フォトぺーストインキを用い、スクリーン印刷した後、乾燥させてから、所定のパターンに露光し現像した。この後４８０℃前後の温度で焼成して配線を形成した（図８参照）。このＹ方向配線（下配線）２４の厚さは約１０μｍ、線幅は約５０μｍである。なお終端部は図示していないが、配線取り出し電極として使うために、線幅をより大きくした。
【００５３】
（工程−ｃ）
上下配線を絶縁するために、図９に示すように、層間絶縁層２５を配置する。
この層間絶縁層２５は、後述のＸ方向配線（上配線）下に、先に形成したＹ方向配線（下配線）との交差部を覆うように、かつＸ方向配線（上配線）と素子電極の他方（素子電極２２）との電気的接続が可能なように、接続部にコンタクトホール２８を開けて形成した。具体的には、ＰｂＯを主成分とする感光性のガラスペーストをスクリーン印刷した後、露光−現像した。これを４回繰り返し、最後に４８０℃前後の温度で焼成した。この層間絶縁層２５の厚みは、全体で約３０μｍであり、幅は約１５０μｍである。
【００５４】
（工程−ｄ）
先に形成した層間絶縁層２５の上に、Ａｇぺーストインキをスクリーン印刷した後乾燥させ、この上に再度同様なことを行い２度塗りしてから、４８０℃前後の温度で焼成して、Ｘ方向配線（上配線）２６を形成した（図１０参照）。Ｘ方向配線（上配線）２６は、層間絶縁層２５を挟んでＹ方向配線（下配線）２４と交差しており、層間絶縁層２５のコンタクトホール部分で素子電極２２と接続されている。このＸ方向配線２６の厚さは、約１５μｍである。図示していないが、外部駆動回路との引出し配線もこれと同様の方法で形成した。
【００５５】
このようにしてＸＹマトリクス配線を有する基板が形成された。
【００５６】
（工程−ｅ）
上記基板を十分に洗浄した後、撥水剤を含む溶液で表面を処理し、表面が疎水性になるようにした。これはこの後塗布する素子膜形成用の水溶液が、素子電極上に適度な広がりをもって配置されるようにすることが目的である。用いた撥水剤は、シランカップリング剤をスプレー法にて基板上に散布し、１２０℃にて温風乾燥した。
【００５７】
その後、素子電極間にインクジェット塗布方法により、素子膜を形成した。本工程の模式図を図１２に示す。実際の工程では、基板上における個々の素子電極の平面的ばらつきを補償するために、基板上の数箇所に於いてパターンの配置ずれを観測し、観測点間のポイントのずれ量は直線近似して位置補完し、塗付することによって、全画素の位置ずれをなくして、対応した位置に的確に塗付するようにした。
【００５８】
本実施例では、素子膜としてパラジウム膜を得る目的で、先ず水８５：イソプロピルアルコール（ＩＰＡ）１５からなる水溶液に、パラジウム−プロリン錯体０．１５重量％を溶解し、有機パラジウム含有溶液を得た。この他若干の添加剤を加えた。
【００５９】
この溶液の液滴を、液滴付与手段２９として、ピエゾ素子を用いたインクジェット噴射装置を用い、ドット径が６０μｍとなるように調整して電極間に付与した（図１２（ａ））。
【００６０】
その後この基板を空気中にて、３５０℃で１０分間の加熱焼成処理をして酸化パラジウム（ＰｄＯ）とした（図１１、図１２（ｂ））。ドットの直径は約６０μｍ、厚みは最大で１０ｎｍの素子膜２７が得られた。
【００６１】
本実施例では、（工程−ａ）から（工程−ｅ）において、Ｘ方向の素子数は５０個、Ｙ方向の素子数は２０個で形成した。
【００６２】
ここで、以下の工程で用いた真空排気装置について説明する。
図１３は真空排気装置の概略図である。真空排気装置５１は、真空ポンプ５２にて排気される。また、後述する水素および有機化合物を導入するためのスローリークバルブ５４が設置されている。真空排気装置内には、所望の温度で加熱可能なステージ５５が設置されている。また、真空排気装置も所望の温度で加熱が可能である。
【００６３】
ステージ５５上には前述した電子源の基板２１が、アノード電極５６と対向して配置される。アノード電極と基板間の距離Ｈは２ｍｍに設定した。アノード電極５６は、配線により真空排気装置の外部（大気側）で電流計５７、高圧電源５８と接続されている。高圧電源を用いてアノード電極に高電圧を印加し、電子源基板の電子放出部より放出される放出電流Ｉｅを捕捉できる。この放出電流Ｉｅは電流計５７により測定することが可能である。
【００６４】
基板２１のＸ方向配線およびＹ方向配線も各々不図示の配線により真空排気装置の外部に接続されている。
【００６５】
図１４は基板の配線を説明するための模式図である。Ｘ方向配線２６はスイッチ４１により、任意のラインを選択可能であり、それぞれ電源４３と接続できる。またＹ方向配線２４は共通に配線され、電流計４２に接続した。
【００６６】
（工程−ｆ）
フォーミングと呼ばれる本工程に於いて、上記素子膜（酸化パラジウム（ＰｄＯ）膜）を通電処理して間隙を生じさせ、電子放出部を形成する。
【００６７】
具体的には、上記基板を真空排気装置５１に設置し、該装置内を真空ポンプにて排気して１Ｐａの真空度にした後、電源４３を用いてＸＹ両方向配線間に電圧を印加し、素子電極間に通電した。各々のＸ方向配線に電圧を印加した際にＹ方向配線に流れる電流値を電流計４２で測定した後、スローリークバルブ５４を開けて水素供給源５３ａより若干の水素ガスを導入した。水素によって還元が促進され酸化パラジウム（ＰｄＯ）膜がパラジウム（Ｐｄ）膜に変化する。この時、素子膜が局所的に破壊、変形もしくは変質され、間隙が形成される。
【００６８】
フォーミング処理に用いた電圧波形について簡単に紹介する。図１５にこの説明図を示す。印加した電圧はパルス波形を用い、パルス波高値が定電圧のパルスを印加した。Ｔ１及びＴ２は電圧波形のパルス幅とパルス間隔であり、Ｔ１を１ｍ秒、Ｔ２を１００ｍ秒とし、三角波の波高値は１０Ｖとした。
【００６９】
フォーミング処理中の電流値がフォーミング初期の１０００分の１を示した時点で、フォーミングを終了した。
【００７０】
（工程−ｇ）
上記フォーミング処理に続いて同一装置内において本発明による活性化処理を行った。この処理は炭素化合物が存在する適当な真空度のもとで、外部からＸＹ両方向配線を通じてパルス電圧を素子電極間に繰り返し印加することによって、前記間隙近傍にカーボン膜を堆積させる工程である。
【００７１】
真空排気装置５１内を真空ポンプ５２にて排気して１×１０-7Ｐａの真空度にした後、本工程では炭素化合物としてｐ−トルニトリルを用い、スローリークバルブ５４を開けて炭素化合物供給源５３ｂを通して真空空間内に導入し、ｐ−トルニトリルの分圧を１×１０-4Ｐａに維持した。
【００７２】
そして電源４３を用いてＸ方向配線に電圧の印加を行った。図１６に、活性化工程でＸＹ両方向配線間に印加した電圧波形を示した。図１６中、Ｔ１は、電圧波形の正と負のパルス幅、Ｔ２はパルス間隔である。矩形波の電圧は、その正負の絶対値を等しく１８Ｖに設定し、Ｔ１は１ｍ秒とした。
【００７３】
比較のためＸ方向配線２０本のうち４ラインづつ、５ブロックに分けて活性化条件を変更した。本実施例においては、各々のブロックで、パルス間隔時間Ｔ２を２ｍ秒、１０ｍ秒、１００ｍ秒、２００ｍ秒、１秒の５条件で行った。
【００７４】
尚、本活性化処理は、素子電流Ｉｆと放出電流Ｉｅを検出しながら行った。すなわち、真空排気装置において、アノード電極５６の電位を１ｋＶとし、上記Ｘ方向配線に上記パルス電圧を印加し、その時に流れる素子電流Ｉｆおよび、上記アノード電極に捕捉される放出電流Ｉｅを測定しながら行った。
【００７５】
図１７に活性処理時の素子電流Ｉｆと放出電流Ｉｅの時間変化を示す。図１７から分かるように、活性化初期において、素子電流Ｉｆ及びＩｅが急激に増加し、その後もその増加傾向は鈍りながらも増加するのが観測された。いずれのラインも１素子あたりの放出電流Ｉｅが２μＡに達した時点で通電を停止した。全ラインの活性化処理を終了した後、スローリークバルブを閉め、活性化工程を終了した。
【００７６】
活性化処理終了時の効率（Ｉｅ／Ｉｆ×１００）を表１に示す。表１に示したように、パルス間隔時間を変化させたいずれの条件においても、ほぼ同等の効率が得られた。
【００７７】
【表１】
2004207124.tif 000003
【００７８】
以上の工程で、電子放出素子を有する基板を作成する事ができた。
上述のような素子構成と製造方法によって作成された本実施例における電子放出素子の基本特性について説明する。
【００７９】
放出電流Ｉｅおよび素子電流Ｉｆと素子電圧Ｖｆの関係を図１８に示す。なお、放出電流Ｉｅと素子電流Ｉｆは大きさが著しく異なるが、図１８ではＩｆ、Ｉｅの変化の定性的な比較検討のために、リニアスケールで縦軸を任意単位で表記した。
【００８０】
本電子放出素子は放出電流Ｉｅに対する三つの特徴を有する。
まず第一に、図１８からも明らかなように、本素子はある電圧（しきい値電圧と呼ぶ、図１８中のＶｔｈ）以上の素子電圧を印加すると急激に放出電流Ｉｅが増加し、一方しきい値電圧Ｖｔｈ以下では放出電流Ｉｅがほとんど検出されない。すなわち、放出電流Ｉｅに対する明確なしきい値電圧Ｖｔｈを持った非線形素子としての特性を示しているのが判る。
第二に、放出電流Ｉｅが素子電圧Ｖｆに依存するため、放出電流Ｉｅは素子電圧Ｖｆで制御できる。
第三に、アノード電極に捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に依存する。すなわち、アノード電極に捕捉される電荷量は、素子電圧Ｖｆを印加する時間により制御できる。
【００８１】
本実施例で作成した、それぞれの条件で活性化処理された電子放出素子の、しきい電圧Ｖｔｈ近傍の、素子電流Ｉｆと素子電圧Ｖｆの測定結果を図１９に示す。ここで、素子電流Ｉｆはログスケールで表記した。前述したように、しきい値電圧Ｖｔｈ以下で放出電流Ｉｅはほとんど検出されないが、素子電流Ｉｆは微少であるが電流（リーク電流）が観測された。この電流は、微少であるが本電子放出素子を多数配置した電子源基板においてはより少ない方が好ましい。特に活性化工程における、パルス間隔時間Ｔ２（秒）が２００ｍ秒以上の時、このリーク電流が増大している。
【００８２】
以上のことより、本実施例の活性化工程におけるｐ−トルニトリルの分圧Ｐ（１×１０-4Ｐａ）においては、パルス間隔時間Ｔ２（秒）が１００ｍ秒以下であればリーク電流を低く抑えることができる。すなわち、本発明による活性化条件、Ｔ２＜１０-5／Ｐを採ることによって、リーク電流の少ない電子放出素子を作成することが出来たことがわかる。
【００８３】
［実施例２］
本実施例においても、実施例１と同様に電子源基板として図１１に示す、マトリクス状に電子放出素子を有する基板を作成した。実施例１における（工程−ａ）から（工程−ｆ）と同様の方法で、Ｘ方向の素子数は５０個、Ｙ方向の素子数は２０個の電子源基板を作成した。
【００８４】
（工程−ｇ）
フォーミング処理した上記素子に本発明による活性化処理を行った。本実施例においては、活性化処理中の炭素化合物の分圧条件を種々変更して活性化処理を行った。
【００８５】
すなわち、真空排気装置内を真空ポンプにて排気して１×１０-7Ｐａの真空度にした後、本工程では炭素化合物としてｐ−トルニトリルを用い、スローリークバルブを通して真空空間内に導入し、ｐ−トルニトリルの分圧を所望の分圧に維持した。
【００８６】
本活性化工程で用いた電圧波形は矩形波で電圧値は正負の絶対値を等しく１８Ｖに設定し、パルス幅Ｔ１は１ｍ秒、パルス間隔Ｔ２は５０ｍ秒とした。
【００８７】
比較のためＸ方向配線２０本のうち４ラインづつ、５ブロックに分けて活性化条件を変更した。本実施例においては、各々のブロックで、ｐ−トルニトリルの分圧を１×１０-6Ｐａ、１×１０-5Ｐａ、１×１０-4Ｐａ、１×１０-3Ｐａ、１×１０-2Ｐａの５条件で行った。
【００８８】
活性化の終了は、いずれのラインも１素子あたりの放出電流Ｉｅが２μＡに達した時点で通電を停止した。全ラインの活性化処理を終了した後、スローリークバルブを閉め、活性化工程を終了した。
【００８９】
活性化処理終了時の効率（Ｉｅ／Ｉｆ×１００）を表２に示す。表２に示したように、炭素化合物の分圧を変化させたいずれの条件においても、ほぼ同等の効率が得られた。
【００９０】
また本実施例で作成した、それぞれの条件で活性化処理された電子放出素子の、素子電圧Ｖｆが５Ｖにおける１素子あたりの素子電流Ｉｆの測定結果を表２中（Ｉｆ＿ｌｅａｋと記載）に示した。ここで、素子電圧Ｖｆが５Ｖとは、しきい値電圧Ｖｔｈ以下であった。特に活性化工程における、ｐ−トルニトリルの分圧が１×１０-3Ｐａ以上の時、このリーク電流が増大している。
【００９１】
【表２】
2004207124.tif 000004
【００９２】
以上のことより、本実施例の活性化工程におけるパルス間隔時間Ｔ２（秒）が５０ｍ秒においては、ｐ−トルニトリルの分圧Ｐが１×１０-4Ｐａ以下であればリーク電流を低く抑えることができる。すなわち、本発明による活性化条件、Ｔ２＜１０-5／Ｐを採ることによって、リーク電流の少ない電子放出素子を作成することが出来たことがわかる。
【００９３】
［実施例３］
本実施例においても、実施例１と同様に電子源基板として図１１に示す、マトリクス状に電子放出素子を有する基板を作成した。実施例１における（工程−ａ）から（工程−ｆ）と同様の方法で、Ｘ方向の素子数は５０個、Ｙ方向の素子数は２０個の電子源基板を作成した。
【００９４】
（工程−ｇ）
フォーミング処理した上記素子に本発明による活性化処理を行った。本実施例においては、活性化処理中のパルス間隔と炭素化合物の分圧条件を種々変更して活性化処理を行った。
【００９５】
すなわち、真空排気装置内を真空ポンプにて排気して１×１０-7Ｐａの真空度にした後、本工程では炭素化合物としてアセトンを用い、スローリークバルブを通して真空空間内に導入し、アセトンの分圧を所望の分圧に維持した。
【００９６】
本活性化工程で用いた電圧波形は矩形波で電圧値は正負の絶対値を等しく１６Ｖに設定し、パルス幅Ｔ１は１００μ秒とした。
【００９７】
比較のためＸ方向配線２０本のうち４ラインづつ、５ブロックに分けて活性化条件を変更した。本実施例においては、各々のブロックで、アセトンの分圧Ｐとパルス間隔Ｔ２を表３に示す５条件で行った。
【００９８】
活性化の終了は、いずれのラインも１素子あたりの放出電流Ｉｅが２μＡに達した時点で通電を停止した。全ラインの活性化処理を終了した後、スローリークバルブを閉め、活性化工程を終了した。
【００９９】
活性化処理終了時の効率（Ｉｅ／Ｉｆ×１００）を表３に示す。表３に示したように、いずれの条件においても、ほぼ同等の効率が得られた。
【０１００】
また本実施例で作成した、それぞれの条件で活性化処理された電子放出素子の、素子電圧Ｖｆが５Ｖにおける１素子あたりの素子電流Ｉｆの測定結果を表３中（Ｉｆ＿ｌｅａｋと記載）に示した。ここで、素子電圧Ｖｆが５Ｖとは、しきい値電圧Ｖｔｈ以下であった。特に活性化工程における、アセトンの分圧Ｐ×パルス間隔Ｔ２が１×１０-5［Ｐａ秒］以上の条件で、このリーク電流が増大している。
【０１０１】
【表３】
2004207124.tif 000005
【０１０２】
以上のことより、本発明による活性化条件、Ｔ２＜１０-5／Ｐを採ることによって、リーク電流の少ない電子放出素子を作成することが出来たことがわかる。
【０１０３】
［実施例４］
本実施例においても、実施例１と同様に電子源基板として図１１に示す、マトリクス状に電子放出素子を有する基板を作成した。実施例１における（工程−ａ）から（工程−ｅ）と同様の方法で、Ｘ方向の素子数は４０００個、Ｙ方向の素子数は８００個の電子源基板を作成した。
【０１０４】
（工程−ｆ）
作成した電子源基板が大きいため、上記基板の周囲の取り出し電極部を残して、基板全体を覆うようにフード状の蓋をかぶせて基板との間で内部に真空空間を作り、外部電源より電極端子部からＸＹ配線間に電圧を印加し、素子電極間に通電する方法でフォーミング工程を行った。その他は、実施例１と同様の方法でフォーミング処理を行った。
【０１０５】
（工程−ｇ）
フォーミング処理した素子に本発明による活性化処理を行った。本工程も前記のフォーミングと同様にフード状の蓋をかぶせて基板との間で内部に真空空間を作り、外部からＸＹ配線を通じてパルス電圧を素子電極間に繰り返し印加することによって行った。
【０１０６】
本工程では炭素化合物としてｐ−トルニトリルを用い、スローリークバルブを通して真空空間内に導入し、ｐ−トルニトリルの分圧を１×１０-4Ｐａに維持した。
【０１０７】
活性化工程で用いた電圧波形は実施例１と同様の矩形波を用いた。パルス幅Ｔ１を１ｍ秒、パルス間隔Ｔ２を８０ｍ秒とし、電圧値は正負の絶対値を等しく１８Ｖに設定した。
【０１０８】
１素子あたりの放出電流Ｉｅが２μＡに達した時点で通電を停止し、スローリークバルブを閉め、活性化処理を終了した。
【０１０９】
以上の工程で、単純マトリクス配置の電子源基板を作成する事ができた。
【０１１０】
（工程−ｈ）
本実施例では、さらに本電子源基板を用いて、図２０に示すような画像形成装置（表示パネル）を製造した。尚、図２０では、パネル内部を表現するために部分的に部材を切り欠いて示している。
【０１１１】
図２０において、８１は電子放出素子が多数配置された電子源基板を指し、リアプレートと呼ぶ。８７は表面伝導型電子放出素子に相当する。８８、８９は、表面伝導型電子放出素子の一対の素子電極と接続されたＸ方向配線及びＹ方向配線である。８２はガラス基板８３の内面に蛍光膜８４とメタルバック８５等が形成されたフェースプレートである。８６は支持枠であり、リアプレート８１、支持枠８６及びフェースプレート８２をフリットガラスによって接着し、４００〜５００℃で、１０分以上焼成することで、封着して、外囲器９０を構成する。この一連の工程は全て真空チャンバー中で行なった。
【０１１２】
なお、フェースプレート８２、リアプレート８１間に、スペーサーと呼ばれる不図示の支持体を設置することにより、大面積パネルの場合にも大気圧に対して十分な強度を持つ外囲器９０を構成することができる。
【０１１３】
図２１はフェースプレート上に設ける蛍光膜の説明図である。蛍光膜８４は、ブラックマトリクスと呼ばれる黒色導電材９１と蛍光体９２とで構成される。ブラックマトリクスが設けられる目的は、カラー表示の場合必要となる三原色蛍光体の、各蛍光体９２間の塗り分け部を黒くすることで混色等を目立たなくすることと、蛍光膜８４における外光反射によるコントラストの低下を抑制することである。
【０１１４】
また、蛍光膜８４の内面側にはメタルバック８５を設けた。メタルバックの目的は、蛍光体の発光のうち内面側への光をフェースプレート８２側へ鏡面反射することにより輝度を向上すること、電子ビーム加速電圧を印加するためのアノード電極として作用すること等である。メタルバックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理（通常フィルミングと呼ばれる）を行い、その後Ａ１を真空蒸着等で堆積することで作製した。
【０１１５】
前述の封着を行う際、各色蛍光体と電子放出素子とを対応させなくてはいけないため、上下基板の突き当て法などで十分な位置合わせを行った。
【０１１６】
封着時の真空度は１０-7Ｐａ程度の真空度で行った。また外囲器９０の封止後の真空度を維持するために、ゲッター処理を行った。これは、外囲器９０の封止後に、抵抗加熱あるいは高周波加熱等の加熱法により、外囲器内の所定の位置（不図示）に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターはＢａが主成分であり、該蒸着膜の吸着作用により、１０-9Ｐａの真空度を維持するものである。
【０１１７】
前述した本発明にかかわる表面伝導型電子放出素子の基本的特性によれば、電子放出部からの放出電子は、しきい値電圧Ｖｔｈ以上では対向する素子電極間に印加するパルス状電圧の波高値と巾によって制御され、その中間値によっても電流量が制御され、もって中間調表示が可能になる。
【０１１８】
また多数の電子放出素子を配置した場合においては、各ラインの走査線信号によって選択ラインを決め、各情報信号ラインを通じて個々の素子に上記パルス状電圧を適宜印加すれば、任意の素子に適宜電圧を印加する事が可能となり、各素子をＯＮすることができる。
【０１１９】
また中間調を有する入力信号に応じて電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式が挙げられる。
【０１２０】
本実施例で用いた、具体的な駆動装置について図２２を用いて概要を述べる。
本実施例では、ＮＴＳＣ方式のテレビ信号に基づいたテレビジョン表示用の画像表示装置を構成した。図２２において、１０１は図２０に示したような画像表示パネル、１０２は走査回路、１０３は制御回路、１０４はシフトレジスタ、１０５はラインメモリ、１０６は同期信号分離回路、１０７は情報信号発生器、Ｖａは直流電圧源である。
【０１２１】
電子放出素子を用いた画像表示パネル１０１のＸ方向配線には、走査線信号を印加するＸドライバーの走査回路１０２が、Ｙ方向配線には情報信号が印加されるＹドライバーの情報信号発生器１０７が接続されている。
【０１２２】
本実施例においては、パルス幅変調方式を採用し、情報信号発生器１０７としては、一定の波高値の電圧パルスを発生するが入力されるデータに応じて、適宜電圧パルスの幅を変調するような回路を用いた。
【０１２３】
制御回路１０３は、同期信号分離回路１０６より送られる同期信号Ｔｓｙｎｃに基づいて、各部に対してＴｓｃａｎ，Ｔｓｆｔ及びＴｍｒｙの各制御信号を発生する。
【０１２４】
同期信号分離回路１０６は、外部から入力されるＮＴＳＣ方式のテレビ信号から、同期信号成分と輝度信号成分とを分離するための回路である。この輝度信号成分は、同期信号に同期してシフトレジスタ１０４に入力される。
【０１２５】
シフトレジスタ１０４は、時系列的にシリアルに入力される前記輝度信号を、画像の１ライン毎にシリアル／パラレル変換して、制御回路１０３より送られるシフトクロックＴｓｆｔに基づいて動作する。シリアル／パラレル変換された画像１ライン分のデータ（電子放出素子ｎ素子分の駆動データに相当）は、ｎ個の並列信号として前記シフトレジスタ１０４より出力される。
【０１２６】
ラインメモリ１０５は、画像１ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、記憶された内容は、情報信号発生器１０７に入力される。
【０１２７】
情報信号発生器１０７は、各々の輝度信号に応じて、電子放出素子の各々を適切に駆動する為の信号源であり、その出力信号はＹ方向配線を通じて表示パネル１０１内に入り、走査回路１０２によって選択中のＸ方向配線との交点にある各々の電子放出素子に印加される。
【０１２８】
Ｘ方向配線を順次走査する事によって、パネル全面の電子放出素子を駆動することが可能になる。
【０１２９】
以上のように本発明による画像表示装置において、各電子放出素子にパネル内のＸ方向配線８８及びＹ方向配線８９を通じ、電圧を印加することにより電子放出させ、高圧電源Ｖａに接続された高圧端子Ｈｖを通じ、アノード電極であるメタルバック８５に高圧を印加し、発生した電子ビームを加速し、蛍光膜８４に衝突させることによって、画像を表示することができた。
【０１３０】
［比較例１］
本比較例では、実施例４の工程−ｇにおいて、パルス間隔Ｔ２を８００ｍ秒とした以外は、実施例４と同様の方法によって、画像形成装置を作成した。
【０１３１】
本発明による実施例４と、比較例１とによって作成された画像形成装置の違いについて述べる。
【０１３２】
実施例４においては、工程−ｇにおいて炭素化合物の分圧Ｐ（Ｐａ）とパルス間隔Ｔ２（秒）が本発明による、Ｔ２＜１０-5／Ｐの関係を満たしている。一方、比較例１においては、上記関係を逸脱した。この結果、しきい値電圧Ｖｔｈ以下における素子電流Ｉｆが比較例１において実施例４よりも増大した。すなわち、上記画像形成装置において、情報信号発生器１０７のみに信号を印加した時（走査ラインには電圧を印加していない状態）にＹ方向配線に流れる電流（情報信号発生器１０７に要求される電流容量）が、実施例４では０．２ｍＡ程度であったが、比較例１では１．２ｍＡに達した。その結果、比較例１においては、情報信号発生器の電流容量を増加する必要が生じ、結果画像形成装置の消費電力を増大させ、その製造コストも増加した。
【０１３３】
【発明の効果】
以上説明したように、本発明の方法に従い電子放出素子を作製するならば、リーク電流の少ない電子源の作成が可能となり、さらに消費電力の少ない画像形成装置を低コストで提供することができる。
【図面の簡単な説明】
【図１】本発明による電子放出素子の活性化処理における、電圧パルス印加条件と炭素化合物の分圧との関係を示す図である。
【図２】本発明による電子放出素子の活性化処理における、電圧パルス印加条件と特性変化との関係を示す図である。
【図３】本発明による電子放出素子の一例を示す構成図である。
【図４】本発明による電子放出素子の製造方法の一例を示す断面図である。
【図５】本発明による電子放出素子のフォーミング処理における電圧波形の例を示す図である。
【図６】本発明による電子放出素子の活性化処理における電圧波形の例を示す図である。
【図７】実施例による電子源の製造方法を説明する平面図である。
【図８】実施例による電子源の製造方法を説明する平面図である。
【図９】実施例による電子源の製造方法を説明する平面図である。
【図１０】実施例による電子源の製造方法を説明する平面図である。
【図１１】実施例による電子源の製造方法を説明する平面図である。
【図１２】実施例による導電性膜の製造方法を説明する図である。
【図１３】実施例による真空排気装置の概略図である。
【図１４】実施例による電子源基板の配線を説明するための模式図である。
【図１５】実施例による電子放出素子のフォーミング処理における電圧波形を示す図である。
【図１６】実施例による電子放出素子の活性化処理における電圧波形を示す図である。
【図１７】実施例による活性化処理における素子電流、放出電流の活性化処理時間依存を示す図である。
【図１８】本発明による電子放出素子の基本的な特性を示す図である。
【図１９】実施例１によるしきい値電圧付近の素子電流の特性を示す図である。
【図２０】実施例４における画像形成装置の表示パネルの概略構成図である。
【図２１】実施例４における表示パネルに用いた蛍光膜を示す図である。
【図２２】実施例４における画像形成装置の駆動回路の概略構成図である。
【図２３】従来の電子放出素子を示す平面図である。
【符号の説明】
１  基板
２，３  素子電極
４  導電性膜
４ａ  カーボン膜
５  第１の間隙
５ａ  第２の間隙
２１  電子源基板
２２，２３素子電極
２４  Ｙ方向配線
２５  層間絶縁層
２６  Ｘ方向配線
２７  素子膜（導電性膜）
２８  コンタクトホール
２９  液滴付与手段
４１  スイッチ
４２  電流計
４３  電源
５１  真空排気装置
５２  真空ポンプ
５３ａ  水素供給源
５３ｂ  炭素化合物供給源
５４  スローリークバルブ
５５  ステージ
５６  アノード電極
５７  電流計
５８  高圧電源
８１  電子放出素子が多数配置された電子源基板（リアプレート）
８２  フェースプレート
８３  ガラス基板
８４  蛍光膜
８５  メタルバック
８６  支持枠
８７  電子放出素子
８８  Ｘ方向配線
８９  Ｙ方向配線
９０  外囲器
９１  ブラックマトリクスと呼ばれる黒色導電材
９２  蛍光体
１０１  画像表示パネル
１０２  走査回路
１０３  制御回路
１０４  シフトレジスタ
１０５  ラインメモリ
１０６  同期信号分離回路
１０７  情報信号発生器
２０１  絶縁性基板
２０２  素子電極
２０３  間隙
２０４  導電性膜
【図１】
2004207124.tif 000006
【図２】
2004207124.tif 000007
【図３】
2004207124.tif 000008
【図４】
2004207124.tif 000009
【図５】
2004207124.tif 000010
【図６】
2004207124.tif 000011
【図７】
2004207124.tif 000012
【図８】
2004207124.tif 000013
【図９】
2004207124.tif 000014
【図１０】
2004207124.tif 000015
【図１１】
2004207124.tif 000016
【図１２】
2004207124.tif 000017
【図１３】
2004207124.tif 000018
【図１４】
2004207124.tif 000019
【図１５】
2004207124.tif 000020
【図１６】
2004207124.tif 000021
【図１７】
2004207124.tif 000022
【図１８】
2004207124.tif 000023
【図１９】
2004207124.tif 000024
【図２０】
2004207124.tif 000025
【図２１】
2004207124.tif 000026
【図２２】
2004207124.tif 000027
【図２３】
2004207124.tif 000028