(57)【要約】【課題】生成するイオン種の比率の変動の少ないイオンドーピング装置を提供する。【解決手段】ドーピングすべき元素を含むガスをアーク放電により分解し、プラズマを生成するイオン源１２と、生成したイオンを質量による分離を行わずに対象物へドーピング照射するために、イオン源で生成したイオンを加速する加速部２３とを備え、アーク電流が一定となるよう、アーク放電を制御するイオンドーピング装置。【選択図】  図１
2004362901.tif 000002
【特許請求の範囲】
【請求項１】
チャンバーと、
前記チャンバー内の気体を排気する排気部と、
前記チャンバーに設けられたイオン源であって、ドーピングすべき元素を含むガスを導入する導入口、熱電子を放出するフィラメント、および、前記フィラメントとの間においてアーク放電を行うためのアノード電極を含み、前記アーク放電によって前記ガスを分解し、前記ドーピングすべき元素を含むイオンを生成するイオン源と、
前記イオン源で生成したイオンをイオン源から引き出し、対象物に向けて加速するための加速部と、
を備え、前記フィラメントと前記アノード電極との間を流れるアーク電流が一定となるよう前記アーク放電を制御するイオンドーピング装置。
【請求項２】
前記フィラメントに電圧を印加するためのフィラメント電源と、
前記フィラメントと前記アノード電極との間に電圧を印加するためのアーク電源とをさらに備え、
前記フィラメントと前記アノード電極との間を流れるアーク電流が一定となるよう前記フィラメント電源および／または前記アーク電源を制御する請求項１に記載のイオンドーピング装置。
【請求項３】
前記アーク電流を計測するための電流計をさらに備え、前記電流計で計測した値が一定となるよう、前記アーク電源の出力電圧を制御する請求項１に記載のイオンドーピング装置。
【請求項４】
前記アーク放電によって前記ガスから複数のイオン種が生成し、前記イオン種の生成比が一定になっている請求項１から３のいずれかに記載のイオンドーピング装置。
【請求項５】
絶縁性表面を有する基板と、前記基板上に設けられた結晶性シリコン膜とを備え、請求項１から４のいずれかに記載のイオンドーピング装置を用いて前記ドーピングすべき元素を不純物として前記結晶性シリコン膜へ導入することにより、ソース領域、ドレイン領域およびチャネル領域が前記結晶性シリコン膜中に形成された複数の半導体素子を含む半導体装置。
【請求項６】
前記複数の半導体素子における前記チャネル領域の不純物濃度の平均値をＡｖｅとし、標準偏差をσとしたとき、
０．０５≧３σ／Ａｖｅ
を満たしている請求項５に記載の半導体装置。
【請求項７】
前記複数の半導体素子における前記ソース領域およびドレイン領域の不純物濃度の平均値をＡｖｅとし、標準偏差をσとしたとき、
０．０５≧３σ／Ａｖｅ
を満たしている請求項５に記載の半導体装置。
【請求項８】
前記結晶性シリコン膜は、アモルファスシリコン膜の結晶性を助長する触媒元素により、結晶化されている請求項５に記載の半導体装置。
【請求項９】
前記アモルファスシリコン膜は２５ｎｍ以上８０ｎｍ以下の厚さを有している請求項８に記載の半導体装置。
【請求項１０】
前記結晶性シリコン膜は、１×１０１６ａｔｏｍｓ／ｃｍ３以下の濃度で前記触媒元素を含んでいる請求項８に記載の半導体装置。
【請求項１１】
前記触媒元素は、ニッケル、コバルト、パラジウム、白金、銅、銀、金、インジウム、スズ、アルミニウムおよびアンチモンからなるグループから選ばれる少なくとも一種の元素である請求項８に記載の半導体装置。
【請求項１２】
前記触媒元素はニッケルである請求項８に記載の半導体装置。
【請求項１３】
前記結晶性シリコン膜は、前記触媒元素導入後、炉による熱処理、ランプアニールおよびレーザ照射の１つ以上の方法により行われている請求項８に記載の半導体装置。
【請求項１４】
ドーピングすべき元素を含むガスをアーク放電により分解するステップと、
前記分解ステップにより生じたイオンを所定の電圧で加速することにより、対象物に前記イオンを衝突させるステップと、
を包含するイオンドーピング方法であって、前記分解ステップにおいて、前記アーク放電による電流が一定となるよう前記アーク放電を制御するイオンドーピング方法。
【請求項１５】
ドーピングすべき元素はボロンまたはリンである請求項１４に記載のイオンドーピング方法。
【請求項１６】
絶縁性表面を有する基板上にアモルファスシリコン膜を形成するステップ（Ａ）と、
前記アモルファスシリコン膜に触媒元素を添加するステップ（Ｂ）と、
前記触媒元素が添加されたアモルファスシリコン膜を熱処理することにより、結晶化を行い、前記アモルファスシリコン膜から結晶性シリコン膜を得るステップ（Ｃ）と、
アーク電流が一定となるようにアーク放電をおこなうことにより、不純物元素を含むガスを分解し、前記分解により生じたイオンを加速して、前記結晶性シリコン膜に導入するステップ（Ｄ）と、
前記前記結晶性シリコン膜を熱処理するステップ（Ｅ）と、
を包含する半導体装置の製造方法。
【請求項１７】
前記ステップ（Ｃ）の後、前記結晶性シリコン膜上に絶縁膜を形成する工程をさらに含み、
前記ステップ（Ｄ）は、
アーク電流が一定となるようにアーク放電をおこなうことにより、前記不純物元素を含むガスを分解し、前記分解により生じたイオンを加速して、前記絶縁膜を介して前記結晶性シリコン膜に導入するステップ（Ｄ１）と、
前記結晶性シリコン膜上に導電性有する材料からなるパターンを形成する工程（Ｄ２）と、
アーク電流が一定となるようにアーク放電をおこなうことにより、前記不純物元素を含むガスを分解し、前記分解により生じたイオンを加速して、前記パターンをマスクとして前記結晶性シリコン膜に導入するステップ（Ｄ２）と、
を包含する請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記ステップ（Ｄ１）の不純物元素はボロンであり、前記ステップ（Ｄ２）の不純物元素はリンである請求項１７に記載の半導体装置の製造方法。
【請求項１９】
前記触媒元素は、ニッケル、コバルト、パラジウム、白金、銅、銀、金、インジウム、スズ、アルミニウムおよびアンチモンからなるグループから選ばれる少なくとも一種の元素である請求項１６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、イオンを対象物に注入あるいはドーピングするイオンドーピング装置に関する。また、イオンドーピング装置を用いて製造された半導体装置に関する。
【０００２】
【従来の技術】
近年、大型で高解像度の液晶表示装置、高速で高解像度の密着型イメージセンサ、三次元ＩＣ等を実現するため、ガラス等の絶縁基板上に高性能な半導体素子を形成することが試みられている。
【０００３】
こうした半導体素子を形成するには、薄膜状の半導体層を形成する必要があり、従来よりアモルファスシリコン半導体（ａ−Ｓｉ）からなる半導体薄膜、あるいは、多結晶シリコンおよび微結晶シリコン等の結晶性シリコン半導体からなる半導体薄膜を用いて絶縁性基板上に半導体素子を形成することが知られている。
【０００４】
アモルファスシリコン半導体薄膜は、気相法を用いて比較的低温で形成することが可能であるため、量産性に優れ、最も一般的に使用されている。しかしながら、アモルファスシリコン半導体薄膜は導電性等の物性の点で劣っている。このため、半導体素子に高い性能が要求される上述の装置等には、アモルファスシリコン半導体薄膜は適していない。
【０００５】
一方、結晶性シリコン半導体薄膜は導電性に優れており、上述の装置等に用いるために、種々の研究および開発がなされている。薄膜状の結晶性シリコン半導体を得る方法としては、以下の方法が知られている。
（１）成膜時に結晶性を有するシリコン半導体膜を直接形成する。
（２）アモルファスシリコン半導体膜を形成し、強光を照射して、そのエネルギーによって、アモルファスシリコンを結晶化させる。
（３）アモルファスシリコン半導体膜を形成し、熱エネルギーを加えることによって、アモルファスシリコンを結晶化させる。
【０００６】
（１）の方法においては、成膜工程と同時にシリコンの結晶化が進行するため、形成する膜の厚さを十分大きくしなければ、結晶粒径の大きい結晶性シリコンが得られない。このため、この方法により、大きな面積を有する基板の全面に渡り、良好な半導体特性を有する結晶性シリコン半導薄体膜を形成するのは、技術的に困難である。また、６００℃以上の温度で成膜する必要があるため、軟化点の低い安価なガラス基板を絶縁性基板として使用できず、製造コストの点で問題がある。
【０００７】
（２）の方法においては、溶融固化過程の結晶化現象を利用するため、結晶粒径は小さいものの粒界が良好に処理され、高品質な結晶性シリコン半導体が得られる。しかしながら、強い光を大面積に渡って照射する実用的な手段を確保することが困難である。たとえば、現在最も一般的に利用されているエキシマレーザを用いる場合、レーザ光の安定性が十分ではないため、大面積の基板の全面を均一に処理して結晶性シリコン膜を得ることは難しい。このため、同一基坂上に均一な特性を有する複数の半導体素子を形成することが困難である。また、レーザ光の照射面積が小さいため、生産効率が悪い。
【０００８】
（３）の方法においては、（１）および（２）の方法に比べると大面積の結晶性シリコン半導体膜を得やすいという利点がある。しかし、結晶化には６００℃以上の高温で数十時間にわたる加熱処理が必要である。このため、安価なガラス基板を用いるために加熱温度を下げた場合、加熱時間をより長くする必要があり、スループットが低下してしまう。また、この方法においては、固相結晶化現象を利用するため、結晶粒は基板面に平行に広がり、その結晶粒径は数μｍに達することもある。ところが、成長した結晶粒同士がぶつかり合って粒界が形成されるため、その粒界はキャリアに対するトラップ準位として働き、電子移動度を低下させる原因になる。
【０００９】
上記３つの方法のうち、（３）の方法が有望な方法として特に注目されており、（３）の方法を応用して、より低温かつ短時間の熱処理により、高品質で均一性の高い結晶性シリコン膜を形成する方法が、たとえば特許文献１〜３に開示されている。
【００１０】
これらの特許文献に開示された方法では、アモルファスシリコン膜の表面に徴量のニッケル等の金属元素を導入し、熱処理を行なうことによって、６００℃以下の低温でかつ数時間程度の処理時間で結晶化を行うことが可能であることが示されている。
【００１１】
この方法によれば、まず導入した金属元素を核とした結晶核発生が熱処理時の早い段階で生じ、その後、金属元素が触媒となってシリコンの結晶成長を促して、結晶化が急激に進行するものと考えられる。このため、導入する金属元素は触媒元素と呼ばれる。通常の固相成長法によって結晶化したシリコン膜が双晶構造を有しているのに対して、この方法により得られた結晶性シリコン膜は、何本もの柱状結晶で構成されており、それぞれの柱状結晶内部は単結晶に近い状態になっているという特徴を有する。
【００１２】
この方法では、触媒元素がシリコン膜中に残存していると、正常な半導体素子特性が得られない。このため特許文献１あるは特許文献４に開示されているように、リンイオン等を用いて触媒元素を捕捉することが行われる。具体的には、触媒元素を導入し、熱処理することに得られた結晶性シリコン膜をパターンニング後、その表面上にゲート絶縁膜を設け、さらにゲート電極を設ける。そして、ゲート電極をマスクとしてパターニングされた結晶性シリコン膜にリンイオンをドーピングする。これにより、ゲート電極直下の領域以外の領域（ソース・ドレイン領域）にリンがドーピングされる。これを熱エネルギー、あるいは、レーザ光により活性化することによって、ゲート電極直下の領域の触媒元素がソース・ドレイン領域に捕捉（ゲッタリング）され、ゲート直下の領域をチャネル領域とする薄膜トランジスタが形成される。
【００１３】
【特許文献１】
特開平６−３３３８２４号公報
【特許文献２】
特開平６−３３３８２５号公報
【特許文献３】
特開平８−３３０６０２号公報
【特許文献４】
特開平８−２３６４７１号公報
【００１４】
【発明が解決しようとする課題】
上述のリンイオンのドーピングは、大面積の結晶性シリコン膜に対して行う必要がある。このため、大面積のイオンビームを照射することができるイオンビーム装置が用いられる。このようなイオンビーム装置では、大量のイオンを発生させ、大面積のイオンビームを形成するために、ジボランやホスフィンを原料とし、イオン源でこれらを分解して生成したイオンビームを、質量分離器を通すことなく結晶性シリコン膜に照射する。このとき、従来のイオンビーム装置ではイオンビームのビーム電流密度が一定となるようイオンビーム装置を制御し、結晶性シリコン膜にイオンをドーピングしていた。
【００１５】
しかしながら、このような制御を行う場合、ドーピングされるイオンの単位面積あたりの全電荷は一定となるが、生成するイオンのイオン種は変動し得る。イオン種によってドーピングされた半導体の特性は異なるので、従来のイオンビーム装置を用いて結晶性シリコン膜にイオンをドーピングし、半導体素子を作製した場合、半導体素子の特性のばらつきが大きいという問題が生じる。また、特性のばらつきが大きいため、所定の規格を満たす半導体装置の歩留まりが低くなるという問題も生じる。
【００１６】
本発明は、このような従来の問題を解決し、生成するイオン種の比率の変動の少ないイオンドーピング装置およびイオンドーピング装置を提供することを目的とする。また、本発明は、イオンドーピング装置を用いて製造される半導体装置およびその製造方法にも関する。
【００１７】
【課題を解決するための手段】
本発明のイオンドーピング装置は、チャンバーと、前記チャンバー内の気体を排気する排気部と、前記チャンバーに設けられたイオン源であって、ドーピングすべき元素を含むガスを導入する導入口、熱電子を放出するフィラメント、および、前記フィラメントとの間においてアーク放電を行うためのアノード電極を含み、前記アーク放電によって前記ガスを分解し、前記ドーピングすべき元素を含むイオンを生成するイオン源と、前記イオン源で生成したイオンをイオン源から引き出し、対象物に向けて加速するための加速部とを備え、前記フィラメントと前記アノード電極との間を流れるアーク電流が一定となるよう前記アーク放電を制御する。
【００１８】
ある好ましい実施形態において、イオンドーピング装置は、前記フィラメントに電圧を印加するためのフィラメント電源と、前記フィラメントと前記アノード電極との間に電圧を印加するためのアーク電源とをさらに備え、前記フィラメントと前記アノード電極との間を流れるアーク電流が一定となるよう前記フィラメント電源および／または前記アーク電源を制御する。
【００１９】
ある好ましい実施形態において、前記アーク電流を計測するための電流計をさらに備え、前記電流計で計測した値が一定となるよう、前記アーク電源の出力電圧を制御する。
【００２０】
ある好ましい実施形態において、前記アーク放電によって前記ガスから複数のイオン種が生成し、前記イオン種の生成比が一定になっている。
【００２１】
また、本発明の半導体装置は、絶縁性表面を有する基板と、前記基板上に設けられた結晶性シリコン膜とを備え、請求項１から４のいずれかに記載のイオンドーピング装置を用いて前記ドーピングすべき元素を不純物として前記結晶性シリコン膜へ導入することにより、ソース領域、ドレイン領域およびチャネル領域が前記結晶性シリコン膜中に形成された複数の半導体素子を含む。
【００２２】
ある好ましい実施形態において、前記複数の半導体素子における前記チャネル領域の不純物濃度の平均値をＡｖｅとし、標準偏差をσとしたとき、０．０５≧３σ／Ａｖｅの関係を満たしている。
【００２３】
ある好ましい実施形態において、前記複数の半導体素子における前記ソース領域およびドレイン領域の不純物濃度の平均値をＡｖｅとし、標準偏差をσとしたとき、０．０５≧３σ／Ａｖｅの関係を満たしている。
【００２４】
ある好ましい実施形態において、前記結晶性シリコン膜は、アモルファスシリコン膜の結晶性を助長する触媒元素により、結晶化されている。
【００２５】
ある好ましい実施形態において、前記アモルファスシリコン膜は２５ｎｍ以上８０ｎｍ以下の厚さを有している。
【００２６】
ある好ましい実施形態において、前記結晶性シリコン膜は、１×１０１６ａｔｏｍｓ／ｃｍ３以下の濃度で前記触媒元素を含んでいる。
【００２７】
ある好ましい実施形態において、前記触媒元素は、ニッケル、コバルト、パラジウム、白金、銅、銀、金、インジウム、スズ、アルミニウムおよびアンチモンからなるグループから選ばれる少なくとも一種の元素である。
【００２８】
ある好ましい実施形態において、前記触媒元素はニッケルである。
【００２９】
ある好ましい実施形態において、前記結晶性シリコン膜は、前記触媒元素導入後、炉による熱処理、ランプアニールおよびレーザ照射の１つ以上の方法により行われている。
【００３０】
本発明のイオンドーピング方法は、ドーピングすべき元素を含むガスをアーク放電により分解するステップと、前記分解ステップにより生じたイオンを所定の電圧で加速することにより、対象物に前記イオンを衝突させるステップとを包含し、前記分解ステップにおいて、前記アーク放電による電流が一定となるよう前記アーク放電を制御する。
【００３１】
ある好ましい実施形態において、ドーピングすべき元素はボロンまたはリンである。
【００３２】
本発明の半導体装置の製造方法は、絶縁性表面を有する基板上にアモルファスシリコン膜を形成するステップ（Ａ）と、前記アモルファスシリコン膜に触媒元素を添加するステップ（Ｂ）と、前記触媒元素が添加されたアモルファスシリコン膜を熱処理することにより、結晶化を行い、前記アモルファスシリコン膜から結晶性シリコン膜を得るステップ（Ｃ）と、アーク電流が一定となるようにアーク放電をおこなうことにより、不純物元素を含むガスを分解し、前記分解により生じたイオンを加速して、前記結晶性シリコン膜に導入するステップ（Ｄ）と、前記前記結晶性シリコン膜を熱処理するステップ（Ｅ）とを包含する。
【００３３】
ある好ましい実施形態において、上記半導体装置の製造方法は、前記ステップ（Ｃ）の後、前記結晶性シリコン膜上に絶縁膜を形成する工程をさらに含み、前記ステップ（Ｄ）は、アーク電流が一定となるようにアーク放電をおこなうことにより、前記不純物元素を含むガスを分解し、前記分解により生じたイオンを加速して、前記絶縁膜を介して前記結晶性シリコン膜に導入するステップ（Ｄ１）と、前記結晶性シリコン膜上に導電性有する材料からなるパターンを形成する工程（Ｄ２）と、アーク電流が一定となるようにアーク放電をおこなうことにより、前記不純物元素を含むガスを分解し、前記分解により生じたイオンを加速して、前記パターンをマスクとして前記結晶性シリコン膜に導入するステップ（Ｄ２）とを包含する。
【００３４】
ある好ましい実施形態において、前記ステップ（Ｄ１）の不純物元素はボロンであり、前記ステップ（Ｄ２）の不純物元素はリンである。
【００３５】
ある好ましい実施形態において、前記触媒元素は、ニッケル、コバルト、パラジウム、白金、銅、銀、金、インジウム、スズ、アルミニウムおよびアンチモンからなるグループから選ばれる少なくとも一種の元素である。
【００３６】
【発明の実施の形態】
図１は、本発明のイオンドーピング装置の一実施形態を示している。図１に示すイオンドーピング装置１０は、チャンバー１１と、排気部１３と、イオン源１２と、引き出し電極１８とを備える。
【００３７】
排気部１３は、公知のポンプなどで構成され、チャンバー１１内の気体を排気し、チャンバー内の圧力を適切な値に維持することができる。図示していないが、排気部１３にはイオンドーピング装置で用いる種々のガスを無害なものにするための除害装置が接続されている。
【００３８】
イオン源１２は、アーク放電によってドーピングすべき元素を含むガスを分解して、プラズマを生成し、ドーピングすべき元素を含むイオンを生成する。イオン源１２はチャンバー１１内に設けられており、アークチャンバー３０と、ガス導入口１４と、フィラメント１５と、加速部２３とを含む。ガス導入口１４はアークチャンバー３０に設けられ、ガス導入口１４を介して、ドーピングすべき元素を含むガスがイオン源１２のアークチャンバー３０に導入される。フィラメント１５はアークチャンバー３０の天井部に設けられている。図１では、フィラメント１５は３つ示されているが、アークチャンバー３０の形状や必要とされるイオンビームの形状および大きさに応じて、適当な数および配置が選択される。アノード電極１７は、アークチャンバー３０側面に設けられている。アークチャンバー３０の周囲には、アークチャンバー３０内に生成したプラズマを閉じ込めるための環状磁石３１が設けられている。
【００３９】
フィラメント１５には、フィラメント電源１６がそれぞれ接続される。イオンドーピング装置１０はマイコンなどの制御装置２７を備え、フィラメント電源１６の出力電圧やフィラメント１５を流れる電流を制御する。
【００４０】
また、フィラメント１５とアーク電極１５との間にはアーク電源２０が接続される。フィラメント１５とアーク電源２０との間には好ましくは電流計１９が設けられている。電流計１９で計測した値は、制御装置２７に入力される。アーク電源２０も制御装置２７により制御される。
【００４１】
加速部２３は、イオン源１２で生成したイオンをイオン源１２から引き出し、対象物に向けてイオンを加速する。イオン源１２で生成したイオンは質量分離器によって分離されることなく、すべて加速部２３で加速される。このために、加速部２３は、引き出し電極１８と、引き出し用電源２１と、加速用電源２２とを含む。引き出し電極１８は、第１の引き出し電極１８ａおよび第２の引き出し電極１８ｂを含み、アークチャンバー３０の開口に設けられている。第１の引き出し電極１８ａはアークチャンバー３０開口に最も近くに位置しており、第１の引き出し電極１８ａとアーク電極１７との間に引き出し用電源２１が接続されている。また、第１の引き出し電極１８ａと第２の引き出し電極１８ｂとの間には加速用電源２２が接続されている。
【００４２】
引き出し電極１８を挟んでアークチャンバー３０の開口と対向する位置にはイオンを導入する対象物である基板２５が基板ホルダ２８により保持される。イオン源１２から得られるイオンビーム３３の形状が、基板２５を一度に照射できないものである場合には、イオンビーム３３が基板２５上を走査するように基板２５を移動させる機構を設けてもよい。基板２５の下方にはイオンビーム３３による電流を計測するためのビーム電流計測器２６が設けられている。
【００４３】
次にイオンドーピング装置１０の動作およびイオンドーピング装置１０を用いたイオンドーピング方法を説明する。基板２５をチャンバー１１内のイオンビーム３３が照射する位置に基板ホルダ２８により固定した後、所定の真空度に達するまでチャンバー１１内を排気する。基板２５の表面には、たとえば、不純物イオンを導入すべき半導体膜が形成されている。
【００４４】
ガス導入口１４から不純物イオンとなる元素を含むガスを導入する。たとえば、シリコン半導体に対してＮ型ドーパントとなるリンを不純物イオンとして対象物に導入する場合には、ホスフィン（ＰＨ３）を用い、Ｐ型ドーパントとなるボロンを不純物イオンとして対象物に導入する場合には、ジボラン（Ｂ２Ｈ６）を用いる。これにより、アークチャンバー３０内は不純物イオンとなる元素を含む低圧のガスで満たされる。
【００４５】
フィラメント電源１６を用いてフィラメント１５に所定の電圧を印加し、フィラメント１５に電流を流すともとに、アーク電源２０によりフィラメント１５とアーク電極１７との間に所定の電圧を印加すると、フィラメント１５により加熱された熱電子がフィラメント１５からアークチャンバー３０内へ放出され、アーク電極１７へ到達する。この電子の放出はアーク放電となる。放出された熱電子は、アークチャンバー３０内のホスフィンやジボランと衝突し、これらの分子が分解するとともに、イオン化され、プラズマが生成する。
【００４６】
イオンドーピング装置１０の制御装置２７は、フィラメント１５とアーク電極１７との間を流れるアーク電流が一定となるよう、アーク放電を制御する。具体的には、電流計１９で計測した電流値に基づいて、アーク電流が一定となるよう、フィラメント電源２０およびアーク電源２１を制御する。これにより、フィラメント１５を流れる電流量および／またはフィラメント１５およびアーク電極１７間のアーク電圧が調節され、フィラメントから放出される単位時間当たりの熱電子量が一定に保たれる。一定の割合でガス導入口１４から導入されるガスに対し供給される熱電子量も一定となるため、ガスの分解が一定の状態に保たれ、生成するイオン種の比率が一定になる。
【００４７】
生成したプラズマ中の陽イオンは、引き出し用電源２１によってアーク電極１７と第１の引き出し電極１８ａとの間に印加される電圧により、アークチャンバー３０の開口から外へ引き出される。引き出された陽イオンは、加速用電源２２によって第１の引き出し電極１８ａと第２の引き出し電極１８ｂとの間に印加される電圧により加速される。加速された陽イオンがイオンビーム３３となって基板２５に照射される。イオンビーム３３により運ばれる電荷は、ビーム電流計測器２６によって計測され、イオンビーム３３の電流あるいは電流密度が求められる。
【００４８】
図２は、イオンドーピング装置１０を用いてジボランを分解した場合において、アーク電流を変化させたときに生成する各イオン種の割合を示している。横軸はフィラメント一本あたりのアーク電流を示しており、縦軸は、生成したイオン種の割合を百分率で示している。図２において、「Ｂ１系」、「Ｂ２系」および「Ｈ系」はボロンを１つ含む化学種（ＢＨ＋、ＢＨ２＋など、）、ボロンを２つ含む化学種（Ｂ２Ｈ＋、Ｂ２Ｈ２＋など）および水素のみを含む化学種（Ｈ＋、Ｈ２＋など）を示している。図から明らかなように、アーク電流が大きくなると、「Ｂ１系」および「Ｈ系」の化学種が増加し、「Ｂ２系」の化学種が減少する。つまり、アーク電流が変化することにより、生成するこれらのイオン種の割合が変化する。
【００４９】
したがって、従来のイオンドーピング装置のように、イオンビーム電流密度が一定となるよう制御した場合、アーク電流が変動するために、生成するイオン種の比率が変化する。このことは、イオンビーム電流密度を一定にするよう制御しながらイオンドーピングを行っても、生成するイオン種の比率が変化して、不純物イオンの注入量が変化することを意味する。たとえば、イオンビーム電流密度が同じであっても、フィラメントト一本あたりのアーク電流が１ｍＡから２ｍＡへ変動した場合、ボロンとして注入される量は、０．８４倍（（１４×２＋１４）／（２０×２＋１０））に減少する。また、生成するイオン種の比率がイオンドーピング中に変化することにより、アークチャンバー内のイオン種の分布が変化し、イオンビーム中のイオン種の分布が不均一になる。このため、イオンビーム電流密度を一定にして対象物にイオンをドーピングした場合、不純物イオンの面内分布が不均一となる。
【００５０】
これに対して、本発明のイオンドーピング装置を用いてアーク電流を一定にしてイオンをドーピングした場合、生成するイオン種の割合は一定に保たれる。このため、アークチャンバー内のイオン種の分布が一定に保たれ、イオンビーム中イオン種の分布が均一になる。つまり、アーク電流を一定にして対象物にイオンをドーピングした場合、不純物イオンの面内分布が均一となる。
【００５１】
なお、アーク電流が一定となるようアーク放電を制御する場合、得られるイオンビームのビーム電流密度は変化する。しかし、実験によれば、ビーム電流密度の変動は小さく、注入時間を調整することにより総ドーズ量を合わせることが可能である。これにより、多少注入時間に変動は生じるが、対象物に注入されるイオン種の割合が一定となり、また、対象物中のドーピングされたイオン種の面内均一性が向上する。
【００５２】
したがって、たとえば本発明のイオンドーピング装置を用い、アーク電流を一定にして液晶表示装置用の結晶性シリコン膜に不純物イオンを注入した場合、基板面内に形成される複数の薄膜トランジスタの閾値電圧およびソース・ドレイン間の抵抗などの半導体特性のばらつきが極めて小さくなる。
【００５３】
次に、本発明のイオンドーピング装置を用いて、半導体装置を製造する手順を説明する。以下では、ガラス基板上に画素用スイッチング素子として複数のＮ型ＴＦＴ（薄膜トランジスタ）を形成し、液晶表示装置用アクティブマトリックス基坂を製造する手順を説明する。このようなＴＦＴは基坂上に数十万から数百万形成され、特に特性が揃っている必要があるが、本発明のイオンドーピング装置は、このような液晶表示装置用アクティブマトリックスの製造に好適に用いることができる。画素用スイッチング素子以外に、アクティブマトリックス型のドライバ回路や薄膜集積回路を構成する素子なども本発明のイオンドーピング装置を用いて好適に作製することができる。
【００５４】
図３（ａ）〜（ｅ）はＮ型ＴＦＴを複数含む本発明の半導体装置の製造工程を工程順に示したものである。実際には数十万個以上のＴＦＴが作製されるが、以下の説明では１個のＴＦＴを例示する。
【００５５】
まず、図３（ａ）に示すように、ガラス基板等の絶縁性基板上１０１上にプラズマＣＶＤ法によって厚さ１〜２０ｎｍの酸化シリコンによる下地膜１０２を形成する。次にプラズマＣＶＤ法によって、厚さ２５〜８０ｎｍ、例えば４０ｎｍの真性アモルファスシリコン膜１０３を形成する。
【００５６】
次にスパッタリング法によって、表面濃度がｌ×ｌ０１３〜ｌ×ｌ０１５ａｔｏｍｓ／ｃｍ２（例えば、７×ｌ０１３ａｔｏｍｓ／ｃｍ２とする）になるよう、真性アモルファスシリコン膜１０３に触媒元素としてＮｉを添加する。その後、熱処理炉、ランプアニールなどを用いて、不活性雰囲気下、５４０℃〜６２０℃の温度で数時間、基板１０１に加熱処理を施す。この加熱処理により、真性アモルファスシリコン膜１０３の結晶化が進行する。本実施の形態においては、熱処理炉を用い、窒素雰囲気下で５８０℃にて１時間の熱処理を行う。Ｎｉの添加方法はスパッタリング法に限定されず、Ｎｉ化合物を含む塗布液を用いて、塗布膜を真性アモルファスシリコン膜１０３上に形成し、熱処理をすることにより、塗布膜から真性アモルファスシリコン膜１０３へＮｉを拡散させ、さらに、真性アモルファスシリコンの結晶化を促してもよい。また、触媒元素としてＮｉ以外にコバルト、パラジウム、白金、銅、銀、金、インジウム、スズ、アルミニウムまたはアンチモンを用いてもよく、これらの金属のなかから選択した複数の金属を用いてもよい。
【００５７】
続いて、図３（ｂ）に示すように、レーザ照射によって結晶化を行う。レーザ光としては、たとえば、波長２４８ｎｍ、パルス幅２０ｎｓｅｃのＫｒＦエキシマレーザを用いる。他の波長のレーザを用いてもよい。レーザ光の照射条件は、エネルギー密度が２００〜４００ｍＪ／ｃｍ２、たとえば２５０ｍＪ／ｃｍ２とし、一か所につき２〜１０ショット、例えば２ショットとする。レーザ光を照射する際、基板を２００〜４５０℃程度の温度で加熱してもよい。このようにレーザ光の照射時に基板の加熱を行うことにより、より効率的にアモルファスシリコンの結晶化を促進させることができる。
【００５８】
上述の２段階の熱処理中、触媒元素はシリサイド化することによってアモルファスシリコン膜の結晶成長を助長する。特に、ニッケルのシリサイド化合物であるＮｉＳｉ２の結晶構造は、種々の触媒元素のシリサイド化合物中、最も単結晶シリコンの結晶構造と類似しており、その格子定数も結晶シリコンの格子定数に非常に近い。したがって、ＮｉＳｉ２はアモルファスシリコン膜の結晶化において最適な鋳型として作用し、アモルファスシリコン膜の結晶化を促進する。このとき、アモルファスシリコン膜１０３の厚さを２５ｎｍ以上にすることにより、十分な結晶成長が可能となり、厚さを８０ｎｍ以下にすることによって、厚さ方向に２層以上の結晶が成長することが防止できる。これにより結晶性の悪化や触媒元素の残留という問題の発生を防ぎ、高い電子移動度を備えた高品質な結晶性シリコン膜１０３’がアモルファスシリコン膜１０３から得られる。結晶化のための熱処理は１段階で行ってもよいが、熱処理炉あるいはランプアニールによる加熱とレーザ照射による加熱の組み合わせを用いることが好ましい。２段階の熱処理により、得られるＴＦＴのトランジスタ特性が飛躍的に向上する。
【００５９】
その後、図３（ｃ）に示すように、結晶性シリコン膜１０３’の不要な部分を除去して素子間分離を行い、薄膜トランジスタのソース、ドレイン領域およびチャネル領域を含む島状の素子形成領域１１５を形成する。基板１０１の全体では、複数の素子形成領域１１５がマトリクス状に配置される。
【００６０】
図３（ｃ）に示すように、プラズマＣＶＤ法によって厚さ５０ｎｍ〜２５０ｎｍ（たとえば１５０ｎｍ）の酸化シリコン膜１０４をゲート絶縁膜として形成後、図１に示すイオンドーピング装置１０１を用い、酸化シリコン膜１０４を介してボロンイオンを素子形成領域１１５にドーピングする。本実施形態ではイオンドーピング装置１０１は４本のフィラメント１５を備えており、１本のフィラメントから出るアーク電流を１．５〜２．５ｍＡの間の一定の値に維持しながらドーピングを行う。たとえば、１本あたりのアーク電流が２．０ｍＡとなるよう、イオンドーピング装置１０１を制御し、５×１０１１〜５×１０１３ｃｍ−２のボロンイオンを素子形成領域１１５にドーピングする。ボロン源としてジボランを用いる。
【００６１】
図３（ｄ）に示すように、スパッタリング法によって、厚さ１０〜１００ｎｍ（たとえば６０ｎｍ）の窒化タンタル（ＴａＮ）、および、厚さ１００〜５００ｎｍ（たとえば３００ｎｍ）のタングステン（Ｗ）を形成する。形成したこれらの膜をパターニングして、ＴａＮ／Ｗからなるゲート電極１０５を形成する。
【００６２】
次に、イオンドーピング装置１０１を用い、ゲート電極１０５をマスクとして、リンイオンを素子形成領域１１５にドーピングする。ドーピングガスとして、ホスフィン（ＰＨ３）を用い、加速電圧を６０〜９０ｋＶ（たとえば８０ｋＶ）に設定する。ドーズ量は１×１０１５〜８×１０１５ｃｍ−２（たとえば２×１０１５ｃｍ−２）とする。リンイオンをドーピングする際、アーク電流が４００〜５００ｍＡ（たとえば４５０ｍＡ）の範囲にある一定の値となるよう、イオンドーピング装置１０１を制御する。
【００６３】
リンイオンをドーピング後、窒素雰囲気中、５５０℃の温度で４時間熱処理を行ない、ドーピングした不純物の活性化を行う。このとき、同時に素子形成領域１１５のゲート電極１０５の下方に位置する領域（のちにチャネル領域１０７となる）の中のニッケルが素子形成領域１１５のリンイオンがドーピングされた領域（のちにソース領域１０６およびドレイン領域１０８）中のリンに捕捉される。このため、ゲート電極１０５の下方に位置する領域中のニッケルの濃度が１×ｌ０１６ａｔｏｍｓ／ｃｍ３程度にまで低下する。
【００６４】
これにより、図３（ｄ）に示すように、ゲート電極１０５下の素子形成領域１１５にＰ型のチャネル領域１０７が形成され、チャネル領域１０７を挟んでＮ型のソース領域１０６およびドレイン領域１０８が素子形成領域１１５に形成される。つまり、ゲート電極１０５、チャネル領域１０７、ソース領域１０６およびドレイン領域１０８を含むＮ型ＴＦＴ１１６が完成する。上述したように、チャネル領域１０７におけるニッケルの濃度が１×ｌ０１６ａｔｏｍｓ／ｃｍ３以下になるため、ＴＦＴ１１６においてチャネル領域１０７のリーク電流は小さく、結晶性が高いため、オン電流が大きい。
【００６５】
Ｎ型ＴＦＴおよびＰ型ＴＦＴからなる相補型の回路を形成する場合には、ボロンおよびリンを結晶性シリコン膜１０３’へドーピングする際、適当なマスクを用いて、選択的にボロンおよびリンをドーピングすることによって、Ｎ型領域およびＰ型領域を作り分け、Ｎ型ＴＦＴおよびＰ型ＴＦＴを同じ基板上に形成することができる。
【００６６】
図３（ｅ）に示すように、厚さ６００ｎｍの酸化シリコン膜１０９を層間絶縁膜としてプラズマＣＶＤ法によって形成し、これにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によって薄膜トランジスタの電極１１０を形成する。また、ＩＴＯからなる画素電極１１１を形成する。最後に、１気圧の水素雰囲気で３５０℃、３０分の加熱処理を行い、ＴＦＴ１１６を複数有する半導体装置が完成する。
【００６７】
以下に示す表１は、上述した方法により作製されたアクティブマトリクス基板および、上述の製造工程中、ボロンおよび／またはリンの注入を従来のイオンビーム電流が一定となるような制御で行って作製したアクティブマトリクス基板のＴＦＴの特性のばらつきを示している。ＴＦＴ特性のばらつきとして、閾値電圧およびソース・ドレイン間抵抗の基板内の平均値（Ａｖｅ）および標準偏差（σ）を計測し、３σ／Ａｖｅを計算して百分率で示している。また、得られたアクティブマトリクス基板のうち、ＴＦＴの特性のばらつきが所定の基準を満たすものの割合を示している。アクティブマトリクス基板は６０ｍｍ×８０ｍｍであり、１００万個のＴＦＴが含まれている。
【００６８】
【表１】
2004362901.tif 000003
【００６９】
表１の試料番号１の結果から明らかなように、ボロンおよびリンの注入を注入する際、いずれもアーク電流が一定となるようイオンドーピング装置を制御した場合、閾値電圧およびソース・ドレイン間抵抗の基板内におけるばらつき（３σ／Ａｖｅ）は５％以下と小さく、このため、基板の歩留まりも９８％と高い。詳細な実験によれば、本発明のイオンドーピング装置を用いることにより、１０００ｍｍ×１０００ｍｍ以下の面積に対して、不純物濃度のばらつき（不純物濃度の平均値（Ａｖｅ）および標準偏差（σ）を計測した場合の３σ／Ａｖｅ）を、５％以下にすることができることがわかった。
【００７０】
これに対して、ボロンの注入あるいはリンの注入の際、従来と同様の方法により、ビーム電流が一定となるようイオンドーピング装置を制御した場合、閾値電圧またはソース・ドレイン間抵抗のばらつきが約７％に増大してしまい、歩留まりも低下する。特に、両方の注入を従来の方法によりビーム電流が一定となるよう制御して行った場合には、閾値電圧およびソース・ドレイン間抵抗のいずれのばらつきも増大する。その結果、歩留まりが８０％に低下してしまう。
【００７１】
このように本実施形態によれば、イオンドーピング装置を用いて不純物を半導体膜に導入する際、イオン源でプラズマを発生させるためのアーク放電のアーク電流が一定となるようイオンドーピング装置を制御する。このため、イオン源において生成するイオン種の比率が一定となり、イオンドーピングの制御を正確に行うことができる。
【００７２】
特に、アモルファスシリコン膜を触媒元素により結晶化させて得られる結晶性シリコン膜を用いたＴＦＴを作製する場合、ソース・ドレイン領域に導入されるリンイオンの濃度はＴＦＴの特性に大きく影響する。具体的には、リンイオンの濃度が設定値よりも小さい場合、キャリア濃度が低下して、ソース・ドレイン領域の抵抗が高くなってしまう。また、アモルファスシリコンの結晶化を促進させるための触媒元素を捕捉するのに十分なリン濃度が得られないため、チャネル領域に触媒元素が多く残留し、リーク電流が増大するなどのＴＦＴ特性が悪化し、ＴＦＴが動作不良を起こす可能性も生じる。一方、リンイオンの濃度が設定値よりも大きい場合、注入が過剰になることにより、結晶化したシリコンの結晶構造を破壊してしまい、結晶化シリコンがアモルファス化してしまう。このため、ソース・ドレイン領域の抵抗が高くなってしまう。
【００７３】
本発明のイオンドーピング装置は、上述したようにイオンドーピング時におけるイオン種の生成比の安定性に優れるため、注入されるイオン種の分布が基板全体にわたって均一となり、また、イオンドーピング中のイオン種の生成比も一定に保たれる。このため、本発明のイオンドーピング装置を用いてリンイオンをドーピングし、注入量をビーム電流計測器で計測することにより、リンイオンの注入量を正確に制御することが可能となり、アモルファスシリコン膜を触媒元素により結晶化させて得られる結晶性シリコン膜を用いたＴＦＴを作製することができる。
【００７４】
また、イオンドーピング中のイオン種の比率が一定に保たれるため、イオンビーム中のイオン種の分布が均一になり、注入されるイオンの面内均一性が高まる。このため、本発明の半導体装置において、半導体膜にドーピングされる不純物イオンの比率およびドーズ量が均一となり、複数の半導体素子の特性のばらつきが小さくなる。
【００７５】
なお、本実施形態では、アモルファスシリコン膜を触媒元素により結晶化させて得られる結晶性シリコン膜を用いたＴＦＴにおいて、チャネルを形成するためのボロンの注入およびソース・ドレイン領域を形成するためのリンの注入に本発明のイオンドーピング装置を用いた。しかし、他の半導体装置の不純物導入工程に本発明のイオンドーピング装置を用いてもよく、たとえば、アクティブマトリクス基板のＴＦＴがＬＤＤ構造を備えている場合には、ＬＤＤ構造を形成するための不純物導入に本発明のイオンドーピング装置を用いてもよい。また、単結晶半導体基板を用いて製造される種々の半導体装置に本発明のイオンドーピング装置を用いてもよい。
【００７６】
【発明の効果】
本発明によれば、生成するイオン種の比率の変動が少なく、制御性の高いイオンドーピング装置が得られる。また、本発明によれば基板内における素子特性のばらつきが小さい半導体装置が得られる。
【図面の簡単な説明】
【図１】本発明のイオンドーピング装置の一実施形態を示す模式図である。
【図２】アーク電流が変化した場合におけるイオン種の比率を示すグラフである。
【図３】（ａ）から（ｅ）は、本発明の半導体装置の製造工程を説明する模式的断面図である。
【符号の説明】
１０  イオンドーピング装置
１１  チャンバー
１２  イオン源
１３  排気部
１４  ガス導入口
１５  フィラメント
１６  フィラメント電源
１７  アノード電極
１８  引き出し電極
１９  電流計
２０  アーク電源
２１  引き出し用電源
２２  加速用電源
２６  ビーム電流計測器
１０１  基板
１０２  酸化シリコン膜
１０３  アモルファスシリコン膜
１０３’  結晶性シリコン膜
１０４  ゲート絶縁膜
１０５  ゲート電極
１０６  ソース領域
１０７  チャネル領域
１０８  ドレイン領域
１１６  ＴＦＴ
【図１】
2004362901.tif 000004
【図２】
2004362901.tif 000005
【図３】
2004362901.tif 000006