(57)【要約】【課題】  絶縁層の内部に均一な電場を確保でき、その製造工程をより単純化できる電子ビームリソグラフィシステムのエミッタおよびその製造方法を提供する。【解決手段】  基板と、基板上に形成された絶縁層と、絶縁層上に一定の厚さで形成されたベース層およびそのベース層上に所定のパターンで形成された電子ビーム遮断層を含むゲート電極とを備えるエミッタ、そのエミッタの製造方法として、基板を準備する段階と、基板上に絶縁層を形成する段階と、絶縁層上に導電性金属からなるゲート電極のベース層を形成する段階と、ベース層上に陽極酸化が可能な金属からなるゲート電極の電子ビーム遮断層を形成する段階と、電子ビーム遮断層を陽極酸化により所定のパターンにパターニングする段階とを備える方法。【選択図】    図４
2004282078.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に形成された絶縁層と、
前記絶縁層の上に一定の厚さで形成されたベース層と、前記ベース層の上に所定のパターンで形成された電子ビーム遮断層とを含むゲート電極とを備えることを特徴とする電子ビームリソグラフィシステムのエミッタ。
【請求項２】
前記絶縁層は、シリコン酸化膜で形成されていることを特徴とする請求項１に記載の電子ビームリソグラフィシステムのエミッタ。
【請求項３】
前記基板と前記絶縁層との間に形成された下部電極をさらに備えることを特徴とする請求項１に記載の電子ビームリソグラフィシステムのエミッタ。
【請求項４】
前記絶縁層は陽極酸化された金属で形成されたことを特徴とする請求項３に記載の電子ビームリソグラフィシステムのエミッタ。
【請求項５】
前記ゲート電極のベース層は導電性金属より成り、前記電子ビーム遮断層は陽極酸化が可能な金属より成ることを特徴とする請求項１または請求項３に記載の電子ビームリソグラフィシステムのエミッタ。
【請求項６】
前記ベース層は、金（Ａｕ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）およびタンタル（Ｔａ）より成る群から選択されるいずれか一つの金属より成ることを特徴とする請求項５に記載の電子ビームリソグラフィシステムのエミッタ。
【請求項７】
前記電子ビーム遮断層は、チタン（Ｔｉ）、アルミニウム（Ａｌ）およびルテニウム（Ｒｕ）より成る群から選択されるいずれか一つの金属より成ることを特徴とする請求項５に記載の電子ビームリソグラフィシステムのエミッタ。
【請求項８】
前記ゲート電極のベース層と電子ビーム遮断層とは、シリコンより成ることを特徴とする請求項１または請求項３に記載の電子ビームリソグラフィシステムのエミッタ。
【請求項９】
（イ）基板を準備する段階と、
（ロ）前記基板の上に絶縁層を形成する段階と、
（ハ）前記絶縁層の上に導電性金属を一定の厚さに蒸着してゲート電極のベース層を形成する段階と、
（ニ）前記ベース層の上に陽極酸化が可能な金属を所定の厚さに蒸着して前記ゲート電極の電子ビーム遮断層を形成する段階と、
（ホ）前記電子ビーム遮断層を陽極酸化により所定のパターンにパターニングする段階と
を備えることを特徴とする電子ビームリソグラフィシステムのエミッタの製造方法。
【請求項１０】
前記基板はシリコンウェーハであることを特徴とする請求項９に記載の電子ビームリソグラフィシステムのエミッタの製造方法。
【請求項１１】
前記段階(ロ)で、前記絶縁層は、前記シリコンウェーハの表面を熱酸化させて形成されたシリコン酸化膜より成ることを特徴とする請求項１０に記載の電子ビームリソグラフィシステムのエミッタの製造方法。
【請求項１２】
前記段階(ロ)の前に、前記基板の上に下部電極を形成する段階をさらに備えることを特徴とする請求項９に記載の電子ビームリソグラフィシステムのエミッタの製造方法。
【請求項１３】
前記段階(ロ)で、前記下部電極上に陽極酸化が可能な金属を蒸着した後、前記金属を陽極酸化させて前記絶縁層を形成することを特徴とする請求項１２に記載の電子ビームリソグラフィシステムのエミッタの製造方法。
【請求項１４】
前記段階(ハ)で、前記導電性金属は、金（Ａｕ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）およびタンタル（Ｔａ）より成る群から選択されるいずれか一つの金属であることを特徴とする請求項９に記載の電子ビームリソグラフィシステムのエミッタの製造方法。
【請求項１５】
前記段階(ニ)で、前記陽極酸化が可能な金属は、チタン（Ｔｉ）、アルミニウム（Ａｌ）およびルテニウム（Ｒｕ）より成る群から選択されるいずれか一つの金属であることを特徴とする請求項９に記載の電子ビームリソグラフィシステムのエミッタの製造方法。
【請求項１６】
前記段階(ホ)は、前記電子ビーム遮断層を走査型プローブ顕微鏡リソグラフィにより所定のパターンに陽極化させる段階と、
前記電子ビーム遮断層の内の陽極酸化された部分を蝕刻して除去する段階とを含むことを特徴とする請求項９に記載の電子ビームリソグラフィシステムのエミッタの製造方法。
【請求項１７】
前記段階(ホ)は、
前記電子ビーム遮断層の表面にレジストを塗布する段階と、
前記レジストを所定のパターンにパターニングする段階と、
前記電子ビーム遮断層の内の前記レジストのパターニングにより露出された部分を陽極酸化させる段階と、
前記電子ビーム遮断層の内の陽極酸化された部分を蝕刻して除去し、前記レジストをストリップする段階とを含むことを特徴とする請求項９に記載の電子ビームリソグラフィシステムのエミッタの製造方法。
【請求項１８】
(イ)基板を準備する段階と、
(ロ)前記基板の上に絶縁層を形成する段階と、
(ハ)前記絶縁層の上に第１シリコン層を一定の厚さに蒸着する段階と、
(ニ)前記第１シリコン層を所定のパターンにパターニングする段階と、
(ホ)前記段階(ニ)で露出された前記絶縁層と前記第１シリコン層の上に第２シリコン層を蒸着することにより、前記第１シリコン層および第２シリコン層より成るゲート電極を形成する段階とを備えることを特徴とする電子ビームリソグラフィシステムのエミッタの製造方法。
【請求項１９】
前記基板はシリコンウェーハであることを特徴とする請求項１８に記載の電子ビームリソグラフィシステムのエミッタの製造方法。
【請求項２０】
前記段階(ロ)で、前記絶縁層は前記シリコンウェーハの表面を熱酸化させて形成されたシリコン酸化膜より成ることを特徴とする請求項１９に記載の電子ビームリソグラフィシステムのエミッタの製造方法。
【請求項２１】
前記段階(ロ)で、前記基板の上に下部電極を形成する段階をさらに備えることを特徴とする請求項１８に記載の電子ビームリソグラフィシステムのエミッタの製造方法。
【請求項２２】
前記段階(ロ)で、前記下部電極の上に陽極酸化が可能な金属を蒸着した後、前記金属を陽極化させて前記絶縁層を形成することを特徴とする請求項２１に記載の電子ビームリソグラフィシステムのエミッタの製造方法。
【請求項２３】
前記段階(ニ)は、
前記第１シリコン層の表面にレジストを塗布する段階と、
前記レジストを所定のパターンにパターニングする段階と、
前記レジストを蝕刻マスクとして利用して前記第１シリコン層を蝕刻する段階とを含むことを特徴とする請求項１８に記載の電子ビームリソグラフィシステムのエミッタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子ビームリソグラフィシステムに関し、より詳しくはエミッタの絶縁層の内部に均一な電場を確保でき、その製造工程を単純化できる構造を有する電子ビームリソグラフィシステムのエミッタおよびその製造方法に関する。
【背景技術】
【０００２】
半導体製造工程においては、基板の表面を所望のパターンに加工するために色々な方式のリソグラフィが用いられる。従来、光、例えば、紫外線を用いる光リソグラフィが一般に用いられてきたが、光リソグラフィで具現できる線幅には限界がある。従って、最近では、ナノ単位の線幅を有するより微細でかつ集積された半導体集積回路を具現できる次世代リソグラフィ(ＮＧＬ：Next  Generation  Lithography)が提案されている。こうした次世代リソグラフィとしては、電子ビームリソグラフィ(ＥＰＬ：Electron−beam  Projection  Lithography)、イオンリソグラフィ(ＩＰＬ：Ion  Projection  Lithography)、極端紫外線リソグラフィ(ＥＵＶＬ：Extreme  Ultraviolet  Lithography)、Ｘ線リソグラフィ(ＰＸＬ：Proximity  X−ray  Lithography)等がある。
【０００３】
前記ＮＧＬの中でも、ＥＰＬシステムは、エミッタから放出された電子ビームを使用して、処理される基板上に塗布された電子レジストを所望のパターンにパターニングするシステムであって、大面積の電子ビームエミッタの具現が容易であり、装置の構成が比較的簡単であるため、現在、広く用いられている。こうしたＥＰＬシステムには、多様な構造を有する電子ビームエミッタが採用されるが、その二つの例を、図１と図２に示す。
【０００４】
先ず、図１に示すように、ＥＰＬシステムに採用される従来のＭＩＳ(Metal−Insulator−Semiconductor)型エミッタ１０は、シリコン基板１１上に、絶縁層１２とゲート電極１３とが順次積層された構造を有する。前記絶縁層１２は、シリコン酸化膜より成り、前記ゲート電極１３は金（Ａｕ）等の導電性金属より成る。
【０００５】
図２に示すとおり、従来のＭＩＭ(Metal−Insulator−Metal)型エミッタ２０は、シリコン基板２１上に、下部電極２２と、絶縁層２３と、ゲート電極２４とが順次積層された構造を有する。前記下部電極２２は一般にアルミニウム（Ａｌ）−ネオジム（Ｎｄ）合金より成り、前記絶縁層２３は陽極酸化アルミナより成り、前記ゲート電極２４は金（Ａｕ）等の導電性金属より成る。
【０００６】
前記の従来のＭＩＳ型エミッタ１０とＭＩＭ型エミッタ２０の各々の絶縁層１２,２３は、所定のパターンにパターニングされ、厚さが薄い部分と厚さが厚い部分とから構成されている。このような構造を有する従来のエミッタ１０,２０においては、絶縁層１２,２３の厚さが薄い部分を通って電子が放出される。
【０００７】
図３Ａ乃至図３Ｄは、図１に示された従来のＭＩＳ型エミッタの製造方法を段階的に説明するための断面図である。
先ず、図３Ａに示すとおり、シリコン基板１１の表面を熱酸化させて、その表面に所定厚さのシリコン酸化膜１２ａが形成される。次いで、図３Ｂに示すとおり、シリコン酸化膜１２ａを所望のパターンにパターニングした後、図３Ｃに示すように、再びシリコン酸化膜１２ｂが形成される。その結果、シリコン基板１１の表面には、所定パターンの段差を有する絶縁層１２が形成される。最後に、図３Ｄに示すように、絶縁層１２の全表面に導電性金属、例えば、金（Ａｕ）を所定厚さに蒸着させてゲート電極１３が形成される。こうした段階を経れば、前述したような構造を有したＭＩＳ型エミッタ１０が完成される。
【０００８】
一方、図２に示された従来のＭＩＭ型エミッタ２０も前述した製造方法と類似した方法により製造される。
【０００９】
ところで、従来のエミッタ１０,２０を製造するプロセスは、前記のように二回の酸化膜形成段階と、一回の酸化膜パターニング段階とを経て、絶縁層１２,２３を形成し、段差を有する絶縁層１２,２３の上にゲート電極１３,２４を形成する複雑で難しい工程を経なければならない不便な点がある。そして、従来のエミッタ１０,２０においては、絶縁層１２,２３が段差構造を有するため、絶縁層１２,２３の内部に均一な電場を確保することが難しい問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の技術的課題は、特に、エミッタ絶縁層の内部に均一な電場を確保でき、その製造工程を単純化できる構造を有するＥＰＬシステムのエミッタおよびその製造方法を提供するところにある。
【課題を解決するための手段】
【００１１】
前記技術的課題を達成するため、本発明は、基板と、前記基板の上に形成された絶縁層と、前記絶縁層の上に一定の厚さに形成されたベース層と、前記ベース層の上に所定のパターンに形成された電子ビーム遮断層とを含むゲート電極とを備えるＥＰＬシステムのエミッタを提供する。
ここで、前記絶縁層はシリコン酸化膜で形成されていてもよい。
【００１２】
そして、本発明に係るエミッタは、前記基板と前記絶縁層との間に形成される下部電極をさらに備えることができ、この場合、前記絶縁層は陽極酸化された金属で形成することができる。
【００１３】
前記ゲート電極のベース層は、導電性金属、例えば、金（Ａｕ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）またはタンタル（Ｔａ）で形成することができ、前記電子ビーム遮断層は、陽極酸化が可能な金属、例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）またはルテニウム（Ｒｕ）で形成することができる。
【００１４】
一方、前記ゲート電極のベース層と電子ビーム遮断層とは、シリコンで形成することもできる。
【００１５】
そして、本発明は、前記の構造を有するエミッタの製造方法を提供する。
前記エミッタの製造方法は、(イ)基板を準備する段階と、(ロ)前記基板の上に絶縁層を形成する段階と、(ハ)前記絶縁層の上に導電性金属を一定の厚さに蒸着してゲート電極のベース層を形成する段階と、(ニ)前記ベース層の上に陽極酸化が可能な金属を所定の厚さに蒸着して前記ゲート電極の電子ビーム遮断層を形成する段階と、(ホ)前記電子ビーム遮断層を陽極酸化により所定のパターンにパターニングする段階と、を備える。
【００１６】
ここで、前記基板はシリコンウェーハであることが望ましく、前記絶縁層は前記シリコンウェーハの表面を熱酸化させて形成されたシリコン酸化膜より成ることが望ましい。
【００１７】
そして、前記段階(ロ)の前に、前記基板の上に下部電極を形成する段階をさらに備えてもよい。この場合、前記下部電極の上に陽極酸化が可能な金属を蒸着した後、前記金属を陽極酸化させて前記絶縁層を形成することが望ましい。
【００１８】
前記段階(ホ)は、前記電子ビーム遮断層を走査型プローブ顕微鏡（ＳＰＭ：Scanning  Probe  Microscope）リソグラフィにより所定のパターンに陽極酸化させる段階と、前記電子ビーム遮断層の内の陽極酸化された部分を蝕刻して除去する段階とを含むことが望ましい。
【００１９】
一方、前記段階(ホ)は、前記電子ビーム遮断層の表面にレジストを塗布する段階と、前記レジストを所定のパターンにパターニングする段階と、前記電子ビーム遮断層の内の前記レジストのパターニングにより露出された部分を陽極酸化させる段階と、前記電子ビーム遮断層の内の陽極酸化された部分を蝕刻して除去し、前記レジストをストリップする段階とを含むことも望ましい。
【００２０】
一方、前記エミッタの製造方法は、(イ)基板を準備する段階と、(ロ)前記基板の上に絶縁層を形成する段階と、(ハ)前記絶縁層の上に第１シリコン層を一定の厚さに蒸着する段階と、(ニ)前記第１シリコン層を所定のパターンにパターニングする段階と、(ホ)前記段階(ニ)で露出された前記絶縁層と前記第１シリコン層の上に第２シリコン層を蒸着することにより、前記第１シリコン層および第２シリコン層より成るゲート電極を形成する段階とを備えてもよい。
【００２１】
ここで、前記段階(ニ)は、前記第１シリコン層の表面にレジストを塗布する段階と、前記レジストを所定のパターンにパターニングする段階と、前記レジストを蝕刻マスクとして利用して前記第１シリコン層を蝕刻する段階とを含むことが望ましい。
【発明の効果】
【００２２】
本発明に係るエミッタは、一定厚さの絶縁層とパターニングされたゲート電極とを有する。従って、エミッタの絶縁層の内部に均一な電場を確保でき、従来に比べてより単純化された方法でエミッタを製造できる長所がある。
【発明を実施するための最良の形態】
【００２３】
以下、添付した図面に基づき、本発明に係るＥＰＬシステムのエミッタの望ましい実施形態について詳細に説明する。
【００２４】
図４は、本発明の第１実施形態によるＭＩＳ型エミッタを適用したＥＰＬシステムを概略的に示す図面である。
図４に示すとおり、ＥＰＬシステムは、処理される基板１５０の表面に塗布された電子線レジスト１５１に向けて電子ビームを放出するＭＩＳ型エミッタ１００と、前記エミッタ１００と処理基板１５０との間に電場を形成するための電源１６１，１６２と、前記エミッタ１００と処理基板１５０との間に磁場を形成するために前記エミッタ１００と処理基板１５０との外側に配置された磁石１７１，１７２とを含んで構成される。前記磁石１７１，１７２としては、永久磁石または電磁石が使用される。
【００２５】
本発明に係る前記ＭＩＳ型エミッタ１００は、基板１１０と、前記基板１１０の上に形成された絶縁層１２０と、前記絶縁層１２０の上に形成されたゲート電極１３０とを備える。そして、前記ゲート電極１３０は、前記絶縁層１２０の上に一定厚さに形成されたベース層１３１と、前記ベース層１３１の上に所定のパターンで形成された電子ビーム遮断層１３２とを含んで構成される。
【００２６】
前記基板１１０としては、シリコン基板を使用することができる。そして、前記絶縁層１２０は、シリコン基板１１０を熱酸化させて形成されるシリコン酸化膜よりなる。前記絶縁層１２０は、従来とは違って一定した厚さに形成されるため、その内部に均一な電場を形成する。
【００２７】
前記ゲート電極１３０は、ベース層１３１と電子ビーム遮断層１３２とより成るが、前記ベース層１３１は、導電性金属より成る。例えば、前記ベース層１３１は、金（Ａｕ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）またはタンタル（Ｔａ）で形成することができる。そして、前記ゲート電極１３０の電子ビーム遮断層１３２は、陽極酸化が可能な金属より成る。例えば、前記電子ビーム遮断層１３２は、チタン（Ｔｉ）、アルミニウム（Ａｌ）またはルテニウム（Ｒｕ）で形成することができる。
一方、前記ゲート電極１３０のベース層１３１と電子ビーム遮断層１３２とは、全てシリコンで形成することもできる。
【００２８】
本発明に係るエミッタ１００において、前記ゲート電極１３０のベース層１３１は一定の厚さを有するように形成され、前記電子ビーム遮断層１３２は所定のパターンを有するように形成される。従って、前記ベース層１３１は、電子ビーム遮断層１３２により覆われる部分と覆われていない部分とを有する。即ち、一定の厚さを有するベース層１３１と所定パターンにパターニングされた電子ビーム遮断層１３２とより成るゲート電極１３０は、部分的に厚さが異なる。
【００２９】
一般に、エミッタ１００の電子放出特性は、ゲート電極１３０の物質特性と厚さとにより敏感に変動する。特に、ゲート電極１３０の厚さが厚くなる程、ゲート電極１３０を通じて放出される電子の量が急激に減少する。このようなゲート電極１３０の厚さと電子放出率との関係は、図５のグラフに示されている。図５のグラフは、J.Vac.Sci.Technol.B，Vol,12,No.2,Mar/Apr  1994に掲載された横尾那義らの論文に開示されたものである。
【００３０】
図５のグラフから、ゲート電極の厚さが厚くなる程、電子放出率が急激に低下することが分かる。例えば、アルミニウム（Ａｌ）より成るゲート電極の厚さが１０ｎｍから２０ｎｍに二倍程度厚くなる場合、電子放出率はほぼ１０-4から１０-6に１／１００程度に低下する。このような特性は、シリコン（Ｓｉ）より成るゲート電極でも同一に現れる。
【００３１】
再び、図４を参照すれば、前記のような構造を有する本発明に係るエミッタ１００において、シリコン基板１１０とゲート電極１３０との間にゲート電圧ＶGを印加すれば、エミッタ１００から電子ビームが放出される。この際、前記のようなゲート電極１３０の厚さによる電子放出特性により、電子ビーム遮断層１３２により覆われない部分、即ちゲート電極１３０の厚さが薄い部分を透過して電子ビームが放出される。しかし、ゲート電極１３０の厚さが厚い部分、即ち電子ビーム遮断層１３２が形成された部分を通じては電子ビームは殆ど放出されない。エミッタ１００から放出された電子ビームは、ゲート電極１３０と処理される基板１５０との間に印加された加速電圧ＶAにより加速され、処理される基板１５０の表面に塗布された電子線レジスト１５１に衝突する。これにより、電子線レジスト１５１は、電子ビーム遮断層１３２のパターンと同一のパターンにパターニングされる。この際、電子ビームのフォーカシングのために、外部磁石１７１，１７２によりエミッタ１００と処理される基板１５０との間に磁場を印加することができる。
【００３２】
図６は、本発明の第２実施形態によるＭＩＭ型エミッタの構造を示す断面図である。
図６に示すとおり、本発明に係る前記ＭＩＭ型エミッタ２００は、基板２１０と、前記基板２１０の上に形成された下部電極２１５と、前記下部電極２１５の上に形成された絶縁層２２０と、前記絶縁層２２０の上に形成されたゲート電極２３０とを備える。そして、前記ゲート電極２３０は、前記絶縁層２２０の上に一定の厚さに形成されたベース層２３１と、前記ベース層２３１の上に所定のパターンで形成された電子ビーム遮断層２３２とを含んで構成される。このように、本発明に係るＭＩＭ型エミッタ２００は、基板２１０と絶縁層２２０との間に下部電極２１５が形成される点を除いては、前述したＭＩＳ型エミッタ１００の構造と同一なので、以下では差異点を中心に簡略に説明する。
【００３３】
前記基板２１０としては、シリコン基板を使用することができる。前記下部電極２１５はアルミニウム（Ａｌ）−ネオジム（Ｎｄ）合金で形成され、前記絶縁層２２０は一定厚さに形成された陽極酸化アルミナで形成される。
【００３４】
前記ゲート電極２３０は、前述したＭＩＳ型エミッタ１００のようにベース層２３１と電子ビーム遮断層２３２とより成る。前記ベース層２３１と電子ビーム遮断層２３２とを形成する物質と構造とは、前述したＭＩＳ型エミッタ１００と同一である。
【００３５】
前記ＭＩＭ型エミッタ２００の動作とこれによる効果も前述したＭＩＳ型エミッタ１００と同一なので、これに関する説明は省略する。
【００３６】
以下では、図７Ａ乃至図７Ｈを参照し、図４に示された本発明に係るＭＩＳ型エミッタの製造方法の第１実施形態を段階的に説明する。
【００３７】
先ず、図７Ａに示すとおり、基板１１０を準備した後、その基板１１０の上に絶縁層１２０を形成する。具体的には、前記基板１１０としては、所定の厚さに加工されたシリコンウェーハが使用できる。次いで、準備された基板１１０の表面を熱酸化させて、その表面に一定した厚さを有するシリコン酸化膜を形成する。このシリコン酸化膜が前記絶縁層１２０を構成する。
【００３８】
図７Ｂは、前記絶縁層１２０の上にベース層１３１を形成した状態を示す。具体的には、前記絶縁層１２０の上に、導電性金属、例えば、金（Ａｕ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）またはタンタル（Ｔａ）を真空蒸着またはスパッタリングにより所定厚さに蒸着させることにより、前記ベース層１３１が形成される。
【００３９】
図７Ｃは、前記ベース層１３１が電子ビーム遮断層１３２によって覆われた状態を示す。具体的には、電子ビーム遮断層１３２は、陽極酸化が可能な金属、例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）またはルテニウム（Ｒｕ）を真空蒸着またはスパッタリングにより前記ベース層１３１の上に所定厚さに蒸着させることにより、形成することができる。
【００４０】
図７Ｄと図７Ｅは、前記電子ビーム遮断層１３２を所望のパターンにパターニングする第１方法を示す。先ず、図７Ｄに示すように、前記電子ビーム遮断層１３２をＳＰＭリソグラフィにより電子ビームが放出される部分のみを陽極酸化させる。次いで、図７Ｅに示すように、電子ビーム遮断層１３２の陽極酸化された部分を蝕刻して除去する。この際、陽極酸化により形成された酸化膜は、陽極酸化されていない電子ビーム遮断層１３２と比較して高い蝕刻選択性を有するため、陽極酸化により形成された酸化膜のみが蝕刻により容易に除去できる。
【００４１】
前記段階を経た後、図７Ｅに示すように、一定の厚さを有するベース層１３１と、パターニングされた電子ビーム遮断層１３２とより成るゲート電極１３０を有する、本発明に係るＭＩＳ型エミッタ１００が完成される。
【００４２】
一方、図７Ｆ乃至図７Ｈは、前記電子ビーム遮断層１３２を所望のパターンにパターニングする第２方法を示す。先ず、図７Ｆに示すように、図７Ｃに示す段階で形成された電子ビーム遮断層１３２の全表面にレジストＲを塗布した後、これを所望のパターンにパターニングする。この際、レジストＲのパターニングは、フォトリソグラフィまたはＥＰＬのような一般的なリソグラフィにより行なうことができる。次いで、図７Ｇに示すように、電子ビーム遮断層１３２が陽極酸化される。この際、電子ビーム遮断層１３２の内、パターニングされたレジストＲにより覆われている部分は陽極酸化されずに、外部に露出された部分のみ陽極酸化される。次に、電子ビーム遮断層１３２の陽極酸化された部分を蝕刻して除去し、残りのレジストＲをストリップする。この際、レジストＲのストリップは、前記蝕刻工程の前または後に行なうことができる。これにより、図７Ｈに示すように、本発明に係るＭＩＳ型エミッタ１００が完成される。
【００４３】
図８Ａ乃至図８Ｄは、図４に示す本発明に係るＭＩＳ型エミッタの製造方法の第２実施形態を段階的に説明するための断面図である。本実施形態は、ゲート電極がシリコンで形成される場合を示す。
先ず、図８Ａに示すとおり、基板１１０を準備した後、その基板１１０の上に絶縁層１２０を形成する。前述した実施形態のように、前記基板１１０としては、所定厚さに加工されたシリコンウェーハを使用することができ、前記絶縁層１２０はシリコン酸化膜で形成することができる。次いで、前記絶縁層１２０の上に第１シリコン層１４１を形成する。具体的には、前記絶縁層１２０の上にシリコンを化学気相蒸着（ＣＶＤ）等により所定厚さに蒸着させることにより前記第１シリコン層１４１を形成する。
【００４４】
次に、図８Ｂに示すように、第１シリコン層１４１の全表面にレジストＲを塗布した後、これを所望のパターンにパターニングする。この際、レジストＲのパターニングは、フォトリソグラフィまたはＥＰＬのような一般的なリソグラフィにより行なうことができる。
【００４５】
次いで、図８Ｃに示すように、パターニングされたレジストＲを蝕刻マスクとして利用して第１シリコン層１４１の露出された部分を蝕刻して除去した後、レジストＲをストリップする。
【００４６】
図８Ｄは、パターニングされた第１シリコン層１４１の上に第２シリコン層１４２が形成された状態を示す。具体的には、図８Ｃに示す構造物の全表面にシリコンをＣＶＤにより所定厚さに蒸着させることによって前記第２シリコン層１４２を形成する。これによって、パターニングされた第１シリコン層１４１とその上に蒸着された第２シリコン層１４２とより成るゲート電極１４０が形成される。従って、前記ゲート電極１４０は、段差を有し、パターニングされた部分で厚さが変わる。
【００４７】
前記のゲート電極１４０を有するエミッタ１００’を図４に示されたエミッタ１００の構造と比較すれば、第２シリコン層１４２の絶縁層１２０上に直接蒸着された部分は、第１シリコン層１４１と共に、図４に示されたエミッタ１００のベース層１３１に該当し、第２シリコン層１４２の第１シリコン層１４１の上に蒸着された部分は、図４に示されたエミッタ１００の電子ビーム遮断層１３２に該当する。
【００４８】
図９Ａ乃至図９Ｃは、図６に示された本発明に係るＭＩＭ型エミッタ２００の望ましい製造方法を段階的に説明するための断面図である。後述する製造方法の説明において、前述した製造方法と同一の段階については簡略に説明するか、或いは説明を省略する。
【００４９】
先ず、図９Ａに示すとおり、基板２１０を準備した後、その基板２１０の上に下部電極２１５を形成する。具体的には、前記基板２１０としては、所定の厚さに加工されたシリコンウェーハを使用することができる。次いで、準備された基板２１０の表面に、アルミニウム（Ａｌ）−ネオジム（Ｎｄ）合金を所定の厚さに蒸着させることにより前記下部電極２１５が形成される。
【００５０】
次いで、図９Ｂに示すように、前記下部電極２１５の上に、陽極酸化が可能な金属、例えば、アルミニウムを蒸着させた後、これを陽極酸化させて酸化膜、例えば、アルミナ膜を形成させる。このアルミナ膜は、絶縁層２２０を構成する。
【００５１】
次に、図９Ｃに示すように、前記絶縁層２２０の上に、ベース層２３１と電子ビーム遮断層２３２より成るゲート電極２３０を形成することにより、本発明に係るＭＩＭ型エミッタ２００が完成される。この際、前記ゲート電極２３０は、前述した製造工程と同一の工程により形成することができる。即ち、ゲート電極２３０のベース層２３１が導電性金属で形成され、電子ビーム遮断層２３２が陽極酸化が可能な金属で形成される場合には、図７Ｂ乃至図７Ｅに示された工程、または図７Ｂ、図７Ｃ、図７Ｆ、図７Ｇおよび図７Ｈに示された工程と同一の工程を経て、前記ゲート電極２３０を形成できる。
【００５２】
一方、前記ゲート電極２３０がシリコンで形成される場合には、図８Ａ乃至図８Ｄに示された製造工程と同一の工程により前記ゲート電極２３０を形成することができる。
【００５３】
以上、前記実施形態に基づいて本発明を説明したが、前記の実施形態は例示に過ぎず、当業者であるならば、これらの実施形態に関する記載から多様な変形および均等な他の実施形態を想到することが可能である。従って、本発明の真の技術的保護範囲は特許請求の範囲の記載によって決められなければならない。
【産業上の利用可能性】
【００５４】
本発明のＥＰＬシステムのエミッタおよびその製造方法は、例えば、半導体製造工程に効果的に適用可能である。
【図面の簡単な説明】
【００５５】
【図１】ＥＰＬシステムに適用されている従来のＭＩＳ型エミッタの構造を示す断面図である。
【図２】ＥＰＬシステムに適用されている従来のＭＩＭ型エミッタの構造を示す断面図である。
【図３Ａ】図１に示された従来のＭＩＳ型エミッタの製造方法を段階的に説明するための断面図である。
【図３Ｂ】図１に示された従来のＭＩＳ型エミッタの製造方法を段階的に説明するための断面図である。
【図３Ｃ】図１に示された従来のＭＩＳ型エミッタの製造方法を段階的に説明するための断面図である。
【図３Ｄ】図１に示された従来のＭＩＳ型エミッタの製造方法を段階的に説明するための断面図である。
【図４】本発明の第１実施形態によるＭＩＳ型エミッタが適用されたＥＰＬシステムを概略的に示す図面である。
【図５】ゲート電極の厚さと電子放出率との関係を示すグラフである。
【図６】本発明の第２実施形態によるＭＩＭ型エミッタの構造を示す断面図である。
【図７Ａ】図４に示された本発明に係るＭＩＳ型エミッタ製造方法の第１実施形態を段階的に説明するための断面図である。
【図７Ｂ】図４に示された本発明に係るＭＩＳ型エミッタ製造方法の第１実施形態を段階的に説明するための断面図である。
【図７Ｃ】図４に示された本発明に係るＭＩＳ型エミッタ製造方法の第１実施形態を段階的に説明するための断面図である。
【図７Ｄ】図４に示された本発明に係るＭＩＳ型エミッタ製造方法の第１実施形態を段階的に説明するための断面図である。
【図７Ｅ】図４に示された本発明に係るＭＩＳ型エミッタ製造方法の第１実施形態を段階的に説明するための断面図である。
【図７Ｆ】図４に示された本発明に係るＭＩＳ型エミッタ製造方法の第１実施形態を段階的に説明するための断面図である。
【図７Ｇ】図４に示された本発明に係るＭＩＳ型エミッタ製造方法の第１実施形態を段階的に説明するための断面図である。
【図７Ｈ】図４に示された本発明に係るＭＩＳ型エミッタ製造方法の第１実施形態を段階的に説明するための断面図である。
【図８Ａ】図４に示された本発明に係るＭＩＳ型エミッタ製造方法の第２実施形態を段階的に説明するための断面図である。
【図８Ｂ】図４に示された本発明に係るＭＩＳ型エミッタ製造方法の第２実施形態を段階的に説明するための断面図である。
【図８Ｃ】図４に示された本発明に係るＭＩＳ型エミッタ製造方法の第２実施形態を段階的に説明するための断面図である。
【図８Ｄ】図４に示された本発明に係るＭＩＳ型エミッタ製造方法の第２実施形態を段階的に説明するための断面図である。
【図９Ａ】図６に示された本発明に係るＭＩＭ型エミッタの望ましい製造方法を段階的に説明するための断面図である。
【図９Ｂ】図６に示された本発明に係るＭＩＭ型エミッタの望ましい製造方法を段階的に説明するための断面図である。
【図９Ｃ】図６に示された本発明に係るＭＩＭ型エミッタの望ましい製造方法を段階的に説明するための断面図である。
【符号の説明】
【００５６】
１００      エミッタ
１１０      シリコン基板
１２０      絶縁層
１３０      ゲート電極
１３１      ベース層
１３２      電子ビーム遮断層
１５０      処理基板
１５１      電子線レジスト
１６１，１６２    電源
１７１，１７２    外部磁石
ＶA        加速電圧
ＶG        ゲート電圧
【図１】
2004282078.tif 000003
【図２】
2004282078.tif 000004
【図３Ａ】
2004282078.tif 000005
【図３Ｂ】
2004282078.tif 000006
【図３Ｃ】
2004282078.tif 000007
【図３Ｄ】
2004282078.tif 000008
【図４】
2004282078.tif 000009
【図５】
2004282078.tif 000010
【図６】
2004282078.tif 000011
【図７Ａ】
2004282078.tif 000012
【図７Ｂ】
2004282078.tif 000013
【図７Ｃ】
2004282078.tif 000014
【図７Ｄ】
2004282078.tif 000015
【図７Ｅ】
2004282078.tif 000016
【図７Ｆ】
2004282078.tif 000017
【図７Ｇ】
2004282078.tif 000018
【図７Ｈ】
2004282078.tif 000019
【図８Ａ】
2004282078.tif 000020
【図８Ｂ】
2004282078.tif 000021
【図８Ｃ】
2004282078.tif 000022
【図８Ｄ】
2004282078.tif 000023
【図９Ａ】
2004282078.tif 000024
【図９Ｂ】
2004282078.tif 000025
【図９Ｃ】
2004282078.tif 000026