(57)【要約】【課題】一度書き込んだデータの書き換えを防止する。【解決手段】半導体装置は、磁化困難軸と磁化容易軸とをそれぞれ備えた複数のＭＴＪ素子１０を有し、これらＭＴＪ素子１０の全てに二値データのうち一方のデータが書き込まれたメモリ部と、ＭＴＪ素子１０のうち選択された選択ＭＴＪ素子１０のみに二値データのうち他方のデータのみが書き込まれるように、書き込み電流Ｉ１を流す回路部Ｔｒ１ａ、Ｔｒ１ｂとを具備する。【選択図】    図１
2004207364.tif 000002
【特許請求の範囲】
【請求項１】
磁化困難軸と磁化容易軸とをそれぞれ備えた複数の磁気抵抗効果素子を有し、これら磁気抵抗効果素子の全てに二値データのうち一方のデータが書き込まれたメモリ部と、
前記磁気抵抗効果素子のうち選択された選択磁気抵抗効果素子のみに前記二値データのうち他方のデータのみが書き込まれるように、書き込み電流を流す回路部と
を具備することを特徴とする半導体装置。
【請求項２】
前記メモリ部は、
前記磁気抵抗効果素子の付近において前記磁化困難軸の方向に延在され、前記回路部に接続され、一方向にのみ電流が流される第１の書き込み配線と、
前記磁気抵抗効果素子の付近において前記磁化容易軸の方向に延在された第２の書き込み配線と
を備えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記回路部は、
一端が前記第１の書き込み配線の一端に接続され、他端が電源端子に接続された第１の回路と、
一端が前記第１の書き込み配線の他端に接続され、他端が接地端子に接続された第２の回路と
を備えることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第１及び第２の回路はトランジスタであることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記回路部は、
第１の電流経路の一端が前記第１の書き込み配線の一端に接続され、前記第１の電流経路の他端が電源端子に接続されたＰＭＯＳトランジスタと、
第２の電流経路の一端が前記第１の書き込み配線の他端に接続され、前記第２の電流経路の他端が接地端子に接続されたＮＭＯＳトランジスタと
を備えることを特徴とする請求項２に記載の半導体装置。
【請求項６】
前記メモリ部と前記回路部とを有するチップを封入し、磁気を通す窓を設けたパッケージと
をさらに具備することを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記窓に設けられたドア式の第１の蓋と
をさらに具備することを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記窓に設けられたスライド式の第２の蓋と
をさらに具備することを特徴とする請求項６に記載の半導体装置。
【請求項９】
前記パッケージは、磁気シールド材で形成されることを特徴とする請求項６に記載の半導体装置。
【請求項１０】
前記第１の蓋は、磁気シールド材で形成されることを特徴とする請求項７に記載の半導体装置。
【請求項１１】
前記第２の蓋は、磁気シールド材で形成されることを特徴とする請求項８に記載の半導体装置。
【請求項１２】
前記窓は、少なくとも前記メモリ部よりも大きいことを特徴とする請求項６に記載の半導体装置。
【請求項１３】
前記窓は、少なくとも前記メモリ部よりも大きく、前記チップよりも小さいことを特徴とする請求項６に記載の半導体装置。
【請求項１４】
前記窓から前記メモリ部に磁界をかけ、前記メモリ部のデータを一括で消去することを特徴とする請求項６に記載の半導体装置。
【請求項１５】
複数の磁気抵抗効果素子を備えたメモリ部と、
このメモリ部に二値データのうち一方のデータのみが書き込まれるように駆動する周辺部と
を備えた半導体装置のデータ書き込み方法であって、
前記複数の磁気抵抗効果素子のうち選択された選択磁気抵抗効果素子に、前記一方のデータを書き込む場合、
初期状態として、前記二値データのうち他方のデータを前記複数の磁気抵抗効果素子の全てに設定する工程と、
前記選択磁気抵抗効果素子に前記一方のデータを書き込む工程と
を具備することを特徴とする半導体装置のデータ書き込み方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその半導体装置のデータ書き込み方法に係わり、特に、トンネル磁気抵抗（ＴＭＲ：Tunnel Magneto-Resistance）効果により“１”、“０”の情報を記憶するＭＴＪ（Magnetic Tunnel Junction）素子を備えた磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetic Random Access Memory）に関する。
【０００２】
【従来の技術】
近年、トンネル磁気抵抗（ＴＭＲ：Tunnel Magneto-Resistance）効果を利用した磁気ランダムアクセスメモリ（Magnetic Random Access Memory：以下、ＭＲＡＭと称す）は、高速かつ大容量の記憶媒体として有望視されている。
【０００３】
このようなＭＲＡＭでは、図１０及び図１１に示すように、第１の書き込み配線（例えばビット線）ＷＬ１と第２の書き込み配線（例えばワード線）ＷＬ２とが互いに直交するように配置され、これら第１及び第２の書き込み配線ＷＬ１、ＷＬ２の交点にＭＴＪ（Magnetic Tunnel Junction）素子１０が配置されている。このＭＴＪ素子１０は、固定層１１と、自由層（記録層）１３と、これら固定層１１及び自由層１３に挟まれたトンネル絶縁膜１２とで構成される。
【０００４】
このようなＭＲＡＭでは、ＭＴＪ素子１０に“１”データ又は“０”データを書き込むために、図１２に示すように、第１の書き込み配線ＷＬ１の一端を接地電位にし、他端を±電位にし、第１の書き込み配線ＷＬ１に電流Ｉ１、Ｉ３が両方向に流れるようになっている。
【０００５】
つまり、図１０に示すように、第１の書き込み配線ＷＬ１の両端に書き込み用のスイッチング素子としてトランジスタＴｒ１ａ、Ｔｒ１ｂ、Ｔｒ２ａ、Ｔｒ２ｂが配置され、トランジスタＴｒ１ｂ、Ｔｒ２ｂの電流経路の一端は接地端子にそれぞれ接続されている。
【０００６】
従って、第１の書き込み配線ＷＬ１では、トランジスタＴｒ１ａ、Ｔｒ１ｂを用いて書き込み電流Ｉ１が流れるようになっており、トランジスタＴｒ２ａ、Ｔｒ２ｂを用いて書き込み電流Ｉ３が流れるようになっている。このように、第１の書き込み配線ＷＬ１では、書き込み電流Ｉ１、Ｉ３が両方向に流れる。
【０００７】
【発明が解決しようとする課題】
以上のような従来のＭＲＡＭでは、第１の書き込み配線ＷＬ１に電流Ｉ１を流し、第２の書き込み配線ＷＬ２に電流を流し、ＭＴＪ素子１０に例えば“０”データを書き込んだ後、第１の書き込み配線ＷＬ１に電流Ｉ１と反対方向の電流Ｉ３を流し、第２の書き込み配線ＷＬ２に電流を流し、ＭＴＪ素子１０に例えば“１”データを書き込むことができる。つまり、ＭＴＪ素子１０に一度書き込まれたデータと逆のデータを再度書き込むことが可能であった。
【０００８】
しかし、その一方では、このようにデータの書き換えができることにより、例えば、映像等が書き換えられることにより、著作権の権利保護が図られない場合が生じていた。そこで、新規記憶媒体としてのＭＲＡＭには、一度書き込んだデータを書き換えることができないような構造が要求されていた。
【０００９】
本発明は上記課題を解決するためになされたものであり、その目的とするところは、一度書き込んだデータの書き換えを防止することが可能な半導体装置及びその半導体装置のデータ書き込み方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、前記目的を達成するために以下に示す手段を用いている。
【００１１】
本発明の第１の視点による半導体装置は、磁化困難軸と磁化容易軸とをそれぞれ備えた複数の磁気抵抗効果素子を有し、これら磁気抵抗効果素子の全てに二値データのうち一方のデータが書き込まれたメモリ部と、前記磁気抵抗効果素子のうち選択された選択磁気抵抗効果素子のみに前記二値データのうち他方のデータのみが書き込まれるように、書き込み電流を流す回路部とを具備する。
【００１２】
本発明の第２の視点による半導体装置のデータ書き込み方法は、複数の磁気抵抗効果素子を備えたメモリ部と、このメモリ部に二値データのうち一方のデータのみが書き込まれるように駆動する周辺部とを備えた半導体装置のデータ書き込み方法であって、前記複数の磁気抵抗効果素子のうち選択された選択磁気抵抗効果素子に、前記一方のデータを書き込む場合、初期状態として、前記二値データのうち他方のデータを前記複数の磁気抵抗効果素子の全てに設定する工程と、前記選択磁気抵抗効果素子に前記一方のデータを書き込む工程とを具備する。
【００１３】
【発明の実施の形態】
本発明の実施の形態は、トンネル磁気抵抗（ＴＭＲ：Tunnel Magneto-Resistance）効果により“１”、“０”の情報を記憶する磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetic Random Access Memory）に関するものである。ここでは、この磁気抵抗効果を利用した素子（磁気抵抗効果素子）として、ＭＴＪ（Magnetic Tunnel Junction）素子を利用する。
【００１４】
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１５】
［第１の実施形態］
第１の実施形態では、一度書き込んだデータの書き換えを防止することが可能なＭＲＡＭの構成について説明する。
【００１６】
図１及び図２は、本発明の第１の実施形態に係るＭＲＡＭの概略的な回路図及び斜視図を示す。図３は、本発明の第１の実施形態に係る第１の書き込み配線の不可逆電流方向を示す。
【００１７】
図１及び図２に示すように、メモリ部では、第１の書き込み配線（例えばビット線）ＷＬ１と第２の書き込み配線（例えばワード線）ＷＬ２とが互いに直交するように配置され、これら第１及び第２の書き込み配線ＷＬ１、ＷＬ２の交点にＭＴＪ素子１０が配置されている。このＭＴＪ素子１０は、固定層１１と、自由層（記録層）１３と、これら固定層１１及び自由層１３に挟まれたトンネル絶縁膜１２とで構成される。
【００１８】
そして、第１の書き込み配線ＷＬ１は、ＭＴＪ素子１０の磁化困難軸（Ｈａｒｄ−Ａｘｉｓ）方向に延在され、一方向にのみ書き込み電流Ｉ１が流れるように設定されている。つまり、図３に示すように、第１の書き込み配線ＷＬ１の一端を接地電位にし、他端をある一電位（例えば＋電位）にし、十分な書き込みが行える程度の１つの電位のみが印加できるように設計されている。
【００１９】
具体的な構成としては、第１の書き込み配線ＷＬ１の両端に書き込み用のスイッチング素子Ｔｒ１ａ，Ｔｒ１ｂが設けられる。つまり、ＰＭＯＳトランジスタＴｒ１ａの電流経路の一端（拡散層）が電源端子ＶＤＤに接続され、その電流経路の他端（拡散層）が第１の書き込み配線ＷＬ１の一端に接続されている。また、ＮＭＯＳトランジスタＴｒ１ｂの電流経路の一端（拡散層）が第１の書き込み配線ＷＬ１の他端に接続され、その電流経路の他端（拡散層）が接地端子ＶＳＳに接続されている。このようにして、第１の書き込み配線ＷＬ１には、図１の矢印方向にのみ、書き込み電流Ｉ１が流れるようになっている。
【００２０】
一方、第２の書き込み配線ＷＬ２は、ＭＴＪ素子１０の磁化容易軸（Ｅａｓｙ−Ａｘｉｓ）方向に延在され、一方向のみに書き込み電流が流れるように設定されていてもよいし、両方向に書き込み電流が流れるように設定されていてもよい。
【００２１】
このような構造では、第１の書き込み配線ＷＬ１に一方向にしか電流Ｉ１が流れないため、“１”、“０”の二値データのうち一方のデータだけがＭＴＪ素子１０に書き込めることになる。
【００２２】
次に、図２乃至図４（ａ）、４（ｂ）を用いて、上記の回路構造におけるデータ書き込みについて説明する。
【００２３】
図４（ａ）に示すように、複数の第１及び第２の書き込み配線（図示せず）が直交するように配置され、この第１及び第２の書き込み配線（図示せず）の交点にＭＴＪ素子１０からなるセルが複数個配置されたセルアレイ構造を例にあげる。ここで、ＭＴＪ素子１０の磁化困難軸方向に延在する複数の書き込み配線は、それぞれ一方向にしか電流が流れないように設定されている。
【００２４】
まず、メモリの初期状態として、二値データのうち一方のデータ（例えば“０”データ）を書き込むために、メモリセル部内の全てのＭＴＪ素子１０の磁化が磁化容易軸方向（図４（ａ）の紙面の左右どちらか）に揃えられる。ここでは、ＭＴＪ素子１０における固定層１１及び自由層１３の両方の磁化を紙面の右に向け、これをメモリの初期状態とする。
【００２５】
次に、選択セルＳＣにおいて、図２に示すように、第１の書き込み配線ＷＬ１に書き込み電流Ｉ１を流すことで、磁化容易軸と平行方向の磁界Ｈｘを発生させ、第２の書き込み配線ＷＬ２に書き込み電流Ｉ２を流すことで、磁化困難軸と平行方向の磁界Ｈｙを発生させる。これにより、磁界ＨｙによってＭＴＪ素子１０の磁化は磁化困難軸方向に向けられ、磁界ＨｘによってＭＴＪ素子１０の磁化は磁化容易軸方向に向けられる。その結果、図４（ｂ）に示すように、選択セルＳＣのみ、自由層１３の磁化を紙面の左向きに書き換えることができ、二値データのうち他方のデータ（例えば“１”データ）が書き込まれる。
【００２６】
尚、第１の書き込み配線ＷＬ１には、一方向にしか電流Ｉ１が流れないように設定されているため、選択セルＳＣの紙面の左向きに向いた自由層１３の磁化をもとの状態（図４（ａ）の状態）に戻すことはできない。
【００２７】
上記第１の実施形態によれば、ＭＴＪ素子１０の磁化困難軸方向に延在された第１の書き込み配線ＷＬ１には一方向にしか電流が流れないように設定されているため、本発明と従来とでは次のような違いがある。
【００２８】
従来では、図５（ａ）に示すように、初期状態からＭＴＪ素子１０に一度書き込み、その後再度書き込んで初期状態に戻すことが可能であり、自由層１３の磁化の向きを２回以上変更することができる。
【００２９】
これに対し、第１の実施形態では、図５（ｂ）に示すように、初期状態からＭＴＪ素子１０に一度書き込み、その後再度書き込んで初期状態に戻すことができないため、自由層１３の磁化の向きは１回しか変更できない。
【００３０】
つまり、第１の実施形態では、メモリ部への書き込みは１度のみ可能で、それより後に書き込みを行っても自由なデータ変更は不可能となり、データの破壊となる。よって、Ｏｎｃｅ−Ｗｒｉｔｅメモリ方式のＭＲＡＭが提供でき、一度書き込んだデータの書き換えを防止することができる。従って、高速かつ大容量の記憶媒体として有望視されているＭＲＡＭにおいて、映像等の著作権等の権利保護が可能となる。
【００３１】
また、ＭＴＪ素子１０の磁化困難軸方向に延在された第１の書き込み配線ＷＬ１には一方向にしか電流が流れない構造となっている。このため、従来と比べて、第１の書き込み配線ＷＬ１に接続するトランジスタＴｒ１ａ、Ｔｒ１ｂの数を減らすことができ、メモリセルアレイの周辺回路を簡略化することができる。これにより、周辺回路領域の面積を縮小することができ、さらに、コストの低減にもつながる。
【００３２】
また、ＭＲＡＭでは、データの書き換えに大電流が必要であるため、メモリセルアレイの端部に、大電流を流し得るゲート幅Ｗの大きいトランジスタが密集することが予想される。第１の実施形態によれば、第１の書き込み配線ＷＬ１の電流方向を一方向にすることにより、上述するように周辺回路部のトランジスタが減少するため、本問題の解決にもつながる。
【００３３】
尚、第１の実施形態では、初期状態のＭＴＪ素子１０の磁化の向きは、固定層１１及び自由層１３の両方とも同じ向きを向いているが、異なる向きに設定しても同様の動作は可能である。
【００３４】
［第２の実施形態］
ＭＲＡＭチップは、従来の他の半導体装置と同様に、パッケージに封入されることが予想される。また、ＭＲＡＭは大容量の記憶素子として使用されることが想定されるため、機密保持等で大容量のデータを消去する場合、消去時間が非常にかかると考えられる。
【００３５】
そこで、第２の実施形態では、上記第１の実施形態のＭＲＡＭチップをパッケージングし、ＭＲＡＭのデータを高速に消去できるパッケージング構造を提案する。
【００３６】
図６乃至図８は、ＭＲＡＭチップがパッケージングされた第１乃至第３のモジュールの斜視図を示す。図９は、第１乃至第３のモジュールにおけるパッケージの窓とＭＲＡＭのメモリ部との位置関係について示す。
【００３７】
図６に示すように、第１のモジュール構造では、第１の実施形態に係るＭＲＡＭチップ２０がパッケージ３０に封入され、このパッケージ３０には磁気を通す窓３１が設けられている。
【００３８】
図７に示すように、第２のモジュール構造では、第１の実施形態に係るＭＲＡＭチップ２０がパッケージ３０に封入され、このパッケージ３０には磁気を通す窓３１が設けられている。そして、窓３１にはドア式に開閉する蓋３２が設けられている。
【００３９】
図８に示すように、第３のモジュール構造では、第１の実施形態に係るＭＲＡＭチップ２０がパッケージ３０に封入され、このパッケージ３０には磁気を通す窓３１が設けられている。そして、窓３１にはスライド式に開閉する蓋３３が設けられている。
【００４０】
このような第１乃至第３のモジュール構造では、図９に示すように、パッケージ３０の窓３１が、少なくともＭＲＡＭチップ２０のメモリ部２１よりも大きく形成されている。また、パッケージ３０の窓３１は、ＭＲＡＭチップ２０の表面積よりも小さく形成することが望ましい。
【００４１】
また、パッケージ３０及び蓋３２、３３は、データの信頼性確保のために、磁気に対するシールドの役割を備えるとよい。従って、パッケージ３０及び蓋３２、３３は磁気シールド材で形成され、例えば、磁性体金属合金で形成される。
【００４２】
尚、パッケージ３０の窓３１の形状や、蓋３２，３３の形状は、図示した形状に限定されず、種々変更することが可能である。
【００４３】
以上のような第２の実施形態によれば、以下の効果が得られる。
【００４４】
上記第１のモジュール構造によれば、パッケージ３０の窓３１からＭＲＡＭチップ２０のメモリ部２１に磁界をかけることができ、ＭＲＡＭチップ２０のデータを一括で消去することができる。従って、大容量のデータであっても高速に消去することができる。
【００４５】
上記第２のモジュール構造によれば、第１のモジュール構造の効果が得られるだけでなく、さらに、窓３１に蓋３２を設けることで、磁性の影響を調整できる。つまり、蓋３２及びパッケージ３０によって、再生時以外はデータの保持のために磁気をシールドしている。従って、一括消去以外の平常時には磁気シールドをし、一括消去時には窓３１からデータを消去することが可能となる。
【００４６】
上記第３のモジュール構造によれば、第１及び第２のモジュール構造の効果が得られる。さらに、蓋３３の開閉が横方向に行われるため、第２のモジュール構造と比べて、モジュール上部の領域の制約が減少するという効果もある。
【００４７】
このように第１乃至第３のモジュール構造によれば、データの一括消去が可能となり、データ消去の時間を短縮することができる。
【００４８】
さらに、上記第１の実施形態によるＭＲＡＭチップ２０にはデータが一度書き込まれると、再度データを書き換えることはできないようになっている。このようなＭＲＡＭチップ２０において、例えば初期状態を再生することが要求された場合があっても、パッケージ３０の窓３１から磁界をかけることで、初期状態を再生することが可能となる。このように、第１の実施形態に係るＭＲＡＭチップ２０を窓付きのパッケージ３０に封入することで、再生可能なＯｎｃｅ−Ｗｒｉｔｅメモリとなる。
【００４９】
また、本再生時の磁力の強さ等を管理すれば、メーカー等で再生作業を請け負うことが可能となる。また、再生装置を製品又は製品付属品として売ることも可能である。
【００５０】
尚、第２の実施形態では、ＭＲＡＭチップ２０を封入するパッケージの種類は限定されず、例えばカードに適用することも可能である。
【００５１】
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００５２】
【発明の効果】
以上説明したように本発明によれば、一度書き込んだデータの書き換えを防止することが可能な半導体装置及びその半導体装置のデータ書き込み方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係わるＭＲＡＭを示す回路図。
【図２】本発明の第１の実施形態に係わるＭＲＡＭを示す斜視図。
【図３】本発明の第１の実施形態に係わる第１の書き込み配線の不可逆電流方向を示す図。
【図４】図４（ａ）は、本発明の第１の実施形態に係わるＭＲＡＭの書き込み前の初期状態を示す図、図４（ｂ）は、本発明の第１の実施形態に係わるＭＲＡＭの書き込み後の状態を示す図。
【図５】図５（ａ）は、従来技術によるデータの書き換え可能状態を示す図、図５（ｂ）は、本発明の第１の実施形態に係わるデータの書き換え不可能状態を示す図。
【図６】本発明の第２の実施形態に係わる第１のモジュール構造を示す斜視図。
【図７】本発明の第２の実施形態に係わる第２のモジュール構造を示す斜視図。
【図８】本発明の第２の実施形態に係わる第３のモジュール構造を示す斜視図。
【図９】本発明の第２の実施形態に係わる第１乃至第３のモジュール構造を示す上面図。
【図１０】従来技術によるＭＲＡＭを示す回路図。
【図１１】従来技術によるＭＲＡＭを示す斜視図。
【図１２】従来技術による第１の書き込み配線の不可逆電流方向を示す図。
【符号の説明】
１０…ＭＴＪ素子、１１…固定層、１２…トンネル絶縁膜、１３…自由層、２０…ＭＲＡＭチップ、２１…メモリ部、３０…パッケージ、３１…窓、３２…ドア式の蓋、３３…スライド式の蓋、Ｉ１、Ｉ２…電流、Ｔｒ１ａ、Ｔｒ１ｂ…トランジスタ、ＷＬ１…第１の書き込み配線、ＷＬ２…第２の書き込み配線。
【図１】
2004207364.tif 000003
【図２】
2004207364.tif 000004
【図３】
2004207364.tif 000005
【図４】
2004207364.tif 000006
【図５】
2004207364.tif 000007
【図６】
2004207364.tif 000008
【図７】
2004207364.tif 000009
【図８】
2004207364.tif 000010
【図９】
2004207364.tif 000011
【図１０】
2004207364.tif 000012
【図１１】
2004207364.tif 000013
【図１２】
2004207364.tif 000014
【手続補正書】
【提出日】平成15年3月25日(2003.3.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正の内容】
【請求項２】
前記メモリ部は、
前記選択磁気抵抗効果素子の付近において前記磁化困難軸の方向に延在され、前記回路部に接続され、一方向にのみ電流が流される第１の書き込み配線と、
前記選択磁気抵抗効果素子の付近において前記磁化容易軸の方向に延在された第２の書き込み配線と
を備えることを特徴とする請求項１に記載の半導体装置。