(57)【要約】【課題】テストプログラム開発工数が削減され、人為的ミスがなくなり、テストの品質向上が図れ、容易にテストプログラム作成ができる。【解決手段】被試験ミックスドシグナルＬＳＩのデジタル部テストプログラムと、アナログコアテストデータベースから取り込まれるアナログコア情報ファイルに基づいて取り込まれるアナログコアテストプログラム雛型ファイル及びアナログコアテストパタン雛型ファイルと、によって被試験ミックスドシグナルＬＳＩのテストプログラム及びアナログ部テストパタンを自動生成するシステム及びそのシステムをプログラムとして記録した記録媒体。【選択図】図２
2004212264.tif 000002
【特許請求の範囲】
【請求項１】
デジタル回路とアナログ回路を混載するミックスドシグナルＬＳＩのテストプログラム・テストパタン自動生成システムであって、
ミックスドシグナルＬＳＩに搭載されるアナログコアに関する情報を集積したアナログコア情報ファイルと、前記アナログコアのテストプログラム雛型ファイルを集積したアナログコアテストプログラム群と、前記アナログコアのテストパタン雛型ファイルを集積したアナログコアテストパタン群とが格納されたアナログコアテストデータベースと、
被試験ミックスドシグナルＬＳＩが搭載するデジタル回路に応じて生成されたデジタル部テストプログラムと、被試験ミックスドシグナルＬＳＩの回路接続情報ファイルと、前記アナログコアテストデータベースから前記回路接続情報ファイルに応じて選択されるアナログコア情報ファイルに基づいて、アナログコアテストプログラム群及びアナログコアテストパタン群からそれぞれ取り込まれるアナログコアテストプログラム雛型ファイル及びアナログコアテストパタン雛型ファイルと、によって被試験ミックスドシグナルＬＳＩのテストプログラム及びアナログコアテストパタンを生成するミックスドシグナルＬＳＩのテストプログラム・テストパタン生成手段とを有することを特徴とするミックスドシグナルＬＳＩのテストプログラム・テストパタン自動生成システム。
【請求項２】
前記ミックスドシグナルＬＳＩのテストプログラム・テストパタン生成手段が、
被試験ミックスドシグナルＬＳＩの回路接続情報ファイルと、前記デジタル部テストプログラムと、前記被試験ミックスドシグナルＬＳＩの回路接続情報ファイルに応じて前記アナログコアテストデータベースのアナログコア情報ファイルから取り込まれる前記アナログコアの端子情報及び駆動電圧情報とに基づいて、被試験ミックスドシグナルＬＳＩのアナログコアテストに必要なテストピングループが記述されたアナログコアピン設定情報ファイルを生成するアナログコアテスト用ピングループ生成手段と、
生成されたアナログコアピン設定情報ファイルと、被試験ミックスドシグナルＬＳＩに応じて前記アナログコアテストデータベースのアナログコアテストプログラム群から取り込まれる、アナログコアテスト条件設定部、アナログコアテスト規格設定部、リレー制御命令部、及びアナログテスト項目を含むアナログコアテストプログラム雛型ファイルとを結合処理してアナログ部テストプログラムを生成するアナログ部テストプログラム生成手段と、
生成されたアナログ部テストプログラムと、前記デジタル部テストプログラムとを結合して被試験ミックスドシグナルＬＳＩのテストプログラムを生成するテストプログラム結合処理手段と、
生成された被試験ミックスドシグナルＬＳＩのテストプログラムと、被試験ミックスドシグナルＬＳＩに応じて前記アナログコアテストデータベースのアナログコアテストパタン群から取り込まれるアナログコアのテストパタン雛型ファイルとに基づいて、被試験ミックスドシグナルＬＳＩのアナログ部テストパタンを生成するアナログ部テストパタン生成処理手段と、
を含むことを特徴とする請求項１に記載のミックスドシグナルＬＳＩのテストプログラム・テストパタン自動生成システム。
【請求項３】
前記テストプログラム結合処理手段が、アナログ部テストプログラムを細分化し、細分化されたアナログ部テストプログラムをデジタル部テストプログラムの所定の場所に挿入する処理手段であることを特徴とする請求項２に記載のミックスドシグナルＬＳＩのテストプログラム・テストパタン自動生成システム。
【請求項４】
前記アナログ部テストパタン生成処理手段が、前記アナログコアテストデータベースのアナログコアテストパタン群から、前記被試験ミックスドシグナルＬＳＩが有するアナログコアのそれぞれに応じてテストパタン雛型ファイルを取り込み、各アナログコアの端子に対応したアドレスを被試験ミックスドシグナルＬＳＩの入出力端子に振り分け、アナログ部テストパタンを生成する手段であることを特徴とする請求項２又は請求項３に記載のミックスドシグナルＬＳＩのテストプログラム・テストパタン自動生成システム。
【請求項５】
前記アナログコアのテストパタン雛型ファイルが、被試験ミックスドシグナルＬＳＩのアナログコアの端子情報、アナログテスト命令挿入情報、アドレス部とから構成されるものである請求項２ないし請求項４のいずれか１項に記載のミックスドシグナルＬＳＩのテストプログラム・テストパタン自動生成システム。
【請求項６】
デジタル回路とアナログ回路を混載するミックスドシグナルＬＳＩのテストプログラム・テストパタン自動生成システムであって、
ミックスドシグナルＬＳＩに搭載されるアナログコアに関する情報を集積したアナログコア情報ファイルと、前記アナログコアのテストプログラム雛型ファイルを集積したアナログコアテストプログラム群と、前記アナログコアのテストパタン雛型ファイルを集積したアナログコアテストパタン群とが格納されたアナログコアテストデータベースと、
被試験ミックスドシグナルＬＳＩが搭載するデジタル回路に応じて生成されたデジタル部テストプログラムと、被試験ミックスドシグナルＬＳＩの回路接続情報ファイルと、前記アナログコアテストデータベースから前記回路接続情報ファイルに応じて選択されるアナログコア情報ファイルに基づいて、アナログコアテストプログラム群及びアナログコアテストパタン群からそれぞれ取り込まれるアナログコアテストプログラム雛型ファイル及びアナログコアテストパタン雛型ファイルと、によって被試験ミックスドシグナルＬＳＩのテストプログラム及びアナログコアテストパタンを生成するミックスドシグナルＬＳＩのテストプログラム・テストパタン生成手段とを有することを特徴とするミックスドシグナルＬＳＩのテストプログラム・テストパタン自動生成システムをコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ミックスドシグナルＬＳＩのテストプログラム・テストパタン自動生成システムに関する。
【０００２】
【従来の技術】
近年、高集積化、高機能化の要請に応えるシステムオンチップ化の進行に伴って、１つのＬＳＩ内にデジタル回路とアナログ回路とが並存する多種多様なミックスドシグナルＬＳＩが製造されている。これらのミックスドシグナルＬＳＩのテストにおいては、デジタル回路部分と、アナログ回路部分とをテストできるテストプログラム・テストパタンが用いられる（特許文献１参照）。
【０００３】
ところで、現行のＬＳＩのテストプログラム・テストパタン生成において、デジタル回路部分のテストプログラムの生成は、そのデジタル回路の論理設計時のシミュレーション結果のデータを用いて自動化が実現されている。例えば、シミュレーション結果ファイル等を含む情報に基づいて、デジタルテストプログラムとデジタルテストパタンを生成して出力するシステムによって自動生成が実現されている。
【０００４】
【特許文献１】
特開２００２−２４３８０８号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、アナログコアのテストプログラム及びテストパタンの生成については、論理シミュレーションでアナログ信号を扱うことができないため、アナログコア特有のテスト、例えば、Ａ／Ｄコンバータであればアナログ信号を印加しテストを行うリニアリティテストプログラムなどを自動生成することが困難であった。
【０００６】
そのため、ミックスドシグナルＬＳＩのテストプログラムを作成する場合、デジタル回路部のテストプログラム及びテストパタンは自動生成されるのに対し、アナログコア部のテストプログラム及びテストパタンについては未だに手作業により作成が行われているのが現状である。例えば、図１０に示すように、まず、デジタルテストプログラム・テストパタン自動生成システム１０１によってデジタル部テストプログラム１０２を生成するとともに、生成されたデジタル部テストプログラム１０２と、デジタル部テストプログラム生成時に用いられた回路接続情報ファイル１０３と、アナログコアテスト項目情報１０４、アナログコアテストパタン情報１０５、及び被試験ミックスドシグナルＬＳＩが有するアナログコアの特性動作説明が記載されたアナログコアデータシート１０６から成る情報１０７とに基づいて、パソコン上でテキストエディタ等を使用してテストプログラム・テストパタンの作成１０８を行っていた。
【０００７】
また、こうした手作業によるアナログコア部のテストプログラム・テストパタンの作成１０８により作成されたアナログ部テストプログラム１０９及びアナログ部テストパタン１１０は、デジタル部テストプログラム及びデジタル部テストパタンと結合する前に、アナログ部単体でのテスターデバック１１１を行い、コンパイルエラー、走行時エラー等の有無の確認を行った後、デジタル部テストプログラムと、アナログ部テストプログラムとの結合作業１１２が行われる。
【０００８】
以上の工程を経て、ミックスドシグナルＬＳＩテストプログラム１１４、アナログ部テストパタン１１５のファイルを得る。デジタル部テストパタン１１３についてはそのままデジタル部のテストに用いる。
【０００９】
さらに、アナログコア搭載ＬＳＩの場合、テストボードにアナログテスト用のリレ―回路を付加する場合もあり、テストボ―ドに付加したリレ―回路を制御する情報は、論理シミュレーション結果では得られないため、リレー制御命令を手動で作成する必要があり、テストプログラム生成の自動化の妨げになっていた。
【００１０】
そのため、ミックスドシグナルＬＳＩのテストプログラム・テストパタン生成においては、未だにアナログ回路部分については、手作業による作成が行われており、手作業に起因して、開発工数の増大、作成ミス、さらにデバッグに時間を要する、等の各種の問題があった。
【００１１】
そこで本発明の目的は、ミックスドシグナルＬＳＩのテストプログラム及びテストパタンの自動生成が可能であり、テストプログラム開発工数が削減され、手作業による人為的ミスがなくなり、テストの品質向上が図れ、アナログテストの知識、経験が無くても容易にテストプログラム生成が実現できるミックスドシグナルＬＳＩのテストプログラム・テストパタン自動生成システムを提供することにある。
【００１２】
【課題を解決するための手段】
上記の課題を解決するために、請求項１に係る発明は、デジタル回路とアナログ回路を混載するミックスドシグナルＬＳＩのテストプログラム・テストパタン自動生成システムであって、ミックスドシグナルＬＳＩに搭載されるアナログコアに関する情報を集積したアナログコア情報ファイルと、前記アナログコアのテストプログラム雛型ファイルを集積したアナログコアテストプログラム群と、前記アナログコアのテストパタン雛型ファイルを集積したアナログコアテストパタン群とが格納されたアナログコアテストデータベースと、被試験ミックスドシグナルＬＳＩが搭載するデジタル回路に応じて生成されたデジタル部テストプログラムと、被試験ミックスドシグナルＬＳＩの回路接続情報ファイルと、前記アナログコアテストデータベースから前記回路接続情報ファイルに応じて選択されるアナログコア情報ファイルに基づいて、アナログコアテストプログラム群及びアナログコアテストパタン群からそれぞれ取り込まれるアナログコアテストプログラム雛型ファイル及びアナログコアテストパタン雛型ファイルと、によって被試験ミックスドシグナルＬＳＩのテストプログラム及びアナログコアテストパタンを生成するミックスドシグナルＬＳＩのテストプログラム・テストパタン生成手段とを有することを特徴とするミックスドシグナルＬＳＩのテストプログラム・テストパタン自動生成システムを構成とする。
【００１３】
請求項２に係る発明は、請求項１に記載のミックスドシグナルＬＳＩのテストプログラム・テストパタン自動生成システムにおいて、前記ミックスドシグナルＬＳＩのテストプログラム・テストパタン生成手段が、被試験ミックスドシグナルＬＳＩの回路接続情報ファイルと、前記デジタル部テストプログラムと、前記被試験ミックスドシグナルＬＳＩの回路接続情報ファイルに応じて前記アナログコアテストデータベースのアナログコア情報ファイルから取り込まれる前記アナログコアの端子情報及び駆動電圧情報とに基づいて、被試験ミックスドシグナルＬＳＩのアナログコアテストに必要なテストピングループが記述されたアナログコアピン設定情報ファイルを生成するアナログコアテスト用ピングループ生成手段と、生成されたアナログコアピン設定情報ファイルと、被試験ミックスドシグナルＬＳＩに応じて前記アナログコアテストデータベースのアナログコアテストプログラム群から取り込まれる、アナログコアテスト条件設定部、アナログコアテスト規格設定部、リレー制御命令部、及びアナログテスト項目を含むアナログコアテストプログラム雛型ファイルとを結合処理してアナログ部テストプログラムを生成するアナログ部テストプログラム生成手段と、生成されたアナログ部テストプログラムと、前記デジタル部テストプログラムとを結合して被試験ミックスドシグナルＬＳＩのテストプログラムを生成するテストプログラム結合処理手段と、生成された被試験ミックスドシグナルＬＳＩのテストプログラムと、被試験ミックスドシグナルＬＳＩに応じて前記アナログコアテストデータベースのアナログコアテストパタン群から取り込まれるアナログコアのテストパタン雛型ファイルとに基づいて、被試験ミックスドシグナルＬＳＩのアナログ部テストパタンを生成するアナログ部テストパタン生成処理手段と、を含むことを特徴とする。
【００１４】
請求項３に係る発明は、請求項２に記載のミックスドシグナルＬＳＩのテストプログラム・テストパタン自動生成システムにおいて、前記テストプログラム結合処理手段が、アナログ部テストプログラムを細分化し、細分化されたアナログ部テストプログラムをデジタル部テストプログラムの所定の場所に挿入する処理手段であることを特徴とする。
【００１５】
また、請求項４に係る発明は、請求項２又は請求項３に記載のミックスドシグナルＬＳＩのテストプログラム・テストパタン自動生成システムにおいて、前記アナログ部テストパタン生成処理手段が、前記アナログコアテストデータベースのアナログコアテストパタン群から、前記被試験ミックスドシグナルＬＳＩが有するアナログコアのそれぞれに応じてテストパタン雛型ファイルを取り込み、各アナログコアの端子に対応したアドレスを被試験ミックスドシグナルＬＳＩの入出力端子に振り分け、アナログ部テストパタンを生成する手段であることを特徴とする。
【００１６】
請求項５に係る発明は、請求項２ないし請求項４のいずれか１項に記載のミックスドシグナルＬＳＩのテストプログラム・テストパタン自動生成システムにおいて、前記アナログコアのテストパタン雛型ファイルが、被試験ミックスドシグナルＬＳＩのアナログコアの端子情報、アナログテスト命令挿入情報、アドレス部とから構成されるものである。
【００１７】
請求項１ないし請求項５のいずれか１項に記載のシステムによって、従来のテストプログラム自動生成システムでは処理できないアナログ回路テスト部をデータベ−ス化しデジタル回路部分のテストプログラム自動生成と分離処理することによりミックスドシグナルＬＳＩの自動生成を実現することができる。
【００１８】
また、請求項６に係る発明は、デジタル回路とアナログ回路を混載するミックスドシグナルＬＳＩのテストプログラム・テストパタン自動生成システムであって、ミックスドシグナルＬＳＩに搭載されるアナログコアに関する情報を集積したアナログコア情報ファイルと、前記アナログコアのテストプログラム雛型ファイルを集積したアナログコアテストプログラム群と、前記アナログコアのテストパタン雛型ファイルを集積したアナログコアテストパタン群とが格納されたアナログコアテストデータベースと、被試験ミックスドシグナルＬＳＩが搭載するデジタル回路に応じて生成されたデジタル部テストプログラムと、被試験ミックスドシグナルＬＳＩの回路接続情報ファイルと、前記アナログコアテストデータベースから前記回路接続情報ファイルに応じて選択されるアナログコア情報ファイルに基づいて、アナログコアテストプログラム群及びアナログコアテストパタン群からそれぞれ取り込まれるアナログコアテストプログラム雛型ファイル及びアナログコアテストパタン雛型ファイルと、によって被試験ミックスドシグナルＬＳＩのテストプログラム及びアナログコアテストパタンを生成するミックスドシグナルＬＳＩのテストプログラム・テストパタン生成手段とを有することを特徴とするミックスドシグナルＬＳＩのテストプログラム・テストパタン自動生成システムをコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体を構成とする。
【００１９】
この記録媒体に記録したプログラムをコンピュータに読み取らせ、該プログラムを実行させることにより、ミックスドシグナルＬＳＩのテストプログラム及びテストパタンを自動的に生成することができる。本発明において、「記録媒体」とは、汎用コンピュータが読み取り可能な、情報格納手段（半導体メモリ、フレキシブルディスク、ハードディスク等）又は光読出手段（ＣＤ−ＲＯＭ、ＤＶＤ等）等の媒体を含む。さらに、本発明の記録媒体は、プログラム情報を搬送波として伝播させて供給するためのコンピュータネットワーク（ＬＡＮ、インターネット等のＷＡＮ、無線通信ネットワーク等）システムにおける通信媒体（光ファイバや無線回線等）に記録した形態も含む。
【００２０】
【発明の実施の形態】
以下、本発明のミックスドシグナルＬＳＩのテストプログラム・テストパタン自動生成システム（以下、「本発明のシステム」という）の実施の形態について図１ないし図９を参照して本発明について詳細に説明する。
【００２１】
図１は、本発明のシステムの実施フローを説明するフローチャート図、図２は、本発明のシステムの主要部分であるミックスドシグナルＬＳＩのテストプログラム・テストパタン生成手段の構成を説明するフローチャート図、図３は、アナログコアテストデータベースの構成を示す概念図、図４は、アナログコア情報ファイルの構成を示す図、図５は、アナログコアテストプログラム雛型ファイルの構成を示す図、図６は、アナログコアテストパタン雛型ファイルの構成を示す図、図７は、ミックスドシグナルＬＳＩのテスト時に使用するテストボードの回路を説明する図、図８は、被試験ミックスドシグナルＬＳＩのテストプログラムの構成を示す図、図９は、被試験ミックスドシグナルＬＳＩのデジタル部テストパタン及びアナログコアテストパタンの構成を示す図である。
【００２２】
図１に全体のフロー図を示す本発明の実施形態に係るシステムは、アナログコアテストデータベース１と、被試験ミックスドシグナルＬＳＩ（以下、「ＤＵＴ」と略す）のテストプログラム・テストパタンを生成する生成部２とを主要構成部分とする。
【００２３】
アナログコアテストデータベース１は、図３に示すように、ミックスドシグナルＬＳＩに搭載されるアナログコアに関する情報を集積したアナログコア情報ファイル３と、アナログコアのテストプログラム雛型ファイルを集積したアナログコアテストプログラム群４と、前記アナログコアのテストパタン雛型ファイルを集積したアナログコアテストパタン群５とが格納されたデータベースである。
【００２４】
アナログコア情報ファイル３に集積されているアナログコアに関する情報は、ミックスドシグナルＬＳＩに搭載される代表的なアナログコア、さらにユーザーから提供されるＤＵＴの搭載回路に関する情報に応じて蓄積されている各種のアナログコアに関する情報ファイルであり、図４に示すように、プロセス３１，３２……ごとに各アナログコアＡ，Ｂ，Ｃ……例えば、コンパレータ回路、アナログスイッチ回路、オペアンプ回路、Ａ／Ｄ（アナログ／デジタル）変換回路、Ｄ／Ａ（デジタル／アナログ）変換回路等に関する情報３１ａ，３１ｂ……、３２ａ，３２ｂ，……が集積されており、コアの情報としては各コアの端子情報、駆動電圧情報が記述されている。
【００２５】
アナログコアテストプログラム群４に集積されているアナログコアのテストプログラム雛型ファイルは、ミックスドシグナルＬＳＩに搭載される代表的なアナログコア、あるいはユーザーから提供されるＤＵＴが搭載するアナログコアに関する情報等に応じて蓄積されている各種のテストプログラムであり、例えば、図５に示すように、アナログコアテスト条件設定部４１、アナログコアテスト規格設定部４２、リレー制御命令部４３、及びアナログテスト項目４４を含むものである。
【００２６】
また、アナログコアテストパタン群５に集積されているアナログコアテストパタン雛型ファイルは、ミックスドシグナルＬＳＩに搭載される代表的なアナログコア、さらに、ユーザーから提供されるＤＵＴが搭載するアナログコアに応じて蓄積されている各種のテストパタン雛型ファイルである。このアナログコアテストパタン雛型ファイルは、図６に示すように、アナログコアの端子情報と、アナログテスト命令の記述をどのアドレスに挿入するかについての情報（アナログテスト命令挿入情報）が記述されているアナログ端子−テスト命令情報５１、及びＤＵＴに搭載されているアナログコアのテストパタンアドレス、例えば、リニアリティテスト時のパタンが記述されたアドレス部５２等を含むものである。
【００２７】
この実施形態のシステムにおいて、ミックスドシグナルＬＳＩのテストプログラム生成手段２は、図１に示すように、論理シミュレーション結果ファイル６、回路接続情報ファイル７及びその他の情報ファイル８に基づいて、デジタルテストプログラム・テストパタン自動生成システム９で予め生成されたＤＵＴのデジタル部テストプログラム１０と、被試験ミックスドシグナルＬＳＩの回路接続情報ファイル７と、その回路接続情報ファイルに応じて前記アナログコアテストデータベース１から選択されるアナログコア情報ファイル３に基づいて、アナログコアテストプログラム群４及びアナログコアテストパタン群５からそれぞれ取り込まれるアナログコア情報ファイル３、アナログコアテストプログラム雛型ファイル及びアナログコアテストパタン雛型ファイルと、によって被試験ミックスドシグナルＬＳＩのテストプログラム１１及びアナログ部テストパタン１２を生成するものである。
【００２８】
このミックスドシグナルＬＳＩのテストプログラム・テストパタン生成手段２は、図２に示すように、アナログコアテスト用ピングループ生成手段１３と、アナログ部テストプログラム生成手段１４と、テストプログラム結合処理手段１５と、アナログ部テストパタン生成処理手段１６とから構成される。
【００２９】
アナログコアテスト用ピングループ生成手段１３は、回路接続情報ファイル７と、前記予め生成されたデジタル部テストプログラム１０と、ＤＵＴの回路接続情報ファイル７に応じて前記アナログコアテストデータベース１のアナログコア情報ファイル３から取り込まれる、前記アナログコアの端子情報及び駆動電圧情報に基づいて、ＤＵＴのアナログコアテストに必要なテストピングループが記述されたアナログコアピン設定情報ファイル１７を生成するものである。
【００３０】
アナログ部テストプログラム生成手段１４は、アナログコアテスト用ピングループ生成手段１３で生成されたアナログコアピン設定情報ファイル１７と、ＤＵＴに応じて前記アナログコアテストデータベース１のアナログコアテストプログラム雛型ファイル群４からアナログコアテスト条件設定部４１、アナログコアテスト規格設定部４２、リレー制御命令部４３、及びアナログテスト項目４４を含むアナログコアテストプログラム雛型ファイルとを取り込む。そして、アナログコアピン設定情報ファイル１７とアナログコアテストプログラム雛型ファイルとを結合処理してアナログ部テストプログラム１８を生成する。
【００３１】
アナログコアピン設定情報ファイル１７とアナログコアテストプログラム雛型ファイルの結合処理は、アナログコアテストプログラム雛型ファイル内において、それぞれのＤＵＴごとに設定が異なる部分、例えば、ＤＵＴが搭載しているアナログコアの電源端子に割り当てるテスタ電源端子、又はＤＵＴごとに異なるテストパタン名などは、変数となっているが、この変数をＤＵＴに適応したテスタ電源端子、又はＤＵＴに対応したテストパタン名に書き換える処理である。
【００３２】
リレー制御命令部４３は、ＤＵＴのテスト時に使用するリレー回路の制御命令が記述されているものである。このリレー制御命令部４３は、例えば、図７に示す、アナログコアとしてアナログ−デジタル（ＡＤ）変換回路７１が搭載されているＤＵＴ７２のテスト時に使用するリレー回路を例に取ると、ＤＵＴ７２が装着されるテストボード７３と、そのテストボード７３に試験用デジタル信号を供給するデジタルテスターピン７４と、試験用アナログ信号を供給するアナログ波形発生回路７５と、そのデジタルテスターピン７４及びアナログ波形発生回路７５のいずれかに信号発生経路を切り替えるリレー回路７６と、ＡＤ変換回路７１から出力される信号を検出するコンパレータ回路７７とから構成されるテスト回路において、リレー回路７６のスイッチングに関する制御命令を含むものである。
【００３３】
この結合処理により生成されるアナログ部テストプログラム１８は、図８のＤＵＴテストプログラムの構成と同一であり、アナログコアのみのテストだけが可能である。
【００３４】
次に、アナログ部テストプログラム生成手段１４により生成されたアナログ部テストプログラム１８は、テストプログラム結合処理手段１５によりデジタル部テストプログラム１０と結合されてＤＵＴのテストプログラム１１が生成される。このテストプログラム結合処理手段１５は、アナログ部テストプログラム１８を細分化し、細分化されたアナログ部テストプログラム１８の各部を前記デジタル部テストプログラム１０の所定の場所に挿入する処理手段である。例えば、アナログ部テストプログラム１８のテスト条件設定部８３と、デジタル部テストプログラム１０のテスト条件設定部と結合させ、所定の場所に挿入する処理である。
【００３５】
このテストプログラム結合処理手段１５により生成されるＤＵＴのテストプログラム１１は、図８に示すように、ＤＵＴとテスタピンの対応情報８１と、各ＬＳＩ端子のバッファタイプによってグループ分けされたピングループ設定部８２と、テスト条件設定部８３と、テスト規格設定部８４と、リレー制御設定部８５、テスト項目１，２，３……が記述されたテスト項目部８６とから構成される。このテストプログラムに従って、各項目ごとにテストが実行され、そのとき、各項目ごとにアナログ部テストパタン又はデジタル部テストパタンが呼び出されＤＵＴのテストが実行される。
【００３６】
さらに、アナログ部テストパタン生成処理手段１６において、前記テストプログラム結合処理手段１５において生成されたＤＵＴのテストプログラム１１と、ＤＵＴに応じて前記アナログコアテストデータベース１のアナログコアテストパタン群５から取り込まれるアナログコアのテストパタン雛型ファイルとに基づいて、ＤＵＴのアナログ部テストパタン１２が生成される。
【００３７】
このアナログ部テストパタン生成処理手段は、前記アナログコアデータベース１のテストパタン雛型ファイル群５から、ＤＵＴが有するアナログコアのそれぞれに応じてアナログコアテストパタン雛型ファイルを取り込み、前記ＤＵＴのテストプログラム１１内のピングループ設定部８２におけるアナログテスト端子情報に基づいて、アナログコアの端子に対応したアドレスを対応するＤＵＴの端子位置に並べ替えることにより、アナログ部テストパタン１２を生成するものである。
【００３８】
以上の手順により生成されたＤＵＴのテストプログラム１１、アナログ部テストパタン１２、及び前記図１に示すように、論理シミュレーション結果ファイル６、回路接続情報ファイル７及びその他の情報ファイル８に基づいて、デジタル自動生成システム９で予め生成されたＤＵＴのデジタル部テストパタン１９によって、ＤＵＴのテストプログラム・テストパタンが構成される。
【００３９】
デジタル部テストパタン１９は、アドレスごとに入力Ｌｏｗなら０、入力Ｈｉｇｈなら１、出力期待値ＬｏｗならＬ、出力期待値ＨｉｇｈならＨ、期待値照合が不要な出力はＸが各アドレスに記述されて構成されている。このアドレスの記述は、それぞれＤＵＴのテストに用いられるテスタピンにそれぞれ対応している。例えば、図９（ａ）に示すように、９１はテスタピン１に対応するアドレスであり、９２はテスタピン２に対応するアドレスである。
【００４０】
また、アナログ部テストパタン１２は、図９（ｂ）に示すように、前記デジタル部テストパタン１９と同様に、アドレスごとに入力Ｌｏｗなら０、入力Ｈｉｇｈなら１、出力期待値ＬｏｗならＬ、出力期待値ＨｉｇｈならＨ、期待値照合が不要な出力はＸが各アドレスに記述されているとともに、アナログテスト、例えば、ＤＵＴがＡ／Ｄコンバータを搭載する場合であれば、リニアリティテストについてアナログ信号取り込み命令９３、及びデータ出力取り込み命令９４が記述されている。
これらのテストパタンはテストプログラム内の各項目ごとに用意される為複数存在する。
【００４１】
【発明の効果】
本発明のシステムによれば、ミックスドシグナルＬＳＩのテストプログラム・テストパタンの自動生成が可能であり、テストプログラム生成工数が削減され、手作業による人為的な生成ミスがなくなり、デバッグを削減し、テストの品質向上が図れ、アナログテストの知識、経験が無くても容易にテストプログラム生成が実現できる。
【００４２】
また、本発明の記録媒体によれば、記録したプログラムをコンピュータに読み取らせ、該プログラムを実行させることにより、ミックスドシグナルＬＳＩのテストプログラム及びテストパタンを自動的に生成することができる。さらに、本発明の記録媒体は、コンピュータネットワーク（ＬＡＮ、インターネット等のＷＡＮ、無線通信ネットワーク等）システムによって、光ファイバや無線回線等の通信媒体を介して供給することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るミックスドシグナルＬＳＩ自動生成システムの実施フローを説明するフローチャートである。
【図２】本発明のシステムの主要部分であるミックスドシグナルＬＳＩの生成手段を説明するフローチャート図である。
【図３】アナログコアテストデータベースの構成を示す図である。
【図４】アナログコア情報ファイルの構成を示す図である。
【図５】アナログコアテストプログラム雛型ファイルの構成を示す図である。
【図６】アナログコアテストパタン雛型ファイルの構成を示す図である。
【図７】ミックスドシグナルＬＳＩのテスト時に使用するテストボードの回路を説明する図である。
【図８】被試験ミックスドシグナルＬＳＩのテストプログラムの構成を示す図である。
【図９】（ａ）は被試験ミックスドシグナルＬＳＩのデジタル部テストパタンの構成を示す図、（ｂ）は被試験ミックスドシグナルＬＳＩのアナログ部テストパタンの構成を示す図である。
【図１０】従来のミックスドシグナルＬＳＩの生成システムを説明するフローチャート図である。
【符号の説明】
１                アナログコアテストデータベース
２                生成部
３                アナログコア情報ファイル
３１，３２      プロセス
３１ａ，３１ｂ  コア情報
３２ａ，３２ｂ  コア情報
４                アナログコアテストプログラム雛型ファイル群
４１            アナログコアテスト条件設定部
４２            アナログコアテスト規格設定部
４３            リレー制御命令部
４４            アナログテスト項目
５                アナログコアテストパタン雛型ファイル群
５１            アナログ端子−テスト命令情報
５２            アドレス部
６                論理シミュレーション結果ファイル
７                回路接続情報ファイル
８                その他の情報ファイル
９                デジタルテストプログラム・テストパタン自動生成システム
１０              デジタル部テストプログラム
１１              ＤＵＴのテストプログラム
１２              アナログ部テストパタン
１３              アナログコアテスト用ピングループ生成手段
１４              アナログ部テストプログラム生成手段
１５              テストプログラム結合処理手段
１６              アナログ部テストパタン生成処理手段
１７              アナログコアピン設定情報ファイル
１８              アナログ部テストプログラム
１９              デジタル部テストパタン
７１              アナログ−デジタル（ＡＤ）変換回路
７２              ＤＵＴ
７３              テストボード
７４              デジタルテスターピン
７５              アナログ波形発生回路
７６              リレー回路
７７              コンパレータ回路
８１              ＤＵＴとテスタピンの対応情報
８２              ピングループ設定部
８３              テスト条件設定部
８４              テスト規格設定部
８５              リレー制御設定部
８６              テスト項目部
９１              テスタピン１に対応するアドレス
９２              テスタピン２に対応するアドレス
９３              アナログ信号取り込み命令
９４              データ出力取り込み命令
【図１】
2004212264.tif 000003
【図２】
2004212264.tif 000004
【図３】
2004212264.tif 000005
【図４】
2004212264.tif 000006
【図５】
2004212264.tif 000007
【図６】
2004212264.tif 000008
【図７】
2004212264.tif 000009
【図８】
2004212264.tif 000010
【図９】
2004212264.tif 000011
【図１０】
2004212264.tif 000012