(57)【要約】【課題】ノイズ除去及びＭＰＥＧエンコードを一括して実行可能なＭＰＥＧエンコーダ、半導体集積回路及びＭＰＥＧエンコード方法を提供する。【解決手段】入力画像Ａｎ及び参照画像Ｓｒｅｆに基づいて第１及び第２のノイズ成分Ｓ１、Ｓ２を生成し、入力画像Ａｎから第２のノイズ成分Ｓ２を減算することにより第１のノイズ除去画像ＮＲ１を生成するノイズ除去回路３０、第２のノイズ成分Ｓ２及び第１のノイズ除去画像ＮＲ１のいずれかに順に離散コサイン変換及び量子化を施し第１の変換画像ＳＣ１を生成する第１の変換回路５０、第１の変換画像ＳＣ１に順に逆量子化及び逆離散コサイン変換を施し第２の変換画像ＳＣ２を生成する第２の変換回路７０、第２の変換画像ＳＣ２にフレーム遅延処理を施し参照画像Ｓｒｅｆを生成する参照画像生成回路９０を備えるＭＰＥＧエンコーダ１００ａ。【選択図】      図１
2004282170.tif 000002
【特許請求の範囲】
【請求項１】
入力画像及び帰環信号となる参照画像に基づいて第１及び第２のノイズ成分を生成し、前記入力画像から前記第２のノイズ成分を減算することにより第１のノイズ除去画像を生成するノイズ除去回路と、
前記第１のノイズ成分及び前記第１のノイズ除去画像のいずれかに離散コサイン変換及び量子化を順に施し第１の変換画像を生成する第１の変換回路と、
前記第１の変換画像に逆量子化及び逆離散コサイン変換を順に施し第２の変換画像を生成する第２の変換回路と、
前記第２の変換画像にフレーム遅延処理を施し前記参照画像を生成し、前記ノイズ除去回路に帰環する参照画像生成回路
とを備えることを特徴とするＭＰＥＧエンコーダ。
【請求項２】
前記参照画像生成回路は、前記第２の変換画像に前記参照画像を加算して第２のノイズ除去画像を生成する加算器を備えることを特徴とする請求項１に記載のＭＰＥＧエンコーダ。
【請求項３】
前記参照画像生成回路は、
前記第２のノイズ除去画像に前記フレーム遅延処理を施すフレーム遅延回路と、
前記フレーム遅延処理が施された前記第２のノイズ除去画像を動き補償し、前記参照画像を生成する動き補償回路と、
前記参照画像を前記加算器に伝達するか否かを切り替えるスイッチ回路
とを備えることを特徴とする請求項２に記載のＭＰＥＧエンコーダ。
【請求項４】
前記入力画像がフレーム内符号化画像であるか否か判定し、前記第２の変換画像に前記参照画像を加算するか否かのピクチャ判定信号を供給するピクチャ判定回路を備えることを特徴とする請求項３に記載のＭＰＥＧエンコーダ。
【請求項５】
前記第１の変換画像を可変長符号化する可変長符号化器を更に備えることを特徴とする請求項１に記載のＭＰＥＧエンコーダ。
【請求項６】
前記ノイズ除去回路は、
前記入力画像から前記第１及び第２のノイズ成分を抽出するノイズ抽出回路と、
前記第１のノイズ除去画像を供給する第１の減算器と、
前記ピクチャ判定信号に基づき、前記第１のノイズ除去画像及び前記第１のノイズ成分のいずれかを前記第１の変換回路に伝達する選択回路
とを備えることを特徴とする請求項４に記載のＭＰＥＧエンコーダ。
【請求項７】
前記ノイズ抽出回路は、
前記入力画像から前記参照画像を減算し、非相関成分を算出する第２の減算器と、
前記非相関成分に第１の係数を乗算することにより前記第１のノイズ成分を算出する第１の係数乗算器と、
前記非相関成分に第２の係数を乗算することにより前記第２のノイズ成分を算出する第２の係数乗算器
とを備えることを特徴とする請求項６に記載のＭＰＥＧエンコーダ。
【請求項８】
ｋを０以上１未満の値として、前記第１の係数は（１−ｋ）に設定され、且つ、前記第２の係数はｋに設定されることを特徴とする請求項７に記載のＭＰＥＧエンコーダ。
【請求項９】
半導体チップと、
該半導体チップ上に集積化され、入力画像及び帰環信号となる参照画像に基づいて第１及び第２のノイズ成分を生成し、前記入力画像から前記第２のノイズ成分を減算することにより第１のノイズ除去画像を生成するノイズ除去回路と、
前記半導体チップ上に集積化され、前記第１のノイズ成分及び前記第１のノイズ除去画像のいずれかに離散コサイン変換及び量子化を順に施し第１の変換画像を生成する第１の変換回路と、
前記半導体チップ上に集積化され、前記第１の変換画像に逆量子化及び逆離散コサイン変換を順に施し第２の変換画像を生成する第２の変換回路と、
前記半導体チップ上に集積化され、前記第２の変換画像にフレーム遅延処理を施し前記参照画像を生成し、前記ノイズ除去回路に帰環する参照画像生成回路
とを備えることを特徴とする半導体集積回路。
【請求項１０】
入力画像及び帰環信号となる参照画像に基づいて第１及び第２のノイズ成分を生成し、前記入力画像から前記第２のノイズ成分を減算することにより第１のノイズ除去画像を生成し、
前記第１のノイズ成分及び前記第１のノイズ除去画像のいずれかに離散コサイン変換及び量子化を順に施し第１の変換画像を生成し、
前記第１の変換画像に逆量子化及び逆離散コサイン変換を順に施し第２の変換画像を生成し、
前記第２の変換画像にフレーム遅延処理を施し前記参照画像を生成する
ことを含むことを特徴とするＭＰＥＧエンコード方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、動画像処理技術に係り、特に、動画像を圧縮符号化するＭＰＥＧエンコーダ、このＭＰＥＧエンコーダを搭載した半導体集積回路及びＭＰＥＧエンコード方法に関する。
【０００２】
【従来の技術】
エムペグ（ＭＰＥＧ）デコードの際には、複数フレームからなる画面データに対して、フレーム間に補間フレームを内挿し、時間当たりの表示フレーム数を増大させる手法が用いられる。フレーム間の予測方法としては、順方向予測及び双方向予測がある。主に順方向予測に必要なフレームは、フレーム間順方向予測符号化画像である。主に双方向予測に必要なフレームは、双方向予測符号化画像である。尚、フレーム間順方向予測符号化画像と双方向予測符号化画像とを併せて「フレーム間符号化画像」という。更に、画面データの独立性を維持するためのフレームとして、フレーム内符号化画像が存在する。一方、ＭＰＥＧエンコードの際には、フレーム間の相関性を利用することにより原画像が圧縮符号化される（例えば、特許文献１参照。）。ＭＰＥＧエンコードの対象となる原画像のノイズを除去するためには、ノイズ除去回路を用いて先ずノイズを除去する必要がある（例えば、特許文献２参照）。ノイズ除去回路は、フレームを一時的に記憶するフレームメモリを備える。更に、ＭＰＥＧエンコードを実行するＭＰＥＧエンコーダにおいてもフレームメモリが必要となる。
【０００３】
【特許文献１】
特許第３１５９３０９号
【０００４】
【特許文献２】
特開平１１−２１５４０３号公報
【０００５】
【発明が解決しようとする課題】
上記ように、ノイズ除去とＭＰＥＧエンコードとは別個の処理であるため、ノイズ除去とＭＰＥＧエンコードのそれぞれにフレームメモリが必要である。この結果、フレームメモリの回路規模に起因してノイズ除去回路及びＭＰＥＧエンコーダ全体の回路規模が増大している。
【０００６】
上記問題点を鑑み、本発明は、ノイズ除去及びＭＰＥＧエンコードを一括して実行可能なＭＰＥＧエンコーダ、このＭＰＥＧエンコーダを搭載した半導体集積回路及びＭＰＥＧエンコード方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の特徴は、（イ）入力画像及び帰環信号となる参照画像に基づいて第１及び第２のノイズ成分を生成し、入力画像から第２のノイズ成分を減算することにより第１のノイズ除去画像を生成するノイズ除去回路；（ロ）第１のノイズ成分及び第１のノイズ除去画像のいずれかに離散コサイン変換及び量子化を順に施し第１の変換画像を生成する第１の変換回路；（ハ）第１の変換画像に逆量子化及び逆離散コサイン変換を順に施し第２の変換画像を生成する第２の変換回路；（ニ）第２の変換画像にフレーム遅延処理を施し参照画像を生成し、ノイズ除去回路に帰環する参照画像生成回路を備えるＭＰＥＧエンコーダであることを要旨とする。
【０００８】
本発明の第２の特徴は、（イ）半導体チップ；（ロ）半導体チップ上に集積化され、入力画像及び帰環信号となる参照画像に基づいて第１及び第２のノイズ成分を生成し、入力画像から第２のノイズ成分を減算することにより第１のノイズ除去画像を生成するノイズ除去回路；（ハ）半導体チップ上に集積化され、第１のノイズ成分及び第１のノイズ除去画像のいずれかに離散コサイン変換及び量子化を順に施し第１の変換画像を生成する第１の変換回路；（ニ）半導体チップ上に集積化され、第１の変換画像に逆量子化及び逆離散コサイン変換を順に施し第２の変換画像を生成する第２の変換回路；（ホ）半導体チップ上に集積化され、第２の変換画像にフレーム遅延処理を施し前記参照画像を生成し、ノイズ除去回路に帰環する参照画像生成回路を備える半導体集積回路であることを要旨とする。
【０００９】
本発明の第３の特徴は、（イ）入力画像及び帰環信号となる参照画像に基づいて第１及び第２のノイズ成分を生成し、入力画像から第２のノイズ成分を減算することにより第１のノイズ除去画像を生成し；（ロ）第１のノイズ成分及び第１のノイズ除去画像のいずれかに離散コサイン変換及び量子化を順に施し第１の変換画像を生成し；（ハ）第１の変換画像に逆量子化及び逆離散コサイン変換を順に施し第２の変換画像を生成し；（ニ）第２の変換画像にフレーム遅延処理を施し参照画像を生成することを含むＭＰＥＧエンコード方法であることを要旨とする。
【００１０】
【発明の実施の形態】
次に、図面を参照して、本発明の第１の実施の形態及び第２の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
【００１１】
（第１の実施の形態）
本発明の第１の実施の形態に係るＭＰＥＧエンコーダ１００ａは、図１に示すように、ノイズ除去回路３０を備える。ノイズ除去回路３０は、入力画像Ａｎ及び帰環信号となる参照画像Ｓｒｅｆに基づいて第１のノイズ成分Ｓ１及び第２のノイズ成分Ｓ２を生成し、更に入力画像Ａｎから第２のノイズ成分Ｓ２を減算することにより第１のノイズ除去画像ＮＲ１を生成する。ＭＰＥＧエンコーダ１００ａは、第１のノイズ成分Ｓ１及び第１のノイズ除去画像ＮＲ１のいずれかに離散コサイン変換及び量子化を順に施し第１の変換画像ＳＣ１を生成する第１の変換回路５０、第１の変換画像ＳＣ１に逆量子化及び逆離散コサイン変換を順に施し第２の変換画像ＳＣ２を生成する第２の変換回路７０、第２の変換画像ＳＣ２にフレーム遅延処理を施し参照画像Ｓｒｅｆを生成し、ノイズ除去回路３０に帰環する参照画像生成回路９０を備える。
【００１２】
更に、図１に示すＭＰＥＧエンコーダ１００ａは、入力画像Ａｎがフレーム内符号化画像であるか否か判定し、ノイズ除去回路３０及び参照画像生成回路９０にピクチャ判定信号ＳＰを供給するピクチャ判定回路４を備える。ピクチャ判定回路４は、図２に示すように、フレーム内符号化画像１９、フレーム間順方向予測符号化画像１８ａ〜１８ｊ、及び双方向予測符号化画像２０ａ〜２０ｄの周期性を利用して、入力画像Ａｎのピクチャタイプを判定する。フレームの周期性の例としては、例えば図２に示すように１画像群のフレーム数Ｎ＝１５、及びフレーム内符号化画像１９又は双方向予測符号化画像２０ａ〜２０ｄが現れる周期Ｓ＝３等が挙げられる。
【００１３】
更に、ノイズ除去回路３０は、図１に示すように、入力端子１及び参照画像生成回路９０に接続されたノイズ抽出回路３、入力端子１に一方の入力が接続され、ノイズ抽出回路３に他方の入力が接続された第１の減算器５、第１の減算器５に一方の入力が接続され、ノイズ抽出回路３に他方の入力が接続された選択回路６を備える。ノイズ抽出回路３は、入力画像Ａｎから第１のノイズ成分Ｓ１及び第２のノイズ成分Ｓ２を抽出する。第１の減算器５は、入力画像Ａｎから第２のノイズ成分Ｓ２を減算し、第１のノイズ除去画像ＮＲ１を生成する。選択回路６は、ピクチャ判定信号ＳＰに基づき、第１のノイズ除去画像ＮＲ１及び第１のノイズ成分Ｓ１のいずれかを選択信号ＳＳとして選択し、この選択信号ＳＳを第１の変換回路５０に伝達する。
【００１４】
図１に示す第１の変換回路５０は、選択回路６に接続された離散コサイン変換器７、離散コサイン変換器７に接続された量子化器８を備える。離散コサイン変換器７は、選択信号ＳＳを直交変換する。量子化器８は、直交変換された選択信号ＳＳを量子化し、第１の変換画像ＳＣ１として可変長符号化器１６及び第２の変換回路７０に供給する。可変長符号化器１６は、第１の変換画像ＳＣ１を可変長符号化する。可変長符号化された第１の変換画像ＳＣ１は、エンコード画像Ｓｏｕｔとして出力端子１７に供給される。
【００１５】
図１に示す第２の変換回路７０は、量子化器８に接続された逆量子化器９、逆量子化器９に接続された逆離散コサイン変換器１０を備える。逆量子化器９は、第１の変換画像ＳＣ１を逆量子化する。逆離散コサイン変換器１０は、逆量子化された第１の変換画像ＳＣ１を逆離散コサイン変換して選択信号ＳＳを複号する。復号された選択信号ＳＳは、第２の変換画像ＳＣ２として参照画像生成回路９０に供給される。
【００１６】
図１に示す参照画像生成回路９０は、逆離散コサイン変換器１０に一方の入力が接続された加算器１１、加算器１１の出力に接続されたフレーム遅延回路１２、フレーム遅延回路１２に接続された動き補償回路１３、動き補償回路１３の出力と加算器１１の他方の入力との間に接続されたスイッチ回路１４を備える。フレーム遅延回路１２は内部に１フレーム前のフレームを記憶するフレームメモリを備える。スイッチ回路１４は、入力画像Ａｎがフレーム内符号化画像である旨のピクチャ判定信号ＳＰが供給された場合にオフする。これに対してスイッチ回路１４は、入力画像Ａｎがフレーム間符号化画像である旨のピクチャ判定信号ＳＰが供給された場合にオンする。加算器１１は、スイッチ回路１４がオンの場合、第２の変換画像ＳＣ２に参照画像Ｓｒｅｆを加算して第２のノイズ除去画像ＮＲ２を算出する。フレーム遅延回路１２は、第２のノイズ除去画像ＮＲ２を１フレーム遅らせて参照画像Ｓｒｅｆとして動き補償回路１３に供給する。動き補償回路は、参照画像Ｓｒｅｆに動き補償処理を施す。
【００１７】
また、図１に示すノイズ抽出回路３は、入力端子１に一方の入力が接続され、動き補償回路１３に他方の入力が接続された第２の減算器２、第２の減算器２と選択回路６との間に接続された第１の係数乗算器３２、第２の減算器２と第１の減算器５との間に接続された第２の係数乗算器３３を備える。第２の減算器２は、入力画像Ａｎから参照画像Ｓｒｅｆを減算し、入力画像Ａｎと参照画像Ｓｒｅｆとの非相関成分ＳＲを第１の係数乗算器３２及び第２の係数乗算器３３に供給する。第１の係数乗算器３２には第１の係数（１−ｋ）が設定される（０≦ｋ＜１）。これに対して第２の係数乗算器３３には第２の係数ｋが設定される。第１の係数乗算器３２は、非相関成分ＳＲに第１の係数（１−ｋ）を乗算することにより第１のノイズ成分Ｓ１を算出する。第２の係数乗算器３３は、非相関成分ＳＲに第２の係数ｋを乗算することにより第２のノイズ成分Ｓ２を算出する。
【００１８】
図１に示す第１の係数乗算器３２は、例えば図２（ｂ）に示すような入出力特性を有する。図２（ｂ）においては、第１の係数（１−ｋ）を０．５とした場合、の入出力特性を示す。図２（ｂ）に示すような入出力特性を第１の係数乗算器３２に設定することにより、低入力レベル時及び高入力レベル時の出力レベルを低減させる。第１の係数乗算器３２は、低入力レベル時及び高入力レベル時の出力レベルを減少させて、効率的に第１のノイズ成分Ｓ１を抽出する。第２の係数乗算器３３についても第１の係数乗算器３２と同様の入出力特性を有する。
【００１９】
次に、図１を用いて、第１の実施の形態に係るＭＰＥＧエンコード方法について説明する。但し、図１に示す入力端子１を介して伝達される入力画像Ａｎがフレーム内符号化画像の場合とフレーム間符号化画像の場合とに分けて説明する。更に、入力画像Ａｎがフレーム間符号化画像の場合の説明において、入力画像Ａｎがフレーム内符号化画像の場合の説明と重複する部分については説明を省略する。
【００２０】
（ａ）入力画像Ａｎがフレーム間符号化画像の場合：
（イ）先ず、ピクチャ判定回路４により入力画像Ａｎがフレーム間符号化画像であると判定される。ピクチャ判定回路４により入力画像Ａｎがフレーム間符号化画像であると判定されると、スイッチ回路１４はオンする。第２の減算器２は、入力画像Ａｎから参照画像Ｓｒｅｆを減算し、入力画像Ａｎと参照画像Ｓｒｅｆとの非相関成分ＳＲを生成する。この結果、入力画像をＡｎ、参照画像をＸ（ｎ−１）とすると、非相関成分ＳＲは：
ＳＲ＝Ａｎ−Ｘ（ｎ−１）                          ・・・・・（１）
となる。
【００２１】
（ロ）次に、式（１）に示す非相関成分ＳＲは、第１の係数乗算器３２において乗算係数（１−ｋ）が乗算される。したがって、第１のノイズ成分Ｓ１は：
Ｓ１＝（１−ｋ）・｛Ａｎ−Ｘ（ｎ−１）｝                  ・・・・・（２）
となる。選択回路６は、ピクチャ判定信号ＳＰに基づき、式（２）に示す第１のノイズ成分Ｓ１を選択信号ＳＳとして離散コサイン変換器７に伝達する。
【００２２】
（ハ）次に、第１のノイズ成分Ｓ１は、離散コサイン変換器７及び量子化器８により離散コサイン変換及び量子化が順に施され、第１の変換画像ＳＣ１に変換される。第１の変換画像ＳＣ１は、逆量子化器９及び可変長符号化器１６に供給され、逆量子化器９及び逆離散コサイン変換器１０により逆量子化及び逆離散コサイン変換が順に施される。この結果、第１の変換画像ＳＣ１は、第２の変換画像ＳＣ２に変換される。尚、第２の変換信号ＳＣ２の伝達関数は、選択信号ＳＳの伝達関数と等しくなる。また、第１の変換画像ＳＣ１は、可変長符号化器１６により可変長符号化され、エンコード画像Ｓｏｕｔとして出力端子１７に供給される。
【００２３】
（ニ）次に、動き補償回路１３により動き補償された参照画像Ｓｒｅｆが加算器１１に伝達される。加算器１１は、第２の変換画像ＳＣ２と参照画像Ｓｒｅｆとを加算する。参照画像をＸ（ｎ−１）とすると、式（２）より第２のノイズ除去画像ＮＲ２は：
ＮＲ２＝（１−ｋ）・｛Ａｎ−Ｘ（ｎ−１）｝＋Ｘ（ｎ−１）
＝（１−ｋ）・Ａｎ＋ｋ・Ｘ（ｎ−１）                ・・・・・（３）
となる。第２のノイズ除去画像ＮＲ２は、フレーム遅延回路１２及び動き補償回路１３を介して第２の減算器に参照画像Ｓｒｅｆとして伝達される。
【００２４】
（ｂ）入力画像Ａｎがフレーム内符号化画像の場合：
（イ）先ず、ピクチャ判定回路４により入力画像Ａｎがフレーム内符号化画像であると判定される。ピクチャ判定回路４により入力画像Ａｎがフレーム内符号化画像であると判定されると、スイッチ回路１４はオフする。非相関成分ＳＲは第２の係数乗算器３３に供給される。第２の係数乗算器３３に設定される乗算係数をｋとすると、式（１）より第２のノイズ成分Ｓ２は：
Ｓ２＝ｋ・｛Ａｎ−Ｘ（ｎ−１）｝                    ・・・・・（４）
となる。
【００２５】
（ロ）次に、第１の減算器５は、入力画像Ａｎから第２のノイズ成分Ｓ２を減算する。したがって、第２のノイズ成分Ｓ２、入力画像Ａｎ、及び第２のノイズ除去画像ＮＲ１について：
ＮＲ１＝Ａｎ−ｋ・｛Ａｎ−Ｘ（ｎ−１）｝
＝（１−ｋ）・Ａｎ＋ｋ・Ｘ（ｎ−１）              ・・・・・（５）
が成り立つ。選択回路６は、ピクチャ判定信号ＳＰに基づき、第１のノイズ除去画像ＮＲ１を離散コサイン変換器７に伝達する。式（５）に示す第１のノイズ除去画像ＮＲ１は、第１の変換回路５０、第２の変換回路７０、及び参照画像生成回路９０を介して参照画像Ｓｒｅｆとして第２の減算器２に伝達される。
【００２６】
このように、第１の実施の形態に係るＭＰＥＧエンコーダ１００ａによれば、式（３）及び式（５）に示すように、いわゆる「フレーム巡回型ノイズ除去回路」の伝達関数式と同様な伝達関数を得ることが出来る。したがって、第１の実施の形態に係るＭＰＥＧエンコーダ１００ａは、ノイズ除去及びＭＰＥＧエンコードを一括して実行できる。また、フレーム遅延回路１２によりノイズ除去及びＭＰＥＧエンコードのそれぞれの処理に必要なフレーム遅延画像を記憶することが可能となる。よって、小さい回路規模でノイズ除去機能を有するＭＰＥＧエンコーダを提供出来る。更に、第１の実施の形態に係るＭＰＥＧエンコード方法によれば、ノイズ除去処理とＭＰＥＧエンコード処理とを一括して行えるので、短時間でノイズ除去及びＭＰＥＧエンコードを実行できる。
【００２７】
尚、図１に示したＭＰＥＧエンコーダ１００ａは、例えば図３に示すように、同一の半導体チップ９５上にモノリシックに集積化し、半導体集積回路９６を形成することが可能である。図３に示す例においては、半導体集積回路９６は、半導体チップ９５上にボンディングパッド９１、９２を備えている。ボンディングパッド９１は、入力画像Ａｎを第２の減算器２に伝達する為の内部端子である。ボンディングパッド９２は、可変長符号化器１６が供給するエンコード信号Ｓｏｕｔを外部に出力する為の内部端子である。
【００２８】
（第２の実施の形態）
本発明の第２の実施の形態に係るＭＰＥＧエンコーダ１００ｂとして、例えば図４に示すように、処理装置（ＣＰＵ）２２を用いて図１に示すＭＰＥＧエンコーダ１００ａと同様の機能を実現しても良い。図４に示すＭＰＥＧエンコーダ１００ｂは、データバス２６、データバス２６に接続された処理装置２２、入力端子１とデータバス２６との間に接続された画像入力装置２４、入力端子１とデータバス２６との間に接続された画像出力装置２１、データバス２６に接続されたメモリコントローラ２３、メモリコントローラ２３に接続されたフレームメモリ２５を備える。
【００２９】
図４に示す処理装置２２は、ノイズ除去手段２２ａ、第１の変換手段２２ｂ、第２の変換手段２２ｃ、参照画像生成手段２２ｄ、可変長符号化手段２２ｅ、及びピクチャ判定手段２２ｆを備える。更に、処理装置２２には、図示を省略するロム（ＲＯＭ）及びラム（ＲＡＭ）が接続される。ＲＯＭは処理装置２２において実行されるプログラムメモリ等として機能する。これに対してＲＡＭは、処理装置２２におけるプログラム実行処理中に利用されるデータ等の格納及び作業領域として利用されるデータメモリ等として機能する。
【００３０】
図４に示すフレームメモリ２５は、第１〜第ｎのフレームバッファ２５ａ〜２５ｎを備える（ｎ；２以上の整数）。処理装置２２は、データバス２６及びメモリコントローラ２３を介して必要に応じてフレームメモリ２５に書き込まれた画像信号に対して読み出し及び書き込みを行う。フレームバッファ２５ａ〜２５ｎの数を増やすことにより複数のフレーム遅延画像が得られる。
【００３１】
次に、図４及び図５を用いて、本発明の第２の実施の形態に係るＭＰＥＧエンコード方法について説明する。但し、第１の実施の形態に係るＭＰＥＧエンコード方法と重複する説明は省略する。
【００３２】
（イ）先ず、図４に示す入力端子１を介して入力画像Ａｎが画像入力装置２４に伝達される。入力画像Ａｎが画像入力装置２４に伝達されると、図５に示すステップＳ２０１のステップＳ１０１において、ピクチャ判定手段２２ｆは入力画像Ａｎがフレーム内符号化画像であるか否か判定する。入力画像Ａｎがフレーム内符号化画像であると判定された場合、ステップＳ１０４に進む。一方、入力画像Ａｎがフレーム内符号化画像でない、即ちフレーム間符号化画像であると判定された場合、ステップＳ１０２に進む。
【００３３】
（ロ）ステップＳ１０４においては、図４に示すメモリコントローラ２３は、フレームメモリ２５からフレーム遅延画像を読み出す。更に、図４に示すノイズ除去手段２２ａは、入力画像Ａｎからフレーム遅延画像を減算する。入力画像Ａｎからフレーム遅延画像を減算することにより非相関成分が生成される。ステップＳ１０５においては、ノイズ除去手段２２ａは、ステップＳ１０４で得られた非相関成分に第２の係数ｋを乗算する。ステップＳ１０６においては、入力画像Ａｎから第２の係数ｋが乗算された非相関成分が減算される。一方、ステップＳ１０２においては、メモリコントローラ２３は、フレームメモリ２５からフレーム遅延画像を読み出す。更に、ノイズ除去手段２２ａは、入力画像からフレーム遅延画像を減算し、非相関成分が算出される。ステップＳ１０３においては、ノイズ除去手段２２ａは、ステップＳ１０２で得られた非相関成分に第１の係数（１−ｋ）を乗算する。
【００３４】
（ハ）次に、ステップＳ２０２のステップＳ１０７において、図４に示す第１の変換手段２２ｂは、離散コサイン変換処理を実行する。ステップＳ１０８においては、第１の変換手段２２ｂは、ステップＳ１０７で得られた離散コサイン変換処理の結果に量子化処理を施す。ステップＳ１０７で量子化処理が実行されると、ステップＳ１０９及びステップ１１４に処理が進む。ステップＳ１１４においては可変長符号化処理が実行され、図４に示す画像出力装置２１はエンコード画像Ｓｏｕｔを出力端子１７に伝達する。一方、ステップＳ２０３のステップＳ１０９において、第２の変換手段２２ｃは、逆量子化処理を実行する。ステップＳ１１０において、第２の変換手段２２ｃは離散コサイン変換処理を実行する。ステップＳ１１０で離散コサイン変換処理が実行されると、ステップＳ２０４に処理が進む。
【００３５】
（ニ）次に、ステップＳ２０４のステップＳ１１１において、ピクチャ判定手段２２ｆは、入力画像Ａｎがフレーム内符号化画像であるか否か判定する。入力画像Ａｎがフレーム内符号化画像であると判定された場合ステップＳ１１３に進む。これに対して入力画像Ａｎがフレーム間符号化画像であると判定された場合ステップＳ１１２に進む。ステップＳ１１２においては、ステップＳ１１０で得られた逆離散コサイン変換処理の結果にフレームメモリ２５に記憶されているフレーム遅延画像が加算される。ステップＳ１１３においてフレームメモリ２５に画像が書き込まれると、ステップＳ１０１に処理が戻る。
【００３６】
このように、第２の実施の形態に係るＭＰＥＧエンコーダ１００ｂによれば、同一のフレームメモリ２５を用いてノイズ除去及びＭＰＥＧエンコードが実行される。したがって、小回路規模でノイズ除去及びＭＰＥＧエンコードを実行可能なＭＰＥＧエンコーダ１００ｂを構成できる。
【００３７】
（その他の実施の形態）
上記のように、本発明は第１の実施の形態及び第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００３８】
既に述べた第１の実施の形態の説明においては、フレーム遅延回路１２は１フレーム前のフレーム遅延画像を記憶する一例を説明した。しかし、フレーム遅延回路１２はｎフレーム前のフレーム遅延画像を記憶する構成でも良い（ｎ；２以上の整数）。また、１フレーム前のフレーム及びｎフレーム前のフレームの両方のフレーム遅延画像を記憶する構成でも良い。
【００３９】
更に、第１の実施の形態の説明においては、２系統の係数乗算器、即ち第１の係数乗算器３２及び第２の係数乗算器３３を用いる一例を説明した。しかし、係数乗算器は２系統に限らず１系統としても良い。１系統の係数乗算器を用いる場合、第１の係数（１−ｋ）及び第２の係数ｋを切り替え可能な構成であることが望ましい。
【００４０】
また、第２の実施の形態に係るＭＰＥＧエンコーダ１００ｂは、図４と同様に同一半導体基板上にモノリシックに集積化し、半導体集積回路を構成することが可能である。
【００４１】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
【００４２】
【発明の効果】
本発明によれば、ノイズ除去及びＭＰＥＧエンコードを一括して実行可能なＭＰＥＧエンコーダ、半導体集積回路及びＭＰＥＧエンコード方法を提供できる。
【図面の簡単な説明】
【図１】第１の実施の形態に係るＭＰＥＧエンコーダの構成を示すブロック図である。
【図２】図２（ａ）はＭＰＥＧ規格に基づくフレームの構成を示す模式図で、図２（ｂ）は、第１の実施の形態に係る第１の係数乗算器の入力レベル−出力レベルの関係を示す図である。
【図３】第１の実施の形態に係るＭＰＥＧエンコーダを同一半導体基板上に集積化した構成の模式図である。
【図４】第２の実施の形態に係るＭＰＥＧエンコーダの構成を示すブロック図である。
【図５】第２の実施の形態に係るＭＰＥＧエンコード方法を示すフローチャートである。
【符号の説明】
１…入力端子
２…第２の減算器
３…ノイズ抽出回路
４…ピクチャ判定回路
５…第１の減算器
６…選択回路
７…離散コサイン変換器
８…量子化器
９…逆量子化器
１０…逆離散コサイン変換器
１１…加算器
１２…フレーム遅延回路
１３…動き補償回路
１４…スイッチ回路
１６…可変長符号化器
１７…出力端子
２１…画像出力処理
２２…処理装置
２２ａ…ノイズ除去手段
２２ｂ…第１の変換手段
２２ｃ…第２の変換手段
２２ｄ…参照画像生成手段
２２ｅ…可変長符号化手段
２２ｆ…ピクチャ判定手段
２３…メモリコントローラ
２４…画像入力装置
２５…フレームメモリ
２５ａ〜２５ｎ…フレームバッファ
２６…データバス
３０…ノイズ除去回路
３２…第１の係数乗算器
３３…第２の係数乗算器
５０…第１の変換回路
７０…第２の変換回路
９０…参照画像生成回路
９１、９２…ボンディングパッド
９５…半導体チップ
９６…半導体集積回路
１００ａ、１００ｂ…ＭＰＥＧエンコーダ
【図１】
2004282170.tif 000003
【図２】
2004282170.tif 000004
【図３】
2004282170.tif 000005
【図４】
2004282170.tif 000006
【図５】
2004282170.tif 000007