(57)【要約】      （修正有）【課題】プリディストーション回路のような特別な回路を付加することなく主増幅器で発生する歪を効果的に打ち消すと共に、増幅器への供給電源のオン・オフが繰り返される場合にも、線形歪特性を劣化させない電力増幅器を提供する。【解決手段】第１の電源Ｖｄ３が供給される最終増幅段Ｍ３と、第２の電源Ｖｄ１が供給される前置増幅段Ｍ１の少なくとも２つの増幅段を備え、最終増幅段Ｍ３で発生する歪と前置増幅段Ｍ１で発生する歪とを相殺し、第１の電源及び第２の電源のオン・オフを繰り返して用いる電力増幅器であって、最終増幅段Ｍ３に対する第１の電源の応答特性が、前置増幅段Ｍ１に対する第２の電源の応答特性よりも速くなるように設定する。【選択図】        図７
2004282120.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源が供給される最終増幅段と、第２の電源が供給される前置増幅段の少なくとも２つの増幅段を備え、前記最終増幅段で発生する歪と前記前置増幅段で発生する歪とを相殺し、前記第１の電源及び前記第２の電源のオン・オフを繰り返して用いる電力増幅器であって、
前記最終増幅段に対する第１の電源の応答特性が、前記前置増幅段に対する第２の電源の応答特性よりも速くなるように設定されていることを特徴とする電力増幅器。
【請求項２】
第１の電流が供給されて動作する最終増幅段と、第２の電流が供給されて動作する前置増幅段の少なくとも２つの増幅段を備え、前記最終増幅段で発生する歪と前記前置増幅段で発生する歪とを相殺し、前記第１の電流及び前記第２の電流のオン・オフを繰り返して用いる電力増幅器であって、
前記最終増幅段への第１の電流の供給開始からその所定値までに至る時間が、前記前置増幅段への第２の電流の供給開始からその所定値に至る時間よりも速くなるように設定されていることを特徴とする電力増幅器。
【請求項３】
前記最終増幅段及び前記前置増幅段の増幅デバイスに電界効果トランジスタを用いたことを特徴とする請求項１又は２に記載の電力増幅器。
【請求項４】
前記最終増幅段の電界効果トランジスタ及び前記前置増幅段の電界効果トランジスタが、大きさのみが異なる同種構造の電界効果トランジスタであることを特徴とする請求項３の電力増幅器。
【請求項５】
前記最終増幅段の電界効果トランジスタは、ゲート−ソース間を短絡した時のドレイン電流の値に対し４０％〜６０％の範囲で前記第１の電流の所定値が設定され、前記前置増幅段の電界効果トランジスタは、ゲート−ソース間を短絡した時のドレイン電流値に対し、３〜１０％の範囲で前記第２の電流の所定値が設定されていることを特徴とする請求項２〜４のいずれか１項の電力増幅器。
【請求項６】
前記電界効果トランジスタは、パルスドープ電界効果トランジスタであることを特徴とする請求項３〜５のいずれか１項に記載の電力増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＰＨＳ、携帯電話の基地局等のマイクロ波帯の通信分野で用いられる電力増幅器に関するものである。
【０００２】
【従来の技術】
携帯電話、ＰＨＳ（Ｐｅｒｓｏｎａｌ  Ｈａｎｄｙ−ｐｈｏｎｅ  Ｓｙｓｔｅｍ）が普及しているが、例えば、ＰＨＳシステムでは、１．９ＧＨｚを中心に０．３ＭＨｚ（３００ｋＨｚ）のスパンでキャリア周波数が設定される。この設定キャリアに対して、ＰＨＳ特有の方式で１９２ｋＨｚの信号波で変調がかけられると、そのキャリアのスペクトル幅は１９２ｋＨｚに広がる（換言すると、キャリアに対し１９２ｋＨｚの変調がかけられて出力される）。
【０００３】
使用キャリアに対し、同時に使用される隣接キャリアとの峻別度が悪くなると、雑音、混信の増加につながり好ましくない。ＰＨＳシステムでは、キャリア周波数は３００ｋＨｚ間隔で設定されるが、ソフトウエア的に３００ｋＨｚ離間したキャリアは同時に使わない設定がなされるので、問題とされるのは次の隣接キャリアである０．６ＭＨｚ（６００ｋＨｚ）離間したところとなる。
【０００４】
ＰＨＳのようなデジタル変調方式を採用したシステムでは、送信側増幅器の線形性の評価パラメータとして、隣接チャネル漏洩電力比（Ａｄｊａｃｅｎｔ  Ｃｈａｎｎｅｌ  Ｌｅａｋａｇｅ  Ｐｏｗｅｒ  Ｒａｔｉｏ；ＡＣＬＲ）が採用されている。一般に、電波法設備規則にて、基本波に近いチャネルに対する漏洩電力が厳しく規定されており、ＰＨＳの場合も最隣接チャネルである０．６ＭＨｚ離調での規格が最も厳しく規定されている。上述したように変調信号を１９２ｋＨｚとすると、０．６ＭＨｚ隔てた隣接のキャリア領域に現れる歪成分は、５次あるいは７次の混変調歪成分で、主な雑音、混信の発生原因となる。
【０００５】
ＰＨＳ基地局に用いられる電力増幅器においては、０．６ＭＨｚ離間した位置での混変調歪によるＡＣＬＲは、最低−５５ｄＢｃが要求され、高度な応用に対しては−６９ｄＢｃ以下とすることが求められている。全入力範囲に亘って完全に線形性を示す増幅器であれば、混変調歪は発生しないが、実際の増幅器は何某かの非線形性を伴う。特にその出力が大きい電力増幅器は、必ず非線形性を示し歪が生じる。
【０００６】
このような電力増幅器で発生する非線形歪を回路的に抑制又は打消すプリディストーション法（例えば、特許文献１，２参照）が知られている。また、電力増幅器を複数段の増幅回路で構成し、各々の増幅回路に用いる半導体デバイスを異ならせて、デバイスが本来有している線形歪特性を相殺する方法（例えば、特許文献３参照）が知られている。
【０００７】
【特許文献１】
特開２００２−２９９９６６号公報
【特許文献２】
特開２００２−２２３１７１号公報
【特許文献３】
特開２００２−１７１１４５号公報
【０００８】
【発明が解決しようとする課題】
特許文献１，２で開示されているようなプリディストーション回路を設けることにより、主増幅器で発生する歪を効果的に打ち消すことが可能となる。しかしながら、このようなプリディストーション回路を設けることは、新たな回路素子、回路ブロックが多数必要となり、必然的に回路規模が大きくなってしまう。集積回路を用いたとしても、振幅、位相の調整が必要であるため、全ての回路素子をインプロセスで作製することはできない。集積回路外部に調整用の半固定抵抗、トリマーコンデンサ等を必要とし、回路が大型化或いは部品点数が増える等の問題があり、ＨＩＣ化するのが難しくなる。
【０００９】
一方、ＰＨＳの規格においてはＴＤＭＡ−ＴＤＤ（Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉ−ａｃｃｅｓｓ  −  Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｄｕｐｌｅｘｉｎｇ：時分割多重−時分割重畳）方式を用いている。詳述すると、基地局内に設けられた電力増幅器は、図５に示すように、６２５μ秒／フレームとし、４フレームを１単位として制御／通信を行っている。第１フレームは制御情報を送信し、第２〜第４フレームでそれぞれｆ１〜ｆ３のキャリアに対応した会話信号を送信している。以下、この４つのフレームを繰り返すことでＰＨＳ基地局とＰＨＳ携帯端末間の送受信、あるいはＰＨＳ基地局と電話局間の送受信を行うこととなる。
【００１０】
そして、このフレームの切り替えは、電力増幅器への入力信号の切り替えを行なうとともに、電力増幅器の電源のオン・オフも行なうことになる。すなわち、電力増幅器の電源は、２ｋＨｚ近くの周波数で常にオン・オフされていることになる。しかし、当然、オン時間は長くオフ時間は短い。
【００１１】
この電源のオン・オフに対応して、電力増幅器の歪特性も変化してしまうこととなる。すなわち、特許文献３に示されるような異種増幅デバイスの歪特性を相殺する方法においては、電源のオン・オフに対応する遷移期間に、それぞれの増幅デバイスの歪特性が相殺される状況が無くなってしまい、この遷移期間の間に歪が瞬間的に増加し信号の品質を劣化させてしまうこととなる。
【００１２】
本発明は、上述した実情に鑑みてなされたもので、プリディストーション回路のような特別な回路を付加することなく主増幅器で発生する歪を効果的に打ち消すと共に、増幅器への供給電源のオン・オフが繰り返される場合にも、線形歪特性を劣化させない電力増幅器の提供を課題とする。
【００１３】
【課題を解決するための手段】
本発明による電力増幅器は、第１の電源が供給される最終増幅段と、第２の電源が供給される前置増幅段の少なくとも２つの増幅段を備え、最終増幅段で発生する歪と前置増幅段で発生する歪とを相殺し、第１の電源及び第２の電源のオン・オフを繰り返して用いる電力増幅器であって、最終増幅段に対する第１の電源の応答特性が、前置増幅段に対する第２の電源の応答特性よりも速くなるように設定したものである。
【００１４】
また、本発明による他の電力増幅器は、第１の電流が供給されて動作する最終増幅段と、第２の電流が供給されて動作する前置増幅段の少なくとも２つの増幅段を備え、最終増幅段で発生する歪と前置増幅段で発生する歪とを相殺し、第１の電流及び第２の電流のオン・オフを繰り返して用いる電力増幅器であって、最終増幅段への第１の電流の供給開始からその所定値までに至る時間が、前置増幅段への第２の電流の供給開始からその所定値に至る時間よりも速くなるように設定したものである。
【００１５】
【発明の実施の形態】
本発明の概略を図により説明する。図１は本発明で使用する３段の増幅段を用いた電力増幅器の一例を説明する図、図２及び図３は図１を具体化した電力増幅器の全回路を示す図、図４は初段ＦＥＴのドレイン電流と０．６ＭＨｚ離れた帯域での最終出力段のＡＣＬＲを観測した図である。なお、図２と図３は紙面の関係で分離されているが、＊印で接続されているものである。
【００１６】
本発明は、複数の増幅デバイスを多段に配して構成される電力増幅器において、前段の増幅デバイスの動作点を、後段の増幅デバイスで発生する歪を打ち消すような動作点に設定する。具体的には、例えば、図１に示すように、初段ＦＥＴを（ＳＶ）、中段ＦＥＴを（ＳＸ）、最終段ＦＥＴを（ＳＮ）として３段の増幅デバイスを用いた電力増幅器の例で説明する。
【００１７】
電力増幅器を構成するそれぞれの各増幅段は、例えば、増幅デバイスに電界効果型トランジスタ（以下、ＦＥＴという）が用いられ、また、そのＦＥＴには、パルスドープＦＥＴを用いたソース接地の増幅回路が用いられる。パルスドープＦＥＴについては、例えば、特開平９−３６６７０号公報に開示されているような構造のものを用いることができる。この構造のパルスドープＦＥＴは、活性層（動作層）を非常に薄く（１〜３０ｎｍ）し、かつ高濃度にドープ（１〜３ｘ１０１８ｃｍ−３）して構成され、他の層（活性層上のキャップ層、活性下のバッファ層、あるいは基板）を全て活性層と同一の半導体材料（例ではＧａＡｓ）で作製したものである。
【００１８】
このＦＥＴは、活性層のドーピングプロファイルが薄く、かつ均一であるため、そのＩｄ−Ｖｇ特性（一定のドレイン電圧下、ゲート電圧を変化させた時にドレイン電流の変化）が広い範囲に渡って直線となる性質を有している。これは∂Ｉｄ／∂Ｖｇ特性が平坦であることを意味し、単体デバイスとして歪特性に優れたＦＥＴである。なお、ＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）或いはイオン注入で活性層を形成したＦＥＴでは、ドーピングプロファイルが平坦とならないため、∂Ｉｄ／∂Ｖｇは一定とはならず、小信号特性で歪を小さくできるものの、大信号では歪が大きくなってしまう。
【００１９】
図１の例においては、１段当たりの増幅度が１０ｄＢの増幅段を３段直列接続し、全利得３０ｄＢの増幅段を想定し、最終増幅段（３段目）は２つのＦＥＴ（構造、サイズが同一）を並列に接続したものとする。また、各ＦＥＴは、形状構造が同じ同種のもので、初段→最終段でサイズを大きくしたもの、例えば、ゲート幅を、それぞれ３ｍｍ、１０ｍｍ、２８ｍｍ×２と次第に大きくしたものを用いている。
【００２０】
ＦＥＴのゲートバイアス（Ｖｇｓ）を変えながら、縦軸にＦＥＴのＩｄｓ（ドレイン電流）をとり、横軸にＶｄｓ（ドレイン−ソース間電圧）をとると、Ｉｄｓ−Ｖｇｓの静特性が得られる。この静特性から一定のＶｄｓ下における、ゲートバイアスＶｇｓとドレイン電流Ｉｄｓの関係をプロットすると、図１（Ｂ）に示すようなＩｄｓ−Ｖｇｓ特性が得られる。このＩｄｓ−Ｖｇｓ特性は、広い範囲で直線性を示すほど歪特性に優れたＦＥＴであり、これは、∂Ｉｄｓ／∂Ｖｇｓ特性が平坦であることを意味する。
【００２１】
ゲートバイアスＶｇｓがＦＥＴ閾電圧Ｖｔｈに近い、いわゆるゲートバイアスが深い領域（ドレイン電流が小さい領域）においても、活性層は完全にピンチオフせず、わずかに電流が流れる。また、ゲートバイアスＶｇｓを大きくしていくと、ＦＥＴの寄生抵抗（ドレイン、ソース電極下領域の抵抗〔ｎ＋領域という〕や、ソース、ドレイン電極とｎ＋領域との接触抵抗等）等が作用して、活性層を流れる電流は頭打ちになってくる。
【００２２】
各増幅段の増幅デバイスをＦＥＴで構成し、ＦＥＴのゲート−ソース間を短絡したときの（すなわち、ＦＥＴのゲートバイアスをゼロバイアスＶｇｓ＝０に設定したとき）ドレイン端子に流れる電流を（Ｉｄｓ０）とする。本発明においては、例えば、増幅器を３段のＦＥＴで構成した場合、その初段ＦＥＴ（ＳＶ）の動作点を、ゼロバイアス時のドレイン電流（Ｉｄｓ０）の３％〜１０％の範囲に設定する。中段ＦＥＴ（ＳＸ）の動作点は、ゼロバイアス時のドレイン電流（Ｉｄｓ０）の１０％〜３０％の範囲に設定し、最終段ＦＥＴ（ＳＮ）の動作点は、ゼロバイアス時のドレイン電流（Ｉｄｓ０）の４０〜６０％としている。
【００２３】
初段ＦＥＴ（ＳＶ）の動作点は、ドレイン電流（Ｉｄｓ０）の３％〜１０％の範囲に設定すると、Ｉｄｓ−Ｖｇｓ特性の直線部分の下方に示すＸ位置となり、その動作点の近傍においては、∂Ｉｄｓ／∂Ｖｇｓが正（下に凸）となる。中段ＦＥＴ（ＳＸ）の動作点は、ドレイン電流（Ｉｄｓ０）の１０％〜３０％の範囲に設定（例えば、２０％）すると、Ｉｄｓ−Ｖｇｓ特性の直線部分のＹで示す位置となり、その動作点の近傍に、∂Ｉｄｓ／∂Ｖｇｓの偏曲点がある。最終段ＦＥＴ（ＳＮ）の動作点は、ドレイン電流（Ｉｄｓ０）の４０〜６０％と大きくするに従い、Ｉｄｓ−Ｖｇｓ特性の直線部分の上方Ｚで示す位置となり、∂Ｉｄｓ／∂Ｖｇｓが負（上に凸）となる。
【００２４】
すなわち、中段ＦＥＴ（ＳＸ）を挟んで、初段ＦＥＴ（ＳＶ）と最終段ＦＥＴ（ＳＮ）で発生する歪が反対方向であるため、最終段では歪が互いに相殺された状態で出力される。なお、全段を中段のドレイン電流（Ｉｄｓ０）の１０〜３０％に動作点をおくことにより、同様の効果が期待できるが、最終段での出力が得られなくなり実際的ではない。出力確保と歪低減の両立を図るためには、最終段で出力を確保し、初段で歪を相殺させるという使い方が好ましい。
【００２５】
次に、図２及び図３により、本発明に用いる電力増幅器の具体例を説明する。増幅デバイスにはＦＥＴが用いられ、初段ＦＥＴを（ＳＶ）、第２段ＦＥＴを（ＳＸ）、最終段ＦＥＴを（ＳＮ）で示し、３段に配した増幅器の構成を用いて説明する。図２において、入力信号はＲＦ−ＩＮで与えられる。Ｒ１〜Ｒ３からなるπ型回路、及びＬ１、Ｚ１のスタブ回路により入力インピーダンスの整合が行われた後、初段ＦＥＴ（ＳＶ）にて増幅が行われる。初段ＦＥＴ（ＳＶ）のゲートバイアスはＶｇ２端子から供給され、Ｒ８〜Ｒ１０のゲートバイアス回路により分圧されてゲートに印加される。ここで、Ｒ９を半固定にすることにより、初期状態でのバイアス電圧が調整され、並列接続された感温抵抗Ｒ６及びＲ７によりその温度特性が調整される。
【００２６】
本発明においては、上記のバイアス回路により初段ＦＥＴ（ＳＶ）の動作点を、ゲート−ソース間を短絡した状態（ゲートバイアスＶｇｓ＝０）において、すなわち、Ｉｄｓ０＝Ｇｍ・Ｖｔｈｎで表される値に対し、その３％〜１０％の範囲に設定する。図１で説明したように、動作点は、Ｉｄｓ−Ｖｇｓ特性の直線部分から外れた下方領域にあり、増幅に際しては線形特性を示す領域から外れることになる。すなわち、意識的に歪を発生させていることになり、この歪は、後段のＦＥＴ（ＳＸ）或いはＦＥＴ（ＳＮ）で発生する歪を補償することになる。
【００２７】
初段ＦＥＴ（ＳＶ）は、そのドレインとゲート間に、Ｃ４とＲ４からなる帰還回路が設けられていて、その時定数は約５．５ＧＨｚとなるように設定され、この周波数以上で負帰還が行われる。この周波数以下では、実質的にＣ４のインピーダンスが大きくなって負帰還は生じなくなる。この初段ＦＥＴ（ＳＶ）の利得は、ＰＨＳ帯域（１．９ＧＨｚ中心）では、約１０ｄＢになるように設定されている。
【００２８】
初段ＦＥＴ（ＳＶ）と中段ＦＥＴ（ＳＸ）との間には、段間インピーダンス整合回路Ｃ８〜Ｃ１０が設けられている。Ｃ８をトリマーコンデンサとすることにより、段間のインピーダンスを調整し、増幅器全体の周波数特性を調整することが可能となる。中段ＦＥＴ（ＳＸ）と最終段ＦＥＴ（ＳＮ）との間の段間インピーダンス整合回路Ｃ１７〜Ｃ１９においても、Ｃ１７をトリマーコンデンサとして段間のインピーダンスを調整可能としている。初段と中段の段間では信号経路に直接的にトリマーコンデンサＣ８を設け、中段と最終段の段間では信号経路と接地との間にトリマーコンデンサＣ１７を設け、両者を適宜調整することにより、２．０ＧＨｚのＰＨＳ基準帯域内で高域が持ち上がる特性にも、低域が持ち上がる特性にも調整できることとなる。
【００２９】
中段ＦＥＴ（ＳＸ）のゲートバイアスは、初段と同様に端子Ｖｇ２からＲ１１〜Ｒ１４の抵抗分割回路を経て供給される。Ｒ１４を半固定抵抗とすることにより、同一の端子Ｖｇ２からの供給を可能にしている。このゲートバイアス回路には、初段で使用された感温抵抗は接続されていない。また、中段ＦＥＴ（ＳＸ）の動作点は、大よそＩｄｓ０の１０％〜３０％の範囲に設定される。この動作点は、Ｉｄｓ−Ｖｇｓ特性の直線領域内に設定されるため、この中段ＦＥＴ（ＳＸ）で発生する歪は、意識的に動作点をずらせた初段ＦＥＴ（ＳＶ）に比較して格段に小さいものとなる。
【００３０】
この中段ＦＥＴ（ＳＸ）にも、そのドレイン−ゲート間にＣ１４とＲ１５からなる帰還回路が設けられていて、その時定数が約２５ＭＨｚに設定されている。このため、ＰＨＳ帯域内では一様に帰還作用が働き、その時の利得は１０ｄＢに設定されている。なお、利得はＦＥＴの外部付加回路のみならず、その動作点等により決定されるので、初段ＦＥＴ（ＳＶ）と動作点を異にしているために、帰還回路の時定数が異なっていても、ほぼ同じ利得を示すこととなる。
【００３１】
中段ＦＥＴ（ＳＸ）により増幅された信号は、中段と最終段の段間インピーダンス整合回路Ｃ１７〜Ｃ１９を経て、図３に示すように、スタブ回路Ｚ３、Ｚ４、Ｒ１６により二分され、最終段ＦＥＴの２つの（ＳＮ）に入力される。両ＳＮのゲートに接続されるＣ２２〜Ｃ２４，Ｃ２５〜Ｃ２７も段間のインピーダンス整合回路である。各ＦＥＴにつきコンデンサが３個ずつ接続されるが、これは意識的に設けたもので、コンデンサの種類を異ならせ、寄生素子（インダクタンス等）の影響を考慮したものである。
【００３２】
最終段ＦＥＴ（ＳＮ）のドレイン−ゲート間のそれぞれに、Ｒ１７，Ｃ２８及びＲ１８，Ｃ２９からなる帰還回路が設けられる。最終段ＦＥＴ（ＳＮ）からの出力は、出力インピーダンス整合回路Ｃ３６〜４８、Ｚ５〜Ｚ６により整合され、２つの（ＳＮ）からの出力をＲ２７，Ｚ７，Ｚ８で合算して出力される。
【００３３】
最終段ＦＥＴ（ＳＮ）のゲートバイアスは、Ｖｇ３端子より供給され、それぞれＲ１９〜Ｒ２５の分圧によりにバイアス点が決定される。最適バイアス点は、半固定抵抗Ｒ２５を調整することにより設定される。本発明では、最終段ＦＥＴ（ＳＮ）の動作点は、Ｉｄｓ０の４０％〜６０％の範囲に設定される。図２（Ｃ）に示すように、Ｉｄｓ−Ｖｇｓ特性の直線領域の上方側に設定され、初段ＦＥＴ（ＳＶ）の動作点と異なる動作点にバイアスされる。この結果、両者の歪が相殺されることとなる。
【００３４】
各段の動作電流（動作点中心ので電流値）を、各ＦＥＴのＩｄｓ０（ゲート−ソース間をゼロバイアスにした時に流れるドレイン電流の値）の４％（初段Ｉｄｓ０が０．５Ａ〜）、１０％（中段Ｉｄｓ０が４．０Ａ〜）、４０％（最終段Ｉｄｓ０が７．５Ａ〜）程度とする。すなわち，初段のＦＥＴの電流を絞り、最終段では電流を流すように動作点に設定している。この動作点の設定により、初段と最終段での歪が相殺されることとなる。
【００３５】
図４はその様子を示すもので、周波数帯域１．９ＧＨｚ、キャリアから０．６ＭＨｚ離れた周波数における最終出力段の残留パワー（図７参照）を、初段ＦＥＴ（ＳＶ）のドレイン電流を変化させて観測したものである。なお、最終段の出力Ｐｏｕｔを３９ｄＢｍ、中段ＦＥＴ（ＳＸ）のドレイン電流Ｉｄ２を４００ｍＡ、最終段ＦＥＴ（ＳＮ）のドレイン電流Ｉｄ３を３０００ｍＡとした。初段ＦＥＴ（ＳＶ）のドレイン電流を変化させるには、初段ＦＥＴ（ＳＶ）のゲートバイアスを変えることにより行なう。
【００３６】
この図４によれば、隣接チャネル漏洩電力（ＡＣＬＲ）は、最初は−６５ｄＢｃ以上あったものが、ドレイン電流を増加させるに従い急激に減少し、ドレイン電流８０ｍＡ以下の規定値で、−６９ｄＢｃ以下に保つことができる。特に、ドレイン電流２０ｍＡでは、この値が−７５ｄＢｃ近くにもなる。このドレイン電流の範囲１９ｍＡ〜８０ｍＡが、初段ＦＥＴ（ＳＶ）のＩｄｓ０の３％〜１０％に相当するものである。
【００３７】
以上のように、初段ＦＥＴ（ＳＶ）で発生する歪と最終段ＦＥＴ（ＳＮ）で発生する歪とを相殺させることにより、増幅器全体として０．６ＭＨｚ離間した周波数での隣接チャネル漏洩電力ＡＬＣＲを、規定値である−６９ｄＢｃ以下に保つことが可能となる。さらに、初段ＦＥＴ（ＳＶ）のドレイン電流を絞る（Ｉｄｓ０の小さい動作点で動作させる）ことにより、この初段で消費される電力分を最終段ＦＥＴ（ＳＮ）に充当できるため、増幅器全体の消費電力（電流）を増加させることなく、５次、７次の歪を低減することが可能となる。
【００３８】
ところで、ＰＨＳの基地局においては、図５に示すように「発明が解決しようとする課題」の項でも説明したように、６２５μｓを１フレームとし、４フレームをひと括りとしたＴＤＭＡ−ＴＤＤプロトコルが採用されている。第１フレームは制御用に、第２〜第４フレームをそれぞれｆ１〜ｆ３のキャリアに充当し、この３つのフレームで個々の会話を可能ならしめる。ｆ１〜ｆ３は１．９ＧＨｚ帯で３００ｋＨｚの間隔を有するキャリア信号である。また、ソフト的に同一基地局では、最隣接キャリア（３００ｋＨｚ離間）は使わないように制御されている。このＴＤＭＡ−ＴＤＤプロトコルによれば、同一基地局で同時の会話できる携帯端末は３端末に限定されることとなる（厳密に言うとある瞬間では一端末のみしか会話できない）。
【００３９】
そして、各フレームの切り替え時には、３段の各増幅段の電源をオン・オフすることとなる。詳述すると、各フレームの最初の１３μｓ及び終わりの１３μｓが遷移期間と定められており、この期間内に各増幅段の動作を安定化しなければならない。電源は、データ部分の５９９μｓの期間がオンとなり、２６μｓ（隣接フレームの１３μｓのＯｆｆ期間と合わせて）の期間がオフとなって、これが繰り返されることとなる。２６μｓのオフの期間に、キャリアの切り替え、各段の動作点の設定等を終了させなければならないことになる。
【００４０】
動作点は、各増幅段のゲートバイアス（Ｖｇｓ）、ドレインバイアス（Ｖｄｓ）が確定されて初めて設定される。それぞれのバイアスは、電源電圧から生成されるので、ＰＨＳプロトコルのように電源が常にオン・オフを繰り返す場合には、このオン・オフに追随してバイアスもオン・オフされることになる。
【００４１】
従って、オン→オフ、オフ→オンの遷移期間は、定常状態下で設定した各増幅段の動作点が、その設定値からズレてしまい、この遷移期間中の増幅段の歪が大きくなってしまうことを意味する。この遷移期間中にもキャリア信号は入力されているが、実際の会話等の情報信号は除外されているので、歪がその基地局に及ぼす影響は少ないものの、ＰＨＳでは所定範囲（数百ｍ〜数ｋｍ）をカバーする基地局を連続させることにより、広範な地域をカバーするものである。したがって、基地局への影響が少ないからといって、隣接基地局への影響も回避されるというものではなく、電源のオン・オフの遷移期間中であっても、出力中に含まれる歪量を低減させることが要求されている。
【００４２】
本発明においては、遷移期間中の歪を低減させるために、先ず出力段となる最終増幅段の動作点を定常状態に安定化させ、次いで入力段となる初段の前置増幅段の動作点を安定化するようにしている。最終増幅段を先ず安定化することにより、歪を最終増幅段単独に起因するものに制限し、次いで前置増幅段を安定化することにより、歪をこの値から漸次定常状態下で設定した規定値にまで抑えることが可能となる。しかし、最終増幅段以外の前段に配置される前置増幅段の動作点が先に確定し、次いで徐々に最終増幅段の動作点が確定していくとなると、この確定までの遷移期間中に、最終増幅段以外で発生する歪と最終増幅段で発生する歪とが重畳することになり、出力信号中の歪が大きくなってしまう。
【００４３】
したがって、本発明においては、少なくとも２つの増幅段で構成され、最終増幅段で発生する歪と前置増幅段で発生する歪とを互いに相殺するような電力増幅器が対象としている。そして、この電力増幅器の最終増幅段に供給される電源（第１の電源）と前置増幅段に供給される電源（第２の電源）をオン・オフの状態を繰り返しながら用いる場合に、最終増幅段に供給する第１の電源の応答特性（応答時間）に対し、前置増幅段に供給する第２の電源の応答特性（応答時間）を遅くしている。
【００４４】
また、図１において説明した電力増幅器において、最終増幅段に供給される動作電流（第１の電流）と前置増幅段に供給される動作電流（第２の電流）のオン・オフを繰り返しながら用いる場合も同様とする。この場合、最終増幅段に供給する第１の電流が所定値になるまでの時間が、前置増幅段に供給する第２の電流が所定値になるまでの時間より速くなるようにする。なお、最終増幅段に供給する第１の電流の所定値とは、ゲート−ソース間を短絡した時のドレイン電流の値に対し４０％〜６０％であり、前置増幅段に供給する第２の電流の所定値とは、ゲート−ソース間を短絡した時のドレイン電流の値に対し３％〜１０％であるものとする。
【００４５】
本発明の実施の具体例としては、図６に示すように、例えば、初段の増幅段Ｍ１、中段の増幅段Ｍ２、最終段の増幅段Ｍ３からなる３段の増幅段で構成する電力増幅器が想定される。各増幅段の動作状態は、図１〜図３で説明したのと同様で、増幅段Ｍ１は初段ＦＥＴ（ＳＸ）に、増幅段Ｍ２は中段ＦＥＴ（ＳＸ）に、最終段ＦＥＴ（ＳＮ）に対応しているものとする。なお、以下においては、増幅段Ｍ１と増幅段Ｍ２を前置増幅段、増幅段Ｍ３を最終増幅段と称する。
【００４６】
上述のような多段増幅段からなる電力増幅器において、最終増幅段Ｍ３を安定化させ、次いで前置増幅段Ｍ１，Ｍ２を安定化するのに、例えば、それぞれの増幅段におけるドレインバイアス電源（Ｖｄ１〜Ｖｄ３）のバイパスコンデンサ（Ｃｂ１〜Ｃｂ３）を調整することで実現することができる。なお、図２及び図３においては、ドレインバイアス電源は同じ符号のＶｄ１，Ｖｄ２，Ｖｄ３で示され、いずれも１２Ｖ程度に設定されている。
【００４７】
この時、各増幅段の等価抵抗をＲ、バイアス電源の等価抵抗をｒ、バイパスコンデンサ（Ｃｂ１〜Ｃｂ３）の容量をＣとすると、電源オフ→オンの過渡応答特性（応答時間）は、
Ｇ＝｛１−ｅｘｐ（−ｔ／Ｃ／Ｒ‖ｒ）｝・｛Ｒ／（ｒ＋Ｒ）｝・・・・・（１）
となる。
ここでＲ‖ｒは、Ｒとｒの並列抵抗を意味するが、大概の場合にはｒ≪Ｒであるので、上の式は
Ｇ〜｛１−ｅｘｐ（−ｔ／Ｃ／ｒ）｝・・・・・（２）
で表されることとなる。
【００４８】
例えば、最終増幅段Ｍ３のバイパスコンデンサ（図３ではＣ３４及びＣ３５が該当）を０．０１μＦ×２、前置増幅段Ｍ１のバイパスコンデンサＣｂ１（図２ではＣ７が該当）を７ｐＦとする。この場合、前置増幅段Ｍ１の内部抵抗Ｒ１が６００Ω程度（１２Ｖ／２０ｍＡと仮定）、最終増幅段Ｍ３の内部抵抗Ｒ３を４Ω程度（１２Ｖ／３Ａと仮定）とすると、それぞれの応答速度を比較した場合には、前置増幅段Ｍ１は瞬時に、最終増幅段Ｍ３が０．０２μｓの遅れをもって電源が供給され確定することになる。なお、中段の前置増幅段Ｍ２は、前置増幅段Ｍ１と最終増幅段Ｍ３との間（例えば、Ｃ＝１０ｐＦ、Ｒ２＝３０Ω程度）とされる。すなわち、前置増幅段Ｍ１の動作状態が応答確定した後に、最終増幅段Ｍ３に電源が供給され動作状態が応答確定する。
【００４９】
これを、例えば、前置増幅段Ｍ１のバイパスコンデンサＣｂ１を０．１μＦ、最終増幅段Ｍ３のバイパスコンデンサＣｂ３を１０００ｐＦ×２とすることにより、前置増幅段Ｍ１の応答時間を０．１μｓ、最終増幅段Ｍ３の応答時間を０．００１μｓ、すなわち、最終増幅段Ｍ３の応答時間を前置増幅段Ｍ１の１／１００にすることができる。これらの応答時間は、ＰＨＳプロトコルで要求されている１５μｓ以内に定常状態を確定させるという仕様も十分に満足させることができる。
【００５０】
また、上式で求められる応答時間とは、指数函数の性質を反映して定常状態の６７％が確定するまでの時間を意味する。定常状態の９９％が確定するまでには、実際は前記応答時間の約６倍の時間が必要である。６倍の時間を要したとしても、上述のＰＨＳにおけるＴＤＭＡ−ＴＤＤの仕様を満足するものである。
【００５１】
上記のことから、最終増幅段Ｍ３のバイパスコンデンサＣｂ３を小さくすることにより、最終出力段側の電源供給の応答時間を小さくする（速くすること）ことができる。また、前置増幅段Ｍ１のバイパスコンデンサＣｂ１を大きくすることで、入力段側の電源供給の応答時間を大きくする（遅くすること）ことができる。これにより、出力段となる最終増幅段Ｍ３の電源供給の応答時間を、前置増幅段Ｍ１，Ｍ２の電源供給の応答時間より速くなるように設定することができる。
【００５２】
この結果、最終増幅段Ｍ１の動作点が前置増幅段Ｍ１或いはＭ２より先に確定するため、出力中に含まれる歪は、最終増幅段Ｍ３単独で発生する歪量以上となることはない。最終増幅段Ｍ３の動作点が確定した後に、前置増幅段Ｍ１，Ｍ２の動作点が遅れて確定するため、出力に含まれる歪量は、相殺効果が徐々に機能し次第に減少するものとなる。
【００５３】
図７は本発明の他の具体例を説明する図である。図６及び上式（２）では、ドレインバイアス電源（Ｖｄ１〜Ｖｄ３）の等価抵抗ｒは、各段で共通であると仮定したが、これを各増幅段で異ならせることも可能である。すなわち、電流を多く消費する最終増幅段Ｍ３では、バイパスコンデンサＣｂ３の容量を小さくすると、そのバイパス特性が損なわれ、雑音に弱いものとなってしまうので、出来るだけ大きく設定したい。しかし、前置増幅段Ｍ１，Ｍ２との関係から電源の応答時間が遅くなって、前置増幅段Ｍ１，Ｍ２との応答速度との関係が崩れてしまう。
【００５４】
一方、前置増幅段Ｍ１においても必要以上に大きな容量のバイパスコンデンサＣｂ１を搭載することは、搭載スペースの関係上好ましいものではない。そこで、バイパスコンデンサを従来と同様にし、電源の等価抵抗ｒを各々の増幅段で異ならせる。そのために、各増幅段のバイパスコンデンサ（Ｃｂ１〜Ｃｂ３）と電源（Ｖｄ１〜Ｖｄ３）との間にインダクタンスを異ならせたコイル（Ｋ１〜Ｋ３）を挿入する。このコイル（Ｋ１〜Ｋ３）のインダクタンスをＬとし、バイパスコンデンサ（Ｃｂ１〜Ｃｂ３）の容量Ｃと、各増幅段の等価抵抗のＲが並列に接続された回路と、先のインダクタンスＬと電源の等価抵抗ｒとが直列に接続された回路の過渡応答特性は、
【００５５】
【数１】
2004282120.tif 000003
【００５６】
となる。
過渡応答の応答時間を規定するαと、応答の位相を規定するγ、ωの二つのパラメータで表される。また、Ｌ、ｒ、Ｃ、Ｒの値によっては、供給電源が安定せずＬとＣとの作用により自己発振する場合もある（前式のＩＩ）の場合）。図６の具体例と同様に、最終増幅段Ｍ３の応答時間を前置増幅段Ｍ１の応答時間の１／１００にするには、例えば、電源の安定化のためにはインダクタンスＬは、
Ｌ≧Ｃ・Ｒ２                        ・・・・・（６）
でなければならない（前式のＩ）、ＩＩ）の成立条件から）。また、最終増幅段Ｍ３の応答時をＥ（ｓｅｃ）とすると、
（ｒ／Ｌ＋１／ＣＲ）＜２／Ｅ                  ・・・・・（７）
の条件を満足しなければならない。
【００５７】
最終増幅段Ｍ３のバイパスコンデンサＣ３を、従来どおりの０．０１μＦ×２程度とし、電源の等価抵抗ｒを０．１Ω程度とすると、最終増幅段Ｍ３の応答時間Ｅは、０．００２μｓとなる。一方、前置増幅段Ｍ１の等価抵抗Ｒ１を、例えば、１２Ｖ／２０ｍＡ＝６００Ωとし、バイパスコンデンサＣ１を、例えば、１００ｐＦとすると、Ｌは（６）式から３６μＨ以上が安定化のための条件であり、かつ、この場合に、（７）の式も十分に満足することが理解される。
【００５８】
以上のように、最終増幅段Ｍ３を大容量バイパスコンデンサとし、応答時間調整用のコイルを挿入しない場合は、この応答時間は十分に短くなり、初段の応答をこれに合わせるためにコイルを挿入する場合には、コイルのインダクタンスＬは応答時間よりもむしろ電源の安定化に必要な値で制限されることとなる。上の例でも理解されるように、初段のバイパスコンデンサを１０ｐＦとすれば、安定化のために必要なインダクタンスの値は、３．６μＨとなり、小型のコイルを用いることが可能である。
【００５９】
【発明の効果】
上述したように、本発明によれば、特別な回路を付加することなく増幅デバイスで発生する歪を効果的に打ち消し、増幅器の動作状態がオン・オフにより繰り返される場合にも、線形歪特性を劣化させないようにすることができる。
【図面の簡単な説明】
【図１】本発明で使用される電力増幅器の一例を説明する図である。
【図２】図１に示す電力増幅器（前段、中段側）の具体例を示す図である。
【図３】図１に示す電力増幅器（最終段側）の具体例を示す図である。
【図４】図１に示す電力増幅器のＡＣＬＲと初段ＦＥＴの動作電流の関係を示す図である。
【図５】ＰＨＳの送受信プロトコルを説明する図である。
【図６】本発明の具体例を説明する図である。
【図７】本発明の他の具体例を説明する図である。
【符号の説明】
ＳＶ…初段ＦＥＴ、ＳＸ…中段ＦＥＴ、ＳＮ…最終段ＦＥＴ、Ｍ１，Ｍ２…前置増幅段、Ｍ３…最終増幅段。
【図１】
2004282120.tif 000004
【図２】
2004282120.tif 000005
【図３】
2004282120.tif 000006
【図４】
2004282120.tif 000007
【図５】
2004282120.tif 000008
【図６】
2004282120.tif 000009
【図７】
2004282120.tif 000010