(57)【要約】【課題】画素数が増加しても高画質の画面表示を安定して行う。【解決手段】開示されるプラズマ表示装置の主要部を構成するＰＤＰ１０は、前面基板１と背面基板２とが対向配置されて放電ガス空間３が形成され、前面基板１の背面基板２と対向する面にはそれぞれ透明電極５Ａ、６Ａとバス電極５Ｂ、６Ｂとから構成された走査電極５及び維持電極６が行方向Ｈに沿って互いに平行に配置される一方、背面基板２の前面基板１と対向する面には行方向Ｈと直交する列方向Ｖに沿ってデータ電極１３が配置された構成において、走査電極５及び維持電極６の透明電極５Ａ、６Ａはそれぞれバス電極５Ｂ、６Ｂから列方向Ｖに沿って突出しており、それぞれの透明電極５Ａ、６Ａの突出する方向が、行方向Ｈに沿って単位画素毎に交互に１８０°異なるように形成されている。【選択図】      図３
2004362987.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板と第２の基板とが対向配置されて放電ガス空間が形成され、前記第１の基板の前記第２の基板と対向する面にはそれぞれ透明電極とバス電極とから構成された走査電極及び維持電極が行方向に沿って互いに平行に配置される一方、前記第２の基板の前記第１の基板と対向する面には前記行方向と直交する列方向に沿ってデータ電極が配置されたプラズマディスプレイパネルを主要部として含むプラズマ表示装置であって、
前記走査電極及び前記維持電極の前記透明電極はそれぞれ前記バス電極から前記列方向に沿って突出しており、前記それぞれの透明電極の突出する方向が、前記行方向に沿って単位画素毎に交互に１８０°異なるように形成されていることを特徴とするプラズマ表示装置。
【請求項２】
第１の基板と第２の基板とが対向配置されて放電ガス空間が形成され、前記第１の基板の前記第２の基板と対向する面にはそれぞれ透明電極とバス電極とから構成された走査電極及び維持電極が行方向に沿って互いに平行に配置される一方、前記第２の基板の前記第１の基板と対向する面には前記行方向と直交する列方向に沿ってデータ電極が配置されたプラズマディスプレイパネルを主要部として含むプラズマ表示装置であって、
前記走査電極及び前記維持電極の前記透明電極はそれぞれ前記バス電極から前記列方向に沿って突出しており、前記それぞれの透明電極の突出する方向が、前記行方向に沿って２ｎ−１（ｎは自然数）番目の画素と２ｎ番目の画素で１８０°異なるように形成されていることを特徴とするプラズマ表示装置。
【請求項３】
前記それぞれの透明電極の突出する方向が、前記列方向における同一列の画素においてはすべての透明電極が同一の方向となるように形成されていることを特徴とする請求項１又は２記載のプラズマ表示装置。
【請求項４】
前記それぞれの透明電極の突出する方向が、前記列方向における同一列の画素においては前記走査電極と前記維持電極とでは異なる方向となるように形成されていることを特徴とする請求項１又は２記載のプラズマ表示装置。
【請求項５】
前記維持電極の前記バス電極が、非放電ギャップと少なくとも接する領域に形成されていることを特徴とする請求項４記載のプラズマ表示装置。
【請求項６】
請求項３又は４記載のプラズマディスプレイパネルを全白表示するための駆動方法であって、
第１のフィールド走査期間において、前記列方向に沿って隣接する行では、前記行方向に沿ってそれぞれ異なる列でかつ１列置きに配置されている列の前記画素のみの前記走査電極と前記維持電極との間で放電を発生させて、前記行方向及び前記列方向に沿ってマトリックス状に形成されている複数の画素を市松模様状に表示させる第１の駆動ステップと、
前記第１のフィールド走査期間に続く第２のフィールド走査期間において、前記列方向に沿って隣接する行では、前記第１のフィールド走査期間において放電された前記画素以外の画像のみの前記走査電極と前記維持電極との間で放電を発生させて、前記行方向及び前記列方向に沿ってマトリックス状に形成されている複数の画素を市松模様状に表示させる第２の駆動ステップと、
を有することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項７】
前記第１及び前記第２のフィールド走査期間が、リセット期間、アドレス期間及び維持期間から構成されていることを特徴とする請求項６記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記リセット期間、前記アドレス期間及び前記維持期間において、それぞれリセット放電、アドレス放電及び維持放電を発生させることを特徴とする請求項７記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、プラズマ表示装置及びプラズマディスプレイパネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ：以下、ＰＤＰとも称する）の駆動方法に係り、詳しくは、画面の行方向及び列方向に沿ってマトリックス状に形成されている複数の画素を２回に分けて駆動するように構成したプラズマ表示装置及びＰＤＰの駆動方法に関する。
【０００２】
【従来の技術】
一般に、ＰＤＰを主要部として含むプラズマ表示装置は、従来から広く用いられているＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）、あるいは液晶表示装置等のディスプレイ装置と比較して、ちらつきが少なく表示コントラスト比が大きいこと、薄型で大画面が可能であること、応答速度が速いこと等の多くの利点を有しているために、近年コンピュータのような情報処理機器、平面テレビジョン等のディスプレイ装置として利用されてる。
【０００３】
このプラズマ表示装置は、動作方式により、ＰＤＰにおける電極が誘電体で被覆されて間接的に交流放電の状態で動作させるＡＣ型のものと、同電極が放電空間に露出されて直流放電の状態で動作させるＤＣ型のものとに略大別されるが、特に前者は比較的簡単な構造で上述したような大画面化が容易に実現できるので広く用いられている。そのようなＰＤＰは、それぞれガラス等の透明材料から成る前面基板（第１の基板）及び背面基板（第２の基板）が対向するように配置されて、両基板間にプラズマを発生させる放電ガス空間が形成される基本的な構成を有している。
【０００４】
また、上述のＡＣ型プラズマ表示装置の中でも、ＰＤＰにおいて、放電セルを形成する一対の基板の内の一方の基板である前面基板の内面に、水平方向（行方向）に沿って互いに平行に走査電極と維持電極（サステイン電極又は共通電極）とから構成される一対の行電極である表示電極を配置すると共に、他方の基板である背面基板の内面に、上記行電極と直交するように垂直方向（列方向）に沿ってデータ電極（アドレス電極）から成る列電極を配置した３電極面放電型の構成のものは、前面基板において行われる面放電時に発生する高エネルギのイオンが背面基板の内面に形成されている蛍光体層を衝撃することがないので、長寿命化が図れるため最も広く採用されている。また、このような３電極面放電型のＡＣ型プラズマ表示装置において、ＰＤＰの背面基板の内面に赤色、緑色及び青色の各蛍光体層を配置するように構成して多色発光を可能にしたカラープラズマ表示装置が提供されている。
【０００５】
図１３は、従来の３電極面放電型のＡＣ型プラズマ表示装置の主要部を構成するＰＤＰの概略構成を示す斜視図、図１４は図１３のＥ−Ｅ矢視断面図、図１５は図１３のＦ−Ｆ矢視断面図、図１６は同ＰＤＰの駆動方法を概略的に示す図である。同ＰＤＰ１００は、図１３乃至図１５に示すように、前面基板１０１と、背面基板１０２とが対向するように配置されて、両基板１０１、１０２間に放電ガス空間１０３が形成される基本的な構成を有している。
【０００６】
ここで、前面基板１０１は、ガラス等の透明材料から成る第１の絶縁基板１０４と、第１の絶縁基板１０４の内面に行方向Ｈに沿って平行に配置され放電ギャップ１０７を介して対向するように形成されて一対の行電極を構成する、それぞれ透明電極１０５Ａ、１０６Ａ及びバス電極１０５Ｂ、１０６Ｂから構成された走査電極１０５及び維持電極１０６と、走査電極１０５及び維持電極１０６を被覆する誘電体層１０８と、誘電体層１０８を放電から保護する保護層１０９とを備えている。
【０００７】
一方、背面基板１０２は、ガラス等の透明材料から成る第２の絶縁基板１１１と、第２の絶縁基板１１１の内面に行方向Ｈと直交する列方向Ｖに沿って形成されて列電極を構成するデータ電極１１２と、データ電極１１２を被覆する誘電体層１１３と、上記放電ガス空間１０３を確保するとともに、個々の放電セルを区切るために列方向Ｖに沿って形成された隔壁１１４と、隔壁１１４の底面及び内壁面を覆う赤色蛍光体層１１５Ｒ、緑色蛍光体層１１５Ｇ及び青色蛍光体層１１５Ｂから成る蛍光体層１１５とを備えている。ここで、符号１１０は単位放電セル（以下、単にセルとも称する）を示し、列方向Ｖの各単位放電セル１１０間には単位放電セル１１０相互間の放電干渉を防止するための非放電ギャップ１１６が形成されている。上記走査電極１０５、維持電極１０６及びデータ電極１１２により前述の３電極を構成し、各蛍光体層１１５Ｒ、１１５Ｇ及び１１５Ｂを含む３つの単位放電セル１１０により画面の一画素が構成される。そして、複数の画素が行方向Ｈ及び列方向Ｖに沿ってマトリックス状に配置されることにより、ＰＤＰ１００が構成される。
【０００８】
上述の構成のＰＤＰを駆動するには、背面基板１０２のデータ電極１１２にデータパルスを印加するとともに、前面基板１０１の走査電極１０５に走査パルスを印加することにより表示（発光）すべき単位放電セル１１０を選択する書き込み放電を行い、続いて走査電極１０５と維持電極１０６との間で選択したセルの面放電による維持放電（サステイン放電又は表示放電）を行うような制御がなされる。さらに、ＰＤＰの十分な階調表示を行うために、駆動時の走査では、図１６に示すように、１フィールド走査期間ＴＦ内に８乃至１０個のサブフィールド走査期間ＴＳが設けられて、各サブフィールド走査期間ＴＳは、アドレス放電を安定させるためのリセット期間ＴＲと、アドレス放電を行うためのアドレス期間ＴＡと、維持放電を行うためのサステイン期間（維持期間）ＴＳとから構成される。
【０００９】
ところで、上述したような構成の従来のＰＤＰの表示画面で、特に高解像度を図るＸＧＡ（Ｅｘｔｅｎｄｅｄ  Ｖｉｄｅｏ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ）クラスになると画素数が増加するに伴って多くの走査電極が必要となる。この結果、必然的にアドレス期間ＴＡが長くなるため、その分サステイン期間ＴＳが短くなって高輝度を得るのが困難になるという不都合が生ずる。また、リセット期間ＴＲの放電による輝度で黒表示が明るく見えるという不都合も生ずる。したがって、高画質の画面表示が困難になる。
【００１０】
ここで、上述したように画素数の増加に伴って画素ピッチが縮小しても高精細化、すなわち高解像度を図るようにしたＰＤＰ駆動方法及びプラズマ表示装置が開示されている。（例えば、特許文献１参照）。同プラズマ表示装置のＰＤＰ１００Ａは、図１７に示すように、前面基板には表示行Ｌ１〜Ｌ８の各々に等ピッチで形成された例えば走査電極Ｘ１〜Ｘ５と対をなすように例えば維持電極Ｙ１〜Ｙ４が平行に形成され、一方、背面基板には走査電極Ｘ１〜Ｘ５及び維持電極Ｙ１〜Ｙ４と直交する方向にアドレス電極Ａ１〜Ａ６が形成され、さらにアドレス電極Ａ１〜Ａ６と平行に隔壁１７１〜１７７が形成されている。
このような構成により、図１８に示したようなそれまでのＰＤＰ１００Ｂの構成から、走査電極Ｘ１〜Ｘ５及び維持電極Ｙ１〜Ｙ４と平行する方向に形成されていた隔壁１９１〜１９６を除去することにより、画素ピッチの縮小を図っている。そして、隔壁１９１〜１９６を除去したことにより隣合う表示行間の影響で誤放電が生じないように、ＰＤＰを全白表示する駆動時には、面放電の電極間Ｌ１〜Ｌ８の奇数行と偶数行とで維持パルス電圧波形が互いに逆相となるようにインタレース走査を行うように構成されている。
【００１１】
【特許文献１】
特許第２８０１８９３号公報（第１０〜１３頁、図１〜８）
【００１２】
【発明が解決しようとする課題】
ところで、特許文献１記載の従来のＰＤＰ駆動方法及びプラズマ表示装置では、ＰＤＰを全白表示する駆動時には、いわゆるインタレース走査を行っているので、画面表示が不安定となって画面にちらつきが目立ち易くなるので、高画質の画面表示が困難になるという問題がある。
すなわち、特許文献１に記載されているＰＤＰの駆動方法及びプラズマ表示装置では、前述したように図１８に示した構成から隔壁１９１〜１９６を除去して図１７に示したような構成にすることにより、面放電時に隣合う表示間での誤放電を防止するために、電極間Ｌ１〜Ｌ８の奇数行と偶数行とで維持パルス電圧波形が互いに逆相となるようにインタレース走査を行うので、画面表示が不安定となって、画面にちらつきが目立ち易くなる。
【００１３】
この発明は、上述の事情に鑑みてなされたもので、画素数が増加しても高画質の画面表示を安定して行うことができるようにしたプラズマ表示装置及びプラズマディスプレイパネルの駆動方法を提供することを目的としている。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、第１の基板と第２の基板とが対向配置されて放電ガス空間が形成され、上記第１の基板の上記第２の基板と対向する面にはそれぞれ透明電極とバス電極とから構成された走査電極及び維持電極が行方向に沿って互いに平行に配置される一方、上記第２の基板の上記第１の基板と対向する面には上記行方向と直交する列方向に沿ってデータ電極が配置されたプラズマディスプレイパネルを主要部として含むプラズマ表示装置に係り、上記走査電極及び上記維持電極の上記透明電極はそれぞれ上記バス電極から上記列方向に沿って突出しており、上記それぞれの透明電極の突出する方向が、上記行方向に沿って単位画素毎に交互に１８０°異なるように形成されていることを特徴としている。
【００１５】
また、請求項２記載の発明は、第１の基板と第２の基板とが対向配置されて放電ガス空間が形成され、上記第１の基板の上記第２の基板と対向する面にはそれぞれ透明電極とバス電極とから構成された走査電極及び維持電極が行方向に沿って互いに平行に配置される一方、上記第２の基板の上記第１の基板と対向する面には上記行方向と直交する列方向に沿ってデータ電極が配置されたプラズマディスプレイパネルを主要部として含むプラズマ表示装置に係り、上記走査電極及び上記維持電極の上記透明電極はそれぞれ上記バス電極から上記列方向に沿って突出しており、上記それぞれの透明電極の突出する方向が、上記行方向に沿って２ｎ−１（ｎは自然数）番目の画素と２ｎ番目の画素で１８０°異なるように形成されていることを特徴としている。
【００１６】
また、請求項３記載の発明は、請求項１又は２記載のプラズマ表示装置に係り、上記それぞれの透明電極の突出する方向が、上記列方向における同一列の画素においてはすべての透明電極が同一の方向となるように形成されていることを特徴としている。
【００１７】
また、請求項４記載の発明は、請求項１又は２記載のプラズマ表示装置に係り、上記それぞれの透明電極の突出する方向が、上記列方向における同一列の画素においては上記走査電極と上記維持電極とでは異なる方向となるように形成されていることを特徴としている。
【００１８】
また、請求項５記載の発明は、請求項４記載のプラズマ表示装置に係り、上記維持電極の上記バス電極が、非放電ギャップと少なくとも接する領域に形成されていることを特徴としている。
【００１９】
また、請求項６記載の発明は、請求項３又は４記載のプラズマディスプレイパネルを全白表示するための駆動方法に係り、第１のフィールド走査期間において、上記列方向に沿って隣接する行では、上記行方向に沿ってそれぞれ異なる列でかつ１列置きに配置されている列の上記画素のみの上記走査電極と上記維持電極との間で放電を発生させて、上記行方向及び上記列方向に沿ってマトリックス状に形成されている複数の画素を市松模様状に表示させる第１の駆動ステップと、上記第１のフィールド走査期間に続く第２のフィールド走査期間において、上記列方向に沿って隣接する行では、上記第１のフィールド走査期間において放電された上記画素以外の画像のみの上記走査電極と上記維持電極との間で放電を発生させて、上記行方向及び上記列方向に沿ってマトリックス状に形成されている複数の画素を市松模様状に表示させる第２の駆動ステップとを有することを特徴としている。
【００２０】
また、請求項７記載の発明は、請求項６記載のプラズマディスプレイパネルの駆動方法に係り、上記第１及び上記第２のフィールド走査期間が、リセット期間、アドレス期間及び維持期間から構成されていることを特徴としている。
【００２１】
また、請求項８記載の発明は、請求項７記載のプラズマディスプレイパネルの駆動方法に係り、上記リセット期間、上記アドレス期間及び上記維持期間において、それぞれリセット放電、アドレス放電及び維持放電を発生させることを特徴としている。
【００２２】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は実施例を用いて具体的に行う。
◇第１実施例
図１は、この発明の第１実施例であるプラズマ表示装置の主要部を構成するＰＤＰの概略構成を示す斜視図、図２は同ＰＤＰの概略構成を示す平面図、図３は図２のａ部を拡大して詳細に示す平面図、図４は図３のＡ−Ａ矢視断面図、図５は図３のＢ−Ｂ矢視断面図、また、図６は同ＰＤＰを第１の表示動作で駆動するための電圧波形を示す図、図７は同ＰＤＰを第２の表示動作で駆動するための電圧波形を示す図である。
この例のプラズマ表示装置の主要部を構成するＰＤＰ１０は、図１〜図５に示すように、前面基板（第１の基板）１と、背面基板（第２の基板）２とが対向するように配置されて、両基板１、２間に放電ガス空間３が形成される基本的な構成を有している。
ここで、前面基板１は、ソーダライムガラス等の透明材料から成る第１の絶縁基板４と、第１の絶縁基板４の内面に行方向（水平方向）Ｈに沿って互い平行に配置され放電ギャップ７を介して対向するように形成されて一対の行電極を構成する、それぞれＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、酸化錫（ＳｎＯ２）等の透明電極５Ａ、６Ａ及びこれら透明電極５Ａ、６Ａの一部にそれぞれ抵抗を小さくするために形成されたＡｌ（アルミニウム）、Ｃｕ（銅）、Ａｇ（銀）等の金属材料から成るバス電極（トレース電極）５Ｂ、６Ｂから構成された走査電極５及び維持電極（サステイン電極又は共通電極）６と、走査電極５及び維持電極６を被覆する亜鉛含有フリットガラス、鉛含有フリットガラス等から成る誘電体層８と、誘電体層８を放電から保護するＭｇＯ（酸化マグネシウム）等から成る保護層９とを備えている。
【００２３】
一方、背面基板２は、ソーダライムガラス等の透明材料から成る第２の絶縁基板１２と、第２の絶縁基板１２の内面に行方向Ｈと直交する列方向（垂直方向）Ｖに沿って形成されてＡｌ、Ｃｕ、Ａｇ等から成るデータ電極（アドレス電極）１３と、データ電極１３を被覆する亜鉛含有フリットガラス、鉛含有フリットガラス等から成る誘電体層１４と、Ｈｅ（ヘリウム）、Ｎｅ（ネオン）、Ｘｅ（キセノン）等の放電用ガスが単独であるいは混合して充填され上記放電ガス空間３を確保するとともに、個々の放電セルを区切るために列方向Ｖに沿って形成された鉛含有フリットガラス等から成る隔壁１５と、隔壁１５の底面及び壁面を覆う位置に形成され放電用ガスの放電により発生する紫外線を可視光に変換する（Ｙ、Ｇａ）ＢＯ３：Ｅｕ等から成る赤色蛍光体層１６Ｒ、Ｚｎ２ＳｉＯ４：Ｍｎ等から成る緑色蛍光体層１６Ｇ及びＢａＭｇＡｌ１４Ｏ２３：Ｅｕ等から成る青色蛍光体層１６Ｂに塗り分けられた蛍光体層１６とを備えている。ここで、符号１１は単位放電セル（以下、単にセルとも称する）を示し、列方向Ｖの各単位放電セル１１間には単位放電セル１１相互間の放電干渉を防止するための非放電ギャップ１７が形成されている。上記走査電極５、維持電極６及びデータ電極１３により前述の３電極を構成し、各蛍光体層１６Ｒ、１６Ｇ及び１６Ｂを含む３つの単位放電セル１１により画面の一画素が構成される。このようなカラープラズマ表示装置のＰＤＰでは、一画素はモノクロプラズマ表示装置のＰＤＰの三画素に相当している。そして、複数の画素が行方向Ｈ及び列方向Ｖに沿ってマトリックス状に配置されることにより、ＰＤＰ１０が構成される。
【００２４】
上述の前面基板１及び背面基板２は、１００μｍ程度のギャップを隔てて対向した状態で固定され、その周辺部は封着材で機密封止されている。背面基板２を構成している第２の絶縁基板１２には適当な個所に通気孔が形成されており、この絶縁基板１２の外側表面には、図１では省略しているが、通気孔に位置合わせした状態で、通気管が密封状態の下で取り付けられている。絶縁基板１２に取り付けられている端部とは反対側の通気管の端部は、当初の状態においては開口されており、この端部を介して通気管が排気・ガス充填装置に接続される。
【００２５】
まず、排気・ガス充填装置によって、放電ガス空間が真空に排気された後、放電ガス空間に放電ガスが充填される。放電ガスの充填が終了した後、通気管は過熱によりチップオンされ、開口端部が閉塞される。このようにして、放電ガス空間には放電ガスが充填され、ＰＤＰ１０が完成する。
【００２６】
ここで、図２及び図３の平面図に示すように、行方向Ｈに沿って平行に配置されている走査電極５及び維持電極６において、それぞれのバス電極５Ｂ、６Ｂから列方向Ｖに沿って突出している透明電極５Ａ、６Ａの突出する方向は、行方向Ｈに沿って単位画素毎に交互に１８０°異なるように形成され、かつ同一列の画素においてはすべての透明電極５Ａ、６Ａの突出する方向は同一の方向となるように形成されている。例えば、図２及び図３において、第２行目（Ｒ２）の走査電極５及び維持電極６のそれぞれの透明電極５Ａ、６Ａは、第１列目（Ｃ１）及び第３列目（Ｃ３）の画素ではともに図示上方向に突出し、第２列目（Ｃ２）及び第４列目（Ｃ４）の画素では図示下方向に突出して、その突出する方向は行方向Ｈに沿って単位画素毎に交互に１８０°異なるように形成されている。また、例えば第２列目（Ｃ２）に配置されている第１行目（Ｒ１）〜第６行目（Ｒ６）の画素においてはすべての透明電極５Ａ、６Ａの突出する方向は下方向に形成されている。すなわち、行方向Ｈに沿って平行に配置されている走査電極５及び維持電極６のそれぞれの透明電極５Ａ、６Ａの列方向Ｖに沿って突出する方向は、行方向Ｈに沿って２ｎ−１（ｎは自然数）番目の画素と２ｎ番目の画素で１８０°異なるように形成されている。
【００２７】
また、上述のＰＤＰ１０を駆動するにあたっては、後述するように、行方向Ｈ及び列方向Ｖに沿ってマトリックス状に配置されている複数の画素に対して、フィールド走査期間毎に第１の表示動作Ａと第２の表示動作Ｂとの２種類の表示動作が交互に繰り返して行われ、これによってそれぞれ市松模様状に各画素を表示させるように構成される。
【００２８】
次に、図６及び図７を参照して、上述のＰＤＰ１０を全白表示するための駆動方法を説明する。ここで、走査電極５に印加される走査パルスの電圧波形は、上述したように透明電極５Ａ、６Ａの突出方向に応じてそれぞれ市松模様状に各画素を表示させるために、列方向Ｖに沿って表示行毎に交互に異なる電圧が印加される。
（１）第１の表示動作Ａによる駆動方法
まず、図６に示したような電圧波形を用いて、第１のフィールド走査期間ＴＦにおいて、第１の表示動作ＡによりＰＤＰ１０を駆動する。図６において、（ａ）は奇数行Ｒ１、Ｒ３、Ｒ５の走査電極５に印加される電圧波形、（ｂ）は偶数行Ｒ２、Ｒ４、Ｒ６の走査電極５に印加される電圧波形、（ｃ）は維持電極６に印加される電圧波形、（ｄ）はデータ電極１３に印加される電圧波形を示している。また、符号Ｖ０は０電位、符号ＶＳは維持電圧、符号ＶＲはリセット電圧、符号ＶＷは書き込み電圧、符号ＶＡはアドレス電圧を示している。駆動すべき１フィールド走査期間（１６．７ｍｓ）ＴＦは、リセット期間ＴＲと、アドレス期間ＴＡと、サステイン（維持）期間ＴＳとから構成される。
【００２９】
図６から明らかなように、最初のリセット期間ＴＲにおいて、（ａ）の奇数行の走査電極５とこれに対向している（ｃ）の維持電圧６との間には電位差があるので、両電極５、６間には放電が発生する。一方、（ｂ）の偶数行の走査電極５とこれに対向している（ｃ）の維持電圧６との間には電位差がないので、両電極５、６間には放電が発生しない。この結果、図２及び図３の該当した画素には放電領域１８が形成されるようになる。
すなわち、第１行目（Ｒ１）においては、第２及び第４列目（Ｃ２）、（Ｃ４）の画素に、第２行目（Ｒ２）においては、第１及び第３列目（Ｃ１）、（Ｃ３）の画素に、第３行目（Ｒ３）においては、第２及び第４列目（Ｃ２）、（Ｃ４）の画素に、第４行目（Ｒ４）においては、第１及び第３列目（Ｃ１）、（Ｃ３）の画素に、第５行目（Ｒ５）においては、第２及び第４列目（Ｃ２）、（Ｃ４）の画素に、第６行目（Ｒ６）においては、第１及び第３列目（Ｃ１）、（Ｃ３）の画素に、それぞれ放電領域１８が形成されるようになり、市松模様状にリセット放電が行われるようになる。
【００３０】
同様にして、図６において、次のアドレス期間ＴＡ及びサステイン期間ＴＳにおいても、上述の該当した画素によるアドレス放電及びサステイン放電がそれぞれ市松模様状に行われる。
このように、第１の表示動作Ａにより１フィールド走査期間内にＰＤＰ１０を構成している半分の画素の放電が行われことになる。
【００３１】
（２）第２の表示動作Ｂによる駆動方法
次に、図７に示したような電圧波形を用いて、第１のフィールド走査期間に続く第２のフィールド走査期間において、第２の表示動作ＢによりＰＤＰ１０を駆動する。図７において、（ａ）は奇数行Ｒ１、Ｒ３、Ｒ５の走査電極５に印加される電圧波形、（ｂ）は偶数行Ｒ２、Ｒ４、Ｒ６の走査電極５に印加される電圧波形、（ｃ）は維持電極６に印加される電圧波形、（ｄ）はデータ電極１３に印加される電圧波形を示している。
【００３２】
図７から明らかなように、最初のリセット期間ＴＲにおいて、（ｂ）の偶数行の走査電極５とこれに対向している（ｃ）の維持電圧６との間には電位差があるので、両電極５、６間には放電が発生する。一方、（ａ）の奇数行の走査電極５とこれに対向している（ｃ）の維持電圧６との間には電位差がないので、両電極５、６間には放電が発生しない。この結果、図２及び図３において、上述の第１の表示動作Ａによる駆動方法により放電領域１８が形成された画素以外の画素において、放電領域が形成されるようになる。
すなわち、第１行目（Ｒ１）においては、第１及び第３列目（Ｃ１）、（Ｃ３）の画素に、第２行目（Ｒ２）においては、第２及び第４列目（Ｃ２）、（Ｃ４）の画素に、第３行目（Ｒ３）においては、第１及び第３列目（Ｃ１）、（Ｃ３）の画素に、第４行目（Ｒ４）においては、第２及び第４列目（Ｃ２）、（Ｃ４）の画素に、第５行目（Ｒ５）においては、第１及び第３列目（Ｃ１）、（Ｃ３）の画素に、第６行目（Ｒ６）においては、第２及び第４列目（Ｃ２）、（Ｃ４）の画素に、それぞれ放電領域が形成されるようになり、第１の表示動作と同様に市松模様状にリセット放電が行われるようになる。
【００３３】
同様にして、図７において、次のアドレス期間ＴＡ及び維持期間ＴＳにおいても、上述の該当した画素によるアドレス放電及び維持放電がそれぞれ市松模様状に行われる。
このように、第２の表示動作Ｂにより１フィールド走査期間内にＰＤＰ１０を構成している残りの半分の画素の放電が行われことになる。
【００３４】
上述したようなＰＤＰ１０を全白表示するための駆動方法によれば、第１のフィールド走査期間において、列方向Ｖに沿って隣接する行（例えば第１行目（Ｒ１）と第２行目（Ｒ２））では、行方向Ｈに沿ってそれぞれ異なる列でかつ１列置きに配置されている列（例えば第１行目（Ｒ１）では第２列（Ｃ２）と第４列（Ｃ４）、例えば第２行目（Ｒ２）では第１列（Ｃ１）と第３列（Ｃ３））の画素のみの走査電極５と維持電極６との間で放電を発生させて、行方向Ｈ及び列方向Ｖに沿ってマトリックス状に形成されている複数の画素を市松模様状に表示させる第１の駆動ステップと、第１のフィールド走査期間に続く第２のフィールド走査期間において、列方向Ｖに沿って隣接する行では、第１のフィールド走査期間において放電された上記画素以外の画素（例えば第１行目（Ｒ１）では第１列（Ｃ１）と第３列（Ｃ３）、例えば第２行目（Ｒ２）では第２列（Ｃ２）と第４列（Ｃ４））のみの走査電極５と維持電極６との間で放電を発生させて、行方向Ｈ及び列方向Ｖに沿ってマトリックス状に形成されている複数の画素を市松模様状に表示させる第２の駆動ステップとを繰り返して行うので、各リセット期間ＴＲに放電する画素数を半分にすることができる。したがって、各リセット期間ＴＲの放電による輝度を半分にできる。そして、隣接する表示行のいずれかの走査電極５で２行（ライン）分を１画素毎に交互に市松模様状に選択して表示するため、アドレス期間ＴＡを半分にすることができる。また、これに伴いサステイン期間ＴＳを長くとれるので、高輝度を得ることができる。
【００３５】
このように、この例のプラズマ表示装置によれば、前面基板１と背面基板２とが対向配置されて放電ガス空間３が形成され、前面基板１の背面基板２と対向する面にはそれぞれ透明電極５Ａ、６Ａとバス電極５Ｂ、６Ｂとから構成された走査電極５及び維持電極６が行方向Ｈに沿って互いに平行に配置される一方、背面基板２の前面基板１と対向する面には行方向Ｈと直交する列方向Ｖに沿ってデータ電極１３が配置された構成において、走査電極５及び維持電極６の透明電極５Ａ、６Ａはそれぞれバス電極５Ｂ、６Ｂから列方向Ｖに沿って突出しており、それぞれの透明電極５Ａ、６Ａの突出する方向が、行方向Ｈに沿って単位画素毎に交互に１８０°異なるように形成されている。
また、この例のＰＤＰを全白表示するための駆動方法によれば、第１のフィールド走査期間において、上記列方向Ｖに沿って隣接する行では、上記行方向Ｈに沿ってそれぞれ異なる列でかつ１列置きに配置されている列の上記画素のみの上記走査電極と上記維持電極との間で放電を発生させて、上記行方向Ｈ及び上記列方向Ｖに沿ってマトリックス状に形成されている複数の画素を市松模様状に表示させる第１の駆動ステップと、上記第１のフィールド走査期間に続く第２のフィールド走査期間において、上記列方向Ｖに沿って隣接する行では、上記第１のフィールド走査期間において放電された上記画素以外の画像のみの上記走査電極と上記維持電極との間で放電を発生させて、上記行方向Ｈ及び上記列方向Ｖに沿ってマトリックス状に形成されている複数の画素を市松模様状に表示させる第２の駆動ステップとを繰り返して行うので、各リセット期間ＴＲに放電する画素数を半分にすることができ、隣接する表示行のいずれかの走査電極５で２行分を１画素毎に交互に市松模様状に選択して表示するため、アドレス期間ＴＡを半分にすることができ、また、これに伴いサステイン期間ＴＳを長くとれるので、高輝度を得ることができる。
したがって、画素数が増加しても高画質の画面表示を安定して行うことができる。
【００３６】
◇第２実施例
図８は、この発明の第２実施例であるプラズマ表示装置の主要部を構成するＰＤＰの概略構成を示す平面図、図９は図８のｂ部を拡大して詳細に示す平面図、図１０は図９のＣ−Ｃ矢視断面図、図１１は図９のＤ−Ｄ矢視断面図である。この例のＰＤＰの構成が、上述した第１実施例の構成と大きく異なるところは、透明電極の突出する方向が、列方向における同一列の画素において走査電極と維持電極とでは異なる方向となるように形成されている点である。
すなわち、この例のＰＤＰ１９は、図８〜図１１に示すように、それぞれの透明電極５Ａ、６Ａの突出する方向が、列方向Ｖにおける同一列の画素において走査電極５と維持電極６とでは異なる方向となるように形成されている。また、維持電極６のバス電極６Ｂが、非放電ギャップ１７と少なくとも接する領域に形成されている。
これ以外は上述した第１実施例と略同様である。それゆえ、図８〜図１１において、図２〜図５の構成部分と対応する各部には、同一の番号を付してその説明を省略する。また、ＰＤＰ１９の駆動方法についても、図６及び図７の駆動方法と略同じなので、その説明を省略する。
【００３７】
この例では、上述したように維持電極６のバス電極６Ｂが、非放電ギャップ１７と少なくとも接する領域に形成されているので、遮光性のバス電極６Ｂが発光強度の強い放電ギャップ近傍に存在していないので、より高輝度を得ることができる。
【００３８】
このように、この例の構成によっても第１実施例と略同様な効果を得ることができる。
加えて、この構成によれば、より高輝度を得ることができる。
【００３９】
◇第３実施例
図１２は、この発明の第３実施例であるプラズマ表示装置の構成を示すブロック図である。この例のプラズマ表示装置は、第１あるいは第２実施例のＰＤＰを用いて構成した点に特徴を有している。
この例のプラズマ表示装置６０は、図１２に示すように、モジュール構造を有するものとして設計されており、具体的には、アナログインターフェース（以下、ＩＦ）２０とＰＤＰモジュール３０とにより構成されている。
【００４０】
アナログＩＦ２０は、図１２に示すように、クロマ・デコータを備えるＹ／Ｃ分離回路２１と、Ａ／Ｄ変換回路２２と、ＰＬＬ回路を備える同期信号制御回路２３と、画像フォーマット変換回路２４と、逆γ（ガンマ）変換回路２５と、システム・コントロール回路２６と、ＰＬＥ制御回路２７と、から構成されている。
【００４１】
概略的には、アナログＩＦ２０は、受信したアナログ映像信号をディジタル映像信号に変換した後、そのディジタル映像信号をＰＤＰモジュール３０に供給する。例えばテレビチューナーから発信されたアナログ映像信号はＹ／Ｃ分離回路２１においてＲＧＢの各色の輝度信号に分解された後、Ａ／Ｄ変換回路２２においてディジタル信号に変換される。その後、ＰＤＰモジュール３０の画素構成と映像信号の画素構成が異なる場合には、画像フォーマット変換回路２４において必要な画像フォーマットの変換が行われる。ＰＤＰの入力信号に対する表示輝度の特性は線形的に比例するが、通常の映像信号はＣＲＴの特性に合わせて、予め補正（γ変換）されている。このため、Ａ／Ｄ変換回路２２において映像信号のＡ／Ｄ変換を行った後、逆γ変換回路２５において、映像信号に対して逆γ変換を施し、線形特性に復元されたディジタル映像信号を生成する。このディジタル映像信号はＲＧＢ映像信号としてＰＤＰモジュール３０に出力される。
【００４２】
アナログ映像信号には、Ａ／Ｄ変換用のサンプリングクロック及びデータクロック信号が含まれていないため、同期信号制御回路２３に内蔵されているＰＬＬ回路が、アナログ映像信号と同時に供給される水平同期信号を基準として、サンプリングクロック及びデータクロック信号を生成し、ＰＤＰモジュール３０に出力する。アナログＩＦ２０のＰＬＥ制御回路２７は輝度制御を行う。具体的には、平均輝度レベルが所定値以下である場合には表示輝度を上昇させ、平均輝度レベルが所定値を越える場合には表示輝度を低下させる。
【００４３】
システム・コントロール回路２６は、各種制御信号をＰＤＰモジュール３０に対して出力する。ＰＤＰモジュール３０は、さらに、ディジタル信号処理・制御回路３１と、パネル部３２と、ＤＣ／ＤＣコンバータを内蔵するモジュール内電源回路３３と、から構成されている。ディジタル信号処理・制御回路３１は、入力ＩＦ信号処理回路３４と、フレームメモリ３５と、メモリ制御回路３６と、ドライバ制御回路３７と、から構成されている。
【００４４】
例えば、入力ＩＦ信号処理回路３４に入力された映像信号の平均輝度レベルは入力ＩＦ信号処理回路３４内の入力信号平均輝度レベル演算回路（図示せず）により計算され、例えば、５ビットデータとして出力される。また、ＰＬＥ制御回路２７は、平均輝度レベルに応じてＰＬＥ制御データを設定し、入力ＩＦ信号処理回路３４内の輝度レベル制御回路（図示せず）に入力する。
【００４５】
ディジタル信号処理・制御回路３１は、入力ＩＦ信号処理回路３４において、これらの各種信号を処理した後、制御回路をパネル部３２に送信する。同時に、メモリ制御回路３６及びドライバ制御回路３７はメモリ制御回路及びドライバ制御信号をパネル部３２に送信する。
【００４６】
パネル部３２は、ＰＤＰ７０と、走査電極を駆動する走査ドライバ３８と、データ電極を駆動するデータドライバ３９と、ＰＤＰ７０及び走査ドライバ３８にパルス電圧を供給する高圧パルス回路４０と、高圧パルス回路４０からの余剰電力を回収する電力回収回路４１と、から構成されている。
【００４７】
ＰＤＰ７０は、例えば１３６５個×７６８個に配列された画素を有するものとして構成されている。ＰＤＰ７０においては、走査ドライバ３８が走査電極を制御し、データドライバ３９がデータ電極を制御することにより、これらの画素のうちの所定の画素の点灯又は非点灯が制御され、所望の表示が行われる。
なお、ロジック用電源がディジタル信号処理・制御回路３１及びパネル部３２にロジック用電力を供給している。さらに、モジュール内電源回路３３は、表示用電源から直流電力を供給され、この直流電力の電圧を所定の電圧に変換した後、パネル部３２に供給している。
【００４８】
以下、この例のプラズマ表示装置６０の製造方法を概略的に説明する。
まず、ＰＤＰ７０と、走査ドライバ３８と、データドライバ３９と、高圧パルス回路４０と、電力回収回路４１とを一基板上に配置し、パネル部３２を形成する。さらに、パネル部３２とは別個にディジタル信号処理・ディジタル回路３１を形成する。
【００４９】
このようにして形成されたパネル部３２及びディジタル信号処理・制御回路３１とモジュール内電源回路３３とを一つのモジュールとして組み立て、ＰＤＰモジュール３０を形成する。さらに、ＰＤＰモジュール３０とは別個にアナログＩＦ２０を形成する。
このように、ＰＤＰモジュール３０をアナログＩＦ２０とをそれぞれ別個に形成した後、双方を電気的に接続することにより、図１２に示したプラズマ表示装置６０が完成する。
【００５０】
このように、プラズマ表示装置６０をモジュール化することにより、プラズマ表示装置を構成する他の構成部品とは別個に独立にプラズマ表示装置６０を製造することが可能となり、例えば、プラズマ表示装置６０が故障した場合には、ＰＤＰモジュール３０毎交換することにより、補修の簡素化及び短時間化を図ることができる。
【００５１】
このように、この例のプラズマ表示装置によれば、プラズマ表示装置６０をモジュール化することにより、故障したような場合に、ＰＤＰモジュール３０毎交換することにより、補修の簡素化及び短時間化を図ることができる。
【００５２】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、実施例では透明電極の形状は島状に形成した例について示したが、これに限らずに放電ギャップの近傍で各透明電極が行方向で連結されている形状になっていてもよい。また、ＰＤＰの駆動時に用いる電圧波形は実施例で示した例に限らず、走査電極及び維持電極の最低電位が０以外になっていてもよく、また負の電位でもよい。
【００５３】
【発明の効果】
以上説明したように、この発明のプラズマ表示装置によれば、第１の基板と第２の基板とが対向配置されて放電ガス空間が形成され、第１の基板の第２の基板と対向する面にはそれぞれ透明電極とバス電極とから構成された走査電極及び維持電極が行方向に沿って互いに平行に配置される一方、第２の基板の第１の基板と対向する面には行方向と直交する列方向に沿ってデータ電極が配置されたプラズマディスプレイパネルを主要部として含む構成において、走査電極及び維持電極の透明電極はそれぞれバス電極から列方向に沿って突出しており、それぞれの透明電極の突出する方向が、行方向に沿って単位画素毎に交互に１８０°異なるように形成されている。
また、この発明のＰＤＰの駆動方法によれば、全白表示をするとき第１のフィールド走査期間において、列方向に沿って隣接する行では、行方向に沿ってそれぞれ異なる列でかつ１列置きに配置されている画素のみの走査電極と維持電極との間で放電を発生させて、行方向及び列方向に沿ってマトリックス状に形成されている複数の画素を市松模様状に表示させる第１の駆動ステップと、第１のフィールド走査期間に続く第２のフィールド走査期間において、列方向に沿って隣接する行では、第１のフィールド走査期間において放電された画素以外の画素のみの走査電極と維持電極との間で放電を発生させて、行方向及び列方向に沿ってマトリックス状に形成されている複数の画素を市松模様状に表示させる第２の駆動ステップとを繰り返して行うので、各リセット期間に放電する画素数を半分にすることができ、隣接する表示行のいずれかの走査電極で２行分を１画素毎に交互に市松模様状に選択して表示するため、アドレス期間を半分にすることができ、また、これに伴いサステイン期間を長くとれるので、高輝度を得ることができる。
したがって、画素数が増加しても高画質の画面表示を安定して行うことができる。
また、この発明のプラズマ表示装置によれば、プラズマ表示装置をモジュール化することにより、故障したような場合に、ＰＤＰモジュール毎交換することができ、補修の簡素化及び短時間化を図ることができる。
【図面の簡単な説明】
【図１】この発明の第１実施例であるプラズマ表示装置の主要部を構成するＰＤＰの概略構成を示す斜視図である。
【図２】同ＰＤＰの概略構成を示す平面図である。
【図３】図２のａ部を拡大して詳細に示す平面図である。
【図４】図３のＡ−Ａ矢視断面図である。
【図５】図３のＢ−Ｂ矢視断面図である。
【図６】同ＰＤＰを第１の表示動作で駆動するための電圧波形を示す図である。
【図７】同ＰＤＰを第２の表示動作で駆動するための電圧波形を示す図である。
【図８】この発明の第２実施例であるプラズマ表示装置の主要部を構成するＰＤＰの概略構成を示す平面図である。
【図９】図８のｂ部を拡大して詳細に示す平面図である。
【図１０】図９のＣ−Ｃ矢視断面図である。
【図１１】図９のＤ−Ｄ矢視断面図である。
【図１２】この発明の第３実施例であるプラズマ表示装置の構成を示すブロック図である。
【図１３】従来のプラズマ表示装置の主要部を構成するＰＤＰの概略構成を示す斜視図である。
【図１４】図１３のＥ−Ｅ矢視断面図である。
【図１５】図１３のＦ−Ｆ矢視断面図である。
【図１６】同ＰＤＰの駆動方法を概略的に示す図である。
【図１７】従来のプラズマ表示装置の主要部を構成するＰＤＰの概略構成を示す平面図である。
【図１８】従来のプラズマ表示装置の主要部を構成するＰＤＰの概略構成を示す平面図である。
【符号の説明】
１      前面基板
２      背面基板
３      放電ガス空間
４      第１の絶縁基板
５      走査電極
５Ａ、６Ａ      透明電極
５Ｂ、６Ｂ      バス電極（トレース電極）
６      維持電極（サステイン電極又は共通電極）
７      放電ギャップ
８、１４      誘電体層
９      保護層
１０、１９、７０      プラズマディスプレイパネル（ＰＤＰ）
１１      単位放電セル
１２      第２の絶縁基板
１３      データ電極（アドレス電極）
１５      隔壁
１６      蛍光体層
１６Ｒ      赤色蛍光体層
１６Ｇ      緑色蛍光体層
１６Ｂ      青色蛍光体層
１７      非放電ギャップ
１８      放電領域
２０      アナログインターフェース（ＩＦ）
３０      プラズマディスプレイパネル（ＰＤＰ）モジュール
３１      ディジタル信号処理・制御回路
３２      パネル部
６０      プラズマ表示装置
【図１】
2004362987.tif 000003
【図２】
2004362987.tif 000004
【図３】
2004362987.tif 000005
【図４】
2004362987.tif 000006
【図５】
2004362987.tif 000007
【図６】
2004362987.tif 000008
【図７】
2004362987.tif 000009
【図８】
2004362987.tif 000010
【図９】
2004362987.tif 000011
【図１０】
2004362987.tif 000012
【図１１】
2004362987.tif 000013
【図１２】
2004362987.tif 000014
【図１３】
2004362987.tif 000015
【図１４】
2004362987.tif 000016
【図１５】
2004362987.tif 000017
【図１６】
2004362987.tif 000018
【図１７】
2004362987.tif 000019
【図１８】
2004362987.tif 000020