(57)【要約】【課題】ライン欠陥の発生を防止し、大面積で高密度な画素配列による高品位な画像を歩留まり良く供給できる画像形成装置の電子源基板を提供する。【解決手段】基板２１上に、複数の列方向配線２３と、列方向配線２３との間に絶縁層２５を介して複数の行方向配線２４が形成され、列方向配線２３と接続され隣接する２本の列方向配線から各々が対向するように配設された２つの第一の素子電極２，２と、行方向配線２４と接続され第一の素子電極２，２間に狭設された第二の素子電極３との間に、各々電子放出素子が配設された構成を有する電子源基板において、第二の素子電極３を電子放出素子毎に分離・独立して配設したことを特徴とする。【選択図】      図６
2004362904.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、複数の列方向配線と、該列方向配線との間に絶縁層を介して複数の行方向配線が形成され、該列方向配線と接続され隣接する２本の該列方向配線から各々が対向するように配設された２つの第一の素子電極と、該行方向配線と接続され該第一の素子電極間に狭設された第二の素子電極との間に、各々機能性素子膜が配設された構成を有する配線基板において、
前記行方向配線に接続される第二の素子電極を、前記機能性素子膜毎に分離・独立して配設したことを特徴とする配線基板。
【請求項２】
前記機能性素子膜毎に分離・独立して配設した第二の素子電極は、前記絶縁層に設けられた共通のコンタクト部において、前記行方向配線に共通に接続されるように構成されていることを特徴とする請求項１に記載の電子源基板。
【請求項３】
前記機能性素子膜は、前記列方向配線と前記行方向配線への通電処理によるフォーミング工程を経て電子放出素子となる膜であることを特徴とする請求項１又は２に記載の電子源基板。
【請求項４】
間に絶縁層を介して交差する列方向配線と行方向配線とからなるマトリクス配線に接続され、該マトリクス配線への通電処理により、該マトリクス配線の交点に接続された機能性素子膜のフォーミングがなされた配線基板において、
隣接する２つの列方向配線間に配置された少なくとも２つの素子は、前記２つの列方向配線のうち互いに異なる何れか一方に接続された第一の素子電極と、一つの行方向配線に対して共通に接続される第二の素子電極と、を備えており、
前記第二の素子電極が、前記２つの素子毎に分離されて設けられ、それらが前記絶縁層に設けられたコンタクト部において、前記一つの行方向配線に共通に接続されるように構成されていることを特徴とする配線基板。
【請求項５】
請求項１乃至４のいずれかに記載の配線基板と、画像が形成される領域を備えた基板とが、支持枠を介して対向し、両基板の間の空間が減圧状態となっていて、前記配線基板に画像形成用の駆動回路が接続されていることを特徴とする画像形成装置。
【請求項６】
基板上に、複数の列方向配線と、該列方向配線との間に絶縁層を介して複数の行方向配線が形成され、該列方向配線と接続され隣接する２本の該列方向配線から各々が対向するように配設された２つの第一の素子電極と、該行方向配線と接続され該第一の素子電極間に狭設された第二の素子電極との間に、各々電子放出素子が配設された構成を有する配線基板の製造方法において、
前記基板上に、少なくとも２つの前記第一の素子電極の間に、少なくとも２つの前記第二の素子電極を電子放出素子毎に分離・独立して形成する工程、
前記複数の列方向配線上に前記絶縁層を介して前記複数の行方向配線を形成する工程、
前記第一の素子電極と第二の素子電極とに接続された少なくとも２つの機能性素子膜を形成する工程、
前記第一の素子電極に接続された前記列方向配線と、前記第二の素子電極に接続された前記行方向配線と、を利用して、前記機能性素子膜に通電処理を施し、電子を放出し得る間隙を当該機能性素子膜に形成する工程、
を含むことを特徴とする配線基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示装置等の画像形成装置と、それに用いられる複数の電子放出素子をマトリクス状に並べた電子源基板などの配線基板とその製造方法に関わり、特に配線・電極構成に特徴のある配線基板およびその製造方法に関する。
【０００２】
【従来の技術】
従来、電子放出素子としては熱電子源と冷陰極電子源の２種類が知られている。冷陰極電子源には電界放出型素子（ＦＥ型素子）、金属／絶縁層／金属型素子（ＭＩＭ素子）、表面伝導型電子放出素子等がある。
【０００３】
本出願人は、特許文献１、特許文献２に開示されているように、表面伝導型電子放出素子の構成、製造方法とその応用に関し、これまで多数の提案を行っており、その一部を紹介する。
【０００４】
図１は、表面伝導型電子放出素子の一構成例を模式的に示したものであり、（ａ）は平面図、（ｂ）は断面図である。この表面伝導型電子放出素子は、基板１上に対向する一対の素子電極２，３と、該素子電極に接続されその一部に電子放出部５を有する導電性膜４とを有してなる。
【０００５】
電子放出部５は、例えば以下に説明するような通電処理（フォーミング処理によって形成することができる。
【０００６】
所定の真空度のもとで素子電極２，３間に不図示の電源より通電すると、機能性素子膜としての導電性膜４の一部に構造の変化した間隙（亀裂）が形成される。この間隙領域が電子放出部５を構成する。尚、このフォーミングにより形成した間隙付近からも、所定の電圧下では電子放出が起こるが、この状態ではまだ電子放出効率が非常に低いものである。
【０００７】
通電フォーミングの電圧波形の例を図２に示す。電圧波形は、特にパルス波形が好ましい。これにはパルス波高値を定電圧としたパルスを連続的に印加する図２（ａ）に示した手法と、パルス波高値を増加させながらパルスを印加する図２（ｂ）に示した手法がある。
【０００８】
まず、パルス波高値を定電圧とした場合について図２（ａ）で説明する。図２（ａ）におけるＴ１及びＴ２は電圧波形のパルス幅とパルス間隔である。通常、Ｔ１は１μ秒〜１０ｍ秒、Ｔ２は１０μ秒〜１００ｍ秒の範囲で設定される。三角波の波高値（通電フォーミング時のピーク電圧）は、電子放出素子の形態に応じて適宜選択される。このような条件のもと、例えば、数秒から数十分間電圧を印加する。パルス波形は、三角波に限定されるものではなく、矩形波等の所望の波形を採用することができる。
【０００９】
次に、パルス波高値を増加させながら電圧パルスを印加する場合について図２（ｂ）で説明する。図２（ｂ）におけるＴ１及びＴ２は、図２（ａ）に示したのと同様とすることができる。三角波の波高値（通電フォーミング時のピーク電圧）は、例えば０．１Ｖステップ程度づつ、増加させることができる。
【００１０】
通電フォーミング処理の終了は、パルス電圧印加中の素子に流れる電流を測定して抵抗値を求めて、例えば１ＭΩ以上の抵抗を示した時に通電フォーミングを終了させることができる。
【００１１】
先に述べたように、この状態では電子発生効率は非常に低いものである。よって電子放出効率を上げるために、上記素子に活性化と呼ばれる処理を行うことが望ましい。
【００１２】
この活性化処理は、有機化合物が存在する適当な真空度のもとで、パルス電圧を素子電極２，３間に繰り返し印加することによって行うことができる。そして炭素原子を含むガスを導入し、それに由来する炭素あるいは炭素化合物を、前記間隙（亀裂）近傍にカーボン膜として堆積させる。
【００１３】
本工程の一例を説明すると、例えばカーボン源としてトルニトリルを用い、スローリークバルブを通して真空空間内に導入し、１．３×１０−４Ｐａ程度を維持する。導入するトルニトリルの圧力は、真空装置の形状や真空装置に使用している部材等によって若干影響されるが、１×１０−５Ｐａ〜１×１０−２Ｐａ程度が好適である。
【００１４】
図３に、活性化工程で用いられる電圧印加の好ましい一例を示した。印加する最大電圧値は、１０〜２０Ｖの範囲で適宜選択される。
【００１５】
図３（ａ）に於いて、Ｔ１は電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、電圧値は正負の絶対値が等しく設定されている。また、図３（ｂ）に於いて、Ｔ１およびＴ１’はそれぞれ電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、Ｔ１＞Ｔ１’、電圧値は正負の絶対値が等しく設定されている。
【００１６】
このとき、放出電流Ｉｅがほぼ飽和に達した時点で通電を停止し、スローリークバルブを閉め、活性化処理を終了する。
【００１７】
以上の工程により図１に示したような電子放出素子を作製することができる。
【００１８】
以上のような電子放出素子を多数配列し大面積化した際の画像形成装置の概要を図４及び図５に基づいて説明する。
【００１９】
図４において２１は電子源基板（リアプレート）であり、側壁（支持枠）２２とフェースプレート３１により真空容器を形成している。電子源基板２１上には外から電子放出素子５に給電するための列方向配線２３と行方向配線２４があり、電子放出素子５に電気的に接続している。電子放出素子５から射出した電子ビームは高電圧が印加された電極兼発光反射薄膜であるメタルバック３３を透過して、蛍光体３２を発光させ画像を表示する。
【００２０】
このとき、電子源基板（リアプレート）２１とフェースプレート３１との間に印加できる電圧には上限がある。特に表面伝導型電子放出素子の場合では電流密度分布に偏りがあると、所望の輝度を得るために１絵素に投入する電子量が１絵素内の一部に集中するため、その部分の蛍光体劣化が進むため、寿命が短くなってしまう。
【００２１】
そこで、前記電流分布の偏りを改善し、かつ高精細化を可能とするために、図５に示すような、１絵素を構成する電子放出素子（１ユニット２７）の電子放出部５を複数箇所（ここでは２つ）に分散配置するために、１絵素を構成する２つの電子放出部５は１本の列方向配線２３をまたぐ部分に配設される。これに伴い各々の素子電極２は隣接する絵素の片方の素子電極２と対向するように配設されるため、行方向配線２４と接続部２６で接続された素子電極３は隣接する絵素同士の片方づつの電子放出部５と共通のものとして、２つの素子電極２に狭設された構成を有する。しかしながら、このような構成の電子源基板では以下のような問題点がある。
【００２２】
先の形成方法で記したように、電子放出部５は、電子源基板２１上に素子電極２，３、列方向配線２３、層間絶縁層２５、行方向配線２４、導電性膜４を形成した後に、所定の真空度のもとで素子電極２，３間に不図示の電源より列方向配線２３と行方向配線２４を介して通電（フォーミング処理）すると、導電性膜４の部位に、構造の変化した間隙（亀裂）が形成される。この時、万が一、１個所でも素子電極３の形成不良による断線や、素子電極３と行方向配線２４との接続部２６での接触不良があると、その素子電極３に接続された２つの隣り合った導電性膜４へは当然通電されなくなるため、フォーミング処理できずに間隙（亀裂）が形成されない。つまり、この２つの導電性膜４は後に電子放出素子とならないだけでなく、単なる導電物として残るため、ここを介して隣接する２本の列方向配線２３が電気的短絡状態となる。
【００２３】
隣接する２本の列方向配線２３が電気的短絡状態のままで後工程まで進んで画像表示装置として駆動しても、ライン欠陥状態となって著しく表示品位を損なったものとして不良パネルとなる。
【００２４】
また、不良パネルの発生を避けるためにフォーミング処理の前か後、もしくは前後に全ての素子電極３と行方向配線２４の導電検査をし、導電不良個所を修正する（この場合は点欠陥となるが、殆ど視認されるレベルではない）といったことも可能ではあるが、検査装置、修正装置とも非常に大掛かりで高価なものになってしまうという欠点があった。
【００２５】
【特許文献１】
特開平７−２３５２５５号公報
【特許文献２】
特許第２９０３２９５号公報
【００２６】
【発明が解決しようとする課題】
本発明の目的は、このような従来技術の欠点を改善するものであり、歩留まりよく製造でき安価な配線基板、及び配線基板を用いる画像形成装置を提供することにある。
【００２７】
本発明の別の目的は、大面積で高密度で欠陥の少ない画素配列による高品位な画像を形成できる画像形成装置を提供することにある。
【００２８】
【課題を解決するための手段】
上記の目的を達成する本発明の構成は以下の通りである。
【００２９】
即ち、本発明は、基板上に、複数の列方向配線と、該列方向配線との間に絶縁層を介して複数の行方向配線が形成され、該列方向配線と接続され隣接する２本の該列方向配線から各々が対向するように配設された２つの第一の素子電極と、該行方向配線と接続され該第一の素子電極間に狭設された第二の素子電極との間に、各々機能性素子膜が配設された構成を有する配線基板において、
前記行方向配線に接続される第二の素子電極を、前記機能性素子膜毎に分離・独立して配設したことを特徴とする。
ここで、前記機能性素子膜毎に分離・独立して配設した第二の素子電極は、前記絶縁層に設けられた共通のコンタクト部において、前記行方向配線に共通に接続されるように構成されていることが好ましい。
ここで、前記機能性素子膜は、前記列方向配線と前記行方向配線への通電処理によるフォーミング工程を経て電子放出素子となる膜であることが好ましい。
【００３０】
また、本発明は、間に絶縁層を介して交差する列方向配線と行方向配線とからなるマトリクス配線に接続され、該マトリクス配線への通電処理により、該マトリクス配線の交点に接続された機能性素子膜のフォーミングがなされた配線基板において、隣接する２つの列方向配線間に配置された少なくとも２つの素子は、前記２つの列方向配線のうち互いに異なる何れか一方に接続された第一の素子電極と、一つの行方向配線に対して共通に接続される第二の素子電極と、を備えており、前記第二の素子電極が、前記２つの素子毎に分離されて設けられ、それらが前記絶縁層に設けられたコンタクト部において、前記一つの行方向配線に共通に接続されるように構成されていることを特徴とする。
【００３１】
また、本発明は、上述した配線基板と、画像が形成される領域を備えた基板とが、支持枠を介して対向し、両基板の間の空間が減圧状態となっていて、前記配線基板に画像形成用の駆動回路が接続されていることを特徴とする画像形成装置である。
【００３２】
更に、本発明の配線基板の製造方法は、基板上に、複数の列方向配線と、該列方向配線との間に絶縁層を介して複数の行方向配線が形成され、該列方向配線と接続され隣接する２本の該列方向配線から各々が対向するように配設された２つの第一の素子電極と、該行方向配線と接続され該第一の素子電極間に狭設された第二の素子電極との間に、各々電子放出素子が配設された構成を有する配線基板の製造方法において、
前記基板上に、少なくとも２つの前記第一の素子電極の間に、少なくとも２つの前記第二の素子電極を電子放出素子毎に分離・独立して形成する工程、
前記複数の列方向配線上に前記絶縁層を介して前記複数の行方向配線を形成する工程、
前記第一の素子電極と第二の素子電極とに接続された少なくとも２つの機能性素子膜を形成する工程、
前記第一の素子電極に接続された前記列方向配線と、前記第二の素子電極に接続された前記行方向配線と、を利用して、前記機能性素子膜に通電処理を施し、電子を放出し得る間隙を当該機能性素子膜に形成する工程、
を含むことを特徴とする。
【００３３】
上記本発明の好適な実施形態によれば、上記配線基板は、さらなる好ましい特徴として、
「前記電子放出素子が、表面伝導型電子放出素子であること」、
「前記列方向配線および前記行方向配線が、ストライプ状の配線であること」、
「前記行方向配線、前記列方向配線、前記絶縁層のうち少なくとも一つがスクリーン印刷法によって形成されたものであること」、
を含む。
【００３４】
【発明の実施の形態】
以下に図面を参照して、本発明の好適な実施の形態を例示的に説明する。ここでは、機能性素子膜として、通電処理により間隙が形成可能であり、その間隙を利用して電子を放出し得る電子放出素子となる導電膜を例に挙げる。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、本発明の範囲をそれらのみに限定する趣旨のものではない。
【００３５】
本発明の電子源基板に形成される電子放出素子としては、図１に例示したような表面伝導型電子放出素子の構成が挙げられる。
【００３６】
基板１としては、例えば石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、ＳｉＯ２を表面に形成したガラス基板およびアルミナ等のセラミックス基板等、が挙げられる。
【００３７】
素子電極２、３の材料としては、一般的な導体材料が用いられ、例えばＮｉ、Ｃｒ、Ａｕ、Ｍｏ、Ｐｔ、Ｔｉ等の金属やＰｄ−Ａｇ等の金属が好適であり、基板上にスパッタリング等により成膜された後、フォトリソグラフィー・エッチング技術により形成される。あるいは金属酸化物とガラス等から構成される印刷導体や、ＩＴＯ等の透明導電体等から適宜選択され、その膜厚は、好ましくは数百Åから数μｍの範囲が適当である。
【００３８】
素子電極間隔Ｌ、素子電極長さＷ、素子電極２、３の形状等は、実素子が応用される形態等に応じて適宜設計されるが、間隔Ｌは好ましくは数千Åから１ｍｍであり、より好ましくは素子電極間に印加する電圧等を考慮して１μｍから１００μｍの範囲である。また、素子電極長さＷは、好ましくは電極の抵抗値、電子放出特性を考慮して、数μｍから数百μｍの範囲である。
【００３９】
機能性素子膜としての、導電性膜（素子膜）４としては、良好な電子放出特性を得るために、微粒子で構成された微粒子膜が特に好ましい。またその膜厚は、素子電極２、３へのステップカバレージ、素子電極間の抵抗値、および後述するフォーミング処理条件等を考慮して適宜設定されるが、好ましくは数Åから数千Åであり、特に好ましくは１０Åから５００Åの範囲とするのが良い。そのシート抵抗値は、好ましくは１０３〜１０７Ω／□である。
【００４０】
なお、ここで述べる微粒子膜とは、複数の微粒子が集合した膜であり、その微細構造として、微粒子が個々に分散配置した状態のみならず、微粒子が互いに隣接あるいは重なり合った状態（島状も含む）の膜を指しており、微粒子の粒径は、数Å〜数千Å、好ましくは１０Å〜２００Åである。
【００４１】
電子放出部５は、前述したような通電処理（フォーミング処理）によって形成することができる。尚、図示の便宜から、電子放出部５は導電性膜４の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。
【００４２】
前述のように、このフォーミングにより形成した間隙付近からも、所定の電圧下では電子放出が起こるが、この状態ではまだ電子放出効率が非常に低いものである。よって電子放出効率を上げるために、上記素子に前述のような活性化処理を行うことが望ましい。
【００４３】
本発明の電子源基板は、上述のような電子放出素子を基板上にマトリクス状に複数並べた構成を有するものである。図６は、本発明の一実施形態に係る電子源基板の模式図であり、列方向配線２３と接続され隣接する２本の該列方向配線から各々が対向するように配設された２つの第一の素子電極２と、行方向配線２４と接続され第一の素子電極２，２間に狭設された第二の素子電極３との間に、各々電子放出素子が配設された構成を有する電子源基板において、行方向配線２４に接続される第二の素子電極３を、電子放出素子毎に分離・独立して配設した点が特徴である。
【００４４】
上記のように構成される本発明の電子源基板によれば、仮に第二の素子電極３の形成不良による断線や、第二の素子電極３と行方向配線２４との接続部２６での接触不良によってフォーミング処理できずに単なる導電物として導電性膜（素子膜）が残ってしまった場合にも、第二の素子電極３は電子放出素子（素子膜）毎に分離・独立しているため、隣接する２本の列方向配線２３が電気的短絡状態となることがない。このため、本発明の電子源基板を用いた画像形成装置では、仮に第二の素子電極３の形成不良による断線や、第二の素子電極３と行方向配線２４との接続部２６での接触不良が発生しても、ライン欠陥状態となることがない。
【００４５】
【実施例】
以下、具体的な実施例に基づき本発明を説明するが、本発明はこれらの実施例に限定されるものではない。
【００４６】
［実施例１］
図６は、本実施例に係る電子源基板を示す模式図である。図６中、２１は基板、２３は列方向配線（下配線）、２４は行方向配線（上配線）、２５は層間絶縁層、４は導電性膜である。
【００４７】
本例の電子源基板は、基板２１上に、複数の電子放出素子をマトリクス状に配線接続してなり、各電子放出素子の構成は図１と概ね同様である。
【００４８】
本例の電子源基板は、基板２１上に、複数の列方向配線２３と、その上に層間絶縁層２５を介して複数の行方向配線２４が形成され、１絵素を構成するための２つの導電性膜４（１ユニット２７）は１本の列方向配線２３をまたぐ部分に配設される。これに伴い各々の素子電極２は隣接する絵素の片方の素子電極２と対向するように配設した。行方向配線２４と接続（接続部２６）された素子電極３は隣接する絵素同士の片方づつの素子電極２に狭設されているが、各導電性膜４に対応して全て独立させるように分割して形成した。
【００４９】
本実施例では、絵素数を１０２４×３（ＲＧＢ）×７６８、絵素ピッチ０．２０５ｍｍ×０．６１５ｍｍ、画面サイズ６３０ｍｍ×４７２ｍｍとしたときの電子源基板について、その製造方法を順を追いながら説明する。
【００５０】
（素子電極の形成）
基板２１としてアルカリ成分が少ないＰＤ−２００（旭硝子（株）製）の大きさ６００ｍｍ×９００ｍｍ×２．８ｍｍ厚ガラス上にナトリウムブロック層としてＳｉＯ２膜１００ｎｍを塗付焼成したものを用いた。
【００５１】
このガラス基板２１上に、白金Ｐｔを含有する感光性ペーストを、印刷法で領域全体に厚さ１００ｎｍで塗布し、所定のパターン形状を有するフォトマスクを用いて露光、現像した後、５００℃前後の温度で焼成し、複数の素子電極２，３を形成した。このとき、各電子放出素子を構成する素子電極２と素子電極３の間隔は１０μｍ、素子電極２と素子電極３が対向する長さは１００μｍとした。図６に示したように、それぞれ別の列配線に接続されることになる少なくとも２つの素子電極２間に、少なくとも２つの素子電極３が所定の間隔を置いて配置されるように、パターンを決定した。
【００５２】
（下配線の形成）
列方向配線（下配線２３）は、一方の素子電極２に接して、かつそれらを連結するようにライン状のパターンで形成した。
【００５３】
具体的には、Ａｇぺーストインキを用い、所定のパターンのスクリーン版を介してスクリーン印刷した後、乾燥させてから、４８０℃前後の温度で焼成することを、２回繰り返して列方向配線２３を形成した。この列方向配線２３の厚さは約１０μｍ、幅は約５０μｍである。なお終端部は配線取り出し電極として使うために、線幅をより大きくした。
【００５４】
（マトリクス配線部の層間絶縁層の形成）
上下配線を絶縁するために、帯状の層間絶縁層２５を形成した。後に形成される行方向配線（上配線）２４下に、先に形成した列方向配線２３との交差部を覆うように、かつ行方向配線２４と素子電極３との電気的接続が可能なように、接続部２６に開口部を設けて形成した。
【００５５】
具体的には、ＰｂＯを主成分とするガラスペーストを所定のパターンのスクリーン版を介してスクリーン印刷した後、乾燥させてから、４８０℃前後の温度で焼成することを、４回繰り返して層間絶縁層２４を形成した。この層間絶縁層２４の厚みは、全体で約３０μｍであり、幅は４５０μｍである。尚、接続部２６に形成した開口部は櫛歯形状とし、印刷時のペーストのダレにより開口部が塞がれてしまわないように横８０μｍ×縦１００μｍの大きさとしたが、これに伴い隣接する２つの素子電極３ごとに１ヶの開口部とした。
【００５６】
（上配線の形成）
先に形成した層間絶縁層２５の上に、Ａｇぺーストインキをスクリーン印刷した後乾燥させ、この上に再度同様なことを行い２度塗りしてから、４８０℃前後の温度で焼成して行方向配線（上配線）２４を形成した。行方向配線２４は、層間絶縁層２５を挟んで列方向配線２３と交差しており、層間絶縁層２５に設けた開口部で素子電極３と接続されているはずであるが（接続部２６）、絵素数１０２４×３×７６８ヶが全て完全に接続されている保証はない。
【００５７】
この行方向配線２４は電気駆動時に走査電極として作用する。尚、行方向配線２４の厚さは約１５μｍである。図示していないが、外部駆動回路への引出し端子もこれと同様の方法で形成した。
【００５８】
このようにしてＸＹマトリクス配線を有する基板が形成された。
【００５９】
次に、［導電性膜の形成］、前述の［フォーミング工程］及び［活性化工程］を行い、基板上に多数の電子放出素子をマトリクス配線接続してなる電子源基板を作成した。
【００６０】
但し、ここでも絵素数１０２４×３×７６８個が全て完全にフォーミング、活性化されている保証はない。
【００６１】
次に、以上のようにして製造した単純マトリクス配置の電子源基板を用いて、図４に示したような画像形成装置（表示パネル）を製造し、行方向端子と列方向端子を通じて、各電子放出素子に時分割で所定電圧を印加し、さらにメタルバック３３に高電圧を印加し、任意のマトリクス画像パターンを表示させたところ、数十ヶ所の発光量の少ない絵素は発生したものの、少なくともライン状の欠陥など一目で視認されるような画素欠陥は無く、比較的良好な品質の画像を表示することができた。
【００６２】
［比較例１］
本比較例は、図５に示す従来例にあるような、各々の行方向配線（上配線）２４に接続される素子電極３を、隣接する絵素同士の片方づつの導電性膜４と共通のものとして形成した以外は、実施例１と同様の絵素数、絵素ピッチ、構成、製造方法（下配線形成から活性化まで）の電子源基板を製造した。
【００６３】
これにより製造した単純マトリクス配置の電子源基板を用いて、図４に示したような画像形成装置（表示パネル）を製造し、行方向端子と列方向端子を通じて、各電子放出素子に時分割で所定電圧を印加し、さらにメタルバック３３に高電圧を印加し、任意のマトリクス画像パターンを表示させたところ、列方向配線２３に沿ってライン状の表示欠陥が数十本視認された。
【００６４】
これら数十本のライン状表示欠陥の原因について調査したところ、一つの列方向配線２３に沿ったライン状表示欠陥部分において、７６８ヶ中の少なくとも１ヶ所に列方向配線２３に対して隣り合った２つの導電性膜４に、形成されているはずの電子放出部５はなく、単なる導電物として残っていたため、ここと素子電極３を介して２本の列方向配線２３同士が電気的短絡状態となっていた。そのため各電子放出素子に時分割で所定の電圧を印加できないためであった。
【００６５】
さらに隣り合った２つの導電性膜４に電子放出部５が形成されていない原因について調査したところ、以下のことが判明した。
【００６６】
層間絶縁層２５の形成の際に該当する部分の接続部２６は、印刷時のペーストのダレにより開口部が塞がれていること、及び行方向配線形成時のＡｇぺースト焼成熱応力での剥離現象で行方向配線２４と素子電極３の導電不良状態であった。該当する素子電極３において、おそらく形成工程における異物の影響により行方向配線２４と２つの導電性膜４間での断線があった。
【００６７】
上記２つに起因して導電性膜４の部位への間隙（亀裂）形成の際に、所定の真空度のもとで素子電極２，３間に列方向配線２３と行方向配線２４を介して通電処理（フォーミング処理）されるが、その部位の２つの隣り合った導電性膜４へは当然通電できずに亀裂が形成されないで、単なる導電物として最後まで残ってしまったためである。
【００６８】
［実施例２］
本例の電子源基板は、素子電極の形成工程、列方向配線の形成工程、層間絶縁膜の形成工程をより高精度で高精細化が可能、かつ歩留まりの良い製造方法にした以外は、実施例１と同様の絵素数、絵素ピッチ、構成、製造方法（下配線形成から活性化まで）の電子源基板（図６）を製造した。
【００６９】
（素子電極の形成）
ガラス基板２１上に、スパッタ法によってまず下引き層としてチタニウムＴｉ（厚さ５ｎｍ）、その上に白金Ｐｔ（厚さ４０ｎｍ）を成膜した後、ホトレジストを塗布し、露光、現像、エッチングという一連のフォトリソグラフィー法によってパターニングして素子電極２，３を形成した。これにより、先の実施例よりも素子電極２，３はよりシャープで直線性が良く異物による欠陥が少ないパターンが形成された。
【００７０】
（下配線の形成）
材料には銀フォトぺーストインキを用い、スクリーン印刷した後、乾燥させてから、所定のパターンに露光し現像した。この後４８０℃前後の温度で焼成して配線を形成した。これにより、列方向配線（下配線）２３も素子電極２，３同様にシャープで直線性が良いパターンが形成された。
【００７１】
（マトリクス配線部の層間絶縁層の形成）
ＰｂＯを主成分とする感光性のガラスペーストをスクリーン印刷した後、露光−現像した。これを４回繰り返し、最後に４８０℃前後の温度で焼成した。これにより、層間絶縁層２４も列方向配線（下配線）２３同様にシャープで直線性が良いパターンが形成されることで、行方向配線（上配線）と素子電極３とを接続させる為の開口部（接続部２６）も塞がることがなく良好に形成された。
【００７２】
（上配線の形成）
先に形成した層間絶縁層２５の上に、Ａｇぺーストインキをスクリーン印刷した後乾燥させ、この上に再度同様なことを行い２度塗りしてから、４８０℃前後の温度で焼成して行方向配線（上配線）２４を形成した。上配線については実施例１との製造方法上の違いはないので、本実施例においても層間絶縁層２５に設けた開口部（接続部２６）での素子電極３との接続については、絵素数１０２４×３×７６８ヶが全て完全に接続されている保証はない。
【００７３】
次に、［導電性膜の形成］、前述の［フォーミング工程］及び［活性化工程］を行い、基板上に多数の電子放出素子をマトリクス配線接続してなる電子源基板を作成した。
【００７４】
但し、ここでも絵素数１０２４×３×７６８ヶが全て完全にフォーミング、活性化されている保証はない。
【００７５】
次に、以上のようにして製造した単純マトリクス配置の電子源基板を用いて、図４に示したような画像形成装置（表示パネル）を製造し、行方向端子と列方向端子を通じて、各電子放出素子に時分割で所定電圧を印加し、さらにメタルバック３３に高電圧を印加し、任意のマトリクス画像パターンを表示させたところ、数ヶ所の発光量の少ない絵素は発生したものの、少なくともライン状の欠陥など一目で視認されるような画素欠陥は無く、実施例１よりも更に良好な品質の画像を表示することができた。
【００７６】
［比較例２］
本比較例も、図５に示す従来例にあるような、各々の行方向配線（上配線）２４に接続される素子電極３を、隣接する絵素同士の片方づつの導電性膜４と共通のものとして形成した以外は、実施例２と同様の絵素数、絵素ピッチ、構成、製造方法（下配線形成から活性化まで）の電子源基板を製造した。
【００７７】
これにより製造した単純マトリクス配置の電子源基板を用いて、図４に示したような画像形成装置（表示パネル）を製造し、行方向端子と列方向端子を通じて、各電子放出素子に時分割で所定電圧を印加し、さらにメタルバック３３に高電圧を印加し、任意のマトリクス画像パターンを表示させたところ、列方向配線２３に沿ってライン状の表示欠陥が数本視認された。
【００７８】
これら数十本のライン状表示欠陥の原因について調査したところ、比較例１と同様に、一つの列方向配線２３に沿ったライン状表示欠陥部分において、７６８ヶ中１ヶ所に列方向配線２３に対して隣り合った２つの導電性膜４に、形成されているはずの電子放出部５はなく、単なる導電物として残っていため、ここと素子電極３を介して２本の列方向配線２３同士が電気的短絡状態となっていた。そのため各電子放出素子に時分割で所定の電圧を印加できないためであった。
【００７９】
さらに隣り合った２つの導電性膜４に電子放出部５が形成されていない原因について調査したところ、以下のことが判明した。
【００８０】
層間絶縁層２５の形成の際に該当する部分の接続部２６で、行方向配線形成時のＡｇぺースト焼成熱応力での剥離現象で行方向配線２４と素子電極３の導電不良状態であった。該当する素子電極３において、おそらく形成工程における異物の影響により行方向配線２５と２つの導電性膜４間での断線があった。
【００８１】
上記２つに起因して導電性膜４の部位への間隙（亀裂）形成の際に、所定の真空度のもとで素子電極２，３間に列方向配線２３と行方向配線２４を介して通電処理（フォーミング処理）されるが、その部位の２つの隣り合った導電性膜４へは当然通電できずに亀裂が形成されないで、単なる導電物として最後まで残ってしまったためである。
【００８２】
【発明の効果】
以上説明したように、本発明によれば、大面積で高密度な配列による配線基板を歩留まり良く安価で供給できる。
【図面の簡単な説明】
【図１】本発明に係る電子放出素子の一構成例を模式的に示す平面図及び断面図である。
【図２】フォーミング電圧の例を示す図である。
【図３】活性化電圧の例を示す図である。
【図４】画像形成装置（表示パネル）の一構成例を示す斜視図である。
【図５】従来の形態（比較例１、比較例２）に係る電子源基板の模式図である。
【図６】本発明に係る電子源基板の模式図である。
【符号の説明】
１  基板
２、３  素子電極
４  導電性膜
５  電子放出部
２１  電子源基板
２２  側壁
２３  列方向配線（下配線）
２４  行方向配線（上配線）
２５  層間絶縁層
２６  接続部
２７  １絵素を構成する２つの電子放出部（１ユニット）
３１  フェースプレート
３２  蛍光膜
３３  メタルバック
【図１】
2004362904.tif 000003
【図２】
2004362904.tif 000004
【図３】
2004362904.tif 000005
【図４】
2004362904.tif 000006
【図５】
2004362904.tif 000007
【図６】
2004362904.tif 000008