(57)【要約】【課題】直列に接続した２つスイッチング素子のオン・オフ切り替わり時に発生する貫通電流を低減させること。【解決手段】Ｑ１，Ｑ２のオン・オフ切り替えが行われ、Ｑ１をオン動作させるＨレベル信号がインバータ回路１０に入力すると、トランジスタ１１がオン動作しＱ１のゲート電極に電源Ｖｍの電圧を印加してミラー容量への充電を開始させる。Ｑ１のゲート電圧がオン動作する閾値電圧に向かって上昇する。つまりＱ１はスイッチング速度が遅くなるように制御される。この間、フライホイールダイオードＤ２の逆回復電流による貫通電流のレベルが低減される。そして、Ｑ１のゲート電圧が論理反転電圧を超えると、トランジスタ１５がオン動作しＱ１のゲート電極に電源Ｖｍの電圧を印加してミラー容量への充電を加速させる。これによって、Ｑ１はスイッチング速度が速くなるように制御される。【選択図】      図１
2004229445.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の正極端と負極端（接地端）との間に、それぞれにフライホイールダイオードが接続される２つのスイッチング素子を直列に接続し、それを必要個数並列に接続し、直列接続した２つのスイッチング素子を交互にかつ時間比率を変えてオン・オフ動作させ、その接続端からインダクタンス負荷への出力が取り出されるインバータ装置において、
前記２つのスイッチング素子における下アームスイッチング素子をオン動作させる制御信号を受けて、前記下アームスイッチング素子の制御電極に電源電圧を印加してミラー容量への充電を開始させる第１トランジスタと、
前記下アームスイッチング素子をオン動作させる制御信号の発生期間内において前記下アームスイッチング素子の制御電極の電圧が論理反転電圧に到達するタイミングを検出する検出回路と、
前記検出回路の検出信号を受けて前記下アームスイッチング素子の制御電極に電源電圧を印加してミラー容量への充電を加速させる第２トランジスタと、
を備えたことを特徴とするインバータ装置。
【請求項２】
直流電源の正極端と負極端（接地端）との間に、それぞれにフライホイールダイオードが接続される２つのスイッチング素子を直列に接続し、それを必要個数並列に接続し、直列接続した２つのスイッチング素子を交互にかつ時間比率を変えてオン・オフ動作させ、その接続端からインダクタンス負荷への出力が取り出されるインバータ装置において、
前記２つのスイッチング素子における下アームスイッチング素子をオン動作させる制御信号を受けて、前記下アームスイッチング素子の制御電極に電源電圧を印加してミラー容量への充電を開始させる第１トランジスタと、
前記下アームスイッチング素子をオン動作させる制御信号の発生期間内において前記下アームスイッチング素子の両信号電極間の電位差が所定値以下に低下するタイミングを検出する検出回路と、
前記検出回路の検出信号を受けて前記下アームスイッチング素子の制御電極に電源電圧を印加してミラー容量への充電を加速させる第２トランジスタと、
を備えたことを特徴とするインバータ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、インバータ装置に関するものである。
【０００２】
【従来の技術】
インバータ装置は、例えば三相モータの駆動装置として用いられる。三相モータの駆動装置として用いられるインバータ装置における出力回路は、直流電源の正極端と負極端（接地端）との間に、それぞれにフライホイールダイオードが接続される２つのスイッチング素子を直列に接続し、それを３相分並列に接続して構成され、直列接続した２つのスイッチング素子の接続端からモータへの出力が取り出される（例えば非特許文献１）。
【０００３】
この出力回路は、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）方式で制御される。すなわち、出力回路は、直列に接続される２つのスイッチング素子を交互にオン・オフし、そのオン・オフ動作の時間比率を変えることで出力電圧の大きさを変化させ、またオン・オフ動作するスイッチング素子の組合せを変えることで出力電圧の極性を変化させるように制御される。
【０００４】
直列に接続される２つのスイッチング素子は、オン動作状態が重ならないようにオフ動作期間を挟んで交互にオン・オフ動作するように制御されるが、各相のモータ駆動電流はそれぞれ途切れないで流れるようになっている。すなわち、例えば上アームのスイッチング素子がオン動作からオフ動作に切り替わると、下アームのスイッチング素子はオフ動作状態にあるが、モータのインダクタンスに蓄積されたエネルギーによる回生電流が上アームのスイッチング素子に接続されるフライホイールダイオードをモータ駆動電流と同方向に減衰しながら流れる。次いで、下アームのスイッチング素子がオン動作し、同方向のモータ駆動電流が当該下アームのスイッチング素子を流れる。上アームのフライホイールダイオードは、逆電圧が掛かりオフ動作を行う。
【０００５】
【非特許文献１】
ステッピングモータの制御回路設計（ＣＱ出版、真壁  國昭著、３５頁〜１１８頁）
【０００６】
【発明が解決しようとする課題】
しかしながら、上記の動作過程において、下アームのスイッチング素子がオン動作することによって上アームのフライホイールダイオードがオフ動作を行うときに、上アームのフライホイールダイオードには、逆回復特性で定まる時間内逆電流（逆回復電流）が流れるので、瞬時ではあるが、直流電源の正極端と負極端とが短絡する状態が発生し、その間、貫通電流が流れる。上アームのフライホイールダイオードに流れるこの逆回復電流は、下アームのスイッチング素子の切り替わり速度が速い場合には、相当に過大な電流になるので、回路動作が不安定になるという問題がある。
【０００７】
この発明は、上記に鑑みてなされたもので、直列に接続した２つスイッチング素子のオン・オフ切り替わり時に発生する貫通電流を低減させる手段を備えたインバータ装置を得ることを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかるインバータ装置は、直流電源の正極端と負極端（接地端）との間に、それぞれにフライホイールダイオードが接続される２つのスイッチング素子を直列に接続し、それを必要個数並列に接続し、直列接続した２つのスイッチング素子を交互にかつ時間比率を変えてオン・オフ動作させ、その接続端からインダクタンス負荷への出力が取り出されるインバータ装置において、前記２つのスイッチング素子における下アームスイッチング素子をオン動作させる制御信号を受けて、前記下アームスイッチング素子の制御電極に電源電圧を印加してミラー容量への充電を開始させる第１トランジスタと、前記下アームスイッチング素子をオン動作させる制御信号の発生期間内において前記下アームスイッチング素子の制御電極の電圧が論理反転電圧に到達するタイミングを検出する検出回路、または、前記下アームスイッチング素子をオン動作させる制御信号の発生期間内において前記下アームスイッチング素子の両信号電極間の電位差が所定値以下に低下するタイミングを検出する検出回路と、前記検出回路の検出信号を受けて前記下アームスイッチング素子の制御電極に電源電圧を印加してミラー容量への充電を加速させる第２トランジスタとを備えたことを特徴とする。
【０００９】
この発明によれば、接続される２つのスイッチング素子のオン・オフ切り替えが行われ、下アームスイッチング素子をオン動作させる制御信号が発生すると、まず、第１トランジスタが前記下アームスイッチング素子の制御電極に電源電圧を印加してミラー容量への充電を開始させる。ミラー容量への充電は、第１トランジスタのオン抵抗に依存した速さで進行する。これによって、下アームスイッチング素子の制御電極の電圧がオン動作する閾値電圧に向かって徐々に上昇するので、下アームスイッチング素子は徐々に導通状態に移行する。つまり、下アームスイッチング素子はスイッチング速度が遅くなるように制御される。この導通状態に移行する初期過程では、上アームスイッチング素子に接続されるフライホイールダイオードの逆回復電流による貫通電流が流れるが、そのレベルは低減されたものになる。この状態は、下アームスイッチング素子の制御電極の電圧が論理反転電圧に到達するタイミングまで、または、下アームスイッチング素子の両信号電極間の電位差が所定値以下に低下するタイミングまで継続する。そして、検出回路が、下アームスイッチング素子の制御電極の電圧が論理反転電圧に到達するタイミング、または、下アームスイッチング素子の両信号電極間の電位差が所定値以下に低下するタイミングを検出すると、第２トランジスタが下アームスイッチング素子の制御電極に電源電圧を印加してミラー容量への充電を加速させる。これによって、下アームスイッチング素子はスイッチング速度が速くなるように制御されるので、得たい回路特性の要件を満たすことができる。
【００１０】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかるインバータ装置の好適な実施の形態を詳細に説明する。
【００１１】
実施の形態１．
図１は、この発明の実施の形態１であるインバータ装置の出力回路の構成を示す回路図である。まず、この発明の理解を容易にするため、図３と図４を参照してインバータ装置の出力動作について説明する。なお、図３は、この発明が対象とするインバータ装置の出力回路の一般的な構成例を示す回路図である。図４は、図３に示す出力回路においてフライホイールダイオードの逆回復特性とスイッチング素子の動作との関係を説明する特性図である。
【００１２】
図３では、三相モータの駆動回路として用いられるインバータ装置における出力回路が示されている。図３において、直流電源Ｖｍの正極端には、スイッチング素子である３個のＮＭＯＳトランジスタＱ２，Ｑ４，Ｑ６のソース電極がそれぞれ接続され、直流電源Ｖｍの負極端（接地端）には、外付け抵抗器Ｒ１を介してスイッチング素子である３つのＮＭＯＳトランジスタＱ１，Ｑ３，Ｑ５のソース電極がそれぞれ接続されている。
【００１３】
ＮＭＯＳトランジスタＱ１，Ｑ２のドレイン電極は共通に接続され、ＮＭＯＳトランジスタＱ３，Ｑ４のドレイン電極は共通に接続され、ＮＭＯＳトランジスタＱ５，Ｑ６のドレイン電極は共通に接続され、それぞれの接続端は、三相モータＭ１の対応する相入力端に接続されている。
【００１４】
そして、６つのＮＭＯＳトランジスタＱ１〜Ｑ６には、ドレイン・ソース間にフライホイールダイオードＤ１〜Ｄ６がそれぞれ接続されている。なお、ＮＭＯＳトランジスタＱ１〜Ｑ６として二重拡散形のＤＭＯＳトランジスタを用いる場合には、フライホイールダイオードＤ１〜Ｄ６は、ＮＭＯＳトランジスタＱ１〜Ｑ６を形成する際に作られる内蔵ダイオードである。
【００１５】
以上のように構成される出力回路は、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）方式で制御される。すなわち、出力回路は、直列に接続される２つのＮＭＯＳトランジスタ（Ｑ１，Ｑ２）（Ｑ３，Ｑ４）（Ｑ５，Ｑ６）を交互にオン・オフし、そのオン・オフ動作の時間比率を変えることで出力電圧の大きさを変化させ、またオン・オフ動作するＮＭＯＳトランジスタの組合せを変えることで出力電圧の極性を変化させるように制御される。
【００１６】
直列に接続される２つのＮＭＯＳトランジスタ（Ｑ１，Ｑ２）（Ｑ３，Ｑ４）（Ｑ５，Ｑ６）は、オン動作状態が重ならないようにオフ動作期間を挟んで交互にオン・オフ動作するように制御されるが、各相のモータ駆動電流はそれぞれ途切れないで流れるようになっている。以下に三相モータＭ１の１相について説明する。
【００１７】
すなわち、例えば、ＮＭＯＳトランジスタＱ１，Ｑ４をオフ動作状態に設定し、ＮＭＯＳトランジスタＱ２，Ｑ３をオン動作状態に設定すると、ＮＭＯＳトランジスタＱ２→三相モータＭ１→ＮＭＯＳトランジスタＱ３の向きにモータ駆動電流が流れる。
【００１８】
そして、上アームのＮＭＯＳトランジスタＱ２をオフ動作状態に切り替え、上アームのＮＭＯＳトランジスタＱ４をオン動作状態に切り替え、下アームのＮＭＯＳトランジスタＱ３をオフ動作状態に切り替えると、三相モータＭ１のインダクタンスに蓄積されたエネルギーによる回生電流▲１▼がＮＭＯＳトランジスタＱ４→三相モータＭ１→フライホイールダイオードＤ２の向きに減衰しながら流れる。これは、上記のモータ駆動電流と同じ向きである。
【００１９】
次いで、下アームのＮＭＯＳトランジスタＱ１をオン動作状態に切り替えると、同方向のモータ駆動電流▲２▼がＮＭＯＳトランジスタＱ４→三相モータＭ１→ＮＭＯＳトランジスタＱ１の向きに流れる。このとき、フライホイールダイオードＤ２は、逆電圧が掛かりオフ動作を行う。
【００２０】
ところで、上記の動作過程において、下アームのＮＭＯＳトランジスタＱ１がオン動作することによって上アームのフライホイールダイオードＤ２がオフ動作を行うときに、上アームのフライホイールダイオードＤ２には、逆回復特性で定まる時間内逆電流（逆回復電流）が流れるので（図４参照）、瞬時ではあるが、直流電源Ｖｍの正極端と負極端とがフライホイールダイオードＤ２とＮＭＯＳトランジスタＱ１の直列回路を介して短絡する状態が発生し、その間、貫通電流▲３▼が流れる。上アームのフライホイールダイオードＤ２に流れるこの逆回復電流は、下アームのＮＭＯＳトランジスタＱ１の切り替わり速度が速い場合には、相当に過大な電流になる。
【００２１】
次に、図４を参照して、上記の貫通電流▲３▼が発生するときのフライホイールダイオードＤ２とＮＭＯＳトランジスタＱ１の動作について説明する。図４（１）において、フライホイールダイオードＤ２の順方向電流（上記回生電流▲１▼）ＩＦは、時刻Ｔ１までは一定値で、時刻Ｔ１にて逆電圧Ｖｆが印加されると、ゼロに向かって減少し時刻Ｔ２でゼロになるが、逆電圧Ｖｆによって時刻Ｔ２〜時刻Ｔ４までの逆回復時間内、逆回復電流が流れる。この逆回復電流は、中間の時刻Ｔ３にて最大になっている。
【００２２】
図４（２）〜（４）において、ＮＭＯＳトランジスタＱ１のドレイン電極には逆電圧Ｖｆが掛かるので、ドレイン・ソース間電圧Ｖｄｓは、時刻Ｔ１までは、Ｖｍ＋Ｖｆである（図４（２））。ゲート電極にオン動作信号が印加されると、ミラー容量（ゲート容量）Ｃｇｄの充電が開始され、ゲート・ドレイン間電圧Ｖｇｓは、時刻Ｔ１にて閾値電圧Ｖｔｈに到達する（図４（４））。
【００２３】
これによって、ドレイン・ソース間電圧Ｖｄｓは、電圧Ｖｍ＋ＶｆからｄＶ／ｄｔの傾きで降下し、時刻Ｔ２にて電源電圧Ｖｍに到達する（図４（２））。また、ドレイン電流Ｉｄは、時刻Ｔ１にて流れ出し、時刻Ｔ２にて既定値に到達する（図４（３））。そして、ゲート・ドレイン間電圧Ｖｇｓは、閾値電圧ＶｔｈからＶｄｓ／Ｉｄ特性に従って上昇し、時刻Ｔ２にてＶｄｓ／Ｉｄ特性で定まるゲート電圧Ｖｇに到達する（図４（４））。
【００２４】
その後、ドレイン・ソース間電圧Ｖｄｓは、電源電圧ＶｍからｄＶ／ｄｔの傾きで降下し、逆回復電流がピークになる時刻Ｔ３にて０Ｖとなり、以降それを維持する（図４（２））。ミラー容量（ゲート容量）Ｃｇｄの充電は、時刻Ｔ３にて終了する。ドレイン電流Ｉｄは、時刻Ｔ２から逆回復時間が終了する時刻Ｔ４までの期間内、既定値を超えて流れ、時刻Ｔ４以降既定値を維持する（図４（３））。
【００２５】
ここで、図４から理解できるように、フライホイールダイオードＤ２の逆回復特性および逆回復時間を決定するのは、ゲート・ドレイン間電圧Ｖｇｓが閾値電圧Ｖｔｈに到達した時刻Ｔ１からゲート電圧Ｖｇまで上昇する時刻Ｔ２までの区間（Ｉ）および時刻Ｔ２から時刻Ｔ３までの区間（ＩＩ）である。
【００２６】
したがって、貫通電流のレベルを低減するには、時刻Ｔ１〜時刻Ｔ２の区間（Ｉ）と時刻Ｔ２〜時刻Ｔ３の区間（ＩＩ）とを長くすればよい。すなわち、ＮＭＯＳトランジスタＱ１のスイッチング速度を遅くすればよい。しかし、単に、ＮＭＯＳトランジスタＱ１のスイッチング速度を遅くするだけでは、時刻Ｔ３〜時刻Ｔ４の区間（ＩＩＩ）も長くなり、本来得ようとしていた回路特性が得られなくなる。
【００２７】
そこで、この発明では、図３に示す構成で言えばＮＭＯＳトランジスタＱ１〜Ｑ６にはスイッチング速度の速い素子を用いるが、貫通電流のレベルを低減する方策として、下アームのＮＭＯＳトランジスタＱ１，Ｑ３，Ｑ５のスイッチング速度を、時刻Ｔ１〜時刻Ｔ３では遅くし、時刻Ｔ３〜時刻Ｔ４では速くするスイッチング速度切替回路を設け、貫通電流のレベル低減を図りつつ所望の回路特性が得られるようにしている。以下、図１（実施の形態１）および図２（実施の形態２）を参照して具体的に説明する。
【００２８】
実施の形態１であるインバータ装置の出力回路では、図３に示す構成で言えば下アームのＮＭＯＳトランジスタＱ１，Ｑ３，Ｑ５のゲート電圧の上昇過程に応じてスイッチング速度を低速から高速に段階的に切り替えるようにしている。図１では、図３に示したＮＭＯＳトランジスタＱ１，Ｑ２の関係におけるＮＭＯＳトランジスタＱ１に対するスイッチング速度切替回路が抜き出して示されている。
【００２９】
図１において、インバータ回路１０は、ＣＭＯＳインバータ回路であってその入力端（アノード）には、外部からＮＭＯＳトランジスタＱ１をスイッチングさせるオン・オフ制御信号が印加される。インバータ回路１０の出力端には、ＣＭＯＳインバータ回路を構成するＰＭＯＳトランジスタ１１およびＮＭＯＳトランジスタ１２のゲート電極と排他的論理和回路１３の一方の入力端とが接続されている。
【００３０】
ＰＭＯＳトランジスタ１１のソース電極は電源Ｖｍに接続され、ＮＭＯＳトランジスタ１２のソース電極は接地（グランド）に接続されている。ＰＭＯＳトランジスタ１１のドレイン電極とＮＭＯＳトランジスタ１２のドレイン電極は共通に、ＮＭＯＳトランジスタＱ１のゲート電極と排他的論理和回路１３の他方の入力端と排他的論理和回路１３の他方の入力端とＮＡＮＤ回路１４の一方の入力端とに接続されている。
【００３１】
排他的論理和回路１３の出力端はＮＡＮＤ回路１４の他方の入力端に接続されている。ＮＡＮＤ回路１４の出力端はＰＭＯＳトランジスタ１５のゲート電極に接続されている。ＰＭＯＳトランジスタ１５のソース電極は電源Ｖｍに接続され、ドレイン電極はＮＭＯＳトランジスタＱ１のゲート電極に接続されている。
【００３２】
なお、ＰＭＯＳトランジスタ１１は第１トランジスタに対応し、排他的論理和回路１３とＮＡＮＤ回路１４は全体として検出回路に対応し、ＰＭＯＳトランジスタ１５は第２トランジスタに対応している。
【００３３】
次に、図１を参照して、実施の形態１であるインバータ装置の出力回路の動作について説明する。インバータ回路１０に低レベル（以下「Ｌレベル」という）の信号が印加されると、ＰＭＯＳトランジスタ１１はオフ動作を行い、ＮＭＯＳトランジスタ１２はオン動作を行う。その結果、ＮＭＯＳトランジスタＱ１は、ゲート電極がＮＭＯＳトランジスタ１２を介して接地に接続され、オフ動作を行う。
【００３４】
その後、インバータ回路１０に高レベル（以下「Ｈレベル」という）の信号が印加されると、ＰＭＯＳトランジスタ１１はオン動作を行い、ＮＭＯＳトランジスタ１２はオフ動作を行う。その結果、ＮＭＯＳトランジスタＱ１は、ゲート電極がＰＭＯＳトランジスタ１１を介して電源Ｖｍに接続され、ミラー容量Ｃｇｄへの充電が開始する。
【００３５】
このときの充電時間は、ＰＭＯＳトランジスタ１１のオン抵抗に依存し、そのオン抵抗が大きい場合には充電に時間がかかり、ＮＭＯＳトランジスタＱ１のスイッチング速度が遅くなる。つまり、ＮＭＯＳトランジスタＱ１のゲート電圧は、充電の進行状況に応じて徐々に上昇しオン動作する閾値電圧Ｖｔｈに到達する。図４（４）の例で言えば、時刻Ｔ１に至る時間を引き延ばしたのである。この間では、ＮＭＯＳトランジスタＱ１は徐々に導通状態に移行するので、この導通状態に移行する初期過程では、上アームのフライホイールダイオードＤ２の逆回復電流による貫通電流が流れるが、そのレベルは低減されたものになる。
【００３６】
ＮＭＯＳトランジスタＱ１のゲート電圧が閾値電圧Ｖｔｈを超えても排他的論理和回路１３の論理反転電圧に到達するまでは、排他的論理和回路１３は出力をＬレベルにし、ＮＡＮＤ回路１４が出力をＨレベルにしているので、ＰＭＯＳトランジスタ１５がオフ動作状態を維持する。したがって、上記貫通電流のレベル低減動作が継続して行われる。
【００３７】
そして、ＮＭＯＳトランジスタＱ１のゲート電圧が閾値電圧Ｖｔｈを超えて排他的論理和回路１３の論理反転電圧に到達すると、排他的論理和回路１３では、インバータ回路１０の出力がＬレベルで、ＰＭＯＳトランジスタ１１のドレイン電極がＨレベルであるので、出力をＨレベルにする。その結果、ＮＡＮＤ回路１４が出力をＬレベルにし、ＰＭＯＳトランジスタ１５がオン動作を行い、ＮＭＯＳトランジスタＱ１のゲート電極を電源Ｖｍに接続する。
【００３８】
これによって、ＮＭＯＳトランジスタＱ１では、ミラー容量Ｃｇｄへの充電がＰＭＯＳトランジスタ１１およびＰＭＯＳトランジスタ１５の双方からの充電となり、加速されるので、スイッチング速度が速くなる。その後、ＮＭＯＳトランジスタＱ１は、インバータ回路１０に印加されているＨレベルの信号がＬレベルに立ち下がるまで期間内、ドレイン・ソース間電圧Ｖｄｓが０Ｖになるオン動作状態を維持する。図４（４）の例で言えば、区間（ＩＩ）が極端に短くなり、区間（ＩＩＩ）が無くなった場合に相当する。
【００３９】
ここで、ＮＭＯＳトランジスタＱ１のスイッチング速度は、ミラー容量Ｃｇｄを考慮し、ＰＭＯＳトランジスタ１１およびＰＭＯＳトランジスタ１５のオン抵抗を目的に合わせて設定することで、自由に変えることができる。
【００４０】
このように、実施の形態１によれば、下アームのＮＭＯＳトランジスタがオン駆動されるときに、スイッチング速度をゲート電圧が閾値電圧まで到達する期間では遅くなるように制御し、閾値電圧を超えて論理反転電圧を過ぎると速くなるように制御することができるので、貫通電流のレベルを低減しつつ本来得ようとしていた回路特性を得ることができる。
【００４１】
実施の形態２．
図２は、この発明の実施の形態２であるインバータ装置の出力回路の構成を示す回路図である。なお、図２では、図１に示した構成と同一ないしは同等である構成要素には、同一の符号が付されている。ここでは、この実施の形態２に関わる部分を中心に説明する。
【００４２】
図２に示すように、実施の形態２であるインバータ装置の出力回路では、図１に示した構成において、検出回路を構成する排他的論理和回路１３とＮＡＮＤ回路１４に代えて、検出回路を構成するコンパレータ２３とＮＡＮＤ回路２４が設けられている。
【００４３】
コンパレータ２３の正相入力端（＋）には、ＮＭＯＳトランジスタＱ１のドレイン電極が接続され、コンパレータ２３の逆相入力端（＋）には、ＮＭＯＳトランジスタＱ１のソース電極と外付け抵抗器Ｒ１との接続端が接続され、コンパレータ２３の出力端は、ＮＡＮＤ回路２４の一方の入力端に接続されている。ＮＡＮＤ回路２４の他方の入力端には、インバータ回路１０の入力端が接続され、ＮＡＮＤ回路２４の出力端は、ＰＭＯＳトランジスタ１５のゲート電極が接続されている。
【００４４】
次に、図２を参照して、実施の形態２であるインバータ装置の出力回路の動作について説明する。インバータ回路１０にＬレベルの信号が印加されると、ＰＭＯＳトランジスタ１１はオフ動作を行い、ＮＭＯＳトランジスタ１２はオン動作を行う。その結果、ＮＭＯＳトランジスタＱ１は、ゲート電極がＮＭＯＳトランジスタ１２を介して接地に接続され、オフ動作を行う。
【００４５】
その後、インバータ回路１０にＨレベルの信号が印加されると、ＰＭＯＳトランジスタ１１はオン動作を行い、ＮＭＯＳトランジスタ１２はオフ動作を行う。その結果、ＮＭＯＳトランジスタＱ１は、ゲート電極がＮＭＯＳトランジスタ１１を介して電源Ｖｍに接続され、ミラー容量Ｃｇｄへの充電が開始する。
【００４６】
このときの充電時間は、ＰＭＯＳトランジスタ１１のオン抵抗に依存し、そのオン抵抗が大きい場合には充電に時間がかかり、ＮＭＯＳトランジスタＱ１のスイッチング速度が遅くなる。つまり、ＮＭＯＳトランジスタＱ１のゲート電圧は、充電の進行状況に応じて徐々に上昇しオン動作する閾値電圧Ｖｔｈに到達する。図４（４）の例で言えば、時刻Ｔ１に至る時間を引き延ばしたのである。この間では、ＮＭＯＳトランジスタＱ１は徐々に導通状態に移行するので、この導通状態に移行する初期過程では、上アームのフライホイールダイオードＤ２の逆回復電流による貫通電流が流れるが、そのレベルは低減されたものになる。
【００４７】
ＮＭＯＳトランジスタＱ１のゲート電圧が閾値電圧Ｖｔｈを超えてもドレイン・ソース間電圧Ｖｄｓがある値以下の電圧に低下するまでは、コンパレータ２３が出力をＬレベルにし、ＮＡＮＤ回路２４が出力をＨレベルにしているので、ＰＭＯＳトランジスタ１５がオフ動作状態を維持する。したがって、上記貫通電流のレベル低減動作が継続して行われる。
【００４８】
そして、ＮＭＯＳトランジスタＱ１のドレイン・ソース間電圧Ｖｄｓがある値以下の電圧に低下すると、コンパレータ２３が出力をＨレベルにする。その結果、ＮＡＮＤ回路２４が出力をＬレベルにし、ＰＭＯＳトランジスタ１５がオン動作を行い、ＮＭＯＳトランジスタＱ１のゲート電極を電源Ｖｍに接続する。
【００４９】
これによって、ＮＭＯＳトランジスタＱ１では、ミラー容量Ｃｇｄへの充電がＰＭＯＳトランジスタ１１およびＰＭＯＳトランジスタ１５の双方からの充電となり、加速されるので、スイッチング速度が速くなる。その後、ＮＭＯＳトランジスタＱ１は、インバータ回路１０に印加されているＨレベルの信号がＬレベルに立ち下がるまでの期間内、ドレイン・ソース間電圧Ｖｄｓが０Ｖになるオン動作状態を維持する。図４（４）の例で言えば、区間（ＩＩ）が短くなり、区間（ＩＩＩ）が無くなった場合に相当する。
【００５０】
ここで、ＮＭＯＳトランジスタＱ１のスイッチング速度は、実施の形態１と同様に、ミラー容量Ｃｇｄを考慮し、ＰＭＯＳトランジスタ１１およびＰＭＯＳトランジスタ１５のオン抵抗を目的に合わせて設定することで、自由に変えることができる。
【００５１】
このように、実施の形態２によれば、下アームのＮＭＯＳトランジスタがオン駆動されるときに、スイッチング速度をゲート電圧が閾値電圧まで到達する期間では遅くなるように制御し、ドレイン・ソース間電圧が所定値以下になった以降は速くなるように制御することができるので、実施の形態１と同様に、貫通電流のレベルを低減しつつ本来得ようとしていた回路特性を得ることができる。
【００５２】
なお、実施の形態１，２では、スイッチング素子としてフライホイールダイオードが内蔵される二重拡散形のＤＭＯＳトランジスタを用いる場合を示したが、その他、バイポーラトランジスタやＩＧＢＴも同様に用いることができる。バイポーラトランジスタやＩＧＢＴを用いる場合は、フライホイールダイオードは外付けすることになる。
【００５３】
また、三相モータの駆動回路への適用例を示したが、この発明は、これに限定されるものではなく、任意のインダクタンス負荷について適用できることは言うまでもない。
【００５４】
【発明の効果】
以上説明したように、この発明によれば、接続される２つのスイッチング素子のオン・オフ切り替えが行われ、下アームスイッチング素子をオン動作させる制御信号が発生すると、まず、下アームスイッチング素子はスイッチング速度が遅くなるように制御される。この下アームスイッチング素子が導通状態に移行する初期過程では、上アームスイッチング素子に接続されるフライホイールダイオードの逆回復電流による貫通電流が流れるが、そのレベルは低減されたものになる。この状態は下アームスイッチング素子の制御電極の電圧が論理反転電圧を超えるタイミングまで、または、下アームスイッチング素子の両信号電極間の電位差が所定値以下に低下するタイミングまで継続する。そして、下アームスイッチング素子の制御電極の電圧が論理反転電圧を超えると、または、下アームスイッチング素子の両信号電極間の電位差が所定値以下に低下すると、下アームスイッチング素子はスイッチング速度が速くなるように制御されるので、得たい回路特性の要件を満たすことができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１であるインバータ装置の出力回路の構成を示す回路図である。
【図２】この発明の実施の形態２であるインバータ装置の出力回路の構成を示す回路図である。
【図３】この発明が対象とするインバータ装置の出力回路の一般的な構成例を示す回路図である。
【図４】図３に示す出力回路においてフライホイールダイオードの逆回復特性とスイッチング素子の動作との関係を説明する特性図である。
【符号の説明】
１０  インバータ回路、１１，１５  ＰＭＯＳトランジスタ、１２  ＮＭＯＳトランジスタ、１３  排他的論理和回路、１４，２４  ＮＡＮＤ回路、２３  コンパレータ、Ｑ１〜Ｑ６  ＮＭＯＳトランジスタ、Ｄ１〜Ｄ６  フライホイールダイオード。
【図１】
2004229445.tif 000003
【図２】
2004229445.tif 000004
【図３】
2004229445.tif 000005
【図４】
2004229445.tif 000006