(57)【要約】【課題】長軸偏向方式のインタレース走査の映像信号に基づいて短軸偏向方式に従い高い解像度で映像を表示することができ、消費電力およびコストの上昇が抑制された映像信号処理装置および映像信号処理方法を提供することである。【解決手段】位相シフト回路１０は、フィールド判定信号ＳＥＬがハイレベルを示すときには垂直同期信号Ｖ２を垂直同期信号Ｖ２２として出力し、フィールド判定信号ＳＥＬがローレベルを示すときには垂直同期信号Ｖ２の位相を読み出しクロック信号ＲＣＫ２の半周期分シフトすることにより得られる垂直同期信号Ｖ２２を出力する。その結果、奇数フィールドにおける垂直偏向電流ＩＶ２と偶数フィールドにおける垂直偏向電流ＩＶ２とが互いに位相差を有し、奇数フィールドでの映像信号に基づいて画面上に表示される画素の位置と偶数フィールドでの映像信号に基づいて画面上に表示される画素の位置とが異なり重複しない。【選択図】        図１
2004282518.tif 000002
【特許請求の範囲】
【請求項１】
長方形の画面上に長軸方向の偏向によりインタレース走査で映像を表示する長軸偏向方式に従う映像信号に基づいて、長方形の画面上に短軸方向の偏向により映像を表示する短軸偏向方式に従って画面上に映像を表示するための映像信号処理装置であって、
短軸偏向方式において短軸方向走査周期を規定する第１の同期信号および長軸方向走査周期を規定する第２の同期信号を発生する同期信号発生手段と、
前記長軸偏向方式の奇数フィールドの映像信号を記憶するための第１の記憶手段と、
前記長軸偏向方式の偶数フィールドの映像信号を記憶するための第２の記憶手段と、
読み出しクロック信号を発生する読み出しクロック発生手段と、
前記読み出しクロック発生手段により発生される読み出しクロック信号に応答して前記第１の記憶手段から短軸偏向方式に従う奇数フィールドの映像信号を読み出し、前記読み出しクロック発生手段により発生される読み出しクロック信号に応答して前記第２の記憶手段から短軸偏向方式に従う偶数フィールドの映像信号を読み出す読み出し手段と、
前記第１の同期信号に基づいて互いに位相差を有する第１および第２の短軸偏向同期信号を生成する同期信号生成手段と、
奇数フィールドにおいて前記第１の短軸偏向同期信号に応答して電子ビームを短軸方向に偏向するための偏向電流を発生し、偶数フィールドにおいて前記第２の短軸偏向同期信号に応答して電子ビームを短軸方向に偏向するための偏向電流を発生する第１の偏向手段と、
前記同期信号発生手段により発生される第２の同期信号に応答して、電子ビームを長軸方向に偏向するための偏向電流を発生する第２の偏向手段とを備えたことを特徴とする映像信号処理装置。
【請求項２】
前記第１の短軸偏向同期信号と前記第２の短軸偏向同期信号とは互いに前記読み出しクロック信号の周期よりも小さい位相差を有することを特徴とする請求項１記載の映像信号処理装置。
【請求項３】
前記第１の短軸偏向同期信号と前記第２の短軸偏向同期信号とは互いに前記読み出しクロック信号の周期の半分の位相差を有することを特徴とする請求項１または２記載の映像信号処理装置。
【請求項４】
長方形の画面上に長軸方向の偏向によりインタレース走査で映像を表示する長軸偏向方式に従う映像信号に基づいて、長方形の画面上に短軸方向の偏向により映像を表示する短軸偏向方式に従って画面上に映像を表示するための映像信号処理装置であって、
短軸偏向方式において短軸方向走査周期を規定する第１の同期信号および長軸方向走査周期を規定する第２の同期信号を発生する同期信号発生手段と、
前記同期信号発生手段により発生される第１の同期信号に応答して、電子ビームを短軸方向に偏向するための第１の偏向電流を発生する第１の偏向手段と、
前記同期信号発生手段により発生される第２の同期信号に応答して、電子ビームを長軸方向に偏向するための第２の偏向電流を発生する第２の偏向手段と、
前記長軸偏向方式の奇数フィールドの映像信号を記憶するための第１の記憶手段と、
前記長軸偏向方式の偶数フィールドの映像信号を記憶するための第２の記憶手段と、
互いに位相差を有する第１および第２の読み出しクロック信号を発生する読み出しクロック発生手段と、
前記読み出しクロック発生手段により発生される第１の読み出しクロック信号に応答して前記第１の記憶手段から短軸偏向方式に従う奇数フィールドの映像信号を読み出し、前記読み出しクロック発生手段により発生される第２の読み出しクロック信号に応答して前記第２の記憶手段から短軸偏向方式に従う偶数フィールドの映像信号を読み出す読み出し手段とを備えたことを特徴とする映像信号処理装置。
【請求項５】
前記第１の読み出しクロック信号と前記第２の読み出しクロック信号とは互いに前記第１の読み出しクロック信号の周期よりも小さい位相差を有することを特徴とする請求項４記載の映像信号処理装置。
【請求項６】
前記第１の読み出しクロック信号と前記第２の読み出しクロック信号とは互いに前記第１の読み出しクロック信号の周期の半分の位相差を有することを特徴とする請求項４または５記載の映像信号処理装置。
【請求項７】
長方形の画面上に長軸方向の偏向によりインタレース走査で映像を表示する長軸偏向方式に従う映像信号に基づいて、長方形の画面上に短軸方向の偏向により映像を表示する短軸偏向方式に従って画面上に映像を表示するための映像信号処理方法であって、
短軸偏向方式において短軸方向走査周期を規定する第１の同期信号および長軸方向走査周期を規定する第２の同期信号を発生するステップと、
長軸偏向方式の奇数フィールドの映像信号を第１の記憶手段に記憶するステップと、
長軸偏向方式の偶数フィールドの映像信号を第２の記憶手段に記憶するステップと、
読み出しクロック信号を発生するステップと、
前記読み出しクロック信号に応答して前記第１の記憶手段から短軸偏向方式に従う奇数フィールドの映像信号を読み出し、前記読み出しクロック信号に応答して前記第２の記憶手段から短軸偏向方式に従う偶数フィールドの映像信号を読み出すステップと、
前記第１の同期信号に基づいて互いに位相差を有する第１および第２の短軸偏向同期信号を生成するステップと、
奇数フィールドにおいて前記第１の短軸偏向同期信号に応答して電子ビームを短軸方向に偏向するための偏向電流を発生し、偶数フィールドにおいて前記第２の短軸偏向同期信号に応答して電子ビームを短軸方向に偏向するための偏向電流を発生するステップと、
前記発生される第２の同期信号に応答して、電子ビームを長軸方向に偏向するための偏向電流を発生するステップとを備えたことを特徴とする映像信号処理方法。
【請求項８】
長方形の画面上に長軸方向の偏向によりインタレース走査で映像を表示する長軸偏向方式に従う映像信号に基づいて、長方形の画面上に短軸方向の偏向により映像を表示する短軸偏向方式に従って画面上に映像を表示するための映像信号処理方法であって、
短軸偏向方式において短軸方向走査周期を規定する第１の同期信号および長軸方向走査周期を規定する第２の同期信号を発生するステップと、
前記発生される第１の同期信号に応答して、電子ビームを短軸方向に偏向するための第１の偏向電流を発生するステップと、
前記発生される第２の同期信号に応答して、電子ビームを長軸方向に偏向するための第２の偏向電流を発生するステップと、
長軸偏向方式の奇数フィールドの映像信号を第１の記憶手段に記憶するステップと、
長軸偏向方式の偶数フィールドの映像信号を第２の記憶手段に記憶するステップと、
互いに位相差を有する第１および第２の読み出しクロック信号を発生するステップと、
前記発生される第１の読み出しクロック信号に応答して前記第１の記憶手段から短軸偏向方式に従う奇数フィールドの映像信号を読み出し、前記発生される第２の読み出しクロック信号に応答して前記第２の記憶手段から短軸偏向方式に従う偶数フィールドの映像信号を読み出すステップとを備えたことを特徴とする映像信号処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子ビームを画面の短軸方向に偏向させることにより画面上に短軸方向の走査線を形成するための映像信号処理装置および映像信号処理方法に関する。
【０００２】
【従来の技術】
通常のテレビジョン装置では、電子ビームを水平方向に偏向させることにより画面上に水平方向の走査線を形成している。しかし、近年、ＨＤＴＶ（高品位テレビジョン）装置のように大画面化に伴って電子ビームの偏向角度が増大している。その結果、特に画面が横方向に大きくなると電子ビームの偏向角度がさらに増大し、電子ビームのスポットの形状が画面の左端部および右端部で著しく偏平するという問題が生じる。
【０００３】
電子ビームを画面の短軸方向（短辺方向）に偏向させることにより、画面上に短軸方向の走査線を形成する画像表示装置が提案されている（特許文献１参照）。
【０００４】
なお、以下においては、画面が横長であるものとして説明を行う。したがって、画面の短軸方向は縦方向であり、長軸方向は横方向である。長方形の画面の短軸方向と平行に電子ビームを偏向することにより短軸方向に平行な走査線を形成する方式を縦偏向方式と呼び、長方形の画面の長軸方向（長辺方向）に平行に電子ビームを偏向することにより長軸方向に平行な走査線を形成する方式を従来の横偏向方式と呼ぶ。
【０００５】
図１２（ａ）は横偏向方式による走査線の形成を説明するための模式図であり、図１２（ｂ）は縦偏向方式による走査線の形成を説明するための模式図である。
【０００６】
横偏向方式では、図１２（ａ）に示すように、横長の画面５００の左端より右端へ長軸と平行な走査線が形成される。また、図１２（ｂ）に示すように、縦偏向方式では、横長の画面５００の上端より下端へ短軸と平行な走査線が形成される。
【０００７】
このように、縦偏向方式では、横偏向方式に比べて画面上での走査距離が短いため、電子ビームの偏向角度も小さくなる。
【０００８】
次に、図１３（ａ）は横偏向方式による電子ビームのスポットの形状を示す模式図であり、図１３（ｂ）は縦偏向方式による電子ビームのスポットの形状を示す模式図である。
【０００９】
図１３（ａ），（ｂ）においては、画面の中央部における電子ビームのスポット５０１、画面の中央上端部における電子ビームのスポット５０２、画面の右上端部における電子ビームのスポット５０３および画面の中央右端部における電子ビームのスポット５０４が示される。以下、画面の中央上端部、画面の右上端部および画面の中央右端部を合わせて画面の周辺部と呼ぶ。
【００１０】
図１３（ａ），（ｂ）に示すように、画面の中央部における電子ビームのスポット５０１はほぼ円形となっているが、画面の周辺部における電子ビームのスポット５０２，５０３，５０４は偏平して楕円形となっている。
【００１１】
縦偏向方式では、横偏向方式と比較して電子ビームの偏向角度が小さいため、画面の周辺部での電子ビームのスポット５０２，５０３，５０４の変形量が小さい。したがって、スポット径を縮小し、解像度を向上させることができる。また、電子ビームの偏向角度が小さいため、電子銃に印加するダイナミックフォーカス電圧を低減することができる。その結果、消費電力を低減することができる。
【００１２】
【特許文献１】
特許第２９１６４７８号公報
【００１３】
【発明が解決しようとする課題】
しかしながら、横偏向方式のインタレース走査の映像信号を縦偏向方式により画面に表示した場合には、奇数フィールドの画素と、偶数フィールドとの画素とが同じ位置に形成され、解像度が低下する。
【００１４】
図１４はインタレース走査の映像信号を横偏向方式により画面に表示した状態を示す模式図であり、図１５はメモリを用いて横偏向方式の映像信号を縦偏向方式の映像信号に変換する方法を示す模式図である。また、図１６、図１７および図１８は図１５のメモリに書き込まれた映像信号を縦偏向方式により画面に表示した状態を示す模式図である。
【００１５】
図１４（ａ）は奇数フィールドの画素を示し、図１４（ｂ）は偶数フィールドの画素を示す。また、ｍは各フィールドの垂直方向の画素数すなわち各フィールドの走査線数に相当し、ｋは各フィールドの水平方向の画素数すなわち各走査線数上の画素数に相当する。
【００１６】
まず、図１４（ａ）に示すように、奇数フィールドでは、画素ａ１１〜画素ａ１ｋ、画素ａ２１〜画素ａ２ｋ、以下、同様に画素ａｍ１〜画素ａｍｋの順に画面５００上に表示される。また、図１４（ｂ）に示すように、偶数フィールドでは、画素ｂ１１〜画素ｂ１ｋ、画素ｂ２１〜画素ｂ２ｋ、以下、同様に画素ｂｍ１〜画素ｂｍｋの順に画面５００上に表示される。
【００１７】
この場合、偶数フィールドの走査線は、奇数フィールドの走査線間に形成される。具体的には、奇数フィールドの第１番目の走査線上の画素ａ１１〜画素ａ１ｋと第２番目の走査線上の画素ａ２１〜画素ａ２ｋとの中間位置に偶数フィールドの第１番目の走査線上の画素ｂ１１〜画素ｂ１ｋが形成される。
【００１８】
次に、図１５に示すように、メモリ１２は、２つのメモリ領域１２ａおよび１２ｂを有する。なお、図１４の各画素に対応する画素データが書き込まれるメモリのアドレスを当該画素と同一符号で表す。
【００１９】
書き込み時には、メモリ領域１２ａに矢印Ｘで示される方向に順に画素データが書き込まれる。まず、アドレスａ１１〜ａ１ｋに順に画素データが書き込まれ、次に、アドレスａ２１〜ａ２ｋに順に画素データが書き込まれ、さらに、アドレスａ３１〜ａ３ｋに順に画素データが書き込まれ、最後に、アドレスａｍ１〜ａｍｋに順に画素データが書き込まれる。続いて、メモリ領域１２ｂに矢印Ｘで示される方向に順に画素データが書き込まれる。まず、アドレスｂ１１〜ｂ１ｋに順に画素データが書き込まれ、次に、アドレスｂ２１〜ｂ２ｋに順に画素データが書き込まれ、さらに、アドレスｂ３１〜ｂ３ｋに順に画素データが書き込まれ、最後に、アドレスｂｍ１〜ｂｍｋに順に画素データが書き込まれる。
【００２０】
このメモリ領域１２ｂに画素データが書き込まれる際、メモリ領域１２ａに書き込まれた画素データの読み出しが行われる。
【００２１】
図１５（ｂ）に示すように、読み出し時には、メモリ領域１２ａから矢印Ｙで示される方向に順に画素データが読み出される。まず、アドレスａ１１〜ａｍ１から順に画素データが読み出され、次に、アドレスａ１２〜ａｍ２から順に画素データが読み出され、さらに、アドレスａ１３〜ａｍ３から順に画素データが読み出され、最後に、アドレスａ１ｋ〜ａｍｋに順に画素データが読み出される。そして、メモリ領域１２ａに次のフィールドの画素データが書き込まれる際、メモリ領域１２ｂに書き込まれた画素データの読み出しが行われる。
【００２２】
このように、メモリ領域１２ａに画素データの書き込みが行われている間にメモリ領域１２ｂから画素データの読み出しが行われ、メモリ領域１２ａから画素データの読み出しが行われている間にメモリ領域１２ｂに画素データの書き込みが行われる。その結果、横偏向方式の映像信号が縦偏向方式の映像信号に変換され、図１６に示すように、縦偏向方式により画面上に画素が表示される。
【００２３】
図１６（ａ）は奇数フィールドの画素を示し、図１６（ｂ）は偶数フィールドの画素を示す。
【００２４】
まず、図１６（ａ）に示すように、奇数フィールドでは、画素ａ１１〜画素ａｍ１、画素ａ１２〜画素ａｍ２、以下、同様に画素ａ１ｋ〜画素ａｍｋの順に画面５００上に表示される。また、図１６（ｂ）に示すように、偶数フィールドでは、画素ｂ１１〜画素ｂｍ１、画素ｂ１２〜画素ｂｍ２、以下、同様に画素ｂ１ｋ〜画素ｂｍｋの順に画面５００上に表示される。
【００２５】
そして、図１７および図１８に示すように、偶数フィールドの画素は、奇数フィールドの画素の上に重複して表示されるため、解像度が低下する。
【００２６】
解像度の低下を防止する手段として、各フィールドの画素データを用いて補間処理を行うことによりインタレース走査の映像信号をプログレッシブ走査の映像信号に変換することが可能である。
【００２７】
この場合、横偏向方式のインタレース走査の映像信号をＡ／Ｄ（アナログ・デジタル）コンバータにより画素データからなるデジタルの映像信号に変換し、補間処理回路により画素データの補間処理を行いプログレッシブ走査の映像信号を生成する。さらに、横偏向方式のプログレッシブ走査の映像信号をメモリを用いて縦偏向方式のプログレッシブ走査の映像信号に変換し、Ｄ／Ａ（デジタル・アナログ）コンバータによりアナログの映像信号に変換する。
【００２８】
このようにして、横偏向方式のインタレース走査の映像信号を縦偏向方式のプログレッシブ走査の映像信号に変換することにより解像度の低下を防止することができる。
【００２９】
しかしながら、横偏向方式のインタレース走査の映像信号を縦偏向方式のプログレッシブ走査の映像信号に変換する場合、補間処理回路、メモリおよびＤ／Ａコンバータのためのクロック周波数をＡ／Ｄコンバータのためのクロック周波数の２倍にする必要がある。そのため、消費電力が高くなるとともに、高速動作が可能な高価な部品が必要となる。
【００３０】
本発明の目的は、長軸偏向方式のインタレース走査の映像信号に基づいて短軸偏向方式に従い高い解像度で映像を表示することができ、消費電力およびコストの上昇が抑制された映像信号処理装置および映像信号処理方法を提供することである。
【００３１】
【課題を解決するための手段】
（第１の発明）
第１の発明に係る映像信号処理装置は、長方形の画面上に長軸方向の偏向によりインタレース走査で映像を表示する長軸偏向方式に従う映像信号に基づいて、長方形の画面上に短軸方向の偏向により映像を表示する短軸偏向方式に従って画面上に映像を表示するための映像信号処理装置であって、短軸偏向方式において短軸方向走査周期を規定する第１の同期信号および長軸方向走査周期を規定する第２の同期信号を発生する同期信号発生手段と、長軸偏向方式の奇数フィールドの映像信号を記憶するための第１の記憶手段と、長軸偏向方式の偶数フィールドの映像信号を記憶するための第２の記憶手段と、読み出しクロック信号を発生する読み出しクロック発生手段と、読み出しクロック発生手段により発生される読み出しクロック信号に応答して第１の記憶手段から短軸偏向方式に従う奇数フィールドの映像信号を読み出し、読み出しクロック発生手段により発生される読み出しクロック信号に応答して第２の記憶手段から短軸偏向方式に従う偶数フィールドの映像信号を読み出す読み出し手段と、第１の同期信号に基づいて互いに位相差を有する第１および第２の短軸偏向同期信号を生成する同期信号生成手段と、奇数フィールドにおいて第１の短軸偏向同期信号に応答して電子ビームを短軸方向に偏向するための偏向電流を発生し、偶数フィールドにおいて第２の短軸偏向同期信号に応答して電子ビームを短軸方向に偏向するための偏向電流を発生する第１の偏向手段と、同期信号発生手段により発生される第２の同期信号に応答して、電子ビームを長軸方向に偏向するための偏向電流を発生する第２の偏向手段とを備えたものである。
【００３２】
第１の発明に係る映像信号処理装置においては、短軸偏向方式において短軸方向走査周期を規定する第１の同期信号および長軸方向走査周期を規定する第２の同期信号が同期信号発生手段により発生される。また、第１の同期信号に基づいて互いに位相差を有する第１および第２の短軸偏向同期信号が同期信号生成手段により生成される。
【００３３】
長軸偏向方式の奇数フィールドの映像信号が第１の記憶手段により記憶され、読み出しクロック発生回路により発生される読み出しクロック信号に応答して第１の記憶手段から短軸偏向方式に従う奇数フィールドの映像信号が読み出し手段により読み出される。その際、奇数フィールドにおいて第１の短軸偏向同期信号に応答して偏向電流が発生され電子ビームが短軸方向に偏向されるとともに、第２の同期信号に応答して偏向電流が第２の偏向手段により発生され電子ビームが長軸方向に偏向される。
【００３４】
また、長軸偏向方式の偶数フィールドの映像信号が第２の記憶手段により記憶され、読み出しクロック発生回路により発生される読み出しクロック信号に応答して第２の記憶手段から短軸偏向方式に従う偶数フィールドの映像信号が読み出し手段により読み出される。その際、偶数フィールドにおいて第２の短軸偏向同期信号に応答して偏向電流が第１の偏向手段により発生され電子ビームが短軸方向に偏向されるとともに、第２の同期信号に応答して偏向電流が第２の偏向手段により発生され電子ビームが長軸方向に偏向される。
【００３５】
この場合、奇数フィールドにおける垂直偏向電流と偶数フィールドにおける垂直偏向電流とが互いに位相差を有するので、奇数フィールドでの映像信号に基づいて画面上に表示される画素の位置と、偶数フィールドでの映像信号に基づいて画面上に表示される画素の位置とが異なり、重複しない。また、補間処理を必要としないので、高速処理による消費電力の増加および高価な部品の使用によるコスト上昇を伴うことなく、解像度の高い映像を表示することができる。
【００３６】
（第２の発明）
第２の発明に係る映像信号処理装置は、第１の発明に係る映像信号処理装置の構成において、第１の短軸偏向同期信号と第２の短軸偏向同期信号とは互いに読み出しクロック信号の周期よりも小さい位相差を有するものである。
【００３７】
この場合、第１の短軸偏向同期信号と第２の短軸偏向同期信号とは互いに読み出しクロック信号の周期よりも小さい位相差を有するので、奇数フィールドでの映像信号に基づいて画面上に表示される画素と画素との間に、偶数フィールドでの映像信号に基づいて表示される画素を表示することができる。
【００３８】
（第３の発明）
第３の発明に係る映像信号処理装置は、第１または第２の発明に係る映像信号処理装置の構成において、第１の短軸偏向同期信号と第２の短軸偏向同期信号とは互いに読み出しクロック信号の周期の半分の位相差を有するものである。
【００３９】
この場合、第１の短軸偏向同期信号と第２の短軸偏向同期信号とは互いに読み出しクロック信号の周期の半分の位相差を有するので、奇数フィールドでの映像信号に基づいて画面上に表示される画素と画素との中間に、偶数フィールドでの映像信号に基づいて表示される画素を表示することができる。したがって、画面上に各フィールドの画素を均一に表示することができる。
【００４０】
（第４の発明）
第４の発明に係る映像信号処理装置は、長方形の画面上に長軸方向の偏向によりインタレース走査で映像を表示する長軸偏向方式に従う映像信号に基づいて、長方形の画面上に短軸方向の偏向により映像を表示する短軸偏向方式に従って画面上に映像を表示するための映像信号処理装置であって、短軸偏向方式において短軸方向走査周期を規定する第１の同期信号および長軸方向走査周期を規定する第２の同期信号を発生する同期信号発生手段と、同期信号発生手段により発生される第１の同期信号に応答して、電子ビームを短軸方向に偏向するための第１の偏向電流を発生する第１の偏向手段と、同期信号発生手段により発生される第２の同期信号に応答して、電子ビームを長軸方向に偏向するための第２の偏向電流を発生する第２の偏向手段と、長軸偏向方式の奇数フィールドの映像信号を記憶するための第１の記憶手段と、長軸偏向方式の偶数フィールドの映像信号を記憶するための第２の記憶手段と、互いに位相差を有する第１および第２の読み出しクロック信号を発生する読み出しクロック発生手段と、読み出しクロック発生手段により発生される第１の読み出しクロック信号に応答して第１の記憶手段から短軸偏向方式に従う奇数フィールドの映像信号を読み出し、読み出しクロック発生手段により発生される第２の読み出しクロック信号に応答して第２の記憶手段から短軸偏向方式に従う偶数フィールドの映像信号を読み出す読み出し手段とを備えたものである。
【００４１】
第４の発明に係る映像信号処理装置においては、短軸偏向方式において短軸方向走査周期を規定する第１の同期信号および長軸方向走査周期を規定する第２の同期信号が同期信号発生手段により発生される。互いに位相位相差を有する第１および第２の読み出しクロック信号が読み出しクロック発生手段により発生される。
【００４２】
第１の同期信号に応答して第１の偏向電流が第１の偏向手段により発生され電子ビームが短軸方向に偏向されるとともに、第２の同期信号に応答して、第２の偏向電流が第２の偏向手段により発生され電子ビームが長軸方向に偏向される。
【００４３】
長軸偏向方式の奇数フィールドの映像信号が第１の記憶手段により記憶され、読み出しクロック発生回路により発生される第１の読み出しクロック信号に応答して第１の記憶手段から短軸偏向方式に従う奇数フィールドの映像信号が読み出し手段により読み出される。また、長軸偏向方式の偶数フィールドの映像信号が第２の記憶手段により記憶され、読み出しクロック発生回路により発生される第２の読み出しクロック信号に応答して第２の記憶手段から短軸偏向方式に従う偶数フィールドの映像信号が読み出し手段により読み出される。
【００４４】
この場合、奇数フィールドにおける読み出しクロック信号と偶数フィールドにおける読み出しクロック信号とが互いに位相差を有するので、奇数フィールドでの映像信号に基づいて画面上に表示される画素の位置と、偶数フィールドでの映像信号に基づいて画面上に表示される画素の位置とが異なり、重複しない。また、補間処理を必要としないので、高速処理による消費電力の増加および高価な部品の使用によるコスト上昇を伴うことなく、解像度の高い映像を表示することができる。
【００４５】
（第５の発明）
第５の発明に係る映像信号処理装置は、第４の発明に係る映像信号処理装置の構成において、第１の読み出しクロック信号と第２の読み出しクロック信号とは互いに第１の読み出しクロック信号の周期よりも小さい位相差を有するものである。
【００４６】
この場合、第１の読み出しクロック信号と第２の読み出しクロック信号とは互いに第１の読み出しクロック信号の周期よりも小さい位相差を有するので、奇数フィールドでの映像信号に基づいて画面上に表示される画素と画素との間に、偶数フィールドでの映像信号に基づいて表示される画素を表示することができる。
【００４７】
（第６の発明）
第６の発明に係る映像信号処理装置は、第４または第５の発明に係る映像信号処理装置の構成において、第１の読み出しクロック信号と第２の読み出しクロック信号とは互いに第１の読み出しクロック信号の周期の半分の位相差を有するものである。
【００４８】
この場合、第１の読み出しクロック信号と第２の読み出しクロック信号とは互いに第１の読み出しクロック信号の半分の位相差を有するので、奇数フィールドでの映像信号に基づいて画面上に表示される画素と画素との中間に、偶数フィールドでの映像信号に基づいて表示される画素を表示することができる。したがって、画面上に各フィールドの画素を均一に表示することができる。
【００４９】
（第７の発明）
第７の発明に係る映像信号処理方法は、長方形の画面上に長軸方向の偏向によりインタレース走査で映像を表示する長軸偏向方式に従う映像信号に基づいて、長方形の画面上に短軸方向の偏向により映像を表示する短軸偏向方式に従って画面上に映像を表示するための映像信号処理方法であって、短軸偏向方式において短軸方向走査周期を規定する第１の同期信号および長軸方向走査周期を規定する第２の同期信号を発生するステップと、長軸偏向方式の奇数フィールドの映像信号を第１の記憶手段に記憶するステップと、長軸偏向方式の偶数フィールドの映像信号を第２の記憶手段に記憶するステップと、読み出しクロック信号を発生するステップと、読み出しクロック信号に応答して第１の記憶手段から短軸偏向方式に従う奇数フィールドの映像信号を読み出し、読み出しクロック信号に応答して第２の記憶手段から短軸偏向方式に従う偶数フィールドの映像信号を読み出すステップと、第１の同期信号に基づいて互いに位相差を有する第１および第２の短軸偏向同期信号を生成するステップと、奇数フィールドにおいて第１の短軸偏向同期信号に応答して電子ビームを短軸方向に偏向するための偏向電流を発生し、偶数フィールドにおいて第２の短軸偏向同期信号に応答して電子ビームを短軸方向に偏向するための偏向電流を発生するステップと、発生される第２の同期信号に応答して、電子ビームを長軸方向に偏向するための偏向電流を発生するステップとを備えたものである。
【００５０】
第７の発明に係る映像信号処理方法においては、短軸偏向方式において短軸方向走査周期を規定する第１の同期信号および長軸方向走査周期を規定する第２の同期信号が発生される。第１の同期信号に基づいて互いに位相差を有する第１および第２の短軸偏向同期信号が生成される。
【００５１】
長軸偏向方式の奇数フィールドの映像信号が第１の記憶手段に記憶され、読み出しクロック信号に応答して第１の記憶手段から短軸偏向方式に従う奇数フィールドの映像信号が読み出される。その際、奇数フィールドにおいて第１の短軸偏向同期信号に応答して偏向電流が発生され電子ビームが短軸方向に偏向されるとともに、第２の同期信号に応答して偏向電流が発生され、電子ビームが長軸方向に偏向される。また、長軸偏向方式の偶数フィールドの映像信号が第２の記憶手段に記憶され、読み出しクロック信号に応答して第２の記憶手段から短軸偏向方式に従う偶数フィールドの映像信号が読み出される。その際、偶数フィールドにおいて第２の短軸偏向同期信号に応答して偏向電流が発生され電子ビームが短軸方向に偏向されるとともに、発生される第２の同期信号に応答して偏向電流が発生され、電子ビームが長軸方向に偏向される。
【００５２】
この場合、奇数フィールドにおける垂直偏向電流と偶数フィールドにおける垂直偏向電流とが互いに位相差を有するので、奇数フィールドでの映像信号に基づいて画面上に表示される画素の位置と、偶数フィールドでの映像信号に基づいて画面上に表示される画素の位置とが異なり、重複しない。また、補間処理を必要としないので、高速処理による消費電力の増加および高価な部品の使用によるコスト上昇を伴うことなく、解像度の高い映像を表示することができる。
【００５３】
（第８の発明）
第８の発明に係る映像信号処理方法は、長方形の画面上に長軸方向の偏向によりインタレース走査で映像を表示する長軸偏向方式に従う映像信号に基づいて、長方形の画面上に短軸方向の偏向により映像を表示する短軸偏向方式に従って画面上に映像を表示するための映像信号処理方法であって、短軸偏向方式において短軸方向走査周期を規定する第１の同期信号および長軸方向走査周期を規定する第２の同期信号を発生するステップと、発生される第１の同期信号に応答して、電子ビームを短軸方向に偏向するための第１の偏向電流を発生するステップと、発生される第２の同期信号に応答して、電子ビームを長軸方向に偏向するための第２の偏向電流を発生するステップと、長軸偏向方式の奇数フィールドの映像信号を第１の記憶手段に記憶するステップと、長軸偏向方式の偶数フィールドの映像信号を第２の記憶手段に記憶するステップと、互いに位相差を有する第１および第２の読み出しクロック信号を発生するステップと、発生される第１の読み出しクロック信号に応答して第１の記憶手段から短軸偏向方式に従う奇数フィールドの映像信号を読み出し、発生される第２の読み出しクロック信号に応答して第２の記憶手段から短軸偏向方式に従う偶数フィールドの映像信号を読み出すステップとを備えたものである。
【００５４】
第８の発明に係る映像信号処理方法においては、短軸偏向方式において短軸方向走査周期を規定する第１の同期信号および長軸方向走査周期を規定する第２の同期信号が発生される。互いに位相差を有する第１および第２の読み出しクロック信号が発生される。
【００５５】
第１の同期信号に応答して、第１の偏向電流が発生され電子ビームが短軸方向に偏向されるとともに、第２の同期信号に応答して、第２の偏向電流が発生され電子ビームが長軸方向に偏向される。
【００５６】
長軸偏向方式の奇数フィールドの映像信号が第１の記憶手段に記憶され、発生される第１の読み出しクロック信号に応答して第１の記憶手段から短軸偏向方式に従う奇数フィールドの映像信号が読み出される。また、長軸偏向方式の偶数フィールドの映像信号が第２の記憶手段に記憶され、発生される第２の読み出しクロック信号に応答して第２の記憶手段から短軸偏向方式に従う偶数フィールドの映像信号が読み出される。
【００５７】
この場合、奇数フィールドにおける読み出しクロック信号と偶数フィールドにおける読み出しクロック信号とが互いに位相差を有するので、奇数フィールドでの映像信号に基づいて画面上に表示される画素の位置と、偶数フィールドでの映像信号に基づいて画面上に表示される画素の位置とが異なり、重複しない。また、補間処理を必要としないので、高速処理による消費電力の増加および高価な部品の使用によるコスト上昇を伴うことなく、解像度の高い映像を表示することができる。
【００５８】
【発明の実施の形態】
以下、本発明の実施の形態における映像処理装置について図面を用いて詳細に説明する。以下の実施の形態では、画面が横長であるものとして説明を行う。この場合、画面の短軸方向は縦方向であり、長軸方向は横方向である。
【００５９】
（１）第１の実施の形態
図１は本発明の第１の実施の形態に係る映像表示装置の構成を示すブロック図である。
【００６０】
図１の映像表示装置は、映像信号処理回路１、色信号再生回路２、同期信号分離回路３、同期信号変換回路４、垂直偏向回路６、水平偏向回路７、ＣＲＴ（陰極線管）８、フィ−ルド判定回路９および位相シフト回路１０を備える。ＣＲＴ８には、垂直偏向ヨークＬＶおよび水平偏向ヨークＬＨが取りつけられている。
【００６１】
映像信号処理回路１は、横偏向方式の映像信号ＶＤＨを縦偏向方式の映像信号ＶＤＶに変換して出力する。なお、映像信号処理回路１の構成および動作は後述する。色信号再生回路２は、映像信号処理回路１から出力される映像信号ＶＤＶから輝度信号および色差信号を分離し、輝度信号および色差信号から色信号を再生し、ＣＲＴ８に表示信号Ｃとして与える。それにより、ＣＲＴ８の画面上に映像が表示される。
【００６２】
同期信号分離回路３は、横偏向方式の映像信号ＶＤＨから横偏向方式の水平同期信号Ｈ１および垂直同期信号Ｖ１を分離し、映像信号処理回路１および同期信号変換回路４に与える。同期信号変換回路４は、横偏向方式の水平同期信号Ｈ１および垂直同期信号Ｖ１を縦偏向方式の垂直同期信号Ｖ２および水平同期信号Ｈ２に変換するとともに、読み出しクロック信号ＲＣＫ１を発生する。
【００６３】
縦偏向方式の垂直同期信号Ｖ２は映像信号処理回路１および位相シフト回路１０に与えられる。また、縦偏向方式の水平同期信号Ｈ２は映像信号処理回路１、水平偏向回路７およびフィールド判定回路９に与えられる。さらに、読み出しクロック信号ＲＣＫ１は映像信号処理回路１に与えられる。
【００６４】
フィールド判定回路９は、同期信号変換回路４より与えられる水平同期信号Ｈ２に応じてフィ−ルドごとにローレベルとハイレベルとを交互に繰り返すフィールド判定信号ＳＥＬを生成し、位相シフト回路１０に与える。
【００６５】
位相シフト回路１０は、フィールド判定信号ＳＥＬに基づいて垂直同期信号Ｖ２を垂直同期信号Ｖ２２に変換し、垂直偏向回路６に与える。この場合、位相シフト回路１０は、例えば、フィールド判定信号ＳＥＬがハイレベルを示すときには、垂直同期信号Ｖ２をそのまま垂直同期信号Ｖ２２として出力し、フィールド判定信号ＳＥＬがローレベルを示すときには、垂直同期信号Ｖ２の位相を読み出しクロック信号ＲＣＫ２の半周期分シフトすることにより得られる垂直同期信号Ｖ２２を出力する。
【００６６】
垂直偏向回路６は、垂直同期信号Ｖ２２に同期してＣＲＴ８において電子ビームを縦方向（垂直方向）に偏向するために鋸歯状の垂直偏向電流ＩＶ２を垂直偏向コイルＬＶに供給する。
【００６７】
水平偏向回路７は、垂直同期信号Ｖ２２および水平同期信号Ｈ２に同期してＣＲＴ８において電子ビームを横方向（水平方向）に偏向するための鋸歯状の水平偏向電流ＩＨ２を水平偏向コイルＬＨに供給する。
【００６８】
図２は図１の映像信号処理回路１の構成の一例を示すブロック図である。
図２の映像信号処理回路１は、Ａ／Ｄ（アナログ・デジタル）コンバータ１１、メモリ１２、Ｄ／Ａ（デジタル・アナログ）コンバータ１３、書き込みアドレス操作回路１４、読み出しアドレス操作回路１５、書き込み制御回路１６、読み出し制御回路１７およびリセットパルス発生回路１８を含む。
【００６９】
Ａ／Ｄ（アナログ・デジタル）コンバータ１１には、アナログ信号である横偏向方式の映像信号ＶＤＨが与えられる。書き込み制御回路１６は、横偏向方式の水平同期信号Ｈ１に応答して書き込みクロック信号ＷＣＫ２を発生する。書き込みクロック信号ＷＣＫ２は、Ａ／Ｄ（アナログ・デジタル）コンバータ１１、書き込みアドレス操作回路１４およびメモリ１２に与えられる。
【００７０】
読み出し制御回路１７は、垂直同期信号Ｖ２、水平同期信号Ｈ２および読み出しクロック信号ＲＣＫ１に応答して読み出しクロック信号ＲＣＫ２を発生する。読み出しクロック信号ＲＣＫ２は、メモリ１２、Ｄ／Ａ（デジタル・アナログ）コンバータ１３、読み出しアドレス操作回路１５および図１の位相シフト回路１０に与えられる。
【００７１】
リセットパルス発生回路１８は、垂直同期信号Ｖ１に応答して書き込みリセットパルス信号ＷＲＳおよび読み出しリセットパルス信号ＲＲＳを発生し、書き込みアドレス操作回路１４および読み出しアドレス操作回路１５にそれぞれ与える。
【００７２】
書き込みアドレス操作回路１４は、書き込みリセットパルス信号ＷＲＳに応答してリセットされ、書き込みクロック信号ＷＣＫ２に同期して書き込み用アドレス信号ＷＡＤをメモリ１２に順次与える。
【００７３】
読み出しアドレス操作回路１５は、読み出しリセットパルス信号ＲＲＳに応答してリセットされ、読み出しクロック信号ＲＣＫ２に同期して読み出し用アドレス信号ＲＡＤをメモリ１２に順次与える。
【００７４】
Ａ／Ｄコンバータ１１は、書き込みクロック信号ＷＣＫ２に同期してアナログ信号である縦偏向方式の映像信号ＶＤＨをデジタルの映像信号に変換し、デジタルの映像信号をメモリ１２に与える。メモリ１２においては、書き込みクロック信号ＷＣＫ２に応答してＡ／Ｄコンバータ１１から出力される映像信号が画素データとして書き込み用アドレス信号ＷＡＤにより指定されるアドレスに順次書き込まれる。また、メモリ１２においては、読み出しクロック信号ＲＣＫ２に応答して読み出し用アドレス信号ＲＡＤにより指定されるアドレスから画素データがデジタルの映像信号として順次読み出される。メモリ１２における画素データの書き込み順序および読み出し順序については後述する。
【００７５】
Ｄ／Ａコンバータ１３は、読み出しクロック信号ＲＣＫ２に同期してメモリ１２から読み出されるデジタルの映像信号をアナログの映像信号ＶＤＶに変換する。
【００７６】
ここで、メモリ１２における画素データの書き込み順序および読み出し順序について説明する。
【００７７】
図３（ａ）はメモリ１２における画素データの書き込み順序を説明するための模式図、図３（ｂ）はメモリ１２における画素データの読み出し順序を説明するための模式図である。図３において、メモリ１２は、２つのメモリ領域１２ａおよび１２ｂを有する。ｍは各フィールドの垂直方向の画素数すなわち各フィールドの走査線数に相当し、ｋは各フィールドの水平方向の画素数すなわち各走査線数上の画素数に相当する。
【００７８】
図３（ａ）に示すように、書き込み時には、メモリ領域１２ａに矢印Ｘで示される方向に順に奇数フィールドの画素データが書き込まれる。まず、アドレスａ１１〜ａ１ｋに順に画素データが書き込まれ、次に、アドレスａ２１〜ａ２ｋに順に画素データが書き込まれ、さらに、アドレスａ３１〜ａ３ｋに順に画素データが書き込まれ、最後に、アドレスａｍ１〜ａｍｋに順に画素データが書き込まれる。
【００７９】
次に、メモリ領域１２ｂに矢印Ｘで示される方向に順に偶数フィールドの画素データが書き込まれる。まず、アドレスｂ１１〜ｂ１ｋに順に画素データが書き込まれ、次に、アドレスｂ２１〜ｂ２ｋに順に画素データが書き込まれ、さらに、アドレスｂ３１〜ｂ３ｋに順に画素データが書き込まれ、最後に、アドレスｂｍ１〜ｂｍｋに順に画素データが書き込まれる。
【００８０】
このメモリ領域１２ｂに画素データの書き込みが行われている間に他方のメモリ領域１２ａから画素データの読み出しが行われ、一方のメモリ領域１２ｂから画素データの読み出しが行われている間に他方のメモリ領域１２ａに画素データの書き込みが行われる。
【００８１】
例えば、図３（ａ）のメモリ領域１２ｂに書き込みが行われている時には、図３（ｂ）に示すように、メモリ領域１２ａから矢印Ｙで示される方向に順に画素データが読み出される。まず、アドレスａ１１〜ａｍ１から順に画素データが読み出され、次に、アドレスａ１２〜ａｍ２から順に画素データが読み出され、さらに、アドレスａ１３〜ａｍ３から順に画素データが読み出され、最後に、アドレスａ１ｋ〜ａｍｋに順に画素データが読み出される。
【００８２】
一方、図３（ａ）のメモリ領域１２ａに書き込みが行われている時には、図３（ｂ）に示すように、メモリ領域１２ｂから矢印Ｙで示される方向に順に画素データが読み出される。まず、アドレスｂ１１〜ｂｍ１から順に画素データが読み出され、次に、アドレスｂ１２〜ｂｍ２から順に画素データが読み出され、さらに、アドレスｂ１３〜ｂｍ３から順に画素データが読み出され、最後に、アドレスｂ１ｋ〜ｂｍｋに順に画素データが読み出される。
【００８３】
このようにして、メモリ領域１２ａおよび１２ｂを用いて横偏向方式の映像信号が縦偏向方式の映像信号に変換される。
【００８４】
図４は位相シフト回路１０の構成の一例を示す図であり、図５は映像信号が入力された場合の図４の位相シフト回路１０の各信号を示す図である。
【００８５】
図４に示す位相シフト回路１０は、遅延回路５１および判定信号処理回路５２を含む。
【００８６】
まず、図４の遅延回路５１には、図５（ｃ）に示す垂直同期信号Ｖ２と、図５（ｄ）に示す読み出しクロック信号ＲＣＫ２が入力される。
【００８７】
次いで、図５（ｅ）に示すように、遅延回路５１は、垂直同期信号Ｖ２を読み出しクロック信号ＲＣＫ２の半周期分遅延させた垂直同期信号Ｖ２１を生成し、判定信号処理回路５２に与える。
【００８８】
一方、判定信号処理回路５２には、図５（ｂ）に示すフィールド判定信号ＳＥＬが入力される。このフィールド判定信号ＳＥＬは、図５（ａ）に示す水平同期信号Ｈ２の立ち上がりに応答してハイレベルとローレベルとを交互に繰り返す。さらに、判定信号処理回路５２には、図５（ｃ）に示す垂直同期信号Ｖ２および図５（ｅ）に示す垂直同期信号Ｖ２１が入力される。
【００８９】
判定信号処理回路５２は、フィールド判定信号ＳＥＬに基づいて垂直同期信号Ｖ２，Ｖ２１のいずれか一方を垂直同期信号Ｖ２２として出力する。
【００９０】
図５（ｆ）に示すように、判定信号処理回路５２は、図５（ｂ）のフィールド判定信号ＳＥＬがハイレベルを示す場合、図５（ｃ）の垂直同期信号Ｖ２を垂直同期信号Ｖ２２として図１の垂直偏向回路６に出力する。垂直偏向回路６は、垂直同期信号Ｖ２２に応答して図５（ｇ）に示す垂直同期信号ＩＶ２を生成する。
【００９１】
一方、図５（ｆ）に示すように、判定信号処理回路５２は、図５（ｂ）のフィールド判定信号ＳＥＬがローレベルを示す場合、図５（ｃ）の垂直同期信号Ｖ２１を垂直同期信号Ｖ２２として図１の垂直偏向回路６に出力する。垂直偏向回路６は、垂直同期信号Ｖ２２に応答して図５（ｇ）に示す垂直同期信号ＩＶ２を生成する。
【００９２】
上記のことより、奇数フィールドでの垂直同期信号ＩＶ２と偶数フィールドでの垂直同期信号ＩＶ２とは互いに読み出しクロック信号ＲＣＫ２の周期の半分の位相差を有するので、奇数フィールドでの映像信号に基づいて画面上に表示される画素と画素との中間に、偶数フィールドでの映像信号に基づいて表示される画素を表示することができる。
【００９３】
図６はメモリ１２に書き込まれた映像信号を縦偏向方式により画面に表示した状態を示す模式図である。
【００９４】
図６に示すように、奇数フィールドでは、画素ａ１１〜画素ａｍ１、画素ａ１２〜画素ａｍ２、以下、同様に画素ａ１ｋ〜画素ａｍｋの順に画面５００上に表示される。また、偶数フィールドでは、画素ｂ１１〜画素ｂｍ１、画素ｂ１２〜画素ｂｍ２、以下、同様に画素ｂ１ｋ〜画素ｂｍｋの順に画面５００上に表示される。この場合、偶数フィールドの画素は、奇数フィールドの画素の上に重複して表示されない。
【００９５】
例えば、図６に示す奇数フィールドの第１番目の走査線上の第１番目の画素ａ１１と第２番目の画素ａ２１との間に、偶数フィールドの第１番目の走査線上の第１番目の画素ｂ１１が表示される。
【００９６】
上記のように、本実施の形態の映像表示装置においては、補間処理を必要としないので、高速処理による消費電力の増加および高価な部品の使用によるコスト上昇を伴うことなく、解像度の高い映像を表示することができる。
【００９７】
第１の実施の形態においては、同期信号変換回路４が同期信号発生手段に相当し、メモリ領域１２ａが第１の記憶手段に相当し、メモリ領域１２ｂが第２の記憶手段に相当し、読み出し制御回路１７が読み出しクロック発生手段に相当し、読み出しアドレス操作回路１５が読み出し手段に相当し、垂直偏向回路６が第１の偏向手段に相当し、位相シフト回路１０が同期信号生成手段に相当し、水平偏向回路７が第２の偏向手段に相当する。
【００９８】
（２）第２の実施の形態
図７は本発明の第２の実施の形態に係る映像表示装置の構成を示すブロック図である。
【００９９】
図７の映像表示装置は、映像信号処理回路１、色信号再生回路２、同期信号分離回路３、同期信号変換回路４、垂直偏向回路６、水平偏向回路７およびＣＲＴ（陰極線管）８を備える。ＣＲＴ８には、垂直偏向ヨークＬＶおよび水平偏向ヨークＬＨが取りつけられている。
【０１００】
映像信号処理回路１は、横偏向方式の映像信号ＶＤＨを縦偏向方式の映像信号ＶＤＶに変換して出力する。なお、映像信号処理回路１の構成および動作は後述する。色信号再生回路２は、映像信号処理回路１から出力される映像信号ＶＤＶから輝度信号および色差信号を分離し、輝度信号および色差信号から色信号を再生し、ＣＲＴ８に表示信号Ｃとして与える。それにより、ＣＲＴ８の画面上に映像が表示される。
【０１０１】
同期信号分離回路３は、横偏向方式の映像信号ＶＤＨから横偏向方式の水平同期信号Ｈ１および垂直同期信号Ｖ１を分離し、映像信号処理回路１および同期信号変換回路４に与える。同期信号変換回路４は、横偏向方式の水平同期信号Ｈ１および垂直同期信号Ｖ１を縦偏向方式の垂直同期信号Ｖ２および水平同期信号Ｈ２に変換するとともに、読み出しクロック信号ＲＣＫ１を発生する。
【０１０２】
縦偏向方式の垂直同期信号Ｖ２は映像信号処理回路１、垂直偏向回路６および垂直偏向回路７に与えられる。また、縦偏向方式の水平同期信号Ｈ２は映像信号処理回路１および水平偏向回路７に与えられる。さらに、読み出しクロック信号ＲＣＫ１は映像信号処理回路１に与えられる。
【０１０３】
垂直偏向回路６は、垂直同期信号Ｖ２に同期してＣＲＴ８において電子ビームを縦方向（垂直方向）に偏向するために鋸歯状の垂直偏向電流ＩＶ２を垂直偏向コイルＬＶに供給する。
【０１０４】
水平偏向回路７は、垂直同期信号Ｖ２および水平同期信号Ｈ２に同期してＣＲＴ８において電子ビームを横方向（水平方向）に偏向するための鋸歯状の水平偏向電流ＩＨ２を水平偏向コイルＬＨに供給する。
【０１０５】
図８は図７の映像信号処理回路１の構成の一例を示すブロック図である。
図８の映像信号処理回路１は、Ａ／Ｄ（アナログ・デジタル）コンバータ１１、メモリ１２、Ｄ／Ａ（デジタル・アナログ）コンバータ１３、書き込みアドレス操作回路１４、読み出しアドレス操作回路１５、書き込み制御回路１６、読み出し制御回路１７、リセットパルス発生回路１８およびクロック変換回路１９を含む。
【０１０６】
Ａ／Ｄ（アナログ・デジタル）コンバータ１１には、アナログ信号である横偏向方式の映像信号ＶＤＨが与えられる。書き込み制御回路１６は、横偏向方式の水平同期信号Ｈ１に応答して書き込みクロック信号ＷＣＫ２を発生する。書き込みクロック信号ＷＣＫ２は、Ａ／Ｄ（アナログ・デジタル）コンバータ１１、書き込みアドレス操作回路１４およびメモリ１２に与えられる。
【０１０７】
読み出し制御回路１７は、垂直同期信号Ｖ２、水平同期信号Ｈ２および読み出しクロック信号ＲＣＫ１に応答して読み出しクロック信号ＲＣＫ２を発生する。読み出しクロック信号ＲＣＫ２は、クロック変換回路１９に与えられる。クロック変換回路１９は、後述するように水平同期信号Ｈ２に基づいて読み出しクロック信号ＲＣＫ３を生成する。生成された読み出しクロック信号ＲＣＫ３は、メモリ１２、Ｄ／Ａ（デジタル・アナログ）コンバータ１３および読み出しアドレス操作回路１５に与えられる。
【０１０８】
リセットパルス発生回路１８は、垂直同期信号Ｖ１に応答して書き込みリセットパルス信号ＷＲＳおよび読み出しリセットパルス信号ＲＲＳを発生し、書き込みアドレス操作回路１４および読み出しアドレス操作回路１５にそれぞれ与える。
【０１０９】
書き込みアドレス操作回路１４は、書き込みリセットパルス信号ＷＲＳに応答してリセットされ、書き込みクロック信号ＷＣＫ２に同期して書き込み用アドレス信号ＷＡＤをメモリ１２に順次与える。
【０１１０】
読み出しアドレス操作回路１５は、読み出しリセットパルス信号ＲＲＳに応答してリセットされ、読み出しクロック信号ＲＣＫ３に同期して読み出し用アドレス信号ＲＡＤをメモリ１２に順次与える。
【０１１１】
Ａ／Ｄコンバータ１１は、書き込みクロック信号ＷＣＫ２に同期してアナログ信号である縦偏向方式の映像信号ＶＤＨをデジタルの映像信号に変換し、デジタルの映像信号をメモリ１２に与える。メモリ１２においては、書き込みクロック信号ＷＣＫ２に応答してＡ／Ｄコンバータ１１から出力される映像信号が画素データとして書き込み用アドレス信号ＷＡＤにより指定されるアドレスに順次書き込まれる。また、メモリ１２においては、読み出しクロック信号ＲＣＫ３に応答して読み出し用アドレス信号ＲＡＤにより指定されるアドレスから画素データがデジタルの映像信号として順次読み出される。メモリ１２における画素信号の書き込み順序および読み出し順序については第１の実施の形態と同様である。
【０１１２】
Ｄ／Ａコンバータ１３は、読み出しクロック信号ＲＣＫ２に同期してメモリ１２から読み出されるデジタルの映像信号をアナログの映像信号ＶＤＶに変換する。
【０１１３】
図９はクロック変換回路１９の構成の一例を示す図であり、図１０は図９の各信号を示す図である。
【０１１４】
図９に示すクロック変換回路１９は、フィールド判定回路６１、インバータ６２および選択回路６３を含む。
【０１１５】
図９のフィールド判定回路６１には、図１０（ｃ）に示す水平同期信号Ｈ２が入力される。フィールド判定回路６１は、水平同期信号Ｈ２に基づいてフィールド判定信号ＳＥＬを生成し、選択回路６３に出力する。例えば、このフィールド判定信号ＳＥＬは、図１０（ｄ）に示すように、水平同期信号Ｈ２が奇数フィールドの場合にはハイレベルを示し、偶数フィールドの場合にはローレベルを示す。
【０１１６】
図９のインバータ６２には、読み出しクロック信号ＲＣＫ２が入力される。インバータ６２は、図１０（ａ）に示す読み出しクロック信号ＲＣＫ２を反転し、図１０（ｂ）に示す反転読み出しクロック信号／ＲＣＫ２を選択回路６３に出力する。
【０１１７】
選択回路６３は、フィールド判定信号ＳＥＬに基づいて読み出しクロック信号ＲＣＫ２および反転読み出しクロック信号／ＲＣＫ２のいずれか一方を選択し、図１０（ｅ）に示すように読み出しクロック信号ＲＣＫ３として図８のメモリ１２、Ｄ／Ａ（デジタル・アナログ）コンバータ１３および読み出しアドレス操作回路１５に出力する。
【０１１８】
上記のことより、奇数フィールドにおける読み出しクロック信号ＲＣＫ２と偶数フィールドにおける反転読み出しクロック信号／ＲＣＫ２とが互いに位相差を有するので、奇数フィールドでの映像信号に基づいて画面上に表示される画素と画素との中間に、偶数フィールドでの映像信号に基づいて表示される画素を表示することができる。
【０１１９】
図１１はメモリ１２に書き込まれた映像信号を縦偏向方式により画面に表示した状態を示す模式図である。
【０１２０】
図１１に示すように、奇数フィールドでは、画素ａ１１〜画素ａｍ１、画素ａ１２〜画素ａｍ２、以下、同様に画素ａ１ｋ〜画素ａｍｋの順に画面５００上に表示される。また、偶数フィールドでは、画素ｂ１１〜画素ｂｍ１、画素ｂ１２〜画素ｂｍ２、以下、同様に画素ｂ１ｋ〜画素ｂｍｋの順に画面５００上に表示される。この場合、偶数フィールドの画素は、奇数フィールドの画素の上に重複して表示されない。
【０１２１】
例えば、図１１に示す奇数フィールドの第１番目の走査線上の第１番目の画素ａ１１と第２番目の画素ａ２１との間に、偶数フィールドの第１番目の走査線上の第１番目の画素ｂ１１が表示される。
【０１２２】
上記のように、本実施の形態の映像表示装置においては、補間処理を必要としないので、高速処理による消費電力の増加および高価な部品の使用によるコスト上昇を伴うことなく、解像度の高い映像を表示することができる。
【０１２３】
第２の実施の形態においては、同期信号変換回路４が同期信号発生手段に相当し、メモリ領域１２ａが第１の記憶手段に相当し、メモリ領域１２ｂが第２の記憶手段に相当し、読み出し制御回路１７およびクロック発生回路１９が読み出しクロック発生手段に相当し、読み出しアドレス操作回路１５が読み出し手段に相当し、垂直偏向回路６が第１の偏向手段に相当し、水平偏向回路７が第２の偏向手段に相当する。
【０１２４】
【発明の効果】
本発明によれば、奇数フィールドにおける垂直偏向電流と偶数フィールドにおける垂直偏向電流とが互いに位相差を有するので、奇数フィールドでの映像信号に基づいて画面上に表示される画素の位置と、偶数フィールドでの映像信号に基づいて画面上に表示される画素の位置とが異なり、重複しない。
【０１２５】
また、本発明によれば、奇数フィールドにおける読み出しクロック信号と、偶数フィールドにおける読み出しクロック信号とが互いに位相差を有するので、奇数フィールドでの映像信号に基づいて画面上に表示される画素の位置と、偶数フィールドでの映像信号に基づいて画面上に表示される画素の位置とが異なり、重複しない。
【０１２６】
その結果、補間処理を必要としないので、高速処理による消費電力の増加および高価な部品の使用によるコスト上昇を伴うことなく、解像度の高い映像を表示することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る映像表示装置の構成を示すブロック図
【図２】図１の映像信号処理回路の構成の一例を示すブロック図
【図３】メモリにおける画素データの書き込み順序および読み出し順序を説明するための模式図
【図４】位相シフト回路の構成の一例を示す図
【図５】映像信号が入力された場合の図４の位相シフト回路の各信号を示す図
【図６】メモリに書き込まれた映像信号を縦偏向方式により画面に表示した状態を示す模式図
【図７】本発明の第２の実施の形態に係る映像表示装置の構成を示すブロック図
【図８】図７の映像信号処理回路の構成の一例を示すブロック図
【図９】クロック変換回路の構成の一例を示す図
【図１０】各信号を示す図
【図１１】メモリに書き込まれた映像信号を縦偏向方式により画面に表示した状態を示す模式図
【図１２】（ａ）は横偏向方式による走査線の形成を説明するための模式図であり、（ｂ）は縦偏向方式による走査線の形成を説明するための模式図
【図１３】（ａ）は横偏向方式による電子ビームのスポットの形状を示す模式図であり、（ｂ）は縦偏向方式による電子ビームのスポットの形状を示す模式図。
【図１４】インタレース走査の映像信号を横偏向方式により画面に表示した状態を示す模式図
【図１５】メモリを用いて横偏向方式の映像信号を縦偏向方式の映像信号に変換する方法を示す模式図
【図１６】図１５のメモリに書き込まれた映像信号を縦偏向方式により画面に表示した状態を示す模式図
【図１７】図１５のメモリに書き込まれた映像信号を縦偏向方式により画面に表示した状態を示す模式図
【図１８】図１５のメモリに書き込まれた映像信号を縦偏向方式により画面に表示した状態を示す模式図
【符号の説明】
１  映像信号処理回路
２  色信号再生回路
３  同期信号分離回路
４  同期信号変換回路
６  垂直偏向回路
７  水平偏向回路
８  ＣＲＴ
９  フィールド判定回路
１０  位相シフト回路
１２  メモリ
１２ａ，１２ｂ  メモリ領域
１５  読み出しアドレス操作回路
１７  読み出し制御回路
１９  クロック変換回路
５１  遅延回路
５２  判定信号処理回路
ＷＣＫ２  書き込みクロックパルス
ＲＣＫ２  読み出しクロックパルス
【図１】
2004282518.tif 000003
【図２】
2004282518.tif 000004
【図３】
2004282518.tif 000005
【図４】
2004282518.tif 000006
【図５】
2004282518.tif 000007
【図６】
2004282518.tif 000008
【図７】
2004282518.tif 000009
【図８】
2004282518.tif 000010
【図９】
2004282518.tif 000011
【図１０】
2004282518.tif 000012
【図１１】
2004282518.tif 000013
【図１２】
2004282518.tif 000014
【図１３】
2004282518.tif 000015
【図１４】
2004282518.tif 000016
【図１５】
2004282518.tif 000017
【図１６】
2004282518.tif 000018
【図１７】
2004282518.tif 000019
【図１８】
2004282518.tif 000020