(57)【要約】【課題】特性のばらつきの少ない表面伝導型電子放出素子を安定して製造できるようにする。【解決手段】基板１上に、間隙部５を有する導電性部材４を配置する工程と、炭素化合物の雰囲気中にて、導電性部材４へ所定の電圧パルスを印加する工程を有し、この所定の電圧パルスの印加は、雰囲気中への炭素化合物の導入前から行われることを特徴とする。【選択図】      図１
2004207123.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、間隙部を有する導電性部材を形成する工程と、炭素化合物の雰囲気中にて、前記導電性部材へ所定の電圧パルスを印加する工程を有し、前記所定の電圧パルスの印加は、前記雰囲気中への炭素化合物の導入前から行われることを特徴とする電子放出素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電子放出素子およびそれを電子源として用いた表示装置等の画像形成装置に関わり、特に表面伝導型電子放出素子およびそれを電子源として用いた画像形成装置の製造方法に関する。
【０００２】
【従来の技術】
従来、電子放出素子としては大別して熱電子源と冷陰極電子源の２種類が知られている。冷陰極電子源には電界放出型素子（ＦＥ型素子）、金属／絶縁層／金属型素子（ＭＩＭ素子）、表面伝導型電子放出素子等がある。
【０００３】
表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。
【０００４】
この表面伝導型電子放出素子の典型的な素子構成は、図１５に模式的に示すように、基板１上に対向する一対の素子電極２，３と、該素子電極に接続されその一部に間隙部５が形成された導電性薄膜４とを有してなる。
【０００５】
上記のような表面伝導型電子放出素子は、素子電極２，３が形成された基板１上に、例えば有機パラジウム溶液をスピンナ法により塗付後、焼成して酸化パラジウム（ＰｄＯ）膜を形成し、その後水素（Ｈ2）が共存する還元雰囲気下で通電することによって形成することができる。即ち、この通電処理によって、パラジウム（ＰｄＯ）膜がパラジウム（Ｐｄ）膜に還元されると同時に、このパラジウム（Ｐｄ）膜からなる導電性薄膜４に間隙部５を形成することができる。この通電処理がフォーミング処理と呼ばれる工程である。
【０００６】
このようにフォーミング処理をした表面伝導型電子放出素子は、導電性薄膜４に電圧を印加して、素子に電流を流すことにより、前記間隙部５より電子を放出せしめるものである。
【０００７】
上述の表面伝導型放出素子は、構造が単純で製造も容易であることから、大面積にわたり多数素子を配列形成できる利点がある。そこで、この特徴を生かせるようないろいろな応用が研究されており、例えば、荷電ビーム源、表示装置等への応用が挙げられる。
【０００８】
また、上述の表面伝導型電子放出素子はさらに、間隙部５の近傍にカーボン膜（図示せず）を形成することにより電子放出の効率を飛躍的に増大させることが可能であるが、これに関しては例えば特許文献１や特許文献２等に詳述されている。
【０００９】
上記のカーボン膜を形成する工程を活性化処理工程と呼んでおり、基板の置かれた雰囲気中に炭素化合物を導入して、前記導電性薄膜４に形成された間隙部５に素子電極２、３を介して電圧を印加して通電することにより間隙部５およびその近傍にカーボン膜を堆積させる工程である。
【００１０】
活性化処理工程においては、例えば図１６に示すように真空容器２０内に、前述した基板１を図示しない治具上に納め、同じく図示しないプローブにより素子電極２、３に電圧パルス印加源２１および電流計２２を接続する。さらに真空容器２０には、炭素化合物供給源２３、バルブ２４、および真空容器中を排気するための排気ポンプ２５が接続され、真空容器２０内を２×１０-5Ｐａ以下の圧力まで排気する。
【００１１】
通常、活性化処理を行うにあたっては、特許文献９に詳述されているように、予めバルブ２４を開き適当な圧力まで炭素化合物を真空容器２０中に導入し、一定時間経過して基板１上に炭素化合物が充分吸着されてから、電圧パルスを印加するようにしている。
【００１２】
この時、電流計２２にて観測される素子電流（以下、「Ｉｆ」と称する。）を図１７に示す。電圧パルスを印加し始めると、急激にＩｆは増加し次第にある一定値に飽和していき、所定値に到達したところで電圧パルスの印加を停止し、活性化処理を終了する。
【００１３】
ここで活性化処理工程における現象は概略次のように考えられている。
導電性薄膜４に形成された間隙部５は、実際には模式的に図示されるような一様な間隔ではなく、局部的に間隙が狭い部分が存在し、この部分の電界強度が強いために、Ｉｆ電流が集中して発熱し基板上に吸着されている炭素化合物が分解されてカーボン膜が堆積し始めるものと考えられ、カーボン膜が堆積するとさらに間隙が狭くなり電界強度が増大しＩｆ電流密度が高くなり、次々とカーボン膜が堆積し急激にＩｆ電流が増大するものと考えられる。
【００１４】
したがって、あらかじめ炭素化合物が吸着した状態で電圧パルスを印加し始めると、図１７に示すように急激にＩｆが増大し、局部的に間隙が狭く電界強度が高くＩｆ電流密度が高い部分にさらにカーボン膜が堆積して間隙が狭くなる部分が存在するために、その部分で放電や過電流により導電性薄膜や堆積したカーボン膜に損傷を与え、活性化処理工程後の電子放出素子の特性に対し、電子放出量の減少やあるいは不要なリーク電流の増大といった悪影響を与える場合がある。
【００１５】
またこの電子放出素子を複数用いて電子源として表示装置に応用する場合には、上述のような悪影響により個々の電子放出素子の特性にばらつきを生じやすくなるために、表示の均一性に悪影響を与える場合がある。
【００１６】
【特許文献１】
特開平７−２３５２５５号公報
【特許文献２】
特開平８−０３１３０９号公報
【００１７】
【発明が解決しようとする課題】
本発明の目的は、このような従来技術の課題を改善するものであり、活性化工程における放電や過電流等による損傷が少なく素子特性のばらつきの少ない電子放出素子およびこれらを用いた画像形成装置の製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
本発明の電子放出素子の製造方法は、基板上に、間隙部を有する導電性部材を形成する工程と、炭素化合物の雰囲気中にて、前記導電性部材へ所定の電圧パルスを印加する工程を有し、前記所定の電圧パルスの印加は、前記雰囲気中への炭素化合物の導入前から行われることを特徴とするものである。
【００１９】
また、前記導電性部材へ所定の電圧パルスを印加する工程において、電圧パルスの電圧値を漸増させ、該電圧値が所定値に到達した後に、該電圧パルスを印加したまま、前記雰囲気中に炭素化合物を導入することを特徴とするものである。
【００２０】
また、前記電圧パルスの電圧値が所定値に到達した後も、該電圧パルスの電圧値を漸増させることを特徴とするものである。
【００２１】
また、前記間隙部を有する導電性部材は、一対の電極間を接続し、その一部に前記間隙部を有する導電性薄膜であることを特徴とするものである。
【００２２】
また本発明の画像形成装置の製造方法は、複数の電子放出素子を有する電子源と、画像形成部材とを有する画像形成装置の製造方法であって、前記電子放出素子が以上の製造方法により製造されることを特徴とするものである。
【００２３】
【発明の実施の形態】
以下に図面を参照して、本発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、本発明の範囲をそれらのみに限定する趣旨のものではない。
【００２４】
本発明の電子放出素子としては、表面伝導型電子放出素子や横型の電界放出型電子放出素子が好適であり、図１に例示した構成が挙げられる。
【００２５】
図１において、１はガラス等からなる基板であり、その大きさおよびその厚みは、その上に設置される電子放出素子の個数、および個々の素子の設計形状、および電子源の使用時に容器の一部を構成する場合には、その容器を真空に保持するための耐大気圧構造等の力学的条件等に依存して適宜設定される。
【００２６】
ガラスの材質としては、廉価な青板ガラスを使う事が一般的であるが、この上にナトリウム（Ｎａ）ブロック層として、厚さ０．１〜１μｍ程度のシリコン酸化膜（ＳｉＯ2）をスパッタ法等により形成した基板を用いる必要がある。この他にナトリウム（Ｎａ）等のアルカリイオン含有量が少ないガラスや、石英基板等でも作成可能である。
【００２７】
また素子電極２、３の材料としては、一般的な導体材料が用いられ、例えばＮｉ、Ｃｒ、Ａｕ、Ｍｏ、Ｐｔ、Ｔｉ等の金属やＰｄ−Ａｇ等の金属が好適であり、あるいは金属酸化物とガラス等から構成される印刷導体や、ＩＴＯ等の透明導電体等から適宜選択され、その膜厚は、好ましくは数十ｎｍから数百ｎｍの範囲が適当である。
【００２８】
この時の素子電極間隔Ｌ、素子電極長さＷ、素子電極２、３の形状等は、実素子が応用される形態等に応じて適宜設計されるが、間隔Ｌは好ましくは素子電極間に印加する電圧等を考慮して１μｍから１００μｍの範囲である。また、素子電極長さＷは、好ましくは電極の抵抗値、電子放出特性を考慮して、数十μｍから数百μｍの範囲である。
【００２９】
さらにこの素子電極には、市販の白金（Ｐｔ）等の金属粒子を含有したペーストを、オフセット印刷等の印刷法によって塗布形成する事も可能である。またより精密なパターンを得る目的で、白金（Ｐｔ）等を含有する感光性ペーストを、スクリーン印刷等の印刷法で塗布し、フォトマスクを用いて露光、現像するという工程でも形成可能である。
【００３０】
この後、素子電極２、３を跨ぐ形で、電子放出部となる間隙部５を形成するための導電性薄膜４を作成する。
【００３１】
導電性薄膜４としては、良好な電子放出特性を得るために、微粒子で構成された微粒子膜が特に好ましい。またその膜厚は、素子電極２、３へのステップカバレージ、素子電極間の抵抗値、および後述するフォーミング処理条件等を考慮して適宜設定されるが、特に好ましくは１ｎｍから５０ｎｍの範囲とするのが良い。
【００３２】
導電性薄膜４の材料には、一般にはパラジウム（Ｐｄ）が適しているが、これに限ったものではない。また成膜形成方法も、スパッタ法、溶液塗布後に焼成する方法などが適宜用いられ、溶液塗布方法としてもスピンナ法やインクジェット法等を適宜用いることができる。例えば、有機パラジウム溶液をインクジェット法により塗付後、焼成して酸化パラジウム（ＰｄＯ）膜からなる導電性薄膜を形成することができる。
【００３３】
その後、この基板を図２に示すような真空容器２０内に設置した後、一定の圧力まで真空容器２０内を排気し、フォーミング処理工程として、バルブ２９を開いて水素供給源３０より例えば窒素ガス中に水素を数％〜十数％程度混入したガスを導入し水素が共存する還元雰囲気下で、電圧パルス源２１より電圧パルスを印加して通電加熱し、パラジウム（Ｐｄ）膜とし、同時に間隙部５を形成する。
【００３４】
なお、図示の便宜から、間隙部５は導電性薄膜４の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。
【００３５】
この後、一旦水素を含む雰囲気を排気ポンプ２５にて真空容器２０中より一定圧力まで排気した後、活性化処理を行う。
【００３６】
活性化処理を行うためには、前記導電性薄膜４に形成された間隙部５に素子電極２、３を介して電圧パルス源２１より電圧パルスを印加して通電した後に、バルブ２４を適量開けて炭素化合物供給源２３より炭素化合物を導入して、間隙部５およびその近傍にカーボン膜を堆積させる。
【００３７】
ここで、電圧パルスの電圧値や、電圧パルスを印加してから炭素化合物を導入するまでの時間等については、適宜選択可能である。
【００３８】
またこの時、炭素化合物を導入する圧力については真空容器の形状や、炭素化合物の種類などにより異なるため、場合に応じて適宜設定することができる。
【００３９】
上記のように、あらかじめ電圧パルスを印加した場合には基板表面に炭素化合物の吸着がほとんど存在しないために、従来例で示したように電圧パルスの印加直後より急激にＩｆ電流が増加するような現象がみられず、すなわち狭間隙部に急激にカーボン膜が堆積することによる、電界強度やＩｆの急激な増大が発生しにくくなり、放電や過電流による導電性薄膜やカーボン膜の損傷を抑制することができる。
【００４０】
また、炭素化合物の導入後も基板１上の炭素化合物の吸着は急激には増加しないため、カーボン膜の堆積が徐々に行われるため、上記のような理由により放電、過電流等による損傷が発生しにくくなる。
【００４１】
したがって、複数の電子放出素子を作成するにあたっても、素子特性のばらつきを少なくすることが可能となる。
【００４２】
さらに、電圧パルスの印加にあたっては、上述のように放電や過電流による損傷を防止するために、印加電圧を所定の値まで徐々に漸増させることにより、さらに効果的に本発明を実施することができる。この場合は前述のフォーミング処理において印加した電圧より始めて、徐々に漸増させることが望ましい。
【００４３】
なお、その場合の炭素化合物の導入時期は電圧を漸増させる途中でも、また電圧が所定値の到達した後でも、適宜選択することが可能である。
【００４４】
ここで、活性化に用いられる炭素化合物としては、アルカン、アルケン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、アルコール類、アルデヒド類、ケトン類、アミン類、フェノール等を挙げることが出来、具体的には、メタン、エタン、プロパンなどＣnＨ2n+2で表される飽和炭化水素、エチレン、プロピレンなどＣnＨ2n等の組成式で表される不飽和炭化水素、ベンゼン、トルエン、メタノール、エタノール、ホルムアルデヒド、アセトアルデヒド、アセトン、メチルエチルケトン、メチルアミン、エチルアミン、フェノール、ベンゾニトリル、ｐ−トルニトリル等あるいはこれらの混合物を用いることが出来る。
【００４５】
また活性化工程によって炭素化合物から形成されるカーボン膜は、グラファイト状炭素を含み、このグラファイト状炭素とは、完全なグラファイトの結晶構造を有するもの（いわゆるＨＯＰＧ）、結晶粒が２０ｎｍ程度で結晶構造がやや乱れたもの（ＰＧ）、結晶粒が２ｎｍ程度になり結晶構造の乱れがさらに大きくなったもの（ＧＣ）、非晶質カーボン（アモルファスカーボン及び、アモルファスカーボンと前記グラファイトの微結晶の混合物を指す）を包含するものである。
すなわち、グラファイト粒子間の粒界などの層の乱れが存在していても好ましく用いることができる。
【００４６】
このような工程を経て得られた電子放出素子は、さらに安定化工程を行うことが好ましい。この工程は、真空容器内の炭素化合物を排気する工程である。真空容器内の炭素化合物の分圧は、上記のカーボン膜がほぼ新たに堆積しない分圧で１．３×１０-6Ｐａ以下が好ましく、さらには１．３×１０-8Ｐａ以下が特に好ましい。
【００４７】
さらに、真空容器内を排気するときには、真空容器全体を加熱して、真空容器内壁や、電子放出素子に吸着した炭素化合物を排気しやすくするのが好ましい。
このときの加熱条件は、好ましくは２００℃以上で、できるだけ長時間処理するのが望ましいが、特にこの条件に限るものではなく、真空容器の大きさや形状、電子放出素子の構成などの諸条件により適宜選ばれる条件により行う。
【００４８】
真空容器内の圧力は極力低くすることが必要で、１×１０-5Ｐａ以下が好ましく、さらに１．３×１０-7Ｐａ以下が特に好ましい。
【００４９】
安定化工程を行った後の、駆動時の雰囲気は、上記安定化処理終了時の雰囲気を維持するのが好ましい。このような真空雰囲気を採用することにより、新たなカーボン膜の堆積を抑制でき、また真空容器や基板などに吸着したＨ2Ｏ，Ｏ2なども除去でき、結果として電子放出特性が安定する。
【００５０】
上述の工程を経て得られた電子放出素子の基本特性について、図２および３を参照しながら説明する。
【００５１】
図２は、前述の通り真空処理装置の一例を示す模式図であり、この真空処理装置は測定評価装置としての機能をも兼ね備えている。なお、図２においても、図１に示した部位と同じ部位には図１に付した符号と同一の符号を付している。
【００５２】
図２において、２０は真空容器であり、２５は排気ポンプである。真空容器２０内には電子放出素子が配されている。また、２１は電子放出素子に素子電圧Ｖｆを印加するための電源、２２は素子電極２、３間の導電性薄膜４を流れる素子電流Ｉｆを測定するための電流計、２６は素子の間隙部５より放出される放出電流Ｉｅを捕捉するためのアノード電極である。また、２７はアノード電極２６に電圧を印加するための高圧電源、２８は素子の間隙部５より放出される放出電流Ｉｅを測定するための電流計である。
【００５３】
ここで、一例として、アノード電極の電圧を１ｋＶ〜１０ｋＶの範囲とし、アノード電極と電子放出素子との距離Ｈを２ｍｍ〜４ｍｍの範囲として測定を行うことができる。
【００５４】
真空容器２０内には、不図示の真空計等の真空雰囲気下での測定に必要な機器が設けられていて、所望の真空雰囲気下での測定評価を行えるようになっている。
【００５５】
排気ポンプ２５は、詳細は図示していないが、ターボ分子ポンプ、ドライスクロールポンプ等のオイルフリーのポンプからなる通常の高真空排気系と、更に、イオンポンプ等からなる超高真空排気系とにより構成されている。
【００５６】
ここに示した電子源基板を配した真空処理装置の全体は、不図示のヒーターにより加熱できる。
【００５７】
従って、この真空処理装置を用いると、前述の通電フォーミング以降の工程も行うことができる。
【００５８】
図３は、図２に示した真空処理装置を用いて測定された放出電流Ｉｅ、素子電流Ｉｆと素子電圧Ｖｆの関係を模式的に示した図である。図３においては、放出電流Ｉｅが素子電流Ｉｆに比べて著しく小さいので、任意単位で示している。なお、縦・横軸ともリニアスケールである。
【００５９】
本電子放出素子は放出電流Ｉｅに対する三つの特徴を有する。
まず第一に、図３からも明らかなように、本素子はある電圧（しきい値電圧と呼ぶ、図３中のＶｔｈ）以上の素子電圧を印加すると急激に放出電流Ｉｅが増加し、一方しきい値電圧Ｖｔｈ以下では放出電流Ｉｅがほとんど検出されない。すなわち、放出電流Ｉｅに対する明確なしきい値電圧Ｖｔｈを持った非線形素子としての特性を示しているのが判る。
第二に、放出電流Ｉｅが素子電圧Ｖｆに依存するため、放出電流Ｉｅは素子電圧Ｖｆで制御できる。
第三に、アノード電極２６に捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に依存する。すなわち、アノード電極２６に捕捉される電荷量は、素子電圧Ｖｆを印加する時間により制御できる。
【００６０】
このような特性の電子放出素子を複数配列して電子源として表示装置に応用する場合、前述のように個々の素子の図示されるような特性にばらつきがあると、表示の均一性に悪影響を及ぼすこととなるが、本発明によれば活性化時の放電や過電流による損傷を少なくできるために、素子特性への悪影響を抑えることが可能となり、ばらつきを抑え均一性を向上させることが可能となる。
【００６１】
【実施例】
以下に本発明の実施例を示す。
【００６２】
［実施例１］
本実施例においても、基本的な素子形態は前述の図１と同様であるので、ここでは図１を用いて説明する。図１（ａ）は本素子の平面図を、図１（ｂ）は断面図を示している。なお図面の寸法はあくまでも模式図であるため実際の寸法とは異なる。
【００６３】
１）ガラス基板、素子電極形成
基板１としては、厚さ１．１ｍｍの溶融石英基板を用いた。素子電極２、３は、この基板１上に、スパッタ法によってまず下引き層としてチタニウム（Ｔｉ）５ｎｍ、その上に白金（Ｐｔ）４０ｎｍを成膜した後、ホトレジストを塗布し、露光、現像、エッチングという一連のフォトリソグラフィー法によってパターニングして形成した。本実施例では素子電極２、３の間隔Ｌ＝１０μｍ、対向する長さＷ＝２００μｍとした。
【００６４】
２）導電性薄膜（素子膜）形成
上記基板を十分にクリーニングした後、シランカップリング剤を含む溶液で表面を処理し、表面が疎水性になるようにした。これはこの後塗布する導電性薄膜形成用の水溶液が、素子電極上に適度な広がりをもって配置されるようにするためである。ここで用いたシランカップリング剤は、ジメチルジエトキシシランの溶液で、スプレー法にて基板上に散布し、１２０℃にて乾燥した。
【００６５】
その後、素子電極間にインクジェット塗布方法により、導電性薄膜４を形成した。本工程の模式図を図４（ａ），（ｂ）に示す。
【００６６】
本実施例では、素子膜としてパラジウム（Ｐｄ）膜を得る目的で、Ｐｄ有機金属化合物（Ｐｄ濃度０．１５％）、イソプロピルアルコール２０％、エチレングリコール１％、ポリビニルアルコール０．０５％の水溶液を用いて、この溶液の液滴７を、液滴付与手段として、ピエゾ素子を用いたインクジェット噴射装置６を用い、ドット径が８０μｍとなるように調整して素子電極間に付与した（図４（ａ））。
【００６７】
その後この基板を空気中にて、３５０℃で１０分間の加熱焼成処理をして酸化パラジウム（ＰｄＯ）膜とした。ドットの直径は約８０μｍ、厚みは最大で１０ｎｍの膜が得られた（図４（ｂ））。
【００６８】
３）フォーミング処理
上記のように作成した基板１を、図２に示した真空処理装置の真空容器２０内の図示しない治具上に納め、同じく図示しないプローブにより素子電極２、３に電圧パルス源２１および電流計２２を接続した。
【００６９】
そして、真空容器２０内を２×１０-4Ｐａ以下の圧力まで排気した後、図１０に示す電圧波形を電圧パルス源２１より印加した。Ｔ１及びＴ２は電圧波形のパルス幅とパルス間隔であり、Ｔ１を１００μｓｅｃ、Ｔ２を５０ｍｓｅｃとし、矩形波の波高値は１０．０Ｖとした。
【００７０】
電圧パルスの印加開始１分後に、バルブ２９を開けて水素供給源３０より水素を２％混合した窒素ガスを導入し、最終的に真空容器２０内の圧力が６００ｈＰａに到達するまで導入した。
【００７１】
フォーミング処理の終了は、フォーミング用電圧パルスの間に、導電性薄膜を局所的に破壊、変形しない程度の電圧、例えば０．１Ｖ程度の電圧パルスを挿入して素子電流を測定し、抵抗値を求め、フォーミング処理前の抵抗に対して１０００倍以上の抵抗を示した時点で、フォーミングを終了とし、排気ポンプ２５により真空容器２０内を排気した。
【００７２】
このフォーミング処理によって、導電性薄膜４に間隙部５が形成された（図４（ｃ））。
【００７３】
４）活性化処理
上記フォーミング処理に続いて同一装置内において活性化処理を行った。
まず、真空容器２０内を１×１０-5Ｐａ程度まで排気した後、図１１に示す電圧波形を電圧パルス源２１より印加した。この電圧波形は電圧値が正と負が交互に反復しかつ電圧値は正負の絶対値が等しく設定されている矩形波とし、Ｔ１は電圧波形の正と負のパルス幅で１ｍｓｅｃとし、Ｔ２は正と負のパルス間隔であり２０ｍｓｅｃとし、電圧値は１５．０Ｖとした。
【００７４】
電圧パルス印加後５分経過した後、炭素化合物としてｐ−トルニトリルを用い、スローリークバルブ２４を通して真空容器２０内に導入し、１．３×１０-4Ｐａを維持した。導入するｐ−トルニトリルの圧力は、真空装置の形状や真空装置に使用している部材等によって若干影響されるが、１×１０-5Ｐａ〜１×１０-2Ｐａ程度が好適である。
【００７５】
約６０分後に素子電流Ｉｆがほぼ飽和に達した時点で通電を停止し、スローリークバルブ２４を閉め、ｐ−トルニトリルを排気ポンプ２５によって排気し活性化処理を終了した。
【００７６】
この後、安定化工程として真空容器２０および基板１を設置した図示しない治具をそれぞれ３００℃で１２時間保持した後、室温まで自然冷却した。
【００７７】
以上の工程で、図１に示したような電子放出素子を有する基板を作成することができた。この電子放出素子では、フォーミング処理によって導電性薄膜４に形成された間隙部５の近傍に、活性化処理によってカーボン膜（不図示）が堆積されている。
【００７８】
５）電子放出素子の特性
引き続き図２の測定評価装置を用いて本実施例で作成した電子放出素子の特性を測定した。素子電極間に印加する電圧１３Ｖ、アノード電圧１ｋＶにおける放出電流Ｉｅを複数の素子について測定した結果、Ｉｅは平均０．６μＡ、電子放出効率は平均０．１５％を得た。また複数の素子間の均一性もよく、各素子間でのＩｅのばらつきは５％と良好な値が得られた。また電子放出素子の間隙部５を観察したところ放電等による損傷もほとんど見られなかった。
【００７９】
［実施例２］
本実施例においては、上述の電子放出素子を平面型表示装置に応用した例を示す。
【００８０】
図９はマトリクス状に電子放出素子を有する基板の平面図を示す。図９において、５１は電子源基板、５２、５３は素子電極、５４はＹ方向配線（下配線）、５５は層間絶縁層、５６はＸ方向配線（上配線）、５７は導電性薄膜（素子膜）であり、電子を放出する間隙部（不図示）を形成している。
【００８１】
以下この電子放出素子を有する基板の作成方法を、図５乃至図９等を用いて説明する。
【００８２】
１）ガラス基板、素子電極形成
基板５１としては、アルカリ成分が少ないＰＤ−２００（旭硝子（株）社製）の２．８ｍｍ厚ガラスを用い、更にこの上にナトリウム（Ｎａ）ブロック層としてＳｉＯ2膜５００ｎｍをスパッタ法により成膜したものを用いた。
【００８３】
素子電極５２、５３は、この基板５１上に、スパッタ法によってまず下引き層としてチタニウム（Ｔｉ）５ｎｍ、その上に白金（Ｐｔ）４０ｎｍを成膜した後、ホトレジストを塗布し、露光、現像、エッチングという一連のフォトリソグラフィー法によってパターニングして形成した（図５参照）。本実施例では素子電極の間隔Ｌ＝１０μｍ、対向する長さＷ＝１００μｍとした。
【００８４】
２）下配線形成
Ｘ方向配線とＹ方向配線の配線材料に関しては、多数の表面伝導型電子放出素子にほぼ均等な電圧が供給されるように低抵抗である事が望まれ、材料、膜厚、配線巾等が適宜設定される。
【００８５】
図６に示すように、共通配線としてのＹ方向配線（下配線）５４は、素子電極の一方（素子電極５３）に接して、かつそれらを連結するようにライン状のパターンで形成した。
【００８６】
配線材料には銀（Ａｇ）フォトぺーストインキを用い、スクリーン印刷した後、乾燥させてから、所定のパターンに露光し現像した。この後４８０℃前後の温度で焼成して配線を形成した。
【００８７】
このＹ方向配線（下配線）５４の厚さは約１０μｍ、線幅は約５０μｍである。なお終端部は図示していないが、配線取り出し電極として使うために、線幅をより大きくした。
【００８８】
３）層間絶縁層形成
上下配線を絶縁するために、図７に示すように、層間絶縁層５５を配置する。
この層間絶縁層５５は、後述のＸ方向配線（上配線）５６下に、先に形成したＹ方向配線（下配線）５４との交差部を覆うように、かつＸ方向配線（上配線）５６と素子電極の他方（素子電極５２）との電気的接続が可能なように、接続部にコンタクトホールを開けて形成した。
【００８９】
具体的には、ＰｂＯを主成分とする感光性のガラスペーストをスクリーン印刷した後、露光−現像した。これを４回繰り返し、最後に４８０℃前後の温度で焼成した。この層間絶縁層５５の厚みは、全体で約３０μｍであり、幅は１５０μｍである。
【００９０】
４）上配線形成
先に形成した層間絶縁層５５の上に、Ａｇぺーストインキをスクリーン印刷した後乾燥させ、この上に再度同様なことを行い２度塗りしてから、４８０℃前後の温度で焼成して、Ｘ方向配線（上配線）５６を形成した（図８）。
【００９１】
Ｘ方向配線（上配線）５６は、層間絶縁膜５５を挟んでＹ方向配線（下配線）５４と交差しており、層間絶縁層５５のコンタクトホール部分で素子電極５２と接続されている。
【００９２】
このＸ方向配線（上配線）５６は、パネル化した後の電気駆動時は走査電極として作用する。尚、Ｘ方向配線５６の厚さは約１５μｍである。図示していないが、外部駆動回路への引出し端子もこれと同様の方法で形成した。
【００９３】
このようにしてＸＹマトリクス配線を有する基板を形成した。
【００９４】
５）導電性薄膜（素子膜）形成
上記基板を十分にクリーニングした後、シランカップリング剤を含む溶液で表面を処理し、表面が疎水性になるようにした。用いたシランカップリング剤は、ジメチルジエトキシシランの溶液で、スプレー法にて基板上に散布し、１２０℃にて乾燥した。
【００９５】
その後、素子電極５２、５３間にインクジェット塗布方法により、導電性薄膜５７を形成した。本工程の模式図を図４（ａ），（ｂ）に示す。実際の工程では、基板上における個々の素子電極の平面的ばらつきを補償するために、基板上の数箇所に於いてパターンの配置ずれを観測し、観測点間のポイントのずれ量は直線近似して位置補完し、塗付することによって、全画素の位置ずれをなくして、対応した位置に的確に塗付するようにした。
【００９６】
本実施例では、素子膜としてパラジウム（Ｐｄ）膜を得る目的で、Ｐｄ有機金属化合物（Ｐｄ濃度０．１５％）、イソプロピルアルコール２０％、エチレングリコール１％、ポリビニルアルコール０．０５％の水溶液を用いて、この溶液の液滴７を、液滴付与手段として、ピエゾ素子を用いたインクジェット噴射装置６を用い、ドット径が６０μｍとなるように調整して電極間に付与した（図４（ａ））。
【００９７】
その後、この基板を空気中にて、３５０℃で１０分間の加熱焼成処理をして酸化パラジウム（ＰｄＯ）とした。ドットの直径は約６０μｍ、厚みは最大で１０ｎｍの膜が得られた（図４（ｂ））。
【００９８】
６）フォーミング処理
次に、フォーミングと呼ばれる本工程に於いて、上記導電性薄膜（酸化パラジウム（ＰｄＯ）膜）を通電処理して内部に間隙部５を形成する（図４（ｃ））。
【００９９】
フォーミングおよび次工程の活性化工程は、実施例１に示したように真空容器内に基板を納めて行う他に、図１２に示したような基板ステージと真空容器からなる装置によっても行うことも可能であり、特に本実施例のように平面型表示装置に応用するための大型の基板の場合には好適に用いることができる。
【０１００】
基板ステージ８１上の電子源基板５１は、その周辺部を除く領域を真空容器８０で覆われている。真空容器８０は、内部空間を有するフード形状であり、Ｏリング８３によって電子源基板５１の周辺部以外は外界からシールされているため、排気ポンプ８６によって排気することができる。
【０１０１】
真空容器８０の内部を排気すると電子源基板５１の表裏に圧力差が生じ、この圧力差によって基板の変形や破損を招く場合あるため、これを防止すべく基板ステージ８１に静電チャック８２を具備している。静電チャック８２による基板の固定は、該静電チャック８２の中に置かれた電極（不図示）と電子源基板５１との間に電圧を印加して、静電力により電子源基板５１を基板ステージ８１に吸引するものである。したがって、電子源基板５１の電位を所定の値に保持するため、電子源基板５１の裏面にはＩＴ０膜などの導電性膜を形成する。
【０１０２】
また基板ステージ８１にヒーターや冷却ユニットなどの温度制御手段を設けることにより、基板の温度を精度良く制御できる。
【０１０３】
またフード状の真空容器８０にはフォーミング処理ための水素および、活性化処理のための炭素化合物の供給源８７，８８がそれぞれスローリークバルブを介して接続されている。
【０１０４】
図１２の装置を用いた具体的なフォーミング処理方法は、電子源基板５１の周囲の取り出し電極部を残して、基板全体を覆うようにフード状の真空容器８０をかぶせて基板との間で内部に真空空間を作り、電圧パルス源８５に接続されたプローブ８４より電極端子部からＸ・Ｙ両方向配線間に電圧を印加し、素子電極間に通電する事によって、前記酸化パラジウム（ＰｄＯ）膜を局所的に破壊、変形もしくは変質させることにより、電気的に高抵抗な状態の間隙部を形成する。
【０１０５】
この時若干の水素ガスを含む真空雰囲気下で通電加熱すると、水素によって還元が促進され酸化パラジウム（ＰｄＯ）膜がパラジウム（Ｐｄ）膜に変化する。
本実施例においては水素２％を混合した窒素ガスを、最終的に６００ｈＰａ導入した。
【０１０６】
この変化時に膜の還元収縮によって、パラジウム（Ｐｄ）からなる導電性薄膜５７の一部に間隙部が形成されるが、この間隙部の形成位置、及びその形状は元の膜の均一性に大きく影響される。多数の素子の特性ばらつきを抑えるのに、上記間隙部は導電性薄膜５７の中央部に起こり、かつなるべく直線状になることがなによりも望ましい。
【０１０７】
フォーミング処理には図１０に示した電圧波形を用い、パルス幅Ｔ１を１ｍｓｅｃ、パルス間隔Ｔ２を８０ｍｓｅｃとし、矩形波の波高値は１４．０Ｖとした。なお、フォーミング処理の終了は、素子電流Ｉｆがほぼ０を示した時点で、フォーミングを終了とした。
【０１０８】
７）活性化処理
活性化処理は、前記のフォーミング処理と同様に図１２に示すような装置によってフード状の真空容器８０をかぶせて基板５１との間で内部に真空空間を作り、外部からＸ・Ｙ両方向配線を通じて電圧パルスを素子電極間に繰り返し印加した後、炭素化合物を適当な圧力で導入することによって、炭素化合物を、前記間隙部近傍にカーボン膜として堆積させた。
【０１０９】
本実施例ではこの活性化処理において図１１に示すような電圧波形を印加した。この電圧波形は電圧値が正と負が交互に反復しかつ電圧値は正負の絶対値が等しく設定されている矩形波とし、Ｔ１は電圧波形の正と負のパルス幅で１ｍｓｅｃとし、Ｔ２は正と負のパルス間隔であり２０ｍｓｅｃとした。
【０１１０】
また、本実施例においては電圧値を徐々に漸増させる方式とし、開始電圧をフォーミング電圧と同じ１４．０Ｖとし、印加する最大電圧値は１７．０Ｖとし、０．１Ｖ／１５ｓｅｃで昇圧した。またＸ方向配線側より順次スクロールして電圧パルスを印加した。
【０１１１】
本工程では、最大電圧値である１７．０Ｖに到達した後、炭素化合物としてｐ−トルニトリルを用い、スローリークバルブを通して真空容器内に導入し、１．３×１０-4Ｐａを維持した。導入するｐ−トルニトリルの圧力は、真空装置の形状や真空装置に使用している部材等によって若干影響されるが、１×１０-5Ｐａ〜１×１０-2Ｐａ程度が好適である。
【０１１２】
約６０分後に素子電流Ｉｆがほぼ飽和に達した時点で通電を停止し、スローリークバルブを閉め、ｐ−トルニトリルを排気ポンプ８６によって排気し活性化処理を終了した。
【０１１３】
以上の工程で、多数の電子放出素子をマトリクス配線接続してなる電子源を作成することができた。
【０１１４】
８）封着−パネル化
上記の電子源を用いて図１３に示すような画像形成装置（表示パネル）を製造した。尚、図１３では、パネル内部を表現するために部分的に部材を切り欠いて示している。
【０１１５】
図１３において、５１は電子放出素子が多数配置された電子源の基板であり、リアプレートと呼ぶ。９２はリアプレート５１と対向するガラス基板９３の内面に蛍光膜９４とメタルバック９５等が形成されたフェースプレートである。９６は支持枠であり、リアプレート５１、支持枠９６及びフェースプレート９２をフリットガラスによって接着し、４００℃で、１０分以上焼成することで、封着して、外囲器９０を構成する。このとき、フェースプレート９２とリアプレート５１の間に、スペーサーと呼ばれる不図示の支持体を設置することにより、大面積パネルの場合にも大気圧に対して十分な強度を持つ外囲器９０を構成することができる。
【０１１６】
フェースプレート上に設ける蛍光膜９４は、モノクロームの場合は蛍光体のみから成るが、カラーの蛍光膜の場合は、蛍光体の配列によりブラックストライプあるいはブラックマトリクスなどと呼ばれる黒色導電材と蛍光体とで構成される。ブラックストライプ、ブラックマトリクスが設けられる目的は、カラー表示の場合必要となる三原色蛍光体の、各蛍光体間の塗り分け部を黒くすることで混色等を目立たなくすることと、蛍光膜における外光反射によるコントラストの低下を抑制することである。
【０１１７】
また、蛍光膜９４の内面側に設けるメタルバック９５の目的は、蛍光体の発光のうち内面側への光をフェースプレート９２側へ鏡面反射することにより輝度を向上すること、電子ビーム加速電圧を印加するために高圧端子９７と接続して高電圧を印加しアノード電極として作用すること等である。メタルバックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理（通常フィルミングと呼ばれる）を行い、その後Ａｌを真空蒸着等で堆積することで作製できる。
【０１１８】
なお、前述の封着を行う際には、カラーの場合は各色蛍光体と電子放出素子とを対応させなくてはいけないため、上下基板の突き当て法などで十分な位置合わせを行った。
【０１１９】
封着時の真空度は１×１０-7Ｐａ以下の真空度が要求される。また、外囲器９０の封止後の真空度を維持するために、ゲッター処理を行った。これは、外囲器９０の封止を行なう直前あるいは封止後に、抵抗加熱あるいは高周波加熱等の加熱法により、外囲器内の所定の位置（不図示）に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ等が主成分であり、該蒸着膜の吸着作用により、たとえば１×１０-7Ｐａないしは１×１０-8Ｐａの圧力を維持するものである。
【０１２０】
９）画像形成装置
前述した本発明にかかわる表面伝導型電子放出素子の基本的特性によれば、電子放出部からの放出電子は、しきい値電圧以上では対向する素子電極間に印加するパルス状電圧の波高値と巾によって制御され、その中間値によっても電流量が制御され、もって中間調表示が可能になる。
【０１２１】
また多数の電子放出素子を配置した場合においては、各ラインの走査線信号によって選択ラインを決め、各情報信号ラインを通じて個々の素子に上記パルス状電圧を適宜印加すれば、任意の素子に適宜電圧を印加する事が可能となり、各素子をＯＮすることができる。
【０１２２】
また中間調を有する入力信号に応じて電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式が挙げられる。
【０１２３】
以下に具体的な駆動装置について説明する。
【０１２４】
単純マトリクス配置の電子源を用いて構成した表示パネルを利用した、ＮＴＳＣ方式のテレビ信号に基づいたテレビジョン表示用の画像表示装置の構成例を、図１４に示す。
【０１２５】
図１４において、１０１は図１３に示したような画像表示パネル、１０２は走査回路、１０３は制御回路、１０４はシフトレジスタ、１０５はラインメモリ、１０６は同期信号分離回路、１０７は情報信号発生器、Ｖａは高圧電源である。
【０１２６】
画像表示パネル１０１のＸ方向配線には、走査線信号を印加するＸドライバーの走査回路１０２が、Ｙ方向配線には情報信号が印加されるＹドライバーの情報信号発生器１０７が接続されている。
【０１２７】
電圧変調方式を実施するには、情報信号発生器１０７として、一定の長さの電圧パルスを発生するが入力されるデータに応じて、適宜パルスの波高値を変調するような回路を用いる。また、パルス幅変調方式を実施するには、情報信号発生器１０７としては、一定の波高値の電圧パルスを発生するが入力されるデータに応じて、適宜電圧パルスの幅を変調するような回路を用いる。
【０１２８】
制御回路１０３は、同期信号分離回路１０６より送られる同期信号Ｔｓｙｎｃに基づいて、各部に対してＴｓｃａｎ，Ｔｓｆｔ及びＴｍｒｙの各制御信号を発生する。
【０１２９】
同期信号分離回路１０６は、外部から入力されるＮＴＳＣ方式のテレビ信号から、同期信号成分と輝度信号成分とを分離するための回路である。この輝度信号成分は、同期信号に同期してシフトレジスタ１０４に入力される。
【０１３０】
シフトレジスタ１０４は、時系列的にシリアルに入力される前記輝度信号を、画像の１ライン毎にシリアル／パラレル変換して、制御回路１０３より送られるシフトクロックＴｓｆｔに基づいて動作する。シリアル／パラレル変換された画像１ライン分のデータ（電子放出素子ｎ素子分の駆動データに相当）は、ｎ個の並列信号として前記シフトレジスタ１０４より出力される。
【０１３１】
ラインメモリ１０５は、画像１ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、記憶された内容は、情報信号発生器１０７に入力される。
【０１３２】
情報信号発生器１０７は、各々の輝度信号に応じて、電子放出素子の各々を適切に駆動する為の信号源であり、その出力信号はＹ方向配線を通じて表示パネル１０１内に入り、走査回路１０２によって選択中のＸ方向配線との交点にある各々の電子放出素子に印加される。
【０１３３】
Ｘ方向配線を順次走査することによって、パネル全面の電子放出素子を駆動することが可能になる。
【０１３４】
以上のように本発明による画像形成装置において、各電子放出素子にパネル内のＸ方向配線５６及びＹ方向配線５４を通じ、電圧を印加することにより電子放出させ、高圧電源Ｖａに接続された高圧端子９７を通じ、アノード電極であるメタルバック９５に高圧を印加し、発生した電子ビームを加速し、蛍光膜９４に衝突させることによって、画像を表示することができる。
【０１３５】
本実施例で製造した画像形成装置では、個々の電子放出素子の特性のばらつきを少なくすることができたことにより、輝度のばらつきが少ない表示品位の良い画像を表示することができた。
【０１３６】
なお、ここで述べた画像形成装置の構成は、本発明の画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。入力信号についてはＮＴＳＣ方式を挙げたが、入力信号はこれに限られるものではなく、ＰＡＬ、ＨＤＴＶなどでも同じである。
【０１３７】
【発明の効果】
以上説明したように、本発明の製造方法により電子放出素子を作製するならば、活性化処理工程における放電や過電流による損傷を極めて少なくすることが可能となり、特性のばらつきの少ない電子放出素子を安定して得ることができる。
【０１３８】
また、電子放出素子を多数配列して形成する画像形成装置においても個々の電子放出素子の特性のばらつきを少なくすることができるため、表示品位の良い画像形成装置を形成することができる。
【図面の簡単な説明】
【図１】本発明を適用可能な電子放出素子の好ましい構成例を示す模式図である。
【図２】本発明の製造方法を説明するための真空処理装置の概略図である。
【図３】本発明による電子放出素子の特性を説明するための図である。
【図４】本発明における導電性薄膜の形成工程を説明するための図である。
【図５】本発明における電子源の製造工程を説明するための図である。
【図６】本発明における電子源の製造工程を説明するための図である。
【図７】本発明における電子源の製造工程を説明するための図である。
【図８】本発明における電子源の製造工程を説明するための図である。
【図９】本発明における電子源の製造工程を説明するための図である。
【図１０】本発明におけるフォーミング処理工程での電圧パルス波形を説明するための図である。
【図１１】本発明における活性化処理工程での電圧パルス波形を説明するための図である。
【図１２】本発明の製造方法を説明するための真空処理装置の概略図である。
【図１３】本発明による電子放出素子を用いた表示パネルの構造を説明するための図である。
【図１４】本発明による画像形成装置の構成を説明するためのブロック図である。
【図１５】従来例の電子放出素子を説明するための図である。
【図１６】従来例における電子放出素子の製造方法を説明するための図である。
【図１７】従来例における活性化時の素子電流の変化の様子を説明するための図である。
【符号の説明】
１  ガラス基板
２、３  素子電極
４  導電性薄膜（素子膜）
５  間隙部
６  インクジェット装置
７  液滴
２０  真空容器
２１  電圧パルス源
２２  電流計
２３  炭素化合物供給源
２４  バルブ
２５  排気ポンプ
２６  アノード
２７  高圧電源
２８  電流計
２９  バルブ
３０  水素供給源
５１  電子源基板
５２、５３  素子電極
５４  Ｙ方向配線（下配線）
５５  層間絶縁層
５６  Ｘ方向配線（上配線）
５７  導電性薄膜（素子膜）
８０  真空容器
８１  基板ステージ
８２  静電チャック
８３  Ｏリング
８４  プローブ
８５  電圧パルス源
８６  排気ポンプ
８７  水素供給源
８８  炭素化合物供給源
９０  外囲器
９２  フェースプレート
９３  ガラス基板
９４  蛍光体
９５  メタルバック
９６  支持枠
９７  高圧端子
１０１  画像表示パネル
１０２  走査回路
１０３  制御回路
１０４  シフトレジスタ
１０５  ラインメモリ
１０６  同期信号分離回路
１０７  情報信号発生器
Ｖａ  高圧電源
【図１】
2004207123.tif 000003
【図２】
2004207123.tif 000004
【図３】
2004207123.tif 000005
【図４】
2004207123.tif 000006
【図５】
2004207123.tif 000007
【図６】
2004207123.tif 000008
【図７】
2004207123.tif 000009
【図８】
2004207123.tif 000010
【図９】
2004207123.tif 000011
【図１０】
2004207123.tif 000012
【図１１】
2004207123.tif 000013
【図１２】
2004207123.tif 000014
【図１３】
2004207123.tif 000015
【図１４】
2004207123.tif 000016
【図１５】
2004207123.tif 000017
【図１６】
2004207123.tif 000018
【図１７】
2004207123.tif 000019