(57)【要約】【課題】温度変化により半導体素子と基板との接合部に発生する歪みを緩和することができる半導体回路を生産性高く製造する半導体素子実装方法及び該半導体実装方法により作製された半導体回路を提供する。【解決手段】半導体素子を基板上にフリップチップ実装する半導体素子実装方法において、前記基板上の電極と前記半導体素子の電極とを接合する工程と、前記基板上の電極と前記半導体素子の電極とを接合した接合部に大気圧プラズマ法にて膜を形成する工程と、を有することを特徴とする半導体素子実装方法。【選択図】        図１
2004207332.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を基板上にフリップチップ実装する半導体素子実装方法において、
前記基板上の電極と前記半導体素子の電極とを接合する工程と、
前記基板上の電極と前記半導体素子の電極とを接合した接合部に大気圧プラズマ法にて膜を形成する工程と、
を有することを特徴とする半導体素子実装方法。
【請求項２】
前記大気圧プラズマ法は、大気圧プラズマ処理装置で前記膜となる製膜ガスを発生させ、該製膜ガスを前記接合部に晒して膜を形成することを特徴とする請求項１に記載の半導体素子実装方法。
【請求項３】
前記大気圧プラズマ処理装置は、対向する電極と、電圧印加手段と、を有し、
前記電極間に大気圧又は大気圧近傍下で前記膜の原料となる原料ガスを存在させ、前記電圧印加手段で前記電極間に高周波電圧を印加して放電を行うことで前記原料ガスを製膜ガスとすることを特徴とする請求項２に記載の半導体素子実装方法。
【請求項４】
前記製膜ガスを前記接合部に吹きつけて膜を形成することを特徴とする請求項２又は３に記載の半導体素子実装方法。
【請求項５】
さらに前記基板の接合面側の表面及び前記半導体素子の接合面側の表面にも大気圧プラズマ法にて膜を形成する工程と、を有することを特徴とする請求項１に記載の半導体素子実装方法。
【請求項６】
前記大気圧プラズマ法は、大気圧プラズマ処理装置で前記膜となる製膜ガスを発生させ、該製膜ガスを前記接合部及び前記基板の接合面側の表面及び前記半導体素子の接合面側の表面に晒して膜を形成することを特徴とする請求項５に記載の半導体素子実装方法。
【請求項７】
前記大気圧プラズマ処理装置は、対向する電極と、電圧印加手段と、を有し、
前記電極間に大気圧又は大気圧近傍下で前記膜の原料となる原料ガスを存在させ、前記電圧印加手段で前記電極間に高周波電圧を印加して放電を行うことで前記原料ガスを製膜ガスとすることを特徴とする請求項６に記載の半導体素子実装方法。
【請求項８】
前記製膜ガスを前記接合部及び前記基板の接合面側の表面及び前記半導体素子の接合面側の表面に吹きつけて膜を形成することを特徴とする請求項６又は７に記載の半導体素子実装方法。
【請求項９】
前記膜の平均熱膨張係数が前記基板の平均熱膨張係数と前記半導体素子の平均熱膨張係数との間であることを特徴とする請求項１〜８のいずれか１項に記載の半導体素子実装方法。
【請求項１０】
請求項１〜９のいずれか１項の半導体素子実装方法を用いて作製されたことを特徴とする半導体回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板上の電極に半導体素子をフリップチップ実装する半導体素子実装方法及び該方法により作製された半導体回路に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化、高密度化の要求に対応し、ベアチップを含む半導体素子をリードを介さず配線基板に直接実装するフリップチップ実装技術（ベアチップオンサブストレート：Ｂａｒｅ  Ｃｈｉｐ  ｏｎ  Ｓｕｂｓｔｒａｔｅ）の研究が進められてきたが、特にフリップチップボンディング方式（Ｆｌｉｐ  Ｃｈｉｐ  Ｂｏｎｄｉｎｇ：ＦＣＢ）が一般に普及されつつある。この理由の一つとしては、実装した半導体素子と基板との間隙に特定の絶縁樹脂（アンダーフィルとも言う）を充填すると、温度変化が起こったときに、半導体素子の材質と基板の材質との熱膨張係数の差により、半導体素子と基板との接合部に発生する歪みが分散され、この接合部の接続信頼性が向上する技術が確立されてきたからである。
【０００３】
半導体素子のフリップチップ実装方法は半導体素子を基板に直接実装する方法であるため、半導体素子に設けられた複数の電極にそれぞれバンプと呼ばれる導電性の凸部を形成し、配線基板の個々の電極と半導体素子の電極とを各バンプとを対向させた状態で加熱溶融接合等を行って接合する。その後に、半導体素子と基板との間隙部に熱硬化性の液体でなるアンダーフィルをディスペンサ等を用いて充填し、通常オーブン等を用いて硬化させることによって、基板と半導体素子との間の接合強度を補強している（例えば特許文献１参照）。
【０００４】
【特許文献１】
特開平１０−２６１６６１号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のアンダーフィルを半導体素子と基板との空隙部に充填してから熱で硬化させる方法では、アンダーフィルを半導体素子と基板との空隙に充填するという工程と、充填したアンダーフィルを硬化するという工程が必要となるため、工程数の増加による生産性の低下が問題となっている。
【０００６】
本発明は係る課題に鑑みてなされたものであり、本発明の目的は、温度変化により半導体素子と基板との接合部に発生する歪みを緩和することができる半導体回路を生産性高く製造する半導体素子実装方法及び該半導体素子実装方法により作製された半導体回路を提供することである。
【０００７】
【課題を解決するための手段】
本発明の目的は、以下の構成により達成された。
【０００８】
（１）  半導体素子を基板上にフリップチップ実装する半導体素子実装方法において、前記基板上の電極と前記半導体素子の電極とを接合する工程と、前記基板上の電極と前記半導体素子の電極とを接合した接合部に大気圧プラズマ法にて膜を形成する工程と、を有することを特徴とする半導体素子実装方法。
【０００９】
（２）  前記大気圧プラズマ法は、大気圧プラズマ処理装置で前記膜となる製膜ガスを発生させ、該製膜ガスを前記接合部に晒して膜を形成することを特徴とする（１）に記載の半導体素子実装方法。
【００１０】
（３）  前記大気圧プラズマ処理装置は、対向する電極と、電圧印加手段と、を有し、前記電極間に大気圧又は大気圧近傍下で前記膜の原料となる原料ガスを存在させ、前記電圧印加手段で前記電極間に高周波電圧を印加して放電を行うことで前記原料ガスを製膜ガスとすることを特徴とする（２）に記載の半導体素子実装方法。
【００１１】
（４）  前記製膜ガスを前記接合部に吹きつけて膜を形成することを特徴とする（２）又は（３）に記載の半導体素子実装方法。
【００１２】
（５）  さらに前記基板の接合面側の表面及び前記半導体素子の接合面側の表面にも大気圧プラズマ法にて膜を形成する工程と、を有することを特徴とする（１）に記載の半導体素子実装方法。
【００１３】
（６）  前記大気圧プラズマ法は、大気圧プラズマ処理装置で前記膜となる製膜ガスを発生させ、該製膜ガスを前記接合部及び前記基板の接合面側の表面及び前記半導体素子の接合面側の表面に晒して膜を形成することを特徴とする（５）に記載の半導体素子実装方法。
【００１４】
（７）  前記大気圧プラズマ処理装置は、対向する電極と、電圧印加手段と、を有し、前記電極間に大気圧又は大気圧近傍下で前記膜の原料となる原料ガスを存在させ、前記電圧印加手段で前記電極間に高周波電圧を印加して放電を行うことで前記原料ガスを製膜ガスとすることを特徴とする（６）に記載の半導体素子実装方法。
【００１５】
（８）  前記製膜ガスを前記接合部及び前記基板の接合面側の表面及び前記半導体素子の接合面側の表面に吹きつけて膜を形成することを特徴とする（６）又は（７）に記載の半導体素子実装方法。
【００１６】
（９）  前記膜の平均熱膨張係数が前記基板の平均熱膨張係数と前記半導体素子の平均熱膨張係数との間であることを特徴とする（１）〜（８）のいずれか１項に記載の半導体素子実装方法。
【００１７】
（１０）  （１）〜（９）のいずれか１項の半導体素子実装方法を用いて作製されたことを特徴とする半導体回路。
【００１８】
本発明者は、半導体素子実装方法において、基板上の電極に半導体素子の電極を接合し、この接合部に大気圧プラズマ法にて膜を形成させることにより、温度変化により半導体素子と基板との接合部に発生する歪みを抑えることができる半導体回路を生産性高く製造することを見いだした。
【００１９】
【発明の実施の形態】
以下に、本発明の実施の形態を図を用いて説明するが、本発明はこれに限定されない。また、以下の説明には用語等に対する断定的な表現が含まれている場合があるが、本発明の好ましい例を示すものであって、本発明の用語の意義や技術的な範囲を限定するものではない。
【００２０】
図１は本発明に係る半導体素子実装方法を説明するための様式図である。
図１において、１は本発明に係る基板であり、ガラスエポキシ樹脂で製造された基板に半導体素子実装面に電極１１を有する配線が形成されている。基材１は上記の他にガラス、低熱膨張剤、セラミック等の材料で製造された基板も用いることができる。
【００２１】
２は本発明に係る半導体素子であり、基板１の電極１１にフリップチップ実装する半導体素子であり、電極１１と接合するための電極２１を有している。ここではＳｉ（シリコン）チップを用いている。
【００２２】
本発明の半導体素子実装方法では、まず、基板１の電極１１と半導体素子２の電極２１とを接合する工程を有している。
【００２３】
図１においては、基板１の電極１１と半導体素子２の電極２とは、半田からなるバンプ３によって回路接合している。バンプ３は本発明に係る接合部であり、その他に金等が挙げられる。
【００２４】
基板１の電極１１と半導体素子２の電極２とを接合するには、バンプを用いる他に、超音波接合法等の従来公知の接合法を用いて接合してもよい。
【００２５】
４は本発明に係る膜であり、大気圧プラズマ処理法にて形成された膜である。大気圧プラズマ法で形成する膜は、温度変化により半導体素子と基板との接合部に発生する歪みを緩和する働きを有するものであればどのような膜を用いてもよいが、誘電体の膜であることが好ましい。
【００２６】
さらに、形成される膜の平均熱膨張係数が基板の平均熱膨張係数と半導体素子の熱膨張係数との間であることが好ましい。これにより、温度変化が生じた際に半導体素子と基板との接合部に発生する歪みをさらに緩和することができる。
【００２７】
なお、図１においては、基板１の平均膨張係数が１７ｐｐｍ／℃であり、半導体素子２の平均膨張係数が３ｐｐｍ／℃であり、形成される膜４（ＳｉＯ2）が９ｐｐｍ／℃となっている。すなわち、膜４がなければ熱膨張係数の差が５倍を超える大きなものとなってしまうが、膜４を設けることで半導体素子２と基板１との平均熱膨張係数の差を疑似的に低減し、温度変化により発生する接合部の歪みを緩和させている。
【００２８】
本発明において、膜は大気圧プラズマ処理装置で膜となる製膜ガスを発生させ、その製膜ガスを接合部に晒して膜を形成するのが好ましい。
【００２９】
図１において、５は、半導体素子実装方法で用いる大気圧プラズマ処理法で使用される本発明に係る大気圧プラズマ処理装置であり、大気圧プラズマ処理装置５を用いて膜４を形成している。
【００３０】
５１、５２は、本発明に係る対向する電極である。電極５１、５２は長方形で同じ大きさでありステンレス材料からなる平板電極であり、平板電極５１と平板電極５２は対向するように配置されている。また、各平板電極は四隅をそろえて配置されている。平板電極５１と５２の対向する面には誘電体を被覆しており、該誘電体は、Ａｌ2Ｏ3セラミックスを溶射後、アルコキシシランで封孔処理されている。電極は上述した平板電極の他にも、従来公知のロール電極を用いてもよい。
【００３１】
本発明においては、大気圧プラズマ処理装置の電極には、銀、白金、アルミニウム、鉄等の金属も用いることができるが、加工のしやすさからステンレスが望ましい。
【００３２】
また、被覆する誘電体としては、ケイ酸塩系ガラス・ホウ酸塩系ガラス・リン酸塩系ガラス・ゲルマン酸塩系ガラス・亜テルル酸塩ガラス・アルミン酸塩ガラス・バナジン酸塩ガラス等を用いることができる。この中でもホウ酸塩系ガラスが加工し易い。さらに、気密性の高い高耐熱性のセラミックスを焼結したセラミックスを用いることも好ましい。これにより、大気圧プラズマ処理装置での放電が良好に行われる。
【００３３】
セラミックスの材質としては例えばアルミナ系、ジルコニア系、窒化珪素系、炭化珪素系のセラミックスが挙げられるが、中でもアルミナ系のセラミックスが好ましく、アルミナ系のセラミックスの中でも特にＡｌ2Ｏ3を用いるのが好ましい。アルミナ系のセラミックスの厚みは１ｍｍ程度が好ましく、体積固有抵抗は１０8Ω・ｃｍ以上が好ましい。これにより、大気圧プラズマ処理装置での放電が良好に行われる。
【００３４】
セラミックスは、無機質材料で封孔処理されているのが好ましく、これにより電極の耐久性を向上させることができる。
【００３５】
封孔処理はセラミックスに封孔剤である金属アルコキシドを主原料とするゾルをセラミックス上に塗布した後に、ゲル化させて硬化させることで、強固な３次元結合を形成させ均一な構造を有する金属酸化物によって、セラミックスの封孔処理をすることができる。
【００３６】
また、ゾルゲル反応を促進するためにエネルギー処理を行うことが好ましい。ゾルにエネルギー処理をすることによって、金属−酸素−金属の３次元結合を促進することができる。エネルギー処理には、プラズマ処理や、２００℃以下の加熱処理、ＵＶ処理が好ましい。
【００３７】
５３は電極５１、５２間に放電ガス及び原料ガス含有する混合ガスを導入するための混合ガス導入口である。
【００３８】
本実施の形態においては、混合ガスとしては放電ガスであるアルゴンガス、原料ガスであるテトラエトキシシランを含有するガスを用いており、さらに反応促進ガスとして水素ガスを用いている。
【００３９】
次に、原料ガス、放電ガスについて説明する。
原料ガスは、膜の原料となる元素が含まれるガスであり、大気圧プラズマ処理装置による放電により膜形成が可能な製膜ガスへと変化するガスである。本発明において製膜ガスとは、膜を形成するガスである。
【００４０】
原料ガスとしては、形成したい膜の種類によって異なるが、形成した膜が非導電性となるものであることが好ましい。具体的には珪素化合物を含有するガスが好ましく、珪素化合物としては、例えば、ジメチルシラン、テトラメチルシラン等のアルキルシラン；テトラメトキシシラン、テトラエトキシシラン、テトラプロポキシシラン、ジメチルジエトキシシラン、メチルトリメトキシシラン、エチルトリエトキシシラン等の珪素アルコキシド等の有機珪素化合物；モノシラン、ジシラン等の珪素水素化合物；ジクロルシラン、トリクロロシラン、テトラクロロシラン等のハロゲン化珪素化合物；その他オルガノシラン等を挙げることができる。
【００４１】
放電ガスは、放電するために必要なガスである不活性ガスを含有するガスである。不活性ガスには、周期表の第１８属元素であるヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドン等や、窒素ガスが挙げられ、ヘリウム、アルゴン、窒素が好ましく用いられる。
【００４２】
大気圧プラズマ処理装置の電極間に導入されるガスには、さらに、反応促進ガスを含有してもよい。反応促進ガスとしては、酸素ガス、水素ガス、水蒸気、過酸化水素ガス、一酸化炭素ガス、二酸化炭素ガス、窒素ガス、オゾンガス、アンモニア、窒素酸化物等が挙げられる。
【００４３】
５５は本発明に係る電圧印加手段であり、電極５１、電極５２間に高周波電圧を印加するための高周波電源であり、パール工業製高周波電源（周波数２ＭＨｚ）を用い、放電出力は１０Ｗ／ｃｍ2に設定している。本発明において高周波とは１００ｋＨｚ以上であるが、好ましくは印加電圧は１００ｋＨｚを越えて、１５０ＭＨｚ以下である。用いることのできる高周波電源としては、特に限定はないが、例えば、パール工業製高周波電源（２００ｋＨｚ）、同（８００ｋＨｚ）、同（２ＭＨｚ）、日本電子製高周波電源（１３．５６ＭＨｚ）、パール工業製高周波電源（１５０ＭＨｚ）等を用いることができる。さらに高周波電源５５は、用いる原料ガス、放電ガスによっても異なるが、電圧の放電出力が１Ｗ／ｃｍ2〜５０Ｗ／ｃｍ2であることが放電プラズマのプラズマ密度を上げることができるという観点から好ましい。
【００４４】
本発明において大気圧又は大気圧近傍下とは、２０ｋＰａ〜１１０ｋＰａの圧力下であり、電圧を印加する電極間における圧力は、９３ｋＰａ〜１０４ｋＰａであることが好ましい。
【００４５】
本発明においては、大気圧プラズマ処理装置で製膜ガスを発生させ、発生した製膜ガスを接合部に晒して用いて膜を形成することが好ましく、図１に示す大気圧プラズマ処理装置５では、対向する電極５１、５２間に大気圧又は大気圧近傍下で膜の原料となる原料ガスを存在させ、高周波電源５５で電極５１、５２間に高周波電圧を印加して放電を行うことで製膜ガスを発生させている。
【００４６】
図１において、電極５２はアース５６に接地してあるが、アース５６は、電極５１をアースするようにしてもよい。
【００４７】
５７は、製膜ガス放出口であり、電極５１、５２間に発生した製膜ガスを電極５１、５２間の外に放出する役割を果たす。対向する平板電極５１、５２間は、混合ガス導入口５３、製膜ガス放出口５７以外の部分の隙間は塞がれている。
【００４８】
本発明の半導体素子実装方法では、基板上の電極と半導体素子の電極とを接合した接合部に大気圧プラズマ法にて膜を形成する工程を有している。さらにこのとき、基板と半導体素子に挟まれた領域であり基板の接合面側の表面及び半導体素子の接合面側の表面もいっしょに大気圧プラズマ法にて膜を形成することが好ましい。
【００４９】
図１に示す半導体素子実装方法では、大気圧プラズマ処理装置５は、混合ガス導入口５３より混合ガスを導入して、電極５１、５２間に混合ガスを存在させ、高周波電源５５により大気圧又は大気圧近傍下で電極５１、５２間に電圧を印加して放電プラズマを発生させ、混合ガスに含有される原料ガスの少なくとも一部を膜４を形成する製膜ガスとし、さらに、混合ガス導入口５３より新たな混合ガスが導入されるのに伴い、製膜ガス放出口５７より、発生した製膜ガスが放出され、これにより基板１の電極１１と半導体素子２の電極２１との接合部であるバンプ３及び接合面側の基板１の表面、半導体素子２の表面に製膜ガスが吹きつけられ、この部分にＳｉＯ2膜である膜４を形成している。なお、図１のようにバンプ３を複数有している場合は、基板１を移動させることで膜形成が行われていないバンプ３にも製膜ガス放出口５７から放出される製膜ガスを吹きつけて膜４を形成する。
【００５０】
本発明の半導体素子実装方法では、基板の電極と半導体素子の電極との接合部に、大気圧プラズマ処理法にて膜を形成させることにより、温度変化により半導体素子と基板との接合部に発生する歪みを緩和することができる半導体回路を従来よりも少ない工程数で製造している。
【００５１】
また、図１に示す大気圧プラズマ処理装置５ではなく、例えば電極５１、５２間に半導体素子２を接合した基板１を存在させておき、基板１全体を製膜ガスの雰囲気中に晒して接合部を含む基板１全体にＳｉＯ2膜を形成させるような大気圧プラズマ処理装置を用いたとしても本発明の効果を得ることができる。しかし、本発明においては、図１に示す大気圧プラズマ装置５のように、製膜ガス放出口５７によって大気圧プラズマ処理装置で発生した製膜ガスを基板１と半導体素子２との接合部であるバンプ３部分、その周囲である基板１の接合面側の表面及び半導体素子２の接合面側の表面等に限定して吹きつけて膜を形成するのが特に好ましい。このような大気圧プラズマ処理装置を用いることにより、製膜を施したい部分に選択的に膜を形成することができ、製造コストを大幅に削減することができる。さらに、電極５１、５２間に存在させることができないような大型の基板１に半導体素子２をフリップチップ実装するような場合にも対応することができる。
【００５２】
前述したように図１では、基板１と半導体素子２との接合部であるバンプ３部分に加えて、基板と半導体素子に挟まれた領域であり接合面側の基板１の表面、接合面側の半導体素子２の表面にも膜４を形成している。このようにすることで、歪みに対する緩和効果がより高くなる。本発明は、温度変化により発生する歪みを緩和させるために基板と半導体素子とを接合した接合部に膜を形成するのであり、このとき接合部だけでなくその周囲に広げて膜を形成した方が歪みに対する効果が高くなるような場合には、その周囲に広げて膜を形成させるのが好ましい。特に基板と半導体素子とに挟まれた空間が埋まる程度まで膜を形成すると、温度変化により発生する歪みに対してはより一層緩和することができる。図１では、基板１上の電極１１と半導体素子２の電極２１とを接合した接合部（バンプ３）とその周囲として接合面側の基板１の表面、半導体素子２の表面にも膜４を形成することで、歪みに対する緩和効果をより一層高めている。
【００５３】
【発明の効果】
本発明により、温度変化により半導体素子と基板との接合部に発生する歪みを緩和することができる半導体回路を生産性高く製造する半導体素子実装方法及び該方法により作製された半導体回路を提供することができた。
【図面の簡単な説明】
【図１】本発明に係る半導体素子実装方法を説明するための様式図である。
【符号の説明】
１  基板
２  半導体素子
３  バンプ
４  膜
５  大気圧プラズマ処理装置
【図１】
2004207332.tif 000003