(57)【要約】【課題】増幅回路が形成される半導体集積回路において、この増幅回路を駆動する駆動電圧の低電圧化を可能とすること。【解決手段】エミッタ同士を接続したトランジスタ対７のそれぞれのコレクタにカレントミラー回路で構成されたアクティブ負荷１０が接続された差動増幅回路１６と、ＮＰＮトランジスタ１９のベースに差動増幅回路１６の出力が接続され、エミッタに抵抗２０と抵抗２１との直列接続回路が接続されたエミッタフォロワ回路１７と、ＮＰＮトランジスタ２６のベースに抵抗２０と抵抗２１との接続点が接続され、コレクタにカレントミラー回路で構成されたアクティブ負荷２２が接続されたエミッタ接地増幅回路１８とを備える。【選択図】      図１
2004229094.tif 000002
【特許請求の範囲】
【請求項１】
第１のＮＰＮトランジスタおよび第２のＮＰＮトランジスタのそれぞれのエミッタ同士を接続したトランジスタ対と、
このトランジスタ対のそれぞれのコレクタにアクティブ負荷として接続された第２のカレントミラー回路と、
このトランジスタ対のエミッタに電流駆動回路として接続された第１のカレントミラー回路と、
を具えた第１の増幅回路と、
第１の抵抗と第２の抵抗との直列接続回路から成るパッシブ負荷と、
前記第１の増幅回路の出力がベースに接続されるとともに前記第２の抵抗がエミッタに接続された第３のＮＰＮトランジスタと、
を具えた第２の増幅回路と、
前記第１の抵抗と前記第２の抵抗との接続点がベースに接続された第４のＮＰＮトランジスと、
この第４のＮＰＮトランジスタのコレクタにアクティブ負荷として接続された第３のカレントミラー回路と、
を具えた第３の増幅回路と、
を備えたことを特徴とする半導体集積回路。
【請求項２】
第１のＮＰＮトランジスタおよび第２のＮＰＮトランジスタのそれぞれのエミッタ同士を接続したトランジスタ対と、
このトランジスタ対のそれぞれのコレクタにアクティブ負荷として接続された第２のカレントミラー回路と、
このトランジスタ対のエミッタに電流駆動回路として接続された第１のカレントミラー回路と、
を具えた第１の増幅回路と、
第１の抵抗の一端とダイオードのカソードとが接続された直列接続回路から成るパッシブ負荷と、
前記第１の増幅回路の出力がベースに接続されるとともに前記ダイオードのアノードがエミッタに接続された第３のＮＰＮトランジスタと、
を具えた第２の増幅回路と、
前記第１の抵抗の一端と前記ダイオードのカソードとが接続された接続点がベースに接続された第４のＮＰＮトランジスと、
この第４のＮＰＮトランジスタのコレクタにアクティブ負荷として接続された第３のカレントミラー回路と、
を具えた第３の増幅回路と、
を備えたことを特徴とする半導体集積回路。
【請求項３】
第１のＮＰＮトランジスタおよび第２のＮＰＮトランジスタのそれぞれのエミッタ同士を接続したトランジスタ対と、
このトランジスタ対のそれぞれのコレクタにアクティブ負荷として接続された第２のカレントミラー回路と、
このトランジスタ対のエミッタに電流駆動回路として接続された第１のカレントミラー回路と、
を具えた第１の増幅回路と、
複数のダイオードが直列に接続され、この直列に接続されたダイオード群の一端のダイオードのカソードと第１の抵抗の一端とが接続された直列接続回路から成るパッシブ負荷と、
前記第１の増幅回路の出力がベースに接続されるとともに前記ダイオード群の他端のダイオードのアノードがエミッタに接続された第３のＮＰＮトランジスタと、
を具えた第２の増幅回路と、
前記第１の抵抗の一端と前記ダイオード群の一端のカソードとが接続された接続点がベースに接続された第４のＮＰＮトランジスタと、
この第４のＮＰＮトランジスタのコレクタにアクティブ負荷として接続された第３のカレントミラー回路と、
を具えた第３の増幅回路と、
を備えたことを特徴とする半導体集積回路。
【請求項４】
第１のＮＰＮトランジスタおよび第２のＮＰＮトランジスタのそれぞれのエミッタ同士を接続したトランジスタ対と、
このトランジスタ対のそれぞれのコレクタにアクティブ負荷として接続された第２のカレントミラー回路と、
このトランジスタ対のエミッタに電流駆動回路として接続された第１のカレントミラー回路と、
を具えた第１の増幅回路と、
第１の抵抗の一端とダイオードのカソードとが接続されるとともに、このダイオードのアノードと第２の抵抗の一端とが接続された直列接続回路から成るパッシブ負荷と、
前記第１の増幅回路の出力がベースに接続されるとともに前記第２の抵抗の他端がエミッタに接続された第３のＮＰＮトランジスタと、
を具えた第２の増幅回路と、
前記第１の抵抗の一端と前記ダイオードのカソードとが接続された接続点がベースに接続された第４のＮＰＮトランジスと、
この第４のＮＰＮトランジスタのコレクタにアクティブ負荷として接続された第３のカレントミラー回路と、
を具えた第３の増幅回路と、
を備えたことを特徴とする半導体集積回路。
【請求項５】
前記第２のカレントミラー回路は、一対のＰＮＰバイポーラトランジスタで構成されることを特徴とする請求項１〜４のいずれか一つに記載の半導体集積回路。
【請求項６】
前記第２のカレントミラー回路は、一対のｎチャネルＭＯＳトランジスタで構成されることを特徴とする請求項１〜４のいずれか一つに記載の半導体集積回路。
【請求項７】
第１のＮＰＮトランジスタおよび第２のＮＰＮトランジスタのそれぞれのエミッタ同士を接続したトランジスタ対と、
このトランジスタ対のそれぞれのコレクタにアクティブ負荷として接続された第２のカレントミラー回路と、
このトランジスタ対のエミッタに電流駆動回路として接続された第１のカレントミラー回路と、
を具えた第１の増幅回路と、
第１の抵抗と第２の抵抗との直列接続回路から成るパッシブ負荷と、
前記第１の増幅回路の出力がゲートに接続されるとともに前記第２の抵抗がソースに接続されたｐチャネルＭＯＳトランジスタと、
を具えた第２の増幅回路と、
前記第１の抵抗と前記第２の抵抗との接続点がベースに接続された第４のＮＰＮトランジスと、
この第４のＮＰＮトランジスタのコレクタにアクティブ負荷として接続された第３のカレントミラー回路と、
を具えた第３の増幅回路と、
を備えたことを特徴とする半導体集積回路。
【請求項８】
前記第３のカレントミラー回路は、一対のＰＮＰバイポーラトランジスタで構成されることを特徴とする請求項１〜７のいずれか一つに記載の半導体集積回路。
【請求項９】
前記第３のカレントミラー回路は、一対のｎチャネルＭＯＳトランジスタで構成されることを特徴とする請求項１〜７のいずれか一つに記載の半導体集積回路。
【請求項１０】
前記第２のカレントミラー回路は、一対の抵抗で構成されることを特徴とする請求項１に記載の半導体集積回路。
【請求項１１】
前記第３のカレントミラー回路は、単一の抵抗で構成されることを特徴とする請求項１に記載の半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、増幅回路が形成される半導体集積回路に関するものであり、特に、この増幅回路を駆動する駆動電圧を低電圧化した半導体集積回路に関するものである。
【０００２】
【従来の技術】
近時、携帯電話などの通信産業の発展は飛躍的な進歩を遂げており、これに伴い携帯電話によるサービス内容も多種・多様化している。例えば、カラー液晶ディスプレイを搭載した携帯電話機も発売されており、液晶表示部に表示される情報も画像情報が中心となるので、今後、携帯電話機の消費電力は、ますます増大する傾向にある。
【０００３】
携帯電話機の電源はバッテリ駆動なので、消費電力の増大に伴って、使用可能時間が減少する。その一方で、携帯電話機の利用者は、使用可能時間を可能な限り長くすることを望んでいる。このような状況下では、伝送信号を検出する増幅回路などの消費電力を低減させることが必要であり、そのためには、回路素子を駆動する駆動電圧の低電圧化が重要な技術要素となる。
【０００４】
半導体集積回路に形成された増幅回路の典型的な例として、１段目が、一対のＰＮＰトランジスタから成る差動増幅回路であり、２段目が、ＮＰＮトランジスタを用いたエミッタ接地増幅回路から成る２段型の増幅回路がある。（例えば、非特許文献１を参照。）
【０００５】
【非特許文献１】
アラン・ビー・グリベーン（ＡＬＡＮ  Ｂ．ＧＲＥＢＥＮＥ）著、「バイポーラ・アンド・モス・アナログ・インティグレーティッド・サーキット・デザイン（ＢＩＰＯＬＡＲ  ＡＮＤ  ＭＯＳ  ＡＮＡＬＯＧ  ＩＮＴＥＧＲＡＴＥＤ  ＣＩＲＣＵＩＴ  ＤＥＳＩＧＮ）」（カナダ）、１９８４年、ｐ．３３０
【０００６】
【発明が解決しようとする課題】
しかしながら、この増幅回路は、低電圧動作を考慮した回路構成として設計されていないため、上述した携帯電話機用の増幅回路として採用するには不適当であった。また、駆動電圧が大きくできない場合には、この増幅回路を採用することができないという問題点があった。
【０００７】
この発明は、上記に鑑みてなされたものであり、増幅回路が形成される半導体集積回路であって、この増幅回路を駆動する駆動電圧の低電圧化を可能とする半導体集積回路を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するために、この発明にかかる半導体集積回路上に形成されるにあっては、第１のＮＰＮトランジスタおよび第２のＮＰＮトランジスタのそれぞれのエミッタ同士を接続したトランジスタ対と、このトランジスタ対のそれぞれのコレクタにアクティブ負荷として接続された第２のカレントミラー回路と、このトランジスタ対のエミッタに電流駆動回路として接続された第１のカレントミラー回路とを具えた第１の増幅回路と、第１の抵抗と第２の抵抗との直列接続回路から成るパッシブ負荷と、前記第１の増幅回路の出力がベースに接続されるとともに前記第２の抵抗がエミッタに接続された第３のＮＰＮトランジスタとを具えた第２の増幅回路と、前記第１の抵抗と前記第２の抵抗との接続点がベースに接続された第４のＮＰＮトランジスと、この第４のＮＰＮトランジスタのコレクタにアクティブ負荷として接続された第３のカレントミラー回路とを具えた第３の増幅回路とを備えたことを特徴とする。
【０００９】
この発明によれば、第１のＮＰＮトランジスタおよび第２のＮＰＮトランジスタのそれぞれのエミッタ同士を接続したトランジスタ対のそれぞれのコレクタにアクティブ負荷として接続された第２のカレントミラー回路が接続された第１の増幅回路は、エミッタフォロワ回路である第２の増幅回路に信号を出力する。第１の増幅回路の出力がベースに接続され、第１の抵抗と第２の抵抗とからなるパッシブ負荷がエミッタに接続された第３のＮＰＮトランジスタを具えた第２の増幅回路は、エミッタ接地増幅回路である第３の増幅回路に信号を出力する。第１の抵抗と第２の抵抗との接続点がベースに接続され、第３のカレントミラー回路がコレクタに接続された第４のＮＰＮトランジスタを具えた第３の増幅回路は、増幅した信号を出力端子１５から出力する。
【００１０】
【発明の実施の形態】
以下、この発明にかかる半導体集積回路上に形成される増幅回路の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１１】
実施の形態１．
図１０は、上述した非特許文献１に示された増幅回路の回路構成を示す図である。なお、同図に示す回路は、この文献に示されている回路のＰＮＰトランジスタとＮＰＮトランジスタとを相互に反転させている。また、本願発明と比較する際の理解を助けるために、エミッタ抵抗を挿入したり、ダーリントン接続のトランジスタを一つのトランジスタに統合するなどの軽微な修正を加えている。
【００１２】
図１０に示す従来技術の増幅回路は、２段の増幅回路から構成されている。すなわち、第１段目の回路は、定電流源３、カレントミラー回路を構成するＮＰＮトランジスタ４、一対のＮＰＮトランジスタ８、９からなるＮＰＮトランジスタ対７で構成された差動増幅回路１６であり、第２段目の回路は、ＰＮＰトランジスタ１４を用いたエミッタ接地増幅回路１３である。
【００１３】
図１０において、差動増幅回路１６およびエミッタ接地増幅回路１３は、それぞれ、カレントミラーを構成するＮＰＮトランジスタ５およびＮＰＮトランジスタ６によって駆動されている。これらのカレントミラーに流れる電流は、ＮＰＮトランジスタ４により決定される。なお、ＮＰＮトランジスタ４に流れる電流は、定電流源３から供給される。
【００１４】
差動増幅回路１６を構成しているトランジスタ対７のそれぞれのベースには、差動信号が加えられる。差動増幅回路１６には、ＰＮＰトランジスタ１１、１２からなるアクティブ負荷１０がトランジスタ対７のそれぞれのコレクタに接続されている。アクティブ負荷１０は、カレントミラー構成となっており、ＰＮＰトランジスタ１２の電流は、ＰＮＰトランジスタ１１の電流でミラーリングされる。差動増幅回路１６の出力は、トランジスタ対７のＮＰＮトランジスタ９のコレクタから出力が取り出され、エミッタ接地増幅回路１３のＰＮＰトランジスタ１４のベースに印加される。エミッタ接地増幅回路１３には、ＮＰＮトランジスタ６による定電流負荷が接続されている。この定電流負荷は、エミッタ接地増幅回路１３の増幅素子であるＰＮＰトランジスタ１４の最適なバイアス電位を決定する。このようにして、この増幅回路は、出力端子１５から大きな信号出力を得るようにしている。
【００１５】
一般的に、バイポーラトランジスタが動作するためには、ベース−エミッタ間の電圧として０．７Ｖ程度の電圧を必要とする。また、コレクタ電圧はベース電圧よりも高い電圧であることが好ましいといわれている。このとき、図１０に示す従来技術の増幅回路において、この増幅回路を駆動するために最低限必要な駆動電圧について考える。いま、バイポーラトランジスタのコレクタ電圧とベース電圧とが等しい状態（すなわち、バイポーラトランジスタが動作するのに最低限必要な駆動電圧が印加されている状態）を考え、この最小駆動電圧をＶＣＣ１とすると、
ＶＣＣ１＝ＶＲ＋Ｖｂｅ５＋Ｖｂｅ９＋Ｖｂｅ１４          ・・・・・（１）
となる。
【００１６】
ここで、ＶＲは、ＮＰＮトランジスタ５とＧＮＤとの間に挿入された抵抗に生ずる電圧である。また、Ｖｂｅ５、Ｖｂｅ９、Ｖｂｅ１４は、それぞれＰＮＰトランジスタ５、９、１４のベース−エミッタ間に生ずる電圧である。
【００１７】
図１は、この発明の実施の形態１にかかる半導体集積回路上に形成される増幅回路の回路構成を示す図である。同図に示す増幅回路は、３段の増幅回路から構成されている。すなわち、第１段目の回路は、一対のＮＰＮトランジスタ８、９からなるＮＰＮトランジスタ対７で構成された差動増幅回路１６であり、第２段目の回路は、ＮＰＮトランジスタ１９を用いたエミッタフォロワ回路１７であり、第３段目の回路は、ＮＰＮトランジスタ２６を用いたエミッタ接地増幅回路１８である。
【００１８】
図１において、差動増幅回路１６は、ＮＰＮトランジスタ４とともにカレントミラーを構成するＮＰＮトランジスタ５によって駆動されている。すなわち、ＮＰＮトランジスタ５には、定電流源３とＮＰＮトランジスタ４とによって、一定の電流が供給され、このＮＰＮトランジスタ５に流れる一定の電流によって、一対のＮＰＮトランジスタ８、９からなるトランジスタ対７が動作する。
【００１９】
差動増幅回路１６を構成するトランジスタ対７のそれぞれのベースには、差動信号が加えられる。差動増幅回路１６には、ＰＮＰトランジスタ１１、１２からなるアクティブ負荷１０がトランジスタ対７のそれぞれのコレクタに接続されている。アクティブ負荷１０は、ＰＮＰトランジスタ１１に流れる電流を基準としてＰＮＰトランジスタ１２に流れる電流をミラーリングするカレントミラー回路である。すなわち、ＰＮＰトランジスタ１１のコレクタとＰＮＰトランジスタ１２のコレクタとには、それぞれのベース電流を無視すれば（現実には無視できるほど小さい）、それぞれ等しい電流が流れている。また、トランジスタ対７のＮＰＮトランジスタ９のコレクタから出力が取り出され、第２段目のエミッタフォロワ回路１７に出力される。
【００２０】
エミッタフォロワ回路１７には、抵抗２０、２１を用いたパッシブ負荷が接続されている。エミッタフォロワ回路１７の出力は、抵抗２０、２１によって分割されたノード、すなわち、抵抗２０と抵抗２１との接続端から取り出され、第３段目のエミッタ接地増幅回路１８に出力される。
【００２１】
エミッタ接地増幅回路１８には、ＰＮＰトランジスタ２４、２５からなるアクティブ負荷２２がＮＰＮトランジスタ２６のコレクタに接続されている。アクティブ負荷２２は、アクティブ負荷１０と同様に、定電流源２３によって駆動されるＰＮＰトランジスタ２４に流れる電流を基準としてＰＮＰトランジスタ２５に流れる電流をミラーリングするカレントミラー回路である。一方、第２段目のエミッタフォロワ回路１７の出力がエミッタ接地増幅回路１８のＮＰＮトランジスタ２６のベースに印加される。アクティブ負荷２２は、エミッタ接地増幅回路１８の増幅素子であるＮＰＮトランジスタ１４の最適なバイアス電位（直流バイアス点）を決定する。このようにして、この増幅回路は、出力端子１５から大きな信号出力を得ることができる。なお、抵抗２７およびコンデンサ２８は、出力信号の位相補償を行う素子である。
【００２２】
ここで、従来技術の増幅回路と同様に、図１に示す増幅回路を駆動するために最低限必要な駆動電圧について考える。同図において、バイポーラトランジスタのコレクタ電圧とベース電圧とが等しい状態（すなわち、バイポーラトランジスタが動作するのに最低限必要な駆動電圧が印加されている状態）を考え、この最小駆動電圧をＶＣＣ２とすると、
ＶＣＣ２＝ＶＲ＋Ｖｂｅ５＋Ｖｂｅ９                    ・・・・・（２）
となる。
【００２３】
ここで、ＶＲは、トランジスタ５とＧＮＤとの間に挿入された抵抗に生ずる電圧である。また、Ｖｂｅ５、Ｖｂｅ９は、それぞれＰＮＰトランジスタ５、９のベース−エミッタ間に生ずる電圧である。
【００２４】
式（１）のＶＣＣ１と式（２）のＶＣＣ２とを比較すれば、実施の形態１に示す図１の回路の方が、Ｖｂｅ１４の分だけ低電圧動作が可能となることが明らかである。
【００２５】
ところで、アナログ信号による高速信号処理は、バイポーラトランジスタやＨＢＴ（高出力ヘテロ接合バイポーラトランジスタ）などが使用されることが多いが、これらのデバイスは、通常、ＮＰＮトランジスタが有する高速性能を活用するため、ＮＰＮトランジスタの形成が中心となり、ＰＮＰトランジスタの形成は、ＮＰＮトランジスタが形成される際の付加的なものに過ぎない。また、ＮＰＮトランジスタは、高速動作を可能とするため、Ｐ型基板上のＮ型のエピタキシャル層を可能な限り薄くすることが必要であり、その結果、付加的に形成されるＰＮＰトランジスタは、同一基板上に形成されるＮＰＮトランジスタと比較すると、周波数特性や速度性能などに劣ることになる。
【００２６】
この発明の実施の形態１の回路は、図１からも明らかなように、信号経路には、トランジスタ対７（ＮＰＮトランジスタ８、９）、ＮＰＮトランジスタ１９、２６を使用しており、ＰＮＰトランジスタを使用することによる周波数特性の劣化を防止している。
【００２７】
なお、アクティブ負荷１０、２２などのカレントミラー回路にはＰＮＰトランジスタを用いているが、トランジスタはカレントミラー回路として使用する方が周波数特性がよいということがよく知られている。その理由は、カレントミラー回路などを用いたアクティブ負荷は、一定の電流が流れる特性を利用して増幅回路のバイアス電位を安定化させる目的で用いられるものであり、信号増幅に寄与する増幅素子に比べて、信号増幅に対する寄与が小さいからである。そのため、アクティブ負荷１０、２２にＰＮＰトランジスタを用いても、周波数特性の劣化が問題となることはない。
【００２８】
以上説明したように、この実施の形態によれば、第１のＮＰＮトランジスタおよび第２のＮＰＮトランジスタのそれぞれのエミッタ同士を接続したトランジスタ対のそれぞれのコレクタにアクティブ負荷として接続された第２のカレントミラー回路と、トランジスタ対のエミッタに電流駆動回路として接続された第１のカレントミラー回路とを具えた第１の増幅回路が、エミッタフォロワ回路である第２の増幅回路に信号を出力し、第１の増幅回路の出力がベースに接続されるとともに第１の抵抗と第２の抵抗とからなるパッシブ負荷がエミッタに接続された第３のＮＰＮトランジスタを具えた第２の増幅回路が、エミッタ接地増幅回路である第３の増幅回路に信号を出力し、第１の抵抗と第２の抵抗との接続点がベースに接続されるとともに第３のカレントミラー回路がコレクタに接続された第４のＮＰＮトランジスタを具えた第３の増幅回路が、増幅信号を出力端子１５から出力するようにしているので、従来技術に比較して低電圧動作が可能な回路構成を実現することができる。また、信号経路上の増幅素子としてＮＰＮトランジスタだけを使用しているので、ＰＮＰトランジスタを使用することによる周波数特性の劣化を防止することができる。
【００２９】
なお、ここでいうところの第１のＮＰＮトランジスタ、第２のＮＰＮトランジスタ、第３のＮＰＮトランジスタおよび第４のＮＰＮトランジスタは、それぞれＮＰＮトランジスタ８、９、１９、２６にそれぞれ対応する。同様に、第１のカレントミラー回路は、定電流源３およびＮＰＮトランジスタ４、５により実現され、第２のカレントミラー回路および第３のカレントミラー回路は、それぞれカレントミラー回路で構成されたアクティブ負荷１０およびアクティブ負荷２２に対応し、第１の抵抗および第２の抵抗は、それぞれ抵抗２０および抵抗２１に対応する。また、第１の増幅回路、第２の増幅回路および第３の増幅回路は、それぞれ差動増幅回路１６、エミッタフォロワ回路１７およびエミッタ接地増幅回路１８に対応する。
【００３０】
実施の形態２．
図２は、この発明の実施の形態２にかかる半導体集積回路上に形成される増幅回路の回路構成を示す図である。実施の形態２では、図１に示す実施の形態１の増幅回路の抵抗２０をダイオード２９で置き換えている。なお、その他の構成は実施の形態１と同一であり、同一構成部分には同一符号を付して示している。
【００３１】
このように、抵抗２０をダイオード２９に置き換えることにより、抵抗よりも小さいチップ面積で電圧をかせぐことができるので、半導体集積回路をより小型化することができるという利点を有する。また、信号などの交流成分に対する等価抵抗は、抵抗よりもダイオードの方が小さいので、信号に対するエミッタフォロワ回路１７での減衰を少なくすることができる。したがって、ＮＰＮトランジスタ９、１９のバイアス電位を適正に保つことができる。また、バイアス電位を適正に保つことができるので、信号が歪まない範囲で信号の増幅率を大きくすることができる。
【００３２】
以上説明したように、この実施の形態によれば、第１のＮＰＮトランジスタおよび第２のＮＰＮトランジスタのそれぞれのエミッタ同士を接続したトランジスタ対のそれぞれのコレクタにアクティブ負荷として接続された第２のカレントミラー回路と、トランジスタ対のエミッタに電流駆動回路として接続された第１のカレントミラー回路とを具えた第１の増幅回路が、エミッタフォロワ回路である第２の増幅回路に信号を出力し、トランジスタ対のコレクタのいずれか一つがベースに接続されるとともに第１の抵抗とダイオードとからなるパッシブ負荷がエミッタに接続された第３のＮＰＮトランジスタを具えた第２の増幅回路が、エミッタ接地増幅回路である第３の増幅回路に信号を出力し、第１の抵抗の一端とダイオードのカソードとの接続点がベースに接続されるとともに第３のカレントミラー回路がコレクタに接続された第４のＮＰＮトランジスタを具えた第３の増幅回路が、増幅信号を出力端子１５から出力するようにしているので、従来技術に比較して低電圧動作が可能な回路構成を実現することができる。また、信号経路上の増幅素子としてＮＰＮトランジスタだけを使用しているので、ＰＮＰトランジスタを使用することによる周波数特性の劣化を防止することができる。また、抵抗よりも小さいチップ面積で電圧をかせぐことができるので、半導体集積回路をより小型化することができる。さらに、信号などの交流成分に対する等価抵抗は、抵抗よりもダイオードの方が小さいく、信号に対する第２の増幅回路での減衰を少なくすることができるので、第２のＮＰＮトランジスタおよび第３のＮＰＮトランジスタのバイアス電位を適正に保つことができる。
【００３３】
また、この増幅回路の駆動電圧を支配する要素は、式（２）から明らかなように、トランジスタ５とＧＮＤとの間に挿入された抵抗と、ＰＮＰトランジスタ５、９とであるので、上述のような回路素子の置換を行っても、この増幅回路の低電圧動作に対する影響はほとんどない。
【００３４】
実施の形態３．
図３は、この発明の実施の形態３にかかる半導体集積回路上に形成される増幅回路の回路構成を示す図である。実施の形態２では、ダイオード２９は一つであるのに対し、実施の形態３では、複数のダイオードを直列に接続したダイオード群３０を備えている。なお、その他の構成は図２に示す実施の形態２と同一であり、同一構成部分には同一符号を付して示している。
【００３５】
このように、ダイオード２９をダイオード群３０に置き換えることにより、ＮＰＮトランジスタ９、１９のベース電位を調整することができるので、安定した増幅回路を実現することができる。抵抗よりも小さいチップ面積で電圧をかせぐことができるので、半導体集積回路をより小型化することができるという利点を有する。また、実施の形態２と同様に、信号などの交流成分に対する等価抵抗が抵抗よりもダイオードの方が小さいので、ＮＰＮトランジスタ９、１９のバイアス電位をより適正に保つことができる。また、バイアス電位を適正に保つことができるので、信号が歪まない範囲で信号の増幅率を大きくすることができる。
【００３６】
以上説明したように、この実施の形態によれば、第１のＮＰＮトランジスタおよび第２のＮＰＮトランジスタのそれぞれのエミッタ同士を接続したトランジスタ対のそれぞれのコレクタにアクティブ負荷として接続された第２のカレントミラー回路と、トランジスタ対のエミッタに電流駆動回路として接続された第１のカレントミラー回路とを具えた第１の増幅回路が、エミッタフォロワ回路である第２の増幅回路に信号を出力し、第１の増幅回路の出力がベースに接続されるとともに第１の抵抗とダイオード群とからなるパッシブ負荷がエミッタに接続された第３のＮＰＮトランジスタを具えた第２の増幅回路が、エミッタ接地増幅回路である第３の増幅回路に信号を出力し、第１の抵抗の一端とダイオード群の一端のカソードとの接続点がベースに接続されるとともに第３のカレントミラー回路がコレクタに接続された第４のＮＰＮトランジスタを具えた第３の増幅回路が、増幅信号を出力端子１５から出力するようにしているので、従来技術に比較して低電圧動作が可能な回路構成を実現することができる。また、信号経路上の増幅素子としてＮＰＮトランジスタだけを使用しているので、ＰＮＰトランジスタを使用することによる周波数特性の劣化を防止することができる。また、抵抗よりも小さいチップ面積で電圧をかせぐことができるので、半導体集積回路をより小型化することができる。さらに、信号などの交流成分に対する等価抵抗は、抵抗よりもダイオードの方が小さいく、信号に対する第２の増幅回路での減衰を少なくすることができるので、第２のＮＰＮトランジスタおよび第３のＮＰＮトランジスタのバイアス電位を適正に保つことができる。また、バイアス電位を適正に保つことができるので、信号が歪まない範囲で信号の増幅率を大きくすることができる。
【００３７】
実施の形態４．
図４は、この発明の実施の形態４にかかる半導体集積回路上に形成される増幅回路の回路構成を示す図である。実施の形態４では、図１に示す実施の形態１の増幅回路の抵抗２０を抵抗２０とダイオード２９との直列回路で置き換えている。なお、その他の構成は実施の形態１と同一であり、同一構成部分には同一符号を付して示している。
【００３８】
実施の形態２では、ダイオード２９は一つであるのに対し、実施の形態３では、抵抗２０とダイオード２９とを組み合わせ、ＮＰＮトランジスタ１９のエミッタと抵抗２１との間に挿入している。このような構成にすることにより、ＮＰＮトランジスタ１９のベース電位を微妙に調整することができ、バイアス電位をより安定化させた増幅回路を実現することができる。
【００３９】
以上説明したように、この実施の形態によれば、第１のＮＰＮトランジスタおよび第２のＮＰＮトランジスタのそれぞれのエミッタ同士を接続したトランジスタ対のそれぞれのコレクタにアクティブ負荷として接続された第２のカレントミラー回路と、トランジスタ対のエミッタに電流駆動回路として接続された第１のカレントミラー回路とを具えた第１の増幅回路が、エミッタフォロワ回路である第２の増幅回路に信号を出力し、第１の増幅回路の出力がベースに接続されるとともに第１の抵抗の一端とダイオードのカソードとが接続され、このダイオードのアノードと第２の抵抗の一端とが接続されたパッシブ負荷がエミッタに接続された第３のＮＰＮトランジスタを具えた第２の増幅回路が、エミッタ接地増幅回路である第３の増幅回路に信号を出力し、第１の抵抗の一端とダイオードのカソードとの接続点がベースに接続されるとともに第３のカレントミラー回路がコレクタに接続された第４のＮＰＮトランジスタを具えた第３の増幅回路が、増幅信号を出力端子１５から出力するようにしているので、従来技術に比較して低電圧動作が可能な回路構成を実現することができる。また、信号経路上の増幅素子としてＮＰＮトランジスタだけを使用しているので、ＰＮＰトランジスタを使用することによる周波数特性の劣化を防止することができる。また、第３のＮＰＮトランジスタのベース電位を微妙に調整することができ、バイアス電位をより安定化させた増幅回路を実現することができる。
【００４０】
なお、図４では、ダイオード２９を単一のものとして構成しているが、図３に示す実施の形態３のように、複数のダイオードを直列に接続したダイオード群として構成することも可能である。
【００４１】
実施の形態５．
図５は、この発明の実施の形態５にかかる半導体集積回路上に形成される増幅回路の回路構成を示す図である。実施の形態５は、図１に示す実施の形態１の増幅回路のＰＮＰトランジスタで構成されたアクティブ負荷１０をｎチャネルＭＯＳトランジスタで構成されたアクティブ負荷３１で置き換えている。なお、その他の構成は実施の形態１と同一であり、同一構成部分には同一符号を付して示している。
【００４２】
近年は、バイポーラトランジスタよりもＭＯＳトランジスタの特性向上が劇的に進んでおり、ＰＮＰトランジスタで構成されたアクティブ負荷１０を用いるよりもｎチャネルＭＯＳトランジスタで構成されたアクティブ負荷３１を用いる方が周波数特性に好ましい場合があり、その場合には、この増幅回路の周波数特性を向上させることができる。
【００４３】
以上説明したように、この実施の形態によれば、第２のカレントミラー回路を、一対のｎチャネルＭＯＳトランジスタで構成するようにしているので、半導体集積回路上に形成される増幅回路の周波数特性を向上させることができる。
【００４４】
実施の形態６．
図６は、この発明の実施の形態６にかかる半導体集積回路上に形成される増幅回路の回路構成を示す図である。実施の形態６は、図１に示す実施の形態１の増幅回路のＮＰＮトランジスタ１９をｐチャネルＭＯＳトランジスタ３２で置き換えたものである。なお、その他の構成は実施の形態１と同一であり、同一構成部分には同一符号を付して示している。
【００４５】
一般的に、ＭＯＳトランジスタのゲート−ソ−ス間電圧ＶＧＳはバイポーラトランジスタよりも大きい。したがって、実施の形態２〜４で説明したように、ＮＰＮトランジスタ９およびｐチャネルＭＯＳトランジスタ３２のバイアス電位をより適正に保つことができる。また、バイアス電位を適正に保つことができるので、信号が歪まない範囲で信号の増幅率を大きくすることができる。また、ＮＰＮトランジスタ１９の周波数特性よりもｐチャネルＭＯＳトランジスタ３２の周波数特性の方が優れている場合には、この増幅回路の周波数特性を向上させることができる。
【００４６】
以上説明したように、この実施の形態によれば、第１のＮＰＮトランジスタおよび第２のＮＰＮトランジスタのそれぞれのエミッタ同士を接続したトランジスタ対のそれぞれのコレクタにアクティブ負荷として接続された第２のカレントミラー回路と、トランジスタ対のエミッタに電流駆動回路として接続された第１のカレントミラー回路とを具えた第１の増幅回路が、エミッタフォロワ回路である第２の増幅回路に信号を出力し、第１の増幅回路の出力がゲートに接続されるとともに第１の抵抗と第２の抵抗とからなるパッシブ負荷がソースに接続されたｐチャネルＭＯＳトランジスタを具えた第２の増幅回路が、エミッタ接地増幅回路である第３の増幅回路に信号を出力し、第１の抵抗と第２の抵抗との接続点がベースに接続されるとともに第３のカレントミラー回路がコレクタに接続された第４のＮＰＮトランジスタを具えた第３の増幅回路が、増幅信号を出力端子１５から出力するようにしているので、従来技術に比較して低電圧動作が可能な回路構成を実現することができる。また、第２のＮＰＮトランジスタおよびｐチャネルＭＯＳトランジスタのバイアス電位をより適正に保つことができるので、信号が歪まない範囲で信号の増幅率を大きくすることができる。さらに、第３のＮＰＮトランジスタの周波数特性よりもｐチャネルＭＯＳトランジスタの周波数特性の方が優れている場合には、周波数特性を向上させることができる。
【００４７】
なお、実施の形態６では、ＭＯＳトランジスタ３２を実施の形態１のＮＰＮトランジスタ９に適用する場合について説明したが、実施の形態２〜４のＮＰＮトランジスタ９に適用することも可能である。
【００４８】
実施の形態７．
図７は、この発明の実施の形態７にかかる半導体集積回路上に形成される増幅回路の回路構成を示す図である。実施の形態７は、図１に示す実施の形態１の増幅回路のＰＮＰトランジスタで構成されたアクティブ負荷２２をｎチャネルＭＯＳトランジスタで構成されたアクティブ負荷３３で置き換えている。なお、その他の構成は実施の形態１と同一であり、同一構成部分には同一符号を付して示している。
【００４９】
実施の形態５と同様に、ＰＮＰトランジスタで構成されたアクティブ負荷２２を用いるよりもｎチャネルＭＯＳトランジスタで構成されたアクティブ負荷３３を用いる方が周波数特性に好ましい場合があり、その場合には、この増幅回路の周波数特性を向上させることができる。また、この増幅回路に大電流を流したい場合、ＭＯＳトランジスタは、バイポーラトランジスタのようにベース電流を流すことがないので、消費電力の低減化の観点から有利な構成となる。
【００５０】
以上説明したように、この実施の形態によれば、第３のカレントミラー回路を、一対のｎチャネルＭＯＳトランジスタで構成するようにしているので、半導体集積回路上に形成される増幅回路の周波数特性を向上させることができる。また、増幅回路に大電流を流す場合、バイポーラトランジスタのようにベース電流を流すことがないので、消費電力を低減化することができる。
【００５１】
なお、実施の形態５では、ＰＮＰトランジスタで構成されたアクティブ負荷１０をｎチャネルＭＯＳトランジスタで構成されたアクティブ負荷３１で置換し、実施の形態６では、ＮＰＮトランジスタ１９をｐチャネルＭＯＳトランジスタ３２で置換し、実施の形態７では、ＰＮＰトランジスタで構成されたアクティブ負荷２２をｎチャネルＭＯＳトランジスタで構成されたアクティブ負荷３３で置換する場合について説明したが、これらの実施の形態で行った回路素子の置換のいずれか二つ以上を組み合わせて構成することも可能である。
【００５２】
実施の形態８．
図８は、この発明の実施の形態８にかかる半導体集積回路上に形成される増幅回路の回路構成を示す図である。実施の形態８は、図１に示す実施の形態１の増幅回路の第１段目の回路において、ＰＮＰトランジスタで構成されたアクティブ負荷１０を抵抗３４ａ、３４ｂから成るパッシブ負荷３４で置き換えている。なお、その他の構成は実施の形態１と同一であり、同一構成部分には同一符号を付して示している。
【００５３】
バイポーラトランジスタやＭＯＳトランジスタを用いる限り、それらの素子の周波数特性は有限なものとなるが、純粋な抵抗を用いる場合、抵抗の周波数特性は無限大にまで改善できる。したがって、この増幅回路の周波数特性は、ＮＰＮトランジスタ８、９からなるＮＰＮトランジスタ対７により支配され、周波数特性のよいＮＰＮトランジスタ対を用いることができるので、増幅回路全体としての周波数特性を向上させることができる。
【００５４】
以上説明したように、この実施の形態によれば、第２のカレントミラー回路を、一対の抵抗で構成するようにしているので、半導体集積回路上に形成される増幅回路の周波数特性を向上させることができる。
【００５５】
実施の形態９．
図９は、この発明の実施の形態９にかかる半導体集積回路上に形成される増幅回路の回路構成を示す図である。実施の形態９は、図１に示す実施の形態１の増幅回路の第３段目の回路において、ＰＮＰトランジスタで構成されたアクティブ負荷２２を抵抗３５で置き換えている。なお、その他の構成は実施の形態１と同一であり、同一構成部分には同一符号を付して示している。
【００５６】
実施の形態９の場合は、負荷として純粋な抵抗を用いているので、この第３段目の回路の周波数特性は、ＮＰＮトランジスタ２６により支配され、実施の形態８と同様に、周波数特性のよいＮＰＮトランジスタを用いることができるので、増幅回路全体としての周波数特性を向上させることができる。
【００５７】
以上説明したように、この実施の形態によれば、第３のカレントミラー回路を、単一の抵抗で構成するようにしているので、半導体集積回路上に形成される増幅回路の周波数特性を向上させることができる。
【００５８】
【発明の効果】
以上説明したとおり、この発明によれば、第１のＮＰＮトランジスタおよび第２のＮＰＮトランジスタのそれぞれのエミッタ同士を接続したトランジスタ対のそれぞれのコレクタにアクティブ負荷として接続された第２のカレントミラー回路が接続された第１の増幅回路は、エミッタフォロワ回路である第２の増幅回路に信号を出力し、第１の増幅回路の出力がベースに接続され、第１の抵抗と第２の抵抗とからなるパッシブ負荷がエミッタに接続された第３のＮＰＮトランジスタを具えた第２の増幅回路は、エミッタ接地増幅回路である第３の増幅回路に信号を出力し、第１の抵抗と第２の抵抗との接続点がベースに接続され、第３のカレントミラー回路がコレクタに接続された第４のＮＰＮトランジスタを具えた第３の増幅回路は、増幅した信号を出力端子１５から出力するようにしているので、従来技術に比較して低電圧動作が可能な回路構成を実現することができるという効果を奏する。また、信号経路上の増幅素子としてＮＰＮトランジスタだけを使用しているので、ＰＮＰトランジスタを使用することによる周波数特性の劣化を防止することができるという効果を奏する。
【図面の簡単な説明】
【図１】この発明の実施の形態１にかかる半導体集積回路上に形成される増幅回路の回路構成を示す図である。
【図２】この発明の実施の形態２にかかる半導体集積回路上に形成される増幅回路の回路構成を示す図である。
【図３】この発明の実施の形態３にかかる半導体集積回路上に形成される増幅回路の回路構成を示す図である。
【図４】この発明の実施の形態４にかかる半導体集積回路上に形成される増幅回路の回路構成を示す図である。
【図５】この発明の実施の形態５にかかる半導体集積回路上に形成される増幅回路の回路構成を示す図である。
【図６】この発明の実施の形態６にかかる半導体集積回路上に形成される増幅回路の回路構成を示す図である。
【図７】この発明の実施の形態７にかかる半導体集積回路上に形成される増幅回路の回路構成を示す図である。
【図８】この発明の実施の形態８にかかる半導体集積回路上に形成される増幅回路の回路構成を示す図である。
【図９】この発明の実施の形態９にかかる半導体集積回路上に形成される増幅回路の回路構成を示す図である。
【図１０】非特許文献１に示された増幅回路の回路構成を示す図である。
【符号の説明】
３，２３  定電流源、４，５，６，８，９，１４，１９，２６  ＮＰＮトランジスタ、７  トランジスタ対、１０，２２，３１，３３  アクティブ負荷、１１，１２，２４，２５  ＰＮＰトランジスタ、１３  エミッタ接地増幅回路、１５出力端子、１６  差動増幅回路、１７  エミッタフォロワ回路、１８  エミッタ接地増幅回路、２０，２１，２７，３４ａ，３４ｂ，３５  抵抗、２８  コンデンサ、２９  ダイオード、３０  ダイオード群、３２  ＭＯＳトランジスタ、３４  パッシブ負荷。
【図１】
2004229094.tif 000003
【図２】
2004229094.tif 000004
【図３】
2004229094.tif 000005
【図４】
2004229094.tif 000006
【図５】
2004229094.tif 000007
【図６】
2004229094.tif 000008
【図７】
2004229094.tif 000009
【図８】
2004229094.tif 000010
【図９】
2004229094.tif 000011
【図１０】
2004229094.tif 000012