(57)【要約】【課題】ヘッダー部の記録領域を縮小し得るデータ読み取り装置を提供する。【解決手段】ディスクの回転数及び記録密度に基づいて生成された読み出しクロック信号ＲＦＣＬＫに基づいて、位相の異なる複数の読み出しクロック信号ＲＦＣＬＫ１，ＲＦＣＬＫ２を生成する遅延回路２５ａ，２５ｂと、位相の異なる複数の読み出しクロック信号ＲＦＣＬＫ，ＲＦＣＬＫ１，ＲＦＣＬＫ２に基づいてそれぞれ動作して、読み出しアドレスと当該読み出しアドレスの良否判定結果をそれぞれ出力する複数のＩＤ読み取り装置と、ＩＤ読み取り装置から出力される複数の読み出しアドレスＩＤＲ１〜ＩＤＲ３と良否判定結果Ｘ１〜Ｘ３から最も妥当な読み出しアドレス及び良否判定結果を選択して出力する選択回路とをデータ読み取り装置に備えた。【選択図】　　　　図１
2004030827.tif 000002
【特許請求の範囲】
【請求項１】
読み出しクロック信号に基づいて、ディスク上の各セクタに記録されているヘッダー部からアドレス情報を読み取り、そのアドレス情報に基づいて、前記各セクタに記録されているデータ部からデータを読み出す記録データ読み取り装置であって、
前記読み出しクロック信号を、前記ディスクの回転数及び記録密度に基づいて生成する読み出しクロック生成手段を備えたことを特徴とする記録データ読み取り装置。
【請求項２】
前記読み出しクロック生成手段として、前記ディスクの回転数及び記録密度に基づいて、前記読み出しクロック信号を算出可能とする算出テーブルを備えたことを特徴とする請求項１記載の記録データ読み取り装置。
【請求項３】
読み出しクロック信号に基づいて、ヘッダー部の読み出しデータからアドレス同期マークを検出してアドレス同期マーク検出信号を出力するアドレス同期マーク検出回路と、
前記アドレス同期マーク検出信号と、前記読み出しクロック信号及び読み出しデータとに基づいてアドレス情報を読み取るＩＤ読み取り回路と、
前記アドレス情報と、前記読み出しクロック信号とに基づいて、読み出しアドレスと当該読み出しアドレスの良否判定結果を出力するＩＤ判定回路と
からなるＩＤ読み取り装置を備えた記録データ読み取り装置であって、
ディスクの回転数及び記録密度に基づいて、前記読み出しクロック信号を生成する読み出しクロック生成手段と、
前記読み出しクロック信号に基づいて、位相の異なる複数の読み出しクロック信号を生成する遅延回路と、
前記位相の異なる複数の読み出しクロック信号に基づいてそれぞれ動作して、前記読み出しアドレスと当該読み出しアドレスの良否判定結果をそれぞれ出力する複数のＩＤ読み取り装置と、
前記ＩＤ読み取り装置から出力される複数の読み出しアドレスと良否判定結果から最も妥当な読み出しアドレス及び良否判定結果を選択して出力する選択回路とを備えたことを特徴とする記録データ読み取り装置。
【請求項４】
前記選択回路は、複数の読み出しアドレスを多数決判定することを特徴とする請求項３記載の記録データ読み取り装置。
【請求項５】
前記選択回路は、
複数の読み出しアドレスを多数決判定する一致比較回路と、
前記一致比較回路の判定結果に基づいて、前記読み出しアドレスと良否判定結果を選択して出力する出力回路と
から構成したことを特徴とする請求項４記載の記録データ読み取り装置。
【請求項６】
前記遅延回路は、バッファ回路の動作遅延時間に基づいて、位相の異なる複数の読み出しクロック信号を生成することを特徴とする請求項３乃至５のいずれかに記載の記録データ読み取り装置。
【請求項７】
前記遅延回路は、
前記読み出しクロック信号の周波数を逓倍する周波数逓倍器と、
直列に複数段接続されたフリップフロップ回路と、
前記フリップフロップ回路は、前記周波数逓倍器の出力信号がクロック信号として入力されるとともに、前記フリップフロップ回路の初段に前記読み出しクロック信号が入力されることを特徴とする請求項３乃至５のいずれかに記載の記録データ読み取り装置。
【請求項８】
読み出しクロック信号を、ディスクの回転数及び記録密度に基づいて生成し、該読み出しクロック信号に基づいて、ディスク上の各セクタに記録されているヘッダー部からアドレス情報を読み取り、そのアドレス情報に基づいて、前記各セクタに記録されているデータ部からデータを読み出すことを特徴とする記録データ読み取り方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＭＯ、ＤＶＤ−ＲＡＭ等、各セクタにヘッダー部を備えた記録媒体からデータを読み出すデータ読み取り装置に関するものである。
【０００２】
近年、データを記録する記録媒体では、データ記録密度の高密度化、記録容量の大容量化が進んでいる。ＭＯ、ＤＶＤ−ＲＡＭでは、各セクタがヘッダー部とデータ部とから構成され、高密度化及び大容量化を図るために、データ部への記録密度の向上が図られている。そして、記録容量をさらに増大させるために、ヘッダー部の記録領域を縮小することが必要となっている。
【０００３】
【従来の技術】
図９は、ＭＯあるいはＤＶＤ−ＲＡＭ等の記録媒体からデータを読み出す読み出し装置を示す。ピックアップ１は、記録媒体２に記録されている信号をアナログデータとして読み出し、リードチャネル部３に出力する。
【０００４】
リードチャネル部３は、ピックアップ１から出力されたアナログデータをデジタル値に変換して読み出しデータＲＤＤＡＴＡとしてコントローラ部４に出力する。また、リードチャネル部３は、読み出しデータＲＤＤＡＴＡに同期した読み出しクロック信号ＲＤＣＬＫを生成し、コントローラ部４に出力する。
【０００５】
コントローラ部４は、読み出しクロック信号ＲＤＣＬＫに基づいて、読み出しデータＲＤＤＡＴＡをサンプリングする。
コントローラ部４の具体的構成を図１０に示す。読み出しデータＲＤＤＡＴＡはデコーダ５に入力され、そのデコーダ５でチャネルビットｃｈ−ｂｉｔからＢｙｔｅデータに復調される。
【０００６】
デコーダ５で復調されたＢｙｔｅデータは、フォーマッタ６でその物理フォーマット情報が管理されるとともに、誤り訂正部７で誤り検出処理及び誤り訂正処理が行われる。
【０００７】
そして、デコーダ５で復調されたＢｙｔｅデータ及び誤り訂正部７による処理結果は、バッファマネージャー８を介してバッファメモリ９に格納されるとともに、データ再生を行うための再生処理部に転送される。
【０００８】
図１１は、６４０ＭＢ仕様のＭＯのセクタフォーマットを示す。各セクタは、ヘッダー部１０とデータ部１１とから構成される、ヘッダー部１０は６３Ｂｙｔｅ、データ部１１は２４９０Ｂｙｔｅ、１セクタは２５８４Ｂｙｔｅで構成される。
【０００９】
ヘッダー部１０には、ＶＦＯエリアＶＦＯ１，ＶＦＯ２に続いて、それぞれ１ＢｙｔｅのアドレスマークＡＭと、物理アドレスＩＤ１，ＩＤ２が格納されている。
データの読み出し動作時には、ＶＦＯエリアＶＦＯ１，ＶＦＯ２の読み出し動作時に、リードチャネル部３で読み出しデータＲＤＤＡＴＡに同期した読み出しクロック信号ＲＤＣＬＫが生成され、その読み出しクロック信号ＲＤＣＬＫに基づいてコントローラ部４で読み出しデータＲＤＤＡＴＡの読み出し動作が行われる。
【００１０】
すなわち、図１２に示すように、１ｃｈ−ｂｉｔずつの読み出しデータＲＤＤＡＴＡの読み出しサイクルｔ１に同期した読み出しクロック信号ＲＤＣＬＫがリードチャネル部３で生成される。そして、その読み出しクロック信号ＲＤＣＬＫの立上がりに基づいて、コントローラ部４で読み出しデータＲＤＤＡＴＡのサンプリングが行われる。
【００１１】
前記コントローラ部４のフォーマッタ６の構成を図１３に示す。ＡＭ検出回路１２には、読み出しクロック信号ＲＤＣＬＫと読み出しデータＲＤＤＡＴＡが入力されるとともに、アドレスマークＡＭの読み出しに先立って、フォーマッタ６内で生成されるＡＭ検出ウィンドウ信号Ｗ１が入力される。
【００１２】
そして、ＡＭ検出回路１２は読み出しデータＲＤＤＡＴＡからアドレスマークＡＭを検出すると、アドレスマーク検出信号ＡＭＤをＩＤ読み取り回路１３に出力する。
ＩＤ読み取り回路１３には、読み出しクロック信号ＲＤＣＬＫと読み出しデータＲＤＤＡＴＡが入力されるとともに、アドレスマーク検出信号ＡＭＤが入力される。そして、ＩＤ読み取り回路１３は、アドレスマーク検出信号ＡＭＤが入力されると、読み出しクロック信号ＲＤＣＬＫに基づいて読み出しデータＲＤＤＡＴＡとして入力される物理アドレスＩＤ１，ＩＤ２をサンプリングし、読み出しアドレスＩＤＲとして判定回路１４に出力する。
【００１３】
ＩＤ判定回路１４は、読み出しクロック信号ＲＤＣＬＫに基づいて、読み出しアドレスＩＤＲの判定を行う。すなわち、図１１に示すように、物理アドレスＩＤ１，ＩＤ２は３ビットのＩＤ部と２ビットの誤り検出符号ＣＲＣとで構成され、ＩＤ判定回路１４はＩＤ部と誤り検出符号ＣＲＣとで誤り検出処理を行い、その判定結果Ｘと読み出しアドレスＩＤＲを出力する。
【００１４】
そして、判定結果Ｘが正常であれば、当該セクタのデータ部１１から読み出された読み出しデータＲＤＤＡＴＡの読み取り処理が行われる。
【００１５】
【発明が解決しようとする課題】
上記のようにＭＯを記録媒体とした読み出し装置では、超磁気解像（ＭＳＲ）等の記録方式を使用することにより、データ部１１に対するデータの記録密度を向上させて、記録容量を増大させることが可能である。
【００１６】
しかし、ヘッダー部１０はエンボス記録であるため、マーク長をレーザービームスポット径より小さくすることはできない。
そして、図１４に示すように、データ部１１の記録密度を６４０ＭＢの１倍密から１．３ＧＢの２倍密、２．３ＧＢの３倍密あるいはＸ倍密というように引き上げたとき、１セクタあたりのデータ部１１の記録領域は減少するが、ヘッダー部１０の記録領域は一定である。
【００１７】
従って、データ部１１の記録密度を向上させるほど、１セクタあたりの記録領域に対するヘッダー部１０の占める割合が大きくなるという問題点がある。
このようなことから、ヘッダー部の記録領域を縮小することが望ましく、特にヘッダー部１０の記録領域のほぼ２／３を占めるＶＦＯ領域ＶＦＯ１，ＶＦＯ２の記録領域を縮小することが望ましい。
【００１８】
しかし、アドレスマークＡＭの読み取りに先立って、読み出しクロック信号ＲＤＣＬＫを読み出しデータＲＤＤＡＴＡに同期させるために、ＶＦＯ領域ＶＦＯ１，ＶＦＯ２は不可欠である。
【００１９】
この発明の目的は、ヘッダー部の記録領域を縮小し得るデータ読み取り装置を提供することにある。
【００２０】
【課題を解決するための手段】
ディスクの回転数及び記録密度に基づいて生成された読み出しクロック信号ＲＦＣＬＫに基づいて、位相の異なる複数の読み出しクロック信号を生成する遅延回路と、前記位相の異なる複数の読み出しクロック信号に基づいてそれぞれ動作して、前記読み出しアドレスと当該読み出しアドレスの良否判定結果をそれぞれ出力する複数のＩＤ読み取り装置と、前記ＩＤ読み取り装置から出力される複数の読み出しアドレスと良否判定結果から最も妥当な読み出しアドレス及び良否判定結果を選択して出力する選択回路とをデータ読み取り装置に備えた。
【００２１】
【発明の実施の形態】
（第一の実施の形態）
図１は、この発明を具体化した第一の実施の形態を示す。この実施の形態は、前記従来例のフォーマッタ６の構成を変更したものであり、その他の構成は前記従来例と同様である。また、ＭＯを記録媒体とするデータ読み取り装置として説明するので、アドレス同期マークをアドレスマーク、アドレス同期マーク検出信号をＡＭ検出信号、アドレス同期マーク検出回路をＡＭ検出回路として記載する。
【００２２】
第一〜第三のＡＭ検出回路２１ａ〜２１ｃは、前記従来例のＡＭ検出回路１２と同様な構成であり、第一〜第三のＩＤ読み取り回路２２ａ〜２２ｃは前記従来例のＩＤ読み取り回路１３と同様な構成である。また、第一〜第三のＩＤ判定回路２３ａ〜２３ｃは、前記従来例のＩＤ判定回路１４と同様な構成である。そして、ＡＭ検出回路、ＩＤ読み取り回路及びＩＤ判定回路により一組のＩＤ読み取り装置が構成される。
【００２３】
第一のＡＭ検出回路２１ａには、読み出しクロック信号ＲＦＣＬＫと読み出しデータＲＤＤＡＴＡが入力されるとともに、アドレスマークＡＭの読み出しに先立って、フォーマッタ６内で生成されるＡＭ検出ウィンドウ信号Ｗ１が入力される。
【００２４】
そして、第一のＡＭ検出回路２１ａは読み出しデータＲＤＤＡＴＡからアドレスマークＡＭを検出すると、アドレスマーク検出信号ＡＭＤを第一のＩＤ読み取り回路２２ａに出力する。
【００２５】
第一のＩＤ読み取り回路２２ａには、読み出しクロック信号ＲＦＣＬＫと読み出しデータＲＤＤＡＴＡが入力されるとともに、アドレスマーク検出信号ＡＭＤが入力される。そして、第一のＩＤ読み取り回路２２ａは、アドレスマーク検出信号ＡＭＤが入力されると、読み出しクロック信号ＲＦＣＬＫに基づいて読み出しデータＲＤＤＡＴＡとして入力される物理アドレスＩＤ１，ＩＤ２（アドレス情報）をサンプリングし、読み出しアドレスＩＤＲとして第一のＩＤ判定回路２３ａに出力する。
【００２６】
第一のＩＤ判定回路２３ａは、読み出しクロック信号ＲＦＣＬＫに基づいて、読み出しアドレスＩＤＲの判定を行う。すなわち、第一のＩＤ判定回路２３ａは物理アドレスＩＤ１，ＩＤ２のＩＤ部と誤り検出符号ＣＲＣとで誤り検出処理を行い、その判定結果Ｘ１と読み出しアドレスＩＤＲ１を取り込み回路２４に出力する。
【００２７】
第二のＡＭ検出回路２１ｂ、第二のＩＤ読み取り回路２２ｂ及び第二のＩＤ判定回路２３ｂには前記読み出しクロック信号ＲＦＣＬＫを第一の遅延回路２５ａで遅延させた読み出しクロック信号ＲＦＣＬＫ１が入力される。
【００２８】
そして、第二のＡＭ検出回路２１ｂ、第二のＩＤ読み取り回路２２ｂ及び第二のＩＤ判定回路２３ｂは、読み出しクロック信号ＲＦＣＬＫ１に基づいて、第一のＡＭ検出回路２１ａ、第一のＩＤ読み取り回路２２ａ及び第一のＩＤ判定回路２３ａと同様の動作を行う。
【００２９】
第二のＩＤ判定回路２３ｂは、判定結果Ｘ２と読み出しアドレスＩＤＲ２を取り込み回路２４に出力する。
第三のＡＭ検出回路２１ｃ、第三のＩＤ読み取り回路２２ｃ及び第三のＩＤ判定回路２３ｃには前記読み出しクロック信号ＲＦＣＬＫを第二の遅延回路２５ｂで遅延させた読み出しクロック信号ＲＦＣＬＫ２が入力される。
【００３０】
そして、第三のＡＭ検出回路２１ｃ、第三のＩＤ読み取り回路２２ｃ及び第三のＩＤ判定回路２３ｃは、読み出しクロック信号ＲＦＣＬＫ２に基づいて、第一のＡＭ検出回路２１ａ、第一のＩＤ読み取り回路２２ａ及び第一のＩＤ判定回路２３ａと同様の動作を行う。
【００３１】
第三のＩＤ判定回路２３ｃは、判定結果Ｘ３と読み出しアドレスＩＤＲ３を取り込み回路２４に出力する。
前記ＡＭ検出ウィンドウ信号Ｗ１及び読み出しクロック信号ＲＦＣＬＫは、カウンタ回路２６に入力される。カウンタ回路２６は、ＡＭ検出ウィンドウ信号Ｗ１の入力の停止に基づいて読み出しクロック信号ＲＦＣＬＫのカウント動作を開始し、そのカウント動作に基づいて所定の時間をカウントする。
【００３２】
そして、ＡＭ検出ウィンドウ信号Ｗ１の入力の停止から所定時間後に、判定タイミング信号Ｊを前記取り込み回路２４に出力する。この判定タイミング信号Ｊの出力タイミングは、第一〜第三のＩＤ判定回路２３ａ〜２３ｃから読み出しアドレスＩＤＲ１〜ＩＤＲ３及び判定結果Ｘ１〜Ｘ３が出力された後に出力されるように設定される。
【００３３】
前記読み出しクロック信号ＲＦＣＬＫは、記録媒体２であるディスクの回転速度と記録密度とから算出される。例えば、ディスクの回転速度が５０Ｈｚの場合の読み出しクロック信号ＲＦＣＬＫは、図５に示す変換テーブルＴに基づいて、前記コントローラ部４を制御するＭＰＵで算出される。前記変換テーブル及びＭＰＵは、読み出しクロック生成手段として動作する。
【００３４】
図５において、Ｂａｎｄ０〜Ｂａｎｄ１０は、ディスクの内周から外周に向かって形成される複数のゾーンに対応するものであり、各ゾーンにはそれぞれ異なる記録密度でデータが記録されている。
【００３５】
読み出しデータＲＤＤＡＴＡと読み出しクロック信号ＲＦＣＬＫは、位相同期しておらず周波数のずれが存在する。しかし、例えば読み出しデータＲＤＤＡＴＡの１ｃｈ−ｂｉｔの周期ｔ２が１０ｎｓｅｃである場合、読み出しデータＲＤＤＡＴＡの周期ｔ２と読み出しクロック信号ＲＦＣＬＫの周期ｔ３のずれが１０ｎｓｅｃ以内となるように、変換テーブルに基づいて読み出しクロック信号ＲＦＣＬＫが算出される。
【００３６】
前記第一の遅延回路２５ａは、図４に示すように、バッファ回路２７ａで構成され、図３に示すように、読み出しクロック信号ＲＦＣＬＫを遅延させた読み出しクロック信号ＲＦＣＬＫ１を出力する。
【００３７】
前記第二の遅延回路２５ｂは、図４に示すように、バッファ回路２７ｂ，２７ｃで構成され、図３に示すように、読み出しクロック信号ＲＦＣＬＫを遅延させた読み出しクロック信号ＲＦＣＬＫ２を出力する。
【００３８】
そして、読み出しクロック信号ＲＦＣＬＫと同ＲＦＣＬＫ１の位相差と、読み出しクロック信号ＲＦＣＬＫ１と同ＲＦＣＬＫ２との位相差は同一となるように設定され、かつ読み出しクロック信号ＲＦＣＬＫと同ＲＦＣＬＫ２との位相差は、読み出しデータＲＤＤＡＴＡの周期を越えないように設定されている。
【００３９】
前記取り込み回路２４は、判定タイミング信号Ｊに基づいて、読み出しアドレスＩＤＲ１〜ＩＤＲ３及び判定結果Ｘ１〜Ｘ３を取り込む。そして、図２に示すように、読み出しアドレスＩＤＲ１〜ＩＤＲ３を一致比較回路２８及び出力回路２９に出力するとともに、判定結果Ｘ１〜Ｘ３を出力回路２９に出力する。
【００４０】
前記一致比較回路２８は、読み出しアドレスＩＤＲ１〜ＩＤＲ３のアドレス値を比較し、その比較結果Ｙを前記出力回路２９に出力する。前記出力回路２９は、比較結果Ｙと読み出しアドレスＩＤＲ１〜ＩＤＲ３及び判定結果Ｘ１〜Ｘ３とに基づいて、アドレス値ＩＤＸと判定結果Ｚを出力する。
【００４１】
次に、上記のように構成されたデータ読み取り装置の動作を説明する。
さて、データの読み出し動作時には、リードチャネル部３からデコーダ５を介してフォーマッタ６に図３に示す読み出しデータＲＤＤＡＴＡが入力される。また、フォーマッタ６には、ディスクの回転速度と記録密度とから算出された読み出しクロック信号ＲＦＣＬＫが入力される。
【００４２】
すると、フォーマッタ６では第一及び第二の遅延回路２５ａ，２５ｂにより読み出しクロック信号ＲＦＣＬＫ１，ＲＦＣＬＫ２が生成される。
そして、第一のＡＭ検出回路２１ａ、第一のＩＤ読み取り回路２２ａ及び第一のＩＤ判定回路２３ａは読み出しクロック信号ＲＦＣＬＫに基づいて動作する。第二のＡＭ検出回路２１ｂ、第二のＩＤ読み取り回路２２ｂ及び第二のＩＤ判定回路２３ｂは読み出しクロック信号ＲＦＣＬＫ１に基づいて動作する。また、第三のＡＭ検出回路２１ｃ、第三のＩＤ読み取り回路２２ｃ及び第三のＩＤ判定回路２３ｃは読み出しクロック信号ＲＦＣＬＫ２に基づいて動作する。
【００４３】
このような動作により、図３に示すように、読み出しデータＲＤＤＡＴＡとして入力される物理アドレスＩＤ１，ＩＤ２に対し３種類の読み出しクロック信号ＲＦＣＬＫ〜ＲＦＣＬＫ２で読み出し動作が行われる。そして、第一〜第三のＩＤ判定回路２３ａ〜２３ｃから読み出しアドレスＩＤＲ１〜ＩＤＲ３及び判定結果Ｘ１〜Ｘ３が出力される。
【００４４】
取り込み回路２４は、読み出しアドレスＩＤＲ１〜ＩＤＲ３及び判定結果Ｘ１〜Ｘ３が入力された時点で判定タイミング信号Ｊに基づいて読み出しアドレスＩＤＲ１〜ＩＤＲ３及び判定結果Ｘ１〜Ｘ３を取り込む。
【００４５】
そして、読み出しアドレスＩＤＲ１〜ＩＤＲ３を一致比較回路２８及び出力回路２９に出力するとともに、判定結果Ｘ１〜Ｘ３を出力回路２９に出力する。取り込み回路２４、一致比較回路２８及び出力回路２９により選択回路が構成される。
【００４６】
一致比較回路２８及び出力回路２９は、図６に示すような動作を行う。同図において、ＩＤＡ〜ＩＤＣは読み出しアドレスＩＤＲ１〜ＩＤＲ３として読み取ったＩＤ値であり、×××はアドレス値をとりこぼした場合の不定値である。
【００４７】
また、判定結果Ｘ１〜Ｘ３を示す○はエラーなしを示し、Ｅはエラーありを示す。
ケース１は、読み出しアドレスＩＤＲ１〜ＩＤＲ３のアドレス値がすべて同一の値ＩＤＡとなり、判定結果Ｘ１〜Ｘ３がすべてエラーなしとなった場合である。この場合には、出力回路２９から出力されるアドレス値ＩＤＸはＩＤＡとなり、判定結果Ｚはエラーなしとなる。
【００４８】
ケース２は、読み出しアドレスＩＤＲ１，ＩＤＲ２のアドレス値が同一の値ＩＤＡであり、判定結果Ｘ１，Ｘ２がエラーなしであるが、読み出しアドレスＩＤＲ３のアドレス値が不定となり、判定結果Ｘ３がエラーありとなった場合である。
【００４９】
この場合には、読み出しアドレスＩＤＲ１，ＩＤＲ２のアドレス値が一致しているので、多数決判定により出力回路２９から出力されるアドレス値ＩＤＸはＩＤＡとなり、判定結果Ｚはエラーなしとなる。
【００５０】
ケース３は、読み出しアドレスＩＤＲ１のアドレス値がＩＤＡであり、判定結果Ｘ１がエラーなしであるが、読み出しアドレスＩＤＲ２，ＩＤＲ３のアドレス値が不定となり、判定結果Ｘ２，Ｘ３がエラーありとなった場合である。
【００５１】
この場合には、多数決判定により出力回路２９から出力されるアドレス値ＩＤＸはＩＤＡとなり、判定結果Ｚはエラーなしとなる。
ケース４は、読み出しアドレスＩＤＲ１〜ＩＤＲ３のアドレス値がすべて不定となり、判定結果Ｘ１〜Ｘ３がすべてエラーありとなった場合である。この場合には、出力回路２９から出力されるアドレス値ＩＤＸは不定となり、判定結果Ｚはエラーありとなる。
【００５２】
ケース５は、読み出しアドレスＩＤＲ１，ＩＤＲ２のアドレス値が同一の値ＩＤＡであり、判定結果Ｘ１，Ｘ２がエラーなしであるが、読み出しアドレスＩＤＲ３のアドレス値がＩＤＢとなり、判定結果Ｘ３がエラーなしとなった場合である。
【００５３】
この場合には、読み出しアドレスＩＤＲ１，ＩＤＲ２のアドレス値が一致しているので、多数決判定により出力回路２９から出力されるアドレス値ＩＤＸはＩＤＡとなり、判定結果Ｚはエラーなしとなる。
【００５４】
ケース６は、読み出しアドレスＩＤＲ１のアドレス値がＩＤＡであり、判定結果Ｘ１がエラーなし、読み出しアドレスＩＤＲ２のアドレス値がＩＤＢ、判定結果Ｘ２がエラーなし、読み出しアドレスＩＤＲ３のアドレス値が不定となり、判定結果Ｘ３がエラーありとなった場合である。
【００５５】
この場合には、多数決判定により、出力回路２９から出力されるアドレス値ＩＤＸは不定となり、判定結果Ｚはエラーありとなる。
ケース７は、読み出しアドレスＩＤＲ１〜ＩＤＲ３のアドレス値がすべて異なり、判定結果Ｘ１〜Ｘ３がすべてエラーなしとなった場合である。
【００５６】
この場合には、多数決判定により、出力回路２９から出力されるアドレス値ＩＤＸは不定となり、判定結果Ｚはエラーありとなる。
このような動作により、出力回路２９からアドレス値ＩＤＸが出力され、かつ判定結果Ｚがエラーなしとなれば、当該セクタのデータ部からのデータの読み出しが行われる。
【００５７】
また、出力回路２９から出力されるアドレス値ＩＤＸが不定となり、かつ判定結果Ｚがエラーありとなれば、当該セクタのデータ部からのデータの読み出しは停止される。
【００５８】
上記のように構成されたデータ読み取り装置では、次に示す作用効果を得ることができる。
（１）ディスクの回転数とデータの記録密度から算出された読み出しクロックＲＦＣＬＫに基づいて、物理アドレスＩＤ１，ＩＤ２の読み出し動作を行う。従って、ヘッダー部１０にＶＦＯエリアＶＦＯ１，ＶＦＯ２を設ける必要はない。この結果、ヘッダー部１０の記録領域を縮小することができるので、ディスクの記録容量を増大させることができる。
（２）読み出しクロックＲＦＣＬＫは、物理アドレスＩＤ１，ＩＤ２の読み出しデータＲＤＤＡＴＡとは完全に同期しているわけではない。そこで、読み出しクロックＲＦＣＬＫの位相をずらした複数の読み出しクロック信号ＲＦＣＬＫ，ＲＦＣＬＫ１，ＲＦＣＬＫ２を生成し、各読み出しクロック信号ＲＦＣＬＫ，ＲＦＣＬＫ１，ＲＦＣＬＫ２に基づいて、それぞれ読み出しデータＲＤＤＡＴＡの読み出し動作を行う。従って、読み出しデータＲＤＤＡＴＡを確実に読み出すことができる。
（３）複数の読み出しクロック信号ＲＦＣＬＫ，ＲＦＣＬＫ１，ＲＦＣＬＫ２に基づいてそれぞれ読み出された読み出しアドレスＩＤＲ１〜ＩＤＲ３と、そのアドレス値が誤り検出符合ＣＲＣに基づいて正常か否かが判定された判定結果Ｘ１〜Ｘ３とが一致比較回路２８及び出力回路２９に出力される。そして、一致比較回路２８及び出力回路２９により多数決判定を行い、アドレス値ＩＤＸ及び判定結果Ｚを出力することができる。従って、読み出しアドレスＩＤＲ１〜ＩＤＲ３の中から最も妥当なアドレス値ＩＤＸと判定結果Ｚを出力することができる。
（第二の実施の形態）
図７は、第二の実施の形態を示す。この実施の形態は、前記第一の実施の形態の第一及び第二の遅延回路２５ａ，２５ｂの別例を示すものである。
【００５９】
第一の遅延回路２５ａは、前記読み出しクロック信号ＲＦＣＬＫがＰＬＬ回路で構成される周波数逓倍器３０ａに入力されるとともに、フリップフロップ回路３１ａにデータＤとして入力される。
【００６０】
前記周波数逓倍器３０ａは、図８に示すように、読み出しクロック信号ＲＦＣＬＫを６倍の周波数に変換した出力信号ＳＧ１をバッファ回路３２ａに出力する。バッファ回路３２ａは周波数逓倍器３０ａの出力信号ＳＧ１の位相を１／２周期ずらした出力信号ＳＧ２をフリップフロップ回路３１ａ〜３１ｃにクロック信号Ｃとして出力する。
【００６１】
前記フリップフロップ回路３１ａは、クロック信号Ｃの立上がりに基づいて、データＤを出力信号Ｑ１として出力し、その出力信号Ｑ１はフリップフロップ回路３１ｂにデータＤとして入力される。
【００６２】
前記出力信号Ｑ１は、読み出しクロック信号ＲＦＣＬＫを周波数逓倍器３０ａの出力信号ＳＧ１の１／２周期分遅らせた信号となる。
前記フリップフロップ回路３１ｂは、クロック信号Ｃの立上がりに基づいて、データＤを出力信号Ｑ２として出力し、その出力信号Ｑ２はフリップフロップ回路３１ｃにデータＤとして入力される。
【００６３】
前記フリップフロップ回路３１ｃは、クロック信号Ｃの立上がりに基づいて、データＤを出力信号Ｑ３として出力し、その出力信号Ｑ３が読み出しクロック信号ＲＦＣＬＫ１として出力される。
【００６４】
読み出しクロック信号ＲＦＣＬＫ１は、フリップフロップ回路３１ｂ，３１ｃの動作により、図８に示すように、読み出しクロック信号ＲＦＣＬＫをほぼ１／３周期遅らせた信号となる。
【００６５】
第二の遅延回路２５ｂは、周波数逓倍器３０ｂと、バッファ回路３２ｂと、フリップフロップ回路３１ｄ〜３１ｈとから構成される。第一の遅延回路２５ａに対し、フリップフロップ回路が２段分増えた構成であり、その他の構成は第一の遅延回路２５ａと同様である。
【００６６】
従って、読み出しクロック信号ＲＦＣＬＫをほぼ２／３周期遅らせた読み出しクロック信号ＲＦＣＬＫ２がフリップフロップ回路３１ｈから出力される。
このように構成された第一及び第二の遅延回路２５ａ，２５ｂを使用して、第一の実施の形態と同様なデータ読み取り装置を構成することができる。
【００６７】
上記実施の形態は、次に示すように変更することもできる。
・位相の異なる読み出しクロック信号を３種類以上生成し、さらに多数の読み出しアドレス及び判定結果に基づいて、多数決判定を行うようにしてもよい。
【００６８】
【発明の効果】
以上詳述したように、この発明はヘッダー部の記録領域を縮小し得るデータ読み取り装置を提供することができる。
【図面の簡単な説明】
【図１】第一の実施の形態を示すブロック図である。
【図２】第一の実施の形態を示すブロック図である。
【図３】第一の実施の形態の動作を示すタイミング波形図である。
【図４】第一及び第二の遅延回路を示す回路図である。
【図５】読み出しクロック信号の算出テーブルを示す説明図である。
【図６】一致比較回路及び出力回路の動作を示す説明図である。
【図７】第一及び第二の遅延回路の別例を示す回路図である。
【図８】第一及び第二の遅延回路の別例の動作を示すタイミング波形図である。
【図９】データ読み取り装置を示すブロック図である。
【図１０】コントローラ部の構成を示すブロック図である。
【図１１】セクタの構成を示す説明図である。
【図１２】従来のデータ読み出し動作を示すタイミング波形図である。
【図１３】従来のフォーマッタの構成を示すブロック図である。
【図１４】ヘッダー部とデータ部の占有割合を示す説明図である。
【符号の説明】
１０　　　　　ヘッダー部
１１　　　　　データ部
ＲＦＣＬＫ，ＲＦＣＬＫ１，ＲＦＣＬＫ２　　　　読み出しクロック信号
Ｔ　　　　　　読み出しクロック生成手段（変換テーブル）
【図１】
2004030827.tif 000003
【図２】
2004030827.tif 000004
【図３】
2004030827.tif 000005
【図４】
2004030827.tif 000006
【図５】
2004030827.tif 000007
【図６】
2004030827.tif 000008
【図７】
2004030827.tif 000009
【図８】
2004030827.tif 000010
【図９】
2004030827.tif 000011
【図１０】
2004030827.tif 000012
【図１１】
2004030827.tif 000013
【図１２】
2004030827.tif 000014
【図１３】
2004030827.tif 000015
【図１４】
2004030827.tif 000016