(57)【要約】【課題】セルを劣化させる放電衝撃を低減して表示面の長寿命化を図るとともに、消費電力を低減することを目的とする。【解決手段】アドレッシングの内容を決める表示データに基づいて、セルの総数に対する点灯すべきセルの数の割合である点灯率を検出し、検出した点灯率に応じて、該当する表示データを表示するサステインにおいて印加する維持電圧の設定を、点灯率が小さいときは大きいときより低い電圧とするように変更する。点灯すべきセルが少ないときには電源の電圧ドロップ量が比較的に小さいので、維持電圧の設定値が低くても、電圧ドロップによって維持電圧が許容下限より下がることはない。【選択図】　　　図７
2004093888.tif 000002
【特許請求の範囲】
【請求項１】
表示面を構成するセルのうちの表示データが示す点灯すべきセルに壁電圧を生じさせるアドレッシングを行い、その後に全てのセルに一斉に維持電圧を印加して前記点灯すべきセルで表示すべき明るさに応じた回数の表示放電を起こすサステインを行うプラズマディスプレイパネルの駆動方法であって、
アドレッシングの内容を決める表示データに基づいて、セルの総数に対する点灯すべきセルの数の割合である点灯率を検出し、
検出した点灯率に応じて、該当する表示データを表示するサステインにおいて印加する維持電圧の設定を、当該点灯率が小さいときは大きいときより低い電圧とするように変更する
ことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
維持電圧を、表示放電に伴う電源出力の低下を見込んだ許容範囲内の電圧とする
請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
検出した点灯率が零のときは、維持電圧の値を零とする
請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
表示面を構成するセルのうちの表示データが示す点灯すべきセルに壁電圧を生じさせるアドレッシングを行い、その後に全てのセルに一斉に維持電圧を印加して前記点灯すべきセルで表示すべき明るさに応じた回数の表示放電を起こすサステインを行うプラズマディスプレイパネルの駆動装置であって、
アドレッシングの内容を決める表示データに基づいて、セルの総数に対する点灯すべきセルの数の割合である点灯率を検出する点灯率検出回路と、
検出された点灯率に応じて、該当する表示データを表示するサステインにおいて印加する維持電圧の設定を、当該点灯率が小さいときは大きいときより低い電圧とするように変更するコントローラとを有する
ことを特徴とするプラズマディスプレイパネルの駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネル（Ｐｌａｓｍａ　Ｄｉｓｐｌａｙ　Ｐａｎｅｌ：ＰＤＰ）の駆動方法に関する。
【０００２】
ＰＤＰを備えた大画面テレビジョン受像機が普及しつつある。ＰＤＰに対する要望に、さらなる長寿命化と消費電力の低減がある。
【０００３】
【従来の技術】
カラー表示に面放電構造をもつＡＣ型ＰＤＰが用いられている。ここでいう面放電構造は、セルの発光量を決める表示放電を生じさせるための表示電極を前面基板または背面基板の上に平行に配列する構造であり、カラー表示のための蛍光体に対する放電による衝撃を緩和するのに適している。
【０００４】
ＡＣ型のＰＤＰでは、表示電極が誘電体で被覆されており、誘電体の帯電により生じる壁電圧を利用して表示放電を生じさせる駆動方法が適用される。表示に際しては、表示面を構成するセルのうちの表示データが示す点灯すべきセルに適度の壁電圧を生じさせるアドレッシングを行い、その後に全てのセルに一斉に交番極性の維持電圧Ｖｓを印加して点灯すべきセルで表示すべき明るさに応じた回数の表示放電を起こすサステインを行う。維持電圧Ｖｓは次式を満たす。
【０００５】
Ｖｆ−Ｖｗ＜Ｖｓ＜Ｖｆ
Ｖｆ：放電開始電圧
Ｖｗ：電極間の壁電圧
維持電圧Ｖｓの印加によって、所定値以上の壁電圧が生じているセルのみにおいてセル電圧（電極に印加する電圧と壁電圧の和）が放電開始電圧Ｖｆを越えて表示放電が起こる。表示放電によってセルが発光することを“点灯”という。維持電圧Ｖｓの印加周期は数マイクロ秒程度と短いので、視覚的には発光が連続する。
【０００６】
維持電圧Ｖｓは当然に駆動マージン（許容範囲）内の値に設定される。駆動マージンは、放電開始電圧Ｖｆと点灯を維持するのに必要な最低の駆動電圧Ｖｓｍｉｎ　との差で定義される。維持電圧ＶｓをＶｆ以上にすると、アドレッシングで非点灯としたセルでも放電が起こってしまう。維持電圧ＶｓをＶｓｍｉｎ未満とすると、点灯状態のセルが消灯状態になってしまう。
【０００７】
【発明が解決しようとする課題】
表示面の１画素は発光色がＲ、Ｇ，Ｂの少なくとも３個のセルで構成され、セルの総数は解像度の３倍である。例えば比較的に低解像度のＶＧＡ仕様であっても、表示面は６４０×４８０×３個ものセルからなる。したがって、１回のアドレッシングで設定される点灯すべきセルが数万個を超える状況は頻繁に起こる。サステインでは多数のセルでほぼ一斉に表示放電が起こり、電源からＰＤＰへ放電電流が一時期に集中的に流れる。このため、セルに印加する維持電圧Ｖｓが一時的に降下する、いわゆる電圧ドロップが生じる。ドロップ量は点灯すべきセルが多いほど大きい。電圧ドロップを電源の大型化によって解決するのは、表示装置の価格を大幅に上昇させるので現実的でない。
【０００８】
ＰＤＰのセル間において放電特性に若干のばらつきがあり、放電遅れ時間の比較的に短いセルと長いセルとが存在する。維持電圧の印加に呼応して、先に放電遅れ時間の短いセルで表示放電が起こり、その後に放電遅れ時間の長いセルで起こる。このとき、早い時期の表示放電に伴う電圧ドロップによって、遅い時期の表示放電が起こらないおそれがある。
【０００９】
従来では、駆動回路動作の設計における駆動電圧の設定に際して、全てのセルを点灯させる場合に確実に全てのセルで表示放電が起こるように、電圧ドロップを見込んで駆動マージン内の十分に高い電圧が維持電圧として設定され、その設定は固定であった。点灯すべきセルが少ない場合にも多い場合と同様に高い維持電圧が印加されるので、必要以上に電圧が高い分だけ、蛍光体および誘電体が余計に放電衝撃を受け、かつ無駄に電力を消費して発光効率が下がるという問題があった。表示面の焼き付きを抑える上でも、放電衝撃を低減するのが望ましい。
【００１０】
本発明は、セルを劣化させる放電衝撃を低減して表示面の長寿命化を図るとともに、消費電力を低減することを目的としている。
【００１１】
【課題を解決するための手段】
本発明においては、アドレッシングの内容を決める表示データに基づいて、セルの総数に対する点灯すべきセルの数の割合である点灯率を検出し、検出した点灯率に応じて、該当する表示データを表示するサステインにおいて印加する維持電圧の設定を、点灯率が小さいときは大きいときより低い電圧とするように変更する。
【００１２】
点灯すべきセルが少ないときには電源の電圧ドロップ量が比較的に小さいので、維持電圧の設定値が低くても、電圧ドロップによって維持電圧が許容下限より下がることはない。維持電圧を低く設定することで、表示放電に伴う放電衝撃が緩和されるとともに消費電力が小さくなる。
【００１３】
維持電圧の設定変更は、点灯率を複数の範囲に区分して区分ごとに異なる設定をする段階的な変更でもよいし、点灯率の値ごとに異なる設定をする連続的な変更でもよい。
【００１４】
【発明の実施の形態】
図１は本発明に係る表示装置の構成図、図２は表示電極を駆動するＸドライバおよびＹドライバの概略構成図である。表示装置１００は、カラー表示面を有した面放電ＡＣ型のＰＤＰ１と、セルの発光を制御するドライブユニット７０とから構成されており、壁掛け式テレビジョン受像機、コンピュータシステムのモニターなどとして利用される。
【００１５】
ＰＤＰ１では、表示放電を生じさせるための電極対を構成する表示電極Ｘと表示電極Ｙが互いに平行に配置され、これら表示電極Ｘ，Ｙと交差するようにアドレス電極Ａが配列されている。表示電極Ｘ，Ｙは画面の行方向（水平方向）に延び、アドレス電極は列方向（垂直方向）に延びている。
【００１６】
ドライブユニット７０は、コントローラ７１、データ変換回路７２、電源回路７３、状態検出回路７４、Ｘドライバ７５、Ｙドライバ７６、およびＡドライバ７７を有している。ドライブユニット７０にはＴＶチューナ、コンピュータなどの外部装置からＲ，Ｇ，Ｂの３色の輝度レベルを示すフレームデータＤｆが各種の同期信号とともに入力される。フレームデータＤｆはデータ変換回路７２の中のフレームメモリに一時的に記憶される。データ変換回路７２は、フレームデータＤｆを階調表示のためのサブフレームデータＤｓｆに変換してＡドライバ７７へ送る。サブフレームデータＤｓｆは１セル当たり１ビットの表示データの集合であって、その各ビットの値は該当する１つのサブフレームにおけるセルの発光の要否、厳密にはアドレス放電の要否を示す。Ａドライバ７７は、サブフレームデータＤｓｆに従って、アドレス放電を起こすべきセルを通るアドレス電極Ａにアドレスパルスを印加する。なお、電極へのパルスの印加とは、電極を一時的に所定電位にバイアスすることを意味する。コントローラ７１は、パルスの印加およびサブフレームデータＤｓｆの転送を制御する。電源回路７３は、各ドライバへＰＤＰ１の駆動に必要な電力を供給する。
【００１７】
状態検出回路７４は、フレームごとに“表示負荷率”を検出するとともに、サブフレームごとに本発明に特有の“点灯率”を検出する。表示負荷率は、電力消費の指標であり、１フレームにおけるセルの階調値をＧｉ（０≦Ｇｉ≦Ｇｍａｘ）としたときの比率Ｇｉ／Ｇｍａｘの全放電セルにわたる平均値として定義される。この表示負荷率は、明るい画像を表示するときにサステインパルスの印加を少なくして消費電力および発熱を抑える自動電力制御（Ａｕｔｏ　Ｐｏｗｅｒ　Ｃｏｎｔｒｏｌ：ＡＰＣ）に用いられる。これに対して点灯率は、サブフレームにおける点灯すべきセル数ｋのセル総数Ｋに対する割合（例えば百分率とすれば点灯率＝ｋ／Ｋ×１００）であり、サステインにおける電圧ドロップの指標である。状態検出回路７４はサブフレームデータＤｓｆに基づいて点灯すべきセルを示すビットをカウントすることによって点灯率を検出し、検出した点灯率をコントローラ７１に通知する。点灯率は、サステインパルスの振幅（つまり維持電圧）の設定変更に用いられる。
【００１８】
図２のように、Ｘドライバ７５は、表示電極Ｘに壁電荷の初期化のためのパルスを印加するリセット回路８１、アドレッシングにおいて表示電極Ｘの電位を制御するためのバイアス回路８２、および表示電極Ｘにサステインパルスを印加するサステイン回路８３からなる。Ｙドライバ７６は、表示電極Ｙに壁電荷の初期化のためのパルスを印加するリセット回路８５、アドレッシングにおいて表示電極Ｙにスキャンパルスを印加するスキャン回路８６、および表示電極Ｙにサステインパルスを印加するサステイン回路８７からなる。
【００１９】
図３はＰＤＰのセル構造の一例を示す図である。図３ではＰＤＰ１のうち、１画素の表示に関わる３つのセルに対応した部分を、内部構造がよくわかるように一対の基板構体１０，２０を分離させて描いてある。ＰＤＰ１は一対の基板構体１０，２０からなる。基板構体とは、ガラス基板上に電極その他の構成要素を設けた構造体を意味する。ＰＤＰ１では、前面側のガラス基板１１の内面に表示電極Ｘ，Ｙ、誘電体層１７および保護膜１８が設けられ、背面側のガラス基板２１の内面にアドレス電極Ａ、絶縁層２４、隔壁２９、および蛍光体層２８Ｒ，２８Ｇ，２８Ｂが設けられている。表示電極Ｘ，Ｙは、それぞれが面放電ギャップを形成する透明導電膜４１とバス導体としての金属膜４２とから構成されている。隔壁２９はアドレス電極配列の電極間隙ごとに１つずつ設けられており、これらの隔壁２９によって放電空間が行方向に列毎に区画されている。放電空間のうちの各列に対応した列空間３１は全ての行に跨がって連続している。蛍光体層２８Ｒ，２８Ｇ，２８Ｂは放電ガスが放つ紫外線によって局部的に励起されて発光する。図中の斜体アルファベットＲ，Ｇ，Ｂは蛍光体の発光色を示す。
【００２０】
以下、表示装置１００におけるＰＤＰ１の駆動方法を説明する。
【００２１】
図４はフレーム分割の概念図である。ＰＤＰ１による表示では、２値の点灯制御によってカラー再現を行うために、入力画像である時系列のフレームＦを所定数ｑのサブフレームＳＦに分割する。つまり、各フレームＦをｑ個のサブフレームＳＦの集合に置き換える。これらサブフレームＳＦに順に例えば２０　，２１　，２２　，…２ｑ−１　の重みを付与して各サブフレームＳＦの表示放電の回数を設定する。図ではサブフレーム配列が重みの順であるが、他の順序であってもよい。冗長な重み付けを採用して偽輪郭を低減してもよい。このようなフレーム構成に合わせてフレーム転送周期であるフレーム期間Ｔｆをｑ個のサブフレーム期間Ｔｓｆに分割し、各サブフレームＳＦに１つのサブフレーム期間Ｔｓｆを割り当てる。さらに、サブフレーム期間Ｔｓｆを、初期化のためのリセット期間ＴＲ、アドレッシングのためのアドレス期間ＴＡ、およびサステインのための表示期間ＴＳに分ける。リセット期間ＴＲおよびアドレス期間ＴＡの長さが重みに係わらず一定であるのに対し、表示期間ＴＳの長さは重みが大きいほど長い。したがって、サブフレーム期間Ｔｓｆの長さも、それに該当するサブフレームＳＦの重みが大きいほど長い。駆動シーケンスはサブフレームごとに繰り返され、ｑ個のサブフレームＳＦにおいてリセット期間ＴＲ・アドレス期間ＴＡ・表示期間ＴＳの順序は共通である。
【００２２】
図５は駆動シーケンスの概要を示す電圧波形図である。図において表示電極Ｘ，Ｙの参照符号の添字（１，ｎ）は対応する行の配列順位を示し、アドレス電極Ａの参照符号の添字（１，ｍ）は対応する列の配列順位を示す。なお、図示の波形は一例であり、振幅・極性・タイミングを種々変更することができる。
【００２３】
各サブフレームＳＦのリセット期間ＴＲにおいては、全ての表示電極Ｘに対して負極性のパルスＰｒｘ１と正極性のパルスＰｒｘ２とを順に印加し、全ての表示電極Ｙに対して正極性のパルスＰｒｙ１と負極性のパルスＰｒｙ２とを順に印加する。パルスＰｒｘ１，Ｐｒｘ２，Ｐｒｙ１，Ｐｒｙ２は微小放電が生じる変化率で振幅が漸増するランプ波形パルスである。最初に印加されるパルスＰｒｘ１，Ｐｒｙ１は、前サブフレームにおける点灯／非点灯に係わらず全てのセルに同一極性の適当な壁電圧を生じさせるために印加される。適度の壁電荷が存在するセルにパルスＰｒｘ２，Ｐｒｙ２を印加することにより、パルスＰｒｘ２，Ｐｒｙ２の値に応じて壁電圧を放電開始電圧とパルス振幅との差に相当する値に調整することができる。本例における初期化は、全てのセルについてそれぞれの壁電荷（つまり壁電圧）を設定値にするものである。なお、表示電極Ｘ，Ｙの片方のみパルスを印加して初期化を行うことができるが、図示のように表示電極Ｘ，Ｙの双方に互いに反対極性のパルスを印加することによりドライバ回路素子の低耐圧化を図ることができる。セルに加わる駆動電圧は、表示電極Ｘ，Ｙに印加されるパルスの振幅を加算した合成電圧である。
【００２４】
アドレス期間ＴＡにおいては、点灯すべきセルのみに点灯維持に必要な壁電荷を形成する。全ての表示電極Ｘおよび全ての表示電極Ｙを所定電位にバイアスした状態で、行選択期間（１行分のスキャン時間）ごとに選択行に対応した１つの表示電極Ｙに負極性のスキャンパルスＰｙを印加する。この行選択と同時にアドレス放電を生じさせるべき選択セルに対応したアドレス電極ＡのみにアドレスパルスＰａを印加する。つまり、選択行のｍ列分のサブフレームデータＤｓｆに基づいてアドレス電極Ａの電位を２値制御する。選択セルでは表示電極Ｙとアドレス電極Ａとの間の放電が生じ、それがトリガとなって表示電極間の面放電が生じる。これら一連の放電がアドレス放電である。
【００２５】
表示期間ＴＳにおいては、最初に全ての表示電極Ｙに対して振幅Ｖｓの正極性のサステインパルスＰｓを印加する。以後、印加対象として表示電極Ｘと表示電極Ｙとを交互に入れ替えて、サステインパルスＰｓを印加する。これにより、ＸＹ電極間には極性が交互に入れ替わるサステインパルス列が加わる。サステインパルスの印加によって、所定の壁電荷が残存するセルで面放電が生じる。サステインパルスの印加回数は上述したとおりサブフレームの重みに対応する。
【００２６】
以上の駆動シーケンスのうち、本発明に深く係わるのは表示期間ＴＳにおけるサステインパルスＰｓの印加である。そして、重要なことは、サステインパルスＰｓの振幅（維持電圧）Ｖｓが固定ではなく、上述の点灯率に応じて変更されることである。以下では、表示電極Ｘに対するサステインパルスの印加手段であるサステイン回路８３（図３参照）の構成および動作を説明する。表示電極Ｙに対するサステインパルスの印加手段であるサステイン回路８７の構成および動作はサステイン回路８３と同様であるので、その説明は省略する。
【００２７】
図６は本発明に係るサステイン回路の構成図である。サステイン回路８３は、振幅Ｖｓの矩形波パルスを出力する機能をもつパルス発生回路８３１、電極間の静電容量の充放電をＬＣ共振によって高速に行う電力回収回路８３２、およびサステインパルスＰｓの振幅を変更するための電圧変更回路８３３から構成される。パルス発生回路８３１は一対のスイッチング素子を有したプッシュプル構成のスイッチング回路であり、表示電極Ｘを電圧変更回路８３３の出力端子またはＧＮＤに接続する。電圧変更回路８３３の出力端子とＧＮＤとの間の電位差が維持電圧Ｖｓである。電圧変更回路８３３に対して、コントローラ７１は点灯率に応じた電圧を出力するよう指示を与える。
【００２８】
図７は表示期間における駆動電圧の切換えの概念図である。例示では点灯率が、１〜３０％、３１〜７０％、および７１〜１００％の３つの範囲に区分され、区分ごとに異なる維持電圧ＶｓＬ　，　ＶｓＭ　，　ＶｓＨ　が決められている。維持電圧ＶｓＬ　，　ＶｓＭ　，　ＶｓＨ　にはＶｓＬ　＜　ＶｓＭ　＜ＶｓＨ　の関係がある。これら維持電圧ＶｓＬ　，　ＶｓＭ　，　ＶｓＨ　の総称が上述の維持電圧Ｖｓである。維持電圧ＶｓＬ　，　ＶｓＭ　，　ＶｓＨ　は、電圧ドロップを見込んで、ドロップしたときの駆動電圧が点灯を維持するのに必要な最低の電圧Ｖｓｍｉｎ　よりも低くならないように決められている。駆動電圧が電圧Ｖｓｍｉｎ　よりも高ければ表示に支障はない。
【００２９】
点灯率が７１〜１００％のサブフレームにおけるサステインでは維持電圧ＶｓＨ　が設定され、点灯率が３１〜７０％のサブフレームにおけるサステインでは維持電圧ＶｓＭ　が設定され、点灯率が１〜３０％のサブフレームにおけるサステインでは維持電圧ＶｓＬ　が設定される。そして、点灯率が０％のときには、維持電圧Ｖｓが零とされる。維持電圧Ｖｓが低いほど、蛍光体および誘電体が受ける放電衝撃が弱くかつ放電電流が少ないので、セルの劣化防止および発効効率の向上に有利である。また、維持電圧Ｖｓを零として実質的に電圧印加を停止することにより、電極間の静電容量の充放電に伴う無駄な電力消費を無くすことができる。
【００３０】
以上の実施形態において、表示放電に伴う維持電圧のドロップを検出し、許容下限より下がらないように維持電圧を調整する機能を組み入れることができる。
【００３１】
上述の実施形態においては、単一極性のサステインパルスＰｓを表示電極Ｘ，Ｙに交互に印加する例を挙げたが、振幅がＶｓ／２の正負のパルスを表示電極Ｘ，Ｙに同時に印加して表示電極間に維持電圧Ｖｓを印加する駆動形態を採用してもよい。表示電極Ｘ，Ｙの配列については、マトリクス表示の行ごとに一対ずつ配列する形態に限らず、行数ｎに１を加えた本数の表示電極を２行に３本の割合で等間隔に配列する形態であってもよい。配列形態に係わらず本発明を適用することができる。
【００３２】
【発明の効果】
請求項１ないし請求項４の発明によれば、セルを劣化させる放電衝撃を低減して表示面の長寿命化を図るとともに、消費電力を低減することができる。
【図面の簡単な説明】
【図１】本発明に係る表示装置の構成図である。
【図２】表示電極を駆動するＸドライバおよびＹドライバの概略構成図である。
【図３】ＰＤＰのセル構造の一例を示す図である。
【図４】フレーム分割の概念図である。
【図５】駆動シーケンスの概要を示す電圧波形図である。
【図６】本発明に係るサステイン回路の構成図である。
【図７】表示期間における駆動電圧の切換えの概念図である。
【符号の説明】
Ｄｓｆ　サブフレームデータ（表示データ）
Ｖｓ，ＶｓＬ　，　ＶｓＭ　，　ＶｓＨ　　維持電圧
１　ＰＤＰ（プラズマディスプレイパネル）
７０　ドライブユニット（駆動装置）
７４　状態検出回路（点灯率検出回路）
７１　コントローラ
【図１】
2004093888.tif 000003
【図２】
2004093888.tif 000004
【図３】
2004093888.tif 000005
【図４】
2004093888.tif 000006
【図５】
2004093888.tif 000007
【図６】
2004093888.tif 000008
【図７】
2004093888.tif 000009