(57)【要約】【課題】パターン被覆率の異なる領域で同時にエッチバックを行った際に生じるエッチング量の差を抑制する。【解決手段】磁気記憶装置は、メモリセル部と、このメモリセル部近傍に位置する周辺回路部と、メモリセル部に配置され、記憶素子として機能する複数の第１の磁気抵抗効果素子１４ａと、周辺回路部の少なくとも一部に配置され、ダミーである複数の第２の磁気抵抗効果素子１４ｂとを具備し、第２の磁気抵抗効果素子１４ｂの占有する面積の合計は、周辺回路部の５％乃至８０％である。【選択図】　　図２
2004006713.tif 000002
【特許請求の範囲】
【請求項１】
メモリセル部と、
前記メモリセル部近傍に位置する周辺回路部と、
前記メモリセル部に配置され、記憶素子として機能する複数の第１の磁気抵抗効果素子と、
前記周辺回路部の少なくとも一部に配置され、ダミーである複数の第２の磁気抵抗効果素子と
を具備し、
前記第２の磁気抵抗効果素子の占有する面積の合計は、前記周辺回路部の５％乃至８０％であることを特徴とする磁気記憶装置。
【請求項２】
メモリセル部と、
前記メモリセル部近傍に位置する周辺回路部と、
前記メモリセル部に配置され、記憶素子として機能する複数の第１の磁気抵抗効果素子と、
前記周辺回路部の全体に配置され、ダミーである複数の第２の磁気抵抗効果素子と
を具備し、
前記周辺回路部から任意に選択された所定領域において、前記第２の磁気抵抗効果素子の占有する面積の合計は、前記所定領域の５％乃至８０％であることを特徴とする磁気記憶装置。
【請求項３】
メモリセル部と、
前記メモリセル部近傍に位置する周辺回路部と、
前記メモリセル部と前記周辺回路部とを備えたメモリチップと、
前記メモリセル部に配置され、記憶素子として機能する複数の第１の磁気抵抗効果素子と、
前記メモリチップの全体に配置され、ダミーである複数の第２の磁気抵抗効果素子と
を具備し、
前記メモリチップから任意に選択された所定領域において、前記第１及び第２の磁気抵抗効果素子の占有する面積の合計は、前記所定領域の５％乃至８０％であることを特徴とする磁気記憶装置。
【請求項４】
前記第２の磁気抵抗効果素子の占有面積は、前記第１の磁気抵抗効果素子の占有面積と等しいことを特徴とする請求項１乃至３のいずれか１項に記載の磁気記憶装置。
【請求項５】
前記所定領域の大きさは、１セルの１０倍であることを特徴とする請求項１乃至３のいずれか１項に記載の磁気記憶装置。
【請求項６】
前記所定領域の大きさは、１辺が０．１ｍｍの正方形であることを特徴とする請求項１乃至３のいずれか１項に記載の磁気記憶装置。
【請求項７】
前記所定領域の形状は、等方的な形状であることを特徴とする請求項１乃至３のいずれか１項に記載の磁気記憶装置。
【請求項８】
前記第２の磁気抵抗効果素子の少なくとも一端は、電気的に絶縁されているか、又は、金属層の一端にのみ接続されており、
前記金属層の他端は他の金属層と電気的に絶縁されている
ことを特徴とする請求項１乃至３のいずれか１項に記載の磁気記憶装置。
【請求項９】
前記メモリセル部は、
第１の金属層と、
前記第１の金属層と離間して配置された第２の金属層と、
前記第１及び第２の金属層との交点付近に配置され、前記第１及び第２の金属層に接続された前記第１の磁気抵抗効果素子と
を有し、
前記周辺回路部は、
前記第１又は第２の金属層と同一面上に配置された第４の金属層と、
前記第１の磁気抵抗効果素子と同一面上に配置され、前記第４の金属層に接続された前記第２の磁気抵抗効果素子と
を有する
ことを特徴とする請求項１乃至３のいずれか１項に記載の磁気記憶装置。
【請求項１０】
前記メモリセル部は、
第１の金属層と、
前記第１の金属層と離間して配置された第２の金属層と、
前記第１及び第２の金属層との交点付近に配置され、前記第１の金属層に一端が接続された前記第１の磁気抵抗効果素子と、
前記第１の磁気抵抗効果素子の他端に一端が接続された第３の金属層と、
前記第３の金属層の他端に接続された第１のコンタクト層と
を有し、
前記周辺回路部は、
前記第１の金属層と同一面上に配置された第４の金属層と、
前記第４の金属層と離間して、前記第２の金属層と同一面上に配置された第５の金属層と、
前記第１の磁気抵抗効果素子と同一面上に配置され、前記第４の金属層に一端が直接接続され又は絶縁層を介して接する前記第２の磁気抵抗効果素子と、
前記第２の磁気抵抗効果素子の他端に一端が接続され、他の金属層とは他端が絶縁された第６の金属層と、
前記第４の金属層に接続された第２のコンタクト層と
を有する
ことを特徴とする請求項１乃至３のいずれか１項に記載の磁気記憶装置。
【請求項１１】
前記第３の金属層と前記第６の金属層とは同一面上に配置されていることを特徴とする請求項１０に記載の磁気記憶装置。
【請求項１２】
前記第６の金属層の平面形状は、前記第２の磁気抵抗効果素子の平面形状とほぼ同じであることを特徴とする請求項１０に記載の磁気記憶装置。
【請求項１３】
前記第２の磁気抵抗効果素子は、前記第４及び第５の金属層の交点以外の領域に配置されていることを特徴とする請求項１０に記載の磁気記憶装置。
【請求項１４】
前記メモリセル部は、前記第１の磁気抵抗効果素子と前記第１の金属層との間に配置された第１のキャップ層をさらに具備し、
前記周辺回路部は、前記第２の磁気抵抗効果素子と前記第４の金属層との間に配置された第２のキャップ層をさらに具備する
ことを特徴とする請求項１０に記載の磁気記憶装置。
【請求項１５】
前記第１のキャップ層の平面形状は前記第１の磁気抵抗効果素子の平面形状とほぼ同じであり、前記第２のキャップ層の平面形状は前記第２の磁気抵抗効果素子の平面形状とほぼ同じであることを特徴とする請求項１４に記載の磁気記憶装置。
【請求項１６】
メモリセル部と周辺回路部とを有する磁気記憶装置の製造方法であって、
前記メモリセル部及び前記周辺回路部に第１の金属材料層を形成する工程と、
前記メモリセル部及び前記周辺回路部の前記第１の金属材料層上に磁気抵抗効果膜を形成する工程と、
前記メモリセル部及び前記周辺回路部の前記磁気抵抗効果膜上にキャップ膜を形成する工程と、
前記メモリセル部の前記キャップ膜を第１の形状にパターニングして第１のキャップ層を形成すると同時に、前記周辺回路部の前記キャップ膜を第２の形状にパターニングして第２のキャップ層を形成する工程と、
前記第１のキャップ層を用いて、前記メモリセル部の前記磁気抵抗効果膜を前記第１の形状にパターニングして記憶素子として機能する第１の磁気抵抗効果素子を形成するとともに、前記第２のキャップ層を用いて、前記周辺回路部の前記磁気抵抗効果膜を前記第２の形状にパターニングしてダミーの第２の磁気抵抗効果素子を形成する工程と、
前記メモリセル部の前記第１の金属材料層を第３の形状にパターニングして第１の金属層を形成するとともに、前記周辺回路部の前記第１の金属材料層を第４の形状にパターニングして第２の金属層を形成する工程と、
前記メモリセル部及び前記周辺回路部の前記第１及び第２のキャップ層、前記第１及び第２の金属層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜を平坦化する工程と、
前記第１のキャップ層の表面が露出するまで前記第１の絶縁膜を除去する工程と
を具備することを特徴とする磁気記憶装置の製造方法。
【請求項１７】
前記メモリセル部では、前記第３の形状のレジストをマスクとして前記第１の金属材料層を除去し、前記第周辺回路部では、前記レジストを用いずに前記第１の金属材料層を除去することを特徴とする請求項１６に記載の磁気記憶装置の製造方法。
【請求項１８】
前記第４の形状は前記第２の形状とほぼ同じであることを特徴とする請求項１６に記載の磁気記憶装置の製造方法。
【請求項１９】
前記周辺回路部にのみ、前記第２のキャップ層の露出した表面及び前記第１の絶縁膜上に第２の絶縁膜を形成する工程をさらに具備することを特徴とする請求項１６に記載の磁気記憶装置の製造方法。
【請求項２０】
前記第１及び第２のキャップ層は、導電膜からなり、コンタクトとして使用することを特徴とする請求項１６に記載の磁気記憶装置の製造方法。
【請求項２１】
前記第１及び第２のキャップ層の表面が露出するまで前記第１の絶縁膜を除去することで、前記第１及び第２のキャップ層からなるコンタクトが自己整合的に形成されることを特徴とする請求項１６に記載の磁気記憶装置の製造方法。
【請求項２２】
前記メモリセル部の前記キャップ膜上に前記第１の形状の第１のハードマスクを形成する工程と、
前記周辺回路部の前記キャップ膜上に前記第２の形状の第２のハードマスクを形成する工程と、
前記第１及び第２のハードマスクを用いて前記キャップ膜をパターニングする工程と、
前記第１及び第２のハードマスクを除去する工程と
をさらに具備することを特徴とする請求項１６に記載の磁気記憶装置の製造方法。
【請求項２３】
前記第１及び第２のハードマスクは絶縁性の膜であることを特徴とする請求項２２に記載の磁気記憶装置の製造方法。
【請求項２４】
前記第１の絶縁膜の平坦化は、ＣＭＰを用いて行うことを特徴とする請求項１６に記載の磁気記憶装置の製造方法。
【請求項２５】
前記第１の絶縁膜の平坦化は、平坦化膜又はこれに類似する薬液を塗布し平坦面を形成する工程とＲＩＥでエッチバックする工程との組み合わせで行うことを特徴とする請求項１６に記載の磁気記憶装置の製造方法。
【請求項２６】
前記第２の磁気抵抗効果素子は前記周辺回路部の少なくとも一部に形成され、前記第２の磁気抵抗効果素子の占有する面積の合計は、前記周辺回路部の５％乃至８０％であることを特徴とする請求項１６に記載の磁気記憶装置の製造方法。
【請求項２７】
前記第２の磁気抵抗効果素子は前記周辺回路部の全体に形成され、前記周辺回路部から任意に選択された所定領域において、前記第２の磁気抵抗効果素子の占有する面積の合計は、前記所定領域の５％乃至８０％であることを特徴とする請求項１６に記載の磁気記憶装置の製造方法。
【請求項２８】
前記第２の磁気抵抗効果素子はメモリチップの全体に形成され、前記メモリチップから任意に選択された所定領域において、前記第１及び第２の磁気抵抗効果素子の占有する面積の合計は、前記所定領域の５％乃至８０％であることを特徴とする請求項１６に記載の磁気記憶装置の製造方法。
【請求項２９】
前記第２の磁気抵抗効果素子の占有面積は、前記第１の磁気抵抗効果素子の占有面積と等しいことを特徴とする請求項２６乃至２８のいずれか１項に記載の磁気記憶装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、強磁性体を用いた情報再生技術に係わり、特に磁気抵抗効果素子を利用した磁気記憶装置及びその製造方法に関する。
【０００２】
【従来の技術】
磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ：以下ＭＲＡＭと略記）とは、情報の記録媒体として強磁性体の磁化方向を利用した、記録情報を随時、書き換え、保持、読み出すことができる固体メモリの総称である。
【０００３】
ＭＲＡＭのメモリセルは、通常複数の強磁性体を積層した構造を有する。情報の記録は、メモリセルを構成する複数の強磁性体の磁化の相対配置を平行又は反平行にし、この平行又は反平行の状態を２進の情報“１”、“０”にそれぞれ対応させて行う。記録情報の書き込みは、クロスストライプ状に配置された書き込み線に電流を流し、この電流によって生じる電流磁界により、各セルの強磁性体の磁化方向を反転させることによって行われる。記録保持時の消費電力は原理的にゼロであり、また電源を切っても記録保持が行われる不揮発性メモリである。一方、記録情報の読み出しは、セルを構成する強磁性体の磁化方向とセンス電流との相対角又は複数の強磁性層間の磁化の相対角によってメモリセルの電気抵抗が変化する現象、いわゆる磁気抵抗効果を利用して行う。
【０００４】
ＭＲＡＭの機能と従来の誘電体を用いた半導体メモリの機能とを比較すると、
（１）完全な不揮発性であり、また１０１５回以上の書き換えが可能であること、（２）非破壊読み出しが可能であり、リフレッシュ動作を必要としないため読み出しサイクルを短くすることが可能であること、（３）電荷蓄積型のメモリセルに比べ、放射線に対する耐性が強いこと、等の多くの利点を有している。ＭＲＡＭの単位面積あたりの集積度、書き込み及び読み出し時間は、おおむねＤＲＡＭと同程度となりうることが予想される。従って、不揮発性という大きな特色を生かし、携帯機器用の外部記録装置、ＬＳＩ混載用途、さらにはパーソナルコンピューターの主記憶メモリへの応用が期待されている。
【０００５】
現在、実用化の検討が進められているＭＲＡＭでは、メモリセルにトンネル磁気抵抗効果（Ｔｕｎｎｅｌ　Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ：以下ＴＭＲ効果と略記）を示す素子を用いている（例えば非特許文献１を参照）。このＴＭＲ効果を示す素子（以下ＭＴＪ（Ｍａｇｎｅｔｉｃ　Ｔｕｎｎｅｌ　Ｊｕｎｃｔｉｏｎ）素子と略記）は、主として強磁性層／絶縁層／強磁性層からなる３層膜で構成され、絶縁層をトンネルして電流が流れる。トンネル抵抗値は、両強磁性金属層の磁化の相対角の余弦に比例して変化し、両磁化が反平行の場合に極大値をとる。例えばＮｉＦｅ／Ｃｏ／Ａｌ２Ｏ３／Ｃｏ／ＮｉＦｅからなるトンネル接合では、５０Ｏｅ以下の低磁界において２５％を越える磁気抵抗変化率が見いだされている（例えば非特許文献２を参照）。ＭＴＪ素子の構造としては、磁界感度の改善を目的として、一方の強磁性体に隣接して反強磁性体を配置し、磁化方向を固着させた、いわゆるスピンバルブ構造のもの（例えば非特許文献３を参照）、また磁気抵抗変化率のバイアス依存性を改善するために、２重のトンネルバリアを設けたもの（例えば非特許文献４を参照）が、知られている。
【０００６】
ＭＴＪ素子をＭＲＡＭに応用する場合、ＭＴＪ素子の両端の電極をデータ線、選択トランジスタ等の外部回路に接続する必要がある。特に、ＭＴＪ素子は縦型構造のため、ＭＴＪ素子の上部電極を外部配線に接続する際には、絶縁膜による素子分離が必須となる。この絶縁膜には、配線接続のためのコンタクト孔が形成される。このコンタクト孔の形成法としては、（１）レジストマスクを用いて反応性化学エッチング等により絶縁膜をエッチングする方法、（２）素子加工に用いたレジストを残したまま絶縁膜を成膜し、その後溶剤等でレジストを剥離する方法（自己整合プロセス）、の２つが主に用いられている。
【０００７】
しかしながら、（１）の方法では、上記工程でのマスク合わせ余裕が素子の最小加工寸法を規定し、微細化に難がある等の欠点を有している。また、（２）の方法では、微細化が進展し、フォトレジストの厚みと素子寸法とが同程度になるとレジストの剥離が困難になる等の欠点を有している。尚、（２）の方式を改善した製造方法として、素子加工後に全面に絶縁膜を堆積し、その後素子表面までエッチバックを行い、コンタクトを自己整合的に開口する方式が特許文献１に開示されている。
【０００８】
【非特許文献１】
Ｒｏｙ　Ｓｃｈｅｕｅｒｌｅｉｎ，　ｅｔ　ａｌ．，Ａ　１０ｎｓ　Ｒｅａｄ　ａｎｄ　Ｗｒｉｔｅ　Ｎｏｎ−Ｖｏｌａｔｉｌｅ　Ｍｅｍｏｒｙ　Ａｒｒａｙ　Ｕｓｉｎｇ　ａ　Ｍａｇｎｅｔｉｃ　Ｔｕｎｎｅｌ　Ｊｕｎｃｔｉｏｎ　ａｎｄ　ＦＥＴ　Ｓｗｉｔｃｈ　ｉｎ　ｅａｃｈ　Ｃｅｌｌ，「２０００　ＩＳＳＣＣ　Ｄｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎｉｃａｌ　Ｐａｐｅｒｓ」，（米国），２０００年２月，ｐ．１２８−１２９
【０００９】
【非特許文献２】
Ｍ　Ｓａｔｏ，　ｅｔ　ａｌ．，Ｓｐｉｎ−Ｖａｌｖｅ−Ｌｉｋｅ　Ｐｒｏｐｅｒｔｉｅｓ　ａｎｄ　Ａｎｎｅａｌｉｎｇ　Ｅｆｆｅｃｔ　ｉｎ　Ｆｅｒｒｏｍａｇｎｅｔｉｃ　Ｔｕｎｎｅｌ　Ｊｕｎｃｔｉｏｎｓ，「ＩＥＥＥ　Ｔｒａｎｓ．Ｍａｇ．」，（米国），１９９７年，第３３巻，第５号，ｐ．３５５３−３５５５
【００１０】
【非特許文献３】
Ｍ　Ｓａｔｏ，　ｅｔ　ａｌ．，Ｓｐｉｎ−Ｖａｌｖｅ−Ｌｉｋｅ　Ｐｒｏｐｅｒｔｉｅｓ　ｏｆ　Ｆｅｒｒｏｍａｇｎｅｔｉｃ　Ｔｕｎｎｅｌ　Ｊｕｎｃｔｉｏｎｓ，「Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．」，１９９７年，第３６巻，Ｐａｒｔ　２，ｐ．２００−２０１
【００１１】
【非特許文献４】
Ｋ　Ｉｎｏｍａｔａ，　ｅｔ　ａｌ．，Ｓｐｉｎ−ｄｅｐｅｎｄｅｎｔ　ｔｕｎｎｅｌｉｎｇ　ｂｅｔｗｅｅｎ　ａ　ｓｏｆｔ　ｆｅｒｒｏｍａｇｎｅｔｉｃ　ｌａｙｅｒ　ａｎｄ　ｈａｒｄ　ｍａｇｎｅｔｉｃ　ｎａｎｏ　ｐａｒｔｉｃｌｅｓ，「Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．」，１９９７年，第３６巻，Ｐａｒｔ　２，ｐ．１３８０−１３８３
【００１２】
【特許文献１】
米国特許第５，８４１，６９２号明細書
【００１３】
【発明が解決しようとする課題】
次に、ＭＴＪ素子をＭＲＡＭに応用した場合の具体例を、図面を参照して説明する。
【００１４】
図２７（ａ）は、従来技術による磁気記憶装置の平面図を示す。図２７（ｂ）は、図２７（ａ）のＸＸＶＩＩＢ−ＸＸＶＩＩＢ線に沿った磁気記憶装置の断面図を示す。図２８（ａ）、２８（ｂ）は、従来技術による磁気記憶装置のメモリセル部（以下、セル部と称す）と磁気記憶装置の周辺回路部（以下、コア部と称す）とを備えた磁気記憶装置の断面図を示す。セル部では、図２８（ａ）に示すように、下部金属層１３ａ上に磁気抵抗効果素子１４ａが配置され、この磁気抵抗効果素子１４ａは下部金属層１３ａ及びコンタクト１２を介して選択トランジスタ３ａに接続されている。一方、コア部には、図２８（ｂ）に示すように、磁気抵抗効果素子と下部金属層は形成されていない。
【００１５】
図２９（ａ）、２９（ｂ）乃至図３８（ａ）、３８（ｂ）は、図２８（ａ）、２８（ｂ）に示す磁気記憶装置のセル部及びコア部の製造方法を示したものである。ここで、各図（ａ）は磁気記憶装置のセル部を示し、各図（ｂ）は磁気記憶装置のコア部を示す。以下に、従来技術による記憶装置の製造方法について説明する。尚、ここでは、第１の絶縁膜１１内に下部コンタクト１２が形成された後の工程から説明する。
【００１６】
まず、図２９（ａ）、２９（ｂ）に示すように、セル部及びコア部に共通して、第１の絶縁膜１１上に下部金属層１３が形成され、この下部金属層１３上に磁気抵抗効果膜１４が形成される。そして、この磁気抵抗効果膜１４上に２層の第１及び第２のハードマスク１５、１６が積層される。ここで、第１のハードマスク１５は例えば導電膜からなり、第２のハードマスク１６は例えば非導電膜からなる。
【００１７】
次に、図３０（ａ）、３０（ｂ）に示すように、セル部及びコア部に共通して、第２のハードマスク１６が選択的にエッチングされる。これにより、セル部では磁気抵抗効果素子の形状が転写された第２のハードマスク１６が残存するが、コア部では第２のハードマスク１６は全て除去される。
【００１８】
続いて、図３１（ａ）、３１（ｂ）に示すように、セル部及びコア部に共通して、第１のハードマスク１５がエッチングされる。これにより、セル部では、第２のハードマスク１６を用いてエッチングするため、磁気抵抗効果素子の形状が転写された第１のハードマスク１５が残存するが、コア部では、第１のハードマスク１５は全て除去される。
【００１９】
その後、図３２（ａ）、３２（ｂ）に示すように、セル部の第２のハードマスク１６が剥離される。
【００２０】
次に、図３３（ａ）、３３（ｂ）に示すように、セル部及びコア部に共通して、磁気抵抗効果膜１４がエッチングされる。これにより、セル部では、第１のハードマスク１５を用いてエッチングするため、磁気抵抗効果膜１４からなる磁気抵抗効果素子１４ａが形成され、コア部では、磁気抵抗効果膜１４が全て除去される。
【００２１】
次に、図３４（ａ）、３４（ｂ）に示すように、セル部及びコア部に共通して、フォトレジスト１８が塗布され、パターニングされる。これにより、セル部では下部金属層１３の形状にパターニングされたフォトレジスト１８が残存するが、コア部ではフォトレジスト１８は全て除去される。
【００２２】
次に、図３５（ａ）、３５（ｂ）に示すように、セル部及びコア部に共通して、下部金属層１３がエッチングされる。これにより、セル部では、フォトレジスト１８を用いてエッチングするため、パターニングされた下部金属層１３が残存するが、コア部では、下部金属層１３は全て除去される。その後、セル部のフォトレジスト１８が剥離される。
【００２３】
次に、図３６（ａ）、３６（ｂ）に示すように、セル部及びコア部に共通して、全面に第２の絶縁膜２１が形成される。
【００２４】
次に、図３７（ａ）、３７（ｂ）に示すように、第１のハードマスク１５に達するまで、例えば、化学機械研磨法（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈ；以下ＣＭＰと略記）を用いて、セル部及びコア部の第２の絶縁膜２１がエッチバックされる。これにより、セル部では、第１のハードマスク１５からなるコンタクト１５ａの表面が露出され、自己整合的にコンタクト開口がなされる。
【００２５】
しかしながら、上記従来のプロセスでは、第２の絶縁膜２１の形成後にエッチバックを行った際に、次のような問題が生じる。
【００２６】
図３６（ａ）、３６（ｂ）からも明らかなように、セル部には下部金属層１３、磁気抵抗効果素子１４ａ、第１のハードマスク１５が存在するが、コア部にはこれらのパターンが存在しない。従って、セル部とコア部における凹凸のパターン密度（以下平坦度と称す）が異なるこのため、第２の絶縁膜２１をエッチバックする際にセル部とコア部で研磨速度に差が生じてしまう。
【００２７】
このように、ＣＭＰの研磨速度が平坦度によって変わるため、コア部の第２の絶縁膜２１は、セル部の第２の絶縁膜２１に比べて、薄く残存したり（図３７（ｂ）参照）、厚く残存したりする場合がある（図３８（ｂ）参照）。
【００２８】
特に、図３７（ａ）、３７（ｂ）に示すように、セル部に比べてコア部において絶縁膜２１が薄くなると、下部配線（図示せず）が露出する場合があり、配線の短絡等の問題を引き起こすこととなる。
【００２９】
また、従来のプロセスでは、エッチバックに対しての適当な終点検出法が存在しない。ＣＭＰの場合、第２の絶縁膜２１の研磨に用いられるスラリー及び研磨条件では研磨速度が遅いので、磁気抵抗効果素子１４ａ上の金属からなる第１のハードマスク１５をもとに、応力検知等、公知の終点検知手段で終点を検知することは可能である。しかし、第１のハードマスク１５はセル部にしかないため、全体に占めるその面積が小さく、それゆえ終点検出の感度が悪くなる。これにより、ハードマスク１５の表面が露出したセル部では研磨速度が変化するため、セル部とコア部とでは研磨量に大きな差が出ることが予想される。
【００３０】
ここでは、ＣＭＰを用いてコンタクト１５ａを露出する方法について述べたが、例えば、平坦化膜を用いて全体を平坦化した後、全面エッチバックする方法においても、もともとの平坦度に依存したコンタクト露出の不均一や終点検出の困難さが伴い、ＣＭＰの場合と同様な問題が起こる。
【００３１】
本発明は上記課題を解決するためになされたものであり、その目的とするところは、パターン被覆率の異なる領域で同時にエッチバックを行った際に生じるエッチング量の差を抑制することが可能な磁気記憶装置及びその製造方法を提供することにある。
【００３２】
【課題を解決するための手段】
本発明は、前記目的を達成するために以下に示す手段を用いている。
【００３３】
本発明の第１の視点による磁気記憶装置は、メモリセル部と、前記メモリセル部近傍に位置する周辺回路部と、前記メモリセル部に配置され、記憶素子として機能する複数の第１の磁気抵抗効果素子と、前記周辺回路部の少なくとも一部に配置され、ダミーである複数の第２の磁気抵抗効果素子とを具備し、前記第２の磁気抵抗効果素子の占有する面積の合計は、前記周辺回路部の５％乃至８０％である。
【００３４】
本発明の第２の視点による磁気記憶装置は、メモリセル部と、前記メモリセル部近傍に位置する周辺回路部と、前記メモリセル部に配置され、記憶素子として機能する複数の第１の磁気抵抗効果素子と、前記周辺回路部の全体に配置され、ダミーである複数の第２の磁気抵抗効果素子とを具備し、前記周辺回路部から任意に選択された所定領域において、前記第２の磁気抵抗効果素子の占有する面積の合計は、前記所定領域の５％乃至８０％である。
【００３５】
本発明の第３の視点による磁気記憶装置は、メモリセル部と、前記メモリセル部近傍に位置する周辺回路部と、前記メモリセル部と前記周辺回路部とを備えたメモリチップと、前記メモリセル部に配置され、記憶素子として機能する複数の第１の磁気抵抗効果素子と、前記メモリチップの全体に配置され、ダミーである複数の第２の磁気抵抗効果素子とを具備し、前記メモリチップから任意に選択された所定領域において、前記第１及び第２の磁気抵抗効果素子の占有する面積の合計は、前記所定領域の５％乃至８０％である。
【００３６】
本発明の第４の視点による磁気記憶装置の製造方法は、メモリセル部と周辺回路部とを有する磁気記憶装置の製造方法であって、前記メモリセル部及び前記周辺回路部に第１の金属材料層を形成する工程と、前記メモリセル部及び前記周辺回路部の前記第１の金属材料層上に磁気抵抗効果膜を形成する工程と、前記メモリセル部及び前記周辺回路部の前記磁気抵抗効果膜上にキャップ膜を形成する工程と、前記メモリセル部の前記キャップ膜を第１の形状にパターニングして第１のキャップ層を形成するとともに、前記周辺回路部の前記キャップ膜を第２の形状にパターニングして第２のキャップ層を形成する工程と、前記第１のキャップ層を用いて、前記メモリセル部の前記磁気抵抗効果膜を前記第１の形状にパターニングして記憶素子として機能する第１の磁気抵抗効果素子を形成すると同時に、前記第２のキャップ層を用いて、前記周辺回路部の前記磁気抵抗効果膜を前記第２の形状にパターニングしてダミーの第２の磁気抵抗効果素子を形成する工程と、前記メモリセル部の前記第１の金属材料層を第３の形状にパターニングして第１の金属層を形成するとともに、前記周辺回路部の前記第１の金属材料層を第４の形状にパターニングして第２の金属層を形成する工程と、前記メモリセル部及び前記周辺回路部の前記第１及び第２のキャップ層、前記第１及び第２の金属層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜を平坦化する工程と、前記第１のキャップ層の表面が露出するまで前記第１の絶縁膜を除去する工程とを具備する。
【００３７】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００３８】
本発明の各実施形態は、従来構造のパターン被覆率の低い領域に、ダミーの磁気抵抗効果素子を設けるものである。尚、ここで言うパターン被覆率とは、所定の領域に対して、磁気抵抗効果素子を含む面における磁気抵抗効果素子の存在する領域の割合で定義される。また、ダミーの磁気抵抗効果素子とは、データ記憶部としては使用しない素子のことをいう。
【００３９】
本発明の各実施形態では、パターン被覆率の高い領域として磁気記憶装置におけるメモリセル部（以下、セル部と称す）を例にあげ、パターン被覆率の低い領域として磁気記憶装置における周辺回路部（以下、コア部と称す）を例にあげているが、パターン被覆率の低い領域及び高い領域は、セル部及びコア部には限定されない。例えば、製品テストのために必要なテスト回路部などもその被覆率によっては、上記概念により判断される対象となる。尚、ダミーの磁気抵抗効果素子を設ける領域については、第５の実施形態において説明する。
【００４０】
［第１の実施形態］
第１の実施形態は、セル部と同様に、コア部にもダミーの磁気抵抗効果素子及び下部金属層を形成したものである。
【００４１】
図１（ａ）、１（ｂ）は、本発明の第１の実施形態に係る磁気記憶装置の平面図を示す。図２（ａ）は、図１（ａ）のＩＩＡ−ＩＩＡ線に沿った磁気記憶装置の断面図を示す。図２（ｂ）は、図１（ｂ）のＩＩＢ−ＩＩＢ線に沿った磁気記憶装置の断面図を示す。ここで、図１（ａ）及び図２（ａ）は磁気記憶装置におけるセル部を示し、図１（ｂ）及び図２（ｂ）は磁気記憶装置におけるコア部を示す。
【００４２】
図１（ａ）、１（ｂ）及び図２（ａ）、２（ｂ）に示すように、第１の実施形態に係る磁気記憶装置は、セル部と同様に、コア部にもダミーの磁気抵抗効果素子１４ｂ、ダミーの下部金属層１３ｂを形成している。
【００４３】
つまり、セル部では、第１の書き込み線（ワード線）１ａと第２の書き込み線（ビット線）２ａとの交点に記憶素子として使用する磁気抵抗効果素子１４ａが配置され、この磁気抵抗効果素子１４ａが下部金属層１３ａ、コンタクト１２，５ｃ，７ｃ及び配線１ｃ，６ｃを介してＭＯＳトランジスタ３ａに接続されている。
【００４４】
そして、コア部でも、第１の書き込み線１ａと同一面上に第１の配線１ｂが形成され、第２の書き込み線２ａと同一面上に第２の配線２ｂが形成され、磁気抵抗効果素子１４ａと同一面上にダミーの磁気抵抗効果素子１４ｂが形成され、下部金属層１３ａと同一面上にダミーの下部金属層１３ｂが形成されている。そして、第２の配線２ｂは、コンタクト４，５ｄ，７ｄ及び配線１ｄ，６ｄを介して、ＭＯＳトランジスタ３ｂに接続されている。
【００４５】
尚、セル部においては、第１の書き込み線１ａと同一面上に形成された配線１ｃは下部金属層１３ａと電気的に接続されているが、コア部においては、磁気抵抗効果素子１４ｂ及び下部金属層１３ｂをダミーとして形成した場合でも、下部金属層１３ｂと第１の配線１ｂとを接続するコンタクトは形成されず、下部金属層１３ｂと第１の配線１ｂとは電気的に絶縁されているので、大きな問題は生じない。
【００４６】
図３（ａ）、３（ｂ）乃至図１１（ａ）、１１（ｂ）は、本発明の第１の実施形態に係る磁気記憶装置の製造工程の断面図を示す。各図（ａ）は磁気記憶装置におけるセル部を示し、各図（ｂ）は磁気記憶装置におけるコア部を示す。以下に、第１の実施形態に係る磁気記憶装置の製造方法について説明する。尚、ここでは、第１の絶縁膜１１内に第１の書き込み線（図示せず）や下部コンタクト１２が形成された後の工程から説明する。
【００４７】
まず、図３（ａ）、３（ｂ）に示すように、セル部及びコア部に共通して、第１の絶縁膜１１上に下部金属層１３が形成され、この下部金属層１３上に磁気抵抗効果膜１４が形成される。そして、この磁気抵抗効果膜１４上に２層の第１及び第２のハードマスク１５、１６が積層される。ここで、第１のハードマスク１５は例えば導電膜からなり、第２のハードマスク１６は例えば非導電膜からなる。
【００４８】
次に、図４（ａ）、４（ｂ）に示すように、セル部及びコア部に共通して、第２のハードマスク１６が選択的にエッチングされ、磁気抵抗効果素子の形状が第２のハードマスク１６に転写される。
【００４９】
続いて、図５（ａ）、５（ｂ）に示すように、セル部及びコア部に共通して、第２のハードマスク１６を用いて、第１のハードマスク１５がエッチングされ、磁気抵抗効果素子の形状が第１のハードマスク１５に転写される。
【００５０】
その後、図６（ａ）、６（ｂ）に示すように、セル部及びコア部に共通して、第２のハードマスク１６が剥離される。
【００５１】
次に、図７（ａ）、７（ｂ）に示すように、セル部及びコア部に共通して、第１のハードマスク１５を用いて、磁気抵抗効果膜１４がエッチングされる。これにより、セル部においては、磁気抵抗効果膜１４からなる磁気抵抗効果素子１４ａが形成され、コア部においては、磁気抵抗効果膜１４からなるダミーの磁気抵抗効果素子１４ｂが形成される。
【００５２】
次に、図８（ａ）、８（ｂ）に示すように、セル部及びコア部に共通して、フォトレジスト１８が塗布され、下部金属層１３ａ、１３ｂの形状にパターニングされる。
【００５３】
次に、図９（ａ）、９（ｂ）に示すように、セル部及びコア部に共通して、パターニングされたフォトレジスト１８を用いて、下部金属層１３がエッチングされる。これにより、セル部においては、セル毎に分離された下部金属層１３ａが形成され、コア部においては、ダミーの下部金属層１３ｂが形成される。その後、フォトレジスト１８が剥離される。
【００５４】
次に、図１０（ａ）、１０（ｂ）に示すように、セル部及びコア部に共通して、第１の絶縁膜１１、下部金属層１３ａ、１３ｂ及び第１のハードマスク１５上に、第２の絶縁膜２１が形成される。
【００５５】
次に、図１１（ａ）、１１（ｂ）に示すように、セル部及びコア部に共通して、化学機械研磨法（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈ；以下ＣＭＰと略記）を用いて、第１のハードマスク１５に達するまで、第２の絶縁膜２１がエッチバックされる。これにより、第１のハードマスク１５からなるコンタクト１５ａ、１５ｂの表面が露出され、自己整合的にコンタクト開口がなされる。ここで、第１のハードマスク１５からなるコンタクト１５ａ、１５ｂは、磁気抵抗効果素子１４ａ、１４ｂとほぼ同じ形状になっている。その後、第２の絶縁膜２１及びコンタクト１５ａ、１５ｂ上に第２の書き込み線（図示せず）が形成される。
【００５６】
ここでは、ＣＭＰを用いた自己整合コンタクト形成について述べたが、ＲＩＥを用いて第２の絶縁膜２１のエッチバックによる自己整合的コンタクト形成を行う方法もあり、次のように行われる。まず、あらかじめ全面に平坦化膜又はこれに類似する薬剤を塗布して、平坦面を形成しておく。次に、ＲＩＥで平坦化膜及び第２の絶縁膜２１を全面エッチバックしてコンタクト１５ａ、１５ｂを露出させることで自己整合的コンタクト開口が実現できる。平坦化膜又はこれに類似する薬剤としては、例えば、感光性樹脂、非感光性樹脂、有機ガラス（例えばＳＯＧ（Ｓｐｉｎ　Ｏｎ　Ｇｌａｓｓ）膜）等があげられ、熱硬化性を有するものが利用できる。その際、磁気抵抗効果素子１４ａ、１４ｂを被覆する第２の絶縁膜２１と、前記平坦化膜又はこれに類似する薬剤とが、このエッチング工程においてほぼ等しいエッチング速度を有している必要がある。
【００５７】
上記第１の実施形態によれば、セル部と同様、コア部にも磁気抵抗効果素子１４ｂ及び下部金属層１３ｂをダミーとして形成している。これにより、従来技術では、エッチバック時の応力は時間に従って単調に大きくなるため、終点の検知が困難であったのに対し（図１２（ｂ）参照）、第１の実施形態では、エッチバック時の応力はある時間に達すると一定になるため、終点の検知が容易となる（図１２（ａ）参照）。あるいは、ＲＩＥによるエッチバックでの自己整合コンタクト形成においても、コンタクト層１５が露出した際の発光モニターでの検出精度が上がり、終点検出が容易となる。このように、第１の実施形態では、セル部とコア部でパターン被覆率の差を小さくすることができるため、エッチバック時のエッチング量の差を抑制することが可能となる。
【００５８】
［第２の実施形態］
第２の実施形態は、第１の実施形態におけるコア部の下部金属層をパターニングしないことで、コア部の下部金属層が磁気抵抗効果素子と同じパターンになっているものである。
【００５９】
図１３（ａ）、１３（ｂ）は、本発明の第２の実施形態に係る磁気記憶装置の部分的な断面図を示す。図１３（ａ）は磁気記憶装置におけるセル部を示し、図１３（ｂ）は磁気記憶装置におけるコア部を示す。以下、第１の実施形態の構造と異なる点のみ説明する。
【００６０】
図１３（ａ）、１３（ｂ）に示すように、第２の実施形態に係る磁気記憶装置において、第１の実施形態と異なる点は、コア部における下部金属層１３ｂの平面形状が、磁気抵抗効果素子１４ｂや第１のハードマスク１５の平面形状とほぼ同じになっているところである。これは、セル部では、レジストマスクを用いて下部金属層１３をパターニングするが、この際、コア部では、レジストマスクが存在しないが、第１のハードマスク１５がパターニングマスクとして機能し、第１のハードマスク１５及び磁気抵抗効果素子１４ｂで覆われていない下部金属層１３が除去されるためである。
【００６１】
図１４（ａ）、１４（ｂ）乃至図１６（ａ）、１６（ｂ）は、本発明の第２の実施形態に係る磁気記憶装置の製造工程の断面図を示す。以下に、第２の実施形態に係る磁気記憶装置の製造方法について説明する。ここでは、上記第１の実施形態に係る磁気記憶装置の製造方法と同様の工程は説明を省略し、異なる工程のみ説明する。
【００６２】
まず、図３（ａ）、３（ｂ）乃至図７（ａ）、７（ｂ）に示すように、第１の実施形態と同様に、セル部においては、磁気抵抗効果膜１４からなる磁気抵抗効果素子１４ａが形成され、コア部においては、磁気抵抗効果膜１４からなるダミーの磁気抵抗効果素子１４ｂが形成される。
【００６３】
次に、図１４（ａ）、１４（ｂ）に示すように、セル部及びコア部に共通して、フォトレジスト１８が塗布される。そして、セル部にのみフォトレジスト１８が残るようにパターニングされる。この際、フォトレジスト１８は、セル毎に分離された下部金属層１３ａの形状にパターニングされる。
【００６４】
次に、図１５（ａ）、１５（ｂ）に示すように、セル部及びコア部に共通して、下部金属層１３がエッチングされる。この際、セル部では、フォトレジスト１８がマスクとなり、セル毎に分離された下部金属層１３ａが形成される。一方、コア部では、第１のハードマスク１５がマスクとなり、第１のハードマスク１５の形状のダミーの下部金属層１３ｂが形成されるとともに、第１のハードマスク１５の表面が少しエッチングされる。その後、セル部のフォトレジスト１８が剥離される。
【００６５】
次に、図１６（ａ）、１６（ｂ）に示すように、セル部及びコア部に共通して、第１の絶縁膜１１、下部金属層１３ａ、１３ｂ及び第１のハードマスク１５上に、第２の絶縁膜２１が形成される。
【００６６】
次に、図１３（ａ）、１３（ｂ）に示すように、セル部及びコア部に共通して、ＲＩＥやＣＭＰを用いて、第１のハードマスク１５に達するまで、第２の絶縁膜２１がエッチバックされる。これにより、第１のハードマスク１５からなるコンタクト１５ａ、１５ｂの表面が露出され、自己整合的にコンタクト開口がなされる。その後、第２の絶縁膜２１及びコンタクト１５ａ、１５ｂ上に第２の書き込み線（図示せず）が形成される。
【００６７】
尚、図１５（ａ）、１５（ｂ）に示す下部金属層１３をパターニングする工程において、コア部では、フォトレジスト１８が残存していないため、下部金属層１３がエッチングされるとともに、第１のハードマスク１５の表面の一部が除去される。このため、セル部とコア部における第１のハードマスク１５は異なった膜厚となり、図１３（ａ）、１３（ｂ）に示す工程において、セル部とコア部におけるエッチバック研磨量に差が生じるとも考えられるが、ここでは、第１のハードマスク１５の厚さは下部金属層１３に対して数倍以上厚いので、第２の実施形態のような製造方法を用いても、結果的にセル部とコア部のエッチバック研磨量の差が、要求されるスペック内になるように設定されている。特に、図３７（ｂ）のように、第２の絶縁膜２１がコア部において薄くなる問題は、第２の実施形態のようなパターンでも十分に軽減できる。あるいは、第１のハードマスク層１５のエッチング後に、その第１のハードマスク層１５上の第２のハードマスク１６を除去せずに残存させ、下部金属層１３のエッチング後に第２のハードマスク１６を除去すれば、セル部とコア部のハードマスク１５の厚さを同じに保つことができ、エッチバック研磨量の差をほとんどなくすことができる。
【００６８】
上記第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【００６９】
［第３の実施形態］
第３の実施形態は、第１の実施形態のコア部において、ダミーの磁気抵抗効果素子と上層配線との間に絶縁層を形成したものである。
【００７０】
図１７（ａ）、１７（ｂ）は、本発明の第３の実施形態に係る磁気記憶装置の断面図を示す。図１７（ａ）は磁気記憶装置におけるセル部を示し、図１７（ｂ）は磁気記憶装置におけるコア部を示す。以下、第１の実施形態の構造と異なる点のみ説明する。
【００７１】
図１７（ａ）、１７（ｂ）に示すように、第３の実施形態に係る磁気記憶装置において、第１の実施形態と異なる点は、コア部において、第２の配線２ｂとダミーの磁気抵抗効果素子１４ｂとの間に第３の絶縁膜３０を形成し、第２の配線２ｂとダミーの磁気抵抗効果素子１４ｂとを電気的に絶縁しているところである。勿論、セル部では、第２の書き込み線２ａと磁気抵抗効果素子１４ａ間に第３の絶縁膜３０は形成されない。
【００７２】
尚、第３の絶縁膜３０は、図１１（ｂ）に示す第２の絶縁膜２１のエッチバック工程後に形成する。このため、コア部にのみ第３の絶縁膜３０を形成することでセル部とコア部のパターンが異なっても、第２の絶縁膜２１のエッチバック時にセル部とコア部のエッチング量に何ら影響は与えない。あるいは、絶縁膜２１のエッチバック工程において、コンタクト層１５を露出させない程度の平坦化のみを行い、次にセル部のみを露出させたレジストマスクにより残りの絶縁膜２１をエッチングすることにより、セル部のみコンタクト層１５を露出させることで、同様な構造を形成することができる。
【００７３】
上記第３の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【００７４】
さらに、第３の実施形態では、コア部のみのダミーの磁気抵抗効果素子１４ｂ上に絶縁膜３０を設けている。このため、第１及び第２の配線１ｂ、２ｂ間の容量を軽減できる。
【００７５】
尚、第１及び第２の配線１ｂ、２ｂ間の容量を軽減する方法は、上記方法に限定されない。例えば、図１８（ａ）、（ｂ）及び図１９（ａ）、（ｂ）に示すように、コア部におけるダミーの磁気抵抗効果素子１４ｂ及び下部金属層１３ｂを、隣接する第２の配線２ｂ間に位置するように、第２の配線２ｂの下方（第１及び第２の配線１ｂ、２ｂの交点領域）からずらしてもよい。
【００７６】
［第４の実施形態］
上記第１乃至第３の実施形態では、１トランジスタ＋１磁気抵抗効果素子型のセル構造を例にあげていた。そこで、第４の実施形態では、単純クロスポイント型のセル構造を例にあげる。
【００７７】
図２０（ａ）、２０（ｂ）、図２２（ａ）、２２（ｂ）は、本発明の第４の実施形態に係る磁気記憶装置の平面図を示す。図２１（ａ）、２１（ｂ）、図２３（ａ）、２３（ｂ）は、本発明の第４の実施形態に係る磁気記憶装置の断面図を示す。ここで、図２０（ａ）、図２１（ａ）、図２２（ａ）、図２３（ａ）は磁気記憶装置におけるセル部を示し、図２０（ｂ）、図２１（ｂ）、図２２（ｂ）、図２３（ｂ）は磁気記憶装置におけるコア部を示す。
【００７８】
図２０（ａ）、図２１（ａ）、図２２（ａ）、図２３（ａ）に示すように、第４の実施形態に係る磁気記憶装置のセル部は、第１の書き込み線（ワード線）１ａと第２の書き込み線（ビット線）２ａとの交点に、第１及び第２の書き込み線１ａ、２ａに接続して、記憶素子として使用する磁気抵抗効果素子１４ａが配置されている。尚、図２（ａ）のように、磁気抵抗効果素子１４ａに接続されたＭＯＳトランジスタは存在しない。
【００７９】
一方、第４の実施形態に係る磁気記憶装置のコア部では、ダミーの磁気抵抗効果素子１４ｂは、第１の書き込み線１ａと同一面上に形成された第１の配線１ｂと、第２の書き込み線２ａと同一面上に形成された第２の配線２ｂとの交点には形成されない。つまり、第１及び第２の配線１ｂ、２ｂのいずれか一方の配線が存在する領域に、ダミーの磁気抵抗効果素子１４ｂが形成される。
【００８０】
例えば、図２０（ｂ）、図２１（ｂ）に示すように、ダミーの磁気抵抗効果素子１４ｂは、第２の配線２ｂ下に、第２の配線２ｂと接して配置される。また、図２２（ｂ）、図２３（ｂ）に示すように、ダミーの磁気抵抗効果素子１４ｂは、第１の配線１ｂ上に、第１の配線１ｂと接して配置される。
【００８１】
上記第４の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【００８２】
［第５の実施形態］
上記各実施形態では、ダミーの磁気抵抗効果素子１４ｂをコア部に設ける場合を例にあげていたが、ダミーの磁気抵抗効果素子１４ｂを設ける領域はこれに限定されない。
【００８３】
そこで、第５の実施形態では、ダミーの磁気抵抗効果素子１４ｂを設ける領域について説明する。
【００８４】
図２４は、本発明の第５の実施形態に係る磁気記憶装置のチップの平面図を示す。図２４に示すように、チップ４０には、大きく分けると、セル部４１と、コア部４２と、空白部４３とが存在する。
【００８５】
ここで、セル部４１とは、“１”，“０”データが書き込まれる磁気抵抗効果素子が存在するメモリセル領域を示す。コア部４２とは、セル部の周辺に位置して、セル部に電気的に接続する周辺回路が存在する領域を示し、コア部４２には、例えばドライバ、シンカー、デコーダ、センスアンプ、入出力部等が存在する。空白部４３とは、セル部４１やコア部４２として使用されていない未使用の領域を示し、空白部４３は、例えばチップ４０のコーナー部分などに存在する。
【００８６】
上記第１乃至第４の実施形態で説明してきたダミーの磁気抵抗効果素子１４ｂは、セル部４１、コア部４２、空白部４３のいずれの領域に配置されてもよい。この際、記憶素子である磁気抵抗効果素子１４ａとダミーの磁気抵抗効果素子１４ｂを合わせた磁気抵抗効果素子１４ａ、１４ｂは、チップ４０のどの領域を抽出しても同じような密度となるように、チップの全体に配置されていることが望ましい。尚、ダミーの磁気抵抗効果素子１４ｂは、コア部４２の少なくとも一部に配置されていてもよい。
【００８７】
また、ダミーとして設けた磁気抵抗効果素子（以下、ダミーＭＲ素子と称す）１４ｂのパターン被覆率は、セル部に設けた記憶素子となる磁気抵抗効果素子（以下、セルＭＲ素子と称す）１４ａのパターン被覆率と等しくても異なっていてもよく、次のような２通りの例がある。
【００８８】
第１の例としては、ダミーＭＲ素子１４ｂのパターン被覆率を、セルＭＲ素子１４ａのパターン被覆率とほぼ等しくする。この場合、ダミーＭＲ素子１４ｂのパターン被覆率は、セルＭＲ素子１４ａのパターン被覆率に対して、５０％乃至２００％にすることが望ましい。
【００８９】
第２の例としては、ダミーＭＲ素子１４ｂのパターン被覆率を、セルＭＲ素子１４ａのパターン被覆率よりも大きくし、例えば２倍乃至１０倍にする。
【００９０】
［第６の実施形態］
上記各実施形態では、チップ上にダミーの磁気抵抗効果素子１４ｂを設けている。このため、上記各実施形態におけるチップ全体に対する磁気抵抗効果素子１４ａ、１４ｂのパターン被覆率は、同じセル構造で比較した場合、ダミーの磁気抵抗効果素子が存在しない従来のものと異なっている。
【００９１】
そこで、この点に着目し、第６の実施形態では、より効果を高めるためには、記憶素子として機能する磁気抵抗効果素子１４ａとダミーの磁気抵抗効果素子１４ｂとを合わせた磁気抵抗効果素子１４ａ、１４ｂの占有面積を、チップ全体に対してどの程度にするのが望ましいかについて説明する。
【００９２】
尚、以下の説明において、磁気抵抗効果素子１４ａ、１４ｂのチップ全体に対するパターン被覆率を求めた場合、「チップ全体」とは、（１）図２４に示すセル部＋コア部＋空白部の３つの領域からなることを意味する場合と、（２）図２４に示すセル部＋コア部の２つの領域からなることを意味する場合との、両方を含むこととする。
【００９３】
まず、第１乃至第３の実施形態のような１トランジスタ＋１磁気抵抗効果素子の構造の場合と、第４の実施形態のような単純クロスポイント構造の場合とを例にあげて、１セルあたりの磁気抵抗効果素子１４ａの占有面積から、１チップあたりの磁気抵抗効果素子１４ａ、１４ｂの占有面積の割合を検討する。尚、以下で記述する「Ｆ」は、最小加工寸法を示している。
【００９４】
図２５に示すように、１トランジスタ＋１磁気抵抗効果素子の構造において、第１の書き込み線１ａの幅を「Ｆ」、第２の書き込み線２ａの幅を「２Ｆ」、磁気抵抗効果素子１４ａとコンタクト１２との間隔を「Ｆ」、隣接セルとの間隔を「Ｆ」と規定した場合を考える。
【００９５】
この場合、１セルの面積Ｓ１は、以下の式（１）で表され、磁気抵抗効果素子１４ａの面積Ｓ２は、以下の式（２）で表される。
【００９６】
Ｓ１＝（２Ｆ＋Ｆ）×（Ｆ＋Ｆ＋Ｆ＋Ｆ）＝１２Ｆ２…（１）
Ｓ２＝２Ｆ×Ｆ＝２Ｆ２…（２）
従って、式（１），（２）により、１セルあたりの磁気抵抗効果素子１４ａの占有面積Ｓ３は、式（３）のようになる。
【００９７】
Ｓ３＝Ｓ２／Ｓ１＝２Ｆ２／１２Ｆ２＝１／６≒０．１６…（３）
以上のことから、１セルあたりの磁気抵抗効果素子１４ａのパターン被覆率は、例えば１６％にするとよい。
【００９８】
そこで、このパターン被覆率を基に、チップ全体の磁気抵抗効果素子１４ａ、１４ｂのパターン被覆率を考えた場合、１トランジスタ＋１磁気抵抗効果素子の構造では、磁気抵抗効果素子１４ａ、１４ｂのチップ全体に対するパターン被覆率を例えば１６％程度にするとよい。
【００９９】
図２６に示すように、単純クロスポイントの構造において、第１の書き込み線１ａの幅を「Ｆ」、第２の書き込み線２ａの幅を「１．５Ｆ」、隣接セルとの間隔を「Ｆ」と規定した場合を考える。
【０１００】
この場合、１セルの面積Ｓ４は、以下の式（４）で表され、磁気抵抗効果素子１４ａの面積Ｓ５は、以下の式（５）で表される。
【０１０１】
Ｓ４＝（１．５Ｆ＋Ｆ）×（Ｆ＋Ｆ）＝５Ｆ２…（４）
Ｓ５＝１．５Ｆ×Ｆ＝１．５Ｆ２…（５）
従って、式（４），（５）により、１セルあたりの磁気抵抗効果素子１４ａの占有面積Ｓ６は、式（６）のようになる。
【０１０２】
Ｓ６＝Ｓ５／Ｓ４＝１．５Ｆ２／５Ｆ２＝０．３…（６）
以上のことから、１セルあたりの磁気抵抗効果素子１４ａのパターン被覆率は、例えば３０％にするとよい。
【０１０３】
そこで、このパターン被覆率を基に、チップ全体の磁気抵抗効果素子１４ａ、１４ｂのパターン被覆率を考えた場合、単純クロスポイントの構造では、磁気抵抗効果素子１４ａ、１４ｂのチップ全体に対するパターン被覆率を例えば３０％程度にするとよい。
【０１０４】
上述する方法で、種々のセル構造において、１セルあたりの磁気抵抗効果素子１４ａのパターン被覆率を基に、チップ全体の磁気抵抗効果素子１４ａ、１４ｂのパターン被覆率を考えた結果、チップ全体に対する磁気抵抗効果素子１４ａ、１４ｂのパターン被覆率は、例えば、５％乃至８０％程度がよく、５％乃至４０％がより望ましく、さらには、終点検出の感度を考慮すると１０％乃至４０％であることがより望ましい。
【０１０５】
ここで、５％は、（Ｆ×Ｆ）／（５Ｆ×４Ｆ）から導き出され、８０％は、（９Ｆ×９Ｆ）／（１０Ｆ×１０Ｆ）から導き出され、４０％は、（４Ｆ×Ｆ）／（５Ｆ×２Ｆ）から導き出されたものである。これらの数値は、セル部で取りうる可能性がある磁気抵抗効果素子１４ａの占有率から設定されている。
【０１０６】
尚、上記のように、磁気抵抗効果素子１４ａ、１４ｂのチップ全体に対するパターン被覆率（チップにおける単位面積あたりの磁気抵抗効果素子の占有面積の割合）は、例えば５％乃至８０％程度が望ましい。換言すると、チップから任意に選んだ少なくとも１セル程度の面積より大きな所定領域において、ダミーとダミーでない磁気抵抗効果素子１４ａ、１４ｂの占有面積の合計が、前記所定領域の５％乃至８０％であることが望ましい。ここで、所定領域の大きさは、１セルの１０倍程度が望ましく、例えば０．１ｍｍ四方（１辺が０．１ｍｍの正方形）程度がさらに望ましい。また、所定領域の形状は、円や、正方形，正六角形のような正多角形など、等方的な形状であることが望ましい。
【０１０７】
この場合、記憶素子としての磁気抵抗効果素子１４ａとダミーの磁気抵抗効果素子１４ｂとの寸法や面積などは、同じである方が望ましいが、異なっていてもよい。例えば、磁気抵抗効果素子１４ａ、１４ｂの一つの面積がどちらも小さい場合（例えば１０μｍ２以下の場合）であれば、磁気抵抗効果素子１４ａの一つの面積とダミーの磁気抵抗効果素子１４ｂの一つの面積とは１０倍程度異なっていてもよい。
【０１０８】
尚、上記各実施形態において、磁気抵抗効果素子とは、例えば、ＧＭＲ（Ｇｉａｎｔ　Ｍａｇｎｅｔｏ−ｒｅｓｉｓｔａｎｃｅ）素子、ＭＴＪ（Ｍａｇｎｅｔｉｃ　Ｔｕｎｎｅｌ　Ｊｕｎｃｔｉｏｎ）素子などである。
【０１０９】
また、上記各実施形態において、ＭＯＳトランジスタの代わりにトランジスタを設けてもよい。
【０１１０】
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【０１１１】
【発明の効果】
以上説明したように本発明によれば、パターン被覆率の異なる領域で同時にエッチバックを行った際に生じるエッチング量の差を抑制することが可能な磁気記憶装置及びその製造方法を提供できる。
【図面の簡単な説明】
【図１】図１（ａ）は本発明の第１の実施形態に係わる磁気記憶装置のセル部を示す平面図、図１（ｂ）は本発明の第１の実施形態に係わる磁気記憶装置のコア部を示す平面図。
【図２】図２（ａ）は図１（ａ）のＩＩＡ−ＩＩＡ線に沿った磁気記憶装置の断面図、図２（ｂ）は図１（ｂ）のＩＩＢ−ＩＩＢ線に沿った磁気記憶装置の断面図。
【図３】図３（ａ）は本発明の第１の実施形態に係わる磁気記憶装置のセル部の製造工程を示す断面図、図３（ｂ）は本発明の第１の実施形態に係わる磁気記憶装置のコア部の製造工程を示す断面図。
【図４】図３（ａ）、（ｂ）に続く、図４（ａ）は本発明の第１の実施形態に係わる磁気記憶装置のセル部の製造工程を示す断面図、図４（ｂ）は本発明の第１の実施形態に係わる磁気記憶装置のコア部の製造工程を示す断面図。
【図５】図４（ａ）、（ｂ）に続く、図５（ａ）は本発明の第１の実施形態に係わる磁気記憶装置のセル部の製造工程を示す断面図、図５（ｂ）は本発明の第１の実施形態に係わる磁気記憶装置のコア部の製造工程を示す断面図。
【図６】図５（ａ）、（ｂ）に続く、図６（ａ）は本発明の第１の実施形態に係わる磁気記憶装置のセル部の製造工程を示す断面図、図６（ｂ）は本発明の第１の実施形態に係わる磁気記憶装置のコア部の製造工程を示す断面図。
【図７】図６（ａ）、（ｂ）に続く、図７（ａ）は本発明の第１の実施形態に係わる磁気記憶装置のセル部の製造工程を示す断面図、図７（ｂ）は本発明の第１の実施形態に係わる磁気記憶装置のコア部の製造工程を示す断面図。
【図８】図７（ａ）、（ｂ）に続く、図８（ａ）は本発明の第１の実施形態に係わる磁気記憶装置のセル部の製造工程を示す断面図、図８（ｂ）は本発明の第１の実施形態に係わる磁気記憶装置のコア部の製造工程を示す断面図。
【図９】図８（ａ）、（ｂ）に続く、図９（ａ）は本発明の第１の実施形態に係わる磁気記憶装置のセル部の製造工程を示す断面図、図９（ｂ）は本発明の第１の実施形態に係わる磁気記憶装置のコア部の製造工程を示す断面図。
【図１０】図９（ａ）、（ｂ）に続く、図１０（ａ）は本発明の第１の実施形態に係わる磁気記憶装置のセル部の製造工程を示す断面図、図１０（ｂ）は本発明の第１の実施形態に係わる磁気記憶装置のコア部の製造工程を示す断面図。
【図１１】図１０（ａ）、（ｂ）に続く、図１１（ａ）は本発明の第１の実施形態に係わる磁気記憶装置のセル部の製造工程を示す断面図、図１１（ｂ）は本発明の第１の実施形態に係わる磁気記憶装置のコア部の製造工程を示す断面図。
【図１２】図１２（ａ）は本発明の第１の実施形態に係わるエッチバック時の応力変化を示す図、図１２（ｂ）は従来技術によるエッチバック時の応力変化を示す図。
【図１３】図１３（ａ）は本発明の第２の実施形態に係わる磁気記憶装置のセル部を示す断面図、図１３（ｂ）は本発明の第２の実施形態に係わる磁気記憶装置のコア部を示す断面図。
【図１４】図１４（ａ）は本発明の第２の実施形態に係わる磁気記憶装置のセル部の製造工程を示す断面図、図１４（ｂ）は本発明の第２の実施形態に係わる磁気記憶装置のコア部の製造工程を示す断面図。
【図１５】図１４（ａ）、（ｂ）に続く、図１５（ａ）は本発明の第２の実施形態に係わる磁気記憶装置のセル部の製造工程を示す断面図、図１５（ｂ）は本発明の第２の実施形態に係わる磁気記憶装置のコア部の製造工程を示す断面図。
【図１６】図１５（ａ）、（ｂ）に続く、図１６（ａ）は本発明の第２の実施形態に係わる磁気記憶装置のセル部の製造工程を示す断面図、図１６（ｂ）は本発明の第２の実施形態に係わる磁気記憶装置のコア部の製造工程を示す断面図。
【図１７】図１７（ａ）は本発明の第３の実施形態に係わる磁気記憶装置のセル部を示す断面図、図１７（ｂ）は本発明の第３の実施形態に係わる磁気記憶装置のコア部を示す断面図。
【図１８】図１８（ａ）は本発明の第３の実施形態に係わる他の磁気記憶装置のセル部を示す平面図、図１８（ｂ）は本発明の第３の実施形態に係わる他の磁気記憶装置のコア部を示す平面図。
【図１９】図１９（ａ）は図１８（ａ）のＸＩＸＡ−ＸＩＸＡ線に沿った磁気記憶装置の断面図、図１９（ｂ）は図１８（ｂ）のＸＩＸＢ−ＸＩＸＢ線に沿った磁気記憶装置の断面図。
【図２０】図２０（ａ）は本発明の第４の実施形態に係わる磁気記憶装置のセル部を示す平面図、図２０（ｂ）は本発明の第４の実施形態に係わる磁気記憶装置のコア部を示す平面図。
【図２１】図２１（ａ）は図２０（ａ）のＸＸＩＡ−ＸＸＩＡ線に沿った磁気記憶装置の断面図、図２１（ｂ）は図２０（ｂ）のＸＸＩＢ−ＸＸＩＢ線に沿った磁気記憶装置の断面図。
【図２２】図２２（ａ）は本発明の第４の実施形態に係わる他の磁気記憶装置のセル部を示す平面図、図２２（ｂ）は本発明の第４の実施形態に係わる他の磁気記憶装置のコア部を示す平面図。
【図２３】図２３（ａ）は図２２（ａ）のＸＸＩＩＩＡ−ＸＸＩＩＩＡ線に沿った他の磁気記憶装置の断面図、図２３（ｂ）は図２２（ｂ）のＸＸＩＩＩＢ−ＸＸＩＩＩＢ線に沿った他の磁気記憶装置の断面図。
【図２４】本発明の第５の実施形態に係わるチップを示す平面図。
【図２５】本発明の第５の実施形態に係わる１トランジスタ＋１磁気抵抗効果素子型のセル部の平面図。
【図２６】本発明の第５の実施形態に係わる単純クロスポイント型のセル部の平面図。
【図２７】図２７（ａ）は従来技術による磁気記憶装置を示す平面図、図２７（ｂ）は図２７（ａ）のＸＸＶＩＩＢ−ＸＸＶＩＩＢ線に沿った磁気記憶装置の断面図。
【図２８】図２８（ａ）は従来技術による磁気記憶装置のセル部を示す断面図、図２８（ｂ）は従来技術による磁気記憶装置のコア部を示す断面図。
【図２９】図２９（ａ）は従来技術による磁気記憶装置のセル部の製造工程を示す断面図、図２９（ｂ）は従来技術による磁気記憶装置のコア部の製造工程を示す断面図。
【図３０】図２９（ａ）、（ｂ）に続く、図３０（ａ）は従来技術による磁気記憶装置のセル部の製造工程を示す断面図、図３０（ｂ）は従来技術による磁気記憶装置のコア部の製造工程を示す断面図。
【図３１】図３０（ａ）、（ｂ）に続く、図３１（ａ）は従来技術による磁気記憶装置のセル部の製造工程を示す断面図、図３１（ｂ）は従来技術による磁気記憶装置のコア部の製造工程を示す断面図。
【図３２】図３１（ａ）、（ｂ）に続く、図３２（ａ）は従来技術による磁気記憶装置のセル部の製造工程を示す断面図、図３２（ｂ）は従来技術による磁気記憶装置のコア部の製造工程を示す断面図。
【図３３】図３２（ａ）、（ｂ）に続く、図３３（ａ）は従来技術による磁気記憶装置のセル部の製造工程を示す断面図、図３３（ｂ）は従来技術による磁気記憶装置のコア部の製造工程を示す断面図。
【図３４】図３３（ａ）、（ｂ）に続く、図３４（ａ）は従来技術による磁気記憶装置のセル部の製造工程を示す断面図、図３４（ｂ）は従来技術による磁気記憶装置のコア部の製造工程を示す断面図。
【図３５】図３４（ａ）、（ｂ）に続く、図３５（ａ）は従来技術による磁気記憶装置のセル部の製造工程を示す断面図、図３５（ｂ）は従来技術による磁気記憶装置のコア部の製造工程を示す断面図。
【図３６】図３５（ａ）、（ｂ）に続く、図３６（ａ）は従来技術による磁気記憶装置のセル部の製造工程を示す断面図、図３６（ｂ）は従来技術による磁気記憶装置のコア部の製造工程を示す断面図。
【図３７】図３６（ａ）、（ｂ）に続く、図３７（ａ）は従来技術による磁気記憶装置のセル部の製造工程を示す断面図、図３７（ｂ）は従来技術による磁気記憶装置のコア部の製造工程を示す断面図。
【図３８】図３６（ａ）、（ｂ）に続く、図３８（ａ）は従来技術による磁気記憶装置のセル部の他の製造工程を示す断面図、図３８（ｂ）は従来技術による磁気記憶装置のコア部の他の製造工程を示す断面図。
【符号の説明】
１ａ…第１の書き込み線、１ｂ…第１の配線、２ａ…第２の書き込み線、２ｂ…第２の配線、３ａ，３ｂ…ＭＯＳトランジスタ、４，５ｂ，５ｃ，５ｄ，７ｂ，７ｃ，７ｄ…コンタクト、１ｃ，１ｄ，６ｂ，６ｃ，６ｄ…配線、１１…第１の絶縁膜、１２…第１のコンタクト、１３…下部金属層、１３ａ…下部金属層、１３ｂ…ダミーの下部金属層、１４…磁気抵抗効果膜、１４ａ…磁気抵抗効果素子、１４ｂ…ダミーの磁気抵抗効果素子、１５…第１のハードマスク、１５ａ、１５ｂ…第２のコンタクト、１６…第２のハードマスク、１８…フォトレジスト、２１…第２の絶縁膜、３０…第３の絶縁膜、４０…チップ、４１…セル部、４２…コア部、４３…空白部。
【図１】
2004006713.tif 000003
【図２】
2004006713.tif 000004
【図３】
2004006713.tif 000005
【図４】
2004006713.tif 000006
【図５】
2004006713.tif 000007
【図６】
2004006713.tif 000008
【図７】
2004006713.tif 000009
【図８】
2004006713.tif 000010
【図９】
2004006713.tif 000011
【図１０】
2004006713.tif 000012
【図１１】
2004006713.tif 000013
【図１２】
2004006713.tif 000014
【図１３】
2004006713.tif 000015
【図１４】
2004006713.tif 000016
【図１５】
2004006713.tif 000017
【図１６】
2004006713.tif 000018
【図１７】
2004006713.tif 000019
【図１８】
2004006713.tif 000020
【図１９】
2004006713.tif 000021
【図２０】
2004006713.tif 000022
【図２１】
2004006713.tif 000023
【図２２】
2004006713.tif 000024
【図２３】
2004006713.tif 000025
【図２４】
2004006713.tif 000026
【図２５】
2004006713.tif 000027
【図２６】
2004006713.tif 000028
【図２７】
2004006713.tif 000029
【図２８】
2004006713.tif 000030
【図２９】
2004006713.tif 000031
【図３０】
2004006713.tif 000032
【図３１】
2004006713.tif 000033
【図３２】
2004006713.tif 000034
【図３３】
2004006713.tif 000035
【図３４】
2004006713.tif 000036
【図３５】
2004006713.tif 000037
【図３６】
2004006713.tif 000038
【図３７】
2004006713.tif 000039
【図３８】
2004006713.tif 000040
【手続補正書】
【提出日】平成15年4月21日(2003.4.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項５
【補正方法】変更
【補正の内容】
【請求項５】
前記所定領域の大きさは、１セルの１０倍であることを特徴とする請求項２又は３に記載の磁気記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項６
【補正方法】変更
【補正の内容】
【請求項６】
前記所定領域の大きさは、１辺が０．１ｍｍの正方形であることを特徴とする請求項２又は３に記載の磁気記憶装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項７
【補正方法】変更
【補正の内容】
【請求項７】
前記所定領域の形状は、等方的な形状であることを特徴とする請求項２又は３に記載の磁気記憶装置。