(57)【要約】【課題】ダイレクトコンバージョン受信機において、ベースバンド処理部で発生する直流オフセットをキャンセルする。【解決手段】ミキサ１０１出力以降のベースバンド部の各Ｉ，Ｑ信号線に可変増幅器１０５と低域通過フィルタ１０６を設けて負帰還構成とする。可変増幅器１０４の利得Ｇと負帰還部の可変増幅器１０５の利得Ｂとの積Ｇ・Ｂが一定値なるように可変増幅器１０５を調整して直流オフセットをキャンセルする。【効果】間欠受信時間が無い連続受信を行う方式にも直流オフセットキャンセルを適用できるとともに、従来、可変増幅器の段間で多数必要だった外付け容量を負帰還回路部の低域通過フィルタ用の容量だけに低減できる。【選択図】図１
2004201187.tif 000002
【特許請求の範囲】
【請求項１】
受信信号周波数をベースバンド周波数へ変換するミキサと、
前記ミキサ後段に第１の増幅器および第１のフィルタを備えるベースバンド周波数の信号処理部を備えたダイレクトコンバージョン受信機であって、
前記ベースバンド周波数の信号処理部に、低域通過の第２のフィルタを有する帰還率が可変な負帰還回路を設けることを特徴とするダイレクトコンバージョン受信機。
【請求項２】
請求項１に記載のダイレクトコンバージョン受信機において、
前記負帰還回路は、第２の増幅器と、該第２の増幅器の出力部に配置された前記第２のフィルタとから構成されることを特徴とするダイレクトコンバージョン受信機。
【請求項３】
請求項２記載のダイレクトコンバージョン受信機において、
前記第２の増幅器は可変増幅器であることを特徴とするダイレクトコンバージョン受信機。
【請求項４】
請求項２記載のダイレクトコンバージョン受信機において、
前記第２のフィルタはカットオフ周波数が可変の低域通過フィルタであることを特徴とするダイレクトコンバージョン受信機。
【請求項５】
請求項１〜４のいずれかに記載のダイレクトコンバージョン受信機において、
前記第１の増幅器の出力にアナログ信号をデジタル信号に変換するアナログ−デジタル変換器（ＡＤＣ）と、
前記ＡＤＣの出力信号から直流オフセット電圧を検出し、該直流オフセット電圧を打ち消す電圧を演算するデジタル演算回路と、
該デジタル演算回路の演算結果をデジタル信号からアナログ信号に変換して前記第１の増幅器へ供給するデジタル−アナログ変換器（ＤＡＣ）とからなる直流オフセットキャンセル回路を更に設けることを特徴とするダイレクトコンバージョン受信機。
【請求項６】
請求項５に記載のダイレクトコンバージョン受信機において、
電源入力時に前記直流オフセットキャンセル回路による直流オフセットキャンセルを行い、その後は前記負帰還回路による直流オフセットキャンセルを行うことを特徴とするダイレクトコンバージョン受信機。
【請求項７】
請求項１に記載のダイレクトコンバージョン受信機において、
前記第１の増幅器を多段構成とし、初段の増幅器に固定利得増幅器を用い、該固定利得増幅器に請求項６に記載の直流オフセットキャンセル回路を備えることを特徴とするダイレクトコンバージョン受信機。
【請求項８】
請求項１〜６のいずれかに記載のダイレクトコンバージョン受信機において、前記第１の増幅器が多段の可変増幅器と最終段の固定利得増幅器とから構成され、
前記負帰還回路は初段の前記可変増幅器の出力に帰還することを特徴とするダイレクトコンバージョン受信機。
【請求項９】
請求項１〜８に記載のダイレクトコンバージョン受信機において、
前記第１の増幅器として、差動対トランジスタの共通電極部に設けた複数の異なる抵抗を切替えることで利得が切り替わる回路構成の可変増幅器を用いることを特徴とするダイレクトコンバージョン受信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はダイレクトコンバージョン受信機に係り、特にベースバンド信号処理部で発生する信号帯域内の直流オフセットを低減したダイレクトコンバージョン受信機に関する。
【０００２】
【従来の技術】
ダイレクトコンバージョン受信機における直流オフセットのキャンセル方法としては、図４に示すように、容量４０１を用いたハイパスフィルタによる方法が知られている。この場合、ハイパスフィルタにより信号の帯域がカットされ、信号の劣化を生じるため、ハイパスフィルタのカットオフ周波数をなるべく小さくする必要がある。
【０００３】
また、受信機内の増幅部が多段の可変増幅器１０４で構成される場合は、直流オフセットが増幅され、飽和を生じる可能性があるため、可変増幅器の各段間に容量を用いることが多い（例えば、非特許文献１参照）。
【０００４】
他の例としては、図５に示すように、アナログベースバンド信号処理部の各可変増幅器に逐次直流オフセットキャンセルを用いた例がある（例えば、特許文献１参照）。これは、各可変増幅器の出力にアナログ−デジタル変換器（ＡＤＣ）を設けて、発生している直流オフセット電圧をコントロール部ＣＴＬで検出し、検出した直流オフセット電圧を打ち消す電圧を、デジタル−アナログ変換器（ＤＡＣ）により可変増幅器部１０４に与える構成である。この場合、ＴＤＭＡ（Time Division Multiple Access）やＴＤＤ（Time Division Duplex）方式に用いるには直流オフセットキャンセル動作を、間欠時間内に行う必要がある。
【特許文献１】
特開２００１−２１１０９８号公報
【非特許文献１】
ハラルド・プレトル他(Harald Pretl et.al.)、「サーキット・アンド・システム・コンシダレーションズ・フォー・ＵＭＴＳ・ゼロ−ＩＦ・レシーバーズ・イン・ＳｉＧｅ ＢｉＣＭＯＳ(Circuit and System Considerations for UMTSZero-IF Recivers in SiGe BiCMOS)」、ＭＷＥ２００１マイクロウェーブ・ワークショップ・ダイジェスト、ＷＳ１１−４、第２６４頁〜第２６８頁(MWE2001Microwave Workshop Digest WS11-4 P264-268)
【０００５】
【発明が解決しようとする課題】
図４に示した容量を用いて直流オフセットをキャンセルする従来技術では、カットオフ周波数を低くするために、容量４０１の値を大きくしなければならず、集積チップ内に容量を実装することができなくなる。
【０００６】
また、可変増幅器の各段間に容量を用いる場合には、外付けの容量が多く必要になり、外付け部品が増加するばかりでなく、集積チップにおけるピン数の増加も問題となる。
【０００７】
図５に示した構成の直流オフセットをキャンセルする従来技術では、直流オフセットをキャンセルするのに時間（数マイクロ秒）を必要とする。このため、ＣＤＭＡ（Code Division Multiple Access）方式などの受信開始後に連続受信を行う方式に用いることが困難である。さらに、直流オフセットキャンセル後に時間が経過すると、温度などの周囲の環境変化により直流オフセットが変動する可能性もある。
【０００８】
そこで、本発明の目的は、使用する外付けの容量数を低減でき、間欠受信時間が無い連続受信方式にも適用可能な直流オフセットキャンセルを備えたダイレクトコンバージョン受信機を提供することにある。
【０００９】
【課題を解決するための手段】
本発明に係るダイレクトコンバージョン受信機の代表的な構成を簡単に説明すれば、次の通りである。すなわち、受信信号周波数をベースバンド周波数へ変換するミキサと、このミキサ後段に第１の増幅器および第１のフィルタを有するベースバンド周波数の信号処理部を備えたダイレクトコンバージョン受信機であって、前記ベースバンド周波数の信号処理部に、低域通過フィルタを有する帰還率が可変な負帰還回路を設けることを特徴とするものである。この構成により直流オフセットをキャンセルできると共に、図４の従来例で示した可変増幅器の段間で多数必要であった外付け容量を、負帰還回路部の低域通過フィルタ用の容量だけに低減できる。また、連続受信方式にも対応できる。
【００１０】
また、前記低域通過フィルタの代わりにカットオフ周波数が可変な低域通過フィルタを用いても良い。
【００１１】
また、前記第１の増幅器が多段構成の場合は、前記負帰還回路は初段の増幅器の出力に帰還をかけるように構成すれば好適である。
【００１２】
さらに、前記増幅器の出力にアナログをデジタルに変換するＡＤＣと、該ＡＤＣ出力信号から直流オフセット電圧を検出し、該直流オフセット電圧を打ち消す電圧を演算するデジタル演算回路と、該デジタル演算回路の演算結果をデジタルからアナログに変換して前記第１の増幅器へ供給するＤＡＣとからなる直流オフセットキャンセル回路を更に設けてもよい。
【００１３】
この場合、電源入力時は前記直流オフセットキャンセル回路による直流オフセットキャンセルを行い、その後は前記負帰還回路による直流オフセットキャンセルを行うようにすれば好適である。
【００１４】
【発明の実施の形態】
以下、本発明に係るダイレクトコンバージョン無線受信機の好適な実施の形態例について、添付図面を参照しながら以下詳細に説明する。なお、以下の説明において、同じ構成要素には同じ参照符号を付して説明する。
＜実施の形態１＞
図１は、第１の実施の形態例を示す図である。同図はダイレクトコンバージョン受信機におけるアンテナＡＮＴ入力からベースバンド周波数の信号処理部までのブロック回路であり、ベースバンド周波数のアナログ信号処理部で発生する直流オフセットをキャンセルする回路を設けた構成図である。
【００１５】
図１において、１０１は受信した信号を増幅する低雑音増幅器（ＬＮＡ）である。ここでの信号の周波数は、受信信号周波数と同じである。低雑音増幅器１０１の出力信号は、受信信号を直交復調するミキサ１０２，１０２にそれぞれ入力される。ミキサ１０２，１０２には、さらに局部発振器１０９からそれぞれ９０度位相の異なる正弦波を入力することにより直交復調を行ってＩ，Ｑ信号を生成すると共に、Ｉ，Ｑ信号の周波数を受信周波数からベースバンド周波数へ周波数変換する。
【００１６】
ミキサ１０２から後段では、信号はベースバンド周波数で処理される。信号の帯域外の雑音を抑圧するための低域通過フィルタ１０３により、後段でのアンプの飽和を緩和することができる。信号を所要レベルまで増幅するための可変増幅器１０４の利得は、受信する信号電力レベルにより異なった値をとる。ダイレクトコンバージョン受信機におけるベースバンド周波数処理部（ミキサ１０２の出力以降）各Ｉ，Ｑラインに、増幅器１０５と低域通過フィルタ１０６を設けて負帰還構成とすることにより、直流オフセットをキャンセルすることができる。この増幅器１０５と低域通過フィルタ１０６からなる負帰還部をダイレクトコンバージョン受信機に付加したときの、ミキサの出力１０７を入力、可変増幅器１０４の信号出力部１０８を出力とした伝達関数を次式（１）に示す。
【００１７】
【数１】
2004201187.tif 000003
式（１）において、Ｈａ(ｓ) はフィルタ１０３の伝達関数、Ｈｂ(ｓ) は低域通過フィルタ１０６の負帰還部のフィルタの伝達関数、Ｇは可変増幅器１０４の利得、Ｂは負帰還部の増幅器１０５の利得である。
【００１８】
ここで、可変増幅器１０４の利得Ｇの値が変化すると、伝達関数Ｈａ(ｓ) が変化し、周波数特性が異なるものへ変化することになる。この問題を解決するためには、負帰還部の増幅器１０５を可変にし、可変増幅器１０４の利得Ｇと負帰還部の増幅器１０５の利得Ｂとの積Ｇ・Ｂが一定になるようにすればよい。
【００１９】
また、負帰還部の構成としては、可変増幅器１０５の出力に低域通過フィルタ１０６を設けると負帰還部の収束時間において効果的だと考えられる。これは、可変増幅器１０５の利得を変化させたときに、低域通過フィルタ１０６で用いられる容量にチャージされた電荷の流出を防げるため、直流オフセットキャンセルに要する収束時間を抑えることができるためである。
【００２０】
図４に示した従来の容量結合による構成では、チップ外付け容量が多く必要であるのに対して、本実施の形態例では外付け容量を、負帰還部の低域通過フィルタ１０６で用いるだけに低減することができる。
【００２１】
次に、ベースバンド信号処理部で発生する直流オフセットについて、図５の従来例と図１の本実施の形態例との比較を行う。
【００２２】
まず、可変増幅器１０４，１０５として用いる第１の構成例を図６に示す。この可変増幅器６０は、高電位側電源ＶＣＣと低電位側電源ＶＥＥとの間に、図６に示すように差動対６０−１，６０−２，…，６０−ｎを設け、各差動対のエミッタはスイッチＳＷと電流源ＩＣＳを介して電源ＶEEに接続され、入力差動信号ＩＮは電源ＶＣＣと各差動対のコレクタ間に接続された両負荷抵抗ＲＬから差動出力ＯＵＴとして取り出す。
【００２３】
差動対６０−１のエミッタに抵抗Ｒ１を結合し、別の差動対６０−２のエミッタには異なる抵抗値をもつ抵抗Ｒ２を、更に別の差動対６０−ｎのエミッタに異なる抵抗値をもつ抵抗Ｒｎを、というように結合する。このように構成すると、スイッチＳＷにより電流源ＩＣＳと各差動対との接続を切替えることで利得が切り替わる可変増幅器となる。
【００２４】
次に、可変増幅器１０４，１０５として用いる第２の構成例を図７に示す。図６で示した可変増幅器６０と異なり、同じ特性のトランジスタＱ１，Ｑ２からなる１つの差動対のエミッタ間に、エミッタ抵抗Ｒ１とスイッチＳＷとの直列接続回路を並列に多数設けた構成である。この可変増幅器７０は、エミッタ抵抗Ｒ１をスイッチＳＷで切替えることにより利得が切り替わる。
【００２５】
従来例との比較については、図６、図７の可変増幅器を、図１１に示すレベルダイアグラムで切替えた場合を仮定し、このときに生じる直流オフセットを比較する。図１１は、ベースバンド信号処理部の増幅器１０４が図１２に示すように３段の可変増幅器１０４Ａ，１０４Ｂ，１０４Ｃと１段の固定利得増幅器１０４ＦＸで構成された場合の電力レベルダイアグラムである。なお、図１２はＩ系統だけを示したが、Ｑ系統も同様の構成であるので、図示は省略した。
レベルダイアグラムに関しては、各段間で飽和しないように、各部の出力電力レベルに対し最大値を設定した。図１１の縦軸は、各部の出力電力レベルＰｗ（ｄＢｍ）で、横軸は受信電力レベルＬＶ（ｄＢｍ）である。
図１１において、１０７はミキサの出力、１４Ａは初段の可変増幅器１０４Ａの出力、１４Ｂは２段目の可変増幅器１０４Ｂの出力、１４Ｃは３段目の可変増幅器１０４Ｃの出力、１４ＦＸは最終段の固定利得増幅器１０４ＦＸの出力のそれぞれにおける電力レベルダイアグラムを示している。
【００２６】
図１１のレベルダイアグラムを仮定し、各可変増幅器１０４Ａ〜１０４Ｃの回路として、図６または図７に示した可変増幅器の構成を用いたときに、図１２に示した出力信号部１０８において生じる直流オフセット値のシミュレーション結果を、図８および図９に示す。これらの図に示すグラフにおいて、縦軸は出力信号部１０８で発生する直流オフセット電圧ＯＦＳＴ（ｍＶ）、横軸は受信電力レベルＬＶ（ｄＢｍ）である。
【００２７】
図８は、従来例である図５に示した構成の直流オフセットキャリブレーション方式を用いた場合に発生する直流オフセットＯＦＳＴを示した図である。図８において、特性線Ｉは図６の可変増幅器６０を用いた場合で、特性線IIは図７の可変増幅器７０を用いた場合である。キャリブレーションは、各可変増幅器１０４Ａ〜１０４Ｃの利得が最大状態で、受信開始時に１度だけ行った場合を仮定している。
【００２８】
図９は、本実施の形態例で示した、可変増幅器１０５と低域通過フィルタ１０６からなる負帰還部を設けた構成の直流オフセットキャンセル方式を用いた場合に発生する直流オフセットを示した図である。この場合、図６の可変増幅器６０を用いた場合も、図７の可変増幅器７０を用いた場合も同じ結果となる。帰還率については０．５の固定値とし、最終段の固定利得増幅器１０４ＦＸの出力から、初段の可変増幅器１０４Ａの出力に帰還した場合で考えた。
【００２９】
フィルタ１０３を介して初段の可変増幅器の出力部に帰還することで、雑音指数ＮＦ（Noise Figure）の劣化を抑えることができる。また、２段目と３段目の可変増幅器１０４Ｂ，１０４Ｃと最終段の固定利得増幅器１０４ＦＸの利得がフィルタ１０３を介して初段可変増幅器１０４Ａの出力側に与えられるために、強力な直流オフセットキャンセルを保てることができる。ここでは、帰還率を０．５の固定値としたが、帰還率を可変にすることにより、受信信号の信号帯域を劣化させることなく、オフセットキャンセルを行える。また、帰還率を高く設定できる受信レベルでは、さらに直流オフセットキャンセルを強力に行える。
【００３０】
図８に示した従来例のシミュレーション結果と、図９に示した本実施の形態例のシミュレーション結果とを比較する。受信電力レベルが大きな状態では、信号に対して、近隣の周波数チャネルで発生する妨害波や雑音が相対的に小さくみえる。このため、受信電力レベルＬＶが大きな場合は、直流オフセットを許容しやすくなると考えられる。これを考慮すると、図９の本実施の形態例の結果は、図８の従来例の結果と比較し良好だといえる。さらには、可変増幅器１０４Ａ〜１０４Ｃの回路として、図７に示した可変増幅器７０の回路構成を用いることで、より強力に直流オフセットキャンセルを行うことができる。
【００３１】
＜実施の形態２＞
図２は、第２の実施の形態例を示す図であり、ダイレクトコンバージョン受信機におけるアンテナＡＮＴ入力からベースバンド周波数の信号処理部までのブロック回路である。本実施の形態例では、前述した図１に示した第１の実施の形態例の構成に、更にアナログ−デジタル変換器ＡＤＣ２０、コントロール回路ＣＴＬ２１、およびデジタルアナログ変換器ＤＡＣ２２を追加したものである。
【００３２】
可変増幅器１０４の出力に、アナログ信号をデジタル信号に変換するＡＤＣ２０を設ける。デジタルに変換された信号は、コントロール部ＣＴＬ２１においてデジタル演算処理されて直流オフセットの成分が検出され、この直流オフセット成分を打ち消す電圧を、デジタルをアナログに変換するＤＡＣ２２を通して、可変増幅器１０４に供給する。ただし、アナログ−デジタル変換器ＡＤＣ２０、コントロール回路ＣＴＬ２１、およびデジタルアナログ変換器ＤＡＣ２２を用いる構成による直流オフセットキャンセルは、キャンセル中に大きな雑音が発生する等の問題があるために、受信開始後に間欠時間が無いＣＤＭＡ等の連続受信方式で利用することは困難である。
【００３３】
そこで、連続受信方式では、このＡＤＣ２０―ＣＴＬ２１−ＤＡＣ２２の構成を用いた直流オフセットキャンセルを受信開始直後に１度だけ行い、その後は、前述した実施の形態例１で示した、負帰還を用いた回路構成部分により直流オフセットをキャンセルする。時間の経過とともに、温度の変化等の影響で直流オフセットが異なる値へ変化するドリフトがあるが、負帰還回路を備えることにより、このドリフトの問題も回避することができる。また、ＴＤＭＡやＴＤＤ方式で用いる場合には、ＡＤＣ２０―ＣＴＬ２１−ＤＡＣ２２の構成を用いた直流オフセットキャンセルを受信信号の間欠時間を利用して行えばよい。
【００３４】
次に、発生する直流オフセットについて、図５に示した従来例と、図２に示した本実施の形態例とを比較する。図１０は、本実施の形態例に示した直流オフセットキャンセルの構成を用いた場合に発生するオフセット値のシミュレーション結果を示した図である。前述した実施の形態１で記載したように、可変増幅器１０４として図１２の構成と図１１のレベルダイアグラムを想定している。特性線Ｉは、図６の可変増幅器を６０用いた場合であり、特性線IIは図７の可変増幅器７０を用いた場合である。キャリブレーションは、可変増幅器の利得が最大状態（受信レベルが最小状態）で、受信開始時に１度だけ行った場合を仮定した。受信開始後は、負帰還により直流オフセットのキャンセルを行う。帰還率については０．５の固定値とし、最終段の固定利得増幅器１０４ＦＸ出力から、フィルタ１０３を介して初段の可変増幅器の出力部に帰還した場合で考えた。帰還率を０．５の固定値としたが、帰還率を可変にすることで、さらに直流オフセットキャンセルを効果的に行える。この場合、負帰還部の増幅器１０５またはフィルタ１０６は、可変増幅器１０４に伴って可変とすれば好適である。
【００３５】
図１０に示した本実施の形態例のシミュレーション結果は、図８の従来例の結果と比較し、全受信レベルで直流オフセットキャンセルが効果的である。また、可変増幅器１０４Ａ〜１０４Ｃとして、図７に示した可変増幅器７０を用いることでさらに効果的に直流オフセットキャンセルを行うことができる。
【００３６】
＜実施の形態３＞
図３は、第３の実施の形態例を示す図であり、ダイレクトコンバージョン受信機におけるアンテナＡＮＴ入力からベースバンド周波数の信号処理部までのブロック回路である。本実施の形態例では、可変増幅器１０４の前段に固定増幅器３０１を設け、この固定増幅器３０１に対してＡＤＣ−ＣＴＬ−ＤＡＣの構成により直流オフセットキャンセルを行う。直流オフセットが問題となるアナログベースバンド信号処理部のミキサ１０２、フィルタ１０３および固定利得増幅器３０１は全て固定利得であるので、直流オフセットキャンセルのキャリブレーションを一度行えば、その後に受信レベルが変動してもキャリブレーションを行う必要がない。
【００３７】
また、キャリア信号は通常、可変増幅器１０４の出力に設置されるＡＤＣ３０によりデジタルに変換されるが、このＡＤＣ３０のビット数が大きい場合は、可変増幅器１０４の利得を小さくできる。ここで、直流オフセットキャンセルにより、増幅器３０１の出力の直流オフセットを１０ｍＶ以内に抑えられたと仮定し、ＡＤＣ３０のビット数により可変増幅器１０４の最大利得が１５ｄＢでよいとする。このとき、図３の構成による直流オフセットキャンセルを行った場合、可変増幅器１０４の出力における直流オフセットは最大でも５６ｍＶまでに抑えることができる。なお、本実施の形態の可変増幅器１０４として、図６に示した可変増幅器６０または図７に示した可変増幅器７０を用いればよい。
【００３８】
以上、好適な実施の形態例を幾つか挙げて本発明について説明したが、本発明は上記実施の形態例に限定するものではなく、本発明の精神を逸脱しない範囲内で種々の設計変更ができることは勿論である。例えば、実施の形態１では負帰還回路を可変増幅器と低域フィルタで構成し帰還率を可変としたが、カットオフ周波数を可変とする低域通過フィルタと固定利得増幅器とを用いた負帰還回路を構成しても良い。
【００３９】
【発明の効果】
前述した実施の形態より明らかなように、本発明によればダイレクトコンバージョン受信機で信号帯域内に発生する直流オフセットをキャンセルできる。
【００４０】
また、連続受信方式にも適用でき、直流オフセットを効果的にキャンセルできる。
【図面の簡単な説明】
【図１】本発明に係るダイレクトコンバージョン受信機の第１の実施の形態例を示すブロック回路図。
【図２】本発明に係るダイレクトコンバージョン受信機の第２の実施の形態例を示すブロック回路図。
【図３】本発明に係るダイレクトコンバージョン受信機の第３の実施の形態例を示すブロック回路図。
【図４】従来の直流オフセットキャンセル方式の構成図。
【図５】従来の別の直流オフセットキャンセル方式の構成図。
【図６】本発明に係るダイレクトコンバージョン受信機に適用する可変増幅器の一例を示す回路図。
【図７】本発明に係るダイレクトコンバージョン受信機に適用する可変増幅器の別の例を示す回路図。
【図８】図５の従来の構成による直流オフセット値のシミュレーション結果を示す図。
【図９】図１に示した第１の実施の形態例の構成による直流オフセット値のシミュレーション結果を示す図。
【図１０】図２に示した第２の実施の形態例の構成による直流オフセット値のシミュレーション結果を示す図。
【図１１】図１２に示した各増幅器に対して仮定したシミュレーション用レベルダイアグラム。
【図１２】ベースバンド信号処理部の可変増幅器を３段の可変増幅器と１段の固定増幅器で構成した場合の例を示すブロック回路図。
【符号の説明】
１４Ａ…初段の可変増幅器の出力、１４Ｂ…２段目の可変増幅器の出力、１４Ｃ…３段目の可変増幅器の出力、１４ＦＸ…最終段の固定利得増幅器の出力、２０，３０…アナログ−デジタル変換器（ＡＤＣ）、２１…制御部（ＣＴＬ）、２２…デジタル−アナログ変換器（ＤＡＣ）、６０，７０…可変増幅器、１０１…低雑音増幅器（ＬＮＡ）、１０２…ミキサ、１０３…低域通過フィルタ、１０４…可変増幅器、１０４Ａ〜１０４Ｃ…可変増幅器、１０４ＦＸ…固定利得増幅器、１０５…負帰還部可変増幅器、１０６…負帰還部低域通過フィルタ、１０７…ミキサ出力、１０８…信号出力部、１０９…局部発振器、３０１…固定利得増幅器、４０１…ハイパスフィルタの容量、６０−１〜６０−ｎ…差動対トランジスタ、Ｐｗ…出力電力レベル、ＬＶ…受信電力レベル、ＡＮＴ…アンテナ、Ｒ１，ＲＥ１〜ＲＥｎ…抵抗、ＳＷ…スイッチ、ＶＣＣ…高電位側電源、ＶＥＥ…低電位側電源、ＩＣＳ…電流源、ＯＦＳＴ…直流オフセット電圧。
【図１】
2004201187.tif 000004
【図２】
2004201187.tif 000005
【図３】
2004201187.tif 000006
【図４】
2004201187.tif 000007
【図５】
2004201187.tif 000008
【図６】
2004201187.tif 000009
【図７】
2004201187.tif 000010
【図８】
2004201187.tif 000011
【図９】
2004201187.tif 000012
【図１０】
2004201187.tif 000013
【図１１】
2004201187.tif 000014
【図１２】
2004201187.tif 000015