(57)【要約】【課題】膜厚の薄膜化を可能とする構造を有する、シリコン、酸素および窒素を含む絶縁膜を備えた半導体装置を提供すること。【解決手段】半導体装置は、シリコン基板１と、シリコン基板１上に設けられ、膜厚方向に関し、シリコン基板１側の表面部分にヘリウムの濃度の極大値、シリコン基板１と反対側の表面部分に窒素の濃度の極大値がある濃度分布を有するシリコン、酸素、窒素およびヘリウムを含むＳｉＯＮ膜３とを備えている。【選択図】    図１
2004259979.tif 000002
【特許請求の範囲】
【請求項１】
シリコンを含む半導体領域と、
前記半導体領域上に設けられ、シリコン、酸素、窒素およびヘリウムを含む絶縁膜であって、膜厚方向に関し、前記半導体領域側の表面部分に前記ヘリウムの濃度の極大値、前記半導体領域と反対側の表面部分に前記窒素の濃度の極大値がある濃度分布を有する絶縁膜と
を具備してなることを特徴とする半導体装置。
【請求項２】
シリコンを含む半導体領域と、
前記半導体領域上に設けられ、シリコン、酸素および窒素を含む絶縁膜であって、膜厚方向に関し、前記半導体領域側の表面部分に第１の窒素濃度の極大値、前記半導体領域と反対側の表面部分に第２の窒素濃度の極大値がある濃度分布を有する絶縁膜と
を具備してなることを特徴とする半導体装置。
【請求項３】
前記第１の窒素濃度の極大値は、前記第２の窒素濃度の極大値よりも小さいことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記絶縁膜は、キャパシタ絶縁膜またはゲート絶縁膜であることを特徴とする請求項１−３のいずれか１項に記載の半導体装置。
【請求項５】
前記半導体領域は、シリコン基板、ＳＯＩ基板またはＳｉＧｅ基板であることを特徴とする請求項１−４のいずれか１項に記載の半導体装置。
【請求項６】
シリコンを含む半導体領域上にシリコン酸化膜を形成する工程と、
ヘリウムガス雰囲気中で、前記半導体領域および前記シリコン酸化膜を加熱する工程と、
前記シリコン酸化膜を窒化し、シリコン、酸素、窒素およびヘリウムを含む絶縁膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項７】
前記半導体領域と前記シリコン酸化膜との界面部分にヘリウムが導入されるように、前記ヘリウムガス雰囲気中で、前記半導体領域および前記シリコン酸化膜を加熱することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
シリコンを含む半導体領域上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜を窒化し、シリコン、酸素および窒素を含む絶縁膜を形成する工程であって、前記絶縁膜の形成途中で成膜条件を少なくとも１回変える工程と
を有することを特徴とする半導体装置の製造方法。
【請求項９】
前記半導体領域と前記シリコン酸化膜との界面部分、および前記界面部分と反対側の前記シリコン酸化膜の表面部分に窒素が導入されるように、前記絶縁膜の形成途中で前記成膜条件を少なくとも１回変えることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記シリコン酸化膜を窒素を含む物質のプラズマにより窒化することを特徴とする請求項６−９のいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
前記半導体領域および前記シリコン酸化膜を真空容器内の保持電極上に載せ、前記真空容器内に窒素を含む物質のガスおよび不活性ガスを導入し、前記シリコン酸化膜を前記窒素を含む物質のプラズマにより窒化する場合、
前記成膜条件は、前記真空容器内の圧力、前記プラズマを生成するための励起電力、前記保持電極の温度、前記保持電極に印加するバイアス電圧、および前記窒素を含む物質のガスと前記不活性ガスとの流量比のうちの少なくとも一つであることを特徴とする請求項８または９に記載の半導体装置の製造方法。
【請求項１２】
前記シリコン酸化膜の膜厚は２．５ｎｍ以下であることを特徴とする請求項６−１１のいずれか１項に記載の半導体装置の製造方法。
【請求項１３】
前記シリコン酸化膜の膜厚は１．４ｎｍ以下であることを特徴とする請求項６−１１のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に係わり、特にゲート絶縁膜、キャパシタ絶縁膜等の薄い絶縁膜を含む半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
ＬＳＩ等の半導体分野では、従来より、半導体素子の微細化が進んでいるが、次第にその微細化が困難になってきている。ＭＯＳトランジスタの場合を例にあげると、例えばゲートリーク電流を抑制しつつゲート酸化膜の物理膜厚を薄くすることが困難になってきている。
【０００３】
そこで、ゲート絶縁膜の物理的膜厚の薄膜化に伴うゲートリーク電流の増加を抑制するために、ゲート絶縁膜として、シリコン酸化膜よりも誘電率が高い絶縁膜を使用することが検討されている。この種の絶縁膜としては、シリコン、酸素および窒素を含む絶縁膜（以下、ＳｉＯＮ膜という。）が知られている。
【０００４】
従来のＳｉＯＮ膜の形成プロセスは以下の通りである。まず、シリコン基板上に、ＳｉＯＮ膜となる極薄のシリコン酸化膜（ベース酸化膜）を熱酸化によって形成する。その後、Ｎ２  等のプラズマ（窒素ラジカル、窒素イオン）によって、ベース酸化膜を窒化して、ＳｉＯＮ膜を形成する（例えば、非特許文献１参照。）。
【０００５】
しかし、この種の従来のＳｉＯＮ膜の形成プロセスには、以下のような問題がある。
【０００６】
ベース酸化膜の膜厚が２．５ｎｍ以下、特に１．４ｎｍ以下の場合、窒素ラジカル等によるベース酸化膜の窒化時において、窒素により置換された酸素がシリコン基板とベース酸化膜との界面に到達し、上記酸素がシリコン基板を酸化することによって、ＳｉＯＮ膜の物理的膜厚が増加する。言い換えれば、ＳｉＯＮ膜の電気的膜厚の薄膜化が困難となる。
【０００７】
そのため、従来のＳｉＯＮ膜の形成方法では、ベース酸化膜を薄膜化しても所望通りの薄い膜厚を有するＳｉＯＮ膜を得ることが困難である。これは、ＭＯＳトランジスタの微細化の妨げとなる。
【０００８】
【非特許文献１】
２００１  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ
【０００９】
【発明が解決しようとする課題】
上述の如く、従来のＳｉＯＮ膜の形成方法は、ベース酸化膜の膜厚が薄いと、所望通りの薄い膜厚を有するＳｉＯＮ膜を得ることが困難であるという問題がある。
【００１０】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、膜厚の薄膜化を可能とする構造を有する、シリコン、酸素および窒素を含む絶縁膜を備えた半導体装置およびその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。
【００１２】
本発明に係る半導体装置は、シリコンを含む半導体領域と、前記半導体領域上に設けられ、シリコン、酸素、窒素およびヘリウムを含む絶縁膜であって、膜厚方向に関し、前記半導体領域側の表面部分に前記ヘリウムの濃度の極大値、前記半導体領域と反対側の表面部分に前記窒素の濃度の極大値がある濃度分布を有する絶縁膜とを具備してなることを特徴とする。
【００１３】
また、本発明に係る他の半導体装置は、シリコンを含む半導体領域と、前記半導体領域上に設けられ、シリコン、酸素および窒素を含む絶縁膜であって、膜厚方向に関し、前記半導体領域側の表面部分に第１の窒素濃度の極大値、前記半導体領域と反対側の表面部分に第２の窒素濃度の極大値がある濃度分布を有する絶縁膜とを具備してなることを特徴とする。
【００１４】
また、本発明に係る半導体装置の製造方法は、シリコンを含む半導体領域上にシリコン酸化膜を形成する工程と、ヘリウムガス雰囲気中で、前記半導体領域および前記シリコン酸化膜を加熱する工程と、前記シリコン酸化膜を窒化し、シリコン、酸素、窒素およびヘリウムを含む絶縁膜を形成する工程とを有することを特徴とする。
【００１５】
また、本発明に係る他の半導体装置の製造方法は、シリコンを含む半導体領域上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜を窒化し、シリコン、酸素および窒素を含む絶縁膜を形成する工程であって、前記絶縁膜の形成途中で成膜条件を少なくとも１回変える工程とを有することを特徴とする。
【００１６】
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記載および添付図面によって明らかになるであろう。
【００１７】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
【００１８】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るＭＯＳキャパシタの形成プロセスを示す断面図である。
【００１９】
まず、図１（ａ）に示すように、シリコン基板１を９００−１０００℃の酸化性雰囲気中に晒すことにより、シリコン基板１の表面上に厚さ１．２−１．４ｎｍ程度の薄いシリコン酸化膜（ベース酸化膜）２を形成する。
【００２０】
次に、ベース酸化膜２が形成されたシリコン基板１を、真空容器内の加熱機構を有する基板保持電極上に載置し、上記基板保持電極の温度を４００℃に設定し、上記真空容器内にＨｅガスを導入し、そして、上記Ｈｅガスの上記真空容器内の圧力を１−１０Ｔｏｒｒの範囲に設定することにより、図１（ｂ）に示すように、シリコン基板１およびベース酸化膜２をＨｅガス雰囲気Ａ中で加熱する。これにより、シリコン基板１とベース酸化膜２との界面部分に、Ｈｅのパイルアップが形成される。図１では、上記Ｈｅのパイルアップを太線で示してある。
【００２１】
次に、上記真空容器内に希ガスと窒素（Ｎ２  ）との混合ガスを導入し、２．４５ＧＨｚのマイクロ波を発生させ、上記マイクロ波によって窒素プラズマ（窒素イオン、窒素ラジカル）を生成することにより、図１（ｃ）に示すように、シリコン酸化膜２を上記窒素プラズマにより窒化して、キャパシタ絶縁膜としてのＳｉＯＮ膜３を形成する。
【００２２】
その後、図１（ｄ）に示すように、ＳｉＯＮ膜３上に、キャパシタ電極としての燐を高濃度に含んだ多結晶シリコン膜４を形成することにより、ＭＯＳキャパシタが得られる。
【００２３】
本発明者等は、本実施形態のＭＯＳキャパシタのＳｉＯＮ膜３の深さ方向のシリコン、酸素、窒素およびＨｅの濃度分布を調べた。比較例として、従来の方法で形成したＭＯＳキャパシタのＳｉＯＮ膜の深さ方向のシリコン、酸素および窒素の濃度分布も調べた。上記従来の方法は、本実施形態の方法からＨｅガス雰囲気Ａ中での加熱処理を省いた方法である。
【００２４】
図２に、本実施形態および比較例のＭＯＳキャパシタのＳｉＯＮ膜の深さ方向の各元素の濃度分布を調べた結果を示す。ＳｉＯＮ膜中の各元素の濃度は、ＳＩＭＳにより測定した。
【００２５】
図２から、本実施形態のＭＯＳキャパシタの場合、シリコン基板とＳｉＯＮ膜との界面部分にＨｅが偏在し、シリコン基板側のＳｉＯＮ膜の表面部分にＨｅの極大値が存在することが分かる。さらに、シリコン基板と反対側のＳｉＯＮ膜の表面部分には窒素濃度の極大値が存在することが分かる。そして、このような濃度分布は、従来のＭＯＳキャパシタのＳｉＯＮ膜には見られないことも分かる。
【００２６】
図３に、本実施形態および比較例のＭＯＳキャパシタのそれぞれについて、ＳｉＯＮ膜中の窒素濃度と電気的膜厚との関係を調べた結果を示す。ＳｉＯＮ膜中の窒素濃度は、Ｘ線光電子分光装置を用いて測定した。
【００２７】
図３から、本実施形態のＳｉＯＮ膜と比較例のＳｉＯＮ膜とを同じ窒素濃度で比べると、本実施形態のＳｉＯＮ膜は比較例のＳｉＯＮ膜よりも電気的膜厚が薄いことが分かる。さらに、本実施形態のＳｉＯＮ膜は、比較例のＳｉＯＮ膜に比べて、窒素濃度の増加分に対する電気的膜厚の増加分の比が、十分に小さいことも分かる。
【００２８】
このように、本実施形態のＳｉＯＮ膜の形成方法によれば、ＳｉＯＮ膜中の窒素濃度を高くしても、ＳｉＯＮ膜の電気的膜厚の増加を効果的に抑制できる。また、本実施形態のＳｉＯＮ膜の形成方法によれば、ＳｉＯＮ膜中の窒素濃度を高くしても、ＳｉＯＮ膜の物理的膜厚を十分に抑制することが可能となる。
【００２９】
以上の結果が得られた理由として以下のことが考えられる。本実施形態では、ベース酸化膜２を窒化する前に、シリコン基板１およびベース酸化膜２をＨｅ雰囲気中で加熱している。これにより、シリコン基板１とベース酸化膜２との界面部分にヘリウムが導入され、該界面部分にＨｅのパイルアップが形成される。
【００３０】
上記Ｈｅのパイルアップは、ベース酸化膜２の窒化工程時における、シリコン基板１とベース酸化膜２との界面近傍のシリコンの酸化反応を防止する。該シリコンはシリコン基板１から供給されるものである。
【００３１】
これにより、ベース酸化膜２中に窒素を高濃度に導入しても、ＳｉＯＮ膜３の物理的膜厚が増加しにくくなり、ＳｉＯＮ膜３の電気的膜厚の薄膜化が可能となる。すなわち、窒素濃度が高く、かつ、物理的および電気的膜厚が薄いＳｉＯＮ膜３が得られるようになる。
【００３２】
以上述べたように、本実施形態によれば、ＳｉＯＮ膜３の膜厚の増加を招かずにＳｉＯＮ膜３中の窒素濃度を高くできるので、微細かつ低リーク電流のＭＯＳキャパシタを実現することが可能となる。
【００３３】
なお、本実施形態は以下の示すように種々変形できる。例えば、本実施形態では、多結晶シリコン膜４中に燐を添加したが、他のドーパントを添加しても構わない。
【００３４】
本実施形態では、一方のキャパシタ電極として、多結晶シリコン膜４を使用したが、他の半導体膜あるいは金属膜（例えばＲｕ膜等の貴金属膜）を使用することも可能である。また、他方のキャパシタ電極として、シリコン基板１を使用したが、ＳＯＩ基板、ＳｉＧｅ基板等の他のシリコンを含む基板を用いても構わない。また、シリコン基板１等の半導体基板の代わりに、シリコンを含む半導体層または金属層を用いても構わない。
【００３５】
また、本実施形態では、窒素のソースとしてＮ２  用いたが、ＮＯまたはＮ２  Ｏ等の窒素を含む物質を使用しても構わない。
【００３６】
本実施形態では、ベース酸化膜２の膜厚が１．４ｎｍ以下としたが、２．５ｎｍ以下の場合で同様な効果が得られる。ただし、本実施形態の効果は、ベース酸化膜２の膜厚が薄い場合、特に、１．４ｎｍ以下の場合に顕著になる。その理由は、ベース酸化膜２の膜厚が１．４ｎｍ以下の場合、ＳｉＯＮ膜３の物理的膜厚の増加は、シリコン基板１から供給されるシリコンの窒化によって生じるからである。
【００３７】
（第２の実施形態）
図４は、本発明の第２の実施形態に係るＭＯＳトランジスタの製造プロセスを示す断面図である。
【００３８】
まず、図４（ａ）に示すように、シリコン基板１１を９００−１０００℃の酸化性雰囲気中に晒すことにより、シリコン基板１の表面上に厚さ１．２−１．４ｎｍの薄いシリコン酸化膜（ベース酸化膜）１２を形成する。
【００３９】
次に、ベース酸化膜１２が形成されたシリコン基板１１を、真空容器内の加熱機構を有する基板保持電極上に載置し、上記基板保持電極の温度を４００℃に設定し、上記真空容器内にＨｅガスを導入し、そして、上記Ｈｅガスの上記真空容器内の圧力を１−１０Ｔｏｒｒの範囲に設定することにより、図４（ｂ）に示すように、シリコン基板１１およびベース酸化膜１２をＨｅガス雰囲気Ａ中で加熱する。
【００４０】
これにより、シリコン基板１１とベース酸化膜１２との界面部分に、Ｈｅのパイルアップが形成される。図４では、上記Ｈｅのパイルアップを太線で示してある。
【００４１】
次に、上記真空容器内に希ガスと窒素（Ｎ２  ）との混合ガスを導入し、２．４５ＧＨｚのマイクロ波を発生させ、上記マイクロ波によって窒素プラズマを生成することにより、図４（ｃ）に示すように、シリコン酸化膜１２を上記窒素プラズマにより窒化して、ゲート絶縁膜となるＳｉＯＮ膜１３を形成する。
【００４２】
次に、図４（ｄ）に示すように、ＳｉＯＮ膜３３上に、ゲート電極となるドーパントを含む多結晶シリコン膜１４、ゲート上部絶縁膜としてのシリコン窒化膜１５を順次形成する。
【００４３】
次に、図４（ｅ）に示すように、シリコン窒化膜１５，多結晶シリコン膜１４およびＳｉＯＮ膜３をフォトリソグラフィおよびエッチングにより加工し、シリコン窒化膜からなるゲート上部絶縁膜１５、多結晶シリコン膜からなるゲート電極１４およびＳｉＯＮ膜からなるゲート絶縁膜１３を形成する。
【００４４】
次に、図４（ｅ）に示すように、ゲート上部絶縁膜１５をマスクに用いて、イオン注入法により、基板表面にドーパントを注入し、その後、アニールを行うことによって、エクステンション１６を形成する。
【００４５】
次に、図４（ｆ）に示すように、シリコン窒化膜からなるゲート側壁絶縁膜１７を形成し、ゲート側壁絶縁膜１７およびゲート上部絶縁膜１５をマスクに用いて、イオン注入法により、基板表面にドーパントを注入し、その後、アニールを行うことによって、ソース／ドレイン領域１８を形成する。
【００４６】
このようにして得られたＭＯＳトランジスタのＳｉＯＮ膜１３中のシリコン、窒素、酸素およびＨｅの濃度分布を調べた結果、第１の実施形態のＳｉＯＮ膜３と同様の濃度分布であることが分かった。さらに、第１の実施形態と同様の理由により、ＳｉＯＮ膜１３の膜厚の増加を招かずにＳｉＯＮ膜１３中の窒素濃度を高くできるので、微細かつ低ゲートリーク電流のＭＯＳトランジスタを実現することが可能となる。
【００４７】
本実施形態でも、第１の実施形態と同様の変形例が可能である。また、ゲート電極としてメタルゲート電極を用いる場合、ダマシンゲート構造を採用すると、さらに微細化を容易に行えるようになる。
【００４８】
（第３の実施形態）
図５は、本発明の第３の実施形態に係るＭＯＳキャパシタの形成プロセスを示す断面図である。
【００４９】
まず、図５（ａ）に示すように、シリコン基板２１を９００−１０００℃の酸化性雰囲気中に晒すことにより、シリコン基板２１の表面上に厚さ１．２−１．４ｎｍ程度の薄いシリコン酸化膜（ベース酸化膜）２２を形成する。
【００５０】
次に、ベース酸化膜２２が形成されたシリコン基板２１を、真空容器内の加熱機構を有する基板保持電極上に載置し、上記基板保持電極の温度を所定値に設定し、上記真空容器内に希ガスと窒素（Ｎ２  ）との混合ガスを導入し、２．４５ＧＨｚのマイクロ波を発生させ、そして、上記マイクロ波によって窒素プラズマ（窒素イオン、窒素ラジカル）を生成することにより、図５（ｂ）に示すように、ベース酸化膜２２をＳｉＯＮ膜を上記窒素プラズマにより窒化して、キャパシタ絶縁膜としてのＳｉＯＮ膜２３を形成する。
【００５１】
このとき、ＳｉＯＮ膜２３の成膜工程中に、上記真空容器内の圧力を変える。具体的には、最初（第１の期間）、上記真空容器内の圧力を１０−５０ｍＴｏｒｒの範囲の一定の低圧力に設定し、窒素プラズマの運動エネルギー（窒素イオンの照射エネルギー）を高くし、その後（第２の期間）、上記真空容器内の圧力を５０ｍＴｏｒｒ以上の高圧力に設定し、窒素プラズマの運動エネルギー（窒素イオンの照射エネルギー）を低くする。
【００５２】
このようにＳｉＯＮ膜２３の成膜時の圧力（窒素プラズマの運動エネルギー（窒素イオンの照射エネルギー））を変化させることにより、ＳｉＯＮ膜２３の膜厚方向の窒素濃度分布は、二つの窒素濃度の極大値を有するものとなる。
【００５３】
具体的には、ＳｉＯＮ膜２３は、シリコン基板２１と接する側の表面部分において、第１の窒素濃度の極大値を示す第１の窒化領域２３１  と、シリコン基板２１と反対側の表面部分において、第２の窒素濃度の極大値を示す第２の窒化領域２３２  とを含む。第１の窒化領域２３１  は主として第１の期間で形成され、第２の窒化領域２３２  は主として第２の期間で形成される。
【００５４】
第１の窒素濃度の極大値は、第２の窒素濃度の極大値よりも小さいことが好ましい。その理由は、シリコン基板２１とＳｉＯＮ膜２３との界面近傍で窒素濃度が高くなりすぎると、素子特性が劣化するからである。
【００５５】
その後、図５（ｃ）に示すように、ＳｉＯＮ膜２３上に、キャパシタ電極としての燐を高濃度に含んだ多結晶シリコン膜２４を形成することにより、ＭＯＳキャパシタが得られる。
【００５６】
本発明者等は、本実施形態のＭＯＳキャパシタのＳｉＯＮ膜２３の深さ方向のシリコン、酸素および窒素の濃度分布を調べた。比較例として、従来の方法で形成したＭＯＳキャパシタのＳｉＯＮ膜の深さ方向の窒素、酸素、シリコンおよびＨｅの濃度分布も調べた。上記従来の方法は、ＳｉＯＮ膜の成膜時の圧力を０−５０ｍＴｏｒｒ（５０ｍＴｏｒｒ以上）の範囲で一定に保持した点を除いて、本実施形態の方法と同じである。
【００５７】
図６に、本実施形態および比較例のＭＯＳキャパシタのＳｉＯＮ膜の深さ方向の各元素の濃度分布を調べた結果を示す。ＳｉＯＮ膜中の各元素の濃度は、ＳＩＭＳを用いて測定した。
【００５８】
図６から、比較例のＳｉＯＮ膜の窒素濃度分布は、表面付近における一つの窒素濃度の極大値しか存在しないのに対し、本実施形態のＳｉＯＮ膜の窒素濃度分布は、表面付近に存在する極大値の他に、シリコン基板２１との界面近傍にも窒素濃度の極大値が存在することが分かる。
【００５９】
また、本実施形態および比較例のＭＯＳキャパシタのそれぞれについて、ＳｉＯＮ膜中の窒素濃度と電気的膜厚との関係を調べた結果、図３と同様の関係が得られた。
【００６０】
以上の結果が得られた理由として以下のことが考えられる。本実施形態では、シリコン基板２１とベース酸化膜２２との界面付近に窒素をドープし、上記界面付近に第１の窒素濃度の極大値を有する第１の窒化領域２３１  を形成し、その後、ベース酸化膜２２の表面近傍に窒素をドープし、上記表面近傍に第２のを窒化濃度の極大値を有する第２の窒化領域２３２  を形成している。
【００６１】
第１の窒化領域２３１は、ベース酸化膜２２の窒化工程時における、上記シリコン基板２１とベース酸化膜２２との界面近傍のシリコンの酸化反応を防止する。
【００６２】
これにより、ベース酸化膜２２中に窒素を高濃度に導入しても、ＳｉＯＮ膜２３の物理的膜厚が増加しにくくなり、ＳｉＯＮ膜２３の電気的膜厚の薄膜化が可能となる。すなわち、窒素濃度が高く、かつ、物理的および電気的膜厚が薄いＳｉＯＮ膜３が得られるようになる。
【００６３】
以上述べたように、本実施形態によれば、ＳｉＯＮ膜２３の膜厚の増加を招かずにＳｉＯＮ膜２３中の窒素濃度を高くできるので、微細かつ低リーク電流のＭＯＳキャパシタを実現することが可能となる。
【００６４】
なお、本実施形態は以下の示すように種々変形できる。例えば、本実施形態では、ＳｉＯＮ膜２３の成膜時の第１および第２の段階で圧力を変えたが、他のパラメータを変化させても構わない。この種のパラメータとしては、例えば、マイクロ波の励起電力、基板を保持する基板保持電極の温度（基板温度）、希ガスと窒素の流量比、基板保持電極に印加するバイアス電圧等があげられる。ＳｉＯＮ膜２３の成膜時に変化させるパラメータは二つ以上でも構わない。さらに、ＳｉＯＮ膜２３の成膜時に、少なくとも一つ以上のパラメータをそれぞれ２回以上変えても構わない。
【００６５】
要するに、シリコン基板２１とベース酸化膜２２との界面部分、および上記界面部分と反対側のベース酸化膜２２の表面部分に窒素が導入され、これらの窒素が導入された領域内に窒素濃度の極大値ができるように、少なくとも一つ以上のパラメータを少なくとも１回以上変える。
【００６６】
上記の如きの窒素濃度の極大値を実現するためのパラメータの変更指針は、一般には、以下の通りである。すなわち、窒素プラズマの運動エネルギー（窒素イオンの照射エネルギー）が高くなるようにパラメータを決めることで、シリコン基板２１とベース酸化膜２２との界面部分に窒素を導入することができ、窒素プラズマの運動エネルギー（窒素イオンの照射エネルギー）が低くなるようにパラメータを決めることで、上記界面部分と反対側のベース酸化膜２２の表面部分に窒素を導入することができる。
【００６７】
また、成膜時の第一段階ではプラズマを用いずに、ベース酸化膜を８００−９００度のＮＯおよびＮ２  Ｏを含む雰囲気で熱処理を行っても、界面部分に窒素を導入することがでる。
【００６８】
また、ゲート電極、窒素のソースおよび基板は、本実施形態で述べたもの以外に、第１の実施形態で述べたものが使用可能である。
【００６９】
（第４の実施形態）
図７は、本発明の第４の実施形態に係るＭＯＳトランジスタの製造プロセスを示す断面図である。
【００７０】
まず、図７（ａ）に示すように、シリコン基板３１を９００−１０００℃の酸化性雰囲気中に晒すことにより、シリコン基板３１の表面上に厚さ１．２−１．４ｎｍの薄いシリコン酸化膜（ベース酸化膜）３２を形成する。
【００７１】
次に、ベース酸化膜３２が形成されたシリコン基板３１を、真空容器内の加熱機構を有する基板保持電極上に載置し、上記基板保持電極の温度を所定値に設定し、上記真空容器内に希ガスと窒素（Ｎ２  ）との混合ガスを導入し、２．４５ＧＨｚのマイクロ波を発生させ、そして、上記マイクロ波によって窒素プラズマ（窒素ラジカル、窒素イオン）を生成することにより、図７（ｂ）に示すように、ベース酸化膜３２を上記窒化プラズマにより窒化して、ゲート絶縁膜となるＳｉＯＮ膜３３を形成する。
【００７２】
このとき、ＳｉＯＮ膜２３の成膜工程中に、上記真空容器内の圧力を、最初（第１の期間）、上記真空容器内の圧力を１０−５０ｍＴｏｒｒの範囲で一定の低圧力に設定し、窒素ラジカルの運動エネルギー（窒素イオンの照射エネルギー）を高くし、その後（第２の期間）、５０ｍＴｏｒｒ以上の高圧力に設定し、窒素ラジカルの運動エネルギー（窒素イオンの照射エネルギー）を低くする。
【００７３】
このようにＳｉＯＮ膜２３の成膜時の圧力（窒素プラズマの運動エネルギー（窒素イオンの照射エネルギー））を変化させることにより、ＳｉＯＮ膜３３の膜厚方向の窒素濃度分布は、二つの窒素濃度の極大値を有するものとなる。
【００７４】
具体的には、ＳｉＯＮ膜３３は、シリコン基板３１と接する側の表面部分において、第１の窒素濃度の極大値を示す第１の窒化領域３３１  と、シリコン基板３１と反対側の表面部分において、第２の窒素濃度の最大値を示す第２の窒化領域３３２  とを含む。第１の窒化領域３３１  は主として第１の期間で形成され、第２の窒化領域３３２  は主として第２の期間で形成される。
【００７５】
第１の窒素濃度の極大値は、第３の実施形態と同じ理由で、第２の窒素濃度の極大値よりも小さいことが好ましい。
【００７６】
次に、図７（ｃ）に示すように、ＳｉＯＮ膜３３上に、ゲート電極となるドーパントを含む多結晶シリコン膜３４、ゲート上部絶縁膜としてのシリコン窒化膜３５を順次形成する。
【００７７】
次に、図７（ｄ）に示すように、シリコン窒化膜３５，多結晶シリコン膜３４およびＳｉＯＮ膜３３をフォトリソグラフィおよびエッチングにより加工し、シリコン窒化膜からなるゲート上部絶縁膜３５，ＳｉＯＮ膜からなるゲート絶縁膜３３および多結晶シリコン膜からなるゲート電極３４を形成する。
【００７８】
次に、図７（ｅ）に示すように、ゲート上部絶縁膜３５をマスクに用いて、イオン注入法により、ドーパントを基板表面にイオン注入し、その後、アニールを行うことによって、エクステンション３６を形成する。
【００７９】
次に、図７（ｆ）に示すように、シリコン窒化膜からなるゲート側壁絶縁膜３７を形成し、ゲート側壁絶縁膜３７およびゲート上部絶縁膜３５をマスクに用いて、イオン注入法により、ドーパントを基板表面にイオン注入し、その後、アニールを行うことによって、ソース／ドレイン領域３８を形成する。
【００８０】
このようにして得られたＭＯＳトランジスタのＳｉＯＮ膜３３中のシリコン、酸素および窒素の濃度分布を調べた結果、第３の実施形態のＳｉＯＮ膜２３と同様の濃度分布であることが分かった。さらに、第３の実施形態と同様の理由により、ＳｉＯＮ膜３３の膜厚の増加を招かずにＳｉＯＮ膜３３中の窒素濃度を高くできるので、微細かつ低ゲートリーク電流のＭＯＳトランジスタを実現することが可能となる。
【００８１】
本実施形態でも、第３の実施形態と同様の変形例が可能である。また、ゲート電極としてメタルゲート電極を用いる場合、ダマシンゲート構造を採用すると、さらに微細化を容易に行えるようになる。
【００８２】
なお、本発明は、上記実施形態に限定されるものではない。例えば、本発明はＭＯＳキャパシタのキャパシタ絶縁膜およびＭＯＳトランジスタのゲート絶縁膜以外の薄膜絶縁膜にも適用することができる。
【００８３】
また、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題を解決できる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００８４】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【００８５】
【発明の効果】
以上詳説したように、本発明によれば、膜厚の薄膜化を可能とする構造を有する、シリコン、酸素および窒素を含む絶縁膜を備えた半導体装置およびその製造方法を実現できるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＭＯＳキャパシタの形成プロセスを示す断面図
【図２】第１の実施形態および比較例のＭＯＳキャパシタのＳｉＯＮ膜の深さ方向の各元素の濃度分布を示す図
【図３】第１の実施形態および比較例のＭＯＳキャパシタのそれぞれについて、ＳｉＯＮ膜中の窒素濃度と電気的膜厚との関係を調べた結果を示す図
【図４】本発明の第２の実施形態に係るＭＯＳトランジスタの製造プロセスを示す断面図
【図５】本発明の第３の実施形態に係るＭＯＳキャパシタの形成プロセスを示す断面図
【図６】第３の実施形態および比較例のＭＯＳキャパシタのＳｉＯＮ膜の深さ方向の各元素の濃度分布を調べた結果を示す図
【図７】本発明の第４の実施形態に係るＭＯＳトランジスタの製造プロセスを示す断面図
【符号の説明】
１…シリコン基板（シリコンを含む半導体領域）、２…シリコン酸化膜（ベース酸化膜）、３…ＳｉＯＮ膜（キャパシタ絶縁膜）、４…多結晶シリコン膜（キャパシタ電極）、１１…シリコン基板（シリコンを含む半導体領域）、１２…シリコン酸化膜（ベース酸化膜）、１３…ＳｉＯＮ膜（ゲート絶縁膜）、１４…多結晶シリコン膜（ゲート電極）、１５…シリコン窒化膜（ゲート上部絶縁膜）、１６…エクステンション、１７…シリコン窒化膜（ゲート側壁絶縁膜）、１８…ソース／ドレイン領域、２１…シリコン基板（シリコンを含む半導体領域）、２２…シリコン酸化膜（ベース酸化膜）、２３…ＳｉＯＮ膜（キャパシタ絶縁膜）、２４…多結晶シリコン膜（キャパシタ電極）、３１…シリコン基板（シリコンを含む半導体領域）、３２…シリコン酸化膜（ベース酸化膜）、３３…ＳｉＯＮ膜（ゲート絶縁膜）、３４…多結晶シリコン膜（ゲート電極）、３５…シリコン窒化膜（ゲート上部絶縁膜）、３６…エクステンション、３７…シリコン窒化膜（ゲート側壁絶縁膜）、３８…ソース／ドレイン領域。
【図１】
2004259979.tif 000003
【図２】
2004259979.tif 000004
【図３】
2004259979.tif 000005
【図４】
2004259979.tif 000006
【図５】
2004259979.tif 000007
【図６】
2004259979.tif 000008
【図７】
2004259979.tif 000009