(57)【要約】【課題】コイルからの漏洩磁束を完全に遮断して、信頼性の高い回路動作を達成することができる積層インダクタ基板の製造方法を提供する。【解決手段】セラミック層を複数積層して成る積層体に、各層間に配置されたコイルパターン、各層に形成されコイルパターンどうしを接続するビアホール導体から成るコイルを内装するとともに、各層に配置した内部配線から成る所定回路網を内装し、前記コイルの周囲に、前記積層体の積層方向に貫くシールド壁を形成してなる積層インダクタ基板であって、前記セラミック層および前記シールド壁の一部を、光硬化モノマーを含有したセラミックスリップ材を用いて塗膜を形成する工程１と、前記塗膜に露光処理および現像処理を施すことによってシールド壁に対応する貫通凹部を形成する工程２と、前記貫通凹部内に導体を充填し、しかる後、前記塗膜および前記導体を焼成することによってセラミック層およびシールド壁の一部を形成する工程３と、を経て形成する。【選択図】図１
2004006922.tif 000002
【特許請求の範囲】
【請求項１】
セラミック層を複数積層して成る積層体に、各層間に配置されたコイルパターン、各層に形成されコイルパターンどうしを接続するビアホール導体から成るコイルを内装するとともに、各層に配置した内部配線から成る所定回路網を内装し、前記コイルの周囲に、前記積層体の積層方向に貫くシールド壁を形成してなる積層インダクタ基板であって、
前記セラミック層およびシールド壁が下記工程１乃至工程３を経て形成されることを特徴とする積層インダクタ基板の製造方法。
（工程１）光硬化モノマーを含有したセラミックスリップ材を用いて塗膜を形成する。
（工程２）前記塗膜に露光処理および現像処理を施すことによってシールド壁に対応する貫通凹部を形成する。
（工程３）前記貫通凹部内に導体を充填し、しかる後、前記塗膜および前記導体を焼成することによってセラミック層およびシールド壁を形成する。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、コイルの側面方向への漏洩磁束防止に優れた積層インダクタの製造方法に関するものである。
【０００２】
【従来の技術】
一般に、インダクタ部品は、コア部材に絶縁被覆された導線を巻回して構成され、シールドケースに収納され、所定プリント配線基板に実装されていた。
【０００３】
また、近時、電子機器などの実装機器の小型化の要求に伴い、積層セラミック技術を応用した積層インダクタがある。この構造は、複数のセラミック層から成る積層体において、各セラミック層の各層間にコイルパターンを形成し、また各セラミック層にビアホール導体を形成して、複数のコイルパターンとビアホール導体とでコイルを達成するとともに、各セラミック層の各層間に所定回路となる内部配線を形成し、また各セラミック層にビアホール導体を形成して、所定回路を達成した積層インダクタ基板がある（特許文献１参照。）。
【０００４】
さらに、上述のコイルの漏洩磁束を防止する方法としては、本出願人は先に、コイルの周囲に、積層体の積層方向を貫く例えば４つの複数のビアホール導体を形成した積層インダクタを提案した。
【０００５】
この積層インダクタは、図３に示すように、例えば積層体８０は、例えば９層のセラミック層８１ａ〜８１ｆ、８１ｘ、８１ｙから構成されており、セラミック層８１ｘ、８１ａ〜８１ｆの各層間には所定ターン数、例えば１ターンのコイルパターン８２ａ〜８２ｆが配置されており、さらに、セラミック層８１ａ〜８１ｅには、各コイルパターン８２ａ〜８２ｅの他端と各コイルパターン８２ｂ〜８２ｆの一端とを接続するためのビアホール導体８３ａ〜８３ｅが形成されている。これにより、コイルパターン８２ａの一端からコイルパターン８２ｆの他端で一連のコイルが達成される。
【０００６】
このコイルからの漏洩磁束を防止するために、例えば、セラミック層８１ｘ、８１ｙ上に短絡導体膜８４ｘ、８４ｙを形成し、各セラミック８１ｘ、８１ａ〜８１ｆの周囲には、短絡導体膜８４ｘ、８４ｙを接続するビアホール導体８５ａ〜８５ｄが形成されている。
【０００７】
これにより、短絡導体膜８４ｘ、８４ｙ及びビアホール導体８５ａ〜８５ｄによって、コイルの周囲には４つの閉ループ回路が形成されることになる。
【０００８】
【特許文献１】
特開昭６３−２９９１０号公報
【０００９】
【発明が解決しようとする課題】
ここで、この積層インダクタ内に、所定回路網を内装する積層インダクタ基板において、コイルの特性や回路の構成によもよるが、例えばコイルをトランスとして用いる場合、所定コイルを達成するためのコイルパターンの積層数と、所定回路網を形成するに必要な内部配線の積層数とでは、コイルパターンの積層数が多く必要となる。
【００１０】
このような場合、短絡導体膜８４ｘ、８４ｙ、ビアホール導体８５ａ〜８５ｄから成る閉ループ回路の開口が大きくなり、コイルからの漏洩磁束を閉ループ回路で、充分に電流に変化させることができず、若干量の漏洩磁束が発生してしまうという問題が発生していた。
【００１１】
これにより、所定回路網に悪影響を与えてしまい、所定回路の動作に誤動作を与えることが考えられる。
【００１２】
本発明は、上述の問題点に鑑みて、案出されたものであり、その目的は、コイルと所定回路網とを積層体に一体化するにあたり、コイルからの漏洩磁束を完全に遮断して、信頼性の高い回路動作を達成することができる積層インダクタ基板の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の積層インダクタ基板の製造方法は、セラミック層を複数積層して成る積層体に、各層間に配置されたコイルパターン、各層に形成されコイルパターンどうしを接続するビアホール導体から成るコイルを内装するとともに、各層に配置した内部配線から成る所定回路網を内装し、前記コイルの周囲に、前記積層体の積層方向に貫くシールド壁を形成してなる積層インダクタ基板であって、
前記セラミック層および前記シールド壁の一部が下記工程１乃至工程３を経て形成されることを特徴とするものである。
【００１４】
（工程１）光硬化モノマーを含有したセラミックスリップ材を用いて塗膜を形成する。
【００１５】
（工程２）前記塗膜に露光処理および現像処理を施すことによってシールド壁に対応する貫通凹部を形成する。
【００１６】
（工程３）前記貫通凹部内に導体を充填し、しかる後、前記塗膜および前記導体を焼成することによってセラミック層およびシールド壁の一部を形成する。
【００１７】
【作用】
本発明の製造方法によって得られる積層インダクタ基板は、複数積層したセラミック層内に配置されたコイルの周囲に、積層方向の厚みを貫くようにシールド壁が配置されている。従って、コイル周囲へのコイルの漏洩磁束を、積層方向に壁状に形成されたシールド壁によって有効に遮断することができ、同一積層体内に形成した回路網に対して悪影響を与えることがなく、安定した回路動作が可能となる。
【００１８】
また本発明の製造方法によれば、積層体の積層方向にシールド壁を形成する場合であっても、光モノマーを含有するスリップ材で塗膜を形成し、この塗膜を選択的な露光処理・現像処理、さらに現像処理によって形成された貫通凹部に導体を充填することによって、簡単、且つ確実に積層インダクタ基板を形成することができる。この時、積層数の増加やコイルパターンの形状に係わらず、常に安定して、塗膜やコイルパターンの導体膜を安定且つ確実に形成できる。
【００１９】
【実施例】
以下、本発明の積層インダクタ基板を図面を用いて詳説する。
【００２０】
図１は本発明の製造方法によって製作された積層インダクタ基板の断面図、図２は本発明の製造方法によって製作された積層インダクタ基板に用いられる積層体１の分解斜視図である。
【００２１】
同図に示す積層インダクタ基板は、セラミック層もしくは磁性体層を複数積層して成る積層体に、各層間に配置されたコイルパターン、各層に形成されコイルパターンどうしを接続するビアホール導体から成るコイルを内装するとともに、各層に配置した内部配線から成る所定回路網を内装して成り、前記コイルの周囲には、積層体の積層方向に貫くシールド壁が形成されている。
【００２２】
ここでシールド壁４４、５４は、コイルパターン２ｂ〜２ｇから構成されるコイルの周囲、例えば、内部配線８からなる所定回路と分離するようにして、積層体１の積層方向に貫くように形成されている。
【００２３】
具体的には、シールド壁４４、５４は、セラミック層１ｂ〜１ｆの厚みを貫く直線状の導体４４ｂ〜４４ｆ、５４ｂ〜５４ｆ及びセラミック層１ｇ上に形成した直線状の導体膜４４ｇ、５４ｇとが積層方向に互いに接続して構成されている。ここで、セラミック層１ｇの厚みを貫通していないのは、例えば積層体１の表面に露出すると表面配線２０（裏面側にも表面配線を形成することは任意にできる）の設計の制約事項となるので、例えば、シールド壁４４、５４をアース電位とするためには、あえてセラミック層１ａや１ｇを貫通するように形成して、表面の露出部分でもってアース導体と接続しても構わない。
【００２４】
これにより、コイル成分の漏洩磁束はシールド壁４４、５４によって完全に遮断され、漏洩磁束による回路の誤動作が完全に防止することができる。
【００２５】
ここで、コイルの周囲に、積層方向に渡って一面の壁状の導体膜を形成することは、通常のグリーンシート多層方法では不可能であり、また、セラミックペーストと導電性ペーストの選択的な印刷のと繰り返しによる印刷多層であっても、積層数が増加するとシールド壁の周辺において積層ずれが発生してしまい実質的に不可能である。
【００２６】
このような構造を達成するために、以下の選択的な露光処理・現像処理を行う製造方法によって達成される。
【００２７】
まず、積層工程に用いる支持基板、セラミック層となるセラミックスリップ材、導電性ペーストを準備する。
【００２８】
支持基板は、セラミック基板、ガラス基板、耐熱性樹脂フィルムなどが例示でき、支持基板から積層体を剥離することを容易にするため、支持基板の表面に水溶性シートや発泡反応を行う発泡層を形成しても構わない。
【００２９】
セラミックスリップ材は、セラミック粉末、必要に応じてガラス材料、光硬化可能なモノマー、有機バインダと、有機又は水系溶剤を均質混練して得られる。
【００３０】
セラミック粉末としては、クリストバライト、石英、コランダム（αアルミナ）、ムライト、ジルコニア、コージェライト等の粉末、Ｍｎ−Ｚｎフェライト、Ｎｉ−Ｚｎフェライトの焼結体などが例示できる。
【００３１】
ガラス材料としては、複数の金属酸化物を含むガラスフリットであり、焼成処理した後にコージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライト及びその置換誘導体の結晶を少なくとも１種析出するものが好ましい。その一例として、Ｂ２Ｏ３、ＳｉＯ２、Ａｌ２Ｏ３、ＺｎＯ、アルカリ土類酸化物を含むものである。
【００３２】
光硬化可能なモノマーは、熱分解性に優れたものであり、スリップ材の塗布・乾燥後の露光によって光重合されるものであり、遊離ラジカルの形成、連鎖生長付加重合が可能で、２級もしくは３級炭素を有したモノマーが好ましく、例えば少なくとも１つの重合可能なエチレン系基を有するブチルアクリレート等のアルキルアクリレートおよびそれらに対応するアルキルメタクリレートが有効である。また、テトラエチレングリコールジアクリレート等のポリエチングリコールジアクリレートおよびそれらに対応するメタクリレートなどが挙げられる。
【００３３】
有機バインダーは、スリップの粘性を決めるものであるため、固形分との濡れ性も重視せねばならず、アクリル酸もしくはメタクリル酸系重合体のようなカルボキシル基、アルコール性水酸基を備えたエチレン性不飽和化合物が好ましい。
【００３４】
溶剤として、有機系溶剤の他に、水系溶剤を用いることができるが、この場合、光硬化可能なモノマー及び有機バインダは、水溶性である必要があり、モノマー及びバインダには、親水性の官能基、例えばカルボキシル基が付加されている。その付加量は酸価で表せば２〜３００あり、好ましくは５〜１００である。
【００３５】
また、スリップ材には、増感剤、光開始系材料等を必要に応じて添加しても構わない。例えば、光開始系材料としては、ベンゾフェノン類、アシロインエステル類化合物などが挙げられる。
【００３６】
次に、導電性ペーストは、Ａｕ単体、Ａｕ−Ｐｔなどの金系、Ａｇ単体、Ａｇ−Ｐｄ、Ａｇ−Ｐｄ−Ｐｔなどの銀系、Ｃｕ単体、Ｃｕ−Ｐｄなどの銅系、Ｍｏ、Ｗなど高融点金属系などの金属材料と低融点ガラス成分と有機バインダーと有機溶剤、光硬化モノマーとを均質混練したものが用いられる。
【００３７】
金属材料は、積層体の焼成温度、即ちセラミック層１ａ〜１ｇの焼結挙動と近似させることが重要であり、例えば、スリップ材にガラス−セラミック等のセラミック材料を用いて、低温焼成（８５０〜１０５℃で焼成）する場合には、金系、銀系、銅系材料が用いられる。また、スリップ材に主にアルミナセラミックを用いる場合には、ＰｔやＰｄの比率が高い金系、銀系、銅系材料や高融点金属が用いられる。
【００３８】
低融点ガラス成分は、特に積層体の焼成温度、即ちセラミック層１ａ〜１ｇの焼結挙動と近似させるものであり、そのガラス成分の屈伏点を７００〜８００℃となるものを使用することが重要である。
【００３９】
また、有機バンイダー、有機溶剤、さらに、必要に応じて混練する光硬化モノマーはスリップ材と同一である。
【００４０】
次に、積層工程を説明する。
【００４１】
まず、支持基板の表面にスリップ材を用いてセラミック層１ｇとなる塗膜を形成する。具体的には、塗膜は、例えば固形成分としてガラス−セラミックから成るスリップ材を塗布し、乾燥処理して、４０〜１２０μｍ程度になるように、塗布、乾燥して形成する。実施例では、セラミック層１ｇにビアホール導体が形成されていないため、選択的な露光・現像処理は省略できるが、塗膜を全面に露光処理のみを行うことが望ましい。
【００４２】
ここで、塗布方法は、塗膜の表面を均一にするために用いられるために、例えば、ドクターブレード法（ナイフコート法）、ロールコート法、印刷法などが挙げられる。特に、ドクターブレード法では、支持基板などの表面（塗布面）状況にかかわらず、塗布した塗膜の表面をブレードでさらえるために、塗布後の塗膜の表面が平坦化することができる。
【００４３】
また、乾燥方法としては、バッチ式乾燥炉、インライン式乾燥炉を用いて行われ、乾燥条件は、１２０℃以下が望ましい。また、急激な乾燥は、表面にクラックを発生される可能性があるため、急加熱は避けることが重要となる。
【００４４】
さらに、露光処理は、塗膜の全面に、低圧、高圧、超高圧の水銀灯系露光光を、例えば強度１０〜２０ｍＪ／ｃｍ２程度、時間１５〜３０秒程度照射して、塗膜中の光硬化モノマーに重合反応を起こして、硬化を行う。
【００４５】
次に、上述の塗布した塗膜の表面に、セラミック層１ｇとセラミック層１ｅとの層間に配置されるコイルパターン２ｇ、内部配線８、導体パターン４４ｇとなる導体膜を形成する。
【００４６】
具体的には、例えば導電性材料として、銀系導体材料を有し、且つ光硬化モノマーを含有するＡｇ系導電性ペーストを用いてスクリーン印刷によって所定形状に印刷し、乾燥を行い、露光による光硬化を行う。
【００４７】
ここで、光硬化処理は、上述の塗膜の光硬化処理と同様の条件で行う。この導体膜の光硬化処理は、次のセラミック層１ｆとなる塗膜を形成し、選択的な露光・現像した時、この導体膜の一部が露出することになるが、この現像液によって導体膜が侵されないようにするものである。
【００４８】
次に、セラミック層１ｇとなる塗膜上に形成された導体膜を完全に被覆するように、セラミック層１ｆとなる塗膜を形成する。
【００４９】
具体的には、セラミック層１ｇとなる塗膜と同様に上述のスリップ材を用いて塗布・乾燥を行う。
【００５０】
次に、セラミック層１ｆの厚み方向を貫くビアホール導体３ｆ、９、シールド壁４４、５４（４４ｆ、５４ｆ）となる貫通凹部を塗膜に形成する。
【００５１】
具体的には、セラミック層１ｆとなる塗膜においてビアホール導体３、７、シールド壁４４、５４の一部４４ｆ、５４ｆとなる部分に貫通凹部（下側開口が塗膜や導体によって閉塞されているので、貫通凹部という）が形成されるように溶化部を選択的に露光処理で形成するとともに、この溶化部を現像処理によって除去することによって達成される。
【００５２】
上述の選択的な露光処理は、塗膜中の光硬化モノマーが、露光光の照射によって光重合されるネガ型であるため、貫通凹部となる溶化部のみが露光光が照射されないようにして行われる。これは、例えば、塗膜の表面に、貫通凹部となる溶化部のみが露光処理されないように所定パターンが形成されたフォトターゲットを載置して、上述の露光条件で露光処理を行う。
【００５３】
上述の現像処理は、クロロセン、１，１，１−トリクロロエタン、アルカリ現像溶剤を例えばスプレー現像法やパドル現像法によって、少なくとも溶化部に噴射したり、接触したりして現像処理を行う。具体的な現像条件として、例えばスプレー法で３０秒程度の噴射により行われる。その後、必要に応じて洗浄及び乾燥を行なう。
【００５４】
次に、セラミック層１ｆとなる塗膜の貫通凹部にビアホール導体３、７、シールド壁４４、５４の一部となる導体を充填し、同時に塗膜上に、セラミック層１ｆとセラミック層１ｄとの間に配置されるコイルパターン２ｆ、内部配線８となる導体膜を形成する。
【００５５】
具体的には、上述の導電性ペーストを用いて、印刷などにより、貫通凹部に導体を充電し、同時にコイルパターン２ｆ、内部配線８となる導体膜を形成する。
【００５６】
また、ディスペンサーなどを用いて貫通凹部に導電性ペーストの供給によって行った後、コイルパターン２ｆ、内部配線８となる導体膜を印刷しても構わない。
【００５７】
次に、導電性ペーストを所定形状に印刷可能なスクリーン印刷により印刷形成し、乾燥処理後、露光処理により光硬化を行う。
【００５８】
同様にして、セラミック層１ｄとなる塗膜をスリップ材の塗布・乾燥により形成し、ビアホール導体３ｄ、９、シールド壁４４、５４の一部４４ｄ、５４ｄとなる貫通凹部を選択的な露光・現像処理によって形成し、塗膜の貫通凹部にビアホール導体３ｄ、９、シールド壁４４、５４の一部４４ｄ、５４ｄとなる導体を充填するとともに、コイルパターン２ｄ、内部配線８・・となる導体膜を形成し、最後にセラミック層１ａとなる塗膜をスリップ材の塗布・乾燥により形成する。
【００５９】
尚、セラミック層１ａにビアホール導体９を形成する場合、上述のように塗膜の選択的な露光処理・現像処理後、導電性ペーストで貫通凹部を充填して、未焼成の積層体が完成する。
【００６０】
次に、積層インダクタ基板の形状に応じてプレス成型により分割溝を形成し、支持基板と積層体とを分離したり、また、支持基板と積層体とを分離した後、個々の積層体本体の寸法を考慮して裁断する。
【００６１】
次に、未焼成状態の積層体を焼成する。
【００６２】
焼成工程は、脱バインダ過程と焼結過程からなる。脱バインダ過程は、塗膜、コイルパターン２、内部配線６となる導体膜及びビアホール導体３、９、シールド壁４４、５４となる導体に含まれる有機成分を焼失するためであり、例えば６００℃以下である。
【００６３】
また、焼結過程は、塗膜のガラス成分を充分に軟化させて、セラミック粉末の粒界に均一に充填させ、積層体の一定強度を達成させ、同時に、導体膜の銀系粉末を粒成長させて、低抵抗化させるとともに、絶縁層と一体化させるものであり、酸化性雰囲気又は中性雰囲気でピーク温度８５０〜１０５０℃で行う。これにより、各塗膜はセラミック層１ａ〜１ｅに、導体膜はコイルパターン２ｂ〜２ｆ、内部配線８に、導体はビアホール導体３ｂ〜３ｆ、９、シールド壁４４、５４となる。
【００６４】
その後、焼成された積層体１を必要に応じて端子電極を含む表面配線２０を導電性ペーストの焼きつけにより形成し、また分割溝に沿って分割を行い、さらに各種電子部品やコア部材４を配置する。
【００６５】
以上のような本発明の積層インダクタ基板の製造方法においては、光硬化モノマーを含むスリップ材を用いてセラミック層１ａ〜１ｅを形成され、また、塗膜の選択的な露光処理・現像処理によって、塗膜中の任意の箇所にビアホール導体３ｂ〜３ｆ、９やシールド壁４４、５４となる貫通凹部を形成し、この貫通凹部への導電性ペーストの充填によってビアホール導体３ｂ〜３ｆ、９やシールド壁４４、５４の一部を簡単に形成することができる。
【００６６】
従って、シールド壁４４、５４がセラミック層１ｂ〜１ｆの全幅を貫きセラミック層を分断するような形状であっても、ビアホール導体３の形状、径を任意の大きさで簡単に形成でき、コイルの漏洩磁束を完全に遮断することができ、内部配線８などから成る所定回路の動作に誤動作を与えることが皆無となる。
【００６７】
尚、上述の実施例において、シールド壁４４、５４がコイルの周囲の対向する２辺に形成させれているが、コイルを全て取り囲むように、４辺に夫々形成したり、また、コイルの全周囲を取り囲む１つのシールド壁を形成しても構わない。
【００６８】
また、上述の実施例では、積層体１内に１つのコイルが形成されているが、複数のコイルを形成して、これらをコア部材で結合したトランス部品としても構わない。
【００６９】
さらに、支持基板に焼成済みセラミック基板を用いて、支持基板から積層体を剥離せず、この支持基板を積層体の一部として用いることができる。この場合、焼成済みセラミック基板表面に予めコイルパターンを形成しておいても構わない。
【００７０】
【発明の効果】
本発明の製造方法によって得られる積層インダクタ基板は、コイルから発生する漏洩磁束がシールド壁によって遮断されるようになっているため、同一積層体内に配置した内部配線からなる所定回路網に悪影響を与えることがなく、安定した回路動作が可能となる。
【００７１】
また本発明の製造方法によれば、積層体の積層方向にシールド壁を形成する場合であっても、光モノマーを含有するスリップ材で塗膜を形成し、この塗膜を選択的な露光処理・現像処理、さらに現像処理によって形成された貫通凹部に導体を充填することによって、簡単、且つ確実に積層インダクタ基板を形成することができる。この時、積層数の増加やコイルパターンの形状に係わらず、常に安定して、塗膜やコイルパターンの導体膜を安定且つ確実に形成できる。
【図面の簡単な説明】
【図１】本発明の製造方法によって製作した積層インダクタ基板の断面図である。
【図２】本発明の製造方法によって製作した積層インダクタ基板に用いられる積層体の分解斜視図である。
【図３】従来の積層インダクタ部品における積層体の分解斜視図である。
【符号の説明】
１・・・積層体
１ａ〜１ｇ・・・シート
２ｂ〜２ｇ・・・コイルパターン
３ｂ〜３ｆ・・・ビアホール導体
８　・・・内部配線
９　・・・ビアホール導体
４４、４５・・・シールド壁
【図１】
2004006922.tif 000003
【図２】
2004006922.tif 000004
【図３】
2004006922.tif 000005