(57)【要約】【課題】出力電圧が温度依存性を有する回路であって、製造ばらつきの影響を抑制することのできる電圧変換回路を提供する。【解決手段】電圧変換回路を構成するカレントミラー部もしくは出力部のいずれか一方にしか抵抗部が接続されない構成とするものである。これにより、いずれか一方の部を構成するトランジスタのＳファクタおよび抵抗部の抵抗値により、出力電圧の温度依存性を決定でき、２つの部のトランジスタ間および複数の抵抗材料による製造ばらつきを抑制できる。【選択図】  図１
2004259951.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧の電圧値を回路内に設けられた抵抗部の抵抗値の温度変化に応じて変換し出力電圧を出力する電圧変換回路であって、
第１の電圧線と第１のノードとの間に接続された第１のトランジスタを有し、この第１のトランジスタに前記入力電圧が与えられことにより入力電流を流す入力部と、
前記第１のノードと前記第１の電圧線と異なる電圧を供給する第２の電圧線との間に接続された第２のトランジスタ、および前記入力電流に応じた出力電流が流れる第２のノードと前記第２の電圧線との間に接続された第３のトランジスタとを有し、この第２および第３のトランジスタによりカレントミラーを構成するカレントミラー部と、
前記第２のノードと前記第１の電圧線との間に接続された第４のトランジスタを有し、前記出力電流に応じた前記出力電圧を前記第２のノードから出力する出力部と、
前記第２の電圧線と前記第２のトランジスタとの間、または前記第１の電圧線と前記第４のトランジスタとの間のいずれか一方の間のみに接続された前記抵抗部とを備え、
前記回路内の他の部分のいずれにも前記抵抗部および他の抵抗部を備えない電圧変換回路を含む半導体装置。
【請求項２】
複数の前記電圧変換回路がカスケード接続された電圧変換回路段を含む請求項１に記載の半導体装置。
【請求項３】
第１の電圧線に接続され前記入力電圧を受け入力電流を流す入力部と、前記第１の電圧線とは異なる電圧を供給する第２の電圧線に接続され前記入力電流に応じて出力電流を供給するカレントミラー部と、前記第１の電圧線に接続され前記出力電流に応じて前記出力電圧を出力する出力部と、前記カレントミラー部と前記第２の電圧線の間または前記出力部と前記第１の電圧線の間に接続された抵抗部とを有する電圧変換回路が複数カスケード接続された電圧変換回路段を含むものであって、
前記電圧変換回路を構成する回路素子の接続関係は各段で同じであり、温度上昇に合わせて各段の前記各抵抗部の抵抗値はいずれもが上昇して各段の前記出力電圧が上昇し、または温度上昇に合わせ各段の前記各抵抗部の抵抗値はいずれもが低下して各段の前記出力電圧が低下する半導体装置。
【請求項４】
前記抵抗部は、各々の前記電圧変換回路内で１箇所のみであり、
その他の部分には前記抵抗部および他の抵抗部を有しない、請求項３に記載の半導体装置。
【請求項５】
前記電圧変換回路段において、少なくとも２つの前記電圧変換回路間の前記抵抗部は互いに温度特性の異なる抵抗材料である請求項２から４のいずれかに記載の半導体装置。
【請求項６】
他の抵抗部を有し前記電圧変換回路段の初段に前記入力電圧を供給する定電圧源回路を含み、
前記電圧変換回路段の少なくとも初段を除く他の段の抵抗部の抵抗材料と前記定電圧源回路の抵抗部の抵抗材料とが同一の抵抗材料である請求項２から５のいずれかに記載の半導体装置。
【請求項７】
前記抵抗部の抵抗材料が等しいものの間において、抵抗部のパターンが同じパターン幅を持ってそれぞれの抵抗値に応じた長さを有する請求項６に記載の半導体装置。
【請求項８】
前記抵抗部の抵抗材料が同じ電圧変換回路間では、前記抵抗部のパターンが同じパターン幅を持ってそれぞれの抵抗値に応じた長さを有する請求項２から６のいずれかに記載の半導体装置。
【請求項９】
前記電圧変換回路段のうち、いずれかの段の前記抵抗部は、可変抵抗を含む請求項２から６のいずれかに記載の半導体装置。
【請求項１０】
前記電圧変換回路段のうち、初段の電圧変換回路の抵抗部のみが可変抵抗を含むことを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記電圧変換回路段のうち、最終段を除く途中の段のいずれかの出力電圧を選択し、この出力電圧に対応した電圧を出力可能な出力電圧発生回路を含む請求項２から１０のいずれかに記載の半導体装置。
【請求項１２】
前記電圧変換回路段の初段に前記入力電圧を供給する定電圧源回路を含み、
この定電圧源回路を構成するトランジスタのゲート幅を可変とすることで前記入力電圧を調節可能な請求項２から５のいずれかに記載の半導体装置。
【請求項１３】
前記電圧変換回路段の各段の同一の構成部分のトランジスタは、それぞれゲート長およびゲート幅の等しいトランジスタのパターンを単数または複数並列に接続したものである請求項２から１０のいずれかに記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力電圧の電圧値を回路内に設けられた抵抗部の抵抗値の温度変化に応じて変換し出力電圧を出力する電圧変換回路を含む半導体装置に関するものである。
【０００２】
【従来技術】
近年、携帯電話やＰＤＡなどの携帯機器が一般に広く普及するにつれ、それら機器が処理する情報量も飛躍的に増大している。そのため、ワークメモリの大容量化は著しく、ビットコストの観点からＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）セルベースの半導体メモリが主に使用されている。
しかし、電池駆動である携帯機器にとって、ＤＲＡＭセルに必須なリフレッシュ動作による待機時電流の増加は重大な問題である。
【０００３】
一方、ＤＲＡＭセルのデータ保持時間は、動作温度に大きく影響され、温度が高くなると急激にデータ保持時間は短くなるため、この特性に合わせるようリフレッシュインターバルを温度と共に変化させることが望ましい。
より具体的には、温度が低くなるほどリフレッシュインターバルが伸びるように制御することで、携帯機器が一般に使用される室温付近でのリフレッシュ動作電流を低減させ、携帯機器の待機時消費電流を削減している。
このように、リフレッシュインターバルを決める発振回路であるリングオシレータに流す電流を温度に応じて調節する方法が従来から用いられていた（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開平９−２０４７７３号公報（第７−第８頁、第１−第５図）
【０００５】
【発明が解決しようとする課題】
従来においては、次段のトランジスタが一定の電流を流すことができるよう、次段のトランジスタのゲート電極に一定の電圧を供給する電圧変換回路、機能的には入力電圧の電圧値を異なる電圧値に変換して出力電圧を出力する回路、（以後電圧変換回路と記す）が温度依存性を有して出力電圧を変化させていた。
この出力電圧の変化に応じてリングオシレータに流れる電流が変わり、発振周波数が変化していた。
しかしながら、ＭＯＳトランジスタと電源電圧線との間に接続される抵抗の抵抗値等の製造ばらつきによって、温度依存性がばらつくことがわかって来ている。
これらは、ウエハ毎やウエハ面内でチップごとに必ずしも同じ傾向に変化してばらつくとは限らないものである。
【０００６】
この発明は、上述のような課題を解決するためになされたものであり、温度依存性を有する電圧変換回路において、製造ばらつきの影響を抑制することを目的としたものである。
また、ばらつきの制限要求度に応じた温度依存性を有する電圧変換回路を得ることを目的としたものである。
【０００７】
【課題を解決するための手段】
本発明に係る半導体装置は、入力電圧の電圧値を回路内に設けられた抵抗部の抵抗値の温度変化に応じて変換し出力電圧を出力する電圧変換回路であって、第１の電圧線と第１のノードとの間に接続された第１のトランジスタを有し、この第１のトランジスタに前記入力電圧が与えられことにより入力電流を流す入力部と、第１のノードと第１の電圧線と異なる電圧を供給する第２の電圧線との間に接続された第２のトランジスタ、および入力電流に応じた出力電流が流れる第２のノードと第２の電圧線との間に接続された第３のトランジスタとを有し、この第２および第３のトランジスタによりカレントミラーを構成するカレントミラー部と、第２のノードと第１の電圧線との間に接続された第４のトランジスタを有し、出力電流に応じた出力電圧を第２のノードから出力する出力部と、第２の電圧線と第２のトランジスタとの間、または第１の電圧線と第４のトランジスタとの間のいずれか一方の間のみに接続された抵抗部とを備え、回路内の他の部分のいずれにも抵抗部および他の抵抗部を備えないものである。
【０００８】
本発明に係る他の半導体装置は、第１の電圧線に接続され入力電圧を受け入力電流を流す入力部と、第１の電圧線とは異なる電圧を供給する第２の電圧線に接続され入力電流に応じて出力電流を供給するカレントミラー部と、第１の電圧線に接続され出力電流に応じて出力電圧を出力する出力部と、カレントミラー部と第２の電圧線の間または出力部と第１の電圧線の間に接続された抵抗部とを有する電圧変換回路が複数カスケード接続された電圧変換回路段を含むものであって、電圧変換回路を構成する回路素子の接続関係は各段で同じであり、温度上昇に合わせて各段の各抵抗部の抵抗値はいずれもが上昇して各段の出力電圧が上昇し、または温度上昇に合わせ各段の各抵抗部の抵抗値はいずれもが低下して各段の出力電圧が低下するものである。
【０００９】
【発明の実施の形態】
従来、発明者において、電圧変換回路の特性ばらつきが生じることはわかってきていたものの、どの部分がばらつきに大きく影響し、また、製造方法ではなく、回路構成でどのように抑えるかは適切な解析が十分できていなかった。
図２６に示すものは、当社において先に検討された参考例としての電圧変換回路１０１である。
この回路の特徴は、２つの抵抗ＲａとＲｎを用いることで、大きな温度変化特性を得られることである。
【００１０】
しかしながら、今回の解析からわかってきたことは、以下のことである。
Ｐ型ＭＯＳトランジスタＭＰＡのソースに接続される抵抗Ｒｐと、  Ｎ型ＭＯＳトランジスタＭＮＢのソースに接続される抵抗Ｒｎとは、接続の容易性等の問題から、異なる材料の抵抗を用いている。
しかしながら、異なる材料間では抵抗値のばらつきが大きくなる傾向にあることである。
【００１１】
さらに、入力電流Ｉｐｉ側は、  Ｐ型ＭＯＳトランジスタ、出力電流Ｉｐｏ側は、  Ｎ型ＭＯＳトランジスタのＳファクタが温度変化の要素となり、  Ｎ型と  Ｐ型の間のＳファクタのばらつきが問題となることがわかってきた。
以降の実施の形態では、これらのことを考慮したばらつきを抑制する回路を見出した。
【００１２】
実施の形態１．
図１に本実施の形態の電圧変換回路を示す。
図１において、電圧変換回路１は、第１の電圧線である接地線に接続され、電圧変換回路の入力電圧ＢＩＡＳＬ０が入力される入力部ＩＮＡと、接地線に接続され、入力電圧ＢＩＡＳＬ０に応じて電圧変換回路の出力電圧ＢＩＡＳＬ１を出力する出力部ＯＵＴＡと、第２の電圧線であるＶｃｃ線に接続され、入力電圧ＢＩＡＳＬ０に応じて、入力部ＩＮＡに流れる入力電流ＩＬ１に応じて、出力部ＯＵＴＡに流れる出力電流ＩＲ１を変化させるカレントミラー部ＣＵＡと、Ｖｃｃ線とカレントミラー部の間に接続される抵抗部から構成される。
なお、温度変化によって抵抗部の抵抗値が変化することで、出力電流ＩＲ１および出力電圧ＢＩＡＳＬ１が変化するものである。
また、今後の説明において、入力および出力電流の変化を説明した場合は、これに応じて、入力および出力電圧が変化しているものとし、また、逆に入力および出力電圧の変化を説明した場合は、これに応じて、入力および出力電流が変化しているものとする。
【００１３】
次に、本実施の形態の電圧変換回路の構成を詳細に述べる。
図１において、第１のトランジスタである入力部ＩＮＡを構成するＮ型ＭＯＳトランジスタＭＮ１は、第１ノードＮ１に一方の導通端であるドレインが接続され、電圧変換入力電圧ＢＩＡＳＬ０が入力されるノードに制御端であるゲートが接続され、他方の導通端であるソースが接地線に接続されている。
カレントミラー部ＣＵＡは、入力電流ＩＬ１径路の第１のノードＮ１に接続された第２のトランジスタであるＰ型ＭＯＳトランジスタＭＰ１および第２のノードに出力電流ＩＲ１を供給する第３のトランジスタであるＰ型ＭＯＳトランジスタＭＰ２で構成される。
また、Ｐ型ＭＯＳトランジスタＭＰ１は、第３のノードＮ３に一方の導通端であるソースが接続され、制御端であるゲートおよび他方の導通端であるドレインが第１のノードＮ１に接続されている。
さらに、Ｐ型ＭＯＳトランジスタＭＰ２は、Ｖｃｃ線に一方の導通端であるソースが接続され、制御端であるゲートが第１のノードＮ１に接続され、他方の導通端であるドレインが電圧変換回路１の第２のノードＮ２に接続されている。
出力部ＯＵＴＡを構成する第４のトランジスタであるＮ型ＭＯＳトランジスタＭＮ２は、出力電圧ＢＩＡＳＬ１が出力される第２のノードＮ２に一方の導通端であるドレインおよび制御端であるゲートが接続され、他方の導通端であるソースが接地線に接続されている。
【００１４】
最後に、抵抗部は、図１において抵抗Ｘであり、Ｖｃｃ線と第３のノードＮ３の間、つまりＶｃｃ線とカレントミラー部ＣＵＡの間に接続されている。
次に、この電圧変換回路１の特徴については、抵抗部である抵抗Ｘが、第３のノードＮ３とＶｃｃ線の間のみに設けられ、他の部分には抵抗が設けられていない点である。
また、この抵抗Ｘにかかる電圧は、例えばＰ型ＭＯＳトランジスタＭＰ１のＳファクタで示される電圧値の少なくとも１／２０以上のものである。
Ｓファクタは通常６０ｍＶ／ｄｅｃａｄｅ〜１００ｍＶ／ｄｅｃａｄｅであるので、抵抗Ｘにかかる電圧は、３ｍＶ以上ということになる。
さらに別の表現をすると、ここでは入力電流ＩＬ１の値にもよるが、例えばＩＬ１＝１μＡとすると、抵抗値は３ＫΩ以上程度のものとなる。
このため、本実施の形態等で述べる抵抗部の抵抗等とは、通常のソース、ドレイン等に付く活性領域やコンタクトによる寄生抵抗に加えてさらに別に設けられるものである。
【００１５】
また、抵抗Ｘは温度変化に応じて抵抗値が変化するものであり、使用用途に応じて、温度の上昇に伴い抵抗値が上昇する正の温度特性の抵抗材料、もしくは温度の上昇に伴い抵抗値が低下する負の温度特性の抵抗材料を選択することなる。
具体的には、例えば正の温度特性を示す抵抗材料としてｎ型ポリシリコン、ｎ型拡散層、ｐ型拡散層などを用いることができ、室温から７０〜８０℃に上昇するとそれぞれ、２〜４％、８〜１２％、８〜１２％程度抵抗値が上昇する。
また、負の温度特性を示す抵抗材料として不純物がドープされていないシリコンやゲルマニウム等が上げられる。
【００１６】
次に動作について述べる。
なお、ここでの  Ｐ型ＭＯＳトランジスタＭＰ１、ＭＰ２はサブスレッショルド領域で動作するものとする。このため、ゲート・ソース間電圧の少しの変化でも  Ｐ型ＭＯＳトランジスタを流れる電流は大きく変化する。
電圧変換回路１では、抵抗Ｘの抵抗値の温度変化により、図１に示す  Ｐ型ＭＯＳトランジスタＭＰ１のゲート・ソース間電圧ＶｇｓＬが変化する。
【００１７】
これに応じて、  Ｐ型ＭＯＳトランジスタＭＰ２のゲート・ソース間電圧ＶｇｓＲも変化し、出力電流ＩＲ１および出力電圧ＢＩＡＳＬ１が決まる。
さらに具体的には、抵抗部が正の温度特性を有する場合、温度が上昇すると、抵抗値が上昇し、Ｐ型ＭＯＳトランジスタＭＰ２のゲート・ソース間電圧ＶｇｓＲが大きくなり、出力電流ＩＲ１が増加し、出力電圧が上昇する。
また、抵抗部が負の温度特性を有する場合、温度が上昇すると、抵抗値が低下し、Ｐ型ＭＯＳトランジスタＭＰ２のゲート・ソース間電圧ＶｇｓＲが小さくなり、出力電流ＩＲ１が減少し、出力電圧が降下する。
【００１８】
つまり電圧変換回路１においては、出力電圧ＢＩＡＳＬ１の温度変化は、入力ＢＩＡＳＬ０が一定の場合、抵抗Ｘの抵抗値と  Ｐ型ＭＯＳトランジスタＭＰ１およびＭＰ２のサブスレッショルド領域の特性によりほぼ決定することができため、  Ｐ型ＭＯＳトランジスタのソースおよび  Ｎ型ＭＯＳトランジスタのソースに抵抗を設けるような図２６の電圧変換回路に比べ、両ＭＯＳトランジスタ間でのＳファクタのばらつきによる影響がなくなる点で優れている。
また、抵抗が１つで、抵抗材料を１つとできるので、抵抗材料間のばらつきの問題も生じない。
【００１９】
次に、上記の定性的な説明を式を用いて説明する。
具体的には、入力電流ＩＬ１と出力電流ＩＲ１の関係より求めていく。
ここで、ＭＰ１，ＭＰ２のチャネル幅をＷＬ１，ＷＲ１（ＷＬ１  ＞  ＷＲ１）とする。
なお、ＭＰ１，ＭＰ２のチャネル長は同じとする。
図１におけるＭＰ１，ＭＰ２のゲート・ソース間電圧の関係から以下の関係式（１）を得る。
【００２０】
ＶｇｓＬ（ＩＬ１）  ＋  ＩＬ１×ＲＬ１  ＝  ＶｇｓＲ（ＩＲ１）    ・・・（１）
【００２１】
ここで、ＶｇｓＬ（ＩＬ１）は入力電流ＩＬ１が流れるときのＭＰ１のゲート・ソース間電圧を示し、ＶｇｓＲ（ＩＲ１）は出力電流ＩＲ１を流すＭＰ２のゲート・ソース間電圧を示す。
図２には、ＭＰ１，ＭＰ２のサブスレッショルド領域における特性を示すものである。  縦軸は、ＭＯＳトランジスタのドレイン電流ｉの常用対数をとったものであるｌｏｇ（ｉ）、横軸はゲート・ソース間電圧Ｖｇｓを示す。
ここでＭＰ１，ＭＰ２のＳファクタをいずれもＳとし、Ｉをサブスレッショルド領域における任意の電流値を意味するとする。
図２から明らかなように、電流Ｉにおいて、以下の関係が成り立つ。
【００２２】
ＶｇｓＲ（Ｉ）  −  ＶｇｓＬ（Ｉ）  ＝  Ｓ  ×  ｌｏｇ（ＷＬ１／ＷＲ１）            ・・・（２）
【００２３】
さらに図２から明らかなように、以下の関係も成り立つ。
【００２４】
ｌｏｇ（ＩＲ１）  −  ｌｏｇ（ＩＬ１）  ＝  ｛ＶｇｓＬ（ＩＲ１）  −  ＶｇｓＬ（ＩＬ１）｝／Ｓ      ・・・（３）
【００２５】
次に、式（２）においてＩ＝ＩＲ１とし、式（１）から（３）を整理すると、ＩＬ１とＩＲ１の関係式（４）が次のように導出される。
【００２６】
ＩＲ１  ＝  （ＷＲ１／ＷＬ１）  ×  ＩＬ１  ×  １０（ＩＬ１ × ＲＬ１／Ｓ）  ・・・（４）
【００２７】
この式（４）を用いて、温度がＴａからＴｂまで変化した場合のＩＲ１の温度変化量（温度特性）ＩＲ１（Ｔｂ）／ＩＲ１（Ｔａ）＝ΔＩＲ１が式（５）のように求められる。
【００２８】
ΔＩＲ１  ＝  ΔＩＬ１  ×  １０［α × ｛１ − ΔＳ／（ΔＩＬ１ × ΔＲＬ１）｝］  ・・・（５）
【００２９】
ただし、ΔＩＬ１、ΔＳ、ΔＲＬ１は、ΔＩＬ１＝  ＩＬ１（Ｔｂ）／ＩＬ１（Ｔａ）、ΔＳ＝  Ｓ（Ｔｂ）／Ｓ（Ｔａ）、ΔＲＬ１＝ＲＬ１（Ｔｂ）／ＲＬ１（Ｔａ）  とそれぞれの温度変化量を表す。
また係数α（以後、増幅係数と呼ぶ）は、以下のものとする。
【００３０】
α＝ＩＬ１（Ｔｂ）  ×  ＲＬ１（Ｔｂ）／Ｓ（Ｔｂ）  ・・・（６）
【００３１】
ここで増幅係数αは、ある注目温度一点つまり温度Ｔｂで決まるものであり、その値は抵抗にかかる電圧をＳファクタで割ったものである。
式（５）より、電圧変換回路１において出力電流の温度変化量ΔＩＲ１は入力電流の温度変化量ΔＩＬ１に対して、以下の関係となる。
【００３２】
ΔＩＲ１／ΔＩＬ１  ＝  １０［α × ｛１ − ΔＳ／（ΔＩＬ１ × ΔＲＬ１）｝］  ・・・（７）
【００３３】
式（７）から、入力電流ＩＬ１の温度変化に対する出力電流ＩＲ１の温度変化の比が分かる。
例えば、ＤＲＡＭのリフレッシュタイマの電圧変換回路として使用する場合を想定すると、電圧変換回路の出力電流は正の温度特性、言い換えれば、温度の上昇と共に出力電流が増加する特性を持つことが望まれるため、式（７）から、ΔＳ／（ΔＩＬ１  ×  ΔＲＬ１）  ＜  １  が成立するように抵抗Ｘの材料を選べばよいことになる。
【００３４】
例えば、抵抗Ｘの材料をＮウエルのウエル抵抗とし、具体的な数値例を挙げると、α＝１、ΔＩＬ１＝１．１、ΔＳ＝１．２、ΔＲＬ１＝１．２の場合、ΔＩＲ１／ΔＩＬ１＝１．２３であり、ΔＩＲ１＝１．３６となる。
【００３５】
以上、式（７）から言えることは、抵抗Ｘの温度変化と  Ｐ型ＭＯＳトランジスタのＳファクターで、入力電流に対する出力電流の温度変化を決められることである。
式（７）でのΔＳは、Ｐ型ＭＯＳトランジスタのものであり、もう一方の  Ｎ型ＭＯＳトランジスタのＳファクタの影響は入らないため、  Ｐ型ＭＯＳトランジスタと  Ｎ型ＭＯＳトランジスタ間のＳファクターのばらつきの差異の影響が抑えられる。
また、抵抗も本回路の動作上、温度変化の影響がおよぶものは、抵抗Ｘ１つのみなので、他の異なる材料からなる抵抗のばらつきの影響も抑制できることとなる。
【００３６】
次に、本実施の形態のパターンレイアウトの例を図３に示す。
図３のパターンレイアウトは図１のＰ型ＭＯＳトランジスタＭＰ１，ＭＰ２、抵抗ＸおよびＶｃｃ線を示したものである。
図３において、ＰＤ１，ＰＳ１はそれぞれＭＰ１のドレイン活性領域、ソース活性領域、ＰＤ２，ＰＳ２はそれぞれＭＰ２のドレイン活性領域、ソース活性領域である。
ＰＧＡ１，ＰＧＡ２はそれぞれＭＰ１，ＭＰ２のゲート電極である。
ＡＲ１は抵抗Ｘを形成するジグザグ状パターンであって、Ｎウエルのウエル抵抗を形成する活性領域のパターンである。
配線ＮＬ１はノードＮ１に対応し、コンタクトＣＨ３，ＣＨ４，ＣＨ９，ＣＨ１０を介してそれぞれＰＳ１，ＰＧＡ１，ＰＧＡ２に接続されている。
配線ＮＬ２はノードＮ２に対応し、コンタクトＣＨ５，ＣＨ６を介してＰＳ２に接続されている。
配線ＮＬ３はノードＮ３に対応し、コンタクトＣＨ１，ＣＨ２，ＣＨ１１を介してそれぞれＰＤ１，ＡＲ１に接続されている。
配線ＶｃｃＬ１はＶｃｃ線であり、コンタクトＣＨ７，ＣＨ８，ＣＨ１２を介してそれぞれＰＤ２，ＡＲ１に接続されている。
【００３７】
このように、Ｐ型ＭＯＳトランジスタＭＰ２のドレインであるＰＤ２にＶｃｃ線ＶｃｃＬ１が直接接続されているが、Ｐ型ＭＯＳトランジスタＭＰ１のドレインであるＰＤ１は抵抗ＸであるＡＲ１を介して接続されている。
なお、図３ではＰ型ＭＯＳトランジスタＭＰ１とＭＰ２のチャネル幅ＷＬ１１とＷＲ１が等しいものを示しているが、上述したようにＰ型ＭＯＳトランジスタＭＰ１のチャネル幅はＰ型ＭＯＳトランジスタＭＰ２のチャネル幅より大きくする場合、Ｐ型ＭＯＳトランジスタＭＰ１を、図３に示すトランジスタパターンＴＡＡが複数並列に配置したものとしても良い。
この場合、基本となるトランジスタパターンが同じなので、チャネル幅の大きいトランジスタと小さいトランジスタで特性を揃えることができる。
【００３８】
実施の形態２．
次に、実施の形態１の電圧変換回路１をＤＲＡＭのリフレッシュタイマー用のリングオシレータへ適用した場合について説明する。
図４は、リフレッシュタイマのブロック図である。
電圧源回路２から出力電圧ＢＩＡＳＳにより、基本リングオシレータ３が制御され、基本リングオシレータ３からの発信信号ＲＣＹＣ０が逓倍回路４にてＮ倍されてリフレッシュタイマの発振周期ＲＣＹＣが決められる。
【００３９】
次に、図５に電圧源回路２の構成を示す。
電圧源回路２は、定電圧源回路５と、定電圧源回路５の出力電圧ＢＩＡＳＬ０が入力される実施の形態１で示した電圧変換回路１、電圧変換回路１の出力電圧ＢＩＡＳＬ１が出力電圧発生回路６に入力され、出力電圧ＢＩＡＳＳを出力する。
【００４０】
ここで、定電圧源回路５は、例えば図６に示されるものであり、通常Ｗｅａｋ  Ｉｎｖｅｒｓｉｏｎ型と呼ばれるものであり、カレントミラーを構成する  Ｐ型ＭＯＳトランジスタＭＰ１２とＭＰ１３はサブスレッショルド領域で動作している。
また、  Ｎ型ＭＯＳトランジスタＭＮ１２とＭＮ１３もカレントミラーを構成しているため正帰還がかかる構成になっており、ＢＩＡＳＬ０が出力となる。
また、出力電圧発生回路６は、図７に示されるものであり、  Ｐ型ＭＯＳトランジスタＭＰ１４に対する  Ｐ型ＭＯＳトランジスタＭＰ１５のサイズ倍（ゲート長が等しく、ゲート幅がそれぞれＷＲ０，ＷＬ０とすると、ＷＲ０／ＷＬ０倍となる。以後ミラー比と呼ぶ。）の電流増幅をはかり、電圧として出力するものである。
つまり、  Ｎ型ＭＯＳトランジスタＭＮ２１のゲートに入力される入力電圧ＢＩＡＳＬ１をレベル変換して  次段の回路動作に適した電圧レベルとなるようにＮ型ＭＯＳトランジスタＭＮ２２より出力電圧ＢＩＡＳＳとして出力する。
なお、通常、出力電圧変換回路６のトランジスタはしきい値電圧より高い電圧での動作を予定するものである。
【００４１】
次に図８に基本リングオシレータ３を示す。
Ｍ個（奇数）のインバータで基本的に構成され、各インバータのプルダウン側には電圧源回路２の出力電圧ＢＩＡＳＳを受ける  Ｎ型ＭＯＳトランジスタが挿入され、出力電圧発生回路６からミラーされる定電流Ｉｃ（Ｔ）で各インバータの出力ノードの電荷を引き抜くこととなる。
つまり、電圧変換回路１の変化に応じて、各インバータの駆動能力が制御され、基本リングオシレータ３の出力ＲＣＹＣ０の発振周波数が決められる。
【００４２】
さらに、逓倍回路４を介して、リフレッシュタイマの発振周期ＲＣＹＣが決められる。
以上のように、本実施の形態１の電圧変換回路１を用いることで、製造ばらつきの影響の少ない、温度依存性に優れたリフレッシタイマが実現できる。
【００４３】
実施の形態３．
実施の形態１、２においては、１つの電圧変換回路を例に示したが、電圧変換回路の出力電圧および出力電流の温度依存性を大きくしたい場合、１つの抵抗Ｘの温度変化のみによるのでは、製造の制限等から抵抗材料の選択が限られるため、大きな温度依存性が得られない場合がある。
このため、実施の形態３においては、より大きな温度依存性が得られるようにする電圧変換回路および電圧源回路を得るものである。
【００４４】
図９に本実施の形態３の電圧源回路２１を示す。
図９においては、電圧変換回路１と電圧変換回路１１をカスケード接続したものであり、電圧変換回路段を構成する。
電圧変換回路１と電圧変換回路１１はここでは、図１に示したものと同一のものとする。
カスケード接続することにより、１段では十分な温度特性を得られなくても、２段にして電圧変換回路段を構成することで、温度変化の大きい電圧変換回路を得られる。
次に、式を用いて説明する。
２段目の入力電流をＩＬ２、出力電流をＩＲ２、増幅係数をβ、抵抗値をＲＬ２とし、ＩＲ１＝ＩＬ２とする。
この場合、式（５）と同様に以下の式（８）が得られる。
【００４５】
ΔＩＲ２  ＝  ΔＩＬ２  ×  １０［β × ｛１ − ΔＳ／（ΔＩＬ２ × ΔＲＬ２）｝］        ・・・（８）
【００４６】
さらに、一段目の関係を考慮すると以下のようになる。
【００４７】
ΔＩＲ２  ＝  ΔＩＲ１  ×  １０［β × ｛１ − ΔＳ／（ΔＩＲ１ × ΔＲＬ２）｝］          ・・・（９）
【００４８】
ここで、具体的な数値例を挙げて電流の温度変化量について検討すると、実施の形態１で示した１段では、α＝１、ΔＩＬ１＝１．１、ΔＳ＝１．２、ΔＲＬ１＝１．２の場合、ΔＩＲ１＝１．３６となる。
これに対し、本実施の形態では、β＝１、ΔＳ＝１．２、ΔＲＬ２＝１．２の場合、ΔＩＲ２＝２．５０となる。
このように、１段ではΔＩＲ１＝１．３６であったものが、２段ではΔＩＲ２＝２．５０となり、温度変化量を大きくできる。
【００４９】
次に、パターンレイアウトについて述べる。
図１０に、１段めの電圧変換回路１と２段目の電圧変換回路のパターン図を示す。
電圧変換回路１および電圧変換回路１１のパターンは図３の一部と同様である。
電圧変換回路１１のパターンにおいて、ＰＤ２１，ＰＳ２１はそれぞれＰ型ＭＯＳトランジスタのドレイン活性領域、ソース活性領域、ＰＧＡ２１はゲート電極である。
ＡＲ２は抵抗Ｘ２を形成するジグザグ状パターンのＮウエルのウエル抵抗を形成する活性領域のパターンである。
なお、抵抗値を上げるため、パターン幅は同じとし、パターンの長さ、つまり図に示したジグザグ状のものを複数段に連続しても良い。
【００５０】
配線ＮＬ２１は、コンタクトＣＨ２３，ＣＨ２４を介してＰＳ２１に接続されている。
配線ＮＬ２３は、コンタクトＣＨ２１，ＣＨ２２，ＣＨ２０を介してそれぞれＰＳ２１，ＡＲ２に接続されている。
配線ＶｃｃＬ１はＶｃｃ線であり、コンタクトＣＨ３１を介してＡＲ２に接続されている。
本図では、電圧変換回路１と１１のトランジスタのパターンおよび抵抗Ｘと抵抗Ｘ２の設計上のパターンを同じとしている。
これにより寸法等の製造ばらつきを生じても、大きなばらつきにならないようできる。
また、特に抵抗が重要な要素であるため、図１０に示す活性領域幅Ｗ１とＷ２、各段の長さＬ１とＬ２、活性領域間隔Ｓ１とＳ２が等しくすることが望ましい。
いずれかを等しくする場合には、活性領域幅であるパターン幅を等しくするのが最も好ましい。
これは、パターン幅が他の寸法に比べ短く、最も製造方法によりばらつきやすいと考えられるためである。
しかしながら、より規則性があるパターンの方がばらつき抑制面からは優れているので、同一パターンの繰り返しの方が製造ばらつきを抑制できると考えられる。
このため、活性領域間隔であるパターン間隔や各段の長さもそれぞれ等しい長さで繰り返す方が望ましい。
ただし、実際のデバイスにおいては、パターン上の制限や製造ばらつきにより等しくならず、１０％前後のばらつきが生じることはあるものと考えられる。
なお、各パターンの向きを回路間で揃えることで、イオン注入の注入角度の問題から生じる活性領域の非対称性による抵抗値ばらつきも生じなくできる。
【００５１】
また、ここでは電圧変換回路のカスケード接続が２段の例を示したが、２段に限られるものでなく、３段以上の複数段であってもよい。
さらに、各電圧変換回路段で抵抗値を変えてもよく、この場合、抵抗材料は同じとして、抵抗のパターン幅も揃え、抵抗のパターンの長（ジグザクパターンの段数）等を各電圧変換回路段で変えることにより調節するのが望ましい。
これにより、各段の出力電圧の温度特性のばらつきを抑制しつつ、抵抗値に応じて各段で出力を変化させることができる。
【００５２】
以上において説明した電圧変換回路は、各段の電圧変換回路の各素子の接続構成は同じであるため、出力電圧および出力電流の温度変化量を決める要素は、式（５）、（９）に示されたものによる。
つまり、定電圧源回路５の出力ＢＩＡＳＬ０で決まる電圧変換回路１の入力電流ＩＬ１、抵抗値の温度変化量ΔＲＬ１，ΔＲＬ２、Ｐ型ＭＯＳトランジスタのＳファクタにより決まる。
本実施の形態では、Ｓファクタについては、一方の導電型のＭＯＳトランジスタ、つまりここではＰ型ＭＯＳトランジスタのみ考慮すればよく、  Ｎ型ＭＯＳトランジスタと  Ｐ型ＭＯＳトランジスタと間のＳファクタのプロセスばらつきの影響は抑制できる。
また、抵抗値については、ＲＬ１とＲＬ２の抵抗材料を同じとすることで、抵抗材料間のばらつきの要因をなくし、抵抗ばらつきを抑制できる。
【００５３】
なお、抵抗ばらつきを抑制できる理由は以下によるものと考えられる。
例えば抵抗材料Ａと抵抗材料Ａと異なる抵抗材料Ｂの抵抗値の中心値が予定よりそれぞれずれることがある。
このため抵抗材料が異なる場合、材料内のばらつきと材料間のばらつきが加わり、大きなばらつきを生じることもある。
しかし、同じ抵抗材料であれば、材料間のばらつきが除かれることになる。
また、レイアウトパターンを各段共通にすることで、さらなるばらつきを抑制できる。
【００５４】
なお、従来においては、一般的に回路数を増加することはばらつきを増加させることにつながり、適切な方向と考えられていなかった。
しかしながら、本実施の形態に示したように、ばらつきの中でも、ＭＯＳトランジスタ間のＳファクタと抵抗材料に注目し、そのばらつきを抑制する構成とすることで、複数段による回路数の増加があっても、全体としてはばらつきを抑制できるものである。
また、上記Ｓファクタと抵抗材料の要件を満たせば、各段で若干の回路構成に差異が生じてもばらつきを一定以下にできると考えられる。
【００５５】
以上のように、本実施の形態の発明によれば、ＭＯＳトランジスタ間のＳファクタのばらつきおよび抵抗材料間の抵抗ばらつきを抑制した電圧変換回路をカスケード接続したことにより、製造ばらつきを抑制しつつ、大きな温度特性が得られるものである。
【００５６】
さらに、本実施の形態によれば、電圧変換回路の段数により広範囲の温度特性を実現できるため、図５に示した定電圧源回路５の出力であり、電圧変換回路１の入力であるＢＩＡＳＬ０にも大きな温度変化量が特には要求されない。
このため、本実施の形態の定電圧源回路５は、大きな温度変化量が要求されない半導体装置の基準電位を発生させる内部電圧発生回路用の定電圧源回路と兼用することが可能となり、レイアウト面積削減と消費電流削減という効果も期待できる。
特に、定電圧源回路は、チップ間でのばらつきを極力抑制するようにするため、この回路自体のレイアウト面積が非常に大きくなっており、複数の回路への出力として兼用できることは大きな利点である。
【００５７】
実施の形態４．
実施の形態３においては、トランジスタ間のＳファクタのばらつきおよび抵抗部の抵抗材料間のばらつきのいずれも抑制するものを示した。
しかしながら、上記ほどはばらつきの抑制が制限されない場合についてのものが本実施の形態である。
本実施の形態では、例えば、トランジスタ間のＳファクタのばらつきもしくは抵抗部の抵抗材料間のばらつきのいずれか一方を抑制するものでも良い。
トランジスタ間のＳファクタのばらつきの抑制ができれば良い場合には、例えば実施の形態３で示した図９、図１０と同じ構成、つまり、抵抗部が各段で同じ部分に１箇所とし、１段目である電圧変換回路１と２段目である電圧変換回路１１とで、抵抗Ｘの材料を変えることが考えられる。
これは、特にレイアウトの制限等により、同じ抵抗材料の抵抗が使用できない場合、パターン面積を小さくできる点で良い。
【００５８】
また、抵抗材料間のばらつきの抑制ができれば良い場合には、例えば図２６に示した電圧変換回路１０１をカスケード接続しても良い。
この場合、抵抗ＲｐとＲｎ間で抵抗材料は同一とする。
さらに、トランジスタ間のＳファクタのばらつきおよび抵抗材料間のばらつきのいずれもが許容できるような場合でも、カスケード接続される各段の電圧変換回路の等価回路が同じであることが望ましい。
具体的には、図１に示した電圧変換回路１や図２６に示した電圧変換回路１０１をそれぞれカスケード接続しても良い。
各段の回路を構成する回路素子の接続関係が同じである等価回路であれば、各段間のばらつき傾向が同じとなり、各段で異なる等価回路を用いてカスケード接続したものに比べ、ばらつきが少なくでき、ばらつきを抑えつつ、大きな温度特性を得られる。
また、各段の電圧変換回路のパターンレイアウトを共通化することで、一定のばらつきを抑制することも可能である。
さらに、後述するように、抵抗ＲｐやＲｎの抵抗値を可変として調節可能なものとすることで、最終的なばらつきを抑制してもよい。
【００５９】
また、各段に用いる抵抗は同一の温度特性、つまりすべて正の温度特性もしくはすべて負の温度特性の抵抗を用いるのが望ましい。
例えば正の温度特性の抵抗を有する電圧変換回路と負の温度特性の抵抗を有する電圧変換回路を組み合わせるとせっかく温度変化の増加が生じたものを減少させることになり、回路パターンのロスが生じるためである。
また、正の温度特性の抵抗を有する電圧変換回路と負の温度特性を有する電圧変換回路を組み合わせるとばらつきが大きくなる傾向にあり、これも抑制できることになる。
【００６０】
このように、本実施の形態によれば、少なくとも各段の電圧変換回路の回路を構成する回路素子の接続関係を同じとすることで、回路の接続関係が異なることによるばらつきを抑制し、基本となる電圧変換回路一段あたりの温度変化量が小さい場合でも、それらを複数カスケード接続していくことで最終的に大きな温度特性を得ることが可能となる。
さらに、各段がいずれも正もしくはいずれも負の温度特性を持つ抵抗部とすることで、面積効率の良い温度特性を有する電圧変換回路が得られる。
【００６１】
実施の形態５．
実施の形態３および４においては、同一の構成要素から成る複数の電圧変換回路をカスケード接続する電圧源回路構成を示した。
この中で抵抗Ｘとして各段で異なる抵抗材料が使用される場合、それらの絶対値が互いに相関なく変動することは十分に考えられる。
また、各段で同じ抵抗材料が使用されても若干のばらつきは予想される。
さらに、定電圧源回路５の出力ＢＩＡＳＬ０が予定よりずれる可能性もある。
例えば、図１の構成において温度ＴｂでのＩＬ１（Ｔｂ）やＲＬ１（Ｔｂ）の絶対値が予定値から大きくずれると、式（６）で表される増幅係数αが大きく変わり、その結果式（５）で決まる出力電流の温度変化量も大きく変わってしまう。
そこで、本実施の形態では、回路パラメータを調整できる機構を備えることで、温度変化量を制御するものである。
【００６２】
なお、以降では、温度Ｔｂでα＝１が予定値であると仮定し、さらに図１に示した  Ｐ型ＭＯＳトランジスタＭＰ３とＭＰ４のゲート幅の比、ミラー比がＷＲ１／ＷＬ１＝１／１０とする。
このような条件では、式（４）、（６）から、ＩＲ１（Ｔｂ）＝ＩＬ１（Ｔｂ）となる。
【００６３】
図１１に電圧変換回路の温度特性を調整可能な電圧源回路２２を示す。
図１１において、図９との差異は、定電圧源回路５の出力ＢＩＡＳＬ０および１段目の電圧変換回路１２の出力ＢＩＡＳＬ１がそれぞれ出力電圧発生回路６１に入力されている点である。
【００６４】
図１２には、本実施の形態の出力電圧発生回路６１を示す。
図７に示した出力電圧発生回路６との差異は、図１２に示す  Ｎ型ＭＯＳトランジスタＭＮ１４〜１９を備え、選択信号である調整用のテスト信号ＴＭＴＵＮＥ１，ＴＭＴＵＮＥ２により電流ＩＲ０、ＩＲ１、ＩＲ２をそれぞれを選択して流すことができる点である。
つまり、調整用のテスト信号に応じて、図１１の定電流回路５、１段目の電圧変換回路１２、２段目の電圧変換回路１３の出力のいずれかが選択され、出力電圧発生回路６１の出力ＢＩＡＳＳにより調べることができるものである。
なお、通常の動作では、論理回路ＬＧ１の出力ＺＴＵＮＥ＝”Ｈ”となり、ＩＲ２が選択される。
【００６５】
図１３には、図１１に示した本実施の形態の電圧変換回路１２を示す。
なお、抵抗部である可変抵抗Ｚ１については、図の上部に拡大図として、その詳細を示している。
図１に示した電圧変換回路１と本電圧変換回路１２の差異は、抵抗部の抵抗が抵抗Ｘから可変抵抗Ｚ１に変わっており、調整機構を備え、抵抗値を可変とできることである。
より詳細には、可変抵抗Ｚ１はヒューズ素子Ｆ０〜Ｆ３が並列に入った４個の調整抵抗（抵抗値Ｒ０〜Ｒ３）と１個の固定抵抗（抵抗値Ｒｆ）から成る。
Ｒ０〜Ｒ３は異なる値、例えばＲ０＝２  ×  Ｒ１＝４  ×  Ｒ２＝８  ×  Ｒ３であり、ヒューズ素子Ｆ０〜Ｆ３をレーザトリミングによりヒューズをブローして最終的な抵抗値が決定される。
なお、レーザトリミング以外の方法でヒューズ切断をしても良い。
また、図１１に示した電圧変換回路１３は、図１で示された電圧変換回路１と同様な構成である。
【００６６】
次に、本実施の形態の電圧源回路２２の抵抗値調整シーケンスを説明する。
電圧変換回路１２の温度特性を調整するテストモードが以下の２つが用意されており、これに基づいて調整されることになる。
第１のテストモードは、定電圧源回路２の出力ＢＩＡＳＬ０に基づく定電圧源回路２の電流ＩＲ０をモニタできるテストモードＴＭ１であり、図１２において、調整用のテスト信号ＴＭＴＵＮＥ１＝”Ｈ”、ＴＭＴＵＮＥ２＝”Ｌ”とすることで、本モードに入る。
【００６７】
第２のテストモードは、電圧変換回路１２の出力ＢＩＡＳＬ１に基づく電圧変換回路１２の出力電流であるＩＲ１をモニタできるテストモードＴＭ２であり、図１２において、調整用のテスト信号ＴＭＴＵＮＥ１＝”Ｌ”、ＴＭＴＵＮＥ２＝”Ｈ”とすることで、本モードに入る。
これらテストモードを利用した調整シーケンスの概要は以下の通りである。
なお、温度はＴｂとする。
【００６８】
＜１＞  テストモードＴＭ１に入り、出力電圧発生回路６１の出力ＢＩＡＳＳ、間接的には電流Ｉｔｍｒを測定する。
また、実施の形態２で示した出力ＢＩＡＳＳを受けて動作する基本リングオシレータ３を介し、リフレッシュタイマの発振周波数ＲＣＹＣを測定しても良い。
なお、電流ＩＲ０は電圧変換回路１２の入力電流ＩＬ１と等しくなるようにするものとし、電流Ｉｔｍｒは入力電流ＩＬ１にミラー比ＷＲｏ／ＷＬｏ（図１２の  Ｐ型ＭＯＳトランジスタＭＰ１４，１５のゲート幅の比）がかかった値になっている。
＜２＞  テストモードＴＭ１を抜ける。
【００６９】
＜３＞  テストモードＴＭ２に入り、出力電圧発生回路６１の出力ＢＩＡＳＳ、間接的には電流Ｉｔｍｒを測定する。
また、上述したようにリフレッシュタイマの発振周波数ＲＣＹＣを測定しても良い。
なお、電流Ｉｔｍｒは電圧変換回路１２の出力電流ＩＲ１に＜１＞と同じミラー比がかかった値になっている。
＜４＞  上述したようなＩＲ１（Ｔｂ）＝ＩＬ１（Ｔｂ）の条件とする場合、＜３＞の結果から、＜１＞の結果に等しいか最も近くなるよう電圧変換回路１２、１３の可変抵抗Ｚ１を調節することになる。
【００７０】
以上のように、電圧変換回路１２に含まれる抵抗値を調整することにより、プロセスばらつきによらない安定した温度特性を有する電圧源回路を提供できる。
なお、本実施の形態では、１段目の電圧変換回路１２のみ可変抵抗とする例を述べたが、第２段目の電圧変換回路も同様に可変抵抗としても良い。
また、本実施の形態によれば、選択信号である調整用テスト信号を用いて複数の電圧変換回路の出力電圧を１つの出力電圧発生回路で調査することができるので、テスト用に各電圧変換回路に応じて出力電圧発生回路を設ける必要がない。
つまり、カスケード接続された複数段の電圧変換回路の最終段のみではなく途中の段の出力を出力電圧発生回路でモニターすることができる。
【００７１】
実施の形態６．
図１３に示した調整機構は簡潔で採用しやすい反面、Ｒ０〜Ｒ３の組み合わせに対応した図１２の電流ＩＲ１（１段目の電圧変換回路１２の出力電流でもある）の変化を何らかの方法で推測して最終的な組み合わせを決定しなければならない。
本実施の形態においては、抵抗Ｒ０〜Ｒ３の組み合わせに対応した電流ＩＲ１変化を実測できるチューニング（以降、擬似チューニングと呼ぶ）を行うことで、その結果に基づいてヒューズブロー可能な構成を示すものである。
【００７２】
図１４に本実施の形態の電圧変換回路の温度特性を調整可能な電圧源回路２３を示す。
図１１との差異は、１段目の電圧変換回路１４に信号ＴＭＴＵＮＥ２および擬似チューニングコード信号ＴＭＳＩＧ＜３＞，ＴＭＳＩＧ＜２＞，ＴＭＳＩＧ＜１＞，ＴＭＳＩＧ＜０＞（以後、まとめてＴＭＳＩＧ＜３：０＞と記す）が入っている点である。
なお、２段目の電圧変換回路１５は図１に示すものと同じである。
図１５に調整機構を備えた電圧変換回路１４を示す。
図１５は図１３の電圧変換回路１２に対応した構成であり、可変抵抗Ｚ２は  Ｐ型ＭＯＳトランジスタＭＰ７〜ＭＰ１０が並列に入った４個の調整抵抗（それぞれの抵抗値がＲ０’〜Ｒ３’）と１個の固定抵抗（抵抗値Ｒｆ’）から成る。
ＭＰ７〜ＭＰ１０のゲートはチューニングコード発生回路７の出力ＺＴＣ＜３：０＞を受けている。
【００７３】
図１６にチューニングコード発生回路７の構成を示す。
Ｐ型ＭＯＳトランジスタＭＰ１１は  Ｎ型ＭＯＳトランジスタＭＮ３より駆動能力が高いよう設定されている。
ここで、ＭＮ３はゲートに定電圧源回路５の出力ＢＩＡＳＬ０を受けており、ドレイン電流が制限されている。
よって、擬似チューニングをしていない通常の動作時、ＴＵＴＵＮＥ２＝”Ｌ”なのでノードＮＦ２が”Ｈ”となっており、図１６のヒューズＦ４がブロー無しの場合、ノードＮＦ０，ＮＦ１は”Ｈ”となり、ＺＴＣ＜ｎ＞は”Ｌ”となる。
逆に、ヒューズＦ４がブローされている場合、ノードＮＦ０，ＮＦ１は”Ｌ”となり、ＺＴＣ＜ｎ＞は”Ｈ”となる。
【００７４】
また、擬似チューニングをする場合、信号ＴＭＴＵＮＥ２＝”Ｈ”とすることで、調整用の擬似チューニングコード信号ＴＭＳＩＧ＜ｎ＞に応じて出力ＺＴＣ＜ｎ＞が決まる。
より詳細には、以下のようになる。
ヒューズブロー工程前であるので、ノードＮＦ１は”Ｈ”となる。
信号ＴＭＳＩＧ＜ｎ＞＝”Ｌ”とすると、ＺＴＣ＜ｎ＞＝”Ｈ”となり、ＺＴＣ＜ｎ＞をゲートに受ける図１５に示した対応する  Ｐ型ＭＯＳトランジスタはＯＦＦし、対応する抵抗は使用されることになる。
逆に、ＴＭＳＩＧ＜ｎ＞＝”Ｈ”とすると、ＺＴＣ＝”Ｌ”となり、ＺＴＣ＜ｎ＞をゲートに受ける  Ｐ型ＭＯＳトランジスタはＯＮし、対応する抵抗の両端が短絡される。つまり抵抗を不使用ということになる。
【００７５】
次に、本実施の形態の電圧変換回路１４の抵抗値調整シーケンスを説明する。
＜１＞  テストモードＴＭ１に入り、出力電圧発生回路６１の出力ＢＩＡＳＳ、間接的には電流Ｉｔｍｒを測定する。
また、上述したように実施の形態２で示したリフレッシュタイマの発振周波数ＲＣＹＣを測定しても良い。
なお、電流ＩＲ０は電圧変換回路１２の入力電流ＩＬ１と等しいくなるようにするものとし、電流Ｉｔｍｒは入力電流ＩＬ１にミラー比ＷＲｏ／Ｗｌｏ（図１２の  Ｐ型ＭＯＳトランジスタＭＰ１４，１５のゲート幅の比）がかかった値になっている。
＜２＞  テストモードＴＭ１を抜ける。
【００７６】
＜３＞  テストモードＴＭ２に入る。
＜４＞  ＴＭＳＩＧ＜３：０＞の組合わせ、全てもしくは一部に対する出力電圧発生回路６１の出力ＢＩＡＳＳ、間接的には電流Ｉｔｍｒを測定する。
また、上述したようにリフレッシュタイマの発振周波数ＲＣＹＣを測定しても良い。
なお、電流Ｉｔｍｒは電圧変換回路１４の出力電流ＩＲ１に＜１＞と同じミラー比がかかった値になっている。
＜５＞  ＜４＞の結果から、＜１＞の結果に等しいか最も近いＴＭＳＩＧ＜３：０＞値を決定する。
【００７７】
以上の抵抗値調整シーケンスの中で＜３＞〜＜５＞が擬似チューニングであり、この擬似チューニングにより、最も理想的な抵抗値を実現するためのＴＭＳＩＧ＜３：０＞の組合わせを求めることができる。
【００７８】
次に、この組み合わせを実際のヒューズブロー情報と関連させる必要がある。
図１６より、通常モード（ＴＭＴＵＮＥ２＝”Ｌ”）において、ヒューズを切った場合ＺＴＣ＝”Ｈ”、ヒューズを切らない場合ＺＴＣ＝”Ｌ”となる。
よって、既に説明したＴＭＴＵＮＥ２＝”Ｈ”時のＴＭＳＩＧとＺＴＣの関係と合わせて考えると、上記抵抗値調整からＴＭＳＩＧ＜ｎ＞＝”Ｌ”ならヒューズを切り、逆にＴＭＳＩＧ＜ｎ＞＝”Ｈ”ならヒューズを切らなければよいことが分かる。
【００７９】
このように、図１４〜１６の構成では、擬似的に電圧変換回路１４内の可変抵抗値を切り替えて出力電圧発生回路６１の出力ＢＩＡＳＳを測定することができるため、より正確に最終的なヒューズブロー情報を決定することが可能である。
なお、本実施の形態では、図１４に示したように、１段目の抵抗値を調整可能な電圧変換回路１４としたが、１段目ではなく２段目の抵抗値を調整可能な電圧変換回路としても良い。
【００８０】
また、第１および第２段目ともに抵抗値を調整可能な電圧変換回路としても良い。これにより、より細かな調節ができる。
しかしながら、いずれかを調整可能としておくだけでも十分調節可能である場合もある。
また、調節部分の箇所が多いと複雑および回路面積が大きくなる不都合が生じる場合もある。
このような場合は、いずれかの電圧変換回路を１つを可変抵抗とすることになるが、定電圧源回路２の出力が入力される電圧変換回路、本実施の形態では電圧変換回路１４の方が望ましい。
これは、１段目で大きくばらついたものが増幅された後、２段目で調節するよりも、ばらつきが増幅される前に、１段目の電圧変換回路で調整する方が、調整しやすい傾向にあるためである。
【００８１】
実施の形態７．
実施の形態５では、電圧変換回路内の抵抗値を調整することでその温度特性を調整していた。
本実施の形態では、電圧変換回路ではなく、温度Ｔｂでα＝１となるよう１段目の電圧変換回路の入力ＢＩＡＳＬ０を調整するものである。
【００８２】
図１７に電圧変換回路の温度特性を調整可能な電圧源回路２４を示す。
主な特徴は、定電圧源回路５と電圧変換回路１の間に電圧調整回路８が挿入されている点である。
なお、これまでは定電圧源回路５の出力電流ＩＲ０は電圧変換回路１の入力電流ＩＬ１と等しいとしていたが、本実施の形態では電圧調整回路８が挿入されることにより、出力電流ＩＲ０と入力電流ＩＬ１は必ずしも等しくないことになる。
なお、電圧変換回路１の構成は図１に示すものであるが、その入力がＢＩＡＳＬ０からＢＩＡＳＬ００に置き換わっている。
【００８３】
図１８に電圧調整回路８の構成を示す。
ＺＴＣ＜ｎ＞が非活性のときは、  Ｐ型ＭＯＳトランジスタ群ＰＷ０で入力電流ＩＬ００が決定され、ＺＴＣ＜ｎ＞のいずれかが活性化されるときは、その信号に応じてゲート幅がそれぞれ異なる  Ｐ型ＭＯＳトランジスタ群ＰＷ１のいずれかのトランジスタが活性化されることで、  Ｐ型ＭＯＳトランジスタのゲート幅が調節され、入力電流ＩＬ００を調整可能にしている。
このようにして、電圧調整回路８のミラー比（活性化されたＰＷ１とＰＷ０のゲート幅の和とＰＷ２のゲート幅の比）が調節されることで、出力電流ＩＲ００および出力ＢＩＡＳＬ００が決定される。
【００８４】
本実施の形態での調整方法は実施の形態８と同じ擬似チューニング方法であり、調整シーケンスも同様である。
特に実施の形態６で示した調整シーケンス＜４＞において、ＴＭＳＩＧ＜３：０＞を順次変化させて電圧調整回路８の入出力電流間のミラー比を変え、温度Ｔｂで最もα＝１に近い条件、つまりＩＬ１（Ｔｂ）とＩＲ１（Ｔｂ）の差分が最も小さくなるミラー比を割り出す。
以上のように、電圧変換回路の入力を調整することにより、プロセスばらつきによらない安定した温度特性を有する電圧源回路を提供できる。
【００８５】
実施の形態８．
実施の形態５〜６において、プロセスばらつきに対して電圧変換回路の温度特性を調整できるものを説明した。
一般に、抵抗の温度特性のばらつきは、材料間で相関が無い。
そのため、カスケード接続された電圧変換回路で使用される抵抗の抵抗材料が回路によって異なる場合、抵抗材料毎に何らかの調整機構がないと、全体としての温度特性を所定値に管理することができないこととなる。
定電圧源回路でも何らかの抵抗材料を使用している場合、それを含めて考える必要がある。
さらに、抵抗値を調整する調整機構はレイアウト面積の増加を招くため、極力調整対象となる抵抗は少なくするのが望ましい。
【００８６】
以上を考慮したのが本実施の形態である。
定電圧源回路および電流温特変換回路で使用される抵抗材料は２種類（Ａ，Ｂ）、そのうち抵抗材料Ａを使用する電圧変換回路は１個のみ用い、抵抗調整機構を備え、定電圧源回路および残りの電圧変換回路は全て抵抗材料Ｂを使用するものである。
抵抗材料Ａの調整は、その絶対値を定電圧源回路の抵抗材料Ｂの絶対値との関係で決めれば、自動的にその他全ての電圧変換回路に含まれる抵抗材料Ｂの絶対値との関係も決まる。
【００８７】
図１９に上記構成を具体化した電圧源回路２５のブロック図を示す。
ここでは、説明を簡略化するため、電圧変換回路は２段としている。
定電圧源回路５１および２段目の電圧変換回路１７では抵抗に抵抗材料Ｂが使用されている。
両回路は同じ抵抗材料を使用するため、抵抗材料が異なる場合に比べ、抵抗値の相対関係が大きくはずれない傾向にある。
【００８８】
また、１段目の電圧変換回路１６では抵抗材料Ａが使用され、擬似チューニング機構が付加されている。
２段目の電圧変換回路１７は、抵抗Ｘの抵抗材料がＢ以外、図１の電圧変換回路１と同じである。
【００８９】
次に、図２０に本実施の形態の定電圧源回路５１を示す。
定電圧源回路５１は、定電圧部５２とスタートアップ部９から成る。
定電圧部５２は、抵抗Ｙの抵抗材料がＢになった以外は、図６に示した定電圧源回路５と同じ構成である。
スタートアップ部９は、電源投入時に定電圧部５２のノードＮＡを動作上の安定点に設定できるようにするものである。
具体的には電源投入時、  Ｐ型ＭＯＳトランジスタＭＰ２１よりノードＮＢの電位が上昇する。これにより、  Ｎ型ＭＯＳトランジスタＭＮ２１がＯＮ状態になり、ノードＮＡの電位を下げる。
電源電圧が上昇し一定電圧の安定すると、ノードＮＢの電圧はＭＮ１のしきい値電圧以下になり、ＭＮ１がＯＦＦすることで、ノードＮＡの電位が安定する。
【００９０】
次に、図１９の電圧源回路２５の構成がばらつきに対し優れていることを式により説明する。
まず、図２０の定電圧源回路５１の出力電流ＩＲ０およびこの温度変化量を求める。
図２０の  Ｎ型ＭＯＳトランジスタＮＭ１２とＮＭ１３で構成されるカレントミラーのミラー比が１：１の場合、  Ｐ型ＭＯＳトランジスタＭＰ１２，ＭＰ１３にはＩＲ０が流れる。
Ｐ型ＭＯＳトランジスタＭＰ１２，ＭＰ１３のチャネル幅をＷＬ０，ＷＲ０（ＷＬ０  ＜  ＷＲ０）、チャネル長は同じとする。
式（１）、（２）と同様な関係式を立て、ＩＲ０について求めると以下の関係が成立する。
【００９１】
ＩＲ０＝Ｓ  ×  ｌｏｇ（ＷＲ０／ＷＬ０）／ＲＬ０            ・・・（１０）
【００９２】
さらに、その温度変化量をΔＩＲ０＝ＩＲ０（Ｔｂ）／ＩＲ０（Ｔａ）とすると、式（１０）から、次のようになる。
【００９３】
ΔＩＲ０＝ΔＳ／ΔＲＬ０        ・・・（１１）
【００９４】
次に、図１９の電圧変換回路１６の出力電流ＩＲ１およびこの温度変化量を求める。
定電圧源回路の出力電流ＩＲ０と電圧変換回路１６の入力電流ＩＬ１が等しいとし、式（１０）を式（４）に代入すると以下の関係が成り立つ。
【００９５】
ＩＲ１  ＝  （ＷＲ１／ＷＬ１）  ×  ＩＲ０  ×  （ＷＲ０／ＷＬ０）（ＲＬ１／ＲＬ０）  ・・・（１２）
【００９６】
さらに、ＷＲ１／ＷＬ１＝ＷＬ０／ＷＲ０とすると、式（１２）から以下の関係が成り立つ。
【００９７】
ＩＲ１  ＝  ＩＲ０  ×  （ＷＲ０／ＷＬ０）｛（ＲＬ１／ＲＬ０） −１｝  ・・・（１３）
【００９８】
つづいて、ＩＲ１の温度変化量ΔＩＲ１について求めてみる。
ＩＲ０＝ＩＬ１であるので、ΔＩＲ０＝ΔＩＬ１である。
ＩＲ１の温度変化量ΔＩＲ１の式（５）に上記関係および式（１１）を代入すると、以下のようになる。
【００９９】
ΔＩＲ１＝  ΔＩＲ０＊１０［α＊｛１ − ΔＲＬ０／ΔＲＬ１｝］  ・・・（１４）
【０１００】
さらに、増幅係数αについては、ＩＲ０＝ＩＬ１であることを考慮し、式（６）に式（４）を代入すると、以下のようになる。
【０１０１】
α＝  ｌｏｇ（ＷＲ０／ＷＬ０）＊｛ＲＬ１（Ｔｂ）／ＲＬ０（Ｔｂ）｝  ・・・（１５）
ここで、温度ＴｂにてＲＬ１（Ｔｂ）＝ＲＬ０（Ｔｂ）となると仮定すると、以下のようになる。
【０１０２】
α＝  ｌｏｇ（ＷＲ０／ＷＬ０）              ・・・（１６）
【０１０３】
さらに、式（１６）を式（１４）に代入すると以下のようになる。
【０１０４】
ΔＩＲ１＝  ΔＩＲ０＊  （ＷＲ０／ＷＬ０）｛１ − ΔＲＬ０／ΔＲＬ１｝  ・・・（１７）
【０１０５】
式（１７）から言えることは、ΔＩＲ０、ΔＲＬ０、ΔＲＬ１は抵抗材料の物性で決まる温度定数であるので製造上のばらつきを考慮する必要がなくなる。
言い換えると、上記で仮定した、温度ＴｂにてＲＬ１（Ｔｂ）＝ＲＬ０（Ｔｂ）となるように、抵抗値を調節すれば、電圧変換回路１６から一定の出力電流の温度変化量を得られることになる。
なお、本実施の形態では、電圧変換回路１６の抵抗Ｘの抵抗値を定電圧源回路５１の抵抗Ｙと等しくなるようにすれば良い。
【０１０６】
次に同様に、図１９の電圧変換回路１７の出力電流ＩＲ２およびこの温度変化量を求める。
なお、電圧変換回路１７の入力電流をＩＬ２とし、電圧変換回路１７の抵抗に用いている抵抗材料Ｂの増幅係数をβとする。
このような条件においては、式（６）と同様にして以下のようになる。
【０１０７】
β＝ＩＬ２（Ｔｂ）  ×  ＲＬ２（Ｔｂ）／Ｓ（Ｔｂ）  ・・・（１８）
【０１０８】
さらに、温度Ｔｂにて、ＩＲ０＝ＩＲ１＝ＩＬ２とし、式（１０）のＳを式（１８）に代入すると以下のようになる。
【０１０９】
β＝ＩＲ０（Ｔｂ）  ×  ＲＬ２（Ｔｂ）／Ｓ（Ｔｂ）＝ｌｏｇ（ＷＲ０／ＷＬ０）×｛ＲＬ２（Ｔｂ）／ＲＬ０（Ｔｂ）｝  …（１９）
【０１１０】
また、ΔＩＲ２については、式（５）と同様に以下のようになる。
【０１１１】
ΔＩＲ２  ＝  ΔＩＬ２  ×  １０［β × ｛１ − ΔＳ／（ΔＩＬ２ × ΔＲＬ２）｝］  ・・・（２０）
【０１１２】
βは式（２０）に含まれる唯一の抵抗絶対値が表れる項  ＲＬ２（Ｔｂ）／ＲＬ０（Ｔｂ）  を含む。
しかしながらＲＬ０とＲＬ２は、同じ抵抗材料Ｂであるため、その比率は材料内のばらつきで抑えられる。
つまり、電圧変換回路１７の出力電流ＩＲ２の温度変化は、抵抗材料Ｂのばらつき内で抑えられることになる。
【０１１３】
上述したように、同一抵抗材料におけるばらつきは小さいので、抵抗材料Ｂの絶対値のプロセスばらつきを補正する機構は抵抗材料Ａからなる抵抗に比べ必要性は少ないといえる。
よって、電圧変換回路１７に出力電流の温度変化量が上述のようであるため、図１９を拡張して抵抗材料Ｂを用いた電圧変換回路をさらにカスケード接続していっても、それらの温度特性は温度Ｔｂにおける各電圧変換回路内の抵抗値とＲＬ０（Ｔｂ）との比率に依存するだけであり、抵抗が抵抗材料Ｂで構成される電圧変換回路においては調整機構の必要性が小さいことが分かる。
【０１１４】
以上のように、電圧源回路内の電圧変換回路で使用される抵抗材料を２種類以下とし、さらに定電圧源回路と電圧変換回路とで、抵抗に使用する抵抗材料を共通化することにより、調整機構を簡略化した構成を実現できる。
なお、上記説明では、電圧変換回路の１段目と２段目で抵抗材料がＡとＢで異なる例を示したが、定電圧源回路および電圧変換回路１段目、２段目とも同じ抵抗材料を用いても良い。
【０１１５】
さらに、本実施の形態においては、図２０の定電圧源回路５１と図１などで示した電圧変換回路１の組合わせには特別なメリットもある。
図２０および図１などはいずれも  Ｐ型ＭＯＳトランジスタをサブスレッショルド領域で動作させている。
そのため、各回路のＳファクタ依存性が互いにキャンセルし合い、Ｓファクタのプロセスばらつきに対する依存性が緩和されることである。
【０１１６】
具体的には、式（５）のように電圧変換回路の出力電流の温度変化量は１０のべき乗の指数部にΔＳが含まれるが、図２０の定電圧源回路と組合わせると、式（１７）に示すように、前段のΔＳ依存性とうまくキャンセルし合い、当指数部がΔＳに依存しなくなる。
また、定電圧源回路と電圧変換回路では、回路構成が似ているため、レイアウトパターンの共通化も可能となり、製造ばらつきが抑制できる。
【０１１７】
具体的には、図１０に示した電圧変換回路１が定電圧源回路５１に、電圧変換回路１１が電圧変換回路１７に対応するパターンとなる。
ここで、抵抗に関しては、抵抗のパターンのＷ１とＷ２、Ｓ１とＳ２、Ｌ１とＬ２を等しいものとすればよい。
いずれかを等しくする場合には、活性領域幅であるパターン幅を等しくするのが最も好ましい。
また、ばらつき等により１０％前後のずれは生じると考えられる。
なお、抵抗のジグザグの段数は定電圧源回路５１と電圧変換回路１１で異なることもあり得る。
【０１１８】
さらに、図１０に示してあるように回路間でトランジスタパターンも揃えることが望ましい。
なお、回路間でトランジスタのゲート幅等のサイズが異なることがあり得るが、図１０に示したトランジスタの基本パターンＴＡＢを１単位と考え、これを並列に並べてゲート幅の大きなトランジスタを形成することで、ゲート幅の大きなトランジスタと小さなトランジスタ間のばらつきも抑制できる。
なお、各パターンの向きを回路間で揃えることで、イオン注入の注入角度の問題から生じる活性領域の非対称性の問題等による抵抗ばらつきも生じなくできる。
また、定電圧源回路５１と電圧変換回路１７のパターンを同じものとする例を示したが、これのみでなく、例えば図１９の電圧変換回路１６のパターンも揃えることが望ましい。
つまり、各段のパターンを揃えることで、より製造ばらつきに強いものとできる。
なお、上述したトランジスタのパターンを揃えることは、他の実施の形態においても適用できるものである。
特に実施の形態４に示した回路構成が各段で同じ場合は、ばらつきを抑制する面で優れている。
【０１１９】
実施の形態９．
実施の形態３等で示したように、電圧変換回路を複数個カスケード接続することにより、大きな温度変化量を有する電圧および電流を発生させることが可能である。
本実施の形態では、さらに、カスケード接続の途中から分岐した出力を利用することで、複数の異なる温度変化量を有する電圧および電流を選択して使用できるものである。
図２１に本実施の形態の電圧源回路２６の構成を示す。
図２１では例として３個の電圧変換回路１８ａ〜１８ｂがカスケード接続されているものを示している。
【０１２０】
図２１がこれまでの電圧源回路の構成と異なる点は、定電圧源回路５および３個の電圧変換回路１，１１，１８の各出力ＢＩＡＳＬ０〜３が出力電圧発生回路６２に入力され、各出力ＢＩＡＳＬ０〜３を各回路から出力をさせるか否か選択する選択回路１０を備えていることである。
【０１２１】
図２２に選択回路１０の構成を示す。
選択回路１０は、選択信号ＺＳＥＬ＜１＞〜＜３＞に対応した基本選択回路１０ａ〜１０ｃからなる。
基本選択回路１０ａ〜１０ｃは図１６のチューニングコード発生回路７の構成と類似しているものである。
ヒューズＦ５を切らなければ選択信号ＺＳＥＬ＜ｎ＞＝”Ｌ”となり、対応する電圧変換回路が活性化され、ヒューズＦ５を切れば選択信号ＺＳＥＬ＜ｎ＞＝”Ｈ”となり、対応する電流温特変換回路を非活性化することになる。
ＢＩＡＳＬ０〜３を出力電圧発生回路６２へ入力するようにする選択との対応関係は次の通りである。
【０１２２】
ＢＩＡＳＬ０を選択  ：  ＺＳＥＬ＜１＞＝”Ｈ”，  ＺＳＥＬ＜２＞＝”Ｈ”，  ＺＳＥＬ＜３＞＝”Ｈ”
ＢＩＡＳＬ１を選択  ：  ＺＳＥＬ＜１＞＝”Ｌ”，  ＺＳＥＬ＜２＞＝”Ｈ”，  ＺＳＥＬ＜３＞＝”Ｈ”
ＢＩＡＳＬ２を選択  ：  ＺＳＥＬ＜１＞＝”Ｌ”，  ＺＳＥＬ＜２＞＝”Ｌ”，  ＺＳＥＬ＜３＞＝”Ｈ”
ＢＩＡＳＬ３を選択  ：  ＺＳＥＬ＜１＞＝”Ｌ”，  ＺＳＥＬ＜２＞＝”Ｌ”，  ＺＳＥＬ＜３＞＝”Ｌ”
【０１２３】
図２３に本実施の形態における電圧変換回路１８ａの構成を示す。
図１の電圧変換回路１との相違点は、ＺＳＥＬ＜１＞の出力を受けて本回路の活性・非活性を決める活性指示部１１０が付加されている点である。
活性指示部１１０にＺＳＥＬ＜１＞が入力され、電圧変換回路１を制御する。
ＺＳＥＬ＜１＞＝”Ｈ”のとき、ノードＮＣは電源電圧、ノードＮＤは接地電圧に固定され、出力ＢＩＡＳＬ１＝”Ｌ”となる。
ＺＳＥＬ＜１＞＝”Ｌ”のとき、ノードＮＣおよびノードＮＤは活性指示部１１０と電気的に切り離され、電圧変換回路１の動作に応じて電圧が決定される。
なお、電圧変換回路１８ｂ，１８ｃも同じ構成である。
【０１２４】
図２４に本実施の形態における出力電圧発生回路６２を示す。
上記ＢＩＡＳＬ０〜３とＺＳＥＬ＜１＞〜＜３＞の対応関係に合わせ、論理回路ＬＧ２〜ＬＧ５により、所定のＢＩＡＳＬｍを選択する信号ＳＥＬｍ（ｍ＝０〜３）が発生される。
ＳＥＬｍに応じたＢＩＡＳＬｍのブランチが選択され、本回路の入力電流Ｉｔｍｌが決定される。
入力電流Ｉｔｍｌにミラー比ＷＲｏ／ＷＬｏがかかったものが出力電流Ｉｔｍｒとなり、出力電圧ＢＩＡＳＳとして外部に供給される。
以上のように、カスケード接続された定電圧源回路と電圧変換回路の各出力を選択信号より選択され、その選択された出力に応じて出力電圧発生回路が出力電圧を発生するので、電圧源回路は、異なる温度変化量を持つ複数の電圧から最も適した特性の電圧を選択して、外部に供給することが可能になる。
つまり、カスケード接続された複数段の電圧変換回路の最終段のみでなく途中の段の出力を出力電圧発生回路により用いることができる。
【０１２５】
実施の形態１０．
実施の形態１−８では、電圧変換回路として、  Ｐ型ＭＯＳトランジスタＭＰ１のソースとＶｃｃ線の間に抵抗を設けたものについて述べた。
しかしながら、図２５に示すように、  Ｎ型ＭＯＳトランジスタＭＮ２のソースに接続されたノードＮ４と接地線の間に抵抗Ｘを設けた電圧変換回路１９でもよい。
つまり、図２５に示すようにＶｃｃ線とカレントミラー部ＣＵＢの間ではなく、出力部ＯＵＴＢと接地線の間に抵抗部を設けても良い。
この場合、Ｎ型ＭＯＳトランジスタＭＮ１およびＭＮ２をサブスレッショルド領域において動作させる。
また、温度特性におけるＳファクタは、  Ｐ型ＭＯＳトランジスタによるものでなく、  Ｎ型ＭＯＳトランジスタによるもので決まることになる。
一般に、Ｓファクタは  Ｐ型ＭＯＳトランジスタよりも  Ｎ型ＭＯＳトランジスタの方が小さいので、抵抗を同一とした場合、出力電流等の温度変化を大きくできる。
【０１２６】
さらに、図２５の電圧変換回路１９のみでなく、定電圧源も  Ｎ型ＭＯＳトランジスタのソースに抵抗を接続したもので実現してもよい。
また、これまでの実施の形態では、ＭＯＳトランジスタを例に示したが、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタでも同様に構成できる。さらに、これまでの実施の形態では、図１に示す  Ｐ型ＭＩＳトランジスタＭＰ１のドレインと  Ｎ型ＭＩＳトランジスタＭＮ１のドレインが直接接続され、  Ｐ型ＭＩＳトランジスタＭＰ２のドレインと  Ｎ型ＭＩＳトランジスタＭＮ２のドレインが直接接続されている例を示したが、動作の調整等により、それぞれの間にＭＩＳトランジスタを有しても良い。
また、ＭＩＳトランジスタに代わり、バイポーラトランジスタを用いても良い。
この場合、Ｎ型ＭＩＳトランジスタがＮＰＮバイポーラトランジスタに、Ｐ型ＭＩＳトランジスタがＰＮＰバイポーラトランジスタに代わることになる。
【０１２７】
【発明の効果】
この発明は以上説明したように、電圧変換回路における抵抗部は、入力電流が流れるノードに接続された第２のトランジスタと第２の電圧線の間、または出力電流が流れるノードに接続された第４のトランジスタと第１の電圧線の間のいずれか一方のみに接続され他には設けないので、温度変化に応じて入力電圧を出力電圧に変換する特性を、抵抗部の抵抗値と第２のトランジスタまたは抵抗部の抵抗値と第４のトランジスタのいずれか一方で決めることができ、第２と第４のトランジスタの相互の製造ばらつきの影響を抑えることができる。
また、他の発明によれば、回路素子の接続関係が同じ電圧変換回路がカスケード接続されて構成される電圧変換回路段であり、いずれの段も正またはいずれの段も負の温度特性を有する抵抗部からなるので、各段の回路素子の接続関係の差異によるばらつきをなくし、さらに全体として大きな温度特性を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の電圧変換回路の回路図である。
【図２】本発明の実施の形態１のトランジスタの特性を示す図である。
【図３】本発明の実施の形態１の電圧変換回路のパターンレイアウト図である。
【図４】本発明の実施の形態２のリフレッシュタイマのブロック図である。
【図５】本発明の実施の形態２の電圧源回路のブロック図である。
【図６】本発明の実施の形態２の定電圧源回路の回路図である。
【図７】本発明の実施の形態２の出力電圧発生回路の回路図である。
【図８】本発明の実施の形態２の基本リングオシレータの回路図である。
【図９】本発明の実施の形態３の電圧源回路のブロック図である。
【図１０】本発明の実施の形態３の電圧変換回路のパターンレイアウト図である。
【図１１】本発明の実施の形態５の電圧源回路のブロック図である
【図１２】本発明の実施の形態５の出力電圧発生回路の回路図である。
【図１３】本発明の実施の形態５の電圧変換回路の回路図である。
【図１４】本発明の実施の形態６の電圧源回路のブロック図である。
【図１５】本発明の実施の形態６の電圧変換回路の回路図である。
【図１６】本発明の実施の形態６のチューニングコード発生回路の回路図である。
【図１７】本発明の実施の形態７の電圧源回路のブロック図である。
【図１８】本発明の実施の形態７の定電圧源回路の回路図である。
【図１９】本発明の実施の形態８の電圧源回路のブロック図である。
【図２０】本発明の実施の形態８の定電圧源回路の回路図である。
【図２１】本発明の実施の形態９の電圧源回路のブロック図である。
【図２２】本発明の実施の形態９の選択回路の回路図である。
【図２３】本発明の実施の形態９の電圧変換回路の回路図である。
【図２４】本発明の実施の形態９の出力電圧発生回路の回路図である。
【図２５】本発明の実施の形態１０の電圧変換回路の回路図である。
【図２６】参考例の電圧変換回路の回路図である。
【符号の説明】
１  電圧変換回路、２  電圧源回路、３  基本リングオシレータ、４  逓倍回路、５  定電圧源回路、６  出力電圧発生回路、７  チューニングコード発生回路、８  電流調整回路、９  スタートアップ部、１０  選択回路、１１〜１７，１８ａ，１８ｂ，１８ｃ，１９  電圧変換回路、２１〜２６  電圧源回路、５１定電圧源回路、６１，６２  出力電圧発生回路。
【図１】
2004259951.tif 000003
【図２】
2004259951.tif 000004
【図３】
2004259951.tif 000005
【図４】
2004259951.tif 000006
【図５】
2004259951.tif 000007
【図６】
2004259951.tif 000008
【図７】
2004259951.tif 000009
【図８】
2004259951.tif 000010
【図９】
2004259951.tif 000011
【図１０】
2004259951.tif 000012
【図１１】
2004259951.tif 000013
【図１２】
2004259951.tif 000014
【図１３】
2004259951.tif 000015
【図１４】
2004259951.tif 000016
【図１５】
2004259951.tif 000017
【図１６】
2004259951.tif 000018
【図１７】
2004259951.tif 000019
【図１８】
2004259951.tif 000020
【図１９】
2004259951.tif 000021
【図２０】
2004259951.tif 000022
【図２１】
2004259951.tif 000023
【図２２】
2004259951.tif 000024
【図２３】
2004259951.tif 000025
【図２４】
2004259951.tif 000026
【図２５】
2004259951.tif 000027
【図２６】
2004259951.tif 000028