(57)【要約】【課題】表示画素への表示データの書込動作に際し、消費電力を抑制しつつ書込不足による表示画質の劣化を抑制することができ、さらに、表示パネルの高精細化に良好に対応することができる表示駆動装置及び表示装置並びにその駆動制御方法を提供する。【解決手段】表示装置１００は、走査ライン群ＳＬｉを構成する走査ラインＳＬｉａ、ＳＬｉｂとデータライン群ＤＬｊを構成するデータラインＤＬｊａ〜ＤＬｊｄとの各交点に接続された表示画素ＥＭが配列された表示パネル１１０と、各走査ライン群ＳＬｉに順次走査信号Ｖｓｅｌを印加することにより、複数行分の表示画素を一斉に選択状態に設定する走査ドライバ１２０と、表示データを複数行の表示画素分ごとに取り込んで一旦保持し、上記選択された複数行の表示画素に階調電流Ｉｐｉｘとして一斉に供給するデータドライバ１３０と、を備えている。【選択図】  図２
2004287349.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルを構成する２次元配列された表示画素に対して、表示データに基づく階調信号を供給することにより、各表示画素を所望の輝度階調で発光動作させる表示駆動装置において、
少なくとも、
前記表示パネルに配列された特定の複数行の前記表示画素を同時に選択状態に設定する画素選択手段と、
前記表示データに基づいて前記各表示画素の輝度階調を制御する所定の電流値を有する信号電流を生成する電流生成手段と、
前記電流生成手段から出力される前記信号電流を、前記複数行の表示画素ごとに順次取り込んで保持し、所定のタイミングで前記保持した前記信号電流に基づく階調電流を、前記複数行の表示画素の各々に対して一斉に出力する複数の電流記憶手段と、
を備えたことを特徴とする表示駆動装置。
【請求項２】
前記画素選択手段は、前記表示パネルに配列された前記複数行の表示画素に接続された複数の走査線に対して、単一の走査信号を印加することにより、前記表示画素を同時に選択状態に設定することを特徴とする請求項１記載の表示駆動装置。
【請求項３】
前記画素選択手段は、前記表示パネルを構成する全ての行の前記表示画素に接続された複数の走査線に対して、単一の走査信号を印加することにより、前記表示パネルを構成する全ての前記表示画素を同時に選択状態に設定することを特徴とする請求項１記載の表示駆動装置。
【請求項４】
前記電流生成手段は、前記表示画素ごとに生成される前記信号電流を、前記選択状態に設定される同一列の複数行の表示画素ごとに、時系列データとして前記電力記憶手段に順次出力することを特徴とする請求項１乃至３のいずれかに記載の表示駆動装置。
【請求項５】
前記複数の電流記憶手段は、前記選択状態に設定された前記複数行の表示画素の各々に対して、前記階調電流を個別の信号線を介して同時に供給することを特徴とする請求項１乃至４のいずれかに記載の表示駆動装置。
【請求項６】
前記電流記憶手段は、第１のタイミングで、前記電流生成手段から出力される前記信号電流に対応する電圧成分を保持し、第２のタイミングで、前記電圧成分に対応する電流を、前記階調電流として出力することを特徴とする請求項１乃至５のいずれかに記載の表示駆動装置。
【請求項７】
前記電流記憶手段は、各々、並列に配置された一対の電流記憶部を備え、
一方の電流記憶部に前記電流生成手段から出力される前記信号電流を取り込み保持する動作と、他方の電流記憶部に保持した前記信号電流に基づく前記階調電流を前記表示画素に出力する動作を、同時に並行して実行するように制御されることを特徴とする請求項１乃至６のいずれかに記載の表示駆動装置。
【請求項８】
表示パネルの行方向に配設された複数の走査線及び列方向に配設された複数の信号線の各交点近傍に配列された複数の表示画素に対して、表示データに応じた所定の電流値を有する階調電流を供給することにより、前記表示画素を所定の輝度階調で発光動作させて、前記表示パネルに所望の画像情報を表示する表示装置において、
少なくとも、
前記表示パネルに配列された特定の複数行の前記表示画素に接続された複数の走査線に対して、単一の走査信号を印加することにより、前記表示画素を同時に選択状態に設定する走査駆動回路と、
前記表示データに基づいて前記各表示画素の輝度階調を制御する所定の電流値を有する信号電流を生成する電流生成手段と、前記電流生成手段から出力される前記信号電流を、前記複数行の表示画素ごとに順次取り込んで保持し、前記保持した前記信号電流に基づく階調電流を、前記走査駆動回路により選択状態に設定された前記複数行の表示画素の各々に対して、個別の信号線を介して一斉に出力する複数の電流記憶手段と、を備えた信号駆動回路と、
を具備することを特徴とする表示装置。
【請求項９】
前記走査駆動回路は、前記表示パネルを構成する全ての行の前記表示画素に接続された複数の走査線に対して、単一の走査信号を印加することにより、前記表示パネルを構成する全ての前記表示画素を同時に選択状態に設定することを特徴とする請求項８記載の表示装置。
【請求項１０】
前記電流記憶手段は、第１のタイミングで、前記電流生成手段から出力される前記信号電流に対応する電圧成分を保持し、第２のタイミングで、前記電圧成分に対応する電流を、前記階調電流として出力することを特徴とする請求項８又は９記載の表示装置。
【請求項１１】
前記電流記憶手段は、各々、並列に配置された一対の電流記憶部を備え、
一方の電流記憶部に前記電流生成手段から出力される前記信号電流を取り込み保持する動作と、他方の電流記憶部に保持した前記信号電流に基づく前記階調電流を前記表示画素に出力する動作を、同時に並行して実行するように制御されることを特徴とする請求項８乃至１０のいずれかに記載の表示装置。
【請求項１２】
前記電流記憶手段から前記複数行の表示画素の各々に対して、前記階調電流を供給する複数の前記信号線は、前記表示パネルに配列された前記表示画素相互の列間の領域に配設されていることを特徴とする請求項８乃至１１のいずれかに記載の表示装置。
【請求項１３】
前記表示パネルに配列された前記表示画素は、
前記階調電流に基づいて所定の発光駆動電流を生成する発光駆動回路と、
該発光駆動回路から供給される前記発光駆動電流の電流値に基づいて、所定の輝度階調で発光動作する電流制御型の発光素子と、
を備えることを特徴とする請求項８乃至１２のいずれかに記載の表示装置。
【請求項１４】
前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項８乃至１３のいずれかに記載の表示装置。
【請求項１５】
前記発光素子は、基板の一面側に、前記表示画素に接続された前記走査線及び前記信号線が形成された配線層上に、前記有機エレクトロルミネッセント素子が形成され、前記階調電流に基づく発光動作により放射される光が、前記基板とは反対方向に放出されるトップエミッション構造を有していることを特徴とする請求項１４記載の表示装置。
【請求項１６】
行及び列方向に延伸して配設された複数の走査線及び信号線の各交点に、複数の表示画素が配列された表示パネルと、所定のタイミングで前記表示パネルの各行の前記表示画素に走査信号を印加して、選択状態に設定する走査駆動回路と、所望の画像情報を表示するための表示データに応じた階調電流を生成し、前記選択状態に設定された行の前記表示画素に供給する信号駆動回路と、を備え、前記表示画素の各々に、前記階調電流を供給することにより、前記表示画素を所定の輝度階調で発光動作させて、前記表示パネルに所望の画像情報を表示する表示装置の駆動制御方法において、
前記表示データに基づいて前記各表示画素の輝度階調を制御する所定の電流値を有する信号電流を生成するステップと、
前記信号電流を、前記表示パネルに配列された特定の複数行の表示画素ごとに順次取り込んで保持するステップと、
前記保持した前記信号電流に基づく階調電流を、前記複数行の表示画素の各々に対して、個別の信号線を介して一斉に出力するステップと、
前記複数行の表示画素を同時に選択状態に設定して、前記階調電流を書き込むステップと、
を含むことを特徴とする表示装置の駆動制御方法。
【請求項１７】
前記複数行の表示画素は、前記表示パネルを構成する全ての行の前記表示画素であって、全ての前記表示画素が同時に選択状態に設定されて、前記階調電流が同時に書き込まれることを特徴とする請求項１６記載の表示装置の駆動制御方法。
【請求項１８】
前記信号電流を、前記複数行の表示画素ごとに順次取り込んで保持するステップは、該ステップ以前に保持した前記信号電流に基づく階調電流を、前記複数行の表示画素の各々に対して、一斉に出力するステップと、同時に並行して実行されることを特徴とする請求項１６又は１７記載の表示装置の駆動制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示駆動装置及び表示装置並びにその駆動制御方法に関し、特に、表示データに応じた電流を供給することにより所定の輝度階調で発光する電流制御型の発光素子を備えた表示画素を、複数配列してなる表示パネルに適用可能な表示駆動装置、及び、該表示駆動装置を備えた表示装置、並びに、該表示装置における駆動制御方法に関する。
【０００２】
【従来の技術】
従来、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）や発光ダイオード（ＬＥＤ）等のように供給される駆動電流の電流値に応じて所定の輝度階調で発光動作する電流制御型の発光素子を備えた表示画素を、２次元配列した表示パネルを具備する発光素子型のディスプレイ（表示装置）が知られている。
【０００３】
特に、アクティブマトリックス駆動方式を適用した発光素子型ディスブレイは、近年普及が著しい液晶表示装置（ＬＣＤ）に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化、低消費電力化等が可能であるとともに、液晶表示装置の場合のように、バックライトを必要としないので、一層の薄型軽量化が可能という極めて優位な特徴を有しており、次世代のディスプレイとして研究開発が盛んに行われている。
【０００４】
そして、このような発光素子型ディスブレイにおいては、上述した電流制御型の発光素子を発光制御するための駆動制御機構や制御方法が種々提案されている。例えば、特許文献１や特許文献２等に記載されているように、表示パネルを構成する各表示画素ごとに、上記発光素子に加えて、該発光素子を発光制御するための複数のスイッチング手段からなる駆動回路（以下、便宜的に「発光駆動回路」と記す）を備えたものが知られている。
【０００５】
図１５は、従来技術における発光素子型ディスプレイに適用される表示画素の構成例を示す等価回路図である。
すなわち、特許文献１等に記載された表示画素は、図１５（ａ）に示すように、表示パネルにマトリクス状に配設された複数の走査ライン（選択ライン）ＳＬ及びデータライン（信号ライン）ＤＬの各交点近傍に、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎ１１１に各々接続された薄膜トランジスタ（ＴＦＴ）Ｔｒ１１１と、ゲート端子が接点Ｎ１１１に接続され、ソース端子に接地電位Ｖｇｎｄが印加された薄膜トランジスタＴｒ１１２と、を備えた発光駆動回路ＤＰ１、及び、該発光駆動回路ＤＰ１の薄膜トランジスタＴｒ１１２のドレイン端子にアノード端子が接続され、カソード端子に接地電位Ｖｇｎｄよりも低電位の低電源電圧Ｖｓｓが印加された有機ＥＬ素子（電流制御型の発光素子）ＯＥＬを有して構成されている。
【０００６】
ここで、図１５（ａ）において、ＣＰ１は、薄膜トランジスタＴｒ１１２のゲート−ソース間に形成される寄生容量である。また、薄膜トランジスタＴｒ１１１は、ｎチャネル型の電界効果型トランジスタにより構成され、薄膜トランジスタＴｒ１１２は、ｐチャネル型の電界効果型トランジスタにより構成されている。
そして、このような構成を有する発光駆動回路ＤＰ１においては、薄膜トランジスタＴｒ１１１及びＴｒ１１２からなる２個のトランジスタ（スイッチング手段）を所定のタイミングでオン、オフ制御することにより、以下に示すように、有機ＥＬ素子ＯＥＬを発光制御する。
【０００７】
すなわち、発光駆動回路ＤＰ１において、図示を省略した走査ドライバにより、走査ラインＳＬにハイレベルの走査信号Ｖｓｅｌを印加して表示画素を選択状態に設定すると、薄膜トランジスタＴｒ１１１がオン動作して、図示を省略したデータドライバによりデータラインＤＬに印加された、表示データに応じた階調信号電圧Ｖｐｉｘが薄膜トランジスタＴｒ１１１を介して、接点Ｎ１１１（すなわち、薄膜トランジスタＴｒ１１２のゲート端子）に印加される。これにより、薄膜トランジスタＴｒ１１２が上記階調信号電圧Ｖｐｉｘに応じた導通状態でオン動作して、接地電位Ｖｇｎｄから所定の発光駆動電流が薄膜トランジスタＴｒ１１２及び有機ＥＬ素子ＯＥＬを介して低電源電圧Ｖｓｓに流れ、有機ＥＬ素子ＯＥＬが上記表示データに応じた輝度階調で発光動作する。
【０００８】
次いで、走査ラインＳＬにローレベルの走査信号Ｖｓｅｌを印加して表示画素を非選択状態に設定すると、薄膜トランジスタＴｒ１１１がオフ動作することにより、データラインＤＬと画素駆動回路ＤＰ１とが電気的に遮断される。これにより、薄膜トランジスタＴｒ１１２のゲート端子に印加された電圧が寄生容量ＣＰ１により保持されて、薄膜トランジスタＴｒ１１２は、オン状態を持続することになり、上記選択状態と同様に、接地電位Ｖｇｎｄから所定の発光駆動電流が薄膜トランジスタＴｒ１２を介して有機ＥＬ素子ＯＥＬに流れて、発光動作が継続される。この発光動作は、次の表示データに応じた階調信号電圧が各表示画素に印加される（書き込まれる）まで、例えば、１フレーム期間継続されるように制御される。
このような駆動制御方法は、各表示画素（薄膜トランジスタＴｒ１１２のゲート端子）に印加する電圧（階調信号電圧）を調整することにより、有機ＥＬ素子ＯＥＬに流す発光駆動電流の電流値を制御して、所定の輝度階調で発光動作させていることから、電圧指定方式（又は、電圧印加方式）と呼ばれている。
【０００９】
ところで、上述したような電圧指定方式を採用した発光駆動回路を備えた表示画素においては、選択機能を有する薄膜トランジスタＴｒ１１１や発光駆動機能を有する薄膜トランジスタＴｒ１１２の素子特性（チャネル抵抗等）が、外部環境（周囲の温度等）や使用時間等に依存してバラツキや変動（劣化）を生じた場合には、発光素子（有機ＥＬ素子ＯＥＬ）に供給される発光駆動電流に影響を与えることになり、長期間にわたり安定的に所望の発光特性（所定の輝度階調での表示）を実現することが困難になるという問題を有していた。
また、表示パネルの高精細化を図るために、各表示画素を微細化すると、発光駆動回路ＤＰ１を構成する薄膜トランジスタＴｒ１１１及びＴｒ１１２の動作特性（ソース−ドレイン間電流等）のバラツキが大きくなるため、適正な階調制御が行えなくなり、各表示画素の発光特性にバラツキが生じて表示画質の劣化を招くという問題を有していた。
【００１０】
そこで、このような問題点を解決する構成として、特許文献２等に記載されたような発光駆動回路を備えたものが知られている。
すなわち、特許文献２等に記載された表示画素は、図１５（ｂ）に示すように、相互に並行して配設された第１及び第２の走査ラインＳＬ１、ＳＬ２とデータラインＤＬとの各交点近傍に、ゲート端子が第１の走査ラインＳＬ１に、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎ１２１に各々接続された薄膜トランジスタＴｒ１２１と、ゲート端子が第２の走査ラインＳＬ２に、ソース端子及びドレイン端子が接点Ｎ１２１及び接点Ｎ１２２に各々接続された薄膜トランジスタＴｒ１２２と、ゲート端子が接点Ｎ１２２に、ドレイン端子が接点Ｎ１２１に各々接続され、ソース端子に高電源電圧Ｖｄｄが印加された薄膜トランジスタＴｒ１２３と、ゲート端子が接点Ｎ１２２に接続され、ソース端子に高電源電圧Ｖｄｄが印加された薄膜トランジスタＴｒ１２４とを備えた画素駆動回路ＤＰ２、及び、階画素駆動回路ＤＰ２の薄膜トランジスタＴｒ１２４のドレイン端子にアノード端子が接続され、カソード端子に接地電位が印加された有機ＥＬ素子ＯＥＬを有して構成されている。
【００１１】
ここで、図１５（ｂ）において、薄膜トランジスタＴｒ１２１はｎチャネル型の電界効果型トランジスタにより構成され、薄膜トランジスタＴｒ１２２乃至Ｔｒ１２４はｐチャネル型の電界効果型トランジスタにより構成されている。また、ＣＰ２は、薄膜トランジスタＴｒ１２３及びＴｒ１２４のゲート−ソース間に形成される寄生容量である。
そして、このような構成を有する発光駆動回路ＤＰ２においては、薄膜トランジスタＴｒ１２１乃至Ｔｒ１２４からなる４個のトランジスタ（スイッチング手段）を所定のタイミングでオン、オフ制御することにより、以下に示すように、有機ＥＬ素子ＯＥＬを発光制御する。
【００１２】
すなわち、発光駆動回路ＤＰ２において、図示を省略した走査ドライバにより、走査ラインＳＬ１にハイレベルの走査信号Ｖｓｅｌ１を、走査ラインＳＬ２にローレベルの走査信号Ｖｓｅｌ２を各々印加して表示画素を選択状態に設定すると、薄膜トランジスタＴｒ１２１及びＴｒ１２２がオン動作して、図示を省略したデータドライバによりデータラインＤＬに供給された、表示データに応じた階調電流Ｉｐｉｘが薄膜トランジスタＴｒ１２１及びＴｒ１２２を介して接点Ｎ１２２に取り込まれるとともに、該階調電流Ｉｐｉｘの電流レベルが薄膜トランジスタＴｒ１２３により電圧レベルに変換されてゲート−ソース間に所定の電圧が生じる（書込動作）。
【００１３】
次いで、例えば、走査ラインＳＬ２にハイレベルの走査信号Ｖｓｅｌ２を印加すると、薄膜トランジスタＴｒ１２２がオフ動作することにより、薄膜トランジスタＴｒ１２３のゲート−ソース間に生じた電圧が寄生容量ＣＰ２により保持され、次に、走査ラインＳＬ１にローレベルの走査信号Ｖｓｅｌ１を印加すると、薄膜トランジスタＴｒ１２１がオフ動作することにより、データラインＤＬと画素駆動回路ＤＰ２とが電気的に遮断される。これにより、上記寄生容量ＣＰ２に保持された電圧に基づく電位差により、薄膜トランジスタＴｒ１２４がオン動作して、高電源電圧Ｖｄｄから所定の発光駆動電流が薄膜トランジスタＴｒ１２４及び有機ＥＬ素子ＯＥＬを介して接地電位に流れ、有機ＥＬ素子ＯＥＬが表示データに応じた輝度階調で発光する（発光動作）。
【００１４】
ここで、薄膜トランジスタＴｒ１２４を介して有機ＥＬ素子ＯＥＬに供給される発光駆動電流は、表示データの輝度階調に基づいた電流値になるように制御され、この発光動作は、次の表示データに応じた階調電流が各表示画素に書き込まれるまで、例えば、１フレーム期間継続されるように制御される。
このような駆動制御方法は、各表示画素（薄膜トランジスタＴｒ１２３のゲート端子）に表示データに応じた電流値を指定した階調電流を供給し、該電流値に応じて保持される電圧に基づいて、有機ＥＬ素子ＯＥＬに流す発光駆動電流を制御して、所定の輝度階調で発光動作させていることから、電流印加方式（又は、電流指定方式）と呼ばれている。
【００１５】
このように、電流印加方式を採用した発光駆動回路においては、各表示画素に供給される表示データに応じた階調電流の電流レベルを電圧レベルに変換する薄膜トランジスタＴｒ１２３（電流／電圧変換用トランジスタ）及び有機ＥＬ素子ＯＥＬに所定の電流値の駆動電流を供給する薄膜トランジスタＴｒ１２４（発光駆動用トランジスタ）を備え、有機ＥＬ素子ＯＥＬに供給する発光駆動電流の電流値を設定することにより、各薄膜トランジスタＴｒ１２３、Ｔｒ１２４の動作特性のバラツキの影響を抑制することができるという利点を有している。
【００１６】
【特許文献１】
特開２００２−１５６９２３号公報  （第４頁、図２）
【特許文献２】
特開２００１−１４７６５９号公報  （第７頁〜第８頁、図１）
【００１７】
【発明が解決しようとする課題】
しかしながら、上述したような方式を採用した発光駆動回路においては、以下に示すような問題を有していた。
すなわち、電流指定方式の画素駆動回路においては、最下位又は比較的輝度の低い表示データに基づく階調電流を各表示画素に書き込む場合（低階調表示時）、表示データの輝度階調に対応した小さい電流値を有する信号電流を各表示画素に供給する必要がある。
【００１８】
ここで、各表示画素に表示データ（階調電流）を書き込む動作は、データラインに寄生する容量成分（配線容量）を所定の電圧まで充電することに相当するので、特に、表示パネルの大型化等によりデータラインの配線長が長く設計されている場合には、階調電流の電流値が小さくなるほど（すなわち、低階調表示時ほど）、データラインの充電時間が長くなって、表示画素への書込動作に時間を要するようになり、予め設定された（既定の）書込時間では表示画素に書き込まれた表示データが充分安定した状態（飽和状態）に達していない、いわゆる、書込不足が生じ、表示データに応じた適切な輝度階調で発光動作することができない表示画素が発生して、表示パネル内で輝度差が生じて表示画質の劣化を招くという問題を有していた。
【００１９】
また、表示パネルを高精細化するために、表示パネルに配設される走査ラインの数を増加させて、各走査ラインの選択期間を短く設定した場合においても、階調電流の電流値が小さくなるほど、各表示画素への十分な書込動作が行われなくなり、書込不足が発生して表示画質の劣化を招いたり、表示パネルの高精細化が制約されるという問題を有していた。
【００２０】
図１６は、従来の表示装置における表示データの書込特性への影響（書込階調に対する書込率の変化）を説明するためのシミュレーション結果であり、図１７は、従来の表示装置における配線容量の書込特性への影響（表示パネル上の位置に対する書込率の変化）を説明するためのシミュレーション結果である。ここで、図１６、図１７に示すシミュレーション結果は、表示パネルの大きさや画素数等において、各々異なる仕様を有する表示装置（図１６、表参照）における書込特性（表示データの書込率）を示すものである。
【００２１】
図１６に示すように、表示データの階調（書込階調）に対する書込率の相関関係を示す各特性曲線Ｓａ〜Ｓｅから、概ね表示パネルが大型化して、表示画素数が増加するほど、低階調における表示データの書込率が顕著に低下して書込不足を生じる傾向を示すことが判明した。
また、図１７に示すように、表示パネル上の表示画素の配置位置（規格化位置）に対する書込率の相関関係を示す各特性曲線Ｓａ〜Ｓｅから、概ね表示パネルが大型化してデータラインの配線長が長くなり、データドライバからの距離が長くなるほど、表示データの書込率が顕著に低下して書込不足を生じる傾向を示すことが判明した。
【００２２】
さらに、上述した電流印加方式を適用した発光駆動回路（図１５（ｂ）参照）においては、薄膜トランジスタＴｒ１２３及びＴｒ１２４のゲート端子相互を直接接続したカレントミラー回路構成を有し、データラインに供給する階調電流Ｉｐｉｘに対して有機ＥＬ素子ＯＥＬに供給される発光駆動電流を小さくするように構成することにより、低階調表示を行う場合であっても、データラインに比較的大きな電流値を有する階調電流を流して、上述したような書込不足を回避することができるが、データラインに供給される階調電流の電流値が常に大きくなってしまうため、表示装置の消費電力が増大するという問題を有していた。
【００２３】
そこで、本発明は、上述した問題点に鑑み、表示画素に設けられた発光素子を電流印加方式で発光制御するディスプレイにおいて、発光素子を長期間にわたり安定した発光特性で発光動作させることができるとともに、表示画素への表示データ（階調電流）の書込動作に際し、消費電力を抑制しつつ書込不足による表示画質の劣化を抑制することができ、さらに、表示パネルの高精細化に良好に対応することができる表示駆動装置及び表示装置並びにその駆動制御方法を提供することを目的とする。
【００２４】
【課題を解決するための手段】
請求項１記載の表示駆動装置は、表示パネルを構成する２次元配列された表示画素に対して、表示データに基づく階調信号を供給することにより、各表示画素を所望の輝度階調で発光動作させる表示駆動装置において、少なくとも、前記表示パネルに配列された特定の複数行の前記表示画素を同時に選択状態に設定する画素選択手段と、前記表示データに基づいて前記各表示画素の輝度階調を制御する所定の電流値を有する信号電流を生成する電流生成手段と、前記電流生成手段から出力される前記信号電流を、前記複数行の表示画素ごとに順次取り込んで保持し、所定のタイミングで前記保持した前記信号電流に基づく階調電流を、前記複数行の表示画素の各々に対して一斉に出力する複数の電流記憶手段と、を備えたことを特徴とする。
【００２５】
請求項２記載の表示駆動装置は、請求項１記載の表示駆動装置において、前記画素選択手段は、前記表示パネルに配列された前記複数行の表示画素に接続された複数の走査線に対して、単一の走査信号を印加することにより、前記表示画素を同時に選択状態に設定することを特徴とする。
請求項３記載の表示駆動装置は、請求項１記載の表示駆動装置において、前記画素選択手段は、前記表示パネルを構成する全ての行の前記表示画素に接続された複数の走査線に対して、単一の走査信号を印加することにより、前記表示パネルを構成する全ての前記表示画素を同時に選択状態に設定することを特徴とする。
【００２６】
請求項４記載の表示駆動装置は、請求項１乃至３のいずれかに記載の表示駆動装置において、前記電流生成手段は、前記表示画素ごとに生成される前記信号電流を、前記選択状態に設定される同一列の複数行の表示画素ごとに、時系列データとして前記電力記憶手段に順次出力することを特徴とする。
請求項５記載の表示駆動装置は、請求項１乃至４のいずれかに記載の表示駆動装置において、前記複数の電流記憶手段は、前記選択状態に設定された前記複数行の表示画素の各々に対して、前記階調電流を個別の信号線を介して同時に供給することを特徴とする。
【００２７】
請求項６記載の表示駆動装置は、請求項１乃至５のいずれかに記載の表示駆動装置において、前記電流記憶手段は、第１のタイミングで、前記電流生成手段から出力される前記信号電流に対応する電圧成分を保持し、第２のタイミングで、前記電圧成分に対応する電流を、前記階調電流として出力することを特徴とする。
請求項７記載の表示駆動装置は、請求項１乃至６のいずれかに記載の表示駆動装置において、前記電流記憶手段は、各々、並列に配置された一対の電流記憶部を備え、一方の電流記憶部に前記電流生成手段から出力される前記信号電流を取り込み保持する動作と、他方の電流記憶部に保持した前記信号電流に基づく前記階調電流を前記表示画素に出力する動作を、同時に並行して実行するように制御されることを特徴とする。
【００２８】
請求項８記載の表示装置は、表示パネルの行方向に配設された複数の走査線及び列方向に配設された複数の信号線の各交点近傍に配列された複数の表示画素に対して、表示データに応じた所定の電流値を有する階調電流を供給することにより、前記表示画素を所定の輝度階調で発光動作させて、前記表示パネルに所望の画像情報を表示する表示装置において、少なくとも、前記表示パネルに配列された特定の複数行の前記表示画素に接続された複数の走査線に対して、単一の走査信号を印加することにより、前記表示画素を同時に選択状態に設定する走査駆動回路と、前記表示データに基づいて前記各表示画素の輝度階調を制御する所定の電流値を有する信号電流を生成する電流生成手段と、前記電流生成手段から出力される前記信号電流を、前記複数行の表示画素ごとに順次取り込んで保持し、前記保持した前記信号電流に基づく階調電流を、前記走査駆動回路により選択状態に設定された前記複数行の表示画素の各々に対して、個別の信号線を介して一斉に出力する複数の電流記憶手段と、を備えた信号駆動回路と、を具備することを特徴とする。
【００２９】
請求項９記載の表示装置は、請求項８記載の表示装置において、前記走査駆動回路は、前記表示パネルを構成する全ての行の前記表示画素に接続された複数の走査線に対して、単一の走査信号を印加することにより、前記表示パネルを構成する全ての前記表示画素を同時に選択状態に設定することを特徴とする。
請求項１０記載の表示装置は、請求項８又は９記載の表示装置において、前記電流記憶手段は、第１のタイミングで、前記電流生成手段から出力される前記信号電流に対応する電圧成分を保持し、第２のタイミングで、前記電圧成分に対応する電流を、前記階調電流として出力することを特徴とする。
【００３０】
請求項１１記載の表示装置は、請求項８乃至１０のいずれかに記載の表示装置において、前記電流記憶手段は、各々、並列に配置された一対の電流記憶部を備え、一方の電流記憶部に前記電流生成手段から出力される前記信号電流を取り込み保持する動作と、他方の電流記憶部に保持した前記信号電流に基づく前記階調電流を前記表示画素に出力する動作を、同時に並行して実行するように制御されることを特徴とする。
請求項１２記載の表示装置は、請求項８乃至１１のいずれかに記載の表示装置において、前記電流記憶手段から前記複数行の表示画素の各々に対して、前記階調電流を供給する複数の前記信号線は、前記表示パネルに配列された前記表示画素相互の列間の領域に配設されていることを特徴とする。
【００３１】
請求項１３記載の表示装置は、請求項８乃至１２のいずれかに記載の表示装置において、前記表示パネルに配列された前記表示画素は、前記階調電流に基づいて所定の発光駆動電流を生成する発光駆動回路と、該発光駆動回路から供給される前記発光駆動電流の電流値に基づいて、所定の輝度階調で発光動作する電流制御型の発光素子と、を備えることを特徴とする。
請求項１４記載の表示装置は、請求項８乃至１３のいずれかに記載の表示装置において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする。
請求項１５記載の表示装置は、請求項１４記載の表示装置において、前記発光素子は、基板の一面側に、前記表示画素に接続された前記走査線及び前記信号線が形成された配線層上に、前記有機エレクトロルミネッセント素子が形成され、前記階調電流に基づく発光動作により放射される光が、前記基板とは反対方向に放出されるトップエミッション構造を有していることを特徴とする。
【００３２】
請求項１６記載の表示装置の駆動制御方法は、行及び列方向に延伸して配設された複数の走査線及び信号線の各交点に、複数の表示画素が配列された表示パネルと、所定のタイミングで前記表示パネルの各行の前記表示画素に走査信号を印加して、選択状態に設定する走査駆動回路と、所望の画像情報を表示するための表示データに応じた階調電流を生成し、前記選択状態に設定された行の前記表示画素に供給する信号駆動回路と、を備え、前記表示画素の各々に、前記階調電流を供給することにより、前記表示画素を所定の輝度階調で発光動作させて、前記表示パネルに所望の画像情報を表示する表示装置の駆動制御方法において、前記表示データに基づいて前記各表示画素の輝度階調を制御する所定の電流値を有する信号電流を生成するステップと、前記信号電流を、前記表示パネルに配列された特定の複数行の表示画素ごとに順次取り込んで保持するステップと、前記保持した前記信号電流に基づく階調電流を、前記複数行の表示画素の各々に対して、個別の信号線を介して一斉に出力するステップと、前記複数行の表示画素を同時に選択状態に設定して、前記階調電流を書き込むステップと、を含むことを特徴とする。
【００３３】
請求項１７記載の表示装置の駆動制御方法は、請求項１６記載の表示装置の駆動制御方法において、前記複数行の表示画素は、前記表示パネルを構成する全ての行の前記表示画素であって、全ての前記表示画素が同時に選択状態に設定されて、前記階調電流が同時に書き込まれることを特徴とする。
請求項１８記載の表示装置の駆動制御方法は、請求項１６又は１７記載の表示装置の駆動制御方法において、前記信号電流を、前記複数行の表示画素ごとに順次取り込んで保持するステップは、該ステップ以前に保持した前記信号電流に基づく階調電流を、前記複数行の表示画素の各々に対して、一斉に出力するステップと、同時に並行して実行されることを特徴とする。
【００３４】
すなわち、本発明に係る表示駆動装置及び表示装置並びにその駆動制御方法は、表示信号（表示データ）に応じた階調電流を各表示画素に印加することにより、各表示画素の発光素子を所定の輝度階調で発光動作させて、所望の画像情報を表示パネルに表示する表示装置において、表示パネルに２次元配列された表示画素について、走査ドライバ（走査駆動回路、画素選択手段）から単一の走査信号を印加することにより、複数行分の表示画素を一括して選択状態に設定するように構成され、また、データドライバ（信号駆動回路）により当該複数行の表示画素に対応する表示データ（信号電流）を順次取り込んで保持し、所定のタイミング（例えば、１走査期間）で一括して、上記選択状態に設定された複数行の表示画素に対して、階調電流として供給するように構成されている。
【００３５】
これにより、単一の走査タイミングで複数行（ｋ行）の表示画素を選択状態に設定することができるので、１走査ラインに１走査信号を印加して１行の表示画素を選択状態に設定する周知の駆動制御方法に比較して、階調電流の表示画素への書込時間を実質的に複数倍（ｋ倍）に長く設定することができる。
したがって、各表示画素への表示データの書込時間を充分に長く確保することができるので、表示パネルを大型化した場合や高精細化した場合、あるいは、低階調表示時であっても、データライン（信号線）の配線容量に起因する表示データの書込不足を解消して、各表示画素を表示データに応じた適切な輝度階調で発光動作することができ、表示パネル内で発生する輝度傾斜（表示ムラ）を低減して表示画質の向上を図ることができる。
【００３６】
また、本発明に係る表示駆動装置及び表示装置においては、複数行の表示画素に対応して配設されたデータライン群ごとに接続される電流記憶回路（電流記憶手段）が、並列に配置された一対の電流記憶部を備え、一方の電流記憶部に表示データに基づく信号電流を保持する動作期間に、他方の電流記憶部に先のタイミングで保持した信号電流に基づく階調電流を各表示画素に出力する動作を、同時に並行して実行するように構成されている。
これにより、単一の電流記憶回路により、連続的に電流書込動作を行いつつ、並行して連続的に電流読出動作を実行することができるので、実質的に、各動作期間を長くすることができ、表示画素への階調電流の供給時間を長くすることができる。
【００３７】
さらに、本発明に係る表示装置においては、各表示画素に設けられる発光素子として、トップエミッション構造を有する有機ＥＬ素子を適用することができるので、複数行の表示画素に対応して、階調電流を一括して供給するためのデータライン数が増加した場合であっても、有機から発光される光が当該配線層により遮断されることがなく、表示パネルの開口率が低下することなく、表面輝度が高く、表示画質が良好な表示パネルを実現することができる。
【００３８】
【発明の実施の形態】
以下、本発明に係る表示駆動装置及び表示装置並びにその駆動制御方法について、実施の形態を示して詳しく説明する。
＜表示装置の基本構成＞
まず、本発明に係る表示駆動装置を適用可能な表示装置の概略構成（基本構成）について、図面を参照して説明する。
図１は、本発明に係る表示装置の基本構成を示す概略ブロック図であり、図２は、本実施形態に係る表示装置の要部構成を示す概略構成図である。なお、図２においては、図示の都合上、ｉ行目の走査ライン群に接続される表示画素のみ詳しく示す。
【００３９】
図１、図２に示すように、本実施形態に係る表示装置１００は、大別して、行方向に配設され、複数本（図２では２本）の走査ラインＳＬｉａ、ＳＬｉｂを一組とする信号線群（図２では単一の信号線に接続した状態を示す）を、複数組（図２ではｎ組）備えてなる走査ライン群ＳＬｉ（１≦ｉ≦ｎ）と、該走査ライン群ＳＬｉに直交するように列方向に配設され、複数本（図２では４本）のデータラインＤＬｊａ〜ＤＬｊｄを一組とした信号線群を、複数組（図２では４組）備えてなるデータライン群ＤＬｊ（１≦ｊ≦ｍ；ｍ＝４）と、各組の走査ライン群ＳＬｉを構成する走査ラインＳＬｉａ、ＳＬｉｂと各組のデータライン群ＤＬｊを構成するデータラインＤＬｊａ〜ＤＬｊｄとの各交点近傍に、選択トランジスタＴｒｓｅｌを介して接続された複数の表示画素ＥＭが配列された表示パネル１１０と、該表示パネル１１０の走査ライン群ＳＬｉに接続され、各走査ライン群ＳＬｉに所定のタイミングで順次走査信号Ｖｓｅｌを印加することにより、該走査ライン群ＳＬｉに接続された複数行（図２では４行）分の表示画素を一斉に選択状態に設定する走査ドライバ（走査駆動回路、画素選択手段）１２０と、表示パネル１１０のデータライン群ＤＬｊに接続され、後述する表示信号生成回路１５０から供給される表示データを、各データライン群ＤＬｊに対応する複数行の表示画素分（図２では４画素分）ごとに取り込んで一旦保持し、所定のタイミングで該複数行の表示画素に階調電流Ｉｐｉｘとして一斉に供給するデータドライバ（信号駆動回路）１３０と、後述する表示信号生成回路１５０から供給されるタイミング信号に基づいて、少なくとも、走査ドライバ１２０及びデータドライバ１３０の動作状態を制御する走査制御信号及びデータ制御信号を生成して出力するシステムコントローラ１４０と、例えば、表示装置１００の外部から供給される映像信号に基づいて、表示データ（例えば、デジタルデータ）を生成してデータドライバ１３０に供給するとともに、該表示データを表示パネル１１０に画像表示するためのタイミング信号（システムクロック等）を生成、又は、抽出してシステムコントローラ１４０に供給する表示信号生成回路１５０と、を備えて構成されている。
【００４０】
以下、上記各構成について具体的に説明する。
（表示パネル１１０）
本実施形態に係る表示装置に適用可能な表示パネル１１０は、例えば、図２に示すように、各々２本の走査ライン（走査線）ＳＬｉａ、ＳＬｉｂを一組とする走査ライン群ＳＬｉと、各々４本のデータライン（信号線）ＤＬｊａ〜ＤＬｊｄを一組とするデータライン群ＤＬｊが、相互に直交するように配設され、各走査ラインＳＬｉａ、ＳＬｉｂとデータラインＤＬｊａ〜ＤＬｊｄとの各交点に、表示画素ＥＭが接続された構成を有している。ここで、図２に示す構成においては、各走査ラインＳＬｉａ、ＳＬｉｂには、各々２行分の表示画素ＥＭが接続されており、各走査ライン群ＳＬｉには４行分の表示画素ＥＭが接続されている。
【００４１】
ここで、各走査ライン群ＳＬｉを構成する走査ラインの数や表示画素ＥＭの行数は、特に限定するものではなく、図２に示したように、各走査ライン群ＳＬｉが数本（２本）の走査ラインからなり、数行（４行）分の表示画素ＥＭに接続された構成を有するものであってもよいし、表示パネル１１０を構成する全走査ライン（ｎ本）を単一の走査ライン群として、１画面（全行）分の表示画素ＥＭが共通に接続された構成を有するものであってもよい。この場合にあっては、後述するように、単一の走査信号により１画面分の表示画素ＥＭが一括して選択状態に設定される。
【００４２】
また、各表示画素ＥＭは、ゲート端子が各走査ラインＳＬｉａ、ＳＬｉｂに接続され、ソース端子が各データラインＤＬｊａ〜ＤＬｊｄに接続された選択トランジスタＴｒｓｅｌの、ドレイン端子に接続された構成を有している。また、各表示画素ＥＭは、データドライバ１３０から各データラインＤＬｊａ〜ＤＬｊｄ及び上記選択トランジスタＴｒｓｅｌを介して供給される階調電流Ｉｐｉｘに基づいて、所定の輝度階調で発光動作する電流制御型の発光素子を備えている。
【００４３】
このような構成を有する表示パネル１１０においては、後述する走査ドライバ１２０から特定の走査ライン群ＳＬｉに走査信号Ｖｓｅｌを印加すると、該走査ライン群ＳＬｉを構成する複数の走査ラインＳＬｉａ、ＳＬｉｂに接続された選択トランジスタＴｒｓｅｌがオン動作して、４行分の表示画素ＥＭが一括して選択状態に設定される。そして、この特定の走査ライン群ＳＬｉに走査信号Ｖｓｅｌを印加した状態（選択状態）で、後述するデータドライバ１３０から各データライン群ＤＬｊに表示データに対応する階調電流Ｉｐｉｘを一斉に供給することにより、上記オン動作した選択トランジスタＴｒｓｅｌを介して、選択状態に設定された４行分の表示画素ＥＭに一括して表示データが書き込まれる。なお、選択トランジスタを含む表示画素ＥＭの具体回路例や回路動作については詳しく後述する。
【００４４】
（走査ドライバ１２０）
走査ドライバ１２０は、システムコントローラ１４０から供給される走査制御信号に基づいて、上記各走査ライン群ＳＬｉに選択レベル（例えば、ハイレベル）の走査信号Ｖｓｅｌを印加する動作を順次実行することにより、各走査ライン群ＳＬｉを構成する走査ラインＳＬｉａ、ＳＬｉｂに接続された４行分の表示画素ＥＭを一斉に選択状態に設定し、後述するデータドライバ１３０により各データライン群ＤＬｊを介して供給される表示データに基づく階調電流Ｉｐｉｘを、各表示画素ＥＭに一斉に書き込むように制御する。
【００４５】
走査ドライバ１２０は、例えば、図２に示すように、シフトレジスタとバッファからなるシフトブロックＳＢ１、ＳＢ２、・・・ＳＢｉ、・・・ＳＢｎを、各走査ライン群ＳＬｉに対応して複数段（ｎ段）備え、後述するシステムコントローラ１４０から供給される走査制御信号（走査スタート信号ＳＳＴ、走査クロック信号ＳＣＫ等）に基づいて、シフトレジスタにより表示パネル１１０の上方から下方に順次シフトしつつ生成されたシフト出力が、バッファを介して所定の選択レベル（ハイレベル）を有する走査信号Ｖｓｅｌとして各走査ライン群ＳＬｉに印加される。
なお、上述したように、表示パネル１１０を構成する全ての表示画素ＥＭが単一の走査ライン群ＳＬｉに接続された構成を有する場合には、図２に示したようなシフトブロックは必要なく、上記走査制御信号に基づいて、所定のタイミングで単一の走査信号Ｖｓｅｌを走査ライン群ＳＬｉに印加する。
【００４６】
（データドライバ１３０）
データドライバ１３０は、システムコントローラ１４０から供給されるデータ制御信号に基づいて、後述する表示信号生成回路１５０から供給される表示データに基づく信号電流Ｉｃを、各データライン群ＤＬｉごと（詳しくは、各列の表示画素ＥＭごと）に所定のタイミングで取り込んで保持し、上述した走査ドライバ１２０により特定の走査ライン群ＳＬｉを選択状態に設定するタイミングで、上記保持した信号電流Ｉｃを階調電流Ｉｐｉｘとして、各データライン群ＤＬｊを介して表示画素ＥＭに一斉に供給する。
【００４７】
データドライバ１３０は、例えば、図２に示すように、少なくとも、表示信号生成回路１５０から供給される表示データに基づいて、信号電流Ｉｃを生成する電流生成回路（電流生成手段）ＣＧと、表示パネル１１０に配設された各データライン群ＤＬｊごとに接続された複数の電流保持回路（電流記憶手段）ＣＨを備え、後述するシステムコントローラ１４０から供給されるデータ制御信号に基づいて、表示信号生成回路１５０から供給される表示データに基づく信号電流Ｉｃを、電流保持回路ＣＨにより各データライン群ＤＬｉごとに、各走査ライン群ＳＬｉに接続された４行の表示画素分順次取り込んで保持し、所定のタイミングで、各データライン群ＤＬｉを介して選択状態に設定された走査ライン群ＳＬｉの４行分の全表示画素ＥＭに対して、上記保持した信号電流Ｉｃを階調電流Ｉｐｉｘとして一括して供給する。なお、データドライバの具体的な構成及び動作については詳しく後述する。
【００４８】
（システムコントローラ１４０）
システムコントローラ１４０は、上述した走査ドライバ１２０及びデータドライバ１３０に対して、動作状態を制御する走査制御信号及びデータ制御信号を出力することにより、各ドライバを所定のタイミングで動作させて走査信号Ｖｓｅｌ及び階調電流Ｉｐｉｘを生成、出力させ、表示信号生成回路により生成される表示データを各表示画素ＥＭに書き込んで発光動作させ、映像信号に基づく所定の画像情報を表示パネル１１０に表示させる制御を行う。
【００４９】
（表示信号生成回路１５０）
表示信号生成回路１５０は、例えば、表示装置１００の外部から供給される映像信号から輝度階調信号成分を抽出し、表示パネル１１０の１行分ごとに表示データとしてデータドライバ１３０に供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路１５０は、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１４０に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１４０は、表示信号生成回路１５０から供給されるタイミング信号に基づいて、走査ドライバ１２０やデータドライバ１３０、電源ドライバ１４０に対して供給する走査制御信号及びデータ制御信号を生成する。
【００５０】
＜データドライバの具体例＞
次に、本発明に適用可能なデータドライバの一構成例について、具体的に説明する。
図３は、本発明に係る表示装置のデータドライバに適用可能な電流生成回路を示すブロック図であり、図４は、本発明に係る表示装置のデータドライバに適用可能な電圧電流変換・電流供給回路の一例を示す回路構成図である。また、図５は、本発明に係る表示装置のデータドライバに適用可能な電流保持回路の一例を示す概略構成図である。
【００５１】
電流生成回路ＣＧは、図３に示すように、システムコントローラ１４０からデータ制御信号として供給されるシフトクロック信号ＣＬＫに基づいて、サンプリングスタート信号ＳＴＲを順次シフトしつつシフト信号を出力するシフトレジスタ回路１３１と、該シフト信号の入力タイミングに基づいて、表示信号生成回路１５０から供給される１行分の表示データＤ０〜Ｄｍ（デジタルデータ）を順次取り込むデータレジスタ回路１３２と、データラッチ信号ＳＴＢに基づいて、データレジスタ回路１３２により取り込まれた１行分の表示データＤ０〜Ｄｍを保持するデータラッチ回路１３３と、図示を省略した電源供給手段から供給される階調基準電圧Ｖ０〜Ｖｐに基づいて、上記保持された表示データＤ０〜Ｄｍを所定のアナログ信号電圧（階調電圧Ｖｐｉｘ）に変換するＤ／Ａコンバ−タ１３４と、アナログ信号電圧に変換された表示データに対応する信号電流Ｉｃを生成し、システムコントローラ１４０から供給される出力イネ−ブル信号ＯＥに基づいて、表示パネル１１０に配設された各データライン群ＤＬｊ単位であって、各走査ライン群ＳＬｉに接続された複数行（４行）の表示画素ＥＭ分ごとに、各電流保持回路ＣＨに順次供給する（本実施例においては、信号電流Ｉｃとして負極性の信号電流を生成することにより、信号電流Ｉｃを引き込む）電圧電流変換・電流供給回路１３５と、を有して構成されている。
【００５２】
ここで、電圧電流変換・電流供給回路１３５に適用可能であって、各データライン群ＤＬｊごとに接続される回路構成としては、例えば、図４に示すように、一方の入力端子（負入力（−））に、入力抵抗Ｒを介して逆極性の階調電圧（−Ｖｐｉｘ）が入力され、他方の入力端子（正入力（＋））に、入力抵抗Ｒを介して基準電圧（接地電位）が入力されるとともに、出力端子が帰還抵抗Ｒを介して一方の入力端子（−）に接続されたオペアンプＯＰ１と、オペアンプＯＰ１の出力端子に出力抵抗Ｒを介して設けられた接点ＮＡの電位が、一方の入力端子（＋）に入力され、出力端子が他方の入力端子（−）に接続されるとともに、出力抵抗Ｒを介してオペアンプＯＰ１の他方の入力端子（＋）に基準電圧（接地電位）を入力し、出力端子が帰還抵抗Ｒを介して一方の入力端子接続されたオペアンプＯＰ２と、接点ＮＡに、システムコントローラ１５０から供給される出力イネ−ブル信号ＯＥに基づいてオン／オフ動作し、電流保持回路ＣＨへの信号電流Ｉｃの供給状態（本実施形態においては、生成される信号電流Ｉｃが負極性となるので、当該電流を引き込む動作）を制御するスイッチング手段ＳＷと、を備えた構成を有している。
【００５３】
このような電圧電流変換・電流供給回路１３５によれば、入力される負極性の階調電圧（−Ｖｐｉｘ）に対して、−Ｉｃ＝（−Ｖｐｉｘ）／Ｒからなる負極性の信号電流Ｉｃが生成され、出力イネーブル信号ＯＥに基づくタイミングで、各データライン群ＤＬｊに順次供給される。
なお、本実施例に係る電流生成回路ＣＧ（電圧電流変換・電流供給回路１３５）においては、後述する表示画素に設けられる画素駆動回路及び発光素子の回路構成に対応させるために、説明の都合上、負極性の信号電流Ｉｃを生成して、該信号電流Ｉｐｉｘを引き込む場合について説明したが、本発明はこれに限定されるものではなく、表示画素に設けられる画素駆動回路及び発光素子の回路構成に応じて、正極性の信号電流Ｉｃを生成して、該信号電流Ｉｃを流し込む構成を有するものであってもよい。
【００５４】
また、電流保持回路ＣＨは、図５に示すように、各データラインごとに並列的に一対設けられ、上記電流生成回路ＣＧから供給される信号電流Ｉｃを、個別のタイミングで交互（選択的）に取り込んで保持する電流記憶部ＣＭａ、ＣＭｂからなる電流記憶回路を複数組（図５では４組）設けた回路群（電流記憶回路３１Ａ〜３１Ｄ）と、電流生成回路ＣＧから供給される、各データラインＤＬｊａ〜ＤＬｊｄ（すなわち、各行の表示画素ＥＭ）に対応した信号電流Ｉｃを各組の電流記憶回路３１Ａ〜３１Ｄへ順次供給するタイミングを設定するシフトレジスタ部３２と、該シフトレジスタ部３２から順次出力されるタイミング信号（シフト出力）ＳＲ１〜ＳＲ４に基づいて、所定のタイミングで各組の電流記憶回路３１Ａ〜３１Ｄへの上記信号電流Ｉｃの供給状態（供給／遮断）を制御する供給制御スイッチ３３Ａ〜３３Ｄと、各組の電流記憶回路３１Ａ〜３１Ｄに対応して設けられ、システムコントローラ１４０から供給されるデータ制御信号である書込メモリ選択信号ＭＳｗ（後述する読出メモリ選択信号ＭＳｒの反転信号）に基づくタイミングで、各組の電流記憶回路３１Ａ〜３１Ｄを構成する電流記憶部ＣＭａ又はＣＭｂのいずれか一方に上記信号電流Ｉｃを、選択的に供給する切換制御を行う複数の入力側メモリ選択スイッチ３４Ａ〜３４Ｄと、各組の電流記憶回路３１Ａ〜３１Ｄに対応して設けられ、システムコントローラ１４０から供給されるデータ制御信号である読出メモリ選択信号ＭＳｒに基づくタイミングで、からの出力選択信号ＳＥＬ（データ制御信号）に基づくタイミングで、各組の電流記憶回路３１Ａ〜３１Ｄを構成する電流記憶部ＣＭａ又はＣＭｂのいずれか一方に保持された信号電流Ｉｃを、階調電流Ｉｐｉｘとして各データラインＤＬｊａ〜ＤＬｊｄに供給する切換制御を行う複数の出力側メモリ選択スイッチ３５Ａ〜３５Ｄと、を備えて構成されている。ここで、シフトレジスタ部３２は、システムコントローラ１４０から供給されるデータ制御信号であるシフトレジスタリセット信号ＦＲＭ及びシフトクロックＤＣＫに基づいて、特定方向（例えば、図面左方から右方）に順次シフトしつつ生成されたシフト出力が、タイミング信号ＳＲ１〜ＳＲ４として各供給制御スイッチ３３Ａ〜３３Ｄに出力される。
【００５５】
このような構成を有するデータドライバ１３０においては、表示信号生成回路１５０により映像信号に基づいて生成された表示データ（デジタルデータ）に基づいて、電流生成回路ＣＧにおいて発光素子の輝度階調に応じた電流値を有する信号電流Ｉｃを生成し、該信号電流を各データラインＤＬｊａ〜ＤＬｊｄに対応する各電流記憶回路３１Ａ〜３１Ｄの一方側の電流記憶部（例えば、電流記憶部ＣＭａ）に順次取り込んで保持するとともに、先のタイミングで他方側の電流記憶部（例えば、電流記憶部ＣＭｂ）に保持されていた信号電流Ｉｃを階調電流Ｉｐｉｘとして、表示パネル１１０に配設された各データラインＤＬｊａ〜ＤＬｊｄへ一斉に出力する動作を交互かつ連続的に実行する。
【００５６】
＜電流記憶部＞
次いで、上述した電流保持回路に適用される電流記憶部の具体例について説明する。
図６は、本実施例に適用可能な電流記憶部の一具体例を示す回路構成図である。なお、ここでは、本発明に係る表示装置に適用可能な一構成例を示すものにすぎず、この回路構成に何ら限定されるものではない。また、本実施例においては、電流記憶部として、電流成分保持部とカレントミラー回路部からなる構成を示すが、これに限定されるものではなく、例えば、電流成分保持部のみからなる回路構成を有しているものであってもよい。
【００５７】
電流保持回路ＣＨの各電流記憶回路３１Ａ〜３１Ｄを構成する電流記憶部ＣＭａ又はＣＭｂは、例えば、図６に示すように、電流生成回路ＣＧから出力される信号電流Ｉｃの電流成分を電圧成分に変換して保持する電流成分保持部３１ａと、該電流成分保持部３１ａに保持された後、読み出された電流成分の電流値を設定するカレントミラー回路部３１ｂからなる回路構成を適用することができる。ここで、電流成分保持部３１ａは、上述した供給制御スイッチ３３Ａ〜３３Ｄ（「供給制御スイッチ３３」と総称する）、入力側メモリ選択スイッチ３４Ａ〜３４Ｄ（「入力側メモリ選択スイッチ３４」と総称する）及び出力側メモリ選択スイッチ３５Ａ〜３５Ｄ（「出力側メモリ選択スイッチ３５」と総称する）を含む構成を示す。
【００５８】
電流成分保持部３１ａは、例えば、図６に示すように、電流生成回路ＣＧにより生成された信号電流Ｉｃが供給される入力端子Ｔｉｎ（電流生成回路ＣＧの出力端子に相当する）及び接点Ｎ３１間にソース及びドレインが接続され、シフトレジスタ部３２から供給されるタイミング信号ＳＲ１〜ＳＲ４（「タイミング信号ＳＲ」と総称する）が印加される供給制御端子ＴＭｓにゲートが接続されたＰＭＯＳトランジスタＭ３１と、接点Ｎ３１及びＮ３２間にソース及びドレインが接続され、システムコントローラ１４０から供給される書込メモリ選択信号ＭＳｗが印加される書込端子ＴＭｗにゲートが接続されたＰＭＯＳトランジスタＭ３２と、高電位電源Ｖｄｄ及び接点Ｎ３２間に接続された蓄積容量Ｃ３１と、高電位電源Ｖｄｄ及び接点Ｎ３３間にソース及びドレインが接続され、接点Ｎ３２にゲートが接続されたＰＭＯＳトランジスタＭ３３と、接点Ｎ３３及びＮ３１間にソース及びドレインが接続され、上記書込端子ＴＭｗにゲートが接続されたＰＭＯＳトランジスタＭ３４と、接点Ｎ３３及び後段のカレントミラー回路部３１ｂへの出力接点Ｎ３４間にソース及びドレインが接続され、システムコントローラ１４０から供給される読出メモリ選択信号ＭＳｒが印加される読出端子ＴＭｒにゲートが接続されたＰＭＯＳトランジスタＭ３５と、を備えた構成を有している。
【００５９】
ここで、シフトレジスタ３２からのタイミング信号ＳＲ（シフト出力）に基づいて、オン／オフ動作するＰＭＯＳトランジスタＭ３１は、上述した供給制御スイッチ３３を構成する。また、システムコントローラ１４０からの書込メモリ選択信号ＭＳｗに基づいて、オン／オフ動作するＰＭＯＳトランジスタＭ３２、Ｍ３４は、上述した入力側メモリ選択スイッチ３４を構成し、読出メモリ選択信号ＭＳｒに基づいて、オン／オフ動作するＰＭＯＳトランジスタＭ３５は、上述した出力側メモリ選択スイッチ３５を構成する。また、高電位電源Ｖｄｄ及び接点Ｎ３２間に設けられる蓄積容量Ｃ３１は、ＰＭＯＳトランジスタＭ３３のゲート−ソース間に形成される寄生容量であってもよい。
【００６０】
なお、図６においては、各電流記憶回路３１Ａ〜３１Ｄを構成する一対の電流記憶部ＣＭａ、ＣＭｂのうち、いずれか一方側の回路構成を示すように各制御信号（書込メモリ選択信号ＭＳｗ、読出メモリ選択信号ＭＳｒ）を設定したが、後述するように、電流記憶部ＣＭａ、ＣＭｂは、選択的に電流書込状態と電流読出状態が設定され、同時並行的に電流書込動作及び電流読出動作を実行するように制御されるので、他方側の電流記憶部においては、図６と同等の回路構成において、例えば、書込端子ＴＭｗに書込メモリ選択信号ＭＳｗの反転信号を印加し、読出端子ＴＭｒに読出メモリ選択信号ＭＳｒの反転信号を印加するように設定する。
【００６１】
また、カレントミラー回路部３１ｂは、例えば、図６に示すように、各々、上記電流成分保持部３１ａの出力接点Ｎ３４にコレクタ及びベースが接続され、接点Ｎ３５にエミッタが接続されたｎｐｎトランジスタＱ３１、Ｑ３２と、接点Ｎ３５及び低電位電源Ｖｓｓ間に接続された抵抗Ｒ３１と、出力電流（階調電流Ｉｐｉｘ）が出力される出力端子Ｔｏｕｔにコレクタが接続され、上記電流成分保持部３１ａの出力接点Ｎ３４がベースに接続されたｎｐｎトランジスタＱ３３と、該ｎｐｎトランジスタＱ３３のエミッタ及び低電位電源Ｖｓｓ間に接続された抵抗Ｒ３２と、を備えた構成を有している。
【００６２】
ここで、出力電流（階調電流Ｉｐｉｘ）は、上記電流成分保持部３１ａから出力され、出力接点Ｎ３４を介して入力された制御電流Ｉｄの電流値に対して、カレントミラー回路構成により規定される所定の電流比率に応じた電流値を有するように設定されている。本実施例においては、出力端子Ｔｏｕｔ（各データラインＤＬｊａ〜ＤＬｊｄ）に対して負極性の出力電流を供給することにより（すなわち、階調電流Ｉｐｉｘが出力端子Ｔｏｕｔ側から低電位電源Ｖｓｓ方向に流れるように設定することにより）、電流成分が各データラインＤＬｊａ〜ＤＬｊｄ（表示画素ＥＭ）側から電流保持回路ＣＨ方向に引き込まれるように流れる。
【００６３】
また、本実施例に示した電流記憶部ＣＭａ、ＣＭｂにおいては、カレントミラー回路部３１ｂにより制御電流Ｉｄの電流値を所定の比率で低減して出力電流（階調電流Ｉｐｉｘ）の電流値を規定するように設定することにより（すなわち、電流成分保持部３１ａから出力される制御電流Ｉｄの電流値を、カレントミラー回路部３１ｂにより生成される出力電流の電流値よりも大きく設定することにより）、電流成分保持部３１ａ内部で取り扱う電流値を、階調電流Ｉｐｉｘの電流値よりも大きく設定することができるので、電流成分保持部３１ａにおける電流書込動作及び電流読出動作に係る処理速度を向上させることができる。
【００６４】
＜電流記憶部の動作＞
次いで、上述したような構成を有する電流記憶部における動作について説明する。
図７は、本実施例に適用可能な電流記憶部の基本動作を示す概念図である。
本実施例に係る電流記憶部における動作は、表示パネルを構成する表示画素の発光駆動サイクルに対して、相互に時間的な重なりが生じない所定のタイミングで、信号電流Ｉｃを取り込んで電圧成分として保持（記憶）する電流書込動作と、保持した電圧成分に基づいて、所定の電流値を有する階調電流Ｉｐｉｘを出力する電流読出動作と、を順次繰り返し実行するように設定されている。また、電流記憶回路に並列に設けられた一対の電流記憶部により、一方の電流記憶部において電流書込動作を実行すると期間に、同時並行的に、他方の電流記憶部において電流読出動作を実行するように制御され、実質的に、単一の電流記憶回路により、連続的に電流書込動作を行いつつ、並行して連続的に電流読出動作が実行される。
【００６５】
（電流書込動作）
電流書込動作においては、まず、システムコントローラ１４０から読出端子ＴＭｒを介して、ハイレベルの読出メモリ選択信号ＭＳｒを印加することにより、出力側メモリ選択スイッチ３５としてのＰＭＯＳトランジスタＭ３５がオフ動作する。この状態で、電流生成回路３１ａから表示データＤ０〜Ｄｍに応じた、負極性の電流成分を有する信号電流Ｉｃを、入力端子Ｔｉｎを介して供給するとともに、システムコントローラ１４０から書込端子ＴＭｗを介して、所定のタイミングでローレベルの書込メモリ選択信号ＭＳｗを印加することにより、入力側メモリ選択スイッチ３４としてのＰＭＯＳトランジスタＭ３２、Ｍ３４がオン動作する。なお、この電流書込動作においては、シフトレジスタ部３２から供給制御端子ＴＭｓを介して、ローレベルのタイミング信号ＳＲを印加することにより、供給制御スイッチ３３としてのＰＭＯＳトランジスタＭ３１がオン動作する。
【００６６】
これにより、接点Ｎ３２（すなわち、ＰＭＯＳトランジスタＭ３３のゲート端子及び蓄積容量Ｃ３１の一端）に負極性を有する信号電流Ｉｃに応じたローレベルの電圧レベルが印加されて、高電位電源Ｖｄｄ及び接点Ｎ３２間（ＰＭＯＳトランジスタＭ３３のゲート−ソース間）に電位差が生じることにより、ＰＭＯＳトランジスタＭ３３がオン動作し、図７（ａ）に示すように、高電位電源ＶｄｄからＰＭＯＳトランジスタＭ３３、Ｍ３４及びＭ３１を介して入力端子Ｔｉｎ方向に、信号電流Ｉｃと同等の書込電流Ｉｗが引き込まれるように流れる。
【００６７】
このとき、蓄積容量Ｃ３１には、高電位電源Ｖｄｄ及び接点Ｎ３２間（ＰＭＯＳトランジスタＭ３３のゲート−ソース間）に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される。ここで、蓄積容量Ｃ３１に蓄積された電荷（電圧成分）は、電流書込動作の終了により、システムコントローラ１４０から書込端子ＴＭｗを介して、ハイレベルの書込メモリ選択信号ＭＳｗが印加され、ＰＭＯＳトランジスタＭ３２、Ｍ３４がオフ動作して、上記書込電流Ｉｗの引き込みが停止された後においても保持される。
【００６８】
（電流読出動作）
次いで、電流書込動作終了後の階調電流の出力動作（電流読出動作）においては、システムコントローラ１４０から読出端子ＴＭｒを介して、ローレベルの読出メモリ選択信号ＭＳｒを印加することにより、ＰＭＯＳトランジスタＭ３５がオン動作する。また、このとき、上述したように、書込端子ＴＭｗを介して、ハイレベルの書込メモリ選択信号ＭＳｗが印加されることにより、ＰＭＯＳトランジスタＭ３２、Ｍ３４がオフ動作する。なお、この電流読出動作においては、シフトレジスタ部３２から供給制御端子ＴＭｓを介して、ハイレベルのタイミング信号ＳＲを印加することにより、ＰＭＯＳトランジスタＭ３１がオフ動作する。
【００６９】
ここで、蓄積容量Ｃ３１に保持された電圧成分により、ＰＭＯＳトランジスタＭ３３のゲート−ソース間に電流書込動作時と同等の電位差が生じているので、図７（ｂ）に示すように、高電位電源ＶｄｄからＰＭＯＳトランジスタＭ３３、Ｍ３５を介して出力接点Ｎ３４（カレントミラー回路部３１ｂ）方向に、上記書込電流Ｉｗ（≒信号電流Ｉｃ）と同等の電流値を有する制御電流Ｉｄが流れる。
【００７０】
これにより、カレントミラー回路部３１ｂに入力された制御電流Ｉｄは、カレントミラー回路構成により規定される所定の電流比率に応じた電流値を有する階調電流Ｉｐｉｘに変換されて、出力端子Ｔｏｕｔ及び各データラインＤＬｊａ〜ＤＬｊｄを介して、負荷である表示画素ＥＭに供給される。ここで、階調電流Ｉｐｉｘは、電流読出動作の終了により、システムコントローラ１４０から読出端子ＴＭｒを介して、ハイレベルの読出メモリ選択信号ＭＳｒが印加されることにより、ＰＭＯＳトランジスタＭ３５がオフ動作して、カレントミラー回路部３１ｂへの供給が停止される。
【００７１】
＜表示装置の駆動制御方法＞
次に、上述した構成を有する表示装置における駆動制御動作（駆動制御方法）について、具体的に説明する。
図８は、本実施形態に係る表示装置における駆動制御動作（駆動制御方法）を説明するタイミングチャートである。ここでは、上述した表示装置の各構成を適宜参照しながら説明する。
上述したような構成を有する表示装置において、まず、表示信号生成回路１５０により、映像信号から表示パネル１１０を構成する各表示画素（発光素子）ＥＭを所定の輝度階調で発光動作させるためのデジタルデータからなる表示データが抽出されて、表示パネル１１０の各行ごとにシリアルデータとしてデータドライバ１３０に順次供給される。
【００７２】
データドライバ１３０に供給された表示データ（デジタルデータ）は、電流生成回路ＣＧにおいて、システムコントローラ１４０から供給されるデータ制御信号に基づくタイミングで、上記表示データに応じた信号電流Ｉｃに変換され、表示パネル１１０に配設された各データライン群ＤＬｊに対応して設けられた各電流保持回路ＣＨに出力される。ここで、電流生成回路ＣＧから電流保持回路ＣＨに出力される信号電流Ｉｃは、表示パネル１１０の各列に対応するデータライン群ＤＬｊ単位であって、例えば、該データライン群ＤＬｊを構成する各データラインＤＬｊａ〜ＤＬｊｄに接続された各表示画素ＥＭの行番号に対応するように、時系列的に出力される。
【００７３】
電流保持回路ＣＨにおいては、図８に示すように、各列ごとの複数行（４行）に配置された表示画素ＥＭに対応する上記信号電流Ｉｃを順次取り込んで、シフトレジスタ部３２から出力される供給制御信号ＳＲ１〜ＳＲ４の入力タイミングで、供給制御スイッチ３３Ａ〜３３Ｄのうち、いずれかがオン動作して、電流書込動作が実行される電流記憶回路（例えば、電流記憶回路３１Ａ）が選択され、さらに、システムコントローラ１４０から供給される書込メモリ選択信号ＭＳｗに基づいて、入力側メモリ選択スイッチ３４Ａが切り換え制御されて、当該選択された電流記憶回路３１Ａを構成する一対の電流記憶部ＣＭａ、ＣＭｂのうち、いずれか一方の電流記憶部（例えば、電流記憶部ＣＭａ）が選択される。
【００７４】
これにより、電流生成回路ＣＧから電流保持回路ＣＨに供給された信号電流Ｉｃ（図８に示したデータライン群ＤＬｊ用信号電流Ｉｃ）のうち、電流記憶回路３１Ａに対応するデータラインＤＬｊａに接続された、特定の行の表示画素ＥＭに対応する電流成分が特定のタイミングで電流記憶部ＣＭａに供給されて保持される。このような電流書込動作を、シフトレジスタ部３２から出力される供給制御信号ＳＲ１〜ＳＲ４の入力タイミングで、電流保持回路ＣＨに設けられた各電流記憶回路３１Ｂ〜３１Ｄを順次選択して実行することにより、当該電流保持回路ＣＨが接続された特定の列のデータライン群ＤＬｊに接続された４行分の表示画素ＥＭの電流成分が各電流記憶部ＣＭａに順次保持される。
したがって、電流生成回路ＣＧから各列のデータライン群ＤＬｊごとに出力される信号電流Ｉｃを、各電流保持回路ＣＨに設けられた複数の電流記憶回路３１Ａ〜３１Ｄに順次保持することにより、表示パネル１１０に配置された複数行（４行）全列分の表示画素ＥＭに対応する電流成分が同時並行的に保持（記憶）される。
【００７５】
また、この電流書込動作が実行されている動作期間においては、図８に示すように、上述した電流記憶部の動作においても説明したように、システムコントローラ１４０から上記書込メモリ選択信号ＭＳｗの反転信号となる読出メモリ選択信号ＭＳｒが各電流保持回路ＣＨに供給されることにより、出力側メモリ選択スイッチ３５Ａ〜３５Ｄが切り換え制御され、各電流記憶回路３１Ａ〜３１Ｄを構成する一対の電流記憶部ＣＭａ、ＣＭｂのうち、上記電流書込動作に選択されていない他方側の電流記憶部（例えば、電流記憶部ＣＭｂ）が選択される。
これにより、当該電流書込動作の実行期間に先立って、各電流記憶部ＣＭｂに書込み、保持されていた電流成分が読み出され、階調電流Ｉｐｉｘ（図８に示したデータライン群ＤＬｊ用階調電流Ｉｐｉｘ）として、各電流保持部ＣＨから各列のデータライン群ＤＬｊを構成する各データラインＤＬｊａ〜ＤＬｊｄに、同一のタイミングで一斉に出力される（電流読出動作）。
【００７６】
したがって、電流保持回路ＣＨから各列のデータライン群ＤＬｊを介して階調電流Ｉｐｉｘを出力し、システムコントローラ１４０から供給される走査制御信号に基づくタイミングで、図８に示すように、走査ドライバ１２０の特定のシフトブロックＳＢ（ｉ−１）から選択レベルの走査信号Ｖｓｅｌを走査ライン群ＳＬ（ｉ−１）に印加することにより、当該走査ライン群ＳＬ（ｉ−１）を構成する各走査ラインＳＬｉａ、ＳＬｉｂに接続された全ての選択トランジスタＴｒｓｅｌがオン動作して、複数行（４行）の表示画素ＥＭに、上記各データラインＤＬｊａ〜ＤＬｊｄを介して供給された階調電流Ｉｐｉｘが取り込まれ、各表示画素ＥＭが該階調電流Ｉｐｉｘに基づく所定の輝度階調で発光動作する。
【００７７】
次いで、システムコントローラ１４０からシフトレジスタ部３２にシフトレジスタリセット信号ＦＲＭを印加して、シフトレジスタ部３２をリセットした後、上述した一連の電流書込動作を各電流記憶回路３１Ａ〜３１Ｄの他方側の電流記憶部ＣＭｂに対して実行するとともに、同時並行的に、電流読出動作を各電流記憶回路３１Ａ〜３１Ｄの一方側の電流記憶部ＣＭａに対して実行する。
すなわち、図８に示すように、電流生成回路ＣＧにより生成された表示データに応じた信号電流Ｉｃは、各列ごとに電流保持回路ＣＨに順次取り込まれ、供給制御信号ＳＲ１〜ＳＲ４の入力タイミング及び書込メモリ選択信号ＭＳｗに基づいて、選択状態に設定された各電流記憶回路３１Ａ〜３１Ｄの他方側の電流記憶部ＣＭｂに順次保持される。
【００７８】
また、このとき、上記書込メモリ選択信号ＭＳｗの反転信号となる読出メモリ選択信号ＭＳｒが各電流保持回路ＣＨに供給されることにより、各電流記憶回路３１Ａ〜３１Ｄの一方側の電流記憶部ＣＭａに、上記電流書込動作により保持されていた電流成分が読み出され、階調電流Ｉｐｉｘとして各列のデータライン群ＤＬｊ一斉に出力される。
これにより、各電流記憶回路３１Ａ〜３１Ｄに設けられた一対の電流記憶部ＣＭａ、ＣＭｂに、電流書込動作及び電流読出動作を同時並行的に実行する制御を、所定の動作周期ごとに交互に繰り返すことにより、電流生成回路ＣＧから出力される、表示データに対応した信号電流Ｉｃが、実質的に、連続的に電流保持部に取り込み保持されて、階調電流Ｉｐｉｘとして複数行の表示画素に一斉に供給される動作が実行される。
【００７９】
このように、本実施形態においては、複数の表示画素が２次元配列された表示パネルについて、走査ドライバから単一の走査信号を印加することにより、複数行分（４行分）の表示画素を一括して選択状態に設定するように構成され、かつ、データドライバにより当該複数行の表示画素に対応する表示データを順次取り込んで保持し、所定のタイミング（例えば、１走査期間）で、一括して階調電流を供給するように構成されている。
これにより、単一の走査タイミングで駆動される走査ライン数（選択される表示画素の行数）を複数倍にすることができるので、１走査ラインに１走査信号を印加する周知の駆動制御方法に比較して、階調電流の表示画素への書込時間を実質的に複数倍（４倍）に長く設定することができ、例えば、低階調の表示データに基づく、小さい電流値を有する階調電流を表示画素に書き込む場合であっても、データラインの配線容量を所定の電圧まで充分に充電することができる。
【００８０】
しがって、各表示画素への表示データの書込時間を充分に長く確保することができるので、表示パネルを大型化した場合や高精細化した場合、あるいは、低階調表示時であっても、表示データの書込不足を解消して、各表示画素を表示データに応じた適切な輝度階調で発光動作することができ、表示パネル内で発生する輝度傾斜（表示ムラ）を大幅に低減して表示画質の向上を図ることができる。
なお、本実施形態においては、説明の都合上、４行分の表示画素に接続された走査ライン群に、単一の走査信号を印加して、各表示画素を選択状態に設定する場合について説明したが、本発明はこれに限定されるものではなく、例えば、上述したように、表示パネルを構成する全行（ｎ行）の表示画素に接続された走査ライン群に対して、単一の走査信号を印加して、１画面（全行）分の表示画素を一括して選択状態に設定するものであってもよい。
【００８１】
＜書込特性の検証＞
ここで、上述したような構成を有する表示装置における表示データの書込特性について検証する。
図９は、本実施形態に係る表示装置における表示データの書込特性（書込時間と書込率の関係）を説明するためのシミュレーション結果である。ここで、図９に示すシミュレーション結果は、水平画素数１３６５、垂直画素数７６８、データラインの配線容量１９．９ｐＦを有する３７インチサイズの表示パネルをモデルにして書込時間（パルス幅）を順次変化させた場合の書込特性の変化を示すものである。
【００８２】
図９に示すように、表示画素に書き込む表示データの階調に対する、当該表示データの書込率の相関関係を示す特性曲線Ｔ（１）〜Ｔ（１２）、は、書込時間が標準状態（２２μｓｅｃ）に対して２倍（４４μｓｅｃ）、４倍（８８μｓｅｃ）、６倍（１３２μｓｅｃ）、・・・と長くなるほど、最低階調に近似する程度の低階調の表示データを書き込む場合であっても、概ね１００％の書込率が得られることが判明した。
【００８３】
したがって、上述した実施形態に示したように、複数行（例えば、４行）分の表示画素を単一の走査信号により選択状態に設定する（駆動する）場合には、比較的低階調の表示データを表示画素に書き込む場合であっても、書込時間を複数倍（例えば、４倍）に設定することができるので、概ね１００％に近似する書込率を実現することができ、表示パネルの大型化及び高精細化に良好に対応することができる。
【００８４】
＜表示画素の具体回路例＞
次いで、上述した表示画素に適用される具体回路例について、図面を参照して説明する。
図１０は、本発明に係る表示装置に適用可能な表示画素（画素駆動回路、発光素子）の具体回路例を示す回路構成図であり、図１１は、本実施例に係る画素駆動回路の駆動制御動作を示す概念図である。図１２は、本実施例に係る表示画素を適用した表示装置の表示駆動動作を示すタイミングチャ−トである。また、図１３は、本実施例に係る表示画素を適用した表示装置の一構成例を示す概略ブロック図である。
【００８５】
本実施例に係る表示画素ＥＭ（選択トランジスタを含む）は、図１０に示すように、概略、上述した走査ドライバ１２０から印加される走査信号Ｖｓｅｌに基づいて表示画素ＥＭを選択状態に設定し、該選択状態においてデータドライバ１３０から供給される階調電流Ｉｐｉｘを取り込み、該階調電流Ｉｐｉｘに応じた発光駆動電流を発光素子に流す画素駆動回路（発光駆動回路）ＤＣと、画素駆動回路ＤＣから供給される発光駆動電流に基づいて、所定の輝度階調で発光動作する有機ＥＬ素子ＯＥＬ等の電流制御型の発光素子と、を有して構成されている。
【００８６】
画素駆動回路ＤＣは、例えば、図１０に示すように、ゲート端子が走査ラインＳＬに、ソース端子が電源ラインＶＬに、ドレイン端子が接点Ｎ１に各々接続されたｎチャネル型の薄膜トランジスタＴｒ１１と、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎ１２に各々接続されたｎチャネル型の薄膜トランジスタＴｒ１２と、ゲート端子が接点Ｎ１１に、ソース端子及びドレイン端子が電源ラインＶＬ及び接点Ｎ１２に各々接続されたｎチャネル型の薄膜トランジスタＴｒ１３と、接点Ｎ１１及び接点Ｎ１２間に接続されたコンデンサＣｓと、を備えた構成を有し、有機ＥＬ素子ＯＥＬのアノード端子が接点Ｎ１２に、カソード端子が接地電位に各々接続されている。ここで、コンデンサＣｓは、薄膜トランジスタＴｒ１３のゲート−ソース間に形成される寄生容量であってもよい。また、薄膜トランジスタＴｒ１２は、図２に示した選択トランジスタＴｒｓｅｌに相当する。
【００８７】
このような構成を有する画素駆動回路ＤＣにおける発光素子（有機ＥＬ素子ＯＥＬ）の発光駆動制御は、例えば、図１２に示すように、一走査期間Ｔｓｃを１サイクルとして、該一走査期間Ｔｓｃ内に、特定の走査ライン群ＳＬｉに接続された複数行の表示画素を選択して表示データに対応する階調電流Ｉｐｉｘを書き込み、電圧成分として保持する選択期間（書込動作期間）Ｔｓｅと、該選択期間Ｔｓｅに書き込み、保持された電圧成分に基づいて、上記表示データに応じた発光駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光動作させる非選択期間（発光動作期間）Ｔｎｓｅと、を設定することにより実行される（Ｔｓｃ＝Ｔｓｅ＋Ｔｎｓｅ）。ここで、複数行の表示画素ＥＭが接続された各走査ライン群ＳＬｉごとに設定される選択期間Ｔｓｅは、相互に時間的な重なりが生じないように設定される。
【００８８】
（選択期間）
すなわち、表示画素の選択期間Ｔｓｅにおいては、図１２に示すように、まず、走査ドライバ１２０から特定の走査ライン群ＳＬｉに対して、ハイレベルの走査信号Ｖｓｅｌ（Ｖｓｌｈ）が印加されて複数行の表示画素が一括して選択状態に設定されるとともに、当該複数行の表示画素の電源ラインＶＬに対して、ローレベルの電源電圧Ｖｓｃｌが印加される。また、このタイミングに同期して、データドライバ１３０から当該複数行の表示画素に対応する負極性の階調電流（−Ｉｐｉｘ）が各データライン群ＤＬｊに供給される。
【００８９】
これにより、画素駆動回路ＤＣを構成する薄膜トランジスタＴｒ１１及びＴｒ１２がオン動作して、ローレベルの電源電圧Ｖｓｃ（Ｖｓｃｌ）が接点Ｎ１１（すなわち、薄膜トランジスタＴｒ１３のゲート端子及びコンデンサＣｓの一端）に印加されるとともに、データラインＤＬを介して負極性の階調電流（−Ｉｐｉｘ）を引き込む動作が行われることにより、ローレベルの電源電圧Ｖｓｃｌよりも低電位の電圧レベルが接点Ｎ１２（すなわち、薄膜トランジスタＴｒ１３のソース端子及びコンデンサＣｓの他端）に印加される。
【００９０】
このように、接点Ｎ１１及びＮ１２間（薄膜トランジスタＴｒ１３のゲート−ソース間）に電位差が生じることにより、薄膜トランジスタＴｒ１３がオン動作して、図１１（ａ）に示すように、電源ラインＶＬから薄膜トランジスタＴｒ１３、接点Ｎ１２、薄膜トランジスタＴｒ１２、データラインＤＬを介して、データドライバ１３０に、階調電流Ｉｐｉｘに対応した書込電流Ｉａが流れる。
【００９１】
このとき、コンデンサＣｓには、接点Ｎ１１及びＮ１２間（薄膜トランジスタのＴｒ１３のゲート−ソース間）に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。また、電源ラインＶＬには、接地電位以下の電圧レベルを有する電源電圧Ｖｓｃｌが印加され、さらに、書込電流ＩａがデータラインＤＬ方向に流れるように制御されていることから、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎ１２）に印加される電位はカソード端子の電位（接地電位）よりも低くなり、有機ＥＬ素子ＯＥＬに逆バイアス電圧が印加されていることになるため、有機ＥＬ素子ＯＥＬには駆動電流が流れず、発光動作は行われない。
【００９２】
（非選択期間）
次いで、選択期間Ｔｓｅ終了後の非選択期間Ｔｎｓｅにおいては、図１２に示すように、走査ドライバ１２０から特定の走査ライン群ＳＬｉに対して、ローレベルの走査信号Ｖｓｅｌ（Ｖｓｌｌ）が印加されて複数行の表示画素が非選択状態に設定されるとともに、当該複数行の表示画素の電源ラインＶＬに対して、ハイレベルの電源電圧Ｖｓｃｈが印加される。また、このタイミングに同期して、データドライバ１３０による階調電流Ｉｐｉｘの引き込み動作が停止される。
【００９３】
これにより、画素駆動回路ＤＣを構成する薄膜トランジスタＴｒ１１及びＴｒ１２がオフ動作して、接点Ｎ１１（すなわち、薄膜トランジスタＴｒ１３のゲート端子及びコンデンサＣｓの一端）への電源電圧Ｖｓｃの印加が遮断されるとともに、接点Ｎ１２（すなわち、薄膜トランジスタＴｒ１３のソース端子及びコンデンサＣｓの他端）へのデータドライバ１３０による階調電流Ｉｐｉｘの引き込み動作に起因する電圧レベルの印加が遮断されるので、コンデンサＣｓは、上述した選択期間において蓄積された電荷を保持する。
【００９４】
このように、コンデンサＣｓが書込動作時の充電電圧を保持することにより、接点Ｎ１１及びＮ１２間（薄膜トランジスタのＴｒ１３のゲート−ソース間）の電位差が保持されることになり、薄膜トランジスタＴｒ１３はオン状態を維持する。また、電源ラインＶＬには、接地電位よりも高い電圧レベルを有する電源電圧Ｖｓｃ（Ｖｓｃｈ）が印加されるので、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎ２）に印加される電位はカソード端子の電位（接地電位）よりも高くなる。
【００９５】
したがって、図１１（ｂ）に示すように、電源ラインＶＬから薄膜トランジスタＴｒ１３、接点Ｎ１２を介して、有機ＥＬ素子ＯＥＬに順バイアス方向に所定の発光駆動電流Ｉｂが流れ、有機ＥＬ素子ＯＥＬが発光する。ここで、コンデンサＣｓにより保持される電位差（充電電圧）は、薄膜トランジスタＴｒ１３において階調電流Ｉｐｉｘに対応した書込電流Ｉａを流下させる場合の電位差に相当するので、有機ＥＬ素子ＯＥＬに流下する発光駆動電流Ｉｂは、上記書込電流Ｉａと同等の電流値を有することになる。これにより、選択期間Ｔｓｅ後の非選択期間Ｔｎｓｅにおいては、選択期間Ｔｓｅに書き込まれた表示データ（階調電流Ｉｐｉｘ）に対応する電圧成分に基づいて、薄膜トランジスタＴｒ１３を介して、駆動電流が継続的に供給されることになり、有機ＥＬ素子ＯＥＬは表示データに対応する輝度階調で発光する動作を継続する。
【００９６】
そして、上述した一連の動作を、図１２に示すように、表示パネル１１０を構成する全ての走査ライン群ＳＬｉについて順次繰り返し実行することにより、表示パネル１画面分の表示データが書き込まれて、所定の輝度階調で発光し、所望の画像情報が表示される。
ここで、本実施例に係る画素駆動回路ＤＣに適用される薄膜トランジスタＴｒ１１〜Ｔｒ１３については、特に限定するものではないが、薄膜トランジスタＴｒ１１〜Ｔｒ１３を全てｎチャネル型の薄膜トランジスタにて構成することができるため、ｎチャネル型アモルファスシリコンＴＦＴを良好に適用することができる。その場合、すでに確立された製造技術を適用して、動作特性の安定した画素駆動回路を比較的安価に製造することができる。
【００９７】
また、上述したような回路構成を有する画素駆動回路ＤＣによれば、表示画質の高精細化に伴って、各走査ライン群ＳＬｉごとの選択期間が短く設定された場合であっても、表示データの輝度階調に応じた比較的大きな電流値を有する階調電流Ｉｐｉｘをデータドライバ１３０により引き込むように流して、有機ＥＬ素子ＯＥＬを発光動作させるための発光制御トランジスタ（薄膜トランジスタＴｒ１３）のゲート−ソース間に付設されたコンデンサＣｓに階調電流Ｉｐｉｘに対応した電圧を良好に充電する（書き込む）ことができるので、表示データの書き込み速度を向上させて表示応答特性の改善を図ることができる。
【００９８】
ここで、本実施例に係る画素駆動回路ＤＣにおいて電源ラインＶＬに所定の電源電圧Ｖｃｓを印加する構成としては、例えば、図１３に示すように、表示パネル１１０の走査ライン群ＳＬｉを構成する各走査ラインに並行に配設された複数の電源ラインＶＬからなる電源ライン群ＶＬｉを接続した電源ドライバ１６０を備え、システムコントローラ１４０から供給される電源制御信号に基づいて、走査ドライバ１２０から出力される走査信号Ｖｓｅｌに同期する所定のタイミングで、電源ドライバ１６０から所定の電圧値を有する電源電圧Ｖｃｓに印加するようにした構成を良好に適用することができる。
【００９９】
なお、上述した表示画素においては、画素駆動回路として３個の薄膜トランジスタを備え、データラインを介してデータドライバ方向に階調電流を引き込む形態の電流印加方式に対応した回路構成を示したが、本発明はこの実施形態に限定されるものではなく、少なくとも、電流印加方式を適用した画素駆動回路を備えた表示装置であって、発光素子への駆動電流の供給を制御する発光制御トランジスタ、及び、階調電流の書込動作を制御する書込制御トランジスタを有し、表示データに応じた階調電流（書込電流）を保持した後、該階調電流に基づいて、上記発光制御トランジスタをオン動作させて発光駆動電流を供給して、発光素子を所定の輝度階調で発光させるものであれば、他の回路構成を有するものであればよく、例えば、４個の薄膜トランジスタを備えた回路構成を有するものであってもよく、さらには、データドライバからデータラインに階調電流を印加する（流し込む）形態の回路構成を有するものであってもよい。
【０１００】
また、上述した実施例においては、表示画素を構成する発光素子として、有機ＥＬ素子を適用した構成を示したが、本発明に係る表示装置はこれに限るものではなく、供給される発光駆動電流の電流値に応じて所定の輝度階調で発光動作する電流制御型の発光素子であれば、上述した有機ＥＬ素子の他に、例えば、発光ダイオードやその他の発光素子を良好に適用することができる。
【０１０１】
（有機ＥＬ素子の発光構造）
ここで、上述した実施例に係る表示画素に適用可能な有機ＥＬ素子の構造について、さらに詳しく説明する。
図１４は、本発明に係る表示装置の表示画素に適用可能な有機ＥＬ素子の構造を示す概略断面図である。
【０１０２】
上述したように、本実施形態に係る表示装置においては、表示パネルに配列された複数行（例えば、ｋ行）の表示画素ごとに、単一の走査信号が印加される各走査ライン群に接続され、該複数行の表示画素に対応するように、各々複数本（ｋ本）のデータラインからなるデータライン群が列方向に配設された構成を有している。すなわち、各表示画素相互の列間の領域に配設されるデータライン数は、周知の表示パネル（各列ごとに１本のデータラインが配設された構成）に比較して、複数倍（ｋ倍）に増加し、上記列間に設けられる配線形成領域が大幅に増大することになる。
【０１０３】
ここで、周知のように、有機ＥＬ素子は、概略、図１４（ａ）に示すように、ガラス基板等の透明な絶縁性基板１１の一面側に、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｈｉｎ  Ｏｘｉｄｅ）等の透明電極材料からなるアノード電極（陽極）１２ａと、有機化合物等の発光材料からなる有機ＥＬ層（発光層）１３と、金属材料からなる反射特性を有するカソード電極（陰極）１４ａが順次積層された構成を有している。ここで、図１４（ａ）中、１５は有機ＥＬ素子を発光駆動するための各信号（走査信号、階調電流、電源電圧等）が供給される金属配線層である。
【０１０４】
このような有機ＥＬ素子ＯＥＬにおいて、図１４（ａ）に示すように、直流電圧源からアノード電極１２ａに正電圧、カソード電極１４ａに負電圧を印加して直流電流を流すことにより、有機ＥＬ層１３内でホールと電子が再結合する際のエネルギーが光ｈνとして放射される。この光ｈνは、透明なアノード電極１２ａを透過して絶縁性基板１１方向に放出されることから、このような構成を有する有機ＥＬ素子ＯＥＬの発光構造は、ボトムエミッション構造と呼ばれている。
【０１０５】
このようなボトムエミッション構造を有する有機ＥＬ素子ＯＥＬを本実施形態に係る表示装置（表示画素）に適用した場合、上述したように、データライン数が大幅に増加するため、有機ＥＬ素子（アノード電極１２ａ、カソード電極１４ａ及び有機ＥＬ層１３からなる構成）と絶縁性基板１１間に配設される配線層１５が多くなり、有機ＥＬ層１３から放射される光ｈνがデータライン（配線層１５）に遮断されて、表示パネルの開口率が低下するという影響を受ける。
【０１０６】
そこで、本実施形態においては、有機ＥＬ素子との構造として、図１４（ｂ）に示すように、絶縁性基板１１の一面側に、金属材料からなる反射特性を有するアノード電極１２ｂと、有機ＥＬ層１３と、ＩＴＯ等の透明電極材料からなるカソード電極１４ｂが順次積層された構成を有し、アノード電極１２ｂに正電圧、カソード電極１４ｂに負電圧を印加して直流電流を流すことにより、透明なカソード電極１４ｂを透過して光ｈνを放射する、いわゆる、トップエミッション構造を適用する。
これによれば、有機ＥＬ素子ＯＥＬを発光駆動するための配線層１５が形成される絶縁性基板１１側とは反対方向に、光ｈνが放射されるので、データライン数が増加して配線形成領域が増大した場合であっても、表示パネルの開口率が低下することなく、表面輝度が高く、表示画質が良好な表示パネルを実現することができる。
【０１０７】
【発明の効果】
以上説明したように、本発明に係る表示駆動装置及び該表示駆動装置を備えた表示装置並びにその駆動制御方法によれば、表示信号（表示データ）に応じた階調電流を各表示画素に印加することにより、各表示画素の発光素子を所定の輝度階調で発光動作させて、所望の画像情報を表示パネルに表示する表示装置において、表示パネルに２次元配列された表示画素について、走査ドライバから単一の走査信号を印加することにより、複数行分の表示画素を一括して選択状態に設定し、また、データドライバにより当該複数行の表示画素に対応する表示データを順次取り込んで保持し、所定のタイミング（例えば、１走査期間）で一括して、上記選択状態に設定された複数行の表示画素に対して、階調電流として供給することができるので、１走査ラインに１走査信号を印加して１行の表示画素を選択状態に設定する周知の駆動制御方法に比較して、階調電流の表示画素への書込時間を実質的に複数倍（ｋ倍）に長く設定することができる。
【０１０８】
したがって、各表示画素への表示データの書込時間を充分に長く確保することができるので、表示パネルを大型化した場合や高精細化した場合、あるいは、低階調表示時であっても、データライン（信号線）の配線容量に起因する表示データの書込不足を解消して、各表示画素を表示データに応じた適切な輝度階調で発光動作することができ、表示パネル内で発生する輝度傾斜（表示ムラ）を低減して表示画質の向上を図ることができる。
【０１０９】
また、本発明に係る表示駆動装置及び表示装置においては、複数行の表示画素に対応して配設されたデータライン群ごとに接続される電流記憶回路（電流記憶手段）が、並列に配置された一対の電流記憶部を備え、一方の電流記憶部に表示データに基づく信号電流を保持する動作期間に、他方の電流記憶部に先のタイミングで保持した信号電流に基づく階調電流を各表示画素に出力する動作を、同時に並行して実行することができるので、単一の電流記憶回路により、連続的に電流書込動作を行いつつ、並行して連続的に電流読出動作を実行することができ、実質的に、各動作期間を長くして、表示画素への階調電流の供給時間を長くすることができる。
【０１１０】
さらに、本発明に係る表示装置においては、各表示画素に設けられる発光素子として、トップエミッション構造を有する有機ＥＬ素子を適用することができるので、複数行の表示画素に対応して、階調電流を一括して供給するためのデータライン数が増加した場合であっても、有機から発光される光が当該配線層により遮断されることがなく、表示パネルの開口率が低下することなく、表面輝度が高く、表示画質が良好な表示パネルを実現することができる。
【図面の簡単な説明】
【図１】本発明に係る表示装置の基本構成を示す概略ブロック図である。
【図２】本実施形態に係る表示装置の要部構成を示す概略構成図である。
【図３】本発明に係る表示装置のデータドライバに適用可能な電流生成回路を示すブロック図である。
【図４】本発明に係る表示装置のデータドライバに適用可能な電圧電流変換・電流供給回路の一例を示す回路構成図である。
【図５】本発明に係る表示装置のデータドライバに適用可能な電流保持回路の一例を示す概略構成図である。
【図６】本実施例に適用可能な電流記憶部の一具体例を示す回路構成図である。
【図７】本実施例に適用可能な電流記憶部の基本動作を示す概念図である。
【図８】本実施形態に係る表示装置における駆動制御動作（駆動制御方法）を説明するタイミングチャートである。
【図９】本実施形態に係る表示装置における表示データの書込特性（書込時間と書込率の関係）を説明するためのシミュレーション結果である。
【図１０】本発明に係る表示装置に適用可能な表示画素（画素駆動回路、発光素子）の具体回路例を示す回路構成図である。
【図１１】本実施例に係る画素駆動回路の駆動制御動作を示す概念図である。
【図１２】本実施例に係る表示画素を適用した表示装置の表示駆動動作を示すタイミングチャ−トである。
【図１３】本実施例に係る表示画素を適用した表示装置の一構成例を示す概略ブロック図である。
【図１４】本発明に係る表示装置の表示画素に適用可能な有機ＥＬ素子の構造を示す概略断面図である。
【図１５】従来技術における発光素子型ディスプレイに適用される表示画素の構成例を示す等価回路図である。
【図１６】従来の表示装置における表示データの書込特性への影響（書込階調に対する書込率の変化）を説明するためのシミュレーション結果である。
【図１７】従来の表示装置における配線容量の書込特性への影響（表示パネル上の位置に対する書込率の変化）を説明するためのシミュレーション結果である。
【符号の説明】
３１Ａ〜３１Ｄ    電流記憶回路
３３Ａ〜３３Ｄ    供給制御スイッチ
３４Ａ〜３４Ｄ    入力側メモリ選択スイッチ
３５Ａ〜３５Ｄ    出力側メモリ選択スイッチ
ＣＭａ、ＣＭｂ    電流記憶部
１００      表示装置
１１０      表示パネル
１２０      走査ドライバ
１３０      データドライバ
１４０      システムコントローラ
１５０      表示信号生成回路
ＣＧ        電流生成回路
ＣＨ        電流保持回路
ＥＭ        表示画素
ＳＬｉ      走査ライン群
ＤＬｉ      データライン群
【図１】
2004287349.tif 000003
【図２】
2004287349.tif 000004
【図３】
2004287349.tif 000005
【図４】
2004287349.tif 000006
【図５】
2004287349.tif 000007
【図６】
2004287349.tif 000008
【図７】
2004287349.tif 000009
【図８】
2004287349.tif 000010
【図９】
2004287349.tif 000011
【図１０】
2004287349.tif 000012
【図１１】
2004287349.tif 000013
【図１２】
2004287349.tif 000014
【図１３】
2004287349.tif 000015
【図１４】
2004287349.tif 000016
【図１５】
2004287349.tif 000017
【図１６】
2004287349.tif 000018
【図１７】
2004287349.tif 000019