(57)【要約】【課題】トランスミッタおよびレシーバが単一のダイ上に形成された集積回路を提供する。【解決手段】単一のダイ上に成型された集積回路１００は、トランスミッタ領域１０１における複数のトランスミッタ、レシーバ領域１０２における複数のレシーバ、および、上記単一のダイ上に配置され、トランスミッタ領域１０１をレシーバ領域１０２から分離するための複数のｎ型およびｐ型サブ領域２１０を有する空間分離領域１０３を備えている。ｎ型サブ領域とｐ型サブ領域との間のｐｎ接合は逆バイアスされ、それにより、トランスミッタ領域１０１とレシーバ領域１０２との間の雑音およびクロストークの結合が低減または除去される。【選択図】図２
2004207716.tif 000002
【特許請求の範囲】
【請求項１】
単一のダイ上に成型された集積回路であって、
レシーバ領域内の複数のレシーバと、
トランスミッタ領域内の複数のトランスミッタと、
複数のｎ型およびｐ型サブ領域を有し、前記トランスミッタ領域を前記レシーバ領域から分離する空間分離領域と、
を備えている集積回路。
【請求項２】
前記複数のｐ型およびｎ型半導体領域は、前記単一のダイ上に、配置が交互する水平の列の形態で配置されている、請求項１に記載の集積回路。
【請求項３】
前記複数のｐ型およびｎ型半導体領域の間に個別に配置されたドーピングされていない半導体領域をさらに備えている、請求項１に記載の集積回路。
【請求項４】
前記空間分離領域が、前記トランスミッタ領域および前記レシーバ領域から実質的に等距離に配置された、ｐ型またはｎ型半導体領域ではないドーピングされていない中央領域をさらに備えている、請求項１に記載の集積回路。
【請求項５】
前記トランスミッタ領域内の前記中央領域と隣接する前記水平の列の半導体領域が、ｐ型半導体領域である、請求項２に記載の集積回路。
【請求項６】
前記レシーバ領域内の前記中央領域と隣接する前記水平の列の半導体領域が、ｐ型半導体領域である、請求項２に記載の集積回路。
【請求項７】
信号を送受信する方法であって、
１つのダイ上に配置されたトランスミッタによって少なくとも１つの信号を送信するステップと、
前記ダイ上に配置されたレシーバによって少なくとも１つの信号を受信するステップと、
前記ダイ上の、前記トランスミッタと前記レシーバとの間に配置された空間分離領域内の複数のｐｎ接合に逆バイアスをかけるステップと、
を含む方法。
【請求項８】
前記トランスミッタに第１電圧源および第１接地を供給するステップと、
前記レシーバに第２電圧源および第２接地を供給するステップと、
をさらに含む、請求項７に記載の方法。
【請求項９】
前記レシーバの増幅器に第１電圧源および第１接地を供給するステップと、
前記レシーバのバッファおよび電気的ドライバに第２電圧源および第２接地を供給するステップと、
をさらに含む、請求項７に記載の方法。
【請求項１０】
前記トランスミッタのドライバに第１電圧源および第１接地を供給するステップと、
前記トランスミッタのバッファに第２電圧源および第２接地を供給するステップと、
をさらに含む、請求項７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積マルチチャネルレーザードライバおよび光検出器レシーバに関するものである。
【背景技術】
【０００２】
光ファイバ通信装置では、最近のコンピュータや電子システムの多くと通信するために、通常、送信チャネルと受信チャネルを使用している。集積回路の使用により、通信装置を小さなモジュールの形態で製造することが可能になっているが、一般的に、集積回路は電磁的な雑音の影響を非常に受けやすく、集積回路の近くに大量の雑音が存在すると、正しく機能しなくなる。これは、受信チャネルを有する集積回路の場合に、特に顕著である。従って、トランスミッタとレシーバの両方を有する光ファイバ通信モジュール（トランシーバ）が、雑音の干渉を受けることのないように注意しなければならない。
【０００３】
従来、製造業者は、正しく動作させるために、モジュール内に２つの分離された集積回路チップが存在するトランシーバを設計してきた。１つの集積回路はトランスミッタ用に設計され、もう１つの集積回路はレシーバ用に設計されている。この場合には、チップ上に複数のトランスミッタやレシーバを有するよう、それぞれの集積回路を設計することも可能である（即ち、マルチチャネルデバイスである）。しかしながら、同一の集積回路（即ち、単一のダイ）上に送信チャネルと受信チャネルの両方が存在する集積回路を設計することは極めて困難であった。
【０００４】
従来の一般的な認識では、雑音の影響を受けやすいレシーバと同一の集積回路上に含めるには、トランスミッタは雑音が多過ぎる、とされていた。このため、大部分のトランシーバモジュールで、許容可能なレベルの動作を実現できるのは、２つの物理的に分離された集積回路上にトランスミッタとレシーバを配置する場合のみであった。このようなマルチチャネルデバイスの一例は、ナガホリ（Ｎａｇａｈｏｒｉ）他による２００１年２月のＩＳＳＣＣの「ギガビット光通信ＩＩ会議ジャーナル（Ｇｉｇａｂｉｔ  Ｏｐｔｉｃａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ  ＩＩ  Ｃｏｎｆｅｒｅｎｃｅ  Ｊｏｕｒｎａｌ）」の「４チャネル５Ｇｂ／ｓパラレル光相互接続用のシリコンバイポーラレーザーダイオードドライバ／レシーバチップセット（Ａ  Ｓｉ  Ｂｉｐｏｌａｒ  Ｌａｓｅｒ  Ｄｉｏｄｅ  Ｄｒｉｖｅｒ／Ｒｅｃｅｉｖｅｒ  Ｃｈｉｐ  Ｓｅｔ  ｆｏｒ  ４−ｃｈａｎｎｅｌ  ５  Ｇｂ／ｓ  Ｐａｒａｌｌｅｌ  Ｏｐｔｉｃａｌ  Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）」に詳細に記述されている。
【０００５】
また、前述のように、レシーバ回路は非常に雑音の影響を受けやすいため、通常、クロックによって動作する論理回路などのデジタル回路は、レシーバ回路から除外されていた。即ち、スタンドアロンのレシーバチップは、デジタル回路が提供する機能を通常は備えていなかったのである。
【０００６】
【非特許文献１】ナガホリ（Ｎａｇａｈｏｒｉ）他による２００１年２月のＩＳＳＣＣの「ギガビット光通信ＩＩ会議ジャーナル（Ｇｉｇａｂｉｔ  Ｏｐｔｉｃａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ  ＩＩ  Ｃｏｎｆｅｒｅｎｃｅ  Ｊｏｕｒｎａｌ）」の「４チャネル５Ｇｂ／ｓパラレル光相互接続用のシリコンバイポーラレーザーダイオードドライバ／レシーバチップセット（Ａ  Ｓｉ  Ｂｉｐｏｌａｒ  Ｌａｓｅｒ  Ｄｉｏｄｅ  Ｄｒｉｖｅｒ／Ｒｅｃｅｉｖｅｒ  Ｃｈｉｐ  Ｓｅｔ  ｆｏｒ  ４−ｃｈａｎｎｅｌ  ５  Ｇｂ／ｓ  Ｐａｒａｌｌｅｌ  Ｏｐｔｉｃａｌ  Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）」
【発明の開示】
【０００７】
本発明の一実施例は、単一のダイ上に成型（cast）された集積回路に関するものであって、この集積回路は、レシーバ領域内の複数のレシーバと、トランスミッタ領域内の複数のトランスミッタと、その単一のダイ上に配置された複数の交互するｎ型半導体およびｐ型半導体のサブ領域を備えてトランスミッタ領域をレシーバ領域から分離する空間分離領域と、を有している。ｎ型およびｐ型のサブ領域には、トランスミッタ領域内の構成要素によって生成される雑音がレシーバ領域において軽減または除去されるように、電圧源または接地によって逆バイアスがかけられている。
【０００８】
別の実施例においては、トランスミッタ領域内の個別の構成要素に電源を供給する電圧源または接地は、レシーバ領域内の構成要素に電源を供給する電圧源または接地とは分離され、別個のものになっている。更に、トランスミッタ領域内の増幅およびバッファ要素は、トランスミッタ領域内の出力駆動要素とは分離された別個の電圧源および接地を有している。同様に、レシーバ内の増幅要素も、レシーバ領域内の出力駆動要素とは分離された別個の電圧源および接地を有している。このような電圧源および接地の分離により、トランシーバ機能を有する集積回路における雑音とクロストークの影響が更に軽減される。
【０００９】
また、雑音とクロストークを軽減するための様々な手段を講じることにより、影響を受けやすいレシーバ回路に使用するには、通常、雑音が多過ぎるデジタル機能が使用可能になる。集積回路から除外するのではなく、オンチップのデジタル回路にレシーバ回路を直接接続できるため、性能を更に改善することができる。
本発明の前述の態様および多数の付随する利点は、以下の添付図面との関連で本明細書の詳細な説明を参照することにより、その理解が深まり、容易に理解できるようになるであろう。
【発明を実施するための最良の形態】
【００１０】
以下の説明は、当業者による本発明の実施および使用を可能にするべく提供するものである。本明細書で説明する一般的な原理は、本発明の精神と範囲を逸脱することなく、以下に詳述するもの以外の実施例およびアプリケーションにも適用可能である。本発明は、提示するそれらの実施例に限定されるものではなく、本明細書において開示または示唆された原理および特徴と一致する最も広範な範囲によって規定される。
【００１１】
図１を参照すれば、本発明の一実施例による集積回路１００のブロック図が示されている。この集積回路１００は、送信領域１０１内に配置された複数の送信チャネル１１０、１１１、および１１２と、受信領域１０２内に配置された受信チャネル１３０、１３１、および１３２を有している。これら両方の領域１０１および１０２は、単一のダイ（即ち、１つのマイクロチップ）上に配置されている。また、この集積回路は、空間分離領域１０３も有しており、この領域も同一のダイ上に配置されており、送信領域１０１を受信領域１０２から物理的に分離している。この空間分離領域１０３は、１つの領域から生成され他方の領域に有害な影響を与える雑音やクロストークなどの電磁干渉の問題を大幅に軽減するべく設計されている。尚、この空間分離領域１０３については、図２との関連で後程詳述する。また、図１におけるこの各ブロックの構成は、説明を目的とするものに過ぎず、集積回路１００の実際のレイアウトを必ずしも反映したものではない。
【００１２】
送信領域１０１は、複数の送信チャネル１１０、１１１、および１１２と、デジタル論理ブロック１１５と、を有している。デジタル論理ブロック１１５は、８ビットのデジタルバス１１６を介して送信および受信チャネルと通信し、集積回路１００の動作のためのデジタル回路を提供しており、これについては後程詳述する。送信チャネルの数は、１〜Ｎ個の範囲で変化可能であり、一実施例においては、送信チャネルの数は４個である。尚、図示を容易にするべく、「０」送信チャネル１１０のみを詳細に示している。しかしながら、以下の説明は、それぞれの送信チャネル１１０、１１１、および１１２に適用されるものである。
【００１３】
通常の送信チャネル１１０は、入力段１２０と駆動段１２１という２つの処理段を有している。オフチップで生成される入力信号は、一対の高速差動入力パッド１２２から送信チャネル１１０に入力される。入力段１２０は、駆動段１２１への接続に適したものにするべく入力信号を処理するアナログ回路を有している。このような処理には、所定のレンジの信号入力の振幅および立ち上がり／立ち下り時間について駆動段を保護し、駆動用のクリーンな信号を生成する処理が含まれる。その他の処理も実行可能であるが、本明細書においては説明を省略する。この入力信号の処理が完了すると、駆動段１２１は、差動電圧入力信号をレーザー駆動電流に変換することにより、オフチップのレーザーを駆動する。このレーザーは、通常、業界標準のＶＣＳＥＬ（垂直共振器面発光レーザー）であり、一対の出力パッド１２３を介してＶＣＳＥＬドライバのアナログ電流出力信号を受信する。
【００１４】
集積回路１００内の雑音およびクロストークを更に軽減するべく、入力段１２０と駆動段１２１は、２つの別個の電圧源および接地から電力の供給を受けている。それぞれの送信チャネルの入力段１２０は、ＶＤＤTA１２５およびＧＮＤTA１２６を介して集積回路１００に接続されている第１オフチップ電圧源および接地から駆動されている。同様に、それぞれの送信チャネルの駆動段１２１は、ＶＤＤTB１２７およびＧＮＤTB１２８を介して集積回路１００に接続されている第２オフチップ電圧源および接地から駆動されている。それぞれの電圧源は、通常、３．３Ｖ（公称）である。従って、図１からわかるように、このブロック図の送信領域１０１内の両側には、２つの別個の電源および接地のパッドおよびトレースが存在している。
【００１５】
更に図１を参照すれば、受信領域１０２は、複数の受信チャネル１３０、１３１、および１３２を有している。これらの受信チャネルの数も１〜Ｎ個の範囲で変化可能であり、一実施例においては、受信チャネルの数は４個であって、送信チャネルの数と等しくなっている。尚、この場合にも、図示を容易にするべく、「０」受信チャネル１３０のみを詳細に示しているが、以下の説明は、それぞれの受信チャネル１３０、１３１、および１３２に適用されるものである。
【００１６】
通常の受信チャネル１３０も、前置増幅器段１４０と後置増幅器／出力段１４１という２つの処理段を有している。光パルスを電気信号に変換するべく動作可能なフォトダイオードまたはその他の類似のデバイスによってオフチップで生成された入力信号は、正／負入力パッド１４２から受信チャネル１３０に入力される。前置増幅器段１４０は、後置増幅器／出力段１４１への接続に適したものにするべく入力信号を処理するアナログ回路を有している。このような処理には、後置増幅器／出力段１４１を駆動するための光電流の差動電圧への変換と増幅が含まれる。その他の処理も実行可能であるが、本明細書においては説明を省略する。この入力信号の処理が完了すると、後置増幅器／出力段１４１は、一対の差動出力パッド１４３で集積回路１００に接続されている外部の電気的負荷を駆動するべく、更に信号をバッファ処理してクリーンなものにする。
【００１７】
この場合にも、集積回路１００における雑音とクロストークを更に軽減するべく、前置増幅器段１４０と後置増幅器／出力段１４１は、前述の一対の送信用の電圧源および接地とは別個の２つの別個の電圧源および接地から電力の供給を受けている。即ち、それぞれの受信チャネルの前置増幅器段１４０は、ＶＤＤRA１４５およびＧＮＤRA１４６を介して集積回路１００に接続されている第３オフチップ電圧源および接地から駆動されている。同様に、それぞれの受信チャネルの後置増幅器／出力段１４１は、ＶＤＤRB１４７およびＧＮＤRB１４８を介して集積回路１００に接続されている第４オフチップ電圧源および接地から駆動されている。従って、図１からわかるように、このブロック図の受信領域１０２内の両側には、２つの別個の電源および接地のパッドおよびトレースが存在している。即ち、集積回路１００の様々な構成要素への電力供給に使用されている電圧源は、雑音とクロストークの影響を軽減するべく、別個に４つ存在しているのである。
【００１８】
雑音とクロストークの影響を軽減するための更なる対策として、送信チャネル１１０の駆動段１２１の周囲の基板タップ（ガードリング）１５０などのように、各構成要素の周囲に従来の接地リングを配置する。更に、従来のガードリングは、Ｎ番目の受信チャネル１３２の周囲のガードリング１５１などのように、それぞれの送信および受信チャネルの周囲にも配置可能である。
【００１９】
雑音およびクロストークの影響を軽減するための更に別の対策として、空間分離領域１０３が使用されている。本発明の一実施例による空間分離領域１０３の平面図が図２に示されている。この空間分離領域１０３は、それ自体、小さな中央領域２００によって分割されている。中央領域２００は、電源トレースが交差しないように障壁として機能する不純物が添加されていない基板から構成されている。中央領域２００の上方は、空間分離領域の送信側２０１であり、中央領域２００の下方は、空間分離領域１０３の受信側２０２である。
【００２０】
それぞれの側部２０１および２０２は、一連の水平のｐ型およびｎ型半導体領域２１０によって特徴付けられている。ｎ型半導体領域は、領域の抵抗値が低下し自由な追加の負の荷電粒子が存在するように、高度にドーピングされた（不純物が添加された）シリコン領域である。同様に、ｐ型半導体領域も、自由な追加の正の荷電粒子が存在するように、高度にドーピングされたシリコン領域である。これらの領域２１０は、空間分離領域１０３のそれぞれの側部２０１および２０２においてｐ型からｎ型へと交互に配置されている。ギャップ（即ち、不純物が添加されていない半導体領域）は、各水平のｐ型およびｎ型半導体領域２１０間に存在してもよく、或いは、存在しなくてもよい。また、中央領域２００に最も近接する２つの水平半導体領域２１０（即ち、送信側２０１の第１水平領域と受信側２０２の第１水平領域２１０）がｐ型半導体領域の場合に、空間分離領域１０３は、通常、更に効果的である。
【００２１】
また、それぞれの側部２０１および２０２は、その半導体チップを形成する複数の金属層の中の１つの一部で構成されるレール２１２によって更に特徴付けられている。水平半導体領域２１０に垂直に延長するこれらのレール２１２は、電圧源または接地をｐ型およびｎ型半導体領域２１０に接続するのに使用されている。それぞれの半導体領域２１０上に直接配置されている水平金属コネクタ（図示されてはいない）により、レール２１２からｐ型およびｎ型半導体領域２１０に電圧および接地が分配接続される。
【００２２】
空間分離領域１０３内のｐ型およびｎ型半導体領域２１０に逆バイアスをかけることにより、送信領域１０１から受信領域１０２への雑音とクロストークの影響を更に軽減することができる。これは、「タッピング」（即ち、そのチップの受信および送信の半片間において雑音とクロストークを結合する電流の流れを遮断する複数の逆バイアス領域を生成するべく、ｐ／ｎ型領域２１０とレール２１２間を特殊なパターンで接続すること）によって実現することができる。これらのタップにより、集積回路１００の送信領域１０１と受信領域１０２間の中央領域２００に対して平行で逆バイアスがかかったダイオードが効果的に形成される。従って、雑音およびクロストークによって発生した遊離荷電粒子は、空間分離領域１０３を横断する前に、逆バイアスがかかったｐｎ接合部に、そのほとんどが吸着する。
【００２３】
一実施例においては、空間分離領域２００の受信側２０２のｐ型領域２５０は、接地に接続されたレール２５１に接続されている。通常、この接地は、ＧＮＤRA１４６などの受信領域１０２内の構成要素に電源を供給する複数の接地の中の１つである。これらの接続は、接続バイア（coupling via）２５２によって示されている。更に、空間分離領域２００の受信側２０２のｎ型領域２５３は、電圧源に接続されたレール２５４に接続されている。通常、この電圧源は、ＶＤＤRA１４５などのレシーバ領域１０２内の構成要素に接続された複数の電圧源の中の１つである。図２には、これらの接続が接続バイア２５５によって示されている。前述のように接続することにより、ｐ型領域２５０とｎ型領域２５３間の接合部には、雑音およびクロストークが空間分離領域２００のこの部分において遮断されるよう、逆バイアスがかけられている。
【００２４】
同様の方法により、空間分離領域２００の送信側２０１では、接地に接続されたレール２６１にｐ型領域２６３が接続されている。通常、この接地は、ＧＮＤTA１２６などの送信領域１０１内の構成要素に接続されている複数の接地の中の１つである。これらの接続は、接続バイア２６２によって示されている。更に、空間分離領域２００の送信側２０１のｎ型領域２６０は、電圧源に接続されたレール２６４に接続されている。通常、この電圧源は、ＶＤＤTA１２５などの送信領域１０１内の構成要素に電源を供給する複数の電圧源の中の１つである。これらの接続は、接続バイア２６５によって示されている。前述のように接続を提供することにより、この場合にも、ｐ型領域２６３とｎ型領域２６０には、雑音およびクロストークが空間分離領域２００のこの部分において遮断されるよう、逆バイアスがかけられている。
【００２５】
図３は、本発明の一実施例による図１の集積回路１００を内蔵する光ファイバ通信モジュール３００のブロック図である。このモジュール３００は、前述のオフチップ構成要素をいくつか収容している。例えば、電源ＶＤＤTA３０１とＧＮＤTA３０２が、集積回路１００のＶＤＤTA１２５およびＧＮＤTA１２６のパッドに接続されている。同様に、ＶＤＤTB３０３とＧＮＤTB３０４、ＶＤＤRA３０５とＧＮＤRA３０６、およびＶＤＤRB３０７とＧＮＤRB３０８も、集積回路１００の対応する内部電源および接地トレースの個別のパッドに接続されている。それぞれの電圧源は、通常、公称３．３Ｖであり、４つの接地は同一の接地面に接地してもよく、或いは、そうでなくてもよい。更に、実際の電圧源３０１、３０３、３０５、および３０７は、電源または接地ライン間における誘導性または容量性の結合を更に軽減するべく、互いに離隔している。
【００２６】
更に、集積回路１００の影響を受けやすい部分に対する雑音とクロストークの影響を軽減するべく、別の技法が使用されている。それぞれの電圧源３０１、３０３、３０５、および３０７は、関連付けられている個別のバイパスフィルタ３１１、３１３、３１５、および３１７を有している。図３に示されているこの実施例においては、それぞれのバイパスフィルタは、電源と接地とを接続する直列のコンデンサと抵抗（いずれも図示されてはいない）を備えたＲＣ回路を有している。一実施例においては、このコンデンサは１００ｎＦであり、一実施例においては、この抵抗は１０Ωである。図示されていない別の実施例においては、それぞれのコンデンサは、集積回路１００上に配置されており、直列抵抗が、コンデンサと、集積回路１００の電源パッドをそれぞれの個別の電圧源に接続するボンドワイヤと、の間に接続されている。この抵抗は、ボンドワイヤとバイパスコンデンサによって形成されるＲＬＣ回路のリンギングを軽減する。
【００２７】
モジュール３００は、入力信号経路３５１と出力信号経路３５２も有している。このモジュールの構成は、図３の構成に限定されるものではなく、その他の通信デバイスとインターフェイスするのに適したあらゆる方式で構成可能である。モジュール３００のこのような構成の１つは、９×９のＢＧＡ（ボールグリッドアレイ）パッケージを使用する通信デバイスとインターフェイスするのに適している。
【００２８】
モジュール３００内に配置されている更なる構成要素は、集積回路の性能パラメータおよびその他のデジタル情報の保存に通常使用されるＥＥＰＲＯＭチップ３４０である。このＥＥＰＲＯＭチップ３４０は、一実施例においては、標準的なシリアルＩ／Ｏ接続３４１を介して集積回路１００のデジタル論理ブロック１１５に接続されている。デジタル論理ブロック１１５は、８ビットのデジタルバス１１６（図１）を介して集積回路の様々な構成要素と通信する。デジタル通信およびロジックについては、当技術分野においては周知であるため、モジュール３００に内蔵可能な以下の機能については、本明細書では簡単に説明するものとする。これらの機能のそれぞれに関する詳細な説明は、２０００年１２月１２日付けで出願され、カリフォルニア州パロアルトに所在するアジレントテクノロジーズ社（Ａｇｉｌｅｎｔ  Ｔｅｃｈｎｏｌｏｇｉｅｓ  Ｃｏｒｐｏｒａｔｉｏｎ）に譲渡された米国特許出願第０９／７３５，３１５号明細書に記述されており、本引用により、その開示内容は本明細書に包含される。
【００２９】
デジタル論理ブロック１１５の特徴の１つは、レシーバチャネルおよびトランスミッタチャネルの両方のための動作パラメータをＥＥＰＲＯＭチップ３４０から読み込むべく動作可能な状態機械（図示されてはいない）を含んでいることである。ＥＥＰＲＯＭは、通常、製造業者によってプログラムされ、集積回路１００の初期化の際に、状態機械がＥＥＰＲＯＭ３４０から集積回路１００上の内部ＲＡＭレジスタ（図示されてはいない）にパラメータをダウンロードする。但し、通常、エンドユーザはＥＥＰＲＯＭ３４０を再プログラムすることはないが、製造業者は、エンドユーザがＥＥＰＲＯＭチップ３４０を再プログラムできるようにアクセスを提供してもよい。また、集積回路１００の一部であるシリアルＩ／Ｏインターフェイス３４１を介した集積回路１００のこれらのＲＡＭレジスタからの読み取り（および、これらのＲＡＭレジスタへの書き込み）をユーザに対して許容することもできる。
【００３０】
デジタル論理ブロック１１５に含まれている更なる機能は、集積回路１００の合計パワーオン時間（即ち、チップが動作した時間量）を保持するレジスタを継続的に更新するカウンタ（図示されてはいない）である。このデータの偶発的な消失を回避するべく、このデータは３重に重複して（即ち、３つのレジスタ（図示されてはいない）内に）保持されている。従って、ユーザがレジスタを読み取ったり、或いは誤ってレジスタの中の１つに書き込んだりした場合にも、その他のレジスタが正しい値を保存している。電源投入時に、後述する目的のために、パワーオン時間を取得する際には、過半のレジスタが保持している値を判定しこの値をパワーオン時間の値として受け入れる従来の投票機能を１つの回路が実行する。このパワーオン時間の値は、集積回路１００の稼動期間を判定するためだけにも使用可能であるが、一般的には、回路またはレーザー（集積回路の外付けとなっていることが多い）の動作パラメータを調節するために使用することができる。例えば、レーザーは、その使用期間の経過と共に、電流から光への変換曲線がシフトする。従って、所望の光出力を維持するべく、駆動電流を調節することができる。
【００３１】
デジタル論理ブロック１１５に接続されている更なる機能は、パワーオンリセットであり、これは、従来のパワーオンリセットと同様に、１つまたは複数のＶＤＤ値が既定のしきい値を超過するまで集積回路１００をリセット状態に保持するリセットパルスを生成する。
【００３２】
更に、デジタル論理ブロック１１５は、オンチップの温度センサ（図示されてはいない）から入力を受信する。この温度センサのアナログ出力は、温度センサからのアナログ電圧をデジタル論理ブロック１１５に送信可能なデジタル値に変換するＡ／Ｄコンバータ（図示されてはいない）に接続されている。このデジタル値は、メモリ内に保存すると共に定期的にデジタル論理ブロック１１５が監視し、温度に基づいてレシーバチャネルまたはトランスミッタチャネルの特性を変更するのに使用可能である。例えば、温度を最高温度および／または最低温度と比較し、実際の温度が最高温度を上回るか、或いは最低温度を下回った場合に、デジタル論理ブロック１１５は、レーザードライバ１２１（図１）をシャットダウンするビットを設定することができる。この代わりに、デジタル論理ブロック１１５は、シリアルバス３４１を介して外部から監視し様々なタイプの温度の超過または未達状態を検出することができる障害ビットを設定することも可能である。この温度情報は、レーザーの駆動特性の調節にも使用することができる。温度センサが計測するのは、（レーザーではなく）チップ自体の温度であるが、レーザーとチップは十分に近接しているため、チップの温度がレーザー温度の優れた指標となり得るのである。通常、チップの温度とレーザーの温度の差は、５℃（または、１０℃）以下である。
【００３３】
同様に、レーザーと直列に内部（集積回路１００にとって）検出抵抗を設けることも可能である。集積回路１００は、この抵抗の両端の電圧を監視してレーザー（図示されてはいない）を通過する電流を計測し、過電流状態になった場合に、障害ビットを設定したり、或いは、過電流状態になった場合に、対応するレーザードライバ１２１をシャットダウンしたりする。
【００３４】
デジタル論理ブロック１１５は、ＥＥＰＲＯＭチップ３４０からダウンロードされるデータの誤りを検出する（通常、パリティを使用する）誤り検出回路を更に含むこともできる。この誤り検出回路は、データ誤りを検出すると、フラグを設定し、対応するレーザー（図示されてはいない）の動作を防止することができる。この結果、レーザーを損傷したり操作者を負傷させる可能性のある誤ったレベルへのレーザー駆動信号などの値の設定が防止される。
【００３５】
デジタル論理ブロック１１５は、レシーバ入力信号検出器からの入力を含むこともできる。１つのタイプの信号検出器においては、回路が、（図１のパッド１４２上の）入力信号のピークと平均を比較して振幅値を生成し、その振幅をしきい値と比較する。そして、振幅がしきい値を下回っている場合に、レシーバには信号が入力されていないと判定する。従来の回路の場合には、検出器は、外部回路が監視可能なレシーバチップの外部ピンに論理検出／非検出信号を直接出力することになる。しかしながら、このマルチチャネルトランスミッタ／レシーバの場合には、デジタル回路用のシリアルインターフェイスを有しているため、シリアルインターフェイス３４１を介して外部回路が読み取るレジスタ（図示されてはいない）内にビットを設定するデジタル論理ブロック１１５に信号検出器を接続することができる。この結果、集積回路１００上に追加のピンを設ける必要がなくなる。
【００３６】
図４は、本発明の一実施例よる図３の光ファイバモジュール３００を内蔵するデジタル通信システム４００のブロック図である。このシステム４００は、互いにデジタル的に通信するべく動作可能な装置を有している。このような装置には、大容量データベースコンピュータ４０５、サーバコンピュータ４０７、およびネットワーク装置４０９（ハブ、ルータ、スイッチ）が含まれる。これらの装置は、従来のＴＸ／ＲＸリンク４０３により、複数の光ファイバモジュール３００を収容するべく動作可能な通信ハブに接続されている。
【００３７】
この用途においては、モジュール３００は、約１〜３．２ギガビット／秒（Ｇｂ／ｓ）のデータレートで３００メートル以下の距離で最適に稼動するべく設計されている。モジュール３００は、パラレル光データ通信用途用の高性能の光ファイバモジュールである。この光ファイバモジュール３００は、装置間でのデジタル通信用のチャネル当たり１〜３．２Ｇｂ／ｓで動作する８つの独立データチャネル（４つの送信チャネルと４つの受信チャネル）を内蔵している。モジュール３００は、光ファイバ通信リンク４０２を介してその他のモジュールと通信可能である。従って、大容量データベースコンピュータ４０５、サーバコンピュータ４０７、およびネットワーク装置４０９（ハブ、ルータ、スイッチ）などの装置は、光ファイバモジュール３００のマルチチャネル機能を使用して効率良く効果的に通信することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施例による複数のトランスミッタと複数のレシーバを有する集積回路のブロック図である。
【図２】本発明の一実施例による図１の集積回路の空間分離領域を示す図である。
【図３】本発明の一実施例による図１の集積回路を内蔵する光ファイバ通信モジュールのブロック図である。
【図４】本発明の一実施例による図３の光ファイバモジュールを内蔵するデジタル通信システムのブロック図である。
【符号の説明】
【００３９】
１００：集積回路
１０１：トランスミッタ領域
１０２：レシーバ領域
１０３：空間分離領域
２００：中央領域
２１０：ｎ型、ｐ型サブ領域
【図１】
2004207716.tif 000003
【図２】
2004207716.tif 000004
【図３】
2004207716.tif 000005
【図４】
2004207716.tif 000006