(57)【要約】【課題】メモリカード等の記憶媒体を着脱自在に装着するためのＩ／Ｆ部を有する情報処理装置において、メモリカードから直接ブートすることで、ブート用ＲＯＭを不要可能とし、小型かつ安価な装置を提供する。【解決手段】情報処理装置のカードコントローラ２５は、メモリバスＩ／Ｆ２５ａ，プロトコル変換部２５ｂ，カードＩ／Ｆ２５ｄを有する。ブート時においてプロトコル変換部２５ｂは、ＣＰＵメモリ空間に含まれるＣＰＵブートベクタアドレスを、カードＩ／Ｆ２５ｄに装着されたメモリカード１のユーザデータエリアの先頭アドレスに割り当て、メモリカード１に応じたアドレス変換とプロトコル生成を行ない、メモリカード１にアクセスする。プロトコル変換部２５ｂは、メモリカード１から所定アドレスのデータを受け取ると、メモリバスＩ／Ｆ２５ａを介してＣＰＵ側に前記受け取ったデータとともにＡＣＫ応答を行う。【選択図】        図３
2004192019.tif 000002
【特許請求の範囲】
【請求項１】
メモリインタフェイスを持たない記憶媒体を着脱自在に装着するためのインタフェイス部と、該インタフェイス部に装着された記憶媒体のデータをＣＰＵメモリ空間に直接マッピングするマッピング手段とを有し、該マッピング手段により前記記憶媒体から直接起動できるようにしたことを特徴とする情報処理装置。
【請求項２】
請求項１に記載の情報処理装置において、前記マッピング手段は、前記ＣＰＵメモリ空間に含まれるＣＰＵブートベクタアドレスを、前記記憶媒体のユーザデータエリアの領域に割り当てることを特徴とする情報処理装置。
【請求項３】
請求項１または２に記載の情報処理装置において、前記記憶媒体がＦＡＴシステムを構築していることを特徴とする情報処理装置。
【請求項４】
請求項１ないし３のいずれか１に記載の情報処理装置において、前記記憶媒体にメモリカードを用いることを特徴とする情報処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、情報処理装置、より詳細には、プリンタやＭＦＰ等のＣＰＵを有する情報処理装置全般に関する。
【０００２】
【従来の技術】
従来のシステムではメモリバスインタフェイスをもつ不揮発性メモリからブートすることが一般的であった。この場合、ＣＰＵボードに実装又は着脱可能な記憶媒体のどちらの形態でもよい。ここで、一般的にブートデバイスとして使用されるＦＬＡＳＨＲＯＭは高価である。また、ブートデバイスとしてＭＡＳＫＲＯＭを使用する場合は書き換えができないなど実用上不都合があった。プログラムが大容量の場合は特に上記課題が顕著であり、小容量のＦＬＡＳＨＲＯＭ＋安価な大容量の低速デバイス（例えばＨＤＤなど）で構成されることが一般的である。
【０００３】
従来、ＲＯＭやＲＡＭ等に格納されたプログラムを直接実行する構成を有する情報処理装置として、メモリカードが装着されているか否かを判断し、装着されていれば、当該メモリカードの所定領域をマッピングし、識別コードを読み出して、読み出した識別コードに基づいてマッピングすべきファイルの存在するドライブをＲＡＭ、ＲＯＭ、メモリカードのいずれかに決定し、決定されたドライブに格納されたファイルをマッピングするようにしたものが開示されている。
【０００４】
【特許文献１】
特開平１０−１６１８５７公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記特許文献１に記載の発明は、指定ドライブをＲＯＭ又はメモリカードにしてマッピングしておけばＲＡＭのファイルを自由に上書きできるため、ＲＡＭに格納してあるＯＳや各種デバイスドライバなどを容易にバージョンアップできるようにしたもので、ブート用ＲＯＭはシステムに含まれる構成となる。
【０００６】
本発明は、上述のごとき実情に鑑みてなされたものであり、メモリカード等の記憶媒体を着脱自在に装着するためのインタフェイス部を有する情報処理装置において、メモリカードなどの低速デバイスから直接ブートすることにより、ブート用ＲＯＭを不要可能とし、小型かつ安価な装置を提供すること、を目的としてなされたものである。
【０００７】
【課題を解決するための手段】
請求項１の発明は、メモリインタフェイスを持たない記憶媒体を着脱自在に装着するためのインタフェイス部と、該インタフェイス部に装着された記憶媒体のデータをＣＰＵメモリ空間に直接マッピングするマッピング手段とを有し、該マッピング手段により前記記憶媒体から直接起動できるようにしたことを特徴としたものである。
【０００８】
請求項２の発明は、請求項１の発明において、前記マッピング手段は、前記ＣＰＵメモリ空間に含まれるＣＰＵブートベクタアドレスを、前記記憶媒体のユーザデータエリアの領域に割り当てることを特徴としたものである。
【０００９】
請求項３の発明は、請求項１または２の発明において、前記記憶媒体がＦＡＴシステムを構築していることを特徴としたものである。
【００１０】
請求項４の発明は、請求項１ないし３のいずれか１の発明において、前記記憶媒体にメモリカードを用いることを特徴としたものである。
【００１１】
【発明の実施の形態】
図１は、本発明の一実施形態に係るハードウェアのシステム構成例を示す図で、図中、１はメモリカード、２は情報処理装置、３はパーソナルコンピュータ（以下、ＰＣという）である。図１において点線枠内は本発明のシステム構成例について示したものである。メモリカード１は情報処理装置２のインタフェイス部に対して着脱自在であり、情報処理装置２に実装される。また、ＰＣ３が有するカードスロットにも実装可能であり、もちろんアクセス可能である。また、メモリカード１には、例えばＳＤ（Ｓｅｃｕｒｅ  Ｄｉｇｉｔａｌ）メモリカード、メモリスティックなどの小型の記憶媒体を好適に用いることができる。尚、本発明は、約１６〜６４ＭＢ程度のメモリ容量を有する情報処理装置に対して好適に用いることができる。
【００１２】
次に、本発明に係るハードウェアの構成例について説明する。
図２は、本発明における情報処理装置２のコントローラの構成例を説明するためのブロック図で、図中、２０は情報処理装置２のコントローラで、該コントローラ２０は、ＣＰＵ２１，揮発性ワークメモリ（ＲＡＭ）２２，ＡＳＩＣ２３，Ｉ／Ｏブロック２４，カードコントローラ２５，カードソケット２６を有している。コントローラ２０は、ＣＰＵ２１と、メモリ制御や外部Ｉ／Ｏ制御などの機能を集約したＡＳＩＣ２３と、読み書き可能な揮発性ワークメモリ２２と、カードコントローラ２５とから構成される。尚、点線部で表されたＲＯＭ２７は、従来システムで必要であったブート用のメモリであるが、本発明では直接メモリカード１からブートできるため実装されない。但し、情報処理装置２のシステムにＲＯＭ２７を実装した形態としてもよいことは言うまでもない。
【００１３】
図３は、図２に示したカードコントローラ２５の構成例を説明するためのブロック図で、カードコントローラ２５は、メモリバスインタフェイス２５ａ，プロトコル変換部２５ｂ，自動初期化ルーチン２５ｃ，カードインタフェイス２５ｄを有している。カードコントローラ２５は、メモリバスインタフェイス２５ａからメモリカード１のカードインタフェイス２５ｄへの変換およびプロトコルの生成を行なうブロックである。メモリバスインタフェイス２５ａはリクエスト信号、メモリアドレス、データ、Ｒｅａｄ／Ｗｒｉｔｅ信号そしてＡＣＫ信号でインタフェイスされ、プロトコル変換部２５ｂではこれらの信号をデコードし、アドレスの変換（例えば、ＣＰＵ  ａｄｄｒ：ＢＦＣ００００→Ｃａｒｄ  ａｄｄｒ：８００など）や、プロトコルを生成し（例えば、リードコマンドやアクセスタイプの指定など）、メモリカード１とのインタフェイスを行なう。プロトコル変換部２５ｂには自動初期化ルーチン２５ｃがあり、ダミークロック出力、ステータスの取得、カードレジスタの初期化などの手順が設定されており、パワーオンリセットの際、自動的にカード初期化が行なわれる。
【００１４】
カードインタフェイス２５ｄの実施形態としては、メモリカード専用のカードスロットを情報処理装置２に内蔵した形態や、各種ポートを介してメモリカード用スロットを有するカードアダプタを情報処理装置２に外部接続する形態などをとることができる。
【００１５】
本発明によると、メモリインタフェイスを持たない着脱可能な記憶媒体からシステムを直接ブートできるため、ブート用ＲＯＭが不要可能となり、安価で小型のシステムを構成することができる。また、記憶媒体を汎用規格部品とすることで入手性が向上するとともにパソコンなどの異機種との共有も可能となる。
【００１６】
図４は、メモリカード１のメモリマップの一例を説明するための図である。本例において、メモリカード１のフォーマットはＦＡＴシステムとなっている。従ってプログラムを格納する場合、フォーマットの仕様に従ってユーザデータエリアの先頭番地から格納される。この場合、ＦＡＴシステムを維持するには図４に示す通り、ＣＰＵ  Ｂｏｏｔ  ｖｅｃｔｏｒ  Ａｄｄｒｅｓｓ（ＣＰＵブートベクタアドレス）を、Ｃａｒｄ  Ｕｓｅｒ  Ｓｔａｒｔ  Ａｄｄｒｅｓｓ（あるいはＳｔａｒｔ  Ａｄｄｒｅｓｓ＋Ｏｆｆｓｅｔ）に割り当てる必要がある。これは、例えばアドレスの変換処理において、ＣＰＵアドレス：ＢＦＣ０００００（Ｈ）をカードアドレスの先頭アドレスである８００（Ｈ）に変換するようにしてもよく、また、カードアドレスの先頭に限らず、オフセットとして、例えば２００（Ｈ）をとってＢＦＣ０００００（Ｈ）→１０００（Ｈ）としてもよい。このオフセットは任意に設定することができる。このＣＰＵアドレスからカードアドレスへの変換処理はプロトコル変換部２５ｂでハード的に行なわれる。このように、ＣＰＵブートベクタアドレスをＦＡＴシステムのユーザエリアに置くことによってＦＡＴシステムを維持することができる。
【００１７】
本発明によると、記憶媒体がブートＲＯＭであるにもかかわらずＦＡＴシステムに対応しているので、パソコンなどＦＡＴシステムに対応している異機種においても記憶媒体のアクセスが可能となる。
【００１８】
図５は、図３に示したカードコントローラ２５の動作フローを説明するためのフロー図である。まず、ＰｏｗｅｒＯＮ後、所定の時間経過後にＣＰＵリセット解除に先立ってカードコントローラ２５のリセットが解除され（ステップＳ１）、自動的にＣａｒｄの初期化が行なわれる（ステップＳ２）。ここで、本フロー図において詳細は省略しているが、カード初期化のためのダミークロック出力、ステータスの取得、カードレジスタの初期化などが手順どおり行なわれる。その後、ＣＰＵリセットが解除されると（ステップＳ３）、ＣＰＵ２１は、ブートベクタ（本例ではアドレスＢＦＣ００００）のデータを読み出す。プロトコル変換部２５ｂではリクエスト（Ｒｅａｄ又はＷｒｉｔｅ）を受け付けたかどうか判断し（ステップＳ４）、受け付けたリクエストがリード（Ｒｅａｄ）であれば、ＣＰＵアドレス（Ａｄｄｒ＝ＢＦＣ０００００）を受け付けて（ステップＳ５）、リードコマンドを発行する（ステップＳ６）。
【００１９】
次に、プロトコル変換部２５ｂは、ＣＰＵアドレス（Ａｄｄｒ＝ＢＦＣ０００００）を、カードアドレス（Ａｄｄｒ＝８００）に変換し（ステップＳ７）、カードに応じたアドレス変換とプロトコル生成を行った後に、カードにアクセスする。プロトコル変換部２５ｂは、所定のアドレスのデータ（ＣＤａｔａ＝５５５５）を受け取ると（ステップＳ８）、ＣＰＵ側に受け取ったデータ（ＤＡＴＡ＝５５５５）とともにＡＣＫ応答を行なう（ステップＳ９）。
【００２０】
また、上記ステップＳ４において受け付けたリクエストがライト（Ｗｒｉｔｅ）の場合は、基本的に上記リードの場合と同様のフローであるが、ライトデータを受けた時点でＡＣＫ応答を行う。すなわち、ＣＰＵアドレス（Ａｄｄｒ＝ＢＦＣ０１０００）を受け付けて（ステップＳ１０）、この時点でＡＣＫ応答を行ない（ステップＳ１１）、ライトコマンドを発行する（ステップＳ１２）。
【００２１】
次に、プロトコル変換部２５ｂは、ＣＰＵアドレス（Ａｄｄｒ＝ＢＦＣ０１０００）を、カード（ライト）アドレス（Ａｄｄｒ＝１８００）に変換し（ステップＳ１３）、カードに応じたアドレス変換とプロトコル生成を行った後に、カードにアクセスする。プロトコル変換部２５ｂは、ライトデータとしてＣＤａｔａ＝ＡＡＡＡを書き込む（ステップＳ１４）。尚、上記ステップＳ４において、リクエストがない場合（ＮＯの場合）、ステップＳ４においてリクエスト待ち状態に移行する。
【００２２】
【発明の効果】
本発明によると、メモリカード等の記憶媒体を着脱自在に装着するためのインタフェイス部を有する情報処理システムにおいて、メモリカードなどの低速デバイスから直接ブートすることにより、ブート用ＲＯＭを不要可能とし、小型かつ安価なシステムを提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るハードウェアのシステム構成例を示す図である。
【図２】本発明における情報処理装置のコントローラの構成例を説明するためのブロック図である。
【図３】図２に示したカードコントローラの構成例を説明するためのブロック図である。
【図４】メモリカードのメモリマップの一例を説明するための図である。
【図５】図３に示したカードコントローラの動作フローを説明するためのフロー図である。
【符号の説明】
１…メモリカード、２…情報処理装置、３…パーソナルコンピュータ、２０…コントローラ、２１…ＣＰＵ、２２…揮発性ワークメモリ、２３…ＡＳＩＣ、２４…Ｉ／Ｏブロック、２５…カードコントローラ、２５ａ…メモリバスインタフェイス、２５ｂ…プロトコル変換部、２５ｃ…自動初期化ルーチン、２５ｄ…カードインタフェイス、２６…カードソケット、２７…ＲＯＭ。
【図１】
2004192019.tif 000003
【図２】
2004192019.tif 000004
【図３】
2004192019.tif 000005
【図４】
2004192019.tif 000006
【図５】
2004192019.tif 000007