(57)【要約】【課題】消去及び書き込み速度を最適化しながら試験を行い、不良を発生させることなく短時間で効率良く正確なトリミングを実行することを可能とする。【解決手段】消去、書き込みを行う直前に、パルス幅を計算し、最適化したパルス幅で消去及び書き込み動作を行い、不良発生を惹起することなく短時間で効率良くＩｒｅｆトリミング試験を実行する。【選択図】  図２
2004192669.tif 000002
【特許請求の範囲】
【請求項１】
半導体記憶装置のメモリセルのトリミング試験を行うための試験装置であって、
メモリセルの電流値を測定する電流値測定手段と、
測定された前記電流値が予め定められた期待値の範囲内にあるか否かを判定する電流値判定手段と、
前記電流値の前記期待値からの乖離量に応じて、前記電流値を測定する毎に最適なパルス幅を計算するパルス幅計算手段と
を含み、
計算された前記パルス幅に基づき、前記メモリセルの消去動作及び書き込み動作を行うことを特徴とする半導体記憶装置の試験装置。
【請求項２】
前記パルス幅計算手段は、消去用の前記パルス幅を計算する機能と、書き込み用の前記パルス幅を計算する機能とを含み、前記電流値判定手段により前記電流値が前記期待値の下限を下回ると判定される間には消去用の前記パルス幅を計算し、前記期待値の上限を上回ると判定される間には書き込み用の前記パルス幅を計算することを特徴とする請求項１に記載の半導体記憶装置の試験装置。
【請求項３】
半導体記憶装置のメモリセルのトリミング試験を行うための試験方法であって、
メモリセルの電流値を測定するステップと、
測定された前記電流値が予め定められた期待値の範囲内にあるか否かを判定するステップと、
前記電流値の前記期待値からの乖離量に応じて、前記電流値を測定する毎に最適なパルス幅を計算するステップと
を含み、
計算された前記パルス幅に基づき、前記メモリセルの消去動作及び書き込み動作を行うことを特徴とする半導体記憶装置の試験方法。
【請求項４】
前記パルス幅を計算するステップは、消去用の前記パルス幅を計算するステップと、書き込み用の前記パルス幅を計算するステップとを含み、測定された前記電流値が前記期待値の下限を下回ると判定される間には消去用の前記パルス幅を計算し、前記期待値の上限を上回ると判定される間には書き込み用の前記パルス幅を計算することを特徴とする請求項３に記載の半導体記憶装置の試験方法。
【請求項５】
前記半導体記憶装置が不揮発性のフラッシュメモリであり、前記メモリセルがリファレンスセルであって、
前記消去動作及び前記書き込み動作を行うことにより、前記リファレンスセルの閾値電流を設定することを特徴とする請求項３又は４に記載の半導体記憶装置の試験方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体記憶装置のメモリセル、特にフラッシュメモリのリファレンスセルのトリミング試験を行うための試験装置及び試験方法に関する。
【０００２】
【従来の技術】
フラッシュメモリの動作試験を行うには、先ずフラッシュメモリとして消去、書き込み、読み出しを行う場合に必要なリファレンスセルの閾値電流を最適値に設定する必要がある。リファレンスセルの閾値電流の設定は、リファレンスセルに情報の消去、書き込みを行うことで調節される。この作業は基準電流トリミング（Ｉｒｅｆトリミング）と呼ばれている。
【０００３】
【特許文献１】
特開２００１−９３２９６号公報
【０００４】
【発明が解決しようとする課題】
Ｉｒｅｆトリミングは、リファレンスセルのアナログ電流値であるセル電流値（Ｉｄｓ）の微妙な調整を要するため、半導体チップの記憶消去及び書き込み特性に大きく影響される。この特性は半導体チップ毎に異なるものであり、従来の試験方法では、消去及び書き込み速度を制御することができない。消去及び書き込み速度が速い場合には、リファレンスセルのセル電流値（Ｉｄｓ）がある管理幅を有する期待値に対してオーバーシュート、アンダーシュートを繰り返し、消去及び書き込み速度が遅い場合には、期待値に収まるまでに多大なパルスが必要となる（図６参照）。
【０００５】
このことは、試験時間の増加を招くのみならず、製造プロセス上で問題の生じた半導体チップをリジェクトするために設けてられている消去及び書き込み最大パルス数に達し、不良と判断してしまうことにもつながる。このように、従来のＩｒｅｆトリミングでは、正確な試験を試験時間の短縮を図りつつ行うには限度があった。
【０００６】
本発明は、上記の課題に鑑みてなされたものであり、消去及び書き込み速度を最適化しながら試験を行い、不良を発生させることなく短時間で効率良く正確なトリミングを実行することを可能とする半導体記憶装置の試験装置及び試験方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の半導体記憶装置の試験装置は、半導体記憶装置のメモリセルのトリミング試験を行うための試験装置であって、メモリセルの電流値を測定する電流値測定手段と、測定された前記電流値が予め定められた期待値の範囲内にあるか否かを判定する電流値判定手段と、前記電流値の前記期待値からの乖離量に応じて、前記電流値を測定する毎に最適なパルス幅を計算するパルス幅計算手段とを含み、計算された前記パルス幅に基づき、前記メモリセルの消去動作及び書き込み動作を行う。
【０００８】
本発明の半導体記憶装置の試験方法は、半導体記憶装置のメモリセルのトリミング試験を行うための試験方法であって、メモリセルの電流値を測定するステップと、測定された前記電流値が予め定められた期待値の範囲内にあるか否かを判定するステップと、前記電流値の前記期待値からの乖離量に応じて、前記電流値を測定する毎に最適なパルス幅を計算するステップとを含み、計算された前記パルス幅に基づき、前記メモリセルの消去動作及び書き込み動作を行う。
【０００９】
【発明の実施の形態】
−本発明の基本骨子−
先ず初めに、本発明の基本骨子について説明する。
通常、リファレンスセルの消去及び書き込み速度は、「電圧」、「パルス幅」の２つのパラメータによって決定される。上記した従来の試験方法で生じた問題は、これらパラメータが一定であることに起因しており、半導体チップごとに異なる消去及び書き込み速度に対処するには、これらのパラメータを制御すれば良い。本発明者はこの事実に着目し、前記パラメータのうち「パルス幅」をＩｒｅｆトリミング試験の最中に自動的に変更することで、常に最適なリファレンスセルの消去、書き込み速度を維持することに想到した。
【００１０】
即ち本発明では、リファレンスセルの消去、書き込み速度を最適化するために、１パルス毎にリファレンスセルのアナログ電流値の変化量を計測し、その変化量及び期待値に達するまでに要する電流値から、次回の消去及び書き込み用のパルス幅を計算し、消去及び書き込み速度を最適化しながら、Ｉｒｅｆトリミングを実行する。
【００１１】
消去及び書き込み用のパルス幅に対するリファレンスセルのアナログ電流値の変化量は、実際のリファレンスセルにおけるアナログ電流値の期待値の周辺ではほぼ比例する。従って、パルス幅（ＰＷ：Ｐｕｌｓｅ  Ｗａｖｅ）とリファレンスセルのアナログ電流値の変化量（△Ｉｄｓ）との間には以下の関係がある。
△Ｉｄｓ＝α×ＰＷ  αは比例定数    ・・・（１）
【００１２】
また、現在のリファレンスセルのアナログ電流値から、期待値まで変化させなければならない電流値（△ＴＩｄｓ：△ＴａｒｇｅｔＩｄｓ）と、変化させるために必要なパルス幅（ＮＰＷ：Ｎｅｗ  Ｐｕｌｓｅ  Ｗａｖｅ）との間でも比例するので、
△ＴＩｄｓ＝α×ＮＰＷ    ・・・（２）
【００１３】
よって、（１），（２）式より、期待値に達するまでにリファレンスセルのアナログ電流値を変化させるために必要なパルス幅は、
ＮＰＷ＝ＰＷ×△ＴＩｄｓ／△Ｉｄｓ    ・・・（３）
【００１４】
しかしながら、実際の半導体チップでは、消去及び書き込みが始まるまでの待ち時間幅（ＤＴ：Ｄｅｌａｙ  Ｔｉｍｅ）が存在するため、パルス幅（ＮＰＷ）に待ち時間幅（ＤＴ）を加えた実質的なパルス幅（ＴＮＰＷ：Ｔｒｕｅ  Ｎｅｗ  Ｐｕｌｓｅ  Ｗａｖｅ）は以下のようになる。
2004192669.tif 000003
【００１５】
この（４）式を用いて、パルス毎にパルス幅を最適化することにより、効率良くＩｒｅｆトリミングを行うことが可能となる。
【００１６】
−本発明の具体的な実施形態−
上述した基本骨子を踏まえ、本発明の具体的な実施形態について図面を参照しながら詳細に説明する。
図１は、本実施形態によるトリミング試験装置の概略構成を示すブロック図であり、図２は、本実施形態によるトリミング試験方法をステップ順に示すフローチャートである。
【００１７】
（トリミング試験装置の概略構成）
このトリミング試験装置は、フラッシュメモリのリファレンスセルのＩｒｅｆトリミング試験を行うためのものであり、リファレンスセルのセル電流値（Ｉｄｓ）を測定する電流値測定手段１と、電流値測定手段１により測定されたセル電流値（Ｉｄｓ）が予め定められた期待値の範囲内にあるか否かを判定する電流値判定手段２と、電流値の期待値からの乖離量に応じて、セル電流値（Ｉｄｓ）を測定する毎に最適なパルス幅を計算するパルス幅計算手段３と、計算されたパルス幅に基づき、リファレンスセルの消去動作及び書き込み動作を行う消去・書き込み手段４とを有して構成されている。
【００１８】
ここで、パルス幅計算手段３は、消去用のパルス幅を計算する機能と、書き込み用のパルス幅を計算する機能とを含み、電流値判定手段２によりセル電流値（Ｉｄｓ）が期待値の下限を下回ると判定される間には消去用のパルス幅を計算し、前記期待値の上限を上回ると判定される間には書き込み用のパルス幅を計算する。
【００１９】
（トリミング試験方法）
このトリミング試験装置を用いてトリミング試験を行うには、先ず、試験対象とする半導体チップのリファレンスセルに短いパルス幅で消去動作を行い、電流値測定手段１によりリファレンスセルのセル電流値（Ｉｄｓ）を測定する（ステップＳ１）。
【００２０】
続いて、電流値判定手段２により、測定されたセル電流値（Ｉｄｓ）が予め定められた期待値の範囲内にあるか、又は期待値を下回るかを判定する（ステップＳ２）。このとき、短いパルス幅で消去動作を行ったため、通常は期待値を下回る。
【００２１】
ステップＳ２において、セル電流値（Ｉｄｓ）が期待値の下限を下回ると判定された場合には、パルス幅計算手段３により期待値からの乖離量に応じて最適なパルス幅を計算し（ステップＳ３）、この最適なパルス幅によりリファレンスセルの消去動作を行う（ステップＳ４）。次いで、ステップＳ１，Ｓ２を実行する。そして、ステップＳ２でセル電流値（Ｉｄｓ）が期待値の範囲内であると判定されるまで、ステップＳ１〜Ｓ４を繰り返す。
【００２２】
ステップＳ２において、セル電流値（Ｉｄｓ）が期待値の範囲内であると判定された場合には、リファレンスセルの書き込み動作に移行する。先ず、電流値測定手段１によりリファレンスセルのセル電流値（Ｉｄｓ）を測定する（ステップＳ５）。
【００２３】
続いて、電流値判定手段２により、測定されたセル電流値（Ｉｄｓ）が予め定められた期待値の範囲内にあるか、又は期待値の上限を上回るかを判定する（ステップＳ６）。
【００２４】
ステップＳ６において、セル電流値（Ｉｄｓ）が期待値の上限を上回ると判定された場合には、パルス幅計算手段３により期待値からの乖離量に応じて最適なパルス幅を計算し（ステップＳ７）、この最適なパルス幅によりリファレンスセルの書き込み動作を行う（ステップＳ８）。次いで、ステップＳ６，Ｓ６を実行する。そして、ステップＳ６でセル電流値（Ｉｄｓ）が期待値の範囲内であると判定されるまで、ステップＳ５〜Ｓ８を繰り返す。
【００２５】
ステップＳ６において、セル電流値（Ｉｄｓ）が期待値の範囲内であると判定された場合には、再び、測定されたセル電流値（Ｉｄｓ）が予め定められた期待値の範囲内にあるか、又は期待値の下限を下回るかを判定し（ステップＳ９）、期待値の範囲内にあることを確認すれば、リファレンスセルの閾値電流の設定が完了したことを意味し、Ｉｒｅｆトリミングを終了する。期待値の下限を下回ると判定された場合には、再びステップＳ１に戻り、ステップＳ１〜Ｓ９を繰り返す。
【００２６】
（比較例）
ここで、本実施形態の比較例として、従来のトリミング試験方法を例示する。
図３は、従来のトリミング試験方法をステップ順に示すフローチャートである。
【００２７】
従来のトリミング試験方法では、先ず、リファレンスセルのセル電流値（Ｉｄｓ）を測定し（ステップＳ１１）、測定されたセル電流値（Ｉｄｓ）が予め定められた期待値の範囲内にあるか、又は期待値の下限を下回るかを判定する（ステップＳ１２）。そして、セル電流値（Ｉｄｓ）が期待値の下限を下回ると判定されれば、リファレンスセルの消去動作を行い（ステップＳ１３）、再びステップＳ１１，１２を行う。この場合、セル電流値（Ｉｄｓ）が期待値に収まるまで消去動作を継続して実行する。
【００２８】
続いて、セル電流値（Ｉｄｓ）が期待値に収まれば書き込み動作に移行し、リファレンスセルのセル電流値（Ｉｄｓ）を測定し（ステップＳ１４）、測定されたセル電流値（Ｉｄｓ）が予め定められた期待値の範囲内にあるか、又は期待値の上限を上回るかを判定する（ステップＳ１５）。そして、セル電流値（Ｉｄｓ）が期待値の上限を上回ると判定されれば、リファレンスセルの書き込み動作を行い（ステップＳ１６）、再びステップＳ１４，１５を行う。この場合、セル電流値（Ｉｄｓ）が期待値に収まるまで書き込み動作を継続して実行する。また、ステップＳ１７は本実施形態のステップＳ９と同様である。
【００２９】
この比較例では、Ｉｒｅｆトリミング試験を行う間に、リファレンスセルの消去及び書き込み速度に影響がある２つのパラメータ「電圧」、「パルス幅」は一定値とされているため、上述のようにパラメータ設定が最適でない場合には期待値の周辺でオーバーシュート、アンダーシュートを繰り返したり、更には書き込み最大パルス数に達して不良と判断してしまうこともある。
【００３０】
これに対して、本実施形態では、消去、書き込みを行う直前に、上記した（４）式を用いてパルス幅を計算し、最適化したパルス幅で消去及び書き込み動作を行うため、不良発生を惹起することなく短時間で効率良くＩｒｅｆトリミング試験を実行することができる。
【００３１】
トリミング試験方法によるパルス数とリファレンスセルのセル電流値（Ｉｄｓ）との関係を本実施形態と比較例とを比べて調べたところ、図４に示すように、従来の方法ではオーバーシュート、アンダーシュートを繰り返しパルス数が増加しているのに対して、本実施形態では少ないパルス数でセル電流値（Ｉｄｓ）が直接にある管理幅を有する期待値に収まることが確認できた。
【００３２】
更に、同じロット内の半導体チップ数におけるＩｒｅｆトリミングの時間分布について、本実施形態と比較例とを比べて調べたところ、図５に示すように、本実施形態では比較例よりも試験時間が大幅に短縮されることが確認できた。
【００３３】
以上説明したように、本実施形態によれば、消去及び書き込み速度を最適化しながらＩｒｅｆトリミング試験を行い、不良を発生させることなく短時間で効率良く正確なトリミングを実行することが可能となる。
【００３４】
なお、本実施形態ではフラッシュメモリを例示したが、本発明はこれに限定されることなく、閾値電流を設定する必要のある半導体メモリであれば、適用の余地がある。
【００３５】
以下、本発明の諸態様を付記としてまとめて記載する。
【００３６】
（付記１）半導体記憶装置のメモリセルのトリミング試験を行うための試験装置であって、
メモリセルの電流値を測定する電流値測定手段と、
測定された前記電流値が予め定められた期待値の範囲内にあるか否かを判定する電流値判定手段と、
前記電流値の前記期待値からの乖離量に応じて、前記電流値を測定する毎に最適なパルス幅を計算するパルス幅計算手段と
を含み、
計算された前記パルス幅に基づき、前記メモリセルの消去動作及び書き込み動作を行うことを特徴とする半導体記憶装置の試験装置。
【００３７】
（付記２）前記パルス幅計算手段は、消去用の前記パルス幅を計算する機能と、書き込み用の前記パルス幅を計算する機能とを含み、前記電流値判定手段により前記電流値が前記期待値の下限を下回ると判定される間には消去用の前記パルス幅を計算し、前記期待値の上限を上回ると判定される間には書き込み用の前記パルス幅を計算することを特徴とする付記１に記載の半導体記憶装置の試験装置。
【００３８】
（付記３）前記半導体記憶装置が不揮発性のフラッシュメモリであり、前記メモリセルがリファレンスセルであって、
前記消去動作及び前記書き込み動作を行うことにより、前記リファレンスセルの閾値電流を設定することを特徴とする付記１又は２に記載の半導体記憶装置の試験装置。
【００３９】
（付記４）半導体記憶装置のメモリセルのトリミング試験を行うための試験方法であって、
メモリセルの電流値を測定するステップと、
測定された前記電流値が予め定められた期待値の範囲内にあるか否かを判定するステップと、
前記電流値の前記期待値からの乖離量に応じて、前記電流値を測定する毎に最適なパルス幅を計算するステップと
を含み、
計算された前記パルス幅に基づき、前記メモリセルの消去動作及び書き込み動作を行うことを特徴とする半導体記憶装置の試験方法。
【００４０】
（付記５）前記パルス幅を計算するステップは、消去用の前記パルス幅を計算するステップと、書き込み用の前記パルス幅を計算するステップとを含み、測定された前記電流値が前記期待値の下限を下回ると判定される間には消去用の前記パルス幅を計算し、前記期待値の上限を上回ると判定される間には書き込み用の前記パルス幅を計算することを特徴とする付記４に記載の半導体記憶装置の試験方法。
【００４１】
（付記６）前記半導体記憶装置が不揮発性のフラッシュメモリであり、前記メモリセルがリファレンスセルであって、
前記消去動作及び前記書き込み動作を行うことにより、前記リファレンスセルの閾値電流を設定することを特徴とする付記４又は５に記載の半導体記憶装置の試験方法。
【００４２】
【発明の効果】
本発明によれば、消去及び書き込み速度を最適化しながら試験を行い、不良を発生させることなく短時間で効率良く正確なトリミングを実行することを可能とする半導体記憶装置の試験装置及び試験方法を提供することができる。
【図面の簡単な説明】
【図１】本実施形態によるトリミング試験装置の概略構成を示すブロック図である。
【図２】本実施形態によるトリミング試験方法をステップ順に示すフローチャートである。
【図３】比較例によるトリミング試験方法をステップ順に示すフローチャートである。
【図４】トリミング試験方法によるパルス数とリファレンスセルのセル電流値（Ｉｄｓ）との関係を本実施形態と比較例とを比べて調べた特性図である。
【図５】同じロット内の半導体チップ数におけるＩｒｅｆトリミングの時間分布について、本実施形態と比較例とを比べて調べた特性図である。
【図６】従来のトリミング試験方法によるパルス数とリファレンスセルのセル電流値（Ｉｄｓ）との関係を示す特性図である。
【符号の説明】
１  電流値測定手段
２  電流値判定手段
３  パルス幅計算手段
４  消去・書き込み手段
【図１】
2004192669.tif 000004
【図２】
2004192669.tif 000005
【図３】
2004192669.tif 000006
【図４】
2004192669.tif 000007
【図５】
2004192669.tif 000008
【図６】
2004192669.tif 000009