(57)【要約】【課題】より高速でメモリデバイスを読出す読出し装置を提供する。【解決手段】本メモリデバイス読出し装置は、２つの基準電圧を使用してメモリデバイスのメモリセルに記憶されているデータを読出す。前記読出し装置は、第１、第２、および第３の比較器を備える。第１の比較器は、低い基準電圧と、前記メモリセルのセル電圧とを受信し、これに応じて第１の値を出力する。第２の比較器は、高い基準電圧と、前記メモリセルのセル電圧とを受信し、これに応じて第２の値を出力する。第３の比較器は、前記第１および第２の値を受信し、これに応じてメモリセルに記憶されているデータを出力する。【選択図】　　　図４
2004014096.tif 000002
【特許請求の範囲】
【請求項１】
メモリデバイスのメモリセルに記憶されているデータを読出すメモリデバイス読出し装置であって、前記メモリセルは前記メモリセルに記憶されている前記データに基づいてセル電流を出力し、前記読出し装置が、
高い閾電圧を有する、低い基準電流を供給する第１の基準セルと、
低い閾電圧を有する、高い基準電流を供給する第２の基準セルと、
前記高い基準電流を受信し、第１の基準電圧を出力する第１の負荷と、
前記低い基準電流を受信し、第２の基準電圧を出力する第２の負荷と、
前記セル電流を受信し、セル電圧を出力する第３の負荷と、
前記第１の基準電圧および前記セル電圧を受信し、これに基づいて第１の値を出力する第１の比較器と、
前記第２の基準電圧および前記セル電圧を受信し、これに基づいて第２の値を出力する第２の比較器と、
前記第１および第２の値を受信し、これに基づいて前記メモリセルに記憶されている前記データを出力する第３の比較器と、
を含むことを特徴とする読出し装置。
【請求項２】
請求項１に記載の読出し装置において、
前記第１、第２、および第３の各負荷がコンデンサを含むことを特徴とする読出し装置。
【請求項３】
請求項１に記載の読出し装置において、
前記第１、第２、および第３の各負荷が抵抗器を含むことを特徴とする読出し装置。
【請求項４】
メモリデバイスのメモリセルに記憶されているデータを読出すメモリデバイス読出し装置であって、前記メモリセルは前記メモリセルに記憶されている前記データに基づいてセル電流を出力し、前記読出し装置が、
低い閾電圧を有する、高い基準電流を供給する基準セルと、
前記高い基準電流を受信し、基準電圧を出力する第１の負荷と、
前記セル電流を受信し、セル電圧を出力する第２の負荷と、
第１の受信端子において前記セル電圧を受信し、第２の受信端子が接地し、これに基づいて第１の値を出力する第１の比較器と、
前記基準電圧および前記セル電圧を受信し、これに基づいて第２の値を出力する第２の比較器と、
前記第１および第２の値を受信し、これに基づいて前記メモリセルに記憶されている前記データを判定し、出力する第３の比較器と、
を含むことを特徴とする読出し装置。
【請求項５】
請求項４に記載の読出し装置において、
前記第１、第２、および第３の各負荷がコンデンサを含むことを特徴とする読出し装置。
【請求項６】
請求項４に記載の読出し装置において、
前記第１、第２、および第３の各負荷が抵抗器を含むことを特徴とする読出し装置。
【請求項７】
メモリデバイスのメモリセルに記憶されているデータを読出すメモリデバイス読出し装置であって、前記メモリセルは前記メモリセルに記憶されている前記データに基づいてセル電流を出力し、前記読出し装置が、
前記セル電流に比例するセル電圧および低い基準電圧を受信し、これに基づいて第１の値を出力する第１の比較器と、
高い基準電圧および前記セル電圧を受信し、これに基づいて第２の値を出力する第２の比較器と、
前記第１および第２の値を受信し、これに基づいて前記メモリセルに記憶されている前記データを出力する第３の比較器と、
を含むことを特徴とする読出し装置。
【請求項８】
請求項７に記載の読出し装置において、
前記読出し装置が、前記セル電流を受信し、前記セル電圧を出力する負荷を含むことを特徴とする読出し装置。
【請求項９】
請求項８に記載の読出し装置において、
前記負荷がコンデンサを含むことを特徴とする読出し装置。
【請求項１０】
請求項８に記載の読出し装置において、
前記負荷が抵抗器を含むことを特徴とする読出し装置。
【請求項１１】
請求項７に記載の読出し装置において、
前記読出し装置がさらに、
高い閾電圧を有する、低い基準電流を出力する基準セルと、
前記低い基準電流を受信し、前記低い基準電圧を出力する負荷と、
を含むことを特徴とする読出し装置。
【請求項１２】
請求項１１に記載の読出し装置において、
前記負荷がコンデンサを含むことを特徴とする読出し装置。
【請求項１３】
請求項１１に記載の読出し装置において、
前記負荷が抵抗器を含むことを特徴とする読出し装置。
【請求項１４】
請求項７に記載の読出し装置において、
前記読出し装置がさらに、
低い閾電圧を有する、高い基準電流を出力する基準セルと、
前記高い基準電流を受信し、前記高い基準電圧を出力する負荷と、
を含むことを特徴とする読出し装置。
【請求項１５】
請求項１４に記載の読出し装置において、
前記負荷がコンデンサを含むことを特徴とする読出し装置。
【請求項１６】
請求項１４に記載の読出し装置において、
前記負荷が抵抗器を含むことを特徴とする読出し装置。
【請求項１７】
メモリデバイスのメモリセルに記憶されているデータを読出すのに使用されるメモリデバイス読出し方法であって、前記メモリセルは前記メモリセルに記憶されている前記データに基づいてセル電流を出力し、前記方法は、
前記セル電流に比例するセル電圧を受信するステップと、
低い基準電圧を受信するステップと、
前記セル電圧と前記基準電圧を比較して、これに基づいて第１の値を出力するステップと、
高い基準電圧を受信するステップと、
前記セル電圧と前記高い基準電圧を比較して、これに基づいて第２の値を出力するステップと、
前記第１の値と前記第２の値を比較して、これに基づいて前記メモリセルに記憶されている前記データを出力するステップと、
を含むことを特徴とするメモリデバイス読出し方法。
【請求項１８】
請求項１７に記載のメモリデバイス読出し方法において、
前記低い基準電圧は第１の基準セルにより生成され、前記高い基準電圧は第２の基準セルにより生成されることを特徴とするメモリデバイス読出し方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、メモリデバイス読出し装置に係り、特に、２つの基準電圧を使用してフラッシュメモリデバイスまたは不揮発性メモリデバイスの読出しを行う読出し装置に関する。
【０００２】
【従来の技術】
不揮発性メモリデバイスには、電源無しでデータを記憶できるという性質がある。不揮発性メモリデバイスは、また、記憶データを消去したり書換えたりできるので、多くの電子製品に適用可能である。図１は、バイナリデータの記憶に使用する不揮発性メモリデバイスのメモリセルを概略的に示す図である。メモリセルは、通常、制御ゲートＣＧ、フローティングゲートＦＧ、ソース電極Ｓ、およびドレイン電極Ｄを含む。メモリユニットに記憶されるデータは、フローティングゲートＦＧに蓄えられる電荷量によって決定される。フローティングゲートＦＧが大量の電荷を蓄える場合、例えば５ボルトの高い閾電圧が制御ゲートＣＧに印加され、メモリセルのソース電極Ｓとドレイン電極Ｄとが電気的に接続される。フローティングゲートＦＧが少量の電荷しか蓄えない場合、例えば３．２ボルトの低い閾電圧が制御ゲートＣＧに印加され、メモリセルのソース電極Ｓとドレイン電極Ｄとが電気的に接続される。メモリセルは、通常、フローティングゲートＦＧが大量の電荷を蓄えている場合にはデータ“０”を記憶するように構成され、フローティングゲートＦＧが少量の電荷を蓄えている場合にはデータ“１”を記憶するように構成される。
【０００３】
メモリセルの読出し時、メモリセルを流れる電流を使用して記憶データを決定する。同じゲート電圧が印加されるならば、高い閾電圧を有するメモリセルを流れる電流は、低い閾電圧を有するメモリセルを流れる電流より小さい。したがって、メモリセルに記憶されたデータは、メモリセルを流れる電流レベルに基づいて決定できる。
【０００４】
図２は、不揮発性メモリデバイスの読出し装置の従来の回路を概略的に示す回路図である。読出し回路は、センスアンプＳＡ、基準セルＲｅｆ、コンデンサＣ１およびコンデンサＣ２を含む。基準セルＲｅｆは、一定値の基準電流Ｉｒｅｆを提供するために使用される。基準電流ＩｒｅｆはコンデンサＣ２を流れ、基準電圧Ｖｒｅｆを提供する。コンデンサＣ１は、メモリセルＭを流れる電流をメモリセル電圧Ｖｃｅｌｌに変換するために使用される。センスアンプＳＡは、基準電圧Ｖｒｅｆとメモリセル電圧Ｖｃｅｌｌとを比較し、これに従って信号Ｄを出力する。メモリセルが、高い閾電圧を表すデータ“０”を記憶している場合、メモリセル電圧Ｖｃｅｌｌは基準電圧Ｖｒｅｆよりも小さく、その結果出力される信号Ｄは“０”となる。このように、信号ＤはメモリセルＭに記憶されたデータである。メモリセルが、低い閾電圧を表すデータ“１”を記憶している場合、メモリセル電圧Ｖｃｅｌｌは基準電圧Ｖｒｅｆよりも大きく、その結果信号Ｄは“１”となる。
【０００５】
図３は、高い閾電圧を有するメモリセルのメモリセル電圧Ｖｃｅｌｌ＿ｈおよび低い閾電圧を有するメモリセルのメモリセル電圧Ｖｃｅｌｌ＿ｌに対する基準電圧Ｖｒｅｆを概略的に示すグラフである。低い閾電圧を有するメモリセルを流れる電流は、高い閾電圧を有するメモリセルを流れる電流より多いので、メモリセル電圧Ｖｃｅｌｌ＿ｌはメモリセル電圧Ｖｃｅｌｌ＿ｈよりも高い。センスアンプＳＡが正しく判定できるためには、基準電圧Ｖｒｅｆとメモリセル電圧Ｖｃｅｌｌの差は、例えばＶ１やＶ２などの一定のレベルより大きくなければならない。図３によれば、センスアンプが正確なレベルで判定できる電圧差は、時間ｔ０まででは十分でない。つまり、読出し速度があまりにも遅い。
【０００６】
【発明が解決しようとする課題】
したがって、本発明の目的は、より高速でメモリデバイスを読出す読出し装置を提供することである。
本発明の前記および他の目的に従って、メモリデバイスのメモリセルに記憶されているデータを読出す、メモリデバイス読出し装置が提供される。
【０００７】
【課題を解決するための手段】
メモリセルは、そのセル内に記憶されているデータに従ってセル電流を出力する。読出し装置は、第１の比較器、第２の比較器、および第３の比較器を備える。第１の比較器は、低い基準電圧と、前記セル電流に比例したセル電圧とを受信し、その結果として第１の値を出力する。第２の比較器は、高い基準電圧と、セル電圧とを受信し、その結果として第２の値を出力する。第３の比較器は、第１および第２の値を受信し、メモリセルに記憶されているデータを出力する。
本発明は、添付の図面を参照しながら、以下の好適な実施形態の詳細説明を読めば、より十分に理解できる。
【０００８】
【発明の実施の形態】
図４は、本発明の第１の好適な実施形態による、メモリデバイス読出し装置を概略的に示す図である。このメモリデバイス読出し装置は、不揮発性メモリデバイスのメモリセルに記憶されているデータを読出すのに使用される。読出し装置は、基準セルＲｅｆ＿１、およびＲｅｆ＿２と、負荷Ｌ１、Ｌ２、およびＬ３と、比較器ＣＰ１、ＣＰ２、およびＣＰ３と、を備える。基準セルＲｅｆ＿１は、高い閾電圧を有し、低い基準電流Ｉｒ１を供給する。基準セルＲｅｆ＿２は、低い閾電圧を有し、高い基準電流Ｉｒ２を供給する。負荷Ｌ１は、低い基準電流Ｉｒ１を受信し、低い基準電圧Ｖｒ１を出力する。負荷Ｌ２は、高い基準電流Ｉｒ２を受信し、高い基準電圧Ｖｒ２を出力する。負荷Ｌ３は、メモリセルＭを流れるセル電流Ｉｃｅｌｌを受信し、その結果、セル電圧Ｖｃｅｌｌを出力する。比較器ＣＰ１は、基準電圧Ｖｒ１とセル電圧Ｖｃｅｌｌとを比較し、その結果、検出値ＳＡ１を出力する。比較器ＣＰ２は、基準電圧Ｖｒ２とセル電圧Ｖｃｅｌｌとを比較し、その結果、検出値ＳＡ２を出力する。比較器ＣＰ３は、検出値ＳＡ１とＳＡ２とを比較し、その結果、メモリセルＭに記憶されているデータＤを出力する。
【０００９】
この好適な実施形態では、負荷Ｌ１、Ｌ２、およびＬ３は、コンデンサであり、検出値の変化が図５（Ａ）および（Ｂ）に示される。図５（Ａ）は、高い閾電圧を有するメモリセルの読出し時における検出値ＳＡ１およびＳＡ２を概略的に示すグラフである。高い閾電圧を有するメモリセルを流れるセル電流Ｉｃｅｌｌは、低いレベルにあるので、セル電圧Ｖｃｅｌｌは低いレベルにある。結果として、セル電圧Ｖｃｅｌｌと低い基準電圧Ｖｒ１の差は、大きくない。しかし、セル電圧と高い基準電圧Ｖｒ２の差は、比較的大きくなる。検出値ＳＡ１およびＳＡ２は、それぞれ次のようになる。ＳＡ１＝Ａｖ＊（Ｖｃｅｌｌ−Ｖｒ１）およびＳＡ２＝Ａｖ＊（Ｖｒ２−Ｖｃｅｌｌ）。ここで、Ａｖは比較器ＣＰ１およびＣＰ２の増幅利得である。結果として、高い閾電圧を有するメモリセルを検出する場合、検出値ＳＡ１は検出値ＳＡ２より小さくなる。検出値ＳＡ１とＳＡ２の差を使用してメモリセルに記憶されているデータを判断するので、検出値ＳＡ１とＳＡ２の差は、単一の基準セルで実施される従来技術による読出し装置が生成する結果よりも大きい。図５（Ａ）を見れば、電圧差Ｖ１は、時間ｔ’においてすでに達成されていることがわかる。このように、読出し速度を大幅に改善できる。
【００１０】
図５（Ｂ）は、低い閾電圧を有するメモリセルの読出し時における検出値ＳＡ１およびＳＡ２を概略的に示すグラフである。低い閾電圧を有するメモリセルを流れるセル電流Ｉｃｅｌｌは、高いレベルにあるので、セル電圧Ｖｃｅｌｌは高いレベルにある。結果として、セル電圧Ｖｃｅｌｌと低い基準電圧Ｖｒ１の差は、大きい。セル電圧Ｖｃｅｌｌと高い基準電圧Ｖｒ２の差は、比較的小さくなる。したがって、検出値ＳＡ２は検出値ＳＡ１より小さくなる。検出値ＳＡ１とＳＡ２の差を使用してメモリセルに記憶されているデータを判断するので、検出値ＳＡ１とＳＡ２の差は、単一の基準セルで実施される従来技術による読出し装置が生成する結果よりも大きい。図５（Ｂ）を見れば、電圧差Ｖ２は、時間ｔ’’においてすでに達成されていることがわかる。このように、読出し速度を大幅に改善できる。
【００１１】
基準セルＲｅｆ＿２の閾電圧を適切に調整することによって、低い閾電圧を有するメモリセルを検出する場合の検出値ＳＡ１とＳＡ２の差を大きくできる。図６は、低い閾電圧を有するメモリセルを検出する場合における、基準セルＲｅｆ＿２の閾電圧降下後の検出値ＳＡ１およびＳＡ２を概略的に示すグラフである。基準セルＲｅｆ＿２の低い閾電圧を下げると、負の検出値ＳＡ２が得られ、低い閾電圧を有するメモリセルを検出する場合の検出値ＳＡ１とＳＡ２の差を大きくできる。結果として、読出し速度を大幅に改善できる。
【００１２】
図７は、負荷として抵抗器を使用した、メモリデバイス読出し装置を概略的に示す図である。ここで、電流Ｉｃｅｌｌ、Ｉｒ１、およびＩｒ２は、それぞれ、メモリセルＭ、基準セルＲｅｆ＿１、およびＲｅｆ＿２によって生成され、その生成方法は、図５における方法と同じである。図５における状態と違うのは、図７の負荷は、電源に接続された抵抗器Ｒ１、Ｒ２、およびＲ３によって構成されていることである。動作メカニズムは同じである。
【００１３】
図８は、他の実施例に関するメモリデバイス読出し装置の概略図である。図７における状態と違うのは、基準電圧Ｖｒ１が接地電圧の接続により生成されるので、抵抗器Ｒ１および基準セルＲｅｆ＿１を省けることであり、この場合でも同じ効果が得られる。
以上の説明では、２つの基準電圧を使用してメモリセルに記憶されているデータを判定する、メモリデバイス読出し装置を開示した。その結果、読出し速度および安定性を大幅に改善できる。
本発明を例示的で好適な実施形態を用いて説明してきたが、本発明の範囲は、開示された実施形態に限定されないことを理解すべきである。逆に、種々の変更および類似の構成は、本発明に含まれる。したがって、前記変更および類似の構成のすべてを含むように、特許請求の範囲を最も広く解釈すべきである。
【図面の簡単な説明】
【図１】不揮発性メモリデバイスのメモリセルを概略的に示す図である。
【図２】不揮発性メモリデバイスを読出すための、従来技術による読出し装置回路を概略的に示す図である。
【図３】高い閾電圧を有するメモリセルのメモリセル電圧Ｖｃｅｌｌ＿ｈおよび低い閾電圧を有するメモリセルのメモリセル電圧Ｖｃｅｌｌ＿ｌに対する基準電圧Ｖｒｅｆを概略的に示すグラフである。
【図４】本発明の第１の好適な実施形態による、メモリデバイス読出し装置を概略的に示す図である。
【図５】（Ａ）は、高い閾電圧を有するメモリセルの読出し時における検出値ＳＡ１およびＳＡ２を概略的に示すグラフであり、（Ｂ）は、低い閾電圧を有するメモリセルの読出し時における検出値ＳＡ１およびＳＡ２を概略的に示すグラフである。
【図６】低い閾電圧を有するメモリセルを検出する場合における、基準セルＲｅｆ＿２の閾電圧降下後の検出値ＳＡ１およびＳＡ２を概略的に示すグラフである。
【図７】負荷として抵抗器を使用した、メモリデバイス読出し装置を概略的に示す図である。
【図８】メモリデバイス読出し装置の概略図である。
【図１】
2004014096.tif 000003
【図２】
2004014096.tif 000004
【図３】
2004014096.tif 000005
【図４】
2004014096.tif 000006
【図５】
2004014096.tif 000007
【図６】
2004014096.tif 000008
【図７】
2004014096.tif 000009
【図８】
2004014096.tif 000010