(57)【要約】【課題】有機半導体を用いた有機薄膜トランジスタ等の移動度が電界強度に強く依存するために物性が等方的でない電子デバイスを対象とする、正確で高精度な半導体デバイスシミュレーション方法を提供する。【解決手段】２次元構造または３次元構造の半導体デバイスをメッシュに分割し、各メッシュで電位方程式やキャリア輸送方程式等の物理方程式を解く、半導体デバイスシミュレーション方法において、電界に起因するドリフト電流と、キャリア密度勾配に起因する拡散電流とを、それぞれ別個に取り扱うことを特徴とする。【選択図】　図３
2004006755.tif 000002
【特許請求の範囲】
【請求項１】
２次元構造または３次元構造の半導体デバイスをメッシュに分割し、各前記メッシュで電位方程式やキャリア輸送方程式等の物理方程式を解く、半導体デバイスシミュレーション方法において、
電界に起因するドリフト電流と、キャリア密度勾配に起因する拡散電流とを、それぞれ別個に取り扱うことを特徴とする、半導体デバイスシミュレーション方法。
【請求項２】
請求項１記載の、半導体デバイスシミュレーション方法において、
前記ドリフト電流の式に表われる移動度と、前記拡散電流の式に表われる拡散係数を、それぞれ独立した定数として取り扱うことを特徴とする、半導体デバイスシミュレーション方法。
【請求項３】
請求項１または請求項２記載の、半導体デバイスシミュレーション方法において、
前記半導体デバイスとして、有機薄膜トランジスタを対象とすることを特徴とする、半導体デバイスシミュレーション方法。
【請求項４】
電位、キャリア密度及びキャリア流密度を
２次元構造または３次元構造の半導体デバイスをメッシュに分割し、各前記メッシュで電位方程式やキャリア輸送方程式等の物理方程式を解く、半導体デバイスシミュレーション方法において、電界に起因するドリフト電流と、キャリア密度勾配に起因する拡散電流とを、それぞれ別個に取り扱うことで算出し、
前記算出された電位、キャリア密度及びキャリア流密度を基にデバイスパラメータを決定して設計された半導体素子。
【請求項５】
請求項４に記載の半導体素子を備えた回路基板。
【請求項６】
請求項４に記載の半導体素子を備えた電気光学装置。
【請求項７】
請求項６に記載の電気光学装置を備えた電子機器。
【請求項８】
半導体デバイスを複数の領域に分割し、当該分割された領域において、キャリアのドリフトにより生じるドリフト電流に基づくドリフト電流項と前記キャリアの拡散により生じる拡散電流に基づく拡散電流項とを有する物理方程式を解くことにより、前記半導体デバイスのデバイス特性を算出する半導体デバイスシミュレーション方法であって、
前記物理方程式から、前記ドリフト電流項及び前記拡散電流項を抽出する抽出ステップと、
前記複数の領域における前記キャリアの移動度を、抽出された前記ドリフト電流項にそれぞれ代入し、前記複数の領域における前記キャリアの拡散係数を、抽出された前記拡散電流項にそれぞれ代入し、前記ドリフト電流項及び前記拡散電流項を算出する代入ステップと、
前記代入ステップにおいて算出された前記ドリフト電流項及び前記拡散電流項に基づいて、前記複数の領域のそれぞれにおいて、前記物理方程式を生成する生成ステップと、
生成された複数の前記物理方程式を解くことにより、前記デバイス特性を算出する算出ステップと
を備えたことを特徴とする半導体デバイスシミュレーション方法。
【請求項９】
請求項８記載の、半導体デバイスシミュレーション方法において、
前記生成ステップは、前記代入ステップにおいて算出された前記ドリフト電流項と前記拡散電流項とのベクトル和を算出することにより、前記物理方程式を生成し、
前記算出ステップは、前記複数の物理方程式に基づいて行列演算することにより、前記物理方程式を解くことを特徴とする、半導体デバイスシミュレーション方法。
【請求項１０】
請求項８記載の、半導体デバイスシミュレーション方法において、
前記算出ステップは、前記デバイス特性として、前記半導体デバイスにおける、前記移動度の分布及び前記拡散係数の分布を算出することを特徴とする、半導体デバイスシミュレーション方法。
【請求項１１】
請求項８記載の、半導体デバイスシミュレーション方法において、
前記半導体デバイスにおける、前記キャリアの移動度と拡散係数は、アインシュタインの関係を満たさないことを特徴とする、半導体デバイスシミュレーション方法。
【請求項１２】
請求項８から１１のいずれか記載の半導体デバイスシミュレーション方法により、半導体素子を設計するステップを備えたことを特徴とする半導体素子製造方法。
【請求項１３】
請求項１２に記載の半導体素子製造方法により製造された半導体素子を備えた電気光学装置。
【請求項１４】
請求項１３に記載の電気光学装置を備えた電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスシミュレーション方法、特に、正確で高精度な有機薄膜トランジスタを対象とする半導体デバイスシミュレーション方法、半導体素子及びその製造方法、回路基板、電気光学装置、並びに電子機器に関する。
【０００２】
【従来の技術】
半導体デバイスシミュレーションとは、半導体素子の構造や材質等から、半導体デバイスの特性を予測する、あるいは、動作を解析するものである。その目的は、試作回数の低減による開発効率向上、多数の特性の比較による最適設計実現、未達の構造や材質での特性予測による開発指針提示等である。現在、結晶半導体デバイスや非晶質シリコン薄膜トランジスタや多結晶シリコン薄膜トランジスタ等を対象として、半導体デバイスシミュレーションは、研究開発に不可欠なツールとなっている（浦岡行治，　２００１　ＦＰＤテクノロジー大全　（電子ジャーナル，東京，　２０００）　１２４、飯野由久，　２００１　ＦＰＤテクノロジー大全　（電子ジャーナル，東京，２０００）　１２７、Ｍ．　Ｋｉｍｕｒａ，　Ｄｉｓｓｅｒｔａｔｉｏｎ　ｆｏｒ　Ｐｈ．　Ｄ．　（Ｔｏｋｙｏ　Ｕｎｉｖｅｒｓｉｔｙ　ｏｆ　Ａｇｒｉｃｕｌｔｕｒｅ　ａｎｄ　Ｔｅｃｈｎｏｌｏｇｙ，　Ｋｏｇａｎｅｉ，　２００１））。
【０００３】
従来の半導体デバイスシミュレーション方法は、次のようなものである（Ｓ．　Ｓｅｌｂｅｒｈｅｒｒ，　Ａｎａｌｙｓｉｓ　ａｎｄ　Ｓｉｍｕｌａｔｉｏｎ　ｏｆ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｄｅｖｉｃｅｓ　（Ｓｐｒｉｎｇｅｒ−Ｖｅｒｌａｇ，　Ｗｉｅｎ，　１９８４）、谷口研二，最新プロセス・デバイスシミュレーション技術（リアライズ社，東京，　１９９０）、冨澤一隆，半導体デバイスシミュレーション（コロナ社，東京，　１９９６）、Ａｔｌａｓ　Ｕｓｅｒ’ｓ　Ｍａｎｕａｌ，　Ｄｅｖｉｃｅ　Ｓｉｍｕｌａｔｉｏｎ　Ｓｏｆｔｗａｒｅ　（Ｓｉｌｖａｃｏ　Ｉｎｔｅｒｎａｔｉｏｎａｌ，　Ｓａｎｔａ　Ｃｌａｒａ，　２０００））。まず、２次元構造または３次元構造の半導体デバイス、すなわち、２次元構造または３次元構造の半導体や絶縁体や電極やその周囲の空間等を、メッシュに分割する。次に、各メッシュで電位方程式・キャリア輸送方程式等の物理方程式を立式し、解く。電位方程式であるポアソン方程式と、キャリア輸送方程式である電子と正孔のキャリア連続方程式は、以下のとおりである。
【０００４】
ポアソン方程式
△ψ＝−ρ／ε
ψ：電位
ρ：電荷体積密度
ε：誘電率
電子のキャリア連続方程式
−ｎｎ▽・（μｎＥ）−▽・（Ｄｎ▽ｎｎ）−Ｇ＝０
ｎｎ：電子のキャリア密度
μｎ：電子の移動度
Ｅ：電界
Ｄｎ：電子の拡散係数
Ｇ：キャリア生成消滅割合
正孔のキャリア連続方程式
−ｎｐ▽・（μｐＥ）−▽・（Ｄｐ▽ｎｐ）−Ｇ＝０
ｎｐ：電子のキャリア密度
μｐ：電子の移動度
Ｅ：電界
Ｄｐ：電子の拡散係数
Ｇ：キャリア生成消滅割合
方程式の立式方法としては、有限要素法や差分法が用いられる。また、方程式の解法としては、各種の行列解法が用いられる。これらの方程式を繰り返し解いて収束させ、最終的に電位やキャリア密度やキャリア流密度等、ひいては、容量電圧特性やトランジスタ特性等が計算される。
【０００５】
上述のキャリア連続方程式で、第１項は電界に起因するドリフト電流で、第２項はキャリア密度勾配に起因する拡散電流である。半導体の物性が等方的である場合、電子と正孔のキャリア連続方程式は、ドリフト電流と拡散電流とをまとめて式を整理すると、次のように書き換えられる。
【０００６】
電子のキャリア連続方程式
▽・（−ｎｎμｎＥ−Ｄｎ▽ｎｎ）−Ｇ＝０
正孔のキャリア連続方程式
▽・（−ｎｐμｐＥ−Ｄｐ▽ｎｐ）−Ｇ＝０
ドリフト電流の式に表われる移動度と、拡散電流の式に表われる拡散係数は、半導体の物性が等方的な場合、以下のアインシュタインの関係式が成り立つ（Ｒ．　Ｐ．　Ｆｅｙｎｍａｎ，　Ｔｈｅ　Ｆｅｙｎｍａｎ　Ｌｅｃｔｕｒｅｓ　ｏｎ　Ｐｈｙｓｉｃｓ　（Ａｄｄｉｓｏｎ−Ｗｅｓｌｅｙ，　Ｍａｓｓａｃｈｕｓｅｔｔｓ，　１９６５）、Ｓ．　Ｍ．　Ｓｚｅ，　Ｐｈｙｓｉｃｓ　ｏｆ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｄｅｖｉｃｅｓ，　２ｎｄ　ｅｄ．　（Ｊｏｈｎ　Ｗｉｌｅｙ　ａｎｄ　Ｓｏｎｓ，　Ｎｅｗ　Ｙｏｒｋ，　１９８１））。
【０００７】
アインシュタインの関係式
Ｄｎ／μｎ＝Ｄｐ／μｐ＝ｋＴ／ｑ
電子と正孔のキャリア連続方程式は、アインシュタインの関係式を用いて、次のように書き換えられる。
【０００８】
電子のキャリア連続方程式
μｎ▽・（−ｎｎＥ−ｋＴ▽ｎｎ／ｑ）−Ｇ＝０
正孔のキャリア連続方程式
μｐ▽・（−ｎｐＥ−ｋＴ▽ｎｐ／ｑ）−Ｇ＝０
従来の半導体デバイスシミュレーション方法では、上述の電子と正孔のキャリア連続方程式が用いられる。
【０００９】
【発明が解決しようとする課題】
最近、液晶ディスプレイやエレクトロルミネッセンスディスプレイや電気泳動ディスプレイ等に代表される軽量で薄型で可曲のディスプレイ、あるいは、スキャナやＸ線ディテクタ等に代表される軽量で薄型で可曲のセンサーを実現する手段として、有機薄膜トランジスタの研究開発がさかんである（Ｎ．　Ｃ．　Ｇｒｅｅｎｈａｍ　ａｎｄ　Ｒ．　Ｈ．　Ｆｒｉｅｎｄ，　Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｐｈｙｓ．　４９、Ｇ．　Ｈｏｒｏｗｉｔｚ，　Ｊ．　Ａｐｐｌ．　Ｐｈｙｓ．　７０　（１９９１）　４６９、Ｋ．　Ｗａｒａｇａｉ，　Ｓｙｎｔｈ．　Ｍｅｔ．　５５−５７　（１９９３）　４０５３、Ｌ．　Ｔｏｒｓｉ，　Ｊ．　Ａｐｐｌ．　Ｐｈｙｓ．　７８　（１９９５）　１０８８、Ｇ．　Ｈｏｒｏｗｉｔｚ，　Ｊ．　Ｐｈｙｓ　ＩＩＩ　Ｆｒａｎｃｅ　（１９９５）　３５５、Ａ．　Ｒ．　Ｂｒｏｗｎ，　Ｓｙｎｔｈ．　Ｍｅｔ．　８８　（１９９７）　３７、Ｇ．　Ｈｏｒｏｗｉｔｚ，　Ａｄｖ．　Ｍａｔｅｒ．　１０　（１９９８）　３６５、Ｒ．　Ｔｅｃｋｌｅｎｂｕｒｇ，　Ａｄｖ．　Ｍａｔｅｒ．　Ｏｐｔ．　Ｅｌｅｃｔｒｏｎ．　８　（１９９８）　２８５、Ｆ．　Ｓｃｈａｕｅｒ，　Ｊ．　Ａｐｐｌ．　Ｐｈｙｓ．　８６　（１９９９）　５２４、Ｈ．　Ｓｉｒｒｉｎｇｈａｕｓ，　Ｔ．　Ｋａｗａｓｅ，　Ｒ．　Ｈ．　Ｆｒｉｅｎｄ，　Ｔ．Ｓｈｉｍｏｄａ，　Ｓｉｅｎｃｅ　２９０　（２０００）　２１２３、Ｔ．　Ｋａｗａｓｅ，　Ｒ．　Ｈ．　Ｆｒｉｅｎｄ，　Ｔ．　Ｓｈｉｍｏｄａ，　Ｔｅｃｈ．　Ｄｉｇ．　Ｉｎｔ．　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ　Ｍｅｅｔｉｎｇ　２０００，　６２３、Ｔ．　Ｋａｗａｓｅ，　Ｒ．　Ｈ．　Ｆｒｉｅｎｄ，　Ｔ．　Ｓｈｉｍｏｄａ，　Ｄｉｇ．　Ｓｏｃｉｅｔｙ　ｆｏｒ　Ｉｎｆｏｒｍａｔｉｏｎ　Ｄｉｓｐｌａｙ　０１，　４０、金藤敬一，信学誌　Ｊ８４−Ｃ，　（２００１）　１０５０）。この有機薄膜トランジスタに対しても、結晶半導体デバイスや非晶質シリコン薄膜トランジスタや多結晶シリコン薄膜トランジスタ等と同様、半導体デバイスシミュレーションは、研究開発に不可欠なツールとなることが期待される。
【００１０】
有機薄膜トランジスタを対象とする半導体デバイスシミュレーション方法に関して、注意すべき点は、有機半導体では、移動度が電界強度に強く依存することである。すなわち、電界が存在する場合は、半導体の物性が等方的でなくなり、上述のアインシュタインの関係式が成り立たず、上述の電子と正孔のキャリア連続方程式を用いることができなくなる。
【００１１】
そこで、本発明の目的は、移動度が電界強度に強く依存する有機半導体を用いた有機薄膜トランジスタを対象とする、正確で高精度な半導体デバイスシミュレーション方法を得ることである。
【００１２】
また、もう一つの目的は、このシミュレーション方法によって電位、キャリア密度及びキャリア流密度を算出し、これを基にデバイスパラメータを決定して設計された半導体素子を提供することである。
【００１３】
【課題を解決するための手段】
上記目的を達成する為、本発明の第１の形態は、２次元構造または３次元構造の半導体デバイスをメッシュに分割し、各メッシュで電位方程式やキャリア輸送方程式等の物理方程式を解く、半導体デバイスシミュレーション方法において、電界に起因するドリフト電流と、キャリア密度勾配に起因する拡散電流とを、それぞれ別個に取り扱うことを特徴とする、半導体デバイスシミュレーション方法である。
【００１４】
かかる半導体デバイスシミュレーション方法によれば、半導体の物性が等方的でなく、ドリフト電流と拡散電流との間に、一定の関係がない、半導体デバイスに対して、正確で高精度な半導体デバイスシミュレーション方法を得ることができる。
【００１５】
好ましくは、上記の半導体デバイスシミュレーション方法において、ドリフト電流の式に表われる移動度と、拡散電流の式に表われる拡散係数を、それぞれ独立した定数として取り扱うことを特徴とする、半導体デバイスシミュレーション方法である。
【００１６】
この半導体デバイスシミュレーション方法によれば、半導体の物性が等方的でなく、ドリフト電流の式に表われる移動度と拡散電流の式に表われる拡散係数との間に、アインシュタインの関係式が成り立たない、半導体デバイスに対して、正確で高精度な半導体デバイスシミュレーション方法を得ることができる。
【００１７】
好ましくは、上記の半導体デバイスシミュレーション方法において、半導体デバイスとして、有機薄膜トランジスタを対象とすることを特徴とする、半導体デバイスシミュレーション方法である。
【００１８】
かかる半導体デバイスシミュレーション方法によれば、移動度が電界強度に強く依存するために、半導体の物性が等方的でなく、ドリフト電流と拡散電流との間に、一定の関係がない、また、ドリフト電流の式に表われる移動度と拡散電流の式に表われる拡散係数との間に、アインシュタインの関係式が成り立たない、有機半導体を用いた有機薄膜トランジスタに対して、正確で高精度な半導体デバイスシミュレーション方法を得ることができる。
【００１９】
また、本発明の第２の形態は、電位、キャリア密度及びキャリア流密度を、２次元構造または３次元構造の半導体デバイスをメッシュに分割し、各前記メッシュで電位方程式やキャリア輸送方程式等の物理方程式を解く、半導体デバイスシミュレーション方法において、電界に起因するドリフト電流と、キャリア密度勾配に起因する拡散電流とを、それぞれ別個に取り扱うことで算出し、前記算出された電位、キャリア密度及びキャリア流密度を基にデバイスパラメータを決定して設計される半導体素子である。
【００２０】
かかる構成とすることにより、半導体の物性が等方的でないようなトランジスタにおいて、最適化されたデバイス構造を有する半導体素子が得られる。さらに本発明においては、本発明のデバイス構造を有する半導体素子を備えた電気光学装置および電気機器が提供される。なお、本発明のデバイス構造を有する半導体素子は、ドライバ回路としても適用が可能でき、このドライバ回路を備えた回路基板としても提供される。あるいは、電気光学装置に用いられるアクティブマトリックス基板に、スイッチング素子としても本発明の半導体素子が適用可能であることは言うまでもなく、このようなアクティブマトリクス基板も本発明の回路基板に含まれる。さらにはドライバ回路が同一基板上に形成されたアクティブマトリクス基板に、ドライバ回路及びスイッチング素子として本発明の半導体素子を適用してもよい。
【００２１】
また、本発明の第３の形態は、半導体デバイスを複数の領域に分割し、当該分割された領域において、キャリアのドリフトにより生じるドリフト電流に基づくドリフト電流項と前記キャリアの拡散により生じる拡散電流に基づく拡散電流項とを有する物理方程式を解くことにより、前記半導体デバイスのデバイス特性を算出する半導体デバイスシミュレーション方法であって、前記物理方程式から、前記ドリフト電流項及び前記拡散電流項を抽出する抽出ステップと、前記複数の領域における前記キャリアの移動度を、抽出された前記ドリフト電流項にそれぞれ代入し、前記複数の領域における前記キャリアの拡散係数を、抽出された前記拡散電流項にそれぞれ代入し、前記ドリフト電流項及び前記拡散電流項を算出する代入ステップと、前記代入ステップにおいて算出された前記ドリフト電流項及び前記拡散電流項に基づいて、前記複数の領域のそれぞれにおいて、前記物理方程式を生成する生成ステップと、生成された複数の前記物理方程式を解くことにより、前記デバイス特性を算出する算出ステップとを備えたことを特徴とする半導体デバイスシミュレーション方法である。
【００２２】
かかる半導体デバイスシミュレーション方法によれば、半導体の物性が等方的でなく、ドリフト電流と拡散電流との間に、一定の関係がない、半導体デバイスに対して、正確で高精度な半導体デバイスシミュレーション方法を得ることができる。
【００２３】
好ましくは、前記生成ステップは、前記代入ステップにおいて算出された前記ドリフト電流項と前記拡散電流項とのベクトル和を算出することにより、前記物理方程式を生成し、前記算出ステップは、前記複数の物理方程式に基づいて行列演算することにより、前記物理方程式を解く。
【００２４】
この半導体デバイスシミュレーション方法によれば、半導体の物性が等方的でなく、ドリフト電流の式に表われる移動度と拡散電流の式に表われる拡散係数との間に、アインシュタインの関係式が成り立たない、半導体デバイスに対して、正確で高精度な半導体デバイスシミュレーション方法を得ることができる。
【００２５】
好ましくは、前記算出ステップは、前記デバイス特性として、前記半導体デバイスにおける、前記移動度の分布及び前記拡散係数の分布を算出する。
【００２６】
この半導体デバイスシミュレーション方法によれば、半導体の物性が等方的でなく、ドリフト電流の式に表われる移動度と拡散電流の式に表われる拡散係数との間に、アインシュタインの関係式が成り立たない、半導体デバイスの設計において、半導体素子における電界強度分布及びドーパント分布を適切に把握することができる。
【００２７】
また、本発明の第４の形態は、上記半導体デバイスシミュレーション方法により、半導体素子を設計するステップを備えた半導体素子製造方法である。
【００２８】
この半導体素子製造方法によれば、半導体の物性が等方的でないような場合であっても、最適化されたデバイス構造を有する半導体素子を製造することができる。さらに本発明においては、本発明の半導体素子製造方法によって製造されたデバイス構造を有する半導体素子を備えた電気光学装置および電気機器が提供される。ここで、「電気光学装置」とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子などが挙げられる。また、「電子機器」とは、複数の素子または回路の組み合わせにより一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。ここで電子機器は、回路基板を一枚または複数備えることが可能である。その構成に特に限定が無いが、例えば、ＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。
【００２９】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また、実施形態の中で説明されている特徴の組み合わせのすべてが発明の解決手段に必須であるとは限らない。
【００３０】
図１は、本発明の一実施形態に係る半導体デバイスシミュレーション方法を示す図である。図２は、本実施形態に係る半導体デバイスシミュレーション方法のフローチャートである。半導体デバイスとして、有機薄膜トランジスタを例にとって、本実施形態における半導体デバイスシミュレーション方法について説明する。本例における有機薄膜トランジスタは、有機半導体２１１と、有機半導体２１１の表面に形成された絶縁膜２１２と、絶縁膜２１２上に形成されたゲート電極２１３と、有機半導体２１１に、ゲート電極２１３を挟んで形成されたソース電極２１４及びドレイン電極２１５とを備えて構成されている。
【００３１】
まず、２次元構造または３次元構造の半導体デバイス、すなわち、２次元構造または３次元構造の半導体や絶縁体や電極やその周囲の空間等を、メッシュに分割する（Ｓ１１０）。本例では、上記の有機薄膜トランジスタの断面における、有機半導体２１１及び絶縁膜２１２を複数のメッシュ２１６で示される複数の領域に分割する。
【００３２】
次に、各メッシュ２１６で電位方程式・キャリア輸送方程式等の物理方程式を立式する（Ｓ１２０）。電位方程式であるポアソン方程式と、キャリア輸送方程式である電子と正孔のキャリア連続方程式は、以下のとおりである。
【００３３】
ポアソン方程式
△ψ＝−ρ／ε
ψ：電位
ρ：電荷体積密度
ε：誘電率
電子のキャリア連続方程式
−ｎｎ▽・（μｎＥ）−▽・（Ｄｎ▽ｎｎ）−Ｇ＝０
ｎｎ：電子のキャリア密度
μｎ：電子の移動度
Ｅ：電界
Ｄｎ：電子の拡散係数
Ｇ：キャリア生成消滅割合
正孔のキャリア連続方程式
−ｎｐ▽・（μｐＥ）−▽・（Ｄｐ▽ｎｐ）−Ｇ＝０
ｎｐ：電子のキャリア密度
μｐ：電子の移動度
Ｅ：電界
Ｄｐ：電子の拡散係数
Ｇ：キャリア生成消滅割合
次に、Ｓ１２０において立式した、電子と正孔のそれぞれについてのキャリア連続方程式から、ドリフト電流項及び拡散電流項を抽出する（Ｓ１３０）。ドリフト電流項は、有機半導体２１１におけるキャリアのドリフトにより生じるドリフト電流に基づく項である。本例では、ドリフト電流項として、キャリア連続方程式において、ドリフト電流を変数に有する項である−ｎ∇・（μＥ）が抽出される。また、拡散電流項は、有機半導体２１１におけるキャリアの拡散により生じる拡散電流に基づく項である。本例では、拡散電流項として、キャリア連続方程式において、拡散電流を変数に有する項である−∇・（Ｄ∇ｎ）が抽出される。
【００３４】
次に、ドリフト電流項におけるドリフト電流方向の電界強度の関数として移動度μ（Ｅ／｜Ｅ｜）の値を算出し、また、拡散電流項における拡散電流方向の電界強度の関数として拡散係数Ｄ（∇ｎ／｜∇｜）の値を算出する（Ｓ１４０）。次に、Ｓ１４０において算出した移動度及び拡散係数を、Ｓ１３０において抽出されたドリフト電流項−ｎ∇・（μＥ）及び拡散電流項−∇・（Ｄ∇ｎ）に代入する（Ｓ１５０）。これにより、ドリフト電流項として−ｎ∇・（μ（Ｅ／｜Ｅ｜）・Ｅ）を、また、拡散電流項として−∇・（Ｄ（∇ｎ／｜∇｜）∇ｎ）を得る。
【００３５】
次に、Ｓ１５０において得られたドリフト電流項及び拡散電流項のベクトル和を算出することにより、キャリア連続方程式を生成する（Ｓ１６０）。同様のステップを繰り返すことにより、必要なメッシュ１６各点において、当該キャリア連続方程式を生成する（Ｓ１７０）。そして、各メッシュ２１６において生成されたキャリア連続方程式を行列演算により解くことにより（Ｓ１８０）、有機薄膜トランジスタにおける種々のデバイス特性、移動度分布、及び拡散係数分布等を得ることができる。
【００３６】
本実施形態の半導体デバイスシミュレーション方法によれば、例えば有機薄膜トランジスタ等の、移動度が電界強度に強く依存することにより、移動度と拡散係数との間にアインシュタイン関係が成立しないデバイスであっても、そのデバイス特性を高精度にシミュレートすることができる。これにより、半導体素子が有機薄膜トランジスタ等を含む場合においても、シミュレーションにより適切にデバイスパラメータを決定して当該半導体素子を設計することができる。また、本実施形態の半導体デバイスシミュレーション方法によれば、有機薄膜トランジスタにおける、キャリアの移動度分布及び拡散係数分布を得ることができる。これにより、半導体素子の設計において、半導体素子における電界強度分布及びドーパント分布を適切に把握することができる。
【００３７】
方程式の立式方法としては、有限要素法や差分法が用いられる。また、方程式の解法としては、各種の行列解法が用いられる。これらの方程式を繰り返し解いて収束させ、最終的に電位やキャリア密度やキャリア流密度等、ひいては、容量電圧特性やトランジスタ特性等のデバイス特性が計算される。
【００３８】
上述のキャリア連続方程式で、第１項は電界に起因するドリフト電流で、第２項はキャリア密度勾配に起因する拡散電流である。本実施例では、電界に起因するドリフト電流と、キャリア密度勾配に起因する拡散電流とを、それぞれ別個に取り扱っている。これにより、半導体の物性が等方的でなく、ドリフト電流と拡散電流との間に、一定の関係がない、半導体デバイスに対して、正確で高精度な半導体デバイスシミュレーション方法を得ることができる。また、本実施例では、ドリフト電流の式に表われる移動度と、拡散電流の式に表われる拡散係数を、それぞれ独立した定数として取り扱っている。これにより、半導体の物性が等方的でなく、ドリフト電流の式に表われる移動度と拡散電流の式に表われる拡散係数との間に、アインシュタインの関係式が成り立たない、半導体デバイスに対して、正確で高精度な半導体デバイスシミュレーション方法を得ることができる。また、本実施例では、半導体デバイスとして、有機薄膜トランジスタを対象としている。これにより、移動度が電界強度に強く依存するために、半導体の物性が等方的でなく、ドリフト電流と拡散電流との間に、一定の関係がない、また、ドリフト電流の式に表われる移動度と拡散電流の式に表われる拡散係数との間に、アインシュタインの関係式が成り立たない、有機半導体を用いた有機薄膜トランジスタに対して、正確で高精度な半導体デバイスシミュレーション方法を得ることができる。
【００３９】
図３は、従来の半導体デバイスシミュレーション方法と本発明の半導体デバイスシミュレーション方法によるトランジスタ特性のシミュレーション結果を示す図である。半導体デバイスとして、有機薄膜トランジスタを例にとっており、その構造や半導体デバイスシミュレーション方法の手法については、上述のとおりである。移動度や拡散係数とその電界依存性は、実測値から最適化した。従来の半導体デバイスシミュレーション方法よりも、本発明の半導体デバイスシミュレーション方法の方が、より実測値に近いトランジスタ特性を示しており、本発明の半導体デバイスシミュレーション方法により、正確で高精度な半導体デバイスシミュレーション方法を得ることができることがわかる。
【００４０】
なお、本実施例では、半導体デバイスが有機薄膜トランジスタであったが、移動度が電界強度に強く依存する等のために、半導体の物性が等方的でなく、ドリフト電流と拡散電流との間に、一定の関係がない、また、ドリフト電流の式に表われる移動度と拡散電流の式に表われる拡散係数との間に、アインシュタインの関係式が成り立たない、他の半導体を用いた半導体デバイスに対しても、本発明の思想は有効である。
【００４１】
（本発明の半導体素子の設計手順）
次に、上述したデバイスシミュレーション方法により、設計すべき半導体素子のデバイスパラメータを最適化する手順を以下に説明する。
【００４２】
図４は、本発明の半導体素子のデバイス特性をシミュレーションするためのデバイスシミュレータを示すブロック図である。
【００４３】
デバイスシミュレータ３１は、制御手段３２と、入力手段３３と、演算手段３４と、出力手段３５の各手段により構成され、制御手段３２はデバイスシミュレータ３１全体の制御を行なう手段である。
【００４４】
また、入力手段３３は、印加すべきゲート電圧等のシミュレーション条件を入力するためのシミュレーション条件入力手段３６と、半導体素子の構造・形状や半導体層の物性パラメータを入力するデバイス構造入力手段３７から構成され、演算手段３４は、上述した理論に基づいてデバイス中を流れるキャリア流の密度を算出するためのキャリア流密度・電位演算手段３８と、その結果及び入力手段３３により入力された種種の条件に基づいて所望するデバイス特性を算出するためのデバイス特性演算手段３９により構成されている。
【００４５】
図５は、デバイスシミュレータ３１によりデバイスシミュレーションを実行する際の処理手順を示している。
【００４６】
先ず、半導体素子のゲート電圧条件等のシミュレーションデータが、入力手段３３のシミュレーション条件入力手段３６により入力される（Ｓ４６）。
【００４７】
また、半導体素子の構造及び形状等のデバイス構造に関するデータは、デバイス構造入力手段３７から入力される（Ｓ４７）。ここで、デバイス構造データとは、例えば、ゲート酸化膜厚、ソース・ドレイン間隔、半導体層の物性、コンタクト孔形状、配線形状、ドーパント濃度等であり、その内容は設計しようとするデバイスに応じて自由に設定し得るものである。なお、上記デバイス構造データは、デバイスシュミレータ３１の利用者により直接入力されるものであっても良く、デバイスシミュレータ３１とは別に設けられたプロセスシミュレータによって算出されたデータを入力されたものであっても良い。
【００４８】
キャリア流密度・電位演算手段３８は、デバイス構造入力手段３７から上記デバイス構造データを受け取り、上述した関係式に基づいてキャリア流密度及び電位を算出する。
【００４９】
そして、デバイス特性演算手段３９は、上記シミュレーションデータ及び算出されたキャリア流密度・電位の値を受け取ってＣ−Ｖ特性等のデバイス特性を算出し（Ｓ４９）、その結果が出力手段３５により出力される。
【００５０】
デバイスシミュレータ３１の利用者は、上記出力されたデバイス特性と設計特性とを比較しながら図５に示した手順を繰り返すことにより、ゲート酸化膜厚、ソース・ドレイン間隔、半導体層の物性、コンタクト孔形状、配線形状、ドーパント濃度等のデバイスパラメータを最適化して所望の特性が得られるデバイス構造を最適化するのである。
【００５１】
（薄膜トランジスタの製造）
次に、上述のデバイスシミュレーションにより決定されたデバイス構造を有する本発明の薄膜トランジスタの製造工程について図面を参照して説明する。
【００５２】
図６は、本発明の多結晶薄膜トランジスタの製造工程を示す図である。なお、本実施例では、ガラス等の絶縁基板上に、トランジスタを作製する半導体層としてシリコン薄膜を成膜する場合を例に説明する。
【００５３】
先ず、絶縁基板１上に、シリコン原子供給源としてシラン系の反応性ガスを使用することとし、例えばジシラン（Ｓｉ２Ｈ６）ガスを用いた減圧ＣＶＤ（ＬＰＣＶＤ）法や、例えばモノシラン（ＳｉＨ４）ガスを用いたプラズマエンハンスメントＣＶＤ（ＰＥＣＶＤ）法により、アモルファス状のシリコン膜２を成膜する。ここで、シリコン膜２は、その膜厚が上述したデバイスシミュレーションにより最適なものとして予め算出された膜厚となるように成膜される。
【００５４】
これに続き、成膜されたアモルファスシリコン膜２に、アモルファス状態のシリコン原子が結晶化するために必要なエネルギを外部から供給せしめて再結晶化させ多結晶シリコン膜２が形成される（図６（ａ））。ここで、多結晶のグレインサイズや結晶方位等の結晶性は、上述のデバイスシミュレーションにより、要求されるキャリア移動度等の諸特性が得られるように予め設定されている。また、再結晶化手法は、かかる結晶性を実現するために最適な手法及び条件が選択されることとなるが、例えば図６（ａ）のようにエキシマレーザ等を用いて光照射するレーザ結晶化法や熱処理炉中で熱処理を施して固相成長させたりする手法が選択される。
【００５５】
このようにして形成された多結晶シリコン膜２は、フォトリソグラフィー技術を用いて所望のパターニングが施され、更に、後にゲート酸化膜として利用されることとなる誘電体膜３が形成される。この誘電体膜は、例えば熱ＣＶＤ法により形成されたシリコン酸化膜（ＳｉＯｘ）であり、基板全面に堆積される（図６（ｂ））。
【００５６】
次に、閾値調整のために半導体層への不純物ドーピングを行うが、精度の良いドーピングレベル制御が容易かつ正確に行えるイオン注入法を採用している。ドーピングされるべき元素の種類は、薄膜トランジスタの設計により定まるが、本実施例の場合には、ｎ型の薄膜トランジスタの場合について示しており、シリコン結晶中でアクセプタとして作用するＩＩＩ族不純物のボロン（Ｂ）が注入される（図６（ｂ））。また、イオン注入されるべきドーピング量は、予めシミュレーションにより算出された値に設定される。
【００５７】
上記半導体層中へのドーピング工程に続いて、ゲート電極４を形成するための薄膜形成を行う。ゲート電極材料として選択された金属やポリシリコン等の薄膜をＣＶＤ法やスパッタリング法により基板全面に堆積させた後、フォトリソグラフィーにより所望のゲート電極形状となるようにパターニングが施される（図６（ｃ））。
【００５８】
更に、ソース領域５及びドレイン領域６の導電型をｎ＋型とするために、例えばリン（Ｐ）がイオン注入される（図６（ｃ））。この工程において、既にパターニングされたゲート電極４がマスクとして利用され自己整合的にリン（Ｐ）が注入されることとなる。すなわち、ゲート電極直下の多結晶シリコン膜領域へのリン注入はなく、図６（ｂ）の工程でボロンのイオン注入がされた状態が維持される。
【００５９】
半導体層領域へのボロン注入、及びソース領域５及びドレイン領域６へのリン注入がなされた後、これらのイオン注入により乱された結晶格子状態を回復させると共にボロンとリンをドーパントとして電気的に活性化するための処理が施される。
【００６０】
上記ドーパントの活性化法としては種種の方法が知られているが、例えば基板を長時間高温に保持する熱活性化法を選択すれば、簡単な装置でドーパント活性化が実行できるから低コストで薄膜トランジスタの製造が行えるという利点がある。また、ドーパント活性化は上記の熱活性化法に限定されるものではなく、例えばレーザ活性化法によることとしても良い。なお、ドーパント活性化をレーザ活性化法により行う場合には、図６（ａ）に示したアモルファスシリコン薄膜の結晶化工程で使用するレーザと同一のレーザ光源を用いることとしても良く、これとは別の異なる波長のレーザ光源を設けて用いることとしても良い。
【００６１】
上記ドーパント活性化に続いて、基板上に形成された個々のトランジスタを互いに電気的に絶縁するための層間絶縁膜７を形成し（図６（ｄ））、更に、ソース領域５及びドレイン領域６の上に形成された誘電体膜３及び層間絶縁膜７をフォトリソグラフィ技術により除去してコンタクトホールを開穴した後、ソース電極８及びドレイン電極９用の薄膜を堆積した後、ソース電極８及びドレイン電極９としてパターニングする。このようにして、多結晶薄膜トランジスタが完成する（図６（ｄ））。
【００６２】
なお、本実施例では、半導体層の導電型をｐ型とし、注入されるドーパントとしてボロンを選択し、ゲート電圧−ドレイン電流特性を電圧プラス側にシフトさせているが、例えばアルミニウム（Ａｌ）等の他のアクセプタ不純物をドーパントとして選択しても良いことは言うまでもない。また、トランジスタの設計上の要請により半導体層をｎ型の導電型としても良い。この場合には、リン（Ｐ）等のドナー不純物をドーパントとして選択すれば良い。
【００６３】
上記実施例では、半導体層へのドーピング手法としてドーパントの質量分析を伴うイオン注入法を選択した例を示しているが、ドーピング手法はこれに限定されるものではない。すなわち、ドーパントの質量分析を伴うことなくドーピングを行う他のドーピング方法であっても良い。特に、質量分析を伴わないイオンドープ法を採用する場合には、イオンドーピングによる半導体層、ゲート絶縁膜、基板絶縁膜、あるいはそれらの界面に存在する転位等の構造的欠陥や固定電荷等の電気的欠陥を低減させることが可能となる利点がある。一方、質量分析を伴うイオン注入法を採用する場合には、余分なイオン衝撃によって、半導体層、ゲート絶縁膜、基板絶縁膜、あるいはそれらの界面に誘起される転位等の構造的欠陥や固定電荷等の電気的欠陥を抑制させることが可能となる。従って、所望する薄膜トランジスタの特性を得るために最適な手法を適宜選択すれば良い。
【００６４】
更に、半導体層へのドーピングはアモルファスシリコン層の多結晶化工程後に行う必要はなく、アモルファスシリコンの成膜と同時に行うこととしてもよい。例えばイオンドープ法によりドーピングを行う場合には、トランジスタの母材となるシリコン元素を含むガスとドーパント元素を含むガスを同時に使用してアモルファスシリコン膜を成膜することにより、ドーパントとなる不純物を含有したアモルファスシリコン膜が得られる。
【００６５】
なお、チャネル領域、ソース領域、及びドレイン領域への不純物ドーピング工程は、それらの層へのドーピングが実現される限りどのような製造工程順で設定されても良いことは言うまでもない。チャネル領域には必ずしもドーピングを行う必要はない。
【００６６】
なお、本実施例では、半導体層に多結晶シリコンを用いた多結晶シリコン薄膜トランジスタに対して本発明のデバイスシミュレーション方法を適用したが、半導体層にＧａＡｓ等の他の多結晶を用いた多結晶半導体素子に対しても適用可能である。
【００６７】
図７は、本実施形態の電気光学装置の一例である液晶装置の全体構成を示す図、及びその一部の拡大図である。図７（ａ）は、液晶装置の全体構成を示す図である。液晶装置は、一対の基板間に液晶が封入されたものであり、一方の基板をなす薄膜トランジスタが形成されたアクティブマトリクス基板１００と、これに対向配置された他方の基板をなす対向基板２００とを備えている。アクティブマトリクス基板１００は、対向基板２００と固定部１６により固定されている。
【００６８】
アクティブマトリクス基板１００は、本発明の半導体デバイスである薄膜トランジスタを備えた回路基板の一例である。また符号５３は、画素領域５２の外側の領域である非表示領域を示している。非表示領域５３には、データ線駆動回路１１および外部回路接続端子１２がアクティブマトリクス基板１００の一辺に沿って設けられており、この１辺に隣接する２辺に沿って走査線駆動回路１４が設けられ、残る一辺に沿ってプリチャージ回路１３が設けられている。外部回路接続端子１２と、データ線駆動回路１１、走査線駆動回路１４、及びプリチャージ回路１３とは、配線１５を介して電気的に接続されている。
【００６９】
また、図７（ｂ）は、画素領域５２の一部を拡大した拡大図である。ここで、各画素Ｐは、走査線１２０を介して走査信号Ｇ１，Ｇ２，・・・，Ｇｍを供給されるスイッチング用の薄膜トランジスタ（ＴＦＴ）１４０と、このＴＦＴ１４０を介して信号線１１０から画像信号Ｓ１，Ｓ２，・・・，Ｓｎを供給される画素電極１５０と、この画素電極１５０に並列に接続され画像信号を一定期間保持する蓄積容量１３０とを備えて構成されている。蓄積容量１３０は、信号線１００と配線１３１との電位差に基づいて電荷を蓄積し、薄膜トランジスタ１４０がオフになった後でも、所定の期間、画素電極１５０に電力を供給できる。
【００７０】
本発明の半導体デバイスとしての薄膜トランジスタは、上記スイッチング用の薄膜トランジスタ１４０として適用でき、さらにはデータ線駆動回路１１や走査線駆動回路１４に搭載される薄膜トランジスタにも適用が可能である。
【００７１】
図８は、本発明の半導体装置及び／又は電気光学装置を備えた電子機器の一例であるパーソナルコンピュータ１０００の構成を示す斜視図である。図８において、パーソナルコンピュータ１０００は、表示パネル１００２と、キーボード１００４を有する本体部１００６とを備える。当該パーソナルコンピュータ１０００の本体部１００６の内蔵基板等において、本発明の半導体装置が利用されている。また、表示パネル１００２において、本発明の電気光学装置が利用されている。
【００７２】
上記発明の実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施形態の記載に限定されるものではない。そのような組み合わせ又は変更若しくは改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【図１】本発明の半導体デバイスシミュレーションモデルを示す図である。
【図２】本実施形態に係る半導体デバイスシミュレーション方法のフローチャートである。
【図３】従来の半導体デバイスシミュレータと本発明の半導体デバイスシミュレーション方法によるトランジスタ特性を示す図である。
【図４】本発明の半導体素子を製造するためのデバイスシミュレータのブロック図である。
【図５】本発明の半導体素子を製造するためのデバイスシミュレータの動作を説明するフローチャートである。
【図６】多結晶シリコン薄膜トランジスタの製造工程を説明する図である。
【図７】本実施形態の電気光学装置の一例である液晶装置の全体構成を示す図、及びその一部の拡大図である。
【図８】本発明の半導体装置及び／又は電気光学装置を備えた電子機器の一例であるパーソナルコンピュータ１０００の構成を示す斜視図である。
【符号の説明】
１　基板
２　多結晶シリコン膜
３　ゲート絶縁膜
４　ゲート電極
５　ソース領域
６　ドレイン領域
２１　従来の半導体デバイスシミュレーション方法によるトランジスタ特性
２２　本発明の半導体デバイスシミュレーション方法によるトランジスタ特性
２３　実測値
２１１　有機半導体
２１２　絶縁膜
２１３　ゲート電極
２１４　ソース電極
２１５　ドレイン電極
２１６　メッシュ
１０００　パーソナルコンピュータ
１００２　表示パネル
１００４　キーボード
１００６　本体部
【図１】
2004006755.tif 000003
【図２】
2004006755.tif 000004
【図３】
2004006755.tif 000005
【図４】
2004006755.tif 000006
【図５】
2004006755.tif 000007
【図６】
2004006755.tif 000008
【図７】
2004006755.tif 000009
【図８】
2004006755.tif 000010