(57)【要約】　　　（修正有）【課題】改善されたドーパント酸化物層を有する半導体デバイスの製造方法を提供する。【解決手段】半導体デバイスを製造する方法は、半導体基板（２０２）を提供し、半導体基板（２０２）の上に誘電体層（２０４）を形成し、半導体基板（２０２）の表面の一部を露出させるため、誘電体層（２０４）にトレンチ又はバイア（２０６）をエッチングする工程を含む。この方法は、トレンチ又はバイア（２０６）内に導電体層（２１２，２２０）を形成する工程を更に含む。この方法は更に、導電体層（２２０）の一部を研磨し、導電体層（２１２，２２０）を所定の温度でアニールする工程を含む。更に、導電体層（２１２，２２０）はドーパントも含み、導電体層（２１２，２２０）が所定の温度でアニールされてドーパントが酸素に晒されるとき、ドーパントが導電体層（２１２，２２０）の上側の表面に実質的に拡散し、ドーパント酸化物層（２１２ａ，２２０ａ）が形成される。【選択図】　　　　図２
2004006669.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスを製造する方法であって、
半導体基板を提供し、
前記半導体基板の上に誘電体層を形成し、
前記半導体基板の表面の一部を露出させるため、前記誘電体層に少なくとも１つのトレンチ又は少なくとも１つのバイアをエッチングし、
前記トレンチ又は前記バイア内に少なくとも１つの導電体層を形成し、前記少なくとも１つの導電体層は少なくとも１つのドーパントを含み、
前記少なくとも１つの導電体層の少なくとも一部を研磨し、
前記少なくとも１つの導電体層を所定の温度で熱アニールする
工程を含む。
【請求項２】
半導体デバイスであって、
半導体基板と、
前記半導体基板の少なくとも一部の上に形成される誘電体層と、
前記誘電体層内のトレンチ又はバイアに形成される少なくとも１つの導電体層とを含み、前記少なくとも１つの導電体層が、
少なくとも１つの銅層と、
前記少なくとも１つの導電体層の少なくとも１つの側の表面に実質的に形成される少なくとも１つのドーパント酸化物層とを含む
半導体デバイス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は全般的に半導体デバイスの分野に関連する。特に、本発明は銅相互接続配線を用いる半導体デバイス、及びそのような半導体デバイスを製造する方法に関連する。
【０００２】
【従来の技術及びその課題】
図１ａ−１ｅを参照すると、銅相互接続配線を有する既知の半導体デバイスを製造する既知の方法は、半導体基板１０２の上に誘電体層１０４を形成し、複数のトレンチ又は複数のバイア１０６或いはその両方を、誘電体層１０４にエッチングする工程を含む。銅原子は、誘電性材料などの別の材料に容易に拡散するため、このような既知の方法は、障壁層１１０、即ち、金属障壁層又は誘電体障壁層、をトレンチ又はバイア１０６内に形成する方法も含む。例えば、既知の誘電体障壁層は、充分な厚みの層に用いられるとき、１つの材料から別の材料への銅原子の拡散を実質的に低減させるか或いは妨げる、ＳｉＮ、ＳｉＣ、ＳｉＣＮ、又は同様の誘電体化合物を含み得る。更に、既知の金属障壁層は、充分な厚みの層に用いられるとき、１つの材料から別の材料への銅原子の拡散を実質的に低減させるか或いは妨げる、Ｔａ、ＴａＮ、ＴｉＮ、又は同様の金属化合物を含み得る。この方法は、障壁層１１０の上に純銅シード層１１２を形成し、純銅シード層１１２の上に純銅プレート層１２０を形成する工程も含む。更に、銅シード層１１２の一部、銅プレート層１２０の一部、及び障壁層１１０の一部は、その後、既知の化学的機械研磨プロセスによって取り除かれ、露出された銅プレート層１２０の上にエッチ・ストップ層（図示せず）が形成され得る。エッチ・ストップ層は、充分な厚みの層に用いられるとき、１つの材料から別の材料への銅原子の拡散を実質的に低減させるか或いは妨げる、ＳｉＮ、ＳｉＣ、ＳｉＣＮ、又は同様の誘電体化合物を含み得る。
とはいえ、多くの金属化合物は、原子を容易に拡散する多結晶構造を有する。従って、金属化合物の透過度を低減させるため、既知の金属障壁体に不純物が付加され得る。不純物は、既知の金属障壁体が、１つの材料から別の材料への銅原子の拡散を実質的に低減させるか或いは妨げることができるようにするが、これらの不純物は、金属障壁層の抵抗率を上昇させる。例えば、金属障壁層の抵抗率は、銅層の抵抗率よりも１０倍大きいことがあり、この差が半導体デバイスの性能を低下させる。誘電体障壁層についていえば、既知の誘電体障壁層に用いられる誘電体化合物の、関連する誘電率は４．５から８．０の間であり得、これは半導体デバイスの性能を低下させる。更に、誘電体障壁層は、１つの材料から別の材料への銅原子の拡散を実質的に低減させるか或いは妨げるのに適切な厚みであり、これが更に半導体デバイスの性能を低下させる。
【０００３】
【課題を達成するための手段及び作用】
従って、これらの欠点及び関連技術の他の欠点を克服する半導体デバイス、及びこのような半導体デバイスを製造する方法が必要とされている。本発明の技術的利点は、少なくとも１つの導電体層、例えば、シード層又はプレート層或いはその両方が、少なくとも１つのドーパント、例えば、マグネシウム、インジウム、錫、又は同様のものを含み得ることである。少なくとも１つの導電体層が所定の温度でアニールされ、少なくとも１つのドーパントが、少なくとも１つの導電体層の少なくとも１つの側の表面に拡散して酸素に晒されるとき、少なくとも１つのドーパント酸化物層が、導電体層のその側に形成される。例えば、少なくとも１つのドーパントは、その少なくとも１つのドーパントが酸素に晒されるように、少なくとも１つの導電体層の上側の表面に拡散し得る。少なくとも１つのドーパントが酸素に晒されるとき、既知の金属又は誘電体障壁層に比べ、厚みが低減され、接着性が改善されたドーパント酸化物層が、少なくとも１つの導電体層の上側の表面に形成され得る。更に、この少なくとも１つのドーパント酸化物層は、１つの材料から別の材料への原子、例えば、銅原子、の拡散を実質的に低減させるか或いは妨げる。このように、本発明の別の技術的利点は、半導体デバイスが、金属又は誘電体障壁層なしに形成され得ることである。更に、少なくとも１つのドーパント酸化物層の上にエッチ・ストップ層が形成されるとき、このドーパント酸化物層が、１つの材料から別の材料への拡散を実質的に低減させるか或いは妨げるため、エッチ・ストップ層は、原子の拡散を実質的に低減させるか或いは妨げる必要がない。
本発明の一実施例において、半導体デバイスを製造する方法が説明される。この方法は、半導体基板を提供し、誘電体層を半導体基板の上に形成し、少なくとも１つのトレンチ又は少なくとも１つのバイアを誘電体層にエッチングする工程を含む。この方法は更に、少なくとも１つのドーパントを含む少なくとも１つの導電体層を、トレンチ又はバイアに形成する工程を含む。この方法は更に、少なくとも１つの導電体層を研磨し、少なくとも１つの導電体層を所定の温度でアニールする工程を含む。更に、少なくとも１つのドーパントは、少なくとも１つの導電体層が所定の温度でアニールされるとき、少なくとも１つの導電体層の少なくとも１つの側の表面に実質的に拡散し、酸素に晒されるときドーパント酸化物層を形成する。
【０００４】
本発明の別の実施例において、半導体デバイスを製造する方法が説明される。この方法は、半導体基板を提供し、誘電体層を半導体基板の上に形成し、少なくとも１つのトレンチ又は少なくとも１つのバイアを誘電体層にエッチングする工程を含む。この方法は更に、銅を含むシード層をトレンチ又はバイアに形成し、銅を含むプレート層を、シード層の少なくとも一部の上に形成する工程を含む。この方法は更に、プレート層を研磨し、シード層又はプレート層或いはその両方を、所定の温度で熱アニールする工程を含む。更に、シード層又はプレート層或いはその両方は、ドーパントを更に含み、少なくとも１つのドーパントは、シード層又はプレート層或いはその両方が、所定の温度でアニールされるとき、プレート層の少なくとも１つの側の表面に実質的に拡散し、酸素に晒されるときドーパント酸化物層を形成する。
本発明の更に別の実施例において、半導体デバイスが説明される。この半導体デバイスは、半導体基板と、半導体基板の上に形成される誘電体層を含む。この半導体デバイスは更に、誘電体層内のトレンチ又はバイアに形成される少なくとも１つの導電体層を含む。この少なくとも１つの導電体層は、少なくとも１つの銅層を含み、更に、少なくとも１つの導電体層の少なくとも１つの側の表面、例えば、少なくとも１つの導電体層の上側の表面、に実質的に形成される少なくとも１つのドーパント酸化物層を含む。
他の特性及び利点は、後述の本発明の詳細な説明及び添付の図面を参照すれば当業者には明らかであろう。
【０００５】
【実施例】
本発明の好ましい実施例及びそれらの利点は、図２ａ−２ｅ、及び図３ａ−３ｂを参照することによって理解され得る。種々の図面において、対応する部分を示すのに同様の数字を用いている。
図２ａ−２ｅ及び図３ａを参照して、本発明の実施例に従って半導体デバイスを製造する方法を説明する。工程３０２において、半導体基板２０２が提供され、工程３０４において、誘電体層２０４が半導体基板２０２の上に形成され得る。誘電体層２０４は、低誘電率、例えば、約４．５又はそれ以下、を有する任意の既知の誘電体材料を含み得る。例えば、誘電体層２０４は、二酸化シリコン（ＳｉＯ２）、プラズマ励起オルト珪酸テトラエチル（ｔｅｔｒａｅｔｈｙｌ　ｏｒｔｈｏｓｉｌｉｃａｔｅ）、ホウ素燐珪酸ガラス（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ　ｇｌａｓｓ）、有機珪酸ガラス（ｏｒｇａｎｉｃ　ｓｉｌｉｃａｔｅ　ｇｌａｓｓ）、又は同様のものを含み得る。一実施例において、誘電体層２０４は、半導体基板２０２の表面全体にわたって半導体基板２０２上に形成され得、半導体基板２０２の表面全体にわたって半導体基板２０２に直接接触し得る。工程３０６において、誘電体層２０４が半導体基板２０２の表面全体の上に形成されず、半導体基板２０２の表面の一部が露出されるように、少なくとも１つのトレンチ又は少なくとも１つのバイア２０６、例えば、複数のトレンチ又は複数のバイア或いはその両方、が誘電体層２０４にエッチングされ得る。更に、トレンチ又はバイア２０６は、相互接続配線又は構造、例えば、銅相互接続配線又は構造、が配置され得る領域にエッチングされ得る。
【０００６】
前述の実施例のいずれかにおいて、工程３０８で、少なくとも１つの導電体層、例えば、シード層２１２又はプレート層２２０或いはその両方が、トレンチ又はバイア２０６内に形成され得る。少なくとも１つの導電体層は、銅及び少なくとも１つのドーパント、例えば、錫、マグネシウム、インジウム、又は同様のものを含み得る。例えば、任意の既知の取り込み方法によって、少なくとも１つのドーパントが少なくとも１つの導電体層に付加されてもよい。少なくとも１つのドーパントは、物理的蒸着、化学的蒸着、原子層デポジション、コ・プレーティング（ｃｏ−ｐｌａｔｉｎｇ）、又は同様のものを用いて付加され得る。図３ｂを参照すると、工程３０８は、工程３０８ａ及び３０８ｂを含み得る。この実施例では、工程３０８ａで、シード層２１２の少なくとも一部がトレンチ又はバイア２０６内に配置され得、半導体基板２０２の一部の上に形成され得るように、銅を含むシード層２１２が誘電体層２０４の上に形成され得る。工程３０８ｂで、プレート層２２０の少なくとも一部もトレンチ又はバイア２０６内に配置され得るように、銅を含むプレート層２２０がシード層２１２の上に形成され得る。更に、この実施例において、シード層２１２又はプレート層２２０或いはその両方は、少なくとも１つのドーパントを更に含み得る。
前述の実施例のいずれかにおいて、工程３１０で、任意の既知の化学的機械研磨プロセスなどによって、プレート層２２０が研磨され得る。プレート層２２０が研磨されるとき、プレート層２２０の、トレンチ又はバイア２０６の外側に形成された部分が取り除かれ得る。同様に、プレート層２２０が研磨されるとき、シード層２１２の少なくとも一部、プレート層２２０の少なくとも一部、及び誘電体層２０４の少なくとも一部が露出されるように、シード層２１２の、トレンチ又はバイア２０６の外側に形成された部分も取り除かれ得る。
【０００７】
工程３１２において、少なくとも１つの導電体層は、熱アニールされ得る、即ち、強化するため及び脆弱性を低減させるため、所定の温度で加熱された後冷却される。所定の温度は、例えば、約１００℃から約４００℃の間であってよい。しかし、所定の温度は、選択されたドーパントを、半導体デバイスの他の部品を損傷させることなく少なくとも１つの導電体層の少なくとも１つの側の表面に拡散するのに充分な、任意の温度であってよいことは、当業者であれば理解されるであろう。更に、拡散するために充分な時間量は、少なくとも１つの導電体層がアニールされる温度、及び特定のドーパントの化学的特性に依る。一実施例において、少なくとも１つの導電体層は、研磨する工程に続いて熱アニールされる。少なくとも１つの導電体層が所定の温度で熱アニールされるとき、少なくとも１つの導電体層内の少なくとも１つのドーパントは、少なくとも１つの導電体層の少なくとも１つの側の表面に実質的に拡散し得、酸素に晒されるとき少なくとも１つのドーパント酸化物層を形成し得る。例えば、少なくとも１つの導電体層がプレート層２２０を含み、少なくとも１つのドーパントがプレート層２２０の表面に拡散するとき、少なくとも１つのドーパントは酸素に晒され、少なくとも１つのドーパントが酸化される。このようにして、プレート層２２０がドーパント酸化物層２２０ａと銅層２２０ｂとに分割されるように、ドーパント酸化物層２２０ａが、プレート層２２０の第１の側又は上側に形成される。別の例では、少なくとも１つの導電体層がシード層２１２を含み、少なくとも１つのドーパントがシード層２１２の表面に拡散して酸化されるとき、ドーパント酸化物層２１２ａが、シード層２１２の第１の側又は上側に形成され得る。同様に、ドーパント酸化物層２１２ｃが、シード層２１２の第２の側に形成され得、ドーパント酸化物層２１２ｄが、シード層２１２の第３の側に形成され得る。特に、ドーパント酸化物層２１２ｃ及び２１２ｄは、少なくとも１つのドーパントが、それぞれ、シード層２１２の第２の側及び第３の側の表面に拡散し、誘電体層２０４内に含まれる酸素に晒されるとき、形成され得る。このように、一実施例において、シード層２１２は、ドーパント酸化物層２１２ａ、２１２ｃ、又は２１２ｄ、又はそれらの組合せ、及び銅層２１２ｂに分割され得る。更に、ドーパント酸化物層２１２ａ、２１２ｃ、２１２ｄ、２２０ａ、又はそれらの組合せは、１つの材料から別の材料への銅原子の拡散を実質的に低減させ得るか或いは妨げ得る。更に、ドーパント酸化物層が基板２０２の少なくとも一部に接触するように、シード層２１２の第４の側又は下側にもドーパント酸化物層（図示せず）が形成され得ることは、当業者であればわかるであろう。
【０００８】
前述の実施例のいずれかにおいて、この方法は、銅相互接続配線の付加的なレベルが製造され得るように、プレート層２２０の少なくとも一部の上に第１のエッチ・ストップ層（図示せず）を形成する工程も含み得る。この第１のエッチ・ストップ層は、ＳｉＯ２、ＳｉＮ、ＳｉＣ、又は同様のものを含み得る。具体的に言えば、少なくとも１つのドーパント酸化物層が既に、１つの材料から別の材料への銅原子の拡散を実質的に低減させるか或いは妨げているので、第１のエッチ・ストップ層は、半導体デバイスの性能を実質的に低下させることなく、その誘電体化合物の拡散防止特性に関係なく、エッチ・ストップ特性が向上された誘電体化合物を含み得る。
再び図２ａ−２ｅを参照して、本発明の実施例に従った半導体デバイスを説明する。半導体デバイスは、半導体基板２０２と、半導体基板２０２の少なくとも一部の上に形成される誘電体層２０４を含み得る。誘電体層２０４は、低誘電率、例えば、約４．５又はそれ以下、を有する任意の既知の誘電体材料を含み得る。例えば、誘電体層２０４は、二酸化シリコン（ＳｉＯ２）、プラズマ励起オルト珪酸テトラエチル、ホウ素燐珪酸ガラス、又は同様のものを含み得る。半導体デバイスは、誘電体層２０４内のトレンチ又はバイア２０６に形成される少なくとも一つの導電体層を更に含み得る。少なくとも一つの導電体層は、少なくとも一つの銅層を含み得、少なくとも一つのドーパント酸化物、例えば、酸化錫、酸化マグネシウム、酸化インジウム、又は同様のものを更に含み得る。一実施例において、少なくとも一つの導電体層はシード層２１２を含み得る。シード層２１２は、銅層２１２ｂを含み得、誘電体層２０４の上に形成され得る。少なくとも一つの導電体層は更に、プレート層２２０も含み得る。プレート層２２０は、銅層２２０ｂを含み得、シード層２１２の上に形成され得る。更に、シード層２１２又はプレート層２２０或いはその両方は、少なくとも１つのドーパント酸化物層、例えば、ドーパント酸化物層２１２ａ、２１２ｃ、又は２１２ｄ、又はそれらの組合せ、及びドーパント酸化物層２２０ａをそれぞれ含み得る。
【０００９】
例えば、少なくとも１つの導電体層がプレート層２２０を含むとき、ドーパント酸化物層２２０ａが、プレート層２２０の第１の側又は上側に形成され得る。従って、プレート層２２０は、ドーパント酸化物層２２０ａと銅層２２０ｂとに分割され得る。別の例では、少なくとも１つの導電体層がシード層２１２を含むとき、ドーパント酸化物層２１２ａが、シード層２１２の第１の側又は上側に形成され得る。同様に、ドーパント酸化物層２１２ｃが、シード層２１２の第２の側に形成され得、ドーパント酸化物層２１２ｄが、シード層２１２の第３の側に形成され得る。従って、一実施例において、シード層２１２は、ドーパント酸化物層２１２ａ、２１２ｃ、又は２１２ｄ、又はそれらの組合せ、及び銅層２１２ｂに分割され得る。更に、ドーパント酸化物層２１２ａ、２１２ｃ、２１２ｄ、２２０ａ、又はそれらの組合せは、１つの材料から別の材料への原子、例えば銅原子、の拡散を実質的に低減させ得るか或いは妨げ得る。
前述の実施例のいずれかにおいて、半導体デバイスは、銅相互接続配線の付加的なレベルが製造され得るように、プレート層２２０の少なくとも一部の上に形成される第１のエッチ・ストップ層（図示せず）も含み得る。この第１のエッチ・ストップ層は、ＳｉＯ２、ＳｉＮ、ＳｉＣ、又は同様のものを含み得る。
本発明を好ましい実施例に関連して説明してきたが、本発明の範囲から逸脱することなく、上述の好ましい実施例に対し別の変更や変形を加えることができることは、当業者であればわかるであろう。この明細書又はここで開示された本発明の実施例を考察すれば、当業者には他の実施例が明らかとなるであろう。
【００１０】
以上の説明に関し、更に以下の項目を開示する。
（１）　半導体デバイスを製造する方法であって、
半導体基板を提供し、
前記半導体基板の上に誘電体層を形成し、
前記半導体基板の表面の一部を露出させるため、前記誘電体層に少なくとも１つのトレンチ又は少なくとも１つのバイアをエッチングし、
前記トレンチ又は前記バイア内に少なくとも１つの導電体層を形成し、前記少なくとも１つの導電体層は少なくとも１つのドーパントを含み、
前記少なくとも１つの導電体層の少なくとも一部を研磨し、
前記少なくとも１つの導電体層を所定の温度で熱アニールする
工程を含む。
（２）　第１項に記載の方法であって、前記少なくとも１つの導電体層が銅を更に含む方法。
（３）　第２項に記載の方法であって、前記少なくとも１つの導電体層が所定の温度で熱アニールされ、前記少なくとも１つのドーパントが酸素に晒されるとき、前記少なくとも１つのドーパントが、前記少なくとも１つの導電体層の少なくとも１つの側の表面に実質的に拡散して、少なくとも１つのドーパント酸化物層及び少なくとも１つの銅層を形成する方法。
（４）　第３項に記載の方法であって、前記少なくとも１つのドーパントがマグネシウムを含む方法。
（５）　第３項に記載の方法であって、前記少なくとも１つのドーパントがインジウムを含む方法。
（６）　第３項に記載の方法であって、前記少なくとも１つのドーパントが錫を含む方法。
【００１１】
（７）　半導体デバイスであって、
半導体基板と、
前記半導体基板の少なくとも一部の上に形成される誘電体層と、
前記誘電体層内のトレンチ又はバイアに形成される少なくとも１つの導電体層とを含み、前記少なくとも１つの導電体層が、
少なくとも１つの銅層と、
前記少なくとも１つの導電体層の少なくとも１つの側の表面に実質的に形成される少なくとも１つのドーパント酸化物層とを含む
半導体デバイス。
（８）　第７項に記載の半導体デバイスであって、前記少なくとも１つのドーパント酸化物層が酸化マグネシウムを含む半導体デバイス。
（９）　第７項に記載の半導体デバイスであって、前記少なくとも１つのドーパント酸化物層が酸化インジウムを含む半導体デバイス。
（１０）　第７項に記載の半導体デバイスであって、前記少なくとも１つのドーパント酸化物層が酸化錫を含む半導体デバイス。
【００１２】
（１１）　半導体デバイスを製造する方法は、半導体基板（２０２）を提供し、半導体基板（２０２）の上に誘電体層（２０４）を形成し、半導体基板（２０２）の表面の一部を露出させるため、誘電体層（２０４）にトレンチ又はバイア（２０６）をエッチングする工程を含む。この方法は、トレンチ又はバイア（２０６）内に導電体層（２１２，２２０）を形成する工程を更に含む。この方法は更に、導電体層（２２０）の一部を研磨し、導電体層（２１２，２２０）を所定の温度でアニールする工程を含む。更に、導電体層（２１２，２２０）はドーパントも含み、導電体層（２１２，２２０）が所定の温度でアニールされてドーパントが酸素に晒されるとき、ドーパントが導電体層（２１２，２２０）の上側の表面に実質的に拡散し、ドーパント酸化物層（２１２ａ，２２０ａ）が形成される。
【図面の簡単な説明】
【図１】既知の製造方法を用いて製造された既知の半導体デバイスを示す断面図。
【図２】本発明の一実施例に従った、半導体デバイス、及びその半導体デバイスを製造する方法を示す断面図。
【図３】ａは、本発明の一実施例に従った、図２ａ−２ｅの半導体デバイスを製造する方法のフローチャート。ｂは、本発明の別の実施例に従った、図２ａ−２ｅの半導体デバイスを製造する方法のフローチャート。
【符号の説明】
２０２　半導体基板
２０４　誘電体層
２０６　トレンチ又はバイア
２１２，２２０　導電体層
２１２ａ，２１２ｃ，２１２ｄ，２２０ａ　ドーパント酸化物層
２１２ｂ，２２０ｂ　銅層
【図１】
2004006669.tif 000003
【図２】
2004006669.tif 000004
【図３】
2004006669.tif 000005