(57)【要約】【課題】複数の衛星航法システムで用いられる複数種のＰＲＮ符号を発生することのできる汎用ＰＲＮ符号発生回路と、その汎用ＰＲＮ符号発生回路を用いて、複数種の測位システムを利用して受信点の測位を行える汎用測位用受信機を構成する。【解決手段】各段間に排他的論理和回路ＥｘＯＲの出力と一方の入力およびスイッチＳＷｓを直列に挿入し、排他的論理和回路ＥｘＯＲの他方の入力と初段フリップフロップの入力との間にスイッチＳＷｆを挿入して選択的帰還回路を構成する。このシフトレジスタを２組（ＳＲ１，ＳＲ２）設けて、両者の排他的論理和出力または直列接続を行うスイッチＳＷ１，ＳＷ２，ＳＷ３を設ける。さらにＳＲ１，ＳＲ２に対するデコーダー／リセット回路６１，６２を設ける。【選択図】  図３
2004201005.tif 000002
【特許請求の範囲】
【請求項１】
各段間に排他的論理和回路の出力と一方の入力およびスイッチを直列に挿入したシフトレジスタと、前記排他的論理和回路の他方の入力と初段の入力との間にスイッチを挿入した選択的帰還回路とを備えた汎用ＰＲＮ符号発生回路。
【請求項２】
前記シフトレジスタとして第１・第２の２組のシフトレジスタを備えるとともに、第１のシフトレジスタの終段出力を第２のシフトレジスタの初段へ選択的に入力する第１のスイッチと、第１または第２のシフトレジスタの終段出力を選択して第１のシフトレジスタの初段へ入力する第２のスイッチと、第１・第２のシフトレジスタの終段出力の排他的論理和出力または第２のシフトレジスタの終段出力を選択する第３のスイッチとを設けた請求項１に記載の汎用ＰＲＮ符号発生回路。
【請求項３】
それぞれ所定ビット数の第１・第２のシフトレジスタと、第１・第２のシフトレジスタの各段の出力のうち所定段の出力を選択するとともに、それらの排他的論理和を第１または第２のシフトレジスタの初段へ帰還する選択帰還制御回路と、第１・第２のシフトレジスタの各段の出力のうち所定段の出力、または第１・第２のシフトレジスタの各段の出力のうちそれぞれ所定段の出力の排他的論理和を外部へ出力する出力制御回路とを備えたＰＲＮ符号発生回路。
【請求項４】
前記第１・第２のシフトレジスタの各段の出力が設定値になったとき、または以前の設定時刻から所定クロック数だけ経過したとき、第１・第２のシフトレジスタをそれぞれ初期化する回路と、第１または第２のシフトレジスタの各段の出力が設定値になったとき、または以前の設定時刻から所定クロック数だけ経過したとき、該第１または第２のシフトレジスタを初期化する回路とを備えた請求項２または３に記載の汎用ＰＲＮ符号発生回路。
【請求項５】
測位用信号源から送信されるＰＲＮ符号で変調された電波を受信点で受信し、受信点の測位を行う複数の測位システムで用いる測位用受信機であって、
請求項１〜４のいずれかに記載の汎用ＰＲＮ符号発生回路と、入力信号のＰＲＮ符号位相の検出用回路と、ＰＲＮ符号位相・周波数を制御する回路とを備えた汎用信号処理回路と、
受信すべき測位信号に応じて前記汎用信号処理回路のＰＲＮ符号周波数・位相をそれぞれ制御するとともに、該ＰＲＮ符号位相を検出し、前記ＰＲＮ符号位相を捕捉追尾制御して測位用データを求め、該測位用データに基づいて測位演算を行う信号処理プログラム実行手段とを備えた汎用測位用受信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は複数種のＰＲＮ（Pseudo Random Noise ）符号を発生する汎用ＰＲＮ符号発生回路およびそれを備えた汎用測位用受信機に関するものである。
【０００２】
【従来の技術】
近年、車載用や船舶用のナビゲーション装置として、ＧＰＳ衛星からの電波を受信して受信点の測位を行うＧＰＳ（Global Positioning System ）受信機が急速に普及している。また、このＧＰＳ受信機の応用分野も腕時計、携帯電話から地殻変動の精密測量に到るまで広がってきている。しかしながら、このように応用分野が広がるにつれて、ＧＰＳ単独では測位精度、測位率（測位可能な時間の割合）、信頼性などに対する要求性能を満たすことが困難な用途が現れている。そこで、ＧＰＳを含む複数の衛星航法システムを併用するＧＮＳＳ（Global  Navigation  Satellite   System）という概念がＩＣＡＯ（International Civil Aviation Organization ）により提唱されている。
【０００３】
米国が運用しているＧＰＳ以外の衛星航法システムとして、ロシア共和国が運用しているＧＬＯＮＡＳＳ（Global Orbiting Navigation Satellite System ）がある。また、米国はＧＰＳ近代化政策の一環として新たな民生用信号であるＬ２ＣおよびＬ５信号の追加を計画しており、Ｌ２帯信号に対応した衛星が２００３年度から、Ｌ５帯信号に対応した衛星が２００５年度から打ち上げられる予定である。さらに、ＧＰＳを航空機の航法システムとして利用するために、ＧＰＳ衛星の運用状況や測位精度補正情報を静止衛星から送信するＳＢＡＳ（Satellite-based Augmentation System ）が米国、欧州により整備されようとしている。また日本でも同様のシステムとしてＭＴ−ＳＡＴ（Multi-functional TransportSatellite）を用いたＭＳＡＳ（MTSAT Satellite-based Augmentation System ）が整備されつつある。その他にも，計画中の衛星航法システムとして、欧州連合の純民生用システムＧＡＬＩＬＥＯ、日本の準天頂衛星システムがある。
【０００４】
従来のＧＮＳＳ受信機としては、ＧＰＳ／ＧＬＯＮＡＳＳ、ＧＰＳ／ＳＢＡＳまたはＧＰＳ／ＧＬＯＮＡＳＳ／ＳＢＡＳに対応した受信機が発表されている。
【０００５】
ここで、従来のＧＮＳＳ受信機の構成例を図１２に示す。図１２において１ａはＧＰＳ／ＳＢＡＳ用アンテナである。ＧＰＳ／ＳＢＡＳアナログ回路２は、このアンテナ１ａで受けた信号のダウンコンバートおよびＡ／Ｄ変換を行う。１ｂはＧＬＯＮＡＳＳ用アンテナである。ＧＬＯＮＡＳＳアナログ回路３は、アンテナ１ｂで受けた信号に対してダウンコンバートおよびＡ／Ｄ変換を行う。ＧＰＳ／ＳＢＡＳ信号処理回路４ａはＧＰＳ／ＳＢＡＳの受信信号に対して受信処理を行う。ＧＬＯＮＡＳＳ信号処理回路４ｂはＧＬＯＮＡＳＳアナログ回路３から出力された信号を入力してＧＬＯＮＡＳＳ信号の受信を行う。
【０００６】
５はマイクロプロセッサであり、ＧＰＳ／ＳＢＡＳ信号処理プログラムの実行によってＧＰＳ／ＳＢＡＳ信号処理回路４ａの制御およびＧＰＳ／ＳＢＡＳ信号の受信処理を行う。またＧＬＯＮＡＳＳ信号処理プログラムの実行によってＧＬＯＮＡＳＳ信号処理回路４ｂの制御およびＧＬＯＮＡＳＳ信号の受信処理を行う。また、測位演算プログラムの実行によって、これらの衛星航法システムで用いる衛星からの信号に基づいて受信点の測位演算を行う。また出力処理プログラムの実行によって、その測位結果を外部へ出力する。
【０００７】
図１３は図１２におけるＧＰＳ／ＳＢＡＳ信号処理回路４ａの構成を示している。ここでキャリア除去回路４１はＧＰＳ／ＳＢＡＳアナログ回路２から出力されたＩＦ（Intermediate Frequency）信号に含まれるキャリア成分の除去を行う。キャリアＮＣＯ（Numerically Controlled Oscillator ）４４はキャリア除去回路４１に対して所定の周波数信号を与える。ＰＲＮ符号発生器４５は所定のＰＲＮ符号を発生する。コードＮＣＯ４６はＰＲＮ符号発生器４５に対して所定周期のクロック信号を与える。掛算器４２はキャリア除去された信号とＰＲＮ符号発生器４５で発生されたＰＲＮ符号との積を計算し、積算器４３は所定周期で掛算結果の値を積算する。
【０００８】
図１４は図１３に示したＰＲＮ符号発生器４５の構成を示している。但し、ここでは複数段のフリップフロップのうち、所定段数分をまとめて四角いブロックで示している。そのブロック内の数字はフリップフロップの段数を表している。ＰＲＮ符号発生器４５が発生するＣ／Ａ符号は、１０ビットのシフトレジスタを２つ組み合わせて生成し、符号長１０２３チップ、符号クロック１．０２３ＭＨｚ、周期１ｍｓのＰＲＮ符号である。一般に、同じ符号長の２つの最長系列符号から生成される符号はゴールド符号と呼ばれる。この２つのシフトレジスタに代入する初期値を変えることによって、ＧＰＳで定義される３６種類のＣ／Ａ符号およびＳＢＡＳで定義される１９種類のＣ／Ａ符号が生成される。
【０００９】
【発明が解決しようとする課題】
ところが、図１２に示したような従来のＧＮＳＳ受信機においては、各衛星航法システム毎に特化した信号処理回路を用いるので、それぞれの信号処理回路の規模は小さいものの、衛星数の増減などの環境の変化に対応できないため柔軟性に欠けると言う問題があった。すなわち、この受信機の設計時に対象とする衛星航法システム用の信号処理回路を幾つ持つかによって、処理可能な衛星航法システム毎の衛星数が固定されてしまう。たとえばＧＰＳ／ＳＢＡＳ信号処理回路４ａ、ＧＬＯＮＡＳＳ信号処理回路４ｂのそれぞれのチャンネル数は同時に受信可能な衛星数に合わせて設けられるが、例えばＧＬＯＮＡＳＳ信号処理回路４ｂをＧＰＳ／ＳＢＡＳ信号の受信のために用いることはできず、逆にＧＰＳ／ＳＢＡＳ信号処理回路４ａをＧＬＯＮＡＳＳ信号の受信のために用いることはできない。
【００１０】
この発明の目的は、複数の衛星航法システムで用いられる複数種のＰＲＮ符号を発生することのできる汎用ＰＲＮ符号発生回路を提供することにある。
また、この発明の他の目的は、この汎用ＰＲＮ符号発生回路を用いて、複数種の測位システムを利用して受信点の測位を行える汎用測位用受信機を提供することにある。
【００１１】
【課題を解決するための手段】
この発明の汎用ＰＲＮ符号発生回路は、各段間に排他的論理和回路の出力と一方の入力およびスイッチを直列に挿入したシフトレジスタと、前記排他的論理和回路の他方の入力と初段の入力との間にスイッチを挿入した選択的帰還回路を備えたＰＲＮ符号発生器から構成したことを特徴としている。
【００１２】
このようにシフトレジスタの各段間に挿入した排他的論理和回路へ初段の入力を帰還（フィードバック）させることによって、モジュラ型（ガロア型）による最長系列符号（以下、「Ｍ系列符号」という。）発生回路として作用する。したがって、帰還する位置を定めることによって、およびどの段を初段として用いるかを定めることによって、任意のＭ系列符号が生成できる。ここで、シフトレジスタのビット数をｎとすると、ｎビット以下のシフトレジスタによる任意のＭ系列符号が生成できる。
また、この発明の汎用ＰＲＮ符号発生回路は、前記シフトレジスタとして第１・第２の２組のシフトレジスタを備えるとともに、第１のシフトレジスタの終段出力を第２のシフトレジスタの初段へ選択的に入力する第１のスイッチと、第１または第２のシフトレジスタの終段出力を選択して第１のシフトレジスタの初段へ入力する第２のスイッチと、第１・第２のシフトレジスタの終段出力の排他的論理和出力または第２のシフトレジスタの終段出力を選択する第３のスイッチを設けたことを特徴としている。これにより２つのＭ系列ＰＲＮ符号発生器を組み合わせてゴールド符号が生成できる。また２つのシフトレジスタを直列に連結することによってビット長の長いシフトレジスタによるＭ系列符号が生成できるようになる。
【００１３】
また、この発明の汎用ＰＲＮ符号発生回路は、それぞれ所定ビット数の第１・第２のシフトレジスタと、第１・第２のシフトレジスタの各段の出力のうち所定段の出力を選択するとともに、それらの排他的論理和を第１または第２のシフトレジスタの初段へ帰還する選択帰還制御回路と、第１・第２のシフトレジスタの各段の出力のうち所定段の出力、または第１・第２のシフトレジスタの各段の出力のうちそれぞれ所定段の出力の排他的論理和を外部へ出力する出力制御回路とを備えたことを特徴としている。
【００１４】
このようにシフトレジスタの各段の出力のうち所定段の出力の排他的論理和を初段へ帰還させることによって、単純型（フィボナッチ型）によるＭ系列符号発生回路として作用し、出力を取り出す位置を定めることによって、およびどの段を終段として用いるかを定めることによって、任意のＭ系列符号が生成できる。
【００１５】
また２つの任意のＭ系列符号の排他的論理和を任意のゴールド符号として発生させることができる。
【００１６】
また、この発明の汎用ＰＲＮ符号発生回路は、前記第１・第２のシフトレジスタの各段の出力が設定値になったとき、または以前の設定時刻から所定クロック数だけ経過したとき、第１・第２のシフトレジスタをそれぞれ初期化する回路と、第１または第２のシフトレジスタの各段の出力が設定値になったとき、または以前の設定時刻から所定クロック数だけ経過したとき、該第１または第２のシフトレジスタを初期化する回路とを備えたことを特徴としている。これにより、Ｍ系列符号やゴールド符号の一部を用いたＰＲＮ符号や２つのシフトレジスタで周期の異なるＭ系列符号を組み合わせてなるＰＲＮ符号が生成できるようになる。
【００１７】
また、この発明の汎用測位用受信機は、測位用衛星から送信されるＰＲＮ符号で変調された電波を受信点で受信し、受信点の測位を行う複数の測位システムで用いる測位用受信機であって、上記構成の汎用ＰＲＮ符号発生回路と、入力信号のＰＲＮ符号位相の検出用回路と、ＰＲＮ符号位相・周波数を制御する回路とを備えた汎用信号処理回路と、受信すべき測位信号に応じて前記汎用信号処理回路のＰＲＮ符号周波数・位相をそれぞれ制御するとともに、該ＰＲＮ符号位相を検出し、前記ＰＲＮ符号位相を捕捉追尾制御して測位用データを求め、該測位用データに基づいて測位演算を行う信号処理プログラム実行手段とを備えたことを特徴としている。
【００１８】
このように汎用ＰＲＮ符号発生回路を用いて、複数種の測位システムで用いられるＰＲＮ符号に対応させたことにより、汎用信号処理回路および信号処理プログラム実行手段をそれぞれ汎用化でき、随時必要な測位システムで用いられる測位用衛星からの信号を受信できるようになる。
【００１９】
なお、この発明は「航法」用途に限らないので、一般に「衛星航法システム」と呼ばれているシステムをここでは「測位システム」と言う。
【００２０】
【発明の実施の形態】
この発明の実施形態に係る汎用ＰＲＮ符号発生回路およびそれを備えた汎用測位用受信機の構成について各図を参照して順に説明する。
図１は汎用測位用受信機のブロック図である。ここで、１０はＧＰＳ／ＳＢＡＳ／ＧＬＯＮＡＳＳ用アンテナである。アナログ回路２０，３０は、アンテナ１０で受けた信号に対してダウンコンバートおよびＡ／Ｄ変換を行うが、受信すべき衛星に応じて回路状態を切り替える。ここでは、ＧＰＳ／ＳＢＡＳ用の信号を受信するための状態、またはＧＬＯＮＡＳＳ用の信号を受信するための状態のいずれかに切り替える。汎用信号処理回路４０はアナログ回路２０，３０からの出力信号をチャンネル毎に選択的に入力して受信のための信号処理を行う。マイクロプロセッサ５０は、ＧＰＳ／ＳＢＡＳ／ＧＬＯＮＡＳＳ信号処理プログラムの実行によって汎用信号処理回路４０の各チャンネルに対して受信すべき衛星に応じた制御を行って受信処理を行う。また、測位演算プログラムの実行によって、これらの衛星航法システムで用いる衛星からの信号に基づいて受信点の測位演算を行う。また出力処理プログラムの実行によって、その測位結果を外部へ出力する。
【００２１】
図２は図１におけるアナログ回路２０，３０と信号処理回路４０の構成をより具体的に示したブロック図である。図２において２１は入力信号を所定周波数のＩＦ信号に周波数変換するダウンコンバータ、２２はそれをディジタルデータ信号列に変換するＡ／Ｄコンバータである。ここでは、たとえば２１，２２をＧＰＳ／ＳＢＡＳ用に設定し、３１，３２をＧＬＯＮＡＳＳ用に設定する。基準発振器１１は基準となる安定した周波数信号を発生し、周波数シンセサイザ１２はそれを所定分周比で分周してまたは所定逓倍比で逓倍してダウンコンバータ２１，３１、Ａ／Ｄコンバータ２２，３２、および汎用信号処理回路４０に与える。
【００２２】
汎用信号処理回路４０において、入力選択回路４７はダウンコンバータとＡ／Ｄコンバータを含む複数のアナログ回路のうち、所定のアナログ回路から出力されるＩＦ信号を選択する。４５′は少なくともＧＰＳ  Ｃ／Ａ符号、ＧＬＯＮＡＳＳ  Ｐ符号、ＧＬＯＮＡＳＳ  Ｃ／Ａ符号、Ｌ２ＣＭ符号、Ｌ２ＣＬ符号、Ｉ５符号、Ｑ５符号を発生する汎用ＰＲＮ符号発生回路である。キャリア除去回路４１、掛算器４２、積算器４３、キャリアＮＣＯ４４およびコードＮＣＯ４６部分については従来の信号処理回路の場合と同様である。このような汎用信号処理回路４０をチャンネル１からチャンネルＮまでＮチャンネル分備えている。
【００２３】
マイクロプロセッサ５０は汎用信号処理回路４０の所定チャンネルの入力選択回路４７、キャリアＮＣＯ４４、汎用ＰＲＮ符号発生回路４５′およびコードＮＣＯ４６に対して制御データの設定を行い、積算器４３の積算値を読み取る。これによりＧＰＳ衛星、ＳＢＡＳ衛星、ＧＬＯＮＡＳＳ衛星の各衛星からの信号を選択的に受信する。
【００２４】
なお、マイクロプロセッサ５０からの制御によって周波数シンセサイザ１２から出力される信号の周波数を制御可能にしておけば、ダウンコンバータ２１，３１およびＡ／Ｄコンバータ２２，３２をそれぞれ汎用の回路として設けておけばよい。すなわち、マイクロプロセッサ５０が周波数シンセサイザ１２を制御し、ダウンコンバータ２１，３１とＡ／Ｄコンバータ２２，３２によるアナログ回路を利用する測位システムに合わせる。例えばこの例ではダウンコンバータ２１およびＡ／Ｄコンバータ２２をＧＰＳ／ＳＢＡＳ用のアナログ回路として作用させ、ダウンコンバータ３１およびＡ／Ｄコンバータ３２をＧＬＯＮＡＳＳ用のアナログ回路として作用させる。
【００２５】
さて、次に図２に示した汎用ＰＲＮ符号発生回路４５′の構成について以降に説明する。
シフトレジスタを用いたＰＲＮ符号発生回路において、シフトレジスタの帰還形式には単純型（フィボナッチ型）とモジュラ型（ガロア型）の２種類がある。単純型は、シフトレジスタ各段の出力から帰還する値を計算し、その値をシフトレジスタの初段に入力する形式である。モジュラ型は、帰還する値をシフトレジスタの最終段の出力と前段の出力とからシフトレジスタ各段ごとに計算し、その値を入力する形式である。単純型とモジュラ型とは互いに可換であり、例えば図１４に示したＧＰＳ／ＳＡＢＡ  Ｃ／Ａ符号を発生する従来の単純型のＰＲＮ符号発生回路をモジュラ型に変換すると、図５に示すようになる。但し図１４と同様に、複数段のフリップフロップのうち、所定段数分をまとめて四角いブロックで示している。そのブロック内の数字はフリップフロップの段数を表している。このことは以降の各図においても同様である。また図６の（Ａ）はＧＬＯＮＡＳＳ  Ｐ符号、（Ｂ）はＧＬＯＮＡＳＳ  Ｃ／Ａ符号を発生するＰＲＮ符号発生回路であるが、これをモジュラ型に変換すると同図の（Ｃ），（Ｄ）のようになる。また図８の（Ａ）はＧＰＳ  Ｉ５／Ｑ５符号を発生するＰＲＮ符号発生回路であるが、これをモジュラ型に変換すると同図の（Ｂ）のようになる。
なお、図７はモジュラ型で表したＧＰＳ  Ｌ２ＣＭ／Ｌ２ＣＬ符号を発生するＰＲＮ符号発生回路を示している。
【００２６】
この発明はモジュラ型で汎用ＰＲＮ符号発生回路を構成する。
図３は汎用ＰＲＮ符号発生回路の回路図である。ここでＳＲ１，ＳＲ２はそれぞれシフトレジスタであり、ＳＲ１はフリップフロップＦＦ１〜ＦＦ１４を備え、ＳＲ２はフリップフロップＦＦ１〜ＦＦ１３を備えている。これらの各段間には排他的論理和回路ＥｘＯＲの一方の入力と出力およびスイッチＳＷｓを直列に挿入している。また、シフトレジスタの各排他的論理和回路の他方の入力とシフトレジスタの初段の入力との間にスイッチＳＷｆをそれぞれ設けている。
【００２７】
図４はシフトレジスタの各段間の構成を論理回路として表した図である。シフトレジスタの各段はＤ型フリップフロップであり、このように図３に示したスイッチＳＷｓ，ＳＷｆはそれぞれＡＮＤゲートＡＮＤｓ，ＡＮＤｆで構成し、それらの出力を排他的論理和回路ＥｘＯＲに入力する。このＥｘＯＲの出力は次段のフリップフロップの入力に与える。ＡＮＤｓの一方の入力には前段のフリップフロップの出力を与え、他方の入力にスイッチＳＷｓ制御信号を与える。またＡＮＤｆの一方の入力にスイッチＳＷｆ制御信号を与え、他方の入力に初段の入力へ帰還する信号を与える。
【００２８】
図３においてスイッチＳＷ２は、図に示したように上側に接続している状態でシフトレジスタＳＲ１の終段ＦＦ１４の出力が初段ＦＦ１の入力に戻る。この時スイッチＳＷｓをすべてオン状態（導通状態）にすれば、ＳＲ１は１４段（１４ビット）のシフトレジスタとして作用する。そして、任意の段の排他的論理和回路ＥｘＯＲに対するスイッチＳＷｆのオン／オフ状態を定めることによって、１４ビットのシフトレジスタによる任意のＭ系列符号を発生させることができる。また、この例で１４段のシフトレジスタのうち左側から順にスイッチＳＷｓをオフしていき、これとともにそのオフしたスイッチＳＷｓのうち最も右側のスイッチＳＷｓにつながっている排他的論理和回路ＥｘＯＲのもう一方の入力側のスイッチＳＷｆをオンすることによって、その排他的論理和回路ＥｘＯＲの右側の段が初段として作用する。例えば、ＳＷｓ１をオフし、残るスイッチ（図では現れていないが、連番を付したとしてＳＷｓ２〜ＳＷｓ１３に相当するスイッチ）をオン状態とし、ＳＷｆ１をオンすると、ＦＦ２が初段のフリップフロップとして作用する。このとき、ＦＦ２〜ＦＦ１４で１３ビットのシフトレジスタとして作用することになる。
【００２９】
このように、右詰めで必要な段数のフリップフロップを用い、最も右側の段を常に終段とし、１４ビット以下の任意のビット数のシフトレジスタによるＭ系列符号を発生させることができる。
【００３０】
シフトレジスタＳＲ２の構成も基本的に第１のシフトレジスタＳＲ１と同様である。但し、この例ではフリップフロップの段数が１３段であり、左端のフリップフロップＦＦ１の入力に排他的論理和回路ＥｘＯＲおよびスイッチＳＷ４，ＳＷ１を設けている。スイッチＳＷｓ１〜ＳＷｓ１２をオンするとともにスイッチＳＷ１をオフし、スイッチＳＷ４をオンすれば１３ビットのシフトレジスタとして作用し、それにより１３ビットのシフトレジスタによるＭ系列符号が発生する。そして、ＳＷｆ１〜ＳＷｆ１３の状態によって任意のＭ系列符号を発生させることができる。
【００３１】
そこで、スイッチＳＷ３をオフ状態とすれば、シフトレジスタＳＲ２によるＭ系列符号をＰＲＮ符号として出力できる。またスイッチＳＷ３をオンすれば、シフトレジスタＳＲ１によるＭ系列符号と、シフトレジスタＳＲ２によるＭ系列符号との排他的論理和出力をＰＲＮ符号として出力できる。ここでＳＲ１とＳＲ２の用いるビット数ｎを等しくすれば、ゴールド符号をＰＲＮ符号として出力できる。
【００３２】
また、スイッチＳＷ２を図における下側に導通させ、スイッチＳＷ１をオンすれば、シフトレジスタＳＲ１の終段の出力がＳＲ２の初段に入力される。そしてＳＲ２の終段の出力がＳＲ１の初段に帰還される。この状態で１４＋１３＝２７ビットのシフトレジスタとして作用する。そこで、ＳＷ３をオフすれば２７ビットのシフトレジスタによるＭ系列符号をＰＲＮ符号として発生させることができる。また、ＳＲ１のＳＷｓ１〜ＳＷｓ１３およびＳＲ２のＳＷ１，ＳＷｓ１〜ＳＷｓ１２を順にオフしていき、オフしたスイッチＳＷｓにつながっている排他的論理和回路ＥｘＯＲのもう一方の入力側のスイッチＳＷｆをオンすることによって、２７ビット以下の任意のビット数のシフトレジスタによるＭ系列符号を発生させることができる。
【００３３】
図３において６１はシフトレジスタＳＲ１に対するデコード／リセット回路、６２はＳＲ１，ＳＲ２に対するデコード／リセット回路である。６１はシフトレジスタＳＲ１の内容が設定値に達したとき、または以前の設定時刻から所定クロック数だけ経過したとき、ＳＲ１の内容を次のクロックで初期値に設定する。また、６２はシフトレジスタＳＲ１，ＳＲ２の内容が所定値に達したとき、または以前の設定時刻から所定クロック数だけ経過したとき、ＳＲ１，ＳＲ２の内容を初期値に設定する。これにより、Ｍ系列符号やゴールド符号の一部をＰＲＮ符号として発生させることができる。
【００３４】
次に、図３に示した汎用ＰＲＮ符号発生回路を用いて各種ＰＲＮ符号を発生させるための設定について説明する。
まず、この実施形態では、次のＰＲＮ符号を発生させるものとする。
【００３５】
2004201005.tif 000003
この６つのＰＲＮ符号を発生させるためには、これらの符号のうちビット数が最も大きな２７ビットであるＧＰＳ  Ｌ２ＣＭおよびＧＰＳ  Ｌ２ＣＬに合わせて、最低２７ビットのシフトレジスタが必要である。そこで、図３に既に示したように、２つのシフトレジスタＳＲ１を１４ビット、ＳＲ２を１３ビットとし、合わせて２７ビットとする。
【００３６】
図３に示した汎用ＰＲＮ符号発生回路を用いて、上記６種類のＰＲＮ符号を選択的に発生させるための設定内容を図９に示す。但し、図の煩雑化を避けるため、各帰還経路とデコード／リセット回路を省略している。図９においてドットパターンで塗り潰した範囲が実際にシフトレジスタとして作用させる部分である。シフトレジスタ内の数字はフリップフロップの段番号を表している。このように、発生すべきＰＲＮ符号に必要なシフトレジスタのビット数が、実装したシフトレジスタＳＲ１，ＳＲ２のビット数に満たない場合は、前述したとおりシフトレジスタＳＲ１，ＳＲ２を右詰めで用いる。これにより帰還やＰＲＮ符号出力に用いる出力部が統一できるので、例えばシフトレジスタの各段の出力を選択して帰還させたり出力させたりする選択回路が不要となる。その結果、全体の回路規模が大幅に縮小化できる。
【００３７】
なお、図６の（Ｂ）に示したように、ＧＬＯＮＡＳＳ  Ｃ／Ａ符号はシフトレジスタの最終段から出力されていない。しかしながら、この例では最終段の出力は位相が２チップ分ずれているだけであるため、初期値を２チップ分ずれた位置からスタートさせれば正しい位相のＧＬＯＮＡＳＳ  Ｃ／Ａ符号を発生させることができる。
【００３８】
この発明の汎用ＰＲＮ符号発生回路の第１の特徴はシフトレジスタの帰還形式をモジュラ型に統一したことである。単純型と比較すると、信号伝搬路上に２つ以上の排他的論理和回路が従属接続されていないので、信号伝搬遅延による動作周波数の制限を受けない。その結果、モジュラ型は高速動作が可能であり、回路規模も小さくできる。
【００３９】
第２の特徴は、図３に示した各スイッチでシフトレジスタに対する帰還およびレジスタの出力を適切に選択することにより、シフトレジスタの全ビット数に応じた任意のＭ系列符号と、その半分のビット数のシフトレジスタを２つ用いて任意のゴールド符号が生成できることである。すなわち、多種のＰＲＮ符号への対応が、シフトレジスタを共用して実現可能となるため、各信号処理回路に汎用のＰＲＮ符号発生回路をもたせるにも関わらず、信号処理チャンネルの回路規模が削減できる。
【００４０】
第３の特徴は、一方のシフトレジスタに対するリセットと両方のシフトレジスタに対するリセットを独立に行えることである。これにより、Ｍ系列符号やゴールド符号だけでなく、符号長の長い系列の一部を用いるＰＲＮ符号や、２つのシフトレジスタの周期が異なるＰＲＮ符号をも発生させることができる。
【００４１】
また、ＧＡＬＩＬＥＯや準天頂衛星システムなどの新たな衛星航法システムで採用されるＰＲＮ符号が、汎用ＰＲＮ符号発生回路で生成可能であれば、改めてＰＲＮ符号発生回路を設計する必要が無くなり、新システムへの迅速な対応が可能となる。
【００４２】
次に、他の実施形態に係る汎用ＰＲＮ符号発生回路の構成を図１０・図１１を参照して説明する。
図１０は汎用ＰＲＮ符号発生回路のブロック図である。ここでＳＲ１，ＳＲ２はそれぞれ例えば１４ビットのシフトレジスタである。ＳＲ１の各段の出力は選択帰還制御回路６４，６５および出力制御回路６６へ入力している。同様に、ＳＲ２の各段の出力も選択帰還制御回路６４，６５および出力制御回路６６へ入力している。選択帰還制御回路６４，６５の出力はそれぞれＳＲ１，ＳＲ２の初段へ帰還させている。出力制御回路６６は、ＳＲ１の所定段の出力とＳＲ２の所定段の出力の排他的論理和、ＳＲ１の所定段の出力、ＳＲ２の所定段の出力のいずれかをＰＲＮ符号として出力する。デコード／リセット回路６１はシフトレジスタＳＲ１の内容が設定値に達したとき、または以前の設定時刻から所定クロック数だけ経過したとき、ＳＲ１の内容を次のクロックで初期値に設定する。また、デコード／リセット回路６２はシフトレジスタＳＲ１，ＳＲ２の内容が所定値に達したとき、または以前の設定時刻から所定クロック数だけ経過したとき、ＳＲ１，ＳＲ２の内容を初期値に設定する。さらに、デコード／リセット回路６３は、シフトレジスタＳＲ２の内容が設定値に達したとき、または以前の設定時刻から所定クロック数だけ経過したとき、ＳＲ２の内容を次のクロックで初期値に設定する。
【００４３】
図１１は、図１０に示したシフトレジスタＳＲ１と選択帰還制御回路６４の具体的構成例を示す回路図である。ここで、シフトレジスタＳＲ１の各段はＤ型フリップフロップで構成している。選択帰還制御回路６４はＡＮＤ−ＥｘＯＲ回路７３と設定回路７２とから構成している。シフトレジスタＳＲ１およびＳＲ２の各段の出力はＡＮＤ−ＥｘＯＲ回路７３の各ＡＮＤゲートの一方の入力にそれぞれ入力している。また、各ＡＮＤゲートの他方の入力には設定回路７２からの制御信号を与えている。これらのＡＮＤゲートの出力はＥｘＯＲゲートへ入力している。この回路によって、シフトレジスタＳＲ１およびＳＲ２の所定段の出力信号の多入力排他的論理和の結果をＳＲ１の初段へ帰還させる。したがって、設定回路７２から出力する制御信号に応じてシフトレジスタの出力段を選択して、その和の値を初段へ帰還させる単純型のＭ系列符号発生回路として作用する。
【００４４】
また図１１において、段間回路７４はシフトレジスタＳＲ１の各段を構成するＤ型フリップフロップの間に設けている。同図の（Ｂ）はその段間回路７４の構成を示している。このようにＡＮＤゲートの一方の入力にはＳＲ１の初段のフリップフロップへ帰還する信号と設定回路７１からの制御信号を与え、その出力を排他的論理和回路ＥｘＯＲに入力する。ＥｘＯＲの他方の入力には前段からの出力を与え、このＥｘＯＲの出力を次段へ送る。
【００４５】
設定回路７１から段間回路７４のＡＮＤゲートへ与えられる制御信号が１のとき、ＳＲ１の初段のフリップフロップへの帰還信号と前段のフリップフロップの出力との和（排他的論理和）が次段のフリップフロップへ入力されることになる。したがって、この設定回路７１と段間回路７４を備えたことによってモジュラ型のＭ系列符号発生回路として作用する。
【００４６】
なお、モジュラ型のＭ系列符号発生回路として作用させる場合には、終段として用いるフリップフロップの出力がそのまま初段へ帰還されるように、設定回路７２から出力する制御信号を定める。また、単純型のＭ系列符号発生回路として作用させる場合には、設定回路７１からすべて０を出力して、段間回路７４が前段フリップフロップの出力を次段のフリップフロップへ単に与えるようにする。
【００４７】
図１０のもう一方のシフトレジスタＳＲ２および選択帰還制御回路６５の構成も図１１に示したものと同様である。
【００４８】
選択帰還制御回路６４は帰還信号をシフトレジスタＳＲ１の各段およびシフトレジスタＳＲ２の各段から選択的に帰還でき、また、選択帰還制御回路６５も帰還信号をＳＲ１の各段およびＳＲ２の各段から選択的に帰還できるので、２つのシフトレジスタＳＲ１、ＳＲ２を連結して１本のシフトレジスタとして用いることもできる。例えばＳＲ１の終段出力をＳＲ２の初段へ送り、ＳＲ１またはＳＲ２の所定段からの出力を取り出すようにすれば、この場合、２８ビット以下の任意のビット数のシフトレジスタを用いたＭ系列符号を発生させることができる。また、出力制御回路６６が２つのシフトレジスタＳＲ１，ＳＲ２の出力の排他的論理和を出力することによって、ゴールド符号を発生させることができる。さらに、この例では、ＳＲ１，ＳＲ２のいずれか一方または両方が設定値になったとき、または以前の設定時刻から所定クロック数だけ経過したとき、ＳＲ１またはＳＲ２を初期化するデコード／リセット回路を設けたので、Ｍ系列符号やゴールド符号だけでなく、符号長の長い系列の一部を用いるＰＲＮ符号や、２つのシフトレジスタの周期が異なるＰＲＮ符号をも発生させることができる。
【００４９】
なお、実施形態で示した各測位システムで用いられる信号は、一般的には衛星から送信されるが、この発明の汎用測位用受信機は衛星から送信される電波を利用するものに限らない。地上や地下空間内で送信される同様フォーマットの電波を受信して測位を行う測位形態にも同様に適用できる。
【００５０】
【発明の効果】
この発明によれば、各段間に排他的論理和回路の出力と一方の入力およびスイッチを直列に挿入したシフトレジスタと、前記排他的論理和回路の他方の入力と初段の入力との間にスイッチを挿入した選択的帰還回路とを備えてモジュラ型（ガロア型）によるＭ系列符号発生回路を構成したので、帰還する位置を定めることによって、およびどの段を初段として用いるかを定めることによって、高速動作可能で小規模な回路で構成できる。
また、この発明によれば、第１・第２の２組のシフトレジスタを備えるとともに、第１のシフトレジスタの終段出力を第２のシフトレジスタの初段へ選択的に入力する第１のスイッチと、第１または第２のシフトレジスタの終段出力を選択して第１のシフトレジスタの初段へ入力する第２のスイッチと、第１・第２のシフトレジスタの終段出力の排他的論理和出力または第２のシフトレジスタの終段出力を選択する第３のスイッチを設けたことにより、２つのＭ系列ＰＲＮ符号発生器を組み合わせてゴールド符号が生成でき、また２つのシフトレジスタを直列に連結することによってビット数の長いＭ系列符号も生成できるようになる。
【００５１】
また、この発明によれば、それぞれ所定ビット数の第１・第２のシフトレジスタと、第１・第２のシフトレジスタの各段の出力のうち所定段の出力を選択するとともに、それらの排他的論理和を第１または第２のシフトレジスタの初段へ帰還する選択帰還制御回路と、第１・第２のシフトレジスタの各段の出力のうち所定段の出力、または第１・第２のシフトレジスタの各段の出力のうちそれぞれ所定段の出力の排他的論理和を外部へ出力する出力制御回路とを備えたことにより、単純型（フィボナッチ型）によるＭ系列符号発生回路として作用し、出力を取り出す位置を定めることによって、およびどの段を終段として用いるかを定めることによって、任意のＭ系列符号が生成できる。また２つの任意のＭ系列符号の排他的論理和を任意のゴールド符号として発生させることができる。
【００５２】
また、この発明によれば、前記第１・第２のシフトレジスタの各段の出力が設定値になったとき、または以前の設定時刻から所定クロック数だけ経過したとき、第１・第２のシフトレジスタをそれぞれ初期化する回路と、第１または第２のシフトレジスタの各段の出力が設定値になったとき、または以前の設定時刻から所定クロック数だけ経過したとき、該第１または第２のシフトレジスタを初期化する回路とを備えたことにより、Ｍ系列符号やゴールド符号の一部を用いたＰＲＮ符号や２つのシフトレジスタで周期の異なるＭ系列符号を組み合わせてなるＰＲＮ符号が生成できるようになる。
【００５３】
また、この発明によれば、上記構成の汎用ＰＲＮ符号発生回路と、入力信号のＰＲＮ符号位相の検出用回路と、ＰＲＮ符号位相・周波数を制御する回路とを備えた汎用信号処理回路と、受信すべき測位信号に応じて前記汎用信号処理回路のＰＲＮ符号周波数・位相をそれぞれ制御するとともに、該ＰＲＮ符号位相を検出し、前記ＰＲＮ符号位相を捕捉追尾制御して測位用データを求め、該測位用データに基づいて測位演算を行う信号処理プログラム実行手段とを備えたことにより、様々な測位用衛星から送信されるＰＲＮ符号で変調された電波を受信点で受信し、受信点の測位を行うことができる。しかも、このように汎用ＰＲＮ符号発生回路を用いて、複数種の測位システムで用いられるＰＲＮ符号に対応させたことにより、汎用信号処理回路および信号処理プログラム実行手段をそれぞれ汎用化でき、随時必要な測位システムで用いられる測位用衛星からの信号を受信できるようになる。
【図面の簡単な説明】
【図１】実施形態に係る汎用測位用受信機の構成を示すブロック図
【図２】同汎用測位用受信機のアナログ回路および汎用信号処理回路部分を具体的に示したブロック図
【図３】汎用ＰＲＮ符号発生回路の構成を示す回路図
【図４】同汎用ＰＲＮ符号発生回路の各段間の構成を示す論理回路図
【図５】モジュラ型で表したＧＰＳ／ＳＢＡＳ  Ｃ／Ａ符号発生回路の回路図
【図６】ＧＬＯＮＡＳＳ  Ｐ，Ｃ／Ａ符号の発生回路
【図７】ＧＰＳ  Ｌ２ＣＭ，ＣＬ符号の発生回路
【図８】ＧＰＳ  Ｉ５，Ｑ５符号の発生回路
【図９】汎用ＰＲＮ符号発生回路の設定状態を示す図
【図１０】他の実施形態に係る汎用ＰＲＮ符号発生回路の構成を示すブロック図
【図１１】同汎用ＰＲＮ符号発生回路におけるシフトレジスタと選択帰還制御回路の構成を示す論理回路図
【図１２】従来のＧＮＳＳ受信機の構成を示すブロック図
【図１３】従来の信号処理回路の構成を示すブロック図
【図１４】従来のＧＰＳ／ＳＢＡＳ  Ｃ／Ａ符号発生回路
【符号の説明】
１−アンテナ
５−マイクロプロセッサ
４０−汎用信号処理回路
６１，６２−デコーダー／リセット回路
７１，７２−設定回路
７３−ＡＮＤ−ＥｘＯＲ回路
７４−段間回路
【図１】
2004201005.tif 000004
【図２】
2004201005.tif 000005
【図３】
2004201005.tif 000006
【図４】
2004201005.tif 000007
【図５】
2004201005.tif 000008
【図６】
2004201005.tif 000009
【図７】
2004201005.tif 000010
【図８】
2004201005.tif 000011
【図９】
2004201005.tif 000012
【図１０】
2004201005.tif 000013
【図１１】
2004201005.tif 000014
【図１２】
2004201005.tif 000015
【図１３】
2004201005.tif 000016
【図１４】
2004201005.tif 000017