(57)【要約】【課題】本発明は、簡易な構成で周期性ノイズを一段と効果的に低減できるようにする。【解決手段】本発明は、周期性ノイズＮと周期的に相関性の高い参照入力信号Ｘを必要とすることなく巡回型自走式カウンタ４２によって自発的に生成したタイミング信号にのみ基づいて当該周期性ノイズＮの特性に近い擬似ノイズ信号Ｙkを生成し、当該擬似ノイズ信号Ｙkを主要入力信号Ｓ２から減算することにより、参照入力信号Ｘを必要としない簡易な構成でかつ容易に主要入力信号Ｓ２から周期性ノイズＮだけを一段と効果的に低減することができる。【選択図】        図１
2004192666.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に混入した周期性ノイズを低減するノイズ低減装置において、
上記周期性ノイズが発生する周期に近似した一定の繰返シーケンスに応じたタイミング信号を生成する自走式カウンタ手段と、
上記自走式カウンタ手段によって生成した上記タイミング信号に基づいて環状バッファに格納されたフィルタ係数を順次読み出すことにより上記周期性ノイズの特性に近い擬似ノイズ信号を生成する適応フィルタ手段と、
上記入力信号から上記擬似ノイズ信号を減算することにより上記周期性ノイズを除去する演算手段と
を具えることを特徴とするノイズ低減装置。
【請求項２】
上記適応フィルタ手段によって生成した上記擬似ノイズ信号に対して所定のデータ補間処理を施すことにより上記擬似ノイズ信号に代えて上記周期性ノイズの特性に酷似した新たな補間擬似ノイズ信号を生成するデータ補間手段と
を具えることを特徴とする請求項１に記載のノイズ低減装置。
【請求項３】
上記データ補間手段は、上記自走式カウンタ手段によって生成される上記タイミング信号に応じた所定の補間係数を用いて上記データ補間処理を施すことによって上記補間擬似ノイズ信号を生成する
ことを特徴とする請求項２に記載のノイズ低減装置。
【請求項４】
上記適応フィルタ手段の上記環状バッファに格納されるべき上記フィルタ係数のデータ数Ｌは、上記擬似ノイズ信号のサンプリング周波数Ｆ、当該擬似ノイズ信号が取り得る最大周期Ｔについて、次式
【数１】
2004192666.tif 000009
の関係で示される
ことを特徴とする請求項１に記載のノイズ低減装置。
【請求項５】
入力信号に混入した周期性ノイズを低減するノイズ低減方法において、
上記周期性ノイズが発生する周期に近似した繰返シーケンスに応じたタイミング信号を生成する自走式カウンタ手段によって生成した上記タイミング信号に基づいて環状バッファに格納されたフィルタ係数を順次読み出すことにより上記周期性ノイズの特性に近い擬似ノイズ信号を生成する擬似ノイズ信号生成ステップと、
上記入力信号から上記擬似ノイズ信号を減算することにより上記周期性ノイズを除去する演算ステップと
を具えることを特徴とするノイズ低減方法。
【請求項６】
上記擬似ノイズ信号生成ステップで生成した上記擬似ノイズ信号に対して所定のデータ補間処理を施すことにより上記擬似ノイズ信号に代えて上記周期性ノイズの特性に酷似した新たな補間擬似ノイズ信号を生成するデータ補間ステップと
を具えることを特徴とする請求項５に記載のノイズ低減方法。
【請求項７】
上記データ補間ステップは、上記自走式カウンタ手段によって生成される上記タイミング信号に応じた所定の補間係数を用いて上記データ補間処理を施すことによって上記補間擬似ノイズ信号を生成する
ことを特徴とする請求項６に記載のノイズ低減方法。
【請求項８】
上記環状バッファに格納されるべき上記フィルタ係数のデータ数Ｌは、上記擬似ノイズ信号のサンプリング周波数Ｆ、当該擬似ノイズ信号が取り得る最大周期Ｔについて、上述の（１）式の関係で示される
ことを特徴とする請求項５に記載のノイズ低減方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はノイズ低減装置及びノイズ低減方法に関し、例えば回転ドラムを回転駆動したときに周期性ノイズを発生するディジタルビデオカメラに適用して好適なものである。
【０００２】
【従来の技術】
従来、ディジタルビデオカメラに内蔵されている回転ドラムモータを回転駆動する際に発生する周期性ノイズを当該ディジタルビデオカメラの主要入力信号からキャンセルするものとして同期式適応フィルタ（例えば、特許文献１及び特許文献２参照）を用いた適応ノイズ低減装置がある。
【０００３】
ここで、一般的な適応ノイズ低減装置の概念について説明する。例えば図８に示すように、適応ノイズ低減装置１では、端子２からの主要入力信号Ｓ１と端子３からの周期性ノイズＮとが模式的に加算器４で単純加算され、その結果得られる主要入力信号Ｓ２が加算器５の＋端子に入力される。
【０００４】
また適応ノイズ低減装置１は、周期性ノイズＮの周期と極めて相関性の高い参照入力信号Ｘを端子６から入力するようになされており、当該参照入力信号ＸをＬＭＳ(Least Mean Square)適応フィルタ回路部１０の適応フィルタ７及びＬＭＳ演算回路８に入力する。
【０００５】
ここで参照入力信号Ｘとは、ディジタルビデオカメラに内蔵されている回転ドラムモータが例えば9000[rpm]で回転する場合に、基底周波数150[Hz]で発生する電磁音やテープ叩き音等の周期性ノイズ（メカニカルノイズ）Ｎの周期が既知であることを前提として生成された信号である。
【０００６】
ＬＭＳ適応フィルタ回路部１０のＬＭＳ演算回路８は、適応フィルタ７の適応フィルタ係数ＷをＬＭＳアルゴリズムに従って適宜更新することにより当該適応フィルタ７で周期性ノイズＮの周波数特性に近い擬似ノイズ信号Ｙを生成させ、これを適応フィルタ出力として加算器５の−端子へ出力する。
【０００７】
加算器５は、次式
【０００８】
【数２】
2004192666.tif 000003
【０００９】
に示すように、周期性ノイズＮの混入した主要入力信号Ｓ２から擬似ノイズ信号Ｙを減算することにより当該周期性ノイズＮを除去し、当該主要入力信号Ｓ１の推定値である主要入力信号Ｓ３を出力すると共に、当該主要入力信号Ｓ３をステップゲイン回路９へ送出する。
【００１０】
ステップゲイン回路９は、主要入力信号Ｓ３に残留するエラー信号成分に対してゲインコントロール処理を行い、その結果得られる残差信号ＥをＬＭＳ適応フィルタ回路部１０のＬＭＳ演算回路８へ帰還させるようになされている。
【００１１】
ここで、ステップゲイン回路９によりエラー信号成分をゲインコントロールする際のステップゲインはステップサイズとも呼ばれ、ＬＭＳアルゴリズムにおける収束スピードを決定するパラメータとしての係数μである。
【００１２】
適応ノイズ低減装置１では、この係数μが大きいと収束スピードが速くなるが収束後の精度が低下し、逆に係数μが小さいと収束スピードは遅くなるが収束後の精度が向上するため、使用する適応システム条件に応じて最適化して設定されるようになされている。
【００１３】
ＬＭＳ演算回路８は、ＬＭＳアルゴリズムに従い残差信号Ｅと参照入力信号Ｘとに基づいて適応フィルタ７の適応フィルタ係数Ｗを適宜更新することによって残差信号Ｅのエラー信号成分が最小となるような帰還ループを構築するようになされている。
【００１４】
次に、ＬＭＳ適応フィルタ回路部１０について説明する。図８との対応部分に同一符号を付して示す図９において、ＬＭＳ適応フィルタ回路部１０は適応フィルタ７とＬＭＳ演算回路８とによって構成されている。
【００１５】
適応フィルタ７は、ＦＩＲ(Finite Impulse Response)フィルタで構成されており、それぞれのタップにある適応フィルタ係数Ｗ0〜ＷｍをＬＭＳアルゴリズムに従って適応的に更新していくようになされている。
【００１６】
ここでは、適応フィルタ７として（ｍ＋１）タップのＦＩＲフィルタを示しており、単位サンプリング時間当りの遅延を行う遅延素子１１1〜１１ｍと、適応フィルタ係数乗算用の乗算器１２0〜１２ｍと、当該乗算器１２0〜１２ｍの出力を累積加算するための加算器１３とによって構成されている。
【００１７】
適応フィルタ７は、乗算器１２0〜１２ｍからの出力を次式
【００１８】
【数３】
2004192666.tif 000004
【００１９】
で示すように加算器１３で全て累積加算し、その累積加算結果のフィルタ出力を擬似ノイズ信号Ｙとして加算器５の−端子へ出力するようになされている。
【００２０】
つまり、擬似ノイズ信号Ｙは単位サンプリング時間における適応フィルタ係数Ｗｊ（ｊ＝０〜ｍ）と、参照入力信号Ｘｉ（ｉ＝０〜ｍ）との（ｍ＋１）タップの畳み込み演算によって求められるが、ここでは参照入力信号Ｘｉとしてインパルス（単位サンプリング時間幅で振幅「１」のパルス信号）が入力される。
【００２１】
ＬＭＳ演算回路８は、参照入力信号Ｘと残差信号Ｅとに基づいて、次式
【００２２】
【数４】
2004192666.tif 000005
【００２３】
に従ってそれぞれの適応フィルタ係数Ｗ0〜Ｗｍを単位サンプリング時間毎に更新していくようになされている。
【００２４】
この（４）式において、それぞれの小文字ｋはサンプリング時間の経過を表しており、ｋサンプリング目のＷkが現在の適応フィルタ係数だとすれば、Ｗk−1は１周期前におけるｋ−１サンプリング目（１サンプリング過去）の適応フィルタ係数を表している。
【００２５】
また係数μは、上述のステップゲイン回路９によるステップゲインであり、Ｅk−1及びＸk−1については１サンプリング過去の残差信号と参照入力信号を表している。
【００２６】
このようにＬＭＳ演算回路８は、残差信号Ｅに含まれている参照入力信号Ｘと相関性の高いエラー信号成分を常に最小にするべく上述の（４）式に従って適応フィルタ７における適応フィルタ係数Ｗkを単位サンプリング時間毎に逐次演算して更新することにより、主要入力信号Ｓ３に残留するエラー信号成分を最小にし得るようになされている。
【００２７】
続いて、従来の適応ノイズ低減装置の具体的な構成について説明する。図８との対応部分に同一符号を付して示す図１０に示すように、適応ノイズ低減装置２０は、端子２からの主要入力信号Ｓ１と端子３からの周期性ノイズＮとが模式的に加算器４で単純加算され、その結果得られる主要入力信号Ｓ２が加算器５の＋端子に入力される。
【００２８】
また適応ノイズ低減装置２０は、適応信号処理回路２１から供給される擬似ノイズ信号Ｙkを加算器５の−端子に入力し、主要入力信号Ｓ２から当該擬似ノイズ信号Ｙkを減算することにより主要入力信号Ｓ３を出力すると共に、ステップゲイン回路９を介して当該主要入力信号Ｓ３の残差信号Ｅkにステップゲインの係数μの２倍である２μを乗算することにより得た２μＥkを適応信号処理回路２１にフィードバックする。
【００２９】
なお適応ノイズ低減装置２０は、周期性ノイズＮの周期と相関性の高い参照入力信号Ｘを端子２９から適応信号処理回路２１に入力すると共に、端子３０から主要入力信号Ｓ１及び周期性ノイズＮのサンプリング周波数と一致したサンプリングクロックＳＣＬＫを適応信号処理回路２１に入力するようになされている。
【００３０】
適応信号処理回路２１は、適応フィルタ７と同様のＬＭＳアルゴリズムを用いて、アキュムレータ２６により上述の（４）式に従って適応フィルタ係数Ｗkの更新を行うようになされており、その処理は端子３０から入力されるサンプリングクロックＳＣＬＫに同期して実行するようになされている。
【００３１】
実際上、適応信号処理回路２１は、端子３０からのサンプリングクロックＳＣＬＫと、端子２９からの参照入力信号Ｘとをサンプルカウンタ２２に入力し、当該サンプルカウンタ２２によりドラム回転周期（参照入力信号Ｘが入力される間隔）をサンプリングクロックＳＣＬＫでカウントすることにより得られたカウント値をタイミング発生回路２４へ送出する。
【００３２】
タイミング発生回路２４は、サンプルカウンタ２２から供給されたカウント値に基づいてドラム回転周期に合わせた所定間隔（すなわち周期性ノイズＮの発生周期と一致した）のタイミングパルスを生成し、これをリードアドレス生成回路２３及びライトアドレス生成回路２５へ送出する。
【００３３】
リードアドレス生成回路２３は、タイミングパルスに基づいて０〜Ｍまでの（ｍ＋１）タップ分に相当するＸkアドレスを順に生成し、これを例えばＳＲＡＭ(Static Random Access Memory)で構成されるアキュムレータ２６のリードアドレスＸkとして供給する。
【００３４】
ライトアドレス生成回路２５は、タイミングパルスに基づいて０〜Ｍまでの（ｍ＋１）タップ分に相当するＸk-1アドレスを順に生成し、これをＳＲＡＭで構成されるアキュムレータ２６のライトアドレスとＸk-1して供給する。
【００３５】
アキュムレータ２６は、最大Ｍ＋１ワード（Ｍ＋１タップ）の所定ビット長のレジスタを有し、この実施例においてタップ数「Ｍ＋１」はドラム１回転周期内のサンプリングクロック数に合わせて設定され、当該ドラム１回転周期内の所定タイミングでリードアドレスＸkに従って指定されたアドレスのレジスタから順次読み出すことにより適応フィルタ係数Ｗkを出力し、若しくは適応フィルタ係数Ｗk-1をライトアドレスＸk-1に従って指定されたアドレスのレジスタに書き込むようになされている。
【００３６】
また加算器２８の一方の端子には、ステップゲイン回路９により残差信号Ｅkにステップゲインの係数μの２倍である２μを乗算した２μＥkが入力され、加算器２８の他方の端子にはアキュムレータ２６のリードアドレスＸkに従って読み出された適応フィルタ係数Ｗkが入力され、両者を加算した加算結果が単位サンプリング時間遅延回路２７を介して単位サンプリング時間遅延された適応フィルタ係数Ｗk-1としてアキュムレータ２６のライトアドレスＸk-1に従って書き込まれる。また同様に、アキュムレータ２６からは、リードアドレスＸkに従って、先程ライトアドレスＸk-1で指定されたアドレスに書き込んだときの１周期前の擬似ノイズ信号Ｙkが読み出される。
【００３７】
これにより適応ノイズ低減装置２０は、残差信号Ｅkに含まれ、参照入力信号Ｘと相関性の高いノイズ信号成分を常に最小にするべく、単位サンプリング時間毎に上述の（４）式で適応フィルタ係数Ｗkを順次更新して読み出すことにより得た擬似ノイズ信号Ｙkを加算器５に出力することにより、常にノイズ信号成分が最小に低減された主要入力信号Ｓ３を出力し得るようになされている。
【００３８】
ここで適応信号処理回路２１は、周期性ノイズＮを効果的に除去するために、周期性ノイズＮの周期に同期した参照入力信号Ｘを用いた同期式適応フィルタを使用しており、アキュムレータ２６のレジスタ数であるＭ＋１（以下、これをＬとする）は端子３０から入力されるサンプリングクロックのサンプリング周波数をＦ、端子２９から入力される参照入力信号Ｘの周期をＴとすれば、レジスタ数Ｌは、上述の（１）式で表される。
【００３９】
従って適応ノイズ低減装置２０は、周期性ノイズＮの周期と相関性の高い参照入力信号Ｘを端子２９から入力することにより、適応信号処理回路２１によって当該周期性ノイズＮの特性に近い擬似ノイズ信号Ｙkを生成することができ、当該擬似ノイズ信号Ｙkを用いてドラム１回転の基底周波数（例えば150[Hz]）の整数倍に相当する周期性ノイズＮ（高調波ノイズ）を全て除去し得るようになされている。
【００４０】
なお、適応ノイズ低減装置２０の適応信号処理回路２１は、ＬＭＳ適応フィルタ回路部１０の適応フィルタ７（図９）を実現するための回路の一例であり、除去すべきターゲットの周期性ノイズＮに相関性が高く端子２９から入力する参照入力信号Ｘは単位サンプリング時間幅で振幅「１」のインパルスであるため、サンプリングクロックＳＣＬＫ毎にＸ0〜Ｘｍへと順番に伝搬し、ｍ＋１サンプリングでAdr(M)Regのレジスタまで到達する。
【００４１】
従って適応フィルタ出力である擬似ノイズ信号Ｙkとしては、インパルスが伝搬したタップの適応フィルタ係数Ｗ0〜Ｗｍが順番に出力される（インパルスが伝搬していないタップでは振幅「０」となって適応フィルタ係数Ｗ0〜Ｗｍは出力されない）。というのも、参照入力信号Ｘが単位サンプリング時間幅で振幅「１」のインパルスであるため、「１」に適応フィルタ係数を乗算した結果も当該適応フィルタ係数Ｗ0〜Ｗｍそのものになるからである。
【００４２】
このような動作は、アキュムレータ２６におけるAdr(0)Reg〜Adr(M)Regの各レジスタに適応フィルタ係数Ｗ0〜Ｗｍを書き込んでおき、これを順番に読み出すことによって実現される。
【００４３】
このとき適応フィルタ係数Ｗ0〜Ｗｍの更新は、上述の（４）式と同様に、アキュムレータ２６による適応フィルタ係数Ｗkを、単位サンプリング時間毎に１周期前の適応フィルタ係数Ｗk-1と、残差信号Ｅk-1と参照入力信号Ｘk-1とに基づいて演算することにより順番に書き込む。
【００４４】
ところで、このときの参照入力信号Ｘk-1はインパルスであるため、「１」に置き換えることで無視して簡略化すると共に、適応フィルタ係数Ｗk-1については単位サンプリング時間遅延回路２７を介して単位サンプリング時間遅延させて生成し、演算を行っている。
【００４５】
このように適応ノイズ低減装置２０は、アキュムレータ２６に適応フィルタ７（図８及び図９）のタップ数分のレジスタを用意し、（４）式に従ってドラム回転周期に合わせて単位サンプリング時間毎に０〜ＭまでのリードアドレスＸk／ライトアドレスＸk-1を順番に生成することにより適応フィルタ７（図９）と等価な動作を実現させている。
【００４６】
【特許文献１】
特開平11-176113号公報（第７頁〜第８頁、図２）
【特許文献２】
特開平10-79588号公報（第４頁〜第６頁、図１及び図２）
【００４７】
【発明が解決しようとする課題】
次に、このような従来の適応ノイズ低減装置２０による適応信号処理の問題点であるビートノイズの発生メカニズムについて図１１〜図１３を用いて説明する。
【００４８】
ここで図１１及び図１２は、アキュムレータ２６内におけるAdr(0)Reg〜Adr(M)Regの各レジスタのデータを各ドラム回転周期毎に読み出す際のアドレスパターンのデータ配列を示しており、それぞれ読み出されるデータは所定ビット長を持つ適応フィルタ係数Ｗ0〜Ｗｍである。
【００４９】
図１１で示されたアドレスパターンのデータ配列は、図１３におけるドラム回転周波数とサンプリングクロックＳＣＬＫとの関係で示されるモードＤ（ドラム回転周波数150[Hz]、サンプリング周波数48[KHz]）が選択された場合の一例であって、このときドラム１回転中のサンプリング数は48[KHz]／150[Hz]＝320となる。
【００５０】
従って、アキュムレータ２６内に必要とするアドレス数（タップ数）はAdr(0)Reg〜Adr(319)Regの計３２０個となり、ドラム回転周期１〜ドラム回転周期４以降のいずれにおいても変わることはない。
【００５１】
図１１のアドレスパターンによるデータ配列の例では、図中左上から右下へ向かって時間が流れ、サンプルカウンタ２２（図１０）によってドラム回転周期をサンプリングクロックＳＣＬＫでカウントし、そのカウント値に従ってドラム回転周期毎にAdr(0)Data〜Adr(319)Dataまでアドレス生成された時のデータ列が示されている。
【００５２】
この場合、周期性ノイズＮが発生する各ドラム回転周期に対して、アキュムレータ２６によってAdr(0)Reg〜Adr(319)Regの計３２０個の各レジスタからAdr(0)Data〜Adr(319)Dataの順番で読み出されるデータ列すなわち擬似ノイズ信号Ｙkは常に一定で変わることがないため、加算器５で主要入力信号Ｓ２から擬似ノイズ信号Ｙkを減算したときに周期性ノイズＮのノイズ信号成分を完全に除去することができ、ビートノイズ状の処理残留音が発生することはない。
【００５３】
これに対して、図１２で示されたアドレスパターンのデータ配列は、図１３におけるドラム回転周波数とサンプリングクロックとの関係で示されるモードＣ（ドラム回転周波数150[Hz]、サンプリング周波数32[KHz]）が選択された場合の一例であって、このときドラム１回転中のサンプリング数は32[KHz]／150[Hz]≒213.33となる。
【００５４】
従って、アキュムレータ２６内に必要とするアドレス数（タップ数）はAdr(0)Reg〜Adr(213)Regの最大２１４個となるが、上述の周波数比には端数が存在するため、ドラム回転周期毎にAdr(M)RegのＭの値が「２１２」と「２１３」の間を一定の繰り返し周期で変化することになる。
【００５５】
図１２のアドレスパターンによるデータ配列の例でも、図中左上から右下へ向かって時間が流れ、サンプルカウンタ２２（図１０）によってドラム回転周期をサンプリングクロックＳＣＬＫでカウントし、そのカウント値に従って各ドラム回転周期毎にAdr(0)Data〜Adr(212)DataもしくはAdr(213)Dataまでアドレス生成された時のデータ列が示されている。
【００５６】
モードＣにおけるアドレスパターンにおいては、まず左上のAdr(0)Dataから順次カウントされ、Adr(213)Dataの途中で端子２９から入力される参照入力信号Ｘをトリガーとしてアドレスリセットされてドラム回転周期１に対応するアドレスのカウントが終了し、順次右にドラム回転周期２、ドラム回転周期３、ドラム回転周期４、……と213.3アドレス周期間隔毎に同様のアドレスリセットがなされる。
【００５７】
ここで上述した端数（ドラム回転周期＝２１３．３アドレス）により、まずドラム回転周期１ではAdr(213)Dataの途中でアドレスリセットが成されるが、ドラム回転周期２ではAdr(212)Dataの途中となり、同様にドラム回転周期３ではAdr(212)Dataの最後（Adr(0)Dataの直前）でアドレスリセットが成され、ドラム回転周期４では再びAdr(213)Dataの途中でアドレスリセットが成され、以下同様の繰り返しパターンでアドレスリセットが繰り返されることとなる。
【００５８】
この場合、アドレスリセットが213.3アドレス周期間隔毎に行われるため、各ドラム回転周期における同一アドレス例えばAdr(1)Data（斜線で示す）のデータタイミングは各ドラム周期毎に上下方向のずれが生じてしまう。
【００５９】
これに対してドラムの回転により発生する周期性ノイズＮはドラム回転周期毎に一定であるため、上述のデータタイミングのずれが生じているアドレスパターンに従って読み出した各ドラム周期毎の擬似ノイズ信号Ｙkを主要入力信号Ｓ２から減算したとしても周期性ノイズＮのノイズ信号成分を完全に除去することはできず、この除去し切れなかったノイズ信号成分が上述の繰り返しパターン周期でビートノイズ状の処理残留音すなわちビートノイズとなって発生してしまう。
【００６０】
また適応ノイズ低減装置２０においては、ドラムを一定に回転させるためのサーボ回路によるジッタ（時間的に微細な振動）成分が参照入力信号Ｘに含まれていることが一般的に多く、この場合にはジッタ成分までも検出してしまって例えば図１１においてもアドレスパターンが一定ではなくなり、ノイズ低減効果を低下させてしまうという問題もあった。
【００６１】
本発明は以上の点を考慮してなされたもので、簡易な構成で周期性ノイズを一段と効果的に低減し得るノイズ低減装置及びノイズ低減方法を提案しようとするものである。
【００６２】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、入力信号に混入した周期性ノイズを低減する場合、周期性ノイズが発生する周期に近似した繰返シーケンスに応じたタイミング信号を生成する自走式カウンタ手段によって生成した当該タイミング信号に基づいて環状バッファに格納されたフィルタ係数を順次読み出すことにより周期性ノイズの特性に近い擬似ノイズ信号を生成し、入力信号から擬似ノイズ信号を減算することにより周期性ノイズを除去するようにする。
【００６３】
このように周期性ノイズと周期的に相関性の高い参照入力信号を必要とすることなく自走式カウンタ手段によって自発的に生成したタイミング信号にのみ基づいて当該周期性ノイズの特性に近い擬似ノイズ信号を生成し、当該擬似ノイズ信号を入力信号から減算することにより、参照入力信号を必要としない簡易な構成でかつ容易に入力信号から周期性ノイズだけを一段と効果的に低減することができる。
【００６４】
【発明の実施の形態】
以下、図面について、本発明の一実施の形態を詳述する。
【００６５】
（１）第１の実施の形態
図１０との対応部分を付して示す図１において、４０は全体として本発明を適用した適応ノイズ低減装置を示し、従来の適応ノイズ低減装置２０（図１０）と比較して周期性ノイズＮと相関性の高い参照入力信号Ｘを必要としない非同期式である点を構成上の特徴としている。
【００６６】
この適応ノイズ低減装置４０においても、従来の適応ノイズ低減装置２０と同様に、端子２からの主要入力信号Ｓ１と端子３からの周期性ノイズＮとが模式的に加算器４で単純加算され、その結果得られる主要入力信号Ｓ２が加算器５の＋端子に入力される。
【００６７】
また適応ノイズ低減装置４０は、適応信号処理回路４１から供給される擬似ノイズ信号Ｙkを加算器５の−端子に入力し、主要入力信号Ｓ２から当該擬似ノイズ信号Ｙkを減算することにより主要入力信号Ｓ３を出力すると共に、ステップゲイン回路９を介して当該主要入力信号Ｓ３の残差信号Ｅkにステップゲインの係数μの２倍である２μを乗算することにより得た２μＥkを適応信号処理回路２１にフィードバックする。
【００６８】
ステップゲイン回路９では、この係数μが大きいと収束スピードが速くなるが収束後の精度が低下し、逆に係数μが小さいと収束スピードは遅くなるが収束後の精度が向上するため、使用する適応システム条件に応じて最適化して設定されるようになされている。
【００６９】
なお適応ノイズ低減装置４０は、周期性ノイズＮの周期と相関性の高い参照入力信号Ｘを必要とせず、端子３０からのサンプリングクロックＳＣＬＫだけを適応信号処理回路４１に入力するようになされている。
【００７０】
適応信号処理回路４１は、端子３０からのサンプリングクロックＳＣＬＫを巡回型自走カウンタ４２により後述する繰返シーケンスに従って所定値だけカウントし、そのカウント値をタイミング発生回路４４へ送出する。
【００７１】
タイミング発生回路４４は、巡回型自走カウンタ４２から供給されたカウント値に基づいてドラム回転周期に合わせた所定間隔（すなわち周期性ノイズＮの発生周期と一致した）のタイミングパルスを生成し、これをリードアドレス生成回路４３及びライトアドレス生成回路４５へ送出する。
【００７２】
リードアドレス生成回路４３は、タイミングパルスに基づいて０〜Ｍまでの（ｍ＋１）タップ分に相当するＡＸkアドレスを順に生成し、これを例えばＳＲＡＭで構成されるアキュムレータ４６のリードアドレスＡＸkとして供給する。
【００７３】
ライトアドレス生成回路４５は、タイミングパルスに基づいて０〜Ｍまでの（ｍ＋１）タップ分に相当するＡＸk-1アドレスを順に生成し、これをＳＲＡＭで構成されるアキュムレータ４６のライトアドレスＡＸk-1として供給する。
【００７４】
ここで、リードアドレスＡＸk及びライトアドレスＡＸk-1は、図１０の従来例のように単位サンプリング時間幅で振幅「１」のインパルスがあたかも入力されたかのように、アキュムレータ４６におけるAdr(0)Reg〜Adr(M)Regの各レジスタに格納されている適応フィルタ係数Ｗkを順番に読み出す際のアドレス及びAdr(0)Reg〜Adr(M)Regの各レジスタに適応フィルタ係数Ｗk-1を書き込む際のアドレスを示している。
【００７５】
アキュムレータ４６は、最大Ｍ＋１ワード（Ｍ＋１タップ）の所定ビット長のレジスタを有し、この実施例においてタップ数「Ｍ＋１」はドラム１回転周期内のサンプリングクロック数に合わせて設定され、当該ドラム１回転周期内の所定タイミングでリードアドレスＡＸkに従って指定されたアドレスのレジスタから順次読み出すことにより適応フィルタ係数Ｗkを出力し、若しくはライトアドレスＡＸk-1に従って適応フィルタ係数Ｗk-1を指定されたアドレスのレジスタに書き込むようになされている。
【００７６】
ここで、アキュムレータ４６が有する最大Ｍ＋１ワード（Ｍ＋１タップ）のレジスタは所定のプログラムに従って動作することにより、論理的な環状バッファを構成するようになされている。
【００７７】
適応信号処理回路４１は、適応信号処理回路２１（図１０）とほぼ同様のＬＭＳアルゴリズムを用いて、アキュムレータ４６により、上述の（４）式に従って適応フィルタ係数Ｗkの更新を行うようになされており、その処理は端子３０から入力されるサンプリングクロックＳＣＬＫに同期して実行するようになされている。
【００７８】
この（４）式において、それぞれの小文字ｋはサンプリング時間の経過を表しており、ｋサンプリング目のＷkが現在の適応フィルタ係数だとすれば、Ｗk−1は１周期前におけるｋ−１サンプリング目（１サンプリング過去）の適応フィルタ係数を表している。
【００７９】
また係数μは、上述のステップゲイン回路９によるステップゲインであり、Ｅk−1については１サンプリング過去の残差信号を表すと共に、Ｘk−1については振幅「１」のインパルスであるために無視して簡略化できるが、不要ということではなく、インパルスから生成される図１上のＡＸk−1のアドレス発生タイミングがこのＸk−1の役割を果たしている。
【００８０】
このようにアキュムレータ４６は、残差信号Ｅkに含まれているエラー信号成分を常に最小にするべく上述の（４）式に従って適応フィルタ係数Ｗkを単位サンプリング時間毎に逐次演算して更新することにより、主要入力信号Ｓ３に残留するエラー信号成分最小にし得るようになされている。
【００８１】
ところで巡回型自走カウンタ４２は、予め定められた繰返シーケンスでカウンタ値を発生するカウンタであり、当該繰返シーケンスとしてはドラム回転周期毎の繰り返しパターンずれが少なくするように設定される。
【００８２】
例えば、図１３におけるモードＡ〜モードＣの各周波数比は、
モードＡ：２１３．５５→（（２１３×５）＋（２１４×６））／１１
モードＢ：３２０．３２→（（３２０×１７）＋（３２１×８））／２５
モードＣ：２１３．３３→（（２１３×２）＋（２１４×１））／３
のように表すことができる。
【００８３】
モードＡでは周波数比２１３．５５を、２１３を５回、２１４を６回の１１シーケンスの繰り返しでアドレスパターンを生成する。またモードＢでは周波数比３２０．３２を、３２０を１７回、３２１を８回の２５シーケンスの繰り返しでアドレスパターンを生成する。同様に、モードＣでは周波数比２１３．３３を、２１３を２回、２１４を１回の３シーケンスの繰り返しでアドレスパターンを生成する。
【００８４】
続いて、巡回型自走カウンタ４２からのタイミングパルスに基づいてリードアドレス生成回路４３によって生成されるリードアドレスＡＸkに応じた本発明のモードＣにおけるアドレスパターン発生例について図２を用いて説明する。
【００８５】
図２のアドレスパターンによるデータ配列の例についても、図１２と同様に図中左上から右下へ向かって時間が流れ、ドラム回転周期１における左上のAdr(0)Dataから順次カウントされ、Adr(212)Dataがカウントされた後に、次のAdr(0)Dataの先頭からドラム回転周期２に相当するカウントを開始し、同様に順次カウントされ、Adr(212)Dataがカウントされた後に、次のAdr(0)Dataの先頭からドラム回転周期３に相当するカウントを開始し、同様に順次カウントされ、Adr(213)Dataがカウントされた後に、次のAdr(0)Dataの先頭からドラム回転周期４に相当するカウントを開始する。
【００８６】
このような順番でカウントされて読み出されるアドレスパターンのデータ配列を２１３．３アドレス毎のドラム回転周期に当てはめると、ドラム回転周期１におけるAdr(0)Data〜Adr(212)Data、ドラム回転周期２におけるAdr(0)Data〜Adr(212)Data、ドラム回転周期３におけるAdr(0)Data〜Adr(213)Dataを順番にカウントする３シーケンスの繰返パターン（以下、これを繰返シーケンスと呼ぶ）となる。
【００８７】
このようにタイミング発生回路４４は、巡回型自走カウンタ４２から与えられる既知のモードＣにおけるドラム回転周期に合わせた繰返シーケンスでなるタイミングパルスをリードアドレス生成回路４３及びライトアドレス生成回路４５へ供給することにより、ドラム回転周期１〜ドラム回転周期４における同一アドレス例えばAdr(1)Data（斜線で示す）の各ドラム回転周期毎のデータタイミングずれを従来のアドレスパターン発生例（図１２）の場合と比較して大幅に改善（ずれが小さくなっている）することができる。なお当該第１の実施の形態においては、巡回型自走カウンタ４２によりアドレス生成しているため必ずしもドラム回転周期１がAdr(0)Dataから開始するとは限らないが、この場合においてもデータ配列を２１３．３アドレス毎のドラム回転周期に当て嵌めれば同様にアドレスパターンのずれは改善される。
【００８８】
同様にタイミング発生回路４４は、巡回型自走カウンタ４２から与えられる既知のモードＡ及びモードＢにおけるドラム回転周期にそれぞれ合わせた繰返シーケンスでなるタイミングパルスをリードアドレス生成回路４３及びライトアドレス生成回路４５へ供給すれば、モードＣの場合と同様に各ドラム回転周期毎のデータタイミングずれを従来のアドレスパターン発生例（図１２）の場合と比較して大幅に改善することができる。因みに、上述の繰返シーケンスは一例であって同様の周波数比が得られればこれに限定されるものではない。
【００８９】
実際上、適応ノイズ低減装置４０は、図３に示すようにルーチンＲＴ１の開始ステップから入ってステップＳＰ１へ移る。ステップＳＰ１において適応ノイズ低減装置４０は、巡回型自走カウンタ４２で繰返シーケンスに従ってカウントを行い、次のステップＳＰ２へ移る。
【００９０】
ステップＳＰ２において適応ノイズ低減装置４０は、ステップＳＰ１でカウントした繰返シーケンスに従ったカウント値に基づいてタイミング発生回路４４によりドラム回転周期に合わせたタイミングパルスを生成し、これをリードアドレス生成回路４３及びライトアドレス生成回路４５に送出し、次のステップＳＰ３へ移る。
【００９１】
ステップＳＰ３において適応ノイズ低減装置４０は、タイミングパルスに基づいて生成したリードアドレスＡＸkに従い、アドレスパターン発生例（図２）の順番で各レジスタの値を順次読み出し、次のステップＳＰ４へ移る。
【００９２】
ステップＳＰ４において適応ノイズ低減装置４０は、読み出した適応フィルタ係数Ｗkを擬似ノイズ信号Ｙkとして加算器５の−端子に出力し、その結果加算器５を介して周期性ノイズＮを除去した後、次のステップＳＰ５へ移って第１の実施の形態における周期性ノイズ低減処理手順を終了し、以降この手順を繰り返す。
【００９３】
以上の構成において、適応ノイズ低減装置４０の適応信号処理回路４１は参照入力信号Ｘを必要としない非同期式の適応フィルタでなり、端子３０から入力されたサンプリングクロックＳＣＬＫを巡回型自走カウンタ４２で予め定められた繰返シーケンスに合わせてカウントすることにより得られたタイミングパルスをリードアドレス生成回路４３及びライトアドレス生成回路４５へ供給する。
【００９４】
アキュムレータ４６は、リードアドレス生成回路４３から供給されるリードアドレスＡＸkに従って各レジスタからアドレスデータの読み出しを行うことにより、繰返シーケンスに合わせたデータタイミングで読み出した擬似ノイズ信号Ｙkの特性を周期性ノイズＮの特性と極めて近いものとすることができる。
【００９５】
従って適応信号処理回路４１は、周期性ノイズＮの混入した主要入力信号Ｓ２から加算器５でアキュムレータ４６からの擬似ノイズ信号Ｙkを減算することにより、当該周期性ノイズＮを除去し、主要入力信号Ｓ３に残留するエラー信号成分を従来と比較して格段に減少させることができる。
【００９６】
なお適応ノイズ低減装置４０は、データタイミングのずれ（図２）が僅かにあっても適応信号処理回路４１の追従範囲内であればいずれ収束することになるので、ドラム回転周波数とサンプリング周波数との周波数比を正確に整数比にする必要がなく、追従範囲内であれば整数比に近づけるだけで済み、ノイズ低減効果に影響を与えることはない。
【００９７】
また適応ノイズ低減装置４０は、ステップゲイン回路９によるステップゲインの係数μを大きくすることにより適応信号処理回路４１の追従範囲を拡大し、逆にステップゲインの係数μを小さくすれば追従範囲を縮小することができるため、ステップゲインを調整することにより適応信号処理回路４１の追従性を適正範囲内で設定することができる。
【００９８】
さらに適応ノイズ低減装置４０は、ドラム回転周期に合わせた参照入力信号Ｘを必要としない非同期式の適応フィルタで構成するようにしたことにより、参照入力信号Ｘに含まれているジッタ成分を検出することがなく、ノイズ低減効果を低下させることを未然に防止することができると共に、参照入力信号Ｘを入力することが出来ないシステムであっても簡易な構成で容易かつ確実にノイズ低減効果を得ることができる。
【００９９】
以上の構成によれば、適応ノイズ低減装置４０は、参照入力信号Ｘを必要とすることのない非同期式適応フィルタであって、巡回型自走カウンタ４２で予め定められた繰返シーケンスで各レジスタの値を順番に読み出すことにより、ドラム回転周期によって発生する周期性ノイズＮの特性に近い擬似ノイズ信号Ｙkを生成することができるので、主要入力信号Ｓ２から擬似ノイズ信号Ｙkを減算したときに主要入力信号Ｓ３に残留するエラー信号成分を従来と比較して格段に減少させることができる。
【０１００】
（２）第２の実施の形態
図１との対応部分に同一符号を付して示す図４に示すように６０は全体として本発明を適用した適応ノイズ低減装置を示し、第１の実施の形態における適応ノイズ低減装置４０と同様に、従来の適応ノイズ低減装置２０（図１０）と比較して参照入力信号Ｘを必要としない非同期式である点を構成上の特徴としている。
【０１０１】
この適応ノイズ低減装置６０においても、従来の適応ノイズ低減装置２０と同様に、端子２からの主要入力信号Ｓ１と端子３からの周期性ノイズＮとが模式的に加算器４で単純加算され、その結果得られる主要入力信号Ｓ２が加算器５の＋端子に入力される。
【０１０２】
また適応ノイズ低減装置６０は、適応信号処理回路６１から供給される補間擬似ノイズ信号Ｙkk（後述する）を加算器５の−端子に入力し、主要入力信号Ｓ２から当該補間擬似ノイズ信号Ｙkkを減算することにより主要入力信号Ｓ３を出力すると共に、ステップゲイン回路９を介して当該主要入力信号Ｓ３の残差信号Ｅkにステップゲインの係数μの２倍である２μを乗算した２μＥkを適応信号処理回路６１にフィードバックする。
【０１０３】
適応ノイズ低減装置６０では、この係数μが大きいと収束スピードが速くなるが収束後の精度が低下し、逆に係数μが小さいと収束スピードは遅くなるが収束後の精度が向上するため、使用する適応システム条件に応じて最適化して設定されるようになされている。
【０１０４】
なお適応ノイズ低減装置６０は、周期性ノイズＮの周期と相関性の高い参照入力信号Ｘを必要とせず、端子３０からのサンプリングクロックＳＣＬＫだけを適応信号処理回路６１に入力するようになされている。
【０１０５】
適応信号処理回路６１は、端子３０からのサンプリングクロックＳＣＬＫを巡回型自走カウンタ６２により繰返シーケンス（第１の実施の形態における繰返シーケンスと同じである）に従って所定値だけカウントし、その結果得られるカウント値をタイミング発生回路６４及び補間係数生成回路６８へ送出する。
【０１０６】
タイミング発生回路６４は、巡回型自走カウンタ６２から供給されたカウント値に基づいてドラム回転周期に合わせた所定間隔（すなわち周期性ノイズＮの発生周期と一致した）のタイミングパルスを生成し、これをリードアドレス生成回路６３及びライトアドレス生成回路６５へ送出する。
【０１０７】
リードアドレス生成回路６３は、タイミングパルスに基づいて０〜Ｍまでの（ｍ＋１）タップ分に相当するＡＸkアドレスを順に生成し、これを例えばＳＲＡＭ(Static Random Access Memory)で構成されるアキュムレータ６６のリードアドレスＡＸkとして供給する。
【０１０８】
ライトアドレス生成回路６５は、タイミングパルスに基づいて０〜Ｍまでの（ｍ＋１）タップ分に相当するＡＸk-1アドレスを順に生成し、これをＳＲＡＭで構成されるアキュムレータ６６のライトアドレスＡＸk-1として供給する。
【０１０９】
ここで、リードアドレスＡＸk及びライトアドレスＡＸk-1は、図１０の従来例のように単位サンプリング時間幅で振幅「１」のインパルスがあたかも入力されたかのように、アキュムレータ６６におけるAdr(0)Reg〜Adr(M)Regの各レジスタに格納されている適応フィルタ係数Ｗkを順番に読み出す際のアドレス及びAdr(0)Reg〜Adr(M)Regの各レジスタに適応フィルタ係数Ｗk-1を書き込む際のアドレスを示している。
【０１１０】
アキュムレータ６６は、最大Ｍ＋１ワード（Ｍ＋１タップ）の所定ビット長のレジスタを有し、この実施例においてタップ数「Ｍ＋１」はドラム１回転周期内のサンプリングクロック数に合わせて設定され、当該ドラム１回転周期内の所定タイミングでリードアドレスＡＸkに従って指定されたアドレスのレジスタから順次読み出すことにより適応フィルタ係数Ｗkを出力し、若しくはライトアドレスＡＸk-1に従って適応フィルタ係数Ｗk-1を指定されたアドレスのレジスタに書き込むようになされている。
【０１１１】
ここでも第１の実施の形態におけるアキュムレータ４６と同様に、アキュムレータ６６が有する最大Ｍ＋１ワード（Ｍ＋１）タップのレジスタは所定プログラムに従って動作することにより、論理的な環状バッファを構成するようになされている。
【０１１２】
適応信号処理回路６１は、適応信号処理回路２１（図１０）とほぼ同様のＬＭＳアルゴリズムを用いて、アキュムレータ６６により上述の（４）式に従って適応フィルタ係数Ｗkの更新を行うようになされており、その処理は端子３０から入力されるサンプリングクロックＳＣＬＫに同期して実行するようになされている。
【０１１３】
ここで巡回型自走カウンタ６２は、予め定められた繰返シーケンスでカウンタ値を発生するカウンタであり、当該繰返シーケンスとしてはドラム回転周期毎の繰り返しパターンずれが少なくするように設定される。
【０１１４】
補間係数生成回路６８は、巡回型自走カウンタ６２から供給された繰返シーケンス毎のカウント値に基づいて所定の補間係数を生成し、これをデータ補間回路６９へ送出する。
【０１１５】
データ補間回路６９は、アキュムレータ６６から読み出された擬似ノイズ信号Ｙkに対して、補間係数生成回路６８から供給された補間係数を用いた所定の方法で補間処理を施すことによって新たな補間擬似ノイズ信号Ｙkkを生成し、これを加算器５の−端子に出力する。
【０１１６】
ここで、データ補間回路６９の構成について図５を用いて説明する。データ補間回路６９は、アキュムレータ６６から読み出された擬似ノイズ信号Ｙkを補間係数「Ｐ」乗算用の係数可変回路７１に入力すると共に、単位サンプリング時間遅延回路７３を介して単位サンプリング時間遅延した後に補間係数「Ｑ」乗算用の係数可変回路７２に入力する。
【０１１７】
係数可変回路７１及び７２は、補間係数生成回路６８で生成された補間係数「Ｐ」及び補間係数「Ｑ」により擬似ノイズ信号Ｙkに対してデータ補間処理を施す際の係数を可変するようになされており、その算出結果を加算回路７４へ送出する。
【０１１８】
加算回路７４は、係数可変回路７１及び７２からそれぞれ供給される算出結果を加算することにより上述した新たな補間擬似ノイズ信号Ｙkkを生成し、これを加算器５の−端子へ出力するようになされている。
【０１１９】
ここで、データ補間回路６９によってデータ補間された時のモードＣにおけるアドレスパターン発生例を、図２及び図６を用いて説明する。
【０１２０】
図６においては、この場合も、第１の実施の形態と同様に図中左上から右下へ向かって時間が流れ、まずドラム回転周期１において左上のAdr(0)Dataからカウントが開始されるが、この時点では最初のアドレスデータの読み出しであってデータ補間処理を施す必要がないため、データ補間回路６９からは補間係数「Ｐ（＝０）」、補間係数「Ｑ（＝１）」が供給され、結果的にデータ補間処理は成されていない。
【０１２１】
すなわち、各アドレスのデータとしては、以下のように生成される。
2004192666.tif 000006
【０１２２】
次に、ドラム回転周期２においては、図２におけるドラム回転周期２のAdr(0)Data（図６のAdr(213)Dataに相当）から順次カウントが開始され、Adr(212)Dataまでカウントされるが、そのカウント値に応じてデータ補間回路６９の係数可変回路７１及び７２に補間係数「Ｐ（＝0.7）」、補間係数「Ｑ（＝0.3）」が供給されることにより各アドレスのデータとしては以下のように生成される。
【０１２３】
このドラム回転周期２の場合、各アドレスのデータとしては、
2004192666.tif 000007
のように生成され、このAdr(0.7)Data、Adr(1.7)Data、……がデータ補間処理された結果として出力されるようになされている。
【０１２４】
そしてドラム回転周期３においても、上述のドラム回転周期２と同様に、図２におけるドラム回転周期３のAdr(0)Data（図６のAdr(213)Dataに相当）から順次カウントが開始され、Adr(212)Dataまでカウントされるが、そのカウント値に応じてデータ補間回路６９の係数可変回路７１及び７２に供給される補間係数「Ｐ（＝0.3）」、補間係数「Ｑ（＝0.7）」が供給されることにより各アドレスのデータとしては以下のように生成される。
【０１２５】
このドラム回転周期３の場合、各アドレスのデータとしては、
2004192666.tif 000008
のように生成され、このAdr(0.3)Data、Adr(1.3)Data、……がデータ補間処理された結果として出力されるようになされている。
【０１２６】
以上のシーケンスを繰り返すアドレスパターンと補間係数「Ｐ」及び補間係数「Ｑ」とを生成し、当該アドレスパターンを２１３．３アドレス毎のドラム回転周期に当てはめると、各ドラム回転周期における同一アドレス、例えばAdr(1)Dataに相当するデータタイミング（斜線で示す）の各ドラム回転周期毎のアドレスパターンは、ドラム回転周期２において聴感上で補間される位置にAdr(0.7)Data及びAdr(1.7)Dataが生成され、またドラム回転周期３において聴感上で補間される位置にAdr(0.3)Data及びAdr(1.3)Dataが生成されることを考えれば、結果的にパターンずれは殆ど発生しないことになる。
【０１２７】
すなわちドラム回転周期１におけるアドレスパターンで読み出されたときの補間擬似ノイズ信号Ｙkkと、ドラム回転周期２及びドラム回転周期３におけるアドレスパターンで読み出されたときの補間擬似ノイズ信号Ｙkkとは波形的にほぼ同一であり特性としては極めて酷似したものが出力されることになる。
【０１２８】
このようにドラム回転周期２及びドラム回転周期３では、端数分のずれに合わせたタイミングに必要なデータ（ドラム回転周期２においてはAdr(0.7)Data及びAdr(1.7)Data、ドラム回転周期３においてはAdr(0.3)Data及びAdr(1.3)Data）がアドレス間のデータ補間によって生成されるため、ドラム回転周期によって発生する周期性ノイズＮの特性と極めて酷似した補間擬似ノイズ信号Ｙkkを生成することができる。
【０１２９】
実際上、適応ノイズ低減装置６０は、図７に示すようにルーチンＲＴ２の開始ステップから入ってステップＳＰ１１へ移る。ステップＳＰ１１において適応ノイズ低減装置６０は、巡回型自走カウンタ６２で繰返シーケンスに従ってカウントを行い、次のステップＳＰ１２へ移る。
【０１３０】
ステップＳＰ１２において適応ノイズ低減装置６０は、ステップＳＰ１１でカウントした繰返シーケンスに従ったカウント値に基づいてタイミング発生回路６４によりドラム回転周期に合わせたタイミングパルスを生成し、これをリードアドレス生成回路６３及びライトアドレス生成回路６５に送出し、次のステップＳＰ１３へ移る。
【０１３１】
ステップＳＰ１３において適応ノイズ低減装置６０は、タイミングパルスに基づいて生成したリードアドレスＡＸkに従い、アドレスパターン発生例（図６）の順番でレジスタの値を順次読み出し、次のステップＳＰ１４へ移る。
【０１３２】
ステップＳＰ１４において適応ノイズ低減装置６０は、補間係数生成回路６８によって生成された補間係数「Ｐ」及び「Ｑ」を用いてデータ補間回路６９で上述のデータ補間処理を施すことにより新たな補間擬似ノイズ信号Ｙkkを生成し、次のステップＳＰ１５へ移る。
【０１３３】
ステップＳＰ１５において適応ノイズ低減装置６０は、データ補間処理の施された補間擬似ノイズ信号Ｙkkを加算器５の−端子に出力し、その結果加算器５を介して周期性ノイズＮを除去した後、次のステップＳＰ１５へ移って第２の実施の形態における周期性ノイズ低減処理手順を終了し、以降この手順を繰り返す。
【０１３４】
以上の構成において、適応ノイズ低減装置６０の適応信号処理回路６１は参照入力信号Ｘを必要としない非同期式の適応フィルタでなり、端子３０から入力されたサンプリングクロックＳＣＬＫを巡回型自走カウンタ６２で予め定められた繰返シーケンスに合わせてカウントすることにより得られたタイミングパルスをリードアドレス生成回路６３及びライトアドレス生成回路６５に供給する。
【０１３５】
アキュムレータ６６は、リードアドレス生成回路６３から供給されるリードアドレスＡＸkに従って各レジスタからアドレスデータの読み出しを行うことにより、繰返シーケンスに合わせたデータタイミングで読み出した擬似ノイズ信号Ｙkをデータ補間回路６９へ送出する。
【０１３６】
データ補間回路６９では、擬似ノイズ信号Ｙkを基に、ドラム回転周波数とサンプリングクロックとの周波数比の端数分のずれに合わせたタイミングで必要なデータを前後のアドレス間のデータで補間することにより生成した新たな補間擬似ノイズ信号Ｙkkを加算器５の−端子に出力する。
【０１３７】
これにより適応ノイズ低減装置６０は、周期性ノイズＮの混入した主要入力信号Ｓ２から加算器５でアキュムレータ６６から供給された補間擬似ノイズ信号Ｙkkを減算することにより、当該周期性ノイズＮを除去し、主要入力信号Ｓ３に残留するエラー信号成分を従来と比較して格段に減少させることができる。
【０１３８】
なお適応ノイズ低減装置６０は、データタイミングのずれが僅かにあっても適応信号処理回路６１の追従範囲内であればいずれ収束することになるので、ドラム回転周波数とサンプリング周波数との周波数比を正確に整数比にする必要がなく、追従範囲内であれば整数比に近づけるだけで済み、ノイズ低減効果に影響を与えることはない。
【０１３９】
また適応ノイズ低減装置６０は、ステップゲイン回路９によるステップゲインの係数μを大きくすることにより適応信号処理回路６１の追従範囲を拡大し、逆にステップゲインの係数μを小さくすれば追従範囲を縮小することができるため、ステップゲインを調整することにより適応信号処理回路６１の追従性を適正範囲内で設定することができる。
【０１４０】
さらに適応ノイズ低減装置６０は、ドラム回転周期に合わせた参照入力信号Ｘを必要としない非同期式の適応フィルタで構成するようにしたことにより、参照入力信号Ｘに含まれているジッタ成分を検出することがなく、ノイズ低減効果を低下させることを未然に防止することができると共に、参照入力信号Ｘを入力することが出来ないシステムであっても簡易な構成で容易かつ確実にノイズ低減効果を得ることができる。
【０１４１】
以上の構成によれば、適応ノイズ低減装置６０は、参照入力信号Ｘを必要とすることのない非同期式適応フィルタであって、巡回型自走カウンタ６２で予め定められた繰返シーケンスで各レジスタの値を順番に読み出すことにより擬似ノイズ信号Ｙkを得、当該擬似ノイズ信号Ｙkを基にデータ補間回路６９でドラム回転周波数とサンプリングクロックとの周波数比の端数分のずれに合わせたタイミングで必要なデータを補間することにより新たな補間擬似ノイズ信号Ｙkkを生成し、これを主要入力信号Ｓ２から減算することにより主要入力信号Ｓ３に残留するエラー信号成分を従来と比較して格段に減少させることができる。
【０１４２】
（３）他の実施の形態
なお上述の第１及び第２の実施の形態においては、本発明を、ドラムを回転駆動したときに周期性ノイズＮを発生するディジタルビデオカメラに適用するようにした場合について述べたが、本発明はこれに限らず、ディスク状記録媒体を回転駆動したときに周期性ノイズを発生するディスク記録再生装置等、当該周期性ノイズを発生する他の種々の電子機器に適用するようにしても良い。
【０１４３】
また上述の形態においては、図２及び図６におけるアドレスパターン発生例のアドレス発生タイミングをAdr(0)Dataからスタートするようにした場合について述べたが、本発明はこれに限らず、周期性ノイズＮとアドレスパターンとの位相関係は任意で良い。この場合、アキュムレータ４６及び６６がドラムの１回転周期分のアドレス（タップ数）を有する環状バッファの構成を採用したことにより、周期性ノイズＮとアドレスパターンとの位相関係は任意で良く、必ずしもアドレス発生タイミングをAdr(0)Dataからスタートする必要はないからである。これによりフリーランの巡回型自走カウンタ４２を使用することができるので、当該巡回型自走カウンタ４２自体の構成を簡素化し得、回路規模を小さくすることができる。
【０１４４】
さらに上述の実施の形態においては、本発明をディジタルビデオカメラに適用するようにした場合について述べたが、本発明はこれに限らず、周期性ノイズを発生するＣＤ(Compact Disc)プレイヤー、ＭＤ(Mini Disc)プレイヤー、ＤＶＤ(Digital Versatile Disc)プレイヤー等のその他種々の電子機器に対して適用するようにしても良い。
【０１４５】
【発明の効果】
上述のように本発明によれば、周期性ノイズと周期的に相関性の高い参照入力信号を必要とすることなく自走式カウンタ手段によって自発的に生成したタイミング信号にのみ基づいて当該周期性ノイズの特性に近い擬似ノイズ信号を生成し、当該擬似ノイズ信号を入力信号から減算することにより、参照入力信号を必要としない簡易な構成でかつ容易に入力信号から周期性ノイズだけを一段と効果的に低減し得るノイズ低減装置及びノイズ低減方法を実現することができる。
【図面の簡単な説明】
【図１】本発明における第１の実施の形態における適応ノイズ低減装置の構成を示す略線的ブロック図である。
【図２】第１の実施の形態におけるアドレスパターンの発生例を示す略線図である。
【図３】第１の実施の形態における周期性ノイズ低減処理手順を示すフローチャートである。
【図４】本発明における第２の実施の形態における適応ノイズ低減装置の構成を示す略線的ブロック図である。
【図５】データ補間回路の構成を示す略線的ブロック図である。
【図６】第２の実施の形態におけるアドレスパターンの発生例を示す略線図である。
【図７】第２の実施の形態における周期性ノイズ低減処理手順を示すフローチャートである。
【図８】一般的な適応ノイズ低減装置の構成を示す略線的ブロック図である。
【図９】ＬＭＳ適応フィルタ回路部の構成を示す略線的ブロック図である。
【図１０】従来の適応ノイズ低減装置の構成示す略線的ブロック図である。
【図１１】従来のアドレスパターンによるデータ配列の例（１）を示す略線図である。
【図１２】従来のアドレスパターンによるデータ配列の例（２）を示す略線図である。
【図１３】ドラム回転周波数とサンプリングクロックとの関係を示す略線図である。
【符号の説明】
１、４０、６０……適応ノイズ低減装置、４、５、２８、４８、６８……加算器、７……適応フィルタ、８……ＬＭＳ演算回路、９……ステップゲイン回路、２１、４１、６１……適応信号処理回路、２６、４６、６６……アキュムレータ４２、６２……巡回型自走カウンタ、２３、４３、６３……リードアドレス生成回路、２４、４４、６４……タイミング発生回路、２５、４５、６５……ライトアドレス生成回路、２７、４７、６７……単位サンプリング時間遅延回路。
【図１】
2004192666.tif 000010
【図２】
2004192666.tif 000011
【図３】
2004192666.tif 000012
【図４】
2004192666.tif 000013
【図５】
2004192666.tif 000014
【図６】
2004192666.tif 000015
【図７】
2004192666.tif 000016
【図８】
2004192666.tif 000017
【図９】
2004192666.tif 000018
【図１０】
2004192666.tif 000019
【図１１】
2004192666.tif 000020
【図１２】
2004192666.tif 000021
【図１３】
2004192666.tif 000022