(57)【要約】    【課題】  フォトダイオード形成工程を単純化してコスト低減させ、固有ＮＭＯＳトランジスタにおいて良好な特性を確保し得る注入プロファイルを得ることができるＣＭＯＳイメージセンサの製造方法を提供すること。    【解決手段】  半導体基板３０上面に、分離部領域を露出するパッド酸化膜パターン３１及びハードマスク３２を形成するステップと、これをマスクとしたエッチングによりトレンチ３３を形成するステップと、ハードマスク３２上にフォトダイオード領域及び固有ＮＭＯＳトランジスタ領域を露出させるフォトレジストパターン３４を形成するステップと、パターン３４をマスクにしてハードマスク３２を貫通するようにＰ型不純物イオンを注入するＮチャネルストップイオン注入処理を施して、フォトダイオードの第１のＰ０不純物領域、及び固有ＮＭＯＳトランジスタのＮチャネルストップ領域を有するＰ型不純物領域３５を形成するステップとを含む。【選択図】  図３Ｃ
2004282043.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上面に、該半導体基板の分離部領域を露出するパッド酸化膜パターン及びハードマスクを形成するパッド酸化膜パターン、ハードマスク形成ステップと、
前記ハードマスクをマスクとして用いて、露出された前記半導体基板をエッチングして、所定の深さのトレンチを形成するトレンチ形成ステップと、
前記ハードマスク上に、前記半導体基板のフォトダイオード領域及び固有ＮＭＯＳトランジスタ領域を露出させるフォトレジストパターンを形成するフォトレジストパターン形成ステップと、
前記フォトレジストパターンをマスクにして、前記ハードマスクを貫通するようにＰ型不純物イオンを注入するＮチャネルストップイオン注入処理を施して、フォトダイオードの第１のＰ０不純物領域、及び固有ＮＭＯＳトランジスタのＮチャネルストップ領域を有するＰ型不純物領域を形成するＰ型不純物領域形成ステップとを含むＣＭＯＳイメージセンサの製造方法。
【請求項２】
前記ハードマスクは、約１４５０Å〜約１９００Åの厚さに形成されることを特徴とする請求項１記載のＣＭＯＳイメージセンサの製造方法。
【請求項３】
前記Ｎチャネルストップイオン注入処理は、注入エネルギー約３０ｋｅＶ以上の条件で行われることを特徴とする請求項１又は請求項２記載のＣＭＯＳイメージセンサの製造方法。
【請求項４】
前記Ｎチャネルストップイオン注入処理は、注入エネルギー約３５ｋｅＶ〜約５０ｋｅＶの条件で行われることを特徴とする請求項３記載のＣＭＯＳイメージセンサの製造方法。
【請求項５】
前記Ｎチャネルストップイオン注入処理は、前記半導体基板に、それぞれ、約０度、約９０度、約１８０度及び約２７０度の互いに異なる４つの角度の回転を与えながら行われることを特徴とする請求項３記載のＣＭＯＳイメージセンサの製造方法。
【請求項６】
前記Ｎチャネルストップイオン注入処理は、Ｂイオンを用いて行われることを特徴とする請求項３記載のＣＭＯＳイメージセンサの製造方法。
【請求項７】
前記Ｎチャネルストップイオン注入処理は、Ｂイオンを濃度約３．５×１０12×４／ｃｍ3の条件で行われることを特徴とする請求項６記載のＣＭＯＳイメージセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳイメージセンサの製造方法に関し、更に詳しくは、固有ＮＭＯＳトランジスタの特性を向上させることができるＣＭＯＳイメージセンサの製造方法に関する。
【背景技術】
【０００２】
ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサは、光学映像を電気信号に変換させる半導体素子であって、光を検知する光検知部と、検知された光を電気信号に変換してデータ化するロジック回路部とを含んで構成されている。ＣＭＯＳイメージセンサは、各画素にＣＭＯＳ技術を用いて形成されたＭＯＳトランジスタを備えており、これを用いて逐次出力を検出するスイッチング方式によって動作するようになっている。
【０００３】
図１は、一般的なＣＭＯＳイメージセンサの単位画素の構成を示す回路図である。
【０００４】
図示のように、一般的なＣＭＯＳイメージセンサの単位画素は、受光素子である１個のフォトダイオードＰＤと、４個のトランジスタＴｘ、Ｒｘ、Ｄｘ、Ｓｘと、キャパシタンスＣｆｄとを備えている。この４個のトランジスタＴｘ、Ｒｘ、Ｄｘ、Ｓｘは、それぞれ、フォトダイオードＰＤに集まる光電荷をフローティングノードＦに伝送する伝送トランジスタ（Ｔｒａｎｓｆｅｒ  ｔｒａｎｓｉｓｔｏｒ；  Ｔｘ）、フローティングノードＦに保存されている電荷を排出してリセットするリセットトランジスタ（Ｒｅｓｅｔ  ｔｒａｎｘｉｓｔｏｒ；  Ｒｘ）、ソースフォローバッファ増幅器（ｓｏｕｒｃｅ  ｆｏｌｌｏｗｅｒ  ｂｕｆｆｅｒ  ａｍｐｌｉｆｉｅｒ）として作用する駆動トランジスタ（Ｄｒｉｖｅ  ｔｒａｎｓｉｓｔｏｒ；  Ｄｘ）、スイッチング（ｓｗｉｔｃｈｉｎｇ）及びアドレッシング（ａｄｄｒｅｓｓｉｎｇ）の役割を果たす選択トランジスタ（Ｓｅｌｅｃｔ  ｔｒａｎｓｉｓｔｏｒ；  Ｓｘ）である。また、フローティングノードＦには、キャパシタンスＣｆｄが接続されている。また、単位画素の外部には、出力信号Ｖｏを読み出すようにロードトランジスタＲｌが接続されている。
【０００５】
伝送トランジスタＴｘ及びリセットトランジスタＲｘは、低しきい電圧のＮＭＯＳトランジスタ又は空乏化モードのＮＭＯＳトランジスタであり、駆動トランジスタＤｘ及び選択トランジスタＳｘは、通常のエンハンスメントモードＮＭＯＳトランジスタである。したがって、伝送トランジスタＴｘ及びリセットトランジスタＲｘは、Ｐウェルを備えていない固有ＮＭＯＳトランジスタとして形成されている。これに対して、周辺領域におけるＮＭＯＳトランジスタ、及び駆動トランジスタＤｘ及び選択トランジスタＳｘの活性領域には、Ｐウェルが形成されている。
【０００６】
図２は、従来の技術に係るＣＭＯＳイメージセンサの製造過程において、図１に示したフォトダイオードＰＤ及び伝送トランジスタＴｘ周辺部分の断面構造を示す図である。
【０００７】
図２に示すような構造を得るために、まず、低濃度のＰ型エピタキシャル層が形成された高濃度のＰ型半導体基板１０を用意し、この半導体基板１０の上面に、窒化膜などのハードマスクを形成し、これを用いて半導体基板１０表層部に所定の深さのトレンチを形成する。その後、イメージセンサの暗電流特性や、固有ＮＭＯＳトランジスタのブレークダウン電圧、リーク電流などに関する特性を確保するために、ハードマスクを用いて、ボロン（Ｂ）イオンを注入し、トレンチを取り囲むように、図２に示すようなＮチャネルストップ領域１００を形成する。次いで、トレンチを埋め込むように酸化膜を堆積させた後、化学機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ；  ＣＭＰ）によって該酸化膜を平坦化し、図２に示すようなＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造のフィールド酸化膜１１を形成する。このフィールド酸化膜１１によって、トランジスタの活性領域が画定される。
【０００８】
次いで、半導体基板１０の活性領域上にゲート絶縁膜１２とゲート１３とを順次形成する。そして、フォトダイオード形成用第１マスクを形成した後、フォトダイオードを形成するための第１のイオン注入処理を施して、半導体基板１０のフォトダイオード領域に深いＮ-不純物領域１４を形成する。
【０００９】
次いで、フォトダイオード形成用第２マスクを形成した後、フォトダイオードを形成するための第２のイオン注入処理として、深いＮ-不純物領域１４の表層部に第１のＰ０不純物イオンを注入する。その後、ゲート１３の側壁にゲートスペーサ１５を形成する。そして、再びフォトダイオードを形成するための第３のイオン注入処理として、深いＮ−不純物領域１４の表層部に第２のＰ０不純物イオンを注入する。このようにして深いＮ-不純物領域１４の表層部にＰ０不純物領域１６を形成する。以上のようにして、図２に示すような構造を得ることができる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述した従来の技術に係るＣＭＯＳイメージセンサの製造方法においては、フォトダイオードを形成するために、２回のマスク工程及び３回のイオン注入工程が必要であり、製造工程が複雑になってしまうという問題があった。
【００１１】
また、上述したＮチャネルストップ形成用のイオン注入の注入条件としては、Ｂイオンを約２５ｋｅＶ以下のエネルギーで注入するのが好適であったが、この条件下では、窒化膜チャネリングが誘発されてしまうという問題があった。そのため、注入条件が制限されてしまい、固有ＮＭＯＳトランジスタにおいて良好な特性を確保し得る注入プロファイルを得ることができなかった。
【００１２】
本発明は、上記課題を解決するためになされたものであり、フォトダイオード形成工程を単純化してコストを低減させることができ、固有ＮＭＯＳトランジスタにおいて良好な特性を確保し得る注入プロファイルを得ることができるＣＭＯＳイメージセンサの製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明に係るＣＭＯＳイメージセンサの製造方法は、  半導体基板上面に、該半導体基板の分離部領域を露出するパッド酸化膜パターン及びハードマスクを形成するパッド酸化膜パターン、ハードマスク形成ステップと、前記ハードマスクをマスクとして用いて、露出された前記半導体基板をエッチングして、所定の深さのトレンチを形成するトレンチ形成ステップと、前記ハードマスク上に、前記半導体基板のフォトダイオード領域及び固有ＮＭＯＳトランジスタ領域を露出させるフォトレジストパターンを形成するフォトレジストパターン形成ステップと、前記フォトレジストパターンをマスクにして、前記ハードマスクを貫通するようにＰ型不純物イオンを注入するＮチャネルストップイオン注入処理を施して、フォトダイオードのＰ０不純物領域、及び固有ＮＭＯＳトランジスタのＮチャネルストップ領域を有するＰ型不純物領域を形成するＰ型不純物領域形成ステップとを含むことを特徴としている。
【００１４】
また、前記ハードマスクは、約１４５０Å〜約１９００Åの厚さに形成されることが望ましい。
【００１５】
また、前記Ｎチャネルストップイオン注入処理は、注入エネルギー約３０ｋｅＶ以上の条件で行われることが望ましい。
【００１６】
また、前記Ｎチャネルストップイオン注入処理は、注入エネルギー約３５ｋｅＶ〜約５０ｋｅＶの条件で行われることが望ましい。
【００１７】
また、前記Ｎチャネルストップイオン注入処理は、前記半導体基板に、それぞれ、約０度、約９０度、約１８０度及び約２７０度の互いに異なる４つの角度の回転を与えながら行われることが望ましい。
【００１８】
また、前記Ｎチャネルストップイオン注入処理は、Ｂイオンを用いて行われることが望ましい。
【００１９】
また、前記Ｎチャネルストップイオン注入処理は、Ｂイオンを濃度約３．５×１０12×４／ｃｍ3の条件で行われることが望ましい。
【発明の効果】
【００２０】
本発明に係るＣＭＯＳイメージセンサの製造方法によれば、フォトダイオード形成工程を単純化してコストを低減させることができ、また、固有ＮＭＯＳトランジスタにおいて良好な特性を確保し得る注入プロファイルを得ることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について、添付した図面を参照しながら詳細に説明する。
【００２２】
図３Ａ乃至図３Ｃは、本発明の実施の形態に係るＣＭＯＳイメージセンサの製造過程における断面構造を工程順に示した図である。これらの図においても、図２の場合と同様に、図１に示した一般的なＣＭＯＳイメージセンサの単位画素構成におけるフォトダイオードＰＤ及び固有ＮＭＯＳトランジスタである伝送トランジスタＴｘ周辺部分の断面構造を示す。
【００２３】
まず、図３Ａに示すように、パッド酸化膜パターン、ハードマスク形成ステップとして、Ｐ型エピタキシャル層が形成されたＰ型半導体基板３０上面に、パッド酸化膜及び窒化膜を順に成長させた後、これらをパターニングして、半導体基板３０の分離部領域を露出するパッド酸化膜パターン３１及びハードマスク３２を形成する。ハードマスク３２は、後述するＮチャネルストップ形成用イオン注入処理の際、半導体基板３０表層部に所望の注入プロファイルが得られるようにチャネリング現象を考慮して、所定の厚さ、例えば、約１４５０Å〜約１９００Å程度の厚さに形成されることが好ましい。
【００２４】
次いで、トレンチ形成ステップとして、ハードマスク３２をマスクとして用いて、露出された半導体基板３０をエッチングして、所定の深さのトレンチ３３を形成する。
【００２５】
次いで、フォトレジストパターン形成ステップとして、フォトリソグラフィー処理によって、ハードマスク３２上に、半導体基板３０のフォトダイオード領域及び固有ＮＭＯＳトランジスタ領域を露出させるフォトレジストパターン３４を形成する。
【００２６】
次いで、Ｐ型不純物領域形成ステップとして、フォトレジストパターン３４をマスクにして、ハードマスク３２を貫通するようにＰ型イオンを注入するＮチャネルストップイオン注入処理を施して、半導体基板３０の表層部に、フォトダイオードの第１のＰ０不純物領域、及び固有ＮＭＯＳトランジスタのＮチャネルストップ領域を有するＰ型不純物領域３５を形成する。図３Ａに示すように、Ｐ型不純物領域３５の固有ＮＭＯＳトランジスタのＮチャネルストップ領域は、トレンチ３３を取り囲むように露出された半導体基板３０表層部に形成され、固有ＮＭＯＳトランジスタのＮチャネルストップ領域として作用する。また、Ｐ型不純物領域３５のフォトダイオードの第１のＰ０不純物領域は、ハードマスク３２及びパッド酸化膜パターン３１下のフォトダイオード領域表層部に形成される。該Ｎチャネルストップイオン注入処理の際、チャネリング現象が発生し、注入イオンが半導体基板３０の表層部に至るように、比較的に高いエネルギーでイオン注入処理を行う。
【００２７】
該Ｎチャネルストップイオン注入処理は、半導体基板３０に、それぞれ、約０度、約９０度、約１８０度及び約２７０度の互いに異なる４つの角度の回転を与えながら行われることが好ましい。また、該Ｎチャネルストップイオン注入処理は、Ｂイオンを用いて行われることが望ましい。好ましくは、該Ｎチャネルストップイオン注入処理は、ハードマスク３２及びフォトレジストパターン３４の厚さを考慮して、Ｂイオンを濃度約３．５×１０12×４／ｃｍ3、注入エネルギー約３０ｋｅＶ以上、より好ましくは注入エネルギー約３５ｋｅＶ〜約５０ｋｅＶの条件で行われる。尚、上記濃度の表記は、４つの角度の各回転におけるＢイオンの濃度を明示的に示すものであり、以下、同様の４つの角度の回転イオン注入での不純物イオン濃度は、同様に表記する。
【００２８】
次いで、図３Ｂに示すように、フォトレジストパターン除去ステップとして、通常の方法でフォトレジストパターン３４を除去した後、分離部形成ステップとして、トレンチ３３を埋め込むように酸化膜を堆積させ、ＣＭＰによって該酸化膜を平坦化して、トレンチ３３内にトランジスタの活性領域を画定する分離部となるＳＴＩ構造のフィールド酸化膜３６を形成する。その後、ハードマスク及びパッド酸化膜パターン除去ステップとして、ハードマスク３２及びパッド酸化膜パターン３１を除去する。
【００２９】
次いで、ゲート絶縁膜及びゲート形成ステップとして、半導体基板３０の活性領域上にゲート絶縁膜３７及びゲート３８を順次形成する。次いで、第１のフォトダイオード形成ステップとして、半導体基板３０上にフォトダイオード領域を露出するフォトダイオード形成用第１マスクを形成した後、フォトダイオード形成用第１マスクをマスクとして第１のイオン注入処理を施し、半導体基板３０のフォトダイオード領域表層部に深いＮ-不純物領域３９を形成する。その後、フォトダイオード形成用第１マスクを除去する。
【００３０】
次いで、図３Ｃに示すように、ゲートスペーサ形成ステップとして、ゲート３８の側壁にゲートスペーサ４０を形成する。次いで、第２のフォトダイオード形成ステップとして、第２のイオン注入処理を施し、深いＮ-不純物領域３９の表層部に第２のＰ０不純物領域４１を形成する。第２のＰ０不純物領域４１は、図示のように、ゲートスペーサ４０によってセルフアラインに形成される。
【００３１】
このようにして、フォトダイオードのＰ０不純物領域は、上述したＰ型不純物領域３５のフォトダイオードの第１のＰ０不純物領域と、第２のＰ０不純物領域４１とを含んで形成される。各イオン注入処理は、それぞれ、約０度、約９０度、約１８０度及び約２７０度の互いに異なる４つの角度の回転を与えながら行われることが好ましい。好ましくは、第２のイオン注入工程は、ＢＦ2イオンを用いて、濃度約４．０×１０12×４／ｃｍ3、注入エネルギー約３０ｋｅＶの条件で行われる。
【００３２】
上述のように、本実施の形態に係るＣＭＯＳイメージセンサの製造方法によれば、固有ＮＭＯＳトランジスタのＮチャネルストップイオン注入処理の際に、ハードマスク３２及びフォトレジストパターン３４の厚さを考慮してチャネリング現象が発生するようにイオン注入エネルギーを調節して、固有ＮＭＯＳトランジスタの活性領域表面にフォトダイオードの第１のＰ０不純物領域を、固有ＮＭＯＳトランジスタのＮチャネルストップ領域と同時に形成し、ゲートスペーサ４０形成後に第２のＰ０不純物領域４１を形成する。これにより、従来の技術に係るＣＭＯＳイメージセンサの製造方法において必要であったフォトダイオードを形成するための１回のマスク工程及び１回のイオン注入工程を削減することができる。したがって、フォトダイオード形成工程を単純化して、コストを低減させることができる。さらに、固有ＮＭＯＳトランジスタの活性領域の表面にまでＰ型不純物領域、すなわち、Ｎチャネルストップ領域が形成される。このように、固有ＮＭＯＳトランジスタにおいてブレークダウン電圧やリーク電流などで良好な特性を確保し得る注入プロファイルを得ることができる。
【００３３】
尚、本発明は、上述した実施の形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で種々の変更等が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００３４】
【図１】一般的なＣＭＯＳイメージセンサの単位画素の構成を示す回路図である。
【図２】従来の技術に係るＣＭＯＳイメージセンサの製造過程において、図１に示したフォトダイオードＰＤ及び伝送トランジスタＴｘ周辺部分の断面構造を示す図である。
【図３Ａ】本発明の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、半導体基板上面にパッド酸化膜パターン及びハードマスクを形成し、これを用いてトレンチを形成した後、フォトレジストパターンを形成し、これを用いてＰ型不純物領域を形成した状態を示す断面図である。
【図３Ｂ】本発明の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、トレンチ内にＳＴＩ構造のフィールド酸化膜を形成し、ゲート絶縁膜及びゲートを形成した後、深いＮ-不純物領域を形成した状態を示す断面図である。
【図３Ｃ】本発明の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、ゲートスペーサを形成した後、深いＮ-不純物領域の表層部に第２のＰ０不純物領域を形成した状態を示す断面図である。
【符号の説明】
【００３５】
３０  半導体基板
３１  パッド酸化膜パターン
３２  ハードマスク
３３  トレンチ
３３  フォトレジストパターン
３５  Ｐ型不純物領域
３６  フィールド酸化膜
３７  ゲート絶縁膜
３８   ゲート
３９   深いＮ-不純物領域
４０   ゲートスペーサ
４１   第２のＰ０不純物領域
【図１】
2004282043.tif 000003
【図２】
2004282043.tif 000004
【図３Ａ】
2004282043.tif 000005
【図３Ｂ】
2004282043.tif 000006
【図３Ｃ】
2004282043.tif 000007