(57)【要約】【課題】ＭＯＳＦＥＴのゲート酸化膜の品質異常を除去する。【解決手段】双方向フォトサイリスタテスト装置２１を、第２接続端子２７，電源Ｖ，第１スイッチＳＷ１，抵抗Ｒ，第２スイッチＳＷ２，第１接続端子２６を直列に接続し、第２接続端子２７とノード２５との間にコンデンサＣを介設して構成する。電源電圧Ｖ，コンデンサＣの容量および抵抗Ｒの抵抗は、電源Ｖによって充電されたコンデンサＣを放電させた際に、テストの対象となるＭＯＳＦＥＴ２２のゲート電極Ｇに、パンチスルー電圧よりも高く異常ゲート酸化膜を破壊できる高電圧を瞬間的に印加できるように設定する。こうして、ゼロクロス機能付加用のＭＯＳＦＥＴ２２のゲート酸化膜に傷やピンホールが存在するために立ち上がりが急峻な電圧が印加された場合に絶縁破壊を起こしてしまう品質異常チップを、確実に除去する。【選択図】  図１
2004212332.tif 000002
【特許請求の範囲】
【請求項１】
ゼロクロス機能を付与するＭＯＳ電界効果トランジスタと、このＭＯＳ電界効果トランジスタのゲート電圧を光制御するフォトダイオードまたはフォトトランジスタを有する双方向フォトサイリスタのスクリーニングテストを行う双方向フォトサイリスタテスト装置であって、
上記フォトダイオードまたはフォトトランジスタが接地電位にある拡散部に対してパンチスルーに至る電圧であるパンチスルー電圧よりも高いピーク電圧を有すると共に、上記パンチスルーに至る時間が経過するよりも前に上記パンチスルー電圧よりも低い電圧に成るような波形を有する電圧を、上記ＭＯＳ電界効果トランジスタのゲート電極に印加する電圧印加手段を備えたことを特徴とする双方向フォトサイリスタテスト装置。
【請求項２】
請求項１に記載の双方向フォトサイリスタテスト装置において、
上記電圧印加手段は、直流電源と、この直流電源によって充電されるコンデンサと、上記コンデンサに対する充電と放電とを切り換えるスイッチと、上記コンデンサによる放電の際に上記ＭＯＳ電界効果トランジスタのゲート電極に流れ込む電流を制限する過電流保護用の抵抗を含んで構成されていることを特徴とする双方向フォトサイリスタテスト装置。
【請求項３】
請求項２に記載の双方向フォトサイリスタテスト装置において、
上記コンデンサの容量値は、０．１μＦ以上且つ０．５μＦ以下であり、
上記抵抗の抵抗値は、１００ｋΩ以上且つ２００ｋΩ以下である
ことを特徴とする双方向フォトサイリスタテスト装置。
【請求項４】
請求項１に記載の双方向フォトサイリスタテスト装置において、
上記電圧印加手段によって上記ＭＯＳ電界効果トランジスタのゲート電極に印加されるピーク電圧を試験電圧として記録する試験電圧記録手段を備えたことを特徴とする双方向フォトサイリスタテスト装置。
【請求項５】
ゼロクロス機能を付与するＭＯＳ電界効果トランジスタと、このＭＯＳ電界効果トランジスタのゲート電圧を光制御するフォトダイオードまたはフォトトランジスタを有する双方向フォトサイリスタのスクリーニングテスト方法であって、
請求項１に記載の双方向フォトサイリスタテスト装置によって、上記パンチスルー電圧よりも高く且つ異常ゲート酸化膜を破壊できるピーク電圧を有すると共に、上記パンチスルーに至る時間が経過するよりも前に上記パンチスルー電圧よりも低い電圧に成るような波形を有する電圧を、上記ＭＯＳ電界効果トランジスタのゲート電極に印加した後、
上記ＭＯＳ電界効果トランジスタの閾値電圧を測定して、上記ＭＯＳ電界効果トランジスタのゲート酸化膜の良否を判定する
ことを特徴とする双方向フォトサイリスタのスクリーニングテスト方法。
【請求項６】
請求項５に記載の双方向フォトサイリスタのスクリーニングテスト方法において、
上記スクリーニングテスト方法を、上記双方向フォトサイリスタが複数繰り返して形成されたウェハに対して行うことを特徴とする双方向フォトサイリスタのスクリーニングテスト方法。
【請求項７】
請求項１に記載の双方向フォトサイリスタテスト装置が搭載されたことを特徴とするテスター。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、双方向フォトサイリスタテスト装置，双方向フォトサイリスタのテスト方法およびテスターに関し、特にＭＯＳＦＥＴ（ＭＯＳ電界効果トランジスタ）を内蔵したゼロクロス機能付き双方向フォトサイリスタのスクリーニングテスト装置，テスターおよびスクリーニングテスト方法に関する。
【０００２】
【従来の技術】
従来、ゼロクロス機能を付加する目的でＭＯＳＦＥＴを内蔵した双方向フォトサイリスタに関して、上記ＭＯＳＦＥＴにおけるゲート酸化膜のスクリーニングテストは、以下のようにして行っている。すなわち、上記ＭＯＳＦＥＴのゲート電極に、正常なゲート酸化膜の耐圧以下である所定の値のＤＣ電圧を直接印加して、傷やピンホールのある非正常なゲート酸化膜を破壊することによってスクリーニングするのである。
【０００３】
また、その他のスクリーニングテスト方法として、上記ＭＯＳＦＥＴのゲート電極に瞬間的に電圧を印加する方法も知られている（特許文献１参照）。
【０００４】
一方において、ゼロクロス機能を付加するためのＭＯＳＦＥＴのゲート電圧を光制御するフォトダイオードまたはフォトトランジスタを内蔵する双方向フォトサイリスタとして、図３および図４に示すようなものがある。尚、図３は回路図であり、図４は部分断面概略図である。但し、上記ＭＯＳＦＥＴのゲートを光制御する素子はフォトトランジスタである。
【０００５】
この双方向フォトサイリスタは、次のように動作する。すなわち、図３において、端子Ａ，Ｋ間に交流電圧が印加される。その場合、端子Ａ側が端子Ｋ側よりも正電位であるとする。この状態で、チップ表面に光が入射されると、先ず、フォトトランジスタＱ３のベース拡散領域１に発生する光電流の寄与によってＣＨ（チャネル）１側のフォトトランジスタＱ３がオン状態となる。そうすると、ＣＨ１側のＰＮＰトランジスタＱ１のベース電流を引き出すことになり、このＰＮＰトランジスタＱ１がオンする。続いて、ＰＮＰトランジスタＱ１のコレクタ電流によって、ＣＨ１側のＮ型基板２とＰゲート拡散領域３とカソード拡散領域４とで構成されるＮＰＮトランジスタＱ２にベース電流が供給される。その際に、端子Ａ‐端子Ｋ間にバイアスされている交流電圧のゼロクロス点近傍では、フォトトランジスタＱ３からのＮ型ＭＯＳＦＥＴ５のベース電圧は低くＮ型ＭＯＳＦＥＴ５はオフしており、ＮＰＮトランジスタＱ２にはゲート抵抗６の抵抗値に応じたベース・エミッタ電圧が印加されている。そのために、ＮＰＮトランジスタＱ２はオンする。そうすると、ＰＮＰトランジスタＱ１にベース電流が供給され、正帰還によってＣＨ１側のＰＮＰＮ部がオンして、端子Ａから端子Ｋへ交流回路の負荷に応じたオン電流が流れる。
【０００６】
この場合、上記ＣＨ１側とは反対のＣＨ２側では、バイアス印加の向きが逆であるからＰＮＰＮ部の正帰還が起こらず、１次光電流のみが流れる。
【０００７】
これに対して、上記交流電圧のゼロクロス点から離れた時間においては、Ｎ型ＦＥＴ５がオンするためＮＰＮトランジスタＱ２のベース・エミッタ間が短絡されて、ＰＮＰトランジスタＱ１のコレクタ電流によってＮＰＮトランジスタＱ２にベース電流が供給されても、ＮＰＮトランジスタＱ２はオンできなくなる。
【０００８】
こうして、上記端子Ａ‐端子Ｋ間にバイアスされる交流電圧のゼロクロス点近傍のみにおいてフォトサイリスタをオンさせるゼロクロス機能が実現される。
【０００９】
一方、上記端子Ｋ側が端子Ａ側よりも正電位にある場合には、ゼロクロス点近傍においてＣＨ２側のＰＮＰＮ部が全く同様に正帰還動作してオンし、ＣＨ１側では１次光電流のみが流れるのである。
【００１０】
ところで、上記ＭＯＳＦＥＴ５，５’のゲート電圧を光制御するフォトトランジスタＱ３，Ｑ３’を内蔵する双方向フォトサイリスタの構造は、ＭＯＳＦＥＴ５，５’のゲート絶縁破壊の耐雷サージや耐静電破壊を向上することを目的として設計されている。つまり、端子Ａ‐端子Ｋ間に高電圧（定格８００Ｖ）が印加された際にもＭＯＳＦＥＴ５，５’のゲート‐ソース間にフォトトランジスタＱ３，Ｑ３’のオン電圧以上の電圧が掛らないように、電圧をクランプする仕組みになっている。
【００１１】
【特許文献１】
特開平６‐３０２６６３号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、上記特許文献１および特許文献２に開示された従来のスクリーニング方法においては、以下のような問題がある。すなわち、上記何れのスクリーニング方法においても、ＭＯＳＦＥＴのゲート電極に、正常なゲート酸化膜の耐圧以下の所定の値のＤＣ電圧を直接印加するようにしている。
【００１３】
しかしながら、上記従来のスクリーニング方法を、図３および図４に示すようなゼロクロス機能を付加するためのＭＯＳＦＥＴ５，５’のゲート電圧を光制御するフォトトランジスタＱ３，Ｑ３’を内蔵する双方向フォトサイリスタに適用した場合には、図３および図４に示すように、端子Ｔ１，Ｋおよび端子Ｔ２，ＡからＭＯＳＦＥＴ５，５’のゲート‐ソース間に試験電圧を印加することになる。
【００１４】
そうすると、上記フォトトランジスタＱ３，Ｑ３’におけるエミッタ拡散領域（Ｎ型）７とＧＮＤ電位となっているＭＯＳＦＥＴ５，５’のウェル拡散領域（Ｐ型）８との間に、パンチスルー現象（図３および図４においてはツェナーダイオード１０，１０’で表現）が生ずる。そのため、ＭＯＳＦＥＴ５，５’のゲート電極９，９’に直接印加される電圧が制限されることになり、ゲート電極９，９’にパンチスルー電圧以上の電圧を印加することができないことになる。
【００１５】
したがって、実使用上、立ち上がりが急峻な電圧がゲート電極９，９’に印加された場合等、パンチスルー電圧以上の電圧が瞬間的にゲート電極９，９’に印加される可能性があるにも拘らず、ゲート酸化膜１１の不良品をウェハ状態でスクリーニングする試験がなされていないことになる。
【００１６】
そこで、この発明の目的は、ゼロクロス機能を付加するためのＭＯＳＦＥＴとそのゲート電圧を光制御するフォトダイオードまたはフォトトランジスタとを内蔵する双方向フォトサイリスタチップであって、上記ＭＯＳＦＥＴのゲート酸化膜に傷やピンホールが存在するため立ち上がりが急峻な電圧が印加された場合に絶縁破壊を起こしてしまう品質異常チップを除去できる双方向フォトサイリスタテスト装置、双方向フォトサイリスタのテスト方法、および、テスターを提供することにある。
【００１７】
【課題を解決するための手段】
上記目的を達成するため、この発明は、ゼロクロス機能を付与するＭＯＳＦＥＴと，このＭＯＳＦＥＴのゲート電圧を光制御するフォトダイオードまたはフォトトランジスタを有する双方向フォトサイリスタのスクリーニングテストを行う双方向フォトサイリスタテスト装置であって、上記フォトダイオードまたはフォトトランジスタが接地電位にある拡散部に対してパンチスルーに至る電圧であるパンチスルー電圧よりも高いピーク電圧を有すると共に、上記パンチスルーに至る時間が経過するよりも前に上記パンチスルー電圧よりも低い電圧に成るような波形を有する電圧を、上記ＭＯＳＦＥＴのゲート電極に印加する電圧印加手段を備えている。
【００１８】
上記構成によれば、上記電圧印加手段よって、上記ＭＯＳＦＥＴのゲート電極に印加される電圧は、上記フォトダイオードまたはフォトトランジスタが上記パンチスルーに至る時間が経過するよりも前に、上記パンチスルー電圧よりも低い電圧まで低下している。したがって、上記フォトダイオードまたはフォトトランジスタは上記パンチスルーに至ることはなく、上記ゲート電極には、上記パンチスルー電圧以上の電圧が印加されることになる。
【００１９】
すなわち、上記ピーク電圧を、上記ＭＯＳＦＥＴの酸化膜の耐圧以下であって異常ゲート酸化膜を破壊できる電圧に設定することによって、上記ゲート酸化膜に傷やピンホールが存在するため、立ち上がりが急峻な電圧が印加された場合に絶縁破壊を起こしてしまう品質異常な双方向フォトサイリスタチップが、確実に除去されるのである。
【００２０】
また、１実施例の双方向フォトサイリスタテスト装置では、上記電圧印加手段を、直流電源と、この直流電源によって充電されるコンデンサと、上記コンデンサに対する充電と放電とを切り換えるスイッチと、上記コンデンサによる放電の際に上記ＭＯＳ電界効果トランジスタのゲート電極に流れ込む電流を制限する過電流保護用の抵抗を含んで構成している。
【００２１】
この実施例によれば、先ず、上記スイッチが操作されて上記直流電源によってコンデンサが充電された後、上記スイッチが切り換え操作されて、上記コンデンサに充電された電圧が上記ＭＯＳＦＥＴのゲート電極に瞬間的に印加される。したがって、上記直流電源の電圧値，上記コンデンサの容量値および上記抵抗の抵抗値が最適に設定されることによって、異常ゲート酸化膜を破壊できる電圧が上記ＭＯＳＦＥＴの酸化膜に印加される。
【００２２】
また、１実施例の双方向フォトサイリスタテスト装置では、上記コンデンサの容量値を０．１μＦ以上且つ０．５μＦ以下とし、上記抵抗の抵抗値を１００ｋΩ以上且つ２００ｋΩ以下としている。
【００２３】
この実施例によれば、例えば、上記直流電源の電圧値を２００Ｖ以上且つ３００Ｖ以下とすることによって、上記パンチスルー電圧よりも高く且つ異常ゲート酸化膜を破壊できるピーク電圧を有すると共に、上記パンチスルーに至る時間が経過するよりも前に上記パンチスルー電圧よりも低い電圧に成るような波形を有する電圧が、上記ＭＯＳＦＥＴの酸化膜に印加される。
【００２４】
また、１実施例の双方向フォトサイリスタテスト装置では、上記電圧印加手段によって上記ＭＯＳＦＥＴのゲート電極に印加されるピーク電圧を試験電圧として記録する試験電圧記録手段を備えている。
【００２５】
この実施例によれば、上記試験電圧記録手段によって、スクリーニングテスト時に、実際に上記ＭＯＳＦＥＴのゲート電極に印加されたピーク電圧が試験電圧として記録される。したがって、スクリーニングテストの最適方法の決定や上記構造を有する双方向フォトサイリスタの開発が容易になる。
【００２６】
また、この発明は、ゼロクロス機能を付与するＭＯＳＦＥＴと，このＭＯＳＦＥＴのゲート電圧を光制御するフォトダイオードまたはフォトトランジスタを有する双方向フォトサイリスタのスクリーニングテスト方法であって、上記双方向フォトサイリスタテスト装置によって、上記パンチスルー電圧よりも高く且つ異常ゲート酸化膜を破壊できるピーク電圧を有すると共に、上記パンチスルーに至る時間が経過するよりも前に上記パンチスルー電圧よりも低い電圧に成るような波形を有する電圧を、上記ＭＯＳＦＥＴのゲート電極に印加した後に、上記ＭＯＳＦＥＴの閾値電圧を測定して上記ＭＯＳＦＥＴのゲート酸化膜の良否を判定する。
【００２７】
上記構成によれば、上記フォトダイオードまたはフォトトランジスタがパンチスルーに至ることなく、上記ＭＯＳＦＥＴのゲート電極に、異常ゲート酸化膜を破壊できるピーク電圧が印加される。したがって、上記ピーク電圧が印加された後のＭＯＳＦＥＴの閾値電圧を測定することによって、上記ＭＯＳＦＥＴのゲート酸化膜の良否が的確に判定される。
【００２８】
また、１実施例の双方向フォトサイリスタのスクリーニングテスト方法では、上記スクリーニングテスト方法を、上記双方向フォトサイリスタが複数繰り返して形成されたウェハに対して行う。
【００２９】
この実施例によれば、上記双方向フォトサイリスタにおけるゼロクロス機能付与用のＭＯＳＦＥＴに対するゲート酸化膜のスクリーニングテストが、ウェハ状態で短時間に効率良く行われる。
【００３０】
また、この発明のテスターは、上記双方向フォトサイリスタテスト装置が搭載されている。
【００３１】
上記構成によれば、上記ウェハのテスト時に使用されるテスターに上記双方向フォトサイリスタテスト装置が搭載されている。したがって、このテスターによって、上記双方向フォトサイリスタのＭＯＳＦＥＴに対するゲート酸化膜のスクリーニングテストが、ウェハ状態で短時間に効率良く行われる。
【００３２】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。図１は、本実施の形態の双方向フォトサイリスタのテスト方法を実現するための双方向フォトサイリスタテスト装置における回路図である。
【００３３】
図１において、２２は、双方向フォトサイリスタテスト装置２１によるスクリーニングテストの対象となる双方向フォトサイリスタにおいて、ゼロクロス機能を付加するためのＮ型ＭＯＳＦＥＴである。また、２３は、ＭＯＳＦＥＴ２２のゲート電圧を光制御するフォトダイオードまたはフォトトランジスタ（以下、フォトトランジスタで代表する）である。尚、ＭＯＳＦＥＴ２２およびフォトトランジスタ２３以外の構成は図３と同様であり、本実施の形態における説明とは直接関係無いので省略する。尚、ツェナーダイオード２４は、ＭＯＳＦＥＴ２２のゲート‐ソース間に電圧を印加した場合に、フォトトランジスタ２３のエミッタ拡散領域とＧＮＤ電位となっているＭＯＳＦＥＴ２２のウェル拡散領域との間に生ずるパンチスルー現象を、明示的に示したものである。
【００３４】
上記双方向フォトサイリスタテスト装置２１は、以下のような構成を有している。すなわち、第１スイッチＳＷ１，抵抗Ｒおよび第２スイッチＳＷ２を直列に接続し、さらに、第２スイッチＳＷ２を第１接続端子２６に接続する一方、第１スイッチＳＷ１を、電源Ｖを介して第２接続端子２７に接続している。また、第１スイッチＳＷ１‐抵抗Ｒ間のノード２５と第２接続端子２７との間にコンデンサＣを介設している。そして、テスト時には、テストの対象となる双方向フォトサイリスタのゼロクロス機能付加用のＮ型ＭＯＳＦＥＴ２２のゲート電極Ｇを第１接続端子２６に接続する一方、ＭＯＳＦＥＴ２２のソースＳを第２接続端子２７に接続するのである。
【００３５】
上記構成において、スクリーニングテストに際しては、先ず、第１スイッチＳＷ１をオンする一方、第２スイッチＳＷ２をオフして、電源ＶによってコンデンサＣを充電する。尚、電源Ｖの電圧は、ＭＯＳＦＥＴ２２のゲート電極Ｇに印加したい電圧よりも十分に高い電圧である。
【００３６】
こうして、上記コンデンサＣを充電した後に、第１スイッチＳＷ１をオフする一方、第２スイッチＳＷ２をオンすることによって、コンデンサＣを放電させてＭＯＳＦＥＴ２２のゲート電極Ｇに瞬間的に高電圧を印加する。その場合、電源Ｖの電圧（Ｖ），抵抗Ｒの抵抗（Ｒ）およびコンデンサＣの容量（Ｃ）を最適に設定することによって、フォトトランジスタ２３のパンチスルー電圧（つまり、ツェナーダイオード２４のツェナー電圧（５０Ｖ））よりも高い電圧を印加することができるのである。
【００３７】
尚、上記抵抗Ｒは、ＭＯＳＦＥＴ２２のゲート電極Ｇに流れ込む電流に制限を掛ける過電流保護用の抵抗である。本実施の形態においては、上記電流制限を５００μＡとしている。また、コンデンサＣは容量可変であり、正常チップのＭＯＳＦＥＴ２２のゲート酸化膜が破壊されないようにＭＯＳＦＥＴ２２のゲート電極Ｇに印加される電圧に制限を掛ける過電圧保護機能を有している。本実施の形態においては、上記電圧制限を２５０Ｖ（通常、正常品のゲート酸化膜の耐圧は約３００Ｖ）としている。
【００３８】
こうして、上記ＭＯＳＦＥＴ２２のゲート電極Ｇに瞬間的に上記パンチスルー電圧（ツェナー電圧）よりも高い電圧を印加した後、ＭＯＳＦＥＴ２２の閾値電圧Ｖｔｈ（通常、正常品の閾値電圧Ｖｔｈは３０Ｖ）等の電気特性を測定することによって、ゲート酸化膜に異常があって破壊されたチップを特性不良として判定することができる。その場合、フォトトランジスタ２３がパンチスルー状態に至る前に印加電圧が上記パンチスルー電圧（ツェナー電圧）よりも低くなるように印加時間を制御することによって、ゲート電極Ｇにパンチスルー電圧以上の電圧を印加することができるのである。
【００３９】
尚、上述の説明は、本双方向フォトサイリスタにおける片側のチャネル（図１においてはＣＨ１）について説明しているが、他方のチャネルについても同様に、双方向フォトサイリスタテスト装置２１の第１接続端子２６をＭＯＳＦＥＴのゲート電極に接続する一方、第２接続端子２７をソースに接続して行えばよい。その場合、１つの双方向フォトサイリスタテスト装置２１を一方のチャネルのフォトサイリスタと他方のチャネルのフォトサイリスタとで付け替えても良いし、夫々のチャネルのフォトサイリスタに別々に双方向フォトサイリスタテスト装置を接続してもよい。
【００４０】
ところで、上記スクリーニングテスト時にＭＯＳＦＥＴ２２のゲート電極Ｇに印加されるテスト電圧は任意に設定されるものであり、図３における端子Ａ，Ｋ間に相当する端子間に立ち上がりが急峻な高電圧が印加された場合にＭＯＳＦＥＴ２２のゲート電極Ｇに掛る電圧の実力値に合わせて異なる。したがって、良品の双方向フォトサイリスタチップにおける上記両端子間に立ち上がりが急峻な電圧を印加した場合に、実際にＭＯＳＦＥＴ２２のゲート電極Ｇに掛るピーク電圧がＶｐを予め測定しておく必要がある。そして、正常品のゲート耐圧３００Ｖよりも低く且つピーク電圧Ｖｐよりも高くて異常ゲート酸化膜を破壊できるピーク電圧Ｖｐ’を有すると共に、パンチスルー状態に至る時間が経過するよりも前に上記パンチスルー電圧（ツェナー電圧）よりも低い電圧に成るような波形を有する立ち上がりが急峻な高電圧を、ゲート電極Ｇに瞬間的に印加することによって、スクリーニングテストを確実に行うことができるのである。
【００４１】
一例として、上記両端子間に立ち上がり勾配が３３００Ｖ／μｓである電圧を印加した際に、図２（ｂ）に示すように、ＭＯＳＦＥＴ２２のゲート電極Ｇに掛るピーク電圧Ｖｐが８０Ｖ程度になるような双方向フォトサイリスタの場合には、図２（ａ）に示すごとく、スクリーニングテスト時にＭＯＳＦＥＴ２２のゲート電極Ｇに掛るピーク電圧Ｖｐ’が約１５０Ｖになるように、双方向フォトサイリスタテスト装置２１の電源電圧Ｖを３００Ｖ程度に設定し、ＲＣ定数の合わせ込みを行うのである。尚、その場合におけるピーク電圧Ｖｐ’に関する約７０Ｖのマージンは、ＭＯＳＦＥＴ２２における酸化膜の経時破壊特性（ＴＤＤＢ特性）と保証する寿命とから設定している。
【００４２】
そして、先ず、第１スイッチＳＷ１をオンする一方、第２スイッチＳＷ２をオフして、コンデンサＣを充電する。次に、第１スイッチＳＷ１をオフする一方、第２スイッチＳＷ２をオンして、コンデンサＣを放電する。そうすると、図２（ａ）に示すように、通常時に立ち上がり勾配が３３００Ｖ／μｓである電圧が上記両端子間に印加された際にゲート電極Ｇに掛るピーク電圧Ｖｐ（Ｖｐ＝８０Ｖ程度）を越える約１５０Ｖが、ＭＯＳＦＥＴ２２のゲート電極Ｇに瞬間的に印加される。そして、上記パンチスルー状態に至る時間（約５０ｎｍ）が経過した際には、印加電圧は上記パンチスルー電圧（＝ツェナー電圧：５０Ｖ程度）以下に低下しているのである。その際に、上記ＭＯＳＦＥＴ２２のゲート酸化膜に傷やピンホール等がある品質不良品の場合には、約１５０Ｖの印加電圧によって破壊されるのである。
【００４３】
以上の結果、本実施の形態によれば、従来の直接印加によるスクリーニングテストでは除去できずに後工程に流出していたＭＯＳＦＥＴゲート酸化膜不良の双方向フォトサイリスタチップを、確実に除去することができるのである。
【００４４】
尚、上記電源電圧Ｖの範囲としては２００Ｖ〜３００Ｖ程度であり、その場合におけるコンデンサＣの容量Ｃは０．１μＦ〜０．５μＦ、過電流制限用抵抗Ｒの抵抗Ｒは１００ｋΩ〜２００ｋΩが適当である。例えば、Ｖ＝３００Ｖ，Ｒ＝１５０ｋΩ，Ｃ＝０．２μＦに設定した場合には、ゲート電極Ｇに印加されるピーク電圧Ｖｐ＝１０５Ｖが得られるのである。
【００４５】
上述のごとく、本実施の形態においては、双方向フォトサイリスタテスト装置２１を、電源Ｖと、この電源Ｖと双方向フォトサイリスタ側のＮ型ＭＯＳＦＥＴ２２のゲート電極Ｇとの間に直列接続される第１スイッチＳＷ１，抵抗Ｒおよび第２スイッチＳＷ２と、ＭＯＳＦＥＴ２２のソースＳとノード２５との間に介設されて、ゲート電極Ｇに印加する電圧を充電するコンデンサＣで構成している。
【００４６】
そして、上記ＭＯＳＦＥＴ２２のゲート酸化膜の耐圧より低く、且つ、良品の双方向フォトサイリスタチップの端子間（図３の端子Ａ，Ｋ間に相当）に立ち上がりが急峻な電圧を印加した場合にＭＯＳＦＥＴ２２のゲート電極Ｇに掛るピーク電圧Ｖｐよりも高くて異常ゲート酸化膜を破壊できる電圧であって、パンチスルー状態に至る前に印加電圧が上記パンチスルー電圧よりも低くなるようなピーク電圧Ｖｐ’が得られるように、電源電圧Ｖ，コンデンサＣの容量および抵抗Ｒの抵抗を設定するのである。
【００４７】
したがって、上記電源ＶによってコンデンサＣを充電した後、コンデンサＣを放電させることによって、テストの対象となる双方向フォトサイリスタのＭＯＳＦＥＴ２２のゲート電極Ｇに、上記パンチスルー電圧よりも高く異常ゲート酸化膜を破壊できる高電圧を瞬間的に印加することができるのである。
【００４８】
すなわち、本実施の形態における双方向フォトサイリスタテスト装置２１を用いて、上述したようなテスト方法を行うことによって、ゼロクロス機能付加用のＭＯＳＦＥＴのゲート酸化膜に傷やピンホールが存在するために立ち上がりが急峻な電圧が印加された場合に絶縁破壊を起こしてしまう品質異常チップを、確実に除去できるのである。
【００４９】
尚、上記実施の形態においては、上記双方向フォトサイリスタにおけるゼロクロス機能付加用のＭＯＳＦＥＴのゲート電圧を光制御する素子として、フォトトランジスタ２３を用いた場合を例に説明しているが、フォトダイオードを用いた場合でも同様の効果を奏することができる。
【００５０】
また、詳述はしないが、上記双方向フォトサイリスタテスト装置２１に試験電圧記録手段を設けて、スクリーニングテスト時に、実際にＭＯＳＦＥＴ２２のゲート電極Ｇに印加された最大電圧（ピーク電圧Ｖｐ’）を試験電圧として記録しておくことも可能である。
【００５１】
また、上記双方向フォトサイリスタテスト装置２１は、従来のＤＣ（直流）テスターに組み込むことが可能である。そうした場合には、ＤＣテスターを用いることによって、ＭＯＳＦＥＴにおけるゲート酸化膜のスクリーニングテストをウェハ状態で短時間に効率良く行うことができるのである。
【００５２】
【発明の効果】
以上より明らかなように、この発明の双方向フォトサイリスタテスト装置は、電圧印加手段によって、ゼロクロス機能付与用のＭＯＳＦＥＴのゲート電極に、パンチスルー電圧よりも高いピーク電圧を有すると共に、上記パンチスルーに至る前に上記パンチスルー電圧よりも低くなる波形の電圧を印加するので、上記ゲート電極に上記パンチスルー電圧以上の電圧を印加することができる。
【００５３】
したがって、上記ピーク電圧を上記ＭＯＳＦＥＴの異常ゲート酸化膜を破壊できる電圧に設定することによって、ゲート酸化膜に傷やピンホールが存在するため、立ち上がりが急峻な電圧が印加された場合に絶縁破壊を起こしてしまう品質異常な双方向フォトサイリスタチップを、確実に除去できる。
【００５４】
すなわち、この発明によれば、上記品質異常な双方向フォトサイリスタチップの後工程への流出防止を図ることができる。
【００５５】
また、この発明の双方向フォトサイリスタのスクリーニングテスト方法は、上記双方向フォトサイリスタテスト装置によって、上記ゼロクロス機能付与用のＭＯＳＦＥＴの異常ゲート酸化膜を破壊できるピーク電圧を有する電圧を、上記ＭＯＳＦＥＴのゲート電極に印加した後、上記ＭＯＳＦＥＴの閾値電圧を測定して上記ＭＯＳＦＥＴのゲート酸化膜の良否を判定するので、上記ＭＯＳＦＥＴの異常ゲート酸化膜を確実に破壊することによって、上記ゲート酸化膜の良否を的確に判定することができる。
【００５６】
また、この発明のテスターは、上記双方向フォトサイリスタテスト装置を搭載しているので、このテスターによって、上記双方向フォトサイリスタのＭＯＳＦＥＴに対するゲート酸化膜のスクリーニングテストを、ウェハ状態で短時間に効率良く行うことができる。
【図面の簡単な説明】
【図１】この発明の双方向フォトサイリスタテスト装置における回路図である。
【図２】図１におけるＭＯＳＦＥＴのゲート電極に掛る電圧波形を示す図である。
【図３】ゼロクロス機能付加用ＭＯＳＦＥＴのゲート電圧を光制御するフォトトランジスタを内蔵する従来の双方向フォトサイリスタの回路図である。
【図４】図３に示す従来の双方向フォトサイリスタの部分断面図である。
【符号の説明】
２１…双方向フォトサイリスタテスト装置、
２２…Ｎ型ＭＯＳＦＥＴ、
２３…フォトトランジスタ、
２４…ツェナーダイオード、
２６…第１接続端子、
２７…第２接続端子、
Ｖ…電源、
ＳＷ１…第１スイッチ、
Ｒ…抵抗、
ＳＷ２…第２スイッチ、
Ｃ…コンデンサ。
【図１】
2004212332.tif 000003
【図２】
2004212332.tif 000004
【図３】
2004212332.tif 000005
【図４】
2004212332.tif 000006