(57)【要約】【課題】不純物のドライブイン工程に用いられるバリア膜のダメージを抑制する。【解決手段】不純物のイオン注入ＩＰ１を行うことにより、不純物注入層４を半導体基板１に形成してから、半導体基板１上にバリア窒化膜５を形成し、不純物注入層４に含まれる不純物のドライブインを行うことにより、半導体基板１にウェル領域６を形成する。【選択図】      図１
2004207531.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板にイオン注入を行うことにより、前記半導体基板に不純物注入層を形成する工程と、
前記不純物注入層が形成された半導体基板上にバリア膜を形成する工程と、
前記バリア膜形成後に前記不純物注入層に含まれる不純物のドライブインを行うことにより、前記半導体基板にウェル領域を形成する工程と、
前記ウェル領域が形成された半導体基板から前記バリア膜を除去する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上に第１バリア膜を形成する工程と、
前記第１バリア膜を介して前記半導体基板にイオン注入を行うことにより、前記半導体基板に不純物注入層を形成する工程と、
前記半導体基板上に形成された第１バリア膜を除去する工程と、
前記第１バリア膜が除去された半導体基板上に第２バリア膜を形成する工程と、
前記第２バリア膜形成後に前記不純物注入層に含まれる不純物のドライブインを行うことにより、前記半導体基板にウェル領域を形成する工程と、
前記ウェル領域が形成された半導体基板から前記第２バリア膜を除去する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項３】
半導体基板上に第１バリア膜を形成する工程と、
前記第１バリア膜を介して前記半導体基板にイオン注入を行うことにより、前記半導体基板に不純物注入層を形成する工程と、
前記不純物注入層形成後に前記第１バリア膜上に第２バリア膜を形成する工程と、
前記第２バリア膜の形成後に前記不純物注入層に含まれる不純物のドライブインを行うことにより、前記半導体基板にウェル領域を形成する工程と、
前記ウェル領域が形成された半導体基板から前記第１および第２バリア膜を除去する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板上にバリア膜を形成する工程と、
前記バリア膜を介して前記半導体基板にイオン注入を行うことにより、前記半導体基板に不純物注入層を形成する工程と、
前記イオン注入時に前記バリア膜に生じたダメージを回復させるための熱処理を行う工程と、
前記熱処理後に前記不純物注入層に含まれる不純物のドライブインを行うことにより、前記半導体基板にウェル領域を形成する工程と、
前記ウェル領域が形成された半導体基板から前記バリア膜を除去する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項５】
半導体基板に第１イオン注入を行うことにより、前記半導体基板に第１導電型不純物注入層を形成する工程と、
前記第１導電型不純物注入層が形成された半導体基板上に第１バリア膜を形成する工程と、
前記第１バリア膜の形成後に第１導電型不純物注入層に含まれる第１導電型不純物のドライブインを行うことにより、前記半導体基板に第１導電型ウェル領域を形成する工程と、
前記第１導電型ウェル領域が形成された半導体基板から前記第１バリア膜を除去する工程と、
前記第１バリア膜が除去された半導体基板に第２イオン注入を行うことにより、前記半導体基板に第２導電型不純物注入層を形成する工程と、
前記第２導電型不純物注入層が形成された半導体基板上に第２バリア膜を形成する工程と、
前記第２バリア膜の形成後に前記第２導電型不純物注入層に含まれる第２導電型不純物のドライブインを行うことにより、前記半導体基板に第２導電型ウェル領域を形成する工程と、
前記第２導電型ウェル領域が形成された半導体基板から前記第２バリア膜を除去する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項６】
半導体基板上に第１バリア膜を形成する工程と、
前記第１バリア膜を介して前記半導体基板に第１イオン注入を行うことにより、前記半導体基板に第１導電型不純物注入層を形成する工程と、
前記半導体基板上に形成された第１バリア膜を除去する工程と、
前記第１バリア膜が除去された半導体基板上に第２バリア膜を形成する工程と、
前記第２バリア膜形成後に前記第１導電型不純物注入層に含まれる第１導電型不純物のドライブインを行うことにより、前記半導体基板に第１導電型ウェル領域を形成する工程と、
前記第１導電型ウェル領域が形成された半導体基板から前記第２バリア膜を除去する工程と、
前記第２バリア膜を除去された半導体基板上に第３バリア膜を形成する工程と、
前記第３バリア膜を介して前記半導体基板に第２イオン注入を行うことにより、前記半導体基板に第２導電型不純物注入層を形成する工程と、
前記半導体基板上に形成された第３バリア膜を除去する工程と、
前記第３バリア膜が除去された半導体基板上に第４バリア膜を形成する工程と、
前記第４バリア膜形成後に前記第２導電型不純物注入層に含まれる第２導電型不純物のドライブインを行うことにより、前記半導体基板に第２導電型ウェル領域を形成する工程と、
前記第２導電型ウェル領域が形成された半導体基板から前記第４バリア膜を除去する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項７】
半導体基板上に第１バリア膜を形成する工程と、
前記第１バリア膜を介して前記半導体基板に第１イオン注入を行うことにより、前記半導体基板に第１導電型不純物注入層を形成する工程と、
前記第１導電型不純物注入層形成後に前記第１バリア膜上に第２バリア膜を形成する工程と、
前記第２バリア膜の形成後に前記第１導電型不純物注入層に含まれる第１導電型不純物のドライブインを行うことにより、前記半導体基板に第１導電型ウェル領域を形成する工程と、
前記第１導電型ウェル領域が形成された半導体基板から前記第１および第２バリア膜を除去する工程と、
前記第１および第２バリア膜が除去された半導体基板上に第３バリア膜を形成する工程と、
前記第３バリア膜を介して前記半導体基板に第２イオン注入を行うことにより、前記半導体基板に第２導電型不純物注入層を形成する工程と、
前記第２導電型不純物注入層形成後に前記第３バリア膜上に第４バリア膜を形成する工程と、
前記第４バリア膜の形成後に前記第２導電型不純物注入層に含まれる第２導電型不純物のドライブインを行うことにより、前記半導体基板に第２導電型ウェル領域を形成する工程と、
前記第２導電型ウェル領域が形成された半導体基板から前記第３および第４バリア膜を除去する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項８】
半導体基板上にバリア膜を形成する工程と、
前記バリア膜を介して前記半導体基板に第１イオン注入を行うことにより、前記半導体基板に第１導電型不純物注入層を形成する工程と、
前記第１イオン注入時に前記バリア膜に生じたダメージを回復させるための第１熱処理を行う工程と、
前記第１熱処理後に前記第１導電型不純物注入層に含まれる第１導電型不純物のドライブインを行うことにより、前記半導体基板に第１導電型ウェル領域を形成する工程と、
前記バリア膜を介して前記半導体基板に第２イオン注入を行うことにより、前記半導体基板に第２導電型不純物注入層を形成する工程と、
前記第２イオン注入時に前記バリア膜に生じたダメージを回復させるための第２熱処理を行う工程と、
前記第２熱処理後に前記第２導電型不純物注入層に含まれる第２導電型不純物のドライブインを行うことにより、前記半導体基板に第２導電型ウェル領域を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特に、ウェル形成時のドライブイン工程に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、イオン注入後の不純物のドライブイン工程において、イオン注入された不純物が半導体基板から抜け出すことを防止するため、例えば、特許文献１に開示されているように、半導体基板の表面をバリア窒化膜で覆ってから、イオン注入およびドライブインを行う方法がある。
【０００３】
図８は、従来の半導体装置の製造方法を示す断面図である。
図８（ａ）において、半導体基板１０１の熱酸化を行うことにより、半導体基板１０１上に犠牲酸化膜１０２を形成する。
次に、図８（ｂ）に示すように、ＣＶＤなどの方法により、犠牲酸化膜１０２が形成された半導体基板１０１上にバリア窒化膜１０３を形成する。
【０００４】
次に、図８（ｃ）に示すように、バリア窒化膜１０３が形成された半導体基板１０１上にフォトレジスト膜１０４を塗布し、フォトリソグラフィー技術を用いることにより、フォトレジスト膜１０４に開口部１０４ａを形成する。そして、開口部１０４ａが形成されたフォトレジスト膜１０４をマスクとして、Ｂ、Ａｓ、Ｐなどの不純物のイオン注入ＩＰ９を行うことにより、不純物注入層１０５を半導体基板１０１に形成する。
【０００５】
次に、図８（ｄ）に示すように、不純物注入層１０５が形成された半導体基板１０１からフォトレジスト膜１０４を除去する。そして、不純物注入層１０５が形成された半導体基板１０１の熱処理により、不純物注入層１０５に含まれる不純物のドライブインを行い、半導体基板１０１にウェル領域１０６を形成する。次に、図８（ｅ）に示すように、ドライエッチングまたはウェットエッチングにより、ウェル領域１０６が形成された半導体基板１０１からバリア窒化膜１０３を除去する。
【０００６】
【特許文献１】
特開昭６２−１０６６２０号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置の製造方法では、バリア窒化膜１０３を通して不純物のイオン注入が行われるため、バリア窒化膜１０３にダメージＫが発生したり、バリア窒化膜１０３にピンホールが形成されたりすることがある。
そして、バリア窒化膜１０３にダメージＫやピンホールが形成されると、そこからＦｅ、Ｍｇ、Ｃａなどの重金属が進入し、半導体基板１０１の汚染を引き起こすことがあるという問題があった。
【０００８】
また、半導体基板１０１が重金属で汚染されると、半導体基板１０１の熱処理時に、重金属が触媒となって、ＳｉとＳｉＯ2とが反応し、ＳｉＯガスが生成されて、半導体基板１０１の結晶欠陥を引き起こすという問題もあった。
そこで、本発明の目的は、不純物のドライブイン工程に用いられるバリア膜のダメージを抑制することが可能な半導体装置の製造方法を提供することである。
【０００９】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板にイオン注入を行うことにより、前記半導体基板に不純物注入層を形成する工程と、前記不純物注入層が形成された半導体基板上にバリア膜を形成する工程と、前記バリア膜形成後に前記不純物注入層に含まれる不純物のドライブインを行うことにより、前記半導体基板にウェル領域を形成する工程と、前記ウェル領域が形成された半導体基板から前記バリア膜を除去する工程とを備えることを特徴とする。
【００１０】
これにより、不純物のドライブイン工程に用いられるバリア膜を通すことなく、半導体基板にイオン注入を行うことが可能となり、イオン注入時のバリア膜のダメージを防止することが可能となる。
このため、ドライブイン工程時に重金属が半導体基板に進入することを防止することが可能となり、半導体基板の汚染を抑制することが可能となるとともに、重金属を触媒とする化学反応を抑制して、半導体基板に発生する結晶欠陥を低減することが可能となる。
【００１１】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上に第１バリア膜を形成する工程と、前記第１バリア膜を介して前記半導体基板にイオン注入を行うことにより、前記半導体基板に不純物注入層を形成する工程と、前記半導体基板上に形成された第１バリア膜を除去する工程と、前記第１バリア膜が除去された半導体基板上に第２バリア膜を形成する工程と、前記第２バリア膜形成後に前記不純物注入層に含まれる不純物のドライブインを行うことにより、前記半導体基板にウェル領域を形成する工程と、前記ウェル領域が形成された半導体基板から前記第２バリア膜を除去する工程とを備えることを特徴とする。
【００１２】
これにより、イオン注入時にダメージが生じた第１バリア膜をダメージのない第２バリア膜に交換してから、不純物のドライブインを行うことが可能となり、半導体基板の汚染および結晶欠陥の発生を抑制することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上に第１バリア膜を形成する工程と、前記第１バリア膜を介して前記半導体基板にイオン注入を行うことにより、前記半導体基板に不純物注入層を形成する工程と、前記不純物注入層形成後に前記第１バリア膜上に第２バリア膜を形成する工程と、前記第２バリア膜の形成後に前記不純物注入層に含まれる不純物のドライブインを行うことにより、前記半導体基板にウェル領域を形成する工程と、前記ウェル領域が形成された半導体基板から前記第１および第２バリア膜を除去する工程とを備えることを特徴とする。
【００１３】
これにより、イオン注入時にダメージが生じた第１バリア膜をダメージのない第２バリア膜で覆ってから、不純物のドライブインを行うことが可能となり、半導体基板の汚染および結晶欠陥の発生を抑制することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上にバリア膜を形成する工程と、前記バリア膜を介して前記半導体基板にイオン注入を行うことにより、前記半導体基板に不純物注入層を形成する工程と、前記イオン注入時に前記バリア膜に生じたダメージを回復させるための熱処理を行う工程と、前記熱処理後に前記不純物注入層に含まれる不純物のドライブインを行うことにより、前記半導体基板にウェル領域を形成する工程と、前記ウェル領域が形成された半導体基板から前記バリア膜を除去する工程とを備えることを特徴とする。
【００１４】
これにより、イオン注入時に生じたバリア膜のダメージを除去してから、不純物のドライブインを行うことが可能となり、バリア膜を付け替えることなく、半導体基板の汚染および結晶欠陥の発生を抑制することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板に第１イオン注入を行うことにより、前記半導体基板に第１導電型不純物注入層を形成する工程と、前記第１導電型不純物注入層が形成された半導体基板上に第１バリア膜を形成する工程と、前記第１バリア膜の形成後に第１導電型不純物注入層に含まれる第１導電型不純物のドライブインを行うことにより、前記半導体基板に第１導電型ウェル領域を形成する工程と、前記第１導電型ウェル領域が形成された半導体基板から前記第１バリア膜を除去する工程と、前記第１バリア膜が除去された半導体基板に第２イオン注入を行うことにより、前記半導体基板に第２導電型不純物注入層を形成する工程と、前記第２導電型不純物注入層が形成された半導体基板上に第２バリア膜を形成する工程と、前記第２バリア膜の形成後に前記第２導電型不純物注入層に含まれる第２導電型不純物のドライブインを行うことにより、前記半導体基板に第２導電型ウェル領域を形成する工程と、前記第２導電型ウェル領域が形成された半導体基板から前記第２バリア膜を除去する工程とを備えることを特徴とする。
【００１５】
これにより、不純物のドライブイン工程に用いられるバリア膜を通すことなく、導電型の異なる不純物のイオン注入を半導体基板に行うことが可能となる。
このため、導電型の異なる複数のウェルを形成する場合においても、イオン注入時のバリア膜のダメージを防止することが可能となり、半導体基板の汚染および結晶欠陥の発生を抑制しつつ、ＣＭＯＳなどの半導体素子を半導体基板に形成することが可能となる。
【００１６】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上に第１バリア膜を形成する工程と、前記第１バリア膜を介して前記半導体基板に第１イオン注入を行うことにより、前記半導体基板に第１導電型不純物注入層を形成する工程と、前記半導体基板上に形成された第１バリア膜を除去する工程と、前記第１バリア膜が除去された半導体基板上に第２バリア膜を形成する工程と、前記第２バリア膜形成後に前記第１導電型不純物注入層に含まれる第１導電型不純物のドライブインを行うことにより、前記半導体基板に第１導電型ウェル領域を形成する工程と、前記第１導電型ウェル領域が形成された半導体基板から前記第２バリア膜を除去する工程と、前記第２バリア膜を除去された半導体基板上に第３バリア膜を形成する工程と、前記第３バリア膜を介して前記半導体基板に第２イオン注入を行うことにより、前記半導体基板に第２導電型不純物注入層を形成する工程と、前記半導体基板上に形成された第３バリア膜を除去する工程と、前記第３バリア膜が除去された半導体基板上に第４バリア膜を形成する工程と、前記第４バリア膜形成後に前記第２導電型不純物注入層に含まれる第２導電型不純物のドライブインを行うことにより、前記半導体基板に第２導電型ウェル領域を形成する工程と、前記第２導電型ウェル領域が形成された半導体基板から前記第４バリア膜を除去する工程とを備えることを特徴とする。
【００１７】
これにより、導電型の異なる複数のウェルを形成する場合においても、イオン注入時にダメージが生じたバリア膜をダメージのないバリア膜に交換してから、不純物のドライブインを行うことが可能となり、半導体基板の汚染および結晶欠陥の発生を抑制しつつ、ＣＭＯＳなどの半導体素子を半導体基板に形成することが可能となる。
【００１８】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上に第１バリア膜を形成する工程と、前記第１バリア膜を介して前記半導体基板に第１イオン注入を行うことにより、前記半導体基板に第１導電型不純物注入層を形成する工程と、前記第１導電型不純物注入層形成後に前記第１バリア膜上に第２バリア膜を形成する工程と、前記第２バリア膜の形成後に前記第１導電型不純物注入層に含まれる第１導電型不純物のドライブインを行うことにより、前記半導体基板に第１導電型ウェル領域を形成する工程と、前記第１導電型ウェル領域が形成された半導体基板から前記第１および第２バリア膜を除去する工程と、前記第１および第２バリア膜が除去された半導体基板上に第３バリア膜を形成する工程と、前記第３バリア膜を介して前記半導体基板に第２イオン注入を行うことにより、前記半導体基板に第２導電型不純物注入層を形成する工程と、前記第２導電型不純物注入層形成後に前記第３バリア膜上に第４バリア膜を形成する工程と、前記第４バリア膜の形成後に前記第２導電型不純物注入層に含まれる第２導電型不純物のドライブインを行うことにより、前記半導体基板に第２導電型ウェル領域を形成する工程と、前記第２導電型ウェル領域が形成された半導体基板から前記第３および第４バリア膜を除去する工程とを備えることを特徴とする。
【００１９】
これにより、導電型の異なる複数のウェルを形成する場合においても、イオン注入時にダメージが生じたバリア膜をダメージのないバリア膜で覆ってから、不純物のドライブインを行うことが可能となり、半導体基板の汚染および結晶欠陥の発生を抑制しつつ、ＣＭＯＳなどの半導体素子を半導体基板に形成することが可能となる。
【００２０】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上にバリア膜を形成する工程と、前記バリア膜を介して前記半導体基板に第１イオン注入を行うことにより、前記半導体基板に第１導電型不純物注入層を形成する工程と、前記第１イオン注入時に前記バリア膜に生じたダメージを回復させるための第１熱処理を行う工程と、前記第１熱処理後に前記第１導電型不純物注入層に含まれる第１導電型不純物のドライブインを行うことにより、前記半導体基板に第１導電型ウェル領域を形成する工程と、前記バリア膜を介して前記半導体基板に第２イオン注入を行うことにより、前記半導体基板に第２導電型不純物注入層を形成する工程と、前記第２イオン注入時に前記バリア膜に生じたダメージを回復させるための第２熱処理を行う工程と、前記第２熱処理後に前記第２導電型不純物注入層に含まれる第２導電型不純物のドライブインを行うことにより、前記半導体基板に第２導電型ウェル領域を形成する工程とを備えることを特徴とする。
【００２１】
これにより、導電型の異なる複数のウェルを形成する場合においても、イオン注入時に生じたバリア膜のダメージを除去してから、不純物のドライブインを行うことが可能となり、半導体基板の汚染および結晶欠陥の発生を抑制しつつ、ＣＭＯＳなどの半導体素子を半導体基板に形成することが可能となる。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置の製造方法を示す断面図である。
【００２３】
図１（ａ）において、半導体基板１の熱酸化を行うことにより、半導体基板１上に犠牲酸化膜２を形成する。なお、犠牲酸化膜２の厚みＴ１は、例えば、３００Å程度とすることができる。
次に、図１（ｂ）に示すように、犠牲酸化膜２が形成された半導体基板１上にフォトレジスト膜３を塗布し、フォトリソグラフィー技術を用いることにより、フォトレジスト膜３に開口部３ａを形成する。そして、開口部３ａが形成されたフォトレジスト膜３をマスクとして、Ｂ、Ａｓ、Ｐなどの不純物のイオン注入ＩＰ１を行うことにより、不純物注入層４を半導体基板１に形成する。なお、半導体基板１にＰをイオン注入する場合、ドーズ量は、例えば、１．８Ｅ＋１３、注入エネルギーは、例えば、２６００ｋｅＶに設定することができる。また、半導体基板１にＢをイオン注入する場合、ドーズ量は、例えば、２．０Ｅ＋１３、注入エネルギーは、例えば、２５０ｋｅＶに設定することができる。
【００２４】
次に、図１（ｃ）に示すように、不純物注入層４が形成された半導体基板１からフォトレジスト膜３を除去する。そして、ＣＶＤなどの方法により、不純物注入層４が形成された半導体基板１上にバリア窒化膜５を形成する。なお、バリア窒化膜５の厚みＴ２は、例えば、２００Å程度とすることができる。
次に、図１（ｄ）に示すように、バリア窒化膜５が形成された半導体基板１の熱処理により、不純物注入層４に含まれる不純物のドライブインを行い、半導体基板１にウェル領域６を形成する。なお、ドライブインの時間および温度は、例えば、１２００℃、１２時間程度とすることができる。
【００２５】
次に、図１（ｅ）に示すように、ドライエッチングまたはウェットエッチングにより、ウェル領域６が形成された半導体基板１からバリア窒化膜５を除去する。
これにより、バリア窒化膜５を通すことなく、半導体基板１にイオン注入ＩＰ１を行うことが可能となり、イオン注入ＩＰ１時のバリア窒化膜５のダメージを防止することが可能となる。
【００２６】
このため、図１（ｄ）のドライブイン工程時にＦｅ、Ｍｇ、Ｃａなどの重金属が半導体基板１に進入することを防止することが可能となり、半導体基板１の汚染を抑制することが可能となるとともに、重金属を触媒とする化学反応を抑制して、半導体基板１に発生する結晶欠陥を低減することが可能となる。
図２は、本発明の第２実施形態に係る半導体装置の製造方法を示す断面図である。
【００２７】
図２（ａ）において、半導体基板１１の熱酸化を行うことにより、半導体基板１１上に犠牲酸化膜１２を形成する。
次に、図２（ｂ）に示すように、ＣＶＤなどの方法により、犠牲酸化膜１２が形成された半導体基板１１上にバリア窒化膜１３を形成する。
次に、図２（ｃ）に示すように、バリア窒化膜１３が形成された半導体基板１１上にフォトレジスト膜１４を塗布し、フォトリソグラフィー技術を用いることにより、フォトレジスト膜１４に開口部１４ａを形成する。そして、開口部１４ａが形成されたフォトレジスト膜１４をマスクとして、Ｂ、Ａｓ、Ｐなどの不純物のイオン注入ＩＰ２を行うことにより、不純物注入層１５を半導体基板１１に形成する。この時、バリア窒化膜１３を通してイオン注入ＩＰ２が行われるため、バリア窒化膜１３にはダメージＫが発生する。
【００２８】
次に、図２（ｄ）に示すように、不純物注入層１５が形成された半導体基板１１からフォトレジスト膜１４を除去した後、ドライエッチングまたはウェットエッチングにより、不純物注入層１５が形成された半導体基板１１からバリア窒化膜１３を除去する。
次に、図２（ｅ）に示すように、ＣＶＤなどの方法により、不純物注入層１５が形成された半導体基板１１上にバリア窒化膜１６を形成する。
【００２９】
次に、図２（ｆ）に示すように、バリア窒化膜１６が形成された半導体基板１１の熱処理により、不純物注入層１５に含まれる不純物のドライブインを行い、半導体基板１１にウェル領域１７を形成する。なお、ドライブインの時間および温度は、例えば、１２００℃、１２時間程度とすることができる。
次に、図２（ｇ）に示すように、ドライエッチングまたはウェットエッチングにより、ウェル領域１７が形成された半導体基板１１からバリア窒化膜１６を除去する。
【００３０】
これにより、イオン注入ＩＰ２時にダメージＫが生じたバリア窒化膜１３をダメージＫのないバリア窒化膜１６に交換してから、不純物のドライブインを行うことが可能となり、半導体基板１１の汚染および結晶欠陥の発生を抑制することが可能となる。
図３は、本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
【００３１】
図３（ａ）において、半導体基板２１の熱酸化を行うことにより、半導体基板２１上に犠牲酸化膜２２を形成する。
次に、図３（ｂ）に示すように、ＣＶＤなどの方法により、犠牲酸化膜２２が形成された半導体基板２１上にバリア窒化膜２３を形成する。
次に、図３（ｃ）に示すように、バリア窒化膜２３が形成された半導体基板２１上にフォトレジスト膜２４を塗布し、フォトリソグラフィー技術を用いることにより、フォトレジスト膜２４に開口部２４ａを形成する。そして、開口部２４ａが形成されたフォトレジスト膜２４をマスクとして、Ｂ、Ａｓ、Ｐなどの不純物のイオン注入ＩＰ３を行うことにより、不純物注入層２５を半導体基板２１に形成する。この時、バリア窒化膜２３を通してイオン注入ＩＰ３が行われるため、バリア窒化膜２３にはダメージＫが発生する。
【００３２】
次に、図３（ｄ）に示すように、ＣＶＤなどの方法により、不純物注入層２５が形成された半導体基板２１上にバリア窒化膜２６を形成する。
次に、図３（ｅ）に示すように、バリア窒化膜２６が形成された半導体基板２１の熱処理により、不純物注入層２５に含まれる不純物のドライブインを行い、半導体基板２１にウェル領域２７を形成する。なお、ドライブインの時間および温度は、例えば、１２００℃、１２時間程度とすることができる。
【００３３】
次に、図３（ｆ）に示すように、ドライエッチングまたはウェットエッチングにより、ウェル領域２７が形成された半導体基板２１からバリア窒化膜２３、２６を除去する。
これにより、イオン注入ＩＰ３時にダメージが生じたバリア膜２３をダメージのないバリア膜２６で覆ってから、不純物のドライブインを行うことが可能となり、半導体基板２１の汚染および結晶欠陥の発生を抑制することが可能となる。
【００３４】
図４は、本発明の第４実施形態に係る半導体装置の製造方法を示す断面図である。
図４（ａ）において、半導体基板３１の熱酸化を行うことにより、半導体基板３１上に犠牲酸化膜３２を形成する。
次に、図４（ｂ）に示すように、ＣＶＤなどの方法により、犠牲酸化膜３２が形成された半導体基板３１上にバリア窒化膜３３を形成する。
【００３５】
次に、図４（ｃ）に示すように、バリア窒化膜３３が形成された半導体基板３１上にフォトレジスト膜３４を塗布し、フォトリソグラフィー技術を用いることにより、フォトレジスト膜３４に開口部３４ａを形成する。そして、開口部３４ａが形成されたフォトレジスト膜３４をマスクとして、Ｂ、Ａｓ、Ｐなどの不純物のイオン注入ＩＰ４を行うことにより、不純物注入層３５を半導体基板３１に形成する。この時、バリア窒化膜３３を通してイオン注入ＩＰ４が行われるため、バリア窒化膜３３にはダメージＫが発生する。
【００３６】
次に、図４（ｄ）に示すように、不純物注入層３５が形成された半導体基板３１の熱処理を行うことにより、バリア窒化膜３３に発生したダメージＫを除去する。なお、バリア窒化膜３３からダメージＫを除去するための熱処理の温度および時間は、例えば、７００〜１１００℃、２時間程度とすることができる。
次に、図４（ｅ）に示すように、バリア窒化膜３３が形成された半導体基板３１の熱処理により、不純物注入層３５に含まれる不純物のドライブインを行い、半導体基板３１にウェル領域３６を形成する。なお、ドライブインの時間および温度は、例えば、１２００℃、１２時間程度とすることができる。
【００３７】
次に、図４（ｆ）に示すように、ドライエッチングまたはウェットエッチングにより、ウェル領域３６が形成された半導体基板３１からバリア窒化膜３３を除去する。
これにより、イオン注入ＩＰ４時に生じたバリア膜３３のダメージＫを除去してから、不純物のドライブインを行うことが可能となり、バリア膜３３を付け替えることなく、半導体基板３１の汚染および結晶欠陥の発生を抑制することが可能となる。
【００３８】
図５、図６は、本発明の第５実施形態に係る半導体装置の製造方法を示す断面図である。
図５（ａ）において、半導体基板４１の熱酸化を行うことにより、半導体基板４１上に犠牲酸化膜４２を形成する。
次に、図５（ｂ）に示すように、犠牲酸化膜４２が形成された半導体基板４１上にフォトレジスト膜４３を塗布し、フォトリソグラフィー技術を用いることにより、フォトレジスト膜４３に開口部４３ａを形成する。そして、開口部４３ａが形成されたフォトレジスト膜４３をマスクとして、Ｐ、ＡｓなどのＮ型不純物のイオン注入ＩＰ５を行うことにより、Ｎ型不純物注入層４４を半導体基板４１に形成する。
【００３９】
次に、図５（ｃ）に示すように、Ｎ型不純物注入層４４が形成された半導体基板４１からフォトレジスト膜４３を除去する。そして、ＣＶＤなどの方法により、Ｎ型不純物注入層４４が形成された半導体基板４１上にバリア窒化膜４５を形成する。
次に、図５（ｄ）に示すように、バリア窒化膜４５が形成された半導体基板４１の熱処理により、Ｎ型不純物注入層４４に含まれるＮ型不純物のドライブインを行い、半導体基板４１にＮ型ウェル領域４６を形成する。なお、ドライブインの時間および温度は、例えば、１２００℃、１２時間程度とすることができる。
【００４０】
次に、図５（ｅ）に示すように、ドライエッチングまたはウェットエッチングにより、Ｎ型ウェル領域４６が形成された半導体基板４１からバリア窒化膜４５を除去する。
次に、図６（ａ）に示すように、Ｎ型ウェル領域４６が形成された半導体基板４１上にフォトレジスト膜４７を塗布し、フォトリソグラフィー技術を用いることにより、フォトレジスト膜４７に開口部４７ａを形成する。そして、開口部４７ａが形成されたフォトレジスト膜４７をマスクとして、ＢなどのＰ型不純物のイオン注入ＩＰ６を行うことにより、Ｐ型不純物注入層４８を半導体基板４１に形成する。
【００４１】
次に、図６（ｂ）に示すように、Ｐ型不純物注入層４８が形成された半導体基板４１からフォトレジスト膜４７を除去する。そして、ＣＶＤなどの方法により、Ｐ型不純物注入層４８が形成された半導体基板４１上にバリア窒化膜４９を形成する。
次に、図６（ｃ）に示すように、バリア窒化膜４９が形成された半導体基板４１の熱処理により、Ｐ型不純物注入層４８に含まれるＰ型不純物のドライブインを行い、半導体基板４１にＰ型ウェル領域５０を形成する。なお、ドライブインの時間および温度は、例えば、１２００℃、１２時間程度とすることができる。
【００４２】
次に、図６（ｄ）に示すように、ドライエッチングまたはウェットエッチングにより、Ｐ型ウェル領域５０が形成された半導体基板４１からバリア窒化膜４９を除去する。
これにより、バリア窒化膜４５、４９を通すことなく、Ｐ型不純物およびＮ型不純物のイオン注入ＩＰ５、ＩＰ６を半導体基板４１に行うことが可能となる。
【００４３】
このため、Ｎ型ウェル領域４６およびＰ型ウェル領域５０の双方を形成する場合においても、イオン注入ＩＰ５、ＩＰ６時のバリア膜４５、４９のダメージを防止することが可能となり、半導体基板４１の汚染および結晶欠陥の発生を抑制しつつ、ＣＭＯＳなどの半導体素子を半導体基板４１に形成することが可能となる。
【００４４】
なお、上述した第５実施形態では、Ｎ型ウェル領域４６を形成してから、Ｐ型ウェル領域５０を形成する方法について説明したが、Ｐ型ウェル領域５０を形成してから、Ｎ型ウェル領域４６を形成するようにしてもよい。
また、上述した第５実施形態では、イオン注入ＩＰ５、ＩＰ６をそれぞれ行った後、ドライブイン行う前に、バリア窒化膜４５、４９をそれぞれ形成する方法について説明したが、図２に示すように、イオン注入後のバリア窒化膜の付け替えを行うようにしてもよいし、図３に示すように、イオン注入後のバリア窒化膜上に新たなバリア窒化膜を積層させてもよいし、図４に示すように、イオン注入後のバリア窒化膜の熱処理により、バリア窒化膜のダメージを除去するようにしてもよい。
【００４５】
図７は、本発明の第６実施形態に係る半導体装置の製造方法を示す断面図である。
図７（ａ）において、半導体基板６１の熱酸化を行うことにより、半導体基板６１上に犠牲酸化膜６２を形成する。
次に、図７（ｂ）に示すように、犠牲酸化膜６２が形成された半導体基板６１上にフォトレジスト膜６３を塗布し、フォトリソグラフィー技術を用いることにより、フォトレジスト膜６３に開口部６３ａを形成する。そして、開口部６３ａが形成されたフォトレジスト膜６３をマスクとして、Ｐ、ＡｓなどのＮ型不純物のイオン注入ＩＰ７を行うことにより、Ｎ型不純物注入層６４を半導体基板６１に形成する。
【００４６】
次に、図７（ｃ）に示すように、開口部６３ａが形成されたフォトレジスト膜６３を除去した後、犠牲酸化膜６２が形成された半導体基板６１上にフォトレジスト膜６５を塗布し、フォトリソグラフィー技術を用いることにより、フォトレジスト膜６５に開口部６５ａを形成する。そして、開口部６５ａが形成されたフォトレジスト膜６５をマスクとして、ＢなどのＰ型不純物のイオン注入ＩＰ８を行うことにより、Ｐ型不純物注入層６６を半導体基板６１に形成する。
【００４７】
次に、図７（ｄ）に示すように、Ｎ型不純物注入層６４およびＰ型不純物注入層６６が形成された半導体基板６１からフォトレジスト膜６５を除去する。そして、ＣＶＤなどの方法により、Ｎ型不純物注入層６４およびＰ型不純物注入層６６が形成された半導体基板６１上にバリア窒化膜６７を形成する。
次に、図７（ｅ）に示すように、バリア窒化膜６７が形成された半導体基板６１の熱処理を行うことにより、Ｎ型不純物注入層６４に含まれるＮ型不純物のドライブインを行い、半導体基板６１にＮ型ウェル領域６８を形成するとともに、Ｐ型不純物注入層６６に含まれるＰ型不純物のドライブインを行い、半導体基板６１にＰ型ウェル領域６９を形成する。なお、ドライブインの時間および温度は、例えば、１２００℃、１２時間程度とすることができる。
【００４８】
次に、図７（ｆ）に示すように、ドライエッチングまたはウェットエッチングにより、Ｎ型ウェル領域６８およびＰ型ウェル領域６９が形成された半導体基板６１からバリア窒化膜６７を除去する。
これにより、バリア窒化膜６７を通すことなく、Ｐ型不純物およびＮ型不純物のイオン注入ＩＰ７、ＩＰ８を半導体基板６１に行うことが可能となるとともに、Ｎ型ウェル領域６８およびＰ型ウェル領域６９の双方を半導体基板６１に形成する場合においても、バリア窒化膜６７を付け替える必要がなくなる。
【００４９】
このため、ＣＭＯＳなどの半導体素子を半導体基板６１に形成する場合においても、イオン注入ＩＰ７、ＩＰ８時のバリア膜６７のダメージを防止しつつ、バリア窒化膜６７の形成を１回だけで済ませることが可能となり、製造工程の複雑化を抑制しつつ、半導体基板６１の汚染および結晶欠陥の発生を抑制することが可能となる。
【００５０】
なお、上述した第６実施形態では、Ｎ型不純物注入層６４を形成してから、Ｐ型不純物注入層６６を形成する方法について説明したが、Ｐ型不純物注入層６６を形成してから、Ｎ型不純物注入層６４を形成するようにしてもよい。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体装置の製造方法を示す断面図。
【図２】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図３】第３実施形態に係る半導体装置の製造方法を示す断面図。
【図４】第４実施形態に係る半導体装置の製造方法を示す断面図。
【図５】第５実施形態に係る半導体装置の製造方法を示す断面図。
【図６】第５実施形態に係る半導体装置の製造方法を示す断面図。
【図７】第６実施形態に係る半導体装置の製造方法を示す断面図。
【図８】従来の半導体装置の製造方法を示す断面図。
【符号の説明】
１、１１、２１、３１、４１、６１  半導体基板、２、１２、２２、３２、４２、６２  犠牲酸化膜、３、１４、２４、３４、４３、４７、６３、６５  フォトレジスト膜、３ａ、１４ａ、２４ａ、３４ａ、４３ａ、４７ａ，６３ａ  開口部、４、１５、２５、３５  不純物注入層、５、１３、１６、２３、２６、３３、４５、４９、６７  バリア窒化膜、６、１７、２７、３６  ウェル、Ｋ  ダメージ、４４、６４  Ｎ型不純物注入層、４６、６８  Ｐウェル、４８、６６  Ｐ型不純物注入層、５０、６９  Ｎウェル、ＩＰ１〜ＩＰ８  イオン注入
【図１】
2004207531.tif 000003
【図２】
2004207531.tif 000004
【図３】
2004207531.tif 000005
【図４】
2004207531.tif 000006
【図５】
2004207531.tif 000007
【図６】
2004207531.tif 000008
【図７】
2004207531.tif 000009
【図８】
2004207531.tif 000010