(57)【要約】　　【課題】　広範囲のキャプチャレンジを有し、高速かつ安定に同期引込み可能なデジタルフェーズロックドループ回路を提供する。　　【解決手段】　デジタルフェーズロックドループ回路は、記録媒体上に所定のデータフォーマットで記録されたデジタルデータを読み出して再生デジタル信号を得るための再生クロックを発生するデジタルフェーズロックドループ回路であって、上記デジタルデータのランダム信号領域におけるゼロクロス位置の予測から得た位相誤差情報と、上記デジタルデータ中のランダム信号から検出したいま一つの位相誤差情報とに基づいて、上記再生クロックの位相と再生デジタル信号が有するクロック成分の位相を同期させる。【選択図】　　　図６
2004030924.tif 000002
【特許請求の範囲】
【請求項１】
　記録媒体上に所定のデータフォーマットで記録されたデジタルデータを読み出して再生デジタル信号を得るための再生クロックを発生するデジタルフェーズロックドループ回路であって、
　上記デジタルデータのランダム信号領域におけるゼロクロス位置の予測から得た位相誤差情報と、上記デジタルデータ中のランダム信号から検出したいま一つの位相誤差情報とに基づいて、上記再生クロックの位相と再生デジタル信号が有するクロック成分の位相を同期させるようにしたことを特徴とするデジタルフェーズロックドループ回路。
【請求項２】
　位相引込み開始から所定の期間位相引込み能力を大きくするためのループゲイン制御ゲート信号を出力するループゲイン制御器と、
　上記デジタルデータを再生クロックにより多ビットのデジタルデータ信号に標本化するアナログ・デジタルコンバータと、
　標本化された多ビットの上記デジタルデータ信号中のランダムデータのゼロクロス位置を予測するゼロクロス位置予測器と、
　該ゼロクロス位置予測器の出力信号および多ビットの上記デジタルデータ信号とから上記ランダムデータの位相誤差情報を検出するアクイジョン用位相誤差検出器と、
　上記標本化された多ビットのデジタルデータ信号が零レベルを横切る位置を検出して零クロスフラグを出力する零クロス検出器と、
　上記零クロスフラグに基づいて多ビットの上記デジタルデータ信号の位相誤差を検出するトラッキング用位相誤差検出器と、
　上記アクイジョン用位相誤差検出器およびトラッキング用位相誤差検出器からそれぞれ出力する位相誤差信号を上記ループゲイン制御ゲート信号により切り替える切替え器と、
　該切替え器の出力信号をフィルタリングするループフィルタと、
　該ループフィルタの出力信号をアナログ信号に変換するデジタル・アナログコンバータと、
　該デジタル・アナログコンバータのアナログ出力を基準にして上記再生クロックを生成する発振器と
を備えたことを特徴とする請求項１に記載のデジタルフェーズロックドループ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明はデジタルフェーズロックドループ回路に関し、特に、光ディスク媒体や光磁気ディスク媒体、磁気媒体等に記録されたデジタルデータを再生するためのクロックの再生に用いられるデジタルフェーズロックドループ回路に関する。
【背景技術】
【０００２】
　一般に、デジタルデータを記録および再生する装置の一つとして光ディスク装置が周知である。光ディスク装置においてデジタルデータを再生する際に、再生信号が有するクロック成分の位相と再生クロックの位相を同期化するために、従来よりフェーズロックドループ（ＰＬＬ）回路が用いられている。特に、書換え可能な光ディスク媒体上には、アドレス情報等が書き込まれているヘッダ部と実際にデジタルデータを記録するデータ部とを一組として構成されるセクタと呼ばれる単位ブロックが複数存在しており、上記フェーズロックドループがそれぞれのセクタ毎に位相同期引込みを行っている。このような間欠再生を正常に行うために、図８に示すように、セクタのヘッダ部およびデータ部にはそれぞれ単一周波数により構成される同期引込みパターン（以下、ＶＦＯパターンと記す。）２３ａないし２３ｄが存在する。
【０００３】
　このＶＦＯパターン領域では、上記フェーズロックドループ回路の応答特性を速くして高速かつ安定な位相同期引込みを行い、ＶＦＯパターン領域が終了する手前で上記フェーズロックドループの応答特性を遅くし雑音等の影響を軽減することにより同期状態を維持し、データ再生を行うようにしている。なお、図８において，ＳＭ２４はセクタの開始位置を示すセクタマーク、ＡＭ２５はアドレス情報の開始位置を示すアドレスマーク、ＩＤ２６は該当セクタのアドレスを示すアドレス情報、ＰＡ２７はヘッダ部およびデータ部のそれぞれの終点を示すポストアンブル、ＤＭ２８は記録データ２９の開始位置を示すデータマークである。
【０００４】
　光ディスク装置におけるデジタルデータ再生回路のブロック構成の一例を図９に示す。光ディスク媒体３０上には、例えば８−１６変調方式のように、連続する０あるいは１が３個以上１４個以下に規制されたデジタルデータが記録されている。再生手段３１で再生して得られる再生信号は、記録データの線方向の高記録密度化に従って干渉により高域の周波数成分を有する波形の振幅が減衰するので、波形等化手段１を設け、該波形等化手段１により、上記再生信号の高域の周波数成分を強調するような補正を施している。上記波形等化手段１により高域強調された再生信号は、２値化手段３２で所定のスライスレベルで２値化し、２値化デジタル信号に変換している。
【０００５】
　フェーズロックドループ回路３３は、その自走周波数である再生クロックの位相が得られた上記２値化デジタル信号が有するクロック成分の位相に同期するように制御される。すなわち、上記フェーズロックドループ回路３３は、位相比較器３４により再生クロックと２値化信号の位相とを比較し，その結果出力された位相誤差情報を基にして位相誤差が最小となるようにループフィルタ３５，増幅器３６，ＶＣＯ（電圧制御発振器）３７により再生クロックの位相を変化させている。上記フェーズロックドループ回路３３の応答特性は，ループゲイン切替器３８で切り替えられる。そして、上記２値化信号と同期化された再生クロックを復調回路３９に入力し、デジタルデータを復調している。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
　ところで、光ディスク媒体３０上の図８のＶＦＯパターン領域２３ａ〜２３ｄは、欠陥やサーボ処理、信号処理等により正常に再生できる範囲が限られていることがある。このようなときにも確実な位相同期引込みを行うため、例えば、欠陥を検出する方式や、図８に示すセクターマーク２４、アドレスマーク２５、データマーク２８を検出し、すべてのＶＦＯパターン領域を最大限に利用する等の対策が講じられている。
【０００７】
　上記デジタルデータ再生回路は、記録再生信号を２値化判別してデジタルデータの復調を行う方式には適しているが，線方向の高密度化に伴い再生信号の信号雑音比の劣化が著しくなってくると，再生データの品質が劣化するという問題があった。そこで，線方向の記録密度が大きくなるにつれて、線方向の高密度記録再生に適した信号処理の方式である、パーシャルレスポンス・マキシマムライクリフード（以下、ＰＲＭＬと記す。）と呼ばれる信号処理方式が採用される傾向にある。上記ＰＲＭＬ信号処理方式とは，再生信号に意図的に波形干渉を促し、雑音の強調を極力抑えるように制限した帯域に再生信号を等化した後、既知の干渉の規則に則って、もっとも確からしい系列を復調する最尤復号器によりデータ復調を行う方式である。
【０００８】
　上記のようなＰＲＭＬ信号処理方式を採用したものでは、再生信号が有するクロック成分の位相と同期させた再生クロックにより、多ビットに標本化したデータを生成しなければならない。しかしながら、上記従来のフェーズロックドループ回路３３はアナログ素子により構成されていることから、アナログ回路とデジタル回路が複雑に混在するシステムとなるため集積化には適してない。また、アナログ回路は、それを構成しているアナログ素子による特性ばらつきや経年変化が生じ、品質管理や補償回路等についても充分に考慮する必要がある。このため、デジタルデータ再生装置のコストが高くなるという問題があった。
【０００９】
　一方、クロック再生を行うフェーズロックドループ回路をデジタル回路により実現しようとすると、転送レートの増加に伴いループの遅延量が増大するので、位相同期引込みにおける周波数と位相の引込みが可能な範囲を示すキャプチャレンジが縮小するという問題があった。これは、アナログ信号から位相誤差情報を得る場合には連続した時間的な誤差量を扱うことができるのに対し、標本化された後のデジタルデータから位相誤差情報を得る場合には、ゼロクロス近傍の振幅値から位相誤差情報を推測しなければならないため、充分な位相誤差信号の連続領域が確保できないからである。
【００１０】
　さらに、ＶＦＯパターン領域は短く、書き換え可能なディスクの場合は、その前半部分が書き込み回数と共に劣化したりＤＣオフセット位置が大幅にずれている可能性も高くなる。このため、再生クロックの周波数と再生信号が有するクロック成分の周波数が大きく離れていると、ＶＦＯパターン領域のみでは位相同期引込みが完了せず、再生時のバーストエラー等が増大してデータ品質の劣化を招くという問題があった。
【００１１】
　本発明の目的は、広範囲のキャプチャレンジを有するとともに、再生クロックの位相と再生デジタル信号が有するクロック成分の位相を高速かつ安定に同期引込みすることが可能なデジタルフェーズロックドループ回路を提供することである。
【００１２】
　本発明のいま一つの目的は、上記目的に加えて、記録媒体に記録されているデジタル情報のデータフォーマット中に単一周波数により構成されるパターン信号が存在しないデジタルデータに対しても、同期引込みが可能なデジタルフェーズロックドループ回路を提供することである。
【００１３】
　本発明のさらにいま一つの目的は、上記目的に加えて、集積化が容易で信頼性が高く、低コストのデジタルフェーズロックドループ回路を提供することである。
【課題を解決するための手段】
【００１４】
　請求項１に係る発明は、記録媒体上に所定のデータフォーマットで記録されたデジタルデータを読み出して再生デジタル信号を得るための再生クロックを発生するデジタルフェーズロックドループ回路であって、
　上記デジタルデータのランダム信号領域におけるゼロクロス位置の予測から得た位相誤差情報と、上記デジタルデータ中のランダム信号から検出したいま一つの位相誤差情報とに基づいて、上記再生クロックの位相と再生デジタル信号が有するクロック成分の位相を同期させるようにしたことを特徴とする。
【００１５】
　デジタルデータのランダム信号領域におけるゼロクロス位置の予測から得た上記位相誤差情報を用いることにより、バーストエラー直後のランダム信号領域およびデータフォーマット中に単一周波数信号が存在しないデジタルデータに対しても、位相誤差曲線の連続領域が拡張される。これにより、キャプチャレンジが大幅に拡大し，再生クロックの位相と再生デジタル信号が有するクロック成分の位相を高速かつ安定に位相同期引込みを行えるようになる。
【００１６】
　さらに、請求項２に係る発明は、請求項１に記載のデジタルフェーズロックドループにおいて、
　位相引込み開始から所定の期間位相引込み能力を大きくするためのループゲイン制御ゲート信号を出力するループゲイン制御器と、
　上記デジタルデータを再生クロックにより多ビットのデジタルデータ信号に標本化するアナログ・デジタルコンバータと、
　標本化された多ビットの上記デジタルデータ信号中のランダムデータのゼロクロス位置を予測するゼロクロス位置予測器と、
　該ゼロクロス位置予測器の出力信号および多ビットの上記デジタルデータ信号とから上記ランダムデータの位相誤差情報を検出するアクイジョン用位相誤差検出器と、
　上記標本化された多ビットのデジタルデータ信号が零レベルを横切る位置を検出して零クロスフラグを出力する零クロス検出器と、
　上記零クロスフラグに基づいて多ビットの上記デジタルデータ信号の位相誤差を検出するトラッキング用位相誤差検出器と、
　上記アクイジョン用位相誤差検出器およびトラッキング用位相誤差検出器からそれぞれ出力する位相誤差信号を上記ループゲイン制御ゲート信号により切り替える切替え器と、
　該切替え器の出力信号をフィルタリングするループフィルタと、
　該ループフィルタの出力信号をアナログ信号に変換するデジタル・アナログコンバータと、
　該デジタル・アナログコンバータのアナログ出力を基準にして上記再生クロックを生成する発振器と
を備えたことを特徴とする
【００１７】
　上記ゼロクロス位置予測器の作用により、標本化された多ビットのデジタルデータ信号中のランダムデータのゼロクロス位置が予測され、該ゼロクロス位置の予測から得た位相誤差情報を用いることにより、バーストエラー直後のランダム信号領域およびデータフォーマット中に単一周波数信号が存在しないデジタルデータに対しても、位相誤差曲線の連続領域が拡張される。これにより、キャプチャレンジが大幅に拡大し，再生クロックの位相と再生デジタル信号が有するクロック成分の位相を高速かつ安定に位相同期引込みを行えるようになる。
【発明の効果】
【００１８】
　本発明によれば、単一周波数により構成されるパターン領域においては再生信号に直流成分が存在しているときにも正確な位相誤差が検出できるので、パターン領域を有効に活用できるだけでなく，位相誤差曲線の連続領域が拡張でき、キャプチャレンジが大幅に拡大され、再生クロックの周波数と再生信号が有するクロック成分の周波数が大きく離れているときにも，高速かつ安定に再生クロックの位相と再生デジタルデータの有するクロック成分の位相とを同期させることができる。
【００１９】
　また、本発明によれば、ゼロクロス位置予測器を用いることにより、データフォーマット中に単一周波数信号が存在しないデジタルデータに対しても位相誤差曲線の連続領域が拡張できるので、キャプチャレンジが大幅に拡大し，高速かつ安定に再生クロックの位相と再生デジタルデータの有するクロック成分の位相を同期させることが可能となるだけでなく、欠陥等により位相の再引込みを行う場合の再引込み時間の短縮化が可能となり、バーストエラー等による再生データ品質の劣化を最小限に抑えることが可能になる。
【００２０】
　さらに、フェーズロックドループをデジタル化することにより、ＩＣとして実現する際の集積化が容易となるため、コスト低減につながるだけでなく、ＰＲＭＬ信号処理方式に適したクロック再生が行えようになるので、高密度記録再生に適したシステムを提供することができる。
【発明を実施するための最良の形態】
【００２１】
　以下に、添付の図面を参照して本発明の実施の形態を説明する。
【００２２】
　　（第１実施形態）
　本発明に係るデジタルフェーズロックドループ回路を光ディスク装置に適用した一つの実施の形態を図１に示す。図１において、波形等化手段１は、ブースト量とカットオフ周波数を任意に設定できる例えば高次等リップルフィルタ等により構成されており、入力する光ディスク再生信号に対してその高域を強調するような補正を施す。上記波形等化手段１の出力信号はアナログ・デジタルコンバータ２に供給される。該アナログ・デジタルコンバータ２は、発振器１２により生成される再生クロックを用いて、アナログ信号である波形等化手段１の上記出力信号を多ビットのデジタル信号に標本化する。
【００２３】
　アナログ・デジタルコンバータ２により標本化された多ビットの上記デジタル信号は，低域雑音成分を抑制する低域成分抑制回路３に入力される。該低域成分抑制回路３としては、例えば再生信号のゼロクロス付近の振幅情報を低域通過型フィルタに入力し、得られた低域成分をデータの相関を合わせて入力信号から減算することにより低域雑音を抑制する構成を有するものを用いることができる。
【００２４】
　なお、図１のデジタルフェーズロックドループ回路は、現在再生している信号がＶＦＯパターンであるか否かを示すゲート信号を生成するゲート発生器１３を備えている。該ゲート発生器１３としては、例えば再生クロックを基準信号としたカウンタによりセクタの先頭からカウントを開始し，カウント数に応じて所定の場所でＶＦＯパターン領域とデータ領域を区別するゲート信号を出力するものを使用することができる。上記ＶＦＯパターンは、例えばＤＶＤ−ＲＡＭ（ＤＶＤランダムアクセスメモリ）のように，４Ｔパターン（Ｔは最小記録単位）が連続して繰り返されるパターンである。
【００２５】
　上記ゲート発生器１３の出力信号が現在、ＶＦＯパターンを再生していることを示しているときは、上記低域成分抑制回路３の出力信号は、ＤＣ（直流）成分を除去するＢＰＦ（帯域通過型フィルタ）４に入力される。該ＢＰＦ４は、上記ＶＦＯパターンの周期に合わせてＤＣ成分をヌルにするデジタルフィルタである。該デジタルフィルタとしては、例えばＶＦＯパターンが４Ｔ連続波形であるときは、図２に示すように、４Ｔに相当する時間だけ遅延させるための遅延手段１４と、現在のデータから遅延手段１４の出力を減算するための減算手段１５とにより構成されるものを使用することができる。
【００２６】
　上記ＢＰＦ４の出力信号はゼロクロス検出器５に入力される。該ゼロクロス検出器５は入力する信号が零レベルを横切る位置を検出する回路である。従って、上記ＢＰＦ４の出力信号がゼロクロス検出器５に入力されると、該ゼロクロス検出器５は上記ＢＰＦ４の出力信号のゼロクロス位置を示すゼロクロスフラグを出力する。
【００２７】
　ゼロクロス検出器５で得られた上記ゼロクロスフラグは、周期カウンタ６に供給される。該周期カウンタ６は、上記ゼロクロスフラグを開始点として、ＶＦＯパターン信号の周期に比例する任意の周期ｎで連続してカウントを行い、位相誤差信号を抽出するタイミングを生成する。なお、上記ゼロクロス検出器５は、図３に示すように、ＶＦＯパターンが４Ｔ連続波形であるとすると、４Ｔ毎に再生信号の零レベルと交差する方向が立ち上がりと立ち下がりで交互に入れ替わることを考慮し、信号振幅から位相誤差信号を生成する際の極性も同時に出力するものであってもよい。
【００２８】
　上記周期カウンタ６から得られるタイミング信号とＢＰＦ４の出力信号とは、アクイジョン用位相誤差検出器７に入力し、該アクイジョン用位相誤差検出器７により、本来ゼロクロス位置にあるべきデータから位相誤差信号を検出している。ここで上記アクイジョン用位相誤差検出器７は、例えば図４の（ａ）に示すように、４Ｔ連続信号からなるＶＦＯパターンにおいては、±７２０°の連続した位相誤差信号を生成する機能を有している。なお、これに対して従来の位相誤差検出器では、図４の（ｂ）に示すように、±１８０°程度の連続性しか保証されない。
【００２９】
　ここで、再生クロックの周波数と再生デジタルデータが有するクロック成分の周波数が異なる場合に、上記アクイジョン用位相誤差検出器７から出力される位相誤差信号を図５に示す。この図５から、本来、位相同期時にはゼロクロス位置にある標本化データを周波数が異なっているときにも確実に追跡できるので、位相誤差信号の連続領域が拡張されていることが分かる。
【００３０】
　一方、ゲート発生器１３の出力信号が、現在ＶＦＯパターン以外のデータを再生していることを示しているときは、低域成分抑制回路３の出力信号をゼロクロス検出器５に入力するようにしている。これにより、ゼロクロス検出器５はゼロクロス位置を示すゼロクロスフラグを出力する。このときは、得られたゼロクロスフラグと低域成分抑制回路３の出力信号がトラッキング用位相誤差検出器８に入力され、常時、ゼロクロス近傍のデータから位相誤差信号を検出するようにしている。
【００３１】
　上記アクイジョン用位相誤差検出器７から出力する位相誤差信号と、トラッキング用位相誤差検出器８から出力する位相誤差信号とは切替え器９に入力され、ゲート発生器１３の出力信号に応じて切り替えられ、ループフィルタ１０に供給される。該ループフィルタ１０は、これら位相誤差信号を入力信号として、再生クロックの位相と再生デジタル信号が有するクロック成分の位相とが同期するように動作する。
【００３２】
　上記ループフィルタ１０の出力信号は、デジタル・アナログコンバータ１１によりアナログ信号に変換され、このアナログ信号が発振器１２に供給される。該発振器１２は、上記アナログ信号を基準に再生クロックを生成する。ここで、上記発振器１２は，例えば電圧で発振周波数の制御を行うＶＣＯ（電圧制御発振器）により構成されるものであっても、またデジタル・アナログコンバータを除いて、デジタル素子により構成されるものであってもよい。
【００３３】
　このような構成を有するデジタルフェーズロックドループ回路では、ＶＦＯパターン領域において再生信号にＤＣ成分が存在するときでも正確な位相誤差が検出できるので、ＶＦＯパターン領域を有効に活用できる。また、位相誤差曲線の連続領域が拡張できるので、キャプチャレンジが大幅に拡大する。これにより，再生クロックの周波数と再生信号が有するクロック成分の周波数が大きく離れているときでも，高速かつ安定に、再生クロックの位相と再生デジタルデータが有するクロック成分の位相を同期させることができ、記録媒体に記録されたデジタルデータの再生に必要となるクロック再生が可能となる。
【００３４】
　　（第２実施形態）
　本実施形態は、例えばＤＶＤ−ＲＯＭやＣＤ−ＲＯＭ等の光ディスク媒体に記録されているパターンにＶＦＯパターンが存在しないデータでは、再生信号がランダム信号となるので、このようなものでは、位相誤差検出のみでは、再生信号が有するクロック成分の位相と再生クロックの位相を同期化する際のキャプチャレンジが狭く、両者の周波数が離れている場合は確実な位相同期引込みが行えなくなったり、バーストエラー直後の位相同期復旧の際にも、ＶＦＯパターンを利用した位相同期引込みは行えない、という問題を解決するものである。本実施形態の構成を図６に示す。
【００３５】
　図６において、波形等化手段１、アナログ・デジタルコンバータ２および低域成分抑制回路３は図１で説明した第１実施形態で説明したものと同じものである。すなわち、光ディスク再生信号が入力する波形等化手段１は、ブースト量とカットオフ周波数を任意に設定できる例えば高次等リップルフィルタ等により構成されており、入力する光ディスク再生信号に対してその高域を強調するような補正を施す。上記波形等化手段１の出力信号はアナログ・デジタルコンバータ２に供給される。該アナログ・デジタルコンバータ２は、発振器１２により生成される再生クロックを用いて、アナログ信号である波形等化手段１の上記出力信号を多ビットのデジタル信号に標本化する。
【００３６】
　アナログ・デジタルコンバータ２により標本化された多ビットの上記デジタル信号は，低域雑音を抑制する低域成分抑制回路３に入力される。該低域成分抑制回路３としては、例えば第１実施形態のものと同様に再生信号のゼロクロス付近の振幅情報を低域通過型フィルタに入力し、得られた低域成分をデータの相関を合わせて入力信号から減算することにより低域雑音を抑制する構成を有するものを用いることができる。
【００３７】
　本実施形態では、位相引込み開始から任意の区間は強力な位相引込み能力を得るために、ループゲイン制御器１６を備えている。該ループゲイン制御器１６は、ループゲインのコントロールゲート信号を供給する。上記ループゲイン制御器１６としては、例えば再生クロックを基準信号としたカウンタによりセクタの先頭からカウントを開始し，カウント数に応じて所定の場所で高速引込みを重視したアクイジョン領域と安定性を重視したトラッキング領域を選択するゲインコントロール信号を出力するものを用いることができる。上記ループゲイン制御器１６としてはまた、再生クロックの周波数と再生デジタルデータが有するクロック成分の周波数が近づいたことを自己検出して、ゲイン切り替えを行う機能を有するものを使用することもできる。
【００３８】
　本実施形態ではまた、ループゲイン制御器１６の出力信号が現在アクイジョン領域であることを示しているときは、低域成分抑制回路３の出力信号の極性を判断し、異なる時間での極性の結果を加算した結果得られる多値のレベル情報を基に、本来のゼロクロス位置にあるデータを予測して位相誤差信号を検出する位置を決定するタイミング信号を出力するゼロクロス位置予測器１７を備えている。そして、該ゼロクロス位置予測器１７から得られるタイミング信号と低域成分抑制回路３の出力信号とをアクイジョン用位相誤差検出器７に入力し、本来ゼロクロス位置にあるべきデータから位相誤差信号を検出すようにしている。
【００３９】
　ここで、ゼロクロス位置予測器１７は、例えば、ＰＲＭＬ信号処理の方式として、連続する４つの時間を、ａ＋ｂ＊Ｄ＋ｂ＊Ｄ2＋ａ＊Ｄ3（Ｄnは、基準時間に対してｎＴ遅れた信号）の式で表わされる伝送特性を有するＰＲ（ａ，ｂ，ｂ，ａ）ＭＬ方式を用いている。上記ゼロクロス位置予測器１７としては、ＤＶＤやＣＤのようにデータフォーマットとして３Ｔ以下の信号が存在しないときは、例えば図７に示すような構成を有するものを使用することができる。
【００４０】
　図７に示すゼロクロス位置予測器１７は、入力信号を１Ｔ遅延するための遅延手段１８と、入力信号と遅延手段１８を加算するための加算手段１９と、加算手段１９の出力信号から、その極性が正であれば１、負であれば０を出力する変換手段２０と、変換手段２０の出力信号を１Ｔ遅延するための遅延手段２１ａ、２１ｂ、２１ｃと、変換手段２０と遅延手段２１ａ，２１ｂ，２１ｃの連続する４つの時間の出力信号を加算するための加算手段２２とから構成されている。上記ゼロクロス位置予測器１７は、加算手段２２から得られる入力信号との相関性を有する０〜４の５段階のレベル情報を基に、例えば２となる位置がゼロクロス位置であると特定し、タイミング信号を出力する。
【００４１】
　上記ループゲイン制御器１６の出力信号が，現在トラッキング領域を再生していることを示しているときは、低域成分抑制回路３の出力信号をゼロクロス検出器５に入力することにより、ゼロクロス位置を示す信号であるゼロクロスフラグを得ている。このとき、得られたゼロクロスフラグと低域成分抑制回路３の出力信号をトラッキング用位相誤差検出器８に入力して、常時、ゼロクロス近傍のデータから位相誤差信号を検出している。
【００４２】
　上記アクイジョン用位相誤差検出器７から出力する位相誤差信号と、トラッキング用位相誤差検出器８から出力する位相誤差信号とは、切替え器９に入力されてループゲイン制御器１６の出力信号に応じて切り替えられ、ループフィルタ１０に供給される。該ループフィルタ１０は、上記位相誤差信号を入力信号として、再生クロックの位相と再生デジタル信号が有するクロック成分の位相が同期するように動作する。
【００４３】
　上記ループフィルタ１０の出力信号は、デジタル・アナログコンバータ１１によりアナログ信号に変換され、該アナログ信号が発振器１２に供給される。該発信機１２は、上記アナログ信号を基準に再生クロックを生成する。ここで上記発振器１２は、例えば電圧で発振周波数の制御を行うＶＣＯ（電圧制御発振器）により構成されるものであっても、またデジタル・アナログコンバータを除いて、デジタル素子により構成されるものであってもよい。
【００４４】
　本実施形態によれば、データフォーマット中に単一周波数により構成されるパターン信号が存在しないデジタルデータに対しても、位相誤差曲線の連続領域が拡張できるので、キャプチャレンジが大幅に拡大し，再生クロックの周波数と再生信号が有するクロック成分の周波数が大きく離れているときでも，高速かつ安定に再生クロックの位相と再生デジタルデータの有するクロック成分の位相を同期させることができ、記録媒体に記録されたデジタルデータの再生に必要となるクロック再生を行うことができる。また，欠陥等により位相の再引込みを行うときの再引込み時間の短縮化が可能となり、バーストエラー等による再生データ品質の劣化を最小限に抑えることができる。
【図面の簡単な説明】
【００４５】
【図１】本発明に係るデジタルフェーズロックドループ回路の第１実施形態の構成を示すブロック図である。
【図２】図１のＢＰＦの構成を示すブロック図である。
【図３】図１の周期カウンタのカウント動作と位相誤差信号との関係を示す説明図である。
【図４】本発明に係るデジタルフェーズロックドループ回路の第１実施形態および従来のフェーズロックドループにおける位相誤差信号の連続性の説明図である。
【図５】同期周波数が異なる条件下で図１のアクイジョン用位相誤差検出器から出力される位相誤差信号の説明図である。
【図６】本発明に係るデジタルフェーズロックドループ回路の第２実施形態の構成を示すブロック図である。
【図７】図６のゼロクロス位置予測器の構成例を示すブロック図である。
【図８】光ディスク再生装置（ＤＶＤ−ＲＡＭ）におけるセクタ内部のデータフォーマットの説明図である。
【図９】従来の光ディスク再生装置の構成を示すブロック図である。
【符号の説明】
【００４６】
　１　波形等化手段
　２　アナログ・デジタルコンバータ
　３　低域成分抑制回路
　４　帯域通過型フィルタ（ＢＰＦ）
　５　ゼロクロス検出器
　６　周期カウンタ
　７　アクイジョン用位相誤差検出器
　８　トラッキング用位相誤差検出器
　９　切替え器
　１０　ループフィルタ
　１１　デジタル・アナログコンバータ
　１２　発振器
　１３　ゲート発生器
　１４　遅延手段
　１５　減算手段
　１６　ループゲイン制御器
　１７　ゼロクロス位置予測器
　１８　遅延手段
　１９　加算手段
　２０　変換手段
　２１ａ〜２１ｃ　遅延手段
　２２　加算手段
　２３ａ〜２３ｄ　ＶＦＯパターン領域
　２４　セクタマーク
　２５　アドレスマーク
　２６　アドレス情報領域
　２７　ポストアンブル
　２８　データマーク
　２９　記録データ領域
　３０　光ディスク媒体
　３１　再生手段
【図１】
2004030924.tif 000003
【図２】
2004030924.tif 000004
【図３】
2004030924.tif 000005
【図４】
2004030924.tif 000006
【図５】
2004030924.tif 000007
【図６】
2004030924.tif 000008
【図７】
2004030924.tif 000009
【図８】
2004030924.tif 000010
【図９】
2004030924.tif 000011