(57)【要約】【課題】基板のそりや外部端子のクラックを低減することができる半導体装置を提供する。【解決手段】半導体チップ１０３と、前記半導体チップを支持する第１のチップ支持基板１０１と、表面に第１の領域及び第２の領域を有し、前記第１の領域上に前記第１のチップ支持基板１０１が形成された第２のチップ支持基板１０４と、前記第２のチップ支持基板１０４の前記第２の領域上に形成された第１の配線層１０６と、前記半導体チップ１０３を封止する封止体１１０とを具備した半導体装置であって、前記第１のチップ支持基板１０１の熱膨張係数は、前記半導体チップ１０３の熱膨張係数と前記第２のチップ支持基板１０４の熱膨張係数の間の大きさであることを特徴とする半導体装置である。【選択図】  図１
2004259798.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップを支持する第１のチップ支持基板と、
表面に第１の領域及び第２の領域を有し、前記第１の領域上に前記第１のチップ支持基板が形成された第２のチップ支持基板と、
前記第２のチップ支持基板の前記第２の領域上に形成された第１の配線層と、
前記半導体チップを封止する封止体とを具備した半導体装置であって、
前記第１のチップ支持基板の熱膨張係数は、前記半導体チップの熱膨張係数と前記第２のチップ支持基板の熱膨張係数の間の大きさであることを特徴とする半導体装置。
【請求項２】
前記第２のチップ支持基板下に形成され、前記第２のチップ支持基板に形成されたコンタクトを介して、前記第１の配線層と接続された第２の配線層と、
前記第２の配線層と接続された外部端子とをさらに具備したことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記外部端子に接続された実装基板をさらに具備し、
前記第１及び第２のチップ支持基板の熱膨張係数は、前記半導体チップの熱膨張係数と前記実装基板の熱膨張係数の間の大きさであることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第２の領域は、前記第１の領域の外周部であることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
前記第１のチップ支持基板は、アルミナ系セラミックスであり、前記第２のチップ支持基板は、ガラス系セラミックスであることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
【請求項６】
前記外部端子は、バンプ電極であることを特徴とする請求項２または請求項３に記載の半導体装置。
【請求項７】
前記第１の配線層と前記半導体チップは、接続部材を介して接続されていることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＳＰ構造などの半導体装置に係り、特に、パッケージに搭載された半導体チップを支持するチップ支持基板の構造に関する。
【０００２】
【従来の技術】
半導体集積回路などが形成された半導体チップを有する半導体装置において、外部端子として半田などからなるバンプ電極が設けられ、半導体チップを支持するチップ支持基板を有する半導体装置の一例として、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）などが知られている。
【０００３】
図２に、従来の半導体装置を示す。セラミック基板からなるチップ支持基板４０１上にダイボンド材４０２を介して半導体チップ４０３が載置されている。半導体チップ４０３上には、半導体集積回路などが形成されている。半導体チップ４０３上に形成された接続電極（図示しない）は、ワイヤ４０４を介して、チップ支持基板４０１上に形成された第１の配線層４０５に接続されている。ワイヤ４０４は、第１の配線層４０５から半導体チップ４０３へ電源電位またはグランド電位を供給している。
【０００４】
チップ支持基板４０１上に形成された第１の配線層４０５は、チップ支持基板４０１に形成されたコンタクト４０６を介して、チップ支持基板４０１の下に形成された第２の配線層４０７に接続されている。第２の配線層４０７には、外部端子としてバンプ電極４０８が形成されている。また、半導体チップ４０３は、樹脂などの封止体４０９によって封止されており、バンプ電極４０８を介して、チップ支持基板４０１と実装基板４１０が接続されている。この種の半導体装置に関連した技術としては、特許文献１や特許文献２などが知られている。
【０００５】
なお、特許文献１には、半導体チップよりも熱膨張係数が実装基板に近い応力緩和部（モールド樹脂）を半導体チップの下に配置することによってバンプ電極に応力が集中するのを回避する方法が記載されている。
【０００６】
また、特許文献２では、セラミック絶縁基板の裏面に封止部材よりも熱膨張係数が大きい熱硬化性樹脂からなる被覆層を形成することによって、絶縁基板の裏面にも圧縮応力を生じさせて、パッケージの封止部材と絶縁基板との熱膨張係数の違いによる絶縁基板の変形を防ぎ、安定した接続状態を維持できる方法が記載されている。
【０００７】
【特許文献１】
特開２００１−２１７２６１号公報（図３）
【特許文献２】
特開２０００−３４０７０７号公報（図１）
【０００８】
【発明が解決しようとする課題】
このように形成された半導体装置では、半導体チップ、チップ支持基板、実装基板で熱膨張係数に差が生じている。一般的に、半導体チップの熱膨張係数は、２．６〜３．６ｐｐｍ／℃程度，実装基板の熱膨張係数は、２０〜２５ｐｐｍ／℃程度である。半導体チップと実装基板の熱膨張係数の差が大きいため、チップ支持基板の熱膨張係数は、半導体チップの熱膨張係数と実装基板の熱膨張係数の間の値になるよう、７〜１５ｐｐｍ／℃程度で形成される。
【０００９】
図２に示すように、半導体チップとチップ支持基板の熱膨張係数の差がより小さくなるようにチップ支持基板の熱膨張係数が７ｐｐｍ／℃で形成すると、チップ支持基板と実装基板の熱膨張係数の差が大きくなり、温度サイクル試験において、チップ支持基板と実装基板の接続部であるバンプ電極に大きな熱応力がかかり、そりやクラックが発生し、接続不良を引き起こすという問題があった。チップ支持基板と実装基板を接続するバンプ電極にかかる熱応力は、特に、チップ支持基板の外周部に形成されたバンプ電極に大きくかかる。
【００１０】
また、図３に示すように、チップ支持基板と実装基板の熱膨張係数の差が小さくなるようにチップ支持基板の熱膨張係数が１５ｐｐｍ／℃で形成すると、半導体チップとチップ支持基板の熱膨張係数の差が大きくなり、温度サイクル試験において、半導体チップとチップ支持基板の間に大きな熱応力がかかり、そりやクラックが発生し、接続不良を引き起こすという問題があった。
【００１１】
本発明は、上記した問題点を解決すべくなされたもので、基板のそりや外部端子のクラックを低減することが可能な半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記した目的を達成するための本発明の半導体装置の一形態は、半導体チップと、
前記半導体チップを支持する第１のチップ支持基板と、
表面に第１の領域及び第２の領域を有し、前記第１の領域上に前記第１のチップ支持基板が形成された第２のチップ支持基板と、
前記第２のチップ支持基板の前記第２の領域上に形成された第１の配線層と、
前記半導体チップを封止する封止体とを具備した半導体装置であって、
前記第１のチップ支持基板の熱膨張係数は、前記半導体チップの熱膨張係数と前記第２のチップ支持基板の熱膨張係数の間の大きさであることを特徴としている。
【００１３】
本発明の一形態によれば、基板のそりや外部端子のクラックを低減することができる。
【００１４】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
図１に本発明の第１の実施の形態に係る半導体装置を示す。図１に、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）構造の半導体装置の要部断面図を示す。アルミナ系セラミック基板からなる第１のチップ支持基板１０１上にダイボンド材１０２を介して半導体チップ１０３が載置されている。ダイボンド材１０２は、導電性樹脂、絶縁性樹脂などであり、例えばＡｇペーストである。半導体チップ１０３上には、半導体集積回路などが形成されている。
【００１５】
第１のチップ支持基板１０１下には、ガラス系セラミック基板からなる第２のチップ支持基板１０４が燒結されている。第２のチップ支持基板１０４は、表面に第１の領域及び第２の領域を有しており、第１のチップ支持基板１０１は、第１の領域上に形成されている。第２の領域は、第１の領域の外周部に形成されている。ここで、アルミナ系セラミックスとは、アルミナ、窒化アルミニウム等を主成分とするセラミックスであり、ガラス系セラミックスとは、ホウ珪酸ガラス、リチウム珪酸ガラス等を主成分とするセラミックスである。
【００１６】
半導体チップ１０３上に形成された接続電極（図示しない）は、ワイヤ１０５を介して、第２のチップ支持基板１０４の第２の領域上に形成された第１の配線層１０６に接続されている。ワイヤ１０５は、第１の配線層１０６から半導体チップ１０３へ電源電位またはグランド電位を供給している。第２のチップ支持基板１０４上に形成された第１の配線層１０６は、第２のチップ支持基板１０４に形成されたコンタクト１０７を介して、第２のチップ支持基板１０４の下に形成された第２の配線層１０８に接続されている。第２の配線層１０８には、外部端子として半田ボールによって構成されるバンプ電極１０９が形成されている。半導体チップ１０３は、樹脂などの封止体１１０によって封止されている。樹脂としては、例えば熱硬化性エポキシ系樹脂などがある。
【００１７】
また、第２のチップ支持基板１０４は、バンプ電極１０９を介して、実装基板１１１に接続されている。実装基板１１１は、通常、熱膨張係数の大きいガラス入りエポキシ樹脂などの加工しやすい材料で構成されている。
【００１８】
半導体チップ１０３の熱膨張係数は、２．６〜３．６ｐｐｍ／℃程度、アルミナ系セラミックスからなる第１のチップ支持基板１０１の熱膨張係数は、５〜７ｐｐｍ／℃程度、ガラス系セラミックスからなる第２のチップ支持基板１０４の熱膨張係数は、８〜１８ｐｐｍ／℃程度、実装基板１１１の熱膨張係数は、２０〜２５ｐｐｍ／℃程度である。すなわち、上から半導体チップ１０３＜第１のチップ支持基板１０１＜第２のチップ支持基板１０４＜実装基板１１１の順に熱膨張係数が大きくなるように形成されている。すなわち、第１及び第２のチップ支持基板１０１，１０４の熱膨張係数が、半導体チップ１０３の熱膨張係数と実装基板１１１の熱膨張係数の間の大きさになるよう形成されている。また、実装基板を実装する前の段階では、第１のチップ支持基板１０１の熱膨張係数が、半導体チップ１０３の熱膨張係数と第２のチップ支持基板１０４の熱膨張係数の間の大きさになるよう形成されている。
【００１９】
また、半導体チップ１０３と第１のチップ支持基板１０１を接続しているダイボンド材１０２の熱膨張係数は、半導体チップ１０３よりもやや大きい程度であり、熱膨張係数の差による熱応力の観点からは特に問題にならない。
【００２０】
第１のチップ支持基板１０１は、半導体チップの熱膨張係数により近い材料で構成され、第２のチップ支持基板１０４は、実装基板の熱膨張係数により近い材料で構成されているため、半導体チップ、チップ支持基板、実装基板との熱膨張係数の差をさらに緩衝し、熱膨張係数の差に起因して発生する基板やバンプ電極のそりやクラックを低減することができる。第１及び第２のチップ支持基板１０１，１０４の熱膨張係数の差は、内部応力として蓄えられるが、熱膨張係数の大きい第２のチップ支持基板１０４を、熱膨張係数の小さい第１のチップ支持基板１０１よりも厚くなるように形成することによって、たわみにくいチップ支持基板を形成することができる。
【００２１】
チップ支持基板と実装基板を接続するバンプ電極１０９にかかる熱応力は、特に、チップ支持基板の外周部に形成されたバンプ電極に集中して生じる。本実施の形態では、第１及び第２の配線層１０６，１０８が、第２のチップ支持基板１０４の外周部の上下に形成されているが、仮に第１及び第２の配線層１０６，１０８が、第１及び第２のチップ支持基板を束ねるよう、第１のチップ支持基板１０１上及び第２のチップ支持基板１０４下に設けられている場合には、チップ支持基板と実装基板を接続する際に生じる熱応力が集中する部分に、第１及び第２のチップ支持基板１０１，１０４の内部に蓄えられている熱応力がさらに加わることになる。よって、そりやクラックなどの不良が発生することがあるため、好ましくない。したがって、第１及び第２の配線層１０６，１０８は、実装基板１１１との熱膨張係数の差が比較的少ない第２のチップ支持基板１０４の上下に設けられている方がよい。
【００２２】
本実施の形態では、チップ支持基板に形成された外部端子として、チップ支持基板側に半田ボールを形成してバンプ電極を設けたＢＧＡ（Ｂａｌｌ  ＧｒｉｄＡｒｒａｙ）タイプのＣＳＰの例を記載したが、チップ支持基板側に半田ボールを設けないＬＧＡ    （Ｌａｎｄ    Ｇｒｉｄ    Ａｒａｙ）タイプのＣＳＰでも同様に適用することができる。ＬＧＡタイプのＣＳＰでは、実装基板側に半田が形成され、パッケージが実装される。
【００２３】
また、ＢＧＡタイプでは、実装基板に実装する際、実装基板側及びチップ支持基板側に半田が形成されるため、半田量の多い接合部を形成することができ、熱応力の耐量が比較的高く、信頼性のより高い電極を形成することができるという点で好ましい。
【００２４】
また、第１及び第２のチップ支持基板を用いた例を記載したが、第１のチップ支持基板と第２のチップ支持基板の間に、第３のチップ支持基板が形成されていてもかまわない。このとき、第３のチップ支持基板の熱膨張係数は、第１及び第２のチップ支持基板の熱膨張係数の間の大きさである。すなわち、上から半導体チップ＜第１のチップ支持基板＜第３のチップ支持基板＜第２のチップ支持基板＜実装基板の順に熱膨張係数が大きくなるように形成する。したがって、第１のチップ支持基板は、半導体チップの熱膨張係数により近い材料で構成し、第２のチップ支持基板は、実装基板の熱膨張係数により近い材料で構成し、第３のチップ支持基板は、第１及び第２のチップ支持基板の熱膨張係数の間の大きさの材料で構成しているため、半導体チップ、チップ支持基板、実装基板との熱膨張係数の差をさらに緩衝し、熱膨張係数の差に起因して発生する基板やバンプ電極のそりやクラックを低減することができる。
【００２５】
【発明の効果】
以上詳述したように、本発明によれば、基板のそりや外部端子のクラックを低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置を示す要部断面図である。
【図２】従来の技術の半導体装置を示す要部断面図である。
【図３】従来の技術の他の半導体装置を示す要部断面図である。
【符号の説明】
１０１…第１のチップ支持基板
１０２，４０２…ダイボンド材
１０３，４０３…半導体チップ
１０４…第２のチップ支持基板
１０５，４０４…ワイヤ
１０６，４０５…第１の配線層
１０７，４０６…コンタクト
１０８，４０７…第２の配線層
１０９，４０８…バンプ
１１０，４０９…封止体
１１１，４１０…実装基板
【図１】
2004259798.tif 000003
【図２】
2004259798.tif 000004
【図３】
2004259798.tif 000005