(57)【要約】【課題】ロジックデバイスのホールパターンを露光する際に、ショット数を低減し、露光時間を短縮する。【解決手段】電子線描画装置の第２成形アパーチャ１０２は、ロジックデバイスのホール層を露光するものであり、ホール層において出現頻度の高いホールパターンがセル（１〜２１）に作り込まれている。セル（２〜２１）には、複数のホールパターンが配置されている。セル（２〜２１）において、複数のホールパターンは、ロジックデバイスにおける電源線の間隔の自然数倍の間隔で配置されている。第２成形アパーチャ１０２の中央には、可変成形ビーム用の開口２２が形成されている。【選択図】        図２
2004259744.tif 000002
【特許請求の範囲】
【請求項１】
電子線を用いて部分一括露光を行う電子線描画装置であって、
ロジックデバイスのホールパターンが複数配置されたセルを複数有する第２成形アパーチャを備え、
前記セルにおいて、前記ロジックデバイスにおける電源線の間隔の自然数倍の間隔で、前記ホールパターンが複数配置されたことを特徴とする電子線描画装置。
【請求項２】
請求項１に記載の電子線描画装置において、
前記セルの一辺の長さが、ウェハ上に形成される電源線の間隔に、ウェハ上に形成されるホールパターンの直径の半分の長さを加えた寸法以下であることを特徴とする電子線描画装置。
【請求項３】
請求項１又は２に記載の電子線描画装置を用いてロジックデバイスのホールパターンを露光することを特徴とするホールパターンの露光方法。
【請求項４】
請求項１又は２に記載の電子線描画装置を用いてロジックデバイスのホールパターンを露光する工程を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、電子線露光方法に係り、特にロジックデバイスのホール層の露光時間の短縮に関する。
【０００２】
【従来の技術】
半導体集積回路の製造工程において、従来から、光によるレチクルを用いた転写技術が主流として用いられてきた。
一方、電子線直接描画技術は、その高い解像性から先端デバイスの先行試作や、少量生産のデバイスの製造には用いられているが、ポイントビームを用いているためスループットが低く、大量生産のデバイスの製造に用いることができなかった。
【０００３】
スループットを向上させるために、可変整形ビーム法が提案されている。図４に示すように、矩形の第１アパーチャ１１１及び第２アパーチャ１１２のコーナー部分の切りあいを利用することにより、縦横の寸法が任意の矩形ビームを発生させることにより、スループットを改善しようとする技術である。この技術では、最大ショットサイズを超えない任意の矩形ビームを発生でき、それが１ショットで露光できるため、ポイントビームによる電子線直接描画技術に比べて飛躍的なスループット向上を実現することができた。しかしながら、この可変整形ビーム法を用いても、半導体集積回路の高集積化に対応することはできず、さらに効率の良い方法が模索された。
【０００４】
また、ショット数を低減する目的で、部分一括法が提案されている。電子線直接描画法のスループット改善には、実際のショット数を低減することがポイントとなる。そこで、比較的繰り返し出現するパターンを決められた領域の範囲に収納した第２アパーチャ（レチクル）を予め作成しておき、繰り返し出現するパターンはこの第２アパーチャを使用して露光を行い、繰り返しが少なくレチクルに収納されていないパターンは、パターン創成機能を利用して可変整形ビームにて露光するものである。この部分一括法によれば、全パターンをパターン創成機能を利用して露光するよりもショット数を低減することができ、スループットを向上させることができる。しかしながら、部分一括法を利用したとしても、実現できるスループットは８インチウェハ換算でせいぜい数枚／時間であり、生産性の点から考えると実用的にはまだまだ不十分であった。
【０００５】
また、電子線描画においても、光リソグラフィと同様に、完全にチップと同じイメージのレチクルを導入し、レチクルイメージを一括転写する電子線投影リソグラフィ技術が提案されている。この方法は、パターン創成機能を完全に犠牲にした技術であるので、技術の成否はレチクル次第である。
【０００６】
【発明が解決しようとする課題】
上述したように、可変整形ビーム法やこれを包含する部分一括法は、電子線描画技術の最も優れたパターン創成機能を犠牲にしていないものの、処理速度が非常に遅く、実用的な処理速度で使用するには、ショット数の更なる低減あるいは必要露光時間の更なる削減が必要不可欠である。
【０００７】
ところで、上記部分一括法を比較的繰り返し性の高い図形（共通図形）をデバイスパターンに含むメモリ等のようなデバイスに対して適用することは、比較的容易であるとされてきた。
【０００８】
しかしながら、部分一括法を共通図形が少ないランダムロジック等のようなデバイスに対して適用することは、第２成形アパーチャにおけるセルの許容収納数に制限があるため難しいとされてきた。従って、ロジックデバイスのパターンを露光する際、部分一括法を使用してショット数を低減できず、露光時間を短縮できないため、スループットが低いという問題があった。
【０００９】
本発明は、上記従来の課題を解決するためになされたもので、ロジックデバイスのホールパターンを露光する際に、ショット数を低減し、露光時間を短縮することを目的とする。
【００１０】
【課題を解決する為の手段】
この発明に係る電子線描画装置は、電子線を用いて部分一括露光を行う電子線描画装置であって、
ロジックデバイスのホールパターンが複数配置されたセルを複数有する第２成形アパーチャを備え、
前記セルにおいて、前記ロジックデバイスにおける電源線の間隔の自然数倍の間隔で、前記ホールパターンが複数配置されたことを特徴とするものである。
【００１１】
この発明に係る電子線描画装置において、前記セルの一辺の長さが、ウェハ上に形成される電源線の間隔に、ウェハ上に形成されるホールパターンの直径の半分の長さを加えた寸法以下であることが好適である。
【００１２】
この発明に係るホールパターンの露光方法は、上記電子線描画装置を用いてロジックデバイスのホールパターンを露光することを特徴とするものである。
【００１３】
この発明に係る半導体装置の製造方法は、上記電子線描画装置を用いてロジックデバイスのホールパターンを露光する工程を含むことを特徴とするものである。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図中、同一または相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
【００１５】
図１は、本発明の実施の形態による電子線描画装置を説明するための概念図である。
図１に示すように、電子銃から照射される電子線（電子ビーム）は、第１成形アパーチャ（第１成形開口）１０１を通ることにより、矩形に成形される。成形された電子線は、成形偏光器により断面積の大きさを制御されながら、第２成形アパーチャ（第２成形開口）１０２に入射する。第２成形アパーチャ１０２を通った電子線は、対物レンズによって収束され、位置決め偏光器によりウェハ１０３の所定位置に入射し、所望のパターンを描画する。
【００１６】
図２は、本実施の形態において電子線描画装置の第２成形アパーチャ１０２を説明するための図である。詳細には、図２は、ステンシル構造を有する第２成形アパーチャにおいて、セル（１〜２１）に作り込まれたホールパターンの配置例を示す図である。図２に示す配置例では、複数の配線層に対応可能なように、縦と横のパターンをアサインした一例を示している。
図２に示す第２成形アパーチャ１０２は、例えば図３に示すロジックデバイスのホール層（コンタクトホール層又はスルーホール層）を露光するためのものであり、ホール層においてヒット率が高いホールパターンがセル（１〜２１）に作り込まれている。セル（２〜２１）には、ロジックデバイスのホールパターンが複数配置されている。さらに、同セル（２〜２１）において、複数のホールパターンは、ロジックデバイスの電源線（配線）の間隔の自然数（１以上の整数）倍の間隔を空けて配置されている。
一般的に、現在市場に供給されている電子線描画装置の場合では、第２成形アパーチャ１０２に選択可能なセル数は、アドバンテスト製の電子線描画装置の場合には１００個であり、日立製の場合には２１個である。
【００１７】
また、第２成形アパーチャ１０２の中央には、可変成形ビーム用の開口２２が形成されている。
ここで、図３に示すようにホール層のデバイスレイヤデータが同じ大きさのホールパターンのみで構成されている場合には、部分一括法による露光のみでパターンを露光でき、可変成形ビーム法による露光は必ずしも必要ではないため、上記開口２２は必要ではない。この場合には、１個のホールパターンを有するセル（１）を第２成形アパーチャ１０２に作り込んでおけばよい。
一方、ホール層のデバイスレイヤデータが異なる大きさのホールパターンを含む場合には、部分一括法と可変成形ビーム法とを併用する必要があるため、上記可変成形ビーム用の開口２２は必要である。
【００１８】
なお、図２に示したホールパターンの配置例はあくまで一例にすぎず、ヒット率が高そうな他の配置例を採用することができる。また、図２には、２１種類のセル（ホールパターン）が配置されているが、これに限らず、上記可変成形ビーム用の開口２２を省略して、例えば全部で２５種類のセルを配置してもよい。
【００１９】
また、セルベースロジックにおける電源線（配線）ピッチは、デザインルールが１００ｎｍの場合には３．５μｍ程度であり、７０ｎｍの場合には２．５μｍ程度である。このことを考慮して、現在の部分一括露光装置で採用されている最大ショットサイズ５μｍ×５μｍを更に小さくすることも考えられる。
具体的には、第２成形アパーチャ１０２の各セル（１〜２１）の大きさを、ウェハ上に形成される電源線ピッチに、同じくウェハ上に形成されるホールパターンの直径の半分の長さを加えた寸法以下にすることにより、特に１００ｎｍ以降のデバイスで最大ショットサイズを小さくすることができる。この場合、可変成形ビームで露光できる最大ショットサイズが小さくなるというデメリットはあるが、第２成形アパーチャ１０２のセルサイズを小さくすることができ、第２成形アパーチャ１０２に収納可能なセル数を増加させることができる。すなわち、日立製の電子線描画装置では２１個、アドバンテスト製の電子線描画装置では１００個とされている第２成形アパーチャの収納セル数をさらに増加させることが可能となる。例えば、セルサイズを２．５μｍ×２．５μｍ程度にすれば、最大収納可能セル数は倍以上となる。よって、より複雑なホールパターンを有する多種のセルを多数収納することができる。これにより、部分一括セルのヒット率をさらに上げて、ショット数削減が可能となる。
【００２０】
次に、第２成形アパーチャ１０２のセル１〜２１に採用されるパターンの抽出方法、および第２成形アパーチャ１０２を用いた露光方法について説明する。
先ず、電源線近傍のホール層のレイアウトデータを作成し、作成したレイアウトデータにおけるホールパターンの規則性に着目して、グループ分けを行う。このうち、出現頻度の高いグループから順に、第２成形アパーチャ１０２のセルに採用するパターンとして抽出する。このパターン抽出に際して、出現頻度だけでなく、ショット数の削減についても考慮することが好ましい。できるだけ多くのホールパターンを同一セルに入れることにより、高いショット数削減効果が得られるためである。例えば、２個のホールパターンを同一セルに入れればショット数は１／２になり、４個入れれば１／４になる。但し、出現頻度が少ないグループを第２成形アパーチャ１０２に作り込んでしまうと、ヒット率が下がってしまい、トータルとしてのショット数削減効果が低くなってしまう。これらの一連の処理、すなわち、ショット数削減を考慮したホールパターンの抽出は、例えば市販のＥＢ露光装置用データ変換ソフトウェアであるベクセルウィン（アドバンテスト製）を使用して行うことができる。
そして、上記抽出されたホールパターンをセル（１〜２１）内にそれぞれ作り込むことにより、例えば、図２に示すようなステンシル構造の第２成形アパーチャ１０２を作製する。
【００２１】
例えば図３に示すようなホール層を露光する際、作製した第２成形アパーチャ１０２を電子線描画装置にセットする。ここで、図３は、ロジックデバイスにおけるホールパターンと配線パターンとを示す図である。図３のパッド部分にホールパターンが存在する。また、ホールパターンと配線パターンとはレイヤが異なっているため、ホール層には配線パターンが形成されない。
露光する前に、実際に露光するホール層のデバイスパターンは、ＧＤＳ−ＩＩ（ストリームフォーマット）のデータから、電子線描画装置で可読なデータに変換される。このデータ変換の際に、第２成形アパーチャ１０２のセル（１〜２１）に割り付けられているホールパターンを、ショットとしてアサインしていく。これらの作業も、上記ベクセルウィン（アドバンテスト製）を用いて行うことができるが、変換されたデータはアドバンテスト製の電子線描画装置専用のものとなる。よって、日立製の電子線描画装置を用いる場合には、別の専用ソフトウェアによりデータ変換をする必要がある。
図３に示すホールパターン３１を露光する際、図４に示す従来の可変成形ビーム法では３ショット必要であるが、図２に示すセル１７を用いることにより１ショットで露光することができる。
また、図３に示すホールパターン３２を露光するのに、可変成形ビーム法では４ショット必要であるが、図２のセル１４を用いることにより１ショットで露光することができる。
【００２２】
次に、本発明の具体的な実施例について説明する。
＜実施例＞
先ず、ホール層のレイアウトデータをセイコー電子製のＳＸ９０００で作成した。ここで、ホールのサイズは全て８０ｎｍとした。
次に、作成したレイアウトデータをＧＤＳ−ＩＩ（ストリームフォーマット）に変換した後、自作データ変換ソフトにて日立製の電子線描画装置用フォーマット（ＰＦＨ）に変換し、日立製の電子線描画装置ＨＬ８００に送り込んだ。なお、１チップ分の総図形数は４５６８０２７個であり、第２成形アパーチャ１０２のセル（部分一括開口）を使用するショットを考慮した総ショット数は１５３２１０１であった。
そして、ヘキサメチルジシラザン蒸気を用いた表面疎水化処理を８インチウェハに施した後、このウェハ上に日本ゼオン製の電子線ポジ型レジストＺＥＰ−５２０を０．５μｍの厚さで塗布した。その後、１１０℃、９０秒間の処理条件でポストベークを行った。
その後、ウェハを電子線描画装置の真空室へ搬送し、位置合わせを行った後、部分一括法を用いて上記データを描画した。ここで、適正露光量は７０μＣ／ｃｍ２であった。
描画後、ウェハを真空室から取り出して、メチルエチルケトンを主成分とする専用現像液を用いてディップ法により現像処理を行った後、リンスを行うことにより、ウェハ上にホール層のレジストパターンを形成した。
本実施例において、ウェハ１枚に４０個のチップを露光したが、そのウェハ１枚の露光に要した時間は、１時間１０分であった。
【００２３】
次に、上記実施例と比較する比較例について説明する。
＜比較例＞
本比較例では、電子線描画データを全て可変成形ビーム法で露光するように作成した以外は、上記実施例と全く同様にして、露光実験を行った。なお、ホール層であるので、ショット数は総図形数と同じであり、４５６８０２７であった。本比較例において、ウェハ１枚に４０個のチップを露光したが、そのウェハ１枚の露光に要した時間は、２時間５０分であった。
【００２４】
以上説明したように、本発明の発明者は、通常は部分一括法が適用しにくいとされているロジックデバイスでも、セルベースロジックの電源線近傍の領域で、ある一定のピッチの倍数でホールパターンが並ぶという特徴を見出し、出現回数の多いホールパターンを第２成形アパーチャ１０２に作り込むこととした。そして、この第２成形アパーチャ１０２を用いて露光することにより、ホール層のパターンを露光する際に部分一括法を適用することができた。これにより、従来の可変成形ビーム法を使用する場合と比較して、ショット数を数分の１以下に低減することができ、実露光時間を短縮することができる。
さらに、電源線付近以外に配置されたホールパターンについても、部分一括法の使用を前提として、ある程度場所や間隔を規制して配置設計したロジックセルをライブラリ（第２成形アパーチャ）として用いることにより、さらなるショット数削減が可能となる。
【００２５】
さらに、第２成形アパーチャ１０２の各セル（１〜２１）の大きさをウェハイメージで電源線ピッチ＋ホールの半分の寸法以下にすることにより、特に１００ｎｍ以降のデバイスでは従来の５×５μｍよりも小さくすることができる。これにより、例えば日立製の電子線描画装置では２１個、アドバンテスト製の電子線描画装置では１００個とされている第２成形アパーチャ１０２の収納セル数を増加させることができる。従って、ホール層においてさらに複雑な配置を有するホールパターンを第２成形アパーチャ１０２に多く収納することができる。よって、この複雑な配置を有するホールパターンを選択して露光することにより、さらなるショット数低減とこれに伴う実露光時間の短縮が可能となる。
【００２６】
また、副次的な効果として、部分一括露光法では常に同じパターンでは同じ寸法の開口を使用するため、可変成形ビーム法よりも寸法の均一性が確保できる。このためには、第２成形アパーチャ１０２の寸法精度が重要であるが、この第２成形アパーチャ１０２はウェハ上の寸法よりも拡大（日立製の場合２５倍、アドバンテスト製の場合６０倍）されたステンシル構造を有するため、高い寸法制御性を確保でき、高い寸法均一性を確保できる。
【００２７】
また、ロジックデバイスを光リソグラフィによって製造する場合、量産適用前の試作段階で頻繁にマスク改版が行われ、その頻度はトランジスタ形成工程に比べて非常に多い場合が普通である。本発明を適用することによりマスク改版は不要となり、コストを低減することができるため、試作段階において本発明は特に好適である。
【００２８】
なお、本発明は上記実施の形態または実施例に限定されず、本発明の技術的思想の範囲内において、適宜変更され得ることは明らかである。
【００２９】
【発明の効果】
本発明によれば、ロジックデバイスのホールパターンを露光する際に、ショット数を低減し、露光時間を短縮することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による電子線描画装置を説明するための概念図である。
【図２】本発明の実施の形態において電子線描画装置の第２成形アパーチャを説明するための図である。
【図３】本発明の実施の形態において露光するロジックデバイスにおけるホールパターンと配線パターンとを示す図である。
【図４】従来の電子線描画装置を説明するための概念図である。
【符号の説明】
１〜２１  セル
２２  開口
３１，３２  ホールパターン
１０１  第１成形アパーチャ
１０２  第２成形アパーチャ
１０３  ウェハ
【図１】
2004259744.tif 000003
【図２】
2004259744.tif 000004
【図３】
2004259744.tif 000005
【図４】
2004259744.tif 000006