(57)【要約】【課題】スイッチング速度を向上させた電圧駆動素子の駆動回路を提供する。【解決手段】Ｐチャンネル型ＭＯＳＦＥＴ２０とＮチャンネル型ＭＯＳＦＥＴ３０が交互にオンオフしてＩＧＢＴ１０を駆動する。ＩＧＢＴ１０をターンオンするときに、しきい値電圧の違いによってＭＯＳＦＥＴ２０とＭＯＳＦＥＴ３０が同時にオンする場合、貫通電流Ｉによって電流制限抵抗３１上に電圧降下が発生する。この電圧によって、ＭＯＳＦＥＴ４０がオンとなるから、ゲート電源ＶｃｃからＭＯＳＦＥＴ４０を経由してＩＧＢＴ１０にゲート電流Ｉｇが発生する。したがって、ゲート抵抗３３の抵抗値を小さく設定することによって、ゲート電流を大きくし、ターンオンするスイッチング時間を短くすることができる。貫通電流を制限するために抵抗値を小さくできない電流制限抵抗３１を経由する場合より、スイッチング速度が向上する。【選択図】        図１
2004282806.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源に接続された第１のスイッチング素子と、
一方の端子が前記第１のスイッチング素子に接続されるとともに、他方の端子が接地された第２のスイッチング素子とを備え、
前記第１のスイッチング素子と第２のスイッチング素子との接続中点が電圧駆動素子のゲート端子に接続された電圧駆動素子の駆動回路において、
前記第１の電源と第１のスイッチング素子の間に接続された第１の抵抗素子と、一方の端子を前記第１の電源の電圧と等しい電圧の第２の電源に接続するとともに、他方の端子を前記電圧駆動素子のゲート端子および前記第１のスイッチング素子と前記第２のスイッチング素子との接続中点に接続し、前記第１のスイッチング素子の前記第１の抵抗素子側端子の電圧に基づいてスイッチ動作を行う第３のスイッチング素子とを設けたこと特徴とする電圧駆動素子の駆動回路。
【請求項２】
前記第２の電源は前記第１の電源と同一の電源であることを特徴とする請求項１記載の電圧駆動素子の駆動回路。
【請求項３】
前記第１のスイッチング素子と第２のスイッチング素子との接続中点と前記電圧駆動素子のゲート端子の間に、直列に接続した第２の抵抗素子と第３の抵抗素子を接続し、前記第３のスイッチング素子の他方の端子を前記第２の抵抗素子と前記第３の抵抗素子との接続点に接続し、前記電圧駆動素子側の前記第３の抵抗素子の抵抗値は、前記第２の抵抗素子の抵抗値より低く設定されたことを特徴とする請求項１または２記載の電圧駆動素子の駆動回路。
【請求項４】
前記第３のスイッチング素子は、エミッタ端子が前記第２の電源に接続され、コレクタ端子が前記第２の抵抗素子と前記第３の抵抗素子との接続点に接続され、ベース端子が前記第１のスイッチング素子と前記第１の抵抗素子との間に接続されたＰＮＰトランジスタであることを特徴とする請求項３に記載の電圧駆動素子の駆動回路。
【請求項５】
前記第３のスイッチング素子は、ソース端子が前記第２の電源に接続され、ドレイン端子が前記第２の抵抗素子と前記第３の抵抗素子との接続点に接続され、ゲート端子が前記第１のスイッチング素子と前記第１の抵抗素子側との間に接続されたＰチャンネル型ＭＯＳＦＥＴであることを特徴とする請求項３に記載の電圧駆動素子の駆動回路。
【請求項６】
電源に接続された第１のスイッチング素子と、一方の端子が前記第１のスイッチング素子に接続されるとともに、他方の端子が接地された第２のスイッチング素子とを備え、
前記第１のスイッチング素子と第２のスイッチング素子との接続中点が電圧駆動素子のゲート端子に接続された電圧駆動素子の駆動回路において、
前記第２のスイッチング素子と接地間に接続された第１の抵抗素子と、
一方の端子を前記電圧駆動素子のゲート端子および前記第１のスイッチング素子と前記第２のスイッチング素子との接続中点に接続し、他方の端子を接地し、前記第２のスイッチング素子の第１の抵抗素子側端子の電圧に基づいてスイッチ動作を行う第３のスイッチング素子とを設けたことを特徴とする電圧駆動素子の駆動回路。
【請求項７】
前記第１のスイッチング素子と第２のスイッチング素子との接続中点と前記電圧駆動素子のゲート端子の間に、直列に接続した第２の抵抗素子と第３の抵抗素子を接続し、前記第３のスイッチング素子の一方の端子を前記第２の抵抗素子と前記第３の抵抗素子との接続点に接続し、前記電圧駆動素子側の前記第３の抵抗素子の抵抗値は、前記第２の抵抗素子の抵抗値より低く設定されたことを特徴とする請求項６記載の電圧駆動素子の駆動回路。
【請求項８】
前記第３のスイッチング素子は、コレクタ端子が前記第２の抵抗素子と前記第３の抵抗素子との接続点に接続され、エミッタ端子が接地され、ベース端子が前記第２のスイッチング素子と前記第１の抵抗素子との間に接続されたＮＰＮトランジスタであることを特徴とする請求項７記載の電圧駆動素子の駆動回路。
【請求項９】
前記第３のスイッチング素子は、ドレイン端子が前記第２の抵抗素子と前記第３の抵抗素子との接続点に接続され、ソース端子が接地され、ゲート端子が前記第２のスイッチング素子と前記第１の抵抗素子との間に接続されたＮチャンネル型ＭＯＳＦＥＴであることを特徴とする請求項７記載の電圧駆動素子の駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電圧駆動素子の駆動回路に関する。
【０００２】
【従来の技術】
【特許文献１】特開２００２−３３３４７６号公報
電圧駆動素子の駆動回路として例えば特開２００２−３３３４７６号公報開示のプッシュプル回路が知られている。
プッシュプル回路は、電圧駆動素子の作動電源と接地間に２つのスイッチング素子を直列に接続するとともに、２つのスイッチング素子の接続中点を電圧駆動素子のゲート端子に接続するようになっており、作動電源側のスイッチング素子をオンする一方、接地側のスイッチング素子をオフすることで電圧駆動素子のゲート端子の電圧を上昇させて電圧駆動素子をオンする。また、作動電源側のスイッチング素子をオフする一方、接地側のスイッチング素子をオンすることで電圧駆動素子のゲート端子の電圧を低下させて電圧駆動素子をオフするよう電圧駆動素子の駆動を行う。
【０００３】
このような方式の駆動回路においては、作動電源側のスイッチング素子と接地側のスイッチング素子が、しきい値電圧の違いから同時にオンした場合にスイッチング素子に過大な電流が流れ、スイッチング素子の寿命に影響を与える恐れがあるため、通常、作動電源側のスイッチング素子と接地側のスイッチング素子が同時にオンしないように、ターンオンするスイッチング素子が、他方のスイッチング素子が確実にターンオフした後にターンするように、２つのスイッチング素子の両方をオフするオフ時間を設けていた。しかしながらこのような制御では、作動電源側のスイッチング素子と接地側のスイッチング素子の両方を同時にオフする期間が存在し、電圧駆動素子を高速にスイッチングさせることができない。
【０００４】
【発明が解決しようとする課題】
これを解決するために、両方のスイッチング素子がオフするオフ期間を設ける代わりに、例えば作動電源と作動電源側のスイッチング素子との間や、接地側のスイッチング素子と接地間に抵抗素子を直列に接続し、作動電源側のスイッチング素子と接地側のスイッチング素子が同時オンするときの貫通電流を低減することが考えられる。しかしこの場合、例えば単に作動電源と作動電源側のスイッチング素子との間に抵抗素子を設けたとき、抵抗素子は作動電源から電圧駆動素子のゲート端子へ流れる電流を制限し、電圧駆動素子を高速にオフからオンに動作させることができないという問題があった。
【０００５】
また、接地側のスイッチング素子と接地間に直列に接続された抵抗素子を設けた場合には、電圧駆動素子のゲート端子から接地方向へ流れる電流が減少するから、電圧駆動素子を高速にオンからオフに動作させることができない問題があった。
本発明は、上記従来の問題点に鑑み、作動電源側のスイッチング素子と接地側のスイッチング素子が同時にオンするときの貫通電流を減少させながら、電圧駆動素子を高速にオンオフ動作させることのできる電圧駆動素子の駆動回路を提供することを目的としている。
【０００６】
【課題を解決するための手段】
本発明は、第１の電源と接地間に第１の抵抗素子を介して第１のスイッチング素子と第２のスイッチング素子とを直列に接続するとともに、第１のスイッチング素子と第２のスイッチング素子との接続中点を電圧駆動素子のゲート端子に接続した電圧駆動素子の駆動回路において、一方の端子を第２の電源に接続するとともに、他方の端子を電圧駆動素子のゲート端子に接続し、第１のスイッチング素子の第１の抵抗素子側端子の電圧に基づいてスイッチ動作を行う第３のスイッチング素子を設けるようにした。
【０００７】
【発明の効果】
本発明によれば、第１の抵抗素子は第１のスイッチング素子と第２のスイッチング素子が同時にオンするときの貫通電流を制限するとともに、貫通電流によって第１の抵抗素子に生じた電圧降下で、第３のスイッチング素子がオンする。第３のスイッチング素子がオンすると、第３のスイッチング素子を介して第２の電源から電圧駆動素子のゲート端子に電流が流れるから、第１の抵抗素子を介さず、大電流で電圧駆動素子のゲートにゲート電荷を充電することができる。
【０００８】
そして、貫通電流がなくなると、第３のスイッチング素子がオフとなりこのとき、第１の抵抗素子を介して電圧駆動素子のゲート端子に電流が流れるから、ゲート電荷の充電速度が緩やかになり、この結果、スイッチング時間ならびに損失を低減させることができるとともに、例えば電圧駆動素子の負荷にフリーホイールダイオードを接続した場合、このフリーホイールダイオードに流れるリカバリ電流を緩和することができる。
【０００９】
【発明の実施の形態】
次に、発明の実施の形態を実施例により説明する。
図１は、電圧駆動素子の１つであるパワー半導体素子ＩＧＢＴを用いた負荷の駆動回路を示す図である。
電源ＶＢとＩＧＢＴ１０のコレクタ端子Ｃの間に負荷５０が接続され、ＩＧＢＴ１０のエミッタ端子Ｅが接地される。ＩＧＢＴ１０のゲート端子Ｇには駆動信号が入力され、駆動信号に従ってＩＧＢＴ１０がオンオフして負荷５０が駆動される。負荷５０の両端にはフリーホイルダイオード６０が接続され、負荷５０に蓄積したエネルギーを回生するように構成されている。
【００１０】
ＩＧＢＴ１０の駆動回路として、ゲート駆動電源Ｖｃｃと接地の間に、電流制限抵抗３１を介してプッシュプル回路１００が接続される。プッシュプル回路１００は、Ｐチャンネル型ＭＯＳＦＥＴ２０とＮチャンネル型ＭＯＳＦＥＴ３０で構成され、Ｐチャンネル型ＭＯＳＦＥＴ２０のソース端子Ｓが、電流制限抵抗３１を介してゲート電源Ｖｃｃに接続され、ドレイン端子ＤはＮチャンネル型ＭＯＳＦＥＴ３０のドレイン端子Ｄと接続される。Ｎチャンネル型ＭＯＳＦＥＴ３０のソース端子Ｓが接地されている。
【００１１】
Ｐチャンネル型ＭＯＳＦＥＴ２０とＮチャンネル型ＭＯＳＦＥＴ３０のゲート端子Ｇがそれぞれ入力端子Ｔに接続される。Ｐチャンネル型ＭＯＳＦＥＴ２０のドレイン端子ＤとＮチャンネル型ＭＯＳＦＥＴ３０のドレイン端子Ｄとの接続中点ｂは、直列に接続したゲート抵抗３２とゲート抵抗３３を介してＩＧＢＴ１０のゲート端子Ｇに接続される。プッシュプル回路１００で入力された駆動パルスを反転増幅して駆動信号をＩＧＢＴ１０のゲート端子Ｇに出力する。ゲート抵抗３３の抵抗値はゲート抵抗３２の抵抗値よりも小さく設定されている。
【００１２】
本実施例では、ＩＧＢＴ１０をターンオンする過程において、ゲートヘの電荷充電時間を短縮するように、第３のスイッチング素子としてＰチャンネル型ＭＯＳＦＥＴ４０を設ける。Ｐチャンネル型ＭＯＳＦＥＴ４０のソース端子Ｓはゲート電源Ｖｃｃと接続され、ドレイン端子Ｄが、ゲート抵抗３２とゲート抵抗３３との接続点ａに接続される。ゲート端子ＧはＰチャンネル型ＭＯＳＦＥＴ２０と電流制限抵抗３１との間に接続される。これによってＰチャンネル型ＭＯＳＦＥＴ４０は、電流制限抵抗３１両端に発生する電圧によって動作し、電流制限抵抗３１を介さずにＩＧＢＴ１０のゲート端子Ｇにゲート電流Ｉｇを流すことができる。
【００１３】
図２はＩＧＢＴがターンオンする際の回路各部の動作を示すタイムチャートである。
（１）は、プッシュプル回路１００の入力端子に印加される駆動パルスである。図示のようにＰチャンネル型ＭＯＳＦＥＴ２０がオフからオンとなるオンしきい値（閾値）Ｌ２０は、Ｎチャンネル型ＭＯＳＦＥＴ３０がオンからオフとなるオフしきい値Ｌ３０よりも大きくなっている。
ターンオンする際には、駆動パルスの電位がＨｉレベルからしきい値Ｌ２０以下となった時刻ｔ１では、（２）で示すようにＰチャンネル型ＭＯＳＦＥＴ２０はオンとなるが、Ｎチャンネル型ＭＯＳＦＥＴ３０がオフとなるのは、（３）で示すように駆動パルスの電位がしきい値Ｌ３０以下となる時刻ｔ２である。したがって、時刻ｔ１と時刻ｔ２の間では両ＭＯＳＦＥＴは同時にオンして、貫通電流Ｉが発生する。
【００１４】
（４）は、貫通電流Ｉを示す。時刻ｔ１で、Ｐチャンネル型ＭＯＳＦＥＴ２０がオンすることによって、ゲート電源Ｖｃｃからグラウンドへ向かって貫通電流Ｉが発生する。しかし貫通電流Ｉの電流値は電流制限抵抗３１で制限されるから、Ｐチャンネル型ＭＯＳＦＥＴ２０およびＮチャンネル型ＭＯＳＦＥＴ３０はその影響を受けることはない。
【００１５】
貫通電流Ｉの最大値Ｉｍａｘは、ゲート電源Ｖｃｃの電圧値Ｖと電流制限抵抗３１の抵抗値Ｒ１で以下の式によって決定される。
Ｉｍａｘ＝Ｖ／Ｒ１
なお、電流制限抵抗３１がない場合は、貫通電流Ｉが一点鎖線で示すように時刻ｔ２でＮチャンネル型ＭＯＳＦＥＴ３０がオフになるまで上昇する。このとき、過度の電流上昇によって、Ｐチャンネル型ＭＯＳＦＥＴ２０およびＮチャンネル型ＭＯＳＦＥＴ３０は熱破壊される恐れがある。
【００１６】
貫通電流Ｉによって電流制限抵抗３１の両端に発生する電圧は、Ｐチャンネル型ＭＯＳＦＥＴ４０のゲートに入力されるから、貫通電流Ｉの発生と同時に（５）で示すようにＰチャンネル型ＭＯＳＦＥＴ４０はオフ状態からオン状態に変わる。この結果、ゲート電源ＶｃｃからＰチャンネル型ＭＯＳＦＥＴ４０、ゲート抵抗３３を介してＩＧＢＴ１０のゲート端子Ｇにゲート電流Ｉｇが流れる。
【００１７】
つまり、貫通電流Ｉが発生すると同時にＩＧＢＴ１０へのゲート電荷充電をＰチャンネル型ＭＯＳＦＥＴ４０によって行なうことが可能となっているため、ＩＧＢＴ１０のゲート電荷の充電に遅延を生じることなく、ＩＧＢＴ１０を高速にターンオンすることができる。
（６）は、ゲート電流Ｉｇを示す。ゲート電流Ｉｇの最大値Ｉｇｍａｘは、ゲート抵抗３３から以下の式によって決定される。
Ｉｇｍａｘ＝Ｖ／Ｒ３
但し、Ｒ３はゲート抵抗３３の抵抗値である。
【００１８】
したがって、ゲート抵抗３３の抵抗値Ｒ３を低く設定することによって、ＩＧＢＴへのゲート電荷の充電を高速に行い、（７）で示すようにＩＧＢＴ１０のゲート電圧ＶＧＥを急速に上昇させることができる。この結果ＩＧＢＴ１０のターンオン時間が短くなりスイッチング速度が向上する。
なお、Ｐチャンネル型ＭＯＳＦＥＴ４０のオン期間中、ゲート電源ＶｃｃからグラウンドへＮチャンネル型ＭＯＳＦＥＴ３０介して流れる電流は、ゲート抵抗３２によって制限されるため、ＩＧＢＴ１０のゲート充電動作に影響を与えることはない。
【００１９】
その後、時刻ｔ２で駆動パルスの電位がＮチャンネル型ＭＯＳＦＥＴ３０のしきい値Ｌ２０となると、Ｎチャンネル型ＭＯＳＦＥＴ３０がオフし、貫通電流Ｉが遮断されることによって、電流値がしきい値Ｌ４０に相当する電流以下になるとＰチャンネル型ＭＯＳＦＥＴ４０はオフする。
【００２０】
時刻ｔ２以降、Ｐチャンネル型ＭＯＳＦＥＴ４０がオフしてからは、電流制限抵抗３１、Ｐチャンネル型ＭＯＳＦＥＴ２０、ゲート抵抗３２、ゲート抵抗３３を経由してゲート電流Ｉｇが流れる。このときのゲート電流Ｉｇｓは、以下の式で演算することができる。
Ｉｇｓ＝Ｖ／（Ｒ１＋Ｒ２＋Ｒ３）
但し、Ｒ１は電流制限抵抗３１の抵抗値、Ｒ２はゲート抵抗３２の抵抗値、Ｒ３はゲート抵抗３３の抵抗値である。
【００２１】
ゲート電流Ｉｇｓは、Ｉｇｍａｘより小さくなっているから、時刻ｔ２を境にゲート電荷の充電速度が低下し、ゲート電圧ＶＧＥの上昇率が緩慢になりＩＧＢＴのスイッチング速度が緩和される。そして、駆動パルスがＬｏとなると、ゲート電流ＩｇがゼロになってＩＧＢＴ１０のターンオンが完了する。
【００２２】
本実施例は以上のように構成され、Ｐチャンネル型ＭＯＳＦＥＴ４０を設けることによって、ターンオン開始直後は、大電流のゲート電流Ｉｇを流しＩＧＢＴ１０のゲートに急速にゲート電荷を充電することができるとともに、貫通電流が遮断されると同時に、ゲート電流Ｉｇが低減されゲート電荷の充電を緩めるから、ＩＧＢＴ１０をターンオンするスイッチング時間を短縮ならびにゲート電荷の充電損失を低減できるとともに、フリーホイールダイオード６０を流れるリカバリ電流を緩和する効果が得られる。
なお、第３のスイッチング素子としてのＰチャンネル型ＭＯＳＦＥＴ４０のソース端子Ｓはゲート電源Ｖｃｃに接続されたが、別の第２の電源を設けてＩＧＢＴ１０に対してゲート電流を発生させることも可能であるが、この場合、ＭＯＳＦＥＴ４０のソース端子に接続された第２の電源の電圧をゲート電源Ｖｃｃの電圧と略同一に制御する必要があるため、本実施例のように同一の電源とすることが望ましい。
【００２３】
本実施例では、第３のスイッチング素子として、Ｐチャンネル型ＭＯＳＦＥＴ４０を用いたが、その代わりにＰＮＰ型トランジスタを用いてもよい。ＰＮＰ型トランジスタの場合は、図３に示すように、Ｎチャンネル型ＭＯＳＦＥＴ４０のドレイン端子Ｄ、ソース端子Ｓ、ゲート端子ＧをそれぞれＰＮＰ型トランジスタ４０’のコレクタＣ、エミッタＥ、ベースＢに置き換えて接続すればよい。
【００２４】
次に、第２の実施例について説明する。
図４は、パワー半導体素子ＩＧＢＴを用いた駆動回路の別の例である。
第１の実施例では、ＩＧＢＴ１０をターンオン過程においてゲートヘの電荷充電時間を短縮するものを示したが、本実施例では、ターンオフ過程においてゲートヘの電荷放電時間の短縮を説明する。
第１の実施例においては、電流制限抵抗３１がゲート電源Ｖｃｃ側に接続されたが、本実施例ではその代わりに、グラウンドとＮチャンネル型ＭＯＳＦＥＴ３０との間に電流制限抵抗３１ａを接続するようになっている。
【００２５】
第３のスイッチング素子としてＮチャンネル型ＭＯＳＦＥＴ４０ａを用い、ソース端子Ｓが接地され、ドレイン端子Ｄがゲート抵抗３２とゲート抵抗３３との接続点ａに接続される。ゲート端子Ｇは電流制限抵抗３１ａとＮチャンネル型ＭＯＳＦＥＴ３０との間に接続される。
このように接続することによって、第１の実施例と同様に、電流制限抵抗３１ａ上の電圧降下によって、Ｎチャンネル型ＭＯＳＦＥＴ４０ａをオンすることができる。
なお、ＩＧＢＴ１０および負荷５０などの接続は第１の実施例と同様である。
【００２６】
図５は、ＩＧＢＴがターンオフする際の回路各部の動作を示すタイムチャートである。
（１）は、プッシュプル回路１００に入力される駆動パルスである。駆動パルスがＬｏレベルからＨｉレベルに変化する過程において、図示のようにＰチャンネル型ＭＯＳＦＥＴ２０がオンからオフとなるオフしきい値Ｌ２０は、Ｎチャンネル型ＭＯＳＦＥＴ３０がオフからオンとなるオンしきい値Ｌ３０より大きいため、（３）で示すようにＮチャンネル型ＭＯＳＦＥＴ３０のみが時刻ｔ１でオンする。一方、Ｐチャンネル型ＭＯＳＦＥＴ２０は、（２）で示すように駆動パルスの電位がしきい値Ｌ２０以上になる時刻ｔ２でオフするから、時刻ｔ１と時刻ｔ２の間で両ＭＯＳＦＥＴは同時にオンし、貫通電流Ｉが流れる。
【００２７】
これらは前述の第１の実施例と同様の動きであり、貫通電流Ｉは電流制限抵抗３１ａで制限されると同時に、電流制限抵抗３１ａの両端に発生する電圧は、（５）で示すようにＮチャンネル型ＭＯＳＦＥＴ４０ａをオンさせるからＮチャンネル型ＭＯＳＦＥＴ４０ａを経由してゲート電流Ｉｇが発生する。このときのゲート電流Ｉｇは、ゲート電荷の放電電流である。
【００２８】
このように、貫通電流Ｉが発生すると同時にＮチャンネル型ＭＯＳＦＥＴ４０によってＩＧＢＴ１０からのゲート電荷放電を行なうことが可能なため、遅延を生じることがなく、ゲート電荷を放電することができる。
（６）は、ゲート電流Ｉｇを示す。
このときのゲート電流の最大値Ｉｇｍａｘは、第１の実施例と同様にゲート抵抗３３から以下の式によって決定される。
Ｉｇｍａｘ＝Ｖ／Ｒ３
【００２９】
またＮチャンネル型ＭＯＳＦＥＴ４０ａがオンしている期間は、ゲート抵抗３３を選択することによって比較的大きなゲート電流Ｉｇを発生させることができるから、ＩＧＢＴ１０からのゲート放電が急速に行われ、（７）で示すようにＩＧＢＴ１０のゲート電圧ＶＧＥを急速に下降させることができ、ターンオフするスイッチング時間が短縮する。
なお、Ｎチャンネル型ＭＯＳＦＥＴ４０ａのオン期間、ゲート電源ＶｃｃからグランドへＰチャンネル型ＭＯＳＦＥＴ２０を介して流れる電流は、ゲート抵抗３２によって制限されるため、ＩＧＢＴ１０のゲート電荷の放電動作には影響を与えることはない。
【００３０】
その後、Ｐチャンネル型ＭＯＳＦＥＴ２０がオフするしきい値となる時間ｔ２において、貫通電流Ｉが遮断されることによってＮチャンネル型ＭＯＳＦＥＴ４０ａのゲート電圧が下降する。
時間ｔ２以降、Ｎチャンネル型ＭＯＳＦＥＴ４０ａがオフすると、ゲート電流Ｉｇは、ゲート抵抗３３、ゲート抵抗３２およびＮチャンネル型ＭＯＳＦＥＴ３０を介してグラウンドに流れるから、ゲート電荷の放電速度が小さくゲート電圧ＶＧＥの下降が緩やかになってＩＧＢＴ１０のスイッチング速度が緩和される。
このときのゲート電流Ｉｇｓは、第１の実施例と同様に、ゲート抵抗３２から算出することができる。
【００３１】
本実施例は以上のように構成され、Ｎチャンネル型ＭＯＳＦＥＴ４０ａを設けることによって、ターンオン時にも、開始直後は急速にゲート電荷を放電し、貫通電流がなくなると同時にゲート電荷の放電を緩めることができるから、ターンオフするスイッチング時間ならびにゲート電荷の放電損失を低減できるとともに、負荷５０に生じるサージ電圧を緩和できる効果が得られる。
【００３２】
本実施例では、第３のスイッチング素子として、Ｎチャンネル型ＭＯＳＦＥＴ４０ａを用いたが、その代わりにＮＰＮ型トランジスタを用いてもよい。ＮＰＮ型トランジスタの場合は、図６に示すようにＮチャンネル型ＭＯＳＦＥＴ４０ａのドレイン端子Ｄ、ソース端子Ｓ、ゲート端子ＧをそれぞれＮＰＮ型トランジスタ４０ａ’のコレクタＣ、エミッタＥ、ベースＢに置き換えて接続すればよい。
【図面の簡単な説明】
【図１】第１の実施例を示す図である。
【図２】ＩＧＢＴがターンオンする際の回路各部の動作を示すタイムチャートである。
【図３】変形例を示す図である。
【図４】第２の実施例を示す図である。
【図５】ＩＧＢＴがターンオフする際の回路各部の動作を示すタイムチャートである。
【図６】変形例を示す図である。
【符号の説明】
１０      ＩＧＢＴ
２０      Ｐチャンネル型ＭＯＳＦＥＴ
３０      Ｎチャンネル型ＭＯＳＦＥＴ
３１、３１ａ      電流制限抵抗
３２、３３      ゲート抵抗
４０      Ｐチャンネル型ＭＯＳＦＥＴ
４０ａ    Ｎチャンネル型ＭＯＳＦＥＴ
４０’      ＰＮＰ型トランジスタ
４０ａ’      ＮＰＮ型トランジスタ
５０      ＩＧＢＴ
６０      フリーホイールダイオード
１００      プッシュプル回路
Ｖｃｃ      ゲート電源（第１の電源）
Ｖｂ        電源
【図１】
2004282806.tif 000003
【図２】
2004282806.tif 000004
【図３】
2004282806.tif 000005
【図４】
2004282806.tif 000006
【図５】
2004282806.tif 000007
【図６】
2004282806.tif 000008