(57)【要約】【課題】独立したレギュレータ回路を複数個用いる場合と比較して、必要抵抗値の低減を図ることでレイアウト面積やチップ面積が削減でき、レイアウト面積やチップ面積の増大を抑制する形で消費電流を低減すること。【解決手段】第１出力回路１、第２出力回路２では、演算増幅器１１，２１の非反転入力端に基準電圧源１２，２２を接続し、抵抗分圧回路１３，２３を構成する２つの抵抗素子の接続点を演算増幅器１１，２１の反転入力端に接続し、演算増幅器１１，２１の出力によって駆動されるトランジスタ１４，２４のドレイン電極と抵抗分圧回路１３，２３の一端との接続点を出力端１５，２５とする。抵抗分圧回路１３の他端は、接地に接続される。抵抗分圧回路２３の他端は、出力端子１５に接続される。【選択図】      図１
2004192123.tif 000002
【特許請求の範囲】
【請求項１】
第１演算増幅器の非反転入力端に第１基準電圧源を接続し、一端が接地に接続される第１抵抗分圧回路を構成する２つの抵抗素子の接続点を前記第１演算増幅器の反転入力端に接続し、前記第１演算増幅器の出力によって駆動される第１トランジスタの一方の信号電極と前記第１抵抗分圧回路の他端との接続点を第１出力端とする第１出力回路と、
第２演算増幅器の非反転入力端に第２基準電圧源を接続し、一端が前記第１出力端に接続される第２抵抗分圧回路を構成する２つの抵抗素子の接続点を前記第２演算増幅器の反転入力端に接続し、前記第２演算増幅器の出力によって駆動される第２トランジスタの一方の信号電極と前記第２抵抗分圧回路の他端との接続点を第２出力端とする第２出力回路と、
を備えたことを特徴とするレギュレータ回路。
【請求項２】
演算増幅器の非反転入力端に基準電圧源を接続し、一端が信号基準電位に接続される抵抗分圧回路を構成する２つの抵抗素子の接続点を前記演算増幅器の反転入力端に接続し、前記演算増幅器の出力によって駆動されるトランジスタの一方の信号電極と前記抵抗分圧回路の他端との接続点を出力端とする出力回路をｎ段積み重ねたように構成されるレギュレータ回路であって、前記信号基準電位は、初段の出力回路では接地電位であり、第２段目以降では前段の出力端電位であることを特徴とするレギュレータ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、演算増幅器を用いたレギュレータ回路に係り、特に複数の一定電圧を出力するレギュレータ回路に関するものである。
【０００２】
【従来の技術】
演算増幅器を用いたレギュレータ回路は、演算増幅器の非反転入力端に基準電圧源を接続し、一端が接地に接続される抵抗分圧回路を構成する２つの抵抗素子の接続点を前記演算増幅器の反転入力端に接続し、前記演算増幅器の出力によって駆動されるトランジスタの一方の信号電極と前記抵抗分圧回路の他端との接続点を出力端とするように構成される（例えば、非特許文献１）。
【０００３】
そして、従来では、複数の一定電圧が必要となる場合は、上記のように構成されるレギュレータ回路を必要個数用意するようにしていた（例えば、特許文献１）。
【０００４】
【非特許文献１】
オペアンプの基本と応用（角田秀夫、電機大出版局、１２９頁）
【特許文献１】
特開平１１−１３４０４４号公報（０００２〜０００４、図９）
【０００５】
【発明が解決しようとする課題】
しかしながら、複数の一定電圧を得るために同一構成のレギュレータ回路を必要個数用意する場合には、次のような問題がある。すなわち、各レギュレータ回路に必要な抵抗分圧回路における２つの抵抗素子のそれぞれがレイアウト面積やチップ面積に影響を与えるので、多くの一定電圧を得ようとすると、必要となる抵抗素子の数も増大し、一層レイアウト面積やチップ面積に影響を及ぼす。
【０００６】
また、複数のレギュレータ回路を用いる場合に消費電流を減少させる方策として、一定電圧の出力が得られるように抵抗分圧回路の抵抗値を大きくしてゲインを上げるようにしている。つまり、レギュレータ回路の消費電流を減少させるためには、レイアウト面積やチップ面積を大きくする必要がある。つまり、複数のレギュレータ回路を用いる場合には、レイアウト面積やチップ面積を変えずに消費電流を低減することが困難である。
【０００７】
この発明は、上記に鑑みてなされたもので、独立したレギュレータ回路を複数個用いる場合と比較して、必要抵抗値の低減を図ることでレイアウト面積やチップ面積が削減でき、レイアウト面積やチップ面積の増大を抑制する形で消費電流を低減することができる複数の一定電圧出力が可能なレギュレータ回路を得ることを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかるレギュレータ回路は、演算増幅器の非反転入力端に基準電圧源を接続し、一端が信号基準電位に接続される抵抗分圧回路を構成する２つの抵抗素子の接続点を前記演算増幅器の反転入力端に接続し、前記演算増幅器の出力によって駆動されるトランジスタの一方の信号電極と前記抵抗分圧回路の他端との接続点を出力端とする出力回路を２以上積み重ねたように構成されるレギュレータ回路であって、前記信号基準電位は、初段の出力回路では接地電位であり、第２段目以降では前段の出力端電位であることを特徴とする。
【０００９】
この発明によれば、各出力回路が抵抗分圧回路の抵抗値の一部を共用するので、独立したレギュレータ回路を複数個用いる場合と比較して、必要抵抗値の低減を図ることができ、レイアウト面積やチップ面積が削減できる。また、レイアウト面積やチップ面積を同じとした場合には、消費電流を低減することができる。この効果は、出力段数の増大に伴い増大する。
【００１０】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかるレギュレータ回路の好適な実施の形態を詳細に説明する。
【００１１】
実施の形態１．
図１は、この発明の実施の形態１であるレギュレータ回路の構成を示す回路図である。図１に示すレギュレータ回路は、積み重ねるように配置した第１出力回路１と第２出力回路２とによって２つの定電圧Ｖｏｕｔ１，Ｖｏｕｔ２（Ｖｏｕｔ１＜Ｖｏｕｔ２）を出力するようになっている。
【００１２】
第１出力回路１と第２出力回路２は、それぞれ、演算増幅器１１，２１と、基準電圧源１２，２２と、抵抗分圧回路１３，２３と、トランジスタ（図示例ではＭＯＳトランジスタ）１４，２４とを備えている。なお、トランジスタ１４，２４は、ＮチャネルトランジスタとＰチャネルトランジスタのいずれか一方である。
【００１３】
第１出力回路１では、演算増幅器１１の非反転入力端（＋）に基準電圧源（電圧Ｖｒｅｆ１）１２が接続され、演算増幅器１１の反転入力端（−）に抵抗分圧回路１３を構成する２つの抵抗素子Ｒ１１，Ｒ１２（それぞれの抵抗値もＲ１１，Ｒ１２と表記する）の接続点が接続されている。演算増幅器１１の出力端にはトランジスタ１４のゲート電極が接続されている。トランジスタ１４の一方の電極であるドレイン電極と抵抗分圧回路１３の一端（抵抗素子Ｒ１１の片端）との接続点は出力端子１５に接続され、抵抗分圧回路１３の他端（抵抗素子Ｒ１２の片端）は、接地に接続されている。すなわち、第１出力回路１では、接地電位を信号基準電位として定電圧Ｖｏｕｔ１を出力するようになっている。
【００１４】
第２出力回路２では、演算増幅器２１の非反転入力端（＋）に基準電圧源（電圧Ｖｒｅｆ１）２２が接続され、演算増幅器２１の反転入力端（−）に抵抗分圧回路２３を構成する２つの抵抗素子Ｒ１３，Ｒ１４（それぞれの抵抗値もＲ１３，Ｒ１４と表記する）の接続点が接続されている。演算増幅器２１の出力端にはトランジスタ２４のゲート電極が接続されている。トランジスタ２４の一方の電極であるドレイン電極と抵抗分圧回路２３の一端（抵抗素子Ｒ１３の片端）との接続点は出力端子２５に接続され、抵抗分圧回路２３の他端（抵抗素子Ｒ１４の片端）は、出力端子１５に接続されている。すなわち、第２出力回路２では、第１出力回路の出力電圧Ｖｏｕｔ１を信号基準電位として定電圧Ｖｏｕｔ２を出力するようになっている。
【００１５】
なお、トランジスタ１４，２４のソース電極が接続される電源は、図示省略したが、同一の電源であっても異なる電源であってもよい。要は、トランジスタ１４のソース電極が接続される電源は、出力端子１５の電圧Ｖｏｕｔ１よりも高い電圧の電源であればよく、トランジスタ２４のソース電極が接続される電源は、出力端子２５の電圧Ｖｏｕｔ２よりも高い電圧の電源であればよい。また、基準電圧源１２，２２の電圧は、Ｖｒｅｆ１＜Ｖｒｅｆ２である。
【００１６】
次に、図３は、この発明の理解を容易にするために用いるレギュレータ回路の構成を示す回路図である。図３では、独立した２つのレギュレータ回路によって２つの定電圧Ｖｏｕｔ１，Ｖｏｕｔ２（Ｖｏｕｔ１＜Ｖｏｕｔ２）を得る一般的な構成例（以下「従来例回路」という）が示されている。
【００１７】
図１と対比するために、図３（１）では、第２出力回路２に対応する第２レギュレータ回路が示され、図３（２）では、第１出力回路１に対応する第１レギュレータ回路が示されている。
【００１８】
図３（２）に示す第１レギュレータ回路では、演算増幅器３１の非反転入力端（＋）に基準電圧源（電圧Ｖｒｅｆ１）３２が接続され、演算増幅器３１の反転入力端（−）に抵抗分圧回路１３を構成する２つの抵抗素子Ｒ３１，Ｒ３２（それぞれの抵抗値もＲ３１，Ｒ３２と表記する）の接続点が接続されている。演算増幅器３１の出力端にはトランジスタ３４のゲート電極が接続され、トランジスタ３４のソース電極は電源ＶＤＤに接続されている。トランジスタ３４のドレイン電極と抵抗分圧回路３３の一端（抵抗素子Ｒ３１の片端）との接続点は出力端子３５に接続され、抵抗分圧回路３３の他端（抵抗素子Ｒ３２の片端）は、接地に接続されている。
【００１９】
図３（１）に示す第２レギュレータ回路では、演算増幅器４１の非反転入力端（＋）に基準電圧源（電圧Ｖｒｅｆ１）４２が接続され、演算増幅器４１の反転入力端（−）に抵抗分圧回路４３を構成する２つの抵抗素子Ｒ３３，Ｒ３４（それぞれの抵抗値もＲ３３，Ｒ３４と表記する）の接続点が接続されている。演算増幅器４１の出力端にはトランジスタ４４のゲート電極が接続され、トランジスタ４４のソース電極は電源ＶＤＤに接続されている。トランジスタ４４のドレイン電極と抵抗分圧回路４３の一端（抵抗素子Ｒ３３の片端）との接続点は出力端子４５に接続され、抵抗分圧回路４３の他端（抵抗素子Ｒ３４の片端）は、接地に接続されている。
【００２０】
以上の構成において、図３に示した従来例回路では、基準電圧源３２，４２の電圧は、Ｖｒｅｆ１＜Ｖｒｅｆ２であり、第１レギュレータ回路では、抵抗素子Ｒ３１，Ｒ３２を用いて定電圧Ｖｏｕｔ１が得られ、第２レギュレータ回路では、抵抗素子Ｒ３３，Ｒ３４を用いて定電圧Ｖｏｕｔ２（Ｖｏｕｔ１＜Ｖｏｕｔ２）が得られる。
【００２１】
一方、図１に示した実施の形態１によるレギュレータ回路では、２つの抵抗分圧回路１３，２３における抵抗素子の一部を供用する形で定電圧Ｖｏｕｔ１，Ｖｏｕｔ２を得ることができる。その際に、実施の形態１によるレギュレータ回路でのトータル抵抗値（Ｒ１１＋Ｒ１２＋Ｒ１３＋Ｒ１４）と従来例回路でのトータル抵抗値（Ｒ３１＋Ｒ３２＋Ｒ３３＋Ｒ３４）との関係として、実施の形態１によるレギュレータ回路では、（Ｒ１１＋Ｒ１２＋Ｒ１３＋Ｒ１４）＜（Ｒ３１＋Ｒ３２＋Ｒ３３＋Ｒ３４）とすることも（Ｒ１１＋Ｒ１２＋Ｒ１３＋Ｒ１４）＝（Ｒ３１＋Ｒ３２＋Ｒ３３＋Ｒ３４）とすることもできる。これらによって、（Ａ）レイアウト面積やチップ面識を削減する効果と、（Ｂ）低消費電流化が図れる効果とが得られる。
【００２２】
（Ａ）（Ｒ１１＋Ｒ１２＋Ｒ１３＋Ｒ１４）＜（Ｒ３１＋Ｒ３２＋Ｒ３３＋Ｒ３４）とする場合には、レイアウト面積やチップ面識を削減することができる。従来例回路での出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２は、
Ｖｏｕｔ１＝｛（Ｒ３１＋Ｒ３２）／Ｒ３２｝×Ｖｒｅｆ１    …（１）
Ｖｏｕｔ２＝｛（Ｒ３３＋Ｒ３４）／Ｒ３４｝×Ｖｒｅｆ２    …（２）
と表される。
【００２３】
これに対し、実施の形態１によるレギュレータ回路での出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２は、
Ｖｏｕｔ１＝｛（Ｒ１１＋Ｒ１２）／（Ｒ１１＋Ｒ１２＋Ｒ１３＋Ｒ１４）｝×Ｖｏｕｔ２    …（３）
Ｖｏｕｔ２＝｛（Ｒ１１＋Ｒ１２＋Ｒ１３＋Ｒ１４）／（Ｒ１１＋Ｒ１２＋Ｒ１４）｝×Ｖｒｅｆ２    …（４）
と表される。
【００２４】
式（１）＝式（３）、式（２）＝式（４）であることから
｛（Ｒ３１＋Ｒ３２）／Ｒ３２｝×Ｖｒｅｆ１＝｛（Ｒ１１＋Ｒ１２）／（Ｒ１１＋Ｒ１２＋Ｒ１３＋Ｒ１４）｝×Ｖｏｕｔ２    …（５）
｛（Ｒ３３＋Ｒ３４）／Ｒ３４｝×Ｖｒｅｆ２＝｛（Ｒ１１＋Ｒ１２＋Ｒ１３＋Ｒ１４）／（Ｒ１１＋Ｒ１２＋Ｒ１４）｝×Ｖｒｅｆ２    …（６）
が得られる。
【００２５】
ここで、Ｒ３１＝Ｒ１１、Ｒ３２＝Ｒ１２とし、この条件を式（５）、式（６）に適用してＲ１３，Ｒ１４を求めると、
Ｒ１３＝（Ｒ３１＋Ｒ３２＋Ｒ１４）×（Ｒ３３／Ｒ３４）    …（７）
Ｒ１４＝｛Ｒ３２×Ｒ３４×Ｖｏｕｔ２−Ｖｒｅｆ１（Ｒ３１＋Ｒ３２）×（Ｒ３３＋Ｒ３４）｝／｛Ｖｒｅｆ１／（Ｒ３１＋Ｒ３２＋Ｒ３３）｝  …（８）
となる。
【００２６】
この式（７）、式（８）を満たす範囲で抵抗値Ｒ１３，Ｒ１４を設定すると、トータル抵抗値（Ｒ１１＋Ｒ１２＋Ｒ１３＋Ｒ１４）を、（Ｒ１１＋Ｒ１２＋Ｒ１３＋Ｒ１４）＜（Ｒ３１＋Ｒ３２＋Ｒ３３＋Ｒ３４）と削減することができる。つまり、レイアウト面積とチップ面積を削減することができ、チップコストを削減することができる。
【００２７】
以下、具体的な数値を適用して説明する。従来例回路において、第１レギュレータ回路では、Ｖｒｅｆ１＝１．０Ｖ、Ｒ３１＝５０ｋΩ、Ｒ３２＝５０ｋΩの条件でＶｏｕｔ１＝２．０Ｖを得ており、第２レギュレータ回路では、Ｖｒｅｆ２＝２．５Ｖ、Ｒ３３＝２０ｋΩ、Ｒ３４＝１００ｋΩの条件でＶｏｕｔ２＝３．０Ｖを得ているとする。ここでのトータル抵抗値（Ｒ３１＋Ｒ３２＋Ｒ３３＋Ｒ３４）は、２２０ｋΩである。
【００２８】
これに対し、実施の形態１によるレギュレータ回路では、第１出力回路１では、Ｖｒｅｆ１＝１．０Ｖ、Ｒ１１＝５０ｋΩ、Ｒ１２＝５０ｋΩの条件でＶｏｕｔ１＝２．０Ｖを得ることができ、第２出力回路２では、Ｖｒｅｆ２＝２．５Ｖ、Ｒ１３＝２５ｋΩ、Ｒ１４＝２５ｋΩの条件でＶｏｕｔ２＝３．０Ｖを得ることができる。ここでのトータル抵抗値（Ｒ１１＋Ｒ１２＋Ｒ１３＋Ｒ１４）は、１５０ｋΩである。
【００２９】
このように、２出力を得る回路としてトータル抵抗値を比較すると、従来例回路では、２２０ｋΩを使用するが、実施の形態１によるレギュレータ回路では、１５０ｋΩで済む。したがって、上記の設定によれば、抵抗値として約３２％を削減することができるので、トータル抵抗値におけるレイアウト面積は、約３２％の縮小が可能になることが解る。
【００３０】
（Ｂ）（Ｒ１１＋Ｒ１２＋Ｒ１３＋Ｒ１４）＝（Ｒ３１＋Ｒ３２＋Ｒ３３＋Ｒ３４）とする場合には、低消費電流化が図れる。従来例回路での出力回路部で消費される電流値Ｉｏｕｔ３１，Ｉｏｕｔ３２は、
Ｉｏｕｔ３１＝Ｖｏｕｔ１／（Ｒ３１＋Ｒ３２）    …（９）
Ｉｏｕｔ３２＝Ｖｏｕｔ２／（Ｒ３３＋Ｒ３４）    …（１０）
で表される。
【００３１】
これに対し、実施の形態１によるレギュレータ回路での出力回路部で消費される電流値は、第１出力回路１の電流値をＩｏｕｔ１１、第２出力回路２の電流値をＩｏｕｔ１２とすると、
Ｉｏｕｔ１１＋Ｉｏｕｔ１２＝Ｖｏｕｔ２／（Ｒ１１＋Ｒ１２＋Ｒ１３＋Ｒ１４）    …（１１）
となる。
【００３２】
このとき、出力回路部だけで消費されるトータル消費電流は、電圧Ｖｏｕｔ１，Ｖｏｕｔ２の２出力を持ったチップトータルで考えると、従来例回路での出力部トータル消費電流Ｉａｌｌ１は、
Ｉａｌｌ１＝Ｉｏｕｔ３１＋Ｉｏｕｔ３２＝Ｖｏｕｔ１／（Ｒ３１＋Ｒ３２）
＋Ｖｏｕｔ２／（Ｒ３３＋Ｒ３４）    …（１２）
となる。
【００３３】
また、実施の形態１によるレギュレータ回路での出力回路部トータル消費電流Ｉａｌｌ２は、式（１１）であり、
Ｉａｌｌ２＝Ｉｏｕｔ１１＋Ｉｏｕｔ１２＝Ｖｏｕｔ２／（Ｒ１１＋Ｒ１２＋Ｒ１３＋Ｒ１４）    …（１３）
となる。
【００３４】
ここで、実施の形態１によるレギュレータ回路での出力電圧Ｖｏｕｔ２は、
Ｖｏｕｔ２＝Ｖｏｕｔ１／｛（Ｒ１１＋Ｒ１２）×（Ｒ１１＋Ｒ１２＋Ｒ１３＋Ｒ１４）｝    …（１４）
と表すことができる。
【００３５】
式（１２）を変形して出力電圧Ｖｏｕｔ２を求めると、
Ｖｏｕｔ２＝｛Ｉａｌｌ１−Ｖｏｕｔ１／（Ｒ３１＋Ｒ３２）｝×（Ｒ１３＋Ｒ１４）    …（１５）
となる。
【００３６】
そして、式（１４）、式（１５）から出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２を求めると、
Ｖｏｕｔ１＝（Ｒ１１＋Ｒ１２）×（Ｒ３３＋Ｒ３４）×（Ｒ３１＋Ｒ３２）÷｛（Ｒ３１＋Ｒ３２）×（Ｒ１１＋Ｒ１２＋Ｒ１３＋Ｒ１４）＋（Ｒ１１＋Ｒ１２）×（Ｒ３３＋Ｒ３４）｝×Ｉａｌｌ１    …（１６）
Ｖｏｕｔ２＝（Ｒ１１＋Ｒ１２＋Ｒ１３＋Ｒ１４）×（Ｒ３３＋Ｒ３４）×（Ｒ３１＋Ｒ３２）÷｛（Ｒ３１＋Ｒ３２）×（Ｒ１１＋Ｒ１２＋Ｒ１３＋Ｒ１４）＋（Ｒ１１＋Ｒ１２）×（Ｒ３３＋Ｒ３４）｝×Ｉａｌｌ１    …（１７）
が得られる。
【００３７】
式（１２）、式（１３）、式（１６）、式（１７）から、
Ｉａｌｌ１＝（Ｒ１１＋Ｒ１２）×（Ｒ３３＋Ｒ３４）÷｛（Ｒ３１＋Ｒ３２）×（Ｒ１１＋Ｒ１２＋Ｒ１３＋Ｒ１４）＋（Ｒ１１＋Ｒ１２）×（Ｒ３３＋Ｒ３４）｝×Ｉａｌｌ１＋（Ｒ１１＋Ｒ１２）×（Ｒ３１＋Ｒ３２）÷｛（Ｒ３１＋Ｒ３２）×（Ｒ１１＋Ｒ１２＋Ｒ１３＋Ｒ１４）＋（Ｒ１１＋Ｒ１２）×（Ｒ３３＋Ｒ３４）｝×Ｉａｌｌ１      …（１８）
Ｉａｌｌ２＝（Ｒ３３＋Ｒ３４）×（Ｒ３１＋Ｒ３２）÷｛（Ｒ３１＋Ｒ３２）×（Ｒ１１＋Ｒ１２＋Ｒ１３＋Ｒ１４）＋（Ｒ１１＋Ｒ１２）×（Ｒ３３＋Ｒ３４）｝×Ｉａｌｌ１    …（１９）
が得られる。
【００３８】
そして、式（１８）、式（１９）から、
Ｉａｌｌ１−Ｉａｌｌ２＝｛（Ｒ１１＋Ｒ１２）×（Ｒ３３＋Ｒ３４）＋（Ｒ１１＋Ｒ１２）×（Ｒ３１＋Ｒ３２）−（Ｒ３３＋Ｒ３４）×（Ｒ３１＋Ｒ３２）｝÷｛（Ｒ３１＋Ｒ３２）×（Ｒ１１＋Ｒ１２＋Ｒ１３＋Ｒ１４）＋（Ｒ１１＋Ｒ１２）×（Ｒ３３＋Ｒ３４）｝×Ｉａｌｌ１    …（２０）
が得られる。
【００３９】
ここで、トータル抵抗値（レイアウトサイズ）を従来例回路と同じにして、つまり、Ｒ３１＋Ｒ３２＋Ｒ３３＋Ｒ３４＝Ｒ１１＋Ｒ１２＋Ｒ１３＋Ｒ１４とし、この条件を式（２０）に適用すると、結果として
Ｉａｌｌ１−Ｉａｌｌ２＞０    …（２１）
を満たす抵抗値に設定することができる。
【００４０】
以下、具体的な数値を適用して説明する。従来例回路において、第１レギュレータ回路では、Ｖｒｅｆ１＝１．０Ｖ、Ｒ３１＝６００ｋΩ、Ｒ３２＝６００ｋΩの条件でＶｏｕｔ１＝２．０Ｖを得ており、第２レギュレータ回路では、Ｖｒｅｆ２＝２．５Ｖ、Ｒ３３＝２００ｋΩ、Ｒ３４＝１０００ｋΩの条件でＶｏｕｔ２＝３．０Ｖを得ているとする。ここでのトータル抵抗値（Ｒ３１＋Ｒ３２＋Ｒ３３＋Ｒ３４）は、２．４ＭΩである。
【００４１】
これに対し、実施の形態１によるレギュレータ回路では、第１出力回路１では、Ｖｒｅｆ１＝１．０Ｖ、Ｒ１１＝８００ｋΩ、Ｒ１２＝８００ｋΩの条件でＶｏｕｔ１＝２．０Ｖを得ることができ、第２出力回路２では、Ｖｒｅｆ２＝２．５Ｖ、Ｒ１３＝４００ｋΩ、Ｒ１４＝４００ｋΩの条件でＶｏｕｔ２＝３．０Ｖを得ることができる。ここでのトータル抵抗値（Ｒ１１＋Ｒ１２＋Ｒ１３＋Ｒ１４）は、従来例回路と同じ２．４ＭΩである。
【００４２】
ここで、従来例回路での出力回路部消費電流は、第１レギュレータ回路では、２．０Ｖ÷１２００ｋΩ≒１．６７μＡであり、第２レギュレータ回路では、３．０Ｖ÷１２００ｋΩ≒２．５μＡであり、合計、約４．１７μＡである。これに対して、実施の形態１によるレギュレータ回路では、電圧Ｖｏｕｔ２が対象になるので、３．０Ｖ÷２４００ｋΩ＝１．２５μＡである。
【００４３】
このように、２出力を得る回路としてトータル抵抗値を同じとすると、従来例回路では、約４．１７μＡを消費するが、実施の形態１によるレギュレータ回路では、１．２５μＡの電流消費で済む。すなわち、上記の設定によれば、電流消費量を約７０％削減することができる。
【００４４】
実施の形態２．
図２は、この発明の実施の形態２であるレギュレータ回路の構成を示す回路図である。なお、図２では、図１に示した構成と同一ないしは同等である構成要素には、同一の符号が付されている。ここでは、この実施の形態２に関わる部分を中心に説明する。
【００４５】
実施の形態２では、ｎ出力を得るレギュレータ回路の構成例が示されている。すなわち、定電圧Ｖｏｕｔｎを出力する第ｎ出力回路３では、演算増幅器ｎ１の非反転入力端（＋）に基準電圧源（電圧Ｖｒｅｆｎ）ｎ２が接続され、演算増幅器ｎ１の反転入力端（−）に抵抗分圧回路ｎ３を構成する２つの抵抗素子Ｒｎ１，Ｒｎ２の接続点が接続されている。演算増幅器ｎ１の出力端にはトランジスタｎ４のゲート電極が接続されている。トランジスタｎ４の一方の信号電極であるドレイン電極と抵抗分圧回路ｎ３の一端（抵抗素子Ｒｎ１の片端）との接続点は出力端子ｎ５に接続され、抵抗分圧回路ｎ３の他端（抵抗素子Ｒｎ２の片端）は、前段の図示しない第ｎ−１出力回路の出力端に接続されている。
【００４６】
なお、トランジスタｎ４のソース電極が接続される図示しない電源は、実施の形態１にて説明したように、出力電圧Ｖｏｕｔｎよりも高い電圧の電源であればよい。また、基準電圧源ｎ２の電圧Ｖｒｅｆｎは、前段の第ｎ−１出力回路の基準電圧源（ｎ−１）２の電圧Ｖｒｅｆ（ｎ−１）に対し、Ｖｒｅｆｎ＞Ｖｒｅｆ（ｎ−１）の関係にある。
【００４７】
このように、第ｎ出力回路３では、前段の図示しない第ｎ−１出力回路の出力電圧Ｖｏｕｔ（ｎ−１）を信号基準電位として定電圧Ｖｏｕｔｎを出力するようになっている。実施の形態２によるレギュレータ回路では、Ｖｏｕｔｎ＞…＞Ｖｏｕｔ２＞Ｖｏｕｔ１なるｎ個の異なる電圧出力が得られる。
【００４８】
実施の形態２においても、ｎ個の独立した回路に比べて抵抗値の削減、つまりチップサイズの削減が可能であり、その削減効果は出力電圧数ｎが大きいほど大きくなる。また、チップサイズをｎ個の独立した回路と同じにすると、消費電流を低減することができ、出力電圧数ｎが大きいほど消費電流を小さくすることができる。
【００４９】
なお、図１と図２では、ＭＯＳトランジスタを用いた構成を示したが、バイポーラトランジスタも同様に用いることができることは言うまでもない。
【００５０】
【発明の効果】
以上説明したように、この発明によれば、演算増幅器の非反転入力端に基準電圧源を接続し、一端が信号基準電位に接続される抵抗分圧回路を構成する２つの抵抗素子の接続点を前記演算増幅器の反転入力端に接続し、前記演算増幅器の出力によって駆動されるトランジスタの一方の信号電極と前記抵抗分圧回路の他端との接続点を出力端とする出力回路を２以上積み重ねたように構成し、前記信号基準電位として、初段の出力回路では接地電位を選択し、第２段目以降では前段の出力端電位を選択し、各出力回路が抵抗分圧回路の抵抗値の一部を共用するレギュレータ回路としたので、独立したレギュレータ回路を複数個用いる場合に比較して、必要抵抗値の低減を図ることができ、レイアウト面積やチップ面積が削減できる。また、レイアウト面積やチップ面積を同じとした場合には、消費電流を低減することができる。この効果は、出力段数の増大に伴い増大する。
【図面の簡単な説明】
【図１】この発明の実施の形態１であるレギュレータ回路の構成を示す回路図である。
【図２】この発明の実施の形態２であるレギュレータ回路の構成を示す回路図である。
【図３】この発明の理解を容易にするために用いるレギュレータ回路の構成を示す回路図である。
【符号の説明】
１  第１出力回路、２  第２出力回路、３  第ｎ出力回路、１１，２１，ｎ１演算増幅器、１２，２２，ｎ２  基準電圧電源、１３，２３，ｎ３  抵抗分圧回路、１４，２４，ｎ４  トランジスタ、１５，２５，ｎ５  出力端子、Ｒ１１，Ｒ１２  抵抗分圧回路１３を構成する抵抗素子、Ｒ１３，Ｒ１４  抵抗分圧回路２３を構成する抵抗素子、Ｒｎ１，Ｒｎ２  抵抗分圧回路ｎ３を構成する抵抗素子。
【図１】
2004192123.tif 000003
【図２】
2004192123.tif 000004
【図３】
2004192123.tif 000005