(57)【要約】【課題】Ｓ／Ｎ比を劣化させることなく、画素数の増大や装置の小型化を図ることができる撮像装置を提供する。【解決手段】各画素Ｐ１２，Ｐ２２へ入射した光Ｌの進行方向を画素毎に選択的に変える画素部と、画素部に対し平面的に異なる領域に設けられ、画素毎に選択的に進行方向が変えられた光を受光して、当該画素に入射した光の強度に応じた電気信号に変換するフォトダイードＰｄ２を有する光電変換部とを有する。【選択図】図５
2004014551.tif 000002
【特許請求の範囲】
【請求項１】
各画素へ入射した光の進行方向を画素毎に選択的に変える画素部と、
前記画素部に対し平面的に異なる領域に設けられ、前記画素毎に選択的に進行方向が変えられた光を受光して、当該画素に入射した光の強度に応じた電気信号に変換する光電変換部と
を有する撮像装置。
【請求項２】
前記画素部により前記画素毎に選択的に進行方向が変えられた前記光の進行方向をさらに変えて前記光電変換部へ導く光偏向部をさらに有する
請求項１記載の撮像装置。
【請求項３】
前記光電変換部は、前記光を受光して前記画素に入射した光の強度に応じた電気信号に変換する光電変換素子を複数有し、
各光電変換素子の受光面積は、各画素の受光面積よりも大きく形成されている請求項１記載の撮像装置。
【請求項４】
前記画素部は、入射した光の進行方向を可変し得る前記画素が行方向および列方向に複数配列して形成されており、
前記光電変換素子は、前記行方向あるいは列方向における複数の前記画素に入射した光を各画素毎に異なるタイミングで受光する
請求項３記載の撮像装置。
【請求項５】
前記画素部は、角度を制御可能な反射板を有するマイクロメカニカルデバイスにより形成された前記画素を複数有する
請求項１記載の撮像装置。
【請求項６】
前記光偏向部は、角度を制御可能な反射板を有するマイクロメカニカルデバイスにより形成されている
請求項２記載の撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光情報を電気信号に変換する撮像装置に関する。
【０００２】
【従来の技術】
現在、ＣＣＤ（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）撮像素子やＣＭＯＳ撮像素子は、画質を向上させるために画素数の増加が非常に強く望まれている。また、携帯電話に搭載することなどを目的に、カメラモジュールの小型化も促進され、撮像装置にも小型化が求められている。
【０００３】
現状の画素サイズのままチップを小型化したのでは、画素数が減少し、その結果として解像度が低下する。また、現状の画素サイズのまま多画素化したのでは、チップサイズが大きくなり、上記の小型化の要求に反する。
【０００４】
従って、チップサイズの小型化または多画素化を実現するには、画素サイズを現状より縮小することが必須となる。これができれば、解像度を維持したまま小型の撮像素子を提供することができ、あるいは逆に素子サイズを維持したまま解像度を上げることができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のＣＣＤ撮像素子やＣＭＯＳ撮像素子では、各画素にそれぞれ光電変換素子を形成しているので、画素面積の減少は光電変換素子の面積減少を引き起こすこととなる。
【０００６】
この結果、読み出し１回分の光電変換で蓄積できる飽和電荷量は、光電変換素子の面積に強く依存するため、画素面積の減少とともに減少し、信号電荷量のダイナミックレンジが減少する。
【０００７】
また、光電変換された電気信号のノイズ成分には、光電変換素子の面積に依存しない部分もあるので、画素面積の減少にしたがって大きくは減少しない。このため、画素面積の減少は光強度に対応する電気信号のＳ／Ｎ比を劣化させ、撮像装置の出力画質を劣化させるという問題があった。
【０００８】
従来において、画素面積の減少にともない入射光をできるだけ各画素へ取り込む観点から、例えば特許第２８３０２２７号に記載のように、転送電極上に存在する遮光膜の形状をテーパー状にする等、様々な工夫がなされているが、光電変換素子の飽和電荷量自体が減少している傾向にあることから、Ｓ／Ｎ比の劣化を防止し撮像装置の出力画像の向上という抜本的解決には未だ至っていない状況にある。
【０００９】
一方で、近年、微細技術の進展に伴い、いわゆるマイクロエレクトロメカニカルシステム（ＭＥＭＳ：Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍ、超小型電気的・機械的複合体）デバイス（以下、ＭＥＭＳ素子という）が注目されており、特開２００２−４０２３８号公報や、特開２００２−２３０７０号公報に記載のように、ＭＥＭＳ素子を画像表示装置に応用する技術等が開発されている。
【００１０】
本発明は上記の事情に鑑みてなされたものであり、その目的は、Ｓ／Ｎ比を劣化させることなく、画素数の増大や装置の小型化を図ることができる撮像装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記の本発明の目的を達成するため、本発明の撮像装置は、各画素へ入射した光の進行方向を画素毎に選択的に変える画素部と、前記画素部に対し平面的に異なる領域に設けられ、前記画素毎に選択的に進行方向が変えられた光を受光して、当該画素に入射した光の強度に応じた電気信号に変換する光電変換部とを有する。
【００１２】
前記画素部により前記画素毎に選択的に進行方向が変えられた前記光の進行方向をさらに変えて前記光電変換部へ導く光偏向部をさらに有する。
【００１３】
前記光電変換部は、前記光を受光して前記画素に入射した光の強度に応じた電気信号に変換する光電変換素子を複数有し、各光電変換素子の受光面積は、各画素の受光面積よりも大きく形成されている。
【００１４】
前記画素部は、入射した光の進行方向を可変し得る前記画素が行方向および列方向に複数配列して形成されており、前記光電変換素子は、前記行方向あるいは列方向における複数の前記画素に入射した光を各画素毎に異なるタイミングで受光する。
【００１５】
前記画素部は、角度を制御可能な反射板を有するマイクロメカニカルデバイスにより形成された前記画素を複数有する。
【００１６】
前記光偏向部は、角度を制御可能な反射板を有するマイクロメカニカルデバイスにより形成されている。
【００１７】
上記の本発明の撮像装置によれば、画素部と、光電変換部とが平面的に異なる領域に設けられており、画素部の各画素へ入射した光は、画素毎に選択的に進行方向が変えられて、光電変換部により、進行方向が変えられた光のみが受光されて、当該画素に入射した光の強度に応じた電気信号に変換される。
画素の位置に応じて入射した光を選択的に光電変換部へ受光させることにより、画素部による光の位置情報の検出機能と、光電変換部による光の強度情報の検出機能とを独立させている。
このため、光電変換部における面積は、画素部における各画素の面積に影響されることはない。
【００１８】
【発明の実施の形態】
以下に、本発明の撮像装置の実施の形態について、図面を参照して説明する。
【００１９】
図１は本実施形態に係る撮像装置の概略構成図である。なお、図１では、図面の簡略化のため２行３列に画素が配列した構造を例示しているが、画素の配列数には限定はない。
図１に示すように、本実施形態に係る撮像装置は、各画素Ｐ１１，Ｐ１２，Ｐ１３，Ｐ２１，Ｐ２２，Ｐ２３が行列状に複数配列された画素部Ａｒ１と、画素部Ａｒ１の垂直方向の延長において、フォトダイオードＰｄ１，Ｐｄ２，Ｐｄ３が複数配列された光電変換部Ａｒ２とが平面的に独立して形成されている。後述するように、光電変換部Ａｒ２には、フォトダイオードの他、光電変換により電気信号に変換された信号を増幅、転送する読み出し用のトランジスタ等が形成されている。
図中、画素の境界を点線で示しており、後述するように各画素は、例えば、マイクロエレクトロメカニカルシステム（ＭＥＭＳ：Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍ、超小型電気的・機械的複合体）デバイス（以下、ＭＥＭＳ素子という）からなる電気的に反射角度を変えられる反射板を有している。ＭＥＭＳとは、半導体の微細加工技術を利用してつくる微細な電気的あるいは機械的素子をいう。
【００２０】
一行目の各画素Ｐ１１，Ｐ１２，Ｐ１３には、垂直選択線Ｖ１が共通接続されており、さらに、それぞれ水平選択線Ｈ１，Ｈ２，Ｈ３に接続されている。
二行目の各画素Ｐ２１，Ｐ２２，Ｐ２３には、垂直選択線Ｖ２が共通接続されており、さらに、それぞれ水平選択線Ｈ１，Ｈ２，Ｈ３に接続されている。
【００２１】
垂直選択線Ｖ１，Ｖ２に正あるいは負の電圧を与えるために垂直選択回路２が設けられており、水平選択線Ｈ１〜Ｈ３に負あるいは正の電圧を与えるための水平選択回路３が設けられている。
【００２２】
光電変換部Ａｒ２は、水平方向に並ぶ画素Ｐ１１，Ｐ１２，Ｐ１３と同じ素子数のフォトダイオードＰｄ１，Ｐｄ２，Ｐｄ３を有しており、垂直方向には一行のみフォトダイオードが配列されている。なお、垂直方向に複数のフォトダイオードが配列されていてもよいが、この場合においても、従来よりも飽和信号電荷量を大きくする観点から、フォトダイオードの受光面積は、各画素の面積よりも大きいことが好ましい。また、チップの小型化のため、垂直方向に配列したフォトダイオードの画素数よりも小さいことが好ましい。
【００２３】
図２（ａ）は図１のＡ−Ａ’線における断面図の一例である。
図２（ａ）に示すように、例えば、酸化シリコン等からなる素子分離絶縁膜１１により画素部Ａｒ１と光電変換部Ａｒ２とが素子分離されており、光電変換部Ａｒ２において素子分離絶縁膜１１が形成されていないｎ型の半導体基板１０の活性領域に、例えば、ｐ型不純物を含有するｐウェル１２が形成され、さらにｎ型不純物を含有するｎ型半導体領域１３が形成されることにより、ｎ型半導体領域１３とｐウェル１２との間でｐｎ接合を形成してなるフォトダイオードＰｄが構成されている。
【００２４】
上記のフォトダイオードＰｄを逆バイアスした状態において、光を受光することにより、光の強度に応じた電荷が発生し、フォトダイオードＰｄにて発生した電荷は、主としてｎ型半導体領域１３に蓄積することとなる。
【００２５】
半導体基板１０の活性領域において、例えばフォトダイオードＰｄのｎ型半導体領域１３と同時に形成されたソース・ドレイン領域１５が形成され、当該ソース・ドレイン領域１５に対してｎ型半導体領域１３側には、ソース・ドレイン領域１５よりも低濃度にｎ型不純物を含有するＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）領域１４が形成されている。
【００２６】
ソース・ドレイン領域１５とｎ型半導体領域１３との間における半導体基板１０上には、酸化シリコン等からなるゲート絶縁膜２１と、例えばポリシリコン等からなるゲート電極２２とが積層形成され、さらにゲート電極２２の側部にサイドウォール絶縁膜２３が形成されることにより、ｎＭＯＳトランジスタからなる読み出し用トランジスタが構成されている。なお、図示しない領域において、画素分離された半導体基板１０には垂直選択回路３や水平選択回路２を構成するトランジスタ等が形成されている。
【００２７】
上記の読み出し用トランジスタのゲート電極２２に電圧を印加してオン状態とすることにより、フォトダイオードＰｄにて発生しｎ型半導体領域１３において蓄積された電荷がソース・ドレイン領域１５に移動し、コンタクトプラグや配線層により外部に信号電荷として読み出されることとなる。
【００２８】
フォトダイオードＰｄおよび読み出し用トランジスタを被覆して、酸化シリコン等の積層膜からなる層間絶縁膜３０が形成されており、当該層間絶縁膜３０には、ソース・ドレイン領域１５に達するタングステン等からなる第１層コンタクトプラグ４１が形成されており、さらに当該第１層コンタクトプラグ４１に接続しアルミニウム等からなる第１層配線５１が形成されている。なお、図示はしないが、その他の素子へ接続が必要な領域においても同様に第１層コンタクトプラグ４１および第１層配線５１が形成されている。
【００２９】
同様にして、上記の第１層配線５１に接続する第２層コンタクトプラグ４２、第２層コンタクトプラグ４２に接続する第２層配線５２、第２層配線５２に接続する第３層コンタクトプラグ４３、第３層コンタクトプラグ４３に接続する第３層配線５３が層間絶縁膜３０に埋め込まれて形成されている。図２（ａ）では、３層配線の例について説明してあるが、この配線層数は幾つであってもよく限定されるものではない。
【００３０】
このようにして、光電変換部Ａｒ２において、半導体基板１０に形成されたフォトダイオードＰｄや読み出し用トランジスタおよびその他のトランジスタの上層には、多層配線が形成されている。
【００３１】
画素部Ａｒ１においては、堆積した酸化シリコン等からなる層間絶縁膜３０が除去されており、底面が平坦化された層間絶縁膜３０上に、下部電極６１、ブリッジ部材６２、光反射膜兼上部電極６３からなるＭＥＭＳ素子が画素数分だけ形成されている。
【００３２】
さらに、光電変換部Ａｒ２の平坦化された層間絶縁膜３０の上面には、下部電極７１、ブリッジ部材７２、光反射膜兼上部電極７３からなるＭＥＭＳ素子がフォトダイオードＰｄの数だけ形成されている。
【００３３】
図２（ｂ）は、各画素を構成するＭＥＭＳ素子の一例を示す拡大断面図である。なお、この構造は、光電変換部Ａｒ２に形成された下部電極７１、ブリッジ部材７２、光反射膜上部電極７３からなるＭＥＭＳ素子においても同様に適用される。
【００３４】
図２（ｂ）に示すように、絶縁性の酸化シリコン等からなる層間絶縁膜３０上に、例えばＩＴＯ（Ｉｎｄｉｕｍ　ｔｉｎ　ｏｘｉｄｅ）等の透明電極やアルミニウム等からなる下部電極６１が形成されている。この下部電極６１は、図１における水平選択線Ｈ１，Ｈ２，Ｈ３となるものである。
【００３５】
下部電極６１上には、下部電極６１上に立脚し、下部電極６１と所定の間隔をおいて対向するように平行に形成された窒化シリコン等からなるブリッジ部材６２が形成されている。ブリッジ部材６２は、光反射膜兼上部電極６３を支持するために設けられている。ブリッジ部材６２を構成する窒化シリコン膜は、その強度、弾性定数などの物性値が、ブリッジ部材の機械的振動に対して適切であるとして選定されている。
【００３６】
ブリッジ部材６２上には、下部電極６１に対向するようにしてアルミニウム等の反射率の高い金属からなる光反射膜兼上部電極６３が形成されている。光反射膜兼上部電極６３は、図１に示す垂直選択線Ｖ１，Ｖ２となるものである。
光反射膜兼上部電極６３として使用するアルミニウムは、比較的容易に成膜できる金属であること、可視光領域での光反射率の波長分散が小さいこと、アルミニウム表面に生成したアルミナ自然酸化膜が保護膜となって反射面を保護すること等の理由から反射膜材料としては好ましい金属膜である。
【００３７】
図２（ｂ）に示すＭＥＭＳ素子では、通常は、光反射膜兼上部電極６３と下部電極６１とは、その間の空隙部によって電気的に絶縁されている。
下部電極６１と、下部電極６１に対向する光反射膜兼上部電極６３との間に微小電圧を印加すると、静電現象によって光反射膜兼上部電極６３が下部電極６１に向かって接近し、また、電圧の印加を停止すると、ブリッジ部材６２の弾性による復元力により離間して元の状態に戻る。
【００３８】
ＭＥＭＳ素子は、下部電極６１に対する光反射膜兼上部電極６３の接近、離間の動作により、光反射膜兼上部電極６３の傾きを変えて、反射する光の進行方向を変える機能を有している。なお、上述したように、以上のＭＥＭＳ素子の説明は、光電変換部Ａｒ２の層間絶縁膜上に形成されている下部電極７１、ブリッジ部材７２、光反射膜兼上部電極７３にも同様に適用される。なお、下部電極７１は、光の反射を防止するため、例えばＩＴＯ膜等の透明電極により形成する。
【００３９】
図３は、画素部Ａｒ１における各画素ごとに配置されたＭＥＭＳ素子の平面図である。
図３に示すように、垂直方向に水平選択線Ｈ１，Ｈ２，Ｈ３となる下部電極６１が延伸して形成されており、水平方向に垂直選択線Ｖ１，Ｖ２となる光反射膜兼上部電極６３が延伸して形成されている。
水平選択線Ｈ１，Ｈ２，Ｈ３と垂直選択線Ｖ１，Ｖ２の交差部分において光反射膜兼上部電極６３が幅広に形成されており各画素Ｐ１１，Ｐ１２，Ｐ１３，Ｐ２１，Ｐ２２，Ｐ２３が形成されている。交差部分において幅広に形成された光反射膜兼上部電極６３は、ブリッジ部材６２によって支持されており、かつ絶縁性のブリッジ部材６２によって、下部電極６１と光反射膜兼上部電極６３との短絡が防止されている。
【００４０】
上記構成の画素部Ａｒ１では、垂直選択回路３により選択されたいずれかの垂直選択線Ｖ１，Ｖ２に正あるいは負の電圧が与えられ、水平選択回路２により選択されたいずれかの水平選択線Ｈ１，Ｈ２，Ｈ３に負あるいは正の電圧が与えられることにより、選択された垂直選択線および水平選択線の交差部分における画素の光反射膜兼上部電極６３のみが静電引力により下部電極６１に対して接近して、当該画素に入射した光のみがその進行方向を変えられることとなる。また、印加電圧に応じて光反射膜兼上部電極６３の傾き度合は連続的に変化する。
【００４１】
図４は、本実施形態に係る撮像装置の動作を説明するための図１のＡ−Ａ’線における模式的な断面図である。
図４に示すように、本実施形態に係る撮像装置を模式的に示すと、画素部Ａｒ１においては、ＭＥＭＳ素子からなる画素Ｐ１２，Ｐ２２が形成されており、当該画素部Ａｒ１とは平面的に異なる領域にフォトダイオードＰｄ２を含む光電変換部Ａｒ２が配置されており、光電変換部Ａｒ２の上方には、各フォトダイオード毎に反射角を制御可能な光反射膜兼上部電極７３を含むＭＥＭＳ素子が形成されていることとなる。
【００４２】
画素部Ａｒ１におけるＭＥＭＳ素子は、電圧が印加されずに下部電極６１と光反射膜兼上部電極６３とが平行状態にある場合においては、各画素の光反射膜兼上部電極６３に上方から入射した光は、光反射膜兼上部電極６３によりそのまま入射方向へと反射される。
【００４３】
そして、図５（ａ）に示すように、上述したように垂直選択線および水平選択線への電圧の印加により画素Ｐ１２が選択されると、当該画素Ｐ１２の光反射膜兼上部電極６３が下部電極６１に接近することにより、光反射膜兼上部電極６３の反射角が変化する。
このとき、光反射膜兼上部電極６３の反射面が光電変換部Ａｒ２の上方にあるＭＥＭＳ素子の光反射膜兼上部電極７３の方向へ向くことにより、画素Ｐ１２へ入射した光は光反射膜兼上部電極６３により反射されて光反射膜兼上部電極７３へ入射し、光反射膜兼上部電極７３によりさらに反射されて、フォトダイオードＰｄ２へ入射する。フォトダイオードＰｄ２により受光された光は、光電変換されて光強度に応じた電荷に変えられて、上述した読み出し用トランジスタにより読み出されることにより、画素Ｐ１２へ入射した光の強度に応じた電気信号が外部に読み出されることとなる。
【００４４】
また、図５（ｂ）に示すように、垂直選択線および水平選択線への電圧の印加により画素Ｐ２２が選択されると、同様にして、画素Ｐ２２における光反射膜兼上部電極６３の反射面が光電変換部Ａｒ２の上方にあるＭＥＭＳ素子の光反射膜兼上部電極７３の方向へ向くことにより、画素Ｐ２２へ入射した光は光反射膜兼上部電極６３により反射されて光反射膜兼上部電極７３へ入射し、光反射膜兼上部電極７３によりさらに反射されて、フォトダイオードＰｄ２へ入射する。フォトダイオードＰｄ２により受光された光は、光電変換されて光強度に応じた電荷に変えられて、上述した読み出し用トランジスタにより読み出されることにより、画素Ｐ２２へ入射した光の強度に応じた電気信号が外部に読み出されることとなる。
【００４５】
このように一方向に並んだ画素Ｐ１１，Ｐ１２に入射した光は、時間的に異なるタイミングで一つのフォトダイオードＰｄにより光電変換されることとなる。このとき、画素の位置に応じて光反射膜兼上部電極７３へ入射させるために必要な角度が異なることから、選択する画素の位置毎に光反射膜兼上部電極６３の傾き度合を変える必要がある。これは、例えば、図１においては、垂直選択回路によるＶ１，Ｖ２に印加する電圧を変えればよい。
【００４６】
また、画素の位置に応じて光反射膜兼上部電極７３に入射してくる光の角度が異なることから、選択された画素の位置に応じて光反射膜兼上部電極７３の傾き度合を変化させて、フォトダイオードＰｄに適切に入射させるようにする。
これは、垂直選択線の選択および水平選択線の選択に同期させて、下部電極７１と光反射膜兼上部電極７３にそれぞれ電圧を印加して、選択される画素位置に応じた適切な光反射膜兼上部電極７３の傾き度合となるように制御すればよい。
【００４７】
上記の本実施形態に係る撮像装置では、ＭＥＭＳ素子により形成され光の位置情報のみを検出する画素部Ａｒ１と、光を光電変換して電気信号に変える光電変換部Ａｒ２とを平面的に異なる領域に形成し、画素部Ａｒ１に入射した光のうち、選択された画素のみに入射した光を光電変換部Ａｒ２により光電変換して電気信号として読み出すことにより、入射した光の位置情報と入射光量を検出することとしている。
【００４８】
従って、チップの小型化および解像度の向上を図るために画素の面積の縮小化および多画素化した場合においても、画素面積の縮小化の影響を受けずに光電変換部Ａｒ２を設計でき、すなわち、各画素毎にフォトダイオードを配置していたよりも、大きい面積のフォトダイオードを形成することができる。これにより、読み出し一回分の光電変換で蓄積できる飽和電荷量を増大させることができ、光強度に対応する電気信号のＳ／Ｎを劣化させることなく、高画質の撮影が可能となる。
【００４９】
また、複数の画素に入射した光を時間的に異なるタイミングで一つのフォトダイオードでそれぞれ光電変換することにより、フォトダイオードを複数の画素で共有することができ、フォトダイオードの数を画素数よりも減らすことができることから、チップ面積の増大にも影響はない。
このように、フォトダイオードを複数の画素で共有することにより、フォトダイオードが持つノイズ成分も複数の画素で共通となり、ノイズ成分の分離が容易になる。
【００５０】
次に、上記構造の本実施形態に係る撮像装置の製造方法の一例について図面を参照して説明する。
【００５１】
まず、図６（ａ）に示すように、半導体基板１０の光電変換部Ａｒ２にフォトダイオードや読み出し用トランジスタ等を形成する。これは、一般的なＣＭＯＳイメージセンサの形成と同様に、ＣＭＯＳ技術を用いて形成することができる。例えば、ｎ型のシリコン等からなる半導体基板１０に選択酸化により素子分離絶縁膜１１を形成し、ｐ型不純物をイオン注入してｐウェル１２を形成し、活性領域の半導体基板１０上に熱酸化によりゲート絶縁膜２１を形成し、さらに、多結晶シリコン膜等を成膜し、これをドライエッチングによりパターニングして読み出し用トランジスタのゲート電極２２を形成する。
ゲート電極２２を形成した後、ｎ型不純物をイオン注入してＬＤＤ領域１４を形成し、酸化シリコン等の絶縁膜を堆積させて異方性エッチングを施すことにより、ゲート電極２２の側部にサイドウォール絶縁膜２３を形成する。
続いて、ゲート電極２２およびサイドウォール絶縁膜２３をマスクにｎ型不純物をＬＤＤ領域１４よりも高濃度にイオン注入して、ｎ型半導体領域１３およびソース・ドレイン領域１５を形成する。
以上のようにして、ｎ型半導体領域１３とｐウェル１２とからなるフォトダイオードＰｄと、読み出し用トランジスタ等が形成される。
なお、図示する例では、画素部Ａｒ１および光電変換部Ａｒ２の製法のみ示したが、形成する素子はこれに限定されず、同時に水平選択回路２や垂直選択回路３を構成する素子を形成し、さらに例えば、必要な抵抗素子や容量素子を同時に形成してもよい。また、信号処理のためのアナログ回路、デジタル回路、メモリ等も同時に形成してもよい。これらはいずれも従来のＭＯＳロジックプロセスにより可能である。
【００５２】
次に、図６（ｂ）に示すように、半導体基板１０の全面を被覆して、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により、酸化シリコンを堆積させて層間絶縁膜３０となる絶縁膜を形成し、ソース・ドレイン領域１５に達するコンタクトホールを形成し、タングステン等を埋め込むことにより第１層コンタクトプラグ４１を形成し、当該第１層コンタクトプラグ４１に接続するアルミニウムを配線パターンにエッチング加工して、第１層配線５１を形成する。なおこのとき、図示する以外にも、他の領域において半導体基板１０に形成された素子に接続する第１層コンタクトプラグや第１層配線を形成する。
【００５３】
続いて、同様に絶縁膜の堆積工程、コンタクトホール形成工程、コンタクトプラグ形成工程、配線形成工程を繰り返すことにより、光電変換部Ａｒ２の層間絶縁膜３０内に、第２層コンタクトプラグ４２、第２層配線５２、第３層コンタクトプラグ４３、第３層配線５３を形成する。なお、図６（ｂ）では、３層配線の場合を表しているが、同様の工程を繰り返すことによりさらなる多層配線構造を形成してもよい。
【００５４】
次に、図７に示すように、画素部Ａｒ１のみに開口するレジストマスクをフォトリソグラフィー技術により形成し、当該レジストマスクをマスクとして、異方性エッチングを行なうことにより、画素部Ａｒ１にＭＥＭＳ形成のための開口部Ｃを形成する。
【００５５】
次に、画素部Ａｒ１における層間絶縁膜３０上および光電変換部Ａｒ２における層間絶縁膜３０上へのＭＥＭＳ作製工程に移る。
図８は、このＭＥＭＳ作製工程の一例を示す工程断面図である。
【００５６】
まず、図８（ａ）に示すように、層間絶縁膜３０上に、タングステンやアルミニウムやＩＴＯ膜等からなる金属膜を成膜し、エッチングによりパターニングして下部電極６１を形成する。なお、下部電極６１と光電変換部Ａｒ２の下部電極７１とを同時作製する場合には、ＩＴＯ膜等の透明電極材料により形成する。
【００５７】
次に、図８（ｂ）に示すように、下部電極６１を被覆して層間絶縁膜３０の全面に、アモルファスシリコン膜またはポリシリコン膜を成膜して、パターニングすることにより、下部電極６１上に犠牲層６４を形成する。犠牲層６４は、次のブリッジ部材６２を形成するための支持層として機能し、後述するように、最終的には除去される。そのため、犠牲層６４は、下部電極６１を構成する金属膜およびブリッジ部材６２を構成する窒化シリコン等の絶縁膜、および光反射膜兼上部電極６３を構成する金属膜に対して大きなエッチング選択比を有する、例えばアモルファスシリコン膜やポリシリコン膜等により形成する。
【００５８】
次に、図８（ｃ）に示すように、犠牲層６４を被覆して層間絶縁膜３０の全面に例えば窒化シリコン膜等の絶縁膜を成膜し、パターニングすることにより、犠牲層６４に接して、層間絶縁膜３０上に立脚するブリッジ部材６２を形成する。
【００５９】
次に、図８（ｄ）に示すように、ブリッジ部材６２を被覆して層間絶縁膜３０の全面に例えばアルミニウム等の金属を成膜して、パターニングすることにより、ブリッジ部材６２上および層間絶縁膜３０上に光反射膜兼上部電極６３を形成する。
【００６０】
最後に、アモルファスシリコン膜またはポリシリコン膜等からなる犠牲層６４を例えばＸｅＦ２ガスを用いたドライエッチングにより除去して、図２（ｂ）に示すＭＥＭＳ素子を形成する。
なお、光電変換部Ａｒ２の層間絶縁膜３０上に存在するＭＥＭＳ素子は上記の画素部Ａｒ１のＭＥＭＳ素子と同時形成してもよく、また、別工程で同様にして作製してもよい。
以上により、図２（ａ）に示す撮像装置が製造される。
【００６１】
本発明の撮像装置は、上記の実施形態の説明に限定されない。
画素部Ａｒ１と光電変換部Ａｒ２とを平面的に異なる領域に形成し、画素部Ａｒ１において選択された画素に入射した光のみを光電変換部Ａｒ２に入射するように光の進行方向を変えるという点以外においては、特に限定はない。
【００６２】
例えば、画素部Ａｒ１および光電変換部Ａｒ２に配置されるＭＥＭＳ素子の材料については特に限定はなく、また、その構造についても特に限定はない。すなわち、近年、光の反射機能を有する様々なＭＥＭＳ素子の構造が開発されていることから、同様の機能を有するＭＥＭＳ素子を適用することもできる。
【００６３】
また、本実施形態においては、光電変換部Ａｒ２に設けられたフォトダイオードＰｄに蓄積された電荷の読み出しをＣＭＯＳと同様にして、読み出し用トランジスタを設けて読み出す例について説明したが、読み出しゲートを設けてＣＣＤにより出力部にまで転送する構成を採用してもよい。
さらに、本実施形態に係る撮像装置の製法の一例について説明したが、製法に特に限定はなく、上述した製法以外の製法で作製することもできる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００６４】
【発明の効果】
本発明によれば、Ｓ／Ｎ比を劣化させることなく、画素数の増大や装置の小型化を図ることができる。
【図面の簡単な説明】
【図１】本実施形態に係る撮像装置の概略構成図である。
【図２】図２（ａ）は図１のＡ−Ａ’線における断面図の一例であり、図２（ｂ）は、各画素を構成するＭＥＭＳ素子の一例を示す拡大断面図である。
【図３】画素部における各画素ごとに配置されたＭＥＭＳ素子の平面図である。
【図４】本実施形態に係る撮像装置の動作を説明するための図１に示すＡ−Ａ’線における模式的な断面図である。
【図５】本実施形態に係る撮像装置の動作を説明するための図１に示すＡ−Ａ’線における模式的な断面図である。
【図６】本実施形態に係る撮像装置の製造における工程断面図である。
【図７】本実施形態に係る撮像装置の製造における工程断面図である。
【図８】本実施形態に係る撮像装置の製造におけるＭＥＭＳ素子の作製の工程断面図である。
【符号の説明】
２…水平選択回路、３…垂直選択回路、１０…半導体基板、１１…素子分離絶縁膜、１２…ｐウェル、１３…ｎ型半導体領域、１４…ＬＤＤ領域、１５…ソース・ドレイン領域、２１…ゲート絶縁膜、２２…ゲート電極、２３…サイドウォール絶縁膜、３０…層間絶縁膜、４１…第１層コンタクトプラグ、４２…第２層コンタクトプラグ、４３…第３層コンタクトプラグ、５１…第１層配線、５２…第２層配線、５３…第２層配線、６１…下部電極、６２…ブリッジ部材、６３…光反射膜兼上部電極、７１…下部電極、７２…ブリッジ部材、７３…光反射膜兼上部電極、Ａｒ１…画素部、Ａｒ２…光電変換部、Ｈ１，Ｈ２，Ｈ３…水平選択線、Ｖ１，Ｖ２…垂直選択線、Ｐ１１，Ｐ１２，Ｐ１３，Ｐ２１，Ｐ２２，Ｐ２３…画素、Ｐｄ１，Ｐｄ２，Ｐｄ３…フォトダイオード。
【図１】
2004014551.tif 000003
【図２】
2004014551.tif 000004
【図３】
2004014551.tif 000005
【図４】
2004014551.tif 000006
【図５】
2004014551.tif 000007
【図６】
2004014551.tif 000008
【図７】
2004014551.tif 000009
【図８】
2004014551.tif 000010