(57)【要約】　　　（修正有）【課題】低温プロセスによって良好なトランジスタ特性を有する薄膜半導体装置の製造方法を提供する。【解決手段】絶縁性基板の上に非晶質半導体膜堆積後、この非晶質半導体膜が形成された基板を弱酸化性雰囲気下において熱処理を施すことにより結晶性半導体膜とする。弱酸化性雰囲気は酸素により作り出し、その酸素分圧を５ｍｔｏｒｒから５０ｔｏｒｒの範囲とする。【効果】低温工程で良好なトランジスタ特性を有するＴＦＴを、簡単な方法で大面積に均一に製造することが出来る。【選択図】　図１
2004006830.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも表面が絶縁性物質で有る基板上に結晶性半導体膜を形成する半導体膜形成方法であって、
前記基板上に非晶質半導体膜を形成する第一の工程と、
前記非晶質半導体膜が形成された基板を弱酸化性雰囲気下において熱処理することにより前記非晶質半導体膜を結晶化して前記結晶性半導体膜とする第二の工程と、
を含む事を特徴とする半導体膜形成方法。
【請求項２】
請求項１に記載の半導体膜形成方法において、
前記弱酸化性雰囲気は酸素に依り作り出され、前記弱酸化性雰囲気における酸素分圧は５　ｍｔｏｒｒから５０　ｔｏｒｒの範囲である事を特徴とする半導体膜形成方法。
【請求項３】
請求項１に記載の半導体膜形成方法において、
前記第二の工程において笑気ガス、水、または二酸化炭素を用い、前記弱酸化性雰囲気における酸素分圧は１　ｍｔｏｒｒから１０　ｔｏｒｒの範囲である事を特徴とする半導体膜形成方法。
【請求項４】
請求項１乃至３のいずれかに記載の半導体膜形成方法において、
前記結晶性半導体膜を構成する元素にシリコンを含む事を特徴とする半導体膜形成方法。
【請求項５】
請求項１乃至４のいずれかに記載の半導体膜形成方法を用いて製造された事を特徴とする半導体装置。
【請求項６】
絶縁性物質上に非晶質半導体膜を形成する第一の工程と、
前記非晶質半導体膜が形成された基板を弱酸化性雰囲気下において熱処理することにより、前記非晶質半導体膜を結晶化して結晶性半導体膜を形成する第二の工程と、
を含む事を特徴とする半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法において、
前記弱酸化性雰囲気は酸素に依り作り出され、前記弱酸化性雰囲気における酸素分圧は５　ｍｔｏｒｒから５０　ｔｏｒｒの範囲である事を特徴とする半導体膜形成方法。
【請求項８】
請求項６に記載の半導体装置の製造方法において、
前記第二の工程において笑気ガス、水、または二酸化炭素を用い、前記弱酸化性雰囲気における酸素分圧は１　ｍｔｏｒｒから１０　ｔｏｒｒの範囲である事を特徴とする半導体膜形成方法。
【請求項９】
請求項６乃至８のいずれかに記載の半導体装置の製造方法において、
前記結晶性半導体膜を構成する元素にシリコンを含む事を特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明はアクティブマトリックス液晶ディスプレイ等に応用される薄膜トランジスタや三次元ＬＳＩデバイスなどで使用されている絶縁性物質上に形成される半導体膜の形成方法、或いは薄膜半導体装置の製造方法に関するもので有り、詳しくは製造工程の最高温度が６００℃程度以下の低温プロセスで形成する薄膜半導体装置の製造方法に関する。
【０００２】
又、本発明は非酸化性雰囲気下にて行われる基板熱処理方法及び化学気相堆積法に関する。
【０００３】
【従来の技術】
近年、液晶ディスプレイの大画面化、高解像度化に伴い、その駆動方式は単純マトリックス方式からアクティブマトリックス方式へ移行し、大容量の情報を表示出来るように成りつつ有る。アクティブマトリックス方式は数十万を越える画素を有する液晶ディスプレイが可能で有り、各画素毎にスイッチングトランジスタを形成するもので有る。各種液晶ディスプレイの基板としては、透過型ディスプレイを可能ならしめる溶融石英板やガラスなどの透明絶縁基板が使用されている。
【０００４】
しかしながら、表示画面の拡大化や低価格化を進める場合には絶縁基板として安価な通常ガラスを使用するのが必要不可欠で有る。従って、この経済性を維持して尚、アクティブマトリックス方式の液晶ディスプレイを動作させる薄膜トランジスタを安価なガラス基板上に安定した性能で容易に形成する事が可能な技術が望まれていた。
【０００５】
薄膜トランジスタのチャンネル部半導体膜としては、通常非晶質シリコンや多結晶シリコンが用いられているが、駆動回路迄一体化して薄膜トランジスタで形成しようとする場合には動作速度の速い多結晶シリコンが有利である。
【０００６】
従来この様な薄膜トランジスタやそれらに用いられる半導体膜を安価なガラスを基板として使用し得る低温プロセスで作成する場合、非晶質半導体膜形成後窒素雰囲気下にて６００℃で８時間から２４時間程度以上の時間熱処理を施していた。（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３０，Ｐ３７２４，１９９１やＩＥＥＥ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖ．Ｌｅｔｔ．１２，Ｐ５８４，１９９１，　Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．１３６，Ｐ１１６９，１９８９など。）或いは半導体膜形成後レ−ザ−照射を施していた。（Ｅｘｔ．Ａｂｓ．Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｄｅｖｉｃｅｓ　ａｎｄ　Ｍａｔｅｒｉａｌｓ　１９９１　Ｐ．６３８やＪａｐ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３０，３７００（１９９１）など。）又、従来非酸化性雰囲気下にて基板を熱処理したり、或いは化学気相堆積する際は基板挿入の為にロードロック室を設けて炉内に混入する空気等の不純物気体量を少なくしていた。
【０００７】
【発明が解決しようとする課題】
しかしながら、先に述べた従来の方法に於いては、以下の如き問題が指摘されている。まずレ−ザ−照射による薄膜半導体装置の作成に関しては装置が窮めて高価で非実用的で有る事に加え、レーザーショット毎の変動が大きく、大面積に均一に薄膜半導体装置を作成し得ない。又基板加熱をし、一枚一枚レ−ザ−照射する等の生産性の悪さも指摘されている。一方熱処理を施す方法では次の様な問題が指摘されている。即ち、熱処理に依り結晶化された多結晶半導体膜（以後これを固相成長膜、或いはＳＰＣ膜と略記する。）はその結晶粒内部におびただしき数の欠陥が存在している為、そのままでは半導体膜品質が悪く使用し得ない。例えばＳＰＣ膜を薄膜トランジスタの能動層半導体膜として用いる場合、ゲート絶縁膜の形成を電子サイクロトロン共鳴プラズマＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ）法にて作成するか、又は他の方法でゲート絶縁膜を形成して薄膜トランジスタを完成させた後に水素プラズマ照射等の水素化処理を施さねばならなかった。しかるにＥＣＲ−ＰＥＣＶＤ装置は非常に高価で有る上、定期的に分解して反応炉内の清掃を行わなければならず、薄膜トランジスタを用いた液晶ディスプレイやＬＳＩ装置の製品価格の高騰を招いたり、生産性の低下をもたらしていた。又、他の方法でゲート絶縁膜を形成し、最後に水素化処理を施す製法は工程が煩雑と化し、しかも水素化処理条件の調整が困難で、数十万個に及ぶ薄膜トランジスタの性能を均一に整えるのが非常に難しいとの問題が有る。
【０００８】
したがってＥＣＲ−ＰＥＣＶＤ装置を使用せず、しかも水素化処理も施さない簡単な製造方法で高品質な半導体膜を形成する方法、或いは薄膜半導体装置を製造する方法が求められていた。更に駆動回路まで一体化して薄膜トランジスタで形成する場合、高解像度化に伴う画素数の増加は駆動回路の高速動作を要求している。或いは液晶ディスプレイの消費電力を下げたり、液晶ディスプレイの外部回路等を廉価な汎用ＩＣで構成する為に、駆動回路の電源電圧を下げる事が求められている。これらの課題はより低い電圧でより高いオン電流を有する薄膜トランジスタに依り解決される。即ち、従来よりも少しでも優れた薄膜トランジスタが常に求められている訳である。
【０００９】
本発明は上記の事情に鑑みてなされた物でその目的とするところは、結晶性半導体膜の形成、及び良好な特性を有する薄膜半導体装置を大面積に均一にしかも簡便に製造する方法を提供する事にある。或いは本発明はオン状態の電圧が同じ場合により高いオン電流を有する薄膜半導体装置を大面積に均一に製造する方法を提供する事にある。
【００１０】
又、従来は熱処理炉や反応炉にロードロック室を設けて真空引きを行った後基板挿入していた為、熱処理炉や反応炉が大きくなったり価格高騰する上、１バッチごと真空引きするとの煩雑な工程を要していた。
【００１１】
本発明は上記の事情に鑑みてなされた物でその目的とするところは、不純物気体の混入が無く簡単な熱処理方法や化学気相堆積方法を提供する事に有る。
【００１２】
【課題を解決するための手段】
本発明の第１の半導体膜形成方法は、少なくとも表面が絶縁性物質で有る基板上に結晶性半導体膜を形成する半導体膜形成方法であって、前記基板上に非晶質半導体膜を形成する第一の工程と、前記非晶質半導体膜が形成された基板を弱酸化性雰囲気下において熱処理することにより前記非晶質半導体膜を結晶化して前記結晶性半導体膜とする第二の工程と、を含む事を特徴とする。
上記の半導体膜形成方法において、前記弱酸化性雰囲気は酸素に依り作り出すことができる。その場合、前記弱酸化性雰囲気における酸素分圧は５　ｍｔｏｒｒから５０　ｔｏｒｒの範囲である事が好ましい。
上記の半導体膜形成方法において、前記第二の工程において笑気ガス、水、または二酸化炭素を用い、前記弱酸化性雰囲気における酸素分圧は１　ｍｔｏｒｒから１０　ｔｏｒｒの範囲であるようにしてもよい。
本発明の第１の半導体装置の製造方法は、絶縁性物質上に非晶質半導体膜を形成する第一の工程と、　前記非晶質半導体膜が形成された基板を弱酸化性雰囲気下において熱処理することにより、前記非晶質半導体膜を結晶化して結晶性半導体膜を形成する第二の工程と、を含む事を特徴とする。
上記の半導体装置の製造方法において、前記弱酸化性雰囲気は酸素に依り作り出され、前記弱酸化性雰囲気における酸素分圧は５　ｍｔｏｒｒから５０　ｔｏｒｒの範囲である事が好ましい。
上記の半導体装置の製造方法において、前記第二の工程において笑気ガス、水、または二酸化炭素を用い、前記弱酸化性雰囲気における酸素分圧は１　ｍｔｏｒｒから１０　ｔｏｒｒの範囲であるようにしてもよい。
【００１３】
本発明の第２の半導体膜形成方法は、少なくとも表面が絶縁性物質で有る基板上に結晶性半導体膜を形成する半導体膜形成方法であって、前記基板上に非晶質半導体膜を形成する第一の工程と、前記非晶質半導体膜が形成された基板を不活性雰囲気下にて熱処理し、連続して酸化性雰囲気下において熱処理することにより、前記非晶質半導体膜を結晶化して前記結晶性半導体膜とする第二の工程と、を含む事を特徴とする。
【００１４】
本発明の第３の半導体膜形成方法は、少なくとも表面が絶縁性物質で有る基板上に結晶性半導体膜を形成する半導体膜形成方法であって、前記絶縁性物質上に非晶質半導体膜を形成する第一の工程と、前記非晶質半導体膜が形成された基板を還元性雰囲気下にて熱処理した後、連続して酸化性雰囲気下において熱処理することにより、前記非晶質半導体膜を結晶化して前記結晶性半導体膜とする第二の工程と、を含む事を特徴とする。
上記の第３の半導体膜形成方法において、前記還元性雰囲気は水素に依り作り出され、前記還元性雰囲気における水素分圧は０．１　ｍｔｏｒｒから１０気圧の範囲である事が好ましく、前記酸化性雰囲気は酸素に依り作り出され、前記酸化性雰囲気における酸素分圧は０．１気圧から１０気圧の範囲である事が好ましい。
【００１５】
上記の半導体膜形成方法において、前記結晶性半導体膜を構成する元素にシリコンを含んでいる事が好ましい。
【００１６】
本発明の第４の半導体膜形成方法は、少なくとも表面が絶縁性物質で有る基板上にシリコン膜を形成する半導体膜形成方法であって、前記絶縁性物質上に非晶質シリコン膜を形成する第一の工程と、前記非晶質シリコン膜が形成された基板を不活性雰囲気下にて熱処理した後、連続して酸化性雰囲気下にて熱処理する第二の工程と、を含む事を特徴とする。
本発明の第５の半導体膜形成方法は、少なくとも表面が絶縁性物質で有る基板上にシリコン膜を形成する半導体膜形成方法であって、前記絶縁性物質上に非晶質シリコン膜を形成する第一の工程と、前記非晶質シリコン膜が形成された基板を還元性雰囲気下にて熱処理した後、連続して酸化性雰囲気下にて熱処理する第二の工程と、　を含む事を特徴とする。
本発明の半導体装置は、上記の半導体膜形成方法を用いて製造された事を特徴とする。
【００１７】
本発明の第２の半導体装置の製造方法は、絶縁性物質上に非晶質半導体膜を形成する第一の工程と、　前記非晶質半導体膜が形成された基板を不活性雰囲気下にて熱処理した後、連続して酸化性雰囲気下において熱処理することにより、前記非晶質半導体膜を結晶化して結晶性半導体膜を形成する第二の工程と、
を含む事を特徴とする半導体装置の製造方法。
本発明の第３の半導体装置の製造方法は、絶縁性物質上に非晶質半導体膜を形成する第一の工程と、　前記非晶質半導体膜が形成された基板を還元性雰囲気下にて熱処理した後、連続して酸化性雰囲気下において熱処理することにより、前記非晶質半導体膜を結晶化して結晶性半導体膜を形成する第二の工程と、を含む事を特徴とする。
【００１８】
上記の半導体装置の製造方法において、前記結晶性半導体膜をパターニングする第三の工程をさらに行うようにしてもよい。
上記の半導体装置の製造方法において、前記結晶性半導体膜を構成する元素にシリコンを含む事が好ましい。
【００１９】
本発明の第４の半導体装置の製造方法は、絶縁性物質上に非晶質シリコン膜を形成する第一の工程と、　前記非晶質シリコン膜が形成された基板を不活性雰囲気下にて熱処理した後、連続して酸化性雰囲気下において熱処理する第二の工程と、を含む事を特徴とする。
本発明の第５の半導体装置の製造方法は、絶縁性物質上に非晶質シリコン膜を形成する第一の工程と、　前記非晶質シリコン膜が形成された基板を還元性雰囲気下にて熱処理した後、連続して酸化性雰囲気下において熱処理する第二の工程と、を含む事を特徴とする。
本発明の第６の半導体装置の製造方法は、絶縁性物質上に非晶質シリコン膜を堆積する第一の工程と、　前記非晶質シリコン膜を島状にパターニング加工した後、酸化膜を堆積する第二の工程と、続いて酸化性雰囲気下において熱処理する第三の工程と、を含む事を特徴とする。
本発明の第７の半導体装置の製造方法は、絶縁性物質上に非晶質シリコン膜を堆積する第一の工程と、
前記非晶質シリコン膜を島状にパターニング加工した後、窒化膜を堆積する第二の工程と、前記非晶質シリコン膜と前記窒化膜の界面に酸素イオンを打ち込む第三の工程と、続いて熱処理を施す第四の工程と、を含む事を特徴とする。
【００２０】
本発明の第８の半導体装置の製造方法は、絶縁性物質上に非晶質半導体膜を堆積する第一の工程と、　前記非晶質半導体膜を島状にパターニング加工した後、酸化膜を堆積する第二の工程と、続いて酸化性雰囲気下において熱処理することにより前記非晶質半導体膜を結晶化する第三の工程と、を含む事を特徴とする。上記の半導体装置の製造方法において、前記半導体膜を構成する元素にシリコンが含まれており、且つ前記酸化膜に酸化珪素が含まれている事が好ましい。
【００２１】
本発明の第９の半導体装置の製造方法は、絶縁性物質上に非晶質半導体膜を堆積する第一の工程と、　前記非晶質半導体膜を島状にパターニング加工した後、酸化膜を堆積する第二の工程と、続いて窒化膜を堆積する第三の工程と、前記酸化膜中に酸素イオンを打ち込む第四の工程と、　続いて熱処理することにより前記非晶質半導体膜を結晶化する第五の工程と、を含む事を特徴とする。
本発明の第１０の半導体装置の製造方法は、絶縁性物質上に非晶質半導体膜を堆積する第一の工程と、　前記非晶質半導体膜を島状にパターニング加工した後、窒化膜を堆積する第二の工程と、前記非晶質半導体膜と前記窒化膜の界面に酸素イオンを打ち込む第三の工程と、続いて熱処理を施すことにより前記非晶質半導体膜を結晶化する第四の工程と、含む事を特徴とする。
上記半導体装置の製造方法において、前記半導体膜を構成する元素にシリコンが含まれており、且つ前記窒化膜が窒化珪素膜である事が好ましい。
【００２２】
本発明の第１１の半導体装置の製造方法は、絶縁性物質上に非晶質シリコン膜を堆積する第一の工程と、前記非晶質シリコン膜を島状にパターニング加工した後、酸化膜を堆積する第二の工程と、続いて窒化膜を堆積する第三の工程と、前記酸化膜中に酸素イオンを打ち込む第四の工程と、続いて熱処理する第五の工程と、を含む事を特徴とする。
【００２３】
［実施例］
（実施例１）
以下本発明の実施例を詳述するが、本発明が以下の実施例に限定されるものでは無い。
【００２４】
図２ａ〜ｄは本実施例１に於ける自己整合型スタガード構造のＭＩＳ型電界効果トランジスタを構成するシリコン薄膜半導体装置の製造工程を断面で示した図で有る。
【００２５】
本実施例１では、下地基板２０１として２３５ｍｍ□の溶融石英ガラスを用いたが、６００℃の工程最高温度に耐え得る基板又は下地物質で有るならば、その種類や大きさは無論問われない。例えば通常ガラス基板の他にシリコンウェハーなどの半導体基板及びそれらを加工したＬＳＩ、三次元ＬＳＩや、或いはシリコン・カーバイト、アルミナ、窒化アルミニウムなどのセラミックス基板なども下地基板として可能で有る。
【００２６】
まずアセトン又はメチル・エチル・ケトン，メチル・イソ・ブチル・ケトンやシクロヘキサノンなどの有機溶剤中に下地基板２０１を浸し、超音波洗浄を行う。洗浄後窒素中又は減圧下にて乾燥を施し、更にエタノールによる超音波洗浄を行った後窒素バブリングされている純水にて水洗を施す。次に下地基板２０１を沸騰している濃度６０％の硝酸中に５分間浸し、更に窒素バブリングされている純水中で洗浄した。基板として金属など酸に依り腐食されたり、変質して仕舞う物質を用いる場合、この硝酸に依る洗浄は必要とされない。又この強酸に依る洗浄では酸として硝酸の他に硫酸なども可能で有る。
【００２７】
こうして洗浄された石英基板上に常圧気相化学堆積法（ＡＰＣＶＤ法）で下地保護膜となる二酸化硅素膜（ＳｉＯ２膜）２０２を２０００Å堆積した。この下地ＳｉＯ２膜２０２は前述の如き種々多様な物質を基板として用いる際、後に堆積される半導体膜の膜質、及びそれを用いて構成される薄膜トランジスタの性能を安定化する為に必要で有る。と同時に、例えば基板２０１として通常ガラスを用いた場合、ガラス中に含まれているナトリウムなどの可動イオンが、又基板２０１として各種セラミック板を用いた際には基板中に添加されている焼結助材原料などがトランジスタ部に拡散混入するのを防ぐ役割をも演じている。又金属板を基板２０１として用いる場合は、絶縁性を確保する為に下地ＳｉＯ２は必要不可欠で有る。又、三次元ＬＳＩ素子では、トランジスタ間や配線間の層間絶縁膜に相当している。下地ＳｉＯ２膜２０２堆積時の基板温度は３００℃で、窒素に依り２０％に希釈されたシラン６００ＳＣＣＭを８４０ＳＣＣＭの酸素と共にＡＰＣＶＤ法で堆積した。この時のＳｉＯ２膜の堆積速度は３．９Å／ｓｅｃで有った。
【００２８】
次に減圧ＣＶＤ法でいずれ能動層となる非晶質半導体膜を堆積した。本実施例１では半導体膜としてシリコンを用いたが、シリコン・ゲルマニウムやガリウム・ヒ素、シリコン・カーバイト、ダイヤモンド等他の半導体も可能で有る。
【００２９】
半導体膜堆積に用いた減圧ＣＶＤ反応炉の容積は１８４．５ｌで、基板は反応炉中央付近に水平に置かれる。原料ガス及びヘリウム・窒素・アルゴン・水素等の希釈ガスは必要に応じて反応炉下部より炉内に導入され、反応炉上部から排気される。石英ガラスで作られた反応炉の外側には３ゾーンに分かれたヒーターが設置されて居り、それらを独立に調整する事で反応炉内中央部付近に所望の温度で均熱帯を形成する。この均熱帯は約３５０ｍｍの高さで広がり、その範囲内での温度のずれは、例えば６００℃に設定した時０．２℃以内である。従って挿入基板間の間隔を１０ｍｍとすれば１バッチで３５枚の基板の処理が可能で有る。本実施例１では２０ｍｍ間隔で１７枚の基板を均熱帯内に設置した。
【００３０】
排気はロータリーポンプとメカニカル・ブースターポンプを直結して行い、反応炉内の圧力は測定値がガスの種類に依存しない隔膜式圧力計（ＭＫＳ社バラトロン・マノメーター）に依り測定した。反応炉を５５０℃に保って、ガス導入用のバルブを閉じて両ポンプにて真空引きを行った場合、反応炉内圧は０ｍｔｏｒｒで有る為、背景真空度は悪くとも１０−４ｔｏｒｒ程度以下で有る。
【００３１】
半導体膜を堆積すべき基板は、表側を下向きとして減圧ＣＶＤ炉内に挿入された。挿入時の反応炉内温度は３９５℃から４００℃程度で有った。基板挿入時に反応炉内には上部より純度が９９・９９９９％以上のヘリウムと水素の混合気体が３０ＳＬＭ導入され、これらの混合気体は反応炉下部に設けられた基板挿入口より排出されて居る。基板挿入口の直径は５４０ｍｍでその断面積は２２９０ｃｍ２で有る。混合気体が４００℃に熱せられていると、基板挿入口からの混合気体の排出速度は２９．６ｃｍ／ｍｉｎとなる。又、本実施例１の如く２３５ｍｍ□の基板を水平に設置する場合、基板面積は５５２ｃｍ２で有るから基板が基板挿入口より反応炉内に入っていく時に基板挿入口と基板の隙間から排出される混合気体の排出速度は３９．０ｃｍ／ｍｉｎで有る。本実施例１では１０ｃｍ／ｍｉｎの上昇速度で基板を反応炉に挿入したが、混合気体の排出速度の方が速い為、基板挿入に伴う空気等の反応室への混入を防ぐ事が出来る。又、混合気体の密度は空気密度よりも小さく、しかも熱せられているので重い空気がこれらの軽い気体を押し退けて下から上へ入る可能性は殆ど無い。本実施例１で反応炉上部より導入した混合気体の濃度はヘリウム９７％に水素３％で有った。水素の爆発下限界は４．０％なので、これ以下の濃度で有れば基板挿入口より室内に排出されても安全で有る。こうした基板挿入方法を用いる事に依り、ロードロック室を用いて１バッチ毎に真空引きを行うといった煩雑な過程を経る事無くして、反応炉内を清浄な非酸化性雰囲気下に保てられるので有る。基板挿入時に空気や水等の不純物気体が反応炉内に流れ込むと、これらは反応炉内壁の半導体層に吸着し、又は半導体元素と反応して反応炉内に残留し、半導体膜堆積の際脱ガスとして現れ、堆積膜の膜品質を低下させる原因となる。従って本発明の基板挿入を用いたＣＶＤ方法では容易に高品質半導体膜が堆積されるので有る。
【００３２】
基板挿入後、真空引き、漏洩検査を施した。漏洩検査では反応炉に通ずる全バルブを閉じて反応炉を完全に孤立させて、反応炉内圧力の変化を調べた。本実施例１では反応炉内温度が４００℃で２分間の完全孤立後、反応炉内圧力は１ｍｔｏｒｒ以下で有った。漏洩検査にて異常が無い事を確認した後、反応炉内温度を挿入温度の４００℃から堆積温度まで昇温する。本実施例１では５５０℃でチャンネル部となる半導体膜を堆積した為、昇温するのに一時間費やした。炉内温度が堆積温度の５５０℃に達するには３５分間程度で済むが、反応炉壁からの脱ガスを充分放出する為にも、最短一時間以上、好ましくは二時間から三時間程度の昇温期間が望ましい。この昇温期間中、二つのポンプは運転状態に有り、少なくとも純度が９９．９９５％以上の不活性又は還元性ガスを流し続ける。これらのガス種は水素・ヘリウム・窒素・ネオン・アルゴン・キセノン・クリプトン等の純ガスの他、これらのガスの混合ガスも可能で有る。本実施例１では純度９９．９９９９％以上のヘリウムを３５０ＳＣＣＭ流し続け、反応炉内圧力は８１±１．２ｍｔｏｒｒで有った。
【００３３】
堆積温度到達後、原料ガスで有る所定量のシラン又はシランと希釈ガスの混合ガスを反応炉内に導入し、非晶質半導体膜を堆積する。希釈ガスとしては、先の昇温期間に流したガスと同種の組み合わせが可能で有るが、望ましくは各ガスの純度はそれぞれが９９．９９９％以上が良い。本実施例１では希釈ガスを用いず、純度９９．９９９％以上のシランを１００ＳＣＣＭ流して非晶質半導体膜を堆積した。堆積時に於ける反応炉内の圧力は反応炉とメカニカル・ブースターポンプの間に設置されたコンダクタンスバルヴの開閉度を調整して４００ｍｔｏｒｒに保った。本実施例１では非晶質半導体膜は２２Å／ｍｉｎの堆積速度で２５０Åの膜厚に堆積した。
【００３４】
本実施例１では非晶質半導体膜の堆積をＬＰＣＶＤ法で行い、原料ガスもモノシランを用いたが、これ以外にもプラズマＣＶＤ法や光ＣＶＤ法、ＡＰＣＶＤ等の各種ＣＶＤ法やスパッター法、蒸着法等各種ＰＶＤ法等で堆積する事も可能で有る。又原料ガスもモノシランに限らず、ジシランやトリシランなどの高次シランやジクロールシラン或いはゲルマンやメタンなども可能で有る。又、無論上記種々のＣＶＤ法と上記種々の原料の組み合わせに依って非晶質半導体膜を堆積する事も可能で有る。
【００３５】
次にこうして得られた基板を１．６７％弗化水素酸水溶液に２０秒間浸して非晶質半導体膜表面から自然酸化膜を取り除いた。その後基板は直ちに弱酸化性雰囲気下に設置され、熱処理を施された。
【００３６】
熱処理炉は縦型炉で通常４００℃に保たれて居り、純度９９．９９９％以上の窒素を３０ＳＬＭと純度９９．９９９％以上の酸素を３００ＳＣＣＭ流し続けて熱処理炉内部を弱酸化性雰囲気としている。従って熱処理炉内の酸素分圧はおよそ０．０１気圧となる。熱処理炉の容積は１８４．５ｌで有る。基板は縦型炉下部より熱処理炉内に挿入されるが、窒素と酸素は熱処理炉上部より炉内に導入され下部の挿入口より流出している。室温と温度平衡に達している基板は弱酸化性雰囲気で４００℃の炉に挿入された。基板挿入後熱処理炉の温度を一時間かけて６００℃まで上げ、その後６００℃にて１５時間維持した。この熱処理に依り非晶質半導体膜は結晶化して多結晶半導体膜へと固体状態を変える。非晶質膜を構成していた半導体元素が多結晶状態へと移動すると原子密度の減少及び空間移動に関する自由度の低さに起因して、出来上がった多結晶粒内部には必然的におびただしき数の欠陥や不対電子が発生する。ところが本発明が示す所に依ると、この様な欠陥及び不対電子は酸素と結合して、終端されるので有る。熱処理時の酸素分圧が高過ぎると、欠陥等を終端すべき酸素原子が半導体膜内部に迄取り込まれて半導体膜品質を劣化させてしまう。同時に非晶質から多結晶へと半導体膜が状態変化を起こす前に非晶質表面に数十Å程度の酸化膜が形成されてしまい、結晶成長が行われて欠陥や不対電子が沢山生じた後では、表面酸化膜の存在に依り欠陥終端する酸素が十分供給されないので有る。反対に熱処理時の酸素分圧が低過ぎるとやはり欠陥終端すべき酸素数が不足し、効果は十分現れない。弱酸化性雰囲気を酸素に依り作り出す場合、酸素分圧は５ｍｔｏｒｒから５０ｔｏｒｒ程度が好ましい。最適酸素分圧は熱処理温度や時間に依っても変化するが、５００℃〜７００℃の処理温度で１００時間以内の処理時間に対しては１０ｍｔｏｒｒから１０ｔｏｒｒ程度がより好ましく、更に好ましくは２０ｍｔｏｒｒから５ｔｏｒｒ程度である。最適分圧は半導体膜材質に依っても決定される。シリコン・ゲルマニウムの様にシリコンに比べて酸化が速い半導体膜材料では最適酸素分圧範囲は低圧側にシフトされる。例えば純粋なゲルマニウム膜では酸素分圧は０．５ｍｔｏｒｒから５ｔｏｒｒ程度が好ましく、より好ましくは１ｍｔｏｒｒから１ｔｏｒｒ、更に好ましくは２ｍｔｏｒｒから５００ｍｔｏｒｒ程度である。この最適酸素分圧はシリコン・ゲルマニウム（ＳｉｘＧｅ１−ｘ）中のシリコン原子の割合（ｘ値）比例して定まる。例えばＳｉ０．５Ｇｅ０．５（ｘ＝０．５）に対しては酸素分圧は２．７５ｍｔｏｒｒから２７．５ｔｏｒｒ程度が好ましく、より好ましくは５．５ｍｔｏｒｒから５．５ｔｏｒｒ、更に好ましくは１１ｍｔｏｒｒから２．７５ｔｏｒｒ程度となる。又、笑気ガス（Ｎ２Ｏ）や水（Ｈ２Ｏ）二酸化炭素（ＣＯ２）を用いる場合は反応が速いので、それらの気体分圧は酸素分圧の値の１／５程度となる。例えば、シリコンに対する酸素分圧が５ｍｔｏｒｒから５０ｔｏｒｒの範囲に相当するそれらの気体分圧はおよそ１ｍｔｏｒｒから１０ｔｏｒｒ程度が好ましい。熱処理温度は５００℃から７００℃程度の間が使用される。結晶成長をゆっくり大きくさせるとの観点からは低温の方が好ましいが、結晶化に長時間費やす。本実施例１の様に６００℃にて熱処理を施す場合は１０時間で結晶化はほぼ完了するが、５５０℃とすると熱処理時間は１００時間以上となり、又７００℃とすると１時間程度で済む。熱処理温度はこうした長短より決められるが、好ましくは５３０℃程度から６７０℃程度、更に好ましくは５５０℃から６５０℃程度、より好ましくは５７０℃程度から６３０℃程度で有る。
【００３７】
こうして得られた半導体膜は、レジストでパターニングされた後、四弗化炭素（ＣＦ４）と酸素（Ｏ２）の混合プラズマに依りエッチングされ、能動層半導体膜２０３を形成した（図２ａ）。本実施例１で形成した半導体膜はＣＦ４とＯ２の比が５０ＳＣＣＭ対１００ＳＣＣＭで有る１５Ｐａの真空プラズマ放電で、その出力が７００Ｗの時のエッチングでは２．０Å／ｓｅｃのエッチング速度を有していた。
【００３８】
次にこの基板を沸騰している濃度６０％の硝酸にて洗浄しＡＰＣＶＤ法にてゲート絶縁膜となるＳｉＯ２膜２０４を１５００Å堆積した（図２ｂ）。ＡＰＣＶＤ法にてゲート絶縁膜を堆積する時の基板温度は３００℃で、窒素に依り２０％に希釈されたシラン３００ＳＣＣＭと３００ＳＣＣＭの酸素を流してＳｉＯ２膜を堆積した。本実施例１ではＡＰＣＶＤ法を用いたが、これ以外にもプラズマＣＶＤ法、光ＣＶＤ法、ＬＰＣＶＤ法等の各種ＣＶＤ法やスパッタ法等のＰＶＤ法も有効で有る。又、原材料もシランに限らずＴＥＯＳ｛Ｓｉ−（ＣＨ３−ＣＨ２−Ｏ−）４｝等の有機シリコン化合物も利用し得る。無論ＥＣＲ−ＰＥＣＶＤ法を用いても良い。
【００３９】
次にタンタルをスパッター法で堆積し、パターニングに依り、ゲート電極２０５を形成した。本実施例１ではゲート電極材料としてタンタルを用いたが、無論これ以外の導電性物質も可能で有るし、又その形成方法もスパッター法に限らず蒸着法やＣＶＤ法なども可能で有る。ゲート電極作成後、ゲート電極をマスクとしてドナー又はアクセプターとなる元素をイオン注入２０６し、ソース・ドレイン領域２０７及びチャンネル領域２０８を作成した（図２Ｃ）。本実施例１ではＮＭＯＳトランジスタ作成を目指し、水素希釈された５％フォスフィンを質量非分離型イオン注入装置にて打ち込んだ。加速電圧は１１０ｋｖで水素原子を含む総イオン打ち込み量は１．０×１０１６ｃｍ−２で有った。続いてＡＰＣＶＤ法で層間絶縁膜２０９となるＳｉＯ２膜を５０００Å堆積した。この堆積は本実施例１で下地ＳｉＯ２膜２０２を堆積した条件と全く同一で唯一堆積時間のみを変えて行った。層間絶縁膜形成後、注入イオンの活性化と層間絶縁膜の焼き締めを兼ねて、窒素中で３００℃１時間の熱処理を施した。熱処理後のソース・ドレイン領域のシート抵抗値は９５％の信頼係数で（９３±２２）ｋΩ／□で有った。本実施例１ではイオン注入を質量非分離型イオン注入装置で行い、３００℃の低温熱処理に依り注入イオンの活性化を行ったが、これに限らず例えば通常の質量分離型イオン注入装置にてイオン注入し、レーザー照射に依り活性化しても良い。その後コンタクトホールを開け、ソース・ドレイン取り出し電極２１０をスパッター法などで形成し、トランジスタが完成する（図２ｄ）。本実施例１ではソース・ドレイン取り出し電極材料としてアルミニウムを用いスパッター法で８０００Åの膜厚に堆積して、ソース・ドレイン取り出し電極を形成した。この時堆積アルミニウム膜のシート抵抗は４２．５±２．０ｍΩ／□で有った。
【００４０】
この様にして試作した薄膜トランジスタ（ＴＦＴ）の特性を温度２５℃で測定した。トランジスタサイズはチャンネル部の長さＬ＝１０μｍ、幅Ｗ＝１０μｍで有った。Ｖｄｓ＝４ｖで得られた結果を図１のＡに示す。ＳＰＣ膜中の欠陥や不対電子が終端された事実を反映して、オフ状態（Ｖｇｓ＜−５ｖ）からオン状態（Ｖｇｓ＞０ｖ）への立ち上がりが急峻となり、最小電流値（Ｖｇｓ＝−４ｖ）も小さい良好な薄膜半導体装置が得られた。又、水素化処理が一切行われていない分だけ工程は簡略化し、しかも大型基板内及び基板間で均質な薄膜半導体装置が製造された。
【００４１】
これに対して従来技術ではその様な良好な薄膜半導体装置を作成し得ない。以下本発明の優位性を明瞭と化す為に従来技術との比較を行う。従来技術と本発明の違いは非晶質半導体膜の熱処理方法で有る。従来技術では非晶質半導体膜形成後、大気圧窒素雰囲気下で熱処理を行っていた。即ち純窒素雰囲気下４００℃の熱処理炉に基板を挿入した後１時間費やして６００℃まで温度を上げ、その後６００℃にて１５時間維持した。従来技術で熱処理を施された基板は以下本実施例１の本発明と同一の工程を経て薄膜トランジスタを完成せられた。こうして従来技術で製造された薄膜半導体装置のトランジスタ特性を図１のｄに示す。この比較例が示す様に従来技術の熱処理で、ゲート絶縁膜をＥＣＲ−ＰＥＣＶＤ法以外の方法（例えばこの比較例が用いたＡＰＣＶＤ法）で形成し、水素化処理を施さないと、オフ電流が高く、スイッチング特性の優れぬ薄膜半導体装置と化してしまう。又、比較例のソース・ドレイン領域のシート抵抗は９５％の信頼係数で（１８２±６２）ｋΩ／□で有った。本発明が従来技術に比してソース・ドレイン領域のシート抵抗を下げる原因も、優良な薄膜半導体装置を製造し得る理由も、本発明に依り半導体膜中の欠陥が補修されたり、不対電子が酸素で終端された為、電子等のキャリアの欠陥及び不対電子等との非弾性散乱が減った事や、結晶粒界及び結晶粒内での捕獲準位数が減ったが故で有る。この様に本発明に依り良質な半導体膜が得られ、これらにドナー又はアクセプターとなる不純物を添加すると低抵抗の電気伝導膜が得られ、又これらを能動層半導体膜として用いると優良な薄膜半導体装置が得られるので有る。
【００４２】
（実施例２）
非晶質半導体膜の結晶化を進める熱処理方法を除いて、その他の工程は総て実施例１に記載した本発明と同一の製造方法で薄膜半導体装置を作成した。本実施例２では減圧下不活性雰囲気にて非晶質半導体膜の結晶化を進めた後、連続して酸化性雰囲気に熱処理炉内環境を変えて良質な結晶性半導体膜を得た。
【００４３】
実施例１に詳述した手法で非晶質半導体膜を堆積された基板は１．６７％弗化水素酸水溶液に２０秒間浸され、非晶質半導体膜表面から自然酸化膜を取り除いた。その後基板は直ちに不活性雰囲気下に設置され、熱処理を施された。
【００４４】
熱処理炉は縦型炉で４００℃に保たれており、純度９９．９９９％以上の窒素２０ＳＬＭと純度９９．９９９９％以上のヘリウム１０ＳＬＭが熱処理炉上部より熱処理炉に導入され、下部基板挿入口より排出されて居る。本実施例２の様に縦型炉で下側より基板挿入する場合、空気よりも軽い不活性気体を上方から下方に流す事に依り、空気や水等の不純物気体の混入を防ぐ事が出来、熱処理炉内を完全な不活性雰囲気に保つ事が出来る。
【００４５】
基板挿入後、真空引きを行い、熱処理炉内に純度９９．９９９％以上の窒素２００ＳＣＣＭと純度９９．９９９％以上のヘリウム１００ＳＣＣＭを流し続け、熱処理炉内の圧力を１０ｔｏｒｒに保った。基板挿入時の酸素等の混入は殆ど無く、常時不活性ガスが流れ続けているので、窒素中の不純物が総て酸素で有ると厳しく仮定しても熱処理炉内の酸素分圧は０．１ｍｔｏｒｒ以下で有る。窒素の純度９９．９９９％以上とは簡易測定の測定限界を示す物で、通常は純度はもっと高い。従って熱処理炉内の酸素分圧はどんなに高くとも０．１ｍｔｏｒｒを超える事は有り得ず、０．０５ｍｔｏｒｒ以下で有る。
【００４６】
熱処理炉内の酸素分圧を０．１ｍｔｏｒｒ以下、好ましくは０．０５ｍｔｏｒｒ以下、より好ましくは０．０１ｍｔｏｒｒ以下にした後、熱酸化炉の温度を１時間掛けて６００℃まで上げ、その後その状態で１２時間維持した。この熱処理に依り非晶質半導体膜は結晶化して多結晶状態へと固体状態を変えるが、半導体原子の移動等に伴う欠陥や不対電子が結晶粒界や膜表面に多数存在して居る。１２時間の熱処理後、６００℃の温度に維持したまま、不活性気体の供給を止め反応炉内に純度９９．９９９％以上の酸素を導入し、１気圧とした。この６００℃、１気圧純酸素雰囲気下で更に連続して３時間の熱処理を施した。この酸素雰囲気化での熱処理時間に於ける酸素分圧は０．１気圧から１０気圧が好ましい。圧力が高くなると安全上の問題が生じ、逆に低いと酸素による欠陥終端が遅くなり生産性の妨げとなる。従ってより好ましくは０．３気圧から７気圧が酸素分圧として適しており、更に好ましくは０．７気圧から３気圧で有る。熱処理温度は５００℃から７００℃程度の間が使用される。結晶成長をゆっくり大きくさせるとの観点からは低温の方が好ましいが、結晶化に長時間費やす。本実施例２の様に６００℃にて熱処理を施す場合は１０時間で結晶化はほぼ完了するが、５５０℃とすると熱処理時間は１００時間以上となり、又７００℃とすると１時間程度で済む。熱処理温度はこうした長短より決められるが、好ましくは５３０℃程度から６７０℃程度、更に好ましくは５５０℃から６５０℃程度、より好ましくは５７０℃程度から６３０℃程度で有る。
【００４７】
こうして得られた多結晶半導体膜を用いて以下実施例１の本発明と全く同じ工程にて薄膜半導体装置を作成した。得られたトランジスタ特性を図１−ｂに示す。従来技術と比較する迄も無く、実施例１の発明に比べても更に優良な特性となっている事が分かる。又、本実施例２で作成された薄膜半導体装置のソース・ドレイン領域のシート抵抗は９５％の信頼係数で（８５±２０）ｋΩ／□で有った。本実施例２で実施例１の発明よりも良質な半導体膜が得られたのは、実施例１が弱酸化性雰囲気下で結晶成長と酸化皮膜の形成が競争過程で有ったのに対し、本実施例２では酸素分圧を０．１ｍｔｏｒｒ以下として酸化皮膜の成長を完全に押さえ、結晶成長した後に酸素に依る欠陥等を終端した為、実施例１の発明に比べてより効果的に欠陥補修がなされたので有る。本実施例２では熱処理中の酸素分圧を低くする為に１０ｔｏｒｒの減圧下で熱処理を施し、その後酸素分圧１気圧で熱処理したが、熱処理温度が６００℃程度で有れば酸素分圧は１０ｍｔｏｒｒ程度以下で有れば殆ど酸化は進まないから、大気圧不活性雰囲気下で第一の熱処理をした後、酸化性雰囲気で第二の熱処理を施しても良い。この場合、第一の熱処理時の窒素純度は９９．９９９％以上で有れば十分で有る。又、第一の不活性雰囲気下での熱処理時に流す気体も窒素・ヘリウムに限られず、ネオン・アルゴン・クリプトン・キセノン等の希ガス単体又はこれらの混合気体で有っても良い。更に第二の酸化性雰囲気下での熱処理時に流す気体も酸素に限られず、笑気ガス・水・二酸化炭素等の酸化性気体やこれらの混合気体、更には酸化性気体と不活性気体の混合気体で有っても良い。
【００４８】
（実施例３）
非晶質半導体膜の結晶化を進める熱処理方法を除いて、その他の工程は全て実施例１に記載した本発明と同一の製造方法で薄膜半導体装置を作成した。本実施例３では減圧下還元性雰囲気にて非晶質半導体膜の結晶化を進めた後、連続して酸化性雰囲気に熱処理炉内環境を変えて良質な結晶性半導体膜を得た。
【００４９】
実施例１に詳述した手法で非晶質半導体膜を堆積された基板は１．６７％弗化水素酸水溶液に２０秒間浸され、非晶質半導体膜表面から自然酸化膜を取り除いた。その後基板は直ちに還元性雰囲気下に設置され、熱処理を施された。
【００５０】
熱処理炉は縦型炉で４００℃に保たれて居り、純度９９．９９９９％以上の水素５００ＳＣＣＭと純度９９．９９９９％以上のヘリウム２０ＳＬＭが熱処理炉上部より熱処理炉に導入され、下部基板挿入口より排出されて居る。本実施例３の様に縦型炉で下側より基板挿入する場合、空気よりも軽い還元性気体を上方から下方に流す事に依り、空気や水等の不純物気体の混入を防ぐ事が出来、熱処理炉内を完全な還元性雰囲気に保つ事が出来る。
【００５１】
基板挿入後、真空引きを行い、熱処理炉内に純度９９．９９９９％以上の水素２００ＳＣＣＭと純度９９．９９９９％以上のヘリウム１００ＳＣＣＭを流し続け、熱処理炉内の圧力を１０ｔｏｒｒに保った。従って水素分圧は６．７ｔｏｒｒで有る。その後熱処理炉の温度を１時間掛けて６００℃に上げ、続いてその状態で１２時間維持した。次に熱処理炉の温度を６００℃に保ったまま熱処理炉内を３分間真空引きし、更に純度９９．９９９９％以上のヘリウムを３００ＳＣＣＭ３分間流した後、再度３分間の真空引きを行い、その後熱処理炉に純度９９．９９９％以上の酸素を導入して１気圧とした。この６００℃、純酸素１気圧の雰囲気下で更に連続して３時間の熱処理を施した。還元性雰囲気に於ける熱処理の場合、水素分圧は０．１ｍｔｏｒｒから１０気圧程度が好ましいが、実用的には０．１ｔｏｒｒから１気圧程度が好ましく、更には１ｔｏｒｒから０．１気圧が最適で有る。連続して行われる酸化性雰囲気下での熱処理時に於ける酸素分圧は０．１気圧から１０気圧が好ましい。圧力が高くなると安全上の問題が生じ、逆に低いと酸素に依る欠陥終端が遅くなり生産性の妨げとなる。従ってより好ましくは０．３気圧から７気圧が酸素分圧として適しており、更に好ましくは０．７気圧から３気圧で有る。熱処理温度は５００℃から７００℃程度の間が使用される。結晶成長をゆっくり大きくさせるとの観点からは低温の方が好ましいが、結晶化に長時間費やす。本実施例３の様に６００℃にて熱処理を施す場合は１０時間で結晶化はほぼ完了するが、５５０℃とすると熱処理時間は１００時間以上となり、又７００℃とすると１時間程度で済む。熱処理温度はこうした長短より決められるが、好ましくは５３０℃程度から６７０℃程度、更に好ましくは５５０℃から６５０℃程度、より好ましくは５７０℃程度から６３０℃程度で有る。
【００５２】
こうして得られた多結晶半導体膜を用いて以下実施例１の本発明と全く同じ工程にて薄膜半導体装置を作成した。得られたトランジスタ特性を図１のＣに示す。実施例２と同様、優良な特性を有する薄膜半導体装置が得られた。本実施例３で作成された薄膜半導体装置のソース・ドレイン領域のシート抵抗値は９５％の信頼係数で（８４±１７）ｋΩ／□で有った。本実施例３でも還元性雰囲気下で結晶成長を行い、酸化皮膜の形成を完全に押さえ、結晶成長終了後酸素に依る欠陥補修を効果的に行い得た事に基づき、良質な半導体膜が得られた。尚、本実施例３での還元性雰囲気下での熱処理は減圧下で行われたが、これは常圧で有っても構わない。又還元性気体も水素に限られず、アンモニア等も可能で有る。無論酸化性気体も酸素に限られず、実施例２に述べた酸化性気体も有効で有る。
【００５３】
（実施例４）
図３ａ〜ｄは本実施例４に於ける自己整合型スタガード構造のＭＩＳ型電界効果トランジスタを構成するシリコン薄膜半導体装置の製造工程を断面で示した図で有る。
【００５４】
本実施例４では、下地基板３０１として２３５ｍｍ□の溶融石英ガラスを用いたが、６００℃の工程最高温度に耐え得る基板又は下地物質で有るならば、その種類や大きさは無論問われない。例えば通常ガラス基板の他にシリコンウェハーなどの半導体基板及びそれらを加工したＬＳＩ、三次元ＬＳＩや、或いはシリコン・カーバイト、アルミナ、窒化アルミニウムなどのセラミックス基板なども下地基板として可能で有る。
【００５５】
まずアセトン又はメチル・エチル・ケトン，メチル・イソ・ブチル・ケトンやシクロヘキサノンなどの有機溶剤中に下地基板３０１を浸し、超音波洗浄を行う。洗浄後窒素中又は減圧下にて乾燥を施し、更にエタノールによる超音波洗浄を行った後窒素バブリングされている純水にて水洗を施す。次に下地基板３０１を沸騰している濃度６０％の硝酸中に５分間浸し、更に窒素バブリングされている純水中で洗浄した。基板として金属など酸に依り腐食されたり、変質して仕舞う物質を用いる場合、この硝酸に依る洗浄は必要とされない。又この強酸に依る洗浄では酸として硝酸の他に硫酸なども可能で有る。
【００５６】
こうして洗浄された石英基板上に常圧気相化学堆積法（ＡＰＣＶＤ法）で下地保護膜となる二酸化硅素膜（ＳｉＯ２膜）３０２を２０００Å堆積した。この下地ＳｉＯ２膜３０２は前述の如き種々多様な物質を基板として用いる際、後に堆積される半導体膜の膜質、及びそれを用いて構成される薄膜トランジスタの性能を安定化する為に必要で有る。と同時に、例えば基板３０１として通常ガラスを用いた場合、ガラス中に含まれているナトリウムなどの可動イオンが、又基板３０１として各種セラミック板を用いた際には基板中に添加されている焼結助材原料などがトランジスタ部に拡散混入するのを防ぐ役割をも演じている。又金属板を基板３０１として用いる場合は、絶縁性を確保する為に下地ＳｉＯ２は必要不可欠で有る。又、三次元ＬＳＩ素子では、トランジスタ間や配線間の層間絶縁膜に相当している。下地ＳｉＯ２膜３０２堆積時の基板温度は３００℃で、窒素に依り２０％に希釈されたシラン６００ＳＣＣＭを８４０ＳＣＣＭの酸素と共にＡＰＣＶＤ法で堆積した。この時のＳｉＯ２膜の堆積速度は３．９Å／ｓｅｃで有った。
【００５７】
次に減圧ＣＶＤ法でいずれ能動層となる非晶質半導体膜を堆積した。本実施例４では半導体膜としてシリコンを用いたが、シリコン・ゲルマニウムやガリウム・ヒ素等他の半導体も可能で有る。
【００５８】
半導体膜堆積に用いた減圧ＣＶＤ反応炉の容積は１８４．５ｌで、基板は反応炉中央付近に水平に置かれる。原料ガス及びヘリウム・窒素・アルゴン・水素等の希釈ガスは必要に応じて反応炉下部より炉内に導入され、反応炉上部から排気される。石英ガラスで作られた反応炉の外側には３ゾーンに分かれたヒーターが設置されて居り、それらを独立に調整する事で反応炉内中央部付近に所望の温度で均熱帯を形成する。この均熱帯は約３５０ｍｍの高さで広がり、その範囲内での温度のずれは、例えば５００℃に設定した時０．２℃以内である。従って挿入基板間の間隔を７ｍｍとすれば１バッチで５０枚の基板の処理が可能で有る。本実施例４では２０ｍｍ間隔で１７枚の基板を均熱帯内に設置した。
【００５９】
排気はロータリーポンプとメカニカル・ブースターポンプを直結して行い、反応炉内の圧力は測定値がガスの種類に依存しない隔膜式圧力計（ＭＫＳ社バラトロン・マノメーター）に依り測定した。反応炉を５５０℃に保って、ガス導入用のバルブを閉じて両ポンプにて真空引きを行った場合、反応炉内圧は０ｍｔｏｒｒで有る為、背景真空度は悪くとも１０−４ｔｏｒｒ程度以下で有る。
【００６０】
半導体膜を堆積すべき基板は、表側を下向きとして減圧ＣＶＤ炉内に挿入された。挿入時の反応炉内温度は３９５℃から４００℃程度で有った。基板挿入時に反応炉内には上部より純度が９９・９９９９％以上のヘリウムと水素の混合気体が３０ＳＬＭ導入され、これらの混合気体は反応炉下部に設けられた基板挿入口より排出されて居る。基板挿入口の直径は５４０ｍｍでその断面積は２２９０ｃｍ２で有る。混合気体が４００℃に熱せられていると、基板挿入口からの混合気体の排出速度は２９．６ｃｍ／ｍｉｎとなる。又、本実施例４の如く２３５ｍｍ□の基板を水平に設置する場合、基板面積は５５２ｃｍ２で有るから基板が基板挿入口より反応炉内に入っていく時に基板挿入口と基板の隙間から排出される混合気体の排出速度は３９．０ｃｍ／ｍｉｎで有る。本実施例４では２０ｃｍ／ｍｉｎの上昇速度で基板を反応炉に挿入したが、混合気体の排出速度の方が速い為、基板挿入に伴う空気等の反応室への混入を防ぐ事が出来る。又、混合気体の密度は空気密度よりもはるかに小さく、しかも熱せられているので重い空気がこれらの軽い気体を押し退けて下から上へ入る可能性は殆ど無い。本実施例４で反応炉上部より導入した混合気体の濃度はヘリウム９７％に水素３％で有った。水素の爆発下限界は４．０％なので、これ以下の濃度で有れば基板挿入口より室内に排出されても安全で有る。こうした基板挿入方法を用いる事に依り、ロードロック室を用いて１バッチ毎に真空引きを行うといった煩雑な過程を経る事無くして、反応炉内を清浄な非酸化性雰囲気下に保てられるので有る。基板挿入時に空気や水等の不純物気体が反応炉内に流れ込むと、これらは反応炉内壁の半導体層に吸着し、又は半導体元素と反応して反応炉内に残留し、半導体膜堆積の際、脱ガスとして現れ、堆積膜の膜品質を低下させる原因となる。従って本発明の基板挿入を用いたＣＶＤ方法では容易に高品質半導体膜が堆積されるので有る。
【００６１】
基板挿入後、真空引き、漏洩検査を施した。漏洩検査では反応炉に通ずる全バルブを閉じて反応炉を完全に孤立させて、反応炉内圧力の変化を調べた。本実施例４では反応炉内温度が４００℃で２分間の完全孤立後、反応炉内圧力は１ｍｔｏｒｒ以下で有った。漏洩検査にて異常が無い事を確認した後、反応炉内温度を挿入温度の４００℃から堆積温度まで昇温する。本実施例４では５１０℃でチャンネル部となる半導体膜を堆積した為、昇温するのに一時間費やした。炉内温度が堆積温度の５１０℃に達するには３５分間程度で済むが、反応炉壁からの脱ガスを充分放出する為にも、最短一時間以上、好ましくは数時間の昇温期間が望ましい。この昇温期間中、二つのポンプは運転状態に有り、少なくとも純度が９９．９９５％以上の不活性又は還元性ガスを流し続ける。これらのガス種は水素・ヘリウム・窒素・ネオン・アルゴン・キセノン・クリプトン等の純ガスの他、これらのガスの混合ガスも可能で有る。本実施例４では純度９９．９９９９％以上のヘリウムを３５０ＳＣＣＭ流し続け、反応炉内圧力は８１±１．２ｍｔｏｒｒで有った。
【００６２】
堆積温度到達後、原料ガスで有る所定量のシラン又はシランと希釈ガスの混合ガスを反応炉内に導入し、非晶質半導体膜を堆積する。希釈ガスとしては、先の昇温期間に流したガスと同種の組み合わせが可能で有るが、望ましくは各ガスの純度はそれぞれが９９．９９９％以上が良い。本実施例４では希釈ガスを用いず、純度９９．９９９％以上のシランを２００ＳＣＣＭ流して非晶質半導体膜を堆積した。堆積時に於ける反応炉内の圧力は反応炉とメカニカル・ブースターポンプの間に設置されたコンダクタンスバルヴの開閉度を調整して、１．０ｔｏｒｒに保った。本実施例４では非晶質半導体膜は２０Å／ｍｉｎの堆積速度で２５０Åの膜厚に堆積した。
【００６３】
本実施例４では非晶質半導体膜の堆積をＬＰＣＶＤ法で行い、原料ガスもモノシランを用いたが、これ以外にもプラズマＣＶＤ法や光ＣＶＤ法、ＡＰＣＶＤ等の各種ＣＶＤ法やスパッター法、蒸着法等各種ＰＶＤ法等で堆積する事も可能で有る。又原料ガスもモノシランに限らず、ジシランやトリシランなどの高次シランやジクロールシラン或いはゲルマンなども可能で有る。又、無論上記種々のＣＶＤ法と上記種々の原料の組み合わせに依って非晶質半導体膜を堆積する事も可能で有る。
【００６４】
こうして得られた非晶質半導体膜は、レジストでパターニングされた後、四弗化炭素（ＣＦ４）と酸素（Ｏ２）の混合プラズマに依りエッチングされ、いずれ能動層となる非晶質半導体膜３０３を形成した（図３ａ）。本実施例４で形成した非晶質半導体膜はＣＦ４とＯ２の比が５０ＳＣＣＭ対１００ＳＣＣＭで有る１５Ｐａの真空プラズマ放電で、その出力が７００Ｗの時のエッチングでは２．２Å／ｓｅｃのエッチング速度を有していた。
【００６５】
次にこの基板を沸騰している濃度６０％の硝酸にて洗浄しＡＰＣＶＤ法にてゲート絶縁膜となるＳｉＯ２膜３０４を１５００Å堆積した。ＡＰＣＶＤ法にてゲート絶縁膜を堆積する時の基板温度は３００℃で窒素に依り２０％に希釈されたシラン３００ＳＣＣＭと３００ＳＣＣＭの酸素を流してＳｉＯ２膜を堆積した。本実施例４ではＡＰＣＶＤ法を用いたが、これ以外にもプラズマＣＶＤ法、光ＣＶＤ法、ＬＰＣＶＤ法等の各種ＣＶＤ法やスパッタ法等のＰＶＤ法も有効で有る。又、原材料もシランに限らずＴＥＯＳ｛Ｓｉ−（ＣＨ３−ＣＨ２−Ｏ−）４｝等の有機シリコン化合物も利用し得る。無論ＥＣＲ−ＰＥＣＶＤ法を用いても良い。
【００６６】
次にこうして得られた基板を９７℃の硫酸にて洗浄し、その後基板は直ちに酸化性雰囲気下に設置され、熱処理を施された。
【００６７】
熱処理炉は縦型炉で通常４００℃に保たれて居り、純度９９．９９９％以上の酸素を３０ＳＬＭ流し続けて熱処理炉内部を酸化性雰囲気としている。従って熱処理炉内の酸素分圧はおよそ１気圧となる。熱処理炉の容積は１８４．５ｌで有る。基板は縦型炉下部より熱処理炉内に挿入されるが、酸素は熱処理炉上部より炉内に導入され下部の挿入口より流出している。室温と温度平衡に達している基板は酸化性雰囲気で４００℃の炉に挿入された。基板挿入後熱処理炉の温度を一時間かけて６００℃まで上げ、その後６００℃にて１５時間維持した。この熱処理に依り非晶質半導体膜は結晶化して多結晶半導体膜へと固体状態を変える。非晶質膜を構成していた半導体元素が多結晶状態へと移動すると原子密度の減少及び空間移動に関する自由度の低さに起因して、出来上がった多結晶粒内部には必然的におびただしき数の欠陥や不対電子が発生する。ところが本発明が示す所に依ると、この様な欠陥及び不対電子は酸素と結合して終端されるので有る。一般に６００℃程度の温度に於ける酸素のＳｉＯ２の拡散は非常に遅い。特にシリコンを酸化して得られるＳｉＯ２は稠密で有る為膜厚が数十Åも有るとＳｉとＳｉＯ２の界面（以後これをＭＯＳ界面と呼ぶ）への酸素供給量はかなり限定される。従ってもし稠密なＳｉＯ２膜がＳｉ上に１５００Åの厚みで形成されていれば、６００℃、１気圧、十数時間の熱処理ではＭＯＳ界面に酸素は殆ど供給されない。ところが本実施例４に於いてはゲート絶縁膜となるＳｉＯ２膜がＣＶＤ法により堆積された空疎な膜で有る為、Ｓｉ表面に形成された数十Å未満の稠密な自然酸化膜までは酸素は自由に供給されるので有る。稠密で酸素拡散係数の小さいＳｉＯ２の膜厚が数十Å程度未満で有る事に依り、６００℃で一気圧程度で有ってもＭＯＳ界面に酸素が供給され、結晶成長に伴って発生した欠陥や不対電子は効果的に終端されるので有る。更にＣＶＤ法等で堆積されたＳｉＯ２膜には未反応Ｓｉ原子やＳｉ−Ｈ基、Ｓｉ−ＯＨ基、及び不対電子等が沢山残っている。これらの未反応物はＳｉＯ２中の電荷となってトランジスタのしきい値電圧（Ｖｔｈ）を大きくしたり、界面電荷（Ｑｓｓ）を増大させ、良好な特性を生じさせぬ原因となる。又、これらの未反応物は化学的に不安定で有るので、薄膜半導体装置を作成した際、半導体装置の経時安定性を損なう事となる。即ち、稠密で安定的な熱酸化膜に比べて、ＣＶＤＳｉＯ２膜は劣っているので有る。ところが本実施例４では半導体膜の結晶化促進と同時に、酸素熱処理によるゲート酸化膜の反応促進と稠密化がなされ、酸化膜質を大きく向上させるので有る。この熱処理により酸化膜中に存在していたＳｉ−Ｈ、Ｓｉ−ＯＨ、Ｓｉ−ｅ−等はＳｉ−Ｏ−Ｓｉと反応が進められ、同時に稠密ともなるので有る。実際１．６７％弗化水素酸水溶液によるＳｉＯ２のエッチング速度を調べると、熱酸化膜が１．０Å／ｓｅｃでＡＰＣＶＤのＳｉＯ２膜が２２Å／ｓｅｃで有ったのに対し、ＡＰＣＶＤ膜を酸素熱処理した本発明のエッチング速度は４．３Å／ｓｅｃと大幅に改善されていた。又、従来はＣＶＤＳｉＯ２膜やそれらの膜を不活性雰囲気下で熱処理したＳｉＯ２膜に弗化水素酸系の水溶液を用いてコンタクト・ホール開孔等の部分エッチングを施すと図５に示す様なＳｉ−ＳｉＯ２界面に逆テーパーが生ずる事が頻々と生じていた。これはＳｉとＳｉＯ２の密着性が悪い為、エッチング液がＳｉとＳｉＯ２の界面に急速に侵入する事に基づく。これに対して酸素熱処理を施した本発明のＳｉＯ２膜は反応が促進され、密着性が改善されたが故、逆テーパーは生じず、図６に示す様な順テーパーとなる。コンタクト・ホールを開孔した時に逆テーパーが生ずると断線となり、電気的導通が取れないから、薄膜半導体装置を安定的に沢山製造するには順テーパーは必要不可欠で有る。
【００６８】
本実施例４では酸化性雰囲気の酸素分圧は１気圧で有った。酸化性雰囲気を酸素に依り作り出す場合、酸素分圧は０．０５気圧から５０気圧程度が好ましい。より好ましくは０．１気圧から５気圧、更に好ましくは０．５気圧から３気圧程度で有る。最適分圧は半導体膜材質と熱処理温度に依って決定される。又、笑気ガス（Ｎ２Ｏ）や水（Ｈ２Ｏ）を用いる場合はこれらのガス分圧は０．０１気圧から１０気圧程度が好ましく、より好ましくは０．０２気圧から１気圧、更に好ましくは０．１気圧から０．６気圧程度で有る。又、熱処理温度は５００℃から７００℃程度の間が使用される。結晶成長をゆっくり大きくさせるとの観点からは低温の方が好ましいが、結晶化に長時間費やす。本実施例４の様に６００℃にて熱処理を施す場合は１０時間で結晶化はほぼ完了するが、５５０℃とすると熱処理時間は１００時間以上となり、又７００℃とすると１時間程度で済む。熱処理温度はこうした長短より決められるが、好ましくは５３０℃程度から６７０℃程度、更に好ましくは５５０℃から６５０℃程度、より好ましくは５７０℃程度から６３０℃程度で有る。
【００６９】
次にタンタルをスパッター法で堆積し、パターニングに依り、ゲート電極３０６を形成した。本実施例４ではゲート電極材料としてタンタルを用いたが、無論これ以外の導電性物質も可能で有るし、又その形成方法もスパッター法に限らず蒸着法やＣＶＤ法なども可能で有る。ゲート電極作成後、ゲート電極をマスクとしてドナー又はアクセプターとなる元素をイオン注入３０７し、ソース・ドレイン領域３０８及びチャンネル領域３０９を作成した（図３Ｃ）。本実施例４ではＮＭＯＳトランジスタ作成を目指し、水素希釈された５％フォスフィンを質量非分離型イオン注入装置にて打ち込んだ。加速電圧は１１０ｋｖで水素原子を含む総イオン打ち込み量は１．０×１０１６ｃｍ−２で有った。続いてＡＰＣＶＤ法で層間絶縁膜３１０となるＳｉＯ２膜を５０００Å堆積した。この堆積は本実施例４で下地ＳｉＯ２膜３０２を堆積した条件と全く同一で唯一堆積時間のみを変えて行った。層間絶縁膜形成後、注入イオンの活性化と層間絶縁膜の焼き締めを兼ねて、窒素中で３００℃１時間の熱処理を施した。熱処理後のソース・ドレイン領域のシート抵抗値は９５％の信頼係数で（８０±１８）ｋΩ／□で有った。本実施例４ではイオン注入を質量非分離型イオン注入装置で行い、３００℃の低温熱処理に依り注入イオンの活性化を行ったが、これに限らず例えば通常の質量分離型イオン注入装置にてイオン注入し、レーザー照射に依り活性化しても良い。その後
コンタクトホールを開け、ソース・ドレイン取り出し電極３１１をスパッター法などで形成し、トランジスタが完成する（図３ｄ）。本実施例４ではソース・ドレイン取り出し電極材料としてアルミニウムを用いスパッター法で８０００Åの膜厚に堆積して、ソース・ドレイン取り出し電極を形成した。この時堆積アルミニウム膜のシート抵抗は４２．５±２．０ｍΩ／□で有った。
【００７０】
この様にして試作した薄膜トランジスタ（ＴＦＴ）の特性を温度２５℃で測定した。トランジスタサイズはチャンネル部の長さＬ＝１０μｍ、幅Ｗ＝１０μｍで有った。ＳＰＣ膜中の欠陥や不対電子が終端され、更にゲート酸化膜質が改善された事実を反映して良好なトランジスタ特性が得られた。実施例１に述べた発明（図１のＡ）及び比較例（図１のＤ）と、実施例２（図１−Ｂ）、実施例３（図１−Ｃ）のトランジスタ特性と共に本実施例４の結果を表１にまとめる。
【００７１】
【表１】
2004006830.tif 000003
【００７２】
従来技術の比較例と比べる迄もなく、高いオン電流と低いオフ電流が実現されているのが分かる。本発明が従来技術に比してソース・ドレイン領域のシート抵抗を下げる原因も、優良な薄膜半導体装置を製造し得る理由も、本発明に依り半導体膜中の欠陥が補修されたり、不対電子が酸素で終端された為、電子等のキャリアの欠陥及び不対電子等との非弾性散乱が減った事や、結晶粒界及び結晶粒内での捕獲準位数が減ったが故で有る。加えてゲート絶縁膜の品質が上がった為、オン電流が大きくなり同時に最小電流となるゲート電圧（Ｖｇｓ　ｍｉｎ）も０Ｖに近づき、急峻なスイッチング特性が実現したので有る。同時に経時安定性も増し、ＳｉＯ２膜に開孔されたコンタクト・ホールの逆テーパーも解決されたので有る。
【００７３】
この様に本発明に依り良質な半導体膜が得られ、これらにドナー又はアクセプターとなる不純物を添加すると低抵抗の電気伝導膜が得られ、又これらを能動層半導体膜として用いると優良な薄膜半導体装置が得られるので有る。
【００７４】
（実施例５）
図４ａ〜ｄは本実施例５に於ける自己整合型スタガード構造のＭＩＳ型電界効果トランジスタを構成するシリコン薄膜半導体装置の製造工程を断面で示した図で有る。
【００７５】
本実施例５では、下地基板４０１として２３５ｍｍ□の溶融石英ガラスを用いたが、６００℃の工程最高温度に耐え得る基板又は下地物質で有るならば、その種類や大きさは無論問われない。例えば通常ガラス基板の他にシリコンウェハーなどの半導体基板及びそれらを加工したＬＳＩ、三次元ＬＳＩや、或いはシリコン・カーバイト、アルミナ、窒化アルミニウムなどのセラミックス基板なども下地基板として可能で有る。
【００７６】
まずアセトン又はメチル・エチル・ケトン，メチル・イソ・ブチル・ケトンやシクロヘキサノンなどの有機溶剤中に下地基板４０１を浸し、超音波洗浄を行う。洗浄後窒素中又は減圧下にて乾燥を施し、更にエタノールによる超音波洗浄を行った後窒素バブリングされている純水にて水洗を施す。次に下地基板４０１を沸騰している濃度６０％の硝酸中に５分間浸し、更に窒素バブリングされている純水中で洗浄した。基板として金属など酸に依り腐食されたり、変質して仕舞う物質を用いる場合、この硝酸に依る洗浄は必要とされない。又この強酸に依る洗浄では酸として硝酸の他に硫酸なども可能で有る。
【００７７】
こうして洗浄された石英基板上に常圧気相化学堆積法（ＡＰＣＶＤ法）で下地保護膜となる二酸化硅素膜（ＳｉＯ２膜）４０２を２０００Å堆積した。この下地ＳｉＯ２膜４０２は前述の如き種々多様な物質を基板として用いる際、後に堆積される半導体膜の膜質、及びそれを用いて構成される薄膜トランジスタの性能を安定化する為に必要で有る。と同時に、例えば基板４０１として通常ガラスを用いた場合、ガラス中に含まれているナトリウムなどの可動イオンが、又基板４０１として各種セラミック板を用いた際には基板中に添加されている焼結助材原料などがトランジスタ部に拡散混入するのを防ぐ役割をも演じている。又金属板を基板４０１として用いる場合は、絶縁性を確保する為に下地ＳｉＯ２は必要不可欠で有る。又、三次元ＬＳＩ素子では、トランジスタ間や配線間の層間絶縁膜に相当している。下地ＳｉＯ２膜４０２堆積時の基板温度は３００℃で、窒素に依り２０％に希釈されたシラン６００ＳＣＣＭを８４０ＳＣＣＭの酸素と共にＡＰＣＶＤ法で堆積した。この時のＳｉＯ２膜の堆積速度は３．９Å／ｓｅｃで有った。
【００７８】
次に減圧ＣＶＤ法でいずれ能動層となる非晶質半導体膜を堆積した。本実施例５では半導体膜としてシリコンを用いたが、シリコン・ゲルマニウムやガリウム・ヒ素等他の半導体も可能で有る。
【００７９】
半導体膜堆積に用いた減圧ＣＶＤ反応炉の容積は１８４．５ｌで、基板は反応炉中央付近に水平に置かれる。原料ガス及びヘリウム・窒素・アルゴン・水素等の希釈ガスは必要に応じて反応炉下部より炉内に導入され、反応炉上部から排気される。石英ガラスで作られた反応炉の外側には３ゾーンに分かれたヒーターが設置されて居り、それらを独立に調整する事で反応炉内中央部付近に所望の温度で均熱帯を形成する。この均熱帯は約３５０ｍｍの高さで広がり、その範囲内での温度のずれは、例えば５００℃に設定した時０．２℃以内である。従って挿入基板間の間隔を５ｍｍとすれば１バッチで７０枚の基板の処理が可能で有る。本実施例５では２０ｍｍ間隔で１７枚の基板を均熱帯内に設置した。
【００８０】
排気はロータリーポンプとメカニカル・ブースターポンプを直結して行い、反応炉内の圧力は測定値がガスの種類に依存しない隔膜式圧力計（ＭＫＳ社バラトロン・マノメーター）に依り測定した。反応炉を５５０℃に保って、ガス導入用のバルブを閉じて両ポンプにて真空引きを行った場合、反応炉内圧は０ｍｔｏｒｒで有る為、背景真空度は悪くとも１０−４ｔｏｒｒ程度以下で有る。
【００８１】
半導体膜を堆積すべき基板は、表側を下向きとして減圧ＣＶＤ炉内に挿入された。挿入時の反応炉内温度は３９５℃から４００℃程度で有った。基板挿入時に反応炉内には上部より純度が９９・９９９９％以上の窒素と水素の混合気体が３０ＳＬＭ導入され、これらの混合気体は反応炉下部に設けられた基板挿入口より排出されて居る。基板挿入口の直径は５４０ｍｍでその断面積は２２９０ｃｍ２で有る。混合気体が４００℃に熱せられていると、基板挿入口からの混合気体の排出速度は２９．６ｃｍ／ｍｉｎとなる。又、本実施例５の如く２３５ｍｍ□の基板を水平に設置する場合、基板面積は５５２ｃｍ２で有るから基板が基板挿入口より反応炉内に入っていく時に基板挿入口と基板の隙間から排出される混合気体の排出速度は３９．０ｃｍ／ｍｉｎで有る。本実施例５では５ｃｍ／ｍｉｎの上昇速度で基板を反応炉に挿入したが、混合気体の排出速度の方が速い為、基板挿入に伴う空気等の反応室への混入を防ぐ事が出来る。又、混合気体の密度は空気密度よりも小さく、しかも熱せられているので重い空気がこれらの軽い気体を押し退けて下から上へ入る可能性は殆ど無い。本実施例５で反応炉上部より導入した混合気体の濃度は窒素９７％に水素３％で有った。水素の爆発下限界は４．０％なので、これ以下の濃度で有れば基板挿入口より室内に排出されても安全で有る。こうした基板挿入方法を用いる事に依り、ロードロック室を用いて１バッチ毎に真空引きを行うといった煩雑な過程を経る事無くして、反応炉内を清浄な非酸化性雰囲気下に保てられるので有る。基板挿入時に空気や水等の不純物気体が反応炉内に流れ込むと、これらは反応炉内壁の半導体層に吸着し、又は半導体元素と反応して反応炉内に残留し、半導体膜堆積の際、脱ガスとして現れ、堆積膜の膜品質を低下させる原因となる。従って本発明の基板挿入を用いたＣＶＤ方法では容易に高品質半導体膜が堆積されるので有る。
【００８２】
基板挿入後、真空引き、漏洩検査を施した。漏洩検査では反応炉に通ずる全バルブを閉じて反応炉を完全に孤立させて、反応炉内圧力の変化を調べた。本実施例５では反応炉内温度が４００℃で２分間の完全孤立後、反応炉内圧力は１ｍｔｏｒｒ以下で有った。漏洩検査にて異常が無い事を確認した後、反応炉内温度を挿入温度の４００℃から堆積温度まで昇温する。本実施例５では４９５℃でチャンネル部となる半導体膜を堆積した為、昇温するのに一時間費やした。炉内温度が堆積温度の４９５℃に達するには３５分間程度で済むが、反応炉壁からの脱ガスを充分放出する為にも、最短一時間以上、好ましくは数時間の昇温期間が望ましい。この昇温期間中、二つのポンプは運転状態に有り、少なくとも純度が９９．９９５％以上の不活性又は還元性ガスを流し続ける。これらのガス種は水素・ヘリウム・窒素・ネオン・アルゴン・キセノン・クリプトン等の純ガスの他、これらのガスの混合ガスも可能で有る。本実施例５では純度９９．９９９９％以上のヘリウムを３５０ＳＣＣＭ流し続け、反応炉内圧力は８１±１．２ｍｔｏｒｒで有った。
【００８３】
堆積温度到達後、原料ガスで有る所定量のシラン又はシランと希釈ガスの混合ガスを反応炉内に導入し、非晶質半導体膜を堆積する。希釈ガスとしては、先の昇温期間に流したガスと同種の組み合わせが可能で有るが、望ましくは各ガスの純度はそれぞれが９９．９９９％以上が良い。本実施例５では希釈ガスを用いず、純度９９．９９９％以上のシランを２００ＳＣＣＭ流して非晶質半導体膜を堆積した。堆積時に於ける、反応炉内の圧力は反応炉とメカニカル・ブースターポンプの間に設置されたコンダクタンスバルヴの開閉度を調整して、１．３ｔｏｒｒに保った。本実施例５では非晶質半導体膜は１６Å／ｍｉｎの堆積速度で３５０Åの膜厚に堆積した。
【００８４】
本実施例５では非晶質半導体膜の堆積をＬＰＣＶＤ法で行い、原料ガスもモノシランを用いたが、これ以外にもプラズマＣＶＤ法や光ＣＶＤ法、ＡＰＣＶＤ等の各種ＣＶＤ法やスパッター法、蒸着法等各種ＰＶＤ法等で堆積する事も可能で有る。又原料ガスもモノシランに限らず、ジシランやトリシランなどの高次シランやジクロールシラン或いはゲルマンなども可能で有る。又、無論上記種々のＣＶＤ法と上記種々の原料の組み合わせに依って非晶質半導体膜を堆積する事も可能で有る。
【００８５】
こうして得られた非晶質半導体膜は、レジストでパターニングされた後、四弗化炭素（ＣＦ４）と酸素（Ｏ２）の混合プラズマに依りエッチングされ、いずれ能動層となる非晶質半導体膜４０３を形成した（図４ａ）。本実施例５で形成した非晶質半導体膜はＣＦ４とＯ２の比が５０ＳＣＣＭ対１００ＳＣＣＭで有る１５Ｐａの真空プラズマ放電で、その出力が７００Ｗの時のエッチングでは２．２Å／ｓｅｃのエッチング速度を有していた。
【００８６】
次にこの基板を沸騰している濃度６０％の硝酸にて洗浄しＥＣＲ−ＰＥＣＶＤ法にてゲート絶縁膜となる酸化膜４０４と窒化膜４０５及び酸化膜４０６を総計で１５００Å堆積した。本実施例５では酸化膜４０４としてはＳｉＯ２膜を３００Å堆積し、窒化膜４０５として窒化珪素膜（ＳｉＮＸ）を１０００Å連続堆積し、更に酸化膜４０６としてＳｉＯ２膜を２００Å堆積した。ＥＣＲ−ＰＥＣＶＤ法にてゲート絶縁膜を堆積する時の基板温度は１００℃で三層の絶縁膜を連続堆積した。本実施例５ではＥＣＲ−ＰＥＣＶＤ法に依り原料ガスとしてモノシラン（ＳｉＨ４）及び酸素（Ｏ２）、窒素（Ｎ２）を用いたが、これ以外にも通常のＰＥＣＶＤ法や光ＣＶＤ法等の各種ＣＶＤ法やスパッタ法等のＰＶＤ法も有効で有る。又、原材料もモノシランに限らずジシランやトリシランなどの高次シランやジクロールシラン等の塩化シランやフッ化シラン等のハロゲン化物及びＴＥＯＳ｛Ｓｉ−（ＣＨ３−ＣＨ２−Ｏ−）４｝等の有機シリコン化合物も利用し得る。又、酸化剤や窒化剤としても笑気ガス、水、二酸化炭素、ＮＯＸなどの窒素酸化物やアンモニアなどが利用出来る。三層の絶縁膜堆積後酸素イオン（１６Ｏ＋）を６５ｋｅＶの加速電圧で下側の酸化膜４０４中に打ち込んだ（４０７）。この加速電圧に於ける酸素イオンの飛程は１２５０Åで飛程偏差は３６０Å程度で有る。従って注入イオンの大半は下側の酸化膜４０４中に存在している。打ち込みイオン量は１×１０１４ｃｍ−２で有った。次にこうして得られた基板を洗浄し、熱処理を施した。この熱処理により非晶質半導体膜４０３は結晶化半導体膜４０８へと固相状態を変える。（図４−ｂ）。本実施例５では酸化性雰囲気下で熱処理を施した。これは上側の酸化膜４０６を実施例４で詳述した様に改善する為で有るが、上側酸化膜４０６の品質はＭＯＳ界面を形成する下側酸化膜４０４ほど重要ではないので、この熱処理雰囲気は特に酸化性に限られる事無く、製造上の都合に応じて自由に設定し得る。
【００８７】
熱処理炉は縦型炉で通常４００℃に保たれて居り、純度９９．９９９％以上の酸素を３０ＳＬＭ流し続けて熱処理炉内部を酸化性雰囲気としている。従って熱処理炉内の酸素分圧はおよそ１気圧となる。熱処理炉の容積は１８４．５ｌで有る。基板は縦型炉下部より熱処理炉内に挿入されるが、酸素は熱処理炉上部より炉内に導入され下部の挿入口より流出している。室温と温度平衡に達している基板は酸化性雰囲気で４００℃の炉に挿入された。基板挿入後熱処理炉の温度を一時間かけて６００℃まで上げ、その後６００℃にて１５時間維持した。この熱処理に依り非晶質半導体膜は結晶化して多結晶半導体膜へと固体状態を変える。同時に下側酸化膜４０４に注入された酸素イオンは下側酸化膜の未反応物の酸化を促進し、下側酸化膜４０４の膜質及びＭＯＳ界面を改善する。更に非晶質膜を構成していた半導体元素が多結晶状態へと移動すると原子密度の減少及び空間移動に関する自由度の低さに起因して、出来上がった多結晶粒内部には必然的におびただしき数の欠陥や不対電子が発生するが、化学的に活性な注入酸素イオンがＭＯＳ界面及び結晶化半導体膜中に拡散して、この様な欠陥及び不対電子と結合し、終端させるので有る。ＭＯＳ界面近傍の半導体膜中に存在する欠陥や不対電子の濃度は１×１０１７ｃｍ−３から１×１０１９ｃｍ−３程度で有る。本実施例５では打ち込み量が１×１０１４ｃｍ−２で飛程偏差が３６０Å程度で有るから、注入イオン濃度は１．４×１０１９ｃｍ−３程度となりＳｉＯ２中の未反応物の反応を促進したり、結晶化半導体膜中の欠陥補正するには十分で有る。酸素イオンは注入量が少なすぎると欠陥修復を十分に行えず、反対に多すぎると余分な酸化膜を形成したり、酸素原子が半導体膜内部にまで取り込まれて半導体膜品質を劣化させてしまう。従って最適注入量は注入後の濃度が１×１０１７ｃｍ−３から１×１０２０ｃｍ−３、好ましくは１×１０１８ｃｍ−３から５×１０１９ｃｍ−３、更に好ましくは５×１０１８ｃｍ−３から２×１０１９ｃｍ−３となるもので有る。通常窒化膜４０５中の酸素拡散は非常に遅いので注入酸素原子は酸化膜中から半導体膜方向へのみ拡散するので効果的に酸素を供給し得る。又、供給源が酸化膜中に有って半導体膜中にないので、酸素が不必要に半導体膜中に取り込まれる事がない。酸素イオンが酸化膜中から拡散に依ってＭＯＳ界面や半導体膜に達するにはある程度の時間が必要で、この間に半導体原子の再配例、即ち結晶化が生ずるので、結晶化を妨げる事無く欠陥補修がなされるので有る。熱処理温度は５００℃から７００℃程度の間が使用される。結晶成長をゆっくり大きくさせるとの観点からは低温の方が好ましいが、結晶化に長時間費やす。本実施例５の様に６００℃にて熱処理を施す場合は１０時間で結晶化はほぼ完了するが、５５０℃とすると熱処理時間は１００時間以上となり、又７００℃とすると１時間程度で済む。熱処理温度はこうした長短より決められるが、好ましくは５３０℃程度から６７０℃程度、更に好ましくは５５０℃から６５０℃程度、より好ましくは５７０℃程度から６３０℃程度で有る。
【００８８】
次にタンタルをスパッター法で堆積し、パターニングに依り、ゲート電極４０９を形成した。本実施例５ではゲート電極材料としてタンタルを用いたが、無論これ以外の導電性物質も可能で有るし、又その形成方法もスパッター法に限らず蒸着法やＣＶＤ法なども可能で有る。ゲート電極作成後、ゲート電極をマスクとしてドナー又はアクセプターとなる元素をイオン注入４１０し、ソース・ドレイン領域４１１及びチャンネル領域４１２を作成した（図４Ｃ）。本実施例５ではＮＭＯＳトランジスタ作成を目指し、水素希釈された５％フォスフィンを質量非分離型イオン注入装置にて打ち込んだ。加速電圧は１１０ｋｖで水素原子を含む総イオン打ち込み量は１．０×１０１６ｃｍ−２で有った。続いてＡＰＣＶＤ法で層間絶縁膜４１３となるＳｉＯ２膜を５０００Å堆積した。この堆積は本実施例５で下地ＳｉＯ２膜４０２を堆積した条件と全く同一で唯一堆積時間のみを変えて行った。層間絶縁膜形成後、注入イオンの活性化と層間絶縁膜の焼き締めを兼ねて、窒素中で３００℃１時間の熱処理を施した。熱処理後のソース・ドレイン領域のシート抵抗値は９５％の信頼係数で（５６±１２）ｋΩ／□で有った。本実施例５ではイオン注入を質量非分離型イオン注入装置で行い、３００℃の低温熱処理に依り注入イオンの活性化を行ったが、これに限らず例えば通常の質量分離型イオン注入装置にてイオン注入し、レーザー照射に依り活性化しても良い。その後コンタクトホールを開け、ソース・ドレイン取り出し電極４１４をスパッター法などで形成し、トランジスタが完成する（図４ｄ）。本実施例５ではソース・ドレイン取り出し電極材料としてアルミニウムを用いスパッター法で８０００Åの膜厚に堆積して、ソース・ドレイン取り出し電極を形成した。この時堆積アルミニウム膜のシート抵抗は４２．５±２．０ｍΩ／□で有った。
【００８９】
この様にして試作した薄膜トランジスタ（ＴＦＴ）の特性を温度２５℃で測定した。トランジスタサイズはチャンネル部の長さＬ＝１０μｍ、幅Ｗ＝１０μｍで有った。ＳＰＣ膜中の欠陥や不対電子が酸素イオンで終端された事、下側ゲート酸化膜４０４の膜品質が酸素イオン注入とその後の熱処理で改善された事、上側ゲート酸化膜４０６が酸化性雰囲気下の熱処理で改善された事、及びゲート絶縁膜の中間層に誘電率の大きな窒化珪素膜を用いた事により、トランジスタ特性は大幅に向上した。実際オン電流（Ｖｄｓ＝４Ｖ、Ｖｇｓ＝１５Ｖ）は４．３×１０−５Ａと従来の比較例の３倍程度にも増大し、Ｉｄｓの最小値もゲート電圧が０Ｖの時となり、その値（ＩＯＦＦ：Ｖｄｓ＝４Ｖ、Ｖｇｓ＝０Ｖ）も８．９×１０−１４と良好な値を示した。この結果ゲート電圧１５Ｖの変調に対するオン・オフ比は８．７桁にも達する優れたスイッチング特性を有する薄膜半導体装置が実現された。
【００９０】
尚、本実施例５では下側ゲート酸化膜をＣＶＤ法で堆積して形成したが、酸素イオン注入法及びその後の熱処理で形成する事もできる。この場合、まず非晶質半導体膜４０３を６００Å程度堆積し、パターニングを行う。次いで窒化珪素膜４０５を１０００Å程度と連続して上側酸化珪素膜４０６を２００Å程度堆積した後、非晶質半導体膜と窒化珪素膜の界面に酸素イオンを打ち込む。打ち込み量は下側酸化膜４０４が３００Å程度形成される量で界面よりも窒化膜側に飛程中心が来る様にする。例えば酸素イオンを５５ｋｅＶの加速電圧で打ち込むと、その飛程と飛程偏差はそれぞれ１０７５Åと３２５Å程度で有る。従って飛程中心は界面から１２５Å程窒化膜側に出来、酸素イオンは非晶質半導体膜表面２００Å程度内に分布する。打ち込み量を６．５×１０１７ｃｍ−２とし、その後熱処理する事で半導体膜表面には３００Å程度の下側酸化膜４０４が形成され、結晶化半導体膜４０８の膜厚は４００Å程度となる。この熱処理も６００℃程度で十数時間程度との前述の熱処理と同じで構わない。以下本実施例５と同じ工程で薄膜半導体装置を作成する。本実施例５では下側酸化膜４０４と窒化膜４０５、上側酸化膜４０６を連続成膜したが、これらの膜を別装置で形成しても良い。その場合、この方法を用いると下側酸化膜４０４の堆積を行わなくて良い分だけ工程は簡略化されるので有る。
【００９１】
この様に本発明に依り良質な半導体膜とＭＯＳ界面及びゲート絶縁膜が得られ、これらにドナー又はアクセプターとなる不純物を添加すると低抵抗の電気伝導膜が得られ、又これらを能動層半導体膜として用いると優良な薄膜半導体装置が得られるので有る。
【００９２】
【発明の効果】
以上述べて来た様に、本発明に依れば、良質な半導体膜をＥＣＲ−ＰＥＣＶＤ装置等の高価で面倒な装置を用いる事無く、通常の簡単な装置でしかも水素化処理を施す事無く簡単に得る事が可能になった。これに依り、優良なトランジスタ特性を有する薄膜半導体装置を大面積に均一に簡便な手法にて形成する事が可能となり、ＬＳＩの多層化や薄膜トランジスタを用いたアクティブマトリックス液晶ディスプレイの高性能化や低価格化を実現すると言う多大な効果を有する。
【００９３】
又、本発明に依り、ロードロック室を用いなくとも熱処理炉内やＣＶＤ装置を清浄に保つ事が可能となり、良質な膜作成等を極めて簡単に行える様になった。これに依りやはりＬＳＩや液晶ディスプレイ等の高性能化や低価額化を実現すると言う多大な効果を有する。
【００９４】
更に本発明により良質な半導体膜とＭＯＳ界面及びゲート絶縁膜が形成され、きわめて優良なトランジスタ特性を有する薄膜半導体装置を大面積に形成する事が可能となり、液晶ディスプレイ等の高性能化や低価額化を実現するという多大な効果を有する。
【図面の簡単な説明】
【図１】本発明の効果を示す図。
【図２】本発明の一実施例を示すシリコン薄膜半導体装置製造の各工程に於ける素子断面図。
【図３】本発明の一実施例を示すシリコン薄膜半導体装置製造の各工程に於ける素子断面図。
【図４】本発明の一実施例を示すシリコン薄膜半導体装置製造の各工程に於ける素子断面図。
【図５】エッチングの逆テーパーを説明する図。
【図６】エッチングの順テーパーを説明する図。
【符号の説明】
２０１…下地基板
２０２…下地保護膜
２０３…半導体膜
２０４…ゲート絶縁膜
２０５…ゲート電極
２０６…イオン注入
２０７…ソース・ドレイン領域
２０８…チャンネル領域
２０９…層間絶縁膜
２１０…ソース・ドレイン取り出し電極
３０１…下地基板
３０２…下地保護膜
３０３…非晶質半導体膜
３０４…ゲート絶縁膜
３０５…結晶化半導体膜
３０６…ゲート電極
３０７…イオン注入
３０８…ソース・ドレイン領域
３０９…チャンネル領域
３１０…層間絶縁膜
３１１…ソース・ドレイン取り出し電極
４０１…下地基板
４０２…下地保護膜
４０３…非晶質半導体膜
４０４…酸化膜
４０５…窒化膜
４０６…酸化膜
４０７…酸素イオン注入
４０８…結晶化半導体膜
４０９…ゲート電極
４１０…イオン注入
４１１…ソース・ドレイン領域
４１２…チャンネル領域
４１３…層間絶縁膜
４１４…ソース・ドレイン取り出し電極
【図１】
2004006830.tif 000004
【図２】
2004006830.tif 000005
【図３】
2004006830.tif 000006
【図４】
2004006830.tif 000007
【図５】
2004006830.tif 000008
【図６】
2004006830.tif 000009