(57)【要約】【課題】同時に複数の半導体デバイスの封止工程を行なうことができ、半導体デバイス内の気泡の発生を防止し、とくにフリップチップの半導体デバイスの封止工程において完全に半導体チップをカバーでき、フリップチップ、ワイヤーボンディング、ＴＡＢなどにおいての互換性を支持し、それにより半導体デバイスの生産歩留り、処理能力と寿命の向上、前記封止過程における設備コストの抑制を実現した半導体デバイスのアセンブリ法の提供する。【解決手段】本発明は封止剤を使用し、まず基板と個別に接続している半導体チップを各々含む複数の半導体デバイスを備えた特定封止エリア上の基板を提供し、つぎに、１ａｔｍ以下で、ステンシル印刷法を利用して、基板の特定封止エリアに過剰な封止剤を塗布し、さらに第２気圧下でもステンシル印刷法で、その特定封止エリアに過剰な封止剤を塗布する。最後に、１ａｔｍ以上の第３気圧下で、封止剤を硬化させる。【選択図】なし【特許請求の範囲】
【請求項１】
基板表面上の特定封止エリアに電気的に接続されている半導体チップを有する、複数の半導体デバイスを含んだ基板を製造する工程、
１ａｔｍ以下の第１気圧下で、特定封止エリアに封止剤を充填し、その後、特定封止エリアに過剰な封止剤を塗布する工程、
第１気圧より高い第２気圧下で、ステンシル印刷法により、さらに、特定封止エリアに過剰な封止剤を塗布する工程、および
１ａｔｍ以上の第３気圧下で封止剤を硬化させる工程、
からなる封止工程を用いた半導体デバイスのアセンブリ法。
【請求項２】
半導体チップと基板が、前記半導体チップと前記基板の間で所定の間隔を空けて配列された複数の導電バンプを使用したフリップチップ技術により、電気的に接続される請求項１記載の半導体デバイスのアセンブリ法。
【請求項３】
特定封止エリア上の封止剤が、半導体チップを完全にカバーする請求項１または２記載の半導体デバイスのアセンブリ法。
【請求項４】
特定封止エリア上の封止剤が、半導体チップ、基板および導電バンプによる隙間を充填する請求項２または３記載の半導体デバイスのアセンブリ法。
【請求項５】
特定封止エリア上の封止剤の厚さが、導電バンプと半導体チップの厚さの合計以上である請求項２、３または４記載の半導体デバイスのアセンブリ法。
【請求項６】
第１気圧が、０．１〜１０ｔｏｒｒの範囲とする請求項１、２、３、４または５記載の半導体デバイスのアセンブリ法。
【請求項７】
前記第３気圧が、３０ｋｇｆ／ｃｍ2以下である請求項１、２、３、４、５または６記載の半導体デバイスのアセンブリ法。
【請求項８】
前記第３気圧が、３〜１５ｋｇｆ／ｃｍ2である請求項１、２、３、４、５、６または７記載の半導体デバイスのアセンブリ法。
【請求項９】
第３気圧が、乾燥した空気、チッ素、または不活性ガスによって得られる請求項１、２、３、４、５、６、７または８記載の半導体デバイスのアセンブリ法。
【請求項１０】
表面に特定封止エリアとパッケージングユニットを有する基板、および複数の半導体チップを提供する工程、
半導体チップを各々パッケージングユニットに置き、その半導体チップを前記基板に電気的に接続させる工程、
１ａｔｍ以下の第１気圧下で、特定封止エリアに封止剤を充填し、その後、特定封止エリアに過剰な封止剤を塗布する工程、
第１気圧より高い第２気圧下で、ステンシル印刷法により、特定封止エリアに過剰な封止剤を塗布する工程、
１ａｔｍ以上の第３気圧下で前記封止剤を硬化させる工程、および
パッケージングユニットにしたがって、基板を複数の半導体デバイスに分ける工程、
からなる半導体デバイスのアセンブリ法。
【請求項１１】
半導体チップと基板が、半導体チップと基板の間で所定の間隔を空けて配列された複数の導電バンプを使用したフリップチップ技術により、電気的に接続される請求項１０記載の半導体デバイスのアセンブリ法。
【請求項１２】
特定封止エリア上の封止剤が、半導体チップを完全にカバーする請求項１０または１１記載の半導体デバイスのアセンブリ法。
【請求項１３】
特定封止エリア上の封止剤が、半導体チップ、基板、導電バンプによる隙間を充填する請求項１１または１２記載の半導体デバイスのアセンブリ法。
【請求項１４】
特定封止エリア上の封止剤の厚さが、導電バンプと半導体チップの厚さの合計以上である請求項１１、１２または１３記載の半導体デバイスのアセンブリ法。
【請求項１５】
第１気圧が、０．１ｔｏｒｒ〜１０ｔｏｒｒである請求項１０、１１、１２、１３または１４記載の半導体デバイスのアセンブリ法。
【請求項１６】
第３気圧が、３０ｋｇｆ／ｃｍ2以下である請求項１０、１１、１２、１３、１４または１５記載の半導体デバイスのアセンブリ法。
【請求項１７】
第３気圧が、３〜１５ｋｇｆ／ｃｍ2である請求項１６記載の半導体デバイスのアセンブリ法。
【請求項１８】
第３気圧が、乾燥した空気、チッ素、または不活性ガスによって得られる請求項１０、１１、１２、１３、１４、１５、１６または１７記載の半導体デバイスのアセンブリ法。
【請求項１９】
第２硬化プロセス工程を含む請求項１または１０記載の半導体デバイスのアセンブリ法。
【請求項２０】
複数のリードまたはボール状接合物を半導体デバイス上に形成する工程を含む請求項１または１０記載の半導体デバイスのアセンブリ法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスのアセンブリ法に関するものであり、とくに半導体デバイスのアセンブリ法においての封止剤に関するものである。
【背景技術】
【０００２】
図１（ａ）は、従来のフリップチップ（Flip Chip）技術により製造された複数の半導体デバイスである。その中の基板１００ａは複数のパッケージングユニット１１２ａを含んでおり、複数の半導体デバイスをパッケージする。フリップチップ技術とは、その名が示すとおりに、半導体チップ１０ａの表側を下方に向けて導電バンプ１２ａ上にセットし、封止剤１２０ａにより封止し、半導体チップ１０ａと基板１００ａを電気的に接続する技術である。しかしながら、基板１００ａが有機基板（organic substrate）であるとき、有機基板の熱膨張率（coefficient of thermal expansion、ＣＴＥ）の約１４〜１７ｐｐｍ／℃と、半導体チップ１０ａのシリコンウエハーのＣＴＥ（約４ｐｐｍ／℃）との差が激しいため、熱膨張と冷却収縮の温度周期の間、導電バンプ１２ａに無理な応力がかかってしまう。したがって、導電バンプ１２ａは加速度的に劣化する傾向にある。
【０００３】
よって、通常は、基板１００ａと半導体チップ１０ａの隙間をアンダーフィル（underfill）封止剤１２０ａで埋め、それにより圧力が封止剤上にも分散するので、導電バンプ１２ａが受ける応力を軽減すると共に、信頼性を高めている。よって、接点におけるひび（crack）を減少させ、そのひびによる亀裂がのびることも防止でき、導電バンプ１２ａの寿命も延ばすことができる。加えて、封止剤１２０ａは絶縁物質からなるので、接点間の不純物による漏電や導電なども防ぐことができる。統計によると、アンダーフィル（underfill）封止剤を使用したものは使用しないものよりも５〜１０倍信頼性が高いとされている。ゆえに、アンダーフィルは接合の信頼性を高め、フリップチップ技術プロセスにおいて欠かせないものとなっている。しかしながら、アンダーフィルのプロセスを実行するにおいて、生産速度の遅さなども非難されている。
【０００４】
現在、フリップチップパッケージにおける封止剤はほとんどがディスペンス（dispensing）方式を利用している。そのプロセスとして基板１００ａ上の半導体チップ１０ａの周縁に低粘着性の液体封止剤をディスペンスし、半導体チップ１０ａと基板１００ａ間のわずかな隙間に生じる毛細管圧力（capillary pressure）を駆動力とし、導電バンプ１２ａの隙間を埋める。しかしこの製造プロセスにはいくつかの欠点があり、第１として、毛管圧力により駆動した場合、充填の速度が遅く、その充填時間は、距離の２乗とほぼ正比例し、さらに、液体封止剤の温度にも依存するため、充填するのに数分から十数分かかる。第２に、１組のアンダーフィル充填設備は１回に１つの半導体チップ１０ａしかカプセル化することができず、もし同時に２つ、もしくはそれ以上の半導体チップ１０ａをカプセル化したい場合、多くのアンダーフィル充点設備を準備せねばならず、それによりコストがかかる。
【０００５】
その上、毛管圧力による駆動だけでは半導体チップと基板間のすべてのスペースを埋めるのは不充分であり、封止剤に気泡ができやすくなる。このような空隙は、フリップチップパッケージが圧力をかけられているときに圧力集中を、または熱処理時にポップコーン効果を生じさせてしまうため、フリップチップパッケージの方式をあきらめざるを得なくなる。
【０００６】
図１（ｂ）は、従来のワイヤーボンディング（wire bonding）技術により製造された半導体を示す図である。その中の基板１００ｂは複数のパッケージングユニット１１２ｂを含んでおり、複数の半導体デバイスをパッケージングする。半導体チップ１０ｄはパッケージングユニット１１２ｂに封止しており、それをもってワイヤー１２ｂと基板１００ｂは電気接続している。半導体チップ１０ｄとワイヤー１２ｄは封止剤１２０ｂによって覆われている。他にも、基板１００ｂをＴＡＢ（tape automatic bonding）形式の基板（未表示）に置き換え、ワイヤー１２ｄを他の導線（未表示）に代えて半導体チップ１０ｄと電気接続させることもできる。
【０００７】
フリップチップ技術のほかに、液体封止剤で、従来のワイヤーボンディングまたはＴＡＢ技術によりパッケージングされた半導体デバイスにモールディングプロセスを行なう場合、複数の半導体デバイスが同時にディスペンジングできるため、前記のような充填の遅さ、コスト増加などの問題は無く、チップと基板間だけにアンダーフィルが充填されるだけなので信頼性にかけるなどの欠点もないが、封止剤の中に気泡（void）が入りやすいという欠点がある。
【０００８】
図１（ｃ）は、スタックダイ（stack die）技術のマルチチップモジュール（multi-chip module、ＭＣＭ）の半導体デバイスを示す図である。その中の基板１００ｃは複数のパッケージングユニット１１２ｃを含んでおり、複数の半導体デバイスをパッケージングする。半導体チップ１０ｃは各パッケージングユニット１１２ｃに封止しており、導電バンプ１２ｃと基板１００ｃは電気接続している。半導体チップ１０ｄは、半導体チップ１０ｃ上に積み重ねられて封止しており、ワイヤー１２ｄと基板１００ｃは電気接続している。基板１００ｃと半導体チップ１０ｃ間の各導電バンプ１２ｃにより作られた空間にはアンダーフィル１２０ｃが充填されている。半導体チップ１０ｄ、ワイヤー１２ｄ、およびアンダーフィル封止剤１２０ｃは封止剤１２０ｄにより覆われている。他にも、基板１００ｃをフリップチップおよびＴＡＢおよびフリップチップ形式による基板（未表示）に置き換え、ワイヤー１２ｄを他の導線（未表示）に代えて半導体チップ１０ｄと電気接続させることもできる。
【０００９】
図１（ｃ）が示すＭＣＭ半導体デバイスの中で、複合フリップチップとワイヤーボンディングもしくはＴＡＢなど様々なパッケージング技術は、そのプロセスの複雑さ、製造プロセスの歩留り、産品の信頼性などさらに課題は多く残っている。同時に前記のフリップチップパッケージングプロセス中におけるアンダーフィルの充填の遅さ、設備コスト、半導体チップとアンダーフィルの接合および気泡等の問題以外にも、前記の従来のワイヤーボンディングまたはＴＡＢ等のパッケージング技術にも封止剤の気泡残留等の問題が発生する。さらに封止剤１２０ｄとアンダーフィル１２０ｃには境界面が存在し、その接合における点でまた半導体デバイス製造の歩留りと信頼性に影響をおよぼす原因となっている。
【００１０】
前記の半導体デバイス内における気泡の問題は、既に多くの文献により解決方法が提案されている。例の１つとして、チップと基板の間を液体封止剤で封止してから、静水圧などの一様な力を利用して間隙や気泡を除去するという方法があげられている。しかしながら、前記の方法を応用しても生産率の遅さなどは改善できず、またこの技術は、圧力を加えた場合による封止剤の流動を制御する新たなモジュールを必要とし、コスト面に問題が発生する。かつ、この方法はアンダーフィルの製造過程においてのみしか応用できない（例えば、特許文献１、２参照）。
【００１１】
別の例では、チップを囲むような特殊なモールドにより、高圧力あるいは高温でチップをキャビティ内に封止剤を注入する方法およびそのデバイスが開示されている。しかしながらこのモールドは、封止されるチップのサイズにあわせて特別に設計しなければならないのでコストがかかる。さらに、この方法は１回に１つのチップにしか封止剤を充填できないため、処理能力に欠ける（例えば、特許文献３参照）。
【００１２】
また別の例では、金属薄膜を基板と接続しているフリップチップに設置し、つぎに、金属薄膜、フリップチップ、および基板間に空間を形成するため金属薄膜に圧力を加え、圧力下で封止剤を空間に充填させる。この金属薄膜は厚さ０．０１ｍｍ〜０．１ｍｍからなり、１００ｐｓｉを上回る縮圧に耐えうることができる。しかしながら、この封止剤もディスペンス方式を利用しているのでやはり工程において生産率の遅さが指摘できる。また、金属薄膜のコストは非常に高く、圧力の下では歪んでしまう可能性もあり、フリップチップの均一性に悪影響をおよぼす。なお、この方法も１回につき充填できるのは１つのチップのみなので処理能力に問題が発生する（例えば、特許文献４参照）。
【００１３】
つぎの例では、準常圧下において流動性のある封止剤をアセンブリに注入し、封止剤注入工程の完了後にアセンブリを高圧下に移動させて、アセンブリを高度に維持した後、封止剤を硬化させるというマイクロエレクトロニクスのアセンブリを封止する方法が提案されている。しかしながら、この封止剤もディスペンス方式を利用しているのでやはり生産率の遅さが改善できない。さらに、使用される封止剤の量は半導体デバイスから溢れ出さないよう精確に制御されなければならない。また、各半導体チップの大きさに特別にあわせて設計された型を必要とするので、コストがかかってしまう（例えば、特許文献５参照）。
【００１４】
また、他の例では、移動可能な密封の方式で半導体デバイスと基板を封止する方法とデバイスが提供されているが、さらに圧力の差によって半導体デバイスと基板の隙間を封止剤で充填する方法を提供している。圧力の差は真空により発生する。しかしながら、この封止剤もまたディスペンス方式を利用しているため、生産率が遅い。またこの圧力差だけでは、半導体デバイスと半導体チップの隙間に完全に充填させることができない。加えて、移動可能な密封空間は連続して大量生産する方式に向いていない（例えば、特許文献６参照）。
【００１５】
またつぎの例では、まず第１チャンバーを真空にして、大気下で第２チャンバーの中へ半導体チップパッケージを置く。後に第２チャンバーを真空にして半導体チップパッケージを真空になった第１チャンバーへ移動させ、第１チャンバー内の半導体チップパッケージの周縁に封止剤をディスペンスし、第３チャンバーを真空にし、半導体チップパッケージを第１チャンバーから第３チャンバーに移動させる。そして第３チャンバーを大気中に開放し、勢いにより封止剤を半導体チップパッケージ内に挿入する。しかしながら、この封止剤もまたディスペンス方式を利用しており、生産率はやはり遅い。加えて、複数の半導体チップパッケージが同時に封止されるとき、処理能力が低いだけでなく、封止の工程も遅くまた複雑である。その上、半導体チップと大気中の半導体チップパッケージ中の基板との隙間を完全に埋めることは不可能である（例えば、特許文献７参照）。
【００１６】
前記の公知の技術のうち、同時に複数の半導体デバイスを封止することができ、半導体デバイス内の気泡の発生を防止でき、かつ半導体チップを完全に覆い、フリップチップ型の半導体デバイス（アンダーフィル）を封止することができるものはないため、同時に半導体チップをカバーすることができ、またフリップチップ、ワイヤーボンディング、ＴＡＢ、その他アセンブリ技術すべてが使用できるわけではない。
【００１７】
【特許文献１】米国特許第５８３４３３６号
【特許文献２】米国特許第６１０７１２３号
【特許文献３】米国特許第６０００９２４号
【特許文献４】米国特許第６１８７６１３号
【特許文献５】米国特許第６０４６０７６号
【特許文献６】米国特許第６２５５１４２号
【特許文献７】米国特許第６２８４１７３号
【発明の開示】
【発明が解決しようとする課題】
【００１８】
よって、本発明の主要な目的は、半導体デバイスのアセンブリ法の提供であり、同時に複数の半導体デバイスの封止過程を行なうことができ、半導体デバイス内の気泡の発生を防止し、とくにフリップチップの半導体デバイスの封止過程において完全に半導体チップをカバーできる。またフリップチップ、ワイヤーボンディング、ＴＡＢなどすべてのアセンブリ技術においての互換性を支持している。それによって半導体デバイスの生産歩留り、および処理能力と寿命の向上、封止設備のコストの抑制を実現したアセンブリ法を提供する。
【課題を解決するための手段】
【００１９】
前記の目的を達成するために、本発明は封止剤を使用した半導体アセンブリ法を提供する。まず第１に、表面の特定封止エリアと電気接続している半導体チップを各々含む複数の半導体デバイスを備えた基板を提供する。
【００２０】
第２に、およそ１ａｔｍより低い第１気圧下で、ステンシル印刷（stencil printing）法を利用して、前記基板の前記特定封止エリア上における過剰な封止剤を塗布する。つぎに、第１気圧より大きい第２気圧下で、ステンシル印刷法を用いて、その充填されていない特定封止エリアに過剰な封止剤を塗布する。最後に、およそ１ａｔｍより大きい第３気圧下で、封止剤を硬化させる。
【００２１】
すなわち、本発明は、表面上の特定封止エリアと電気接続されている半導体チップとをそれぞれ有する半導体デバイスを含んだ基板を提供する工程と、
前記特定封止エリアに封止剤を充填し、１ａｔｍ以下の第１気圧下で、前記特定封止エリアに過剰な封止剤を塗布する工程と、
前記第１気圧より高い第２気圧下で、ステンシル印刷法により、充填されていない前記特定封止エリアに過剰な封止剤を塗布する工程と、
１ａｔｍ以上の第３気圧下で前記封止剤を硬化させる工程を含む、封止工程に適用される半導体のアセンブリ法に関する。
【００２２】
前記の各半導体チップと前記基板は、前記半導体チップと前記基板の間で所定の間隔を空けて配列された複数の導電バンプを使用したフリップチップ技術により、電気接続されることが好ましい。
【００２３】
前記特定封止エリア上の前記封止剤は、完全に前記半導体チップをカバーすることが好ましい。
【００２４】
前記特定封止エリア上の前記封止剤は、さらに前記の各半導体チップと前記基板の隙間と前記導電バンプ間の間隔とを充填することが好ましい。
【００２５】
前記特定封止エリア上の前記封止剤の厚さは前記導電バンプと前記半導体チップの厚さの合計と同じかまたはそれ以上であることが好ましい。
【００２６】
前記第１気圧は０．１ｔｏｒｒ〜１０ｔｏｒｒの範囲とすることが好ましい。
【００２７】
前記第３気圧は３０ｋｇｆ／ｃｍ2以下であることが好ましい。
【００２８】
前記第３気圧は３ｋｇｆ／ｃｍ2〜１５ｋｇｆ／ｃｍ2の範囲とすることが好ましい。
【００２９】
前記第３気圧は、乾燥した空気、チッ素、または不活性ガスによって得られることが好ましい。
【００３０】
また、本発明は、表面に特定封止エリアとパッケージングユニットとを有する基板、および複数の半導体チップを提供する工程と、
前記半導体チップを各々前記パッケージングユニットに置き、その半導体チップを前記基板に電気接続させる工程と、
前記特定封止エリアに封止剤を充填し、１ａｔｍ以下の第１気圧下で、前記特定封止エリアに過剰な封止剤を塗布する工程と、
前記第１気圧より高い第２気圧下で、ステンシル印刷法により、充填されていない前記特定封止エリアに過剰な封止剤を塗布する工程と、
１ａｔｍ以上の第３気圧下で前記封止剤を硬化させる工程と、
前記パッケージングユニットにしたがって、前記基板を複数の半導体デバイスに分ける工程とを含む、半導体デバイスのアセンブリ法に関する。
【００３１】
各半導体チップと前記基板は、前記半導体チップと前記基板の間で所定の間隔を空けて配列された複数の導電バンプを使用したフリップチップ技術により、電気接続されることが好ましい。
【００３２】
前記特定封止エリア上の前記封止剤は、完全に半導体チップをカバーすることが好ましい。
【００３３】
前記特定エリア上の前記封止剤は、さらに前記の各半導体チップと前記基板の隙間と前記導電バンプ間の間隔とを充填することが好ましい。
【００３４】
前記特定封止エリア上の前記封止剤の厚さは前記導電バンプと前記半導体チップの厚さの合計と同じかまたはそれ以上であることが好ましい。
【００３５】
前記第１気圧は０．１ｔｏｒｒ〜１０ｔｏｒｒの範囲であることが好ましい。
【００３６】
前記第３気圧は３０ｋｇｆ／ｃｍ2以下であることが好ましい。
【００３７】
前記第３気圧は３ｋｇｆ／ｃｍ2〜１５ｋｇｆ／ｃｍ2の範囲であることが好ましい。
【００３８】
第３気圧は、乾燥した空気、チッ素、または不活性ガスによって得られることが好ましい。
【００３９】
前記封止剤を完全に硬化させるための第２硬化プロセスを行なう工程をさらに含むことが好ましい。
【００４０】
さらに複数のリードまたはボール状接合物を半導体デバイス上に形成する工程を含むことが好ましい。
【発明の効果】
【００４１】
本発明の方法は同時に複数の半導体デバイスにモールド工程を行なうことができ、気泡の混入を防止でき、封止剤で完全に半導体チップをカバーすることができる。とくにフリップチップタイプのものにおいて、処理能力の改善、生産性と寿命の向上、より確かな信頼性および封止デバイスのコストの減少などが可能になる。
【発明を実施するための最良の形態】
【００４２】
本発明で使用する半導体チップと基板は、フリップチップ技術、ワイヤーボンディング技術により電気的に接続されることが好ましい。
【００４３】
本発明で使用する封止剤は、ステンシル印刷法により塗布することができるものであれば特に限定されるものではなく、液状であればよい。
【００４４】
封止剤の材質は、熱硬化性樹脂からなるものであり、製造する半導体デバイスに適したものを使用することができる。具体的には、エポキシ樹脂および無機粉体からなるものなどがあげられる。
【００４５】
封止剤の粘度は、ステンシル印刷法により塗布することができればよく、２５℃において、ブルックフィールド粘度計（ＨＢタイプ、スピンドルＮｏ．２９）で１００００〜２００００ｃｐｓが好ましい。粘度が１００００ｃｐｓ未満であると、封止剤がオーバーフローし易くなるため、厚さと面積が制御できなくなる傾向があり、２００００ｃｐｓをこえると、封止剤の厚さが不均一となって、気泡除去が困難になる傾向がある。
【００４６】
前記封止剤を、１ａｔｍ以下の第１気圧下において特定の封止エリアに塗布する方法および充填する方法としては、ステンシル印刷法などがあげられる。
【００４７】
また、本発明で使用するステンシル印刷について、そのステンシルの材質は、とくに限定されず、金属または合金があげられる。またその厚みは、所望の封止剤厚さになるように、適宜設定すればよい。
【００４８】
前記封止剤により、半導体チップが完全にカバーされていることが好ましく、また、各半導体チップ、基板、導電バンプ間の隙間が充填されていることが好ましい。
【００４９】
このように特定封止エリア上に充填または塗布された封止剤の厚さは、オーバーコーティングの方式によるため、チップより薄い厚さとすることはできず、チップよりも薄ければ、印刷工程の実行が不可能になるという点で、前記導電バンプと前記半導体チップの厚さの合計以上であることが好ましい。
【００５０】
前記導電バンプは、金属または共晶はんだなどの共晶材料などからなるものとすることができるが、これらに限定されることはなく、フリップチップのバンプに適用可能なものであればよい。
【００５１】
本発明で使用する第１気圧は、１ａｔｍ以下であり、好ましくは０．１〜１０ｔｏｒｒである。
【００５２】
第２気圧は、第１気圧より少しでも高い気圧であればよく、特に限定されるものではない。
【００５３】
第３気圧は、１ａｔｍ以上であり、好ましくは３０ｋｇｆ／ｃｍ2以下、より好ましくは３〜１５ｋｇｆ／ｃｍ2である。
【００５４】
前記第３気圧に加圧するために使用される気体としては、安全性の点で、乾燥した空気、チッ素、または不活性ガスが好ましく、とくに乾燥した空気が好ましい。
【００５５】
前記充填および塗布された封止剤を硬化させる工程（第１硬化プロセス）は、第３気圧で加圧しながら、加熱することにより行われる。その加熱条件は、封止剤の特性により設定されるが、１００℃で、１時間加熱することが好ましい。前記第１硬化プロセスが終了した後、前記封止剤を完全に硬化させるために、さらに、第２硬化プロセスとして、常圧の下、１５０℃で、３時間加熱することが好ましい。
【００５６】
本発明についての目的、特徴、長所が一層明確に理解されるよう、図面を参照しながら、詳細に説明する。
【００５７】
実施の形態１
本発明の態様は、フリップチップボールグリッドアレイ（flip chip ball grid array、ＦＣＢＧＡ）の半導体デバイスを示すものである。しかし、本発明の半導体デバイスのアセンブリ法とその工程を説明するとき、それはＦＣＢＧＡに限られたものではなく、本発明のワイヤーボンディング、ＴＡＢ、ＢＧＡ、またはノンリードタイプのＱＦＮなどを使用することができる。
【００５８】
ステップ１
図２（ａ）は、有機またはセラミック基板１００、およびその基板１００上に設けられ複数のパッケージングユニット１１２を含む特定封止エリア１１０を示す。基板１００は、図２（ａ）中の矢印の方向から展開すると図２（ｂ）のようになるが、本発明の態様１が使用する基板１００のパッケージングユニット１１２の数量や配列方式は、図２（ｂ）に限られたものではなく、当業者はそれを適宜変化させることが可能である。図２（ａ）は、複数の半導体チップ１０を示しており、各々所定の間隔で配列されている導電バンプ１２を有している。半導体チップ１０および導電バンプ１２をパッケージングユニット１１２に正確に位置合わせした後に、半導体チップ１０の各々の下方部分が基板１００上に封止される。当業者であれば、パッケージングユニットの配列および数量を適宜変更できる。また、導電バンプ１２を、半導体チップ１０上にではなく、基板１００上に予め形成することも可能である。
【００５９】
ステップ２
図２（ｃ）は、基板１００に電気接続され、固定された半導体チップ１０を示す図である。その固定の工程は、はんだ（solder paste）（未表示）、またはフラックス（flux）（未表示）をパッケージングユニット１１２内の予め決められた位置に形成してから、半導体チップ１０と導電バンプ１２とを各々のパッケージングユニット１１２内で位置あわせし、基板１００上に半導体チップ１０に置く。つぎに、リフロー工程により導電バンプおよび半導体チップ１０を基板１００に電気接続し、固定する。
【００６０】
ステップ３
図２（ｄ）は、基板１００を封止装置５０内の平台５２に設置しているのを示す図である。ステンシル７０は平台５２と基板１００の上に位置しており、ステンシル７０の開口７２により、図２（ａ）に示すような特定封止エリア１１０は露出している。封止装置５０内の気圧を、第１気圧とし、およそ０．１〜１０ｔｏｒｒとする。封止装置５０内の気圧が設定値まで達し安定したとき、ステンシル印刷によりワイパー６０を使用して、ステンシル７０に置かれた封止剤１２０を、Ａ方向に動かして開口７２を通過させ、基板１００上に塗布する。そのステンシル７０は、通常金属または合金からなり、その厚さ、大きさ、数量、開口７２の配列方式などは基板１００の設計や、特定封止エリアの配置、数量、および基板１００上に使用された封止剤１２０の厚さなどにより、変化させることが可能である。
【００６１】
封止剤１２０の主要な材質は、半導体アセンブリにおいての要求に応えることができうる物ならばとくに制限はない。
【００６２】
ステップ４
図２（ｅ）は、ワイパー６０と封止剤１２０の一部分とをステンシル７０のもう一方の辺に移動させた図である。たとえば導電バンプ１２の隙間など、基板１００を覆う封止剤１２０内にも気泡１２２が発生する。封止装置５０内の気圧は、第１気圧より高いものに設定し、それを第２気圧とする。封止装置５０内の気圧が設定値まで達し安定したとき、気泡１２２は縮小しまたは消去する。気泡が消失したことによって、本来気泡のあった基板１００上の封止剤１２０の上方にくぼみ１２４が現れる。そのため、再びワイパー６０を使用してステンシル７０上に残留した封止剤１２０をＢ方向へ移動させ、開口７２を通過させた後、基板１００上の封止剤１２０の表面を平らにする。
【００６３】
また、基板１００上の封止剤１２０の厚さは、ステンシル７０の厚さを、大体において導電バンプ１２と半導体チップ１０を足したものと同じとすることにより、半導体チップ１０の表面を露出させることもできるし、ステンシル７０の厚さを導電バンプ１２と半導体チップ１０を足し合わせた厚さより厚くすることで、半導体チップ１０を完全にカバーすることができる。
【００６４】
ステップ５
図２（ｆ）は、ワイパー６０とステンシル７０を取り除いたものを示す図である。このとき、基板１００上の封止剤１２０の表面はおおかた平らであり、内部の気泡１２２はほとんどが消失しているので、残留している気泡１２２はごくわずかなものである。
【００６５】
ステップ６
図２（ｇ）では、少なくとも１つのマガジン（magazine）（未表示）により、複数ロットの基板１００を輸送し、つぎに、圧力オーブン（pressure oven）（未表示）または圧力チャンバー（pressure chamber）内に入れる。その中の気圧は１気圧よりも高く、３０ｋｇｆ／ｃｍ2よりも低い第３気圧にし、加えて第３気圧は３ｋｇｆ／ｃｍ2〜１５ｋｇｆ／ｃｍ2の範囲が好ましく、残留した気泡１２２を除去する。基板を取り巻く気体は、乾燥した空気（dry air）、チッ素（Ｎ2）、不活性ガス（inert gases）等が好ましい。
【００６６】
前記ガスにより加圧して、封止剤を硬化するプロセスが行なわれる。硬化のパラメータは封止剤１２０の特性により設定されるため、その封止剤１２０は硬化され、高い弾力性と化学安定性、気密性を備えた絶縁体であるモールド化合物１２６となる。
【００６７】
加えて、モールド化合物１２６中の気泡１２２が第３気圧による処置後に完全に除去されているため、後のプロセスにおいて、気泡による信頼性への影響がない。
【００６８】
ステップ７
図２（ｈ）によると、基板１００の反対側の面に複数のボール状接合物１３０を形成する必要があるときは、基板１００を上下裏返し、接合物１３０は、はんだ（未表示）もしくはフラックス（flux）（未表示）により基板１００の別の表面上の特定位置に形成され、はんだ、もしくはフラックス上に直径が一定値であるはんだボール（solder ball）（未表示）をそれぞれに設置し、リフロー工程によって基板１００上にはんだボールを固定させてボール状接合物１３０を形成する。
【００６９】
ステップ８
図２（ｉ）は、図２（ａ）で表示されたパッケージングユニット１１２にしたがって、ブレード８０により基板１００を切断して、図２（ｊ）に示すようなＦＣＢＧＡタイプの半導体デバイス１５０を形成することを示す図である。
【００７０】
この態様では、基板１００がＱＦＮタイプのリードフレームであった場合、ステップ７は実行されない。
【００７１】
さらに、ステップ６後に、さらに硬化プロセスを行なうと、モールド化合物１２６は完全に硬化する。このプロセスは、必要ならば、ステップ６と同じ条件、もしくは１気圧下において行われる。
【００７２】
この態様によると、本発明の方法は複数の半導体デバイスに同時に封止プロセスを施すことが可能であり、気泡の混入も防止でき、封止プロセス時に半導体チップを完全にカバーでき、それにより処理能力の改良、生産歩留りや寿命の向上、コストの減少などが可能になる。
【００７３】
実施の形態２
本発明の態様２では、ＭＣＭ型の半導体デバイスとその方法を提供する。
【００７４】
ステップ１
図３（ａ）では、基板２００が示されており、それは有機もしくはセラミック基板である。基板２００は、複数のパッケージングユニット２１２を表面に備える特定封止エリア２１０を含んでいる。矢印方向からの展開図は図２（ｂ）中の基板１００と類似しているので、ここには表示しない。本発明の態様２で使用する基板２００のパッケージングユニット２１２の数量および配列方式は、あくまでも例証であり、これに限られたものではない。よって当業者であれば変化を加えることが可能である。
【００７５】
図３（ａ）は、能動面（active surface）に個別に一定の間隔で配列された複数の導電バンプ２２を含む半導体チップ２０を示す。半導体チップ２０と導電バンプ２２をそれぞれパッケージングユニット２１２内で位置合わせした後、半導体チップ２０を各々基板２００に、より正確にはパッケージングユニット２１２に置く。
【００７６】
当業者であれば、導電バンプ２２の数量および配列方式の変更が可能で、導電バンプ２２を、半導体チップ２０を形成するより先に、基板２００上に形成させることも可能である。
【００７７】
ステップ２
図３（ｂ）は、基板２００上に半導体チップ２０が電気接続し、固定されているのを示す図である。その固定方式は、はんだ（未表示）もしくはフラックス（flux）（未表示）により各パッケージングユニット２１２の特定の位置に固定され、半導体チップ２０と導電バンプ２２をそれぞれパッケージングユニット２１２内で位置合わせした後、基板２００上に半導体チップ２０を置き、導電バンプのリフロー工程により、半導体チップ２０と基板２００とを電気的に接続し、固定する。
【００７８】
ステップ３
図３（ｃ）では、複数の半導体チップ３０が示されている。半導体チップ３０は、それぞれ上面が能動面である半導体チップ２０に置かれている。半導体チップ３０は個別にワイヤー３２をもって基板２００に電気接続されている。ワイヤー３２の材質は通常、微量元素を加えられた金合金（Au-based alloy）からなり、それによりワイヤー３２の物理特性を調整する。あるいは、ワイヤー３２はアルミニウム合金からなる場合もある。
【００７９】
当業者であれば、半導体デバイスのスタックダイの数の変更も可能であり、また、ワイヤーボンディング法ではなく、ＴＡＢもしくは他の方法を用いることもできる。
【００８０】
ステップ４
図３（ｄ）では、基板２００は封止装置５０内の平台５４に置かれており、ステンシル９０は平台５４と基板２００上に設置され、ステンシル９０の開口９２は、図３（ａ）に示すような特定封止エリア２１０を露出している。
【００８１】
封止装置５０内の気圧を１ａｔｍ以下の第１気圧とし、０．１〜１０ｔｏｒｒであるのが好ましい。封止装置５０内の気圧が設定値に達し安定したとき、ステンシル印刷法によりワイパー６０をＡ方向に移動して、開口９２を通過させることで、ステンシル９０上の封止剤２２０を基板２００上に塗布する。ステンシル９０の材質は通常金属または合金からなる。ステンシルの厚さ、大きさ、数量および開口９２の配列方式は、基板２００の設計方式、特定封止エリアの大きさ、数量と配列方式および基板２００上に形成される封止剤２２０の厚さにより決定される。封止剤２２０を構成する材質は、半導体デバイスの特性、要求により決定される。
【００８２】
ステップ５
図３（ｅ）は、ワイパー６０と封止剤２２０の一部分とを、ステンシル９０をもう一方の辺に移動させた図である。たとえば導電バンプ２２との隙間など、基板２００上の封止剤２２０内にも気泡２２２が発生する。封止装置５０内の気圧は、第１気圧より大きい第２気圧に設定され、封止装置５０内の気圧が設定値の第２気圧に達し安定したとき、気泡２２２は縮小または消失する。気泡２２２が消失したことにより、くぼみ２２４が基板２００上の封止剤２２０の上方に現れる。そこで再びワイパー６０をＢ方向に動かし、開口９２を通過させ、封止剤２２０を基板２００の表面を平らにする。
【００８３】
加えて、基板２００上の封止剤２２０は、半導体チップ３０とワイヤー３２を完全にカバーしていなければならない。
【００８４】
ステップ６
図３（ｆ）はワイパー６０とステンシル９０を取り除いたのを示す図である。
【００８５】
基板２００上の過剰な封止剤２２０中の気泡２２２の大部分は消失し、残留しているのはごくわずかである。
【００８６】
ステップ７
図３（ｇ）では、少なくとも１つのマガジン（magazine）（未表示）により、複数ロットの基板２００を輸送し、つぎに、圧力オーブン（pressure oven）（未表示）または圧力チャンバー（pressure chamber）内に入れる。その中の気圧は１ａｔｍ以上であり、３０ｋｇｆ／ｃｍ2よりも低い第３気圧にし、加えて第３気圧は３ｋｇｆ／ｃｍ2〜１５ｋｇｆ／ｃｍ2の範囲が好ましく、残留した気泡２２２を除去する。基板を取り巻く気体は乾燥した空気（dry air）、ニトロゲン（Ｎ2）、不活性ガス（inert gases）等が好ましい。
【００８７】
前記ガスにより加圧するのと同時に、封止剤の硬化プロセスを行なうことができる。硬化のパラメータは封止剤２２０の特性により設定される。封止剤２２０は硬化されると、高い弾力性と化学安定性、気密性を備えた絶縁体であるモールド化合物２２６となる。
【００８８】
加えて、第３気圧によりモールド化合物２２６内の気泡２２２が完全に除去されるため、後のプロセスにおける信頼性の心配は無くなる。
【００８９】
ステップ８
図３Ｈでは、基板２００は裏返され、基板２００のもう一方の面の特定の位置には、複数のボール状接合物２３０が形成されている。ボール状接合物２３０は、はんだ（未表示）またはフラックス（flux）（未表示）により基板２００の別の表面上の特定の位置に形成されており、はんだもしくはフラックス上に一定の直径のはんだボール（未表示）が設置され、リフロー工程により、はんだボールを基板２００に固定させてボール状接合物２３０が形成される。
【００９０】
ステップ９
図３（ｉ）は、図３（ａ）に表示されるパッケージングユニット２１２にしたがって、ブレード８０を利用して基板２００を切断し、図３（ｊ）に示すようなＭＣＭタイプの半導体デバイス２５０を形成するのを示す図である。
【００９１】
基板２００がＱＦＮのリード・フレームタイプであったとき、態様２のステップ８は実行されない。
【００９２】
加えて、ステップ７後にさらに硬化プロセスを行なうと、モールド化合物２２６はより完全に硬化する。この追加の硬化プロセスはステップ７もしくは１気圧の条件下でも行なうことができる。
【００９３】
ＭＣＭタイプの半導体デバイスは、スタックダイ技術による半導体デバイス２５０に限られたものではなく、よって図３（ｋ）に示すスタックダイによらない半導体デバイス２６０でもよい。当業者であれば各状況下においてスタックダイもしくはそうではない半導体チップを設置したＭＣＭ半導体デバイスを設計できる。
【００９４】
本発明の態様１および態様２により、本発明の半導体デバイスのアセンブリ法および本発明のすべての目的は達成される。
【実施例】
【００９５】
以下の実施例中で、本発明の方法による３組のＦＣＢＧＡタイプ半導体デバイスは、確実に半導体デバイスの接合部分に発生する気泡を防止できる。この場合の半導体デバイスは、フリップチップタイプ、ワイヤーボンディングタイプ、ＴＡＢまた他の物も含まれる。
【００９６】
以下の実施例において、その製造プロセスはＦＣＢＧＡタイプによるものなので前記の態様１にしたがい実施する。実施例１と実施例２は実験的グループとし、態様１に基づいて行なう。比較例１は、完全に態様１にしたがったものではない。実施例１と実施例２におけるパラメーターは、すべての可能なパラメーターであり、これらに限られるものではない。また、この技術は必要に応じた変更が可能である。
【００９７】
（気泡観察）
非接触三次元測定器（Ｓｍａｒｔ  Ｓｃｏｐｅ  ＭＶＰ２００、オージーピー社（Ｏｐｔｉｃａｌ  Ｇａｇｉｎｇ  Ｐｒｏｄｕｃｔｓ  Ｉｎｃ．）製）を用いて、半導体デバイスのチップの背面から気泡を観察した。
【００９８】
実施例１
面積が約４０ｍｍ×４０ｍｍの特定封止エリア、３×３にアレイ配列された９個のパッケージングユニットを含む第１基板を使用した。また、使用した半導体チップは、Ｉ／Ｏ数８１個の導電バンプ（素材：共晶はんだ）を有している。つぎに、本発明の態様１のステップ１〜８を実行した。ステップ３において、使用するステンシル（素材：ステンレス）の開口のサイズはおよそ４０ｍｍ×４０ｍｍであり、ステンシルの厚さはおよそ０．８ｍｍである。ここで使用する液体封止剤は、松下電工株式会社（ＭＥＷ）製のＣＶ−５４００Ａ（エポキシ樹脂、無機粉体からなる封止剤）であり、その粘度は、２５℃において、およそ１２０Ｐａ．ｓであった。前記の第１基板に、第１気圧約０．７ｔｏｒｒ、第２気圧は０．７ｔｏｒｒ以上で、テフロン（登録商標）素材のワイパーを使用して、ステンシル印刷を施した。ステップ６を実行する前に、第１基板上の過剰の封止剤中における気泡の位置と分布を観察し記録した。ステップ６では、第３気圧を約５ｋｇｆ／ｃｍ2に設定し、第１基板を、加圧気体に乾燥した空気を使用した圧力オーブンに入れた。さらに第１硬化プロセスとして、この加圧の間中、約１００℃で約１時間加熱した。第１硬化プロセスが終了した後、第１基板を一般的なオーブンに移し、第２硬化プロセスとして、気圧１ａｔｍの下、約１５０℃で約３時間加熱した。つぎに、気泡の位置と分布を再び観察した。続いて、ステップ７において、基板にボール状接合物を形成したのち、ステップ８において、前記パッケージングユニットにしたがって、ブレードを使用して基板を９個の半導体デバイスに分けた。
【００９９】
実施例２
面積が約４０ｍｍ×４０ｍｍの特定封止エリア、３×３にアレイ配列された９個のパッケージングユニットを含む第２基板を使用した。また、使用した半導体チップは、Ｉ／Ｏ数８１個の導電バンプ（素材：共晶はんだ）を有している。つぎに本発明の態様１のステップ１〜８を実行する。ステップ３では、使用するステンシル（素材：ステンレス）の開口の大きさは、約４０ｍｍ×４０ｍｍで、ステンシルの厚さはおよそ０．８ｍｍである。ここで使用する液体封止剤は前記のＭＥＷ社製のＣＶ−５３５１Ａであり、その粘度は２５℃において、およそ３０Ｐａ．ｓからなる。第２基板にステンシル印刷を実行するときの第１気圧は約０．７ｔｏｒｒ、第２気圧は０．７ｔｏｒｒ以上で、テフロン（登録商標）製のワイパーを使用した。ステップ６を実行する前に、第２基板上の封止剤における気泡の位置と分布を観察し、記録した。ステップ６では、第２基板を、第３気圧を約５ｋｇｆ／ｃｍ2に設定し、加圧気体に乾燥した空気を使用した圧力オーブンに入れた。さらに、第１硬化プロセスとして第２基板の加圧の間中、約１００℃で約１時間加熱した。第１硬化プロセス終了後、第２基板を一般のオーブンに移し、第２硬化プロセスとして気圧１ａｔｍの下、約１５０℃で約３時間加熱した。その後気泡の位置と分布を再び観察した。続いて、ステップ７において、基板にボール状接合物を形成したのち、ステップ８において、前記パッケージングユニットにしたがって、ブレードを使用して基板を９個の半導体デバイスに分けた。
【０１００】
比較例１
面積が約４０ｍｍ×４０ｍｍの特定封止エリア、３×３にアレイ配列された９個のパッケージングユニットを含む第３基板を使用した。また、使用した半導体チップは、Ｉ／Ｏ数８１個の導電バンプ（素材：共晶はんだ）を有している。ステップは、本発明の態様１のステップ１〜８にしたがって実行される。ステップ３において、ステンシル（素材：ステンレス）の開口のサイズは、約４０ｍｍ×４０ｍｍであり、ステンシルの厚さは約０．８ｍｍである。ここで使用される封止剤は前記のＭＥＷ社製のＣＶ−５３５１Ａであり、その粘度は、２５℃において、およそ３０Ｐａ．ｓである。第３基板にステンシル印刷を実行するときの第１気圧約０．７ｔｏｒｒで、第２気圧は０．７ｔｏｒｒ以上で、テフロン（登録商標）素材のワイパーを使用して、ステンシル印刷を施した。ステップ６を実行する前に、第３基板上の封止剤中における気泡の位置と分布を観察、記録した。ステップ６では、第１硬化プロセスとして、第３基板を、第３気圧１ａｔｍに設定した一般のオーブンに入れ約１００℃で約１時間加熱した。つぎに、第２硬化プロセスとして約１５０℃で約３時間加熱した。後に気泡の位置と分布を再び観察した。
【０１０１】
図４（ａ）と図４（ｂ）は本発明の実施例１の実験結果を撮影した写真である。
【０１０２】
図４（ａ）はステップ６実行前の気泡を表示したものであり、図４（ｂ）は後にその気泡が除去されたことを表示しており、よって本発明の方法は半導体デバイスのモールド化合物中の気泡除去に有効であることを立証している。
【０１０３】
図５（ａ）と図５（ｂ）は本発明の実施例２の実験結果を撮影した写真である。その中で、実施例１と実施例２の相違点は、封止剤にあり、実施例１の封止剤の粘度は１２０Ｐａ．Ｓで、実施例２の３０Ｐａ．Ｓを上回っている。図５（ａ）が表示するのはステップ７実行前の気泡の状態であり、図４（ａ）のものより小さく、図５（ｂ）は後にその気法が除去されたことを表示しており、やはり本発明の方法が半導体デバイスのモールド化合物中の気泡除去に有効であると立証することに成功している。
【０１０４】
図６は比較例１の実験結果を撮影した写真である。その中で、比較例１と実施例１の相違点は、比較例１の第３基板上の過剰な封止剤が態様１のように加圧されていない点にある。よってステップ６後も気泡状態に改善が見られず、硬化されてモールド化合物となった後も気泡が残ってしまう。
【０１０５】
本発明の実施例の結果は半導体の封止剤中の気泡発生を防止するのに有効的であると言え、よって本発明の目的を達成できる。
【０１０６】
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神および範囲を逸脱しない限りにおいては、当業者であれば行ない得る少々の変更や修飾を付加することは可能である。したがって、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
【図面の簡単な説明】
【０１０７】
【図１（ａ）】従来の半導体デバイスの切断面を示す図である。
【図１（ｂ）】従来の半導体デバイスの切断面を示す図である。
【図１（ｃ）】従来の半導体デバイスの切断面を示す図である。
【図２（ａ）】本発明の実施の形態１の実施過程を切断面により示す図である。
【図２（ｂ）】本発明の実施の形態１の実施過程を切断面により示す図である。
【図２（ｃ）】本発明の実施の形態１の実施過程を切断面により示す図である。
【図２（ｄ）】本発明の実施の形態１の実施過程を切断面により示す図である。
【図２（ｅ）】本発明の実施の形態１の実施過程を切断面により示す図である。
【図２（ｆ）】本発明の実施の形態１の実施過程を切断面により示す図である。
【図２（ｇ）】本発明の実施の形態１の実施過程を切断面により示す図である。
【図２（ｈ）】本発明の実施の形態１の実施過程を切断面により示す図である。
【図２（ｉ）】本発明の実施の形態１の実施過程を切断面により示す図である。
【図２（ｊ）】本発明の実施の形態１の実施過程を切断面により示す図である。
【図３（ａ）】本発明の実施の形態２の実施過程を切断面により示す図である。
【図３（ｂ）】本発明の実施の形態２の実施過程を切断面により示す図である。
【図３（ｃ）】本発明の実施の形態２の実施過程を切断面により示す図である。
【図３（ｄ）】本発明の実施の形態２の実施過程を切断面により示す図である。
【図３（ｅ）】本発明の実施の形態２の実施過程を切断面により示す図である。
【図３（ｆ）】本発明の実施の形態２の実施過程を切断面により示す図である。
【図３（ｇ）】本発明の実施の形態２の実施過程を切断面により示す図である。
【図３（ｈ）】本発明の実施の形態２の実施過程を切断面により示す図である。
【図３（ｉ）】本発明の実施の形態２の実施過程を切断面により示す図である。
【図３（ｊ）】本発明の実施の形態２の実施過程を切断面により示す図である。
【図３（ｋ）】本発明の実施の形態２の実施過程を切断面により示す図である。
【図４】（ａ）は本発明の実施例１の実験結果を示す写真、（ｂ）は本発明の実施例１の実験結果を示す写真である。
【図５】（ａ）は本発明の実施例２の実験結果を示す写真、（ｂ）は本発明の実施例２の実験結果を示す写真である。
【図６】本発明の比較例１の実験結果を示す写真である。
【符号の説明】
【０１０８】
１０、２０、３０、１０ａ、
１０ｃ、１０ｄ  半導体チップ
１２、２２、１２ａ、１２ｃ  導電バンプ
１２ｄ、３２    ワイヤー
５０    封止装置
５２、５４    平台
６０    ワイパー
７０、９０    ステンシル
７２、９２    開口
８０    ブレード
１００、２００、１００ａ、
１００ｂ、１００ｃ  基板
１１０、２１０    特定封止エリア
１１２、２１２、１１２ａ、
１１２ｂ、１１２ｃ  パッケージングユニット
１２０、２２０、
１２０ｂ、１２０ｄ  封止剤
１２０ａ、１２０ｃ  アンダーフィル封止剤
１２２、２２２    気泡
１２４、２２４    くぼみ
１２６、２２６    モールド化合物
１３０、２３０    ボール状接合物
１５０、２５０、２６０    半導体デバイス
【図１（ａ）】
2004282042.tif 000002
【図１（ｂ）】
2004282042.tif 000003
【図１（ｃ）】
2004282042.tif 000004
【図２（ａ）】
2004282042.tif 000005
【図２（ｂ）】
2004282042.tif 000006
【図２（ｃ）】
2004282042.tif 000007
【図２（ｄ）】
2004282042.tif 000008
【図２（ｅ）】
2004282042.tif 000009
【図２（ｆ）】
2004282042.tif 000010
【図２（ｇ）】
2004282042.tif 000011
【図２（ｈ）】
2004282042.tif 000012
【図２（ｉ）】
2004282042.tif 000013
【図２（ｊ）】
2004282042.tif 000014
【図３（ａ）】
2004282042.tif 000015
【図３（ｂ）】
2004282042.tif 000016
【図３（ｃ）】
2004282042.tif 000017
【図３（ｄ）】
2004282042.tif 000018
【図３（ｅ）】
2004282042.tif 000019
【図３（ｆ）】
2004282042.tif 000020
【図３（ｇ）】
2004282042.tif 000021
【図３（ｈ）】
2004282042.tif 000022
【図３（ｉ）】
2004282042.tif 000023
【図３（ｊ）】
2004282042.tif 000024
【図３（ｋ）】
2004282042.tif 000025
【図４】
2004282042.tif 000026
【図５】
2004282042.tif 000027
【図６】
2004282042.tif 000028