(57)【要約】【課題】信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。【解決手段】半導体装置は、複数のバンプ１２を有する半導体チップ１０と、複数のリード３０を有する基板２０とを含む。リード１２の少なくとも１つは、その幅方向に並んだ２つ以上のバンプ１４と接合されてなる一括接合リード３２である。一括接合リード３２は、バンプ１４とオーバーラップする２つ以上の第１の部分１６と、隣同士の第１の部分１６間に掛け渡されて第１の部分１６に接合された第２の部分１８とを有する。【選択図】        図１
2004207308.tif 000002
【特許請求の範囲】
【請求項１】
集積回路が形成され、複数のバンプを有する半導体チップと、
複数のリードを有する基板と、
を含み、
前記リードの少なくとも１つは、その幅方向に並んだ２つ以上の前記バンプと接合されてなる一括接合リードであり、
前記一括接合リードは、前記２つ以上のバンプとオーバーラップする２つ以上の第１の部分と、隣同士の前記第１の部分間に掛け渡されて前記第１の部分に接続された第２の部分とを有する半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記２つ以上のバンプは、前記集積回路に電気的に接続された少なくとも１つの第１のバンプと前記集積回路に電気的に接続されていない少なくとも１つの第２のバンプとを含む半導体装置。
【請求項３】
請求項１又は請求項２記載の半導体装置において、
前記２つ以上のバンプのうち並びの端に位置する最端バンプの一部は、前記一括接合リードからはみ出してなる半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記最端バンプの一部は、前記一括接合リードの長さ方向に延びる辺からはみ出してなる半導体装置。
【請求項５】
請求項２を引用する請求項３又は請求項４記載の半導体装置において、
前記最端バンプは前記第１のバンプである半導体装置。
【請求項６】
請求項２を引用する請求項３又は請求項４記載の半導体装置において、
前記最端バンプは前記第２のバンプである半導体装置。
【請求項７】
請求項１から請求項６のいずれかに記載の半導体装置が実装された回路基板。
【請求項８】
請求項１から請求項６のいずれかに記載の半導体装置を有する電子機器。
【請求項９】
集積回路が形成された半導体チップの複数のバンプに、基板に形成された複数のリードを接合することを含み、
前記リードの少なくとも１つは、２つ以上の前記バンプと接合する一括接合リードであり、
前記一括接合リードを、その幅方向に前記２つ以上のバンプが並び、前記２つ以上のバンプとオーバーラップする２つ以上の第１の部分と、隣同士の前記第１の部分間に掛け渡されて前記第１の部分に接続された第２の部分と、を有するように配置する半導体装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法において、
前記２つ以上のバンプのうち並びの端に位置する最端バンプの一部が前記一括接合リードからはみ出すように、前記一括接合リードを配置する半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法において、
前記最端バンプの一部が前記一括接合リードの長さ方向に延びる辺からはみ出すように、前記一括接合リードを配置する半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
半導体チップのバンプと基板のリードとを接触させる半導体装置において、リードが受ける応力等の影響を軽減することができれば、半導体装置の信頼性を高めることができる。
【０００３】
本発明の目的は、信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置は、
集積回路が形成され、複数のバンプを有する半導体チップと、
複数のリードを有する基板と、
を含み、
前記リードの少なくとも１つは、その幅方向に並んだ２つ以上の前記バンプと接合されてなる一括接合リードであり、
前記一括接合リードは、前記２つ以上のバンプとオーバーラップする２つ以上の第１の部分と、隣同士の前記第１の部分間に掛け渡されて前記第１の部分に接続された第２の部分とを有する。本発明によれば、一括接合リードを複数のバンプと接合させるため、一括接合リードの幅を広くすることができる。そのため、応力等の影響を受けにくいリードを有する、信頼性の高い半導体装置を製造することができる。
（２）この半導体装置において、
前記２つ以上のバンプは、前記集積回路に電気的に接続された少なくとも１つの第１のバンプと前記集積回路に電気的に接続されていない少なくとも１つの第２のバンプとを含んでもよい。
（３）この半導体装置において、
前記２つ以上のバンプのうち並びの端に位置する最端バンプの一部は、前記一括接合リードからはみ出してもよい。
（４）この半導体装置において、
前記最端バンプの一部は、前記一括接合リードの長さ方向に延びる辺からはみ出してもよい。
（５）この半導体装置において、
前記最端バンプは前記第１のバンプであってもよい。
（６）この半導体装置において、
前記最端バンプは前記第２のバンプであってもよい。
（７）本発明に係る回路基板には、上記半導体装置が実装されてなる。
（８）本発明に係る電子機器は、上記半導体装置を有する。
（９）本発明に係る半導体装置の製造方法は、
集積回路が形成された半導体チップの複数のバンプに、基板に形成された複数のリードを接合することを含み、
前記リードの少なくとも１つは、２つ以上の前記バンプと接合する一括接合リードであり、
前記一括接合リードを、その幅方向に前記２つ以上のバンプが並び、前記２つ以上のバンプとオーバーラップする２つ以上の第１の部分と、隣同士の前記第１の部分間に掛け渡されて前記第１の部分に接続された第２の部分と、を有するように配置する。本発明によれば、一括接合リードを複数のバンプと接合させるため、一括接合リードの幅を広くすることができる。そのため、応力等の影響を受けにくいリードを有する、信頼性の高い半導体装置を製造することができる。
（１０）この半導体装置の製造方法において、
前記２つ以上のバンプのうち並びの端に位置する最端バンプの一部が前記一括接合リードからはみ出すように、前記一括接合リードを配置してもよい。
（１１）この半導体装置の製造方法において、
前記最端バンプの一部が前記一括接合リードの長さ方向に延びる辺からはみ出すように、前記一括接合リードを配置してもよい。
【０００５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【０００６】
図１は、本発明を適用した実施の形態に係る半導体装置の一部拡大図であり、図２は、図１のII−II線断面の拡大図である。本実施の形態に係る半導体装置は、半導体チップ１０を有する。半導体チップ１０には集積回路１１が形成されてもよい。半導体チップ１０の平面形状は、多くの場合矩形（正方形又は長方形）をなす。
【０００７】
半導体チップ１０の一方の面（能動面）には、複数のバンプ１２が形成されている。バンプ１２は、半導体チップ１０の能動面の少なくとも１辺（多くの場合２辺又は４辺）に沿って並んでいてもよい。バンプ１２は、半導体チップ１０の端部に並んでいてもよく、中央に並んでいてもよい。各バンプ１２は、アルミニウム等で薄く平らに形成されたパッドの上に形成されてもよい。バンプ１２は、電解メッキ又は無電解メッキで形成してもよいし、ワイヤーボンディングによって形成されるボールバンプであってもよい。ただし、パッドをバンプ１２としてもよい。パッドの少なくとも一部を避けて、半導体チップ１０の能動面にはパッシベーション膜（図示せず）が形成されてもよい。パッシベーション膜は、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂などで形成してもよい。なお、複数のバンプ１２は、集積回路１１に電気的に接続された第１のバンプと、集積回路１１に電気的に接続されていない第２のバンプとを含んでいてもよい。
【０００８】
本実施の形態に係る半導体装置は、基板２０を有する。基板２０は、有機系又は無機系のいずれの材料で形成されてもよく、これらの複合構造からなるものであってもよい。基板２０として、例えば、ポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムを使用してもよい。あるいは、基板２０として、ポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板として、FPC(Flexible Printed Circuit)や、TAB(Tape Automated Bonding)技術で使用されるテープを使用してもよい。また、無機系の材料から形成された基板２０として、例えば、セラミックス基板やガラス基板が挙げられる。有機系及び無機系の材料の複合構造として、例えば、ガラスエポキシ基板が挙げられる。
【０００９】
基板２０には、複数のリード３０が形成されている。リード３０は、その先端がバンプ１２を越えて半導体チップ１０の内側に延びるように形成されてもよい。リード３０は、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれかを積層して、あるいはいずれかの一層で形成されてもよい。基板２０は、リード３０を図示しない接着剤を介して基板２０に貼り付けた３層基板であってもよい。あるいは、接着材料なしでリード３０を形成して、基板２０を２層基板としてもよい。例えば、スパッタリング等によって、リード３０を形成してもよい。あるいは、無電解メッキでリード３０を形成するアディティブ法を適用してもよい。リード３０は、ハンダ、スズ、金、ニッケル等でメッキされていてもよい。
【００１０】
リード３０は、バンプ１２と接合されてもよい。リード３０の少なくとも１つは、その幅方向に並んだ２つ以上のバンプ１２と接合されてなる一括接合リード３２であってもよい。一括接合リード３２と接合される２つ以上のバンプのそれぞれを、バンプ１４と称してもよい。一括接合リード３２は、バンプ１４の並びに対してほぼ垂直になるように形成されてもよい。一括接合リード３２の先端は、バンプ１４を越えて半導体チップ１０の内側に延びていてもよい。なお、一括接合リード３２は、バンプ１４とオーバーラップする第１の部分１６と、隣同士の第１の部分１６の間に掛け渡されて第１の部分１６に接続された第２の部分１８とを有してもよい。一括接合リード３２は複数のバンプ１２と接合させることから、その幅を広くすることができ、応力等の影響を受けにくくすることができる。そのため、信頼性の高い半導体装置を製造することができる。なお、一括接合リード３２は、その他のリード３０よりも幅広に形成されてもよい。
【００１１】
２つ以上のバンプ１４は、集積回路１１に電気的に接続された少なくとも１つの第１のバンプと、集積回路１１に電気的に接続されていない少なくとも１つの第２のバンプとを含んでもよい。バンプ１４のうち、２つ以上のバンプ１４の並びの端に位置する最端バンプ１５の一部は、一括接合リード３２からはみ出していてもよい。最端バンプ１５の一部は、一括接合リード３２の長さ方向に延びる辺からはみ出していてもよい。最端バンプ１５は、集積回路１１と電気的に接続された第１のバンプであってもよい。あるいは、最端バンプ１５は、集積回路１１と電気的に接続されていない第２のバンプであってもよい。
【００１２】
本実施の形態に係る半導体装置は、封止部４０を有してもよい。封止部４０によって、半導体チップ１０の少なくとも一部とバンプ１２及びリード３０の少なくとも一部が封止されてもよい。
【００１３】
本実施の形態に係る半導体装置は、上記のように構成されており、以下その製造方法を説明する。予め、複数のバンプ１２を有する半導体チップ１０と、複数のリード３０を有する基板２０とを用意する。基板２０として、テープ状のものを用意してもよく、この場合、以下の工程をリール・トゥ・リール搬送によって行ってもよい。上述したように、リード３０には、２つ以上のバンプ１４と接合する一括接合リード３２が含まれる。一括接合リード３２を、その幅方向に２つ以上のバンプ１４が並び、バンプ１４とオーバーラップする２つ以上の第１の部分１６と、隣同士の第１の部分１６間に掛け渡されて第１の部分１６に接続された第２の部分１８と、を有するように配置してもよい。なお、２つ以上のバンプ１４のうち並びの端に位置する最端バンプ１５の一部が一括接合リード３２からはみ出すように、一括接合リード３２を配置してもよい。また、最端バンプ１５の一部が一括接合リード３２の長さ方向に延びる辺からはみ出すように、一括接合リード３２を配置してもよい。そして、半導体チップ１０と基板２０との位置あわせを行う。そして、半導体チップ１０と基板２０（あるいはリード３０）とのいずれか一方あるいは両方を押圧して、バンプ１２とリード３０とを接合して本実施の形態に係る半導体装置を製造してもよい。なお、バンプ１２とリード３０とを接合する際に、熱や超音波を与えてもよい。そして、封止部４０を形成し、基板２０を切断し、リード３０の一部をフォーミングするなどの工程を経て、半導体装置１を製造することができる。図３には、半導体装置１を実装した回路基板１０００が示されている。なお、回路基板１０００には配線パターン１００が形成されていてもよく、リード３０の樹脂部４０から突出した部分を配線パターン１００に接触させてもよい。本発明の実施の形態に係る半導体装置を有する電子機器として、図５にはノート型パーソナルコンピュータ２０００が示され、図６には携帯電話３０００が示されている。
【００１４】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果をそうする構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】本発明を適用した実施の形態に係る半導体装置を示す図である。
【図２】本発明を適用した実施の形態に係る半導体装置を示す図である。
【図３】本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図４】本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図５】本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１０  半導体チップ、  １１  集積回路、  １２  バンプ、  １４  バンプ、１５  最端バンプ、  １６  第１の部分、  １８  第２の部分、  ２０  基板、  ３０  リード、  ３２  一括接合リード
【図１】
2004207308.tif 000003
【図２】
2004207308.tif 000004
【図３】
2004207308.tif 000005
【図４】
2004207308.tif 000006
【図５】
2004207308.tif 000007