(57)【要約】【課題】画素欠陥が生じた画素を修復でき、修復後も表示品位の低下を抑えた液晶表示器を提供する。【解決手段】一対の基板１、２１間に液晶２７を挟持し、基板１、２１上には画素をマトリクス状に配置した液晶表示器において、一方の基板１上に補助容量配線３、絶縁膜４、容量電極１３、保護膜９、画素電極６を積層する。１画素内の容量電極１３を２分割し、保護膜９に各容量電極１３を露出させるコンタクトホール１４を設け、コンタクトホール１４を介して容量電極１３と画素電極６を電気的に接続する。画素電極６に補助容量配線３をまたがるスリット８を形成し、このスリット８は一方の容量電極１３が画素電極６に接続する部分と他方の容量電極１３が画素電極６に接続する部分との間に位置する。【選択図】　図１
2004093654.tif 000002
【特許請求の範囲】
【請求項１】
一対の基板間に液晶を挟持し、前記基板上には画素をマトリクス状に配置した液晶表示器において、一方の基板上に形成した補助容量配線と、前記補助容量配線を覆う絶縁膜と、前記補助容量配線と対向して前記絶縁膜上に形成した容量電極と、前記容量電極を覆う保護膜と、前記保護膜に形成すると共に前記容量電極の一部を露出させるコンタクトホールと、画素内に形成すると共に前記コンタクトホールで前記容量電極と接続する画素電極とを備え、前記画素電極に前記補助容量配線をまたがるスリットを形成し、１画素内の前記容量電極を２分割して、その各容量電極をそれぞれ前記画素電極に接続し、前記スリットは一方の容量電極が前記画素電極に接続する部分と他方の容量電極が前記画素電極に接続する部分との間に位置することを特徴とする液晶表示器。
【請求項２】
一対の基板間に液晶を挟持し、前記基板上には画素をマトリクス状に配置した液晶表示器において、一方の基板上に形成した補助容量配線と、前記補助容量配線を覆う絶縁膜と、前記補助容量配線と対向して前記絶縁膜上に形成した容量電極と、前記容量電極を覆う保護膜と、前記保護膜に形成すると共に前記容量電極の一部を露出させるコンタクトホールと、画素内に形成すると共に前記コンタクトホールで前記容量電極と接続する画素電極とを備え、前記画素電極に前記補助容量配線をまたがる複数のスリットを形成し、前記容量電極を前記補助容量配線上における前記スリットで区切られた前記画素電極に対応して複数に分割し、各容量電極を対応する前記画素電極に接続したことを特徴とする液晶表示器。
【請求項３】
１画素内の各容量電極がほぼ同じ大きさであることを特徴とする請求項１又は請求項２に記載の液晶表示器。
【請求項４】
前記画素電極に液晶分子の傾斜方向を規制する複数のスリットを形成し、前記補助容量配線をまたがるスリットが前記補助容量配線付近に位置するスリットと連なっていることを特徴とする請求項１〜請求項３のいずれかに記載の液晶表示器。
【請求項５】
他方の基板には画素に対応したカラーフィルタが形成され、前記カラーフィルタ上には液晶分子の傾斜方向を規制する複数の帯状の突起が形成されていることを特徴とする請求項１〜請求項４のいずれかにいずれかに記載の液晶表示器。
【請求項６】
一対の基板間に液晶を挟持し、前記基板上には画素をマトリクス状に配置した液晶表示器の製造方法において、一方の基板上に走査線と補助容量配線をほぼ平行に形成する工程と、前記走査線及び前記補助容量配線上に絶縁膜を積層する工程と、絶縁膜上に走査線と直交する信号線を形成する工程と、各画素内に前記補助容量配線と対向する複数の容量電極を前記絶縁膜上に形成する工程と、前記容量電極上に保護膜を積層する工程と、前記保護膜に各容量電極の一部を露出させるコンタクトホールを形成する工程と、各画素内にコンタクトホールを介して前記容量電極と接続する画素電極を形成する工程と、各画素電極上に補助容量配線をまたがるスリットを形成する工程と、前記容量電極が前記補助容量配線又は前記信号線と短絡した際に、その容量電極と接続する画素電極の一部分をその画素電極から分割する工程とを有することを特徴とする液晶表示器の製造方法。
【請求項７】
各容量電極と画素電極との接続部分の間に前記スリットを形成する工程と、補助容量配線又は信号線と短絡した容量電極に沿って画素電極のエッジからスリットまで画素電極の一部を取除く工程を有することを特徴とする請求項６に記載の液晶表示器の製造方法。
【請求項８】
各画素内の容量電極を２分割にすることを特徴とする請求項６又は請求項７に記載の液晶表示器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は１画素内に複数のドメインを設けた広視野角の液晶表示器に関し、より詳細には、点欠陥を修復可能な液晶表示器に関する。
【０００２】
【従来の技術】
液晶表示器は薄型軽量、低消費電力という特徴を生かし、携帯端末から大型テレビに至るまで幅広く利用されている。これまで液晶表示器で表示する画像には静止画が多かったが、携帯電話による動画配信や液晶テレビの開発などにより動画を表示するケースが多くなり、液晶表示器の性能として広視野角、高速応答などの要素が重要視されるようになってきた。こうした要求に伴い、例えば視野角を改善するために、画素内に突起や溝を設けて１画素内に複数のドメインを形成するＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ　ｖｅｒｔｉｃａｌｌｙ　　ａｌｉｇｎｅｄ）方式が提案されている。これは例えば特許第３００５４１８号公報や特許第３０１１７２０号公報に記載されている。
【０００３】
この従来のＭＶＡ型液晶表示器を図６、図７に基づいて説明する。図６はアレイ基板側の１画素分の平面図であり、図７は液晶表示器の断面図である。なお図７は補助容量配線上の断面図に相当する。
【０００４】
平行に対向配置する一対のガラス基板のうち、アレイ基板５０となる一方のガラス基板５２上には走査線５３、信号線５４、ＴＦＴ５７、画素電極５９が形成され、対向基板５１となる他方のガラス基板６３にはカラーフィルタ６５、対向電極６６、突起６７が形成される。なお図６にはカラーフィルタ６５や突起６７を省略している。走査線５３と信号線５４はマトリクス状に配線され、その交差部分にＴＦＴ５７を、走査線５３と信号線５４で囲まれる領域内に画素電極５９をそれぞれ形成する。ＴＦＴ５７のゲート電極は走査線５３に、ソース電極は信号線５４に、ドレイン電極は画素電極５９にそれぞれ電気的に接続している。画素電極５９にはスリット６９が形成され、対向電極５１には複数の帯状の突起６７がジグザグ状に形成されている。スリット６９はこの複数の突起６７の間に位置し、隣り合う突起６７と略平行に形成されている。画素電極５９や対向電極６６上にはそれぞれ配向膜６０、６８が積層され、画素電極５９に電圧が印加されていない時は配向膜６０、６８の影響により液晶分子７０は垂直配列する。
【０００５】
画素電極５９に所定以上の電圧が印加されたとき、液晶分子７０が傾斜する。このとき、対向基板５１の法線方向から見たとき、液晶分子７０は突起６７及びスリット８９に対して９０°方向に傾斜し、突起６７やスリット８９を境にして逆方向に傾斜する。一対のガラス基板５２、６３の外側には直交ニコルの一対の偏光板７１、７２が配置され、偏光板７１、７２の透過軸と突起６７の延長方向との成す角度が約４５°になるように設定し、偏光板７１、７２の法線方向から見たときに傾斜した液晶分子７０と偏光板７１、７２の透過軸との成す角度が４５°になるようにしている。傾斜した液晶分子７０と偏光板７１、７２の透過軸との角度が４５°になるとき、最も効率よく偏光板から透過光を得ることができる。
【０００６】
各画素の中央付近には補助容量配線５５が設けられている。補助容量配線５５は走査線５３を形成するときに同時形成され、走査線５３と平行に配置されている。補助容量配線５５は走査線５３と同様にゲート絶縁膜５６で覆われ、ゲート絶縁膜５６上で補助容量配線５５と対向する位置に容量電極６１が形成されている。容量電極６１は信号線５４と同時形成されるが、信号線５４とは電気的に接続しないように独立している。信号線５４や容量電極６１上には例えばＳｉＮｘからなる保護膜５８が積層され、保護膜５８には容量電極６１の一部を露出させるコンタクトホール６２が形成されている。画素電極５９は保護膜５８上に形成され、画素電極５９と容量電極６１はコンタクトホール６２を介して電気的に接続している。従って画素電極５９と容量電極６１が同電位になり、補助容量配線５５と容量電極６１によって補助容量を形成する。
【０００７】
【発明が解決しようとする課題】
容量電極が補助容量配線や信号線と電気的に接続すると、画素電極へ印加される電圧がその接続箇所を介してリークするため、表示不良の原因になる。例えばゲート絶縁膜５６中に異物７３が混在して補助容量配線５５と容量電極６１が短絡したり、信号線５４の形成時のエッチング不良による残留物７４によって信号線５４と容量電極６１が短絡するケースがある。しかしながら、このような画素欠陥に対して図６、図７に示す従来例では、画素を修復することができなかった。
【０００８】
そこで、このような補助容量線や信号線に短絡した画素電極に対して、その画素電極の一部分を取除いて短絡部分を分離し、表示品位の低下を防ぐものがある。こうした技術は、例えば特開２０００−２２１５２７号公報に記載されている。これは画素電極の中央付近に補助容量配線上に位置するスリットを形成する。そして補助容量付近に短絡が生じた場合、スリットから画素電極のエッジまでの一部分をレーザーで切断し、短絡箇所を含む部分を画素電極から独立させる。また特開２００１−８３５２２号公報の図３０には、ＭＶＡ方式の液晶表示器における短絡時の修復方法が記載されている。ＭＶＡ方式では、画素電極に配向規制用のスリットが複数形成されている。このスリットのなかで画素電極の中央付近のスリットを、補助容量配線上にも形成する。そして短絡時には、このスリット付近の画素電極の一部をレーザーで切断し、修復を行う。
【０００９】
しかしながら、従来の方法で画素電極を修復した場合、その修復した画素では補助容量が機能しない。つまり図６、図７に示すように画素電極と容量電極を電気的に接続するものでは、切断されて独立した画素電極に容量電極が接続して、容量電極が表示に用いる画素電極から切離されてしまうため、画素電極と容量電極が同電位にならず、容量電極と補助容量配線との間で補助容量を形成することができない。従って、例え画素を修復してその画素で表示を行っても、補助容量がないために、ＴＦＴがＯＦＦしているときに画素電極の電荷のリークによる電圧降下が生じ、その画素では適正な表示ができなかった。
【００１０】
そこで本発明は、画素欠陥が生じた画素を修復でき、修復後も表示品位の低下を抑えた液晶表示器を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するために本発明は、一対の基板間に液晶を挟持し、基板上には画素をマトリクス状に配置した液晶表示器において、一方の基板上に形成した補助容量配線と、補助容量配線を覆う絶縁膜と、補助容量配線と対向して絶縁膜上に形成した容量電極と、容量電極を覆う保護膜と、保護膜に形成すると共に容量電極の一部を露出させるコンタクトホールと、画素内に形成すると共にコンタクトホールで容量電極と接続する画素電極とを備え、画素電極に補助容量配線をまたがるスリットを形成し、１画素内の容量電極を２分割して、その各容量電極をそれぞれ画素電極に接続し、スリットは一方の容量電極が画素電極に接続する部分と他方の容量電極が画素電極に接続する部分との間に位置することを特徴とする。
【００１２】
また、一対の基板間に液晶を挟持し、基板上には画素をマトリクス状に配置した液晶表示器において、一方の基板上に形成した補助容量配線と、補助容量配線を覆う絶縁膜と、補助容量配線と対向して絶縁膜上に形成した容量電極と、容量電極を覆う保護膜と、保護膜に形成すると共に容量電極の一部を露出させるコンタクトホールと、画素内に形成すると共にコンタクトホールで容量電極と接続する画素電極とを備え、画素電極に補助容量配線をまたがる複数のスリットを形成し、容量電極を補助容量配線上におけるスリットで区切られた画素電極に対応して複数に分割し、各容量電極を対応する画素電極に接続したことを特徴とする。
【００１３】
さらに、１画素内の各容量電極がほぼ同じ大きさであることを特徴とする。また、画素電極に液晶分子の傾斜方向を規制する複数のスリットを形成し、補助容量配線をまたがるスリットが補助容量配線付近に位置するスリットと連なっていることを特徴とする。また、他方の基板には画素に対応したカラーフィルタが形成され、カラーフィルタ上には液晶分子の傾斜方向を規制する複数の帯状の突起が形成されていることを特徴とする。
【００１４】
また、一対の基板間に液晶を挟持し、基板上には画素をマトリクス状に配置した液晶表示器の製造方法において、一方の基板上に走査線と補助容量配線をほぼ平行に形成する工程と、走査線及び補助容量配線上に絶縁膜を積層する工程と、絶縁膜上に走査線と直交する信号線を形成する工程と、各画素内に補助容量配線と対向する複数の容量電極を絶縁膜上に形成する工程と、容量電極上に保護膜を積層する工程と、保護膜に各容量電極の一部を露出させるコンタクトホールを形成する工程と、各画素内にコンタクトホールを介して容量電極と接続する画素電極を形成する工程と、各画素電極上に補助容量配線をまたがるスリットを形成する工程と、容量電極が補助容量配線又は信号線と短絡した際に、その容量電極と接続する画素電極の一部分をその画素電極から分割する工程とを有することを特徴とする。
【００１５】
さらに、各容量電極と画素電極との接続部分の間にスリットを形成する工程と、補助容量配線又は信号線と短絡した容量電極に沿って画素電極のエッジからスリットまで画素電極の一部を取除く工程を有することを特徴とする。また、各画素内の容量電極を２分割にすることを特徴とする。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図に基づいて説明する。図１は画素電極を有するアレイ基板１０の平面図、図２は補助容量配線３に沿った液晶表示器の断面図、図３は画素電極６のスリット８と対向基板２０上の突起２５との位置関係を示す模式図である。
【００１７】
１はアレイ基板１０を構成する第一基板であり、ガラス基板などの透明基板により形成されている。２はＡｌなどで形成された走査線、３は走査線２と同時形成される補助容量配線であり、走査線２と補助容量配線３は平行に配置される。４は走査線２や補助容量配線３上に積層されるゲート絶縁膜であり、ゲート絶縁膜４上にはＡｌ又はＣｒ等からなる信号線５が形成される。この信号線５を走査線２に直交するように配置し、走査線２と信号線５で囲まれる領域が１画素に相当する。各画素内にはＩＴＯ又はＩＺＯ等からなる画素電極６を形成し、走査線２と信号線５の交差部付近にはスイッチング素子であるＴＦＴ７を配置する。ＴＦＴ７はゲート電極７ａが走査線２に、ソース電極７ｂが信号線５に、ドレイン電極７ｃが画素電極６にそれぞれ電気的に接続されている。画素電極６にはスリット８が形成され、このスリット８により液晶分子の傾斜方向を規制する。９は信号線５やＴＦＴ７を覆う保護膜であり、画素電極６は保護膜９上に形成されている。この実施例では信号線５と画素電極６の間に保護膜９を１層だけ積層しているが、２層以上の保護膜を積層してもよい。保護膜９にはＴＦＴ７のドレイン電極７ｃに対応する部分にコンタクトホール１１が設けられ、コンタクトホール１１を介して画素電極６はドレイン電極７ｃと電気的に接続している。１２は画素電極４を覆う配向膜であり、垂直配向処理が施されている。こうしてアレイ基板１０が形成される。
【００１８】
アレイ基板１０に対向して対向基板２０が配置される。２１は対向基板２０を構成する第二基板であり、第二基板２１はガラス基板などの透明基板で形成されている。第二基板２１上には各画素を区切るようにブラックマトリックス２２が形成され、ブラックマトリックス２２の開口部には各画素に対応したカラーフィルタ２３が形成されている。カラーフィルタ２３は各画素に対応して赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のうちいずれか１色が配置されている。カラーフィルタ２３上には例えばＩＴＯやＩＺＯ等からなる対向電極２４が積層され、対向電極２４上には所定パターンの突起２５が形成され、対向電極２４及び突起２５を垂直配向処理が施された配向膜２６で覆っている。こうして対向基板２０が形成される。
【００１９】
両基板１０、２０間には誘電率異方性が負の液晶層２７が介在する。そして画素電極６と対向電極２４の間に所定以上の電界が生じないときは液晶分子２７が配向膜１２、２６に規制されて垂直配列し、画素電極６と対向電極２４の間に所定以上の電界が発生したときは液晶分子２７が水平方向に傾斜する。このとき液晶分子２７はスリット８や突起２５に規制されて所定の方向に傾斜し、１画素内に複数のドメインを形成する。なお図２は画素電極６と透明電極１５の間に電界が発生した状態を模式的に示している。
【００２０】
第一基板１の外側には第一偏光板２８が、第二基板２１の外側には第二偏光板２９がそれぞれ配置され、第一偏光板２８と第二偏光板２９は互いの透過軸が直交するように設定されている。対向基板２０の法線方向から観察したときに、偏光板２８、２９の透過軸と液晶分子２７の傾斜方向が約４５°を成すとき、最も効率良く透過光が第二偏光板２９を通過することができる。そして液晶分子２７は突起２５やスリット８に対して約９０°方向に傾斜するため、画素内のスリット８や突起２５の延在方向と第二偏光板２９の透過軸とが約４５°を成すように両偏光板１９、２０を配置する。この実施例では第一偏光板２８の透過軸が走査線２の延在方向と一致し、第二偏光板２９の透過軸が信号線５の延在方向と一致するように設定する。
【００２１】
そして画素電極６と透明電極１５の間に所定以上の電界が生じないときは液晶分子２７が垂直配列するため、第一偏光板２８を通過した直線偏光の透過光が液晶層１８を直線偏光のまま通過して第二偏光板２９で遮断され、黒表示になる。また画素電極６に所定の電圧が印加されて画素電極６と透明電極１５の間に電界が発生したとき、液晶分子２７が水平方向に傾斜するため、第一偏光板２８を通過した直線偏光の透過光が液晶層２７により楕円偏光になり第二偏光板２９を通過して、白表示になる。
【００２２】
次にスリット８と突起２５の形状について説明する。なお図３では突起２５を点線で示している。１画素内には複数の帯状の突起２５が存在し、各突起２５は各画素内において第二基板２１の法線方向から見たときに信号線５と約４５°を成す方向に延在している。各突起２５は隣接する突起２５に対して平行に配置され、画素電極６のエッジから伸びる突起２５が補助容量配線３上にまで達した所でほぼ直角に屈曲している。従って画素内の突起２５は補助容量配線３を軸にして上下でほぼ対称に配置されている。この実施例では突起２５が複数の画素にまたがってジグザク状に形成されているが、画素毎に突起２５を独立して設けてもよい。
【００２３】
画素電極６に形成されたスリット８は、対向基板２０の法線方向から見たときに、隣り合う突起２５の中間にその突起２５と平行に位置する。従ってスリット８も補助容量配線３を軸にして上下でほぼ対称になっている。画素内にあるスリット８のうち、画素の中央付近に位置するスリット８ａは補助容量配線３を跨いで形成され、隣接する突起２５と同様に補助容量配線３上でほぼ直角に屈曲する。この補助容量配線３付近のスリット８ａを、補助容量配線３を跨ぐように形成することにより、後述する画素欠陥に対する画素電極６の修復が可能になる。
【００２４】
次に補助容量の構成について説明する。１３は補助容量配線３に対向して配置された容量電極であり、信号線５と同時形成される。容量電極１３はゲート絶縁膜４上に形成され、補助容量配線３からはみ出ない大きさであり、保護膜９によって覆われている。１４は保護膜９に形成されたコンタクトホールであり、容量電極１３はこのコンタクトホール１４を介して画素電極６と接続する。従って容量電極１３は画素電極６と同電位になり、容量電極１３と補助容量配線３の間で補助容量を構成する。１画素内の容量電極１３はほぼ同等の大きさに２分割され、各容量電極１３はスリット８を挟んで左右に存在する画素電極６とそれぞれ接続する。つまり図２において、右側に位置する容量電極１３はスリット８の右側に位置する画素電極６と接続し、左側に位置する容量電極１３はスリット８の左側に位置する画素電極６と接続する。
【００２５】
次に図４、図５に基づいて、容量電極１３が補助容量配線３や信号線５と短絡したときの修復方法を説明する。図４及び図５は容量電極１３が短絡したときの修復状態を示す平面図である。図４では、右側の容量電極１３ａと信号線５との間にエッチング不良による残留物３０が存在し、容量電極１３ａと信号線５が短絡している。この画素を修復するとき、レーザによって画素電極６の一部を取除き、画素電極６に２つの溝３１を形成する。この溝３１はスリット８から画素電極６の右側のエッジまで補助容量配線３に沿って形成され、短絡した容量電極１３ａと接続する画素電極６ａをその他の部分から切離す。これにより画素電極６ａから分離した画素電極６は短絡した容量電極１３ａと離れるため、この画素により所望の表示が行える。さらに、左側の容量電極１３ｂにより補助容量が形成されるため、画素電極６で保持期間中も画素電極６の電荷のリークを抑えることができ、最適な表示が行える。
【００２６】
図５では、左側に位置する容量電極１３ｂが短絡した場合を示す。容量電極１３ｂと補助容量配線３の間に異物３２が存在し、容量電極１３ｂが補助容量配線３と同電位になっている。このときレーザーにより画素電極６に２本の溝３１形成する。この溝３１も図４の場合と同様に補助容量配線３に沿って形成され、スリット８から画素電極６の左側のエッジまで形成されている。そしてこの溝３１により、容量電極１３ｂと接続する画素電極６ｂをその他の部分から分離している。このとき右側の容量電極１３ａにより補助容量が形成されため、画素電極６は保持期間中に所定の電荷を維持することができる。なお、画素電極６の溝３１は、短絡した容量電極１３と接続する画素電極６をその他の部分から分離できればよく、その大きさや深さを特に限定するものではない。
【００２７】
このように本発明では、容量電極１３を複数に分割し、それぞれの容量電極１３をスリット８で区切られた画素電極６のうち異なる領域の画素電極６と接続するため、例え容量電極１３が信号線５等に短絡したときでも、画素の修復後にその画素に補助容量を残すことができる。
【００２８】
この容量電極１３を１画素内でほぼ均等の大きさに分割すれば、どの容量電極１３が短絡したとしてもほぼ同じ容量の補助容量を残すことができ、画素の修復後においても均等な能力の補助容量を確保することができる。
【００２９】
この実施例では容量電極を２分割したが、３つ以上に分割しても良い。このとき補助容量配線３上において、画素電極６がスリット８により区切られた領域毎にそれぞれ独立した容量電極を設けるとよい。つまり、スリット８により区切られた領域数と同数の容量電極１３を形成し、各領域毎にその領域の画素電極６と接続する容量電極１３を配置する。こうすることにより、画素欠陥を修復した後の補助容量の減少を最低限に抑えることができる。
【００３０】
【発明の効果】
本発明によれば、容量電極が信号線や補助容量配線と短絡して画素欠陥が生じたときに、その画素を修復した後でも補助容量が存在するため、表示品位の低下を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の実施例である液晶表示器のアレイ基板の平面図である。
【図２】本発明の液晶表示器の補助容量配線に沿った断面概略図である。
【図３】本発明の突起と画素電極のスリットとの位置関係を示した模式図である。
【図４】本発明の容量電極が信号線に短絡した際の修復状態を示す模式図である。
【図５】本発明の容量電極が補助容量配線に短絡した際の修復状態を示す模式図である。
【図６】従来の液晶表示器のアレイ基板の平面図である。
【図７】従来の液晶表示器の補助容量配線に沿った断面図である。
【符号の説明】
１　　第一基板
３　　補助容量配線
５　　信号線
６　　画素電極
８　　スリット
１０　アレイ基板
１３　容量電極
１４　コンタクトホール
２０　対向基板
２１　第二基板
２５　突起
【図１】
2004093654.tif 000003
【図２】
2004093654.tif 000004
【図３】
2004093654.tif 000005
【図４】
2004093654.tif 000006
【図５】
2004093654.tif 000007
【図６】
2004093654.tif 000008
【図７】
2004093654.tif 000009