(57)【要約】【課題】半導体チップの積層工程を効率化する。【解決手段】収容領域６ａが設けられた収容体６内に、半導体チップ１ａ〜１ｃを順次積層し、半導体チップ１ａ〜１ｃを積層した後、スリット７ａ、７ｂ、８ａ、８ｂを介して樹脂を注入することにより、半導体チップ１ａ〜１ｃ間に絶縁樹脂層１０ａ、１０ｂを形成する。【選択図】      図１
2004207416.tif 000002
【特許請求の範囲】
【請求項１】
積層された半導体チップと、
前記半導体チップを積層方向に沿ってガイドするガイド部材と、
前記半導体チップの層間に樹脂を注入する樹脂注入部とを備えることを特徴とする半導体装置。
【請求項２】
積層された半導体チップと、
前記半導体チップを収容する収容体と、
前記収容体の側壁に設けられた開口部とを備えることを特徴とする半導体装置。
【請求項３】
前記開口部は、樹脂注入用および樹脂吸引用の少なくとも２個設けられていることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記収容体は、前記半導体チップの外形に対応した箱体であることを特徴とする請求項２または３記載の半導体装置。
【請求項５】
積層された半導体チップと、
前記半導体チップに設けられ、前記半導体チップの層間接続を行う貫通電極と、
前記半導体チップの収容時の隙間が前記貫通電極の大きさよりも小さくなるように構成された内壁面を有する収容体とを備えることを特徴とする半導体装置。
【請求項６】
積層された半導体チップと、
前記半導体チップに設けられ、前記半導体チップの層間接続を行う貫通電極と、
前記半導体チップの収容時の隙間が前記貫通電極の大きさよりも小さくなるように構成された内壁面を有し、前記積層された半導体チップを抑え付ける収容体とを備えることを特徴とする半導体装置。
【請求項７】
前記収容体は、前記半導体チップの外形に対応した箱体であり、前記箱体の開口部の対向する２辺間の距離から最下層の半導体チップの対向する２辺間の距離を引いた値は、前記貫通電極の直径よりも小さいことを特徴とする請求項５または６記載の半導体装置。
【請求項８】
積層された半導体チップと、
前記半導体チップを収容する収容体と、
前記収容体の側壁に設けられた開口部と、
前記収容体に収容された半導体チップを実装するマザー基板と、
前記マザー基板を介して前記半導体チップに接続された電子部品とを備えることを特徴とする電子機器。
【請求項９】
収容体内に半導体チップを積層する工程と、
前記収容された半導体チップ間および半導体チップの側面に樹脂を充填する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１０】
側壁に開口部が設けられた収容体内に半導体チップを積層する工程と、
前記開口部を介して前記収容体内に樹脂を注入することにより、前記収容された半導体チップ間および半導体チップの側面に樹脂を充填する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１１】
側壁に複数の開口部が設けられた収容体内に半導体チップを積層する工程と、
前記複数の開口部の少なくとも１個を介して前記収容体内に樹脂を注入し、前記複数の開口部の残りの少なくとも１個を介して前記樹脂を吸引することにより、前記収容された半導体チップ間および半導体チップの側面に樹脂を充填する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１２】
前記半導体チップが収容された収容体を下層基板上に固定する工程をさらに備えることを特徴とする請求項９〜１１のいずれか１項記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置、電子機器および半導体装置の製造方法に関し、特に、半導体チップの積層構造に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、例えば、特許文献１に開示されているように、貫通電極が形成された半導体チップを積層し、その貫通電極を介して半導体チップ間の層間接続を行うことで、半導体チップの積層構造を実現する方法があった。
【０００３】
【特許文献１】
特開２００２−２６２４１号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置では、貫通電極を介して導体チップ間の層間接続を行うため、半導体チップの位置合わせ精度が要求されるとともに、半導体チップを積層するごとに層間絶縁を行う必要があり、製造工程が煩雑化するという問題があった。
【０００５】
そこで、本発明の目的は、半導体チップの積層工程を効率化することが可能な半導体装置、電子機器および半導体装置の製造方法を提供することである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、積層された半導体チップと、前記半導体チップを積層方向に沿ってガイドするガイド部材と、前記半導体チップの層間に樹脂を注入する樹脂注入部とを備えることを特徴とする。
【０００７】
これにより、ガイド部材に沿って半導体チップを積層することで、半導体チップ間の位置合わせが可能となるとともに、半導体チップの積層後に半導体チップの層間に樹脂を一括注入することが可能となる。
このため、半導体チップ間の位置合わせ作業を容易化することが可能となるとともに、半導体チップを積層するごとに樹脂を注入する必要がなくなり、半導体チップの積層工程を効率化することが可能となる。
【０００８】
また、本発明の一態様に係る半導体装置によれば、積層された半導体チップと、前記半導体チップを収容する収容体と、前記収容体の側壁に設けられた開口部とを備えることを特徴とする。
これにより、収容体内に半導体チップを収容した場合においても、半導体チップの側壁を露出させることが可能となり、半導体チップを収容体内に収容した後に、半導体チップの横方向から半導体チップの積層面に樹脂を注入することが可能となる。
【０００９】
このため、半導体チップを収容体内に積層した後に、半導体チップ間および半導体チップの側面に樹脂を一括充填することが可能となり、複数の半導体チップの樹脂封止および半導体チップと収容体との間の固定を一度に行うことが可能となることから、半導体チップの積層工程を効率化することが可能となる。
また、本発明の一態様に係る半導体装置によれば、前記開口部は、樹脂注入用および樹脂吸引用の少なくとも２個設けられていることを特徴とする。
【００１０】
これにより、半導体チップ間および半導体チップと収容体との間の間隔が狭い場合においても、半導体チップ間および半導体チップの側面に樹脂を効率よく引き込むことが可能となる。
このため、半導体チップ積層時の位置合わせ精度を確保することを可能としつつ、半導体チップを収容体内に積層した後に、半導体チップ間および半導体チップの側面に樹脂を効率よく充填することが可能となり、半導体チップの積層工程を効率化することが可能となる。
【００１１】
また、本発明の一態様に係る半導体装置によれば、前記収容体は、前記半導体チップの外形に対応した箱体であることを特徴とする。
これにより、半導体チップを収容体内に入れていくだけで、半導体チップの位置合わせを行うことが可能となり、半導体チップの積層工程を効率化することが可能となる。
【００１２】
また、本発明の一態様に係る半導体装置によれば、積層された半導体チップと、前記半導体チップに設けられ、前記半導体チップの層間接続を行う貫通電極と、前記半導体チップの収容時の隙間が前記貫通電極の大きさよりも小さくなるように構成された内壁面を有する収容体とを備えることを特徴とする。
これにより、半導体チップ積層時の位置ずれが発生した場合においても、半導体チップの上下の貫通電極を接触させることが可能となる。
【００１３】
このため、半導体チップを収容体内に入れていくだけで、半導体チップの層間接続を実現することが可能となり、半導体チップ積層時の位置合わせ精度を確保しつつ、半導体チップの積層工程を効率化することが可能となる。
また、本発明の一態様に係る半導体装置によれば、積層された半導体チップと、前記半導体チップに設けられ、前記半導体チップの層間接続を行う貫通電極と、前記半導体チップの収容時の隙間が前記貫通電極の大きさよりも小さくなるように構成された内壁面を有し、前記積層された半導体チップを抑え付ける収容体とを備えることを特徴とする。
【００１４】
これにより、半導体チップ積層時の位置ずれが発生した場合においても、半導体チップの上下の貫通電極を接触させることが可能となるとともに、収容体の構成の複雑化を抑制しつつ、積層された半導体チップの耐衝撃性を向上させることが可能となる。
このため、半導体チップを収容体内に入れていくだけで、半導体チップの層間接続を実現することが可能となり、半導体チップの積層工程を効率化することが可能となるとともに、収容体に収容された半導体チップを実装する際の接続信頼性を容易に向上させることが可能となる。
【００１５】
また、本発明の一態様に係る半導体装置によれば、前記収容体は、前記半導体チップの外形に対応した箱体であり、前記箱体の開口部の対向する２辺間の距離から最下層の半導体チップの対向する２辺間の距離を引いた値は、前記貫通電極の直径よりも小さいことを特徴とする。
これにより、半導体チップを収容体内に入れていくだけで、半導体チップ積層時の位置ずれを許容しつつ、半導体チップの上下の貫通電極を接触させることが可能となり、半導体チップの積層工程を効率化することが可能となる。
【００１６】
また、本発明の一態様に係る電子機器によれば、積層された半導体チップと、前記半導体チップを収容する収容体と、前記収容体の側壁に設けられた開口部と、前記収容体に収容された半導体チップを実装するマザー基板と、前記マザー基板を介して前記半導体チップに接続された電子部品とを備えることを特徴とする。
【００１７】
これにより、半導体チップを収容体内に積層した後に、半導体チップ間および半導体チップの側面に樹脂を一括充填することが可能となるとともに、半導体チップの位置合わせを容易に行うことが可能となり、電子機器の小型・軽量化を可能としつつ、電子機器の信頼性を向上させることができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、収容体内に半導体チップを積層する工程と、前記収容された半導体チップ間および半導体チップの側面に樹脂を充填する工程とを備えることを特徴とする。
【００１８】
これにより、収容体内に半導体チップを積層することで、半導体チップの位置合わせを行うことが可能となるとともに、複数の半導体チップの樹脂封止および半導体チップと収容体との間の固定を一度に行うことが可能となり、半導体チップの製造工程を効率化することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、側壁に開口部が設けられた収容体内に半導体チップを積層する工程と、前記開口部を介して前記収容体内に樹脂を注入することにより、前記収容された半導体チップ間および半導体チップの側面に樹脂を充填する工程とを備えることを特徴とする。
【００１９】
これにより、半導体チップを収容体内に積層した後に、半導体チップ間および半導体チップの側面に樹脂を一括充填することが可能となり、半導体チップの積層工程を効率化することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、側壁に複数の開口部が設けられた収容体内に半導体チップを積層する工程と、前記複数の開口部の少なくとも１個を介して前記収容体内に樹脂を注入し、前記複数の開口部の残りの少なくとも１個を介して前記樹脂を吸引することにより、前記収容された半導体チップ間および半導体チップの側面に樹脂を充填する工程とを備えることを特徴とする。
【００２０】
これにより、半導体チップを収容体内に積層した後に、半導体チップ間および半導体チップの側面に樹脂を効率よく引き込むことが可能となり、半導体チップ間および半導体チップと収容体と間の間隔が狭い場合においても、半導体チップ間および半導体チップの側面に樹脂を効率よく充填することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記半導体チップが収容された収容体を下層基板上に固定する工程をさらに備えることを特徴とする。
【００２１】
これにより、収容体を下層基板上に固定することで、積層された半導体チップを下層基板上に抑え付けることが可能となり、半導体チップの位置合わせを容易化することを可能としつつ、半導体チップの２次実装時の接続信頼性を向上させることが可能となる。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１（ａ）は、本発明の第１実施形態に係る半導体装置の製造方法を示す斜視図、図１（ｂ）は、本発明の第１実施形態に係る半導体装置の概略構成を示す断面図である。
【００２３】
図１において、各半導体チップ１ａ〜１ｃの能動面にはパッド電極２ａ〜２ｃがそれぞれ形成され、各パッド電極２ａ〜２ｃの位置には、各半導体チップ１ａ〜１ｃをそれぞれ貫通する貫通孔３ａ〜３ｃが形成されている。
そして、各貫通孔３ａ〜３ｃの表面には、絶縁膜４ａ〜４ｃがそれぞれ形成され、各貫通孔３ａ〜３ｃ内には、絶縁膜４ａ〜４ｃを介して貫通電極５ａ〜５ｃがそれぞれ埋め込まれている。
【００２４】
なお、貫通電極５ａ〜５ｃとしては、例えば、ニッケルＮｉ、銅Ｃｕ、金Ａｕなどからなる１層構造の他、ニッケルＮｉ、銅Ｃｕ、金Ａｕなどの金属上にＳｎ、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ｚｕなどのハンダ材が積層された２層構造を用いるようにしてもよい。
また、貫通電極５ａ〜５ｃの形成は、電解メッキまたは無電解メッキを用いる方法のほか、例えば、インクジェット法により、導電性スラリーや導電性ペーストなどを貫通孔３ａ〜３ｃ内に吐出させるようにしてもよい。
【００２５】
一方、収容体６には、半導体チップ１ａ〜１ｃを収容可能な収容領域６ａが設けられ、収容領域６ａは、半導体チップ１ａ〜１ｃの外形に対応するように構成されるとともに、収容体６の側壁には、スリット７ａ、７ｂ、８ａ、８ｂが設けられている。
そして、収容体６が金属で構成される場合、収容体６の底には絶縁層９が配置される。そして、収容領域６ａが設けられた収容体６内には、半導体チップ１ａ〜１ｃが順次積層され、各半導体チップ１ａ〜１ｃの能動面は、絶縁樹脂層１０ａ〜１０ｃにより封止される。
【００２６】
ここで、半導体チップ１ａ〜１ｃを積層する場合、収容体６内に半導体チップ１ａ〜１ｃを順次収容することにより、半導体チップ１ａ〜１ｃの位置合わせを行うことが可能となり、半導体チップ１ａ〜１ｃの位置合わせを容易化して、半導体装置の製造工程を効率化することが可能となる。
また、収容体６の側面にスリット７ａ、７ｂ、８ａ、８ｂを設けることにより、スリット７ａ、７ｂ、８ａ、８ｂを介して半導体チップ１ａ〜１ｃ間に樹脂を横から注入することが可能となる。このため、半導体チップ１ａ〜１ｃの積層後に、半導体チップ１ａ〜１ｃ間および半導体チップ１ａ〜１ｃの側面に樹脂を一括充填することが可能となり、半導体装置の製造工程を効率化することが可能となる。
【００２７】
また、収容体６の側面にスリット７ａ、７ｂ、８ａ、８ｂを複数設けることにより、例えば、スリット７ａ、７ｂを樹脂注入用、スリット８ａ、８ｂを樹脂吸引用として用いることが可能となり、半導体チップ１ａ〜１ｃ間および半導体チップ１ａ〜１ｃと収容体６との間の間隔が狭い場合においても、半導体チップ１ａ〜１ｃ間および半導体チップ１ａ〜１ｃの側面に樹脂を効率よく引き込むことが可能となる。
【００２８】
なお、半導体チップ１ａ〜１ｃの長さをＬ１、幅をＷ１、貫通電極５ａ〜５ｃの表面の長さをＬ３、幅をＷ３すると、収容領域６ａの長さＬ２および幅Ｗ２は、半導体チップ１ａ〜１ｃの長さＬ１および幅Ｗ１よりもそれぞれ大きく、かつ、半導体チップ１ａ〜１ｃの長さＬ１および幅Ｗ１に貫通電極５ａ〜５ｃの表面の長さＬ３および幅Ｗ３をそれぞれ足し合わせた値以下であることが好ましい。
【００２９】
すなわち、収容領域６ａの長さＬ２および幅Ｗ２は、以下の関係を満たすことが好ましい。
Ｌ１＜Ｌ２≦Ｌ１＋Ｌ３
Ｗ１＜Ｗ２≦Ｗ１＋Ｗ３
これにより、半導体チップ１ａ〜１ｃを収容体６に収容する際に、半導体チップ１ａ〜１ｃ間の位置ずれが発生した場合においても、半導体チップ１ａ〜１ｃの上下の貫通電極５ａ〜５ｃを接触させることが可能となる。
【００３０】
このため、例えば、貫通電極５ａ〜５ｃをハンダ接続する場合、ハンダ溶融時の表面張力により、貫通電極５ａ〜５ｃの位置を自己整合的に揃えることが可能となり、半導体チップ１ａ〜１ｃのラフな位置合わせを許容しつつ、ハンダリフローによる貫通電極５ａ〜５ｃの一括接続を精度よく行うことが可能となる。
また、スリット７ａ、７ｂ、８ａ、８ｂの位置は、図１（ｂ）に示すように、半導体チップ１ａ〜１ｃを収容体６に収容した際の絶縁樹脂層１０ａ、１０ｂの形成位置に対応することが好ましい。
【００３１】
これにより、半導体チップ１ａ〜１ｃの積層後に、スリット７ａ、７ｂ、８ａ、８ｂを介して半導体チップ１ａ〜１ｃ間に樹脂を効率よく注入することが可能となり、半導体チップの製造工程の効率化を図りつつ、半導体チップ１ａ〜１ｃ間の封止性を向上させることが可能となる。
また、収容体６の材質としては、Ａｌ、Ｃｕ、ステンレス合金などの金属を用いることが好ましいが、プラスチックなどの樹脂を用いるようにしてもよい。
【００３２】
ここで、収容体６の材質として金属を用いることにより、電磁波のシールドを行うことが可能となり、高周波デバイスの動作を安定させることが可能となるとともに、放熱効果を向上させて、半導体装置の信頼性を向上させることが可能となる。
また、収容体６の材質として樹脂を用いることにより、収容体６の成形を容易に行うことが可能となるとともに、収容体６の軽量化を図ることが可能となる。
【００３３】
また、絶縁樹脂層１０ａ〜１０ｃの材質としては、例えば、エポキシ樹脂などの熱硬化性樹脂を用いることができる。
また、上述した実施形態では、収容体６の側壁にスリット７ａ、７ｂ、８ａ、８ｂを設ける方法について説明したが、スリット７ａ、７ｂ、８ａ、８ｂの代わりに貫通孔を設けてもよく、スリットと貫通孔とを混在させて設けるようにしてもよい。また、収容体６を網目構造としてもよい。
【００３４】
図２、３は、本発明の第１実施形態に係る半導体装置の製造方法を示す断面図である。
図２（ａ）において、収容体６の底に絶縁層９を形成する。そして、貫通電極５ａ〜５ｃがそれぞれ形成された半導体チップ１ａ〜１ｃを、例えば、能動面が上を向くようにして収容体６内に順次配置する。
【００３５】
次に、図２（ｂ）に示すように、最上層に配置された半導体チップ１ｃの貫通電極５ｃ上に、ハンダボール１１を形成する。
次に、図３（ａ）に示すように、スリット７ａ、７ｂを介して収容体６内に樹脂を注入するとともに、スリット８ａ、８ｂを介して収容体６内に注入された樹脂を吸引することにより、半導体チップ１ａ〜１ｃ間および半導体チップ１ａ〜１ｃの側面に樹脂を充填し、絶縁樹脂層１０ａ〜１０ｃを形成する。
【００３６】
次に、図３（ｂ）に示すように、半導体チップ１ａ〜１ｃ間および半導体チップ１ａ〜１ｃの側面に充填された樹脂を硬化させる。そして、半導体チップ１ａ〜１ｃが収容された収容体６をマザー基板１２上に配置し、マザー基板１２に形成された配線層１３にハンダボール１１を接続する。
図４（ａ）は、本発明の第２実施形態に係る半導体装置の製造方法を示す斜視図、図４（ｂ）は、本発明の第２実施形態に係る半導体装置の概略構成を示す断面図である。
【００３７】
図４において、各半導体チップ２１ａ〜２１ｃの能動面にはパッド電極２２ａ〜２２ｃがそれぞれ形成され、各パッド電極２２ａ〜２２ｃの位置には、各半導体チップ２１ａ〜２１ｃをそれぞれ貫通する貫通孔２３ａ〜２３ｃが形成されている。
そして、各貫通孔２３ａ〜２３ｃの表面には、絶縁膜２４ａ〜２４ｃがそれぞれ形成され、各貫通孔２３ａ〜２３ｃ内には、絶縁膜２４ａ〜２４ｃを介して貫通電極２５ａ〜２５ｃがそれぞれ埋め込まれている。
【００３８】
一方、収容体２６には、半導体チップ２１ａ〜２１ｃを収容可能な収容領域２６ａが設けられ、収容領域２６ａは、半導体チップ２１ａ〜２１ｃの外形に対応するように構成されるとともに、収容体２６の側壁には、半導体チップ２１ａ〜２１ｃの積層方向に沿って湾曲部２７ａ、２７ｂが設けられている。
そして、収容体２６が金属で構成される場合、収容体２６の底には絶縁層２９が配置される。そして、収容領域２６ａが設けられた収容体２６内には、半導体チップ２１ａ〜２１ｃが順次積層され、各半導体チップ２１ａ〜２１ｃの能動面は、絶縁樹脂層３０ａ〜３０ｃにより封止される。
【００３９】
ここで、半導体チップ２１ａ〜２１ｃを積層する場合、収容体２６内に半導体チップ２１ａ〜２１ｃを順次収容することにより、半導体チップ２１ａ〜２１ｃの位置合わせを行うことが可能となり、半導体チップ２１ａ〜２１ｃの位置合わせを容易化して、半導体装置の製造工程を効率化することが可能となる。
また、収容体２６の側面に湾曲部２７ａ、２７ｂを設けることにより、湾曲部２７ａ、２７ｂを介して半導体チップ２１ａ〜２１ｃ間に樹脂を注入することが可能となる。このため、半導体チップ２１ａ〜２１ｃの積層後に、半導体チップ２１ａ〜２１ｃ間および半導体チップ２１ａ〜２１ｃの側面に樹脂を一括充填することが可能となり、半導体装置の製造工程を効率化することが可能となる。
【００４０】
また、収容体２の側面に湾曲部２７ａ、２７ｂを複数設けることにより、例えば、湾曲部２７ａを樹脂注入用、湾曲部２７ｂを樹脂吸引用として用いることが可能となり、半導体チップ２１ａ〜２１ｃ間および半導体チップ２１ａ〜２１ｃと収容体２６との間の間隔が狭い場合においても、半導体チップ２１ａ〜２１ｃ間および半導体チップ２１ａ〜２１ｃの側面に樹脂を効率よく引き込むことが可能となる。
【００４１】
図５（ａ）は、本発明の第３実施形態に係る半導体装置の製造方法を示す斜視図、図５（ｂ）は、本発明の第３実施形態に係る半導体装置の概略構成を示す断面図である。
図５において、各半導体チップ４１ａ〜４１ｃの能動面にはパッド電極４２ａ〜４２ｃがそれぞれ形成され、各パッド電極４２ａ〜４２ｃの位置には、各半導体チップ４１ａ〜４１ｃをそれぞれ貫通する貫通孔４３ａ〜４３ｃが形成されている。
【００４２】
そして、各貫通孔４３ａ〜４３ｃの表面には、絶縁膜４４ａ〜４４ｃがそれぞれ形成され、各貫通孔４３ａ〜４３ｃ内には、絶縁膜４４ａ〜４４ｃを介して貫通電極４５ａ〜４５ｃがそれぞれ埋め込まれている。
一方、収容体４６には、半導体チップ４１ａ〜４１ｃを積層方向にガイドするガイド部材４７ａ〜４７ｄが設けられ、ガイド部材４７ａ〜４７ｄは、収容体４６の底面４６ａの四隅に配置されている。
【００４３】
ここで、ガイド部材４７ａ〜４７ｄは、例えば、Ｌ字状に構成され、半導体チップ４１ａ〜４１ｃの角をそれぞれはめ込むことができるように配置することができる。
そして、収容体４６が金属で構成される場合、収容体４６の底面４６ａ上には絶縁層４９が配置される。そして、ガイド部材４７ａ〜４７ｄが配置された収容体４６の底面４６ａ上には、半導体チップ４１ａ〜４１ｃが順次積層され、各半導体チップ４１ａ〜４１ｃの能動面は、絶縁樹脂層５０ａ〜５０ｃにより封止される。
【００４４】
ここで、半導体チップ４１ａ〜４１ｃを積層する場合、ガイド部材４７ａ〜４７ｄに沿って半導体チップ４１ａ〜４１ｃを順次配置することにより、半導体チップ４１ａ〜４１ｃの位置合わせを行うことが可能となり、半導体チップ４１ａ〜４１ｃの位置合わせを容易化して、半導体装置の製造工程を効率化することが可能となる。
【００４５】
また、ガイド部材４７ａ〜４７ｄに沿って半導体チップ４１ａ〜４１ｃを積層することにより、半導体チップ４１ａ〜４１ｃの側壁を露出させることが可能となり、半導体チップ４１ａ〜４１ｃ間に樹脂を横方向から注入することが可能となる。このため、例えば、積層された半導体チップ４１ａ〜４１ｃを樹脂含浸させることにより、半導体チップ４１ａ〜４１ｃ間に樹脂を一括充填することが可能となり、半導体装置の製造工程を効率化することが可能となる。
【００４６】
図６（ａ）は、本発明の第４実施形態に係る半導体装置の製造方法を示す斜視図、図６（ｂ）は、本発明の第４実施形態に係る半導体装置の概略構成を示す断面図、図７は、本発明の第４実施形態に係る半導体装置の実装状態を示す断面図である。
図６において、各半導体チップ６１ａ〜６１ｃの能動面にはパッド電極６２ａ〜６２ｃがそれぞれ形成され、各パッド電極６２ａ〜６２ｃの位置には、各半導体チップ６１ａ〜６１ｃをそれぞれ貫通する貫通孔６３ａ〜６３ｃが形成されている。
【００４７】
そして、各貫通孔６３ａ〜６３ｃの表面には、絶縁膜６４ａ〜６４ｃがそれぞれ形成され、各貫通孔６３ａ〜６３ｃ内には、絶縁膜６４ａ〜６４ｃを介して貫通電極６５ａ〜６５ｃがそれぞれ埋め込まれている。
一方、収容体６６には、半導体チップ６１ａ〜６１ｃを収容可能な収容領域６６ａが設けられ、収容領域６６ａは、半導体チップ６１ａ〜６１ｃの外形に対応するように構成されている。また、収容体６６の入口の周囲には、収容体６６を引っくり返した状態で固定する裾６７が設けられ、裾６７上にはハンダ層６８が形成されている。
【００４８】
なお、収容領域６６ａの長さおよび幅は、半導体チップ６１ａ〜６１ｃの長さおよび幅よりもそれぞれ大きく、かつ、半導体チップ６１ａ〜６１ｃの長さおよび幅に貫通電極６５ａ〜６５ｃの表面の長さおよび幅をそれぞれ足し合わせた値以下であることが好ましい。
また、収容体６６の高さＨは、収容体６６に収容された最上層の半導体チップ６１ｃ上にハンダボール７１を設けた場合、裾６７の位置が、そのハンダボール７１の位置に一致することが好ましい。
【００４９】
そして、収容体６６が金属で構成される場合、収容体６６の底には絶縁層６９が配置される。そして、収容領域６６ａが設けられた収容体６６内には、半導体チップ６１ａ〜６１ｃが順次積層され、各半導体チップ６１ａ〜６１ｃの能動面は、絶縁樹脂層７０ａ〜７０ｃにより封止される。
また、図７に示すように、マザー基板７２には、配線層７３ａが形成されるとともに、収容体６６の裾６７を配置するための配置層７３ｂが形成されている。なお、配線層７３ａおよび配置層７３ｂは、例えば、プリント基板上の銅箔をパターニングすることにより、一括して形成することができる。
【００５０】
そして、収容体６６により半導体チップ６１ａ〜６１ｃをマザー基板７２上に抑え付けながら、収容体６６をマザー基板７２上に配置する。そして、ハンダリフローにより、ハンダボール７１を配線層７３ａに接続するととともに、ハンダ層６８を介し収容体６６の裾６７を配置層７３ｂに接合する。
これにより、収容体６６内に半導体チップ６１ａ〜６１ｃを順次収容することで、半導体チップ６１ａ〜６１ｃの位置合わせを行うことが可能となるとともに、半導体チップ６１ｃとマザー基板７２との接続を収容体６６により補強することが可能となる。
【００５１】
このため、半導体チップ６１ａ〜６１ｃの位置合わせを容易化して、半導体装置の製造工程を効率化することが可能となるとともに、収容体６６の構成の複雑化を抑制しつつ、半導体チップ６１ｃとマザー基板７２との接続信頼性を向上させることが可能となる。
なお、半導体チップ６１ａ〜６１ｃの能動面に絶縁樹脂層７０ａ〜７０ｃを形成する場合、各半導体チップ６１ａ〜６１ｃ間に樹脂シートを挟み込みながら、半導体チップ６１ａ〜６１ｃを積層することができる。
【００５２】
また、収容体６６の側面にスリットまたは貫通孔を形成してもよく、これにより、スリットまたは貫通孔を介して半導体チップ６１ａ〜６１ｃ間に樹脂を注入することが可能となる。このため、半導体チップ６１ａ〜６１ｃの積層後に、半導体チップ６１ａ〜６１ｃ間および半導体チップ６１ａ〜６１ｃの側面に樹脂を一括充填することが可能となり、半導体装置の製造工程を効率化することが可能となる。
【００５３】
なお、上述した半導体装置は、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、ＭＤ（Ｍｉｎｉ  Ｄｉｓｃ）プレーヤなどの電子機器に適用することができ、電子機器の小型・軽量化を可能としつつ、電子機器の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体装置の構成を示す図。
【図２】第１実施形態に係る半導体装置の製造方法を示す図。
【図３】第１実施形態に係る半導体装置の製造方法を示す図。
【図４】第２実施形態に係る半導体装置の構成を示す図。
【図５】第３実施形態に係る半導体装置の構成を示す図。
【図６】第４実施形態に係る半導体装置の構成を示す図。
【図７】第４実施形態に係る半導体装置の実装状態を示す図。
【符号の説明】
１ａ〜１ｃ、２１ａ〜２１ｃ、４１ａ〜４１ｃ、６１ａ〜６１ｃ  半導体チップ、２ａ〜２ｃ、２２ａ〜２２ｃ、４２ａ〜４２ｃ、６２ａ〜６２ｃ  パッド電極、３ａ〜３ｃ、２３ａ〜２３ｃ、４３ａ〜４３ｃ、６３ａ〜６３ｃ  貫通孔、４ａ〜４ｃ、２４ａ〜２４ｃ、４４ａ〜４４ｃ、６４ａ〜６４ｃ  絶縁膜、５ａ〜５ｃ、２５ａ〜２５ｃ、４５ａ〜４５ｃ、６５ａ〜６５ｃ  貫通電極、６、２６、６６  収容体、６ａ、２６ａ、６６ａ  収容領域、７ａ、７ｂ、８ａ、８ｂスリット、９、２９、４９、６９  絶縁層、１０ａ〜１０ｃ、３０ａ〜３０ｃ、５０ａ〜５０ｃ、７０ａ〜７０ｃ  絶縁樹脂層、１１、７１  ハンダボール、１２、７２  マザー基板、１３、７３ａ  配線層、２７ａ、２７ｂ  湾曲部、４６  底板、４７ａ〜４７ｃ  ガイド部材、６７  裾、６８  ハンダ層、７３ｂ  配置層
【図１】
2004207416.tif 000003
【図２】
2004207416.tif 000004
【図３】
2004207416.tif 000005
【図４】
2004207416.tif 000006
【図５】
2004207416.tif 000007
【図６】
2004207416.tif 000008
【図７】
2004207416.tif 000009