(57)【要約】【課題】薄膜回路パターン形成において、ホトリソグラフィー・エッチィングプロセスを用いることなく、かつマスク成膜では難しかった連続回路パターン形成を可能とするマスクを用いた薄膜回路パターン直接形成するパターン形成方法とそれを用いたパターン形成装置、さらには該形成装置により製造された電子回路装置を提供する。【解決手段】薄膜回路パターンに対応した位置に沿って、マスクに飛び石状の飛びの開口部を形成し、薄膜成膜時にマスクあるいは基板を移動させて連続した回路パターンを含む所望の全回路パターンを形成する方法である。この方法により、単層の薄膜回路パターンは一回の移動で実現できる。また、異なる材料の複層の膜からなる連続した薄膜回路パターンは各層の成膜中に一回の移動を行い、層数の半分に相当する回数の往復移動を行うことで、複雑な複層膜を簡単に形成することが可能である。また、これにより低コストで、低環境負荷な薄膜回路パターンの形成が可能となる。【選択図】　　図８
2004052047.tif 000002
【特許請求の範囲】
【請求項１】
基板上に連続パターンを含む電子回路パターンを薄膜で形成するためのパターン形成装置であって、
所望の回路パターンを投影した形状に沿って互いに間隔を空けて整列された複数の開口部で形成される開口部群を少なくとも１つ有するマスクと、
前記基板に対して前記開口部群の長手方向に沿ってマスクを移動させる手段とを備える、ことを特徴とするパターン形成装置。
【請求項２】
基板上に連続パターンを含む電子回路パターンを薄膜で形成するためのパターン形成装置であって、
所望の回路パターンを投影した形状に沿って互いに間隔を空けて整列された複数の開口部で形成される開口部群を少なくとも１つ有する２枚以上のマスクと、前記２枚以上のマスクのうちの所望の１枚を前記基板の上に配置し、他のマスクを前記基板の上から排除するマスク差替手段とを備える、ことを特徴とするパターン形成装置。
【請求項３】
前記開口部群の中の隣接する開口部の間の長さは、該開口部の長手方向に沿った該開口部の長さと同一又は短いことを特徴とする請求項１に記載のパターン形成装置。
【請求項４】
前記請求項１〜３のいずれか１項に記載のパターン形成装置であって、真空又はガス充填された密閉の容器内に付与される、ことを特徴とするバターン形成装置。
【請求項５】
前記電子回路パターンのうち所定の孤立パターンのみを投影した形状の開口部を有する少なくとも１つのマスクと、該マスクを前記基板に当接する手段とを備える孤立パターン形成装置を、さらに備える、ことを特徴とする請求項１〜４のいずれか１項に記載のパターン形成装置。
【請求項６】
前記１〜５のいずれか１項に記載のパターン形成装置を使用して製造する、パターン形成方法。
【請求項７】
基板上に連続パターンを含む電子回路パターンを薄膜の層で形成させた電子回路装置であって、
前記連続パターンを形成する薄膜における同一材料が連続して形成された層は、該連続パターンの長手方向に沿って一定の間隔ごとに他の部分よりも前記層の厚み方向に隆起する部分を有する、ことを特徴とする電子回路装置。
【請求項８】
前記連続パターンを形成する薄膜の層は、同一の材料が連続して形成された層を複数積み重ねて形成し、前記同一材料の各層の隆起する部分は、互いに該各層の厚み方向に略整列される、ことを特徴とする請求項７に記載の電子回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路や電子回路基板等の部品、薄膜回路パターンを有する各種コンピュータ、各種ディスプレイ、表示デバイス、等を始め薄膜回路パターンを有する全ての電子回路装置に関する。
【０００２】
【従来の技術】
急速に進展する高度情報化社会において、コンピュータ、通信、情報家電、各種表示デバイス、などあらゆる電子回路に薄膜で形成された回路パターンが使用されている。従来、薄膜回路パターンの形成には、概ね、薄膜パターンの材料を全面あるいは部分的に成膜したのち、レジスト塗布・乾燥し、マスクを介して露光・現像し、レジストでの逆回路パターンを形成した後、エッチィング、レジスト除去を経て所望の薄膜回路パターンを形成する、いわゆるホトリソグラフィー・エッチィングプロセスを用いた方法が採用されてきた。この方法は図１に典型的なプロセスを示すように、多数のプロセスを繰り返して電子回路の薄膜回路パターンを完成させていくものである。この方法はパターン形成精度が良く、同じパターンを何回でも再現できると共に、同一基板上に複数個の電子回路を形成できる量産性を有している点で優れている。
【０００３】
しかしながら、このホトリソグラフィー・エッチングプロセスを用いた方法は、図１に示すように薄膜回路パターンを形成する度に成膜・レジスト塗布・乾燥・露光・現像・エッチィング・レジスト剥離、等からなる１０工程以上の非常に多数の工程が必要であるため製造コストが非常に高くなっていた。さらに、この方法では、上記多数の工程の度に大量のレジストや薬液、洗浄液、等を使用することとなる。これは、単に歩留まりが悪く製造コストが非常に高いということのみならず、昨今、重大な関心事となってきた廃材や廃液の処理などの環境負荷が非常に大きいという問題があった。
【０００４】
そこで、この問題を解決する一つの方法として、薄膜回路パターンの素材を成膜する際に、回路パターンを形成したメタルマスク、等を用いて直接薄膜回路パターンを形成する方法が従来より行われている。
【０００５】
しかしながら、この方法では長い連続パターンを形成する場合に、基板へのメタルマスクの吸着性が良好でないという問題がある。これは薄いメタルマスクでは、その端部を基板に当接させたとしても、端部から離間すればするほど浮きが生じるからである。従って、マスクの浮きによるにじみを招致させる原因となり、特に対象となる連続パターンに隣接するパターンが存在する場合には、両パターン間の薄膜が接続する原因となる。この問題を解決すべく、磁性を帯びた材料のマスクを準備し、基板に対してマスクと反対側に磁石を配置することにより、メタルマスクを基板に当接させることとしている。
【０００６】
例えば、特開第２００２−７５６３９号を参照すれば、図２〜４に示すような有機電界発光素子ディスプレイの製造方法に適用されている例が示されている。この例では、ストライプ状の陽極５および有機層６と陰極７を交差させてマトリックス状の電極、等をメタルマスク９を用いて、各電極材料をスパッタリングにより、順次成膜している。この際、メタルマスク９で問題となるパターンのずれ、メタルマスク９の浮きによるにじみ、を押さえる為、磁化部材８に工夫を加えて、磁力線の間隔を極力狭くすることで、対応できることとしている。しかし、ストライプ状の陽極と陰極に対応した非常に細かいストライプ状の多数のスリットをマスクに形成し、それを磁石で保持して精度の良いパターンを形成することはサイズの大型化、パターンの高精細化、とともに一定の限界がある。
【０００７】
特に、このようなストライプ状の電極や閉回路のように、電子回路で不可欠な電気的に連続した回路パターンをメタルマスクで形成することは物理的あるいは機械的に保持することが難しく、多くの場合、孤立したパターンを形成する方法に限られている。
【０００８】
【発明が解決しようとする課題】
本発明はこれまでのホトリソグラフィー・エッチィングプロセスに変わる低コストと低環境負荷で、かつ連続した薄膜回路パターンを精度よく実現できるマスクを用いた薄膜回路パターンの形成方法とそれを用いた電子回路装置を提供することを目的としている。この課題を解決するため本発明では概ね、電子回路に連続した薄膜回路パターンを形成するに際し、マスクに連続したパターンの開口部を形成することなく、基板上に連続した薄膜回路パターンを形成するための方法及び該方法を使用する装置を提供する。
【０００９】
【課題を解決するための手段】
上記事情に鑑みて、本発明は成膜時にマスクを用いて直接薄膜回路パターンを形成する装置及びその装置を使用して製造された電子回路装置を提供している。以下、具体的に説明すれば、まず、本発明は、基板上に連続パターンを含む電子回路パターンを薄膜で形成するためのパターン形成装置であって、所望の回路パターンを投影した形状に沿って互いに間隔を空けて整列された複数の開口部で形成される開口部群を少なくとも１つ有するマスクと、前記基板に対して前記開口部群の長手方向に沿ってマスクを移動させる手段とを備える、ことを特徴とするパターン形成装置を提供すると共に、該パターン形成装置を使用して製造する、パターン形成方法を提供する。
【００１０】
すなわち、本パターン形成装置によれば、薄膜回路パターンに対応した位置に沿って、マスクに飛び石状の開口部を形成し、薄膜成膜時にマスクを基板に対して相対的に移動させて連続した回路パターンを含む所望の回路パターンを形成する方法が使用される。このパターン形成方法及び該形成方法を使用するパターン形成装置を使用すれば、単層の薄膜回路パターン、特に薄膜回路パターンのうちの連続パターンについては、従来のマスクを直接基板に当接させて蒸着させることにより孤立パターンの形成する工程に、成膜中に基板に対してマスクを微小距離移動させる工程を付加するだけで、連続パターンの形成を行うことが可能となる。なぜなら、本装置を使用すれば、マスクに付与された飛び石状の開口部を介して直線状に整列された複数の孤立パターンを形成した後、形成された孤立パターンの隙間に同一の孤立パターンを形成することができ、結果として、各孤立パターンが重なり合い、連続パターンを形成することができるからである。従って、ホトリソグラフィー・エッチングプロセスを用いた場合のような多数の工程を必要とせず、コストを大幅に削減することができる。
【００１１】
また、このパターン形成装置及びパターン形成方法を使用すれば、複数の孤立パターンを重ね合わせて一体の連続パターンを形成するため、従来のマスクの成膜による方法で連続パターンを形成する際に問題となったマスクの浮きによるにじみも生じない。
【００１２】
また、本発明は、上記パターン形成装置における開口部群の中の隣接する開口部の間の長さは、該開口部群の長手方向に沿った該開口部の長さと同一又は短いことが好ましい。なぜなら、隣接する開口部の間の長さを開口部の長さよりも短くすることによって、成膜中にマスクを一回だけずらしてやるだけで、最初の工程で形成された飛び石状の孤立パターンの隙間を完全に埋めることができるからである。なお、異なる材料の複層の膜からなる連続した薄膜回路パターンは各層の成膜中に一回の移動を行い、層数に相当する回数の往復移動を行うことで、複雑な複層薄膜を簡単に形成することが可能である。
【００１３】
また、本発明は、基板上に連続パターンを含む電子回路パターンを薄膜の層で形成させた電子回路装置であって、前記連続パターンを形成する薄膜における同一材料が連続して形成された層は、該連続パターンの長手方向に沿って一定の間隔ごとに他の部分よりも前記層の厚み方向に隆起する部分を有する、ことを特徴とする電子回路装置をも提供している。
【００１４】
このような特徴を有する電子回路装置は、上述してきたパターン形成方法によってのみ形成可能である。同一の孤立パターンを重ねて連続パターンを形成するからこそ、厚み方向に隆起する部分が形成されるのである。この隆起する部分が形成されるために、本電子回路装置における連続パターンの薄膜は所定間隔ごとに歪みを吸収する部分が付与されることとなり、熱膨張や応力負荷にも強い薄膜を提供することが可能となる。さらに、上記電子回路装置の前記連続パターンを形成する薄膜の層は、同一の材料が連続して形成された層を複数積み重ねて形成し、前記同一材料の各層の隆起する部分は、互いに該各層の厚み方向に略整列されることが好ましい。特に、異なる材料の複数層で薄膜が形成されている場合には、同一材料間で連続し異なる材料間での連続を回避する必要がある。例えば、従来のマスクを２枚以上を準備し、それらのマスクごとに複数層の薄膜を形成させて一体の連続パターンの薄膜を形成させたような場合には、異なる材料同士が連続し、各層の隆起部分は同一材料で連続しないこととなり、電子回路装置において所望の電気的接続を達成することができない。本電子回路装置では、これを回避し、電気的接続に確実性があり且つ強度が高い電子回路装置を提供することができる。
【００１５】
次に、本発明は、基板上に連続パターンを含む電子回路パターンを薄膜で形成するためのパターン形成装置であって、所望の回路パターンを投影した形状に沿って互いに間隔を空けて整列された複数の開口部で形成される開口部群を少なくとも１つ有する２枚以上のマスクと、前記２枚以上のマスクのうちの所望の１枚を前記基板の上に配置し、他のマスクを前記基板の上から排除するマスク差替手段とを備える、ことを特徴とするパターン形成装置であっても良い。
【００１６】
上記本発明における第二のパターン形成方法は、薄膜回路パターンに対応した位置に沿って、開口部を１ピッチ毎ずらして、飛び石状に形成したマスクを２枚用いて、薄膜成膜時に２回成膜することにより連続した回路パターンを含む所望の全回路パターンを形成する方法である。この方法も非常に簡単な方法であるが、複層膜の場合、等は各層ごとにマスクを差し替える、すなわち各層の倍の成膜回数が必要になるため、上述する第一の方法（マスクをずらす方法）よりは難しいが、成膜時にパターンを実現する有力な方法である。
【００１７】
以上により、本発明は、ホトリソグラフィー・エッチィングプロセスを一切用いずに、かつこれまでのマスクを用いた成膜方法では難しかった連続した回路パターンを精度よく形成でき、トータルで低コストで、低環境負荷な薄膜回路パターンの形成するためのパターン形成装置及びパターン形成方法、さらには該形成方法を用いた電子回路装置を提供することができる。
【００１８】
さらに本発明のパターン形成装置は、電子回路パターンのうち所定の孤立パターンのみを投影した形状の開口部を有する少なくとも１つのマスクと、該マスクを基板に当接する手段とを備える孤立パターン形成装置を、さらに備えることも可能である。すなわち、上述するパターン形成装置すなわち飛び石状の開口部を設けたマスクを使用するパターン形成装置に加え、異なる従来式の他のマスクを使用して孤立したパターンの薄膜を形成する孤立パターン形成装置を組み合わせても良い。孤立パターンと連続パターンとが混在し、薄膜の形成に飛び石状の開口部を設けたマスクを用いるだけでは、全回路パターンを形成することが困難な場合でも、連続パターンの部分を形成するときに上述する本発明の方法を使用するだけで、その部分については本発明の効果が十分に反映され、全体としてコストの掛かららず且つ精度の高い成膜が可能となるからである。
【００１９】
なお、本発明のパターン形成装置は、真空又はＣＶＤ等のガス充填された密閉の容器内に付与されても良い。また、本発明の薄膜パターン形成方法におけるマスクの移動は、薄膜回路パターンの成膜中あるいは成膜途中で、マスクを１回以上移動させても良く、あるいは、マスクを固定して回路パターンが形成される基板を相対的に移動させても良い。また、薄膜材料として、金属、特にＣｒ，Ｃｕ，Ａｕ，Ａｇ，Ｐｔ，Ｐｄ，Ｓｎ，Ａｌ，Ｔｉ，Ｎｉ，Ｗ，及びそれらの化合物など、半導体、特にＳｉ，Ｇｅ，及びＡｌ、Ｇａ、Ａｓ、Ｉｎ、Ｐ、Ｓｂ等の２つ以上の組合せからなる化合物半導体、ガラス及びセラミック、特にＳｉＯ２，ＳｉＮ，Ｂｉ２Ｏ３，ＰｂＯ，Ｉｎ２Ｏ３，ＳｎＯ２，ＳｉＣ，ＺｎＯ，Ａｌ２Ｏ３，ＴｉＯ２，及びそれらの混合物等、の無機材料を用いても良く、薄膜材料として、エポキシ、ポリエチレン、ポリイミド、テフロン（登録商標）、等の有機材料を用いても良い。さらに、マスクの材料として、金属、ガラス、セラミック、等の無機材料を用いても良く、ポリエチレン、ポリイミド、テフロン（登録商標）、等の有機材料を用いても良い。
【００２０】
【本発明の実施の形態】
以下、本発明の第１の実施形態に係る薄膜回路パターン形成方法を図５ないし図１４に基づいて説明する。本実施形態ではＬＳＩを高密度に搭載して、高密度電子回路モジュールを作成するための薄膜による電極及び配線形成工程に適用する例について説明する。図５は２個のＬＳＩ１２が搭載された薄膜回路パターンの断面構造の一部を示したもので、セラミック基板１の上に１２端子からなるＬＳＩ１２を接続するための電極１０と電極間をつなぐ配線パターン１１とから構成されている。図６は２個のＬＳＩ１２搭載前の電極１０と配線パターン１１の部分平面図を示したものである。また、Ａ−Ａ’線は図５の断面構造に一致した指示線である。図７は、図６で形成した配線パターン１１を絶縁層４で覆い、電極１０のみを露出して基板を完成させた状態を示している。
【００２１】
ここで、本発明の薄膜回路パターン形成方法について、これらの図を参照しながら詳細に説明する。電極１０及び配線パターン１１はＣｒ（約０．１μｍ）／Ｃｕ（約２μｍ）／Ａｕ（約０．０５μｍ）の３層構成の金属材料からなり、Ｃｒはセラミック基板１との接着、Ｃｕは低抵抗配線として、Ａｕは接続のための表面保護及びＣｕの酸化・防食、などの目的で使用する。目的に応じてＡｌ，Ｎｉ，Ｔｉ，Ｗ，などが用いられることもある。これらの薄膜をスパッタリング方式で真空成膜により形成する。
【００２２】
図８、は本発明に係るスパッタ成膜装置で、真空チャンバ１４とスパッタリングカソード１５、スパッタターゲット１６、マスク９、基板１、ホールダーユニット１７、とから構成される。
【００２３】
真空チャンバ１４は、本発明を説明するために必要な構成である、排気を行うための真空ポンプ１８とプラズマガス源であるＡｒガスの導入弁１９と、図示してはいないが、スパッタ電源やホールダーユニットの搬送系、などから構成されている。
【００２４】
また、スパッタリングによる成膜は、導入したＡｒガスをスパッタターゲット近傍でプラズマ放電させた状態で、スパッタターゲット１６側を陰極にすることでプラズマ中のＡｒイオンがスパッタターゲット１６に衝突し、はじき出されたスパッタターゲット原子が基板１に被着し、堆積して成膜される。
【００２５】
さらに、マスク９および基板１を含むホールダーユニット１７は、スパッタターゲット１６に対向して配置している。マスク９には、配線パターンに対応した位置に不連続な孤立した開口パターンを形成しておき、成膜中にこのマスク９を基板１に対して相対的に移動させることで、所望の連続したパターンを得る。図９はマスク９を移動した後の状態を示している。このマスク９はホールダーユニット１７に収納した磁石で基板１に固着される。マスク９には孤立した開口パターンしかなく、マスクの剛性を下げないので、磁石で堅く固定されて、開口パターンに忠実に薄膜が形成される。マスクの材料は磁石で固定が可能な強磁性体である４２アロイ（Ｆｅ／Ｎｉ合金）やＦｅ／Ｃｏ合金、などである。磁石を用いないで、機械的に保持する場合は目的に応じた材料であれば、例えば非磁性体の材料の選択も可能であることは言うまでもない。このマスク表面には、マスクと基板とが接した時に懸念されるキズ防止、等の保護とより高い密着性確保のため、有機材料をコ−ティングする場合もある。次に、本発明の重要なポイントはマスクの移動であり、これについて図１０と１１を用いて、より詳細に説明する。図１０はマスク９の上から見た平面図で、マスク９をマスク固定枠２０の上に装着した後、マスク固定枠２０に予め装着してあるガイドピン２３でマスクの位置を固定する。一方、基板１は断面で示した図１１の定盤２４、その上に固定された磁石２５、その上のスペーサ２６上に固定され、全体が上下・左右・水平・回転して移動する機構を有し、かつ磁石２５のみ単独で上下する機構を有している。そこで、マスク９と基板１とのアライメントは、まず磁石２５を単独で基板に対して磁力が効かない距離まで下方に引き離しておき、この状態でマスク９と基板１の位置合わせを行い、その後磁石を上昇させて、基板１とマスク９とを固定した後、成膜する。所望の厚さまで成膜した後、基板１を下方に移動し、マスク９の４コーナーの下部にあらかじめ設けたモータ２１の軸を挿入して持ち上げ、水平に微小移動させた後、マスクを下降させる。その際、図１２に拡大して示したように、マスク９に所望の移動距離に空けた穴にガイドピン２３を挿入して固定し、基板１を上昇させて成膜を開始する。この一連の移動過程では、マスク９とスパッタターゲット１６の間に遮蔽版を挿入して成膜を抑さえている。このようにして、第一層目の成膜が完了した後、第２層目に対しては、同様な操作で、マスクの水平移動のみモータ２１を逆回転させて行う。本発明ではこのような動作をＣｒ，Ｃｕ，Ａｕに対して合計６回行うことで、所望の複層薄膜と連続した回路パターンを得る事ができた。
【００２６】
次に、本発明の連続した回路パターンを得るための、マスク９のパターンについて説明する。図１３は図６の回路パターンにおいて、上下対称なので、下半分の回路パターンを得るためのマスクに描いた孤立開口部２８からなるパターンを示している。図１４はマスクのＤ−Ｄ’線に相当する部位の成膜後の断面を示したものである。図１３のマスクを用いて、上記した成膜、マスク移動を複層構成であるＣｒ／Ｃｕ／Ａｕの各層の成膜時に行い、連続したパターンを形成している。すなわち、第一層目のＣｒを成膜した後、マスク９を水平に移動して第二層目のＣｒを成膜する。この際、第二層目のＣｒは第一層目のＣｒの両サイドに重なるようにマスクの孤立開口部２８の長さを決めている。同様にして、Ｃｕ，Ａｕを成膜して完成する。
【００２７】
次に、本発明の第２の実施形態に係る薄膜回路パターン形成方法を図１５ないし図２１に基づいて説明する。図１５はフラットパネルディスプレイの代表として、プラズマディスプレイ（以下、ＰＤＰ）を取り上げ、表示面側のガラス基板１上に形成された代表的な電極配線パターンを示している。電極の典型的な構成としては、ＩＴＯやＳｎＯ２、などの様な透明電極３８と電源供給ラインとしての、Ｃｒ／Ｃｕ／ＣｒやＣｒ／Ａｌ／Ｃｒ、などの様なバス電極３９とが一対となって、表示画素数に対応した多数の直線状パターンからなっている。２０インチサイズから、６０インチを越えるサイズまであるＰＤＰの電極はほぼ端から端まであることから、この直線状に開口した配線パターンを連続してマスクで実現することは非常に難しい。そこで本発明の第１の実施形態の薄膜回路パターン形成方法で説明したと同様に、配線パターンに沿った飛びとびの孤立開口パターンをマスクに形成し、成膜中にマスクを移動して連続した配線パターンを得る。以下、この連続した配線パターンを得る方法について、図１６ないし図２１を用いて詳細に説明する。図１６は図１５のＡ部３７を拡大して示したものである。図１７はまず透明電極３８を形成するために、この図１６のパターンに対応して、マスク９に十字の孤立開口パターン２９を飛び飛び（飛び石状）に形成している。このマスク９を用いて、透明電極材料、ここではＩＴＯをスパッタ成膜すると図１８の断面で示したパターンを形成し、成膜中にマスクを１ピッチ分水平に移動してさらに成膜すると、図１９に示す断面構造の連続したＩＴＯのパターンを形成する。さらにこの上にバス電極３９を同様な飛び飛びの孤立開口パターンを有するマスクを用いて、図２０（図１６のＥ−Ｅ’断面図）と図２１の断面構造に示す連続した配線パターンを形成できる。ここで、このような透明電極３８とバス電極３９とが重なっている構成の場合には、バス電極３９が連続パターンであれば透明電極３８は不連続な飛び飛びのパターンでもよく、マスクの移動を省略できるメリットがある。また、図２１は図１６のＦ−Ｆ’線の断面を示しているが、マスクを用いて複層膜を形成する場合、パターンのエッジからわずかにスパッタ原子が染み出して成膜されるため、エッジが丸くなるとともに、後から成膜される材料がエッジを覆ってくれる。特に、本実施例のように、Ｃｒ／Ｃｕ／Ｃｒのようなバス電極３９の場合には、酸化・腐食をし易いＣｕを、Ｃｒが最後に覆って露出させない、という大きなメリットが期待できる。更に、本実施例のように、これまでエッチィングが難しく、製品適用が十分でないＡｕやＳｎＯ２、などに対しても、エッチィングする必要が無いので、適用できるという大きなメリットがある。
【００２８】
なお、本発明では電子製品の薄膜回路パターンの形成とフラットディスプレイパネルの代表であるＰＤＰを例に取り上げて説明したが、他のフラットディスプレイ製品や光導波路モジュール、等有機、無機材料からなる連続した薄膜パターンを有する全ての場合に適用できることは言うまでもない。さらに、本発明で取り上げた以外の材料、および成膜方式、たとえば真空蒸着やイオンプレーティングなどの物理的気相成長法であるＰＶＤや、化学的気相成長法である各種ＣＶＤ、等に適用できることは言うまでもない。
【００２９】
【発明の効果】
本発明によれば、現在の薄膜回路パターン形成の主流を占めているフォトリソグラフィ・エッチィングプロセス（１パターン形成で約１０工程）に比較して、成膜１工程ですむことから、大幅な工程数削減とそれに伴う設備投資の大幅な削減および薬液・レジストなどの間接材料費の大幅低減により、製造原価を大幅に低減できる効果がある。また、工程数が極端に少なくなることから、歩留まりの大幅な向上も期待できる。さらに、ウエットエッチィングではパターニングが難しかった材料に対しても適用が可能であるとともに、薬液・レジストなどの廃液・廃材を出さないので、環境に対して低負荷が期待できる。さらに、エッチィングでは抑えることができない端部の露出を本発明では抑えられるので、工程及び製品完成後の信頼性向上が期待できる。また、マスク成膜で実現が難しかった、連続したパターンを容易に実現できる。本発明は、フラットパネルディスプレイのような大型で、連続したパターンを多数有する製品の製造に用いるとき、特に好適である。
【図面の簡単な説明】
【図１】従来の薄膜回路パターン加工方法であるホトリソグラフィ・エッチィングプロセスによる加工工程説明図である。
【図２】従来のメタルマスクを用いて薄膜回路パターンを形成した有機ＥＬディスプレイの一構成例を示す斜視図である。
【図３】従来のメタルマスクを用いて薄膜回路パターンを形成した有機ＥＬディスプレイの一構成例を示す平面図である。
【図４】従来のメタルマスクを用いて薄膜回路パターンを形成する際のメタルマスクと磁化部材との配置例を示す斜視図である。
【図５】本発明の第１の実施形態に係る方法で薄膜回路パターンを形成し、ＬＳＩを接続した電子回路装置の断面図である。
【図６】本発明の第１の実施形態に係る薄膜回路パターンの平面図である。
【図７】本発明の第１の実施形態に係る薄膜回路パターンの表面を絶縁層で覆った状態を示す平面図である。
【図８】本発明の実施形態に係る薄膜回路パターン形成用スパッタ装置、メタルマスク及びホールダーユニットの断面図である。
【図９】本発明の実施形態に係る薄膜回路パターン形成時にマスクを移動した後の状態を示すスパッタ装置の断面図である。
【図１０】本発明の実施形態に係るマスクの移動機構を説明するための平面図である。
【図１１】本発明の実施形態に係るマスクの移動機構を説明するための図１０のラインＢ−Ｂ’に沿った断面図である。
【図１２】本発明の実施形態に係るマスクの移動機構を説明するための図１０のラインＣ−Ｃ’に沿った拡大断面図である。
【図１３】本発明の第１の実施形態に係るマスクのパターン例を示す平面図である。
【図１４】本発明の第１の実施形態に係る図１３のマスクを用いて形成した複層金属配線の断面図である。
【図１５】本発明の第２の実施形態に係るプラズマディスプレイパネルの薄膜配線パターン例を示す平面図である。
【図１６】本発明の第２の実施形態に係るプラズマディスプレイパネルの薄膜配線パターン例において、図１５のＡ部の拡大平面図である。
【図１７】本発明の第２の実施形態に係るプラズマディスプレイパネルの薄膜配線パターン例において、図１６の透明電極パターンに対応したマスクパターンを示す平面図である。
【図１８】本発明の第２の実施形態に係る図１７のマスクを用いて形成したマスク移動前の透明電極パターンの断面図である。
【図１９】本発明の第２の実施形態に係る図１７のマスクを用いて形成したマスク移動後の透明電極パターンの完成断面図である。
【図２０】本発明の第２の実施形態に係るマスクを用いて完成したプラズマディスプレイパネルの薄膜配線パターン例を示す図１６のラインＤ−Ｄ’に沿った断面図である。
【図２１】本発明の第２の実施形態に係るマスクを用いて完成したプラズマディスプレイパネルの薄膜配線パターン例を示す図１６のラインＦ−Ｆ’に沿った断面図である。
【符号の説明】
１…基板
２…複層金属薄膜
９…メタルマスク
９ａ…開口部
１１…配線パターン
２７…昇降機構１
２８…昇降機構２
２９…モータの軸
３０…パターン開口部
３１　〜３６…層
３８…透明電極
３９…バス電極
４０…ガラス基板
４１…重なり部
４２〜４４…層
【図１】
2004052047.tif 000003
【図２】
2004052047.tif 000004
【図３】
2004052047.tif 000005
【図４】
2004052047.tif 000006
【図５】
2004052047.tif 000007
【図６】
2004052047.tif 000008
【図７】
2004052047.tif 000009
【図８】
2004052047.tif 000010
【図９】
2004052047.tif 000011
【図１０】
2004052047.tif 000012
【図１１】
2004052047.tif 000013
【図１２】
2004052047.tif 000014
【図１３】
2004052047.tif 000015
【図１４】
2004052047.tif 000016
【図１５】
2004052047.tif 000017
【図１６】
2004052047.tif 000018
【図１７】
2004052047.tif 000019
【図１８】
2004052047.tif 000020
【図１９】
2004052047.tif 000021
【図２０】
2004052047.tif 000022
【図２１】
2004052047.tif 000023