(57)【要約】【課題】電子部品の電極の変形を防止し、電極と配線との安定した接続を可能とする配線基板及び半導体装置並びにそれらの製造方法、回路基板並びに電子機器を提供することにある。【解決手段】配線基板の製造方法は、ベース基板１０に形成された導電箔２０の一部をエッチングによって薄くすること、及び、導電箔２０をエッチングによってパターニングすることを含み、ベース基板１０に、電子部品の電極との接合領域に薄肉部３２を有する配線３０を形成することを含む。【選択図】        図１３
2004207303.tif 000002
【特許請求の範囲】
【請求項１】
ベース基板に形成された導電箔の一部をエッチングによって薄くすること、及び、
前記導電箔をエッチングによってパターニングすること、を含み、
前記ベース基板に、電子部品の電極との接合領域に薄肉部を有する配線を形成する配線基板の製造方法。
【請求項２】
請求項１記載の配線基板の製造方法において、
前記薄肉部の少なくとも一部が前記ベース基板のデバイスホールの内側に突出するように、前記配線を形成する配線基板の製造方法。
【請求項３】
ベース基板に形成された導電箔の一部をエッチングによって薄くすること、
前記導電箔をエッチングによってパターニングすること、及び、
半導体チップの電極と前記導電箔のエッチングによって形成された面とを接合することを含む半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記半導体チップを前記ベース基板のデバイスホールの内側に配置する半導体装置の製造方法。
【請求項５】
ベース基板と、
前記ベース基板に形成された、電子部品の電極との接合領域に薄肉部を有する配線と、
を有する配線基板。
【請求項６】
請求項５記載の配線基板において、
前記薄肉部の少なくとも一部は、前記ベース基板のデバイスホールの内側に突出してなる配線基板。
【請求項７】
ベース基板と、
前記ベース基板に、表面の一部が低くなった薄肉部を有するように形成されてなる配線と、
電極が前記薄肉部の低くなった側の面に接合されてなる半導体チップと、
を有する半導体装置。
【請求項８】
請求項７記載の半導体装置において、
前記半導体チップは前記ベース基板のデバイスホールの内側に配置されてなる半導体装置。
【請求項９】
請求項７又は請求項８記載の半導体装置が実装されてなる回路基板。
【請求項１０】
請求項７又は請求項８記載の半導体装置を有する電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
エッチングすることによってベース基板に配線を形成する場合には、アンダカットの程度の差により上端側の幅が配線毎に異なることがあった。半導体チップの電極と配線とを接触させて電気的に接続させる場合、各配線の上端部の幅のばらつきが電極に与える影響を小さくすることができれば、電極の変形を防止することができ、電極と配線との接続を安定させることができるため、信頼性の高い半導体装置を製造することができる。
【０００３】
本発明の目的は、電子部品の電極の変形を防止し、電極と配線との安定した接続を可能とする配線基板及び半導体装置並びにそれらの製造方法、回路基板並びに電子機器を提供することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る配線基板の製造方法は、
ベース基板に形成された導電箔の一部をエッチングによって薄くすること、及び、前記導電箔をエッチングによってパターニングすること、を含み、
前記ベース基板に、電子部品の電極との接合領域に薄肉部を有する配線を形成する。
本発明によれば、電子部品の電極との接合領域に薄肉部を有する配線を形成することができる。薄肉部における電子部品の電極と接合する面では、エッチングの際のアンダカットの差による幅のばらつきが電極に与える影響が小さくなる。そのため、電子部品を搭載したときに電極が変形することを防止することができ、電極と配線との安定した接続を可能とする配線基板を製造することができる。
（２）この配線基板の製造方法において、
前記薄肉部の少なくとも一部が前記ベース基板のデバイスホールの内側に突出するように、前記配線を形成してもよい。
（３）本発明に係る半導体装置の製造方法は、
ベース基板に形成された導電箔の一部をエッチングによって薄くすること、
前記導電箔をエッチングによってパターニングすること、及び、
半導体チップの電極と前記導電箔のエッチングによって形成された面とを接合することを含む。
本発明によれば、電子部品の電極との接合領域に薄肉部を有する配線を形成することができる。薄肉部における電子部品の電極と接合する面では、エッチングの際のアンダカットの差による幅のばらつきが電極に与える影響が小さくなる。そのため、エッチングによって形成された面に電極を接触させることで、電極が変形することを防止することができ、電極と配線との接続信頼性の高い半導体装置を製造することができる。
（４）この半導体装置の製造方法において、
前記半導体チップを前記ベース基板のデバイスホールの内側に配置してもよい。
（５）本発明に係る配線基板は、
ベース基板と、
前記ベース基板に形成された、電子部品の電極との接合領域に薄肉部を有する配線と、
を有する。
本発明によれば、配線は電子部品の電極との接合領域に薄肉部を有する。薄肉部では、上端側の幅のばらつきが電極に与える影響が小さくなるため、電子部品を搭載したときに電極が変形することを防止することができる。これにより、電極と配線との安定した接続を可能とする配線基板を提供することができる。
（６）この配線基板において、
前記薄肉部の少なくとも一部は、前記ベース基板のデバイスホールの内側に突出してもよい。
（７）本発明に係る半導体装置は、
ベース基板と、
前記ベース基板に、表面の一部が低くなった薄肉部を有するように形成されてなる配線と、
電極が前記薄肉部の低くなった側の面に接合されてなる半導体チップと、
を有する。
本発明によれば、半導体チップの電極は薄肉部の低くなった側の面に接合される。薄肉部では配線の幅のばらつきが電極に与える影響が小さくなるため、半導体チップを搭載したときに電極が変形することを防止することができる。そのため、電極と配線との接続信頼性の高い半導体装置を提供することができる。
（８）この半導体装置において、
前記半導体チップは前記ベース基板のデバイスホールの内側に配置されてもよい。
（９）本発明に係る回路基板には、上記半導体装置が実装されてなる。
（１０）本発明に係る電子機器は、上記半導体装置を有する。
【０００５】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。
【０００６】
（配線基板）
図１〜図１１は、本発明を適用した実施の形態に係る配線基板の製造方法を説明するための図である。
【０００７】
はじめにベース基板１０を用意する。ベース基板１０は有機系又は無機系のいずれの材料であってもよく、これらの複合構造からなるものであってもよい。ベース基板１０として、例えば、ポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムを使用してもよい。あるいはベース基板１０としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板として、ＦＣＰ（Flexible Printed Circuit）や、ＴＡＢ（Tape Automated Bonding）技術で使用されるテープを使用してもよい。
【０００８】
ベース基板１０は長尺状のものを使用してもよい。長尺状のベース基板は、両端部がリールに巻き取られて、配線基板及び半導体装置の製造工程を行う、リール・トゥ・リールの工程に使用するものであってもよい。そして、本実施の形態に係る半導体装置の製造方法を、リール・トゥ・リールの工程によって行ってもよい。図１に示すように、デバイスホール１２とスプロケットホール１４とが形成された基板をベース基板１０としてもよい。この場合、機械的なうち抜きによって、デバイスホール１２及びスプロケットホール１４を形成してもよい。１のベース基板１０には、デバイスホールが１つのみ形成されていてもよく、２以上の複数のデバイスホール１２が形成されていてもよい。ただしこれとは別に、例えば、デバイスホール１２を有しない基板を、ベース基板としてもよい。あるいは、デバイスホール１２の周囲にアウターリードホールを形成して、これをベース基板１０としてもよい。
【０００９】
次に、ベース基板１０に導電箔２０を形成する（図２参照）。導電箔２０を単一の金属箔によって形成してもよく、あるいは金属箔を複数層に積層したものを導電箔２０としてもよい。例えば、銅箔によって導電箔２０を形成してもよい。導電箔２０を接着剤によってベース基板１０に貼り付けて、ベース基板１０に導電箔２０を形成してもよい。
【００１０】
次に、ベース基板１０に形成された導電箔２０の一部をエッチングによって薄くする。図３及び図４に示すように、導電箔２０の一部（薄くする領域）を避けてレジスト１００を形成し、導電箔２０をエッチングすることによって、導電箔２０の一部を薄くしてもよい。なお、導電箔２０の裏面（ベース基板１０と対向する側の面）におけるデバイスホール１２から露出した部分が除去されることを防止するために、デバイスホール１２に保護部材（図示せず）を形成した状態で、導電箔をエッチングしてもよい。
【００１１】
図５は、エッチング工程を終了した後の、ベース基板１０及び導電箔２０の様子を示した図であり、図６は、図５のVI−VI線断面の一部拡大図である。エッチングを行う時間を調整することによって、エッチング後の導電箔２０の厚み（詳しくは、薄くなった部分の厚み）を調整してもよい。
【００１２】
次に、一部が薄くなった導電箔２０を、エッチングによってパターニングする。導電箔２０をパターニングすることによって、薄肉部３２を有する配線３０を形成することができる（図９、図１０参照）。薄肉部３２の少なくとも一部が、ベース基板１０のデバイスホール１２の内側に突出するように、導電箔２０をエッチングしてもよい。図７は、一部が薄くなった導電箔２０に、レジスト２００を形成した状態を示す図であり、図８は図７のVIII−VIII線断面の一部拡大図である。図７に示すように、配線３０のパターン形状にレジスト２００を形成してエッチングすることによって、導電箔２０をパターニングしてもよい。また、図示しないメッキリードが形成されるように、導電箔２０をパターニングしてもよい。メッキリードを形成した場合、後の工程で、容易に配線３０をメッキ処理することができる。なお、導電箔２０の裏面を保護するために、デバイスホール１２に保護部材が形成された状態で、導電箔２０をパターニングするためのエッチングを行ってもよい。
【００１３】
配線３０は、後の工程で封止される部分（インナーリード）と、外部との電気的な接続に使用される部分（アウターリード）とを有してもよい。インナーリードの一部は、デバイスホール１２の内側に突出してもよい。また、配線３０をさらに延長して、テストパッド（図示せず）を設けてもよい。
【００１４】
そして、配線３０にメッキ処理を行う工程や、デバイスホール１２に形成された保護部材を除去する工程などを経て、図９に示す配線基板１を製造することができる。なお、図１０は図９におけるX−X線断面の一部拡大図であり、図１１は図１０におけるXI−XI線断面の一部拡大図である。
【００１５】
以上の工程によって、ベース基板１０に、電子部品の電極との接合領域に薄肉部３２を有する配線３０が形成された、配線基板１を製造することができる。なお、薄肉部３２は配線３０の基端側（ベース基板１０と対向する側）に形成されてもよい。また、配線３０の基端側の面は平らに形成されてもよい。言い換えると、薄肉部３２は、配線３０の上端側が低くなることで、あるいは段が形成されることで形成された形状であってもよい。すなわち、配線３０は、表面の一部が低くなった薄肉部３２を有するように形成されてもよい。また、薄肉部３２は配線３０の先端部に形成されてもよい。なお、薄肉部３２の少なくとも一部がベース基板１０のデバイスホール１２の内側に突出するように、配線３０を形成してもよい。さらに、薄肉部３２の全てがデバイスホール１２の内側に配置されるように、配線３０を形成してもよい。
【００１６】
従来、エッチングによって配線を形成する場合には、アンダカットの程度の差によって、配線の上端側の幅が配線毎に異なることがあり、電極と配線との接触面積がばらつくことがあった。電極毎に、電極と配線との接触面積の違いが大きい場合、各電極が配線から受ける圧力の差は大きくなる。そして、大きな圧力を受ける電極が変形し、電極と配線との安定した接続が実現できない場合があった。特に、配線の上端側の幅が狭い場合、配線毎の幅の相違が電極に与える影響は大きなものであった。しかし、本実施の形態に係る配線基板の製造方法においては、電子部品の電極との接合領域に薄肉部３２を有する配線３０が形成される。図１１に示した通り、薄肉部３２の上端側の幅は、配線３０における薄肉部３２以外の部分の上端側の幅よりも広くなっている。薄肉部３２の上端側の幅が広いため、配線毎に薄肉部３２の上端側の幅が異なっていても、その相違は薄肉部３２の上端側の幅との関係において、相対的に小さなものとなる。そのため、各薄肉部３２の上端側の幅のばらつきが電極に与える影響は小さくなる。そのため、電子部品を搭載したときに電極が変形することを防止することができ、電極と配線との安定した接続を可能とする配線基板１を製造することができる。
【００１７】
なお、配線を形成した後に、その一部をエッチングによって薄くして、あるいは機械的に薄くして、薄肉部を有する配線を形成してもよい。これによっても、配線基板１と同様の効果を有する配線基板を製造することができる。
【００１８】
本実施の形態に係る半導体装置の製造方法によって製造される配線基板１は、ベース基板１０を有する。配線基板１は、ベース基板１０に形成された、電子部品の電極との接合領域に薄肉部３２を有する配線３０を有する。なお、薄肉部３２の少なくとも一部は、ベース基板１０のデバイスホール１２の内側に突出していてもよい。
【００１９】
（半導体装置）
図１２及び図１３は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
【００２０】
はじめに、配線基板１に半導体チップ５０を搭載する。配線基板１は上述した方法で製造することができる。半導体チップ５０には集積回路が形成されてもよい。半導体チップ５０の平面形状は矩形であることが一般的であるが、これに限定されるものではない。半導体チップ５０の一方の面には、複数の電極５２が形成されてもよい。電極５２は、半導体チップ５０の面の少なくとも１辺（多くの場合、２辺又は４辺）に沿って並んでいてもよい。また、電極５２は、半導体チップ５０の面の端部に並んでいてもよく、中央に並んでいてもよい。各電極５２は、アルミニウムなどで薄く平らに形成されたパッドと、その上に形成されたバンプとから形成されてもよい。バンプが形成されない場合、パッドを電極５２としてもよい。電極５２の少なくとも一部を避けて、半導体チップ５０にはパッシベーション膜（図示せず）が形成されてもよい。パッシベーション膜は、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂などで形成してもよい。
【００２１】
配線基板１における配線３０が形成された側から、配線基板１に半導体チップ５０を搭載してもよい。半導体チップ５０の電極５２と導電箔２０のエッチングによって形成された面（詳しくは、導電箔２０の一部を薄くする際のエッチングによって形成された面）とを接合してもよい。半導体チップ５０の電極５２と薄肉部３２との位置あわせを行った後に、電極５２と薄肉部３２とのいずれか一方あるいは両方を押圧して、電極５２と薄肉部３２とを接合してもよい。図１２は、配線基板１に半導体チップ５０を搭載した図であり、図１３は、図１２のXIII−XIII線断面の一部拡大図である。図１２及び図１３に示すように、半導体チップ５０をデバイスホール１２の内側に配置してもよい。
【００２２】
次に、半導体チップ５０を樹脂封止する。封止樹脂をポッティングすることによって、半導体チップ５０を樹脂封止してもよい。樹脂封止は、配線基板１をリール・トゥ・リールにより搬送しながら行ってもよい。そして、ベース基板１０を切断し、配線３０を屈曲させるなどの工程を経て、半導体装置２を製造することができる（図１４参照）。
【００２３】
上述した通り、配線基板１では、配線３０における薄肉部３２の上端側の幅のばらつきが電極５２に与える影響は小さくなっている。そのため、薄肉部３２と電極５２とを接合させる場合、電極５２のそれぞれが薄肉部３２から受ける圧力のばらつきは小さくなり、電極５２が変形することを防止することができる。そのため、電極５２と配線３０との安定した接続を実現することができ、信頼性の高い半導体装置２を製造することができる。
【００２４】
本実施の形態に係る半導体装置の製造方法によって製造される半導体装置２は、ベース基板１０を有する。半導体装置２は、ベース基板１０に、表面の一部が低くなった薄肉部３２を有するように形成されてなる配線３０を有する。半導体装置２は、電極５２が薄肉部３２の低くなった側の面に接合されてなる半導体チップ５０を有する。なお、半導体チップ５０は、ベース基板１０のデバイスホール１２の内側に配置されていてもよい。
【００２５】
図１４には、本実施の形態に係る半導体装置の製造方法によって製造されてなる半導体装置２が実装された回路基板１０００が示されている。なお、回路基板１０００には配線パターン３００が形成されてもよく、半導体装置２のアウターリードは配線パターン３００と電気的に接続されてもよい。また、半導体装置２を有する電子機器として、図１５にはノート型パーソナルコンピュータ２０００が、図１６には携帯電話３０００が示されている。
【００２６】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】本発明を適用した実施の形態に係る配線基板の製造方法を示す図である。
【図２】本発明を適用した実施の形態に係る配線基板の製造方法を示す図である。
【図３】本発明を適用した実施の形態に係る配線基板の製造方法を示す図である。
【図４】本発明を適用した実施の形態に係る配線基板の製造方法を示す図である。
【図５】本発明を適用した実施の形態に係る配線基板の製造方法を示す図である。
【図６】本発明を適用した実施の形態に係る配線基板の製造方法を示す図である。
【図７】本発明を適用した実施の形態に係る配線基板の製造方法を示す図である。
【図８】本発明を適用した実施の形態に係る配線基板の製造方法を示す図である。
【図９】本発明を適用した実施の形態に係る配線基板の製造方法を示す図である。
【図１０】本発明を適用した実施の形態に係る配線基板の製造方法を示す図である。
【図１１】本発明を適用した実施の形態に係る配線基板の製造方法を示す図である。
【図１２】本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図１３】本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図１４】本発明を適用した実施の形態に係る半導体装置の製造方法によって製造された半導体装置が実装された回路基板を示す図である。
【図１５】本発明を適用した実施の形態に係る半導体装置の製造方法によって製造された半導体装置を有する電子機器を示す図である。
【図１６】本発明を適用した実施の形態に係る半導体装置の製造方法によって製造された半導体装置を有する電子機器を示す図である。
【符号の説明】
１０  ベース基板、  １２  デバイスホール、  ３０  配線、  ３２  薄肉部、  ５０  半導体チップ、  ５２  電極
【図１】
2004207303.tif 000003
【図２】
2004207303.tif 000004
【図３】
2004207303.tif 000005
【図４】
2004207303.tif 000006
【図５】
2004207303.tif 000007
【図６】
2004207303.tif 000008
【図７】
2004207303.tif 000009
【図８】
2004207303.tif 000010
【図９】
2004207303.tif 000011
【図１０】
2004207303.tif 000012
【図１１】
2004207303.tif 000013
【図１２】
2004207303.tif 000014
【図１３】
2004207303.tif 000015
【図１４】
2004207303.tif 000016
【図１５】
2004207303.tif 000017
【図１６】
2004207303.tif 000018