(57)【要約】【課題】導電膜の仕事関数を容易、かつ迅速に測定できるようにした仕事関数の測定方法及びその測定装置を提供する。【解決手段】Ｓｉウエーハ５１上に形成されたｍｉｄ−ｇａｐ材料５２の仕事関数φｍを測定する方法であって、Ｓｉチップ３１と当該Ｓｉチップ３１上に設けられたＳｉＯ２３３とからなる測定プローブ３０の該ＳｉＯ２３３とＳｉウエーハ５１上のｍｉｄ−ｇａｐ材料５２とをそれぞれ対向させ、かつ接触させて、当該Ｓｉチップ３１と該ｍｉｄ−ｇａｐ材料５２との間に空隙部３５を有するキャパシタを形成し、次に、このキャパシタのＣ−Ｖ特性を測定し、その後、このＣ−Ｖ測定の結果からｍｉｄ−ｇａｐ材料５２の仕事関数を算出する。【選択図】  図１
2004259885.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された導電膜の仕事関数を測定する方法であって、
半導体基板と当該半導体基板上に設けられた絶縁性のスペース部材とからなる測定プローブの該スペース部材と前記基板上の前記導電膜とをそれぞれ対向させ、かつ接触させて、当該半導体基板と該導電膜との間に空隙部を有するキャパシタを形成し、当該キャパシタのＣ−Ｖ特性を測定する工程と、
前記Ｃ−Ｖ測定の結果から前記導電膜の仕事関数を算出する工程とを有することを特徴とする仕事関数の測定方法。
【請求項２】
前記スペース部材は、
前記半導体基板上の全面に散在するように設けられていることを特徴とする請求項１に記載の仕事関数の測定方法。
【請求項３】
基板上の導電膜の仕事関数を測定する装置であって、
半導体基板と当該半導体基板上に設けられた絶縁性のスペース部材とからなる測定プローブと、
前記測定プローブのスペース部材と前記基板上の前記導電膜とをそれぞれ対向させ、かつ接触させて、前記半導体基板と該導電膜との間に空隙部を有するキャパシタを形成し、当該キャパシタのＣ−Ｖ特性を測定するＣ−Ｖ測定手段と、
前記Ｃ−Ｖ特性の測定結果から前記導電膜の仕事関数を算出する演算処理手段とを備えたことを特徴とする仕事関数の測定装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、仕事関数の測定方法及びその測定装置に係り、特に、ｍｉｄ−ｇａｐ材料等の金属膜に適用して好適な仕事関数の測定方法及びその測定装置に関するものである。
【０００２】
【従来の技術】
近年、半導体装置はますます微細化、高集積化しつつあり、ＭＯＳトランジスタのゲート長は０．１μｍに近づきつつある。これに伴って、ゲート電極部の構成材料として、ポリシリコンに代わりｍｉｄ−ｇａｐ材料と呼ばれる金属膜が注目されつつある。このｍｉｄ−ｇａｐ材料は、その仕事関数φｍがｎ＋ポリシリコンの仕事関数とｐ＋ポリシリコンの仕事関数の中間にあるような性質を有するものであり、その例としては、窒化チタン（ＴｉＮ）やタンタル（Ｔａ）、窒化タンタル（ＴａＮ）等が挙げられる。このようなｍｉｄ−ｇａｐ材料は、リンやボロン等をドープしたポリシリコンと比べて抵抗が低く、またゲート空乏化が起こらないため、トランジスタ電流を増加させることができるので、トランジスタの微細化に有利である。
【０００３】
また、ｎＭＯＳトランジスタとｐＭＯＳトランジスタとを組み合わせたＣＭＯＳのゲート電極部をポリシリコンで構成する場合には、通常、ｎＭＯＳトランジスタにはリン等をドープしたポリシリコンを用い、ｐＭＯＳトランジスタにはボロン等をドープしたポリシリコンを用いることが多い。
これに対して、ＣＭＯＳのゲート電極部をｍｉｄ−ｇａｐ材料で構成する場合には、ｎＭＯＳトランジスタとｐＭＯＳトランジスタとに応じてドープする不純物を変える必要がなく、さらに不純物のドープ自体が不要なので、製造プロセスをコンパクトにすることができる。このようなｍｉｄ−ｇａｐ材料はスパッタ法等により形成され、その電気的特性は上述した仕事関数φｍによって評価されることが多い。
【０００４】
図７は従来例に係る仕事関数の測定装置９０の構成例を示す概念図である。この測定装置９０は、被測定サンプル９５を支持するステージ９１と、高周波Ｃ−Ｖ（ｃａｐａｃｉｔａｎｃｅ−ｖｏｌｔａｇｅ  ｃｈａｒａｃｔｅｒｉｓｔｉｃ）測定器９４と、この高周波Ｃ−Ｖ測定器（以下で、Ｃ−Ｖ測定器という）９４にそれぞれ一端が接続された接地端子９２及びバイアス端子９３とから構成されている。
【０００５】
また、被測定サンプル９５は、シリコン（Ｓｉ）ウエーハ９６と、このＳｉウエーハ９６の裏面に形成された高濃度層９７と、このＳｉウエーハ９６の表面に形成されたシリコン酸化膜（ＳｉＯ２）９８と、このＳｉＯ２９８上に形成された電極パターン９９とから構成されている。高濃度層９７の導電型は、Ｓｉウエーハと同一である。また、電極パターン９９は、ｍｉｄ−ｇａｐ材料が電極形状にパターニングされたものである。
【０００６】
図１０は、金属と、ＳｉＯ２と、Ｓｉのエネルギーバンド図である。Ｓｉの仕事関数をφｓ［Ｖ］とし、Ｓｉの電子親和力をχｓｉ［ｅＶ］とし、ＳｉＯ２のバンドギャップをＥｇｓｉ［ｅＶ］とし、Ｓｉ中の不純物（ドーパント）濃度をＮｓｕｂとしたとき、φｓは▲１▼式で表される。
φｓ＝χｓｉ＋Ｅｇｓｉ／２±（ｋＴ／ｑ）ｌｎ（Ｎｓｕｂ／ｎｉ）…▲１▼
ここで、ｋはボルツマン定数（１．３８ｅ−２３Ｊ／Ｋ）、ｎｉは真性キャリア濃度（１．４５Ｅ＋１０ｃｍ−３、温度３００Ｋ）である。±記号は、Ｓｉ中のドーパントの型で決まり、ｎ型では−、ｐ型では＋である。▲１▼式から明らかなように、φｓはＮｓｕｂで決まる。
【０００７】
また、これらの金属と、ＳｉＯ２と、Ｓｉとを接合すると、ＳｉＯ２と接合するＳｉ表面のバンドが曲がって、金属のフェルミレベルｑφｍと、Ｓｉのフェルミレベルｑφｓとが一致する。この状態で、金属に電圧（φｍ−φｓ）を印加すると、Ｓｉ表面のバンドは接合前にように平らになる。この電圧をフラットバンド電圧Ｖｆｂ［Ｖ］といい、▲２▼式で表される。
【０００８】
Ｖｆｂ＝φｍ−φｓ…▲２▼
この▲２▼式はＳｉＯ２とＳｉの界面に固定電荷ＱＳＳ［Ｃ／ｃｍ２］のない理想的な状態でのＶｆｂであり、実際には、ＳｉＯ２とＳｉの界面に固定電荷ＱＳＳ［Ｃ／ｃｍ２］が存在する。そのため、実際のＶｆｂは▲３▼式で表される。
Ｖｆｂ＝φｍ−φｓ−ＱＳＳ／ＣＯＸ…▲３▼
ここで、ＣＯＸ［Ｆ／ｃｍ２］は、金属と、ＳｉＯ２と、ＳｉとからなるＭＯＳ構造の蓄積側のキャパシタの容量である。キャパシタにおけるＳｉＯ２の膜厚→０のとき、ＣＯＸ→∞である。また、▲３▼式において、ＣＯＸ→∞のとき、ＱＳＳ／ＣＯＸ→０となる。
【０００９】
図８は従来例に係るｍｉｄ−ｇａｐ材料の仕事関数φｍの測定方法を示すフローチャートである。まず始めに、図のステップ（Ｓ）１で、複数のＳｉウエーハ９６を用意し、これらのＳｉウエーハ９６上にＳｉＯ２９８を成膜する。ここで、ＳｉＯ２９８の膜厚は、各Ｓｉウエーハ９６間で変えておく。
次に、図８のステップ２で、それぞれのＳｉウエーハ９６上のＳｉＯ２９８上に被測定対象物のｍｉｄ−ｇａｐ材料を成膜しパターニングして電極パターン９９を形成し、ＳｉＯ２９８の膜厚が異なるＭＯＳキャパシタを完成させる。
【００１０】
次に、図８のステップ３で、ＳｉＯ２９８の膜厚が異なる複数の被測定サンプル９５の高周波Ｃ−Ｖ測定を行う。このＣ−Ｖ測定によって、Ｓｉウエーハ９６の基板濃度Ｎｓｕｂ、ＳｉＯ２９８の膜厚ｄ´、ＭＯＳキャパシタのフラットバンド電圧Ｖｆｂ、容量ＣＯＸを求める。さらに、このＣ−Ｖ測定で求めたＮｓｕｂから、Ｓｉウエーハ９６の仕事関数φｓを求める。次に、図８のステップ４で、Ｃ−Ｖ測定で求めたＶｆｂをＳｉＯ２９８の膜厚に対してそれぞれプロットする。
【００１１】
図９は従来例に係るＣ−Ｖ測定で求めたＶｆｂと、ＣＯＸとの関係を示す図である。図９において、横軸はＭＯＳキャパシタの蓄積側の容量の逆数、１／ＣＯＸを示し、縦軸はＶｆｂ［Ｖ］を示す。図９の縦軸切片の値から、１／ＣＯＸ→０のときのＶｆｂを求める。ステップ５では、１／ＣＯＸ→０のときのＶｆｂと、ステップ３で求めたシリコンの仕事関数φｓとを上述の▲３▼式に当てはめて、ｍｉｄ−ｇａｐ材料の仕事関数φｍを求める。
【００１２】
【特許文献１】
特開平６−１１２２８９号公報
【００１３】
【発明が解決しようとする課題】
ところで、従来例に係る仕事関数の測定方法によれば、ｍｉｄ−ｇａｐ材料の仕事関数φｍを測定する毎に、複数枚のＳｉウエーハ９６上にそれぞれ膜厚の異なるＳｉＯ２９８を形成し、これらのＳｉＯ２９８上にｍｉｄ−ｇａｐ材料をそれぞれ成膜しパターニングして、被測定サンプル９５を複数形成する必要があった。
【００１４】
このため、被測定サンプル９５の作成が煩雑であり、しかもこのような被測定サンプル９５を多数必要とするため、仕事関数φｍの測定に長時間を要してしまうという問題があった。仕事関数φｍの測定に多くの手間や時間がかかってしまうと、結果的に、半導体装置の製造コストを上昇させてしまうおそれがある。
そこで、この発明はこのような問題を解決したものであって、導電膜の仕事関数を容易、かつ迅速に測定できるようにした仕事関数の測定方法及びその測定装置の提供を目的とする。
【００１５】
【課題を解決するための手段】
上記した課題を解決するために、本発明に係る第１の仕事関数の測定方法は、基板上に形成された導電膜の仕事関数を測定する方法であって、半導体基板と当該半導体基板上に設けられた絶縁性のスペース部材とからなる測定プローブの該スペース部材と基板上の導電膜とをそれぞれ対向させ、かつ接触させて、当該半導体基板と該導電膜との間に空隙部を有するキャパシタを形成し、当該キャパシタのＣ−Ｖ特性を測定する工程と、このＣ−Ｖ測定の結果から導電膜の仕事関数を算出する工程とを有することを特徴とするものである。
【００１６】
本発明に係る第１の仕事関数の測定方法によれば、キャパシタの誘電体をほぼ空隙部のみで構成することができ、キャパシタにおける固定電荷をゼロと見なすことができる。従って、導電膜の仕事関数を容易、かつ迅速に測定することができる。
また、本発明に係る第２の仕事関数の測定方法は、上述の第１の仕事関数の測定方法において、このスペース部材は、半導体基板上の全面に散在するように設けられていることを特徴とするものである。ここで、半導体基板上の全面に散在するようなスペース部材とは、例えば、縦方向と横方向にそれぞれ延びる複数の線がそれぞれ直交するような格子状のスペース部材や、このような格子状の交点にのみ絶縁部材を配したようなドット状のスペース部材である。
【００１７】
従って、半導体基板上に設けられたスペース部材と基板上の導電膜とをそれぞれ対向させ、かつ接触させた際に、この半導体基板をたわまないように安定して支持することができる。これにより、スペース部材の大きさを、空隙部の大きさに対して十分に小さくすることができる。
さらに、本発明に係る仕事関数の測定装置は、基板上の導電膜の仕事関数を測定する装置であって、半導体基板と当該半導体基板上に設けられた絶縁性のスペース部材とからなる測定プローブと、この測定プローブのスペース部材と基板上の導電膜とをそれぞれ対向させ、かつ接触させて、この半導体基板と該導電膜との間に空隙部を有するキャパシタを形成し、当該キャパシタのＣ−Ｖ特性を測定するＣ−Ｖ測定手段と、このＣ−Ｖ特性の測定結果から導電膜の仕事関数を算出する演算処理手段とを備えたことを特徴とするものである。
【００１８】
本発明に係る仕事関数の測定装置によれば、キャパシタの誘電体をほぼ空隙部のみで構成することができ、キャパシタにおける固定電荷をゼロと見なすことができる。従って、導電膜の仕事関数を容易、かつ迅速に測定することができる。
【００１９】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施形態に係る仕事関数の測定方法及びその測定装置について説明する。
（１）第１実施形態
図１は、本発明の実施形態に係る仕事関数の測定装置１００の構成例を示す概念図である。この測定装置１００は、半導体装置の電極等に用いられるｍｉｄ−ｇａｐ材料の仕事関数φｍを測定する装置である。まず始めに、この測定装置１００について説明する。
【００２０】
図１に示すように、この測定装置１００は、ステージ１と、高周波Ｃ−Ｖ測定器（以下で、Ｃ−Ｖ測定器という）１０と、このＣ−Ｖ測定器１０にそれぞれの一端が接続されている接地端子３及びバイアス端子５と、測定プローブ３０等から構成されている。
ステージ１は、被測定サンプル５０を支持する金属製の台である。このステージ１の被測定サンプル５０を載せる面（以下で、載置面という）はＳｉウエーハ５１に対して十分な平坦性を有している。また、この載置面には複数の吸着孔（図示せず）が設けられている。この吸着孔には排気ポンプ（図示せず）が接続されており、この排気ポンプを動作させることによって被測定サンプル５０を載置面に固定するような構成となっている。
【００２１】
Ｃ−Ｖ測定器１０は、接地端子３とバイアス端子５との間に高周波を重畳したバイアス電圧を印加して、接地端子３とバイアス端子５との間の容量を測定する機器である。このＣ−Ｖ測定器１０はＣＰＵ（ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ）と、高周波Ｃ−Ｖ測定を実行するためのソフトウェアプログラム（以下で、測定シーケンスという）を格納したＲＯＭ（ｒｅａｄ  ｏｎｌｙ  ｍｅｍｏｒｙ）と、バイアス条件等の入力設定を格納するＲＡＭ（ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）と、入力設定や測定結果を表示するモニタ部と、電源等から構成されている。後述するＣ−Ｖ測定（図４のステップＡ３及びＡ４）は、Ｃ−Ｖ測定器１０内のＣＰＵが、ＲＡＭに格納された入力設定と、ＲＯＭに格納された測定シーケンスを読み出し実行することによって行なわれる。
【００２２】
また、測定プローブ３０は、例えば図３（Ｂ）に示すように、Ｓｉチップ３１表面に幅１μｍ程度のＳｉＯ２の線を５００μｍ程度の間隔で縦横に形成したものを用いる。この測定プローブ３０の形成方法は、以下の通りである。まず始めに、Ｓｉウエーハの裏面にこのウエーハの導電型と同じ型の不純物を高濃度にドーピングする。例えば、Ｓｉウエーハがｎ型の場合には、リン等のｎ型不純物を高濃度にドーピングする。
【００２３】
次に、このＳｉウエーハの表面に数１００〜数１０００Å程度のＳｉＯ２を形成する。このＳｉＯ２の形成は、例えば熱酸化やＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）によって行う。そして、フォトリソグラフィ及びウエットエッチングで、このＳｉＯ２を格子状にパターニングする。このウエットエッチングには、ＤＨＦ（希フッ酸水溶液）を用いる。これにより、Ｓｉウエーハの表面は水素終端される。図３（Ｂ）に示すように、ＳｉＯ２３３の格子間隔をａとし、ＳｉＯ２３３の寸法幅をｂとしたとき、ａ＝５００μｍ、ｂ＝１μｍ程度とする。
【００２４】
ここで、図３（Ｂ）に示す格子状のＳｉＯ２３３は、Ｓｉチップ３１の全面に形成することが望ましい。これにより、ｍｉｄ−ｇａｐ材料５２に対してＳｉチップ３１を安定して支持することができ、Ｓｉチップ３１の自重によるたわみを防止することができる。また、ＳｉＯ２３３を、Ｓｉチップ３１の全面に形成することで、その格子間隔ａをできるだけ大きく、かつその寸法幅ｂできるだけ小さくすることができる。
【００２５】
その後、このＳｉウエーハの裏面にＡｌ膜３２（図１参照）をスパッタ法により形成する。そして、このＳｉウエーハを例えば、一辺の長さが２．５ｍｍの正方形にダイシングして、測定プローブ３０を完成させる。このように作成した測定プローブ３０は、一度作成してしまえば破損するまで繰り返し使用することができ（再使用でき）、測定の度にいちいち作成する必要はない。この測定プローブ３０の裏面に、接地端子３の他端が接続される。
【００２６】
図２は接地端子３の構造例を示す断面図である。図２に示すように、この接地端子３は、例えば通常のマニュアルプロ−バーのプローブヘッドを改造したような形状を有している。この接地端子３の測定プローブ３０を支持する面（以下で、支持面という）には排気ポンプ（図示せず）と接続された吸着孔が設けられている。この排気ポンプを排気動作させることによって、測定プローブ３０のＡｌ膜３２側を接地端子３の支持面に真空吸着させて固定する。
【００２７】
また、図１に示すように、被測定サンプル５０は、Ｓｉウエーハ５１と、スパッタ法等によってＳｉウエーハ５１上に成膜されたｍｉｄ−ｇａｐ材料５２とから構成されている。即ち、被測定サンプル５０には、Ｓｉ上またはＳｉＯ２上にスパッタ法等でｍｉｄ−ｇａｐ材料を成膜したウエーハをそのまま用いる。従来方式の被測定サンプルと比べて、ｍｉｄ−ｇａｐ材料をパターニングする必要がなく、その作成は簡単である。
【００２８】
次に、この測定装置１００を用いて、ｍｉｄ−ｇａｐ材料５２の仕事関数φｍを測定する方法について説明する。
図４は、ｍｉｄ−ｇａｐ材料５２の仕事関数φｍの測定方法を示すフローチャートである。まず始めに、図４のステップＡ１で、高周波Ｃ−Ｖ測定時に被測定対象のｍｉｄ−ｇａｐ材料と対向する面（以下で、プローブ面という）に格子状のＳｉＯ２３３を有する測定プローブ３０（図１参照）を用意する。上述したように、この測定プローブ３０は、一度用意してしまえば再使用でき、測定の度にいちいち作成する必要はない。
【００２９】
次に、図４のステップＡ２で、被測定サンプル５０を用意する。この被測定サンプル５０には、上述したように、ＳｉまたはＳｉＯ２上にスパッタ法等でｍｉｄ−ｇａｐ材料５２を成膜したウエーハを用いる。そして、図４のステップＡ３で、測定装置１００を用いて被測定サンプル５０を高周波Ｃ−Ｖ測定する。
即ち、まず始めに、図２に示したように、測定プローブ３０のＡｌ膜３２側を接地端子３に真空吸着させる。次に、図３（Ａ）に示すように、格子状のＳｉＯ２３３とｍｉｄ−ｇａｐ材料５２とを対向させて接触させる。そして、バイアス端子５（図１参照）をｍｉｄ−ｇａｐ材料５２に接続する。この状態を維持したまま、図３（Ａ）に示すように、測定プローブ３０とｍｉｄ−ｇａｐ材料膜５２とにより形成されるキャパシタのバイアス端子にバイアス電圧を印加する。このＣ―Ｖ測定により、Ｓｉチップ３１の基板濃度Ｎｓｕｂと、Ｓｉチップ３１のバンドが平らになるときのキャパシタの容量Ｃｆｂと、フラットバンド電圧Ｖｆｂ等が求まる。また、このＮｓｕｂを▲１▼式に当てはめて、φｓを求める。
【００３０】
ところで、図３（Ａ）に示すように、格子状のＳｉＯ２３３とｍｉｄ−ｇａｐ材料５２とが接している部分以外のＳｉチップ３１とｍｉｄ−ｇａｐ材料５２との間には、ＳｉＯ２３３の厚みと同じ厚みの空隙部（空気層）３５が設けられている。この空隙部３５には、ＳｉＯ２のような固定電荷ＱＳＳは存在しない。
また、この測定プローブ３０のプローブ面において、格子状のＳｉＯ２３３の面積は、空隙部３５の面積に対して極めて小さい。例えば、図３（Ｂ）に示す測定プローブ３０のプローブ面において、ＳｉＯ２３３の格子間隔をａとし、ＳｉＯ２３３の寸法幅をｂとし、プローブ面の一辺の長さをｃとしたとき、格子状のＳｉＯ２３３の面積Ｓは▲４▼式で表される。
【００３１】
Ｓ＝（２ａｂ−ｂ２）・（ｃ／ａ）２…▲４▼
また、図３（Ｂ）において、プローブ面の面積（以下で、プローブ面積という）に対するＳｉＯ２３３の面積の割合ｒ［％］は▲５▼式で表される。
2004259885.tif 000003
この例では、ａ＝５００μｍ、ｂ＝１μｍとする。また、Ｃ＝２．５ｍｍとする。すると、▲５▼式から、ＳｉＯ２３３の面積の割合ｒ［％］は、ｒ＝０．４％である。また、空隙部（空気層）３５に対するＳｉＯ２３３の実効的な面積の割合ｒｅｆｆｅｃｔ［％］は、▲６▼式で表される。
【００３２】
ｒｅｆｆｅｃｔ  ＝εＯＸ・ｒ…▲６▼
εＯＸはＳｉＯ２の比誘電率であり、εＯＸ＝３．９である。従って、▲６▼式からＳｉＯ２３３の実効的な面積の割合ｒｅｆｆｅｃｔは、ｒｅｆｆｅｃｔ＝１・５６［％］である。
ＳｉＯ２３３の実効的な面積の割合ｒｅｆｆｅｃｔがプローブ面積の２％程度であれば、プローブ面積≒空隙部３５の面積と見なすことができる。従って、図３（Ａ）に示すように、測定プローブ３０と被測定サンプル５０とからなるキャパシタ（Ｃ）は、空隙部３５のみを誘電体とするキャパシタ（Ｃａｉｒ）と見なすことができ、▲３▼式においてＱＳＳ→０とすることができる。
【００３３】
これにより、Ｃ−Ｖ測定で得られたフラットバンド電圧Ｖｆｂの値と、φｓの値と、ＱＳＳ＝０を▲３▼式に数値入力することによって、φｍを直ちに算出することができる。上述した図４のステップＡ３、Ａ４の処理は、測定装置１００のＣ−Ｖ測定器１０によって実行される。
なお、この第１実施形態では、測定プローブ３０のプローブ面に形成されるＳｉＯ２３３の形状を格子状とし、このＳｉＯ２３３の格子間隔ａを５００μｍとし、ＳｉＯ２３３の寸法幅ｂを１μｍとする場合について説明した。しかしながら、これらのａ、ｂの数値はそれぞれ限定されるものではない。Ｓｉチップ３１が自重でたわまない程度に、格子間隔ａはできるだけ大きく、かつその寸法幅ｂはできるだけ小さく形成することが望ましい。これは、空隙部（空気層）３５に対するＳｉＯ２３３の実効的な面積の割合ｒｅｆｆｅｃｔ［％］をできるだけ小さくするためである。
【００３４】
また、この第１実施形態では、格子状のＳｉＯ２３３を形成したＳｉウエーハをダイシングして、チップ状の測定プローブ３０を形成する場合について説明した。しかしながら、この測定プローブ３０はチップ状に限定されるものではない。例えば、図５（Ａ）に示すように、格子状のＳｉＯ２３３を形成したＳｉウエーハをダイシングせずにそのまま測定プローブ３０として用いても良い。
【００３５】
この場合には、図５（Ｂ）に示すように、ウエーハ状の測定プローブ３０と、被測定サンプル５０とを、それぞれのオリエンテーションフラット（以下で、オリフラという）をずらして重ね合わせる。そして、測定プローブ３０のＡｌ膜上に接地端子３を接続すると共に、測定プローブ３０のオリフラから露出したｍｉｄ−ｇａｐ材料にバイアス端子５を接続する。このように測定プローブ３０と、被測定サンプル５０との重ね合わせを工夫することで、チップ状の測定プローブ３０を用いた場合と同様に、Ｃ−Ｖ測定を行うことができる。
【００３６】
この第１実施形態では、ｍｉｄ−ｇａｐ材料５２が本発明の導電膜に対応し、Ｓｉウエーハ５１が本発明の基板に対応している。また、Ｓｉチップ３１が本発明の半導体基板に対応し、ＳｉＯ２３３が本発明の絶縁性のスペース部材に対応している。さらに、Ｃ−Ｖ測定器１０が本発明のＣ−Ｖ測定手段と演算処理手段とに対応している。
（２）第２実施形態
上述の第１実施形態では、格子状のＳｉＯ２３３をプローブ面に有する測定プローブ３０を用いて、被測定サンプル５０のＣ−Ｖ測定を行う場合について説明した。しかしながら、このＳｉＯ２３３の形状は格子状に限定されるものではない。
【００３７】
図６は、本発明の第２実施形態に係る測定プローブ３０´の構成例を示す概念図である。図６に示すように、この測定プローブ３０´のプローブ面に形成されるＳｉＯ２３３は格子状でなく、このような格子状の交点にのみＳｉＯ２を配したようなドット状である。この測定プローブ３０´の製造方法と、この測定プローブ３０´を用いた仕事関数の測定方法は、第１実施形態と同様なので、その説明は省略する。
【００３８】
図６において、４つのドット状のＳｉＯ２３３で囲まれる領域を１セルと呼ぶ。この１セルの１辺の長さをａ´、ドット状のＳｉＯ２３３の１辺の長さをｂ´、このプローブ面の１辺の長さをｃ´としたとき、ＳｉＯ２３３の面積Ｓ´は▲４▼´式で表される。
Ｓ´＝ｂ´２・（ｃ´／ａ´）２…▲４▼
また、図６において、この測定プローブ３０のプローブ面積に対するＳｉＯ２３３の面積の割合をｒ´［％］としたとき、ｒ´は▲５▼´式で表される。
【００３９】
ｒ´＝Ｓ´／ｃ´２・１００＝ｂ´２／ａ´２・１００…▲５▼´
従って、例えばａ´＝５００μｍ、ｂ´＝１μｍのときは、▲５▼´式から、ＳｉＯ２３３の面積の割合ｒ´は、ｒ´＝０．０００４［％］である。また、空隙部３５に対するＳｉＯ２３３の実効的な面積の割合ｒｅｆｆｅｃｔ´［％］は、▲６▼式から、ｒｅｆｆｅｃｔ´＝０．００１５６［％］である。
【００４０】
第１実施形態で説明した格子状のＳｉＯ２３３と比べて、ＳｉＯ２３３の実効的な面積の割合ｒｅｆｆｅｃｔ´をさらに小さくすることができる。ｒｅｆｆｅｃｔ´がこれくらい小さい値であれば、キャパシタの誘電体を空隙部３５のみと見なすことができ、固定電荷の影響を完全に無視することができる。
このように、本発明の第１、第２実施形態に係る仕事関数の測定方法によれば、ＳｉＯ２３３によって、キャパシタの誘電体をほぼ空隙部３５のみで構成することができる。従って、Ｓｉチップ３１とＳｉＯ２３３との界面にある固定電荷をゼロと見なすことができ、ｍｉｄ−ｇａｐ材料５２の仕事関数を容易、かつ迅速に測定することができる。
【００４１】
従来方式と比べて、被測定サンプル５０を多数作成する必要がない。また、被測定サンプル５０の作成方法は、Ｓｉウエーハ５１上に被測定対象のｍｉｄ−ｇａｐ材料５２を成膜するだけなので簡単である。さらに、測定プローブ３０は一度作成してしまえば破損するまで再使用が可能である。
【図面の簡単な説明】
【図１】本発明の実施形態に係る測定装置１００の構成例を示す概念図。
【図２】接地端子３の構造例を示す断面図。
【図３】測定プローブ３０の構成例を示す断面図と平面図。
【図４】第１実施形態に係る仕事関数の測定方法を示すフローチャート。
【図５】測定プローブ３０の他の構成例を示す概念図。
【図６】第２実施形態に係る測定プローブ３０´の構成例を示す平面図。
【図７】従来例に係る測定装置９０の構成例を示す概念図。
【図８】従来例に係る仕事関数の測定方法を示すフローチャート。
【図９】従来例に係るＶｆｂと、ＣＯＸとの関係を示す図。
【図１０】金属と、ＳｉＯ２と、Ｓｉのエネルギーバンド図。
【符号の説明】
１  ステージ、３  接地端子、５  バイアス端子、１０  Ｃ−Ｖ測定器、３０測定プローブ、３１  Ｓｉチップ、３２  Ａｌ膜、３３  ＳｉＯ２、３５  空隙部（空気層）、５０  被測定サンプル、５１  Ｓｉウエーハ、５２  ｍｉｄ−ｇａｐ材料、１００  測定装置
【図１】
2004259885.tif 000004
【図２】
2004259885.tif 000005
【図３】
2004259885.tif 000006
【図４】
2004259885.tif 000007
【図５】
2004259885.tif 000008
【図６】
2004259885.tif 000009
【図７】
2004259885.tif 000010
【図８】
2004259885.tif 000011
【図９】
2004259885.tif 000012
【図１０】
2004259885.tif 000013