(57)【要約】      （修正有）【課題】キャパシタを使用して所要の抵抗値を発生させるインピーダンス・マッチングの設計方法を提供すること。【解決手段】本電子回路は第１のバイポーラトランジスタ４０８、インダクタ４０４、第１抵抗４０５、第１供給電源４０６、キャパシタ４０９、第２バイポーラトランジスタ４１３、第２抵抗４１０、第２供給電源４１１、第３抵抗４１２とを備え、その中で、該第２のバイポーラトランジスタ４１３の該ベースにおいて発生した等価のキャパシタ及び抵抗を並列に組合せることにより、該第１のバイポーラトランジスタ４０８の該ベースをのぞき込んだ入力インピーダンスに所要の抵抗値を生じさせ、インピーダンス・マッチングを達成する。【選択図】図４
2004201317.tif 000002
【特許請求の範囲】
【請求項１】
キャパシタを共同エミッタ構成型バイポーラトランジスタのコレクタに並列に接続させるステップと、
帰還作用により前記バイポーラトランジスタのベースに所要の抵抗を持たせ、これによりインピーダンス・マッチングを達成するステップと、
を備えてなるインピーダンス・マッチングの設計方法。
【請求項２】
前記所要の抵抗値は５０オームである請求項１に記載の設計方法。
【請求項３】
キャパシタを共同ソース構成型電界効果トランジスタのドレーンに並列に接続させるステップと、
帰還作用により前記電界効果トランジスタのゲートに所要の抵抗を持たせ、これによりインピーダンス・マッチングを達成するステップと、
を備えてなるインピーダンス・マッチングの設計方法。
【請求項４】
アースに電気的に接続されたエミッタを有する第１のバイポーラトランジスタと、
前記第１のバイポーラトランジスタのベースに電気的に接続されたインダクタと、
一端が前記第１の電界効果トランジスタのコレクタに電気的に接続された第１の抵抗と、
前記第１の抵抗の他端に電気的に接続された第１の供給電源と、
一端が前記第１のバイポーラトランジスタのコレクタに電気的に接続されたキャパシタと、
アースに電気的に接続されたエミッタと、前記キャパシタの他端に電気的に接続されたベースとを有する第２のバイポーラトランジスタと、
前記第２のバイポーラトランジスタのコレクタに電気的に接続された第２の抵抗と、
前記第２の抵抗の他端に電気的に接続された第２の供給電源と、
前記第２のバイポーラトランジスタの前記ベースと前記コレクタとの間に電気的に接続された第３の抵抗と、
を備えてなり、
その中で、前記第２のバイポーラトランジスタの前記ベースにおいて発生した等価なキャパシタ及び抵抗を並列に組合せることにより、前記第１のバイポーラトランジスタの該ベースをのぞき込んだ入力インピーダンスに所要の抵抗値を生じさせ、該インピーダンス・マッチングを達成する、
ことを特徴とするインピーダンス・マッチングの電子回路。
【請求項５】
アースに電気的に接続されたソースを有する第１の電界効果トランジスタと、
前記第１の電界効果トランジスタのゲートに電気的に接続されたインダクタと、
一端が前記第１の電界効果トランジスタのドレーンに電気的に接続された第１の抵抗と、
前記第１の抵抗の他端に電気的に接続された第１の供給電源と、
一端が前記第１の電界効果トランジスタのドレーンに電気的に接続されたキャパシタと、
アースに電気的接続されたソースと前記キャパシタの他端に電気的に接続されたゲートとを有する第２の電界効果トランジスタと、
前記第２の電界効果トランジスタのドレーンに電気的に接続された第２の抵抗と、
前記第２の抵抗の他端に電気的に接続された第２の供給電源と、
前記第２の電界効果トランジスタの前記ゲートと前記ドレーンとの間に電気的に接続された第３の抵抗と、
を備えてなり、その中で、
前記第２の電界効果トランジスタの前記ゲートにおいて発生した等価なキャパシタ及び抵抗を並列に組合せることにより、前記第１の電界効果トランジスタの前記ゲートをのぞき込んだ入力インピーダンスに所要の抵抗値を生じさせ、インピーダンス・マッチングを達成する、
ことを特徴とするインピーダンス・マッチングの電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はインピーダンス・マッチングに関し、特に、インピーダンス・マッチングの設計方法及び電子回路に関する。
【背景技術】
【０００２】
電子回路を設計する場合、常にインピーダンス・マッチングを行う必要がある。図１は従来の超ヘテロダイン受信機のブロック図である。この図に示すように、該超ヘテロダイン受信機はアンテナより信号を受信し、バンドパス・フィルタ１０１を経過して、不要な信号をフィルタリングした後、必要バンドの信号が低ノイズ増幅器１０２に進入して増幅される。増幅後の信号がイメージ周波数抑制フィルタ１０３に通された後、ミキサ１０４でローカル振動信号１０５と混合し、周波数逓降後中間周波数（ＩＦ）信号にしてから、中間周波数信号処理回路１０６により処理される。バンドパス・フィルタ１０１の出力インピーダンスとマッチングするために、通常低ノイズ増幅器１０２の必要入力インピーダンスは５０オームである。
【０００３】
従来の技術において、増幅器に５０オームの入力インピーダンスを発生させる方法は主として４種類ある。図２（ａ）に示すように従来では並列抵抗帰還により５０オーム入力インピーダンスを生ずる方式が使用されている。一般に、電界効果トランジスタ（バイポーラトランジスタ）２００の入力インピーダンスはいずれも非常に高いので、増幅器の入力端に５０オームを発生させる最も簡単な方法は、電界トランジスタ（バイポーラトランジスタ）２００の入力端に、一つの５０オームの抵抗２０１を並列に接続して入力インピーダンス・マッチングの需要を満足する方法がとられている。しかしながら、この抵抗２０１は直接増幅器の入力端に接続されているので、抵抗により発生したノイズは直接入力信号に対して干渉することがありうる。計算によれば、抵抗２０１のノイズを考慮に入れなくても、このような増幅器のノイズ・フィギュアは３ｄＢにのぼり、実際の要求にそわない。いわんや、並列された抵抗２０１はさらに直接入力されたパワーを半分消耗してしまうので、この種の構成はまれに採用されている。
【０００４】
図２（ｂ）は抵抗帰還技術を利用して入力インピーダンスを５０オームの電気回路に変換させることを示す図である。この回路はトランジスタ２０２と、抵抗２０３及び２０６とを備えている。本方法は主として帰還抵抗２０４及び２０５を調整して増幅器の入力端に入力インピーダンスを発生させるものである。この種の方法により製造された増幅器のノイズ・フィギュアは前記種類の方法に比べて低いが、その直流消耗パワーは通常極めて大きい。
【０００５】
図２（ｃ）は共同ゲート／共同ベース回路を示す図である。この回路はトランジスタ２０７及び抵抗２０８を備えることにより５０オームの入力インピーダンスを達成している。本方法は主としてトランジスタ２０７のトランス・コンダクタンスｇm を調整して、ｇm をｇm ＝２０ｍＳにさせ、入力インピーダンスを５０オームに等しくさせる方法である。しかし、実測によれば、この種の構成のノイズも大きいと証明されており、かつ、トランジスタのトランス・コンダクタンスも制限されている。
【０００６】
図２（ｄ）は最も歓迎されている５０オーム入力インピーダンス発生方法を示す図である。この回路はトランジスタ２０９と、一端がトランジスタ２０９のソース／エミッタと直列的に接続されているインダクタ２１０とを備えている。理想インダクタは定格外のノイズを生成しないので、その最低ノイズ・フィギュアはトランジスタ２０９と同様であるべく、また事実上大部分の低ノイズ増幅器はいずれもこの種の構成を採用している。しかしながら、インダクタ２１０はチップ上の面積を少なからず占めており、かつ、一般チップ上のインダクタの品質ファクタも高くないので、インダクタを使用しなくても５０オーム入力インピーダンスを生じることができる方法が切に要望されている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的はキャパシタを使用して所要の抵抗値を発生させるインピーダンス・マッチングの設計方法を提供することにある。
本発明の他の目的はキャパシタを使用して所要の抵抗値を発生させるインピーダンス・マッチングの電子回路を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の１つの観点によるインピーダンス・マッチングの設計方法は、キャパシタを共同エミッタ構成型バイポーラトランジスタのコレクタに並列に接続させるステップと、帰還作用により該バイポーラトランジスタのベースに所要の抵抗を持たせ、これにより該インピーダンス・マッチングを達成するステップと、を有する（請求項１に対応）。
【０００９】
上記本発明のインピーダンス・マッチングの設計方法において、該所要の抵抗値は５０オームである（請求項２に対応）。
本発明の別の観点によるインピーダンス・マッチングの設計方法は、キャパシタを共同ソース構成型電界効果トランジスタのドレーンに並列に接続させるステップと、帰還作用により該電界効果トランジスタのゲートに所要の抵抗値を持たせ、これにより該インピーダンス・マッチングを達成するステップと、を有する（請求項３に対応）。
【００１０】
本発明の別の観点によるインピーダンス・マッチングの電子回路は、アースに電気的に接続されたエミッタを有する第１のバイポーラトランジスタと、該第１のバイポーラトランジスタのベースに電気的に接続されたインダクタと、一端が該第１の電界トランジスタのコレクタに電気的に接続された第１の抵抗と、該第１の抵抗の他端に電気的に接続された第１の供給電源と、一端が該第１のバイポーラトランジスタのコレクタに電気的に接続されたキャパシタと、アースに電気的に接続されたエミッタと該キャパシタの他端に電気的に接続されたベースとを有する第２のバイポーラトランジスタと、該第２のバイポーラトランジスタのコレクタに電気的に接続された第２の抵抗と、該第２の抵抗の他端に電気的に接続された第２の供給電源と、該第２のバイポーラトランジスタの該ベースと該コレクタとの間に電気的に接続された第３の抵抗と、を備えてなり、
その中で、該第２のバイポーラトランジスタのベースにおいて発生した等価なキャパシタ及び抵抗を並列に組合せることにより、該第１のバイポーラトランジスタのベースをのぞき込んだ入力インピーダンスに所要の抵抗値を生じさせ、該インピーダンス・マッチングを達成することを特徴とする（請求項４に対応）。
【００１１】
本発明の更に別の観点によるインピーダンス・マッチングの電子回路は、ソースを有しそのソースがアースに電気的に接続された第１の電界効果トランジスタと、該第１の電界効果トランジスタのゲートに電気的に接続されたインダクタと、一端が該第１の電界効果トランジスタのドレーンに電気的に接続された第１の抵抗と、該第１の抵抗の他端に電気的に接続された第１の供給電源と、一端が該第１の電界効果トランジスタの該ドレーンに電気的に接続されたキャパシタと、アースに電気的に接続されたソースと、前記キャパシタの他端に電気的接続されたゲートとを有する第２の電界効果トランジスタと、該第２の電界効果トランジスタのドレーンに電気的に接続された第２の抵抗と、該第２の抵抗の他端に電気的に接続された第２の供給電源と、第２の電界効果トランジスタの該ゲートと該ドレーンとの間に電気的に接続された第３の抵抗と、を備えてなり、
その中で、該第２の電界効果トランジスタの該ゲートにおいて発生した等価なキャパシタ及び抵抗を並列に組合せることにより、該第１の電界効果トランジスタの該ゲートをのぞき込んだ入力インピーダンスに所要の抵抗を発生させ、該インピーダンス・マッチングを達成することを特徴とする（請求項５に対応）。
【００１２】
上記本発明のインピーダンス・マッチングの電子回路において該所要の抵抗値は５０オームである。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施をするための最良の形態を具体的に示した実施の形態について、図面とともに説明する。
インピーダンス・マッチングの達成にインダクタを使用しない設計方法として、本発明はキャパシタをバイポーラトランジスタ又はヘテロ接合バイポーラトランジスタ（Bipolar Junction Transistor or Heterojunction Bipolar Transistor）の出力端（コレクタ）に電気的に接続し、又は、キャパシタを電界効果トランジスタの出力端（ドレーン）に電気的に接続して、トランジスタの入力端（バイポーラトランジスタ又はヘテロ接合バイポーラトランジスタのベース、電界効果トランジスタのゲート）に、インピーダンス・マッチングに要する抵抗（通常５０オーム）を生じさせる方法を提出した（図３（ａ）〜（ｃ）参照）。
【００１４】
図３は共同エミッタ構成において並列に組合せたキャパシタ３１３（ＣL ）及び抵抗３１６（ＲL ）をバイポーラトランジスタのコレクタ端に電気的に接続した小信号等価回路モデルを示す図である。図３（ａ）において、該回路はキャパシタ３１１，３１２及び３１３と、抵抗３１４と、被制御電流源３１５と、抵抗３１６とを有する。図３（ｂ）において、該回路はキャパシタ３１１と、抵抗３１４と、キャパシタ３１７と、抵抗３１８とを有する。図３（ｃ）において、該回路は抵抗３１４と、キャパシタ３１９と、抵抗３２０とを有する。該バイポーラトランジスタの小信号等価回路モデルはベース抵抗３１４（ＲB ）と、ベース−エミッタ間キャパシタ３１１（ＣBE）と、ベース−コレクタ間キャパシタ３１２（ＣBC）と、コレクタ−エミッタ間被制御電流源３１５とにより組成されている。コレクタ−エミッタ間被制御電流源３１５はベース−エミッタ間電圧ＶBEにより制御され、この被制御電流とベース−エミッタ間電圧ＶBEとのレシオをトランス・コンダクタンス（ｇm ）と称する。
【００１５】
キャパシタ３１３及び抵抗３１６は単純なキャパシタ及び抵抗であってもよく、また、次の一次回路から来るキャパシタ及び抵抗の可能性もある。キャパシタ３１３及び抵抗３１６はまたトランジスタ自体のコレクタ−エミッタ間のキャパシタ、抵抗を有する。これから、並列に組合せられたキャパシタ３１３（ＣL ）、抵抗３１６（ＲL ）及びコレクタ−エミッタ間被制御電流源３１５は、ベース−コレクタ間キャパシタ３１２（ＣBC）と直列接続した後、図３（ｂ）に示すように、キャパシタ３１７（ＣM ）及び抵抗３１８（ＲM ）により直列接続された回路に等価にすることが裏付けられている。ＣM 及びＲM は以下の式により定められる。
【００１６】
【数１】
2004201317.tif 000003
【００１７】
【数２】
2004201317.tif 000004
また、図３（ｃ）に示すように、直列に組合せられたキャパシタ３１７（ＣM ）及び抵抗３１８（ＲM ）とベース−エミッタ間キャパシタ３１１（ＣBE）とを並列接続した後の等価回路は、ある周波数の範囲内において、キャパシタ３１９（Ｃin）及び抵抗３２０（Ｒ’M）により直列接続された回路に相当することが更に裏付けられる。そしてＣm 及びＲM は以下の公式により定められる。
【００１８】
【数３】
2004201317.tif 000005
【００１９】
【数４】
2004201317.tif 000006
式（２）及び式（４）から分るように、キャパシタ３１３（ＣL ）、コレクタ−エミッタ間被制御電流源３１５のトランス・コンダクタンス、抵抗３１６（ＲL ）及びベース−コレクタ間キャパシタ３１２（ＣBC）等の数値を適当に調整すれば、抵抗３２０（Ｒ’M）とベース抵抗３１４（ＲB ）との和を所要の抵抗値（通常５０オーム）にさせることができる。そしてキャパシタ３１９（Ｃin）は直列に電気的接続されたインダクタで、それを所要の周波数に共振することにより、インピーダンス・マッチングが完成される。上記の説明ではバイポーラトランジスタを使用しているが、電界効果トランジスタを使用することもできる。
【００２０】
従来の技術に比べて、本発明はインダクタを使用して所要の抵抗を生ずる必要がないことと、キャパシタを使用する必要があるが、キャパシタが占める面積は相対的に比較的小さいことと、提出した構成も定格外のノイズを生成しないことと、該構成が単一チップ上での製作に整合できることとの利点を有する。
【００２１】
図４は本発明の好適な実施例による５．２／５．７ＧＨｚ低ノイズ増幅器の電気回路図である。この回路は入力端４００と、バイアス電流源４０１と、直流阻止キャパシタ４０２と、インダクタ４０４と、第１の電源４０６と、第１の抵抗４０７（コレクタ電流４０５を有する）と、第１のトランジスタ４０８と、直流阻止／交流結合キャパシタ４０９と、第２の電源供給４１１と、第２の抵抗４１２と、第３の抵抗４１０と、第２のトランジスタ４１３と、出力端４１４とを備えてなる。図４において、第１のバイポーラトランジスタ４０８のエミッタはアースに電気的に接続され、インダクタ４０４は第１のバイポーラトランジスタ４０８のベースに電気的に接続され、第１の抵抗４０７の一端は第１のバイポーラトランジスタ４０８のコレクタに電気的に接続され、第１の供給電源４０６は第１の抵抗４０７の他端に電気的に接続され、キャパシタ４０９の一端は第１のバイポーラトランジスタ４０８のコレクタに電気的に接続され、第２のバイポーラトランジスタ４１３のエミッタはアースに電気的に接続されると共に、ベースはキャパシタ４０９の他端に電気的に接続され、第２の抵抗４１２は第２のバイポーラトランジスタ４１３のコレクタに電気的に接続され、第２の供給電源４１１は第２の抵抗４１２の他端に電気的に接続され、第３の抵抗４１０は第２のバイポーラトランジスタ４１３のベースとコレクタとの間に電気的に接続されている。そして、第２のバイポーラトランジスタ４１３のベースにおいて発生した等価なキャパシタ及び抵抗を並列に組合せることにより、第１のバイポーラトランジスタ４０８のベースをのぞき込んだ入力インピーダンスに所要の抵抗値を発生させ、該インピーダンス・マッチングを達成する。提案された電子回路にはバイポーラトランジスタが使用されているが、電界効果トランジスタを使用することもできる。
【００２２】
図４の本発明の好適な実施例においては、第１の抵抗４０７及び第２の抵抗４１２はいずれも３００オーム、第３の抵抗４１０は６００オーム、直流阻止／交流結合キャパシタ４０９は３ｐＦ、第１のトランジスタ４０８及び第２のトランジスタ４１３のエミット面積はいずれも１２．１８平方マイクロメータであり、ＴＳＭＣ０．３５μｍＳｉＧｅＢｉＣＭＯＳ製造プロセスを採用している。また本発明の好適な実施例において、第２のトランジスタ４１３のベース端をのぞき込んだインピーダンスはキャパシタと抵抗との並列組合せに等価にし、前記本発明の所要に相当するＣL 及びＲL を提供した。図４に示すように、該提案された回路素子のパラメータ及び偏圧電流（適正なトランス・コンダクタンス）を調整することにより、第１のトランジスタのベースをのぞき込んだインピーダンスに、所要の５０オーム抵抗値を発生させた。そして第１のトランジスタ４０８のベース上に接続されたインダクタ４０４は入力インピーダンス・マッチングを達成するのに必要なインダクタンスを提供した。出力端４１４においては、本発明は帰還抵抗４１０を使用して出力インピーダンス・マッチングを達成した。出力インピーダンス・マッチングを必要としない場合（例えばZero-IF又はLow-IF受信機の場合）は帰還抵抗４１０を使用して出力インピーダンス・マッチングを達成する必要がない。抵抗４０７及び抵抗４１２はそれぞれ第１次トランジスタ及び第２次トランジスタの負荷である。供給電源４０６及び４１１の電圧値はいずれも２ボルトである。本発明は１個のインダクタ４０４しか使用しておらず、かつ、チップ上でインダクタを製作したので、提案された全体の電気回路が完全に単一チップ上に製造され得るばかりでなく、回路の面積も比較的小さい。これは提案された電気回路の商品化に対して非常に有利である。
【００２３】
図５は本発明の好適な実施例による５．２／５．７ＧＨｚ低ノイズ増幅器のパワー利得の、周波数に対する特性を示す図である。図６は本発明の好適な実施例による５．２／５．７ＧＨｚ低ノイズ増幅器の入力及び出力リターン・ロスの、周波数に対する特性を示す図である。その中で、図５に示すように低ノイズ増幅器の利得及び入力／出力インピーダンス・マッチングの程度上における表現について、実験の結果から明らかであるように、低ノイズ増幅器の５．２／５．７ＧＨｚにおけるパワー利得、即ち、散乱パラメータＳ21はそれぞれ１８ｄＢ及び１７．４ｄＢである。低ノイズ増幅器の入力インピーダンスに対するマッチング程度は通常散乱パラメータにおける入力リターン・ロスＳ11で表わされる。また、図６に示すように、Ｓ11値は５．１５ＧＨｚ及び５．３５ＧＨｚの間においても−１７ｄＢより低く（低くければ低いほどよい）、５．７２５ＧＨｚ及び５．８２５ＧＨｚの間においていずれも−１６ｄＢよりも低い（低くければ低いほどよい）。出力インピーダンスのマッチング程度に対しては通常散乱パラメータ中の出力リターン・ロスＳ22で表わされる。図６においてＳ22値は−１０ｄＢ以下（低くければ低いほどよい）であり、好ましい状態を示している。超ヘテロダイン受信機における出力インピーダンスのマッチング程度（Ｓ22で計量する）こそ重要である。もし直接周波数逓降式（direct conversion or zero-IF）又は中間周波数受信機（Low-IF）の応用における場合は、出力インピーダンスにマッチングするか否かは重要でない。
【００２４】
図７は本発明の好適な実施例による５．２／５．７ＧＨｚ低ノイズ増幅器のノイズ・フィギュアの、周波数に対する特性を示す図である。この図７に示すように低ノイズ増幅器のノイズ・フィギュア上における表現について、低ノイズ増幅器の５．２／５．７ＧＨｚにおけるノイズ・フィギュアはそれぞれ２．７９ｄＢ及び２．７３ｄＢ（低くければ低いほどよい）である。これは全く、集積式バイポーラトランジスタ低ノイズ増幅器の未曽有の最良値である。一般に、８０２．１１ａ無線領域ネットワーク（ＷＬＡＮ）の応用については、該低ノイズ増幅器のノイズ・フィギュアが５ｄＢより低く、入力（出力）リターン・ロスが−１０ｄＢより小さく、利得が１０ｄＢより大きければよい。したがって、本発明の好適な実施例による５．２／５．７ＧＨｚ低ノイズ増幅器は、５．２ＧＨｚおよび５．７ＧＨｚの２周波数バンドにおいていずれも良好な利得、ノイズ・フィギュア及びインピーダンス・マッチングを表現している。
【００２５】
本発明は従来の低ノイズ増幅器に比べて、よりよい低ノイズ増幅器を案出し、ノイズを増加しないと共に面積を占めないキャパシタの電気容量値を使用して入力インピーダンス・マッチングに必要な抵抗値を生じさせたので、本発明により提案されたインピーダンス・マッチングの設計方法及び電子回路は新規性及び進歩性を具備している。
【００２６】
上記実施例は本発明の好適な一実施例にすぎず、当然本発明の実施範囲を限定するものではない。すなわち、添付請求項の範囲を逸脱しないかぎり、当業者による単純な設計変更、付加、置換及び修飾等はいずれも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００２７】
【図１】従来の超ヘテロダイン受信機のブロック図である。
【図２ａ】従来の並列５０オーム抵抗により５０オーム入力インピーダンスを生ずる方式を示す図である。
【図２ｂ】並列抵抗帰還により５０オーム入力インピーダンスを生ずる方式を示す図である。
【図２ｃ】従来の共同ベース又は共同ゲート構成により５０オーム入力インピーダンスを生ずる方式を示す図である。
【図２ｄ】従来のエミッタ又はソースのインダクタにより５０オーム入力インピーダンスを生ずる方式を示す図である。
【図３】（ａ）（ｂ）（ｃ）は本発明により提案されたトランジスタの出力端がインダクタ及び抵抗と並列に接続することにより５０オーム入力インピーダンスを生ずる方式を示す図である。
【図４】本発明の好適な実施例による５．２／５．７ＧＨｚ低ノイズ増幅器の電気回路図である。
【図５】本発明の好適な実施例による５．２／５．７ＧＨｚ低ノイズ増幅器のパワー利得の、周波数に対する特性を示す図である。
【図６】本発明の好適な実施例による５．２／５．７ＧＨｚ低ノイズ増幅器の入力及び出力リターン・ロスの周波数に対する特性を示す図である。
【図７】本発明の好適な実施例による５．２／５．７ＧＨｚ低ノイズ増幅器のノイズ・フィギュアの、周波数に対する特性を示す図である。
【符号の説明】
【００２８】
１００  アンテナ、１０１  バンドパス・フィルタ、１０２  低ノイズ増幅器、１０３  イメージ周波数抑制フィルタ、１０４  ミキサ、１０５  ローカル振動信号、１０６  中間周波数処理回路、２００  トランジスタ、２０１  抵抗、２０２  トランジスタ、２０３  抵抗、２０４  抵抗、２０５  抵抗、２０６  抵抗、２０７  トランジスタ、２０８  抵抗、２０９  トランジスタ、２１０  インダクタ、３１１  キャパシタ、３１２  キャパシタ、３１３  キャパシタ、３１４  抵抗、３１５  被制御電流源、３１６  抵抗、３１７  キャパシタ、３１８  抵抗、３１９  キャパシタ、３２０  抵抗、４００  出力端、４０１  バイアス電流源、４０２  直流阻止キャパシタ、４０４  インダクタ、４０５  コレクタ電流、４０６  第１の供給電源、４０７  第１の抵抗、４０８  第１のトランジスタ、４０９  直流阻止／交流結合キャパシタ、４１０  第３の抵抗、４１１  第２の供給電源、４１２  第２の抵抗、４１３  第２のトランジスタ、４１４  出力端
【図１】
2004201317.tif 000007
【図２ａ】
2004201317.tif 000008
【図２ｂ】
2004201317.tif 000009
【図２ｃ】
2004201317.tif 000010
【図２ｄ】
2004201317.tif 000011
【図３】
2004201317.tif 000012
【図４】
2004201317.tif 000013
【図５】
2004201317.tif 000014
【図６】
2004201317.tif 000015
【図７】
2004201317.tif 000016