(57)【要約】【課題】寄生ダイオードのリカバリー破壊を防止できるとともに、ゲート電力を省電力化できる半導体素子駆動回路を得る。【解決手段】第１の広幅オンゲート電流発生手段６と、第２の広幅オンゲート電流発生手段７と、ゲート電圧レベル検出手段３とを備え、第１の広幅オンゲート電流発生手段６は大小の電流レベルの周期的波形の電流を発生し、第２の広幅オンゲート電流発生手段７は一定の小電流を発生し、ゲート電圧レベル検出手段３により、半導体素子の主電流が正極性の場合には第１の広幅オンゲート電流発生手段６からゲート電流を発生し、負極性の場合には第２の広幅オンゲート電流発生手段７からゲート電流を発生するようにした。【選択図】        図１
2004201041.tif 000002
【特許請求の範囲】
【請求項１】
電流レベルを周期的に絞り込む周期的波形の電流を発生する第１の広幅オンゲート電流発生手段と、所定の電流レベルの電流を発生する第２の広幅オンゲート電流発生手段と、半導体素子における主電流の極性を判別する極性判別手段とを備え、前記極性判別手段による判別結果により、半導体素子の主電流が正極性の場合には前記第１の広幅オンゲート電流発生手段からゲート電流を供給し、負極性の場合には前記第２の広幅オンゲート電流発生手段からゲート電流を供給するようにしたことを特徴とする半導体素子駆動回路。
【請求項２】
比較的大きな電流レベルと比較的小さな電流レベルとを含む周期的波形の電流を発生する第１の広幅オンゲート電流発生手段と、所定電流レベルの一定電流を発生する第２の広幅オンゲート電流発生手段と、ゲート電圧レベル検出を検出し半導体素子における主電流の極性を判別するゲート電圧レベル検出手段とを備え、前記ゲート電圧レベル検出手段による極性判別結果により、半導体素子の主電流が正極性の場合には前記第１の広幅オンゲート電流発生手段からゲート電流を供給し、負極性の場合には前記第２の広幅オンゲート電流発生手段からゲート電流を供給するようにしたことを特徴とする半導体素子駆動回路。
【請求項３】
比較的大きな電流レベルと零レベルとを含む周期的波形の電流を発生する第１の広幅オンゲート電流発生手段と、所定電流レベルの一定電流を発生する第２の広幅オンゲート電流発生手段と、ゲート電圧レベル検出を検出し半導体素子における主電流の極性を判別するゲート電圧レベル検出手段とを備え、前記ゲート電圧レベル検出手段による極性判別結果により、半導体素子の主電流が正極性の場合には前記第１の広幅オンゲート電流発生手段からゲート電流を供給し、負極性の場合には前記第２の広幅オンゲート電流発生手段からゲート電流を供給するようにしたことを特徴とする半導体素子駆動回路。
【請求項４】
第１の広幅オンゲート電流発生手段における比較的小電流レベルあるいは第２の広幅オンゲート電流発生手段の電流レベルを、半導体素子の主電流が正極性の場合にオン電圧の脈動が大きくならないように設定したことを特徴とする請求項１ないし請求項３のいずれかに記載の半導体素子駆動回路。
【請求項５】
第１の広幅オンゲート電流発生手段における比較的小電流レベルあるいは零レベル電流の時間幅をゲートの蓄積キャリアが残留する時間以内に設定したことを特徴とする前記請求項１ないし請求項３のいずれかに記載の半導体素子駆動回路。
【請求項６】
ゲート電圧レベル検出手段の基準値を、逆極性の主電流が第１の広幅オンゲート電流発生手段の比較的小電流レベルあるいは第２の広幅オンゲート電流発生手段の電流レベルと等しくなるポイントでゲート電圧の大きさが急変する際の急変前後のゲート電圧値の中間値に設定したことを特徴とする前記請求項１ないし請求項３のいずれかに記載の半導体素子駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、例えばゲートターンオフ・サイリスタ（以下、ＧＴＯと略す）などの電流駆動型半導体素子のオン，オフを制御する半導体素子駆動回路に関するものである。
【０００２】
【従来の技術】
電流駆動型半導体素子としてＧＴＯや最近ではＧＣＴ（ゲート＿コミュテイテド＿ターンオフ・サイリスタ）が代表的素子であるが、電圧型駆動素子のＩＧＢＴなどと比べると、ゲート電力の消費が大きいために、ゲート電力を削減できる半導体素子駆動回路が提案されている（例えば、特許文献１参照）。
この種の従来技術では、特許文献１に示されるような半導体素子駆動回路により、インバータのアーム素子として構成されるＧＴＯの主電流（負荷電流）の極性をＧＴＯのゲートとカソード間の電圧レベルを検出して、ＧＴＯと逆方向に主電流が流れる場合には広幅オンゲート電流を絞り込んで、ゲート電力を低減するようにしている。
【０００３】
【特許文献１】
特開２００１−２８５３４号公報（図１）
【０００４】
【発明が解決しようとする課題】
従来の半導体素子駆動回路では一定レベルの広幅オンゲート電流を通電中に、ＧＴＯに流れる主電流の極性をゲートとカソード間電圧レベルで判別するように構成されているので、ＧＴＯの主電流の極性が正極性から負極性に反転する場合に主電流のレベルが広幅オンゲート電流のレベルまで上昇してゲート電流の絞込み動作を開始するようになり、その間、ＧＴＯのゲートとアノード間に内在する寄生ダイオードに広幅オンゲート電流が分流してキャリアが寄生ダイオードに蓄積されるので、寄生ダイオードがリカバリー破壊するなど問題があった。
【０００５】
この発明は、上記のような課題を解決するためになされたものであり、寄生ダイオードのリカバリー破壊を防止できるとともに、ゲート電力を省電力化できる半導体素子駆動回路を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る半導体素子駆動回路では、半導体素子における主電流の極性を判別する極性判別手段による判別結果により、半導体素子の主電流が正極性の場合には電流レベルを周期的に絞り込む周期的波形の電流を発生する第１の広幅オンゲート電流発生手段からゲート電流を供給し、負極性の場合には所定の電流レベルの電流を発生する第２の広幅オンゲート電流発生手段からゲート電流を供給するようにしたものである。
【０００７】
【発明の実施の形態】
実施の形態１．
この発明による実施の形態１を図１および図２に基づいて説明する。図１は実施の形態１における半導体素子駆動回路の構成を示す接続図である。図２は実施の形態１における半導体素子駆動回路の動作を示す波形図である。
【０００８】
図１において、ＧＴＯ１にフリーホイーリングダイオード２が逆並列接続され、このＧＴＯ１のゲートＧとアノードＡ間には寄生ダイオード１ａが内在している。
ゲート電圧レベル検出手段３は、前記ＧＴＯ１のゲートＧとカソードＫ間の電圧Ｖｇｋを検出して基準信号Ｖｇｓと比較して信号ＳＶを出力する。
オンゲート信号発生手段４は、前記ＧＴＯ１のターンオンのタイミングで発生する狭幅のパルス信号ＳＧＳと広幅のパルス信号ＳＧＬを出力する。
狭幅オンゲート電流発生手段５は、このオンゲート信号発生手段４の狭幅のパルス信号ＳＧＳによって狭幅オンゲート電流Ｉｇｐを発生し、前記ＧＴＯ１のゲートＧに供給する。
第１の広幅オンゲート電流発生手段６は、前記オンゲート信号発生手段４の広幅のパルス信号ＳＧＬと前記ゲート電圧レベル検出手段３の信号ＳＶのＡＮＤ論理演算を行なう第１の論理回路８の出力信号によって第１の広幅オンゲート電流Ｉｇ１を発生して前記ＧＴＯ１のゲートＧに供給する。
第２の広幅オンゲート電流発生手段７は、前記オンゲート信号発生手段４の広幅のパルス信号ＳＧＬと前記ゲート電圧レベル検出手段３の信号ＳＶのＮＯＴ演算結果とのＡＮＤ論理演算を行う第２の論理回路９の出力信号によって第２の広幅オンゲート電流Ｉｇ２を発生して前記ＧＴＯ１のゲートＧに供給する。
【０００９】
ここで、広幅オンゲート電流について概略説明を行う。
この実施の形態１における構成を具備するような、ＧＴＯを主回路素子として用いたインバータ装置では、インバータ出力の半サイクル期間の全体にわたって連続する直流電流信号をＧＴＯのゲート−カソード間に印加して、オンゲート動作を確実に行わせるようにされている。
このような制御方式が広幅オンゲート制御方式であり、ここでは、インバータ出力の半サイクル期間の全体にわたってＧＴＯのゲート−カソード間に印加される連続する直流電流信号を広幅オンゲート電流と称する。
これに対し、所定位相においてＧＴＯのゲート−カソード間に印加に印加されるパルス信号によるオンゲート電流信号を狭幅オンゲート電流と称する。
【００１０】
次に、動作について説明する。
図２に示す動作波形において、ＧＴＯ１の主電流ＩＭがオンゲート信号発生手段４のオン指令により狭幅オンゲート電流Ｉｇｐおよび第１の広幅オンゲート電流Ｉｇ１を発生して時刻ｔ０から通流を開始する。
ここで、第１の広幅オンゲート電流Ｉｇ１はＩｇＨとＩｇＬの大きさが異なる脈動パルス波形（ここでは以下、ピケットフェンス型電流と称す）を有する。
【００１１】
時刻ｔ１でＧＴＯ１の主電流ＩＭの極性が正から負に反転すると、第１の広幅オンゲート電流Ｉｇ１の大きさが大きい電流値ＩｇＨであれば、ＧＴＯ１のゲートとカソード間電圧Ｖｇｋは少し低下するが、簡単のため、基準信号Ｖｇｓとするとゲート電圧レベル検出手段３の出力ＳＶは反転せず、続いて第１の広幅オンゲート電流Ｉｇ１の大きさが小さい電流値ＩｇＬになると、ＧＴＯ１のゲートとカソード間電圧Ｖｇｋは０レベル以下まで直ちに低下してゲート電圧レベル検出手段３の出力ＳＶは反転し、大の広幅オンゲート電流Ｉｇ１を停止するとともに大きさＩｇｍｉｎの第２の広幅オンゲート電流Ｉｇ２を発生する。
【００１２】
時刻ｔ３でＧＴＯ１の主電流ＩＭの極性が負から正に反転すると、ＧＴＯ１のゲートとカソード間電圧Ｖｇｋは０レベル以上になり、第２の広幅オンゲート電流Ｉｇ２を停止するとともに第１の広幅オンゲート電流Ｉｇ１を発生する。
【００１３】
次に、時刻ｔ１でＧＴＯ１の主電流ＩＭが正から負に反転する時点におけるＧＴＯ１の電流の挙動を説明する。
ＧＴＯ１の主電流ＩＭが負極性で、０≦−ＩＭ≦Ｉｇの場合にはＩｆｄ＝０であり、Ｉｇ＝Ｉｇａ＋Ｉｇｋ＝−ＩＭ＋Ｉｇｋとなり、ＧＴＯ１の負極性主電流ＩＭが増加すれば、Ｉｇｋは減少する。
−ＩＭ＝Ｉｇになれば、Ｉｇｋ＝０で、Ｖｇｋ＝Ｖｇａ−Ｖｆｄとなり、さらにＧＴＯ１の負極性主電流ＩＭが増加すればＶｆｄが増加してＶｇａ≦Ｖｆｄとなると、Ｖｇｋ≦０レベル以下となる。
【００１４】
第１の広幅オンゲート電流Ｉｇ１の大きさがＩｇＨのときには−ＩＭ＝ＩｇＨでＩｇｋ＝０になるのに対して、大きさがＩｇＬのときには−ＩＭ＝ＩｇＬでＩｇｋ＝０になるので主電流ＩＭの極性判別の電流レベルを低下でき、時刻ｔ１から時刻ｔ２の期間を短縮できるので、通常の第１の広幅オンゲート電流Ｉｇ１の電流レベルＩｇＨが寄生ダイオード１ａに分流する電流Ｉｇａの通電期間を短縮して蓄積キャリア量を低減できる効果が得られる。
また、第１の広幅オンゲート電流Ｉｇ１の電流レベルＩｇＨが通常の広幅オンゲート電流レベルであるが、周期的にそれより低い電流レベルＩｇＬを設けるためにゲート電力を省電力化できる効果が得られる。
【００１５】
この実施の形態１では、第１の広幅オンゲート電流発生手段と、第２の広幅オンゲート電流発生手段と、ゲート電圧レベル検出手段とを備え、前記第１の広幅オンゲート電流発生手段は大小の電流レベルの周期的波形の電流を発生し、前記第２の広幅オンゲート電流発生手段は一定の小電流を発生し、前記ゲート電圧レベル検出手段により、半導体素子の主電流が正極性の場合には前記第１の広幅オンゲート電流発生手段からゲート電流を発生し、負極性の場合には前記第２の広幅オンゲート電流発生手段からゲート電流を発生するようにしたことを特徴とする半導体素子駆動回路を構成している。
【００１６】
この実施の形態１では、ＧＴＯの主電流の極性が正極性から負極性に反転する場合にゲート電流の絞込み動作を開始する主電流レベルを低くして、寄生ダイオードのリカバリー破壊を防止できるとともに、ゲート電力を省電力化できる半導体素子駆動回路を得ることができるものである。
【００１７】
この発明による実施の形態１によれば、比較的大きな電流レベルと比較的小さな電流レベルとを含む周期的波形の電流を発生する第１の広幅オンゲート電流発生手段６と、所定電流レベルの一定電流を発生する第２の広幅オンゲート電流発生手段７と、ゲート電圧レベル検出を検出し半導体素子における主電流の極性を判別するゲート電圧レベル検出手段３とを備え、前記ゲート電圧レベル検出手段３による極性判別結果により、半導体素子の主電流が正極性の場合には前記第１の広幅オンゲート電流発生手段６からゲート電流を供給し、負極性の場合には前記第２の広幅オンゲート電流発生手段７からゲート電流を供給するようにしたので、寄生ダイオードのリカバリー破壊を防止できるとともに、ゲート電力を省電力化できる半導体素子駆動回路を得ることができる。
【００１８】
実施の形態２．
この発明による実施の形態２を図３および図４に基づいて説明する。図３は実施の形態２における半導体素子駆動回路の構成を示す接続図である。図４は実施の形態２における半導体素子駆動回路の動作を示す波形図である。
この実施の形態２において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態１における構成と同一の構成内容を具備し、同様の効果を奏するものである。図中、同一符号は同一または相当部分を示す。
【００１９】
前記実施の形態１では、第１の広幅オンゲート電流発生手段６と第２の広幅オンゲート電流発生手段７を電圧レベル検出手段３の信号ＳＶに応じて切り替える場合について述べたが、図３に示すように第１の広幅オンゲート電流発生手段６ａはゲート電圧レベル検出手段３の信号ＳＶに応じて切り替えるが、第２の広幅オンゲート電流発生手段７はオンゲート信号発生手段４の広幅のパルス信号ＳＧＬのみによってゲート電流Ｉｇ２を発生する。
第１の広幅オンゲート電流発生手段６ａは図４に示すように大きい電流レベルＩｇＨをＩｇＨ−Ｉｇｍｉｎとし、小さい電流レベルＩｇＬを０にした波形である。これは図２のＩｇＬをＩｇｍｉｎに設定した場合に相当し、回路を簡素化でき、さらにゲート電力の省電力化が得られる効果がある。
【００２０】
この実施の形態２では、第１の広幅オンゲート電流発生手段と、第２の広幅オンゲート電流発生手段と、ゲート電圧レベル検出手段とを備え、前記第１の広幅オンゲート電流発生手段は大か０の電流レベルの周期的波形の電流を発生し、前記第２の広幅オンゲート電流発生手段は一定の小電流を発生し、前記ゲート電圧レベル検出手段により、半導体素子の主電流が正極性の場合には前記第１の広幅オンゲート電流発生手段および第２の広幅オンゲート電流発生手段からゲート電流を発生し、負極性の場合には前記第２の広幅オンゲート電流発生手段からゲート電流を発生するようにしたことを特徴とする半導体素子駆動回路を構成している。
【００２１】
この発明による実施の形態２によれば、比較的大きな電流レベルと零レベルとを含む周期的波形の電流を発生する第１の広幅オンゲート電流発生手段６ａと、所定電流レベルの一定電流を発生する第２の広幅オンゲート電流発生手段７と、ゲート電圧レベル検出を検出し半導体素子における主電流の極性を判別するゲート電圧レベル検出手段３とを備え、前記ゲート電圧レベル検出手段３による極性判別結果により、半導体素子の主電流が正極性の場合には前記第１の広幅オンゲート電流発生手段６ａからゲート電流を供給し、負極性の場合には前記第２の広幅オンゲート電流発生手段７からゲート電流を供給するようにしたので、寄生ダイオードのリカバリー破壊を防止できるとともに、ゲート電力を省電力化できる半導体素子駆動回路を得ることができる。
【００２２】
実施の形態３．
この発明による実施の形態３を図５に基づいて説明する。図５は実施の形態３における半導体素子駆動回路の動作を示す波形図である。
この実施の形態３において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態１および実施の形態２における構成と同一の構成内容を具備し、同様の効果を奏するものである。図中、同一符号は同一または相当部分を示す。
【００２３】
前記実施の形態１では、第１の広幅オンゲート電流発生手段６で発生するオンゲート電流Ｉｇ１としてピケットフェンス型電流として、低い電流レベルＩｇＬの値は低い程、寄生ダイオード１ａの蓄積キャリア量を低減できることについて述べたが、最小制限値として具体的には図５に示すようにＧＴＯ１が順方向電流を通流中にＧＴＯ１のアノードとカソード間のオン電圧ＶＴＭの脈動が非常に大きくならないように設定する。
その結果、ＧＴＯ１が順方向電流を通流中にオン電圧を抑制してＧＴＯ１の損失を低減できる効果が得られる。
【００２４】
この実施の形態３では、第１の広幅オンゲート電流発生手段の小電流レベルあるいは第２の広幅オンゲート電流発生手段の電流レベルを、半導体素子の主電流が正極性の場合にオン電圧の脈動が大きくならないように設定したことを特徴とする前記実施の形態１または実施の形態２に記載の半導体素子駆動回路を構成している。
【００２５】
この発明による実施の形態３によれば、実施の形態１または実施の形態２における構成において、第１の広幅オンゲート電流発生手段６または６ａにおける比較的小電流レベルあるいは第２の広幅オンゲート電流発生手段７の電流レベルを、半導体素子の主電流が正極性の場合にオン電圧の脈動が大きくならないように設定したので、寄生ダイオードのリカバリー破壊を防止できるとともに、ゲート電力を更に省電力化できる半導体素子駆動回路を得ることができる。
【００２６】
実施の形態４．
この発明による実施の形態４を図６に基づいて説明する。図６は実施の形態４における半導体素子駆動回路の動作を示す波形図である。
この実施の形態４において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態１および実施の形態２における構成と同一の構成内容を具備し、同様の効果を奏するものである。図中、同一符号は同一または相当部分を示す。
【００２７】
前記実施の形態１では、第１の広幅オンゲート電流発生手段６で発生するオンゲート電流Ｉｇ１としてピケットフェンス型電流として、低い電流レベルＩｇＬの期間を設けた場合について述べたが、低い電流レベルＩｇＬの通流幅として具体的には図６に示すようにＧＴＯ１のゲートの蓄積キャリアが残留する時間以内に設定する。
その結果、ＧＴＯ１が順方向電流を通流中にオン電圧を抑制してＧＴＯ１の損失を低減できる効果が得られる。
【００２８】
この実施の形態４では、第１の広幅オンゲート電流発生手段の小電流レベルあるいは０電流の時間幅をゲートの蓄積キャリアが残留する時間以内に設定したことを特徴とする前記実施の形態１または実施の形態２に記載の半導体素子駆動回路を構成している。
【００２９】
この発明による実施の形態４によれば、実施の形態１または実施の形態２における構成において、第１の広幅オンゲート電流発生手段６または６ａにおける比較的小電流レベルあるいは零レベル電流の時間幅をゲートの蓄積キャリアが残留する時間以内に設定したので、寄生ダイオードのリカバリー破壊を防止できるとともに、ゲート電力を更に効率的に省電力化できる半導体素子駆動回路を得ることができる。
【００３０】
実施の形態５．
この発明による実施の形態５を図７に基づいて説明する。図７は実施の形態５における半導体素子駆動回路の動作を示す波形図である。
この実施の形態５において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態１および実施の形態２における構成と同一の構成内容を具備し、同様の効果を奏するものである。図中、同一符号は同一または相当部分を示す。
【００３１】
前記実施の形態１では、ＧＴＯ１の主電流ＩＭの極性をゲートとカソード間電圧Ｖｇｋをゲート電圧レベル検出手段３で監視する場合について述べたが、図７に示すようにゲート電圧レベル検出手段３の基準信号Ｖｇｓは具体的にはゲートとカソード間電圧Ｖｇｋの急変ポイントにおける急変前後のレベルの中間点に設定する。
その結果、確実に−ＩＭ＝ＩｇＬのポイントで主電流ＩＭの極性反転を検出できる効果が得られる。
【００３２】
この実施の形態５では、ゲート電圧レベル検出手段の基準値を、逆極性の主電流が第１の広幅オンゲート電流発生手段の小電流レベルあるいは第２の広幅オンゲート電流発生手段の電流レベルと等しくなるポイントで、ゲート電圧の大きさが急変する際の急変前後のゲート電圧値の中間値に設定したことを特徴とする前記実施の形態１または実施の形態２に記載の半導体素子駆動回路を構成している。
【００３３】
この発明による実施の形態５によれば、実施の形態１または実施の形態２における構成において、ゲート電圧レベル検出手段３の基準値を、逆極性の主電流が第１の広幅オンゲート電流発生手段６または６ａの比較的小電流レベルあるいは第２の広幅オンゲート電流発生手段７の電流レベルと等しくなるポイントでゲート電圧の大きさが急変する際の急変前後のゲート電圧値の中間値に設定したので、寄生ダイオードのリカバリー破壊を防止できるとともに、ゲート電力を省電力化でき、しかも、半導体素子における主電流極性の反転を的確に検出できる半導体素子駆動回路を得ることができる。
【００３４】
【発明の効果】
この発明によれば、寄生ダイオードのリカバリー破壊を防止できるとともに、ゲート電力を省電力化できる半導体素子駆動回路を得ることができる。
【図面の簡単な説明】
【図１】この発明による実施の形態１における半導体素子駆動回路図の構成を示す接続図である。
【図２】この発明による実施の形態１における半導体素子駆動回路の動作を示す波形図である。
【図３】この発明による実施の形態２における半導体素子駆動回路図の構成を示す接続図である。
【図４】この発明による実施の形態２における半導体素子駆動回路の動作を示す波形図である。
【図５】この発明による実施の形態３における半導体素子駆動回路の動作を示す波形図である。
【図６】この発明による実施の形態４における半導体素子駆動回路の動作を示す波形図である。
【図７】この発明による実施の形態５における半導体素子駆動回路の動作を示す波形図である。
【符号の説明】
１  ＧＴＯ、１ａ  寄生ダイオード、２  フリーホイーリングダイオード、３ゲート電圧レベル検出手段、４  オンゲート信号発生手段、５  狭幅オンゲート電流発生手段、６  第１の広幅オンゲート電流発生手段、７  第２の広幅オンゲート電流発生手段、８  第１の論理回路、９  第２の論理回路。
【図１】
2004201041.tif 000003
【図２】
2004201041.tif 000004
【図３】
2004201041.tif 000005
【図４】
2004201041.tif 000006
【図５】
2004201041.tif 000007
【図６】
2004201041.tif 000008
【図７】
2004201041.tif 000009