(57)【要約】【課題】スイッチング損失が少なく、オン・オフ時にスイッチング素子に大電流が流れる恐れをなくすことができ、簡単な制御系で効率良く直流電源系間で電力を融通し合うことを可能にする。【解決手段】低圧側スイッチング部４の各スイッチング素子４−１〜４−４に整流素子を並列接続し、高圧側スイッチング部５の各スイッチング素子５−１〜５−４に整流素子を並列接続する。低圧側スイッチング部４と高圧側スイッチング部５の一方あるいは両方同時にスイッチング制御することにより、トランス３を通して直流電源間で電力をやり取りさせる。トランス３の高圧側巻線３−２高圧側スイッチング部５との間もしくはトランス３の低圧側巻線３−１と低圧側スイッチング部４との間にＬＣ共振回路６を設け、一次側および二次側に流れる電流を正弦波状にし、その零クロス点付近でスイッチングを行わせる。【選択図】    図１
2004282828.tif 000002
【特許請求の範囲】
【請求項１】
低圧側端子と、高圧側端子と、低圧側巻線および高圧側巻線を含むトランスと、前記低圧側端子と前記低圧側巻線との間に挿入された低圧側スイッチング部と、前記高圧側端子と前記高圧側巻線との間に挿入された高圧側スイッチング部と、前記低圧側スイッチング部の各スイッチング素子に並列接続された低圧側整流素子と、前記高圧側スイッチング部の各スイッチング素子に並列接続された高圧側整流素子と、前記低圧側スイッチング部のスイッチング素子および前記高圧側スイッチング部のスイッチング素子を制御する制御回路とを備えた双方向ＤＣ−ＤＣコンバータにおいて、
前記高圧側巻線と前記高圧側スイッチング部との間もしくは前記低圧側巻線と前記低圧側スイッチング部との間にＬＣ共振回路を設けたことを特徴とする双方向ＤＣ−ＤＣコンバータ。
【請求項２】
前記ＬＣ共振回路を前記高圧側巻線と前記高圧側スイッチング部との間に設けたことを特徴とする請求項１に記載の双方向ＤＣ−ＤＣコンバータ。
【請求項３】
前記低圧側スイッチング部および前記高圧側スイッチング部はいずれも、４つのスイッチング素子を含むブリッジ接続構成であることを特徴とする請求項１に記載の双方向ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、双方向ＤＣ−ＤＣコンバータに関し、特に、スイッチング損失を抑制することができるとともに制御系を簡単化することができる双方向ＤＣ−ＤＣコンバータに関するものである。
【０００２】
【従来の技術】
車両などでは異なる電圧値を有するバッテリの２つの電源系を持っているものがある。このような電圧値が異なる２つの直流電源系で電力を融通し合う場合、一般に、直流電源系間に直流昇圧回路と直流降圧回路とを並列に配設し、それらを適宜使用する構成が採用されている。
【０００３】
また、直流電源系で電力を融通し合う場合に、小規模の回路で十分な高圧直流電圧が得られるようにするために双方向ＤＣ−ＤＣコンバータを用いることも提案されている。
【０００４】
例えば、特開平２００２−１６５４４８号公報には、トランスの両側にそれぞれ双方向型の直交変換部をもち、特に二次側直交変換部は、順送電（第１直流端子から第２直流端子への降圧送電）時に、平滑コイルとして作動するチョークコイルを、チョークコイル利用チョッパ回路型インバータのチョークコイルとして用い、このチョークコイルとトランスの二次コイルとの間のスイッチング・整流部が順送電時には整流器として機能し、逆送電（第２直流端子から第１直流端子への昇圧送電）時にはチョッパ回路として用いる双方向ＤＣ−ＤＣコンバータが記載されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、２つの直流電源系間に直流昇圧回路と直流降圧回路とを並列に配設する構成では、回路規模が大きくなり、また、同時動作すると回路内部の電圧ロスなどにより十分な性能を得ることができないという課題がある。
【０００６】
また、前記公報に記載されているような双方向ＤＣ−ＤＣコンバータでは、直交変換部のスイッチング素子は大電流をオン・オフするものであり、スイッチング素子がオフして大電流から電流０になる時にスイッチング素子の不飽和領域を通過するため、実際にはアナログ的な動作となり、大きなスイッチング損失が生じる。
【０００７】
また、一次側直交変換部と二次側直交変換部とを完全同期で駆動した場合、一方の直交変換部による電流が流れているときに他方の直交変換部がオンすると、大電流がスイッチング素子に流れる恐れがある。
【０００８】
本発明の目的は、前記の課題を解決し、スイッチング損失が少なく、オン・オフ時にスイッチング素子に大電流が流れる恐れをなくすことができ、簡単な制御系で効率良く２つの直流電源系で電力を融通し合うことができる双方向ＤＣ−ＤＣコンバータを提供することにある。
【０００９】
【課題を解決するための手段】
前記した課題を解決するために、本発明は、低圧側端子と、高圧側端子と、低圧側巻線および高圧側巻線を含むトランスと、前記低圧側端子と前記低圧側巻線との間に挿入された低圧側スイッチング部と、前記高圧側端子と前記高圧側巻線との間に挿入された高圧側スイッチング部と、前記低圧側スイッチング部の各スイッチング素子に並列接続された低圧側整流素子と、前記高圧側スイッチング部の各スイッチング素子に並列接続された高圧側整流素子と、前記低圧側スイッチング部のスイッチング素子および前記高圧側スイッチング部のスイッチング素子を制御する制御回路とを備えた双方向ＤＣ−ＤＣコンバータにおいて、前記高圧側巻線と前記高圧側スイッチング部との間もしくは前記低圧側巻線と前記低圧側スイッチング部との間にＬＣ共振回路を設けた点に第１の特徴がある。
【００１０】
また、本発明は、前記ＬＣ共振回路を前記高圧側巻線と前記高圧側スイッチング部との間に設けた点に第２の特徴がある。
【００１１】
さらに、本発明は、前記低圧側スイッチング部および前記高圧側スイッチング部はいずれも、４つのスイッチング素子を含むブリッジ接続構成である点に第３の特徴がある。
【００１２】
本発明の第１の特徴によれば、スイッチングによる電流波形をＬＣ共振回路で正弦波状にすることができるため、スイッチング素子がオフするタイミングを電流値の零クロス点付近に設定することができる。したがって、電流値の零クロス点付近でのスイッチングが可能になり、スイッチング損失を大幅に抑制することが可能になる。
【００１３】
また、一次側直交変換部と二次側直交変換部とを同一駆動信号で制御することが可能になるため、制御系の構成を簡単化することもできる。その際、トランスでの伝達遅れなどに起因するスイッチング素子の短絡防止デッドタイムを大きくしたり、スイッチング素子の駆動期間を短くしたりする必要がないため、変換効率を高めることが可能になる。
【００１４】
また、第２の特徴によれば、電流値が小さい高圧側にＬＣ共振回路を設けることにより、ＬＣ共振回路を低圧側に設ける場合と比較してＬＣ共振回路での損失を低減することができる。
【００１５】
さらに、第３の特徴によれば、低圧側スイッチング部および高圧側スイッチング部はいずれも、ブリッジ型の単相インバータとなるため、それに接続するトランスの構造を簡素化することができる。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明を詳細に説明する。図１は、本発明に係る双方向ＤＣ−ＤＣコンバータの一実施形態を示す回路図である。本実施形態の双方向ＤＣ−ＤＣコンバータは、低圧側端子１−１、１−２に接続される直流電源と高圧側端子２−１、２−１に接続される直流電源との間でトランス３を介して双方向に電力を融通するものである。以下では、低圧側端子１−１、１−２側を一次側、高圧側端子２−１、２−２側を二次側と呼ぶことがある。
【００１７】
トランス３は、一次側の低圧側巻線３−１と二次側の高圧側巻線３−２を含む。この双方向ＤＣ−ＤＣコンバータの昇圧比は、低圧側巻線３−１と高圧側巻線３−２の巻線比により決定される。低圧側スイッチング部４は、低圧側端子１−１、１−２と低圧側巻線３−１との間に挿入され、高圧側スイッチング部５は、高圧側端子２−１、２−２と高圧側巻線３−２との間に挿入される。
【００１８】
低圧側スイッチング部４は、ＦＥＴなどの４つのスイッチング素子（以下、ＦＥＴと記す。）４−１〜４−４をブリッジ接続して構成することができ、高圧側スイッチング部５は、４つのＦＥＴ５−１〜５−４をブリッジ接続して構成することができる。
【００１９】
ＦＥＴ４−１〜４−４、５−１〜５−４のそれぞれには、ダイオードなどの整流素子が並列接続される。これらの整流素子は、ＦＥＴの寄生ダイオードでよく、別途接続した接合ダイオードでもよい。並列接続された整流素子を合わせれば、低圧側スイッチング部４および高圧側スイッチング部５はそれぞれ、スイッチング・整流部と考えることができる。
【００２０】
高圧側端子２−１、２−２と高圧側巻線３−２との間にはＬＣ共振回路６が挿入される。ＬＣ共振回路６は、本発明が特徴とするものであるが、この詳細について後述する。
【００２１】
低圧側スイッチング部４のＦＥＴ４−１〜４−４および高圧側スイッチング部５のＦＥＴ５−１〜５−４は、ＣＰＵなどからなる制御回路（図示せず）によりスイッチング制御される。なお、低圧側端子１−１、１−２間、および高圧側端子２−１、２−２間に接続されているコンデンサ７、８は、出力平滑用コンデンサである。
【００２２】
次に、図１の動作の概略を説明する。まず、一次側（図の左側）から二次側（図の右側）へ電力を供給する場合、低圧側スイッチング部４のＦＥＴ４−１、４−４のペアとＦＥＴ４−２、４−３のペアとを交互にオン・オフさせる。このオン・オフに伴う電流がトランス３の低圧側巻線３−１に流れる。
【００２３】
高圧側巻線３−２に誘起された電流は、ＬＣ共振回路６を通して高圧側スイッチング部５に入力され、ＦＥＴ５−１〜５−４に並列接続された整流素子により整流され、平滑コンデンサ８で平滑されて出力される。このとき一次側および二次側に流れる電流は、ＬＣ共振回路の存在により正弦波状になる。
【００２４】
以上は、一次側から二次側へ電力を供給する場合の動作であるが、二次側から一次側へ電力を供給する場合も同様である。また、一次側と二次側とを完全同期で、すなわち同一駆動信号で駆動することもできる。この場合には、トランス巻線比による一次側と二次側の相対電圧差で電力のやり取りが行われる。
【００２５】
図２は、本発明と従来技術の動作上の違い示す説明図である。ここでは一次側から二次側へ電力を供給する場合について説明するが、二次側から一次側へ電力を供給する場合も同様である。
【００２６】
図２（ａ）、（ｃ）はそれぞれ、本発明の一実施形態と従来技術の双方向ＤＣ−ＤＣコンバータでの一次側から二次側への電力供給動作の説明に必要な回路部分のみを抜き出したものであり、同図（ｂ）、（ｄ）はそれぞれ、図２（ａ）、（ｃ）のＡ点、Ｂ点の電流波形である。
【００２７】
従来技術の双方向ＤＣ−ＤＣコンバータ（図２（ｃ））では、低圧側スイッチング部４のＦＥＴ４−１、４−４のペアとＦＥＴ４−２、４−３のペアとが交互にオン・オフすると、トランス３の低圧側巻線３−１および高圧側巻線３−２を介して出力される電流は、同図（ｄ）のように、矩形波状になる。すなわち、ＦＥＴがオフになる時点では大電流が流れており、そのオフに伴い大電流から電流０になる。このときＦＥＴの不飽和領域を通過するため、大きなスイッチング損失が生じることになる。
【００２８】
これに対して、本発明の一実施形態による双方向ＤＣ−ＤＣコンバータ（図２（ａ））では、低圧側スイッチング部４のＦＥＴ４−１、４−４のペアとＦＥＴ４−２、４−３のペアとが交互にオン・オフすると、トランス３の低圧側巻線３−１および高圧側巻線３−２を介して出力される電流は、同図（ｂ）のように、正弦波状になる。これはＬＣ共振回路６が存在するためである。
【００２９】
これによりＦＥＴがオフするタイミングを電流値がほぼ零になる零クロス点付近に設定することが可能になる。したがって、電流値の零クロス点付近でのＦＥＴのスイッチングが可能になり、スイッチング損失を大幅に低減させることができる。
【００３０】
本発明は、一次側と二次側とを完全同期で駆動する場合、すなわち一次側と二次側とを同一駆動信号で駆動する場合にも効果的なものである。これについて以下に説明する。図３（ａ）、（ｃ）はそれぞれ、本発明の一実施形態と従来技術の双方向ＤＣ−ＤＣコンバータの一次側と二次側とを完全同期で駆動する場合の動作説明に必要な回路部分のみを抜き出したものであり、同図（ｂ）、（ｄ）はそれぞれ、一次側のスイッチングに着目してそれによる一次側電流と二次側電流を示す。
【００３１】
従来技術の双方向ＤＣ−ＤＣコンバータ（図３（ｃ））では、低圧側スイッチング部４のＦＥＴ４−１、４−４のペアとＦＥＴ４−２、４−３のペアとが交互にオン・オフすることにより一次側（トランス３の低圧側巻線３−１）に同図（ｄ）の一点鎖線で示される矩形波状の一次側電流が流れる。
【００３２】
この一次側電流によって二次側（トランス３の高圧側巻線３−２）には、同図（ｄ）の実線で示される矩形波状の二次側電流が流れるが、この二次側電流は、トランス３での遅れなどにより一次側電流より多少の遅れを持っている。
【００３３】
この状態で二次側を一次側と完全同期で駆動した場合、二次側電流の遅れがデッドタイムを超えると、一次側オンによる大電流が流れているときに二次側オンが起こる（図の○で囲んだ部分）。これにより、一次側オンによる大電流にさらに二次側オンによる大電流が重畳された電流が流れる。
【００３４】
これを防ぐには、二次側のＦＥＴの駆動期間を狭くする、あるいはデッドタイムを大きくして一次側オンによる大電流が流れているときに二次側オンが起こらないようにすればよいが、これは変換効率を低下させる大きな要因になる。
【００３５】
これに対して、本発明の一実施形態による双方向ＤＣ−ＤＣコンバータ（図３（ａ））では、低圧側スイッチング部４のＦＥＴ４−１、４−４のペアとＦＥＴ４−２、４−３のペアとが交互にオン・オフすることにより一次側には同図（ｂ）の一点鎖線で示される正弦波状の一次側電流が流れる。
【００３６】
この一次側電流によって二次側には、同図（ｂ）の実線で示される正弦波状の二次側電流が流れるが、この二次側電流は、トランス３での遅れなどにより一次側電流より多少の遅れを持っている。
【００３７】
ここで二次側を一次側と完全同期で駆動した場合、二次側電流の遅れがデッドタイムを超えても、一次側オンによる電流の零クロス点付近で二次側オンが起こり（図の○で囲んだ部分）、一次側オンによる電流と二次側オンによる電流は共に小さいので、大電流が流れることはない。
【００３８】
図４は、本発明の適用例を示す回路図であり、発電機１０を含む直流電源とバッテリ１２で電力を融通し合う例であり、発電機１０は、例えばエンジン駆動式の３相の多極磁石発電機である。エンジンの始動時には、双方向ＤＣ−ＤＣコンバータ１１の低圧側スイッチング部を駆動し、これにより昇圧したバッテリ１２のＤＣ電圧を駆動用インバータ（整流回路）１３に印加する。駆動用インバータ１３は、印加されたＤＣ電圧を３相のＡＣ電圧に変換して発電機１０に印加し、これをエンジン始動用電動機として起動する。
【００３９】
エンジンが始動すると、発電機１０はエンジンにより駆動され、駆動用インバータ１３のスイッチング動作は停止される。発電機１０の出力は、整流回路（駆動用インバータ）１３で整流され、レギュレータ１４で調整され、さらにインバータ１５で所定周波数の交流電力に変換されて出力される。
【００４０】
バッテリ１２の電圧が低下した時、双方向ＤＣ−ＤＣコンバータ１１の高圧側スイッチング部を駆動すれば、整流回路１３の出力を双方向ＤＣ−ＤＣコンバータ１１により降圧し、この電圧によりバッテリ１２を充電することができる。
【００４１】
発電機１０がエンジンで駆動されているときに、双方向ＤＣ−ＤＣコンバータ１１の低圧側スイッチング部と高圧側スイッチング部とを完全同期で駆動することもできる。このようにすれば、整流回路（駆動用インバータ）１３側とバッテリ１２側とでトランス巻線比による一次側と二次側の相対電圧差に従い自動的に電力のやり取りを行わせることができる。
【００４２】
以上、実施形態について説明したが、本発明は、種々に変形可能である。例えば、ＬＣ共振回路は、二次側ではなく一次側に設けることもできる。この場合、低圧側スイッチング部とトランスの低圧側巻線の間にＬＣ共振回路を挿入すればよい。
【００４３】
本発明は、バッテリ間、あるいはエンジン駆動式発電機からなる直流電源とバッテリ間に限らず、通常の発電機、太陽光発電、風力発電、燃料電池などの適宜の直流電源系で電力を融通し合う場合に使用することができ、例えば、ハイブリッド車両などでの走行電力系と保安電装系とで電力のやり取りを行わせることができる。
【００４４】
【発明の効果】
以上に詳細に説明したように、本発明によれば、スイッチングによる電流波形をＬＣ共振回路で正弦波状にすることができるため、スイッチング素子がオフするタイミングを電流値の零クロス点付近に設定することができる。したがって、電流値の零クロス点付近でのスイッチングが可能になり、スイッチング損失を大幅に抑制することが可能になる。
【００４５】
また、低圧側スイッチング部と高圧側スイッチング部とを同一駆動信号で制御することが可能になり、その際、トランスでの伝達遅れなどに起因する大電流がスイッチング素子に流れるのを抑制するためにデッドタイムを大きくしたり、スイッチング素子の駆動期間を短くしたりする必要がないため、変換効率を高めることが可能になる。
【００４６】
さらに、低圧側スイッチング部と高圧側スイッチング部とを同一駆動信号で制御することが可能になり、双方向変換時の方向性に対して駆動を変更する必要がないため、制御系への負担を少なくすることができる。
【図面の簡単な説明】
【図１】本発明に係る双方向ＤＣ−ＤＣコンバータの一実施形態を示す回路図である。
【図２】本発明の一実施形態と従来技術の双方向ＤＣ−ＤＣコンバータの変換動作上の違い説明するための説明図である。
【図３】本発明の一実施形態と従来技術の双方向ＤＣ−ＤＣコンバータの完全同期での動作上の違い説明するための説明図である。
【図４】本発明の適用例を示す回路図である。
【符号の説明】
１−１、１−２・・・低圧側端子、２−１、２−２・・・高圧側端子、３・・・トランス、３−１・・・低圧側巻線、３−２・・・高圧側巻線、４・・・低圧側スイッチング部、４−４〜４−４，５−１〜５−４・・・ＦＥＴ、６・・・ＬＣ共振回路、７，８・・・平滑コンデンサ、１０・・・発電機、１１・・・双方向ＤＣ−ＤＣコンバータ、１２・・・バッテリ、１３・・・駆動用インバータ（整流回路）、１４・・・レギュレータ、１５・・・インバータ
【図１】
2004282828.tif 000003
【図２】
2004282828.tif 000004
【図３】
2004282828.tif 000005
【図４】
2004282828.tif 000006