(57)【要約】【課題】信号端子付近で発生する電気的な反射を低減し、伝送レート１０Ｇｂ／ｓにおける高周波伝送特性を劣化させることなく、信頼性が高くコストの安い光半導体装置を提供することを目的とする。【解決手段】半導体レーザダイオード４０の微分抵抗値と、整合抵抗３１ａ、３１ｂの夫々の抵抗値の和を、分布定数線路３０の特性インピーダンス以下とし、かつ、ステム１０の高周波信号ピン４１ａ、４１ｂと整合抵抗３１ａ、３１ｂとを接続する分布定数線路３０の電気長を、伝送する周波数の略１／４波長かそれ以下の長さとしたので、高周波信号ピン４１ａ、４１ｂと半導体レーザダイオード４０との間の電力伝達効率を必要以上に落とすことなく、広帯域に反射波を低減することが出来る。【選択図】      図５
2004259880.tif 000002
【特許請求の範囲】
【請求項１】
一対の電極を有する光半導体素子と、
前記光半導体素子の電極と一端が直列接続されるインピーダンス整合用の抵抗と、
前記抵抗の他端と一端が接続される分布定数線路と、
前記分布定数線路の他端と一端が接続される信号端子とを備え、
前記光半導体素子のインピーダンスと前記抵抗のインピーダンスとの和が、前記分布定数線路の特性インピーダンス未満であって、かつ前記分布定数線路の電気長が伝送する信号の周波数における略１／４波長の長さかそれ以下であることを特徴とする光半導体装置。
【請求項２】
一対の電極を有する光半導体素子と、
前記光半導体素子の夫々の電極に、夫々一端が接続されるインピーダンス整合用の第１、第２の抵抗と、
差動線路を構成する第１、第２の導体線路を有し、当該夫々の導体線路の一端が前記第１、第２の抵抗の他端と夫々接続された分布定数線路と、
前記分布定数線路の第１、第２の導体線路における他端に、夫々一端が接続された第１、第２の信号端子とを備え、
前記光半導体素子のインピーダンスと前記第１および第２の抵抗のインピーダンスとの和が、前記分布定数線路の特性インピーダンス未満であって、かつ前記分布定数線路における差動線路の夫々の電気長が伝送する信号の周波数における１／４波長の長さかそれ以下であることを特徴とする光半導体装置。
【請求項３】
一対の電極を有する光半導体素子と、
前記光半導体素子の電極と一端が直列接続されるインピーダンス整合用の抵抗と、
前記抵抗の他端と一端が接続される分布定数線路と、
前記分布定数線路の他端と一端が接続される信号端子と、
前記信号端子と一端が接続される信号源とを備え、
前記光半導体素子のインピーダンスと前記抵抗のインピーダンスの和が、前記信号源の出力インピーダンス未満であって、かつ前記分布定数線路の電気長が伝送する信号の周波数における略１／４波長の長さかそれ以下であることを特徴とする光半導体装置。
【請求項４】
一対の電極を有する光半導体素子と、
前記光半導体素子の夫々の電極に、夫々一端が接続されるインピーダンス整合用の第１、第２の抵抗と、
差動線路を構成する第１、第２の導体線路を有し、当該夫々の導体線路の一端が前記第１、第２の抵抗の他端と夫々接続された分布定数線路と、
前記分布定数線路の第１、第２の導体線路における他端に、夫々一端が接続された第１、第２の信号端子と、
前記第１、第２の信号端子と夫々一端が接続される第１、第２の出力を有する信号源とを備え、
前記光半導体素子のインピーダンスと前記第１および第２の抵抗のインピーダンスとの和が、前記信号源の第１の出力インピーダンスと第２の出力インピーダンスの和未満であって、かつ前記分布定数線路における差動線路の夫々の電気長が伝送する信号の周波数における１／４波長の長さかそれ以下であることを特徴とする光半導体装置。
【請求項５】
接地された導電体、および当該導電体に収容された誘電体を有し、当該誘電体の内部を、前記信号端子の一部が貫通するフィードスル−を備えたことを特徴とする請求項１から請求項４のいずれかに記載の光半導体装置。
【請求項６】
光半導体素子の電極に接続されたバイアス供給回路を備えたことを特徴とする請求項１から請求項４のいずれかに記載の光半導体装置。
【請求項７】
抵抗のインピーダンスが、１０Ω〜５０Ωの範囲であることを特徴とする請求項１または請求項３に記載の光半導体装置。
【請求項８】
第１、第２の抵抗のインピーダンスが、夫々１０Ω〜５０Ωの範囲であることを特徴とする請求項２または請求項４に記載の光半導体装置。
【請求項９】
分布定数線路の特性インピーダンスが、２０Ω〜１００Ωの範囲であることを特徴とする請求項８に記載の光半導体装置。
【請求項１０】
信号源の出力インピーダンスが、１０Ω〜５０Ωの範囲であることを特徴とする請求項７または請求項８に記載の光半導体装置。
【請求項１１】
信号端子の他端が半田接合された基板を備え、
前記信号端子は、フィードスルーと当該信号端子の他端との間に屈曲部が形成されたことを特徴とする請求項５に記載の光半導体装置。
【請求項１２】
分布定数線路の電気長が、３ｍｍ〜１２ｍｍの範囲であることを特徴とする請求項１〜７のいずれかに記載の光半導体装置。
【請求項１３】
分布定数線路は、マイクロストリップ線路、コプレーナ線路、グランデッドコプレーナ線路、マイクロストリップ差動線路、コプレーナ差動線路、またはグランデッドコプレーナ差動線路で構成されることを特徴とする請求項１〜１０のいずれかに記載の光半導体装置。
【請求項１４】
信号端子は、導電体に収容された硼珪酸ガラス、またはソーダバリウムガラスから成る誘電体を貫通し、当該信号端子は一対のグランド端子に挟まれて配置されたことを特徴とする請求項１〜６のいずれかに記載の光半導体装置。
【請求項１５】
第１、第２の信号端子は、導電体に収容された硼珪酸ガラス、またはソーダバリウムガラスから成る楕円、長円、または繭形の誘電体を貫通して互いに平行に配置され、当該信号端子は一対のグランド端子に挟まれて配置されたことを特徴とする請求項１〜６のいずれかに記載の光半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、光半導体素子と、当該光半導体素子との間で電気信号を伝送する信号端子を有し、Ｇｂ／ｓ（ギガビット／秒）以上の速度で光信号の伝送が可能な光半導体装置に関するものである。
【０００２】
【従来の技術】
従来の光半導体装置として、ホトダイオード（光半導体素子）と、プリアンプＩＣと、ピン形状の信号端子（信号ピン）と、信号端子の貫通するフィードスルーを備えたパッケージと、グランド強化のため前記信号端子を挟むように配設された一対のグランド端子を備えたものが開示されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平１１−２３１１７３号公報（第２−５頁、図２、図４、図５）
【０００４】
特許文献１には、フィードスルー部のみの特性としては最適な設計を実施すれば２０ＧＨｚまで反射波を低減できることが開示され、また、信号端子とプリアンプＩＣとを接続する僅か０．５ｍｍのボンディングワイアで帯域が１７ＧＨｚになることが開示されている。また、その光半導体装置に突設された信号端子を、電子回路（ＩＣ）の搭載された基板（回路基板）の導体パターンに接合する際、信号端子と導体パターンの接合面との間に空隙を設けることなく実装する例が示されている。
【０００５】
光半導体装置の信号端子を基板に固定する場合、光半導体装置と回路基板の熱膨張係数の違いからストレスが発生する。このストレスを緩和して、半田部の破損を防止するために、一般には信号端子に屈曲構造を設けるなどの工夫が必要である（例えば、特許文献２参照）。この方法は、比較的に信号線路の特性インピーダンス変化を小さく出来るので、高周波用途でも使用される。
【０００６】
【特許文献２】
実開平５−２９１５６号公報（第６頁、図１）
【０００７】
しかし、このような屈曲構造を設けた場合、光半導体装置における信号端子の屈曲部分と回路基板との間に空隙が発生し、結果として特性インピーダンスの差異を生じてしまう。このため、信号端子では一定量の反射波が発生する。
【０００８】
別の光半導体装置と回路基板としては、光半導体装置の信号端子と回路基板上の導体パッドとを細いボンディングワイアで接続する例がある（例えば、特許文献３参照）。
【０００９】
しかし、特性インピーダンス変化が大きく、また、信号端子がスタブのように振る舞うなど、高周波帯では反射特性の劣化があるため、比較的に低い周波数の信号伝送用に限られて使用されている。
【００１０】
【特許文献３】
特開平６−３４３０５８号公報（第３−６頁、図２３）
【００１１】
一方、従来の光半導体装置において、光半導体素子（この例では半導体レーザダイオード）付近で生じる電気的な反射波が、光半導体素子の駆動電流波形を劣化させ、結果として光出力波形を劣化することが知られている。このため、光半導体素子と並列に抵抗を入れる方法や、光半導体素子と並列に抵抗と容量の直列回路を入れる方法が開示されている（例えば、特許文献４参照）。
【００１２】
【特許文献４】
特開平９−２００１５０号公報（第２−５頁、図２）
【００１３】
また、信号端子と光半導体素子との接続にマイクロストリップ線路などの分布定数線路を利用する構造が用いられているが、例えば信号端子で発生する反射波や、光半導体素子で発生する反射波の与える影響についてまでは言及されていない（例えば、特許文献５参照）。
【００１４】
【特許文献５】
特開平１−１９２１８８号公報（第２−３頁、図１）
【００１５】
また、アナログ通信の用途では、限られた複数の周波数帯のみで光半導体素子への電力伝達効率を上げれば良い。従来の光半導体装置として、半導体レーザダイオードと接続された１０Ω以下の直列抵抗と、信号端子と、その間に配設されたマイクロストリップ線路とワイアボンドとを含むインピーダンス整合回路とを備えることが開示されている（例えば、特許文献６、並びに特許文献７参照）。しかし、インピーダンス整合回路として、インダクタンス素子や容量素子を組合せたものの開示があるのみで、デジタル通信に利用できるような広帯域のインピーダンス整合を与えるものではなかった。
【００１６】
【特許文献６】
特開平９−３０７１６９号公報（第２−５頁、図１０）
【００１７】
【特許文献７】
特開平１０−７５００３号公報（第２−６頁、図１）
【００１８】
【発明が解決しようとする課題】
従来技術に示すように、光半導体装置に突設された信号端子を回路基板の導体パターンと接合する際、信号端子と導体パターンの接合部周辺に屈曲構造を設けずに、信号端子における導体パターンとの非接触部分（信号端子の空走部分）の長さを短くすることにより、光半導体装置と回路基板との電気的な反射が生じにくくなる。しかし、このような構造では、光半導体装置と回路基板との間の接合部に機械的、または熱的なストレスが発生する。また、信号端子の空走部分の長さが短くなるように、信号端子の突出面を回路基板に近接配置して半田接合することによって、信号端子の接合時の組立精度が厳しくなり製造コストが高くなる。
【００１９】
一方、光半導体装置と回路基板を電気的に接続する信号端子の接合部において、機械的、または熱的なストレスを低減して信頼性の高い接合を得るためには、信号端子に屈曲構造を設ける必要がある。しかし、信号端子に屈曲構造を設けることによって、光半導体装置の信号端子と回路基板の導体パターン面との間に空隙が生じ、信号端子の空走部分の長さがより長くなって、信号端子付近からの反射が発生するという課題があった。
【００２０】
また、デジタル通信の分野では、広帯域に渡って光半導体素子と回路基板上の電子回路（集積回路）との電力伝達効率を上げる必要がある。しかし、インピーダンス整合を広帯域に渡って完全に行うことはできないため、結果として光半導体素子付近からの反射が発生するという課題があった。アナログ通信用途では、複雑なインピーダンス整合を行なう技術もあるが、広帯域の通過特性や反射特性が求められるデジタル通信には利用できない。
【００２１】
この発明は、上記に鑑みてなされたものであり、光半導体素子と、光半導体素子の信号端子に接続される回路基板との電力伝達効率が良く、広帯域に渡って光半導体素子と信号端子との反射が少なく、かつ、低コストな光半導体装置を得ることを目的とする。
【００２２】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかる光半導体装置は、一対の電極を有する光半導体素子と、
前記光半導体素子の電極と一端が直列接続されるインピーダンス整合用の抵抗と、
前記抵抗の他端と一端が接続される分布定数線路と、
前記分布定数線路の他端と一端が接続される信号端子とを備え、
前記光半導体素子のインピーダンスと前記抵抗のインピーダンスの和が、前記分布定数線路の特性インピーダンス、または信号源の出力インピーダンス未満であって、かつ前記信号端子から前記抵抗までの分布定数線路の電気長が伝送する信号の周波数における略１／４波長の長さかそれ以下としたものである。
【００２３】
また、この発明による係る光半導体装置は、
一対の電極を有する光半導体素子と、
前記光半導体素子の夫々の電極に、夫々一端が接続されるインピーダンス整合用の第１、第２の抵抗と、
差動線路を構成する第１、第２の導体線路を有し、当該夫々の導体線路の一端が前記第１、第２の抵抗の他端と夫々接続された分布定数線路と、
前記分布定数線路の第１、第２の導体線路における他端に、夫々一端が接続された第１、第２の信号端子とを備え、
前記光半導体素子のインピーダンスと前記第１および第２の抵抗のインピーダンスとの和が、前記第１および第２の導体線路からなる差動線路の特性インピーダンス未満、または差動出力を有する信号源のそれぞれの出力インピーダンスの和未満であって、かつ前記分布定数線路における差動線路の夫々の電気長が伝送する信号の周波数における１／４波長の長さかそれ以下としたものである。
【００２４】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる光半導体装置の好適な実施の形態を詳細に説明する。
この実施の形態の光半導体装置は、信号入力もしくは出力端子付近で発生する反射波と、光半導体素子付近で発生する反射波とを、それを接続する分布定数線路の電気長と、光半導体素子付近の集中定数回路のインピーダンスとを適宜に設定することにより干渉させ、光半導体素子と信号入力もしくは出力端子との電力伝達効率が広帯域に渡ってよく、反射が少なく、かつ、低コストな光半導体装置を供する。
【００２５】
この実施の形態の光半導体装置は、例えば、ビル内に設置されたサーバ間の接続、異なるビルに設置されたサーバ間の接続などのローカルエリアネットワーク、またはデジタル通信網の幹線系に適用される。
【００２６】
実施の形態１．
図１〜図１２に従って、この発明の実施の形態１の光半導体集積回路について説明する。
この実施の形態１の光半導体集積回路には、安価なキャンパッケージ型のモジュール形態が採用され、パッケージ内には光半導体素子として半導体レーザダイオード（以下ＬＤという）が内蔵されている光半導体素子モジュールと、ＬＤを差動駆動する差動駆動回路が搭載されている集積回路用基板とを備えている。
【００２７】
図１は光半導体素子モジュールを構成する光半導体用パッケージ（以下キャンパッケージという）の外観構成を示すもので、図２はキャンパッケージ１およびレセプタクル２から構成される光半導体素子モジュール（以下、この実施の形態では主にＬＤを搭載した例を示すので、ＬＤモジュールと呼ぶ）３の外観構成を示すもので、図３（ａ）（ｂ）はＬＤモジュール３の水平（図２のｘ軸に平行な方向）断面図，垂直（図２のｙ軸に平行な方向）断面図を示すものである。
【００２８】
図１〜図３に示すように、キャンパッケージ１は、バイアス給電ピン、高周波信号ピンなどがマウントされる円板状のステム１０（導電体）と、複数のセラミック基板が搭載される台形柱状の台座１１（台座ブロック）と、ＬＤ４０から発生されたレーザ光を集光する集光レンズ１２と、台座１１などを外部から密閉するための円筒形のキャップ１３などを備えている。ステム１０は導電性のコバールやＣｕＷまたは軟鉄で成形される。
【００２９】
キャップ１３は、図３に示すように、プロジェクション溶接などによってステム１０に固定される第１キャップ部材１３ａと、この第１キャップ部材１３ａの先端側に外嵌されてＹＡＧ溶接などによって第１キャップ部材１３ａに固定される第２キャップ部材１３ｂとから成る２段円筒形状を成している。具体的には、第１キャップ部材１３ａは段付きの外筒を有し、太い径の外筒の先に細い径の外筒が設けられている。この細い径の外筒の外周に対して、第２キャップ部材１３ｂの一端側の内筒が嵌合し、貫通ＹＡＧ溶接によって第１キャップ部材１３ａと第２キャップ部材１３ｂが固定される。キャップ１３はこのような溶接加工によって比較的安価に製造することができる。
【００３０】
第１キャップ部材１３ａの先端側には、レンズ挿入用の孔１４が形成されており、この孔１４に集光レンズ１２が挿入される。集光レンズ１２は、ネジ、接着材などによって第１キャップ部材１３ａに固定される。第１キャップ部材１３ａの内部空間１５は、ガラス製のウィンドウ１６によって外部から画成されており、これにより台座１１が収納される内部空間１５を気密状態に保つようにしている。なお、集光レンズ１２をキャップ１３の孔１４に接着固定することによって、内部空間１５を気密状態に保つことが可能な場合は、ウィンドウ１６を省略してもよい。
【００３１】
第２キャップ部材１３ｂの集光レンズ１２に対向する部分（他端側）には、レーザ光を通過させるための孔１７が形成されている。この第２キャップ部材１３ｂを第１キャップ部材１３ａに対して摺動させ、レーザ光軸方向に位置決め調整し、第１キャップ部材１３ａにＹＡＧ溶接固定することで、集光レンズ１２とレセプタクル２内のダミーフェルール１８とのレーザ光軸方向の位置合わせを行う。
【００３２】
レセプタクル２は、光ファイバ２０が接続されたフェルール２１（図２参照）が挿入されるフェルール挿入孔１９を有している。フェルール挿入孔１９内のキャンパッケージ１側には、内部に光ファイバ１８ａが配設されているダミーフェルール１８が圧入され固定されている。レセプタクル２におけるダミーフェルール１８が固定される側の一端面は、ＹＡＧ溶接による突き合わせ溶接などによってキャンパッケージ１の第２キャップ部材１３ｂの他端側の端面に固定される。レセプタクル２を第２キャップ部材１３ｂに固定する際に、互いの接合面を当接させた状態でレーザ光軸方向に垂直な２つの方向に対する位置決め調整を行うことで、集光レンズ１２とレセプタクル２内のダミーフェルール１８とのレーザ光軸に直角な２つの方向に関する位置合わせを行う。
【００３３】
光ファイバ２０が接続されているフェルール２１は、フェルール２１がレセプタクル２のフェルール挿入孔１９に挿入されたとき、ダミーフェルール１８の方にフェルール２１を押圧し、かつフェルール２１をレセプタクル２にロック固定するための適宜の機構（図示せず）を有している。したがって、フェルール２１がレセプタクル２のフェルール挿入孔１９に挿入されると、ダミーフェルール１８の光ファイバ１８ａとフェルール２１内の光ファイバ２０の端面同士が当接し、これによりファイバ間が接続（光結合）される。
【００３４】
つぎに、キャンパッケージ１内の構成について説明する。キャンパッケージ１内の構成を説明する前に、キャンパッケージ１内の各構成要素の等価回路を図４を用いて説明する。
【００３５】
図４は、キャンパッケージ１内の各構成要素の回路構成、およびキャンパッケージ１内のＬＤ４０を差動駆動する差動駆動回路としてのＬＤ駆動回路１００の回路構成例を示すものである。ＬＤ駆動回路１００は、集積回路（ＩＣ）として集積されており、このＬＤ駆動回路１００は、図６に示すように、キャンパッケージ１と電気接続される集積回路用基板（外部基板）３００に搭載されている。また、外部基板３００には、マイクロストリップ差動線路として構成される差動線路基板７０（図５，図６参照）が設けられており、この差動線路基板７０を介してキャンパッケージ１とＬＤ駆動回路としてのＬＤ駆動回路１００が電気接続されている。なお、差動線路基板７０と集積回路基板３００は回路基板を構成し、この差動線路基板７０と集積回路基板３００を多層基板として一体化してもよい。また、差動線路基板７０は信号線路とグランドとの電界結合を強くしてグランデッドコプレーナ差動線路としても良い。
【００３６】
図４に示すように、ＬＤ駆動回路１００は、差動型の入力構成を有する入力バッファ１０２と、正相信号および逆相信号を出力する差動構成をなす一対のトランジスタ１０３，１０４と、バイアス定電流源としてのトランジスタ１０５と、インピーダンス整合をとるための抵抗１０６，１０７とを備えている。
【００３７】
入力バッファ１０２は、入力される正相信号と逆相信号の波形を整形し、整形した正相信号と逆相信号をトランジスタ１０３および１０４のベースに出力する。
【００３８】
差動構成をなす一対のトランジスタ１０３，１０４は、差動増幅器を構成する。トランジスタ１０３，１０４の夫々のコレクタ側は、抵抗１０６および１０７に接続されている。抵抗１０６，１０７の他方側は端子３１２，３１３に接続されている。トランジスタ１０３，１０４の夫々のエミッタは、定電流源であるトランジスタ１０５のコレクタに接続されている。トランジスタ１０３のベースは入力バッファ１０２の逆相信号出力端子に接続され、トランジスタ１０４のベースは入力バッファ１０２の正相信号出力端子に接続されている。すなわち、正相の入力されたトランジスタ１０４は正相信号Ｉ２を、逆相の入力されたトランジスタ１０３は逆相信号Ｉ１を、トランジスタ１０５にて決定される電流値に変換して出力する。トランジスタ１０５のエミッタ側が負電源Ｖｅｅ１に接続されている。
【００３９】
トランジスタ１０３，１０４のエミッタ側の出力端子３１０、３１１は、マイクロストリップ差動線路やグランデッドコプレナ差動線路や後述する高周波信号ピンなどで構成される分布定数回路３０、整合抵抗３１ａ，３１ｂを介してＬＤ４０の一対の電極（カソード、アノード）に接続されている。
【００４０】
キャンパッケージ１側は、分布定数回路３０と、２５Ω程度のインピーダンス整合用の抵抗３１ａ，３１ｂと、集光レンズ１２と、高周波インピーダンスが５Ω程度のＬＤ４０と、高周波インピーダンスが大きいインダクタンス素子としての空芯ソレノイド３３ａ，３３ｂと、空芯ソレノイド３３ａ，３３ｂに並列接続される共振防止抵抗３４ａ，３４ｂと、ＬＤ４０と空芯ソレノイド３３ａ，３３ｂとを接続するためのワイヤボンド３５ａ，３５ｂとを備えている。
【００４１】
ＬＤ４０のカソード側は、ワイヤボンド３５ａと、このワイヤボンド３５ａに直列に接続された空芯ソレノイド３３ａと、共振防止抵抗３４ａの並列回路を介してバイアス定電流源３６の一端に接続されている。バイアス定電流源３６の他端は負電源Ｖｅｅ２に接続されている。ＬＤ４０のアノード側は、ワイヤボンド３５ｂと、このワイヤボンド３５ｂに直列に接続された空芯ソレノイド３３ｂと、共振防止抵抗３４ｂの並列回路を介して接地されている。なお、空芯ソレノイド３３ａと３３ｂは、いずれも整合抵抗３１ａと３１ｂよりもＬＤ４０に近い側でＬＤ４０の一対の電極に電気的に接続されている。負電源Ｖｅｅ１と負電源Ｖｅｅ２は同じ電源としたほうが好ましいが、別の電源としてもよい。
【００４２】
このＬＤ４０の駆動構成によれば、ＬＤ４０のカソード、アノードにソレノイド３３ａ，３３ｂを介してバイアス電源（図４のバイアス給電ピン４４ａに接続されたバイアス定電流源３６、およびバイアス給電ピン４４ｂに接続された接地端子）に夫々接続し、かつ差動型の一対のトランジスタ１０３，１０４によってＬＤ４０のカソード、アノードに高周波の変調信号を差動で入力するようにしている。
【００４３】
すなわち、ＬＤ駆動回路１００のトランジスタ１０４がＯＦＦからＯＮ（トランジスタ１０３がＯＮからＯＦＦ）になると、ＬＤ４０に電流が流れ、ＬＤ４０からのレーザ光出力はＯＦＦからＯＮとなる。また、トランジスタ１０４がＯＮからＯＦＦ（トランジスタ１０３がＯＦＦからＯＮ）になると、ＬＤ４０に流れる電流が小さくなり、ＬＤ４０からのレーザ光出力はＯＮからＯＦＦとなる。
【００４４】
このように、ＬＤ駆動回路１００の差動トランジスタ１０３，１０４より出力された変調電気信号は、分布定数回路３０などを通じてＬＤ４０に伝送され、ＬＤ４０において変調電気信号が光変調信号に変換される。すなわち、ＬＤ駆動回路１００は信号源として機能する。ＬＤ４０から発生された光変調信号は、集光レンズ１２によって光ファイバ１８ａに集光され、光ファイバ１８ａを通じて出力される。
【００４５】
つぎに、図５〜図７を用いてキャンパッケージ１および外部基板３００の各構成要素について説明する。図５は、キャップ１３を外した状態におけるキャンパッケージ１および外部基板３００の一部を示す斜視図であり、図６はその平面図である。また、図７は、ステムとピンと台座の配置関係などを示すための図であり、マイクロストリップ差動線路基板４７、ＬＤチップキャリア４８、セラミック基板４９、受光素子５０などの構成品は省略している。
【００４６】
図５〜図７などに示すように、キャンパッケージ１は、複数のピンがマウントされた円板状のステム１０と、Ａｇロウ付けなどによってステム１０の内壁面に垂直に固定される台形柱状の台座１１とから構成される。ステム１０は、各ピンが貫通するための各貫通孔（後述する）が設けられ、これら各貫通孔にはピンを固定する誘電体（後述する）が収容されている。ステム１０は、板金加工によって貫通孔を簡単に形成することができるため、比較的安価に製造できる。
【００４７】
グランドを構成するステム１０には、ＬＤ駆動回路１００からの差動の変調電気信号（以下差動高周波信号ともいう）が伝送される一対の高周波信号ピン４１ａ，４１ｂ（高周波用の信号端子）と、これら高周波信号ピン４１ａ，４１ｂの両側に、高周波信号ピン４１ａ，４１ｂを挟むように配される２本のグランドピン４２ａ，４２ｂ（グランド端子）が固定されている。また、ステム１０には、モニタ用の受光素子（例えばフォトダイオード、以下ＰＤという）５０の信号伝送のための１本のモニタ信号ピン４３と、ＬＤ４０に対して外部の直流バイアス電流源からバイアス電流を供給する一対のバイアス給電ピン４４ａ，４４ｂが固定されている。ステム１０には、モニタ用のＰＤ５０を搭載するためのＰＤ用チップキャリア４５とがマウントされている。例えば、高周波信号ピン４１ａから図４に示す正相の電流信号Ｉ２が引き抜かれるとともに、高周波信号ピン４１ｂに対して図４に示す電流信号Ｉ２と逆相の電流信号Ｉ１が与えられる。
【００４８】
これらの信号ピンのうち、高周波信号ピン４１ａ，４１ｂは、気密を保ったままステム１０を介して電気信号を通過させるフィードスルー（フィードスルー部１０ｃ）を構成している。これら各高周波信号ピン４１ａ，４１ｂは、硼珪酸ガラスやソーダバリウムガラスなどの材料で構成される誘電体７７に形成されている貫通孔８０ａ、８０ｂを夫々貫通して挿入され、ステム１０に対し気密封止状態で固定されている。誘電体７７はステム１０に設けられた楕円、長円、または繭形の形状をした貫通孔７４に気密封止状態で収容される。例えば、誘電体７７はガラスビーズを溶融固化することによってステム１０に固定されるとともに、各高周波信号ピン４１ａ，４１ｂを固定する。グランドピン４２ａ，４２ｂは、グランドを構成するステム１０の外壁面に圧着および溶接によって固着されている。高周波信号ピン４１ａ，４１ｂ、およびグランドピン４２ａ，４２ｂは、互いに平行になるように配置されている。ガラス製の誘電体７８はステム１０の貫通孔７５に収容されて気密封止状態で固定され、モニタ信号ピン４３は誘電体７８を貫通して気密封止状態で固定される。同様に、ガラス製の誘電体７９ａはステム１０の貫通孔７６ａに収容されて気密封止状態で固定され、バイアス給電ピン４４ａは誘電体７９ａを貫通して気密封止状態で固定される。ガラス製の誘電体７９ｂはステム１０の貫通孔７６ｂに収容されて気密封止状態で固定され、バイアス給電ピン４４ｂは誘電体７９ｂを貫通して気密封止状態で固定される。かくして、高周波信号ピン４１ａ，４１ｂ、グランドピン４２ａ，４２ｂ、モニタ信号ピン４３、およびバイアス給電ピン４４ａ、４４ｂは、ステム１０の突出面１０ｚから、キャンパッケージ１の外部に突出して固定される。このピンの固定構造は、比較的安価に製造することができる。ＰＤ用チップキャリア４５上にマウントされたＰＤ５０は、ＬＤ４０から後方に出射されるモニタ光をモニタするためのものである。
【００４９】
ステム１０に対し台座１１がほぼ垂直に配設されている。台座１１の上面には、マイクロストリップ差動線路基板４６，４７と、ＬＤ用チップキャリア４８と、バイアス回路用基板４９とが搭載されている。台座１１とステム１０とは表面全体に導電性のメッキが施されている。マイクロストリップ差動線路基板４６，４７やＬＤ用チップキャリア４８の裏面に形成され接地導体層となる平面導体板（以下ベタグランドと呼ぶ）が、台座１１の上面に半田接合され電気的に接続されている。また、台座１１は、ＬＤ４０等から発生する熱の放熱経路になっている。
【００５０】
マイクロストリップ差動線路基板４６は、セラミック基板５１と、セラミック基板５１の上面に形成された一対のストリップ差動信号線５２ａ，５２ｂと、セラミック基板５１の裏面に形成されたベタグランド（図示せず）で構成されている。ストリップ差動信号線５２ａ，５２ｂの一端側には、ステム１０から突出された高周波信号ピン４１ａ，４１ｂと接触させて半田付けするためのパッド５３ａ，５３ｂが形成されている。ストリップ差動信号線５２ａ，５２ｂの途中には、互いの信号線に接近するように突出された特性インピーダンスが他の線路部分より低いスタブ５４ａ，５４ｂが形成されている。このスタブ５４ａ、５４ｂは、よりインピーダンス整合がとれるように配設したもので、必ずしも設けなくても良い。ストリップ差動信号線５２ａ，５２ｂは、高周波信号ピン４１ａ，４１ｂとのインピーダンス整合のために、ステム１０に近い入力側の部分５２ｄ（図６）では、特性インピーダンスが高くなるよう信号線間隔が大きく設定されている。また、ストリップ差動信号線５２ａ，５２ｂは、信号線間隔が徐々に接近する部分と、間隔が接近して平行に配置される出力側部分とを有している。ステム１０にマウントされる高周波信号ピン４１ａ，４１ｂの端部は、図７に示すように、マイクロストリップ差動線路基板４６のパッド５３ａ，５３ｂにロウ付けまたは半田付けによって接続固定されている。ストリップ差動信号線５２ａ，５２ｂ、およびストリップ差動信号線５６ａ，５６ｂは、夫々モジュール内部（キャンパッケージ１内部）の分布定数線路３０の第１、第２の導体線路を構成する。
【００５１】
マイクロストリップ差動線路基板４７は、セラミック基板５５と、セラミック基板５５の上面に形成された一対のストリップ差動信号線５６ａ，５６ｂと、セラミック基板５５の裏面に形成されたベタグランド（図示せず）で構成されている。ストリップ差動信号線５６ａ，５６ｂは、信号線方向を略９０度折り曲げるためのコーナーカーブ部を有している。ストリップ差動信号線５６ａ，５６ｂの途中には、インピーダンス整合用の抵抗３１ａ，３１ｂ（図４参照）がそれぞれ形成されている。ストリップ差動信号線５２ａ，５２ｂと、ストリップ差動信号線５６ａ，５６ｂとは、ワイヤボンド５７ａ，５７ｂによってそれぞれ接続されている。
【００５２】
ＬＤ用チップキャリア４８は、セラミック基板５８と、セラミック基板５８の上面に形成された一対のストリップ差動信号線５９ａ，５９ｂと、セラミック基板５８の裏面に形成されたベタグランド（図示せず）で構成されるマイクロストリップ差動線路を有し、一方のストリップ差動信号線５９ｂ上にＬＤ４０の一方の電極であるアノードが直接当接するように、ＬＤ４０が搭載されている。ＬＤ４０の他方の電極としてのカソードは、ワイヤボンド６０によって他方のストリップ差動信号線５９ａに接続されている。ストリップ差動信号線５６ａ，５６ｂと、ストリップ差動信号線５９ａ，５９ｂとは、ワイヤボンド６１ａ，６１ｂによってそれぞれ接続されている。セラミック基板５８は、熱伝導性の良い窒化アルミ（ＡｌＮ）や炭化シリコン（ＳｉＣ）などの材料から構成されている。ＬＤ４０としては、１０Ｇｂ／ｓの変調が可能な、例えば分布帰還型のレーザダイオード素子が用いられている。
【００５３】
バイアス回路用（セラミック）基板４９上には、２本の配線パターン６２ａ，６２ｂと一対のインダクタンス回路（ソレノイド及び共振防止抵抗の並列回路）が形成されている。一方の配線パターン６２ａには、空芯ソレノイド３３ａおよび空芯ソレノイド３３ｂの線間容量とインダクタンスとの共振を防止する共振防止抵抗３４ａが電気的に並列接続されるように配置され、他方の配線パターン６２ｂには、同様に、空芯ソレノイド３３ｂおよび共振防止抵抗３４ｂとが電気的に並列接続されるように配置されている。空芯ソレノイド３３ａおよび空芯ソレノイド３３ｂは互いの磁界が干渉しないように、各ソレノイド３３ａ，３３ｂの中心軸（の延長線）が交差するように、好ましくは直交するように、離間配置されている。２本の配線パターン６２ａ，６２ｂの一方の各端部は、ＬＤ用チップキャリア４８のストリップ差動信号線５９ａ，５９ｂとワイヤボンド３５ａ，３５ｂを介して接続されており、配線パターン６２ａ，６２ｂの他方の端部は、ワイヤボンド６３ａ，６３ｂを介してステム１０に設けられるバイアス給電ピン４４ａ，４４ｂに接続される。
【００５４】
つぎに、外部基板３００側の構成について説明する。外部基板３００には、前述したように、ＬＤ４０を差動駆動するＬＤ駆動回路を含むＬＤ駆動回路１００と、このＬＤ駆動回路１００とステム１０に設けられた一対の高周波信号ピン４１ａ，４１ｂおよび一対のグランドピン４２ａ，４２ｂとを接続するマイクロストリップ差動線路基板７０とが設けられている。
【００５５】
マイクロストリップ差動線路基板７０は、ガラスエポキシ基板７３の上面に形成された一対のストリップ差動信号線７１ａ，７１ｂと、この一対のストリップ差動信号線７１ａ，７１ｂを挟むようにストリップ差動信号線７１ａ，７１ｂの外側に配置されるグランド７２ａ，７２ｂと、ガラスエポキシ基板７３の裏面または中間層に配置されてグランド７２ａ，７２ｂに接続されるベタグランド（図示せず）とから構成されている。ストリップ差動信号線７１ａ，７１ｂの一端側には、ステム１０の突出面１０ｚから突出された高周波信号ピン４１ａ，４１ｂと接触させてロウ付けまたは半田付けするためのパッド３０１ａ，３０１ｂが形成されており、高周波信号ピン４１ａ，４１ｂの端部は、マイクロストリップ差動線路基板７０のパッド３０１ａ，３０１ｂにロウ付けまたは半田付けによって接続固定されている。ストリップ差動信号線７１ａ，７１ｂの途中には、互いの信号線から離間するように突出された特性インピーダンスが他の線路部分より低いスタブ３０２ａ，３０２ｂが形成されている。また、パッド３０１ａ，３０１ｂとスタブ３０２ａ，３０２ｂとの間には、半田レジストや半田の濡れ性の悪い金属を表面層とした半田流れ止め部１０００ａ，１０００ｂを設けて、半田流れ止め部１０００ａ，１０００ｂとスタブ３０２ａ，３０２ｂとの間に半田が流れることを防止している。
【００５６】
パッド３０１ａ，３０１ｂからスタブ３０２ａ，３０２ｂに向かって、ストリップ差動信号線７１ａ，７１ｂの間隔が狭くなっている。すなわち、ストリップ差動信号線７１ａ，７１ｂは、スタブ３０２ａ，３０２ｂより集積回路１００側に位置する部分３０４では、スタブ３０２ａ，３０２ｂよりステム１０側に位置する部分３０５よりも特性インピーダンスが低くなるよう信号線間隔を小さく設定されており、このようなスタブ３０２ａ，３０２ｂの配置および信号線間隔の調整によって、高周波信号ピン４１ａ，４１ｂなどから反射が発生しないように、各部分の特性インピーダンスを変化させている。
【００５７】
マイクロストリップ差動線路基板７０のグランド７２ａ，７２ｂは、ステム１０に設けられたグランドピン４２ａ，４２ｂに接続固定されている。なお、マイクロストリップ差動線路基板４６、マイクロストリップ差動線路基板４７、およびマイクロストリップ差動線路基板７０における、それら基板上のストリップ差動信号線（７１ａ、７１ｂ、５２ａ、５２ｂ、５６ａ、５６ｂ）と、高周波信号ピン４１（４１ａ、４１ｂ）とは、分布定数線路３０を構成している。また、マイクロストリップ差動線路基板７０のグランド７２ａ，７２ｂは、ステム１０に設けられたグランドピン４２ａ，４２ｂに接続固定されている。なお、マイクロストリップ差動線路基板４６およびマイクロストリップ差動線路基板４７における、それら基板上のストリップ差動信号線（５２ａ、５２ｂ、５６ａ、５６ｂ）は、モジュール内部（キャンパッケージ１内部）の分布定数線路３０ｂを構成している。
【００５８】
図６に示すように、ＬＤ駆動回路１００内のトランジスタ１０３（図４参照）のコレクタに接続される正相信号Ｉ２の出力端子３１０は、ワイヤボンド３２０を介して一方のストリップ差動信号線７１ａに接続されている。ＬＤ駆動回路１００内のトランジスタ１０４（図４参照）のコレクタに接続される逆相信号Ｉ１の出力端子３１１は、ワイヤボンド３２１を介して一方のストリップ差動信号線７１ｂに接続されている。ＬＤ駆動回路１００内の抵抗１０６が接続される端子３１２はワイヤボンド３２２を介してグランド７２ｂに接続され、ＬＤ駆動回路１００内の抵抗１０７が接続される端子３１３はワイヤボンド３２３を介してグランド７２ａに接続されている。なお、オープンコレクタ型のＬＤ駆動回路の場合は、駆動能力を上げるためにコレクタ側に正電圧をかける場合がある。この場合は、端子３１２，３１３がワイヤボンド３２２，３２３を介して図示しないコンデンサの一方の電極に接続され、コンデンサの他方の電極はグランド７２ｂ，７２ａ上に半田付けされる。また、端子３１２，３１３は正電極Ｖｃｃ（図示せず）に接続される。
【００５９】
このように、図４に示したＬＤ駆動回路１００の差動トランジスタ１０３，１０４から出力される差動高周波信号は、図５および図６に示すように、マイクロストリップ差動線路基板７０を介してキャンパッケージ１に入力される。
【００６０】
一般にＬＤ駆動回路１００は、夫々の出力端子３１０、３１１がＬＤ駆動回路１００の有する特性インピーダンスに対してインピーダンス整合するよう設計されている場合が多い。したがって、ＬＤ駆動回路１００を差動形式で動作させて、その出力端子３１０、３１１を差動線路に接続する場合は、例えば接続される差動線路７１ａ、７１ｂの特性インピーダンスを１００Ωで設計することが望ましい。
【００６１】
しかし、ステム１０のフィードスルー部１０ｃにおける高周波信号ピン４１ａ、４１ｂ間の特性インピーダンスを仮に１００Ωとした場合、高周波信号ピン４１ａ、４１ｂの間隔が差動線路７１ａ、７１ｂの間隔よりも大きく広がり、高周波信号ピン４１ａ、４１ｂを内包するフィードスルー部１０ｃの誘電体７７の外形もそれに応じて大きくなる。このため、誘電体７７を収容するステム１０の外径が拡大し、光半導体装置の小型化を妨げることになる。また、誘電体７７が大きくなることにより、誘電体７７の気密封止の作業効率が低下する等の不都合が生じる。このため、例えば高周波信号ピン４１ａ、４１ｂ間の特性インピーダンスを６０Ω程度にするなど、この特性インピーダンスをＬＤ駆動回路１００の出力端子３１０、３１１の特性インピーダンスよりも下げることによって、誘電体７７およびステム１０の小型化を図っている。
【００６２】
一方、高周波信号ピン４１ａ、４１ｂの相互の間隔や夫々のピン直径が、ステム１０とマイクロストリップ差動線路基板７０の間に形成される空間に配置される部分と、フィードスルー内に配置される部分とで同じ大きさとなる場合には、高周波信号ピン４１ａ、４１ｂの特性インピーダンスが略１４０Ω程度になることが多い。かくして、マイクロストリップ差動線路基板７０にスタブ３０２ａ、３０２ｂを設けて、ＬＤ駆動回路１００側から見れば特性インピーダンスが１００Ωに近くなるようにインピーダンス整合を取ることによって、フィードスルー部分からの反射波の発生を極力抑えている。
【００６３】
しかるに、ステム１０に固着された高周波信号ピン４１ａ、４１ｂとマイクロストリップ差動線路基板７０との半田接合において、接合後の機械的、または熱的なストレスを緩和するには、高周波信号ピン４１ａ、４１ｂに上述の特許文献２に示される態様の屈曲構造を設けて、高周波信号ピン４１ａ、４１ｂとマイクロストリップ差動線路基板７０の接合面との間で、マイクロストリップ差動線路基板７０の板厚方向にある程度の空間２０１を設ける必要がある。ここでは、図７に示すように、高周波信号ピン４１ａ、４１ｂにおけるステム１０側とマイクロストリップ差動線路基板７０側との間の２箇所で、互いに逆方向に折れ曲がって屈曲構造を形成するように屈曲部２００が設けられる。屈曲部２００は、高周波信号ピン４１ａ、４１ｂにおけるステム側の軸線方向とマイクロストリップ差動線路基板７０側の軸線方向とが概ね平行となるように二度折れ曲がっている。屈曲部２００は組立時の寸法公差によってその位置がばらつくため、高周波信号ピン４１ａ、４１ｂとマイクロストリップ差動線路基板７０との接合部の位置が、ステム１０の突出面１０ｚに対して、高周波信号ピン４１ａ、４１ｂの軸線方向にばらつく。このため、高周波信号ピン４１ａ、４１ｂとマイクロストリップ差動線路基板７０の間に設けた空間２０１の長さが製造される個体毎に異なってばらついてしまう。また、屈曲部を曲げ加工するためには、屈曲部２００を形成している高周波信号ピン４１ａ、４１ｂの軸方向の長さＬとして、少なくともＬ＝１ｍｍ程度必要となる。このため、高周波信号ピン４１ａ、４１ｂの空走部分の長さは、マイクロストリップ差動線路基板７０の端面とステム１０の突出面１０ｚと間の空隙２０２を空走する部分に加えて、屈曲部２００によって形成される空間２０１を空走する部分だけ長くなり、これによってインピーダンスがより大きくなる。結果として、高周波信号ピン４１ａ、４１ｂとマイクロストリップ差動線路基板７０との完全なるインピーダンス整合を成すことは不可能となり、フィードスルー付近においてある程度の反射波が発生することになる。
【００６４】
また、キャンパッケージ１の内部（ステム１０の台座１１側）においても、高周波信号ピン４１ａ、４１ｂからマイクロストリップ差動線路４６を経由し、整合抵抗付きのマイクロストリップ差動線路４７を介して、ＬＤチップキャリア４８に搭載されるＬＤ４０に高周波電力を給電する。高周波信号ピン４１ａ、４１ｂとマイクロストリップ差動線路４７の間の信号伝送経路では、反射波を防止するために、適宜特性インピーダンスを変化させたり、スタブを設けたりする。要するに、ＬＤ駆動回路１００側から見れば分布定数線路３０の特性インピーダンスが１００Ωに近くなるように信号伝送線路に工夫を施すことで、不要な反射波の発生を抑えることが望ましい。
【００６５】
ここで、以後の説明を簡単にするため、ＬＤ４０と整合抵抗３１ａ、３１ｂ間を接続する信号伝送線路（ストリップ差動信号線５６ａ、５９ａ、および５６ｂ、５９ｂ上の、ＬＤ４０と整合抵抗３１ａ、３１ｂ間の部分）の電気長を短くし、給電される高周波の位相がずれないように、半導体レーザダイオード４０と整合抵抗３１ａ、３１ｂとを近接して配置する。これによって結果的に、ＬＤ４０と整合抵抗３１ａ、３１ｂを集中定数回路としてみなせるように配置している。
【００６６】
例えば、ＬＤ４０のインピーダンスが１０Ωである場合、一般的には整合抵抗３１ａ、３１ｂの抵抗成分を夫々４５Ωとすれば、分布定数線路３０とのインピーダンス整合が最適になり、少なくとも低周波における反射波が小さくなることが予見される。しかしこの場合、整合抵抗３１ａ、３１ｂの抵抗成分が大きくなることによって、ＬＤ駆動回路１００から見た負荷インピーダンスが大きくなり、ＬＤ４０に対する高周波信号の電力伝達効率は小さくなってしまうという欠点がある。このため、反射量と電力伝達効率（またはＬＤ駆動回路の駆動能力）の兼ね合いを考慮して、整合抵抗３１ａ、３１ｂの抵抗成分を最適化する必要がある。
【００６７】
この最適化の一例として、伝送レート１０Ｇｂ／ｓのＮＲＺ（Ｎｏｎ  ｒｅｔｕｒｎ  ｔｏ  ｚｅｒｏ）方式であって、ＬＤ駆動回路１００側から見た光半導体装置の反射量を、電力スペクトラム密度の大きい５ＧＨｚまでの反射量が１３ｄＢ以下、１０ＧＨｚまでの反射量が７ｄＢ以下とすることを目標として、整合抵抗３１ａ、３１ｂの抵抗値とモジュール内部の分布定数線路３０ｂ（ストリップ差動信号線５２ａ、５２ｂ、およびストリップ差動信号線５６ａ、５６ｂ）の電気長を種々に変化させた際に、効果的な電気特性を得られた事例について、図８〜１２を用いて以下に説明する。
【００６８】
図８はこの実施の形態による光半導体装置の高周波特性を調べるための、簡単化したシミュレーションモデルである。
図において、ＬＤ駆動回路１００の出力インピーダンスは夫々５０Ωであり、ステム１０のフィードスルー部１０ｃの等価回路を容量０．１ｐＦとし、モジュール内部（キャンパッケージ１内部）の分布定数線路３０ｂを伝送信号の周波数５ＧＨｚで略１／５波長に相当する線路長４ｍｍの一般的なアルミナ基板のマイクロストリップ差動線路とし、整合抵抗３１ａ、３１ｂを３０Ω、ＬＤ４０の微分抵抗を１０Ωとした高周波特性のシミュレーションモデルである。
なお、分布定数線路３０ｂの線路長が短いのは簡単化したフィードスルー部の反射波の位相遅延を考慮しているためである。
【００６９】
図９は、モジュール内部の分布定数線路３０ｂの長さを線路長４ｍｍに固定して、整合抵抗値を２０Ωから８０Ωまで１０Ω毎に変化させた際の、ＬＤ駆動回路１００側から見た反射量の周波数特性を示すものである。ここでは、分布定数線路３０ｂの差動の特性インピーダンスが１００Ω、ＬＤ４０の微分抵抗を１０Ωとしている。
【００７０】
図に示すように、整合抵抗３１ａ、３１ｂの抵抗値が４５Ω超過の時は位相０度で反射され、抵抗値が４５Ω未満の時は位相１８０度で反射されるため、抵抗値４５Ωを境にして反射量の周波数依存性の傾向が変化することが分る。また、図より抵抗値４５Ω未満の性能を見ると、抵抗値が高いほど反射量は低くなることが分る。一方、ＬＤ４０への高周波信号の電力伝達効率を考えると、抵抗値は低い方が良く、図より抵抗値２０Ωでは低周波の反射量が低くなり過ぎていることが分る。
【００７１】
そこで、図１０に整合抵抗３１ａ、３１ｂの抵抗値として夫々３０Ωを選択して、分布定数線路３０ｂの線路長を変化させた場合の反射量の変化を示す。図より、分布定数線路３０ｂの線路長を１ｍｍと短くすれば２０ＧＨｚの広帯域に渡って反射量を１３ｄＢ以下に出来ることが分る。
ここで、フィードスルー部１０Ｌからの反射波および通過波に位相遅延がなければ、分布定数線路３０ｂの電気長が略１３ＧＨｚに対応する１／４波長に相当する。しかし、実際には、フィードスルー、およびその前後の分布定数線路３０での位相遅延を考慮する必要があることから、モジュール内部の分布定数線路３０ｂの電気長は、使用する周波数の１／４波長か、それ以下の波長に対応する長さとなる。
なお、この例では、分布定数線路３０ｂとして、比誘電率がほぼ１０のアルミナ基板で計算しているので、線路長１ｍｍは、電気長が３ｍｍの場合に相当する。
【００７２】
しかし、例えば電力スペクトラムが５ＧＨｚ以下に集中している伝送レート１０Ｇｂ／ｓのデジタル通信では、５ＧＨｚ以下の反射量をより改善する方が好ましい場合もある。例えば、分布定数線路３０ｂの線路長を３ｍｍとすれば、１０ＧＨｚまで反射量を１３ｄＢ以下に出来ると共に、６ＧＨｚでの反射量を特に改善して半導体レーザダイオード４０への電力伝達効率を改善することが出来、格別の効果を奏することとなる。
【００７３】
さらには、ＬＤ駆動回路１００が負荷インピーダンスの影響を受け難いものである場合には、分布定数線路の特性インピーダンスと整合抵抗３１ａ、３１ｂの抵抗値を下げることによって、光波形を改善することが可能である。図１１は、分布定数線路３０ｂの特性インピーダンスを３０Ωとし、その線路の線路長を例えば４ｍｍとして、整合抵抗の抵抗値を変化させた場合の反射量の変化を示す図である。図１２に示すように、低周波における反射量が例えば略１０ｄＢとなるように整合抵抗３１ａ、３１ｂの抵抗値を夫々２０Ωとした場合、略６．５ＧＨｚに反射量の最小点が設定されて、ＬＤ４０に対する電力伝達の通過特性が６．５ＧＨｚで最大になるように工夫することができる。これによって、ＬＤ４０を駆動する電気波形を予め歪ませて光波形を改善することが可能となる。なお、ここではＬＤ駆動回路１００の出力端子３１０、および３１１の特性インピーダンスを、夫々５０Ωとしている。ここでは、分布定数線路３０ｂとして、比誘電率がほぼ１０のアルミナ基板で計算しているので、線路長４ｍｍは電気長が約１２ｍｍの場合に相当する。
【００７４】
このように、ＬＤ４０の抵抗成分と抵抗３１ａ、３１ｂの抵抗成分の和が、分布定数線路３０ｂの特性インピーダンス未満であって、かつ分布定数線路３０ｂの電気長が伝送する周波数の１／４波長の長さかそれ以下とすることによって、以下に説明するように、高周波信号ピンにおける反射量の改善を図ることができる。このような改善効果は、例えば、抵抗３１ａ、３１ｂのインピーダンスを１０〜５０Ωの範囲、分布定数線路３０ｂの特性インピーダンスを２０Ω〜１００Ωの範囲、ＬＤ駆動回路１００の出力インピーダンスを１０Ω〜５０Ωの範囲とし、分布定数線路の電気長を３ｍｍ〜１２ｍｍの範囲とした時に、より好適なものとなる。
【００７５】
図１２は実験用に製造した光半導体装置の高周波信号ピン４１ａ、４１ｂをネットワークアナライザに接続して、差動モードで実測した場合の反射量を示す図である。図において、高周波信号ピン４１ａ、４１ｂを外部のマイクロストリップ線路７０と接続し、高周波信号ピン４１ａ、４１ｂのステム１０の突出面１０ｚからの長さ（ピン長）を変化させて、フィードスルー付近からの反射波の強さを変化させながら測定したものである。
【００７６】
図に示すように、高周波信号ピン４１ａ、４１ｂのピン長が３ｍｍのときは、フィードスルー付近からの反射波とＬＤ４０付近からの反射波の強度が同じ程度になり、略８ＧＨｚ付近に反射量の低減が顕著に表れ、その前後ではフィードスルー付近からの反射波の強さに従って特性が変化している様子が見られる。ここでは、高周波信号ピン４１ａ、４１ｂで発生する反射波と、分布定数線路３０ｂを１往復して高周波信号ピン４１ａ、４１ｂに戻ってくるＬＤ４０（光半導体素子）付近の反射波とを、逆の位相にできるので、夫々の反射波が打ち消しあう周波数帯域で反射量の改善が図られている。
【００７７】
このような反射量の低減は、高周波信号ピン４１ａ、４１ｂのピン長が５ｍｍとなるまで（ピン長２ｍｍ〜５ｍｍの間で）維持されるので、高周波信号ピン４１ａ、４１ｂの空走部分の長さを長くしても、反射量を低減させることができる。このピン長は、実開平５−２９１５６号公報に記載されるようなストレス緩和構造のための屈曲構造を設けるに十分な長さである。したがって、光半導体装置の高周波信号ピン４１ａ、４１ｂを、マイクロストリップ差動線路基板７０へ容易に取り付けて半田接合することができるため、低コストな光半導体装置を得ることができる。また、光半導体装置の高周波信号ピン４１ａ、４１ｂとマイクロストリップ差動線路基板７０との、半田接合部に生じる機械的、または熱的なストレスを低減することが可能となって、半田接合部の信頼性が向上する。
【００７８】
以上説明したように、整合抵抗のインピーダンスが前記分布定数線路の特性インピーダンス以下であり、かつ、前記分布定数線路の電気長を伝送する信号の周波数の略１／４波長かそれ以下の長さとすることによって、光半導体素子と信号端子との間の高周波信号の電力伝達効率を必要以上に落とすことなく、広帯域に反射波を低減することが出来、かつ、信頼性が高くて、またコストの安い光半導体装置が提供できる。
【００７９】
なお、この実施の形態では、光半導体素子として、半導体レーザダイオード（半導体発光素子）を用いた例について示したが、レーザダイオード集積型電界吸収形変調器（別の半導体発光素子）を搭載したものでも、ホトダイオード（半導体受光素子）を用いたものでも、プリアンプ内蔵型ホトダイオードでもよく、同様の効果を奏する。
また、回路基板に搭載される集積回路は、ＬＤ駆動回路を用いた例について示したが、変調器駆動回路でも、トランスインピーダンスアンプＩＣであってもよい。
【００８０】
【発明の効果】
この発明によれば、整合抵抗のインピーダンスが前記分布定数線路の特性インピーダンス以下であり、かつ、前記分布定数線路の電気長を伝送する周波数の略１／４波長かそれ以下の長さとすることにより、光半導体素子と信号端子との間の高周波信号の電力伝達効率を必要以上に落とすことなく、広帯域に反射波を低減することができるとともに、低コストな光半導体装置を得ることができる。
【図面の簡単な説明】
【図１】この発明にかかる実施の形態１の光半導体装置に用いられる光半導体用パッケージの外観構成を示す斜視図である。
【図２】この発明にかかる実施の形態１の光半導体装置に用いられる光半導体用パッケージとレセプタクルが接続されたＬＤモジュールの外観構成を示す斜視図である。
【図３】ＬＤモジュールの水平及び垂直断面図である。
【図４】キャンパッケージ内の構成要素およびＬＤ駆動回路の等価回路図である。
【図５】この発明にかかる実施の形態１のキャンパッケージの内部構成および外部基板の一部構成を示す斜視図である。
【図６】この発明にかかる実施の形態１のキャンパッケージの内部構成および外部基板の一部構成を示す平面図である。
【図７】この発明にかかる実施の形態１のステム部分とマイクロストリップ線路との取付け形態の説明図である。
【図８】この発明にかかる実施の形態１の光半導体装置の高周波シミュレーションモデルである。
【図９】この発明にかかる実施の形態１の光半導体装置の、高周波シミュレーション結果の一例である。
【図１０】この発明にかかる実施の形態１の光半導体装置の、高周波シミュレーション結果の別の一例である。
【図１１】この発明にかかる実施の形態１の光半導体装置の、高周波シミュレーション結果の更に別の一例である。
【図１２】この発明にかかる実施の形態１の光半導体装置の、反射特性の実験結果の一例である。
【符号の説明】
１  光半導体用パッケージ（キャンパッケージ）、２  レセプタクル、３  光半導体素子モジュール（ＬＤモジュール）、１０  ステム、１０ａ  第１ステム部材、１０ｂ  第２ステム部材、１０ｚ  ステム外壁面、１１  台座、１２  集光レンズ、１３  キャップ、１３ａ  第１キャップ部材、１３ｂ  第２キャップ部材、１４  孔、１５  内部空間、１６  ウィンドウ、１７  孔、１８  ダミーフェルール、１８ａ  光ファイバ、１９  フェルール挿入孔、２０  光ファイバ、２１  フェルール、３０、３０ｂ  分布定数回路、３１ａ，３１ｂ  整合抵抗、３３ａ，３３ｂ  ソレノイド（空芯ソレノイド）、３４ａ，３４ｂ  共振防止抵抗、３５ａ，３５ｂ  ワイヤボンド、３６  バイアス定電流源、４０  半導体レーザダイオード（ＬＤ）、４１ａ，４１ｂ  高周波信号ピン、４２ａ，４２ｂグランドピン、４３  モニタ信号ピン、４４ａ，４４ｂ  バイアス給電ピン、４５  ＰＤ用チップキャリア、４６，４７  マイクロストリップ差動線路基板、４６ｂ  グランデッドコプレナ差動線路、４８  ＬＤ用チップキャリア、４９  バイアス回路用基板、５０  フォトダイオード（ＰＤ）、５２ａ，５２ｂ，５２ｅ，５２ｆ  ストリップ差動信号線、５３ａ，５３ｂ  パッド、５４ａ，５４ｂスタブ、５６ａ，５６ｂ  ストリップ差動信号線、５７ａ，５７ｂ  ワイヤボンド、５９ａ，５９ｂ  ストリップ差動信号線、６０  ワイヤボンド、６１ａ，６１ｂ  ワイヤボンド、６２ａ，６２ｂ  配線パターン、６３ａ，６３ｂ  ワイヤボンド、７０  グランデッドコプレナ差動線路、７１ａ，７１ｂ  差動信号線、７２ａ，７２ｂ  グランド、７７，７８，７９ａ，７９ｂ  誘電体、８０ａ，８０ｂ  貫通孔、１００  ＬＤ駆動回路（集積回路）、１０１  外部基板、１０２  入力バッファ、１０３，１０４  トランジスタ（差動トランジスタ）、１０５  トランジスタ（バイアス定電流源）、３００  集積回路用基板（外部基板）、３０１ａ，３０１ｂ  パッド、３０２ａ，３０２ｂ  スタブ、４１１ａ，４１１ｂ  屈曲部、１０００ａ，１０００ｂ  半田流れ止め部。
【図１】
2004259880.tif 000003
【図２】
2004259880.tif 000004
【図３】
2004259880.tif 000005
【図４】
2004259880.tif 000006
【図５】
2004259880.tif 000007
【図６】
2004259880.tif 000008
【図７】
2004259880.tif 000009
【図８】
2004259880.tif 000010
【図９】
2004259880.tif 000011
【図１０】
2004259880.tif 000012
【図１１】
2004259880.tif 000013
【図１２】
2004259880.tif 000014