(57)【要約】【課題】基本回路毎に電荷蓄積用コンデンサおよびデカップリングコンデンサを設けると、コンデンサの部品点数が増えるため実装面積が増大する。【解決手段】直流電圧源（Ｖｉｎ）と回路出力端子１１との間に交互にオン／オフ動作を行うトランジスタＱ１１，Ｑ１２を直列に接続するとともに、トランジスタＱ１１の出力端とグランドとの間にＣＭＯＳインバータ１３を接続する。また、グランドと回路出力端子１２との間に交互にオン／オフ動作を行うトランジスタＱ１５，Ｑ１６を直列に接続するとともに、直流電圧源（Ｖｉｎ）とトランジスタＱ１５の出力端との間にＣＭＯＳインバータ１４を接続する。そして、ＣＭＯＳインバータ１３，１４の各出力端間に電荷蓄積用コンデンサＣ１１を、トランジスタＱ１２，Ｑ１６の各出力端間にデカップリングコンデンサＣ１２をそれぞれ接続して、これらコンデンサＣ１１，Ｃ１２を昇圧側と反転側に共用する。【選択図】        図１
2004229440.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧源と第１の回路出力端子との間に直列に接続され、交互にオン／オフ動作を行う第１，第２のスイッチング素子と、
前記第１のスイッチング素子の出力端と基準電位点との間に接続された第１のＣＭＯＳインバータと、
前記基準電位点と第２の回路出力端子との間に直列に接続され、交互にオン／オフ動作を行う第３，第４のスイッチング素子と、
前記電源電圧源と前記第３のスイッチング素子の出力端との間に接続された第２のＣＭＯＳインバータと、
前記第１，第２のＣＭＯＳインバータの各出力端間に接続された第１のコンデンサと
を備える基本回路を少なくとも１つ有する
ことを特徴とするチャージポンプ式ＤＣ−ＤＣコンバータ。
【請求項２】
前記基準電位点がグランドであり、
前記基本回路は、前記第１の回路出力端子から正の直流電圧を、前記第２の回路出力端子から負の直流電圧をそれぞれ出力する
ことを特徴とする請求項１記載のチャージポンプ式ＤＣ−ＤＣコンバータ。
【請求項３】
前記基本回路は、前記第２，第４のスイッチング素子の各出力端間に接続された第２のコンデンサと、前記第２，第４のスイッチング素子の各オン期間を制御する制御手段とをさらに備える
ことを特徴とする請求項１記載のチャージポンプ式ＤＣ−ＤＣコンバータ。
【請求項４】
前記制御手段は、前記第１，第２の回路出力端子から出力される直流電圧の基準電圧に対する比較結果に基づいて前記第２，第４のスイッチング素子の各オン期間を制御する
ことを特徴とする請求項３記載のチャージポンプ式ＤＣ−ＤＣコンバータ。
【請求項５】
ＤＣ−ＤＣコンバータを搭載した携帯機器であって、
前記ＤＣ−ＤＣコンバータは、
直流電圧源と第１の回路出力端子との間に直列に接続され、交互にオン／オフ動作を行う第１，第２のスイッチング素子と、
前記第１のスイッチング素子の出力端と基準電位点との間に接続された第１のＣＭＯＳインバータと、
前記基準電位点と第２の回路出力端子との間に直列に接続され、交互にオン／オフ動作を行う第３，第４のスイッチング素子と、
前記電源電圧源と前記第３のスイッチング素子の出力端との間に接続された第２のＣＭＯＳインバータと、
前記第１，第２のＣＭＯＳインバータの各出力端間に接続された第１のコンデンサと
を備える基本回路を少なくとも１つ有するチャージポンプ式ＤＣ−ＤＣコンバータである
ことを特徴とする携帯機器。
【請求項６】
前記基本回路は、前記第２，第４のスイッチング素子の各出力端間に接続された第２のコンデンサと、前記第２，第４のスイッチング素子の各オン期間を制御する制御手段とをさらに備える
ことを特徴とする請求項５記載の携帯機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＤＣ−ＤＣコンバータおよびこれを搭載した携帯機器に関し、特に直流電圧源の電源電圧を昇圧・反転させることによって電圧変換を行うチャージポンプ式ＤＣ−ＤＣコンバータおよびこれを搭載した携帯機器に関する。
【０００２】
【従来の技術】
従来、この種のチャージポンプ式ＤＣ−ＤＣコンバータとしては、電荷蓄積用コンデンサとデカップリングコンデンサの２つのコンデンサを有し、基本的に、直流電圧源の電源電圧を昇圧させることにより、当該電源電圧と電圧値が異なる１系統の直流電圧に電圧変換する構成のものが知られている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００２−１９１１６８号公報
【０００４】
その具体的な構成の概略を図８に示す。図８において、直流電圧源Ｖｉｎと回路出力端子１０１との間に、スイッチング素子であるトランジスタＱ１０１，Ｑ１０２が直列に接続されている。これらトランジスタＱ１０１，Ｑ１０２の各ゲートには、クロック発生器１０２で発生される互いに逆相のクロックパルスがバッファ１０３，１０４を介してそれぞれ印加される。トランジスタＱ１０１の出力端には、電荷蓄積用コンデンサＣ１０１の一端が接続されている。この電荷蓄積用コンデンサＣ１０１の他端には、ＣＭＯＳインバータ１０５の出力端が接続されている。
【０００５】
ＣＭＯＳインバータ１０５は、直流電圧源（Ｖｉｎ）とグランドとの間に直列に接続され、かつゲートが共通接続された逆導電型のトランジスタＱ１０３，Ｑ１０４によって構成されている。このＣＭＯＳインバータ１０５の入力端には、クロック発生器１０２で発生されるクロックパルスがバッファ１０６を介して印加される。トランジスタＱ１０１の出力端には、デカップリングコンデンサＣ１０２の一端が接続されている。このデカップリングコンデンサＣ１０２の他端は接地されている。
【０００６】
上記構成の従来例に係るチャージポンプ式ＤＣ−ＤＣコンバータにおいて、スイッチング素子であるトランジスタＱ１０１とＱ１０２、ＣＭＯＳインバータ１０５のトランジスタＱ１０３とＱ１０４は、図９のタイミングチャートから明らかなように、オン（ｏｎ）状態とオフ（ｏｆｆ）状態とが交互に切り替わるいわゆるトグル状の動作を、状態▲１▼〜▲４▼を１サイクルとして行うことで、電源電圧Ｖｉｎをその２倍の直流電圧Ｖｏｕｔ（＋）に昇圧して出力する。
【０００７】
上述したことから明らかなように、従来例に係るチャージポンプ式ＤＣ−ＤＣコンバータは、直流電圧源の電源電圧Ｖｉｎを１系統の直流電圧Ｖｏｕｔ（＋）に変換するものである。したがって、複数系統の直流電圧、例えば正の直流電圧と負の直流電圧の２系統の直流電圧にＤＣ−ＤＣ変換するには、同じ構成の回路を２つ用いることになる。
【０００８】
【発明が解決しようとする課題】
しかしながら、例えば２系統の直流電圧を得るために上記構成の基本回路を２つ用いた構成を採るものとすると、電荷蓄積用コンデンサＣ１０１およびデカップリングコンデンサＣ１０２を２対設けることになるため、部品点数が増え、実装面積を増大させることになる。通常、コンデンサは実装面積を広く必要とし、多段チャージポンプ回路においては昇圧段数に比例してその数が増加するため、電荷蓄積用コンデンサＣ１０１およびデカップリングコンデンサＣ１０２を２対設けると、システムとしての実装面積が極めて大きなものとなってしまう。
【０００９】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、直流電源の電源電圧を複数系統の電圧にＤＣ−ＤＣ変換するに当たり、コンデンサ部品の点数削減によって大幅な実装面積減を可能としたチャージポンプ式ＤＣ−ＤＣコンバータおよびこれを搭載した携帯機器を提供することにある。
【００１０】
【課題を解決するための手段】
本発明によるチャージポンプ式ＤＣ−ＤＣコンバータは、直流電圧源と第１の回路出力端子との間に直列に接続され、交互にオン／オフ動作を行う第１，第２のスイッチング素子と、当該第１のスイッチング素子の出力端と基準電位点との間に接続された第１のＣＭＯＳインバータと、基準電位点と第２の回路出力端子との間に直列に接続され、交互にオン／オフ動作を行う第３，第４のスイッチング素子と、電源電圧源と当該第３のスイッチング素子の出力端との間に接続された第２のＣＭＯＳインバータと、第１，第２のＣＭＯＳインバータの各出力端間に接続されたコンデンサとを備える基本回路を少なくとも１つ有する構成となっている。このチャージポンプ式ＤＣ−ＤＣコンバータは、ＤＣ−ＤＣコンバータを搭載した携帯機器において、当該ＤＣ−ＤＣコンバータとして用いられる。
【００１１】
上記構成のチャージポンプ式ＤＣ−ＤＣコンバータまたはこれを搭載した携帯機器において、基準電位点をグランドとした場合、第１，第２のスイッチング素子および第１のＣＭＯＳインバータが昇圧側の回路を構成し、第３，第４のスイッチング素子および第２のＣＭＯＳインバータが反転側の回路を構成する。そして、昇圧側の回路と反転側の回路は、第１，第２のＣＭＯＳインバータの各出力端間に接続されたコンデンサを電荷蓄積に共用する。このコンデンサの共用により、実装面積を広く必要とするコンデンサの数を削減できる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１３】
図１は、本発明の一実施形態に係るチャージポンプ式ＤＣ−ＤＣコンバータの構成を示す回路図である。本実施形態では、チャージポンプ式ＤＣ−ＤＣコンバータとして、直流電圧源の電源電圧Ｖｉｎを昇圧・反転させることによって複数系統の電圧、例えば正の電圧Ｖｏｕｔ（＋）と負の電圧Ｖｏｕｔ（−）の２系統の電圧にＤＣ−ＤＣ変換する構成のものを例に挙げて説明するものとする。
【００１４】
図１において、直流電圧源（Ｖｉｎ）と第１の回路出力端子１１との間には、第１，第２のスイッチング素子であるトランジスタＱ１１，Ｑ１２が直列に接続されている。これらトランジスタＱ１１，Ｑ１２は、後述するように、交互にオン／オフ動作を行う。トランジスタＱ１１の出力端（トランジスタＱ１２の入力端）であるノード（Ａ）と基準電位点、例えばグランドとの間には、互いに直列に接続されかつゲートが共通接続されてなる逆導電型のトランジスタＱ１３，Ｑ１４からなる第１のＣＭＯＳインバータ１３が接続されている。
【００１５】
一方、グランドと第２の回路出力端子１２との間には、第３，第４のスイッチング素子であるトランジスタＱ１５，Ｑ１６が直列に接続されている。これらトランジスタＱ１５，Ｑ１６は、後述するように、交互にオン／オフ動作を行う。直流電圧源（Ｖｉｎ）とトランジスタＱ１５の出力端（トランジスタＱ１６の入力端）であるノード（Ｂ）との間には、互いに直列に接続されかつゲートが共通接続されてなる逆導電型のトランジスタＱ１７，Ｑ１８からなる第２のＣＭＯＳインバータ１４が接続されている。
【００１６】
第１，第２のＣＭＯＳインバータ１３，１４の各出力端間、即ちトランジスタＱ１３，Ｑ１４の共通接続点とトランジスタＱ１７，Ｑ１８の共通接続点との間には、第１のコンデンサである電荷蓄積用コンデンサＣ１１が接続されている。また、トランジスタＱ１２，Ｑ１６の各出力端間、即ち第１，第２の回路出力端子１１，１２間には、第２のコンデンサであるデカップリングコンデンサＣ１２が接続されている。
【００１７】
クロック発生器１５は、チャージポンプ動作を行うために必要な各種のクロックパルスを発生する。具体的には、トランジスタＱ１１，Ｑ１５をオン／オフ駆動するためのクロックパルスＣＫ１，ＣＫ２、ＣＭＯＳインバータ１３，１４を駆動するためのクロックパルスＣＫ３，ＣＫ４およびＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｒａｔｉｏｎ；パルス幅変調）制御回路１６，１７を制御する同期クロックＳｙｎｃＣｌｏｃｋおよび制御信号Ｄｅａｄｔｉｍｅ／ＳｏｆｔＳｔａｒｔ／Ｓｌｅｅｐをそれぞれ発生する。
【００１８】
クロックパルスＣＫ１，ＣＫ２は、バッファ１８，１９を介してトランジスタＱ１１，Ｑ１５の各ゲートに与えられる。クロックパルスＣＫ３，ＣＫ４は、バッファ２０，２１を介してＣＭＯＳインバータ１３，１４の各入力端、即ちトランジスタＱ１３，Ｑ１４のゲート共通接続点およびトランジスタＱ１７，Ｑ１８のゲート共通接続点に与えられる。同期クロックＳｙｎｃＣｌｏｃｋはバッファ２２，２３を介して、制御信号Ｄｅａｄｔｉｍｅ／ＳｏｆｔＳｔａｒｔ／Ｓｌｅｅｐは直接ＰＷＭ制御回路１６，１７に与えられる。
【００１９】
ＰＷＭ制御回路１６，１７は、トランジスタＱ１２，Ｑ１３の各オン期間を制御し、第１，第２の回路出力端子１１，１２から出力する電流値を調整することにより、直流電圧Ｖｏｕｔ（＋），Ｖｏｕｔ（−）が目的の電圧値になるように制御する。図２に、ＰＷＭ制御回路１６，１７の構成の一例を示す。ここでは、正側のＰＷＭ制御回路１６を例に採って示している。
【００２０】
図２に示すように、本例に係るＰＷＭ制御回路１６は、制御回路３１、誤差アンプ３２および比較器３２および比較器３３を有する構成となっている。制御回路３１は、クロック発生器１５から与えられる同期クロックＳｙｎｃＣｌｏｃｋおよび制御信号Ｄｅａｄｔｉｍｅ／ＳｏｆｔＳｔａｒｔ／Ｓｌｅｅｐを受け、当該同期クロックＳｙｎｃＣｌｏｃｋに同期した三角波信号を発生して比較器３３にその非反転（＋）入力として与える。
【００２１】
誤差アンプ３２は、内部基準電圧ＶＲＥＦを反転（−）入力、正の出力電圧Ｖｏｕｔ（＋）を分圧抵抗Ｒ１１，Ｒ１２によって分圧して得られる電圧を非反転入力とし、内部基準電圧ＶＲＥＦに対する出力電圧Ｖｏｕｔ（＋）の誤差を検出してその誤差電圧を比較器３３にその反転入力として与える。比較器３３は、制御回路３１から与えられる三角波信号と誤差アンプ３２から与えられる誤差電圧とを比較し、その比較結果に基づいてトランジスタＱ１２のオン／オフ期間を制御する。
【００２２】
次に、上記構成の本実施形態に係るチャージポンプ式ＤＣ−ＤＣコンバータの回路動作について、図３のタイミングチャートを用いて説明する。
【００２３】
先ず、昇圧側の回路において、トランジスタＱ１１とＱ１２、ＣＭＯＳインバータ１３のトランジスタＱ１３とＱ１４は、オン（ｏｎ）状態とオフ（ｏｆｆ）状態とが交互に切り替わるトグル状の動作によって電荷を溜め、出力する一連の動作であるチャージアップを、状態▲１▼〜▲４▼を１サイクルとして行うことにより、電源電圧Ｖｉｎをその２倍の電圧２Ｖｉｎに昇圧して直流電圧Ｖｏｕｔ（＋）として出力する。
【００２４】
一方、反転側の回路において、トランジスタＱ１５とＱ１６、ＣＭＯＳインバータ１４のトランジスタＱ１７とＱ１８は、トグル状の動作によるチャージアップを昇圧側の回路と１サイクル内で交互に行うことにより、電源電圧Ｖｉｎを負の電圧−Ｖｉｎに反転して直流電圧Ｖｏｕｔ（−）として出力する。すなわち、昇圧側の回路と反転側の回路とが、チャージアップを１サイクル内で交互に行うことで、１対のコンデンサＣ１１，Ｃ１２にて電源電圧Ｖｉｎから２系統の直流電圧Ｖｏｕｔ（＋），Ｖｏｕｔ（−）にＤＣ−ＤＣ変換することができる。
【００２５】
ところで、本実施形態に係るチャージポンプ式ＤＣ−ＤＣコンバータにおいては、電荷蓄積用コンデンサＣ１１のみならず、デカップリングコンデンサＣ１２についても昇圧側の回路と反転側の回路に共用する構成を採っていることから、当該デカップリングコンデンサＣ１２の両端にはスイッチング素子であるトランジスタＱ１２，Ｑ１６が接続されている。このような接続状態のままでは、回路出力端子１１，１２がフローティングとなり、外的要因によって直流電圧Ｖｏｕｔ（＋），Ｖｏｕｔ（−）が簡単に変動してしまう懸念がある。
【００２６】
その対策のために、ＰＷＭ制御回路１６，１７が設けられている。すなわち、ＰＷＭ制御回路１６，１７は、先述したように、トランジスタＱ１２，Ｑ１３の各オン期間を制御し、回路出力端子１１，１２から出力する電流値を調整することで、直流電圧Ｖｏｕｔ（＋），Ｖｏｕｔ（−）が目的の電圧値になるように制御する。
【００２７】
トランジスタＱ１２，Ｑ１３のオン期間、即ちトランジスタＱ１２，Ｑ１３をオン状態にする制御パルスのパルス幅は、ＰＷＭ制御回路１６，１７において、フィードバックされる直流電圧Ｖｏｕｔ（＋），Ｖｏｕｔ（−）と内部基準電圧ＶＲＥＦとの比較結果に基づいて決定される。なお、このパルス幅を制御することにより、直流電圧Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の電圧値を、当該パルス幅に応じて直線的に調整することができる。
【００２８】
なお、図３のタイミングチャートでは、１サイクル内において４つのパターン（状態）▲１▼〜▲４▼を持って動作を行うとしているが、チャージポンプ回路の電気的特性は各トランジスタ特性に左右されるため、各トランジスタＱ１１〜Ｑ１８の最適遷移点が必ずしも重なり合うとは限らない。
【００２９】
上述したように、直流電圧源の電源電圧Ｖｉｎを昇圧・反転させることによって複数系統の電圧、例えば正の電圧Ｖｏｕｔ（＋）と負の電圧Ｖｏｕｔ（−）の２系統の電圧にＤＣ−ＤＣ変換するチャージポンプ式ＤＣ−ＤＣコンバータにおいて、電荷蓄積用コンデンサＣ１１およびデカップリングコンデンサＣ１２を昇圧側の回路と反転側の回路に共用することにより、２系統の直流電圧にＤＣ−ＤＣ変換するのに、従来は４個必要であったコンデンサが２個で済むため、実装面積を大幅に削減できるとともに実装コストを削減できる。
【００３０】
なお、上記実施形態では、２段昇圧（２Ｖｉｎ）と１段反転（−Ｖｉｎ）を同時に行うチャージポンプ回路を例に採って説明したが、昇圧・反転する電圧値はこれらに限られるものではない。すなわち、トランジスタＱ１２、デカップリングコンデンサＣ１２およびＰＷＭ制御回路１６からなる回路の後段に、同じ回路を１段配置することで３段昇圧（３Ｖｉｎ）、２段配置することで４段昇圧（４Ｖｉｎ）、……、同様に、トランジスタＱ１６、デカップリングコンデンサＣ１２およびＰＷＭ制御回路１７からなる回路の後段に、同じ回路を１段配置することで２段反転（−２Ｖｉｎ）、２段配置することで３段反転（−３Ｖｉｎ）、……、という具合に電源電圧Ｖｉｎの整数倍に同時に昇圧・反転する多段のチャージポンプ回路の構成を採ることができる。この場合にも、ＰＷＭ制御回路１６，１７において、トランジスタＱ１２，Ｑ１６のオン期間を制御することにより、直流電圧Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の電圧値を直線的に調整することが可能である。
【００３１】
また、上記実施形態においては、電荷蓄積用コンデンサＣ１１およびデカップリングコンデンサＣ１２を共用した昇圧側の回路および反転側の回路の対からなる基本回路を１つ設けることによって２系統の直流電圧Ｖｏｕｔ（＋），Ｖｏｕｔ（−）にＤＣ−ＤＣ変換するとしたが、上記の動作原理の基に電圧値が異なる直流電圧にＤＣ−ＤＣ変換する基本回路を２個以上組み合わせて用いることで、電源電圧Ｖｉｎを４系統、６系統、……の直流電圧へ電圧変換が可能なＤＣ−ＤＣコンバータを実現することも可能である。
【００３２】
さらに、上記実施形態では、昇圧側の回路および反転側の回路の間で、電荷蓄積用コンデンサＣ１１と共にデカップリングコンデンサＣ１２を共用するとしたが、当該デカップリングコンデンサＣ１２については共用とせずに、トランジスタＱ１２の出力端とグランドとの間、トランジスタＱ１６の出力端と直流電圧源（Ｖｉｎ）との間にそれぞれデカップリングコンデンサＣ１２を接続した構成を採ることも可能である。この場合には、１つの基本回路につき削減できるコンデンサの数が１個だけとなるものの、トランジスタＱ１２，Ｑ１６をオン／オフ制御するためのＰＷＭ制御回路１６，１７を設けなくても済むという利点がある。
【００３３】
ところで、一般的に、チャージポンプ式ＤＣ−ＤＣコンバータは、回路構成が簡単であるという長所を持つが、その反面、レギュレートに必要なコンデンサを用いるため実装面積が大きくなるという短所がある。このため、特に小型化の要望が強い携帯電話機やＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）に代表される携帯機器（端末）への搭載が敬遠されているのが現状である。
【００３４】
これに対して、上記実施形態に係るチャージポンプ式ＤＣ−ＤＣコンバータによれば、少なくとも電荷蓄積用コンデンサＣ１１を昇圧側の回路と反転側の回路に共用することにより、部品点数を削減して実装面積大という短所を補うことができるため、携帯電話機やＰＤＡに代表される携帯機器に搭載することが容易に実現可能になる。
【００３５】
［適用例］
図４は、本発明が適用される携帯機器、例えば携帯電話機の構成の概略を示す外観図である。
【００３６】
本例に係る携帯電話機は、装置筐体４１の前面側に、スピーカ部４２、画面表示部４３、走査部４４およびマイク部４５を上部側から順に配置された構成となっている。かかる構成の携帯電話機において、画面表示部４３として、液晶表示装置やＥＬ（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などのフラットパネル型ディスプレイが用いられている。
【００３７】
フラットパネル型ディスプレイ、例えば液晶表示装置の構成の一例を図５に示す。同図において、ガラス基板５１上には多数の画素が行列状（マトリクス状）に配置されて画素部５２を形成している。ガラス基板５１は、もう一枚のガラス基板（図示せず）と所定の間隙を持って対向配置され、両基板間に液晶材料を封止することで表示パネルを構成している。
【００３８】
画素部５２における画素回路の構成の一例を図６に示す。同図において、行列状に配置された画素６０の各々は、画素トランジスタであるＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；薄膜トランジスタ）６１と、このＴＦＴ６１のドレイン電極に画素電極が接続された液晶セル６２と、この液晶セル６２の画素電極に一方の電極が接続された保持容量６３とを有する構成となっている。
【００３９】
この画素構造において、ＴＦＴ６１はゲート電極が走査線（ゲート線）６４に接続され、ソース電極が信号線（ソース線）６５に接続されている。液晶セル６２は対向電極がコモン線６６に対して各画素共通に接続されている。そして、液晶セル６２の対向電極には、コモン線６６を介してコモン電位Ｖｃｏｍが各画素共通に与えられる。保持容量６３は他方の電極がＣＳ線６７に対して各画素共通に接続されている。
【００４０】
ここで、１Ｈ（Ｈは水平期間）反転駆動または１Ｆ（Ｆはフィールド期間）反転駆動を行う場合には、各画素に書き込まれる表示信号は、コモン電位Ｖｃｏｍを基準として極性反転を行うことになる。また、コモン電位Ｖｃｏｍの極性を一定周期、例えば１Ｈ周期または１Ｆ周期で反転させるコモン反転駆動を１Ｈ反転駆動または１Ｆ反転駆動と併用する場合は、ＣＳ線５７の電位の極性もコモン電位Ｖｃｏｍに同期して交流反転する。
【００４１】
再び図５において、画素部５２と同一のガラス基板５１上には、例えば、画素部１２の上下側に水平（Ｈ）ドライバ（水平駆動回路）５４Ａ，５４Ｂが、画素部５２の右側に垂直（Ｖ）ドライバ（垂直駆動回路）５５が、画素部５２の左側に基準電圧発生回路１６およびＤＣ−ＤＣコンバータ１７がそれぞれ周辺の駆動回路として搭載されている。
【００４２】
上記構成の駆動回路一体型液晶表示装置において、水平ドライバ５４Ａは、例えば、水平シフトレジスタ５４１、データサンプリングラッチ部５４２、第２ラッチ部５４３、レベルシフタ５４４およびＤＡ変換（ＤＡＣ）回路５４５を有するデジタルドライバ構成となっている。水平ドライバ５４Ｂについても、水平ドライバ５４Ａと全く同じ構成となっている。
【００４３】
水平シフトレジスタ５４１は、タイミング発生回路（図示せず）から供給される水平スタートパルスＨＳＴに応答してシフト動作を開始し、当該タイミング発生回路から供給される水平クロックパルスＨＣＫに同期して１水平期間に順次転送していくサンプリングパルスを生成する。データサンプリングラッチ部５４２は、水平シフトレジスタ５４１で生成されたサンプリングパルスに同期して、基板外部から入力され、インターフェース回路（図示せず）を介して表示データＤａｔａを１水平期間で順次サンプリングしラッチする。
【００４４】
このラッチされた１ライン分のデジタル表示データは、水平ブランキング期間に第２ラッチ部５４３に一括して移される。第２ラッチ部５４３からは、１ライン分のデジタル表示データが一斉に出力される。この出力された１ライン分のデジタル表示データは、レベルシフタ５４４でレベルアップされてＤＡ変換回路５４５に与えられ、ここでアナログ表示信号に変換される。ＤＡ変換回路５４５から出力される１ライン分のアナログ表示信号は、画素部５２の水平方向画素数ｘに対応して配線された信号線６５−１〜６５−ｘに出力される。
【００４５】
垂直ドライバ５５は、垂直シフトレジスタおよびゲートバッファによって構成される。この垂直ドライバ５５において、垂直シフトレジスタは、タイミング発生回路（図示せず）から供給される垂直スタートパルスＶＳＴに応答してシフト動作を開始し、当該タイミング発生回路から供給される垂直クロックパルスＶＣＫに同期して１垂直期間に順次転送していく走査パルスを生成する。この生成された走査パルスは、画素部５２の垂直方向画素数ｙに対応して配線された走査線６４−１〜６４−ｙにゲートバッファを通して順次出力される。
【００４６】
この垂直ドライバ５５による垂直走査により、走査パルスが走査線６４−１〜６４−ｙに順次出力されると、画素部５２の各画素が行（ライン）単位で順に選択される。そして、この選択された１ライン分の画素に対して、ＤＡ変換回路５４５から出力される１ライン分のアナログ表示信号が信号線６５−１〜６５−ｘを経由して一斉に書き込まれる。このライン単位の書き込み動作が繰り返されることにより、１画面分の画表示が行われる。
【００４７】
ここで、ＤＡ変換回路５４５についてさらに詳細に説明する。本例に係る液晶表示装置では、ＤＡ変換回路５４５として、基準電圧発生回路５６から与えられる複数の基準電圧の中からデジタル表示データに対応した基準電圧を選択してアナログ表示信号として出力する基準電圧選択型ＤＡ変換回路を用いている。基準電圧発生回路５６は、図７に示すように、抵抗分割（抵抗分圧）回路からなる構成となっている。
【００４８】
すなわち、階調数をｎとすると、第１基準電位ＶＡと第２基準電位ＶＢとの間の電圧を、直列に接続されたｎ−１個の抵抗Ｒ１〜Ｒｎ−１によって分圧する。これにより、各分圧点からｎ−２個の基準電圧Ｖ１〜Ｖｎ−２が得られる。そして、基準電位ＶＡを基準電圧Ｖ０、基準電位ＶＢを基準電圧Ｖｎ−１とすることで、基準電圧発生回路５６からは計ｎ個の基準電圧Ｖ０〜Ｖｎ−１が発生されることになる。
【００４９】
ところで、液晶表示装置では、液晶に同極性の直流電圧が印加され続けることによって液晶の比抵抗（物質固有の抵抗値）等が劣化するのを防ぐために、先述したように、表示信号の極性をある周期で反転させる交流反転駆動（１Ｈ反転駆動または１Ｆ反転駆動）が採られている。そのため、基準電圧発生回路５６においては、その交流反転に同期して交互に発生するタイミングパルスφ１，φ２によってスイッチＳＷ１〜ＳＷ４をオン（閉）／オフ（開）させるようになっている。
【００５０】
この基準電圧発生回路５６においては、交流反転のある反転タイミングでタイミングパルスφ１が発生すると、スイッチＳＷ１，ＳＷ４がオンするため、第１基準電位ＶＡとして正側電源電圧ＶＣＣが、第２基準電位ＶＢとして負側電源電圧ＶＳＳがそれぞれ与えられる。次の反転タイミングでタイミングパルスφ２が発生すると、スイッチＳＷ２，ＳＷ３がオンするため、第１基準電位ＶＡとして負側電源電圧ＶＳＳが、第２基準電位ＶＢとして正側電源電圧ＶＣＣがそれぞれ与えられる。
【００５１】
このように、交流反転駆動を採る液晶表示装置の基準電圧発生回路５６においては、正側電源電圧ＶＣＣおよび負側電源電圧ＶＳＳが用いられる。これらの電源電圧ＶＣＣ，ＶＳＳは、ＤＣ−ＤＣコンバータ５７において、直流電圧源の電源電圧に基づいてＤＣ−ＤＣ変換によって生成される。このＤＣ−ＤＣコンバータ５７として、先述した実施形態に係るチャージポンプ式ＤＣ−ＤＣコンバータを用いることができる。
【００５２】
このチャージポンプ式ＤＣ−ＤＣコンバータは、先述したように、コンデンサの点数削減によって実装面積を小さくでき、しかもチャージポンプ式のものは回路構成が簡単であるため、従来敬遠されていた携帯電話機やＰＤＡに代表される携帯機器への搭載が可能になる。特に、上記構成の液晶表示装置への搭載を考えた場合、当該チャージポンプ式ＤＣ−ＤＣコンバータの実装面積が小さく、しかも回路構成が簡単であることから、画素部５２の周辺領域（いわゆる、額縁）を狭くでき（狭額縁化）、その結果、携帯電話機そのものの小型化に大きく寄与できることになる。
【００５３】
なお、ここでは、携帯電話機の画面表示部４３として用いる駆動回路一体型液晶表示装置において、先述した実施形態に係るチャージポンプ式ＤＣ−ＤＣコンバータを、基準電圧発生回路５６で用いる正側電源電圧ＶＣＣおよび負側電源電圧ＶＳＳを発生するＤＣ−ＤＣコンバータ５７として用いる場合を例に挙げて説明したが、基準電圧発生回路５６以外の回路で用いる正・負の電源電圧を生成するのに用いても良いことは勿論である。
【００５４】
また、液晶表示装置で用いるＤＣ−ＤＣコンバータへの適用に限られるものではない。具体的には、近年、撮像機能を具備する携帯電話機などの携帯機器で用いられる固体撮像素子、例えばＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）型撮像素子において、電荷転送部の転送駆動などに用いる正の電圧と負の電圧を発生するＤＣ−ＤＣコンバータに対しても同様に適用することが可能である。
【００５５】
さらに、本適用例では、携帯電話機に適用した場合を例に挙げて説明したが、これに限られるものではなく、ＰＤＡなどの他の携帯機器にも同様に適用可能である。
【００５６】
【発明の効果】
以上説明したように、本発明によれば、電荷蓄積用のコンデンサを昇圧側の回路と反転側の回路に共用することにより、実装面積を広く必要とするコンデンサの部品点数を減らすことができるため、実装面積を大幅に削減できるとともに実装コストを削減できる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るチャージポンプ式ＤＣ−ＤＣコンバータの構成を示す回路図である。
【図２】ＰＷＭ制御回路の構成の一例を示すブロック図である。
【図３】本実施形態に係るチャージポンプ式ＤＣ−ＤＣコンバータの回路動作の説明に供するタイミングチャートである。
【図４】本発明が適用される携帯電話機の構成の概略を示す外観図である。
【図５】液晶表示装置の構成の一例を示すブロック図である。
【図６】画素回路の構成の一例を示す回路図である。
【図７】基準電圧選択型ＤＡ変換回路における基準電圧発生回路の構成の一例を示す回路図である。
【図８】チャージポンプ式ＤＣ−ＤＣコンバータの従来例を示す回路図である。
【図９】従来例に係るチャージポンプ式ＤＣ−ＤＣコンバータの回路動作の説明に供するタイミングチャートである。
【符号の説明】
１１，１２…回路出力端子、１３，１４…ＣＭＯＳインバータ、１５…クロック発生器、１６，１７…ＰＷＭ制御回路
【図１】
2004229440.tif 000003
【図２】
2004229440.tif 000004
【図３】
2004229440.tif 000005
【図４】
2004229440.tif 000006
【図５】
2004229440.tif 000007
【図６】
2004229440.tif 000008
【図７】
2004229440.tif 000009
【図８】
2004229440.tif 000010
【図９】
2004229440.tif 000011