(57)【要約】【課題】素子分離構造形成の際のトレンチ部への素子分離絶縁膜の形成の前にプラズマによる前処理を行うことで当該素子分離絶縁膜の密着性を向上して膜はがれの無い安定した構造とする。【解決手段】半導体基板に素子分離のためのトレンチ部５を形成するエッチング工程と、前記トレンチ部に絶縁膜７を埋め込む、埋め込み工程とを有する素子分離構造形成方法であって、前記埋め込み工程の前に、前記半導体基板をプラズマ処理する表面処理工程を設けたことを特徴とする素子分離構造形成方法。【選択図】          図６
2004207280.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に素子分離のためのトレンチ部を形成するエッチング工程と、
前記トレンチ部に絶縁膜を埋め込む、埋め込み工程とを有する素子分離構造形成方法であって、
前記埋め込み工程の前に、前記絶縁膜を形成する面をプラズマ処理する表面処理工程を設けたことを特徴とする素子分離構造形成方法。
【請求項２】
前記エッチング工程と前記表面処理工程の間に、前記トレンチ部内壁に酸化膜を形成する熱酸化工程を設けたことを特徴とする請求項１記載の素子分離構造形成方法。
【請求項３】
前記トレンチ部の幅が２５０ｎｍ以下であることを特徴とする請求項１または２記載の素子分離構造形成方法。
【請求項４】
前記トレンチ部のアスペクト比が２以上であることを特徴とする請求項３記載の素子分離構造形成方法。
【請求項５】
前記埋め込み工程はＨＤＰ（高密度プラズマ）−ＣＶＤ装置で行われることを特徴とする請求項１〜４のうち、いずれか１項記載の素子分離構造形成方法。
【請求項６】
前記表面処理工程は、ＨＤＰ−ＣＶＤ装置で行われることを特徴とする請求項１〜５のうち、いずれか１項記載の素子分離構造形成方法。
【請求項７】
前記表面処理工程と前記埋め込み工程は連続的に行われることを特徴とする請求項1〜６のうち、いずれか１項記載の素子分離構造形成方法。
【請求項８】
前記表面処理工程において、前記半導体基板を保持する前記ＨＤＰ−ＣＶＤ装置の基板保持台に高周波バイアスが印加されていることを特徴とする請求項６または７記載の素子分離構造形成方法。
【請求項９】
前記表面処理工程のプラズマ処理において、処理ガスはＯ2を含むことを特徴とする請求項１〜８のうち、いずれか１項記載の素子分離絶縁膜形成工程。
【請求項１０】
請求項１〜９のうち、いずれか１記載の素子分離構造形成方法を用いた半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、さらには素子分離構造の形成方法に関する。
【０００２】
近年の半導体装置の高集積化にともない、素子分離領域の微細化も進んでおり,従来のＬＯＣＯＳ法から現在はＳＴＩ(シャロートレンチアイソレーション)による分離法が用いられる場合が多くなっている。前記ＳＴＩによる素子分離構造は、大別して半導体基板に素子分離のためのトレンチ部の形成のためのエッチング工程と、形成された当該トレンチ部に素子分離絶縁膜を埋め込む、埋め込み工程からなる。
【０００３】
【従来の技術】
従来用いられている前記したＳＴＩによる素子分離構造の形成方法を以下図１（Ａ）〜（Ｃ）および図２（Ｄ）〜（Ｆ）に沿って手順を追って説明する。
【０００４】
まず、図１（Ａ）を参照するに、Ｓｉからなる半導体基板１０１上に、初期熱酸化膜１０２を５ｎｍ形成した後に熱窒化膜１０３を１００ｎｍ成長させ、さらに当該熱窒化膜１０３上に反射防止膜１０４を形成する。
【０００５】
次に、図１（Ｂ）において、ホトリソグラフィで形成したレジスト（図示せず）をマスクとし、ドライエッチングにより、前記反射防止膜１０４、前記熱窒化膜１０３、前記初期熱酸化膜１０２、および前記半導体基板１０１をエッチングして、トレンチ部１０５を形成する。
【０００６】
次に、図１（Ｃ）において、トレンチ部内壁に熱酸化膜１０６を形成した後、ＨＦによるウェットエッチングでエッチバックを行う。
【０００７】
次に、図２（Ｄ）においてトレンチ部への酸化膜の埋め込みを行って、トレンチ部への素子分離絶縁膜の形成を行う。この場合、ＨＤＰ（高密度プラズマ）−ＣＶＤ（化学気相堆積）装置を用いて素子分離絶縁膜であるシリコン酸化膜１０７を、トレンチ部の底部からトレンチ部を満たすように形成する。
【０００８】
次に、図２（Ｅ）の工程において、ＣＭＰ（化学機械研磨）により、前記酸化膜１０７を研削し、さらに図２（Ｆ）の工程において、ウェットエッチングにより、前記熱窒化膜１０３を除去する。
【０００９】
【特許文献１】
特開２００２−３３３８１号公報
【００１０】
【発明が解決しようとする課題】
しかし、前記の素子分離構造形成方法の場合、例えば前記反射防止膜１０４または前記熱酸化膜１０６と、前記シリコン酸化膜１０７の密着性が弱い場合、前記シリコン酸化膜１０７が剥離する場合がある。
【００１１】
剥離した前記シリコン酸化膜１０７は、フレーク状となって前記半導体基板１０１上を漂うことになり、例えば図２（Ｄ）に示すようにフレーク１０８がトレンチ部を塞ぐ形となり、当該トレンチ部に前記シリコン酸化膜１０７が形成されずに空同部１０９が形成されて、素子分離絶縁膜の形成不良が発生してしまう。
【００１２】
図３（Ａ）〜（Ｂ）は、前記したフレークが発生した場合の素子分離構造形成時の半導体基板のＳＥＭ（走査型電子顕微鏡）写真である。
【００１３】
図３（Ａ）は、前記した図２（Ｄ）の工程において前記シリコン酸化膜１０７上に、当該シリコン酸化膜１０７が剥離して生じたフレークが落下したところを捉えたＳＥＭ写真である。大きさにして約４〜５μｍのフレークが前記シリコン酸化膜１０７上に存在するのがわかる。
【００１４】
また、図３（Ｂ）は、図２（Ｆ）の工程において前記したＣＭＰ後のＳＥＭ写真であるが、図３（Ｂ）に見られるように、トレンチ部がフレークで塞がれてしまうために絶縁膜で埋め込みがなされずに、０．２〜１０μｍ程度の空洞が生じてしまっている様子がわかる。
【００１５】
また、このようなフレークや、当該フレークよりさらに小さいパーティクル等の発生はトレンチ部の空洞化のほかにも、配線不良や形状不良など半導体装置の不良発生原因となる。
【００１６】
シリコン酸化膜の密着性は、特に高密度プラズマ（ＨＤＰ）を用いたＣＶＤによって形成された酸化膜について弱いことが知られている。そのため、例えばＴＥＯＳ（テトラエトキシシラン）を用いたＣＶＤによる酸化膜の形成では密着力を確保することが可能である。
【００１７】
しかし、前記したＴＥＯＳを用いたＣＶＤ法、たとえばプラズマＴＥＯＳやＯ3−ＴＥＯＳ法では、微細パターンへのカバレッジに限界があり、現状のトレンチ部の幅が２５０ｎｍ以下で、トレンチ部の深さに対して線幅の狭い、いわゆるアスペクト比が２以上のトレンチ部への絶縁膜の埋め込みには、カバレッジが良好で埋め込み性に優れるＨＤＰ−ＣＶＤが用いられる。
【００１８】
また、ＨＤＰ−ＣＶＤの酸化膜の密着性を向上させるために密着層を形成して密着力を向上させる手法もあるが、その場合は、トレンチ部に密着層が形成されることでトレンチ部の線幅が狭くなり、特に前記したような高アスペクト比のトレンチ部への埋め込み工程においてはボイドが発生しやすくなるなどの問題が生じていた。
【００１９】
そこで、本発明では上記の課題を解決した素子分離構造の形成方法を提供することを目的とする。
【００２０】
本発明の具体的な課題は、素子分離絶縁膜の密着性を向上して膜はがれの無い安定した構造とし、かつ高アスペクト比のトレンチ部への当該素子分離絶縁膜の埋め込みを可能とすることである。
【００２１】
【課題を解決するための手段】
本発明では上記の課題を、半導体基板に素子分離のためのトレンチ部を形成するエッチング工程と、前記トレンチ部に絶縁膜を埋め込む、埋め込み工程とを有する素子分離構造形成方法であって、前記埋め込み工程の前に、前記絶縁膜が形成される面をプラズマ処理する表面処理工程を設けたことを特徴とする素子分離構造形成方法により、解決する。
【００２２】
本発明によれば、素子分離構造形成の絶縁膜の埋め込みの前に、半導体基板をプラズマ処理することにより、前記絶縁膜の密着性を向上させて膜剥がれの無い安定した構造とすることができる。
【００２３】
前記半導体基板をプラズマ処理することにより、前記絶縁膜が形成される面が前記プラズマ中に存在するイオンのスパッタリング効果により、表面に付着する汚染物質や残留物質が除去されるので、前記絶縁膜の密着力が向上すると推察される。
【００２４】
さらに処理ガスに酸素が含まれる場合は、酸素イオン、酸素ラジカルにより表面が改質されるので、さらに密着力が向上すると推察される。
【００２５】
また、本発明では上記の課題を、前記素子分離構造形成方法を用いた半導体装置の製造方法により、解決する。
【００２６】
本発明によれば、前記素子分離構造形成方法によって前記絶縁膜の剥離がなくなり、微細な素子分離構造の形成が可能となるため、狭ピッチ、高アスペクト比の素子分離構造を形成することが可能となり、高集積度でより高性能の半導体装置の製造が可能となる。
【００２７】
【発明の実施の形態】
次に、本発明の実施の形態を、図面に基づき以下に説明する。
［第１実施例］
図４は、本発明による素子分離構造の形成のための素子分離絶縁膜を形成するＨＤＰ（高密度プラズマ）−ＣＶＤ（化学気相堆積）装置である成膜装置２００の概略図である。
【００２８】
図４を参照するに、前記成膜装置２００の概要は、排気手段２０７が設置された金属製の処理容器２０１上に、ドーム型の誘電体２０２が設置された構造となっている。
【００２９】
前記処理容器２０１と前記誘電体２０２で構成される、被処理基板が処理される処理空間２０９は、例えばターボ分子ポンプなどの前記排気手段２０７で排気して減圧状態とすることが可能になっている。
【００３０】
また、前記誘電体２０２には導電体からなるコイル２０３が巻かれ、さらに当該コイル２０３には、プラズマ励起高周波電源２０４が接続されている。
【００３１】
当該コイル２０３に当該プラズマ励起高周波電源２０４によりプラズマ励起高周波を印加することで、前記内部空間２０９に高密度プラズマが形成可能である。前記プラズマ励起高周波には、例えば４００ｋＨｚの高周波が用いられる。このようなプラズマ発生をＩＣＰ（誘電結合プラズマ）と呼ぶことがある。
【００３２】
前記成膜装置２００による半導体基板への成膜は、前記処理容器２０１に設置された基板保持台２０５に半導体基板Ｗを載置して行う。
【００３３】
前記基板保持台２０５には、バイアス高周波電源２０６が接続されており、前記バイアス高周波電源より前記基板保持台を介して前記半導体基板Ｗにバイアス高周波を印加することが可能な構造になっている。前記バイアス高周波には、例えば１３．５６ＭＨｚの周波数が用いられる。
【００３４】
また、プラズマ励起されるガスの供給は、前記誘電体２０２に設置された８箇所のノズル２０８より行われる。
【００３５】
このような成膜装置２００により、例えばＳＴＩ（シャロートレンチアイソレーション）による素子分離構造を形成する際の、半導体基板に形成されたトレンチ部への絶縁膜の埋め込みを行う事ができる。
【００３６】
近年のシャロートレンチのトレンチ部の幅は２５０ｎｍ以下となり、高アスペクト比の形状となっている。そのため、トレンチ部への絶縁膜の埋め込みには高性能の埋め込み特性が求められ、そのため、前記したような高密度プラズマを用いたＣＶＤ装置が必須である。
【００３７】
すなわち、ＩＣＰを用いた高密度プラズマにより、供給されるガスを効率よく解離してイオン化すること、また発生した多数のイオンを前記したバイアスによって半導体基板に強い直進性をもって引き込むことで指向性の強い成膜が可能となる。
【００３８】
その結果、素子分離構造形成の際の、例えば２５０ｎｍ以下の狭スペースで、例えば２以上の高アスペクト比のＳｉからなる半導体基板上に形成されたトレンチパターンにボイド（絶縁膜が形成されない空間）の発生すること無しに絶縁膜を埋め込むことが可能となる。
【００３９】
また、前記した絶縁膜の埋め込みの際に、スパッタエッチ用のガスを添加して、トレンチの開口部に付着する絶縁膜をスパッタエッチすることにより、埋め込み性の改善を図ることがある。
【００４０】
たとえば、実施例２において説明するトレンチ部への埋め込み工程においては、前記ノズル２０８より、ＳｉＨ4／Ｏ2／Ｈｅガスをそれぞれ６０／８０／５００ｓｃｃｍ導入して、前記プラズマ励起高周波電力を２４００Ｗ、前記バイアス高周波電力を２０００Ｗ印加することにより、成膜速度およそ１９０ｎｍ／ｍｉｎでトレンチ部へのシリコン酸化膜の埋め込みを行う事ができる。
【００４１】
また、前記したように、高密度プラズマにより形成されたシリコン酸化膜は密着性が弱いという問題があり、シリコン酸化膜の剥離が問題になる場合があるが、密着力の強化の対策として、前記した酸化膜の埋め込みの前に、本装置で半導体基板のプラズマ処理を行って密着力を強化することが可能である。
【００４２】
プラズマ処理の条件としては、前記ノズル２０８より、Ｏ2／Ｈｅガスをそれぞれ８０／５００ｓｃｃｍ導入して、前記プラズマ励起高周波電力を２４００Ｗ、前記バイアス高周波電力を２０００Ｗ印加して４．５〜３０秒程度プラズマ処理を行うことにより、本装置で形成されるシリコン酸化膜の密着力を向上させることが可能となる。
なお、前記したプラズマ処理と絶縁膜の埋め込みは、本装置において連続的に行うことが可能である。
［第２実施例］
次に、前記したプラズマ処理および絶縁膜の埋め込みの工程を含むＳＴＩによる素子分離構造形成方法について、以下図５（Ａ）〜（Ｃ）、図６（Ｄ）〜（Ｆ）および図７（Ｇ）を用いて手順を追って説明する。
【００４３】
まず、図５（Ａ）を参照するに、Ｓｉからなる半導体基板１上に、初期熱酸化膜２を５ｎｍ形成する。その後に熱窒化膜３を１００ｎｍ成長させ、さらに当該熱窒化膜３上にＳｉＯＮ（シリコン酸窒化膜）からなる反射防止膜４を形成する。
【００４４】
次に、図５（Ｂ）において、前記反射防止膜１０４上に図示しないレジストを塗布し、リソグラフィ法によって前記レジストにパターニングを行う。次に、例えばプラズマを用いたドライエッチングにより、前記反射防止膜４、前記熱窒化膜３、前記初期熱酸化膜２、および前記半導体基板１をエッチングして、前記レジストに形成されたパターニングを転写するように、トレンチ部５を形成する。
【００４５】
次に、図５（Ｃ）において、トレンチ部内壁に熱酸化膜６を５０ｎｍ形成する。その後、ＨＦによるウェットエッチングで前記熱酸化膜６のエッチバックを行い、形成された熱酸化膜６を等方的に２０ｎｍエッチングし、制御性よく薄い酸化膜をトレンチ部内壁に形成することができる。
【００４６】
次に、図６（Ｄ）〜（Ｅ）において、本発明によるプラズマ処理を行い、さらにその直後にトレンチ部へのシリコン酸化膜の埋め込みを行って、トレンチ部への素子分離絶縁膜の形成を行う。
【００４７】
前記したように、ＨＤＰ−ＣＶＤ装置において形成されるシリコン酸化膜は下地となる膜との密着性に劣るため、下地となる膜をプラズマ処理することで下地となる膜と、その上に形成されるＨＤＰ−ＣＶＤ装置により形成されるシリコン酸化膜との密着性を向上させることが可能となる。
【００４８】
本発明では、例えば前記したＨＤＰ−ＣＶＤ装置である成膜装置２００によって、前記したプラズマ処理、およびトレンチ部への絶縁膜の埋め込みを連続的に行う。
【００４９】
まず、図６（Ｄ）を参照するに、本工程ではプラズマ処理を行うことで、次の図６（Ｅ）の工程において形成されるシリコン酸化膜７と、当該シリコン酸化膜７が形成される下地となる膜との密着性を向上させることができる。
【００５０】
本工程では、前記したように前記成膜装置２００を用いてプラズマ処理を行う事ができる。以下図４に示した成膜装置２００の説明に基づき、説明する。（以下本実施例中同じ。）
前記したプラズマ処理の条件としては、前記ノズル２０８より、Ｏ2／Ｈｅガスをそれぞれ８０／５００ｓｃｃｍ導入し、プラズマを励起するために前記コイル２０３に印加する前記プラズマ励起高周波電力を２４００Ｗとする。ここで導入される、処理ガスであるＯ2とＨｅが解離して酸素イオン（Ｏ+）、酸素ラジカル（Ｏ*）やヘリウムイオン（Ｈｅ+）、ヘリウムラジカル（Ｈｅ*）などのプラズマ処理のための反応種１０が生成される。
【００５１】
また、その際に、前記基板保持台２０５に接続された前記バイアス高周波電源からバイアス高周波を２０００Ｗ印加する。このため、前記半導体基板１の表面は、バイアスを印加したことにより、セルフバイアス電位となり、前記したプラズマ励起により形成されたイオンを引き寄せて、前記半導体基板１上では、おもに酸素イオンによるスパッタリングが起こることになる。
【００５２】
前記スパッタリングによって、次の図６（Ｅ）に示す工程において形成されるシリコン酸化膜７の下地膜となる前記反射防止膜４の表面がスパッタリングされる。このため、前記反射防止膜４の表面に形成された不純物が混入した表層膜が除去される。
【００５３】
これは、たとえば、前記反射防止膜４上にレジストが形成される工程があるため、特に狭ピッチ、高アスペクト比なトレンチ部において、レジストの残渣物や、レジスト現像のエッチング液中の成分が残留して表面層を形成する場合がある。
【００５４】
さらに、図５（Ｃ）において前記した、前記熱酸化膜６の形成およびＨＦのウェットエッチングによるエッチバック工程においては前記半導体基板１を大気中に曝すことになり、さらにＨＦ（フッ酸）もしくはＢＨＦ（バッファードフッ酸）によるウェット工程を経なければならない。そのため、大気中もしくはウェット処理において吸湿した水素が取り込まれ、もしくはこれらの処理において水素や不純物がとりこまれた自然酸化膜を含む表面層が前記反射防止膜４上に形成されてしまう可能性がある。
【００５５】
このような表面層が形成されることが、シリコン酸化膜との密着性を低下させる原因の一つとなっていると考えられる。
【００５６】
本工程においては、前記したような表面層をスパッタエッチングする処理によって除去して、前記反射防止膜４とシリコン酸化膜との密着性を向上させることが可能となる。
【００５７】
また、本工程はスパッタリングによって表面を荒らして、形成されるシリコン酸化膜との接触面積を増加させて密着力を向上させる効果もある。
【００５８】
また、前記したような表面層の形成や、表面層の除去によるシリコン酸化膜との密着性の向上の効果は、前記酸化膜６においても同様であり、トレンチ部の内壁とシリコン酸化膜との密着性も同様に向上させることができる。
【００５９】
また、前記した高密度プラズマによって解離して生成された前記反応種１０の中にはシリコンと非常に反応しやすい酸素イオンと酸素ラジカルが存在するため、スパッタリングによって発生したシリコンのダングリングボンドが、酸素によって終端され、強固で安定なＳｉ−Ｏ結合が形成される。そのため、次のシリコン酸化膜形成時に当該シリコン酸化膜の初期層と密着性が良好であるという効果もある。
【００６０】
前記したスパッタリングの効果を十分得るためには、高密度プラズマによって処理ガスの解離を進行させて十分なイオンを生成する必要がある。そのために、プラズマ励起高周波電力は２０００〜４５００Ｗ程度投入する必要が有る。
【００６１】
同様に、発生したイオンが十分にスパッタリング効果を奏するための、前記バイアス高周波電力は１５００〜３０００Ｗ程度が適切である。前記バイアス高周波電力に上限を設けているのは、スパッタリングが進行しすぎてしまうことを防ぐ必要があるからである。
【００６２】
また、前記した表面層のスパッタリングは、プラズマ励起により形成される前記反応種１０のうち、おもに酸素イオンによって行われる。しかし、スパッタエッチの量は小さいが、ヘリウムイオンによっても生じる。また、本工程においては処理ガスとして酸素とヘリウムを用いているが、後述する、図６（Ｅ）に示す絶縁膜の埋め込み工程と、ＳｉＨ4を除いて同じガスを用いているため、ガス供給設備のガスラインなどを共通化してコストを削減できる。
【００６３】
また、酸素とヘリウムの流量も次の絶縁膜の埋め込み工程と共通とすることで前記成膜装置２００の処理空間２０９の圧力の変動やプラズマの状態の変化を最小限に抑えることができ、パーティクルの発生の抑制に効果がある。
【００６４】
また、前記したプラズマ処理の処理ガスの例として酸素およびヘリウムを例にとったが、例えば処理ガスとしてアルゴン、Ｎ2、Ｎ2Ｏなどを用いた場合も同様の効果を得ることが可能である。
【００６５】
前記したプラズマ処理は４．５秒以上行うことでその効果が顕著になる。しかし、プラズマ処理の時間が長すぎると、スパッタエッチングによって削られる膜の量が多くなりすぎてしまうため、例えばＳＴＩのトレンチの形状が変化して開口部が大きくなってしまう。そのため、本発明によるプラズマ処理は４．５〜３０秒程度で最も適切な効果を奏する。
【００６６】
次に、図６（Ｅ）においてトレンチ部へのシリコン酸化膜１０７の埋め込みを行って、トレンチ部への素子分離絶縁膜の形成を行う。この場合、前記したように、ＨＤＰ−ＣＶＤ装置である前記成膜装置２００を用いて図６（Ｄ）に示したプラズマ処理の工程に続いて連続的に行う。特に前記処理空間２０９の真空度およびプラズマ励起状態を維持したまま連続的に行う事が、形成される前記シリコン酸化膜１０７の密着性を向上させるために重要である。
【００６７】
これは、図６（Ｄ）の工程において、表面層を除去した後で、大気に曝す、もしくは時間経過によって前記反射防止膜４および熱酸化膜６の表面が汚染されることを防止するためである。
【００６８】
本工程においては、前記ノズル２０８より、ＳｉＨ4／Ｏ2／Ｈｅガスをそれぞれ６０／８０／５００ｓｃｃｍ導入し、プラズマを励起するために前記コイル２０３に印加する前記プラズマ励起高周波電力を２４００Ｗ、前記基板保持台２０５に接続された前記バイアス高周波電源からバイアス高周波を２０００Ｗ印加する。すなわち、前記した図６（Ｄ）の状態に、さらにＳｉＨ4を８０ｓｃｃｍ導入すればよい。
【００６９】
導入されたガスは、高密度プラズマにより解離され、それぞれイオン、ラジカルなどが生成されるが、前記したように基板保持台にバイアス高周波が印加されているため、おもにイオンが前記半導体基板１に引き寄せられる。そのため、イオンによる反応が支配的な、すなわち指向性の強い成膜が行われる。
【００７０】
その結果、２５０ｎｍ以下の狭スペースで、アスペクト比２以上のトレンチ部のボトム部分からボイドが発生することなく、良好な埋め込み性でシリコン酸化膜を埋め込むことができる。
【００７１】
また、現在用いられているトレンチ幅は将来半導体装置の高集積化に伴い、狭くなり、アスペクト比は高くなる傾向にある。現状のリソグラフィ技術の限界から、トレンチ部の幅は７０ｎｍ〜１００ｎｍ程度が最小と考えられ、このようなトレンチ部の埋め込みの場合まで本技術の適用される可能性がある。また、リソグラフィ技術の進化により、さらに狭スペース化が可能となった場合にはさらに狭スペース化のトレンチ部に適用する可能性がある。
【００７２】
アスペクト比の場合もトレンチ部の幅と同様に現状のアスペクト比より高くなる傾向にあり、集積度の向上の要求に合わせてさらに微細化が進み、アスペクト比は３〜４程度、さらにはそれ以上のトレンチ部の埋め込みに本技術が適用される可能性がある。
【００７３】
また、成膜中のトレンチ開口部付近の膜成長速度は一般的に速く、開口部が塞がってボイドが発生する場合があるが、高密度プラズマにより十分なイオンが生成されており、また前記したバイアス高周波によるイオンの引き込みによって酸素イオン、ヘリウムイオンなどのスパッタリング効果によって開口部付近のスパッタリング速度が速いために開口部が塞がれずにボイドが発生することを防止する効果がある。
【００７４】
また、前記した図６（Ｄ）のプラズマ処理によって、前記反射防止膜４および熱酸化膜６の表面が清浄に保たれているため、形成されるシリコン酸化膜１０７の密着力が強固となる。
【００７５】
次に、図６（Ｆ）において、図６（Ｅ）の工程において形成したシリコン酸化膜７を、前記熱窒化膜３をストッパとしてＣＭＰ（化学機械研磨）によって研削する。
【００７６】
次に、図７（Ｇ）において、リン酸を用いたウェットエッチング処理によって前記熱窒化膜３を除去して、素子分離構造形成工程が完了して、トレンチ部に埋め込まれた素子分離絶縁膜である前記シリコン酸化膜７によって分離された素子形成領域ａ１〜ａ３が形成される。この場合、前記シリコン酸化膜７の密着性が良好であるため、前記シリコン酸化膜７の膜剥がれが発生せず、それに伴うフレーク、パーティクルなどが発生することなく、さらに高密度プラズマを用いて高アスペクト比のトレンチ部にボイドフリーでシリコン酸化膜の埋め込みを行って、素子分離領域の形成を行うことが可能となっている。
【００７７】
なお、図７（Ｇ）で示した工程の後に、形成された素子形成領域ａ１〜ａ３に例えばＭＯＳトランジスタやバイポーラトランジスタなどの任意の半導体素子や、これら半導体素子に接続する配線が形成される配線層やメモリセルなどを形成して半導体装置となる。本発明による素子分離構造の形成方法は、さまざまな半導体装置の製造に用いることが可能である。
【００７８】
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【００７９】
例えば、前記した図５（Ｃ）におけるトレンチ部内壁への熱酸化膜６の形成、およびエッチバックの工程が変更になり、トレンチ部内壁に異なる種類の膜が形成された場合や、エッチバックの方法が変更または省略された場合、またトレンチ部内壁への成膜工程が省略された場合にも、本発明のプラズマ処理は、実施例中に記述した場合と同様に適用可能であり、形成されるシリコン酸化膜の密着性向上の効果がある。
【００８０】
また、半導体基板のエッジ部分の膜剥がれなどにも本発明によるプラズマ処理を適用することが可能である。
【００８１】
例えば、ウェハエッジ部において、ツメ状のクランプを用いた装置によって成膜・もしくはエッチングがされた場合、当該クランプが存在することによって成膜もしくはエッチングがされない部分、もしくはクランプ部からの熱伝導により、ウェハ温度が局所的に低下して膜質が著しく低下してしまう部分が存在する場合がある。
【００８２】
このような場合、前記した成膜・エッチングがなされない部分や膜質が低下している部分は、膜剥がれの原因となる場合がある。
【００８３】
このような場合に本発明によるプラズマ処理を行うことで、当該プラズマ処理に続く成膜によってなされる膜の密着性を確保して、膜剥がれによるフレークやパーティクルの発生を抑制することができる。
【００８４】
このように、様々な場面でのプラズマ処理による膜の密着性の確保を行う事が可能となる。
【００８５】
（付記１）  半導体基板に素子分離のためのトレンチ部を形成するエッチング工程と、
前記トレンチ部に絶縁膜を埋め込む、埋め込み工程とを有する素子分構造形成方法であって、
前記埋め込み工程の前に、前記絶縁膜を形成する面をプラズマ処理する表面処理工程を設けたことを特徴とする素子分離構造形成方法。（１）
（付記２）  前記エッチング工程と前記表面処理工程の間に、前記トレンチ部内壁に酸化膜を形成する熱酸化工程を設けたことを特徴とする付記１記載の素子分離構造形成方法。（２）
（付記３）  前記熱酸化工程と前記表面処理工程の間に、前記酸化膜のエッチバック工程を設けたことを特徴とする付記２記載の素子分離構造形成方法。
【００８６】
（付記４）  前記エッチバック工程は、ウェットエッチング処理であることを特徴とする付記３記載の素子分離構造形成方法。
【００８７】
（付記５）  前記プラズマ処理は、前記エッチバック工程後の前記絶縁膜が形成される面に対して行われることを特徴とする付記３または４記載の素子分離構造形成方法。
【００８８】
（付記６）  前記トレンチ部の幅が２５０ｎｍ以下であることを特徴とする付記１〜５のうち、いずれか１項記載の素子分離構造形成方法。（３）
（付記７）  前記トレンチ部のアスペクト比が２以上であることを特徴とする付記６記載の素子分離構造形成方法。（４）
（付記８）  前記埋め込み工程はＨＤＰ（高密度プラズマ）−ＣＶＤ装置で行われることを特徴とする付記１〜７のうち、いずれか１項記載の素子分離構造形成方法。（５）
（付記９）  前記表面処理工程は、ＨＤＰ−ＣＶＤ装置で行われることを特徴とする付記１〜８のうち、いずれか１項記載の素子分離構造形成方法。（６）
（付記１０）  前記表面処理工程と前記埋め込み工程は連続的に行われることを特徴とする付記１〜９のうち、いずれか１項記載の素子分離構造形成方法。（７）
（付記１１）  前記表面処理工程における、前記ＨＤＰ−ＣＶＤ装置のプラズマ励起高周波の電力は２０００〜４５００Ｗであることを特徴とする付記９または１０記載の素子分離構造形成方法。
【００８９】
（付記１２）  前記表面処理工程において、前記半導体基板を保持する前記ＨＤＰ−ＣＶＤ装置の基板保持台に高周波バイアスが印加されていることを特徴とする付記９〜１１記載の素子分離構造形成方法。（８）
（付記１３）  前記高周波バイアスの電力は１５００〜３０００Ｗであることを特徴とする付記１２記載の素子分離構造形成方法。
【００９０】
（付記１４）  前記表面処理工程のプラズマ処理において、処理ガスはＯ2を含むことを特徴とする付記１〜１３のうち、いずれか１項記載の素子分離構造形成方法。（９）
（付記１５）  前記処理ガスはＨｅを含むことを特徴とする付記１４記載の素子分離構造形成方法。
【００９１】
（付記１６）  付記１〜１５のうち、いずれか１記載の素子分離構造形成方法を用いた半導体装置の製造方法。（１０）
【発明の効果】
本発明によれば、素子分離構造形成の絶縁膜の埋め込みの前に、半導体基板をプラズマ処理することにより、前記絶縁膜の密着性を向上させて膜剥がれの無い安定した構造の素子分離構造の形成を行うことが可能となった。
【００９２】
前記半導体基板をプラズマ処理することにより、前記絶縁膜が形成される面が前記プラズマ中に存在するイオンのスパッタリング効果により、表面に付着する汚染物質や残留物質が除去されるので、前記絶縁膜の密着力が向上すると推察される。
【００９３】
さらに処理ガスに酸素が含まれる場合は、酸素イオン、酸素ラジカルにより表面が改質されるので、さらに密着力が向上すると推察される。
【００９４】
また、前記素子分離構造の形成方法によって微細な素子分離構造の形成が可能となるため、狭ピッチ、高アスペクト比の素子分離構造を形成することが可能となり、当該素子分離構造を用いた高集積度でより高性能の半導体装置の製造が可能となった。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は、従来の素子分離構造の形成方法を示した図（その１）である。
【図２】（Ｄ）〜（Ｆ）は、従来の素子分離構造の形成方法を示した図（その２）である。
【図３】（Ａ）〜（Ｂ）は、従来の素子分離構造の形成において発生した膜剥がれが発生したことによる不良箇所のＳＥＭ写真である。
【図４】本発明によるプラズマ処理および絶縁膜のトレンチ部への埋め込みをおこなう成膜装置の概略図である。
【図５】（Ａ）〜（Ｃ）は、本発明による素子分離構造の形成方法を示した図（その１）である。
【図６】（Ｄ）〜（Ｆ）は、本発明による素子分離構造の形成方法を示した図（その２）である。
【図７】（Ｇ）は、本発明による素子分離構造の形成方法を示した図（その３）である。
【符号の説明】
１，１０１  半導体基板
２，１０２  初期熱酸化膜
３，１０３  熱窒化膜
４，１０４  反射防止膜
５，１０５  トレンチ部
６，１０６  熱酸化膜
７，１０７  シリコン酸化膜
１０  反応種
１０８  フレーク
１０９  空洞部
２００  成膜装置
２０１  処理容器
２０２  誘電体
２０３  コイル
２０４  プラズマ励起高周波電源
２０５  基板保持台
２０６  バイアス高周波電源
２０７  排気手段
２０８  ノズル
２０９  処理空間
【図１】
2004207280.tif 000003
【図２】
2004207280.tif 000004
【図３】
2004207280.tif 000005
【図４】
2004207280.tif 000006
【図５】
2004207280.tif 000007
【図６】
2004207280.tif 000008
【図７】
2004207280.tif 000009