(57)【要約】　　　（修正有）【課題】半導体デバイス用のキャパシタ及びその製造方法並びにこのキャパシタを用いる電子デバイスを提供する。【解決手段】白金族元素よりなる上部電極５０及び下部電極４６と、前記上部電極と下部電極との間に形成された誘電体薄膜４８と、前記下部電極と誘電体薄膜との間に形成され、３族、４族または１３族の金属酸化物よりなるバッファ層４７とを備えることを特徴とするキャパシタ５２。この構成にすることにより、誘電体薄膜の形成時にＯ３などの強い酸化剤を用いて単原子層蒸着を行っても下部電極であるＲｕ電極の酸化が抑えられ、さらに電極の変形及び誘電体薄膜の特性の劣化を防止できるため、高集積度のメモリにおいて要求される優れた電気的な特性を有する誘電体特性が確保でき、ＤＲＡＭなどの電子デバイスにも応用できる。【選択図】　　　　図４Ｃ
2004006678.tif 000002
【特許請求の範囲】
【請求項１】
白金族元素で構成される上部電極及び下部電極と、
前記上部電極と前記下部電極との間に形成された誘電体薄膜と、
前記下部電極と前記誘電体薄膜との間に形成され、３族、４族または１３族の金属酸化物で構成されるバッファ層と、
を備えることを特徴とする半導体デバイス用のキャパシタ。
【請求項２】
前記３族、４族または１３族の金属酸化物は、ＴｉＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５及びＨｆＯ２からなる群から選ばれた少なくとも１種で構成されることを特徴とする請求項１に記載の半導体デバイス用のキャパシタ。
【請求項３】
前記誘電体薄膜は、ＳｒＴｉＯ３、ＢａＴｉＯ３またはＰｂ（Ｚｒ，Ｔｉ）Ｏ３なる群から選ばれた少なくとも１種で構成されることを特徴とする請求項１に記載の半導体デバイス用のキャパシタ。
【請求項４】
前記白金族元素は、ルテニウム、オスミウム、イリジウム及び白金からなる群から選ばれた少なくとも１種で構成されることを特徴とする請求項１に記載の半導体デバイス用のキャパシタ。
【請求項５】
（ａ−１）白金族元素で構成される下部電極の上に、バッファ層形成用の前駆体を用いて単原子層蒸着を行い、バッファ層を形成する段階と、
（ｂ−１）前記バッファ層の上に誘電体薄膜形成用の前駆体を用いて単原子層蒸着を行い、誘電体薄膜を形成する段階と、
（ｃ−１）前記誘電体薄膜の上に白金族元素で構成される上部電極を形成する段階と、
を備えることを特徴とする半導体デバイス用のキャパシタの製造方法。
【請求項６】
前記段階（ａ−１）において、バッファ層形成用の前駆体は、Ｔｉ（ｉ−ＯＰｒ）２（ｔｍｈｄ）２、Ａｌ（ＣＨ３）３またはＨｆ（ＯＢｕ）４からなる群から選ばれた少なくとも１種で構成されることを特徴とする請求項５に記載の半導体装置のキャパシタの製造方法。
【請求項７】
前記段階（ａ−１）において、単原子層蒸着の温度は、２００〜５００℃であることを特徴とする請求項５に記載の半導体デバイス用のキャパシタの製造方法。
【請求項８】
前記誘電体薄膜形成用の前駆体は、Ｓｒ（ｔｍｄｈ）２、Ｓｒ（ｍｅｔｈｄ）２、ＴｉＯ（ｔｍｈｄ）２及びＴｉ（ｉ−ＯＰｒ）２（ｔｍｈｄ）２からなる群から選ばれた少なくとも１種で構成されることを特徴とする請求項５に記載の半導体デバイス用のキャパシタの製造方法。
【請求項９】
（ａ−２）白金族元素で構成される下部電極の上面に一酸化炭素ＣＯを吸着させる段階と、
（ｂ−２）前記下部電極を還元雰囲気下に設置し、格子酸素を生成する段階と、
（ｃ−２）前記格子酸素を用い、且つ、誘電体薄膜形成用の前駆体を用いて原子層蒸着を行い、誘電体薄膜を形成する段階と、
（ｄ−２）前記誘電体薄膜の上に白金族元素で構成される上部電極を形成する段階と、
を備えることを特徴とする半導体デバイス用のキャパシタの製造方法。
【請求項１０】
前記誘電体薄膜形成用の前駆体は、Ｓｒ（ｔｍｄｈ）２、Ｓｒ（ｍｅｔｈｄ）２、ＴｉＯ（ｔｍｈｄ）２及びＴｉ（ｉ−ＯＰｒ）２（ｔｍｈｄ）２からなる群から選ばれた少なくとも１種で構成されることを特徴とする請求項９に記載の半導体デバイス用のキャパシタの製造方法。
【請求項１１】
前記段階（ｂ−２）において、還元雰囲気下における処理温度は、１００〜５００℃であることを特徴とする請求項９に記載の半導体装置のキャパシタの製造方法。
【請求項１２】
白金族元素で構成される上部電極及び下部電極と、
前記上部電極と前記下部電極との間に形成された誘電体薄膜と、
前記下部電極と前記誘電体薄膜との間に形成され、３族、４族または１３族の金属酸化物で構成されるバッファ層と、
を備えることを特徴とするキャパシタを用いる電子デバイス。
【請求項１３】
前記３族、４族または１３族の金属酸化物は、ＴｉＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５及びＨｆＯ２からなる群から選ばれた少なくとも１種で構成されることを特徴とする請求項１２に記載の電子デバイス。
【請求項１４】
前記誘電体薄膜は、ＳｒＴｉＯ３、ＢａＴｉＯ３またはＰｂ（Ｚｒ，Ｔｉ）Ｏ３なる群から選ばれた少なくとも１種で構成されることを特徴とする請求項１２に記載の電子デバイス。
【請求項１５】
前記白金族元素は、ルテニウム、オスミウム、イリジウム及び白金からなる群から選ばれた少なくとも１種で構成されることを特徴とする請求項１２に記載の電子デバイス。
【請求項１６】
ダイナミックランダムアクセスメモリＤＲＡＭまたは不揮発性メモリＦＲＡＭであることを特徴とする請求項１２に記載の電子デバイス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体デバイス用のキャパシタに係り、より詳細には、白金族元素で構成される上部電極及び下部電極と、前記上部電極と前記下部電極との間に形成された誘電体薄膜と、前記下部電極と前記誘電体薄膜との間に形成され、３族、４族または１３族の金属酸化物で構成されるバッファ層とを備えることを特徴とするキャパシタにおいて、誘電体薄膜の形成時に電極形成用の物質の酸化が効率よく抑えられた半導体デバイス用のキャパシタ及びその製造方法並びに該キャパシタを用いる電子デバイスに関する。
【０００２】
【従来の技術】
メモリの集積度が高くなるに伴い、データ記憶装置の単位セルのサイズ及びキャパシタの面積がますます小さくなってきている。このため、限られた面積に大きな静電容量を有するキャパシタを実現するために高誘電率のキャパシタ用誘電体を使おうとする研究が続いてきており、その結果、ＳｉＯ２、Ｓｉ３Ｎ４などの低誘電物質より高い誘電率を持つ酸化タンタル（Ｔａ２Ｏ５）やチタン酸ストロンチウム（ＳｒＴｉＯ３）などの高誘電物質に対する必要性が高まりつつある。
【０００３】
しかし、このような高誘電物質を使用するとしても、高容量のキャパシタを実現するためには、３次元構造のキャパシタが必要となる。このため、単原子層蒸着法（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）が用いられている。
【０００４】
ＡＬＤ法は、まず、前駆体である有機金属化合物を基板上に化学的に吸着させた後、これを酸化雰囲気下で処理して目的とする金属酸化物誘電体薄膜を得る方法である。この方法は、時分割で前駆体及び酸化剤が導入され、強い酸化剤で前駆体の有機物が除去できるため、非常に有利である。
【０００５】
しかしながら、単原子層の蒸着に際し、誘電体薄膜の下部電極がＲｕのように酸化し易い物質よりなる場合には、後記する図１に示すように、Ｒｕ電極に変形が起きて誘電体薄膜の特性が劣化する。それゆえ、このような誘電体薄膜では、高度に集積化することが困難になる。
【０００６】
図１は、従来の技術によるＯ３の単原子層蒸着（ＡＬＤ）を用いて、Ｒｕ下部電極の上にＳｒＴｉＯ３薄膜を形成したキャパシタの断面構造を示す写真である。図１に示すように、キャパシタにおいて、Ｒｕ下部電極の突出現象が生じるということが確かめられる。
【０００７】
図２は、図１に示すキャパシタで使われるＲｕの活性度の温度依存性を示すグラフである。図２に示すように、Ｒｕは、酸素が存在する環境では、ＲｕＯ２またはＲｕＯ４に変わり易く、これによりＲｕ電極の変形が発生する。
【０００８】
【発明が解決しようとする課題】
本発明は、前記問題点を解決するためになされたものであって、その第１の目的は、誘電体薄膜の形成時に電極形成用の物質の酸化が効率よく抑えられた半導体デバイス用のキャパシタを提供することである。
【０００９】
また、本発明の第２の目的は、前記問題点を解決して、誘電体薄膜の形成時に電極形成用の物質の酸化を効率よく抑えることができる半導体デバイス用のキャパシタの製造方法を提供することである
【００１０】
さらに、本発明の第３の目的は、前記キャパシタを用いて、誘電体薄膜の高度な集積化が可能になる電子デバイスを提供することである。
【００１１】
【課題を解決するための手段】
（１）前記目的を達成するための本発明に係る半導体デバイス用のキャパシタは、白金族元素で構成される上部電極及び下部電極と、前記上部電極と前記下部電極との間に形成された誘電体薄膜と、
前記下部電極と前記誘電体薄膜との間に形成され、３族、４族または１３族の金属酸化物で構成されるバッファ層とを備えて構成される。
【００１２】
（２）本発明は、前記半導体デバイス用のキャパシタにおいて、前記３族、４族または１３族の金属酸化物が、ＴｉＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５及びＨｆＯ２からなる群から選ばれた少なくとも１種で構成されることが望ましい。
【００１３】
（３）本発明は、前記半導体デバイス用のキャパシタにおいて、前記誘電体薄膜が、ＳｒＴｉＯ３、ＢａＴｉＯ３またはＰｂ（Ｚｒ，Ｔｉ）Ｏ３なる群から選ばれた少なくとも１種で構成されることが望ましい。
【００１４】
（４）本発明は、前記半導体デバイス用のキャパシタにおいて、前記白金族元素が、ルテニウム、オスミウム、イリジウム及び白金からなる群から選ばれた少なくとも１種で構成されることが望ましい。
【００１５】
（５）また、前記目的を達成するための本発明に係る第１の態様の半導体デバイス用のキャパシタの製造方法は、（ａ−１）白金族元素で構成される下部電極の上に、バッファ層形成用の前駆体を用いて単原子層蒸着を行い、バッファ層を形成する段階と、（ｂ−１）前記バッファ層の上に誘電体薄膜形成用の前駆体を用いて単原子層蒸着を行い、誘電体薄膜を形成する段階と、（ｃ−１）前記誘電体薄膜の上に白金族元素で構成される上部電極を形成する段階とを備えて構成される。
【００１６】
（６）本発明は、前記本発明に係る第１の態様の半導体デバイス用のキャパシタ製造方法において、前記段階（ａ−１）で、バッファ層形成用の前駆体が、Ｔｉ（ｉ−ＯＰｒ）２（ｔｍｈｄ）２、Ａｌ（ＣＨ３）３またはＨｆ（ＯＢｕ）４からなる群から選ばれた少なくとも１種で構成されることが望ましい。なお、本明細書において、前記ｉ−ＯＰｒは、イソプロポキシ（ｉｓｏｐｒｏｐｏｘｙ）、前記ｔｍｈｄは、テトラメチルヘプタンジオネート（ｔｅｔｒａｍｅｔｈｙｌｈｅｐｔａｎｅｄｉｏｎａｔｅ）、及び前記ＯＢｕはブトキシ（ｂｕｔｏｘｙ）を意味する。
【００１７】
（７）本発明は、前記前記本発明に係る第１の態様の半導体デバイス用のキャパシタ製造方法において、前記段階（ａ−１）で、単原子層蒸着の温度が、２００〜５００℃であることが望ましい。
【００１８】
（８）本発明は、前記前記本発明に係る第１の態様の半導体デバイス用のキャパシタ製造方法において、前記誘電体薄膜形成用の前駆体が、Ｓｒ（ｔｍｄｈ）２、Ｓｒ（ｍｅｔｈｄ）２、ＴｉＯ（ｔｍｈｄ）２及びＴｉ（ｉ−ＯＰｒ）２（ｔｍｈｄ）２からなる群から選ばれた少なくとも１種で構成されることが望ましい。なお、本明細書において、前記ｍｅｔｈｄは、メトキシエトキシテトラメチルヘプタンジオネート（ｍｅｔｈｏｘｙｅｔｈｏｘｙｔｅｔｒａｍｅｔｈｙｌｈｅｐｔａｎｅｄｉｏｎａｔｅ）を意味する。
【００１９】
（９）前記目的を達成するための本発明に係る第２の態様の半導体デバイス用のキャパシタの製造方法は、（ａ−２）白金族元素で構成される下部電極の上面に一酸化炭素ＣＯを吸着させる段階と、（ｂ−２）前記下部電極を還元雰囲気下に設置し、格子酸素を生成する段階と、（ｃ−２）前記格子酸素を用い、且つ、誘電体薄膜形成用の前駆体を用いて原子層蒸着を行い、誘電体薄膜を形成する段階と、（ｄ−２）前記誘電体薄膜の上に白金族元素で構成される上部電極を形成する段階とを備えて構成される。
【００２０】
（１０）本発明は、前記本発明に係る第２の態様の半導体デバイス用のキャパシタ製造方法において、前記誘電体薄膜形成用の前駆体が、Ｓｒ（ｔｍｄｈ）２、Ｓｒ（ｍｅｔｈｄ）２、ＴｉＯ（ｔｍｈｄ）２及びＴｉ（ｉ−ＯＰｒ）２（ｔｍｈｄ）２からなる群から選ばれた少なくとも１種で構成されることが望ましい。
【００２１】
（１１）本発明は、前記本発明に係る第２の態様の半導体デバイス用のキャパシタ製造方法において、前記段階（ｂ−２）で、還元雰囲気下における処理温度が、１００〜５００℃であることが望ましい。
【００２２】
（１２）前記目的を達成するための本発明に係る電子デバイスは、白金族元素で構成される上部電極及び下部電極と、前記上部電極と前記下部電極との間に形成された誘電体薄膜と、前記下部電極と前記誘電体薄膜との間に形成され、３族、４族または１３族の金属酸化物で構成されるバッファ層とを備えたキャパシタで構成される。
【００２３】
（１３）本発明は、前記電子デバイスにおいて、前記３族、４族または１３族の金属酸化物が、ＴｉＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５及びＨｆＯ２からなる群から選ばれた少なくとも１種で構成されることが望ましい。
【００２４】
（１４）本発明は、前記電子デバイスにおいて、前記誘電体薄膜が、ＳｒＴｉＯ３、ＢａＴｉＯ３またはＰｂ（Ｚｒ，Ｔｉ）Ｏ３なる群から選ばれた少なくとも１種で構成されることが望ましい。
【００２５】
（１５）本発明は、前記電子デバイスにおいて、前記白金族元素が、ルテニウム、オスミウム、イリジウム及び白金からなる群から選ばれた少なくとも１種で構成されることが望ましい。
【００２６】
（１６）本発明は、前記電子デバイスが、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）または不揮発性メモリ（ＦＲＡＭ）であることが望ましい。
【００２７】
【発明の実施の形態】
以下、添付した図面に基づき、本発明に係る半導体デバイス用のキャパシタの好ましい実施形態の各構成及び動作及び装置前記本発明に係る半導体デバイス用のキャパシタの製造方法並びに前記キャパシタを用いる電子デバイスについて詳細に説明する。
【００２８】
本発明において、誘電体薄膜の形成時に、電極の形成物質である白金族元素、特に、Ｒｕの酸化を防ぐために、前記誘電体薄膜と前記電極との間にバッファ層を形成する。ここで、前記バッファ層は、３族、４族または１３族の金属酸化物で構成され、ＴｉＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５及びＨｆＯ２からなる群から選ばれた少なくとも１種で構成されることが望ましい。このようなバッファ層は、バッファ層形成用の前駆体の単原子蒸着により形成できる。前記バッファ層形成用の前駆体としては、基板に吸着して副生成物を生成しない材料が好ましく、具体的には配位子が小さい、あるいは基板への吸着時に容易に分解する有機金属化合物を使用することが望ましい。このような前記前駆体用の材料を用いて、前記電極の上部に充填密度の高い単原子層を形成することができる。
【００２９】
前記バッファ層としてＴｉＯ２膜を形成しようとする場合には、バッファ層形成用の金属前駆体として、Ｔｉ（ｉ−ＯＰｒ）４またはＴｉ（ｉ−ＯＰｒ）２を使用し、Ａｌ２Ｏ３膜を形成しようとする場合には、Ａｌ（ＣＨ３）３またはＡｌＣｌ３を使用し、Ｔａ２Ｏ５を形成しようとする場合には、Ｔａ（ＯＥｔ）５を使用し、そしてＨｆＯ２膜を形成しようとする場合にはＨｆＣｌ４またはＨｆ（ＯＢｕ）４などを使用することが望ましい。なお、ここで、ＯＥｔは、エトキシ（ｅｔｈｏｘｙ）を意味する。
【００３０】
そして、電極上に充填密度の高い原子層を形成すれば、誘電体薄膜の形成時にＲｕ電極の表面がＯ３またはＯ２と直接的に接触しなくなり、電極の酸化による電極の変形及び誘電体薄膜の特性劣化の問題は未然に防ぐことができる。
【００３１】
前記バッファ層形成用の前記前駆体の単原子層蒸着の温度は、各前駆体の特性により異なるが、２００〜５００℃であることが望ましい。もし、前記蒸着温度が２００℃未満である場合には、酸化剤として使われるＯ３との反応性が低下し、一方、５００℃を超える場合には、ＡＬＤ法では、前駆体が分解し、前記バッファ層が形成されなくなる。
【００３２】
以下、本発明に係るある半導体デバイス用のキャパシタの製造方法の望ましい１つの実施形態について詳細に説明する。
【００３３】
まず、白金族元素を用いて下部電極を形成する。この時、白金族元素としては、Ｒｕ、Ｏｓ、Ｉｒ及びＰｔからなる群から選ばれた少なくとも１種で構成されることが望ましい。
【００３４】
つぎに、前記下部電極の上にバッファ層形成用の前駆体を用いて単原子層蒸着を行い、バッファ層を形成する。
【００３５】
そして、この前記バッファ層の上に誘電体薄膜形成用の前駆体を用いた原子層蒸着を行い、誘電体薄膜を形成する。ここで、前記誘電体薄膜は、ＳｒＴｉＯ３、ＢａＴｉＯ３、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３からなる群から選ばれた少なくとも１種で構成されることが望ましい。ここで、前記誘電体薄膜がＳｒＴｉＯ３である場合には、Ｓｒ源として、Ｓｒ（ｔｍｄｈ）２またはＳｒ（ｍｅｔｈｄ）２を用い、一方、Ｔｉ源として、ＴｉＯ（ｔｍｈｄ）２またはＴｉ（ｉ−ＯＰｒ）２（ｔｍｈｄ）２を用いて、これらを組み合わせて混合することにより、前記誘電体薄膜を形成するための原料とする。つぎに、酸素ガスまたは熱源を用いて単原子層蒸着を行う。この時、単原子層蒸着の温度は、３００〜５００℃であることが望ましい。
【００３６】
それから、前記誘電体薄膜の上に白金族元素を用いて、上部電極を形成することにより、本発明の半導体デバイス用のキャパシタが完成する。
【００３７】
また、本発明において、誘電体薄膜の形成時に使われる酸化剤として、電極形成用の物質内に吸着された一酸化炭素（ＣＯ）から得られる格子酸素を用いることができる。
【００３８】
図３は、本発明に係る半導体デバイス用のキャパシタの製造方法において、Ｒｕ電極を用いた場合に格子酸素を生成する過程を模式的に示す図面である。図３に示すように、まず、ＣＯが、還元雰囲気下でＲｕ電極上に吸着する。そして、ＣＯの炭素がＣＨ４として除去されるため、Ｒｕ電極の表面には格子酸素のみが残る。この格子酸素を酸化剤として用いて、誘電体薄膜が、後続するプロセスの単原子層蒸着により形成される。
【００３９】
つぎに、本発明に係る半導体デバイス用のキャパシタの製造方法において、前記格子酸素を用いてキャパシタを製造する方法を詳細に説明する。
【００４０】
まず、白金族元素で構成される下部電極の上面にＣＯを吸着させる。つぎに、前記のＣＯが吸着した下部電極を還元雰囲気下に設置して、格子酸素を生成させる。この時、還元雰囲気下における処理温度は、１００〜５００℃に保持されることが望ましい。これは、前記処理温度が１００℃未満である場合には、ＣＯの還元反応が困難であり、一方、５００℃を超える場合には、ＣＯが、初めに、前記下部電極の表面から脱着してしまうからである。ここで、還元雰囲気は、水素などの還元性ガスを用いて作ることができる。
【００４１】
つぎに、前記格子酸素を用い、且つ、誘電体薄膜形成用の前駆体を用いて原子層の蒸着を行い、誘電体薄膜を形成する。ここで、誘電体薄膜の形成材料及びその形成方法は、前記した通りである。
【００４２】
そして、本発明に係る半導体デバイスのキャパシタが、前記誘電体薄膜の上に白金族元素で構成される上部電極を形成することにより完成する。
【００４３】
前記キャパシタは、各種の電子デバイスに適用できる。このような電子デバイスの具体例としては、ＤＲＡＭ素子やＦＲＡＭ素子が挙げられる。
【００４４】
図４Ａから図４Ｃは、本発明に係る実施形態のキャパシタを用いた各種メモリ素子の構造を模式的に示す断面図である。なお、図４Ａから図４Ｃにおいて、同一符号には同一の構成要素を対応させてある。すなわち、符号４０はシリコン基板を、符号４１は活性領域を、符号４２は非活性領域を、符号４３は下部構造を、符号４４はゲート電極を、符号４５はポリシリコン膜を、符号４６は下部電極を、符号４７はＴｉＯ２バッファ層を、符号４８はＳｒＴｉＯ３誘電体薄膜を、符号５０は上部電極を、そして符号５２はキャパシタを、各々示すものとする。
【００４５】
図４Ａは、本発明に係る第１実施形態のキャパシタを用いた単一トランジスタ型メモリ素子の構造を模式的に示す断面図である。また、図４Ｂは、本発明に係る第２実施形態のキャパシタを用いた１Ｔｒ−１Ｃ型メモリ素子の構造を模式的に示す断面図である。そして、図４Ｃは、本発明に係る第３実施形態のキャパシタを用いた１Ｔｒ−１ＣのＣＯＢ型メモリ素子の構造を示す断面図である。
【００４６】
前記図４Ａから図４Ｃにメモリ素子の各種の実施の形態を示したが、誘電体薄膜を用いる他の電子デバイスにも適用可能であるということは言うまでもない。
【００４７】
以下、本発明を以下の各実施形態を挙げて詳細に説明するが、本発明が下記の各実施形態にのみ限定されるものではない。
【００４８】
（第１実施形態）
まず、バッファ層形成用の前駆体として、テトラヒドロフラン（ＴＨＦ）を溶媒とする０．１Ｍ／Ｔｉ（ｉ−ＯＰｒ）２（ｔｍｈｄ）２を含む溶液を用い、酸化剤としてＯ３を用い、約３２５℃において単原子層蒸着を行い、第１のＲｕ電極の上にＴｉＯ２バッファ層を形成した。それから、前記バッファ層の上にＳｒ（ｍｅｔｈｄ）２及びＴｉ（ｉ−ＯＰｒ）２（ｔｍｈｄ）２を前駆体として４００℃で、Ｏ３を酸化剤として用い、単原子層蒸着を行い、ＳｒＴｉＯ３誘電体薄膜を形成した。そして、前記ＳｒＴｉＯ３誘電体薄膜の上にＲｕ電極を形成することにより、第１実施形態のキャパシタを製造した（図４Ａ参照）。
【００４９】
（第２実施形態）
バッファ層形成用の前駆体として、Ａｌ（ＣＨ３）３を用い、酸化剤としてＯ３を用いて約４００℃において原子層の蒸着を行い、Ｒｕ電極の上にＡｌ２Ｏ３バッファ層を形成したことを除いては、前記した、第２実施形態の方法と同様にして、第２実施形態のキャパシタを製造した（図４Ｂ参照）。
【００５０】
（第３実施形態）
Ｒｕ電極の上にＣＯを吸着させた後、これを水素ガス雰囲気下で約４００℃において処理して格子酸素を生成した。つぎに、第１実施形態の方法と同様にしてＳｒＴｉＯ３誘電体薄膜を形成した。つぎに、前記ＳｒＴｉＯ３誘電体薄膜の上にＲｕ電極を形成して、第３実施形態のキャパシタを製造した（図４Ｃ参照）。
【００５１】
図５は、本発明に係る第１実施形態のキャパシタにおけるＲｕ薄膜の上に形成されたＳｒＴｉＯ３薄膜の断面の透過電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）による写真である。図５に示すように、まず、ＳｒＴｉＯ３薄膜の下部にＴｉＯ２バッファ層が形成されており、そして、その下部にＲｕ電極が配置されている。また、Ｒｕ電極の突出による障害はないということが分かる。
【００５２】
図６は、本発明に係る第２実施形態のキャパシタにおけるＲｕ薄膜の上に形成されたＳｒＴｉＯ３薄膜の断面の透過電子顕微鏡（ＴＥＭ）による写真である。図６に示すように、バッファ層を用いることにより、ＳｒＴｉＯ３の蒸着後にもＲｕの酸化による突起や表面粗さの増加が起きなかったということが分かる。
【００５３】
図７Ａ及び図７Ｂは、それぞれ、本発明に係る第３実施形態に基づいて製造されたキャパシタの電気的な特性を測定した結果を示すグラフである。
【００５４】
図７Ａは、本発明に係る第３実施形態に基づいて製造されたキャパシタの電圧と電流密度との関係を示すグラフである。図７Ａにおいて、グラフの□−□のプロットは、電圧を負（−）の値から正（＋）の値に変化させた場合の電流密度の変化を表わし、また、■−■のプロットは、電圧を正（＋）の値から負（−）の値に変化させた場合の電流密度の変化を表わす。
【００５５】
図７Ａに示すように、通常、ＤＲＡＭの規格である１Ｖで１０−７Ａ／ｃｍ２が確保できているということが分かった。
【００５６】
そして、図７Ｂは、本発明に係る第３実施形態に基づいて製造されたキャパシタのバイアス電圧とｔｏｘ（ＳｉＯ２の厚さ）との関係を示すグラフである。図７Ｂにおいて、グラフの□−□のプロットは、ｔｏｘを表わし、■−■のプロットは誘電損失因子であるｔａｎδを表わす。ここで、ｔｏｘは、下記の数式で表わせる。
【００５７】
【数１】
ｔｏｘ＝ＳｉＯ２の厚さ＝｛（ＳｉＯ２の誘電定数×上部電極の面積）｝／（キャパシタのキャパシタンス）　　　…（１）
【００５８】
ここで、ｔｏｘの値が小さいほど、誘電膜の特性はより優れたものとなる。図７Ｂに示すように、ｔｏｘは、蒸着後に、６．８Åであり、１６ＧＢ級以上のＤＲＡＭにおいて必要とされる誘電膜７Åの厚さが確保されていることが分かる。
【００５９】
【発明の効果】
以上説明した通りに構成された本発明によれば、以下の効果を奏する。すなわち、本発明に係る半導体デバイス用のキャパシタ及びその製造方法並びにこのキャパシタを用いる電子デバイスによれば、誘電体薄膜の形成時に、Ｏ３などの強い酸化剤を用いて単原子層蒸着を行っても、下部電極であるＲｕ電極の酸化を抑えることができ、さらにＲｕ電極の変形及び誘電体薄膜の特性の劣化を防止できる。よって、本発明に係るキャパシタは、高集積度のメモリにおいて要求される優れた電子的な特性を有した誘電体特性が確保でき、ＤＲＡＭなどの電子デバイス素子に有用である。
【図面の簡単な説明】
【図１】従来の技術によるＯ３の単原子層蒸着（ＡＬＤ）を用いて、Ｒｕ下部電極の上にＳｒＴｉＯ３薄膜を形成したキャパシタの断面構造を示す写真である。
【図２】図１に示すキャパシタで使われるＲｕの活性度の温度依存性を示すグラフである。
【図３】本発明に係る半導体デバイス用のキャパシタの製造方法において、Ｒｕ電極を用いた場合に格子酸素を生成する過程を模式的に示す図面である。
【図４Ａ】本発明に係る第１実施形態のキャパシタを用いた単一トランジスタ型メモリ素子の構造を模式的に示す断面図である。
【図４Ｂ】本発明に係る第２実施形態のキャパシタを用いた１Ｔｒ−１Ｃ型メモリ素子の構造を模式的に示す断面図である。
【図４Ｃ】本発明に係る第３実施形態のキャパシタを用いた１Ｔｒ−１ＣのＣＯＢ型メモリ素子の構造を示す断面図である。
【図５】本発明に係る第１実施形態のキャパシタにおけるＲｕ薄膜の上に形成されたＳｒＴｉＯ３薄膜の断面の透過電子顕微鏡（ＴＥＭ）による写真である。
【図６】本発明に係る第２実施形態のキャパシタにおけるＲｕ薄膜の上に形成されたＳｒＴｉＯ３薄膜の断面の透過電子顕微鏡（ＴＥＭ）による写真である。
【図７Ａ】本発明に係る第３実施形態に基づいて製造されたキャパシタの電圧と電流密度との関係を示すグラフである。
【図７Ｂ】本発明に係る第３実施形態に基づいて製造されたキャパシタのバイアス電圧とｔｏｘ（ＳｉＯ２の厚さ）との関係を示すグラフである。
【符号の説明】
４０　シリコン基板
４１　活性領域
４２　非活性領域
４４　ゲート電極
４６　下部電極
４７　ＴｉＯ２バッファ層
４８　ＳｒＴｉＯ３誘電体薄膜
５０　上部電極
５２　キャパシタ
【図１】
2004006678.tif 000003
【図２】
2004006678.tif 000004
【図３】
2004006678.tif 000005
【図４Ａ】
2004006678.tif 000006
【図４Ｂ】
2004006678.tif 000007
【図４Ｃ】
2004006678.tif 000008
【図５】
2004006678.tif 000009
【図６】
2004006678.tif 000010
【図７Ａ】
2004006678.tif 000011
【図７Ｂ】
2004006678.tif 000012