(57)【要約】【課題】導電パターン１１同士を分離する分離溝４１の側面に括れ部１９を形成して、導電パターン１１と絶縁性樹脂１３との密着性を向上させる。【解決手段】分離溝４１により離間された導電パターン１１と、導電パターン１１上に固着された回路素子１２と、導電パターン１１の裏面を露出させて回路素子１２および導電パターン１１を被覆し且つ分離溝４１に充填された絶縁性樹脂１３とから回路装置１０を構成する。また、分離溝４１の側面に括れ部１９を形成する。括れ部１９では、他の箇所の分離溝４１よりも幅が狭く形成されている。従って、絶縁性樹脂１３を括れ部１９に密着させることで、絶縁性樹脂１３と導電パターン１１との密着性が向上する。【選択図】  図１
2004207277.tif 000002
【特許請求の範囲】
【請求項１】
分離溝により離間された導電パターンと、前記導電パターン上に固着された回路素子と、前記導電パターンの裏面を露出させて前記回路素子および前記導電パターンを被覆し且つ前記分離溝に充填された絶縁性樹脂とを有し、
前記分離溝の側面に括れ部を形成し、前記絶縁性樹脂を前記括れ部に密着させることを特徴とする回路装置。
【請求項２】
前記導電パターンの厚さを前記分離溝の幅よりも厚く形成することを特徴とする請求項１記載の回路装置。
【請求項３】
前記分離溝の全ての側面に連続した前記括れ部を設けることを特徴とする請求項１記載の回路装置。
【請求項４】
前記導電パターンの側面の一部および裏面は、前記絶縁性樹脂から露出することを特徴とする請求項１記載の回路装置。
【請求項５】
前記分離溝は、１回目のエッチングで形成される第１の分離溝および２回目のエッチングで形成される第２の分離溝から形成され、前記第１の分離溝の断面よりも前記第２の分離溝の断面が大きいことを特徴とする請求項１記載の回路装置。
【請求項６】
分離溝により離間された導電パターンと、前記導電パターン上に固着された回路素子と、前記導電パターンの裏面を露出させて前記回路素子および前記導電パターンを被覆し且つ前記分離溝に充填された絶縁性樹脂とを有し、
前記分離溝を複数回に分けてエッチングした複数のエッチング溝で形成することを特徴とする回路装置。
【請求項７】
前記導電パターンの厚さを前記分離溝の幅よりも厚く形成することを特徴とする請求項６記載の回路装置。
【請求項８】
前記導電パターンの側面の一部および裏面は、前記絶縁性樹脂から露出することを特徴とする請求項６記載の回路装置。
【請求項９】
前記分離溝は、１回目のエッチングで形成される第１の分離溝および２回目のエッチングで形成される第２の分離溝から形成され、前記第１の分離溝の断面よりも前記第２の分離溝の断面が大きいことを特徴とする請求項６記載の回路装置。
【請求項１０】
導電箔の導電パターンとなる箇所を除いた箇所に分離溝を形成することで導電パターンを形成する工程と、前記導電パターン上に回路素子を配置する工程と、前記回路素子を被覆して前記分離溝に充填されるように絶縁性樹脂を形成する工程とを有し、
複数回のエッチングにより前記分離溝を形成することで、前記分離溝の側面に括れ部を形成し、前記絶縁性樹脂を前記括れ部に密着させることを特徴とする回路装置の製造方法。
【請求項１１】
前記導電パターンとなる領域を被覆して前記導電箔の表面に第１のレジストを形成してエッチングを行うことにより前記分離溝を形成し、前記分離溝の底部を露出させて第２のレジストを導電箔の表面に形成して再びエッチングを行うことにより、前記分離溝を深く形成して前記突出部を形成することを特徴とする請求項１０記載の回路装置の製造方法。
【請求項１２】
前記第１のレジストの露光に用いるマスクと同一のマスクを用いて前記第２のレジストの露光を行うことで、前記分離溝の側面部に前記第２のレジストを残存させることを特徴とする請求項１０記載の回路装置の製造方法。
【請求項１３】
前記第２のレジストの開口幅を、前記第１のレジストの開口幅よりも狭く形成することで、前記分離溝の側面部に前記第２のレジストを残存させることを特徴とする請求項１０記載の回路装置の製造方法。
【請求項１４】
前記導電パターンとなる領域を被覆して前記導電箔の表面に第１のレジストを形成してエッチングを行うことにより前記分離溝を形成し、加熱することにより軟化した前記第１のレジストで前記分離溝の側面を被覆して再びエッチングを行うことを特徴とする請求項１０記載の回路装置の製造方法。
【請求項１５】
前記第２のレジストは、真空ラミネートにより形成されることを特徴とする請求項１０記載の回路装置の製造方法。
【請求項１６】
前記分離溝に充填された絶縁性樹脂が露出するまで前記導電箔の裏面を全面的に除去することを特徴とする請求項１０記載の回路装置の製造方法。
【請求項１７】
前記分離溝に充填された絶縁性樹脂が露出するまで、前記分離溝が設けられた箇所の前記導電箔の裏面を選択的に除去することを特徴とする請求項１０記載の回路装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、回路装置およびその製造方法に関し、特に銅箔に複数回のエッチングを行い分離溝を形成することにより、側面に括れ部が形成された分離溝を形成し、更に、導電パターンを厚く形成することにより過渡熱抵抗を抑制した回路装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００４】
図１４は、支持基板としてガラスエポキシ基板５を採用した、チップサイズよりも若干大きいＣＳＰ６６を示すものである。ここではガラスエポキシ基板６５にトランジスタチップＴが実装されたものとして説明していく。
【０００５】
このガラスエポキシ基板６５の表面には、第１の電極６７、第２の電極６８およびダイパッド６９が形成され、裏面には第１の裏面電極７０と第２の裏面電極７１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極６７と第１の裏面電極７０が、第２の電極６８と第２の裏面電極７１が電気的に接続されている。またダイパッド６９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極６７が金属細線７２を介して接続され、トランジスタのベース電極と第２の電極６８が金属細線７２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板６５に樹脂層７３が設けられている。
【０００６】
前記ＣＳＰ６６は、ガラスエポキシ基板６５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極７０、７１までの延在構造が簡単であり、安価に製造できるメリットを有する。
【０００７】
しかしながら、上記したＣＳＰ６６は、ガラスエポキシ基板６５をインターポーザとして用いており、このことによりＣＳＰ６６の小型化および薄型化には限界があった。このことから図１５に示すような実装基板を不要にした回路装置８０が開発された（例えば、特許文献１を参照）。
【０００８】
図１５を参照して、回路装置８０は導電パターン８１と、導電パターン８１上に固着された回路素子８２と、回路素子８２と導電パターン８１とを電気的に接続する金属細線８４と、導電パターン８１の裏面を露出させて回路素子８２、回路素子８２および導電パターン８１を被覆する絶縁性樹脂８３とから構成されている。従って、回路装置８０は実装基板を不要にして構成されており、ＣＳＰ６６と比較すると、薄型且つ小型に形成されていた。
【０００９】
【特許文献１】
特開２００２−０７６２４６号公報（第７頁、第１図）
【００１０】
【発明が解決しようとする課題】
しかしながら、上記した回路装置８０では、導電パターン８１が４０μｍ程度と薄く形成されており、このことが過渡熱抵抗の増加を招き、回路素子８２の発熱により回路装置８０が早期に温度上昇をしてしまう問題があった。また、一回のエッチングで分離溝を形成することにより厚い導電パターン８１を形成する場合、分離溝の幅が広く形成されてしまい、導電パターン１３が形成される有効面積が減少してしまう問題があった。
【００１１】
更に、導電パターン８１がエッチングにより形成されることで、導電パターン８１の側面部は湾曲に形成されるが、絶縁性樹脂１３との密着性が充分ではなく、導電パターン８１が絶縁性樹脂１３から剥がれてしまう問題があった。
【００１２】
本発明は上記した問題を鑑みて成されたものであり、本発明の主な目的は、過渡熱抵抗を小さくするために厚く形成された導電パターンを有する回路装置およびその方法を提供することにある。更に、本発明の目的は、導電パターンを分離する分離溝の側面部に括れ部を設けることにより、絶縁性樹脂と導電パターンとの密着性を向上させた回路装置およびその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明は、第１に、分離溝により離間された導電パターンと、前記導電パターン上に固着された回路素子と、前記導電パターンの裏面を露出させて前記回路素子および前記導電パターンを被覆し且つ前記分離溝に充填された絶縁性樹脂とを有し、前記分離溝の側面に括れ部を形成し、前記絶縁性樹脂を前記括れ部に密着させることを特徴とする。分離溝に括れ部を形成することにより、分離溝に充填される絶縁性樹脂と導電パターンとの密着を向上させることができる。
【００１４】
本発明は、第２に、分離溝により離間された導電パターンと、前記導電パターン上に固着された回路素子と、前記導電パターンの裏面を露出させて前記回路素子および前記導電パターンを被覆し且つ前記分離溝に充填された絶縁性樹脂とを有し、前記分離溝を複数回に分けてエッチングした複数のエッチング溝で形成することを特徴とする。このように、複数回のエッチングにより分離溝を形成することにより、分離溝の幅をできるだけ狭くして深く形成することができ、導電パターンを厚く形成することができる。
【００１５】
本発明は、第３に、導電箔の導電パターンとなる箇所を除いた箇所に分離溝を形成することで導電パターンを形成する工程と、前記導電パターン上に回路素子を配置する工程と、前記回路素子を被覆して前記分離溝に充填されるように絶縁性樹脂を形成する工程とを有し、複数回のエッチングにより前記分離溝を形成することで、前記分離溝の側面に括れ部を形成し、前記絶縁性樹脂を前記括れ部に密着させることを特徴とする。
【００１６】
【発明の実施の形態】
（回路装置の構成を説明する第１の実施の形態）
図１を参照して、回路装置１０は、分離溝４１により離間された導電パターン１１と、導電パターン１１上に固着された回路素子１２と、導電パターン１１の裏面を露出させて回路素子１２および導電パターン１１を被覆し且つ分離溝４１に充填された絶縁性樹脂１３とを有し、分離溝４１の側面に括れ部１９を形成し、絶縁性樹脂１３を括れ部１９に密着させる構成となっている。このような構成を以下にて詳述する。
【００１７】
導電パターン１１はロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。ここでは、導電パターン１１は裏面を露出させて絶縁性樹脂１３に埋め込まれた構造になっており、分離溝４１により電気的に分離されている。また、回路装置１０の４隅に、回路素子１２が実装されるランド状の導電パターン１１が形成され、金属細線１４のボンディングパッドとなる導電パターン１１がその間に形成されている。また、絶縁性樹脂１３から露出する導電パターン１１の裏面には半田等のロウ材から成る外部電極１５が設けられている。導電パターン１１はエッチングにより形成され、その側面は中間部に凸部が設けられた湾曲面に形成されている。また、装置の裏面で外部電極１５が設けられない箇所は、レジスト１６で被覆されている。尚、ここでは、導電パターン１１の厚みは１４０μｍ以上に形成されている。
【００１８】
回路素子１２としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。ここでは、フェイスアップで実装された回路素子１２は、金属細線１４を介して他の導電パターン１１と電気的に接続されている。
【００１９】
絶縁性樹脂１３は、導電パターン１１の裏面を露出させて回路素子１２、金属細線１４および導電パターン１１を被覆している。絶縁性樹脂１３としては、熱硬化性樹脂または熱可塑性樹脂を採用することができる。また、各導電パターン１１を分離する分離溝４１には絶縁性樹脂１３が充填されている。更に、本発明の回路装置１０は、絶縁性樹脂１３により全体が支持されている。
【００２０】
分離溝４１は、複数回のエッチングにより各導電パターン間に形成され中間部には括れ部１９が形成されている。括れ部１９の横方向の幅は、分離溝４１の他の箇所よりも幅狭に形成されている。従って、括れ部１９に絶縁性樹脂１３が密着することにより、括れ部４１の側面は導電パターン１１の側面に対応しているので、導電パターン１１と絶縁性樹脂１３との密着強度を向上させることができる。上記のように分離溝４１は、導電パターン１１の材料である導電箔の同一箇所を複数回に渡りエッチングすることにより形成される。従って、分離溝４１の深さは、その幅よりも深く形成されている。また、括れ部１９は、分離溝１１の側面部全てに渡り連続的に形成されている。
【００２１】
図１（Ｂ）を参照して、ここでは、２回のエッチングにより分離溝４１が形成されているので、分離溝４１の深さはその幅の２倍程度に形成されている。更に多数回のエッチングにより分離溝４１を形成した場合は、その幅に対して深さを深くすることが可能である。また、導電パターン１１の厚みは分離溝４１の深さに対応しているので、本発明では、分離溝の幅よりも厚く形成された導電パターン１１を形成することができる。
【００２２】
図１（Ｃ）は図１（Ｂ）の分離溝４１が形成される箇所の拡大断面図である。同図を参照して分離溝４１の詳細を説明する。本発明では、分離溝４１は複数回のエッチングを行うことにより形成される。従って、２回またはそれ以上のエッチングにより分離溝４１は形成され、エッチングの回数が多くなるに従い、分離溝４１の側部に形成される括れ部１９の数も増える。
【００２３】
分離溝４１が２回のエッチングにより形成された場合は、１回目のエッチングにより形成される第１の分離溝４１Ａと、２回目のエッチングにより形成される第２の分離溝４１Ｂとから分離溝４１が形成される。ここでは、第１の分離溝４１Ａよりも第２の分離溝４１Ｂが断面積が大きく形成される。従って、括れ部１９は、分離溝４１の上部付近に形成されることで、第１の分離溝４１Ａから形成される導電パターン１１の側面は分離溝４１にひさし状に分離溝４１にせり出す。このことから、導電パターン１１と分離溝４１に充填される絶縁性樹脂１３とのアンカー効果により両者の密着性は向上されている。
【００２４】
図２を参照して、他の形態の回路装置１０の構成を説明する。ここで説明する回路装置１０の基本的な構成は図１で示したものと同様であり、その相違点は、導電パターン１１が、絶縁性樹脂の裏面に凸状に露出することにある。ここでは、導電パターン１１の側面部の一部と裏面が絶縁性樹脂１３から露出している。更に、図１に示した回路装置よりも導電パターン１１を更に厚く形成することができる。具体的には、導電パターン１１の厚みを２５０μｍ〜３００μｍまたはそれ以上に形成することができる。従って、導電パターン１１の放熱効果を更に向上させることができる。
【００２５】
図３を参照して、従来例の回路装置８０と本発明に斯かる回路装置１０を用いて、過渡熱抵抗の比較実験を行った結果を説明する。このグラフの横軸はパワー印加時間を対数で示しており、縦軸は計測された熱抵抗を示している。横軸に示すパワー印加時間は回路装置に電力を供給した時間を示しており、縦軸に示す熱抵抗は電力が供給されたときの温度の上昇度を示している。従って、熱抵抗が低いことは、回路装置の放熱性が優れていることを示している。
【００２６】
点線で示すラインは、厚さが５０μｍ程度に形成された導電パターン８１を有する図１５に示す従来型の回路装置８０による実験結果を示している。実線で示すラインは、厚さが１４０μｍ程度に形成された導電パターン１１を有する本発明の回路装置１０による実験結果を示している。
【００２７】
従来例に示す回路装置を用いた実験結果では、パワー印加時間が１秒程で熱抵抗が急激な上昇を示し、１０秒後以降では１８０℃／Ｗ程度で推移している。本発明の導電パターン１１が厚く形成された回路装置１０を用いた実験結果では、熱抵抗が従来例よりも低い値で推移している。特に、パワー印加時間が１０秒程度時点での本発明の熱抵抗の値は、従来よりも３０％程値が低くなっていることが分かる。上記のことから、導電パターン１１が厚く形成された本発明の回路装置１０は、過渡熱抵抗が従来のものよりも低いメリットを有する。
【００２８】
（回路装置の製造方法を説明する第２の実施の形態）
図４〜図１３を参照して回路装置１０の製造方法を説明する。本発明の回路装置の製造方法では、導電箔の導電パターン１１となる箇所を除いた箇所に分離溝４１を形成することで導電パターン１１を形成する工程と、導電パターン１１上に回路素子１２を配置する工程と、回路素子１２を被覆して分離溝４１に充填されるように絶縁性樹脂１３を形成する工程とを有し、複数回のエッチングにより分離溝４１を形成することで、分離溝４１の側面に括れ部１９を形成し、絶縁性樹脂１３を括れ部１９に密着させることにより製造を行う。上記各工程を以下にて詳述する。
【００２９】
本発明の第１の工程は、図４から図８に示すように、導電箔４０を用意し、複数回のエッチングを行うことにより、括れ部１９が設けられた分離溝４１を形成することにある。
【００３０】
本工程では、まず図４（Ａ）の如く、シート状の導電箔４０を用意する。この導電箔４０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００３１】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましい。具体的には、図４（Ｂ）に示す如く、短冊状の導電箔４０に多数の搭載部が形成されるブロック４２が４〜５個離間して並べられる。各ブロック４２間にはスリット４３が設けられ、モールド工程等での加熱処理で発生する導電箔４０の応力を吸収する。また導電箔４０の上下周端にはインデックス孔４４が一定の間隔で設けられ、各工程での位置決めに用いられる。
【００３２】
続いて、ブロック毎の導電パターン１１を形成する。まず、図５に示す如く、導電箔４０の上に、耐エッチングマスクである第１のレジストＰＲ１を形成し、導電パターン１１となる領域を除いた導電箔４０が露出するようにホトレジストＰＲをパターニングする。
【００３３】
具体的には、図５（Ａ）を参照して、導電パターン１１が形成される導電箔４０の表面に全面的に第１のレジストＰＲ１を形成する。次に、マスク３０を用いて分離溝４１が形成される箇所の第１のレジストを露光させる。具体的には、導電パターン１１となる箇所に対応する箇所のマスク３０には遮光材３１が形成されており、分離溝４１が形成される箇所には遮光材３１が設けられない開口部３２が形成されている。従って、マスク３０の上方から導電箔４０に平行に進行する光を照射することにより、分離溝４１が形成される箇所の第１のレジストＰＲ１のみが感光する。ここでは、マスクに設けた開口部の幅をＷ１とすると、第１のレジストＰＲ１に設けられる開口部の幅もＷ１に形成される。
【００３４】
図５（Ｂ）を参照して、現像処理を行うことにより、感光した箇所のみの第１のレジストＰＲ１が除去され、分離溝４１が形成される箇所の導電箔４０の表面が露出する。そしてエッチングを行うことにより分離溝４１が形成される。エッチングにより形成された分離溝４１の深さは、例えば５０μｍであり、その側面は、粗面となるため絶縁性樹脂１３との接着性が向上される。
【００３５】
ここで使用するエッチャントは、塩化第二鉄または塩化第二銅が主に採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントでシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造になる。
【００３６】
図６（Ａ）を参照して、エッチングが行われた断面を説明する。エッチングは等方性で導電箔４０を除去するので、エッチングにより形成された分離溝の幅Ｗ２は、第１のレジストＰＲ１の開口部の幅Ｗ１よりも大きく形成される。また、第１のレジストＰＲ１が有する開口部の幅Ｗ１は、露光を行うマスクの幅Ｗ１と同様である。このことから、分離溝４１の開口部の幅Ｗ２は、露光を行うマスクの幅Ｗ１よりも大きく形成されていることが分かる。
【００３７】
図６（Ｂ）に具体的な導電パターン１１を示す。本図は図４（Ｂ）で示したブロック４２の１個を拡大したもの対応する。点線で囲まれた部分の１個が１つの搭載部４５であり、導電パターン１１を構成し、１つのブロック４２にはマトリックス状に複数の搭載部４５が配列され、各搭載部４５毎に同一の導電パターン１１が設けられている。
【００３８】
次に図７を参照して、分離溝４１を更にエッチングすることにより括れ部１９を形成する方法を説明する。
【００３９】
図７（Ａ）を参照して、第１のレジストＰＲ１を剥離して除去した後に、分離溝４１の表面も含めて導電箔４０の表面に第２のレジストＰＲ２を形成する。次に、第１のレジストＰＲ１に用いたマスクと同一のマスク３０を用いて第２のレジストＰＲ２の露光を行う。先述したように、分離溝４１の開口部の幅Ｗ２は、マスク３０に設けた開口部３２の開口幅Ｗ１よりも広く形成されている。従って、マスク３０を用いて第２のレジストＰＲ２を露光させると、分離溝４１の底部付近の第２のレジストＰＲ２は露光されるが、分離溝１１の側面部の第２のレジストＰＲ２は露光されない。
【００４０】
図７（Ｂ）を参照して、上記で露光した第２のレジストＰＲ２を現像処理する。このことにより、露光されていない分離溝１１の側面に形成された第２のレジストＰＲ２は残存する。従って、第２のレジストＰＲ２は、分離溝４１の底部付近のみを露出させて、導電箔４０の表面を被覆する。
【００４１】
図７（Ｃ）を参照して、エッチングを行うことにより、括れ部１９を形成する。露出した分離溝４１の底面からエッチングが等方性で進行することにより、分離溝４１は深く形成され、分離溝の深さ方向の中間部付近に括れ部１９が形成される。このように、複数回のエッチングにより分離溝を形成することにより、幅が狭く形成された括れ部１９を形成することができる。更に、一回のエッチングにより形成される分離溝と同等の幅で、深い分離溝を形成できる。従って、分離溝４１の幅を広げることなく、導電パターン１１を厚く形成することができる。なお、分離溝４１を形成した後に、第２のレジストＰＲ２は除去される。
【００４２】
更に上記の説明では、第１のレジストＰＲ１の露光と第２のレジストＰＲ２の露光は同一のマスクを用いて行ったが、開口部３２が狭く形成されたマスク３０を用いて第２のレジストＰＲ２を露光することも可能である。
【００４３】
次に図８を参照して、第１のレジストＰＲ１のみを用いて再びエッチングを行う方法を説明する。上記の説明では、第１のレジストＰＲ１を除去した後に、新たに第２のレジストＰＲ２を形成して、括れ部１９の形成を行っていたが、ここでは、第１のレジストＰＲ１を用いて再びエッチングを行うことにより、括れ部１９を形成している。
【００４４】
図８（Ａ）を参照して、第１のレジストＰＲ１を用いてエッチングを行うことにより、分離溝４１は形成されている。そして、エッチングが等方性で進行することにより、分離溝の開口幅Ｗ２は、第１のレジストＰＲ１の開口幅Ｗ１よりも広く形成されている。従って、分離溝４１の開口部では、第１のレジストがひさし状に張り出している。
【００４５】
図８（Ｂ）を参照して、第１のレジストＰＲ１を加熱することにより、第１のレジストＰＲ１軟化させる。このことで、分離溝４１の開口部でひさし状に張り出した第１のレジストＰＲ１は、分離溝４１の側面を被覆する。そして、分離溝４１の底部付近のみが第１のレジストＰＲ１から露出する構造となる。
【００４６】
図８（Ｃ）を参照して、第１のレジストＰＲ１をマスクとして再びエッチングを行うことにより、括れ部１９を形成し、更に分離溝４１を深く形成する。エッチングが終了した後に、第１のレジストＰＲ１は除去される。
【００４７】
本発明の第２の工程は、図９に示す如く、所望の導電パターン１１の各搭載部４５に回路素子１２を固着し、各搭載部４５の回路素子１２の電極と所望の導電パターン１１とを電気的に接続する接続手段を形成することにある。
【００４８】
回路素子１２としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。
【００４９】
本発明の第３の工程は、図１０に示す如く、各搭載部６３の回路素子１２を一括して被覆し、分離溝４１に充填されるように絶縁性樹脂１３でモールドすることにある。
【００５０】
本工程では、図１０（Ａ）に示すように、絶縁性樹脂１３は回路素子１２および複数の導電パターン１１を被覆し、導電パターン１１間の分離溝４１には絶縁性樹脂１３が充填されて導電パターン１１側面の湾曲構造と嵌合して強固に結合する。そして絶縁性樹脂１３により導電パターン１１が支持されている。
【００５１】
また、分離溝４１には幅が狭く形成された括れ部１９が形成されているので、括れ部１９に絶縁性樹脂１３が密着することにより、絶縁性樹脂１３と導電パターン１１との密着は強固になる。また本工程では、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００５２】
本工程の特徴は、絶縁性樹脂１３を被覆するまでは、導電パターン１１となる導電箔４０が支持基板となることである。従来では、本来必要としない支持基板５を採用して導電路７〜１１を形成しているが、本発明では、支持基板となる導電箔４０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００５３】
本発明の第４の工程は、図１１および図１２に示す如く、各導電パターン１１を電気的に分離することにある。各導電パターンを分離する方法は２つの方法が考えらる。第１の方法は分離溝４１に充填された絶縁性樹脂１３が露出するまで導電箔４０の裏面を全面的に除去する方法であり、第２の方法は分離溝４１が設けられた箇所の導電箔４０を選択的に除去する方法である。
【００５４】
図１１を参照して、導電パターン１１を分離する第１の方法を説明する。ここでは、深く形成された分離溝４１に充填された絶縁性樹脂１３が露出するまで導電箔４０の裏面を除去して、各導電パターン１１の分離を行う。本工程は、導電箔４０の裏面を化学的および／または物理的に除き、導電パターン１１として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。分離溝４１は深く形成されているので、導電パターン１１もここでは厚く形成することが可能となる。具体的には１５０μｍ程度に厚く形成することが可能である。
【００５５】
図１２を参照して、導電パターン１１を分離する第２の方法を説明する。ここでは、導電箔４０の裏面の分離溝４１に対応する箇所を除いてレジストを形成した後に、導電箔４０の裏面からエッチングを行う。分離溝４１に充填された絶縁性樹脂１３が露出するまでエッチングを行うことにより、各導電パターン１１は電気的に分離される。この方法では、上記した第１の方法より更に厚い導電パターン１１を形成することが可能であり、具体的には２５０〜３００μｍ程度の厚みを有する導電パターン１１を得ることができる。
【００５６】
更に、導電パターン１１の裏面処理を行い、図１や図２に示す最終構造を得る。すなわち、必要によって露出した導電パターン１１に半田等の導電材を被着して裏面電極１５を形成し、回路装置として完成する。
【００５７】
本発明の第５の工程は、図１３に示す如く、絶縁性樹脂１３を各搭載部４５毎にダイシングにより分離することにある。
【００５８】
本工程では、ダイシングブレード４９で各搭載部４５間のダイシングラインに沿って分離溝４１の絶縁性樹脂１３をダイシングし、個別の回路装置に分離する。
【００５９】
本工程では、ダイシングラインには分離溝４１に充填された絶縁性樹脂１３しか存在しないので、ダイシングブレード６９の摩耗は少なく、金属バリも発生せず極めて正確な外形にダイシングできる特徴がある。
【００６０】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【００６１】
第１に、導電パターン１１を分離する分離溝４１を複数回のエッチングにより形成することで、分離溝４１に括れ部１９を形成することができる。従って、全体を封止する絶縁性樹脂１３が括れ部１９に密着することで、導電パターン１１と絶縁性樹脂１３との密着力を向上させることができる。
【００６２】
第２に、複数回のエッチングにより分離溝４１を形成することで、幅方向よりも深さ方向の長さが長い分離溝４１を形成することができる。従って、分離溝４１の幅を広げることなく、導電パターン１１を厚く形成することができる。このことから、回路装置の実装密度を向上させることができる。
【００６３】
第３に、導電パターン１１を厚く形成することにより、過渡熱抵抗を低くすることが可能となり、回路装置の放熱効果を向上させることができる。
【００６４】
第４に、分離溝４１を形成する工程で、共通のマスク３０を用いて第１のレジストＰＲ１および第２のレジストＰＲ２の露光を行うことができる。従って、別途にマスクを用意することなく、側面に括れ部１９が設けられた分離溝４１を形成することができる。
【図面の簡単な説明】
【図１】本発明の回路装置を説明する平面図（Ａ）、断面図（Ｂ）、断面拡大図（Ｃ）である。
【図２】本発明の回路装置を説明する平面図（Ａ）、断面図（Ｂ）である。
【図３】本発明の回路装置の熱抵抗の値を示す特性図である。
【図４】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図５】本発明の回路装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。
【図６】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図７】本発明の回路装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。
【図８】本発明の回路装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。
【図９】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図１０】本発明の回路装置の製造方法を説明する断面図である。
【図１１】本発明の回路装置の製造方法を説明する断面図である。
【図１２】本発明の回路装置の製造方法を説明する断面図である。
【図１３】本発明の回路装置の製造方法を説明する平面図である。
【図１４】従来の回路装置を説明する断面図である。
【図１５】従来の回路装置を説明する断面図である。
【符号の説明】
１０            回路装置
１１            導電パターン
１２            回路素子
１３            絶縁性樹脂
１４            金属細線
４１            分離溝
１９            括れ部
【図１】
2004207277.tif 000003
【図２】
2004207277.tif 000004
【図３】
2004207277.tif 000005
【図４】
2004207277.tif 000006
【図５】
2004207277.tif 000007
【図６】
2004207277.tif 000008
【図７】
2004207277.tif 000009
【図８】
2004207277.tif 000010
【図９】
2004207277.tif 000011
【図１０】
2004207277.tif 000012
【図１１】
2004207277.tif 000013
【図１２】
2004207277.tif 000014
【図１３】
2004207277.tif 000015
【図１４】
2004207277.tif 000016
【図１５】
2004207277.tif 000017