(57)【要約】【課題】上位局からの伝送されるリファレンスクロックにワンダ成分が付加されると、無線基地局装置内の基準クロックについてもノイズ成分が出力されてしまう。【解決手段】装置内の基準クロック発生装置では、電圧制御発振器の出力と入力するリファレンスクロックとの位相差から制御電圧データを計算し、そのデータの過去分を記憶して、そのデータの平均値と電圧制御発振器に出力される制御電圧との差が所定の閾値より大きい場合は記憶するデータの数を増やす。この結果、装置内基準クロックの周波数のノイズ成分を低減できる。【選択図】      図１
2004207967.tif 000002
【特許請求の範囲】
【請求項１】
基準クロックを出力する電圧制御発振器と、伝送路を経由して入力するクロックと前記電圧制御発振器の出力するクロックとの位相を比較する位相比較器と、該位相比較器の出力する位相差に基づき前記電圧制御発信器に出力する制御電圧を演算する演算部を備える基準クロック発生装置であって、前記演算部は、該演算部から出力される制御電圧と前記位相差に基づき制御電圧データを出力する計算部と、該制御電圧データを複数記憶する記憶部と、該複数の制御電圧データの平均値に基づき前記制御電圧を出力する制御電圧設定部と、前記平均値と前記制御電圧設定部の出力する制御電圧とに基づき前記記憶部が記憶する制御電圧データの数を制御する制御電圧監視部を備えることを特徴とする基準クロック発生装置。
【請求項２】
前記記憶部は前記計算部から入力される制御電圧データとそれ以前に入力された制御電圧データを合わせて所定の数だけ記憶する請求項１記載の基準クロック発生装置。
【請求項３】
前記記憶部は記憶している複数の制御電圧データの平均値を計算し出力する請求項１または２記載の基準クロック発生装置。
【請求項４】
前記制御電圧監視部は前記平均値と前記制御電圧との差を算出し該差の絶対値が所定の閾値より大きい場合に前記記憶部が記憶する制御電圧データの数を１だけ増加させる請求項１または２記載の基準クロック発生装置。
【請求項５】
前記制御電圧監視部は前記平均値と前記制御電圧との差を算出し該差の絶対値が所定の閾値より小さい場合に前記記憶部が記憶する制御電圧データの数を１だけ減少させる請求項１または２記載の基準クロック発生装置。
【請求項６】
基準クロック発生方法であって、電圧制御発振器が出力する基準クロックと伝送路を経由して入力するクロックとの位相差を計算し、該位相差に基づき前記電圧制御発振器の制御電圧を計算し、該計算値とそれ以前に計算し記憶している計算値との平均を算出し、該平均値に基づく制御電圧を電圧制御発振器に出力することを特徴とする基準クロック発生方法。
【請求項７】
前記平均値と前記電圧制御発振器に出力される制御電圧との差に応じて記憶される計算値の数を変動させる請求項６記載の基準クロック発生方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基準クロック発生装置に関し、特に、デジタル移動通信網において、デジタルフェイズロックトループ回路（ＤＰＬＬ）を使用して上位局からの伝送クロックに同期する基地局装置内の基準クロック発生装置に関する。
【０００２】
【従来の技術】
図６に示される従来の基準クロック発生装置２０では、上位局から送信された伝送クロックｆｉが伝送路においてワンダ成分を付加しリファレンスクロックｆｒとして入力し、該クロックｆｒに基づき装置内基準クロックｆｏを出力する。
【０００３】
基準クロック発生装置２０内には、リファレンスクロックｆｒをｆｂに分周する分周器０２と、電圧制御発振器５から出力される基準クロックｆｏが入力しこれをｆａに分周する分周器１と、サンプリングクロックｆｓを出力するサンプリングクロック発生器６と、位相比較クロックｆａとｆｂとの位相差ＰＤをサンプリングクロックｆｓを用いて算出し出力する位相比較器３と、位相差ＰＤを入力し電圧制御Ｖｏを出力する演算部４と、制御電圧Ｖｏをアナログ電圧Ｖａに変換するＤ／Ａコンバータ７と、アナログ電圧Ｖａに対応した周波数の基準クロックｆｏを出力する電圧制御発振器５とを有する。
【０００４】
上記演算部４は、位相差ＰＤに基づき制御電圧データＶｃの値を計算する計算部４１と、制御電圧データＶｃに基づき制御電圧Ｖｏを出力する制御電圧設定部４３を備える。
【０００５】
また一方、他の公知例ではジッタ・ワンダの低減を目的に、位相比較結果を出力信号で遅延した複数位相の位相比較結果を用いて出力信号の位相変動を検出することで、微少な位相出力変動に応じたデジタル制御情報を生成するクロック位相同期回路が提案されている（例えば、特許文献１参照。）。
【０００６】
さらに、演算制御装置を用いて可変分周器の分周比及びＶＣＯを制御するＰＬＬ装置であってソフトウェアによる実現が容易で回路規模を縮小可能な構成が開示されている（例えば、特許文献２参照。）。
【０００７】
【特許文献１】
特開平１０−０９８３７９号公報（第５−７頁、図１−図５）
【特許文献２】
特開平６−１３２８１５号公報（第４−６頁、図１−図５）
【０００８】
【発明が解決しようとする課題】
しかし、図６に記載の基準クロック発生装置２０では、ワンダ成分が付加されたリファレンスクロックｆｒが入力すると、位相比較器３から出力される位相差ＰＤもワンダ成分の影響を受けるため、計算部４１にて計算するＶｃの値が変動し、その結果装置内クロックｆｏについてもノイズ成分が出力されてしまう。図７はこの状態を示す。上位局の基準クロックｆｒは一定値を保っても、位相差ＰＤは安定せず、制御電圧Ｖｏも安定しない。
【０００９】
また上記特許文献１では、ジッタ・ワンダの低減が可能でも、回路構成が複雑大規模になる。また特許文献２では、ワンダ成分の影響を有効に低減することは困難である。
【００１０】
本発明はこれらの課題に鑑み、ワンダ成分の影響を抑え、短時間に安定した基準クロックを発生させることのできる基準クロック発生装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の基準クロック発生装置は、基準クロックを出力する電圧制御発振器と、伝送路を経由して入力するクロックと電圧制御発振器の出力するクロックとの位相を比較する位相比較器と、該位相比較器の出力する位相差に基づき電圧制御発信器に出力する制御電圧を演算する演算部を備え、演算部は、該演算部から出力される制御電圧と前記位相差に基づき制御電圧データを出力する計算部と、該制御電圧データを複数記憶する記憶部と、該複数の制御電圧データの平均値に基づき制御電圧を出力する制御電圧設定部と、上記平均値と制御電圧設定部の出力する制御電圧とに基づき記憶部が記憶する制御電圧データの数を制御する制御電圧監視部を備える。
【００１２】
上記記憶部は該計算部から入力される制御電圧データとそれ以前に入力された制御電圧データを合わせて所定の数だけ記憶することができる。記憶部は記憶している複数の制御電圧データの平均値を計算し出力することができる。制御電圧監視部は平均値と制御電圧との差を算出し該差の絶対値が所定の閾値より大きい場合に記憶部が記憶する制御電圧データの数を１だけ増加させることが可能である。また同様に制御電圧監視部は平均値と制御電圧との差を算出し該差の絶対値が所定の閾値より小さい場合に記憶部が記憶する制御電圧データの数を１だけ減少させることが可能である。
【００１３】
本発明の基準クロック発生方法は、電圧制御発振器が出力する基準クロックと伝送路を経由して入力するクロックとの位相差を計算し、該位相差に基づき電圧制御発振器の制御電圧を計算し、該計算値とそれ以前に計算し記憶している計算値との平均を算出し、該平均値に基づく制御電圧を電圧制御発振器に出力する。平均値と電圧制御発振器に出力される制御電圧との差に応じて記憶される計算値の数を変動させることができる。
【００１４】
以上の構成によって、入力する上位局からの基準クロックに付加したワンダ成分の影響を速やかに低減することが可能になる。
【００１５】
【発明の実施の形態】
図１は、本発明の基準クロック発生装置１０の具体例を示す。この例では、図６に示した公知例に対して、演算部４の構成が異なっている。演算部４は、位相差ＰＤと制御電圧設定部４３から出力される制御電圧Ｖｏが入力し、これらの値に基づき制御電圧データＶｃを出力する計算部４１と、それ以前に計算部から出力されたＮ個の制御電圧データＶｃを格納し、Ｎ個の制御電圧データＶｃの平均値Ｖａｃを出力するＶｃ記憶部４２と、この平均値Ｖａｃを制御電圧ＶｏとしてＤ／Ａコンバータ７へ出力する電圧制御設定部４３と、この制御電圧Ｖｏと上記平均値Ｖａｃとの基づきＶｃ記憶部４２に格納する制御電圧データの個数Ｎの値を決定するＶｏ監視部４４を有する。
【００１６】
Ｖｏ監視部４４は、制御電圧Ｖｏの変動が設定した閾値αより大きい場合、Ｖｃ記憶部４２に保持する制御電圧データの個数Ｎの値を増やし、閾値αより小さい場合はＮの値を減らす。制御電圧Ｖｏが入力したＤ／Ａコンバータ７はその値をアナログ変換しアナログ電圧Ｖａとして電圧制御発振器５に出力する。電圧制御発振器５は、Ｖａの値が増加すると基準クロックｆｏの周波数を高くし、Ｖａが減少するとｆｏを低くする。
【００１７】
次に、上記基準クロック発生装置の動作について説明する。
【００１８】
基準クロック発生装置１０は、上位局からの伝送クロックｆｉに、電圧制御発振器５から出力されるｆｏの周波数を一致させるように動作する。基準クロック発生装置１０には、上位局からの伝送クロックｆｉが伝送路を経由してリファレンスクロックｆｒとして入力する。リファレンスクロックｆｒにはワンダ成分が付加されている。リファレンスクロックｆｒは、分周器０にて位相比較クロックｆｂに分周される。また電圧制御発振器５からは装置内基準クロックｆｏが出力され、このクロックｆｏは分周器１にて位相比較クロックｆａに分周される。
【００１９】
サンプリングクロック発生器６はサンプリングクロックｆｓを出力する。ここで位相比較器３には、位相比較クロックｆａおよびｆｂとサンプリングクロックｆｓが入力する。位相比較器３は、位相比較クロックｆａとｆｂの位相差をサンプリングクロックｆｓにてカウントし、その結果を位相差ＰＤとして出力する。位相比較クロックｆａの位相がｆｂの位相よりも進んでいる場合は、正の値の位相差ＰＤが出力され、また位相比較クロックｆａの位相がｆｂの位相よりも遅れている場合は、負の値の位相差ＰＤが出力される。
【００２０】
演算部４は入力された位相差ＰＤの値からデジタル値の制御電圧Ｖｏを決定し、Ｄ／Ａコンバータ０７へ出力する。この制御電圧Ｖｏが入力したＤ／Ａコンバータ７は、制御電圧Ｖｏの値に対応するアナログ電圧Ｖａを電圧制御発振器０５へ出力する。アナログ電圧Ｖａが入力した電圧制御発振器５はその値に対応した周波数の基準クロックｆｏを出力する。ここで、アナログ電圧Ｖａの値が増加すると基準クロックｆｏの周波数は高くなり、アナログ電圧Ｖａの値が減少すると基準クロックｆｏの周波数は低くなる。
【００２１】
次に、演算部４内部の動作を、図２に示す演算部４の動作フローによって説明する。まず、演算部４に位相差ＰＤが入力される（Ｓ０）。次に計算部４１にて、制御電圧データＶｃとして、Ｖｃ＝Ｖｏ＋ｋＰＤを計算する（Ｓ１）。ここで、ｋは位相差ＰＤの値に対して電圧制御発振器５の制御電圧Ｖｏの変動量を決定する定数であり、実際の運用システムの態様によってｋの値が設定される。次に、Ｖｃ記憶部４２に格納している、それまでに計算したＮ個の制御電圧データＶｃについて、Ｖｃ[Ｎ]＝Ｖｃ［Ｎ−１］、Ｖｃ[Ｎ−１]＝Ｖｃ［Ｎ−２］、……Ｖｃ[３]＝Ｖｃ［２］、Ｖｃ[２]＝Ｖｃ［１］のように、それぞれのデータをシフトする（Ｓ２）。次に、Ｓ１にて計算した制御電圧データＶｃをＶｃ［１］として記憶する（Ｓ３）。次に、Ｖｃ記憶部４２にて、Ｖｃ［１］〜Ｖｃ［Ｎ］までの制御電圧データの平均値を算出し、平均データＶａｃとして出力する（Ｓ４）。
【００２２】
次に、Ｖｏ監視部４４にて、平均データＶａｃと制御電圧データＶｏの差の絶対値を算出し、これをＶｄとして（Ｓ５）、Ｖｄが設定閾値αを超えるかを判断する（Ｓ６）。Ｖｄがαを超えた場合、Ｎをインクリメント（Ｓ７）し、Ｖｄがα以下となった場合は、Ｎをデクリメント（Ｓ８）する。その後、制御電圧設定部４３にて、Ｄ／ＡコンバータにＶｏを出力（Ｓ９）し、演算部４は位相差ＰＤ入力待ち状態になる（Ｓ１０）。
【００２３】
上記説明したとおり演算部４が動作するとき、位相差ＰＤが正の場合、すなわち位相比較クロックｆａの位相がｆｂの位相よりも進んでいる場合は、Ｖｃが増加するため、電圧制御発振器５の周波数を上げるように動作し、位相差ＰＤが負の場合すなわち、ｆａの位相がｆｂの位相よりも遅れている場合は、制御電圧Ｖｃが減少するため、電圧制御発振器０５の周波数を下げるように動作する。
【００２４】
また、制御電圧Ｖｏの変動が閾値αより大きい場合は、制御電圧データＶｃの個数Ｎを増やすため制御電圧Ｖｏの変動が小さくなり、その結果電圧制御発振器５の周波数変動が小さくなる。また、制御電圧Ｖｏの変動が閾値α以下の場合は、制御データＶｃの個数Ｎを減らすため制御電圧Ｖｏの変動が大きくなり、その結果、電圧制御発振器５の周波数変動が大きくなる。本動作を周期的に行うことで、制御電圧Ｖｏの変動が閾値α付近の値となる。
【００２５】
ここで、リファレンスクロックｆｒに一定周期のワンダ成分が付加された場合の演算部４の動作例を説明する。図３に示されるように、リファレンスクロックｆｒにワンダ成分が付加された場合、位相比較クロックｆｂも影響を受けるため、ワンダ成分の周期で位相差ＰＤが変動する。演算部４が動作を開始した直後は、制御電圧Ｖｏの値が位相差ＰＤの変動を受け、その変動が閾値αを超えているのでＶｃ記憶部４２が記憶するＶｃの個数Ｎを増加させる。Ｎが増加すると、制御電圧データＶｃの平均数Ｎが増加するため制御電圧Ｖｏの変動は減少していく。やがて、制御電圧Ｖｏの変動が閾値αを下回る状態になると、Ｎの値を増減するように動作して、Ｎはある値の範囲内に収束する。以後、ワンダ成分が変化しない限り、Ｎの値がある値の範囲内に収束している状態は保たれる。
【００２６】
図４は基準クロックｆｏと位相差ＰＤの関係例を説明する。図３のとおり、演算部４が動作開始した直後は、ワンダ成分の影響を受けた位相差ＰＤのために制御電圧Ｖｏの値が変動し閾値αを超えるため、基準クロックｆｏが上位局からの伝送クロックｆｉの周波数からずれてしまう。この間、上記Ｎの値を増加させるため、基準クロックｆｏの変動は次第に少なくなる。やがて、Ｖｏの変動が閾値α以内の状態を保つように収束するため、基準クロックｆｏの周波数が伝送クロックｆｉに対してノイズ成分の範囲内に収束する。
【００２７】
図５は上位局クロックｆｉについてそれぞれ異なる伝送路を通過してリファレンスクロックｆｒが複数の無線基地局Ａ、Ｂ、Ｃに入力する態様を示している。無線基地局Ａにはワンダ成分αが付加された伝送路１を通過したリファレンスクロックｆｒαが入力し、無線基地局Ｂにはワンダ成分βが付加された伝送路２を通過したリファレンスクロックｆｒβが入力し、無線基地局Ｃにはワンダγが付加された伝送路３を通過したリファレンスクロックｆｒγが入力されている。しかし、それぞれの基地局についてＶｏの変動の閾値αを同一に設定したため、無線基地局Ａ、Ｂ、Ｃから出力される基準クロックは、すべてＦｏを中心としたノイズ成分の範囲内の周波数で動作する。
【００２８】
【発明の効果】
本発明では、伝送されるリファレンスクロックｆｒにワンダ成分が付加された場合でも、基準クロックの周波数ｆｏのノイズ成分を軽減できる。また複数の無線基地局装置を有するフィールド内にて、付加されるワンダ成分が無線基地局毎に異なった場合でも、演算部４内の閾値αが一定なので、それぞれの無線基地局装置の装置内基準クロックｆｏのノイズ成分を一定にすることができる。さらに、リファレンスクロックｆｒにワンダ成分が付加されていない場合、位相差ＰＤの変動が少なくなるため、制御電圧データＶａｃと制御電圧Ｖｏの差が閾値αを下回りＮが減るために周波数の追従性が速くなる。
【図面の簡単な説明】
【図１】本発明の基準クロック発生装置の構成例を示すブロック図。
【図２】基準クロック発生装置の演算部の動作例を示すフローチャート。
【図３】ワンダ成分が付加された場合の演算部内部の動作の例を示すグラフ。
【図４】ワンダ成分が付加された場合の基準クロックと位相差の関係を示すグラフ。
【図５】本発明の利用例を示す図。
【図６】従来の基準クロック発生装置の構成を示すブロック図。
【図７】従来の基準クロック発生装置においてワンダ成分が付加された場合の基準クロックと位相差の関係を示すグラフ。
【符号の説明】
１、２    分周器
３    位相比較器
４    演算部
５    電圧制御発振器
１０、２０    基準クロック発生装置
【図１】
2004207967.tif 000003
【図２】
2004207967.tif 000004
【図３】
2004207967.tif 000005
【図４】
2004207967.tif 000006
【図５】
2004207967.tif 000007
【図６】
2004207967.tif 000008
【図７】
2004207967.tif 000009