(57)【要約】【課題】リフロー加熱等によるはんだ付け時に発生するはんだボールの発生を抑える。【解決手段】はんだ付け用ランドにおいて、搭載するチップ部品に覆われるランド部と搭載するチップ部品に覆われないランド部とのソルダーレジストの形成構造を変える。具体的には、はんだ付け用ランドにおいて、搭載するチップ部品が覆い被さる側のみソルダーレジストをなくす。これにより、はんだ付け用ランドよりはみ出したはんだが、リフロー加熱時にはんだ付け用ランドに戻りやすくすることができる。【選択図】  図３
2004207287.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に印刷されたパターンランドと面実装用のチップ部品のはんだ付け端子とを接合するための接合面を除いた部分にソルダーレジストを印刷する構造をなしたはんだ付け用ランドにおいて、
前記チップ部品が覆い被さる側のパターンランドの一部には前記ソルダーレジストを印刷せず、前記チップ部品が覆い被さらない側のパターンランドには前記ソルダーレジストを印刷することを特徴とするはんだ付け用ランド。
【請求項２】
請求項１記載のはんだ付け用ランドにおいて、前記はんだ付け用ランドは２個で１対の構造をしており、１対の向き合った側のパターンランドの一部のみソルダーレジストを印刷しないことを特徴とするはんだ付け用ランド。
【請求項３】
請求項１乃至２記載のはんだ付け用ランドにおいて、前記ソルダーレジストを印刷しない部分には、前記パターンランド以外の部分も含まれることを特徴とするはんだ付け用ランド。
【請求項４】
請求項１乃至３記載のはんだ付け用ランドにおいて、前記ソルダーレジストを印刷しない部分の寸法は、前記プリント基板製造上で発生する印刷誤差の値より広い寸法にすることを特徴とするはんだ付け用ランド。
【請求項５】
請求項１乃至４記載のはんだ付け用ランドを設けたことを特徴とするプリント配線基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はチップ部品搭載技術に関し、特にチップ部品搭載好適なはんだ付けランド及びプリント配線基板に関する。
【０００２】
【従来の技術】
小型の電子機器、例えばビデオカメラにおけるプリント配線基板への電子部品の実装方法は、プリント配線基板の絶縁基板上に印刷されたパターンランドとチップ部品のはんだ付け端子とを接合するための接合面とからなるはんだ付け用ランドにペースト状のはんだを印刷した後、チップ部品のはんだ付け端子とパターンランドの接合面となるはんだ付け用ランドとの位置を合せて搭載し、リフロー装置による加熱ではんだが融解し、金属接合することで前記チップ部品と絶縁基板上に印刷されたパターンランドとが電気的に接続するものである。
【０００３】
ここで、チップ部品を前記はんだ付けランドに搭載するときには、チップ部品を絶縁基板に押し付けるため、絶縁基板上のはんだ付けランドに印刷されたはんだペーストの一部は、はんだ付けランドに押し付けられ、そのはんだの一部がはんだ付け用ランドからはみ出る。前記チップ部品により押し付けられてはみ出るはんだの量は、チップ部品搭載時における、チップ部品がはんだペーストに載る際の過重量、及び、はんだペースト印刷時のペースト状のはんだの量、等のばらつきにより変化する。はみ出されたはんだは、リフロー時に融解し毛細管現象によりはんだ付け用ランド部に戻るはんだもあるが、はんだ付け用ランドからはみ出したはんだの量によっては、はんだ付け用ランド部に戻る事が出来ないはんだが発生する場合がある。戻る事が出来ないはんだは、はんだボールとなって本来はんだ付けされるべき個所以外の絶縁基板上に散乱する。
【０００４】
絶縁基板上に散乱するはんだボールは、はんだ付けにより絶縁基板に固定されないので、非常に不安定であり、はんだボールが移動し回路をショートさせ機器を動作不能にする場合があるという問題点がある。
【０００５】
一般的に、絶縁基板上のはんだ付け用ランドにおけるパターンランドとソルダーレジストの関係は、絶縁基板におけるはんだ付け用ランドと絶縁基板の接合を強くすることと、パターンランド周辺に別の配線パターンが配置できるようにする為に、パターンランドの四辺の縁にソルダーレジストを印刷する構成がなされている。これにより、高密度実装が可能となっている。
【０００６】
この従来技術を図３及び図４を用いて説明する。図３は、従来のプリント配線基板の上面図、図４は、従来のプリント配線基板に部品を実装した状態の側面図を示す。
【０００７】
図３において、１は絶縁基板、４はパターンの銅箔ランド形成部分Ａ（以下、パターンランドＡと称す）、５はパターンの銅箔ランド形成部分Ｂ（以下、パターンランドＢと称す）、６はソルダーレジスト部分、７はチップ部品本体透視図（図４のチップ部品本体１１に対応）、８はチップ部品はんだ付け端子Ａ（以下、チップ端子Ａと称す）、９はチップ部品はんだ付け端子Ｂ（以下、チップ端子Ｂと称す）、１０はチップ部品電極間を通る配線パターン、１１はチップ部品本体、１４は従来技術のはんだ付け用ランドを形成するレジスト開口部Ａ、１５は従来技術のはんだ付け用ランドを形成するレジスト開口部Ｂ、１６は従来技術のはんだ部Ａ、１７は従来技術のはんだ部Ｂ、１８ははんだボール、２０は部品内側のはんだ付けランドに覆い被さるソルダーレジストを示す。
【０００８】
この従来技術では、絶縁基板１の上に、配線パターン１０及びのパターンランドＡ４、パターンランドＢ５を成形し、その上に絶縁膜となるソルダーレジスト６を形成する。チップ部品７をはんだにて接続する為のランド部の形成は、レジスト開口部Ａ１４、レジスト開口部Ｂ１５を設けることでランド形状を形成していた。
【０００９】
従来技術のランドを形成するレジスト開口部Ａ１４、及び従来技術のランドを形成するレジスト開口部Ｂ１５は、パターンランドＡ４、パターンランドＢ５より一回り小さく設定し、はんだ付けランドの四辺の縁に被さる形状としている。ここで、チップ部品７の電極であるチップ端子Ａ８とチップ端子Ｂ９との間にはみ出したはんだボール１８は、部品内側のはんだ付けランドに覆い被さるソルダーレジスト２０の高さがある為にはんだ付け用ランドを形成するレジスト開口部Ａ１４またはレジスト開口部Ｂ１５に戻る事が出来ず、はんだボール１８が発生するという問題があった。
【００１０】
一方、他の従来技術では、はんだ付けの良否を高精度で検査できる様に、はんだ付け用ランドの相対向する内側辺部にレジストがはんだ付け用ランドの一部に設けられているが、部品が搭載される内側のはんだ付け用ランドにソルダーレジストが一部設けられている為、はんだ付け用ランドよりはみ出したはんだボールが、はんだ付け用ランドに戻ろうとする際、はんだ付け用ランドの一部に設けられたレジストの高さが障壁になり戻る事が出来ず、はんだボールを発生し易いという問題があった。（例えば、特許文献１参照）
さらに他の従来技術では、はんだ付け用ランド内部にソルダーレジストを延長してはんだ付け用ランドと部品間に隙間をもうけ、はみ出したはんだを毛細管現象で吸収してはんだボールの発生を防ぐ方法がある。この方法では、ソルダーレジストの高さによって毛細管現象によりはんだが吸収される量にばらつきが生じ、はんだボールの発生になる場合やチップ部品が不安定となっていわゆるチップ立ちという現象が現れる場合があるという問題があった。さらには、ソルダーレジストの形状が複雑になり、製造上の精度が求められコストアップになるという問題もあった。（例えば、特許文献２参照）
さらに他の従来技術では、はんだ付け用ランドの外周縁の一部をソルダーレジストで覆い、はんだ付け用ランドの外周縁の一部をソルダーレジストがはみ出す構造とし、はんだ付けの強度を確保する方法がある。しかしこの方法は対ボールグリットアレイ等のはんだボールでの接続に対して接続強度に効果を持たす技術であり、はんだボールによる接続を用いないディスクリート部品例えばチップセラミックコンデンサ等が搭載される場合は、部品がはんだを押しつぶす事ではんだがはんだ付け用ランドよりはみ出し、はんだボールになるような場合には配慮されていないという問題があった。（例えば、特許文献３参照）
【００１１】
【特許文献１】
実開平６−８６３７２号公報
【特許文献２】
特開平１１−２３３９１５号公報
【特許文献３】
特開２００１−２３０５１３公報
【００１２】
【発明が解決しようとする課題】
上述したように、図３、図４による従来技術では、チップ部品７の電極であるチップ端子Ａ８とチップ端子Ｂ９との間にはみ出したはんだボール１８は、部品内側のはんだ付けランドに覆い被さるソルダーレジスト２０の高さがある為に、はんだ付け用ランドを形成するレジスト開口部Ａ１４またはレジスト開口部Ｂ１５に戻る事が出来ず、はんだボール１８が発生するという問題があった。
【００１３】
さらに、特許文献１による従来技術では、部品が搭載される内側のはんだ付け用ランドにソルダーレジストが一部設けられている為、はんだ付け用ランドよりはみ出したはんだボールが、はんだ付け用ランドに戻ろうとする際はんだ付け用ランドの一部に設けられたレジストの高さが障壁になり戻る事が出来ず、はんだボールを発生し易いという問題があった。
【００１４】
さらに、特許文献２による従来技術では、ソルダーレジストの高さによって毛細管現象によりはんだが吸収される量にばらつきが生じはんだボールの発生になる場合やチップ部品が不安定となっていわゆるチップ立ちという現象が現れる場合があるという問題があった。さらには、ソルダーレジストの形状が複雑になり、製造上の精度が求められコストアップになるという問題もあった。
【００１５】
さらに、特許文献３による従来技術では、チップセラミックコンデンサ等が搭載される場合は、部品がはんだを押しつぶす事ではんだがはんだ付け用ランドよりはみ出し、はんだボールになるような場合には配慮されていないという問題があった。
【００１６】
本発明の目的は、プリント基板上のチップ部品用のはんだ付け用ランドにおいて、チップ部品が覆い被さる側のみのソルダーレジストをなくすことで、はんだボールの発生を抑えるとともに、高密度実装を実現するはんだ付け用ランド、プリント配線基板を提供することにある。
【００１７】
【課題を解決するための手段】
上述の課題を解決するために本発明は、絶縁基板上に印刷されたパターンランドと面実装用のチップ部品のはんだ付け端子とを接合するための接合面を除いた部分はソルダーレジストを印刷する構造をなしたはんだ付け用ランドにおいて、前記チップ部品が覆い被さる側のパターンランドの一部は前記ソルダーレジストを印刷せず、前記チップ部品が覆い被さらない側のパターンランドは前記ソルダーレジストを印刷することとする。
【００１８】
好ましくは、前記はんだ付け用ランドは２個で１対の構造をしており、１対の向き合った側のパターンランドの一部のみソルダーレジストを印刷しないこととする。
【００１９】
さらに好ましくは、前記ソルダーレジストを印刷しない部分は前記パターンランド以外の部分も含まれることとする。
【００２０】
さらに好ましくは、前記ソルダーレジストを印刷しない部分の寸法は、前記プリント基板製造上で発生する印刷誤差の値をより広い寸法にすることとする。
【００２１】
【発明の実施の形態】
本発明の実施形態の一実施例について図１、図２、図５、図６を参照して以下説明する。
【００２２】
まず、本発明によるはんだ付け用ランド、絶縁基板の第一の実施例の構成を図１及び図２を用いて説明する。図１は、本発明による実施形態の一実施例を示すプリント配線基板の上面図、図２は、本発明による実施形態の一実施例を示すプリント配線基板の部品実装状態の側面図を示す。尚、上述した図３、図４と同じ部分については同じ番号とし、ここでは同じ番号の説明は省略する。
【００２３】
２は本発明のはんだ付け用ランドを形成するレジスト開口部Ａ、３は本発明のはんだ付け用ランドを形成するレジスト開口部Ｂ、１９は本発明のはんだ付け用ランドであるパターンランドＡ４及びパターンランドＢ５上のレジスト開口部Ｃ（以下、はんだ付け用ランド１９と称す）、２１ははんだ付け用ランド部におけるパターンランドＡ４またはパターンランドＢ５辺縁とソルダーレジスト６開口辺縁との隙間の距離、２２はチップ部品７の電極であるチップ端子Ａ８とチップ端子Ｂ９との間を通る配線パターン１０とソルダーレジスト６の開口辺縁との距離を示す。
【００２４】
本発明によるはんだ付け用ランド１９では、チップ部品７を搭載時、チップ部品７で覆われることになるパターンランドＡ４及びパターンランドＢ５とソルダーレジストとの隙間距離２１側はソルダーレジスト６を形成させず、その他のパターンランドの外周辺はソルダーレジスト６に覆われている構造となっている。さらに、隙間距離２１は所定の寸法の隙間を設ける構造としている。また、距離２２についても所定の寸法を確保することが必要で、配線パターン１０上のソルダーレジスト６が必ず覆い被さる構造となっている。これは、配線パターン１０上にソルダーレジスト６が覆い被されていないと、リフロー時溶解したはんだがパターンランドＡ４またはＢ５と配線パターン１０との間ではんだブリッジにより接続してしまうことを防止するためである。尚、所定の寸法については後述する。
【００２５】
この構造を持ったはんだ付け用ランド１９ではんだ付けを行う場合、はんだペーストは塗布後、はんだ付け用ランド１９にチップ部品７が搭載される時に押し付けられ、はんだ付け用ランド１９からはみ出される。その後、そのはみ出した状態でリフロー工程等のはんだ融解工程に進むと、前記はんだ付け用ランド１９からはみ出したはんだペーストは、はんだ付け用ランド１９の隙間距離２１側にはソルダーレジスト６が覆い被さっていないので、はんだの融解時の毛細管現象で容易にチップ部品のはんだ付け用ランド１９に戻る事が出来る。よってはんだボールの発生を抑制することが出来る。
【００２６】
ここで、上記の隙間距離２１の所定の寸法について詳細に説明する。はんだ付け用ランド１９部におけるパターンランドＡ４またはＢ５辺縁とソルダーレジスト６開口辺縁との隙間の距離は、基板製造工程において、パターンランドとソルダーレジストの印刷ズレが発生してもはんだ付け用ランド１９にソルダーレジストが覆い被さらないような寸法としている。すなわち、印刷ズレが生じても隙間距離２１が「０以下」にならないような寸法になっている。また、同様に、配線パターン１０とソルダーレジスト６の開口辺縁との距離２２についても印刷ズレが生じても距離２２が「０以下」にならないような寸法になっている。
【００２７】
例えば、印刷ズレが最大５０μｍ発生する場合がある基板製造工程では、パターンランドＡ４またはＢ５の辺縁とソルダーレジスト６開口辺縁との位置関係は設計上の中心値を５０μｍ以上離しておくことにより隙間距離２１の寸法が「０」以上を確保される。同様に、距離２２についても配線パターン１０とソルダーレジスト６の開口辺縁との位置関係は設計上の中心値を５０μｍ以上離しておく。
【００２８】
これにより、基板実装時に隙間距離２１と距離２２が確保できるので、はんだボールの発生が抑えられるとともに、はんだブリッジも抑えられる。
【００２９】
次に、本発明による第二の実施例としてチップ部品間に配線パターンを設けない場合の構成を図５及び図６を用いて説明する。図５は、プリント配線基板の上面図、図６は、プリント配線基板の部品実装状態の側面図を示す。
【００３０】
図５、図６においては、チップ部品７用のランドであるパターンランドＡ４とパターンランドＢ５との間に配線パターンが無い為、チップ部品７の電極であるチップ端子Ａ８とチップ端子Ｂ９との間のソルダーレジストをつなげてしまうことも可能で、一つのレジスト開口部３０となっている。
【００３１】
この場合においてもチップ部品７に覆われるはんだ付け用ランド上にソルダーレジストを形成しないので、押し付けられてはみ出したはんだが容易にはんだ付け用ランドに戻る事ができるためはんだボールの発生を抑制する事が出来る。
【００３２】
【発明の効果】
以上説明したように本発明によれば、はんだボールの発生を抑えるとともに、高密度実装を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施形態の第一の実施例を示すプリント配線基板の上面図。
【図２】本発明の実施形態の第一の実施例を示すプリント配線基板の側面図。
【図３】従来技術の実施例を示すプリント配線基板の上面図。
【図４】従来技術の実施例を示すプリント配線基板の側面図。
【図５】本発明の実施形態の第二の実施例を示すプリント配線基板の上面図。
【図６】本発明の実施形態の第二の実施例を示すプリント配線基板の側面図。
【符号の説明】
１…絶縁基板、２…本発明のはんだ付け用ランドを形成するレジスト開口部Ａ、３…本発明のはんだ付け用ランドを形成するレジスト開口部Ｂ、４…パターンの銅箔ランド形成部分Ａ、５…パターンの銅箔ランド形成部分Ｂ、６…ソルダーレジスト部分、７…チップ部品本体透視図、８…チップ部品はんだ付け端子Ａ、９…チップ部品はんだ付け端子Ｂ、１０…ランド部に隣接する配線パターン、１１…チップ部品本体、１２…はんだ部Ａ、１３…はんだ部Ｂ。
【図１】
2004207287.tif 000003
【図２】
2004207287.tif 000004
【図３】
2004207287.tif 000005
【図４】
2004207287.tif 000006
【図５】
2004207287.tif 000007
【図６】
2004207287.tif 000008