(57)【要約】【課題】電子線投影露光用の相補分割マスクにおいて、電流値増加に伴う微細加工性の劣化が生じた。【解決手段】電子線投影露光における相補分割されたマスクにおいて、一つのマスクに高い寸法精度が要求されるパターンを、他方のマスクにそれ以外のパターンを配置する。【効果】高い精度が要求されるパターンでの電流値を下げることが可能となり、高い転写精度を実現することが可能となる。また、高精度パターンを高スループットで形成することが可能となる。【選択図】　図１
2004014737.tif 000002
【特許請求の範囲】
【請求項１】
基板上の感電子線組成物薄膜にマスクを介して電子線を照射することにより所望のパターンを形成する半導体装置の製造方法において、
前記所望のパターンは、第１の転写精度が要求される第１のパターンと、
前記第１の転写精度より低い第２の転写精度が要求される第２のパターンとを含み、
前記第１のパターンを転写するための第１のマスクと、
前記第２のパターンを転写するための第２のマスクを設け、
前記基板上における前記第１のマスクの投影領域と前記第２のマスクの投影領域が重なるように電子線照射することを特徴とする半導体装置の製造方法。
【請求項２】
基板上の感電子線組成物薄膜にマスクを介して電子線を照射することにより所望のパターンを形成する半導体装置の製造方法において、
前記所望のパターンは、所定の寸法を有する複数のサブフィールド領域に分割され、各サブフィールドにおける前記基板上への電子線照射部と非照射部との面積比率が所定の値を超えた場合に、前記サブフィールドに含まれる前記所望のパターンに対して、
第１の転写精度が要求される第１のパターンを転写するための第１の部分マスクと、
前記第１の転写精度より低い第２の転写精度が要求される第２のパターンを転写するための第２の部分マスクとを設け、
前記基板上における前記第１の部分マスクの投影領域と前記第２の部分マスクの投影領域が重なるように電子線照射することを特徴とする半導体装置の製造方法。
【請求項３】
前記所望のパターンは、前記各サブフィールド領域内において、さらに前記サブフィールド寸法より小さな所定の寸法を有する複数の部分領域に分割され、前記部分領域の各々における前記基板上への電子線照射部と非照射部と面積比率が所定の値を超えた場合に、前記サブフィールドに含まれる前記所望のパターンに対して、
前記基板上における前記第１の部分マスクの投影領域と前記第２の部分マスクの投影領域が重なるように電子線照射することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記第１のマスクおよび前記第２のマスクへのマスク照射電流は、それぞれ同一であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
基板上の感電子線組成物薄膜にマスクを介して電子線を照射することにより、活性層上のゲートパターンを含む所望のパターンを形成する半導体装置の製造方法において、
前記所望のパターンは、前記活性層上にあって、第１の転写精度を要求するゲートパターンを含む第１のパターンと、前記第１の転写精度より低い第２の転写精度が要求される前記ゲートパターン以外のパターンとを含む第２のパターンとからなり、
前記第１のパターンを転写するための第１のマスクと、
前記第２のパターンを転写するための第２のマスクとを設け、
前記基板上における前記第１のマスクの投影領域と前記第２のマスクの投影領域が重なるように電子線照射することを特徴とする半導体装置の製造方法。
【請求項６】
前記第１のパターンは、前記ゲートパタ−ンに電気的に接続されるパターンと、
前記活性層パターン又は前記活性層パターンを前記ゲートパターンの長手方向に所定量拡大して得られる図形との重なり部分であることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
基板上の感電子線組成物薄膜にマスクを介して電子線を照射することにより所望のパターンを形成する半導体装置の製造方法において、
前記所望のパターンは所定の寸法を有する複数のサブフィールド領域に分割され、
前記サブフィールドに含まれる前記所望のパターンは、
第１の転写精度が要求される第１のパターンと、
前記第１の転写精度より低い第２の転写精度が要求される第２のパターンとを含み、
前記第１のパターンを転写するための第１の部分マスクと、
前記第２のパターンを転写するための第２の部分マスクとを設け、
一定の規則に基づいて、前記第１の部分マスクをマトリックス状に配列した第１マスクと前記第２の部分マスクをマトリックス状に配列した第２マスクとを並置することにより形成されたマスクを用いることを特徴とする半導体装置の製造方法。
【請求項８】
前記一定の規則は、
前記第１マスクの第１行目に配置された前記第１の部分マスクからなる第１部分マスク群の下端に、前記第２マスクの第１行目に配置された第２の部分マスクからなる第２部分マスク群を並置させ、第１行目から順次、前記第２部分マスク群を前記第１部分マスク群の下端に並置することを繰り返して形成した第３マスクと、
前記第２マスクの第１行目に配置された前記第２の部分マスクからなる第２部分マスク群の下端に、前記第１マスクの第１行目に配置された第１の部分マスクからなる第１部分マスク群を並置させ、第１行目から順次、前記第１部分マスク群を前記第２部分マスク群の下端に並置することを繰り返して形成した第４マスクとを設け、
前記第３マスクに前記第４マスクを並置することを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記一定の規則は、
前記複数のサブフィールドのそれぞれの位置を示す番地を（ｉ，ｊ）（ｉとｊはそれぞれ、第１マスクおよび第２マスクの最上端からｉ番目の行と最左端からｊ番目の列を示す。ここで、１≦ｉ，ｊ≦ｎ）とし、
前記第１マスクのｉ番目の行において、
ｉが奇数の時は、ｊが奇数である番地には、第１マスクの（ｉ−ｊ）番地のサブフィールドを配置し、
ｊが偶数である番地には、前記第２マスクの（ｉ−ｊ）番地のサブフィールドを置き換え、
ｉが偶数の時は、ｊが偶数である番地に第１マスクの（ｉ−ｊ）番地サブフィールドを配置し、
ｊが奇数である番地には前記第２マスクの（ｉ−ｊ）番地のサブフィールドを置き換える操作を行ない、これを順次繰り返して形成された第３マスクと、
前記第２マスクのｉ番目の行において、ｉが奇数の時は、ｊが奇数である番地に第２マスクの（ｉ−ｊ）番地のサブフィールドを配置し、ｊが偶数である番地には、前記第１マスクの（ｉ−ｊ）番地のサブフィールドを置き換え、
ｉが偶数の時は、ｊが偶数である番地に第２マスクの（ｉ−ｊ）番地のサブフィールドを配置し、
ｊが奇数である番地には前記第１マスクの（ｉ−ｊ）番地のサブフィールドを置き換える操作を行ない、これを順次繰り返して形成された第４マスクとを用意し、
前記第３マスクに前記第４マスクを並置することを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項１０】
基板上の感電子線組成物薄膜にマスクを介して電子線を照射することにより所望のパターンを転写する工程を含む製造方法によって形成された半導体装置において、
第１の転写精度が要求される第１のパターンと、
前記第１の転写精度より低い第２の転写精度が要求される第２のパターンとを含む前記所望のパターンに対して、
前記第１のパターン（群）を転写するための第１のマスクと、
前記第２のパターン（群）を転写するための第２のマスクを設け、
前記基板上への前記第１のマスクの投影領域と前記第２のマスクの投影領域が重なるように電子線照射することにより形成された半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路や液晶パネル等に用いられる半導体装置の製造方法に関する。特に、上記装置の微細パターン形成用リソグラフィ技術である、電子線投影露光法を用いた半導体装置の製造方法、及びこれに用いるマスク、上記マスクのデータ生成方法に関わる。
【０００２】
【従来の技術】
半導体集積回路などのパターン形成にリソグラフィ技術を用いるが、その際のエネルギー線として光、電子線などが使われる。このうち光リソグラフィは半導体装置の微細化に対応するため、光源の波長をｇ線（４３６ｎｍ）からｉ線（３６５ｎｍ）、ＫｒＦ（２４８ｎｍ）と短波長化することにより解像性の向上を行ってきたものの、デバイス性能として要求されるパターン寸法に対し、光リソグラフィ装置の性能が十分でなくなってきた。そこで解像性の向上のためにさらなる光源の短波長化が進められている。しかし光源の開発を行うだけでなく、新たにレンズ哨材やレジストの開発を行う必要が生じ、莫大な開発費用が必要となる。それに伴い装置価格・プロセスコストも上昇し、結果それを用いて作製される半導体装置が高価となる問題が生じる。
【０００３】
一方、電子線リソグラフィは光リソグラフィと比較し、高い解像性能を有している利点をもつ。しかし従来の電子線リソグラフィ装置では、点ビームによる塗りつぶし、もしくは高々数μｍ×数μｍ程度のパターンをつなげてウェハ上のレジストに描画していくものであり、スループットの点で量産技術として不向きであった。
【０００４】
この電子線リソグラフィのスループットを改善する方法として、例えばジャパニーズ　ジャーナル　オブ　アプライド　フィジックス　ボリューム３９、（２０００年）　第６８９７頁から第６９０１頁（Ｊａｐａｎｅｓｅ　Ｊｏｕｒｎａｌ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ，　ｖｏｌ．　３９　（２０００）　ｐｐ．６８９７−６９０１）に挙げられるように、チップ全体のパターンをマスク原版（以下マスクと呼ぶ）に作製し、このマスクに電子線を照射してウェハ上にパターンを投影・転写する電子線投影露光法（Ｅｌｅｃｔｒｏｎ　Ｐｒｏｊｅｃｔｉｏｎ　Ｌｉｔｈｏｇｒａｐｈｙ）が提案されている。この方法では、投影露光するという点で光リソグラフィと同様であり、光源が光から電子線に代わったようなイメージに近く、従来の電子線リソグラフィと比較すると１桁高いスループット　３５枚／時（８ｉｎｃｈウェハ換算）が試算されている。
【０００５】
この電子線転写用マスクの形状は、例えばプロシーディングス　オブ　エス・ピー・アイ・イー、ボリューム３９９７、（２０００年）、　第２１４頁から第２２４頁（Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　ＳＰＩＥ　ｖｏｌ．３９９７（２０００）　ｐｐ．２１４−２２４）に示されている。図２（ａ）に電子線転写用マスクの鳥瞰図、（ｂ）に（ａ）の領域２０３の拡大図、（ｃ）にマスクを上面からみた図を示す。電子線投影露光法は、転写範囲が限られることから、ＬＳＩチップを構成する回路パターンをマスク上寸法１０００μｍ角の領域に分割し、この領域を転写時につなぎ合わせてチップ全体のパターンを形成する。以下この１つの分割領域、つまり一度に転写する領域を”サブフィールド”２０１と呼ぶ。各サブフィールドのつなぎ合わせは、ウエハステージとマスクステージを同期させつつ機械的に移動させたり、電子ビームの偏向を行うことによって行う。サブフィールド２０１内のパターン部領域のＳｉの厚さは０．５〜２μｍと薄く、壊れやすいことからサブフィールド間にストラット２０２と呼ばれる梁を設け、機械的強度を高めている。
【０００６】
電子線転写用マスクの作製フローの例を図３に従って説明する。図３（ａ）に示すように、ＳｉＯ２がＳｉに挟まれているＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）ウェハを用いる。Ｓｉ基板ＳＵＢの厚さは４００μｍ〜８００μｍ程度であり、その上に膜厚０．１μｍ〜０．５μｍのＳｉＯ２、膜厚０．５〜２μｍのＳｉが成膜されている。電子線転写用マスクの作製方法として、ストラット２０２作製のために基板の裏面エッチングをマスクパターン形成の前に行う先行バックエッチ法と、基板の裏面エッチングを後に行う後行バックエッチ法があるが、ここでは先行バックエッチ法を示す。先行バックエッチ法では、まず基板裏面にストラット２０２形成のレジストパターニングを行い、ドライエッチングによりＳｉ基板の裏面エッチングをする。さらに、ＳｉＯ２の除去により、図３（ｂ）に示すような電子線転写マスク用のメンブレンブランクスが得られる。このメンブレンブランクスの表面（ストラット２０２の反対側）にレジストパターン２０４を形成する（図３（ｃ））。さらにドライエッチング処理で表面のＳｉ膜をエッチングして電子線転写用マスクを作製する（図３（ｄ））。
【０００７】
電子線投影露光装置において、上記ステンシル型マスクを使用する場合、周りを完全に電子線照射領域（マスク上の開口パターン）で囲まれた電子線非照射領域（マスク上の電子線遮蔽領域）は形成できない。また、開口率が高くなると非開口部の面積が小さくなりマスクの機械的強度が低下してしまう。あるいは、開口率が高い場合にはマスクの開口部を通過しウェハ上に照射されるマスク透過電流値が大きくなり、その結果電子間のクーロン反発によってウェハ上のビームがぼけるといった現象が生じる。
【０００８】
以上の問題点から１つの領域をパターン転写するために、２つ以上のマスクにパターン分割を行った、いわゆる相補マスクを使用して、ウェハ上の同一領域を複数回電子線転写する方法がある。
【０００９】
特開平８−２３６４２８には、大パターンの輪郭部分からなるマスクと、大パターンの内側部分と微細パターンからなるマスクを用いて多重転写する方法が述べられている。
また、特開平１１−２０４４２２には、幅広パターンからなるマスクと幅狭パターンからなるマスクに分割し、幅狭パターンからなるマスクの露光量を上げて露光する方法が述べられている。
【００１０】
【発明が解決しようとする課題】
本発明者が考案した方法（特願２００１−１５３３５１に開示）では、サブフィールド内、あるいはクーロン効果の影響の及ぶ範囲内でパターン密度（開口率）がほぼ等しくなるように分割が行われている。これは、それぞれのマスクの開口率が異なる場合、電流値も変化し、その結果クーロン効果によるビームのボケ量がマスクによって異なるためである。従って、相補マスク分割の際には開口率をほぼ等しくすることによって、極端なビームボケの差が生じないようにしている。
【００１１】
上記特願２００１−１５３３５１では、相補マスクの互いの開口率をクーロン効果の影響の及ぶ範囲内（サブフィールドよりも小さい範囲、例えばウェハ上寸法の５０μｍ角の領域内、以下特に断らない限り寸法は全てウェハ上換算値とする）で一定値以下にすることが述べられている。しかし、レイアウトデータの開口率が高い場合には相補マスク分割を行なっても、開口率が十分小さくならないという課題があった。例えば図４（ａ）に示しているように、大開口（１．８μｍ）と微細スペース（０．２μｍ）で構成されたパターン４０１が、５０μｍ角以上の領域に渡って配置されている場合には開口率は９０％となる。これの相補分割の一例として開口間のクーロン効果が最も低減されるであろう隣接開口を２つのマスクに振り分けることを考えると、図４（ｂ）に示しているようなマスクＡと、マスクＢに分割される（斜線部がマスク開口部）。このようにマスクＡ、マスクＢに相補分割することによって、開口率が分割前の半分の４５％となるものの、依然開口率が大きいためクーロン効果によってビームボケが生じる。その結果図４（ｃ）に示すように、パターン解像不良が生じた。あるいは、上記ボケを抑制するためには、マスク照射電流を下げて、マスクを透過する電流の合計を小さくする必要がある。しかし、この場合ウェハ上パターンの単位面積あたり照射強度（電流量）は小さくなるため、レジストパターン形成に必要な総照射量を露光するのに必要な時間は増大する。即ち、スループットが低下してしまう。
【００１２】
さらに、電子線投影露光方式では、基本的にマスク照射電流は一定であり、通常サブフィールドごとに変更することはない。このため、マスク照射電流値は開口率が最大のサブフィールドでクーロンボケを抑制するための条件で規定されてしまう。開口率の高いサブフィールドのパターン精度劣化を抑えた低電流値で全サブフィールドの露光が必要となり、スループット低下が生じるという課題があった。
【００１３】
例えば，あるチップが６×６のサブフィールドで構成され、各サブフィールドの開口率が図６（ａ）のようになっている場合を考える。このチップでは十分な寸法精度を得るためには少なくとも２０％以下の開口率にする必要があるとする。（図６の丸付き数字が開口率２０％以上のサブフィールドを表す。）図６（ａ）のパターンを開口率が等しくなるようにマスクＡ，マスクＢの２つに相補分割にした場合、２つのマスクのサブフィールド毎の開口率は図６（ｂ−１）のマスクＡ、図６（ｂ−２）のマスクＢのようになる。その結果、開口率が２０％を超えるサブフィールド６０１（斜線部のサブフィールド）ができてしまう。サブフィールド６０１で高い寸法精度が必要とされるパターンを転写するためには電子線投影露光装置の電流値を低下させることが必要である。マスク照射電流値はサブフィールド毎に変更できないので、図６（ｂ−１）、（ｂ−２）の６０１のような開口率が２０％を超え、かつその中に高い寸法精度が要求されるパターンを含むサブフィールドが、チップ全体にある数千個のサブフィールドのうちただ１つでも存在すると、電流値を低下させて転写する必要があり、それによってスループットが制約されることになる。
【００１４】
あるいは、図５（ａ）に示している大面積パターン５０１を相補分割する場合、所定面積以下になるようにパターンを細分化し（図５（ｂ））、各細分パターンをマスクＡ（図５（ｃ−１））、マスクＢ（図５（ｃ−２））に振り分けることが考えられる。このとき、図５（ｂ）のパターン形状のまま相補分割を行った場合、いわゆる中抜けパターンが生じてしまうことから、細分パターンの角の除去を行うことが考えられる。これにより大面積パターンのパターン分割は可能であるものの、図５（ｃ−１）、（ｃ−２）に示しているような矩形パターンを角にて支える宙吊りパターン５０２の構造となり機械的強度が弱くなるという課題がある。
【００１５】
また、上記特開平８−２３６４２８では、大パターンの内側部分照射時のクーロン効果を抑えるために、大パターンの輪郭部のみ別マスクに含めることが述べられている。しかし、大パターンの輪郭を除いた比較的大面積の内部パターンと個別の微細開口パターンは同一マスク上に配置されており、上記マスクの開口率は比較的大きなままであり、クーロン効果により上記微細開口パターンの解像度が劣化する恐れがあるという問題がある。
【００１６】
又、上記特開平１１−２０４４２２では、レジストヒーティングを抑制するために幅広開口パターンと幅狭開口パターンを別マスクとし、前者を低露光量で、後者を高露光量で各々露光する方法が述べられている。しかし、この場合パターンの露光特性に応じた最適露光量で露光できないという問題点があった。又、上記別マスクの各々に対してマスク照射電流を変更することは、通常の電子線投影露光装置の構成では困難という問題があった。又、先に挙げた図４のように幅広開口パターンが密集してある場合には、全ての開口パターンが一方のマスクにのみ含まれてしまうという問題点があった。
【００１７】
さらに、上記特開平８−２３６４２８及び特開平１１−２０４４２２では共に開口率を考慮すべきマスク上の範囲が明らかになっていない。又、このため相補分割の際、クーロン効果の影響範囲以内の開口率を考慮した分割となっていないという問題点があった。
【００１８】
本発明の目的は、相補マスクを用いた電子線投影露光法を用いてパターン高精度に、かつ高スループットに形成できる半導体装置の製造方法を提供することにある。
【００１９】
【課題を解決するための手段】
上記目的を達成するために、本発明では、電子線投影露光法においてクーロン効果の影響範囲内における開口率が所定値以上となる領域を含むパターンを相補マスク分割する際、高い寸法精度が要求されるパターンを第一のマスク領域に配置し、その他のパターンを第二のマスク領域に配置することにより達成される。
【００２０】
ここで、高い精度が要求されるパターンとして、第一の所定寸法以下の微細な開口パターンもしくは第二の所定寸法以下の微細間隔で隣接する開口パターンの辺を含む所定幅の開口パターン領域とすることが好ましい。また、前記高い精度が要求されるパターンとして、活性領域上のゲートパターンもしくは、活性領域上のゲートパターンとその周辺でゲートパターンと接続するパターンとすることができる。
【００２１】
以上のような相補マスク分割を行なうことによって、微細なパターンあるいは高い精度が要求されるパターンの含まれるマスクの開口率を小さくすることが可能となり、解像性の向上が可能となるものである。また、第一のマスク領域に微細パターンや高精度パターンを集めることから、第二のマスク領域は比較的寸法の大きな、従って上記第一の領域程の精度を必要としないいわゆるラフパターンで構成される。一般に、第二のマスク領域は開口率が高くなるが、ラフパターンのため照射電流値を下げて転写精度を上げる必要なく、電流値は開口率の低い第一のマスク領域に応じて決定することができ、スループットを低減させることがない。
【００２２】
本発明によるスループットの向上について、図１９を用いてさらに説明する。マスク開口率を変えたときのマスク照射電流とパターン寸法誤差の関係を図１９の上段に、マスク照射電流とスループットの関係を図１９の下段に示した。パターン寸法誤差はマスク寸法やサブフィールド内電流非均一性等の様々な要因により生じるが、一般にウェハ上ビームボケが大きいほど大きい。開口率又は照射電流が大きい程マスク透過電流が大きく、マスク透過電流が大きいほどクーロン効果、従ってビームボケは増大するので、パターン寸法誤差が大きくなる。一方、露光時間は必要照射量／マスク照射電流に比例するので、スループットはマスク照射電流とともに増大する。ここで、微細パターンの必要精度をＡｆｉｎｅ、ラフパターンの必要精度Ａｒｏｕｇｈとする。２つの相補マスクの開口率が等しくＤ２となるように相補分割した場合、一般に２つの相補マスクの両方に微細パターンが含まれる。各マスクの露光に対して誤差をＡｆｉｎｅ以下に抑えるためには、電流はＩ１、従ってスループットはＴＰ１となる。一方、本発明により、相補マスクを一方が微細パターンのみを含むように分割し、その開口率がＤ１、残りのパターンの開口率Ｄ３であったとする。（微細パターンを含むマスクの開口率は残りのパターンを含むマスクの開口率より小さいと仮定した。以下、実施の形態に示すようにこの仮定は大抵の場合成立する。例外についても実施の形態で述べる。）誤差を許容値に抑えるためには、電流はＩ２、従ってスループットはＴＰ２となる。以上、本発明によりスループットが増大する。
【００２３】
【発明の実施の形態】
（実施の形態１）
以下本発明の実施の形態として、ゲート層のパターンのうち、特に高い寸法精度が要求される活性層上のパターンを形成するときの相補分割方法を、図１を用いて述べる。
【００２４】
図１に、ＭＯＳＬＳＩの活性領域１０２と、その上に形成するゲートパターン１０１のマスクデータを示す。図１では、活性領域上ゲートパターン幅は０．０８μｍと０．１２μｍであり、ゲート層と活性領域の合わせ誤差を考えて、活性領域から少なくとも０．１５μｍの位置までは、活性領域上ゲートパターン幅と同じにレイアウトされている。それ以外の領域では最小線幅０．１２μｍのレイアウトとなっている。
【００２５】
ここでは、図１のゲートパターン１０１のうち、図形演算により活性領域パターン１０２を０．１５μｍ拡大したパターン１０３とゲート層パターン１０１の論理積により、活性領域１０２から０．１５μｍ内にあるゲートパターン１０４のみ抽出を行なってマスクＡ（図１（ｃ−１））とし、その他のパターン１０５をマスクＢ（図１（Ｃ−２））とした。
【００２６】
ここでは、活性領域パターンの０．１５μｍ拡大図形領域内のゲートパターンを、精度を要するパターンとして抽出してマスクＡとしたが、０．０８μｍパターンのように細線でレイアウトされている部分は全てマスクＡとしてもよい。
また、仮に、設計時に活性領域上のゲートパターンが別レイアウト層になっていれば、そのまま活性領域上ゲートパターン層のデータをマスクＡのデータとしてもよい。
【００２７】
さらに、マスクＡ及びマスクＢでの転写時の合わせずれによりパターン断線が生じるのを回避するため、マスクＡにマスクＢと重なる部分を設けてもよい。重複部分の求め方としては、パターン１０４を合わせずれ量の最大値（例えば３０ｎｍ）だけ拡大したパターンとパターン１０１の論理積とるなどの方法が考えられる。電子線投影露光装置の合わせ誤差が少なければ、重複部分を小さくしてもよいことは言うまでもない。
【００２８】
以上のように分割を行うことによって、マスクＡは高い寸法精度が必要な領域で構成され、マスクＢはそれ以外のパターンで構成される。一般に活性領域上ゲートパターンの面積は同一ゲート層の他の部分パターンの面積より小さいので，マスクＡの開口率はマスクＢより小さくなる。従ってマスクを透過する電流値も小さくなることから、クーロン効果も低下する。よってビームのボケ量を低下させることが可能となり、より微細かつ高精度なパターンを転写することが可能となる。一方、マスクＢの場合は、開口率が大きくなることから、ビームのボケ量が大きくなる。しかし、マスクＢで転写されるパターンは、高い寸法精度が要求されるパターンではないので、ビームボケがあっても特に問題はない。
【００２９】
（実施の形態２）
本実施の形態では、ゲートパターンの要求精度を考慮して相補マスクに分割する方法について述べる。
【００３０】
図７（ａ）に、ゲートパターン７０１と活性領域パターン７０２を示す。ゲートパターン７０１は最小パターン幅０．１μｍ、最小パターン間隔０．１６μｍで描かれている。太幅及び細幅ゲートが混在し、ゲートパターンのほとんどが活性領域上にある場合、実施の形態１と同様にマスク分割を行うと、活性領域上のパターンを含むマスクの開口率が、他方のマスクより高くなる。そこで、活性領域上のゲートパターンのうち、ゲート長の短いパターンを含むマスクの開口率を低くなるように２つのマスクに分割した。すなわち、所定寸法以下の幅のパターン、及び所定寸法以下の間隔で隣接する開口パターンの縁部を抽出して、開口率の低いマスクを構成した。
【００３１】
ここでは、図７（ｂ−１）に示すように、幅０．１５μｍ以下の開口パターン７０３と、０．１８μｍ以下で隣接する開口パターンの縁部分の０．１５μｍ幅パターン７０４を抽出してマスクＡとした。その他のパターンは、図７（ｂ−２）に示すようにマスクＢとした。
【００３２】
以上のように分割することにより、転写精度の必要なパターン７０３，７０４の含まれるマスクの開口率を下げることができた。一方、マスクＢの開口率は高くなるが、マスクＢは要求寸法精度のゆるい太幅パターンのみで構成される。このため、クーロン効果の影響が大きくても、所望寸法精度内のパターンが形成できた。
【００３３】
なお、開口パターン間隔が狭くても分離解像できる場合には，細開口パターンのみでマスクＡを構成してもよい。この場合にはマスクＡの開口率をさらに下げることが可能となり、微細開口パターン部分の形成時のクーロン効果をさらに抑えることが出来る。
【００３４】
また、太幅ゲートにも細幅ゲートと同等の精度が要求される場合には、太ゲートパターンの全ての縁部パターン８０２（ゲート長に垂直な方向のみの縁）をマスクＡ（図８（ａ−１））に含め、その他のパターンをマスクＢ（図８（ａ−２））にしてもよい。この場合には、太幅ゲートの寸法精度も向上させることが出来る。
【００３５】
さらに、マスクＡに含める太幅ゲートの縁部７０４、８０２の幅寸法は、細幅パターン寸法と同じでも、異なってもよい。
【００３６】
（実施の形態３）
以下本発明の実施の形態として、クーロン効果の影響範囲がサブフィールドと一致している場合の相補マスク分割について、図１４のフローを用いて説明する。処理対象とした層のパターンは、最小線幅０．０８μｍ、最小スペース幅０．０８μｍでレイアウトされており、０．１μｍ未満の幅の電子線照射領域パターンや電子線非照射領域パターン（以下、微細パターンとする）を精度１０ｎｍ以下で実現するためには、電子線投影露光装置の使用条件よりサブフィールド内の開口率を２０％未満とする必要があった。
【００３７】
６×６のサブフィールドで構成されるチップにおいて、各サブフィールドの開口率が図１６（ａ）のようになっていた。図１６において開口率を示す数字を丸で囲んだサブフィールドは開口率が２０％を越えていることを表し、一方、斜線部で示したサブフィールドは微細パターンを含んでいることを表す。すなわち、丸付きでかつ斜線のサブフィールド１６０１は開口率が２０％以上でかつ、１００ｎｍ未満の微細パターンを含んでおり、丸なしで斜線部のサブフィールド１６０２は１００ｎｍ未満の微細パターンを含んでいるが開口率が２０％未満のサブフィールドである。また、丸付きで斜線なしのサブフィールド１６０３は、微細パターンを含まず開口率が２０％以上のサブフィールドであり、丸なしで斜線もないサブフィールド１６０４は微細パターンを含まずかつ開口率が２０％未満のサブフィールドである。
【００３８】
まず、レイアウトデータの取込ｓｔ０１によりレイアウトデータの取り込みを行った後、ｓｔ０２にてチップ全体を２５０μｍ角のサブフィールドに分割した。次にサブフィールドの開口率計算ｓｔ０３を行い、開口パターン密度が２０％未満か否かの判定ｓｔ０４を行った。２０％以上の場合は、サブフィールド内に微細パターン含まれているか否かをチェックｓｔ０５を行い、開口率が２０％以上でかつ微細パターンを含むサブフィールド１６０１を抽出した。抽出したサブフィールド１６０１内のパターンは、微細パターンと微細パターン以外のパターン（以下、ラフパターンとする）に分割し、マスクＡには微細パターンのみを配置し、マスクＢにはそれ以外のパターンを配置するように相補分割を行った。この微細パターンとラフパターンとに分割する具体的な方法は別実施の形態に述べた。
【００３９】
一方、開口率が２０％以上でかつ微細パターンが存在しないサブフィールド１６０３、及び、微細パターンの有無に係らず開口率が２０％未満の場合は、従来法のような開口率をマスクＡとマスクＢで等分とする相補マスク分割を行った。
【００４０】
その結果のマスクＡ，マスクＢの各サブフィールド内の開口率を図１６（ｂ−１）、（ｂ−２）に示す。微細パターンの存在するマスクのサブフィールド（斜線部）の開口率はマスクＡ，マスクＢいずれの中でも２０％未満とすることができ、ビームボケが小さく十分な精度のパターンが形成可能となった。マスクＡ，マスクＢともに、開口率が２０％を超えるサブフィールド（丸付き）を含むが、これらのサブフィールドは、要求寸法精度が高くないラフパターンのみからなり（斜線無し）、ビームボケが比較的大きくても所望解像精度内のパターンを得られた。
【００４１】
一方、全てのサブフィールドについて開口率を均等にする相補分割方法で分割を行った場合は、図１６（ｃ−１）、（ｃ−２）に示すように、微細パターンが存在するにも係らず開口率が２０％を越えてしまうサブフィールド１６０１（丸付き斜線）ができてしまった。そのサブフィールド内の微細パターンを十分な精度で転写するには電流値を低下させる必要があり、スループットが低下した。
【００４２】
なお、微細パターンが存在するが開口率が２０％未満のサブフィールド１６０２の相補分割を等面積でなく、微細パターンとラフパターンに分けてマスクＡ，マスクＢにすることもできる。また、相補分割を行わずにサブフィールド内の全てのパターンをマスクＡもしくはマスクＢへ配置することもできる。
さらに、微細パターンが存在しないサブフィールド１６０３や１６０４も相補分割を行わずにマスクＡもしくはマスクＢへ配置することもできる。また、サブフィールド１６０１の相補分割を本実施の形態のように行った後、マスクＡ，マスクＢ全体の開口率が均等になるように、サブフィールド１６０２，１６０３，１６０４について非相補分割、相補分割を選んで行うこともできる。
【００４３】
微細パターンが存在してかつ開口率の高いサブフィールド以外は、相補分割を行わなければ、マスク描画のためのパターンデータ量を低減でき、かつ描画速度も短縮できる。一方、マスクＡ、マスクＢの開口率が等分になるようにすれば、マスク強度を均一にできる。
【００４４】
（実施の形態４）
本実施の形態では、クーロン効果の影響範囲がサブフィールドよりも小さい場合の相補分割方法について、実施の形態３と同じレイアウト層を用いて説明する。実施の形態３と同様に、１００ｎｍ未満の微細パターンは、周辺の開口率が２０％未満でないと所望精度である設計寸法±１０ｎｍを実現できない。実施の形態３では、クーロン効果の影響範囲がサブフィールドと一致していたので、サブフィールド全体の開口率を評価した。しかし、ここで用いた電子線投影露光装置でのクーロン効果の影響範囲は５０μｍとサブフィールドよりも小さい領域であったため、サブフィールド内をさらに５０μｍ角に区切った領域（以下この領域を、仮にクーロン領域と呼ぶ）で開口率を評価した。
【００４５】
例えば、６×６のサブフィールド（１サブフィールドが２５０μｍ角）で構成されるチップの各サブフィールドの開口率が図１７（ａ）のようになっており、その中の１つのサブフィールドである１７０１は、微細パターンを含んでいる。サブフィールド１７０１全体の開口率は１６％であり、２０％未満であるが、クーロン領域（５０μｍ角）で分割し、５×５のクーロン領域それぞれの開口率を調べると図１７（ｂ）のようになっていた。図１７（ｂ）の２５のクーロン領域の中のひとつであるクーロン領域１７０２は、開口率が２０％以上で微細パターンを含んでいる。
【００４６】
クーロン領域１７０２は微細パターンを含みかつ開口率も高くなっているので、このクーロン領域１７０２内の微細パターンのみを抽出してマスクＡに配置し、その他パターンをマスクＢに配置した。さらに、クーロン領域１７０２の境界付近に微細パターンがあった場合に微細パターン周辺の開口率を高くするかもしれないクーロン領域１７０３（太線四角のクーロン領域、クーロン領域１７０２の周囲の８つのクーロン領域）内のパターンは、マスクＢに全て配置した。その他のクーロン領域のパターンは、クーロン領域１７０２内の微細パターンに影響を及ぼすことはないので、マスクＡ，マスクＢのいずれに配置しても構わない。ここでは、各クーロン領域での相補分割処理時間を節約し、かつ一方のマスクにのみパターンが集中しないようにするために、同一クーロン領域内のパターンを一まとめにし、交互に異なるマスクに配置した。
【００４７】
その結果、マスクＡ，マスクＢ中のサブフィールド１７０１内の各クーロン領域の開口率は、図１７（ｃ−１）、（ｃ−２）のようになった。微細パターンが含まれ、かつクーロン効果の影響範囲内の開口率が高いクーロン領域１７０２は、マスクＡのクーロン領域１７０４とマスクＢのクーロン領域１７０５の２つに分割され、微細パターンの含まれるクーロン領域１７０４の開口率は１５％と低くでき、精度のよいパターン形成が可能となった。
【００４８】
（実施の形態５）
実施の形態３では寸法精度が高い領域とそれ以外の領域と分割することによって、高い寸法精度が要求される領域の開口率を低減した。しかし、高い寸法精度が要求される領域を抽出することによって、逆に開口率が高くなることが生じる場合がある。これを避ける方法を図１５のフロー図、及び図１８を用いて説明する。
【００４９】
図１８は１チップを２５０μｍ角のサブフィールドに分割し、６×６に並んだ各サブフィールドの開口率を示している。実施の形態３と同様に、このチップ内の微細パターンを所望精度で形成するにはサブフィールド内の開口率を２０％未満とする必要があった。図１８は図１６と同様に、開口率を示す数字を丸で囲んだサブフィールドが開口率２０％を越えるサブフィールドである。また、斜線部が微細パターンを含むサブフィールドである。破線で示す４つのサブフィールド１８０１にはＳＲＡＭメモリセルが含まれているため、微細パターンを含みかつ開口率が高くなっている。
【００５０】
図１８（ａ）のような開口率分布を持つパターンを相補分割するのに、まず、サブフィールド分割（ｓｔ０２）後、サブフィールド内の微細パターンの有無を調べた（ｓｔ０５）。微細パターンの無いサブフィールドは、全パターンをマスクＢに含めた（ｓｔ１０）。一方、微細パターンを含むサブフィールドは、微細パターンをマスクＡ、その他のパターンをマスクＢとする分割を行なった（ｓｔ０７、ｓｔ０８）。上記方法での分割結果の開口率を、図１８（ｂ−１）マスクＡ、（ｂ−２）マスクＢに示す。破線で囲んだ４つのサブフィールド１８０１では、ほとんど全パターンが微細パターンで構成されるメモリ部であるため、微細パターンをマスクＡ、ラフパターンをマスクＢという分割を行うとほとんどのパターンがマスクＡに含まれてしまい、マスクＡの開口率が高くなってしまう。そのため、マスクＡのパターン精度がマスクＢのものよりも低下することになる。
【００５１】
そこで、マスクＡとマスクＢの開口率比較ｓｔ０９を行い，マスクＡの開口率がマスクＢの開口率よりも高くなる場合には、開口率が等分になるように２つのマスクに分割した（ｓｔ０６）。
その結果、開口率は図１８（ｃ−１）、（ｃ−２）のようになった。マスクＢにも微細パターンを含むサブフィールド１８０２が存在するが、マスクＡ及びマスクＢ中で微細パターンを含むサブフィールドの最大開口率は１３％となり、図１８（ｂ−１）のマスクＡに微細パターンを集めた場合の最大開口率である２６％より低くすることができた。このため、電流値を下げることなく微細パターンを形成でき、スループット低減を避けることができた。
【００５２】
上記例では，微細パターンとラフパターンに分割後開口率比較を行っているが，予め設計データでメモリ部等が分離できれば、メモリ部等を等面積分割し、それ以外のパターンを微細パターンとラフパターンに分割することも出来る。
【００５３】
また、ＤＲＡＭのようにほとんど微細パターンで構成され、かつ開口率が５０％近いような場合にも、微細パターンとラフパターンで２つのマスクに分割するよりも等面積分割とする方が、微細パターンを含むサブフィールドの開口率を下げることができる。この場合、ＤＲＡＭ部分で微細パターンを含む開口率が２５％となり、微細パターンを要求精度内に形成するための開口率である２０％を超えてしまうが、例えばマスク照射電流の値を約４／５に抑制することによりＤＲＡＭ部の微細パターンもロジック部の微細パターンと同じ精度で形成できる。仮にＤＲＡＭ部の全てのパターンをマスクＡとした場合には開口率が５０％となり、要求精度内でパターン形成をする場合はマスク照射電流値を２／５としなければならず、本方法よりもスループットが落ちる。また、メモリ部は、要求寸法精度が低くてよい場合もある。その場合は、電流値を落とすことなく転写が可能である。
【００５４】
（実施の形態６）
次に、具体的な半導体集積回路装置の製造例を説明する。ここでは、例えばゲートアレイ、スタンダードセル等のようなセミカスタム方式で製造される半導体集積回路装置、半導体基板上にカスタムＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）回路、カスタム論理回路またはＩ／Ｆ（インターフェイス）制御回路を有する半導体集積回路装置の製造方法に本発明を適用する場合を説明する。図９は、半導体集積回路装置における論理素子の一部を示す平面図である。ここでは２個のｎＭＩＳＱｎと、２個のｐＭＩＳＱｐとから構成されている。ｎＭＩＳＱｎは、半導体基板に形成されたｐ型ウエル領域ＰＷの表面のｎ型半導体領域１１ｎ上に、ｐＭＩＳＱｐは、ｎ型ウエル領域ＮＷの表面のｐ型半導体領域１１ｐ上に、それぞれ形成されている。ゲート電極１２Ａは、ｎＭＩＳＱｎおよびｐＭＩＳＱｐに共有となっている。ゲート電極１２Ａは、例えば低抵抗多結晶シリコンの単体膜、低抵抗多結晶シリコン膜の上部にシリサイド層を設けたポリサイド構造、低抵抗多結晶シリコン膜上に窒化タングステン等のようなバリア膜を介してタングステン等のような金属膜を堆積してなるポリメタル構造あるいは絶縁膜に掘られた溝内に窒化チタン等のようなバリア膜を堆積し、さらにその上に銅等のような金属膜を埋め込むことで形成されたダマシンゲート電極構造で構成されている。ゲート電極１２Ａの下方の半導体基板部分はチャネル領域となる。
【００５５】
配線１３Ａは、例えば高電位（例えば３．３Ｖまたは１．８Ｖ程度）側の電源配線であり、コンタクトホールＣＮＴを通じて２個のｐＭＩＳＱｐのｐ型半導体領域１１ｐと電気的に接続されている。また、配線１３Ｂは、例えば低電位（例えば０Ｖ程度）側の電源配線であり、コンタクトホールＣＮＴを通じて１個のｎＭＩＳＱｎのｎ型半導体領域１１ｎと電気的に接続されている。配線１３Ｃは、２入力ＮＡＮＤゲート回路の入力配線であり、コンタクトホールＣＮＴを通じてゲート電極１２Ａの幅広部分で接触し電気的に接続されている。配線１３Ｄは、コンタクトホールＣＮＴを通じてｎ型半導体領域１１ｎおよびｐ型半導体領域１１ｐの両方に電気的に接続されている。配線１４Ａは、コンタクトホールＣＮＴを通じて配線１３Ｄと電気的に接続されている。
【００５６】
ここでは、図９に示す回路作製までの工程のうち素子分離層、ゲート層の形成に本発明を適用した例を説明する。まず、素子分離に使用するマスクデータＥＲを図１０示す。図１０は、０．１μｍ間隔で開口部が隣接する部分と幅０．１８μｍの開口パターンが存在する。図１０のマスクデータから、図１１のような微細間隔（０．１μｍ）で隣接する開口パターン縁の０．１５μｍ領域１１０１と幅０．１８μｍ以下の開口パターン１１０２を抽出してマスクＡのパターンとし、それ以外の部分をマスクＢのパターンとした。
【００５７】
次に、図９の破線９０１に沿った断面図を用いてｎＭＩＳＱｎおよびｐＭＩＳＱｐを形成するまでの工程を図１２、１３によって説明する。
まず、例えばｐ型のシリコン単結晶からなるウエハを構成する半導体基板ＳＵＢの主面（デバイス面）上に、例えば酸化シリコン膜からなる絶縁膜Ｓ２を酸化法によって形成した後、その上に、例えば窒化シリコン膜からなる絶縁膜Ｓ１をＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等によって堆積し、さらに、その上に、レジスト膜１２３０を塗布する（図１２（ａ））。ここでは、化学増幅系電子線ネガ型レジストを用いた。続いて、電子線投影露光用の相補型マスクであるマスクＡ１を用いてレジスト膜１２３０に対して転写処理を施し電子線レジストに潜像１２３１を形成する（図１２（ｂ））。同様に相補型マスクのマスクＢ１を用いて転写処理を施し潜像１２３１を発生させる（図１２（ｃ））。その後熱処理工程を行ない、さらにアルカリ現像液を用いてレジストの潜像部分以外の領域を除去し、現像処理等を施すことにより、半導体基板ＳＵＢの主面上にレジストパターン１２３２を形成する（図１２（ｄ））。レジストパターン１２３２は、素子分離領域が露出され、活性領域が覆われるように平面的に形成されている。その後、そのレジストパターン１２３２をエッチングマスクとして、そこから露出する絶縁膜Ｓ１，Ｓ２を順に除去し、さらに半導体基板ＳＵＢの主面部を除去することにより半導体基板ＳＵＢの主面部に溝１２３３を形成した後、レジストパターン１２３２を除去する（図１２（ｅ））。次いで、半導体基板ＳＵＢの主面上に、例えば酸化シリコンからなる絶縁膜Ｓ３をＣＶＤ等によって堆積した後（図１２（ｆ））、半導体基板ＳＵＢに対して、例えば化学機械研磨法（ＣＭＰ；Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈ）等によって平坦化処理を施すことにより、最終的に、例えば溝型の素子分離部ＳＧを形成する（図１３（ａ））。本実施の形態では、素子分離部ＳＧを溝型分離構造（トレンチアイソレーション）としたが、これに限定されるものではなく、例えばＬＯＣＯＳ（Ｌｏｃａｌ　Ｏｘｉｄｉｚａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ）法によるサブフィールド絶縁膜で形成しても良い。
【００５８】
さらに、ゲート酸化膜形成を行った後、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法にて多結晶シリコン膜等のゲート電極材料Ｇ１、及びＳｉＯ２等の絶縁膜Ｓ４を各々約１００ｎｍ堆積し（図１３（ｂ））、次さらに、ネガ型電子線レジストを塗布し、実施の形態１の方法でデータ分割を行ったゲート層の相補マスクのうち、活性領域上ゲートパターンを含むマスクＡ２を露光（図１３（ｃ））、及びマスクＢ２を用いた多重転写により潜像１２３１を形成した（図１３（ｄ））。
【００５９】
さらに、素子分離パターン形成時と同様の熱処理、現像処理を行ってレジストパターンを形成し（図１３（ｅ））、その後、絶縁膜Ｓ４、ゲート電極材料Ｇ１をエッチングしてゲートパターンＧａｔｅを形成した（図１３（ｆ））。
以降の工程は上記パターン転写方法、あるいは従来のパターン転写方法を用いて行なえばよい。なおリソグラフィ工程以外の工程は従来通り行なえばよい。
以上は、ｎＭＩＳＱｎおよびｐＭＩＳＱｐの製作例である。
【００６０】
また、上記は半導体装置の製造方法に関するものであったが、特にそれに制限されることはない。例えば液晶ディスプレイ等、エネルギー線を照射することによって感応基板上にパターン転写を行うものであれば同様な手法を用いることによって応用可能である。
【００６１】
（実施の形態７）
本実施の形態では、相補分割後のサブフィールドを、実マスク上のどの位置に配置するかについて述べる。
図２０（ａ）は６×５のサブフィールドからなるチップを表す。１−１、１−２、…、６−５がサブフィールドを表している。このチップを実施の形態３と同様の方法で、微細パターンのみで構成され開口率の低いサブフィールドをマスクＡとし、微細パターン以外のパターンで構成され比較的開口率の高いサブフィールドをマスクＢとする相補分割を行った。その結果を図２０（ｂ−１），（ｂ−２）に示す。サブフィールド１−１が、サブフィールドＡ１−１とサブフィールドＢ１−１に分割され、サブフィールドＡ１−１とＢ１−１をウェハ上のほぼ同一位置に多重投影露光することにより、サブフィールド１−１のパターンが形成できる。
【００６２】
これらのサブフィールドを実マスクに配置する方法としては、図２１に示すように、実マスク上にマスクＡのサブフィールドをまとめて配置する領域とマスクＢのサブフィールドをまとめて配置する領域を設けることが考えられる。しかし、この場合、マスクＡは開口率の低いサブフィールドばかりなので、実マスク全体での開口率分布が偏り、マスクの歪みが生じた。
【００６３】
そこで、図２２のようにマスクＡのサブフィールドとマスクＢのサブフィールドを交互に配置して、実マスクの歪みを抑えることが出来た。
さらに、図２３のように、マスクＡとマスクＢのサブフィールドを市松格子状に配置すると、より実マスク全体での開口率分布を均等化できる。
図２１，２２，２３はいずれのマスクを用いても、ステージ移動、偏向など同一条件で転写できる。
【００６４】
（実施の形態８）
本実施の形態では、サブフィールド中の開口率に応じてゲート層を相補分割する場合のフローについて図２４を用いて説明する。ここで用いた転写装置は、サブフィールド内の開口率が１５％以上の場合にはビームボケが大きくなり、活性領域上のゲートパターンを精度良く形成することが不可能であった。但し、活性領域以外のパターンは要求寸法精度が低いため、開口率が１５％以上でも問題がない。
【００６５】
先ず、レイアウトデータの取り込みｓｔ０１、サブフィールド分割ｓｔ０２を行なう。次に、サブフィールド内開口率計算ｓｔ０３を行ない、開口率が所定値未満かどうかの判定ｓｔ０４を行なう。開口率が１５％未満の場合には、活性領域上のゲートパターンも精度良く形成できるので、全パターンをマスクＡもしくはマスクＢへ入れる処理ｓｔ１３を行ない、相補分割処理時間を節約する。
【００６６】
サブフィールド内の開口率が１５％以上の場合には、活性領域上のゲートパターンがあるサブフィールドか否かの判定ｓｔ１１を行ない、活性領域上のゲートパターンがある場合には、活性領域上のゲートパターンを抽出しマスクＡのパターンデータ作成ｓｔ１２とそれ以外のパターンをマスクＢとする処理ｓｔ０８を行なう。
【００６７】
一方、開口率が１５％以上でも活性領域上のゲートパターンがない場合には、相補分割することなく全パターンをマスクＡもしくはマスクＢへ入れる処理ｓｔ１３を行なう。
以上のように、高い寸法精度が要求される活性領域上のゲートパターンが存在するサブフィールドの開口率を１５％未満とする処理を、必要最小限の相補分割処理時間で行なうことが出来た。
【００６８】
【発明の効果】
電子線投影露光における相補分割されたマスクにおいて、一つのマスクに高い寸法精度が要求されるパターンを、他方のマスクにそれ以外のパターンを配置することにより、高精度パターンを高スループットで形成することが可能となる。
【図面の簡単な説明】
【図１】本発明の相補分割する方法を示すパターン平面図である。
【図２】電子線転写マスクの構造を示す図である。（ａ），（ｂ）鳥瞰図、（ｃ）上方からみた平面図
【図３】電子線転写マスクの作製フローを示すマスクの断面図である。
【図４】従来の相補マスクを用いて転写したパターンの問題点を示す図である。（ａ）、（ｂ）パターン平面図、（ｃ）上方から見たレジストパターン
【図５】従来の相補マスクに分割されたマスクの問題点を示すパターン平面図である。
【図６】１チップをサブフィールド分化し、各サブフィールドの開口率（％単位）を表す図である。
【図７】相補分割したマスクパターンを示す平面図である。（ａ）設計パターン、（ｂ−１）マスクＡ、（ｂ−２）マスクＢ
【図８】マスクＡのパターンデータを表す平面図である。
【図９】半導体集積回路装置の一例の要部平面図である。
【図１０】図９の半導体集積回路装置の素子分離層形成に用いるパターンデータの要部平面図である。
【図１１】図１０のパターンデータを相補分割した相補マスクの要部平面図である。
【図１２】図９の半導体集積回路装置の製造工程中における要部断面図である。
【図１３】図１２に続く図９の半導体集積回路装置の製造工程中における要部断面図である。
【図１４】本発明のパターンデータの相補分割フローを示す図である。
【図１５】本発明のパターンデータの相補分割フローを示す図である。
【図１６】チップのサブフィールド毎の開口率分布を表す図である。
【図１７】開口率分布を表す図である。（ａ）１チップ中のサブフィールド毎の開口率，（ｂ）、（ｃ−１）、（ｃ−２）１サブフィールド中のクーロン領域毎の開口率
【図１８】チップ中のサブフィールド毎の開口率分布を表す図である。
【図１９】（上段）マスク開口率を変えたときのマスク照射電流とパターン寸法誤差の関係を表すグラフである。（下段）マスク照射電流とスループットの関係を表すグラフである。
【図２０】チップ中のサブフィールドを表す平面図である。
【図２１】実マスク上での相補分割後サブフィールドの配置の一例を表す平面図である。
【図２２】実マスク上での相補分割後サブフィールドの配置の一例を表す平面図である。
【図２３】実マスク上での相補分割後サブフィールドの配置の一例を表す平面図である。
【図２４】本発明のゲートパターンデータの相補分割フローを示す図である。
【符号の説明】
１０１…ゲートパターン、１０２…活性領域、１０３…活性層パターンを０．１５μｍ拡大したパターン、１０４…パターン１０３内にあるゲートパターン、１０５…パターン１０４以外のゲートパターン、２０１…サブフィールド領域、２０２…ストラット、２０４…レジストパターン、４０１…大開口と微細スペースからなるパターン、５０１…大面積パターン、５０２…矩形パターンを角にて支える宙吊りパターン、６０１…開口率が２０％を超えるサブフィールド、７０１…ゲートパターン、７０２…活性領域パターン、７０３…幅０．１５μｍ以下の開口パターン、７０４…０．１８μｍ以下で隣接する開口パターンの縁部分の０．１５μｍ幅パターン、７０５…パターン７０３及びパターン７０４以外のゲートパターン、８０２…太幅ゲートパターンの縁部パターン、８０３…パターン７０３及びパターン８０２以外のゲートパターン、１６０１…開口率が２０％以上でかつ、微細パターンを含んでいるサブフィールド、１６０２…微細パターンを含んでいるが開口率が２０％未満のサブフィールド、１６０３…ラフパターンのみで構成されていて開口率が２０％以上のサブフィールド、１６０４…ラフパターンのみで構成されていてかつ開口率が２０％未満のサブフィールド、１７０１…微細パターンを含むサブフィールド、１７０２…微細パターンを含みか効率が２０％以上のクーロン領域、１７０３…クーロン領域１７０２の周辺のクーロン領域、１７０４…クーロン領域１７０２に対応するマスクＡ中のクーロン領域、１７０５…クーロン領域１７０２に対応するマスクＢ中のクーロン領域、１８０１…メモリ部を含むサブフィールド、１８０２…マスクＢ中の微細パターンを含むサブフィールド、ｓｔ０１…レイアウトデータの取込、ｓｔ０２…サブフィールド分割、ｓｔ０３…サブフィールド内開口率計算、ｓｔ０４…開口率が所定値未満か否かの判定、ｓｔ０５…微細パターンありのサブフィールドか否かの判定、ｓｔ０６…等面積相補マスク分割、ｓｔ０７…微細パターンを抽出しマスクＡのパターンデータ作成、ｓｔ０８…マスクＢのパターンデータ作成、ｓｔ０９…マスクＡとマスクＢの開口率比較、ｓｔ１０…全パターンをマスクＢとするパターンデータ生成、ｓｔ１１…活性領域上のゲートパターンがあるサブフィールドか否かの判定、ｓｔ１２…活性領域上のゲートパターンを抽出しマスクＡのパターンデータ作成、ｓｔ１３…全パターンをマスクＡ又はマスクＢのいずれかに入れる処理、１２Ａ…ゲート電極、１３Ａ、１３Ｂ、１３Ｃ、１３Ｄ…配線、ＣＮＴ…コンタクトホール、１１ｐ…ｎ型半導体領域、１１ｎ…ｎ型半導体領域、ＰＷ…ｐウェル、Ｎｗ…ｎウェル、１１０１…０．１μｍ間隔で隣接する開口パターンの縁の０．１５μｍ領域、１１０２…幅０．１８μｍ以下の開口パターン、１２３０…レジスト膜、１２３１…潜像、１２３２…レジストパターン、１２３３…溝、ＳＧ…素子分離部、ＥＲ…活性領域パターン、ＳＵＢ…半導体基板、Ｇ１…ゲート電極材料、Ｇａｔｅ…ゲート、Ｓ１、Ｓ２、Ｓ３、Ｓ４…絶縁膜。
【図１】
2004014737.tif 000003
【図２】
2004014737.tif 000004
【図３】
2004014737.tif 000005
【図４】
2004014737.tif 000006
【図５】
2004014737.tif 000007
【図６】
2004014737.tif 000008
【図７】
2004014737.tif 000009
【図８】
2004014737.tif 000010
【図９】
2004014737.tif 000011
【図１０】
2004014737.tif 000012
【図１１】
2004014737.tif 000013
【図１２】
2004014737.tif 000014
【図１３】
2004014737.tif 000015
【図１４】
2004014737.tif 000016
【図１５】
2004014737.tif 000017
【図１６】
2004014737.tif 000018
【図１７】
2004014737.tif 000019
【図１８】
2004014737.tif 000020
【図１９】
2004014737.tif 000021
【図２０】
2004014737.tif 000022
【図２１】
2004014737.tif 000023
【図２２】
2004014737.tif 000024
【図２３】
2004014737.tif 000025
【図２４】
2004014737.tif 000026