(57)【要約】【課題】単純マトリックス型の液晶表示パネルを駆動する液晶駆動回路で、貫通電流の発生を含む無駄な電力消費を極力抑える。【解決手段】液晶表示パネルを交流駆動するためのフレーム反転クロックＣＫＦの変化点を検出する第１の検出回路４４と、列電極に与える列表示信号ＳＥＧＤＡＴＡの変化点を検出する第２の検出回路４０と、行電極に与える行走査信号ＣＯＭＤＡＴＡの変化点を検出する第３の検出回路６０とを備え、第１乃至第３の検出回路の各検出信号に対応して列電極及び行電極への駆動電圧の供給を一時的に停止する。【選択図】　　図１
2004093667.tif 000002
【特許請求の範囲】
【請求項１】
単純マトリックス型の液晶表示パネルを駆動する液晶駆動回路であって、
上記液晶表示パネルを交流駆動するための交流化信号の変化点を検出する第１の検出手段と、
上記液晶表示パネルの列電極に与える表示信号の変化点を検出する第２の検出手段と、
上記液晶表示パネルの行電極に与える走査信号の変化点を検出する第３の検出手段と、
上記第１乃至第３の検出手段の各検出信号に対応して上記列電極及び行電極への駆動電圧の供給を一時的に停止する駆動制御手段と
を具備したことを特徴とする液晶駆動回路。
【請求項２】
上記駆動制御手段は、
上記第１の検出手段の検出信号に対応して上記列電極及び行電極への駆動電圧の供給を一時的に停止し、
上記第２の検出手段の検出信号に対応して上記列電極への駆動電圧の供給を一時的に停止し、
上記第３の検出手段の検出信号に対応して上記行電極への駆動電圧の供給を一時的に停止する
ことを特徴とする請求項１記載の液晶駆動回路。
【請求項３】
上記第１乃至第３の検出手段の少なくとも１つは、入力された信号の変化点を微分する微分回路で構成することを特徴とする請求項１記載の液晶駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、単純マトリックス型の液晶表示パネルを駆動する液晶駆動回路に関する。
【０００２】
【従来の技術】
従来、ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）やＳＴＮ（Ｓｕｐｅｒ　Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モードなどの単純マトリックス型の液晶表示パネルを駆動する回路においては、行電極と列電極を駆動する各回路の最終段にそれぞれ交流反転駆動とオン／オフ電圧用に対応した２対のＭＯＳトランジスタを設けており、該ＭＯＳトランジスタのゲートに適切なタイミングでスイッチング用の電圧ＶＳＳを印加してオンさせることで、ソースに与えられている液晶駆動用の電圧を当該行電極ないしは列電極に供給するものとしていた。
【０００３】
しかしながら、微妙なタイミングのずれにより各対のＭＯＳトランジスタが同時にオン動作することがあり、液晶駆動用の電圧とスイッチング用の電圧ＶＳＳとの間に貫通電流を生じて、消費電流が不要に増加してしまう一因となっていた。
【０００４】
そこで、液晶駆動電圧の印加タイミングに各対のＭＯＳトランジスタを共にオフにする期間を設け、上記同時オンが起きないようにした回路が考えられた。
【０００５】
図３は、そのような回路の構成を部分的に例示するものであり、ここでは列電極と行電極各１つを駆動する回路について示す。
同図で、列表示信号ＳＥＧＤＡＴＡがＥＸノア回路１１に入力される一方、行走査信号ＣＯＭＤＡＴＡがＥＸノア回路１２に入力される。これらＥＸノア回路１１，１２には共にフレーム反転に同期したクロックＣＫＦが入力されており、ＥＸノア回路１１の出力はフリップフロップ（以下「Ｆ／Ｆ」と称する）１３に、ＥＸノア回路１２の出力はＦ／Ｆ１４に入力される。
【０００６】
Ｆ／Ｆ１３，１４は、共にデータ書換えタイミングに同期したクロックＣＫＬＣＤに基づいて入力された内容に応じた信号を出力するもので、Ｆ／Ｆ１３の出力はアンド回路１５へ、Ｆ／Ｆ１４の出力はアンド回路１６へ入力される。
【０００７】
これらアンド回路１５，１６には共に、後述する各ＭＯＳ−ＦＥＴを一時的にオフさせるためのクロックＣＫＯＦＦＢが入力され、アンド回路１５の出力はレベルシフタ１７へ、アンド回路１６の出力はレベルシフタ１８へ送出される。
【０００８】
レベルシフタ１７は、アンド回路１５から与えられる信号電圧ＶＤＤを後述するＭＯＳ−ＦＥＴの動作に適した電圧ＶＬＣＤまで昇圧し、その昇圧した電圧ＶＬＣＤを直接ｎチャネルのＭＯＳ−ＦＥＴ２２とｐチャネルのＭＯＳ−ＦＥＴ２３の各ゲートに印加する一方で、インバータ１９を介して反転してｐチャネルのＭＯＳ−ＦＥＴ２１とｎチャネルのＭＯＳ−ＦＥＴ２４の各ゲートに印加する。
【０００９】
ＭＯＳ−ＦＥＴ２１，２２の両ソースには列電極をオン駆動するための電圧ＳＥＧＶＯＮが印加され、ＭＯＳ−ＦＥＴ２３，２４の両ソースには列電極をオフ駆動するための電圧ＳＥＧＶＯＦＦが印加される。
【００１０】
しかして、上記ＭＯＳ−ＦＥＴ２１〜２４のドレインが一括接続され、列電極への表示信号ＳＥＧＯＵＴを出力する。
【００１１】
一方、レベルシフタ１８は、アンド回路１６から与えられる信号電圧ＶＤＤを後述するＭＯＳ−ＦＥＴの動作に適した電圧ＶＬＣＤまで昇圧し、その昇圧した電圧ＶＬＣＤを直接ｎチャネルのＭＯＳ−ＦＥＴ２６とｐチャネルのＭＯＳ−ＦＥＴ２７の各ゲートに印加する一方で、インバータ２０を介して反転してＰチャネルのＭＯＳ−ＦＥＴ２５とＮチャネルのＭＯＳ−ＦＥＴ２８の各ゲートに印加する。
【００１２】
ＭＯＳ−ＦＥＴ２５，２６の両ソースには行電極をオン駆動するための電圧ＣＯＭＶＯＮが印加され、ＭＯＳ−ＦＥＴ２７，２８の両ソースには行電極をオフ駆動するための電圧ＣＯＭＶＯＦＦが印加される。
【００１３】
しかして、上記ＭＯＳ−ＦＥＴ２５〜２８のドレインが一括接続され、行電極への走査信号ＣＯＭＯＵＴを出力する。
【００１４】
このような構成にあって、ＭＯＳ−ＦＥＴ２１〜２８を一時的にオフさせるためのクロックＣＫＯＦＦＢに基づいてゲート制御を行なうアンド回路１５，１６を設けることにより、比較的容易にＭＯＳ−ＦＥＴ２１〜２８を共にオフにする期間を設けて、各ＦＥＴの同時オンが起きないようにした。そのため、無駄に電流を消費する貫通電流が流れることを確実に防止できるようになった。
【００１５】
【発明が解決しようとする課題】
しかしながら、上記のような回路構成とした場合、列電極及び行電極の各駆動波形が変化しない、貫通電流が生じないような状態でも常時アンド回路１５，１６が継続してオン／オフ動作を繰返すこととなり、その分無駄に電力を消費することになる。
【００１６】
この点は、近年の液晶表示パネルの画素数の増大と、マルチレベル駆動のような列及び行電極を３値以上の電圧値を切換えて駆動する場合により一層顕著となる。
【００１７】
本発明は上記のような実情に鑑みてなされたもので、その目的とするところは、貫通電流の発生を含む無駄な電力消費を極力抑えることが可能な液晶駆動回路を提供することにある。
【００１８】
【課題を解決するための手段】
請求項１記載の発明は、単純マトリックス型の液晶表示パネルを駆動する液晶駆動回路であって、上記液晶表示パネルを交流駆動するための交流化信号の変化点を検出する第１の検出手段と、上記液晶表示パネルの列電極に与える表示信号の変化点を検出する第２の検出手段と、上記液晶表示パネルの行電極に与える走査信号の変化点を検出する第３の検出手段と、上記第１乃至第３の検出手段の各検出信号に対応して上記列電極及び行電極への駆動電圧の供給を一時的に停止する駆動制御手段とを具備したことを特徴とする。
【００１９】
このような構成とすれば、貫通電流の発生を含む無駄な電力消費を抑え、電源を有効に活用することが可能となる。
【００２０】
請求項２記載の発明は、上記請求項１記載の発明において、上記駆動制御手段は、上記第１の検出手段の検出信号に対応して上記列電極及び行電極への駆動電圧の供給を一時的に停止し、上記第２の検出手段の検出信号に対応して上記列電極への駆動電圧の供給を一時的に停止し、上記第３の検出手段の検出信号に対応して上記行電極への駆動電圧の供給を一時的に停止することを特徴とする。
【００２１】
このような構成とすれば、上記請求項１記載の発明の作用に加えて、各検出信号の内容に応じて列電極及び行電極を必要な系統毎に駆動制御できるため、無駄な電力消費を極力抑えることができる。
【００２２】
請求項３記載の発明は、上記請求項１記載の発明において、上記第１乃至第３の検出手段の少なくとも１つは、入力された信号の変化点を微分する微分回路で構成することを特徴とする。
【００２３】
このような構成とすれば、上記請求項１記載の発明の作用に加えて、検出回路を簡単な構成により実現できる。
【００２４】
【発明の実施の形態】
以下本発明に係る液晶駆動回路の一実施形態について図面を参照して説明する。
【００２５】
図１は、その回路構成を部分的に例示するものであり、ここでは列電極と行電極各１つを駆動する回路について示す。
同図で、列表示信号ＳＥＧＤＡＴＡがフリップフロップ（以下「Ｆ／Ｆ」と称する）３１に入力される。
【００２６】
このＦ／Ｆ３１は、データ書換えタイミングに同期したクロックＣＫＬＣＤに基づいて入力された内容に応じた信号を出力するもので、その出力信号ａはＦ／Ｆ３２、ＥＸオア回路３３、アンド回路３４へ送られる他、インバータ３５を介して反転された後にアンド回路３６へ送られる。
【００２７】
上記Ｆ／Ｆ３２もまた、クロックＣＫＬＣＤに基づいて入力された内容に応じた信号を出力するもので、その出力信号ｂは上記ＥＸオア回路３３へ送られる。
上記ＥＸオア回路３３の出力信号ｃは、ナンド回路３７に直接送られると共に、遅延回路３８を介して一定時間遅延され、さらにインバータ３９で反転された信号ｄとして上記ナンド回路３７に送られる。
【００２８】
しかして、上記Ｆ／Ｆ３２、ＥＸオア回路３３、遅延回路３８、インバータ３９、及びナンド回路３７により、列表示信号ＳＥＧＤＡＴＡに変化が生じた際にその変化点に同期したパルスを出力する、微分回路でなる第２の検出回路４０を構成するものであり、その検出信号であるナンド回路３７の出力はアンド回路４１に送られる。
【００２９】
一方、液晶表示パネルを交流駆動するべくフレーム周期に同期したフレーム反転クロックＣＫＦがＥＸノア回路４２に直接入力される他、遅延回路４３で一定時間遅延された後にＥＸノア回路４２に入力される。
【００３０】
これら遅延回路４３及びＥＸノア回路４２は、交流駆動のためのフレーム反転クロックＣＫＦに変化が生じた際にその変化点に同期したパルスを出力する、微分回路でなる第１の検出回路４４を構成するものであり、その検出信号であるＥＸノア回路４２の出力は上記アンド回路４１とアンド回路４５に送られる。
【００３１】
しかして、アンド回路４１の出力信号ｅは、上記アンド回路３４及びアンド回路３６に送られる。
アンド回路３４の出力信号ｆはレベルシフタ４６へ送出される。レベルシフタ４６は、アンド回路３４から与えられる信号ｆの電圧Ｖｅを後述するＭＯＳ−ＦＥＴの動作に適した電圧Ｖｂまで昇圧し、その昇圧した電圧Ｖｂを直接ｎチャネルのＭＯＳ−ＦＥＴ４７のゲートに印加する一方で、インバータ４８を介して反転してｐチャネルのＭＯＳ−ＦＥＴ４９のゲートに印加する。
【００３２】
ＭＯＳ−ＦＥＴ４７，４９の両ソースには列電極をオン駆動するための電圧ＳＥＧＶＯＮが印加される。
【００３３】
また、上記アンド回路３６の出力信号ｇはレベルシフタ５０へ送出される。レベルシフタ５０は、アンド回路３６から与えられる信号ｇの電圧Ｖｅを後述するＭＯＳ−ＦＥＴの動作に適した電圧Ｖｂまで昇圧し、その昇圧した電圧Ｖｂを直接ｎチャネルのＭＯＳ−ＦＥＴ５１のゲートに印加する一方で、インバータ５２を介して反転してｐチャネルのＭＯＳ−ＦＥＴ５３のゲートに印加する。
【００３４】
ＭＯＳ−ＦＥＴ５１，５３の両ソースには列電極をオフ駆動するための電圧ＳＥＧＶＯＦＦが印加される。
【００３５】
しかして、上記ＭＯＳ−ＦＥＴ４７，４９，５１，５３のドレインが一括接続され、列電極への表示信号ＳＥＧＯＵＴを出力する。
【００３６】
また、行走査信号ＣＯＭＤＡＴＡがＦ／Ｆ５４に入力される。このＦ／Ｆ５４は、データ書換えタイミングに同期したクロックＣＫＬＣＤに基づいて入力された内容に応じた信号を出力するもので、その出力信号ｈはＥＸノア回路５５、遅延回路５６、アンド回路５７へ送られる他、インバータ５８を介して反転された後にアンド回路５９へ送られる。
【００３７】
遅延回路５６は、上記Ｆ／Ｆ５４の出力信号ｈを一定時間遅延してＥＸノア回路５５へ出力する。このＥＸノア回路５５と遅延回路５６とにより、行走査信号ＣＯＭＤＡＴＡに変化が生じた際にその変化点に同期したパルスを出力する、微分回路でなる第３の検出回路６０を構成するものであり、その検出信号であるＥＸノア回路５５の出力は上記アンド回路４５に送られる。
【００３８】
アンド回路４５の出力信号ｉは、上記アンド回路５７及びアンド回路５９に送られる。
アンド回路５７の出力信号ｊはレベルシフタ６１へ送出される。レベルシフタ６１は、アンド回路５７から与えられる信号ｊの電圧Ｖｅを後述するＭＯＳ−ＦＥＴの動作に適した電圧Ｖｂまで昇圧し、その昇圧した電圧Ｖｂを直接ｎチャネルのＭＯＳ−ＦＥＴ６２のゲートに印加する一方で、インバータ６３を介して反転してｐチャネルのＭＯＳ−ＦＥＴ６４のゲートに印加する。
【００３９】
ＭＯＳ−ＦＥＴ６２，６４の両ソースには行電極をオン駆動するための電圧ＣＯＭＶＯＮが印加される。
【００４０】
また、上記アンド回路５９の出力信号ｋはレベルシフタ６５へ送出される。レベルシフタ６５は、アンド回路５９から与えられる信号ｋの電圧Ｖｅを後述するＭＯＳ−ＦＥＴの動作に適した電圧Ｖｂまで昇圧し、その昇圧した電圧Ｖｂを直接ｎチャネルのＭＯＳ−ＦＥＴ６６のゲートに印加する一方で、インバータ６７を介して反転してｐチャネルのＭＯＳ−ＦＥＴ６８のゲートに印加する。
【００４１】
ＭＯＳ−ＦＥＴ６６，６８の両ソースには行電極をオフ駆動するための電圧ＣＯＭＶＯＦＦが印加される。
【００４２】
しかして、上記ＭＯＳ−ＦＥＴ６２，６４，６６，６８のドレインが一括接続され、行電極への走査信号ＣＯＭＯＵＴを出力する。
【００４３】
次に上記実施形態の動作について説明する。
【００４４】
図２は上記図１の各部の動作タイミングを示すものである。
【００４５】
同図中、図２（１）に示すフレーム反転クロックＣＫＦに同期して、列電極用の電圧ＳＥＧＶＯＮ，ＳＥＧＶＯＦＦが図２（２），（３）に示すように変化し、これに対応して行電極用の電圧ＣＯＭＶＯＮ，ＣＯＭＶＯＦＦが図２（１６），（１７）に示すように変化するものとする。
【００４６】
加えて、Ｆ／Ｆ３１，３２，５４を動作させるクロックＣＫＬＣＤが図２（４）に示すように与えられるものとする。
【００４７】
列電極系の駆動回路において、第１の検出回路４４は、フレーム反転クロックＣＫＦの変化点を微分するように動作するため、そのＥＸノア回路４２の出力は各変化点に忠実に対応した図２（６）に示すようなものとなり、これがアンド回路４１に入力される。
【００４８】
これに対し、列電極に与えるための列表示信号ＳＥＧＤＡＴＡが図２（５）に示すように与えられると、上記クロックＣＫＬＣＤによって動作するＦ／Ｆ３１の出力信号ａは図２（７）に示すようになり、同様に第２の検出回路４０内のＦ／Ｆ３２の出力信号ｂはさらに上記クロックＣＫＬＣＤの１周期分遅延して図２（８）に示すようになる。
【００４９】
したがって、これら信号ａ，ｂによりＥＸオア回路３３の出力信号ｃは図２（９）に示すようになり、その遅延及び反転出力である信号ｄは図２（１０）に示すようになる。
【００５０】
これらの信号ｃ，ｄにより第２の検出回路４０の検出出力であるナンド回路３７の出力信号は、前後のデータに変化を生じた場合にのみ対応するような図２（１１）に示すものとなる。
【００５１】
結果としてアンド回路４１の出力信号ｅは、上記第１の検出回路４４の出力と第２の検出回路４０の出力とにより図２（１２）に示すように、フレーム反転クロックＣＫＦの変化点を検出した際には必ず反応し、且つこれに列表示信号ＳＥＧＤＡＴＡの変化が生じたタイミングで反応したものとなる。
【００５２】
これをゲート信号としてアンド回路３４，３６に与えて、列表示信号ＳＥＧＤＡＴＡをＦ／Ｆ３１を介した信号ａを適宜有効とすることにより、各出力信号ｆ，ｇが図２（１３），（１４）に示すようにＭＯＳ−ＦＥＴ４７，４９，５１，５３の各ゲートを上記第１の検出回路４４と第２の検出回路４０の検出結果に対応してオフする信号として与えられることとなる。
【００５３】
その結果、図２（１５）に示す如く実際に列電極に印加される表示信号ＳＥＧＯＵＴは、各電位の変化点毎に上記信号ｅのパルス幅に応じて一時的に離散して与えられることとなる。
【００５４】
一方、行電極の駆動回路においても、上記第１の検出回路４４の検出出力であるＥＸノア回路４２の出力はアンド回路４５に入力されている。
【００５５】
これに対し、行電極に与えるための行走査信号ＣＯＭＤＡＴＡが図２（１８）に示すように与えられると、上記クロックＣＫＬＣＤによって動作するＦ／Ｆ５４の出力信号ｈは図２（１９）に示すようになり、第３の検出回路６０の検出信号であるＥＸノア回路５５の出力信号は、やはり前後のデータに変化を生じた場合にのみ対応するような図２（２０）に示すものとなる。
【００５６】
結果としてアンド回路４５の出力信号ｉは、上記第１の検出回路４４の出力と第３の検出回路６０の出力とにより図２（２１）に示すように、フレーム反転クロックＣＫＦの変化点を検出した際には必ず反応し、且つこれに行走査信号ＣＯＭＤＡＴＡの変化が生じたタイミングで反応したものとなる。
【００５７】
これをゲート信号としてアンド回路５７，５９に与えて、行走査信号ＣＯＭＤＡＴＡをＦ／Ｆ５４を介した信号ｈを適宜有効とすることにより、各出力信号ｊ，ｋが図２（２２），（２３）に示すようにＭＯＳ−ＦＥＴ６２，６４，６６，６８の各ゲートを上記第１の検出回路４４と第３の検出回路６０の検出結果に対応してオフする信号として与えられることとなる。
【００５８】
その結果、図２（２４）に示す如く実際に行電極に印加される走査信号ＣＯＭＯＵＴは、各電位の変化点毎に上記信号ｉのパルス幅に応じて一時的に離散して与えられることとなる。
【００５９】
このように、液晶表示パネルを交流駆動するための信号であるフレーム反転クロックＣＫＦの変化点においては、全ての電極電圧が変化するために第１の検出回路４４によりこれを検出して列電極系のＭＯＳ−ＦＥＴ４７，４９，５１，５３と行電極系のＭＯＳ−ＦＥＴ６２，６４，６６，６８を共に必ずオフするものとした。
【００６０】
これに加えて、列表示信号ＳＥＧＤＡＴＡの変化点においてはその前後のデータの変化を第２の検出回路４０により検出することで、列電極系のＭＯＳ−ＦＥＴ４７，４９，５１，５３を適宜オフするものとした。
【００６１】
同様に、行走査信号ＣＯＭＤＡＴＡの変化点においてもその前後のデータの変化を第３の検出回路６０により検出することで、行電極系のＭＯＳ−ＦＥＴ６２，６４，６６，６８を適宜オフするものとした。
【００６２】
したがって、フレーム反転クロックＣＫＦと列表示信号ＳＥＧＤＡＴＡ、及び行走査信号ＣＯＭＤＡＴＡの内容に対応して、貫通電流が発生し得る場合には確実にその期間だけ電極駆動系のＭＯＳ−ＦＥＴをオフ動作させる一方で、貫通電流が発生しないと思われる場合には無駄な回路動作を抑制するものとしたため、特に容量が制限された電池を電源とする場合であっても、より効率的に長い時間にわたってその供給電力を使用することができる。
【００６３】
なお、上記実施形態では、第１の検出回路４４、第２の検出回路４０、及び第３の検出回路６０を全て微分回路で構成するものとして説明したが、いずれの検出回路もその具体的な回路構成について本発明を本実施形態に限定するものではなく、また微分回路以外の回路で構成するものとしてもよい。
【００６４】
その他、本発明は上記実施形態に限らず、その要旨を逸脱しない範囲内で種々変形して実施することが可能であるものとする。
【００６５】
さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００６６】
【発明の効果】
請求項１記載の発明によれば、貫通電流の発生を含む無駄な電力消費を抑え、電源を有効に活用することが可能となる。
【００６７】
請求項２記載の発明によれば、上記請求項１記載の発明の効果に加えて、各検出信号の内容に応じて列電極及び行電極を必要な系統毎に駆動制御できるため、無駄な電力消費を極力抑えることができる。
【００６８】
請求項３記載の発明によれば、上記請求項１記載の発明の効果に加えて、検出回路を簡単な構成により実現できる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る液晶駆動回路の一部構成を示す図。
【図２】同実施形態に係る信号の処理状態を示すタイミングチャート。
【図３】一般的な単純マトリックス型の液晶表示パネル用の液晶駆動回路の一部構成を示す図。
【符号の説明】
１１，１２…ＥＸノア回路
１３，１４…フリップフロップ（Ｆ／Ｆ）
１５，１６…アンド回路
１７，１８…レベルシフタ
１９，２０…インバータ
２１，２３…（ｐチャネル）ＭＯＳ−ＦＥＴ
２２，２４…（ｎチャネル）ＭＯＳ−ＦＥＴ
３１，３２…フリップフロップ（Ｆ／Ｆ）
３３…ＥＸオア回路
３４，３６，４１，４５…アンド回路
３５，３９，４８，５２…インバータ
３７…ナンド回路
３８…遅延回路
４０…第２の検出回路
４２…ＥＸノア回路
４３…遅延回路
４４…第１の検出回路
４６，５０…レベルシフタ
４７，５１…（ｎチャネル）ＭＯＳ−ＦＥＴ
４９，５３…（ｐチャネル）ＭＯＳ−ＦＥＴ
５４…フリップフロップ（Ｆ／Ｆ）
５５…ＥＸノア回路
５６…遅延回路
５７，５９…アンド回路
５８，６３，６７…インバータ
６０…第３の検出回路
６１，６５…レベルシフタ
６２，６６…（ｎチャネル）ＭＯＳ−ＦＥＴ
６４，６８…（ｐチャネル）ＭＯＳ−ＦＥＴ
【図１】
2004093667.tif 000003
【図２】
2004093667.tif 000004
【図３】
2004093667.tif 000005