(57)【要約】【課題】本発明は、消去動作が中断することにより過消去状態に陥ったメモリセルを救済することが可能な不揮発性半導体記憶装置を提供することを目的とする。【解決手段】不揮発性半導体記憶装置は、不揮発性メモリセルを含むメモリセルアレイと、メモリセルの所定の纏まりに対してプリプログラム動作、消去動作、過消去是正動作をこの順番に実行する第１の一括消去動作を第１のコマンド入力に応じて実行し、メモリセルの所定の纏まりに対して過消去是正動作、プリプログラム動作、消去動作、過消去是正動作をこの順番に実行する第２の一括消去動作を第２のコマンド入力に応じて実行する制御回路を含むことを特徴とする。【選択図】　　　図２
2004014086.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性メモリセルを含むメモリセルアレイと、
該メモリセルの所定の纏まりに対してプリプログラム動作、消去動作、過消去是正動作をこの順番に実行する第１の一括消去動作を第１のコマンド入力に応じて実行し、該メモリセルの所定の纏まりに対して過消去是正動作、プリプログラム動作、消去動作、過消去是正動作をこの順番に実行する第２の一括消去動作を第２のコマンド入力に応じて実行する制御回路
を含むことを特徴とする不揮発性半導体記憶装置。
【請求項２】
該制御回路は、該第１の一括消去動作の該プリプログラム動作が失敗したか否かを示す信号を装置外部に出力することを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項３】
該メモリセルの該所定の纏まりはセクタであることを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項４】
該メモリセルの該所定の纏まりはチップ全体であることを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項５】
該過消去是正動作は、該メモリセルが過消去状態であるか否かを判断する過消去ベリファイ動作と、該過消去ベリファイ動作により過消去と判断された該メモリセルに対する書き込み動作を含むことを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項６】
外部から入力されるコマンドを判断し、
該コマンドが第１のコマンドである場合には、不揮発性メモリセルの所定の纏まりに対してプリプログラム動作、消去動作、過消去是正動作をこの順番に実行する第１の一括消去動作を実行し、
該コマンドが第２のコマンドである場合には、該不揮発性メモリセルの所定の纏まりに対して過消去是正動作、プリプログラム動作、消去動作、過消去是正動作をこの順番に実行する第２の一括消去動作を実行する
各段階を含むことを特徴とする不揮発性半導体記憶装置の消去方法。
【請求項７】
該第１の一括消去動作の該プリプログラム動作が失敗したか否かを示す信号を装置外部に出力する段階を更に含むことを特徴とする請求項６記載の消去方法。
【請求項８】
該不揮発性メモリセルの該所定の纏まりはセクタであることを特徴とする請求項６記載の消去方法。
【請求項９】
該不揮発性メモリセルの該所定の纏まりはチップ全体であることを特徴とする請求項６記載の消去方法。
【請求項１０】
該過消去是正動作は、
該不揮発性メモリセルが過消去状態であるか否かを判断する過消去ベリファイ動作と、
該過消去ベリファイ動作により過消去と判断された該不揮発性メモリセルに対する書き込み動作
を含むことを特徴とする請求項６記載の消去方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的に不揮発性半導体記憶装置に関し、詳しくは書換え可能な不揮発性半導体記憶装置に関する。
【従来の技術】
一括して消去動作を実行する書換え可能な不揮発性半導体記憶装置では、消去対象のセクタ内のデータを全て自動的に“０”に書き込むためのプリプログラムをまず実行し、その後に該セクタの消去動作を実行する。消去動作を実行した後に更に、消去セクタ内において過消去されたメモリセルを是正する過消去是正動作が実行される。メモリセルの閾値は同一ではなくある程度の分布を持って存在し、消去動作後のメモリセルの中には、過剰な消去動作の結果負の閾値を有するに至ったメモリセルも存在する。そのような過消去状態のメモリセルは、ワード線が選択されていない場合でも常時電流が流れる状態となり、正常な読み出しが出来ずに誤動作の原因となる。過消去是正動作は、そのようなメモリセルの閾値を正常な閾値に戻すことで、過消去状態のメモリセルを無くすことを目的とするものである。
【発明が解決しようとする課題】
上記のような不揮発性半導体記憶装置において、消去動作時に電源遮断等により動作が停止した場合には、消去セクタ内のメモリセルデータが不定になる場合がある。その際に仮に過消去状態のメモリセルが存在しなければ、消去コマンドを不揮発性半導体記憶装置に再度入力することで、プリプログラム、データ消去、及び過消去是正動作を実行して問題なく対象セクタを消去状態に設定することが出来る。しかし消去動作時の電源遮断やリセットのタイミングによっては、消去中のメモリセルが過消去状態のまま消去動作が中断してしまう可能性がある。この場合、消去コマンドを不揮発性半導体記憶装置に再度入力しても、過消去状態のメモリセルに対しては内部データバスに十分な電圧を印加することが出来ず、消去動作中のプリプログラムの実行において適切にデータを書き込むことが出来ない。この結果、消去動作のタイムリミットが超過して装置がハングアップする可能性がある。この状態になると、当該過消去メモリセルは何度消去動作を実行しても、プリプログラム動作の段階でハングアップすることになり、デバイスとして使用出来なくなってしまう場合がある。
【０００２】
以上を鑑みて、本発明は、消去動作が中断することにより過消去状態に陥ったメモリセルを救済することが可能な不揮発性半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
本発明による不揮発性半導体記憶装置は、不揮発性メモリセルを含むメモリセルアレイと、該メモリセルの所定の纏まりに対してプリプログラム動作、消去動作、過消去是正動作をこの順番に実行する第１の一括消去動作を第１のコマンド入力に応じて実行し、該メモリセルの所定の纏まりに対して過消去是正動作、プリプログラム動作、消去動作、過消去是正動作をこの順番に実行する第２の一括消去動作を第２のコマンド入力に応じて実行する制御回路を含むことを特徴とする。
【０００３】
本発明においては、第１のコマンド入力に応じて通常の消去モードの消去動作である第１の一括消去動作を実行し、第２のコマンド入力に応じて消去ハングアップ救済モードによる消去動作である第２の一括消去動作を実行する。消去ハングアップ救済モードによる消去動作においては、まず最初に過消去是正動作を実行する。即ち、まず消去対象領域に過消去メモリセルが存在するかどうかのチェックを行い、チェックで過消去状態が発見されれば過消去是正ベリファイがＰＡＳＳするまで過消去是正のための書き込み動作を繰り返す。具体時には、０の閾値或いは余裕を見て０より大きい閾値を過消去ベリファイ用の閾値とすることで、過消去メモリセルが存在するか否かの判断をし、過消去メモリセルが存在する場合には、書き込み動作によりその閾値を適切な消去メモリセルのベリファイ範囲内程度にまで持ち上げる。これにより対象メモリセルが過消去是正ベリファイをＰＡＳＳすれば過消去状態は存在しないことになるので、その後は通常の消去アルゴリズムと同様に、プリプログラム動作、消去動作、過消去是正動作をこの順番で実行する。これにより、消去動作中断等により生じた過消去メモリセルを含めて、消去対象領域の全てのメモリセルを適切に消去することが出来る。
【発明の実施の形態】
以下に本発明の実施例を添付の図を用いて詳細に説明する。
【０００４】
図１は、本発明による不揮発性半導体記憶装置の構成を示す図である。
【０００５】
図１の不揮発性半導体記憶装置１０は、制御回路＆コマンドレジスタ１１、入出力バッファ１２、アドレスラッチ１３、デコーダ１４、データラッチ１５、メモリセルアレイ１６、出力回路１７、書き込み回路１８、及び消去回路１９を含む。
【０００６】
制御回路＆コマンドレジスタ１１は、制御信号を外部から受け取ると共に、入出力バッファ１２等を介して入力されるアドレス及びデータの組み合せとして表現されるコマンドを外部から受け取る。制御回路＆コマンドレジスタ１１は、制御信号及びコマンドに基づいてステートマシンとして動作して、不揮発性半導体記憶装置１０の各部の動作を制御する。
【０００７】
入出力バッファ１２は外部からデータを受け取り、このデータを制御回路＆コマンドレジスタ１１及びデータラッチ１５に供給する。アドレスラッチ１３は、外部から供給されるアドレス信号を受け取りラッチすると共に、このアドレス信号をデコーダ１４に供給する。デコーダ１４は、アドレスラッチ１３から供給されたアドレスをデコードして、メモリセルアレイ１６に設けられたワード線をデコード結果に応じて活性化させる。メモリセルアレイ１６のビット線に読み出されたデータはデータラッチ１５に供給される。
【０００８】
メモリセルアレイ１６は、メモリセルトランジスタの配列、ワード線、ビット線等を含み、各メモリセルトランジスタにデータを記憶する。データ読み出し時には、活性化ワード線で指定されるメモリセルからのデータが、ビット線に読み出される。プログラム或いは消去時には、ワード線及びビット線をそれぞれの動作に応じた適当な電位に設定することで、メモリセルに対する電荷注入或いは電荷抜き取りの動作を実行する。
【０００９】
データラッチ１５は、データ読み出し時にはメモリセルアレイ１６から供給されるデータの電流を、リファレンスセルの電流であるリファレンス電流と比較することで、データが０であるか１であるかの判定を行う。判定結果は読み出しデータとして、入出力バッファ１２を介して外部に供給される。またプログラム動作及び消去動作に伴うベリファイ動作は、メモリセルアレイ１６から供給されたデータの電流を、プログラムベリファイ用のリファレンス電流或いは消去ベリファイ用リファレンス電流と比較することで行われる。
【００１０】
出力回路１７は、制御回路＆コマンドレジスタ１１の制御の下にデコーダ１４を駆動し、読み出し動作時にメモリセルアレイ１６からデータを読み出す。書き込み回路１８は、制御回路＆コマンドレジスタ１１の制御の下にデコーダ１４を駆動し、データラッチ１５に入出力バッファ１２から供給される書き込みデータに基づいて、メモリセルアレイ１６に対するデータ書き込み動作を実行する。消去回路１９は、消去動作時にワード線及びビット線に印加する電位を生成し、メモリセルアレイ１６に対するセクタ単位の消去動作を実行する。
【００１１】
本発明においては、制御回路＆コマンドレジスタ１１が消去ハングアップ救済モードによる消去動作を指定するコマンドに応答し、消去ハングアップを救済する消去動作を実行する。また従来と同一の通常の消去モードも使用可能であり、通常消去モードによる消去動作を指定するコマンドが入力された場合には、制御回路＆コマンドレジスタ１１は通常の消去動作を実行する。
【００１２】
図２は、本発明による消去ハングアップ救済モードによる消去動作を示すフローチャートである。
【００１３】
図２のステップＳＴ１において、過消去是正のためのベリファイ動作を実行する。即ち、過消去メモリセルがあるか否かを判断するために、メモリセルから読み出したデータ電流と過消去ベリファイ用のリファレンス電流とを比較する。読み出し対象メモリセルが過消去メモリセルと判断されると（ＦＡＩＬ）、ステップＳＴ２で過消去是正のための書き込み動作が実行される。
【００１４】
図３は、各状態のメモリセルの閾値を示す図である。縦軸がメモリセルの閾値を示し、横軸がメモリセルの個数を示す。図３に示されるように、書き込み状態にあるメモリセルは、“０”ベリファイ範囲内で広がりを持った閾値分布を有する。また消去状態にあるメモリセルは、“１”ベリファイ範囲内で広がりを持った閾値分布を有する。以上が適切な閾値分布であるが、消去動作が電源遮断などにより途中で中断した場合には過消去状態のメモリセルが発生し、これらのメモリセルは図３にハッチ領域で示すように０Ｖ以下の閾値を有した状態となる。
【００１５】
本発明による消去ハングアップ救済モードによる消去動作においては、上記ステップＳＴ１及びステップＳＴ２のように、まず消去対象セクタに過消去メモリセルが存在するかどうかのチェックを行い、チェックで過消去状態が発見されれば過消去是正ベリファイがＰＡＳＳするまで過消去是正のための書き込み動作を繰り返す。即ち図３において、縦軸０Ｖ或いは余裕を見て０Ｖより大きい値を過消去ベリファイ用の閾値とすることで、過消去メモリセルが存在するか否かの判断をする。過消去メモリセルが存在する場合には、書き込み動作によりその閾値を図３に示される“１”ベリファイ範囲内程度にまで持ち上げる。これにより対象メモリセルが過消去是正ベリファイをＰＡＳＳすれば過消去状態は存在しないことになるので、その後は通常消去アルゴリズムを実行する。
【００１６】
通常消去アルゴリズムとして、まずステップＳＴ３で、プリプログラムのベリファイを実行する。ＦＡＩＬした場合には、対象メモリセルがプログラムされていないことになるので、ステップＳＴ４でプリプログラム動作を実行する。全ての対象メモリセルがプリプログラムのベリファイをＰＡＳＳすると、ステップＳＴ５に進む。
【００１７】
ステップＳＴ５で、イレーズ（消去）のベリファイを実行する。ＦＡＩＬした場合には、消去されていないメモリセルが存在することになるので、ステップＳＴ６で対象セクタに対する消去動作を実行する。その後ステップＳＴ７で過消去是正ベリファイを実行し、ＦＡＩＬしたメモリセルに対してはステップＳＴ８で過消去是正動作を実行する。消去対象セクタの全てのメモリセルが過消去状態ではなくなるとステップＳＴ７のチェックはＰＡＳＳし、ステップＳＴ５に戻りイレーズベリファイ及びそれ以降の処理を繰り返す。
【００１８】
消去対象セクタの全てのメモリセルがイレーズベリファイをＰＡＳＳすると、消去動作を終了する。
【００１９】
以上の動作において、ステップＳＴ３以降の処理は通常消去モードの消去動作であり、従来の消去動作と同一である。本発明においては、消去ハングアップ救済モードによる消去動作を指定するコマンドが入力された場合には、ステップＳＴ１から動作を開始することで、消去ハングアップを救済する消去動作を実行する。また通常消去モードによる消去動作を指定するコマンドが入力された場合には、ステップＳＴ３から動作を開始することで、通常の消去動作を実行する。
【００２０】
図４は、消去動作中に電源遮断が生じた後に消去ハングアップ救済モードによる消去動作を実行する場合を説明するフローチャートである。
【００２１】
図４のステップＳＴ４−１において、消去動作を実行している最中に、電源が遮断する等の原因が発生し消去動作が中断される。ステップＳＴ４−２において、電源が投入されて不揮発性半導体記憶装置が動作を開始する。ステップＳＴ４−３において、外部からコマンド入力することにより、消去ハングアップ救済モードによる消去動作を開始する。以降、図２のフローチャートで説明したのと同様であり、ステップＳＴ１及びステップＳＴ２による過消去ベリファイ及び過消去是正処理が実行され、その後通常の消去モードと同様の動作が実行される。これにより、ステップＳＴ４−１において消去動作中断により生じた過消去メモリセルを含めて、消去対象セクタの全てのメモリセルを適切に消去することが出来る。
【００２２】
図５は、消去動作中に電源遮断が生じた後に通常の消去モードによる消去動作を実行する場合を説明するフローチャートである。
【００２３】
図５のステップＳＴ５−１において、消去動作を実行している最中に、電源が遮断する等の原因が発生し消去動作が中断される。ステップＳＴ５−２において、電源が投入されて不揮発性半導体記憶装置が動作を開始する。ステップＳＴ５−３において、外部からコマンド入力することにより、通常消去モードによる消去動作を開始する。通常消去モードによる消去動作は、図２のフローチャートのステップＳＴ３乃至ステップＳＴ８の処理に相当する。
【００２４】
この通常消去モードによる消去動作においては、過消去メモリセルに対する特別の考慮はされてなく、最初にプリプログラムベリファイ（ステップＳＴ３）及びプリプログラム（ステップＳＴ４）が実行される。このプリプログラムベリファイ及びプリプログラム処理においては、図５にステップＳＴ４Ａとして示されるように時間制限に対するチェックが実行され、所定時間内にプリプログラムが終了しない場合には消去失敗として処理を終了する。従って、所定時間内に過消去メモリセルに対するプログラムが終了しない場合には消去失敗となる。なお過消去メモリセルであっても過消去状態が浅い場合には、プリプログラムをＰＡＳＳして、以降ステップＳＴ５乃至ＳＴ８を実行することで問題なく消去動作が終了する。
【００２５】
なお図２及び図４においても、プリプログラム処理の時間制限に対するチェックは実行されるが、この時点では既に過消去状態のメモリセルは是正されており、図５のような消去失敗に陥る場合が無いため、図２及び図４では、プリプログラムタイミングリミットのフロー（図５ＳＴ４Ａの部分）を削除した。
【００２６】
図５のように、通常の消去モードによる消去動作を実行した場合には、過消去メモリセルのためにプリプログラムベリファイがＰＡＳＳせず、消去タイムリミット超過にて消去失敗となる。強く過消去されたメモリセルに対しては通常の書き込みでは対処出来ない場合があり、図５の消去動作を何度繰り返しても毎回プリプログラムにてＦＡＩＬすることが予想される。
【００２７】
このように通常の消去モードによる消去動作が失敗する場合には、図４に示されるような消去ハングアップ救済モードによる消去動作をコマンド入力により実行することで、過消去メモリセルを救済することが出来る。なお電源切断などにより消去動作が途中で中断したことが分かっている場合には、最初から消去ハングアップ救済モードによる消去動作をコマンド入力して実行させればよい。
【００２８】
図６は、消去ハングアップ救済モードによる消去コマンドと通常の消去モードによる消去コマンドの一例を示す図である。
【００２９】
通常の消去モードによるセクタ消去は、第１のバスライトサイクルから第６のバスライトサイクルにかけて、図６の表に示される所定のアドレス入力Ａｄｄと所定のデータ入力Ｄａｔａとを、不揮発性半導体記憶装置に順次供給することでコマンド指定される。また通常の消去モードによるチップ消去は、セクタ消去の場合に１０Ｈであった第６バスライトサイクルにおけるデータ入力Ｄａｔａを３０Ｈとすることでコマンド指定される。
【００３０】
消去ハングアップ救済モードによるセクタ消去は、第６バスライトサイクルにおけるデータ入力Ｄａｔａを１１Ｈとすることでコマンド指定される。それ以外のアドレス入力Ａｄｄとデータ入力Ｄａｔａとに関しては、通常の消去モードによるセクタ消去或いはチップ消去の場合と同一である。また消去ハングアップ救済モードによるチップ消去は、第６バスライトサイクルにおけるデータ入力Ｄａｔａを３１Ｈとすることでコマンド指定される。
【００３１】
図７は、消去ハングアップ救済モードによる消去動作状態のベリファイについて説明するための図である。
【００３２】
図７に示されるように、第６のバスライトサイクルにおいて、アドレス入力５５５Ｈとデータ入力１１Ｈ或いは３１Ｈを入力する（図６参照）。これにより消去ハングアップ救済モードによる消去動作（セクタ消去或いはチップ消去）が指定される。不揮発性半導体記憶装置のチップ内部で消去動作が開始されると、レディー／ビジー端子ＲＹ／ＢＹから出力されるレディー／ビジー信号がＨＩＧＨからＬＯＷに変化する。消去動作が続行されている間、レディー／ビジー信号はＬＯＷを保持し、消去動作が終了するとレディー／ビジー信号はＨＩＧＨに変化する。
【００３３】
図８は、過消去メモリセルが存在する場合に通常の消去モードによる消去動作を実行した場合の不揮発性半導体記憶装置の振る舞いを示す図である。
【００３４】
通常の消去モードによる消去動作を実行する場合には、第６のバスライトサイクルにおいて、アドレス入力５５５Ｈとデータ入力１０Ｈ或いは３０Ｈを入力する（図６参照）。この場合にも、チップ内部で消去動作が開始されると、レディー／ビジー端子ＲＹ／ＢＹから出力されるレディー／ビジー信号がＨＩＧＨからＬＯＷに変化する。消去動作が続行されている間、レディー／ビジー信号はＬＯＷを保持し、消去動作が終了してレディー／ビジー信号がＨＩＧＨに変化するのを待つ。
【００３５】
図８に示す例は、過消去メモリセルが存在する場合に相当し、消去動作のプリプログラムにおいて過消去メモリセルを書き込むことが出来ないので、消去動作の終了を示すレディー／ビジー信号はＨＩＧＨに変化することなくＬＯＷのままである。この場合、５番目のＤＱ端子（ＤＱ５）の出力をモニタすることでプリプログラムのタイムリミット超過を検出することが出来る。即ち、５番目のＤＱ端子（ＤＱ５）の出力がＨＩＧＨになると、プリプログラムのタイムリミットが超過し消去動作が失敗したことを示す。なおこの例では、５番目のＤＱ端子の出力によりプリプログラムのタイムリミット超過を示すこととしたが、これは他のＤＱ端子でもよく、或いは、他の現在使用していない端子にプリプログラムのタイムリミット超過を示す役割を割当ててもよい。
【００３６】
なお図７及び図８に示すような装置動作状態を示す信号の出力は、制御回路＆コマンドレジスタ１１による制御によって実現することが出来る。
【００３７】
このようにして、通常の消去モードによる消去動作を実行した場合に、チップの内部動作状態を示す出力信号をモニタすることで、消去動作が問題なく終了したこと或いは、過消去メモリセルによりタイムリミットが超過したことを検出することが出来る。タイムリミット超過により消去動作が失敗したときには、消去ハングアップ救済モードによる消去コマンドを入力することで、過消去メモリセルを含む全ての消去対象のメモリセルを問題なく消去することが出来る。
【００３８】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【発明の効果】
本発明による消去ハングアップ救済モードによる消去動作においては、まず消去対象領域に過消去メモリセルが存在するかどうかのチェックを行い、チェックで過消去状態が発見されれば過消去是正ベリファイがＰＡＳＳするまで過消去是正のための書き込み動作を繰り返す。対象メモリセルが過消去是正ベリファイをＰＡＳＳすれば過消去状態は存在しないことになるので、その後は通常の消去アルゴリズムと同様に、プリプログラム動作、消去動作、過消去是正動作をこの順番で実行する。これにより、消去動作中断等により生じた過消去メモリセルを含めて、消去対象領域の全てのメモリセルを適切に消去することが出来る。
【図面の簡単な説明】
【図１】本発明による不揮発性半導体記憶装置の構成を示す図である。
【図２】本発明による消去ハングアップ救済モードによる消去動作を示すフローチャートである。
【図３】各状態のメモリセルの閾値を示す図である。
【図４】消去動作中に電源遮断が生じた後に消去ハングアップ救済モードによる消去動作を実行する場合を説明するフローチャートである。
【図５】消去動作中に電源遮断が生じた後に通常の消去モードによる消去動作を実行する場合を説明するフローチャートである。
【図６】消去ハングアップ救済モードによる消去コマンドと通常の消去モードによる消去コマンドの一例を示す図である。
【図７】消去ハングアップ救済モードによる消去動作状態のベリファイについて説明するための図である。
【図８】過消去メモリセルが存在する場合に通常の消去モードによる消去動作を実行した場合の不揮発性半導体記憶装置の振る舞いを示す図である。
【符号の説明】
１０　不揮発性半導体記憶装置
１１　制御回路＆コマンドレジスタ
１２　入出力バッファ
１３　アドレスラッチ
１４　デコーダ
１５　データラッチ
１６　メモリセルアレイ
１７　出力回路
１８　書き込み回路
１９　消去回路
【図１】
2004014086.tif 000003
【図２】
2004014086.tif 000004
【図３】
2004014086.tif 000005
【図４】
2004014086.tif 000006
【図５】
2004014086.tif 000007
【図６】
2004014086.tif 000008
【図７】
2004014086.tif 000009
【図８】
2004014086.tif 000010