(57)【要約】【課題】ゲートドライバから遠い領域における残像やフリッカを十分に抑制して高品質の映像表示を可能とする。【解決手段】ゲート線ＧＬの給電端であるゲートドライバＧＤＲに近い側から遠い側（終端）に向けて、自段のゲート線ＧＬｎと画素電極ＰＸの当該自段のゲート線ＧＬｎ側端部との間の間隔Ｌ１，Ｌ２，Ｌ３をＬ１＞Ｌ２＞Ｌ３の如く、徐々に小さくし、画素電極ＰＸと自段のゲート線ＧＬｎの間の容量であるゲート・ソース間容量ＣｇｓをゲートドライバＧＤＲから遠くなるに従って徐々に大きくした。【選択図】　　　図４
2004093821.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と第２基板の対向間隙に液晶を挟持し、前記第１基板の主面上で一方向に延在し、前記位置方向と交差する他方向に並設された多数の走査信号線および前記他方に延在し前記一方向に並設された多数の映像信号線と、前記走査信号線と映像信号線の交差部のそれぞれに設けたアクティブ素子と、前記アクティブ素子で駆動される画素電極とを有し、画素をマトリクス状に配置して表示領域とした液晶表示装置であって、
前記画素は前記走査信号線の隣接する二本と前記映像信号線の隣接する２本で囲まれた領域に形成され、
所定の画素電極を駆動するアクティブ素子に接続された走査信号線側端部と当該所定の画素電極との間の間隔を前記走査信号線の給電端から遠ざかる距離に応じて徐々に小さくしたことを特徴とする液晶表示装置。
【請求項２】
前記画素電極の夫々の領域内に開口を有する遮光膜を具備したことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
第１基板と第２基板の対向間隙に液晶を挟持し、前記第１基板の主面上で一方向に延在し、前記位置方向と交差する他方向に並設された多数の走査信号線および前記他方に延在し前記一方向に並設された多数の映像信号線と、前記走査信号線と映像信号線の交差部のそれぞれに設けたアクティブ素子と、前記アクティブ素子で駆動される画素電極とを有し、画素をマトリクス状に配置して表示領域とした液晶表示装置であって、
前記画素は前記走査信号線の隣接する二本と前記映像信号線の隣接する２本で囲まれた領域に形成され、
所定の画素電極を駆動するアクティブ素子に接続された走査信号線と当該所定の画素電極の自段の走査信号線側端部との間の間隔を前記走査信号線の給電端から中間部に至る距離に応じて徐々に小さくしたことを特徴とする液晶表示装置。
【請求項４】
前記画素電極の夫々の領域内に開口を有する遮光膜を具備したことを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記走査信号線の両端に駆動回路が接続されていることを特徴とする請求項３に記載の液晶表示装置。
【請求項６】
前記遮光層の開口部が、前記走査信号線の給電端に近い側で遠い側より小さいことを特徴とする請求項２に記載の液晶表示装置。
【請求項７】
前記遮光層の開口部が、前記走査信号線の中間部で給電端に近い側より大きいことを特徴とする請求項４記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特に走査信号線が長い比較的大画面をもつ液晶表示パネルにおける表示むらとフリッカの発生を抑制して高品質の画像表示を可能とした液晶表示装置に関する。
【０００２】
【従来の技術】
コンピュータやその他の情報機器の高精細度カラーモニター、あるいはテレビ受像機の表示デバイスとして液晶表示装置が広く用いられている。液晶表示装置は、基本的には少なくとも一方が透明なガラス等からなる二枚の（一対の）基板の間に液晶層を挟持した所謂液晶表示パネルを有し、この液晶表示パネルの基板に形成した画素形成用の各種電極に選択的に電圧を印加して所定画素の点灯と消灯を行う形式、上記各種電極と画素選択用のアクティブ素子（薄膜トランジスタ等、以下ではアクティブ素子の典型例として薄膜トランジスタを用いるものとして説明する）を形成してこのアクティブ素子を選択することにより当該薄膜トランジスタで駆動される画素電極と共通電極あるいは対向電極との間に挟持される液晶から構成される所定画素の点灯と消灯を行う形式とに分類される。
【０００３】
特に、後者の形式の液晶表示装置はアクティブ・マトリクス型と称し、コントラスト性能、高速表示性能等から液晶表示装置の主流となっている。アクティブ・マトリクス型液晶表示装置は、一方の基板に形成した電極と他方の基板に形成した電極との間に液晶層の配向方向を変えるための電界を印加する、所謂縦電界方式（ＴＮ方式）と、液晶層に印加する電界の方向を基板面とほぼ平行な方向とする、所謂横電界方式（ＩＰＳ方式）の液晶表示装置などが知られている。
【０００４】
この種の液晶表示装置は、一般に一対の基板の一方に走査信号線（以下、ゲート線）およびこのゲート線と交差する映像信号線（以下、ドレイン線）を有する。ゲート線とドレイン線の交差部にはアクティブ素子として薄膜トランジスタ等のスイッチング素子を有する。以下ではアクティブ素子の典型例として薄膜トランジスタを用いるものとして説明する。そして、ゲート線の延在方向と直交する上記一方の基板の一辺または平行する二辺に走査信号線駆動回路チップ（以下、ゲートドライバ）が設置され、ゲート線の端部から走査信号が給電される。そして、上記一方の基板の上記ドレイン線の延在方向と直交する一辺または平行する二辺には映像信号線駆動回路チップ（以下、ドレインドライバ）が設置され、ドレイン線の端部から映像信号が供給される。
【０００５】
また、前記したＴＮ方式では、一対の基板の他方に共通電極を有し、ＩＰＳ方式では上記一方の基板に対向電極を備えている。何れの方式の液晶表示装置でも、ゲート線とドレイン線の交差部分に薄膜トランジスタ等のアクティブ素子を画素毎に有する。選択されたゲート線のアクティブ素子で駆動される画素電極と共通電極あるいは対向電極との間に電界を生成して画素の点灯を行う。
【０００６】
【発明が解決しようとする課題】
液晶表示装置は薄形、低消費電力と共に、高精細化が進みブラウン管（ＣＲＴ）ディスプレイから置き換わりが顕著である。しかし、液晶表示パネルの画面サイズが大きくなると、ドレイン線やゲート線の延在長さが長くなる。通常、ドレイン線よりもゲート線の長さが長くなる。ゲート線はアルミニウムを主成分とした金属材料等の薄層で構成されるため、その抵抗値は給電端すなわちゲートドライバから遠くなるほど大きくなり、給電されるゲート信号（パルス）に波形歪みが生じる。その結果、画面のちらつきや残像が発生し易い。
【０００７】
図１は大画面化に伴う画面のちらつきや残像の発生を説明する模式図である。図中、参照符号ＰＮＬは液晶表示パネルであり、ゲート線ＧＬとドレイン線ＤＬの交差部に画素を有した表示領域ＡＲが形成される。表示領域ＡＲの回りにゲートドライバＧＤＲとドレインドライバＤＤＲが設置されている。この構成例では、液晶表示パネルＰＮＬの表示領域ＡＲの短辺側（ｘ方向）の片側にゲートドライバＧＤＲが設置され、長辺側（ｙ方向）の片側のドレインドライバＤＤＲが設置されている。
【０００８】
ゲート線ＧＬはゲートドライバＧＤＲの設置辺側から、その反対側の短辺方向に延在して敷設され、一端からゲート信号が給電されている。このような構成では、図中に参照符号ＺＮで示した領域、すなわちゲート信号の給電端（ゲートドライバ側）から遠い領域に残像やフリッカが発生し易い。このような残像やフリッカは、ドレイン線ＤＬから画素に書き込まれる電圧がゲートドライバＧＤＲに近い側（給電端側）と遠い側（終端側）とで異なることによる。画素に書き込まれた信号電荷は当該画素を構成する容量に依存する。
【０００９】
すなわち、書込み電圧の信号波形はゲートドライバから遠い側の画素で鈍り、波形歪を生じる。その結果と当該終端側の画素に書き込まれる電圧は小さくなって、図１で説明したような領域ＺＮ近傍で残像やフリッカが発生し易い。この波形歪は薄膜トランジスタのゲート・オフのタイミングを遅らせると共に、ゲート・オフ時のゲート・ソース間容量を介して飛び込む電圧によるソース電極電位低下成分を小さくしてしまう。このことは、ゲート線の給電端側に対して終端側のソース電極電位が高くなることを意味する。
【００１０】
画素電極と液晶を介して対向する電極（共通電極、対向電極）は表示領域内に一様に一定の電圧が印加されていることから、当該液晶に印加される電圧はゲート線の給電端側と終端側とで異なってしまい、輝度変化で画面にちらつきが生じることになる。
【００１１】
また、ゲート線に印加されるオン電圧とオフ電圧の差が終端側に向かって徐々に小さくなり、画素電極の電位が給電端側と終端側とで異なってくる。そのため、画素電極の中間電位と当該画素電極に液晶を介して対向する電極（共通電極、対向電極）の電位にずれが生じ、これがＤＣ成分となって残像が発生する。
【００１２】
このような現象を回避するための対策として従来では、薄膜トランジスタのソース電極とゲート線の交差容量をゲート線の延在方向で変えるようにしたもの（特開２０００−１４７５３９）、あるいは前段のゲート線幅を変えて画素電極との交差容量を変化させて付加容量をゲート線方向で変えるもの（特開２０００−３３８５２３）、または画素電極の位置をずらしてゲート線との交差容量を変化させることで付加容量をゲート線方向で変える（特開平１０−３９３２８）ものが提案されている。しかし、このような手段を用いても、前記した残像やフリッカの発生を十分に低減させることは難しい。
【００１３】
本発明の目的は、前記した従来技術の如き手段を用いることなく、ゲートドライバから遠い領域における残像やフリッカを十分に抑制して高品質の映像表示を可能とした液晶表示装置を提供することにある。
【００１４】
【課題を解決するための手段】
先ず、上記目的を達成するための本発明による技術思想の概念を説明する。図２および図３は液晶表示装置の一画素の等価回路の模式図であり、図１は薄膜トランジスタがオン（ＯＮ）状態を、図２は同オフ（ＯＦＦ）状態を示す。図２及び図３において、参照符号ＤＬはドレイン線、ＧＬｎ　は自段ゲート線、ＧＬｎ−１　は前段ゲート線、ＰＸは画素電極、ＣＯＭは共通電極である。なお、薄膜トランジスタはドレイン線ＤＬと自段ゲート線ＧＬｎ　の交差部に有するが、図示はしていない。
【００１５】
また、Ｖｇｏｆｆは前段ゲート線ＧＬｎ−１　の電位、Ｖｇｏｎ　は自段ゲート線ＧＬｎ　の電位、Ｖｄ１、Ｖｄ２はドレイン線ＤＬの電位、Ｖｃｏｍ　は共通電極ＣＯＭの電位を示す。そして、Ｃｄｓはドレイン・ソース間容量、Ｃｇｓはゲート・ソース間容量、Ｃａｄｄ　は付加容量、Ｃｌｃは液晶容量である。
【００１６】
図１のオン状態では画素電極ＰＸの電位はドレイン線ＤＬの電位Ｖｄ１と見なすことができる。このオン状態で画素電極ＰＸに蓄積される電荷Ｑ１は、
【数１】
2004093821.tif 000003
で表される。
【００１７】
また、オフ状態での画素電極ＰＸの電荷Ｑ２は、
【数２】
2004093821.tif 000004
となる。
【００１８】
画素電極ＰＸの電荷自体は、オン状態からオフ状態への切り替わり前後で変わらないため、
【数３】
2004093821.tif 000005
である。
【００１９】
これにより、
【数４】
2004093821.tif 000006
となる。
【００２０】
変形していくと、
【数５】
2004093821.tif 000007
【数６】
2004093821.tif 000008
【数７】
2004093821.tif 000009
【００２１】
したがって、薄膜トランジスタのオンからオフへの画素電極電位の変動量Ｖ’は
【数８】
2004093821.tif 000010
【００２２】
（８）式において、右辺の第１項が自段のゲート線ＧＬｎの電圧がオンからオフに切り替わることによる飛び込み電圧である。また右辺の第２項はドレイン線ＤＬの影響による項であるが、薄膜トランジスタがオフ状態でのドレイン線の電圧Ｖｄ２は保持期間中に変わる値であり、かつドレイン線ＤＬへの映像信号が交流化されていることにより、時間平均で０となる。
【００２３】
したがって、上記第２項は定数と見ることができるため、薄膜トランジスタのオン状態からオフ状態への切り替わりの影響は、
【数９】
2004093821.tif 000011
が支配的である。
【００２４】
（９）式から明らかに、ゲート・ソース間容量Ｃｇｓの値が自段のゲート線ＧＬｎの変化量である「Ｖｇｏｎ　−Ｖｇｏｆｆ」に乗じて分子となる。ゲート線を伝わる走査信号は、表示領域における給電端側に比べて中間領域、および終端領域では徐々に波形の鈍りが生じるため、実効的なＶｇｏｎ　の値は徐々に低下する。
【００２５】
このため、「Ｖｇｏｎ　−Ｖｇｏｆｆ」の値が徐々に低下し、（９）式に示したＶ”がゲート線の給電端側に比べて給電端から遠い側では低い値となって、画素電極ＰＸに加わる電位がゲート線の給電端側と終端側とで異なった値となる。この結果、画素電極ＰＸに加わる電位にずれが生じ、これがＤＣ成分となって残像やフリッカが表示面内に不均一に生じることになる。
【００２６】
これを解決するために、前記の特開２０００−３３８５２３や特開平１０−３９３２８では、ゲート線の線幅を終端側に向かって大きくしたり交差容量を大きくすることで付加容量Ｃａｄｄ　を変えている。しかし、付加容量Ｃａｄｄ　は（９）式に示されたように分母にあるため、変動量を大きくする必要がある。その結果、終端方向で開口率が低下するという弊害が生じる。
【００２７】
上記のような弊害を解消するには、前記の特開２０００−１４７５３９に提案されたように、（９）式の分子を構成するゲート・ソース間容量Ｃｇｓを変化させればよい。しかし、特開２０００−１４７５３９に開示されたゲート・ソース間容量Ｃｇｓを変化させるための構成では、構造が複雑であるため、ゲート・ソース間容量Ｃｇｓが所要の変化となるように製造することが難しく、コスト低減の支障の一つとなっている。
【００２８】
この課題を解決するため、本発明の解決手段の基本思想は、自段のゲート線と画素電極の距離を給電端側から遠い側に向けて徐々に狭めることでゲート・ソース間容量Ｃｇｓ（画素電極と自段のゲート線間の容量）を変化させる点にある。本発明の代表的な構成を記述すれば次のとおりである。
【００２９】
（１）、第１基板と第２基板の対向間隙に液晶を挟持し、前記第１基板の主面上で一方向に延在し、前記位置方向と交差する他方向に並設された多数のゲート線（走査信号線）および前記他方に延在し前記一方向に並設された多数のドレイン線（映像信号線）と、前記ゲート線とドレイン線の交差部のそれぞれに設けた薄膜トランジスタ等のアクティブ素子と、前記アクティブ素子で駆動される画素電極とを有し、画素をマトリクス状に配置して表示領域とした液晶表示装置であって、
前記画素は前記ゲート線の隣接する二本と前記ドレイン線の隣接する２本で囲まれた領域に形成され、
所定の画素電極を駆動するアクティブ素子に接続されたゲート線側端部と当該所定の画素電極との間の間隔を前記ゲート線の給電端から遠ざかる距離に応じて徐々に小さくした。
【００３０】
これにより、ゲート波形歪みの増大による飛び込み量の減少をＣｇｓ増大により補償できるため、フリッカ、残像の低減が実現する。
【００３１】
前記の構成において、前記画素電極の夫々の領域内に開口を有する遮光膜（ブラックマトリクス）を具備することができる。遮光膜を具備するものにおいて、自段のゲート線と遮光膜の自段のゲート線側における開口内縁との間隔を前記ゲートドライバからの距離に応じて大きくすることで、開口率が向上できる。
【００３２】
また、前記遮光膜の開口面積を前記ゲートドライバからの距離に応じて広くすることで輝度均一化の効果が得られる。ゲート給電端から遠ざかるに従い生じるゲート信号の波形なまりの増大による輝度低下を、開口率向上で補償することができるからである。また、前記画素電極を横断して前記一方向に延在する保持容量線を設けた形式の液晶表示装置についても上記の構成を適用できる。
【００３３】
上記した液晶表示装置は、例えばＴＮ型であれば、画素電極は画素領域の略全域内に当該画素の形状に略倣って形成されている。次段のゲート線に近接する画素電極の端縁は、当該次段のゲート線と略平行に存在する。この平行する両者の間隔を当該ゲート線に走査信号を給電するゲートドライバから遠ざかるに従って狭くすることにより、前記した薄膜トランジスタのゲート・ソース間容量Ｃｇｓは徐々に大きくなる。ＩＰＳ型でも画素電極の形成領域は異なるが、同様の思想が適用できる。
【００３４】
これにより、ゲート線の給電端側と給電端から遠い側とで画素電極に加わる電位を略均一とすることができ、残像やフリッカの発生が低減される。そして、本構成は画素電極とゲート線のパターニングで実現できるため、製造が簡単であり、歩留りが向上し、低コスト化が達成される。
【００３５】
（２）、第１基板と第２基板の対向間隙に液晶を挟持し、前記第１基板の主面上で一方向に延在し、前記位置方向と交差する他方向に並設された多数のゲート線および前記他方に延在し前記一方向に並設された多数のドレイン線と、前記ゲート線とドレイン線の交差部のそれぞれに設けた薄膜トランジスタ等のアクティブ素子と、前記アクティブ素子で駆動される画素電極とを有し、画素をマトリクス状に配置して表示領域とした液晶表示装置であって、
前記画素は前記ゲート線の隣接する二本と前記ドレイン線の隣接する２本で囲まれた領域に形成され、
所定の画素電極を駆動するアクティブ素子に接続された前記自段のゲート線と当該所定の画素電極の自段のゲート線側端部との間の間隔を前記ゲートドライバから中間部に至る距離に応じて徐々に小さくした。
【００３６】
これにより、ゲート波形歪みの増大による飛び込み量の減少をＣｇｓ増大により補償できるため、フリッカ、残像の低減が実現する。
【００３７】
前記の構成において、前記画素電極の夫々の領域内に開口を有する遮光膜（ブラックマトリクス）を具備することができる。このとき、前記自段のゲート線と前記遮光膜の前記自段のゲート線側における開口内縁との間隔を前記ゲートドライバからの距離に応じて大きくすることで、表示画面全域で、前記と同様に、輝度の均一化を図ることができる。また、前記画素電極を横断して前記一方向に延在する保持容量線を設けた形式の液晶表示装置についても上記の構成を適用できる。
【００３８】
なお、ゲート線を交互に配置し、それぞれのゲート線の一端から給電する片側給電方式を組み合わせた方式に対しても本発明は同様に適用できる。また、本発明は上記構成および後述する実施例の構成に限定されるものではなく、本発明の技術思想を逸脱することなく種々の変更が可能であることは言うまでもない。
【００３９】
【発明の実施の形態】
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。
【００４０】
図４は本発明による液晶表示装置の第１実施例を説明する画素部回りの模式図である。本実施例はＴＮ型の液晶表示装置に本発明を適用したものである。図４において、参照符号ＧＤＲはゲートドライバ、ＤＬはドレイン線、ＧＬｎは自段のゲート線、ＧＬｎ−１は前段のゲート線、ＰＸは画素電極、ＴＦＴは薄膜トランジスタを示す。また、Ｌ１，Ｌ２，Ｌ３は自段のゲート線ＧＬｎと画素電極ＰＸの当該自段のゲート線ＧＬｎ側端部との間の間隔である。
【００４１】
そして、ゲート線の給電端であるゲートドライバＧＤＲに近い側から遠い側（終端）に向けて、自段のゲート線ＧＬｎと画素電極ＰＸの当該自段のゲート線ＧＬｎ側端部との間の間隔Ｌ１，Ｌ２，Ｌ３をＬ１＞Ｌ２＞Ｌ３の如く、徐々に小さくしてある。したがって、画素電極ＰＸと自段のゲート線ＧＬｎの間の容量であるゲート・ソース間容量ＣｇｓはゲートドライバＧＤＲから遠くなるに従って徐々に大きくなる。前段のゲート線ＧＬｎ−１や二本のドレイン線ＤＬと画素電極ＰＸの間隔はゲートドライバＧＤＲに近い側も遠い側も同一としてある。
【００４２】
本実施例により、ゲート線の給電端側と給電端から遠い側とで画素電極に加わる電位が略均一となり、ドレイン線から画素に書き込まれる書込み電圧の表示画面内における不均一が抑制され、残像やフリッカの発生が低減される。
【００４３】
図５は本発明による液晶表示装置の第２実施例を説明する画素部回りの模式図である。図中、ＢＭは遮光膜（ブラックマトリクス）、図４と同一の参照符号は同一機能部分に対応する。また、Ｗ１，Ｗ２，Ｗ３は遮光膜ＢＭの開口内縁と自段のゲート線ＧＬｎとの間隔を示す。
【００４４】
本実施例は、前記した第１実施例に遮光膜ＢＭを設けたものである。そして、ゲート線の給電端であるゲートドライバＧＤＲに近い側から遠い側（終端）に向けて、自段のゲート線ＧＬｎと遮光膜ＢＭの開口内縁と当該自段のゲート線ＧＬｎとの間の間隔Ｗ１，Ｗ２，Ｗ３をＷ１＜Ｗ２＜Ｗ３の如く、徐々に大きくしてある。遮光膜ＢＭと前段のゲート線ＧＬｎ−１や二本のドレイン線ＤＬの間隔はゲートドライバＧＤＲに近い側も遠い側も同一としてある。したがって、開口率は表示画面の全域で同一である。
【００４５】
本実施例により、ゲート線の給電端側と給電端から遠い側とで画素電極に加わる電位が略均一となり、ドレイン線から画素に書き込まれる書込み電圧の表示画面内における不均一が抑制され、残像やフリッカの発生が低減される。また、遮光膜ＢＭを設けることでコントラストが向上し、高精細な映像表示を得ることができる。
【００４６】
図６は本発明による液晶表示装置の第３実施例を説明する画素部回りの模式図である。図中、図５と同一の参照符号は同一機能部分に対応する。本実施例では自段のゲート線ＧＬｎと遮光膜ＢＭの開口内縁と当該自段のゲート線ＧＬｎとの間の間隔Ｗ１，Ｗ２，Ｗ３をＷ１＞Ｗ２＞Ｗ３の如く、徐々に小さくした。遮光膜ＢＭと前段のゲート線ＧＬｎ−１や二本のドレイン線ＤＬの間隔はゲートドライバＧＤＲに近い側も遠い側も同一としてある。したがって、開口率はゲートドライバＧＤＲに近い側から遠い側（終端）に向けて大きくなる。
【００４７】
本実施例によれば、前記の第２実施例の効果に加えて、輝度均一化が実現する。
【００４８】
図７は本発明による液晶表示装置の第４実施例を説明する画素部回りの模式図である。図中、ＨＬは保持容量線、図４と同一の参照符号は同一機能部分に対応する。図１では説明した保持容量Ｃｓｔｇ　の一方の電極を前段のゲート線ＧＬｎ−１としてあるが、本実施例では、保持容量線ＨＬを設けて保持容量Ｃｓｔｇ　を形成している。その他の構成は図４と同様であり、効果も同等であるので、繰り返しの説明はしない。
【００４９】
図８は本発明による液晶表示装置の第５実施例を説明する画素部回りの模式図である。本実施例は、所謂ＩＰＳ型の液晶表示装置に本発明を適用したものである。すなわち、アクティブ素子である薄膜トランジスタＴＦＴを形成した第１基板に画素電極ＰＸと、この画素電極に対向して当該画素電極との間に電界を形成する対向電極ＣＴを有する。画素電極ＰＸは、薄膜トランジスタＴＦＴのソース電極に接続されて、自段のゲート線ＧＬｎに隣接して延在する部分を有した略Ｌ字形を有している。当該略Ｌ字形の遊端は前段のゲート線ＧＬｎ−１に一部重畳している。
【００５０】
そして、画素電極ＰＸの自段のゲート線ＧＬｎに隣接して延在する部分と当該自段のゲート線ＧＬｎ側端部との間の間隔Ｌ１，Ｌ２，Ｌ３をＬ１＞Ｌ２＞Ｌ３の如く、ゲートドライバＧＤＲから遠ざかる距離に応じて徐々に小さくした。本実施例の構成による効果は図４で説明した第１実施例と同様であり、ゲート線の給電端側と給電端から遠い側とで画素電極に加わる電位が略均一となり、ドレイン線から画素に書き込まれる書込み電圧の表示画面内における不均一が抑制され、残像やフリッカの発生が低減される。
【００５１】
図９は本発明による液晶表示装置の第６実施例を説明する画素部回りの模式図である。本実施例は図８に示したＩＰＳ型の液晶表示装置において、保持容量線ＨＬを設け、保持容量Ｃｓｔｇ　の一方の電極を前段のゲート線ＧＬｎ−１に代えて保持容量線ＨＬを用いたものである。その他の構成は図８と同様であり、効果も同等であるので、繰り返しの説明はしない。
【００５２】
図１０は本発明による液晶表示装置の第７実施例を説明する画素部回りの模式図である。図中、参照符号ＧＤＲ−１は第１のゲートドライバ、ＧＤＲ−２は第２のゲートドライバ、Ｌ１１，Ｌ１２，Ｌ１３，Ｌ１４，Ｌ１５は画素電極と自段のゲート線Ｇｎとの間の間隔を示す。図４と同一参照符号は同一機能部分に対応する。本実施例は、図４に示したＴＮ型の液晶表示装置におけるゲート線への給電を両端から行うように構成した点を除いて図４と同様の画素構成である。このような構成では、表示画面の中央部分で書込み電圧が小さくなる。
【００５３】
そのため、本実施例では、第１のゲートドライバＧＤＲ−１に近い側の画素電極ＰＸと自段のゲート線Ｇｎとの間の間隔Ｌ１１、および第２のゲートドライバＧＤＲ−２に近い側の画素電極ＰＸと自段のゲート線Ｇｎとの間の間隔Ｌ１５が大きく、中央の部分における画素電極ＰＸと自段のゲート線Ｇｎとの間の間隔Ｌ１３が小さくなるように、Ｌ１１＞Ｌ１２＞Ｌ１３＜Ｌ１４＜Ｌ１５の関係に設定した。
【００５４】
本実施例により、ゲート線の一方の給電端側と他方の給電端のそれぞれに近い側の画素電極と両給電端の中央部分の画素電極に加わる電位が略均一となり、ドレイン線から画素に書き込まれる書込み電圧の表示画面内における不均一が抑制され、残像やフリッカの発生が低減される。
【００５５】
図１１は本発明による液晶表示装置の第８実施例を説明する画素部回りの模式図である。本実施例は、図１０で説明した実施例に前記図５で説明したものと同様の遮光膜ＢＭを設けたものである。図中、参照符号Ｗ１１，Ｗ１２，Ｗ１３，Ｗ１４，Ｗ１５は遮光膜ＢＭの開口内縁と自段のゲート線Ｇｎとの間の間隔、図５および図１０と同一符号は同一機能部分に対応する。
【００５６】
本実施例では、図１０の構成に加えて、遮光膜ＢＭの開口内縁と自段のゲート線Ｇｎとの間の間隔について、第１のゲートドライバＧＤＲ−１に近い側の遮光膜ＢＭの開口内縁と自段のゲート線Ｇｎとの間の間隔Ｗ１１、および第２のゲートドライバＧＤＲ−２に近い側の遮光膜ＢＭの開口内縁と自段のゲート線Ｇｎとの間の間隔Ｗ１５および中央の部分の同間隔Ｌ１３を等しくした。すなち、Ｗ１１＝Ｗ１２＝Ｗ１３＝Ｗ１４＝Ｗ１５としたものである。本実施例の効果は図１０の実施例の効果に加えて図５で説明した第２実施例と同様の効果を奏する。
【００５７】
図１２は本発明による液晶表示装置の第９実施例を説明する画素部回りの模式図である。本実施例は、図１０で説明した実施例に前記図６で説明したものと同様の遮光膜ＢＭを設けたものである。すなわち、図１０の構成に加えて、遮光膜ＢＭの開口内縁と自段のゲート線Ｇｎとの間の間隔について、第１のゲートドライバＧＤＲ−１に近い側の遮光膜ＢＭの開口内縁と自段のゲート線Ｇｎとの間の間隔Ｗ１１、および第２のゲートドライバＧＤＲ−２に近い側の遮光膜ＢＭの開口内縁と自段のゲート線Ｇｎとの間の間隔Ｗ１５を大きくし、中央の部分の同間隔Ｌ１３を小さくした。すなち、Ｗ１１＞Ｗ１２＞Ｗ１３＜Ｗ１４＜Ｗ１５としたものである。本実施例の効果は図１０の実施例の効果に加えて図６で説明した第２実施例と同様の効果を奏する。
【００５８】
以上の各実施例の構成により、液晶表示パネルの画面サイズが大きくなってゲート線の延在長さが長くなっても、給電端すなわちゲートドライバから遠くなるほど大きくなるゲート信号（パルス）の波形歪みによる書込み電圧の不均一性を抑制し、表示画面の全域でちらつきや残像の発生を回避した高品質の液晶表示装置を提供できる。
【００５９】
図１３は一般的なアクティブ・マトリクス型液晶表示装置の構成と駆動システムの説明図である。この種の液晶表示装置は、液晶表示パネルＰＮＬと、この液晶表示パネルＰＮＬの周辺にドレインドライバＤＤＲとゲートドライバを有する。これらドレインドライバＤＤＲとゲートドライバＧＤＲに映像表示のための表示データやクロック信号、階調電圧などを供給する表示制御手段である表示制御装置ＣＲＬ、電源回路ＰＷＵを備えている。
【００６０】
コンピュータ、パソコン、あるいはテレビ受像回路などの外部信号源からの表示データと制御信号クロック、表示タイミング信号、同期信号などの各種電圧信号は表示制御装置ＣＲＬに入力する。表示制御装置ＣＲＬには、階調基準電圧生成部、タイミングントローラＴＣＯＮなどが備えられており、外部からの表示データと各種電圧信号を液晶表示パネルＰＮＬでの表示に適合した形式のデータに変換する。ドレインドライバＤＤＲとゲートドライバＧＤＲに対する表示データとクロック信号は図示したように供給される。ドレインドライバＤＤＲの前段のキャリー出力は、そのまま次段のドレインドライバのキャリー入力に与えられる。
【００６１】
図１４は液晶表示パネルの各ドライバの概略構成と信号の流れを示すブロック図である。ドレインドライバＤＤＲは映像信号等の表示データのデータラッチ部と出力電圧発生回路とから構成される。また、階調基準電圧生成部ＨＴＶ、マルチプレクサＭＰＸ、コモン電圧生成部ＣＶＤ、コモンドライバＣＤＤ、レベルシフト回路ＬＳＴ、ゲートオン電圧生成部ＧＯＶ、ゲートオフ電圧生成部ＧＦＤ、およびＤＣ−ＤＣコンバータＤ／Ｄは図１２の電源回路ＰＷＵに設けられる。電源回路ＰＷＵは図示しない照明装置（バックライト）の電源であるインバータにも給電する。
【００６２】
【発明の効果】
以上説明したように、本発明によれば、自段のゲート線と画素電極の距離を給電端側から遠い側に向けて徐々に狭めることでゲート・ソース間容量Ｃｇｓを変化させ、ゲートドライバから遠い領域における残像やフリッカを十分に抑制して高品質の映像表示を可能とした液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】大画面化に伴う画面のちらつきや残像の発生を説明する模式図である。
【図２】薄膜トランジスタのオン状態における液晶表示装置の一画素の等価回路の模式図である。
【図３】薄膜トランジスタのオフ状態における液晶表示装置の一画素の等価回路の模式図である。
【図４】本発明による液晶表示装置の第１実施例を説明する画素部回りの模式図である。
【図５】本発明による液晶表示装置の第２実施例を説明する画素部回りの模式図である。
【図６】本発明による液晶表示装置の第３実施例を説明する画素部回りの模式図である。
【図７】本発明による液晶表示装置の第４実施例を説明する画素部回りの模式図である。
【図８】本発明による液晶表示装置の第５実施例を説明する画素部回りの模式図である。
【図９】本発明による液晶表示装置の第６実施例を説明する画素部回りの模式図である。
【図１０】本発明による液晶表示装置の第７実施例を説明する画素部回りの模式図である。
【図１１】本発明による液晶表示装置の第８実施例を説明する画素部回りの模式図である。
【図１２】本発明による液晶表示装置の第９実施例を説明する画素部回りの模式図である。
【図１３】一般的なアクティブ・マトリクス型液晶表示装置の構成と駆動システムの説明図である。
【図１４】液晶表示パネルの各ドライバの概略構成と信号の流れを示すブロック図である。
【符号の説明】
ＰＮＬ・・・液晶表示パネル
ＧＤＲ・・・ゲートドライバ
ＤＬ・・・ドレイン線
ＧＬｎ・・・自段のゲート線
ＧＬｎ−１・・・前段のゲート線
ＰＸ・・・画素電極
ＴＦＴ・・・薄膜トランジスタ
Ｌ１，Ｌ２，Ｌ３・・・自段のゲート線ＧＬｎと画素電極ＰＸの当該自段のゲート線ＧＬｎ側端部との間の間隔
Ｗ１，Ｗ２，Ｗ３・・・遮光膜ＢＭの開口内縁と自段のゲート線ＧＬｎとの間隔。
【図１】
2004093821.tif 000012
【図２】
2004093821.tif 000013
【図３】
2004093821.tif 000014
【図４】
2004093821.tif 000015
【図５】
2004093821.tif 000016
【図６】
2004093821.tif 000017
【図７】
2004093821.tif 000018
【図８】
2004093821.tif 000019
【図９】
2004093821.tif 000020
【図１０】
2004093821.tif 000021
【図１１】
2004093821.tif 000022
【図１２】
2004093821.tif 000023
【図１３】
2004093821.tif 000024
【図１４】
2004093821.tif 000025