(57)【要約】【課題】回路部品を増やすことなくスイッチング損失とスナバ損失とを低減し、漏れインダクタンスの大きなトランスの使用を可能にして１次側から２次側に伝達されるノイズを低減できるようにすること。【解決手段】長いキャリアライフタイムを有する電荷蓄積型ダイオード４と、１次巻線Ｎ１と直列のスイッチ素子３のオフ時に発生するサージ電圧を吸収するキャパシタンスＣＤとを使用し、その電荷蓄積型ダイオードの逆方向導通の働きでトランスの１次巻線Ｎ１に電流を流して、キャパシタンスＣＤの電荷を放電させることにより、スイッチ素子３の両端の電圧をゼロにでき、その電圧がゼロになったときにスイッチ素子をオン、つまりゼロ電圧スイッチングさせる。【選択図】    図１
2004282868.tif 000002
【特許請求の範囲】
【請求項１】
直流電源、１次巻線と２次巻線とその１次巻線に直列接続された付加巻線とを有するトランス、前記１次巻線に直列接続されたスイッチ素子、該スイッチ素子と並列でそのスイッチ素子のオフの際に発生するサージエネルギーを吸収するキャパシタンス、前記スイッチ素子のオフ期間で順方向に導通してそのＰＮ接合部にキャリアを蓄えると共に、逆方向に導通して前記蓄えたキャリアとほぼ等しい電荷を放出した後に逆阻止能力を回復する電荷蓄積型ダイオード、前記２次巻線の電圧を整流する整流用ダイオード、及び出力電圧が安定するように前記スイッチ素子を制御する制御回路を備えるスイッチング電源であって、前記スイッチ素子のオフの期間に、前記電荷蓄積ダイオードは、先ず順方向に導通して前記トランスの漏れインダクタンスに蓄えられたエネルギーを前記直流電源に帰還すると共に、次に逆方向に導通して前記直流電源から前記付加巻線を介して電流を流すことにより、前記トランスを励磁して出力側に電力を供給し、前記電荷蓄積ダイオードが、順方向導通時にそのＰＮ接合部に蓄えたキャリアとほぼ等しい電荷を逆方向導通時に注入することにより逆阻止能力が回復した後、前記キャパシタンスに蓄えられた電荷は前記１次巻線を通して放電され、
その放電によって前記スイッチ素子の両端の電圧がほぼゼロになるとき、前記制御回路は前記スイッチ素子をオンさせることを特徴とするスイッチング電源回路。
【請求項２】
直流電源、１次巻線と２次巻線とを有するトランス、前記１次巻線に直列接続されたスイッチ素子、該スイッチ素子と並列でそのスイッチ素子のオフの際に発生するサージを吸収するキャパシタンス、前記スイッチ素子のオフ期間で順方向に導通してそのＰＮ接合部にキャリアを蓄えると共に、逆方向に導通して前記蓄えたキャリアとほぼ等しい電荷を放出した後に逆阻止能力を回復する電荷蓄積型ダイオード、前記２次巻線の電圧を整流する整流用ダイオード、及び出力電圧が安定するように前記スイッチ素子を制御する制御回路を備えるスイッチング電源であって、
前記電荷蓄積ダイオードは、前記スイッチ素子のオン期間に前記トランスの漏れインダクタンスに蓄えられたエネルギーを、前記スイッチ素子のオフ時に順方向に導通してコンデンサに一旦蓄えると共に、逆方向に導通して前記１次巻線を介して前記直流電源へ帰還し、
前記電荷蓄積ダイオードが逆阻止能力を回復した後、前記キャパシタンスに蓄えられた電荷は前記１次巻線を通して放電され、
その放電によって前記スイッチ素子の両端の電圧がほぼゼロになるとき、前記制御回路は前記スイッチ素子をオンさせることを特徴とするスイッチング電源回路。
【請求項３】
請求項１又は請求項２において、
前記制御回路は、前記スイッチ素子の両端の電圧を検出する電圧検出回路を備えたことを特徴とするスイッチング電源回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は、キャリアライフタイムの比較的長い電荷蓄積型ダイオードを用いた簡単な回路構成でスイッチ素子のゼロ電圧スイッチングを行うスイッチング電源回路に関する。
【０００２】
【従来の技術】
ライフタイムの比較的長い電荷蓄積型ダイオードをスナバ用の素子として用いたスイッチング電源回路について開示したものとして、本件出願人に関連する下記特許文献１と特許文献２などがある。このような電源回路は、スイッチ素子のオン期間にトランスなどのインダクタンスに蓄積されたエネルギーを、スイッチ素子のオフ時に電荷蓄積型ダイオードを通してコンデンサに一旦蓄えてサージ吸収を行うと同時に、そのダイオードの逆回復時間における逆導通時に電源側に戻して電力損失の低減を図ることを基本的な技術としている。したがって、より多くのサージエネルギーを電源側に戻すには、電荷蓄積型ダイオードはより長いキャリアライフタイムを有することが好ましい。
【０００３】
次に従来例として、後述する本発明と回路構成が非常に似ている一般的なフォワードコンバータ回路を図８に示して説明を行う。図８において、直流電源１はトランス２の１次巻線Ｎ１とＦＥＴのようなスイッチ素子３と直列に接続され、これらは閉回路を形成する。トランス２は１次巻線Ｎ１の他に、２次巻線Ｎ２と、１次巻線Ｎ１と直列の帰還巻線Ｎ３とを有する。帰還巻線Ｎ３の一端と直流電源１の負極側との間に帰還用ダイオード４’が接続される。２次巻線Ｎ２には整流用ダイオード５、フリーホイーリングダイオード６、平滑回路を構成するインダクタ７とコンデンサ８とが接続される。スイッチ素子３と並列に、スナバ回路を構成する直列の抵抗９とコンデンサ１０とが接続され、更にスイッチ素子３をパルス幅制御するパルス幅制御回路１１、ホトカプラ１２を介して出力電圧の誤差信号を与える誤差増幅回路１３を備える。
【０００４】
次に各部の動作波形を示す図９も用いてこの従来のフォワードコンバータ回路の動作について説明する。
【０００５】
先ず時刻ｔ０において、スイッチ素子３がオフすると、出力電流に対応する１次側電流、つまり出力電流の１次側換算電流によりスイッチ素子３のキャパシタンスがチャージされ、図９（Ａ）に示すように電圧が上昇を始める。
【０００６】
時刻ｔ１において、スイッチ素子３の電圧が直流電源１の電圧Ｅｉに達すると、トランス２の電圧が反転し、整流用ダイオード５が非導通となり、ダイオード６が導通して、インダクタ７−ダイオード６−不図示の負荷からなるループで電流が循環する。整流用ダイオード５が非導通となったので、トランス２の１次巻線Ｎ１には出力電流成分が流れなくなり、励磁電流によりスイッチ素子３のキャパシタンスがチャージされ、さらに電圧が上昇する。
【０００７】
時刻ｔ２において、スイッチ素子３の電圧が、（Ｅｉ＋Ｅｉ×Ｎ１／Ｎ３）に等しい電圧に達すると、帰還用ダイオード４’が導通し、トランス２の帰還巻線Ｎ３を介して直流電源１に帰還電流を流し、トランス２をリセットする。理想的には帰還用ダイオード４’が導通したことで、トランス２の帰還巻線Ｎ３は直流電源１の電圧Ｅｉで、１次巻線Ｎ１は電圧（Ｅｉ＋Ｅｉ×Ｎ１／Ｎ３）でクランプされる。トランス２には漏れインダクタンスが存在するため、スイッチ素子３のオフ時に大きなサージ電圧が発生するが、抵抗９とコンデンサ１０からなるスナバ回路が、このサージ電圧を抑制する。
【０００８】
時刻ｔ３でダイオード４’が非導通になると、スイッチ素子３のキャパシタンスとコンデンサ１０それぞれに充電された電荷はトランス２１の１次巻線Ｎ１、直流電源１を介して放電される。
【０００９】
時刻ｔ４においてスイッチ素子３の電圧が直流電源１の電圧Ｅｉに達すると、トランス２の巻線電圧はゼロになり、整流用ダイオード５、ダイオード６が導通し、出力電流が分流する。整流用ダイオード５、ダイオード６が導通することで、トランス２の１次巻線Ｎ２が短絡されるので、トランス２の巻線電圧はゼロ、スイッチ素子３の電圧は直流電源１の電圧Ｅｉでクランプされる。
【００１０】
時刻ｔ５でスイッチ素子３がオンすると、トランス２の１次巻線Ｎ１に印加される電圧は直流電源１の電圧Ｅｉとなり、整流用ダイオード５が導通、ダイオード６が非導通となる。スイッチ素子３には出力電流の１次側換算電流とトランス２の励磁電流との和の電流が流れる。
【００１１】
次に、誤差増幅回路１３とホトカプラ１２とパルス幅制御回路１１により、出力電圧が安定化するように制御された時刻ｔ６において、スイッチ素子３がオフするよう制御される。
【００１２】
この後、時刻ｔ０〜ｔ６の動作を繰り返す。
【００１３】
【特許文献１】特開平９−１４９６４０号公報（４頁〜６頁、図１）
【特許文献２】特開平１０−２１０７４７号公報（４頁〜６頁、図１）
【００１４】
【本発明が解決しようとする課題】
しかし、一般にこのような回路構成のスイッチング電源は、トランス２の漏れインダクタンスによりスイッチ素子３のオフ時に大きなサージ電圧が発生するため、スイッチ素子３として高耐圧のものを用いなければならなかったり、ノイズ発生の原因になったりする。このような問題を解決するため、トランス２の漏れインダクタンスを小さくする目的で、トランス２の１次巻線Ｎ１と２次巻線Ｎ２をサンドイッチ巻きにして密結合にすることもあるが、この場合には、１次巻線と２次巻線間の浮遊容量が大きくなり、入力側から出力側へのノイズの伝搬や漏れ電流の増加という問題が生じる。
【００１５】
また、スイッチ素子３のオン時には、整流ダイオード５とフリーホイーリングダイオード６とが導通しているため、トランス２の巻線の電圧はゼロ、スイッチ素子３の電圧は直流電源１の電圧Ｅｉとなる。したがって、スイッチ素子３のオン時にはスイッチ素子３の電圧とスイッチ素子３を流れる電流との重なりがあり、スイッチング損失が発生する。
【００１６】
さらに、このような従来のフォワードコンバータ回路は、スイッチ素子３のスイッチング損失や抵抗９とコンデンサ１０とからなるスナバ回路によるスナバ損失やサージ電圧によるノイズが増加するという問題があった。
【００１７】
したがって本発明は、このような従来のスイッチング回路の問題点を解決するため、スイッチ素子の両端の電圧がゼロになったときにスイッチ素子をオンさせることができるように、トランスの１次巻線と２次巻線間の漏れインダクタンスを積極的に利用するとともに、トランスの１次巻線と２次巻線間の漏れインダクタンスに蓄積したエネルギーを長いキャリアライフタイムを有する電荷蓄積型ダイオードの順方向導通と逆方向導通とにより、大容量のキャパシタンスや入力電源に充放電することで、トランスの１次巻線と２次巻線間の漏れインダクタンスによるスイッチ素子の電圧の跳ね上がりをクランプすることができ、回路部品を増やしたり、スイッチ素子を高耐圧にすることなく、スイッチング損失とスナバ損失とを低減することを主目的とする。また、漏れインダクタンスの大きなトランスの使用を可能にしたことにより、１次側から２次側に伝達されるノイズを低減することも目的にしている。
【００１８】
【課題を解決するための手段及び作用】
上記問題点を解決するため、本願請求項１記載の発明は、直流電源、１次巻線と２次巻線とその１次巻線に直列接続された付加巻線とを有するトランス、前記１次巻線に直列接続されたスイッチ素子、そのスイッチ素子と並列でそのスイッチ素子のオフの際に発生するサージエネルギーを吸収するキャパシタンス、前記スイッチ素子のオフ期間で順方向に導通してそのＰＮ接合部にキャリアを蓄えるとともに、逆方向に導通して前記蓄えたキャリアとほぼ等しい電荷を放出した後に逆阻止能力を回復する電荷蓄積型ダイオード、前記２次巻線の電圧を整流する整流用ダイオード、及び出力電圧が安定するように前記スイッチ素子を制御する制御回路を備えるスイッチング電源であって、前記スイッチ素子のオフの期間に、前記電荷蓄積ダイオードは、先ず順方向に導通して前記トランスの漏れインダクタンスに蓄えられたエネルギーを前記直流電源に帰還すると共に、次に逆方向に導通して前記直流電源から前記付加巻線を介して電流を流すことによって、前記トランスを励磁して出力側に電力を供給し、前記電荷蓄積ダイオードが、順方向導通時にそのＰＮ接合部に蓄えたキャリアとほぼ等しい電荷を逆方向導通時に注入することにより逆阻止能力が回復した後、前記キャパシタンスに蓄えられた電荷は前記１次巻線を通して放電され、その放電によって前記スイッチ素子の両端の電圧がほぼゼロになるとき、前記制御回路は前記スイッチ素子をオンさせるスイッチング電源回路を提供するものである。
【００１９】
このように構成したスイッチング電源においては、スイッチ素子の両端の電圧がゼロになったときにスイッチ素子をオンさせることができるように、トランスの１次巻線と２次巻線間の漏れインダクタンスを積極的に利用するとともに、トランスの１次巻線と２次巻線間の漏れインダクタンスに蓄積したエネルギーを長いキャリアライフタイムを有する電荷蓄積型ダイオードの順方向導通と逆方向導通とによって、トランスの１次巻線と直列接続された付加巻線を介して入力電源に充放電することで、トランスの１次巻線と２次巻線間の漏れインダクタンスによるスイッチ素子の電圧の跳ね上がりをクランプすることができ、回路部品を増やしたり、スイッチ素子を高耐圧にすることなく、スイッチング損失とスナバ損失とを低減することができる。また、漏れインダクタンスの大きなトランスの使用を可能にしたことにより、１次側から２次側に伝達されるノイズを低減することもできる。
【００２０】
また本願請求項２記載の発明は、直流電源、１次巻線と２次巻線とを有するトランス、前記１次巻線に直列接続されたスイッチ素子、そのスイッチ素子と並列でそのスイッチ素子のオフの際に発生するサージを吸収するキャパシタンス、前記スイッチ素子のオフ期間で順方向に導通してそのＰＮ接合部にキャリアを蓄えるとともに、逆方向に導通して前記蓄えたキャリアとほぼ等しい電荷が放出された後に逆阻止能力を回復する電荷蓄積型ダイオード、前記２次巻線の電圧を整流する整流用ダイオード、及び出力電圧が安定するように前記スイッチ素子を制御する制御回路を備えるスイッチング電源であって、前記電荷蓄積ダイオードは、前記スイッチ素子のオン期間に前記トランスの漏れインダクタンスに蓄えられたエネルギーを、前記スイッチ素子のオフ時に順方向に導通してコンデンサに一旦蓄えると共に、逆方向に導通して前記１次巻線を介して前記直流電源へ帰還し、前記電荷蓄積ダイオードが逆阻止能力を回復した後、前記キャパシタンスに蓄えられた電荷は前記１次巻線を通して放電され、その放電によって前記スイッチ素子の両端の電圧がほぼゼロになるとき、前記制御回路は前記スイッチ素子をオンさせるスイッチング電源回路を提供するものである。
【００２１】
このように構成したスイッチング電源においては、電圧クランプ用のコンデンサを別途有しているので、トランスの漏れインダクタンスのエネルギーによるスイッチ素子の電圧上昇を低く抑えることができ、請求項１の効果の他に低い耐圧のスイッチ素子を使用することができるという効果も奏する。
【００２２】
本願請求項３記載の発明は、請求項１又は請求項２において、前記制御回路は、前記スイッチ素子の両端の電圧を検出する電圧検出回路を備えたスイッチング電源回路を提供するものである。
【００２３】
このように構成したスイッチング電源においては、スイッチ素子の両端がほぼゼロになったことを検出して、スイッチ素子のゼロ電圧スイッチングをより確実なものにすることができる。
【００２４】
【本発明の実施の形態】
本発明の実施の形態について説明する前に、図１を利用して本発明の基本的な考え方などについて説明する。一般に、スイッチング電源ではダイオードの逆回復特性が悪い、つまり逆回復時間が長いと、逆方向電流が大きくり、電力損失が増大するので、コストとの兼ね合いでできるだけ逆回復時間の短いダイオードを用いる。ダイオードの逆回復時間はそのキャリアライフタイムに影響される部分が大きい。キャリアライフタイムはダイオードのＰＮ接合部におけるキャリアの再結合により消滅する時間であり、半導体構造などによって長くすることができ、スイッチング電源におけるスイッチング周期よりも長くすることが可能で、その数倍以上にできる。
【００２５】
したがって、外部から逆方向電流を流さなければ、その逆回復時間はスイッチング周期よりも長くなる。しかし、ダイオードの逆方向特性は、順方向電流の通流によりダイオードのＰＮ接合部に蓄積されたキャリアにほぼ等しい電荷が逆方向電流の通流により注入されるとき中和されて回復し、逆方向阻止機能が回復する。
【００２６】
本発明に使用する電荷蓄積型ダイオード４は、そのキャリアライフタイムがスナバ損失を低減できる程度以上の長さ、好ましくはスイッチング電源のスイッチング周期と同等以上の長さで、スイッチ素子３のスイッチング周期よりも短い逆回復時間を呈する。つまり、本発明の目的からみて電荷蓄積型ダイオード４の順方向電流と逆方向電流の積分量が等しくなるので、スイッチ素子３がターンオンするときには、電荷蓄積型ダイオード４は逆方向に流れる逆方向電流による電荷の中和作用で既に逆方向回復している。
【００２７】
このような特性を有する電圧蓄積型ダイオード４を使用することで、大きな漏れインダクタンスをもつ製作し易いトランスを積極的に使用し、ゼロ電圧スイッチングを簡単な回路で実現する。
【００２８】
本発明は、簡単な回路構成でスイッチ素子３のゼロ電圧スイッチング動作を可能にし、さらに従来のスイッチング電源の問題点であるところのサージ電圧によるノイズ発生、スナバ損失、スイッチ素子の高耐圧化を低減できる。
【００２９】
また、本発明はトランス２の入出力巻線間の漏れインダクタンスを積極的に利用するスイッチング電源であるので、トランス２の巻線を密結合にする必要がなく、製作し易い粗結合もしくは分割巻構造にすることが可能となり、トランス２の入出力巻線間の浮遊容量が小さくなり、入力側から出力側へ伝搬されるノイズや漏れ電流を小さくできる。
【００３０】
本発明のトランス２は上述のとおり、入出力巻線間の漏れインダクタンスを積極的に利用するが、入力側巻線同士、又は出力側巻線同士の漏れインダクタンスは本発明の動作にとって必要がなく、不要な電圧振動や電流振動、サージ電圧などを発生する悪影響をもたらすため、入力側巻線同士又は出力側巻線同士を結合良く巻くことが好ましい。
【００３１】
以後、入出力巻線の粗結合による漏れインダクタンスを入出力巻線間の漏れインダクタンスと呼び、入力巻線同士や出力巻線同士の漏れインダクタンスを入力巻線相互間の漏れインダクタンス又は出力巻線相互間の漏れインダクタンスと呼ぶ。
【００３２】
次に実施例について説明する。図１は、本発明に係るフライバック型のスイッチング電源の第１の実施例を示す。図１において、図８で示した記号と同一の記号は対応する部材を示すものとする。この実施例が、図８に示した従来例と異なる主な点は、前述のようにスイッチング電源では一般にキャリアライフタイム、別の言葉で表現すれば逆回復時間の短いダイオードを用いるが、帰還用ダイオード４’に代わってキャリアライフタイムの長い電荷蓄積型ダイオード４を用いたこと、制御回路１１０がスイッチ素子３の電圧を検出する電圧検出回路１４を備えて、スイッチ素子３の両端の電圧がほぼゼロになったときにスイッチ素子３をオンさせること、２次巻線Ｎ２の極性が異なること、トランス２の入出力巻線間の漏れインダクタンスを積極的に利用することの四点である。以下の説明では、特にこれら異なる点について説明を行う。
【００３３】
次に、本発明の第１の実施例であるスイッチング電源回路１００の動作について、各部の電圧波形、電流波形を示す図２も用いて説明する。
【００３４】
先ず時刻ｔ０において、ＭＯＳＦＥＴのようなスイッチ素子３がオフすると、トランス２の１次巻線Ｎ１と２次巻線Ｎ２間の漏れインダクタンスに蓄積されたエネルギーによる電流と励磁電流とが、スイッチ素子３の両端のキャパシタンスＣＤを充電し、図１（Ａ）に示すように電圧が上昇を始める。ここでキャパシタンスＣＤは、スイッチ素子３のキャパシタンス又はそれとは別途接続されたコンデンサの容量との和に等しいキャパシタンスを示す。
【００３５】
時刻ｔ１において、スイッチ素子３の電圧が直流電源１の電圧Ｅｉに達すると、トランス２の巻線電圧が反転し、整流用ダイオード５が導通し、出力に電力を供給する。キャパシタンスＣＤは更に充電されるため、スイッチ素子３の両端の電圧は上昇する。
【００３６】
時刻ｔ２において、スイッチ素子３の電圧が、（Ｅｉ＋Ｅｉ×Ｎ１／Ｎ４）に等しい電圧に達すると、電荷蓄積型ダイオード４が順方向に導通し、トランス２の付加巻線Ｎ４を介してトランス２のリセット電流を流して直流電源１に帰還電流を流す。このとき電荷蓄積型ダイオード４を流れる電流は、トランス２の励磁電流と２次巻線Ｎ２を流れる電流の１次側換算した電流との和に等しい電流となる。
【００３７】
理想的には電荷蓄積型ダイオード４が順方向に導通したことで、トランス２の付加巻線Ｎ４は直流電源１の電圧Ｅｉで、１次巻線Ｎ１は電圧（Ｅｉ×Ｎ１／Ｎ４）でクランプされるが、実際にはトランス２の入出力巻線相互間に漏れインダクタンスが存在するため、スイッチ素子３のオフ時に大きなサージ電圧が発生する。このサージ電圧は、前記漏れインダクタンスが大きいほど高くなるので、サージ電圧を抑制するにはトランス２の入出力巻線相互間の磁気結合を良好にする必要がある。また、そのサージ電圧はキャパシタンスＣＤの大きさを調整することにより抑制できる。
【００３８】
電荷蓄積型ダイオード４は、順方向電流により不図示の半導体ボディのＰＮ接合部に電荷を蓄積する。この電荷蓄積型ダイオード４は、その蓄積電荷が少なくともスイッチングの一周期に等しい期間、再結合によりほとんど消滅することなく、好ましくはほぼ１００％存在が可能なキャリアライフタイムを有する。一般に、ダイオードはキャリアライフタイムが長いほど、流すことのできる逆方向電流の積分量が順方向電流の積分量に近づく。
【００３９】
次に時刻ｔ３において、電荷蓄積型ダイオード４の順方向電流がゼロになると、電荷蓄積型ダイオード４は逆方向に導通し、順方向導通時に蓄積した電荷を放出する。このときトランス２は、さらに逆方向導通している電荷蓄積型ダイオード４を介して直流電源１によって励磁されると同時に、整流ダイオード５を介して出力に電力を供給する。電荷蓄積型ダイオード４のこの作用が大切である。
【００４０】
時刻ｔ２からｔ３の期間は、図２（Ｄ）に示すようにトランス２のＮ２が出力電圧Ｅｏでクランプされるため、トランス２のＮ４はＥｏ×Ｎ４／Ｎ２の電圧となる。したがって、電荷蓄積型ダイオード４に流れる順逆方向の電流は、直流電源１の電圧をＥｉ、トランス２の入出力巻線間の漏れインダクタンスをＬｌとすると、（Ｅｉ−Ｅｏ×Ｎ４／Ｎ２）ｔ／Ｌ１となる。この式でも理解できるように、トランス２の入出力巻線間の漏れインダクタンスは電荷蓄積型ダイオード４を流れる電流（図２（Ｃ））の傾きに大きく影響するため、トランス２の入出力巻線間の漏れインダクタンスによりスイッチ素子３の電圧クランプ時間が決定され、さらにはスイッチ素子３のスイッチング周波数にまで影響を与える。したがって、トランス２の入出力巻線間の漏れインダクタンスの値はスイッチング周波数に適合した値を選択する必要がある。
【００４１】
時刻ｔ４において、電荷蓄積型ダイオード４のＰＮ接合部に蓄積した電荷が逆方向導通によって引き抜かれ、つまり注入される電荷により中和されてゼロになると、電荷蓄積型ダイオード４は逆方向阻止能力を回復する。これに伴い、付加巻線Ｎ４に流れていた電流はゼロになり、トランス２は逆方向（負の方向）に励磁された状態になっているから、この状態の磁束に対応した電流に、２次巻線Ｎ２側に伝達される１次巻線側換算電流を合算した電流が１次巻線Ｎ１を流れ、この電流によりキャパシタンスＣＤの電荷を放電して電圧を低下させ、かつ出力側に電力が供給される。
【００４２】
時刻ｔ５において、キャパシタンスＣＤの電圧がゼロになり、電圧検出回路１４によりスイッチ素子３の両端の電圧がゼロになったことが検出されると、制御回路１１０はスイッチ素子３をオンする。このようにスイッチ素子３がゼロ電圧スイッチング動作することにより、キャパシタンスＣＤに充電されたスナバエネルギーは直流電源１に回収されることになる。
【００４３】
そして、時刻ｔ６において、整流用ダイオード５の電流がゼロになるため、図２（Ｄ）に示すようにトランス２の２次巻線Ｎ２の電圧は反転する。
【００４４】
さらに、制御回路１１０により出力電圧が安定化するように制御された時刻ｔ７において、スイッチ素子３がオフするようにパルス幅制御される。
【００４５】
この制御についてもう少し詳しく説明する。スイッチ素子３の電圧がゼロ又はゼロ付近になるときを電圧検出回路１４により検出、あるいは見込んで、パルス幅制御回路１１はスイッチ素子３をオンする。スイッチ素子３のオン時間は出力電圧を安定化するように、誤差増幅回路１３とパルス幅制御回路１１とにより決定される。オフ時間は入出力条件やトランス２のインダクタンス値などにより変化するため、本発明では固定周波数では動作しない。パルス幅制御回路１１は、三角波や鋸波と誤差増幅回路１３の誤差信号とを比較してパルス幅を決定する通常の電圧モードコントロールでも、トランス２の１次巻線Ｎ１の電流もしくは２次巻線Ｎ２の電流、あるいはインダクタ７の電流と誤差増幅回路１３の誤差信号とを比較して、パルス幅を決定する電流モードコントロールでも動作が可能である。
【００４６】
この後、時刻ｔ０〜ｔ７の動作を繰り返す。
【００４７】
このように、第１の実施例によれば、簡単な回路構成でスイッチ素子３のスイッチング損失をほぼゼロにでき、スイッチ素子３のオフ時にトランス２の入力巻線相互間の漏れインダクタンスにより発生するサージ電圧をキャパシタンスＣＤにより抑制でき、かつキャパシタンスＣＤに蓄積したスナバエネルギーを直流電源１に回収することでスナバ損失をほぼゼロにすることができる。したがって、電源装置の小型化に必要な高周波動作が可能であり、また、漏れインダクタンスの大きなトランスを使用しても動作に悪影響を及ぼさないので、入出力間のノイズの伝達を小さくできる。
【００４８】
図３に本発明の第２の実施例であるスイッチング電源回路２００を示すが、本発明の重要な構成要素である電荷蓄積型ダイオード４の特性、基本的動作、得られる効果が第１の実施例と同じで、２次側回路も同じであるので、詳細な動作説明は省略する。図１に示した記号と同一の記号については相当する部材を示すものとする。
【００４９】
スイッチング電源回路２００ではトランス２の付加巻線Ｎ４を介して１次巻線Ｎ１の電圧を直流電源１の電圧Ｅｉにクランプしたのに対して、スイッチング電源回路２００ではトランス２の１次巻線Ｎ１の電圧をコンデンサ１６の電圧と直流電源１の電圧Ｅｉとの差電圧でクランプする。コンデンサ１６の電圧はほぼ直流となるような大きな容量を選択する。
【００５０】
この実施例においても、スイッチ素子のオン期間にトランス２の入出力巻線間の漏れインダクタンスに蓄積された磁気エネルギーは、スイッチ素子３のオフに伴って電荷蓄積型ダイオード４の順方向導通でコンデンサ１６やキャパシタンスＣＤに吸収され、これらに一旦充電される。そして、電荷蓄積型ダイオード４の順方向電流がゼロになると、電荷蓄積型ダイオード４が逆方向に導通することによって、コンデンサ１６に充電されたエネルギーはトランス２の１次巻線Ｎ１を介して直流電源１に帰還される。したがって、電荷蓄積型ダイオード４のキャリアライフタイムが理想的に長ければ、コンデンサ１６に充電された前記エネルギーはすべて直流電源１に戻されるが、実際には制限があるので、戻せない一部分は次に述べる放電回路で放出してやる必要がある。
【００５１】
端子Ａ、Ｂ、Ｃ間に接続された放電回路１５は、前述の理由と電荷蓄積型ダイオード４の特性のバラツキにより、（順方向導通時の電流積分量）＞（逆方向導通時の電流積分量）となる場合の、コンデンサ１６の電圧上昇を抑制するため、その差分をコンデンサ１６から直流電源１に放電するための回路である。放電回路１５の具体例については後で詳述する。
【００５２】
なお、この実施例が前記特許文献１のフォワード型のスイッチング電源と異なる主な点は、スイッチ素子３と並列のキャパシタＣＤでスナバエネルギーの一部を吸収し、その電圧に等しいスイッチ素子３の電圧を検出していてその電圧がほぼゼロになるとき、スイッチ素子３をオンさせることによりスイッチング損失を低減することと、スイッチ素子３がオフの期間に電力が負荷に供給されるフライバック型の構成となっていること、トランス２の入出力巻線間の漏れインダクタンスを積極的に利用することの三点である。
【００５３】
次に、本発明の第３の実施例であるスイッチング電源回路３００を示す図４と、その各部の動作波形を示す図５とにより実施例を説明する。図１、図３で示した記号と同一の記号は相当する部材を示すものとする。この実施例でも図１で述べたダイオードと同様な電荷蓄積型ダイオード４を用いる。この実施例では、トランス２の２次側に別の巻線Ｎ３を設け、その一端を２次巻線Ｎ２の極性の異なる一端に接続し、他端をダイオード６を介して整流用ダイオード５のカソード側に接続する。
【００５４】
時刻ｔ０において、スイッチ３素子がオフすると、トランス２の入出力巻線間の漏れインダクタンスに蓄積されたエネルギーによる電流と励磁電流とがキャパシタンスＣＤを充電することにより、スイッチ素子３の電圧が上昇する。トランス２の巻線電圧は、漏れインダクタンスにより整流用ダイオード５が導通し続けているため、スイッチ素子３の電圧が直流電源１の電圧Ｅｉ以上になっても反転しない。
【００５５】
時刻ｔ１において、スイッチ素子３の電圧が（Ｅｉ＋Ｅｉ×Ｎ１／Ｎ４）に達すると、電荷蓄積型ダイオード４が順方向に導通し、トランス２にリセット電流を流す。理想的にはトランス２の付加巻線Ｎ４は直流電源１の電圧Ｅｉで、１次巻線Ｎ１はＥｉ×Ｎ１／Ｎ４でクランプされるが、実際はトランス２の入力巻線相互間の漏れインダクタンスにより、スイッチ素子３のオフ時にはサージ電圧が発生する。このサージ電圧はキャパシタンスＣＤにより吸収されるが、トランス２の入力巻線相互間の漏れインダクタンスが大きいほど高くなるので、サージ電圧を低く抑えるにはトランス２の１次巻線Ｎ１と付加巻線Ｎ４との結合を良くする必要がある。また、スイッチ素子３のサージ電圧はキャパシタンスＣＤの容量を調整することで抑制することができる。
【００５６】
時刻ｔ２において、トランス２の入出力巻線間の漏れインダクタンスにより流れていた整流用ダイオード５の電流がゼロになるため、トランス２の２次巻線Ｎ２と巻線Ｎ３の電圧は反転し、ダイオード６に電流が流れ始める。電荷蓄積型ダイオード４の電流は、ダイオード６の電流の１次側に換算した電流が負方向に加算されるため、減少する。
【００５７】
時刻ｔ３において、電荷蓄積型ダイオード４の順方向電流がゼロになると、そのダイオード４が逆方向導通し、トランス２は逆向きに励磁され、ダイオード６には引き続き電流が流れる。
【００５８】
時刻ｔ４において、電荷蓄積型ダイオード４の不図示のＰＮ接合部に蓄積した電荷が逆方向導通によって引き抜かれてゼロになる、つまりＰＮ接合部のキャリアが中和されてゼロになると、電荷蓄積型ダイオード４は逆方向阻止能力を回復する。これに伴い、付加巻線Ｎ４に流れていた電流はゼロになり、トランス２は逆方向（負の方向）に励磁された状態になっているから、この状態の磁束に対応した電流に、２次巻線Ｎ２側に伝達される１次巻線側換算電流を合算した電流が１次巻線Ｎ１を流れ、この電流によりキャパシタンスＣＤの電荷を放電して電圧を低下させ、かつ出力側に電力が供給される。
【００５９】
時刻ｔ２からｔ４の期間はトランス２の巻線Ｎ３が出力電圧Ｅｏでクランプされるため、トランス２の付加巻線Ｎ４の電圧はＥｏ×Ｎ４／Ｎ３に等しい電圧となるので、電荷蓄積型ダイオード４に流れる電流Ｉ４の傾きは直流電源１の電圧をＥｉ、トランス２の入出力巻線間の漏れインダクタンスをＬｌとすると、（Ｅｉ−Ｅｏ×Ｎ４／Ｎ３）ｔ／Ｌ１となる。この式から理解できるように、また、第１の実施例と同様にトランス２の入出力巻線間の漏れインダクタンスは電圧蓄積型ダイオード４の電流の傾きに大きく影響するため、トランス２の入出力巻線間の漏れインダクタンスによりスイッチ素子３の電圧クランプ時間を決定し、さらにはスイッチ素子３のスイッチング周波数にまで影響する。したがって、トランス２の入出力巻線間の漏れインダクタンスの値はスイッチング周波数に適合した値を選択する必要がある。
【００６０】
時刻ｔ５において、キャパシタンスＣＤの電圧がゼロになり、電圧検出回路１４によりスイッチ素子３のゼロ電圧が検出されると、パルス幅制御回路１１はスイッチ素子３にパルス幅制御信号を与えてオンさせる。このとき、キャパシタンスＣＤに蓄積されたスナバエネルギーは、スイッチ素子３がゼロ電圧スイッチング動作を行うことにより、直流電源１に回収されることになり、スナバ損失はほとんどゼロになる。
【００６１】
時刻ｔ６において、トランス２の入出力巻線間の漏れインダクタンスにより流れていたダイオード６の電流がゼロになるため、トランス２の２次巻線Ｎ２電圧は反転し、整流用ダイオード５に電流が流れ始める。
【００６２】
時刻ｔ６からｔ７の期間はトランス２の２次巻線Ｎ２が出力電圧Ｅｏでクランプされるため、トランス２の１次巻線Ｎ１はＥｏ×Ｎ１／Ｎ２の電圧となり、スイッチ素子３に流れる電流Ｉ３の傾きは、直流電源１の電圧をＥｉ、トランス２の入出力巻線間の漏れインダクタンスをＬｌとすると、Ｉ３＝（Ｅｉ−Ｅｏ×Ｎ４／Ｎ３）ｔ／Ｌ１となる。この式から理解できるように、時刻ｔ２からｔ４の動作と同様にトランス２の入出力巻線間の漏れインダクタンスがスイッチング周波数に影響するため、トランス２の入出力巻線間の漏れインダクタンスの値はスイッチング周波数に適合した値を選択する必要がある。
【００６３】
スイッチ素子３は、誤差増幅回路１３とホトカプラ１２とパルス幅制御回路１１による通常のパルス幅制御により、出力電圧が安定化するように制御され、時刻ｔ７においてオフする。
【００６４】
この後、時刻ｔ０〜ｔ７の動作を繰り返す。
【００６５】
このような実施例の動作は、前述の実施例と同様にスイッチ素子３のスイッチング時の電圧と電流の重なりによって発生するスイッチング損失がほぼゼロとなる。また、トランス２の入出力巻線相互間の漏れインダクタンスによるスイッチ素子３に発生するサージ電圧をキャパシタンスＣＤにより抑制でき、かつキャパシタンスＣＤに蓄積したスナバエネルギーを直流電源１に回収することで無損失にすることができる。したがって、電源装置の小型化に必要な高周波動作において、スイッチ素子３のスイッチング損失やスナバ損失がほぼゼロにすることができ、またノイズを低減することもできる。
【００６６】
次に、図６に示す本発明の第４の実施例であるスイッチング電源回路４００では、電荷蓄積型ダイオード４の特性、基本的動作、効果などが前記第３の実施例と同じであり、１次側の回路構成は前記第２の実施例と同じであるので、詳細な動作は省略する。
【００６７】
第３の実施例では、トランス２の巻線Ｎ４を介して１次巻線Ｎ１の電圧を直流電源１の電圧Ｅｉにクランプしたのに対して、第４の実施例はトランス２の１次巻線Ｎ１の電圧を第２の実施例と同様に、コンデンサ１６の電圧と直流電源１の電圧の差電圧でクランプする。コンデンサ１６は、その電圧がほぼ直流となるようなキャパシタンスに選択される。１次側回路の動作は前記第２の実施例の１次側回路と同じであり、２次側回路の動作は前述の第３の実施例と同様である。放電回路１５については、第２の実施例と同様である。
【００６８】
次に、図７（１）、（２）、（３）にしたがって前記第２、第４の実施例に用いられる放電回路の好ましい具体例について説明する。この図の各放電回路の端子Ａ、Ｂ、Ｃは、図３、図５に示した放電回路１５の端子Ａ、Ｂ、Ｃのそれぞれに相当する。
【００６９】
図７（１）の放電回路１５は、単なる抵抗１７であるため、図３又は図５に示したコンデンサ１６の電圧は回路定数や電荷蓄積型ダイオード４の特性に影響されてしまい、コンデンサ１６の電圧は変動するが、簡単で安価な回路である。
【００７０】
図７（２）の放電回路１５は、スイッチ１８と抵抗１９〜２２とコンデンサ２３とホトカプラ２４とを組み合わせてなり、スイッチ１８がドロッパとして動作するため、ホトカプラ２４からの信号に対応した電流を端子Ｂから端子Ａに流すことができる。
【００７１】
図７（３）の放電回路１５は、インダクタ２５とスイッチ２６とスイッチング素子３のオフの期間にスイッチ２６にオンオフ信号を与える制御回路２７とからなる降圧チョッパ回路と、ダイオード２８とにより構成され、コンデンサ１６から直流電源１へ余剰のエネルギーを放出する。
【００７２】
図７（２）又は図７（３）の放電回路を使用すれば、スイッチ１８や２６により放電電流を制御することが可能となり、コンデンサ１６の電圧を自由に設定できる。コンデンサ１６の電圧を自由に設定できるメリットとして、例えばコンデンサ１６の電圧の上限を制限することで、スイッチ素子３を低耐圧化できる。
【００７３】
【発明の効果】
以上説明したように、本発明によれば、長いキャリアライフタイムを有する電荷蓄積型ダイオードを使用し、その電荷蓄積型ダイオードの逆方向導通の働きでトランスの１次巻線に電流を流して、スイッチ素子と並列のキャパシタンスの電荷を放電させることにより、スイッチ素子の両端の電圧をゼロにでき、その電圧がゼロになったときにスイッチ素子をオンさせるから、回路部品を増やすことなくスイッチング損失とスナバ損失とを低減できる。また、漏れインダクタンスの大きなトランスの使用を可能にしたことにより、１次側から２次側に伝達されるノイズを低減できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例であるスイッチング電源回路１００を示す図である。
【図２】図１のスイッチング電源回路１００の各部の電圧波形、電流波形を示す図である。
【図３】本発明の第２の実施例であるスイッチング電源回路２００を示す図である。
【図４】本発明の第３の実施例であるスイッチング電源回路３００を示す図である。
【図５】図４に示した実施例の各部の電圧波形、電流波形を示す図である。
【図６】本発明の第４の実施例であるスイッチング電源回路４００を示す図である。
【図７】本発明に係るスイッチング電源回路に用いる放電回路の具体例を示す図である。
【図８】従来のスイッチング電源回路５００を示す図である。
【図９】従来のスイッチング電源回路５００の各部の電圧波形、電流波形を示す図である。
【符号の説明】
１・・・直流電源
２・・・トランス
３・・・スイッチ素子
４・・・電荷蓄積型ダイオード
５・・・整流用ダイオード
１１・・・パルス幅制御回路
１２・・・ホトカプラ
１３・・・誤差増幅回路
１４・・・電圧検出回路
１５・・・放電回路
１６・・・コンデンサ
１００、２００、３００、４００・・・スイッチング電源回路
ＣＤ・・・キャパシタンス
【図１】
2004282868.tif 000003
【図２】
2004282868.tif 000004
【図３】
2004282868.tif 000005
【図４】
2004282868.tif 000006
【図５】
2004282868.tif 000007
【図６】
2004282868.tif 000008
【図７】
2004282868.tif 000009
【図８】
2004282868.tif 000010
【図９】
2004282868.tif 000011