(57)【要約】【課題】ＣＰＵ内蔵のＡ／Ｄ変換器を使用した場合など、分解能が低いＡ／Ｄ変換器を使用して高精度のディジタル処理ができる。【解決手段】Ａ／Ｄ変換器のダイナミックレンジから決める仮想的なグランドとなる電位をもつ基準電源ＶＧを設け、この基準電源をアナログフィルタ２の基準電位として正負極性をもつアナログ信号をマルチプレクサ３を介してＡ／Ｄ変換器４の入力とし、ＣＰＵ５はＡ／Ｄ変換器の変換出力に対するソフトウェア処理により、ユニポーラ（単一極性）からバイポーラ（両極性）に変換しアナログ／ディジタル変換値（瞬時値）を得る。  アナログ入力信号の正負期間の面積のオフセット分の電圧検出によって、または基準電源の電圧をＡ／Ｄ変換器の変換入力とした電圧検出によって、基準電源の電圧変動を監視することも含む。【選択図】  図１
2004201354.tif 000002
【特許請求の範囲】
【請求項１】
正負極性をもつアナログ入力信号をＡ／Ｄ変換器でディジタル信号に変換し、このディジタル信号を使用したＣＰＵのディジタル処理によって所期の演算・制御出力を得るためのＡ／Ｄ変換方式において、
前記Ａ／Ｄ変換器のダイナミックレンジから決める仮想的なグランド（ＶＧ）となる電位をもつ基準電源を設け、この基準電源を基準電位として前記アナログ入力信号を前記Ａ／Ｄ変換器の入力とし、
前記ＣＰＵは、前記Ａ／Ｄ変換器の単一極性出力を両極性出力に変換したＡ／Ｄ変換値を得るソフトウェア処理手段を設けたことを特徴とするＡ／Ｄ変換方式。
【請求項２】
前記ＣＰＵは、前記Ａ／Ｄ変換器のディジタル出力について、前記アナログ入力信号の正負期間の面積のオフセット分の電圧検出によって、前記基準電源の電圧変動を監視するソフトウェア処理手段を設けたことを特徴とする請求項１に記載のＡ／Ｄ変換方式。
【請求項３】
前記ＣＰＵは、前記基準電源の電圧を前記Ａ／Ｄ変換器の変換入力とし、このＡ／Ｄ変換出力から前記基準電源の電圧変動を監視するソフトウェア処理手段を設けたことを特徴とする請求項１に記載のＡ／Ｄ変換方式。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力アナログ信号をディジタル信号にＡ／Ｄ変換し、このＡ／Ｄ変換したディジタル信号を使用して所期の演算・制御出力を得るためのＡ／Ｄ変換方式に関するものである。
【背景技術】
【０００２】
この種のＡ／Ｄ変換方式になる装置として、図４にディジタル形保護継電器の例を示す（例えば、非特許文献１参照）。保護対象となる電力系統などから電流・電圧の計測信号を取り込み、これら信号を保護継電器内部の入力変換器（ＣＴ・ＰＴ）１でアナログ／ディジタル変換できるレベルの電圧に変換する。その後、アナログフィルタ（ＡＦ）２により高調波成分の除去、マルチプレクサ（ＭＰＸ）３によりチャンネルの時分割切り替えを行い、ＡＤ変換器４によりアナログ値をディジタル値に変換する。取り込まれたディジタル値は、ＣＰＵ（演算処理部）５に収納したリレーアルゴリズムにより、事故の判定を行い、事故と判定したときには、ディジタルアウトプット（ＤＯ）６から外部のトリップ用の補助リレー７を動作させ、しゃ断器のトリップ出力を得る。
【０００３】
同様に、各種監視システムやディジタルコントローラなど、各種のディジタル処理装置は、入力アナログ信号をディジタル信号にＡ／Ｄ変換し、このＡ／Ｄ変換したディジタル信号を使用した処理によって所期の演算・制御出力を得る構成にされる。
【非特許文献１】社団法人電気協同研究会発行、電気協同研究、第５０巻、第１号、第二世代ディジタルリレー、平成６年４月
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ディジタル形保護継電器など、精度を要求されるディジタル処理装置で使用されるＡ／Ｄ変換器は、一般的には１２ビットまたは、１６ビットのものが採用されている。
【０００５】
例えば、１２ビットＡ／Ｄ変換器の場合、符号付きで±２０４８（±２11）、１６ビットＡ／Ｄ変換器の場合、符号付きで±３２７６８（±２15）の分解能を有してディジタル変換する。
【０００６】
ディジタル処理装置の外部接続デバイスとするＡ／Ｄ変換器は、上記の分解能をもつものが一般的に市販されているが、これらの製品は高価である。
【０００７】
一方、低コスト化を図るものとして、ディジタル処理装置のＣＰＵにＡ／Ｄ変換回路を内蔵したものがある。このＣＰＵ内蔵のＡ／Ｄ変換回路としては、図５に示すように、アナログフィルタ（ＡＦ）２とマルチプレクサ（ＭＰＸ）３およびＡ／Ｄ変換器（Ａ／Ｄ）４がＣＰＵ（演算処理部）５と一体構成にされる。
【０００８】
この構成においては、Ａ／Ｄ変換器４は一般的には１０ビット構成にされる。この１０ビットＡ／Ｄ変換器の場合、符号付きで±５１２（±２9）の分解能を持つことしかできない。
【０００９】
また、アナログフィルタ（ＡＦ）２からＡ／Ｄ変換器４までのＡ／Ｄ変換回路は、一般的には±１５Ｖ電源仕様で構成され、アナログ入力のダイナミックレンジを−１０Ｖ〜＋１０Ｖの±１０Ｖとすることが多い。このアナログ入力を１２ビットＡ／Ｄ変換器で変換する場合の１ビットあたりの電気量の大きさＬＳＢは、例えば、１０／２０４８＝４.８８２ｍＶとなる。しかし、１０ビットＡ／Ｄ変換器４でＡ／Ｄ変換すると、ＬＳＢは１０／５１２＝１９.５ｍＶとなってしまい、精度が粗くなってしまう問題があった。
【００１０】
本発明の目的は、ＣＰＵ内蔵のＡ／Ｄ変換器を使用した場合など、分解能が低いＡ／Ｄ変換器を使用して高精度のディジタル処理を可能にしたＡ／Ｄ変換方式を提供することにある。
【課題を解決するための手段】
【００１１】
本発明は、前記の課題を解決するため、Ａ／Ｄ変換器のダイナミックレンジから決める仮想的なグランド（ＶＧ）となる電位をもつ基準電源を設け、この基準電源を基準電位として正負極性をもつアナログ信号をＡ／Ｄ変換器の入力とし、Ａ／Ｄ変換器の変換出力に対するソフトウェア処理により、ユニポーラ（単一極性）からバイポーラ（両極性）に変換しアナログ／ディジタル変換値（瞬時値）を得るようにしたもので、以下の構成を特徴とする。
【００１２】
（１）正負極性をもつアナログ入力信号をＡ／Ｄ変換器でディジタル信号に変換し、このディジタル信号を使用したＣＰＵのディジタル処理によって所期の演算・制御出力を得るためのＡ／Ｄ変換方式において、
前記Ａ／Ｄ変換器のダイナミックレンジから決める仮想的なグランド（ＶＧ）となる電位をもつ基準電源を設け、この基準電源を基準電位として前記アナログ入力信号を前記Ａ／Ｄ変換器の入力とし、
前記ＣＰＵは、前記Ａ／Ｄ変換器の単一極性出力を両極性出力に変換したＡ／Ｄ変換値を得るソフトウェア処理手段を設けたことを特徴とする。
【００１３】
（２）前記ＣＰＵは、前記Ａ／Ｄ変換器のディジタル出力について、前記アナログ入力信号の正負期間の面積のオフセット分の電圧検出によって、前記基準電源の電圧変動を監視するソフトウェア処理手段を設けたことを特徴とする。
【００１４】
（３）前記ＣＰＵは、前記基準電源の電圧を前記Ａ／Ｄ変換器の変換入力とし、このＡ／Ｄ変換出力から前記基準電源の電圧変動を監視するソフトウェア処理手段を設けたことを特徴とする。
【発明の効果】
【００１５】
以上のとおり、本発明によれば、Ａ／Ｄ変換器のダイナミックレンジから決める仮想的なグランド（ＶＧ）となる電位をもつ基準電源を設け、この基準電源を基準電位として正負極性をもつアナログ信号をＡ／Ｄ変換器の入力とし、Ａ／Ｄ変換器の変換出力に対するソフトウェア処理により、ユニポーラ（単一極性）からバイポーラ（両極性）に変換しアナログ／ディジタル変換値（瞬時値）を得るようにしたため、以下の効果がある。
【００１６】
（１）ＣＰＵ内蔵のＡ／Ｄ変換器を使用した場合など、分解能が低いＡ／Ｄ変換器を使用して高精度のディジタル処理ができる。
【００１７】
（２）Ａ／Ｄ変換器などのアナログ入力回路を内蔵したＣＰＵをもつディジタル処理装置に適用して、部品点数の削減、低価格化したＡ／Ｄ変換とディジタル処理ができる。
【００１８】
（３）アナログ入力信号の正負期間の面積のオフセット分の電圧検出によって、または基準電源の電圧をＡ／Ｄ変換器の変換入力とした電圧検出によって、基準電源の電圧変動を監視することができ、高価なハードウェア監視手段を設けることなく、簡単なソフトウェア処理によって高精度Ａ／Ｄ変換機能を確保できる。
【発明を実施するための最良の形態】
【００１９】
（実施形態１）
本実施形態は、単一５ＶのＣＰＵ内蔵１０ビットＡ／Ｄ変換器を使用して１２ビットＡ／Ｄ変換器と同精度のディジタル処理を可能とするものである。
【００２０】
図１は、本実施形態の回路構成を示し、１０ビットＡ／Ｄ変換器４とマルチプレクサ（ＭＰＸ）３をＣＰＵに内蔵した構成の場合である。すなわち、図１において、マルチプレクサ３およびＡ／Ｄ変換器４は、ＣＰＵ５と同じＩＣチップに一括構成されたものとする。
【００２１】
本実施形態では、低価格化、部品点数の削減による高信頼度のために、図５と異なり、以下のような構成により、従来と同等の精度管理を実現する。
【００２２】
ＣＰＵ内蔵のＡ／Ｄ変換器４およびマルチプレクサ３（アナログ回路）は、ＣＰＵ５と同じに、単一５Ｖ電源仕様で構成されている。一方、外部の入力変換器（補助ＣＴなど）からアナログフィルタ（ＡＦ）２までを単一５Ｖ電源仕様で構成するが、アナログフィルタ２の基準電圧として、例えば、プログラマブルツェナーダイオードＤや基準電源ＩＣの基準電圧（単一５Ｖ）の中間値（＝＋２.５Ｖ）を仮想的なグランド（ＶＧ）として構成する。
【００２３】
上記のように、入力変換器の２次側からアナログフィルタ（ＡＦ）までのグランド（ＶＧ）電位を基準電圧（単一５Ｖ電源）の中間値に回路構成することで、単一５Ｖ電源の１／２を中心にした±２.５Ｖのダイナミックレンジをもつ入力回路を構成する。
【００２４】
ＣＰＵ内部は、単一５Ｖ電源になり、その演算処理に供するＡ／Ｄ変換値は、０Ｖ（0000H）から４.９９５Ｖ（03FFH）のユニポーラ（単一極性）で処理されるため、ＶＧ基準となるような演算処理を施す。つまり、入力Ａ／Ｄ変換値からＶＧ電圧値を減算すればＶＧ基準にプラス、マイナスと変化するバイポーラ（両極性）値を得ることができる。
【００２５】
例えば、瞬時値＝「入力Ａ／Ｄ変換値−２.４９９Ｖ（0200H）」により、プラス側は「０（0000H）〜２.４９９Ｖ（0200H）〜＋４.９９５Ｖ（03FFH）」、マイナス側は「−２.４９５Ｖ（FE00H）〜０（0000H）〜＋２．５Ｖ（01FFH）となる。
【００２６】
この例では、瞬時値は±２.５Ｖとなり、この場合のＬＳＢは、２.５／５１２＝４.８８２８ｍＶとなり、従来の±１０Ｖ、１２ビットアナログ回路と同程度のＬＳＢを持つことができる。
【００２７】
したがって、本実施形態では、アナログ／ディジタル変換がＣＰＵ内部機能で実現できるため、部品点数の削減および低価格化を実現できる。また、ＣＰＵ部品の持つ機能を使用して、外部にＡ／Ｄ変換回路を構成しなくても良い効率的な回路となっている。また、±１０Ｖ入力１２ビットＡ／Ｄ変換器と同等のＬＳＢ性能をＣＰＵ内蔵の１０ビットＡ／Ｄ変換器で実現できる。
【００２８】
（実施形態２）
本実施形態は、実施形態１における基準電源ＶＧの電圧変動を監視するものである。
【００２９】
実施形態１では、基準電源の電位が変動すると、アナログ処理が正常でなくなり、誤動作・誤計測の要因となる。
【００３０】
この問題を解消するため、本実施形態では基準電源の電圧監視機能を設ける。この基準電源を監視する回路は単に基準電圧の変化有無を監視する構成が考えられるが、Ａ／Ｄ変換のＬＳＢよりも小さい電圧変化を高い安定性をもって監視できる高価な回路が必要となる。
【００３１】
本実施形態では、アナログ入力処理した演算値（実施形態１で説明している瞬時値）を基にして、基準電源の電圧変動を監視する。
【００３２】
実施形態１において、瞬時値は、基準電圧のオフセット分を演算処理でユニポーラ（単一極性）からバイポーラ（両極性）に変換しているが、基準電源電圧が変動またはオープン故障した場合、図２に示すように、（ａ）の正常時には、アナログ信号が系統からの交流入力信号であることから、系統周波数周期、つまり５０Ｈｚでは２０ｍｓ，６０Ｈｚでは１６.６ｍｓになる交流波形の正期間と負期間の面積はほぼ同一であるのに対し、（ｂ）に示す基準電源の異常時に交流波形の正期間と負期間の面積に差異が生じる。
【００３３】
本実施形態では、基準電源の電圧変動または故障発生時の、上記の交流入力の正負期間の面積に差異が生じる現象を利用して、基準電圧の変動の有無を監視する。この監視処理は、ディジタルフィルタ処理による正負期間の面積のオフセット分の検出電圧Ｖoffにより、例えば、
「ｉｆ（｜Ｖoff｜≦Ｘディジットかつ１０秒継続）ｔｈｅｎ異常発生」
のようなソフトウェア機能を設けて監視する。この監視結果は、Ａ／Ｄ変換値を保証できないため、警報出力や、表示データ不定、リレーロックなどの処理で対応する。
【００３４】
したがって、本実施形態では、高価なハードウェアの監視回路の追加を不要にして、少しのソフトウェア処理を設けて高精度の監視が可能となる。
【００３５】
（実施形態３）
本実施形態は、実施形態１における基準電源ＶＧの電圧変動を監視するもので、実施形態２とは異なる方式で基準電源の電圧変動を監視する。
【００３６】
本実施形態では、図３に示すように、基準電源ＶＧの電圧をＣＰＵ内蔵のＡ／Ｄ変換器４にマルチプレクサ（ＭＰＸ）３経由で取り込み、基準電源ＶＧの電圧（２．５Ｖ）を直接に監視する。例えば、基準電源ＶＧのＡ／Ｄ変換電圧Ｖｖｇについて、
「ｉｆ（｜Ｖｖｇ｜≦２.５Ｖ±τ）ｔｈｅｎ出力（表示、リレー）ロック」
のようなソフトウェア機能を設けて監視する。この監視結果は、Ａ／Ｄ変換値を保証できないため、警報出力や、表示データ不定、リレーロックなどの処理をとるものとする。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施形態１を示すＡ／Ｄ変換回路を内蔵したＣＰＵ構成図。
【図２】実施形態２におけるアナログ入力の基準電位変化の例。
【図３】実施形態３を示すＡ／Ｄ変換回路を内蔵したＣＰＵ構成図。
【図４】ディジタル形保護継電器の構成例。
【図５】従来のＡ／Ｄ変換回路を内蔵したＣＰＵ構成図。
【符号の説明】
【００３８】
１  入力変換器
２  アナログフィルタ
３  マルチプレクサ
４  Ａ／Ｄ変換器
５  ＣＰＵ
６  ＤＯ
７  補助リレー
【図１】
2004201354.tif 000003
【図２】
2004201354.tif 000004
【図３】
2004201354.tif 000005
【図４】
2004201354.tif 000006
【図５】
2004201354.tif 000007