(57)【要約】【課題】　十分な書き込み電圧Ｖppマージンを確保することができると共に、メモリセルのしきい値分布幅を狭くすることができ、かつ高速に電子注入を行うことができるＥＥＰＲＯＭを提供すること。【解決手段】　半導体層上に浮遊ゲートと制御ゲートを積層して構成された電気的書き替え可能なメモリセルがマトリクス状に配置されたメモリセルアレイを有し、制御ゲートと半導体層との間にしきい値変動パルスを時間Δｔの間印加するしきい値変動動作と、メモリセルのしきい値変動パルス印加後の状態を検知するしきい値ベリファイ動作とを、メモリセルのしきい値が所望の値に達するまで繰り返すＥＥＰＲＯＭにおいて、しきい値変動パルスを、しきい値変動動作の度にパルス波高増分ΔＶppだけ高め、所望のしきい値に達したメモリセルのしきい値分布幅が｜ΔＶpp｜となるように電気的にデータ書き込みを行うこと。【選択図】　　　図２
2004006053.tif 000002
【特許請求の範囲】
【請求項１】
　電気的に多値データ書き込み可能な複数の不揮発性半導体メモリセルと、
　前記メモリセルを対応するそれぞれの所定の書き込み状態にするために、時間と共にほぼ一定の割合で電圧が増加していく書き込みパルスを対応するそれぞれのメモリセルに印加し、前記メモリセルの書き込み状態を検出し、前記所定の書き込み状態に達したと検出されたメモリセルへの書き込みをメモリセル毎に独立に制御する書き込み手段とを備え、
　前記書き込みパルスの初期値は対応するメモリセルの達するべき書き込み状態に応じた電圧を有することを特徴とする不揮発性半導体記憶装置。
【請求項２】
　前記書き込みパルスの電圧は段階的に増加することを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項３】
　前記書き込みパルスの電圧は時間と共にリニアに増加することを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項４】
　前記書き込みパルスが印加されていない期間に前記メモリセルの書き込み状態は検出されることを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項５】
　所定の回数だけ前記メモリセルの書き込み状態の検出は省略されることを特徴とする請求項４記載の不揮発性半導体記憶装置。
【請求項６】
　前記メモリセルは所定個ずつ直列に接続されてＮＡＮＤ型メモリユニットを構成することを特徴とする請求項１記載の不揮発性半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、電気的書替え可能な不揮発性半導体記憶装置（ＥＥＰＲＯＭ）に係わり、特にトンネル電流によりメモリセルに対して書き込み／消去を行うＥＥＰＲＯＭに関する。
【背景技術】
【０００２】
　ＥＥＰＲＯＭの１つとして、高集積化が可能なＮＡＮＤセル型ＥＥＰＲＯＭが知られている。これは、複数のメモリセルをそれらのソース，ドレインを隣接するもの同士で共用する形で直列接続し、これを１単位としてビット線に接続するものである。メモリセルは通常、浮遊ゲート（電荷蓄積層）と制御ゲートが積層されたＦＥＴＭＯＳ構造を有する。メモリセルアレイは、ｐ型基板又はｎ型基板に形成されたｐ型ウェル内に集積形成される。ＮＡＮＤセルのドレイン側は選択ゲートを介してビット線に接続され、ソース側はやはり選択ゲートを介して共通ソース線に接続される。メモリセルの制御ゲートは、行方向に連続的に配設されてワード線となる。
【０００３】
　このＮＡＮＤセル型ＥＥＰＲＯＭの動作は、次の通りである。データ書き込みは、ビット線から最も離れた位置のメモリセルから順に行う。選択されたメモリセルの制御ゲートには高電圧Ｖpp（＝２０Ｖ程度）を印加し、それよりビット線側にあるメモリセルの制御ゲート及び選択ゲートには中間電圧Ｖppm （＝１０Ｖ程度）を印加し、ビット線にはデータに応じて０Ｖ又は中間電圧Ｖｍ（＝８Ｖ程度）を与える。
【０００４】
　ビット線に０Ｖが与えられた時、その電位は選択メモリセルのドレインまで転送されて、電荷畜積層に電子注入が生じる。これにより、選択されたメモリセルのしきい値は正方向にシフトする。この状態を例えば“０”とする。ビット線にＶｍが与えられた時は電子注入が実効的に起こらず、従ってしきい値は変化せずに、負に止まる。この状態は消去状態で“１”とする。データ書き込みは制御ゲートを共有するメモリセルに対して同時に行われる。
【０００５】
　データ消去は、ＮＡＮＤセル内の全てのメモリセルに対して同時に行われる。即ち、全ての制御ゲートを０Ｖとし、ｐ型ウェルを２０Ｖとする。このとき、選択ゲート，ビット線及びソース線も２０Ｖにされる。これにより、全てのメモリセルで電荷蓄積層の電子がｐ型ウェルに放出され、しきい値は負方向にシフトする。
【０００６】
　データ読み出しは、選択されたメモリセルの制御ゲートを０Ｖとし、それ以外のメモリセルの制御ゲート及び選択ゲートを電源電位Ｖcc（例えば５Ｖ）として、選択メモリセルで電流が流れるか否かを検出することにより行われる。
【０００７】
　読み出し動作の制約から、“０”書き込み後のしきい値は０ＶからＶccの間に制御しなければならない。このため、書き込みベリファイが行われ、“０”書き込み不足のメモリセルのみを検出し、“０”書き込み不足のメモリセルに対してのみ再書き込みが行われるよう再書き込みデータを設定する（ビット毎ベリファイ）。“０”書き込み不足のメモリセルは、選択された制御ゲートを例えば０．５Ｖ（ベリファイ電圧）にして読み出すこと（ベリファイ読み出し）で検出される。つまり、メモリセルのしきい値が０Ｖに対してマージンを持って、０．５Ｖ以上になっていないと、選択メモリセルで電流が流れ、“０”書き込み不足と検出される。
【０００８】
　書き込み動作と書き込みベリファイを繰り返しながらデータ書き込みをすることで個々のメモリセルに対して、書き込み時間が最適化され“０”書き込み後のしきい値は０ＶからＶccの間に制御される。
【０００９】
　このようなＮＡＮＤセル型ＥＥＰＲＯＭでは、書き込み時の書き込み電圧Ｖppを一定としているため、電荷蓄積層の電子の量が比較的少ない書き込み初期ではメモリセルのしきい値変化は速く、電子注入が行われ電荷蓄積層の電子の量が比較的多い書き込み後期ではメモリセルのしきい値変化は遅い。また、書き込み初期ではトンネル電流の流れる絶縁膜に印加される電界が強く、書き込み後期ではその電界は弱い。
【００１０】
　このため、書き込み速度を速くするため書き込み電圧Ｖppを高めると、書き込み後の最大しきい値が高く、書き込み後のしきい値分布幅が広くなり、またトンネル電流の流れる絶縁膜に印加される電界が強くなり信頼性が悪くなる。逆に、書き込み後のしきい値分布幅を狭くするためＶppを低めると、書き込み速度が遅くなる。言い替えれば、書き込み電圧マージンが狭いという問題があった。
【００１１】
　以下、この問題について詳しく説明する。ここで、メモリセルとしては、後述する図１の構成を考える。図１において、１は制御ゲート、２はゲート間絶縁膜、３は浮遊ゲート、４はトンネル酸化膜、５はｎ型拡散層、６はｐ型ウェルである。
【００１２】
　従来、例えば浮遊ゲートに電子注入を行う場合、図２１（ａ）に示すように制御ゲート電圧Ｖcgを印加し、ｐ型ウェルとｎ型拡散層を０Ｖにしていた。この場合、制御ゲート電圧Ｖcgを一定時間Ｔの間だけ一定電圧Ｖppにする。初期的には浮遊ゲート中の電子の量が少ないので、図２１（ｂ）に示すように浮遊ゲート電位Ｖfgは比較的高く、図２１（ｃ）に示すようにトンネル電流Ｉtunnelは比較的大きい。浮遊ゲートへの電子注入が進むと、浮遊ゲート中の電子の量が多くなるので、浮遊ゲート電位Ｖfgは比較的低くなり、トンネル電流Ｉtunnelは比較的小さくなる。よって、メモリセルのしきい値Ｖthの変化量は、図２１（ｄ）に示すように初期的に大きく、徐々に少なくなる。
【００１３】
　一般に、ベリファイと呼ばれるメモリセルのしきい値確認動作を行いながら、浮遊ゲートへの電子注入を行う場合、図２２のようになる。制御ゲート電圧Ｖcgは数発のパルスに分割され、各浮遊ゲートへの電子注入動作の後、ベリファイが行われる。図２２では、便宜上ベリファイ動作時の制御ゲート電圧Ｖcgは０Ｖにしてあるが、ベリファイの方法によって制御ゲートに何らかの電圧が印加される場合が多い。ベリファイによってメモリセルのしきい値が所望の値に達したと検知されると、電子注入動作は終了される。同時に複数個のメモリセルに電子注入を行う場合は、ベリファイによってメモリセルのしきい値が所望の値に達したと検知されると、メモリセル毎に電子注入動作は終了される。
【００１４】
　図２３は図２２と同じ方法で複数のメモリセルに電子注入を行った場合の、各メモリセルのしきい値の変化を示す図である。通常、メモリセルの形状は少しづつばらついていて、その結果、電子注入の時経変化がばらつく。最も電子注入しやすいメモリセルでは、直ぐにメモリセルのしきい値の収まるべき範囲の上限Ｖth-maxに達し、１回目の電子注入動作でしきい値がＶth-maxを越えないように電圧Ｖppの上限電圧Ｖpp-maxは決まる。最も電子注入しにくいメモリセルでは、メモリセルのしきい値の収まるべき範囲の下限Ｖth-minに達しにくく、所定の電子注入動作回数以内でしきい値がＶth-minを越えるように電圧Ｖppの下限電圧Ｖpp-minは決まる。
【００１５】
　Ｖpp-max−Ｖpp-minはＶppマージンと呼ばれ、正の値でなければならない。Ｖth-maxを下げしきい値分布幅を狭くしようとすると、Ｖppを下げなければならずＶppマージンは０Ｖに近づく。電子注入・放出を繰り返すとトンネル酸化膜は劣化し、電子注入・放出特性が変化するため、Ｖppマージンが十分ないと信頼性上問題となる。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
　このように従来のＮＡＮＤセル型ＥＥＰＲＯＭにおいては、書き込み電圧Ｖppを高めると書き込み後のしきい値分布幅が広くなり、書き込み電圧Ｖppを低めると書き込み速度が遅くなるという、いわゆるトレードオフの関係があった。そして、書き込み電圧Ｖppマージンが狭いことから、素子信頼性が低下するという問題があった。
【００１７】
　本発明は、上記の事情を考慮してなされたもので、その目的とするところは、十分な書き込み電圧Ｖppマージンを確保することができると共に、メモリセルのしきい値分布幅を狭くすることができ、かつ高速に電子注入を行うことができるＥＥＰＲＯＭを提供することにある。
【課題を解決するための手段】
【００１８】
　上記課題を解決するため日本発明は、次のような構成を採用している。
【００１９】
　即ち本発明は、電気的に多値データ書き込み可能な複数の不揮発性半導体メモリセルと、前記メモリセルを対応するそれぞれの所定の書き込み状態にするために、時間と共にほぼ一定の割合で電圧が増加していく書き込みパルスを対応するそれぞれのメモリセルに印加し、前記メモリセルの書き込み状態を検出し、前記所定の書き込み状態に達したと検出されたメモリセルへの書き込みをメモリセル毎に独立に制御する書き込み手段とを備えた不揮発性半導体記憶装置であって、前記書き込みパルスの初期値は対応するメモリセルの達するべき書き込み状態に応じた電圧を有することを特徴とする。
【００２０】
　より具体的には、半導体層上に電荷蓄積層と制御ゲートを積層して構成された電気的書き替え可能なメモリセルがマトリクス状に配置されたメモリセルアレイと、メモリセルのデータをデータ“０”の状態に消去する消去手段と、メモリセルアレイ中の任意の個数のメモリセルのしきい値を変動させるため、制御ゲートと半導体層との間に、書き込みデータ（“１”，“２”，…，“ｎ”）に応じたしきい値変動電圧パルス（Ｖpp1 ，Ｖpp2 ，…，Ｖppn ）を印加する書き込みパルス印加手段と、任意の個数のメモリセルのしきい値変動パルス印加後の状態を検知するしきい値ベリファイ手段と、任意の個数のメモリセルのうち、書き込みデータ（“１”，“２”，…，“ｎ”）に応じた所望のしきい値（Ｖth1 ，Ｖth2 ，…，Ｖthn ）に達していない書き込み不十分のメモリセルに対して、書き込みデータに応じたしきい値変動パルスを印加し、再び同時に書き込みデータに応じてしきい値変動させる再書き込みパルス印加手段とを備え、書き込みパルス印加手段によるしきい値変動動作としきい値ベリファイ手段によるしきい値ベリファイ動作の後、再書き込みパルス印加手段による再しきい値変動動作としきい値ベリファイ動作を、メモリセルのしきい値が書き込みデータに応じた所望の値に達するまで繰り返す不揮発性半導体記憶装置において、しきい値変動電圧パルスは、Ｖpp1 ＝Ｖpp2 −ΔＶppd2＝Ｖpp3 −ΔＶppd2＝…＝Ｖppn −ΔＶppdnとなっていて、所望のしきい値は、Ｖthi −Ｖthi-1 ＝ΔＶppdi（ｉ＝２，３，…，ｎ）であることを特徴とする。
【００２１】
　本発明においては、書き込み電圧Ｖppは書き込み時間の経過とともに徐々に高められ、書き込みやすいメモリセルに対しては、比較的低い書き込み電圧Ｖppで書き込みを完了し、書き込み難いメモリセルに対しては、比較的高い書き込み電圧Ｖppで書き込みを行うことで、広い書き込み電圧Ｖppマージンを得ることができる。
【００２２】
　また、“０”書き込み後のしきい値分布幅がΔＶppとなるように、ΔＶpp，Δｔは設定されるということは、１サイクルでのしきい値シフト量がほぼ一定値ΔＶppであるということで、トンネル電流の流れる絶縁膜に印加される電圧は毎サイクル同じように平均的になるよう制御され、その最大値が低減でき、信頼性が向上する。
【発明の効果】
【００２３】
　本発明によれば、書き込み動作とビット毎ベリファイ動作のサイクルを繰り返しながら、書き込み電圧Ｖppを徐々に高めることにより、十分なＶppマージンを確保し、メモリセルのしきい値分布幅を狭く、高速に電子注入を行うことができるＥＥＰＲＯＭを実現することができる。また、電子放出もメモリセルの制御ゲート電圧極性を反転することで容易に実施できる。さらに、メモリセルがｐチャネルＭＯＳトランジスタの場合も同様に実施できる。
【発明を実施するための最良の形態】
【００２４】
　以下、本発明の実施例を図面を参照して説明する。
【００２５】
　図１（ａ）は、本発明の実施例に用いた不揮発性メモリセルの構造を示している。ｎ型シリコン基板７の上のｐ型ウェル６の上に浮遊ゲート（電荷蓄積層）３と制御ゲート１が積層形成される。ｐ型ウェル６と浮遊ゲート３はトンネル酸化膜４によって絶縁され、浮遊ゲート３と制御ゲート１はゲート間絶縁膜２によって絶縁されている。ｎ型拡散層５はメモリセルトランジスタのソース・ドレインを形成する。
【００２６】
　浮遊ゲート３と制御ゲート１との間の容量、浮遊ゲート３とｐ型ウェル６との間の容量は、それぞれ図１（ｂ）に示すようにＣcgとＣoxである。容量Ｃoxは浮遊ゲート３とｎ型拡散層５との間の容量も含む。メモリセルはそのしきい値でデータを記憶し、しきい値は浮遊ゲート３に蓄えられる電荷量で決まる。浮遊ゲート３中の電荷量は、トンネル酸化膜４を通るトンネル電流で変化させられる。
【００２７】
　即ち、ｐ型ウェル６とｎ型拡散層５に対して制御ゲート１を十分高い電位にすると、トンネル酸化膜４を通して電子が浮遊ゲート３に注入され、しきい値は高くなる。逆に、制御ゲート１に対してｐ型ウェル６とｎ型拡散層５を高電位にすると、トンネル酸化膜４を通して電子が浮遊ゲート３から放出され、しきい値は低くなる。
【００２８】
　図２は、本発明の第１の実施例に係わる電子注入方式を示している。（ａ）は制御ゲート電圧Ｖcg、（ｂ）は浮遊ゲート電位Ｖfg、（ｃ）はトンネル電流Ｉtunnel、（ｄ）はメモリセルのしきい値Ｖthである。
【００２９】
　制御ゲートには高電圧Ｖppパルスが与えられ、Ｖppパルス印加後にベリファイが行われる。最初のＶppパルス電圧はＶcg0 で、徐々にΔＶppづつ高められる。パルス幅は一定時間Δｔである。ΔｔとΔＶppは、１回の電子注入動作でのメモリセルのしきい値の最大変化量ΔＶthが、ΔＶppと等しくなるようにされる。実際には、Ｖppが十分高くトンネル電流が十分流れ出すようになった時、１回の電子注入動作でのメモリセルのしきい値変化量ΔＶthをΔＶppと等しくなるようにすると、１回の電子注入動作で注入される電子が、次の電子注入動作でのＶppの増加分ΔＶppによるトンネル酸化膜に印加される電圧増加をキャンセルし、それ以降、しきい値変化量ΔＶthは毎回一定値ΔＶppとなる。
【００３０】
　初期パルス電圧Ｖcg0 を十分小さくしておけば、最も電子注入しやすいメモリセルのしきい値は、確実にしきい値の上限Ｖth-max以下に制御でき広いＶppマージンが得られ、また、同時にＶth-max−Ｖth-min＝ΔＶppとすることができる。最も電子注入しにくいメモリセルでは、Ｖppが高められることによって高速にＶth-minに達する。ベリファイによって各メモリセル毎にしきい値が検証され、しきい値下限Ｖth-minに達していると検知されると、各メモリセル毎に電子注入動作は終了させられる。
【００３１】
　この方式では、さらに電子注入量の増加に従って、Ｖppが高められるため、浮遊ゲート電圧Ｖfgの最大値Ｖfg-maxが抑えられ、トンネル酸化膜の劣化も抑制される。実際には、しきい値変化量ΔＶthが毎電子注入動作時に一定値ΔＶppとなり、浮遊ゲート電圧Ｖfgも毎回同じように印加され、その結果、Ｖfg-maxが抑えられる。
【００３２】
　図３は、本発明の第２の実施例に係わる電子注入方式を示している。基本的には第１の実施例と同様であるが、電子注入初期の数発のパルスを１つにまとめ、ベリファイ動作を省くことで高速化している。この方式では、図２に示される電子注入方式で、メモリセルのしきい値が電子注入初期の数発のパルスでＶth-minに達しないような場合、電子注入を高速に行うためには有効である。
【００３３】
　図４は、第２の実施例において、最も電子注入されやすいメモリセル、典型的なメモリセル、最も電子注入されにくいメモリセル、のしきい値の時経変化を示すものである。トンネル酸化膜の劣化を防ぐためには、Ｖfg-maxが小さい方がよい。このため、図５に示すように、Ｖppパルス幅ΔｔとＶpp増加率ΔＶppを小さくするとよい。しかし、これではベリファイ動作回数が増加し、電子注入に時間がかかる。また、必要以上にしきい値分布幅が狭く、無駄が多い。
【００３４】
　図６は、本発明の第３の実施例に係わる電子注入方式を示している。これは、図５に見られるＶppパルスを数発ずつまとめたものである。初期的には、図３，４で説明したように、より多くのＶppパルスをまとめている。この方法によって、浮遊ゲート電圧Ｖfgはほぼ一定となり、図３，４で説明した方式よりトンネル酸化膜の劣化を抑えつつ、同様にＶth-max−Ｖth-min＝ΔＶppとし、高速に電子注入できる。
【００３５】
　図７は、本発明の第４の実施例に係わる電子注入方法を示すものである。これは、図６で示される方法で、Δt0→０，ΔＶpp0 →０としたもので、各Ｖppパルスは一定のｄＶpp／ｄｔを持ち、連続的にΔＶppだけ上昇する。この方法では電子注入中の浮遊ゲート電位をほぼ一定にすることができ、トンネル酸化膜の劣化は最小に抑えられる。
【００３６】
　以上説明したＮＭＯＳメモリセルへの電子注入動作中は、Ｖppが十分高ければチャネル部は反転していて、ドレイン，ソース，チャネル部は同電位である。よって、例えば図７に示される方法は、以下に示す図８，９のような方法と同じである。
【００３７】
　図８に示される方法は、制御ゲート電圧Ｖcgを一定にし、ドレイン電圧Ｖd を徐々に低下させる。これによって図７に示される方法と図８に示される方法は同じ効果を生む。図８に示される方法で、ドレインに印加する電圧の初期値Ｖd0が高く、耐圧を越えてしまうようであれば、図９に示される方法を用いればよい。つまり、ドレイン電圧の初期値Ｖd0を下げて、同時に制御ゲートの初期値Ｖcg0 も下げる。ドレイン電圧Ｖd が０Ｖまで下がりきったら、制御ゲート電圧ＶcgをＶd0だけ上げ、Ｖd をＶd0から下げていく。このような方式でも、図７に示される方法と同じ効果が得られる。
【００３８】
　また、図７〜９では、ｄＶpp／ｄｔ＝一定としたが、現実的にこれが困難である場合でも、ｄＶpp／ｄｔ≧０を保持しながらＶppをΔｔの時間にΔＶppの率で変化させ、かつ電子注入後のしきい値分布幅がΔＶppとなるようにすれば、ｄＶpp／ｄｔ＝一定の場合に近い効果が得られる。
【００３９】
　電圧Ｖppには勿論上限があり、それはデバイスの耐圧Ｖbreak で決まる。ＶppがＶbreak に達したらそれ以上はＶppは高められない。この場合でも、ＶppがＶbreak に達するまでの間、本発明による効果が得られる。また、図２〜９では、電子注入の場合について説明したが、電子放出の場合もｐ型ウェルに対する制御ゲートの極性を反転させ、同様に実施できる。
【００４０】
　図１０は、本発明の第５の実施例に係わるＮＡＮＤセル型ＥＥＰＲＯＭのメモリセルアレイを示している。８個のメモリセルＭ１〜８が、それぞれ隣接するもの同士でソース，ドレインを共有する形で直列接続されて１つのＮＡＮＤセルを構成し、一方の端子は第１の選択トランジスタＳ１を介してビット線ＢＬに接続される。また、他方の端子は第２の選択トランジスタＳ２を介して、共通ソース線Ｖｓに接続される。選択ゲートＳＧ１，２は選択トランジスタＳ１，２のゲート電極、制御ゲートＣＧ１〜８はメモリセルのゲート電極である。制御ゲートＣＧを共有するメモリセル群でページを構成し、選択ゲートＳＧを共有するＮＡＮＤセル群でブロックを構成する。１つ１つのメモリセルは図１のような構造をしていて、メモリセルアレイは共通のｐ型ウェルに形成されている。
【００４１】
　このＮＡＮＤセル型ＥＥＰＲＯＭの消去・書き込み・読み出し・書き込みベリファイの各動作は、次の通りである。
【００４２】
　消去は、ブロック単位で行われる。ｐ型ウェルを高電圧Ｖpp（〜２０Ｖ）にし、選択ブロック内の制御ゲートＣＧ１〜８を０Ｖにする。非選択ブロック内の制御ゲートと全ての選択ゲートは、Ｖppにされる。浮遊ゲート内の電子はｐ型ウェルに放出され、メモリセルのしきい値は負となる。
【００４３】
　消去後、ページ単位で一括してデータ書き込みが、ビット線から最も離れた位置のページから行われる。書き込み動作時は、選択されたページの制御ゲート（例えばＣＧ４）にＶpp（１０〜２０Ｖ程度）を印加し、非選択のページの制御ゲートＣＧ１〜３、５〜８と第１の選択ゲートＳＧ１に中間電位Ｖｍ（〜１０Ｖ）を印加する。ビット線ＢＬには、“０”書き込み動作の場合０Ｖ、“１”書き込み動作の場合Ｖｍを与える。第２の選択ゲートＳＧ２は０Ｖである。
【００４４】
　“０”書き込み動作の場合、選択された制御ゲートＣＧ４とチャネルの電位差Ｖppによって、電子がチャネルから浮遊ゲートにトンネル電流によって注入され、しきい値は正の方向に変化する。“１”書き込み動作の場合、チャネルの電位がＶｍにされているので、トンネル酸化膜にかかる電界は弱く電子の浮遊ゲートへの実効的な注入は起こらない。よって、しきい値は変化しない。
【００４５】
　書き込み動作後、メモリセルのしきい値を確認するための、ベリファイが行われる。選択された制御ゲート（例えばＣＧ４）にベリファイ電位（〜０．５Ｖ）を与え、非選択の制御ゲートＣＧ１〜３，５〜８、第１，２の選択ゲートＳＧ１，２を電源電圧Ｖccにする。もし“０”書き込み動作後に、ビット線ＢＬとソース線が電気的に通じれば、その選択されたメモリセルのしきい値はベリファイ電位以下で“０”書き込み不十分で、再書き込み時に“０”書き込み動作が再度実行される。そうでなければ、しきい値はベリファイ電位以上で“０”書き込み十分で、それ以上の浮遊ゲートへの電子注入は必要でないと判断され、再書き込み時は“１”書き込み動作が実行される。“１”書き込み動作後はメモリセルのしきい値に拘らず、再書き込み動作時に再度“１”書き込み動作が実行される。
【００４６】
　書き込み動作とベリファイ動作を繰り返しながらデータ書き込みを行うことで、書き込み時間は各メモリセル毎に調節される。１ページ分のメモリセル全てが書き込み十分と検出されると、１ページ分のデータ書き込みは終了する。
【００４７】
　読み出しは、選択された制御ゲート（例えばＣＧ４）を０Ｖにし、非選択の制御ゲートＣＧ１〜３，５〜８、第１，２の選択ゲートＳＧ１，２を電源電圧Ｖccにする。予め充電されているビット線ＢＬの電位が下がれば、メモリセルのしきい値は０Ｖ以下でデータは“１”である。ビット線ＢＬの電位が保持されれば、メモリセルのしきい値は０Ｖ以上でデータは“０”である。読み出し動作から、メモリセルのしきい値は電源電圧Ｖcc以下でなければならない。
【００４８】
　次に、このようなＮＡＮＤセル型ＥＥＰＲＯＭの、書き込み時の選択された制御ゲートＣＧへの書き込み電圧Ｖppの印加方法を説明する。
【００４９】
　図１１は、制御ゲートを駆動する回路の構成を示す図である。各制御ゲート，選択ゲートに対して、制御ゲートドライバ１１、第１，第２選択ゲートドライバ１０，１２の出力を選択的に転送する、転送回路９が設けられる。セルアレイ８のブロックに対応する１０個の転送回路９群はブロック選択信号φwi，φwBi によって選択される。昇圧回路１３は電源電圧Ｖccから書き込み・消去時に必要なＶpp，Ｖｍを発生し、制御ゲートドライバ１１、第１，２選択ゲートドライバ１０，１２に供給する。
【００５０】
　図１２は、図１１の制御ゲートＣＧ４の転送回路９、制御ゲートドライバ１１、昇圧回路１３の構成をより具体的に示している。転送回路９は、ｎチャネルＭＯＳトランジスタ(n-ch. MOS Tr.) Ｑn1とｐチャネルＭＯＳトランジスタ(p-ch. MOS Tr.) Ｑp1で構成されるＣＭＯＳ転送回路と、n-ch. MOS Tr. Ｑn2で構成されるリセット回路から構成される。信号φwi，φwBi がそれぞれ“Ｈ”，“Ｌ”となるとノードＮ１の電圧が制御ゲートへ転送され、“Ｌ”，“Ｈ”となると制御ゲートは接地される。昇圧回路１３は、Ｖｍ昇圧回路１４とＶpp昇圧回路１５から構成される。制御ゲートドライバ１１は、第１スイッチ回路１６、第２スイッチ回路１７、第３スイッチ回路１８から構成される。
【００５１】
　第１スイッチ回路１６は、Ｖｍ昇圧回路１４の出力ＶｍをノードＮ１に接続するか否かを制御する。第２スイッチ回路１７は、Ｖpp昇圧回路１５の出力ＶppをノードＮ１に接続するか否かを制御するが、ノードＮ１に転送される電圧はＶpp−ΔＶppである。第３スイッチ回路１８は、Ｖpp昇圧回路１５の出力ＶppをノードＮ１に接続するか否かを制御するが、ノードＮ１にＶppを転送する時の電流量は、ノードＮ１の電位の上昇率ｄＶpp／ｄｔを制御するために制御される。
【００５２】
　図１３は、制御ゲートドライバ１１の具体的な構成を示している。第１スイッチ回路１６は、p-ch. MOS Tr. Ｑp2〜4 ，n-ch. MOS Tr. Ｑn3,4，ｎチャネルＤタイプＭＯＳトランジスタ(n-ch. D-type MOS Tr.)ＱD1，及びインバータＩ１から構成される。Ｑp2,3，Ｑn3,4とインバータＩ１で構成される回路は、０ＶとＶccの間で振幅する信号φ1 を、０ＶからＶppの間を振幅する信号に変換する。φ1 が“Ｌ”で、Ｑp4のゲートはＶpp、ＱD1のゲートは０Ｖとなり、ＶｍとＮ１は切り離される。φ1 が“Ｈ”で、Ｑp4のゲートは０Ｖ、ＱD1のゲートはＶppとなり、ＶｍとＮ１は接続される。ＱD1は、Ｎ１がＶppとなった場合にＶppがＱp4に転送されるのを防ぐためのものである。
【００５３】
　第２スイッチ回路１７は、p-ch. MOS Tr. Ｑp5〜8 ，n-ch. MOS Tr. Ｑn5,6とインバータＩ２から構成される。φ2 が“Ｌ”で、Ｑp7のゲートはＶppとなり、ＶppとＮ１は切り離される。φ2 が“Ｈ”で、Ｑp7のゲートは０Ｖとなり、ＶppとＮ１は接続され、ＶppよりＱp8のしきい値分（〜１Ｖ）低い電圧がＮ１に転送される。
【００５４】
　第３スイッチ回路１８は、p-ch. MOS Tr. Ｑp9〜11，n-ch. MOS Tr. Ｑn7,8とインバータＩ３と電流制御回路１９から構成される。φ3 が“Ｌ”で、Ｑp11 のゲートはＶppとなり、ＶppとＮ１は切り離される。φ3 が“Ｈ”で、Ｑp11 のゲートは０Ｖとなり、ＶppとＮ１は接続され、ＶppはＮ１に電流制御回路１９によりｄＶpp／ｄｔを制御されながら転送される。
【００５５】
　p-ch. MOS Tr. Ｑp12 ，n-ch. MOS Tr. Ｑn9，n-ch. D-type MOS Tr.ＱD2は、Ｎ１をＶGH或いはＶccにするための回路である。φ4 が“Ｈ”でＮ１はＶGH、φ4 が“Ｌ”でＮ１はＶccとなる。電圧ＶGHは通常０Ｖで、ベリファイ時にベリファイ電圧ＶVRFY（〜０．５Ｖ）になる。ＱD2は、信号φ5 が“Ｌ”となってノードＮ１にＶｍやＶppが印加された場合に、Ｑp12 にＶｍやＶppが転送されないようにするためのものである。
【００５６】
　図１４は、図１３中の電流制御回路１９の具体的な構成を示す図である。図１４（ａ）は、p-ch. MOS Tr. Ｑp13 〜15とn-ch. D-type MOS Tr.ＱD3,4から構成され、信号φ3Bは図１３中の信号φ3 の反転信号である。信号φ3 が“Ｈ”、φ3Bが“Ｌ”となってノードＮ２がＶppとなると、Ｑp15 のゲートはＶpp−２Ｖtp（Ｖtpはp-ch. MOS Tr. のしきい値）となり、ノードＮ３からＮ１への電流はＱp15 で制御される。
【００５７】
　図１４（ｂ）は、p-ch. MOS Tr. Ｑp16,17，n-ch. MOS Tr. Ｑn10 ，キャパシタＣ１と抵抗Ｒ１から構成される。信号φ3 が“Ｈ”、ノードＮ２がＶppとなると、Ｑp16 のゲートはＶppから０ＶまでキャパシタＣ１と抵抗Ｒ１により制御され変化する。よって、ノードＮ３からＮ１への電流はＱp16 で制御される。
【００５８】
　図１５は、以上のように構成されたＥＥＰＲＯＭの書き込み動作を示すタイミング図である。ここでは、制御ゲートＣＧ４が選択されているとする。まず、電圧Ｖｍ，Ｖppが昇圧回路１４，１５によって電源電圧Ｖccから昇圧される。電圧Ｖppは、書き込み／ベリファイが繰り返される毎に、Ｖpp1 からＶtpづつ高くなる。図１２に見られる信号φwi，φwBi は選択されたブロックで、それぞれＶpp，０Ｖである。
【００５９】
　書き込み動作は、信号φ4 が“Ｌ”となってノードＮ１がＶccとなり、選択されたブロックの制御ゲートＣＧ１〜８は全てＶccとなる。同時に選択されたブロックの選択ゲートＳＧ１もＶccにされ、ビット線ＢＬは“１”書き込みの場合のみＶccにされる。選択ゲートＳＧ２は書き込み動作中０Ｖとされる。φ1 が“Ｈ”となって、制御ゲートＣＧ１〜８、選択ゲートＳＧ１、“１”書き込みビット線ＢＬはＶｍとなる。選択された制御ゲートＣＧ４は、φ3 が“Ｈ”となることでＶｍからＶpp1 まで時間Δｔ0 かけて制御されながら上げられる。非選択制御ゲートＣＧ１〜３，５〜８と選択ゲートＳＧ１，“１”書き込みビット線ＢＬはＶｍのままである。非選択の制御ゲートに関する信号φ1 ，φ2 ，φ3 ，φ4 は図中点線で示してある。
【００６０】
　φ4 が“Ｈ”となって全制御ゲートＣＧ１〜８は０Ｖとなる。このとき、選択ゲートＳＧ１も０Ｖにリセットされ、遅れてビット線ＢＬが０Ｖにリセットされる。
【００６１】
　続いて、ベリファイ動作となる。選択制御ゲートＣＧ４はベリファイ電位ＶVRFYになり、非選択制御ゲートＣＧ１〜３，５〜８はφ4 が“Ｌ”となってＶccとされる。選択ゲートＳＧ１，２もＶccとなる。“０”書き込みすべきメモリセルのしきい値がＶVRFYを越えたと検出されると、再書き込み動作時に“１”書き込みが行われ、過剰“０”書き込みが防がれる。“０”書き込みすべきメモリセルのしきい値がＶVRFYを越えてない検出されると、再書き込み動作時に“０”書き込みが再度行われる。“１”書き込みすべきメモリセルでは、再書き込み動作時には“１”書き込みが再度行われる。
【００６２】
　２回目以降の書き込み動作では、選択制御ゲートＣＧ４はＶｍまで充電された後、φ2 が出力され、前回の書き込み動作時の選択制御ゲート最大電圧まで急速に充電される。更に、φ3 が“Ｈ”となって、Ｖtpだけ時間Δｔをかけて制御されながら上げられる。例えば、２回目の書き込み動作時には、Ｖpp1 からＶpp2 （Ｖpp2 ＝Ｖpp1 ＋Ｖtp）まで制御されながら上げられる。
【００６３】
　初回の書き込み動作時の( Ｖpp1 −Ｖｍ) ／Δｔ0 と２回目以降の書き込み動作時のＶtp／Δｔはほぼ同じ値になるように設定される。初回の書き込み動作時には、最も速く“０”書き込みされるメモリセルのしきい値が、“０”書き込み後収まるべきしきい値分布の最大値以下になるよう、２回目以降の書き込み動作時には、“０”書き込みすべきメモリセルのしきい値がΔＶpp（ΔＶppはＶppの増加率で、この例ではＶtp）シフトするように、設定される（図１６）。よって、“０”書き込み後のしきい値分布幅はΔＶpp（この例ではＶtp）となる。
【００６４】
　データ書き込みは、以上の書き込み動作とベリファイ動作を繰り返し行い、全ての“０”書き込みすべきメモリセルのしきい値が、ＶVRFYを越えたと検出されると、終了する。
【００６５】
　制御ゲートドライバ１１の他の実施例を、図１７，１８に示す。ここでは、２つのＶpp昇圧回路Ａ２０とＶpp昇圧回路Ｂ２１が設けられ、それぞれの出力はＶppA ，ＶppB である。第４スイッチ回路２２は、Ｖpp昇圧回路Ａ２０の出力ＶppA をノードＮ１に接続するか否かを制御する。
【００６６】
　図１９は、書き込み動作を示すタイミング図である。ＶppA ，ＶppB は初回の書き込み動作時は同じＶpp1 で、２回目の書き込み動作以降ＶppB ＝ＶppA ＋ΔＶppとされる。ＶppA ，ＶppB 以外は、図１５と同じである。この実施例では、ΔＶppの設定が、図１２，１３に示される実施例より容易である。
【００６７】
　図２０は、本発明の第７の実施例に係わる電子注入方式を示している。これは、１つのメモリセルに３つの状態（データ“０”，“１”，“２”）を記憶させるものである。Ｖppパルス波形は、図７に示したものと同じであるが、“２”書き込みするメモリセルと“１”書き込みするメモリセルに印加される電圧はΔＶppB だけ異なる。また、ベリファイ動作で、“２”書き込みすべきメモリセルで所望のしきい値（ＶVRFY2 ）に達していないもの、“１”書き込みすべきメモリセルで所望のしきい値（ＶVRFY1 ）に達していないもの、がそれぞれ検出され、それらのメモリセルのみ“２”或いは“１”追加書き込みが行われる。この時、ｄＶpp2 ／ｄｔ＝ｄＶpp1 ／ｄｔ＝ΔＶppA とされ、ΔＶppA はメモリセルのしきい値変化量ｄＶth／ｄｔと等しくされる。
【００６８】
　これによって“２”と“１”書き込み後のしきい値分布ΔＶthはΔＶppA となる。また、ΔＶppB は、“２”と“１”書き込み後のしきい値分布の間のしきい値マージンΔＶmarjinにしきい値分布幅ΔＶthを加えたものと等しくされる（ΔＶppB ＝ΔＶth＋ΔＶmarjin、又はΔＶppB ＝ＶVRFY2 −ＶVRFY1 ）。これによって、“２”と“１”書き込みはそれぞれ独立に並行処理され、高速に書き込みが行われる。当然、メモリセルのトンネル酸化膜に印加される最大電圧は最小に抑えられる。
【００６９】
　また、“２”と“１”書き込みがそれぞれ独立に並行処理され、高速に書き込みが行われるという意味では、Ｖｐｐパルス波形はいかなる形の場合でも、“２”書き込みするメモリセルと“１”書き込みするメモリセルに印加される電圧をΔＶppB だけ差をつけることは効果がある。
【００７０】
　以上の主旨に従えば４値以上の多値記憶の場合も同様に実施できる。図２０では、電子注入の場合について説明したが、電子放出の場合もｐ型ウェルに対する制御ゲートの極性を反転させ、同様に実施できる。
【００７１】
　基本的に本発明は、電子（正孔）注入或いは放出による浮遊ゲートの電位変化が、徐々に高められるＶppによって浮遊ゲート下の電子（正孔）が移動する酸化膜部分に印加される電界の上昇を打ち消すようにしていることに特徴がある。よって、この主旨に従えば、以上の説明の実施例のようにチャネル全面を介するトンネル電流で電子（正孔）注入或いは放出を行うもの以外に、例えば、ドレイン又はソースと浮遊ゲートの間のトンネル電流で行うものや、ホットエレクトロン或いはホットホールで行うものでも、同様の効果が得られる。
【図面の簡単な説明】
【００７２】
【図１】本発明の実施例に用いたメモリセルの構造と等価回路を示す図。
【図２】第１の実施例における、ベリファイ動作を取り入れた電子注入方式による電子注入特性を示す図。
【図３】第２の実施例における、ベリファイ動作を取り入れた電子注入方式による電子注入特性を示す図。
【図４】第２の実施例における、ビット毎ベリファイ動作を取り入れた従来の電子注入方式によるメモリセルのしきい値変化を示す図。
【図５】第２の実施例における、よりメモリセルのしきい値の制御性を高めるための、ベリファイ動作を取り入れた、電子注入方式による電子注入特性を示す図。
【図６】第３の実施例における、ベリファイ動作を取り入れた電子注入方式による電子注入特性を示す図。
【図７】第４の実施例における、ベリファイ動作を取り入れた電子注入方式による電子注入特性を示す図。
【図８】第４の実施例における、ベリファイ動作を取り入れた電子注入方式の変形例を示す図。
【図９】第４の実施例における、ベリファイ動作を取り入れた電子注入方式の変形例を示す図。
【図１０】第５の実施例における、ＮＡＮＤセル型ＥＥＰＲＯＭのメモリセルアレイを示す図を示す図。
【図１１】第５の実施例における、制御ゲートを駆動する回路の構成を示す図。
【図１２】第５の実施例における、制御ゲートドライバの回路構成を示す図。
【図１３】第５の実施例における、制御ゲートドライバの具体的な回路構成を示す図。
【図１４】第５の実施例における、制御ゲートドライバ中の電流制御回路の具体的な構成を示す図。
【図１５】第５の実施例における、書き込み／ベリファイ動作を説明するためのタイミング図。
【図１６】第５の実施例における、メモリセルの書き込み特性を示す図。
【図１７】第６の実施例における、制御ゲートドライバの構成を示す図。
【図１８】第６の実施例における、制御ゲートドライバの具体的な回路構成を示す図。
【図１９】第６の実施例における、書き込み／ベリファイ動作を説明するためのタイミング図。
【図２０】第７の実施例における、ベリファイ動作を取り入れた電子注入方式及びその電子注入特性を示す図。
【図２１】従来の電子注入方式による電子注入特性を示す図。
【図２２】ベリファイ動作を取り入れた従来方式による電子注入特性を示す図。
【図２３】ビット毎ベリファイ動作を取り入れた従来の電子注入方式によるメモリセルのしきい値変化を示す図。
【符号の説明】
【００７３】
　１…制御ゲート　　　　　　　　　　２…ゲート間絶縁膜
　３…浮遊ゲート　　　　　　　　　　４…トンネル酸化膜
　５…ｎ型拡散層　　　　　　　　　　６…ｐ型ウェル
　７…ｎ型基板　　　　　　　　　　　８…ＮＡＮＤセル型セルアレイ
　９…転送回路　　　　　　　　　　　１０…第１選択ゲートドライバ
　１１…制御ゲートドライバ　　　　　１２…第２選択ゲートドライバ
　１３…昇圧回路　　　　　　　　　　１４…Ｖｍ昇圧回路
　１５…Ｖpp昇圧回路　　　　　　　　１６…第１スイッチ回路
　１７…第２スイッチ回路　　　　　　１８…第３スイッチ回路
　１９…電流制御回路　　　　　　　　２０…Ｖpp昇圧回路Ａ
　２１…Ｖpp昇圧回路Ｂ　　　　　　　２２…第４スイッチ回路
　Ｑn …ｎチャネルＭＯＳトランジスタ
　Ｑp …ｎチャネルＭＯＳトランジスタ
　ＱD …ｎチャネルＤタイプＭＯＳトランジスタ
　Ｉ…ＣＭＯＳインバータ
【図１】
2004006053.tif 000003
【図２】
2004006053.tif 000004
【図３】
2004006053.tif 000005
【図４】
2004006053.tif 000006
【図５】
2004006053.tif 000007
【図６】
2004006053.tif 000008
【図７】
2004006053.tif 000009
【図８】
2004006053.tif 000010
【図９】
2004006053.tif 000011
【図１０】
2004006053.tif 000012
【図１１】
2004006053.tif 000013
【図１２】
2004006053.tif 000014
【図１３】
2004006053.tif 000015
【図１４】
2004006053.tif 000016
【図１５】
2004006053.tif 000017
【図１６】
2004006053.tif 000018
【図１７】
2004006053.tif 000019
【図１８】
2004006053.tif 000020
【図１９】
2004006053.tif 000021
【図２０】
2004006053.tif 000022
【図２１】
2004006053.tif 000023
【図２２】
2004006053.tif 000024
【図２３】
2004006053.tif 000025