(57)【要約】【課題】従来、一部の入力波形の傾きと負荷容量の区間についてのみゲート遅延時間テーブルを細かく記述することができないため、その区間以外もテーブルが細かくなり、タイミングライブラリ作成のためのシミュレーション時間が膨大になってしまう。【解決手段】第１のゲート遅延時間テーブルにおいて、細かくしたい入力波形の傾きＳ３、Ｓ４と負荷容量値Ｃ３、Ｃ４区間について、入力波形の傾きＳ５、Ｓ６、Ｓ７、Ｓ８と負荷容量Ｃ５、Ｃ６、Ｃ７、Ｃ８をテーブルインデックスとする第２のゲート遅延時間テーブルを作成する。また第１のゲート遅延時間テーブルにおいて、入力波形の傾きＳ３に対して負荷容量値Ｃ１、Ｃ２、入力波形の傾きＳ４に対して負荷容量値Ｃ１、Ｃ２のテーブルインデックスを持たせることにより、第１と第２のゲート遅延時間テーブルにおいてゲート遅延時間テーブルポイントの重複を防ぐ。【選択図】        図３
2004192117.tif 000002
【特許請求の範囲】
【請求項１】
第１の傾き範囲内における論理素子を含むセルの複数の入力信号波形の傾き値からなる第１の入力信号用テーブルインデックスと、第１の容量範囲内における前記セルの複数の出力負荷容量値からなる第１の負荷容量用テーブルインデックスとを有する第１のゲート遅延時間テーブルを準備し、前記第１のゲート遅延時間テーブルに基づいて回路シミュレーションを行うことにより、前記第１の入力信号用テーブルインデックスの各傾き値と前記第１の負荷容量用テーブルインデックスの各出力負荷容量値とに対する前記セルのゲート遅延時間を求めて第１のタイミングライブラリを作成する処理過程と、
第２の傾き範囲内における前記セルの複数の入力信号波形の傾き値からなる第２の入力信号用テーブルインデックスと、第２の容量範囲内における前記セルの複数の出力負荷容量値からなる第２の負荷容量用テーブルインデックスとを有する第２のゲート遅延時間テーブルを準備し、前記第２のゲート遅延時間テーブルに基づいて回路シミュレーションを行うことにより、前記第２の入力信号用テーブルインデックスの各傾き値と前記第２の負荷容量用テーブルインデックスの各出力負荷容量値とに対する前記セルのゲート遅延時間を求めて第２のタイミングライブラリを作成する処理過程とを含み、
前記第２の傾き範囲が前記第１の傾き範囲と同じでありかつ前記第２の容量範囲が前記第１の容量範囲の一部分であるか、または、前記第２の傾き範囲が前記第１の傾き範囲の一部でありかつ前記第２の容量範囲が前記第１の容量範囲と同じかその一部であり、前記第１と第２の入力信号用テーブルインデックスが異なるとともに前記第１と第２の負荷容量用テーブルインデックスが異なるタイミングライブラリ作成方法。
【請求項２】
論理素子を含むセルの複数の入力信号波形の傾き値からなる入力信号用テーブルインデックスと、前記セルの複数の出力負荷容量値からなる負荷容量用テーブルインデックスとを有するゲート遅延時間テーブルを準備し、前記ゲート遅延時間テーブルに基づいて回路シミュレーションを行うことにより、前記入力信号用テーブルインデックスの各傾き値と前記負荷容量用テーブルインデックスの各出力負荷容量値とに対する前記セルのゲート遅延時間を求めてタイミングライブラリを作成するタイミングライブラリ作成方法であって、
前記ゲート遅延時間テーブルは、それぞれ異なる複数の傾き値からなる前記入力信号用テーブルインデックスを複数個、またはそれぞれ異なる複数の出力負荷容量値からなる前記負荷容量用テーブルインデックスを複数個有することを特徴とするタイミングライブラリ作成方法。
【請求項３】
ゲート遅延時間テーブルは、１個の入力信号用テーブルインデックスと、それぞれ前記入力信号用テーブルインデックスの各傾き値に対応する複数個の負荷容量用テーブルインデックスとを有することを特徴とする請求項２記載のタイミングライブラリ作成方法。
【請求項４】
ゲート遅延時間テーブルは、１個の負荷容量用テーブルインデックスと、それぞれ前記負荷容量用テーブルインデックスの各出力負荷容量値に対応する複数個の入力信号用テーブルインデックスとを有することを特徴とする請求項２記載のタイミングライブラリ作成方法。
【請求項５】
第１の傾き範囲内における論理素子を含むセルの複数の入力信号波形の傾き値からなる第１の入力信号用テーブルインデックスと、第１の容量範囲内における前記セルの複数の出力負荷容量値からなる第１の負荷容量用テーブルインデックスとを有する第１のゲート遅延時間テーブルを準備し、前記第１のゲート遅延時間テーブルに基づいて回路シミュレーションを行うことにより、前記第１の入力信号用テーブルインデックスの各傾き値と前記第１の負荷容量用テーブルインデックスの各出力負荷容量値とに対する前記セルのゲート遅延時間を求めて第１のタイミングライブラリを作成する処理過程と、
第２の傾き範囲内における前記セルの複数の入力信号波形の傾き値からなる第２の入力信号用テーブルインデックスと、第２の容量範囲内における前記セルの複数の出力負荷容量値からなる第２の負荷容量用テーブルインデックスとを有する第２のゲート遅延時間テーブルを準備し、前記第２のゲート遅延時間テーブルに基づいて回路シミュレーションを行うことにより、前記第２の入力信号用テーブルインデックスの各傾き値と前記第２の負荷容量用テーブルインデックスの各出力負荷容量値とに対する前記セルのゲート遅延時間を求めて第２のタイミングライブラリを作成する処理過程とを含み、
前記第２の傾き範囲が前記第１の傾き範囲と同じでありかつ前記第２の容量範囲が前記第１の容量範囲の一部分であるか、または、前記第２の傾き範囲が前記第１の傾き範囲の一部でありかつ前記第２の容量範囲が前記第１の容量範囲と同じかその一部であり、前記第１と第２の入力信号用テーブルインデックスが異なるとともに前記第１と第２の負荷容量用テーブルインデックスが異なり、
前記第１のゲート遅延時間テーブルは、前記第１の入力信号用テーブルインデックスとは異なる複数の傾き値からなる前記第３の入力信号用テーブルインデックスを有するか、または、前記第１の負荷容量用テーブルインデックスとは異なる複数の出力負荷容量値からなる第３の負荷容量用テーブルインデックスを有するタイミングライブラリ作成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、タイミングライブラリ作成方法に関するものである。
【０００２】
【従来の技術】
以下、従来のタイミングライブラリ表現について説明する。図４は従来のタイミングライブラリ表現の概念図であり、Ｓ１、Ｓ２、Ｓ３、Ｓ４は論理セルの入力端子に入力する信号波形の傾きであり、Ｃ１、Ｃ２、Ｃ３、Ｃ４は論理セルの出力端子に接続される負荷容量値であり、Ｔｐｄ１、Ｔｐｄ２、Ｔｐｄ３、Ｔｐｄ４、Ｔｐｄ５、Ｔｐｄ６、Ｔｐｄ７、Ｔｐｄ８、Ｔｐｄ９、Ｔｐｄ１０、Ｔｐｄ１１、Ｔｐｄ１２、Ｔｐｄ１３、Ｔｐｄ１４、Ｔｐｄ１５、Ｔｐｄ１６は論理セルのゲート遅延時間である。
【０００３】
図５は図４に示したタイミングライブラリ作成のための回路構成を示したものである。ゲート遅延時間を測定する論理セルの出力端子に負荷容量を接続し、入力波形の傾きと負荷容量のすべての組み合わせについて回路シミュレーションを行い、論理セルのゲート遅延時間を測定し、図４に示した入力波形の傾きと負荷容量に対する論理セルのゲート遅延時間のタイミングライブラリが作成される。このように、ゲート遅延時間のタイミングライブラリ作成に際して選定された入力波形の傾きと負荷容量の値の組み合わせにより定まる点をゲート遅延時間テーブル作成ポイントと呼ぶ。かかる特徴を有するタイミングライブラリについて開示した文献として、例えば特許文献１がある。
【０００４】
以下に作成されたタイミングライブラリの使用方法について説明する。図６は作成されたタイミングライブラリを入力としてゲート遅延時間と配線遅延時間を算出する遅延計算ツールのフローを示したものである。遅延計算ツール１１は配線のＲＣ情報１２と論理セルのタイミングライブラリ１３を入力とし、論理セルのゲート遅延時間と配線遅延時間を算出しその情報１４を出力する。作成されたタイミングライブラリ１３はゲート遅延時間の算出の際に使用される。
【０００５】
以下にゲート遅延時間の算出方法について説明する。図７は遅延計算ツール１１がゲート遅延時間を算出するための回路構成を示したものである。図７（ａ）は本来の回路構成である。図７（ｂ）は遅延計算ツール１１が図７（ａ）の点線で囲んだ部分の回路構成をゲート遅延時間算出のために等価回路として変換した回路構成を示したものである。遅延計算ツール１１は、論理セル２１のゲート遅延を測定するために論理セル２１の出力端子に接続されている負荷容量を等価な１つの負荷容量２２に置き換える。このように置き換えられた１つの負荷容量２２を実効負荷容量と呼ぶ。遅延計算ツール１１はタイミングライブラリ１３を参照し、入力波形の傾きと置き換えられた実効負荷容量に対するゲート遅延時間を算出する。タイミングライブラリ１３に記載されていない入力波形と実行負荷容量に対するゲート遅延時間についてはゲート遅延時間の補間により算出する。
【０００６】
このように算出するゲート遅延時間はタイミングライブラリ１３のゲート遅延時間テーブル作成ポイントの取り方により計算精度が左右される。図８は論理セルの負荷容量に対するゲート遅延時間の変化を示したものである。Ｃ１、Ｃ２、Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８，Ｃ９は負荷容量値である。ゲート遅延時間の補間誤差を小さくするためにはゲート遅延時間の変化が急激な区間では負荷容量をゲート遅延時間の補間誤差を小さくするために十分細かくとる必要がある。
【０００７】
【特許文献１】
特開平９−３１９７７６号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、従来のタイミングライブラリ表現では、一部の区間のみゲート遅延時間テーブルを細かく記述することは不可能であった。図９は一部の区間のみゲート遅延時間テーブルを細かく記述したタイミングライブラリの概念図である。Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ１５、Ｓ１６、Ｓ１７、Ｓ１８、Ｓ１９、Ｓ２０、Ｓ２１、Ｓ２２、Ｓ２３は入力波形の傾き値、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ１５、Ｃ１６、Ｃ１７、Ｃ１８、Ｃ１９、Ｃ２０、Ｃ２１、Ｃ２２、Ｃ２３は負荷容量値、Ｔｐｄ１、Ｔｐｄ２、Ｔｐｄ３、Ｔｐｄ４、Ｔｐｄ５、Ｔｐｄ６、Ｔｐｄ７、Ｔｐｄ８、Ｔｐｄ９、Ｔｐｄ１０、Ｔｐｄ１３、Ｔｐｄ１４、Ｔｐｄ１５、Ｔｐｄ１６、Ｔｐｄ１７、Ｔｐｄ１８、Ｔｐｄ１９、Ｔｐｄ２０、Ｔｐｄ２１、Ｔｐｄ２２、Ｔｐｄ２３はゲート遅延時間である。
【０００９】
従来のタイミングライブラリ表現では、図９のようには作成できず、図１０のようになる。図１０は従来のタイミングライブラリ記述で一部の区間のゲート遅延時間テーブルを細かくしたタイミングライブラリの概念図である。Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５は入力波形の傾き値、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５は負荷容量値、Ｔｐｄ１、Ｔｐｄ２、Ｔｐｄ３、Ｔｐｄ４、Ｔｐｄ５、Ｔｐｄ６、Ｔｐｄ７、Ｔｐｄ８、Ｔｐｄ９、Ｔｐｄ１０、Ｔｐｄ１１、Ｔｐｄ１２、ＴＰｄ１３、Ｔｐｄ１４、Ｔｐｄ１５、Ｔｐｄ１６、Ｔｐｄ１７、Ｔｐｄ１８、Ｔｐｄ１９、Ｔｐｄ２０、Ｔｐｄ２１、Ｔｐｄ２２、Ｔｐｄ２３、Ｔｐｄ２４、Ｔｐｄ２５はゲート遅延時間である。
【００１０】
このように従来のタイミングライブラリ表現では、本来細かくしたゲート遅延時間テーブル区間以外でもゲート遅延時間テーブルが細かくなってしまう。そのため、タイミングライブラリ作成のためにシミュレーション時間が膨大になってしまうという問題点を有していた。
【００１１】
本発明は上記問題に鑑み、所望とする一部の区間のみのゲート遅延時間テーブルを細かく記述することができ、タイミングライブラリ作成のためのシミュレーション時間を短縮し、タイミングライブラリ作成時間の削減を可能とするタイミングライブラリ作成方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の請求項１記載のタイミングライブラリ作成方法は、第１の傾き範囲内における論理素子を含むセルの複数の入力信号波形の傾き値からなる第１の入力信号用テーブルインデックスと、第１の容量範囲内におけるセルの複数の出力負荷容量値からなる第１の負荷容量用テーブルインデックスとを有する第１のゲート遅延時間テーブルを準備し、第１のゲート遅延時間テーブルに基づいて回路シミュレーションを行うことにより、第１の入力信号用テーブルインデックスの各傾き値と第１の負荷容量用テーブルインデックスの各出力負荷容量値とに対するセルのゲート遅延時間を求めて第１のタイミングライブラリを作成する処理過程と、第２の傾き範囲内におけるセルの複数の入力信号波形の傾き値からなる第２の入力信号用テーブルインデックスと、第２の容量範囲内におけるセルの複数の出力負荷容量値からなる第２の負荷容量用テーブルインデックスとを有する第２のゲート遅延時間テーブルを準備し、第２のゲート遅延時間テーブルに基づいて回路シミュレーションを行うことにより、第２の入力信号用テーブルインデックスの各傾き値と第２の負荷容量用テーブルインデックスの各出力負荷容量値とに対するセルのゲート遅延時間を求めて第２のタイミングライブラリを作成する処理過程とを含み、第２の傾き範囲が第１の傾き範囲と同じでありかつ第２の容量範囲が第１の容量範囲の一部分であるか、または、第２の傾き範囲が第１の傾き範囲の一部でありかつ第２の容量範囲が第１の容量範囲と同じかその一部であり、第１と第２の入力信号用テーブルインデックスが異なるとともに第１と第２の負荷容量用テーブルインデックスが異なるものである。
【００１３】
これにより、第２のゲート遅延時間テーブルにおけるゲート遅延時間テーブル作成ポイントの範囲は第１のゲート遅延時間テーブルよりも狭くなる。なお、異なるテーブルインデックスを持つ第２のゲート遅延時間テーブルが複数あっても構わない。また、Ａ，Ｂ，Ｃ，・・・の３つ以上のゲート遅延時間テーブルを準備し、ＡとＢの関係、ＢとＣの関係、・・・がそれぞれ、第１と第２のゲート遅延時間テーブルの関係を有するものとしても構わない。
【００１４】
この請求項１の発明は、セルの入力信号波形の傾き値と出力負荷容量値に対するゲート遅延時間テーブルのタイミングライブラリ表現において、ゲート遅延時間テーブルを複数個持つタイミングライブラリ記述とゲート遅延時間テーブルを階層構造で持つタイミングライブラリ記述を備えており、ゲート遅延時間テーブルを細かくしたい区間のゲート遅延時間テーブルを階層構造で複数個持つことができ、タイミングライブラリ作成のためのシミュレーション時間を短縮し、タイミングライブラリ作成時間の大幅な削減を可能とするものである。
【００１５】
本発明の請求項２記載のタイミングライブラリ作成方法は、論理素子を含むセルの複数の入力信号波形の傾き値からなる入力信号用テーブルインデックスと、セルの複数の出力負荷容量値からなる負荷容量用テーブルインデックスとを有するゲート遅延時間テーブルを準備し、ゲート遅延時間テーブルに基づいて回路シミュレーションを行うことにより、入力信号用テーブルインデックスの各傾き値と負荷容量用テーブルインデックスの各出力負荷容量値とに対するセルのゲート遅延時間を求めてタイミングライブラリを作成するタイミングライブラリ作成方法であって、ゲート遅延時間テーブルは、それぞれ異なる複数の傾き値からなる入力信号用テーブルインデックスを複数個、またはそれぞれ異なる複数の出力負荷容量値からなる負荷容量用テーブルインデックスを複数個有することを特徴とする。
【００１６】
この請求項２の発明は、セルの入力信号波形の傾き値と出力負荷容量値に対するゲート遅延時間テーブルのタイミングライブラリ表現において、入力信号波形の傾きまたは出力負荷容量値、どちらか一方のテーブルインデックスを複数個持つタイミングライブラリ記述を備えており、ゲート遅延時間テーブルを細かくしたい区間における入力信号波形の傾き値または出力負荷容量値のどちらか一方のテーブルインデックスを細かくしたゲート遅延時間テーブルを持つことができ、タイミングライブラリ作成のためのシミュレーション時間を短縮し、タイミングライブラリ作成時間の大幅な削減を可能とするものである。
【００１７】
本発明の請求項３記載のタイミングライブラリ作成方法は、請求項２記載のタイミングライブラリ作成方法において、ゲート遅延時間テーブルは、１個の入力信号用テーブルインデックスと、それぞれ入力信号用テーブルインデックスの各傾き値に対応する複数個の負荷容量用テーブルインデックスとを有することを特徴とする。
【００１８】
この請求項３の発明によれば、ゲート遅延時間テーブルを細かくしたい区間における出力負荷容量値のテーブルインデックスを細かくしたゲート遅延時間テーブルを持つことができ、タイミングライブラリ作成のためのシミュレーション時間を短縮し、タイミングライブラリ作成時間の大幅な削減を可能とするものである。
【００１９】
本発明の請求項４記載のタイミングライブラリ作成方法は、請求項２記載のタイミングライブラリ作成方法において、ゲート遅延時間テーブルは、１個の負荷容量用テーブルインデックスと、それぞれ負荷容量用テーブルインデックスの各出力負荷容量値に対応する複数個の入力信号用テーブルインデックスとを有することを特徴とする。
【００２０】
この請求項４の発明によれば、ゲート遅延時間テーブルを細かくしたい区間における入力信号波形の傾き値のテーブルインデックスを細かくしたゲート遅延時間テーブルを持つことができ、タイミングライブラリ作成のためのシミュレーション時間を短縮し、タイミングライブラリ作成時間の大幅な削減を可能とするものである。
【００２１】
本発明の請求項５記載のタイミングライブラリ作成方法は、請求項１記載のタイミングライブラリ作成方法において、さらに、第１のゲート遅延時間テーブルは、第１の入力信号用テーブルインデックスとは異なる複数の傾き値からなる第３の入力信号用テーブルインデックスを有するか、または、第１の負荷容量用テーブルインデックスとは異なる複数の出力負荷容量値からなる第３の負荷容量用テーブルインデックスを有するものである。なお、第３の入力信号用テーブルインデックス、第３の負荷容量用テーブルインデックスは複数あっても構わない。
【００２２】
先の請求項１の発明によると、階層構造によってゲート遅延時間テーブルを一部の区間のみ細かく記述することが可能となる。しかし、複数個の階層構造で持つゲート遅延時間テーブルに重複したゲート遅延時間テーブルポイントが存在するため、タイミングライブラリ作成のための余分なシミュレーション時間が生じる。そこで、請求項５の発明では、セルの入力信号波形の傾き値と出力負荷容量値に対するゲート遅延時間テーブルのタイミングライブラリ表現において、ゲート遅延時間テーブルを複数個持つタイミングライブラリ記述とゲート遅延時間テーブルを階層構造で持つタイミングライブラリ記述に加え、さらに入力信号波形の傾き値と出力負荷容量値のどちらか一方のテーブルインデックスを複数個持つタイミングライブラリ記述を備えることにより、ゲート遅延時間テーブルを細かくしたい区間のゲート遅延時間テーブルを階層構造で複数個持ち、複数個の階層構造で持つゲート遅延時間テーブルにおけるゲート遅延時間テーブルポイントの重複を避け、一部の区間のみゲート遅延時間テーブルを細かくしたタイミングライブラリ作成のためのシミュレーション時間をより短縮し、タイミングライブラリ作成時間のより大幅な削減を可能とするものである。
【００２３】
【発明の実施の形態】
以下、本発明の各実施形態について図面を参照しながら説明する。
【００２４】
（第１の実施形態）
図１は本発明の第１の実施形態におけるタイミングライブラリ表現の概念図を示すものである。図１において、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８は論理セルの入力端子に入力する信号波形の傾きであり、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７、Ｃ８は論理セルの出力端子に接続される負荷容量値であり、Ｔｐｄ１、Ｔｐｄ２、Ｔｐｄ３、Ｔｐｄ４、Ｔｐｄ５、Ｔｐｄ６、Ｔｐｄ７、Ｔｐｄ８、Ｔｐｄ９、Ｔｐｄ１０、Ｔｐｄ１１、Ｔｐｄ１２、Ｔｐｄ１３、Ｔｐｄ１４、Ｔｐｄ１５、Ｔｐｄ１６、Ｔｐｄ１７、Ｔｐｄ１８、Ｔｐｄ１９、Ｔｐｄ２０、Ｔｐｄ２１、Ｔｐｄ２２、Ｔｐｄ２３、Ｔｐｄ２４、Ｔｐｄ２５、Ｔｐｄ２６、Ｔｐｄ２７、Ｔｐｄ２８、Ｔｐｄ２９、Ｔｐｄ３０、Ｔｐｄ３１、Ｔｐｄ３２はゲート遅延時間である。
【００２５】
ここでは、一つの例として、入力波形の傾きＳ３、Ｓ４と負荷容量Ｃ３、Ｃ４区間のゲート遅延時間テーブルを細かくした場合について説明する。
【００２６】
ゲート遅延時間テーブルの細かくしたい入力波形の傾きＳ３、Ｓ４と負荷容量値Ｃ３、Ｃ４区間について、入力波形の傾きＳ５、Ｓ６、Ｓ７、Ｓ８と負荷容量Ｃ５、Ｃ６、Ｃ７、Ｃ８の階層構造のゲート遅延時間テーブルを作成することにより、入力波形の傾きＳ３、Ｓ４と負荷容量Ｃ３、Ｃ４区間についてのみゲート遅延時間テーブルを細かくしたタイミングライブラリの記述が可能となり、一部の区間のみゲート遅延時間テーブルを細かくし高精度な遅延計算を可能にするタイミングライブラリ作成のためのシミュレーション時間を短縮し、タイミングライブラリ作成時間の大幅な削減を可能とするものである。
【００２７】
（第２の実施形態）
図２は本発明の第２の実施形態におけるタイミングライブラリ表現の概念図を示すものである。図２において、Ｓ１、Ｓ２、Ｓ３、Ｓ４は論理セルの入力端子に入力する信号波形の傾きであり、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７、Ｃ８、Ｃ９、Ｃ１０、Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５、Ｃ１６、Ｃ１７、Ｃ１８、Ｃ１９は論理セルの出力端子に接続される負荷容量値であり、Ｔｐｄ１、Ｔｐｄ２、Ｔｐｄ３、Ｔｐｄ４、Ｔｐｄ５、Ｔｐｄ６、Ｔｐｄ７、Ｔｐｄ８、Ｔｐｄ９、Ｔｐｄ１０、Ｔｐｄ１１、Ｔｐｄ１２、Ｔｐｄ１３、Ｔｐｄ１４、Ｔｐｄ１５、Ｔｐｄ１６、Ｔｐｄ１７、Ｔｐｄ１８、Ｔｐｄ１９はゲート遅延時間である。
【００２８】
ここでは、一つの例として、入力波形の傾きＳ３、Ｓ４と負荷容量値Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１７、Ｃ１８、Ｃ１９区間のゲート遅延時間テーブルを細かくした場合について説明する。
【００２９】
この例では、入力波形の傾きのテーブルインデックスの各値に対して、異なったそれぞれの負荷容量値のテーブルインデックスを持たせている。すなわち、入力波形の傾きＳ１に対して、負荷容量値Ｃ１、Ｃ２、Ｃ３、Ｃ４のテーブルインデックスを持たせ、入力波形の傾きＳ２に対して、負荷容量値Ｃ５、Ｃ６、Ｃ７のテーブルインデックスを持たせ、入力波形の傾きＳ３に対して、負荷容量値Ｃ８、Ｃ９、Ｃ１０、Ｃ１１、Ｃ１２、Ｃ１３のテーブルインデックスを持たせ、入力波形の傾きＳ４に対して負荷容量値Ｃ１４、Ｃ１５、Ｃ１６、Ｃ１７、Ｃ１８、Ｃ１９のテーブルインデックスを持たせている。これにより、入力波形の傾きＳ３、Ｓ４と負荷容量値Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１７、Ｃ１８、Ｃ１９区間についてゲート遅延時間テーブルを細かくしたタイミングライブラリの記述が可能となり、一部の区間のみゲート遅延時間テーブルを細かくし高精度な遅延計算を可能にするタイミングライブラリ作成のためのシミュレーション時間を短縮し、タイミングライブラリ作成時間の大幅な削減を可能とするものである。また、この図２の例のように、入力波形の傾きＳ２におけるゲート遅延時間テーブル作成ポイントを入力波形の傾きＳ１におけるゲート遅延時間テーブル作成ポイントよりも少なくすることもできる。
【００３０】
なお、上記の例では、入力波形の傾きのテーブルインデックスの各値に対して、異なったそれぞれの負荷容量値のテーブルインデックスを持たせているが、負荷容量値のテーブルインデックスの各値に対して、異なったそれぞれの入力波形の傾きのテーブルインデックスを持たせるようにしても構わない。
【００３１】
（第３の実施形態）
図３は本発明の第３の実施形態におけるタイミングライブラリ表現の概念図を示すものである。図３において、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８は論理セルの入力端子に入力する信号波形の傾きであり、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７、Ｃ８は論理セルの出力端子に接続される負荷容量値であり、Ｔｐｄ１、Ｔｐｄ２、Ｔｐｄ３、Ｔｐｄ４、Ｔｐｄ５、Ｔｐｄ６、Ｔｐｄ７、Ｔｐｄ８、Ｔｐｄ９、Ｔｐｄ１０、Ｔｐｄ１１、Ｔｐｄ１２、Ｔｐｄ１３、Ｔｐｄ１４、Ｔｐｄ１５、Ｔｐｄ１６、Ｔｐｄ１７、Ｔｐｄ１８、Ｔｐｄ１９、Ｔｐｄ２０、Ｔｐｄ２１、Ｔｐｄ２２、Ｔｐｄ２３、Ｔｐｄ２４、Ｔｐｄ２５、Ｔｐｄ２６、Ｔｐｄ２７、Ｔｐｄ２８はゲート遅延時間である。
【００３２】
ここでは、一つの例として、入力波形の傾きＳ３、Ｓ４と負荷容量値Ｃ３、Ｃ４区間のゲート遅延時間テーブルを細かくした場合について説明する。
【００３３】
ゲート遅延時間テーブルの細かくしたい入力波形の傾きＳ３、Ｓ４と負荷容量値Ｃ３、Ｃ４区間について入力波形の傾きＳ５、Ｓ６、Ｓ７、Ｓ８と負荷容量Ｃ５、Ｃ６、Ｃ７、Ｃ８の階層構造のゲート遅延時間テーブルを作成する。このとき入力波形の傾きＳ３、Ｓ４と負荷容量値Ｃ３、Ｃ４におけるゲート遅延時間と入力波形の傾きＳ５、Ｓ６、Ｓ７、Ｓ８、Ｓ９と負荷容量値Ｃ５、Ｃ６、Ｃ７、Ｃ８、Ｃ９におけるゲート遅延時間で重複したゲート遅延時間テーブルポイントが生じるので、入力波形の傾きＳ３、Ｓ４における負荷容量値のテーブルインデックスを、入力波形の傾きＳ３に対して負荷容量値Ｃ１、Ｃ２、入力波形の傾きＳ４に対して負荷容量値Ｃ１、Ｃ２のテーブルインデックスを持たせることによりゲート遅延時間テーブルポイントの重複を防ぐことができるため、余分なタイミングライブラリ作成のためのシミュレーション時間を削減した一部の区間のみのゲート遅延時間テーブルを細かくしたタイミングライブラリの記述が可能となり、高精度な遅延計算を可能にするタイミングライブラリ作成のためのシミュレーション時間を短縮し、タイミングライブラリ作成時間の大幅な削減を可能とするものである。
【００３４】
なお、上記の例では、ゲート遅延時間テーブルポイントの重複を防ぐために、図３の左側のゲート遅延時間テーブルにおいて負荷容量値のテーブルインデックスを複数持たせるようにしたが、入力波形の傾きのテーブルインデックスを複数持たせるようにしても構わない。
【００３５】
【発明の効果】
本発明は、ゲート遅延時間テーブルを複数個持つタイミングライブラリ記述とゲート遅延時間テーブルを階層構造で持つタイミングライブラリ記述を備えることにより、ゲート遅延時間テーブルを細かくしたい区間のゲート遅延時間テーブルを階層構造で複数個持つことができ、一部の区間のみゲート遅延時間テーブルを細かくしたタイミングライブラリ作成のためのシミュレーション時間を短縮し、タイミングライブラリ作成時間の大幅な削減を可能とするものである。
【００３６】
本発明は、入力信号波形の傾き値または出力負荷容量値、どちらか一方のテーブルインデックスを複数個持つタイミングライブラリ記述を備えることにより、ゲート遅延時間テーブルを細かくしたい区間における入力信号波形の傾き値または出力負荷容量値のどちらか一方のテーブルインデックスを細かくしたゲート遅延時間テーブルを持つことができ、一部の区間のみゲート遅延時間テーブルを細かくしたタイミングライブラリ作成のためのシミュレーション時間を短縮し、タイミングライブラリ作成時間の大幅な削減を可能とするものである。
【００３７】
本発明は、ゲート遅延時間テーブルを複数個持つタイミングライブラリ表現とゲート遅延時間テーブルを階層構造で持つタイミングライブラリ記述と入力信号波形の傾き値と負荷容量値のどちらか一方のテーブルインデックスを複数個持つタイミングライブラリ記述を備えることにより、ゲート遅延時間テーブルを細かくしたい区間のゲート遅延時間テーブルを階層構造で複数個持ち、複数個の階層構造で持つゲート遅延時間テーブルに重複したゲート遅延時間テーブルポイントを複数個のテーブルインデックスで記述することにより、ゲート遅延時間テーブルポイントの重複を避け、一部の区間のみゲート遅延時間テーブルを細かくしたタイミングライブラリ作成のためのシミュレーション時間を短縮し、タイミングライブラリ作成時間の大幅な削減を可能とするものである。
【図面の簡単な説明】
【図１】本発明の第１の実施形態におけるゲート遅延時間テーブルを複数個の階層構造で記述するタイミングライブラリ表現の概念図
【図２】本発明の第２の実施形態における入力波形の傾きと負荷容量のどちらか一方のテーブルインデックスを複数個持つタイミングライブラリ表現の概念図
【図３】本発明の第３の実施形態におけるゲート遅延時間テーブルを複数個の階層構造で記述するタイミングライブラリ表現と入力波形の傾きと負荷容量値のどちらか一方のテーブルインデックスを複数個持つタイミングライブラリ表現を備えたタイミングライブラリ表現の概念図
【図４】従来のタイミングライブラリ表現の概念図
【図５】タイミングライブラリ作成のための回路構成図
【図６】ゲート遅延時間と配線遅延時間を算出する遅延計算ツールのフロー図
【図７】ゲート遅延時間を算出するための回路構成図
【図８】負荷容量に対するゲート遅延時間の推移図
【図９】一部の入力波形と負荷容量の区間におけるゲート遅延時間テーブルを細かくしたタイミングライブラリ表現の概念図
【図１０】従来のタイミングライブラリ表現で一部入力波形と負荷容量の区間におけるゲート遅延時間テーブルを細かくした場合のタイミングライブラリ表現の概念図
【符号の説明】
２１  論理セル
２２  負荷容量
【図１】
2004192117.tif 000003
【図２】
2004192117.tif 000004
【図３】
2004192117.tif 000005
【図４】
2004192117.tif 000006
【図５】
2004192117.tif 000007
【図６】
2004192117.tif 000008
【図７】
2004192117.tif 000009
【図８】
2004192117.tif 000010
【図９】
2004192117.tif 000011
【図１０】
2004192117.tif 000012