(57)【要約】【課題】多層配線構造が形成される半導体装置の層間を接続する接続線を形成するに際して、バリア膜を除去することにより露出する層間絶縁膜に導電材料が拡散することを防止する。【解決手段】本発明によれば、バリア膜を除去することにより露出する層間絶縁膜を、層間接続線又は配線層を形成する導電材料が拡散し難い材料により形成する。露出する領域に導電材料が拡散し難い絶縁膜を形成することにより、その下に形成される絶縁膜に導電材料が拡散することを防止することができ、高信頼性を有する半導体装置を形成することができる。【選択図】図５
2004014967.tif 000002
【特許請求の範囲】
【請求項１】
第一の絶縁膜上に第二の絶縁膜が形成された層間絶縁膜を形成する層間絶縁膜形成工程と、
前記層間絶縁膜に形成された孔にバリア膜を形成するバリア膜形成工程と、
前記孔の開口領域及び底面に形成されたバリア膜を異方性エッチングにより選択的に除去するエッチング工程と、
前記孔に導電材料を充填する充填工程とを有し、
前記導電材料に対する前記第二の絶縁膜のバリア性は、前記第一の絶縁膜のバリア性より高いこと
を特徴とする半導体装置の製造方法。
【請求項２】
前記層間絶縁膜に形成された下側配線層が露出するように前記孔を形成すること
を特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記孔に充填された導電材料の上面を研磨し、前記第二の絶縁膜の上面と面一とすること
を特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記導電材料の上面と、前記第二の絶縁膜の上面とに絶縁膜と配線層とを形成することにより多層配線構造を形成すること
を特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記孔を、前記孔の上側に形成される溝部と一括して形成すること
を特徴とする請求項２記載の半導体装置の製造方法。
【請求項６】
前記孔と前記溝部とに一括して導電材料を充填すること
を特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記孔に形成される層間接続線は、前記下側配線層と前記溝部に形成される上側配線層とを接続すること
を特徴とする請求項６記載の半導体装置。
【請求項８】
前記上側配線層の上面が平坦化されたデュアルダマシン構造を形成すること
を特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記第二の絶縁膜を形成する材料は、ＳｉＣ若しくはＳｉＮであること
を特徴とする請求項１記載の半導体装置の製造方法。
【請求項１０】
前記バリア膜を、物理的気相成長法若しくは化学的気相成長法により形成すること
を特徴とする請求項１記載の半導体装置の製造方法。
【請求項１１】
前記バリア膜を形成する材料は、Ｔａ、ＴａＮ、Ｗ、ＷＮ、Ｔｉ、ＴｉＮ及びＴｉＳｉＮから選択される少なくとも１種以上からなること
を特徴とする請求項１記載の半導体装置の製造方法。
【請求項１２】
前記層間絶縁膜が形成された基板に高周波電圧を印加し、前記孔の開口領域及び底面に形成されたバリア膜を選択的に除去すること
を特徴とする請求項１記載の半導体装置の製造方法。
【請求項１３】
前記孔の開口領域に形成されたバリア膜を前記異方性エッチングにより除去してテーパ部を形成すること
を特徴とする請求項１記載の半導体装置の製造方法。
【請求項１４】
前記テーパ部に前記第二の絶縁膜が露出すること
を特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１５】
前記異方性エッチングは、低圧力ドライエッチングであること
を特徴とする請求項１記載の半導体装置の製造方法。
【請求項１６】
前記低圧力ドライエッチングは、高密度プラズマエッチングであること
を特徴とする請求項１５記載の半導体装置の製造方法。
【請求項１７】
前記高密度プラズマエッチングは、誘導結合型プラズマ、電子サイクロトロン共鳴若しくは磁場を利用した反応性イオンエッチングであること
を特徴とする請求項１６記載の半導体装置の製造方法。
【請求項１８】
前記低圧力ドライエッチングに使用するエッチングガスは、フッ素系ガスであること
を特徴とする請求項１５記載の半導体装置の製造方法。
【請求項１９】
前記フッ素系ガスは、ＮＦ３若しくはＳＦ３であること
を特徴とする請求項１８記載の半導体装置の製造方法。
【請求項２０】
前記導電材料充填工程は、前記バリア膜の表面にシード層を形成するシード層形成工程を有すること
を特徴とする請求項１記載の半導体装置の製造方法。
【請求項２１】
前記導電材料を、前記シード層の表面から成長させて前記孔を充填すること
を特徴とする請求項２０記載の半導体装置の製造方法。
【請求項２２】
前記バリア膜形成工程、前記エッチング工程及びシード層形成工程からなる一連の工程を大気開放することなく行うこと
を特徴とする請求項２０記載の半導体装置の製造方法。
【請求項２３】
第一の絶縁膜上に第二の絶縁膜が形成された層間絶縁膜と、
前記層間絶縁膜に形成された孔の側壁を覆うバリア膜と、
前記孔の開口領域に形成されたバリア膜を選択的に除去して形成されるテーパ部と、
前記孔に導電材料を充填して形成される層間接続線とを有し、
前記第二の絶縁膜のバリア性は、前記第一の絶縁膜のバリア性より高いこと
を特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多層配線構造を有する半導体装置の製造方法及び半導体装置に関する。さらに詳しくは、デュアルダマシン法によって多層配線構造を形成する半導体装置の製造方法及び半導体装置に関する。
【０００２】
【従来の技術】
半導体装置の小型化、高性能化を実現するためのデザインルールの縮小化に伴い、ＬＳＩの配線材料は、アルミニウム合金（Ａｌ合金）から銅（Ｃｕ）に移行されている。従来、多層配線構造を有する半導体装置の配線材料としてアルミニウム（Ａｌ）が多用されてきたが、最近の０．２５μｍルール以下のデザインルールにおいて、信号の伝搬遅延を抑制するためにアルミニウム（Ａｌ）より比抵抗の小さい銅（Ｃｕ）を配線材料として用いる配線プロセスの開発が盛んに行われている。Ｃｕを配線材料に使用すると、低抵抗と高エレクトロマイグレーション耐性とを両立できるという利点がある。
【０００３】
ダマシン法を利用して配線が形成される溝以外に成膜されたＣｕを除去する工程では、層間絶縁膜に予め形成した溝状の配線パターンに金属を埋め込み、化学的機械研磨法（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ；以下ＣＭＰ法）によって余分な金属を除去して配線を形成する方法が広く行われている。ＣＭＰ法は、配線のエッチングが不要となり、平坦化された配線上に形成された層間絶縁膜も自ずと平坦なものとなるので、信頼性の高い多層配線構造を形成することができる特徴を有する。さらに、層間絶縁膜に配線を形成する溝とともに層間接続線が形成されるコンタクトホールを形成し、同時に溝とコンタクトホールに金属を埋め込んで平坦化するデュアルダマシン（ｄｕａｌ　ｄａｍａｓｃｅｎｅ）法では、大幅な配線工程の削減も可能となる。
【０００４】
【発明が解決しようとする課題】
ところで、デュアルダマシン法により配線又は層間接続線を形成するに際しては、コンタクトホールに充填する導電材料が周囲の層間絶縁膜に拡散しないようにバリア膜を形成する。バリア膜は、層間絶縁膜に形成されたコンタクトホールの側壁及び底面を覆うように形成されることからコンタクトホールの底面に露出する下側配線層も覆うことになり、コンタクトホールに導電材料が充填されて形成される層間接続線と、底面に露出する配線層との間の電気抵抗を増大させる。
【０００５】
そこで、コンタクトホールの側壁に形成されたバリア膜を残すように、下側配線層が露出するコンタクトホールの底面のバリア膜を選択的に除去するエッチング方法も検討されているが、コンタクトホールの底面に形成されたバリア膜だけでなくコンタクトホールの開口領域に形成されたバリア膜も除去することになる。従って、コンタクトホールの底面に形成されたバリア膜を十分に除去するためにエッチングを行った場合、コンタクトホールの開口領域のバリア膜が除去されて層間絶縁膜が露出する。このまま、導電材料をコンタクトホールに充填して層間接続線を形成した場合、コンタクトホールの開口領域に露出した層間絶縁膜に導電材料が接することになり、層間絶縁膜に導電材料が拡散することによって層間絶縁膜の絶縁性が十分に確保されない問題が生じる。特に、層間絶縁膜をＳｉＯ２又はＳｉＮなどの絶縁材料により形成した場合、Ｃｕなどの導電材料が層間絶縁膜に拡散し、半導体装置の不具合に繋がる場合もある。
【０００６】
よって、本発明は、上記問題点に鑑みてなされたものであって、多層配線構造が形成される半導体装置の配線層を接続する層間接続線を形成するに際して、層間接続線と配線層との間の電気抵抗を低減するとともに、層間絶縁膜へ導電材料が拡散することを低減することができる半導体装置の製造方法及び半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、第一の絶縁膜上に第二の絶縁膜が形成された層間絶縁膜を形成する層間絶縁膜形成工程と、前記層間絶縁膜に形成された孔にバリア膜を形成するバリア膜形成工程と、前記孔の開口領域及び底面に形成されたバリア膜を異方性エッチングにより選択的に除去するエッチング工程と、前記孔に導電材料を充填する充填工程とを有し、前記導電材料に対する前記第二の絶縁膜のバリア性は、前記第一の絶縁膜のバリア性より高いことを特徴とする。第一の絶縁膜上に、第一の絶縁層のバリア性より高いバリア性を有する第二の絶縁膜を形成することにより、第一の絶縁膜へ導電材料が拡散することを防止することができる。従って、コンタクトホールの底面に形成されたバリア膜を除去して下側配線層を露出させた場合でも、層間絶縁膜の絶縁性が低下することによる半導体装置の不具合を低減することができる。
【０００８】
また、本発明の半導体装置は、第一の絶縁膜上に第二の絶縁膜が形成された層間絶縁膜と、前記層間絶縁膜に形成された孔の側壁を覆うバリア膜と、前記孔の開口領域に形成されたバリア膜を選択的に除去して形成されるテーパ部と、前記孔に導電材料を充填して形成される層間接続線とを有し、前記第二の絶縁膜のバリア性は、前記第一の絶縁膜のバリア性より高いことを特徴とする。バリア膜を介在させることなく層間接続線が下側配線層に接することにより、層間接続線と下側配線層との間の電気抵抗を低減するとともに、層間接続線を構成する導電材料が層間絶縁膜に拡散することを低減することができ、多層配線構造を有する半導体装置の信頼性を高めることができる。
【０００９】
【発明の実施の形態】
以下、本発明の半導体装置の製造方法及び半導体装置について図面を参照しながら説明する。先ず、図１乃至図８を参照しながら、本発明の半導体装置の製造方法の基本的な工程フローについて説明する。図１は、層間絶縁膜１にコンタクトホール３を形成した状態を示す断面図である。尚、本例では、本発明の半導体装置の製造方法の基本的な工程フローを説明するために、多層配線構造を有する半導体装置１０の一部を構成する層間絶縁膜１にコンタクトホール３が形成された領域を抜き出して説明する。
【００１０】
図１に示すように、層間絶縁膜１は、絶縁膜１ａ、１ｂからなり、下側配線層２が埋め込まれた絶縁膜１ａの上面に絶縁膜１ｂを成膜し、下側下側配線層２が露出するように絶縁膜１ｂと絶縁膜１ａとを除去してコンタクトホール３を形成する。絶縁膜１ａは、例えば、ＳｉＯＣなどのように多層配線構造を有する半導体装置に汎用な絶縁材料により形成される。また、ＳｉＯＣに限定されず、例えば、ＳｉＯＣより低い比誘電率を有するＳｉＯＦ又は有機化合物などからなるｌｏｗ−ｋ膜により絶縁膜１ａを形成し、層間絶縁膜１に形成される層間接続線の間の配線間容量を低減することによりＣＲ遅延に起因する信号遅延を低減することもできる。
【００１１】
絶縁膜１ｂは、絶縁材料を絶縁膜１ａ上に成膜して形成される。本例では、ＳｉＮ又はＳｉＣの如き絶縁材料を５０乃至１００ｎｍ程度の膜厚となるように成膜して絶縁膜１ｂを形成する。下側配線層２を比抵抗が比較的小さいＣｕにより形成し、下側配線層２自体の電気抵抗を抑制することが可能となる。さらに、ＳｉＯＦ又は有機化合物の如き比較的低い比誘電率を有する絶縁材料により絶縁膜１ａを形成し、層間接続線の間の配線間容量を低減することと合わせてＣＲ積を小さくすることができ、半導体装置の信号遅延を低減することができる。
【００１２】
次に、図２に示すようにコンタクトホール３にバリア膜４を形成する。バリア膜４は、コンタクトホール３に導電材料を充填して層間接続線を形成するに際し、層間絶縁膜１に導電材料が拡散することを防止するために形成され、物理気相成長法（Ｐｈｙｓｉｃａｌ　Ｖａｐｅｒ　Ｄｅｐｏｓｉｔｉｏｎ；以下ＰＶＤ法）又は化学的気相成長法（Ｃｈｅｍｉｃａｌ　Ｖａｐｅｒ　Ｄｅｐｏｓｉｔｉｏｎ；以下ＣＶＤ法）などの気相成長法によりコンタクトホール３の側壁及び底面全体を覆うように形成される。また、コンタクトホール３の開口領域は、バリア膜４が均一の膜厚に形成されず、コンタクトホール３にバリア膜４がせり出したオーバーハング部５が形成されるとともに、コンタクトホール３の側壁だけでなく、バリア膜４が下側配線層２の露出する表面に延在するバリア膜４ａも形成されることになる。バリア膜４を形成する材料は、Ｔａ、ＴａＮ、Ｗ、ＷＮ、Ｔｉ、ＴｉＮ及びＴｉＳｉＮから選択される１種以上の材料をコンタクトホール３の内壁及び底面に成長させてバリア膜４とすることが好ましく、本例では、バリア膜４の形成を行うチャンバー内に配置されたＤＣマグネトロンスパッタ装置によりＴａＮを成長させ、膜厚が約３０ｎｍになるようにバリア膜４を形成する。バリア膜４を形成するに際し、ＤＣマグネトロンスパッタ装置の電力（ＤＣパワー）、チャンバー内圧力（プロセス圧力）、チャンバー内の雰囲気（プロセスガス）及び基板加熱温度は、例えば、次の条件とされる。
ＤＣパワー：１５ｋＷ
プロセス圧力：０．１Ｐａ
プロセスガス：Ａｒ＝１０ｓｃｃｍ、Ｎ２＝２０ｓｃｃｍ
基板加熱温度：１５０℃
ここで、基板加熱温度は、多層配線構造が形成される半導体装置１０が配置される基板の温度であり、半導体装置１０自身の温度も基板の温度と略同一になるように維持される。
【００１３】
次に、図３（ａ）及び（ｂ）に示すように、オーバーハング部５及び下側配線層２を覆うバリア膜４ａを除去する。図３（ａ）は、エッチング装置の概略構成図であり、本例では、誘導結合型プラズマ法によりオーバーハング部５及びバリア膜４ａを選択的に除去する。チャンバー６内には、上部電極７と下部電極８とが設置されており、上部電極７を介してエッチングガスがチャンバー６内に供給される。下部電極８には、オーバーハング部５を有し後述する工程を経て多層配線構造が形成される半導体装置１０が固定される。また、下部電極８にはＲＦ電源１１が接続され、上部電極７と下部電極８の間に高周波電圧を印加し、エッチングガスを電離して発生する荷電粒子９をオーバーハング部５及びバリア膜４ａに選択的に衝突させて異方性エッチングを行う。ここで、異方性エッチングとは、バリア膜４をできるだけ除去することなくオーバーハング部５及びバリア膜４ａを除去するために、絶縁膜１ａ、１ｂが形成された半導体装置１０に高周波電力を印加してバイアスを発生させ、高密度プラズマ中の荷電粒子９をバリア膜４ａに対して垂直に引き込むエッチングのことである。従って、異方性エッチングは、荷電粒子９の進行方向と垂直な向きに対しては、殆どエッチングしない特徴を有し、バリア膜４を殆ど除去することなく、オーバーハング部５及びバリア膜４ａを選択的に除去することができる。
【００１４】
図３（ｂ）は、半導体装置１０がエッチングされる状態を模式的に示した図である。異方性エッチングに使用されるエッチングガスには、フッ素系ガスが使用され、例えば、ＮＦ２若しくはＳＦ２を用いることができる。エッチングガスにＮＦ２を使用した場合について具体的に説明すると、ＲＦ電源１１により上部電極７と下部電極８の間に高周波電圧を印加し、上部電極７から供給されるＮＦ２ガスが電離されてＦ＊ラジカル９ａとＮＦＸ＋９ｂとからなる高密度プラズマを形成する。このとき、Ｆ＊ラジカル９ａ及びＮＦＸ＋９ｂがコンタクトホール３内に入射する向きは、高周波電圧が印加されている状態では下部電極８の主面と垂直な向きとなり、Ｆ＊ラジカル９ａ及びＮＦＸ＋９ｂが加速されてオーバーハング部５及びバリア膜４ａに衝突する。従って、Ｆ＊ラジカル９ａ及びＮＦｘ＋９ｂが下部電極８の主面に垂直な軌道でコンタクトホール３に侵入し、オーバーハング部５及びバリア膜４ａが選択的にエッチングされることになる。このとき、下部電極８の主面と平行な向きに対しては、殆どエッチングが行われることがないため、バリア膜４は殆ど除去されないことになる。
【００１５】
異方性エッチングとしては、比較的低圧で行われる低圧ドライエッチングが好適であり、誘導結合型プラズマ（Ｉｎｄｕｃｔｉｖｅ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ；以下ＩＣＰ法）、電子サイクロトロン共鳴（Ｅｌｅｃｔｒｏｎ　Ｃｙｃｌｏｔｒｏｎ　Ｒｅｓｏｎａｎｃｅ；以下ＥＣＲ法）若しくは磁気を利用した反応性イオンエッチング（Ｍａｇｎｅｔｉｃ　　ｅｎｈａｎｃｅｄ　Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ；以下ＭＥＲＩＥ法）を用いることができる。本例では、ＩＣＰ法によりオーバーハング部５及びバリア膜４ａをエッチングするに際して、エッチングガス、チャンバー内圧力（プロセス圧力）、プラズマを発生させるときの電力条件（ＩＣＰパワー及び周波数）、半導体装置に印加されるバイアス条件（基板バイアスパワー及び周波数）及び半導体装置が配置されるステージの温度を、例えば下記の条件に設定し、エッチングを行うことができる。
エッチングガス：ＮＦ３
プロセス圧力：１．０Ｐａ
ＩＣＰパワー：５００Ｗ
ＩＣＰ周波数：１３．５６ＭＨｚ
基板バイアスパワー：２００Ｗ
基板バイアス周波数：４ＭＨｚ
ステージ温度：５℃
【００１６】
次に、図４に示すように、下側配線層２が露出するとともに開口領域のバリア膜４を除去されてテーパ部１２が形成された状態を示す。下側配線層２を露出させることにより、後工程において導電材料をコンタクトホール３に充填して層間接続線を形成するに際し、バリア膜４を介在させることなく層間接続線が下側配線層２と電気的に接続されることになる。従って、層間接続線と下側配線層２との間にバリア膜４を介在させた場合に比べて、層間接続線と下側配線層２との接合部における電気抵抗を低減することができる。さらに、テーパ部１２を形成することにより、後工程でコンタクトホール３に導電材料を充填して層間接続線を形成するに際して、バリア膜４とのカバレッジ性が良好な層間接続線を形成することができる。
【００１７】
図５に、テーパ部１２近傍の要部断面図を示す。テーパ部１２は、バリア膜４の一部を除去して形成され、絶縁膜１ｂが露出する。従って、絶縁膜１ａは絶縁膜１ｂにより保護され、露出することがない。絶縁膜１ｂはＣｕなどの導電材料に対して比較的高いバリア性を有するＳｉＮ又はＳｉＣなどで形成されていることから、絶縁膜１ｂが露出した領域にＣｕなどの導電材料が成膜された場合でも、絶縁膜１ｂに導電材料が殆ど拡散することがない。従って、絶縁膜１ａへ導電材料が拡散することを絶縁膜１ｂにより防止することが可能となり、絶縁膜１ａ、１ｂからなる層間絶縁膜の絶縁性を確保することができる。
【００１８】
続いて、図６に、シード層１３が形成された断面図を示す。バリア膜４の表面及び露出させた下側配線層２に、例えば、ＤＣスパッタリング装置を用いたＰＶＤ法によりＣｕを成膜してシード層１３を形成する。シード層１３は、後工程においてＣｕをめっきして層間接続線を形成するに際してのめっき面とされ、例えば次の成膜条件でＣｕをスパッタリングし、約１００ｎｍの膜厚となるように成膜する。
ＤＣパワー：１２ｋＷ
圧力：０．１Ｐａ
成膜温度：−２０℃
プロセスガス：Ａｒ＝０ｓｃｃｍ
【００１９】
また、バリア膜形成工程、エッチング工程及びシード層形成工程の一連の工程を同一チャンバー内で行うことにより、チャンバー外の雰囲気に半導体装置を曝すことがないため半導体装置の劣化を低減することができる。
【００２０】
続いて、シード層１３にＣｕを電解めっきしてコンタクトホール３を充填し、層間接続線を形成する。図７に、層間接続線１４が形成された状態を示す。例えば、ホール径が１μｍ以下の微小なサイズであるコンタクトホール３にＣｕを充填するためには、下記に示すようにめっき厚が１．０μｍ程度になるようにＣｕをめっきして層間接続線１４を形成することができる。
めっき液：硫酸銅系Ｃｕめっき液（ＥＥＪＡ製：Ｍｉｃｒｏｆａｂ　Ｃｕ　２０００シリーズ）
めっき電流値：２．８３Ａ
めっき時間：４分３０秒（めっき厚１．０μｍ狙い）
めっき液温度：１８℃
【００２１】
バリア膜４に形成されたシード層１３は、充填されたＣｕと一体とされて層間接続線１４を形成することになる。また、テーパ部１２に表面に露出する絶縁膜１ｂに層間接続線１４が接することになるが、絶縁膜１ｂを形成するＳｉＣ又はＳｉＮはＣｕなどの導電材料が拡散し難い材料であり、絶縁膜１ｂは、絶縁膜１ｂの下側に形成されている絶縁膜１ａにＣｕが拡散することを防止する。従って、Ｃｕが絶縁膜１ａに拡散することによる絶縁膜１ａの絶縁性の低下を抑制することができ、高信頼性を有する半導体装置を製造することが可能となる。さらに、バリア膜４を介在させることなく下側配線層２に層間接続線１４が接していることから、層間接続線１４により電気的に接続される下側配線層２と層間接続線１４の上側に形成される配線層との間の電気抵抗を低減することができ、信号遅延を低減することができる。
【００２２】
次に、一般的に用いられるＣＭＰ法の技術により、層間接続線１４の上面を研磨装置に配設されたパッドに押付け、パッドと層間接続線１４の上面との間に研磨剤であるスラリーを供給しながら余分なＣｕ及びバリア膜４を除去する。パッドは回転軸を中心として回転しながら、絶縁膜１ｂ上に成膜された余分なＣｕと層間接続線１４の上部のＣｕとを除去し、絶縁膜１ｂの上面と層間接続線１４の上面とが面一となるように平坦化する。例えば、ＣＭＰ法による研磨を次の条件で行うことにより、図８に示すように、層間接続線１４の上面と絶縁膜１ｂの上面とが面一になるように平坦化することができる。
研磨圧力：１００ｇ／ｃｍ２
回転数：３０ｒｐｍ
回転パッド：不織衣と独立泡体の積層体
スラリー：Ｈ２Ｏ２添加（アルミナ含有スラリー）
スラリー流量：１００ｃｃ／ｍｉｎ．
温度：２５〜３０℃
【００２３】
続いて、平坦化された絶縁膜１ｂ及び層間接続線１４の上面を覆うように新たな層間絶縁膜と配線層を形成し、順次多層配線構造を有する半導体装置を形成することができる。多層配線構造を有する半導体装置を形成するに際して、コンタクトホールの開口領域及び底面に形成されたバリア膜を除去することにより、ボイド及びシームなどの欠陥を内在させることなく層間接続線を形成する導電材料をコンタクトホール内に充填することができるとともに、バリア膜を介在させることなく層間の電気的コンタクトが良好な多層配線構造を有する半導体装置を製造することができる。また、コンタクトホール及び配線の微細化と共に、さらに多くの配線層からなる多層配線構造を形成するに際しても、配線層間のコンタクト不良を低減することが可能となる。層間接続線を形成するＣｕなどの導電材料が拡散し易い材料により形成された絶縁膜上に、Ｃｕが拡散することを防止することができる材料で別の絶縁膜を形成することにより層間絶縁膜の絶縁性を確保することができ、高信頼性を有する半導体装置を製造することができる。
【００２４】
次に、本発明の半導体装置の製造方法の別の例について、図９乃至図１４を参照しながら説明する。尚、図９乃至図１４を参照して説明する半導体装置の製造方法は、層間接続線とその上側に形成される配線層とを一括して形成することができるディアルダマシン法に本発明の半導体装置の製造方法を応用した例である。
【００２５】
図９に示すように、層間絶縁膜１１に形成された配線層１３が露出するようにコンタクトホール１５ａを形成する。コンタクトホール１５ａは、後工程において溝部１５ｂに形成される配線層とコンタクトホール１５ａに形成される層間接続線とを一括して形成できるように、溝部１５ｂと連通するように形成されている。コンタクトホール１５ａと溝部１５ｂとを形成するに際しては、絶縁膜１１ａ、１１ｂからなる層間絶縁膜１１の上に絶縁膜１２ａ、１２ｂからなる層間絶縁膜１２を形成した後、配線層１３の上側の層間絶縁膜１２にビアホールを形成し、このビアホール近傍の層間絶縁膜１２をエッチングすることにより溝部１５ｂを形成するとともに、ビアホールの下側の層間絶縁膜１１をエッチングしてコンタクトホール１５ａを形成することができる。溝部１５ｂは配線層を形成できるようにコンタクトホール１５ａより幅広のサイズとされる。また、配線層１３と絶縁膜１１ａとの間にはバリア膜１６が形成されており、配線層１３を形成するＣｕなどの導電材料が絶縁膜１４に拡散することを防止する。
【００２６】
次に、図１０に示すように、コンタクトホール１５ａの側壁及び底面、溝部１５ｂの側壁にバリア膜１６を形成する。バリア膜１６は、ＰＶＤ法やＣＶＤ法などの気相成長法により層間絶縁膜１１、１２及び配線層１３の露出した表面を覆うように形成される。バリア膜１６を形成する材料は、Ｔａ、ＴａＮ、Ｗ、ＷＮ、Ｔｉ、ＴｉＮ及びＴｉＳｉＮから選択される１種以上の材料をコンタクトホール１５ａ及び溝部１５ｂの内側に成長させてバリア膜１６とすることが好ましく、これらの材料により形成されたバリア膜１６は層間絶縁膜１１、１２にＣｕなど導電材料が拡散することを防止する。また、コンタクトホール１５ａの開口領域と溝部１５ｂの開口領域とには、バリア膜１６がせり出したオーバーハング部１７ａ、１７ｂが形成され、後工程で一括してコンタクトホール１５ａ及び溝部１５ｂにＣｕを充填するに際してカバレッジ性が良好な状態でＣｕが充填されることを阻害することになる。
【００２７】
そこで、図１１に示すように、異方性エッチングにより配線層１３を覆うバリア膜１６ａと、オーバーハング部１７ａ、１７ｂを除去する。また、異方性エッチングとしては、比較的低圧で行われる低圧ドライエッチングが好適であり、誘導結合型プラズマ（Ｉｎｄｕｃｔｉｖｅ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ；以下ＩＣＰ法）、電子サイクロトロン共鳴（Ｅｌｅｃｔｒｏｎ　Ｃｙｃｌｏｔｒｏｎ　Ｒｅｓｏｎａｎｃｅ；以下ＥＣＲ法）若しくは磁気を利用した反応性イオンエッチング（Ｍａｇｎｅｔｉｃ　　ｅｎｈａｎｃｅｄ　Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ；以下ＭＥＲＩＥ法）を用いることができる。
【００２８】
異方性エッチングを行うに際しては、例えばチャンバー内の密閉された空間でＮＦ２などのフッ素系ガスに高周波電圧を印加し、Ｆ＊ラジカル１９ａとＮＦＸ＋１９ｂとからなる高密度プラズマを形成する。ここで、半導体装置の上側に配される上部電極と、下部電極２０との間にＲＦ電源２１から高周波電圧を印加することにより、Ｆ＊ラジカル１９ａ及びＮＦＸ＋１９ｂがコンタクトホール１５ａ及び溝部１５ｂに入射する。高周波電圧が印加されている状態では下部電極２０の主面と垂直な向きにＦ＊ラジカル１９ａ及びＮＦＸ＋１９ｂが加速されてオーバーハング部１７ａ、１７ｂ及び配線層１３を覆うバリア膜１６ａに衝突し、図１２に示すように、オーバーハング部１７ａ、１７ｂを除去してテーパ部１８ａ、１８ｂを形成するとともに、バリア膜１６ａが選択的にエッチングされて下側配線層１３が露出する。このとき、下部電極２０の主面と平行な向きに対しては、殆どエッチングが行われることがないため、コンタクトホール１５ａ及び溝部１５ｂの側壁に形成されたバリア膜１６は殆ど除去されないことになる。
【００２９】
次に、コンタクトホール１５ａ及び溝部１５ｂの側壁及び配線層１３の上面にＣｕを成膜してシード層を形成し、このシード層をめっき面とするＣｕめっきを行うことにより、図１３に示すようにコンタクトホール１５ａ及び溝部１５ｂにＣｕを充填し、導電部２５を形成する。ここで、テーパ部１８ａ、１８ｂにそれぞれ露出する絶縁膜１１ｂ、１２ｂに導電部２５が接することになるが、絶縁膜１１ｂ、１２ｂはそれぞれＳｉＣ又はＳｉＮなどにより形成されているため、導電部２５を形成するＣｕが絶縁膜１１ｂ、１２ｂに殆ど拡散することがない。従って、絶縁膜１１ａ、１２ａにＣｕが拡散することを防止することができる。
【００３０】
さらに、導電部２５の上面をＣＭＰ法などの平坦化技術により平坦化し、図１４に示すように、層間接続線と上側配線層とが一括して形成されてなる導電部２５の上面が絶縁膜１２ｂと面一となるように平坦化されることになる。導電部２５の平坦化された上面にさらに配線層及び層間絶縁膜を形成することにより多層配線構造を有する半導体装置を形成することができる。導電部２５は、配線層１３とバリア膜を介在させることなく接することにより、バリア膜による電気抵抗の増加を招くことがない。さらに、テーパ部１８ａ、１８ｂから絶縁膜１１ａ、１２ａにＣｕが拡散することを絶縁膜１１ｂ、１２ｂが防止することができ、層間絶縁膜１１、１２の絶縁性を確保することができる。よって、配線層と層間接続線とを一括して形成し、且つこれら配線層と層間接続線との間の電気抵抗の増大を低減することができるだけでなく、層間絶縁膜１１、１２の絶縁性が低下することによる半導体装置の不具合を低減することが可能となる。
【００３１】
【発明の効果】
本発明の半導体装置の製造方法によれば、デュアルダマシン法により多層構造を有する半導体装置を形成するに際して、バリア膜形成後、異方性エッチングにより層間絶縁膜に形成された配線層の表面を露出させることによりバリア膜を介在させることなく配線層と層間接続線とを接続することができる。従って、配線層と層間接続線との間の電気抵抗の増大を低減することができ、多層配線構造を有する半導体装置の信号遅延を低減することが可能となる。
【００３２】
また、コンタクトホールの開口領域のバリア膜によるオーバーハングを除去することにより、コンタクトホールの開口領域にバリア膜が選択的に除去されたテーパ部を形成し、その後のシード層形成工程においてＣｕ膜のオーバーハングを低減することができる。よって、続くコンタクトホールにＣｕを充填する充填工程において、コンタクトホール内にボイド及びシームなどの欠陥を殆ど内在することなくＣｕを充填することが可能となり、コンタクト性が良好な層間接続線を形成することができる。特に、配線及び層間接続線の更なる微細化に対しても、Ｃｕの如き導電材料をカバレッジ性が良好な状態になるようにコンタクトホール及び配線溝に充填することができる。
【００３３】
さらに、層間絶縁膜の上部に、層間接続線及び配線層を形成する導電材料が拡散し難い材料により絶縁膜を形成しておくことにより、導電材料が層間絶縁膜に拡散することを防止することができ、層間絶縁膜の絶縁性が確保された高品質の半導体装置を製造することができる。また、本発明の半導体装置の製造方法をデュアルダマシン法に応用することにより、製造工程が簡略化でき、且つ高品質の多層配線構造を有する半導体装置を製造することが可能となる。
【００３４】
また、本発明の半導体装置によれば、信号遅延が低減されるとともに配線層間を絶縁する層間絶縁膜の絶縁性が確保することができ、高い信頼性を有する多層配線構造が形成された半導体装置を提供することが可能となる。
【図面の簡単な説明】
【図１】コンタクトホールが形成された状態を示す断面図である。
【図２】コンタクトホールにバリア膜が形成された状態を示す断面図である。
【図３】エッチング工程を説明する図であって、（ａ）エッチング装置の概略構成図、（ｂ）はエッチング工程を模式的に示した図である。
【図４】テーパ部が形成された状態を示す断面図である。
【図５】テーパ部近傍の構造を説明する要部断面図である。
【図６】シード層が形成された状態を示す断面図である。
【図７】コンタクトホールにＣｕが充填された状態を示す断面図である。
【図８】ＣＭＰ法により余分なバリア膜とＣｕが除去された状態を示す断面図である。
【図９】溝部とコンタクトホールとが形成された状態を示す断面図である。
【図１０】シード層が形成された状態を示す断面図である。
【図１１】エッチング工程を模式的に示した図である。
【図１２】テーパ部が形成された状態を示す断面図である。
【図１３】溝部とコンタクトホールとにＣｕが充填された状態を示す断面図である。
【図１４】ＣＭＰ法により余分なバリア膜とＣｕが除去された状態を示す断面図である。
【符号の説明】
１、１１、１２　層間絶縁膜、１ａ、１ｂ、１１ａ、１１ｂ、１２ａ、１２ｂ　絶縁膜、２、１３配線層、３コンタクトホール、４、４ａバリア膜、５、１７ａオーバーハング部、６チャンバー、７上部電極、８、２０下部電極、９荷電粒子、９ａ、１９ａ　ラジカル、１０半導体装置、１２、１８ａテーパ部、１５ａ　コンタクトホール、１５ｂ　溝部、１６、１６ａバリア膜、２１電源、２５導電部
【図１】
2004014967.tif 000003
【図２】
2004014967.tif 000004
【図３】
2004014967.tif 000005
【図４】
2004014967.tif 000006
【図５】
2004014967.tif 000007
【図６】
2004014967.tif 000008
【図７】
2004014967.tif 000009
【図８】
2004014967.tif 000010
【図９】
2004014967.tif 000011
【図１０】
2004014967.tif 000012
【図１１】
2004014967.tif 000013
【図１２】
2004014967.tif 000014
【図１３】
2004014967.tif 000015
【図１４】
2004014967.tif 000016