(57)【要約】【課題】サージ電圧がゲート電極に印加された場合にも、高い破壊耐量を持つ絶縁ゲート型電界効果トランジスタを提供する。【解決手段】ゲート酸化膜２ｇ上に形成されるゲート電極３ｇと、フィールド酸化膜２ｆ上に形成されるゲート電極配線３ｆとを有する絶縁ゲート型電界効果トランジスタであって、ゲート酸化膜２ｇとフィールド酸化膜２ｆの境界Ｂ−Ｂを挟んだゲート電極３ｇとゲート電極配線３ｆの連結部である引き込み部Ｇｈにおいて、ゲート電極配線３ｆ側の抵抗Ｒｆが、ゲート電極３ｇ側の抵抗Ｒｇより高く設定される。【選択図】        図２
2004259981.tif 000002
【特許請求の範囲】
【請求項１】
ゲート酸化膜上に形成されるゲート電極と、フィールド酸化膜上に形成されるゲート電極配線とを有する絶縁ゲート型電界効果トランジスタであって、
前記ゲート酸化膜とフィールド酸化膜の境界を挟んだ前記ゲート電極とゲート電極配線の連結部である引き込み部において、
前記ゲート電極配線側の抵抗が、前記ゲート電極側の抵抗より高く設定されることを特徴とする絶縁ゲート型電界効果トランジスタ。
【請求項２】
前記ゲート電極およびゲート電極配線が、不純物を含有するポリシリコン膜からなり、
前記引き込み部における前記ゲート電極配線側において、部分的に、前記ゲート電極配線の不純物濃度より低い不純物濃度を有する低濃度領域が形成されることを特徴とする請求項１に記載の絶縁ゲート型電界効果トランジスタ。
【請求項３】
前記低濃度領域が、前記引き込み部におけるゲート電極配線の幅方向で２個以上に分割され、前記引き込み部におけるゲート電極配線に沿って配置されることを特徴とする請求項２に記載の絶縁ゲート型電界効果トランジスタ。
【請求項４】
前記引き込み部におけるゲート電極配線の幅方向において、前記低濃度領域により分断されて形成される両端の電流経路の幅が、前記低濃度領域により分断されて形成される中央の電流経路の幅より広く設定されることを特徴とする請求項３に記載の絶縁ゲート型電界効果トランジスタ。
【請求項５】
前記ゲート電極配線が、直線部分と曲線部分が組み合わされて前記ゲート電極を取り囲むように配置される環状部と、前記引き込み部とが連結されてなり、
前記環状部には、上層配線と接触するコンタクト部が配置され、
前記環状部の曲線部分に連結される引き込み部の前記分割された低濃度領域のいずれかが、前記コンタクト部に掛かるように配置されることを特徴とする請求項３または４に記載の絶縁ゲート型電界効果トランジスタ。
【請求項６】
前記ゲート電極配線が、直線部分と曲線部分が組み合わされて前記ゲート電極を取り囲むように配置される環状部と、前記引き込み部とが連結されてなり、
前記環状部には、上層配線と接触するコンタクト部が配置され、
前記環状部の曲線部分に、当該環状部の内側の端部から前記コンタクト部に掛かるように前記低濃度領域が配置されることを特徴とする請求項２乃至４のいずれか１項に記載の絶縁ゲート型電界効果トランジスタ。
【請求項７】
前記引き込み部における前記ゲート電極配線幅が、前記引き込み部における前記ゲート電極幅より狭く設定されることを特徴とする請求項１に記載の絶縁ゲート型電界効果トランジスタ。
【請求項８】
前記引き込み部における前記ゲート電極配線厚さが、前記引き込み部における前記ゲート電極厚さより薄く設定されることを特徴とする請求項１に記載の絶縁ゲート型電界効果トランジスタ。
【請求項９】
前記ゲート電極およびゲート電極配線が、不純物を含有するポリシリコン膜からなり、
前記引き込み部における前記ゲート電極配線側の不純物濃度が、前記引き込み部における前記ゲート電極側の不純物濃度より低く設定されることを特徴とする請求項１に記載の絶縁ゲート型電界効果トランジスタ。
【請求項１０】
前記絶縁ゲート型電界効果トランジスタが、半導体基板の主面側に形成される複数個の第１導電型のウェル領域と、
当該ウェル領域内に形成される第２導電型のソース領域と、
前記半導体基板の主面上に形成される前記ゲート酸化膜と、
当該ゲート酸化膜を間に挟んで、隣接する前記ウェル領域間において、前記ウェル領域および当該ウェル領域内に形成されるソース領域に掛かるように形成される前記ゲート電極と、
前記ゲート酸化膜に形成された開口部を介して、前記ソース領域と当該ソース領域が形成されるウェル領域に共通して接触するソース電極と、
前記半導体基板の裏面側に形成される第２導電型のドレイン領域と、当該ドレイン領域に接触するドレイン電極とを有することを特徴とする請求項１乃至９のいずれか１項に記載の絶縁ゲート型電界効果トランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、モータ駆動用、インバータ用、電源用及びイグナイタ用等の高耐圧、大電流のパワースイッチング素子として用いる絶縁ゲート型電界効果トランジスタに関する。
【０００２】
【従来の技術】
絶縁ゲート型電界効果トランジスタは、ＭＯＳ型構造を有し、電圧駆動であることからバイポーラトランジスタに比べ駆動電力が小さく、また熱暴走を起こしにくい特徴を持つ。絶縁ゲート型電界効果トランジスタには、例えば、ユニポーラデバイスであるパワーＭＯＳＦＥＴ（ＤＭＯＳ）と、バイポーラデバイスであるＩＧＢＴがある。ＩＧＢＴは、ＤＭＯＳと類似の構造を有するがドレイン領域にｐｎ接合が設けられており、これによって動作時に高抵抗のドレイン領域に導電率変調を起こさせることで、ＤＭＯＳでは不可能な高耐圧と低オン抵抗が達成される。
【０００３】
高耐圧、大電流のパワースイッチング素子として用いられる上記の絶縁ゲート型電界効果トランジスタでは、サージ電圧による素子の破壊を防止する必要がある。このようなサージ電圧に対する破壊耐量を向上した絶縁ゲート型電界効果トランジスタが、例えば、特開平７−２４９７６５号公報（特許文献１）に開示されている。
【０００４】
特許文献１に開示された絶縁ゲート型電界効果トランジスタは、ｎ−層からなる半導体基板の主面にソースとゲートが形成され、裏面にドレインが形成されたＩＧＢＴである。主面は、ｐウェル領域とゲート電極の繰り返しパターンからなるセル領域と、セル領域を取り巻くガードリング部と、セル領域とガードリング部の間に形成されるｐ層とからなる。セル領域におけるソース電極は、外周に延在されて、ｐ層に接続される。これによって、サージ電圧が印加された場合にはガードリング部近傍に発生する電流集中がｐ層に接続したソース電極にバイパスされ、サージ電圧に対する破壊耐量が高められている。
【０００５】
【特許文献１】特開平７−２４９７６５公報
【０００６】
【発明が解決しようとする課題】
上記の特許文献１に開示された絶縁ゲート型電界効果トランジスタでは、サージ電圧が印加された場合のガードリング部近傍に発生する電流集中に対して、破壊耐量が高められている。しかしながら、絶縁ゲート型電界効果トランジスタにおいては、サージ電圧がゲート電極に印加される場合も考えられる。この場合には、上記セル領域とガードリング部の間に形成されソース電極に接続されるｐ層は、効果を発揮しない。特に、絶縁ゲート型電界効果トランジスタのゲート酸化膜は、薄くて破壊されやすいため、素子のゲート電極周りにおいても、サージ電圧に対する破壊耐量の向上が必要である。
【０００７】
図９は、特許文献１に開示された絶縁ゲート型電界効果トランジスタのゲート電極の一例で、従来の一般的なゲート電極の構造を示す図である。図９（ａ）は、絶縁ゲート型電界効果トランジスタ１００のゲート電極の端部を拡大した平面模式図で、図９（ｂ）は、図９（ａ）における一点差線Ａ−Ａでの断面図である。
【０００８】
図９（ｂ）において、符号１はシリコン（Ｓｉ）からなる半導体基板であり、半導体基板１内には絶縁ゲート型電界効果トランジスタ１００の構成要素であるソース領域やドレイン領域等の拡散領域が形成されるが、簡単化のために図示は省略している。
【０００９】
図９（ａ），（ｂ）において、符号２ｇは薄いゲート酸化膜であり、また符号２ｆはフィールド酸化膜で、一点差線のＢ−Ｂがゲート酸化膜２ｇとフィールド酸化膜２ｆの境界を示している。符号３の点で塗りつぶした部分は、不純物を高濃度に含有する高導電性のポリシリコン膜である。このポリシリコン膜３により、ゲート酸化膜２ｇ上に形成されるゲート電極３ｇと、フィールド酸化膜上に形成されるゲート電極配線３ｆとが一体的に形成されている。絶縁ゲート型電界効果トランジスタ１００では、図９（ａ），（ｂ）に示す一点差線Ｂ−Ｂの左側が、トランジスタのゲート、ソースおよびドレインが形成されるセル領域となる。
【００１０】
図９（ｂ）において、符号４は層間絶縁膜であり、この層間絶縁膜４上に、アルミニウム（Ａｌ）からなるソース電極５ｓと、ゲート金属配線５ｇが形成されている。尚、図９（ａ）では簡単化のためにソース電極５ｓとゲート金属配線５ｇの図示を省略しているが、点線で示した符号５ｓｃがソース電極５ｓのソース領域コンタクト部であり、破線で示した符号５ｇｃがゲート金属配線５ｇのゲート電極配線コンタクト部である。
【００１１】
図９（ａ）において、符号Ｇｈの両端矢印で示した部分はゲート電極３ｇの引き込み部で、ゲート酸化膜２ｇとフィールド酸化膜２ｆの境界Ｂ−Ｂを挟んだ、ゲート電極３ｇとゲート電極配線３ｆの連結部である。
【００１２】
ゲート金属配線５ｇを伝わって図９（ａ），（ｂ）の絶縁ゲート型電界効果トランジスタ１００にサージ電圧が印加された場合、引き込み部Ｇｈにおけるゲート電極３ｇ直下のゲート酸化膜２ｇが、最も破壊されやすい。
【００１３】
そこで、本発明は、上記のようにサージ電圧がゲート電極に印加された場合にも、高い破壊耐量を持つ絶縁ゲート型電界効果トランジスタを提供することを目的としている。
【００１４】
【課題を解決するための手段】
請求項１に記載の発明は、ゲート酸化膜上に形成されるゲート電極と、フィールド酸化膜上に形成されるゲート電極配線とを有する絶縁ゲート型電界効果トランジスタであって、前記ゲート酸化膜とフィールド酸化膜の境界を挟んだ前記ゲート電極とゲート電極配線の連結部である引き込み部において、前記ゲート電極配線側の抵抗が、前記ゲート電極側の抵抗より高く設定されることを特徴としている。
【００１５】
引き込み部におけるゲート電極側の線幅とゲート電極配線側の線幅が同じであるとすると、酸化膜を挟んで形成される容量は、ゲート酸化膜がフィールド酸化膜より薄いため、ゲート電極側の容量のほうがゲート電極配線側の容量より大きくなる。一方、上記のように、引き込み部におけるゲート電極配線側の抵抗が、ゲート電極側の抵抗より高く設定される。これによって、引き込み部にサージ電圧が印加された場合、上記の容量と抵抗が組み合わされた引き込み部では、ゲート電極側にかかる電圧のほうが、ゲート電極配線側にかかる電圧より相対的に小さくできる。従って、ゲートにサージ電圧が印加された場合の引き込み部におけるゲート電極直下のゲート酸化膜の破壊が抑制でき、高い破壊耐量を持つ絶縁ゲート型電界効果トランジスタとすることができる。
【００１６】
請求項２に記載の発明は、前記ゲート電極およびゲート電極配線が、不純物を含有するポリシリコン膜からなり、前記引き込み部における前記ゲート電極配線側において、部分的に、前記ゲート電極配線の不純物濃度より低い不純物濃度を有する低濃度領域が形成されることを特徴としている。また、請求項３に記載の発明は、前記低濃度領域が、前記引き込み部におけるゲート電極配線の幅方向で２個以上に分割され、前記引き込み部におけるゲート電極配線に沿って配置されることを特徴としている。
【００１７】
請求項２の発明によれば、引き込み部におけるゲート電極配線側の抵抗をゲート電極側より高く設定する手段として、ゲート電極配線側において部分的に低い不純物濃度を有する低濃度領域を形成する。これによって、上記のように引き込み部にサージ電圧が印加された場合、ゲート電極側にかかる電圧のほうが、ゲート電極配線側にかかる電圧より相対的に小さくなる。また、この低濃度領域はサージ電流の流れを遮る役割を果たすため、単に抵抗値が高く設定されるだけでなく、その配置によりサージ電流の流れを任意に制御することができる。従って、例えば請求項３に記載のように低濃度領域を配置して、ゲート電極に流れ込むサージ電流を細かく制御することで、より高い破壊耐量を持つ絶縁ゲート型電界効果トランジスタとすることができる。
【００１８】
請求項４に記載のように、前記引き込み部におけるゲート電極配線の幅方向において、前記低濃度領域により分断されて形成される両端の電流経路の幅が、前記低濃度領域により分断されて形成される中央の電流経路の幅より広く設定されると好ましい。
【００１９】
一定の線幅を持つ配線では、配線の幅方向における両端部は、中央部に較べて大きな容量効果を持つ。従って、両端の電流経路の幅が中央の電流経路より広くなるように低濃度領域を配置して、大きな容量効果を持つ両端部により多くサージ電流を流すことで、高い破壊耐量を持つ絶縁ゲート型電界効果トランジスタとすることができる。
【００２０】
請求項５と請求項６に記載の発明は、前記ゲート電極配線が、直線部分と曲線部分が組み合わされて前記ゲート電極を取り囲むように配置される環状部と、前記引き込み部とが連結されてなり、前記環状部には、上層配線と接触するコンタクト部が配置される絶縁ゲート型電界効果トランジスタに関する。
【００２１】
請求項５に記載の発明は、前記環状部の曲線部分に連結される引き込み部の前記分割された低濃度領域のいずれかが、前記コンタクト部に掛かるように配置されることを特徴としている。また、請求項６に記載の発明は、前記環状部の曲線部分に、当該環状部の内側の端部から前記コンタクト部に掛かるように前記低濃度領域が配置されることを特徴としている。
【００２２】
直線部分と曲線部分が組み合わされてなるゲート電極配線を持つ絶縁ゲート型電界効果トランジスタにおいては、曲線部分に連結される引き込み部で、サージ電圧による破壊が起き易い。これは、曲線部分に連結される引き込み部に、サージ電流が流れ込み易くなっているためである。従って、請求項５に記載のように、分割された低濃度領域をコンタクト部に掛かるように配置することで、曲線部分に連結される引き込み部に流れ込むサージ電流の流れ方向を、直線部分に連結される引き込み部と同じに整えることができる。また、請求項６に記載のように、環状部の曲線部分の内側端部からコンタクト部に掛かるように低濃度領域を配置することで、曲線部分の引き込み部におけるサージ電流の流れ方向を、さらに直線部分と同様にすることができる。従って、これにより、直線部分と曲線部分が組み合わされてなるゲート電極配線を持つ絶縁ゲート型電界効果トランジスタにおいても、高い破壊耐量を持たせることができる。
【００２３】
請求項７に記載の発明は、前記引き込み部における前記ゲート電極配線幅が、前記引き込み部における前記ゲート電極幅より狭く設定されることを特徴としている。また、請求項８に記載の発明は、前記引き込み部における前記ゲート電極配線厚さが、前記引き込み部における前記ゲート電極厚さより薄く設定されることを特徴としている。
【００２４】
引き込み部におけるゲート電極やゲート電極配線の線幅や厚さを上記のように設定することで、ゲート電極配線側の抵抗をゲート電極側より高く設定することができる。従って、これによっても、引き込み部にサージ電圧が印加された場合、ゲート電極側にかかる電圧のほうがゲート電極配線側にかかる電圧より相対的に小さくなり、ゲートにサージ電圧が印加された場合の引き込み部におけるゲート電極直下のゲート酸化膜の破壊が抑制できる。
【００２５】
請求項９に記載の発明は、前記ゲート電極およびゲート電極配線が、不純物を含有するポリシリコン膜からなり、前記引き込み部における前記ゲート電極配線側の不純物濃度が、前記引き込み部における前記ゲート電極側の不純物濃度より低く設定されることを特徴としている。
【００２６】
これによれば、不純物濃度により、ゲート電極配線側の抵抗がゲート電極側の抵抗より高くなるように任意の抵抗値に設定することができる。従って、これによっても、引き込み部にサージ電圧が印加された場合、ゲート電極側にかかる電圧のほうがゲート電極配線側にかかる電圧より相対的に小さくなり、ゲートにサージ電圧が印加された場合の引き込み部におけるゲート電極直下のゲート酸化膜の破壊が抑制できる。また、この場合には引き込み部におけるゲート電極側とゲート電極配線側の線幅や厚さを変える必要がなく、回路設計が容易であり、抵抗値設定の自由度も大きい。
【００２７】
請求項１０に記載のように、本発明は、半導体基板の主面側に形成される複数個の第１導電型のウェル領域と、当該ウェル領域内に形成される第２導電型のソース領域と、前記半導体基板の主面上に形成される前記ゲート酸化膜と、当該ゲート酸化膜を間に挟んで、隣接する前記ウェル領域間において、前記ウェル領域および当該ウェル領域内に形成されるソース領域に掛かるように形成される前記ゲート電極と、前記ゲート酸化膜に形成された開口部を介して、前記ソース領域と当該ソース領域が形成されるウェル領域に共通して接触するソース電極と、前記半導体基板の裏面側に形成される第２導電型のドレイン領域と、当該ドレイン領域に接触するドレイン電極とを有する絶縁ゲート型電界効果トランジスタに好適である。
【００２８】
上記の構造を持つ絶縁ゲート型電界効果トランジスタは、大電流のパワースイッチング素子として用いられるが、このような素子においては、電流を分散させるため、前記の引き込み部が多数形成されている。この多数形成された引き込み部において、前記した本発明を適用することで、サージ電流を均等に分散させることができる。従って、大電流のパワースイッチング素子として用いられ、サージ電圧がゲート電極に印加された場合にも、高い破壊耐量を持つ絶縁ゲート型電界効果トランジスタとすることができる。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態を、図に基づいて説明する。
【００３０】
図１（ａ）は、本発明の絶縁ゲート型電界効果トランジスタ１０１の平面模式図であり、図１（ｂ）は、図１（ａ）における一点差線Ｃ−Ｃの断面模式図である。尚、図１（ａ），（ｂ）において、図９（ａ），（ｂ）に示した従来の絶縁ゲート型電界効果トランジスタ１００と同様の部分については、同じ符号をつけた。
【００３１】
図１（ａ）において、実線で囲われた符号５ｓで示す部分がソース電極であり、実線で囲われた符号５ｇで示す部分がゲート金属配線である。また、図中の一点差線Ｂが、図９（ａ），（ｂ）のゲート酸化膜２ｇとフィールド酸化膜２ｆの境界Ｂ−Ｂに対応しており、一点差線Ｂの内側が図１（ａ）の絶縁ゲート型電界効果トランジスタ１０１のセル領域となる。
【００３２】
図１（ｂ）のセル領域の断面図に示すように、絶縁ゲート型電界効果トランジスタ１０１では、シリコン（Ｓｉ）基板からなるｐ＋型の第１半導体層１０上に、Ｓｉからなるｎ−型の第２半導体層１１が形成されている。第１半導体層１０はドレイン領域であり、第１半導体層１０と第２半導体層１１からなる半導体基板１の裏面側に、ドレイン電極１３が形成されている。半導体基板１の主面側には、複数個のｐ型のウェル領域１２が形成される。また、ｐ型のウェル領域１２内にはｎ＋型のソース領域１３が形成されている。
【００３３】
符号２ｇで示す部分は、半導体基板１の主面上に形成されたゲート酸化膜である。ゲート電極３ｇは、ゲート酸化膜２を間に挟んで、隣接するウェル領域１２間において、隣接するウェル領域１２およびその中のソース領域１３に掛かるように形成されている。符号４で示す部分は層間絶縁膜で、層間絶縁膜４およびゲート酸化膜２ｇに形成された開口部を介して、ソース電極５ｓが、ソース領域１３とウェル領域１２に共通して接触し、ソース領域コンタクト部５ｓｃが形成される。
【００３４】
図１（ａ）の平面図においては、ソース領域コンタクト部５ｓｃを点線で示してある。図のように、ソース領域コンタクト部５ｓｃはストライプ形状で、図１（ｂ）に示すｐ型のウェル領域１２およびｎ＋型のソース領域１３とともに、所定の間隔で繰り返し配置することによりセル領域が形成されている。
【００３５】
図１（ａ）の絶縁ゲート型電界効果トランジスタ１０１では、ソース電極５ｓがセル領域の全面を覆うように形成されている。ゲート金属配線５ｇは、直線部分と曲線部分が組み合わされて環状に形成され、ほぼ方形をなすソース電極５ｓを取り囲むように配置されている。ゲート金属配線５ｇ内にある破線で示した部分はゲート電極配線コンタクト部５ｇｃで、図９（ａ），（ｂ）で示したように、ゲート金属配線５ｇがゲート電極配線に接触する部分である。尚、図１（ａ）においては、ポリシリコンからなるゲート電極およびゲート電極配線は、簡単化のために図示されていない。
【００３６】
図２（ａ）は、図１（ａ）における一点差線Ｄで囲った部分を拡大した平面模式図で、図２（ｂ）は、図２（ａ）における一点差線Ｆ−Ｆでの断面模式図である。本実施形態の絶縁ゲート型電界効果トランジスタ１０１を示す図２（ａ）と図２（ｂ）は、それぞれ、従来の絶縁ゲート型電界効果トランジスタ１００を示す図９（ａ）と図９（ｂ）に対比される図である。尚、図２（ａ），（ｂ）において、図９（ａ），（ｂ）に示した従来の絶縁ゲート型電界効果トランジスタ１００と同様の部分については同じ符号をつけてあり、それらの説明は省略する。また、図２（ｂ）においても、半導体基板１内に形成される絶縁ゲート型電界効果トランジスタ１０１の構成要素であるソース領域やドレイン領域等の拡散領域は、簡単化のために図示を省略している。
【００３７】
図２（ａ），（ｂ）に示すように、本実施形態の絶縁ゲート型電界効果トランジスタ１０１においては、引き込み部Ｇｈにおけるゲート電極配線３ｆ側において、部分的に、ゲート電極配線３ｆの不純物濃度より低い不純物濃度を有する低濃度領域３０が形成されている。
【００３８】
図３は、引き込み部Ｇｈの等価回路図である。低濃度領域３０の形成により、引き込み部Ｇｈにおけるゲート電極配線３ｆ側の抵抗Ｒｆは、ゲート電極３ｇ側の抵抗Ｒｇより高くなる。一方、酸化膜を挟んで形成される容量は、ゲート酸化膜２ｇがフィールド酸化膜２ｆより薄いため、ゲート電極３ｇ側の容量Ｃｇのほうがゲート電極配線３ｆ側の容量Ｃｆより大きくなる。このような関係にある図３の等価回路においては、引き込み部Ｇｈにサージ電圧が印加された場合、ゲート電極３ｇ側にかかる電圧のほうが、ゲート電極配線３ｆ側にかかる電圧より相対的に小さくできる。また、図９（ａ），（ｂ）に示す従来の絶縁ゲート型電界効果トランジスタ１００の引き込み部と比較すると、低濃度領域３０の形成によりＲｇ＜Ｒｆとなった分だけ、ゲート電極３ｇ側にかかる電圧のほうが、ゲート電極配線３ｆ側にかかる電圧より相対的に小さくできる。これによって、本実施形態の絶縁ゲート型電界効果トランジスタ１０１は、ゲートにサージ電圧が印加された場合の引き込み部Ｇｈにおけるゲート電極３ｇ直下のゲート酸化膜２ｇの破壊が抑制でき、高い破壊耐量を持たせることができる。
【００３９】
また、低濃度領域３０は、図の符号３０ａ〜３０ｃで区別して示したように、引き込み部Ｇｈにおけるゲート電極配線３ｆの幅方向で３個に分割して形成され、引き込み部Ｇｈにおけるゲート電極配線３ｆに沿って配置されている。低濃度領域３０，３０ａ〜３０ｃはサージ電流の流れを遮る役割を果たすため、上記のように単にゲート電極配線３ｆ側の抵抗値を高くするだけでなく、その配置を利用して、サージ電流の流れを任意に制御することができる。
【００４０】
図２（ａ）では、引き込み部Ｇｈにおけるゲート電極配線３ｇの幅方向において、低濃度領域３０ａ〜３０ｃにより分断されて形成される両端の電流経路３ｓの幅Ｗｓが、中央の電流経路３ｃの幅Ｗｃより広く設定されている。一般的に、一定の線幅を持つ配線では、配線の幅方向における両端部は、中央部に較べて大きな容量効果を持つ。従って、両端の電流経路３ｓの幅Ｗｓが中央の電流経路３ｃの幅Ｗｃより広くなるように低濃度領域３０ａ〜３０ｃを配置して、大きな容量効果を持つ両端部により多くサージ電流を流すことで、高い破壊耐量を持たせることができる。このように、低濃度領域３０ａ〜３０ｃの配置を適宜設定してゲート電極３ｇに流れ込むサージ電流を細かく制御することで、より高い破壊耐量を持つ絶縁ゲート型電界効果トランジスタとすることができる。
【００４１】
図４は、図１（ａ）における一点差線Ｅで囲った部分を拡大した平面模式図である。
【００４２】
絶縁ゲート型電界効果トランジスタ１０１では、ゲート電極配線３ｆは、図１（ａ）に示すゲート金属配線５ｇに対応して、直線部分３ｆＳと曲線部分３ｆＲが組み合わされて環状部をなし、ゲート電極３ｇを取り囲むように配置される。環状部には、ゲート金属配線５ｇと接触するゲート電極配線コンタクト部５ｇｃが配置される。
【００４３】
環状部に連結して引き込み部Ｇｈのゲート電極配線が形成されるが、図４に示すように、直線部分３ｆＳに形成される低濃度領域と、曲線部分３ｆＲに形成される低濃度領域とでは、形状および配置を異にしている。図の曲線部分３ｆＲに連結される引き込み部に形成された低濃度領域３０ｄは、ゲート電極配線コンタクト部５ｇｃに掛かるように配置されている。また、曲線部分３ｆＲに形成された低濃度領域３０ｅは、環状部の内側の端部からゲート電極配線コンタクト部５ｇｃに掛かるように配置されている。
【００４４】
直線部分３ｆＳと曲線部分３ｆＲが組み合わされてなるゲート電極配線３ｆを持つ絶縁ゲート型電界効果トランジスタ１０１においては、曲線部分３ｆＲに連結される引き込み部で、サージ電圧による破壊が起き易い。これは、曲線部分３ｆＲに連結される引き込み部に、サージ電流が流れ込み易くなっているためである。このため、ゲート電極配線コンタクト部５ｇｃに掛かるように低濃度領域３０ｄを配置して、曲線部分３ｆＲに連結される引き込み部に流れ込むサージ電流の流れ方向を、直線部分３ｆＳに連結される引き込み部と同じに整えている。また、環状部の曲線部分３ｆＲの内側端部からゲート電極配線コンタクト部５ｇｃに掛かるように低濃度領域３０ｅを配置することで、横からの流れ込みを防止し、曲線部分３ｆＲの引き込み部におけるサージ電流の流れ方向を、さらに直線部分に近づけている。このようにして、図４に示す絶縁ゲート型電界効果トランジスタ１０１においては、直線部分３ｆＳから流れ込むサージ電流と曲線部分３ｆＲから流れ込むサージ電流を均等にし、破壊耐量を高めている。
【００４５】
次に、図２（ｂ）に示す絶縁ゲート型電界効果トランジスタ１０１の製造方法を説明する。
【００４６】
図５（ａ）〜（ｅ）および図６（ａ），（ｂ）は、絶縁ゲート型電界効果トランジスタ１０１の製造方法を示す工程別断面図である。
【００４７】
最初に、図１（ｂ）に示すＳｉ基板からなるｐ＋型の第１半導体層１０上にＳｉからなるｎ−型の第２半導体層１１を形成した半導体基板１を準備する。
【００４８】
次に、図５（ａ）に示すように、半導体基板１上に厚いフィールド酸化膜２ｆを形成する。
【００４９】
次に、図５（ｂ）に示すように、フィールド酸化膜２ｆを所定の形状にパターニングして、半導体基板１を露出する。
【００５０】
図５（ａ），（ｂ）による所定形状のフィールド酸化膜２ｆは、窒化珪素膜をマスクとし、開口部に露出するＳｉ基板を熱酸化する、いわゆるＬＯＣＯＳ法によって形成してもよい。
【００５１】
次に、図５（ｃ）に示すように、露出した半導体基板１を熱酸化してゲート酸化膜２ｇを形成し、図の一点差線のＢ−Ｂが、ゲート酸化膜２ｇとフィールド酸化膜２ｆの境界となる。
【００５２】
次に、図５（ｄ）に示すように、ゲート酸化膜２ｇおよびフィールド酸化膜２ｆ上の全面に、不純物を含有しないもしくは低不純物濃度のポリシリコン膜３ｐを形成し、所定の形状にパターニングする。
【００５３】
その後、図示を省略したが、半導体基板１に不純物をイオン注入して、図１（ｂ）に示すウェル領域１２やソース領域１３等の半導体基板１における内部構造を形成する。
【００５４】
次に、図５（ｅ）に示すように、パターニングされたポリシリコン膜３ｐ上に所定形状のレジストマスク９０を形成し、ポリシリコン膜３ｐにリン（Ｐ）もしくは砒素（Ａｓ）のｎ型不純物をイオン注入する。これによって、ポリシリコン膜３ｐのイオン注入された部分は、不純物を高濃度に含有する高導電性のポリシリコン膜３となり、レジストマスク９０で覆われた部分が低濃度領域３０となる。
【００５５】
次に、図６（ａ）に示すように、全面に層間絶縁膜４を形成した後、配線や電極接続のための開口部４０を形成する。
【００５６】
次に、図６（ｂ）に示すように、層間絶縁膜４上の全面にアルミニウム（Ａｌ）膜を形成した後、所定の形状にパターニングして、ソース電極５ｓと、ゲート金属配線５ｇが形成される。
最後に、半導体基板１の裏面側に、図２（ｂ）に示すドレイン電極１３を形成して、絶縁ゲート型電界効果トランジスタ１０１が完成する。
【００５７】
（他の実施形態）
前記の実施形態においては、低濃度領域を形成して、引き込み部におけるゲート電極配線側の抵抗をゲート電極側の抵抗より高くするとともに、サージ電流の電流経路を制御した絶縁ゲート型電界効果トランジスタであった。サージ電流の電流経路を細かく制御する必要がない場合には、低濃度領域を形成せずに別の方法を用いて、引き込み部におけるゲート電極配線側の抵抗をゲート電極側の抵抗より高く設定してもよい。
【００５８】
図７のゲート電極の端部を拡大した平面模式図に示す絶縁ゲート型電界効果トランジスタ１０２では、引き込み部Ｇｈにおけるゲート電極配線３ｆの幅Ｗｆを、ゲート電極３ｇの幅Ｗｇより小さく設定している。これにより、ゲート電極側の抵抗Ｒｆは、ゲート電極３ｇの抵抗Ｒｇより高くなる。従って、図７の絶縁ゲート型電界効果トランジスタ１０２においても図３の等価回路図と同じ関係が得られ、高い破壊耐量を持つ絶縁ゲート型電界効果トランジスタとすることができる。尚、図７の絶縁ゲート型電界効果トランジスタ１０２では幅を変えているが、引き込み部Ｇｈにおけるゲート電極３ｇとゲート電極配線３ｆの厚さを変えて、ゲート電極側の抵抗Ｒｆをゲート電極３ｇの抵抗Ｒｇより高く設定してもよい。
【００５９】
また、図７のゲート電極配線３ｆの幅Ｗｆを、ゲート電極３ｇの幅Ｗｇより小さく設定した絶縁ゲート型電界効果トランジスタ１０２に、図２（ａ），（ｂ）および図４に示す低濃度領域３０，３０ａ〜３０ｅを追加形成してもよい。この低濃度領域３０，３０ａ〜３０ｅの追加形成によって、前述のように、図７の絶縁ゲート型電界効果トランジスタ１０２について、さらにサージ電流の電流経路を細かく制御することができる。
【００６０】
また、引き込み部におけるゲート電極側とゲート電極配線側の不純物濃度を変えて、ゲート電極側の抵抗Ｒｆをゲート電極３ｇの抵抗Ｒｇより高く設定してもよい。図８に示すように、ゲート電極配線３ｆを覆ってレジストマスク９１を形成してイオン注入することで、ゲート電極３ｇ側とゲート電極配線３ｆ側で不純物濃度の異なる絶縁ゲート型電界効果トランジスタ１０３を製造することができる。このようにして製造される絶縁ゲート型電界効果トランジスタ１０３においても図３の等価回路図と同じ関係が得られ、高い破壊耐量を持つ絶縁ゲート型電界効果トランジスタとすることができる。
【００６１】
さらに、図８の工程の後に図５（ｅ）に示す工程を行なって、ゲート電極側の抵抗Ｒｆをゲート電極３ｇの抵抗Ｒｇより高く設定すると共に、図２（ａ），（ｂ）および図４に示す低濃度領域３０，３０ａ〜３０ｅを追加形成してもよい。この低濃度領域３０，３０ａ〜３０ｅの追加形成によって、前述のように、図８の工程で形成される絶縁ゲート型電界効果トランジスタ１０３について、さらにサージ電流の電流経路を細かく制御することができる。
【図面の簡単な説明】
【図１】（ａ）は、本発明の絶縁ゲート型電界効果トランジスタの平面模式図であり、（ｂ）は、（ａ）における一点差線Ｃ−Ｃの断面模式図である。
【図２】（ａ）は、図１（ａ）における一点差線Ｄで囲った部分を拡大した平面模式図であり、（ｂ）は、（ａ）における一点差線Ｆ−Ｆでの断面模式図である。
【図３】本発明の絶縁ゲート型電界効果トランジスタにおける、引き込み部の等価回路図である。
【図４】図１（ａ）における一点差線Ｅで囲った部分を拡大した平面模式図である。
【図５】（ａ）〜（ｅ）は、本発明の絶縁ゲート型電界効果トランジスタの製造方法を示す工程別断面図である。
【図６】（ａ），（ｂ）は、本発明の絶縁ゲート型電界効果トランジスタの製造方法を示す工程別断面図である。
【図７】他の実施形態の絶縁ゲート型電界効果トランジスタにおける、ゲート電極の端部を拡大した平面模式図である。
【図８】他の実施形態の絶縁ゲート型電界効果トランジスタにおける、イオン注入工程を示す断面図である。
【図９】（ａ）は、従来の絶縁ゲート型電界効果トランジスタにおけるゲート電極の端部を拡大した平面模式図であり、（ｂ）は、（ａ）における一点差線Ａ−Ａでの断面模式図である。
【符号の説明】
１  半導体基板
２ｇ  ゲート酸化膜
２ｆ  フィールド酸化膜
３  ポリシリコン膜
３ｇ  ゲート電極
３ｆ  ゲート電極配線
Ｇｈ  引き込み部
３０，３０ａ〜３０ｅ  低濃度領域
３ｓ  両端の電流経路
３ｃ  中央の電流経路
４  層間絶縁膜
５ｇ  ゲート金属配線
５ｇｃ  ゲート電極配線コンタクト部
５ｓ  ソース電極
５ｓｃ  ソース領域コンタクト部
１３  ドレイン電極
１００〜１０３  絶縁ゲート型電界効果トランジスタ
【図１】
2004259981.tif 000003
【図２】
2004259981.tif 000004
【図３】
2004259981.tif 000005
【図４】
2004259981.tif 000006
【図５】
2004259981.tif 000007
【図６】
2004259981.tif 000008
【図７】
2004259981.tif 000009
【図８】
2004259981.tif 000010
【図９】
2004259981.tif 000011