(57)【要約】【課題】補正変換を行った後の結果が本来必要としていたビット数で得られ、かつ指示値に数値の抜けがないように改善すること。【解決手段】傾斜の緩やかな部分でも識別できるだけの分解能を持ったＡ／Ｄ変換素子１０と、その出力分解能に対応したビット数のアドレスバスと本来必要としているビット数のデータバスを持ったメモリ１１を備え、メモリ上の各アドレスには出力に対応したデータが書き込まれている。【選択図】        図１
2004201167.tif 000002
【特許請求の範囲】
【請求項１】
静電ギャップセンサから出力されるアナログ信号をディジタル信号に変換する変換回路において、
前記アナログ信号を所定出力ビット数のディジタル信号に変換出力するＡ／Ｄ変換素子と、
このＡ／Ｄ変換素子の出力ビット数と同数のビット数からなるアドレスバスを備えると共に前記Ａ／Ｄ変換素子の出力ビット数よりも少ないビット数からなるデータバスを備えるメモリと、を備え、
前記Ａ／Ｄ変換素子から出力されるディジタル信号が前記メモリのアドレスバスに入力されると、前記メモリに予め書き込まれてある前記ディジタル信号に対応した変換データを前記データバス上に出力することを特徴とする静電ギャップセンサの変換回路。
【請求項２】
請求項１において、ギャップに対して反比例の前記静電ギャップセンサのアナログ信号をギャップに対して正比例のディジタル信号に変換することを特徴とする静電ギャップセンサの変換回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、静電ギャップセンサ出力のようなアナログ信号を補正する補正回路に関し、特にメモリギャップ方式による補正回路に関する。
【０００２】
従来、アナログ信号を補正する場合には、アナログ／ディジタル変換器（以下Ａ／Ｄ変換素子という）によりディジタル化し、このディジタル変換信号をメモりに送り、このメモリを使ってメモリマップ方式によるディジタル補正処理をするのが一般的である。
【０００３】
この場合、メモリは、Ａ／Ｄ変換素子とその出力分解能に対応した同ビット数のアドレスバスを持っている。
従来のメモリマップ方式による補正は、アナログ／ディジタル変換後のデータの分解能に応じたＡ／Ｄ変換素子と、アドレスバスのビット数と同ビット数のデータバスを持つメモリとを使用して補正変換を行っていた。
【０００４】
【発明が解決しようとする課題】
静電ギャップセンサを例に挙げて考えると、この静電ギャップセンサは、センサプローブ先端の電極とワークとのギャップ間に発生する静電容量の値を信号として読み取り、その静電容量値からギャップの値に換算する測定器である。ここで、電極とワークとのギャップ間に発生する静電容量は下式によりギャップに対して反比例の関係となる。
【０００５】
Ｃ＝εγε０A/d
Ｃ  ：平行平板間のキャパシタンス、εγ：平行平板間の物質の比誘電率、
ε０：真空の誘電率、A：平行平板の面積、平行平板間の距離
【０００６】
上式において、反比例曲線の変化を直線の変化に変換する際に上述のメモリマップ方式を使用すると、ギャップが小さいときはギャップ変位幅に対して信号の変化分が大きく得られるが、ギャップが大きくなるにつれて信号変化分は小さくなり、ギャップの変位に対して容量変化が分解能以下となった場合には、指示値の変化がない場所ができてしまう。そこで、より分解能の高いＡ／Ｄ変換素子とデータバスのビット数が多いメモリを使用した場合、扱うデータのビット数が増え、本来必要としていないデータ量になってしまうという問題がある。
それ故、本発明は、静電ギャップセンサにおいて補正変換を行った後の結果が本来必要としていたビット数で得られ、かつ指示値に数値の抜けがないように改善することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明は、静電ギャップセンサから出力されるアナログ信号をディジタル信号に変換する変換回路において、前記アナログ信号を所定出力ビット数のディジタル信号に変換出力するＡ／Ｄ変換素子と、このＡ／Ｄ変換素子の出力ビット数と同数のビット数からなるアドレスバスを備えると共に前記Ａ／Ｄ変換素子の出力ビット数よりも少ないビット数からなるデータバスを備えるメモリと、を備え、前記Ａ／Ｄ変換素子から出力されるディジタル信号が前記メモリのアドレスバスに入力されると、前記メモリに予め書き込まれている前記ディジタル信号に対応した変換データをデータバス上に出力することを特徴とする。
さらに、本発明は上記手段に加え、ギャップに対して反比例の前記静電ギャップセンサのアナログ信号をギャップに対して正比例のディジタル信号に変換することを特徴とする。
【０００８】
【発明の実施の形態】
以下、本発明を図面に示す実施の形態に基づいて詳細に説明する。
図１は、本発明に係るメモリマップ方式による補正回路の基本構成を示し、アナログ信号を補正する場合には、アナログ／ディジタル変換器（以下Ａ／Ｄ変換素子という）１０によりディジタル化し、このディジタル変換信号をメモリ１１に送り、このメモリ１１を使ってメモリマップ方式によるディジタル補正処理をするように構成されている。
【０００９】
ここで使用されるＡ／Ｄ変換素子１０は、入力されるアナログ信号の変位の小さな部分でも識別できるだけの十分な分解能を持っている。また、メモリ１１は、Ａ／Ｄ変換素子１０の出力分解能に対応したビット数のアドレスバスと本来必要としているビット数のデータバスを持っている。そして、メモリ１１上の各アドレスには出力に対応したデータが書き込まれている。なお、このデータは静電ギャップセンサとワークとのギャップに対して正比例の関係となるように予め設定されている。すなわち静電ギャップセンサのアナログ出力がギャップに対して反比例であり、Ａ／Ｄ変換素子１０の出力するディジタル信号も同様にギャップに対して反比例の関係になっているのに対して、このメモリ１１により構成されるメモリマップ方式により、ギャップに対して反比例から正比例の関係に変換されたディジタル信号が出力されるようにデータが書き込まれている。一般的に、反比例となっているディジタル信号を正比例のディジタル信号に変換するのは、ＣＰＵを使い演算により逆数を求めることでも行うこともできるが、動作速度が遅くなる、コストが上昇するなどの問題があり、静電ギャップセンサの変換回路としては、このメモリマップ方式の方が高速でしかも低コストで実現可能である。
【００１０】
図２と図３を用いて具体的に説明すると、図２は３ビットのＡ／Ｄコンバータとアドレスバス・データバスがそれぞれ３ビットのメモリを使用した場合、図３は５ビットのＡ／Ｄコンバータと５ビットアドレスバスと３ビットのデータバスを持ったメモリを使用した場合をそれぞれ示し、各図は出力に現れる影響の比較を示す。
【００１１】
図２において、信号変位となる「入力３ビット」の分解能が不足していると、それに対応した位置変位となる「出力３ビット」の値は飛び飛びになってしまう。特性ａは得られたアナログ信号の特性曲線を示している。
【００１２】
これに対して、「入力５ビット」にした図３では、出力分解能の「３ビット」は同じでも、入力分解能が高いと、入力信号の変位が小さくても、位置に対応した値は抜けを無くすることができる。
【００１３】
結果としてほしい値は、１から８までが表現できるだけなのであるが、Ａ／Ｄコンバータおよびメモリのアドレスバスが３ビットだとギャップ指示値に数値の抜けができてしまう。
【００１４】
そこで、途中まで多ビット（５ビット）で静電容量値データを取り込み、ギャップ変位量に値付けする段階で必要なビット数のデータバスを持つメモリから出力値を得れば、無駄のないデータ量で必要な指示値を得ることができる。
【００１５】
【発明の効果】
以上説明したように本発明に係るメモリマップ方式による補正回路によれば、傾斜の緩やかな部分でも識別できるだけの分解能を持ったＡ／Ｄ変換素子と、その出力分解能に対応したビット数のアドレスバスと本来必要としているビット数のデータバスを持ったメモリを備え、メモリ上の各アドレスには出力に対応したデータが書き込まれているため、補正変換を行った後の結果が本来必要としていたビット数で得られ、かつ指示値に数値の抜けがないように改善することができる。
【図面の簡単な説明】
【図１】本発明に係るメモリマップ方式による補正回路の基本構成を示す図である。
【図２】入力３ビットと出力３ビットであるメモリの入出力特性を示す図である。
【図３】入力５ビットと出力３ビットのメモリの入出力特性を示す図である。
【符号の説明】
１０      Ａ／Ｄ変換素子
１１      メモリ。
【図１】
2004201167.tif 000003
【図２】
2004201167.tif 000004
【図３】
2004201167.tif 000005