(57)【要約】【課題】レジスト工程の現像処理においてレジスト残渣の発生を防止し、動作信頼性の高い半導体装置の製造方法を提供する。【解決手段】半導体装置のレジスト工程において、レジスト膜を形成する工程前に、レジストの塗布面を酸素ガスや窒素ガスを含むプロセスガスを流しながらプラズマを発生させ、乖離した酸素ラジカル（Ｏ＊）や、酸素イオン、窒素ラジカル（Ｎ＊）、窒素イオンにより前記塗布面（側壁絶縁膜３９、シリコン基板２１等の表面）に残留する有機物、パーティクル等を除去すると共に表面を改質するプラズマ処理工程を設ける。【選択図】        図７
2004207590.tif 000002
【特許請求の範囲】
【請求項１】
感光性樹脂を塗布してレジスト膜を形成する工程と、
前記レジスト膜を選択的に露光する工程と、
前記レジスト膜を現像して開口部を設ける工程とを備えた半導体装置の製造方法において、
前記レジスト膜を形成する工程前に前記感光性樹脂の塗布面をプラズマ処理するプラズマ処理工程を設けることを特徴とする半導体装置の製造方法。
【請求項２】
基板と、
前記基板の活性化領域に形成された拡散領域とゲート電極とよりなるトランジスタと、
前記ゲート電極に担持された側壁絶縁膜とよりなり、
前記基板面に平行な面において一方向に複数のゲート電極及び側壁絶縁膜が略平行に延在し、
隣接する一対のゲート電極の間に形成された２つの側壁絶縁膜の間が、前記ゲート電極が平行に形成されている部分において第１の幅を有し、前記ゲート電極に接続されるプラグが設けられている部分において前記第１の幅より小なる第２の幅を有する半導体装置の製造方法であって、
前記基板表面及び側壁絶縁膜上に感光性樹脂を塗布してレジスト膜を形成する工程と、
前記基板表面のうち、隣接する一対の側壁絶縁膜の間の領域が露出されるように前記レジスト膜を選択的に露光する工程と、
前記レジスト膜を現像して開口部を設ける工程とよりなり、
前記レジスト膜を形成する工程前に前記領域及び側壁絶縁膜表面をプラズマ処理するプラズマ処理工程を設けることを特徴とする半導体装置の製造方法。
【請求項３】
前記プラズマ処理工程前にウェット処理により前記感光性樹脂の塗布面を洗浄する工程を設けたことを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記ウェット処理が水酸化アンモニウムを含むことを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記プラズマ処理は、処理ガスを高周波電力により放電させると共に、前記基板を加熱して行うことを特徴とする請求項１〜４のうち、いずれか一項記載の半導体装置の製造方法。
【請求項６】
前記処理ガスは、O2ガスを含むことを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記プラズマ処理は、アッシング装置により行われることを特徴とする請求項１〜６のうち、いずれか一項記載の半導体装置の製造方法。
【請求項８】
前記プラズマ処理は等方性プラズマ処理であることを特徴とする請求項１〜７のうち、いずれか一項記載の半導体装置の製造方法。
【請求項９】
前記感光性樹脂が化学増幅型レジストであることを特徴とする請求項１〜８のうち、いずれか一項記載の半導体装置の製造方法。
【請求項１０】
前記感光性樹脂がポジ型の化学増幅型レジストであることを特徴とする請求項１〜９のうち、いずれか一項半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に係り、特に素子間隔が狭小化されフォトレジストが除去し難い箇所、例えば隣接するトランジスタ側壁絶縁膜の間の基板表面においてフォトレジスト残渣の発生を防止するプラズマ処理を備えた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、デザインルールに基づいて、ゲート幅やゲート長、トランジスタ素子の間隔など基板面内方向の寸法の縮小化が急速に進められている。一方、高さ方向の寸法については、それほど顕著な縮小化が進められていない。したがって、半導体装置は、幅が狭く深さの大きな、すなわちアスペクト比の高い構造を有する傾向にある。例えば、半導体装置の製造プロセスで多用されるフォトレジスト工程では、レジスト膜の底の部分への適正な露光と、現像の際のレジスト膜の完全な除去がますます困難化している。
【０００３】
ＤＵＶ（Ｄｅｅｐ  ＵＶ）の波長域で採用されている代表的なフォトレジストである化学増幅型ポジレジストは、アルカリ可溶性樹脂の極性基を別の基により保護したベース樹脂や光発生剤（ＰＡＧ）などから構成されている。塗布されたレジスト膜に紫外線等が照射されると、ＰＡＧが励起反応を起こし酸が放出される。この酸は露光後加熱処理（ＰＥＢ処理）によりベース樹脂の保護基と反応し、レジスト膜をアルカリ性の現像液に可溶へと変化させる。このため、光による励起反応が十分に行われた領域では、レジスト膜は現像液により総て溶解されレジスト残渣が発生することはない。
【０００４】
【特許文献１】
特開平５−１５２２００号公報
【０００５】
【発明が解決しようとする課題】
しかし、上述したように、加工寸法が縮小化するに従って、アスペクト比の高い構造、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）集積装置の隣接するワード線の側壁絶縁膜の間の基板表面や深いトレンチ構造、すなわち、深い溝状の底の部分には、露光の際に所定の強度の光が届かず、ＰＡＧの励起反応が不十分であるため、レジスト残渣が発生してしまう。
【０００６】
図１は、ＤＲＡＭの複数のワード線が平行に延在する方向に対して垂直方向の断面図である。図１に示すように、ＤＲＡＭ１００のワード線としてのゲート電極１０２に担持される側壁絶縁膜１０３を形成後に、レジスト膜１０４を形成し、パターニングして開口部を設けようとすると、レジスト膜１０４の開口部１０４−１の側壁絶縁膜１０３Ｂと側壁絶縁膜１０３Ｃとの間、及びその基板１０１表面等にレジスト残渣１０４−２が発生し易い。このような側壁絶縁膜１０３や基板１０１表面付近では、フォトレジストに対する露光光の光量が不十分になり易く、また前工程である側壁絶縁膜１０３をエッチングにより形成した際の洗浄工程における洗浄剤や水等がこれらの表面に付着・残留し易くので、レジスト膜が現像処理によって十分に溶解・除去されないことがある。
【０００７】
このようなレジスト残渣が付着した状態で、イオン打ち込み法により不純物イオンを導入しようとすると所望の不純物分布が得られないばかりか、レジスト残渣が不純物イオンの衝撃により変質し、更に除去し難くなってしまう。このようなレジスト残渣が半導体装置に残留すると、長期的にはＤＲＡＭ集積装置の動作トラブルの原因となりかねず、動作信頼性を低下させてしまうという問題を生じる。
【０００８】
また、このような箇所にコンタクトプラグ（図示せず）を形成しようとしても、レジスト残渣１０４−２によりエッチングが不完全となり、拡散領域１０５とコンタクトプラグとの接触抵抗が増加してしまい、上記と同様にＤＲＡＭ集積装置の動作信頼性を低下させてしまうという問題を生じる。
【０００９】
これらの対策として、露光量を増加することによりＰＡＧの励起反応を盛んにし、レジスト残渣の発生を抑制する手法が考えられる。この手法ではレジスト残渣の発生は抑制できるものの、過度の露光量を照射されたレジスト膜のパターンは広がってしまうので、所望の寸法が得られないという問題を生じる。さらに、例えば隣接する側壁絶縁膜の間の幅が狭逸な構造を有する場合は、たとえ露光量を増加しても露光光が側壁絶縁膜の表面で乱反射し、露光量が減衰するため、ＰＡＧの励起反応が不十分になりこのような領域の基板表面にレジスト残渣を生じ易くなるという問題を生ずる。
【００１０】
また、パターンを形成後に開口部１０４−１に残留したレジスト残渣１０４−２を、アッシング処理の一種であるＤｅｓｃｕｍ処理により除去することが行われているが、レジスト残渣の残留量は様々であるため、適切な処理時間を決定することが困難である。したがって、過度にＤｅｓｃｕｍ処理を行うと基板１０１面やパターンが形成されたレジスト膜１０４が損傷されてしまうという問題を生じる。
【００１１】
またさらに、露光する光の波長やレジスト材料を最適化することによりレジスト残渣の発生を抑制することも考えられるが、露光機の改造または新規購入などの大がかりな変更を伴い製造コストが増加してしまうという問題を生じる。
【００１２】
したがって、本発明は上記の問題に鑑みてなされたもので、本発明の目的は、レジスト工程の現像処理においてレジスト残渣の発生を防止し、更には動作信頼性の高い半導体装置の製造方法を提供することである。
【００１３】
【課題を解決するための手段】
本発明の一観点によれば、感光性樹脂を塗布してレジスト膜を形成する工程と、前記レジスト膜を選択的に露光する工程と、前記レジスト膜を現像して開口部を設ける工程とを備えた半導体の製造方法において、前記レジスト膜を形成する工程前に感光性樹脂の塗布面をプラズマ処理するプラズマ処理工程を設けることを特徴とする半導体装置の製造方法が提供される。
【００１４】
本発明によれば、レジスト膜を形成する前に前記感光性樹脂の塗布面をプラズマ処理する。したがって、前記塗布面の表面に残留あるいは固着する有機物、パーティクル等が除去され清浄化されると共に表面を改質し、レジスト膜が過度に接着されないようにする。その結果、レジスト膜の現像処理においてレジスト残渣が発生することを防止できる。かかるレジスト残渣の発生を防止することにより半導体装置の長期に亘る動作信頼性を維持することができる。
【００１５】
本発明の他の観点によれば、基板と、前記基板の活性化領域に形成された拡散領域とゲート電極とよりなるトランジスタと、前記ゲート電極に担持された側壁絶縁膜とよりなり、前記基板面に平行な面において一方向に複数のゲート電極及び側壁絶縁膜が略平行に延在し、隣接する一対のゲート電極の間に形成された２つの側壁絶縁膜の間が、前記ゲート電極が平行に形成されている部分において第１の幅を有し、前記ゲート電極に接続されるプラグが設けられている部分において前記第１の幅より小なる第２の幅を有する半導体装置の製造方法であって、前記基板表面及び側壁絶縁膜上に感光性樹脂を塗布してレジスト膜を形成する工程と、前記基板表面のうち、隣接する一対の側壁絶縁膜の間の領域が露出されるように前記レジスト膜を選択的に露光する工程と、前記レジスト膜を現像して開口部を設ける工程とよりなり、前記レジスト膜を形成する工程前に前記領域及び側壁絶縁膜表面をプラズマ処理するプラズマ処理工程を設けることを特徴とする半導体装置の製造方法が提供される。
【００１６】
本発明によれば、半導体装置は、隣接する一対の側壁絶縁膜の間の幅（第２の幅）が、複数のゲート電極が平行して形成されている部分の隣接する一対の側壁絶縁膜の間の幅（第１の幅）より、小となる構造を有する。第２の幅が形成される部分は、制御信号等を入力するためのビアプラグがゲート電極上に接触して形成される場合である。このような小なる第２の幅で形成されている部分は、その部分を含んで広く開口した露光領域においても露光光の光量が減衰するため、充分な露光光が照射されなくなり、レジスト残渣を生じ易くなる。本発明によれば、隣接する一対の側壁絶縁膜の間の基板表面の領域が露出されるようにレジスト膜の開口部を設ける場合、レジスト膜を形成する前にプラズマ処理をすることにより、この領域に残留する有機物等が除去され清浄化されると共に表面を改質しレジスト膜が過度に接着されないようにする。かかる領域の現像工程におけるレジスト残渣の発生を防止することができる。
【００１７】
前記プラズマ処理工程前にウェット処理により前記感光性樹脂の塗布面を洗浄する工程を設ける。ウェット工程により前記塗布面のパーティクルを除去することが可能となる。さらに、ウェット処理に用いられる洗浄剤、例えば水酸化アンモニウム等が残留することがあるが、続くプラズマ処理工程により除去することが可能であり、かかる残留物とレジスト膜のＰＡＧとの反応を防止し、レジスト膜の現像処理においてレジスト残渣の発生を防止することができる。
【００１８】
前記プラズマ処理は、処理ガスを高周波電力により放電させると共に、前記基板を加熱して行う。基板が加熱されているため、高周波電力により励起された処理ガスのガス種のラジカルあるいはイオンは、効率良くレジストの塗布面に残留あるいは固着する有機物やパーティクル等と反応しガス化されるので、塗布面の一層の清浄化を図ることができる。また、前記処理ガスはO2ガスを含んでもよい。O2ガスが解離した酸素ラジカルＯ*は反応性に富むのでより一層清浄化を図ることができる。
【００１９】
前記プラズマ処理は等方性プラズマ処理である。隣接する一対の側壁絶縁膜の間の幅が狭く形成された基板表面の領域を、等方性プラズマにより処理することにより、基板表面のみならず、傾斜して形成される側壁絶縁膜の表面を清浄化及び改質することができる。
【００２０】
また、前記感光性樹脂が化学増幅型レジストである。さらに、感光性樹脂がポジ型であってもよい。化学増幅型レジストは、露光光に対する感度が良好で、特にポジ型は解像度も優れている。したがって、アスペクト比の高い構造の底部であってもレジスト残渣の発生を防止することができる。
【００２１】
【発明の実施の形態】
本発明は、上述したように、露光光が十分に到達しないようなレジスト膜の底部、特に、例えばメモリ集積装置においてワード線を担持する側壁絶縁膜が隣り合う側壁絶縁膜と近接して形成されている狭小の箇所において、現像処理の際にレジスト残渣を発生させずに所望のレジストパターンを形成する手段を提供する。
【００２２】
先ず簡単に、本発明にかかるレジスト工程のフローを説明する。図２は、本発明に係るレジスト工程のフローチャートである。
【００２３】
図２を参照するに、レジスト工程の最初に感光性樹脂（以下感光性樹脂をレジストと呼ぶ。）の塗布面へのプラズマ処理を行う（Ｓ１０２）。酸素ガスを含むプロセスガスをフローしながらプラズマを発生させることにより、レジスト工程の前の洗浄工程、特にウェット工程における洗浄剤やリンス液等を除去し、更にレジスト塗布面を改質する。次いでレジスト塗布（Ｓ１０４）、ソフトベーク（Ｓ１０６）、露光（Ｓ１０８）、ＰＥＢ（加熱処理）（Ｓ１１０）、次いで現像処理（Ｓ１１２）を行う。現像処理ではアルカリ水溶液に可溶となった露光光が照射された部分を除去する。上記プラズマ処理によりレジストが塗布された基板面等の有機物、洗浄剤等が除去されているのでレジスト残渣が発生しない。次いでポストベーク（Ｓ１１４）、レジストをマスクとして不純物イオンを打ち込み拡散領域等を形成し（Ｓ１１６）、レジストを除去する（Ｓ１１８）。上記のように、本発明は、レジスト塗布前にプラズマ処理を行うことに特徴がある。
【００２４】
以下、図面に基づいて本発明の実施形態を詳細に説明する。
【００２５】
図３は、フラッシュメモリ集積装置の平面図である。また、図４は、図３に示すＸ’−Ｘ’断面図である。図３及び図４を参照するに、フラッシュメモリ集積装置１０は、半導体基板２０と、半導体基板に形成された素子分離膜１７と、素子分離膜１７に画成された活性化領域１６と、半導体基板２０に形成された拡散領域１８と、半導体基板２０表面に形成されたトンネル酸化膜１９と、半導体基板２０上に形成され、図３に示すＹ方向に延在する、フローティングゲート１１と制御ゲート１２とが絶縁膜１３を挟んで積層された積層体１４と、積層体１４の両側に形成された側壁絶縁膜１５などより構成されている。以下、フラッシュメモリ集積装置の製造方法について説明する。
【００２６】
図５（Ａ）〜図７（Ｉ）は、フラッシュメモリの製造工程を示す断面図である。
【００２７】
図５（Ａ）の工程では、ｐ型の不純物イオンが導入された主面を（１００）とするシリコン基板２１上に表面熱酸化により厚さ１０ｎｍのシリコン酸化膜２２を形成する。前記シリコン酸化膜２２上に、ＣＶＤ法により厚さ２０ｎｍのシリコン窒化膜２３を形成する。さらに、前記シリコン窒化膜２３に、ＣＶＤ法により厚さ１００ｎｍのシリコン酸化膜２４を形成する。前記シリコン酸化膜２４上にレジスト膜２５を形成し、素子分離領域となる部分が開口するようにレジスト膜２５をパターニングして開口部２５−１を設ける。
【００２８】
次いで図５（Ｂ）の工程では、開口部２５−１のシリコン酸化膜２２，２４及びシリコン窒化膜２３を異方性エッチング法により除去する。次いでレジスト膜２５を除去する。残ったシリコン酸化膜２２，２４及びシリコン窒化膜２３の積層体をマスクとしてシリコン基板２１の表面を深さ３００ｎｍエッチングし、トレンチ２１−１を形成する。
【００２９】
次いで図５（Ｃ）の工程では、トレンチ２１−１に表面熱酸化により厚さ２０ｎｍのシリコン酸化膜２６を形成し、次いでＣＶＤ法による厚さ５００ｎｍのシリコン酸化膜２８によりトレンチ２１−１を埋め込む。図５（Ｂ）に示すシリコン窒化膜２３を研磨ストッパとして、ＣＭＰ（化学的機械研磨）法により平坦化し、次いでシリコン窒化膜２３を剥離する。以上により素子分離膜２８を有する素子分離領域２９が形成される。
【００３０】
次いで図６（Ｄ）の工程では、シリコン基板２１表面の図５（Ｃ）に示すシリコン酸化膜２２をフッ酸により除去してシリコン基板２１表面を露出させ、表面熱酸化法により厚さ１０ｎｍのシリコン酸化膜のトンネル酸化膜３０を形成する。次いで前記トンネル酸化膜３０上に、燐（Ｐ）をドープした厚さ１００ｎｍの非晶質シリコン膜３１（図４に示すフローティングゲート１１に対応する。）を形成し、前記非晶質シリコン膜３１上に、さらにＣＶＤ法によりＯＮＯ膜３２（シリコン酸化膜（厚さ１０ｎｍ）／シリコン窒化膜（１０ｎｍ）／シリコン酸化膜（５ｎｍ）の積層膜）を形成する。
【００３１】
図６（Ｄ）の工程ではさらに、前記ＯＮＯ膜３２上にＣＶＤ法により燐（Ｐ）をドープした厚さ１００ｎｍの非晶質シリコン膜３３（図４に示す制御ゲート１２に対応する。）を形成する。次いで前記非晶質シリコン膜３３上に、さらにＣＶＤ法により厚さ２０ｎｍのシリコン酸化膜３４を形成する。
【００３２】
次いで図６（Ｅ）の工程では、図６（Ｄ）の構造体上にフォトレジスト膜（図示せず）を形成し、図３に示すＹ方向に光学的に開口するレチクルを用いてパターニングを行い、図４に示すフローティングゲート１１と制御ゲート１２との積層体３５を形成する。次いでレジスト膜を剥離して洗浄後、積層体３５をマスクとしてイオン打ち込み法により、Ｂイオンを加速電圧６５ｋｅＶで４．５×１０3個／ｃｍ2を打ち込み、ＬＤＤ領域３６を形成する。
【００３３】
次いで図６（Ｆ）の工程では、ＣＶＤ法により厚さ１００ｎｍのシリコン窒化膜３８を図６（Ｅ）の構造体全体を覆うように形成する。
【００３４】
次いで図７（Ｇ）の工程では、ＲＩＥ法によりシリコン窒化膜３８をエッチングして側壁絶縁膜３９を形成する。具体的には、フロロカーボン系ガスを解離したフッ素系ラジカルやイオンによりエッチングストッパであるシリコン酸化膜３０，３４に到達するまでエッチングを行う。
【００３５】
図７（Ｇ）の工程ではさらに、エッチングにより発生した有機物、パーティクル等をアッシングにより除去する。具体的には、バレル型のアッシング装置を用いて、アッシング装置内の圧力を８０Ｐａ（０．６Ｔｏｒｒ）酸素ガス流量を１５００ｓｃｃｍ、基板温度９０℃、ＲＦパワーを１３００Ｗに設定して、６０分間アッシングを行う。
【００３６】
図７（Ｇ）の工程ではさらに、アッシングでは除去しきれないパーティクル等をウェットプロセスにより除去する。具体的には、浸漬式の洗浄装置により、１３５℃に加熱した硫酸系洗浄液（希硫酸及び過酸化水素を含む。）に２０分洗浄を行い、次いで同様の洗浄装置により、４０℃に加熱したアルカリ洗浄液（水酸化アンモニウム、過酸化水素及び水を含む。）により１０分洗浄を行う。次いでスピン法により純水を用いてリンスを行う。なお、上記のウェットプロセスは複数回繰り返しても良い。
【００３７】
図７（Ｇ）の工程ではさらに、プラズマ処理装置あるいはアッシング装置によりシリコン基板２１及び側壁絶縁膜３９の表面等のプラズマ処理を行う。プラズマ処理は、プラズマエッチング装置またはプラズマアッシング装置を用いることができる。プラズマアッシング装置では、例えば平行平板型プラズマアッシャ、マイクロ波アッシャ、高密度プラズマアッシャ、バレル型プラズマアッシャ、ダウンストリームアッシャ、及びこれらのアッシャを組み合わせたものなどが挙げられる。一例としてマイクロ波ダウンストリームアッシャを用いて、ＲＦ周波数を２．４５ＧＨｚ、ＲＦパワーを１００Ｗ〜２０００Ｗ、酸素ガスと窒素ガスの流量比を１００：１〜１：１に、圧力を４Ｐａ（３０ｍＴｏｒｒ）〜３９９０Ｐａ（３０Ｔｏｒｒ）、シリコン基板２１の加熱温度を２５℃〜３００℃に設定して、１０秒〜１００秒処理を行う。
【００３８】
ここで、プラズマ処理の処理ガスは窒素ガスのみでも、窒素イオンのスパッタ効果や窒素ラジカル（Ｎ＊）との反応によりシリコン基板２１及び側壁絶縁膜３９の表面の付着物等を除去することができるが、酸素ガスを添加することにより、反応性がより活性な酸素イオンあるいは酸素ラジカル（Ｏ＊）により一層清浄化することができる。
【００３９】
また、シリコン基板２１を加熱することにより、シリコン基板２１表面等に吸着する水等を気化させると共に、上述した酸素イオンあるいは酸素ラジカル等の反応速度を増加し、プロセスタイムを短縮化することができる。
【００４０】
また、さらに基板保持台に高周波バイアスが印加されるようにしても良い。解離した酸素イオン、窒素イオン等によるスパッタ効果がより大となり、シリコン基板２１及び側壁絶縁膜３９の表面の付着物等をより効率的に除去することができる。
【００４１】
ここでは、処理条件の一例として、酸素ガス３０００ｓｃｃｍ、窒素ガス１３０ｓｃｃｍ、圧力２００Ｐａ（１．５Ｔｏｒｒ）、シリコン基板２１の加熱温度２７０℃を用いた。
【００４２】
次いで図７（Ｈ）の工程では、レジストを塗布してパターニングを行う。具体的には、レジストは、化学増幅型レジストを用いることができる。化学増幅型レジストは、ポジ型またはネガ型のいずれを用いることができるが、解像度の観点からはポジ型が好ましい。化学増幅型レジストのベースポリマーは、ポリビニルフェノール系、ポリアクリル酸系、ノボラック樹脂等を用いることができ、これらに特に限定されない。露光光の波長の観点からは、ＫｒＦエキシマレーザ（波長２４８ｎｍ）の場合、透明度の点でポリビニルフェノール系が好ましい。ＡｒＦエキシマレーザ（波長１９３ｎｍ）の場合、透明度の点でポリアクリル酸系が好ましい。ここでは、一例としてポジ型のベースポリマーがポリビニルフェノール系のポリマーである、ポリ（ｔ−ブトキシカルボニロキシスチレン）を用い、スピン塗布法により厚さ７００ｎｍのレジスト膜４０を形成する。次いでハロゲンランプ等により１３０℃６０秒のソフトベークを行う。
【００４３】
図７（Ｈ）の工程ではさらに、ＫｒＦエキシマレーザ（波長２４８ｎｍ）を用いて、図３のＹ方向に露光光を透過するパターンが形成されたレチクル４１を介して露光を行う。照射エネルギーは、レチクル４１のパターンより縮小されて形成される条件、具体的には２４０Ｊ／ｃｍ2〜２８０Ｊ／ｃｍ2より選択される。この露光により、レジスト膜４０はアルカリ可溶なポリマーからなるレジスト膜４０Ａに変換される。
【００４４】
図７（Ｈ）の工程ではさらに、オーブン炉により１３０℃９０秒のＰＥＢ処理（加熱処理）を行う。加熱処理により酸触媒の働きがさらに活性となりレジスト膜４０Ａ中のアルカリ可溶なポリマーの均一性がさらに高まる。
【００４５】
次いで図７（Ｉ）の工程では、現像を行い露光されたレジスト膜４０Ａを除去する。具体的には、レジスト膜４０，４０Ａ表面にアルカリ水溶液の現像液を滴下してパドル現像を行う。露光されたレジスト膜４０Ａがアルカリ水溶液により溶解される除去される。次いで、ポストベーク処理を行い、パターニングされたレジスト膜４０の密着性を高める。
【００４６】
図７（Ｉ）の工程ではさらに、レジスト膜が開口された活性化領域に不純物イオンを導入する。具体的にはイオン打ち込み法により、Ａｓイオンを加速電圧４０ｋｅＶ、数密度３×１０15個／ｃｍ2に設定して、レジスト膜の開口部４０−１よりシリコン基板２１に打ち込みドレイン領域４２を形成する。
【００４７】
図７（Ｉ）の工程ではさらに、ウェット処理によりレジスト膜４０を除去する。具体的には、浸漬式の洗浄装置により、液温が２０℃のフッ酸を用いて３０秒間洗浄を行い、次いで同様の浸漬式の洗浄装置により、１３５℃の硫酸系洗浄液（希硫酸及び過酸化水素を含む）中に２０分浸漬する。次いでスピン法により純水を用いてリンスを行う。
【００４８】
さらに、公知のソース領域への不純物イオンの導入、層間絶縁膜を形成し、さらに配線層等を経てフラッシュメモリ集積装置が形成される。
【００４９】
図７（Ｇ）の構造体をＳＥＭで観察したところ、シリコン基板２１及び側壁絶縁膜３９の表面にはレジスト残渣は認められなかった。また、図７（Ｉ）の工程のイオン打ち込み後のレジスト剥離後の構造体表面も同様にレジスト残渣は認められなかった。
【００５０】
上述したように、本発明に係るプラズマ処理を行うことにより、シリコン基板２１及び側壁絶縁膜３９の表面の付着物等を除去すること等によってレジスト残渣の発生を防止することができることを説明したが、本願発明者は、種々の検討によりレジスト塗布前のプラズマ処理によるさらなる作用・効果について、以下のように推察する。
【００５１】
図７（Ｇ）の構造において、ウェット処理後のシリコン基板２１上のシリコン酸化膜３０表面を顕微ＦＴ−ＩＲ（赤外線分光）法により観察すると、アミノ基（−ＮＨ2）が認められた。このことにより、レジスト残渣は、アミノ基とレジスト膜のヒドロキシル基（−ＯＨ）との脱水反応等により、シリコン酸化膜３０のＳｉとレジスト膜４０のＣまたはＯが結合したものと推察される。また、このような結合が生じると、露光光により本来起こるべき酸の発生も阻害されると推察される。本発明に係るプラズマ処理により、シリコン基板２１上のシリコン酸化膜３０表面のＳｉのダングリングボンドをプラズマ処理による酸素ラジカル（Ｏ＊）や窒素ラジカル（Ｎ＊）により終端することにより、レジスト膜との過度の結合を防止し、本来の酸発生およびアルカリ可溶化の反応が起こることができたものと推察される。
【００５２】
本実施の形態によれば、レジスト塗布前にレジストが塗布される面をプラズマ処理することにより、レジスト塗布前の工程の洗浄工程等の残留物、例えば、水、洗浄剤を構成する水酸化アンモニウム等を揮発・除去すると共に、レジストが塗布される面のシリコン原子のダングリングボンドをプラズマ中の酸素ラジカルにより終端して、活性度を低減することができる。その結果、隣接する側壁絶縁膜の間のと基板表面のようなスペースが狭小な部分であっても、現像処理において露光されたレジストを完全に除去することができ、レジスト残渣の発生を防止することができる。
【００５３】
また、フローティングゲートと制御ゲートとが絶縁膜を挟んだ積層体が形成されて延在する一部に、制御信号を入力するためにフローティングゲートにビアプラグが形成される場合がある。
【００５４】
図８はフラッシュメモリ集積装置の他の例の断面図である。フラッシュメモリ集積装置５０は、半導体基板２０と、半導体基板２０に形成された素子分離膜１７と、半導体基板２０上に形成され、フローティングゲート１１と制御ゲート１２とが絶縁膜１３を挟んで積層された積層体１４と、フローティングゲート１１上接触し、制御信号が入力されるビアプラグ５１と、積層体１４の両側に形成された側壁絶縁膜１５と、層間絶縁膜５２などより構成されている。
【００５５】
ここで特徴的なのは、ビアプラグ５１が接続されている積層体１４Ｃは幅が広く形成されているので、この積層体１４Ｃの層間絶縁膜１５Ｃ１と、隣接する積層体１４Ｂの層間絶縁膜１５Ｂ２との幅Ｗ２が、ビアプラグが形成されていない積層体１４Ａ，１４Ｂの層間絶縁膜１５Ａ２と層間絶縁膜１５Ｂ１との幅Ｗ１と比較して、小となっている。
【００５６】
このように隣接する側壁絶縁膜１５Ｂ２，１５Ｃ１の間が、より小なる幅Ｗ２で形成されている基板表面領域２０ＢＣでは、例えば、活性化領域へイオン注入を行う工程において用いられるレジストマスクを形成するレジスト膜の露光工程において、露光光が側壁絶縁膜１５Ｂ２，１５Ｃ１の表面で乱反射して、露光光の光量が減衰するため、充分な露光光が照射されなくなり、レジスト残渣を生じ易くなる。
【００５７】
その上、トランジスタのセルサイズが微細化するに伴い隣接する側壁絶縁膜の間の幅もさらに小となり、側壁絶縁膜の間の基板表面のうち、実質的にソースあるいはドレイン領域とならない部分においては、隣接する側壁絶縁膜の間の幅が１００ｎｍ以下になる場合もある。現在のところ、本願発明者の実験等の検討によれば、本発明によるプラズマ処理により、側壁絶縁膜の形成条件やマスクパターンの位置合わせが変動した等により、この幅が２０ｎｍとなってもレジスト残渣が発生しないことが分かっている。
【００５８】
このような領域であっても、本実施の形態のレジスト塗布前にレジスト塗布面を上記実施の形態に挙げたプラズマ装置によりプラズマ処理することによってレジスト残渣の発生を防止することができる。特に等方性プラズマ処理を用いることが好ましい。例えば等方性アッシング処理あるいは等方性プラズマ処理が可能な平行平板型プラズマアッシャ、バレル型プラズマアッシャを用いることができる。側壁絶縁膜の表面の改質効果がさらに効果的となり、レジスト残渣の発生を一層防止することができる。
【００５９】
以上本発明の好ましい実施例について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内において、種々の変形・変更が可能である。例えば、上記実施の形態では紫外光照射の例を用いて説明したが、本発明のプラズマ処理は紫外光露光以外にも、電子ビーム，Ｘ線，イオンビーム等の荷電粒子ビーム等を用いた露光にも適用することができる。また、将来デザインルールの縮小化に伴って、隣接する一対の側壁絶縁膜の間の幅が狭小となっても、本発明により現像工程においてレジスト残渣の発生を防止することができる。
【００６０】
なお、以上の説明に関して更に以下の付記を開示する。
（付記１）  感光性樹脂を塗布してレジスト膜を形成する工程と、
前記レジスト膜を選択的に露光する工程と、
前記レジスト膜を現像して開口部を設ける工程とを備えた半導体装置の製造方法において、
前記レジスト膜を形成する工程前に感光性樹脂の塗布面をプラズマ処理するプラズマ処理工程を設けることを特徴とする半導体装置の製造方法。
（付記２）  基板と、
前記基板の活性化領域に形成された拡散領域とゲート電極とよりなるトランジスタと、
前記ゲート電極に担持された側壁絶縁膜とよりなり、
前記基板面に平行な面において一方向に複数のゲート電極及び側壁絶縁膜が略平行に延在し、
隣接する一対のゲート電極の間に形成された２つの側壁絶縁膜の間が、前記ゲート電極が平行に形成されている部分において第１の幅を有し、前記ゲート電極に接続されるプラグが設けられている部分において前記第１の幅より小なる第２の幅を有する半導体装置の製造方法であって、
前記基板表面及び側壁絶縁膜上に感光性樹脂を塗布してレジスト膜を形成する工程と、
前記基板表面のうち、隣接する一対の側壁絶縁膜の間の領域が露出されるように前記レジスト膜を選択的に露光する工程と、
前記レジスト膜を現像して開口部を設ける工程とよりなり、
前記レジスト膜を形成する工程前に前記領域及び側壁絶縁膜表面をプラズマ処理するプラズマ処理工程を設けることを特徴とする半導体装置の製造方法。
（付記３）  前記第２の幅が２０ｎｍ以上１００ｎｍ以下であることを特徴とする付記２記載の半導体装置の製造方法。
（付記４）  前記プラズマ処理工程前にウェット処理により前記感光性樹脂の塗布面を洗浄する工程を設けたことを特徴とする付記１〜３のうち、いずれか一項記載の半導体装置の製造方法。
（付記５）  前記ウェット処理が水酸化アンモニウムを含むことを特徴とする付記４記載の半導体装置の製造方法。
（付記６）  前記プラズマ処理は、処理ガスを高周波電力により放電させると共に、前記基板を加熱して行うことを特徴とする付記１〜５のうち、いずれか一項記載の半導体装置の製造方法。
（付記７）  前記処理ガスは、O2ガスを含むことを特徴とする付記６記載の半導体装置の製造方法。
（付記８）  前記プラズマ処理は、アッシング装置により行われることを特徴とする付記１〜７のうち、いずれか一項記載の半導体装置の製造方法。
（付記９）  前記プラズマ処理は等方性プラズマ処理であることを特徴とする付記１〜８のうち、いずれか一項記載の半導体装置の製造方法。
（付記１０）  前記感光性樹脂が化学増幅型レジストであることを特徴とする付記１〜９のうち、いずれか一項記載の半導体装置の製造方法。
（付記１１）  前記感光性樹脂がポジ型の化学増幅型レジストであることを特徴とする付記１〜１０のうち、いずれか一項半導体装置の製造方法。
（付記１２）  前記感光性樹脂がポリ（ｔ−ブトキシカルボニロキシスチレン）を含むことを特徴とする付記１１記載の半導体装置の製造方法。
【００６１】
【発明の効果】
以上詳述したところから明らかなように、本発明によれば、レジスト工程の現像処理においてレジスト残渣の発生を防止する半導体装置の製造方法を提供することできる。その結果、動作信頼性の高い半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】ＤＲＡＭの複数のワード線が平行に延在する方向に対して垂直方向の断面図である。
【図２】本発明に係るレジスト工程のフローチャートである。
【図３】フラッシュメモリ集積装置の平面図である。
【図４】図３に示すフラッシュメモリ集積装置のＸ−Ｘ断面図である。
【図５】（Ａ）〜（Ｃ）はフラッシュメモリ集積装置の製造工程（その１）を示す断面図である。
【図６】（Ｄ）〜（Ｆ）はフラッシュメモリ集積装置の製造工程（その２）を示す断面図である。
【図７】（Ｇ）〜（Ｉ）はフラッシュメモリ集積装置の製造工程（その３）を示す断面図である。
【図８】フラッシュメモリ集積装置の他の例の断面図である。
【符号の説明】
１０、５０      フラッシュメモリ集積装置
１１      フローティングゲート
１２      制御ゲート
１３      絶縁膜
１４、１４Ａ、１４Ｂ、１４Ｃ      積層体
１５、１５Ａ１、１５Ａ２、１５Ｂ１、１５Ｂ２、１５Ｃ１、１５Ｃ２、３９      側壁絶縁膜
１６      活性化領域
１７      素子分離膜
１９、３０      トンネル酸化膜
２０      半導体基板
２１ＢＣ      基板表面領域
２１      シリコン基板
２９      素子分離領域
３１、３３      非晶質シリコン膜
３２      ＯＮＯ膜
４０      レジスト膜
４０Ａ      アルカリ可溶なポリマーからなるレジスト膜
５１      ビアプラグ
５２      層間絶縁膜
Ｏ*      酸素ラジカル
Ｎ*      窒素ラジカル
Ｗ１、Ｗ２      隣接する一対の側壁絶縁膜の間の幅
【図１】
2004207590.tif 000003
【図２】
2004207590.tif 000004
【図３】
2004207590.tif 000005
【図４】
2004207590.tif 000006
【図５】
2004207590.tif 000007
【図６】
2004207590.tif 000008
【図７】
2004207590.tif 000009
【図８】
2004207590.tif 000010