(57)【要約】【課題】  微分可能な周波数帯域が高周波帯域側に広く、微分特性の調整が容易であり、さらに、出力電流の量が電圧、工程、温度などに起因する外乱からの影響を受けないブースティング回路を提供する。【解決手段】  本発明にかかるブースティング回路は、入力電圧の微分に比例する微分電流を出力する入力回路部100ａ,100bと、微分電流をミラーリングし、微分電流を反転した反転微分電流を生成するバイアス回路部300と、微分電流及び反転微分電流のサイズをそれぞれ所定のＭＯＳサイズ比によって調節し、調節された微分電流及び反転微分電流を合算してプッシュ・プル状の出力電流を生成する出力回路部200a,200bと、を含む。【選択図】      図３
2004229298.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧の微分値に比例する微分電流を出力する入力回路部と、
前記微分電流をミラーリングし、前記微分電流を反転させた反転微分電流として生成するバイアス回路部と、
前記微分電流及び前記反転微分電流のサイズをそれぞれ所定のＭＯＳサイズ比によって調節し、調節された前記微分電流及び前記反転微分電流を合算してプッシュ・プル状の出力電流を生成する出力回路部と、を含むことを特徴とするブースティング回路。
【請求項２】
前記入力回路部は、
基準電圧と前記入力電圧の第１の入力電圧が入力され、第１の微分電流を出力する第１の微分回路と、
前記基準電圧と前記入力電圧の第２の入力電圧が入力され、第２の微分電流を出力する第２の微分回路と、
前記第１及び第２の微分電流をそれぞれミラーリングするためのカレントミラー回路と、を含むことを特徴とする請求項１に記載のブースティング回路。
【請求項３】
前記第１及び第２の微分回路は、それぞれ完全差動演算増幅器と、コンデンサと、抵抗と、からなる微分回路であることを特徴とする請求項２に記載のブースティング回路。
【請求項４】
前記完全差動増幅器は、
左右対称のＮＰＮバイポーラートランジスタを入力端にすることを特徴とする請求項３に記載のブースティング回路。
【請求項５】
前記バイアス回路部は、
前記第１の微分電流をミラーリングし、前記第１の微分電流を反転した第１の反転微分電流を生成し、前記第２の微分電流をミラーリングし、前記第２の微分電流を反転した第２の反転微分電流を生成することを特徴とする請求項２に記載のブースティング回路。
【請求項６】
前記出力回路部は、
前記第１の微分電流及び前記第２の反転微分電流のサイズをそれぞれ所定のＭＯＳサイズ比によって調節した後、合算し第１の出力電流を生成する第１の出力部と、
前記第２の微分電流及び前記第１の反転微分電流のサイズをそれぞれ所定のＭＯＳサイズ比によって調節した後、合算し第２の出力電流を生成する第２の出力部と、を含み、
前記出力電流は、前記第１及び第２の出力電流を合算して生成することを特徴とする請求項５に記載のブースティング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はブースティング（Boosting）回路に関し、特に、高周波帯域の動作特性に優れ、ブースティング量が電圧、工程、温度などに起因する外乱の影響を低減し、高周波等化器などに用いることができるブースティング回路に関する。
【背景技術】
【０００２】
ＣＤ（Compact Disk）やＤＶＤ（Digital Versatile Disk）などの光学記録・再生装置あるいはハードディスクドライブなどに使用される等化器（Equalizer）のブースティング回路は、入力した電圧の微分値に対応する電流を出力し、１００ＭＨｚ程度の高周波帯域まで、群遅延（Group delay）特性が劣化することなくブースティング量を調節することが望まれる。
【０００３】
図１は、従来のブースティング回路の一例を示す図である。図１に示すように、従来のブースティング回路は、コンデンサＣ１、Ｃ２、抵抗Ｒ１、Ｒ２、演算増幅器Ａ１、及びトランスコンダクタ（transconductor）Ｇｍ１からなる。演算増幅器Ａ１は、入力端子と出力端子とがそれぞれ２つである完全差動（fully differential）演算増幅器である。
かかる構成の回路にて、入力電圧 Vi は、演算増幅器Ａ１、コンデンサＣ１、Ｃ２、抵抗Ｒ１、Ｒ２から構成される微分回路により微分された後、トランスコンダクタＧｍ１を介して電流に変換されて出力される。もし、Ｒ＝Ｒ１＝Ｒ２であれば、入力電圧 Vi と出力電流io(=iop - ion)との関係を算出すれば次式の通りである。
【０００４】
【数１】
2004229298.tif 000003
【０００５】
ここで、gmは、トランスコンダクタＧｍ１のトランスコンダクタンスである。従って、出力電流ioのサイズはトランスコンダクタＧｍ１のトランスコンダクタンスgmを可変することにより調節可能になる。
ところが、かかるブーティング回路では、トランスコンダクタンスgmを可変して出力電流ioのサイズを調節するので、温度、電圧、工程などに起因する外乱の影響を受けやすい。これを防止するためには別のチューニング回路が必要となる。さらに、入力電圧を微分し、再び電流に変化させる２段階の工程を経るので、電力消耗が大きく周波数の特性も悪化しやすい。
【０００６】
図２は従来のブースティング回路の他の例を示す図である。
図２のブースティング回路は、コンデンサＣ３、Ｃ４、演算増幅器Ａ２、及びＮＭＯＳトランジスタＭ１〜Ｍ６から構成される。
かかる構成の回路において、入力電圧 Vi は、演算増幅器Ａ２、及びコンデンサＣ３、Ｃ４を経て、微分波形を示す電流に変換される。もし、Ｃ＝Ｃ３＝Ｃ４であれば、入力電圧 Vi と出力電流 io(=iop - ion)の関係を算出すれば次式の通りである。
【０００７】
【数２】
2004229298.tif 000004
【０００８】
なおｋはＮＭＯＳトランジスタＭ１及びＭ２、またはＭ４及びＭ５のサイズ比、即ち、Ｗ/Ｌの比である。従って、ＮＭＯＳトランジスタのサイズ比を用いて出力電流の量が調節できる。
図２のブーディング回路の場合には、図１のブーティング回路に比べて、ＭＯＳサイズ比ｋによって出力電流のサイズが調節されるので、別のチューニング回路を必要としないで入力した電圧を微分した波形を有する電流に変換して出力できるという長所をもつ。
【０００９】
しかし、図１のブースティング回路と相違して、ＮＭＯＳトランジスタＭ１、Ｍ４、及び電流源IBなどで構成された出力増幅器の出力がＮＭＯＳトランジスタの入力に使用されているので、演算増幅器Ａ２の入力端はｐ-ｔｙｐｅ素子で構成されるべきであるが、ｐ-ｔｙｐｅ素子はトランスコンダクタンスが少ないのでｎ-ｔｙｐｅに比べて帯域幅を大きくできない短所を持つ。さらに、演算増幅器Ａ２とＮＭＯＳトランジスタＭ１、Ｍ４、及び電流源IBとから増幅器が２段で構成される構造であるため安定度（stability）を得るための周波数補償が必要になる短所もある。そして、ＮＭＯＳトランジスタＭ１及びＭ４のバイアスＤＣ電流 IBがＮＭＯＳトランジスタＭ２及びＭ５に反映されるため微分回路の後端に連結されるバイアス端でこれに対する補償が必要であるという短所も有する。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、前述した問題点を解決するために案出されたもので、微分可能な周波数帯域が広範であり、微分特性の調整が容易で、出力電流の量が電圧、工程、温度などに起因する外乱の影響を受けないブースティング回路を提供することにある。
【課題を解決するための手段】
【００１１】
前記目的を達成するための本発明にかかるブースティング回路は、入力電圧の微分に比例する微分電流を出力する入力回路部と、前記微分電流をミラーリングし、前記微分電流を反転した反転微分電流を生成するバイアス回路部と、前記微分電流及び前記反転微分電流のサイズをそれぞれ所定のＭＯＳサイズ比によって調節し、調節された前記微分電流及び前記反転微分電流を合算してプッシュ・プル状の出力電流を生成する出力回路部と、を含む。
【００１２】
前記入力回路部は、基準電圧と前記入力電圧の第１の入力電圧が入力され、第１の微分電流を出力する第１の微分回路と、前記基準電圧と前記入力電圧の第２の入力電圧が入力され、第２の微分電流を出力する第２の微分回路と、前記第１及び第２の微分電流をそれぞれミラーリングするためのカレントミラー回路と、を含むことが好ましい。
前記第１及び第２の微分回路は、それぞれ完全差動演算増幅器と、コンデンサと、抵抗と、からなる微分回路で構成され、前記完全差動増幅器は、左右対称のＮＰＮバイポーラートランジスタを入力端にすることが好ましい。
【００１３】
前記バイアス回路部は、前記第１の微分電流をミラーリングして前記第１の微分電流を反転した第１の反転微分電流を生成し、前記第２の微分電流をミラーリングして前記第２の微分電流を反転した第２の反転微分電流を生成することが好ましい。
そして、出力回路部は、前記第１の微分電流及び前記第２の反転微分電流のサイズをそれぞれ所定のＭＯＳサイズ比によって調節した後、合算し第１の出力電流を生成する第１の出力部と、前記第２の微分電流及び前記第１の反転微分電流のサイズをそれぞれ所定のＭＯＳサイズ比によって調節した後、合算し第２の出力電流を生成する第２の出力部と、を含み、前記出力電流は、前記第１及び第２の出力電流を合算して生成することが好ましい。
【発明の効果】
【００１４】
本発明によれば、微分可能な周波数帯域が広範になり、微分特性の調整が容易で、出力電流の量が電圧、工程、温度などに起因する外乱の影響を受けないブースティング回路を提供されることになる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明の好適な実施例について詳述する。
図３は本発明に係るブースティング回路図である。本ブースティング回路は、入力回路部１００ａ、１００ｂ、出力回路部２００ａ、２００ｂ、及びバイアス回路部３００からなる。
【００１６】
入力回路部１００ａ、１００ｂは、入力した電圧の微分値に比例する微分電流を出力するものである。バイアス回路部３００は、プッシュ・プル状の信号を反映するために、入力回路部１００ａ、１００ｂから出力される電流をミラーリングし、これを反転した電流を生成するものである。出力回路部２００ａ、２００ｂは、入力回路部１００ａ、１００ｂ及びバイアス回路部３００から出力される電流をそれぞれＭＯＳサイズ比、即ち、Ｍ１３とＭ１５のＷ/Ｌ値の比ｋ、またはＭ１９とＭ２１のＷ/Ｌ値の比ｋに応じてサイズを決め、これを合算してプッシュ・プル形態に出力する。
【００１７】
入力回路部１００ａ、１００ｂは左右対称の第１及び第２のトランジスタＱ１１、Ｑ１２からなる差動増幅器と、第１のコンデンサＣ１１、及び第１の抵抗Ｒ１１からなる第１の微分回路と、第３及び第４のトランジスタＱ１３、Ｑ１４からなる差動増幅器と、第２のコンデンサＣ１２、及び第２の抵抗Ｒ１２からなる第２の微分回路と、そしてＰＭＯＳトランジスタＭ１１、Ｍ１２、Ｍ１７、Ｍ１８からなるカレントミラー回路とから構成される。
【００１８】
第１の微分回路にはVip-Vref が入力電圧として使用され、第２の微分回路には Vin-Vrefが入力として使用される。ここで、Vipは、第１の入力電圧、Vinは、第２の入力電圧、Vrefは、基準電圧を示す。
第１の微分回路の場合、差動増幅器、第１のコンデンサＣ１１、及び第１の抵抗Ｒ１１のフィードバック構造により、第１及び第２のトランジスタＱ１１、Ｑ１２のコレクタ（collector）電流が入力電圧Vip-Vrefの微分値に比例した電流に変換される。即ち、入力電圧 Vip-Vrefの波形を微分した波形を有する微分電流が第１のトランジスタＱ１１に流れ、この微分電流とは逆方向の電流が第２のトランジスタＱ１２のコレクタに流れる。この際、第１の抵抗Ｒ１１が周波数特性を示すＱ値（Quality Factor）を定め、これにより使用帯域での位相特性を微分特性（＋９０°）に維持することが可能になる。さらに、図２に示した従来のブースティング回路との相違点は、１段の差動増幅器の入力端がＮＰＮバイポーラートランジスタにより構成されることによって、周波数の特性を最大化することができ、安定性も別の周波数補償回路を付加することなしに容易に確保できることにある。なお、第２の微分回路の構成及び動作過程においても第１の微分回路と同一である。
【００１９】
バイアス回路部３００は、入力回路部１００ａ、１００ｂのＰＭＯＳトランジスタＭ１２、Ｍ１８に流れる微分電流をＰＭＯＳトランジスタＭ１５、Ｍ２１によりそれぞれミラーリングし、ＮＭＯＳトランジスタＭ１６及びＭ２２のバイアス電圧状態に変換して微分電流を反転させた反転微分電流を生成するものである。
【００２０】
出力回路部２００ａ、２００ｂは、入力回路部１００ａ、１００ｂから生成された微分電流、及び、バイアス回路部３００から生成される反転微分電流のサイズをそれぞれ所定のＭＯＳサイズ比ｋで調節して、調節された前記微分電流及び前記反転微分電流を合算しプッシュ・プル形態で最終出力電流を生成する。なお、図３中、生成したｉon（第1の出力電流）を出力する端子を第１の出力部とし、生成したｉop（第２の出力電流）を出力する端子を第２の出力部とする。さらに、本発明のブースティング回路は、第1の出力電流ｉonと第２の出力電流ｉopとを合算して出力する図示しない出力部を含む場合もある。
【００２１】
図２の従来のブースティング回路では、基本的に出力する微分量が少ない場合、数２式に基づきコンデンサＣ３、Ｃ４またはＭＯＳサイズの比ｋ値を大きく設計すべきであるが、これには周波数帯域の犠牲が伴う。しかし、本発明のブースティング回路では、プッシュ・プル構造の出力端を有することにより、従来回路のブースティング回路に比べて２倍の出力が基本的に得られるので、高周波特性に優れる。
【００２２】
図４は、図３の入力回路部１００ａ、１００ｂの等価回路図である。なお、ここでCS及びCLは、それぞれ入力及び出力の寄生コンデンサ（parasitic capacitance）の値であり、差動増幅器の出力抵抗成分は無視することにする。かかる回路図から第１のノード（Ａ）と第２のノード（Ｂ）で電流式を求めれば数３式に示す通りである。また、回路の各部分に流れる電流は数４式のように定義される。さらに、Ｃ≫ CS、CLであると仮定すれば、数３式、数４式の入力電圧 Vi と Vlの関係は数５式に示す通りである。従って、差動増幅器の電流源の電流は数６式のように定義される。また、数６式の分母の２次式に対する固有振動数（natural frequency）wn 及び減衰比（damping ratio）εを求めれば数７式に示す通りである。
【００２３】
【数３】
2004229298.tif 000005
【００２４】
【数４】
2004229298.tif 000006
【００２５】
【数５】
2004229298.tif 000007
【００２６】
【数６】
2004229298.tif 000008
【００２７】
【数７】
2004229298.tif 000009
【００２８】
一般的に、RCL ＞ C/gmであるためRCLによるゼロよりポール（Pole）が低周波に位置する。従って、演算増幅器の電流源の電流は、一定の周波数領域(≪wn)まで入力電圧信号に対して次式に示す微分関係を有する。
gmvl =sCvi
【００２９】
微分波形を有する出力電流は、入力電圧に対して２次Poleを有するのでフィードバック抵抗Ｒによって減衰比を調節することができる。つまり、フィードバック抵抗Ｒにより一定の周波数領域までの位相が９０°になるよう微分領域を拡張させ得るという意味が含まれる。
かかる関係を用いて１段の差動増幅器の微分回路を構成すれば図３の入力回路部１００ａと同一になる。
【００３０】
一方、図５Ａ及び図５Ｂは、図３の本発明にかかるブースティング回路の実験結果であって出力電流の周波数の特性を測定したものである。図５Ａはサイズの特性、図５Ｂは位相の特性を示す。図５Ａ、図５Ｂに示すように、本発明にかかるブースティング回路の位相特性は約１００ＭＨｚまで＋９０°維持できるため良好な微分特性が得られる。
【００３１】
図６Ａ及び図６Ｂは、図３のフィードバック抵抗である第１及び第２の抵抗（Ｒ１１、Ｒ１２）の値を可変した場合の周波数特性の変化を示す。同図のように、第１及び第２の抵抗（Ｒ１１、Ｒ１２）を用いて使用領域で位相調節が容易であることが分かる。
前述のように、本発明のブースティング回路は微分可能な周波数帯域が高周波帯域側に広く、微分特性の調整が容易である。さらに、微分波形を示す出力電流が電圧、工程、温度などに起因する外乱によって影響を受けないという効果がある。
【００３２】
以上、代表的な実施例を通して本発明について詳細に説明したが、本発明の属する技術分野において通常の知識を持つ者は、前記した実施例に基づいて本発明の技術的思想の範疇を逸脱しない限度内で多様な変形が可能であるといえる。従って、本発明の権利範囲は、説明された実施例に限定されることなく、また特許請求の範囲にも限定されることなく、本特許請求の範囲に均等な範囲も含めて定められるべきである。
【産業上の利用可能性】
【００３３】
本発明に係るブースティング回路は、ＣＤやＤＶＤなどの光学記録・再生装置、またはハードディスクドライブなどで用いられる等化器のブースティング回路に使用され得る。
【図面の簡単な説明】
【００３４】
【図１】従来のブースティング回路図である。
【図２】従来のブースティング回路図である。
【図３】本発明に係るブースティング回路図である。
【図４】図３に示すブースティング回路の入力回路部の等価回路図である。
【図５】Ａは本発明に係るブースティング回路の出力電流におけるゲインの周波数特性を示す図であり、Ｂは本発明に係るブースティング回路の出力電流における位相の周波数特性を示す図である。
【図６】Ａは本発明に係るブースティング回路でフィードバック抵抗のサイズに依存したゲインの周波数特性を示す図であり、Ｂは本発明に係るブースティング回路でフィードバック抵抗のサイズに依存した位相の周波数特性を示す図である。
【符号の説明】
【００３５】
１００ａ、１００ｂ  入力回路部
２００ａ、２００ｂ  出力回路部
３００    バイアス回路部
【図１】
2004229298.tif 000010
【図２】
2004229298.tif 000011
【図３】
2004229298.tif 000012
【図４】
2004229298.tif 000013
【図５】
2004229298.tif 000014
【図６】
2004229298.tif 000015