(57)【要約】【課題】ゲートエッチングプロセスの間に、許容不可能なノッチがゲートに形成されることを回避し、ゲートの基部のくぼみ（ゲート基部の切削部）を最小に維持された半導体デバイスおよび０．１８μｍ以上の技術に非常に有効である半導体の製造方法を提供する。【解決手段】本発明のトランジスタのゲート構造がハードマスクを用いることにより形成される。ハードマスクは、シリコン二酸化物層上にＢＡＲＣ（下部反射防止層）の二層構造を有する。フォトレジスト層が、ゲートに対応する部分の上に形成される。第１のエッチングによりゲート構造が形成される。フォトレジストの除去に続いて、第２のエッチングにより、ＢＡＲＣが完全に除去される。シリコン二酸化物層は、ＨＦを用いた後続のウエットエッチングにより除去され得る。【選択図】　図６
2004006902.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスを製造する半導体デバイスの製造方法であって、
基板を提供する工程と、
該基板上に酸化物層を形成する工程と、
該酸化物層上にシリコン層を形成する工程と、
該シリコン層上にハードマスクを形成する工程と、
該シリコン層のゲートに対応する部分上にフォトレジスト層を形成する工程と、
該フォトレジスト層を用いて該ハードマスクに第１のエッチングを実行する工程と、
該フォトレジスト層を除去する工程と、
該ハードマスクを用いて該シリコン層に第２のエッチングを実行する工程と、を包含する半導体デバイスの製造方法。
【請求項２】
前記ハードマスクは、少なくともシリコン酸化物層と、該シリコン酸化物層上に設けられた反射防止膜とを含む、請求項１に記載の半導体デバイスの製造方法。
【請求項３】
前記反射防止膜は、シリコン酸窒化物層を含む、請求項２に記載の半導体デバイスの製造方法。
【請求項４】
前記第２のエッチングにより、前記反射防止膜が除去される、請求項２に記載の半導体デバイスの製造方法。
【請求項５】
前記第１のエッチングはドライエッチングである、請求項１に記載の半導体デバイスの製造方法。
【請求項６】
前記第２のエッチングはドライエッチングである、請求項１に記載の半導体デバイスの製造方法。
【請求項７】
前記ゲートにノッチは形成されていない、請求項１に記載の半導体デバイスの製造方法。
【請求項８】
前記ゲートの基部の切削部の厚さは約５０Å未満である、請求項１に記載の半導体デバイスの製造方法。
【請求項９】
前記基板はシリコン層を含むかまたはシリコン基板であり、該基板上の前記酸化物層はシリコン酸化物層を含む、請求項１に記載の半導体デバイスの製造方法。
【請求項１０】
前記シリコン層は、ドーピングされていないか、またはｎ型ドーピングされたポリシリコン層を含む、請求項１に記載の半導体デバイスの製造方法。
【請求項１１】
前記シリコン層は約２０００Åの厚さを有する、請求項１に記載の半導体デバイスの製造方法。
【請求項１２】
前記フォトレジスト層は露光波長２４８ｎｍで感光するフォトレジスト層である、請求項１に記載の半導体デバイスの製造方法。
【請求項１３】
前記シリコン酸化物層は約３００Å〜７００Åの厚さを有する、請求項２に記載の半導体デバイスの製造方法。
【請求項１４】
前記反射防止膜は約３００Å〜７００Åの厚さを有する、請求項２に記載の半導体デバイスの製造方法。
【請求項１５】
基板と、
該基板上の酸化物層と、
該酸化物層上のシリコン層であって、該シリコン層は、ノッチを有さないゲート構造に形成されたシリコン層と、
を備え、
該ゲート構造は、少なくともシリコン酸化物層と、該シリコン酸化物層上に設けられた反射防止膜とを含むハードマスクを用いて形成され、次に、該ハードマスクは除去されている半導体デバイス。
【請求項１６】
前記反射防止膜はシリコン酸化窒化物層を含む、請求項１５に記載の半導体デバイス。
【請求項１７】
前記シリコン酸化物層は約３００Å〜７００Åの厚さを有する、請求項１５に記載の半導体デバイス。
【請求項１８】
前記反射防止膜は約３００Å〜７００Åの厚さを有する、請求項１５に記載の半導体デバイス。
【請求項１９】
前記シリコン層は、ドーピングされていないか、またはｎ型ドーピングされたポリシリコン層を含む、請求項１５に記載の半導体デバイス。
【請求項２０】
前記シリコン層は約２０００Åの厚さを有する、請求項１５に記載の半導体デバイス。
【請求項２１】
前記第２のエッチング工程の実行後に、前記シリコン酸化物層をウエットエッチングにより除去する工程をさらに有する、請求項２に記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ハードマスクを用いてゲートポリエッチングを行う半導体デバイスおよびその製造方法に関する。
【０００２】
【従来の技術】
ＭＯＳ　ＬＳＩ（金属酸化物半導体大規模集積回路）における近年の進歩により、半導体技術は、０．１８μｍ以下の寸法で形状を作製することができる。トランジスタの製造方法には、シリコン酸窒化物（ＳｉＯＮ）等の材料から形成された無機反射防止膜を用い、パターニング方法、およびゲート電極の劣化を防止するデュアルゲートプロセスを採用している。
【０００３】
反射防止膜を用いてゲート電極をパターニングする場合、ゲートをエッチングした後に、ポリシリコン（多結晶シリコンとも称される）から反射防止膜を除去する必要がある。一般に、熱いリン酸溶液が、この除去のために用いられる。しかしながら、デュアルゲートプロセスでリンを注入されたポリシリコンゲートは、エッチングされると、形状欠陥を生じる。
【０００４】
図７は、従来のエッチングプロセスに関連する形状欠陥を示す図である。これは、ＦＥＴ（電界効果型トランジスタ）のゲート断面のＳＥＭ（走査電子顕微鏡）顕微鏡写真である。図７に示すように形状欠陥としてゲートのノッチがはっきりと分かる。
【０００５】
ゲートを有する半導体デバイスを製造する従来技術は、２０００年４月７日に公表された、竹川らによる特許文献１によって代表される。図１および図２示すように、特許文献１に開示された半導体デバイスには、補償膜５１が、ポリシリコン層３１およびＷＳｉ２層３２をエッチングしてゲート電極３０を形成するために用いられるハードマスク４１上に形成される。このときの半導体デバイスの構造はまた、Ｓｉ基板１０、酸化物層２０、ポリシリコン層３１、およびＷＳｉ２層３２を含む。補償層５１は、ゲート電極３０に用いられるポリシリコン層３１と同じポリシリコンで形成される。図２に示すとおり、補償膜５１は、エッチングが実行される間に、完全に除去される。ハードマスク４１は、補償膜５１によりエッチングガスには晒されないため、エッチングが行われている間に薄くなることが防がれる。マスク４１は、イオン注入中にイオンが透過することを防ぐ。しかしながら、特許文献１では、ゲートにノッチが形成されることを防ぐ、いずれの技術も提供していない。
【０００６】
【特許文献１】
特開２０００−１００９６５号公報
【０００７】
【発明が解決しようとする課題】
従来のゲート形成技術では、ゲート電極の形成時に発生する形状欠陥として発生し得る不良は、エッチングプロセスの種類に依存する。リン酸（Ｈ３ＰＯ４）を用いたウェットエッチングでは、ゲートにノッチが形成されてしまい、ゲートはそのノッチにより高い抵抗を生じ、トランジスタが劣化する。ノッチの形成は、フォトレジストの層を設けることによってある程度まで防止され得るが、フォトレジストがノッチの形成を防止する効果は限られている。フォトレジストの塗布はまた、さらなるプロセス工程および試薬の費用を伴い、経済的に実現可能なトランジスタ製造プロセスではなくなる。
【０００８】
一方、ドライエッチングプロセスは、ゲートの基部のシリコンにくぼみを形成する傾向にある。これらのくぼみにより、トランジスタが劣化する。結果として、ゲート構造を形成するためのウェットエッチングおよびドライエッチングの両方が、従来技術に多くの困難な問題を与えている。
【０００９】
上述したとおり、従来のゲート製造技術は、エッチングプロセス中に、ゲートに許容し難いノッチを形成する傾向にある。従って、０．１８μｍ以下の寸法の形状には、新たな微細技術が必要とされる。
【００１０】
本発明は、上記従来の問題を解決するもので、０．１８μｍ以下の微細技術に非常に有効であり、ゲートエッチングプロセスの間に、容認できないノッチがゲートに形成されてしまうことを回避し、かつ、ゲート基部のくぼみ（ゲート基部の切削部）を抑制してそれを最小限に維持できる半導体デバイスおよびその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は、半導体デバイスを製造する半導体デバイスの製造方法であって、基板を提供する工程と、該基板上に酸化物層を形成する工程と、該酸化物層上にシリコン層を形成する工程と、該シリコン層上にハードマスクを形成する工程と、該シリコン層のゲートに対応する部分上にフォトレジスト層を形成する工程と、該フォトレジストを用いて該ハードマスクに第１のエッチングを実行する工程と、該フォトレジストを除去する工程と、該ハードマスクを用いて該シリコン層に第２のエッチングを実行する工程と、を包含し、これにより上記目的が達成される。
【００１２】
前記ハードマスクは、シリコン酸化物の層上に反射防止層を含む。前記ハードマスクは、少なくともシリコン酸化物層と、該シリコン酸化物層上に設けられた反射防止膜とを含む。
【００１３】
前記反射防止層は、シリコン酸窒化物を含む。
【００１４】
前記第２のエッチングにより、前記反射防止層が除去される。
【００１５】
前記第１のエッチングはドライエッチングである。
【００１６】
前記第２のエッチングはドライエッチングである。
【００１７】
前記ゲートにノッチは形成されていない。
【００１８】
ゲート基部の切削部の厚さは約５０Å未満である。
【００１９】
前記基板はシリコン層を含むかまたはシリコン基板であり、該基板上の前記酸化物層はシリコン酸化物を含む。
【００２０】
前記シリコン層は、ドーピングされていないか、またはｎ型ドーピングされたポリシリコンを含む。
【００２１】
前記シリコン層は約２０００Åの厚さを有する。
【００２２】
前記フォトレジスト層は露光波長２４８ｎｍで感光するフォトレジスト層である。
【００２３】
前記シリコン酸化物の層は約３００Å〜７００Åの厚さを有する。
【００２４】
前記反射防止層は約３００Å〜７００Åの厚さを有する。
【００２５】
本発明は、半導体デバイスであって、基板と、該基板上の酸化物層と、該酸化物層上のシリコン層であって、該シリコン層は、ノッチを有さないゲート構造に形成されたシリコン層と、を備え、該ゲート構造は、少なくともシリコン酸化物層と、該シリコン酸化物層上の反射防止膜とを含むハードマスクを用いて形成され、次に、該ハードマスクは除去されており、これにより上記目的が達成される。
【００２６】
前記反射防止層はシリコン酸化窒化物を含む。
【００２７】
前記シリコン酸化物層は約３００Å〜７００Åの厚さを有する。
【００２８】
前記反射防止層は約３００Å〜７００Åの厚さを有する。
【００２９】
前記シリコン層は、ドーピングされていないか、またはｎ型ドーピングされたポリシリコンを含む。
【００３０】
前記シリコン層は約２０００Åの厚さを有する。
【００３１】
前記第２のエッチング工程の実行後に、前記シリコン酸化物層をウエットエッチングにより除去する工程をさらに有する。
【００３２】
本発明は、一部、ノッチを有さない、ゲートの基部の切削部が約５０Å未満であるＴＦＴゲート、およびそのゲートを形成する方法に関する。
【００３３】
本発明は、一部、基板上に酸化物層を形成し、上記酸化物層上にシリコン層を形成し、上記シリコン層上にハードマスクを形成し、上記シリコン層のゲートに対応する部分の上にフォトレジスト層を形成し、エッチングを実施し、上記フォトレジスト層を除去し、第２のエッチングを実施することによって半導体デバイスを形成する方法に関する。上記エッチング工程はドライエッチングであり得る。上記基板はシリコンであり得、上記酸化物層はシリコン酸化物であり得る。
【００３４】
本発明は、シリコン酸化物層上に設けられた反射防止コーティング膜を有するハードマスクに関する。上記反射防止層は、シリコン酸窒化物であり得る。上記第２のエッチングにより、上記反射防止層が除去される。
【００３５】
本発明は、一部、ドーピングされていないか、またはｎ型ドーピングされたポリシリコンであるシリコン層に関する。上記シリコン層は約２０００Åの厚さを有し得る。上記フォトレジスト層は、好ましくは、露光波長２４８ｎｍで感光するフォトレジスト層である。上記シリコン酸化物の層は約３００Å〜７００Åの厚さを有する。上記反射防止層は約３００Å〜７００Åの厚さを有する。
【００３６】
本発明は、一部、基板上の酸化物層、および上記酸化物層上のシリコン層を含む半導体デバイスに関し、上記シリコン層は、ノッチを有さないゲート構造を有し、上記ゲート構造は、シリコン酸化物層上に反射防止層を含むハードマスクを用いて形成され、上記マスクは後に除去される。
【００３７】
上述した一般的な説明、および以下の詳細な説明はともに、例示および説明のためのものであり、特許請求の範囲に規定される発明のさらなる説明を提供することを意図するものである。
【００３８】
【発明の実施の形態】
添付の図面は、本発明をさらに理解するために用いられる。これらの図面は、本発明の実施形態を例示し、その説明とともに、本発明の実施形態の原理を説明するものである。
【００３９】
本発明の利点は、以下の詳細な説明からより明白になる。しかしながら、詳細な説明および特定の例は、本発明の好適な実施形態を示す一方で、例示のみを目的とすることが理解されるべきである。本発明の技術的思想および技術的範囲内の種々の変更および改変が、この詳細な説明から当業者には明白である。
【００４０】
本発明は、二層構造を有するハードマスクを利用することにより、ゲート形成における形状欠陥を回避するものである。この二層構造は、シリコン酸化物膜と、シリコン酸化物膜上に設けられた無機反射防止膜（ＡＲＣ）とを含む。無機反射防止膜は、例えば、シリコン酸窒化物（ＳｉＯＮ）であり得るが、これに限定されない。
【００４１】
本発明では、ハードマスクの上層を構成する無機反射防止膜は、ゲートポリシリコンがエッチングされると同時に除去される。その結果、ゲートエッチング後には、シリコン酸化物膜のみがゲートポリシリコン上に残る。シリコン酸化物膜は、後工程において、フッ酸または他のエッチング液を用いて、リンが注入されたポリシリコンをエッチングすることなく除去され得る。結果として、従来技術に関連する形状欠陥を回避し得る。
【００４２】
図３は、本発明の半導体デバイスの製造方法における一実施形態によるハードマスクプロセスを示す断面図である。図３において、シリコン基板１０１上にわたって、ゲート酸化物膜１０２が形成される。ゲート酸化物膜１０２上にわたってポリシリコン層１０３が形成される。ポリシリコン層１０３は、ドーピングされないか、またはｎ型ドーピングされ得る。ポリシリコン層１０３上にわたって、シリコン酸化物膜１０４を含むハードマスクが形成され、シリコン酸化物膜１０４上にわたって、ＢＡＲＣ（下部反射防止膜）１０５が形成される。ＢＡＲＣ１０５上には、ゲート上を覆う（ゲートが形成される構造の一部を覆う）フォトレジスト層１０６が形成（パターンニング）されている。
【００４３】
ＢＡＲＣ１０５は、部分的に、好ましくない反射を低減するものである。ＢＡＲＣは、有機または無機のいずれかである。本発明では、ＢＡＲＣは、好ましくは、シリコン酸窒化物等の無機ＡＲＣである。ＢＡＲＣ層１０５はまた、Ｔａ２Ｏ５、ＰＭＭＡ（ポリメチルメタクリラート）、およびポリカーボネートであり得るが、これらに限定されない。
【００４４】
フォトレジスト層１０６は、ポジ型フォトレジストまたはネガ型フォトレジストであり得る。例えば、ポジ型フォトレジストは、フェノールフォルムアルデヒドであり得、ノボラックとも称される。フォトレジスト層１０６は、ジアゾナフトキノン等の感光剤を含み得る。例えば、フォトレジストは、酸発生剤を含む化学的に増幅されたフォトレジスト層１０６であり得る。フォトレジスト層１０６は、例えば、ｔｅｒｔ−ブトキシカルボニル、ポリヒドロキシスチレン、フェノール樹脂、またはＰＭＭＡ（ポリメチルメタクリラート）に基づくＤＵＶ（極紫外）フォトレジストであり得る。フォトレジスト層１０６は、ＥＧＭＥＡ（エチレングリコールモノメチルエーテルアセテート）またはＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）等の溶媒で希釈され得る。フォトレジスト１０６層は、好ましくは、露光波長２４８ｎｍまたは１９８ｎｍで感光するフォトレジスト層、すなわち、プラズマに対する抵抗力が低いフォトレジスト層である。最も好ましくは、露光波長２４８ｎｍで感光するフォトレジスト層が用いられる。
【００４５】
ここで、酸発生剤を含む化学的に増幅されるフォトレジスト層１０６について説明する。
【００４６】
現在、０．１８μｍ以下のパターニングに用いられているレジストの中には、酸発生剤を含む化学増幅型レジストというものがある。これは、レジストが感光する際に、レジストに含まれる内部の酸発生剤により、レジスト内部の感光した部分に酸が発生し、その酸によりそのまわりの部分を溶解させるものである。酸発生剤を含まないレジストを感光させるためには、高い光の強度が必要であるが、「化学増幅型レジスト」では、光をレジスト内部に含まれる酸発生剤により化学的に増幅させたことになり、弱い光でも微細なパターンを形成することができる。
【００４７】
図３に示す層の厚さは、プロセスパラメータに依存して変更され得る。ポリシリコン層１０３は、約２０００Åの厚さを有し得る。好ましくは、ポリシリコン層１０３は、約１７５０Å±５０Åの厚さを有する。シリコン酸化物膜１０４は、約３００Å〜７００Åの厚さであり得る。シリコン酸化物膜１０４の通常の厚さは、約５９０Åまたは約６４０Åであるが、これらに限定されない。ＢＡＲＣ膜１０５は、約３００Å〜７００Åの厚さであり得る。ＢＡＲＣ膜１０５の通常の厚さは、約５１０Åまたは約６２０Åであるが、これらに限定されない。フォトレジスト層１０３は、約１０００Åよりも厚い厚さを有し得る。好ましくは、フォトレジスト層１０３は、約４０００Åの厚さを有し得る。
【００４８】
図４は、フォトレジスト層１０６によって覆われた部分を残して、ＢＡＲＣ膜１０５およびシリコン酸化物膜１０４が除去された状態を示す断面図である。図４において、パターニングされたフォトレジスト層１０６を用いて第１のエッチングを実行する。これは、プラズマエッチング等のドライエッチングを用いて達成される。異方性プラズマエッチングは、強力な無線周波数（ＲＦ）エネルギーを用いて、真空プロセスチャンバ内のガス（通常、フッ素または塩素）をイオン化する。エッチングされた後、フォトレジスト層１０６層は剥離されて除去される。
【００４９】
図５は、フォトレジスト層１０６層の剥離後の構造を示す断面図である。図５において、フォトレジスト層１０６が剥離された後、シリコン酸化物層１０４およびＢＡＲＣ層１０５を含むハードマスク構造が、ゲート構造に対応するポリシリコン層１０３の部分の上に残る。
【００５０】
図６は、半導体デバイスのゲートエッチングを示す断面図である。シリコン酸化物層１０４およびＢＡＲＣ層１０５を含むハードマスクの積層構造を用いて第２のエッチングを実行する。即ち、図６に示すように、ＢＡＲＣ層１０５は、ポリシリコン層１０３のゲートエッチング中に完全に除去される。ゲートエッチングは、好ましくは、ドライエッチングである。結果として、ＢＡＲＣ層１０５の除去により、ノッチが形成される可能性が無くなる。エッチングに続いて、残存するシリコン酸化物層１０４が、フッ酸を含む溶液を用いて、後工程で除去され得る。
【００５１】
ここで、二層のハードマスクにより「基部のシリコンにくぼみ』が抑制されるメカニズムについて説明する。
【００５２】
ノッチの形成について、ノッチはゲート形成後のＢＡＲＣ（ＳｉＯＮ）の熱燐酸処理時に、イオン注入を行っている部分が謀ッチングされるために生じる。ゲート形成時のドライエッチは原理的に異方性が高いので、ゲートにノッチを生じない。また、ゲート形成時のドライエッチのＳ．Ｌ、Ｏ．Ｅ．ステップは、酸化膜に対するエッチング選択比が非常に痛く（＞１００）、ゲート酸化膜上でエッチングをストップさせているため、ゲート形成後にはシリコンのくぼみも発生していないことになる。
【００５３】
次に、シリロンのくぼみについて、２層のハードマスクを用いない場合、つまりＰｏｌｙ−Ｓｉ膜上に直接無機ＢＡＲＣ（ＳｉＯＮ）を堆積し、ゲート形成後にドライエッチを用いてＳｉＯＮ膜を除去する揚台、一般的にＳｉＯＮのエッチングにはＣＦ４、ＣＨＦ３、ＧＨ２Ｆ２、ＣＨ３Ｆ等のフロロカーボン系のガスと０２などを用いる。この際のＳｉに対するＳｉＯＮのエッチング選択比は６程度まで上げられることは確認しているが、数百オングストロームの厚さのＳｉＯＮ膜を除去する間にシリコンのくぼみを５０オングストローム以下に制御するのは非常に困難である。
【００５４】
一方、今回の実施例のように、２層のハードマスク（８ｉＯＮ膜／酸化膜）を用いた場合、ゲート形成時のＰｏｌｙ−Ｓｉのドライエッチ中にＰｏｌｙ−Ｓｉと同時にＳｉＯＮ膜が完全に除去される。ゲート形成後の工程でのハードマスクの酸化膜はＨＦを用いたウェットエッチで除去される。ＨＦ溶液はシリコンをエッチングすることはなく、シリコンのくぼみは原理上発生しないことになる。
【００５５】
このようにして、２層のハードマスクを用いて、ＳｉＯＮ膜をゲート形成時のドライエッチ中に除去することで、ゲートのノッチ、シリコンのくぼみの両方を回避することができる。
【００５６】
シリコン酸化物層１０４は、フッ酸（ＨＦ）によりウェットエッチングされ得る。ＨＦの希釈溶液をウエハに吹き付けるか、またはその希釈溶液に浸漬することにより、選択的な酸化物除去が行われる。ＨＦの希釈液は、フッ化アンモニウム（ＮＨ４Ｆ）で頻繁に緩衝処理される。この溶液は、緩衝酸化物エッチング液（ｂｕｆｆｅｒｅｄ　ｏｘｉｄｅ　ｅｔｃｈ）（ＢＯＥ）と称される。ＨＦを緩衝処理することにより、エッチングを低速にして、安定させ、フォトレジストにあまり影響を与えない、良好に制御されたエッチング溶液を提供する。ＢＯＥは、脱イオン化された水を用いてウエハからすすぎ落とされる。
【００５７】
シリコン酸化物は、ＢＯＥに晒されると、等方的にエッチングされるアモルファス材料である。すなわち、エッチングの深さには、マスク材料の下における横方向へのエッチングが伴われる。横方向のエッチング、すなわち、アンダーカッッティングは、達成され得る線およびスペースの密度を制限する役割を果たす。
【００５８】
ドライエッチングは、等方性または異方性プロセスのいずれかであり得る。ドライエッチングプロセスの一つが、ＲＩＥ（反応イオンエッチング）である。ＲＩＥ（反応イオンエッチング）は、無線周波数信号を用いて、化学的反応性ガスのプラズマを発生することにより、基板をエッチングする。基板が直接カソード上に配置されるため、運動量の移動が、エッチングプロセスにおいて重要な役割を果たす。よって、プロセスパラメータを変更することにより、エッチングは、等方的または異方的のいずれかで実行され得る。ＲＩＥは、ＳＦ６に基づく化学的性質を用いて実施され得る。ＲＩＥは、シリコンに対して低い選択度を有する。
【００５９】
ＩＣＰ（誘導的に結合されたプラズマ）エッチングは、プラズマを用い、エッチングマスクを介して、横方向に規定されたくぼみ構造を提供する異方性プラズマエッチングの方法である。ＩＣＰエッチングは、反応性エッチングガスとの接触により、基板の表面から材料を除去し、表面を露出させるプラズマエッチングを含む。ＩＣＰエッチングは、Ｃｌ２およびＨＢｒに基づく化学的性質を用いる。
【００６０】
フォトレジストの除去は、灰化により達成され得る。灰化は、プラズマ環境で原子状酸素をレジスト材料と反応させることによりレジスト層を除去する。灰化の性能を改善し、高分子残留物の除去を向上させるために添加された、Ｎ２またはＨ２等のガスがしばしば存在する。フォトレジストもまた、ウェット化学法を用いて除去され得る。
【００６１】
以下の実施例は、従来技術（実施例１，２）と比較して、本発明の実施形態（実施例３）の利点を示す。
【００６２】
実施例１
ポリシリコンゲート構造部の上に単一のＢＡＲＣ層を有する、ＮＦＥＴ上の従来技術によるゲートが形成された。ＢＡＲＣは、５２０ÅのＳｉＯＮ層であった。エッチングは、８５％のＨ３ＰＯ４溶液を用いて、１６５℃で９分間実施された。その結果をゲートの電子顕微鏡写真である図７（従来技術）に示す。
【００６３】
従来技術によるウェットエッチングの結果は、８．５％のエッチング均一性を生じる、５８Åのエッチング速度である。ポリシリコンに対するエッチングの選択度は３６であり、ＵＳＧ（無ドープシリケートガラス）に対する選択度（エッチング速度の比率の値）は１４．５であった。
【００６４】
実施例２
実施例２は、ポリシリコンゲート構造部の上に単一のＢＡＲＣ層を有するＮＥＦＴゲート構造の従来技術によるエッチングである。ドライエッチングは、３５ｍＴｏｒｒの圧力およびＲＦ＝２００Ｗで、１０／５０ｓｃｃｍ（毎分標準立方センチメートル毎分）のＣＨＦ３／Ａｒ比で実施された。この結果を図８（従来技術）のＴＥＭ（透過電子顕微鏡）顕微鏡写真に示す。
【００６５】
図８に示すゲート構造は、２０００Åのサイズを有するポリシリコンゲート構造である。しかしながら、８０ÅのＳｉのくぼみが、ゲートの基部にて観察される。このくぼみ、すなわち、Ｓｉ構造のアンダーカットは、ＦＥＴの信頼性を低減し、有害な電気的特性を生じる。
【００６６】
実施例３
本発明に従って、ハードマスクを有するゲートを形成する。ハードマスクは、ＳｉＯ２層上にＢＡＲＣ（ＳｉＯＮ）層を有する。
【００６７】
エッチング順序のために、以下のパラメータを定義する。
【００６８】
ＨＭ：ハードマスクＨＭは、ＳｉＯＮ／酸化物膜スタックを意味する。
【００６９】
Ｂ．Ｔ．：ブレークスルーＢ．Ｔ．は、低いポリシリコン／酸化物エッチング選択度を有するエッチング工程の名称である。一般に、この工程は、ゲートエッチング順序の最初に用いられるが、これは、ゲートポリシリコンエッチングのためのガスの化学的性質が酸化物に対して高い選択度を有し、これによりポリシリコン膜の上の自然酸化物のエッチング中に、エッチストップの問題を容易に生じるからである。そのため、ブレークスルー工程は、通常、ポリシリコン表面上の自然酸化物を除去するために用いられる。
【００７０】
Ｍ．Ｅ．：メインエッチングＭ．Ｅ．は、ゲート下部のプロファィルを制御するエッチング工程である。
【００７１】
Ｓ．Ｌ．：ソフトランディングＳ．Ｌ．もまたエッチング工程である。Ｓ．Ｌ．は、下にある薄いゲート酸化物に対するゲートポリシリコンエッチングを停止し、ゲート下部のプロファイルを同時に制御するために用いられる。
【００７２】
Ｏ．Ｅ．：オーバーエッチングＯ．Ｅ．は、Ｓ．Ｌ．工程後の残存するポリシリコンを除去するエッチング工程である。
【００７３】
Ｅ．Ｐ．Ｄ．：終点検出ＥＰＤは、エッチング時間を自動的かつ正確に制御するシステムである。このシステムは、エッチング中のプラズマからの発光強度を監視し、発光強度の変化から特定の膜のエッチングの終了を検出する。このシステムは、一般に、エッチングプロセスに用いられる。
【００７４】
Ｗ．ｓ．：電源Ｗｓは、プラズマを生成するＲＦ（無線周波数）電源である。
【００７５】
Ｗｂ：バイアスパワーＷｂは、ウエハに対するイオンの衝突エネルギーを制御するＲＦ（無線周波数）パワーである。
【００７６】
本実施例では、エッチング順序は以下のとおりである。
【００７７】
１．　ハードマスク（ＨＭ）エッチング
２．　フォトレジストの除去（従来の酸素プラズマエッチングが用いられる）
３．　ゲートポリシリコン構造の形成
四つのエッチング工程が、ゲートを形成するために用いられた（Ｂ．Ｔ．→Ｍ．Ｅ．→Ｓ．Ｌ．→Ｏ．Ｅ．）。マスクは、以下の順序に従ってエッチングされる：ＨＭ（８０ＣＦ４／１２０Ａｒ、４ｍＴｏｒｒ、５００Ｗｓ／１５０Ｗｂ、８Ｔｏｒｒ　Ｂａｃｋ−Ｈｅ、ＥＰＤ２５％Ｏ．Ｅ．）、Ｂ．Ｔ．（６５ＣＦ４、４ｍＴｏｒｒ、６５０Ｗｓ／１００Ｗｂ、８Ｔｏｒｒ　Ｂａｃｋ　Ｈｅ、１０秒）、Ｍ．Ｅ．（６０Ｃｌ２／１００Ｂｒ／１６ＨｅＯ２／２５ＣＦ４、４ｍＴｏｒｒ、４００Ｗｓ／１２０Ｗｂ、８Ｔｏｒｒ　Ｂａｃｋ−Ｈｅ、１８秒）、Ｓ．Ｌ．（１４０ＨＢｒ／７ＨｅＯ２、４ｍＴｏｒｒ、５００Ｗｓ／３０Ｗｂ、８Ｔｏｒｒ　Ｂａｃｋ−Ｈｅ、ＥＰＤ　Ｊｕｓｔ）、およびＯ．Ｅ．（１２０ＨＢｒ／７ＨｅＯ２、７０ｍＴｏｒｒ、６００Ｗｓ／１５０Ｗｂ、８Ｔｏｒｒ　Ｂａｃｋ−Ｈｅ、３０秒）。これらの結果を図９（ａ）および図９（ｂ）に示す。
【００７８】
図９（ａ）および図９（ｂ）の結果は、本発明に従って形成されたゲート構造を示す断面図（電子顕微鏡写真）である。典型的なゲート構造が、図９（ａ）に示されており、厚さ約２０２．５ｎｍ×幅１３０．３ｎｍの寸法を有する。図９（ｂ）は、ゲート構造上に厚さ５４．４ｎｍの残存ハードマスク酸化物層を有するゲート構造を示している。
【００７９】
残存ハードマスクの酸化物膜は、エッチングにより除去される。残存酸化物ハードマスクは、ゲート形成後のウエットエッチング、例えば、ポリノッチ（ｐｏｌｙ　ｎｏｔｃｈ）を生じないフッ酸により除去される。トランジスタへの深刻な劣化を生じ得る、「ポリノッチ」および基板の損失の両方を最小化する必要がある。ポリノッチは、従来のプロセスでのゲート形成後のＳｉＯＮＢＡＲＣの除去中にリン酸により生じる。
【００８０】
本実施例では、ハードマスクは、４０ＣＦ４／１６０Ａｒ（ｓｃｃｍ）、１０ｍＴｏｒｒ、７５０Ｗｓ／１５０Ｗｂ、８Ｔｏｒｒ　Ｂａｃｋ−Ｈｅ、４１秒を用いて形成された。
【００８１】
図１０（ａ）および図１０（ｂ）は、ゲートエッチングのためのハードマスクの形成およびフォトレジストの除去後の断面電子顕微鏡写真である。この結果は、８９度のテーパー角度を有する、ノッチを有さないゲートが形成されることを示す。ポリシリコン損失は約１５０Åであり、サブトレンチ効果は、５０Åよりも低い。
【００８２】
示されたように、本発明の二層ハードマスクは、従来のゲート形成技術に対して明確な利点を示す。ゲートのノッチ形成は回避される。さらに、ゲートの基部の切削部が最小に維持される。この結果は、０．１８μｍ以上の技術に非常に有効である半導体製造プロセスである。
【００８３】
前述の実施形態および利点は、単なる例示であり、本発明を限定するように解釈されるべきものではない。本発明の教示は、他のタイプの方法および装置に容易に適用され得る。本発明の説明は例示を意図しており、特許請求の範囲を限定するものではない。多くの変形、改変、および変更は当業者には明らかである。本明細書中に示した前述の説明および特定の実施形態は、本発明の最良の形態およびその原理の単なる例示であり、特許請求の範囲によってのみ限定されることが理解される。
【００８４】
【発明の効果】
ノッチを有さないトランジスタゲート構造が、ハードマスクを用いることにより形成される。ハードマスクは、シリコン二酸化物層上にＢＡＲＣ（下部反射防止層）の二層構造を有する。フォトレジスト層が、ゲートに対応する部分の上に形成される。第１のエッチングによりゲート構造が形成される。フォトレジストの除去に続いて、第２のエッチングにより、ＢＡＲＣが完全に除去される。シリコン二酸化物層は、ＨＦを用いた後続のウエットエッチングにより除去され得る。
【００８５】
これにより、本発明は、ゲートエッチングプロセスの間に、許容不可能なノッチがゲートに形成されることを回避し、ゲートの基部のくぼみ（ゲート基部の切削部）を最小に維持された半導体デバイスおよび０．１８μｍ以上の技術に非常に有効である半導体の製造方法を提供することを可能とする。
【図面の簡単な説明】
【図１】従来技術によって形成された半導体デバイスを示す図である。
【図２】従来技術によって形成された、図１に示された半導体デバイスをさらに処理し半導体デバイスを示す図である。
【図３】本発明の一つの実施形態によるハードマスクプロセスを示す図である。
【図４】本発明の一つの実施形態による、ＢＡＲＣ膜およびシリコン二酸化物膜の除去を示す図である。
【図５】本発明の一つの実施形態によるフォトレジスト層の剥離後の構造を示す図である。
【図６】本発明の一つの実施形態による半導体デバイスのゲートエッチングを示す図である。
【図７】従来技術により形成された、ノッチを有するゲート構造を有するＦＥＴの電子顕微鏡写真を示す図である。
【図８】従来技術により形成された、ゲート基部が削り取られたゲート構造を有するＦＥＴの電子顕微鏡写真を示す図である。
【図９】（ａ）および（ｂ）は、本発明の一つの実施形態によって形成されたゲートの電子顕微鏡写真を示す図である。
【図１０】（ａ）および（ｂ）は、本発明の一つの実施形態によってゲートエッチングのためのハードマスクを形成し、フォトレジストを除去した後の電子顕微鏡写真を示す図である。
【符号の説明】
１０１　シリコン基板
１０２　ゲート酸化物膜
１０３　ポリシリコン層
１０４　シリコン酸化物膜
１０５　ＢＡＲＣ（下部反射防止膜）
１０６　フォトレジスト層
【図１】
2004006902.tif 000003
【図２】
2004006902.tif 000004
【図３】
2004006902.tif 000005
【図４】
2004006902.tif 000006
【図５】
2004006902.tif 000007
【図６】
2004006902.tif 000008
【図７】
2004006902.tif 000009
【図８】
2004006902.tif 000010
【図９】
2004006902.tif 000011
【図１０】
2004006902.tif 000012