(57)【要約】【目的】フリッカ等の弊害を生じさせることなく、入力映像信号に対して多階調化処理を施すことが可能な多階調化処理装置を提供することを目的とする。【解決手段】入力映像信号の周波数に応じて、この入力映像信号に多階調化処理を施す多階調化処理回路の動作を制御する。これにより、比較的高い周波数の映像信号が供給された場合にもフリッカ等の弊害を抑制した良好な画像表示が可能になる。【選択図】図２
2004207841.tif 000002
【特許請求の範囲】
【請求項１】
映像信号によって表現される画像の輝度の階調数を増加する多階調化処理装置であって、
前記映像信号の周波数を検出する周波数検出手段と、
前記映像信号に多階調化処理を施す多階調化処理回路と、
前記周波数に応じて前記多階調化処理回路の動作を制御する多階調化処理制御手段と、を有することを特徴とする多階調化処理装置。
【請求項２】
前記多階調化処理回路は、誤差拡散処理回路及び／又はディザ処理回路からなることを特徴とする請求項１記載の多階調化処理装置。
【請求項３】
前記多階調化処理制御手段は、前記周波数が所定周波数よりも低い場合には前記映像信号に前記多階調化処理を施すべく前記多階調化処理回路を制御する一方、前記周波数が前記所定周波数よりも高い場合には前記映像信号をそのまま出力させるべく前記多階調化処理回路を制御することを特徴とする請求項１記載の多階調化処理装置。
【請求項４】
前記ディザ処理回路は、
第１のディザ係数を発生する第１ディザ係数発生手段と、
前記第１のディザ係数とは異なる第２のディザ係数を発生する第２ディザ係数発生手段と、
前記周波数が所定周波数よりも低い場合には前記第１のディザ係数を前記映像信号に加算して得られたディザ処理映像信号を出力する一方、前記周波数が前記所定周波数よりも高い場合には前記第２のディザ係数を前記映像信号に加算して得られたディザ処理映像信号を出力するディザ加算手段と、を含むことを特徴とする請求項１及び２のいずれか１に記載の多階調化処理装置。
【請求項５】
映像信号によって表現される画像の輝度の階調数を増加する多階調化処理装置であって、
前記映像信号の周波数を検出する周波数検出手段と、
前記映像信号にノイズ信号を加算してノイズ付加映像信号を得るノイズ付加回路と、
前記映像信号に多階調化処理を施す多階調化処理回路と、
前記周波数に応じて前記多階調化処理回路及び前記ノイズ付加回路各々の動作を制御する制御手段と、を有することを特徴とする多階調化処理装置。
【請求項６】
前記多階調化処理回路は、誤差拡散処理回路及び／又はディザ処理回路からなることを特徴とする請求項５記載の多階調化処理装置。
【請求項７】
前記制御手段は、前記周波数が所定周波数よりも低い場合には前記映像信号に前記多階調化処理を施すべく前記多階調化処理回路を制御する一方、前記周波数が前記所定周波数よりも高い場合には前記映像信号をそのまま出力させるべく前記多階調化処理回路を制御することを特徴とする請求項５記載の多階調化処理装置。
【請求項８】
前記制御手段は、前記周波数が所定周波数よりも低い場合には前記映像信号に対して前記ノイズ信号の加算を実施させるべく前記ノイズ付加回路を制御する一方、前記周波数が前記所定周波数よりも高い場合には前記映像信号をそのまま出力させるべく前記ノイズ付加回路を制御することを特徴とする請求項５記載の多階調化処理装置。
【請求項９】
記ディザ処理回路は、
第１のディザ係数を発生する第１ディザ係数発生手段と、
前記第１のディザ係数とは異なる第２のディザ係数を発生する第２ディザ係数発生手段と、
前記周波数が所定周波数よりも低い場合には前記第１のディザ係数を前記映像信号に加算して得られたディザ処理映像信号を出力する一方、前記周波数が前記所定周波数よりも高い場合には前記第２のディザ係数を前記映像信号に加算して得られたディザ処理映像信号を出力するディザ加算手段と、を含むことを特徴とする請求項４及び５のいずれか１に記載の多階調化処理装置。
【請求項１０】
映像信号によって表現される画像の輝度の階調数を増加する多階調化処理装置を備えたディスプレイ装置であって、
前記映像信号の周波数を検出する周波数検出手段と、
前記映像信号に多階調化処理を施して多階調化映像信号を生成する多階調化処理回路と、
前記多階調化映像信号に応じた画像を表示する表示手段と、
前記周波数に応じて前記多階調化処理回路の動作を制御する多階調化処理制御手段と、を有することを特徴とするディスプレイ装置。
【請求項１１】
前記多階調化処理回路は、誤差拡散処理回路及び／又はディザ処理回路からなることを特徴とする請求項１０記載のディスプレイ装置。
【請求項１２】
前記多階調化処理制御手段は、前記周波数が所定周波数よりも低い場合には前記映像信号に前記多階調化処理を施すべく前記多階調化処理回路を制御する一方、前記周波数が前記所定周波数よりも高い場合には前記映像信号をそのまま出力させるべく前記多階調化処理回路を制御することを特徴とする請求項１０記載のディスプレイ装置。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、入力映像信号に多階調化処理を施す多階調化処理装置に関する。
【０００２】
【従来の技術】
画像表示を行うディスプレイ装置として、入力映像信号に対して誤差拡散処理及びディザ処理による多階調化処理を施すことにより、スクリーン上において表示される画像の輝度階調数を増加させる多階調化処理回路を搭載したものが知られている（例えば、特許文献１参照)。
【０００３】
誤差拡散処理では、先ず、入力映像信号をディスプレイの各画素に対応した例えば８ビットの画素データに変換し、この上位６ビット分を表示データ、残りの下位２ビット分を誤差データと捉える。そして、周辺画素各々に対応した上記画素データの各誤差データを重み付け加算したものを、上記表示データに反映させる。かかる動作により、原画素における下位２ビット分の輝度が上記周辺画素によって擬似的に表現される。それ故に８ビットよりも少ない６ビット分の表示データにて、上記８ビット分の画素データと同等の輝度階調表現が可能になる。そして、この誤差拡散処理によって得られた６ビットの誤差拡散処理画素データに対してディザ処理を施す。
【０００４】
ディザ処理では、互いに隣接する複数の画素を１画素単位とし、この１画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算してディザ加算画素データを得る。かかるディザ係数の加算によれば、上記１画素単位で眺めた場合には、上記ディザ加算画素データの上位４ビット分だけでも８ビットに相当する輝度を表現することが可能な画像データが得られることになる。
【０００５】
しかしながら、入力映像信号に対して上記の如き誤差拡散処理及びディザ処理を施すとフリッカ等の弊害が生じる場合があった。
【０００６】
【特許文献１】
特開２０００−２２７７７８号公報(図２４〜図２７)
【０００７】
【発明が解決しようとする課題】
本発明は、上記の問題を解決するためになされたものであり、フリッカ等の弊害を生じさせることなく、入力映像信号に対して多階調化処理を施すことが可能な多階調化処理装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１記載による多階調化処理装置は、映像信号によって表現される画像の輝度の階調数を増加する多階調化処理装置であって、前記映像信号の周波数を検出する周波数検出手段と、前記映像信号に多階調化処理を施す多階調化処理回路と、前記周波数に応じて前記多階調化処理回路の動作を制御する多階調化処理制御手段と、を有する。
【０００９】
又、請求項５記載による多階調化処理装置は、映像信号によって表現される画像の輝度の階調数を増加する多階調化処理装置であって、前記映像信号の周波数を検出する周波数検出手段と、前記映像信号にノイズ信号を加算してノイズ付加映像信号を得るノイズ付加回路と、前記映像信号に多階調化処理を施す多階調化処理回路と、前記周波数に応じて前記多階調化処理回路及び前記ノイズ付加回路各々の動作を制御する制御手段と、を有する。
【００１０】
又、請求項１０記載によるディスプレイ装置は、映像信号によって表現される画像の輝度の階調数を増加する多階調化処理装置を備えたディスプレイ装置であって、前記映像信号の周波数を検出する周波数検出手段と、前記映像信号に多階調化処理を施して多階調化映像信号を生成する多階調化処理回路と、前記多階調化映像信号に応じた画像を表示する表示手段と、前記周波数に応じて前記多階調化処理回路の動作を制御する多階調化処理制御手段と、を有する。
【００１１】
【発明の実施の形態】
以下、本発明の実施例を図を参照しつつ説明する。
図１は、本発明による多階調化処理装置を搭載したディスプレイ装置の概略構成を示す図である。
図１において、画素データ変換回路１は、入力映像信号を各画素毎の例えば８ビットの画素データＰＤに変換してこれを多階調化処理回路２に供給する。多階調化処理回路２は、画素データＰＤに対して誤差拡散処理及びディザ処理による多階調化処理を施して得られた多階調化画素データＭＰＤを表示駆動回路３に供給する。表示駆動回路３は、多階調化画素データＭＰＤに基づき、表示デバイス４を表示駆動すべき各種駆動信号を発生してこの表示デバイス４に供給する。表示デバイス４は、例えばＣＲＴ、プラズマディスプレイパネル、液晶パネル、エレクトロルミネッセンスディスプレイパネル等からなり、上記表示駆動回路３から供給された駆動信号に応じて上記入力映像信号に対応した画像を表示する。
【００１２】
図２は、多階調化処理回路２の内部構成を示す図である。
図２において、高周波検出回路２１は、上記画素データＰＤに基づいて入力映像信号の周波数を検出し、その周波数が所定周波数よりも高い場合には論理レベル１、低い場合には論理レベル０の高周波検出信号ＨＤをノイズ付加回路２２、誤差拡散処理回路２３及びディザ処理回路２４各々に供給する。
【００１３】
図３は、高周波検出回路２１の内部構成の一例を示す図である。
図３において、メモリ２０１は、画素データ変換回路１から供給された画素データＰＤを順次取り込む。そして、メモリ２０１は、表示デバイス４における１表示ライン分の取り込みが終了する度に、この画素データＰＤを取り込んだ順に読み出して高周波判別回路２０２に供給する。すなわち、高周波判別回路２０２には、互いに隣接した２つの表示ライン各々に対応した画素データＰＤが供給されるのである。高周波判別回路２０２は、互いに隣接した表示ライン各々に対応した画素データＰＤに基づき、先ず、例えば図４の太線にて囲まれた２行×４列の画素ブロックＧ毎に、その画素ブロック内において水平方向及び垂直方向に隣接する画素に対応した画素データＰＤ同士の差分の絶対値の総和Ｘを求める。例えば図４に示す画素ブロックＧ１では上記総和Ｘは、
Ｘ＝｜ＰＤ1,1−ＰＤ1,2｜＋｜ＰＤ1,2−ＰＤ1,3｜＋｜ＰＤ1,3−ＰＤ1,4｜
＋｜ＰＤ2,1−ＰＤ2,2｜＋｜ＰＤ2,2−ＰＤ2,3｜＋｜ＰＤ2,3−ＰＤ2,4｜
＋｜ＰＤ2,1−ＰＤ1,1｜＋｜ＰＤ2,2−ＰＤ1,2｜＋｜ＰＤ2,3−ＰＤ1,3｜
＋｜ＰＤ2,4−ＰＤ1,4｜
となる。
【００１４】
そして、高周波判別回路２０２は、上記総和Ｘが所定値より大なる場合には入力映像信号が高周波数であると判別して論理レベル１、小なる場合には高周波ではないと判別して論理レベル０の高周波検出信号ＨＤを発生して、ノイズ付加回路２２、誤差拡散処理回路２３及びディザ処理回路２４各々に供給する。
図５は、ノイズ付加回路２２の内部構成の一例を示す図である。
【００１５】
図５に示す如く、ノイズ付加回路２２は、ノイズデータ発生回路２１１、加算器２１２及びセレクタ２１３からなる。ノイズデータ発生回路２１１は、例えば乱数発生器等からなり、発生したランダムデータ中の１ビット分をノイズデータビットＮＢとして加算器２１２に供給する。加算器２１２は、画素データ変換回路１から供給された画素データＰＤに上記ノイズデータビットＮＢを加算した加算結果をノイズ処理画素データＮＰＤとしてセレクタ２１３に供給する。セレクタ２１３は、高周波検出回路２１から論理レベル０の高周波検出信号ＨＤが供給された場合には上記ノイズ処理画素データＮＰＤを次段の誤差拡散処理回路２３に供給する一方、論理レベル１の高周波検出信号ＨＤが供給された場合には上記画素データＰＤをそのまま誤差拡散処理回路２３に供給する。
【００１６】
かかる構成により、ノイズ付加回路２２は、入力映像信号が所定周波数よりも高周波数ではない場合には上記画素データＰＤにノイズ成分を加算して得たノイズ処理画素データＮＰＤを誤差拡散処理回路２３に供給する。一方、入力映像信号が所定周波数よりも高周波数である場合にはノイズ成分を付加することなく上記画素データＰＤをそのまま誤差拡散処理回路２３に供給するのである。
【００１７】
図６は、誤差拡散処理回路２３の内部構成の一例を示す図である。
図６に示す如く、誤差拡散処理回路２３は、誤差拡散回路２３１及びセレクタ２３２からなる。誤差拡散回路２３１は、先ず、ノイズ付加回路２２から供給された画素データ（ＮＰＤ又はＰＤ）による系列中から、図７に示す如き配置関係にある画素Ｇ(j,k)、Ｇ(j,k-1)、Ｇ(j-1,k-1)、Ｇ(j-1,k)、及びＧ(j-1,k+1)各々に対応した画素データを取り出す。次に、これら画素Ｇ(j,k-1)、Ｇ(j-1,k+1)、Ｇ(j-1,k)、及びＧ(j-1,k-1)各々に対応した画素データ（ＮＰＤ又はＰＤ）の下位ビット群(低輝度成分)同士を重み付け加算する。そして、この重み付け加算した結果を、画素Ｇ(j,k)に対応した画素データ（ＮＰＤ又はＰＤ）の上位ビット群(高輝度成分)に反映させたものを誤差拡散処理画素データＥＤとしてセレクタ２３２に供給する。セレクタ２３２は、高周波検出回路２１から論理レベル０の高周波検出信号ＨＤが供給された場合には上記誤差拡散処理画素データＥＤをディザ処理回路２４に供給する。又、論理レベル１の高周波検出信号ＨＤが供給された場合には、セレクタ２３２は、ノイズ付加回路２２から供給された画素データをディザ処理回路２４に供給する。尚、高周波検出信号ＨＤが論理レベル１である間は、ノイズ付加回路２２からは画素データＰＤが供給されるので、この間、セレクタ２３２は上記画素データＰＤをそのままディザ処理回路２４に供給することになる。
【００１８】
かかる構成により、誤差拡散処理回路２３は、入力映像信号が所定周波数よりも高周波数ではない場合には上記ノイズ処理画素データＮＰＤに誤差拡散処理を施した誤差拡散処理画素データＥＤをディザ処理回路２４に供給する。一方、入力映像信号が所定周波数よりも高周波数である場合には、誤差拡散処理回路２３は、上述した如き誤差拡散処理を実行せずに、上記画素データＰＤをそのままディザ処理回路２４に供給するのである。
【００１９】
図８は、かかるディザ処理回路２４の内部構成の一例を示す図である。
図８に示す如く、ディザ処理回路２４は、ディザ係数発生回路２４１、加算器２４２、上位ビット抽出回路２４３及びセレクタ２４４から構成される。ディザ係数発生回路２４１は、Ｎ行×Ｍ列の画素ブロック内の各画素位置に対応させて、（Ｎ×Ｍ）個のディザ係数Ａ1,1〜ＡN,Mを発生し、順次、加算器２４２に供給する。この際、ディザ係数発生回路２４１は、ディザ係数Ａ1,1〜ＡN,M各々の値を、入力映像信号における１フィールド（又は１フレーム）毎に変更する。例えば、画素ブロックが２行×４列である際に最初の第１フィールドでのディザ係数Ａ1,1〜Ａ1,4、Ａ2,1〜Ａ2,4各々の値が図９（ａ）の如きものであるとすると、次の第２フィールドでは図９（ｂ）、第３フィールドでは図９（ｃ）、第４フィールドでは図９（ｄ）に推移する。加算器２４２は、上記誤差拡散処理回路２３から供給された画素データ（誤差拡散処理画素データＥＤ又は画素データＰＤ）と、その画素データにおける画素ブロック内での位置に対応したディザ係数Ａとを加算した加算結果をディザ加算画素データＤＡとして上位ビット抽出回路２４３に供給する。上位ビット抽出回路２４３は、ディザ加算画素データＤＡ中から所定の上位ビット群のみを抽出してこれをディザ処理画素データＤＰとしてセレクタ２４４に供給する。セレクタ２４４は、高周波検出回路２１から論理レベル０の高周波検出信号ＨＤが供給された場合には上記ディザ処理画素データＤＰを次段のメモリ２５に供給する。一方、論理レベル１の高周波検出信号ＨＤが供給された場合には、セレクタ２４４は、上記誤差拡散処理回路２３から供給された画素データをメモリ２５に供給する。 尚、高周波検出信号ＨＤが論理レベル１である間は、誤差拡散処理回路２３からは画素データＰＤが供給されるので、この間、セレクタ２４４は上記画素データＰＤをそのままメモリ２５に供給することになる。
【００２０】
かかる構成により、ディザ処理回路２４は、入力映像信号が所定周波数よりも高周波数ではない場合には誤差拡散処理画素データＥＤに対してディザ処理を施して得られたディザ処理画素データＤＰをメモリ２５に供給する。一方、入力映像信号が所定周波数よりも高周波数である場合には、ディザ処理回路２４は、上記の如きディザ処理を実行せずに上記画素データＰＤをそのままメモリ２５に供給するのである。
【００２１】
メモリ２５は、ディザ処理回路２４から供給されたディザ処理画素データＤＰ又は画素データＰＤを取り込み、これを表示デバイス４の画面（ｎ行×ｍ列）の各画素位置に対応づけして記憶する。そして、１画面分の画素データ（ＤＰ又はＰＤ）が記憶される度に、メモリ３３は、この画素データを順次１表示ライン分ずつ読み出し、これを多階調化画素データＭＰＤとして上記表示駆動回路３に供給する。
【００２２】
以上の如く、図２に示される多階調化処理回路２においては、入力映像信号が所定周波数よりも低周波数である場合に限りこの入力映像信号に対して多階調化処理（誤差拡散処理及びディザ処理）を施すようにしている。要するに、本出願人は、互いに隣接する画素各々に対応した画素データの示す輝度が比較的頻繁に変動する、いわゆる高周波数の映像信号が供給された際に多階調化処理を実行するとフリッカが発生することに気づき、この際、入力映像信号に多階調化処理を施さないようにしたのである。
【００２３】
かかる構成により、フリッカ等の弊害が生じない良好な画像表示が可能になる。
尚、上記実施例におけるディザ処理回路２４では、入力映像信号が所定周波数よりも高周波数である場合にはディザ処理を実行しないようにしているが、加算すべきディザ係数を入力映像信号の周波数に応じて変更するようにしても良い。
【００２４】
図１０は、かかる点に鑑みて為されたディザ処理回路２４の内部構成の他の一例を示す図である。
図１０に示されるディザ処理回路２４は、低周波用ディザ係数発生回路２４５、高周波用ディザ係数発生回路２４６、セレクタ２４７、加算器２４８及び上位ビット抽出回路２４９からなる。低周波用ディザ係数発生回路２４５は、Ｎ行×Ｍ列の画素ブロック内の各画素位置に対応させて（Ｎ×Ｍ）個のディザ係数Ａ1,1〜ＡN,Mを発生し、順次、セレクタ２４７に供給する。この際、低周波用ディザ係数発生回路２４５は、ディザ係数Ａ1,1〜ＡN,M各々の値を入力映像信号における１フィールド（又は１フレーム）毎に変更する。例えば、２行×４列の画素ブロックに対して最初の第１フィールドでのディザ係数Ａ1,1〜Ａ1,4、Ａ2,1〜Ａ2,4各々の値は図９（ａ）、次の第２フィールドでは図９（ｂ）、第３フィールドでは図９（ｃ）、第４フィールドでは図９（ｄ）の如く変更する。すなわち、低周波用ディザ係数発生回路２４５は、比較的低周波数の入力映像信号に対してディザノイズを生じさせることなくディザ処理が為されるように、各フィールド毎にディザ係数Ａ1,1〜Ａ1,4、Ａ2,1〜Ａ2,4各々の値を変更するのである。
【００２５】
高周波用ディザ係数発生回路２４６は、Ｎ行×Ｍ列の画素ブロック内の各画素位置に対応させて（Ｎ×Ｍ）個のディザ係数Ｂ1,1〜ＢN,Mを発生し、順次、セレクタ２４７に供給する。この際、高周波用ディザ係数発生回路２４６は、ディザ係数Ｂ1,1〜ＢN,M各々の値を入力映像信号における１フィールド（又は１フレーム）毎に変更する。例えば、２行×４列の画素ブロックに対して最初の第１フィールドでのディザ係数Ｂ1,1〜Ｂ1,4、Ｂ2,1〜Ｂ2,4各々の値は図９（ｅ）、次の第２フィールドでは図９（ｆ）、第３フィールドでは図９（ｇ）、第４フィールドでは図９（ｈ）の如く変更する。すなわち、高周波用ディザ係数発生回路２４６は、比較的高周波数の入力映像信号に対して、フリッカを生じさせることなくディザ処理が為されるように、各フィールド毎にディザ係数Ｂ1,1〜Ｂ1,4、Ｂ2,1〜Ｂ2,4各々の値を変更するのである。
【００２６】
セレクタ２４７は、高周波検出回路２１から論理レベル０の高周波検出信号ＨＤが供給された場合には低周波用ディザ係数発生回路２４５から供給されたディザ係数Ａ1,1〜ＡN,Mを加算器２４８に供給する。一方、高周波検出回路２１から論理レベル１の高周波検出信号ＨＤが供給された場合には、セレクタ２４７は、高周波用ディザ係数発生回路２４６から供給されたディザ係数Ｂ1,1〜ＢN,Mを加算器２４８に供給する。加算器２４８は、上記誤差拡散処理回路２３から供給された画素データ（誤差拡散処理画素データＥＤ又は画素データＰＤ）と、その画素データにおける画素ブロック内での位置に対応したディザ係数（Ａ1,1〜ＡN,M又はＢ1,1〜ＢN,M）とを加算した加算結果をディザ加算画素データＤＡとして上位ビット抽出回路２４９に供給する。上位ビット抽出回路２４９は、ディザ加算画素データＤＡ中から所定の上位ビット群のみを抽出してこれをディザ処理画素データＤＰとして上記メモリ２５に供給する。
【００２７】
すなわち、図１０に示されるディザ処理回路２４では、入力映像信号が所定周波数よりも低周波数である場合には図９（ａ）〜図９（ｄ）の如く推移する低周波用のディザ係数Ａを画素データに加算することによりディザ処理画素データＤＰを得る。一方、入力映像信号が所定周波数よりも高周波数である場合には、図９（ｅ）〜図９（ｈ）の如く推移する高周波用のディザ係数Ｂを画素データに加算することによりディザ処理画素データＤＰを得るようにしたのである。
【００２８】
図１１は、図１０に示されるディザ処理回路２４の動作の一例を示す図である。
先ず、図１１（ａ）に示す如き２行×４列画素ブロック内の画素データが全て輝度レベル「５」を表す、いわゆる低周波数の映像信号が供給された場合には、図１１（ｂ）〜図１１（ｅ）の如く推移する低周波用のディザ係数Ａが、この２行×４列画素ブロック内の各画素データに加算される。すると、図１１（ｆ）〜図１１（ｉ）の如きディザ処理画素データＤＰが得られる。この際、図１１（ｆ）〜図１１（ｉ）に示されるディザ処理画素データＤＰ各々の２行×４列画素ブロック内での平均値は「５」であり、第１〜第４フィールドに亘りその平均輝度レベルに変動はない。よって、フリッカは生じない。
【００２９】
ところが、図１１（ｋ）に示す如き輝度レベル「５」及び「０」を表す画素データが２行×４列画素ブロック内において混在する、いわゆる高周波数の映像信号に対して仮に図１１（ｂ）〜図１１（ｅ）の如き低周波用のディザ係数Ａを用いたディザ処理を実施すると、フリッカが生じる。すなわち、図１１（ｋ）に示す如き画素データに図１１（ｂ）〜図１１（ｅ）の如き低周波用のディザ係数Ａを加算すると、図１１（ｌ）〜図１１（ｏ）の如きディザ処理画素データＤＰが得られる。この際、第１及び第３フィールドでのディザ処理画素データＤＰ各々の２行×４列画素ブロック内での平均値は「３」であるが、第２及び第４フィールドでのディザ処理画素データＤＰ各々の２行×４列画素ブロック内での平均値は「２」となる。よって、第１〜第４フィールドに亘り２行×４列画素ブロック内での平均輝度レベルに変動が生じるので、フリッカが発生する。
【００３０】
そこで、図１０に示されるディザ処理回路２４では、図１１（ｋ）に示す如き高周波数の映像信号に対しては、図１１（ｑ）〜図１１（ｔ）の如き高周波用のディザ係数Ｂを用いてディザ処理を実施するようにしている。かかるディザ処理によれば、図１１（ｕ）〜図１１（ｘ）の如き、夫々、２行×４列画素ブロック内での平均値が「３」となるディザ処理画素データＤＰが得られる。よって、第１〜第４フィールドに亘り２行×４列画素ブロック内での平均輝度レベルが変動しないので、フリッカを抑制した良好な画像表示が為されるようになる。
【００３１】
又、上記実施例においては、入力映像信号の周波数が所定周波数より低い場合に限りこの入力映像信号に対して多階調化処理を施すようにしているが、入力映像信号の周波数が所定周波数よりも低い場合には上記多階調化処理を実行せず、高い場合に限りこの多階調化処理を実行するようにしても良い。この際、フリッカの発生を抑制できるようなディザ係数を選定する必要がある。
【図面の簡単な説明】
【図１】多階調化処理回路を搭載したディスプレイ装置の概略構成を示す図である。
【図２】図１に示される多階調化処理回路２の内部構成を示す図である。
【図３】図２に示される高周波検出回路２１の内部構成を示す図である。
【図４】２行×４列画素ブロックと、画素データＰＤとの対応関係を示す図である。
【図５】図２に示されるノイズ付加回路２２の内部構成を示す図である。
【図６】図２に示される誤差拡散処理回路２３の内部構成を示す図である。
【図７】図２に示される誤差拡散処理回路２３による誤差拡散処理を模式的に表す図である。
【図８】図２に示されるディザ処理回路２４の内部構成を示す図である。
【図９】第１〜第４フィールドにおける２行×４列画素ブロック内でのディザ係数の割り当ての推移を示す図である。
【図１０】図２に示されるディザ処理回路２４の他の構成を示す図である。
【図１１】図１０に示されるディザ処理回路２４の動作を説明する為の図である。
【主要部分の符号の説明】
２  多階調化処理回路
２１  高周波検出回路
２２  ノイズ付加回路
２３  誤差拡散処理回路
２４  ディザ処理回路
２５  メモリ
【図１】
2004207841.tif 000003
【図２】
2004207841.tif 000004
【図３】
2004207841.tif 000005
【図４】
2004207841.tif 000006
【図５】
2004207841.tif 000007
【図６】
2004207841.tif 000008
【図７】
2004207841.tif 000009
【図８】
2004207841.tif 000010
【図９】
2004207841.tif 000011
【図１０】
2004207841.tif 000012
【図１１】
2004207841.tif 000013