(57)【要約】【課題】メモリデバイス制御装置において、リフレッシュ動作をコントロールすることにより、データの転送効率の向上を図る。【解決手段】連続して最大にマスク可能な場合のメモリデバイス６５のリフレッシュ周期を設定するリフレッシュタイマ１２を備え、メモリデバイス６５のリフレッシュ周期時間が経過する前または経過したときに、メモリデバイス６５をアクセスするマスタの連続動作性によりメモリデバイス６５へリフレッシュ動作を実行するかマスクするかを判定するマスク処理部１１と、マスク処理部１１の判定結果がリフレッシュ動作をマスクすると判定した場合はリフレッシュ要求を出力せず、リフレッシュ動作を実行すべきと判定した場合にはマスクした回数を加えた数のリフレッシュ要求を出力してメモリデバイス６５のリフレッシュ動作を連続して実行させるメインコントロール部１６とを備える。【選択図】  図１
2004192721.tif 000002
【特許請求の範囲】
【請求項１】
メモリデバイスのリフレッシュ動作を制御するメモリデバイス制御装置であって、
連続してマスク可能な最大回数により最大にマスク可能な場合の前記メモリデバイスのリフレッシュ周期を設定するリフレッシュ周期設定手段を備え、前記メモリデバイスのリフレッシュ周期時間が経過する前または経過したときに、現在の前記メモリデバイスの状態および前記メモリデバイスをアクセスするマスタの連続動作性により前記メモリデバイスへリフレッシュ動作を実行するかマスクするかを判定する判定手段と、
前記判定手段の判定結果がリフレッシュ動作をマスクすると判定した場合はリフレッシュ要求を出力せず、リフレッシュ動作を実行すべきと判定した場合にはマスクした回数を加えた数のリフレッシュ要求を出力して前記メモリデバイスのリフレッシュ動作を連続して実行させるリフレッシュ実行手段とを備え、
前記リフレッシュ実行手段は、データ転送をしていない時間にリフレッシュ要求信号を出力することを特徴とするメモリデバイス制御装置。
【請求項２】
前記判定手段は、あらかじめリフレッシュ動作のマスク回数を設定し、設定された回数だけリフレッシュ動作をマスクした後に連続してリフレッシュ要求を出力することを特徴とする請求項１記載のメモリデバイス制御装置。
【請求項３】
前記判定手段は、前記メモリデバイスに対してアクセスしない期間が既知のときは、そのアクセスしない期間に前記リフレッシュ実行手段にリフレッシュ動作を実行させることを特徴とする請求項１記載のメモリデバイス制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、リフレッシュ動作を必要とするメモリデバイス制御装置に関し、メモリデバイスへのリフレッシュ動作をコントロールしてデータ転送効率を向上させるメモリデバイス制御装置に関するものである。
【０００２】
【従来の技術】
近年、アプリケーションソフトの高機能化に伴い、パーソナルコンピュータの処理速度の高速化、メモリデバイスの大容量化が進んできている。これによりメモリデバイスとしては、低コスト化、高速化が達成される半導体メモリが使用されている。そして、大容量でビット単価の安価なＤＲＡＭ（ダイナミックＲＡＭ）がデータメモリ等に使用される場合が多い。
【０００３】
メモリデバイスアクセスの高速化が可能になり、メモリデバイスを制御するメモリコントローラは、高速なデータ転送による高速処理に対する要求が高まりつつある。しかし、ＤＲＡＭは記憶内容を保持しておくために、デバイスがもつ一定周期毎にリフレッシュ動作を実行する必要があり、メモリデバイスをアクセスするマスタがリフレッシュ動作により待たされ、データ転送効率が悪くなる一要因となっている（例えば特許文献１参照。）。
【０００４】
以下に従来のリフレッシュ動作が必要なメモリデバイスをコントロールするメモリデバイス制御について説明する。なお、以下では、例としてメモリデバイスとしてＳＤＲＡＭを例に挙げて説明するが、その具体的な構成や動作は、データブック等に説明されているので詳細には省略する。
【０００５】
図６は、従来のリフレッシュ動作が必要なメモリデバイスをコントロールするメモリデバイス（例：ＳＤＲＡＭ）制御装置の構成を示す図である。
【０００６】
図６に示されるように、従来のメモリ制御装置は、Ｒｏｗアドレスデコーダ６０、Ｃｏｌｕｍｎアドレスデコーダ６１、データ生成部６２、リフレッシュタイマ６３、およびメインコントロール部６４から構成され、これらがメモリデバイス６５をコントロールする。
【０００７】
Ｒｏｗアドレスデコーダ６０およびＣｏｌｕｍｎアドレスデコーダ６１は、メモリデバイス６５をアクセスするマスタにより決定される物理アドレスから、メモリデバイス６５のＲｏｗアドレスとＣｏｌｕｍｎアドレスに変換してメモリデバイス６５へ出力する。
【０００８】
データ生成部６２は、出力時にマスタからのライトデータをメモリデバイス６５のデータバス幅に変換しながらメモリデバイス６５に出力する。入力時には、メモリデバイス６５からのリードデータをマスタのデータバス幅に変換しながらマスタに出力する。
【０００９】
リフレッシュタイマ６３は、メモリデバイス６５の全Ｒｏｗアドレスをリフレッシュ可能となる周期時間が設定されており、その周期毎にメインコントロール部６４へリフレッシュの要求を出力する。
【００１０】
メインコントロール部６４は、メモリデバイス６５の状態を監視し、マスタからの要求によりＲ／Ｗ信号、Ｓｉｚｅ信号等により、マスタから指定されたアクセス数分のリード動作およびライト動作を実行するようコマンドを出力しメモリデバイス６５をコントロールする。リフレッシュタイマ６３からリフレッシュの要求が入力されたときは、メモリデバイス６５の状態を監視しながらメモリデバイス６５がリフレッシュ動作を実行するようにリフレッシュコマンドを出力しメモリデバイス６５をコントロールする。
【００１１】
以上のように構成された従来のメモリデバイス（例：ＳＤＲＡＭ）制御装置について、以下に図７の従来のメモリ制御装置の動作を示すフロチャートを用いて説明する。
【００１２】
メモリデバイス６５を使用する際、コントロールするメモリデバイス６５に対して連続アクセス数の設定やモードレジスタ設定等のイニシャル動作を実行し（ステップＳ７０）、リードおよびライト動作やリフレッシュ動作の要求を受け付けるＩＤＥＬフェーズへ遷移する（ステップＳ７１）。このＩＤＥＬフェーズにおいてメモリデバイス６５をアクセスするマスタからリード動作やライト動作の要求であるアクセスリクエスト信号が入力されるとプリチャージコマンドを出力するかどうかの判定し、必要であればＰＲＥフェーズでプリチャージコマンドを出力する（ステップＳ７２）。必要なければＡＣＴフェーズにてアクティブコマンドを出力し（ステップＳ７３）、動作要求がライト動作であればＷＲＩＴＥフェーズにてライトコマンドを出力してメモリデバイス６５に書き込むデータを出力し（ステップＳ７４）、次の要求を受け付けるためにＩＤＥＬフェーズに遷移する。また、動作要求がリード動作であればＲＥＡＤフェーズにてリードコマンドを出力してメモリデバイス６５からのデータをリードして（ステップＳ７５）、次の要求を受け付けるためにＩＤＥＬフェーズに遷移する。
【００１３】
アドレス出力について、以下に図８の従来のメモリ制御装置のアドレス生成動作を示すフロチャートを用いて説明する。
【００１４】
メモリデバイス６５をアクセスするマスタからアクセスリクエスト信号とアドレスが入力されると、図７のＡＣＴフェーズ（ステップＳ８０）において入力されたアドレスをデコードして、メモリデバイス６５のＲｏｗアドレスを出力する（ステップＳ８１）。または、図７のＷＲＩＴＥフェーズ、ＲＥＡＤフェーズ（ステップＳ８２）においてＣｏｌｕｍｎアドレスを出力し（ステップＳ８３）、アクセスするメモリデバイス６５のアドレスを出力する。
【００１５】
リフレッシュの動作について、以下に図９の従来のメモリ制御装置のリフレッシュタイマ動作を示すフロチャートを用いて説明する。
【００１６】
図６のリフレッシュタイマ６３では、メモリデバイス６５のリフレッシュ動作に必要な周期時間が設定されている。メモリデバイス６５のイニシャル動作が終了すると、基準クロックにてタイマがカウントアップ（ステップＳ９０）され、前述した周期時間と比較される（ステップＳ９１）。そして、この周期時間よりもタイマが小さければ周期時間になるまでカウントアップされる。また、周期時間よりも大きいと判断された場合は、タイマをクリアして、メインコントロール部へリフレッシュを要求するリフレッシュリクエストが出力される（ステップＳ９２）。
【００１７】
メインコントロール部６４では、リフレッシュ要求が受け付けられる状態（ＩＤＥＬフェーズ）でリフレッシュリクエスト信号が入力されると、ＰＡＬＬフェーズでメモリデバイス６５の全バンクプリチャージコマンドを出力し（図７のステップＳ７６）、メモリデバイス６５をリフレッシュ可能な状態にした後にＲＥＦフェーズでリフレッシュコマンドを１回出力し（図７のステップＳ７７）、メモリデバイス６５のリフレッシュ動作を実行する。
【００１８】
このようにリフレッシュ周期毎に上記リフレッシュ動作を繰り返すことによって、メモリデバイス６５の記憶内容が保持される。
【００１９】
【特許文献１】
特開２００１−１１８３８３号公報（図３）
【００２０】
【発明が解決しようとする課題】
しかしながら、ＳＤＲＡＭは記憶内容を保持しておくために、メモリデバイスがもつ一定周期毎にリフレッシュ動作を実行する必要がある。そのため、メモリデバイスを使用するマスタのアクセス動作と関係なく非同期に一定周期毎にリフレッシュ動作が必要であるために、リフレッシュ動作によりマスタのアクセスが待たされ、データ転送効率が悪くなる要因となっている。
【００２１】
また、メモリデバイスは、連続してアクセスする場合に前アクセスと同一ＲｏｗアドレスであればＡＣＴフェーズ動作を実行する必要がなく、Ｃｏｌｕｍｎアドレスとライトコマンドもしくは、リードコマンドを出力すればライト動作／リード動作が可能でありデータ転送が向上する。しかし、連続してアクセスしている途中でリフレッシュ要求によりメモリデバイスをリフレッシュ動作させると、リフレッシュ動作後の１回目のアクセスにおいてはＡＣＴフェーズでのアクティブコマンドの出力およびＲｏｗアドレス出力を実行しなければならないので、連続してアクセスしているときにリフレッシュ動作を実行するとさらにデータ転送効率が悪くなる要因となる。
【００２２】
そこで、本発明は、メモリデバイスの記憶内容を保持しておくために必要なリフレッシュ動作をコントロールしてデータの転送効率を向上できるメモリデバイス制御装置を提供することを目的とする。
【００２３】
【課題を解決するための手段】
この課題を解決するために、本発明のメモリデバイス制御装置は、メモリデバイスのリフレッシュ動作を制御するメモリデバイス制御装置であって、連続してマスク可能な最大回数により最大にマスク可能な場合のメモリデバイスのリフレッシュ周期を設定するリフレッシュ周期設定手段を備え、メモリデバイスのリフレッシュ周期時間が経過する前または経過したときに、現在のメモリデバイスの状態およびメモリデバイスをアクセスするマスタの連続動作性によりメモリデバイスへリフレッシュ動作を実行するかマスクするかを判定する判定手段と、判定手段の判定結果がリフレッシュ動作をマスクすると判定した場合はリフレッシュ要求を出力せず、リフレッシュ動作を実行すべきと判定した場合にはマスクした回数を加えた数のリフレッシュ要求を出力してメモリデバイスのリフレッシュ動作を連続して実行させるリフレッシュ実行手段とを備え、リフレッシュ実行手段は、データ転送をしていない時間にリフレッシュ要求信号を出力する構成としたものである。
【００２４】
これにより、現在のメモリデバイスのアクセス状態およびメモリデバイスをアクセスするマスタの連続動作性によりメモリデバイスへリフレッシュ動作を実行するかマスクするかを判定しているので、メモリデバイスのアクセスでのデータ転送効率を悪化させていたリフレッシュ動作をコントロールすることによりデータ転送効率を向上させることができる。
【００２５】
【発明の実施の形態】
本発明の請求項１に記載の発明は、メモリデバイスのリフレッシュ動作を制御するメモリデバイス制御装置であって、連続してマスク可能な最大回数により最大にマスク可能な場合のメモリデバイスのリフレッシュ周期を設定するリフレッシュ周期設定手段を備え、メモリデバイスのリフレッシュ周期時間が経過する前または経過したときに、現在のメモリデバイスの状態およびメモリデバイスをアクセスするマスタの連続動作性によりメモリデバイスへリフレッシュ動作を実行するかマスクするかを判定する判定手段と、判定手段の判定結果がリフレッシュ動作をマスクすると判定した場合はリフレッシュ要求を出力せず、リフレッシュ動作を実行すべきと判定した場合にはマスクした回数を加えた数のリフレッシュ要求を出力してメモリデバイスのリフレッシュ動作を連続して実行させるリフレッシュ実行手段とを備え、リフレッシュ実行手段は、データ転送をしていない時間にリフレッシュ要求信号を出力するメモリデバイス制御装置であり、メモリデバイスのアクセスでのデータ転送効率を悪化させていたリフレッシュ動作をコントロールすることによりデータ転送効率を向上させることができるという作用を有する。
【００２６】
本発明の請求項２に記載の発明は、請求項１記載の発明において、判定手段は、あらかじめリフレッシュ動作のマスク回数を設定し、設定された回数だけリフレッシュ動作をマスクした後に連続してリフレッシュ要求を出力するメモリデバイス制御装置であり、メモリデバイスのアクセスでのデータ転送効率を悪化させていたリフレッシュ動作をコントロールすることによりデータ転送効率を向上させることができるという作用を有する。
【００２７】
本発明の請求項３に記載の発明は、請求項１記載の発明において、判定手段は、メモリデバイスに対してアクセスしない期間が既知のときは、そのアクセスしない期間にリフレッシュ実行手段にリフレッシュ動作を実行させるメモリデバイス制御装置であり、データの転送効率がより向上するという作用を有する。
【００２８】
以下、本発明の実施の形態について説明する。
【００２９】
図１は、本発明の一実施の形態におけるメモリデバイス制御装置の構成を示すブロック図である。ここで、既に説明した従来技術と同一の構成については同一番号を付与して説明する。
【００３０】
図１に示すように、本発明の装置は、Ｒｏｗアドレスデコーダ６０、Ｃｏｌｕｍｎアドレスデコーダ６１、データ生成部６２、マスク処理部（判定手段）１１、およびマスク回数管理部１７を備えたメインコントロール部（リフレッシュ実行手段）１６から構成され、これらがメモリデバイス６５をコントロールする。
【００３１】
Ｒｏｗアドレスデコーダ６０およびＣｏｌｕｍｎアドレスデコーダ６１は、メモリデバイス６５をアクセスするマスタにより決定される物理アドレスからメモリデバイス６５のＲｏｗアドレスとＣｏｌｕｍｎアドレスに変換してメモリデバイス６５へ出力する。
【００３２】
データ生成部６２は、出力時にマスタからのライトデータをメモリデバイス６５のデータバス幅に変換しながらメモリデバイス６５に出力する。入力時には、メモリデバイス６５からのリードデータをマスタのデータバス幅に変換しながらマスタに出力する。
【００３３】
マスク処理部１１は、リフレッシュ要求を実行するか、あるいは実行しないか（リフレッシュ動作を実行しないことを、本明細書においては「マスクする」という。）の判定を行う処理部であり、リフレッシュタイマ（リフレッシュ周期設定手段）１２、メモリアクセス連続性判定部１３、マスクコントロール部１４およびマスクカウンタ１５で構成されている。
【００３４】
リフレッシュタイマ１２は、メモリデバイス６５の全Ｒｏｗアドレスをリフレッシュ可能となる時間周期が設定されており、その周期毎にマスクコントロール部１４へリフレッシュの要求を出力する。
【００３５】
メモリアクセス連続性判定部１３は、メモリデバイス６５のアクセスに連続性があるか、残アクセス数がどれくらいあるかを判定する。
【００３６】
マスクコントロール部１４は、メモリアクセス連続性判定部１３による残アクセス数とリフレッシュタイマ１２からのリフレッシュ要求により現在のリフレッシュ要求を出力すべきかマスクするかをコントロールする。
【００３７】
マスクカウンタ１５は、マスクコントロール部１４によってマスクされた回数をカウントするカウンタである。
【００３８】
メインコントロール部１６は、メモリデバイス６５の状態を監視し、マスタからの要求によりＲ／Ｗ信号、Ｓｉｚｅ信号等により、マスタから指定されたアクセス数分のリード動作およびライト動作を実行するようコマンドを出力しメモリデバイス６５をコントロールする。また、マスク回数管理部１７は、マスクカウンタ１５でマスクされた回数を管理しており、マスクコントロール部１４からリフレッシュの要求が入力されたときは、メモリデバイス６５の状態を監視しながらメモリデバイス６５がマスクされた回数分のリフレッシュ動作を実行するようにリフレッシュコマンドを出力しメモリデバイス６５をコントロールする。
【００３９】
次に本発明の一実施の形態のメモリデバイス制御装置における動作を詳細に説明する。ここで、図２は図１のメモリデバイス制御装置の動作を示すフロチャートである。
【００４０】
まず、メモリデバイス６５を使用する際、コントロールするメモリデバイス６５に対して連続アクセス数の設定やモードレジスタ設定等のイニシャル動作を実行し（ステップＳ７０）、リードおよびライト動作やリフレッシュ動作の要求を受け付けるためＩＤＥＬフェーズへ遷移する（ステップＳ７１）。このＩＤＥＬフェーズにおいてメモリデバイス６５をアクセスするマスタからリード動作やライト動作の要求であるアクセスリクエストが入力されると、プリチャージコマンドを出力するかどうかの判定し、必要であればＰＲＥフェーズでプリチャージコマンドを出力する（ステップＳ７２）。必要なければＡＣＴフェーズにてアクティブコマンドを発行し（ステップＳ７３）、動作要求がライト動作であればＷＲＩＴＥフェーズにてライトコマンドを出力してメモリデバイス６５に書き込むデータを出力し（ステップＳ７４）、次の要求を受け付けるためＩＤＥＬフェーズに遷移する。また動作要求がリード動作であればＲＥＡＤフェーズにてリードコマンドを出力してメモリデバイス６５からのデータをリードして（ステップＳ７５）、次の要求を受け付けるためＩＤＥＬフェーズに遷移する。
【００４１】
次に、リフレッシュの動作について説明する。
【００４２】
メインコントロール部１６には、マスク処理部１１からリフレッシュ動作を実行するかマスクするか判定されたリフレッシュリクエスト信号が入力される。つまり、リフレッシュ動作を実行すると判定された場合はリフレッシュリクエスト信号が入力され、リフレッシュ動作をマスクすると判定された場合はリフレッシュリクエスト信号が入力されず、リフレッシュ動作がマスクされた回数がマスク回数管理部１７へ入力されるので、リフレッシュ動作のマスクされた回数を管理することが可能となる。
【００４３】
メインコントロール部１６では、リフレッシュリクエスト信号が受け付けられる状態（ＩＤＥＬフェーズ）でリフレッシュリクエスト信号が入力されると、ＰＡＬＬフェーズでメモリデバイス６５の全バンクプリチャージコマンドを出力し（ステップＳ７６）、メモリデバイス６５をリフレッシュ可能な状態にした後に、ＲＥＦフェーズでリフレッシュコマンドを出力する（ステップＳ２０）。この際、メインコントロール部１６においては、マスク回数管理部１７で設定されているリフレッシュ動作がマスクされた回数分のリフレッシュ動作要求をメモリデバイス６５に出力し、メモリデバイス６５をリフレッシュする。
【００４４】
リフレッシュ動作においてマスクされた回数分のリフレッシュ動作要求を出力すると、マスク回数管理部１７に設定されていたマスク回数がクリアされ、次のリフレッシュ動作のマスク処置に備える。
【００４５】
このように上記リフレッシュ動作を繰り返すことによって、メモリデバイス６５の記憶内容が保持される。
【００４６】
次に、図１中のマスク処理部１１について構造を詳細に説明する。
【００４７】
図３は図１におけるマスク処理部１１の構造を示すブロック図である。
【００４８】
図３で示されるようにマスク処理部１１は、メモリアクセス連続性判定部１３、リフレッシュタイマ１２、マスクコントロール部１４、マスクカウンタ１５から構成される。
【００４９】
メモリアクセス連続性判定部１３は、アクセスの１回目のリクエスト信号により、連続アクセスの数が設定され、次からのリクエスト信号でアクセス数をカウントすることにより、残アクセス数を算出する。
【００５０】
リフレッシュタイマ１２は、メモリデバイス６５のリフレッシュ動作に必要な周期時間が設定されており、リフレッシュ周期毎にリフレッシュ要求をマスクコントロール部１４へ出力する。
【００５１】
マスクコントロール部１４は、メモリアクセス連続性判定部１３からの残アクセス数とマスク可能な回数とリフレッシュタイマからのリフレッシュ要求からリフレッシュ動作を実行するかマスクするかの判定を実行する。
【００５２】
マスクカウンタ１５は、マスクコントロール部１４にてリフレッシュ動作をマスクした場合のマスク信号によりカウントされ、マスク動作解除後のリフレッシュ動作が実行される場合の連続リフレッシュ動作回数を決定する。
【００５３】
次に、マスク処理部１１内のメモリアクセス連続性判定部１３の動作を詳細に説明する。
【００５４】
ここで、図４は図１のメモリアクセス連続性判定部１３の動作を示すフロチャートである。
【００５５】
メモリアクセス連続性判定部１３は、１回目のリクエスト信号であれば（ステップＳ４１）、マスタが連続してアクセスする回数をセットする（ステップＳ４２）。また、次からのリクエスト信号でセットした値からカウンタをデクリメントする（ステップＳ４３）。カウンタ値はゼロになるとそのアクセスが連続するアクセスの最終アクセスと判断し（ステップＳ４４）、セットした値をクリアする。
【００５６】
次に、図１中のマスク処理部１１の動作を詳細に説明する。
【００５７】
ここで、図５は図１のマスク処理部１１の動作を示すフロチャートである。
【００５８】
マスク処理部１１では、リフレッシュタイマ１２において、連続してマスク可能な最大のマスク回数信号により最大にマスク可能な場合のリフレッシュ周期時間（周期時間）が設定される。また、リフレッシュタイマ１２では、基準クロックにてタイマがカウントアップ（ステップＳ５０）されてリフレッシュ周期時間と比較される（ステップＳ５１）。
【００５９】
そして、周期時間よりもタイマが小さければ、この周期時間になるまでカウントアップされる。また、周期時間よりも大きいと判断された場合は、タイマをクリアして、マスクコントロール部１４へリフレッシュを要求するリフレッシュリクエストが出力される（ステップＳ５２）。
【００６０】
メモリアクセス連続性判定部１３では、最大マスク回数分の時間（Ａ）が設定される（ステップＳ５３）。
【００６１】
次に、最初のリクエスト信号により、連続するアクセス回数をセットし、次リクエスト信号から連続するアクセスの残アクセス数（Ｂ）を算出する（ステップＳ５４）。
【００６２】
次に、その最大マスク回数分の時間（Ａ）と残アクセス時間（Ｂ）とを比較する（ステップＳ５５）。すなわち、１アクセスに要する時間から残アクセス数にかかる時間を算出し、その時間と前述の最大マスク回数分の時間を比較することによりリフレッシュ動作を実行するかマスクするか判定する。
【００６３】
そして、リフレッシュ動作を実行すると判定した場合は、メインコントロール部へリフレッシュリクエスト信号を出力する（ステップＳ５６）。また、リフレッシュ動作をマスクすると判定した場合は、リフレッシュ動作をマスクし、リフレッシュリクエスト信号を出力しない（ステップＳ５７）。さらに、リフレッシュマスク信号によりマスクカウンタをインクリメントし、マクスした回数を管理する（ステップＳ５８）。マスクした回数すなわちマスクカウンタの値は、メインコントロール部１６内のマスク回数管理部１７へ出力される。マスクした回数が最大マスク回数よりも大きくなった場合は（ステップＳ５９）、リフレッシュ動作をマスクすると判定した場合でもリフレッシュリクエスト信号をメインコントロール部１６へ出力し、マスク回数管理部１７にセットされているマスクした回数分のリフレッシュ動作を連続して実行する。
【００６４】
このように、現在のメモリデバイスのアクセス状態およびメモリデバイスをアクセスするマスタの連続動作性によりメモリデバイスへリフレッシュ動作を実行するかマスクするかを判定しているので、メモリデバイス６５のアクセスでのデータ転送効率を悪化させていたリフレッシュ動作をコントロールすることによりデータ転送効率を向上させることができる。
【００６５】
なお、マスク処理部１１によって、メモリデバイス６５をアクセスするマスタの連続動作性の判定結果にかかわらず、図１に示すマスク固定信号とマスク回数信号によりあらかじめリフレッシュ動作のマスク固定回数を設定し、設定された回数だけリフレッシュ動作をマスクして、設定されたマスク回数より大きくなるとリフレッシュリクエスト信号を出力し、連続してリフレッシュ動作を実行するようにしてもよい。
【００６６】
また、マスク処理部１１は、アクセスしない期間が既知のときは、図１の集中リフレッシュ信号と集中リフレッシュ期間信号により、集中リフレッシュ信号と集中リフレッシュ期間信号がアクティブになったときに、マスク固定信号で設定されている回数のリフレッシュ動作を集中して実行するようにしてもよい。そのため、マスク処理部１１の判定結果でマスクした回数とマスク回数を固定する場合の固定マスク回数はモードに応じて有効なマスク回数が選択され、メインコントロール部１６内のマスク回数管理部１７へ出力されて連続してリフレッシュ動作を実行する回数が決定される。これによりデータ転送効率がより向上する。
【００６７】
【発明の効果】
以上のように、本発明によれば、現在のメモリデバイスのアクセス状態およびメモリデバイスをアクセスするマスタの連続動作性によりメモリデバイスへリフレッシュ動作を実行するかマスクするかを判定しているので、メモリデバイスのアクセスでのデータ転送効率を悪化させていたリフレッシュ動作をコントロールすることによりデータ転送効率を向上させることができるという有効な効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施の形態におけるメモリデバイス制御装置の構成を示すブロック図
【図２】図１のメモリデバイス制御装置の動作を示すフロチャート
【図３】図１におけるマスク処理部の構造を示すブロック図
【図４】図１のメモリアクセス連続性判定部の動作を示すフロチャート
【図５】図１のマスク処理部の動作を示すフロチャート
【図６】従来のリフレッシュ動作が必要なメモリデバイスをコントロールするメモリデバイス（例：ＳＤＲＡＭ）制御装置の構成を示す図
【図７】従来のメモリ制御装置の動作を示すフロチャート
【図８】従来のメモリ制御装置のアドレス生成動作を示すフロチャート
【図９】従来のメモリ制御装置のリフレッシュタイマ動作を示すフロチャート
【符号の説明】
１１  マスク処理部（判定手段）
１２  リフレッシュタイマ（リフレッシュ周期設定手段）
１３  メモリアクセス連続性判定部
１４  マスクコントロール部
１５  マスクカウンタ
１６  メインコントロール部（リフレッシュ実行手段）
１７  マスク回数管理部
６０  Ｒｏｗアドレスデコーダ
６１  Ｃｏｌｕｍｎアドレスデコーダ
６２  データ生成部
６３  リフレッシュタイマ
６４  メインコントロール部
６５  メモリデバイス
【図１】
2004192721.tif 000003
【図２】
2004192721.tif 000004
【図３】
2004192721.tif 000005
【図４】
2004192721.tif 000006
【図５】
2004192721.tif 000007
【図６】
2004192721.tif 000008
【図７】
2004192721.tif 000009
【図８】
2004192721.tif 000010
【図９】
2004192721.tif 000011