(57)【要約】【課題】半導体装置に対する超音波振動によるダメージを削減したバンプ構造及び半導体装置を提供することを目的とする。【解決手段】電子素子３１上に設けた積層型のバンプ構造において、電子素子３１に接するキャピラリを用いて形成されたバンプ３３１〜３３４の硬度を、電子素子の電極に接しないキャピラリを用いて形成されたバンプ３４１〜３４４の硬度より小さくしたバンプ構造。【選択図】　　　　図４
2004014572.tif 000002
【特許請求の範囲】
【請求項１】
電子素子の電極上に設けた積層型のバンプ構造において、
電子素子の電極に接するバンプの硬度を、電子素子の電極に接しないバンプの硬度より小さくしたことを特徴とするバンプ構造。
【請求項２】
基板の電極上に設けた積層型のフリップチップ用のバンプ構造において、
フリップチップ接続される電子素子に接するバンプの硬度を、基板の電極に接するバンプの硬度より小さくしたことを特徴とするバンプ構造。
【請求項３】
前記バンプは、金を主成分とすることを特徴とする請求項１又は２記載のバンプ構造。
【請求項４】
前記バンプは、キャピラリを用いて形成されたバンプであることを特徴とする請求項１ないし３いずれか一項記載のバンプ構造。
【請求項５】
請求項１ないし４いずれか一項記載のバンプ構造のバンプを用いて、フリップチップ実装された半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バンプ構造及び半導体装置に係り、特に、ＩＣチップ、ＣＳＰ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）、ＳＡＷ（Ｓｕｒｆａｃｅ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ）フィルタ等の電子素子に対する超音波振動によるダメージを削減するバンプ構造及び半導体装置に関する。
【０００２】
【従来の技術】
近年の半導体装置の高密度化に伴う、半導体の小型化、薄型化のニーズに対応する技術として、ベアチップを基板に直接、実装するフリップチップ実装方法（フリップチップボンディング方法）が知られている。
【０００３】
フリップチップボンディング方法の概要を図１を用いて説明する。フリップチップボンディング方法は、先ず、図１（Ａ）に示すように、ＩＣチップ、ＣＳＰ、ＳＡＷフィルタ等の電子素子３のアクティブな表面に電極２１〜２５を設け、その上に、突起電極であるバンプ１１〜１５を形成する。次いで、図１（Ｂ）に示すように、セラミックなどの実装基板５上の電極４１〜４５と、電子素子３上の電極２１〜２５との位置合せを行う。その後、図１（Ｃ）に示すように、加熱、加圧等により、実装基板５上の電極４１〜４５と電子素子３上の電極２１〜２５とをバンプ６により固着する。なお、球状のバンプ１は、溶融され、実装基板５上の電極４１〜４５と電子素子３上の電極２１〜２５との間の表面張力により、円柱（又はフィレット状、樽状）のバンプ６が形成される。
【０００４】
また、バンプの形成方法として、めっき法、蒸着法、転写法、ワイヤボンディング装置のキャピラリを用いてバンプを形成する方法などがある。ところで、めっき法、蒸着法、転写法では、処理工程が多く、設備投資額が大きくなることから、キャピラリを用いてバンプを形成する方法が多く用いられている。
【０００５】
なお、電子素子は、ＩＣチップ、ＣＳＰ、ＳＡＷフィルタ等の電子素子である。
【０００６】
図２にキャピラリを用いて形成されたバンプの例を示す。図２のバンプは、電子素子１１に設けられた電極１２上に形成される。キャピラリを用いてバンプを形成されたバンプは、金、銅、半田等の金属材料から成り、バンプ部１３とネック部１４から構成されている。例えば、電子素子の電極のピッチが１２０μｍの場合、バンプ部１３の直径は約８０μｍ、バンプ部１３とネック部１４の合計の高さは、約６０〜７０μｍである。
【０００７】
図３を用いて、キャピラリを用いたバンプの形成方法を説明する。２２は、通常のワイヤボンディングに使用するキヤピラリ、２１はキヤピラリ２２を貫通し適当量ずつ順次繰り出されるワイヤ、２３はワイヤ２１の先端に形成された球体、２５は電子素子、２４は電子素子２５上の電極、２６は電極２４上に形成したバンプである。
【０００８】
バンプ２６の形成工程を説明する。先ず、図３（Ａ）に示すように、ワイヤ２１の先端に、加熱、放電スパーク等の手段により、球体２３を形成させる。次いで、キヤピラリ２２を用いて、図３（Ｂ）に示すように、球体２３を電極２４に押圧し、超音波併用して熱圧着させる。次いで、図３（Ｃ）、（Ｄ）に示すように、キヤピラリ２２を引き上げると、ワイヤ２１は、切断され、バンプ２６が形成される。以下、この動作の繰り返しによって、電子素子２５の上面には、多数のバンプ２６が形成される。
【０００９】
【発明が解決しようとする課題】
ところで、フリップチップ実装する場合、フリップチップ接続する半導体装置に子チップが搭載されている場合、子チップに影響しないように、フリップチップ実装するためには、高さのあるバンプを用いる必要がある。
【００１０】
このような、高さのあるバンプを形成する技術が、特開平８−２６４５４０号公報に開示されている。この公報には、半導体素子の電極上に底面が固着されたほぼ円筒形状である導電材料から成る第１バンプと、この第１バンプの上面に底面が固着された第１バンプと同種の導電材料から成りほぼ円筒形状の第２のバンプとを含むバンプ構造が開示されている。また、このバンプ製造方法は、バンプ製造用キャピラリに通したワイヤの先端に金属ボールを形成する工程と、電極にバンプ製造用キャピラリの先端で金属ボールを押圧しつつ超音波を印加してほぼ円筒状に形成した第１のバンプの底部を電極に固着する工程と、この工程の次にバンプ製造用キャピラリの先端を第１のバンプより離してから横方向に移動させてバンプ製造用キャピラリの先端のワイヤを導く孔の周囲の平坦面を第１のバンプの中心に対応させてバンプ製造用キャピラリを再度第１のバンプへ向けて押圧しつつ超音波を印加してからバンプ製造用キャピラリを第１のバンプから引き離してワイヤを第１のバンプから切断する工程と、第１のバンプ上に第２のバンプを第１のバンプと同様に形成する工程とを備えている。
【００１１】
また、高さのあるバンプを形成する技術が、特開平９−１６７７７１号公報に開示されている。この公報には、電子素子の電極パッドにボールボンディングによって積重ねて形成するバンプ構造であって、基板上の電極と接続される最上段のバンプの径を、前記最上段のバンプより下の段にあるバンプの径より小さくしたバンプ構造が記載されている。なお、この公報には、このバンプ構造において、下段のバンプに最上段のバンプより硬度が大きい材料を用いて実装する場合は、最上段のバンプを熱圧着するのに荷重を低く設定できるので、大チップでも比較的荷重をかけないで実装することができると記載されている。
【００１２】
しかしながら、特開平８−２６４５４０号公報に記載された発明は、バンプ製造用キャピラリを押圧しつつ超音波を印加して、バンプを形成するものである。ところで、特開平８−２６４５４０号公報に記載された発明では、第１のバンプと第２のバンプとが、半導体素子の同じ位置に、積層して設けられていることから、超音波の振動が半導体素子の同一の電極（パッド）に、２回、強く伝達され、半導体素子にクラック等のダメージが発生するという問題がある。
【００１３】
また、特開平９−１６７７７１号公報に記載された発明は、下段のバンプと上段のバンプとの硬度が異なる場合は、電子素子に近い下段のバンプに上段のバンプより硬度が大きい材料を用いるので、超音波を用いてフリップチップを実装する場合、超音波振動により、電子素子にクラック等のダメージが発生するという問題がある。
【００１４】
本発明は、上記問題に鑑みなされたものであり、電子素子に対する超音波振動によるダメージを削減したバンプ構造及び半導体装置を提供することを目的とするものである。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、本件発明は、以下の特徴を有する課題を解決するための手段を採用している。
【００１６】
請求項１に記載された発明は、電子素子の電極上に設けた積層型のバンプ構造において、電子素子の電極に接するバンプの硬度を、電子素子の電極に接しないバンプの硬度より小さくしたことを特徴とする。
【００１７】
請求項１に記載された発明によれば、電子素子の電極に接するバンプの硬度を、電子素子の電極に接しないバンプの硬度より小さくしたことにより、電子素子に対する超音波振動によるダメージを削減したバンプ構造を提供することができる。
【００１８】
また、積層型のバンプとしたので、高さのあるバンプを得ることができ、親チップに子チップが搭載された親チップに対して、フリップチップ実装を行うことができる。
【００１９】
また、電子素子に、バンプを介して、無用な圧力が加わらなくなり、電子素子のダメージを防ぐことができる。
【００２０】
請求項２に記載された発明は、基板の電極上に設けた積層型のフリップチップ用のバンプ構造において、フリップチップ接続される電子素子に接するバンプの硬度を、基板の電極に接しないバンプの硬度より小さくしたことを特徴とする。
【００２１】
請求項２に記載された発明によれば、基板の電極上に設けた積層型のフリップチップ用のバンプ構造において、フリップチップ接続される電子素子に接するバンプの硬度を、基板の電極に接しないバンプの硬度より小さくしたことにより、この積層バンプを用いて、電子素子をフリップチップ実装しても、電子素子にクラックが発生する等のダメージは生じない。
【００２２】
請求項３に記載された発明は、請求項１又は２記載のバンプ構造において、前記バンプは、金を主成分とすることを特徴とする。
【００２３】
請求項３に記載された発明によれば、バンプは、金を主成分とすることにより、接続抵抗の少ないバンプを提供することができる。
【００２４】
請求項４に記載された発明は、請求項１ないし３いずれか一項記載のバンプ構造において、前記バンプは、キャピラリを用いて形成されたバンプであることを特徴とする。
【００２５】
請求項４に記載された発明によれば、バンプは、キャピラリを用いて形成されたバンプであることにより、ワイヤボンディング装置を用いて、格別の装置を用いることなく、バンプを形成することができる。
【００２６】
請求項５に記載された発明は、請求項１ないし４いずれか一項記載のバンプ構造のバンプを用いて、フリップチップ実装された半導体装置である。
【００２７】
請求項５に記載された発明によれば、請求項１ないし４いずれか一項記載のバンプ構造のバンプを用いたフリップチップ実装された半導体装置を提供することができる。
【００２８】
また、電子素子に、バンプを介して、無用な圧力が加わらなくなり、電子素子のダメージを防ぐことができる。
【００２９】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００３０】
図４（Ａ）は、子チップ３２を有する電子素子３１のアクティブな表面に電極（図示せず）を設け、その上に、例えば、図２に示したキャピラリを用いて形成されたバンプ３３１〜３３４を示す。次いで、図４（Ｂ）に示すように、このバンプ３３１〜３３４上に、更に、キャピラリを用いてバンプ３４１〜３４４を形成する。
【００３１】
このとき、バンプ３３１〜３３４の形成に用いられるワイヤとして、硬度の低い金属材料（硬度＝Ｈ１）のワイヤを用い、バンプ３４１〜３４４の形成に用いられるワイヤとして、それよりも硬度の高い金属材料（硬度＝Ｈ２＞Ｈ１）のワイヤを用いる。
【００３２】
なお、図４（Ｂ）では、下層のバンプ３３にネック部があるように記載したが、実際には、上層のバンプ３４の形成時に、下層のバンプ３３のネック部が無くなり、図５に示すように積層される。
【００３３】
また、図４における子チップ３２は、フリップチップボンディングで搭載されている。図面上では、バンプ等の記載が省略されている。
【００３４】
このように、電子素子３１に接するバンプのワイヤを硬度の低い金属とし、そのバンプに積層するバンプのワイヤをそれよりも硬度の高い金属としたので、電子素子上に、バンプを積層しても、電子素子にクラックが発生する等のダメージは生じない。
【００３５】
つまり、キャピラリを用いてバンプを形成するときに、超音波の振動が電子素子に伝達されるが、下段のバンプ３３１〜３３４として硬度の低い金属としたので、超音波の振動が電子素子に伝達しにくくなっており、下段のバンプ３３１〜３３４の形成におけるダメージは小さい。また、バンプ３３１〜３３４上に、キャピラリを用いてバンプ３４１〜３４４を形成するときも、超音波の振動が、硬度の低い金属を介して、電子素子に伝達されるので、上段のバンプ３４１〜３４４の形成におけるダメージも小さい。
【００３６】
本実施の形態では、ボンディングワイヤに金ワイヤを用いている。ところで、金ワイヤの金に、パラジウム等の他の金属を含有させることにより、硬化を調整することができる。例えば、他の金属を含有させることにより、硬度が大きくなる。また、金ワイヤは、金の純度が高くなるほど伸び率が大きくなり、硬度が小さくなる。
【００３７】
そこで、本実施の形態では、硬度の低い金属として、通常の金を用い、硬度の高い金属として、不純物を多く含む金を用いている。
【００３８】
なお、図４における電子素子３１として、ＩＣチップ、ＣＳＰ、ＳＡＷフィルタ等を用いることができる。
【００３９】
なお、超音波振動に対する効果を説明したが、バンプを介して、圧力が加わる場合に、その圧力を、硬度の低いバンプが吸収する。その結果、電子素子に、バンプを介して、無用な圧力が加わらなくなり、電子素子のダメージを防ぐことができる。
（他の実施の形態）
図４は、電子素子３１のアクティブな表面に、キャピラリを用いて形成されたバンプを積層した場合であった。本件発明は、それに限らず、実装基板上にキャピラリを用いてバンプを積層した場合であっても適用できる。
【００４０】
図６に示すように、図２に示したキャピラリを用いてバンプを形成する方法により形成されたバンプ４３１〜４３４を、実装基板４２上に形成し、バンプ４３１〜４３４上に、更に、キャピラリを用いてバンプ４４１〜４４４を形成し、その後、電子素子４１とフリップチップ接続してもよい。なお、図６では、下層のバンプ４３にネック部があるように記載したが、実際には、図５の場合と同様に、上層のバンプ４４の形成時に下層のバンプ４３のネック部が無くなる。また、ＵＳ（超音波）ボンディングヘッドを用いて、電子素子４１とフリップチップ接続する場合でも、上層のバンプ４４のネック部が無くなる。
【００４１】
このとき、キャピラリを用いて形成されたバンプ４３１〜４３４に用いられるワイヤとして、硬度の高い金属材料（硬度＝Ｈ３）のワイヤを用い、キャピラリを用いて形成されたバンプ４４１〜４４４の形成に用いられるワイヤとして、それよりも硬度の低い金属材料（硬度＝Ｈ４＜Ｈ３）のワイヤを用いる。
【００４２】
このように、実装基板４２に接するバンプを硬度の高い金属とし、そのバンプに積層するバンプをそれよりも硬度の低い金属としたので、この積層バンプにより、電子素子をフリップチップ実装しても、電子素子にクラックが発生する等のダメージは生じない。
【００４３】
つまり、超音波振動を利用して、電子素子４１を実装基板４２に、フリップチップ実装するとき、超音波の振動が電子素子４１に印加されるが、電子素子に接するバンプ４４１〜４４４として硬度の低い金属としたので、超音波の振動による影響が少なく、フリップチップ実装における形成におけるダメージは小さい。
【００４４】
なお、図６における電子素子４１として、フェースダウンボンディングされるＩＣチップ、ＣＳＰ、ＳＡＷフィルタ等を用いることができる。
（変形例）
上記実施の形態では、積層バンプとして、２層の場合について説明したが、積層バンプは、３層以上であってもよい。３層以上の場合にあっては、少なくとも、電子素子に接続されるバンプの硬度は、他のバンプの硬度よりも、小さいものを用いる。
【００４５】
また、図４において、子チップを搭載した電子素子上に、ボンディングバンプを形成する例で説明したが、ボンディングバンプ形成後に、子チップを搭載してもよい。
【００４６】
また、半導体ウエハの状態で、ボンディングバンプを形成し、子チップを搭載後ダイシングし、図４（Ｂ）の状態としてもよい。
【００４７】
また、電子素子の能動面上に電子素子の電極（パッド）と接続する再配線が形成され、この再配線上に形成された電極に、ボンディングバンプが形成されていてもよい。
【００４８】
また、上記実施の形態では、電子素子の能動面上にＩＣチップを搭載した場合について説明したが、ＩＣチップに代えて（又はＩＣチップに加えて）、チップキャパシタ、チップ抵抗等の電子素子を搭載するようにしてもよい。
【００４９】
【発明の効果】
上述の如く本発明によれば、半導体装置に対する超音波振動によるダメージを削減したバンプ構造及び半導体装置を提供することができる。
【００５０】
【図面の簡単な説明】
【図１】フリップチップボンディング方法の概要を説明するための図である。
【図２】キャピラリを用いてバンプを形成する方法により形成されたバンプを説明するための図である。
【図３】キャピラリを用いてバンプを形成する方法を説明するための図である。
【図４】本発明の実施の形態を説明するための図（その１）である。
【図５】ネック部のつぶれた状態を示す図である。
【図６】本発明の実施の形態を説明するための図（その２）である。
【符号の説明】
１　　突起電極であるバンプ
２、１２、２４　　電子素子上の電極
３、１１、２５、３１、４１　　電子素子
４　　実装基板上の電極
５、４２　　実装基板
１３　　キャピラリを用いて形成されたバンプのバンプ部
１４　　キャピラリを用いて形成されたバンプのネック部
２１　　ワイヤ
２２　　キヤピラリ
２３　　ワイヤの先端に形成された球体
２５　　充填部材
２６、３３、３４、４３、４４　　キャピラリを用いて形成されたバンプ
３２　　子チップ
【図１】
2004014572.tif 000003
【図２】
2004014572.tif 000004
【図３】
2004014572.tif 000005
【図４】
2004014572.tif 000006
【図５】
2004014572.tif 000007
【図６】
2004014572.tif 000008