(57)【要約】【課題】集積効率がよく、精度の高い駆動電流を出力することができる有機ＥＬ駆動回路および有機ＥＬ表示装置を提供することにある。【解決手段】この発明は、ピンに対応して設けられるパッドピッチの３ｎ倍の幅をもち、かつ、この幅に４個以上のトランジスタが配列される矩形のトランジスタ配列ブロックにおいて、Ｒ，Ｇ，Ｂのそれぞれの電流スイッチングＤ／Ａがパッド配列方向に直角となる方向に配列されて、表示データを受ける各Ｄ／Ａのカレントミラー回路が形成されるものである。【選択図】    図１
2004212836.tif 000002
【特許請求の範囲】
【請求項１】
Ｒ，Ｇ，Ｂの表示色のそれぞれに対応して設けられた有機ＥＬパネルの端子ピンを介して有機ＥＬパネルを電流駆動する有機ＥＬ駆動回路において、
前記端子ピンに対応して設けられ前記端子ピンに接続される複数のパッドと、
前記パッドに対応して設けられ表示データを受けてこれに対応する表示のためのアナログの電流を発生するカレントミラー構成の電流スイッチングＤ／Ａ変換回路と、
前記パッドに対応して設けられ前記Ｄ／Ａ変換回路からの出力電流で駆動され前記パッドを介して駆動電流を前記端子ピンに出力する前記Ｒ，Ｇ，Ｂに対応して設けられた複数の電流源と、
前記パッドの配列方向のパッドピッチの３ｎ倍（ｎは正の整数）に実質的に対応したパッド配列方向の幅を有しこの幅に対して４個以上のトランジスタが形成された多数のトランジスタを有する矩形のトランジスタ配列ブロックとを備え、
前記トランジスタ配列ブロック内において前記Ｒ，Ｇ，Ｂのそれぞれの前記Ｄ／Ａ変換回路が前記パッド配列方向に対して直角な方向に配列され、前記Ｄ／Ａ変換回路のカレントミラー回路を構成するトランジスタが選択されてＩＣ化されている有機ＥＬ駆動回路。
【請求項２】
前記Ｒ，Ｇ，Ｂに対応する前記複数の電流源は、それぞれカレントミラー回路を有していて、前記トランジスタ配列ブロックにおいて前記Ｄ／Ａ変換回路と前記パッドとの間に割り当てられ、これの前記カレントミラー回路を構成するトランジスタが選択されている請求項１記載の有機ＥＬ駆動回路。
【請求項３】
ｎは１であり、前記トランジスタ配列ブロックは、少なくとも６個のトランジスタがパッドピッチの３倍の幅においてパッド配列方向に配置されるものである請求項２記載の有機ＥＬ駆動回路。
【請求項４】
有機ＥＬパネルのＲ，Ｇ，Ｂの表示色のそれぞれに対応して設けられた端子ピンを介して有機ＥＬパネルを電流駆動する有機ＥＬ駆動回路を有する有機ＥＬ表示装置において、
前記端子ピンに対応して設けられ前記端子ピンに接続される複数のパッドと、
前記パッドに対応して設けられ表示データを受けてこれに対応する表示のためのアナログの電流を発生するカレントミラー構成の電流スイッチングＤ／Ａ変換回路と、
前記パッドに対応して設けられ前記Ｄ／Ａ変換回路からの出力電流で駆動され前記パッドを介して駆動電流を前記端子ピンに出力する前記Ｒ，Ｇ，Ｂに対応して設けられた複数の電流源と、
前記パッドの配列方向のパッドピッチの３ｎ倍（ｎは正の整数）に実質的に対応したパッド配列方向の幅を有しこの幅に対して４個以上のトランジスタが形成された多数のトランジスタを有する矩形のトランジスタ配列ブロックとを備え、
前記トランジスタ配列ブロック内において前記Ｒ，Ｇ，Ｂのそれぞれの前記Ｄ／Ａ変換回路が前記パッド配列方向に対して直角な方向に配列され、前記Ｄ／Ａ変換回路のカレントミラー回路を構成するトランジスタが選択されてＩＣ化されている有機ＥＬ表示装置。
【請求項５】
前記Ｒ，Ｇ，Ｂに対応する前記複数の電流源は、それぞれカレントミラー回路を有していて、前記トランジスタ配列ブロックにおいて前記Ｄ／Ａ変換回路と前記パッドとの間に割り当てられ、これの前記カレントミラー回路を構成するトランジスタが選択されている請求項４記載の有機ＥＬ表示装置。
【請求項６】
ｎは１であり、前記トランジスタ配列ブロックは、少なくとも６個のトランジスタがパッドピッチの３倍の幅においてパッド配列方向に配置されるものである請求項５記載の有機ＥＬ表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、有機ＥＬ駆動回路および有機ＥＬ表示装置に関し、詳しくは、カレントミラー回路を利用したＤ／Ａ変換回路により表示データに対応する電流値を生成して有機ＥＬパネルをその端子ピンを介して電流駆動するカラムライン（陽極側ドライブライン、以下同じ）の電流駆動回路において、集積効率がよく、精度の高い駆動電流を生成することができるような有機ＥＬ駆動回路の回路レイアウトの構造に関する。
【０００２】
【従来の技術】
携帯電話機，ＰＨＳ、ＤＶＤプレーヤ、ＰＤＡ（携帯端末装置）等に搭載される有機ＥＬ表示装置の有機ＥＬ表示パネルでは、カラムラインの数が３９６個（１３２×３）の端子ピン（以下ピン）、ローラインが１６２個のピンを持つものが提案され、カラムライン、ローラインのピンはこれ以上に増加する傾向にある。
このような有機ＥＬ表示パネルの電流駆動回路の出力段は、アクディブマトリックス型でも単純マトリックス型のものでもピン対応に電流源の駆動回路、例えば、カレントミラー回路による出力回路が設けられている。
【０００３】
カレントミラー回路による出力回路は、ピン対応に配置され、そのドライブ段は、例えば、特願２００２−８２６６２号に示されるように、ピン対応に多数の出力側トランジスタを有するパラレル駆動のカレントミラー回路とされて、手前の入力段となる基準電流発生回路から基準電流を受けてピン対応にミラー電流を発生する。さらに、ピン対応にカレントミラーで構成されるＤ／Ａ変換回路を設けて、それぞれのＤ／Ａ変換回路が基準駆動電流として前記のミラー電流を受けてこの電流を基準としてそれぞれに表示データを受けてそれぞれにＤ／Ａ変換してピン対応に駆動電流を生成し、前記のカレントミラーの出力回路を駆動する。
このように、カレントミラー構成で駆動電流を生成することにより、例えば、パッシブマトリックスの場合には、数μＡ程度の微小な基準電流からｍＡあるいは１Ａ程度の大きな電流を電力ロスを抑えて電流増幅することができ、低消費電力の駆動回路を実現することができる。また、アクティブマトリックスの場合には、同様にして低消費電力で１ｎＡ〜１０μＡの駆動電流を得ることがきる。
【０００４】
このようなことから有機ＥＬ表示パネルの電流駆動回路は、カレントミラーを構成する単位トランジスタが多数、パッドに対応して配列されることになる。
図３は、その単位トランジスタ１の先行技術におけるレイアウトの説明図であり、図３（ａ）は、そのトランジスタ配列ブロック、図（ｂ）は、カレントミラーを構成する単位トランジスタの平面図、図３（ｃ）はその断面図である。
単位トランジスタ１は、図３（ｃ）に示されるように、埋め込み層（Ｂ／Ｌ）１１と素子分離領域１２とで矩形領域において素子分離されてベース領域１３ｂとエミッタ領域１３ｅとコレクタ領域１３ｃとが矩形形状でサブストレート１６の表面側に形成される。なお、１４ｂ，１４ｅ，１４ｃは、それぞれ、ベースコンタクト、エミッタコンタクト、コレクタコンタクトであり、コレクタコンタクト１４ｃは、コレクタウオール１５と埋め込み層１１を介してコレクタ領域１３ｃと接続されている。
なお、１７は、ＮＳＧの層間分離膜であり、１８は、上の層のポリシリコン絶縁層（Ｐ−ＳｉＮ）である。
そして、このような単位トランジスタ１が、図３（ａ）に示すように、トランジスタ配列ブロック３において、パッド２の配列方向（図面横方向）に２個配置されてパッド配列方向に直角な方向（縦方向）に２列で、多数設けられている。このような２列配置のトランジスタ配列ブロック３がパッド配列方向に繰り返して形成されて有機ＥＬ表示パネルのピン対応の電流駆動回路がＩＣ化される。
【０００５】
この２列の配置のトランジスタ配列ブロック３は、有機ＥＬ表示パネルの各ピンがＧ，Ｒ，Ｂの繰り返しで配列されることから決定されるものであり、このピン配列に対応させて、各ピンに接続されるパッド２が配列されることによる。
例えば、パッドピッチが５０μｍのときには、素子形成幅を４４μｍとし、横方向の間隔が６μｍとして、５０μｍの間隔で、素子形成幅を４４μｍの中に２個のトランジスタを形成し、各ピンを駆動する回路に必要な数のトランジスタを縦方向に多数形成する。
その結果、２列配列の単位トランジスタ１が各出力ピンに対応するパッド２の位置に一致して、縦方向には、例えば、数十個〜百個程度（その長さは１．０ｍｍ〜３．０ｍｍ程度）の長さでトランジスタを配置する。そして、これらトランジスタのほとんどは、上の配線層でカレントミラー接続される。
このとき、カレントミラー出力回路（出力段電流源）とカレントミラー構成の電流スイッチングＤ／Ａ変換回路とは、２列の多数のトランジスタからできるだけペア特性が揃った位置にあるものが選択される。
【０００６】
なお、図３（ａ）は、２列であるが、集積率をよくするために、Ｇ，Ｒ，Ｂの３ピンを１単位（Ｇ，Ｒ，Ｂのカラム方向の画素ピッチに相当）として単位トランジスタ１を６列としたトランジスタ配列ブロックが繰り返されるものもある。このときには、ピン方向の幅が１５０μｍとなるが、この場合には２列を単位として各パッド２に対応して各ピンを電流駆動する駆動回路が縦方向に割り当てられることは変わらない。
ところで、マトリックス状に配置した有機ＥＬ素子を電流駆動し、かつ、有機ＥＬ素子の陽極と陰極をグランドに落としてリセットする有機ＥＬ素子の駆動回路が特許文献１として公知である。また、ＤＣ−ＤＣコンバータを用いて有機ＥＬ素子を低消費電力で電流駆動する技術が特許文献２として公知である。
【０００７】
【特許文献１】
特開平９−２３２０７４号公報
【特許文献２】
特開２００１−１４３８６７号公報
【０００８】
【発明が解決しようとする課題】
有機ＥＬの電流駆動回路では、入力段を共通としてドライブ段と出力段とが有機ＥＬパネルの各ピン対応に設けられる。出力段は、ピンに接続されるパッドに近いほどロスが少なくなるので、どうしてもパッドに対応して設けられる。
一方、有機ＥＬパネルに配置するドライブＩＣ（ＬＳＩ）のチップ数を低減するには、１チップ当たりの出力ピン数を増加させることが必要である。その結果、パッド２のピッチは、小さくなり、カレントミラー回路を構成する単位トランジスタも図３（ｂ）に示すように、縦方向（パッド配列方向に対して直角な方向）に長くなる傾向にある。
このような構成で、数μＡ程度の微小な基準電流からｍＡあるいは１Ａ程度の大きな電流を生成する場合にはＤ／Ａ変換回路の変換精度のばらつきが出力段電流源の出力電流のばらつきを生じ、それが輝度むらとなる問題がある。
特に、カレントミラー構成の電流スイッチングＤ／Ａ変換回路では、基準電流を２倍，４倍，８倍，１６倍，…と重みを付けて増幅した電流をカレントミラー接続の出力側トランジスタに得ることが必要であるので、カレントミラー接続される数十から１００個程度のトランジスタが必要になる。そのために、カレントミラー構成のトランジスタの入力側トランジスタに対するペア特性の確保が重要になるが、このペア特性は、トランジスタの間の距離とトランジスタが選択される位置とが影響する。
前記のような個数のトランジスタにおいて、できるだけ、特性を揃えるためには、近い位置のトランジスタを選択することが好ましいが、図３（ａ）に示すように、パッド対応に数十〜百個程度のトランジスタを縦に配置した場合には、ペアトランジスタ間の距離は離れて、入力側トランジスタと出力側トランジスタのペア特性の確保が難しくなる。その上に、カレントミラー接続のための配線ラインも長くなって、抵抗値が大きくなり、結果的にＤ／Ａ変換精度が落ちて、それぞれのＤ／Ａ変換回路に精度のばらつきが発生する。
しかも、パッド対応に縦長のパターンが所定の間隔を置いて配置されることになるので、そのパターンとパターンとの間の部分が占める割合が大きくなり、それが無駄な領域となってＩＣ（ＬＳＩ）全体の集積率の低下を招く。
この発明の目的は、このような従来技術の問題点を解決するものであって、集積効率がよく、精度の高い駆動電流を出力することができる有機ＥＬ駆動回路および有機ＥＬ表示装置を提供することにある。
【０００９】
【課題を解決するための手段】
このような目的を達成するためのこの発明の有機ＥＬ駆動回路および有機ＥＬ表示装置の特徴は、端子ピンに対応して設けられ端子ピンに接続される複数のパッドと、パッドに対応して設けられ表示データを受けてこれに対応する表示のためのアナログの電流を発生するカレントミラー構成の電流スイッチングＤ／Ａ変換回路と、パッドに対応して設けられＤ／Ａ変換回路からの出力電流で駆動されパッドを介して駆動電流を端子ピンに出力するＲ，Ｇ，Ｂに対応して設けられた複数の電流源と、パッドの配列方向のパッドピッチの３ｎ倍（ｎは正の整数）に実質的に対応したパッド配列方向の幅を有しこの幅に対して４個以上のトランジスタが形成された多数のトランジスタを有する矩形のトランジスタ配列ブロックとを備えていて、
トランジスタ配列ブロック内においてＲ，Ｇ，ＢのそれぞれのＤ／Ａ変換回路がパッド配列方向に対して直角な方向に配列され、Ｄ／Ａ変換回路のカレントミラー回路を構成するトランジスタが選択されてＩＣ化されているものである。
【００１０】
【発明の実施の形態】
このように、この発明にあっては、ピンに対応して設けられるパッドピッチの３ｎ倍の幅をもち、かつ、この幅に４個以上のトランジスタが配列される矩形のトランジスタ配列ブロックにおいて、Ｒ，Ｇ，Ｂのそれぞれの電流スイッチングＤ／Ａがパッド配列方向に直角となる方向に配列されて、表示データを受ける各Ｄ／Ａのカレントミラー回路が形成される。
このように、Ｒ，Ｇ，Ｂのピン対応のＤ／Ａを各パッドに対応させることなく、３ｎ倍のパッドピッチ幅に対応させて設け、縦方向にＲ，Ｇ，Ｂのそれぞれの回路をレイアウトしてＩＣ化することにより、カレントミラー回路を構成したときに、カレントミラー接続されるトランジスタ間の距離を従来よりも短くすることができる。これにより、配線ラインを短くできるとともに、カレントミラー回路の出力側トランジスタとしてペア特性の揃ったものを選択することができる。
さらに、単位トランジスタの数が多数必要とされるＲ，Ｇ，Ｂの各Ｄ／Ａを形成するトランジスタ配列ブロックは、パッド配列方向の幅が最低でも３パッドピッチの繰り返しとして形成されるので、配列ブロック間の間隙領域が減少して、その分の無駄な領域を低減することができる。
その結果、精度の高いＤ／Ａ変換回路にすることができ、集積効率がよく、精度の高い駆動電流を出力することができる有機ＥＬ駆動回路および有機ＥＬ表示装置を容易に実現できる。
【００１１】
【実施例】
図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の電流駆動回路のＤ／Ａと出力段電流源のカレントミラーを構成する単位トランジスタのレイアウトの説明図、図２は、この発明の他の実施例のＤ／Ａと出力段電流源のカレントミラーを構成する単位トランジスタのレイアウトの説明図である。なお、図３と同一の構成要素は同一の符号で示す。
図１において、１０は、有機ＥＬ駆動回路のカラムドライバＩＣにおけるピン対応に設けられるＤ／Ａと出力段電流源のカレントミラーを構成する単位トランジスタのレイアウトである。
なお、有機ＥＬパネルの電流駆動回路は、入力段に基準電流発生回路を有し、ドライブ段と出力段が有機ＥＬパネルの各ピン対応に設けられている。そのドライブ段は、各ピン対応に基準電流を分配する基準電流分配回路と各ピン対応に設けられたカレントミラー構成の電流スイッチングＤ／Ａで構成され、このＤ／Ａが表示データを受ける。そしてその出力段には、各ピン対応に設けられたカレントミラー回路で構成された出力段電流源がある。ここで、ピン対応に設けられるＤ／Ａと出力段電流源とは、単位トランジスタを多数接続したカレントミラー回路を主体として形成される。
このＤ／Ａと出力段電流源のカレントミラーを構成する単位トランジスタは、ここでは、有機ＥＬ駆動回路のピンに接続されるパッド配列方向（カラム方向に対応）に対して直交する方向が長手方向となる長方形のトランジスタ配列ブロック３ａに単位トランジスタ１を２５２個、４２個×６個の配列で構成している。このトランジスタ配列ブロック３ａを所定の間隙を挟んでパッド配列方向（横方向）に３パッドピッチおきに繰り返して形成する。
各トランジスタ配列ブロック３ａにおいて３×パッドピッチ幅の単位でそれぞれにカレントミラーを構成する単位トランジスタ１を選択して、Ｒ，Ｇ，Ｂの出力段電流源とＤ／Ａ変換回路（Ｄ／Ａ）を割り当ててそれぞれのカレントミラー回路を形成する。
【００１２】
ここで、出力段電流源のカレントミラー回路のトランジスタの個数を１０個、Ｄ／Ａのカレントミラー回路のトランジスタの個数を７０個とし、それぞれに予備あるいはダミートランジスタ２個設けるとして、図１では、８４個を単位としてＲ，Ｇ，Ｂ対応に出力段電流源とＤ／Ａ設けている。そこで、トランジスタ配列ブロック３ａの単位トランジスタの総数は、８４×３＝２５２個になる。
すなわち、説明を簡単にするために、図３と同じ単位トランジスタ１を２５２個形成する。そうすると、３倍のパッドピッチ幅に６個のトランジスタが形成できるので、横方向に６個のトランジスタを、縦方向に４２個のトランジスタを配列できる。これがトランジスタ配列ブロック３ａである。
この場合、図３の場合より配列ブロック間の間隔は３倍採れることになるが、この間隔を図３と同じにすれば、各単位トランジスタ１の横方向の幅をその分大きく採ることができ、その分、集積効率は高くなる。
【００１３】
トランジスタ配列ブロック３ａのパッド２側に出力段電流源を構成するカレントミラー回路の領域としてＢ（青）のトランジスタ領域を図示するように、２個×６個の領域として電流源４Ｂｉとし、この領域の１０個のトランジスタにより上の配線層でカレントミラー回路を構成して、そのカレントミラー回路の出力を上層の配線ライン９ｂを介してパッド２Ｂｉに接続する。電流源４Ｂｉでは、１０個のトランジスタが使用され、残りの２個は予備あるいはダミーのトランジスタとされる。
パッド２Ｂｉ側を前とすると、これに対してその後ろには、Ｒ（赤）のカレントミラーの電流源を構成するトランジスタ領域が図示するように、２個×６個の領域として割り当て電流源４Ｒｉとする。同様に各１０個のトランジスタでカレントミラー回路を構成して、そのカレントミラー回路の出力を上層の配線ライン９ｒを介してパッド２Ｒｉに接続する。
さらに、その後ろには、Ｇ（緑）のカレントミラーの電流源を構成するトランジスタ領域を図示するように、２個×６個の領域として割り当て電流源４Ｇｉとする。同様に各１０個のトランジスタでカレントミラー回路を構成して、そのカレントミラー回路の出力を上層の配線ライン９ｇを介してパッド２Ｇｉに接続する。
なお、図中のパッド２Ｂｉ，パッド２Ｒｉ，パッド２Ｇｉ，パッド２Ｂｉ＋１，パッド２Ｒｉ＋１，パッド２Ｇｉ＋１…は、それぞれ図４のパッド２に対応している。
【００１４】
これらの後ろには、カレントミラー構成の電流スイッチングＤ／Ａが１２個×６個の領域として、同様にＢ，Ｒ，Ｇに対応してこれの順でＤ／Ａ５Ｂｉと、Ｄ／Ａ５Ｒｉ、そしてＤ／Ａ５Ｇｉが割り当てられ、それぞれのＤ／Ａは、７０個のトランジスタとからなり、２個のトランジスタが予備あるいはダミートランジスタとされる。
なお、単位トランジスタ、予備あるいはダミーのトランジスタをさらに多く必要とする場合には、例えば、１３個×６個の領域としてＢ，Ｒ，Ｇの各Ｄ／Ａを形成し、配列ブロック３ａのトランジスタの総個数を増加する。この場合には、４５個×６個＝２７０個にすればよい。
ところで、前記の単位トランジスタ２５２個の個数は、内部に単位トランジスタの面積の実質的に２倍あるいはｎ倍のトランジスタを部分的に１個形成した場合には、それを２個あるいはｎ個として換算した数値である。逆に、単位トランジスタの整数分の１のトランジスタを部分的に２個あるいはｎ個形成した場合も逆にそれら全体を１個と換算した値である。
Ｄ／Ａ５Ｂｉの出力端子は、電流源４Ｂｉの入力端子と上層の配線ライン８ｂを介して接続されている。Ｄ／Ａ５ＲｉとＤ／Ａ５Ｇｉもそれぞれ電流源４Ｒｉ，電流源４Ｇｉと配線ライン８ｒ，８ｇを介してそれぞれの出力端子が電流駆動回路の対応する入力端子と接続されている。
このようなトランジスタ配列ブロック３ａがＢ，Ｒ，Ｇのそれぞれ３個のパッドごとにレイアウトされる。
このとき、Ｂ，Ｒ，Ｇの各Ｄ／Ａのカレントミラー回路を形成するトランジスタ領域は、１２×６個のトランジスタ配列の中で選択されて、上層においてカレントミラー接続が行われて形成される。１２×６個の領域は、６×６個を正方形に近い領域を２段縦に並べた形態となるので、カレントミラー構成のペアトランジスタの相互の距離は近く、その配線は短くできる。その結果、近い距離でトランジスタの選択ができるので、トランジスタのペア特性が確保される。
なお、ここでの領域形状は、図形形状ではなく、トランジスタの個数を単位としてトランジスタ配列からみたものであり、実際の図形形状は、単位トランジスタ１の幅と長さとに応じて異なってくる。
【００１５】
図２は、他の実施例であって、Ｂ，Ｒ，Ｇの各電流源のブロックをパッドに対応して横方向に配置した構成とし、Ｄ／Ａのみを縦方向にＢ，Ｒ，Ｇの順で配列したものである。したがって、その他の構成は、図１と同じであるので、詳細な説明は割愛する。
なお、図２は、Ｄ／Ａと出力段電流源との配線は省略してある。
【００１６】
ところで、図１、図２では、電流駆動回路の入力段となる基準電流発生回路と、ドライブ段の一部である各ピン対応に基準電流を分配する基準電流分配回路とは図示していない。
パッド２側を前とするとこれに対して基準電流分配回路は、トランジスタ配列ブロック３ａの後ろ側に配置されるトランジスタにより、それぞれの回路が形成される。また、基準電流発生回路は、通常、外付け抵抗あるいは外部から定電圧を受けるので、各回路のレイアウトに応じてその回路位置が決定される。
【００１７】
さて、図１，図３の実施例では、説明の都合上、トランジスタの横方向（Ｒ，Ｇ，Ｂを１単位として３倍のパッドピッチを単位として矩形のトランジスタ配列ブロック３ａを形成し、それを繰り返す形となっている。もちろん、３倍のパッドのピッチの整数倍の幅においてトランジスタ配列ブロック３ａを形成してもよいことはもちろんである。
また、前記実施例では、図３の例に合わせて、トランジスタ２個の横幅をパッドピッチに対応させているが、単位トランジスタの横幅（パッド配列方向の幅に対応）を実質的に１／２にすれば、３×パッドピッチの幅に１２個のトランジスタを配列することができる。したがって、Ｄ／Ａの領域は、１２個×１２個のトランジスタ配置からみて正方形の領域となる。逆に、３×パッドピッチの幅に５個のトランジスタが配列されてもよい。
【００１８】
トランジスタの横方向（パッド配列方向に対応）の幅は、設計上で自由になるので、３ｎ倍（ｎは正の整数）のパッドピッチの幅に入るトランジスタの個数は、多いほどよく、特に限定されるものではない。要するに、３ｎ倍のパッドピッチに対して横方向（パッド配列方向）のトランジスタ数が４以上の整数個であればよい。
その理由は、カレントミラー構成の電流スイッチングＤ／Ａは、一番少ない構成を考えた場合には、１倍，２倍の重みを持つ２桁のＤ／Ａである。この場合には、入力側トランジスタ１個に対して出力トランジスタ３個、そしてスイッチ回路が２個となり、合計でトランジスタが５個は必要となる。これは、横方向に３個採れれば、縦方向は２段となり、２個×３個の矩形領域となる。これに対して図３のように縦方向に２列として配列する場合にもそれが３段となるので、２×３個の矩形になる。しかし、３桁以上のＤ／Ａの場合には、４倍の重みとスイッチ回路が１個追加されるので、出力側トランジスタが１０個は必要になる。
この場合には、矩形のトランジスタ配列ブロックは、３個×４個の領域にできるが、図３のように縦方向に２列として配列する場合には、２×５となり、縦方向に距離が伸びてしまい、ペア性を確保することが難しくなる。
したがって、この発明では、３ｎ倍のパッドピッチに対して横方向に４個以上とトランジスタを配列したときに（言い換えれば３桁以上のＤ／Ａ変換が行われるとき）、出力トランジスタのペア特性が図３の場合よりも確保でき、精度の高いＤ／Ａ変換が可能になる。
【００１９】
以上説明してきたが、実施例では、出力段電流源のトランジスタ数を１０個とし、Ｄ／Ａのトランジスタ数を７０個とし、それぞれの予備トランジスタ２個として、８４個を単位として説明しているが、この発明は、この個数に限定されるものではない。
また、実施例では、Ｄ／Ａも電流源も長方形形状とし、境界線を直線状にしていているが、境界線は、多少の凹凸あるいは一部Ｌ字型であったとしてもそれぞれのカレントミラー回路を構成するトランジスタの距離を短くできるレイアウトとなればよいので実質的に問題はない。
特に、実施例のように横方向に幅のある長方形とすることで、カレントミラー回路を構成するペア特性のトランジスタの選択が横方向に広がる。そのため、縦方向のトランジスタを選択する場合よりも特性が揃う確率が高くなる。
さらに、実施例では、バイポーラトランジスタを例としているが、バイポーラトランジスタに換えてＭＯＳＦＥＴトランジスタを使用してもこの発明が適用できることはもちろんである。
【００２０】
【発明の効果】
以上説明してきたように、この発明にあっては、ピンに対応して設けられるパッドピッチの３ｎ倍の幅をもち、かつ、この幅に４個以上のトランジスタが配列される矩形のトランジスタ配列ブロックにおいて、Ｒ，Ｇ，Ｂのそれぞれの電流スイッチングＤ／Ａがパッド配列方向に直角となる方向に配列されて、表示データを受ける各Ｄ／Ａのカレントミラー回路が形成される。
このように、Ｒ，Ｇ，Ｂのピン対応のＤ／Ａを各パッドに対応させることなく、３ｎ倍のパッドピッチ幅に対応させて設け、縦方向にＲ，Ｇ，Ｂのそれぞれの回路をレイアウトしてＩＣ化することにより、カレントミラー回路を構成したときに、カレントミラー接続されるトランジスタ間の距離を従来よりも短くすることができる。これにより、配線ラインを短くできるとともに、カレントミラー回路の出力側トランジスタとしてペア特性の揃ったものを選択することができる。
その結果、精度の高いＤ／Ａ変換回路にすることができ、集積効率がよく、精度の高い駆動電流を出力することができる有機ＥＬ駆動回路および有機ＥＬ表示装置を容易に実現できる。
【図面の簡単な説明】
【図１】図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の電流駆動回路のＤ／Ａと出力段電流源のカレントミラーを構成する単位トランジスタのレイアウトの説明図である。
【図２】図２は、この発明の他の実施例のＤ／Ａと出力段電流源のカレントミラーを構成する単位トランジスタのレイアウトの説明図である。
【図３】図３は、先行技術における有機ＥＬ表示パネルの電流駆動回路を形成する領域の単位トランジスタ配列の説明図であって、（ａ）は、そのトランジスタ配列ブロック、（ｂ）は、カレントミラーを構成する単位トランジスタの平面図、そして（ｃ）はその断面図である。
【符号の説明】
１…単位トランジスタ、２…パッド、
３，３ａ…単位トランジスタの配列ブロック、
４Ｂｉ，４Ｒｉ，４Ｇｉ…電流駆動回路、
５Ｂｉ，５Ｒｉ，５Ｇｉ…Ｄ／Ａ、
６ｂｉ…出力端子、７ｂｉ…入力端子、
８ｂ，８ｒ，８ｇ、９ｂ，９ｒ，９ｇ…配線ライン、
１０…カラムドライバＩＣ。
【図１】
2004212836.tif 000003
【図２】
2004212836.tif 000004
【図３】
2004212836.tif 000005