(57)【要約】【課題】背景輝度を低減しても安定してＰＤＰを駆動できる駆動方法の実現。【解決手段】１表示フィールドを複数のサブフィールドＳＦ１−ＳＦ１１で構成し、点灯を行うサブフィールドを組み合わせることにより階調表示を行い、各サブフィールドは少なくとも点灯するセルを書き込むアドレス期間と書き込んだセルを発光するサステイン期間とを備えるプラズマディスプレイパネルの駆動方法であって、１表示フィールド内で点灯するすべてのセルを、所定のサブフィールドＳＦ１で点灯する。【選択図】      図６
2004212559.tif 000002
【特許請求の範囲】
【請求項１】
１画面の表示フィールドを複数のサブフィールドで構成し、該複数のサブフィールドのうち点灯を行うサブフィールドを組み合わせることにより階調表示を行い、各サブフィールドは少なくとも当該サブフィールドで点灯するセルを書き込むアドレス期間と書き込んだセルを発光するサステイン期間とを備えるプラズマディスプレイパネルの駆動方法であって、
１表示フィールド内で点灯するすべてのセルを、当該表示フィールドを構成する前記複数のサブフィールドのうちの所定のサブフィールドで点灯することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記所定のサブフィールドは、輝度比が最小のサブフィールドである請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
１表示フィールドは、前記所定のサブフィールド以外に前記所定のサブフィールドと同じ輝度比のサブフィールドを有する請求項１又は２に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記所定のサブフィールドが、１表示フィールド内の先頭のサブフィールドである請求項１から３のいずれか１項に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記所定のサブフィールドは、前記アドレス期間の前に、全セルの書き込み放電を発生させる請求項１から４のいずれか１項に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記全セルの書き込み放電を行うサブフィールドの直前のサブフィールドで、点灯したセルの残留電荷を消去するサブフィールドリセット放電を行う請求項５に記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記所定のサブフィールドのアドレス期間におけるアドレスパルス及びスキャンパルスの幅は、他のサブフィールドのアドレス期間におけるアドレスパルス及びスキャンパルスの幅より広い請求項１から６のいずれか１項に記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記所定のサブフィールドのアドレス期間におけるアドレスパルスの電圧は、他のサブフィールドのアドレス期間におけるアドレスパルスの電圧より大きい請求項１から７のいずれか１項に記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
前記所定のサブフィールドでは、前記アドレス期間と前記サステイン期間の間に、非点灯のセルの放電を抑制する処理を行う請求項１から８のいずれか１項に記載のプラズマディスプレイパネルの駆動方法。
【請求項１０】
プラズマディスプレイパネルと、該プラズマディスプレイパネルの駆動回路とを備え、
前記駆動回路は、請求項１から９のいずれか１項に記載の駆動方法で前記プラズマディスプレイパネルを駆動することを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネル（ＰＤＰ）の駆動方法及びＰＤＰ装置に関し、特にＰＤＰの表示コントラストを向上する駆動方法に関する。
【０００２】
【従来の技術】
図１は、ＰＤＰ装置の基本構成を示す図である。
【０００３】
プラズマディスプレイパネル（ＰＤＰ）１は、２枚のガラス基板に挟まれた放電空間に放電用のネオンガスやキセノンガスなどの混合ガスを満たし、基板に形成した電極間に放電開始電圧以上の電圧を印加することで放電を発生させ、放電により発生した紫外線により基板上に形成された蛍光体を励起発光させて表示を行う素子である。ＰＤＰには各種の構成が提案されているが、ここでは現在実用化されているもっとも一般的なＡＣ型・３電極面放電型のパネルを例として説明を行う。
【０００４】
プラズマディスプレイパネル（ＰＤＰ）１では、複数のＸ電極（サステイン電極）２とＹ電極（スキャン電極）３とを隣接して交互に配置し、Ｘ電極及びＹ電極の伸びる方向に垂直な方向に複数のアドレス電極（第３の電極）４を配置する。Ｘ電極とＹ電極の組、すなわち、Ｘ１とＹ１、Ｘ２とＹ２、…の間に表示ラインが形成され、各表示ラインとアドレス電極４の交差する部分に表示セル５が形成される。Ｘ電極とＹ電極は、合わせて表示電極と呼ばれる。
【０００５】
Ｘ電極は共通にＸ駆動回路７に接続され、同じ駆動信号が印加される。Ｘ駆動回路７には、後述する維持パルス、及びリセット／アドレス動作時に使用する電圧を発生する維持パルス回路８とリセット／アドレス電圧発生回路９が設けられている。Ｙ電極は、それぞれＹ駆動回路１０内に設けられたスキャン回路１１に接続され、後述するアドレス期間には順次スキャンパルスが印加される。Ｙ駆動回路１０には、更に維持パルス及びリセット／アドレス電圧を発生する維持パルス回路１２とリセット／アドレス電圧発生回路１３が設けられている。アドレス電極は、アドレスドライバ６に接続され、アドレス動作時にはスキャンパルスに同期して、点灯セルと非点灯セルを選択するアドレス信号が印加される。
【０００６】
ＰＤＰでの放電は、オン又はオフの２値の状態しかとれないため、発光の回数を変えて階調を表示する。そのため、図２に示すように、１画面の表示に相当する１表示フィールドを、複数個のサブフィールドに分割する。各サブフィールドは、リセット期間、アドレス期間、維持放電期間（サステイン期間）より構成される。リセット期間は、前のサブフィールドでの点灯状態にかかわらず、すべての表示セルを均一な状態、例えば、壁電荷を消去した状態や壁電荷が一様に形成されている状態にするためのリセット動作が行われる。アドレス期間は、表示データに応じて表示セルのオン（点灯）やオフ（非点灯）の状態を決定するために、選択的な放電（アドレス放電）が行われ、点灯セルと非点灯セルの壁電荷を異なる状態にする。サステイン期間は、アドレス期間に選択された表示セルで繰返し放電が行われ、発光する。サステイン放電パルスの回数、つまりサステイン放電パルスの周期が一定であればサステイン放電期間の長さは、それぞれのサブフィールドで異なっており、例えば、各サブフィールドの発光回数の比率を、１：２：４：８：…という具合に設定し、各表示セル毎に階調に応じて発光させるサブフィールドを組み合わせれば、階調表示が行える。
【０００７】
図３は、従来のＰＤＰ装置の各サブフィールドの駆動波形の典型例を示す図である。図示のように、リセット期間では、アドレス電極Ａに０Ｖを印加した状態で、Ｙ電極には電圧が０ＶからＶｓ＋Ｖｗまで徐々に変化する傾斜波状のパルスｍが印加され、Ｘ電極には電圧が０Ｖから−Ｖｓまで徐々に変化する傾斜波状のパルスが印加される。これにより、表示セルに蓄積された壁電荷にかかわらず全セルで放電が発生し、Ｙ電極に負の壁電荷が、Ｘ電極に正の壁電荷が蓄積される。これを全セル書き込み放電（リセット放電）という。続いて、Ｙ電極には電圧がＶｓから徐々に低下する傾斜波状の電荷制御パルスｎが印加され、Ｘ電極には電圧Ｖｓが印加され、書き込み放電で蓄積されたＹ電極とＸ電極の壁電荷が減少して、Ｙ電極およびＸ電極の壁電荷はほぼゼロになる。なお以下の説明では電圧がリニアに変化する傾斜波状のパルスを例として説明するが、リニアに変化しなくてもよい。
【０００８】
アドレス期間では、Ｘ電極に電圧Ｖｓが印加され、Ｙ電極に０Ｖを印加した状態で、Ｙ電極に電圧−Ｖｓ−Ｖｙのスキャンパルスを順次印加し、スキャンパルスの印加に同期して点灯セルのアドレス電極Ａにアドレス電圧Ｖａを印加する。非点灯セルのアドレス電極には０Ｖが印加される。スキャンパルスとアドレス電圧が印加された点灯セルではアドレス放電が発生して、Ｙ電極には正の壁電荷が蓄積され、Ｘ電極には負の壁電荷が蓄積される。この場合のＹ電極とＸ電極の壁電荷は、維持放電パルスが印加されると維持放電が発生する電荷量である。非点灯セルではアドレス放電は発生しないので、Ｙ電極とＸ電極の壁電荷はほぼゼロのまま維持される。
【０００９】
サステイン放電期間では、アドレス電極に０Ｖを印加した状態で、Ｘ電極とＹ電極にサステインパルスとして電圧Ｖｓと−Ｖｓを交互に印加する。なお、最初にＹ電極に印加されるサステインパルスの電圧Ｖｓ＋Ｖｕとする。点灯セルでは、壁電荷による電圧がサステインパルスの電圧に重畳されて放電開始電圧を超えてサステイン放電が発生し、それにより電荷が移動して次のサステイン放電に必要な電荷がＹ電極とＸ電極に蓄積される。すなわち、アドレス期間が終了した時点では、Ｙ電極に正の壁電荷が蓄積され、Ｘ電極には負の壁電荷が蓄積されており、Ｙ電極を高側とする電圧がＹ電極とＸ電極の間に印加されていることになる。従って、サステイン期間の最初にサステインパルスとしてＹ電極に電圧Ｖｓ＋Ｖｕを印加し、Ｘ電極に−Ｖｓを印加すると、それに上記の壁電荷による電圧が重畳されて放電開始電圧を超えてサステイン放電が発生する。サステイン放電に伴い正の電荷はＹ電極からＸ電極に移動し、負の電荷はＸ電極からＹ電極に移動して蓄積され、これがＸ電極側を高側とする電圧を発生するのでサステイン放電が停止する。次に、サステインパルスとしてＹ電極に−Ｖｓを印加し、Ｘ電極に電圧Ｖｓを印加すると、壁電荷によるＸ電極側を高側とする電圧が重畳されるので、サステイン放電が発生する。サステイン期間には、これを繰り返す。なお、非点灯セルには電荷は蓄積されていないので、どちらの側にサステインパルスを印加しても放電は発生しない。
【００１０】
各サブフィールドは以上のような構成を有し、各サブフィールドの輝度の重み付けに応じてサステイン期間の長さ、すなわちサステインパルス数が異なる。１０個のサブフィールドのうち、点灯するサブフィールドを組み合わせることにより所望の階調が表示できる。
【００１１】
図４は、従来のＰＤＰ装置の階調表示の例を示す図である。この例では、１表示フィールドは１０個のサブフィールドＳＦ１−ＳＦ１０で構成され、各サブフィールドは図示のような輝度比になっている。１表示フィールドの先頭には、最小輝度比のＳＦ１が配置され、以下順に図示のような輝度比のサブフィールドが配置される。各諧調レベルを表示する時には、図示のように点灯するサブフィールドを組み合わせる。ここでは、階調レベル０から３５までしか示していないが、この例では１２４階調レベルまで表示することが可能である。なお、この例では、４種類の輝度比について同じ輝度比のサブフィールドを２個ずつ設けることにより、同じ階調を表示する場合でも複数の組み合わせを可能にしている。これにより色偽輪郭を低減できる。
【００１２】
以上、従来の典型的なＰＤＰ装置について説明したが、ＰＤＰ装置には各種の方式がある。例えば、特開平９−１６０５２５号公報は、維持電極のすべての間を表示セルとして利用することにより、従来と同じ維持電極数で表示ライン数を２倍にしたＰＤＰ装置を開示している。本発明は、サブフィールド法で階調表示を行うＰＤＰ装置であれば、そのいずれにも適用可能であるが、ここではこれ以上の詳しい説明は省略する。
【００１３】
ＡＣ型ＰＤＰ装置では、サステイン期間の終了後点灯セル・非点灯セルでセルに蓄積された壁電荷の量や状態が異なる。そのため、次のサブフィールドでのアドレス放電が不安定になり、十分な動作マージンを確保するのが難しくなるという問題があった。そのため、ＡＣ型ＰＤＰ装置では、上記のように各サブフィールドのリセット期間に全セル書き込み放電（リセット放電）を発生させて、各セルの壁電荷の均一化を行う。しかし、この全セル書き込み放電は、全セルで行われるため、非点灯セルでも点灯してしまい、その結果として背景輝度が高くなり、コントラスト比を著しく低下させるという問題を生じる。
【００１４】
そこで、コントラスト比を向上させる各種の駆動方法が提案されている。
【００１５】
特開２０００−７５８３５号公報は、リセット期間にＹ電極に印加されるパルスを電圧が徐々に変化する波形とすることにより、リセット期間における放電強度を低下させてコントラスト比を向上する駆動方法を開示している。
【００１６】
特開平５−３１３５９８号公報は、１表示フィールドの先頭のサブフィールドでのみ全セル書き込み放電を行い、他のサブフィールドでは全セル書き込み放電を行わない駆動方法を開示している。これにより、全セル書き込み放電の回数が低減されるのでコントラスト比が向上する。
【００１７】
特開平３−２１９２８６号公報は、予備放電サブフィールドを設けて全セルで予備放電を発生させる駆動方法を開示している。
【００１８】
特開２００２−７２９６１号公報は、表示フィールドの先頭にリセット用サブフィールドを設けて、発光を行うセルに対してリセット用サブフィールドでリセット放電を発生させる駆動方法を開示している。
【００１９】
【特許文献１】
特開平９−１６０５２５号公報（段落００１１〜００１４、図１〜図８）
【特許文献２】
特開２０００−７５８３５号公報（図１）
【特許文献３】
特開平５−３１３５９８号公報（図２）
【特許文献４】
特開平３−２１９２８６号公報（第１図、第２図）
【特許文献５】
特開２００２−７２９６１号公報（図１２、図１３）
【００２０】
【発明が解決しようとする課題】
従来技術のうちコントラスト比を改善するもっとも有効な駆動方法は、特開２０００−７５８３５号公報に開示された先頭のサブフィールドでのみリセット放電（全セル書き込み放電）を行い、他のサブフィールドではリセット放電を行わない方法である。しかし、この駆動方法には、次のような問題がある。
【００２１】
（１）先頭のサブフィールドでのみ全セル書き込み放電を行う場合、後のサブフィールドではこの放電からアドレス放電までの時間が長くなるため、すべてのサブフィールドでリセット放電を行う場合に比べて書き込み電圧を大きくする必要があり、駆動回路のコストが増加し、１回のリセット放電による背景輝度の増加が大きく、コントラスト比は十分に低減されない。
【００２２】
（２）２番目以降のサブフィールドでは、前のサブフィールドで点灯したセルにはサステイン放電により形成された壁電荷が形成されているが、非点灯セルには先頭のサブフィールドでのリセット放電による壁電荷が形成されているだけであり、壁電荷の状態が異なる。そのため、この状態でアドレス放電を発生させると、セルによりアドレス放電が不安定になり、動作マージンの確保が難しくなるという問題がある。
【００２３】
（３）各サブフィールドでは先頭のサブフィールドのリセット放電で形成された壁電荷を利用してアドレス放電が行われるが、非点灯のサブフィールドが続くセルでは、先頭のサブフィールドで壁電荷が形成されてからそれを利用するまでの時間が長くなり、プライミング効果が薄れる。そのため、終わりに近いサブフィールドで初めて点灯するセルでは、アドレス放電が正常に行えないという問題を生じる。また、この問題を解決するために、アドレス電圧を大きくする必要があり、駆動回路のコストが増加する。
【００２４】
（４）サステイン放電は周囲の非点灯セルにも放電拡散により影響を及ぼす。そのため、先頭のサブフィールドのリセット放電で形成された非点灯セルの壁電荷を維持するのが難しく、次のリセット放電に影響する。放電拡散を小さくするには、セル間の距離を大きくして逆スリット広くするかセル間に隔壁（リブ）を設けるように設計する必要があり、パネルの表示輝度の低下をもたらす。また、上記の特開平９−１６０５２５号公報に開示されたすべての維持電極間のスペースをセルとして利用するＡＬＩＳ方式では、逆スリット広くすることはできない。
【００２５】
先頭のサブフィールドでのみリセット放電を行う駆動方法は、以上のような問題点を有するため、逆スリットを広くできない高精細ＰＤＰ装置には適用するのが難しい。また、ボックスリブ構造のＰＤＰ装置は（３）や（４）の問題はないが、各セルをリブで囲って完全に分離するため書き込み電圧を高くする必要があり、駆動回路のコストが増加するという問題がある。
【００２６】
本発明は、以上のような問題の生じることなく高コントラストのＰＤＰ装置を実現できる新しい駆動方法の実現を目的とする。
【００２７】
【課題を解決するための手段】
上記目的を実現するため、本発明のプラズマディスプレイパネルの駆動方法は、表示フィールド内で点灯するセルとまったく点灯しないセルに分け、点灯するセルは表示フィールド内の先頭に近い位置に配置される所定のサブフィールドですべて点灯することを特徴とする。階調表示レベルは、この所定のサブフィールドでの発光も考慮して設定する。
【００２８】
図５は、本発明の原理を説明する図である。１表示フィールド内にサブフィールドＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４，…がこの順に配列されているとする。従来は、各サブフィールドは所定の階調レベルを表示するために組み合わされ、先頭のサブフィールドＳＦ１で点灯しないセルが後のサブフィールドで点灯する場合があった。これに対して、本発明の構成では、１表示フィールドで点灯するサブフィールドがある場合には、かならず先頭のサブフィールドＳＦ１で点灯する。リセット放電は、所定のサブフィールドのみで行い、他のサブフィールドでは行わないが、後述するように輝度比の大きなサブフィールドなどでもリセット放電を行うなどの変形例が可能である。これにより、従来の先頭のサブフィールドでのみリセット放電を行う場合と同じようにコントラスト比を改善した上で、更に以下のような利点がある。
【００２９】
（１）リセット放電（書き込み放電）よりサステイン放電で形成された壁電荷の方が安定しているため、従来技術で生じた上記の問題は生じない。例えば、所定のサブフィールド以降のサブフィールドで点灯する場合、アドレス放電を行うセルはサステイン放電で形成された壁電荷を用いるため、高い書き込み電圧（リセット電圧）を必要としない。
【００３０】
例えば、図５の従来例において、４行２列目のセルはＳＦ４で初めて点灯する。そのため、ＳＦ１のリセット放電で形成された壁電荷を利用することになる。これに対して、本発明では、４行２列目のセルはＳＦ１で点灯しており、ＳＦ４で点灯する場合にはサステイン放電で形成された壁電荷を利用することになる。
【００３１】
（２）１表示フィールド内での点灯セルと非点灯セルを完全に区別するため、適当な処理によりそれぞれの壁電荷を所望の状態にすることができ、動作マージンを確保して安定な動作が可能になる。
【００３２】
（３）書き込み放電（リセット放電）及びサステイン放電の両方のプライミング効果が利用できる。
【００３３】
以上のように、本発明のプラズマディスプレイパネルの駆動方法は、従来の駆動方法と同じようにコントラスト比が改善できると共に、従来技術で生じた問題を可決できる。
【００３４】
所定のサブフィールドは、例えば、輝度比が最小のサブフィールドであり、この場合は、所定のサブフィールドは先頭に配置する。また、先頭に最小輝度比のサブフィールドを配置し、２番目に２番目の輝度比のサブフィールドを配置し、２番目のサブフィールドを所定のサブフィールドとすることも可能であり、各種の変形例があり得る。
【００３５】
１表示フィールドには、所定のサブフィールド以外に所定のサブフィールドと同じ輝度比のサブフィールドを更に設けることが望ましい。これにより、例えば最小輝度比のサブフィールドが所定のサブフィールドであれば、所定のサブフィールドを点灯させるサブフィールドの組合せですべての階調レベルを表示できる。
【００３６】
所定のサブフィールドでは、アドレス期間の前に、全セルの書き込み放電を発生させるリセット期間を設けることが望ましい。また、所定のサブフィールドだけでなく、輝度重みの大きなサブフィールドについても、アドレス期間の前に、全セルの書き込み放電を発生させるリセット期間を設けることが望ましい。更に、所定のサブフィールドを２番目に配置する場合には、先頭の最小輝度比のサブフィールドにもリセット期間を設けることが望ましい。他のサブフィールドにはリセット期間を設ける必要はない。リセット期間では、全セルの書き込み放電を連続して２回以上発生させてもよい。
【００３７】
リセット期間を有するサブフィールドの直前のサブフィールドで、点灯したセルの残留電荷を消去するサブフィールドリセット放電を行うことが望ましい。
【００３８】
所定のサブフィールドにおいては、アドレス期間におけるアドレスパルスの幅を他のサブフィールドのアドレスパルスの幅より広くしたり、アドレスパルスの電圧を他のサブフィールドのアドレスパルスの電圧より大きくしたり、スキャンパルスの電圧を他のサブフィールドのスキャンパルスの電圧より大きくしたりすることが望ましい。
【００３９】
更に、所定のサブフィールドでは、アドレス期間とサステイン期間の間に、非点灯のセルの放電を抑制する処理を行うことが望ましい。この処理は、例えば、アドレス電極にアドレスパルスを印加すると共に、走査電極に傾斜波状のパルスを印加する処理である。この場合、傾斜波状のパルスの最終電位は、リセット期間における傾斜波状の電荷制御パルスの最終到達電位より低くする。
【００４０】
【発明の実施の形態】
本発明の実施例のＰＤＰ装置は図１に示したような構成を有する。しかし、本発明はこれに限定されるものではなく、サブフィールド法により階調表示を行うＰＤＰ装置であればどのようなものにも適用可能であり、例えば、特開平９−１６０５２５号公報に開示されたＡＬＩＳ方式のＰＤＰ装置にも適用可能である。
【００４１】
図６は、本発明の第１実施例のＰＤＰ装置におけるサブフィールド構成と階調レベルを実現するサブフィールドの組合せを示す図である。なお、ここでは、階調レベル０から３５までしか示していないが、この構成により階調レベル０から１２４が表示できる。図４と比較して明らかなように、第１実施例のサブフィールド構成は、従来のサブフィールド構成の先頭に輝度比１のサブフィールドが加えられている点が従来例と異なる。従って、輝度比１のサブフィールドが２個設けられていることになる。２番目の輝度比１のサブフィールドＳＦ２は、他の位置に配置してもよい。
【００４２】
図示のように、先頭のサブフィールドＳＦ１は、階調レベル１以上のすべての階調レベルを表示する際に点灯される。このようにＳＦ１をかならず点灯させても、輝度比１のサブフィールドが２個あるためにすべての階調レベルが表示可能である。従来例では奇数番目の階調レベルを表示する場合にのみＳＦ１を点灯し、偶数番目の階調レベルを表示する場合にはＳＦ１は点灯しないようにしていた。これに対して本実施例では、奇数番目の階調レベルを表示する場合には従来例と同様に先頭のＳＦ１を点灯し、偶数番目の階調レベルを表示する場合には輝度比１のＳＦ２と組み合わせて表示を行うことにより、ＳＦ１を常に点灯させることが可能である。例えば、階調レベル２を表示する時にはＳＦ１とＳＦ２を点灯し、階調レベル４を点灯する時にはＳＦ１とＳＦ２及びＳＦ７（輝度比２）を点灯する。更に、階調レベル３２を表示する場合には、ＳＦ１とＳＦ２及びＳＦ４−ＳＦ７を点灯する。従って、ＳＦ２以降のサブフィールドで点灯するセルは、すべてＳＦ１で点灯したセルのみである。
【００４３】
図７は、第１実施例のＳＦ１とＳＦ２以降の駆動波形を示す図である。図示のように、ＳＦ１では、図３の従来例と同様にリセット期間を設けて全セル書き込み放電（リセット放電）を発生させ、その後、傾斜波状の電荷制御パルスを印加して壁電荷を調整する。その後アドレス期間に点灯するセルでアドレス放電を発生させて、サステイン放電に必要な壁電荷を形成する。更に、期間ＮＥにおいて、Ｘ電極に０Ｖをアドレス電極にＶａを印加した状態で、Ｙ電極に０Ｖから−Ｖｓに変化する傾斜状の波形ｐを印加して、非選択セルの壁電荷を適正値に調整する。その後、サステイン期間にＹ電極とＸ電極に交互にＶｓと−Ｖｓを印加してサステイン放電を発生させる（最初のパルスはＶｓ＋ｖｕ）。
【００４４】
ＳＦ２では、リセット期間においてＳＦ１で行った全セル書き込み放電を発生させず、傾斜波状の電荷制御パルスのみを印加し、更に期間ＮＥを設けない。以降のサブフィールドは、ＳＦ２と同じでサステイン期間の長さのみが異なる。
【００４５】
このような駆動波形により、ＳＦ２以降に点灯するセルはすべてＳＦ１で点灯したセルであり、ＳＦ１のサステイン放電で形成された壁電荷があるため、書き込み放電を行わなくても十分にアドレス放電を発生させることができる。従って、書き込み放電（リセット放電）の回数が減少するので、コントラスト比が向上する。
【００４６】
更に、ＳＦ２以降ではＳＦ１のサステイン放電で形成された壁電荷を利用してアドレス放電を発生させるため、ＳＦ１の書き込み放電を必要以上に高くする必要がない。前述のように、ＳＦ１で全セル書き込み放電を行う従来例の場合、ＳＦ１での全セル書き込み放電から後のサブフィールドでアドレス放電を行うまでの時間が長くなるため、すべてのサブフィールドで全セル書き込み放電を行う場合に比べてＳＦ１での全セル書き込み放電の電圧を大きくする必要があった。これに対して、本実施例では、ＳＦ１のサステイン放電で形成された壁電荷を利用するので、ＳＦ１の書き込み放電の電圧はすべてのサブフィールドで全セル書き込み放電を行う場合と同程度でよい。従って、ＳＦ１で全セル書き込み放電を行う従来例に比べて、本発明の方が一層コントラスト比が改善される。
【００４７】
また、ＳＦ１ではその表示フィールドで点灯するすべてのセルが選択されてサステイン放電が行われる。従って、ＳＦ１で点灯しないセルはその表示フィールドで点灯することのないセルであり、非点灯セルの壁電荷を適正値に調整すれば、セル同士の相互干渉などを低減でき、後のサブフィールドで非点灯セルが誤って発光する可能性が低下するので、動作マージンが大きくなる。具体的には、非点灯セルにアドレスパルスとスキャンパルスを印加しても放電しないようにすればよく、上記のように期間ＮＥにアドレス電極にＶａを印加し、Ｙ電極に０Ｖから−Ｖｓに変化する傾斜状の波形ｐを印加する。ここで、波形ｐの到達電位を傾斜波状の電荷制御パルスｎのそれより低くすることが望ましい。
【００４８】
図８は、本発明の第２実施例のＰＤＰ装置におけるサブフィールド構成と階調レベルを実現するサブフィールドの組合せを示す図である。図６と同様に、ここでは、階調レベル０から６７までしか示していないが、この構成により階調レベル０から２４７が表示できる。ただし、一部の階調レベルは表示できない。図示のように、第２実施例のサブフィールド構成は、１１個のサブフィールドを有し、ＳＦ１が最小輝度比１を有し、ＳＦ２が輝度比２を有し、以下順に６４，３２，１６，８，４，８，１６，３２，６４の輝度比のサブフィールドが配置されている。図示のように、２番目のＳＦ２は、階調レベル２以上のすべての階調レベルを表示する際に点灯される。このため、階調レベル４や５などは表示できない。
【００４９】
図９は、第２実施例のＳＦ１とＳＦ２とそれ以降のサブフィールドの駆動波形を示す図である。図示のように、ＳＦ１の駆動波形は、リセット期間と、アドレス期間と、サステイン期間と、ＳＦリセット期間Ｒが設けられている。リセット期間、アドレス期間及びサステイン期間は、図３の従来例の駆動波形と同じである。ＳＦリセット期間Ｒでは、点灯セルにおいてサステイン放電で生じた残留電荷を消去するために、Ｙ電極に負のパルス（−Ｖｓ）が印加される。
【００５０】
ＳＦ２の駆動波形は第１実施例のＳＦ１の駆動波形と同じであり、ＳＦ３以降の駆動波形は第１実施例のＳＦ２以降の駆動波形と同じである。
【００５１】
第２実施例では、１表示フィールドで点灯するすべてのセルをＳＦ２で点灯しており、ＳＦ３以降のサブフィールドについては第１実施例と同様に全セル書き込み放電を発生させる必要はない。第２実施例ではＳＦ１とＳＦ２で全セル書き込み放電を発生させており、その分コントラスト比が低くなるが従来例に比べれば向上する。このように、本発明では若干の欠点が生じてもそれ以上の利点がある各種の変形例が可能である。
【００５２】
図１０は、図６の第１実施例の駆動波形の変形例を示す図である。この変形例では、ＳＦ１におけるアドレスパルスの幅を他のサブフィールドのアドレスパルスの幅より広くし、アドレスパルスの電圧を他のサブフィールドのアドレスパルスの電圧より大きくしている。更に、ＳＦ１におけるスキャンパルスの幅を他のサブフィールドのスキャンの幅より広くし、スキャンパルスの電圧を他のサブフィールドのスキャンパルスの電圧より大きくしている。これにより、ＳＦ１において点灯するセルにおいて確実にアドレス放電を発生させることが可能になる。ＳＦ２以降のサブフィールドでは、ＳＦ１のサステイン放電で形成された壁電荷を利用するので、アドレスパルス及びスキャンパルスの幅が狭く、電圧が小さくても、アドレス放電は確実に発生する。これにより、１表示フィールド全体ではアドレス期間が短縮できる。
【００５３】
図１１は、図６の第１実施例の駆動波形の別の変形例を示す図である。この変形例では、ＳＦ１における全セル書き込み放電と傾斜波状の電荷制御パルスの印加を連続して２回行っている。すなわち、リセット期間を２回連続で設けている。全セル書き込み放電が２回行われることになるが、ＳＦ１でのアドレス放電の発生がより確実に行えるようになる。
【００５４】
なお、上記の実施例ではＳＦ１又はＳＦ１とＳＦ２にのみリセット期間を設ける例を説明したが、更に輝度比の大きなサブフィールドにはリセット期間を設けてより確実にそのサブフィールドでのアドレス放電が行えるようにしてもよい。
【００５５】
（付記１）  １画面の表示フィールドを複数のサブフィールドで構成し、該複数のサブフィールドのうち点灯を行うサブフィールドを組み合わせることにより階調表示を行い、各サブフィールドは少なくとも当該サブフィールドで点灯するセルを書き込むアドレス期間と書き込んだセルを発光するサステイン期間とを備えるプラズマディスプレイパネルの駆動方法であって、
１表示フィールド内で点灯するすべてのセルを、当該表示フィールドを構成する前記複数のサブフィールドのうちの所定のサブフィールドで点灯することを特徴とするプラズマディスプレイパネルの駆動方法。
【００５６】
（付記２）  前記所定のサブフィールドは、輝度比が最小のサブフィールドである付記１に記載のプラズマディスプレイパネルの駆動方法。
【００５７】
（付記３）  １表示フィールドは、前記所定のサブフィールド以外に前記所定のサブフィールドと同じ輝度比のサブフィールドを有する付記１又は２に記載のプラズマディスプレイパネルの駆動方法。
【００５８】
（付記４）  前記所定のサブフィールドが、１表示フィールド内の先頭のサブフィールドである付記１から３のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【００５９】
（付記５）  前記所定のサブフィールドは、前記アドレス期間の前に、全セルの書き込み放電を発生させる付記１から４のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【００６０】
（付記６）  前記所定のサブフィールド及び輝度重みの大きなサブフィールドは、前記アドレス期間の前に、全セルの書き込み放電を発生させる付記１又は２に記載のプラズマディスプレイパネルの駆動方法。
【００６１】
（付記７）  前記所定のサブフィールドの前記全セルの書き込み放電を、連続して２回以上発生させる付記５又は６に記載のプラズマディスプレイパネルの駆動方法。
【００６２】
（付記８）  前記全セルの書き込み放電を行うサブフィールドの直前のサブフィールドで、点灯したセルの残留電荷を消去するサブフィールドリセット放電を行う付記５から７のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【００６３】
（付記９）  最小輝度比のサブフィールドを１表示フィールドの先頭に配置し、前記所定のサブフィールドを１表示フィールドの２番目に配置する付記１に記載のプラズマディスプレイパネルの駆動方法。
【００６４】
（付記１０）  前記所定のサブフィールドは、最小輝度比の次に小さな輝度比のサブフィールドである付記９に記載のプラズマディスプレイパネルの駆動方法。
【００６５】
（付記１１）  前記先頭のサブフィールド及び前記所定のサブフィールドは、前記アドレス期間の前に、全セルの書き込み放電を発生させる付記９又は１１に記載のプラズマディスプレイパネルの駆動方法。
【００６６】
（付記１２）  前記先頭のサブフィールドで、点灯したセルの残留電荷を消去するサブフィールドリセット放電を行う付記９から１１のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【００６７】
（付記１３）  前記所定のサブフィールドのアドレス期間におけるアドレスパルス及びスキャンパルスの幅は、他のサブフィールドのアドレス期間におけるアドレスパルス及びスキャンパルスの幅より広い付記１から１２のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【００６８】
（付記１４）  前記所定のサブフィールドのアドレス期間におけるアドレスパルスの電圧は、他のサブフィールドのアドレス期間におけるアドレスパルスの電圧より大きい付記１から１３のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【００６９】
（付記１５）  前記所定のサブフィールドのアドレス期間におけるスキャンパルスの電圧は、他のサブフィールドのアドレス期間におけるスキャンパルスの電圧より大きい付記１から１４のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【００７０】
（付記１６）  前記所定のサブフィールドでは、前記アドレス期間と前記サステイン期間の間に、非点灯のセルの放電を抑制する処理を行う付記１から１５のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【００７１】
（付記１７）  前記非点灯のセルの放電を抑制する処理は、アドレス電極にアドレスパルスを印加すると共に、走査電極に時間と共に印加電圧の変化するパルスを印加する付記１６に記載のプラズマディスプレイパネルの駆動方法。
【００７２】
（付記１８）  前記時間と共に印加電圧の変化するパルスの最終電位は、前記全セルの書き込み放電の後に印加される時間と共に印加電圧の変化する電荷制御パルスの最終到達電位より低い付記５又は１１に記載のプラズマディスプレイパネルの駆動方法。
【００７３】
（付記１９）  階調表示レベルは、前記所定のサブフィールドでの点灯による輝度も考慮して決定される。
【００７４】
（付記２０）  プラズマディスプレイパネルと、該プラズマディスプレイパネルの駆動回路とを備え、
前記駆動回路は、付記１から１９のいずれかに記載の駆動方法で前記プラズマディスプレイパネルを駆動することを特徴とするプラズマディスプレイ装置。
【００７５】
【発明の効果】
以上説明したように、本発明の駆動方法によれば、全セル書き込み放電の回数を低減してコントラスト比を向上させても表示ミスなどの発生しない高表示品質のＰＤＰ装置が実現できる。
【図面の簡単な説明】
【図１】プラズマディスプレイ（ＰＤＰ）装置の概略構成図である。
【図２】サブフィールド法による表示フィールドの構成を示す図である。
【図３】従来の駆動波形の例を示す図である。
【図４】従来の階調表示のサブフィールドの組合せを示す図である。
【図５】本発明の原理を説明する図である。
【図６】本発明の第１実施例の階調表示のサブフィールドの組合せを示す図である。
【図７】第１実施例のＳＦ１とＳＦ２の駆動波形を示す図である。
【図８】本発明の第２実施例の階調表示のサブフィールドの組合せを示す図である。
【図９】第２実施例のＳＦ１とＳＦ２とＳＦ３の駆動波形を示す図である。
【図１０】第１実施例の駆動波形の変形を示す図である。
【図１１】第１実施例の駆動波形の別の変形を示す図である。
【符号の説明】
１…プラズマディスプレイパネル
２…Ｘ電極
３…Ｙ電極
４…アドレス電極
５…表示セル
６…アドレスドライバ
７…Ｘ駆動回路
８…維持パルス回路
９…リセット／アドレス電圧発生回路
１０…Ｙ駆動回路
１１…スキャン回路
１２…維持パルス回路
１３…リセット／アドレス電圧発生回路
【図１】
2004212559.tif 000003
【図２】
2004212559.tif 000004
【図３】
2004212559.tif 000005
【図４】
2004212559.tif 000006
【図５】
2004212559.tif 000007
【図６】
2004212559.tif 000008
【図７】
2004212559.tif 000009
【図８】
2004212559.tif 000010
【図９】
2004212559.tif 000011
【図１０】
2004212559.tif 000012
【図１１】
2004212559.tif 000013