(57)【要約】【課題】本発明により、結晶性の揃った同一ラインの結晶性半導体膜から整合性が要求される複数の半導体素子を形成し、半導体素子間においてばらつきの小さい半導体回路を提供でき、高い整合性を有する半導体集積回路を提供する。【解決手段】本発明は、半導体素子に高い整合性が求められるカレントミラー回路、差動増幅回路、またはオペアンプ回路といったアナログ回路を構成する一部または全ての薄膜トランジスタにおいて、チャネル形成領域が同一ラインの結晶性半導体膜を有することを特徴とする。本発明である同一ラインの結晶性半導体膜を薄膜トランジスタのチャネル形成領域として有するアナログ回路は高い整合性が期待できる。　すなわち本発明は、アナログ回路を構成する薄膜トランジスタのうち、少なくとも同一極性の薄膜トランジスタのチャネル形成領域を同一ライン上に形成することを特徴とする。【選択図】　図６
2004006741.tif 000002
【特許請求の範囲】
【請求項１】
絶縁表面上に設けられたストライプ状の絶縁膜からなる複数の凸部間に設けられた結晶性半導体膜からなるチャネル形成領域と、
前記チャネル形成領域上にゲート絶縁膜を介して設けられたゲート電極とを有する第１薄膜トランジスタ及び第２薄膜トランジスタを含む半導体回路であって、前記第１薄膜トランジスタ及び第２薄膜トランジスタの前記チャネル形成領域は同一の凸部間に設けられた前記結晶性半導体膜からなり、かつ実質的に結晶粒界を含まないことを特徴とする半導体回路。
【請求項２】
絶縁表面上に設けられたストライプ状の絶縁膜からなる複数の凸部間に設けられた結晶性半導体膜からなるチャネル形成領域と、
前記チャネル形成領域上にゲート絶縁膜を介して設けられたゲート電極とを有する第１薄膜トランジスタ及び第２薄膜トランジスタを含む半導体回路であって、前記第１薄膜トランジスタ及び第２薄膜トランジスタの前記チャネル形成領域は同一の凸部間に設けられた前記結晶性半導体膜からなり、チャネル長方向に並んで設けられ、かつ実質的に結晶粒界を含まないことを特徴とする半導体回路。
【請求項３】
絶縁表面上に設けられたストライプ状の絶縁膜からなる複数の凸部間に設けられた結晶性半導体膜からなるチャネル形成領域と、
前記チャネル形成領域上にゲート絶縁膜を介して設けられたゲート電極とを有する第１薄膜トランジスタ及び第２薄膜トランジスタを含む半導体回路であって、前記第１薄膜トランジスタ及び前記第２薄膜トランジスタのゲート電極は同電位であり、
前記第１薄膜トランジスタ及び第２薄膜トランジスタの前記チャネル形成領域は同一の凸部間に設けられた前記結晶性半導体膜からなり、かつ実質的に結晶粒界を含まないことを特徴とする半導体回路。
【請求項４】
絶縁表面上に設けられたストライプ状の絶縁膜からなる複数の凸部間に設けられた結晶性半導体膜からなるチャネル形成領域と、
前記チャネル形成領域上にゲート絶縁膜を介して設けられたゲート電極とを有する第１薄膜トランジスタ及び第２薄膜トランジスタを含む半導体回路であって、前記第１薄膜トランジスタ及び前記第２薄膜トランジスタのゲート電極は同電位であり、
前記第１薄膜トランジスタ及び第２薄膜トランジスタの前記チャネル形成領域は同一の凸部間に設けられた前記結晶性半導体膜からなり、チャネル長方向に並んで設けられ、かつ実質的に結晶粒界を含まないことを特徴とする半導体回路。
【請求項５】
絶縁表面上に設けられたストライプ状の絶縁膜からなる複数の凸部間に設けられた結晶性半導体膜からなるチャネル形成領域と、
前記チャネル形成領域上にゲート絶縁膜を介して設けられたゲート電極とを有する第１薄膜トランジスタ及び第２薄膜トランジスタを含む半導体回路であって、前記第１薄膜トランジスタ及び前記第２薄膜トランジスタのゲート信号には同一な信号が同時に入力され、
前記第１薄膜トランジスタ及び第２薄膜トランジスタの前記チャネル形成領域は同一の凸部間に設けられた前記結晶性半導体膜からなり、かつ実質的に結晶粒界を含まないことを特徴とする半導体回路。
【請求項６】
絶縁表面上に設けられたストライプ状の絶縁膜からなる複数の凸部間に設けられた結晶性半導体膜からなるチャネル形成領域と、
前記チャネル形成領域上にゲート絶縁膜を介して設けられたゲート電極とを有する第１薄膜トランジスタ及び第２薄膜トランジスタを含む半導体回路であって、前記第１薄膜トランジスタ及び前記第２薄膜トランジスタのゲート電極には同一な信号が同時に入力され、
前記第１薄膜トランジスタ及び第２薄膜トランジスタの前記チャネル形成領域は同一の凸部間に設けられた前記結晶性半導体膜からなり、チャネル長方向に並んで設けられ、かつ実質的に結晶粒界を含まないことを特徴とする半導体回路。
【請求項７】
請求項１乃至６のいずれか一に記載の半導体回路は、カレントミラー回路または差動増幅回路であることを特徴とする半導体回路。
【請求項８】
請求項１乃至６のいずれか一に記載の半導体回路は、アナログスイッチまたはソースフォロワであることを特徴とする半導体回路。
【請求項９】
請求項１乃至８のいずれか一において、
前記チャネル形成領域における前記結晶性半導体膜のチャネル幅方向の長さは０．０１μｍ以上２μｍ以下であることを特徴とする半導体回路。
【請求項１０】
請求項１乃至９のいずれか一において、
前記チャネル形成領域における前記結晶性半導体膜の厚さは０．０１μｍ以上３μｍ以下であることを特徴とする半導体回路。
【請求項１１】
請求項１乃至１０のいずれか一において、
前記絶縁表面は酸化アルミニウムからなることを特徴とする半導体回路。
【請求項１２】
請求項１乃至１１のいずれか一において、前記絶縁膜のエッチングレートは同一測定条件における石英のエッチングレートよりも速いことを特徴とする半導体回路。
【請求項１３】
請求項１乃至１２のいずれか一において、
前記絶縁膜の硬度は同一測定条件における石英の硬度よりも低いことを特徴とする半導体回路。
【請求項１４】
絶縁表面上に第１の絶縁膜を形成し、
前記第１の絶縁膜上に第２の絶縁膜を形成し、
前記第２の絶縁膜に凹部と凸部を形成し、
前記凹部及び前記凸部を覆って非晶質半導体膜を形成し、
前記非晶質半導体膜にレーザー光を照射して結晶性半導体膜を形成し、
前記凹部に形成された結晶性半導体膜がチャネル形成領域となるように半導体膜をパターニングして形成される第１薄膜トランジスタ及び第２薄膜トランジスタを有する半導体回路の作製方法であって、
前記第１薄膜トランジスタ及び前記第２薄膜トランジスタのチャネル形成領域は同一ラインの前記凹部の結晶性半導体膜から形成されることを特徴とする半導体回路の作製方法。
【請求項１５】
絶縁表面上に第１の絶縁膜を形成し、
前記第１の絶縁膜上に第２の絶縁膜を形成し、
前記第２の絶縁膜に凹部と凸部を形成し、
前記凹部及び前記凸部を覆って非晶質半導体膜を形成し、
前記非晶質半導体膜にレーザー光を照射して結晶性半導体膜を形成し、
前記凹部に形成された結晶性半導体膜がチャネル形成領域となるように半導体膜をパターニングして形成される第１薄膜トランジスタ及び第２薄膜トランジスタを有する半導体回路の作製方法であって、
同電位となるゲート電極をそれぞれ有する前記第１薄膜トランジスタ及び前記第２薄膜トランジスタのチャネル形成領域は同一ラインの前記凹部の結晶性半導体膜から形成されることを特徴とする半導体回路の作製方法。
【請求項１６】
絶縁表面上に第１の絶縁膜を形成し、
前記第１の絶縁膜上に第２の絶縁膜を形成し、
前記第２の絶縁膜に凹部と凸部を形成し、
前記凹部及び前記凸部を覆って非晶質半導体膜を形成し、
前記非晶質半導体膜にレーザー光を照射して結晶性半導体膜を形成し、
前記凹部に形成された結晶性半導体膜がチャネル形成領域となるように半導体膜をパターニングして形成される第１薄膜トランジスタ及び第２薄膜トランジスタを有する半導体回路の作製方法であって、
ゲート電極に同一な信号が同時に入力される前記第１薄膜トランジスタ及び前記第２薄膜トランジスタのチャネル形成領域は同一ラインの前記凹部の結晶性半導体膜から形成されることを特徴とする半導体回路の作製方法。
【請求項１７】
絶縁表面上に第１の絶縁膜を形成し、
前記第１の絶縁膜上に第２の絶縁膜を形成し、
前記第２の絶縁膜に凹部と凸部を形成し、
前記凹部及び前記凸部を覆って非晶質半導体膜を形成し、
前記非晶質半導体膜にレーザー光を照射して結晶性半導体膜を形成し、
前記凸部に形成された結晶性半導体膜をエッチングにより除去し、
前記凹部に形成された結晶性半導体膜がチャネル形成領域となるように半導体膜をパターニングして形成される第１薄膜トランジスタ及び第２薄膜トランジスタを有する半導体回路の作製方法であって、
前記第１薄膜トランジスタ及び前記第２薄膜トランジスタのチャネル形成領域は同一ラインの前記凹部の結晶性半導体膜から形成されることを特徴とする半導体回路の作製方法。
【請求項１８】
絶縁表面上に第１の絶縁膜を形成し、
前記第１の絶縁膜上に第２の絶縁膜を形成し、
前記第２の絶縁膜に凹部と凸部を形成し、
前記凹部及び前記凸部を覆って非晶質半導体膜を形成し、
前記非晶質半導体膜にレーザー光を照射して結晶性半導体膜を形成し、
前記凸部に形成された結晶性半導体膜をエッチングにより除去し、
前記凹部に形成された結晶性半導体膜がチャネル形成領域となるように半導体膜をパターニングして形成される第１薄膜トランジスタ及び第２薄膜トランジスタを有する半導体回路の作製方法であって、
同電位となるゲート電極をそれぞれ有する前記第１薄膜トランジスタ及び前記第２薄膜トランジスタのチャネル形成領域は同一ラインの前記凹部の結晶性半導体膜から形成されることを特徴とする半導体回路の作製方法。
【請求項１９】
絶縁表面上に第１の絶縁膜を形成し、
前記第１の絶縁膜上に第２の絶縁膜を形成し、
前記第２の絶縁膜に凹部と凸部を形成し、
前記凹部及び前記凸部を覆って非晶質半導体膜を形成し、
前記非晶質半導体膜にレーザー光を照射して結晶性半導体膜を形成し、
前記凸部に形成された結晶性半導体膜をエッチングにより除去し、
前記凹部に形成された結晶性半導体膜がチャネル形成領域となるように半導体膜をパターニングして形成される第１薄膜トランジスタ及び第２薄膜トランジスタを有する半導体回路の作製方法であって、
ゲート電極に同一な信号が同時に入力される前記第１薄膜トランジスタ及び前記第２薄膜トランジスタのチャネル形成領域は同一ラインの前記凹部の結晶性半導体膜から形成されることを特徴とする半導体回路の作製方法。
【請求項２０】
絶縁表面上に第１の絶縁膜を形成し、
前記第１の絶縁膜上に第２の絶縁膜を形成し、
前記第２の絶縁膜に凹部と凸部を形成し、
前記凹部及び前記凸部を覆って非晶質半導体膜を形成し、
前記非晶質半導体膜にレーザー光を照射して結晶性半導体膜を形成し、
前記凸部に形成された結晶性半導体膜をエッチングにより除去し、
前記凹部に形成された結晶性半導体膜がチャネル形成領域となるように半導体膜をパターニングして形成される第１薄膜トランジスタ及び第２薄膜トランジスタを有する半導体回路の作製方法であって、
前記第２の絶縁膜の長さをチャネル形成領域の長さとなるように形成し、
前記第１薄膜トランジスタ及び前記第２薄膜トランジスタのチャネル形成領域は同一ラインの前記凹部の結晶性半導体膜から形成されることを特徴とする半導体回路の作製方法。
【請求項２１】
絶縁表面上に第１の絶縁膜を形成し、
前記第１の絶縁膜上に第２の絶縁膜を形成し、
前記第２の絶縁膜に凹部と凸部を形成し、
前記凹部及び前記凸部を覆って非晶質半導体膜を形成し、
前記非晶質半導体膜にレーザー光を照射して結晶性半導体膜を形成し、
前記凸部に形成された結晶性半導体膜をエッチングにより除去し、
前記凹部に形成された結晶性半導体膜がチャネル形成領域となるように半導体膜をパターニングして形成される第１薄膜トランジスタ及び第２薄膜トランジスタを有する半導体回路の作製方法であって、
前記第２の絶縁膜の長さをチャネル形成領域の長さとなるように形成し、
同電位となるゲート電極をそれぞれ有する前記第１薄膜トランジスタ及び前記第２薄膜トランジスタのチャネル形成領域は同一ラインの前記凹部の結晶性半導体膜から形成されることを特徴とする半導体回路の作製方法。
【請求項２２】
絶縁表面上に第１の絶縁膜を形成し、
前記第１の絶縁膜上に第２の絶縁膜を形成し、
前記第２の絶縁膜に凹部と凸部を形成し、
前記凹部及び前記凸部を覆って非晶質半導体膜を形成し、
前記非晶質半導体膜にレーザー光を照射して結晶性半導体膜を形成し、
前記凸部に形成された結晶性半導体膜をエッチングにより除去し、
前記凹部に形成された結晶性半導体膜がチャネル形成領域となるように半導体膜をパターニングして形成される第１薄膜トランジスタ及び第２薄膜トランジスタを有する半導体回路の作製方法であって、
前記第２の絶縁膜の長さをチャネル形成領域の長さとなるように形成され、
ゲート電極に同一な信号が同時に入力される前記第１薄膜トランジスタ及び前記第２薄膜トランジスタのチャネル形成領域は同一ラインの前記凹部の結晶性半導体膜から形成されることを特徴とする半導体回路の作製方法。
【請求項２３】
請求項１４乃至２２のいずれか一において、前記レーザー光は連続発振の線状レーザーであることを特徴とする半導体回路の作製方法。
【請求項２４】
請求項１４乃至２３のいずれか一において、前記レーザー光の照射により前記結晶性半導体膜は溶融するとともに再結晶化されて、平坦な表面を形成することを特徴とする半導体回路の作製方法。
【請求項２５】
請求項１４乃至２４のいずれか一において、前記第２の絶縁膜のエッチングレートは同一測定条件における石英のエッチングレートよりも速いことを特徴とする半導体回路の作製方法。
【請求項２６】
請求項１４乃至２５のいずれか一において、前記第２の絶縁膜の硬度は同一測定条件における石英の硬度よりも低いことを特徴とする半導体回路の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、結晶構造を有する半導体膜（結晶性半導体膜ともいう。）を用いて形成される半導体素子及びその作製方法並びにその半導体素子を集積化した回路を備えた半導体集積回路及びその作製方法に関する。また本発明は複数の半導体集積回路を備えた半導体装置に関する。特に半導体素子として、絶縁表面上に形成された結晶性半導体膜でチャネル形成領域を形成する薄膜トランジスタに関する。
【０００２】
【従来の技術】
ガラスなどの絶縁基板上に形成した結晶性半導体膜を用いた薄膜トランジスタなどの半導体素子を形成する技術が開発されている。結晶性半導体膜を用いて作製される薄膜トランジスタは、半導体集積回路に応用され、半導体集積回路は液晶表示装置、ＥＬ（エレクトロルミネッセンス）表示装置に代表される平面型表示装置（フラットパネルディスプレイ）に利用されている。
【０００３】
この薄膜トランジスタを有する半導体集積回路の基本的な回路としてカレントミラー回路がある。カレントミラー回路は同じ電気的特性を有する２つの薄膜トランジスタを有することが前提となっており、このような回路の構成はオペアンプや差動増幅器回路等も挙げられる。
【０００４】
また絶縁基板上の結晶性半導体膜を形成する方法としてレーザー光を照射して非晶質半導体膜を結晶化させる技術が開発されている。このレーザー光を照射して非晶質半導体膜を結晶化させる技術のような半導体製造プロセスにおいて、レーザー光の光源としては、エキシマレーザーに代表される気体レーザーや、ＹＡＧレーザーに代表される固体レーザーが通常用いられている。レーザー光の照射による非晶質半導体膜の結晶化の一例は、レーザー光の走査速度をビームスポット径×５０００／秒以上として高速走査により非晶質半導体膜を完全な溶融状態に至らしめることなく多結晶化するものがある（特許文献１参照）。また島状に形成された半導体膜に、引き延ばされたレーザー光を照射して実質的に単結晶領域を形成する技術が開示されている（特許文献２参照）。或いはレーザー処理装置のように光学系にて線状にビームを加工して照射する方法が知られている（特許文献３参照）。
【０００５】
さらに、に開示されているようにＮｄ：ＹＶＯ４レーザーなど固体レーザー発振装置を用いて、その第２高調波であるレーザー光を非晶質半導体膜に照射して、従来に比べ結晶粒径の大きい結晶性半導体膜を形成し、トランジスタを作製する技術が開示されている（特許文献４参照）。
【０００６】
【特許文献１】
特開昭６２−１０４１１７号公報
【特許文献２】
米国特許４，３３０，３６３号明細書
【特許文献３】
特開平８−１９５３５７号公報
【特許文献４】
特開２００１−１４４０２７号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、非晶質半導体膜にレーザー光を照射して結晶化させると結晶は多結晶となり、結晶粒界などの欠陥が任意に形成されて結晶性や配向性の揃った結晶を得ることは困難であった。結果として、同サイズの半導体素子を作製し、かつ半導体素子に同様な電圧を印加した場合にも、電流値等がばらつく場合があった。
【０００８】
また結晶粒界には結晶欠陥が含まれ、それがキャリアトラップとなって電子又は正孔の移動度が低下する要因となっている。また、結晶化に伴って起こる半導体膜の体積収縮や下地との熱応力や格子不整合などにより、歪みや結晶欠陥の存在しない半導体膜を形成することは出来なかった。この歪みや結晶欠陥は半導体素子の電気的特性のばらつく要因となるばかりでなく、半導体素子の電気的特性が劣る要因となってしまった。
【０００９】
特に、工業的に多用されている無アルカリガラス基板上にレーザー光を用いて結晶性半導体膜を形成する場合、無アルカリガラス基板自体のうねりの影響を受けてレーザー光の焦点がばらつき、結果的に結晶性のばらつきを招くという問題がある。さらに、無アルカリガラス基板はアルカリ金属による汚染を避けるために、絶縁膜等の保護膜を下地膜として設ける必要があり、その上に結晶粒界や結晶欠陥の排除された結晶性半導体膜を形成することは殆ど不可能であった。
【００１０】
半導体集積回路などは、安価なガラス基板上に半導体膜を形成してトランジスタを作り込むものであるため、任意に形成される結晶粒界を避けるようにトランジスタを配置することは殆ど不可能であった。つまり、トランジスタのチャネル形成領域の結晶性を厳密に制御し、意図せずに含まれてしまう結晶粒界や結晶欠陥を排除することはできず、半導体素子の電気的特性のばらつく要因となってしまった。そのため、高い整合性が要求される回路（例えばカレントミラー回路）を形成することが難しかった。
【００１１】
本発明は上記問題点に鑑みなされたものであり、結晶性の揃った結晶性半導体膜からチャネル形成領域の形成方法を提供することを課題とする。
【００１２】
また、結晶性の揃った結晶性半導体膜から整合性が要求される複数の半導体素子を形成し、半導体素子間においてばらつきの小さい半導体回路を提供でき、高い特性を有する半導体集積回路を提供することを課題とする。
【００１３】
さらに、複数のアナログ回路（例えばアナログスイッチ回路）間において、ばらつきの小さい半導体回路を提供することを課題とする。
【００１４】
また、特にそのチャネル形成領域の形成される領域を指定して、結晶粒界が存在しない結晶性半導体領域を当該領域に形成し、高速動作が可能で電流駆動能力の高い半導体素子又は半導体素子群により構成される半導体集積回路を提供することを課題とする。
【００１５】
【課題を解決するための手段】
上記問題点を解決するために本発明は、絶縁表面を有する基板上に、直線状のストライプパターン（ストライプ状）として形成される凹部及び凸部が設けられた絶縁膜を形成し、該絶縁膜上に非晶質半導体膜を形成し、前記絶縁膜の凹部にあたる部分（以下、単に凹部という。）に半導体膜を溶融して結晶化させたストライプ状の結晶性半導体膜を得ることを特徴とする。同一ラインのストライプ状の結晶性半導体膜をパターニングし、ストライプ状の結晶性半導体膜からなるチャネル形成領域を含む島状半導体膜を形成することを特徴とする。
【００１６】
そして本発明は、半導体素子に高い整合性が求められるカレントミラー回路、差動増幅回路、またはオペアンプ回路といったアナログ回路を構成する一部または全ての薄膜トランジスタにおいて、チャネル形成領域が同一ラインの結晶性半導体膜を有することを特徴とする。ここでいう高い整合性とは、バラツキが低減された薄膜トランジスタであり、つまり薄膜トランジスタの整合性がとれていることである。
【００１７】
また本発明は、アナログ回路を構成する薄膜トランジスタのうち、少なくとも同一極性の薄膜トランジスタのチャネル形成領域、またはアナログ回路を構成する薄膜トランジスタのうち、少なくともゲート電極を共有する薄膜トランジスタ（すなわち同一のゲート電極に電気的に接続された薄膜トランジスタ）のチャネル形成領域を同一ライン上に形成することを特徴とする。また本発明は、複数の入力信号が印加されるアナログ回路において、入力信号が印加されるゲート電極を有する同一極性の薄膜トランジスタのチャネル形成領域を同一ライン上に形成することを特徴とする。
【００１８】
また本発明は、隣接して設けられた複数のアナログ回路を同一ラインの結晶性半導体膜をパターニングした島状半導体膜からを形成することを特徴とする。すなわち本発明は、具体的なアナログ回路であるアナログスイッチやソースフォロワにおいて、それぞれ隣接する回路の薄膜トランジスタのチャネル形成領域を同一ラインの結晶性半導体膜から形成することを特徴とする。
【００１９】
例えば、ｎチャネル型薄膜トランジスタとｐチャネル型薄膜トランジスタとからなるアナログスイッチを複数設ける場合に、各アナログスイッチを構成するｎチャネル型薄膜トランジスタのチャネル形成領域を同一ラインの結晶性半導体膜から形成し、ｐチャネル型薄膜トランジスタのチャネル形成領域を同一ラインの結晶性半導体膜から形成する。
【００２０】
このように同一ラインの結晶性半導体膜を薄膜トランジスタのチャネル形成領域として有する本発明のアナログ回路は、高い特性が期待できる。
【００２１】
また本発明の半導体膜を結晶化させる手段としては、気体レーザー発振装置、固　　体レーザー発振装置を光源とするパルス発振又は連続発振レーザー光を適用する。照　　射するレーザー光は光学系にて線状に集光されたものであり、その強度分布が長手方　　向において均一な領域を有し、短手方向に分布を持っていても良く、光源として用い　　るレーザー発振装置は、矩形ビーム固体レーザー発振装置が適用され、特に好ましく　　は、スラブレーザー発振装置が適用される。或いは、Ｎｄ、Ｔｍ、Ｈｏをドープした　　ロッドを用いた固体レーザー発振装置であり、特にＹＡＧ、ＹＶＯ４、ＹＬＦ、ＹＡ　　ｌＯ３などの結晶にＮｄ、Ｔｍ、Ｈｏをドープした結晶を使った固体レーザー発振装　　置にスラブ構造増幅器を組み合わせたものでも良い。スラブ材料としては、Ｎｄ：Ｙ　　ＡＧ、Ｎｄ：ＧＧＧ（ガドリニウム・ガリウム・ガーネット）、Ｎｄ：ＧｓＧＧ（ガ　　ドリニウム・スカンジウム・ガリウム・ガーネット）などの結晶が使用される。スラ　　ブレーザーでは、この板状のレーザー媒質の中を、全反射を繰り返しながらジグザグ　　光路で進む。
【００２２】
また、上記レーザーに準ずる強光を照射しても良い。例えば、ハロゲンランプ、キセノンランプ、高圧水銀灯、メタルハライドランプ、エキシマランプから放射される光を反射鏡やレンズなどにより集光したエネルギー密度の高い光であっても良い。
【００２３】
線状に集光され、且つ長手方向に拡張されたレーザー光又は強光を半導体膜に照射しながらレーザー光の照射位置と結晶性半導体膜が形成された基板とを相対的に動かして、レーザー光が一部又は全面を走査することにより半導体膜を溶融させ、その状態を経て結晶化又は再結晶化を行う。レーザー光の走査方向は、絶縁膜に形成され直線状のストライプパターンで延在する凹部の長手方向又はトランジスタのチャネル長方向に沿って行う。これによりレーザー光の走査方向に沿って結晶が成長し、結晶粒界がチャネル長方向と交差することを防ぐことができる。
【００２４】
前述の凹部は酸化珪素、窒化珪素、又は酸窒化珪素膜などを厚く設け、それをエッチング処理して凹部を形成すればよい。凹部は半導体素子、特にトランジスタのチャネル形成領域を含む島状の半導体膜の配置に合わせて形成し、少なくともチャネル形成領域に合致するように形成されていることが望ましい。また、凹部はチャネル長方向に延在して設けられ、その幅（チャネル形成領域とする場合におけるチャネル幅方向）は０．０１μｍ以上２μｍ以下（好ましくは０．１〜１μｍ）で形成するのが好ましく、その深さは、０．０１μｍ以上３μｍ以下（好ましくは０．１μｍ以上２μｍ以下）で形成するのが好ましい。
【００２５】
また複数のストライプ状の結晶性半導体膜を有するようにパターニングした島状半導体膜のチャネル形成領域の幅は、複数のストライプ状の結晶性半導体膜の幅の総和と考えられる。
【００２６】
凹部の深さを半導体膜の厚さと同程度かそれ以上とすることにより、レーザー光又は強光の照射により溶融した半導体膜が表面張力により凹部に凝集して固化する。その結果、絶縁膜の凸部にある半導体膜の厚さは薄くなり、そこに応力歪みを集中させることができる。また凹部の側面は結晶方位をある程度規定する効力を持つ。
【００２７】
本発明の凹部及び凸部が設けられた絶縁膜において、凹部の側面と底面（凹部の側面と基板）とのなす角は直角となるように記載するが、形成条件により直角からずれることがある。しかし上述したように凹部の側面は結晶方位をある程度規定する効力を持つため、逆にずれを利用して凹部の側面と基板とがなす角にテーパーが付くように制御して形成しても構わない。
【００２８】
上記のようにレーザー等の手段を用いて半導体膜を溶融状態として、表面張力により絶縁表面上に形成した凹部に凝集させ、凹部の側面部から結晶成長させることにより結晶化に伴い発生する歪みを凹部以外の領域に集中させることができる。すなわち、凹部に充填されるように形成した結晶性半導体領域（第１の結晶性半導体領域）を歪みから開放することができる。また、前記凹部または凸部にあたる部分が設けられた絶縁膜のうち、凸部にあたる部分（以下、単に凸部という。）上には結晶粒界や結晶欠陥を含む結晶性半導体領域（第２の結晶性半導体領域）が形成されることになる。
【００２９】
すなわち、凸部上に形成された結晶性半導体膜の結晶性は凹部に形成された結晶性半導体膜に比べて劣るため、チャネル形成領域として利用することは避ける方が好ましい。しかし、凸部の上に形成された結晶性半導体膜を積極的に電極（薄膜トランジスタであればソース電極又はドレイン電極に相当する。）又は配線として用いても良い。配線として用いる場合、占有面積についての設計の自由度が高いため、配線の長さを調節して抵抗として用いたり、形状を屈曲した形状として保護回路としての機能を持たせることも可能である。
【００３０】
また絶縁膜上及び凹部にかけて形成する半導体膜は、公知の方法で形成される非晶質半導体膜、多結晶半導体膜（成膜されたものも固相成長させたものも含む。）または微結晶半導体膜が適用される。代表的には非晶質シリコン膜が適用され、その他に非晶質シリコンゲルマニウム膜、非晶質シリコンカーバイト膜などを適用することもできる。なおシリコンゲルマニウムにおいて、Ｓｉに対するＧｅの組成比は０．０１〜２原子％が好ましい。
【００３１】
そして、島状半導体膜に接するゲート絶縁膜を形成し、さらにゲート電極を形成する。このパターニングの際、島状半導体膜の端部にはテーパーを設けると好ましい。この後は、公知の手法によって電界効果型トランジスタを形成することができる。
【００３２】
上記本発明によって、絶縁表面上、特に安価なガラス基板を支持基体とする絶縁表面上に、同一ラインのストライプ状の結晶性半導体膜からチャネル形成領域を作製することにより、複数の半導体素子間においてばらつきを低減することができ、更には半導体回路（アナログ回路）間においてばらつきを小さくすることもでき、高性能な半導体集積回路を提供することができる。なお、半導体回路が二つまたはそれ以上集まって半導体集積回路をなしており、半導体回路は少なくとも整合性を要求される薄膜トランジスタからなる半導体素子を有する。
【００３３】
また、薄膜トランジスタのチャネル形成領域の形成される領域を指定して、結晶粒界が存在しない結晶性半導体領域を当該領域に形成することが可能となるため、高速動作が可能で電流駆動能力の高い半導体素子又は半導体素子群により構成される半導体集積回路を提供することができる。さらに本発明の半導体集積回路を有する液晶表示装置、ＥＬ（エレクトロルミネッセンス）表示装置に代表される平面型表示装置（フラットパネルディスプレイ）を提供することができる。
【００３４】
【発明の実施の形態】
（実施の形態１）
本実施の形態では、本発明を実施して薄膜トランジスタを作製する形態について説明する。また図３乃至図６には、同一ストライプ状に薄膜トランジスタが２つあるように記載するが、作製する薄膜トランジスタの個数は実施者が適宜決定すれば良いものであり、使用する図面はいずれも本発明に制限を与えるものではない。
【００３５】
まず、図１について説明する。図１（Ａ）は上面図であり、図１（Ｂ）はＡ−Ａ’に対応する断面図である。基板１０１上に第１の絶縁膜１０２と直線状のストライプパターンに形成された第２の絶縁膜１０３が形成された状態を示している。なお、本明細書において、凹部とは１０３ａで示される部分を指し、凸部とは１０３ｂで示される部分を指す。
【００３６】
基板１０１は市販の無アルカリガラス基板、石英基板、サファイア基板、単結晶又は多結晶半導体基板の表面を絶縁膜で被覆した基板、金属基板の表面を絶縁膜で被覆した基板を適用することができる。
【００３７】
サブミクロンのデザインルールで直線状のストライプパターンを形成するには、基板表面の凹凸、基板のうねり又はねじれにより生じる基板表面の高低差を露光装置（特にステッパ）の焦点深度以下にしておくことが望ましい。具体的には、基板のうねり又はねじれにより生じる基板表面の高低差が、１回の露光照射領域内において１μｍ以下、好ましくは０．５μｍ以下とすることが望ましい。この点については、特に支持基体として無アルカリガラスを用いる場合には注意が必要である。
【００３８】
直線状のストライプパターンに形成される第２の絶縁膜１０３の幅（Ｗ１）は０．１〜１０μｍ（好ましくは０．５〜１μｍ）で、隣接する第２の絶縁膜との間隔（Ｗ２）は０．０１〜２μｍ（好ましくは０．１〜１μｍ）であり、第２の絶縁膜の厚さ（ｄ）は０．０１〜３μｍ（好ましくは０．１〜２μｍ）が好ましい。また、段差形状は規則的な周期パターンである必要はなく、島状の半導体膜の幅に合わせて異なる間隔で配置させても良い。その長さも特に数値的な限定はなく、図１のように基板の一端から他端に渡るように長く形成することも可能であるし、実施の形態２において後述するようにトランジスタのチャネル形成領域を形成することができる程度の長さとすることも可能である。
【００３９】
第１の絶縁膜１０２は、のちに形成する第２の絶縁膜とのエッチングにおける選択比が確保できる材料であれば良いが、代表的には、窒化珪素、酸化珪素、酸窒化珪素（ＳｉＯｘＮｙと示す。）、窒酸化珪素（ＳｉＮｘＯｙと示す。）、窒化アルミニウム（ＡｌｘＮｙと示す。）、酸窒化アルミニウム（ＡｌＯｘＮｙと示す。）、窒酸化アルミニウム（ＡｌＮｘＯｙと示す。）及び酸化アルミニウムから選ばれた材料で、３０〜３００ｎｍの厚さで形成する。特に、酸化アルミニウム膜はナトリウム（Ｎａ）に対するブロッキング効果が期待できるため、ガラス基板からの汚染対策として有効である。
【００４０】
なお、酸窒化珪素（ＳｉＯｘＮｙ）膜としては、Ｓｉが２５〜３５原子％、酸素が５５〜６５原子％、窒素が１〜２０原子％、水素が０．１〜１０原子％で含まれるものを用いれば良い。また、窒酸化珪素（ＳｉＮｘＯｙ）膜としては、Ｓｉが２５〜３５原子％、酸素が１５〜３０原子％、窒素が２０〜３５原子％、水素が１５〜２５原子％で含まれるものを用いれば良い。また、酸窒化アルミニウム（ＡｌＯｘＮｙ）膜としては、Ａｌが３０〜４０原子％、酸素が５０〜７０原子％、窒素が１〜２０原子％で含まれるものを用いれば良い。また、窒酸化アルミニウム（ＡｌＮｘＯｙ）膜としては、Ａｌが３０〜５０原子％、酸素が０．０１〜２０原子％、窒素が３０〜５０原子％で含まれるものを用いれば良い。
【００４１】
第２の絶縁膜１０３は、１０〜３０００ｎｍ、好ましくは１００〜２０００ｎｍの厚さの酸化珪素又は酸窒化珪素で形成すれば良い。酸化珪素はオルトケイ酸テトラエチル（Ｔｅｔｒａｅｔｈｙｌ　Ｏｒｔｈｏ　Ｓｉｌｉｃａｔｅ：ＴＥＯＳ）とＯ２とを混合しプラズマＣＶＤ法で形成することができる。窒酸化珪素膜はＳｉＨ４、ＮＨ３、Ｎ２Ｏ又は、ＳｉＨ４、Ｎ２Ｏを原料として用いプラズマＣＶＤ法で形成することができる。
【００４２】
なお、第２の絶縁膜１０３は、ＣＶＤ法（代表的には、プラズマＣＶＤ法もしくは熱ＣＶＤ法）やＰＶＤ法（代表的には、スパッタ法もしくは蒸着法）によって形成された絶縁膜を用いることが好ましい。これは、非晶質半導体膜を結晶化する際、結晶化に伴う応力を緩和しうる程度の柔らかさを持つことが、良好な結晶性を得るにあたって重要な役割を果たしていると考えられるからである。
【００４３】
図１で示すように、直線状のストライプパターンを二層の絶縁膜で形成する場合には、エッチング加工において第１の絶縁膜１０２と第２の絶縁膜１０３との間に選択比をもたせる必要がある。実際には、第１の絶縁膜１０２よりも第２の絶縁膜１０３のエッチング速度が相対的に速くなるように材料及び成膜条件を適宜調整することが望ましい。エッチングの方法としては、第２の絶縁膜の凸部となる領域にマスクを設け、緩衝フッ酸を用いたエッチング、又はＣＨＦ３を用いたドライエッチングにより行う。
【００４４】
半導体膜のチャネル形成領域の膜厚は、第２の絶縁膜１０３で形成される凹部の深さと（図１（Ｂ）の段差ｄに相当する。）と同程度かそれ以下の厚さとすることが望ましい。
【００４５】
また次に、第２の絶縁膜１０３の段差ｄと凹部１０３ａにおける半導体膜の膜厚との関係を説明する。
【００４６】
図７は本発明者による実験結果から得られた結晶化の知見を概念図として示すものである。図７（Ａ）〜（Ｅ）は第１の絶縁膜１０２及び第２の絶縁膜の凹部１０３ａの深さ、間隔、段差ｄと結晶成長の関係を模式的に示している。
【００４７】
なお、図７で示す長さに関する符号に関し、ａ１：第２の絶縁膜上（凸部上）の非晶質半導体膜７１０の厚さ、ａ２：凹部の非晶質半導体膜７１０の厚さ、ｐ１：第２の絶縁膜上（凸部上）の結晶性半導体膜７１１の厚さ、ｐ２：凹部の結晶性半導体膜７１１の厚さ、ｄ：第２の絶縁膜の厚さ（凹部の深さ、すなわち段差）、
Ｗ１：第２の絶縁膜の幅（凸部の幅）、Ｗ２：凹部の幅（隣接する凸部の間隔）
である。なお図７は図１と同様に、第１の絶縁膜１０２と第２の絶縁膜１０３を示す。
【００４８】
図７（Ａ）は、ｄ＜ａ２、Ｗ１及びＷ２が１μｍと同程度かそれより小さい場合、すなわち凹部の深さが凹部の非晶質半導体膜７１０の厚さよりも小さい場合には、溶融結晶化の過程を経ても結晶性半導体膜７１１の表面が十分平坦化されることはない。即ち、結晶性半導体膜７１１の表面状態は下地（特に第２の絶縁膜）の凹凸形状が反映された状態となる。
【００４９】
図７（Ｂ）は、ｄ≧ａ２、Ｗ１及びＷ２が１μｍと同程度かそれより小さい場合、すなわち凹部の深さが凹部の非晶質半導体膜７１０の厚さとほぼ等しいかそれより大きい場合には、表面張力が働いて半導体膜が凹部に集まる。凹部に集まりながら固化した状態では、図７（Ｂ）で示すように表面がほぼ平坦になる。この場合、ｐ１＜ｐ２となり、第２の絶縁膜１０３上の半導体膜の膜厚が薄い部分７２０に応力が集中しここに歪みが蓄積され、７２０に結晶粒界が集中することになる。
【００５０】
図７（Ｃ）は、ｄ＞ａ２、Ｗ１及びＷ２が１μｍと同程度かそれより小さい場合であり、結晶性半導体膜７１１は凹部を充填するように形成され、第２の絶縁膜１０３上には半導体膜が殆ど残存しないようにすることも可能である。
【００５１】
図７（Ｄ）は、ｄ≧ａ２、Ｗ１及びＷ２が１μｍと同程度か若干大きい場合であり、凹部の幅（Ｗ２）が広がると結晶性半導体膜７１１が凹部を充填し、平坦化の効果はあるが、凹部の中央付近７２１には結晶粒界が発生しやすくなる。また、第２の絶縁膜上にも同様に応力が集中し７２０に歪みが蓄積され、結晶粒界が形成される。これは、間隔が広がることで応力緩和の効果が低減するためであると推定している。
【００５２】
図７（Ｅ）は、ｄ≧ａ２、Ｗ１及びＷ２が１μｍよりも大きい場合であり、図７（Ｄ）の状態がさらに顕在化してくる。
【００５３】
以上、図７を用いて説明したように、半導体素子を形成する場合、特にトランジスタにおけるチャネル形成領域を形成する場合には、図７（Ｂ）の形態が最も適していると考えられる。また、ここでは結晶性半導体膜を形成する下地の凹凸形状は、第１の絶縁膜と第２の絶縁膜で形成する一例を示したが、ここで示す形態に限定されず同様な形状を有するものであれば代替することができる。例えば、石英基板の表面をエッチング処理して直接凹部を形成し、凹凸形状を設けてもよい。
【００５４】
次に、レーザー照射について図２を用いて説明する。図２（Ａ）は上面図であり、図２（Ｂ）はＡ−Ａ’に対応する断面図、図２（Ｃ）はＢ−Ｂ’に対応する断面図である。第２の絶縁膜１０３を覆って非晶質半導体膜１０５を形成し、連続発振の線状レーザー光によって結晶化する様子を示している。
【００５５】
まず、第１の絶縁膜１０２と第２の絶縁膜１０３から成る表面上および凹部１０３ａを覆うようにバッファとして機能する絶縁膜（以下、バッファ膜）１０４を形成し、その後、大気解放することなく連続的に非晶質半導体膜１０５を０．０１〜３μｍ（好ましくは０．１〜１μｍ）の厚さに形成する。バッファ膜１０４は、第１の絶縁膜１０２及び第２の絶縁膜１０３の表面に付着した硼素などの化学汚染の影響の排除と密着性の向上を狙うものであり、薄いものでも十分に効果がある。典型的には、５〜５０ｎｍ（化学汚染のブロッキング効果を高めるには２０ｎｍ以上が好ましい。）とすれば良い。
【００５６】
そして、非晶質半導体膜１０５を瞬間的に溶融させ結晶化させる。この結晶化は、光学系にて半導体膜が溶融する程度のエネルギー密度に集光したレーザー光又はランプ光源からの放射光を照射して行う。この工程においては、特に連続発振レーザー発振装置を光源とするレーザー光を適用することが好ましい。適用されるレーザー光は光学系にて線状に集光され、長さの長い方向に拡張されたものであり、その強度分布が長さの長い方向において均一な領域を有することが望ましい。また、長さの短い方向にある程度の分布を持っていても構わない。
【００５７】
例えば、結晶化の条件の一例としては、連続発振モードのＹＶＯ４レーザー発振器を用い、その第２高調波（波長５３２ｎｍ）の出力５〜１０Ｗを、光学系にて短手方向に対する長手方向の比が１０以上である線状レーザー光に集光し、且つ長手方向に均一なエネルギー密度分布を有するように集光し、５〜２００ｃｍ／ｓｅｃの速度で走査して結晶化させる。なお、均一なエネルギー密度分布とは、完全に一定であるもの以外を排除するものではなく、エネルギー密度分布において許容される範囲は±１０％の範囲内である。
【００５８】
また、線状に集光されたレーザー光による結晶化は、１回の走査（即ち、一方向）のみで完了させても良いし、より結晶性を高めるためには往復走査しても良い。必要に応じては、線状に集光されたレーザー光をジグザグに走査しても良い。さらに、レーザー光により結晶化した後、フッ酸などによる酸化物除去、又は、アンモニア過酸化水素水処理などアルカリ溶液により珪素膜の表面を処理し、エッチング速度の速い品質の悪い部分を選択的に除去して、再度同様の結晶化処理（再結晶化）を行っても良い。このようにして、結晶性を高めることができる。
【００５９】
レーザー発振装置は、矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、スラブレーザー発振装置が適用される。スラブ材料としては、Ｎｄ：ＹＡＧ、Ｎｄ：ＧＧＧ（ガドリニウム・ガリウム・ガーネット）、Ｎｄ：ＧｓＧＧ（ガドリニウム・スカンジウム・ガリウム・ガーネット）などの結晶が使用される。スラブレーザーでは、この板状のレーザー媒質の中を、全反射を繰り返しながらジグザグ光路で進む。或いは、Ｎｄ、Ｔｍ、Ｈｏをドープしたロッドを用いた固体レーザー発振装置であり、特にＹＡＧ、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶にＮｄ、Ｔｍ、Ｈｏをドープした結晶を使った固体レーザー発振装置にスラブ構造増幅器を組み合わせたものでも良い。
【００６０】
そして、図２中に矢印で示すように、線状レーザー光の照射領域１０６の長さの長手方向（図中、Ｘ軸方向）が、直線状のストライプパターンでなる第２の絶縁膜１０３の各々に交差するように線状のレーザー光又は強光を走査する。尚、ここでいう線状とは、長さの短い方向（図中、Ｙ軸方向）の長さに対し、長さの長い方向（図中、Ｘ軸方向）の長さの比が１対１０以上のものをもって言う。また、図２では一部しか図示されていないが、線状レーザー光の照射領域１０６の端部は、矩形状となっていても曲率を持った形状となっていても良い。
【００６１】
また、連続発振レーザー光の波長は、非晶質半導体膜の光吸収係数を考慮して４００〜７００ｎｍであることが望ましい。このような波長帯の光は、波長変換素子を用いて基本波の第２高調波、第３高調波を取り出すことで得られる。波長変換素子としてはＡＤＰ（リン酸二水素化アンモニウム）、Ｂａ２ＮａＮｂ５Ｏ１５（ニオブ酸バリウムナトリウム）、ＣｄＳｅ（セレンカドミウム）、ＫＤＰ（リン酸二水素化カリウム）、ＬｉＮｂＯ３（ニオブ酸リチウム）、Ｓｅ、Ｔｅ、ＬＢＯ、ＢＢＯ、ＫＢ５などが適用される。特にＬＢＯを用いることが望ましい。代表的な一例は、Ｎｄ：ＹＶＯ４レーザー発振装置（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）を用いる。また、レーザーの発振モードはＴＥＭ００モードであるシングルモードを適用する。
【００６２】
適した材料として選ばれる珪素の場合、吸収係数が１０３〜１０４ｃｍ−１である領域はほぼ可視光域にある。ガラスなど可視光透過率の高い基板上に３０〜２００ｎｍの厚さをもって形成される、珪素を有する非晶質半導体膜を結晶化する場合、波長４００〜７００ｎｍの可視光域の光を照射することで、当該半導体膜を選択的に加熱して、下地絶縁膜にダメージを与えずに結晶化を行うことができる。具体的には、非晶質珪素膜に対し、波長５３２ｎｍの光の侵入長は概略１００ｎｍ〜１０００ｎｍであり、膜厚３０ｎｍ〜２００ｎｍで形成される非晶質半導体膜１０５の内部まで十分達することができる。即ち、半導体膜の内側から加熱することが可能であり、レーザー光の照射領域における半導体膜のほぼ全体を均一に加熱することができる。
【００６３】
レーザー光は直線状のストライプパターンが延在する方向と平行な方向に走査され、溶融した半導体は表面張力が働いて凹部に流れ込み凝固する。凝固した状態では図２（Ｂ）で示すように表面がほぼ平坦になる。これは半導体が一旦溶融することにより、凸部上であろうと凹部上であろうと、溶融した半導体と気相との界面が平衡状態に達し、平坦な界面が形成されるためである。さらに結晶の成長端や結晶粒界は、第２の絶縁膜上（凸部上）に形成される。こうして結晶性半導体膜１０７が形成される。なお、１０７ａは凹部に形成された結晶性の高い半導体領域（第１の結晶性半導体領域）であり、１０７ｂは凸部に形成された結晶性の劣る結晶性半導体領域（第２の結晶性半導体領域）である。
【００６４】
なお、上記結晶化工程の際、第２の絶縁膜が柔らかい絶縁膜（密度の低い絶縁膜）であると、結晶化時における半導体膜の収縮等による応力を緩和するという効果が期待できる。逆に、固い絶縁膜（密度の高い絶縁膜）であると、収縮もしくは膨張しようとする半導体膜に逆らう形で応力が発生するため、結晶化後の半導体膜に応力歪み等を残しやすく結晶欠陥の原因ともなりかねない。例えば、公知のグラフォエピタキシ技術（「Ｍ．Ｗ．Ｇｅｉｓ，Ｄ．Ｃ．Ｆｌａｎｄｅｒｓ，Ｈ．Ｉ．Ｓｍｉｔｈ：Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．３５（１９７９）ｐｐ７１」）では基板上の凹凸を固い石英に直接形成しているが、この場合においては結晶化に伴う熱収縮や応力発生を緩和することができず、応力による歪みもしくは転位に起因する欠陥の発生等が起こりうる。
【００６５】
しかしながら、本出願人はまさにそれらの点を考慮して、安価なガラス基板上に凹部及び凸部を形成するにあたって、ＣＶＤ法やＰＶＤ法で形成した柔らかい絶縁膜を用いているのであり、下地となる第２の絶縁膜を石英ガラスよりも柔らかい材質としたことにより、結晶化の際の応力発生の緩和を目的としている点で本発明と上記公知のグラフォエピタキシ技術とは基本的に異なる。
【００６６】
なお、石英ガラスよりも柔らかい絶縁膜という意味は、例えば同一測定条件において石英ガラス（工業的に基板として利用されている石英ガラス）よりもエッチングレートの速い絶縁膜又は同一測定条件において硬度の低い絶縁膜という意味である。なお、前記エッチングレート及び硬度に関しては、あくまで石英ガラスとの相対比較であれば良いので、エッチングレートの絶対値は問題ではなく、エッチングレートの測定条件や硬度の測定条件に依存しない。
【００６７】
例えば、第２の絶縁膜として酸窒化珪素膜を用いるのであれば、ＳｉＨ４ガス、Ｎ２Ｏガスを原料として用いたプラズマＣＶＤ法で成膜した酸窒化珪素膜が好ましい。当該酸窒化珪素膜は、フッ化水素アンモニウム（ＮＨ４ＨＦ２）を７．１３％とフッ化アンモニウム（ＮＨ４Ｆ）を１５．４％含む混合水溶液の２０℃におけるエッチングレートが１１０〜１３０ｎｍ／ｍｉｎ（５００℃、１時間＋５５０℃、４時間の熱処理後では、９０〜１００ｎｍ／ｍｉｎ）である。
【００６８】
また、第２の絶縁膜として窒酸化珪素膜を用いるのであれば、ＳｉＨ４ガス、ＮＨ３ガス、Ｎ２Ｏガスを原料として用いたプラズマＣＶＤ法で成膜した窒酸化珪素膜が好ましい。当該窒酸化珪素膜は、フッ化水素アンモニウム（ＮＨ４ＨＦ２）を７．１３％とフッ化アンモニウム（ＮＨ４Ｆ）を１５．４％含む混合水溶液の２０℃におけるエッチングレートが６０〜７０ｎｍ／ｍｉｎ（５００℃、１時間＋５５０℃、４時間の熱処理後では、４０〜５０ｎｍ／ｍｉｎ）である。
【００６９】
以上のように、絶縁膜により凹部及び凸部を有する直線状のストライプパターンを形成し、その上に非晶質半導体膜を堆積し、レーザー光の照射により溶融状態を経て結晶化させることにより凹部に半導体膜を流し込み凝固させ、凹部以外の領域に結晶化に伴う歪み又は応力を集中させることができ、結晶粒界など結晶性の悪い領域を選択的に形成することが可能となる。そして、結晶性のよい半導体領域を薄膜トランジスタのチャネル形成領域等のキャリア移動が行われる領域として用いることが本発明の特徴である。
【００７０】
その後、好ましくは５００〜６００℃の加熱処理を行い、結晶性半導体膜に蓄積された歪みを除去すると良い。この歪みは、結晶化によって起こる半導体の体積収縮、下地との熱応力や格子不整合などにより発生するものである。この加熱処理は、通常の熱処理装置を用いて行えば良いが、例えばガス加熱方式の瞬間熱アニール（ＲＴＡ）法を用いて１〜１０分の処理を行えば良い。なお、この工程は本発明において必須な要件ではなく、適宜選択して行えば良いものである。
【００７１】
次に、図３について説明する。図３（Ａ）は上面図であり、図３（Ｂ）はＡ−Ａ’に対応する断面図、図３（Ｃ）はＣ−Ｃ’に対応する断面図である。結晶性半導体膜１０７上に薄膜トランジスタの島状半導体膜を画定するためのパターニングを施した状態を示している。
【００７２】
図３（Ａ）において、レジストマスク１０８（ａ）及び１０８（ｂ）は第２の絶縁膜１０３の凹部と凸部に跨って設けられている。これは、第２の絶縁膜１０３の凸部に形成された結晶性の劣る結晶性半導体膜であっても、チャネル形成領域として活用するのではなく、電極として活用する分には何ら問題ないためである。即ち、薄膜トランジスタのソース領域やドレイン領域といった領域として積極的に活用することにより、ソース領域やドレイン領域と各領域に接続される電極（ソース電極もしくはドレイン電極）とのコンタクト部の設計マージンを確保できる。また、レジストマスクの形状は適宜設計すればよく、本実施の形態では１０８（ａ）と１０８（ｂ）の例を示している。
【００７３】
またレジストマスクのずれを考慮して、ソース領域及びドレイン領域に第１のレジストマスクを設けた後、結晶性半導体膜１０７の表面をエッチング除去し、図３のような第２のレジストマスクを用いて島状半導体膜を形成してもよい。これは実施の形態３で説明する。
【００７４】
次に、図４について説明する。図４（Ａ）は上面図であり、図４（Ｂ）はＡ−Ａ’に対応する断面図、図４（Ｃ）はＣ−Ｃ’に対応する断面図である。結晶性半導体膜１０７をパターニング後、ドライエッチングもしくはウェットエッチングを行って薄膜トランジスタの島状半導体膜（活性層ともいう）１０９（ａ）、１０９（ｂ）を形成した状態を示している。
【００７５】
結晶性半導体膜１０７はフッ素系のガスと酸素とをエッチングガスとして用いることによりバッファ膜１０４と選択性をもってエッチングすることができる。勿論、バッファ膜１０４がエッチングされてしまってもその下にある第１の絶縁膜１０２との選択性さえ確保できれば何ら問題はない。なお、エッチングガスとしてＣＦ４とＯ２の混合ガスやＮＦ３ガスを用いたプラズマエッチング法を用いて行っても良いし、ＣｌＦ３ガス等のフッ化ハロゲンガスを励起しないで用いたプラズマレスのガスエッチングを行っても良い。プラズマレスのガスエッチングは、結晶性半導体膜にプラズマダメージを与えないで済むので結晶欠陥の抑制により効果的な手法である。
【００７６】
また、島状半導体膜１０９（ａ）、１０９（ｂ）を形成する際、島状半導体膜の端部（エッジ）にテーパーを設けると好ましい。テーパー角は、２０〜８５°（好ましくは４５〜６０°）で良い。これにより後に形成するゲート絶縁膜のカバレッジ（被覆率）を向上させることができ、ゲート電極の断線や短絡等を防ぐことができる。
【００７７】
本発明を実施して得た結晶性半導体膜にはセコ・エッチングで明確になるような結晶粒界もしくは欠陥はなく、換言すれば実質的に存在しない。なお、セコ・エッチングとは、結晶性半導体膜の表面の結晶粒界を顕在化させるために一般的に知られるセコ液（ＨＦ：Ｈ２Ｏ＝２：１に添加剤としてＫ２Ｃｒ２Ｏ７を用いて調合した薬液）を用いたエッチング手法である。本明細書において、セコ液としては、二クロム酸カリウム（Ｋ２Ｃｒ２Ｏ７）２．２ｇを水５０ｃｃに溶かして０．１５ｍｏｌ／ｌの溶液を調製し、当該溶液にフッ酸水溶液１００ｃｃを加えてものを、さらに水で５倍に希釈したものを指し、セコ・エッチングとしては、前述のセコ液を用いて室温（１０〜３０℃）にて７５秒のエッチング処理を施すことを指す。
【００７８】
セコ・エッチングで明確になる結晶粒界は現状において特定できていないが、セコ・エッチングにより積層欠陥や結晶粒界が優先的にエッチングされることは良く知られている事実である。勿論、単結晶ではないため、セコ・エッチングで顕在化しない粒界や欠陥は当然あり得るが、そのような粒界や欠陥は半導体素子を作製した際の電気特性に影響を及ぼすようなものではないため、電気的に不活性と考えられる。通常、電気的に不活性な粒界とは、平面状粒界（低次もしくは高次の双晶又は対応粒界）と呼ばれるものであり、セコ・エッチングで顕在化しない粒界とは、平面状粒界であると推測される。その観点からすると、結晶粒界又は欠陥が実質的に存在しないということは、平面状粒界以外の結晶粒界が存在しないと言っても差し支えない。
【００７９】
次に、図５について説明する。図５（Ａ）は上面図であり、図５（Ｂ）はＡ−Ａ’に対応する断面図、図５（Ｃ）はＢ−Ｂ’に対応する断面図、図５（Ｄ）はＣ−Ｃ’に対応する断面図である。島状半導体膜１０９（ａ）、１０９（ｂ）を形成した後、ゲート絶縁膜１１０及びゲート電極１１１（ａ）、１１１（ｂ）を形成した状態を示している。
【００８０】
ゲート絶縁膜１１０は、上述した酸化珪素膜、窒化珪素膜、酸窒化珪素膜、窒酸化珪素膜、窒化アルミニウム膜、窒酸化アルミニウム膜、酸窒化アルミニウム膜及び酸化アルミニウム膜のいずれを用いても良いし、これらを適宜組み合わせた積層膜としても良い。ゲート絶縁膜のカバレッジを良くするためには、酸化珪素膜ならばＴＥＯＳを用いた酸化珪素膜が好ましく、窒酸化アルミニウム膜であればＲＦスパッタ法で形成した窒酸化アルミニウム膜を用いたり、当該窒酸化アルミニウム膜と酸化珪素膜の積層膜（酸化珪素膜は、活性層となる半導体膜を過酸化水素で酸化させたものであっても良い。）を用いたりすると良い。
【００８１】
また、ゲート電極１１１は、タングステン若しくはタングステンを含有する合金、タンタル若しくはタンタルを含有する合金、又は、アルミニウム若しくはアルミニウム合金などで形成すれば良い。
【００８２】
次に、ゲート電極１１１（ａ）、１１１（ｂ）をマスクとして自己整合的（セルフアライン）にソース領域１１２（ａ）、１１２（ｂ）及びドレイン領域１１３（ａ）、１１３（ｂ）を形成した状態を示している。また、本工程によりチャネル形成領域１１４（ａ）、１１４（ｂ）が画定する。
【００８３】
本実施の形態では、ソース領域１１２（ａ）、１１２（ｂ）及びドレイン領域１１３（ａ）、１１３（ｂ）にｐ型を付与するために周期表の１３族に属する元素（代表的には、ホウ素を用いる。）を添加するが、ｎ型を付与するために周期表の１５族に属する元素（代表的には、リンもしくはヒ素を用いる。）を添加しても良い。添加方法は公知の手法によれば良い。また、必要に応じて低濃度ドレイン領域（一般的にはＬＤＤ領域と呼ばれる。）を設けても良い。
【００８４】
また、ソース領域１１２（ａ）、１１２（ｂ）及びドレイン領域１１３（ａ）、１１３（ｂ）を形成した後、ファーネスアニール、レーザーアニール又はＲＴＡ（ラピッドサーマルアニール）によりソース領域１１２（ａ）、１１２（ｂ）及びドレイン領域１１３（ａ）、１１３（ｂ）の活性化を行う。なお、ＲＴＡは、ランプ光源を用いた赤外光又は紫外光によるアニールであっても良いし、加熱ガスによるアニールであっても良い。
【００８５】
次に、図６について説明する。図６（Ａ）は上面図であり、図６（Ｂ）はＡ−Ａ’に対応する断面図、図６（Ｃ）はＢ−Ｂ’に対応する断面図、図６（Ｄ）はＣ−Ｃ’に対応する断面図である。ソース配線１１７（ａ）、１１７（ｂ）及びドレイン配線１１８（ａ）、１１８（ｂ）まで形成し、ｐチャネル型の薄膜トランジスタが完成した状態を示している。
【００８６】
上記活性化工程が終了したら、ゲート電極１１１等を覆うように保護膜（パッシベーション膜）１１５を形成する。保護膜１１５としては、窒化珪素膜、窒酸化珪素膜、窒化アルミニウム膜又は窒酸化アルミニウム膜の如き窒素含有量の多い絶縁膜を用いることが好ましい。これはアルカリ金属や水分等の影響を排除するためである。
【００８７】
なお、本実施の形態では、保護膜１１５として窒酸化珪素（ＳｉＮｘＯｙ）膜を用い、成膜後に４００〜４５０℃の加熱処理を行う。当該保護膜１１５は、１５〜２５原子％の水素を含むため、加熱処理によって水素が拡散し、例えチャネル形成領域１１４ａ、１１４ｂに不対結合手があったとしても効果的に水素で終端できる。
【００８８】
保護膜１１５を形成したら、層間膜（層間絶縁膜）１１６として、酸化珪素膜、窒化珪素膜、窒酸化珪素膜もしくは酸窒化珪素膜又はこれらの積層膜を形成する。勿論、耐熱性が許せば樹脂膜を用いても良い。膜厚は、特に限定されないが、層間膜１１６の表面が十分に平坦化できる膜厚が好ましい。なお、層間膜１１６の成膜後にＣＭＰ（ケミカルメカニカルポリッシング）等の公知の手段で平坦化を行っても良い。
【００８９】
そして、層間膜１１６等にコンタクトホールを形成し、アルミニウム膜又はアルミニウム膜と他の金属膜との積層膜でソース配線１１７（ａ）、１１７（ｂ）及びドレイン配線１１８（ａ）、１１８（ｂ）を形成する。勿論、アルミニウムの代わりに銅その他の低抵抗導体を用いても良い。なお、１１９（ａ）、１１９（ｂ）は、ソース領域１１２（ａ）、１１２（ｂ）とそれぞれソース配線１１７（ａ）、１１７（ｂ）が接続される領域であり、ソースコンタクトと呼ぶ。また、１２０（ａ）、１２０（ｂ）は、ドレイン領域１１３（ａ）、１１３（ｂ）とそれぞれドレイン配線１１８（ａ）、１１８（ｂ）が接続される領域であり、ドレインコンタクトと呼ぶ。本実施の形態では、ソース領域及びドレイン領域が第２の絶縁膜で形成される凹部及び凸部に跨って形成されているため、ソースコンタクト１１９（ａ）、１１９（ｂ）及びドレインコンタクト１２０（ａ）、１２０（ｂ）を形成するための設計マージンを広くとることができる。
【００９０】
なお図６（Ｄ）に示される左側のｐチャネル型トランジスタは、複数のチャネル形成領域（本実施の形態では２本のチャネル形成領域が並列に配設され、かつ、一対の不純物領域（本実施の形態ではソース領域１１２（ａ）及びドレイン領域１１３（ａ））との間に連接して設けられた構造、即ちマルチチャネル構造のトランジスタである。またこの左側のｐチャネル型薄膜トランジスタのチャネル形成領域の幅は、２本のチャネル形成領域の幅の総和であると考える。
【００９１】
また図１８は凹部に形成される結晶性半導体膜の配向性を反射電子回折パターン（ＥＢＳＰ：Ｅｌｅｃｔｒｏｎ　Ｂａｃｋｓｃａｔｔｅｒ　ｄｉｆｆｒａｃｔｉｏｎ　Ｐａｔｔｅｒｎ）により求めた結果を示している。ＥＢＳＰは走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｙ）に専用の検出器を設け、電子ビームを結晶面に照射してその菊池線からの結晶方位同定をコンピューターで画像認識させることによって、そのミクロな結晶性を表面配向のみならず、結晶の全方向に関して測定するものである（以下、この手法を便宜上ＥＢＳＰ法と呼ぶ）。
【００９２】
図１８のデータは、凹部においては線状に集光されたレーザー光の走査方向（レーザスキャン方向）と平行な方向に結晶が成長していることを示している。図１８より成長の面方位は、同一ストライプ（凹部）内においてほぼ均一に揃っていることが確認される。なお図１８では、３つの面方位を示し、段差パターンが存在する場所には複数の凹部が存在しており、同色ストライプは面方位が揃っているところを指す。
【００９３】
このように本発明により、絶縁表面上の同一ラインのストライプ状に形成された結晶性半導体膜の結晶性つまり結晶成長の面方位を揃えることができる。そして本発明は、同一ライン上の結晶性半導体膜をチャネル形成領域として有する薄膜トランジスタ間において、特性のばらつきを低減することができる。
【００９４】
（実施の形態２）
本発明の結晶性半導体膜の形成において、実施の形態１で示すように非晶質半導体膜にレーザー光を照射して結晶化させる方法の他に、固相成長により結晶化した後さらにレーザー光を照射して溶融再結晶化しても良い。
【００９５】
例えば、図２において非晶質半導体膜１０５を形成した後、当該非晶質半導体膜（例えば非晶質珪素膜）の結晶化温度を低温化させ配向性を向上させるなど、結晶化を促進する触媒作用のある金属元素としてＮｉを添加する。
【００９６】
当該技術については、本出願人による特開平１１−３５４４４２号等に記載されている。実施の形態１の技術に当該Ｎｉ添加の技術を組み合わせて実施して得た結晶性半導体膜も、結晶性が揃う特徴を有し、このような結晶性半導体膜を薄膜トランジスタのチャネル形成領域に用いると、電子移動度とホール移動度が共に大幅に向上し、ひいてはｎチャネル型トランジスタ及びｐチャネル型トランジスタの電界効果移動度が大幅に向上するという特徴を有する。
【００９７】
また、Ｎｉの添加法に限定はなく、スピン塗布法、蒸着法、スパッタ法などを適用するこができる。スピン塗布法による場合には酢酸ニッケル塩が５ｐｐｍの水溶液を塗布して金属元素含有層を形成する。勿論、触媒元素はＮｉに限定されるものではなく、他の公知の材料を用いても良い。
【００９８】
非晶質半導体膜１０５の形成後は、５８０℃にて４時間の加熱処理により非晶質半導体膜１０５を結晶化させ、結晶化した半導体膜に対し、レーザー光又はそれと同等な強光を照射して溶融させ再結晶化する。こうして、図２と同様に表面がほぼ平坦化された結晶性半導体膜を得ることができる。
【００９９】
レーザー光の被照射体として結晶化した半導体膜を用いる利点はその半導体膜の光吸収係数の変動率にあり、結晶化した半導体膜にレーザー光を照射して溶融させたとしても光吸収係数は殆ど変動しない。よって、レーザー照射条件のマージンを広くとることができる。
【０１００】
こうして形成された結晶性半導体膜には金属元素が残存するが、ゲッタリング処理により取り除くことができる。この技術の詳細については、特願２００１−０１９３６７号出願（又は特願２００２−０２０８０１号出願）を参照されたい。また、このゲッタリング処理に伴う加熱処理は、結晶性半導体膜の歪みを緩和するという効果も合わせ持っている。
【０１０１】
その後、実施の形態１と同様に凹部の結晶性半導体膜をチャネル形成領域とし、かつ、凸部の結晶性半導体膜をソース領域又はドレイン領域として用いた薄膜トランジスタを形成する。このような本発明により、絶縁表面上の同一ラインのストライプ状に形成された結晶性半導体膜の結晶性つまり結晶成長の面方位を揃えることができる。そして本発明は、同一ライン上の結晶性半導体膜をチャネル形成領域として有する薄膜トランジスタ間において、ばらつきを低減することができる。
【０１０２】
（実施の形態３）
次に、図８を用いてストライプパターンの長さを、トランジスタのチャネル形成領域を形成することができる程度の長さとする例を説明する。
【０１０３】
図８（Ａ）は上面図であり、図８（Ｂ）はＡ−Ａ’に対応する断面図、図８（Ｃ）はＣ−Ｃ‘に対応する断面図である。基板８０１上に第１の絶縁膜８０２と直線状のストライプパターンが形成された第２の絶縁膜８０３が形成された状態を示している。なお、８０３ａで示される部分は凹部を指し、８０３ｂで示される部分は凸部を指す。
【０１０４】
本実施の形態の特徴は、直線状のストライプパターンの長さをトランジスタのチャネル形成領域を形成することができる程度としたことである。すなわちＡ−Ａ’の断面図をみると第２の絶縁膜８０３が設けられず、Ｃ−Ｃ‘の断面図をみると第２の絶縁膜８０３がストライプ状に設けられている。また第１の絶縁膜や第２の絶縁膜は、実施の形態１と同様な材料や同様な作製方法により形成すればよい。
【０１０５】
また実施の形態１と同様に、直線状のストライプパターンに形成される第２の絶縁膜８０３の幅（Ｗ１）は０．１〜１０μｍ（好ましくは０．５〜１μｍ）で、隣接する第２の絶縁膜との間隔（Ｗ２）は０．０１〜２μｍ（好ましくは０．１〜１μｍ）であり、第２の絶縁膜の厚さ（ｄ）は０．０１〜３μｍ（好ましくは０．１〜２μｍ）が好ましい。
【０１０６】
その後実施の形態１と同様に、第１の絶縁膜８０２と第２の絶縁膜８０３から成る表面上および凹部８０３ａを覆うようにバッファとして機能する絶縁膜（以下、バッファ膜）８０４を形成し、その後、大気解放することなく連続的に非晶質半導体膜を０．０１〜３μｍ（好ましくは０．１〜１μｍ）の厚さに形成した。
【０１０７】
次に図９を説明する。図９は、非晶質半導体膜に連続発振の線状レーザー光を照射することによって結晶化し、結晶性半導体膜８０７を得たものである。図９（Ａ）は上面図であり、図９（Ｂ）はＡ−Ａ’に対応する断面図、図９（Ｃ）はＣ−Ｃ’に対応する断面図である。
【０１０８】
その後、ドライエッチング法またはウェットエッチング法により結晶性半導体膜８０７をエッチングし、第２の絶縁膜８０３（またはその上のバッファ膜８０４）を露出させる。この工程により凹部のみに選択的に結晶性半導体膜８０７を残存させることができる（図９（Ｃ））。このときソース領域及びドレイン領域には第２の絶縁膜が存在しないため、ソース配線及びドレイン配線用の結晶性半導体膜を残存させるレジストマスクを設ける必要がない。よって、本実施の形態の第２の絶縁膜８０３の形状と結晶性半導体膜８０７をエッチングすることによりマスク枚数を減らすことができる。
【０１０９】
なお上記エッチング工程は、ドライエッチング法またはウェットエッチング法だけでなく、ＣＭＰ（ケミカルメカニカルポリッシング）の如き機械的研磨法を用いても良い。また、化学的手法及び機械的手法を併用しても構わない。
【０１１０】
次に、図１０に示すようにレジストマスク８０８（ａ）、８０８（ｂ）を形成する。また　図１０（Ａ）は上面図であり、図１０（Ｂ）はＡ−Ａ’に対応する断面図、図１０（Ｃ）はＢ−Ｂ’に対応する断面図、図１０（Ｄ）はＣ−Ｃ’に対応する断面図である。レジストマスク８０８（ａ）、８０８（ｂ）をマスクとして結晶性半導体膜をパターニングし、島状半導体膜を得る。
【０１１１】
これ以降の工程については、実施の形態１に記載の工程を参照にすれば良いので、本実施の形態での説明は省略する。
【０１１２】
本実施の形態は、形成される島状半導体膜のソース領域及びドレイン領域に絶縁膜８０３がないことが特徴である。このようにソース領域やドレイン領域に絶縁膜８０３がないため、ソース配線やドレイン配線が断線する可能性が低下し、さらにコンタクト不良が低減し、半導体素子の回路設計の自由度が増す。
【０１１３】
また本実施の形態によれば、第２の絶縁膜８０３により自己整合的にチャネル形成領域を形成することができるため、チャネル形成領域を形成するときのパターンずれによって第２の絶縁膜の凸部に誤ってチャネル形成領域が形成されることを防ぐことができ、チャネル形成領域内に結晶粒界が含まれてしまうような事態を減らすことができ、歩留まりを向上させることができる。
【０１１４】
なお、本実施の形態のドライエッチング法またはウェットエッチング法により結晶性半導体膜８０７をエッチングし、第２の絶縁膜８０３（もしくはその上のバッファ膜８０４）を露出させる工程は実施の形態１及び２と組み合わせることができる。
【０１１５】
（実施の形態４）
本実施の形態では、実施の形態１において、島状半導体膜１０９を形成した後に、第２の絶縁膜１０３を除去した例を示す。なお、図１１（Ａ）は本実施の形態を実施した場合における薄膜トランジスタの上面図であり、図１１（Ｂ）〜（Ｄ）は、図１１（Ａ）をそれぞれＡ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’で切断した断面図である。また、各図面の符号は、実施の形態１に用いた図面の符号を参照すれば良い。
【０１１６】
本実施の形態の島状半導体膜１０９（ａ）、１０９（ｂ）の下以外の領域において第２の絶縁膜１０３が除去されている点により、図１１（Ｄ）のように島状半導体膜１０９（ａ）、１０９（ｂ）の側面までゲート電極が覆うため、実効的なチャネル形成領域の幅が増加し、薄膜トランジスタの駆動能力が増大する。また本実施の形態により基板面上において不必要な段差が低減される点が挙げられ、ゲート配線、ソース配線及びドレイン配線といった引き回し配線が第２の絶縁膜１０３による段差を乗り越える回数を減らすことができるため、乗り越え不良に起因する断線などの不良を防ぐことが可能である。
【０１１７】
なお、本実施の形態は、実施の形態１〜３のいずれとも自由に組み合わせることが可能である。
【０１１８】
（実施の形態５）
本実施の形態では、本発明の実施に用いられるレーザー照射装置の構成について、図１２を用いて説明する。なお、図１２では２台のレーザー発振装置を用いているが、レーザー発振装置はこの数に限定されず、３台でも４台でも良いし、それ以上であっても良い。
【０１１９】
レーザー発振装置１１は、チラー１２を用いてその温度を一定に保つようにする。チラー１２は必ずしも設ける必要はないが、レーザー発振装置１１の温度を一定に保つことで、出力されるレーザー光のエネルギーが温度によってばらつくのを抑えることができる。
【０１２０】
また、光学系１４により、レーザー発振装置１１から出力された光路を変更したり、そのレーザービームの形状を加工したりして、レーザー光を集光することができる。さらに、図１２のレーザー照射装置では、光学系１４によって、複数のレーザー発振装置１１から出力されたレーザー光のレーザービームを互いに一部を重ね合わせることで、合成することができる。
【０１２１】
なお、レーザー光を一次的に完全に遮蔽することができるＡＯ変調器１３を、被処理物である基板１６とレーザー発振装置１１との間の光路に設けても良い。また、ＡＯ変調器の代わりに、アテニュエイター（光量調整フィルタ）を設けて、レーザー光のエネルギー密度を調整するようにしても良い。
【０１２２】
また、被処理物である基板１６とレーザー発振装置１１との間の光路に、レーザー発振装置１１から出力されたレーザー光のエネルギー密度を測定する手段（エネルギー密度測定手段）２０を設け、測定したエネルギー密度の経時変化をコンピューター１０において監視するようにしても良い。この場合、レーザー光のエネルギー密度の減衰を補うように、レーザー発振装置１０からの出力を高めるようにしても良い。
【０１２３】
合成されたレーザービームは、スリット１５を介して被処理物である基板１６に照射される。スリット１５は、レーザー光を遮ることが可能であり、なおかつレーザー光によって変形または損傷しないような材質で形成するのが望ましい。そして、スリット１５はスリットの幅が可変であり、該スリットの幅によってレーザービームの幅を変更することができる。なおスリットは必ずしも設ける必要はない。
【０１２４】
なお、スリット１５を介さない場合、レーザー発振装置１１から発振されるレーザー光の基板１６におけるレーザービームの形状は、レーザーの種類によって異なり、また光学系により成形することもできる。
【０１２５】
基板１６はステージ１７上に載置されている。図１２では、位置制御手段１８、１９が、被処理物におけるレーザービームの位置を制御する手段であり、ステージ１７の位置が、位置制御手段１８、１９によって制御されている。図１２では、位置制御手段１８がＸ方向におけるステージ１７の位置の制御を行っており、位置制御手段１９はＹ方向におけるステージ１７の位置制御を行う。
【０１２６】
なお、図１２では、レーザービームの位置を、基板を移動させることで制御しているが、ガルバノミラー等の光学系を用いて移動させるようにしても良いし、その両方であってもよい。
【０１２７】
また図１２のレーザー照射装置は、メモリ等の記憶手段及び中央演算処理装置を兼ね備えたコンピューター１０を有している。コンピューター１０は、レーザー発振装置１１の発振を制御し、レーザー光の走査経路を定め、なおかつレーザー光のレーザービームが定められた走査経路にしたがって走査されるように、位置制御手段１８、１９を制御し、基板を所定の位置に移動させることができる。
【０１２８】
さらに図１２では、コンピューター１０によって、上述したスリット１５の幅を制御し、マスクのパターン情報に従ってレーザービームの幅を変更することができる。
【０１２９】
さらにレーザー照射装置は、被処理物の温度を調節する手段を備えていても良い。また、レーザー光は指向性およびエネルギー密度の高い光であるため、ダンパーを設けて、反射光が不適切な箇所に照射されるのを防ぐようにしても良い。ダンパーは、反射光を吸収させる性質を有していることが望ましく、ダンパー内に冷却水を循環させておき、反射光の吸収により隔壁の温度が上昇するのを防ぐようにしても良い。また、ステージ１７に基板を加熱するための手段（基板加熱手段）を設けるようにしても良い。
【０１３０】
なおマスクの位置合わせの目安にするマーカーをレーザーで形成する場合、マーカー用のレーザー発振装置を設けるようにしても良い。この場合、マーカー用のレーザー発振装置の発振を、コンピューター１０において制御するようにしても良い。さらにマーカー用のレーザー発振装置を設ける場合、マーカー用のレーザー発振装置から出力されたレーザー光を集光するための光学系を別途設ける。なおマーカーを形成する際に用いるレーザーは、代表的にはＹＡＧレーザー、ＣＯ２レーザー等が挙げられるが、無論この他のレーザーを用いて形成することは可能である。
【０１３１】
またマーカーを用いた位置合わせのために、ＣＣＤカメラ２１を１台、場合によっては数台設けるようにしても良い。なおＣＣＤカメラとは、ＣＣＤ（電荷結合素子）を撮像素子として用いたカメラを意味する。また、マーカーを設けずに、ＣＣＤカメラ２１によって絶縁膜または半導体膜のパターンを認識し、基板の位置合わせを行うようにしても良い。この場合、コンピューター１０に入力されたマスクによる絶縁膜または半導体膜のパターン情報と、ＣＣＤカメラ２１において収集された実際の絶縁膜または半導体膜のパターン情報とを照らし合わせて、基板の位置情報を把握することができる。この場合マーカーを別途設ける必要がない。
【０１３２】
また、基板に入射したレーザー光は該基板の表面で反射し、入射したときと同じ光路を戻る、いわゆる戻り光となるが、該戻り光はレーザーの出力や周波数の変動や、ロッドの破壊などの悪影響を及ぼす。そのため、前記戻り光を取り除きレーザーの発振を安定させるため、アイソレータを設置するようにしても良い。
【０１３３】
なお、図１２では、レーザー発振装置を複数台設けたレーザー照射装置の構成について示したが、こうすることで光学系の設計が容易となるメリットがある。本発明は、半導体膜の溶融に際して特に線状レーザー光を用いることがスループット向上の観点からも好ましい。しかしながら、レーザー光の長さの長い方向（図２におけるＸ軸方向）が長くなるとその光学設計が非常に精密になるため、複数の線状レーザー光を重ね合わせて用いることで光学設計の負担を軽減することができる。
【０１３４】
例えば、複数のレーザー発振装置から発振される複数のレーザー光を光学的に複合して一つの線状レーザー光を形成することが可能である。図１３（Ａ）に示したのは、個々のレーザー光の照射断面である。ここではレーザー光の照射領域が楕円形状となる場合を例に挙げているが、形状による違いはない。
【０１３５】
レーザー光の形状はレーザーの種類によって異なり、また光学系により成形することもできる。例えば、ラムダ社製のＸｅＣｌエキシマレーザー装置（波長３０８ｎｍ、パルス幅３０ｎｓ）Ｌ３３０８から射出されたレーザー光の形状は、１０ｍｍ×３０ｍｍ（共にビームプロファイルにおける半値幅）の矩形状である。また、ＹＡＧレーザー装置から射出されたレーザー光の形状は、ロッド形状が円筒形であれば円状となり、スラブ型であれば矩形状となる。このようなレーザー光を光学系により、さらに成形することにより、所望の大きさのレーザー光をつくることもできる。
【０１３６】
図１３（Ｂ）に図１３（Ａ）に示したレーザー光の長軸（長手）方向（Ｘ軸方向）におけるレーザー光のエネルギー密度の分布を示す。図１３（Ａ）に示すレーザー光は、図１３（Ｂ）におけるエネルギー密度のピーク値の１／ｅ２のエネルギー密度を満たしている領域に相当する。レーザー光が楕円形状であるレーザー光のエネルギー密度の分布は、楕円の中心Ｏに向かうほど高くなっている。このように図１３（Ａ）に示したレーザー光は、中心軸方向におけるエネルギー密度がガウス分布に従っており、エネルギー密度が均一だと判断できる領域が狭くなる。
【０１３７】
次に、図１３（Ａ）に示したレーザー光を二つ合成したときの線状レーザー光の照射断面形状を図１３（Ｃ）に示す。なお、図１３（Ｃ）では二つのレーザー光を重ね合わせることで１つの線状のレーザー光を形成した場合について示しているが、重ね合わせるレーザー光の数はこれに限定されない。
【０１３８】
図１３（Ｃ）に示すように、各レーザー光は、各楕円の長軸が一致し、なおかつ互いにレーザー光の一部が重なることで合成され、１つの線状レーザー光が形成されている。なお以下、各楕円の中心Ｏを結ぶことで得られる直線をレーザービームの中心軸とする。
【０１３９】
図１３（Ｄ）に、図１３（Ｃ）に示した合成後の線状レーザー光の中心軸ｘ方向におけるエネルギー密度の分布を示す。なお、図１３（Ｃ）に示すレーザー光は、図１３（Ｂ）におけるエネルギー密度のピーク値の１／ｅ２のエネルギー密度を満たしている領域に相当する。合成前の各レーザー光が重なり合っている部分において、エネルギー密度が加算される。例えば図示したように重なり合ったレーザー光のエネルギー密度Ｌ１とＬ２を加算すると、個々のレーザー光のエネルギー密度のピーク値Ｌ３とほぼ等しくなり、各楕円の中心Ｏの間においてエネルギー密度が平坦化される。
【０１４０】
なお、Ｌ１とＬ２を加算するとＬ３と等しくなるのが理想的だが、現実的には必ずしも等しい値にはならない。Ｌ１とＬ２を加算した値とＬ３との値のずれの許容範囲は、設計者が適宜設定することが可能である。
【０１４１】
レーザー光を単独で用いると、エネルギー密度がガウス分布に従っているので、絶縁膜の平坦な部分に接している半導体膜全体に均一なエネルギー密度のレーザー光を照射することが難しい。しかし、図１３（Ｄ）からわかるように、複数のレーザー光を重ね合わせてエネルギー密度の低い部分を互いに補い合うようにすることで、複数のレーザー光を重ね合わせないで単独で用いるよりも、エネルギー密度の均一な領域が拡大され、半導体膜の結晶性を効率良く高めることができる。
【０１４２】
なお、Ｂ−Ｂ’、Ｃ−Ｃ’におけるエネルギー密度の分布は、Ｂ−Ｂ’の方がＣ−Ｃ’よりも弱冠小さくなっているが、ほぼ同じ大きさとみなすことができ、合成前のレーザー光のピーク値の１／ｅ２のエネルギー密度を満たしている領域における合成された線状レーザー光の形状は、線状と言って差し支えない。
【０１４３】
なお、合成された線状レーザー光の照射領域の外縁近傍にはエネルギー密度の低い領域が存在する。当該領域を用いると結晶性を却って損なう可能性もあるため、図１２においてスリット１５を用いたように、線状レーザー光の外縁を用いない方が好ましい形態と言える。
【０１４４】
本実施の形態で説明したレーザー照射装置は、本発明のレーザー光照射を実施するにあたって用いることができ、実施の形態１〜４のいずれを実施するに際しても使用することができる。また、合成して線状レーザー光を得るメリットはあるものの光学系やレーザー発振装置のコストは増加してしまうため、１台のレーザー発振装置及び１組みの光学系で所望の線状レーザー光を得ることができれば、そのようなレーザー照射装置を本発明の実施に使用することに何ら問題はない。
【０１４５】
【実施例】
（実施例１）
【０１４６】
本実施例は、本発明を用いて形成されるアナログ回路であるカレントミラー回路及び差動増幅回路を説明する。
【０１４７】
図１４の（Ａ−１）及び（Ａ−２）に、カレントミラー回路の等価回路図及びレイアウト例の上面図を示す。なお、カレントミラー回路が有する薄膜トランジスタ１５１０、１５１１の極性はｐチャネル型の例を説明する。
【０１４８】
図１４（Ａ−１）をみると、電源線Ｖｄｄと薄膜トランジスタ１５１０、１５１１のドレイン電極とが接続され、薄膜トランジスタ１５１０のゲート電極と薄膜トランジスタ１５１１のゲート電極とソース電極とが接続され、薄膜トランジスタ１５１１のソース電極は電流源を介してＶｓｓに接続される。また整合性を要求される薄膜トランジスタは、点線で囲まれた薄膜トランジスタ１５１０及び１５１１である。
【０１４９】
また図１４（Ａ−２）をみると、絶縁膜間に形成された島状半導体膜上にゲート電極が設けられ、その後、ソース配線またはドレイン配線が設けられている。そしてソース配線及びドレイン配線はコンタクトホールを介して島状半導体膜の不純物領域（ソース領域及びドレイン領域）と接続されている。そして薄膜トランジスタ１５１０及び１５１１のチャネル形成領域は、同一ラインの結晶性半導体膜から形成している。
【０１５０】
すなわちアナログ回路であるカレントミラー回路を構成する薄膜トランジスタのうち、少なくとも同一極性の薄膜トランジスタのチャネル形成領域を同一ライン上に形成している。そしてアナログ回路であるカレントミラー回路を構成する薄膜トランジスタのうち、少なくともゲート電極を共有する薄膜トランジスタ（すなわち同一のゲート電極に電気的に接続された薄膜トランジスタ）のチャネル形成領域を同一ライン上に形成している。
【０１５１】
この島状半導体膜は、実施の形態１乃至５のいずれの方法で形成してもよい。
また、カレントミラー回路が有する薄膜トランジスタの極性がｎチャネル型でもよいことはいうまでもない。
【０１５２】
図１４の（Ｂ−１）及び（Ｂ−２）には、差動増幅回路の等価回路図及びレイアウト例の上面図を示す。なお、差動増幅回路の有する薄膜トランジスタ１５１２、１５１３の極性はｐチャネル型であり、１５１４、１５１５、１６００の極性はｎチャネル型である例を説明する。
【０１５３】
図１４（Ｂ−１）をみると、電源線Ｖｄｄと薄膜トランジスタ１５１２、１５１３のドレイン電極とが接続される。また薄膜トランジスタ１５１０のゲート電極と、薄膜トランジスタ１５１１のゲート電極及びソース電極と、が接続される。また、薄膜トランジスタ１５１２のソース電極と、薄膜トランジスタ１５１４のソース電極と、が接続される。また、薄膜トランジスタ１５１３のソース電極と、薄膜トランジスタ１５１５のソース電極と、が接続される。また、薄膜トランジスタ１５１４のドレイン電極と、薄膜トランジスタ１５１５のドレイン電極と、が薄膜トランジスタ１６００を介してＶｓｓに接続される。また整合性が要求される薄膜トランジスタは、それぞれ点線で囲まれた薄膜トランジスタ１５１２及び１５１３と、薄膜トランジスタ１５１４及び１５１５とである。
【０１５４】
また図１４（Ｂ−２）をみると、絶縁膜間に形成された島状半導体膜上にゲート電極が設けられ、その後、ソース配線またはドレイン配線が設けられている。そしてソース配線及びドレイン配線はそれぞれ、コンタクトホールを介して島状半導体膜の不純物領域（ソース領域及びドレイン領域）と接続されている。また点線で囲まれた整合性が要求される薄膜トランジスタ１５１２及び１５１３のチャネル形成領域は同一ラインの結晶性半導体膜から形成され、もう一つの点線で囲まれた整合性が要求される薄膜トランジスタ１５１４及び１５１５のチャネル形成領域は同一ラインの結晶性半導体膜から形成されることがわかる。
【０１５５】
すなわちアナログ回路である差動増幅回路を構成する薄膜トランジスタのうち、少なくとも同一極性の薄膜トランジスタのチャネル形成領域を同一ライン上に形成している。またアナログ回路である差動増幅回路を構成する薄膜トランジスタのうち、少なくともゲート電極を共有する薄膜トランジスタ（すなわち同一のゲート電極に電気的に接続された薄膜トランジスタ）のチャネル形成領域を同一ライン上に形成している。またアナログ回路である差動増幅回路を複数の入力信号が印加されるアナログ回路において、同一の入力信号が印加されるゲート電極を有する同一極性の薄膜トランジスタのチャネル形成領域を同一ライン上に形成している。
【０１５６】
なお、図１４では、ｐチャネル型の薄膜トランジスタのチャネル形成領域として機能する島状半導体膜の本数は３本であり、ｎチャネル型の薄膜トランジスタのチャネル形成領域として機能する島状半導体膜の本数は２本である例が記載されているが、本発明はこれに限定されない。設計者は薄膜トランジスタの電界効果移動度や、回路に必要な特性から適宜設計すればよい。なお、ｐチャネル型薄膜トランジスタとｎチャネル薄膜トランジスタのチャネル形成領域を構成する各島状半導体膜のチャネル幅方向の長さを異ならせてもよい。しかし、結晶化工程のマージンや均一な結晶性を確保するためには共通であることが好ましい。
【０１５７】
このように本発明は、カレントミラー回路や差動増幅回路が有する整合性が要求される薄膜トランジスタの島状半導体膜の結晶性が揃っているため、それら薄膜トランジスタ間においてばらつきの小さく、高い整合性を備えたカレントミラー回路及び差動増幅回路を得ることができる。また、チャネル形成領域の形成される領域を指定して、結晶粒界が存在しない結晶性半導体領域を当該領域に形成することが可能となるため、高速動作が可能で電流駆動能力の高いカレントミラー回路及び差動増幅回路を得ることができる。
【０１５８】
本発明により形成されたカレントミラー回路を有する発光表示装置の画素部や信号線駆動回路の電流源（定電流源）は高い整合性を得ることができ、発光表示装置の性能を向上することができる。
【０１５９】
（実施例２）
本実施例は、本発明を用いて形成されるアナログスイッチの回路を説明する。
【０１６０】
図１５に、隣り合う二つのアナログスイッチＳＷ１及びアナログスイッチＳＷ２（破線で囲まれたアナログスイッチ）の等価回路図（Ａ）及びレイアウト例の上面図（Ｂ）を示す。なお、二つのアナログスイッチが有する薄膜トランジスタ１５１６、１５１８の極性はｐチャネル型であり、１５１７、１５１９の極性はｎチャネル型である例を説明する。
【０１６１】
本実施例のアナログスイッチにおける整合性が要求される薄膜トランジスタとは、薄膜トランジスタ１５１６及び１５１８と、または薄膜トランジスタ１５１７及び１５１９とである。また本実施例ではアナログスイッチの整合性が要求される薄膜トランジスタが２つから構成される例を説明するが、２つの薄膜トランジスタからなるものに限定されるものではないことは言うまでもない。
【０１６２】
図１５（Ａ）をみると、入力信号（Ｓｉｇｎａｌ）が入力される配線とＳＷ１の薄膜トランジスタ１５１７のゲート電極と、ＳＷ２の薄膜トランジスタ１５１９のゲート電極とが接続される。反転信号（Ｓｉｇｎａｌｂ）が入力される配線とＳＷ１の薄膜トランジスタ１５１６のゲート電極と、ＳＷ２の薄膜トランジスタ１５１８のゲート電極とが接続される。そしてＳＷ１及びＳＷ２は入力信号ＶＩＮが入力され、出力信号ＶＯＵＴを出力する。
【０１６３】
また図１５（Ｂ）をみると、絶縁膜間に形成された島状半導体膜上にゲート電極が設けられ、その後、ソース配線またはドレイン配線が設けられている。そしてソース配線及びドレイン配線はコンタクトホールを介して島状半導体膜の不純物領域（ソース領域及びドレイン領域）と接続されている。また一つの整合性が要求される薄膜トランジスタ１５１６及び１５１８のチャネル形成領域は同一ラインの結晶性半導体膜から形成され、もう一つの整合性が要求される薄膜トランジスタ１５１７及び１５１９のチャネル形成領域は同一ラインの結晶性半導体膜から形成されることがわかる。
【０１６４】
なお、図１５では、ｐチャネル型の薄膜トランジスタのチャネル形成領域として機能する島状半導体膜の本数は３本であり、ｎチャネル型の薄膜トランジスタのチャネル形成領域として機能する島状半導体膜の本数は２本である例が記載されているが、本発明はこれに限定されない。設計者は薄膜トランジスタの電界効果移動度や、回路に必要な特性から適宜設計すればよい。なお、ｐチャネル型薄膜トランジスタとｎチャネル薄膜トランジスタのチャネル形成領域を構成する各島状半導体膜のチャネル幅方向の長さを異ならせてもよい。しかし、結晶化工程のマージンや均一な結晶性を確保するためには共通であることが好ましい。
【０１６５】
このように本発明は、複数のアナログスイッチの整合性が要求される薄膜トランジスタのチャネル形成領域は結晶性が揃っている同一ラインの結晶性半導体膜から形成されるため、複数の回路間においてばらつきの小さく、特性の揃ったアナログスイッチを得ることができる。
【０１６６】
本発明により形成されたアナログスイッチを有する発光表示装置の画素部は、同一の電流信号によるアナログスイッチの特性が揃うため、発光表示装置の性能を向上させることができる。
【０１６７】
（実施例３）
本発明は様々な半導体装置に適用できるものであり、実施の形態１乃至５、実施例１及び２に基づいて作製される表示パネルの形態を説明する。なお、本実施の形態に示す表示パネルの具体例としては、液晶表示パネル、ＥＬ（エレクトロルミネセンス）表示パネル、ＦＥＤ（フィールドエミッションディスプレイ）用表示パネルといった半導体素子としてトランジスタを用いる表示パネルが挙げられる。勿論、これら表示パネルは、モジュールとして市場に流通するものを含む。
【０１６８】
図１６は基板９００には画素部９０２、ゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側駆動回路９０１ｃ、入出力端子部９０８、配線又は配線群９１７が備えられている。
【０１６９】
シールパターン９４０は、対向基板９２０と基板９００との間に密閉空間を作るためのパターンであり、液晶表示パネルなら液晶を封入し、ＥＬパネルならＥＬ材料（特に有機ＥＬ材料）を外気から保護する役割を果たす。ゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側駆動回路９０１ｃ及び当該駆動回路部と入力端子とを接続する配線又は配線群９１７と一部が重なっていても良い。このようにすると、表示パネルの額縁領域（画素部の周辺領域）の面積を縮小させることができる。外部入力端子部には、ＦＰＣ（フレキシブルプリントサーキット）９３６が固着されている。
【０１７０】
さらに、本発明を実施して得たトランジスタを用いて各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ／ＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）、グラフィクス用ＬＳＩ、暗号ＬＳＩ、アンプなどが形成されたチップ９５０が実装される。これらの機能回路は、画素部９０２、ゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側駆動回路９０１ｃとは異なるデザインルールで形成されるものであり、具体的には１μｍ以下のデザインルールが適用される。なお、上記外部入力端子部やチップ９５０は樹脂（モール樹脂等）９３７によって保護しておくと良い。また、実装の方法に限定はなく、ＴＡＢテープを用いた方式やＣＯＧ（チップオングラス）方式などが適用することができる。
【０１７１】
例えば、本発明の半導体集積回路を画素部９０２のスイッチング素子として、さらにゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側駆動回路９０１ｃを構成する能動素子として適用することができる。勿論、本実施の形態は、本発明を実施して得た表示パネルの一例を示すものであり、図１６の構成に限定されるものではない。
【０１７２】
（実施例４）
本発明を用いて様々な電子装置を完成させることができる。その一例は、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話など）、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ受像器、携帯電話などが挙げられる。それらの一例を図１７に示す。なお、ここで示す電子装置はごく一例であり、これらの用途に限定するものではない。
【０１７３】
図１７（Ａ）は本発明を適用してテレビ受像器を完成させる一例であり、筐体３００１、支持台３００２、表示部３００３などにより構成されている。本発明により作製されるトランジスタを、表示部の駆動回路、メモリ、他の各種論理回路などの集積回路に用いることで、バラツキの少ない高性能の集積回路をガラス上に形成し組み込むことができ、本発明によりテレビ受像器を完成させることができる。
【０１７４】
図１７（Ｂ）は本発明を適用してビデオカメラを完成させた一例であり、本体３０１１、表示部３０１２、音声入力部３０１３、操作スイッチ３０１４、バッテリー３０１５、受像部３０１６などにより構成されている。本発明により作製されるトランジスタを、表示部の駆動回路、メモリ、他の各種論理回路などの集積回路に用いることで、バラツキの少ない高性能の集積回路をガラス上に形成し組み込むことができ、本発明によりビデオカメラを完成させることができる。
【０１７５】
図１７（Ｃ）は本発明を適用してノート型のパーソナルコンピュータを完成させた一例であり、本体３０２１、筐体３０２２、表示部３０２３、キーボード３０２４などにより構成されている。本発明により作製されるトランジスタを、表示部の駆動回路、メモリ、他の各種論理回路などの集積回路に用いることで、バラツキの少ない高性能の集積回路をガラス上に形成し組み込むことができ、本発明によりパーソナルコンピュータを完成させることができる。
【０１７６】
図１７（Ｄ）は本発明を適用してＰＤＡ（Ｐｅｒｓｏｎａｌ　Ｄｉｇｉｔａｌ　Ａｓｓｉｓｔａｎｔ）を完成させた一例であり、本体３０３１、スタイラス３０３２、表示部３０３３、操作ボタン３０３４、外部インターフェース３０３５などにより構成されている。本発明により作製されるトランジスタを、表示部の駆動回路、メモリ、他の各種論理回路などの集積回路に用いることで、バラツキの少ない高性能の集積回路をガラス上に形成し組み込むことができ、本発明によりＰＤＡを完成させることができる。
【０１７７】
図１７（Ｅ）は本発明を適用して音響再生装置を完成させた一例であり、具体的には車載用のオーディオ装置であり、本体３０４１、表示部３０４２、操作スイッチ３０４３、３０４４などにより構成されている。本発明により作製されるトランジスタを、表示部の駆動回路、メモリ、他の各種論理回路などの集積回路に用いることで、バラツキの少ない高性能の集積回路をガラス上に形成し組み込むことができ、本発明によりオーディオ装置を完成させることができる。
【０１７８】
図１７（Ｆ）は本発明を適用してデジタルカメラを完成させた一例であり、本体３０５１、表示部（Ａ）３０５２、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６などにより構成されている。本発明により作製されるトランジスタを、表示部の駆動回路、メモリ、他の各種論理回路などの集積回路に用いることで、バラツキの少ない高性能の集積回路をガラス上に形成し組み込むことができ、本発明によりデジタルカメラを完成させることができる。
【０１７９】
図１７（Ｇ）は本発明を適用して携帯電話を完成させた一例であり、本体３０６１、音声出力部３０６２、音声入力部３０６３、表示部３０６４、操作スイッチ３０６５、アンテナ３０６６などにより構成されている。本発明により作製されるトランジスタを、表示部の駆動回路、メモリ、他の各種論理回路などの集積回路に用いることで、バラツキの少ない高性能の集積回路をガラス上に形成し組み込むことができ、本発明により携帯電話を完成させることができる。
【０１８０】
【発明の効果】
本発明により、結晶性の揃った同一ラインの結晶性半導体膜からチャネル形成領域を作製することができる。
【０１８１】
また本発明は、結晶性の揃った同一ラインの結晶性半導体膜から整合性が要求される複数の半導体素子を形成し、半導体素子間においてばらつきの小さい半導体回路を提供でき、高い整合性を有する半導体集積回路を提供できる。
【０１８２】
さらに本発明は、複数のアナログ回路（例えばアナログスイッチ回路間）において、アナログスイッチ間にばらつきの小さい半導体回路を提供できる。
【０１８３】
また本発明は、特にそのチャネル形成領域の形成される領域を指定して、結晶粒界が存在しない結晶性半導体領域を当該領域に形成し、高速動作が可能で電流駆動能力の高い半導体素子又は半導体素子群により構成される半導体集積回路を提供ができる。
【０１８４】
そして本発明の半導体集積回路を有する液晶表示装置、ＥＬ（エレクトロルミネッセンス）表示装置に代表される平面型表示装置（フラットパネルディスプレイ）の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図２】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図３】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図４】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図５】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図６】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図７】結晶化における開口部の形状と結晶性半導体膜の形態との関係の詳細を説明する縦断面図。
【図８】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図９】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図１０】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図１１】本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
【図１２】本発明の実施に使用するレーザー照射装置を示す図。
【図１３】本発明の実施に使用するレーザー光の構成を示す図。
【図１４】本発明のトランジスタを回路に適用した例を説明する上面図及び回路図。
【図１５】本発明のトランジスタを回路に適用した例を説明する上面図及び回路図。
【図１６】本発明の半導体装置の外観図の一例を示す図。
【図１７】本発明の電子装置の具体例を示す図。
【図１８】本発明のトランジスタの結晶性を示す図。
【図１】
2004006741.tif 000003
【図２】
2004006741.tif 000004
【図３】
2004006741.tif 000005
【図４】
2004006741.tif 000006
【図５】
2004006741.tif 000007
【図６】
2004006741.tif 000008
【図７】
2004006741.tif 000009
【図８】
2004006741.tif 000010
【図９】
2004006741.tif 000011
【図１０】
2004006741.tif 000012
【図１１】
2004006741.tif 000013
【図１２】
2004006741.tif 000014
【図１３】
2004006741.tif 000015
【図１４】
2004006741.tif 000016
【図１５】
2004006741.tif 000017
【図１６】
2004006741.tif 000018
【図１７】
2004006741.tif 000019
【図１８】
2004006741.tif 000020