(57)【要約】【課題】高速動作時または低電圧動作時においてもＬＰＦによる電圧降下の影響を回避できる電源回路を有するマイクロコンピュータを提供する。【解決手段】マイコン動作モード設定回路１１は、フラッシュメモリ書込みモードのとき、モード設定信号ＳｍｏｄをＬレベルに設定する。このとき、抵抗素子２、インダクタ３、およびキャパシタ４により構成されるＬＰＦによる電圧降下を低く抑えることができる。また、フラッシュメモリ書込みモード以外のときには、モード設定信号ＳｍｏｄをＨレベルに設定する。このとき、抵抗素子２、インダクタ３、およびキャパシタ４によって構成されるＬＰＦにより、高周波ノイズを除去することができる。【選択図】        図１
2004362436.tif 000002
【特許請求の範囲】
【請求項１】
電源回路と、
前記電源回路によって電源電圧を制御されるマイクロコンピュータ本体とを備え、
前記電源回路は、
外部電源電圧が印加される電源入力端子と、
前記電源入力端子と前記マイクロコンピュータ本体との間に設けられた低域通過フィルタと、
前記電源入力端子と前記マイクロコンピュータ本体との間に、前記低域通過フィルタと並列に接続されたスイッチ素子と、
前記スイッチ素子のオンオフを制御する制御回路とを含む、マイクロコンピュータ。
【請求項２】
前記制御回路は、前記マイクロコンピュータ本体に含まれるフラッシュメモリへの書込み時であるか否かに応じて、前記スイッチ素子のオンオフを制御する、請求項１に記載のマイクロコンピュータ。
【請求項３】
前記制御回路は、前記マイクロコンピュータ本体に供給される電源電圧が所定の電圧より低いか否かに応じて、前記スイッチ素子のオンオフを制御する、請求項１に記載のマイクロコンピュータ。
【請求項４】
前記制御回路は、前記スイッチ素子のオンオフ情報を保持するレジスタである、請求項１に記載のマイクロコンピュータ。
【請求項５】
前記制御回路は、前記マイクロコンピュータ本体に含まれるメモリからのデータ信号に応じて、前記スイッチ素子のオンオフを制御するレジスタである、請求項１に記載のマイクロコンピュータ。
【請求項６】
外部クロック信号が入力されるクロック入力端子と、
前記外部クロック信号を２分周する２分周回路と、
前記レジスタが保持する前記スイッチ素子のオンオフ情報に応じて、前記２分周回路によって２分周される外部クロック信号および２分周されない外部クロック信号のいずれか一方を選択して、それを前記マイクロコンピュータ本体に供給する選択回路とをさらに備える、請求項４に記載のマイクロコンピュータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、マイクロコンピュータに関し、より特定的には、低域通過フィルタが組み込まれた電源回路を有するマイクロコンピュータに関する。
【０００２】
【従来の技術】
従来のマイクロコンピュータは、電源回路に低域通過フィルタ（以下、ＬＰＦと称する）を組み込むことによって、電源端子からの高周波ノイズを抑えることができる。
【０００３】
特許文献１に記載された電源回路（ＤＣ／ＤＣコンバータ回路）は、入力端子に印加される直流電圧を昇圧するコンバータと、このコンバータからの出力電圧の交流成分に応じて内部スイッチを切り替える低インピーダンス回路と、この低インピーダンス回路から出力される出力信号の交流成分を接地面に流すノイズ除去用コンデンサとを備える。
【０００４】
【特許文献１】
特開平９−９３９１３号公報
【０００５】
【発明が解決しようとする課題】
特許文献１に記載された電源回路は、コンバータからの出力電圧の交流成分に含まれる高調波ノイズを、低インピーダンス回路およびノイズ除去用コンデンサにより、ＬＰＦの原理を用いて除去することができる。
【０００６】
しかしながら、特許文献１に記載された電源回路は、出力端子に接続される回路が、高速動作時または低電圧動作時において、ＬＰＦによる電圧降下の影響を受けるという問題点があった。
【０００７】
それゆえに、この発明の目的は、高速動作時または低電圧動作時においてもＬＰＦによる電圧降下の影響を回避できる電源回路を有するマイクロコンピュータを提供することである。
【０００８】
【課題を解決するための手段】
この発明によるマイクロコンピュータは、電源回路と、電源回路によって電源電圧を制御されるマイクロコンピュータ本体とを備える。電源回路は、外部電源電圧が印加される電源入力端子と、電源入力端子とマイクロコンピュータ本体との間に設けられた低域通過フィルタと、電源入力端子とマイクロコンピュータ本体との間に、低域通過フィルタと並列に接続されたスイッチ素子と、スイッチ素子のオンオフを制御する制御回路とを含む。
【０００９】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００１０】
［実施の形態１］
図１は、この発明の実施の形態１によるマイクロコンピュータの回路構成を示した回路図である。
【００１１】
図１に示す実施の形態１のマイクロコンピュータ（以下、マイコンとも称する）は、外部電源電圧ＶＣＣが印加される電源入力端子１と、電源入力端子１とノードＮ１との間の抵抗成分を表わす抵抗素子２と、電源入力端子１とノードＮ１との間のインダクタンス成分を表わすインダクタ３と、ノードＮ１と接地ノードとの間に接続されたキャパシタ４とを備える。
【００１２】
抵抗素子２、インダクタ３、およびキャパシタ４は、ＬＰＦを構成する。なお、抵抗素子２、インダクタ３、およびキャパシタ４は、電源配線の引き回しにより寄生的に発生する抵抗成分、インダクタンス成分、およびキャパシタンス成分を含む。
【００１３】
図１に示す実施の形態１のマイクロコンピュータは、さらに、電源入力端子１とノードＮ１との間に抵抗素子２およびインダクタ３と並列に接続されたＰチャネルＭＯＳトランジスタ５と、ノードＮ１に接続されるマイコン本体１０Ａと、ＰチャネルＭＯＳトランジスタ５のゲートにモード設定信号Ｓｍｏｄを出力するマイコン動作モード設定回路１１とを備える。なお、ＰチャネルＭＯＳトランジスタ５は、モード設定信号Ｓｍｏｄに応じてオンオフするスイッチ素子であればよく、ＰチャネルＭＯＳトランジスタだけには限られない。
【００１４】
電源入力端子１、抵抗素子２、インダクタ３、キャパシタ４、ＰチャネルＭＯＳトランジスタ５、およびマイコン動作モード設定回路１１は、実施の形態１によるマイクロコンピュータの電源回路を構成し、ノードＮ１に与えられるマイコン本体１０Ａの電源電圧を制御する。マイコン本体１０Ａは、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、フラッシュメモリ、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、および周辺回路を含む。
【００１５】
マイコン動作モード設定回路１１は、マイコン本体１０Ａに含まれるフラッシュメモリに対して書込み動作を行なうフラッシュメモリ書込みモードのとき、モード設定信号ＳｍｏｄをＬレベル（論理ロー）に設定する。また、フラッシュメモリ書込みモード以外のときには、モード設定信号ＳｍｏｄをＨレベル（論理ハイ）に設定する。
【００１６】
モード設定信号ＳｍｏｄがＬレベルのとき、ＰチャネルＭＯＳトランジスタ５はオンとなる。このため、電源入力端子１とノードＮ１との間が短絡し、電源入力端子１とノードＮ１との間のインピーダンスは低下する。これにより、抵抗素子２、インダクタ３、およびキャパシタ４により構成されるＬＰＦによる電圧降下を低く抑えることができる。
【００１７】
したがって、モード設定信号ＳｍｏｄがＬレベルのとき、電源入力端子１に印加される外部電源電圧ＶＣＣは、ＬＰＦによる電圧降下の影響を受けずにマイコン本体１０Ａに供給される。これにより、電源入力端子１に印加される外部電源電圧ＶＣＣが低い場合でも、フラッシュメモリ書込みモード時に必要な最低動作電圧をマイコン本体１０Ａに供給することが可能となる。
【００１８】
一方、モード設定信号ＳｍｏｄがＨレベルのとき、ＰチャネルＭＯＳトランジスタ５はオフとなる。このとき、ＰチャネルＭＯＳトランジスタ５は存在しないのと同じになる。したがって、電源入力端子１にノイズが印加された場合、抵抗素子２、インダクタ３、およびキャパシタ４によって構成されるＬＰＦにより高周波ノイズが除去される。これにより、マイコン本体１０Ａに供給される電圧の変動が抑えられ、マイコン本体１０Ａの誤動作を防止することができる。
【００１９】
また、マイコン本体１０Ａの動作によってマイコン本体１０Ａからノイズが生じた場合にも、抵抗素子２、インダクタ３、およびキャパシタ４によって構成されるＬＰＦにより高周波ノイズが除去される。これにより、電源入力端子１からの高周波ノイズの放射を抑えることができる。
【００２０】
以上のように、実施の形態１によれば、フラッシュメモリ書込みモードであるか否かに応じてモード設定信号Ｓｍｏｄのレベルを設定することにより、フラッシュメモリ書込みモード時におけるマイコン本体１０Ａの低電圧特性を向上させるともに、フラッシュメモリ書込みモード時以外での高周波ノイズによる影響を防止することができる。
【００２１】
［実施の形態２］
図２は、この発明の実施の形態２によるマイクロコンピュータの回路構成を示した回路図である。
【００２２】
図２に示す実施の形態２のマイクロコンピュータは、実施の形態１のマイコン本体１０Ａ、およびマイコン動作モード設定回路１１が、マイコン本体１０Ｂ、および電源電圧低下検出回路１２にそれぞれ置き換えられた構成となっている。電源入力端子１、抵抗素子２、インダクタ３、キャパシタ４、およびＰチャネルＭＯＳトランジスタ５は、実施の形態１と同様なので、ここでは説明を繰り返さない。
【００２３】
電源入力端子１、抵抗素子２、インダクタ３、キャパシタ４、ＰチャネルＭＯＳトランジスタ５、および電源電圧低下検出回路１２は、実施の形態２によるマイクロコンピュータの電源回路を構成し、ノードＮ１に与えられるマイコン本体１０Ｂの電源電圧を制御する。マイコン本体１０Ｂは、ＣＰＵ、フラッシュメモリ、ＲＡＭ、および周辺回路を含む。このフラッシュメモリは、他のプログラマブルＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）またはマスクＲＯＭに置き換えられてもよい。
【００２４】
電源電圧低下検出回路１２は、ＰチャネルＭＯＳトランジスタ５のゲートに電源電圧低下検出信号Ｓｄｅｔを出力する。電源電圧低下検出回路１２は、ノードＮ１に与えられるマイコン本体１０Ｂの電源電圧をモニターし、マイコン本体１０Ｂの電源電圧が所定の電圧より低くなったとき、電源電圧低下検出信号ＳｄｅｔをＬレベルとする。また、マイコン本体１０Ｂの電源電圧が所定の電圧以上となったときには、電源電圧低下検出信号ＳｄｅｔをＨレベルとする。
【００２５】
電源電圧低下検出信号ＳｄｅｔがＬレベルのとき、ＰチャネルＭＯＳトランジスタ５はオンとなる。このため、電源入力端子１とノードＮ１との間が短絡し、電源入力端子１とノードＮ１との間のインピーダンスは低下する。これにより、抵抗素子２、インダクタ３、およびキャパシタ４により構成されるＬＰＦによる電圧降下を低く抑えることができる。
【００２６】
したがって、電源電圧低下検出信号ＳｄｅｔがＬレベルのとき、電源入力端子１に印加される外部電源電位ＶＣＣは、ＬＰＦによる電圧降下の影響を受けずにマイコン本体１０Ｂに供給される。これにより、ノードＮ１に与えられるマイコン本体１０Ｂの電源電圧は、ＬＰＦによる電圧降下が低く抑えられる分だけ上昇し、マイコン本体１０Ｂの通常動作電圧が確保される。
【００２７】
なお、マイコン本体１０Ｂの電源電圧が所定の電圧より低くなると、マイコン本体１０Ｂの動作電流が減少する。これにより、マイコン本体１０Ｂに含まれるトランジスタの駆動能力が低下するため、電源入力端子１にノイズが印加された場合におけるマイコン本体１０Ｂの誤動作耐性が向上する。また、マイコン本体１０Ｂの動作電流が減少することにより、マイコン本体１０Ｂから生じるノイズも低いレベルにとどまる。したがって、電源電圧低下検出信号ＳｄｅｔがＬレベルのときにも、マイコン本体１０Ｂの低電圧特性および高周波ノイズ耐性が問題となることはない。
【００２８】
一方、電源電圧低下検出信号ＳｄｅｔがＨレベルのとき、ＰチャネルＭＯＳトランジスタ５はオフとなる。このとき、ＰチャネルＭＯＳトランジスタ５は存在しないのと同じになる。したがって、電源入力端子１にノイズが印加された場合、抵抗素子２、インダクタ３、およびキャパシタ４によって構成されるＬＰＦにより高周波ノイズが除去される。これにより、マイコン本体１０Ｂに供給される電圧の変動が抑えられ、マイコン本体１０Ｂの誤動作を防止することができる。
【００２９】
また、マイコン本体１０Ｂの動作によってマイコン本体１０Ｂからノイズが生じた場合にも、抵抗素子２、インダクタ３、およびキャパシタ４によって構成されるＬＰＦにより高周波ノイズが除去される。これにより、電源入力端子１からの高周波ノイズの放射を抑えることができる。
【００３０】
以上のように、実施の形態２によれば、マイコン本体１０Ｂの電源電圧が所定の電圧より低いか否かに応じて電源電圧低下検出信号Ｓｄｅｔのレベルを設定することにより、マイコン本体１０Ｂの電源電圧が所定の電圧より低くなった場合にもマイコン本体１０Ｂの通常動作電圧が確保される。また、高周波ノイズによる影響を防止することができる。
【００３１】
［実施の形態３］
図３は、この発明の実施の形態３によるマイクロコンピュータの回路構成を示した回路図である。
【００３２】
図３に示す実施の形態３のマイクロコンピュータは、実施の形態１のマイコン本体１０Ａ、およびマイコン動作モード設定回路１１が、マイコン本体１０Ｃ、およびレジスタ１３Ａにそれぞれ置き換えられた構成となっている。電源入力端子１、抵抗素子２、インダクタ３、キャパシタ４、およびＰチャネルＭＯＳトランジスタ５は、実施の形態１と同様なので、ここでは説明を繰り返さない。
【００３３】
電源入力端子１、抵抗素子２、インダクタ３、キャパシタ４、ＰチャネルＭＯＳトランジスタ５、およびレジスタ１３Ａは、実施の形態３によるマイクロコンピュータの電源回路を構成し、ノードＮ１に与えられるマイコン本体１０Ｃの電源電圧を制御する。マイコン本体１０Ｃは、ＣＰＵ、フラッシュメモリ、ＲＡＭ、および周辺回路を含む。このフラッシュメモリは、他のプログラマブルＲＯＭまたはマスクＲＯＭに置き換えられてもよい。
【００３４】
レジスタ１３Ａは、ＰチャネルＭＯＳトランジスタ５のゲートにレジスタ信号Ｓｒｅｇを出力する。レジスタ１３Ａは、プログラマブルレジスタであって、マイコン本体１０Ｃに供給される電源電圧の条件に応じて、「０」または「１」の値を保持する。レジスタ１３Ａが「０」の値を保持するとき、レジスタ信号ＳｒｅｇはＬレベルとなる。また、レジスタ１３Ａが「１」の値を保持するとき、レジスタ信号ＳｒｅｇはＨレベルとなる。
【００３５】
レジスタ信号ＳｒｅｇがＬレベルのとき、ＰチャネルＭＯＳトランジスタ５はオンとなる。このため、電源入力端子１とノードＮ１との間が短絡し、電源入力端子１とノードＮ１との間のインピーダンスは低下する。これにより、抵抗素子２、インダクタ３、およびキャパシタ４により構成されるＬＰＦによる電圧降下を低く抑えることができる。
【００３６】
したがって、レジスタ信号ＳｒｅｇがＬレベルのとき、電源入力端子１に印加される外部電源電圧ＶＣＣは、ＬＰＦによる電圧降下の影響を受けずにマイコン本体１０Ｃに供給される。これにより、電源入力端子１に印加される外部電源電圧ＶＣＣが低い場合でも、マイコン本体１０Ｃの通常動作電圧をマイコン本体１０Ｃに供給することが可能となる。
【００３７】
一方、レジスタ信号ＳｒｅｇがＨレベルのとき、ＰチャネルＭＯＳトランジスタ５はオフとなる。このとき、ＰチャネルＭＯＳトランジスタ５は存在しないのと同じになる。したがって、電源入力端子１にノイズが印加された場合、抵抗素子２、インダクタ３、およびキャパシタ４によって構成されるＬＰＦにより高周波ノイズが除去される。これにより、マイコン本体１０Ｃに供給される電圧の変動が抑えられ、マイコン本体１０Ｃの誤動作を防止することができる。
【００３８】
また、マイコン本体１０Ｃの動作によってマイコン本体１０Ｃからノイズが生じた場合にも、抵抗素子２、インダクタ３、およびキャパシタ４によって構成されるＬＰＦにより高周波ノイズが除去される。これにより、電源入力端子１からの高周波ノイズの放射を抑えることができる。
【００３９】
以上のように、実施の形態３によれば、マイコン本体１０Ｃに供給される電源電圧の条件に応じてレジスタ信号Ｓｒｅｇのレベルを設定することにより、マイコン本体１０Ｃの低電圧特性の向上を重視するか、高周波ノイズによる影響の防止を重視するかを自由に選択可能となる。
【００４０】
［実施の形態４］
図４は、この発明の実施の形態４によるマイクロコンピュータの回路構成を示した回路図である。
【００４１】
図４に示す実施の形態４のマイクロコンピュータは、実施の形態１のマイコン本体１０Ａ、およびマイコン動作モード設定回路１１が、マイコン本体１０Ｄ、およびレジスタ１３Ｂにそれぞれ置き換えられた構成となっている。電源入力端子１、抵抗素子２、インダクタ３、キャパシタ４、およびＰチャネルＭＯＳトランジスタ５は、実施の形態１と同様なので、ここでは説明を繰り返さない。
【００４２】
電源入力端子１、抵抗素子２、インダクタ３、キャパシタ４、ＰチャネルＭＯＳトランジスタ５、およびレジスタ１３Ｂは、実施の形態４によるマイクロコンピュータの電源回路を構成し、ノードＮ１に与えられるマイコン本体１０Ｄの電源電圧を制御する。マイコン本体１０Ｄは、ＣＰＵ、ＲＡＭ、周辺回路、およびメモリ１０ｍを含む。
【００４３】
メモリ１０ｍは、マイコン本体１０Ｄのリセットシーケンスの状態において、ある特定番地における「０」または「１」のデータ信号ＤＡＴをレジスタ１３Ｂに転送する。データ信号ＤＡＴの値は、マイコン本体１０Ｄに供給される電源電圧の条件に応じて決定される。レジスタ１３Ｂは、メモリ１０ｍから出力されるデータ信号ＤＡＴをラッチして保持する。なお、メモリ１０ｍおよびレジスタ１３Ｂは、マイコン本体１０Ｄに含まれるＣＰＵにより、マイコン本体１０Ｄのリセットシーケンスの状態における動作が制御される。
【００４４】
レジスタ１３Ｂは、ＰチャネルＭＯＳトランジスタ５のゲートにレジスタ信号Ｓｒｅｇを出力する。マイコン本体１０Ｄのリセットシーケンスが開始され、メモリ１０ｍから出力されるデータ信号ＤＡＴが「０」のとき、レジスタ信号ＳｒｅｇはＬレベルとなる。また、マイコン本体１０Ｄのリセットシーケンスが開始され、メモリ１０ｍから出力されるデータ信号ＤＡＴが「１」のとき、レジスタ信号ＳｒｅｇはＨレベルとなる。
【００４５】
レジスタ信号ＳｒｅｇがＬレベルのとき、ＰチャネルＭＯＳトランジスタ５はオンとなる。このため、電源入力端子１とノードＮ１との間が短絡し、電源入力端子１とノードＮ１との間のインピーダンスは低下する。これにより、抵抗素子２、インダクタ３、およびキャパシタ４により構成されるＬＰＦによる電圧降下を低く抑えることができる。
【００４６】
したがって、レジスタ信号ＳｒｅｇがＬレベルのとき、電源入力端子１に印加される外部電源電圧ＶＣＣは、ＬＰＦによる電圧降下の影響を受けずにマイコン本体１０Ｄに供給される。これにより、電源入力端子１に印加される外部電源電圧ＶＣＣが低い場合でも、マイコン本体１０Ｄの通常動作電圧をマイコン本体１０Ｄに供給することが可能となる。
【００４７】
一方、レジスタ信号ＳｒｅｇがＨレベルのとき、ＰチャネルＭＯＳトランジスタ５はオフとなる。このとき、ＰチャネルＭＯＳトランジスタ５は存在しないのと同じになる。したがって、電源入力端子１にノイズが印加された場合、抵抗素子２、インダクタ３、およびキャパシタ４によって構成されるＬＰＦにより高周波ノイズが除去される。これにより、マイコン本体１０Ｄに供給される電圧の変動が抑えられ、マイコン本体１０Ｄの誤動作を防止することができる。
【００４８】
また、マイコン本体１０Ｄの動作によってマイコン本体１０Ｄからノイズが生じた場合にも、抵抗素子２、インダクタ３、およびキャパシタ４によって構成されるＬＰＦにより高周波ノイズが除去される。これにより、電源入力端子１からの高周波ノイズの放射を抑えることができる。
【００４９】
以上のように、実施の形態４によれば、メモリ１０ｍの特定番地にデータを記憶させておくだけで、プログラムによりレジスタ１３Ｂの設定をすることなく、実施の形態３と同等の効果を得ることができる。
【００５０】
［実施の形態５］
図５は、この発明の実施の形態５によるマイクロコンピュータの回路構成を示した回路図である。
【００５１】
図５に示す実施の形態５のマイクロコンピュータは、実施の形態１のマイコン本体１０Ａ、およびマイコン動作モード設定回路１１が、マイコン本体１０Ｅ、およびレジスタ１３Ｃにそれぞれ置き換えられ、外部クロック信号ＣＬＫ０が入力されるクロック入力端子２１と、外部クロック信号ＣＬＫ０を２分周する２分周回路２２と、２分周された外部クロック信号および２分周されない外部クロック信号のいずれか一方を選択し、それをクロック信号ＣＬＫとしてマイコン本体１０Ｅに出力する選択回路２３とをさらに備える。電源入力端子１、抵抗素子２、インダクタ３、キャパシタ４、およびＰチャネルＭＯＳトランジスタ５は、実施の形態１と同様なので、ここでは説明を繰り返さない。
【００５２】
電源入力端子１、抵抗素子２、インダクタ３、キャパシタ４、ＰチャネルＭＯＳトランジスタ５、レジスタ１３Ｃは、実施の形態５によるマイクロコンピュータの電源回路を構成し、ノードＮ１に与えられるマイコン本体１０Ｅの電源電圧を制御する。マイコン本体１０Ｅは、ＣＰＵ、フラッシュメモリ、ＲＡＭ、および周辺回路を含む。このフラッシュメモリは、他のプログラマブルＲＯＭまたはマスクＲＯＭに置き換えられてもよい。
【００５３】
レジスタ１３Ｃは、ＰチャネルＭＯＳトランジスタ５のゲートおよび選択回路２３にレジスタ信号Ｓｒｅｇを出力する。レジスタ１３Ｃは、プログラマブルレジスタであって、マイコン本体１０Ｅに供給される電源電圧の条件に応じて、「０」または「１」の値を保持する。レジスタ１３Ｃが「０」の値を保持するとき、レジスタ信号ＳｒｅｇはＬレベルとなる。また、レジスタ１３Ｃが「１」の値を保持するとき、レジスタ信号ＳｒｅｇはＨレベルとなる。
【００５４】
レジスタ信号ＳｒｅｇがＬレベルのとき、ＰチャネルＭＯＳトランジスタ５はオンとなる。このため、電源入力端子１とノードＮ１との間が短絡し、電源入力端子１とノードＮ１との間のインピーダンスは低下する。これにより、抵抗素子２、インダクタ３、およびキャパシタ４により構成されるＬＰＦによる電圧降下を低く抑えることができる。
【００５５】
したがって、レジスタ信号ＳｒｅｇがＬレベルのとき、電源入力端子１に印加される外部電源電圧ＶＣＣは、ＬＰＦによる電圧降下の影響を受けずにマイコン本体１０Ｅに供給される。これにより、電源入力端子１に印加される外部電源電圧ＶＣＣが低い場合でも、マイコン本体１０Ｅの通常動作電圧をマイコン本体１０Ｅに供給することが可能となる。
【００５６】
一方、レジスタ信号ＳｒｅｇがＨレベルのとき、ＰチャネルＭＯＳトランジスタ５はオフとなる。このとき、ＰチャネルＭＯＳトランジスタ５は存在しないのと同じになる。したがって、電源入力端子１にノイズが印加された場合、抵抗素子２、インダクタ３、およびキャパシタ４によって構成されるＬＰＦにより高周波ノイズが除去される。これにより、マイコン本体１０Ｅに供給される電圧の変動が抑えられ、マイコン本体１０Ｅの誤動作を防止することができる。
【００５７】
また、マイコン本体１０Ｅの動作によってマイコン本体１０Ｅからノイズが生じた場合にも、抵抗素子２、インダクタ３、およびキャパシタ４によって構成されるＬＰＦにより高周波ノイズが除去される。これにより、電源入力端子１からの高周波ノイズの放射を抑えることができる。
【００５８】
レジスタ信号Ｓｒｅｇは、選択回路２３にも出力される。選択回路２３は、レジスタ信号Ｓｒｅｇに応じて、２分周された外部クロック信号および２分周されない外部クロック信号のいずれか一方を選択し、それをクロック信号ＣＬＫとしてマイコン本体１０Ｅに出力する。
【００５９】
図６は、レジスタ信号Ｓｒｅｇに応じたクロック信号ＣＬＫの変化を説明するためのタイミング図である。
【００６０】
図６に示すように、時刻ｔ１以前において、レジスタ信号ＳｒｅｇはＬレベルになる。このとき、クロック信号ＣＬＫは、図６に示すように、外部クロック信号ＣＬＫ０と同一のクロック信号となる。一方、時刻ｔ１以後において、レジスタ信号ＳｒｅｇはＨレベルになる。このとき、クロック信号ＣＬＫは、図６に示すように、外部クロック信号ＣＬＫ０を２分周したクロック信号となる。
【００６１】
図５を参照して、レジスタ信号ＳｒｅｇがＬレベルのとき、選択回路２３は、外部クロック信号ＣＬＫ０を選択し、それをクロック信号ＣＬＫとしてマイコン本体１０Ｅに供給する。一方、レジスタ信号ＳｒｅｇがＨレベルのとき、選択回路２３は、２分周回路２２によって２分周された外部クロック信号を選択し、それをクロック信号ＣＬＫとしてマイコン本体１０Ｅに供給する。
【００６２】
レジスタ信号ＳｒｅｇがＨレベルの場合、マイコン本体１０Ｅには２分周された外部クロック信号が供給される。その結果、マイコン本体１０Ｅでの消費電力を低減することができる。
【００６３】
一方、レジスタ信号ＳｒｅｇがＬレベルの場合、マイコン本体１０Ｅには２分周されない外部クロック信号が供給される。その結果、マイコン本体１０Ｅでの消費電力は、２分周された外部クロック信号がマイコン本体１０Ｅに供給される場合に比べて増大する。
【００６４】
しかしながら、前述したように、レジスタ信号ＳｒｅｇがＬレベルのとき、電源入力端子１に印加される外部電源電圧ＶＣＣは、ＬＰＦによる電圧降下の影響を受けずにマイコン本体１０Ｅに供給される。これにより、マイコン本体１０Ｅにおける相対的な消費電力の増大を抑制することができる。
【００６５】
以上のように、実施の形態５によれば、マイコン本体１０Ｅに供給されるクロック信号をレジスタ信号Ｓｒｅｇに応じて選択することにより、実施の形態３での効果に加えて、マイコン本体１０Ｅにおける相対的な消費電力の増大を抑制することができる。
【００６６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００６７】
【発明の効果】
以上のように、この発明によれば、高速動作時または低電圧動作時においてもＬＰＦによる電圧降下の影響を回避することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるマイクロコンピュータの回路構成を示した回路図である。
【図２】この発明の実施の形態２によるマイクロコンピュータの回路構成を示した回路図である。
【図３】この発明の実施の形態３によるマイクロコンピュータの回路構成を示した回路図である。
【図４】この発明の実施の形態４によるマイクロコンピュータの回路構成を示した回路図である。
【図５】この発明の実施の形態５によるマイクロコンピュータの回路構成を示した回路図である。
【図６】レジスタ信号Ｓｒｅｇに応じたクロック信号ＣＬＫの変化を説明するためのタイミング図である。
【符号の説明】
１  電源入力端子、２  抵抗素子、３  インダクタ、４  キャパシタ、５  ＰチャネルＭＯＳトランジスタ、１０Ａ〜１０Ｅ  マイコン本体、１０ｍ  メモリ、１１  マイコン動作モード設定回路、１２  電源電圧低下検出回路、１３Ａ〜１３Ｃ  レジスタ、２１  クロック入力端子、２２  ２分周回路、２３  選択回路。
【図１】
2004362436.tif 000003
【図２】
2004362436.tif 000004
【図３】
2004362436.tif 000005
【図４】
2004362436.tif 000006
【図５】
2004362436.tif 000007
【図６】
2004362436.tif 000008