(57)【要約】【課題】本発明は、ドライバ抵抗と配線抵抗との関係に応じて異なる製造ばらつき条件を選択するＲＬＣルール抽出方法及びレイアウト設計方法を提供することを目的とする。【解決手段】ＲＬＣルール生成方法は、配線に関連する条件が製造ばらつきにより異なる複数の場合について配線の抵抗、インダクタ、及び容量を含む複数のＲＬＣ値を求め、複数のＲＬＣ値のうちで、ドライバ抵抗よりも配線抵抗が大きい場合について遅延時間最小となる第１の最小条件のＲＬＣ値及び遅延時間最大となる第１の最大条件のＲＬＣ値を求め、複数のＲＬＣ値のうちで、ドライバ抵抗よりも配線抵抗が小さい場合について遅延時間最小となる第２の最小条件のＲＬＣ値及び遅延時間最大となる第２の最大条件のＲＬＣ値を求める各段階を含むことを特徴とする。【選択図】図３
2004259001.tif 000002
【特許請求の範囲】
【請求項１】
ａ）配線に関連する条件が製造ばらつきにより異なる複数の場合について配線の抵抗、インダクタ、及び容量を含む複数のＲＬＣ値を求め、
ｂ）該複数のＲＬＣ値のうちで、ドライバ抵抗よりも配線抵抗が大きい場合について遅延時間最小となる第１の最小条件のＲＬＣ値及び遅延時間最大となる第１の最大条件のＲＬＣ値を求め、
ｃ）該複数のＲＬＣ値のうちで、ドライバ抵抗よりも配線抵抗が小さい場合について遅延時間最小となる第２の最小条件のＲＬＣ値及び遅延時間最大となる第２の最大条件のＲＬＣ値を求める
各段階を含むことを特徴とするＲＬＣルール生成方法。
【請求項２】
該段階ａ）は、
配線に関連する条件の各々について少なくとも上限値及び下限値を設定し、
該配線に関連する条件の各々が該上限値及び下限値をとる全ての組み合せについてＲＬＣ値を求める
各段階を含むことを特徴とする請求項１記載のＲＬＣルール生成方法。
【請求項３】
該段階ｂ）は、
配線の抵抗を容量よりも優先的な条件として使用して該複数の場合から遅延時間最小となる場合を選択し、該遅延時間最小となる場合に対応して該第１の最小条件のＲＬＣ値を求め、
配線の抵抗を容量よりも優先的な条件として使用して該複数の場合から遅延時間最大となる場合を選択し、該遅延時間最大となる場合に対応して該第１の最大条件のＲＬＣ値を求める
各段階を含むことを特徴とする請求項１記載のＲＬＣルール生成方法。
【請求項４】
該段階ｃ）は、
配線の容量を抵抗よりも優先的な条件として使用して該複数の場合から遅延時間最小となる場合を選択し、該遅延時間最小となる場合に対応して該第２の最小条件のＲＬＣ値を求め、
配線の容量を抵抗よりも優先的な条件として使用して該複数の場合から遅延時間最大となる場合を選択し、該遅延時間最大となる場合に対応して該第２の最大条件のＲＬＣ値を求める
各段階を含むことを特徴とする請求項１記載のＲＬＣルール生成方法。
【請求項５】
ａ）配線に関連する条件が製造ばらつきにより異なる複数の場合について配線の抵抗、インダクタ、及び容量を含む複数のＲＬＣ値を求め、
ｂ）該複数のＲＬＣ値のうちで、ドライバ抵抗よりも配線抵抗が大きい場合について遅延時間最小となる第１の最小条件のＲＬＣ値及び遅延時間最大となる第１の最大条件のＲＬＣ値を求め、
ｃ）該複数のＲＬＣ値のうちで、ドライバ抵抗よりも配線抵抗が小さい場合について遅延時間最小となる第２の最小条件のＲＬＣ値及び遅延時間最大となる第２の最大条件のＲＬＣ値を求める
各段階をコンピュータに実行させることを特徴とするＲＬＣルール生成プログラム。
【請求項６】
ドライバ抵抗よりも配線抵抗が大きい場合について遅延時間最小となる第１の最小条件のＲＬＣ値及び遅延時間最大となる第１の最大条件のＲＬＣ値と、ドライバ抵抗よりも配線抵抗が小さい場合について遅延時間最小となる第２の最小条件のＲＬＣ値及び遅延時間最大となる第２の最大条件のＲＬＣ値とを含むＲＬＣルールを設け、
ドライバのドライバ抵抗を特定し、
該ドライバに接続される配線の配線抵抗と該特定したドライバ抵抗との大小関係に応じて、該ＲＬＣルールから該第１の最小条件のＲＬＣ値及び該第１の最大条件のＲＬＣ値又は該第２の最小条件のＲＬＣ値及び該第２の最大条件のＲＬＣ値の何れか対応する一方を抽出し、
該抽出されたＲＬＣ値に基づいて遅延計算を実行し、
該遅延計算の結果に応じてレイアウトを修正する
各段階からなることを特徴とするレイアウト設計方法。
【請求項７】
該ドライバ抵抗を特定する段階は、各ドライバについてドライバ抵抗を示すライブラリを参照することにより該ドライバ抵抗を特定することを特徴とする請求項６記載のレイアウト設計方法。
【請求項８】
ドライバ抵抗よりも配線抵抗が大きい場合について遅延時間最小となる第１の最小条件のＲＬＣ値及び遅延時間最大となる第１の最大条件のＲＬＣ値と、ドライバ抵抗よりも配線抵抗が小さい場合について遅延時間最小となる第２の最小条件のＲＬＣ値及び遅延時間最大となる第２の最大条件のＲＬＣ値とを含むＲＬＣルールを設け、
ドライバのドライバ抵抗を特定し、
該ドライバに接続される配線の配線抵抗と該特定したドライバ抵抗との大小関係に応じて、該ＲＬＣルールから該第１の最小条件のＲＬＣ値及び該第１の最大条件のＲＬＣ値又は該第２の最小条件のＲＬＣ値及び該第２の最大条件のＲＬＣ値の何れか対応する一方を抽出し、
該抽出されたＲＬＣ値に基づいて遅延計算を実行し、
該遅延計算の結果に応じてレイアウトを修正する
各段階をコンピュータに実行させることを特徴とするレイアウト設計プログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に半導体装置のレイアウト設計方法及びＲＬＣルール生成方法に関し、詳しくは製品のばらつきを考慮したレイアウト設計方法及びＲＬＣルール生成方法に関する。
【従来の技術】
半導体装置のレイアウト設計においては、まず回路記述に従いセルをチップ上の各位置に配置しセル間を配線することで、設計対象の論理回路のレイアウト（配置・配線）を作成する。次に、配線の抵抗、インダクタ、及び容量（ＲＬＣ）を抽出し、配線ＲＬＣを含む回路記述を生成する。この配線ＲＬＣを含む回路記述に基づいてタイミング検証を行い、問題が発見されると、タイミングに問題がある回路部分のレイアウトを変更する。レイアウト変更後に再びＲＬＣ抽出及びタイミング検証を行い、このタイミング検証でまた問題が発見されれば、問題がある回路部分のレイアウトを変更する。このようにタイミング検証及びレイアウト変更を繰り返すことによって、タイミング違反がなくなるように論理回路の設計に関して収束を図る。
【０００２】
実際の半導体装置においては、層間膜厚、配線厚、配線幅等に製造ばらつきが生じ、これにより配線ＲＬＣ値が変動する。従って、遅延時間に対する製造バラツキの影響が最大となる条件として、ＲＬＣが最小であるＭｉｎ側とＲＬＣが最大であるＭａｘ側の条件の両方を考慮して遅延計算を行う。ここで、ＲＬＣが最小であるＭｉｎ側では遅延が小さく（信号伝播が早く）、ＲＬＣが最大であるＭａｘ側では遅延が大きい（信号伝播が遅い）。
【０００３】
【特許文献１】
特開平７−１８２３８０号公報
【０００４】
【特許文献２】
特開平８−１６６３４号公報
【０００５】
【特許文献３】
特開２００１−３０６６４７号公報
【発明が解決しようとする課題】
上記のようにして、従来、ＲＬＣ抽出を行い遅延保証を行っていたが、実際には配線負荷を駆動するドライバの抵抗と配線の抵抗との大小関係に依存して、支配的となる配線パラメータが異なるという問題がある。
【０００６】
図１は、ドライバ抵抗Ｒｄと配線抵抗Ｒｗとの関連を示す模式図である。図１に示されるように、電流源１０で駆動されるドライバ１１の出力端が、複数の抵抗Ｒ１乃至Ｒｎと容量からなる配線に接続される。このとき、ドライバ１１がＯＮしたときのＯＮ抵抗をドライバ抵抗Ｒｄとして、また抵抗Ｒ１乃至Ｒｎの総和を配線抵抗Ｒｗとする。
【０００７】
遅延計算において、ドライバ抵抗Ｒｄと配線抵抗Ｒｗとの関係がＲｄ＞Ｒｗであれば、配線抵抗に比較して配線容量が支配的となる。従って、配線容量がＭｉｎ／Ｍａｘにばらつく条件が、遅延計算において計算対象となる条件である必要がある。またドライバ抵抗Ｒｄと配線抵抗Ｒｗとの関係がＲｄ＜Ｒｗであれば、配線抵抗（インダクタンスをも含むインピーダンス成分）が支配的となる。従って、配線抵抗がＭｉｎ／Ｍａｘにばらつく条件が、遅延計算において計算対象となる条件である必要がある。
【０００８】
特許文献１は、ドライバ抵抗Ｒｄと配線抵抗Ｒｗとの関係によりＣモデル又はＲＣモデルの何れかを選択する手法を開示する。しかしこの手法は、単にＣＡＤ処理時間削減を目的としてモデルを簡略化するものであり、製造バラツキによるＲＬＣ値の変動を考慮していない。
【０００９】
以上を鑑みて、本発明は、ドライバ抵抗と配線抵抗との関係に応じて異なる製造ばらつき条件を選択するＲＬＣルール抽出方法及びレイアウト設計方法を提供することを目的とする。
【課題を解決するための手段】
本発明によるＲＬＣルール生成方法は、ａ）配線に関連する条件が製造ばらつきにより異なる複数の場合について配線の抵抗、インダクタ、及び容量を含む複数のＲＬＣ値を求め、ｂ）該複数のＲＬＣ値のうちで、ドライバ抵抗よりも配線抵抗が大きい場合について遅延時間最小となる第１の最小条件のＲＬＣ値及び遅延時間最大となる第１の最大条件のＲＬＣ値を求め、ｃ）該複数のＲＬＣ値のうちで、ドライバ抵抗よりも配線抵抗が小さい場合について遅延時間最小となる第２の最小条件のＲＬＣ値及び遅延時間最大となる第２の最大条件のＲＬＣ値を求める各段階を含むことを特徴とする。
【００１０】
また本発明によるレイアウト設計方法は、ドライバ抵抗よりも配線抵抗が大きい場合について遅延時間最小となる第１の最小条件のＲＬＣ値及び遅延時間最大となる第１の最大条件のＲＬＣ値と、ドライバ抵抗よりも配線抵抗が小さい場合について遅延時間最小となる第２の最小条件のＲＬＣ値及び遅延時間最大となる第２の最大条件のＲＬＣ値とを含むＲＬＣルールを設け、ドライバのドライバ抵抗を特定し、該ドライバに接続される配線の配線抵抗と該特定したドライバ抵抗との大小関係に応じて、該ＲＬＣルールから該第１の最小条件のＲＬＣ値及び該第１の最大条件のＲＬＣ値又は該第２の最小条件のＲＬＣ値及び該第２の最大条件のＲＬＣ値の何れか対応する一方を抽出し、該抽出されたＲＬＣ値に基づいて遅延計算を実行し、該遅延計算の結果に応じてレイアウトを修正する各段階からなることを特徴とする。
【００１１】
上記本発明におけるＲＬＣルールは、ドライバ抵抗Ｒｄと配線抵抗Ｒｗとの関係がＲｄ＜Ｒｗの場合について遅延最小となるＲＬＣ値を格納すると共に、Ｒｄ＞Ｒｗの場合について遅延最小となるＲＬＣ値を格納する。またＲｄ＜Ｒｗの場合について遅延最大となるＲＬＣ値を格納すると共に、Ｒｄ＞Ｒｗの場合について遅延最大となるＲＬＣ値を格納する。
【００１２】
このように構成したＲＬＣルールは、Ｒｄ＞Ｒｗであれば配線容量が支配的となりＲｄ＜Ｒｗであれば配線抵抗が支配的となるという遅延要因の特性を考慮して、ドライバ抵抗Ｒｄと配線抵抗Ｒｗとの大小関係に応じて場合分けし、それぞれの場合について最大／最小条件のＲＬＣ値を規定している。
【００１３】
またレイアウト設計では、ドライバのドライバ抵抗を特定して配線抵抗との大小関係を判別し、判別結果に応じた最大／最小条件のＲＬＣ値をＲＬＣルールから抽出し、タイミング検証に用いる。従って、製造ばらつきの影響を正確に考慮に入れたタイミング検証が可能となり、信頼性のある半導体装置を製造することが可能となる。
【発明の実施の形態】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【００１４】
図２は、本発明によるレイアウト設計方法の処理を示すフローチャートである。
【００１５】
レイアウトデータベース２１は、回路記述に従いセルをチップ上の各位置に配置しセル間を配線することで、設計対象の論理回路のレイアウト（配置・配線）を作成したものである。またＲＬＣルール２２は、配線幅、配線厚、層間距離、配線間距離等からなる組み合せについて、それぞれ条件が異なる組み合せ毎に抵抗Ｒ、インダクタＬ、及び容量Ｃを規定したものであり、製造ばらつきに対応してＭａｘ条件（遅延最大条件）のＲＬＣの値とＭｉｎ条件（遅延最小条件）のＲＬＣの値とが定義されている。本発明においては、ＲＬＣルール２２は、ドライバ抵抗Ｒｄと配線抵抗Ｒｗとの大小関係に応じて、Ｍａｘ条件のＲＬＣの値とＭｉｎ条件のＲＬＣの値とが定義されている。
【００１６】
ステップＳＴ１で、レイアウトデータベース２１、ＲＬＣルール２２、及びＲｄを含むライブラリ２３に基づいて配線のＲＬＣを抽出し、配線ＲＬＣを含む回路記述を生成する。具体的には、Ｒｄを含むライブラリ２３を参照することで各ドライバのドライバ抵抗Ｒｄを特定し、当該ドライバに接続される配線抵抗Ｒｗとドライバ抵抗Ｒｄとの大小関係を判定し、対応するＭａｘ条件及びＭｉｎ条件のＲＬＣをＲＬＣルール２２から抽出する。これによりＭｉｎ／Ｍａｘ条件のＲＬＣ値を含む回路記述２４が得られる。
【００１７】
ステップＳＴ２で、遅延時間調整を行う。遅延時間調整においては、ＴＲばらつき係数データベース２５から読み出したトランジスタの信号遅延のばらつきを考慮しながら、配線ＲＬＣに基づいた遅延計算を行なう。即ち、早いトランジスタとＭｉｎ条件の配線ＲＬＣとに基づいた遅延計算と、遅いトランジスタとＭａｘ条件の配線ＲＬＣとに基づいた遅延計算とを実行し、Ｍｉｎ条件の遅延時間とＭａｘ条件の遅延時間とをＭｉｎ／Ｍａｘ遅延値２６として算出する。
【００１８】
ステップＳＴ３で、タイミング検証を行う。即ち、Ｍｉｎ／Ｍａｘ遅延値２６に示されるＭｉｎ条件の遅延時間とＭａｘ条件の遅延時間とが、所望の遅延時間の要件を満たすか否かを判定する。判定の結果、エラー有り（要件を満たさない）と判断された場合には、ステップＳＴ５で、セルの挿入／削除／置換／移動及び配線の変更等により、レイアウトデータベース２１のレイアウトを変更する。その後ステップＳＴ１に戻り、変更後のレイアウトに基づいてＲＬＣを抽出し、以降のステップを繰り返す。
【００１９】
以上のようにして、タイミング検証及びレイアウト変更を繰り返す。タイミング検証の結果、所望の遅延時間が達成されたと判断される場合には、現在のレイアウトをタイミング検証済みレイアウトとして出力して処理を終了する。
【００２０】
図３は、本発明によるＲＬＣルールの概略構成を示す図である。
【００２１】
図３に示されるように、ＲＬＣルール２２は、Ｍｉｎ条件ファイル２２ＡとＭａｘ条件ファイル２２Ｂとを含む。Ｍｉｎ条件ファイル２２Ａは、ドライバ抵抗Ｒｄと配線抵抗Ｒｗとの関係がＲｄ＜Ｒｗの場合について遅延最小となるＭｉｎ条件のＲＬＣ値を格納すると共に、ドライバ抵抗Ｒｄと配線抵抗Ｒｗとの関係がＲｄ＞Ｒｗの場合について遅延最小となるＭｉｎ条件のＲＬＣ値を格納する。またＭａｘ条件ファイル２２Ｂは、ドライバ抵抗Ｒｄと配線抵抗Ｒｗとの関係がＲｄ＜Ｒｗの場合について遅延最大となるＭａｘ条件のＲＬＣ値を格納すると共に、ドライバ抵抗Ｒｄと配線抵抗Ｒｗとの関係がＲｄ＞Ｒｗの場合について遅延最大となるＭａｘ条件のＲＬＣ値を格納する。
【００２２】
前述のように、ドライバ抵抗Ｒｄと配線抵抗Ｒｗとの関係がＲｄ＞Ｒｗであれば配線容量が支配的となり、ドライバ抵抗Ｒｄと配線抵抗Ｒｗとの関係がＲｄ＜Ｒｗであれば配線抵抗（インダクタンスをも含むインピーダンス成分）が支配的となる。従って、ドライバ抵抗Ｒｄと配線抵抗Ｒｗとの大小関係に応じて、Ｍｉｎ／Ｍａｘ条件のＲＬＣ値は異なることになる。本発明ではこれを考慮して、図３に示されるような構成のＲＬＣルール２２を用いる。
【００２３】
なお当然であるが、ＲＬＣルール２２は、Ｍｉｎ条件ファイル２２ＡとＭａｘ条件ファイル２２Ｂとの２つのファイルに分離されている必要はなく、１つのファイル内にＭｉｎ条件及びＭａｘ条件を包含するように構成してもよい。
【００２４】
以下に、本発明によるＲＬＣルール２２を生成するＲＬＣルール生成方法について説明する。
【００２５】
図４は、本発明によるＲＬＣルール生成方法の処理を示すフローチャートである。
【００２６】
プロセス情報データベース３１は、配線高さ、配線幅、層間高さ、誘電率、シート抵抗等のプロセスばらつきに関するデータを格納するデータベースであり、これらの情報に基づいて、種々の条件に対する抵抗Ｒ、インダクタＬ、及び容量Ｃを計算することができる。
【００２７】
ステップＳＴ１乃至ＳＴ３で、ＲＬＣ解析を実行する。これは、配線高さ、配線幅、層間高さ、誘電率、シート抵抗等の種々の条件が、製造ばらつきの上限と下限、及びその中間点の場合のそれぞれについて、抵抗Ｒ、インダクタＬ、及び容量ＣをＲＬＣ解析により求めるものである。
【００２８】
図５は、ＲＬＣ解析を説明するための図である。
【００２９】
図５に示されるように、配線層Ｌａｙｅｒ１には、配線４１乃至４３が配置されている。配線４１及び配線４３との水平距離はＸ１であり、配線４１及び配線４２との水平距離はＸ２である。またｎ層上の配線層Ｌａｙｅｒ１＋ｎ及びｎ層下の配線層Ｌａｙｅｒ１−ｎが示される。このとき配線４１と配線４２及び４３との間には、カップリング容量Ｃｃが発生する。また配線４２及び４３の影響を受けて、配線４１と配線層Ｌａｙｅｒ１＋ｎとの間にはフリンジ容量Ｃｆｔが存在し、配線４１と配線層Ｌａｙｅｒ１−ｎとの間にはフリンジ容量Ｃｆｂが存在する。
【００３０】
このとき抵抗Ｒとしては、各配線層毎にシート抵抗値又は単位長さ当たりの抵抗値を求める。即ち例えば、
Ｌａｙｅｒ１−ｎの抵抗値：ＲＬａｙｅｒ１−ｎ  ＝  Ｒ１
Ｌａｙｅｒ１の抵抗値：      ＲＬａｙｅｒ１      ＝  Ｒ２
Ｌａｙｅｒ１＋ｎの抵抗値：ＲＬａｙｅｒ１＋ｎ  ＝  Ｒ３
となる。ここでＲ１、Ｒ２、Ｒ３はそれぞれ求められた具体的な数値（シート抵抗値又は単位長あたりの抵抗値）である。
【００３１】
またインダクタＬとしては、各配線層毎に、配線層の組み合わせで上下方向の距離を表して、両隣の配線との距離Ｘｎに応じたインダクタンス（具体的な数値）を解析により求める。このようにして求まるインダクタンスＬは、例えば配線層Ｌａｙｅｒ１について、ｎ層上の配線層Ｌａｙｅｒ１＋ｎ及びｎ層下の配線層Ｌａｙｅｒ１−ｎで上下方向の距離を表し、
［Ｌａｙｅｒ１：Ｌａｙｅｒ１−ｎ：Ｌａｙｅｒ１＋ｎ］  Ｌ＝（Ｘ１，Ｘ１，Ｌ１），（Ｘ１，Ｘ２，Ｌ２），．．，（Ｘｎ，Ｘｎ，Ｌ３）
のように記述される。ここで（Ｘ１，Ｘ２，Ｌ２）は、両隣の配線との距離がＸ１及びＸ２である配線のインダクタンスがＬ２であることを示す。
【００３２】
また容量Ｃとしては、各配線層毎に、配線層の組み合わせで上下方向の距離を表して、隣の配線との距離Ｘｎに応じた容量（具体的な数値）を解析により求める。このようにして求まる容量Ｃｃ、Ｃｆｔ、及びＣｆｂは、例えば配線層Ｌａｙｅｒ１について、ｎ層上の配線層Ｌａｙｅｒ１＋ｎ及びｎ層下の配線層Ｌａｙｅｒ１−ｎで上下方向の距離を表し、
2004259001.tif 000003
のように記述される。ここで（Ｘ１，Ｃｆｂ２）は、隣の配線との距離がＸ１である配線のフリンジ容量ＣｆｂはＣｆｂ２であることを示す。
【００３３】
上記のようにして求めた抵抗Ｒ、インダクタＬ、容量Ｃｃ、フリンジ容量Ｃｆｂ、及びフリンジ容量Ｃｆｔは、製造ばらつきを考慮していない。そこで、プロセス情報データベース３１に定義される配線高さ、配線幅、層間高さ、誘電率、シート抵抗等のプロセスばらつきの各パラメータが、例えば上限の場合と、下限の場合と、中間の場合とについて考慮する必要がある。
【００３４】
図６は、製造ばらつきの異なる条件の一例を示す図である。
【００３５】
図６においては、説明を簡単にするため、製造ばらつきのパラメータとして層間膜厚（層間距離）、配線厚、及び配線幅のみを示している。またそれら製造ばらつきのパラメータが上限の場合と下限の場合とについてのみ示している。層間膜厚、配線厚、及び配線幅の３つのパラメータがあり、それぞれについて上限と下限（即ち厚と薄又は広と狭）の２つの条件があるので、８（＝２ｘ２ｘ２）通りの場合分けに相当する。これら８通りの場合をケースＡからケースＨとして示している。
【００３６】
また説明の簡略化のため、インダクタンスＬは無視して、抵抗Ｒと容量Ｃについてのみ示している。また抵抗Ｒと容量Ｃとについては、便宜上、基準となる値と比較して大か小かのみを示している。
【００３７】
図６のケースＡ乃至Ｈは、製造ばらつきの組み合せが異なる種々の条件に対応する。これらのケースＡ乃至Ｈについて、前述のＲＬＣ解析を実行し、抵抗Ｒ、インダクタＬ、容量Ｃｃ、フリンジ容量Ｃｆｂ、及びフリンジ容量Ｃｆｔについて８通りの値を求める。
【００３８】
以上で、図４のステップＳＴ１乃至ＳＴ３の処理が終了することになる。
【００３９】
図４を再び参照し、ステップＳＴ４で、ドライバ抵抗Ｒｄと配線抵抗Ｒｗとの関係が、Ｒｄ＜Ｒｗである場合とＲｄ＞Ｒｗである場合との双方の場合について、遅延最小となるＭｉｎ条件のＲＬＣ値を求める。これは例えば以下のような基準に基づいて行われる。
【００４０】
Ｒｄ＜Ｒｗの場合：
第１優先＝Ｒ小、第２優先Ｌ小、第３優先Ｃ小
Ｒｄ＞Ｒｗの場合：
第１優先＝Ｃ小、第２優先Ｒ小、第３優先Ｌ小
即ち、Ｒｄ＜Ｒｗの場合については、まず抵抗Ｒが小さいケースを優先的に選択し、そのうちでインダクタＬが小さいケースを優先的に選択し、更にそのうちで容量Ｃが小さいものを選択する。このようにして選択されたケースが、例えば図６のケースＦであるとすると、このケースＦに対応する条件の層間膜、配線厚、及び配線幅でＲＬＣ解析した値を、Ｒｄ＜Ｒｗの場合についてのＭｉｎ条件のＲＬＣ値とする。
【００４１】
同様に、Ｒｄ＞Ｒｗの場合については、まず容量Ｃが小さいケースを優先的に選択し、そのうちで抵抗Ｒが小さいケースを優先的に選択し、更にそのうちでインダクタＬが小さいものを選択する。このようにして選択されたケースが、例えば図６のケースＨであるとすると、このケースＨに対応する条件の層間膜、配線厚、及び配線幅でＲＬＣ解析した値を、Ｒｄ＞Ｒｗの場合についてのＭｉｎ条件のＲＬＣ値とする。
【００４２】
ステップＳＴ５で、ドライバ抵抗Ｒｄと配線抵抗Ｒｗとの関係が、Ｒｄ＜Ｒｗである場合とＲｄ＜Ｒｗである場合との双方の場合について、遅延最大となるＭａｘ条件のＲＬＣ値を求める。これは例えば以下のような基準に基づいて実行される。
【００４３】
Ｒｄ＜Ｒｗの場合：
第１優先＝Ｒ大、第２優先Ｌ大、第３優先Ｃ大
Ｒｄ＞Ｒｗの場合：
第１優先＝Ｃ大、第２優先Ｒ大、第３優先Ｌ大
即ち、Ｒｄ＜Ｒｗの場合については、まず抵抗Ｒが大きいケースを優先的に選択し、そのうちでインダクタＬが大きいケースを優先的に選択し、更にそのうちで容量Ｃが大きいものを選択する。このようにして選択されたケースが、例えば図６のケースＢであるとすると、このケースＢに対応する条件の層間膜、配線厚、及び配線幅でＲＬＣ解析した値を、Ｒｄ＜Ｒｗの場合についてのＭａｘ条件のＲＬＣ値とする。
【００４４】
同様に、Ｒｄ＞Ｒｗの場合については、まず容量Ｃが大きいケースを優先的に選択し、そのうちで抵抗Ｒが大きいケースを優先的に選択し、更にそのうちでインダクタＬが大きいものを選択する。このようにして選択されたケースが、例えば図６のケースＤであるとすると、このケースＤに対応する条件の層間膜、配線厚、及び配線幅でＲＬＣ解析した値を、Ｒｄ＞Ｒｗの場合についてのＭａｘ条件のＲＬＣ値とする。
【００４５】
ステップＳＴ６において、ステップＳＴ４及びＳＴ５でそれぞれ求めたＭｉｎ条件及びＭａｘ条件のＲＬＣ値に基づいて、図３に示されるＭｉｎ条件ファイル２２ＡとＭａｘ条件ファイル２２Ｂとを生成する。
【００４６】
以上によりＲＬＣルール２２が作成される。
【００４７】
図７は、Ｍｉｎ条件ファイル２２Ａ又はＭａｘ条件ファイル２２Ｂのデータの一部の例を示す図である。
【００４８】
図７に示されるように、ドライバ抵抗Ｒｄと配線抵抗Ｒｗとの関係がＲｄ＜Ｒｗである場合とＲｄ＞Ｒｗである場合との双方の場合について、それぞれの場合のＭｉｎ条件（又はＭａｘ条件）に対応する抵抗Ｒ、インダクタＬ、容量Ｃｃ、フリンジ容量Ｃｆｂ、及びフリンジ容量Ｃｆｔが定義されている。ここで図中の“＊＊”は、ＲＬＣ解析によって求められる抵抗、インダクタンス、キャパシタンスの数値を示す。
【００４９】
このＲＬＣルール２２を用いて、図２のステップＳＴ１で説明したようにＲＬＣを抽出する。
【００５０】
図８は、ＲＬＣ抽出処理を説明するための図である。
【００５１】
図８に示されるレイアウトは、ゲート５１乃至５３と配線６１乃至６３とを含む。図２に示されるＲｄを含むライブラリ２３を参照して、ゲート５１乃至５３のドライバ抵抗Ｒｄを特定し、配線６１乃至６３の抵抗Ｒｗとドライバ抵抗Ｒｄとを比較する。図８に示される例では、ゲート５１と配線６１とはＲｄ＜Ｒｗの条件であり、ゲート５２と配線６２とはＲｄ＞Ｒｗの条件である。従って、配線６１については、図７に示されるＲｄ＜Ｒｗの条件下で、配線６１の条件（上下方向間隔及び両隣の配線の間隔等に関する条件）に合致するＲＬＣを抽出する。また配線６２については、図７に示されるＲｄ＞Ｒｗの条件下で、配線６２の条件（上下方向間隔及び両隣の配線の間隔等に関する条件）に合致するＲＬＣを抽出する。
【００５２】
以上のＲＬＣ抽出結果に基づいて、図２を参照して説明したように、レイアウト設計におけるタイミング検証を実行する。
【００５３】
なお上記説明において、Ｒｄ＝Ｒｗの条件については言及していないが、完全に等しい場合については、Ｒｄ＞Ｒｗの条件又はＲｄ＜Ｒｗの条件の何れか予め決めた方に含めるようにすればよい。或いは、Ｒｄ＝Ｒｗの条件については、第３番目の条件として別個に取り扱うようにしてもよい。
【００５４】
図９は、本発明によるＲＬＣルール生成処理及びレイアウト設計処理を実行する装置の構成を示す図である。
【００５５】
図９に示されるように、本発明によるＲＬＣルール生成処理及びレイアウト設計処理を実行する装置は、例えばパーソナルコンピュータやエンジニアリングワークステーション等のコンピュータにより実現される。図９の装置は、コンピュータ５１０と、コンピュータ５１０に接続されるディスプレイ装置５２０、通信装置５２３、及び入力装置よりなる。入力装置は、例えばキーボード５２１及びマウス５２２を含む。コンピュータ５１０は、ＣＰＵ５１１、ＲＡＭ５１２、ＲＯＭ５１３、ハードディスク等の二次記憶装置５１４、可換媒体記憶装置５１５、及びインターフェース５１６を含む。
【００５６】
キーボード５２１及びマウス５２２は、ユーザとのインターフェースを提供するものであり、コンピュータ５１０を操作するための各種コマンドや要求されたデータに対するユーザ応答等が入力される。ディスプレイ装置５２０は、コンピュータ５１０で処理された結果等を表示すると共に、コンピュータ５１０を操作する際にユーザとの対話を可能にするために様々なデータ表示を行う。通信装置５２３は、遠隔地との通信を行なうためのものであり、例えばモデムやネットワークインターフェース等よりなる。
【００５７】
本発明によるＲＬＣルール生成処理及びレイアウト設計処理は、コンピュータ５１０が実行可能なコンピュータプログラムとして提供される。このコンピュータプログラムは、可換媒体記憶装置５１５に装着可能な記憶媒体Ｍに記憶されており、記憶媒体Ｍから可換媒体記憶装置５１５を介して、ＲＡＭ５１２或いは二次記憶装置５１４にロードされる。或いは、このコンピュータプログラムは、遠隔地にある記憶媒体（図示せず）に記憶されており、この記憶媒体から通信装置５２３及びインターフェース５１６を介して、ＲＡＭ５１２或いは二次記憶装置５１４にロードされる。
【００５８】
キーボード５２１及び／又はマウス５２２を介してユーザからプログラム実行指示があると、ＣＰＵ５１１は、記憶媒体Ｍ、遠隔地記憶媒体、或いは二次記憶装置５１４からプログラムをＲＡＭ５１２にロードする。ＣＰＵ５１１は、ＲＡＭ５１２の空き記憶空間をワークエリアとして使用して、ＲＡＭ５１２にロードされたプログラムを実行し、適宜ユーザと対話しながら処理を進める。ＲＡＭ５１２或いは二次記憶装置５１４には、レイアウトデータベース２１、ＲＬＣルール２２、及びＲｄを含むライブラリ２３等が格納される。なおＲＯＭ５１３には、コンピュータ５１０の基本動作を制御するための制御プログラムが格納されている。
【００５９】
上記コンピュータプログラムを実行することで、上記実施例で説明されたように、ＲＬＣルール生成処理及びレイアウト設計処理を実行する。
【００６０】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【発明の効果】
上記説明したように、本発明におけるＲＬＣルールは、ドライバ抵抗Ｒｄと配線抵抗Ｒｗとの関係がＲｄ＜Ｒｗの場合について遅延最小となるＲＬＣ値を格納すると共に、Ｒｄ＞Ｒｗの場合について遅延最小となるＲＬＣ値を格納する。またＲｄ＜Ｒｗの場合について遅延最大となるＲＬＣ値を格納すると共に、Ｒｄ＞Ｒｗの場合について遅延最大となるＲＬＣ値を格納する。
【００６１】
このように構成したＲＬＣルールは、Ｒｄ＞Ｒｗであれば配線容量が支配的となりＲｄ＜Ｒｗであれば配線抵抗が支配的となるという遅延要因の特性を考慮して、ドライバ抵抗Ｒｄと配線抵抗Ｒｗとの大小関係に応じて場合分けし、それぞれの場合について最大／最小条件のＲＬＣ値を規定している。
【００６２】
またレイアウト設計では、ドライバのドライバ抵抗を特定して配線抵抗との大小関係を判別し、判別結果に応じた最大／最小条件のＲＬＣ値をＲＬＣルールから抽出し、タイミング検証に用いる。従って、製造ばらつきの影響を正確に考慮に入れたタイミング検証が可能となり、信頼性のある半導体装置を製造することが可能となる。
【図面の簡単な説明】
【図１】ドライバ抵抗と配線抵抗との関連を示す模式図である。
【図２】本発明によるレイアウト設計方法の処理を示すフローチャートである。
【図３】本発明によるＲＬＣルールの概略構成を示す図である。
【図４】本発明によるＲＬＣルール生成方法の処理を示すフローチャートである。
【図５】ＲＬＣ解析を説明するための図である。
【図６】製造ばらつきの異なる条件の一例を示す図である。
【図７】Ｍｉｎ条件ファイル又はＭａｘ条件ファイルのデータの一部の例を示す図である。
【図８】ＲＬＣ抽出処理を説明するための図である。
【図９】本発明によるＲＬＣルール生成処理及びレイアウト設計処理を実行する装置の構成を示す図である。
【符号の説明】
１０  電流源
１１  ドライバ
２１  レイアウトデータベース
２２  ＲＬＣルール
２２Ａ  Ｍｉｎ条件ファイル
２２Ｂ  Ｍａｘ条件ファイル
２３  Ｒｄを含むライブラリ
【図１】
2004259001.tif 000004
【図２】
2004259001.tif 000005
【図３】
2004259001.tif 000006
【図４】
2004259001.tif 000007
【図５】
2004259001.tif 000008
【図６】
2004259001.tif 000009
【図７】
2004259001.tif 000010
【図８】
2004259001.tif 000011
【図９】
2004259001.tif 000012