(57)【要約】【課題】通信モジュール内での配線面積を低減し、トランシーバＩＣに設けるべき端子を削減する。【解決手段】バス３はデータ用バス３ａとクロック用バス３ｂとを含んでいる。ホストコントローラＩＣ４０とトランシーバＩＣ１との間で為されるＭＤＩＯインタフェースの規格に則ったデータＭＤＩＯの伝搬と、トランシーバＩＣ１と周辺ＩＣ２との間で為されるＩ２Ｃの規格に則ったデータＳＤＡの伝搬とのいずれもが、データ用バス３ａ上で行われる。またホストコントローラＩＣ４０とトランシーバＩＣ１との間で為されるＭＤＩＯインタフェースの規格に則ったクロックＭＤＣの伝搬と、トランシーバＩＣ１と周辺ＩＣ２との間で為されるＩ２Ｃの規格に則ったクロックＳＣＬの伝搬とのいずれもが、クロック用バス３ｂ上で行われる。【選択図】        図１
2004282204.tif 000002
【特許請求の範囲】
【請求項１】
クロック周波数、バス権の調停及びプロトコル形式が相互に異なる第１及び第２の規格のそれぞれに則った第１のクロック及び第２のクロックが排他的に伝搬するクロック用バスと、
上位レイヤとの間で前記第１の規格に則った第１のデータが伝搬するトランシーバ集積回路と、
前記トランシーバ集積回路との間で前記第２の規格に則った第２のデータが伝搬する周辺集積回路と
を備える、通信モジュール。
【請求項２】
前記第１のデータ及び前記第２のデータの伝搬に共通して使用されるデータ用バスを更に備える、請求項１記載の通信モジュール。
【請求項３】
前記トランシーバ集積回路は、
前記第１の規格のインタフェースを実現する第１の機能ブロックと、
前記第２の規格のインタフェースを実現する第２の機能ブロックと、
前記クロック用バスに接続されるクロック用パッドと、
前記クロック用パッドと前記第１の機能ブロックとの間に接続されて前記第１のクロックが伝搬する第１のクロック線と、
前記クロック用パッドと前記第２の機能ブロックとの間に接続されて前記第２のクロックが伝搬する第２のクロック線と、
を有する、請求項１記載の通信モジュール。
【請求項４】
前記トランシーバ集積回路は、
前記第１の規格のインタフェースを実現する第１の機能ブロックと、
前記第２の規格のインタフェースを実現する第２の機能ブロックと、
前記クロック用バスに接続されるクロック用パッドと、
前記データ用バスに接続されるデータ用パッドと、
前記クロック用パッドと前記第１の機能ブロックとの間に接続されて前記第１のクロックが伝搬する第１のクロック線と、
前記クロック用パッドと前記第２の機能ブロックとの間に接続されて前記第２のクロックが伝搬する第２のクロック線と、
前記データ用パッドと前記第１の機能ブロックとの間に接続されて前記第１のデータが伝搬する第１のデータ線と、
前記データ用パッドと前記第２の機能ブロックとの間に接続されて前記第２のデータが伝搬する第２のデータ線と、
を有する、請求項２記載の通信モジュール。
【請求項５】
前記トランシーバ集積回路は、
前記第１の規格のインタフェースを実現する第１の機能ブロックと、
前記第２の規格のインタフェースを実現する第２の機能ブロックと、
前記クロック用バスに接続されるクロック用リードフレームと、
第１及び第２のクロック用パッドと、
前記第１のクロック用パッドと前記第１の機能ブロックとの間に接続されて前記第１のクロックが伝搬する第１のクロック線と、
前記第２のクロック用パッドと前記第２の機能ブロックとの間に接続されて前記第２のクロックが伝搬する第２のクロック線と、
前記クロック用リードフレームと前記第１のクロック用パッドとを接続する第１のワイヤと、
前記クロック用リードフレームと前記第２のクロック用パッドとを接続する第２のワイヤと
を有する、請求項１記載の通信モジュール。
【請求項６】
前記トランシーバ集積回路は、
前記第１の規格のインタフェースを実現する第１の機能ブロックと、
前記第２の規格のインタフェースを実現する第２の機能ブロックと、
前記クロック用バスに接続されるクロック用リードフレームと、
前記データ用バスに接続されるデータ用リードフレームと、
第１及び第２のクロック用パッドと、
第１及び第２のデータ用パッドと、
前記第１のクロック用パッドと前記第１の機能ブロックとの間に接続されて前記第１のクロックが伝搬する第１のクロック線と、
前記第２のクロック用パッドと前記第２の機能ブロックとの間に接続されて前記第２のクロックが伝搬する第２のクロック線と、
前記第１のデータ用パッドと前記第１の機能ブロックとの間に接続されて前記第１のデータが伝搬する第１のデータ線と、
前記第２のデータ用パッドと前記第２の機能ブロックとの間に接続されて前記第２のデータが伝搬する第２のデータ線と、
前記クロック用リードフレームと前記第１のクロック用パッドとを接続する第１のワイヤと、
前記クロック用リードフレームと前記第２のクロック用パッドとを接続する第２のワイヤと、
前記データ用リードフレームと前記第１のデータ用パッドとを接続する第３のワイヤと、
前記データ用リードフレームと前記第２のデータ用パッドとを接続する第４のワイヤと
を有する、請求項２記載の通信モジュール。
【請求項７】
前記クロック用リードフレームは、二つに分岐した先端を備え、
前記第１のワイヤは前記クロック用リードフレームの一方の前記先端と前記第１のクロック用パッドとを接続し、
前記第２のワイヤは前記クロック用リードフレームの他方の前記先端と前記第２のクロック用パッドとを接続する、請求項５記載の通信モジュール。
【請求項８】
前記クロック用リードフレームは、二つに分岐した先端を備え、
前記データ用リードフレームは、二つに分岐した先端を備え、
前記第１のワイヤは、前記クロック用リードフレームの一方の前記先端と前記第１のクロック用パッドとを接続し、
前記第２のワイヤは、前記クロック用リードフレームの他方の前記先端と前記第２のクロック用パッドとを接続し、
前記第３のワイヤは、前記データ用リードフレームの一方の前記先端と前記第１のデータ用パッドとを接続し、
前記第４のワイヤは、前記データ用リードフレームの他方の前記先端と前記第２のデータ用パッドとを接続する、請求項６記載の通信モジュール。
【請求項９】
クロック周波数、バス権の調停及びプロトコル形式が相互に異なる第１及び第２の規格のそれぞれに則ったインタフェースを実現する第１及び第２の機能ブロックと、
クロック用パッドと、
前記クロック用パッドと前記第１の機能ブロックとの間に接続されて前記第１の規格に則った第１のクロックが伝搬する第１のクロック線と、
前記クロック用パッドと前記第２の機能ブロックとの間に接続されて前記第２の規格に則った第２のクロックが伝搬する第２のクロック線と
を備える、トランシーバ集積回路。
【請求項１０】
データ用パッドと、
前記データ用パッドと前記第１の機能ブロックとの間に接続されて前記第１の規格に則った第１のデータが伝搬する第１のデータ線と、
前記データ用パッドと前記第２の機能ブロックとの間に接続されて前記第２の規格に則った第２のデータが伝搬する第２のデータ線と、
を更に備える、請求項９記載のトランシーバ集積回路。
【請求項１１】
クロック周波数、バス権の調停及びプロトコル形式が相互に異なる第１及び第２の規格のそれぞれに則ったインタフェースを実現する第１及び第２の機能ブロックと、
クロック用リードフレームと、
第１及び第２のクロック用パッドと、
前記第１のクロック用パッドと前記第１の機能ブロックとの間に接続されて前記第１の規格に則った第１のクロックが伝搬する第１のクロック線と、
前記第２のクロック用パッドと前記第２の機能ブロックとの間に接続されて前記第２の規格に則った第２のクロックが伝搬する第２のクロック線と、
前記クロック用リードフレームと前記第１のクロック用パッドとを接続する第１のワイヤと、
前記クロック用リードフレームと前記第２のクロック用パッドとを接続する第２のワイヤと
を備えるトランシーバ集積回路。
【請求項１２】
データ用リードフレームと、
第１及び第２のデータ用パッドと、
前記第１のデータ用パッドと前記第１の機能ブロックとの間に接続されて前記第１の規格に則った第１のデータが伝搬する第１のデータ線と、
前記第２のデータ用パッドと前記第２の機能ブロックとの間に接続されて前記第２の規格に則った第２のデータが伝搬する第２のデータ線と、
前記データ用リードフレームと前記第１のデータ用パッドとを接続する第３のワイヤと、
前記データ用リードフレームと前記第２のデータ用パッドとを接続する第４のワイヤと
を更に備える請求項１１記載のトランシーバ集積回路。
【請求項１３】
前記クロック用リードフレームは、二つに分岐した先端を備え、
前記第１のワイヤは前記クロック用リードフレームの一方の前記先端と前記第１のクロック用パッドとを接続し、
前記第２のワイヤは前記クロック用リードフレームの他方の前記先端と前記第２のクロック用パッドとを接続する、請求項１１記載のトランシーバ集積回路。
【請求項１４】
前記クロック用リードフレームは、二つに分岐した先端を備え、
前記データ用リードフレームは、二つに分岐した先端を備え、
前記第１のワイヤは、前記クロック用リードフレームの一方の前記先端と前記第１のクロック用パッドとを接続し、
前記第２のワイヤは、前記クロック用リードフレームの他方の前記先端と前記第２のクロック用パッドとを接続し、
前記第３のワイヤは、前記データ用リードフレームの一方の前記先端と前記第１のデータ用パッドとを接続し、
前記第４のワイヤは、前記データ用リードフレームの他方の前記先端と前記第２のデータ用パッドとを接続する、請求項１２記載のトランシーバ集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はバスを介して相互に接続される通信モジュールにおいて備えられるトランシーバに関する。例えばＩＥＥＥ８０２．３ａｅの規格に対応したトランシーバに採用することができる。
【０００２】
【従来の技術】
バスを介して相互に接続される通信モジュールにおいては、送受信装置と、所定のレジスタを有するトランシーバＩＣと、当該レジスタにアクセスする周辺ＩＣとが備えられている。
【０００３】
周辺ＩＣは送受信装置を制御すべく、送受信装置と接続されている。トランシーバＩＣは例えばＩＥＥＥ８０２．３ａｅの規格に対応して構成される。その場合トランシーバＩＣのレジスタは、非特許文献１に示されるＩ２Ｃ（Ｉｎｔｅｒ  ＩＣ）の規格に則った、ユーティリティ・バスとしてのバス（以下「Ｉ２Ｃバス」と称す）を介して周辺ＩＣと接続される。またトランシーバＩＣは、複数のトランシーバＩＣを制御するための、ＩＥＥＥ８０２．３ａｅで採用されるホストコントローラＩＣと接続される。但しトランシーバＩＣとホストコントローラＩＣとは、ＩＥＥＥ８０２．３ａｅで採用されるＭＤＩＯ（Ｍａｎａｇｅｍｅｎｔ  Ｄａｔａ  Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）インタフェースの規格に則った、システム・ユーティリティ・バスとしてのバス（以下「ＭＤＩＯバス」と称す）を介して、接続される。
【０００４】
なお、内部ステータス信号を、共通ステータス信号バスを介して、イーサネット（登録商標）集積回路など外部の多重ポートイーサネット（登録商標）トランシーバ装置に利用させる技術が、特許文献１に開示されている。
【０００５】
また、共有バスに接続されたデバイスが異なるバスプロトコルを有していても、高速かつランダムにアクセスが可能になる技術が、特許文献２に開示されている。
【０００６】
【非特許文献１】
”ＴＨＥ  Ｉ２Ｃ−ＢＵＳ  ＳＰＥＣＩＦＩＣＡＴＩＯＮ  ＶＥＲＳＩＯＮ  ２．１”、［ｏｎｌｉｎｅ］、ＪＡＮＵＡＲＹ  ２０００、Ｐｈｉｌｉｐｓ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、［平成１５年１月２１日検索］、インターネット＜ｈｔｔｐ：／／ｗｗｗ−ｕｓ．ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ．ｐｈｉｌｉｐｓ．ｃｏｍ／ａｃｒｏｂａｔ／ｖａｒｉｏｕｓ／Ｉ２Ｃ＿ＢＵＳ＿ＳＰＥＣＩＦＩＣＡＴＩＯＮ＿３．ｐｄｆ＞
【特許文献１】
特開２００１−２５１３２８号公報
【特許文献２】
特開平１１−８５６７３号公報
【０００７】
【発明が解決しようとする課題】
従来の通信モジュールの内部では、異なった通信方式が採用されるＩ２ＣバスとＭＤＩＯバスとにそれぞれ専用の端子や配線が割り当てられており、個々の通信機能が別々に実現されていた。従って、通信モジュール内での配線面積が大きいという問題があった。
【０００８】
本発明はかかる問題点に鑑みてなされたもので、配線面積を削減することを目的としている。あるいは更に、トランシーバＩＣに設けるべき端子の削減をも目的としている。
【０００９】
【課題を解決するための手段】
この発明にかかる通信モジュールは、クロック周波数、バス権の調停及びプロトコル形式が相互に異なる第１及び第２の規格のそれぞれに則った第１のクロック及び第２のクロックが排他的に伝搬するクロック用バスと、上位レイヤとの間で前記第１の規格に則った第１のデータが伝搬するトランシーバ集積回路と、前記トランシーバ集積回路との間で前記第２の規格に則った第２のデータが伝搬する周辺集積回路とを備える。
【００１０】
この発明にかかる第１のトランシーバ集積回路は、クロック周波数、バス権の調停及びプロトコル形式が相互に異なる第１及び第２の規格のそれぞれに則ったインタフェースを実現する第１及び第２の機能ブロックと、クロック用パッドと、前記クロック用パッドと前記第１の機能ブロックとの間に接続されて前記第１の規格に則った第１のクロックが伝搬する第１のクロック線と、前記クロック用パッドと前記第２の機能ブロックとの間に接続されて前記第２の規格に則った第２のクロックが伝搬する第２のクロック線とを備える。
【００１１】
この発明にかかる第２のトランシーバ集積回路は、クロック周波数、バス権の調停及びプロトコル形式が相互に異なる第１及び第２の規格のそれぞれに則ったインタフェースを実現する第１及び第２の機能ブロックと、クロック用リードフレームと、第１及び第２のクロック用パッドと、前記第１のクロック用パッドと前記第１の機能ブロックとの間に接続されて前記第１の規格に則った第１のクロックが伝搬する第１のクロック線と、前記第２のクロック用パッドと前記第２の機能ブロックとの間に接続されて前記第２の規格に則った第２のクロックが伝搬する第２のクロック線と、前記クロック用リードフレームと前記第１のクロック用パッドとを接続する第１のワイヤと、前記クロック用リードフレームと前記第２のクロック用パッドとを接続する第２のワイヤとを備える。
【００１２】
【発明の実施の形態】
実施の形態１．
図１は本発明の実施の形態１を示すブロック図である。光通信モジュール５はトランシーバＩＣ１、周辺ＩＣ２、送受信装置６を備えており、例えばイーサネット（登録商標）用のトランシーバモジュールとして機能する。
【００１３】
トランシーバＩＣ１はレジスタ４を有している。レジスタ４と周辺ＩＣ２とはバス３を介して接続されている。また光通信モジュール５の外部に設けられるホストコントローラＩＣ４０とレジスタ４とがバス３を介して接続されている。
【００１４】
送受信装置６は光ケーブル３２を介して外部と送受信可能である。周辺ＩＣ２が送受信装置６の動作を制御するために、双方で情報が授受される。
【００１５】
バス３はデータ用バス３ａとクロック用バス３ｂとを含んでいる。ホストコントローラＩＣ４０とトランシーバＩＣ１との間で為されるＭＤＩＯインタフェースの規格に則ったデータＭＤＩＯの伝搬と、トランシーバＩＣ１と周辺ＩＣ２との間で為されるＩ２Ｃの規格に則ったデータＳＤＡの伝搬とのいずれについても、データ用バス３ａが共通して用いられる。またホストコントローラＩＣ４０とトランシーバＩＣ１との間で為されるＭＤＩＯインタフェースの規格に則ったクロックＭＤＣの伝搬と、トランシーバＩＣ１と周辺ＩＣ２との間で為されるＩ２Ｃの規格に則ったクロックＳＣＬの伝搬とのいずれもが、クロック用バス３ｂ上で行われる。
【００１６】
ＭＤＩＯインタフェースの規格におけるバスの使用と、Ｉ２Ｃの規格におけるバスの使用とでは、クロックの周波数、バス権の調停、プロトコル形式が異なる。またいずれの規格も、クロック用の信号線の状態を確認し、当該信号線が使用されていない場合においてのみ自らクロックを出力してバス権を獲得する。
【００１７】
例えばＩＥＥＥ８０２．３ａｅの４５．３．２章に規定される様に、ＭＤＩＯインタフェースの規格では、Ｐｒｅａｍｂｌｅと呼ばれる３２サイクルの準備クロックをクロック用の信号線に送信することにより、同じクロック用の信号線に接続されている他の回路に対して、自身がデータを送信することを予告する。Ｉ２Ｃの規格ではバス権の調停において、上述のＰｒｅａｍｂｌｅとは根本的に異なった固有の方式を採用する。
【００１８】
従って、クロック用バス３ｂ上で、トランシーバＩＣ１と周辺ＩＣ２との間でクロックＳＣＬが伝搬している場合、ＭＤＩＯインタフェースの規格に則った通信はできない。つまり、クロック用バス３ｂ上でクロックＳＣＬが伝搬している場合には、これに対してクロックＭＤＣが妨害することはない。従って、バス権はＩ２Ｃの規格に則った通信に対して与えられ、データＭＤＩＯがデータ用バス３ａ上で伝搬することはない。
【００１９】
また、クロックＭＤＣが伝搬している場合、そのクロック周波数がクロックＳＣＬとは著しく異なる。よってクロック用バス３ｂ上で、ホストコントローラＩＣ４０とトランシーバＩＣ１との間でクロックＭＤＣが伝搬している場合、Ｉ２Ｃの規格（例えば非特許文献１の第８章参照）にいうＳＴＡＲＴ  ｓｉｇｎａｌ  ｇｅｎｅｒａｔｉｏｎ／Ｓｌａｖｅ  ａｄｄｒｅｓｓ  ｔｒａｎｓｆｅｒ／Ｄａｔａ  ｔｒａｎｓｆｅｒ／ＳＴＯＰ  ｓｉｇｎａｌ  ｇｅｎｅｒａｔｉｏｎのシーケンスが得られず、Ｉ２Ｃの規格に則った通信はできない。つまり、クロック用バス３ｂ上でクロックＭＤＣが伝搬している場合には、これに対してクロックＳＣＬが妨害することはない。従って、バス権はＭＤＩＯインタフェースの規格に則った通信に対して与えられ、データＳＤＡがデータ用バス３ａ上で伝搬することはない。以上のように、クロック用バス３ｂ上にクロックＳＣＬ，ＭＤＣのいずれもが伝搬しうるものの、両者は排他的にクロック用バス３ｂ上を伝搬する。またデータＳＤＡ，ＭＤＩＯの伝搬にデータ用バス３ａが共通に使用されても、両者が相互に妨害することはない。
【００２０】
なお、クロックＭＤＣ及びクロックＳＣＬのいずれもが伝搬していない場合には、ＭＤＩＯインタフェースの規格に則っても、Ｉ２Ｃの規格に則っても、クロック用バス３ｂは論理“Ｈ”に相当する電位が付与されている。
【００２１】
以上のことから、バス３においてＭＤＩＯインタフェースの規格に則ったデータＭＤＩＯ及びクロックＭＤＣの伝搬と、Ｉ２Ｃの規格に則ったデータＳＤＡとクロックＳＣＬの伝搬とが、相互に妨害することはない。このように本実施の形態によれば、ＭＤＩＯインタフェースの規格と、Ｉ２Ｃの規格との両方に則ったデータ及びクロックが、一対のデータ用バス３ａ及びクロック用バス３ｂにおいて伝搬するので、Ｉ２ＣバスとＭＤＩＯバスとにそれぞれ専用の端子や配線を設ける必要がなく、光通信モジュール５内での配線面積を小さくすることができる。
【００２２】
但しクロックＭＤＣ，ＳＣＬが相互に異なった電位で二値論理を実現する場合、いずれか電位の低い方にトランシーバＩＣ１、周辺ＩＣ２の入出力段のトランジスタの入出力レベルを整合させると共に、いずれか電位の高い方にトランシーバＩＣ１、周辺ＩＣ２の入出力段のポート耐圧を整合させることが望ましい。これはデータＭＤＩＯ，ＳＤＡが相互に異なった電位で二値論理を実現する場合にも同様である。
【００２３】
実施の形態２．
図２は本発明の実施の形態２を示すブロック図であり、実施の形態１に示されたトランシーバＩＣ１として採用可能な構成を示している。
【００２４】
トランシーバＩＣ１は上述のレジスタ４の他、データ用バス８、アドレスバス９、ＭＤＩＯインタフェースを実現するＭＤＩＯ機能ブロック７、Ｉ２Ｃの規格のインタフェースを実現するＩ２Ｃ機能ブロック１２、データ線１０，１３、クロック線１１，１４、データ用バッド１５、クロック用パッド１６を備えている。
【００２５】
データ用バス８、アドレスバス９はレジスタ４及びＭＤＩＯ機能ブロック７、Ｉ２Ｃ機能ブロック１２の相互を接続し、レジスタ４において格納されるデータ及びそのアドレスがそれぞれ伝搬する。
【００２６】
データ線１０、クロック線１１はいずれもＭＤＩＯ機能ブロック７に接続され、それぞれにはデータＭＤＩＯ及びクロックＭＤＣが伝搬する。データ線１３、クロック線１４はいずれもＩ２Ｃ機能ブロック１２に接続され、それぞれにはデータＳＤＡ及びクロックＳＣＬが伝搬する。データ線１０，１３は共通してデータ用パッド１５に接続され、クロック線１１，１４は共通してクロック用パッド１６に接続される。
【００２７】
データ用バッド１５、クロック用パッド１６はそれぞれデータ用バス３ａ、クロック用バス３ｂに接続される。
【００２８】
このようにトランシーバＩＣ１の内部でデータ線１０，１３とデータ用パッド１５とが相互に接続され、トランシーバＩＣ１の内部でクロック線１１，１４とクロック用パッド１６とが相互に接続される。これにより、Ｉ２Ｃの規格のインタフェースやＭＤＩＯインタフェースにそれぞれ専用の端子を設ける必要がなく、トランシーバＩＣ１の構成要素を削減し、以て光通信モジュール５内での配線面積を小さくすることができる。
【００２９】
なお、実施の形態２において示されたトランシーバＩＣ１は、チップの形態をとることができ、その場合にはデータ用パッド１５とクロック用パッド１６とには、ワイヤを介してリードフレームを接続することができる。
【００３０】
実施の形態３．
図３は本発明の実施の形態３を示すブロック図であり、実施の形態１に示されたトランシーバＩＣ１として採用可能な構成を示している。
【００３１】
トランシーバＩＣ１はチップ６と、チップ６と接続される端子、例えばリードフレーム２１，２２とを含んでパッケージングされている。トランシーバＩＣ１は、更に、リードフレーム２１と接続されるワイヤ２３，２４、リードフレーム２２と接続されるワイヤ２５，２６をも含んでパッケージングされている。
【００３２】
チップ６は、実施の形態２に示されたトランシーバＩＣ１と同様に、レジスタ４、データ用バス８、アドレスバス９、ＭＤＩＯ機能ブロック７、Ｉ２Ｃ機能ブロック１２、データ線１０，１３、クロック線１１，１４を備えている。これらが果たす機能は実施の形態２で示されたものと同一である。
【００３３】
但し、チップ６ではデータ用パッド１５（図２）ではなくデータ用パッド１７，１９が、クロック用パッド１６（図２）ではなくクロック用パッド１８，２０が、それぞれ設けられている。そしてデータ用パッド１７，１９にはそれぞれＭＤＩＯが伝達するデータ線１０及びデータＳＤＡが伝達するデータ線１３が接続され、クロック用パッド１８，２０にはそれぞれクロックＭＤＣおよびクロックＳＣＬが与えられる。
【００３４】
データ用パッド１７，１９にはそれぞれワイヤ２３，２４が接続され、クロック用パッド１８，２０にはそれぞれワイヤ２５，２６が接続される。つまり実施の形態３ではワイヤ２３，２４によってデータ線１０，１３が相互に接続され、ワイヤ２５，２６によってクロック線１１，１４が相互に接続される、と把握することができる。
【００３５】
上述のようにワイヤ２３，２４はリードフレーム２１と接続されるので、図１に示されたデータ用バス３ａをリードフレーム２１と接続することにより、Ｉ２Ｃの規格のインタフェースやＭＤＩＯインタフェースにそれぞれ専用の配線をトランシーバＩＣ１の外部に設ける必要がなく、光通信モジュール５内での配線面積を小さくすることができる。同様にして、クロック用バス３ｂをリードフレーム２２と接続することにより、光通信モジュール５内での配線面積を小さくすることができる。
【００３６】
実施の形態４．
図４は本発明の実施の形態４を示すブロック図であり、実施の形態１に示されたトランシーバＩＣ１として採用可能な構成を示している。実施の形態４の構造においては、実施の形態３において示されたリードフレーム２１，２２がそれぞれリードフレーム２７，２８と置換されている。リードフレーム２７の先端は二つの分岐端を有しており、一方の分岐端にはワイヤ２３が、他方の分岐端にはワイヤ２４が、それぞれ接続されている。またリードフレーム２８の先端は二つの分岐端を有しており、一方の分岐端にはワイヤ２５が、他方の分岐端にはワイヤ２６が、それぞれ接続されている。
【００３７】
つまり実施の形態４ではリードフレーム２７が二つのワイヤ２３，２４を介してデータ線１０，１３を相互に接続し、リードフレーム２８が二つのワイヤ２５，２６を介してクロック線１１，１４を相互に接続する、と把握することができる。
【００３８】
よって実施の形態３と同様に、Ｉ２Ｃの規格のインタフェースやＭＤＩＯインタフェースにそれぞれ専用の配線をトランシーバＩＣ１の外部に設ける必要がなく、光通信モジュール５内での配線面積を小さくすることができる。
【００３９】
【発明の効果】
本発明にかかる通信モジュールでは第１のクロックの伝搬用と、第２のクロックの伝搬用とで、それぞれ専用の端子や配線を設ける必要がない。よって本発明にかかる通信モジュール内での配線面積を小さくすることができる。
【００４０】
本発明にかかる第１のトランシーバ集積回路では第１のクロックの伝搬用と、第２のクロックの伝搬用とで、それぞれ専用の端子を設ける必要がない。よって本発明にかかるトランシーバ集積回路を備える通信モジュール内での配線面積を小さくすることができる。
【００４１】
本発明にかかる第２のトランシーバ集積回路では第１のクロックの伝搬用と、第２のクロックの伝搬用とで、それぞれ専用の配線を設ける必要がない。よって本発明にかかるトランシーバ集積回路を備える通信モジュール内での配線面積を小さくすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１を示すブロック図である。
【図２】本発明の実施の形態２を示すブロック図である。
【図３】本発明の実施の形態３を示すブロック図である。
【図４】本発明の実施の形態４を示すブロック図である。
【符号の説明】
１  トランシーバＩＣ、２  周辺ＩＣ、３  バス、３ａ  データ用バス、３ｂクロック用バス、１０，１３  データ線、１１，１４  クロック線、１５，１７，１９  データ用パッド、１６，１８，２０  クロック用パッド、２３〜２６ワイヤ、２１，２２，２７，２８  リードフレーム、４０  ホストコントローラＩＣ。
【図１】
2004282204.tif 000003
【図２】
2004282204.tif 000004
【図３】
2004282204.tif 000005
【図４】
2004282204.tif 000006