(57)【要約】【課題】入力直流電圧が大きく変動しても、出力直流電圧をほぼ一定に制御できる機能を持つＤＣ／ＤＣコンバータを提供可能とする。【解決手段】トランス７の一次側にはハーフブリッジ形変換回路２を、トランス７の二次側には整流回路８と平滑回路（９，１０）を接続して構成されるＤＣ／ＤＣコンバータにおいて、１つのコンデンサと２つのダイオードからなるスナバ回路３１，４１を設け、半導体素子３，４ごとに個別の充電経路と放電回路を形成できるようにし、ターンオンはＺＣＳのソフトスイッチング、ターンオフは準ソフトスイッチングとなるようにしてスイッチング損失を低減する。【選択図】        図１
2004282917.tif 000002
【特許請求の範囲】
【請求項１】
トランスの一次側には、入力直流電源に対しコンデンサブリッジと半導体素子ブリッジとを接続したハーフブリッジ形変換回路を設け、トランスの二次側には、整流回路と平滑回路とを設けて整流・平滑した直流出力電圧を得るハーフブリッジ形ＤＣ／ＤＣコンバータにおいて、
前記各半導体素子に対してコンデンサと２つのダイオードとからなるスナバ回路を個別に設け、各半導体素子に対して一方のスナバ回路のコンデンサが充電経路を形成するときは、他方のスナバ回路のコンデンサは放電経路を形成するように構成し、かつ、いずれの充電経路も前記コンデンサブリッジの交流出力点を介して形成し、いずれの放電経路も前記半導体素子を介して形成することを特徴とするハーフブリッジ形ＤＣ／ＤＣコンバータ。
【請求項２】
トランスの一次側には、入力直流電源に対しコンデンサブリッジと半導体素子ブリッジとを接続したハーフブリッジ形変換回路を設け、トランスの二次側には、整流回路と平滑回路とを設けて整流・平滑した直流出力電圧を得るハーフブリッジ形ＤＣ／ＤＣコンバータにおいて、
前記各半導体素子に対し、その両端に少なくとも２つのコンデンサからなるスナバ回路を直接かつ個別に設け、各スナバ回路の２つのコンデンサは充電時には直列接続され、放電時には並列接続されることを特徴とするハーフブリッジ形ＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、高周波トランスを備えた直流電圧入力−直流電圧出力のＤＣ／ＤＣコンバータ、特に直流入力電圧が大きく変動した場合でも直流電圧をほぼ一定に保つ機能を備えたハーフブリッジ形ＤＣ／ＤＣコンバータに関する。
【０００２】
【従来の技術】
図６，図７にＤＣ／ＤＣコンバータ回路の従来例（非特許文献１，特許文献１等参照）を示す。
図６では、電解コンデンサ１ａ，１ｂとＦＥＴ（電界効果トランジスタ）３，４で構成されるハーフブリッジ形変換回路２の直流入力部は直流入力端子Ｐ，Ｎに接続され、交流端子部は高周波トランス７の一次側巻線に接続されている。高周波トランス７の二次側巻線はダイオード８１，８２からなる半導体整流回路８の交流入力部に接続され、半導体整流回路８の直流出力部はフィルタリアクトル９を介して直流出力端子Ｐ，Ｎに接続され出力となっている。
また、図７はＦＥＴ３〜６のドレイン−ソース間にコンデンサ３１〜６１を接続した構成とすることで、ＦＥＴ３〜６のターンオフをゼロボルトスイッチング（ＺＶＳ）化し、低損失化を図ったフルブリッジ形変換回路が示されている。
【０００３】
【非特許文献１】
社団法人  電気学会編、（株）オーム社、１９８７年３月３１日発行、
「半導体電力変換回路」ｐ．２９７、１３章２．１．５項、ハーフブリッジ形変換回路
【特許文献１】
特開２００１−２５８２５０号公報（第２−３頁、図１）
【０００４】
【発明が解決しようとする課題】
図６の回路では、ＦＥＴ３，４のターンオフ動作は全て一般的なハードスイッチングとなるため、大きなスイッチング損失が発生する。出力電圧を調整可能な機能を持たせ、かつ、スイッチング損失を低減させるためのソフトスイッチングを、図６のようなハーフブリッジの回路で実現するのは従来困難であった。スイッチング損失を低減させる方法としては、図７のようなフルブリッジ回路でのソフトスイッチングとして、以下に説明するような位相シフト方式を採用するものがある。
【０００５】
図７の回路では、コンデンサ３１，４１，５１，６１の効果により、ＦＥＴ３〜６のターンオフ動作はＺＶＳ（ゼロボルトスイッチング）のソフトスイッチングとなり、スイッチング損失は低減される。しかし、入力電圧が大きく変動した場合でも出力電圧を一定値に制御する必要がある場合は、ＦＥＴ３〜６の制御方式で位相シフト方式が必要となる。このとき、位相シフト期間において一次側ではＦＥＴ５→トランス７→ＦＥＴ３→ＦＥＴ５の経路、またはＦＥＴ６→ＦＥＴ４→トランス７→ＦＥＴ６の経路で電流が還流するため、ＦＥＴ３〜６の通流損失が発生する。特に、入力電圧の変動が大きい装置や出力電圧設定幅が大きい装置など、その位相シフト量を大きくする必要がある場合は、その還流電流による通流損失が増大する。
【０００６】
つまり、図６や図７の回路では、入力電圧が大きく変動した場合に出力電圧を一定値に制御する必要がある場合は、損失が増大して低効率となり、ひいては大型化や高価格化を招くと言う問題がある。
したがって、この発明の課題は、損失が少なく小形・高効率・低価格の出力電圧調整可能なＤＣ／ＤＣコンバータを提供することにある。
【０００７】
【課題を解決するための手段】
このような課題を解決するため、請求項１の発明では、トランスの一次側には、入力直流電源に対しコンデンサブリッジと半導体素子ブリッジとを接続したハーフブリッジ形変換回路を設け、トランスの二次側には、整流回路と平滑回路とを設けて整流・平滑した直流出力電圧を得るハーフブリッジ形ＤＣ／ＤＣコンバータにおいて、
前記各半導体素子に対してコンデンサと２つのダイオードとからなるスナバ回路を個別に設け、各半導体素子に対して一方のスナバ回路のコンデンサが充電経路を形成するときは、他方のスナバ回路のコンデンサは放電経路を形成するように構成し、かつ、いずれの充電経路も前記コンデンサブリッジの交流出力点を介して形成し、いずれの放電経路も前記半導体素子を介して形成することを特徴とする。
【０００８】
また、請求項２の発明では、トランスの一次側には、入力直流電源に対しコンデンサブリッジと半導体素子ブリッジとを接続したハーフブリッジ形変換回路を設け、トランスの二次側には、整流回路と平滑回路とを設けて整流・平滑した直流出力電圧を得るハーフブリッジ形ＤＣ／ＤＣコンバータにおいて、
前記各半導体素子に対し、その両端に少なくとも２つのコンデンサからなるスナバ回路を直接かつ個別に設け、各スナバ回路の２つのコンデンサは充電時には直列接続され、放電時には並列接続されることを特徴とする。
【０００９】
【発明の実施の形態】
図１はこの発明の第１の実施の形態を示す回路図である。
この回路の図６との相違点は、ＦＥＴ３，４のスナバ回路として充放電形スナバ３１，４１を設けた点である。充放電形スナバ３１はスナバ用コンデンサ３１ａとダイオード３１ｂ，３１ｃで構成され、スナバ用コンデンサ３１ａの一端はＦＥＴ３のソースに、スナバ用コンデンサ３１ａの他端はダイオード３１ｂのアノードと３１ｃのカソードに、ダイオード３１ｂのカソードはＦＥＴ３のドレインに、ダイオード３１ｃのアノードはコンデンサブリッジの交流出力点にそれぞれ接続されている。
【００１０】
同様に、充放電形スナバ４１はスナバ用コンデンサ４１ａとダイオード４１ｂ，４１ｃで構成され、スナバ用コンデンサ４１ａの一端はＦＥＴ４のドレインに、スナバ用コンデンサ４１ａの他端はダイオード４１ｂのカソードと４１ｃのアノードに、ダイオード４１ｂのアノードはＦＥＴ４のソースに、ダイオード４１ｃのカソードはコンデンサブリッジの交流出力点にそれぞれ接続されている。
【００１１】
図１の動作について、図４を参照して説明する。
まず、ＦＥＴ３がオンしている状態では、一次側の電流は直流入力端子Ｐ→ＦＥＴ３→トランス７→電解コンデンサ１ｂ→直流入力端子Ｎの経路で流れ、トランス７の二次側では、トランス７→整流ダイオード８２→フィルタリアクトル９→負荷１１→トランス７の経路で流れる「駆動モード」となる。このとき、フィルタリアクトル９には、流れる電流の二乗に比例するエネルギーが蓄積されて行く。
【００１２】
次に、ＦＥＴ３がターンオフすると、「スイッチングモード」となり、ＦＥＴ３はスナバ用コンデンサ３１ａの効果で準ソフトスイッチングとなり、少ないスイッチング損失でターンオフする。このとき、一次側の電流はＦＥＴ３を流れる経路から一旦、電解コンデンサ１ａ→ダイオード３１ｃ→スナバ用コンデンサ３１ａの経路と、電解コンデンサ１ａ→電解コンデンサ１ｂ→ダイオード４１ｂ→スナバ用コンデンサ４１ａの経路に転流し、スナバ用コンデンサ３１ａの充電とスナバ用コンデンサ４１ａの放電が行なわれる。
【００１３】
スナバ用コンデンサ３１ａ，４１ａの充放電が完了すると、還流用ダイオード４ｂの経路に転流して「回収モード」となり、トランス７の漏れインダクタンス７ａに蓄えられていた漏れエネルギーは、ほとんど損失無く直流入力側に帰還回収される。この漏れエネルギーの回収が終了すると「停止モード」となり、トランス７の一次側では電流は流れなくなる。トランス７の二次側では「回収モード」と「停止モード」の期間、フィルタリアクトル９に蓄えられていたエネルギーにより、電流はフィルタリアクトル９→負荷１１→トランス７→整流ダイオード８１，８２に分流→フィルタリアクトル９の経路で流れ、負荷１１へのエネルギー供給は継続される。
【００１４】
次に、ＦＥＴ４をターンオンすると、直流入力端子Ｐ→電解コンデンサ１ａ→トランス７→ＦＥＴ４→直流入力端子Ｎの経路で電流が流れ始める。このとき、トランス７の一次側漏れインダクタンス７ａによりその電流の変化量ｄｉ／ｄｔが抑制されるため、ＦＥＴ４のターンオンはＺＣＳ（ゼロ電流スイッチング）となり、損失は殆ど発生しない。二次側では、整流ダイオード８１，８２の両方に分流していた電流が全て整流ダイオード８１に転流し、トランス７→整流ダイオード８１→フィルタリアクトル９→負荷１１→トランス７の経路で電流が流れ出し、再び「駆動モード」となる。
【００１５】
ＦＥＴ４のターンオフはＦＥＴ３の場合と同様に行なわれ、このときにスナバ用コンデンサ４１ａの充電とスナバ用コンデンサ３１ａの放電が行なわれることになる。
すなわち、図１の回路では、上記「駆動モード」，「スイッチングモード」，「回収モード」，「停止モード」を交互に繰り返すことでＤＣ／ＤＣ変換をしている。その中で、ＦＥＴ３，４のターンオンはソフトスイッチングのＺＣＳ、ターンオフは準ソフトスイッチングとなっているため低損失となる。
【００１６】
図２はこの発明の第２の実施の形態を示す回路図である。
図１との相違点は、充放電形スナバ回路３１，４１の構成にある。すなわち、充放電形スナバ回路３１はスナバ用コンデンサ３１ａ，３１ｄとダイオード３１ｂ，３１ｅ，３１ｆとで構成され、スナバ用コンデンサ３１ｄの一端とダイオード３１ｂのカソードはＦＥＴ３のドレインに、スナバ用コンデンサ３１ｄの他端はダイオード３１ｅのカソードとダイオード３１ｆのアノードに、スナバ用コンデンサ３１ａの一端とダイオード３１ｅのアノードはＦＥＴ３のソースに、スナバ用コンデンサ３１ａの他端はダイオード３１ｆのカソードとダイオード３１ｂのアノードにそれぞれ接続されている。
【００１７】
同様に、充放電形スナバ回路４１はスナバ用コンデンサ４１ａ，４１ｄとダイオード４１ｂ，４１ｅ，４１ｆとで構成され、スナバ用コンデンサ４１ｄの一端とダイオード４１ｂのアノードはＦＥＴ４のソースに、スナバ用コンデンサ４１ｄの他端はダイオード４１ｅのアノードとダイオード４１ｆのカソードに、スナバ用コンデンサ４１ａの一端とダイオード４１ｅのカソードはＦＥＴ４のドレインに、スナバ用コンデンサ４１ａの他端はダイオード４１ｆのアノードとダイオード４１ｂのカソードにそれぞれ接続されている。
【００１８】
図２の動作について、図５を参照して説明する。
まず、ＦＥＴ３がオンしている状態では、一次側の電流は直流入力端子Ｐ→ＦＥＴ３→トランス７→電解コンデンサ１ｂ→直流入力端子Ｎの経路で流れ、トランス７の二次側では、トランス７→整流ダイオード８２→フィルタリアクトル９→負荷１１→トランス７の経路で流れる「駆動モード」になる。このとき、フィルタリアクトル９では、流れる電流の二乗に比例するエネルギーが蓄積されて行く。
【００１９】
次に、ＦＥＴ３がターンオフすると「スイッチングモード」となり、ＦＥＴ３はスナバ用コンデンサ３１ａ，３１ｄの効果で、ＺＶＳのソフトスイッチングとなり、少ないスイッチング損失でターンオフする。このとき、一次側の電流は、ＦＥＴ３を流れる経路から一旦、スナバ用コンデンサ３１ｄ→ダイオード３１ｆ→スナバ用コンデンサ３１ａの経路と、電解コンデンサ１ａ→電解コンデンサ１ｂ→ダイオード４１ｂ→スナバ用コンデンサ４１ａの経路と、電解コンデンサ１ａ→電解コンデンサ１ｂ→スナバ用コンデンサ４１ｄ→ダイオード４１ｅの経路とに転流し、スナバ用コンデンサ３１ａ，３１ｄの充電とスナバ用コンデンサ４１ａ，４１ｄの放電が行なわれる。つまり、スナバ用コンデンサ３１ａ，３１ｄは直列に充電され、スナバ用コンデンサ４１ａ，４１ｄは並列で放電される。
【００２０】
スナバ用コンデンサ３１ａ，３１ｄ，４１ａ，４１ｄの充放電が完了すると、還流用ダイオード４ｂの経路に転流して「回収モード」となり、トランス７の漏れインダクタンス７ａに蓄えられていた漏れエネルギーは、ほとんど損失無く直流入力側に帰還回収される。この漏れエネルギーの回収が終了すると「停止モード」となり、トランス７の一次側では電流は流れなくなる。トランス７の二次側では「回収モード」と「停止モード」の期間、フィルタリアクトル９に蓄えられていたエネルギーにより、電流はフィルタリアクトル９→負荷１１→トランス７→整流ダイオード８１，８２に分流→フィルタリアクトル９の経路で流れ、負荷１１へのエネルギー供給は継続される。
【００２１】
次に、ＦＥＴ４をターンオンすると、直流入力端子Ｐ→電解コンデンサ１ａ→トランス７→ＦＥＴ４→直流入力端子Ｎの経路で電流が流れ始める。このとき、トランス７の一次側漏れインダクタンス７ａによりその電流の変化量ｄｉ／ｄｔが抑制されるため、ＦＥＴ４のターンオンはＺＣＳ（ゼロ電流スイッチング）となり、損失は殆ど発生しない。二次側では、整流ダイオード８１，８２の両方に分流していた電流が全て整流ダイオード８１に転流し、トランス７→整流ダイオード８１→フィルタリアクトル９→負荷１１→トランス７の経路で電流が流れ出し、再び「駆動モード」となる。
すなわち、図２の回路では、上記「駆動モード」，「スイッチングモード」，「回収モード」，「停止モード」を交互に繰り返すことでＤＣ／ＤＣ変換をしている。その中で、ＦＥＴ３，４のターンオンはソフトスイッチングのＺＣＳ、ターンオフはソフトスイッチングのＺＶＳとなっているため低損失となる。
【００２２】
図３に図２の変形例を示す。
これは、図２の充放電形スナバ回路３１，４１にそれぞれダイオード３１ｃ，４１ｃを付加した点が特徴である。理想的な動作を実現するために、図２の構成ではスナバ用コンデンサ３１ａ，３１ｄ，４１ａ，４１ｄの全てを同一の静電容量とする必要があるのに対し、図３の回路では、（３１ａ，４１ａ）≧（３１ｄ，４１ｄ）の関係が成立すれば、図２と同等の効果を期待し得るものである。
【００２３】
【発明の効果】
この発明によれば、ハーフブリッジ変換回路にダイオードとコンデンサを組み合わせた充放電式スナバ回路を設けることにより、トランス一次側でのスイッチングをソフトスイッチングにするのと同時に、一次側での還流電流がない出力電圧調節可能なＤＣ／ＤＣコンバータを実現することができる。その結果、特に入力電圧が大きく変動した場合でも、出力電圧を一定に制御する必要のある用途においては、従来よりも大幅な低損失化が可能となり、装置の小形，低価格化が可能となる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態を示す回路図
【図２】この発明の第２の実施の形態を示す回路図
【図３】図２の変形例を示す回路図
【図４】図１の動作を説明するための説明図
【図５】図２の動作を説明するための説明図
【図６】第１の従来例を示す回路図
【図７】第２の従来例を示す回路図
【符号の説明】
１…電解コンデンサ、２…ハーフブリッジ形変換回路、３，４…ＭＯＳＦＥＴ、３ｂ，４ｂ…還流ダイオード、７…トランス、７ａ…漏れインダクタンス、８…半導体整流回路、８１，８２…整流ダイオード、９…フィルタリアクトル、１０…フィルタコンデンサ、１１…負荷、２０…ブリッジ形変換回路、３１，４１…充放電式スナバ回路、３１ａ，３１ｄ，４１ａ，４１ｄ…スナバ用コンデンサ、３１ｂ，３１ｃ，３１ｅ，３１ｆ，４１ｂ，４１ｃ，４１ｅ，４１ｆ…ダイオード。
【図１】
2004282917.tif 000003
【図２】
2004282917.tif 000004
【図３】
2004282917.tif 000005
【図４】
2004282917.tif 000006
【図５】
2004282917.tif 000007
【図６】
2004282917.tif 000008
【図７】
2004282917.tif 000009