(57)【要約】【課題】磁場によって隣接トンネル磁気抵抗素子に記憶されたデータが破壊されることの無い構成を有する不揮発性磁気メモリ装置を提供する。【解決手段】本発明の不揮発性磁気メモリ装置は、書込みワード線、ビット線、及び、トンネル磁気抵抗素子から成る不揮発性磁気メモリアレイを備え、トンネル磁気抵抗素子にデータが書き込まれるとき、第ｍ番目の書込みワード線に電流Ｉ（ｍ）ＲＷＬが流され、且つ、第ｎ番目のビット線に電流ｇ（０）・Ｉ（ｎ）ＢＬが流され、併せて、第ｑ番目（但し、ｑ＝ｎ＋ｋであり、合計Ｋ本）のビット線に電流ｇ（ｋ）・Ｉ（ｎ）ＢＬが流され、電流Ｉ（ｎ）ＢＬによって該第ｎ番目のビット線及び該Ｋ本のビット線に形成されると想定した磁界を離散的なパルス応答とみなし、係数ｇ（０）及びｇ（ｋ）をタップ・ゲインとみなした空間的なＦＩＲフィルターが、該第ｎ番目のビット線及び該Ｋ本のビット線によって構成されている。【選択図】  図１
2004259353.tif 000002
【特許請求の範囲】
【請求項１】
（Ａ）第１の方向に延びるＭ本（但し、Ｍ≧１）の書込みワード線、
（Ｂ）第１の方向とは異なる第２の方向に延びるＮ本（但し、Ｎ≧２）のビット線、及び、
（Ｃ）書込みワード線とビット線との重複領域に設けられ、第１の強磁性体層、トンネル絶縁膜、第２の強磁性体層の積層構造を有し、第１の強磁性体層は書込みワード線と電気的に絶縁され、第２の強磁性体層はビット線に電気的に接続されたトンネル磁気抵抗素子、
から成る不揮発性磁気メモリアレイを備えた不揮発性磁気メモリ装置であって、
第ｍ番目（但し、ｍは、１，２・・・Ｍのいずれか）の書込みワード線と第ｎ番目（但し、ｎは、１，２・・・Ｎのいずれか）のビット線との重複領域に位置するトンネル磁気抵抗素子にデータが書き込まれるとき、第ｍ番目の書込みワード線に電流Ｉ（ｍ）ＲＷＬが流され、且つ、第ｎ番目のビット線に電流ｇ（０）・Ｉ（ｎ）ＢＬ［ここで、ｇ（０）は係数］が流され、併せて、第ｑ番目（但し、ｑ＝ｎ＋ｋであり、ｋは±１，±２・・・）のビット線（但し、合計本数はＫ本）に電流ｇ（ｋ）・Ｉ（ｎ）ＢＬ［ここで、ｇ（ｋ）は係数］が流され、
電流Ｉ（ｎ）ＢＬによって該第ｎ番目のビット線及び該Ｋ本のビット線に形成されると想定した磁界を離散的なパルス応答とみなし、係数ｇ（０）及びｇ（ｋ）をタップ・ゲインとみなした空間的なＦＩＲフィルターが、該第ｎ番目のビット線及び該Ｋ本のビット線によって構成され、
該第ｎ番目のビット線に流される電流ｇ（０）・Ｉ（ｎ）ＢＬによって形成される磁界、該Ｋ本のビット線のそれぞれに流される電流ｇ（ｋ）・Ｉ（ｎ）ＢＬによって形成される磁界、及び、該第ｍ番目の書込みワード線に流される電流Ｉ（ｍ）ＲＷＬによって形成される磁界に基づく合成磁界によって、第ｍ番目の書込みワード線と第ｎ番目のビット線との重複領域に位置するトンネル磁気抵抗素子にはデータが書き込まれ、第ｍ番目の書込みワード線と前記Ｋ本のビット線との重複領域に位置するトンネル磁気抵抗素子のそれぞれにはデータが書き込まれないように、係数ｇ（０）及びｇ（ｋ）が規定されていることを特徴とする不揮発性磁気メモリ装置。
【請求項２】
ナイキストの第１基準を略満足するように、タップ・ゲインとみなされた前記係数ｇ（０）及びｇ（ｋ）が規定されていることを特徴とする請求項１に記載の不揮発性磁気メモリ装置。
【請求項３】
前記ｋの値は１及び２であることを特徴とする請求項１に記載の不揮発性磁気メモリ装置。
【請求項４】
前記ｋのとる値の最大値の絶対値をｋ０としたとき、
第１番目のビット線の外側には、第１番目のビット線と平行にｋ０本の第１のダミー線群が設けられ、
第Ｎ番目のビット線の外側には、第Ｎ番目のビット線と平行にｋ０本の第２のダミー線群が設けられ、
第１のダミー線群を構成する第［（１−ｎ）＋｜ｋ｜］番目の第１のダミー線あるいは第２のダミー線群を構成する第［ｎ−Ｎ＋｜ｋ｜］番目の第２のダミー線に、電流ｇ（ｋ）・Ｉ（ｎ）ＢＬが流されることを特徴とする請求項１に記載の不揮発性磁気メモリ装置。
【請求項５】
前記ｋの値は１及び２であり、前記ｋ０の値は２であることを特徴とする請求項４に記載の不揮発性磁気メモリ装置。
【請求項６】
（Ａ）第１の方向に延びるＭ本（但し、Ｍ≧１）の書込みワード線、
（Ｂ）第１の方向とは異なる第２の方向に延びるＮ本（但し、Ｎ≧２）のビット線、及び、
（Ｃ）書込みワード線とビット線との重複領域に設けられ、第１の強磁性体層、トンネル絶縁膜、第２の強磁性体層の積層構造を有し、第１の強磁性体層は書込みワード線と電気的に絶縁され、第２の強磁性体層はビット線に電気的に接続されたトンネル磁気抵抗素子、
から成る不揮発性磁気メモリアレイを備え、
第ｍ番目（但し、ｍは、１，２・・・Ｍのいずれか）の書込みワード線と第ｎ番目（但し、ｎは、１，２・・・Ｎのいずれか）のビット線との重複領域に位置するトンネル磁気抵抗素子へのデータの書込みを想定したとき、第ｍ番目の書込みワード線に電流Ｉ（ｍ）ＲＷＬを流し、且つ、第ｎ番目のビット線に電流ｇ（０）・Ｉ（ｎ）ＢＬ［ここで、ｇ（０）は係数］を流し、併せて、第ｑ番目（但し、ｑ＝ｎ＋ｋであり、ｋは±１，±２・・・）のビット線（但し、合計本数はＫ本）に電流ｇ（ｋ）・Ｉ（ｎ）ＢＬ［ここで、ｇ（ｋ）は係数］を流し、
電流Ｉ（ｎ）ＢＬによって該第ｎ番目のビット線及び該Ｋ本のビット線に形成されると想定した磁界を離散的なパルス応答とみなし、係数ｇ（０）及びｇ（ｋ）をタップ・ゲインとみなした空間的なＦＩＲフィルターが、該第ｎ番目のビット線及び該Ｋ本のビット線によって構成され、
該第ｎ番目のビット線に流れる電流ｇ（０）・Ｉ（ｎ）ＢＬによって形成される磁界、該Ｋ本のビット線のそれぞれに流れる電流ｇ（ｋ）・Ｉ（ｎ）ＢＬによって形成される磁界、及び、該第ｍ番目の書込みワード線に流れる電流Ｉ（ｍ）ＲＷＬによって形成される磁界に基づく合成磁界によって、第ｍ番目の書込みワード線と第ｎ番目のビット線との重複領域に位置するトンネル磁気抵抗素子にはデータが書き込まれ、第ｍ番目の書込みワード線と前記Ｋ本のビット線との重複領域に位置するトンネル磁気抵抗素子のそれぞれにはデータが書き込まれないように、係数ｇ（０）及びｇ（ｋ）が規定されている不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法であって、
第ｍ番目の書込みワード線に電流Ｉ（ｍ）ＲＷＬを流し、且つ、第１番目から第Ｎ番目のビット線のそれぞれに、同時に、以下の電流値ｉ（ｎ）ＢＬを流すことを特徴とする不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法。
2004259353.tif 000022
ここで、ｋ０は、ｋのとる値の最大値の絶対値であり、式（１）におけるｋには０を含む。
【請求項７】
ナイキストの第１基準を略満足するように、タップ・ゲインとみなされた前記係数ｇ（０）及びｇ（ｋ）が規定されていることを特徴とする請求項６に記載の不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法。
【請求項８】
前記ｋの値は１及び２であり、前記ｋ０の値は２であることを特徴とする請求項６に記載の不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法。
【請求項９】
第１番目のビット線の外側には、第１番目のビット線と平行にｋ０本の第１のダミー線群が設けられ、
第Ｎ番目のビット線の外側には、第Ｎ番目のビット線と平行にｋ０本の第２のダミー線群が設けられ、
第１のダミー線群を構成する第［（１−ｎ）＋｜ｋ｜］番目の第１のダミー線あるいは第２のダミー線群を構成する第［ｎ−Ｎ＋｜ｋ｜］番目の第２のダミー線に、電流ｇ（ｋ）・Ｉ（ｎ）ＢＬが流されることを特徴とする請求項６に記載の不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法。
【請求項１０】
前記ｋの値は１及び２であり、前記ｋ０の値は２であることを特徴とする請求項９に記載の不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法。
【請求項１１】
（Ａ）第１の方向に延びるＭ本（但し、Ｍ≧２）の書込みワード線、
（Ｂ）第１の方向とは異なる第２の方向に延びるＮ本（但し、Ｎ≧１）のビット線、及び、
（Ｃ）書込みワード線とビット線との重複領域に設けられ、第１の強磁性体層、トンネル絶縁膜、第２の強磁性体層の積層構造を有し、第１の強磁性体層は書込みワード線と電気的に絶縁され、第２の強磁性体層はビット線に電気的に接続されたトンネル磁気抵抗素子、
から成る不揮発性磁気メモリアレイを備えた不揮発性磁気メモリ装置であって、第ｍ番目（但し、ｍは、１，２・・・Ｍのいずれか）の書込みワード線と第ｎ番目（但し、ｎは、１，２・・・Ｎのいずれか）のビット線との重複領域に位置するトンネル磁気抵抗素子にデータが書き込まれるとき、第ｎ番目のビット線に電流Ｉ（ｎ）ＢＬが流され、且つ、第ｍ番目の書込みワード線に電流ｇ（０）・Ｉ（ｍ）ＲＷＬ［ここで、ｇ（０）は係数］が流され、併せて、第ｐ番目（但し、ｐ＝ｎ＋ｋであり、ｋは±１，±２・・・）の書込みワード線（但し、合計本数はＫ本）に電流ｇ（ｋ）・Ｉ（ｍ）ＲＷＬ［ここで、ｇ（ｋ）は係数］が流され、
電流Ｉ（ｍ）ＲＷＬによって該第ｍ番目の書込みワード線及び該Ｋ本の書込みワード線に形成されると想定した磁界を離散的なパルス応答とみなし、係数ｇ（０）及びｇ（ｋ）をタップ・ゲインとみなした空間的なＦＩＲフィルターが、該第ｍ番目の書込みワード線及び該Ｋ本の書込みワード線によって構成され、
該第ｍ番目の書込みワード線に流される電流ｇ（０）・Ｉ（ｍ）ＲＷＬによって形成される磁界、該Ｋ本の書込みワード線のそれぞれに流される電流ｇ（ｋ）・Ｉ（ｍ）ＲＷＬによって形成される磁界、及び、該第ｎ番目のビット線に流される電流Ｉ（ｎ）ＢＬによって形成される磁界に基づく合成磁界によって、第ｍ番目の書込みワード線と第ｎ番目のビット線との重複領域に位置するトンネル磁気抵抗素子にはデータが書き込まれ、第ｎ番目のビット線と前記Ｋ本の書込みワード線との重複領域に位置するトンネル磁気抵抗素子のそれぞれにはデータが書き込まれないように、係数ｇ（０）及びｇ（ｋ）が規定されていることを特徴とする不揮発性磁気メモリ装置。
【請求項１２】
ナイキストの第１基準を略満足するように、タップ・ゲインとみなされた前記係数ｇ（０）及びｇ（ｋ）が規定されていることを特徴とする請求項１１に記載の不揮発性磁気メモリ装置。
【請求項１３】
前記ｋの値は１及び２であり、前記ｋ０の値は２であることを特徴とする請求項１１に記載の不揮発性磁気メモリ装置。
【請求項１４】
前記ｋのとる値の最大値の絶対値をｋ０としたとき、
第１番目の書込みワード線の外側には、第１番目の書込みワード線と平行にｋ０本の第１のダミー線群が設けられ、
第Ｍ番目の書込みワード線の外側には、第Ｍ番目の書込みワード線と平行にｋ０本の第２のダミー線群が設けられ、
第１のダミー線群を構成する第［（１−ｍ）＋｜ｋ｜］番目の第１のダミー線あるいは第２のダミー線群を構成する第［ｍ−Ｍ＋｜ｋ｜］番目の第２のダミー線に、電流ｇ（ｋ）・Ｉ（ｍ）ＲＷＬが流されることを特徴とする請求項１１に記載の不揮発性磁気メモリ装置。
【請求項１５】
前記ｋの値は１及び２であり、前記ｋ０の値は２であることを特徴とする請求項１４に記載の不揮発性磁気メモリ装置。
【請求項１６】
（Ａ）第１の方向に延びるＭ本（但し、Ｍ≧２）の書込みワード線、
（Ｂ）第１の方向とは異なる第２の方向に延びるＮ本（但し、Ｎ≧１）のビット線、及び、
（Ｃ）書込みワード線とビット線との重複領域に設けられ、第１の強磁性体層、トンネル絶縁膜、第２の強磁性体層の積層構造を有し、第１の強磁性体層は書込みワード線と電気的に絶縁され、第２の強磁性体層はビット線に電気的に接続されたトンネル磁気抵抗素子、
から成る不揮発性磁気メモリアレイを備え、
第ｍ番目（但し、ｍは、１，２・・・Ｍのいずれか）の書込みワード線と第ｎ番目（但し、ｎは、１，２・・・Ｎのいずれか）のビット線との重複領域に位置するトンネル磁気抵抗素子へのデータの書込みを想定したとき、第ｎ番目のビット線に電流Ｉ（ｎ）ＢＬを流し、且つ、第ｍ番目の書込みワード線に電流ｇ（０）・Ｉ（ｍ）ＲＷＬ［ここで、ｇ（０）は係数］を流し、併せて、第ｐ番目（但し、ｐ＝ｎ＋ｋであり、ｋは±１，±２・・・）の書込みワード線（但し、合計本数はＫ本）に電流ｇ（ｋ）・Ｉ（ｍ）ＲＷＬ［ここで、ｇ（ｋ）は係数］を流し、
電流Ｉ（ｍ）ＲＷＬによって該第ｍ番目の書込みワード線及び該Ｋ本の書込みワード線に形成されると想定した磁界を離散的なパルス応答とみなし、係数ｇ（０）及びｇ（ｋ）をタップ・ゲインとみなした空間的なＦＩＲフィルターが、該第ｍ番目の書込みワード線及び該Ｋ本の書込みワード線によって構成され、
該第ｍ番目の書込みワード線に流れる電流ｇ（０）・Ｉ（ｍ）ＲＷＬによって形成される磁界、該Ｋ本の書込みワード線のそれぞれに流れる電流ｇ（ｋ）・Ｉ（ｍ）ＲＷＬによって形成される磁界、及び、該第ｎ番目のビット線に流れる電流Ｉ（ｎ）ＢＬによって形成される磁界に基づく合成磁界によって、第ｍ番目の書込みワード線と第ｎ番目のビット線との重複領域に位置するトンネル磁気抵抗素子にはデータが書き込まれ、第ｎ番目のビット線と前記Ｋ本の書込みワード線との重複領域に位置するトンネル磁気抵抗素子のそれぞれにはデータが書き込まれないように、係数ｇ（０）及びｇ（ｋ）が規定されている不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法であって、
第ｎ番目のビット線に電流Ｉ（ｎ）ＢＬを流し、且つ、第１番目から第Ｍ番目の書込みワード線のそれぞれに、同時に、以下の電流値ｉ（ｍ）ＲＷＬを流すことを特徴とする不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法。
2004259353.tif 000023
ここで、ｋ０は、ｋのとる値の最大値の絶対値であり、式（２）におけるｋには０を含む。
【請求項１７】
ナイキストの第１基準を略満足するように、タップ・ゲインとみなされた前記係数ｇ（０）及びｇ（ｋ）が規定されていることを特徴とする請求項１６に記載の不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法。
【請求項１８】
前記ｋの値は１及び２であり、前記ｋ０の値は２であることを特徴とする請求項１６に記載の不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法。
【請求項１９】
第１番目の書込みワード線の外側には、第１番目の書込みワード線と平行にｋ０本の第１のダミー線群が設けられ、
第Ｍ番目の書込みワード線の外側には、第Ｍ番目の書込みワード線と平行にｋ０本の第２のダミー線群が設けられ、
第１のダミー線群を構成する第［（１−ｍ）＋｜ｋ｜］番目の第１のダミー線あるいは第２のダミー線群を構成する第［ｍ−Ｍ＋｜ｋ｜］番目の第２のダミー線に、電流ｇ（ｋ）・Ｉ（ｍ）ＲＷＬが流されることを特徴とする請求項１６に記載の不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法。
【請求項２０】
前記ｋの値は１及び２であり、前記ｋ０の値は２であることを特徴とする請求項１９に記載の不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、不揮発性磁気メモリ装置、及び、不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法に関し、より詳しくは、ＴＭＲ（Ｔｕｎｎｅｌ  Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）タイプのＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）と呼ばれる不揮発性磁気メモリ装置、及び、かかる不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法に関する。
【０００２】
【従来の技術】
情報通信機器、特に携帯端末等の個人用小型機器の飛躍的な普及に伴い、これらを構成するメモリやロジック等の各種半導体装置には、高集積化、高速化、低電力化等、一層の高性能化が要請されている。特に不揮発性メモリは、ユビキタス時代に必要不可欠であると考えられている。電源の消耗やトラブル、サーバーとネットワークとが何らかの障害により切断された場合でも、不揮発性メモリによって重要な情報を保存、保護することができる。また、最近の携帯機器は不要の回路ブロックをスタンバイ状態とし、出来る限り消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば、消費電力とメモリの無駄を無くすことができる。また、電源を投入すると瞬時に起動できる「インスタント・オン」機能も、高速、且つ、大容量の不揮発性メモリが実現できれば可能となる。
【０００３】
不揮発性メモリとして、半導体材料を用いたフラッシュメモリや、強誘電体材料を用いた強誘電体型不揮発性半導体メモリ（ＦＥＲＡＭ，Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等を挙げることができる。しかしながら、フラッシュメモリは、書込み速度がマイクロ秒のオーダーであり、書込み速度が遅いという欠点がある。一方、ＦＥＲＡＭにおいては、書換え可能回数が１０１２〜１０１４であり、ＳＲＡＭやＤＲＡＭをＦＥＲＡＭに置き換えるにはＦＥＲＡＭの書換え可能回数が十分とは云えず、また、強誘電体層の微細加工が難しいという問題が指摘されている。
【０００４】
これらの欠点を有さない不揮発性メモリとして、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）と呼ばれる不揮発性磁気メモリ素子が注目されている。初期のＭＲＡＭは、ＧＭＲ（Ｇｉａｎｔ  ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）効果を用いたスピンバルブをベースにしたものであった。しかし、負荷のメモリセル抵抗が１０〜１００Ωと低いため、読み出し時のビット当たりの消費電力が大きく、大容量化が難しいという欠点があった。
【０００５】
一方、ＴＭＲ（Ｔｕｎｎｅｌ  Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）効果を用いたＭＲＡＭは、開発初期においては、抵抗変化率が室温で１〜２％程度しかなかったが、近年、２０％近くの抵抗変化率が得られるようになり、ＴＭＲ効果を用いたＭＲＡＭに注目が集まっている。ＴＭＲタイプのＭＲＡＭは、構造が単純で、スケーリングも容易であり、また、磁気モーメントの回転により記録を行うために、書換え可能回数が大である。更には、アクセス時間についても非常に高速であることが予想され、既に１００ＭＨｚで動作可能であると云われている。
【０００６】
ＴＭＲタイプのＭＲＡＭ（以下、単に、ＭＲＡＭと呼ぶ）の模式的な一部断面図を、図５に示す。このＭＲＡＭは、ＭＯＳ型ＦＥＴから成る選択用トランジスタＴＲに接続されたトンネル磁気抵抗素子ＴＭＪから構成されている。
【０００７】
トンネル磁気抵抗素子ＴＭＪは、第１の強磁性体層３１、トンネル絶縁膜３４、第２の強磁性体層３５の積層構造を有する。第１の強磁性体層３１は、より具体的には、例えば、下から反強磁性体層３２と強磁性体層（固着層、磁化固定層３３とも呼ばれる）との２層構成を有し、これらの２層の間に働く交換相互作用によって強い一方向の磁気異方性を有する。磁化方向が比較的容易に回転する第２の強磁性体層３５は、自由層あるいは記録層とも呼ばれる。尚、以下の説明において、第２の強磁性体層を記録層３５と呼ぶ場合がある。トンネル絶縁膜３４は、記録層３５と磁化固定層３３との間の磁気的結合を切ると共に、トンネル電流を流すための役割を担う。ＭＲＡＭとＭＲＡＭを接続するビット線ＢＬは、第３の層間絶縁層２６上に形成されている。ビット線ＢＬと記録層３５との間に設けられたトップコート膜３６は、ビット線ＢＬを構成する原子と記録層３５を構成する原子の相互拡散の防止、接触抵抗の低減、及び、記録層３５の酸化防止を担っている。図中、参照番号３７は、反強磁性体層３２の下面に接続された引き出し電極を示す。
【０００８】
更には、トンネル磁気抵抗素子ＴＭＪの下方には、第２の層間絶縁層２４を介して書込みワード線ＲＷＬが配置されている。尚、書込みワード線ＲＷＬの延びる方向（第１の方向）とビット線ＢＬの延びる方向（第２の方向）とは、通常、直交している。
【０００９】
一方、選択用トランジスタＴＲは、素子分離領域１１によって囲まれたシリコン半導体基板１０の部分に形成されており、第１の層間絶縁層２１によって覆われている。そして、一方のソース／ドレイン領域１４Ｂは、タングステンプラグから成る接続孔２２、ランディングパッド２３、タングステンプラグから成る接続孔２５を介して、トンネル磁気抵抗素子ＴＭＪの引き出し電極３７に接続されている。また、他方のソース／ドレイン領域１４Ａは、タングステンプラグ１５を介してセンス線１６に接続されている。図中、参照番号１２はゲート電極を示し、参照番号１３はゲート絶縁膜を示す。
【００１０】
ＭＲＡＭアレイにあっては、ビット線ＢＬ及び書込みワード線ＲＷＬから成る格子の交点（重複領域）にＭＲＡＭが配置されている。
【００１１】
このような構成のＭＲＡＭへのデータの書込みにおいては、ビット線ＢＬに電流ＩＢＬを流し、且つ、書込みワード線ＲＷＬに電流ＩＲＷＬを流し、その結果生成される合成磁界によって第２の強磁性体層（記録層３５）の磁化の方向を変えることで、第２の強磁性体層（記録層３５）に「１」又は「０」を記録する。
【００１２】
一方、データの読出しは、選択用トランジスタＴＲをオン状態とし、ビット線ＢＬに電流を流し、磁気抵抗効果によるトンネル電流変化をセンス線１６にて検出することにより行う。記録層３５と磁化固定層３３の磁化方向が等しい場合、低抵抗となり（この状態を例えば「０」とする）、記録層３５と磁化固定層３３の磁化方向が反平行の場合、高抵抗となる（この状態を例えば「１」とする）。
【００１３】
図３８に、ＭＲＡＭのアステロイド曲線を示す。ビット線ＢＬ及び書込みワード線ＲＷＬに電流を流し、その結果生成する合成磁界に基づき、ＭＲＡＭを構成するトンネル磁気抵抗素子ＴＭＪにデータを書き込む。ビット線ＢＬを流れる書込み電流によって記録層３５の磁化容易軸方向の磁界（ＨＥＡ）が形成され、書込みワード線ＲＷＬを流れる電流によって記録層３５の磁化困難軸方向の磁界（ＨＨＡ）が形成される。尚、ＭＲＡＭの構成にも依るが、ビット線ＢＬを流れる書込み電流によって記録層３５の磁化困難軸方向の磁界（ＨＨＡ）が形成され、書込みワード線ＲＷＬを流れる電流によって記録層３５の磁化容易軸方向の磁界（ＨＥＡ）が形成される場合もある。
【００１４】
アステロイド曲線は、合成磁界（記録層３５に加わる磁界ＨＨＡと磁界ＨＥＡの磁界ベクトルの合成）による記録層３５の磁化方向の反転閾値を示しており、アステロイド曲線の外側（ＯＵＴ１，ＯＵＴ２）に相当する合成磁界が生成した場合、記録層３５の磁化方向の反転が起こり、データの書込みが行われる。一方、アステロイド曲線の内部（ＩＮ）に相当する合成磁界が生成した場合、記録層３５の磁化方向の反転は生じない。また、電流を流している書込みワード線ＲＷＬ及びビット線ＢＬの交点以外のＭＲＡＭにおいても、書込みワード線ＲＷＬ若しくはビット線ＢＬ単独で生成する磁界が加わるため、この磁界の大きさが一方向反転磁界ＨＫ以上の場合［図３８における点線の外側の領域（ＯＵＴ２）］、交点以外のＭＲＡＭを構成する記録層３５の磁化方向も反転してしまう。それ故、合成磁界がアステロイド曲線の外側であって図３８の点線の内側の領域（ＯＵＴ１）内にある場合のみに、選択されたＭＲＡＭに対する選択書込みが可能となる。
【００１５】
上述したとおり、高速・高集積化が容易であるという長所を有するＴＭＲタイプのＭＲＡＭではあるが、現実には、或るＭＲＡＭにデータを書き込む際に生成した磁界によって、このＭＲＡＭに隣接するＭＲＡＭに記憶されたデータが破壊される虞がある。
【００１６】
図３９に示すように、無限長の長さの３本の導線（Ｌ１，Ｌ０，Ｌ２）が距離ｄだけ離れて平行に並んでおり、導線Ｌ０にＩ０（アンペア）の電流が流れ、導線Ｌ１，Ｌ２に−Ｉ１（アンペア）の電流が流れている状態を想定する。任意の点Ｐ（Ｘ、Ｙ）から、導線Ｌ０，Ｌ１，Ｌ２までの距離をｒ０，ｒ１，ｒ２とすれば、Ｘ軸方向及びＹ軸方向の磁界ＨＸ及びＨＹは、以下の式（３−１）、（３−２）から求まる。尚、任意の点Ｐ（Ｘ，Ｙ）と導線Ｌ０，Ｌ１，Ｌ２とを結ぶ直線のＸ軸との成す角度をθ０，θ１，θ２とする。また、図３９において、導線Ｌ０によって形成される磁界を点線の矢印Ｈ０で示し、導線Ｌ１によって形成される磁界を点線の矢印Ｈ１で示し、導線Ｌ２によって形成される磁界を点線の矢印Ｈ２で示す。
【００１７】
2004259353.tif 000003
【００１８】
ここで、
ｒ０＝（Ｘ２＋Ｙ２）１／２
ｒ１＝｛（Ｘ＋ｄ）２＋Ｙ２）１／２
ｒ２＝｛（Ｘ−ｄ）２＋Ｙ２）１／２
である。
【００１９】
図５に示すようにビット線ＢＬの厚さ方向の中心から、第２の強磁性体層（記録層）３５の厚さ方向の中心までの距離をｈとし、また、ビット線の幅方向の中心から、隣接するビット線の幅方向の中心までの距離をｄとし、β＝（ｈ／ｄ）とする。
【００２０】
導線Ｌ０，Ｌ１，Ｌ２をＸ軸方向に３本の並列したビット線と考え、導線Ｌ０がガウス座標の原点（０，０）を通過するとし、Ｉ１＝０（アンペア）としたとき、座標（Ｘ，ｈ）で表される点におけるＨ（Ｘ，ｈ）の値は、以下の式（４）のとおりとなる。
【００２１】
2004259353.tif 000004
【００２２】
ここで、Ｘ＝０において、Ｈ（Ｘ，ｈ）＝１となるように、Ｉ０を正規化すると、Ｉ０の値は以下のとおりとなる。
【００２３】
Ｉ０＝２π・ｈ    （５）
【００２４】
式（５）を式（４）に代入すると、以下の式（６）が得られる。尚、正規化された磁界Ｈ（Ｘ，ｈ）をＨＮ（Ｘ，ｈ）で表す。
【００２５】
ＨＮ（Ｘ，ｈ）＝ｈ２／（Ｘ２＋ｈ２）    （６）
【００２６】
更には、Ｘ＝ｄ・ｘで表示すると、β＝（ｈ／ｄ）を用いて、式（６）は、式（７）のように変形される。
【００２７】
2004259353.tif 000005
【００２８】
β＝（ｈ／ｄ）の値を、０．１、０．５、１．０としたときの、式（７）の計算結果であるＨＮ（ｘ，ｈ）を、図４０に示す。
【００２９】
β＝（ｈ／ｄ）の値が０．１のとき、即ち、第２の強磁性体層３５の厚さ方向の中心までの距離ｈに対して、ビット線の幅方向の中心から、隣接するビット線の幅方向の中心までの距離ｄが１０倍の場合には、ｘ＝±１．０において、即ち、隣接するトンネル磁気抵抗素子ＴＭＪの第２の強磁性体層３５において、ＨＮ（ｘ，ｈ）はほぼ０であり、隣接するトンネル磁気抵抗素子ＴＭＪ間における磁界の干渉は無い。
【００３０】
然るに、β＝（ｈ／ｄ）の値が０．５のとき、即ち、第２の強磁性体層３５の厚さ方向の中心までの距離ｈに対して、ビット線の幅方向の中心から、隣接するビット線の幅方向の中心までの距離ｄが２倍の場合には、ｘ＝±１．０において、即ち、隣接するトンネル磁気抵抗素子ＴＭＪの第２の強磁性体層３５において、ＨＮ（ｘ，ｈ）は０．２である。このようなＨＮ（ｘ，ｈ）の値が問題となるかは、図３８に示したＭＲＡＭのアステロイド曲線におけるＭＲＡＭの磁化容易軸方向の磁界（ＨＥＡ）や磁化困難軸方向の磁界（ＨＨＡ）のばらつきに依存するが、決して無視できない大きさである。
【００３１】
更に、β＝（ｈ／ｄ）の値が１．０のとき、即ち、第２の強磁性体層３５の厚さ方向の中心までの距離ｈに対して、ビット線の幅方向の中心から、隣接するビット線の幅方向の中心までの距離ｄが１倍の場合には、ｘ＝±１．０において、即ち、隣接するトンネル磁気抵抗素子ＴＭＪの第２の強磁性体層３５において、ＨＮ（ｘ，ｈ）は０．５にもなる。このような磁界が生成した場合、ＭＲＡＭの磁化容易軸方向の磁界（ＨＥＡ）や磁化困難軸方向の磁界（ＨＨＡ）のばらつきをたとえ小さく抑えることができたとしても、所望のＭＲＡＭへのデータ書込みを安定して行うことは困難であることが予想される。
【００３２】
「ＭＲＡＭの現状と将来展望」斉藤  好昭  の図６においては、Ｘ＝０μｍでＨＸ≒１０エールステッド、Ｘ＝０．２μｍでＨＸ≒５エールステッド、Ｘ＝０．４μｍでＨＸ≒２エールステッドとなっている。即ち、図４０におけるβ＝ｈ／ｄ＝１．０としたときの値は、「ＭＲＡＭの現状と将来展望」斉藤  好昭  の図６に示されたデータと、程良い一致を示している。
【００３３】
従って、境界条件等を厳密に考慮した場合とは数値が異なることは否定できないが、磁界の分布や大きさなどを検討する目的では、式（７）に示したモデルでも良い近似になっていることが確認できる。
【００３４】
【特許文献１】特開２００２−２０３３８８
【特許文献２】米国特許第５９４０３１９号
【非特許文献１】斉藤  好昭、「ＭＲＡＭの現状と将来展望」、［ｏｎｌｉｎｅ］、ＦＥＤレビュー  Ｖｏｌ．１  Ｎｏ．２５  ２００２年３月１４日、［平成１４年１１月２１日検索］、インターネット＜ＵＲＬ：ｈｔｔｐ／／ｗｗｗ．ｆｅｄ．ｏｒ．ｊｐ／ｐｕｂ／ｒｅｖｉｅｗ／ｓｐｉｎ．ｈｔｍ＞
【００３５】
【発明が解決しようとする課題】
先に述べたとおり、高速・高集積化が容易であるという長所を有するＴＭＲタイプのＭＲＡＭではあるが、上述のとおり、或るＭＲＡＭにデータを書き込む際に生成した磁界によって、このＭＲＡＭに隣接するＭＲＡＭに記憶されたデータが破壊される虞がある。
【００３６】
このような問題を解決するための手段が、例えば、特開２００２−２０３３８８に開示されている。この特許公開公報に開示された技術にあっては、メモリセル（Ｉ２）に属するワード線（ＷＬ１）とビット線（ＢＬ２）とにプログラミング電流（ＩＷＬ，ＩＢＬ２）を流し、メモリセル（Ｉ２）に隣接している少なくとも１つのメモリセル（Ｉ３，Ｉ５）に属するワード線（ＰＲＬ）、又は、ビット線（ＢＬ３，ＢＬ５）に、散乱磁場に反作用する補償磁場を提供する補償電流を流す。
【００３７】
しかしながら、この特許公開公報には、流すべき補償電流としてどのような値を採用すべきか、流すべき補償電流の値をどのようにして決定するかに関する具体的な方策や手段については、何ら言及されていない。
【００３８】
更には、この特許公開公報には、隣接する多数のＭＲＡＭに同時にデータを書き込むための具体的な方法については、何ら言及されていない。
【００３９】
従って、本発明の目的は、或るトンネル磁気抵抗素子にデータを書き込む際に生成した磁界によって、このトンネル磁気抵抗素子に隣接するトンネル磁気抵抗素子に記憶されたデータが破壊されることの無い構成を有する不揮発性磁気メモリ装置、及び、隣接する多数のＭＲＡＭに同時にデータを書き込んでも、データの誤書き込みを防止し得る不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法を提供することにある。
【００４０】
【課題を解決するための手段】
上記の目的を達成するための本発明の第１の態様に係る不揮発性磁気メモリ装置（より具体的には、ＴＭＲタイプのＭＲＡＭを具備した不揮発性磁気メモリ装置）は、
（Ａ）第１の方向に延びるＭ本（但し、Ｍ≧１）の書込みワード線、
（Ｂ）第１の方向とは異なる第２の方向に延びるＮ本（但し、Ｎ≧２）のビット線、及び、
（Ｃ）書込みワード線とビット線との重複領域に設けられ、第１の強磁性体層、トンネル絶縁膜、第２の強磁性体層の積層構造を有し、第１の強磁性体層は書込みワード線と電気的に絶縁され、第２の強磁性体層はビット線に電気的に接続されたトンネル磁気抵抗素子、
から成る不揮発性磁気メモリアレイを備えた不揮発性磁気メモリ装置であって、第ｍ番目（但し、ｍは、１，２・・・Ｍのいずれか）の書込みワード線と第ｎ番目（但し、ｎは、１，２・・・Ｎのいずれか）のビット線との重複領域に位置するトンネル磁気抵抗素子にデータが書き込まれるとき、第ｍ番目の書込みワード線に電流Ｉ（ｍ）ＲＷＬが流され、且つ、第ｎ番目のビット線に電流ｇ（０）・Ｉ（ｎ）ＢＬ［ここで、ｇ（０）は係数］が流され、併せて、第ｑ番目（但し、ｑ＝ｎ＋ｋであり、ｋは±１，±２・・・）のビット線（但し、合計本数はＫ本）に電流ｇ（ｋ）・Ｉ（ｎ）ＢＬ［ここで、ｇ（ｋ）は係数］が流され、
電流Ｉ（ｎ）ＢＬによって該第ｎ番目のビット線及び該Ｋ本のビット線に形成されると想定した磁界を離散的なパルス応答とみなし、係数ｇ（０）及びｇ（ｋ）をタップ・ゲインとみなした空間的なＦＩＲフィルターが、該第ｎ番目のビット線及び該Ｋ本のビット線によって構成され、
該第ｎ番目のビット線に流される電流ｇ（０）・Ｉ（ｎ）ＢＬによって形成される磁界、該Ｋ本のビット線のそれぞれに流される電流ｇ（ｋ）・Ｉ（ｎ）ＢＬによって形成される磁界、及び、該第ｍ番目の書込みワード線に流される電流Ｉ（ｍ）ＲＷＬによって形成される磁界に基づく合成磁界によって、第ｍ番目の書込みワード線と第ｎ番目のビット線との重複領域に位置するトンネル磁気抵抗素子にはデータが書き込まれ、第ｍ番目の書込みワード線と前記Ｋ本のビット線との重複領域に位置するトンネル磁気抵抗素子のそれぞれにはデータが書き込まれないように、係数ｇ（０）及びｇ（ｋ）が規定されていることを特徴とする。
【００４１】
上記の目的を達成するための本発明の第２の態様に係る不揮発性磁気メモリ装置（より具体的には、ＴＭＲタイプのＭＲＡＭを具備した不揮発性磁気メモリ装置）は、
（Ａ）第１の方向に延びるＭ本（但し、Ｍ≧２）の書込みワード線、
（Ｂ）第１の方向とは異なる第２の方向に延びるＮ本（但し、Ｎ≧１）のビット線、及び、
（Ｃ）書込みワード線とビット線との重複領域に設けられ、第１の強磁性体層、トンネル絶縁膜、第２の強磁性体層の積層構造を有し、第１の強磁性体層は書込みワード線と電気的に絶縁され、第２の強磁性体層はビット線に電気的に接続されたトンネル磁気抵抗素子、
から成る不揮発性磁気メモリアレイを備えた不揮発性磁気メモリ装置であって、
第ｍ番目（但し、ｍは、１，２・・・Ｍのいずれか）の書込みワード線と第ｎ番目（但し、ｎは、１，２・・・Ｎのいずれか）のビット線との重複領域に位置するトンネル磁気抵抗素子にデータが書き込まれるとき、第ｎ番目のビット線に電流Ｉ（ｎ）ＢＬが流され、且つ、第ｍ番目の書込みワード線に電流ｇ（０）・Ｉ（ｍ）ＲＷＬ［ここで、ｇ（０）は係数］が流され、併せて、第ｐ番目（但し、ｐ＝ｎ＋ｋであり、ｋは±１，±２・・・）の書込みワード線（但し、合計本数はＫ本）に電流ｇ（ｋ）・Ｉ（ｍ）ＲＷＬ［ここで、ｇ（ｋ）は係数］が流され、
電流Ｉ（ｍ）ＲＷＬによって該第ｍ番目の書込みワード線及び該Ｋ本の書込みワード線に形成されると想定した磁界を離散的なパルス応答とみなし、係数ｇ（０）及びｇ（ｋ）をタップ・ゲインとみなした空間的なＦＩＲフィルターが、該第ｍ番目の書込みワード線及び該Ｋ本の書込みワード線によって構成され、
該第ｍ番目の書込みワード線に流される電流ｇ（０）・Ｉ（ｍ）ＲＷＬによって形成される磁界、該Ｋ本の書込みワード線のそれぞれに流される電流ｇ（ｋ）・Ｉ（ｍ）ＲＷＬによって形成される磁界、及び、該第ｎ番目のビット線に流される電流Ｉ（ｎ）ＢＬによって形成される磁界に基づく合成磁界によって、第ｍ番目の書込みワード線と第ｎ番目のビット線との重複領域に位置するトンネル磁気抵抗素子にはデータが書き込まれ、第ｎ番目のビット線と前記Ｋ本の書込みワード線との重複領域に位置するトンネル磁気抵抗素子のそれぞれにはデータが書き込まれないように、係数ｇ（０）及びｇ（ｋ）が規定されていることを特徴とする。
【００４２】
上記の目的を達成するための本発明の第１の態様に係る不揮発性磁気メモリ装置（より具体的には、ＴＭＲタイプのＭＲＡＭを具備した不揮発性磁気メモリ装置）におけるトンネル磁気抵抗素子へのデータ書込方法は、
（Ａ）第１の方向に延びるＭ本（但し、Ｍ≧１）の書込みワード線、
（Ｂ）第１の方向とは異なる第２の方向に延びるＮ本（但し、Ｎ≧２）のビット線、及び、
（Ｃ）書込みワード線とビット線との重複領域に設けられ、第１の強磁性体層、トンネル絶縁膜、第２の強磁性体層の積層構造を有し、第１の強磁性体層は書込みワード線と電気的に絶縁され、第２の強磁性体層はビット線に電気的に接続されたトンネル磁気抵抗素子、
から成る不揮発性磁気メモリアレイを備え、
第ｍ番目（但し、ｍは、１，２・・・Ｍのいずれか）の書込みワード線と第ｎ番目（但し、ｎは、１，２・・・Ｎのいずれか）のビット線との重複領域に位置するトンネル磁気抵抗素子へのデータの書込みを想定したとき、第ｍ番目の書込みワード線に電流Ｉ（ｍ）ＲＷＬを流し、且つ、第ｎ番目のビット線に電流ｇ（０）・Ｉ（ｎ）ＢＬ［ここで、ｇ（０）は係数］を流し、併せて、第ｑ番目（但し、ｑ＝ｎ＋ｋであり、ｋは±１，±２・・・）のビット線（但し、合計本数はＫ本）に電流ｇ（ｋ）・Ｉ（ｎ）ＢＬ［ここで、ｇ（ｋ）は係数］を流し、
電流Ｉ（ｎ）ＢＬによって該第ｎ番目のビット線及び該Ｋ本のビット線に形成されると想定した磁界を離散的なパルス応答とみなし、係数ｇ（０）及びｇ（ｋ）をタップ・ゲインとみなした空間的なＦＩＲフィルターが、該第ｎ番目のビット線及び該Ｋ本のビット線によって構成され、
該第ｎ番目のビット線に流れる電流ｇ（０）・Ｉ（ｎ）ＢＬによって形成される磁界、該Ｋ本のビット線のそれぞれに流れる電流ｇ（ｋ）・Ｉ（ｎ）ＢＬによって形成される磁界、及び、該第ｍ番目の書込みワード線に流れる電流Ｉ（ｍ）ＲＷＬによって形成される磁界に基づく合成磁界によって、第ｍ番目の書込みワード線と第ｎ番目のビット線との重複領域に位置するトンネル磁気抵抗素子にはデータが書き込まれ、第ｍ番目の書込みワード線と前記Ｋ本のビット線との重複領域に位置するトンネル磁気抵抗素子のそれぞれにはデータが書き込まれないように、係数ｇ（０）及びｇ（ｋ）が規定されている不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法であって、
第ｍ番目の書込みワード線に電流Ｉ（ｍ）ＲＷＬを流し、且つ、第１番目から第Ｎ番目のビット線のそれぞれに、同時に、以下の電流値ｉ（ｎ）ＢＬを流すことを特徴とする。
2004259353.tif 000006
ここで、ｋ０は、ｋのとる値の最大値の絶対値であり、式（１）におけるｋには０を含む。
【００４３】
上記の目的を達成するための本発明の第２の態様に係る不揮発性磁気メモリ装置（より具体的には、ＴＭＲタイプのＭＲＡＭを具備した不揮発性磁気メモリ装置）におけるトンネル磁気抵抗素子へのデータ書込方法は、
（Ａ）第１の方向に延びるＭ本（但し、Ｍ≧２）の書込みワード線、
（Ｂ）第１の方向とは異なる第２の方向に延びるＮ本（但し、Ｎ≧１）のビット線、及び、
（Ｃ）書込みワード線とビット線との重複領域に設けられ、第１の強磁性体層、トンネル絶縁膜、第２の強磁性体層の積層構造を有し、第１の強磁性体層は書込みワード線と電気的に絶縁され、第２の強磁性体層はビット線に電気的に接続されたトンネル磁気抵抗素子、
から成る不揮発性磁気メモリアレイを備え、
第ｍ番目（但し、ｍは、１，２・・・Ｍのいずれか）の書込みワード線と第ｎ番目（但し、ｎは、１，２・・・Ｎのいずれか）のビット線との重複領域に位置するトンネル磁気抵抗素子へのデータの書込みを想定したとき、第ｎ番目のビット線に電流Ｉ（ｎ）ＢＬを流し、且つ、第ｍ番目の書込みワード線に電流ｇ（０）・Ｉ（ｍ）ＲＷＬ［ここで、ｇ（０）は係数］を流し、併せて、第ｐ番目（但し、ｐ＝ｎ＋ｋであり、ｋは±１，±２・・・）の書込みワード線（但し、合計本数はＫ本）に電流ｇ（ｋ）・Ｉ（ｍ）ＲＷＬ［ここで、ｇ（ｋ）は係数］を流し、
電流Ｉ（ｍ）ＲＷＬによって該第ｍ番目の書込みワード線及び該Ｋ本の書込みワード線に形成されると想定した磁界を離散的なパルス応答とみなし、係数ｇ（０）及びｇ（ｋ）をタップ・ゲインとみなした空間的なＦＩＲフィルターが、該第ｍ番目の書込みワード線及び該Ｋ本の書込みワード線によって構成され、
該第ｍ番目の書込みワード線に流れる電流ｇ（０）・Ｉ（ｍ）ＲＷＬによって形成される磁界、該Ｋ本の書込みワード線のそれぞれに流れる電流ｇ（ｋ）・Ｉ（ｍ）ＲＷＬによって形成される磁界、及び、該第ｎ番目のビット線に流れる電流Ｉ（ｎ）ＢＬによって形成される磁界に基づく合成磁界によって、第ｍ番目の書込みワード線と第ｎ番目のビット線との重複領域に位置するトンネル磁気抵抗素子にはデータが書き込まれ、第ｎ番目のビット線と前記Ｋ本の書込みワード線との重複領域に位置するトンネル磁気抵抗素子のそれぞれにはデータが書き込まれないように、係数ｇ（０）及びｇ（ｋ）が規定されている不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法であって、
第ｎ番目のビット線に電流Ｉ（ｎ）ＢＬを流し、且つ、第１番目から第Ｍ番目の書込みワード線のそれぞれに、同時に、以下の電流値ｉ（ｍ）ＲＷＬを流すことを特徴とする。
2004259353.tif 000007
ここで、ｋ０は、ｋのとる値の最大値の絶対値であり、式（２）におけるｋには０を含む。
【００４４】
本発明の第１の態様あるいは第２の態様に係る不揮発性磁気メモリ装置、若しくは、本発明の第１の態様あるいは第２の態様に係る不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法（以下、これらを総称して、単に本発明と呼ぶ場合がある）においては、Ｉ（ｍ）ＲＷＬの値をｍの値に応じて変えてもよいし、ｍの値に拘わらず一定としてもよい。また、Ｉ（ｎ）ＢＬの値をｎの値に応じて変えてもよいし、ｎの値に拘わらず一定としてもよい。
【００４５】
本発明においては、ナイキストの第１基準を略満足するように、タップ・ゲインとみなされた前記係数ｇ（０）及びｇ（ｋ）が規定されていることが好ましい。ナイキストの第１基準については後述する。
【００４６】
また、本発明にあっては、前記ｋの値は、本質的には１から任意の正数までの値とすることができるが、ｋの値を１及び２とすることが、不揮発性磁気メモリ装置の駆動が複雑化することを回避するといった点から好ましい。尚、この場合、ｋのとる値の最大値の絶対値をｋ０としたとき、ｋ０の値は２である。
【００４７】
本発明の第１の態様に係る不揮発性磁気メモリ装置、若しくは、本発明の第１の態様に係る不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法にあっては、例えば、第１番目のビット線あるいは第Ｎ番目のビット線を流れる電流によって主磁界［電流ｇ（０）・Ｉ（１）ＢＬあるいは電流ｇ（０）・Ｉ（Ｎ）ＢＬによって生成する磁界］が生成され、第２番目、第３番目、・・・のビット線、あるいは、・・・第（Ｎ−２）番目、第（Ｎ−１）番目のビット線を流れる電流によって補償磁界［電流ｇ（ｋ）・Ｉ（１）ＢＬあるいは電流ｇ（ｋ）・Ｉ（Ｎ）ＢＬによって生成する磁界］が生成されるが、係る補償磁界は、例えば、第１番目のビット線あるいは第Ｎ番目のビット線を基準としたとき、非対称となる。
【００４８】
それ故、本発明の第１の態様に係る不揮発性磁気メモリ装置、若しくは、本発明の第１の態様に係る不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法にあっては、前記ｋのとる値の最大値の絶対値をｋ０としたとき、
第１番目のビット線の外側には、第１番目のビット線と平行にｋ０本の第１のダミー線群が設けられ、
第Ｎ番目のビット線の外側には、第Ｎ番目のビット線と平行にｋ０本の第２のダミー線群が設けられ、
第１のダミー線群を構成する第［（１−ｎ）＋｜ｋ｜］番目の第１のダミー線あるいは第２のダミー線群を構成する第［ｎ−Ｎ＋｜ｋ｜］番目の第２のダミー線に、電流ｇ（ｋ）・Ｉ（ｎ）ＢＬが流されることが、例えば、第１番目のビット線あるいは第Ｎ番目のビット線を基準としたとき磁界が非対称となることを防ぐために、好ましい。
【００４９】
尚、この場合、前記ｋの値は、本質的には１から任意の正数までの値とすることができるが、ｋの値を１及び２とすることが、不揮発性磁気メモリ装置の駆動が複雑化することを回避するといった点から好ましい。尚、この場合、ｋ０の値は２である。
【００５０】
本発明の第２の態様に係る不揮発性磁気メモリ装置、若しくは、本発明の第２の態様に係る不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法にあっては、例えば、第１番目の書込みワード線あるいは第Ｍ番目の書込みワード線を流れる電流によって主磁界［電流ｇ（０）・Ｉ（１）ＲＷＬあるいは電流ｇ（０）・Ｉ（Ｍ）ＲＷＬによって生成する磁界］が生成され、第２番目、第３番目、・・・の書込みワード線、あるいは、・・・第（Ｍ−２）番目、第（Ｍ−１）番目の書込みワード線を流れる電流によって補償磁界［電流ｇ（ｋ）・Ｉ（１）ＲＷＬあるいは電流ｇ（ｋ）・Ｉ（Ｍ）ＲＷＬによって生成する磁界］が生成されるが、係る補償磁界は、例えば、第１番目の書込みワード線あるいは第Ｍ番目の書込みワード線を基準としたとき、非対称となる。
【００５１】
それ故、本発明の第２の態様に係る不揮発性磁気メモリ装置、若しくは、本発明の第２の態様に係る不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法にあっては、前記ｋのとる値の最大値の絶対値をｋ０としたとき、
第１番目の書込みワード線の外側には、第１番目の書込みワード線と平行にｋ０本の第１のダミー線群が設けられ、
第Ｍ番目の書込みワード線の外側には、第Ｍ番目の書込みワード線と平行にｋ０本の第２のダミー線群が設けられ、
第１のダミー線群を構成する第［（１−ｍ）＋｜ｋ｜］番目の第１のダミー線あるいは第２のダミー線群を構成する第［ｍ−Ｍ＋｜ｋ｜］番目の第２のダミー線に、電流ｇ（ｋ）・Ｉ（ｍ）ＲＷＬが流されることが、例えば、第１番目の書込みワード線あるいは第Ｍ番目の書込みワード線を基準としたとき磁界が非対称となることを防ぐために、好ましい。
【００５２】
尚、この場合にも、前記ｋの値は、本質的には１から任意の正数までの値とすることができるが、ｋの値を１及び２とすることが、不揮発性磁気メモリ装置の駆動が複雑化することを回避するといった点から好ましい。尚、この場合、ｋ０の値は２である。
【００５３】
本発明において、Ｎの具体的な値として、８、１６を例示することができ、Ｍの具体的な値として、１６、３２、６４を例示することができる。
【００５４】
本発明において、第１の強磁性体層は、より具体的には、例えば、反強磁性体層と強磁性体層（固着層あるいは磁化固定層とも呼ばれる）との２層構成を有していることが好ましく、これによって、これらの２層の間に働く交換相互作用によって強い一方向の磁気異方性を有することができる。尚、磁化固定層がトンネル絶縁膜と接する。磁化方向が比較的容易に回転する第２の強磁性体層は、自由層あるいは記録層とも呼ばれる。トンネル絶縁膜は、第２の強磁性体層（記録層）と磁化固定層との間の磁気的結合を切ると共に、トンネル電流を流すための役割を担う。
【００５５】
強磁性体層（固着層、磁化固定層）及び第２の強磁性体層（記録層、自由層）は、例えば、遷移金属磁性元素、具体的には、ニッケル（Ｎｉ）、鉄（Ｆｅ）又はコバルト（Ｃｏ）から構成された強磁性体、あるいはこれらの合金（例えば、Ｃｏ−Ｆｅ、Ｃｏ−Ｆｅ−Ｎｉ、Ｎｉ−Ｆｅ等）を主成分とする強磁性体から構成することができる。また、所謂ハーフメタリック強磁性体材料や、ＣｏＦｅ−Ｂといったアモルファス強磁性体材料を用いることもできる。反強磁性体層を構成する材料として、例えば、鉄−マンガン合金、ニッケル−マンガン合金、白金−マンガン合金、イリジウム−マンガン合金、ロジウム−マンガン合金、コバルト酸化物、ニッケル酸化物を挙げることができる。これらの層は、例えば、スパッタリング法、イオンビーム堆積法、真空蒸着法に例示される物理的気相成長法（ＰＶＤ法）、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法に代表されるＣＶＤ法にて形成することができる。
【００５６】
トンネル絶縁膜を構成する絶縁材料として、アルミニウム酸化物（ＡｌＯＸ）、アルミニウム窒化物（ＡｌＮ）、マグネシウム酸化物（ＭｇＯ）、マグネシウム窒化物、シリコン酸化物、シリコン窒化物を挙げることができ、更には、Ｇｅ、ＮｉＯ、ＣｄＯＸ、ＨｆＯ２、Ｔａ２Ｏ５、ＢＮ、ＺｎＳを挙げることができる。トンネル絶縁膜は、例えば、スパッタリング法にて形成された金属膜を酸化若しくは窒化することにより得ることができる。より具体的には、トンネル絶縁膜を構成する絶縁材料としてアルミニウム酸化物（ＡｌＯＸ）を用いる場合、例えば、スパッタリング法にて形成されたアルミニウムを大気中で酸化する方法、スパッタリング法にて形成されたアルミニウムをプラズマ酸化する方法、スパッタリング法にて形成されたアルミニウムをＩＰＣプラズマで酸化する方法、スパッタリング法にて形成されたアルミニウムを酸素中で自然酸化する方法、スパッタリング法にて形成されたアルミニウムを酸素ラジカルで酸化する方法、スパッタリング法にて形成されたアルミニウムを酸素中で自然酸化させるときに紫外線を照射する方法、アルミニウムを反応性スパッタリング法にて成膜する方法、酸化アルミニウムをスパッタリング法にて成膜する方法を例示することができる。あるいは又、トンネル絶縁膜をＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって形成することができる。
【００５７】
積層構造のパターニングは、例えば、反応性イオンエッチング（ＲＩＥ）法やイオンミリング法にて行うことができる。また、場合によっては、所謂リフトオフ法にてパターニングを行うこともできる。
【００５８】
書込みワード線やビット線、ダミー線は、例えば、アルミニウム、Ａｌ−Ｃｕ等のアルミニウム系合金、銅（Ｃｕ）から成り、例えば、スパッタリング法に例示されるＰＶＤ法や、ＣＶＤ法、電解メッキ法に代表されるメッキ法にて形成することができる。
【００５９】
本発明にあっては、限定するものではないが、
（ａ）半導体基板に形成された選択用トランジスタ、
（ｂ）選択用トランジスタを覆う第１の層間絶縁層、
（ｃ）第２の層間絶縁層、並びに、
（ｄ）第３の層間絶縁層、
を更に備え、
書込みワード線は、第１の層間絶縁層上に形成されており、
第２の層間絶縁層は、書込みワード線及び第１の層間絶縁層上を覆い、
第１の強磁性体層は、第２の層間絶縁層上に形成されており、
第３の層間絶縁層は、トンネル磁気抵抗素子及び第２の層間絶縁層を覆い、
第１の強磁性体層の延在部、あるいは、第１の強磁性体層から第２の層間絶縁層上を延びる引き出し電極が、第２の層間絶縁層及び第１の層間絶縁層に設けられた接続孔（あるいは接続孔とランディングパッド）を介して選択用トランジスタに電気的に接続されており、
ビット線が第３の層間絶縁層上に形成されている構成とすることができる。
【００６０】
接続孔は、不純物がドーピングされたポリシリコンや、タングステン、Ｔｉ、Ｐｔ、Ｐｄ、Ｃｕ、ＴｉＷ、ＴｉＮＷ、ＷＳｉ２、ＭｏＳｉ２等の高融点金属や金属シリサイドから構成することができ、化学的気相成長法（ＣＶＤ法）や、スパッタリング法に例示されるＰＶＤ法に基づき形成することができる。
【００６１】
選択用トランジスタは、例えば、周知のＭＩＳ型ＦＥＴやＭＯＳ型ＦＥＴ、バイポーラトランジスタから構成することができる。
【００６２】
第１の層間絶縁層や第２の層間絶縁層、第３の層間絶縁層を構成する材料として、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、ＳｉＯＮ、ＳＯＧ、ＮＳＧ、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＦＳＧ、ＳｉＯＣ、ＳｉＣ、有機膜（所謂Ｌｏｗ−ｋ材料）、あるいは、ＬＴＯを例示することができる。
【００６３】
本発明の第１の態様に係る不揮発性磁気メモリ装置、若しくは、本発明の第１の態様に係る不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法にあっては、第ｎ番目のビット線に流される電流ｇ（０）・Ｉ（ｎ）ＢＬによって形成される磁界（主磁界と呼ぶ）、Ｋ本のビット線のそれぞれに流される電流ｇ（ｋ）・Ｉ（ｎ）ＢＬによって形成される磁界（補償磁界と呼ぶ）、及び、第ｍ番目の書込みワード線に流れる電流Ｉ（ｍ）ＲＷＬによって形成される磁界に基づく合成磁界によって、第ｍ番目の書込みワード線と第ｎ番目のビット線との重複領域に位置するトンネル磁気抵抗素子にはデータが書き込まれ、第ｍ番目の書込みワード線と前記Ｋ本のビット線との重複領域に位置するトンネル磁気抵抗素子のそれぞれにはデータが書き込まれないように、係数ｇ（０）及びｇ（ｋ）が規定されている。ところで、電流Ｉ（ｎ）ＢＬによって第ｎ番目のビット線及びＫ本のビット線に形成されると想定した磁界を離散的なパルス応答とみなし、係数ｇ（０）及びｇ（ｋ）をタップ・ゲイン（フィルター係数あるいはタップ係数とも呼ばれる）とみなした空間的なＦＩＲフィルターが、第ｎ番目のビット線及びＫ本のビット線によって構成されている。
【００６４】
また、本発明の第２の態様に係る不揮発性磁気メモリ装置、若しくは、本発明の第２の態様に係る不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法にあっては、第ｍ番目の書込みワード線に流される電流ｇ（０）・Ｉ（ｍ）ＲＷＬによって形成される磁界（主磁界）、Ｋ本の書込みワード線のそれぞれに流される電流ｇ（ｋ）・Ｉ（ｍ）ＲＷＬによって形成される磁界（補償磁界）、及び、第ｎ番目のビット線に流される電流Ｉ（ｎ）ＢＬによって形成される磁界に基づく合成磁界によって、第ｍ番目の書込みワード線と第ｎ番目のビット線との重複領域に位置するトンネル磁気抵抗素子にはデータが書き込まれ、第ｎ番目のビット線と前記Ｋ本の書込みワード線との重複領域に位置するトンネル磁気抵抗素子のそれぞれにはデータが書き込まれないように、係数ｇ（０）及びｇ（ｋ）が規定されている。ところで、電流Ｉ（ｍ）ＲＷＬによって第ｍ番目の書込みワード線及びＫ本の書込みワード線に形成されると想定した磁界を離散的なパルス応答とみなし、係数ｇ（０）及びｇ（ｋ）をタップ・ゲインとみなした空間的なＦＩＲフィルターが、第ｍ番目の書込みワード線及びＫ本の書込みワード線によって構成されている。
【００６５】
従って、本発明において、係数ｇ（０）及びｇ（ｋ）は、ＦＩＲフィルターにおける、目標の特性（例えば、ナイキストの第１基準を満足する特性）とフィルター出力との振幅誤差が最小になるような周知の算出方法に基づき比較的容易に得ることができる。このような算出方法として、ウィナー・フィルターの設計方法、最小２乗平均（ＬＭＳ）アルゴリズムを用いた算出方法、漸化的最小２乗（ＲＬＳ）アルゴリズムを用いた算出方法、最急降下アルゴリズムを用いた算出方法、学習同定法を用いた算出方法といった、周知の算出方法を挙げることができる。
【００６６】
そして、係数ｇ（０）及びｇ（ｋ）を規定することで、隣接するトンネル磁気抵抗素子にデータが誤って書き込まれることを確実に防止することができ、その結果、隣接するトンネル磁気抵抗素子に同時にデータを書き込むことが可能となる。
【００６７】
【発明の実施の形態】
本発明の不揮発性磁気メモリ装置、及び、不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込方法を説明する前に、先ず、第ｎ番目の書込導線（ビット線あるいは書込みワード線）に流される電流ｇ（ｎ）・Ｉ（ｎ）［ここで、ｇ（０）は係数］によって磁界（主磁界）が形成され、第ｑ番目（但し、ｑ＝ｎ＋ｋであり、ｋは±１，±２・・・）の書込導線（但し、合計本数はＫ本であり、ｋのとる値の最大値の絶対値をｋ０としたとき、Ｋ＝２ｋ０とする）のそれぞれに流される電流ｇ（ｋ）・Ｉ（ｎ）［ここで、ｇ（ｋ）は係数］によって磁界（補償磁界）が形成される場合を例にとり、電流Ｉ（ｎ）によって第ｎ番目の書込導線及び第ｑ番目の書込導線に形成されると想定した磁界を離散的なパルス応答とみなし、係数ｇ（０）及びｇ（ｋ）をタップ・ゲインとみなした空間的なＦＩＲフィルターが、これらの第ｎ番目の書込導線、及び、その両側に配置されたＫ本の書込導線（第ｎ番目の書込導線を挟んで、一方の側に配置されたｋ０本の書込導線及び他方の側に配置されたｋ０本の書込導線）によって構成される点についての説明を行うが、それに先立ち、時間領域のＦＩＲフィルターについての説明を行う。
【００６８】
時間領域のＦＩＲフィルターを用いるディジタル伝送系の構成を、図４１に示す。ディジタル伝送系において受信された受信信号ａ（ｊ）は±１の値をとり、なにも送られていないときは０であるとする。ディジタル伝送系において受信された受信信号ａ（ｊ）は、多くの場合、データレートのクロックでＡＤ変換され、離散的な受信信号ｘ（α）となる。ここで、ｘ（α）は等化前の受信信号であり、受信信号ａ（ｊ）とディジタル伝送系のパルス応答関数（伝達関数）ｕｐｒ（α）との積を線形に重ね合わせたものであり、以下の式（８）で表すことができる。尚、αは受信側の離散的な時間を示す整数であり、ｊは送信側の離散的な時間を示す整数である。
【００６９】
2004259353.tif 000008
【００７０】
等化前の受信信号ｘ（α）がＦＩＲフィルターを通過すると、等化後の受信信号ｙ（α）が得られる。この等化後の受信信号ｙ（α）は、ＦＩＲフィルターのタップ・ゲインｇ（ｋ）とｘ（α）との積を線形に重ね合わせたものであり、以下の式（９−１）、（９−２）で表すことができる。
【００７１】
2004259353.tif 000009
【００７２】
時間領域のＦＩＲフィルターの構成例を図４２に示す。時間間隔Ｔでサンプリングされた離散的な等化前の受信信号ｘ（α）を（２｜ｋ０｜＋１）段の遅延素子ＦＦ（フリップ・フロップから構成されている）に入力し、各遅延素子ＦＦの出力にタップ・ゲインｇ（ｋ）を掛けてから足し合わせることで、等化後の受信信号ｙ（α）を得ることができる。
【００７３】
尚、図４２においては、｜ｋ０｜＝２の場合を示している。即ち、５タップのＦＩＲフィルターであり、等化前の受信信号ｘ（α）を入力すると、以下の式（１０）に示す出力が得られる。
【００７４】
2004259353.tif 000010
【００７５】
時間Ｔ分の遅延は、周波数特性ではｅｘｐ（ｊｗＴ）に相当するので、ｘ（α）の周波数特性を種々変えることができ、タップの長さ［（２｜ｋ０｜＋１）の値］にも依るが、所望の波形を有する出力［等化後の受信信号ｙ（α）］を得ることができる。
【００７６】
「・・・０００１００００・・・」のように、１クロック分の時間だけ１となり、それ以外は０となるようなパルスを、ここでは単位パルスと呼ぶことにする。この単位パルスを、例えば、図４１に示したディジタル伝送系が受信したときの応答を、パルス応答と呼ぶ。これはアナログ伝送系のインパルス応答に代わるものである。図４３の（Ａ）に示す単位パルスをディジタル伝送系が受信した場合、例えば、図４３の（Ｂ）に示すパルス応答が得られる。
【００７７】
時間領域のＦＩＲフィルターによって所望の波形に整形することを等化という。等化の最も簡単な例にあっては、図４４に示すように、ナイキストの第１基準に近づくように等化される。ナイキストの第１基準とは、サンプリング周期であるＴ毎の振幅が規定されており、パルスが存在したところで１、それ以外で０となることを云う。
【００７８】
時間領域のＦＩＲフィルターのタップ・ゲインｇ（ｋ）は、目標の特性（ナイキストの第１基準）とフィルター出力との振幅誤差が最小になるような算出方法に基づき得ることができる。このような算出方法として、ウィナー・フィルターの設計方法、最小２乗平均（ＬＭＳ）アルゴリズムを用いた算出方法、漸化的最小２乗（ＲＬＳ）アルゴリズムを用いた算出方法、最急降下アルゴリズムを用いた算出方法、学習同定法を用いた算出方法といった周知の算出方法を挙げることができる。
【００７９】
ウィナー・フィルターの設計方法を用いて算出された、３タップのＦＩＲフィルター、５タップのＦＩＲフィルター、及び、７タップのＦＩＲフィルターにおけるタップ・ゲインｇ（ｋ）は、それぞれ、以下の表１、表２及び表３のとおりとなる。
【００８０】
［表１］
ｇ（−１）：−０．６５４５
ｇ（０）  ：  １．６４３２
ｇ（１）  ：−０．６５４５
【００８１】
［表２］
ｇ（−２）：  ０．０８８５
ｇ（−１）：−０．７６０３
ｇ（０）  ：  １．７２２２
ｇ（１）  ：−０．７６０３
ｇ（２）  ：  ０．０８８５
【００８２】
［表３］
ｇ（−３）：−０．０４７７
ｇ（−２）：  ０．１４０５
ｇ（−１）：−０．７８７１
ｇ（０）  ：  １．７３７３
ｇ（１）  ：−０．７８７１
ｇ（２）  ：  ０．１４０５
ｇ（３）  ：−０．０４７７
【００８３】
図４１に示したディジタル伝送系において、「０，０，０，０，−１，＋１，−１，−１，＋１，＋１，−１，＋１，０，０，０，０」というデータを受信したとする。このときの送信データを図示すると、図４５の（Ａ）のとおりとなる。ここで、図４３の（Ｂ）に示した場合と伝送特性が同じであれば、送信データが「＋１」における時刻にあっては、図４３の（Ｂ）に示したパルス応答を、送信データが「−１」における時刻にあっては、図４３の（Ｂ）に示したパルス応答を反転させたものを置いて、これらのパルス応答の波形を重ね合わせたものが、図４５の（Ｂ）に示す等化前の受信信号ｘ（α）となる。そして、等化前の受信信号ｘ（α）がＦＩＲフィルターを通ると、図４６に示す等化後の受信信号ｙ（α）が得られる。等化後の受信信号ｙ（α）は、ナイキストの第１基準に近づくように等化されているので、送信データが「＋１」の時刻で「＋１」、「−１」の時刻で「−１」、「０」の時刻で「０」となっている。それ故、識別器によって容易に元の送信データを復元することができる。
【００８４】
図４は、ディジタル伝送で用いられる時間領域のＦＩＲフィルターに関する図４１〜図４６の予備知識を元に、トンネル磁気抵抗素子の書込導線（ビット線あるいは書込みワード線）が空間的なＦＩＲフィルターを構成することを説明するための図である。
【００８５】
点（ｄ・ｋ，０）［ここでは、ｋ＝０，±１，±２・・・］に置かれた間隔ｄの無限に長い（２ｋ０＋１）本の平行な書込導線の内の第ｋ番目の書込導線のみにＩ（０）の電流が流れているとき、点（０，ｈ）におけるＸ軸方向及びＹ軸方向の磁界ＨＸ（０，ｈ）ｋ，ＨＹ（０，ｈ）ｋは、式（３−１）及び式（３−２）から導出された以下の式（１１−１）及び式（１１−２）に基づき求めることができる。
【００８６】
ＨＸ（０，ｈ）ｋ＝Ｉ（０）・｛ｓｉｎ（θ０，ｋ）／２πｒ０，ｋ｝    （１１−１）
ＨＹ（０，ｈ）ｋ＝Ｉ（０）・｛−ｃｏｓ（θ０，ｋ）／２πｒ０，ｋ｝  （１１−２）
【００８７】
尚、式（１１−１）及び式（１１−２）中のｒ０，ｋ，ｓｉｎ（θ０，ｋ），ｃｏｓ（θ０，ｋ）は、
ｒ０，ｋ＝｛（ｄ・ｋ）２＋ｈ２）１／２
ｓｉｎ（θ０，ｋ）＝ｈ／ｒ０，ｋ
ｃｏｓ（θ０，ｋ）＝−ｄ・ｋ／ｒ０，ｋ
である。
【００８８】
更には、（２ｋ０＋１）本の平行な書込導線の内の全てにＩ（０）の電流が流れているとき、点（０，ｈ）におけるＸ軸方向及びＹ軸方向の磁界ＨＸ（０，ｈ）ＳＵＭ，ＨＹ（０，ｈ）ＳＵＭは、以下の式（１２−１）及び式（１２−２）に基づき求めることができる。但し、ｋ０はｋのとる値の最大値の絶対値である。
【００８９】
2004259353.tif 000011
【００９０】
ところで、（２ｋ０＋１）本の平行な書込導線の内の、例えば第０番目の書込導線のみにＩ（０）の電流が流れているとき（この状態は先に述べた単位パルスに相当する）形成されると想定した磁界は、図４０に示したとおりである。そして、この磁界は、先に説明し、図４３の（Ｂ）に示したパルス応答に対応している。更には、この磁界は、式（９−１）におけるｘ（α−０）、あるいは、図４２に示したｘ（α）にも対応している。また、（２ｋ０＋１）本の平行な書込導線の内の、例えば第ｋ番目の書込導線のみにＩ（０）の電流が流れているとき形成されると想定した磁界は、式（９−１）におけるｘ（α−ｋ）、あるいは、図４２に示したｘ（α−ｋ）に対応している。従って、電流Ｉ（０）によって第０番目の書込導線及び２ｋ０本の書込導線に形成されると想定した磁界を離散的なパルス応答とみなすことができる。
【００９１】
そして、電流Ｉ（０）に適切な係数ｇ（０）を掛けた電流ｇ（０）・Ｉ（０）を第０番目の書込導線に流し、電流Ｉ（０）に適切な係数ｇ（ｋ）を掛けた電流ｇ（ｋ）・Ｉ（０）を第ｋ番目の書込導線に流したとき、点（０，ｈ）におけるＸ軸方向及びＹ軸方向の磁界ＨＸ（０，ｈ）ＳＵＭ，ＨＹ（０，ｈ）ＳＵＭは、以下の式（１３−１）及び式（１３−２）に基づき求めることができる。但し、ｋ０はｋのとる値の最大値の絶対値である。
【００９２】
2004259353.tif 000012
【００９３】
ところで、電流Ｉ（０）によって第０番目の書込導線及び２ｋ０本の書込導線に形成されると想定した磁界を離散的なパルス応答とみなすことができるので、式（１３−１）及び式（１３−２）における係数ｇ（０），ｇ（ｋ）はタップ・ゲインに相当し、結局、電流Ｉ（０）によって第０番目の書込導線及び２ｋ０の書込導線に形成されると想定した磁界を離散的なパルス応答とみなし、係数ｇ（０）及びｇ（ｋ）をタップ・ゲインとみなした空間的なＦＩＲフィルターが、第０番目の書込導線及び２ｋ０の書込導線によって構成されていると云える。
【００９４】
ここで、これらの係数ｇ（０），ｇ（ｋ）がナイキストの第１基準を略満足するように規定されていれば、即ち、間隔ｄだけ離れた第ｋ番目の書込導線［位置する座標（ｄ・ｋ，０）］において、電流Ｉ（０）が流れていると想定した場合には点（ｄ・ｋ，ｈ）における磁界が所定の値Ｈ０あるいはその近傍の値となり、電流Ｉ（０）が流れていないと想定した場合には点（ｄ・ｋ，ｈ）における磁界が０あるいは０近傍の値となり、電流−Ｉ（０）が流れていると想定した場合には点（ｄ・ｋ，ｈ）における磁界が所定の値−Ｈ０あるいはその近傍の値となるように規定されていれば、以下に説明する不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータの書き込みの際、誤書き込みの発生を確実に防止することができる。
【００９５】
より具体的には、間隔ｄだけ離れて並置されたＮ本のビット線の内の第ｎ番目（但し、ｎは、１，２・・・Ｎのいずれか）において、電流Ｉ（ｎ）ＢＬが流れていると想定した場合には、第ｎ番目のビット線に電気的に接続されたトンネル磁気抵抗素子の第２の強磁性体層（記録層、自由層）において電流Ｉ（ｎ）ＢＬによって生成する磁界が所定の値Ｈ０あるいはその近傍の値となり、電流Ｉ（ｎ）ＢＬが流れていないと想定した場合にはこの第２の強磁性体層において電流Ｉ（ｎ）ＢＬに起因した磁界が０あるいは０近傍の値となり、電流−Ｉ（ｎ）ＢＬが流れていると想定した場合にはこの第２の強磁性体層において電流−Ｉ（ｎ）ＢＬによって生成する磁界が所定の値−Ｈ０あるいはその近傍の値となるように、これらの係数ｇ（０），ｇ（ｋ）を規定すればよい。
【００９６】
あるいは又、間隔ｄだけ離れて並置されたＭ本の書込みワード線の内の第ｍ番目（但し、ｍは、１，２・・・Ｍのいずれか）において、電流Ｉ（ｍ）ＲＷＬが流れていると想定した場合には、第ｍ番目の書込みワード線に対向したトンネル磁気抵抗素子の第２の強磁性体層（記録層、自由層）において電流Ｉ（ｍ）ＲＷＬによって生成する磁界が所定の値Ｈ’０あるいはその近傍の値となり、電流Ｉ（ｍ）ＲＷＬが流れていないと想定した場合にはこの第２の強磁性体層において電流Ｉ（ｍ）ＲＷＬに起因した磁界が０あるいは０近傍の値となり、電流−Ｉ（ｍ）ＲＷＬが流れていると想定した場合にはこの第２の強磁性体層において電流−Ｉ（ｍ）ＲＷＬによって生成する磁界が所定の値−Ｈ’０あるいはその近傍の値となるように、これらの係数ｇ（０），ｇ（ｋ）を規定すればよい。
【００９７】
図４に示した例にあっては、５本の書込導線が存在し、第ｋ番目（ここで、ｋ＝０，±１，±２）のそれぞれの書込導線にｇ（ｋ）・Ｉ（０）の書き込み電流が流れている。尚、図４においては、電流Ｉ（０）を「Ｉ」で表示している。ここで、第ｋ番目の書込導線に流れる電流によって第ｓ番目（ｓは、−２，−１，０，１，２のいずれか）のトンネル磁気抵抗素子の記録層が位置する点（ｄ・ｓ，ｈ）におけるＸ軸方向及びＹ軸方向の磁界ＨＸ（ｄ・ｓ，ｈ）ＳＵＭ及びＨＹ（ｄ・ｓ，ｈ）ＳＵＭは、式（１４−１）及び式（１４−２）から求めることができる。ここで、ｋ０はｋのとる値の最大値の絶対値であり、図４に示した例においては、ｋ０＝２である。また、図４においては、磁界ＨＸ（ｄ・ｓ，ｈ）ＳＵＭ及びＨＹ（ｄ・ｓ，ｈ）ＳＵＭを、それぞれ、便宜上、ＨＸｎ（ｓ）及びＨＹｎ（ｓ）で表している。
【００９８】
2004259353.tif 000013
【００９９】
このように、５本の書込導線によって空間的なＦＩＲフィルターが構成されているとする。即ち、電流Ｉ（０）によって第０番目の書込導線及び２ｋ０の書込導線のそれぞれに基づき形成されると想定した磁界を離散的なパルス応答（図４０参照）とみなし、係数ｇ（０）及びｇ（ｋ）をタップ・ゲインとみなした空間的なＦＩＲフィルターが、第０番目の書込導線、及び、第０番目の書込導線の両側に２本づつ配置された計４本の書込導線によって構成されているとする。そして、第０番目のトンネル磁気抵抗素子以外のトンネル磁気抵抗素子が位置する位置において生成する磁界が出来る限り小さくなるように、係数（タップ・ゲイン）ｇ（０），ｇ（ｋ）に比例した電流ｇ（０）・Ｉ（０），ｇ（ｋ）・Ｉ（０）を各書込導線に流した場合の書き込み電流（規格化された書き込み電流）を、図２に示す。この場合、図４４に示したと同様に、ナイキストの第１基準に近づくように各書込導線に流れる電流を調整している。具体的には、係数（タップ・ゲイン）ｇ（０），ｇ（ｋ）を表２に示した値としている。
【０１００】
また、このとき、第０番目の書込導線に電流ｇ（０）・Ｉ（０）を流したとき、第０番目のトンネル磁気抵抗素子が位置する点（０，ｈ）におけるＸ軸方向の磁界ＨＮ（０，ｈ）を式（７）に基づき、以下の式から求めた結果を、図１に実線ｇ（０）・Ｉで示す。尚、図１の横軸の単位は、「ｄ」である。更には、β＝（ｈ／ｄ）＝１．０としている。
【０１０１】
ＨＮ（０，ｈ）＝ｇ（０）・β２／（ｘ２＋β２）    （７−Ａ）
【０１０２】
また、第１番目の書込導線に電流ｇ（１）・Ｉ（０）を流したとき、第１番目のトンネル磁気抵抗素子が位置する点（ｄ，ｈ）におけるＸ軸方向の磁界ＨＮ（ｄ，ｈ）を式（７）に基づき、以下の式から求めた結果を、図１に点線ｇ（１）・Ｉで示す。
【０１０３】
ＨＮ（ｄ，ｈ）＝ｇ（１）・β２／｛（ｘ−１）２＋β２）｝    （７−Ｂ）
【０１０４】
更には、第（−１）番目の書込導線に電流ｇ（−１）・Ｉ（０）を流したとき、第（−１）番目のトンネル磁気抵抗素子が位置する点（−ｄ，ｈ）におけるＸ軸方向の磁界ＨＮ（−ｄ，ｈ）を式（７）に基づき、以下の式から求めた結果を、図１に点線ｇ（−１）・Ｉで示す。
【０１０５】
ＨＮ（−ｄ，ｈ）＝ｇ（−１）・β２／｛（ｘ＋１）２＋β２）｝    （７−Ｃ）
【０１０６】
また、第２番目の書込導線に電流ｇ（２）・Ｉ（０）を流したとき、第２番目のトンネル磁気抵抗素子が位置する点（２ｄ，ｈ）におけるＸ軸方向の磁界ＨＮ（２ｄ，ｈ）を式（７）に基づき、以下の式から求めた結果を、図１に実線ｇ（２）・Ｉで示す。
【０１０７】
ＨＮ（２ｄ，ｈ）＝ｇ（２）・β２／｛（ｘ−２）２＋β２）｝    （７−Ｄ）
【０１０８】
更には、第（−２）番目の書込導線に電流ｇ（−２）・Ｉ（０）を流したとき、第（−２）番目のトンネル磁気抵抗素子が位置する点（−２ｄ，ｈ）におけるＸ軸方向の磁界ＨＮ（−２ｄ，ｈ）を式（７）に基づき、以下の式から求めた結果を、図１に実線ｇ（−２）・Ｉで示す。
【０１０９】
ＨＮ（−２ｄ，ｈ）＝ｇ（−２）・β２／｛（ｘ＋２）２＋β２）｝    （７−Ｅ）
【０１１０】
そして、磁界ＨＮ（０，ｈ），ＨＮ（ｄ，ｈ），ＨＮ（−ｄ，ｈ），ＨＮ（２ｄ，ｈ），ＨＮ（−２ｄ，ｈ）を重ね合わせた磁界、即ち、式（１４−１）を一般化した以下の式（１５）から求まるＸ軸方向の磁界Ｈ（Ｘ，ｈ）を規格化した式（１６）に基づく値ＨＮ（ｘ，ｈ）ＳＵＭのグラフを、図１に太い実線ｇ・Ｉで示す。
【０１１１】
2004259353.tif 000014
【０１１２】
尚、式（１５）中、ｒｋ，ｓｉｎ（θｋ）は、
ｒｋ＝｛（Ｘ−ｄ・ｋ）２＋ｈ２）１／２
ｓｉｎ（θｋ）＝ｈ／ｒｋ
である。
【０１１３】
図１から明らかなように、データを書き込むべき第０番目のトンネル磁気抵抗素子以外のトンネル磁気抵抗素子にあっては、Ｘ方向の磁界の大きさは殆どゼロになっている。
【０１１４】
同様にして、３本及び７本の書込導線を空間的なＦＩＲフィルターとみなしたときの、式（１５）から求まるＸ軸方向の磁界Ｈ（Ｘ，ｈ）を規格化した式（１６）に基づく値ＨＮ（ｘ，ｈ）ＳＵＭは、図３の（Ａ）及び（Ｂ）に示すとおりとなる。尚、図３の（Ａ）及び（Ｂ）の横軸の単位は「ｄ」である。この場合、図４４に示したと同様に、ナイキストの第１基準に近づくように各書込導線に流れる電流を調整している。具体的には、係数（タップ・ゲイン）ｇ（０），ｇ（ｋ）を表１及び表３に示した値としている。更には、β＝（ｈ／ｄ）＝１．０としている。図３の（Ａ）及び（Ｂ）からも明らかなように、データを書き込むべき第０番目のトンネル磁気抵抗素子以外のトンネル磁気抵抗素子にあっては、Ｘ方向の磁界の大きさは殆どゼロになっている。
【０１１５】
β＝ｈ／ｄの値を０．１，０．５，１．０とし、３本の書込導線を空間的なＦＩＲフィルターとみなしたときのタップ・ゲインｇ（０），ｇ（ｋ）の値を、以下の表４に示す。
【０１１６】
［表４］
β＝ｈ／ｄ    ０．１            ０．５            １．０
ｇ（−１）  −０．００９９    −０．２０８９    −０．６５４５
ｇ（０）      １．０００２      １．０８２３      １．６４３２
ｇ（１）    −０．００９９    −０．２０８９    −０．６５４５
【０１１７】
以上の説明を元に、以下、図面を参照して、発明の実施の形態（以下、実施の形態と略称する）に基づき本発明を説明する。
【０１１８】
（実施の形態１）
実施の形態１は、本発明の第１の態様に係る不揮発性磁気メモリ装置に関する。実施の形態１のＴＭＲタイプのトンネル磁気抵抗素子ＴＭＪの模式的な一部断面図を図５に示し、不揮発性磁気メモリ装置の等価回路図を図６に示し、１つのＴＭＲタイプのトンネル磁気抵抗素子ＴＭＪの等価回路図を図７に示す。尚、図６、図８、図１１、図１７、図３３〜図３５、図３７においては、選択用トランジスタＴＲの等価回路の図示を省略している。また、１つのＴＭＲタイプのトンネル磁気抵抗素子ＴＭＪの断面構造及び等価回路図は、後述する実施の形態２〜実施の形態１０においても同様とすることができる。
【０１１９】
実施の形態１における１つのトンネル磁気抵抗素子ＴＭＪは、下から、第１の強磁性体層３１、ＡｌＯＸから成るトンネル絶縁膜３４、Ｎｉ−Ｆｅ合金から成る第２の強磁性体層３５（自由層あるいは記録層とも呼ばれる）の積層構造を有する。第１の強磁性体層３１は、より具体的には、下から、Ｆｅ−Ｍｎ合金から成る反強磁性体層３２、Ｎｉ−Ｆｅ合金から成る磁化固定層３３の２層構成を有する。この磁化固定層３３は、反強磁性体層３２との交換結合によって、磁化の方向がピニング（ｐｉｎｎｉｎｇ）される。外部印加磁界（先に説明した合成磁界）によって、第２の強磁性体層（記録層）３５の磁化の方向は、磁化固定層３３に対して平行又は反平行に変えられる。第１の強磁性体層３１は、第２の層間絶縁層２４を介して、書込みワード線ＲＷＬと電気的に絶縁されている。書込みワード線ＲＷＬは、第１の方向（図面の紙面垂直方向）に延びている。一方、第２の強磁性体層３５は、銅（Ｃｕ）、タンタル（Ｔａ）、ＴｉＮ等から成るトップコート膜３６を介して、ビット線ＢＬに電気的に接続されている。トップコート膜３６は、ビット線ＢＬを構成する原子と強磁性体層（記録層）３５を構成する原子の相互拡散の防止、接触抵抗の低減、及び、強磁性体層（記録層）３５の酸化防止を担っている。第３の層間絶縁層２６は、トンネル磁気抵抗素子ＴＭＪ及び第２の層間絶縁層２４を覆っている。また、ビット線ＢＬは、第３の層間絶縁層２６上に形成され、第１の方向と異なる（具体的には直交する）第２の方向（図面の左右方向）に延びている。図５中、参照番号３７は反強磁性体層３２の下面に接続された引き出し電極を示す。
【０１２０】
ＭＯＳ型ＦＥＴから構成された選択用トランジスタＴＲが、半導体基板１０に形成されている。より具体的には、選択用トランジスタＴＲは、素子分離領域１１に囲まれた活性領域内に形成され、ゲート電極１２、ゲート絶縁膜１３、ソース／ドレイン領域１４Ａ，１４Ｂから構成されている。例えばＳｉＯ２から成る第１の層間絶縁層２１は、選択用トランジスタＴＲを覆っている。タングステンプラグから成る第１の接続孔２２は、第１の層間絶縁層２１に設けられた第１の開口部内に形成されており、選択用トランジスタＴＲの一方のソース／ドレイン領域１４Ｂと接続されている。第１の接続孔２２は、更に、第１の層間絶縁層２１上に形成されたランディングパッド２３と接続されている。Ａｌ−Ｃｕ合金から成る書込みワード線ＲＷＬも第１の層間絶縁層２１上に形成されている。書込みワード線ＲＷＬ及び第１の層間絶縁層２１上には、第２の層間絶縁層２４が形成されている。第２の層間絶縁層２４上に引き出し電極３７が形成されており、引き出し電極３７は、第２の層間絶縁層２４に設けられたタングステンプラグから成る第２の接続孔２５を介して、ランディングパッド２３に接続されている。尚、選択用トランジスタＴＲの他方のソース／ドレイン領域１４Ａは、コンタクトホール１５を介してセンス線１６に接続されている。
【０１２１】
場合によっては、選択用トランジスタＴＲは不要である。
【０１２２】
図６に示すように、実施の形態１の不揮発性磁気メモリ装置は、
（Ａ）第１の方向に延びるＭ本（但し、Ｍ≧１であり、実施の形態１においてはＭ＝３２）の書込みワード線ＲＷＬｍ（ｍ＝１，２・・・，Ｍ）と、
（Ｂ）第１の方向とは異なる第２の方向に延びるＮ本（但し、Ｎ≧２であり、実施の形態１においてはＮ＝８）のビット線ＢＬｎ（ｎ＝１，２・・・，Ｎ）と、
（Ｃ）書込みワード線ＲＷＬｍとビット線ＢＬｎとの重複領域に設けられた、Ｎ×Ｍ（＝８×３２）個の上述したトンネル磁気抵抗素子ＴＭＪ、
から成る不揮発性磁気メモリアレイを備えている。
【０１２３】
そして、第ｍ番目（但し、ｍは、１，２・・・Ｍのいずれか）の書込みワード線ＲＷＬｍと第ｎ番目（但し、ｎは、１，２・・・Ｎのいずれか）のビット線ＢＬｎとの重複領域に位置するトンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）にデータが書き込まれるとき、第ｍ番目の書込みワード線ＲＷＬｍに電流Ｉ（ｍ）ＲＷＬが流され、且つ、第ｎ番目のビット線ＢＬｎに電流ｇ（０）・Ｉ（ｎ）ＢＬ［ここで、ｇ（０）は係数］が流され、併せて、第ｑ番目（但し、ｑ＝ｎ＋ｋであり、ｋは±１，±２・・・の値をとり、実施の形態１においては、ｋは，−２，−１，１，２の値をとる）のビット線ＢＬｑ（但し、合計本数はＫ本）に電流ｇ（ｋ）・Ｉ（ｎ）ＢＬ［ここで、ｇ（ｋ）は係数］が流される。
【０１２４】
ここで、電流Ｉ（ｎ）ＢＬによって第ｎ番目のビット線ＢＬｎ及びＫ本のビット線ＢＬｑに形成されると想定した磁界を離散的なパルス応答とみなし、係数ｇ（０）及びｇ（ｋ）をタップ・ゲインとみなした空間的なＦＩＲフィルターが、これらの第ｎ番目のビット線ＢＬｎ及びＫ本のビット線ＢＬｑによって構成されている。
【０１２５】
更には、第ｎ番目のビット線ＢＬｎに流される電流ｇ（０）・Ｉ（ｎ）ＢＬによって形成される磁界（主磁界）、Ｋ本のビット線ＢＬｑに流される電流ｇ（ｋ）・Ｉ（ｎ）ＢＬのそれぞれによって形成される磁界（補償磁界）、及び、第ｍ番目の書込みワード線に流される電流Ｉ（ｍ）ＲＷＬによって形成される磁界に基づく合成磁界によって、第ｍ番目の書込みワード線ＲＷＬｍと第ｎ番目のビット線ＢＬｎとの重複領域に位置するトンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）にはデータが書き込まれ、第ｍ番目の書込みワード線ＲＷＬｍとＫ本のビット線ＢＬｑとの重複領域に位置するトンネル磁気抵抗素子ＴＭＪ（ｍ，ｑ）のそれぞれにはデータが書き込まれないように、係数ｇ（０）及びｇ（ｋ）が規定されている。
【０１２６】
例としてｋの値を±１及び±２とし、図３９の簡単なモデルで近似したときの、β＝（ｈ／ｄ）＝１．０におけるｇ（−２），ｇ（−１），ｇ（０），ｇ（１），ｇ（２）の値を、表２に示した値とした。尚、ｋのとる値の最大値の絶対値ｋ０は２である。また、ｎの値とＫの値との関係は、以下の表５のとおりである。
【０１２７】
［表５］
ｎ＝１のとき                Ｋ＝２
ｎ＝２のとき                Ｋ＝３
３≦ｎ≦（Ｎ−２）のとき    Ｋ＝４
ｎ＝（Ｎ−１）のとき        Ｋ＝３
ｎ＝Ｎのとき                Ｋ＝２
【０１２８】
尚、Ｉ（ｍ）ＲＷＬの値をｍの値に応じて変えてもよく、また、Ｉ（ｎ）ＢＬの値をｎの値に応じて変えてもよいが、実施の形態１〜実施の形態１０においては、Ｉ（ｍ）ＲＷＬの値をｍの値に拘わらず一定とし、Ｉ（ｎ）ＢＬの値をｎの値に拘わらず一定としている。また、一定値としたＩ（ｎ）ＲＷＬの値をＩＲＷＬで表し、一定値とした｜Ｉ（ｎ）ＢＬ｜の値をＩＢＬで表す。
【０１２９】
ところで、ｇ（−２）とｇ（２）の値は同じであり，ｇ（−１）とｇ（１）の値は同じである。従って、以下の説明においては、ｇ（−１）・ＩＢＬを流すための電流ソースとｇ（１）・ＩＢＬを流すための電流ソースを１つの電流ソースから構成し、ｇ（−２）・ＩＢＬを流すための電流ソースとｇ（２）・ＩＢＬを流すための電流ソースを１つの電流ソースから構成する。実施の形態２〜実施の形態５においても同様とする。
【０１３０】
即ち、各ビット線ＢＬｎには、電流±ｇ（０）・Ｉ（ｎ）ＢＬ［より、具体的には、電流ｇ（０）・ＩＢＬ及び電流−ｇ（０）・ＩＢＬ］、電流±ｇ（±１）・Ｉ（ｎ）ＢＬ［より、具体的には、電流ｇ（±１）・ＩＢＬ及び電流−ｇ（±１）・ＩＢＬ］、電流±ｇ（±２）・Ｉ（ｎ）ＢＬ［より、具体的には、電流ｇ（±２）・ＩＢＬ及び電流−ｇ（±２）・ＩＢＬ］をビット線ＢＬｎに流す電流源ユニットＢＣＳｎが備えられている。
【０１３１】
電流源ユニットＢＣＳｎには、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＢＬｎ−ｉ（ここで、ｉ＝１，２，３，４，５，６）が備えられており、開閉回路ＳＷＢＬｎ−ｉのオン・オフ動作によって、電流源ユニットＢＣＳｎから、電流ｇ（０）・ＩＢＬ及び電流−ｇ（０）・ＩＢＬ、電流ｇ（±１）・ＩＢＬ及び電流−ｇ（±１）・ＩＢＬ、電流ｇ（±２）・ＩＢＬ及び電流−ｇ（±２）・ＩＢＬの６つの電流の内のいずれか１つの電流をビット線ＢＬｎに流すことができる。尚、図６においては、第４番目のビット線ＢＬ４に接続された電流源ユニットＢＣＳ４を示すが、他の電流源ユニットＢＣＳ１〜電流源ユニットＢＣＳ３、電流源ユニットＢＣＳ５〜電流源ユニットＢＣＳ８も、電流源ユニットＢＣＳ４と同じ構成を有する。
【０１３２】
尚、電流源ユニットや、後述するダミー線電流源、ビット線電流源、書込みワード線電流源は周知の回路構成とすることができるし、スイッチ回路や開閉回路は例えばＭＯＳ型ＦＥＴから構成することができる。
【０１３３】
電流ｇ（０）・ＩＢＬ又は電流−ｇ（０）・ＩＢＬは、第ｎ番目のビット線ＢＬｎに電気的に接続されたＭ個のトンネル磁気抵抗素子（トンネル磁気抵抗素子ＴＭＪ（１，ｎ）〜トンネル磁気抵抗素子ＴＭＪ（Ｍ，ｎ））へのデータ書込みのための磁界を生成する電流（以下、主磁界生成電流±ｇ（０）・ＩＢＬと呼ぶ場合がある）である。
【０１３４】
一方、電流ｇ（±１）・ＩＢＬ又は電流−ｇ（±１）・ＩＢＬは、第ｎ番目のビット線ＢＬｎに隣接した隣接ビット線ＢＬｎ’［但し、ｎ’＝ｎ±１であり、且つ、２≦ｎ’≦（Ｎ−１）］に電気的に接続されたトンネル磁気抵抗素子（トンネル磁気抵抗素子ＴＭＪ（１，ｎ’）〜トンネル磁気抵抗素子ＴＭＪ（Ｍ，ｎ’））へのデータ書込み時にビット線ＢＬｎ’に主磁界生成電流±ｇ（０）・ＩＢＬが流れる結果生成された磁界によって、第ｎ番目のビット線ＢＬｎに電気的に接続されたトンネル磁気抵抗素子（トンネル磁気抵抗素子ＴＭＪ（１，ｎ）〜トンネル磁気抵抗素子ＴＭＪ（Ｍ，ｎ））に記憶されたデータが破壊されることを防止するための補償磁界を生成する補償電流（以下、第１補償磁界生成電流±ｇ（±１）・ＩＢＬと呼ぶ場合がある）である。
【０１３５】
更には、電流ｇ（±２）・ＩＢＬ又は電流−ｇ（±２）・ＩＢＬは、第ｎ番目のビット線ＢＬｎに隣接した隣接ビット線ＢＬｎ”［但し、ｎ”＝ｎ±２であり、且つ、３≦ｎ”≦（Ｎ−２）］に電気的に接続されたトンネル磁気抵抗素子（トンネル磁気抵抗素子ＴＭＪ（１，ｎ”）〜トンネル磁気抵抗素子ＴＭＪ（Ｍ，ｎ”））へのデータ書込み時にビット線ＢＬｎ”に主磁界生成電流±ｇ（０）・ＩＢＬが流れる結果生成された磁界によって、第ｎ番目のビット線ＢＬｎに電気的に接続されたトンネル磁気抵抗素子（トンネル磁気抵抗素子ＴＭＪ（１，ｎ）〜トンネル磁気抵抗素子ＴＭＪ（Ｍ，ｎ））に記憶されたデータが破壊されることを防止するための補償磁界を生成する補償電流（以下、第２補償磁界生成電流±ｇ（±２）・ＩＢＬと呼ぶ場合がある）である。
【０１３６】
即ち、隣接ビット線ＢＬｎ’に主磁界生成電流±ｇ（０）・ＩＢＬが流れるとき、第ｎ番目のビット線ＢＬｎには第１補償磁界生成電流±ｇ（±１）・ＩＢＬが流される。また、隣接ビット線ＢＬｎ”に主磁界生成電流±ｇ（０）・ＩＢＬが流れるとき、第ｎ番目のビット線ＢＬｎには第２補償磁界生成電流±ｇ（±２）・ＩＢＬが流される。尚、トンネル磁気抵抗素子ＴＭＪへのデータ書込みが不要の場合には、ビット線に電流を流さない。
【０１３７】
書込みワード線ＲＷＬｍは、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＲＷＬｍを介して、書込みワード線電流源ＲＳｍに接続されている。そして、開閉回路ＳＷＲＷＬｍがオン状態にあるとき、書込みワード線ＲＷＬｍに電流ＩＲＷＬが流れる構成となっている。
【０１３８】
この実施の形態１の不揮発性磁気メモリ装置にあっては、トンネル磁気抵抗素子ＴＭＪへのデータ書込み時、開閉回路ＳＷＲＷＬ１をオン状態とし、第１番目の書込みワード線ＲＷＬ１に書込みワード線電流源ＲＳ１から電流ＩＲＷＬを流す。そして、第１番目のビット線ＢＬ１に主磁界生成電流±ｇ（０）・ＩＢＬを流し、第２番目のビット線ＢＬ２に第１補償磁界生成電流±ｇ（±１）・ＩＢＬを流し、第３番目のビット線ＢＬ３に第２補償磁界生成電流±ｇ（±２）・ＩＢＬを流す。そして、この操作を、第２番目の書込みワード線ＲＷＬ２から第Ｍ番目の書込みワード線ＲＷＬＭまで、順次、繰り返す。
【０１３９】
次いで、再び、第１番目の書込みワード線ＲＷＬ１に書込みワード線電流源ＲＳ１から電流ＩＲＷＬを流す。そして、第２番目のビット線ＢＬ２に主磁界生成電流±ｇ（０）・ＩＢＬを流し、第１番目のビット線ＢＬ１及び第３番目のビット線ＢＬ３に第１補償磁界生成電流±ｇ（±１）・ＩＢＬを流し、第４番目のビット線ＢＬ４に第２補償磁界生成電流±ｇ（±２）・ＩＢＬを流す。そして、この操作を、第２番目の書込みワード線ＲＷＬ２から第Ｍ番目の書込みワード線ＲＷＬＭまで、順次、繰り返す。
【０１４０】
更に、再び、第１番目の書込みワード線ＲＷＬ１に書込みワード線電流源ＲＳ１から電流ＩＲＷＬを流す。そして、第３番目のビット線ＢＬ３に主磁界生成電流±ｇ（０）・ＩＢＬを流し、第２番目のビット線ＢＬ２及び第４番目のビット線ＢＬ４に第１補償磁界生成電流±ｇ（±１）・ＩＢＬを流し、第１番目のビット線ＢＬ１及び第５番目のビット線ＢＬ５に第２補償磁界生成電流±ｇ（±２）・ＩＢＬを流す。そして、この操作を、第２番目の書込みワード線ＲＷＬ２から第Ｍ番目の書込みワード線ＲＷＬＭまで、順次、繰り返す。更には、これらの操作を、第４番目のビット線ＢＬ４から第（Ｎ−２）番目のビット線ＢＬＮ−２まで、順次、繰り返す。
【０１４１】
次いで、再び、第１番目の書込みワード線ＲＷＬ１に書込みワード線電流源ＲＳ１から電流ＩＲＷＬを流す。そして、第（Ｎ−１）番目のビット線ＢＬＮ−１に主磁界生成電流±ｇ（０）・ＩＢＬを流し、第（Ｎ−２）番目のビット線ＢＬＮ−２及び第Ｎ番目のビット線ＢＬＮに第１補償磁界生成電流±ｇ（±１）・ＩＢＬを流し、第（Ｎ−３）番目のビット線ＢＬＮ−３に第２補償磁界生成電流±ｇ（±２）・ＩＢＬを流す。そして、この操作を、第２番目の書込みワード線ＲＷＬ２から第Ｍ番目の書込みワード線ＲＷＬＭまで、順次、繰り返す。
【０１４２】
更に、再び、第１番目の書込みワード線ＲＷＬ１に書込みワード線電流源ＲＳ１から電流ＩＲＷＬを流す。そして、第Ｎ番目のビット線ＢＬＮに主磁界生成電流±ｇ（０）・ＩＢＬを流し、第（Ｎ−１）番目のビット線ＢＬＮ−１に第１補償磁界生成電流±ｇ（±１）・ＩＢＬを流し、第（Ｎ−２）番目のビット線ＢＬＮ−２に第２補償磁界生成電流±ｇ（±２）・ＩＢＬを流す。そして、この操作を、第２番目の書込みワード線ＲＷＬ２から第Ｍ番目の書込みワード線ＲＷＬＭまで、順次、繰り返す。
【０１４３】
尚、以上に説明した動作は例示であり、適宜、変更することができる。また、実施の形態２〜実施の形態５においても、ｍ×ｎ個のトンネル磁気抵抗素子に、実質的に同様の方法でデータを書き込むことができる。
【０１４４】
［トンネル磁気抵抗素子ＴＭＪ（２，４）へのデータの書込み］
以下、第４番目のビット線ＢＬ４に接続され、第２番目の書込みワード線ＲＷＬ２と重複する領域に位置する（第２番目の書込みワード線ＲＷＬ２と対向する）トンネル磁気抵抗素子ＴＭＪ（２，４）にデータを書き込む場合を例にとり、説明する。
【０１４５】
データ書込み直前においては、開閉回路ＳＷＲＷＬｍ（ｍ＝１，２・・・，Ｍ）の全てはオフ状態にある。データ書込みの開始にあたっては、開閉回路ＳＷＲＷＬ２をオン状態とし、第２番目の書込みワード線ＲＷＬ２に書込みワード線電流源ＲＳ２から電流ＩＲＷＬを流す。一方、トンネル磁気抵抗素子ＴＭＪ（２，４）にデータ「１」を書き込むか、「０」を書き込むかに依存して、電流源ユニットＢＣＳ４においては、開閉回路ＳＷＢＬｎ−ｉ（ここで、ｎ＝４，ｉ＝１又は２）が選択されオン状態となる。これによって、第４番目のビット線ＢＬ４には、主磁界生成電流ｇ（０）・ＩＢＬ（データ「１」を書き込む場合）、又は、主磁界生成電流−ｇ（０）・ＩＢＬ（データ「０」を書き込む場合）が流れる。
【０１４６】
一方、トンネル磁気抵抗素子ＴＭＪ（２，４）にデータ「１」を書き込む場合、電流源ユニットＢＣＳ３及び電流源ユニットＢＣＳ５においては、開閉回路ＳＷＢＬｎ−ｉ（ここで、ｎ＝３及び５，ｉ＝３）が選択されオン状態となる。これによって、第３番目のビット線ＢＬ３及び第５番目のビット線ＢＬ５には、第１補償磁界生成電流ｇ（±１）・ＩＢＬが流れる。また、トンネル磁気抵抗素子ＴＭＪ（２，４）にデータ「０」を書き込む場合、電流源ユニットＢＣＳ３及び電流源ユニットＢＣＳ５においては、開閉回路ＳＷＢＬｎ−ｉ（ここで、ｎ＝３及び５，ｉ＝４）が選択されオン状態となる。これによって、第３番目のビット線ＢＬ３及び第５番目のビット線ＢＬ５には、第１補償磁界生成電流−ｇ（±１）・ＩＢＬが流れる。
【０１４７】
更には、トンネル磁気抵抗素子ＴＭＪ（２，４）にデータ「１」を書き込む場合、電流源ユニットＢＣＳ２及び電流源ユニットＢＣＳ６においては、開閉回路ＳＷＢＬｎ−ｉ（ここで、ｎ＝２及び６，ｉ＝５）が選択されオン状態となる。これによって、第２番目のビット線ＢＬ２及び第６番目のビット線ＢＬ６には、第２補償磁界生成電流ｇ（±２）・ＩＢＬが流れる。一方、トンネル磁気抵抗素子ＴＭＪ（２，４）にデータ「０」を書き込む場合、電流源ユニットＢＣＳ２及び電流源ユニットＢＣＳ６においては、開閉回路ＳＷＢＬｎ−ｉ（ここで、ｎ＝２及び６，ｉ＝６）が選択されオン状態となる。これによって、第２番目のビット線ＢＬ２及び第６番目のビット線ＢＬ６には、第２補償磁界生成電流−ｇ（±２）・ＩＢＬが流れる。
【０１４８】
以上の結果として生成される合成磁界（第２番目の書込みワード線ＲＷＬ２を流れる電流ＩＲＷＬによって生成される磁界、第４番目のビット線ＢＬ４を流れる主磁界生成電流ｇ（０）・ＩＢＬによって生成される磁界、第３番目及び第５番目のビット線ＢＬ３，ＢＬ５を流れる第１補償磁界生成電流ｇ（±１）・ＩＢＬによって生成される磁界、並びに、第２番目及び第６番目のビット線ＢＬ２，ＢＬ６を流れる第２補償磁界生成電流ｇ（±２）・ＩＢＬによって生成される磁界の合成磁界）によって、トンネル磁気抵抗素子ＴＭＪ（２，４）における第２の強磁性体層（記録層）３５の磁化の方向が変えられ、第２の強磁性体層（記録層）３５に「１」を記録することができる。あるいは又、合成磁界（第２番目の書込みワード線ＲＷＬ２を流れる電流ＩＲＷＬによって生成される磁界、第４番目のビット線ＢＬ４を流れる主磁界生成電流−ｇ（０）・ＩＢＬによって生成される磁界、第３番目及び第５番目のビット線ＢＬ３，ＢＬ５を流れる第１補償磁界生成電流−ｇ（±１）・ＩＢＬによって生成される磁界、並びに、第２番目及び第６番目のビット線ＢＬ２，ＢＬ６を流れる第２補償磁界生成電流−ｇ（±２）・ＩＢＬによって生成される磁界の合成磁界）によって、トンネル磁気抵抗素子ＴＭＪ（２，４）における第２の強磁性体層（記録層）３５の磁化の方向が変えられ、第２の強磁性体層（記録層）３５に「０」を記録することができる。一方、トンネル磁気抵抗素子ＴＭＪ（２，２），ＴＭＪ（２，３）及びトンネル磁気抵抗素子ＴＭＪ（２，５），ＴＭＪ（２，６）の第２の強磁性体層（記録層）３５の磁化の方向は変化しない。
【０１４９】
尚、トンネル磁気抵抗素子ＴＭＪ（２，４）における第２の強磁性体層（記録層）３５においては、合成磁界が、図３８に示したアステロイド曲線における領域（ＯＵＴ１）に含まれる値となるように、また、トンネル磁気抵抗素子ＴＭＪ（２，２），ＴＭＪ（２，３），ＴＭＪ（２，５），ＴＭＪ（２，６）における第２の強磁性体層（記録層）３５においては、合成磁界が、図３８に示したアステロイド曲線における領域（ＩＮ）に含まれる値となるように、電流ＩＲＷＬ及び電流ＩＢＬの値が予め決定されている。以下の実施の形態においても同様である。
【０１５０】
ビット線を流れる電流によって記録層３５の磁化容易軸方向の磁界（ＨＥＡ）が形成され、書込みワード線を流れる電流ＩＲＷＬによって記録層３５の磁化困難軸方向の磁界（ＨＨＡ）が形成される構成であってもよいし、ビット線を流れる電流によって記録層３５の磁化困難軸方向の磁界（ＨＨＡ）が形成され、書込みワード線を流れる電流ＩＲＷＬによって記録層３５の磁化容易軸方向の磁界（ＨＥＡ）が形成される構成であってもよい。後述する実施の形態２〜実施の形態５においても同様である。
【０１５１】
［トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）へのデータの書込み］
一般に、第ｎ番目のビット線ＢＬｎ［但し、ｎ＝３，４・・・（Ｎ−３），（Ｎ−２）］に接続され、第ｍ番目の書込みワード線ＲＷＬｍと重複する領域に位置する（第ｍ番目の書込みワード線ＲＷＬｍと対向する）トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）へデータを書き込む場合には、以下の動作を実行する。
【０１５２】
データ書込み直前においては、開閉回路ＳＷＲＷＬｍ（ｍ＝１，２・・・，Ｍ）の全てはオフ状態にある。データ書込みの開始にあたっては、開閉回路ＳＷＲＷＬｍをオン状態とし、第ｍ番目の書込みワード線ＲＷＬｍに書込みワード線電流源ＲＳｍから電流ＩＲＷＬを流す。一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）にデータ「１」を書き込むか、「０」を書き込むかに依存して、電流源ユニットＢＣＳｎにおいては、開閉回路ＳＷＢＬｎ−ｉ（ここで、ｉ＝１又は２）が選択されオン状態となる。これによって、第ｎ番目のビット線ＢＬｎには、主磁界生成電流ｇ（０）・ＩＢＬ（データ「１」を書き込む場合）、又は、主磁界生成電流−ｇ（０）・ＩＢＬ（データ「０」を書き込む場合）が流れる。
【０１５３】
一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）にデータ「１」を書き込む場合、電流源ユニットＢＣＳｎ−１及び電流源ユニットＢＣＳｎ＋１においては、開閉回路ＳＷＢＬｎ’−ｉ［ここで、ｎ’＝（ｎ−１）及び（ｎ＋１），ｉ＝３］が選択されオン状態となる。これによって、第（ｎ−１）番目のビット線ＢＬｎ−１及び第（ｎ＋１）番目のビット線ＢＬｎ＋１には、第１補償磁界生成電流ｇ（±１）・ＩＢＬが流れる。また、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）にデータ「０」を書き込む場合、電流源ユニットＢＣＳｎ−１及び電流源ユニットＢＣＳｎ＋１においては、開閉回路ＳＷＢＬｎ’−ｉ［ここで、ｎ’＝（ｎ−１）及び（ｎ＋１），ｉ＝４］が選択されオン状態となる。これによって、第（ｎ−１）番目のビット線ＢＬｎ−１及び第（ｎ＋１）目のビット線ＢＬｎ＋１には、第１補償磁界生成電流−ｇ（±１）・ＩＢＬが流れる。
【０１５４】
更には、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）にデータ「１」を書き込む場合、電流源ユニットＢＣＳｎ−２及び電流源ユニットＢＣＳｎ＋２においては、開閉回路ＳＷＢＬｎ”−ｉ［ここで、ｎ”＝（ｎ−２）及び（ｎ＋２），ｉ＝５］が選択されオン状態となる。これによって、第（ｎ−２）番目のビット線ＢＬｎ−２及び第（ｎ＋２）番目のビット線ＢＬｎ＋２には、第２補償磁界生成電流ｇ（±２）・ＩＢＬが流れる。また、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）にデータ「０」を書き込む場合、電流源ユニットＢＣＳｎ−２及び電流源ユニットＢＣＳｎ＋２においては、開閉回路ＳＷＢＬｎ”−ｉ［ここで、ｎ”＝（ｎ−２）及び（ｎ＋２），ｉ＝６］が選択されオン状態となる。これによって、第（ｎ−２）番目のビット線ＢＬｎ−２及び第（ｎ＋２）目のビット線ＢＬｎ＋２には、第２補償磁界生成電流−ｇ（±２）・ＩＢＬが流れる。
【０１５５】
［トンネル磁気抵抗素子ＴＭＪ（ｍ，１）又はＴＭＪ（ｍ，Ｎ）へのデータの書込み］
第Ｑ番目のビット線ＢＬＱ（但し、Ｑ＝１又はＮ）に接続され、第ｍ番目の書込みワード線ＲＷＬｍと重複する領域に位置する（第ｍ番目の書込みワード線ＲＷＬｍと対向する）トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）へデータを書き込む場合には、以下の動作を実行する。
【０１５６】
データ書込み直前においては、開閉回路ＳＷＲＷＬｍ（ｍ＝１，２・・・，Ｍ）の全てはオフ状態にある。データ書込みの開始にあたっては、開閉回路ＳＷＲＷＬｍをオン状態とし、第ｍ番目の書込みワード線ＲＷＬｍに書込みワード線電流源ＲＳｍから電流ＩＲＷＬを流す。一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）にデータ「１」を書き込むか、「０」を書き込むかに依存して、電流源ユニットＢＣＳＱにおいては、開閉回路ＳＷＢＬＱ−ｉ（ここで、ｉ＝１又は２）が選択されオン状態となる。これによって、第Ｑ番目のビット線ＢＬＱには、主磁界生成電流ｇ（０）・ＩＢＬ（データ「１」を書き込む場合）、又は、主磁界生成電流−ｇ（０）・ＩＢＬ（データ「０」を書き込む場合）が流れる。
【０１５７】
一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）にデータ「１」を書き込む場合、電流源ユニットＢＣＳ２又は電流源ユニットＢＣＳＮ−１においては、開閉回路ＳＷＢＬＱ’−ｉ［ここで、Ｑ’＝２又は（Ｎ−１），ｉ＝３］が選択されオン状態となる。これによって、第２番目のビット線ＢＬ２又は第（Ｎ−１）番目のビット線ＢＬＮ−１には、第１補償磁界生成電流ｇ（±１）・ＩＢＬが流れる。また、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）にデータ「０」を書き込む場合、電流源ユニットＢＣＳ２又は電流源ユニットＢＣＳＮ−１においては、開閉回路ＳＷＢＬＱ’−ｉ［ここで、Ｑ’＝２又は（Ｎ−１），ｉ＝４］が選択されオン状態となる。これによって、第２番目のビット線ＢＬ２又は第（Ｎ−１）番目のビット線ＢＬＮ−１には、第１補償磁界生成電流−ｇ（±１）・ＩＢＬが流れる。
【０１５８】
更には、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）にデータ「１」を書き込む場合、電流源ユニットＢＣＳ３又は電流源ユニットＢＣＳＮ−２においては、開閉回路ＳＷＢＬＱ”−ｉ［ここで、Ｑ”＝３又は（Ｎ−２），ｉ＝５］が選択されオン状態となる。これによって、第３番目のビット線ＢＬ３又は第（Ｎ−２）番目のビット線ＢＬＮ−２には、第２補償磁界生成電流ｇ（±２）・ＩＢＬが流れる。また、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）にデータ「０」を書き込む場合、電流源ユニットＢＣＳ３又は電流源ユニットＢＣＳＮ−２においては、開閉回路ＳＷＢＬＱ”−ｉ［ここで、Ｑ”＝３又は（Ｎ−２），ｉ＝６］が選択されオン状態となる。これによって、第３番目のビット線ＢＬ３又は第（Ｎ−２）番目のビット線ＢＬＮ−２には、第２補償磁界生成電流−ｇ（±２）・ＩＢＬが流れる。
【０１５９】
［トンネル磁気抵抗素子ＴＭＪ（ｍ，２）又はＴＭＪ（ｍ，Ｎ−１）へのデータの書込み］
第Ｑ番目のビット線ＢＬＱ［但し、Ｑ＝２又は（Ｎ−１）］に接続され、第ｍ番目の書込みワード線ＲＷＬｍと重複する領域に位置する（第ｍ番目の書込みワード線ＲＷＬｍと対向する）トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）へデータを書き込む場合には、以下の動作を実行する。
【０１６０】
データ書込み直前においては、開閉回路ＳＷＲＷＬｍ（ｍ＝１，２・・・，Ｍ）の全てはオフ状態にある。データ書込みの開始にあたっては、開閉回路ＳＷＲＷＬｍをオン状態とし、第ｍ番目の書込みワード線ＲＷＬｍに書込みワード線電流源ＲＳｍから電流ＩＲＷＬを流す。一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）にデータ「１」を書き込むか、「０」を書き込むかに依存して、電流源ユニットＢＣＳＱにおいては、開閉回路ＳＷＢＬＱ−ｉ（ここで、ｉ＝１又は２）が選択されオン状態となる。これによって、第Ｑ番目のビット線ＢＬＱには、主磁界生成電流ｇ（０）・ＩＢＬ（データ「１」を書き込む場合）、又は、主磁界生成電流−ｇ（０）・ＩＢＬ（データ「０」を書き込む場合）が流れる。
【０１６１】
一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）にデータ「１」を書き込む場合、電流源ユニットＢＣＳ１及び電流源ユニットＢＣＳ３、又は、電流源ユニットＢＣＳＮ−２及び電流源ユニットＢＣＳＮにおいては、開閉回路ＳＷＢＬＱ’−ｉ［ここで、Ｑ’＝１及び３、又は、（Ｎ−２）及びＮ，ｉ＝３］が選択されオン状態となる。これによって、第１番目のビット線ＢＬ１及び第３番目のビット線ＢＬ３、又は、第（Ｎ−２）番目のビット線ＢＬＮ−２及び第Ｎ番目のビット線ＢＬＮには、第１補償磁界生成電流ｇ（±１）・ＩＢＬが流れる。一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）にデータ「０」を書き込む場合、電流源ユニットＢＣＳ１及び電流源ユニットＢＣＳ３、又は、電流源ユニットＢＣＳＮ−２及び電流源ユニットＢＣＳＮにおいては、開閉回路ＳＷＢＬＱ’−ｉ［ここで、Ｑ’＝１及び３、又は、（Ｎ−２）及びＮ，ｉ＝４］が選択されオン状態となる。これによって、第１番目のビット線ＢＬ１及び第３番目のビット線ＢＬ３、又は、第（Ｎ−２）番目のビット線ＢＬＮ−２及び第Ｎ番目のビット線ＢＬＮには、第１補償磁界生成電流−ｇ（±１）・ＩＢＬが流れる。
【０１６２】
更には、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）にデータ「１」を書き込む場合、電流源ユニットＢＣＳ４又は電流源ユニットＢＣＳＮ−３においては、開閉回路ＳＷＢＬＱ”−ｉ［ここで、Ｑ”＝４又は（Ｎ−３），ｉ＝５］が選択されオン状態となる。これによって、第４番目のビット線ＢＬ４又は第（Ｎ−３）番目のビット線ＢＬＮ−３には、第２補償磁界生成電流ｇ（±２）・ＩＢＬが流れる。一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）にデータ「０」を書き込む場合、電流源ユニットＢＣＳ４又は電流源ユニットＢＣＳＮ−３においては、開閉回路ＳＷＢＬＱ”−ｉ［ここで、Ｑ”＝４又は（Ｎ−３），ｉ＝６］が選択されオン状態となる。これによって、第４番目のビット線ＢＬ４又は第（Ｎ−３）番目のビット線ＢＬＮ−３には、第２補償磁界生成電流−ｇ（±２）・ＩＢＬが流れる。
【０１６３】
実施の形態１の不揮発性磁気メモリ装置においては、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）にデータを書き込む場合、電流源ユニットＢＣＳｎから主磁界生成電流±ｇ（０）・ＩＢＬがビット線ＢＬｎに流され、電流源ユニットＢＣＳｎ−１，ＢＣＳｎ＋１及び電流源ユニットＢＣＳｎ−２，ＢＣＳｎ＋２から補償磁界生成電流±ｇ（±１）・ＩＢＬ，±ｇ（±２）・ＩＢＬがビット線ＢＬｎ−１，ＢＬｎ＋１，ＢＬｎ−２及びＢＬｎ＋２に流される結果、ビット線ＢＬｎ−２，ＢＬｎ−１，ＢＬｎ＋１及びＢＬｎ＋２に電気的に接続されたトンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ−２），ＴＭＪ（ｍ，ｎ−１），ＴＭＪ（ｍ，ｎ＋１）及びＴＭＪ（ｍ，ｎ＋２）に記憶されたデータが破壊されることを確実に防止することができる。
【０１６４】
（実施の形態２）
実施の形態２は、実施の形態１の変形である。実施の形態２の不揮発性磁気メモリ装置の等価回路図を図８に示す。
【０１６５】
実施の形態１にて説明した不揮発性磁気メモリ装置にあっては、例えば、第１番目のビット線ＢＬ１あるいは第Ｎ番目のビット線ＢＬＮを流れる電流によって主磁界［電流ｇ（０）・Ｉ（１）ＢＬあるいは電流ｇ（０）・Ｉ（Ｎ）ＢＬによって生成する磁界］が生成され、第２番目及び第３番目のビット線ＢＬ２，ＢＬ３、あるいは、第（Ｎ−２）番目及び第（Ｎ−１）番目のビット線ＢＬ（Ｎ−２），ＢＬ（Ｎ−１）を流れる電流によって補償磁界［電流ｇ（１）・Ｉ（１）ＢＬ，電流ｇ（２）・Ｉ（１）ＢＬあるいは電流電流ｇ（−２）・Ｉ（Ｎ）ＢＬ，ｇ（−１）・Ｉ（Ｎ）ＢＬによって生成する磁界］が生成されるが、係る補償磁界は、例えば、第１番目のビット線ＢＬ１あるいは第Ｎ番目のビット線ＢＬＮを基準としたとき、非対称となる。
【０１６６】
それ故、実施の形態２の不揮発性磁気メモリ装置にあっては、ｋのとる値の最大値の絶対値をｋ０（実施の形態２にあっては、ｋ０＝２）としたとき、
第１番目のビット線ＢＬ１の外側には、第１番目のビット線ＢＬ１と平行にｋ０本の第１のダミー線群（第１のダミー線ＤＬ１１，ＤＬ１２）が設けられ、
第Ｎ番目のビット線ＢＬＮの外側には、第Ｎ番目のビット線ＢＬＮと平行にｋ０本の第２のダミー線群（第２のダミー線ＤＬ２１，ＤＬ２２）が設けられ、
第１のダミー線群を構成する第［（１−ｎ）＋｜ｋ｜］番目の第１のダミー線あるいは第２のダミー線群を構成する第［ｎ−Ｎ＋｜ｋ｜］番目の第２のダミー線に、電流ｇ（ｋ）・Ｉ（ｎ）ＢＬが流される。
【０１６７】
具体的には、第１番目のビット線ＢＬ１に主磁界生成電流±ｇ（０）・ＩＢＬを流すとき、第１のダミー線群を構成する第［（１−ｎ）＋｜ｋ｜］番目（ｎ＝１，ｋ＝−１であり、第１番目）の第１のダミー線ＤＬ１１に、第１補償磁界生成電流±ｇ（−１）・Ｉ（ｎ）ＢＬを流し、第１のダミー線群を構成する第［（１−ｎ）＋｜ｋ｜］番目（ｎ＝１，ｋ＝−２であり、第２番目）の第１のダミー線ＤＬ１２に、第２補償磁界生成電流±ｇ（−２）・Ｉ（ｎ）ＢＬを流す。また、第２番目のビット線ＢＬ２に主磁界生成電流±ｇ（０）・ＩＢＬを流すとき、第１のダミー線群を構成する第［（１−ｎ）＋｜ｋ｜］番目（ｎ＝２，ｋ＝−２であり、第１番目）の第１のダミー線ＤＬ１１に、第２補償磁界生成電流±ｇ（−２）・Ｉ（ｎ）ＢＬを流す。
【０１６８】
一方、第Ｎ番目のビット線ＢＬＮに主磁界生成電流±ｇ（０）・ＩＢＬを流すとき、第２のダミー線群を構成する第［ｎ−Ｎ＋｜ｋ｜］番目（ｎ＝Ｎ，ｋ＝１であり、第１番目）の第２のダミー線ＤＬ２１に、第１補償磁界生成電流±ｇ（１）・Ｉ（ｎ）ＢＬを流し、第２のダミー線群を構成する第［ｎ−Ｎ＋｜ｋ｜］番目（ｎ＝Ｎ，ｋ＝２であり、第２番目）の第２のダミー線ＤＬ２２に、第２補償磁界生成電流±ｇ（２）・Ｉ（ｎ）ＢＬを流す。また、第（Ｎ−１）番目のビット線ＢＬＮ−１に主磁界生成電流±ｇ（０）・ＩＢＬを流すとき、第２のダミー線群を構成する第［ｎ−Ｎ＋｜ｋ｜］番目（ｎ＝Ｎ−１，ｋ＝２であり、第１番目）の第２のダミー線ＤＬ２１に、第２補償磁界生成電流±ｇ（２）・Ｉ（ｎ）ＢＬを流す。
【０１６９】
第１のダミー線群を構成する第１番目の第１のダミー線ＤＬ１１は、第１ダミー線電流源ＤＬＣＳ１１（図９の（Ａ）の等価回路図参照）に接続され、第１のダミー線群を構成する第２番目の第１のダミー線ＤＬ１２は、第１ダミー線電流源ＤＬＣＳ１２（図９の（Ｂ）の等価回路図参照）に接続され、第２のダミー線群を構成する第１番目の第２のダミー線ＤＬ２１は、第２ダミー線電流源ＤＬＣＳ２１（図１０の（Ａ）の等価回路図参照）に接続され、第２のダミー線群を構成する第２番目の第２のダミー線ＤＬ２２は、第２ダミー線電流源ＤＬＣＳ２２（図１０の（Ｂ）の等価回路図参照）に接続されている。
【０１７０】
第１ダミー線電流源ＤＬＣＳ１１には、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＤＬ−１１−ｉ（ここで、ｉ＝１，２，３，４）が備えられており、開閉回路ＳＷＤＬ−１１−ｉのオン・オフ動作によって、第１ダミー線電流源ＤＬＣＳ１１から、電流ｇ（−１）・ＩＢＬ及び電流−ｇ（−１）・ＩＢＬ、電流ｇ（−２）・ＩＢＬ及び電流−ｇ（−２）・ＩＢＬの４つの電流の内のいずれか１つの電流を第１のダミー線群を構成する第１番目の第１のダミー線ＤＬ１１に流すことができる。また、第２ダミー線電流源ＤＬＣＳ２１には、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＤＬ−２１−ｉ（ここで、ｉ＝１，２，３，４）が備えられており、開閉回路ＳＷＤＬ−２１−ｉのオン・オフ動作によって、第２ダミー線電流源ＤＬＣＳ２１から、電流ｇ（１）・ＩＢＬ及び電流−ｇ（１）・ＩＢＬ、電流ｇ（２）・ＩＢＬ及び電流−ｇ（２）・ＩＢＬの４つの電流の内のいずれか１つの電流を第２のダミー線群を構成する第１番目の第２のダミー線ＤＬ２１に流すことができる。
【０１７１】
更には、第１ダミー線電流源ＤＬＣＳ１２には、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＤＬ−１２−ｉ（ここで、ｉ＝１，２）が備えられており、開閉回路ＳＷＤＬ−１２−ｉのオン・オフ動作によって、第１ダミー線電流源ＤＬＣＳ１２から、電流ｇ（−２）・ＩＢＬ及び電流−ｇ（−２）・ＩＢＬの２つの電流の内のいずれか１つの電流を第１のダミー線群を構成する第２番目の第１のダミー線ＤＬ１２に流すことができる。また、第２ダミー線電流源ＤＬＣＳ２２には、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＤＬ−２２−ｉ（ここで、ｉ＝１，２）が備えられており、開閉回路ＳＷＤＬ−２２−ｉのオン・オフ動作によって、第２ダミー線電流源ＤＬＣＳ２２から、電流ｇ（２）・ＩＢＬ及び電流−ｇ（２）・ＩＢＬの２つの電流の内のいずれか１つの電流を第２のダミー線群を構成する第２番目の第２のダミー線ＤＬ２２に流すことができる。
【０１７２】
これらの点を除き、実施の形態２の不揮発性磁気メモリ装置の構成、構造、動作は、実施の形態１の不揮発性磁気メモリ装置の構成、構造、動作と同様とすることができるので、詳細な説明は省略する。尚、係数ｇ（１），ｇ（−１），ｇ（２），ｇ（−２）の値は、実施の形態１と同じ値とすればよい。
【０１７３】
実施の形態２の不揮発性磁気メモリ装置にあっては、トンネル磁気抵抗素子に記憶されたデータが破壊されることを防止するための補償磁界が、第１番目のビット線ＢＬ１、第２番目のビット線ＢＬ２、第（Ｎ−１）番目のビット線ＢＬＮ−１あるいは第Ｎ番目のビット線ＢＬＮを基準としたとき、対称となるので、不揮発性磁気メモリ装置へのデータ書込み動作が一層安定する。
【０１７４】
（実施の形態３）
実施の形態３も、実施の形態１の変形である。実施の形態３の不揮発性磁気メモリ装置の等価回路図を図１１に示し、実施の形態３の不揮発性磁気メモリ装置における第１電流源ユニット４１及び第１のスイッチ回路４１Ａの等価回路図を図１２に示し、第２電流源ユニット４２及び第２のスイッチ回路４２Ａの等価回路図を図１３に示し、第３電流源ユニット４３及び第３のスイッチ回路４３Ａの等価回路図を図１４に示し、第４電流源ユニット４４及び第４のスイッチ回路４４Ａの等価回路図を図１５に示し、第５電流源ユニット４５及び第５のスイッチ回路４５Ａの等価回路図を図１６に示す。
【０１７５】
実施の形態３にあっては、電流源は、Ｎ個の電流源ユニットから成る代わりに、第１電流源ユニット４１、第２電流源ユニット４２、第３電流源ユニット４３、第４電流源ユニット４４、及び、第５電流源ユニット４５から成る。そして、主磁界生成電流±ｇ（０）・ＩＢＬをビット線ＢＬｎに流す第１電流源ユニット４１は、第１のスイッチ回路４１Ａ（ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＭＢＬ−１〜ＳＷＭＢＬ−８から構成されている）を介してＮ本のビット線ＢＬｎに接続されている。また、第１補償磁界生成電流±ｇ（±１）・ＩＢＬをビット線ＢＬｎに流す第２電流源ユニット４２は、第２のスイッチ回路４２Ａ（ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＣＢＬ２−１〜ＳＷＣＢＬ２−８から構成されている）を介してＮ本のビット線ＢＬｎに接続されている。更には、第１補償磁界生成電流±ｇ（±１）・ＩＢＬをビット線ＢＬｎに流す第３電流源ユニット４３は、第３のスイッチ回路４３Ａ（ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＣＢＬ３−１〜ＳＷＣＢＬ３−８から構成されている）を介してＮ本のビット線ＢＬｎに接続されている。また、第２補償磁界生成電流±ｇ（±２）・ＩＢＬをビット線ＢＬｎに流す第４電流源ユニット４４は、第４のスイッチ回路４４Ａ（ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＣＢＬ４−１〜ＳＷＣＢＬ４−８から構成されている）を介してＮ本のビット線ＢＬｎに接続されている。更には、第２補償磁界生成電流±ｇ（±２）・ＩＢＬをビット線ＢＬｎに流す第５電流源ユニット４５は、第５のスイッチ回路４５Ａ（ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＣＢＬ５−１〜ＳＷＣＢＬ５−８から構成されている）を介してＮ本のビット線ＢＬｎに接続されている。
【０１７６】
これらの点を除き、実施の形態３の不揮発性磁気メモリ装置の構成、構造は、実施の形態１の不揮発性磁気メモリ装置の構成、構造と同様とすることができるので、詳細な説明は省略する。実施の形態３にあっては、このような構成にすることで、電流源ユニットの数を減少させることができ、不揮発性磁気メモリ装置の構成の簡素化を図ることができる。
【０１７７】
［トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）へのデータの書込み］
第ｎ番目のビット線ＢＬｎ［但し、ｎ＝３，４・・・（Ｎ−２）］に接続され、第ｍ番目の書込みワード線ＲＷＬｍと重複する領域に位置する（第ｍ番目の書込みワード線ＲＷＬｍと対向する）トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）へデータを書き込む場合には、以下の動作を実行する。
【０１７８】
データ書込み直前においては、開閉回路ＳＷＲＷＬｍ（ｍ＝１，２・・・，Ｍ）の全てはオフ状態にある。データ書込みの開始にあたっては、開閉回路ＳＷＲＷＬｍをオン状態とし、第ｍ番目の書込みワード線ＲＷＬｍに書込みワード線電流源ＲＳｍから電流ＩＲＷＬを流す。一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）にデータ「１」を書き込むか、「０」を書き込むかに依存して、第１電流源ユニット４１においては、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＭ−ｉ（ここで、ｉ＝１又は２）が選択されオン状態となる。更には、第１のスイッチ回路４１Ａを構成する開閉回路ＳＷＭＢＬ−ｎが選択されオン状態となる。これによって、第ｎ番目のビット線ＢＬｎには、主磁界生成電流ｇ（０）・ＩＢＬ又は−ｇ（０）・ＩＢＬが流れる。
【０１７９】
一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）にデータ「１」を書き込む場合、第２電流源ユニット４２及び第３電流源ユニット４３においては、開閉回路ＳＷＣ２−１及び開閉回路ＳＷＣ３−１が選択されオン状態となる。更には、第２のスイッチ回路４２Ａを構成する開閉回路ＳＷＣＢＬ２−（ｎ−１）が選択されオン状態となり、第３のスイッチ回路４３Ａを構成する開閉回路ＳＷＣＢＬ３−（ｎ＋１）が選択されオン状態となる。これによって、第（ｎ−１）番目のビット線ＢＬｎ−１、及び、第（ｎ＋１）番目のビット線ＢＬｎ＋１には、第１補償磁界生成電流ｇ（±１）・ＩＢＬが流れる。更には、第４電流源ユニット４４及び第５電流源ユニット４５においては、開閉回路ＳＷＣ４−１及び開閉回路ＳＷＣ５−１が選択されオン状態となる。更には、第４のスイッチ回路４４Ａを構成する開閉回路ＳＷＣＢＬ４−（ｎ−２）が選択されオン状態となり、第５のスイッチ回路４５Ａを構成する開閉回路ＳＷＣＢＬ５−（ｎ＋２）が選択されオン状態となる。これによって、第（ｎ−２）番目のビット線ＢＬｎ−２、及び、第（ｎ＋２）番目のビット線ＢＬｎ＋２には、第２補償磁界生成電流ｇ（±２）・ＩＢＬが流れる。
【０１８０】
また、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）にデータ「０」を書き込む場合、第２電流源ユニット４２及び第３電流源ユニット４３においては、開閉回路ＳＷＣ２−２及び開閉回路ＳＷＣ３−２が選択されオン状態となる。更には、第２のスイッチ回路４２Ａを構成する開閉回路ＳＷＣＢＬ２−（ｎ−１）が選択されオン状態となり、第３のスイッチ回路４３Ａを構成する開閉回路ＳＷＣＢＬ３−（ｎ＋１）が選択されオン状態となる。これによって、第（ｎ−１）番目のビット線ＢＬｎ−１、及び、第（ｎ＋１）番目のビット線ＢＬｎ＋１には、第１補償磁界生成電流−ｇ（±１）・ＩＢＬが流れる。更には、第４電流源ユニット４４及び第５電流源ユニット４５においては、開閉回路ＳＷＣ４−２及び開閉回路ＳＷＣ５−２が選択されオン状態となる。更には、第４のスイッチ回路４４Ａを構成する開閉回路ＳＷＣＢＬ４−（ｎ−２）が選択されオン状態となり、第５のスイッチ回路４５Ａを構成する開閉回路ＳＷＣＢＬ５−（ｎ＋２）が選択されオン状態となる。これによって、第（ｎ−２）番目のビット線ＢＬｎ−２、及び、第（ｎ＋２）番目のビット線ＢＬｎ＋２には、第２補償磁界生成電流−ｇ（±２）・ＩＢＬが流れる。
【０１８１】
以上の結果として生成される合成磁界（第ｍ番目の書込みワード線ＲＷＬｍを流れる電流ＩＲＷＬによって生成される磁界、第ｎ番目のビット線ＢＬｎを流れる主磁界生成電流ｇ（０）・ＩＢＬによって生成される磁界、第（ｎ−１）番目及び第（ｎ＋１）番目のビット線ＢＬｎ−１，ＢＬｎ＋１を流れる第１補償磁界生成電流ｇ（±１）・ＩＢＬによって生成される磁界、並びに、第（ｎ−２）番目及び第（ｎ＋２）番目のビット線ＢＬｎ−２，ＢＬｎ＋２を流れる第２補償磁界生成電流ｇ（±２）・ＩＢＬによって生成される磁界の合成磁界）によって、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）における第２の強磁性体層（記録層）３５の磁化の方向が変えられ、第２の強磁性体層（記録層）３５に「１」を記録することができる。あるいは又、合成磁界（第ｍ番目の書込みワード線ＲＷＬｍを流れる電流ＩＲＷＬによって生成される磁界、第ｎ番目のビット線ＢＬｎを流れる主磁界生成電流−ｇ（０）・ＩＢＬによって生成される磁界、第（ｎ−１）番目及び第（ｎ＋１）番目のビット線ＢＬｎ−１，ＢＬｎ＋１を流れる第１補償磁界生成電流−ｇ（±１）・ＩＢＬによって生成される磁界、並びに、第（ｎ−２）番目及び第（ｎ＋２）番目のビット線ＢＬｎ−２，ＢＬｎ＋２を流れる第２補償磁界生成電流−ｇ（±２）・ＩＢＬによって生成される磁界の合成磁界）によって、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）における第２の強磁性体層（記録層）３５の磁化の方向が変えられ、第２の強磁性体層（記録層）３５に「０」を記録することができる。一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ−２），ＴＭＪ（ｍ，ｎ−１）及びトンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ＋１），ＴＭＪ（ｍ，ｎ＋２）の第２の強磁性体層（記録層）３５の磁化の方向は変化しない。
【０１８２】
［トンネル磁気抵抗素子ＴＭＪ（ｍ，１）又はＴＭＪ（ｍ，Ｎ）へのデータの書込み］
第Ｑ番目のビット線ＢＬＱ（但し、Ｑ＝１又はＮ）に接続され、第ｍ番目の書込みワード線ＲＷＬｍと重複する領域に位置する（第ｍ番目の書込みワード線ＲＷＬｍと対向する）トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）へデータを書き込む場合には、以下の動作を実行する。
【０１８３】
データ書込み直前においては、開閉回路ＳＷＲＷＬｍ（ｍ＝１，２・・・，Ｍ）の全てはオフ状態にある。データ書込みの開始にあたっては、開閉回路ＳＷＲＷＬｍをオン状態とし、第ｍ番目の書込みワード線ＲＷＬｍに書込みワード線電流源ＲＳｍから電流ＩＲＷＬを流す。一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）にデータ「１」を書き込むか、「０」を書き込むかに依存して、第１電流源ユニット４１においては、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＭ−ｉ（ここで、ｉ＝１又は２）が選択されオン状態となる。更には、第１のスイッチ回路４１Ａを構成する開閉回路ＳＷＭＢＬ−Ｑが選択されオン状態となる。これによって、第Ｑ番目のビット線ＢＬＱには、主磁界生成電流±ｇ（０）・ＩＢＬが流れる。
【０１８４】
一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）にデータ「１」を書き込む場合、第２電流源ユニット４２又は第３電流源ユニット４３においては、開閉回路ＳＷＣ２−１又は開閉回路ＳＷＣ３−１が選択されオン状態となる。更には、第２のスイッチ回路４２Ａを構成する開閉回路ＳＷＣＢＬ２−（Ｎ−１）が選択されオン状態となり、あるいは又、第３のスイッチ回路４３Ａを構成する開閉回路ＳＷＣＢＬ３−２が選択されオン状態となる。これによって、第２番目のビット線ＢＬ２、あるいは又、第（Ｎ−１）番目のビット線ＢＬＮ−１には、第１補償磁界生成電流ｇ（±１）・ＩＢＬが流れる。更には、第４電流源ユニット４４又は第５電流源ユニット４５においては、開閉回路ＳＷＣ４−１又は開閉回路ＳＷＣ５−１が選択されオン状態となる。更には、第４のスイッチ回路４４Ａを構成する開閉回路ＳＷＣＢＬ４−（Ｎ−２）が選択されオン状態となり、あるいは又、第５のスイッチ回路４５Ａを構成する開閉回路ＳＷＣＢＬ５−３が選択されオン状態となる。これによって、第３番目のビット線ＢＬ３、あるいは又、第（Ｎ−２）番目のビット線ＢＬＮ−２には、第２補償磁界生成電流ｇ（±２）・ＩＢＬが流れる。
【０１８５】
また、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）にデータ「０」を書き込む場合、第２電流源ユニット４２又は第３電流源ユニット４３においては、開閉回路ＳＷＣ２−２又は開閉回路ＳＷＣ３−２が選択されオン状態となる。更には、第２のスイッチ回路４２Ａを構成する開閉回路ＳＷＣＢＬ２−（Ｎ−１）が選択されオン状態となり、あるいは又、第３のスイッチ回路４３Ａを構成する開閉回路ＳＷＣＢＬ３−２が選択されオン状態となる。これによって、第２番目のビット線ＢＬ２、あるいは又、第（Ｎ−１）番目のビット線ＢＬＮ−１には、第１補償磁界生成電流−ｇ（±１）・ＩＢＬが流れる。更には、第４電流源ユニット４４又は第５電流源ユニット４５においては、開閉回路ＳＷＣ４−２又は開閉回路ＳＷＣ５−２が選択されオン状態となる。更には、第４のスイッチ回路４４Ａを構成する開閉回路ＳＷＣＢＬ４−（Ｎ−２）が選択されオン状態となり、あるいは又、第５のスイッチ回路４５Ａを構成する開閉回路ＳＷＣＢＬ５−３が選択されオン状態となる。これによって、第３番目のビット線ＢＬ３、あるいは又、第（Ｎ−２）番目のビット線ＢＬＮ−２には、第２補償磁界生成電流−ｇ（±２）・ＩＢＬが流れる。
【０１８６】
［トンネル磁気抵抗素子ＴＭＪ（ｍ，２）又はＴＭＪ（ｍ，Ｎ−１）へのデータの書込み］
第Ｑ番目のビット線ＢＬＱ［但し、Ｑ＝２又は（Ｎ−１）］に接続され、第ｍ番目の書込みワード線ＲＷＬｍと重複する領域に位置する（第ｍ番目の書込みワード線ＲＷＬｍと対向する）トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）へデータを書き込む場合には、以下の動作を実行する。
【０１８７】
データ書込み直前においては、開閉回路ＳＷＲＷＬｍ（ｍ＝１，２・・・，Ｍ）の全てはオフ状態にある。データ書込みの開始にあたっては、開閉回路ＳＷＲＷＬｍをオン状態とし、第ｍ番目の書込みワード線ＲＷＬｍに書込みワード線電流源ＲＳｍから電流ＩＲＷＬを流す。一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）にデータ「１」を書き込むか、「０」を書き込むかに依存して、第１電流源ユニット４１においては、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＭ−ｉ（ここで、ｉ＝１又は２）が選択されオン状態となる。更には、第１のスイッチ回路４１Ａを構成する開閉回路ＳＷＭＢＬ−Ｑが選択されオン状態となる。これによって、第Ｑ番目のビット線ＢＬＱには、主磁界生成電流±ｇ（０）・ＩＢＬが流れる。
【０１８８】
一方、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）にデータ「１」を書き込む場合、第２電流源ユニット４２及び第３電流源ユニット４３においては、開閉回路ＳＷＣ２−１及び開閉回路ＳＷＣ３−１が選択されオン状態となる。更には、第２のスイッチ回路４２Ａを構成する開閉回路ＳＷＣＢＬ２−（Ｑ−１）、及び、第３のスイッチ回路４３Ａを構成する開閉回路ＳＷＣＢＬ３−（Ｑ＋１）が選択されオン状態となる。これによって、第１番目のビット線ＢＬ１及び第３番目のビット線ＢＬ３、あるいは又、第（Ｎ−２）番目のビット線ＢＬＮ−２及び第Ｎ番目のビット線ＢＬＮには、第１補償磁界生成電流ｇ（±１）・ＩＢＬが流れる。更には、第４電流源ユニット４４又は第５電流源ユニット４５においては、開閉回路ＳＷＣ４−１又は開閉回路ＳＷＣ５−１が選択されオン状態となる。更には、第４のスイッチ回路４４Ａを構成する開閉回路ＳＷＣＢＬ４−（Ｎ−３）が選択され、あるいは又、第５のスイッチ回路４５Ａを構成する開閉回路ＳＷＣＢＬ５−４が選択されオン状態となる。これによって、第４番目のビット線ＢＬ４、あるいは又、第（Ｎ−３）番目のビット線ＢＬＮ−３には、第２補償磁界生成電流ｇ（±２）・ＩＢＬが流れる。
【０１８９】
また、トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｑ）にデータ「０」を書き込む場合、第２電流源ユニット４２及び第３電流源ユニット４３においては、開閉回路ＳＷＣ２−２及び開閉回路ＳＷＣ３−２が選択されオン状態となる。更には、第２のスイッチ回路４２Ａを構成する開閉回路ＳＷＣＢＬ２−（Ｑ−１）、及び、第３のスイッチ回路４３Ａを構成する開閉回路ＳＷＣＢＬ３−（Ｑ＋１）が選択されオン状態となる。これによって、第１番目のビット線ＢＬ１及び第３番目のビット線ＢＬ３、あるいは又、第（Ｎ−２）番目のビット線ＢＬＮ−２及び第Ｎ番目のビット線ＢＬＮには、第１補償磁界生成電流−ｇ（±１）・ＩＢＬが流れる。更には、第４電流源ユニット４４又は第５電流源ユニット４５においては、開閉回路ＳＷＣ４−２又は開閉回路ＳＷＣ５−２が選択されオン状態となる。更には、第４のスイッチ回路４４Ａを構成する開閉回路ＳＷＣＢＬ４−（Ｎ−３）が選択され、あるいは又、第５のスイッチ回路４５Ａを構成する開閉回路ＳＷＣＢＬ５−４が選択されオン状態となる。これによって、第４番目のビット線ＢＬ４、あるいは又、第（Ｎ−３）番目のビット線ＢＬＮ−３には、第２補償磁界生成電流−ｇ（±２）・ＩＢＬが流れる。
【０１９０】
実施の形態３の不揮発性磁気メモリ装置においても、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）にデータを書き込む場合、第１電流源ユニット４１から主磁界生成電流±ｇ（０）・ＩＢＬがビット線ＢＬｎに流され、第４電流源ユニット４４、第２電流源ユニット４２、第３電流源ユニット４３及び第５電流源ユニット４５から補償磁界生成電流±ｇ（±２）・ＩＢＬ，±ｇ（±１）・ＩＢＬ，±ｇ（±１）・ＩＢＬ，±ｇ（±２）・ＩＢＬがビット線ＢＬｎ−２，ＢＬｎ−１，ＢＬｎ＋１及びＢＬｎ＋２に流される結果、ビット線ＢＬｎ−２，ＢＬｎ−１，ＢＬｎ＋１及びＢＬｎ＋２に電気的に接続されたトンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ−２），ＴＭＪ（ｍ，ｎ−１），ＴＭＪ（ｍ，ｎ＋１）及びＴＭＪ（ｍ，ｎ＋２）に記憶されたデータが破壊されることを確実に防止することができる。
【０１９１】
（実施の形態４）
実施の形態４は、実施の形態３の変形である。実施の形態４の不揮発性磁気メモリ装置の等価回路図を図１７に示す。
【０１９２】
実施の形態３にて説明した不揮発性磁気メモリ装置にあっては、例えば、第１番目のビット線ＢＬ１あるいは第Ｎ番目のビット線ＢＬＮを流れる電流によって主磁界［電流ｇ（０）・Ｉ（１）ＢＬあるいは電流ｇ（０）・Ｉ（Ｎ）ＢＬによって生成する磁界］が生成され、第２番目及び第３番目のビット線ＢＬ２，ＢＬ３、あるいは、第（Ｎ−２）番目及び第（Ｎ−１）番目のビット線ＢＬ（Ｎ−２），ＢＬ（Ｎ−１）を流れる電流によって補償磁界［電流ｇ（１）・Ｉ（１）ＢＬ，電流ｇ（２）・Ｉ（１）ＢＬあるいは電流電流ｇ（−２）・Ｉ（Ｎ）ＢＬ，ｇ（−１）・Ｉ（Ｎ）ＢＬによって生成する磁界］が生成されるが、係る補償磁界は、例えば、第１番目のビット線ＢＬ１あるいは第Ｎ番目のビット線ＢＬＮを基準としたとき、非対称となる。
【０１９３】
それ故、実施の形態４の不揮発性磁気メモリ装置にあっては、実施の形態２と同様に、ｋのとる値の最大値の絶対値をｋ０（実施の形態４にあっては、ｋ０＝２）としたとき、
第１番目のビット線ＢＬ１の外側には、第１番目のビット線ＢＬ１と平行にｋ０本の第１のダミー線群（第１のダミー線ＤＬ１１，ＤＬ１２）が設けられ、
第Ｎ番目のビット線ＢＬＮの外側には、第Ｎ番目のビット線ＢＬＮと平行にｋ０本の第２のダミー線群（第２のダミー線ＤＬ２１，ＤＬ２２）が設けられ、
第１のダミー線群を構成する第［（１−ｎ）＋｜ｋ｜］番目の第１のダミー線あるいは第２のダミー線群を構成する第［ｎ−Ｎ＋｜ｋ｜］番目の第２のダミー線に、電流ｇ（ｋ）・Ｉ（ｎ）ＢＬが流される。
【０１９４】
具体的には、実施の形態２と同様に、第１番目のビット線ＢＬ１に主磁界生成電流±ｇ（０）・ＩＢＬを流すとき、第１のダミー線群を構成する第［（１−ｎ）＋｜ｋ｜］番目（ｎ＝１，ｋ＝−１であり、第１番目）の第１のダミー線ＤＬ１１に、第１補償磁界生成電流±ｇ（±１）・Ｉ（ｎ）ＢＬを流し、第１のダミー線群を構成する第［（１−ｎ）＋｜ｋ｜］番目（ｎ＝１，ｋ＝−２であり、第２番目）の第１のダミー線ＤＬ１２に、第２補償磁界生成電流±ｇ（±２）・Ｉ（ｎ）ＢＬを流す。また、第２番目のビット線ＢＬ２に主磁界生成電流±ｇ（０）・ＩＢＬを流すとき、第１のダミー線群を構成する第［（１−ｎ）＋｜ｋ｜］番目（ｎ＝２，ｋ＝−２であり、第１番目）の第１のダミー線ＤＬ１１に、第２補償磁界生成電流±ｇ（±２）・Ｉ（ｎ）ＢＬを流す。
【０１９５】
一方、第Ｎ番目のビット線ＢＬＮに主磁界生成電流±ｇ（０）・ＩＢＬを流すとき、第２のダミー線群を構成する第［ｎ−Ｎ＋｜ｋ｜］番目（ｎ＝Ｎ，ｋ＝１であり、第１番目）の第２のダミー線ＤＬ２１に、第１補償磁界生成電流±ｇ（±１）・Ｉ（ｎ）ＢＬを流し、第２のダミー線群を構成する第［ｎ−Ｎ＋｜ｋ｜］番目（ｎ＝Ｎ，ｋ＝２であり、第２番目）の第２のダミー線ＤＬ２２に、第２補償磁界生成電流±ｇ（±２）・Ｉ（ｎ）ＢＬを流す。また、第（Ｎ−１）番目のビット線ＢＬＮ−１に主磁界生成電流±ｇ（０）・ＩＢＬを流すとき、第２のダミー線群を構成する第［ｎ−Ｎ＋｜ｋ｜］番目（ｎ＝Ｎ−１，ｋ＝２であり、第１番目）の第２のダミー線ＤＬ２１に、第２補償磁界生成電流±ｇ（±２）・Ｉ（ｎ）ＢＬを流す。
【０１９６】
第１のダミー線群を構成する第１番目の第１のダミー線ＤＬ１１は、図示しない開閉回路を介して第３電流源ユニット４３に接続され、更には、図示しない開閉回路を介して第５電流源ユニット４５に接続されている。また、第２のダミー線群を構成する第１番目の第２のダミー線ＤＬ２１は、図示しない開閉回路を介して第２電流源ユニット４２に接続され、更には、図示しない開閉回路を介して第４電流源ユニット４４に接続されている。一方、第１のダミー線群を構成する第２番目の第１のダミー線ＤＬ１２は、図示しない開閉回路を介して第５電流源ユニット４５に接続されている。また、第２のダミー線群を構成する第２番目の第２のダミー線ＤＬ２２は、図示しない開閉回路を介して第４電流源ユニット４４に接続されている。
【０１９７】
これらの点を除き、実施の形態４の不揮発性磁気メモリ装置の構成、構造、動作は、実施の形態３の不揮発性磁気メモリ装置の構成、構造、動作と同様とすることができるので、詳細な説明は省略する。また、ダミー線の動作は、実施の形態２にて説明した動作と実質的に同様とすることができるので、詳細な説明は省略する。
【０１９８】
（実施の形態５）
実施の形態５は、本発明の第１の態様に係る不揮発性磁気メモリ装置（より具体的には、ＴＭＲタイプのＭＲＡＭを具備した不揮発性磁気メモリ装置）におけるトンネル磁気抵抗素子へのデータ書込方法に関する。
【０１９９】
実施の形態５における不揮発性磁気メモリ装置は、実施の形態２にて説明した構成、構造を有する。尚、各ビット線ＢＬｎには、実施の形態２と同様に、電流源ユニットＢＣＳｎが備えられているが、電流ｇ（０）・ＩＢＬ及び電流−ｇ（０）・ＩＢＬ、電流ｇ（±１）・ＩＢＬ及び電流−ｇ（±１）・ＩＢＬ、並びに、電流ｇ（±２）・ＩＢＬ及び電流−ｇ（±２）・ＩＢＬを加算する回路（図示せず）が、電流源ユニットＢＣＳｎとビット線ＢＬｎとの間に配設されている。また、第１ダミー線電流源ＤＬＣＳ１１と第１番目の第１のダミー線ＤＬ１１との間、及び、第２ダミー線電流源ＤＬＣＳ２１と第１番目の第２のダミー線ＤＬ２１との間にも、同様に、電流を加算する回路（図示せず）が配設されている。
【０２００】
実施の形態５にあっては、第ｍ番目の書込みワード線に電流Ｉ（ｍ）ＲＷＬを流し、且つ、第１番目から第Ｎ番目のビット線のそれぞれに、同時に、以下の電流値ｉ（ｎ）ＢＬを流す。尚、ｋ０は、ｋのとる値の最大値の絶対値であり、式（１）におけるｋには０を含む。
【０２０１】
2004259353.tif 000015
【０２０２】
具体的には、第１番目から第Ｎ番目のビット線のそれぞれに、同時に、以下の表６に示す電流値ｉ（ｎ）ＢＬを流す。
【０２０３】
［表６］
2004259353.tif 000016
【０２０４】
以下の表７に示す規格化された電流値Ｉ（ｎ）ＢＬをビット線ＢＬｎに流す場合を想定する。
【０２０５】
［表７］
ビット線      電流値Ｉ（ｎ）ＢＬ
ＢＬ１          Ｉ（１）ＢＬ＝−１
ＢＬ１          Ｉ（２）ＢＬ＝＋１
ＢＬ３          Ｉ（３）ＢＬ＝−１
ＢＬ４          Ｉ（４）ＢＬ＝−１
ＢＬ５          Ｉ（５）ＢＬ＝＋１
ＢＬ６          Ｉ（６）ＢＬ＝＋１
ＢＬ７          Ｉ（７）ＢＬ＝−１
ＢＬ８          Ｉ（８）ＢＬ＝＋１
【０２０６】
各ビット線ＢＬｎにおける加算前の係数（タップ・ゲイン）ｇ（０），ｇ（ｋ）の値を矢印にて模式的に図１８の（Ａ）に示し、各ビット線ＢＬｎ（ｎ＝１〜８）における加算後の係数（タップ・ゲイン）Ｇ（ｎ）の値を矢印にて模式的に図１８の（Ｂ）に示す。尚、図１８の（Ｂ）において、矢印Ｇ（−２），Ｇ（−１），Ｇ（＋１），Ｇ（＋２）は、それぞれ、第１のダミー線群を構成する第２番目の第２のダミー線ＤＬ１２、第１のダミー線群を構成する第１番目の第２のダミー線ＤＬ１１、第２のダミー線群を構成する第１番目の第２のダミー線ＤＬ２１、第２のダミー線群を構成する第２番目の第２のダミー線ＤＬ２２における加算後の係数（タップ・ゲイン）を意味する。また、各ビット線ＢＬｎ及びダミー線ＤＬ１１，ＤＬ１２，ＤＬ２１，ＤＬ２２に流す規格化された電流値ｉ（ｎ）ＢＬを、以下の表８、及び、図１９に示す。
【０２０７】
［表８］
2004259353.tif 000017
【０２０８】
また、このとき、式（７）、並びに、表８の「ｓ」及びｉ（ｓ）のそれぞれに基づき得られたＸ軸方向の規格化された磁界［＝｛ｉ（ｓ）・β２｝／｛（ｘ−ｓ）２＋β２｝］を重ね合わせたグラフを、図２０に示す。ここで、図４４に示したと同様に、ナイキストの第１基準に近づくように各書込導線に流れる電流を調整している。例としてｋの値を±１及び±２とし、図３９の簡単なモデルで近似したときの、β＝（ｈ／ｄ）＝１．０における係数（タップ・ゲイン）ｇ（０），ｇ（ｋ）を表２に示した値としている。以下に説明する図２２〜図２６においても同様である。図２０から明らかなように、データ「１」を書き込むべきトンネル磁気抵抗素子にあっては、Ｘ方向の規格化された磁界の大きさは殆ど「１」になっており、データ「０」を書き込むべきトンネル磁気抵抗素子にあっては、Ｘ方向の規格化された磁界の大きさは殆ど「−１」になっている。即ち、並列に配置された８つのトンネル磁気抵抗素子に同時にデータを書き込んでも、誤書き込みが生じることが無いことが判る。
【０２０９】
尚、表７に示した規格化された電流値Ｉ（ｎ）ＢＬを各ビット線ＢＬｎに流したときの、図２０と同様のＸ軸方向の規格化された磁界を重ね合わせたグラフを、図２１の（Ｂ）に示す。各ビット線ＢＬｎに流す規格化された電流値ｉ（ｎ）ＢＬを図２１の（Ａ）に示す。図２１の（Ｂ）から明らかなように、データ「１」を書き込むべきトンネル磁気抵抗素子にあっては、Ｘ方向の規格化された磁界の大きさが「１」になっていない場合があるし、データ「０」を書き込むべきトンネル磁気抵抗素子にあっては、Ｘ方向の規格化された磁界の大きさが「−１」になっていない場合がある。即ち、並列に配置された８つのトンネル磁気抵抗素子に同時にデータを書き込んだ場合、誤書き込みが生じることが判る。
【０２１０】
ダミー線ＤＬ１１，ＤＬ１２，ＤＬ２１，ＤＬ２２を設けない場合の、式（７）、並びに、表８の「ｔ」及びｉ（ｔ）のそれぞれに基づき得られたＸ軸方向の規格化された磁界［＝｛ｉ（ｔ）・β２｝／｛（ｘ−ｔ）２＋β２｝］を重ね合わせたグラフは、図２２に示すとおりとなる。図２２からも明らかなように、データ「１」を書き込むべきトンネル磁気抵抗素子にあっては、Ｘ方向の規格化された磁界の大きさは概ね「１」になっており、データ「０」を書き込むべきトンネル磁気抵抗素子にあっては、Ｘ方向の規格化された磁界の大きさは概ね「−１」になっている。即ち、並列に配置された８つのトンネル磁気抵抗素子に同時にデータを書き込んでも、誤書き込みが生じることが無いことが判る。また、ダミー線を設けることは必須ではないことが判る。
【０２１１】
以下の表９に示す規格化された電流値Ｉ（ｎ）ＢＬをビット線ＢＬｎに流す場合を想定する。更に、各ビット線ＢＬｎ及びダミー線ＤＬ１１，ＤＬ１２，ＤＬ２１，ＤＬ２２に流す規格化された電流値ｉ（ｎ）ＢＬを、以下の表９に示す。
【０２１２】
［表９］
2004259353.tif 000018
【０２１３】
また、このとき、式（７）、並びに、表９の「ｓ」及びｉ（ｓ）のそれぞれに基づき得られたＸ軸方向の規格化された磁界［＝｛ｉ（ｓ）・β２｝／｛（ｘ−ｓ）２＋β２｝］を重ね合わせたグラフを、図２３に示す。図２３から明らかなように、データ「１」を書き込むべきトンネル磁気抵抗素子にあっては、Ｘ方向の規格化された磁界の大きさは殆ど「１」になっており、データ「０」を書き込むべきトンネル磁気抵抗素子にあっては、Ｘ方向の規格化された磁界の大きさは殆ど「−１」になっている。即ち、並列に配置された８つのトンネル磁気抵抗素子に同時にデータを書き込んでも、誤書き込みが生じることが無いことが判る。
【０２１４】
ダミー線ＤＬ１１，ＤＬ１２，ＤＬ２１，ＤＬ２２を設けない場合の、式（７）、並びに、表９の「ｔ」及びｉ（ｔ）のそれぞれに基づき得られたＸ軸方向の規格化された磁界［＝｛ｉ（ｔ）・β２｝／｛（ｘ−ｔ）２＋β２｝］を重ね合わせたグラフは、図２４に示すとおりとなる。図２４からも明らかなように、データ「１」を書き込むべきトンネル磁気抵抗素子にあっては、Ｘ方向の規格化された磁界の大きさは概ね「１」になっており、データ「０」を書き込むべきトンネル磁気抵抗素子にあっては、Ｘ方向の規格化された磁界の大きさは概ね「−１」になっている。即ち、並列に配置された８つのトンネル磁気抵抗素子に同時にデータを書き込んでも、誤書き込みが生じることが無いことが判る。また、ダミー線を設けることは必須ではないことが判る。
【０２１５】
以下の表１０に示す規格化された電流値Ｉ（ｎ）ＢＬをビット線ＢＬｎに流す場合を想定する。更に、各ビット線ＢＬｎ及びダミー線ＤＬ１１，ＤＬ１２，ＤＬ２１，ＤＬ２２に流す規格化された電流値ｉ（ｎ）ＢＬを、以下の表１０に示す。
【０２１６】
［表１０］
2004259353.tif 000019
【０２１７】
また、式（７）、並びに、表１０の「ｓ」及びｉ（ｓ）のそれぞれに基づき得られたＸ軸方向の規格化された磁界［＝｛ｉ（ｓ）・β２｝／｛（ｘ−ｓ）２＋β２｝］を重ね合わせたグラフを、図２５に示す。図２５から明らかなように、データ「１」を書き込むべきトンネル磁気抵抗素子にあっては、Ｘ方向の規格化された磁界の大きさは殆ど「１」になっており、データ「０」を書き込むべきトンネル磁気抵抗素子にあっては、Ｘ方向の規格化された磁界の大きさは殆ど「−１」になっている。即ち、並列に配置された８つのトンネル磁気抵抗素子に同時にデータを書き込んでも、誤書き込みが生じることが無いことが判る。
【０２１８】
ダミー線ＤＬ１１，ＤＬ１２，ＤＬ２１，ＤＬ２２を設けない場合の、式（７）、並びに、表１０の「ｔ」及びｉ（ｔ）のそれぞれに基づき得られたＸ軸方向の規格化された磁界［＝｛ｉ（ｔ）・β２｝／｛（ｘ−ｔ）２＋β２｝］を重ね合わせたグラフは、図２６に示すとおりとなる。図２６からも明らかなように、データ「１」を書き込むべきトンネル磁気抵抗素子にあっては、Ｘ方向の規格化された磁界の大きさは概ね「１」になっており、データ「０」を書き込むべきトンネル磁気抵抗素子にあっては、Ｘ方向の規格化された磁界の大きさは概ね「−１」になっている。即ち、並列に配置された８つのトンネル磁気抵抗素子に同時にデータを書き込んでも、誤書き込みが生じることが無いことが判る。また、ダミー線を設けることは必須ではないことが判る。
【０２１９】
β＝（ｈ／ｄ）＝１．０の場合のアイ・パターンを図２７の（Ａ）、（Ｂ）及び図２８の（Ａ）、（Ｂ）に示す。アイ・パターンとは、ディジタル伝送の分野において等化特性を評価するために一般に用いられているものである。尚、図２７の（Ａ）、（Ｂ）及び図２８の（Ａ）、（Ｂ）において、横軸における値の単位は「ｄ」である。
【０２２０】
尚、図２７の（Ａ）は、書込みワード線に沿って無限個のトンネル磁気抵抗素子が並べられているときに、±１の値を持つランダムな電流ＩＢＬ又は電流値−ＩＢＬがビット線に流れたときに生成する磁界を重ね書きしたものである。即ち、等化前の磁界の重ね合わせを示す。
【０２２１】
また、図２７の（Ｂ）は、書込みワード線に沿って無限個のトンネル磁気抵抗素子が並べられているときに、±１の値を持つランダムな電流ＩＢＬ又は電流値−ＩＢＬが主磁界生成電流±ｇ（０）・ＩＢＬとしてビット線に流れ、更に、第１補償磁界生成電流±ｇ（±１）・ＩＢＬを流したときに生成する磁界を重ね書きしたものである。即ち、３タップのＦＩＲフィルターを構成した場合である。
【０２２２】
更には、図２８の（Ａ）は、書込みワード線に沿って無限個のトンネル磁気抵抗素子が並べられているときに、±１の値を持つランダムな電流ＩＢＬ又は電流値−ＩＢＬが主磁界生成電流±ｇ（０）・ＩＢＬとしてビット線に流れ、更に、第１補償磁界生成電流±ｇ（±１）・ＩＢＬ、第２補償磁界生成電流±ｇ（±２）・ＩＢＬを流したときに生成する磁界を重ね書きしたものである。即ち、５タップのＦＩＲフィルターを構成した場合である。
【０２２３】
また、図２８の（Ｂ）は、書込みワード線に沿って無限個のトンネル磁気抵抗素子が並べられているときに、±１の値を持つランダムな電流ＩＢＬ又は電流値−ＩＢＬが主磁界生成電流±ｇ（０）・ＩＢＬとしてビット線に流れ、更に、第１補償磁界生成電流±ｇ（±１）・ＩＢＬ、第２補償磁界生成電流±ｇ（±２）・ＩＢＬ、第３補償磁界生成電流±ｇ（３）・ＩＢＬを流したときに生成する磁界を重ね書きしたものである。即ち、７タップのＦＩＲフィルターを構成した場合である。
【０２２４】
これらのアイ・パターンの図から、β＝（ｈ／ｄ）＝１．０の場合、空間的なＦＩＲフィルターを構成しなければ、磁界の干渉が大きく、トンネル磁気抵抗素子への並列書き込みはできないが、少なくとも３タップのＦＩＲフィルターを構成すれば、磁界干渉が抑圧されて、トンネル磁気抵抗素子への並列書き込みが可能になることがわかる。５タップのＦＩＲフィルター、７タップのＦＩＲフィルターを構成した場合、磁界干渉は一層抑圧される。
【０２２５】
β＝（ｈ／ｄ）＝０．５の場合の図２７の（Ａ）と同様のアイ・パターン図を図２９の（Ａ）に示し、図２７の（Ｂ）と同様のアイ・パターン図を図２９の（Ｂ）に示す。例えば、磁界の大きさが０．５以上で、データを書き込むべきトンネル磁気抵抗素子においてデータを書き込むことができると仮定する。この場合、等化前では或る一定の割合でトンネル磁気抵抗素子にデータが誤って書き込まれないことがあるのに対して、３タップのＦＩＲフィルターを構成すれば、このような書き込み失敗が発生しなくなることが判る。
【０２２６】
β＝（ｈ／ｄ）＝１．０の場合のアイ・パターンを、更に、図３０、図３１及び図３２に示す。尚、図３０は、書込みワード線に沿って８個のトンネル磁気抵抗素子が並べられているときに、±１の値を持つランダムな電流ＩＢＬ又は電流値−ＩＢＬがビット線に流れたときに生成する磁界を重ね書きしたものである。即ち、等化前の磁界の重ね合わせを示す。また、図３１は、第１番目及び第８番目のビット線の外側に、それぞれ、１本のダミー線ＤＬ１，ＤＬ２を設けた場合の、書込みワード線に沿って８個のトンネル磁気抵抗素子が並べられているときに、±１の値を持つランダムな電流ＩＢＬ又は電流値−ＩＢＬが主磁界生成電流±ｇ（０）・ＩＢＬとしてビット線に流れ、更に、第１補償磁界生成電流±ｇ（±１）・ＩＢＬを流したときに生成する磁界を重ね書きしたものである。即ち、３タップのＦＩＲフィルターを構成した場合である。更には、図３２は、ダミー線を設けない場合の３タップのＦＩＲフィルターを構成した場合を示す。図３１と図３２の比較からも、ダミー線を設けることは必須ではないことが判る。
【０２２７】
実施の形態５の不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込みにあっては、先ず、開閉回路ＳＷＲＷＬ１をオン状態とし、第１番目の書込みワード線ＲＷＬ１に書込みワード線電流源ＲＳ１から電流ＩＲＷＬを流す。そして、第１番目〜第８番目のビット線ＢＬ１〜ＢＬ８のそれぞれに同時に、例えば表６に示した電流を流す。そして、この操作を、第２番目の書込みワード線ＲＷＬ２から第Ｍ番目の書込みワード線ＲＷＬＭまで、順次、繰り返す。
【０２２８】
実施の形態５の不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込みにあっては、隣接するトンネル磁気抵抗素子にデータが誤って書き込まれることを確実に防止することができる。
【０２２９】
（実施の形態６）
実施の形態６は、本発明の第２の態様に係る不揮発性磁気メモリ装置に関する。実施の形態６の不揮発性磁気メモリ装置の等価回路図を図３３に示す。
【０２３０】
図３３に示すように、実施の形態６の不揮発性磁気メモリ装置は、
（Ａ）第１の方向に延びるＭ本（但し、Ｍ≧２であり、実施の形態６においてはＭ＝３２）の書込みワード線ＲＷＬｍ（ｍ＝１，２・・・，Ｍ）と、
（Ｂ）第１の方向とは異なる第２の方向に延びるＮ本（但し、Ｎ≧１であり、実施の形態１においてはＮ＝８）のビット線ＢＬｎ（ｎ＝１，２・・・，Ｎ）と、
（Ｃ）書込みワード線ＲＷＬｍとビット線ＢＬｎとの重複領域に設けられた、Ｎ×Ｍ（＝８×３２）個の上述したトンネル磁気抵抗素子ＴＭＪ、
から成る不揮発性磁気メモリアレイを備えている。
【０２３１】
そして、第ｍ番目（但し、ｍは、１，２・・・Ｍのいずれか）の書込みワード線ＲＷＬｍと第ｎ番目（但し、ｎは、１，２・・・Ｎのいずれか）のビット線ＢＬｎとの重複領域に位置するトンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）にデータが書き込まれるとき、第ｎ番目のビット線ＢＬｎｎに電流Ｉ（ｎ）ＢＬが流され、且つ、第ｍ番目の書込みワード線ＲＷＬｍに電流ｇ（０）・Ｉ（ｍ）ＲＷＬ［ここで、ｇ（０）は係数］が流され、併せて、第ｐ番目（但し、ｐ＝ｎ＋ｋであり、ｋは±１，±２・・・の値をとり、実施の形態６においては、ｋは，−２，−１，１，２の値をとる）の書込みワード線ＲＷＬｐ（但し、合計本数はＫ本）に電流ｇ（ｋ）・Ｉ（ｍ）ＲＷＬ［ここで、ｇ（ｋ）は係数］が流される。
【０２３２】
ここで、電流Ｉ（ｍ）ＲＷＬによって第ｍ番目の書込みワード線ＲＷＬｍ及びＫ本の書込みワード線ＲＷＬｐに形成されると想定した磁界を離散的なパルス応答とみなし、係数ｇ（０）及びｇ（ｋ）をタップ・ゲインとみなした空間的なＦＩＲフィルターが、第ｍ番目の書込みワード線ＲＷＬｍ及びＫ本の書込みワード線ＲＷＬｐによって構成されている。
【０２３３】
更には、第ｍ番目の書込みワード線ＲＷＬｐに流される電流ｇ（０）・Ｉ（ｍ）ＲＷＬによって形成される磁界（主磁界）、Ｋ本の書込みワード線ＲＷＬｐのそれぞれに流される電流ｇ（ｋ）・Ｉ（ｍ）ＲＷＬによって形成される磁界（補償磁界）、及び、第ｎ番目のビット線ＢＬｎに流される電流Ｉ（ｎ）ＢＬによって形成される磁界に基づく合成磁界によって、第ｍ番目の書込みワード線ＲＷＬｍと第ｎ番目のビット線ＢＬｎとの重複領域に位置するトンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）にはデータが書き込まれ、第ｎ番目のビット線ＢＬｎとＫ本の書込みワード線ＲＷＬｐとの重複領域に位置するトンネル磁気抵抗素子ＴＭＪ（ｐ，ｎ）のそれぞれにはデータが書き込まれないように、係数ｇ（０）及びｇ（ｋ）が規定されている。
【０２３４】
例としてｋの値を±１及び±２とし、図３９の簡単なモデルで近似したときの、β＝（ｈ／ｄ）＝１．０におけるｇ（−２），ｇ（−１），ｇ（０），ｇ（１），ｇ（２）の値を、表２に示した値とした。
【０２３５】
尚、ｋのとる値の最大値の絶対値ｋ０は２である。また、ｍの値とＫの値との関係は、以下の表１１のとおりである。
【０２３６】
［表１１］
ｍ＝１のとき                Ｋ＝２
ｍ＝２のとき                Ｋ＝３
３≦ｍ≦（Ｍ−２）のとき    Ｋ＝４
ｍ＝（Ｍ−１）のとき        Ｋ＝３
ｍ＝Ｍのとき                Ｋ＝２
【０２３７】
ところで、ｇ（−２）とｇ（２）の値は同じであり，ｇ（−１）とｇ（１）の値は同じである。従って、以下の説明においては、ｇ（−１）・ＩＲＷＬを流すための電流ソースとｇ（１）・ＩＲＷＬを流すための電流ソースを１つの電流ソースから構成し、ｇ（−２）・ＩＲＷＬを流すための電流ソースとｇ（２）・ＩＲＷＬを流すための電流ソースを１つの電流ソースから構成する。実施の形態７〜実施の形態１０においても同様とする。尚、Ｉ（ｍ）ＲＷＬの値は、ｍの値に拘わらず同じ値としているので、以下、ＩＲＷＬと表現する。また、係数ｇ（１）と係数ｇ（−１）は同じ値を有しているので、以下、ｇ（１）と表現し、係数ｇ（２）と係数ｇ（−２）は同じ値を有しているので、以下、ｇ（２）と表現する。
【０２３８】
即ち、各書込みワード線ＲＷＬｍには、電流ｇ（０）・Ｉ（ｍ）ＲＷＬ、電流ｇ（１）・Ｉ（ｍ）ＲＷＬ、電流ｇ（２）・Ｉ（ｍ）ＲＷＬを書込みワード線ｍに流す電流源ユニットＲＣＳｍが備えられている。
【０２３９】
電流源ユニットＲＣＳｍには、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＲＷＬｍ−ｊ（ここで、ｊ＝１，２，３）が備えられており、開閉回路ＳＷＲＷＬｍ−ｊのオン・オフ動作によって、電流源ユニットＲＣＳｍから、電流ｇ（０）・ＩＲＷＬ、電流ｇ（１）・ＩＲＷＬ、電流ｇ（２）・ＩＲＷＬの３つの電流の内のいずれか１つの電流を書込みワード線ＲＷＬｍに流すことができる。尚、図３３においては、第１番目の書込みワード線ＲＷＬ１に接続された電流源ユニットＲＣＳ１を示すが、他の電流源ユニットＲＣＳ２〜電流源ユニットＢＣＳ３２も、電流源ユニットＲＣＳ１と同じ構成を有する。
【０２４０】
電流ｇ（０）・ＩＲＷＬは、第ｍ番目の書込みワード線ＲＷＬｍに対向したＮ個のトンネル磁気抵抗素子（トンネル磁気抵抗素子ＴＭＪ（ｍ，１）〜トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｎ））へのデータ書込みのための磁界を生成する電流（以下、主磁界生成電流ｇ（０）・ＩＲＷＬと呼ぶ場合がある）である。
【０２４１】
一方、電流ｇ（１）・ＩＲＷＬは、第ｍ番目の書込みワード線ＲＷＬｍに隣接した隣接書込みワード線ＲＷＬｍ’［但し、ｍ’＝ｍ±１であり、且つ、２≦ｍ’≦（Ｍ−１）］に対向したトンネル磁気抵抗素子（トンネル磁気抵抗素子ＴＭＪ（ｍ’，１）〜トンネル磁気抵抗素子ＴＭＪ（ｍ’，Ｎ））へのデータ書込み時に書込みワード線ＲＷＬｍ’に主磁界生成電流ｇ（０）・ＩＲＷＬが流れる結果生成された磁界によって、第ｍ番目の書込みワード線ＲＷＬｍに対向したトンネル磁気抵抗素子（トンネル磁気抵抗素子ＴＭＪ（ｍ，１）〜トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｎ））に記憶されたデータが破壊されることを防止するための補償磁界を生成する補償電流（以下、第１補償磁界生成電流ｇ（１）・ＩＲＷＬと呼ぶ場合がある）である。
【０２４２】
更には、電流ｇ（２）・ＩＲＷＬは、第ｍ番目の書込みワード線ＲＷＬｍに隣接した隣接書込みワード線ＲＷＬｍ”［但し、ｍ”＝ｍ±２であり、且つ、３≦ｍ”≦（Ｍ−２）］に対向したトンネル磁気抵抗素子（トンネル磁気抵抗素子ＴＭＪ（ｍ”，１）〜トンネル磁気抵抗素子ＴＭＪ（ｍ”，Ｎ））へのデータ書込み時に書込みワード線ＲＷＬｍ”に主磁界生成電流ｇ（０）・ＩＲＷＬが流れる結果生成された磁界によって、第ｍ番目の書込みワード線ｍに対向したトンネル磁気抵抗素子（トンネル磁気抵抗素子ＴＭＪ（ｍ，１）〜トンネル磁気抵抗素子ＴＭＪ（ｍ，Ｎ））に記憶されたデータが破壊されることを防止するための補償磁界を生成する補償電流（以下、第２補償磁界生成電流ｇ（２）・ＩＲＷＬと呼ぶ場合がある）である。
【０２４３】
即ち、隣接書込みワード線ＲＷＬｍ’に主磁界生成電流ｇ（０）・ＩＲＷＬが流れるとき、第ｍ番目の書込みワード線ＲＷＬｍには第１補償磁界生成電流ｇ（１）・ＩＲＷＬが流される。また、隣接書込みワード線ＲＷＬｍ”に主磁界生成電流ｇ（０）・ＩＲＷＬが流れるとき、第ｍ番目の書込みワード線ＲＷＬｍには第２補償磁界生成電流ｇ（２）・ＩＲＷＬが流される。尚、トンネル磁気抵抗素子ＴＭＪへのデータ書込みが不要の場合には、書込みワード線に電流を流さない。
【０２４４】
ビット線ＢＬｎは、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＢｎ−ｉ（ここで、ｉ＝１，２）を介して、ビット線電流源ＢＳｎに接続されている。そして、開閉回路ＳＷＢｎ−ｉがオン状態にあるとき、ビット線ＢＬｎに電流Ｉ（ｎ）ＢＬ（具体的には、電流ＩＢＬ又は電流−ＩＢＬ）が流れる構成となっている。
【０２４５】
この実施の形態６の不揮発性磁気メモリ装置にあっては、トンネル磁気抵抗素子ＴＭＪへのデータ書込み時、開閉回路ＳＷＢ１−ｉをオン状態とし、第１番目のビット線ＢＬ１にビット線電流源ＢＳ１から電流Ｉ（１）ＢＬを流す。そして、第１番目の書込みワード線ＲＷＬ１に主磁界生成電流ｇ（０）・ＩＲＷＬを流し、第２番目の書込みワード線ＲＷＬ２に第１補償磁界生成電流ｇ（１）・ＩＲＷＬを流し、第３番目の書込みワード線ＲＷＬ３に第２補償磁界生成電流ｇ（２）・ＩＲＷＬを流す。そして、この操作を、第２番目のビット線ＢＬ２から第Ｎ番目のビット線ＢＬＮまで、順次、繰り返す。
【０２４６】
次いで、再び、第１番目のビット線ＢＬ１にビット線電流源ＢＳ１から電流Ｉ（１）ＢＬを流す。そして、第２番目の書込みワード線ＲＷＬ２に主磁界生成電流ｇ（０）・ＩＲＷＬを流し、第１番目の書込みワード線ＲＷＬ１及び第３番目の書込みワード線ＲＷＬ３に第１補償磁界生成電流ｇ（１）・ＩＲＷＬを流し、第４番目の書込みワード線ＲＷＬ４に第２補償磁界生成電流ｇ（２）・ＩＲＷＬを流す。そして、この操作を、第２番目のビット線ＢＬ２から第Ｎ番目のビット線ＢＬＮまで、順次、繰り返す。
【０２４７】
更に、再び、第１番目のビット線ＢＬ１にビット線電流源ＢＳ１から電流Ｉ（１）ＢＬを流す。そして、第３番目の書込みワード線ＲＷＬ３に主磁界生成電流ｇ（０）・ＩＲＷＬを流し、第２番目の書込みワード線ＲＷＬ２及び第４番目の書込みワード線ＲＷＬ４に第１補償磁界生成電流ｇ（１）・ＩＲＷＬを流し、第１番目の書込みワード線ＲＷＬ１及び第５番目の書込みワード線ＲＷＬ５に第２補償磁界生成電流ｇ（２）・ＩＲＷＬを流す。そして、この操作を、第２番目のビット線ＢＬ２から第Ｎ番目のビット線ＢＬＮまで、順次、繰り返す。更には、これらの操作を、第４番目の書込みワード線ＲＷＬ４から第（Ｍ−２）番目の書込みワード線ＲＷＬＭ−２まで、順次、繰り返す。
【０２４８】
次いで、再び、第１番目のビット線ＢＬ１にビット線電流源ＢＳ１から電流Ｉ（１）ＢＬを流す。そして、第（Ｍ−１）番目の書込みワード線ＲＷＬＭ−１に主磁界生成電流ｇ（０）・ＩＲＷＬを流し、第（Ｍ−２）番目の書込みワード線ＲＷＬＭ−２及び第Ｍ番目の書込みワード線ＲＷＬＭに第１補償磁界生成電流ｇ（１）・ＩＲＷＬを流し、第（Ｍ−３）番目の書込みワード線ＲＷＬＭ−３に第２補償磁界生成電流ｇ（２）・ＩＲＷＬを流す。そして、この操作を、第２番目のビット線ＢＬ２から第Ｎ番目のビット線ＢＬＮまで、順次、繰り返す。
【０２４９】
更に、再び、第１番目のビット線ＢＬ１にビット線電流源ＢＳ１から電流Ｉ（１）ＢＬを流す。そして、第Ｍ番目の書込みワード線ＲＷＬＭに主磁界生成電流ｇ（０）・ＩＲＷＬを流し、第（Ｍ−１）番目の書込みワード線ＲＷＬＭ−１に第１補償磁界生成電流ｇ（１）・ＩＲＷＬを流し、第（Ｍ−２）番目の書込みワード線ＲＷＬＭ−２に第２補償磁界生成電流ｇ（２）・ＩＲＷＬを流す。そして、この操作を、第２番目のビット線ＢＬ２から第Ｎ番目のビット線ＢＬＮまで、順次、繰り返す。
【０２５０】
尚、以上に説明した動作は例示であり、適宜、変更することができる。実施の形態７〜実施の形態１０においても、ｍ×ｎ個のトンネル磁気抵抗素子に、実質的に同様の方法でデータを書き込むことができる。
【０２５１】
［トンネル磁気抵抗素子ＴＭＪ（４，４）へのデータの書込み］
以下、第４番目のビット線ＢＬ４に接続され、第４番目の書込みワード線ＲＷＬ４と重複する領域に位置する（第４番目の書込みワード線ＲＷＬ４と対向する）トンネル磁気抵抗素子ＴＭＪ（４，４）にデータを書き込む場合を例にとり、説明する。
【０２５２】
データ書込み直前においては、開閉回路ＳＷＢｎ−ｉ（ｎ＝１，２・・・，Ｎ）の全てはオフ状態にある。データ書込みの開始にあたっては、開閉回路ＳＷＢ４−ｉをオン状態とし、第４番目のビット線ＢＬ４にビット線電流源ＢＳ４から電流Ｉ（４）ＢＬを流す。一方、電流源ユニットＲＣＳ４においては、開閉回路ＳＷＲＷＬｍ−ｊ（ここで、ｍ＝４，ｊ＝１）が選択されオン状態となる。これによって、第４番目の書込みワード線ＲＷＬ４には、主磁界生成電流ｇ（０）・ＩＲＷＬが流れる。
【０２５３】
一方、電流源ユニットＲＣＳ３及び電流源ユニットＲＣＳ５においては、開閉回路ＳＷＲＷＬｍ−ｊ（ここで、ｍ＝３及び５，ｊ＝２）が選択されオン状態となる。これによって、第３番目の書込みワード線ＲＷＬ３及び第５番目の書込みワード線ＲＷＬ５には、第１補償磁界生成電流ｇ（１）・ＩＲＷＬが流れる。
【０２５４】
また、電流源ユニットＲＣＳ２及び電流源ユニットＲＣＳ６においては、開閉回路ＳＷＲＷＬｍ−ｊ（ここで、ｍ＝２及び６，ｊ＝３）が選択されオン状態となる。これによって、第２番目の書込みワード線ＲＷＬ２及び第６番目の書込みワード線ＲＷＬ６には、第２補償磁界生成電流ｇ（２）・ＩＲＷＬが流れる。
【０２５５】
以上の結果として生成される合成磁界（第４番目の書込みワード線ＲＷＬ４を流れる主磁界生成電流ｇ（０）・ＩＲＷＬによって生成される磁界、第３番目及び第５番目の書込みワード線ＲＷＬ３，ＲＷＬ５を流れる第１補償磁界生成電流ｇ（１）・ＩＲＷＬによって生成される磁界、第２番目及び第６番目の書込みワード線ＲＷＬ２，ＲＷＬ６を流れる第２補償磁界生成電流ｇ（２）・ＩＲＷＬによって生成される磁界、及び、第４番目のビット線ＢＬ４を流れる電流Ｉ（４）ＢＬによって生成される磁界の合成磁界）によって、トンネル磁気抵抗素子ＴＭＪ（４，４）における第２の強磁性体層（記録層）３５の磁化の方向が変えられ、第２の強磁性体層（記録層）３５に「１」又は「０」を記録することができる。一方、この合成磁界によっては、トンネル磁気抵抗素子ＴＭＪ（２，４），ＴＭＪ（３，４）及びトンネル磁気抵抗素子ＴＭＪ（５，４），ＴＭＪ（６，４）の第２の強磁性体層（記録層）３５の磁化の方向は変化しない。
【０２５６】
尚、トンネル磁気抵抗素子ＴＭＪ（４，４）の第２の強磁性体層（記録層）３５においては、合成磁界が、図３８に示したアステロイド曲線における領域（ＯＵＴ１）に含まれる値となるように、一方、トンネル磁気抵抗素子ＴＭＪ（２，４），ＴＭＪ（３，４）及びトンネル磁気抵抗素子ＴＭＪ（５，４），ＴＭＪ（６，４）の第２の強磁性体層（記録層）３５においては、合成磁界が、図３８に示したアステロイド曲線における領域（ＩＮ）に含まれる値となるように、電流±ＩＢＬ及び電流ＩＲＷＬの値が予め決定されている。
【０２５７】
書込みワード線を流れる主磁界生成電流ｇ（０）・ＩＲＷＬによって記録層３５の磁化容易軸方向の磁界（ＨＥＡ）が形成され、ビット線を流れる電流±ＩＢＬによって記録層３５の磁化困難軸方向の磁界（ＨＨＡ）が形成される構成であってもよいし、書込みワード線を流れる主磁界生成電流ｇ（０）・ＩＲＷＬによって記録層３５の磁化困難軸方向の磁界（ＨＨＡ）が形成され、ビット線を流れる電流±ＩＢＬによって記録層３５の磁化容易軸方向の磁界（ＨＥＡ）が形成される構成であってもよい。後述する実施の形態７〜実施の形態１０においても同様である。
【０２５８】
［トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）へのデータの書込み］
一般に、第ｍ番目の書込みワード線ＲＷＬｍ［但し、ｍ＝３，４・・・（Ｍ−３），（Ｍ−２）］に対向し、第ｎ番目のビット線ＢＬｎと重複する領域に位置する（第ｎ番目のビット線ＢＬｎに電気的に接続された）トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）へデータを書き込む場合には、以下の動作を実行する。
【０２５９】
データ書込み直前においては、開閉回路ＳＷＢｎ−ｉ（ｎ＝１，２・・・，Ｎ）の全てはオフ状態にある。データ書込みの開始にあたっては、開閉回路ＳＷＢｎ−ｉをオン状態とし、第ｎ番目のビット線ＢＬｎにビット線電流源ＢＳｎから電流Ｉ（ｎ）ＢＬを流す。一方、電流源ユニットＲＣＳｍにおいては、開閉回路ＳＷＲＷＬｍ−１が選択されオン状態となる。これによって、第ｍ番目の書込みワード線ＲＷＬｍには、主磁界生成電流ｇ（０）・ＩＲＷＬが流れる。
【０２６０】
一方、電流源ユニットＲＣＳｍ−１及び電流源ユニットＲＣＳｍ＋１においては、開閉回路ＳＷＲＷＬｍ’−２［ここで、ｍ’＝（ｍ−１）及び（ｍ＋１）］が選択されオン状態となる。これによって、第（ｍ−１）番目の書込みワード線ＲＷＬｍ−１及び第（ｍ＋１）番目の書込みワード線ＲＷＬｍ＋１には、第１補償磁界生成電流ｇ（１）・ＩＲＷＬが流れる。
【０２６１】
更には、電流源ユニットＲＣＳｍ−２及び電流源ユニットＲＣＳｍ＋２においては、開閉回路ＳＷＲＷＬｍ”−３［ここで、ｍ”＝（ｍ−２）及び（ｍ＋２）］が選択されオン状態となる。これによって、第（ｍ−２）番目の書込みワード線ＲＷＬｍ−２及び第（ｍ＋２）番目の書込みワード線ＲＷＬｍ＋２には、第２補償磁界生成電流ｇ（２）・ＩＲＷＬが流れる。
【０２６２】
［トンネル磁気抵抗素子ＴＭＪ（１，ｎ）又はＴＭＪ（Ｍ，ｎ）へのデータの書込み］
第Ｐ番目の書込みワード線ＲＷＬＰ（但し、Ｐ＝１又はＭ）に対向し、第ｎ番目のビット線ＢＬｎに電気的に接続されたトンネル磁気抵抗素子ＴＭＪ（Ｐ，ｎ）へデータを書き込む場合には、以下の動作を実行する。
【０２６３】
データ書込み直前においては、開閉回路ＳＷＢｎ−ｉ（ｎ＝１，２・・・，Ｎ）の全てはオフ状態にある。データ書込みの開始にあたっては、開閉回路ＳＷＢｎ−ｉをオン状態とし、第ｎ番目のビット線ＢＬｎにビット線電流源ＢＳｎから電流Ｉ（ｎ）ＢＬを流す。一方、電流源ユニットＲＣＳＰにおいては、開閉回路ＳＷＲＷＬＰ−１が選択されオン状態となる。これによって、第Ｐ番目の書込みワード線ＲＷＬＰには、主磁界生成電流ｇ（０）・ＩＲＷＬが流れる。
【０２６４】
一方、電流源ユニットＲＣＳ２又は電流源ユニットＲＣＳＭ−１においては、開閉回路ＳＷＲＷＬＰ’−２［ここで、Ｐ’＝２又は（Ｍ−１）］が選択されオン状態となる。これによって、第２番目の書込みワード線ＲＷＬ２又は第（Ｍ−１）番目の書込みワード線ＲＷＬＭ−１には、第１補償磁界生成電流ｇ（１）・ＩＲＷＬが流れる。
【０２６５】
更には、電流源ユニットＲＣＳ３又は電流源ユニットＲＣＳＭ−２においては、開閉回路ＳＷＲＷＬＰ”−３［ここで、Ｐ”＝３又は（Ｍ−２）］が選択されオン状態となる。これによって、第３番目の書込みワード線ＲＷＬ３又は第（Ｍ−２）番目の書込みワード線ＲＷＬＭ−２には、第２補償磁界生成電流ｇ（２）・ＩＲＷＬが流れる。
【０２６６】
［トンネル磁気抵抗素子ＴＭＪ（２，ｎ）又はＴＭＪ（Ｍ−１，ｎ）へのデータの書込み］
第Ｐ番目の書込みワード線ＲＷＬＰ［但し、Ｐ＝２又は（Ｍ−１）］に対向し、第ｎ番目のビット線ＢＬｎに電気的に接続されたトンネル磁気抵抗素子ＴＭＪ（Ｐ，ｎ）へデータを書き込む場合には、以下の動作を実行する。
【０２６７】
データ書込み直前においては、開閉回路ＳＷＢｎ−ｉ（ｎ＝１，２・・・，Ｎ）の全てはオフ状態にある。データ書込みの開始にあたっては、開閉回路ＳＷＢｎ−ｉをオン状態とし、第ｎ番目のビット線ＢＬｎにビット線電流源ＢＳｎから電流Ｉ（ｎ）ＢＬを流す。一方、電流源ユニットＲＣＳＰにおいては、開閉回路ＳＷＲＷＬＰ−１が選択されオン状態となる。これによって、第Ｐ番目の書込みワード線ＲＷＬＰには、主磁界生成電流ｇ（０）・ＩＲＷＬが流れる。
【０２６８】
一方、電流源ユニットＲＣＳ１及び電流源ユニットＲＣＳ３、又は、電流源ユニットＲＣＳＭ−２及び電流源ユニットＲＣＳＭにおいては、開閉回路ＳＷＲＷＬＰ’−２［ここで、Ｐ’＝１及び３、又は、（Ｍ−２）及びＭ］が選択されオン状態となる。これによって、第１番目の書込みワード線ＲＷＬ１及び第３番目の書込みワード線ＲＷＬ３、又は、第（Ｍ−２）番目の書込みワード線ＲＷＬＭ−２及び第Ｍ番目の書込みワード線ＲＷＬＭには、第１補償磁界生成電流ｇ（１）・ＩＲＷＬが流れる。
【０２６９】
更には、電流源ユニットＲＣＳ４又は電流源ユニットＲＣＳＭ−３においては、開閉回路ＳＷＲＷＬＰ”−２［ここで、Ｐ”＝４又は（Ｍ−３）］が選択されオン状態となる。これによって、第４番目の書込みワード線ＲＷＬ４又は第（Ｍ−３）番目の書込みワード線ＲＷＬＭ−３には、第２補償磁界生成電流ｇ（２）・ＩＲＷＬが流れる。
【０２７０】
実施の形態６の不揮発性磁気メモリ装置においては、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）にデータを書き込む場合、電流源ユニットＲＣＳｍから主磁界生成電流ｇ（０）・ＩＲＷＬが書込みワード線ＲＷＬｍに流され、電流源ユニットＲＣＳｍ−２，ユニットＲＣＳｍ−１，ＲＣＳｍ＋１，ＲＣＳｍ＋２から補償磁界生成電流ｇ（２）・ＩＲＷＬ，ｇ（１）・ＩＲＷＬ，ｇ（１）・ＩＲＷＬ，ｇ（２）・ＩＲＷＬが書込みワード線ＲＷＬｍ−２，ＲＷＬｍ−１，ＲＷＬｍ＋１，ＲＷＬｍ＋２に流される結果、書込みワード線ＲＷＬｍ−２，ＲＷＬｍ−１，ＲＷＬｍ＋１及びＲＷＬｍ＋２に対向するトンネル磁気抵抗素子ＴＭＪ（ｍ−２，ｎ），ＴＭＪ（ｍ−１，ｎ），ＴＭＪ（ｍ＋１，ｎ）及びＴＭＪ（ｍ＋２，ｎ）に記憶されたデータが破壊されることを確実に防止することができる。
【０２７１】
（実施の形態７）
実施の形態７は、実施の形態６の変形である。実施の形態７の不揮発性磁気メモリ装置の等価回路図を図３４に示す。
【０２７２】
実施の形態６にて説明した不揮発性磁気メモリ装置にあっては、例えば、第１番目の書込みワード線ＲＷＬ１あるいは第Ｍ番目の書込みワード線ＲＷＬＭを流れる電流によって主磁界［電流ｇ（０）・Ｉ（１）ＲＷＬあるいは電流ｇ（０）・Ｉ（Ｍ）ＲＷＬによって生成する磁界］が生成され、第２番目及び第３番目の書込みワード線ＲＷＬ２，ＲＷＬ３、あるいは、第（Ｍ−２）番目及び第（Ｍ−１）番目の書込みワード線ＲＷＬ（Ｍ−２），ＲＷＬ（Ｍ−１）を流れる電流によって補償磁界［電流ｇ（１）・Ｉ（１）ＲＷＬ，電流ｇ（２）・Ｉ（１）ＲＷＬあるいは電流電流ｇ（−２）・Ｉ（Ｍ）ＲＷＬ，ｇ（−１）・Ｉ（Ｍ）ＲＷＬによって生成する磁界］が生成されるが、係る補償磁界は、例えば、第１番目の書込みワード線ＲＷＬ１あるいは第Ｍ番目の書込みワード線ＲＷＬＭを基準としたとき、非対称となる。
【０２７３】
それ故、実施の形態７の不揮発性磁気メモリ装置にあっては、ｋのとる値の最大値の絶対値をｋ０（実施の形態７にあっては、ｋ０＝２）としたとき、
第１番目の書込みワード線ＲＷＬ１の外側には、第１番目の書込みワード線ＲＷＬ１と平行にｋ０本の第１のダミー線群（第１のダミー線ＤＬ１１，ＤＬ１２）が設けられ、
第Ｍ番目の書込みワード線ＲＷＬＭの外側には、第Ｍ番目の書込みワード線ＲＷＬＭと平行にｋ０本の第２のダミー線群（第２のダミー線ＤＬ２１，ＤＬ２２）が設けられ、
第１のダミー線群を構成する第［（１−ｍ）＋｜ｋ｜］番目の第１のダミー線あるいは第２のダミー線群を構成する第［ｍ−Ｍ＋｜ｋ｜］番目の第２のダミー線に、電流ｇ（ｋ）・Ｉ（ｍ）ＲＷＬが流される。
【０２７４】
具体的には、第１番目の書込みワード線ＲＷＬ１に主磁界生成電流ｇ（０）・ＩＲＷＬを流すとき、第１のダミー線群を構成する第［（１−ｍ）＋｜ｋ｜］番目（ｍ＝１，ｋ＝−１であり、第１番目）の第１のダミー線ＤＬ１１に、第１補償磁界生成電流ｇ（−１）・ＩＲＷＬを流し、第１のダミー線群を構成する第［（１−ｍ）＋｜ｋ｜］番目（ｍ＝１，ｋ＝−２であり、第２番目）の第１のダミー線ＤＬ１２に、第２補償磁界生成電流ｇ（−２）・ＩＲＷＬを流す。また、第２番目の書込みワード線ＲＷＬ２に主磁界生成電流ｇ（０）・ＩＲＷＬを流すとき、第１のダミー線群を構成する第［（１−ｍ）＋｜ｋ｜］番目（ｍ＝２，ｋ＝−２であり、第１番目）の第１のダミー線ＤＬ１１に、第２補償磁界生成電流ｇ（−２）・ＩＲＷＬを流す。
【０２７５】
一方、第Ｍ番目の書込みワード線ＲＷＬＭに主磁界生成電流ｇ（０）・ＩＲＷＬを流すとき、第２のダミー線群を構成する第［ｍ−Ｍ＋｜ｋ｜］番目（ｍ＝Ｍ，ｋ＝１であり、第１番目）の第２のダミー線ＤＬ２１に、第１補償磁界生成電流ｇ（１）・ＩＲＷＬを流し、第２のダミー線群を構成する第［ｍ−Ｍ＋｜ｋ｜］番目（ｍ＝Ｍ，ｋ２であり、第２番目）の第２のダミー線ＤＬ２２に、第２補償磁界生成電流ｇ（２）・ＩＲＷＬを流す。また、第（Ｍ−１）番目の書込みワード線ＲＷＬＭ−１に主磁界生成電流ｇ（０）・ＩＲＷＬを流すとき、第２のダミー線群を構成する第［ｍ−Ｍ＋｜ｋ｜］番目（ｍ＝Ｍ−１，ｋ＝２であり、第１番目）の第２のダミー線ＤＬ２１に、第２補償磁界生成電流ｇ（２）・ＩＲＷＬを流す。
【０２７６】
第１のダミー線群を構成する第１番目の第１のダミー線ＤＬ１１は、第１ダミー線電流源ＤＬＣＳ１１に接続され、第１のダミー線群を構成する第２番目の第１のダミー線ＤＬ１２は、第１ダミー線電流源ＤＬＣＳ１２に接続され、第２のダミー線群を構成する第１番目の第２のダミー線ＤＬ２１は、第２ダミー線電流源ＤＬＣＳ２１に接続され、第２のダミー線群を構成する第２番目の第２のダミー線ＤＬ２２は、第２ダミー線電流源ＤＬＣＳ２２に接続されている。
【０２７７】
第１ダミー線電流源ＤＬＣＳ１１には、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＤＬ−１１−ｊ（ここで、ｊ＝１，２）が備えられており、開閉回路ＳＷＤＬ−１１−ｊのオン・オフ動作によって、第１ダミー線電流源ＤＬＣＳ１１から、電流ｇ（１）・ＩＲＷＬ及び電流ｇ（２）・ＩＲＷＬの２つの電流の内のいずれか１つの電流を第１のダミー線群を構成する第１番目の第１のダミー線ＤＬ１１に流すことができる。また、第２ダミー線電流源ＤＬＣＳ２１には、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＤＬ−２１−ｊ（ここで、ｊ＝１，２）が備えられており、開閉回路ＳＷＤＬ−２１−ｊのオン・オフ動作によって、第２ダミー線電流源ＤＬＣＳ２１から、電流ｇ（１）・ＩＲＷＬ及び電流ｇ（２）・ＩＲＷＬの２つの電流の内のいずれか１つの電流を第２のダミー線群を構成する第１番目の第２のダミー線ＤＬ２１に流すことができる。
【０２７８】
更には、第１ダミー線電流源ＤＬＣＳ１２には、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＤＬ−１２−２が備えられており、開閉回路ＳＷＤＬ−１２−２のオン・オフ動作によって、第１ダミー線電流源ＤＬＣＳ１２から、電流ｇ（２）・ＩＲＷＬを第１のダミー線群を構成する第２番目の第１のダミー線ＤＬ１２に流すことができる。また、第２ダミー線電流源ＤＬＣＳ２２には、ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＤＬ−２２−２が備えられており、開閉回路ＳＷＤＬ−２２−２のオン・オフ動作によって、第２ダミー線電流源ＤＬＣＳ２２から、電流ｇ（２）・ＩＲＷＬを第２のダミー線群を構成する第２番目の第２のダミー線ＤＬ２２に流すことができる。
【０２７９】
これらの点を除き、実施の形態７の不揮発性磁気メモリ装置の構成、構造、動作は、実施の形態６の不揮発性磁気メモリ装置の構成、構造、動作と同様とすることができるので、詳細な説明は省略する。尚、係数ｇ（１），ｇ（−１），ｇ（２），ｇ（−２）の値は、実施の形態６と同じ値とすればよい。
【０２８０】
実施の形態７の不揮発性磁気メモリ装置にあっては、トンネル磁気抵抗素子に記憶されたデータが破壊されることを防止するための補償磁界が、第１番目の書込みワード線ＲＷＬ１、第２番目の書込みワード線ＲＷＬ２、第（Ｍ−１）番目の書込みワード線ＲＷＬＭ−１あるいは第Ｍ番目の書込みワード線ＲＷＬＭを基準としたとき、対称となるので、不揮発性磁気メモリ装置へのデータ書込み動作が一層安定する。
【０２８１】
（実施の形態８）
実施の形態８も、実施の形態６の変形である。実施の形態８の不揮発性磁気メモリ装置の等価回路図を図３５に示し、実施の形態８の不揮発性磁気メモリ装置における第１電流源ユニット５１及び第１のスイッチ回路５１Ａ、第２電流源ユニット５２及び第２のスイッチ回路５２Ａ、第３電流源ユニット５３及び第３のスイッチ回路５３Ａ、第４電流源ユニット５４及び第４のスイッチ回路５４Ａ、並びに、第５電流源ユニット５５及び第５のスイッチ回路５５Ａの等価回路図を図３６に示す。
【０２８２】
実施の形態８にあっては、電流源は、Ｎ個の電流源ユニットから成る代わりに、第１電流源ユニット５１、第２電流源ユニット５２、第３電流源ユニット５３、第４電流源ユニット５４、及び、第５電流源ユニット５５から成る。そして、主磁界生成電流ｇ（０）・ＩＲＷＬを書込みワード線ＲＷＬｍに流す第１電流源ユニット５１は、第１のスイッチ回路５１Ａ（ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＭＲＷＬ−１〜ＳＷＭＲＷＬ−３２から構成されている）を介してＭ本の書込みワード線ＲＷＬｍに接続されている。また、第１補償磁界生成電流ｇ（１）・ＩＲＷＬを書込みワード線ＲＷＬｍに流す第２電流源ユニット５２及び第３電流源ユニット５３は、それぞれ、第２のスイッチ回路５２Ａ（ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＣＲＷＬ２−１〜ＳＷＣＲＷＬ２−３２から構成されている）、及び、第３のスイッチ回路５３Ａ（ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＣＲＷＬ３−１〜ＳＷＣＲＷＬ３−３２から構成されている）を介してＭ本の書込みワード線ＲＷＬｍに接続されている。更には、第２補償磁界生成電流ｇ（２）・ＩＲＷＬを書込みワード線ＲＷＬｍに流す第４電流源ユニット５４及び第５電流源ユニット５５は、それぞれ、第４のスイッチ回路５４Ａ（ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＣＲＷＬ４−１〜ＳＷＣＲＷＬ４−３２から構成されている）、及び、第５のスイッチ回路５５Ａ（ＭＯＳ型ＦＥＴから成る開閉回路ＳＷＣＲＷＬ５−１〜ＳＷＣＲＷＬ５−３２から構成されている）を介してＭ本の書込みワード線ＲＷＬｍに接続されている。
【０２８３】
これらの点を除き、実施の形態８の不揮発性磁気メモリ装置の構成、構造は、実施の形態６の不揮発性磁気メモリ装置の構成、構造と同様とすることができるので、詳細な説明は省略する。実施の形態８にあっては、このような構成にすることで、電流源ユニットの数を減少させることができ、不揮発性磁気メモリ装置の構成の簡素化を図ることができる。
【０２８４】
［トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）へのデータの書込み］
第ｍ番目の書込みワード線ＲＷＬｍ［但し、ｍ＝３，４・・・（Ｍ−２）］と対向し、第ｎ番目のビット線ＢＬｎに電気的に接続されたトンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）へデータを書き込む場合には、以下の動作を実行する。
【０２８５】
データ書込み直前においては、開閉回路ＳＷＢｎ−ｉ（ｎ＝１，２・・・，Ｎ）の全てはオフ状態にある。データ書込みの開始にあたっては、開閉回路ＳＷＢｎ−ｉをオン状態とし、第ｎ番目のビット線ＢＬｎにビット線電流源ＢＳｎから電流Ｉ（ｎ）ＢＬを流す。一方、第１電流源ユニット５１においては、第１のスイッチ回路５１Ａを構成するＭＯＳ型ＦＥＴから成る開閉回路ＳＷＭＲＷＬ−ｍが選択されオン状態となる。これによって、第ｍ番目の書込みワード線ＲＷＬｍには、主磁界生成電流ｇ（０）・ＩＲＷＬが流れる。
【０２８６】
一方、第２電流源ユニット５２においては、第２のスイッチ回路５２Ａを構成する開閉回路ＳＷＣＲＷＬ２−（ｍ−１）が選択されオン状態となり、第３電流源ユニット５３においては、第３のスイッチ回路５３Ａを構成する開閉回路ＳＷＣＲＷＬ３−（ｍ＋１）が選択されオン状態となる。これによって、第（ｍ−１）番目の書込みワード線ＲＷＬｍ−１、及び、第（ｍ＋１）番目の書込みワード線ＲＷＬｍ＋１には、第１補償磁界生成電流ｇ（１）・ＩＲＷＬが流れる。更には、第４電流源ユニット５４においては、第４のスイッチ回路５４Ａを構成する開閉回路ＳＷＣＲＷＬ４−（ｍ−２）が選択されオン状態となり、第５電流源ユニット５５においては、第５のスイッチ回路５５Ａを構成する開閉回路ＳＷＣＲＷＬ５−（ｍ＋２）が選択されオン状態となる。これによって、第（ｍ−２）番目の書込みワード線ＲＷＬｍ−２、及び、第（ｍ＋２）番目の書込みワード線ＲＷＬｍ＋２には、第２補償磁界生成電流ｇ（２）・ＩＲＷＬが流れる。
【０２８７】
以上の結果として生成される合成磁界（第ｍ番目の書込みワード線ＲＷＬｍを流れる主磁界生成電流ｇ（０）・ＩＲＷＬによって生成される磁界、第（ｍ−１）番目及び第（ｍ＋１）番目の書込みワード線ＲＷＬｍ−１，ＲＷＬｍ＋１を流れる第１補償磁界生成電流ｇ（１）・ＩＲＷＬによって生成される磁界、第（ｍ−２）番目及び第（ｍ＋２）番目の書込みワード線ＲＷＬｍ−２，ＲＷＬｍ＋２を流れる第２補償磁界生成電流ｇ（２）・ＩＲＷＬによって生成される磁界、及び、第ｎ番目のビット線ＢＬｎを流れる電流Ｉ（ｎ）ＢＬによって生成される磁界の合成磁界）によって、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）における第２の強磁性体層（記録層）３５の磁化の方向が変えられ、第２の強磁性体層（記録層）３５に「１」又は「０」を記録することができる。一方、この合成磁界によっては、トンネル磁気抵抗素子ＴＭＪ（ｍ−２，ｎ），ＴＭＪ（ｍ−１，ｎ）及びトンネル磁気抵抗素子ＴＭＪ（ｍ＋１，ｎ），ＴＭＪ（ｍ＋２，ｎ）の第２の強磁性体層（記録層）３５の磁化の方向は変化しない。
【０２８８】
［トンネル磁気抵抗素子ＴＭＪ（１，ｎ）又はＴＭＪ（Ｍ，ｎ）へのデータの書込み］
第Ｐ番目の書込みワード線ＲＷＬＰ（但し、Ｐ＝１又はＭ）に対向し、第ｎ番目のビット線ＢＬｎに電気的に接続されたトンネル磁気抵抗素子ＴＭＪ（Ｐ，ｎ）へデータを書き込む場合には、以下の動作を実行する。
【０２８９】
データ書込み直前においては、開閉回路ＳＷＢｎ−ｉ（ｎ＝１，２・・・，Ｎ）の全てはオフ状態にある。データ書込みの開始にあたっては、開閉回路ＳＷＢｎ−ｉをオン状態とし、第ｎ番目のビット線ＢＬｎにビット線電流源ＢＳｎから電流Ｉ（ｎ）ＢＬを流す。一方、第１電流源ユニット５１においては、第１のスイッチ回路５１Ａを構成するＭＯＳ型ＦＥＴから成る開閉回路ＳＷＭＲＷＬ−Ｐが選択されオン状態となる。これによって、第Ｐ番目の書込みワード線ＲＷＬＰには、主磁界生成電流ｇ（０）・ＩＲＷＬが流れる。
【０２９０】
一方、第２電流源ユニット５２においては、第２のスイッチ回路５２Ａを構成する開閉回路ＳＷＣＲＷＬ２−（Ｍ−１）が選択されオン状態となり、あるいは又、第３のスイッチ回路５３Ａを構成する開閉回路ＳＷＣＲＷＬ３−２が選択されオン状態となる。これによって、第２番目の書込みワード線ＲＷＬ２、あるいは又、第（Ｍ−１）番目の書込みワード線ＲＷＬＭ−１には、第１補償磁界生成電流ｇ（１）・ＩＲＷＬが流れる。更には、第４のスイッチ回路５４Ａを構成する開閉回路ＳＷＣＲＷＬ４−（Ｍ−２）が選択されオン状態となり、あるいは又、第５のスイッチ回路５５Ａを構成する開閉回路ＳＷＣＲＷＬ５−３が選択されオン状態となる。これによって、第３番目の書込みワード線ＲＷＬ３、あるいは又、第（Ｍ−２）番目の書込みワード線ＲＷＬＭ−２には、第２補償磁界生成電流ｇ（２）・ＩＲＷＬが流れる。
【０２９１】
［トンネル磁気抵抗素子ＴＭＪ（２，ｎ）又はＴＭＪ（Ｍ−１，ｎ）へのデータの書込み］
第Ｐ番目の書込みワード線ＲＷＬＰ［但し、Ｐ＝２又は（Ｍ−１）］に対向し、第ｎ番目のビット線ＢＬｎに電気的に接続されたトンネル磁気抵抗素子ＴＭＪ（Ｐ，ｎ）へデータを書き込む場合には、以下の動作を実行する。
【０２９２】
データ書込み直前においては、開閉回路ＳＷＢｎ−ｉ（ｎ＝１，２・・・，Ｎ）の全てはオフ状態にある。データ書込みの開始にあたっては、開閉回路ＳＷＢｎ−ｉをオン状態とし、第ｎ番目のビット線ＢＬｎにビット線電流源ＢＳｎから電流Ｉ（ｎ）ＢＬを流す。一方、第１電流源ユニット５１においては、第１のスイッチ回路５１Ａを構成する開閉回路ＳＷＭＲＷＬ−Ｐが選択されオン状態となる。
【０２９３】
そして、第２電流源ユニット５２及び第３電流源ユニット５３においては、開閉回路ＳＷＣＲＷＬ２−（Ｐ−１）及び開閉回路ＳＷＣＲＷＬ３−（Ｐ＋１）が選択されオン状態となる。これによって、第１番目の書込みワード線ＲＷＬ１及び第３番目の書込みワード線ＲＷＬ３、あるいは又、第（Ｍ−２）番目の書込みワード線ＲＷＬＭ−２及び第Ｍ番目の書込みワード線ＲＷＬＭには、第１補償磁界生成電流ｇ（１）・ＩＲＷＬが流れる。更には、第４電流源ユニット５４又は第５電流源ユニット５５においては、第４のスイッチ回路５４Ａを構成する開閉回路ＳＷＣＲＷＬ４−（Ｐ−２）、又は、第５のスイッチ回路５５Ａを構成する開閉回路ＳＷＲＷＬ５−４が選択されオン状態となる。これによって、第４番目の書込みワード線ＲＷＬ４、あるいは又、第（Ｍ−３）番目の書込みワード線ＲＷＬＭ−３には、第２補償磁界生成電流ｇ（２）・ＩＲＷＬが流れる。
【０２９４】
実施の形態８の不揮発性磁気メモリ装置においても、トンネル磁気抵抗素子ＴＭＪ（ｍ，ｎ）にデータを書き込む場合、第１電流源ユニット５１から主磁界生成電流ｇ（０）・ＩＲＷＬが書込みワード線ＲＷＬｍに流され、第４電流源ユニット５４、第２電流源ユニット５２、第３電流源ユニット５３及び第５電流源ユニット５５から補償磁界生成電流ｇ（２）・ＩＲＷＬ，ｇ（１）・ＩＲＷＬ，ｇ（１）・ＩＲＷＬ，ｇ（２）・ＩＲＷＬが書込みワード線ＲＷＬｍ−２，ＲＷＬｍ−１，ＲＷＬｍ＋１及びＲＷＬｍ＋２に流される結果、書込みワード線ＲＷＬｍ−２，ＲＷＬｍ−１，ＲＷＬｍ＋１及びＲＷＬｍ＋２に対向するトンネル磁気抵抗素子ＴＭＪ（ｍ−２，ｎ），ＴＭＪ（ｍ−１，ｎ），ＴＭＪ（ｍ＋１，ｎ）及びＴＭＪ（ｍ＋２，ｎ）に記憶されたデータが破壊されることを確実に防止することができる。
【０２９５】
（実施の形態９）
実施の形態９は、実施の形態８の変形である。実施の形態９の不揮発性磁気メモリ装置の等価回路図を図３７に示す。
【０２９６】
実施の形態８にて説明した不揮発性磁気メモリ装置にあっては、例えば、第１番目の書込みワード線ＲＷＬ１あるいは第Ｍ番目の書込みワード線ＲＷＬＭを流れる電流によって主磁界［電流ｇ（０）・Ｉ（１）ＲＷＬあるいは電流ｇ（０）・Ｉ（Ｍ）ＲＷＬによって生成する磁界］が生成され、第２番目及び第３番目の書込みワード線ＲＷＬ２，ＲＷＬ３、あるいは、第（Ｍ−２）番目及び第（Ｍ−１）番目の書込みワード線ＲＷＬ（Ｍ−２），ＲＷＬ（Ｍ−１）を流れる電流によって補償磁界［電流ｇ（１）・Ｉ（１）ＲＷＬ，電流ｇ（２）・Ｉ（１）ＲＷＬあるいは電流電流ｇ（−２）・Ｉ（Ｍ）ＢＬ，ｇ（−１）・Ｉ（Ｍ）ＢＬによって生成する磁界］が生成されるが、係る補償磁界は、例えば、第１番目の書込みワード線ＲＷＬ１あるいは第Ｍ番目の書込みワード線ＲＷＬＭを基準としたとき、非対称となる。
【０２９７】
それ故、実施の形態９の不揮発性磁気メモリ装置にあっては、実施の形態７と同様に、ｋのとる値の最大値の絶対値をｋ０（実施の形態７にあっては、ｋ０＝２）としたとき、
第１番目の書込みワード線ＲＷＬ１の外側には、第１番目の書込みワード線ＲＷＬ１と平行にｋ０本の第１のダミー線群（第１のダミー線ＤＬ１１，ＤＬ１２）が設けられ、
第Ｍ番目の書込みワード線ＲＷＬＭの外側には、第Ｍ番目の書込みワード線ＲＷＬＭと平行にｋ０本の第２のダミー線群（第２のダミー線ＤＬ２１，ＤＬ２２）が設けられ、
第１のダミー線群を構成する第［（１−ｍ）＋｜ｋ｜］番目の第１のダミー線あるいは第２のダミー線群を構成する第［ｍ−Ｍ＋｜ｋ｜］番目の第２のダミー線に、電流ｇ（ｋ）・ＩＲＷＬが流される。
【０２９８】
具体的には、実施の形態７と同様に、第１番目の書込みワード線ＲＷＬ１に主磁界生成電流ｇ（０）・ＩＲＷＬを流すとき、第１のダミー線群を構成する第［（１−ｍ）＋｜ｋ｜］番目（ｍ＝１，ｋ＝−１であり、第１番目）の第１のダミー線ＤＬ１１に、第１補償磁界生成電流ｇ（−１）・ＩＲＷＬを流し、第１のダミー線群を構成する第［（１−ｍ）＋｜ｋ｜］番目（ｍ＝１，ｋ＝−２であり、第２番目）の第１のダミー線ＤＬ１２に、第２補償磁界生成電流ｇ（−２）・ＩＲＷＬを流す。また、第２番目の書込みワード線ＲＷＬ２に主磁界生成電流ｇ（０）・ＩＲＷＬを流すとき、第１のダミー線群を構成する第［（１−ｍ）＋｜ｋ｜］番目（ｍ＝２，ｋ＝−２であり、第１番目）の第１のダミー線ＤＬ１１に、第２補償磁界生成電流ｇ（−２）・ＩＲＷＬを流す。
【０２９９】
一方、第Ｍ番目の書込みワード線ＲＷＬＭに主磁界生成電流ｇ（０）・ＩＲＷＬを流すとき、第２のダミー線群を構成する第［ｍ−Ｍ＋｜ｋ｜］番目（ｍ＝Ｍ，ｋ＝１であり、第１番目）の第２のダミー線ＤＬ２１に、第１補償磁界生成電流ｇ（１）・ＩＲＷＬを流し、第２のダミー線群を構成する第［ｍ−Ｍ＋｜ｋ｜］番目（ｍ＝Ｍ，ｋ＝２であり、第２番目）の第２のダミー線ＤＬ２２に、第２補償磁界生成電流ｇ（２）・ＩＲＷＬを流す。また、第（Ｍ−１）番目の書込みワード線ＲＷＬＭ−１に主磁界生成電流ｇ（０）・ＩＲＷＬを流すとき、第２のダミー線群を構成する第［ｍ−Ｍ＋｜ｋ｜］番目（ｍ＝Ｍ−１，ｋ＝２であり、第１番目）の第２のダミー線ＤＬ２１に、第２補償磁界生成電流ｇ（２）・ＩＲＷＬを流す。
【０３００】
第１のダミー線群を構成する第１番目の第１のダミー線ＤＬ１１は、図示しない開閉回路を介して第３電流源ユニット５３に接続され、更には、図示しない開閉回路を介して第５電流源ユニット５５に接続されている。また、第２のダミー線群を構成する第１番目の第２のダミー線ＤＬ２１は、図示しない開閉回路を介して第２電流源ユニット５２に接続され、更には、図示しない開閉回路を介して第４電流源ユニット５４に接続されている。一方、第１のダミー線群を構成する第２番目の第１のダミー線ＤＬ１２は、図示しない開閉回路を介して第５電流源ユニット５５に接続されている。また、第２のダミー線群を構成する第２番目の第２のダミー線ＤＬ２２は、図示しない開閉回路を介して第４電流源ユニット５４に接続されている。
【０３０１】
これらの点を除き、実施の形態９の不揮発性磁気メモリ装置の構成、構造、動作は、実施の形態８の不揮発性磁気メモリ装置の構成、構造、動作と同様とすることができるので、詳細な説明は省略する。また、ダミー線の動作は、実施の形態７にて説明した動作と実質的に同様とすることができるので、詳細な説明は省略する。
【０３０２】
（実施の形態１０）
実施の形態１０は、本発明の第１の態様に係る不揮発性磁気メモリ装置（より具体的には、ＴＭＲタイプのＭＲＡＭを具備した不揮発性磁気メモリ装置）におけるトンネル磁気抵抗素子へのデータ書込方法に関する。
【０３０３】
実施の形態１０における不揮発性磁気メモリ装置は、実施の形態７にて説明した構成、構造を有する。各書込みワード線ＲＷＬｍには、実施の形態７と同様に、電流源ユニットＲＣＳｍが備えられているが、電流ｇ（０）・ＩＲＷＬ、電流ｇ（１）・ＩＲＷＬ、並びに、電流ｇ（２）・ＩＲＷＬを加算する回路（図示せず）が、電流源ユニットＲＣＳｍと書込みワード線ＲＷＬｍとの間に配設されている。また、第１ダミー線電流源ＤＬＣＳ１１と第１番目の第１のダミー線ＤＬ１１との間、及び、第２ダミー線電流源ＤＬＣＳ２１と第１番目の第２のダミー線ＤＬ２１との間にも、同様に、電流を加算する回路（図示せず）が配設されている。
【０３０４】
実施の形態１０にあっては、第ｎ番目のビット線に電流Ｉ（ｎ）ＢＬを流し、且つ、第１番目から第Ｍ番目の書込みワード線のそれぞれに、同時に、以下の電流値ｉ（ｍ）ＲＷＬを流す。尚、ｋ０は、ｋのとる値の最大値の絶対値であり、式（２）におけるｋには０を含む。
【０３０５】
2004259353.tif 000020
【０３０６】
具体的には、第１番目から第Ｍ番目の書込みワード線のそれぞれに、同時に、以下の表１２に示す電流値ｉ（ｍ）ＲＷＬを流す。尚、表１２においては、ダミー線ＤＬ１２，ＤＬ１１、第１番目〜第６番目の書込みワード線ＲＷＬ１〜ＲＷＬ６までに流す電流の全て、及び、第７番目〜第１０番目の書込みワード線ＲＷＬ７〜ＲＷＬ１０までに流す電流の一部を示し、第１１番目〜第３２番目の書込みワード線ＲＷＬ１１〜ＲＷＬ３２まで、及び、ダミー線ＤＬ２１，ＤＬ２２に流す電流を示すことは省略している。
【０３０７】
［表１２］
2004259353.tif 000021
【０３０８】
実施の形態１０の不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込みにあっては、先ず、開閉回路ＳＷＢ１−ｉをオン状態とし、第１番目のビット線ＢＬ１にビット線電流源ＢＳ１から電流Ｉ（１）ＢＬを流す。そして、第１番目〜第３２番目の書込みワード線ＲＷＬ１〜ＲＷＬ３２のそれぞれに同時に、例えば表１２に示した電流を流す。そして、この操作を、第２番目のビット線ＢＬ２から第Ｎ番目のビット線ＢＬＮまで、順次、繰り返す。
【０３０９】
実施の形態１０の不揮発性磁気メモリ装置におけるトンネル磁気抵抗素子へのデータ書込みにあっては、隣接するトンネル磁気抵抗素子にデータが誤って書き込まれることを確実に防止することができる。ここで説明した構成の不揮発性磁気メモリ装置においては、ワード線は一方向にしか電流を流さないので、ビット線に流れる電流によって決まる方向に同じデータが多重に書き込まれるだけである。従って、実施の形態１０では、実施の形態５の場合と異なり、トンネル磁気抵抗素子ひとつずつに所望のデータを書き込むことはできず、消去、または多重書き込みなどに用途が限定される。尚、実施の形態５において説明したと同様に、ダミー線を設けることは必須ではない。
【０３１０】
以上、本発明を、発明の実施の形態に基づき説明したが、本発明はこれらに限定されるものではない。発明の実施の形態にて説明した不揮発性磁気メモリ装置、電流源、ダミー線電流源の構成、構造等、トンネル磁気抵抗素子の各層を構成する材料等は例示であり、適宜変更することができる。
【０３１１】
実施の形態においては、タップ・ゲインとみなされた係数ｇ（０）及びｇ（ｋ）を、全てのビット線、あるいは、全ての書込みワード線において同じ値としたが、タップ・ゲインとみなされた係数ｇ（０）及びｇ（ｋ）を、各ビット線、あるいは、各書込みワード線において異なる値としてもよい。
【０３１２】
また、例えば、電流源ユニットＲＣＳｍにおいては、電流源ユニットＢＣＳｎと同様に、電流ｇ（０）・ＩＲＷＬ，ｇ（１）・ＩＲＷＬ，ｇ（２）・ＩＲＷＬだけでなく、電流−ｇ（０）・ＩＲＷＬ，−ｇ（１）・ＩＲＷＬ，−ｇ（２）・ＩＲＷＬを流す構成としてもよい。この場合、電流源ユニットＲＣＳｍの回路構成は、実質的に、電流源ユニットＢＣＳｎの回路構成と略同様とすればよい。
【０３１３】
トンネル磁気抵抗素子ＴＭＪに記憶されたデータの読み出しのために、トンネル磁気抵抗素子ＴＭＪと同じ構造、構成を有する参照トンネル磁気抵抗素子を第１番目のビット線及び／又は第Ｎ番目のビット線と平行に、第１番目のビット線及び／又は第Ｎ番目のビット線の外側に設けてもよい。このような構成とすれば、参照トンネル磁気抵抗素子を構成するビット線にて、ダミー線を代用することができる。
【０３１４】
また、不揮発性磁気メモリ装置を、
（１）実施の形態１の不揮発性磁気メモリ装置と実施の形態６の不揮発性磁気メモリ装置の組合せ、
（２）実施の形態１の不揮発性磁気メモリ装置と実施の形態７の不揮発性磁気メモリ装置の組合せ、
（３）実施の形態１の不揮発性磁気メモリ装置と実施の形態８の不揮発性磁気メモリ装置の組合せ、
（４）実施の形態１の不揮発性磁気メモリ装置と実施の形態９の不揮発性磁気メモリ装置の組合せ、
（５）実施の形態２の不揮発性磁気メモリ装置と実施の形態６の不揮発性磁気メモリ装置の組合せ、
（６）実施の形態２の不揮発性磁気メモリ装置と実施の形態７の不揮発性磁気メモリ装置の組合せ、
（７）実施の形態２の不揮発性磁気メモリ装置と実施の形態８の不揮発性磁気メモリ装置の組合せ、
（８）実施の形態２の不揮発性磁気メモリ装置と実施の形態９の不揮発性磁気メモリ装置の組合せ、
（９）実施の形態３の不揮発性磁気メモリ装置と実施の形態６の不揮発性磁気メモリ装置の組合せ、
（１０）実施の形態３の不揮発性磁気メモリ装置と実施の形態７の不揮発性磁気メモリ装置の組合せ、
（１１）実施の形態３の不揮発性磁気メモリ装置と実施の形態８の不揮発性磁気メモリ装置の組合せ、
（１２）実施の形態３の不揮発性磁気メモリ装置と実施の形態９の不揮発性磁気メモリ装置の組合せ、
（１３）実施の形態４の不揮発性磁気メモリ装置と実施の形態６の不揮発性磁気メモリ装置の組合せ、
（１４）実施の形態４の不揮発性磁気メモリ装置と実施の形態７の不揮発性磁気メモリ装置の組合せ、
（１５）実施の形態４の不揮発性磁気メモリ装置と実施の形態８の不揮発性磁気メモリ装置の組合せ、
（１６）実施の形態４の不揮発性磁気メモリ装置と実施の形態９の不揮発性磁気メモリ装置の組合せ、
から構成することもできる。
【０３１５】
尚、各実施の形態においては、説明の都合上、ビット線及び書込みワード線に対して、いずれも係数ｇ（０）及びｇ（ｋ）を用いたが、一般にβ＝（ｈ／ｄ）の値はビット線と書込みワード線とで異なっている。従って、上記のような組合せの場合には、ビット線に対する係数としてｇＢＬ（０）及びｇＢＬ（ｋ）、書込みワード線に対する係数としてｇＲＷＬ（０）及びｇＲＷＬ（ｋ）というように、異なった係数の値を用いることになる。
【０３１６】
更には、書込みワード線を共通として、本発明の不揮発性磁気メモリ装置を、複数、並置することもできる。
【０３１７】
補償電流を流す線は必ずしもビット線または書込みワード線に限定するものではなく、トンネル磁気抵抗素子とトンネル磁気抵抗素子との間に磁界制御のための専用線を設けて、これらの専用線とビット線、あるいは又、これらの専用線と書込みワード線とによって、空間的なＦＩＲフィルターを構成してもよい。
【０３１８】
更には、米国特許第５９４０３１９号に開示されたＭＲＡＭと同様に、トンネル磁気抵抗素子の上方及び／又は下方に位置する配線（ビット線や書込みワード線）のトンネル磁気抵抗素子に面していない部分が、磁束集中させる材料（例えば、コバルト−鉄合金、ニッケル−鉄合金、アモルファス磁性体材料等の軟磁性材料あるいは高透磁性材料）で覆われている構造を採用し、第２の強磁性体層（記録層）３５に対する磁束集中効果を高めることもできる。
【０３１９】
【発明の効果】
本発明の不揮発性磁気メモリ装置にあっては、電流Ｉ（ｎ）ＢＬによって第ｎ番目のビット線及びＫ本のビット線に形成されると想定した磁界を離散的なパルス応答とみなし、係数ｇ（０）及びｇ（ｋ）をタップ・ゲイン（フィルター係数あるいはタップ係数とも呼ばれる）とみなした空間的なＦＩＲフィルターが、第ｎ番目のビット線及びＫ本のビット線によって構成されており、あるいは又、電流Ｉ（ｍ）ＲＷＬによって第ｍ番目の書込みワード線及びＫ本の書込みワード線に形成されると想定した磁界を離散的なパルス応答とみなし、係数ｇ（０）及びｇ（ｋ）をタップ・ゲインとみなした空間的なＦＩＲフィルターが、第ｍ番目の書込みワード線及びＫ本の書込みワード線によって構成されている。そして、これらの係数ｇ（０）及びｇ（ｋ）は、ＦＩＲフィルターにおけるタップ・ゲインの算出方法に基づき比較的容易に得ることができる。そして、係数ｇ（０）及びｇ（ｋ）を規定することで、隣接するトンネル磁気抵抗素子にデータが誤って書き込まれることを確実に防止することができ、その結果、隣接するトンネル磁気抵抗素子に同時にデータを確実に書き込むことが可能となるし、データを書き込むべきトンネル磁気抵抗素子が所謂半選択状態となることを確実に防止することができる。
【０３２０】
そして、不揮発性磁気メモリ装置の製造上のばらつきや温度による変動等によって各トンネル磁気抵抗素子における第２の強磁性体層（記録層）の磁化方向の反転閾値が変化する場合であっても、隣接するトンネル磁気抵抗素子におけるデータ破壊の発生を確実に防止することができ、トンネル磁気抵抗素子の良好なる動作領域を確保することができる。その結果、同じ製造プロセスに基づく場合には、不揮発性磁気メモリ装置の信頼性が向上して、歩留が向上し、コストダウンを図ることができる。
【０３２１】
また、これまで以上にトンネル磁気抵抗素子の微細化が可能となり、記憶容量の大きな不揮発性磁気メモリ装置の実現が可能となる。
【０３２２】
本発明の不揮発性磁気メモリ装置にあっては、磁界の干渉を抑圧する代償として消費電力が増加するが、必要な正常動作領域が確保できる程度の磁界制御とすることで、消費電力の増加を抑制することができる。
【図面の簡単な説明】
【図１】図１は、５本の書込導線（ビット線あるいは書込みワード線）を空間的なＦＩＲフィルターとみなしたとき、ナイキストの第１基準に近づくように各書込導線に流れる電流を調整して得られた第０番目の書込導線に流される電流ｇ（０）・Ｉによって形成される磁界、及び、第ｋ番目の書込導線のそれぞれに流される電流ｇ（ｋ）・Ｉによって形成される磁界、及び、これらの磁界の合成磁界を示す図である。
【図２】図２は、５本の書込導線（ビット線あるいは書込みワード線）を空間的なＦＩＲフィルターとみなしたとき、ナイキストの第１基準に近づくように各書込導線に流れる電流を調整した結果を示す図である。
【図３】図３の（Ａ）及び（Ｂ）は、それぞれ、３本及び７本の書込導線を空間的なＦＩＲフィルターとみなしたとき、ナイキストの第１基準に近づくように各書込導線に流れる電流を調整して得られた第０番目の書込導線に流される電流ｇ（０）・Ｉによって形成される磁界、及び、第ｋ番目の書込導線のそれぞれに流される電流ｇ（ｋ）・Ｉによって形成される磁界の合成磁界を示す図である。
【図４】図４は、トンネル磁気抵抗素子の書込導線が空間的なＦＩＲフィルターを構成することを説明するための図である。
【図５】図５は、発明の実施の形態１の不揮発性磁気メモリ装置の模式的な一部断面図である。
【図６】図６は、発明の実施の形態１の不揮発性磁気メモリ装置の等価回路図である。
【図７】図７は、１つのＴＭＲタイプのトンネル磁気抵抗素子の等価回路図である。
【図８】図８は、発明の実施の形態２の不揮発性磁気メモリ装置の等価回路図である。
【図９】図９の（Ａ）及び（Ｂ）は、それぞれ、第１ダミー線電流源ＤＬＣＳ１１，ＤＬＣＳ１２の等価回路図である。
【図１０】図１０の（Ａ）及び（Ｂ）は、それぞれ、第２ダミー線電流源ＤＬＣＳ２１，ＤＬＣＳ２２の等価回路図である。
【図１１】図１１は、発明の実施の形態３の不揮発性磁気メモリ装置の等価回路図である。
【図１２】図１２は、発明の実施の形態３の不揮発性磁気メモリ装置における第１電流源ユニット及び第１のスイッチ回路の等価回路図である。
【図１３】図１３は、発明の実施の形態３の不揮発性磁気メモリ装置における第２電流源ユニット及び第２のスイッチ回路の等価回路図である。
【図１４】図１４は、発明の実施の形態３の不揮発性磁気メモリ装置における第３電流源ユニット及び第３のスイッチ回路の等価回路図である。
【図１５】図１５は、発明の実施の形態３の不揮発性磁気メモリ装置における第４電流源ユニット及び第４のスイッチ回路の等価回路図である。
【図１６】図１６は、発明の実施の形態３の不揮発性磁気メモリ装置における第５電流源ユニット及び第５のスイッチ回路の等価回路図である。
【図１７】図１７は、発明の実施の形態４の不揮発性磁気メモリ装置の等価回路図である。
【図１８】図１８の（Ａ）は、発明の実施の形態５の不揮発性磁気メモリ装置において、各ビット線ＢＬｎにおける加算前の係数（タップ・ゲイン）ｇ（０）及びｇ（ｋ）の値を模式的に示す図であり、図１８の（Ｂ）は、加算後の係数（タップ・ゲイン）ｇ（０）及びｇ（ｋ）の値を模式的に示す図である。
【図１９】図１９は、発明の実施の形態５の不揮発性磁気メモリ装置において、各ビット線ＢＬｎに流す規格化された電流値ｉ（ｎ）ＢＬを示す図である。
【図２０】図２０は、式（７）、並びに、表８の「ｓ」及びｉ（ｓ）のそれぞれに基づき得られたＸ軸方向の規格化された磁界を重ね合わせたグラフである。
【図２１】図２１の（Ａ）は、表７に示した規格化された電流値Ｉ（ｎ）ＢＬをグラフ化したものであり、図２１の（Ｂ）は、表７に示した規格化された電流値Ｉ（ｎ）ＢＬを各ビット線ＢＬｎに流したときの、図２０と同様のＸ軸方向の規格化された磁界を重ね合わせたグラフである。
【図２２】図２２は、ダミー線を設けず、式（７）、並びに、表８の「ｔ」及びｉ（ｔ）のそれぞれに基づき得られたＸ軸方向の規格化された磁界を重ね合わせたグラフである。
【図２３】図２３は、式（７）、並びに、表９の「ｓ」及びｉ（ｓ）のそれぞれに基づき得られたＸ軸方向の規格化された磁界を重ね合わせたグラフである。
【図２４】図２３は、ダミー線を設けず、式（７）、並びに、表９の「ｔ」及びｉ（ｔ）のそれぞれに基づき得られたＸ軸方向の規格化された磁界を重ね合わせたグラフである。
【図２５】図２５は、式（７）、並びに、表１０の「ｓ」及びｉ（ｓ）のそれぞれに基づき得られたＸ軸方向の規格化された磁界を重ね合わせたグラフである。
【図２６】図２６は、ダミー線を設けず、式（７）、並びに、表１０の「ｔ」及びｉ（ｔ）のそれぞれに基づき得られたＸ軸方向の規格化された磁界を重ね合わせたグラフである。
【図２７】図２７の（Ａ）及び（Ｂ）は、β＝（ｈ／ｄ）＝１．０の場合のアイ・パターンを示す図であり、図２７の（Ａ）は等化前の図であり、図２７の（Ｂ）は３タップで等化後の図である。
【図２８】図２８の（Ａ）及び（Ｂ）は、β＝（ｈ／ｄ）＝１．０の場合のアイ・パターンを示す図であり、図２８の（Ａ）は５タップで等化後の図であり、図２８の（Ｂ）は７タップで等化後の図である。
【図２９】図２９の（Ａ）及び（Ｂ）は、β＝（ｈ／ｄ）＝０．５の場合のアイ・パターンを示す図であり、図２９の（Ａ）は等化前の図であり、図２９の（Ｂ）は３タップで等化後の図である。
【図３０】図３０は、β＝（ｈ／ｄ）＝１．０の場合のアイ・パターンを示す図であり、等化前の図である。
【図３１】図３１は、β＝（ｈ／ｄ）＝１．０の場合のアイ・パターンを示す図であり、ダミー線有りの場合の３タップで等化後の図である。
【図３２】図３２は、β＝（ｈ／ｄ）＝１．０の場合のアイ・パターンを示す図であり、ダミー線無しの場合の３タップで等化後の図である。
【図３３】図３３は、発明の実施の形態６の不揮発性磁気メモリ装置の等価回路図である。
【図３４】図３４は、発明の実施の形態７の不揮発性磁気メモリ装置の等価回路図である。
【図３５】図３５は、発明の実施の形態８の不揮発性磁気メモリ装置の等価回路図である。
【図３６】図３６は、発明の実施の形態８の不揮発性磁気メモリ装置における第１電流源ユニット及び第１のスイッチ回路、第２電流源ユニット及び第２のスイッチ回路、第３電流源ユニット及び第３のスイッチ回路、第４電流源ユニット及び第４のスイッチ回路、並びに、第５電流源ユニット及び第５のスイッチ回路の等価回路図である。
【図３７】図３７は、発明の実施の形態９の不揮発性磁気メモリ装置の等価回路図である。
【図３８】図３８は、不揮発性磁気メモリ装置におけるＭＲＡＭのアステロイド曲線を模式的に示す図である。
【図３９】図３９は、無限長の長さの３本の導線が距離ｄだけ離れて平行に並んでいるときに生成する磁界を求めるためのモデル図である。
【図４０】図４０は、図３９に示したモデル図に基づき計算により求めた磁界ＨＮ（ｘ，Ｈ）の値を示すグラフである。
【図４１】図４１は、時間領域のＦＩＲフィルターを用いたディジタル伝送系の構成例を示す図である。
【図４２】図４２は、時間領域のＦＩＲフィルターの構成例を示す図である。
【図４３】図４３の（Ａ）は単位パルスを示す図であり、図４３の（Ｂ）は、図４３の（Ａ）に示す単位パルスをディジタル伝送系に通した場合に得られるパルス応答を示す図である。
【図４４】図４４は、図４３の（Ａ）に示す単位パルスをディジタル伝送系に通し、しかも、ナイキストの第１基準に近づくように等化された場合に得られるパルス応答を示す図である。
【図４５】図４５の（Ａ）は、図４１に示したディジタル伝送系において、「０，０，−１，＋１，−１，−１，＋１，＋１，−１，＋１，０，０」というデータを送信したときの送信データを示す図であり、図４５の（Ｂ）は、かかる送信データの等化前の受信信号ｘ（α）を示す図である。
【図４６】図４６は、図４５の（Ｂ）に示した等化前の受信信号ｘ（α）をＦＩＲフィルターを通して得られた等化後の受信信号ｙ（α）を示す図である。
【符号の説明】
ＴＭＪ・・・トンネル磁気抵抗素子、ＴＲ・・・選択用トランジスタ、ＢＬ・・・ビット線、ＲＷＬ・・・書込みワード線、ＤＬ・・・ダミー線、ＢＣＳ・・・電流源ユニット、ＲＣＳ・・・電流源ユニット、ＢＳ・・・ビット線電流源、ＲＳ・・・書込みワード線電流源、ＤＬＣＳ・・・ダミー線電流源、１０・・・半導体基板、１１・・・素子分離領域、１２・・・ゲート電極、１３・・・ゲート絶縁膜、１４Ａ，１４Ｂ・・・ソース／ドレイン領域、１５・・・コンタクトホール、１６・・・センス線、２１・・・第１の層間絶縁層、２２，２５・・・接続孔、２３・・・ランディングパッド、２４・・・第２の層間絶縁層、２６・・・第３の層間絶縁層、３１・・・第１の強磁性体層、３２・・・反強磁性体層、３３・・・磁化固定層、３４・・・トンネル絶縁膜、３５・・・第２の強磁性体層、３６・・・トップコート膜、４１，５１・・・第１電流源ユニット、４１Ａ，５１Ａ・・・第１のスイッチ回路、４２，５２・・・第２電流源ユニット、４２Ａ，５２Ａ・・・第２のスイッチ回路、４３，５３・・・第３電流源ユニット、４３Ａ，５３Ａ・・・第３のスイッチ回路、４４，５４・・・第４電流源ユニット、４４Ａ，５４Ａ・・・第４のスイッチ回路、４５，５５・・・第５電流源ユニット、４５Ａ，５５Ａ・・・第５のスイッチ回路
【図１】
2004259353.tif 000024
【図２】
2004259353.tif 000025
【図３】
2004259353.tif 000026
【図４】
2004259353.tif 000027
【図５】
2004259353.tif 000028
【図６】
2004259353.tif 000029
【図７】
2004259353.tif 000030
【図８】
2004259353.tif 000031
【図９】
2004259353.tif 000032
【図１０】
2004259353.tif 000033
【図１１】
2004259353.tif 000034
【図１２】
2004259353.tif 000035
【図１３】
2004259353.tif 000036
【図１４】
2004259353.tif 000037
【図１５】
2004259353.tif 000038
【図１６】
2004259353.tif 000039
【図１７】
2004259353.tif 000040
【図１８】
2004259353.tif 000041
【図１９】
2004259353.tif 000042
【図２０】
2004259353.tif 000043
【図２１】
2004259353.tif 000044
【図２２】
2004259353.tif 000045
【図２３】
2004259353.tif 000046
【図２４】
2004259353.tif 000047
【図２５】
2004259353.tif 000048
【図２６】
2004259353.tif 000049
【図２７】
2004259353.tif 000050
【図２８】
2004259353.tif 000051
【図２９】
2004259353.tif 000052
【図３０】
2004259353.tif 000053
【図３１】
2004259353.tif 000054
【図３２】
2004259353.tif 000055
【図３３】
2004259353.tif 000056
【図３４】
2004259353.tif 000057
【図３５】
2004259353.tif 000058
【図３６】
2004259353.tif 000059
【図３７】
2004259353.tif 000060
【図３８】
2004259353.tif 000061
【図３９】
2004259353.tif 000062
【図４０】
2004259353.tif 000063
【図４１】
2004259353.tif 000064
【図４２】
2004259353.tif 000065
【図４３】
2004259353.tif 000066
【図４４】
2004259353.tif 000067
【図４５】
2004259353.tif 000068
【図４６】
2004259353.tif 000069