(57)【要約】      （修正有）【課題】出力段を動的に保護しながら、高い電流出力で迅速にターンオンする。【解決手段】  外部コントローラを使用するパワートランジスタをスイッチングするためのゲートドライバ集積回路は、ゲート駆動能力および低零入力電流を含み、論理供給電圧を供給するためにブートストラップサプリテクニックの使用を可能にする。ゲートドライバ集積回路は、パワートランジスタ非飽和を検出し、ソフトシャットダウンシーケンスを介する非飽和トランジスタのなだらかなターンオフによって、非飽和になったトランジスタを過渡過剰電圧から保護する。ゲートドライバ集積回路の障害制御回路は、供給電圧不足およびトランジスタ非飽和の保護を管理し、専用ローカルネットワークを使用する多相システムにおける複数のゲートドライバ集積回路と通信することができる。【選択図】  図２
2004201486.tif 000002
【特許請求の範囲】
【請求項１】
外部供給電圧および外部コントローラを使用して、パワートランジスタをスイッチングするためのゲートドライバ集積回路であって、
前記パワートランジスタに結合され、前記パワートランジスタの非飽和状態を検出し、かつ前記パワートランジスタの過渡過剰電圧がソフトシャットダウンシーケンスの間に妨げられるように、前記パワートランジスタを漸進的にシャットダウンするために、ソフトシャットダウンシーケンスを実行するように構成されている出力段と、
前記出力段に結合され、かつ外部制御入力を介して前記外部コントローラに結合されるように構成され、さらに通常動作の間、前記外部制御入力の機能につれて前記出力段を制御するように構成されている入力段と、
前記出力段および前記入力段に結合された障害制御回路とを備え、前記障害制御回路は、前記入力段が、前記ソフトシャットダウンシーケンスの間、前記外部制御入力を無視するように、前記ソフトシャットダウンシーケンスの間、前記入力段をホールド状態に置くように動作可能であり、前記障害制御回路、前記入力段、および前記出力段は、前記集積回路に集積されることを特徴とするゲートドライバ集積回路。
【請求項２】
前記障害制御回路に結合された電圧不足保護回路をさらに備え、前記電圧不足保護回路は、前記外部供給電圧の電圧不足状態を検出するように動作可能であることを特徴とする請求項１に記載の集積回路。
【請求項３】
前記障害制御回路は、前記電圧不足保護回路による前記外部供給電圧の電圧不足状態の検出に応答して、前記出力段のシャットダウンを開始するように動作可能に構成されていることを特徴とする請求項２に記載の集積回路。
【請求項４】
前記ソフトシャットダウンシーケンスの間、前記障害制御回路は、前記電圧不足保護回路による外部供給の電圧不足状態の検出に応答して、前記出力段のシャットダウンの開始を遅延するように動作可能に構成されていることを特徴とする請求項３に記載の集積回路。
【請求項５】
前記出力段が、外部ソーシング接続、外部シンキング接続、および外部ソフトシャットダウン接続によって、前記パワートランジスタに結合されることを特徴とする請求項１に記載の集積回路。
【請求項６】
前記障害制御回路は、専用のローカルネットワークに結合されるように構成され、また前記障害制御回路は、前記専用のローカルネットワーク上で通信される外部非飽和障害信号を検出するように動作可能に構成されていることを特徴とする請求項４に記載の集積回路。
【請求項７】
前記障害制御回路は、前記障害制御回路が、前記専用のローカルネットワーク上の前記外部非飽和障害を検出したとき、前記入力段をホールド状態に置くように動作可能に構成されていることを特徴とする請求項６に記載の集積回路。
【請求項８】
前記障害制御回路は、前記ソフトシャットダウンシーケンスの間、前記専用のローカルネットワーク上の非飽和障害信号と通信するように動作可能に構成されていることを特徴とする請求項７に記載の集積回路。
【請求項９】
前記専用のローカルネットワークは、前記外部コントローラに接続されていないことを特徴とする請求項８に記載の集積回路。
【請求項１０】
前記障害制御回路は、前記専用のローカルネットワーク上で通信される前記外部非飽和障害信号が、共通外部非飽和障害信号入力出力コネクションを使用するように、前記共通外部非飽和障害信号入力出力コネクションを使用して前記専用のローカルネットワークに結合されるように構成されていることを特徴とする請求項９に記載の集積回路。
【請求項１１】
前記障害制御回路は、シャットダウン障害ネットワークに結合されるように構成され、また前記障害制御回路は、前記シャットダウン障害ネットワーク上の外部シャットダウン障害を検出し、かつ前記シャットダウン障害ネットワーク上の外部シャットダウン障害と通信するように作動可能であることを特徴とする請求項１０に記載の集積回路。
【請求項１２】
通常動作の間、前記障害制御回路は、前記電圧不足保護回路による前記外部供給電圧の電圧不足状態の検出に応答して、前記シャットダウン障害ネットワーク上の外部シャットダウン障害信号と通信するように動作可能に構成されていることを特徴とする請求項１１に記載の集積回路。
【請求項１３】
前記ソフトシャットダウンシーケンスの間、前記障害制御回路は、前記ソフトシャットダウンシーケンスが前記出力段によって完了されるまで、前記電圧不足保護回路による前記外部供給電圧の電圧不足状態の検出に応答して、前記外部シャットダウン障害信号との前記通信を遅延するように構成されていることを特徴とする請求項１２に記載の集積回路。
【請求項１４】
前記障害制御回路は、任意のソフトシャットダウンシーケンスの完了の後、前記シャットダウン障害ネットワーク上の前記外部シャットダウン障害信号をラッチするように構成されていることを特徴とする請求項１３に記載の集積回路。
【請求項１５】
前記障害制御回路は、前記外部コントローラに作動的に結合されるように構成され、前記障害制御回路は、前記外部コントローラによって通信された外部障害クリア信号を作動的に検出することを特徴とする請求項１４に記載の集積回路。
【請求項１６】
前記障害制御回路は、前記ソフトシャットダウンシーケンスが完了した後、前記外部シャットダウン障害信号が、前記障害制御回路によってラッチされた後で、前記外部障害クリア信号が、前記外部コントローラによって通信されたときだけ、前記外部シャットダウン障害信号をラッチしないように構成されていることを特徴とする請求項１７に記載の集積回路。
【請求項１７】
前記外部障害クリア信号は、アクティブハイ信号であることを特徴とする請求項１６に記載の集積回路。
【請求項１８】
前記外部シャットダウン障害信号は、アクティブロー信号であることを特徴とする請求項１７に記載の集積回路。
【請求項１９】
前記外部非飽和障害信号は、前記専用のローカルネットワーク上でアサートされたとき、アクティブローであることを特徴とする請求項１７に記載の集積回路。
【請求項２０】
外部コントローラおよび外部供給電圧を使用して、第１のパワートランジスタおよび第２のパワートランジスタをスイッチングするためのゲートドライバ集積回路であって、前記外部供給電源をフローティング供給電圧からブートストラップすることができ、前記集積回路は、
前記第１のパワートランジスタに結合され、前記第１のパワートランジスタの非飽和状態を検出し、かつ前記第１のパワートランジスタの過渡過剰電圧がソフトシャットダウンシーケンスの間に妨げられるように、前記第１のパワートランジスタを漸進的にシャットダウンするために、第１の出力段の前記ソフトシャットダウンシーケンスを実行するように構成されている前記第１の出力段と、
前記第２のパワートランジスタに結合され、第２の出力段の非飽和状態を検出し、かつ前記第２のパワートランジスタの過渡過剰電圧が前記ソフトシャットダウンシーケンスの間に妨げられるように、前記第２のパワートランジスタを漸進的にシャットダウンするために、前記第２のパワートランジスタのソフトシャットダウンシーケンスを実行するように構成されている前記第２の出力段と、
前記第１の出力段および前記第２の出力段に結合され、かつ第１の外部制御入力および第２の外部制御入力を介して前記外部コントローラに結合されるように構成され、さらに通常動作の間、前記第１の外部制御入力の機能につれて前記第１の出力段を制御し、かつ前記第２の外部制御入力の機能につれて前記第２の出力段を制御するように構成されている入力段と、
前記第１の出力段、前記第２の出力段、および前記入力段に結合された障害制御回路とを備え、前記障害制御回路は、前記第１の出力段、前記第２の出力段、または前記第１および第２の出力段の両方の前記ソフトシャットダウンシーケンスの間、前記入力段をホールド状態に置くように動作可能であり、前記入力段は、前記第１の出力段、前記第２の出力段、または前記第１および第２の出力段の両方の前記ソフトシャットダウンシーケンスの間、前記第１の外部制御入力および前記第２の外部制御入力を無視し、前記障害制御回路、前記入力段、前記第２の出力段、および前記第１の出力段は、前記集積回路に集積されることを特徴とするゲートドライバ集積回路。
【請求項２１】
前記障害制御回路に結合された第１の電圧不足保護回路をさらに備え、該電圧不足保護回路は、前記外部供給電圧の電圧不足状態を検出するように動作可能であり、前記障害制御回路は、前記電圧不足保護回路による前記外部供給電圧の前記電圧不足状態の検出に応答して、前記第１の出力段および前記第２の出力段のシャットダウンを開始するように動作可能に構成されていることを特徴とする請求項２０に記載の集積回路。
【請求項２２】
前記第２の出力段に結合され、かつ前記フローティング供給電圧の電圧不足状態を検出するように構成されている第２の電圧不足保護回路をさらに備え、前記第２の出力段は、前記フローティング供給電圧の電圧不足状態が検出されたとき、前記第２の出力段のシャットダウンを開始することを特徴とする請求項２１に記載の集積回路。
【請求項２３】
前記第２の電圧不足保護回路および前記第２の出力段は、前記第１の出力段が、前記第２のパワートランジスタの制御を継続しかつ診断信号を生成するように、構成されていることを特徴とする請求項２２に記載の集積回路。
【請求項２４】
前記障害制御回路は、専用のローカルネットワークに結合されるように構成されている非飽和障害入力出力コネクション、前記外部コントローラを含むシャットダウン障害ネットワークに結合されるように構成されているシャットダウン障害入力出力コネクション、および前記外部コントローラに結合されるように構成されている障害クリア入力コネクションを含む、３つの外部障害コネクションを使用して障害状態を管理することを特徴とする請求項２３に記載の集積回路。
【請求項２５】
前記障害制御回路は、前記専用のローカルネットワーク上の前記非飽和障害信号および前記シャットダウン障害ネットワーク上の前記シャットダウン障害信号を検出するよう構成されていることを特徴とする請求項２４に記載の集積回路。
【請求項２６】
前記障害制御回路は、障害管理論理を含み、前記障害制御回路は、前記第１の出力段、前記第２の出力段、または前記第１および第２の出力段の両方の前記ソフトシャットダウンシーケンスの間、前記専用のローカルネットワーク上の前記非飽和障害をアサートし、かつ前記第１の出力段、前記第２の出力段、または前記第１および第２の出力段の両方の前記ソフトシャットダウンシーケンスが完了した後、前記シャットダウン障害ネットワーク上のシャットダウン障害をラッチし、前記外部コントローラによる前記障害クリア入力のアサーションは、前記障害制御論理の前記シャットダウン障害をラッチしないことを要求されることを特徴とする請求項２５に記載の集積回路。
【請求項２７】
前記障害制御回路は、前記第１の電圧不足保護回路による前記供給電圧の電圧不足状態の検出の間に、前記シャットダウン障害が、前記シャットダウン障害ネットワークでアサートされるがラッチされないように構成され、シャットダウン障害が前記シャットダウン障害ネットワーク上でアサートされるとき、非飽和障害が前記専用ローカルネットワーク上でアサートされない場合、前記障害制御回路は、前記第１の出力段および前記第２の出力段のシャットダウンを開始する前記シャットダウン障害を検出し、前記非飽和障害は、前記シャットダウン障害より優先されることを特徴とする請求項２６に記載の集積回路。
【請求項２８】
前記集積回路は、外部ブートストラップコンデンサを前記第２の出力段に結合することができ、かつ外部ダイオードを前記出力段と前記第２の電圧不足保護回路との間に結合することができるように構成され、その結果、前記外部供給電圧が前記フローティング供給電圧からブートストラップされ、前記外部供給電圧は、通常動作の間、最小閾値電圧より大きい電圧に固定されることを特徴とする請求項２４に記載のゲートドライバ集積回路。
【請求項２９】
前記フローティング供給電圧は、フローティングから１２００ボルトであることができ、前記第１の出力段は、接地に対して参照されることを特徴とする請求項２８に記載のゲートドライバ集積回路。
【請求項３０】
各パワートランジスタは、絶縁ゲートバイポーラトランジスタであり、各前記第１の出力段および前記第２の出力段についての非飽和検出が、トランジスタターンオンの間のブランキング時間の間に一時停止され、前記ブランキング時間は、前記絶縁ゲートバイポーラトランジスタについての定圧電圧に到達するために使われる時間として規定されるスイッチング時間より長いように選択されることを特徴とする請求項２９に記載のゲートドライバ集積回路。
【請求項３１】
前記ブランキング時間は、３マイクロ秒より長くはないことを特徴とする請求項３０に記載のゲートドライバ集積回路。
【請求項３２】
各前記出力段は、非飽和ノイズフィルタを含み、前記非飽和状態の期間は、非飽和が検出される前に最小パルス幅を超えなければならないことを特徴とする請求項３０に記載のゲートドライバ集積回路。
【請求項３３】
前記最小パルス幅は、少なくとも１マイクロ秒であることを特徴とする請求項３１に記載のゲートドライバ集積回路。
【請求項３４】
外部論理供給電圧、外部フローティング供給電圧、および外部コントローラを使用して、ロー側トランジスタおよびハイ側トランジスタをスイッチングするためのゲートドライバ集積回路であって、
前記外部コントローラに結合するように構成されている入力段を備え、前記外部コントローラは、ロー側入力信号およびハイ側入力信号を前記入力段に通信し、前記入力段は、ホールド信号を受け取る内部ホールド段およびシャットダウン信号を受け取る内部スイッチング段を備え、前記ホールド段は、ホールド信号が受け取られたときに前記入力段をホールド状態にし、前記ロー側入力信号および前記ハイ側入力信号は、前記ホールド段によって保持され、前記スイッチング段に対する信号のさらなる通信を妨げ、前記スイッチング段は、前記シャットダウン信号がシャットダウン段によって受け取られたときに、ハイ側出力段およびロー側出力段にシャットダウンを通信し、前記ゲートドライバ集積回路は、さらに、
前記スイッチング段に結合されたレベルシフタと、
前記ハイ側トランジスタに外部で結合されるように構成されているハイ側出力段とを備え、前記ハイ側出力段は、ハイ側スイッチング信号が受け取られたときに前記ハイ側トランジスタがスイッチオンされるように、前記ハイ側スイッチング信号を受け取るために前記レベルシフタに内部で結合され、前記ハイ側出力段は、保護回路およびプレドライバを備え、前記プレドライバは、通常動作の間、前記ハイ側トランジスタのスイッチングを制御し、前記ハイ側出力段の前記保護回路は、前記ハイ側供給電圧の電圧不足状態および前記ハイ側トランジスタの非飽和を作動的に検出し、前記ハイ側出力段の前記保護回路は、前記ハイ側トランジスタが、漸進的にターンオフされ、過渡過剰電圧状態を防ぐように、前記ハイ側供給電圧の電圧不足状態が検出されたとき前記ハイ側トランジスタをシャットオフし、かつ前記ハイ側トランジスタの非飽和が検出されたとき前記ハイ側トランジスタを保護し、前記ゲートドライバ集積回路は、さらに、
前記ロー側トランジスタが、前記ロー側スイッチング信号がロー側出力段によって受け取られたときにスイッチオンされるように、ロー側スイッチング信号を受け取るように前記スイッチング段に結合され、かつ前記ロー側トランジスタに結合されるように構成されているロー側出力段を備え、前記ロー側出力段は、保護回路およびプレドライバを備え、前記プレドライバは、通常動作の間、前記ロー側トランジスタのスイッチングを制御し、前記ロー側出力段の前記保護回路は、前記ハイ側トランジスタの非飽和を検出し、前記ロー側出力段の前記保護回路は、前記ハイ側トランジスタが、漸進的にターンオフされ過渡過剰電圧状態を防ぐように、前記ハイ側トランジスタの非飽和が検出されたとき、前記ハイ側トランジスタを保護し、前記ゲートドライバ集積回路は、さらに、
前記論理供給電圧の電圧不足状態を検出し、かつ論理供給電圧不足信号を通信するように構成されている論理供給電圧不足保護回路と、
障害制御回路とを備え、前記障害制御回路は、前記ホールド段、前記スイッチング段、前記ロー側出力段、前記ハイ側出力段、および論理供給電圧不足保護回路に結合され、前記障害制御回路は、前記外部コントローラおよび外部専用ローカルネットワークに結合されるように構成され、前記障害制御回路は、前記外部コントローラ、前記外部専用ローカルネットワーク、前記論理供給電圧不足保護回路、前記ハイ側出力段、および前記ロー側出力段から受け取られた信号を管理するように構成され、前記障害制御回路は、非飽和信号が、前記外部専用ローカルネットワーク、前記ハイ側出力段、および前記ロー側出力段の１つによって通信されたとき、前記入力段に前記内部ホールド信号を通信し、前記非飽和信号が、前記ハイ側出力段および前記ロー側出力段の１つによって通信されたときだけ、前記非飽和保護が完了し、かつ前記非飽和信号の通信が終了したときに、前記障害制御回路は、内部シャットダウン信号および外部シャットダウン信号の両方をラッチし、前記外部コントローラが、前記障害制御回路に障害クリア信号を通信し、前記障害コントローラをリセットするとき、前記外部専用ローカルネットワーク、前記ハイ側出力段、および前記ロー側出力段の１つから、前記非飽和信号の以降の通信が受け取られず、障害制御ネットワークは、前記論理供給電圧不足信号が、論理供給電圧不足保護回路に通信され、前記ハイ側トランジスタおよび前記ロー側トランジスタの両方のシャットダウンを開始するとき、前記スイッチング段に前記内部シャットダウン信号を通信するように構成されていることを特徴とするゲートドライバ集積回路。
【請求項３５】
多相電力供給の各相について請求項２８に記載の１つのゲートドライバ集積回路を使用することを特徴とする多相電力供給のためのゲートドライバの多相システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の分野は、金属酸化物シリコン電界効果型トランジスタのためのゲートドライバ、特に完全な保護および診断フィードバックを備えたゲートドライバである。
【背景技術】
【０００２】
金属酸化物半導体電界効果型トランジスタ（Metal Oxide Semiconductor Field Effect Transistor、ＭＯＳＦＥＴ）は、トランジスタの両端間でオン状態電圧降下が比較的低いが、大電流を流しかつ高いオフ状態電圧を遮断する能力のために、パワー電子回路適用例において使用されている。一般に、ゲートからソースとゲートからドレインの間に２つの寄生容量が存在し、ゲートドライバが大きな初期電流をサポートしない場合、スイッチング遅延を引き起こす可能性がある。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来のＭＯＳＦＥＴゲートドライバ回路は、単純なセルフデザイン（自己設定）回路である。トランジスタトランジスタ論理、相補型金属酸化物半導体、およびマイクロプロセッサ論理回路から直接制御される、より複雑な集積回路ゲートドライバが知られている。集積されたドライバ回路が浮動隔離（floating isolation）を備えない場合、浮動電源（floating power supply）を含む必要がある。
【課題を解決するための手段】
【０００４】
１つまたは複数のパワートランジスタをスイッチングするためのゲートドライバ集積回路は、外部供給電圧および外部コントローラを使用する。集積回路は、各パワートランジスタのための出力段と、入力段と、集積回路に集積された障害（fault）制御回路とを備える。動作時には、パワートランジスタの非飽和状態を検出でき、ソフトシャットダウンシーケンス、すなわちパワートランジスタの漸進的なシャットダウンの実行を可能にするように、出力段は、パワートランジスタに結合される。したがって、過渡的な過剰電圧は防止される。入力段は、出力段に結合され、各パワートランジスタのための外部制御入力を備えた外部コントローラに結合することができる。入力段は、通常動作の間に外部制御入力の関数として出力段を制御するように構成されている。
【０００５】
障害制御回路は、出力段および入力段に結合される。障害制御回路は、入力段を、１つまたは複数の出力段のソフトシャットダウンシーケンス中にホールド状態に置くように動作し、ソフトシャットダウンシーケンス中に外部コントローラからの外部制御入力を入力段に無視させる。したがって、出力段は、ソフトシャットダウンシーケンスの間に外部コントローラによってオン／オフスイッチングされない（フリーズ）。ソフトシャットダウンシーケンスが出力段によって完了した後、障害制御回路は、ハードシャットダウンを開始することができる。障害制御回路は、たとえばデバイスのネットワークに接続された外部コントローラおよび他のゲートドライバ集積回路などの外部デバイスで、障害制御信号を管理することもできる。したがって、障害制御回路は、非飽和（desat）保護が、電圧不足保護および出力段の通常動作に対して優先されることを確実にする。
【０００６】
ゲートドライバ集積回路は、パワーシステムにおけるブートストラップサプリテクニックをイネーブル（有効に）する、ゲート駆動能力および低い零入力電流（quiescent current）を含む、パワースイッチング適用例における単一ハーフブリッジを駆動するように動作可能に構成されている。ゲートドライバは、パワートランジスタの非飽和を検出することによる、完全な短絡回路保護を含む。ハーフブリッジ電圧は、専用のソフトシャットダウンシーケンスを介して非飽和トランジスタを滑らかにターンオフすることによって管理され、過渡的な過剰電圧を防ぎかつ電磁放射を低減する。
【０００７】
一実施形態において、ゲートドライバの多相システムは、短絡回路を位相対位相で管理するために、電気信号の専用ローカルネットワークを用いて通信する。たとえば、システムコントローラは、３．３Ｖ互換ＣＭＯＳ入力／出力ピンによって、シャットダウンを、または読み取りデバイス障害状態を強制することができる。診断フィードバックは、直流電流バスノイズからの信号耐性を改善することができる。たとえば、制御およびパワー接地の両方は、ロー側のエミッタ電流を検知することを可能にする専用ピンを使用し、電圧不足状態は、ハイ側およびロー側駆動回路において独立に管理される。ロー側駆動回路は、接地を参照し、ハイ側駆動回路は、高電圧に対してフローティングすることができる。したがって、独立フローティング電源は必要ではない。たとえば、外部コントローラは、通常の動作の間にゲートドライバをオンおよびオフスイッチングする、制御入力ＨＩＮ、ＬＩＮをアサートすることができる。
【０００８】
本発明の一実施形態によるゲートドライバ集積回路の１つの利点は、出力段が、動的に保護されながら、高い電流出力で迅速にターンオンすることができることである。他の利点は、ブートストラップ電圧が、ブートストラップダイオードおよびブートストラップコンデンサによって、ハイ側ドライバ回路に供給することができることである。さらに他の利点は、ゲートドライバの多相システムが、非飽和および電圧不足障害保護などの多層システムの障害保護を調整するために、障害信号の共通の専用ローカルネットワークを使用して、多相システムの相毎に１つのゲートドライバ集積回路を備えることができることである。
【０００９】
本発明の他の特徴および利点は、添付の図面を参照する本発明の以下の詳細な記載から明らかになろう。
【発明を実施するための最良の形態】
【００１０】
絶縁ゲートバイポーラトランジスタ１１０を駆動しかつ保護するためのゲートドライバ集積回路１０の一実施形態は、入力制御段７０、ホールド論理段４２、スイッチング論理段７３、少なくとも１つのゲートドライバ出力段５０、および障害制御回路４０を備える。たとえば、ゲートドライバ集積回路１０は、図２に示されるような集積された回路を有する。入力制御段７０は、外部コントローラに接続可能な少なくとも１つの外部制御入力に電気的に接続される。入力段７０は、ホールド論理回路４２に対する少なくとも１つの制御出力を有し、ホールド論理回路４２は、少なくとも１つの内部ホールド出力、およびホールド状態（フリーズ）を活性化し、入力段７０からの信号における任意の変化を無視させるためのホールド制御回路４０に対する内部接続を有する。ホールド出力は、集積回路１０の各出力段５０に対する少なくとも１つのスイッチング出力を有する、スイッチング論理段７３によって受けられる。スイッチング論理段は、障害制御回路４０にも接続され、障害制御回路４０からシャットダウン制御信号を受ける。たとえば、障害制御回路４０によるシャットダウン制御信号の活性化は、集積回路１０におけるすべての出力段５０の即座のハードシャットダウンを引き起こす。
【００１１】
一実施形態において、少なくとも１つの出力段５０は、外部電圧ＶＢＳ、ＶＣＣであることができ、外部非飽和電圧検知ダイオード１、２である。たとえば、図５に示されるように、各ゲートドライバ出力段５０は、図２に示されるように、プレドライバ５１および保護回路５２を備える。一例において、プレドライバ５１は、図５に示されるように保護回路５２とともに集積される。ゲートドライバ出力段５０は、ドライバソーシング出力（driver sourcing output）ＶＨＯＰ、ＶＬＯＰ、ドライバシンキング出力(driver sinking output)ＶＨＯＮ、ＶＬＯＮ、非飽和電圧検知回路５６、５７、５８、５９、６１、６３、およびＤＳＨ／Ｌ、および非飽和保護出力ＶＳＳＤＨを有する。
【００１２】
一例において、論理供給電圧障害は、図６に示される電圧不足検出回路などのような電圧不足検出回路６０によって検出される。供給電圧電圧不足障害は、検出回路６０によって検出される場合、障害制御回路４０は、出力段５０をディセーブル(無効に)し、電圧不足保護を与える。一実施形態において、論理供給電圧ＶＣＣの電圧不足事象は、ロー側およびハイ側出力段５０の両方をディセーブルする。たとえば、電圧不足検出は、二機能入力／出力ピンＦＡＵＬＴ／ＳＤをアクティブロー（active low）に強制することによって、診断信号を生成する。この例において、障害状態はラッチされず、論理供給電圧ＶＣＣが、もはや電圧不足状態ではないときに、二機能入力／出力ピンＦＡＵＬＴ／ＳＤが解放される。
【００１３】
他の例において、ハイ側ゲートドライバフローティング供給ＶＢＳの電圧不足状態の間、保護回路５２におけるハイ側電圧不足保護回路は、出力段５０をオフにラッチングするハイ側出力段５０だけをディセーブルするが、ロー側出力段をロー側トランジスタ７へスイッチングすることを可能にするか、または診断信号を生成することを可能にする。たとえば、外部制御入力ＨＩＮが、外部コントローラから受けられるまで、ハイ側はラッチされたままである。
【００１４】
ゲートドライバ集積回路１０の非飽和保護は、絶縁ゲートバイポーラトランジスタ１１０などのパワートランジスタを、トランジスタスイッチオフの間に過渡電圧から保護する。たとえば、位相および／またはレール供給短絡回路が、トランジスタ障害を引き起こす可能性がある過負荷状態をもたらす。たとえば、絶縁ゲートバイポーラトランジスタにおける大きな電流増大を引き起こすことは、トランジスタを非飽和にすることがあり、これは、コレクタ電圧ＶＣＥに対するエミッタの増大として検出することができる。非飽和状態におけるパワートランジスタの電流は、たとえば通常電流の１０倍に高くなることがある。したがって、トランジスタがスイッチオフされると、高電流が、出力段における過渡高電圧を生成することがある。高電流は、過剰電圧状態に対して保護するために低減されるべきである。一例において、ゲートドライバ集積回路は、ソフトシャットダウンシーケンスを使用して、たとえば図５のＳＳＤＨ／Ｌ接続(コネクション)を使用して、非飽和にされたトランジスタをなだらかで漸進的にターンオフすることによって、過剰電圧状態に対して保護する。外部検知ダイオード１、２は、ノイズ結合およびスイッチング遅延が低減されるように、最大供給電圧より大きな電圧定格、および低浮遊容量を有する。検知ダイオード１、２は、図５に示されるような内部プルアップ抵抗器５９によってバイアスされる。たとえば、内部プルアップ抵抗器５９は、トランジスタ６、７の両端間の電圧ＶＣＣ、ＶＢＳに対する低入力バイアス電流ＩＤＳの商に等しくあるべきである。
【００１５】
図５は、非飽和検知およびソフトシャットダウンのための一構造を示す。たとえば、スイッチング制御信号は、図２に示されるような、シャットダウン論理回路７３から直接にまたはレベルシフタ２２を介して、出力段５０によって受けられる。非飽和信号ＤＥＳＡＴ  ＨＳ／ＬＳは、図２および図４に示されるように、ホールド論理４２およびシャットダウン論理回路７３の制御を助ける障害制御回路４０に提供される。たとえば、ハイ側およびロー側出力段５０のための非飽和検知およびソフトシャットダウン回路の構成は、同一であることができる。
【００１６】
一実施形態において、ハイおよびロー非飽和電圧ＶＤＳＨ、ＶＤＳＬは、ローカル電源に対して内部的にバイアスされることによって自動的にクランプされる。コレクタに対するエミッタ電圧ＶＣＥが増大するとき、非飽和ピンでの電圧ＶＤＳＨ、ＶＤＳＬも増加する。ＶＤＳＨまたはＶＤＳＬが、閾値電圧ＶＤＳＡＴを超えるとき、ソフトシャットダウンシーケンスを開始することができる、非飽和コンパレータ５７がトリガする。たとえば、コンパレータ出力は、外部ノイズによって誤って引き起こされる非飽和障害検出を避けるためにフィルタリングされる。一例において、閾値時間より短いパルス幅を有するノイズがフィルタリングされる。他の例において、非飽和回路は、ブランキング信号６３によってディセーブルされ、トランジスタターンオンの間に、過渡による任意の非飽和検出を防ぐ。一実施形態の伝播およびタイミング遅延の例が、表ＶＩに示されている。
【００１７】
一実施形態において、障害制御回路４０は、ソフトシャットダウンの間、外部非飽和障害出力ＳＹ  ＦＬＴをアサートすることによって、外部ホールドをアサートする。したがって、外部専用ローカルネットワークは、ネットワークに接続される他のデバイスに対する全ソフトシャットダウンシーケンスの間、ソフトシャットダウン状態を報告する。ソフトシャットダウンが完了した後、外部ホールド信号ＳＹ＿ＦＬＴが解放され、外部ハードシャットダウン信号ＦＡＵＬＴ／ＳＤをアサートすることができ、すべての出力段のハードシャットダウンを生成する。ハードシャットダウンの後、障害クリアコネクタＦＬＴＣＬＲでの電圧を上げることによってなど、各出力段を障害がクリアされるまでローにラッチすることができる。
【００１８】
障害クリア入力ＦＬＴＣＬＲをアサートした後、外部コントローラは、入力制御ＨＩＮ、ＬＩＮを使用して、ゲートドライバ集積回路１０、１０'、１０”の通常動作制御を再開始することができる。たとえば、通常動作の間、外部コントローラは、ハイ側パワートランジスタが、図１９に示されるような多相システムにおけるゲートドライバ集積回路１０、１０’、１０”によって、スイッチオンおよびスイッチオフされるように、スイッチング制御入力ＨＩＮ、ＬＩＮをアサートする。
【００１９】
一実施形態において、電圧不足障害保護および外部ハードシャットダウンは、図４の障害制御回路で示されるように、ソフトシャットダウンシーケンスの間マスクされる。したがって、非飽和保護は、出力状態がオフであるときだけディセーブルされるか、または前に記載されたように入力段５０におけるフィルタによって規定される過渡の間にディセーブルされる、独立した最優先のプロセスである。
【００２０】
図５に示されるように、プレドライバ５１は、２つのターンオンスイッチ５３、５４、および１つのターンオフスイッチ５５を備えることができる。第１のターンオンスイッチ５４は、絶えずアサートされ、一方第２のターンオンスイッチ５３は、限定された時間ｔＯＮ１についてだけアクティブに維持される。この実施形態において、第２のスイッチは、全駆動能力をブートし、スイッチングの間、定圧電圧(plteau voltage)および過渡電圧制御の両方に対する迅速なゲート充電を調整する。単一のターンオフスイッチ５５は、たとえばパワースイッチにおける寄生ミラー容量による、自己ターンオフを防ぐ低インピーダンス経路を備える。
【００２１】
代わりの実施形態において、専用回路は、図１０に示されるようなアクティブバイアスを備える。アクティブバイアスは、図１０に示されるように、出力段５０の検知および非飽和回路に使用される。ハイ側回路において、非飽和バイアス電流は、図１に示されるブートストラップコンデンサ１２の寸法決定（dimensioning）に重要となる可能性がある。能動的にバイアスされていない回路におけるプルアップ抵抗器ＲＤＳＨ、ＲＤＳＬの値が、あまりに低いと、ブートストラップコンデンサ１２は、プルアップ抵抗器ＲＤＳＨ、ＲＤＳＬ両端間の高い電流によって著しく放電する可能性がある。したがって、プルアップ抵抗器ＲＤＳＨ、ＲＤＳＬの抵抗は、少なくとも約１００キロオーム（ｋΩ）であるように選択される。通信中のパワートランジスタ６、７によって適用される時間での電圧の変化は、相当な電流を注入することができる。なぜなら、インピーダンスは、トランジスタがオフされたとき、プルアップ抵抗器ＲＤＳＨによってだけ制御され、結果として相当な電流が、非飽和検出ピンＤＳＨへダイオード１の浮遊容量を介して注入される。アクティブバイアスが、このノイズを低減する。たとえば、電圧が非飽和閾値電圧ＶＤＥＳＡＴを超えたとき、非飽和検出ピンＤＳＨ上のインピーダンスを低減する専用バイアス電流が選択される。一実施形態において、寄生容量による電流注入によって引き起こされたノイズを排除する助けをするインピーダンスが、約１００ｋΩからたった約１００オーム（Ω）へ低減される。パワートランジスタが完全にオンしたとき、検知ダイオードは、フォーワードバイアス(順方向バイアス)を受け取り、非飽和検出ピンＤＳＨでの電圧が低減する。この時点で、アクティブバイアス回路が非作動にされ、検知ダイオード１を通るバイアス電流を低減する。
【００２２】
他の実施形態において、１つ以上のゲートドライバ集積回路が、多相システムで、図１９に示されるようにたとえば３相システムで使用される。両方向非飽和障害入力／出力ＳＹ  ＦＬＴが、バスなどのローカル専用ネットワークによって、各ゲートドライバ集積回路１０に接続される。次に、非飽和が検出され、かつ非飽和障害出力ＳＹ  ＦＬＴが、１つの集積回路１０によってアサートされる場合、１つのゲートドライバ集積回路１０の非飽和障害状態は、各他のゲートドライバ集積回路によって読み出される。したがって、他の出力段５０は、外部コントローラから受け取った入力信号ＨＩＮ、ＬＩＮに関わらず、ホールド状態に入る。２つの絶縁ゲートバイポーラトランジスタが含まれる位相短絡回路に対する位相の場合、これは、ハードシャットダウンを防ぎ、一方、無くなる（vanishing）ソフトシャットダウンを防ぐ１つのゲートドライバは、ソフトシャットダウン状態にある。しかしながら、非飽和検出は、図３および図４に示されるように、最優先度を、ホールド状態（フリーズ）に優先させるので、ホールド状態にある出力段５０は完全には非アクティブにされない。非飽和障害出力ＳＹ  ＦＬＴのためのローカルネットワークは、ドライバが外部コントローラに接続される必要がない間だけローカルネットワークであることができる。
【００２３】
一実施形態において、他の両方向障害インジケータＦＡＵＬＴ／ＳＤを各他のゲートドライバおよびシステムコントローラと、ネットワーク内で接続することができる。シャットダウン障害出力ＦＡＵＬＴ／ＳＤは、各ゲートドライバ集積回路１０、１０’、１０”のすべての出力段５０のハードシャットダウンを命令する。たとえば、ハードシャットダウンを強制することができる３つの事象が存在する。
【００２４】
１．非飽和検出事象
ソフトシャットダウンシーケンスが完了したとき、ＦＡＵＬＴ／ＳＤ接続（コネクション）がローにラッチされ、外部コントローラからの障害クリア入力ＦＬＴ＿ＣＬＲだけが、ゲートコントローラをリセットすることができる。この例によれば、外部コントローラは、ＦＡＵＬＴ／ＳＤネットワークに接続され、かつ各ゲートドライバ１０のＦＬＴ＿ＣＬＲ接続に接続されなければならない。
【００２５】
２．固定供給電圧ＶＣＣでの電圧不足
ＦＡＵＬＴ／ＳＤ接続が、ローに強制され、供給電圧が電圧不足閾値（ラッチされていない）より上に戻るまで、ローに保持される。複数のゲートドライバ１０が、ＦＡＵＬＴ／ＳＤネットワークに接続されるとき、ＦＡＵＬＴ／ＳＤ接続は、他のゲートドライバ１０に対する外部障害を生成することができる。
【００２６】
３．外部障害
ＦＡＵＬＴ／ＳＤピンは、コントローラによって、または他のゲートドライバ集積回路（ラッチされていない）によって外部的にローに駆動される。コントローラまたは他のゲートドライバ１０’、１０”が、ＦＡＵＬＴ／ＳＤピンを作動させないとき、ゲートドライバ１０は、通常の動作モードに戻ることができる。
【００２７】
一例において、図１に示されるように、ゲートドライバ集積回路１０は、１２００Ｖ直流バスＶＢに電気的に接続され、１５Ｖ電源は、論理供給電源ＶＣＣコネクタおよびハイ側供給電圧ＶＢ接続（コネクション）に接続されたブートストラップダイオード１１、およびＶＢとハイ側オフセット電圧ＶＳ接続との間に接続されたブートストラップコンデンサ１２を使用してブートストラップされる。３つのゲート抵抗器１３、１４、１５は、それぞれハイ側ピンである、ＨＯＰ、ＨＯＮ、およびＳＳＤＨピンに取り付けられる。３つのさらなるゲート抵抗器１６、１７、１８は、それぞれ低電圧側ピンである、ＬＯＰ、ＬＯＮ、およびＳＳＤＬピンに取り付けられる。
【００２８】
たとえば、３つのゲート抵抗器１６、１７、１８は、互いに近接して配置され、かつゲート抵抗器間の領域によって画定されるゲートループ領域５、すなわちＭＯＳＦＥＴのドレインに近接して配置され、ＭＯＳＦＥＴのドレインに接続された電圧は低減され、電磁ノイズを低減する。そうでなければ、不必要な電磁ノイズが、電磁波を受信しかつ送信するアンテナとして作用するゲートドライブループ５によって生成される可能性がある。また、電流は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のコネクタゲート寄生容量を介して、ゲートドライブループ５内部に注入することができる。
【００２９】
ゲートループ５の寄生自己インダクタンスは、ゲートエミッタの両端間の電圧の展開に寄与することができ、これは自己ターンオフの可能性を増大する。図１に示されるように、ハイ側ゲートドライバおよびロー側ゲートドライバピンをグループにすることは、ゲートドライバループ領域５を低減させることができ、トランジスタ６、７の望ましくない自己ターンオンの機会を減ずる。
【００３０】
図２は、ゲートドライバ集積回路１０のブロック図を示す。制御ピン９は、ハイ側入力論理ピン（ＨＩＮ）、ロー側入力論理ピン（ＬＩＮ）、二機能入力／出力アクティブローピン（ＦＡＵＬＴ／ＳＤ）、他の二機能入力／出力アクティブローピン（ＳＹ  ＦＬＴ）、および障害クリアアクティブハイ入力（ＦＬＴ＿ＣＬＲ）を含む。別個の論理制御入力ピンＨＩＮ、ＬＩＮは、ハイ側およびロー側ゲートドライバが、外部コントローラ（図示せず）によって互いに無関係に制御されることを可能にする。
【００３１】
ＦＡＵＬＴ／ＳＤピンは、たとえば、出力としての障害状態、および入力としてのＨＩＮまたはＬＩＮ状態に関わらずゲートドライバの出力のシャットダウンを示す、２つの機能を有する。ＳＹ＿ＦＬＴピンは、同様に、たとえば、出力としてのソフトシャットダウンシーケンスの発生、およびアクティブロー入力信号としてのハイ側およびロー側（フリーズ状態）の両方の出力状態についてのホールドを作動することを示す、２つの機能を有する。
【００３２】
たとえば、障害制御回路４０の論理は、図４に示され、図１７および図１８のタイミングおよび論理図は、集積回路１０への結果としての作用を示す。図１７を参照すると、入力／出力タイミング図は、出力信号としてのＳＹ＿ＦＬＴおよびＦＡＵＬＴ／ＳＤとともに示される。入力信号ＨＩＮおよびＬＩＮが両方オンであるとき、出力信号はターンオフされ、位置Ａで示されるように保護を介してアンチシュート（anti-shoot）を提供する。位置Ｂで、ハイ出力信号はオンされ、ハイ側ＩＧＢＴは非飽和し、たとえばＤＳＨがアクティブハイになり、ＳＹ＿ＦＬＴ出力がアクティブローを示すようにする。ハイ出力は、ソフトにシャットダウンし、一方ＳＹ＿ＦＬＴ出力信号がローにとどまる。したがって、ＳＹ＿ＦＬＴがハイになると、障害制御回路４０は、シャットダウン障害ＦＡＵＬＴ／ＳＤをローにアサートする。ソフトシャットダウンにおいて、外部コントローラが、入力制御ＬＩＮをアサートまたは非作動しても、ロー出力は、障害制御回路４０によってホールド状態（フリーズ）にされる。ソフトシャットダウンの後、障害制御回路４０は、ハードシャットダウンＦＡＵＬＴ／ＳＤをラッチする。ＦＡＵＬＴ／ＳＤはローにラッチされている間に、ＦＬＴ＿ＣＬＲピンは、ＦＡＵＬＴ／ＳＤをディセーブルするようにアサートすることができ、図１７のタイミング図における位置Ｃの後で示されるように、障害制御回路４０をリセットし、かつ出力が続く入力に戻ることを可能にする。位置Ｄで、ハイ側ＤＳピン入力電圧（ＤＳＨ）がハイになるが、ハイ側出力電圧ＨＯＰ、ＨＯＮがオフであるために、ハイＤＳＨは読み取られない。
【００３３】
位置Ｅで、ロー側非飽和入力電圧ＤＳＬがアクティブハイになるとき、ロー側出力電圧ＬＯＰ、ＬＯＮがオンである。したがって、ロー側ＩＧＢＴ非飽和が検出され、ロー側出力電圧ＬＯＰ、ＬＯＮが、ソフトにシャットダウンし（ＳＳＤＬを介して次第にシャットダウンする）、一方、ＳＹ＿ＦＬＴ出力信号は、障害制御回路４０によってローにアサートされる。ＳＹ＿ＦＬＴが解放されると、障害制御回路４０は、シャットダウン障害ＦＡＵＬＴ／ＳＤをローにアサートする。ソフトシャットダウンシーケンスの間、外部制御入力ＨＩＮ、ＬＩＮにおける変化は無視される。ソフトシャットダウンシーケンスが完了した後、障害制御回路４０は、外部コントローラによって最後にＦＬＴ＿ＣＬＲがクリアされた、ハードシャットダウンＦＡＵＬＴ／ＳＤをアサートする。
【００３４】
図１８は、入力としてＳＹ＿ＦＬＴおよびＦＡＵＬＴ／ＳＤを有する論理図を示す。位置Ａで、デバイス１０は、入力変化に関わらずホールド状態にある。ホールド状態は、外部的にＳＹ＿ＦＬＴをローによって強制することによって強制される。したがって、ホールド状態の間、ローおよびハイ側の論理入力電圧ＨＩＮ、ＬＩＮにおける変化は、出力段５０に対して何ら影響を及ぼさない、障害制御回路４０によってフリーズされる。位置Ｂで、デバイス１０は、外部的に駆動されたアクティブローシャットダウン障害信号ＦＡＵＬＴ／ＳＤのアサーションに応答して、障害制御回路４０によってターンオフされたすべての出力電圧を有する。位置Ｃで、ローカルゲートドライバ集積回路１０に対するＦＬＴ＿ＣＬＲは、アクティブな外部的なハードシャットダウン状態をディセーブルしないので、ＦＬＴ＿ＣＬＲのアサーションは影響を及ぼさない。位置Ｄで、外部ＦＡＵＬＴ／ＳＤ信号は、解放され、出力電圧ＨＯＰ、ＨＯＮ、ＬＯＰ、ＬＯＮは、続く制御入力電圧ＨＩＮ、ＬＩＮに戻る。なぜなら、外部的なハードシャットダウン状態は、ローカルゲートドライバ集積回路１０の障害制御回路４０によってラッチされないからである。外部的にＦＡＵＬＴ／ＳＤピンをローに駆動することによってＦＡＵＬＴ／ＳＤを再びアサートすることは、点Ｅで他のハードシャットダウンを引き起こす。点Ｆで、外部的にＳＹ＿ＦＬＴをローに強制することは、外部ＳＹ＿ＦＬＴが解放されるまで、集積回路１０を、再びハイおよびロー出力電圧の状態をフリーズするホールド状態にして、外部ＦＡＵＬＴ／ＳＤは、アサートされ出力段５０をシャットダウンする。
【００３５】
図３は、本発明の一実施形態の様々な状態の論理マップを示す。ハイ側出力段で、電圧不足状態は、フローティング供給電圧ＶＢとハイ側オフセット電圧ＶＳとの間の差である、ハイ側電圧差ＶＢＳについて決定される。ロー側出力段で、電圧不足状態は、ロー側供給電圧ＶＣＣについて検出される。ＦＬＴ＿ＣＬＲ、ＨＩＮ、ＬＩＮ、ロー側電圧不足、ＵＶ＿ＶＣＣ、ハイ側電圧不足ＵＶ＿ＶＢＳ、ＤＳＨ、ＤＳＬ、ＳＹ＿ＦＬＴ、およびＦＡＵＬＴ／ＳＤなどのシステム変数は、図３のライン上にラベル付けられた信号として示されている。論理状態は、長円内に示される。図３のライン上に示された信号の論理値の変化は、状態遷移を生成する。たとえば、デバイスが、現在不足電圧ＶＢＳ状態１３０にあるとき、信号ＵＶ−ＶＢＳ１３１がアサートされ、ハイ出力が、図２の出力側ゲートドライバ回路５０によってシャットダウンされる。たとえば、ハイ側出力電圧ＨＯＮ、ＨＯＰをターンオンする唯一の方法は、立ち上がりエッジ事象が、ハイ側入力電圧論理ＨＩＮにおいてアサートされるかどうかである。
【００３６】
図４を考えると、ＤｅｓａｔＨＳおよびＤｅｓａｔＬＳは、ハイ側およびロー側ゲートドライバ５０から発生する初期信号である。ＤｅｓａｔＨＳまたはＤｅｓａｔＬＳのいずれかがアサートされる場合、Ｄｅｓａｔ論理ＯＲゲート９１がオンされる。ＯＲゲート９１の論理状態は、論理スイッチ回路９２、中間ＯＲゲート９３、およびトランジスタ９６のゲートに入力され、トランジスタ９６は、ＶＳＳへスイッチングすることによってＳＹ＿ＦＬＴをローにする。したがって、内部ホールド信号は、アサートされ、かつ図２に示されるように、論理管理回路４０から入力段７１のホールド段４２へ通過される。たとえば、ソフトシャットダウンの間、障害制御回路４０および内部ホールド段４２の論理要素９２、９３、９４、９５、および９８によるソフトシャットダウンの終わりまで、制御論理入力、電圧不足障害、および外部ハードシャットダウンは、マスク（隠）される。したがって、非飽和保護が、外部コントローラおよび電圧不足保護処置とは無関係に働く。
【００３７】
図５は、ハイ側またはロー側出力段５０について使用することができるゲートドライバ出力段の一実施形態を示す。プレドライバ５１は、出力スイッチングトランジスタ５３、５４、５５の動作を制御する。回路の残りは、外部非飽和検出接続ＤｅｓａｔＨＳ／ＬＳを介する、ローカル非飽和保護およびソフトシャットダウン回路を備える。外部検知ダイオード１、２は、前述の実施形態において議論されたように検知ダイオードをアクティブバイアスするために、内部プルアップ抵抗器５９によって、あるいはアクティブバイアス回路（たとえば図１０）によってバイアスされる。パワートランジスタ１１０のＩＧＢＴのエミッタに対するコレクタ電圧（ＶＣＥ）は、検知ダイオード１、２によって監視され、ゲートドライバ出力段５０が、ソフトシャットダウンのためのＳＳＤ  Ｈ／Ｌピンを使用して、非飽和になったトランジスタ１１０をなだらかにターンオフすることを可能にする。したがって、非飽和になったトランジスタ１１０は、過渡過剰電圧から保護される。
【００３８】
図５に示される実施形態において、ＶＣＥが増加すると、非飽和ピンＤＳＨ、ＤＳＬでの検知された電圧ＶＤＳＨ、ＶＤＳＬも増加する。ローカル電源に内部的にバイアスされると、非飽和ピンＤＳＨ、ＤＳＬでの検知された電圧ＶＤＳＨ、ＶＤＳＬは、自動的にクランプされる。検知された電圧ＶＤＳＨ、ＶＤＳＬが、非飽和コンパレータ５７の非飽和電圧閾値ＶＤＥＳＡＴを超える場合、非飽和コンパレータ５７がトリガされる。一実施形態において、ノイズフィルタ６１は、非飽和トリガ５８のパルス幅より短いパルスをフィルタリングして、外部的に引き起こされたノイズによる誤った非飽和検出を避けるために使用される。
【００３９】
一実施形態において、ＩＧＢＴターンオンの間、非飽和回路は、ＩＧＢＴターンオンの間に誤った非飽和を避けるためにオン／オフ信号に接続される、ブランキング回路６２からのブランキング信号によってディセーブルされる。ブランキング回路６２は、ブランキング期間ｔＢＬの間トリガ５８をディセーブルし、ブランキング期間ｔＢＬは、たとえば所定の最大ＩＧＢＴターンオン時間であることができる。ゲートトランジスタは、所定のブロッキング時間ｔＢの後、不完全な飽和を避けるようなサイズにされるべきである。そうでなければ、非飽和検出は、ＩＧＢＴターンオンの間、出力段５０を誤ってシャットダウンすることがある。
【００４０】
ソフトシャットダウンシーケンスにおいて、出力段４０はハイインピーダンスになるが、プルダウンスイッチ５６は、ソフトシャットダウンピンＳＳＤＨ、ＳＳＤＬを介してＩＧＢＴをターンオフするためにアサートされる。障害制御回路は、ＳＹ＿ＦＬＴ出力ピンで非飽和障害をアサートし（たとえば、アクティブロー）、たとえばシャットダウン期間ｔＳＳの間継続するソフトシャットダウンシーケンス全体の間に、専用ローカルネットワーク上のソフトシャットダウン状態を外部に報告する。その後、障害制御回路４０は、非飽和障害出力ＳＹ＿ＦＬＴを解放し、内部的にかつ外部的にシャットダウン障害信号ＦＡＵＬＴ／ＳＤを生成する。内部シャットダウン障害信号ＦＡＵＬＴ／ＳＤを活性化することによって、ハードシャットダウンは、シャットダウン段７３によってハイおよびロー出力段５０についてラッチされる。たとえば、ゲートドライバ集積回路１０は、障害クリア信号ＦＬＴ＿ＣＬＲをアサートする外部コントローラによって、障害がクリアされるまでローにラッチされ、障害クリア信号ＦＬＴ＿ＣＬＲは、障害制御回路４０を、論理スイッチ回路９２を使用して集積回路１０をリセットするように促す。
【００４１】
ハイ側フローティング供給電圧ＶＢは、ハイ側ドライバ回路に電圧供給を与える。この供給は、オフセット電圧ＶＳの頂部に位置する。したがって、ハイ側フローティング供給電圧ＶＢおよびオフセット電圧ＶＳは、ハイ側供給電圧ＶＢＳを供給する。
【００４２】
ブートストラップ供給電圧を使用することは、シンプルであり低価格である利点を有する。しかしながら、この方法は、ブートストラップコンデンサ１２における充電を補充する要件によって制限される。適正なブートストラップコンデンサ１２の選択は、ブートストラップコンデンサ１２を補充する必要性によって制限される、デューティサイクルおよび出力段のオン時間に対する制限を低減することに役立つ。
【００４３】
ブートストラップコンデンサ１２をサイズ決定するために、第１のステップは、ハイ側ＩＧＢＴがオンされるとき必要な最小電圧低下（ΔＶＢＳ）を確立することである。ＶＧＥｍｉｎが維持を望む最小ゲートエミッタ電圧であるとき、電圧低下は以下のように見出される。
ΔＶＢＳ≦ＶＣＣ−ＶＦ−ＶＧＥｍｉｎ−ＶＣＥｏｎ
以下の条件の下で、
ＶＧＥｍｉｎ＞ＶＢＳＵＶ−
ここで、ＶＣＣはＩＣ電圧供給であり、ＶＦはブートストラップダイオード順方向電圧であり、ＶＣＥｏｎはロー側ＩＧＢＴのエミッタコレクタ電圧であり、ＶＢＳＵＶ−は閾値に向かう負のハイ側供給不足電圧である。
【００４４】
さて、ＶＢＳにおける低下に影響する要因を考慮する。
−ゲート電荷（ＱＧ）に必要なＩＧＢＴターンオン、
−ＩＧＢＴゲートソースリーク電流（ＩＬＫ＿ＧＥ）、
−フローティングセクションリーク電流（ＩＬＫ）、
−ブートストラップダイオードリーク電流（ＩＬＫ ＤＩＯＤＥ）、
−オン時の非飽和ダイオードバイアス（ＩＤＳ−）、
−内部レベルシフタによって必要な電荷（ＱＬＳ）、一般に２０ｎＣ、
−ブートストラップコンデンサリーク電流（ＩＬＫ＿ＣＡＰ）、
−ハイ側オン時間（ＴＨＯＮ）。
【００４５】
ＩＬＫ＿ＣＡＰは、電解コンデンサを使用するときだけ関係があり、他のタイプのコンデンサが使用される場合無視することができる。好ましくは、少なくとも１つのＥＳＲセラミックコンデンサが使用される。たとえば、並列電解および低ＥＳＲセラミックが、有効な解決方法を結果として生じることができる。
【００４６】
したがって、以下の式が導き出される。
ＱＴＯＴ＝ＱＧ＋ＱＬＳ＋（ＩＬＫ＿ＧＥ＋ＩＱＢＳ＋
ＩＬＫ＋ＩＬＫ＿ＤＩＯＤＥ＋ＩＬＫ＿ＣＡＰ＋ＩＤＳ−）・ＴＨＯＮ
ブートストラップコンデンサの最小サイズ（規模）は、以下のようになる。
【００４７】
【数１】
2004201486.tif 000003
【００４８】
一例として、以下のパラメータが使用される。
ａ）２５Ａ＠１２５Ｃ  ＩＧＢＴ（たとえば、ＩＲＧＰ３０Ｂ１２０ＫＤ）を使用する。
・ＩＱＢＳ＝８００μＡ（静電特性を参照）
・ＩＬＫ＝５０μＡ（静電特性を参照）
・ＱＬＳ＝２０ｎＣ
・Ｑｇ＝１６０ｎＣ（データシートＩＲＧＰ３０Ｂ１２０ＫＤ）
・ＩＬＫ＿ＧＥ＝１００ｎＡ（データシートＩＲＧ３０Ｂ１２０ＫＤ）
・ＩＬＫ＿ＤＩＯＤＥ＝１００μＡ（逆回復時間＜１００ｎｓを有する）
・ＩＬＫ＿ＣＡＰ＝０（セラミックコンデンサについては無視される）
・ＩＤＳ−＝１５０μＡ（ＳＥＥ静電特性）
・ＴＨＯＮ＝１００μｓ
および
・ＶＣＣ＝１５Ｖ
・ＶＦ＝１Ｖ
・ＶＣＥｏｎｍａｘ＝３．１Ｖ
・ＶＧＥｍｉｎ＝１０．５Ｖ
【００４９】
最大電圧低下ΔＶＢＳは以下のようになる。
ΔＶＢＳ≦ＶＣＣ−ＶＦ−ＶＧＥｍｉｎ−ＶＣＥｏｎ＝
１５Ｖ−１Ｖ−１０．５Ｖ−３．１Ｖ＝０．４Ｖ
またブートストラップコンデンサは以下のようになる。
【００５０】
【数２】
2004201486.tif 000004
【００５１】
この例において、ＶＣＣは、１５Ｖであるように選択される。いくつかのＩＧＢＴは、ブートストラップ技術で正確に作動するように、１５Ｖよりも高い論理供給電圧ＶＣＣを必要とすることがある。また、ＶＣＣにおける変化は、単に例として提供することができる上記式で考慮されるべきである。
【００５２】
ブートストラップコンデンサについての最も悪いケースは、負荷電流ＩＬＯＡＤが負であるときである。したがって、ブートストラップは、そのような状況に適合するようなサイズにされるべきである。
【００５３】
一実施形態において、ブートストラップ抵抗器（Ｒｂｏｏｔ）は、ブートストラップコンデンサが初期的に充電されたときに電流を制限するために、ブートストラップダイオードと直列に配置される（図１９参照）。好ましくは、Ｒｂｏｏｔは、ＶＢＳ時定数ｔＨＯＮの増加を避けるために、５オームから１０オームの間の抵抗値を超えない。ブートストラップコンデンサ１２を充電するため、またはその電荷を補充するための最小オン時間は、この時定数ｔＨＯＮに対して照合されなければならない。
【００５４】
電解タンクコンデンサを使用するハイｔＨＯＮ設計のために、ＥＳＲが考慮されなければならない。この寄生抵抗は、ブートストラップコンデンサ１２を充電するときに、ＶＢＳに電圧ステップを生成するＲｂｏｏｔを有する電圧分割器を形成する。電圧ステップおよび相対速度（ｄＶＢＳ／ｄＴ）は、制限されるべきである。好ましくは、ＥＳＲは、以下のように設計されるべきである。
【００５５】
【数３】
2004201486.tif 000005
【００５６】
一実施形態において、並列の小さなセラミックコンデンサと大きな電解コンデンサとの組合せが、許容可能であることが見出された。第１に、等価抵抗値を低減することによってｄＶＢＳ／ｄＴを制限し、ゲート電荷だけを急速に充電するように作用するが、第２に、所望の範囲ΔＶＢＳ内でＶＢＳ電圧低下を維持する。
【００５７】
一実施形態において、ブートストラップダイオードは、ＢＶ＞１２００ｖ、およびブートストラップコンデンサ１２から固定供給電圧ＶＣＣへのフィードバック電荷量を低減するために速い回復時間（ｔｒｎ＜１００ｎｓ）を有する。
【００５８】
トランジスタ６、７のスイッチング速度は、ターンオンおよびターンオフゲート電流を制御する抵抗器１３〜１８を、適切にサイズ決定することによって制御することができる。以下の部分は、ゲートドライバの等価出力抵抗値（ＲＤＲｐおよびＲＤＲｎ）を導入することによって所望のスイッチング時間および速度を得るように、抵抗器をサイズ決定することの一例を提供する。
【００５９】
例は、ＩＧＢＴパワートランジスタを使用する。図２０は、以下の段落で使用される名称を示す。さらに、Ｖｇｅ＊は、定圧電圧を示し、ＱＧＣおよびＱＧＥは、それぞれコレクタに対するゲートおよびエミッタに対するゲートの電荷を示す。
【００６０】
スイッチング時間ｔＳＷは、定圧電圧の終わりに到達するために使われる時間として規定される（ＱＧＣ＋ＱＧＥの合計が、ＩＧＢＴゲートに与えられる）。所望のスイッチング時間を得るために、ゲート抵抗値は、ＱＧＥ、およびＱＧＣ、ＶＣＣ、ＶＧＥから始まってサイズ決定することができる（図２１参照）。
【００６１】
【数４】
2004201486.tif 000006
【００６２】
および
【００６３】
【数５】
2004201486.tif 000007
【００６４】
ここで、ＲＴＯＴ＝ＲＤＲｐ＋ＲＧｏｎ
ＲＧｏｎ＝ゲートオン抵抗
ＲＤＲｐ＝ドライバ等価オン抵抗
ＲＧｏｎ＞７オームのとき、ＲＤＲｐは、以下によって規定される。
【００６５】
【数６】
2004201486.tif 000008
【００６６】
（Ｉ０１＋、Ｉ０２＋、およびｔｏｎ１は、ＩＲ２２１４データシートからである。）
表ＩＩＩは、２つの共通に使用されるＩＧＢＴについてのゲート抵抗値サイズを示す（例のデータシート値を使用し、かつＶＣＣ＝１５Ｖを仮定して計算された）。
【００６７】
ターンオンゲート抵抗ＲＧｏｎは、出力勾配（ｄＶｏｕｔ／ｄｔ）を制御するためにサイズ決定することができる。出力電圧は非線形特性を有するが、最大出力勾配は、以下によって近似することができる。
【００６８】
【数７】
2004201486.tif 000009
【００６９】
式（１）に挿入しかつ再構成することによって、以下のようになる。
【００７０】
【数８】
2004201486.tif 000010
【００７１】
一例として、表ＩＶは、２つの一般的なＩＧＢＴ、および例のデータシート値を使用し、かつＶＣＣ＝１５Ｖを仮定したとき、ｄＶｏｕｔ／ｄｔ＝５Ｖ／ｎｓを得るためにゲート抵抗ＲＧｏｎのサイズ決定を示す。ターンオン時間は、ターンオンの間に非飽和検出を避けるために、ブランキング時間ｔＢＬよりも短くなるべきである。
【００７２】
ターンオフ抵抗器ＲＧｏｆｆサイズ決定における最悪のケースは、オフ状態におけるＩＧＢＴのコレクタが、外部事象（たとえば、コンパニオンＩＧＢＴのターンオン）によって通信することを強制されるときである。この場合、出力ノードのｄＶ／ｄｔは、ＲＧｏｆｆおよびＲＤＲｎ内を流れるＣＲＥＳｏｆｆを介する寄生電流を引き起こす。図２２は、ロー側がオフされかつハイ側がターンオンしたときの電流経路を示す。ゲートでの電圧低下が、ＩＧＢＴの閾値電圧を超える場合、デバイスは、望ましくない自己ターンオンする可能性がある。したがって、以下の解析は、ゲートターンオフ抵抗ＲＧｏｆｆの値を適正に選択することになる。
【００７３】
図２２の回路は、以下の式に対応する。
【００７４】
【数９】
2004201486.tif 000011
【００７５】
式を再構成すると、以下のようになる。
【００７６】
【数１０】
2004201486.tif 000012
【００７７】
ＲＧｏｆｆ＞４オームのとき、ＲＤＲｎは、ＶＣＣ／ＩＯによって十分に規定される（ＩＲ２２１４データシートからのＩＯ）。一例として、表Ｖは、２つの一般的なＩＧＢＴおよびｄＶｏｕｔ／ｄｔ＝５Ｖ／ｎｓについてのＲＧｏｆｆを示す。
【００７８】
例は、ゲート抵抗のサイズ決定を近似するために、簡単な方法を提供することを単に意図される。より正確なサイズ決定は、より正確なデバイスモデルを提供することができる。そのようなモデルは、知られている回路シミュレーションモデルを使用してシミュレートすることができる。
【００７９】
一例において、ゲートドライバ集積回路ピンアウトは、フローティングピン（ＤＣ−からＤＣ＋）とロー電圧ピンとの間の距離を最大化する。好ましくは、抵抗器、ダイオード、およびＩＧＢＴなどのハイ側構成部品は、デバイスのハイ電圧側に配置され、一方他の構成部品は、デバイスのロー電圧側に配置される。また、接地面は、ノイズ結合を避けるべきである場合、ハイ電圧フローティング側近くに配置されるべきではない。
【００８０】
電流ループは、電磁（ＥＭ）ノイズを送信および受信することを可能にするアンテナのように作用する。ＥＭ結合を低減し、かつパワースイッチターンオン／オフ性能を改善するために、ゲートドライブループは低減されるべきである。図１は、たとえばロー側ゲートループ５を示す。
【００８１】
さらに、電流は、ＩＧＢＴコレクタゲート寄生容量を介して、ゲートドライブループ内部へ注入することができる。ゲートループの寄生自己インダクタンスは、自己ターンオン効果の可能性を増加する、ゲートエミッタ間の電圧を展開する可能性がある。好ましくは、３つのゲート抵抗が、ゲートループ５の領域を低減するために互いに近接して配置される。
【００８２】
ゲートドライバ出力段は、たとえば２Ａまでの出力電流を有するＩＧＢＴを迅速にターンオンすることを可能にする。一実施形態において、電源コンデンサが、寄生インダクタンス／抵抗を低減するために、可能な限りデバイスピン（接地に結合された電源についてＶＣＣおよびＶＳＳ、フローティング電源についてＶＢおよびＶＳ）に近接するように配置される。
【００８３】
図２４は、３層ＰＣＢを使用するＰＣＢの一例を示す。ハイおよびロー電圧側における電源コンデンサおよびゲート抵抗についての配置およびルーティングは、それぞれ供給経路およびゲートドライブループを低減する。ブートストラップダイオード１１は、ブートストラップコンデンサ１２に可能な限り近接してダイオード１１のカソードを有し、かつハイ電圧ＶＢから離れてＶＣＣに近接するダイオード１１のアノードを有するようにデバイスの下に配置される。
【００８４】
本発明は、それらの特定の実施形態に関して記載されたが、多くの他の変形形態および修正形態、ならびに他の利用が、当業者には明らかである。したがって、本発明が、本明細書の例によって限定されず請求項によってのみ限定されることが好ましい。
【００８５】
【表１】
2004201486.tif 000013
【００８６】
【表２】
2004201486.tif 000014
【００８７】
【表３】
2004201486.tif 000015
【００８８】
【表４】
2004201486.tif 000016
【００８９】
【表５】
2004201486.tif 000017
【００９０】
【表６】
2004201486.tif 000018
【００９１】
【表７】
2004201486.tif 000019
【図面の簡単な説明】
【００９２】
【図１】半ブリッジ回路に電気的に接続された本発明の一実施形態を示す図である。
【図２】図１に示されるゲートドライバ集積回路の機能ブロック図である。
【図３】図２に示される実施形態を示す状態図である。
【図４】図２の障害管理回路４０の一実施形態を示す図である。
【図５】図２の非飽和検知およびソフトシャットダウン回路の構造の一実施形態を示す図である。
【図６】図２の電圧不足回路６０の一実施形態を示す図である。
【図７】図２に示されるようなシュミットトリガ回路７０の入力および出力を簡単に示す図である。
【図８】ハイ側およびロー側回路ドライバのＬＯＮ、ＨＯＮ、ＳＳＤＨ、およびＳＳＤＬを駆動する、出力回路の一実施形態を示す図である。
【図９】ＬＯＰおよびＨＯＰ信号のためのハイ側およびロー側回路ドライバを示す図である。
【図１０】非飽和電圧を含むフィードバック信号に基づく内部信号の生成を示す図である。
【図１１】入力ＦＡＵＬＴ／ＳＤおよびＳＹ＿ＦＬＹに基づく、内部障害ホールド信号とハードおよびソフトシャットダウン内部信号との生成を示す図である。
【図１２】ハイ側およびロー側回路ドライバのスイッチング時間波形を示す図である。
【図１３】ハイ側およびロー側回路ドライバのためのソフトシャットダウンタイミングを示す図である。
【図１４】非飽和タイミングについてのタイミング図である。
【図１５】内部デッド時間タイミングについてのタイミング図である。
【図１６】ハイ側ドライバ回路を供給するブートストラップ方法の代わりの実施形態を示す図である。
【図１７】出力としてＳＹ＿ＦＬＴおよびＦＡＵＬＴ／ＳＤを有する入力／出力タイミング図である。
【図１８】入力としてＳＹ＿ＦＬＴおよびＦＡＵＬＴ／ＳＤを有する入力／出力論理図である。
【図１９】本発明の他の実施形態を示す図である。
【図２０】名称を定義する図示表現を示す図である。
【図２１】スイッチング時間ｔＳＷの解析のために、ゲートオン抵抗器ＲＧｏｎのサイズを決定する等価回路図である。
【図２２】ＩＧＢＴターンオフについての解析で使用するターンオフ抵抗器ＲＧｏｆｆのサイズを決定する他の等価回路図である。
【図２３】ゲートドライブループを示す図である。
【図２４ａ】本発明の一実施形態のための３層のプリント基板のレイアウトの一例を示す図である。
【図２４ｂ】本発明の一実施形態のための３層のプリント基板のレイアウトの一例を示す図である。
【図２４ｃ】本発明の一実施形態のための３層のプリント基板のレイアウトの一例を示す図である。
【符号の説明】
【００９３】
１、２  外部非飽和電圧検知ダイオード
５  ゲートドライブループ
６、７  パワートランジスタ
１０、１０’、１０”  ゲートドライバ集積回路
１１  ブートストラップダイオード
１２  ブートストラップコンデンサ
１３、１４、１５、１６、１７、１８  ゲート抵抗器
２２  レベルシフタ
４０  障害制御回路
４２  ホールド論理段
５０  ゲートドライバ出力段
５１  プレドライバ
５２  保護回路
５３、５４  ターンオンスイッチ
５５  ターンオフスイッチ
５６、５８、６１、６３  非飽和電圧検知回路
５７  非飽和コンパレータ
５９  内部プルアップ抵抗器
６０  電圧不足検出回路
６１  ノイズフィルタ
６２  ブランキング回路
７０  入力制御段
７１  入力段
７３  スイッチング論理段
９１、９３  ＯＲゲート
９２  論理スイッチ回路
９６、１１０  トランジスタ
【図１】
2004201486.tif 000020
【図２】
2004201486.tif 000021
【図３】
2004201486.tif 000022
【図４】
2004201486.tif 000023
【図５】
2004201486.tif 000024
【図６】
2004201486.tif 000025
【図７】
2004201486.tif 000026
【図８】
2004201486.tif 000027
【図９】
2004201486.tif 000028
【図１０】
2004201486.tif 000029
【図１１】
2004201486.tif 000030
【図１２】
2004201486.tif 000031
【図１３】
2004201486.tif 000032
【図１４】
2004201486.tif 000033
【図１５】
2004201486.tif 000034
【図１６】
2004201486.tif 000035
【図１７】
2004201486.tif 000036
【図１８】
2004201486.tif 000037
【図１９】
2004201486.tif 000038
【図２０】
2004201486.tif 000039
【図２１】
2004201486.tif 000040
【図２２】
2004201486.tif 000041
【図２３】
2004201486.tif 000042
【図２４ａ】
2004201486.tif 000043
【図２４ｂ】
2004201486.tif 000044
【図２４ｃ】
2004201486.tif 000045
【外国語明細書】
2004201486.tif 000046
2004201486.tif 000047
2004201486.tif 000048
2004201486.tif 000049
2004201486.tif 000050
2004201486.tif 000051
2004201486.tif 000052
2004201486.tif 000053
2004201486.tif 000054
2004201486.tif 000055
2004201486.tif 000056
2004201486.tif 000057
2004201486.tif 000058
2004201486.tif 000059
2004201486.tif 000060
2004201486.tif 000061
2004201486.tif 000062
2004201486.tif 000063
2004201486.tif 000064
2004201486.tif 000065
2004201486.tif 000066
2004201486.tif 000067
2004201486.tif 000068
2004201486.tif 000069
2004201486.tif 000070
2004201486.tif 000071
2004201486.tif 000072
2004201486.tif 000073
2004201486.tif 000074
2004201486.tif 000075
2004201486.tif 000076
2004201486.tif 000077
2004201486.tif 000078
2004201486.tif 000079
2004201486.tif 000080
2004201486.tif 000081
2004201486.tif 000082
2004201486.tif 000083
2004201486.tif 000084
2004201486.tif 000085
2004201486.tif 000086
2004201486.tif 000087
2004201486.tif 000088
2004201486.tif 000089
2004201486.tif 000090
2004201486.tif 000091
2004201486.tif 000092
2004201486.tif 000093
2004201486.tif 000094
2004201486.tif 000095
2004201486.tif 000096
2004201486.tif 000097
2004201486.tif 000098
2004201486.tif 000099
2004201486.tif 000100
2004201486.tif 000101
2004201486.tif 000102
2004201486.tif 000103
2004201486.tif 000104
2004201486.tif 000105