(57)【要約】【課題】チップ化のためには回路構成が極めて簡単で正確な減衰量が得られる減衰器が必要であった。【解決手段】主線路(１)上の接続点(Ｘ)とグランドとの間に４個のトランジスタ(Ｔ)を並列に接続する。トランジスタを“オン”または“オフ”状態とすることによって“抵抗”もしくは“容量”として作用するため、各トランジスタ(Ｔ)のオン、オフ状態の組合せによって、所望の通過損失の減衰量が得られる。【選択図】        図１
2004201055.tif 000002
【特許請求の範囲】
【請求項１】
主線路上の所定部とグランドとの間に、複数の分岐線路を介してトランジスタを並列に接続し、各トランジスタを個別にオンオフ制御するることを特徴とする減衰器。
【請求項２】
上記複数個の各トランジスタに対し、別の１個以上のトランジスタを直列に挿入した請求項１記載の減衰器。
【請求項３】
上記複数個の各トランジスタに対し、抵抗を直列に挿入した請求項１記載の減衰器。
【請求項４】
上記主線路の線路幅を狭くして特性インピーダンスを所定値より高くした請求項１〜３のいずれかに記載の減衰器。
【請求項５】
上記所定部に上記複数のトランジスタを直接接するように配置した請求項１〜３のいずれかに記載の減衰器。
【請求項６】
上記主線路の一点は、主線路を伝播する高周波信号の１／４波長以下の長さを主線路方向に有する領域であることを特徴とする請求項１記載の減衰器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は高周波信号減衰器に関するもので、例えば利得のばらつきや利得の温度特性をもった増幅器と組合わせて用いることを可能にするため、通過信号の減衰量を４〜５dBに限定して、小型化を図った減衰器に関する。
【０００２】
【従来の技術】
増幅器をシステム内に組み込む場合、特に利得について、規定された温度範囲内であるいはチップ間で均一な特性であることが望ましい。なぜならシステム全体としてのレベルダイヤを一定に維持できるからである。増幅器の利得が減少した場合、増幅器の出力が減少し後続の回路を駆動できなくなる。また、増幅器の利得が増加した場合、増幅器内の最終段トランジスタが過入力な状態になり信頼性上の問題を発生させる可能性が生じる。
【０００３】
利得をチップ間で均一にするには、トランジスタに印加するバイアスを調整し利得を一定に保つ方法がある。例えば２段増幅器の場合、１段目のゲート電圧、ドレイン電圧、２段目のゲート電圧、ドレイン電圧のいずれかを加減することで全体の利得を調整している。
【０００４】
しかしこの方法は、(1)消費電力の変化を伴うこと、(2)増幅器がより多段で構成されている場合、利得と同時に出力レベルや各段のトランジスタの入力レベルを考慮する必要があること等の理由から調整可能な範囲が限定されてしまうという問題点がある。調整方法も増幅器が複数ある場合、かなり複雑になってしまい製作のスループットが低下してしまう。
【０００５】
もう一つの方法は、増幅器に減衰器を組合わせてシステムで使用する方法である。代表的なものとして、増幅器の利得ばらつきに対応した抵抗体を直列に接続する方法がある。この方法は増幅器の利得のばらつきを緩和できるが、利得の温度特性を補償することは困難である。
【０００６】
ここで減衰器に対する公知例を列挙する。
４つのポートを持つランゲカプラと、そのカプラの二つの各ポートに、ＦＥＴおよび抵抗の直列回路を複数個、並列接続したものがある(例えば特許文献１参照)。
【０００７】
高い精度で減衰能力を得るために、π型およびＴ型の抵抗減衰回路を複雑に組合せているものがある(例えば特許文献２参照)。
【０００８】
λ/４波長を持つ線路の入口側と出口側とに、ＦＥＴおよび抵抗の直列回路を２回路つづ並列接続したものがある(例えば特許文献３参照)。
【０００９】
減衰器を挿入したことにより生じる非直線性を改善するために、デュアルゲートのトランジスタにおける第２のゲート端子をドレインに接続するものがある(例えば特許文献４参照)。
【００１０】
減衰器を挿入したことにより生じる非直線性を改善するために、トランジスタのドレインにチョークコイルを介してバイアス電圧を印加するものがある(例えば特許文献５参照)。
【００１１】
高周波増幅回路で利得を可変しても直線性が損なわれないように、増幅用トランジスタのゲートに、バイアス用トランジスタを接続し、そのバイアス用トランジスタのゲートに利得制御電圧を供給するものがある(例えば特許文献６参照)。
【００１２】
高周波増幅回路で利得を可変しても直線性が損なわれないように、かつ、大きな利得可変幅を得るために、複数段のトランジスタと複数段のアッテネータとからなる複雑な回路のものがある(例えば特許文献７参照)。
【００１３】
過大入力を減衰させるために、マイクロ波線路に高インピーダンス線路の一端を接続し、他端に可変インピーダンス素子としてPINダイオードを接続したものがある(例えば特許文献８参照)。
【００１４】
【特許文献１】
特開平6-232607号「減衰器」（段落番号[0008]、図１）
【００１５】
【特許文献２】
特開平6-112767号「スイッチされる低損失減衰器」（請求項１、図２）
【００１６】
【特許文献３】
特開平7-312508号「可変減衰器」（段落番号[0019]、図１）
【００１７】
【特許文献４】
特開昭50-97252号「可変抵抗装置」（特許請求の範囲、図４）
【００１８】
【特許文献５】
特開平6-77762号「可変減衰器」（段落番号[0005]、図１）
【００１９】
【特許文献６】
特開平10-261925号「高周波増幅器」（段落番号[0020]、図１）
【００２０】
【特許文献７】
特開2001-102882号「高周波増幅器」（段落番号[0024]〜[0031]、図１）
【００２１】
【特許文献８】
特開2001-244706号「可変減衰器」（段落番号[0009]〜[0031]、図１）
【００２２】
【発明が解決しようとする課題】
特許文献１および２では、正確な減衰量が得られるものの回路構成が複雑で小型化が困難である。特許文献３のものでも規定の波長さの線路が必要で４系統もの減衰回路が必要なため小型化が困難であり、また、減衰回路がそれぞれ離れて設けられるためＬ成分が含まれ、そのため広帯域で一定の減衰量を得ることは困難である。特許文献４〜７においても、バイアス電源、チョークコイル、複雑なアッテネータを必要とするため、小型化が困難である。特許文献８は、リミッター回路であり、入力レベルに関係なく一定の減衰量を得ることはできない。
【００２３】
本発明は、通過損失量が広帯域で一定でかつ、組合せる増幅器との一体化も可能な小型の減衰器を提供するものである。
【００２４】
【課題を解決するための手段】
主線路上の一点とグランドとの間に複数個、例えば４個のトランジスタを並列に接続する。トランジスタを“オン”または“オフ”状態とすることによって“抵抗”もしくは“容量”として作用するため、各トランジスタのオンとオフとの組合せによって、所望の通過損失を有する減衰器が得られる。
【００２５】
【発明の実施の形態】
実施の形態１．
図１に本発明の実施の形態１による減衰器の回路図(左図)とそのレイアウトパターン図(右図)を示す。主線路１上の一点を接続点Ｘとして、その接続点Ｘから放射状に４本の分岐線路２が延在し、その線路端にそれぞれトランジスタＴ(ＦＥＴあるいはＨＥＭＴ)のソース、ドレイン電極を入出力として接続している。これらの４個のトランジスタＴを接続点Ｘを中心に左右、上下対象に配置している。
【００２６】
４本の各分岐線路２は互いに同一幅で同一長としたが、これに限定されることはない。また、主線路１上の接続点Ｘを中心として、トランジスタを点対称に配置したが、この配置についても限定されるものではない。又、トランジスタの個数も４個に限定されることはない。主線路１の両端に入力側(IN)、出力側(OUT)を図示しているが、これが逆になってもよい。以下の各実施の形態についても同様である。
【００２７】
各トランジスタＴは、ゲート電極に印加する電圧を切り替え、“オン”または“オフ”状態とすることによって“抵抗”もしくは“容量”として作用する。抵抗になった場合はＲＦ信号がリークし、主線路１での通過損失が増加し、容量の場合、容量値に対応した遮断周波数以下で絶縁され、ＲＦ信号のリークは発生せず通過損失は変化しない。
【００２８】
４個のトランジスタを並列に接続した図１での動作パターンを図２の(Ａ)〜(Ｅ)に示す。(Ａ)ではトランジスタはすべて容量Ｃになっており、通過損失には影響を与えない。(Ｅ)ではトランジスタはすべて抵抗Ｒになっており、通過損失は最大となる。(Ｂ)では４個のトランジスタ中、１個が抵抗に、(Ｃ)では４個中、２個が抵抗に、(Ｄ)では４個中、３個が抵抗になっている。主線路１の通過損失は、抵抗Ｒの個数に比例して(Ａ),(Ｂ),(Ｃ),(Ｄ),(Ｅ)の順に大きくなる。
【００２９】
図３に主線路の通過損失の周波数特性計算結果を示す。図２で示した各状態に対応して通過損失が段階的に変化していることが判る。また、主線路上の一点から複数のトランジスタを分岐させ、余分な直列線路(Ｌ成分)がないために、全動作状態において広帯域な特性が得られている。さらに、通過信号の減衰量が比較的小さくても良い用途では(４〜５dB程度)、信号の入出力線路以外の直列線路が不要であること、また、トランジスタＴのサイズが数１０μm程度で済むことから、小型の減衰器が実現できる。従って増幅器と組合わせた場合でも実装面積が極端に大きくならず、増幅器との一体化(１チップ化)も可能である。
【００３０】
実施の形態２．
図４に本発明の実施の形態２による減衰器の回路を示し、これは、図１で４個あった並列トランジスタＴ、それぞれ別のトランジスタを直列接続したものである。作成可能なトランジスタのサイズに制限がある場合(Wgをあるサイズ以上小さく出来ない場合)、トランジスタを直列に接続することで所望の高抵抗を実現することが可能となる。また、直列接続によって損失の変化幅を小さく設定することも可能となる。
【００３１】
尚、トランジスタを選択的にオンまたはオフにするには、外部から制御信号をゲートに供給することによって行うか、あるいは、図４に示したようなヒューズ回路を用い、そのヒューズの溶断または非溶断によって、トランジスタをオンまたはオフにしてもよい。
【００３２】
実施の形態３．
図５に本発明の実施の形態３による減衰器の回路を示し、これは、図２のグランド側の各トランジスタＴを抵抗Ｒに取替えたものである。これらの抵抗Ｒは全体の抵抗値を微調整するために用いられる。
【００３３】
例えば組合わせる増幅器が２段から４段に変更した場合、利得の調整範囲も変化する。このときトランジスタとグランド間の抵抗Ｒのみの変更で対応できるのであれば減衰器のレイアウトを変更する必要はほとんどない。また、トランジスタとグランド間の抵抗Ｒを減衰器チップの外部に設けることによって上記のような仕様の変更への対応が容易となる。
【００３４】
実施の形態４．
図６に本発明の実施の形態４による減衰器の回路図(左図)とそのレイアウトパターン図(右図)を示す。これは、図１の減衰器において、接続点Ｘの前後にある主線路１(破線で囲った個所)における伝送線路の特性インピーダンス(例えば５０Ω)よりも高くなるように主線路１の線路幅を狭くしたものである。
【００３５】
このように接続点Ｘ前後の伝送線路を高インピーダンスとすることで図２(Ａ)の通過損失が最小となる場合の容量値の付加分をキャンセルする効果が得られ、特性インピーダンスの不連続に起因した反射特性の劣化を防止することが可能となる。
【００３６】
実施の形態５．
図７に本発明の実施の形態５による減衰器のレイアウトパターン図を示す。以上の実施の形態では、主線路１上の上記所定部として接続点Ｘとしたが、実施の形態５では、所定部として主線路１に、主線路１と同一幅の分岐領域１ａなるものを設定し、その分岐領域１ａに直接接触して、分岐領域１ａとグランドとの間に、ソースおよびドレインを接続したトランジスタＴを、図中、上下に２個づつ配置している。
【００３７】
この分岐領域１ａは所望の周波数の波長に対して、十分に小さいことが望ましく、例えば、主線路１の長手方向の寸法Ｌは、主線路１を伝播する高周波信号の１／４波長以下の長さとするのが好ましい。更に望ましくは、主線路の長手方向において、主線路１を伝播する高周波信号の１／４波長の１０％以下の長さとするのが好ましい。
【００３８】
また、主線路１の幅Ｗは基板材料の誘電率と厚みによって決定される。例えば、ＧaＡsの１００μm厚基板において、特性インピーダンスを５０Ωとする場合、主線路幅Ｗは７０μmとなる。一方、前記寸法Ｌは、前述のように主線路１を伝播する高周波信号の波長によって決定され、例えば、ＧaＡsの１００μm厚基板において主線路上を３０ＧＨzの高周波信号が伝播する場合、３０ＧＨzの１／４波長は約８６０μmなので、その１０％以下である約８０μmを分岐領域１ａの長手方向の寸法Ｌとなる。
【００３９】
この実施の形態５によれば、図１にあったような分岐線路２が省略されることもあってＬ成分をなくすことができ、更に広帯域で一定の減衰量を得ることができる。
【００４０】
【発明の効果】
この発明の減衰器は、主線路上の所定部とグランドとの間に複数個のトランジスタを並列に接続し、かつ各トランジスタを個別にオンオフ制御可能としたものであり、余分な直列線路を含まないために、広帯域な周波数特性が得られる。この減衰器による通過損失の変動幅は比較的狭いが、トランジスタサイズが数１０μm程度で済むことから、回路の小型化が可能で、増幅器と組合わせた場合でも実装面積が極端に大きくならず、増幅器との一体化も可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による減衰器の回路図とそのレイアウトパターン図
【図２】図１の減衰器における動作例を示すした図
【図３】図２の各種動作例での通過損失の周波数特性計算結果を示したグラフ
【図４】本発明の実施の形態２による減衰器の回路図
【図５】本発明の実施の形態３による減衰器の回路図
【図６】本発明の実施の形態４による減衰器の回路図とそのレイアウトパターン図
【図７】本発明の実施の形態５による減衰器のレイアウトパターン図
【符号の説明】
１  主線路、１ａ  分岐領域、２  分岐線路、Ｔ  トランジスタ、Ｃ  容量、Ｒ抵抗、Ｘ  接続点
【図１】
2004201055.tif 000003
【図２】
2004201055.tif 000004
【図３】
2004201055.tif 000005
【図４】
2004201055.tif 000006
【図５】
2004201055.tif 000007
【図６】
2004201055.tif 000008
【図７】
2004201055.tif 000009