(57)【要約】【課題】簡単且つ安価な工程で、積層体を作製する際の工程ばらつきによる静電容量のばらつきを低減できる積層セラミックコンデンサの製造方法を提供する。【解決手段】積層セラミックコンデンサ１０の基準となる設計において、第１の内部電極層３の最外層と第２の外部電極６、または第２の内部電極層４の最外層と第１の外部電極５の少なくとも一方は対向するとともに、積層セラミックコンデンサ１０の静電容量の測定結果を基に、第１または第２の外部電極となる導体膜（５または６）を形成する量を決定し、第１の内部電極層３の最外層と第２の外部電極６、または第２の内部電極層４の最外層と第１の外部電極５の対向面積Ｓの少なくとも一方を調節する。【選択図】図１
2004259990.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層と第１及び第２の内部電極層とを積層してなる積層体の端面及び両主面に、前記第１及び第２の内部電極層と夫々接続してなる第１及び第２の外部電極となる導体膜を形成して成る積層セラミックコンデンサの製造方法であって、
前記第１の内部電極層のうち最外層に位置する内部電極層と前記積層体主面に被着された前記第２の外部電極の導体膜を対向配置させるとともに、
前記積層セラミックコンデンサに求められる静電容量に応じて、前記積層体主面に被着された前記第２の外部電極の導体膜の延出量を制御して、前記最外層の第１の内部電極層との対向面積を調節することを特徴とする積層セラミックコンデンサの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、積層セラミックコンデンサの製造方法に関するものであり、詳しくは積層体の主面に外部電極となる導体膜を形成する方法の改良に関する。
【０００２】
【従来の技術】
積層セラミックコンデンサは、複数の誘電体層と第１及び第２の内部電極層とが交互に積層してなる積層体の端部に、第１及び第２の外部電極が形成される。第１の内部電極層は第１の外部電極に接続し、且つ第２の内部電極層は第２の外部電極と接続している。
【０００３】
積層セラミックコンデンサは、例えば次のように製造される。まず、誘電体層となるセラミックグリーンシートの所定の領域に、導電性ペーストをスクリーン印刷し、第１及び第２の内部電極層となる内部電極層パターンを形成する。次に、内部電極層パターンが形成されたセラミックグリーンシートを所定の積層数で積層した後、切断して未焼成状態の積層体とし、さらに所定の雰囲気、温度、時間を加えて焼成し、積層体を作製する。これにより、積層体の両端面には、第１及び第２の内部電極層が露出している。そして、この積層体の両端面に第１及び第２の外部電極を形成する。
【０００４】
ここで、積層セラミックコンデンサの静電容量は、誘電体層の厚みと、この誘電体層をはさんだ第１及び第２の内部電極層の対向面積によって決定される。このため、上記積層セラミックコンデンサの製造方法において、セラミックグリーンシートの厚みや内部電極層パターンの面積にばらつきが生じた場合、作製される積層セラミックコンデンサの静電容量にばらつきが生じるという問題点があった。
【０００５】
そこで、積層セラミックコンデンサの静電容量のばらつきを低減するために、例えばセラミックグリーンシートの厚みや内部電極層パターンの面積を測定し、この測定結果に基づいて、積層数や内部電極層パターンの対向面積を調節した未焼成状態の積層体を作製する方法が用いられている。
【０００６】
［特許文献１］
特許第３０６０８４９号公報  （３−４項、図１）
［特許文献２］
特許第３０６３５７７号公報  （３−４項、図１−４）
【０００７】
【発明が解決しようとする課題】
しかしながら、上記製造方法によれば、積層、切断、焼成などの工程の状態は、常に変化している。このため、積層数や内部電極層パターンの対向面積を調節しても、その直後に、積層ズレ、焼成状態の変化などによる工程ばらつきが生じることがあった。このため、積層数や内部電極層パターンの対向面積を調節する方法では、積層セラミックコンデンサの静電容量のばらつきを低減するには限界があった。
【０００８】
本発明は、上記課題を鑑みてなされたものであり、その目的は、簡単且つ安価な工程で、積層体を作製する際の工程ばらつきによる静電容量のばらつきを低減できる積層セラミックコンデンサの製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の積層セラミックコンデンサの製造方法は、複数の誘電体層と第１及び第２の内部電極層とを積層してなる積層体の端面及び両主面に、前記第１及び第２の内部電極層と夫々接続してなる第１及び第２の外部電極となる導体膜を形成して成る積層セラミックコンデンサの製造方法であって、
前記第１の内部電極層のうち最外層に位置する内部電極層と前記積層体主面に被着された前記第２の外部電極の導体膜を対向配置させるとともに、
前記積層セラミックコンデンサに求められる静電容量に応じて、前記積層体主面に被着された前記第２の外部電極の導体膜の延出量を制御して、前記最外層の第１の内部電極層との対向面積を調節するものである。
【００１０】
【作用】
本発明の積層セラミックコンデンサの製造方法は、積層セラミックコンデンサの基準となる設計において、第１の内部電極層の最外層と第２の外部電極、または第２の内部電極層の最外層と第１の外部電極の少なくとも一方は対向するため、積層セラミックコンデンサの静電容量は、誘電体層をはさんだ内部電極層間に発生する静電容量と、第１の内部電極層の最外層と積層体主面側に形成される第２の外部電極の導体膜間に発生する静電容量の合計となる。そして、第１の内部電極層の最外層と第２の外部電極の導体膜の延出量を制御して、その対向面積を調整することにより、積層セラミックコンデンサの静電容量を調節することが可能となる。このため、積層体を作製する際に工程ばらつきに起因した静電容量のばらつきが生じた場合も、積層セラミックコンデンサの静電容量のばらつきを低減することができる。そして、積層セラミックコンデンサの静電容量を大きくすることも小さくすることも可能である。
【００１１】
また、上記調節は、積層セラミックコンデンサの製造工程の内、外部電極を形成する工程という最終段階で行うことができるため、積層体の作製までの工程がムダになるという生産上の問題点も解決できる。
【００１２】
さらに、得られる積層セラミックコンデンサの外観形状は、従来のものと何ら変わりなく、簡単且つ安価な工程となるとともに、実装時も従来と全く同じ条件を用いることが可能になる。
【００１３】
【発明の実施の形態】
以下、本発明の積層セラミックコンデンサの製造方法を図面に基づいて説明する。
【００１４】
図１は、本発明の製造方法により作製された積層セラミックコンデンサの縦断面図である。図２は、本発明の積層セラミックコンデンサの製造方法を示す工程フロー図である。
【００１５】
図において、１０は積層セラミックコンデンサ、１は積層体、２は誘電体層、３、４は第１及び第２の内部電極層、５、６は第１及び第２の外部電極であり、５ａ、６ａは、外部電極のうち積層体１に主面に回り込む部分である導体膜である。
【００１６】
誘電体層２は、チタン酸バリウムを主成分とする非還元性誘電体材料、及びガラス粉末を含む誘電体材料からなり、その形状は、２．０ｍｍ×１．２ｍｍなどである。この誘電体層２が図上、上方向に積層して積層体１が構成される。なお、誘電体層２の形状、厚み、積層数は容量値によって任意に変更することができる。
【００１７】
第１及び第２の内部電極層３、４は、Ｎｉを主成分とする材料から構成されている。そして、誘電体層２の積層方向に隣接しあう第１及び第２の内部電極層３、４は、互いに積層体１の異なる端面側に延出し、夫々第１及び第２の外部電極５、６に接続されている。その厚みは１〜２μｍとしている。
【００１８】
第１及び第２の外部電極５、６は、積層体１の両端部に導電性ペーストを焼き付けることによって得られる（下地）導体膜と、表面メッキ層（図示せず）とから構成されている。第１及び第２の外部電極５、６の導体膜は、Ｃｕを主成分とする導体及びガラス粉末によって構成されている。表面メッキ層は、Ｎｉメッキ、Ｓｎメッキ、半田メッキなどが例示できる。このような第１及び第２の外部電極５、６は、積層体１の一対の端部の端面、該端面に隣接する両主面に形成され、さらに、端面に隣接する両側面に形成される。ここで、積層体１の両主面とは、第１の内部電極層３、４の主面とへいさう平行な面を言い、この両主面に形成された導体膜を符号５ａ、６ａを付す。
【００１９】
以下、本発明の積層セラミックコンデンサ１０の製造方法について説明する。なお、各符号は、焼成の前後で区別しないことにする。
【００２０】
まず、誘電体層となるセラミックグリーンシート２の所定の領域に、導電性ペーストをスクリーン印刷し、第１及び第２の内部電極層となる内部電極層パターン３、４を形成する。次に、内部電極層パターン３、４が形成されたセラミックグリーンシート２を所定の積層数で積層した後、切断して未焼成状態の積層体１とし、さらに所定の雰囲気、温度、時間を加えて焼成し、積層体１を作製する。これにより、積層体１の両端面には、第１及び第２の内部電極層３、４が露出している。
【００２１】
次に、上記積層体１の両端部に第１及び第２の外部電極５、６を形成する。具体的には、ディップ法、スクリーン印刷法などにより、第１及び第２の外部電極となる導体膜５、６を積層体１の両端部、即ち、少なくもと端面及び両主面に形成した後、焼き付けを行う。
【００２２】
このとき、まず同一条件で作製された積層体１の一部を抜き取り、図１（ａ）に示すように、上記方法により第１及び第２の外部電極５、６の形成を行った後、静電容量の測定を行う。そして、上記静電容量の測定結果に基づき、残りの積層体１について外部電極となる導体膜５、６を形成する際に、積層体１の主面側に回り込む導体膜５ａ、６ａの回り込む寸法Ｐを調節する。すなわち、上記静電容量の測定結果が目標値より大きい場合は、図１（ｂ）に示すように導体膜５、６が積層体１の主面に回り込む寸法Ｐを小さくし、最外層の内部電極層３、４と、導体膜６、５との対向面積Ｓを小さくする。一方、上記静電容量の測定結果が目標値より小さい場合は、図１（ｃ）に示すように導体膜５ａ、６ａの積層体１の主面に回り込む寸法Ｐを小さくし、最外層の内部電極層３、４と、導体膜６ａ、５ａとの対向面積Ｓを大きくする。
【００２３】
ここで、導体膜５ａ、６ａが積層体１の主面に回り込む寸法Ｐを調節する方法としては、導体膜５ａ、６ａの形成方法としてディップ法を用いる場合は、ペーストプール内の導電性ペーストの厚みや、積層体１をペーストプール中に浸漬する深さ、速度、時間などを調節する方法が挙げられる。また、外部電極となる度導体膜５、６の形成方法としてスクリーン印刷法を用いる場合は、スクリーン製版と積層体１の端部の間のクリアランスを調節する方法が挙げられる。
【００２４】
またこのとき、導体膜５ａ、６ａ、が積層体１の主面に回り込む寸法Ｐを精度良く調節する方法として、粘着シート上に、積層体１の一方の端部を保持させた状態で、積層体１の他方の端部をペーストプールに浸漬することにより、第１及び第２の外部電極となる導体膜５、６を形成する方法や、インクジェットにより導体膜５、６を形成する方法などを用いても良い。あるいは、第１及び第２の外部電極と導体膜５、６をスパッタリング法により形成しても良い。
【００２５】
さらに、導体膜５ａ、６ａが積層体１の主面に回り込む寸法Ｐを調節する条件と、積層セラミックコンデンサ１０の静電容量の変化率については、あらかじめ相関関係を調べておき、平均的な値に基づき上記条件を決定するようにしても良い。このことにより、導体膜５、６の形成時や、焼き付け時に工程ばらつきが生じた場合も、静電容量ばらつきを最小限にすることができる。
【００２６】
次に、導体膜５ａ、６ａが形成された積層体１の焼き付けにより第１及び第２の外部電極５、６を形成する。さらに、必要に応じて、第１及び第２の外部電極５、６の表面に、電解メッキや無電解メッキによって表面メッキ層（図示せず）が形成される。
【００２７】
このようにして、本発明の積層セラミックコンデンサ１０が作製される。
【００２８】
かくして、本発明によれば、積層セラミックコンデンサ１０の基準となる設計において、第１及び第２の内部電極層３、４の最外層と第２及び第１の外部電極６、５の導体膜６ａ、５ａが対向するため、積層セラミックコンデンサ１０の静電容量は、誘電体層２をはさんだ第１及び第２の内部電極層３、４間に発生する静電容量と、第１及び第２の内部電極層３、４の最外層と第２及び第１の外部電極６、５間に発生する静電容量の合計となる。そして、第１及び第２の内部電極層３、４の最外層と第２及び第１の外部電極６、５の対向面積Ｓの少なくとも一方を調節することにより、積層セラミックコンデンサ１０の静電容量を調節することが可能であるため、積層体１を作製する際に工程ばらつきが生じた場合も、積層セラミックコンデンサ１０の静電容量のばらつきを低減することができる。そして、積層セラミックコンデンサ１０の静電容量を大きくすることも小さくすることも可能である。
【００２９】
また、上記調節は、積層セラミックコンデンサ１０の製造工程の内、外部電極５、６を形成する工程という最終段階で行うことができるため、積層体１の作製までの工程がムダになるという生産上の問題点も解決できる。
【００３０】
さらに、得られる積層セラミックコンデンサ１０の外観形状は、従来のものと何ら変わりなく、簡単且つ安価な工程となるとともに、実装時も従来と全く同じ条件を用いることが可能になる。
【００３１】
なお、本発明は上記の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内での種々の変更や改良等は何ら差し支えない。例えば、図１では、第１の外部電極５及び第２の外部電極の両方で静電容量の調整を行なっているが、一方の外部電極と内部電極のみに静電容量が調整できるように対向させておき、他方は外部電極と内部電極とは対向させなくとも構わない。
【００３２】
図３は、本発明の他の実施の形態の製造方法により作製された積層セラミックコンデンサ１０の縦断面図である。図によれば、第１及び第２の内部電極層３、４の最外層３ｂ、４ｂは、積層方向中央部の内部電極層３ａ、４ａから積層方向に離間して形成されてなる。このため、特に積層数が少ない場合や、誘電体層２として低誘電率の材料を用いた場合において、導体膜５ａ、６ａの回り込む量Ｐをわずかに変化させただけで、静電容量を大きく変化させることができることから、静電容量ばらつきが大きい場合も、調節を行いやすくなる。また、間隔ｔｂが間隔ｔａより大きくなっていることにより、メッキ液が積層方向中央部の内部電極層３ａ、４ａに浸入することを効果的に防止でき、信頼性が高くなるという効果もある。ここで、このような効果をさらに効果的に得るためには、ｔａ≒ｔｃ、ｔｂ≧３ｔａの関係にあることが望ましい。また、第１及び第２の内部電極層３、４の最外層３ｂ、４ｂの積層方向の外側の誘電体層２ｂは、積層方向中央部の誘電体層２より誘電率の大きい材料を用いても良い。このことによっても、さらに効果的に、静電容量ばらつきが大きい場合も調節を行いやすくなる。
【００３３】
また、本発明は第１及び第２の外部電極５、６が積層体１の同一端部に形成された積層セラミックコンデンサ１０にも適用できる。また、第１及び第２の内部電極層３、４同士がビアホール導体により接続されるとともに、このビアホール導体が積層体１主面に引き出され、且つバンプなどの第１及び第２の外部電極５、６に夫々接続された積層セラミックコンデンサ１０にも適用できる。さらに、本発明は多連型コンデンサ１０にも適用できる。また、本発明は、誘電体層２、第１及び第２の内部電極層３、４及び第１及び第２の外部電極５、６を同時焼成する場合にも適用できる。
【００３４】
さらに、上記実施の形態では、積層体１の両端部において、導体膜５、６が積層体１の主面に回り込む寸法Ｐを調節しているが、いずれか１つについてのみ調節するようにしても良い。このことにより、静電容量の微調節が可能になる。さらにこのとき、最外層が第１の内部電極層３または第２の内部電極層４のいずれであるかを示すために、積層体１主面にマークをつけるようにしても良い。
【００３５】
本発明者は、上記製造方法により、図３に示す積層セラミックコンデンサ１０を作成した。ここで、寸法は０．６ｍｍ×０．３ｍｍ、基準となる設計では、導体膜５、６が積層体１の主面に回り込む寸法Ｐが１５０μｍ、静電容量は２．０ｐＦとなるようにした。そして、同一条件で作製された積層体１について、導体膜５、６が積層体１の主面に回り込む寸法Ｐを夫々１５０μｍから２００μｍに変化させたところ、静電容量は０．２ｐＦ（１０％）増加した。一方、導体膜５、６が積層体１の主面に回り込む寸法Ｐを夫々１５０μｍから１００μｍに変化させたところ、静電容量は０．２ｐＦ（１０％）減少した。そして、この結果に基づき、異なる条件で作製された積層体１について、静電容量のばらつきが生じた場合も、導体膜５、６が積層体１の主面に回り込む寸法Ｐを±５０μｍ以下の範囲で調節することにより、±１０％以下の範囲で静電容量を調節することができた。
【００３６】
これらの結果から、本発明の積層セラミックコンデンサ１０の製造方法は、積層セラミックコンデンサ１０の静電容量の測定結果を基に、第１または第２の外部電極となる導体膜５、６を形成する量を決定し、第１及び第２の内部電極層３、４の最外層と、第２及び第１の外部電極となる導体膜６、５との対向面積を調節する工程を具備するため、積層体１を作製する際に工程ばらつきが生じた場合も、積層セラミックコンデンサ１０の静電容量のばらつきを低減することができることがわかった。
【００３７】
【発明の効果】
以上の通り、本発明の積層セラミックコンデンサの製造方法は、積層セラミックコンデンサの静電容量の測定結果を基に、第１外部電極となる導体膜を形成する量を決定し、第１の内部電極層の最外層と第２の外部電極の対向面積の少なくとも一方を調節する工程を具備するため、簡単且つ安価な工程で、積層体を作製する際の工程ばらつきによる静電容量のばらつきを低減できる。
【図面の簡単な説明】
【図１】本発明の製造方法により作製された積層セラミックコンデンサの縦断面図であり、（ａ）は、外部電極が積層体の主面に回り込む寸法が基準の設計時の断面図、（ｂ）は小さい場合の断面図、（ｃ）は大きい場合の断面図である。
【図２】本発明の積層セラミックコンデンサの製造方法を示す工程フロー図である。
【図３】本発明の他の実施の形態の製造方法により作製された積層セラミックコンデンサの縦断面図である。
【符号の説明】
１０    積層セラミックコンデンサ
１      積層体
２      誘電体層
３、４  内部電極層
５、６  外部電極
５ａ、６ａ      積層体の主面に回り込む導体膜
Ｐ      外部電極が積層体の主面に回り込む寸法
Ｓ      外部電極と最外層の内部電極層の対向面積
【図１】
2004259990.tif 000003
【図２】
2004259990.tif 000004
【図３】
2004259990.tif 000005