(57)【要約】【目的】簡単な回路構成でタイミング復帰を行うことができるＦＳＫ相関受信器のタイミング復帰方法を提供して、回路ダイ寸法ならびに製造コストを大幅に低減する。【解決手段】伝送器からのトレーニング・シーケンスを受信するステップと、トレーニング・シーケンスを予定参考信号と相関付けて、対応する相関値（ｃｏｒｒｅｌａｔｉｏｎ  ｖａｌｕｅ）を発生させるステップと、発生された相関値に基づいて周波数偏移キーイング（ＦＳＫ）相関受信器のタイミング調整（ｔｉｍｉｎｇ  ａｄｊｕｓｔｍｅｎｔ）を行うステップとから構成される。【選択図】        図２
2004229249.tif 000002
【特許請求の範囲】
【請求項１】
伝送器からのトレーニング・シーケンスを受信するステップと、
前記トレーニング・シーケンスを予定参考信号と相関付けて、対応する相関値を発生させるステップと、
発生された前記相関値に基づいて周波数偏移キーイング（ＦＳＫ）相関受信器のタイミング調整を行うステップと
を具備することを特徴とする周波数偏移キーイング（ＦＳＫ）相関受信器のタイミング復帰方法。
【請求項２】
伝送器からの第１ビットパターンおよび第２ビットパターンを含むトレーニング・シーケンスを受信するステップと、
前記トレーニング・シーケンスを検知して、前記第１ビットパターンを第１予定参考信号と相関付けて第１相関値を発生させると共に、前記第２ビットパターンを第２予定参考信号と相関付けて第２相関値を発生させるステップと、
発生された前記第１相関値ならびに前記第２相関値に基づいて前記周波数偏移キーイング（ＦＳＫ）相関受信器のタイミング調整を行うステップと
を具備することを特徴とする周波数偏移キーイング（ＦＳＫ）相関受信器のタイミング復帰方法。
【請求項３】
上記第１ビットパターンおよび上記第２ビットパターンは、それぞれ複数個のビットを有し、前記複数個のビットは、それぞれ分割された複数個の点を有し、これら複数個の点を相関付けに使用することを特徴とする請求項２記載の周波数偏移キーイング（ＦＳＫ）相関受信器のタイミング復帰方法。
【請求項４】
上記タイミング調整を行うステップでは、上記第１相関値と上記第２相関値とを比較し、前記第１相関値が前記第２相関値よりも大きければ前記周波数偏移キーイング（ＦＳＫ）相関受信器が遅延状況にあり、前記第１相関値が前記第２相関値よりも小さければ前記周波数偏移キーイング（ＦＳＫ）相関受信器が先行状況にあると決定して、前記周波数偏移キーイング（ＦＳＫ）相関受信器のタイミング調整を行うことを特徴とする請求項項２記載の周波数偏移キーイング（ＦＳＫ）相関受信器のタイミング復帰方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、デジタル周波数偏移キーイング（ｆｒｅｑｕｅｎｃｙ  ｓｈｉｆｔ  ｋｅｙｉｎｇ  ＝  ＦＳＫ）相関受信器（ｃｏｒｒｅｌａｔｉｏｎ  ｒｅｃｅｉｖｅｒ）のタイミング復帰方法に関し、特に、ビットパターン（ｂｉｔ  ｐａｔｔｅｒｎ）を有するトレーニング・シーケンス（ｔｒａｉｎｉｎｇ  ｓｅｑｕｅｎｃｅ）を使用してタイミング復帰の調整量を決定する、デジタル周波数偏移キーイング（ＦＳＫ）受信器のタイミング復帰方法に関する。
【０００２】
【従来の技術】
無線技術が世界にもたらした巨大な変化にともない、広範囲にわたる様々なコストの製品が次々と開発されて顧客の需要に応えている。その高性能と著名な技術とにより、デジタル周波数偏移キーイング（以下、ＦＳＫと略称する）は、すでに無線システムにおいて広く使用されている。従来技術にかかるＦＳＫ相関受信器において、いずれも外部に同期回路とタイミング復帰回路とを必要としており、それぞれビット同期（ｂｉｔ  ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ）とクロック復帰（ｃｌｏｃｋ  ｒｅｃｏｖｅｒｙ）とタイミング復帰（ｔｉｍｉｎｇ  ｒｅｃｏｖｅｒｙ）とに使用されている。この外部タイミング復帰回路には、多数の論理・判定・標本化回路を含んでいるので、製造コストが高価なものとなっている。従来技術においては、各種の著名なタイミング復帰方法を使用しており、例えば、オープンループ（ｏｐｅｎ−ｌｏｏｐ）タイミング復帰、スペクトル線（ｓｐｅｃｔｒａｌ−ｌｉｎｅ）タイミング復帰、スクェアリング（ｓｑｕａｒｉｎｇ）タイミング復帰、零交叉同期装置（ｚｅｒｏ−ｃｒｏｓｓｉｎｇ  ｓｙｎｃｈｒｏｎｉｚｅｒ）、データ伝送追跡ループ（ｄａｔａ  ｔｒａｎｓｉｔｉｏｎ  ｔｒａｃｋｉｎｇ  ｌｏｏｐ）、早期遅延ゲート追跡ループ（ｅａｒｌｙ−ｌａｔｅ  ｇａｔｅ  ｔｒａｃｋｉｎｇ  ｌｏｏｐ）、標本微分タイミング復帰ループ（ｓａｍｐｌｅ−ｄｅｒｉｖａｔｉｖｅ  ｔｉｍｉｎｇ  ｒｅｃｏｖｅｒｙ  ｌｏｏｐ）、Ｍｕｅｌｌｅｒ  ＆  Ｍｕｌｌｅｒ同期装置（ｓｙｎｃｈｒｏｎｉｚｅｒ）などがある。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来技術にかかるＦＳＫ相関受信器においては、いずれも外部同期回路とタイミング復帰回路とを必要としており、それぞれビット同期・クロック復帰・タイミング復帰に用いなければならなかった。このような回路は相当に複雑なものとなり、回路ダイ（ｄｉｅ）寸法ならびにコストが増大するため、低い製造コストおよび高い効率を必要とする低コスト無線装置には適用できないものとなっていた。
【０００４】
そこで、この発明の目的は、余分で複雑な同期およびタイミング復帰回路を必要とせずに、同期・クロック復帰・タイミング復帰を行うことができ、回路ダイ寸法ならびに製造コストを大幅に低減できるＦＳＫ相関受信器のタイミング復帰方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決し、所望の目的を達成するために、この発明にかかる周波数偏移キーイング（ＦＳＫ）相関受信器のタイミング復帰方法は、伝送器からのトレーニング・シーケンスを受信するステップと、トレーニング・シーケンスを予定参考信号と相関付けて、対応する相関値（ｃｏｒｒｅｌａｔｉｏｎ  ｖａｌｕｅ）を発生させるステップと、発生された相関値に基づいて周波数偏移キーイング（ＦＳＫ）相関受信器のタイミング調整（ｔｉｍｉｎｇ  ａｄｊｕｓｔｍｅｎｔ）を行うステップとから構成される。
【０００６】
同じく、上記課題を解決し、所望の目的を達成するために、この発明にかかる周波数偏移キーイング（ＦＳＫ）相関受信器のタイミング復帰方法は、伝送器からの第１ビットパターンおよび第２ビットパターンを含むトレーニング・シーケンスを受信するステップと、トレーニング・シーケンスを検知して、第１ビットパターンを第１予定参考信号と相関付けて第１相関値を発生させると共に、第２ビットパターンを第２予定参考信号と相関付けて第２相関値を発生させるステップと、発生された第１相関値ならびに第２相関値に基づいてＦＳＫ相関受信器のタイミング調整を行うステップとから構成される。
【０００７】
そして、上記した第１ビットパターンおよび第２ビットパターンは、それぞれ複数個のビットを有し、複数個のビットは、それぞれ分割された複数個の点を有し、これら複数個の点を相関付けに使用するものである。
【０００８】
また、上記したＦＳＫ相関受信器のタイミング調整を行うステップでは、発生された第１相関値と第２相関値とを比較し、第１相関値が第２相関値よりも大きければ、ＦＳＫ相関受信器が遅延状況（ｌａｇ  ｃｏｎｄｉｔｉｏｎ）にあり、第１相関値が第２相関値よりも小さければ、ＦＳＫ相関受信器が先行状況（ｌｅａｄ  ｃｏｎｄｉｔｉｏｎ）にあると決定して、ＦＳＫ相関受信器のタイミング調整を行うものである。
【０００９】
【発明の実施の形態】
以下、この発明にかかる好適な実施形態を図面に基づいて説明する。なお、図中、同一または類似する構成要素については、できるだけ同じ符号を用いるものとする。
この発明は、デジタルＦＳＫ相関受信器のタイミング復帰アルゴリズムを提供するものであって、受信器が受信した信号を予定参考信号と相関付けて、対応する相関値を発生させるが、受信した信号とは、トレーニング・シーケンスまたはプリアンブル（ｐｒｅａｍｂｌｅ）であり、ここでは「トレーニング・シーケンス」とする。ＦＳＫ相関受信器のタイミング状態は、発生する相関値によって決まるものであって、例えば、ＦＳＫ相関発信器がタイミング錯誤状態、つまり遅延状況あるいは先行状況であれば、タイミングを調整して伝送器の正確なタイミングに適合させなければならない。言い換えれば、トレーニング・シーケンスを予定参考信号と相関付けすることにより簡単に得られる相関値に基づいてタイミングを調整すれば、タイミング復帰手続を完了することができる。クロック周期は、予定周期により調整してタイミングと整合したものとする。この調整は、例えば、遅延状況においては、ＦＳＫ相関受信器が加速するよう調整して、伝送器のタイミングと整合させ、先行状況においては、ＦＳＫ相関受信器が減速するよう調整して、伝送器のタイミングと整合させる。
【００１０】
デジタルＦＳＫ相関受信器のタイミング復帰方法においては、受信器と同じベースバンド復調器（ｂａｓｅｂａｎｄ  ｄｅｍｏｄｕｌａｔｏｒ）を使用して復調（ｄｅｍｏｄｕｌａｔｉｏｎ）を行うものであり、従来技術においてビット同期・クロック復帰・タイミング復帰を行う外部同期回路およびタイミング復帰回路を使用する必要がなく、ＦＳＫ相関受信器に非常に簡単な回路要素を追加するだけで、ＦＳＫ相関受信器にビット同期・クロック復帰・タイミング復帰の機能を付加することができる。この方法は、無線周波数（ＲＦ）またはブロードバンド（ｂｒｏａｄｂａｎｄ）のような任意の無線システムに適用することができ、例えば、その回路素子は、数個のバッファーと１つの簡単な処理回路とを使用して迅速かつ正確なタイミング復帰動作を実現することができる。全ての構成素子を１チップ上に集積することができるので、その占用空間を大幅に縮小することができる。次に、このタイミング復帰アルゴリズムを詳細に説明する。
【００１１】
この発明にかかる好適な実施形態を含む無線システムにおいては、伝送器からプログラム可能な予定ビット長さのトレーニング・シーケンス、例えば、４ビットのビットパターンを有するトレーニング・シーケンスを送り出す。このトレーニング・シーケンスは、１つの特殊なビットパターンを有し、受信器においてクロック周期中に発生する全ての遅延または先行状況を判定するために用いられるものである。受信器がトレーニング・シーケンスを参考信号と相関付けて、プラスの相関値Ｃｏｒｒ（＋）またはマイナスの相関値Ｃｏｒｒ（−）を発生させることにより、タイミング遅延あるいは先行が有るか否かを決定する。好適な実施形態において、４ビット長さのパターンを有するトレーニング・シーケンスは、設計でも各種の応用でも十分に使用できることが確認できている。例えば、”１１００”が１つのトレーニング・シーケンスであり、しかも各ビットがいずれも更に１００個の点に分割される。従って、更に正確な時間を表すことができる。４ビットのビットパターンを有するトレーニング・シーケンスは、タイミングおよび復帰実行において、既に相当正確であるとともに、コストと性能との良好なバランスを達成することができる。別な実施形態において、比較的長いビット長さを用いて更に良好な性能を獲得することができるが、コストも相対的に増大する。使用するビット長さも異なるニーズの応用に基づいて決定することができる。
【００１２】
この発明は、トレーニング・シーケンスを参考信号と相互に相関させて、タイミング遅延または先行状況が発生したか否かを決定することができるとともに、タイミング復帰を自動調整することができる。伝送器は１対の信号を送り出すが、この１対の信号にはトレーニング・シーケンス内部の第１相関信号および第２相関信号を含んでいる。この１対の信号中の各信号は、いずれも４ビット長さを有して、受信器を相関基準（ｃｒｉｔｅｒｉａ）とする特定のビットパターンとなっている。受信器が、このビットパターンを相関表のような参考信号と相互に相関させる。理想的な状態においては、受信器と伝送器とのタイミングは、理論上、完全に同一である。しかし、ノイズの影響により、例えば、あらゆる無線装置に存在する可能性のある加法性ガウス型白色雑音（ａｄｄｉｔｉｖｅ  ｗｈｉｔｅ  Ｇａｕｓｓｉａｎ  ｎｏｉｓｅ  ＝  ＡＷＧＮ）により、伝送器および受信器間のタイミングに差異が発生する。従って、タイミングを修正するために、システム中に発生するシフト量を如何にして決定するかが重要な課題となってくる。
【００１３】
各ビットに影響を与えるＡＷＧＮ（ノイズ）は同一でないものの、全体への影響は、平均されてタイミング復帰を達成することができる。その意味は、４ビット長さのビットパターンを有するトレーニング・シーケンスは、”１１００”または”００１１”であることができるということである。４ビットごとに１ユニットを形成し、かつ必要であれば、各ユニットを完全に同一重複させて、タイミング復帰の精度を改善することができる。その位置による制限によって、範囲全体を完全には捕捉できない場合、トレーニング・シーケンスのビットパターンの第１ビットおよび最終ビットを無視することができる。従って、トレーニング・シーケンスにおいて中間の２ビットだけを比較して、タイミング復帰を実行する。比較的長いビット長さを有するトレーニング・シーケンスの実施形態においては、トレーニング・シーケンスの第１ビットならびに最終ビットが無視され、かつ他のビットがビットパターンとして用いられる。例えば、ビット長さが８であれば、ビットパターンの第１ビットおよび第８ビットが無視されて、他の６ビットが相関付けに用いられるので、更に良好な精度を獲得することができる。
【００１４】
図１において、伝送器（Ｔｘ）から伝送された予定ビットパターンの４ビットのトレーニング・シーケンスと、２つの実例で受信器（Ｒｘ）が受信した２つの４ビットのトレーニング・シーケンスとを示すと、２つの実例のうち、１つは遅延状況（実例Ｉ）にあり、もう１つは先行状況（実例ＩＩ）にある。これら２つの状況は、調整されて伝送器の正確なタイミングに適合させる必要がある。言い換えれば、トレーニング・シーケンスのビットパターンをそれぞれ参考信号と相関付けして得られた相関値に基づいてタイミング調整すれば、１つのタイミング復帰手続を完了することができる。これら参考信号のうち、１つは＋ωｔ周波数を有する第１参考信号であり、もう１つは−ωｔ周波数を有する第２参考信号であって、受信器において、それぞれプラスの相関値Ｃｏｒｒ（＋）とマイナスの相関値Ｃｏｒｒ（−）とを獲得する。トレーニング・シーケンスを受信した後、受信器がトレーニング・シーケンスのビットパターンを検知するとともに、相関を行う対応する参考信号を決定する。ビットパターンと参考信号との相関に基づいて相関値を決定する。例えば、１／３２周期だけクロック周期を調整し、タイミングに適合させることができる。例えば、遅延状況においては、ＦＳＫ相関受信器のタイミングが１／３２周期だけ加速されて、伝送器のタイミングに適合される。そして、先行状況においては、ＦＳＫ相関受信器のタイミングが１／３２周期だけ減速されて、伝送器のタイミングに適合される。
【００１５】
次に、この発明にかかる好適な実施形態につき、デジタルＦＳＫ相関受信器のタイミング復帰アルゴリズムを説明する。先ず、伝送器が１つの正確なタイミングで予定した特定のビットパターンを送り出す。各ビット間の時間は、分割されてオーバーサンプリング率（ｏｖｅｒ−ｓａｍｐｌｉｎｇ  ｒａｔｅ）を制御する複数個の点として用いられる。１つの好適な実施形態においては、各ビットが１００個の点に分けられる。別な実施形態においては、各ビットを１００個以上の点に分けて、更に良好な解析度を獲得することができる。受信されたトレーニング・シーケンスおよび参考信号を相関付けするサンプリングは、各ビットにおいて実行されるのであって、各点においてではない。相関付けが完了した後、プラスの相関値Ｃｏｒｒ（＋）とマイナスの相関値Ｃｏｒｒ（−）が一時保存される。そして、各信号の各ビット値を加算する。遅延状況においては、全体のプラス相関値Ｃｏｒｒ（＋）が全体のマイナス相関値Ｃｏｒｒ（−）より大きいものとなる。反対に、先行状況においては、全体のプラス相関値Ｃｏｒｒ（＋）が全体のマイナス相関値Ｃｏｒｒ（−）より小さいものとなる。遅延または先行状況の調整値は、設計ニーズにより決定されるものであって、例えば、１／３２周期としてタイミングを整合させる。また、必要に応じて、伝送器から更に多くのビットパターンを有するトレーニング・シーケンスを送り出し、その中から得られた調整値を用いて遅延または先行状況が発生しなくなるまでタイミング調整を行うこともできる。言い換えれば、調整値を使用しての調整により、引き続き受信する信号のプラス相関値Ｃｏｒｒ（＋）およびマイナス相関値Ｃｏｒｒ（−）がほぼ同一となるように調整できる。明白なことは、開始直後に遅延または先行状況が発生していなければ、プラス相関値Ｃｏｒｒ（＋）およびマイナス相関値Ｃｏｒｒ（−）間の差異が０であるから、調整の必要はない。
【００１６】
この実施形態では、４ビットのトレーニング・シーケンス”１１００”を使用し、各ビットにおいて得られた相関値を表１に示したものとする。
【００１７】
【表１】
2004229249.tif 000003
【００１８】
第１ビット”１”および最終ビット”０”について言えば、得られる相関値は無視されるので、“×”で表し、「無視」を示す。トレーニング・シーケンスの中間にある２ビットは、受信器がそれぞれ受信した全てのプラス相関値Ｃｏｒｒ（＋）およびマイナス相関値Ｃｏｒｒ（−）の総和を比較することによりタイミング決定に用いられる。表１は、遅延状況（実例Ｉ）および先行状況（実例ＩＩ）という２種類の状況における受信器の２組の相関値を示すものである。２中間ビットの２相関値がそれぞれ加算されて２つの総和が生成される。実例Ｉにおいて、プラス相関値Ｃｏｒｒ（＋）の総和は１４０であり、マイナス相関値Ｃｏｒｒ（−）の総和は１００であるから、プラス相関値Ｃｏｒｒ（＋）の総和がマイナス相関値Ｃｏｒｒ（−）の総和より大きいものとなり、遅延状況を意味する。遅延状況は、受信器のタイミングが伝送器より遅れていることを意味するから、タイミングを図１の左方向へ移動させる必要がある。実例ＩＩにおいて、プラス相関値Ｃｏｒｒ（＋）の総和は１００であり、マイナス相関値Ｃｏｒｒ（−）の総和は１４０であるから、プラス相関値Ｃｏｒｒ（＋）の総和がマイナス相関値Ｃｏｒｒ（−）の総和より小さいものとなり、先行状況を意味する。先行状況は、受信器のタイミングが伝送器に先行していることを意味するから、タイミングを図１の右方向へ移動させる必要がある。
【００１９】
高ノイズ状態において、タイミング復帰の精度を向上させたい場合は、同一のトレーニング・シーケンスを繰り返し使用して、多数ユニットからなる比較的長いトレーニング・シーケンスを形成することができる。１ユニットは、４ビットの特定パターンである。４ビット以上のトレーニング・シーケンスを使用する場合、トレーニング・シーケンス全体の第１ビットおよび最終ビットだけが無視されるのであって、各ユニットの第１ビットならびに最終ビットが無視されるのではない。しかしながら、トレーニング・シーケンスのビット長さが増大すれば、処理能力も向上されなければならないので、コスト増大につながる。別な方法として、オーバーサンプリング率を増大させる、つまり各ビットの分割点を増大させることによっても、解析度を増加させることができる。この実施形態においては、各ビットが１００点に分割されるが、必要であれば、各ビットを更に細分化して解析度を増加させることができる。注意すべきことは、トレーニング・シーケンスのビット長さを増大させることは、解析度を増加させる有効な方法であるけれどもコスト増大につながり、サンプリング率を増大させることは、位相ロックループ（ｐｈａｓｅ  ｌｏｃｋ  ｌｏｏｐ  ＝  ＰＬＬ）のような回路を使用して調整することができるので、必ずしもコスト増大にはつながらないことである。
【００２０】
図２において、この発明の好適な実施形態にかかるデジタルＦＳＫ相関受信器の回路構成図を示すと、この実施形態は、４ビットを有するトレーニング・シーケンスを使用するとともに、中間の２ビットだけを計算してタイミング復帰に用いるものである。受信器２００は、４つの復調器２０２ａ，２０２ｂ，２０２ｃ，２０２ｄと、４つの積分器（Ｉｎｔｅｇｒａｔｏｒ）２０４ａ，２０４ｂ，２０４ｃ，２０４ｄと、４つのスイッチ２０６ａ，２０６ｂ，２０６ｃ，２０６ｄと、４つのサンプリング手段２０８ａ，２０８ｂ，２０８ｃ，２０８ｄと、２つの加算器２１０，２１２と、１つの比較器２１４と、１つの決定手段（Ｄｅｃｉｓｉｏｎ  Ｕｎｉｔ）２１６とからなる。ＦＳＫ相関受信器２００は、伝送器（図示せず）からの予定トレーニング・シーケンス用の１対の相関信号を順番に受信する。第１相関信号は、復調器２０２ａ，２０２ｂへ、第２相関信号は、復調器２０２ｃ，２０２ｄへ送られて、積分器２０４ａ，２０４ｂ，２０４ｃ，２０４ｄによりこれらの信号を掛け合わせて当該信号の位相をシフトさせる４つの周波数とされる。積分器２０４ａ，２０４ｂ，２０４ｃ，２０４ｄから出力された信号は、スイッチ２０６ａ，２０６ｂ，２０６ｃ，２０６ｄのターンオン（ｔｕｒｎｉｎｇ  ｏｎ）によりデジタル信号に変換するためのビット期間とされる。サンプリング手段２０８ａ，２０８ｂが、同時に２信号を各単一点においてサンプリングし、サンプリング結果を加算器２１０へ送ってプラス相関値Ｃｏｒｒ（＋）とする。サンプリング手段２０８ｃ，２０８ｄが、同時に２信号を各単一点においてサンプリングし、サンプリング結果を加算器２１２へ送ってマイナス相関値Ｃｏｒｒ（−）とする。
【００２１】
比較器２１４は、プラス相関値Ｃｏｒｒ（＋）とマイナス相関値Ｃｏｒｒ（−）とを比較するが、その比較動作には、プラス相関値Ｃｏｒｒ（＋）をマイナス相関値Ｃｏｒｒ（−）で減算することと、決定手段２１６が比較器２１４の比較結果をプラスかマイナスか決定することとが含まれている。比較器２１４の比較結果がプラスであれば、決定手段２１６は１を出力し、比較器２１４の比較結果がマイナスであれば、決定手段２１６は０を出力する。比較器２１４の比較結果が、すなわち各ビットの相関値である。ＦＳＫ相関受信器は、アナログシステムにおいても適用することができる。
【００２２】
以上のごとく、この発明を好適な実施例により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、この発明は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
【００２３】
【発明の効果】
この発明にかかる周波数偏移キーイング（ＦＳＫ）相関受信器のタイミング復帰方法によれば、余分で複雑な同期およびタイミング復帰回路を必要とせずに、同期・クロック復帰・タイミング復帰を行うことができ、回路ダイ寸法ならびに製造コストを大幅に低減することができる。従って、産業上の利用価値が高い。
【図面の簡単な説明】
【図１】伝送器（Ｔｘ）から伝送された予定ビットパターンの４ビットのトレーニング・シーケンスと、２つの実例（実例Ｉ：遅延条件、実例ＩＩ：先行条件）で受信器（Ｒｘ）が受信した２つの４ビットのトレーニング・シーケンスとを示すタイミング図である。
【図２】この発明を実施するＦＳＫ相関受信器の要部の構成を示す回路図である。
【符号の説明】
２００  ＦＳＫ相関受信器
２０２ａ，２０２ｂ，２０２ｃ，２０２ｄ  復調器
２０４ａ，２０４ｂ，２０４ｃ，２０４ｄ  積分器
２０６ａ，２０６ｂ，２０６ｃ，２０６ｄ  スイッチ
２０８ａ，２０８ｂ，２０８ｃ，２０８ｄ  サンプリング手段
２１０，２１２  比較器
２１６  決定手段
【図１】
2004229249.tif 000004
【図２】
2004229249.tif 000005