(57)【要約】【課題】無用な高電圧（過電圧）の発生を防止し、動作の安定化，低コスト化及び低損失化を図るとともに、電源装置全体の変換効率を高める。【解決手段】一対の交流入力部２ａ，２ｂ及び一対の整流出力部２ｐ，２ｎを有する整流回路２と、一次巻線３ｆ及び二次巻線３ｓを有するトランス３と、一次巻線３ｆの一端３ｆｐと整流出力部２ｐ間に接続したチョークコイル４及び第一ダイオード５の直列回路と、一次巻線３ｆに直列に接続したコンデンサ６と、一次巻線３ｆとコンデンサ６の直列回路に並列に接続したスイッチング素子７と、スイッチング素子７をスイッチング制御する制御回路８とを備え、コンデンサ６を、一次巻線３ｆの他端３ｆｎと整流出力部２ｎ間に接続するとともに、第一ダイオード５に対するチョークコイル４の接続部Ｃｘと一次巻線３ｆの他端３ｆｎに対するコンデンサ６の接続部Ｃｙ間に、コンデンサ６側が順方向となる第二ダイオード９を接続した。【選択図】図１
2004229398.tif 000002
【特許請求の範囲】
【請求項１】
一対の交流入力部及び一対の整流出力部を有する整流回路と、少なくとも一次巻線及び二次巻線を有するトランスと、この一次巻線の一端と前記一方の整流出力部間に接続したチョークコイル及び前記一次巻線側が順方向となるダイオード（第一ダイオード）の直列回路と、前記一次巻線に直列に接続したコンデンサと、前記一次巻線と前記コンデンサの直列回路に並列に接続したスイッチング素子と、このスイッチング素子をスイッチング制御する制御回路とを備える電源装置において、前記コンデンサを、前記一次巻線の他端と前記他方の整流出力部間に接続するとともに、前記第一ダイオードに対する前記チョークコイルの接続部と前記一次巻線の他端に対する前記コンデンサの接続部間に、前記コンデンサ側が順方向となる第二ダイオードを接続したことを特徴とする電源装置。
【請求項２】
前記トランスに三次巻線を設け、この三次巻線と前記第二ダイオードを直列に接続したことを特徴とする請求項１記載の電源装置。
【請求項３】
前記一次巻線の巻数Ｎｆと前記三次巻線の巻数Ｎｔは、Ｎｆ＞Ｎｔに設定することを特徴とする請求項２記載の電源装置。
【請求項４】
前記制御回路は、前記二次巻線の出力に基づく出力電圧に対応して、前記スイッチング素子に付与するパルス制御信号のパルス幅を可変制御するパルス幅変調回路及び／又は前記コンデンサの端子電圧に対応して前記パルス制御信号の周波数を可変制御するパルス周波数変調回路を備えることを特徴とする請求項１，２又は３記載の電源装置。
【請求項５】
前記負荷電流が所定値以下のときに、前記パルス制御信号を間欠的に出力し、かつ間欠幅を前記負荷電流に対応して可変制御するバースト制御回路を備えることを特徴とする請求項４記載の電源装置。
【請求項６】
前記制御回路は、前記二次巻線の出力に基づく出力電圧に対応して、前記スイッチング素子に付与するパルス制御信号の周波数を可変制御するパルス周波数変調回路及び／又は前記コンデンサの端子電圧に対応して前記パルス制御信号のパルス幅を可変制御するパルス幅変調回路を備えることを特徴とする請求項１，２又は３記載の電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチングレギュレータ等に用いて好適な電源装置に関する。
【０００２】
【従来の技術】
一般に、交流入力のスイッチングレギュレータ（電源装置）は、正弦波交流が入力する整流回路の入力側電流波形が幅の狭いインパルス状になることから、高調波ノイズの発生や力率低下が生じるなどの問題がある。このため、整流回路の入力側電流波形を、正弦波の形状に近似させることにより、高調波ノイズの低減及び力率の改善を図った入力高調波抑制電源も各種存在し、その一例としてセピック（ＳＥＰＩＣ）タイプのスイッチングレギュレータ（電源装置）が知られている。
【０００３】
従来、セピックタイプに属する電源装置としては、特開平３−２０７２６８号公報で開示されるスイッチングレギュレータが知られており、このスイッチングレギュレータは、交流電源に接続される整流回路と、この整流回路の一対の出力端子の一方と他方との間に接続されたリアクトルとスイッチング素子との直列回路と、スイッチング素子を交流電源の電圧の周期よりも短い周期でＯＮ−ＯＦＦさせるための制御回路と、スイッチング素子に並列に接続されたトランスとコンデンサの直列回路と、トランスに結合された出力整流平滑回路とを備えている。なお、同種の電源装置としては、その他、特開平５−１５３７７６号公報で開示される整流コンバータも知られている。
【特許文献１】
特開平３−２０７２６８号公報
【特許文献２】
特開平５−１５３７７６号公報
【０００４】
【発明が解決しようとする課題】
しかし、上述した電源装置をはじめセピックタイプに属する従来の電源装置は、次のような問題があった。
第一に、トランスの一次巻線に対してコンデンサが直列に接続されるため、コンデンサに充電電流が流れた際に、コンデンサの端子電圧が抑制されずに高電圧（過電圧）を発生する虞れがあるなど、動作が不安定になり易いとともに、高耐圧の部品（コンデンサやスイッチング素子等）を使用する必要があるため、コストアップ及び損失増加を招く。
【０００５】
第二に、チョークコイル，コンデンサ及び一次巻線が直列に接続されるため、設計した回路内容によっては、一周期当たりの電流（エネルギ）の蓄積及び放出に対する回路インピーダンスが大きくなり、高周波損失及び抵抗損失の増加によって電源装置全体の変換効率低下を招く。
【０００６】
本発明は、このような従来の技術に存在する課題を解決したものであり、無用な高電圧（過電圧）の発生を防止し、動作の安定化，低コスト化及び低損失化を図れるとともに、電源装置全体の変換効率を高めることができる電源装置の提供を目的とする。
【０００７】
【課題を解決するための手段及び実施の形態】
本発明は、一対の交流入力部２ａ，２ｂ及び一対の整流出力部２ｐ，２ｎを有する整流回路２と、少なくとも一次巻線３ｆ及び二次巻線３ｓを有するトランス３と、この一次巻線３ｆの一端３ｆｐと一方の整流出力部２ｐ間に接続したチョークコイル４及び一次巻線３ｆ側が順方向となるダイオード（第一ダイオード）５の直列回路と、一次巻線３ｆに直列に接続したコンデンサ６と、一次巻線３ｆとコンデンサ６の直列回路に並列に接続したスイッチング素子７と、このスイッチング素子７をスイッチング制御する制御回路８（８ａ，８ｂ，８ｃ）とを備える電源装置１を構成するに際して、コンデンサ６を、一次巻線３ｆの他端３ｆｎと他方の整流出力部２ｎ間に接続するとともに、第一ダイオード５に対するチョークコイル４の接続部Ｃｘと一次巻線３ｆの他端３ｆｎに対するコンデンサ６の接続部Ｃｙ間に、コンデンサ６側が順方向となる第二ダイオード９を接続したことを特徴とする。
【０００８】
この場合、好適な実施の形態により、トランス３に三次巻線３ｔを設け、この三次巻線３ｔと第二ダイオード９を直列に接続することができる。また、一次巻線３ｆの巻数Ｎｆと三次巻線３ｔの巻数Ｎｔは、Ｎｆ＞Ｎｔに設定することができる。一方、制御回路８は、二次巻線３ｓの出力に基づく出力電圧Ｖｏに対応して、スイッチング素子７に付与するパルス制御信号Ｓｐのパルス幅を可変制御するパルス幅変調回路１１及び／又はコンデンサ６の端子電圧Ｖｃに対応してパルス制御信号Ｓｐの周波数を可変制御するパルス周波数変調回路１２を備えて構成できる。さらに、負荷電流Ｉｏが所定値以下のときに、パルス制御信号Ｓｐを間欠的に出力し、かつ間欠幅を負荷電流Ｉｏに対応して可変制御するバースト制御回路１３を設けることができる。なお、制御回路８は、二次巻線３ｓの出力に基づく出力電圧Ｖｏに対応して、スイッチング素子７に付与するパルス制御信号Ｓｐの周波数を可変制御するパルス周波数変調回路１２及び／又はコンデンサ６の端子電圧Ｖｃに対応してパルス制御信号Ｓｐのパルス幅を可変制御するパルス幅変調回路１１を備えて構成することもできる。
【０００９】
これにより、スイッチング素子７は、制御回路８（８ａ，８ｂ，８ｃ）から付与されるパルス制御信号Ｓｐによりスイッチング制御（ＯＮ−ＯＦＦ制御）され、スイッチング素子７のＯＮ時には、整流回路２の整流出力部２ｐ，２ｎに出力される電圧により、チョークコイル４に入力電流Ｉｉが流れ、チョークコイル４にエネルギが蓄積されるとともに、直前におけるスイッチング素子７のＯＦＦ時にコンデンサ６に蓄積された電荷により、一次巻線３ｆ，スイッチング素子７の経路で放電電流Ｉｄが流れ、トランス３にエネルギが蓄積される。一方、スイッチング素子７のＯＦＦ時には、チョークコイル４に蓄積されたエネルギにより、第二ダイオード９，コンデンサ６の経路で充電電流Ｉｃが流れ、コンデンサ６に充電が行われるとともに、二次巻線３ｓに誘起されたエネルギにより、出力電流Ｉｓが流れる。したがって、第二ダイオード９が無い場合には、スイッチング素子７のＯＦＦ時に、チョークコイル４から、第一ダイオード５，一次巻線３ｆ，コンデンサ６の経路で充電電流Ｉｃが流れて、コンデンサ６への充電が行われるも、第二ダイオード９を設けることにより、一次巻線３ｆを経由することなく、チョークコイル４からコンデンサ６に対して直接的に充電電流Ｉｃを流すことができる。特に、三次巻線３ｔを設けた場合には、この三次巻線３ｔがコンデンサ６に対して直列に接続されるため、コンデンサ６の端子電圧が無用に高電圧化（過電圧化）する弊害が回避される。
【００１０】
【実施例】
次に、本発明に係る好適な実施例を挙げ、図面に基づき詳細に説明する。
【００１１】
まず、本実施例に係る電源装置１の基本構成について、図１を参照して詳細に説明する。
【００１２】
電源装置１の基本構成は、セピックタイプを用いたものである。図１中、２は四つのダイオードＤａ，Ｄｂ，Ｄｃ，Ｄｄを用いたブリッジタイプの整流回路であり、交流Ｖａが入力する一対の交流入力部２ａ，２ｂと、一対の整流出力部２ｐ，２ｎを有する。この交流入力部２ａ，２ｂには、商用交流電源５０が接続され、例えば、ＡＣ１００〔Ｖ〕（周波数５０（６０）〔Ｈｚ〕）の正弦波交流（交流電圧）Ｖａが入力する。
【００１３】
また、３は一次巻線３ｆ，二次巻線３ｓ及び補助巻線３ｔを有するトランスである。この場合、一次巻線３ｆの巻数をＮｆ、二次巻線３ｓの巻数をＮｓ、補助巻線３ｔの巻数をＮｔとすれば、Ｎｆ＞Ｎｔの関係に設定する。これにより、後述するコンデンサ６における端子電圧Ｖｃの高電圧化（過電圧化）を回避できることに加えて安定した動作を確保できる。したがって、例えば、Ｎｆ：Ｎｓ：Ｎｔは、１００：１５：９０等に選定することができる。
【００１４】
そして、一次巻線３ｆの一端（巻始端子）３ｆｐと一方の整流出力部２ｐ間には、チョークコイル４と第一ダイオード５の直列回路を接続する。この場合、第一ダイオード５は、一次巻線３ｆ側が順方向となる。また、一次巻線３ｆの他端（巻終端子）３ｆｎと他方の整流出力部２ｎ間には、コンデンサ６を接続する。この場合、コンデンサ６は、正極側を一次巻線３ｆの他端３ｆｎ側に接続する。これにより、コンデンサ６は、一次巻線３ｆに対して直列に接続される。
【００１５】
一方、補助巻線３ｔの一端（巻始端子）３ｔｐと第一ダイオード５に対するチョークコイル４の接続部Ｃｘ間には、補助巻線３ｔ側が順方向となる第二ダイオード９を接続するとともに、補助巻線３ｔの他端（巻終端子）３ｔｎは、一次巻線３ｆの他端３ｆｎに対するコンデンサ６の接続部Ｃｙに接続する。他方、二次巻線３ｓには、ダイオード２１及びコンデンサ２２を有する整流平滑回路２３を接続するとともに、この整流平滑回路２３の出力側には負荷５１を接続する。さらに、一次巻線３ｆとコンデンサ６の直列回路には、スイッチング素子７を並列に接続するとともに、このスイッチング素子７をスイッチング制御する制御回路８を備える。
【００１６】
次に、制御回路８について、図２〜図５を参照して具体的に説明する。図２〜図４は、制御回路８のブロック系統図であり、異なる３種類の制御回路８ａ，８ｂ，８ｃを例示する。
【００１７】
図２に示す制御回路８ａは、パルス幅変調（ＰＷＭ）回路１１及びドライバ２５を備える。ＰＷＭ回路１１は、例えば、周波数５０〔ｋＨｚ〕程度の高周波パルスを発振するパルス発振器を内蔵し、整流平滑回路２３の出力電圧Ｖｏに対応して、当該高周波パルスのパルス幅（デューティ比）を可変制御する機能を備える。これにより、当該高周波パルスは、出力電圧Ｖｏの大きさによりパルス幅変調され、パルス幅変調された高周波パルス信号Ｓｐｉは、ドライバ２５を介してスイッチング素子７に付与される。なお、図２中、２６はスイッチング素子７を構成するＦＥＴであり、パルス制御信号Ｓｐは、ＦＥＴ２６のゲートに付与される。その他、図２中、図１と同一部分には同一符号を付して、その構成を明確にした。
【００１８】
制御回路８ａは、出力電圧Ｖｏが規定電圧よりも大きくなれば、パルス制御信号Ｓｐのパルス幅を短くして、出力電圧Ｖｏを低下させる制御を行うとともに、出力電圧Ｖｏが規定電圧よりも小さくなれば、パルス制御信号Ｓｐのパルス幅を長くして、出力電圧Ｖｏを上昇させる制御を行う。これにより、出力電圧Ｖｏに対する安定化（定電圧化）が実現される。
【００１９】
一方、図３に示す制御回路８ｂは、ＰＷＭ回路１１，パルス周波数変調（ＰＦＭ）回路１２及びドライバ２５を備える。制御回路８ｂは、制御回路８ａと異なり、ＰＦＭ回路１２に、例えば、基本周波数５０〔ｋＨｚ〕程度の高周波パルスを発振するパルス発振器を内蔵する。ＰＦＭ回路１２は、コンデンサ６の端子電圧Ｖｃに対応して当該高周波パルスの周波数（基本周波数）を可変制御する機能を備える。これにより、高周波パルスは、端子電圧Ｖｃの大きさにより周波数変調され、変調された周波数変調信号Ｓｓは、ＰＷＭ回路１１に付与される。ＰＷＭ回路１１は、整流平滑回路２３の出力電圧Ｖｏに対応して当該周波数変調信号Ｓｓのパルス幅（デューティ比）を可変制御する機能を備えるため、周波数変調信号Ｓｓは、出力電圧Ｖｏの大きさによりパルス幅変調され、パルス幅変調された高周波パルス信号Ｓｐｉは、ドライバ２５を介してスイッチング素子７（ＦＥＴ２６）に付与される。その他、図３中、図２と同一部分には同一符号を付して、その構成を明確にした。
【００２０】
制御回路８ｂは、端子電圧Ｖｃが規定電圧よりも大きくなれば、パルス制御信号Ｓｐの周波数を高く（周期を短く）して、端子電圧Ｖｃを低下させる制御を行うとともに、端子電圧Ｖｃが規定電圧よりも小さくなれば、パルス制御信号Ｓｐの周波数を低く（周期を長く）して、端子電圧Ｖｃを上昇させる制御を行う。さらに、出力電圧Ｖｏが規定電圧よりも大きくなれば、パルス制御信号Ｓｐのパルス幅を短くして、出力電圧Ｖｏを低下させる制御を行うとともに、出力電圧Ｖｏが規定電圧よりも小さくなれば、パルス制御信号Ｓｐのパルス幅を長くして、出力電圧Ｖｏを上昇させる制御を行う。これにより、出力電圧Ｖｏに対する安定化（定電圧化）を実現できることに加え、コンデンサ６の端子電圧Ｖｃに対する安定化（定電圧化）を実現することができる。
【００２１】
他方、図４に示す制御回路８ｃは、ＰＷＭ回路１１，ＰＦＭ回路１２，バースト制御回路１３及びドライバ２５を備える。制御回路８ｃは、制御回路８ｂに対してバースト制御回路１３を付加したものである。このバースト制御回路１３は、負荷電流Ｉｏが所定値以下のときに、パルス制御信号Ｓｐを間欠的に出力し、かつ間欠幅を負荷電流Ｉｏに対応して可変制御する機能を備える。その他、図４中、図３と同一部分には同一符号を付して、その構成を明確にした。
【００２２】
制御回路８ｃは、特に、負荷電流Ｉｏが所定値以下であっても安定した制御を行えるようにしたものである。即ち、図３に示した制御回路８ｂの場合には、負荷電流Ｉｏがある大きさ以上であれば安定した制御を行うことができるが、負荷電流Ｉｏがゼロ又は著しく小さい場合には、これに対応して充電電流Ｉｃも小さくなり、安定した制御を行うことができなくなる。制御回路８ｃは、この弊害を解消するものである。
【００２３】
制御回路８ｃは、バースト制御回路１３により、ＰＷＭ回路１１から得る負荷状態（負荷電流Ｉｏ）に基づく負荷対応電圧Ｖｏｉに対応した間欠制御信号Ｓｘを生成し、この間欠制御信号Ｓｘは、ドライバ２５に付与される。これにより、負荷電流Ｉｏが所定値以下になれば、ドライバ２５から出力するパルス制御信号Ｓｐは、間欠的に出力するとともに、負荷電流Ｉｏの大きさに対応して、間欠幅を可変制御する。即ち、図７（ａ）に示す間欠制御信号Ｓｘの間欠時間Ｔｉの長さを可変制御し、出力電圧Ｖｏの大きさを安定化させる。この結果、図７（ａ）に示す間欠制御信号ＳｘのＯＮ期間にのみ対応して、図７（ｂ）に示すパルス制御信号Ｓｐが間欠的に出力する。
【００２４】
図５は、このような図４の制御回路８ｃの構成をより具体化した電気回路の一例を示す。同図において、分圧抵抗Ｒ１，Ｒ２及びシャントレギュレータ３０を用いた出力電圧検出回路、抵抗Ｒ３とコンデンサＣ１を直列接続した制御速度調整回路３１、抵抗Ｒ４とフォトカプラ３２を用いたアイソレーション回路、コンパレータ３３，三角波発生器３４，抵抗Ｒ５及び基準電圧Ｅ１を用いた高周波パルス信号発生回路は、ＰＷＭ回路１１を構成する。また、分圧抵抗Ｒ６及びＲ７を用いた端子電圧検出回路、抵抗Ｒ８，基準電圧Ｅ２及びコンパレータ３５を用いた周波数変調信号発生回路、抵抗Ｒ９とコンデンサＣ２を直列接続した制御速度調整回路３６は、ＰＦＭ回路１２を構成する。さらに、出力アンプ３７は、ドライバ２５を構成する。その他、図５中、図４と同一部分には同一符号を付して、その構成を明確にした。
【００２５】
図５中、制御速度調整回路３１，３６は、回路の応答速度を調整するためのものである。本実施例に係る電源装置１の基本回路は、セピックタイプにより構成するため、整流回路２に入力する電流波形は正弦波に近似させることができる。しかし、本実施例のように、ＰＷＭ回路１１及びＰＦＭ回路１２の双方を用いた場合、両者の応答速度の相違によって供給電流の波形を正弦波に近似できなくなる場合がある。そこで、ＰＷＭ回路１１の制御速度調整回路３１の時定数を小さく設定して応答速度を速くするとともに、ＰＦＭ回路１２の制御速度調整回路３６の時定数を大きく設定して応答速度を遅くすることにより、供給電流の波形を正弦波に近似できなくなる弊害を回避している。
【００２６】
次に、図１（図４）に示した電源装置１の基本動作について、図６を参照して説明する。
【００２７】
まず、整流回路２の交流入力部２ａ，２ｂには、商用交流電源５０から、図６（ａ）に示す正弦波交流（交流電圧）Ｖａが付与される。例示の正弦波交流Ｖａは、周波数５０（６０）〔Ｈｚ〕のＡＣ１００〔Ｖ〕である。一方、スイッチング素子７（ＦＥＴ２６）は、制御回路８（８ｃ）から付与されるパルス制御信号Ｓｐによりスイッチング制御（ＯＮ−ＯＦＦ制御）される。このパルス制御信号Ｓｐを図６（ｂ）に示す。例示のパルス制御信号Ｓｐは、基本周波数が５０〔ｋＨｚ〕程度の高周波であり、前述したように、ＰＷＭ回路１１，ＰＦＭ回路１２及びバースト制御回路１３により制御されている。これにより、スイッチング素子７は、パルス制御信号Ｓｐに同期し、図６（ｃ）に示すようにＯＮ−ＯＦＦ制御される。
【００２８】
そして、スイッチング素子７のＯＮ時には、整流回路２の整流出力部２ｐ，２ｎに出力される電圧により、チョークコイル４に、図６（ｄ）に示す入力電流Ｉｉが流れ、チョークコイル４にエネルギが蓄積されるとともに、直前におけるスイッチング素子７のＯＦＦ時にコンデンサ６に蓄積された電荷により、一次巻線３ｆ，スイッチング素子７の経路で、図６（ｅ）に示す放電電流Ｉｄが流れ、トランス３にエネルギが蓄積される。図１中、Ｉｉ及びＩｄで示す矢印は、この入力電流及び放電電流の経路である。
【００２９】
一方、スイッチング素子７のＯＦＦ時には、チョークコイル４に蓄積されたエネルギにより、第二ダイオード９，三次巻線３ｔ，コンデンサ６の経路で、図６（ｇ）に示す充電電流Ｉｃが流れ、コンデンサ６に充電が行われるとともに、二次巻線３ｓに誘起されたエネルギにより、図６（ｆ）に示す出力電流Ｉｓが流れる。図１中、Ｉｃ及びＩｓで示す矢印は、この充電電流及び出力電流の経路である。
【００３０】
ところで、第二ダイオード９及び三次巻線３ｔを設けなければ、スイッチング素子７のＯＦＦ時には、チョークコイル４に蓄積されたエネルギにより、第一ダイオード５，一次巻線３ｆ，コンデンサ６の経路で充電電流が流れ、コンデンサ６に対する充電が行われることになる。しかし、本実施例のように、第二ダイオード９及び三次巻線３ｔを設ければ、一次巻線３ｆを経由することなく充電電流Ｉｃを流すことができるとともに、この際、コンデンサ６に対して直列に接続される三次巻線３ｔにより、コンデンサ６における端子電圧Ｖｃの高電圧化（過電圧化）が回避され、安定した動作が確保される。特に、高電圧の発生が回避されるため、耐圧の低いコンデンサ６やスイッチング素子７の使用が可能となり、使用部品の低コスト化及び低損失化にも寄与できる。
【００３１】
他方、図８には、変更実施例に係る電源装置１を示す。図８に示す電源装置１は、図１に示した電源装置１に対して三次巻線３ｔを用いていない点が異なる。即ち、図８に示す電源装置１は、第一ダイオード５に対するチョークコイル４の接続部Ｃｘと一次巻線３ｆの他端３ｆｎに対するコンデンサ６の接続部Ｃｙ間に、コンデンサ６側が順方向となる第二ダイオード９を直接接続した。図８に示す電源装置１は、チョークコイル４からコンデンサ６に対して充電電流Ｉｃが直接流れるため、一周期当たりの電流（エネルギ）の蓄積及び放出に対する回路インピーダンスが小さくなり、高周波損失及び抵抗損失が低減されることによって電源装置１全体の変換効率を高めることができる。
【００３２】
以上、実施例について詳細に説明したが、本発明はこのような実施例に限定されるものではなく、細部の回路構成等において、本発明の要旨を逸脱しない範囲で任意に変更，追加，削除することができる。例えば、スイッチング素子７は、ＦＥＴ２６を用いた場合を例示したが、一般的なトランジスタ等、同様の機能を有する他のスイッチング素子により置換できる。また、制御回路８は、他の種類として、出力電圧Ｖｏに対応してパルス制御信号Ｓｐの周波数を可変制御するパルス周波数変調回路１２を用いたタイプ，出力電圧Ｖｏに対応してパルス制御信号Ｓｐの周波数を可変制御するパルス周波数変調回路１２及びコンデンサ６の端子電圧Ｖｃに対応してパルス制御信号Ｓｐのパルス幅を可変制御するパルス幅変調回路１１を備えるタイプ等を用いることもできる。
【００３３】
【発明の効果】
このように、本発明に係る電源装置は、一対の交流入力部及び一対の整流出力部を有する整流回路と、少なくとも一次巻線及び二次巻線を有するトランスと、この一次巻線の一端と一方の整流出力部間に接続したチョークコイル及び一次巻線側が順方向となる第一ダイオードの直列回路と、一次巻線に直列に接続したコンデンサと、一次巻線とコンデンサの直列回路に並列に接続したスイッチング素子と、このスイッチング素子をスイッチング制御する制御回路とを備える電源装置において、コンデンサを、一次巻線の他端と他方の整流出力部間に接続するとともに、第一ダイオードに対するチョークコイルの接続部と一次巻線の他端に対するコンデンサの接続部間に、コンデンサ側が順方向となる第二ダイオードを接続したため、次のような顕著な効果を奏する。
【００３４】
（１）  入力側電流波形を正弦波に近似できることに加え、一周期当たりの電流（エネルギ）の蓄積及び放出に対する回路インピーダンスが小さくなり、高周波損失及び抵抗損失が低減されることによって、電源装置全体の変換効率を高めることができる。
【００３５】
（２）  好適な実施の形態により、トランスに三次巻線を設け、この三次巻線と第二ダイオードを直列接続すれば、コンデンサにおける端子電圧の高電圧化（過電圧化）を回避でき、動作の安定化を図ることができる。しかも、高電圧の回避により、耐圧の低いコンデンサやスイッチング素子の使用が可能となり、使用部品の低コスト化及び低損失化に寄与できる。
【００３６】
（３）  好適な実施の形態により、一次巻線の巻数Ｎｆと三次巻線の巻数Ｎｔを、Ｎｆ＞Ｎｔに設定すれば、コンデンサにおける端子電圧の高電圧化（過電圧化）を回避できることに加え、より安定した動作を確保できる。
【００３７】
（４）  好適な実施の形態により、制御回路を、出力電圧に対応してパルス制御信号のパルス幅を可変制御するＰＷＭ回路及び／又はコンデンサの端子電圧に対応してパルス制御信号の周波数を可変制御するＰＦＭ回路を備えて構成し、或いは出力電圧に対応してパルス制御信号の周波数を可変制御するＰＦＭ回路及び／又はコンデンサの端子電圧に対応してパルス制御信号のパルス幅を可変制御するＰＷＭ回路を備えて構成すれば、出力電圧に対する安定化（定電圧化）を実現できることに加え、コンデンサの端子電圧に対する安定化（定電圧化）を実現することができる。
【００３８】
（５）  好適な実施の形態により、負荷電流が所定値以下のときに、パルス制御信号を間欠的に出力し、かつ間欠幅を負荷電流に対応して可変制御するバースト制御回路を備えて構成すれば、出力電圧がゼロ又は著しく小さい場合であっても安定した制御を行うことができる。
【図面の簡単な説明】
【図１】本発明の好適な実施例に係る電源装置の電気回路図、
【図２】同電源装置における制御回路を明示するブロック系統図、
【図３】同電源装置における制御回路を明示する他の種類のブロック系統図、
【図４】同電源装置における制御回路を明示する他の種類のブロック系統図、
【図５】同電源装置における図４の制御回路の一例を示す電気回路図、
【図６】同電源装置の制御回路における各部の信号及び電流等の波形を示すタイミングチャート、
【図７】同電源装置の制御回路におけるバースト制御回路の信号の波形を示すタイミングチャート、
【図８】本発明の変更実施例に係る電源装置の一部を示す電気回路図、
【符号の説明】
１    電源装置
２    整流回路
２ａ  入力部
２ｂ  入力部
２ｐ  出力部
２ｎ  出力部
３    トランス
３ｆ  一次巻線
３ｆｐ  一次巻線の一端
３ｆｎ  一次巻線の他端
３ｓ  二次巻線
３ｔ  三次巻線
４    チョークコイル
５    ダイオード（第一ダイオード）
６    コンデンサ
７    スイッチング素子
８    制御回路
９    第二ダイオード
１１  パルス幅変調回路
１２  パルス周波数変調回路
１３  バースト制御回路
Ｃｘ  接続部
Ｃｙ  接続部
Ｖｏ  二次巻線の出力に基づく出力電圧
Ｖｃ  コンデンサの端子電圧
Ｓｐ  パルス制御信号
【図１】
2004229398.tif 000003
【図２】
2004229398.tif 000004
【図３】
2004229398.tif 000005
【図４】
2004229398.tif 000006
【図５】
2004229398.tif 000007
【図６】
2004229398.tif 000008
【図７】
2004229398.tif 000009
【図８】
2004229398.tif 000010