(57)【要約】【課題】コストの低減化を図る。【解決手段】厚さ１４０μｍのパターン付きの半導体ウェハと厚さ１４０μｍおよび１２０μｍの２種類の厚さのミラーウェハとを準備し、前記半導体ウェハおよび前記ミラーウェハをそれぞれダイシングして個片の半導体チップ２およびミラーチップ４をそれぞれ形成し、１４０μｍ厚チップ１２は、厚さ１４０μｍの半導体チップ２そのままで取得可能であり、２８０μｍ厚チップ１１は、厚さ１４０μｍの半導体チップ２と厚さ１４０μｍのミラーチップ４とを貼り合わせることにより形成し、４００μｍ厚チップ１０は、厚さ１４０μｍの半導体チップ２と厚さ１４０μｍのミラーチップ４と厚さ１２０μｍのミラーチップ４とを貼り合わせることにより形成し、その結果、パターン付きウェハの使用枚数を少なくして余剰チップを削減でき、半導体チップ２のコストを低減化できる。【選択図】    図３
2004207356.tif 000002
【特許請求の範囲】
【請求項１】
各チップ領域に半導体集積回路が形成された半導体ウェハと、前記半導体集積回路が形成されていないミラーウェハとを準備する工程と、
前記半導体ウェハをダイシングして個片の半導体チップを形成する工程と、
前記ミラーウェハをダイシングして個片のミラーチップを形成する工程と、
前記半導体チップと前記ミラーチップとを接続して前記半導体チップよりも厚さの厚い他の半導体チップを形成する工程とを有し、
前記半導体チップと、これと厚さの異なった前記他の半導体チップとを形成することを特徴とする半導体装置の製造方法。
【請求項２】
各チップ領域に半導体集積回路が形成された半導体ウェハと、それぞれ前記半導体集積回路が形成されていない厚さの異なった複数枚のミラーウェハとを準備する工程と、
前記半導体ウェハをダイシングして個片の半導体チップを形成する工程と、
前記複数枚のミラーウェハをそれぞれダイシングして複数種類の厚さの個片のミラーチップを形成する工程と、
前記半導体チップと、前記複数種類の厚さのミラーチップのうちの何れか１枚もしくは複数枚の前記ミラーチップとを接続して複数種類の厚さの半導体チップを形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項３】
各チップ領域に半導体集積回路が形成された半導体ウェハと、それぞれ前記半導体集積回路が形成されていない厚さの異なった複数枚のミラーウェハとを準備する工程と、
前記半導体ウェハと前記複数枚のミラーウェハとを接続して１枚のダイシング用基板を形成する工程と、
前記ダイシング用基板をダイシングして前記チップ領域をそれぞれに有する複数の個片チップを形成する工程と、
それぞれの前記個片チップから１枚もしくは複数枚のミラーチップを剥離してそれぞれに前記チップ領域を有する複数種類の厚さの半導体チップを形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項４】
複数種類の厚さの半導体チップを形成する半導体装置の製造方法であって、
前記複数種類の厚さのうち最も厚い前記半導体チップを収容可能な複数の貫通孔が形成され、前記半導体チップと同じ厚さに形成されたプレート部材を準備する工程と、
前記最も厚い半導体チップと同じ厚さであり、各チップ領域に半導体集積回路が形成された半導体ウェハを準備した後、前記半導体ウェハをダイシングして前記最も厚い最大厚さの複数の半導体チップを形成する工程と、
前記最大厚さの複数の半導体チップを前記プレート部材の前記貫通孔に収容した後、前記プレート部材を所望の厚さ削ることにより、前記最大厚さの複数の半導体チップを前記所望の厚さ削って前記最大厚さより薄い複数の半導体チップを形成する工程と、
前記最大厚さより薄い所望数の半導体チップを前記所望数の貫通孔から取り出す工程とを有することを特徴とする半導体装置の製造方法。
【請求項５】
複数種類の厚さの半導体チップを形成する半導体装置の製造方法であって、
前記複数種類の厚さのうち最大厚さと同じ厚さの半導体ウェハを準備する工程と、
前記半導体ウェハを前記複数種類の厚さに対応させた領域ごとに分割する工程と、
分割されたウェハ片ごとに、前記ウェハ片と同じ厚さのダミーウェハブロックをそれぞれの前記ウェハ片の分割面で接続して複数枚のウェハブロックを形成する工程と、
前記複数枚の前記ウェハブロックをそれぞれ所望の厚さ削って複数種類の厚さの前記ウェハブロックを形成する工程と、
前記複数種類の厚さのウェハブロックをそれぞれダイシングして前記複数種類の厚さの半導体チップを形成する工程とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特に半導体チップ形成の高効率化に適用して有効な技術に関する。
【０００２】
【従来の技術】
従来、小型の半導体装置などでは、装置本体の薄型化として、半導体ウェハの裏面研削を行って半導体チップを薄く形成し、この薄く形成された半導体チップを搭載して、装置本体の薄型化を図っている。その際、半導体ウェハの裏面研削は、円盤状の砥石を回転させて半導体ウェハの裏面に当てて研削を行っている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００２−１６４４７０号公報（第１０頁、図１５）
【０００４】
【発明が解決しようとする課題】
半導体装置では、機能・電気特性は同一仕様で、実装上、厚さが異なった半導体チップを搭載している場合がある。その際、機能・電気特性は同一仕様で、かつ厚さが異なった半導体チップを準備しなければならない。以下、機能・電気特性は同一仕様で、かつ厚さが異なった半導体チップを形成する技術として、本発明者が検討した比較例を図１７を用いて説明する。
【０００５】
なお、本比較例では、機能・電気特性は同一仕様で、１４０μｍ、２８０μｍ、４００μｍの３種類の厚さの半導体チップを形成する場合を取り上げて説明する。
【０００６】
まず、図１７に示すように、３種類の厚さのうち最も厚さ（ｔ）の厚いｔ＝４００μｍのパターン１ａ付きの半導体ウェハ１を３枚形成する。
【０００７】
その後、所望の厚さに応じて半導体ウェハ１の裏面研削（バックグラインドのことであり、以降、B.G ともいう）を行う。
【０００８】
すなわち、バックグラインド（B.G)を２６０μｍ行うことにより、厚さ１４０μｍの半導体ウェハ１を形成することができる。
【０００９】
また、バックグラインド（B.G)を１２０μｍ行うことにより、厚さ２８０μｍの半導体ウェハ１を形成することができる。
【００１０】
さらに、厚さ４００μｍの半導体ウェハ１は、バックグラインドを行わずにそのままで取得できる。
【００１１】
このようにして、３種類の厚さのパターン１ａ付きの半導体ウェハ１を形成する。
【００１２】
その後、それぞれの半導体ウェハ１のダイシングを行ってそれぞれ厚さの半導体チップを形成し、その中から必要数の半導体チップを取得する。
【００１３】
しかしながら、このような比較例の方法では、半導体チップの必要数量の多少に関わらず、半導体ウェハ１をバックグラインド量別に製造しなければならない。その結果、必要数量分の半導体チップが確保できた後の余剰チップが増え、破棄することになる。
【００１４】
したがって、チップコストの悪化を招くことが問題となる。
【００１５】
本発明の目的は、コストの低減化を図る半導体装置の製造方法を提供することにある。
【００１６】
本発明の前記ならびにその他の課題、および目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１８】
すなわち、本発明は、各チップ領域に半導体集積回路が形成された半導体ウェハと、前記半導体集積回路が形成されていないミラーウェハとを準備する工程と、前記半導体ウェハをダイシングして個片の半導体チップを形成する工程と、前記ミラーウェハをダイシングして個片のミラーチップを形成する工程と、前記半導体チップと前記ミラーチップとを接続して前記半導体チップよりも厚さの厚い他の半導体チップを形成する工程とを有し、前記半導体チップと、これと厚さの異なった前記他の半導体チップとを形成するものである。
【００１９】
【発明の実施の形態】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２０】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
図１は本発明の実施の形態の半導体装置の製造方法で用いられるパターン付きウェハとミラーウェハの構造の一例を示す概念図、図２は図１に示すパターン付きウェハとミラーウェハのダイシング状態の一例を示す概念図と斜視図、図３は図２に示す半導体チップとミラーチップの張り合わせ方法の一例を示す斜視図、図４は本発明の実施の形態の変形例の半導体装置の製造方法で用いられるパターン付きウェハとミラーウェハの構造の一例を示す概念図、図５は図４に示すパターン付きウェハとミラーウェハの貼り付け構造を示す概念図、図６は図５に示すダイシング用基板のダイシング状態の一例を示す概念図と斜視図、図７は図６に示す個片チップからのミラーチップの剥離方法の一例を示す斜視図、図８は本発明の実施の形態の変形例の半導体装置の製造方法で用いられるプレート部材の構造を示す平面図、図９は図８に示すプレート部材の構造を示す側面図、図１０は図８に示すプレート部材の貫通孔への半導体チップの配置方法を示す概念図、図１１は図８に示すプレート部材を用いたバックグラインド状態の一例を示す概念図、図１２は図１１に示すバックグラインド終了後のチップ取り出し状態の一例を示す概念図、図１３は図８に示すプレート部材を用いたバックグラインド状態の一例を示す概念図、図１４は図１３に示すバックグラインド終了後のチップ取り出し状態の一例を示す概念図、図１５は本発明の実施の形態の変形例の半導体装置の製造方法で用いられる半導体ウェハの分割状態を示す平面図、図１６は図１５に示すウェハ片とダミーウェハブロックとの接続状態の一例を示す平面図、図１７は本発明の実施の形態に対する比較例の半導体チップの形成方法を示す概念図である。
【００２３】
本実施の形態の半導体装置の製造方法は、ベアチップ用や、あるいは半導体装置に組み込まれる半導体チップの形成方法について説明するものであり、機能や電気特性は同一仕様で、かつ複数種類の厚さの半導体チップを形成するものである。
【００２４】
そこで、本実施の形態では、機能や電気特性は同一仕様で、かつ１４０μｍ、２８０μｍおよび４００μｍの３種類の厚さの半導体チップ２を形成する場合を説明する。
【００２５】
まず、図１に示すように、各チップ領域に半導体集積回路が形成されたパターン１ａ付きの厚さｔ＝１４０μｍの１枚の半導体ウェハ１と、それぞれ前記半導体集積回路が形成されていない厚さの異なった２枚のミラーウェハ３とを準備する。
【００２６】
ここでは、ミラーウェハ３として、例えば、厚さｔ＝１４０μｍと厚さｔ＝１２０μｍの２種類の厚さのミラーウェハ３を準備する。
【００２７】
なお、パターン１ａ付きの半導体ウェハ１は、３種類の厚さ仕様のうち、最も薄い仕様の厚さで形成する。
【００２８】
その後、図２に示すように、パターン１ａ付きの半導体ウェハ１をダイシングして個片の半導体チップ２を形成する。
【００２９】
さらに、２枚のミラーウェハ３をそれぞれダイシングしてそれぞれの厚さの個片のミラーチップ４を形成する。
【００３０】
その際、各ミラーチップ４が、半導体チップ２と同じ大きさになるように各ミラーウェハ３をダイシングする。
【００３１】
その後、図３に示すように、半導体チップ２と所望の枚数のミラーチップ４とを接続して３種類の厚さの半導体チップ２を形成する。
【００３２】
すなわち、半導体チップ２をその主面２ａを上方に向けて、裏面２ｂに所望の枚数のミラーチップ４を重ねて貼り付けることにより、それぞれ所望の厚さの半導体チップ２を形成する。
【００３３】
まず、（Ｃ）１４０μｍ品チップについては、ミラーチップ４を貼ることなく、厚さｔ＝１４０μｍのパターン１ａ付きの半導体ウェハ１から切り出された半導体チップ２そのままで１４０μｍ厚チップ１２を取得可能である。
【００３４】
また、（Ａ）４００μｍ品チップについては、パターン１ａ付きの厚さｔ＝１４０μｍの半導体チップ２の裏面２ｂに厚さｔ＝１４０μｍと厚さｔ＝１２０μｍの２枚のミラーチップ４を貼り付けることにより、厚さｔ＝４００μｍのパターン１ａ付きの４００μｍ厚チップ（他の半導体チップ）１０を形成することができる。
【００３５】
さらに、（Ｂ）２８０μｍ品チップについては、パターン１ａ付きの厚さｔ＝１４０μｍの半導体チップ２の裏面２ｂに厚さｔ＝１４０μｍのミラーチップ４を貼り付けることにより、厚さｔ＝２８０μｍのパターン１ａ付きの２８０μｍ厚チップ（他の半導体チップ）１１を形成することができる。
【００３６】
このように形成されたそれぞれの厚さのチップ（１４０μｍ厚チップ１２、２８０μｍ厚チップ１１および４００μｍ厚チップ１０）は、ベアチップとして出荷してもよいし、あるいは、半導体装置に組み込まれていてもよい。
【００３７】
このように、図１〜図３に示す方法でそれぞれパターン１ａ付きの前記３種類の厚さのチップを形成することにより、図１７に示す比較例と比べてパターン１ａ付きの半導体ウェハ１の使用枚数を少なくして余剰チップを削減でき、したがって、半導体チップ２（本実施の形態では、１４０μｍ厚チップ１２、２８０μｍ厚チップ１１および４００μｍ厚チップ１０）のコストおよびその製造コストを低減することができる。
【００３８】
例えば、３種類の厚さ仕様のチップを１枚のウェハ分の取得数以下しか必要としない時、２枚分のパターン１ａ付きの半導体ウェハ１に相当するチップを節減することができる。
【００３９】
その結果、半導体装置のコスト低減化を図ることができる。
【００４０】
次に、図４〜図７に示す本実施の形態の変形例について説明する。
【００４１】
まず、図４に示すように、各チップ領域に半導体集積回路が形成されたパターン１ａ付きの厚さｔ＝１４０μｍの１枚の半導体ウェハ１と、それぞれ前記半導体集積回路が形成されていない厚さの異なった２枚のミラーウェハ３とを準備する。ここでは、ミラーウェハ３として、例えば、厚さｔ＝１４０μｍと厚さｔ＝１２０μｍの２種類の厚さのミラーウェハ３を準備する。
【００４２】
なお、パターン１ａ付きの半導体ウェハ１は、３種類の厚さ仕様のうち、最も薄い仕様の厚さで形成する。
【００４３】
その後、図５に示すように、１枚のパターン１ａ付きの半導体ウェハ１と２種類の厚さのミラーウェハ３とを重ねて接続して厚さ（ｔ）＝４００μｍの１枚のダイシング用基板５を形成する。その際、半導体ウェハ１の主面１ｂ側を上方に向け、その裏面１ｃ側に２種類の厚さのミラーウェハ３を貼り付けてダイシング用基板５を形成する。
【００４４】
なお、各ウェハを貼り付ける接着剤については、接着と剥離が容易な接着剤が好ましい。
【００４５】
その後、図６に示すように、ダイシング用基板５をダイシングして複数の個片チップ６を形成する。
【００４６】
その後、図７に示すように、それぞれの個片チップ６から１枚もしくは２枚のミラーチップ４を剥離してそれぞれにチップ領域を有する２種類の厚さの１４０μｍ厚チップ１２と２８０μｍ厚チップ１１を形成する。
【００４７】
まず、（Ｃ）４００μｍ品チップについては、ミラーチップ４を剥離することなくそのまま残し、厚さｔ＝４００μｍのダイシング用基板５から切り出された４００μｍ厚チップ１０そのままを取得可能である。
【００４８】
また、（Ａ）１４０μｍ品チップについては、４００μｍ厚チップ１０である個片チップ６から２枚のミラーチップ４を剥離して厚さｔ＝１４０μｍのパターン１ａ付きの１４０μｍ厚チップ１２を形成することができる。
【００４９】
さらに、（Ｂ）２８０μｍ品チップについては、４００μｍ厚チップ１０である個片チップ６から１枚のミラーチップ４を剥離し、１枚のミラーチップ４をそのまま残して厚さｔ＝２８０μｍのパターン１ａ付きの２８０μｍ厚チップ１１を形成することができる。
【００５０】
このように形成されたそれぞれの厚さのチップ（１４０μｍ厚チップ１２、２８０μｍ厚チップ１１および４００μｍ厚チップ１０）は、ベアチップとして出荷してもよいし、あるいは、半導体装置に組み込まれていてもよい。
【００５１】
このように図４〜図７に示す変形例の方法でそれぞれパターン１ａ付きの前記３種類の厚さのチップを形成することにより、図１７に示す比較例と比べてパターン１ａ付きの半導体ウェハ１の使用枚数を少なくして余剰チップを削減でき、したがって、１４０μｍ厚チップ１２、２８０μｍ厚チップ１１および４００μｍ厚チップ１０のコストおよびその製造コストを低減することができる。
【００５２】
その結果、半導体装置のコスト低減化を図ることができる。
【００５３】
次に、図８〜図１４に示す本実施の形態の変形例について説明する。
【００５４】
まず、図８および図９に示すように、３種類の厚さ仕様のうち最も厚いｔ＝４００μｍの半導体チップ２を収容可能な複数の貫通孔７ａが形成され、かつ半導体チップ２と同じ厚さ（４００μｍ）に形成された円盤状のプレート部材７を準備する。
【００５５】
さらに、各チップ領域に半導体集積回路が形成されたパターン１ａ付きの厚さ４００μｍの半導体ウェハ１（図１参照）を準備した後、この半導体ウェハ１をダイシングして３種類の厚さ仕様のうち最大厚さのｔ＝４００μｍの複数の半導体チップ２を形成する。
【００５６】
その後、図１０に示すように、厚さｔ＝４００μｍの複数の半導体チップ２それぞれを各裏面２ｂ側を下方にしてプレート部材７の貫通孔７ａに収容する。
【００５７】
その後、プレート部材７を所望の厚さ削ることにより、厚さｔ＝４００μｍの複数の半導体チップ２を前記所望の厚さ削って前記最大厚さより薄い複数の半導体チップ２を形成する。
【００５８】
その際、図１１に示すように、まず、３つの厚さ仕様のうちの２番目の厚さ（２８０μｍ）分が半導体ウェハ１に残るようにバックグラインド（B.G)を１２０μｍ行って、プレート部材７の裏面７ｃと厚さ４００μｍの半導体チップ２の裏面２ｂとを１２０μｍ削る。
【００５９】
すなわち、プレート部材７の主面７ｂ側をブロック材などで押さえた状態で、裏面７ｃ側を１２０μｍ削る。
【００６０】
これにより、プレート部材７とともに半導体チップ２の裏面２ｂも１２０μｍ削られ、貫通孔７ａ内の半導体チップ２の厚さは２８０μｍになる。
【００６１】
続いて、図１２に示すように、厚さ２８０μｍの所望数（必要数）の半導体チップ２を所望数の貫通孔７ａから１つずつ取り出して厚さ２８０μｍの所望数（必要数）の半導体チップ２を取得する。
【００６２】
その後、再びプレート部材７の主面７ｂ側をブロック材などで押さえた状態で、図１３に示すように、３つの厚さ仕様のうちの最も薄い厚さ（１４０μｍ）分が半導体ウェハ１に残るように、プレート部材７の裏面７ｃと厚さ２８０μｍの半導体チップ２の裏面２ｂとを１４０μｍバックグラインド（B.G)する。
【００６３】
これにより、プレート部材７とともに半導体チップ２の裏面２ｂも１４０μｍ削られ、貫通孔７ａ内の半導体チップ２の厚さは１４０μｍになる。
【００６４】
続いて、図１４に示すように、厚さ１４０μｍの半導体チップ２を残った所望数の貫通孔７ａから１つずつ取り出して厚さ１４０μｍの所望数（必要数）の半導体チップ２を取得する。
【００６５】
このようにして３つの厚さ仕様の半導体チップ２をそれぞれ形成することができ、各厚さの半導体チップ２は、ベアチップとして出荷してもよいし、あるいは、半導体装置に組み込まれていてもよい。
【００６６】
図８〜図１４に示す変形例によっても、それぞれパターン１ａ付きの３種類の厚さのチップを形成することができ、図１７に示す比較例と比べてパターン１ａ付きの半導体ウェハ１の使用枚数を少なくして余剰チップを削減できる。これにより、半導体チップ２のコストおよびその製造コストを低減することができ、その結果、半導体装置のコスト低減化を図ることができる。
【００６７】
なお、ミラーウェハ３を使用しないため、半導体チップ２のコストおよびその製造コストをさらに低減することができる。
【００６８】
次に、図１５、図１６に示す本実施の形態の変形例について説明する。
【００６９】
まず、３種類の厚さ仕様のうち最大厚さである４００μｍの厚さの半導体ウェハ１を準備する。
【００７０】
その後、図１５に示すように、半導体ウェハ１を３種類の厚さに対応させた領域ごとに分割して、２８０μｍ厚用ウェハ片１ｄ、１４０μｍ厚用ウェハ片１ｅおよび４００μｍ厚用ウェハ片１ｆを形成する。
【００７１】
続いて、分割された各ウェハ片ごとに、図１６に示すように前記ウェハ片と同じ厚さの４００μｍ厚のダミーウェハブロック８をそれぞれの前記ウェハ片の分割面１ｇで接着剤によって接続し、これによって、それぞれのウェハ片が貼り付けられた厚さ４００μｍの３枚のウェハブロック９を形成する。
【００７２】
その後、３枚のウェハブロック９のうち、２８０μｍ厚用ウェハ片１ｄが貼り付けられたウェハブロック９は１２０μｍバックグラインドし、厚さ２８０μｍとする。
【００７３】
さらに、１４０μｍ厚用ウェハ片１ｅが貼り付けられたウェハブロック９は、２６０μｍバックグラインドし、厚さ１４０μｍとする。
【００７４】
なお、４００μｍ厚用ウェハ片１ｆが貼り付けられたウェハブロック９はバックグラインドせずにそのままとし、これによって、３種類の厚さのウェハブロック９が形成される。
【００７５】
その後、３種類の厚さのウェハブロック９をそれぞれダイシングすることにより、３種類の厚さ仕様の半導体チップ２を形成することができる。
【００７６】
なお、各厚さの半導体チップ２は、ベアチップとして出荷してもよいし、あるいは、半導体装置に組み込まれていてもよい。
【００７７】
図１５、図１６に示す変形例によっても、それぞれパターン１ａ付きの３種類の厚さのチップを形成することができ、図１７に示す比較例と比べてパターン１ａ付きの半導体ウェハ１の使用枚数を少なくして余剰チップを削減できる。これにより、半導体チップ２のコストおよびその製造コストを低減することができ、その結果、半導体装置のコスト低減化を図ることができる。
【００７８】
さらに、ミラーウェハ３を使用しないため、半導体チップ２のコストおよびその製造コストをさらに低減することができる。
【００７９】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００８０】
前記実施の形態では、半導体チップ２の厚さとして３種類の厚さを取り上げて説明したが、厚さの種類は前記３種類に限定されるものではなく、２種類以上の複数種類であればよく、また、厚さの具体的数値についても、１４０μｍ、２８０μｍおよび４００μｍに限定されるものではなく、これら以外の数値であってもよい。
【００８１】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００８２】
パターン付きウェハの使用枚数を少なくして余剰チップを削減できるため、半導体チップのコストを低減化することができ、その結果、半導体装置のコスト低減化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置の製造方法で用いられるパターン付きウェハとミラーウェハの構造の一例を示す概念図である。
【図２】図１に示すパターン付きウェハとミラーウェハのダイシング状態の一例を示す概念図と斜視図である。
【図３】図２に示す半導体チップとミラーチップの張り合わせ方法の一例を示す斜視図である。
【図４】本発明の実施の形態の変形例の半導体装置の製造方法で用いられるパターン付きウェハとミラーウェハの構造の一例を示す概念図である。
【図５】図４に示すパターン付きウェハとミラーウェハの貼り付け構造を示す概念図である。
【図６】図５に示すダイシング用基板のダイシング状態の一例を示す概念図と斜視図である。
【図７】図６に示す個片チップからのミラーチップの剥離方法の一例を示す斜視図である。
【図８】本発明の実施の形態の変形例の半導体装置の製造方法で用いられるプレート部材の構造を示す平面図である。
【図９】図８に示すプレート部材の構造を示す側面図である。
【図１０】図８に示すプレート部材の貫通孔への半導体チップの配置方法を示す概念図である。
【図１１】図８に示すプレート部材を用いたバックグラインド状態の一例を示す概念図である。
【図１２】図１１に示すバックグラインド終了後のチップ取り出し状態の一例を示す概念図である。
【図１３】図８に示すプレート部材を用いたバックグラインド状態の一例を示す概念図である。
【図１４】図１３に示すバックグラインド終了後のチップ取り出し状態の一例を示す概念図である。
【図１５】本発明の実施の形態の変形例の半導体装置の製造方法で用いられる半導体ウェハの分割状態を示す平面図である。
【図１６】図１５に示すウェハ片とダミーウェハブロックとの接続状態の一例を示す平面図である。
【図１７】本発明の実施の形態に対する比較例の半導体チップの形成方法を示す概念図である。
【符号の説明】
１  半導体ウェハ
１ａ  パターン
１ｂ  主面
１ｃ  裏面
１ｄ  ２８０μｍ厚用ウェハ片
１ｅ  １４０μｍ厚用ウェハ片
１ｆ  ４００μｍ厚用ウェハ片
１ｇ  分割面
２  半導体チップ
２ａ  主面
２ｂ  裏面
３  ミラーウェハ
４  ミラーチップ
５  ダイシング用基板
６  個片チップ
７  プレート部材
７ａ  貫通孔
７ｂ  主面
７ｃ  裏面
８  ダミーウェハブロック
９  ウェハブロック
１０  ４００μｍ厚チップ（他の半導体チップ）
１１  ２８０μｍ厚チップ（他の半導体チップ）
１２  １４０μｍ厚チップ
【図１】
2004207356.tif 000003
【図２】
2004207356.tif 000004
【図３】
2004207356.tif 000005
【図４】
2004207356.tif 000006
【図５】
2004207356.tif 000007
【図６】
2004207356.tif 000008
【図７】
2004207356.tif 000009
【図８】
2004207356.tif 000010
【図９】
2004207356.tif 000011
【図１０】
2004207356.tif 000012
【図１１】
2004207356.tif 000013
【図１２】
2004207356.tif 000014
【図１３】
2004207356.tif 000015
【図１４】
2004207356.tif 000016
【図１５】
2004207356.tif 000017
【図１６】
2004207356.tif 000018
【図１７】
2004207356.tif 000019