(57)【要約】      （修正有）【課題】シミュレーションにより高精度にＥＭＩノイズを抽出して、集積回路装置を搭載するプリント基板の設計コストを下げる。【解決手段】集積回路チップの内部電源と、内部電源間に接続される内部回路モデルと、ボード上の共通の電源プレーンと内部電源に接続される複数の電源ピンとを有する集積回路装置モデルF3を生成する工程P1と、集積回路装置モデルの動作をシミュレーションして複数の電源ピンに発生する電流波形情報F5を生成する工程P2と、複数の電源プレーンとそれに接続される複数の電源ピンの位置に配置された複数の電流源とを有するボードモデルF8の動作シミュレーションを当該複数の電流源に電流波形情報F5を与えて行って、当該電源プレーンから発生する電磁界を生成する工程P4とを有する。【選択図】図３
2004362074.tif 000002
【特許請求の範囲】
【請求項１】
パッケージ内に集積回路チップを内蔵し複数の電源ピンを有する集積回路装置を搭載したボードモデルを用いてＥＭＩノイズ解析を行う方法において、
前記集積回路チップの内部電源と、前記内部電源間に接続される内部回路モデルと、前記ボード上の共通の電源プレーンと前記内部電源に接続される複数の電源ピンとを有する集積回路装置モデルを生成する工程と、
当該集積回路装置モデルの動作をシミュレーションして前記複数の電源ピンに発生する電流波形情報を生成する工程と、
複数の電源プレーンとそれに接続される前記複数の電源ピンの位置に配置された複数の電流源とを有するボードモデルの動作シミュレーションを当該複数の電流源に前記電流波形情報を与えて行って、当該電源プレーンから発生する電磁界を生成する工程とを有することを特徴とするＥＭＩノイズ解析方法。
【請求項２】
請求項１において、
前記集積回路装置モデルの複数の電源ピンが、実際の集積回路装置の複数の電源ピンに１対１に対応していることを特徴とするＥＭＩノイズ解析方法。
【請求項３】
請求項１において、
前記集積回路装置モデルの複数の電源ピンが、グランド電源と、第１の電源と、第２の電源とに対応してそれぞれ複数設けられていることを特徴とするＥＭＩノイズ解析方法。
【請求項４】
請求項１において、
前記ボードモデルは、更に、前記電源プレーン間に接続されたカップリング容量をその位置情報とともに有することを特徴とするＥＭＩノイズ解析方法。
【請求項５】
請求項１において、
前記集積回路装置モデルでは、更に、前記内部電源が内部電源網であり、前記内部回路モデルが、前記内部電源網間に接続される複数の消費電流源及び電源間容量と、前記ボード上の分布定数線路と前記内部電源網に接続される複数の入力または出力セルとを有することを特徴とするＥＭＩノイズ解析方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子機器のＥＭＩノイズ解析方法に関し、特に、ＬＳＩを搭載したプリント基板などのボードを有する電子機器のＥＭＩノイズをシミュレーションによって高精度に再現することができるＥＭＩノイズ解析方法に関する。
【０００２】
【従来の技術】
電子機器のＥＭＩ（Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）ノイズは、他の電子機器の誤動作を招く原因となることから、主要国では電子機器のＥＭＩ対策が義務づけられている。ＥＭＩノイズが一定の規格レベルを超えた場合は、その国への輸入及び販売が禁止される。ＥＭＩノイズとは、ＬＳＩから発生する電源ノイズがプリント基板の電源プレーンを介して電磁波として空間に放射されるノイズのことであり、近年のＬＳＩの高速化、多ピン化、大電流化に伴って、電源ノイズはますます大きくなる傾向にあり、それによりＥＭＩノイズも大きくなる傾向にある。
【０００３】
従来のＥＭＩ対策によれば、ＬＳＩを搭載したプリント基板などのボードを実際に製造し、動作試験において発生するＥＭＩノイズを測定し、規格レベル内に納まっているか否かをチェックし、規格レベルを超えている場合は、ＥＭＩノイズ対策用のバイパスコンデンサなどの部品をトライアンドエラー形式でボード上に搭載し、再度ＥＭＩノイズを測定して、規格レベルを超えないことを確認している。
【０００４】
なお、本明細書では、ボードとはプリント基板などＬＳＩを搭載する基板を総称するものである。従って、ボードモデルはプリント基板モデルを総称する用語である。
【０００５】
上記のようなＥＭＩ対策の手法では、実際の製品を製造し、ＥＭＩノイズを測定し、具体的対策を講じるというものであり、工数が煩雑で高コストであるという問題があると同時に、ＥＭＩノイズ対策用部品によってＥＭＩノイズを規格レベル以内に抑えることができない場合は、プリント基板の電源プレーンを再設計するなどの対策が必要になり、思わぬ手戻りを強いられることがある。
【０００６】
そこで、設計段階でＥＭＩ対策を講じておくことが望まれる。設計段階でのＥＭＩ対策の手法として、後述する特許文献１には、プリント基板上に搭載されるＬＳＩ回路をモデル化して電源モデルとし、そのＬＳＩ回路の電源モデルとプリント回路基板の接続データとから、基板上の電流分布を求め、電磁界解析シミュレータにより基板上の電磁界分布を求めることが提案されている。
【０００７】
図１は、上記従来のＬＳＩ回路モデルを示す図である。このＬＳＩモデル８０によれば、電源プレーンと多数の論理ゲート回路を、単一のインバータ回路８１と、そのゲートに与えられる動作信号源８２と、電源及びグランドとインバータ回路８１の出力との間の負荷容量８３と、電源とグランド間の等価内部容量８４とでモデル化している。このＬＳＩ回路モデルを動作シミュレーションすることで電源ピン８５に発生する電源ノイズを求めることができる。
【０００８】
図２は、上記従来のＬＳＩ回路モデルを利用してＥＭＩノイズを求めるプリント基板モデルを示す図である。これによれば、図１のＬＳＩモデルの電源ピン８５をインダクタンスと抵抗によりモデル化された外部端子９１，９２を介して、プリント基板上の電源をモデル化した伝送線路９３，９４と、バイパスコンデンサをモデル化した容量９５からなるプリント基板モデル９０を生成し、これをシミュレーションすることで、発生する電磁波ノイズを求めている。
【０００９】
また、特許文献２によれば、ＬＳＩのノイズをシミュレーションするために、ＬＳＩを複数の機能ブロックに分割し、複数の機能ブロックの消費電流をシミュレーションにより求め、各機能ブロックをインバータ回路と出力負荷容量からなる回路ブロックに置き換え、機能ブロック間を接続する電源配線のインピーダンス情報を抽出してノイズシミュレーション用回路を生成し、動作シミュレーションによりノイズを求めることが記載されている。
【００１０】
【特許文献１】
特開２００１−２２２５７３号公報（例えば、図１、図２２、図２５）
【００１１】
【特許文献２】
特開平１１−１２０２１４号公報（例えば図１）
【００１２】
【発明が解決しようとする課題】
上記の特許文献１によれば、ＬＳＩ回路モデルは、１つの電源系統に対して１組の電源ピンしか存在しないので、実際のＬＳＩに設けられる複数の電源ピン構造を再現することができず、ＥＭＩノイズの原因であるＬＳＩの電源ノイズを高精度に求めることができない。ＬＳＩの大型化に伴って、実際のＬＳＩには複数の電源ピンが設けられ、更に、プリント基板上の内部インピーダンスは場所によって大きく異なり、特にプリント基板上のバイパスコンデンサの近くでは内部インピーダンスの変化が顕著であるので、ＬＳＩの複数の電源ピンから発生する電源ノイズを再現することが求められるが、上記ＬＳＩ回路モデルではそれが不可能である。
【００１３】
更に、上記の特許文献１によれば、ＬＳＩ回路モデルは１個の電流源と等価であり、大規模なＬＳＩ内部の動作を高精度に再現することが困難である。特に、ＬＳＩ回路は、内部の論理セル回路と周辺の入出力セル回路とからなり、内部の論理セル回路は内部動作に依存して電源ノイズを発生し、入出力セル回路は、内部動作とプリント基板上のＬＳＩ間の動作に依存して電源ノイズを発生するので、係る点を考慮しないＬＳＩモデルでは、高精度な電源ノイズを求めることができない。
【００１４】
また、上記の特許文献２によれば、ＬＳＩ回路モデルにより電源ノイズを求めることは記載されているが、実際のＬＳＩに設けられる複数の電源ピン構造を再現することは行っておらず、特許文献１と同様の課題を有する。
【００１５】
そこで、本発明の目的は、ＬＳＩ回路がプリント基板などのボードに与える電源ノイズを高精度に求めて、電子機器のＥＭＩノイズを高精度に求めることができるＥＭＩノイズ解析方法を提供することにある。
【００１６】
【課題を解決するための手段】
上記の目的を達成するために、本発明の一つの側面は、集積回路チップを内蔵し複数の電源ピンを有するパッケージからなる集積回路装置を搭載したボードモデルを用いてＥＭＩノイズ解析を行う方法において、（１）前記集積回路チップの内部電源と、前記内部電源間に接続される内部回路モデルと、前記ボード上の共通の電源プレーンと前記内部電源に接続される複数の電源ピンとを有する集積回路装置モデルを生成する工程と、（２）  当該集積回路装置モデルの動作をシミュレーションして前記複数の電源ピンに発生する電流波形情報を生成する工程と、（３）複数の電源プレーンとそれに接続される前記複数の電源ピンの位置に配置された複数の電流源とを有するボードモデルの動作シミュレーションを当該複数の電流源に前記電流波形情報を与えて行って、当該電源プレーンから発生する電磁界を生成する工程、とを有することを特徴とする。
【００１７】
上記発明の側面によれば、ボードの電源プレーンに電源ノイズを与える電源ピンを複数有する集積回路装置モデルを生成して各電源ピンに発生する電流波形情報を求め、その求めた電源波形情報をボードモデル内の対応する電源ピンに与えて動作シミュレーションし、ボードの電源プレーンから発生する電磁界を求める。従って、ボード上の位置に依存した複数の電源ピンからの電源ノイズを高精度に再現でき、それによって求められる電磁界の強度も高い精度を有することになる。従って、最適なＥＭＩ対策を設計段階で講じることができ、ＥＭＩノイズが規格レベル以下であることを事前に確認して製造することができ、全体のコストを下げることができる。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、本発明の保護範囲は、以下の実施の形態例に限定されるものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
【００１９】
図３は、本実施の形態におけるＥＭＩノイズ解析方法のフローチャート図である。このＥＭＩノイズ解析方法は、次の４つの工程Ｐ１〜Ｐ４から構成される。
（１）集積回路装置モデル生成工程Ｐ１：集積回路チップのレイアウト情報Ｆ１０、集積回路の動作条件情報Ｆ１１、パッケージのボンディングワイヤやリードフレームの抵抗やインダクタンスの情報が含まれた負荷条件情報Ｆ１２、入出力セル回路記述情報Ｆ１３などから、集積回路チップとパッケージとからなる集積回路装置モデルＦ３を作成する（Ｓ１０）。その集積回路装置モデルＦ３には、内部電源網と、プリント基板上の共通の電源プレーンと内部電源網に接続される複数の電源ピンと、内部電源網間に接続される複数の消費電流源及び電源間容量と、プリント基板上の分布定数線路と内部電源網に接続される複数の入力または出力セルとを有する。
（２）電源ピンの電流波形情報生成工程Ｐ２：集積回路装置モデルの動作をシミュレーション（Ｓ１２）して複数の電源ピンに発生する電流波形情報Ｆ５を生成する。
（３）プリント基板モデル生成工程Ｐ３：複数の電源プレーンを有するプリント基板レイアウト情報Ｆ６とプリント基板上の集積回路装置の電源ピンの位置情報Ｆ７とから、複数の電源プレーン情報とそれに接続される複数の電源ピンの位置に配置された電流源情報とを有するプリント基板モデルＦ８を生成する（Ｓ１４）。
（４）電磁界強度生成工程Ｐ４：プリント基板モデルの動作シミュレーションを複数の電源ピンの電流源に電流波形情報を与えて行い（Ｓ１６）、プリント基板の電源プレーンから発生する電磁界の強度を生成する。
【００２０】
以上の４つの工程について詳述する。
（１）集積回路装置モデル生成工程Ｐ１
図４は集積回路装置モデルの作成装置の構成図である。集積回路装置モデル作成装置は、電源ノイズ解析対象の集積回路装置を電源配線、内部容量、内部消費電流及び入出力セルに分け、これら電源配線、内部容量、内部消費電流及び入出力セルのモデルを作成し、これら電源配線、内部容量、内部消費電流及び入出力セルのモデルを結合し、電源ノイズ解析対象の集積回路装置について、電源ノイズ解析用の集積回路装置モデルを作成する。
【００２１】
図４中、１は電源ノイズ解析用の集積回路装置モデルの作成に必要な情報を格納する集積回路装置モデル作成用情報格納部、２は集積回路装置モデル作成用情報格納部１に格納されている集積回路装置モデル作成用情報を入力して電源ノイズ解析用の集積回路装置モデルを作成する集積回路装置モデル作成部、３は集積回路装置モデル作成部２が作成した電源ノイズ解析用の集積回路装置モデルを格納する集積回路装置モデル格納部である。
【００２２】
集積回路装置モデル作成用情報格納部１において、４は電源ノイズ解析対象の集積回路装置のレイアウト情報Ｆ１０を格納する集積回路装置レイアウト情報格納手段、５は電源ノイズ解析対象の集積回路装置の動作条件Ｆ１１を格納する集積回路装置動作条件格納手段、６は電源ノイズ解析対象の集積回路装置の負荷条件Ｆ１２を格納する負荷条件格納手段、７は電源ノイズ解析対象の集積回路装置の入出力セルの回路記述Ｆ１３を格納する入出力セル回路記述格納手段である。
【００２３】
集積回路装置モデル作成部２において、電源配線サブモデル作成手段８は、電源ノイズ解析対象の集積回路装置のレイアウト情報から、回路シミュレータで解析可能な電源配線のモデル（以下、電源配線サブモデルという）を作成する。また、内部容量サブモデル作成手段９は、電源ノイズ解析対象の集積回路装置のレイアウト情報から、回路シミュレータで解析可能な内部容量のモデル（以下、内部容量サブモデルという）を作成する。
【００２４】
内部消費電流サブモデル作成手段１０は、電源ノイズ解析対象の集積回路装置のレイアウト情報及び動作条件から、回路シミュレータで解析可能な内部消費電流のモデル（以下、内部消費電流サブモデルという）を作成する。入出力サブモデル作成手段１１は、電源ノイズ解析対象の集積回路装置のレイアウト情報、動作条件、負荷条件及び入出力セルの回路記述から、回路シミュレータで解析可能な入出力セルのモデル（以下、入出力サブモデルという）を作成する。
【００２５】
サブモデル結合手段１２は、電源配線サブモデル作成手段８が作成した電源配線サブモデルと、内部容量サブモデル作成手段９が作成した内部容量サブモデルと、内部消費電流サブモデル作成手段１０が作成した内部消費電流サブモデルと、入出力サブモデル作成手段１１が作成した入出力サブモデルを結合して、電源ノイズ解析対象の集積回路装置について、回路シミュレータで解析可能な電源ノイズ解析用の集積回路装置モデルを作成する。
【００２６】
図５は電源配線サブモデル作成手段８の構成図である。図５中、１３は電源ノイズ解析対象の集積回路装置のレイアウト情報から電源配線を抽出し、抽出した電源配線を格子状に複数個の電源配線に分割する電源配線分割手段、１４は電源配線分割手段１３により分割された各電源配線について抵抗、インダクタンスを計算する電源配線サブモデル抵抗・インダクタンス計算手段である。
【００２７】
１５は電源配線サブモデル抵抗・インダクタンス計算手段１４の計算結果をもとに、回路シミュレータで解析可能な電源配線サブモデルの回路記述を作成する電源配線サブモデル回路記述作成手段である。なお、格子内の電源配線網は、同一電源種であっても、一般に、複数の配線層から構成されているので、電源配線サブモデルの抵抗・インダクタンスとするために、必要に応じて、それらを合成する場合がある。
【００２８】
図６は内部容量サブモデル作成手段９の構成図である。図６中、１６は電源ノイズ解析対象の集積回路装置のレイアウト情報Ｆ１０から電源配線間の容量や、デカップリングキャパシタ及びトランジスタの配置情報を抽出し、それらを電源配線を分割する場合と同様に格子状に分割する内部容量分割手段である。
【００２９】
１７は格子毎に内部に含まれる電源配線間の容量、デカップリングキャパシタの容量及びトランジスタの容量を合成して格子内の容量値を計算する内部容量計算手段、１８は内部容量計算手段１７の計算結果を元に、回路シミュレータで解析可能な内部容量サブモデルの回路記述を作成する内部容量サブモデル回路記述作成手段である。
【００３０】
図７は内部消費電流サブモデル作成手段１０の構成図である。図７中、１９は電源ノイズ解析対象の集積回路装置のレイアウト情報Ｆ１０から論理ゲートの配置情報を抽出し、それを電源配線を分割する場合と同様に格子状に分割する内部消費電流分割手段である。２０は格子毎に内部に含まれている論理ゲートのスイッチングのタイミングを考慮して消費電流波形を合成し、格子内の消費電流波形を計算する内部消費電流計算手段である。
【００３１】
２１は内部消費電流計算手段２０の計算結果を元に、回路シミュレータで解析可能な内部消費電流サブモデルの回路記述を作成する内部消費電流サブモデル回路記述作成手段である。なお、内部消費電流計算手段２０において、格子内の論理ゲートのスイッチングのタイミングが不明の場合には、チップの動作周波数と消費電力から１サイクル中での平均消費電流を求め、１サイクル中の消費電荷を変化させない形で消費電流波形を作成する。
【００３２】
図８は入出力サブモデル作成手段１１の構成図である。入出力セル分割手段２２は、電源ノイズ解析対象の集積回路装置のレイアウト情報から入出力セルの配置を抽出する。なお、電源ノイズ解析に用いる入出力セルは、機能別に分けると、入力セルモデル、出力セルモデル、入出力セルモデル、電源セルモデルの４種類がある。
【００３３】
入力信号発生手段２３は、電源ノイズ解析対象の集積回路装置の動作条件Ｆ１に基づいて、入力セルモデル及び入出力セルモデルの場合には、外部信号源の信号を発生し、出力セルモデル及び入出力セルモデルの場合には、内部信号源の信号を発生し、入出力セルモデルの場合には極性（入力又は出力）を切り替える制御信号を発生する。
【００３４】
負荷発生手段２４は、電源ノイズ解析対象の集積回路装置の負荷条件に基づいて、内部容量、ボンディングワイヤ・リードフレームの抵抗・容量・インダクタンス、ダンピング抵抗、分布定数線路、外部負荷を作成する。また、入出力サブモデル回路記述作成手段２５は、入出力セルの配置に従って入出力セルの回路記述を並べて、これに入力信号、負荷を結合して回路シミュレータで解析可能な入出力サブモデルの回路記述を作成する。
【００３５】
図９は集積回路装置モデル作成方法のフローチャート図である。集積回路装置モデル作成方法では、電源ノイズ解析対象の集積回路装置について、電源配線サブモデル作成手段８による電源配線サブモデルの作成工程（Ｓ１０１）、内部容量サブモデル作成手段９による内部容量サブモデルの作成工程（Ｓ１０２）、内部消費電流サブモデル作成手段１０による内部消費電流サブモデルの作成工程（Ｓ１０３）、入出力サブモデル作成手段１１による入出力サブモデルの作成工程（Ｓ１０４）、最後に、サブモデル結合手段１２による電源ノイズ解析用の集積回路装置モデルの作成工程（Ｓ１０５）を行う。
【００３６】
図１０は電源配線サブモデル作成手段８で作成される電源配線サブモデルの概念図である。本実施形態では、電源配線を電源種別に複数のレイヤーに分け、それぞれのレイヤーを指定した分割数で格子状に分割し、分割した領域（電源格子）の各々に抵抗及びインダクタンスからなる十字形の回路モデルを適用して電源配線サブモデルとする。
【００３７】
図１０の例では、電源配線層は、２ｍｍ×２ｍｍの正方形とされ、３．３Ｖ系の電源配線層であるＶＤＥレイヤー２６と、１．２Ｖ系の電源配線層であるＶＤＤレイヤー２７と、０Ｖ（接地）系の電源配線層であるＶＳＳレイヤー２８に分けられ、これらＶＤＥレイヤー２６、ＶＤＤレイヤ−２７及びＶＳＳレイヤー２８は、それぞれ４（縦）×４（横）に分割され、分割された５００μｍ×５００μｍの格子領域に抵抗及びインダクタンスからなる十字形の回路モデルが適用されて電源配線サブモデル２９が作成されている。２９は電源配線サブモデルの１個を示している。
【００３８】
なお、格子の場所によっては、電源配線が途中で切れている構造も考えられ、十字形の回路モデルをそのまま適用すると、未結合の抵抗とインダクタンスが残る場合がある。そのような場合には、該当個所を削除しておく必要がある。この処理は、人手で行うことができるが、モデル作成時に、プログラムで自動的に行うこともできる。
【００３９】
このように電源配線サブモデルを修正することで、多彩な配線構造をモデル化することが可能になり、フリップチップタイプの集積回路装置や動作電圧の異なるマクロなどを含むような集積回路装置、あるいは意図的に内部の接地線が分割された集積回路装置など、電源配線が一様ではないタイプの集積回路装置についてもモデル化を行うことが可能となる。
【００４０】
また、回路モデル中の抵抗やインダクタンスの値に関しては、設計仕様から見積もった値を設定するか、又は、実際のレイアウトデータＦ２から抽出した値を用いる。また、図１０の例では、分割数が小さいが、分割数を十分大きくとると、電源配線サブモデルでは電源配線網を分布定数線路として表現していることになり、電源配線のノイズの振る舞いを詳細に解析することが可能になる。
【００４１】
図１１は内部容量サブモデル作成手段９で作成される内部容量サブモデルの概念図である。図１１中、３０はＶＤＥレイヤー又はＶＤＤレイヤーの電源格子、３１はＶＳＳレイヤーの電源格子、３２は内部容量サブモデルである。内部容量サブモデル３２は、着目している２つの電源格子３０、３１が表現する面内に存在する電源配線間の容量と、電源ノイズを低減するためのデカップリングキャパシタの容量と、論理ゲートの容量の合計値を容量として定義する。論理ゲートの容量とは、ＣＭＯＳインバータのソース・ゲート間容量、ドレイン・ゲート間容量などによる容量である。各光子内の容量を合計して内部容量サブモデル３２が求められる。
【００４２】
このように、集積回路装置を格子状に分割し、格子毎に内部に存在する容量の合計値を単位としてモデル化を行うため、集積回路装置内部の容量の分布を表現することができ、また、デカップリングキャパシタの配置の最適化等、電源ノイズを低減する容量成分の効果を精度よく解析することが可能となる。
【００４３】
図１２は内部消費電流サブモデル作成手段１０で作成される内部消費電流サブモデルの概念図である。図１２中、３３は内部消費電流サブモデルである。内部消費電流サブモデル３３は、着目している電源格子３０、３１が表現する面内に存在する論理ゲートの消費電流の合計値の電流源として定義する。
【００４４】
このように、内部消費電流については、集積回路装置を格子に分割し、その中に存在する論理ゲート毎にモデル化を行うため、集積回路装置内部の消費電流の分布を表現することができ、例えば、クロックバッファが局所的に配置された場合や、データパス部、ＲＡＭなどについて個別に消費電流モデルを設定することができ、集積回路装置内部の論理ゲートによる電流消費に起因する電源ノイズを高精度に解析することが可能である。
【００４５】
図１３は入出力サブモデル作成手段１１で作成される入力セルモデルの概念図である。入力セルモデルは、トランジスタレベルの入力セル３４を集積回路装置の実際の位置に配置し、外部信号３５、分布定数線路３６、ダンピング抵抗３７、ボンディングワイヤ・リードフレーム３８及び内部負荷３９を接続して構成される。従って、この入力セルモデルの作成には、パッケージモデルを含む集積回路装置モデルＦ３のデータを参照する必要がある。
【００４６】
ここで、分布定数線路３６は集積回路装置外部のプリント基板上の配線を表しており、内部負荷３９は入力セル３４と論理ゲートを接続している配線の容量と論理ゲート自身のゲート容量を表している。また、入力セルモデルは着目する入力セル３４の真上に存在する電源配線サブモデル４０、４１、４２とも接続されている。
【００４７】
図１４は入出力サブモデル作成手段１１で作成される出力セルモデルの概念図である。出力セルモデルは、トランジスタレベルの出力セル４３を集積回路装置の実際の位置に配置し、外部負荷４４、分布定数線路４５、ダンピング抵抗４６、ボンディングワイヤ・リードフレーム４７及び内部信号４８を接続して構成される。
【００４８】
ここで、分布定数線路４５は集積回路装置外部のプリント基板上の配線を表しており、内部信号４８は出力セル４３の入力端子付近での入力信号波形を表している。また、出力セルモデルは着目する出力セル４３の真上に存在する電源配線サブモデル４９、５０、５１とも接続されている。
【００４９】
図１５は入出力サブモデル作成手段１１で作成される入出力セルモデルの概念図である。入出力セルモデルは、トランジスタレベルの入出力セル５２を集積回路装置の実際の位置に配置し、外部信号５３、外部負荷５４、動作切り替えスイッチ５５、分布定数線路５６、ダンピング抵抗５７、ボンディングワイヤ・リードフレーム５８、内部負荷５９、内部信号６０及び内部動作切り替え信号（図示せず）を接続して構成される。
【００５０】
入出力セル５２の場合には、入力セルとしても、出力セルとしても動作するので、入力セルモデルと出力セルモデルを合わせたものに動作切り替えの仕組みを追加した構成になっている。図１５の例では、外部の動作切り替えをスイッチ５５で行っているが、この部分は入出力セルなどのトランジスタ回路を用いることもできる。
【００５１】
また、入出力セルモデルは、着目する入出力セル５２の真上に存在する電源配線サブモデル６２、６３、６４とも接続されている。この入出力セルモデルに対して入出力の切り替えの制御信号を適切に設定し、解析を行うことで入出力セルの動作モード（入力モード又は出力モード）の動的な切り替え時の解析も可能になる。
【００５２】
図１６は入出力サブモデル作成手段１１で作成される電源セルモデルの概念図である。ＶＤＥ又はＶＤＤの電源セルモデル（Ａ）は、電源セル６５を集積回路装置の実際の位置に配置し、外部電源（ＶＤＥ又はＶＤＤ）６６及びボンディングワイヤ・リードフレーム６７を付加して構成され、電源配線サブモデル６８に接続される。
【００５３】
ＶＳＳの電源セルモデル（Ｂ）は、電源セル６９を集積回路装置の実際の位置に配置し、外部電源（ＶＳＳ）７０及びボンディングワイヤ・リードフレーム７１を付加して構成され、電源配線サブモデル７２に接続される。このように、電源セルは、パッケージ上の電源端子と集積回路装置内部の電源配線網を接続するものであり、電源種毎に接続されている電圧源の電圧値は違うものの、構造は同一とされている。電源セル６５、６９は、単なる接続点に過ぎない仮想的なセルである。
【００５４】
以上のように、入力セルモデル、出力セルモデル、入出力セルモデル及び電源セルモデル等の入出力サブモデルは、実際の集積回路装置の入出力セル周辺を詳細に表現しており、このような入出力サブモデルを作成することで、入出力セル付近の電源ノイズの詳細を解析することが可能である。
【００５５】
図１７はサブモデル結合手段１２で作成される電源ノイズ解析用の集積回路装置モデルの概念図である。図１７中、７３は半導体装置（集積回路装置）であり、正方形部分７４に電源配線サブモデル３０、３１、内部容量サブモデル３２及び内部消費電流サブモデル３３が作成され、更に、入力セルモデル７５、出力セルモデル７６、入出力セルモデル７７、電源セルモデル７８、７９は、それぞれ集積回路チップの対応する外部ピン（外部端子）３４Ｐ、４３Ｐ、５２Ｐ、６５Ｐ、６９Ｐの位置に作成される。また、図示していないが、電源セルモデル７８，７９は、実際の集積回路装置の外部電源端子７８Ｐ、７９Ｐに対応して、各電源毎に複数箇所に作成される。更に、モデル７５，７６，７７も各信号端子３４Ｐ、４３Ｐ、５２Ｐに対応した位置に作成される。
【００５６】
なお、本実施形態では、外部端子が外周部に設けられたペリフェラルタイプのパッケージを用いた場合を例にして説明しているが、本発明の集積回路装置モデル作成方法及び装置は、入出力セルが集積回路装置内部の任意の位置に配置されているフリップチップタイプの集積回路装置についても同様に電源ノイズ解析用の集積回路装置モデルを作成することが可能である。
【００５７】
（２）電源ピンの電流波形情報生成工程Ｐ２
以上のとおり、図１７に示されたものが集積回路装置モデルＦ３である。そこで、図３に示されるとおり、集積回路装置モデルの動作をシミュレーション（Ｓ１２）して複数の電源ピン７８Ｐ、７９Ｐに発生する電流波形情報Ｆ５を生成する。具体的には、市販のＨスパイスシミュレータに集積回路装置モデルを与え、内部消費電流３３や入力セル、出力セル、入出力セルの外部信号、内部信号、入出力切換制御信号などを与えて、動作シミュレーションを行う。動作シミュレーションにより、集積回路装置内部の電源配線に電源ノイズが発生し、この電源ノイズが電源ピンを介してプリント基板の電源プレーンに伝播する動作を再現することができる。その結果、各電源セルに接続される電源ピンの電流波形情報Ｆ５を抽出することができる。この電流波形情報により電源ノイズのプリント基板への伝播を表現することができる。
【００５８】
図１８、図１９は本実施形態を使用して作成した電源ノイズ解析用の集積回路装置モデルを用いた電源ノイズ解析結果の例を示す図であり、集積回路装置の中央部で局所的に論理ゲートの同時スイッチングが起こり、続いて、入出力セルの同時スイッチングが起こり、続いて、集積回路装置の中央部で局所的に論理ゲートの同時スイッチングが起こった場合を例にしている。
【００５９】
図１８はＶＤＤ配線とＶＳＳ配線の集積回路装置中央付近における電源配線の電圧波形グラフである。電源ノイズ解析時には、論理ゲート内の消費電流も、入出力セルの同時スイッチングも設定されているので、観測される電源ノイズは、これら両方の効果が存在する中でのそれぞれの電源配線上の電源ノイズとなっている。
【００６０】
この電源ノイズ解析結果によると、ＶＤＤ配線とＶＳＳ配線との間、すなわち、集積回路装置内部の論理ゲートの電源間には同相ノイズと逆相ノイズの両方が生じていることがわかる。同相ノイズの主要因は入出力セルの同時スイッチングであり、逆相ノイズの主要因は論理ゲートの同時スイッチングである。
【００６１】
図１９は集積回路装置全体のＶＳＳ配線の電圧分布を示すグラフであり、図１９Ａは図１８に示すグラフ上の時刻０の時点、図１９Ｂは図１８に示すグラフ上の２．４７５ｎｓの時点を示している。図１９Ｂからは、集積回路装置の中心で局所的な電流消費により電源ノイズの振幅が大きくなっていることが分かる。
【００６２】
このように、各時刻における電源ノイズ解析結果を時刻順に集めて動画像を作成すると、集積回路装置内部のどこで電源ノイズが発生し、どのように周辺に伝播していくかを観測することができ、デカップリングキャパシタのノイズ低減効果が有効な範囲を調べたりすることもできる。
【００６３】
以上のように、本実施形態においては、電源ノイズ解析対象の集積回路装置について、電源配線サブモデル、内部容量サブモデル、内部消費電流サブモデル及び入出力サブモデルを作成するとしているので、これらサブモデルに与える各種パラメータの値として、設計仕様を考慮した値を設定するか又は実レイアウト情報から抽出した値を設定することができ、フリップチップタイプの集積回路装置や動作電圧の異なるマクロなどを含むような集積回路装置、あるいは、意図的に内部の接地線が分割された集積回路装置など、電源配線が一様ではないタイプの集積回路装置についても高精度のモデル化が可能である。
【００６４】
また、入出力セルの同時スイッチングノイズと論理ゲートの同時スイッチングノイズとを同時に解析することができ、入出力セルに起因する同時スイッチングノイズと論理ゲートに起因する同時スイッチングノイズが存在する状況下での集積回路装置全体の電源ノイズの発生過程や空間的分布を表現することができ、かつ、その電源ノイズにより入出力セルの遅延が変化する様子を観測することができる。
【００６５】
また、電源配線サブモデルは、電源ノイズ解析対象の集積回路装置を格子状に分割した領域を単位として電源配線の種類毎に作成するとしているので、電源配線の種類、場所に応じて個別にモデル化が可能であり、また、回路モデルの最小単位は、十字形の抵抗とインダクタンスから構成される回路としているので、この回路の抵抗及びインダクタンスの値として、設計者が見積もった値を設定するか又は実レイアウトから抽出した値を設定することが可能であり、配線形状の場所による違いを分布定数的に表現することができ、詳細な電源網解析を行うことができる。
【００６６】
また、内部容量サブモデルは、着目する電源配線サブモデルが表現する面内に存在する容量をモデル化したものとし、これには、電源配線間の容量と、電源配線を格子状に分割した際の面内に含まれる論理ゲートの容量と、設計者が意図的に配置したデカップリングキャパシタの容量が含まれるとしているので、電源配線、論理ゲート、デカップリングキャパシタの配置密度の違いによる容量分布のばらつきも表現することができる。
【００６７】
また、内部消費電流サブモデルは、着目する電源配線サブモデルが表現する面内の消費電流をモデル化したものとしているので、集積回路装置内部の論理ゲートの配置密度の違いやマクロ毎の消費電流をモデル化することが可能であり、集積回路装置内部の消費電流のばらつきを表現することができる。
【００６８】
また、入出力サブモデルは、実際の集積回路装置の入出力セル周辺を詳細に表現しているので、入出力セル付近の電源ノイズの詳細を解析することができる。更に、入出力サブモデルの中の入出力セルモデルは、入力モードと出力モードの動的な切り替えを表現することができるようにされているので、動作切り替え時に発生するノイズを解析することもできる。
【００６９】
更に、電源モデルは、複数系統の電源それぞれに対する電源ピンをモデル化することができ、更に、集積回路装置に配置される複数の電源ピンをその位置情報も含めてモデル化することができ、集積回路装置の複数の電源系統の複数の電源ピンに発生する電流波形情報を高精度に抽出することができる。
（３）プリント基板モデル生成工程Ｐ３
次に、プリント基板レイアウト情報Ｆ６とプリント基板上の集積回路装置の電源ピンの位置情報Ｆ７とから、複数の電源プレーン情報とそれに接続される複数の電源ピンの位置に配置された電流源情報とを有するプリント基板モデルＦ８が生成される（Ｓ１４）。
【００７０】
図２０は、プリント基板レイアウト情報Ｆ６の一例を示す図である。プリント基板レイアウト情報Ｆ６は、外部電源ＶＤＥ用プレーン情報１００と、内部電源ＶＤＤ用プレーン情報１０２と、グランドＶＳＳ用プレーン情報１０４と、更に、部品配置情報１０６などを有する。各プレーン情報１００，１０２，１０４には、電源プレーンのパターンと、それに接続される集積回路装置の電源ピンの配置情報１０１とが含まれる。また、部品配置情報１０６には、集積回路装置１０７とそれに付随して設けられるバイパスコンデンサ１０８などのＥＭＩ対策としてプリント基板上に搭載される部品の位置情報が含まれる。
【００７１】
図２１は、集積回路装置の電源ピン情報Ｆ７の一例を示す図である。この電源ピン情報Ｆ７には、集積回路装置に設けられる複数系統の電源に対する複数の電源ピンの位置情報が含まれる。更に、信号ピンの位置情報も含まれる。
【００７２】
図２２は、図２０のプリント基板に対応するプリント基板モデルの構成図である。図２０に示された、プリント基板全面に配置されたグランドプレーンＶＳＳと、プリント基板の一部の領域に配置された内部電源プレーンＶＤＤ及び外部電源プレーンＶＤＥと、それに搭載される集積回路装置ＬＳＩとの関係が図２２に示される。図２２の例では、電源プレーンＶＤＤとＶＤＥとの間にバイパスコンデンサ１０８が設けられ、グランドプレーンＶＳＳと外部電源プレーンＶＤＥとの間に電源ピンの電流源１１０が設けられている。また、図２２中には、搭載される集積回路装置のモデルの概略も示されている。
【００７３】
図３に戻り、プリント基板モデル作成工程Ｓ１４により、プリント基板モデルＦ８が生成される。図２３は、プリント基板モデルの一例を示す図である。プリント基板モデルは、プリント基板内の電源プレーンＶＤＥ、ＶＳＳと、集積回路装置ＬＳＩの複数の外部ピンに対応する電流源１１０と、電源プレーン間に設けられたバイパスコンデンサ１０８などの搭載部品であって、電磁界の発生に影響を与える部品情報とが含まれる。
（４）電磁界強度生成工程Ｐ４
図２３に示されたプリント基板モデルの複数の電流源に、電源ピンの電流波形情報生成工程Ｐ２で抽出された電源ピンの電流波形情報を与えて、電磁界解析シミュレーションが行われる（Ｓ１６）。この電磁界解析シミュレーションは、例えばマクスウエルの電磁方程式を解くことにより、プリント基板の電源プレーンを介して生成される周波数毎に電磁界強度を求めることができる。プリント基板上において電源ノイズが共振することで電磁界が発生するが、プリント基板の共振周波数は電源プレーンの形状やＥＭＩ対策部品に大きく依存する。プリント基板の共振周波数と電源ノイズの周波数が一致すると電磁界強度が大きくなるが、バイパスコンデンサの位置やその容量を変更することにより、プリント基板の共振周波数が変化し、また電源ノイズそのものが抑制され、電磁界強度を小さくすることができる。
【００７４】
図２４は、ＥＭＩノイズ解析方法を利用したプリント基板の設計フローチャート図である。最初にあるプリント基板が設計されると、その設計情報Ｆ６，Ｆ７からプリント基板モデルＦ８が生成される。このプリント基板モデルＦ８は、図２３で説明した通りである。そこで、電磁界解析シミュレーションＳ１６が行われて、プリント基板から生成される電磁界分布Ｆ９が抽出される。この抽出された電磁界分布Ｆ９から、電磁界強度がＥＭＩ許容値以下になるか否かがチェックされ（Ｓ２０）、許容値以下であれば、そのプリント基板モデルが最終モデルＦ１０となる。許容値を満たさない場合は、バイパスコンデンサを追加したり、再配置したり、スナバ回路の追加を行ったり再配置したり、電源プレーンの形状を変更したり、電源プレーンの層数を変更したりといった、適切なＥＭＩ対策が行われ（Ｓ２２）、再設計されたプリント基板モデルＦ８が生成される。
【００７５】
そして、新たに再設計されたプリント基板モデルＦ８に対して、電磁界解析シミュレーションＳ１６が行われ、ＥＭＩノイズが許容値を満たしているか否かがチェックされる。そして、許容値が満たされるまで、再設計Ｓ２２が繰り返される。最悪プリント基板モデルの設計変更によってＥＭＩノイズレベルを許容値以下に下げることができない場合は、集積回路装置の再設計が要求される。
【００７６】
図２４に示した設計方法によれば、実際のプリント基板を作成し、集積回路装置を実装して、ＥＭＩノイズを測定するといった、工数がかかる手順を行う必要がなくなり、プリント基板の設計段階でＥＭＩノイズの規格レベルを満足させることができ、全体のコストを下げることができる。
【００７７】
以上、実施の形態例をまとめると以下の付記の通りである。
【００７８】
（付記１）パッケージ内に集積回路チップを内蔵し複数の電源ピンを有する集積回路装置を搭載したボードモデルを用いてＥＭＩノイズ解析を行う方法において、
前記集積回路チップの内部電源と、前記内部電源間に接続される内部回路モデルと、前記ボード上の共通の電源プレーンと前記内部電源に接続される複数の電源ピンとを有する集積回路装置モデルを生成する工程と、
当該集積回路装置モデルの動作をシミュレーションして前記複数の電源ピンに発生する電流波形情報を生成する工程と、
複数の電源プレーンとそれに接続される前記複数の電源ピンの位置に配置された複数の電流源とを有するボードモデルの動作シミュレーションを当該複数の電流源に前記電流波形情報を与えて行って、当該電源プレーンから発生する電磁界を生成する工程とを有することを特徴とするＥＭＩノイズ解析方法。
【００７９】
（付記２）付記１において、
前記集積回路装置モデルの複数の電源ピンが、実際の集積回路装置の複数の電源ピンに１対１に対応していることを特徴とするＥＭＩノイズ解析方法。
【００８０】
（付記３）、付記１において、
前記集積回路装置モデルの複数の電源ピンが、グランド電源と、第１の電源と、第２の電源とに対応してそれぞれ複数設けられていることを特徴とするＥＭＩノイズ解析方法。
【００８１】
（付記４）付記１において、
前記ボードモデルは、更に、前記電源プレーン間に接続されたカップリング容量をその位置情報とともに有することを特徴とするＥＭＩノイズ解析方法。
【００８２】
（付記５）付記１において、
前記集積回路装置モデルでは、更に、前記内部電源が内部電源網であり、前記内部回路モデルが、前記内部電源網間に接続される複数の消費電流源及び電源間容量と、前記ボード上の分布定数線路と前記内部電源網に接続される複数の入力または出力セルとを有することを特徴とするＥＭＩノイズ解析方法。
【００８３】
（付記６）付記５において、
前記集積回路装置モデルは、前記内部電源網が分割された複数の領域に対応して求められたインダクタンスと抵抗の回路網を接続して形成され、前記消費電流源及び電源間容量が、当該複数の領域内にそれぞれ発生する電流源及び容量として与えられることを特徴とする
【００８４】
【発明の効果】
以上、本発明によれば、シミュレーションにより高精度にＥＭＩノイズを抽出することができ、集積回路装置を搭載するプリント基板の設計コストを下げることができる。
【図面の簡単な説明】
【図１】従来のＬＳＩ回路モデルを示す図である。
【図２】従来のＬＳＩ回路モデルを利用してＥＭＩノイズを求めるプリント基板モデルを示す図である。
【図３】本実施の形態におけるＥＭＩノイズ解析方法のフローチャート図である。
【図４】集積回路装置モデルの作成装置の構成図である。
【図５】電源配線サブモデル作成手段８の構成図である。
【図６】内部容量サブモデル作成手段９の構成図である。
【図７】内部消費電流サブモデル作成手段１０の構成図である。
【図８】入出力サブモデル作成手段１１の構成図である。
【図９】集積回路装置モデル作成方法のフローチャート図である。
【図１０】電源配線サブモデル作成手段８で作成される電源配線サブモデルの概念図である。
【図１１】内部容量サブモデル作成手段９で作成される内部容量サブモデルの概念図である。
【図１２】内部消費電流サブモデル作成手段１０で作成される内部消費電流サブモデルの概念図である。
【図１３】入出力サブモデル作成手段１１で作成される入力セルモデルの概念図である。
【図１４】入出力サブモデル作成手段１１で作成される出力セルモデルの概念図である。
【図１５】入出力サブモデル作成手段１１で作成される入出力セルモデルの概念図である。
【図１６】入出力サブモデル作成手段１１で作成される電源セルモデルの概念図である。
【図１７】サブモデル結合手段１２で作成される電源ノイズ解析用の集積回路装置モデルの概念図である。
【図１８】電源ノイズ解析用の集積回路装置モデルを用いた電源ノイズ解析結果の例を示す図である。
【図１９】電源ノイズ解析用の集積回路装置モデルを用いた電源ノイズ解析結果の例を示す図である。
【図２０】プリント基板レイアウト情報Ｆ６の一例を示す図である。
【図２１】集積回路装置の電源ピン情報Ｆ７の一例を示す図である。
【図２２】図２０のプリント基板に対応するプリント基板モデルの構成図である。
【図２３】プリント基板モデルの一例を示す図である。
【図２４】ＥＭＩノイズ解析方法を利用したプリント基板の設計フローチャート図である。
【符号の説明】
Ｆ３：集積回路装置モデル、Ｆ５：電流波形情報、
Ｆ８：ボードモデル、プリント基板モデル、Ｆ９：電磁界分布
【図１】
2004362074.tif 000003
【図２】
2004362074.tif 000004
【図３】
2004362074.tif 000005
【図４】
2004362074.tif 000006
【図５】
2004362074.tif 000007
【図６】
2004362074.tif 000008
【図７】
2004362074.tif 000009
【図８】
2004362074.tif 000010
【図９】
2004362074.tif 000011
【図１０】
2004362074.tif 000012
【図１１】
2004362074.tif 000013
【図１２】
2004362074.tif 000014
【図１３】
2004362074.tif 000015
【図１４】
2004362074.tif 000016
【図１５】
2004362074.tif 000017
【図１６】
2004362074.tif 000018
【図１７】
2004362074.tif 000019
【図１８】
2004362074.tif 000020
【図１９】
2004362074.tif 000021
【図２０】
2004362074.tif 000022
【図２１】
2004362074.tif 000023
【図２２】
2004362074.tif 000024
【図２３】
2004362074.tif 000025
【図２４】
2004362074.tif 000026