(57)【要約】【課題】ボンディング工程でのボンディング剥れ等による不良を低減させた半導体装置と、その製造方法を提供すること。【解決手段】半導体基板１１の主表面上に形成された絶縁膜１２を介して形成されたパッド電極１を、ボンディングワイヤ２を接合する領域である平坦部２１と、性能測定の際のプローブ針の接地領域である窪み１６とに分離して形成する。【選択図】  図３
2004207556.tif 000002
【特許請求の範囲】
【請求項１】
主表面を有する半導体基板と、この主表面上に形成された絶縁膜を介してパッド電極が形成されている半導体装置であって、
前記パッド電極は、ボンディングワイヤを接合する接合領域と、性能測定の際のプローブ針の接地領域とに分離されていることを特徴とする半導体装置。
【請求項２】
前記パッド電極の接合領域は平坦部で形成され、前記設置領域は窪みが形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記絶縁膜は、前記パッド電極に接する面が、平坦部とこの平坦部から窪んだ凹部により形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記凹部は、前記プローブ針がスライドする距離よりも大きく形成されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記パッド電極に形成されている前記窪みは、前記絶縁膜に形成された前記凹部に倣って形成されていることを特徴とする請求項３に記載の半導体装置。
【請求項６】
半導体基板の主表面に配置された半導体チップの性能を評価する性能評価工程の後にボンディング工程が設けられた半導体装置の製造方法において、
前記性能評価工程では、測定用のプローブ針をパッド電極の予め定められた領域内でスライドさせ、前記ボンディング工程では前記パッド電極の予め定められたボンディング用の領域にボンディングワイヤを接合することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ボンディング工程でのボンディング剥れ等による不良を低減させた半導体装置と、その製造方法に関する。
【０００２】
【従来の技術】
一般に、半導体装置では、半導体基板の上にトランジスタや抵抗などの素子を形成した後、これらを電気的に接続するためにアルミや銅などの金属材料を用いて素子間配線が形成されている。また、これら半導体基板に形成された半導体装置は、水分や熱、衝撃などの外部環境から半導体装置を保護するために、エポキシ樹脂やセラミックなどの材料で構成されたパッケージにより封止されている。このときパッケージの外部端子（リード）と半導体装置とを電気的に接続する必要がある。通常、半導体基板上に形成された素子間配線から引き出された入出力のパッド電極（ボンディングパッド）とパッケージの外部端子とをボンディング工程により、金線（ボンディングワイヤ）等を熱や超音波を用いて接合することにより電気的な接続をおこなっている。
【０００３】
図１１（ａ）に平面図、図１１（ｂ）にそのＡ−Ａ’位置での断面図を示す。パッド電極５１は、半導体基板５２の上に成膜された絶縁膜５３の上の形成され、さらに、その上に成膜されている保護膜（パッシベーション膜）５４を、フォトリソグラフィー技術及びエッチング技術を用いてを除去し、パッド電極５１としての開口部を形成している。なお、その際、保護膜５４がパッド電極５１の周囲部の上に残るようにマージンを持ってエッチング開口されている。
【０００４】
すなわち、ＬＳＩに電力を供給するか、ＬＳＩからの信号を読み出すために使用される電極であるパッド電極５１は、半導体基板５２の上に形成された、下層の配線層等との絶縁分離用のシリコン酸化膜からなる絶縁膜５３の上に、金属層（Ａｌ／膜厚＝０．４μｍ）により形成されている。このパッド電極５１は、パッド電極５１の表面が５０μｍ×７０μｍの領域にわたって露出部（開口部）を形成しており、その周囲は、外部からの水分、その他不純物の進入を防止する保護膜５４（パッシベーション膜）で被覆されて保護されている。
【０００５】
このパッド電極５１は、後述するボンディング工程でのボンディングワイヤの先端に形成されるボールとの接続領域として使用されるだけではなく、半導体装置の製造工程（検査工程も含めて）においては、ボンディング工程以前の半導体装置の性能評価時に際して、プローブ針の接地にも使用されている。
【０００６】
次に、半導体チップ（ＬＳＩ）の性能評価時の状態について図１２と図１３を用いて説明する。なお、図１１（ａ）、（ｂ）と同一個所に同一符号を付して個々の説明を省略する。
【０００７】
図１２は性能評価時のパッド電極の上部から見た平面図、図１３は、図１２のＡ−Ａ’位置での断面図である。
【０００８】
ＬＳＩの性能評価時には、まず、プローブ針５５の先端５５ａをパッド電極５１の接地始点（Ｘ）に接地させ、次いで接地した状態でプローブ針５５の先端５５ａがパッド電極５１に対して十分な接触抵抗を得る為に、上部より押し付けながら、矢印Ａ方向にプローブ針５５を接地終点（Ｙ）までスライドさせる（スライド長は最低１５μｍ必要）。このスライドさせる目的は、パッド電極５１の表面に形成された酸化膜（Ａｌ２０３）を削り落とし、低抵抗のＡｌ表面を得ることと、プローブ針５５の先端５５ａをＡｌ内部に埋没させ接触面積を広げることである。
【０００９】
このスライドの際に、プローブ針５５の移動によりパッド電極５１の表面には裂傷６０が生じる。裂傷６０の深さはプローブ針５５の針圧、形状などにより異なるが、通常の事例（針圧＝４ｇ、針先端半球形／径＝２０μｍ）では、深さ＝０．３μｍ〜０．６μｍ、幅＝６．６μｍ、長さ＝２９μｍに達する。その際のプローブ針５５とパッド電極５１の接触抵抗は１Ω〜２Ω程度である。
【００１０】
【発明が解決しようとする課題】
上述のように、半導体装置の製造工程では、パッド電極にプローブ針の接地をおこなって性能評価した後に、ボンディング工程でパッド電極を、ボンディングワイヤの先端に形成されるボール（ボールボンディングの場合）との接続領域として使用されている。
【００１１】
ボンディング工程にについて、図１４および図１５を用いて説明する。図１４はパッド電極を上部から見た平面図であり、図１５は、図１４のＡ−Ａ’位置での断面図である。なお、図１１（ａ）および（ｂ）と同一個所に同一符号を付して個々の説明を省略する。
【００１２】
ボンディングの際には、ボンダーによりボンディングワイヤ（Ａｕ）５７の先端に形成されたボール（Ａｕ）５８を、上部よりパッド電極５１の表面に圧着して接合するが、パッド電極５１の表面にボンディング工程の前の性能評価時の際に生じた裂傷６０が存在している。この場合、この裂傷６０の凹凸によりボール５８とパッド電極５１との圧着力が小さくなる部分が生じる。その為、接合強度が低下しボンディングの不良率（ボンディング剥れの発生度合い）が増加する問題が発生する。
【００１３】
これを回避するには裂傷６０を、ボンディングの際にボール５８の下に生じさせないことが必要であるが、生産性向上（ＬＳＩの縮小化）から、パッド電極５１の面積は広げることは好ましくない。また、ＬＳＩ性能評価時のプローブ針５５の接触抵抗を十分に下げるため、プローブ針５５のパッド電極５１の表面でのスライド長は最低１５μｍ必要とされるが、これを特別の付帯機能なしに現状のテスター装置では、制御することは殆ど不可能で、裂傷は必要以上に大きくなりがちである。
【００１４】
そのため、一例を挙げれば、圧着後のボール５８の潰れ径（直径）がφ４０μｍの場合、ボンディング工程の際に、パッド電極５１の上で、パッド電極５１の表面に生じた裂傷６０とボール５８との重なりは避けられない。
【００１５】
本発明はこれらの事情にもとづいてなされたもので、ボンディング工程でのボンディング剥れ等による不良を低減させた半導体装置と、その製造方法を提供することを目的としている。
【００１６】
【課題を解決するための手段】
本発明の手段によれば、主表面を有する半導体基板と、この主表面上に形成された絶縁膜を介してパッド電極が形成されている半導体装置であって、
前記パッド電極は、ボンディングワイヤを接合する接合領域と、性能測定の際のプローブ針の接地領域とに分離されていることを特徴とする半導体装置である。
【００１７】
また本発明の手段によれば、前記パッド電極の接合領域は平坦部で形成され、前記設置領域は窪みが形成されていることを特徴とする半導体装置である。
【００１８】
また本発明によれば、前記絶縁膜は、前記パッド電極に接する面が、平坦部とこの平坦部から窪んだ凹部により形成されていることを特徴とする半導体装置である。
【００１９】
また本発明によれば、前記凹部は、前記プローブ針がスライドする距離よりも大きく形成されていることを特徴とする半導体装置である。
【００２０】
また本発明によれば、前記パッド電極に形成されている前記窪みは、前記絶縁膜に形成された前記凹部に倣って形成されていることを特徴とする半導体装置である。
【００２１】
また本発明によれば、半導体基板の主表面に配置された半導体チップの性能を評価する性能評価工程の後にボンディング工程が設けられた半導体装置の製造方法において、
前記性能評価工程では、測定用のプローブ針をパッド電極の予め定められた領域内でスライドさせ、前記ボンディング工程では前記パッド電極の予め定められたボンディング用の領域にボンディングワイヤを接合することを特徴とする半導体装置の製造方法である。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００２３】
本発明は、パッド電極の表面形状等に関し、パッド電極の開口部の表面で、プローブ針により裂傷が発生している領域を、特定の範囲に限定することで、後のボンディング工程での、ボンディングワイヤの先端のボールとパッド電極との接合の際の、ボンディングの不良率を改善できる。
【００２４】
つまり、パッド電極の開口部の表面において、プローブ針の接地領域とボンディング領域を分離して設けるもので、パッド電極でのプローブ針の接地領域の一部、又は全領域について、パッド電極の下部の絶縁膜に凹部を形成することにより、プローブ針の滑り領域を制限する。それにより、パッド電極に傷つけられたプローブ針による裂傷が、パッド電極のボンディング領域に達しないようにしている。
【００２５】
図１は半導体装置のパッド電極の構造の一例の概要を説明するための模式平面図である。なお、このパッド電極の構造では、パッド電極１を形成しているパッドメタルからビア（不図示）を経由して下層のメタル配線層（不図示）へ電流が流れる。
【００２６】
図１に示す半導体装置１０は、パッド電極１と、ボンディングワイヤ２と、リードフレーム３と、外部ピン４と、内部回路５と、半導体チップ（ＬＳＩ）６等から構成されている。なお、図示されてはいないが、内部回路５はメタル配線層によりパッド電極１に接続される。
【００２７】
このように、半導体チップ（ＬＳＩ）６の内部回路５に対する入出力信号や電源は、通常は半導体チップ６の外周部に配置されたパッド電極１を介して外部ピン４に接続されている。
【００２８】
パッド電極１はその周辺部との関連を、図２に平面図、図３に、図２のＡ−Ａ’位置での断面図を示す。パッド電極１は、半導体基板１１の上に成膜された下層の配線層等との絶縁分離用のためのシリコン酸化膜からなる絶縁膜１２の上に形成されている。なお、パッド電極１は、例えば膜厚が０．４μｍ程度のＡｌを用いた金属層で形成されている。また、パッド電極１の周囲等には、外部からの水分やその他の不純物の進入を防止するための保護膜（パッシベーション膜）１４が形成されている。
【００２９】
なお、図３に示すように、絶縁膜１２はパッド電極１の下方部に該当する部分の半分程度が凹部１５として形成されている。
【００３０】
また、パッド電極１は、上部の保護膜１４がＬＳＩの性能評価時の、後述するテスターのプローブ針の接地や、ボンディングワイヤ２との接続を目的として、５０μｍ×７０μｍ領域に渡って露出して形成されている。このパッド電極１には、下地の絶縁膜１２の凹部１５の形状に倣って凹部状の窪み１６が形成されている。つまり、パッド電極１は、下地層である絶縁膜１２に倣って平坦部と凹部１５に隣接した窪み１６とが形成されている。この平坦部は、ボンディングの際にボールが接合される領域になり、また、窪み１６は、後述するＬＳＩの性能評価時のプローブ針の接地およびスライド領域になる。
【００３１】
なお、ＬＳＩの性能評価時にプローブ針を確実に凹部１５が形成された絶縁膜１２の側壁１２ａに接触させるためには、一旦、プローブ針先を凹部１５の内部まで潜り込ませる必要がある。そのため、プローブ針の接地点の設定は、凹部１５の上方から始まるようにすることが効果的である。また、凹部１５はプローブ針の合せ精度を考慮して、プローブ針の設置領域の全領域を覆うように大きく形成することが望ましい。
【００３２】
次に、これらのパッド電極１によるＬＳＩの性能評価工程とボンディング工程について説明する。
【００３３】
まず、ＬＳＩの性能評価工程について説明する。図４はＬＳＩの性能評価工程の際の平面図で、図５は、図４のＡ−Ａ’位置での断面図である。なお、図２および図３と同一箇所にな同一符号を付して個々の説明を省略する。
【００３４】
ＬＳＩの性能評価の際には、まず、プローブ針１８の先端１８ａをパッド電極１の表面の接地始点（Ｘ）に落として接地させる。次いで、プローブ針１８に対して上方より所定の圧力で押し付けながら、矢印Ｓに沿ってプローブ針１８をスライドさせる。このスライドにより、パッド電極１の表面に形成された酸化膜（Ａｌ２０３）を削り落とし、低抵抗のＡｌ表面を得ることと、プローブ針１８の先端１８ａを、パッド電極１を形成しているＡｌ層の内部に埋没させて接触面積が広げて、良好な電気的な接触を得ている。
【００３５】
スライドしているプローブ針１８の先端１８ａは、パッド電極１の表面に裂傷２０を形成しながら進行し、絶縁膜１２の側壁１２ａに衝突すると停止する。この場合、プローブ針１８の接地点（Ｘ）と絶縁膜の側壁１２ａとのスライド距離Ｓは、例えば１５μｍ程度に設定してある。したがって、パッド電極１の表面に形成された裂傷２０は、パッド電極１の平坦部２１に達することはない。
【００３６】
ＬＳＩの性能評価後におこなわれるボンディング工程については、図６に示すボンディング工程の際の平面図と、図７に示す、図６のＡ−Ａ’位置での断面図で説明する。なお、図６および図７において、図４および図５と同一個所については、同一符号を付して個々の説明を省略する。
【００３７】
ボンダー（不図示）によるボンディングは、パッド電極１のボンディング領域である平坦部２１を用いておこなわれる。つまり、ボンディングワイヤ２（Ａｕ）の先端部に形成されたボール２ａを、ボンダーのキャピラリで所定圧力で押圧してパッド電極１の表面に圧着して接合する。
【００３８】
この場合、平坦部２１に関しては、ＬＳＩの性能評価の際にプローブ針１８のスライド領域の外側であるため、プローブ針１８による裂傷２０が全く発生しておらず、平面度の高い平坦なパッド電極１の表面であるので良好なボンディングをおこなうことができる。
【００３９】
図８は、ボンディング不良率（ボンディング剥がれ数／ボンディング回数）について、上述の実施の形態と、従来の場合とを比較したグラフである。従来の場合は、５．５％程度の不良率であったが、上述の実施の形態の場合は、１．２％程度に低下している。
【００４０】
また、図９は、ボンディング（引っ張り）強度について、本発明の実施の形態と、従来の場合とを比較した数値表である。平均値および最低値の両方共、本発明の実施の形態の場合は強化されている。
【００４１】
これらのことから、本発明の実施の形態では、ボンディングの不良率が改善され、また、接合強度が向上しており、良好なボンディングがおこなわれていることと確認することができた。
【００４２】
次に、上述のパッド電極１の製造方法について説明する。なお、半導体装置１０の構造については、図２および図３を援用している。
【００４３】
まず、半導体基板１１の上に絶縁膜１２を全面に堆積する。その後、リソグラフィ法により絶縁膜１２に凹部１５を形成するためのレジストパターンを形成する。これをエッチングマスクとして反応性イオンエッチングにより加工することにより凹部１５を形成する。この凹部１５が形成された絶縁膜１２の表面にスパッタ法で成膜する。
【００４４】
次に、密着層の上にＡｌ膜をスパッタ法により成膜する。Ａｌ膜は下地の凹部１５に倣って窪み１６が形成される。次に、Ａｌ膜をレジストパターンをマスクにして反応性イオンエッチング（ドライエッチング）によって除去加工し、所定の形状に形成する。
【００４５】
次に、例えばシラン（ＳｉＨ４）ガス及びアンモニア（ＮＨ４）ガスを用い３５０℃程度の成膜温度でプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により保護膜（パッシベーション膜）１４としてシリコン窒化膜を成膜する。その後、リソグラフィ法及び反応性イオンエッチングを用いてボンディングワイヤ２を接合したり、プローブ針１８を接触させるための開口部（露出部）を保護膜１４に開口してパッド電極１を形成する。なお、その際、保護膜１４がパッド電極１の上に残るようにマージンを持ってエッチングにより開口されている。
【００４６】
図１０は上述の実施の形態の変形例を示す模式構成図である。図１０において図３と同機能の部分には同一符号にａを付してその個々の説明を省略する。この場合は、パッド電極１ａに窪みは形成されていない。ただし、絶縁層１２の凹部１５内に、ビア１５ａとしてＷが埋め込まれている。パッド電極１ａの平面は平坦に形成されている。ただし、ビア１５ａの上方の領域がプローブ針の接地領域であり、ビア１５ａの上方から外れた領域がボンディングワイヤの接合領域である。この構造の場合、プローブ針はパッド電極１ａを突き破ってビア１５ａに接地して移動する。
【００４７】
以上に説明したように、本発明の実施の形態によれば、ＬＳＩの性能評価の際に用いられるプローブ針のスライド運動が、自己整合的にボンディング領域側の凹部の絶縁膜側壁で停止し、パッド電極１の表面に形成されたの裂傷がボンディング領域へ達することを防止できる。また、プローブ針の接地点と絶縁膜の側壁の距離は１５μｍ確保されているため、プローブ針の接触抵抗は従来技術の場合と変わらず１〜２Ωで実験することができる。
【００４８】
それらにより、上述の実施の形態によれば、プローブ針の接触抵抗を損なうことなく、パッド電極の表面の裂傷とボンディングワイヤの先端のボールの接触を防止できるので、ボンディングの接合強度を向上させ、また、ボンディングの不良率を改善できる。
【００４９】
【発明の効果】
本発明によれば、ボンディング工程でのボンディング剥れ等による不良を低減させた半導体装置が実現できる。
【００５０】
また、ボンディング工程でのボンディング剥れ等による不良を低減させた半導体装置の製造方法が可能になる。
【図面の簡単な説明】
【図１】半導体装置のパッド電極の構造の一例の概要の模式平面図。
【図２】本発明のパッド電極の周辺部との関連の平面図、図３に、図２のＡ−Ａ’位置での断面図を示す。
【図３】図２のＡ−Ａ’位置での断面図。
【図４】ＬＳＩの性能評価工程の際の平面図。
【図５】図４のＡ−Ａ’位置での断面図。
【図６】ボンディング工程の際の平面図。
【図７】図６のＡ−Ａ’位置での断面図。
【図８】ボンディング不良率の従来と比較したグラフ。
【図９】ボンディング（引っ張り）強度の従来と比較した数値表。
【図１０】本発明の変形例を示す模式構成図。
【図１１】（ａ）従来の半導体装置の平面図、（ｂ）そのＡ−Ａ’位置での断面図。
【図１２】性能評価時のパッド電極の上部から見た平面図。
【図１３】図１２のＡ−Ａ’位置での断面図。
【図１４】ボンディング時のパッド電極を上部から見た平面図。
【図１５】図１４のＡ−Ａ’位置での断面図である。
【符号の説明】
１、１ａ…パッド電極、２…ボンディングワイヤ、２ａ…ボール、６…半導体チップ、１０…半導体装置、１１…半導体基板、１２、１２ａ…絶縁膜、１４…保護膜、１５…凹部、１５ａ…ビア、凹部１６…窪み、１８…プローブ針、２０…裂傷、２１…平坦部
【図１】
2004207556.tif 000003
【図２】
2004207556.tif 000004
【図３】
2004207556.tif 000005
【図４】
2004207556.tif 000006
【図５】
2004207556.tif 000007
【図６】
2004207556.tif 000008
【図７】
2004207556.tif 000009
【図８】
2004207556.tif 000010
【図９】
2004207556.tif 000011
【図１０】
2004207556.tif 000012
【図１１】
2004207556.tif 000013
【図１２】
2004207556.tif 000014
【図１３】
2004207556.tif 000015
【図１４】
2004207556.tif 000016
【図１５】
2004207556.tif 000017