(57)【要約】【課題】出力振幅の変動を抑止して一定に保持でき、また、消費電流の削減を図ることができる駆動回路およびそれを用いた通信装置を提供する。【解決手段】ゲートに差動電圧が供給される第１および第２のトランジスタＭＮ１１，ＭＮ１２と、第１および第２のトランジスタＭＮ１１，ＭＮ１２のソースに接続された電流源ＩＳ１１と、第１および第２のトランジスタＭＮ１１，ＭＮ１２のドレイン側に接続された負荷抵抗Ｒ１１，Ｒ１２、および容量素子Ｃ１１，Ｃ１２を有し、電流源ＩＳ１１の電流値Ｉ１１を、負荷抵抗Ｒ１１，Ｒ１２と容量素子Ｃ１１，Ｃ１２によるトータル負荷インピーダンスの絶対値の逆数に概略比例する値に設定する。【選択図】      図１
2004201197.tif 000002
【特許請求の範囲】
【請求項１】
制御端子に供給される信号レベルに応じて、第１端子と第２端子間に流れる電流量を調整するスイッチング素子と、
上記スイッチング素子の第１端子に接続された電流源と、
上記スイッチング素子の第２端子と電源電圧源との間に接続された負荷抵抗と、
上記スイッチング素子の第２端子に付加された容量素子と、
を有し、
上記電流源の電流値が、上記負荷抵抗および上記容量素子によるトータル負荷インピーダンスの絶対値の逆数に概略比例する値に設定されている
駆動回路。
【請求項２】
上記負荷抵抗の抵抗値をＲとし、上記容量素子のリアクタンスをＸｃとした場合に、上記電流源は、上記電流を１／Ｒに概略比例する第１電流と１／Ｘｃに比例する第２電流とを、適切な比をもって足し合わせて生成する
請求項１記載の駆動回路。
【請求項３】
上記負荷抵抗の抵抗値をＲとした場合に、上記電流源は、上記電流を１／Ｒに概略比例する第１電流と概略固定である第２電流とを、適切な比をもって足し合わせて生成する
請求項１記載の駆動回路。
【請求項４】
上記第１電流と上記第２電流との比が概略１／Ｒ：１／Ｘｃに設定されている
請求項２記載の駆動回路。
【請求項５】
上記電流源は、基準電圧源および抵抗を少なくとも含み、上記第１電流を、基準電圧を上記抵抗の抵抗値で除した電流として生成する
請求項４記載の駆動回路。
【請求項６】
上記電流源は、基準電圧を所定の周波数の信号でスイッチングするスイッチトキャパシタ部を含み、上記第２電流を、上記スイッチトキャパシタ部にて容量に比例する電流をバッファリングすることにより生成する
請求項４記載の駆動回路。
【請求項７】
上記電流源は、基準電圧源および抵抗と、基準電圧を所定の周波数の信号でスイッチングするスイッチトキャパシタ部を少なくとも含み、
上記第１電流を、基準電圧を上記抵抗の抵抗値で除した電流として生成し、
上記第２電流を、上記スイッチトキャパシタ部にて容量に比例する電流をバッファリングすることにより生成する
請求項４記載の駆動回路。
【請求項８】
上記電流源は、基準電圧源および抵抗値ばらつきの小さい抵抗を少なくとも含み、上記第２電流を、基準電圧を上記抵抗の抵抗値で除した電流として生成する
請求項３記載の駆動回路。
【請求項９】
上記電流源は、上記第１電流を、基準電圧を所定の抵抗の抵抗値で除した電流として生成する
請求項８記載の駆動回路。
【請求項１０】
制御端子に供給される信号レベルに応じて、第１端子と第２端子間に流れる電流量を調整する第１のスイッチング素子と、
制御端子に供給される信号レベルに応じて、第１端子と第２端子間に流れる電流量を調整する第２のスイッチング素子と、
上記第１および第２のスイッチング素子の第１端子に接続された電流源と、
上記第１のスイッチング素子の第２端子と電源電圧源との間に接続された第１の負荷抵抗と、
上記第２のスイッチング素子の第２端子と電源電圧源との間に接続された第２の負荷抵抗と、
上記第１および第２のスイッチング素子の第２端子のうちの少なくとも一方に付加された容量素子と、を有し、
上記第１のスイッチング素子の制御端子と上記第２のスイッチング素子の制御端子には、差動信号が供給され、
上記電流源の電流値が、上記第１および第２の負荷抵抗と上記容量素子によるトータル負荷インピーダンスの絶対値の逆数に概略比例する値に設定されている
駆動回路。
【請求項１１】
上記負荷抵抗の抵抗値をＲとし、上記容量素子のリアクタンスをＸｃとした場合に、上記電流源は、上記電流を１／Ｒに概略比例する第１電流と１／Ｘｃに比例する第２電流とを、適切な比をもって足し合わせて生成する
請求項１０記載の駆動回路。
【請求項１２】
上記負荷抵抗の抵抗値をＲとした場合に、上記電流源は、上記電流を１／Ｒに概略比例する第１電流と概略固定である第２電流とを、適切な比をもって足し合わせて生成する
請求項１０記載の駆動回路。
【請求項１３】
上記第１電流と上記第２電流との比が概略１／Ｒ：１／Ｘｃに設定されている
請求項１１記載の駆動回路。
【請求項１４】
上記電流源は、基準電圧源および抵抗を少なくとも含み、上記第１電流を、基準電圧を上記抵抗の抵抗値で除した電流として生成する
請求項１３記載の駆動回路。
【請求項１５】
上記電流源は、基準電圧を所定の周波数の信号でスイッチングするスイッチトキャパシタ部を含み、上記第２電流を、上記スイッチトキャパシタ部にて容量に比例する電流をバッファリングすることにより生成する
請求項１３記載の駆動回路。
【請求項１６】
上記電流源は、基準電圧源および抵抗と、基準電圧を所定の周波数の信号でスイッチングするスイッチトキャパシタ部を少なくとも含み、
上記第１電流を、基準電圧を上記抵抗の抵抗値で除した電流として生成し、
上記第２電流を、上記スイッチトキャパシタ部にて容量に比例する電流をバッファリングすることにより生成する
請求項１３記載の駆動回路。
【請求項１７】
上記電流源は、基準電圧源および抵抗値ばらつきの小さい抵抗を少なくとも含み、上記第２電流を、基準電圧を上記抵抗の抵抗値で除した電流として生成する
請求項１２記載の駆動回路。
【請求項１８】
上記電流源は、上記第１電流を、基準電圧を所定の抵抗の抵抗値で除した電流として生成する
請求項１７記載の駆動回路。
【請求項１９】
局部発振器およびミキサを有し、上記ミキサを上記局部発振器による駆動信号により駆動する通信装置であって、
上記局部発振器は上記駆動信号を生成する駆動回路を含み、
上記駆動回路は、
制御端子に供給される信号レベルに応じて、第１端子と第２端子間に流れる電流量を調整するスイッチング素子と、
上記スイッチング素子の第１端子に接続された電流源と、
上記スイッチング素子の第２端子と電源電圧源との間に接続された負荷抵抗と、
上記スイッチング素子の第２端子に付加された容量素子と、
を有し、
上記電流源の電流値が、上記負荷抵抗および上記容量素子によるトータル負荷インピーダンスの絶対値の逆数に概略比例する値に設定されている
通信装置。
【請求項２０】
局部発振器およびミキサを有し、上記ミキサを上記局部発振器による駆動信号により駆動する通信装置であって、
上記局部発振器は上記駆動信号を生成する駆動回路を含み、
上記駆動回路は、
制御端子に供給される信号レベルに応じて、第１端子と第２端子間に流れる電流量を調整する第１のスイッチング素子と、
制御端子に供給される信号レベルに応じて、第１端子と第２端子間に流れる電流量を調整する第２のスイッチング素子と、
上記第１および第２のスイッチング素子の第１端子に接続された電流源と、
上記第１のスイッチング素子の第２端子と電源電圧源との間に接続された第１の負荷抵抗と、
上記第２のスイッチング素子の第２端子と電源電圧源との間に接続された第２の負荷抵抗と、
上記第１および第２のスイッチング素子の第２端子のうちの少なくとも一方に付加された容量素子と、を有し、
上記第１のスイッチング素子の制御端子と上記第２のスイッチング素子の制御端子には、差動信号が供給され、
上記電流源の電流値が、上記第１および第２の負荷抵抗と上記容量素子によるトータル負荷インピーダンスの絶対値の逆数に概略比例する値に設定されている
通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波信号の駆動回路に係り、特に、たとえば無線通信の送受信機における局部発振信号のミキサを駆動する駆動回路および通信装置に関するものである。
【０００２】
【従来の技術】
従来、高周波信号の駆動回路においては、出力電圧振幅を製造バラツキや温度によらず一定とするために、負荷抵抗の抵抗値Ｒの逆数に比例する電流Ｉ（∝１／Ｒ）を流すという構成をとっていた。
【０００３】
図７は、この種の駆動回路の構成例を示す回路図である。
図７の駆動回路は、入力端子ＴVIP,ＴVIN に供給される差動電圧ＶＩＰ，ＶＩＮによりスイッチするＭＯＳトランジスタ（以下、単にトランジスタという）ＭＮ１，ＭＮ２と、電流源ＩＳ１と抵抗値がそれぞれＲである負荷抵抗Ｒ１，Ｒ２を有する。
駆動回路においては、入力差動電圧ＶＩＰ，ＶＩＮによりトランジスタＭＮ１，ＭＮ２がスイッチングし、いずれか一方のトランジスタがオンし、電流源ＩＳ１による電流Ｉ１のほぼ全てがオンしているトランジスタに流れる。この電流が負荷抵抗Ｒ１，Ｒ２に流れ、負荷抵抗で生じる電圧降下により出力電圧ＶＯＰ，ＶＯＮが出力端子ＴVOP,ＴVON に出力される。
ここで両端子の電位は、電源電圧をＶDDとすると、オンしている側は（ＶDD−Ｒ＊Ｉ１）、オフしている側はＶDDとなる。
つまり、出力電圧振幅は（Ｒ＊Ｉ１）できまる。
【０００４】
この構成により、負荷抵抗Ｒ１，Ｒ２の製造バラツキや温度による抵抗値変動に対して出力電圧振幅が依存しないようにできる。
一般的に、半導体上の抵抗において、相対値バラツキは小さいためＲ１＝Ｒ２＝Ｒは常に成り立ち、ここでの製造バラツキは絶対値バラツキのことを示している。
【０００５】
【発明が解決しようとする課題】
しかしながら、出力ノードにつく容量のリアクタンスＸｃ(=-1/ ωC)の絶対値が、負荷抵抗の抵抗値Ｒに比べて無視できない高周波信号を駆動する回路においては、抵抗および容量からなる負荷インピーダンスＺRC＝Ｒ‖ｊＸｃの絶対値｜ＺRC｜＝Ｒ／｛（１＋（Ｒ／Ｘｃ）2 ）｝1/2 の抵抗値変動の影響は抵抗のみと比較して小さくなってしまう。
このため、電流を抵抗値の逆数１／Ｒに比例するとした場合にはＸｃにより出力振幅が変動し、一定にすることができないという不利益があった。
【０００６】
また、ある最小出力振幅を確保するためには、抵抗値の製造バラツキ、温度変動等を考慮し、それに伴う出力振幅の変動分だけ電流を多く流しておく必要が生じるために、消費電流が大きくなってしまうという不利益があった。
【０００７】
さらに、従来例として出力振幅をモニターして電流を調整するＡＧＣ(Auto Gain Control) を用いる手法もあるが、一般的に消費電流が大きくなってしまうという不利益があった。
【０００８】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、出力振幅の変動を抑止して一定に保持でき、また、消費電流の削減を図ることができる駆動回路およびそれを用いた通信装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点に係る駆動回路は、制御端子に供給される信号レベルに応じて、第１端子と第２端子間に流れる電流量を調整するスイッチング素子と、上記スイッチング素子の第１端子に接続された電流源と、上記スイッチング素子の第２端子と電源電圧源との間に接続された負荷抵抗と、上記スイッチング素子の第２端子に付加された容量素子と、を有し、上記電流源の電流値が、上記負荷抵抗および上記容量素子によるトータル負荷インピーダンスの絶対値の逆数に概略比例する値に設定されている。
【００１０】
本発明の第２の観点に係る駆動回路は、制御端子に供給される信号レベルに応じて、第１端子と第２端子間に流れる電流量を調整する第１のスイッチング素子と、制御端子に供給される信号レベルに応じて、第１端子と第２端子間に流れる電流量を調整する第２のスイッチング素子と、上記第１および第２のスイッチング素子の第１端子に接続された電流源と、上記第１のスイッチング素子の第２端子と電源電圧源との間に接続された第１の負荷抵抗と、上記第２のスイッチング素子の第２端子と電源電圧源との間に接続された第２の負荷抵抗と、上記第１および第２のスイッチング素子の第２端子のうちの少なくとも一方に付加された容量素子と、を有し、上記第１のスイッチング素子の制御端子と上記第２のスイッチング素子の制御端子には、差動信号が供給され、上記電流源の電流値が、上記第１および第２の負荷抵抗と上記容量素子によるトータル負荷インピーダンスの絶対値の逆数に概略比例する値に設定されている。
【００１１】
本発明の第３の観点は、局部発振器およびミキサを有し、上記ミキサを上記局部発振器による駆動信号により駆動する通信装置であって、上記局部発振器は上記駆動信号を生成する駆動回路を含み、上記駆動回路は、制御端子に供給される信号レベルに応じて、第１端子と第２端子間に流れる電流量を調整するスイッチング素子と、上記スイッチング素子の第１端子に接続された電流源と、上記スイッチング素子の第２端子と電源電圧源との間に接続された負荷抵抗と、上記スイッチング素子の第２端子に付加された容量素子と、を有し、上記電流源の電流値が、上記負荷抵抗および上記容量素子によるトータル負荷インピーダンスの絶対値の逆数に概略比例する値に設定されている。
【００１２】
本発明の第４の観点は、局部発振器およびミキサを有し、上記ミキサを上記局部発振器による駆動信号により駆動する通信装置であって、上記局部発振器は上記駆動信号を生成する駆動回路を含み、上記駆動回路は、制御端子に供給される信号レベルに応じて、第１端子と第２端子間に流れる電流量を調整する第１のスイッチング素子と、制御端子に供給される信号レベルに応じて、第１端子と第２端子間に流れる電流量を調整する第２のスイッチング素子と、上記第１および第２のスイッチング素子の第１端子に接続された電流源と、上記第１のスイッチング素子の第２端子と電源電圧源との間に接続された第１の負荷抵抗と、上記第２のスイッチング素子の第２端子と電源電圧源との間に接続された第２の負荷抵抗と、上記第１および第２のスイッチング素子の第２端子のうちの少なくとも一方に付加された容量素子と、を有し、上記第１のスイッチング素子の制御端子と上記第２のスイッチング素子の制御端子には、差動信号が供給され、上記電流源の電流値が、上記第１および第２の負荷抵抗と上記容量素子によるトータル負荷インピーダンスの絶対値の逆数に概略比例する値に設定されている。
【００１３】
好適には、上記負荷抵抗の抵抗値をＲとし、上記容量素子のリアクタンスをＸｃとした場合に、上記電流源は、上記電流を１／Ｒに概略比例する第１電流と１／Ｘｃに比例する第２電流とを、適切な比をもって足し合わせて生成する。
【００１４】
また、好適には、上記負荷抵抗の抵抗値をＲとした場合に、上記電流源は、上記電流を１／Ｒに概略比例する第１電流と概略固定である第２電流とを、適切な比をもって足し合わせて生成する。
【００１５】
また、上記第１電流と上記第２電流との比が概略１／Ｒ：１／Ｘｃに設定されている。
【００１６】
好適には、上記電流源は、基準電圧源および抵抗を少なくとも含み、上記第１電流を、基準電圧を上記抵抗の抵抗値で除した電流として生成する。
また、上記電流源は、基準電圧を所定の周波数の信号でスイッチングするスイッチトキャパシタ部を含み、上記第２電流を、上記スイッチトキャパシタ部にて容量に比例する電流をバッファリングすることにより生成する。
【００１７】
また、好適には、上記電流源は、基準電圧源および抵抗値ばらつきの小さい抵抗を少なくとも含み、上記第２電流を、基準電圧を上記抵抗の抵抗値で除した電流として生成する。
【００１８】
本発明によれば、たとえば差動電圧により第１および第２のスイッチング素子がスイッチングし、いずれか一方のスイッチング素子がオンし、電流源による電流のほぼ全てがオンしているスイッチング素子に流れる。この電流Ｉが第１および第２の負荷抵抗に流れ、負荷抵抗で生じる電圧降下により出力駆動電圧が得られる。
ここで、入力差動電圧により第１および第２のスイッチング素子が角周波数ωで完全にスイッチングしているとすると、スイッチング電流の基本波成分は（Ｉ＊４／π）である。
駆動回路の負荷のインピーダンスＺRCは、Ｒ‖ｊＸｃであるので、出力電圧は（ＶＯＰ−ＶＯＮ∝Ｉ＊｜ＺRC| ）となる。
このとき、電流Ｉは、トータル負荷インピーダンスＺRCの絶対値（｜ＺRC｜＝｜Ｒ‖ｊＸｃ｜）の逆数｜Ｒ‖ｊＸｃ｜-1に概略比例することから、出力電圧振幅は概略一定となる。
【００１９】
【発明の実施の形態】
以下、本発明の好適な実施形態を添付図面に関連付けて説明する。
【００２０】
図１は、本発明に係る駆動回路の一実施形態を示す回路図である。
【００２１】
本駆動回路１０は、図１に示すように、第１のスイッチング手段としての第１のＭＯＳトランジスタ（以下、単にトランジスタという）ＭＮ１１、第２のスイッチング手段としての第２のトランジスタＭＮ１２と、電流源ＩＳ１１、第１の負荷抵抗Ｒ１１、第２の負荷抵抗Ｒ１２、第１の容量素子Ｃ１１、第２の容量素子Ｃ１２、第１の入力端子ＴVIP 、第２の入力端子ＴVIN 、第１の出力端子ＴVOP 、および第２の出力端子ＴVON を有している。
本実施形態においては、第１の負荷抵抗Ｒ１１および第２の負荷抵抗Ｒ１２の抵抗値はそれぞれＲに設定され、第１の容量素子Ｃ１１および第２の容量素子Ｃ１２の容量値はＣに設定されている。
【００２２】
第１のトランジスタＭＮ１１のゲート（制御端子）が第１の入力端子ＴVIP に接続され、ソース（第１端子）が電流源ＩＳ１１の電流供給端に接続され、電流源ＩＳ１１の他端が接地ＧＮＤに接続されている。第１のトランジスタＭＮ１１のドレイン（第２端子）が第１の負荷抵抗Ｒ１１の一端、第１の容量素子Ｃ１１の第１電極、および第２の出力端子ＴVON に接続されている。
そして、第１の抵抗素子Ｒ１１の他端および第１の容量素子Ｃ１１の第２電極が電源電圧ＶDDの供給ラインに接続されている。
【００２３】
第２のトランジスタＭＮ１２のゲート（制御端子）が第２の入力端子ＴVIN に接続され、ソース（第１端子）が電流源ＩＳ１１の電流供給端に接続されている。第２のトランジスタＭＮ１２のドレイン（第２端子）が第２の負荷抵抗Ｒ１２の一端、第２の容量素子Ｃ１２の第１電極、および第１の出力端子ＴVIP に接続されている。
そして、第２の抵抗素子Ｒ１２の他端および第２の容量素子Ｃ１２の第２電極が電源電圧ＶDDの供給ラインに接続されている。
【００２４】
なお、第１および第２の容量素子Ｃ１１，Ｃ１２は、たとえば容量素子、素子同士を接続する為の配線容量、あるいはトランジスタや抵抗に内在する寄生容量により構成され、第１のトランジスタＭＮ１１および第２のトランジスタＭＮ１２のドレインに付加される。図１においては、理解を分かりやすくするために出力端子と電源電圧ＶDDの供給ラインとの間に接続した容量素子として図示している。
【００２５】
以上の構成において、第１のトランジスタＭＮ１１のゲートと第２のトランジスタＭＮ１２のゲートには、差動信号ＶＩＰ，ＶＩＮが供給される。
そして、第２の出力端子ＴVON に対して、第１の負荷抵抗Ｒ１１と第１の容量素子Ｃ１１が並列に接続され、第１の出力端子ＴVOP に対して、第２の負荷抵抗Ｒ１２と第２の容量素子Ｃ１２が並列に接続されている。
【００２６】
さらに、本実施形態に係る駆動回路１０においては、電流源ＩＳ１１の電流値Ｉ１１が、第１および第２の負荷抵抗Ｒ１１，Ｒ１２、および、第１および第２の容量素子Ｃ１１，Ｃ１２によるトータル負荷インピーダンスＺRCはＲ‖ｊＸｃの絶対値｜Ｒ‖ｊＸｃ｜の逆数｜Ｒ‖ｊＸｃ｜-1に概略比例する電流値に設定されている。
なお、ここでＸｃ（＝−１／ωＣ）は容量のリアクタンスを示す。
【００２７】
次に、動作について説明する。
【００２８】
入力差動電圧ＶＩＰ，ＶＩＮにより第１および第２のトランジスタＭＮ１１，ＭＮ１２がスイッチングし、いずれか一方のトランジスタがオンし、電流源ＩＳ１１による電流Ｉ１１のほぼ全てがオンしているトランジスタに流れる。この電流が第１および第２の負荷抵抗Ｒ１１，Ｒ１２に流れ、負荷抵抗で生じる電圧降下により出力電圧ＶＯＰ，ＶＯＮが第１および第２の出力端子ＴVOP,ＴVON に出力される。
【００２９】
ここで、入力差動電圧ＶＩＰ，ＶＩＮにより第１および第２のトランジスタＭＮ１１，ＭＮ１２が角周波数ωでスイッチングしているとすると、スイッチング電流（ＩMN11−ＩMN12) の基本波成分は（Ｉ１１＊４／π）である。
駆動回路１０の負荷のインピーダンスＺRCは、Ｒ‖ｊＸｃであるので、出力電圧は（ＶＯＰ−ＶＯＮ∝Ｉ１１＊｜ＺRC| ）となる。
このとき、電流Ｉ１１は、トータル負荷インピーダンスＺRCの絶対値（｜ＺRC｜＝｜Ｒ‖ｊＸｃ｜）の逆数｜Ｒ‖ｊＸｃ｜-1に概略比例することから、出力電圧振幅は概略一定となる。
【００３０】
以下に、電流Ｉ１１の生成方法について説明する。
【００３１】
ここで、Ｇ＝１／Ｒ、Ｂｃ＝１／Ｘｃとすると、たとえば、Ｇに比例する第１電流ＩR と、ＢC の絶対値に比例する第２電流ＩC1があれば、ＩR とＩC1を適切な比で足し合わせることで、トータル負荷インピーダンスＺRCの絶対値（｜ＺRC｜＝｜Ｒ‖ｊＸｃ｜）の逆数｜Ｒ‖ｊＸｃ｜-1に概略比例する電流を生成可能である。
【００３２】
｜Ｒ‖ｊＸｃ｜-1＝（Ｇ2 ＋ＢC2）1/2 であるので、Ｉ∝（Ｇ2 ＋ＢC2）1/2であればよい。
Ｉ＝ａ＊ＩＲ＋ｂ＊ＩC1とすると、一次近似ではａ／ｂ＝Ｇ／ＢC とすればよいことがわかる。
つまり、ＩR （第１電流）とＩC1（第２電流）を（１／Ｒ：１／Ｘｃ）の比で足し合わせた電流を用いればよいことになる。
電流ＩR とＩC1の足し合わせは、たとえばカレントミラーのミラー比をかえ電流を足し合わせることで実現できる。
【００３３】
図２は、本実施形態に係る電流源の構成例を示す回路図である。
【００３４】
この電流源ＩＳ１１は、ＭＯＳトランジスタＭＮ２１〜ＭＮ２６、および電流源ＩＳ２１，ＩＳ２２を有する。
【００３５】
トランジスタＭＮ２１のドレインが第１電流ＩR の電流源ＩＳ２１、自身のゲートおよびトランジスタＭＮ２１のゲートに接続され、トランジスタＭＮ２１，ＭＮ２２のソースが電源電圧ＶDDの供給ラインに接続されている。そして、トランジスタＭＮ２２のドレインがトランジスタＭＮ２５のドレインに接続されている。
トランジスタＭＮ２３のドレインが第２電流ＩC の電流源ＩＳ２２、自身のゲートおよびトランジスタＭＮ２４のゲートに接続され、トランジスタＭＮ２３，ＭＮ２４のソースが電源電圧ＶDDの供給ラインに接続されている。そして、トランジスタＭＮ２４のドレインがトランジスタＭＮ２５のドレインに接続されている。
トランジスタＭＮ２５のソースは接地され、自身のドレインとトランジスタＭＮ２２，ＭＮ２４のドレインとの接続点が自身のゲートおよびトランジスタＭＮ２６のゲートに接続されている。そして、トランジスタＭＮ２６のソースが接地され、ドレインにより電流源ＩＳ１１の電流供給端が構成され、図１の第１および第２のトランジスタＭＮ１１，ＭＮ１２のソースに接続される。
【００３６】
このような構成を有する電流源ＩＳ１１においては、トランジスタＭＮ２１およびＭＮ２２により第１のカレントミラー回路ＭＩＲ２１が構成され、トランジスタＭＮ２３およびＭＮ２４により第２のカレントミラー回路ＭＩＲ２２が構成され、トランジスタＭＮ２５およびＭＮ２６により第３のカレントミラー回路ＭＩＲ２３が構成されている。
第１のカレントミラー回路ＭＩＲ２１において、トランジスタＭＮ２１とＭＮ２２のトランジスタサイズが１：ａに設定されている。また、第２のカレントミラー回路ＭＩＲ２２において、トランジスタＭＮ２３とＭＮ２４のトランジスタサイズが１：ｂに設定されている。
したがって、第１のカレントミラー回路ＭＩＲ２１においては、電流源ＩＳ２１の第１電流ＩR がａ倍され、電流（ａ＊ＩR ）が生成される。同様に、第２のカレントミラー回路ＭＩＲ２２においては、電流源ＩＳ２２の第２電流ＩC がｂ倍され、電流（ｂ＊ＩC ）が生成される。
そして、第１のカレントミラー回路ＭＩＲ２１による電流（ａ＊ＩR ）と第２のカレントミラー回路ＭＩＲ２２による電流（ｂ＊ＩC ）が足し合わされ、第３のカレントミラー回路ＭＩＲ２３のトランジスタＭＮ２６のドレインを通して電流Ｉ１１＝ａ＊ＩR ＋ｂ＊ＩC が供給される。
【００３７】
図３は、図２の第１電流ＩR の電流源ＩＳ２１の構成例を示す回路図である。
【００３８】
この電流源ＩＳ２１は、図３に示すように、基準電圧源Ｖ３１、オペアンプＯＰ３１、ＭＯＳトランジスタＭＮ３１〜ＭＮ３４、および抵抗Ｒ３１を有する。
【００３９】
基準電圧ＶREF を供給する基準電圧源Ｖ３１の正電極がオペアンプＯＰ３１の反転入力（−）に接続され、負電極が接地されている。
オペアンプＯＰ３１の出力がトランジスタＭＮ３１，ＭＮ３２のゲートに接続され、トランジスタＭＮ３１およびＭＮ３２のソースが電源電圧ＶDDの供給ラインに接続されている。
トランジスタＭＮ３１のドレインがオペアンプＯＰ３１の非反転入力（＋）および抵抗Ｒ３１の一端に接続され、抵抗Ｒ３１の他端が接地されている。
また、トランジスタＭＮ３２のドレインがトランジスタＭＮ３３のドレインおびゲート、並びにトランジスタＭＮ３４のゲートに接続されている。
トランジスタＭＮ３３およびＭＮ３４のドレインが接地され、トランジスタＭＮ３４のドレインにより電流ＩR の供給端が構成され、図２のトランジスタＭＮ２１のドレイン等に接続される。
トランジスタＭＮ３３およびＭＮ３４によりカレントミラー回路ＭＩＲ３１が構成されている。
【００４０】
この電流源ＩＳ２１においては、基準電圧源Ｖ３１による基準電圧ＶREF を抵抗Ｒ３１の抵抗Ｒ０( ∝R)で割った電流をトランジスタＭＮ３２に流し、この電流をカレントミラーＭＩＲ３１で折り返すことで１／Ｒ０に比例する第１電流ＩR を生成する。
この電流を用いることにより、負荷抵抗の抵抗値が変動に対して反比例する電流を供給でき、ひいては、駆動回路１０の出力電圧振幅を一定に保持できる。
【００４１】
また、図４は、図２の第２電流ＩC1の電流源ＩＳ２２の構成例を示す回路図である。
【００４２】
この電流源ＩＳ２２は、図４に示すように、基準電圧源Ｖ４１、スイッチトランジスタＳＷ４１，ＳＷ４２、キャパシタＣ４１，Ｃ４２、インバータＩＮＶ４１、オペアンプＯＰ４１，ＯＰ４２、ＭＯＳトランジスタＭＮ４３〜ＭＮ４６、抵抗値Ｒ１の抵抗Ｒ４１、および抵抗値Ｒ０の抵抗Ｒ４２を有する。
【００４３】
基準電圧ＶREF を供給する基準電圧源Ｖ４１の正極が接地され、負極とスイッチトランジスタＳＷ４１の一方のソース／ドレイン端子に接続され、スイッチトランジスタＳＷ４１の他方のソース／ドレイン端子がキャパシタＣ４１の第１電極およびスイッチトランジスタＳＷ４２の一方のソース／ドレイン端子に接続されている。スイッチトランジスタＳＷ４２の他方のソース／ドレイン端子はオペアンプＯＰ４１の反転入力（−）、抵抗Ｒ４１の一端、およびキャパシタＣ４２の第１電極に接続されている。キャパシタＣ４１の第２電極は接地され、キャパシタＣ４２の第２電極および抵抗Ｒ４１の他端はオペアンプＯＰ４１の出力に接続されている。オペアンプＯＰ４１の非反転入力（＋）は接地されている。
スイッチトランジスタＳＷ４１のゲートおよびインバータＩＮＶ４１の入力は周波数ｆの信号Ｓｆの入力端子Ｔｆに接続され、インバータＩＮＶ４１の出力がスイッチトランジスタＳＷ４２のゲートに接続されている。
【００４４】
オペアンプＯＰ４２の反転入力（−）がオペアンプＯＰ４１の出力に接続されている。
オペアンプＯＰ４２の出力がトランジスタＭＮ４３，ＭＮ４４のゲートに接続され、トランジスタＭＮ４３およびＭＮ４４のソースが電源電圧ＶDDの供給ラインに接続されている。
トランジスタＭＮ４３のドレインがオペアンプＯＰ４２の非反転入力（＋）および抵抗Ｒ４２の一端に接続され、抵抗Ｒ４２の他端が接地されている。
また、トランジスタＭＮ４４のドレインがトランジスタＭＮ４５のドレインおびゲート、並びにトランジスタＭＮ４６のゲートに接続されている。
トランジスタＭＮ４５およびＭＮ４６のドレインが接地され、トランジスタＭＮ４６のドレインにより電流ＩR の供給端が構成され、図２のトランジスタＭＮ２３のドレイン等に接続される。
【００４５】
スイッチトランジスタＳＷ４１，ＳＷ４２、インバータＩＮＶ４１、およびキャパシタＣ４１による第１ステージにより、スイッチトキャパシタ部ＳＷＣＰ４１が構成され、オペアンプＯＰ４１、抵抗素子Ｒ４１、キャパシタＣ４２の第２ステージでローパスフィルタ部ＬＰＦ４１が構成され、トランジスタＭＮ４５およびＭＮ４６によりカレントミラー回路ＭＩＲ４１が構成されている。
【００４６】
このような構成を有する電流源ＩＳ２２は、スイッチトキャパシタ部にて容量に比例する電流をバッファリングすることで、第２電流ＩC1を生成することができる。
【００４７】
一般に、容量Ｃは次段の負荷となるトランジスタのゲート容量や配線の寄生容量であるので、この容量Ｃをスイッチトキャパシタ部に適用することができる。入力端子Ｔｆから信号Ｓｆを入力して、スイッチトランジスタＳＷ４１，ＳＷ４２をオン・オフする。これにより、基準電圧ＶREF を周波数ｆでスイッチングすることで、スイッチトキャパシタ部ＳＷＣＰ４１の平均電流はｆＣＶREF となる。
これを次段のローパスフィルタ部ＬＰＦ４１で平均化しつつバッファリングし、これをもとに電流Ｉ＝ｆＣＶREF Ｒ１／Ｒ０を生成する。
ここで、Ｒ１＝Ｒ０とすることで、スイッチトキャパシタ部の平均電流が得られる。
ここで、周波数ｆはたとえば水晶発振器等による基準周波数であり、電圧ＶREF を一定とすることでＩ∝Ｃ∝１／Ｘｃという電流が得られる。
このときの電流をカレントミラー回路ＭＩＲ４１で折り返すことで第２電流ＩC1を得ることができる。
【００４８】
また、Ｒの絶対値に比較して、Ｃの絶対値は一般に製造バラツキ変動が小さい。よって、Ｃが固定であると考え、第２電流ＩC2＝一定としても、出力電圧振幅はほぼ一定に保たれる。
図４に関連付けて説明したＩC1∝１／Ｘｃではなく、ＩC2＝一定とした構成がこれにあたる。
【００４９】
図５は、第２電流ＩC2＝一定とした図２の電流源ＩＳ２２の構成例を示す回路図である。
【００５０】
この電流源ＩＳ２２ａは、図５に示すように、基準電圧源Ｖ５１、オペアンプＯＰ５１、ＭＯＳトランジスタＭＮ５１〜ＭＮ５４、および抵抗Ｒ５１を有する。
この場合、抵抗Ｒ５１としては、抵抗値ＲＸのバラツキの小さい抵抗、たとえば外付けのチップ抵抗を用いている。
【００５１】
基準電圧ＶREF を供給する基準電圧源Ｖ５１の正電極がオペアンプＯＰ５１の反転入力（−）に接続され、負電極が接地されている。
オペアンプＯＰ５１の出力がトランジスタＭＮ５１，ＭＮ５２のゲートに接続され、トランジスタＭＮ５１およびＭＮ５２のソースが電源電圧ＶDDの供給ラインに接続されている。
トランジスタＭＮ５１のドレインがオペアンプＯＰ５１の非反転入力（＋）および抵抗Ｒ５１の一端に接続され、抵抗Ｒ５１の他端が接地されている。
また、トランジスタＭＮ５２のドレインがトランジスタＭＮ５３のドレインおよびゲート、並びにトランジスタＭＮ５４のゲートに接続されている。
トランジスタＭＮ５３およびＭＮ５４のドレインが接地され、トランジスタＭＮ３４のドレインにより電流ＩC2の供給端が構成され、図２のトランジスタＭＮ２３のドレイン等に接続される。
トランジスタＭＮ５３およびＭＮ５４によりカレントミラー回路ＭＩＲ５１が構成されている。
【００５２】
この電流源ＩＳ２２ａにおいては、基準電圧源Ｖ５１による基準電圧ＶREF を抵抗Ｒ５１の抵抗値ＲＸで割った電流をトランジスタＭＮ５２に流し、この電流をカレントミラーＭＩＲ５１で折り返すことでＩC2∝１／Ｘｃ＝一定の電流を生成する。
この電流を用いることにより、製造バラツキや温度による負荷抵抗の抵抗値変動によらず一定の電流を供給でき、ひいては、駆動回路１０の出力電圧振幅を一定に保持できる。
【００５３】
以上説明したように、本実施形態によれば、ゲートに差動電圧が供給される第１および第２のトランジスタＭＮ１１，ＭＮ１２と、第１および第２のトランジスタＭＮ１１，ＭＮ１２のソースに接続された電流源ＩＳ１１と、第１および第２のトランジスタＭＮ１１，ＭＮ１２のドレイン側に接続された負荷抵抗Ｒ１１，Ｒ１２、および容量素子Ｃ１１，Ｃ１２を有し、電流源ＩＳ１１の電流値Ｉ１１を、負荷抵抗Ｒ１１，Ｒ１２と容量素子Ｃ１１，Ｃ１２によるトータル負荷インピーダンスの絶対値の逆数に概略比例する値に設定したので、抵抗値バラツキなどによらず定振幅の出力を得られる。また、最低出力振幅が決まっている場合にはバラツキを考慮する必要がなくなるため、低電力にすることができる。
【００５４】
図６は、本発明に係る駆動回路が適用される無線システムの通信装置としての受信系フロントエンド部の構成例を示す回路図である。
【００５５】
この受信系フロントエンド部１００は、図６に示すように、アンテナ１０１、ＳＡＷフィルタ１０２、整合回路（ＭＴＣ）１０３、低雑音増幅器（ＬＮＡ）１０４、第１の局部発振器としての第１のＶＣＯ１０５、第１のＰＬＬ１０６、第１のループフィルタ１０７、第２の局部発振器としての第２のＶＣＯ１０８、第２のＰＬＬ１０９、第２のループフィルタ１１０、ミキサ１１１〜１１４、バンドパスフィルタ（ＢＰＦ）１１５〜１１７、合成器１１８、および比較器１１９を有する。
【００５６】
受信系フロントエンド部１００は、低雑音増幅器（ＬＮＡ）１０４、第１のＶＣＯ１０５、第１のＰＬＬ１０６、第２のＶＣＯ１０８、第２のＰＬＬ１０９、ミキサ１１１〜１１４、バンドパスフィルタ（ＢＰＦ）１１５〜１１７、合成器１１８、および比較器１１９が１チップに集積化されている。
そして、全段の高周波側のＲＦ部と後段の中間周波（ＩＦ）部とが縦続された構成を有する。
ＲＦ部は、低雑音増幅器１０４、第１のＶＣＯ１０５、第１のＰＬＬ１０６、第１のループフィルタ１０７、ミキサ１１１，１１２、バンドパスフィルタ１１５，１１６を含む。
また、ＩＦ部は、第２のＶＣＯ１０８、第２のＰＬＬ１０９、第２のループフィルタ１１０、ミキサ１１３，１１４、合成器１１８、バンドパスフィルタ１１１１７、および比較器１１９を含む。
【００５７】
第１のＶＣＯ１０５は、水晶発振器による基準クロックＣＬＫに位相同期した第１のＰＬＬ１０６の出力を第１のループフィルタ１０７の出力信号に応じて、周波数１５７３ＭＨｚの第１の発振信号をミキサ１１１および１１２に供給する。
この高周波にかかわる第１のＶＣＯ１０５に、定振幅の出力を得る上述した本実施形態に係る駆動回路１０が適用される。
実際には、ミキサ１１１および１１２にそれぞれ差動出力ＶＯＰおよびＶＯＮが供給される。すなわち、第１のＶＣＯ１０５には駆動回路１０が２個搭載される。
【００５８】
第２のＶＣＯ１０８は、水晶発振器による基準クロックＣＬＫに位相同期した第２のＰＬＬ１０９の出力を第２のループフィルタ１１０の出力信号に応じて、周波数３ＭＨｚの第２の発振信号をミキサ１１３および１１４に供給する。
この第２のＶＣＯ１０８は、第１のＶＣＯ１０５に比較して、低い周波数帯で使用されることから、本実施形態に係る駆動回路１０を適用しなくともよい。
しかし、第２のＶＣＯ１０８に、定振幅の出力を得る上述した本実施形態に係る駆動回路１０を適用することは可能である。
この場合も、ミキサ１１３および１１４にそれぞれ差動出力ＶＯＰおよびＶＯＮが供給される。すなわち、第２のＶＣＯ１０８には駆動回路１０が２個搭載される。
【００５９】
この受信系フロントエンド部１００においては、たとえば周波数１５７５ＭＨｚの無線信号ＲＦがアンテナ１０１で受信され、ＳＡＷフィルタ１０２、整合回路１０３、さらに低雑音増幅器１０４を介してミキサ１１１，１１２に入力される。
そして、ミキサ１１１，１１２において、第１のＶＣＯ１０５による第１の発振信号とミキシングされ、バンドパスフィルタ１１５，１１６を通して２ＭＨｚの第１中間周波が抽出され、ミキサ１１３，１１４に入力される。
ミキサ１１３，１１４において、第２のＶＣＯ１０８による第２の発振信号とミキシングされた後、合成器１１８で合成され、バンドパスフィルタ１１７を通して１ＭＨｚの第２中間周波が得られる。
そして、バンドパスフィルタ１１７の出力に基づいて比較器１１９のデータが、図示しないベースバンド処理部に出力される。
【００６０】
このように、受信系フロントエンド部１００は、第１のＶＣＯ１０５に抵抗値バラツキなどによらず定振幅の出力を得る駆動回路を適用していることから、高精度の受信処理を実現できる利点がある。
【００６１】
【発明の効果】
以上説明したように、本発明によれば、抵抗値バラツキなどによらず定振幅の出力を得ることができる。
また、最低出力振幅が決まっている場合にはバラツキを考慮する必要がなくなるため、低電力化を実現できる利点がある。
【図面の簡単な説明】
【図１】本発明に係る駆動回路の一実施形態を示す回路図である。
【図２】本実施形態に係る電流源の構成例を示す回路図である。
【図３】図２のＩR の電流源の構成例を示す回路図である。
【図４】図２のＩC1の電流源の構成例を示す回路図である。
【図５】図２のＩC1の電流源の他の構成例を示す回路図である。
【図６】本発明に係る駆動回路が適用される無線システムの受信系フロントエンド部の構成例を示す回路図である。
【図７】従来の駆動回路の構成例を示す回路図である。
【符号の説明】
１０…駆動回路、ＭＮ１１…第１のＭＯＳトランジスタ（第１のスイッチング手段）、ＭＮ１２…第２のＭＯＳトランジスタ（第２のスイッチング手段）、Ｉ１１…電流源、Ｒ１１…第１の負荷抵抗、Ｒ１２…第２の負荷抵抗、Ｃ１１…第１の容量素子、Ｃ１２…第２の容量素子、ＭＮ２１〜ＭＮ２６…ＭＯＳトランジスタ、ＩＳ２１，ＩＳ２２…電流源、１００…受信系フロントエンド部、１０１…アンテナ、１０２…ＳＡＷフィルタ、１０３…整合回路（ＭＴＣ）、１０４…低雑音増幅器（ＬＮＡ）、１０５…第１のＶＣＯ、１０６…第１のＰＬＬ、１０７…第１のループフィルタ、１０８…第２のＶＣＯ、１０９…第２のＰＬＬ、１１０…第２のループフィルタ、１１１〜１１４…ミキサ、１１５〜１１７…バンドパスフィルタ（ＢＰＦ）、１１８…合成器、１１９…比較器。
【図１】
2004201197.tif 000003
【図２】
2004201197.tif 000004
【図３】
2004201197.tif 000005
【図４】
2004201197.tif 000006
【図５】
2004201197.tif 000007
【図６】
2004201197.tif 000008
【図７】
2004201197.tif 000009