(57)【要約】【課題】入力波形にオフセット電圧を低減したリードチャネル半導体集積回路を提供する。【解決手段】オフセット電圧を補正するオフセットコントロール回路と、ハードディスクに書き込むための書込み制御信号と同じパターン信号（期待値）を出力するパターン発生回路と、パターン信号をハードディスクに書き込み可能な信号にデコード処理するデコーダからなるデジタル信号処理部と、デコード処理された信号を基に、磁気ヘッドにより磁気ディスクに書込む際の疑似波形信号を生成する容量４と、疑似波形信号をＭＰＵが読み取り可能なデジタル信号に処理するＡ／Ｄコンバータ信号処理部と、パターン信号とＡ／Ｄコンバータ信号処理部からのＭＰＵが読み取れる信号をビット比較してビットエラーレートを出力するビット比較回路とを備える。【選択図】　　　図１
2004030797.tif 000002
【特許請求の範囲】
【請求項１】
オフセット電圧が含まれた信号のオフセット電圧を検出し、オフセット電圧を補正するオフセットコントロール回路と、
ハードディスクコントローラから出力され、ハードディスクに書き込むための書込み制御信号と同じパターン信号である期待値を出力するパターン発生回路と、
前記パターン信号を前記ハードディスクに書き込み可能な信号にデコード処理するデコーダを含むデジタル信号処理部と、
前記デコード処理された信号を基に、磁気ヘッドにより磁気ディスクに書込む際の疑似波形信号を生成する容量と、
前記疑似波形信号をＭＰＵが読み取り可能なデジタル信号に処理するＡ／Ｄコンバータ信号処理部と、
前記パターン信号と前記Ａ／Ｄコンバータ信号処理部からの前記ＭＰＵが読み取れる信号をビット比較して、ビットエラーレートを出力するビット比較回路とを備えるリードチャネル半導体集積回路。
【請求項２】
前記オフセットコントロール回路は、前記Ａ／Ｄコンバータ信号処理部からの疑似波形信号を所定のサンプリング周波数でサンプルアンドホールドするサンプルアンドホールド回路と、前記サンプルアンドホールドされた信号の最大値、最小値を検出するピーク検出回路と、前記最大値と最小値の中心値を検出する中点検出回路とを備える請求項１記載のリードチャネル半導体集積回路。
【請求項３】
前記オフセットコントロール回路のサンプルアンドホールド回路は、所定のサンプリング周波数でサンプルアンドホールドされる請求項２記載のリードチャネル半導体集積回路。
【請求項４】
前記Ａ／Ｄコンバータ信号処理部は、前記オフセットコントロール回路からの中心値を基に、本来必要とされる中心値とのずれを補正するオフセット補正回路を備える請求項１または２記載のリードチャネル半導体集積回路。
【請求項５】
前記Ａ／Ｄコンバータ信号処理部は、デコーダを備える請求項１、２または３記載のリードチャネル半導体集積回路。
【請求項６】
前記Ａ／Ｄコンバータ信号処理部は、前記疑似波形信号を増幅するアンプと、前記疑似波形信号のノイズを削除するフィルタとを備える請求項１または２記載のリードチャネル半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、リードチャネル半導体集積回路に関し、特に、デジタル飽和記録・再生系リードチャネル用に用いられ、ビットエラーのセルフテストに関するものであり、オフセットコントロール回路を追加することによってビットエラーのセルフテストを高精度化したリードチャネル半導体集積回路に関する。
【０００２】
【従来の技術】
近年、携帯電話を初めとする情報電子機器が、世の中に広く用いられていることは、周知の事実である。また、情報電子機器が、複数個の半導体装置で構成されていることもよく知られている。このような半導体装置のうち、ハードデスク装置などのデジタル飽和記録・再生系リードチャネル用に用いられることも、周知の事実である。
【０００３】
そして、このような半導体装置が、ビットエラーのセルフテストをするリードチャネル半導体集積回路として、多く用いられていることもよく知られている。
【０００４】
このような従来のリードチャネル半導体集積回路は、例えば、特開２０００−２７８３６２号公報に記載されている。
【０００５】
図３は、本発明の適用分野の一例となるハードディスク装置であり、そのハードディスク装置の動作について説明する。
【０００６】
ハードディスクを磁気ヘッドで読取った再生側信号（アナログ信号）は、リードチャネルＬＳＩ内のＡ／Ｄコンバータ処理部５でアナログ信号からデジタル信号に変換され、さらにリードチャネルＬＳＩ内でデジタル信号処理を施し、ハード・ディスク・コントローラを介し接続されるＭＰＵ（中央処理装置　図示せず）で処理可能な信号（ディジタル信号）に変換される。
【０００７】
また、ＭＰＵから送られてくる信号は、ハード・ディスク・コントローラを介して、リードチャネルＬＳＩ内でハードディスクに書き込み可能な信号にデジタル信号処理されハードディスクに書込むための信号となり、磁気ヘッドを介し磁気ディスクに書き込まれる。
【０００８】
図４は、前記ハードディスクに使用されるリードチャネルＬＳＩのセルフテスト回路の一例であり、そのセルフテスト回路の動作について説明する。
【０００９】
ハードディスクに書き込まれる擬似ランダムパターンを発生するパターン発生回路２をリードチャネルＬＳＩに内蔵し、ハードディスクに書き込み可能な信号にデジタル信号処理した出力を容量により磁ハードディスクを磁気ヘッドで読取った再生側信号（アナログ信号）と同等の信号に変換し、その信号をリードチャネルＬＳＩ内のＡ／Ｄコンバータ処理部５でアナログ信号からデジタル信号に変換し、さらにデジタル信号処理を施す。
【００１０】
この信号をパターン発生回路２で生成した擬似ランダムパターン（期待値）とビット比較回路６で比較しビットエラーレイトとして出力することで、リードチャネルＬＳＩのセルフテストをすることが可能になる。
【００１１】
一般にこのテスト方式をループバックテストという。この方法は容量４を外付けするだけで簡単にセルフテストすることが可能である。
【００１２】
また、上述したような従来のリードチャネル半導体集積回路は、さらに、特開２０００−３４８３５０号公報にも開示されている。
【００１３】
【発明が解決しようとする課題】
しかしながら、従来技術では、ループバックテストは容量を外付けするだけで簡単にセルフテストすることが可能であるが、出力波形の形状によりＨｉデューティが変化し、それを容量で直流成分をバイアスカットするため、直流成分が変化しリードチャネルＬＳＩの入力波形にオフセット電圧が発生する。
【００１４】
これがビットエラーに含まれ検出されるためビットエラーの検出精度が悪くなるという問題があった。
【００１５】
したがって、本発明の主な目的は、上記問題に鑑み、オフセットコントロール回路により入力波形にオフセット電圧を低減したリードチャネル半導体集積回路を提供することにある。
【００１６】
【課題を解決するための手段】
本発明のリードチャネル半導体集積回路は、オフセット電圧が含まれた信号のオフセット電圧を検出し、オフセット電圧を補正するオフセットコントロール回路と、ハードディスクコントローラから出力され、ハードディスクに書き込むための書込み制御信号と同じパターン信号である期待値を出力するパターン発生回路と、前記パターン信号を前記ハードディスクに書き込み可能な信号にデコード処理するデコーダを含むデジタル信号処理部と、前記デコード処理された信号を基に、磁気ヘッドにより磁気ディスクに書込む際の疑似波形信号を生成する容量と、前記疑似波形信号をＭＰＵが読み取り可能なデジタル信号に処理するＡ／Ｄコンバータ信号処理部と、前記パターン信号と前記Ａ／Ｄコンバータ信号処理部からの前記ＭＰＵが読み取れる信号をビット比較して、ビットエラーレートを出力するビット比較回路とを備える構成である。
【００１７】
また、本発明のリードチャネル半導体集積回路の前記オフセットコントロール回路は、前記Ａ／Ｄコンバータ信号処理部からの疑似波形信号を所定のサンプリング周波数でサンプルアンドホールドするサンプルアンドホールド回路と、前記サンプルアンドホールドされた信号の最大値、最小値を検出するピーク検出回路と、前記最大値と最小値の中心値を検出する中点検出回路とを備える構成である。
【００１８】
また、本発明のリードチャネル半導体集積回路の前記オフセットコントロール回路のサンプルアンドホールド回路は、所定のサンプリング周波数でサンプルアンドホールドされる構成である。
【００１９】
また、本発明のリードチャネル半導体集積回路の前記Ａ／Ｄコンバータ信号処理部は、前記オフセットコントロール回路からの中心値を基に、本来必要とされる中心値とのずれを補正するオフセット補正回路を備える構成である。
【００２０】
【発明の実施の形態】
本発明の上記目的、特徴および利点を明確にすべく、以下添付した図面を参照しながら、本発明の実施の形態のリードチャネル半導体集積回路について、詳細に説明する。
【００２１】
図１は、本発明の第１の実施の形態のリードチャネル半導体集積回路の構成図である。
【００２２】
図１を参照すると、本発明の第１の実施の形態のリードチャネル半導体集積回路１００は、オフセット電圧が含まれた信号のオフセット電圧を検出し、オフセット電圧を補正するオフセットコントロール回路１と、
ハードディスクコントローラ（以後ＨＤＣと略す）から出力されるハードディスクに書き込むための書込み制御信号と同じパターン信号（期待値）を出力するパターン発生回路２と、前記パターン信号をハードディスクに書き込み可能な信号にデコード処理するデコーダからなるデジタル信号処理部３と、前記デコード処理された信号を基に、磁気ヘッドにより磁気ディスクに書込む際の疑似波形信号を生成する容量４と、前記疑似波形信号を増幅するアンプ等（図示せず）と、前記疑似波形信号のノイズを削除するフィルタ等（図示せず）と、オフセットコントロール回路１からの中心値（後述）を基にオフセットを補正し該疑似波形信号をＡ／Ｄ変換するＡ／Ｄコンバータ（図示せず）と、該疑似波形信号をＭＰＵ（図示せず）が読み取り可能なデジタル信号に処理するデコーダ（図示せず）から構成されるＡ／Ｄコンバータ信号処理部５と、前記パターン信号とＡ／Ｄコンバータ信号処理部５からのＭＰＵが読み取れる信号をビット比較してビットエラーレートを出力するビット比較回路６とを備える。
【００２３】
次に、本発明の第１の実施の形態のリードチャネル半導体集積回路のオフセットコントロール回路１について説明する。
【００２４】
図２を参照すると、オフセットコントロール回路１は、Ａ／Ｄコンバータ信号処理部５からの疑似波形信号を所定のサンプリング周波数でサンプルアンドホールドするサンプルアンドホールド回路１１と、前記サンプルアンドホールドされた信号の最大値、最小値を検出するピーク検出回路１２と、前記最大値と最小値の中心値を検出する中点検出回路１３とで構成される。
【００２５】
次に、本発明の第１の実施の形態のリードチャネル半導体集積回路のＡ／Ｄコンバータ信号処理部５について説明する。
【００２６】
図５を参照すると、Ａ／Ｄコンバータ信号処理部５は、疑似波形信号１０１を増幅するアンプ５０１と、疑似波形信号１０１のノイズを削除することにより波形整形するフィルタ５０２と、中心値を基に、本来必要とされる中心値とのずれを補正する中心値補正回路５０３と、補正された疑似波形信号は、Ａ／Ｄコンバータ信号処理部５内のＡ／Ｄコンバータ（図示せず）でデジタル化され、このデジタル化された信号を、ＭＰＵが読み取り可能な読取り信号にデコードするデコーダ５０４とを備える。
【００２７】
次に、本発明の第１の実施の形態のリードチャネル半導体集積回路の動作について、再度、図１および図２を参照して説明する。
【００２８】
本発明の第１の実施の形態のリードチャネル半導体集積回路のパターン発生回路２から、ＨＤＣから出力されるハードディスクに書き込むための書込み制御信号と同じパターン信号１０４をデジタル信号処理部３に出力する。ここで説明では、ハードディスクと記載したがＣＤ、ＤＶＤ等の記録媒体としてもよい。
【００２９】
パターン信号１０４は、デジタル信号処理部３に入力され、デコーダ（図示せず）によりハードディスクに書き込むための書込み制御信号にデコードされ、書込み制御信号１０２を容量４に出力する。
【００３０】
書込み制御信号１０２は、容量４に入力され、書込み制御信号を基に容量４により磁気ヘッドがハードディスクに書込む時の波形信号と同等である疑似波形信号１０１が生成され、Ａ／Ｄコンバータ信号処理部５に出力される。
【００３１】
さらに、図５を参照すると、疑似波形信号１０１は、Ａ／Ｄコンバータ信号処理部５に入力され、アンプ５０１等で増幅され、フィルタ５０２等でノイズを削除することにより波形整形される。波形整形された疑似波形信号は、Ａ／Ｄオフセットコントロール回路１に出力信号５０６として出力される。
【００３２】
波形整形された疑似波形信号５０６は、オフセットコントロール回路１のサンプルアンドホールド回路１１に入力され、サンプルアンドホールド回路１１により所定のサンプリング周波数でサンプルアンドホールドされ、サンプルアンドホールド信号としてピーク検出回路１２に出力される。ここで、所定のサンプリング周波数とは、信号周波数の１０倍、１６倍等の任意のオーバーサンプリング周波数でよい。また、サンプルアンドホールド回路１１は、一般的に使用されているものでよい。
【００３３】
サンプルアンドホールド信号は、ピーク検出回路１２に入力され、ピーク検出回路１２によりサンプルアンドホールド信号の最大値、最小値が検出され、中点検出回路１３に出力される。ここで、ピーク検出回路１２は、サンプルアンドホールドされた隣り合う２値の比較する回路等の一般的に使用されているもので実現可能である。
【００３４】
サンプルアンドホールド信号の最大値、最小値は、中点検出回路１３に入力され、中点検出回路１３により最大値、最小値から中心値が検出され、Ａ／Ｄコンバータ信号処理部５に出力される。ここで、中点検出回路１３については、最大値、最小値を加算し除算すればどのような回路でもよいので、一般的な加算器、及び乗算器により実現可能である。
【００３５】
再び、図５を参照すると、中心値５０５は、Ａ／Ｄコンバータ信号処理部５の中心値補正回路５０３に入力され、中心値を基に中心値補正回路５０３により、疑似波形信号が補正される。補正された疑似波形信号は、Ａ／Ｄコンバータ信号処理部５内のＡ／Ｄコンバータ（図示せず）でデジタル化される。
【００３６】
デジタル化されたデジタル疑似波形信号は、Ａ／Ｄコンバータ信号処理部５内のデコーダ５０４によりＭＰＵが読み取り可能な読取り信号にデコードされ、ビット比較回路６に出力される。
【００３７】
読取り信号は、ビット比較回路６に入力され、ビット比較回路６によりパターン発生回路２から入力されたパターン信号と比較される。比較した結果、ビットエラーレイトが生成され、ビットエラーレイトを基にＡ／Ｄコンバータ処理部５内のＡ／Ｄコンバータのオフセットを制御する。
【００３８】
以上の処理を繰り返し行うことにより、高精度なテストが実現可能となる。すなわち、ハードディスクに書き込まれる擬似ランダムパターンを発生するパターン発生回路をリードチャネルＬＳＩに内蔵し、ハードディスクに書き込み可能な信号にデジタル信号処理した出力を容量によりハードディスクを磁気ヘッドで読取った再生側信号（アナログ信号）と同等の信号に変換し、その信号をリードチャネルＬＳＩ内のＡ／Ｄコンバータでアナログ信号からデジタル信号に変換し、さらにデジタル信号処理を施す。
【００３９】
この信号をパターン発生回路で生成したパターン（期待値）とビット比較回路で比較しビットエラーレイトとして出力することで、リードチャネルＬＳＩのセルフテストをすることが可能になる。一般にこのテスト方式をループバックテストという。この方法は容量を外付けするだけで簡単にセルフテストすることが可能である。
【００４０】
なお、本発明が上記実施の形態に限定されず、本発明の技術思想の範囲内において、実施の形態は、適宜変更され得ることは明らかである。
【００４１】
【発明の効果】
以上説明したように、本願発明によれば、従来Ａ　／Ｄ　変換後の出力データとビットエラーレイトでＡＤＣ　のオフセットを固定して設定していたため、Ｔｒのバラツキによって歩留を下げていたが、本発明ではビットエラーレイトをフィードバックし繰り返しオフセットを制御するため、高精度なビットエラーレイトの検出が行える。
【００４２】
また、Ｔｒ　のバラツキが製造範囲内であれば、本発明で歩留を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のリードチャネル半導体集積回路の構成を示すブロック図である。
【図２】
本発明の第１の実施の形態のリードチャネル半導体集積回路のオフセットコントロール回路の構成を示す図である。
【図３】
本発明のリードチャネル半導体集積回路が適用されるハードディスク装置の一構成例を示す図である。
【図４】
従来のリードチャネル半導体集積回路の構成を示すブロック図である。
【図５】
本発明の第１の実施の形態のリードチャネル半導体集積回路のＡ／Ｄコンバータ信号処理部の構成を示す図である。
【符号の説明】
１　　オフセットコントロール回路
２　　パターン発生回路
３　　デジタル信号処理部
４　　容量
５　　Ａ／Ｄコンバータ信号処理部
６　　ビット比較回路
１１　　サンプルアンドホールド回路
１２　　ピーク検出回路
１３　　中点検出回路
【図１】
2004030797.tif 000003
【図２】
2004030797.tif 000004
【図３】
2004030797.tif 000005
【図４】
2004030797.tif 000006
【図５】
2004030797.tif 000007