(57)【要約】【課題】データ伝送線を介して双方向のデータ伝送を行う回路へクロックを分配するに際し、データ伝送線の配線長や伝送周波数に制限されないようにする。【解決手段】データ伝送回路１，２へクロックを伝送するクロック伝送線４１は、データ伝送線３と同一特性とし、一方端はクロック送出制御部４２の入出力端Ｐ１に接続され、データ伝送回路１のクロック入力端１５とデータ伝送回路２のクロック入力端２５とを経由してクロック送出制御部４２の入出力端Ｐ２に接続される。また、クロック入力端１５，２５間のクロック伝送線の線長は、データ伝送線３の線長と同じに設定する。クロック送出制御部４２は、伝送方向制御信号Ｓｃが示すデータの伝送方向と同じ方向にクロックが伝送するようにクロック伝送線４１へクロックを送出すると共に、クロック伝送線から戻ってきたクロックをデータ伝送線の特性インピーダンスと同一値の終端抵抗４３に入力させる。【選択図】　　　図１
2004030339.tif 000002
【特許請求の範囲】
【請求項１】
データ伝送線を介して接続されデータの伝送方向を示す伝送方向制御信号に応じて双方向のデータ伝送を行う第１のデータ伝送回路および第２のデータ伝送回路へクロックを分配するクロック分配回路において、前記第１のデータ伝送回路のクロック入力端および前記第２のデータ伝送回路のクロック入力端へクロックを伝送するクロック伝送線と、前記伝送方向制御信号に応じて前記クロック伝送線へクロックを送出するクロック送出制御手段とを有していることを特徴とするクロック分配回路。
【請求項２】
前記クロック伝送線は、前記データ伝送線と同一特性であり、前記クロック送出制御手段の出力端から前記第１のデータ伝送回路のクロック入力端と前記第２のデータ伝送回路のクロック入力端とを経由して前記クロック送出制御手段へ戻るように配線されると共に、前記第１のデータ伝送回路のクロック入力端と前記第２のデータ伝送回路のクロック入力端との間の前記クロック伝送線の配線長が前記データ伝送線の配線長と同じに設定されていることを特徴とする請求項１記載のクロック分配回路。
【請求項３】
前記クロック送出制御手段は、前記伝送方向制御信号が示すデータの伝送方向と同じ方向にクロックが伝送するように前記クロック伝送線へクロックを送出すると共に、前記クロック伝送線から戻ってきたクロックを前記データ伝送線の特性インピーダンスと同一値の終端抵抗に入力することを特徴とする請求項２記載のクロック分配回路。
【請求項４】
前記クロック送出制御手段は、分配するクロックが入力するクロック入力端と、前記クロック伝送線の一方端に接続される第１の入出力端と、前記クロック伝送線の他方端に接続される第２の入出力端と、前記データ伝送線の特性インピーダンスと同一値の終端抵抗と、前記伝送方向制御信号に応じて動作して前記第１の入出力端および第２の入出力端を前記クロック入力端または前記終端抵抗に接続するスイッチとを有していることを特徴とする請求項２記載のクロック分配回路。
【請求項５】
前記クロック送出制御手段は、前記伝送方向制御信号が示すデータの伝送方向と同じ方向にクロックを伝送できるように前記第１の入出力端もしくは前記第２の入出力端と前記クロック入力端とを前記スイッチにより接続させると共に、前記クロック伝送線からクロックが戻ってくる前記第１の入出力端もしくは前記第２の入出力端と前記終端抵抗とを前記スイッチにより接続させることを特徴とする請求項４記載のクロック分配回路。
【請求項６】
前記スイッチが、半導体素子で構成されることを特徴とする請求項４または５記載のクロック分配回路。
【請求項７】
前記スイッチが、電磁リレーで構成されることを特徴とする請求項４または５記載のクロック分配回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データ伝送線を介して接続されデータの伝送方向を示す伝送方向制御信号に応じて双方向のデータ伝送を行う回路へクロックを分配するクロック分配回路に関する。
【０００２】
【従来の技術】
データ伝送線を介して互いに双方向にデータ伝送を行う回路の伝送タイミングをとるために、これらデータ伝送回路へクロックを分配するクロック分配回路を設けている。
【０００３】
図４は従来のクロック分配回路の一例を示す回路構成図である。
【０００４】
ここで、データ伝送回路１，２は、例えば装置のユニット内に設けられる回路であり、配線長Ｌｄのデータ伝送線３を介して互いに接続されて、クロック分配回路５から供給されるクロックＣＬＫ１，ＣＬＫ２および外部から供給される伝送方向制御信号Ｓｃに基づき一方の回路から他方の回路へ向けて双方向にデータ伝送を行う。
【０００５】
データ伝送回路１，２は、データの伝送方向を示す伝送方向制御信号Ｓｃに応じて送信動作を行う送信部１１，２１と、データの伝送方向を示す伝送方向制御信号Ｓｃに応じて受信動作を行う受信部１２，２２と、クロック分配回路５から供給されるクロックＣＬＫ１，ＣＬＫ２に応じてデータを取り込んで保持出力するフリップフロップ回路１３，１４および２３，２４とを有している。
【０００６】
クロック分配回路５は、外部から入力されるクロックＣＬＫを２分岐する分岐部５１と、２分岐された一方のクロックをデータ伝送回路１のクロック入力端１５へ伝送するクロック伝送線５２と、２分岐された他方のクロックをデータ伝送回路２のクロック入力端２５へ伝送するクロック伝送線５３とを有している。
【０００７】
【発明が解決しようとする課題】
しかし上述した従来例では、近年の高速データ伝送に伴うクロックの高速化により、クロック周期に対するデータ伝送線での配線遅延時間を無視することができなくなってきた。
【０００８】
データ伝送線での配線遅延時間がクロックの周期と比較して十分に短かい場合（例えば１／１００以下）は、データ伝送を支障なく行うことができるが、クロック周波数が高くなるにつれて、データ伝送回路においてデータを確実に受信できなくなってきた。
【０００９】
図５は従来のクロック分配回路を用いた場合の伝送データとクロックとの位相関係の一例を示すタイミングチャートである。
【００１０】
ここでは、データ伝送回路１からデータ伝送回路２へデータを伝送する場合について説明する。なお、データ伝送回路２からデータ伝送回路１へデータを伝送する場合も同様であるので、説明は省略する。
【００１１】
まず、データの伝送方向を示す伝送方向制御信号Ｓｃがデータ伝送回路１，２の送信部１１，２１および受信部１２，２２へ供給されることにより、データ伝送回路１からデータ伝送回路２へのデータ伝送が可能となる。
【００１２】
また、クロック分配回路５のクロック伝送線５２を介してデータ伝送回路１のクロック入力端１５へクロックＣＬＫ１が供給されると共に（図５（ａ））、クロック伝送線５３を介してデータ伝送回路２のクロック入力端２５へクロックＣＬＫ２が供給される（図５（ｄ））。ここで、クロック伝送線５２と５３との線長差により、ＣＬＫ２はＣＬＫ１よりも遅延時間ｔｓｋｅｗだけ遅延して供給される。
【００１３】
データ伝送回路１のフリップフロップ回路１３は、クロックＣＬＫ１の立ち上がりタイミングでデータＤＡＴＡ１を取り込み、保持したデータを次のクロックＣＬＫ１の立ち上がりまで保持して送信部１１へ出力する。ここで、回路素子による遅延が生じるために、ＣＬＫ１の立ち上がりタイミングよりも素子遅延時間ｔｄ１だけ遅延してデータがデータ伝送線３へ出力される（図５（ｂ））。
【００１４】
データ伝送回路１から送出されたデータは、配線長Ｌｄのデータ伝送線３により更に配線遅延時間（ｔｄＬｄ）だけ遅れてデータ伝送回路２へ入力する（図５（ｃ））。
【００１５】
そして、データ伝送回路２は、クロックＣＬＫ２の立ち上がりタイミングによりデータ伝送線からデータを取り込む。
【００１６】
このような遅延が生じる場合、データ伝送回路２のデータ受信可能条件は、データ伝送回路２のホールド時間をｔｈｏｌｄ、セットアップ時間をｔｓｅｔｕｐ、クロックの周期をＴとすると、
ｔｄ１＋ｔｄＬｄ−ｔｓｋｅｗ≧ｔｈｏｌｄ
Ｔ−（ｔｄ１＋ｔｄＬｄ＋ｔｓｋｅｗ）≧ｔｓｅｔｕｐ　となる。
【００１７】
仮にｔｄ１≒０、ｔｓｋｅｗ≒０、の場合でも、
ｔｄＬｄ≧ｔｈｏｌｄ
Ｔ−ｔｄＬｄ≧ｔｓｅｔｕｐ　となり、データ伝送線３での配線遅延時間ｔｄＬｄや伝送周波数によって制限を受けるという問題点を有している。
【００１８】
本発明の目的は、高速双方向データ伝送においてデータ伝送線の配線長や伝送周波数に制限されないクロック分配回路を提供することにある。
【００１９】
【課題を解決するための手段】
本発明のクロック分配回路は、データ伝送線を介して接続されデータの伝送方向を示す伝送方向制御信号に応じて双方向のデータ伝送を行う第１のデータ伝送回路および第２のデータ伝送回路へクロックを分配するクロック分配回路において、前記第１のデータ伝送回路のクロック入力端および前記第２のデータ伝送回路のクロック入力端へクロックを伝送するクロック伝送線と、前記伝送方向制御信号に応じて前記クロック伝送線へクロックを送出するクロック送出制御手段とを有している。
【００２０】
上記構成において、前記クロック伝送線は、前記データ伝送線と同一特性であり、前記クロック送出制御手段の出力端から前記第１のデータ伝送回路のクロック入力端と前記第２のデータ伝送回路のクロック入力端とを経由して前記クロック送出制御手段へ戻るように配線されると共に、前記第１のデータ伝送回路のクロック入力端と前記第２のデータ伝送回路のクロック入力端との間の前記クロック伝送線の配線長が前記データ伝送線の配線長と同じに設定されている。
【００２１】
また、前記クロック送出制御手段は、前記伝送方向制御信号が示すデータの伝送方向と同じ方向にクロックが伝送するように前記クロック伝送線へクロックを送出すると共に、前記クロック伝送線から戻ってきたクロックを前記データ伝送線の特性インピーダンスと同一値の終端抵抗に入力する。
【００２２】
更に前記クロック送出制御手段は、分配するクロックが入力するクロック入力端と、前記クロック伝送線の一方端に接続される第１の入出力端と、前記クロック伝送線の他方端に接続される第２の入出力端と、前記データ伝送線の特性インピーダンスと同一値の終端抵抗と、前記伝送方向制御信号に応じて動作して前記第１の入出力端および第２の入出力端を前記クロック入力端または前記終端抵抗に接続するスイッチとを有し、前記伝送方向制御信号が示すデータの伝送方向と同じ方向にクロックを伝送できるように前記第１の入出力端もしくは前記第２の入出力端と前記クロック入力端とを前記スイッチにより接続させると共に、前記クロック伝送線からクロックが戻ってくる前記第１の入出力端もしくは前記第２の入出力端と前記終端抵抗とを前記スイッチにより接続させる。
【００２３】
なお、前記スイッチが半導体素子で構成されていてもよいし、電磁リレーで構成されていてもよい。
【００２４】
【発明の実施の形態】
次に本発明について図面を参照して説明する。
【００２５】
図１は本発明の一実施形態を示す回路構成図であり、データ伝送線３を介して互いに双方向のデータ伝送を行うデータ伝送回路１，２へクロックを分配するクロック分配回路４を示している。
【００２６】
ここで、データ伝送回路１，２は、配線長Ｌｄのデータ伝送線３を介して接続されており、クロック分配回路４から供給されるクロックＣＬＫ１，ＣＬＫ２および外部から供給される伝送方向制御信号Ｓｃに応じて一方の回路から他方の回路へ向けてデータを伝送する。
【００２７】
また、データ伝送回路１，２は、図４に示したものと同様に、データの伝送方向を示す伝送方向制御信号Ｓｃに応じて送信動作を行う送信部１１，２１と、データの伝送方向を示す伝送方向制御信号Ｓｃに応じて受信動作を行う受信部１２，２２と、クロック分配回路４から供給されるクロックＣＬＫ１，ＣＬＫ２に応じてデータを取り込んで保持出力するフリップフロップ回路１３，１４，２３，２４と、クロック入力端１５，２５とを有している。
【００２８】
本発明のクロック分配回路４は、データ伝送回路１，２へクロックを伝送するクロック伝送線４１と、伝送方向制御信号Ｓｃに応じてクロック伝送線４１へクロックを送出するクロック送出制御部４２と、クロック伝送線４１を無反射で終端するための終端抵抗４３と、外部から供給されるクロックＣＬＫを所定レベルに増幅するクロックドライバー４４とを有している。
【００２９】
ここで、クロック伝送線４１は、データ伝送回路１，２間に接続されるデータ伝送線３と同一特性であり、終端抵抗４３の抵抗値はデータ伝送線３の特性インピーダンスと同一である。
【００３０】
また、クロック伝送線４１の一方端はクロック送出制御部４２の入出力端Ｐ１に接続され、データ伝送回路１のクロック入力端１５とデータ伝送回路２のクロック入力端２５とを経由して、他方端はクロック送出制御部４２の入出力端Ｐ２に接続されている。
【００３１】
更に、データ伝送回路１のクロック入力端１５からデータ伝送回路２のクロック入力端２５に至るクロック伝送線４１の配線長Ｌｃは、データ伝送線３の配線長Ｌｄと同じ（Ｌｃ＝Ｌｄ）に設定している。
【００３２】
クロック送出制御部４２は、クロックドライバー４４の出力するクロックＣＬＫ０が入力するクロック入力端Ｐ０と、クロック伝送線４１に接続される入出力端Ｐ１，Ｐ２と、終端抵抗４３に接続される終端端子Ｐ３と、伝送方向制御信号Ｓｃに応じて動作して入出力端Ｐ１，Ｐ２とクロック入力端Ｐ０、終端端子Ｐ３とを接続するスイッチとを有している。
【００３３】
そして、伝送方向制御信号Ｓｃに応じてスイッチが動作することにより、入力端Ｐ０に入力するクロックＣＬＫ０を入出力端Ｐ１または入出力端Ｐ２のいずれか一方からクロック伝送線４１へ送出すると共に、入出力端Ｐ１または入出力端Ｐ２のいずれか一方に戻ってきたクロックを終端端子Ｐ３を介して終端抵抗４３へ入力する。
【００３４】
いま、伝送方向制御信号Ｓｃが、データ伝送回路１からデータ伝送回路２へデータを伝送するように指示している場合は、入出力端Ｐ１からクロック伝送線４１へクロックを送出し、実線で示した方向にクロックを供給する。また、データ伝送回路２からデータ伝送回路１へデータを伝送するように指示している場合は、入出力端Ｐ２からクロック伝送線４１へクロックを送出し、破線で示した方向にクロックを供給する。
【００３５】
次に動作を説明する。
【００３６】
ここでは、データ伝送回路１からデータ伝送回路２へデータを伝送する場合について説明する。なお、データ伝送回路２からデータ伝送回路１へデータを伝送する場合も同様であるので、説明は省略する。
【００３７】
図２は伝送データとクロックとの位相関係の一例を示すタイミングチャートである。
【００３８】
まず、伝送方向制御信号Ｓｃがデータ伝送回路１，２の送信部１１，２１および受信部１２，２２へ供給されることにより、データ伝送回路１からデータ伝送回路２へのデータ伝送が可能となる。
【００３９】
また、クロック分配回路４のクロック送出制御部４２は、伝送方向制御信号Ｓｃに応じてスイッチを動作させることにより、クロック入力端Ｐ０に入力するクロックＣＬＫ０を入出力端Ｐ１からクロック伝送線４１へ送出すると共に、入出力端Ｐ２に戻ってきたクロックを終端端子Ｐ３を介して終端抵抗４３へ入力する。
【００４０】
入出力端Ｐ１からクロック伝送線４１へ送出されたクロックは、データ伝送回路１のクロック入力端１５においてクロックＣＬＫ１としてデータ伝送回路１へ供給された後（図２（ａ））、データ伝送回路２のクロック入力端２５までの配線長Ｌｃ（Ｌｃ＝Ｌｄ）を伝送し、クロックＣＬＫ１よりも配線長Ｌｄによる遅延時間ｔｄＬｄだけ遅れてクロックＣＬＫ２としてデータ伝送回路２へ供給される（図２（ｄ））。
【００４１】
その後、クロックはクロック伝送線４１を介して入出力端Ｐ２へ戻り、終端端子Ｐ３を介して終端抵抗４３へ入力する。この終端抵抗４３はクロック伝送線４１の特性インピーダンス、すなわちデータ伝送線３の特性インピーダンスに等しいので、反射波による波形歪が発生することなくクロックをデータ伝送回路１，２へ供給できる。
【００４２】
一方、データ伝送回路１のフリップフロップ回路１３は、クロックＣＬＫ１の立ち上がりタイミングでデータＤＡＴＡ１を取り込み、保持したデータを次のクロックＣＬＫ１の立ち上がりまで送信部１１へ出力する。
【００４３】
ここで、回路素子による遅延が生じるために、ＣＬＫ１の立ち上がりタイミングよりも素子遅延時間ｔｄ１だけ遅延してデータがデータ伝送線へ出力される（図２（ｂ））。
【００４４】
データ伝送回路１から送出されたデータは、配線長Ｌｄのデータ伝送線３により更に配線遅延時間（ｔｄＬｄ）だけ遅れてデータ伝送回路２へ入力する（図２（ｃ））。すなわち、ＣＬＫ１の立ち上がり時点よりもｔｄ１＋ｔｄＬｄだけ遅れてデータがデータ伝送回路２へ入力する。
【００４５】
そして、データ伝送回路２は、クロックＣＬＫ２の立ち上がりタイミングでデータ伝送線からデータを取り込む。ここで、データ伝送回路１のクロック入力端１５からデータ伝送回路２のクロック入力端２５に至るクロック伝送線４１の配線長Ｌｃをデータ伝送線３の配線長Ｌｄと同じに設定しているので、クロックＣＬＫ２はクロックＣＬＫ１よりも配線遅延時間ｔｄＬｄだけ遅れている。このため、データ伝送回路１でのデータ出力時のクロックおよびデータの位相関係が、そのままデータ伝送回路２でのデータ入力時のクロックおよびデータの位相関係になっている。
【００４６】
従って、データ伝送回路２のデータ受信可能条件は、データ伝送回路２のホールド時間をｔｈｏｌｄ、セットアップ時間をｔｓｅｔｕｐ、クロックの周期をＴとすると、
ｔｄ１　＞ｔｈｏｌｄ
Ｔ−ｔｄ１＞ｔｓｅｔｕｐ　であればよく、従来のようにデータ伝送線での配線遅延時間や伝送周波数によって制限を受けることはない。
【００４７】
図３は、クロック送出制御部４２の他の実施例を示す回路構成図であり、伝送方向制御信号Ｓｃに応じて動作するスイッチとして半導体素子を使用した場合の一例を示している。
【００４８】
ここでは、４個のＦＥＴ（電界効果トランジスタ）と、伝送方向制御信号Ｓｃを極性反転して２個のＦＥＴのゲートに印加するインバータと、伝送方向制御信号Ｓｃを２個のＦＥＴのゲートに印加するドライバとで構成している。
【００４９】
このように、方向制御信号Ｓｃに応じて動作するスイッチとして、半導体素子を使用しても、あるいは電磁リレーを使用しても同様に動作させることができる。
【００５０】
【発明の効果】
以上説明したように本発明によれば、データ伝送線を介して接続されデータの伝送方向を示す伝送方向制御信号に応じて双方向のデータ伝送を行う回路へクロックを分配するクロック分配回路において、データ伝送回路へクロックを供給するクロック伝送線はデータ伝送線と同一特性のものを使用し、このクロック伝送線に送出されたクロックが一方のデータ伝送回路から他方のデータ伝送回路を経由して終端抵抗で終端されるようにすると共に、データ伝送回路間のクロック伝送線の配線長をデータ伝送線の配線長と同一とし、伝送方向制御信号が示すデータの伝送方向とクロックの伝送方向とが同一になるように制御することにより、送信側のデータ伝送回路でのクロックとデータとの位相関係をそのまま受信側のデータ伝送回路に入力させることができるので、データ伝送線の配線長や伝送周波数に制限されることなく高速の双方向データ伝送を実現できる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す回路構成図である。
【図２】図２は伝送データとクロックとの位相関係の一例を示すタイミングチャートである。
【図３】図１に示したクロック送出制御部４２の他の実施例を示す回路構成図である。
【図４】従来例を示す回路構成図である。
【図５】従来例の伝送データとクロックとの位相関係の一例を示すタイミングチャートである。
【符号の説明】
１，２　　データ伝送回路
３　　データ伝送線
４　　クロック分配回路
４１　　クロック伝送線
４２　　クロック送出制御部
４３　　終端抵抗
ＣＬＫ　　クロック
ＤＡＴＡ　　データ
Ｓｃ　　伝送方向制御信号
【図１】
2004030339.tif 000003
【図２】
2004030339.tif 000004
【図３】
2004030339.tif 000005
【図４】
2004030339.tif 000006
【図５】
2004030339.tif 000007