(57)【要約】【課題】予期せぬ異常電圧を発生してしまうおそれのある直流電源からの異常電圧を、ＩＣ外部に簡単な外付け素子を設けることにより、高耐圧レギュレータを不要とするとともに、ＩＣの過電圧耐量を低減し、かつ過電圧制限回路を含めてプロセス設計を容易にすること。【解決手段】ＩＣ内部に設けた電圧制限ブロックと、ＩＣの電圧入力端子と外部端子との間に設けた抵抗器とにより、ＡＣアダプタなどの直流電源に発生する予期せぬ異常電圧を制限し、ＩＣに所定値以上の電圧の印加を防止する。【選択図】      図１
2004229365.tif 000002
【特許請求の範囲】
【請求項１】
第１電圧入力端子、この第１電圧入力端子に電気的に接続され、前記第１入力端子に印加される電圧を所定値に制限する電圧制限ブロック、前記電圧制限ブロックで制限された電圧が供給される第１回路ブロックを含む第１ＩＣと、
外部から直流電源電圧が印加される外部電源端子と、
この外部電源端子と前記第１電圧入力端子との間に電気的に接続される抵抗器とを備え、
前記抵抗器と前記電圧制限ブロックとにより、前記外部電源端子に印加される前記直流電源電圧が過電圧になったときに、前記第１電圧入力端子に印加される入力電圧を前記所定値に制限することを特徴とする、電子装置。
【請求項２】
前記入力電圧が印加される第２電圧入力端子、前記第２電圧入力電圧に印加された入力電圧が供給される第２回路ブロックを含む、少なくとも１つの第２ＩＣとを備えることを特徴とする、請求項１記載の電子装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＡＣアダプタなどの直流電源からの予期せぬ異常電圧から、内蔵する半導体集積回路（ＩＣ）チップを保護するようにした電子装置に関する。
【０００２】
【従来の技術】
従来から、ＩＣチップへの電源電圧を、ＡＣアダプタにより商用交流電源から変圧整流して所定の直流電圧を形成し、供給することが行われている。ＡＣアダプタからの出力電圧は通常は安定して供給されるが、性能の低いＡＣアダプタが用いられる場合や、ＡＣアダプタが不良状態になった場合には、予期せぬ過電圧が発生することが避けられない。この過電圧は、ＡＣアダプタに接続されたＩＣに供給されるから、ＩＣ内部の回路素子が破壊されることになる。
【０００３】
このような事態を避けるために、従来は図５に示されるように、交流電源１の電圧を、ＡＣアダプタ２で変圧整流して、所定のアダプタ出力電圧Ｖａｄを形成し、これを高耐圧のレギュレータ３で安定化して、安定化された直流電圧をＩＣ４に供給するようにしていた。
【０００４】
一方、三端子レギュレータからの電源を供給されるＩＣの内部に、その入力端子に抵抗と過電圧制限素子（例えば、ツェナーダイオード）からなる過電圧制限回路を接続し、過電圧制限素子で制限された電圧を得る。そして、制限された電圧を内部回路に供給するようにしたＩＣが提案されている（特許文献１参照）。
【０００５】
【特許文献１】
特開平１１−４１８０１号公報
【０００６】
【発明が解決しようとする課題】
従来の高耐圧のレギュレータをＡＣアダプタとＩＣとの間に設けるものでは、その高耐圧のレギュレータが別に必要となるから、その分コストが上昇してしまう。
【０００７】
また、特許文献１のような過電圧制限回路を用いるものでは、過電圧制限素子とともに過電圧制限回路を構成する抵抗もＩＣ内部に形成されるから、ＩＣのプロセス設計は入力される過電圧を基準として行う必要がある。したがって、プロセス設計上の制約から、対応できる過電圧に限界がある。また、過電圧制限回路を構成する抵抗は、過電圧制限時に過電圧制限素子に流れる電流を所定範囲の値に抑えることが必要であり、また、制限された電圧が供給される内部回路（素子ブロック）での電流に応じてその抵抗で発生する熱を所定範囲に抑えることも要求される。これらの要求に応えるために、過電圧制限回路の設計自由度が制限されてしまう。
【０００８】
そこで、本発明は、予期せぬ異常電圧を発生してしまうおそれのある直流電源からの異常電圧を、ＩＣ外部に簡単な外付け素子を設けることにより、高耐圧レギュレータを不要とするとともに、ＩＣの過電圧耐量を低減し、かつ過電圧制限回路を含めてプロセス設計を容易にすることができる、電子装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の請求項１の電子装置は、第１電圧入力端子、この第１電圧入力端子に電気的に接続され、前記第１入力端子に印加される電圧を所定値に制限する電圧制限ブロック、前記電圧制限ブロックで制限された電圧が供給される第１回路ブロックを含む第１ＩＣと、外部から直流電源電圧が印加される外部電源端子と、この外部電源端子と前記第１電圧入力端子との間に電気的に接続される抵抗器とを備え、前記抵抗器と前記電圧制限ブロックとにより、前記外部電源端子に印加される前記直流電源電圧が過電圧になったときに、前記第１電圧入力端子に印加される入力電圧を前記所定値に制限することを特徴とする。
【００１０】
本発明の請求項２の電子装置は、本発明の請求項１の電子装置において、さらに、前記入力電圧が印加される第２電圧入力端子、前記第２電圧入力電圧に印加された入力電圧が供給される第２回路ブロックを含む、少なくとも１つの第２ＩＣとを備えることを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の電子装置の実施の形態について、図を参照して説明する。図１は、本発明の第１の実施の形態に係る回路構成を示す図であり、図２は、電圧制限ブロック（以下、電圧リミッタ）の構成例を示す図であり、図３は、電圧制限特性を示す図である。
【００１２】
図１において、商用交流電源１の交流電圧がＡＣアダプタ２に供給され、ＡＣアダプタ２で交流電圧を変圧し整流・平滑して、所定の直流電源電圧Ｖａｄを形成する。この直流電源電圧Ｖａｄが、電子装置１０の外部電源端子Ｔａｄに印加される。この直流電源電圧Ｖａｄは通常は安定して供給されるが、性能の低いＡＣアダプタが用いられる場合や、ＡＣアダプタが不良状態になった場合には、予期せぬ過電圧が発生することがある。
【００１３】
電子装置１０には、第１ＩＣ２０と、複数の第２ＩＣ２０Ａ〜２０Ｎが設けられる。これら各ＩＣの電圧入力端子Ｐｉｎ、ＰｉｎＡ〜ＰｉｎＮは、例えばパッドで形成され、ＩＣ外部で共通に接続される。この共通の接続点と外部電源端子Ｔａｄとの間に、抵抗器１１が接続される。
【００１４】
第１ＩＣ２０には、その電圧入力端子Ｐｉｎに接続される電圧リミッタ２１と回路ブロック３０等が設けられる。第２ＩＣ２０Ａ〜２０Ｎには、それらの電圧入力端子Ｐｉｎに接続される回路ブロック３０Ａ〜３０Ｎ等が設けられる。なお、これらの第２ＩＣ２０Ａ〜２０Ｎの数は任意であり、１つでも良く、場合によっては設けないこともある。
【００１５】
電圧リミッタ２１は、電圧入力端子Ｐｉｎの電圧を抵抗器１１と協働して所定値に制限するためのものであり、図２（ａ）（ｂ）（ｃ）に示されるような構成の回路構成のものが用いられる。図２（ａ）〜（ｃ）のいずれの電圧リミッタ２１においても、電圧制限時の入力電圧Ｖｉｎは、所定の制限電圧値Ｖｌｉｍに制限される。この電圧制限時の直流電源電圧Ｖａｄと、入力電圧Ｖｉｎである制限電圧値Ｖｌｉｍとの差電圧は抵抗器１１の両端間に印加される。
【００１６】
図２（ａ）の電圧リミッタ２１は、電圧入力端子Ｐｉｎの入力電圧Ｖｉｎとグランド間に接続されるＮＰＮトランジスタ（以下、ＮＰＮ）２２と、このＮＰＮ２２のベースと入力電圧点との間に直列接続された１以上のダイオード２３とにより構成されている。これらダイオード２３の直列数をＮ、１個当たりの電圧降下をＶｆとすると、入力電圧Ｖｉｎが所定電圧「（Ｎ＋１）×Ｖｆ」を越えようとすると、ＮＰＮ２２が導通（オン）するから、入力電圧Ｖｉｎは所定電圧「（Ｎ＋１）×Ｖｆ」に制限される。
【００１７】
図２（ｂ）の電圧リミッタ２１は、電圧入力端子Ｐｉｎの入力電圧Ｖｉｎとグランド間にツェナーダイオード２４が接続されている。入力電圧Ｖｉｎは、ツェナーダイオード２４のツェナー電圧Ｖｚに制限される。
【００１８】
図２（ｃ）の電圧リミッタ２１は、電圧入力端子Ｐｉｎの入力電圧Ｖｉｎとグランド間に接続されるＮ型ＭＯＳトランジスタ（以下、ＮＭＯＳ）２５と、このＮＭＯＳ２５のゲートと入力電圧点との間に接続された抵抗器２６（抵抗値Ｒ１）及びゲートとグランド間に接続された抵抗器２７（抵抗値Ｒ２）とにより構成されている。これら抵抗器２６、２７の分圧比により決まるゲート電圧「Ｖｉｎ×Ｒ２／（Ｒ１＋Ｒ２）」が、ＮＭＯＳ２５のスレッショルド電圧Ｖｔｈを越えようとすると、ＮＭＯＳ２５が導通（オン）するから、入力電圧Ｖｉｎは所定電圧「Ｖｔｈ×（（Ｒ１＋Ｒ２）／Ｒ２）」に制限される。
【００１９】
さて、図１の電子装置１０において、ＡＣアダプタ２からの直流電源電圧Ｖａｄが予定通りの電圧値で供給されている場合には、ＩＣ２０の電圧リミッタ２１は動作せず、電圧入力端子Ｐｉｎへの入力電圧Ｖｉｎが回路ブロック３０に供給される。この場合、抵抗器１１には、回路ブロック３０へ流入する電流と抵抗器１１の抵抗値Ｒ１１による電圧降下が発生し、これによる損失（発熱）が生じるが、その電圧降下分を所定の範囲内になるように抵抗値、電流値を設定しておくことにより、入力電圧Ｖｉｎは回路ブロック３０の動作に支障を来さない値に保たれる。
【００２０】
直流電源電圧Ｖａｄが、ＡＣアダプタが不良状態になったことなどにより、予期せぬ過電圧になり、入力電圧Ｖｉｎが電圧リミッタ２１の制限電圧値Ｖｌｉｍを越えるようになると、電圧リミッタ２１が動作して入力電圧Ｖｉｎは制限電圧値Ｖｌｉｍに制限される。この直流電源電圧Ｖａｄと入力電圧Ｖｉｎとの関係を示す電圧制限特性が図３に示されている。
【００２１】
この過電圧制限動作状態では、直流電源電圧Ｖａｄと制限電圧値Ｖｌｉｍとの差電圧（Ｖａｄ−Ｖｌｉｍ）が抵抗器１１の両端間に印加され、その差電圧に応じた電圧制限電流Ｉｌｉｍが流れる。したがって、この電流Ｉｌｉｍと抵抗値Ｒ１１とによる損失分が抵抗器１１で発生し、発熱する。しかし、電圧リミッタ２１とともに過電圧制限回路を構成する抵抗器１１が、ＩＣ２０の外部に設けられているから、ＩＣ２０には過電圧が印加されず、また過電圧制限電流Ｉｌｉｍに伴う発熱の影響を受けることはない。
【００２２】
このように、ＩＣ２０内部に設けた電圧リミッタ２１と、ＩＣ２０の電圧入力端子Ｐｉｎと外部電源端子Ｐａｄとの間に設けた抵抗器１１とにより、ＡＣアダプタ２に発生する予期せぬ異常電圧を制限するから、ＩＣ２０には所定値Ｖｌｉｍ以上の電圧が印加されることはない。さらに、過電圧制限回路を構成する抵抗器１１はＩＣ２０の外側に設けるから、過電圧制限時に電圧リミッタ２１に流れる電流Ｉｌｉｍを所定範囲の値に抑えること、その抵抗器１１で発生する熱を所定範囲に抑えることなどの要求にも容易に応えることができる。したがって、ＩＣ２０の過電圧耐量を低減し、かつ電圧リミッタ２１を含めてプロセス設計を容易にする。
【００２３】
また、電子装置１０に電圧リミッタ２１を有するＩＣ２０とともに、他の複数のＩＣ２０Ａ〜２０Ｎを設ける場合に、本発明では過電圧制限回路を構成する抵抗器１１はＩＣ２０の外側に設けるから、他のＩＣ２０Ａ〜２０Ｎには電圧リミッタを設ける必要がなく、電圧制限された入力電圧Ｖｉｎをそれぞれ電圧入力端子ＰｉｎＡ〜ＰｉｎＮに供給することができる。即ち、他のＩＣ２０Ａ〜２０Ｎは、何らの過電圧保護対策を行うことなく、過電圧から保護される。
【００２４】
なお、図１の第１の実施の形態では、電圧リミッタ２１を１つのＩＣ２０のみに設けることとして説明した。しかし、これに限ることなく、他のＩＣ（例えば、ＩＣ２０Ａ）にも、同様の電圧リミッタを設けることができる。この場合、複数の電圧リミッタが電気的に並列に接続されるから、最も制限電圧Ｖｌｉｍが低い電圧リミッタが電圧制限動作を行うと他の電圧リミッタはもはや電圧制限動作を行うことはない。したがって、他の電圧リミッタはバックアップ用の電圧リミッタとして機能することになる。これにより、万一、１つの電圧リミッタが故障して電圧制限動作が行えなくなった場合でも、他の電圧リミッタがバックアップ動作するから、電圧制限動作を確実に行うことができる。この点は、第２の実施の形態でも、同様である。
【００２５】
図４は、本発明の第２の実施の形態に係る電子装置の回路構成を示す図であり、図１の第１の実施の形態に係る電子装置に、さらに各ＩＣ２０、２０Ａ〜２０Ｎにおいて、制御された定電圧を利用することができるように構成したものである。なお、図１の電子装置における構成と同じものには同一の符号を付しており、再度の説明は省略する。
【００２６】
図４において、外部電源端子ＴａｄからＰＮＰトランジスタ（以下、ＰＮＰ）の制御トランジスタ１２を介して定電圧Ｖｃを得て、この定電圧ＶｃをＩＣ２０の定電圧入力端子Ｐｃに入力する。制御トランジスタ１２のベースは、ＮＰＮ１４を介してＩＣ２０の電圧制御端子Ｐｖｃに接続され、また、ＮＰＮ１４のベースはダイオード１３のカソードが接続され、そのアノードは電圧入力端子Ｐｉｎに接続される。
【００２７】
ＩＣ２０には、回路ブロックの１つとして制御ブロック３０が設けられている。制御ブロック３０には、エラーアンプ３２が設けられ、定電圧入力端子Ｐｃに入力される定電圧Ｖｃを分圧抵抗器３４、３５で分圧した検出電圧Ｖｄｅｔを、バンドギャップ（ＢＧ）定電圧回路３３で形成された一定の基準電圧Ｖｂｇと比較する。さらに、電圧制御端子Ｐｖｃとグランド間にＮＰＮの駆動トランジスタ３１が設けられており、この駆動トランジスタ３１のベースにエラーアンプ３２の制御出力が供給される。
【００２８】
また、ＩＣ２０において、入力電圧Ｖｉｎを他の所要の回路ブロックに供給するとともに、定電圧Ｖｃを所要の回路ブロックに供給するように構成されている。
【００２９】
さらに、電子装置１０において、バッテリー１５が、定電圧Ｖｃ点の個所に接続され、浮動充電されるように構成されている。また、他のＩＣ２０Ａ〜２０Ｎに設けられた電圧入力端子ＰｉｎＡ〜ＰｉｎＮ及び定電圧入力端子ＰｃＡ〜ＰｃＮに、入力電圧Ｖｉｎ及び定電圧Ｖｃを供給するように構成している。そして、ＩＣ２０Ａ〜２０Ｎの内部において、所要の回路ブロック（図示省略）に入力電圧Ｖｉｎ及び定電圧Ｖｃを供給する。なお、バッテリー１５に代えてコンデンサを用いても良いし、或いはバッテリー１５を設けなくてもよい。
【００３０】
この図４の第２の実施の形態において、電圧制限された入力電圧Ｖｉｎが制御ブロック３０に供給されて、所定の制御動作を行わせる。
【００３１】
制御ブロック３０においては、エラーアンプ３２の（＋）入力端子に供給される基準電圧Ｖｂｇと、（−）入力端子に入力される検出電圧Ｖｄｅｔとの比較に基づく制御信号により駆動トランジスタ３１が制御される。
【００３２】
この駆動トランジスタ３１の制御にしたがって、補助トランジスタ１４を介して制御トランジスタ１２の導通度が制御され、定電圧Ｖｃが出力される。
【００３３】
また、電圧制御端子Ｐｖｃの電圧は、入力電圧Ｖｉｎからダイオード１３の順方向電圧降下分の電圧Ｖｆと補助トランジスタ１４のベース−エミッタ間の電圧降下分の電圧Ｖｂｅを引いた電圧（Ｖｉｎ−Ｖｆ−Ｖｂｅ）が印加される。
【００３４】
したがって、電圧入力端子Ｐｉｎには電圧制限された入力電圧Ｖｉｎが入力され、電圧制御端子Ｐｖｃには入力電圧Ｖｉｎより所定量だけ低い電圧が入力され、さらに定電圧入力端子Ｐｃには定電圧Ｖｃが入力されるから、ＩＣ２０は制限された電圧以下の電圧しか入力されない。
【００３５】
また、ＩＣ２０Ａ〜２０Ｎには、電圧制限された入力電圧Ｖｉｎと定電圧Ｖｃとが入力されるから、過電圧に対する保護を考慮する必要がない。なお、ＩＣ２０Ａ〜２０Ｎにおいて、入力電圧Ｖｉｎを使用しない場合には、電圧入力端子ＰｉｎＡ〜ＰｉｎＮを削減することができる。
【００３６】
この第２の実施の形態では、第１の実施の形態におけると同様の効果を得る他、ＡＣアダプタ２からの直流電源電圧Ｖａｄの変動やノイズに影響されることなく、定電圧ＶｃをＩＣ２０、２０Ａ〜２０Ｎ内の所要の回路ブロックに供給する。また、制御トランジスタ１２は外部電源端子Ｔａｄ側に接続されているから、定電圧Ｖｃが供給される回路ブロック電流や、定電圧Ｖｃにより充電されるバッテリー１５への充電電流が、過電圧制限回路を構成する抵抗器１１に流れることがない。したがって、その分の抵抗器１１による電圧降下や熱損失がなく、十分な大きさの定電圧Ｖｃを確保でき、かつ余分な損失を低減できる。
【００３７】
また、複数のＩＣ２０、２０Ａ〜２０Ｎが使用される場合に、制御ブロックが設けられる第１ＩＣ２０以外のＩＣ２０Ａ〜２０Ｎは、何らの過電圧保護対策を行うことなく過電圧から保護されるとともに、所定の定電圧Ｖｃを利用できる。
【００３８】
さらに、電圧制御端子にＰｖｃは入力電圧Ｖｉｎより低い電圧までしか印加されないから、過電圧による影響を避けることができる。
【００３９】
また、本発明の電子装置は、第１電圧入力端子、この第１電圧入力端子に電気的に接続され、前記第１入力端子に印加される電圧を所定値に制限する電圧制限ブロック、電圧制御端子、第１定電圧入力端子、前記電圧制限ブロックで制限された電圧が供給され、前記第１定電圧入力端子に印加される定電圧に基づく検出電圧を基準電圧と比較してその比較結果による制御信号を前記電圧制御端子に印加する制御ブロックとを含む第１ＩＣと、外部から直流電源電圧が印加される外部電源端子と、この外部電源端子と前記第１電圧入力端子との間に電気的に接続される抵抗器と、前記外部電源端子と前記前記第１定電圧入力端子間に電気的に接続され、前記電圧制御端子に印加される前記制御信号により制御される制御トランジスタとを備え、前記抵抗器と前記電圧制限ブロックとにより、前記外部電源端子に印加される前記直流電源電圧が過電圧になったときに、前記第１電圧入力端子に印加される入力電圧を前記所定値に制限するとともに、前記定電圧を前記第１ＩＣ内の所要の回路ブロックに供給するように構成できる。
【００４０】
また、本発明の電子装置は、さらに、前記定電圧が印加される第２定電圧入力端子、前記第２定電圧入力端子に印加された前記定電圧が供給される所要の回路ブロックを含む、少なくとも１つの第２ＩＣとを備えることができる。
【００４１】
また、本発明の電子装置は、さらに、前記制御トランジスタの制御入力部と前記電圧制御端子との間に補助トランジスタが設けられ、該補助トランジスタの制御入力部にダイオードを介して前記入力電圧が供給されるように構成できる。
【００４２】
【発明の効果】
本発明の請求項１の電子装置によれば、ＩＣ内部に設けた電圧制限ブロックと、ＩＣの電圧入力端子と外部端子との間に設けた抵抗器とにより、ＡＣアダプタなどの直流電源に発生する予期せぬ異常電圧を制限するから、ＩＣには所定値以上の電圧が印加されることはない。したがって、高耐圧レギュレータを不要としてコストを低減できる。
【００４３】
さらに、過電圧制限回路を構成する抵抗器はＩＣの外側に設けるから、過電圧制限時に過電圧制限素子に流れる電流を所定範囲の値に抑えること、その抵抗器で発生する熱を所定範囲に抑えることなどの要求にも容易に応えることができるから、ＩＣの過電圧耐量を低減し、かつ過電圧制限ブロックを含めてプロセス設計を容易にする。
【００４４】
本発明の請求項２の電子装置によれば、複数のＩＣが使用される場合に、電圧制限ブロックが設けられるＩＣ以外のＩＣは、何らの過電圧保護対策を行うことなく、過電圧から保護される。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る回路構成を示す図。
【図２】電圧リミッタの構成例を示す図。
【図３】電圧リミッタの電圧制限特性を示す図。
【図４】本発明の第２の実施の形態に係る回路構成を示す図。
【図５】従来の、ＡＣアダプタからＩＣチップへ電源を供給する構成を示す図。
【符号の説明】
１  交流電源
２  ＡＣアダプタ
１０  電子装置
１１  抵抗器
１２  制御トランジスタ
１３  ダイオード
１４  補助トランジスタ
１５  バッテリー
２０、２０Ａ〜２０Ｎ  ＩＣ
２１  電圧リミッタ
３０  制御ブロック（回路ブロック）
３１  駆動トランジスタ
３２  エラーアンプ
３３  ＢＧ定電圧回路
３４、３５  分圧抵抗
Ｖａｄ  直流電源電圧
Ｖｉｎ  入力電圧
Ｖｃ  定電圧
Ｔａｄ  外部電源端子
Ｐｉｎ、ＰｉｎＡ〜ＰｉｎＮ  電圧入力端子
Ｐｃ、ＰｃＡ〜ＰｃＮ  定電圧入力端子
Ｐｖｃ  電圧制御端子
【図１】
2004229365.tif 000003
【図２】
2004229365.tif 000004
【図３】
2004229365.tif 000005
【図４】
2004229365.tif 000006
【図５】
2004229365.tif 000007