(57)【要約】【課題】小型、軽量、薄型の電子機器に用いて好適な厚みが薄くて高放熱性を備えた半導体チップ、半導体装置及びそれらの製造方法を得ること【解決手段】本発明の半導体チップＳは、半導体基板１の集積回路が形成されているアクティブ面２とは反対側の裏面３の前記半導体基板１に多数の放熱フィン４からなる放熱素子５が形成されている構造のもである。【選択図】        図１
2004207538.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の集積回路が形成されているアクティブ面とは反対側の裏面の前記半導体基板に放熱素子が一体化されて形成されていることを特徴とする半導体チップ。
【請求項２】
前記放熱素子の表面に補強用金属膜が被覆されていることを特徴とする請求項１に記載の半導体チップ。
【請求項３】
半導体ウェーハのアクティブ面に所定の間隔でマトリックス状配列で複数個の所望の集積回路を形成し、該集積回路が形成された半導体ウェーハの裏面に前記各集積回路に悪影響を与えない深さで複数本の溝を各集積回路毎に形成し、その後、前記各集積回路及び放熱素子毎にダイシングして、個片の半導体チップを得ることを特徴とする半導体チップの製造方法。
【請求項４】
前記各放熱素子の表面に補強用金属膜を被覆することを特徴とする請求項３に記載の半導体チップの製造方法。
【請求項５】
半導体基板のアクティブ面に集積回路が形成され、該各集積回路に接続された電極パッドが形成されているアクティブ面と、該アクティブ面とは反対側の裏面の前記半導体基板に放熱素子が一体化されて形成された半導体チップが、電子回路基板に形成されている電極ランドに接続されていることを特徴とする半導体装置。
【請求項６】
複数の電極ランドを含む配線が予め形成されている電子回路基板を用意し、
集積回路が形成され、該集積回路に接続された複数の電極パッドが形成されている半導体基板のアクティブ面とは反対側の裏面の前記半導体基板に放熱素子が一体化されて形成された半導体チップを、その前記各電極パッドが前記各電極ランドに対応するように載置し、
加熱、加圧、或いは超音波などの手段を用いて、またはそれら複数の手段を組み合わせて用いることによって前記各電極バンプを前記各電極ランドに接続して前記電子回路基板上に実装すること
を特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、小型軽量の電子機器などに搭載して好適な、いわゆるチップスケールパッケージ（ＣＳＰ）型半導体装置に関し、特に、高い放熱効果を備えた半導体チップ、半導体装置及びそれらの製造方法に関するものである。
【０００２】
【従来の技術】
先ず、従来技術の半導体装置の構成、構造を説明する。
【０００３】
従来技術のＣＳＰ型などの半導体装置は、その小型、薄型、軽量などにより、携帯電話機、ＰＤＡなどの小型のＩＴ機器に大いに貢献していた。しかし、そのような小型のＩＴ機器の高機能化、高速化に伴い、半導体装置も機能が向上した結果、前記のようなＣＳＰ型半導体装置からの発熱が大きな問題となりつつある。
【０００４】
この発熱問題を解決する半導体装置としては、図５に示したような構成、構造のものがある。図５において、符号１０は全体として半導体装置を指す。この半導体装置１０は、ケース２０と、このケースに収容された半導体チップＳと、この半導体チップＳの発熱を放熱する放熱部材３０とから構成されている。
【０００５】
ケース２０は、その中央部に比較的小口径の開口２１が形成されており、その開口２１に望んで段部２２、２３が形成され、段部２３に比較的大口径の開口２４が形成されている。このケース２０の比較的小口径の開口２１側には、この開口２１を閉鎖する熱伝導性の蓋２５があり、この蓋２５の中央部は開口２１内にはまり、半導体チップＳを固定する比較的厚い板の載置台２６が、この外周は比較的厚みが薄く、開口２１の外側に係合する縁部２７が形成されているものである。また、一方の比較的大口径の開口２４は厚みが均一な板体のキャップ２８で閉鎖される構造となっている。段部２３の下面には複数本のピン２９が植設されている。
【０００６】
半導体チップＳは蓋２５の載置台２６に固定され、開口２１の内部に納められるように蓋２５の縁部２７が開口２１の外周の外方に係合させて、開口２１を閉鎖している。半導体チップＳの各電極バンプ（不図示）はピン２９に接続されている段部２２の電極ランド（不図示）に金ワイヤＷで半田付けされている。下方の開口２４をキャップ２８で閉鎖される。このようにして半導体チップＳはパッケージされている。
【０００７】
放熱部材３０は水平な基板３１の中央部に垂直に植設されている支柱３２で支持されている複数枚の熱伝導性プレート３３が所定の間隔で水平に形成された構造のものである。
【０００８】
この半導体装置１０は図５において蓋２５の上面に放熱部材３０の基板３１が接着剤などで固定されて構成されている。
【０００９】
従って、この半導体装置１０は、半導体チップＳなどからの発熱を蓋２５、接着剤を介して放熱部材３０の基板３１から各プレート３３に熱伝導し、各プレート３３から放熱されるものである。
【００１０】
【発明が解決しようとする課題】
しかし、このような構成、構造の半導体装置１０は大きくなり、重く、小型電子機器には不向きである。また、この半導体装置１０の構造では、図５で○で囲んで示したように、半導体チップＳと放熱部材３０とが接着剤で貼り付けられた構造となっている。接着剤は主原料がエポキシなどの有機樹脂であることから熱伝導度が数Ｗ／ｍ・Ｋであり、この部分で大きな熱抵抗となり、放熱部材へ熱が伝わりにくくなり、放熱効果が低い。
【００１１】
このように従来技術の半導体装置では、放熱を重視すると大きく重くなり、一方、小型化した半導体装置では放熱性がよくないという課題がある。
【００１２】
本発明はこのような課題を解決しようとするものであって、小型、軽量、薄型の電子機器に用いて好適な厚みが薄くて高放熱性を備えた半導体チップ、半導体装置及びそれらの製造方法を得ることを目的とするものである。
【００１３】
【課題を解決するための手段】
それ故、前記課題を解決するために、請求項１に記載の発明の半導体チップは半導体基板の集積回路が形成されているアクティブ面とは反対側の裏面の前記半導体基板に放熱素子が一体化されて形成されていることを特徴とする。
【００１４】
そして、請求項２に記載の発明の半導体チップでは、請求項１に記載の半導体チップにおける前記放熱素子の表面に補強用金属膜が被覆されていることを特徴とする。
【００１５】
また、請求項３に記載の発明の半導体チップの製造方法は、半導体ウェーハのアクティブ面に所定の間隔でマトリックス状配列で複数個の所望の集積回路を形成し、それらの集積回路が形成された半導体ウェーハの裏面に前記各集積回路に悪影響を与えない深さで複数本の溝を各集積回路毎に形成し、その後、前記各集積回路及び放熱素子毎にダイシングして、個片の半導体チップを得ることを特徴とする。
【００１６】
そしてまた、請求項４に記載の発明の半導体チップの製造方法は、請求項３に記載の半導体チップの製造方法における前記各放熱素子の表面に補強用金属膜を被覆することを特徴とする。
【００１７】
更に、請求項５に記載の発明の半導体装置は、半導体基板のアクティブ面に集積回路が形成され、それら各集積回路に接続された電極パッドが形成されているアクティブ面と、そのアクティブ面とは反対側の裏面の前記半導体基板に放熱素子が一体化されて形成された半導体チップが、電子回路基板に形成されている電極ランドに接続されていることを特徴とする。
【００１８】
更にまた、請求項６に記載の発明の半導体装置の製造方法は、複数の電極ランドを含む配線が予め形成されている電子回路基板を用意し、集積回路が形成され、それら各集積回路に接続された複数の電極パッドが形成されている半導体基板のアクティブ面とは反対側の裏面の前記半導体基板に放熱素子が一体化されて形成された半導体チップを、その前記各電極パッドが前記各電極ランドに対応するように載置し、加熱、加圧、或いは超音波などの手段を用いて、またはそれら複数の手段を組み合わせて用いることによって前記各電極バンプを前記各電極ランドに接続して前記電子回路基板上に実装することを特徴とする。
【００１９】
従って、請求項１に記載の発明によれば、集積回路が形成されている半導体基板の裏面に放熱素子が直接形成されていることから放熱効果が大幅に向上させることができる。
【００２０】
そして請求項２に記載の発明によれば、形成された放熱素子の機械的強度を補強用金属膜で補強することができる。
【００２１】
また、請求項３に記載の発明によれば、マトリックス状配列で複数個の所望の集積回路が形成されているダイシング前の半導体ウェーハの裏面の半導体基板に複数本の溝を形成する工程を追加することのみで放熱素子が形成された半導体チップを得ることができる。
【００２２】
そしてまた、請求項４に記載の発明によれば、半導体ウェーハ状態で形成されているそれぞれの放熱素子の表面に補強用金属膜を被覆したことにより、個々の半導体チップにダイシングする時に各放熱素子を損傷することを防止できる。
【００２３】
更に、請求項５に記載の発明によれば、電子回路基板から放熱素子を含めた非常に薄い半導体装置を得ることができる。
【００２４】
更にまた、請求項６に記載の発明によれば、本発明の半導体チップをフェイスダウン接続方法で、その各電極パッドを電子回路基板に形成されたそれぞれの電極ランドに接続して実装することができる。
【００２５】
【発明の実施の形態】
以下、図を用いて、本発明の一実施形態の半導体チップ、半導体装置及びそれらの製造方法を順次説明する。
【００２６】
図１は本発明の一実施形態の半導体チップを示していて、同図Ａはその放熱素子が形成されている側（裏面或いは背面）から見た平面図、同図Ｂはその集積回路が形成されているアクティブ面から見た平面図、同図Ｃは同図ＡのＡ−Ａ線上における断面図、図２は図１に示した本発明の一実施形態の半導体チップの製造方法を示す一部工程図、図３は一実施形態の半導体装置を示していて、同図Ａはその放熱素子が形成されている側（裏面或いは背面）から見た平面図、同図Ｂは同図ＡのＡ−Ａ線上における断面図、そして図４は図３に示した半導体装置の製造方法を示す工程図である。
【００２７】
先ず、図１を用いて本発明の一実施形態の半導体チップを説明する。
【００２８】
図１において符号Ｓは本発明の一実施形態の半導体チップを指す。この半導体チップＳは、例えば、シリコン単結晶などの半導体基板１のアクティブ面２に集積回路が形成されており、そのアクティブ面２とは反対側の裏面３の前記半導体基板１に複数の放熱フィン４からなる放熱素子５が直接形成された構造のものである。そしてアクティブ面２には集積回路に接続されている複数の電極パッド７が所定の間隔で形成されている。これらの電極パッド７には後記する電極バンプが形成される。また、それぞれの放熱フィン４の表面に１〜２μｍの厚さ金属膜、例えば、金（Ａｕ）、銅（Ｃｕ）などの金属が放熱フィン４の補強用として被覆されている。
【００２９】
次に、図２を参照しながら本発明の半導体チップＳの製造方法を説明する。
【００３０】
図２において符号１００は半導体ウェーハを指す。この半導体ウェーハ１００のアクティブ面２には、所定の間隔でマトリックス状配列で複数個の所望の集積回路が形成されているものである。この半導体ウェーハ１００のアクティブ面２とは反対側の裏面３に前記各集積回路に悪影響を与えない深さで複数本の溝を各集積回路毎に形成する。
【００３１】
寸法の一例を挙げるならば、半導体ウェーハ１００の厚みが６２５μｍであれば、縦横に幅が２５０μｍ、ピッチが５００μｍで深さが４００μｍの溝をダイシングツールＴｄで切削する。そして図示していない工程で金（Ａｕ）、銅（Ｃｕ）などの金属を１〜２μｍの厚みで蒸着し、半導体基板１に用いられる機械的に脆いシリコン単結晶の放熱フィン４を補強する。
【００３２】
その後、その半導体ウェーハ１００を反転して各集積回路が形成されているアクティブ面２から通常通りダイシングすることによって、図１に示した本発明の個片の半導体チップＳが得られる。
【００３３】
次に、図３を参照しながら、本発明の一実施形態の半導体装置の構成、構造を説明する。
【００３４】
図３において、符号２００は全体として本発明の半導体装置を指す。この半導体装置２００は、電子回路基板２１０と本発明の半導体チップＳとから構成されている。電子回路基板２１０はインターポーザーのような基板であってもよく、その表面には複数の配線回路（不図示）と電極パッド（不図示）が、そしてこれらにバイアホールなどで接続された配線回路（不図示）と電極パッド２１１が所望の配列で予め形成されている。また、後に、電極パッド２１１の表面に電極バンプ（不図示）を形成してもよい。また、電子回路基板の表面には異方性導電膜２２０が被覆されており、半導体チップＳはこの異方性導電膜２２０を介して半導体チップＳが、その複数の電極パッド７に形成されている金製の電極バンプ８が電極パッド（不図示）に接続されている。
【００３５】
次に、図４を参照しながら、前記本発明の半導体装置２００の製造方法を説明する。
【００３６】
図４Ａにおいて、半導体ウェーハ１００からダイシングして個片化された半導体チップＳの全ての電極パッド７｛図４（ｂ）｝の表面にボンディングツールＴｂ｛図４（ａ）｝を用いて、例えば、金（Ａｕ）の電極バンプ８を形成する。符号８ａはボンディングツールＴｂの中心を通って供給される金ワイヤを指す。
【００３７】
次に、同図Ｂに半導体チップＳを実装しようとする電子回路基板２１０を示した。この電子回路基板２１０の表面には、実装しようとする半導体チップＳの電極バンプ８の数、間隔に対応して複数の電極ランド２１２や配線が予め形成されている。電極ランド２１２は銅箔をエッチングして形成し、その上に金メッキを施して形成されている。そしてそれらの電極ランド２１２を含んで電子回路基板２１０上に異方性導電膜２２０を被覆しておく。
【００３８】
電子回路基板２１０の厚みは、例えば、０．２〜０．６μｍ程度であり、異方性導電膜２２０の厚みは、例えば、３０〜５０μｍ程度である。
【００３９】
次に、半導体チップＳを電子回路基板２１０の所定の位置に実装する。半導体チップＳの各電極バンプ８が異方性導電膜２２０を介して電子回路基板２１０の各電極ランド２１２に位置するように載置し、その載置した半導体チップＳの放熱素子５側から、その半導体チップＳを電子回路基板２１０へ加熱加圧ツールＴｈで加熱しながら加圧し、前記異方性導電膜２２０を溶融、硬化させて各電極バンプ６を各電極ランド２１２に接続する。このようにして電子回路基板２１０上に実装することができる。
【００４０】
図４Ｄに１個の電極バンプ８が電子回路基板２１０上の電極ランド２１２に接続されている部分を拡大して示した。なお、電子回路基板２１０上の電極ランド２１２や配線（不図示）が形されていない部分にはソルダーレジスト２１３で被覆されている。更に、半導体チップＳのアクティブ面２はパッシベーション層９で保護されている。
【００４１】
以上、説明したように、本発明の半導体チップ及び半導体装置によれば、半導体基板を加工した放熱素子は、その面積が放熱素子を加工していない従来の半導体チップに比べ、放熱対象の空気との接触面積を大きく向上させることができる。
【００４２】
また、本発明の半導体チップの半導体基板は一般にシリコン（Ｓｉ）であり、その熱伝導度は約１５０Ｗ／ｍ・Ｋであり、一般的に使用される放熱部材のニッケル（Ｎｉ）の熱伝導度９０．５Ｗ／ｍ・Ｋと比較すると遙かに放熱性が優れている。
【００４３】
更にまた、本発明の半導体チップＳにおける放熱素子５のサイズはベアチップと同一面積であり、小面積化ができる。
【００４４】
従って、小型、軽量、薄型の電子機器に用いて好適な高放熱性を備えた半導体チップ及びチップスケールパッケージの半導体装置を得ることができる。
【００４５】
前記の実施形態の半導体装置では、本発明の半導体チップを異方性導電膜を介して電子回路基板の電極パッドに接続したが、半田接合型のフリップチップ接続構造を採ってもよい。
【００４６】
また、超音波によるフェイスダウン接合、バンプレスでのフェイスダウン接合などの接続構造を採ってもよい。
【００４７】
更にまた、本発明の半導体装置の電極はランドグリッドアレイ（ＬＧＡ）型以外にボールグリッドアレイ（ＢＧＡ）型であってもよいことを付言しておく。
【００４８】
【発明の効果】
以上の説明から明らかなように、本発明の半導体チップによれば、同一の半導体基板の一方の面に集積回路が、他方の面に放熱素子が形成されており、それら両者間には接着剤も介在することなく一体的に形成されていることから、集積回路から発生する熱の放熱性が極めて高く、しかも全体の面積を半導体チップの面積と同一にできるため、小型化を図ることができ、また、全体の厚みも極めて薄く形成することができる。無論、半導体チップと同一の重さであり、軽量化がはかれる。
【００４９】
更に、本発明の半導体チップをマザーボードのような電子回路基板に直接実装した構造であっても、フリップチップ接続構造で実装すれば、全体の厚みも極めて薄くできる。
【００５０】
更にまた、本発明の半導体装置の面積は従来のものと同一か、それよりも小面積化できるので、小型、軽量、薄型の電子機器へ搭載し易い。
【００５１】
そして更にまた、これらの製造方法においても、特に半導体チップの製造に当たっては、既存の設備を用いることで製造でき、それも半導体基板の裏面に溝を形成し、補強用金属膜を施す工程を追加するのみで、容易に本発明の半導体チップを得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体チップを示していて、同図Ａはその放熱素子が形成されている側（背面或いは裏面）から見た平面図、同図Ｂはその集積回路が形成されているアクティブ面から見た平面図、同図Ｃは同図ＡのＡ−Ａ線上における断面図である。
【図２】図１に示した本発明の一実施形態の半導体チップの製造方法を示す一部工程図である。
【図３】一実施形態の半導体装置を示していて、同図Ａはその放熱素子が形成されている側（背面或いは裏面）から見た平面図、同図Ｂは同図ＡのＡ−Ａ線上における断面図である。
【図４】図３に示した半導体装置の製造方法を示す工程図である。
【図５】従来技術の半導体装置の断面図である。
【符号の説明】
Ｓ…本発明の一実施形態の半導体チップ、１…半導体基板、２…半導体基板のアクティブ面、３…半導体基板の裏面、４…放熱フィン、５…放熱素子、６…金属膜、７…電極パッド、８…電極バンプ、８ａ…金ワイヤ、９…パッシベーション層、１００…半導体ウェーハ、２１０…電子回路基板、２１１…電極パッド、２１２…電極ランド、２１３…ソルダーレジスト、２２０…異方性導電膜、Ｔｄ…ダイシングツール、Ｔｈ…加熱加圧ツール
【図１】
2004207538.tif 000003
【図２】
2004207538.tif 000004
【図３】
2004207538.tif 000005
【図４】
2004207538.tif 000006
【図５】
2004207538.tif 000007