(57)【要約】【課題】電荷保持部の形成処理時間を削減することで、容易且つ迅速に製造することができるとともに、電荷保持特性を向上させた半導体装置及びその製造方法を提供する。【解決手段】シリコン基板１の上面に、熱ＣＶＤ法によって第一のＨＴＯ膜２ａを成膜した後、この第一のＨＴＯ膜２ａを成膜するプロセスガスのうちＮ２  Ｏの流量を削減した条件で熱ＣＶＤ法によって、深いトラップ準位を有するシリコンリッチＨＴＯ膜２ｂを成膜する。そして、このシリコンリッチＨＴＯ膜２ｂの上面に、第一のＨＴＯ膜２ｃと同一の条件の熱ＣＶＤ法によって第二のＨＴＯ膜を成膜することで、絶縁膜２を成膜する。【選択図】        図１
2004259758.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上面に、絶縁膜を介してゲート電極が形成されてなる半導体装置において、
前記絶縁膜が、前記半導体基板の上面に順次積層された第一の酸化膜と、半導体リッチ酸化膜と、第二の酸化膜と、から構成されていることを特徴とする半導体装置。
【請求項２】
前記第一及び第二の酸化膜は、ＨＴＯ膜であるとともに、前記半導体リッチ酸化膜は、前記第一及び第二の酸化膜よりも多くのＳｉが含有されたシリコンリッチＨＴＯ膜であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板における半導体層の上面に、熱化学蒸着法を用いて、第一の酸化膜と、半導体リッチ酸化膜と、第二の酸化膜と、を順次積層することを特徴とする半導体装置の製造方法。
【請求項４】
前記第一の酸化膜、前記半導体リッチ酸化膜、及び前記第二の酸化膜を、同一の装置内で、且つ、同一のプロセスガスを用いて異なる成膜条件で成膜することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記成膜条件の変更時に、前記装置内を真空状態にすることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第一及び第二の酸化膜として、ＨＴＯ膜を成膜するとともに、前記半導体リッチ酸化膜として、前記第一及び第二の酸化膜よりも多くのＳｉが含有されたシリコンリッチＨＴＯ膜を成膜することを特徴とする請求項３乃至５のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、不揮発性半導体記憶装置の電荷トラップ膜（電荷保持部）の製造方法に関する。
【０００２】
【従来の技術】
近年、携帯情報端末の応用分野が広まるにつれ、電源を断っても記憶情報を保持可能な不揮発性メモリへの関心が高まってきている。この不揮発性メモリとして、微細化、低コスト化及び低消費電力化を実現可能なＭＯＮＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型不揮発性メモリが注目されている。
【０００３】
ＭＯＮＯＳ型不揮発性メモリは、基板上とゲート電極との間に、電荷保持機能を有する絶縁膜としてＯＮＯ膜（第一の酸化膜−窒化膜−第二の酸化膜）を介在させた構造となっており、第一及び第二の酸化膜で挟まれた窒化膜に存在するトラップ（電荷捕獲部）に電荷を蓄積させることによりメモリとして機能させるようになっている。
【０００４】
このようなＭＯＮＯＳ型不揮発性メモリの製造方法は、図３（ａ）に示すように、まず、シリコン基板（基板）１０の上面に、高温化学的気相堆積（ＨＴ−ＣＶＤ）法によってボトムシリコン酸化膜（第一の酸化膜）２０ａを成膜する。
次に、図３（ｂ）に示すように、このボトムシリコン酸化膜２０ａの上面に、化学的気相成長（ＣＶＤ）法によってシリコン窒化膜（窒化膜）２０ｂを成膜する。
【０００５】
続いて、このシリコン窒化膜２０ｂの上面に、同様のＨＴ−ＣＶＤ法によってトップシリコン酸化膜（第二の酸化膜）２０ｃを成膜することで、シリコン基板１０上にＯＮＯ膜２０を形成する。
次に、このＯＮＯ膜２０のさらに上面に、公知のＣＶＤ法などによってゲート電極を構成するための多結晶シリコンを成膜した後、ゲート電極形成部位は覆い、ソース・ドレイン形成部位は露出するようなマスクを用いて、シリコン基板１０の上面が露出するまでエッチングを行うことで、図３（ｃ）に示すように、シリコン基板１上にゲート電極３０を形成する。
【０００６】
そして、図３（ｄ）に示すように、ゲート電極３０をイオン注入用のマスクとした状態で、ソース・ドレイン領域を形成するためのイオン注入を行い、ゲート電極３０の両側におけるシリコン基板１０上層部にソース・ドレイン領域４０を形成することで、ＭＯＮＯＳ型不揮発性メモリを形成するようにしている（例えば、特許文献１参照）。
【０００７】
【特許文献１】
特開２０００−１０１０３８号公報。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述の特許文献１に記載のような製造方法において、シリコン酸化膜でシリコン窒化膜を挟層したＯＮＯ膜を成膜するために、同一の装置でプロセスガスを切り換えることで行うようになっている。このため、各層の切り替え時に装置を一旦真空状態にした上で、さらにガスの切り換えを行う工程が必要であり、製造工程における処理時間ＴＡＴ（Ｔｕｒｎ  Ａｒｏｕｎｄ  Ｔｉｍｅ）が長くなってしまうという問題があった。
【０００９】
また、シリコン酸化膜とシリコン窒化膜との成膜温度は、１００℃以上も異なるため、装置にかかる負荷及び成膜に要するコストが増大してしまうという問題があった。
さらに、電荷トラップ膜として機能するシリコン窒化膜は、トラップ準位が浅いため、トラップされた電荷がシリコン窒化膜から抜けやすく、電荷保持特性が良好ではないという問題があった。
【００１０】
本発明は、上記事情に鑑みてなされたものであり、電荷保持部の形成処理時間を削減し、容易且つ迅速に製造することができるとともに、電荷保持特性を向上させた半導体装置及びその製造方法を提供することを課題としている。
【００１１】
【課題を解決するための手段】
このような課題を解決するために、本発明者らが鋭意検討を重ねた結果、電荷保持機能を有するシリコン窒化膜に代わって、シリコンリッチ酸化膜を成膜した絶縁膜を形成することで、上記課題を解決できることを見出し、本発明をなすに至った。
【００１２】
すなわち、本発明の半導体装置は、半導体基板の上面に、絶縁膜を介してゲート電極が形成されてなる半導体装置において、前記絶縁膜が、前記半導体基板の上面に順次積層された第一の酸化膜と、半導体リッチ酸化膜と、第二の酸化膜とから構成されていることを特徴とするものである。
また、本発明の半導体装置において、前記第一及び第二の酸化膜は、ＨＴＯ膜であるとともに、前記半導体リッチ酸化膜は、前記第一及び第二の酸化膜よりも多くのＳｉが含有されたシリコンリッチＨＴＯ膜であることが好ましい。
【００１３】
ここで、ＨＴＯ膜とは、比較的高温の熱化学蒸着法によって成膜されるシリコン酸化膜を指す。
本発明の半導体装置の製造方法は、半導体基板における半導体層の上面に、熱化学蒸着法を用いて、第一の酸化膜と、半導体リッチ酸化膜と、第二の酸化膜と、を順次積層することを特徴とするものである。
【００１４】
また、本発明の半導体装置の製造方法において、前記第一の酸化膜、前記半導体リッチ酸化膜、及び前記第二の酸化膜を、同一の装置内で、且つ、同一のプロセスガスを用いて異なる成膜条件で成膜することが好ましい。
ここで、成膜条件とは、熱化学蒸着法を行う雰囲気条件（堆積温度など）やプロセスガスの流量などを指す。
【００１５】
さらに、本発明の半導体装置の製造方法において、前記成膜条件の変更時に、前記装置内を真空状態にすることが好ましい。
さらに、本発明の半導体装置の製造方法において、前記第一及び第二の酸化膜として、ＨＴＯ膜を成膜するとともに、前記半導体リッチ酸化膜として、前記第一及び第二の酸化膜よりも多くのＳｉが含有されたシリコンリッチＨＴＯ膜を成膜することが好ましい。
【００１６】
本発明の半導体装置によれば、電荷保持部として機能する絶縁膜を、半導体基板の上面に順次積層された第一の酸化膜と、半導体リッチ酸化膜と、第二の酸化膜とから構成したことによって、この半導体リッチ酸化膜のシリコン領域に存在するトラップ（電荷捕獲部）に電荷の蓄積が可能となるため、不揮発性メモリとしての機能を備えることが可能となる。
【００１７】
また、本発明の半導体装置によれば、電荷トラップ膜として半導体リッチ酸化膜を適用したことによって、従来電荷トラップ膜として適用していたシリコン窒化膜よりも深いトラップ準位を有し、トラップされた電荷を抜けにくくするため、電荷保持特性を向上させることが可能となる。
さらに、本発明の半導体装置によれば、第一及び第二の酸化膜を、ＨＴＯ膜で構成するとともに、半導体リッチ酸化膜を、第一及び第二の酸化膜よりも多くのＳｉが含有されたシリコンリッチＨＴＯ膜で構成したことによって、同一の装置で製造することが可能となるため、製造工程におけるコスト及びＴＡＴを削減させることが可能となる。
【００１８】
本発明の半導体装置の製造方法によれば、半導体基板における半導体層の上面に、熱化学蒸着法を用いて、第一の酸化膜と、半導体リッチ酸化膜と、第二の酸化膜と、を順次積層することによって、同一の装置で成膜することができるため、製造工程におけるＴＡＴを短縮させることが可能となる。
また、本発明の半導体装置の製造方法によれば、第一の酸化膜、半導体リッチ酸化膜、及び第二の酸化膜を、同一の装置内で、且つ、同一のプロセスガスを用いて異なる成膜条件で成膜することによって、製造工程におけるコスト、労力、及びＴＡＴを削減させることが可能となる。
【００１９】
さらに、本発明の半導体装置の製造方法によれば、成膜条件の変更時に、装置内を真空状態にすることによって、絶縁膜を構成する各層間の界面をシャープにすることができるため、電荷保持特性をさらに向上させることが可能となる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明の半導体装置の一実施形態を示す断面図である。
本実施形態における半導体装置は、図１に示すように、シリコン基板（半導体基板）１上に、第一のＨＴＯ膜（第一の酸化膜）２ａとシリコンリッチＨＴＯ膜（半導体リッチ酸化膜）２ｂと第二のＨＴＯ膜（第二の酸化膜）２ｃとを順次積層した絶縁膜２を介して形成されたゲート電極３と、このゲート電極３の両側におけるシリコン基板１の上層部に形成されたソース・ドレイン領域４と、から構成された不揮発性メモリを備えている。
【００２１】
この半導体装置は、絶縁膜２を構成するシリコンリッチＨＴＯ膜２ｂが電荷トラップ膜として機能するようになっており、シリコン領域に大量のトラップが存在している。そして、シリコンリッチＨＴＯ膜２ｂ内のトラップに電荷を捕獲し蓄積することによってメモリとして機能するようになっている。
この電荷の出し入れの方法としては、特に限定されないが、例えば、ゲート電極３の直下全面にトンネル電流により電子を出し入れすることでデータの書き込み及び消去を行うようにしてもよいし、或いは、ホットキャリアにより電子を出し入れすることでデータの書き込み及び消去を行うようにしてもよい。このとき、トンネル電流を用いる方法は、書き換え回数を多くすることができ、高い信頼性を確保することが可能となり、一方、ホットキャリアを用いる方法は、書き込み及び消去の動作電圧を低くでき、且つ高速にすることが可能となる。
【００２２】
次に、本実施形態における半導体装置の製造方法について説明する。
図２は、本発明における半導体装置の一製造工程を示す断面図である。
まず、図２（ａ）に示すように、シリコン基板（半導体基板）の上面に、下記条件下で公知の熱ＣＶＤ法を用いて、第一のＨＴＯ膜２ａを１５〜５０Åの厚さに成膜する。
＜第一のＨＴＯ膜成膜条件＞
・プロセスガス：ＳｉＨ４  ／Ｎ２  Ｏ
・流量：ＳｉＨ４  ／Ｎ２  Ｏ＝１０〜１５ｓｃｃｍ／１５００〜２０００ｓｃｃｍ・堆積温度：６００〜８００℃
次に、図２（ｂ）に示すように、第一のＨＴＯ膜２ａの上面に、上述の第一のＨＴＯ膜２ａのプロセスガスよりもＮ２  Ｏの流量が少ない下記条件下で同様の熱ＣＶＤ法を用いて、シリコンリッチＨＴＯ膜２ｃを４０〜３００Åの厚さに成膜する。ここで、第一のＨＴＯ膜２ａを成膜するプロセスガスのうちＮ２  Ｏの流量を減らしたことによって、酸素の供給量が減少するため、酸素に対してシリコンが多く含有されるシリコンリッチＨＴＯ膜２ｂを成膜することができる。
＜シリコンリッチＨＴＯ膜成膜条件＞
・プロセスガス：ＳｉＨ４  ／Ｎ２  Ｏ
・流量：ＳｉＨ４  ／Ｎ２  Ｏ＝１０〜１５ｓｃｃｍ／０〜１０００ｓｃｃｍ
・堆積温度：６００〜８００℃
次に、図２（ｃ）に示すように、シリコンリッチＨＴＯ膜２ｂの上面に、上述の第一のＨＴＯ膜２ａと同様の成膜条件下で同様の熱ＣＶＤ法を用いて、第二のＨＴＯ膜２ｃを２５〜６５Åの厚さに成膜する。
【００２３】
ここで、第一のＨＴＯ膜２ａとシリコンリッチＨＴＯ膜２ｂとの間、及びシリコンリッチＨＴＯ膜２ｂと第二のＨＴＯ膜２ｃとの間で成膜条件を切り替える際には、ＣＶＤ炉内を真空状態にしている。
また、デポレート調整のために、上述したプロセスガスの他、微量の不活性ガス（Ｎ２  ）を供給するようにしてもかまわない。
【００２４】
次いで、シリコン基板１上に形成された絶縁膜２のさらに上面に、公知のＣＶＤ法などによってゲート電極３を形成するための多結晶シリコン膜（図示せず）を成膜する。そして、図２（ｄ）に示すように、この多結晶シリコン膜上に、ゲート電極形成予定部位は覆い、ソース・ドレイン領域形成予定部位は露出するようなマスクを形成した状態で、シリコン基板１の上面が露出するまでエッチングを行い、ゲート電極３を形成する。
【００２５】
そして、このゲート電極３をイオン注入用のマスクとして、ソース・ドレイン領域形成用イオンを注入することで、ゲート電極３の両側におけるシリコン基板１の上層部に、ソース・ドレイン領域４を形成する。ここで、図１に示すように、シリコン基板１上に絶縁膜２を介してゲート電極３が形成された不揮発性メモリとして機能する半導体装置を完成させる。
【００２６】
このような半導体装置によれば、電荷保持部として機能する絶縁膜２を、シリコン基板１の上面に順次積層された第一のＨＴＯ膜２ａと、シリコンリッチＨＴＯ膜２ｂと、第二のＨＴＯ膜２ｃとから構成したことによって、このシリコンリッチＨＴＯ膜２ｂに存在するシリコン領域のトラップに電荷を保持可能な不揮発性メモリを実現することが可能となる。
【００２７】
また、電荷トラップ膜として、深いトラップ準位を有するシリコンリッチＨＴＯ膜２ｂを適用したことによって、不揮発性メモリの電荷保持特性を向上させることが可能となる。
このような半導体装置の製造方法によれば、電荷保持部として機能する三層構造の絶縁膜２を、同一の熱ＣＶＤ装置を用いて、同一のプロセスガスの流量を変更することで製造するようにしたことによって、製造工程におけるコスト、労力、及びＴＡＴを大幅に削減することが可能となる。
【００２８】
また、このような半導体装置の製造方法によれば、成膜条件の切り換え時に装置内を一旦真空状態にすることによって、絶縁膜２を構成する各層間の界面をシャープにすることができるため、電荷保持特性をさらに向上させることが可能となる。
なお、本実施形態において、シリコンリッチＨＴＯ膜２ｂを成膜するために、第一のＨＴＯ膜２ａを成膜する時のプロセスガスのうちＮ２  Ｏの量を減少させることで行ったが、第一のＨＴＯ膜２ａの上面にシリコンリッチＨＴＯ膜２ｂを成膜可能であればこれに限らず、例えば、第一のＨＴＯ膜２ａを成膜する堆積温度よりも低い温度で行うようにしてもかまわないし、Ｎ２  Ｏ量の減少及び堆積温度の低下を同時に行うようにしてもかまわない。
【００２９】
また、本実施形態において示した絶縁膜２の各層厚は、本発明の効果を実現可能であればこれに限らず、適宜変更してもかまわない。
さらに、本実施形態においては、ゲート電極３が一つの不揮発性メモリについて説明したが、これに限らず、ゲート電極３が二つ以上の不揮発性メモリなどに適用することも可能である。
【００３０】
【発明の効果】
以上説明したように、本発明の半導体装置によれば、電荷保持部として機能する絶縁膜を、半導体層の上面に順次積層された第一の酸化膜と、半導体リッチ酸化膜と、第二の酸化膜とから構成したことによって、半導体リッチ膜が電荷保持部として機能する不揮発性メモリを実現することが可能となる。
【００３１】
また、電荷トラップ膜として、深いトラップ準位を有する半導体リッチ酸化膜を適用したことによって、トラップされた電荷が抜けにくく、優れた電荷保持特性を持つ不揮発性メモリを実現することが可能となる。
特に、第一及び第二の酸化膜をＨＴＯ膜で構成するとともに、半導体リッチ膜を第一及び第二の酸化膜よりもＳｉが多く含有されたシリコンリッチＨＴＯ膜で構成することによって、同一の装置で製造することが可能となるため、製造工程におけるＴＡＴを短縮させることが可能となる。
【００３２】
本発明の半導体装置の製造方法によれば、半導体基板における半導体層の上面に、熱化学蒸着法を用いて、第一の酸化膜と、半導体リッチ膜と、第二の酸化膜と、を順次積層することによって、同一の装置で成膜することができるため、製造工程におけるＴＡＴを削減させることが可能となる。
特に、第一の酸化膜、半導体リッチ膜、及び第二の酸化膜を、同一の装置内で、且つ、同一のプロセスガスを用いて異なる成膜条件で成膜するようにしたことによって、製造工程におけるコスト、労力及びＴＡＴを大幅に削減させることが可能となる。
【００３３】
また、成膜条件の変更時に、装置内を真空状態にすることによって、絶縁膜の電荷保持特性をさらに向上させることが可能となる。
【図面の簡単な説明】
【図１】本実施形態における半導体装置の一例を示す断面図である。
【図２】本実施形態における半導体装置の一製造工程を示す断面図である。
【図３】従来の半導体装置の一製造工程を示す断面図である。
【符号の説明】
１，１０、シリコン基板（半導体基板）。２，２０、絶縁膜。２ａ、第一のＨＴＯ膜（第一の酸化膜）。２ｂ、シリコンリッチＨＴＯ膜（半導体リッチ酸化膜）。２ｃ、第一のＨＴＯ膜（第二の酸化膜）。２０ａ、第一のシリコン酸化膜。２０ｂ、シリコン窒化膜。２０ｃ、第二のシリコン酸化膜。３，３０、ゲート電極。４，４０、ソース・ドレイン領域
【図１】
2004259758.tif 000003
【図２】
2004259758.tif 000004
【図３】
2004259758.tif 000005