(57)【要約】【課題】  電源電圧からのノイズおよび静的電流による電力消費を抑えながら、高周波領域における安定度特性を改善させたスタートアップ回路を有するバイアス回路を提供する。【解決手段】  本発明のスタートアップ回路を有するバイアス回路は、カレントミラー回路を用いて、印加された電源電圧Ｖｃｃから一定のバイアス電圧を出力ノードに発生させるバイアス回路と、カレントミラー回路を構成するＭＯＳトランジスタのゲートに共通接続された共通ノードと出力ノードとの間に接続されたキャパシタＣＰ1を有し、電源電圧の初期印加時にバイアス回路を作動させるスタートアップ回路７０と、を備えている。したがって、バイアス回路は、電源電圧からのノイズおよび静的電流による電力消費を抑え、高周波領域における安定性が改善され発振可能性を除去することができる。【選択図】      図７
2004259275.tif 000002
【特許請求の範囲】
【請求項１】
カレントミラー回路を用いて、印加された電源電圧から一定のバイアス電圧を出力ノードに発生させるバイアス回路と、
前記カレントミラー回路を構成するＭＯＳトランジスタのゲートに共通接続された共通ノードと前記出力ノードとの間に接続されるキャパシタを有するスタートアップ回路と、
を備えていることを特徴とするスタートアップ回路を有するバイアス回路。
【請求項２】
前記バイアス回路は、
前記電源電圧に接続されたソースを有する第一ＰＭＯＳトランジスタと、
前記第一ＰＭＯＳトランジスタのゲートに接続されて前記共通ノードを形成するゲートおよびドレインと、前記電源電圧に接続されたソースと、を有する第二ＰＭＯＳトランジスタと、
前記第一ＰＭＯＳトランジスタのドレインに接続されて前記出力ノードを形成するゲートおよびドレインと、接地電源に接続されたソースと、を有する第一ＮＭＯＳトランジスタと、
前記第二ＰＭＯＳトランジスタのドレインに接続されたドレインと、前記第一ＮＭＯＳトランジスタのゲートに接続されたゲートと、を有する第二ＮＭＯＳトランジスタと、
前記第二ＮＭＯＳトランジスタのソースと前記接地電源との間に接続された抵抗と、
を備えていることを特徴とする請求項１に記載のスタートアップ回路を有するバイアス回路。
【請求項３】
二段のカレントミラー回路であるカスコードカレントミラー回路を用いて、印加された電源電圧から一定のバイアス電圧を出力ノードに発生させるバイアス回路と、
前記電源電圧の初期印加時に前記バイアス回路を作動させるスタートアップ回路と、
を備え、
前記スタートアップ回路は、
前記カスコードカレントミラー回路の第一カレントミラー回路を構成する第一ＭＯＳトランジスタのゲートに共通接続された第一共通ノードと第二カレントミラー回路を構成する第二ＭＯＳトランジスタのゲートに共通接続された第二共通ノードとの間に接続された第一キャパシタと、
前記第二共通ノードと前記出力ノードとの間に接続された第二キャパシタと、
を備えていることを特徴とするスタートアップ回路を有するバイアス回路。
【請求項４】
前記バイアス回路は、
前記電源電圧に接続されたソースを有する第一ＰＭＯＳトランジスタと、
前記第一ＰＭＯＳトランジスタのゲートに接続されて前記第一共通ノードを形成するゲートおよびドレインと、前記電源電圧に接続されたソースと、を有する第二ＰＭＯＳトランジスタと、
前記第一ＰＭＯＳトランジスタのドレインに接続されたソースを有する第三ＰＭＯＳトランジスタと、
前記第一ＰＭＯＳトランジスタのゲートに接続されて前記第二共通ノードを形成するゲートおよびドレインと、前記第二ＰＭＯＳトランジスタのドレインに接続されたソースと、を有する第四ＰＭＯＳトランジスタと、
前記第三ＰＭＯＳトランジスタのドレインに接続されて前記出力ノードを形成するゲートおよびドレインと、接地電源に接続されたソースと、を有する第一ＮＭＯＳトランジスタと、
前記第四ＰＭＯＳトランジスタのドレインに接続されたドレインと、前記第一ＮＭＯＳトランジスタのゲートに接続されたゲートと、を有する第二ＮＭＯＳトランジスタと、
前記第二ＮＭＯＳトランジスタのソースと前記接地電源との間に接続された抵抗と、
を備えていることを特徴とする請求項３に記載のスタートアップ回路を有するバイアス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スタートアップ回路（start-up circuit）を有するバイアス回路に関し、さらに詳しくは、電源電圧からのノイズおよび静的電流（static currents）による電力消費を防止し、高周波領域における安定性が改善されたスタートアップ回路を有するバイアス回路に関する。
【背景技術】
【０００２】
一般に、アナログ回路の設計時には多種のバイアス回路が用いられており、かかるバイアス回路において、電源電圧の供給初期に発生する過渡状態を防止するためにスタートアップ回路が用いられている。すなわち、スタートアップ回路とは、電源電圧の初期印加時にだけ動作して、バイアス回路が安定的なバイアス電圧を発生するための回路のことである。
【０００３】
図１は、ウィルソンカレントミラー（Wilson current mirror）を用いた一般的なバイアス回路を示す図である。図１を参照すると、バイアス回路は、ＰＭＯＳ（P-Metal-Oxide Semiconductor）トランジスタＭＰ11，ＭＰ12、ＮＭＯＳ（N-Metal-Oxide Semiconductor）トランジスタＭＮ13，ＭＮ14および抵抗Ｒ11を有している。
【０００４】
かかる構成のバイアス回路は、二種の動作状態を有している。第一の動作状態は正常なバイアス電圧を出力する場合であり、第二の動作状態は電源電圧が印加される初期時（initial time）に異常動作を行う場合である。すなわち、電源電圧が印加されれば、ＰＭＯＳトランジスタＭＰ11，ＭＰ12のゲートが接続されたノードＮ11は所定の電源電圧値を有するようになり、ノードＮ12の電圧は「０」になる。ここで、ノードＮ12の電圧は、ＰＭＯＳトランジスタＭＰ11を通して印加された所定の電圧によって増幅される。したがって、カレントミラーを構成するＰＭＯＳトランジスタＭＰ11，ＭＰ12は、ノードＮ11の電圧によってターンオン状態（turn-on state）を維持し、この際ＰＭＯＳトランジスタＭＰ11，ＭＰ12が同じ大きさのＷ／Ｌ比（W/L ratio）を有していれば、同じ大きさの電流がＮＭＯＳトランジスタＭＮ13，ＭＮ14に印加される。ＰＭＯＳトランジスタを通して印加されたノードＮ12の電圧は、ＮＭＯＳトランジスタＭＮ13，ＭＮ14をターンオンさせる。ここで、ＮＭＯＳトランジスタＭＮ13，ＭＮ14が同じ大きさのＷ／Ｌ比を有していれば、抵抗Ｒ11に流れる電流はＮＭＯＳトランジスタＭＮ13に流れる電流と等しくなる。かかる動作を通して、正常なバイアス電圧ＶREFがＲＥＦ端子を通して出力される。
【０００５】
しかし、電源電圧が印加される初期時においてノードＮ11，Ｎ12が一定の電圧に固定される場合には、ＮＭＯＳトランジスタＭＮ13，ＭＮ14がターンオフされ電流の流れが遮断されるため、正常な電圧を発生させられない。したがって、電源供給初期時において発生する過渡状態を防止するためにスタートアップ回路が必要になる。
【０００６】
図２ないし図４は、従来のスタートアップ回路を有するバイアス回路を示す図である。
【０００７】
図２では、抵抗Ｒ22およびキャパシタＣ21から構成されるスタートアップ回路２０が図１のバイアス回路に付加されている。
【０００８】
かかる回路構成において、電源電圧が印加される初期状態で抵抗Ｒ22およびキャパシタＣ21を通してノードＮ21にＮＭＯＳトランジスタＭＮ23をターンオンさせるのに十分な電圧が印加されれば、ＰＭＯＳトランジスタＭＰ21，ＭＰ23およびＮＭＯＳトランジスタＭＮ24がターンオンされ、バイアス電圧ＶREFがＲＥＦ端子を通して出力される。電源電圧が安定した状態でキャパシタＣ21は電流の流れを遮断するので、静的電流による損失がなくなる。
【０００９】
しかし、かかる回路は、電源電圧に存在するノイズなどが抵抗Ｒ22およびキャパシタＣ21を通してバイアス電圧ＶREFとカップリングされ、バイアス電圧ＶREFに影響を与えるといった問題を有している。
【００１０】
図３は、従来のスタートアップ回路を有するバイアス回路の他の例を示す図である。図３によると、ダイオード接続されたＰＭＯＳトランジスタＭＰＰ0〜ＭＰＰnが多数段（multiple stages）に接続されたものがスタートアップ回路３０として用いられている。
【００１１】
かかる回路構成において、多数段のＰＭＯＳトランジスタＭＰＰ0〜ＭＰＰnはダイオード連結され常にオン状態にある。したがって、ノードＮ31の電圧は、次の式（１）として表される。
【００１２】
【数１】
2004259275.tif 000003
ここで、ＶTHは、ＭＯＳトランジスタの閾値電圧（threshold voltage）である。
【００１３】
ノードＮ31の電圧はＰＭＯＳトランジスタＭＰ33のゲート電圧になるので、ＰＭＯＳトランジスタＭＰ33のソース電圧、すなわちノードＮ32の電圧は電源電圧が増加することによって次の式（２）を満たし、ＰＭＯＳトランジスタＭＰ33がターンオンされる。
【００１４】
【数２】
2004259275.tif 000004
【００１５】
したがって、ＰＭＯＳトランジスタＭＰ31およびＮＭＯＳトランジスタＭＮ33，ＭＮ34が全てターンオンされ、バイアス回路は正常状態でその機能を動作する。この際、ノードＮ32の電圧はＮＭＯＳトランジスタＭＮ34がオン状態なので、再び電圧が下がり始めて式（２）を満たせないので、ＰＭＯＳトランジスタＭＰ33がオフされスタートアップ回路の機能を終える。
【００１６】
しかし、かかる回路構成は、多数段のＰＭＯＳトランジスタＭＰＰ0〜ＭＰＰnを通して常に静的電流が存在するため、電力損失が発生するといった問題点を有している。
【００１７】
図４は、従来のスタートアップ回路を有するバイアス回路の他の例を示す図である。図４において、スタートアップ回路４０は、バイアス回路の二つのＰＭＯＳトランジスタＭＰ41，ＭＰ42のゲートに共通接続されたＮＭＯＳトランジスタＭＮＮ0のゲートを有している。したがって、電源電圧が印加される際、ノードＮ41の電圧は電源電圧の供給にしたがい上昇する。ＲＥＦ端子の初期電圧は０なので、次の式（３）によってＮＭＯＳトランジスタＭＮＮ0はターンオンされる。
【００１８】
【数３】
2004259275.tif 000005
【００１９】
この際、スタートアップ回路４０の直列接続された全てのトランジスタＭＰＰ0，ＭＮＮ1〜ＭＮＮnはオン状態になってＲＥＦ端子の電圧であるＶREFは上昇する。上昇したＶREF電圧は、ＮＭＯＳトランジスタＭＮ43，ＭＮ44をターンオンさせる。したがって、バイアス回路は正常的な動作状態に入る。その結果、ＮＭＯＳトランジスタＭＮ44がオン状態なのでノードＮ41の電圧は再び低くなる。したがって、ノードＮ41の電圧と電圧ＶREFとの差が減少し、次の式（４）によってＮＭＯＳトランジスタＭＮＮ0はターンオフされる。
【００２０】
【数４】
2004259275.tif 000006
【００２１】
かかる回路構成は、スタートアップ回路において静的電流消費（static current consumption）を止める機能を実行することで電力損失を削減し、また電源電圧からのノイズを抑える役割を果たしている。
【００２２】
しかし、かかる回路は二つのアンプ、すなわち、ＮＭＯＳトランジスタＭＮ43を負荷させた（loading）ＰＭＯＳトランジスタＭＰ41のアンプおよびＰＭＯＳトランジスタＭＰ42を負荷させたＮＭＯＳトランジスタＭＮ44のアンプを正帰還ループ（positive feedback loop）法で接続させた構造を有している。かかる帰還ループのアンプ利得（amplification gain）は低周波領域では小さい値を有するが、ロードキャパシタ（load capacitor）などの影響によって高周波領域では大きい値となる。したがって、かかる回路は高周波領域で０ｄＢより大きい利得値を有する場合があり、この場合には周波数安定性に問題が発生して出力を発振させるおそれがある。かかる問題は図２および図３で示した回路においても同様に発生する。
【００２３】
図５Ａおよび図５Ｂは、従来のスタートアップ回路を有するバイアス回路の周波数特性を示す図である。図５Ａおよび図５Ｂによると、高周波領域で利得が０ｄＢよりも大きくなると、利得が０ｄＢになる点における位相マージンはほぼ０に近いか負（−）になるが、負荷が大きくなるほど利得は小さくなる。
【００２４】
図６は、従来のスタートアップ回路を有するバイアス回路の出力電圧の測定を示す図である。図６によると、出力電圧の発振（oscillation；振動ともいう）が見られる。
【００２５】
したがって、図５Ａ、図５Ｂおよび図６に示されるように、従来のスタートアップ回路を有するバイアス回路は安定性の面で検討される必要があり、安定性の問題点に対する解決策が必要とされている。
【発明の開示】
【発明が解決しようとする課題】
【００２６】
本発明は、前記した問題点を解決するために創案されたものであり、電源電圧からのノイズと静的電流による電力消費を除去し、高周波領域における安定性特性を改善させたスタートアップ回路を有するバイアス回路を提供することを課題とする。
【課題を解決するための手段】
【００２７】
前記課題を解決するため、本発明のスタートアップ回路を有するバイアス回路は、カレントミラー回路を用いて、印加された電源電圧から一定のバイアス電圧を出力ノードに発生させるバイアス回路と、前記カレントミラー回路を構成するＭＯＳトランジスタのゲートに共通接続された共通ノードと前記出力ノードとの間に接続されるキャパシタを有するスタートアップ回路と、を備えている構成とした。
【００２８】
また、前記スタートアップ回路は、前記電源電圧の初期印加時に前記バイアス回路を作動させる構成である。
【００２９】
前記バイアス回路は、前記電源電圧に接続されたソースを有する第一ＰＭＯＳトランジスタと、前記第一ＰＭＯＳトランジスタのゲートに接続されて前記共通ノードを形成するゲートおよびドレインと、前記電源電圧に接続されたソースと、を有する第二ＰＭＯＳトランジスタと、前記第一ＰＭＯＳトランジスタのドレインに接続されて前記出力ノードを形成するゲートおよびドレインと、接地電源に接続されたソースと、を有する第一ＮＭＯＳトランジスタと、前記第二ＰＭＯＳトランジスタのドレインに接続されたドレインと、前記第一ＮＭＯＳトランジスタのゲートに接続されたゲートと、を有する第二ＮＭＯＳトランジスタと、前記第二ＮＭＯＳトランジスタのソースと前記接地電源との間に接続された抵抗と、を備えている構成が可能である。
【００３０】
また、前記課題を解決するため、本発明のスタートアップ回路を有するバイアス回路は、二段のカレントミラー回路（a double-stage current mirror circuit）であるカスコードカレントミラー回路（a cascode current mirror circuit）を用いて、印加された電源電圧から一定のバイアス電圧を出力ノードに発生させるバイアス回路と、前記電源電圧の初期印加時に前記バイアス回路を作動させるスタートアップ回路と、を備え、前記スタートアップ回路は、前記カスコードカレントミラー回路の第一カレントミラー回路（a first single-stage current mirror circuit）を構成する第一ＭＯＳトランジスタのゲートに共通接続された第一共通ノードと第二カレントミラー回路（a second single-stage current mirror circuit）を構成する第二ＭＯＳトランジスタのゲートに共通接続された第二共通ノードとの間に接続された第一キャパシタと、前記第二共通ノードと前記出力ノードとの間に接続された第二キャパシタと、を備えている構成とした。
【００３１】
前記バイアス回路は、前記電源電圧に接続されたソースを有する第一ＰＭＯＳトランジスタと、前記第一ＰＭＯＳトランジスタのゲートに接続されて前記第一共通ノードを形成するゲートおよびドレインと、前記電源電圧に接続されたソースと、を有する第二ＰＭＯＳトランジスタと、前記第一ＰＭＯＳトランジスタのドレインに接続されたソースを有する第三ＰＭＯＳトランジスタと、前記第一ＰＭＯＳトランジスタのゲートに接続されて前記第二共通ノードを形成するゲートおよびドレインと、前記第二ＰＭＯＳトランジスタのドレインに接続されたソースと、を有する第四ＰＭＯＳトランジスタと、前記第三ＰＭＯＳトランジスタのドレインに接続されて前記出力ノードを形成するゲートおよびドレインと、接地電源に接続されたソースと、を有する第一ＮＭＯＳトランジスタと、前記第四ＰＭＯＳトランジスタのドレインに接続されたドレインと、前記第一ＮＭＯＳトランジスタのゲートに接続されたゲートと、を有する第二ＮＭＯＳトランジスタと、前記第二ＮＭＯＳトランジスタのソースと前記接地電源との間に接続された抵抗と、を備えている構成が可能である。
【発明の効果】
【００３２】
本発明によれば、電源電圧に由来するノイズを除去し、スタートアップ回路による電力消費を防止し、高周波領域における安定性が改善されたことに伴い発振可能性を除去したスタートアップ回路を有するバイアス回路を提供することができる。
【発明を実施するための最良の形態】
【００３３】
以下、添付した図面を参照して、本発明をさらに詳細に説明する。
【００３４】
図７は、本発明の第一の実施形態に係るスタートアップ回路を有するバイアス回路を示す図である。本発明のスタートアップ回路を有するバイアス回路は、ＰＭＯＳトランジスタＭＰ71，ＭＰ72、ＮＭＯＳトランジスタＭＮ73，ＭＮ74および抵抗Ｒ71を有するバイアス回路と、キャパシタ（capacitor；コンデンサともいう）ＣＰ1を有するスタートアップ回路７０と、を備えている。
【００３５】
ＰＭＯＳトランジスタＭＰ71のゲートと、ＰＭＯＳトランジスタＭＰ72のゲートおよびドレインとは共通接続され、これらのソースは電源電圧Ｖｃｃにそれぞれ接続され、それによってカレントミラー回路（current mirror circuit）を構成している。ＰＭＯＳトランジスタＭＰ71，ＭＰ72のドレインは、それぞれＮＭＯＳトランジスタＭＮ73，ＭＮ74のドレインと接続されている。
【００３６】
ＮＭＯＳトランジスタＭＮ73のゲートおよびドレインは、ＮＭＯＳトランジスタＭＰ74のゲートと共通接続されて出力ノードを形成しており、出力電圧Ｖｇｎは出力ノードを通して出力される。ＮＭＯＳトランジスタＭＮ73，ＭＮ74のソースは、接地電圧Ｖｓｓに接続されている。
【００３７】
キャパシタＣＰ1は、カレントミラーを構成するＰＭＯＳトランジスタＭＰ71およびＭＰ73のゲートが共通接続された共通ノードと出力ノードとの間に接続され、バイアス回路の初期駆動および周波数補償を行うといった役割を果たす。
【００３８】
かかる回路構成において、初期駆動電圧が印加される前のノードＮ71の電圧は、次の式（５）で表される。
【００３９】
【数５】
2004259275.tif 000007
ここで、ＶTHは、ＭＯＳトランジスタの閾値電圧（threshold voltage）であり、ＶTHnは、ＮＭＯＳトランジスタの閾値電圧である。
【００４０】
ノードＮ71の電圧はＶTHnより小さいので、ＰＭＯＳトランジスタＭＰ71，ＭＰ72はオフ状態にある。かかる状態で、電源電圧が印加され０からＶｃｃまで遷移される初期にＮＭＯＳトランジスタＭＮ73，ＭＮ74がオフ状態にあるので、ノードＮ71の電圧は電源電圧に比例して増加するようになる。
【００４１】
ノードＮ71，Ｎ72はキャパシタＣＰ1に接続されているので、ノードＮ72の電圧が増加すればノードＮ71の電圧も増加する。この際、ノードＮ71の電圧であるＶｇｎが増加し続けて、ＮＭＯＳトランジスタＭＮ73のゲート電圧がＶTHnより大きくなると、ＮＭＯＳトランジスタＭＮ73はターンオン状態になる。したがって、連続的にＮＭＯＳトランジスタＭＮ74がターンオンされながら、ＰＭＯＳトランジスタＭＰ71，ＭＰ72が全てターンオン状態になり、基準電圧を発生するための回路は正常な動作状態に入る。
【００４２】
電源電圧がＶｃｃ電圧まで完全に遷移して、安定した状態になれば、ノードＮ71，Ｎ72の電圧は安定的なバイアス電圧を形成する。この際、キャパシタＣＰ1は直流について開かれた状態（open-circuited state）となるため、電力消費は発生しない。
【００４３】
また、前記したようにかかる基準電圧発生回路は正帰還ループが形成されているため、キャパシタＣＰ1がスタートアップ機能と共に周波数補償回路の機能も行って、基準電圧発生回路の発振可能性（the possibility of oscillating）を除去する役割を果たす。
【００４４】
図８は、図７の回路と等価な回路を示す図である。図８に示されるように、図７の回路はフィードバック構造の二つのアンプＡｍｐ１，Ａｍｐ２およびキャパシタＣＰ1を用いた等価な回路に描き直される。この際、周波数補償はキャパシタＣＰ1によって行われ、従来の回路のような発振可能性は除去される。
【００４５】
図９は、本発明の第一の実施形態に係るスタートアップ回路を有するバイアス回路の周波数特性を示すシミュレーショングラフである。グラフにおいてｘ軸（横軸）は周波数を示し、ｙ軸（縦軸）はｘ軸の周波数に対応する利得を示している。グラフに示されるように、周波数補償がキャパシタＣＰ1によって行われ、高周波領域でも利得が０ｄＢより大きくなることがない。
【００４６】
図１０Ａないし図１０Ｃは、従来のスタートアップ回路を有するバイアス回路および本発明に係るスタートアップ回路を有するバイアス回路の出力波形を示す図である。
【００４７】
図１０Ａは、スタートアップ機能を有しないバイアス回路の出力波形を示し、図１０Ｂは、従来のスタートアップ回路を有するバイアス回路の出力波形を示し、図１０Ｃは、本発明に係るスタートアップ回路を有するバイアス回路の出力波形を示している。
【００４８】
グラフに示されるように、図１０Ａは、スタートアップ機能が備えられていないため、所望のバイアス電圧が出力されないことを示している。また、図１０Ｂでは、スタートアップ機能が備えられているので所望のバイアス電圧が出力されるが、高周波領域で発振が生じている。一方、図１０Ｃでは、安定的なバイアス電圧が出力され、また周波数が補償されるので発振現象が存在しないことが示されている。
【００４９】
図１１は、本発明に係るスタートアップ回路を有するバイアス回路から出力された電圧の波形と、従来のスタートアップ回路を有するバイアス回路から出力された電圧の波形とを示す図である。図１１によると、波形Ａが本発明に係る回路から出力された電圧の波形を示し、波形Ｂが従来の回路の電圧の波形を示している。図１１に示されるように、本発明に係るスタートアップ回路を有するバイアス回路の出力電圧がより安定的であることが分かる。
【００５０】
図１２ないし図１４は、本発明の第二ないし第四の実施形態に係るスタートアップ回路を有するバイアス回路を示す図である。
【００５１】
図１２において、図７の回路と比較して、抵抗Ｒ81がＮＭＯＳトランジスタの代わりにＰＭＯＳトランジスタＭＰ82のソースと電源電圧との間に接続されているが、カレントミラー回路の動作による回路の全体の動作は図７と同様である。
【００５２】
図１３および図１４は、二段のカレントミラー回路からなるカスコード回路を示す図である。電流源回路（current source circuit）は、大きい小信号出力抵抗値（large small-signal output resistance value）を有しており、出力電圧値の変化に影響されず、ほぼ一定値の電流が出力可能である。したがって、カスコード形態の電流源回路は、小信号出力抵抗値を大きくするために用いられる。
【００５３】
かかる回路の動作原理は、図７に示されたものと同様、スタートアップ回路８０，９０，１００として用いられるキャパシタＣＰ81，ＣＰ91，ＣＰ92，ＣＰ101，ＣＰ102が電源電圧の初期印加時にバイアス回路を起動させ、周波数補償の役割を果たす。
【００５４】
以上、本発明の望ましい実施形態について説明したが、本発明は前記した実施形態に限定されず、特許請求の範囲で請求する本発明の要旨を逸脱しない範囲で、当該発明の属する技術分野における通常の知識を有するものによって多様な変形実施が可能であることはいうまでもない。
【産業上の利用可能性】
【００５５】
本発明は、電源電圧からのノイズおよび静的電流による電力消費を防止し、高周波領域における安定性を改善させるためのバイアス回路に適用される。
【図面の簡単な説明】
【００５６】
【図１】ウィルソンカレントミラーを用いた一般的なバイアス回路を示す図である。
【図２】従来のスタートアップ回路を有するバイアス回路を示す図である。
【図３】従来のスタートアップ回路を有するバイアス回路の他の例を示す図である。
【図４】従来のスタートアップ回路を有するバイアス回路の他の例を示す図である。
【図５Ａ】従来のスタートアップ回路を有するバイアス回路の周波数特性を示す図である。
【図５Ｂ】従来のスタートアップ回路を有するバイアス回路の周波数特性を示す図である。
【図６】従来のスタートアップ回路を有するバイアス回路の出力電圧の測定を示す図である。
【図７】本発明の第一の実施形態に係るスタートアップ回路を有するバイアス回路を示す図である。
【図８】図７の回路と等価な回路を示す図である。
【図９】本発明の第一の実施形態に係るスタートアップ回路を有するバイアス回路の周波数特性を示すシミュレーショングラフである。
【図１０Ａ】スタートアップ機能を有しないバイアス回路の出力波形を示す図である。
【図１０Ｂ】従来のスタートアップ回路を有するバイアス回路の出力波形を示す図である。
【図１０Ｃ】本発明に係るスタートアップ回路を有するバイアス回路の出力波形を示す図である。
【図１１】本発明に係るスタートアップ回路を有するバイアス回路から出力された電圧の波形と、従来のスタートアップ回路を有するバイアス回路から出力された電圧の波形とを示す図である。
【図１２】本発明の第二の実施形態に係るスタートアップ回路を有するバイアス回路を示す図である。
【図１３】本発明の第三の実施形態に係るスタートアップ回路を有するバイアス回路を示す図である。
【図１４】本発明の第四の実施形態に係るスタートアップ回路を有するバイアス回路を示す図である。
【符号の説明】
【００５７】
７０，８０，９０，１００  スタートアップ回路
【図１】
2004259275.tif 000008
【図２】
2004259275.tif 000009
【図３】
2004259275.tif 000010
【図４】
2004259275.tif 000011
【図５Ａ】
2004259275.tif 000012
【図５Ｂ】
2004259275.tif 000013
【図６】
2004259275.tif 000014
【図７】
2004259275.tif 000015
【図８】
2004259275.tif 000016
【図９】
2004259275.tif 000017
【図１１】
2004259275.tif 000018
【図１２】
2004259275.tif 000019
【図１３】
2004259275.tif 000020
【図１４】
2004259275.tif 000021
【図１０Ａ】
2004259275.tif 000022
【図１０Ｂ】
2004259275.tif 000023
【図１０Ｃ】
2004259275.tif 000024