(57)【要約】【課題】電圧降下の影響を好適に補正し、好ましい表示画像を得ることができる画像表示装置を提供する。【解決手段】行配線１００３を順次選択し走査する走査手段（走査回路２，２’）と、列配線１００４に印加する変調信号を出力する変調手段（変調回路８）と、を備える画像表示装置において、前記変調信号は、複数の電圧振幅値を有するパルス幅変調された電圧信号であって、画像データＤｉｎ［Ｉ］に対して、少なくとも前記行配線１００３の抵抗分による電圧降下の影響を低減するための補正画像データＤｏｕｔ［Ｉ］を算出する電圧降下補正手段Ａを有し、前記変調手段（変調回路８）は前記補正画像データＤｏｕｔ［Ｉ］に基づいて、前記変調信号のパルス幅及び／または電圧振幅値を伸張した変調信号を出力する。【選択図】  図１
2004212537.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、
前記行配線を順次選択し走査する走査手段と、前記列配線に印加する変調信号を出力する変調手段とを備える画像表示装置において、
前記変調信号は、複数の電圧振幅値を有するパルス幅変調された電圧信号であって、画像データに対して、少なくとも前記行配線の抵抗分による電圧降下の影響を低減するための補正画像データを算出する電圧降下補正手段を有し、
前記変調手段は、前記補正画像データに基づいて、前記変調信号のパルス幅及び／または電圧振幅値を伸張した変調信号を出力することを特徴とする画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の表示用素子をマトリクス配線した表示パネルを備える画像表示装置に関する。
【０００２】
【従来の技術】
従来、この種の画像表示装置としては、例えば、下記特許文献１において開示されるように、行方向にＮ個、列方向にＭ個の合計Ｎ×Ｍ個の冷陰極素子を２次元的にマトリクス状に配列し、それらを行方向に設けられたＭ本の行配線と列方向に設けられたＮ本の列配線によりマトリクス配線してなるマルチ電子源を備えた構成の画像表示装置が知られている（単純マトリクス構造）。
【０００３】
この画像表示装置は、行配線と列配線の両方に所定の駆動電圧を印加することにより、両配線に接続された冷陰極素子を駆動して電子を放出させ、マルチ電子源に対向配置した蛍光体に電子ビームを照射することによって画像を表示するものである。
【０００４】
マトリクス配線された多数の冷陰極素子を駆動する場合には、マトリクスの１行分の素子群（１行分の素子群は１本の行配線に接続されている）を同時に駆動する方法が行われている。
【０００５】
すなわち、１本の行配線に所定の選択電位を印加すると共に、該行配線に接続されたＮ個の冷陰極素子のうち駆動対象となるものに接続している列配線のみに所定の変調電位を印加することで、１行分の複数の素子を同時に制御している。そして、駆動行を次々と切り替えて全ての行を走査していき、視覚の残像現象を利用して２次元的な画像を形成している（線順次駆動）。
【０００６】
この方法によれば、１素子ずつ走査していく方法と比較して、各素子に割り当てられる駆動時間がＮ倍長く確保されるため、画像表示装置の輝度を高くすることができるという利点がある。
【０００７】
しかし、１行分のＮ個の冷陰極素子は、１本の行配線に接続されており、各素子ごとにその接続位置が異なっているため、１行分の素子群を同時に駆動する場合には、配線抵抗による電圧降下の影響を受けて、各素子の輝度にバラツキが生じてしまう。
【０００８】
特にこの電圧降下は、線順次駆動する際に電流が集中して流れ込む選択された行配線において特に顕著である。
【０００９】
また、電圧降下は行配線の駆動端からの抵抗値だけでなく、駆動状態にある冷陰極素子がどのような位置にあるかによって変化するため、補正を行う上では、画像データに応じて補正を行う必要がある。
【００１０】
この電圧降下に起因する輝度低下を補償するために、上記特許文献１においては、画像データに対しその補正量を算出し、それらを合成する構成が提案されている。
【００１１】
図１６を参照して従来の構成について説明する。図１６は特許文献１の第１実施例の構成図を示したものである。詳細な説明は該公報に書かれているので省略するが、図１６に示されるように補正を行うために、各列配線毎に備えられる乗算器２０８にて輝度データと、メモリ手段２０７からの補正データとを乗算し、変調信号発生器２０９に補正後データを転送する構成が公開されている。
【００１２】
また、特許文献２には、本発明者によって、より簡単な回路構成で好適に電圧降下の影響を補正する例が開示されている。詳細な説明は該公報に書かれているので、省略するが、特許文献２ではマトリクス状に結線された表示パネルを線順次に走査し、さらに電圧振幅変調により変調を行う際に、走査配線において発生する電圧降下量を少ない回路により計算し、補正を行うことが記載されている。
【００１３】
同公報では、電圧降下量を計算するのにあたり、走査配線の長手方向を複数のブロックに分割し、各々のブロックの点灯状態から各々のブロックの電圧降下量を計算し、さらにそれを補間することにより、複数の列配線の各々に印加する駆動パルスの波形を補正することが記載されている。
【００１４】
一方、本発明者らが、さらに検討を行った結果、表示パネルを変調するための変調方式（変調パルス）として、図１７に示すような、パルスの電圧方向と時間方向の変調を併用した変調方式が好ましいことが見出されている。
【００１５】
この理由としては、
（１）画像を表示するのに好ましい階調数を表現するためには、単純なパルス幅変調ではパルス幅変調のクロック周波数が高くなりすぎてしまうこと、
（２）画像を表示するのに好ましい階調数を表現するためには、単純な振幅変調ではＤＡ変換回路のビット数が多くなるなど、回路が大きくなること、
などを考慮した結果である。
【００１６】
【特許文献１】
特開平８−２４８９２０号公報
【特許文献２】
特開２００２−２２９５０６号公報
【００１７】
【発明が解決しようとする課題】
しかしながら、画像データの階調情報に応じて、変調パルスの電圧方向と時間方向の変調を併用した変調方式に対して、前述の電圧降下の影響を補正する方法については、これまで検討されていなかった。
【００１８】
また、電圧降下の補正を行い、好適に画像を表示するという目的に対し、変調手段の入力データを増加させた際に、上記変調方式において、どのような順に変調パルスを増加させていくのが好ましいかについても十分検討がされていなかった。
【００１９】
本発明は上記の従来技術の課題を鑑みなされたもので、その目的とするところは、パルス幅の電圧方向と時間方向の変調を併用した変調方式を用いて、電圧降下の影響を好適に補正し、好ましい表示画像を得る技術を提供することにある。
【００２０】
【課題を解決するための手段】
上記目的を達成するために本発明にあっては、
（１）マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、
前記行配線を順次選択し走査する走査手段と、前記列配線に印加する変調信号を出力する変調手段とを備える画像表示装置において、
前記変調信号は、複数の電圧振幅値を有するパルス幅変調された電圧信号であって、画像データに対して、少なくとも前記行配線の抵抗分による電圧降下の影響を低減するための補正画像データを算出する電圧降下補正手段を有し、
前記変調手段は、前記補正画像データに基づいて、前記変調信号のパルス幅及び／または電圧振幅値を伸張した変調信号を出力することを特徴とする。
【００２１】
また、（２）上記（１）の構成において、前記変調信号は、前記変調手段の入力データを１単位増加させたとき、所定の前記電圧振幅値の時間幅を１単位時間増加させる波形であり、該波形の時間幅が変調可能な時間幅の上限を超える場合には、前記所定の電圧振幅値を１単位電圧増加させた波形となることが好適である。
【００２２】
また、（３）上記（１）または（２）の構成において、前記電圧降下補正手段は、
前記画像データを、前記画像データに基づいて変調を行った際の実効的な電圧値に変換する実効電圧計算手段と、
前記実効電圧値に対して、少なくとも前記行配線の抵抗分による電圧降下の影響を低減するための補正値を算出する補正値算出手段と、
該補正値と該実効電圧値を演算し補正された実効電圧値を算出する演算手段と、
補正された実効電圧値を前記補正画像データに変換する変換手段と、
を有することが好適である。
【００２３】
また、（４）上記（３）の構成において、前記電圧降下補正手段は、前記補正画像データが変調手段の入力範囲に収まるように、予め前記画像データに０より大きく１以下のゲインが乗算された画像データに対し、前記補正画像データを算出することが好適である。
【００２４】
また、（５）上記（３）の構成において、前記変調手段は、
前記補正画像データが変調手段の入力範囲に収まるように、該前記補正画像データに０より大きく１以下のゲインが乗算された補正画像データに基づいて変調信号を出力することが好適である。
【００２５】
【発明の実施の形態】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００２６】
（第１の実施の形態）
これまで述べてきたように、表面伝導型放出素子等の画像表示素子を単純マトリクス構造に配置した表示装置においては、行配線における電圧降下の影響により、表示画像が劣化するという課題があった。
【００２７】
本実施の形態では、パルス幅の電圧方向と時間方向を変調する変調方式（振幅・パルス幅変調）をもちいた画像表示装置において、配線抵抗に起因する電圧降下の影響を好適に補正するものである。
【００２８】
まず本発明の画像表示装置である表示パネルの概観、表示パネルの電気的接続については、特開２００２−２２９５０６の実施例に記載されている構成を前提としている。すなわち、いわゆる単純マトリクス状に行配線、列配線を作製し、その行と列の交差部に画像表示素子を配置した構造である（図２参照）。
【００２９】
以下、本発明の画像表示装置の画像表示素子の例として好適に用いることができる表面伝導型放出素子の特性について説明する。
【００３０】
（表面伝導型放出素子の特性）
表面伝導型放出素子は、２つの電極とその間に形成された電子放出部とからなる。図２に示すように、２つの電極のそれぞれは行配線１００３と列配線１００４に電気的に接続されており、両電極に所定の電位（その電位差が素子駆動電圧Ｖｆとなる）を印加すると、前記電子放出部から電子が放出される。ここで放出電子による電流を放出電流Ｉｅと呼び、両電極間に流れる電流を素子電流Ｉｆと呼ぶ。
【００３１】
図３は、本実施の形態に係る画像表示素子の一例である表面伝導型放出素子の特性を示すグラフである。典型的な表面伝導型放出素子は、図３に示すように（放出電流Ｉｅ）対（素子駆動電圧Ｖｆ）特性、および（素子電流Ｉｆ）対（素子駆動電圧Ｖｆ）特性を有する。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著しく小さく、同一尺度で図示するのが困難であるため、２本のグラフは各々異なる尺度で図示した。
【００３２】
このような表面伝導型放出素子は、放出電流Ｉｅに関して以下に述べる３つの特性を有している。
【００３３】
第一に、ある電圧（これを閾値電圧Ｖｔｈと呼ぶ）以上の電圧を素子に印加すると急激に放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満の電圧では放出電流Ｉｅはほとんど検出されない。すなわち、表面伝導型放出素子は、放出電流Ｉｅに関して、明確な閾値電圧Ｖｔｈを持った非線形素子であるといえる。
【００３４】
第二に、放出電流Ｉｅは素子に印加する素子駆動電圧Ｖｆに依存して変化するため、素子駆動電圧Ｖｆを変化させることにより、放出電流Ｉｅの大きさを制御できる。
【００３５】
第三に、冷陰極素子は高速な応答性を有しているため、素子駆動電圧Ｖｆの印加時間により放出電流Ｉｅの放出時間を制御できる。
【００３６】
以上のような特性を有するため、表面伝導型放出素子を表示装置に好適に用いることができる。たとえば第一の特性を利用すれば、表示画面を順次走査して表示を行うことが可能である。すなわち、駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖｔｈ以上の電圧を適宜印加し、非選択状態の素子には閾値電圧Ｖｔｈ未満の電圧を印加する。駆動する素子を順次切り替えることにより、表示画面を順次走査して表示を行うことが可能である。
【００３７】
また、第二の特性を利用することにより、素子に印加する素子駆動電圧Ｖｆの大きさにより、蛍光体の発光輝度を制御することができ、階調画像の表示及び画像品質の調整が可能である。
【００３８】
また、第三の特性を利用することにより、素子に素子駆動電圧Ｖｆを印加する時間により、蛍光体の発光時間を制御することができ、階調画像の表示及び画像品質の調整が可能である。
【００３９】
したがって本発明の画像表示装置は、上記第二及び第三の特性を併用して表示パネル１の変調を行っている。
【００４０】
図４は、本実施の形態に係る画像表示装置の変調パルスの波形の一例を示す模式図である。
【００４１】
前述したように、本発明では冷陰極素子の応答性の速い点や、電圧に対する制御性の良さという利点を踏まえて、図４のような駆動パルスを用いている。
【００４２】
図４（ａ）に示す波形は、変調手段（変調回路）のビット数を１０ビットとした場合の一つの例である。同図では、時間方向の階調の増加する１単位時間（１時間スロット）をΔｔとし、２５６個の時間スロット（タイムスロット）をもっている。
【００４３】
電圧の振幅方向は、変調手段への入力値に応じて、Ｖ１、Ｖ２、Ｖ３、Ｖ４（本例では、｜Ｖ１｜＜｜Ｖ２｜＜｜Ｖ３｜＜｜Ｖ４｜  ：ただし｜  ｜は絶対値）となる４つの電圧を取ることとした。
【００４４】
ここで、電圧振幅値の差、即ち｜Ｖ２｜−｜Ｖ１｜、｜Ｖ３｜−｜Ｖ２｜、｜Ｖ４｜−｜Ｖ３｜、を１単位電圧と呼ぶ。
【００４５】
図中に記載された数字は変調手段への入力データの大きさと対応していて、変調手段への入力データがＸである場合には、図の波形でＸ以下の数字が記載されているブロックから構成される波形が出力される。
【００４６】
例えば、入力データが５１１（十進数）である場合には、第１〜第２５５の時間スロットではＶ２の電圧を出力し、第２５６の時間スロットでは、Ｖ１の電圧を出力する（同図（ｂ））。
【００４７】
同様に、入力データが７７０（十進数）である場合には、第１〜第２の時間スロットではＶ４の電圧を出力し、第３から第２５６の時間スロットでは、Ｖ３の電圧を出力する（同図（ｃ））。
【００４８】
本発明は、このような画像データに対応した変調手段の入力データに基づいて、時間方向及び電圧振幅方向に変調された駆動電圧波形を出力する画像表示装置において、下述されるような電圧降下補正を行ったときに、その補正分をこの電圧波形の形成方法を維持して、その積分値を増加させるものである。
【００４９】
即ち、電圧降下補正分として、入力データを１単位増加させるときには、まず優先的に時間スロットを増加させ（１単位時間増加させ）、時間スロットが満たされている場合には、電圧振幅値を１単位電圧だけ増加させるものである。
【００５０】
なお、図４の波形は一例であって、図５（ａ）や（ｂ）のような波形であってもかまわない。
【００５１】
また、電圧方向も上記の例では４つの電源を切り替えていたが、特にこれにこだわることはない。
【００５２】
なお、Ｖ１、Ｖ２、Ｖ３、Ｖ４の電位と走査回路が選択されている走査配線に出力する選択電位Ｖｓとの電位差は、図３に示す閾値Ｖｔｈよりも大きくなるように設定されている。
【００５３】
また、Ｖ１、Ｖ２、Ｖ３、Ｖ４の電位と走査回路が非選択の走査配線に出力する非選択電位Ｖｎｓとの電位差は、前述の閾値Ｖｔｈよりも小さくなるように設定されている。
【００５４】
このように動作点を設定することにより、本実施の形態の変調方式により、好適に変調を行うことができる。
【００５５】
以下、本実施の形態に係る電圧降下補正方法について説明を行う。
【００５６】
（電圧降下補正方法）
上述した変調方式における電圧降下を補正するためには、その前段階として実際に発生する電圧降下量を算出する必要がある。
【００５７】
行配線１００３上に発生する電圧降下量を予測するために、本発明者らは以下の（１）〜（３）のような性質を考慮した。
【００５８】
（１）変調手段の出力波形は、図４に示したような時間的に変化する波形であるが、その時間的な変化は、１水平走査期間の中である電位からその１つ下の電位に変化し、その後一定の電位をとる波形であるため、電流の変化は少ない。また、自然画などの表示画像では各々の列から、さまざまな形の駆動パルスが印加され、それらが印加されることによる電流の合成電流が走査配線に流れるため、この合成電流も時間的な変動が少ない。したがって該電流が配線に流れることにより発生する電圧降下量も時間的な変動は小さい。
【００５９】
このことから、本実施の形態では１水平走査期間中に発生する電圧降下量の時間的な変動は無視し、１水平走査期間中に平均的に発生する電圧降下量に基づいて補正を行うこととした（以下、１水平走査期間中の平均的な電圧降下量を「実効電圧降下量」という）。
【００６０】
また、次の近似として実効電圧降下量は変調配線に印加される変調パルスの時間的な変化を平均化した実効的な振幅値の電圧が印加された場合として計算することとした。
【００６１】
また、（２）図３のＶｆ対Ｉｆ特性カーブにおいて、表面伝導型放出素子の両端に実効電圧ＶＦ０を印加したときの素子電流をＩｆ０と定義すると、逆にＩｆ０の素子電流を表面伝導型放出素子に注入すれば、素子の両端に実効電圧ＶＦ０が発生すること。
【００６２】
また、（３）列配線１に素子電流Ｉｆ１、列配線２に素子電流Ｉｆ２、・・・、列配線Ｎに素子電流ＩｆＮを流したときに選択されている行配線に発生する電圧降下は、いわゆる重ねの理が成り立ち、各列配線に個々に素子電流を流したときに発生する電圧降下を重ね合わせた電圧降下量として簡単に計算できること。
【００６３】
したがって本実施の形態では、以下のようなステップにしたがって電圧降下量を算出することとした。
【００６４】
まず、入力された画像データをそのまま変調手段に入力した場合に、各々の変調配線に印加される実効的な電圧値に変換する。
【００６５】
つぎに、該電圧値が選択された行配線上の表面伝導型放出素子に印加された際に流れる実効的な素子電流量に変換する。
【００６６】
さらに、その素子電流を流したときの行配線上での電圧降下量を（３）の特性に従って計算を行う。
【００６７】
さらに、算出された電圧降下量を前述の実効電圧値に加算し補正する。
【００６８】
さらに、振幅の平均値が、加算後の実効電圧値になるような変調データに変換し、その変調データを変調手段へと入力する。
【００６９】
図６は上記（３）の特性をもとに、素子電流量から行配線上の電圧降下を算出する方法を説明するための図である。
【００７０】
同図では簡便化のため列の本数を４とし、行配線については、選択行以外は省略した。また選択行の電位は行配線上の電圧降下量を計算上での基準となる電位であるため、計算上のグランドとして記載した。
【００７１】
またある列とその隣の列のあいだの行配線の抵抗値をｒとし、すべての区間で共通とした。また、行配線取り出し部の抵抗もｒとした。また列配線と行配線の間に接続される表面伝導型放出素子は計算上必要ないため省略した。
【００７２】
図６（ａ）は列配線１のみに電流Ｉｆ１を注入した場合の例である。このときΔＶ１〜ΔＶ４に発生する電位は、同図右の折れ線のようになり（折れ線の縦軸は電位、横軸は水平方向の位置である）、グランド電位に対して以下の電位差が発生する。
【数１】
2004212537.tif 000003
同様に、図６（ｂ）は列配線２のみに電流Ｉｆ２を注入した場合の例である。このときΔＶ１〜ΔＶ４に発生する電位は、同図右の折れ線のようになり、グランド電位との間に以下の電位差が発生する。
【数２】
2004212537.tif 000004
同様に、図６（ｃ）は列配線３のみに電流Ｉｆ３を注入した場合の例である。このときΔＶ１〜ΔＶ４に発生する電位は、同図右の折れ線のようになり、グランド電位との間に以下の電位差が発生する。
【数３】
2004212537.tif 000005
同様に、図６（ｄ）は列配線４のみに電流Ｉｆ４を注入した場合の例である。このときΔＶ１〜ΔＶ４に発生する電位は、同図右の折れ線のようになり、グランド電位との間に以下の電位差が発生する。
【数４】
2004212537.tif 000006
これらの間には前述の（３）の特性により、重ねの理が成り立つため、列配線１〜４に素子電流Ｉｆ１〜Ｉｆ４を注入したときにΔＶ１〜ΔＶ４に発生する電位は、数５に従う。
【数５】
2004212537.tif 000007
本実施の形態では列配線が４つの簡単なモデルについて説明を行ったが、列の本数がさらに多い場合や、配線の抵抗値が不均等になっても、定数などは変化するが、原理的にこの法則が成り立つことを確認した。
【００７３】
画像表示装置としては、列配線の本数は数１００以上の本数になるが、列配線の本数が増えても上述の計算方法を各列配線に対して繰り返すことにより、選択されている行配線上の電圧降下量を計算することが可能である。
【００７４】
上述の演算は、列配線がＮ本ある表示パネルに対しては数６に示したマトリクス演算になる。しかし、数６の演算を１水平期間に同期して行うためには、計算量が非常に多いため、大規模なハードウエアが必要である（Ｎ×Ｎの積和演算をＮ回行う必要がある。）。
【数６】
2004212537.tif 000008
ここで、ａｉｊ（ｉ＝１〜Ｎ，ｊ＝１〜Ｎ）は配線抵抗の値により定まる定数である。
【００７５】
そこで発明者らは、計算を簡略化するために、縮退化させた近似モデルにより電圧降下量の近似解を計算することとした。図７は、電圧降下量の計算方法において、図７（ａ）に示すような表示パネルを図７（ｂ）のように縮退化させた近似モデルを模式的に説明するための図である。
すなわち、同図に示すように、以下のようなモデル化を行った。
【００７６】
（１）Ｎ本ある列配線を４つのブロックに分けた（ｎ＝Ｎ／Ｂｌｏｃｋ、ただしＢｌｏｃｋ＝４）。
【００７７】
（２）各ブロックの中央にブロック内の素子電流の総和が行配線へ流れ込むこととした。
【００７８】
（３）ブロックの境界となる位置においてノードＰ１〜Ｐ５を定義し、ノードＰ１〜Ｐ５の電位と選択された行配線の供給端電位（Ｖｓ）との電位差（電圧降下量）をΔＶＮ１〜ΔＶＮ５とした（ノードをブロックとブロックの境界の位置で定義しているので、後述する直線近似をする際に計算がしやすくなるためである）。
【００７９】
（４）隣り合うノード間の抵抗は、縮退させたことを考慮し抵抗値をｎ倍した。なお、図７（ｂ）の縮退モデルにおけるΔＶＮ１〜ΔＶＮ５は数７に示したマトリクス演算により簡単に計算することができる。
【数７】
2004212537.tif 000009
ここで、ｂｉｊ（ｉ＝１〜５，ｊ＝１〜４）は配線抵抗の値により定まる定数である。また、ＩＦＢ［Ｊ］（Ｊ＝１，２，・・ＢＬＯＣＫ）はブロックＪに含まれる列の電流値ＩＦ［Ｉ］の総和である。
【００８０】
本例の場合ＢＬＯＣＫ＝４として、
【数８】
2004212537.tif 000010
として計算できる。ただしｎは１ブロックに含まれる列配線本数であり、ｎ＝Ｎ／ＢＬＯＣＫ＝Ｎ／４である。
【００８１】
ある列配線の素子電流ＩＦ［Ｉ］（Ｉ＝１，２，・・・Ｎ）は、各々の列の実効電圧ＡＶＦ［Ｉ］（Ｉ＝１，２，・・・Ｎ）が表面伝導型放出素子の両端に印加された際に流れる電流として、図３の特性から求めることができる。
【００８２】
またｂｉｊは行配線の端部を基準としたときの、ｊ番目のブロックに単位電流を注入したときのｉ番目のノードの電位である。これは、配線抵抗の値などにより定まる定数であって、キルヒホフの法則にしたがって簡単に計算することができる。
【００８３】
したがって、数７の計算を行うことで、ノードＰ１〜Ｐ５における電圧降下の値ΔＶＮ１〜ΔＶＮ５を近似的に求めることができる。
【００８４】
次に、本実施の形態においては、ノードとノードの間に位置する列配線における電圧降下量は、数９に基づき、二つのノードにおける電圧降下量ΔＶＮｋ、ΔＶＮｋ＋１から直線近似することにより求めた。
【数９】
2004212537.tif 000011
前述のようにノードの位置をブロックの境界に定義したことにより、一番端のブロックにおいてもブロックの内部の点における電圧降下量を簡単に直線近似することができるというメリットがある。すなわち、ブロックの中央でノードを定義するよりも一番端のブロックにおける直線近似を簡単に行うことができる。
【００８５】
上記の例ではブロックの数を４つにした例をあげたが、さらにブロックの数を増やすことにより近似の誤差を低減できることは言うまでもない。行配線上に発生する電圧降下のカーブは滑らかな曲線であるため、ブロックの数を十分多くすれば、この直線近似による近似誤差は実用上ほとんど問題がなくなる。
【００８６】
ブロックの数は、配線抵抗の値、表面伝導型放出素子の特性、変調電圧、列配線の本数やそれにより生じる誤差などを考慮して最適な値を選べばよい。
【００８７】
また、計算量としては、近似を行う前にはＮ個の積和演算をＮ回繰り返さなければならなかったが、数７のマトリクス演算に示されるように、積和演算を（ＢＬＯＣＫ）×（ＢＬＯＣＫ＋１）回繰り返せばよく、非常に計算量を低減させることができる（上述の例では、ＢＬＯＣＫ＝４のため、４×５＝２０回の積和演算でよい。一般にこの程度の計算は一水平期間に対し、十分短い時間で実行できる）。
【００８８】
以上のようにして計算される電圧降下量を列配線に印加する変調電位に加算し、その分だけオフセットして列配線に印加すれば、各表面伝導型放出素子から放出される放出電流は、行配線上の電圧降下の影響を受けない。
【００８９】
したがってこのような補正を施すことで、これまでの課題であった電圧降下の影響による画像の劣化を改善することができる。
【００９０】
また、すべての列配線に対して計算を行わず、上述の計算方法により、近似を行って計算を行うことにより、数６の大規模なマトリクス演算が必要であったものが、数７のマトリクス演算と、数９の直線近似により計算できるため、計算量を格段に減少させることができる。
【００９１】
また、計算量を減少させたことにより、以下に述べるように非常に簡単な構成のハードウエアによって数７及び数９の計算を実現することができる。
【００９２】
以上、本発明の電圧降下量の計算について説明した。
【００９３】
次に、以上のようにして電圧降下の補正を行う処理回路を内蔵した画像表示装置の全体について説明を行う。
【００９４】
（システム全体と各部分の機能説明）
図１は本実施の形態に係る画像表示装置の回路構成の概略を示すブロック図である。
【００９５】
１は表示パネル、Ｄｘ１〜ＤｘＭ及びＤｘ１′〜ＤｘＭ′は表示パネル１の行配線の接続端子、Ｄｙ１〜ＤｙＮは表示パネルの列配線の接続端子、Ｈｖはフェースプレート１００７とリアプレート１００５（図２参照）の間に加速電圧を印加するための高圧端子、Ｖａは高圧電源、２は走査回路、８は図４において説明した波形を出力する変調回路である。
【００９６】
また、３はＣＲＴ用に表示した際にリニアな輝度特性になるようにγ補正された映像信号を本発明の表示パネル用に逆変換するための逆γ変換部であり、４は各部のタイミングをとるためのタイミング発生回路、５は１ライン分データを蓄えるためのシフトレジスタ、６は１ライン分のラッチ回路である。またＡは、本実施の形態に係る電圧降下補正手段である。
【００９７】
なお、本実施の形態に係る画像表示装置は、ＳＤ、ＨＤ、ＭＰＥＧなどさまざまな映像ソースに対応可能であるが、ここでは簡略化のため、Ｒ、Ｇ、Ｂの映像信号にデコードされたあとの処理について説明を行う（本発明の処理においてはＲＧＢごとに差異がある処理はないため、以降は単一の映像信号として説明する）。
【００９８】
（走査回路）
走査回路２及び２’は、表示パネル１を順次１行ずつ走査するために、接続端子Ｄｘ１〜ＤｘＭに対して選択電位Ｖｓまたは非選択電位Ｖｎｓを出力する回路である。
【００９９】
また、走査回路２及び２’は、タイミング発生回路４からのタイミング信号Ｔｓｃａｎに同期して、一水平期間ごとに選択している走査配線を順次切り替え、走査を行う回路である。
【０１００】
なおＴｓｃａｎは垂直同期信号及び水平同期信号などから作られるタイミング信号群である。
【０１０１】
走査回路２及び２’は、図８に示すようにそれぞれＭ個のスイッチ２０１とシフトレジスタ２０２などから構成される。これらのスイッチはトランジスタやＦＥＴにより構成するのが好ましい。
【０１０２】
なお、行配線での電圧降下を低減するためには、図１に示したように走査回路２及び２’を表示パネル１の行配線の両端に接続し、両端からドライブすることが好ましい。もちろん、本発明は走査回路が行配線の両端に接続されていない場合でも有効であり、後述の補正手段のパラメータを変更するだけで適用可能である。
【０１０３】
（電圧降下補正手段Ａ）
電圧降下補正手段Ａは、走査配線上に発生する電圧降下量を算出する回路である。同手段では前述したように走査配線上に発生する電圧降下量を時間的な変化が少ないものとし、１水平走査期間中に平均的に生じる電圧降下量を予測する。
【０１０４】
（入力変換部１０（実効電圧計算手段））
入力変換部１０では、ある水平ラインの逆γ変換後の画像データＤｉｎ［Ｉ］（Ｉは水平位置であり、Ｉ＝１，２，・・・Ｎ）が、もしそのまま変調手段である変調回路８に入力された場合の実効電圧値（時間方向を平均化した実効的な電圧）を求めるために、画像データＤｉｎ［Ｉ］から、実効電圧データＡＶＦ［Ｉ］を算出する手段である。
【０１０５】
より具体的には、変調手段８の出力特性（図４）を考慮し、図９のような変換を行って、選択された行の各列に対応した画像データを、各々の実効電圧データに変換する。なお、同手段はテーブルメモリなどによって簡単に構成できる。
【０１０６】
（電圧降下量算出部１１）
電圧降下量算出部１１は前述の実効電圧データから、電圧降下量を算出する手段である。
【０１０７】
本実施の形態の例においても、前述したように、計算量を減らした電圧降下量を縮退化して計算させた構成で記載する。
【０１０８】
図１０のように素子電流変換部（手段）３０と素子電流積算部３１とマトリクス計算部３２と水平方向補間部３３の４つの部分から構成される。
【０１０９】
素子電流変換部３０は、実効電圧データを素子電流データに変換する回路である。
【０１１０】
素子電流変換部３０は、図３の（素子電流Ｉｆ）対（素子駆動電圧Ｖｆ）に基づいて、実効電圧データＡＶＦ［Ｉ］（Ｉ＝１，２，・・Ｎ  ただしＩは水平位置）を素子電流データＩＦ［Ｉ］（Ｉ＝１，２，・・Ｎ  ただしＩは水平位置）へと変換する。
【０１１１】
素子電流積算部３１は、画面の水平方向を複数のブロックに分割し、個々のブロックの素子電流Ｉｆの総和ＩＦＢ［Ｊ］（Ｊ＝１，２，・・４  ただしＪはブロック番号）を算出する。
【０１１２】
マトリクス計算部３２は、数７で記載したマトリクス演算を行う回路ブロックである。
【０１１３】
以上の処理を行うことにより、各々のノードに対応した水平位置における、電圧降下量（電圧降下量データ）ΔＶＮ１〜ΔＶＮ５が算出される。
【０１１４】
任意の位置の電圧降下量を求めるために、水平方向補間部３３において数９に示した離散的にもとまった電圧降下量の水平方向の補間を行う。本発明では直線近似により補間を行って、任意の水平位置Ｉにおける電圧降下量データΔＶ［Ｉ］（Ｉ＝１，２，・・Ｎ）を算出した。
【０１１５】
（遅延回路部１２）
遅延回路部１２は、後述する演算回路で、実効電圧と電圧降下量を加算する際に両者のタイミングがあるように、実効電圧データＡＶＦ［Ｉ］を遅延させる回路である。
【０１１６】
遅延された実効電圧データＡＶＦ［Ｉ］はＡＶＦＤ［Ｉ］（Ｉ＝１，２，・・Ｎ  ただしＩは水平位置）へと変換する。として演算部１３に出力される。
【０１１７】
（演算部１３）
演算部１３は、各々の水平位置の画像データＤａｔａ［Ｉ］（Ｉ＝１，２，・・Ｎ）に対応した、実効電圧データＡＶＦＤ［Ｉ］（Ｉ＝１，２，・・Ｎ）に対し、その水平位置に対応した電圧降下量ΔＶ［Ｉ］（Ｉ＝１，２，・・Ｎ）を加算する手段である。
【０１１８】
すなわち、水平位置Ｉを考慮して、
【数１０】
2004212537.tif 000012
なる演算を行い、補正された実効電圧データＣＶＦ［Ｉ］を算出する。
【０１１９】
（出力変換部１４）
出力変換部１４は、補正された実効電圧データＣＶＦ［Ｉ］に基づいて、変調手段の出力が同様な実効電圧になるための変調手段への入力値を算出する為の手段である。
【０１２０】
具体的には図９の変換の逆変換を行うことにより、変調手段の入力に対応した補正画像データＤｏｕｔ［Ｉ］を計算した。
【０１２１】
（シフトレジスタ５、ラッチ回路６）
演算手段の出力である画像データＤｏｕｔ［Ｉ］（Ｉ＝１，２，・・Ｎ）は、シフトレジスタ５により、シリアルなデータフォーマットから、各列配線毎のパラレルな画像信号ＩＤ１〜ＩＤＮへとシリアル／パラレル変換され、１水平期間が開始される直前に、タイミング信号Ｔｌｏａｄにより、ラッチ回路６にロードされる。ラッチ回路６の出力は、パラレルな画像信号Ｄ１〜ＤＮとして変調手段へと供給される。
【０１２２】
なお本実施の形態では画像信号ＩＤ１〜ＩＤＮ、Ｄ１〜ＤＮはそれぞれ８ビットの画像信号とした。これらの動作タイミングはタイミング発生回路からのタイミング制御信号Ｔｓｆｔ及びＴｌｏａｄに基づいて動作する。
【０１２３】
（変調手段（回路）８）
変調手段８は、変調手段８への入力Ｄ１〜ＤＮに対し、図４に示した変調パルスを出力するように作製されている。同手段は、タイムスロットを刻むカウンタとコンパレータ、Ｖ１〜Ｖ４を切り替えるためのスイッチ、及びデコーダなどをそなえることにより簡単に構成することができる。
【０１２４】
このような画像表示装置により画像の表示を行ったところ、従来からの課題であった行配線における電圧降下による影響を抑制することができ、該電圧降下に起因する表示画像の劣化を改善することができ、非常に良好な画像を表示することができた。
【０１２５】
（第２の実施の形態）
発明者らは、本発明の変調方式に対する電圧降下補正について説明を行った。
【０１２６】
第１の実施の形態の電圧降下補正方式によれば、好適に電圧降下の補正を行うことができた。
【０１２７】
一方、第１の実施形態の構成では、補正画像データＤｏｕｔ［Ｉ］が変調手段の入力範囲できよりも大きくなりすぎてしまい、好ましく補正ができないという別の問題が起きることがあった。
【０１２８】
この原因は、補正を行うことにより補正された実効電圧データＣＶＦ［Ｉ］に対応する電圧が、変調手段の出力できる最大の電圧を超えてしまうためである。
【０１２９】
本実施の形態ではこのような問題（以降オーバーフローとよぶ）に対し、対策を行った例である。
【０１３０】
図１１は、第２の実施の形態の電圧降下補正手段の概略を示すブロック図である。
【０１３１】
第１の実施の形態との差異は逆γ後の画像データＤｉｎ［Ｉ］に対し、１より小さい固定の係数を乗算し、Ｄｉｎ［Ｉ］の取り得る範囲を狭めた点である（乗算器１７）。
【０１３２】
本実施の形態では図１１に示したように０．７５という係数を選んだが、これは一例であって補正後の実効電圧データＣＶＦ［Ｉ］に対応する電圧が変調手段８の出力できる最大の電圧値（Ｖ４）を超えないように選択すればよい。
【０１３３】
なお選択する際には、１００％の全白画面を入力として選べば、そのとき電圧降下量は最大になるため、その場合にオーバーフローが起きなければ、それ以外のすべての場合においてオーバーフローが起きるのを防ぐことができる。
【０１３４】
以上のように回路を構成すれば、電圧降下の補正をより好適に行うことができる。
【０１３５】
（第３の実施の形態）
第２の実施形態では、入力される画像データに対し固定のゲインを乗算することにより、オーバーフローに対して対策を行い、より好適に電圧降下補正を行うことができた。
【０１３６】
本実施の形態では、同じくオーバーフローを防ぐ別の構成を説明する。図１２は、第３の実施の形態に係る電圧降下補正手段の概略を示すブロック図である。
【０１３７】
第２の実施形態との差異は逆γ後の画像データＤｉｎ［Ｉ］に対し、フレームごとに変化する係数（ゲイン）を乗算し、Ｄｉｎ［Ｉ］の取り得る範囲を狭めた点である。
【０１３８】
本実施の形態では図１２に示したように補正画像データＤｏｕｔ［Ｉ］の第ｋフレームの最大値Ｄｍａｘ［ｋ］を検出する（最大値検出部１５）。さらにそれが変調手段の入力最大値ＭＡＸｉｎに収まるようにゲインＧ［ｋ］を以下のように計算した（ゲイン算出部１６）。
【数１１】
2004212537.tif 000013
さらに、算出されたゲインＧ［ｋ］を第（ｋ＋１）フレームの入力画像データＤｉｎ［Ｉ］に乗算することにより、入力画像データＤｉｎ［Ｉ］の取り得る範囲を制限した（乗算器１７）。
【０１３９】
このようにフレームごとに動的にゲインを変更することのメリットとしては、変調手段の出力レンジを有効に使用できる点であり、表示する画像によっては、第２の実施形態よりも輝度や階調を表示できる点で非常に優れている。
【０１４０】
なお、別の問題として、上記のゲインの算出方法ではオーバーフローは防止できるが、フレーム間のゲインの変動が大きすぎるために画面がフリッカ状に見えることがある。
【０１４１】
図１３は、第３の実施の形態の他の電圧降下補正手段の概略を示すブロック図である。
【０１４２】
同図では、上述した問題に対し、フィルタ部１８という新たな部分を設け、ゲインのフレーム間の変動を平滑化するフィルタ（ローパスフィルタ）により、ゲインの変動を抑える対策を講じている。
【０１４３】
フィルタとしてはたとえば以下に示すような帰還型のフィルタによってゲインの変動を抑えた別のゲインＧａ［ｋ］を算出した。
【数１２】
2004212537.tif 000014
このように算出されたゲインＧａ［ｋ］を画像データＤｉｎ［Ｉ］に乗算することにより、オーバーフローを防止した。
【０１４４】
なお、ゲインをフィルタすることにより、厳密にはオーバーフローを防止することができないことがあった。
【０１４５】
これに対し、オーバーフローを完全に防止する目的で、補正画像データＤｏｕｔ［Ｉ］の大きさを変調手段の入力最大値ＭＡＸｉｎ以下の範囲に完全に制限するリミッタ部１９を図１３のように設けることで、オーバーフローを完全に防止することができた。
【０１４６】
すなわち
【数１３】
2004212537.tif 000015
このようにリミットした出力Ｄｏｕｔ［Ｉ］をシフトレジスタ５への入力として供給し変調を行ったところ、非常に好ましかった。
【０１４７】
また発明者らは別の問題として、画面のシーンが変わった際に、フィルタ前のゲインは大きく変化する一方で、ゲインはフィルタされて変動が抑えられるため、速やかなゲインの変化を行うことができないという別の課題があることを確認している。
【０１４８】
図１４は、第３の実施の形態の他の電圧降下補正手段の概略を示すブロック図である。
【０１４９】
図１４では、上述した問題に対し、画像データＤｉｎ［Ｉ］を調査し、シーンが変わった場合にはシーンチェンジを検出するシーンチェンジ検出部２０を設け、フィルタ部１８に検出信号ｓｃｈｇを供給した。
【０１５０】
さらに図１４のフィルタ部において
【数１４】
2004212537.tif 000016
のようにゲインを切り替えるゲインの制御を行った。
【０１５１】
このようにゲインの制御をおこなったところ、同一のシーン内ではゲインの変動が抑えられるためフリッカのない画像が得られ、シーンが変わった際にはゲインを速やかに変更することができ非常に好ましかった。
【０１５２】
なお、シーンチェンジの検出は、たとえばフレームごとのＡＰＬ（Ａｖｅｒａｇｅ  Ｐｉｃｔｕｒｅ  Ｌｅｖｅｌ）の差分を計算し、その差分がある閾値よりも大きければシーンチェンジがあったと判断する、などの方法により簡単に実施できる。
【０１５３】
以上のような構成をとることにより、前述のオーバーフローを好適に防止することができ、さらには電圧降下補正を好適に行うことができ、非常に好ましかった。
【０１５４】
（第４の実施形態）
第３の実施形態では、電圧降下補正時に発生するオーバーフローの対策を行った電圧降下補正手段について説明をおこなった。
【０１５５】
一方、オーバーフローを防止する意味では図１５のような構成であってもかまわない。
【０１５６】
すなわち第３の実施形態では予め入力されたデータを縮めておいてオーバーフローを防止していたが、本実施の形態では予め入力されたデータを縮めておくのではなく、変調手段に入力される直前でその大きさを縮める点が異なる。
【０１５７】
本実施の形態では図１５に示したように補正画像データＤｏｕｔ［Ｉ］の第ｋフレームの最大値Ｄｍａｘ［ｋ］を検出する（最大値検出部１５）。さらにそれが変調手段の入力最大値ＭＡＸｉｎに収まるようにゲインＧｃ［ｋ］を以下のように計算した（ゲイン算出部１６）。
【数１５】
2004212537.tif 000017
または、算出されたゲインＧｃ［ｋ］に対し、ゲインのフレーム間の変動を平滑化するフィルタ（ローパスフィルタ）により、ゲインの変動を抑える対策を講じている。
【０１５８】
フィルタとしてはたとえば以下に示すような帰還型のフィルタによってゲインの変動を抑えた別のゲインＧｄ［ｋ］を算出した（フィルタ部１８）。
【数１６】
2004212537.tif 000018
または、シーンが変わった場合のゲインの変更を速やかに行う目的で、シーンチェンジ検出部を設け、フィルタ部にシーンチェンジがあったかどうかを知らせるｓｃｈｇ信号を供給した。
【０１５９】
さらに図１５のフィルタ部１８において
【数１７】
2004212537.tif 000019
のようにゲインを切り替えるゲインの制御を行った。
【０１６０】
このように算出されたゲインＧｅ［ｋ］を画像データＤｉｎ［Ｉ］に乗算することにより、オーバーフローを防止した（乗算器２１）。
【０１６１】
さらに、算出されたゲインＧｅ［ｋ］を第（ｋ＋１）フレームの補正画像データＤｏｕｔ［Ｉ］に乗算することにより、取り得る範囲を制限した補正画像データＤｏｕｔ３［Ｉ］を算出した。
【数１８】
2004212537.tif 000020
さらに本実施形態でも、フィルタすることによるオーバーフローを完全に防止する目的で、補正画像データＤｏｕｔ［Ｉ］の大きさを変調手段の入力最大値ＭＡＸｉｎ以下の範囲に完全に制限するリミッタを図１５のように設けることで、オーバーフローを完全に防止した。
【０１６２】
すなわち
【数１９】
2004212537.tif 000021
このようにリミットした出力Ｄｏｕｔ４［Ｉ］をシフトレジスタ５への入力として供給し変調を行ったところ、非常に好ましかった。
【０１６３】
以上のような構成をとることにより、前述のオーバーフローを好適に防止することができ、さらには電圧降下補正を好適に行うことができ、非常に好ましかった。
【０１６４】
【発明の効果】
以上説明したように、本発明はパルスの電圧方向と時間方向の変調を併用した変調を用いて、電圧降下の影響を好適に補正し、好ましい表示画像を得ることができる。
【図面の簡単な説明】
【図１】本実施の形態に係る画像表示装置の回路構成の概略を示すブロック図である。
【図２】本実施の形態に係る画像表示装置に用いた表示パネルの斜視図である。
【図３】本実施の形態に係る画像表示素子の一例である表面伝導型放出素子の特性を示すグラフである。
【図４】本実施の形態に係る画像表示装置の変調パルスの波形の一例を示す模式図である。
【図５】本実施の形態に係る画像表示装置の変調パルスの波形の他の一例を示す模式図である。
【図６】素子電流量から行配線上の電圧降下を算出する方法を説明するための図である。
【図７】本実施の形態における電圧降下量の算出方法において導入した近似モデルを模式的に説明するための図である。
【図８】本実施の形態に係る走査回路の概略を示す図である。
【図９】本実施の形態に係る入力変換手段における変換テーブルを示すグラフである。
【図１０】本実施の形態に係る電圧降下量算出部の概略を示すブロック図である。
【図１１】第２の実施の形態の電圧降下補正手段の概略を示すブロック図である。
【図１２】第３の実施の形態の電圧降下補正手段の概略を示すブロック図である。
【図１３】第３の実施の形態の他の電圧降下補正手段の概略を示すブロック図である。
【図１４】第３の実施の形態の他の電圧降下補正手段の概略を示すブロック図である。
【図１５】第４の実施の形態の電圧降下補正手段の概略を示すブロック図である。
【図１６】従来の画像表示装置の概略構成を示すブロック図である。
【図１７】パルスの電圧方向と時間方向の変調を併用した変調方式を説明するための図である。
【符号の説明】
Ａ  電圧降下補正手段
１  表示パネル
２，２’  走査回路
４  タイミング発生回路
５  シフトレジスタ
６  ラッチ回路
８  変調回路（変調手段）
９  逆γ変換部
１０  入力変換部（実行電圧計算部）
１１  電圧降下量算出部
１２  遅延回路部
１３  演算部
１４  出力変換部
１５  最大値検出部
１６  ゲイン算出部
１７  乗算器
１８  フィルタ部
１９  リミッタ部
２０  シーンチェンジ検出部
２１  乗算器
３０  素子電流変換部
３１  素子電流積算部
３２  マトリクス計算部
３３  水平方向補間部
１００３  行配線
１００４  列配線
【図１】
2004212537.tif 000022
【図２】
2004212537.tif 000023
【図３】
2004212537.tif 000024
【図４】
2004212537.tif 000025
【図５】
2004212537.tif 000026
【図６】
2004212537.tif 000027
【図７】
2004212537.tif 000028
【図８】
2004212537.tif 000029
【図９】
2004212537.tif 000030
【図１０】
2004212537.tif 000031
【図１１】
2004212537.tif 000032
【図１２】
2004212537.tif 000033
【図１３】
2004212537.tif 000034
【図１４】
2004212537.tif 000035
【図１５】
2004212537.tif 000036
【図１６】
2004212537.tif 000037
【図１７】
2004212537.tif 000038