(57)【要約】【課題】入力信号のデューティ比等にバラツキがあっても、正確に復調できるようにする。【解決手段】Ａ／Ｄ変換手段１でディジタル信号に変換した入力信号の１シンボル分の信号と、その信号の１シンボル前の信号、該１シンボル前の信号のπ／２だけ位相シフトした信号、該１シンボル前の信号のπだけ位相シフトした信号、該１シンボル前の信号の３π／２だけ位相シフトした信号とをそれぞれ位相検波し、いずれの位相検波出力が最大かによって、復調する。【選択図】  図１
2004207889.tif 000002
【特許請求の範囲】
【請求項１】
４相位相変調された入力信号をディジタル信号に変換するＡ／Ｄ変換手段と、
該Ａ／Ｄ変換手段によってディジタル信号に変換された信号を１シンボル期間分保持する１シンボル保持手段と、
該１シンボル保持手段により保持されていた１シンボル期間分のデータをさらに１シンボル期間分保持する１シンボル遅延手段と、
前記１シンボル遅延手段により保持されている信号の位相をπ／２だけシフトするπ／２位相シフト手段と、
前記１シンボル遅延手段により保持されている信号の位相をπだけシフトするπ位相シフト手段と、
前記１シンボル遅延手段により保持されている信号の位相を３π／２だけシフトする３π／２位相シフト手段と、
前記１シンボル保持手段により保持されているデータと前記１シンボル遅延手段により保持されているデータとを位相比較する第１の位相検波手段と、
前記１シンボル保持手段により保持されているデータと前記π／２位相シフト手段の出力データとを位相比較する第２の位相検波手段と、
前記１シンボル保持手段により保持されているデータと前記π位相シフト手段の出力データとを位相比較する第３の位相検波手段と、
前記１シンボル保持手段により保持されているデータと前記３π／２位相シフト手段の出力データとを位相比較する第４の位相検波手段と、
前記第１、第２、第３および第４の位相検波手段のうち、最大の値の出力を出す位相検波手段に応じて２ビットの信号を出力する識別再生手段と、
を具備することを特徴とする復調回路。
【請求項２】
請求項１に記載の復調回路において、
前記１シンボル保持手段および前記１シンボル遅延手段は、４ｎｍ個（ｎ、ｍは整数）のフリップフロップをシリーズ接続したシフトレジスタから各々構成されていることを特徴とする復調回路。
【請求項３】
請求項２に記載の復調回路において、
前記π／２位相シフト手段は、前記１シンボル遅延手段の４ｎｍ個の出力データの内の前段側のｎｍ個を後段側の３ｎｍ個のデータのさらに後段側に移す手段で構成され、
前記π位相シフト手段は、前記１シンボル遅延手段の４ｎｍ個の出力データの内の前段側の２ｎｍ個を後段側の２ｎｍ個のデータのさらに後段側に移す手段で構成され、
前記３π／２位相シフト手段は、前記１シンボル遅延手段の４ｎｍ個の出力データの内の前段側の３ｎｍ個を後段側のｎｍ個のデータのさらに後段側に移す手段で構成されている、
ことを特徴とする復調回路。
【請求項４】
請求項３に記載の復調回路において、
前記第１〜第４の位相検波手段は、４ｎｍ個のデータと別の４ｎｍ個のデータの個々の非排他的論理和をとる４ｎｍ個のＥＸＮＯＲ回路と、該４ｎｍ個のＥＸＮＯＲ回路の「１」の出力を加算する第１の加算手段とから構成されている、
ことを特徴とする復調回路。
【請求項５】
請求項３に記載の復調回路において、
前記第１の位相検波手段は、前記１シンボル保持手段の４ｎｍ個の出力データのうちの最も新しいデータと前記１シンボル遅延手段の４ｎｍ個の出力データのうちの最も新しいデータとの非排他的論理和をとる第１のＥＸＮＯＲ回路と、前記１シンボル遅延手段の最も新しいデータとそこから溢れた最初のデータとの非排他的論理和をとる第２のＥＸＮＯＲ回路と、前記第１のＥＸＮＯＲ回路の「１」の出力を加算し前記第２のＥＸＮＯＲ回路の「１」の出力を減算する第２の加算手段とから構成され、
前記第２の位相検波手段は、前記１シンボル保持手段の４ｎｍ個の出力データのうちの最も新しいデータと前記π／２位相シフト手段の４ｎｍ個の出力データのうちの最も新しいデータとの非排他的論理和をとる第３のＥＸＮＯＲ回路と、前記π／２位相シフト手段の最も新しいデータとそこから溢れた最初のデータとの非排他的論理和をとる第４のＥＸＮＯＲ回路と、前記第３のＥＸＮＯＲ回路の「１」の出力を加算し前記第４のＥＸＮＯＲ回路の「１」の出力を減算する第３の加算手段とから構成され、
前記第３の位相検波手段は、前記１シンボル保持手段の４ｎｍ個の出力データのうちの最も新しいデータと前記π位相シフト手段の４ｎｍ個の出力データのうちの最も新しいデータとの非排他的論理和をとる第５のＥＸＮＯＲ回路と、前記π位相シフト手段の最も新しいデータとそこから溢れた最初のデータとの非排他的論理和をとる第６のＥＸＮＯＲ回路と、前記第５のＥＸＮＯＲ回路の「１」の出力を加算し前記第６のＥＸＮＯＲ回路の「１」の出力を減算する第４の加算手段とから構成され、
前記第４の位相検波手段は、前記１シンボル保持手段の４ｎｍ個の出力データのうちの最も新しいデータと前記３π／２位相シフト手段の４ｎｍ個の出力データのうちの最も新しいデータとの非排他的論理和をとる第７のＥＸＮＯＲ回路と、前記３π／２位相シフト手段の最も新しいデータとそこから溢れた最初のデータとの非排他的論理和をとる第８のＥＸＮＯＲ回路と、前記第７のＥＸＮＯＲ回路の「１」の出力を加算し前記第８のＥＸＮＯＲ回路の「１」の出力を減算する第５の加算手段とから構成されている、
ことを特徴とする復調回路。
【請求項６】
請求項１、２、３、４、又は５のいずれか１つに記載の復調回路において、
前記Ａ／Ｄ変換手段の前段に、入力信号の振幅を制限して増幅するリミッタ増幅手段を接続したことを特徴とする復調回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、４相位相変調されたディジタル信号を復調するディジタル復調回路に関するものである。
【０００２】
【従来技術】
４相位相変調されたディジタル信号を復調する回路として、本発明者は、図６に示す復調回路（特願２００１−１４２７２９号）を提案した。図６において、４相位相変調された入力信号（４−ＰＳＫ信号）は、Ａ／Ｄ変換手段２１によってディジタル信号に変換される。Ａ／Ｄ変換手段１１のサンプリング周波数は、入力信号周波数の４ｎ倍（ｎは１，２，３等の整数）の周波数に設定され、１シンボルを４ｎ回サンプルする。１シンボル保持手段２２は、１シンボル期間の入力信号、つまり４ｎ個のデータを保持して第１、第２の位相検波手段２５，２６に出力する。１シンボル遅延手段２３は、１シンボル保持手段２２内に保持されている１シンボルより１つ前のシンボルを保持し、その４ｎ個のデータを第１の位相検波手段２５とπ／２位相シフト手段２４に出力する。
【０００３】
第１の位相検波手段２５は、１シンボル保持手段２２の４ｎ個のデータと１シンボル遅延手段２３の４ｎ個のデータとの位相差を比較し、両者の位相が完全に合っているときは４ｎを、π／２の位相差があるときは２ｎを、πの位相差があるときは０を出力する。第２の位相検波手段２６は１シンボル保持手段２２の４ｎ個のデータとπ／２位相シフト手段２４の４ｎ個のデータとの位相差を比較して同様に４ｎ、２ｎ、０のいずれかを出力するが、第１の位相検波手段２５と異なる結果を出力する。すなわち、第１の位相検波手段２５の出力が４ｎまたは０のとき第２の位相検波手段２６の出力は２ｎを、また、第１の位相検波手段２５の出力が２ｎのとき第２の位相検波手段２６の出力は４ｎまたは０を出力する。第１の識別再生手段２７は、第１の位相検波手段２５の出力結果が４ｎまたは０となることを検知して、「１」または「０」の信号を出力する。第２の識別再生手段２８は、第２の位相検波手段２６の出力結果が４ｎまたは０となることを検知して、「１」または「０」の信号を出力する。
【０００４】
このように、第１，第２の位相検波手段２５，２６の出力が、
位相検波手段２５の出力：位相検波手段２６の出力＝４ｎ：２ｎ
位相検波手段２５の出力：位相検波手段２６の出力＝２ｎ：０
位相検波手段２５の出力：位相検波手段２６の出力＝  ０：２ｎ
位相検波手段２５の出力：位相検波手段２６の出力＝２ｎ：４ｎ
となる時を第１，第２の識別再生手段で検知することにより復調し、チャネル１とチャネル２の組み合わせで４種類の信号を出力する。このように検知する場合、０と２ｎと４ｎを判定すればよく、しきい値としてｎと３ｎを設定し、出力ＤがＤ＜ｎのときは０と見なし、ｎ＜Ｄ＜３ｎのときは２ｎと見なし、３ｎ＜Ｄのときは４ｎと見なせば、雑音等による多少の誤差は吸収できる。
【０００５】
【発明が解決しようとする課題】
ところが、上記の復調回路は、Ａ／Ｄ変換手段２１に入力される変調信号のデューティ比が完全に５０：５０で且つ変調信号が理想的な位相変調のみされていることが前提であり、入力変調信号が電源側あるいはグランド側にバイアスされてデューティ比が５０：５０でなくなったり、又は帯域制限フィルタ等の無線回路等による影響や雑音等の影響によって周波数変調されていたりした場合には、
位相検波手段２５の出力：位相検波手段２６の出力＝  ０：４ｎ
位相検波手段２５の出力：位相検波手段２６の出力＝４ｎ：０
位相検波手段２５の出力：位相検波手段２６の出力＝２ｎ：２ｎ
位相検波手段２５の出力：位相検波手段２６の出力＝  ０：０
位相検波手段２５の出力：位相検波手段２６の出力＝４ｎ：４ｎ
といった、上記の判定基準では判定できない出力が第１，第２の位相検波手段２５，２６から現れる場合があり、正しく復調することができない。
【０００６】
本発明の目的は、変調信号のデューティ比の変動や帯域制限フィルタ等の無線回路等による影響や雑音等の影響によって周波数変調されていた場合であっても正しく復調できるようにした復調回路を提供することである。
【０００７】
【課題を解決するための手段】
請求項１に係る発明は、４相位相変調された入力信号をディジタル信号に変換するＡ／Ｄ変換手段と、該Ａ／Ｄ変換手段によってディジタル信号に変換された信号を１シンボル期間分保持する１シンボル保持手段と、該１シンボル保持手段により保持されていた１シンボル期間分のデータをさらに１シンボル期間分保持する１シンボル遅延手段と、前記１シンボル遅延手段により保持されている信号の位相をπ／２だけシフトするπ／２位相シフト手段と、前記１シンボル遅延手段により保持されている信号の位相をπだけシフトするπ位相シフト手段と、前記１シンボル遅延手段により保持されている信号の位相を３π／２だけシフトする３π／２位相シフト手段と、前記１シンボル保持手段により保持されているデータと前記１シンボル遅延手段により保持されているデータとを位相比較する第１の位相検波手段と、前記１シンボル保持手段により保持されているデータと前記π／２位相シフト手段の出力データとを位相比較する第２の位相検波手段と、前記１シンボル保持手段により保持されているデータと前記π位相シフト手段の出力データとを位相比較する第３の位相検波手段と、前記１シンボル保持手段により保持されているデータと前記３π／２位相シフト手段の出力データとを位相比較する第４の位相検波手段と、前記第１、第２、第３および第４の位相検波手段のうち、最大の値の出力を出す位相検波手段に応じて２ビットの信号を出力する識別再生手段と、を具備することを特徴とする復調回路とした。
【０００８】
請求項２に係る発明は、請求項１に記載の復調回路において、前記１シンボル保持手段および前記１シンボル遅延手段は、４ｎｍ個（ｎ、ｍは整数）のフリップフロップをシリーズ接続したシフトレジスタから各々構成されていることを特徴とする復調回路とした。
【０００９】
請求項３に係る発明は、請求項２に記載の復調回路において、前記π／２位相シフト手段は、前記１シンボル遅延手段の４ｎｍ個の出力データの内の前段側のｎｍ個を後段側の３ｎｍ個のデータのさらに後段側に移す手段で構成され、前記π位相シフト手段は、前記１シンボル遅延手段の４ｎｍ個の出力データの内の前段側の２ｎｍ個を後段側の２ｎｍ個のデータのさらに後段側に移す手段で構成され、前記３π／２位相シフト手段は、前記１シンボル遅延手段の４ｎｍ個の出力データの内の前段側の３ｎｍ個を後段側のｎｍ個のデータのさらに後段側に移す手段で構成されている、ことを特徴とする復調回路とした。
【００１０】
請求項４に係る発明は、請求項３に記載の復調回路において、前記第１〜第４の位相検波手段は、４ｎｍ個のデータと別の４ｎｍ個のデータの個々の非排他的論理和をとる４ｎｍ個のＥＸＮＯＲ回路と、該４ｎｍ個のＥＸＮＯＲ回路の「１」の出力を加算する第１の加算手段とから構成されている、ことを特徴とする復調回路とした。
【００１１】
請求項５に係る発明は、請求項３に記載の復調回路において、前記第１の位相検波手段は、前記１シンボル保持手段の４ｎｍ個の出力データのうちの最も新しいデータと前記１シンボル遅延手段の４ｎｍ個の出力データのうちの最も新しいデータとの非排他的論理和をとる第１のＥＸＮＯＲ回路と、前記１シンボル遅延手段の最も新しいデータとそこから溢れた最初のデータとの非排他的論理和をとる第２のＥＸＮＯＲ回路と、前記第１のＥＸＮＯＲ回路の「１」の出力を加算し前記第２のＥＸＮＯＲ回路の「１」の出力を減算する第２の加算手段とから構成され、前記第２の位相検波手段は、前記１シンボル保持手段の４ｎｍ個の出力データのうちの最も新しいデータと前記π／２位相シフト手段の４ｎｍ個の出力データのうちの最も新しいデータとの非排他的論理和をとる第３のＥＸＮＯＲ回路と、前記π／２位相シフト手段の最も新しいデータとそこから溢れた最初のデータとの非排他的論理和をとる第４のＥＸＮＯＲ回路と、前記第３のＥＸＮＯＲ回路の「１」の出力を加算し前記第４のＥＸＮＯＲ回路の「１」の出力を減算する第３の加算手段とから構成され、前記第３の位相検波手段は、前記１シンボル保持手段の４ｎｍ個の出力データのうちの最も新しいデータと前記π位相シフト手段の４ｎｍ個の出力データのうちの最も新しいデータとの非排他的論理和をとる第５のＥＸＮＯＲ回路と、前記π位相シフト手段の最も新しいデータとそこから溢れた最初のデータとの非排他的論理和をとる第６のＥＸＮＯＲ回路と、前記第５のＥＸＮＯＲ回路の「１」の出力を加算し前記第６のＥＸＮＯＲ回路の「１」の出力を減算する第４の加算手段とから構成され、前記第４の位相検波手段は、前記１シンボル保持手段の４ｎｍ個の出力データのうちの最も新しいデータと前記３π／２位相シフト手段の４ｎｍ個の出力データのうちの最も新しいデータとの非排他的論理和をとる第７のＥＸＮＯＲ回路と、前記３π／２位相シフト手段の最も新しいデータとそこから溢れた最初のデータとの非排他的論理和をとる第８のＥＸＮＯＲ回路と、前記第７のＥＸＮＯＲ回路の「１」の出力を加算し前記第８のＥＸＮＯＲ回路の「１」の出力を減算する第５の加算手段とから構成されている、ことを特徴とする復調回路とした。
【００１２】
請求項６に係る発明は、請求項１、２、３、４、又は５のいずれか１つに記載の復調回路において、前記Ａ／Ｄ変換手段の前段に、入力信号の振幅を制限して増幅するリミッタ増幅手段を接続したことを特徴とする復調回路とした。
【００１３】
【発明の実施の形態】
図１に１つの実施形態の復調回路のブロック図を示す。図１において、１はＡ／Ｄ変換手段であり４相位相変調された入力信号をディジタル信号に変換する。このＡ／Ｄ変換手段１のサンプリング周波数は、入力信号周波数の４ｎ倍（ｎは１，２，３等の整数）の周波数に設定され、１シンボルを４ｎ回サンプルする。２は１シンボル保持手段であり、Ａ／Ｄ変換手段１によってディジタル信号に変換された信号を１シンボル期間分（４ｎ個分）保持する。３は１シンボル遅延手段であり、１シンボル保持手段２により保持されていた１シンボル期間分のデータをさらに１シンボル期間分を保持する。
【００１４】
４はπ／２位相シフト手段であり、１シンボル遅延手段３により保持されている信号の位相をπ／２だけシフトする。５はπ位相シフト手段であり、１シンボル遅延手段３により保持されている信号の位相をπだけシフトする。６は３π／２位相シフト手段であり、１シンボル遅延手段３により保持されている信号の位相を３π／２だけシフトする。
【００１５】
７は第１の位相検波手段であり、１シンボル保持手段２により保持されているデータと１シンボル遅延手段３により保持されているデータとを位相比較して両者の位相が一致するとき最大値４ｎを出力する。８は第２の位相検波手段であり、１シンボル保持手段２により保持されているデータとπ／２位相シフト手段４の出力データとを位相比較して両者の位相が一致するとき最大値４ｎを出力する。９は第３の位相検波手段であり、１シンボル保持手段２により保持されているデータとπ位相シフト手段の５出力データとを位相比較して両者の位相が一致するとき最大値４ｎを出力する。１０は第４の位相検波手段であり、１シンボル保持手段２により保持されているデータと３π／２位相シフト手段６の出力データとを位相比較して両者の位相が一致するとき最大値４ｎを出力する。
【００１６】
１１は第１、第２、第３および第４の位相検波手段７〜１０の出力を互いに比較して、最大の値を出す位相検波手段に応じて２ビットの信号を出力する識別再生手段である。
【００１７】
さて、４相位相変調された入力信号（４−ＰＳＫ信号）は、Ａ／Ｄ変換手段１によってディジタル信号に変換される。１シンボル保持手段２は、１シンボル期間の入力信号である４ｎ個のデータを保持して第１〜第４の位相検波手段７〜１０に出力する。１シンボル遅延手段３は、１シンボル保持手段２内に保持されている１シンボルより１つ前のシンボルを保持し、その４ｎ個のデータを第１の位相検波手段７、π／２位相シフト手段４、π位相シフト手段５、３π／２位相シフト手段６に出力する。
【００１８】
差動４相位相変調信号の場合、２ビットの信号を送信するときのシンボルは、１つ前のシンボルとの位相差を用いて変調し、その２ビットを位相差なし、π／２位相ずれ、π位相ずれ、３π／２位相ずれの４通りとする。例えば、位相差なしを「００」、π／２位相ずれを「０１」、π位相ずれを「１０」、３π／２位相ずれを「１１」と定義しておき、２ビット単位に変調信号を生成し、復調回路もこれに合わせて２つのシンボルの位相差を検出して復調を行う。
【００１９】
第１の位相検波手段７は、１シンボル保持手段２に保持されているシンボルと１シンボル遅延手段３に保持されているシンボルの位相差がないとき（すなわち、シンボル「００」を受信したとき）、最大値４ｎを出力する。
【００２０】
第２の位相検波手段８は、１シンボル保持手段２に保持されているシンボルと１シンボル遅延手段３に保持されているシンボルの位相差がπ／２のとき（すなわち、シンボル「０１」を受信したとき）、最大値４ｎを出力する。
【００２１】
第３の位相検波手段９は、１シンボル保持手段２に保持されているシンボルと１シンボル遅延手段３に保持されているシンボルの位相差がπのとき（すなわち、シンボル「１０」を受信したとき）、最大値４ｎを出力する。
【００２２】
第４の位相検波手段１０は、１シンボル保持手段２に保持されているシンボルと１シンボル遅延手段３に保持されているシンボのル位相差が３π／２のとき（すなわち、シンボル「１１」を受信したとき）、最大値４ｎを出力する。
【００２３】
識別再生手段１１は、第１の位相検波手段７が最大値を出力するとき「００」を出力し、第２の位相検波手段８が最大値を出力するとき「０１」を出力し、第３の位相検波手段９が最大値を出力するとき「１０」を出力し、第４の位相検波手段１０が最大値を出力するとき「１１」を出力する。
【００２４】
このように、識別再生手段１１は出力が最大値を示す位相検波手段を識別してその識別結果に応じた判定を行うため、判定基準にない出力となることはなく、入力変調信号は正しく復調される。
【００２５】
図２は変形例の復調回路を示すブロック図であり、Ａ／Ｄ変換手段１の前段にリミッタ増幅手段１２を挿入したものである。入力信号振幅が小さい場合や入力信号に雑音が乗っていて信号が安定しない場合にこのリミッタ増幅手段１２を挿入すると、Ａ／Ｄ変換手段１における変換誤りを低減させる効果がある。
【００２６】
前記した１シンボル保持手段２や１シンボル遅延手段３は、同じ構成であるので、１シンボル遅延手段３を代用して説明すると、図３に示すようなフレームバッファによって実現できる。これは、４ｎ個のフリップフロップ３１をシリーズ接続して構成されたシフトレジスタからなり、各フリップフロップ３１で保持した合計４ｎ個のデータを出力する。
【００２７】
前記したそれぞれの位相シフト手段４〜６は、図４(a)〜(c)に示すように、１シンボル遅延手段３の４ｎ個の保持データの順序を変更することで実現する。π／２位相シフト手段４は、図４(a)に示すように、４ｎ個の出力のうちの前段側のｎ個のフリップフロップの出力を後段側の３ｎ個の出力の後に移すことにより、π／２だけ位相を戻すシフトを実現する。π位相シフト手段５は、図４(b)に示すように、４ｎ個の出力のうちの前段側の２ｎ個のフリップフロップの出力を後段側の２ｎ個の出力の後に移すことにより、πだけ位相を戻すシフトを実現する。３π／２位相シフト手段６は、図４(c)に示すように、後段側のｎ個のフリップフロップの出力を前段側の３ｎ個の出力の前に移すことにより３π／２だけ位相を戻すシフトを実現する。
【００２８】
前記した第１〜第４の位相検波手段７〜１０は同じ構成であり、第１の位相検波手段７を代表して説明すると、図５(a)に示すように、１シンボル保持手段２からの４ｎ個の入力データと１シンボル遅延手段３からの４ｎ個の入力データについて、それぞれ４ｎ個のＥＸＮＯＲ回路７１で非排他的論理和をとり、その結果を加算手段としてのカウンタ７２に入力する。１シンボル保持手段２の出力シンボルと１シンボル遅延手段３の出力シンボルの位相が完全に合っている場合には、４ｎ個のＥＸＮＯＲ回路７１はそれぞれ「１」を出力し、このときカウンタ７２は４ｎを出力する。また位相差がπ／２又は３π／２の場合には２ｎを出力し、位相差がπの場合は０を出力する。
【００２９】
図５(b)は別の例の第１の位相検波手段７の構成を示す図である。ここでは、１シンボル保持手段２の初段のフリップフロップの出力データＡ（最新の出力データ）と１シンボル遅延手段３の初段のフリップフロップの出力Ｂ（最新の出力データ）をＥＸＮＯＲ回路７３で比較したもの（すなわち、ＡとＢの非排他的論理和）を加算し、１シンボル遅延手段３の初段のフリップフロップの出力Ｂとこの１シンボル遅延回路３から溢れた最初の出力ＣをＥＸＮＯＲ回路７４で比較したもの（すなわち、ＢとＣの非排他的論理和）を減算する加算手段としてのカウンタ７５を用いる。
【００３０】
１シンボル保持手段２と１シンボル遅延手段３を構成する前記したシフトレジスタ内の現在のデータは、１クロック前のデータと比較すると、１シンボル保持手段２ヘＡが新たに加わりＢが抜け、その他はシフトしただけであり、１シンボル遅延回路３では、Ｂが新たに加わりＣが抜け、その他はシフトしているだけである。このとき、第１の位相検波回路７の出力COUNTは、
COUNT＝COUNT＋EXNOR(A,B)-EXNOR(B,C)
と表せる。
【００３１】
なお、以上の説明では１シンボルを入力周波数の１周期として説明したが、ｍ（ｍは１，２，３等の整数）周期であればよく、このときは１シンボルは４ｎｍクロック期間となるので、前記した図３のフリップフロップ３１の数は４ｎｍ個となり、図４のｎ個と３ｎ個の入れ替えはｎｍ個と３ｎｍ個の入れ替え、２ｎ個と２ｎ個の入れ替えは２ｎｍ個と２ｎｍ個の入れ替えとなり、図５(a)のＥＸＮＯＲ回路７１の数は４ｎｍ個となる。
【００３２】
【発明の効果】
上述から本発明の復調回路によれば、識別する４つの位相毎に位相検波手段を設けるので、入力信号のデューティ比が５０：５０からずれていたり、フィルタ等無線回路による影響や雑音があったとしても、正しく復調することができる利点がある。
【図面の簡単な説明】
【図１】本発明の１つの実施形態の復調回路のブロック図である。
【図２】図１の復調回路の変形例のブロック図である。
【図３】１シンボル保持手段の回路図である。
【図４】(a)、(b)、(c)はそれぞれπ／２位相シフト、π位相シフト、３π／２位相シフトの説明図である。
【図５】(a)、(b)は第１の位相比較手段のブロック図である。
【図６】従来の復調回路のブロック図である。
【符号の説明】
１：Ａ／Ｄ変換手段、２：１シンボル保持手段、３：１シンボル遅延手段、４：π／２位相シフト手段、５：π位相シフト手段、６：３π／２位相シフト手段、７：第１の位相検波手段、８：第２の位相検波手段、９：第３の位相検波手段、１０：第４の位相検波手段、１１：識別再生手段、１２：リミッタ増幅手段
３１：フリップフロップ
７１、７３，７４：ＥＸＮＯＲ回路、７２，７５：カウンタ
【図１】
2004207889.tif 000003
【図２】
2004207889.tif 000004
【図３】
2004207889.tif 000005
【図４】
2004207889.tif 000006
【図５】
2004207889.tif 000007
【図６】
2004207889.tif 000008