(57)【要約】【課題】  エラー訂正のためのエラーフラグ生成装置及びその方法を提供する。【解決手段】  データブロック単位別フレーム同期エラー情報を保存するフレーム同期エラーメモリと、データブロック単位別ＢＩＳエラーフラグを保存するＢＩＳエラーフラグメモリと、前記フレーム同期エラーメモリに保存されたフレーム同期エラー情報と前記ＢＩＳエラーフラグメモリに保存されたＢＩＳエラーフラグとを参照して、ＥＣＣデータのエラー発生有無を表すエラーフラグを生成するエラーフラグ生成部と、を含むエラー訂正のためのエラーフラグ生成装置である。本発明によるエラー訂正のためのエラーフラグ生成装置及びその方法は、さらに向上した性能で具現でき、具現のためのコストを低められる。【選択図】      図３
2004259426.tif 000002
【特許請求の範囲】
【請求項１】
データブロック単位別フレーム同期エラー情報を保存するフレーム同期エラーメモリと、
データブロック単位別ＢＩＳエラーフラグを保存するＢＩＳエラーフラグメモリと、
前記フレーム同期エラーメモリに保存されたフレーム同期エラー情報と前記ＢＩＳエラーフラグメモリに保存されたＢＩＳエラーフラグとを参照して、ＥＣＣデータのエラー発生有無を表すエラーフラグを生成するエラーフラグ生成部とを含むことを特徴とするエラーフラグ生成装置。
【請求項２】
前記フレーム同期エラーメモリは、少なくとも２つ以上のデータブロック単位に相応するフレーム同期エラー情報を保存することを特徴とする請求項１に記載のエラーフラグ生成装置。
【請求項３】
前記データブロックは、先頭にフレーム同期データが記録されており、ＥＣＣデータ列の間にＢＩＳデータ列が記録されたエラー訂正フォーマットを有し、
前記エラーフラグ生成部は、前記フレーム同期エラーメモリと前記ＢＩＳエラーフラグメモリとに保存されたエラー情報を参照して、各ＥＣＣデータ列の両側に位置した同期データの同期エラー情報とＢＩＳデータのＢＩＳエラーフラグまたは一側ＢＩＳデータのＢＩＳエラーフラグと他側ＢＩＳデータのＢＩＳエラーフラグとが何れもエラー発生を表す情報であれば、前記ＥＣＣデータ列を構成するＥＣＣデータ全部にエラー発生を表すエラーフラグを生成することを特徴とする請求項１に記載のエラーフラグ生成装置。
【請求項４】
再生されたデジタル信号を前記データブロック単位に入力されて前記データブロックのフレーム同期データのエラー発生有無を判断して前記フレーム同期エラー情報を前記フレーム同期エラーメモリに出力するフレーム同期検出部をさらに含むことを特徴とする請求項１に記載のエラーフラグ生成装置。
【請求項５】
（ａ）再生されたデジタル信号を入力される段階と、
（ｂ）前記再生されたデジタル信号を入力されてデータブロック単位に前記データブロックのフレーム同期エラー情報を生成する段階と、
（ｃ）前記フレーム同期エラー情報をフレーム同期エラーメモリにデータブロック単位別に保存する段階と、
（ｄ）前記データブロック単位別に前記データブロックのＢＩＳエラーフラグを生成する段階と、
（ｅ）ＢＩＳエラーフラグメモリにデータブロック単位別の前記データブロックのＢＩＳエラーフラグを保存する段階と、
（ｆ）前記フレーム同期エラーメモリに保存されたフレーム同期エラー情報と前記ＢＩＳエラーフラグメモリに保存されたＢＩＳエラーフラグとを参照して、ＥＣＣデータのエラー発生有無を表すエラーフラグを生成する段階とを含むことを特徴とするエラーフラグ生成方法。
【請求項６】
前記フレーム同期エラーメモリは、少なくとも２つ以上のデータブロック単位に相応するフレーム同期エラー情報を保存することを特徴とする請求項５に記載のエラーフラグ生成方法。
【請求項７】
前記データブロックは、先頭にフレーム同期データが記録されており、ＥＣＣデータ列の間にＢＩＳデータ列が記録されたエラー訂正フォーマットを有し、
前記（ｆ）段階は、前記フレーム同期エラーメモリと前記ＢＩＳエラーフラグメモリとに保存されたエラー情報を参照して、各ＥＣＣデータ列の両側に位置した同期データの同期エラー情報とＢＩＳデータのＢＩＳエラーフラグまたは一側ＢＩＳデータのＢＩＳエラーフラグと他側ＢＩＳデータのＢＩＳエラーフラグとが何れもエラー発生を表す情報であれば、前記ＥＣＣデータ列を構成するＥＣＣデータ全部にエラー発生を表すエラーフラグを生成する段階であることを特徴とする請求項５に記載のエラーフラグ生成方法。
【請求項８】
データブロックを形成する多数のフレームのフレーム同期データにエラーが発生したか否かを表すフレーム同期エラー情報を出力するフレーム同期検出部と、
前記フレームの前記フレーム同期エラー情報を保存するフレーム同期エラーメモリと、
前記データブロックのＢＩＳエラーフラグを保存するＢＩＳエラーフラグメモリと、
前記フレーム同期エラーメモリに保存された前記フレーム同期エラー情報と前記ＢＩＳエラーフラグメモリに保存された前記ＢＩＳエラーフラグとを参照して、ＥＣＣデータのエラー発生有無を表すエラーフラグを生成するエラーフラグ生成部とを含むことを特徴とするエラーフラグ生成装置。
【請求項９】
前記フレーム同期エラーメモリは、少なくとも２つ以上のデータブロック単位に相応するフレーム同期エラー情報を保存することを特徴とする請求項８に記載のエラーフラグ生成装置。
【請求項１０】
前記ＢＩＳエラーフラグメモリは、少なくとも２つ以上のデータブロック単位に相応するＢＩＳエラーフラグを保存することを特徴とする請求項８に記載のエラーフラグ生成装置。
【請求項１１】
前記フレーム同期エラーメモリは、第１フレーム同期エラーメモリないし第Ｎフレーム同期エラーメモリを含むことを特徴とする請求項８に記載のエラーフラグ生成装置。
【請求項１２】
前記Ｎは、少なくとも２であることを特徴とする請求項１１に記載のエラーフラグ生成装置。
【請求項１３】
前記各フレーム同期エラーメモリは、１×４９６ビットのサイズを有し、少なくとも一つのデータブロックのフレーム同期エラー情報を保存することを特徴とする請求項１１に記載のエラーフラグ生成装置。
【請求項１４】
前記ＢＩＳエラーフラグメモリは、第１ＢＩＳエラーフラグメモリないし第Ｍ
ＢＩＳエラーフラグメモリを含むことを特徴とする請求項８に記載のエラーフラグ生成装置。
【請求項１５】
前記Ｍは、少なくとも２であることを特徴とする請求項１４に記載のエラーフラグ生成装置。
【請求項１６】
前記各ＢＩＳエラーフラグメモリは、１×４９６ビットのサイズを有し、少なくとも一つのデータブロックのＢＩＳエラーフラグを保存することを特徴とする請求項１４に記載のエラーフラグ生成装置。
【請求項１７】
前記各データブロックは、先頭にフレーム同期データが記録されており、ＥＣＣデータ列の間にＢＩＳデータ列が記録されたエラー訂正フォーマットを有することを特徴とする請求項８に記載のエラーフラグ生成装置。
【請求項１８】
前記エラーフラグ生成部は、前記フレーム同期エラーメモリと前記ＢＩＳエラーフラグメモリとに保存されたエラー情報を参照して、各ＥＣＣデータ列の両側に位置した同期データの同期エラー情報とＢＩＳデータのＢＩＳエラーフラグまたは一側ＢＩＳデータのＢＩＳエラーフラグと他側ＢＩＳデータのＢＩＳエラーフラグとが何れもエラー発生を表す情報であれば、前記ＥＣＣデータ列を構成するＥＣＣデータ全部にエラー発生を表すエラーフラグを生成することを特徴とする請求項１７に記載のエラーフラグ生成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エラー訂正のためのエラーフラグ生成装置及びその方法に関する。
【背景技術】
【０００２】
ＣＤまたはＤＶＤのような光記録媒体に情報を保存するに当って、エラー訂正のために使用者データに付加データを追加してコードワードを生成した後、所定の過程を経てエラー訂正のための符号化を完了する。使用者データが３０バイト、付加データが３０バイトとなって一つのコードワードが６０バイトである場合に復号する時、一つのコードワードに最大１５バイトまでエラーが発生してもエラー訂正が可能である。しかし、コードワードでエラーが発生したデータの位置を表すエラーフラグが提供されれば、最大３０バイトまでエラー訂正が可能になる。
【０００３】
このようにエラーフラグを利用してエラー訂正機能を向上させる技術をイレイジャー訂正という。イレイジャー訂正は、ランダムエラーよりはバーストエラーが発生した場合にエラー訂正効率がさらに高い。
【０００４】
一方、特許文献１には多数のＥＣＣ（Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｏｎ  Ｃｏｄｅ）列と多数のＢＩＳ（Ｂｕｒｓｔ  Ｉｎｄｉｃａｔｏｒ  Ｓｕｂｃｏｄｅ）列とで構成されたエラー訂正フォーマットが開示されている。ＢＩＳは、バストエラーの発生を知らせるために符号化時に挿し込まれた情報であって、復号されたＢＩＳの信頼度は、ＥＣＣの場合より高い。
【０００５】
図１は、前述した特許文献１に開示されたエラー訂正フォーマットを示す図である。図示されたエラー訂正フォーマットによれば、一つのデータブロックは、ブロックの先頭にフレーム同期データが位置し、ＥＣＣ  ３８列及びＢＩＳ  １列が反復的に配置されている。一つのデータブロックは、４９６個のフレームよりなる。データブロックを構成するデータは、所定の方式でインターリービングされたものである。エラー訂正フォーマット及びインターリービングに関する詳細な説明は、前述した特許文献１に開示されている。
【０００６】
図２は、図１に示されたデータブロックを構成するフレームの詳細構造を示す図である。図２を参照すれば、一つのフレームは、先頭にフレーム同期データが位置し、３８バイトのＥＣＣと１バイトのＢＩＳとが反復的に配置されている。
【０００７】
図１及び図２に示されたようなエラー訂正フォーマットを有するエラー訂正システムにおいて、インターリービング方式が非常に複雑でイレイジャー訂正のためのエラーフラグの生成が簡単ではなく、そのハードウェア構成が複雑になる問題がある。
【特許文献１】米国特許第６,３６７,０４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする技術的課題は、さらに向上した性能で具現でき、具現のためのコストをさらに低められるイレイジャー訂正のためのエラーフラグ生成装置及びその方法を提供することである。
【課題を解決するための手段】
【０００９】
前記課題を達成するために、本発明によるエラー訂正のためのエラーフラグ生成装置は、データブロック単位別フレーム同期エラー情報を保存するフレーム同期エラーメモリと、データブロック単位別ＢＩＳエラーフラグを保存するＢＩＳエラーフラグメモリと、前記フレーム同期エラーメモリに保存されたフレーム同期エラー情報と前記ＢＩＳエラーフラグメモリとに保存されたＢＩＳエラーフラグを参照して、ＥＣＣデータのエラー発生有無を表すエラーフラグを生成するエラーフラグ生成部とを含む。
【００１０】
前記課題を達成するために、本発明によるエラー訂正のためのエラーフラグ生成方法は、（ａ）再生されたデジタル信号を入力される段階と、（ｂ）前記再生されたデジタル信号を入力されてデータブロック単位に前記データブロックのフレーム同期エラー情報を生成する段階と、（ｃ）前記フレーム同期エラー情報をフレーム同期エラーメモリにデータブロック単位別に保存する段階と、（ｄ）前記データブロック単位に前記データブロックのＢＩＳエラーフラグを生成する段階と、（ｅ）ＢＩＳエラーフラグメモリにデータブロック単位別の前記データブロックのＢＩＳエラーフラグを保存する段階と、（ｆ）前記フレーム同期エラーメモリに保存されたフレーム同期エラー情報と前記ＢＩＳエラーフラグメモリに保存されたＢＩＳエラーフラグとを参照して、ＥＣＣデータのエラー発生有無を表すエラーフラグを生成する段階とを含む。
【発明の効果】
【００１１】
本発明によるエラー訂正のためのエラーフラグ生成装置及びその方法は、さらに向上した性能で具現でき、具現のためのコストを低められる。
【発明を実施するための最良の形態】
【００１２】
以下、添付された図面を参照して本発明による望ましい実施例を詳細に説明する。
【００１３】
図３は、本発明によるエラーフラグ生成装置を説明するためのブロック図である。図３を参照すれば、エラーフラグ生成装置は、フレーム同期検出部１１０、メモリ１２０、フレーム同期エラーメモリ１３０、エラー訂正コード復号部１４０、エラーフラグ生成部１５０及びＢＩＳエラーフラグメモリ１６０を含む。
【００１４】
フレーム同期検出部１１０は、再生されたデジタル信号を入力されてデータブロックを構成する各フレームのフレーム同期データのエラー発生有無を表すフレーム同期エラー情報をフレーム同期エラーメモリ１３０に出力し、エラー訂正のためのシンボル信号をメモリ１２０に出力する。フレーム同期検出部１１０に入力されるデジタル信号は、光ヘッド（図示せず）によってディスク（図示せず）に保存された情報が再生されて高周波信号処理及び等化により信号処理された信号である。
【００１５】
図４（Ａ）ないし（Ｃ）は、フレーム同期検出部１１０によって生成されるフレーム同期エラー信号を説明するためのタイミングチャートである。
【００１６】
フレーム同期検出部１１０は、図４（Ｂ）に示したように、再生されたデジタル信号に存在するフレーム同期と一致する擬似同期を発生する。図４（Ａ）に示したような再生されたデジタル信号の実際フレーム同期と発生した擬似同期とを比較することによって、図４（Ｃ）に示したようなエラーが存在するフレーム同期を表すフレーム同期エラー信号を生成する。
【００１７】
メモリ１２０は、フレーム同期検出部１１０からエラー訂正のためのシンボル信号を入力されて保存する。メモリ１２０には、図１及び図２に示したようなエラー訂正コードフォーマットを有するシンボル信号がデータブロック単位に保存される。
【００１８】
フレーム同期エラーメモリ１３０は、フレーム同期検出部１１０からフレーム同期エラー情報を入力されて保存する。
【００１９】
図５は、フレーム同期エラーメモリ１３０の構造を示す図面である。図５を参照すれば、フレーム同期エラーメモリ１３０は、一つのデータブロックに含まれた４９６個の同期データそれぞれのエラー有無を表すための４９６ビットの情報を保存できる１×４９６ビットサイズの第１フレーム同期エラーメモリないし第Ｎフレーム同期エラーメモリで構成される。したがって、一つの１×４９６ビットサイズのフレーム同期エラーメモリには、一つのデータブロックのフレーム同期エラー情報が保存される。しかし、エラー訂正コード復号部１４０によるＢＩＳエラーフラグ生成及びＢＩＳエラーフラグメモリ１６０への保存動作とのタイミング問題を考慮してＮ個の１×４９６ビットサイズのフレーム同期エラーメモリを備えてＮ個のデータブロックのフレーム同期エラー情報を保存する。本発明の望ましい実施例によれば、Ｎは３である。
【００２０】
エラー訂正コード復号部１４０はまず、メモリ１２０に保存されたデータブロックのＢＩＳをエラー訂正する。エラー訂正コード復号部１４０は、ＢＩＳエラー訂正後に、ＢＩＳ各シンボルのエラー発生有無に対する情報であるＢＩＳエラーフラグをエラーフラグ生成部１５０に出力し、エラーフラグ生成部１５０は、ＢＩＳエラーフラグをＢＩＳエラーフラグメモリ１６０に出力する。
【００２１】
その後、エラー訂正コード復号部１４０は、エラーフラグ生成部１５０が生成したエラーフラグを入力されてメモリ１２０に保存されたシンボル信号のイレイジャー訂正をブロック単位に行う。
【００２２】
エラーフラグ生成部１５０は、フレーム同期エラーメモリ１３０に保存されたフレーム同期エラー情報とＢＩＳエラーフラグメモリ１６０に保存されたＢＩＳエラーフラグとを利用してイレイジャー訂正のためのエラーフラグを生成してエラー訂正コード復号部１４０に出力する。
【００２３】
図２を参照して、エラーフラグ生成部１５０のエラーフラグ生成動作を説明する。図２を参照すれば、一つのデータフレームには３８バイトよりなるＥＣＣデータが４つ存在し、各ＥＣＣデータは、同期データとＢＩＳデータ間またはＢＩＳデータとＢＩＳデータ間に位置する。
【００２４】
エラーフラグ生成部１５０は、フレーム同期エラーメモリ１３０とＢＩＳエラーフラグメモリ１６０とを参照して、当該３８バイトのＥＣＣデータの両側に位置した同期データの同期エラー情報とＢＩＳデータのＢＩＳエラーフラグまたは一側ＢＩＳデータのＢＩＳエラーフラグと他側ＢＩＳデータのＢＩＳエラーフラグとが何れもエラー発生を表す情報であれば、当該ＥＣＣデータを構成する３８バイト全部にイレイジャー訂正のためのエラーフラグを発生させる。
【００２５】
ＢＩＳエラーフラグメモリ１６０は、エラー訂正コード復号部１４０によって生成されたＢＩＳエラーフラグをエラーフラグ生成部１５０を通じて伝達されて保存する。
【００２６】
図６は、ＢＩＳエラーフラグメモリ１６０の構造を表す図面である。図６を参照すれば、一つのデータブロックには１バイトのＢＩＳが３列が存在し、各ＢＩＳ  １０は４９６行よりなっているので、ＢＩＳエラーフラグメモリ１６０は、一つのデータブロックに含まれたＢＩＳデータそれぞれのエラー有無を表すために４９６ビットの情報を保存できる１×４９６ビットサイズの第１  ＢＩＳエラーメモリないし第Ｍ
ＢＩＳエラーメモリで構成される。本発明の望ましい実施例によれば、Ｍは３である。
【００２７】
以下では、前述した本発明の構成によって本発明によるエラーフラグ生成方法を説明する。
【００２８】
図７は、本発明によるエラーフラグ生成方法を説明するためのフローチャートである。
【００２９】
フレーム同期検出部１１０は、再生されたデジタル信号をデータブロック単位に入力される（第２１０段階）。
【００３０】
フレーム同期検出部１１０は、データブロックを構成する各フレームのフレーム同期データのエラー発生有無を表すフレーム同期エラー情報を生成してフレーム同期エラーメモリ１３０に出力する（第２２０段階）。また、フレーム同期検出部１１０は、エラー訂正のためにデータブロック単位にデジタル信号をメモリ１２０に出力する。
【００３１】
フレーム同期エラーメモリ１３０は、フレーム同期検出部１１０から一つのデータブロックに相応するフレーム同期エラー情報を入力されて保存する（第２３０段階）。
【００３２】
フレーム同期エラーメモリ１３０は、一つのデータブロックに含まれた４９６個の同期データそれぞれのエラー有無を表すための４９６ビットの情報を保存できる１×４９６ビットサイズの第１フレーム同期エラーメモリないし第Ｎフレーム同期エラーメモリで構成される。本発明の望ましい実施例によれば、Ｎは３である。一方、エラー訂正コード復号部１４０によるＢＩＳエラーフラグ生成及びＢＩＳエラーフラグメモリ１６０への保存動作とのタイミング問題を考慮してＮ個の１×４９６ビットサイズのフレーム同期エラーメモリを備えて３つのデータブロックのフレーム同期エラー情報を保存する。
【００３３】
エラー訂正コード復号部１４０はまず、メモリ１２０に保存されたデータブロックのＢＩＳをエラー訂正した後、ＢＩＳ各シンボルのエラー発生有無に対する情報であるＢＩＳエラーフラグを生成する（２４０段階）。
【００３４】
エラー訂正コード復号部１４０は、生成したＢＩＳエラーフラグをエラーフラグ生成部１５０に出力し、エラーフラグ生成部１５０は、ＢＩＳエラーフラグをＢＩＳエラーフラグメモリ１６０に出力すれば、ＢＩＳエラーフラグメモリ１６０は、ＢＩＳエラーフラグを保存する（第２５０段階）。ＢＩＳエラーフラグメモリ１６０は、一つのデータブロックに含まれたＢＩＳデータそれぞれのエラー有無を表すために４９６ビットの情報を保存できる１×４９６ビットサイズの第１  ＢＩＳエラーメモリないし第Ｍ  ＢＩＳエラーメモリで構成される。本発明の望ましい実施例によれば、Ｍは３である。
【００３５】
エラーフラグ生成部１５０は、フレーム同期エラーメモリ１３０に保存されたフレーム同期エラー情報とＢＩＳエラーフラグメモリ１６０に保存されたＢＩＳエラーフラグとを利用してイレイジャー訂正のためのエラーフラグを生成する（第２６０段階）。
【００３６】
エラーフラグ生成部１５０は、フレーム同期エラーメモリ１３０とＢＩＳエラーフラグメモリ１６０とを参照して、当該３８バイトのＥＣＣデータの両側に位置した同期データの同期エラー情報とＢＩＳデータのＢＩＳエラーフラグまたは一側ＢＩＳデータのＢＩＳエラーフラグと他側ＢＩＳデータのＢＩＳエラーフラグとが何れもエラー発生を表す情報であれば、当該ＥＣＣデータを構成する３８バイト全部にイレイジャー訂正のためのエラーフラグを生成する。
【００３７】
エラー訂正コード復号部１４０は、エラーフラグ生成部１５０が生成したエラーフラグを入力されてメモリ１２０に保存されたシンボル信号のイレイジャー訂正をブロック単位に行う（第２７０段階）。
【産業上の利用可能性】
【００３８】
本発明はＣＤまたはＤＶＤのような光記録媒体に記録された情報の再生時に発生するエラーの訂正に利用されうる。
【図面の簡単な説明】
【００３９】
【図１】従来のエラー訂正フォーマットを示す図である。
【図２】図１に示されたデータブロックを構成するフレームの詳細構造を示す図である。
【図３】本発明によるエラーフラグ生成装置を説明するためのブロック図である。
【図４】（Ａ）ないし（Ｃ）は、フレーム同期エラー信号の生成を説明するためのタイミングチャートである。
【図５】図３に示されたフレーム同期エラーメモリの構造を示す図である。
【図６】図３に示されたＢＩＳエラーフラグメモリの構造を示す図である。
【図７】本発明によるエラーフラグ生成方法を説明するためのフローチャートである。
【符号の説明】
【００４０】
１１０  フレーム同期検出部
１２０  メモリ
１３０  フレーム同期エラーメモリ
１４０  エラー訂正コード復号部
１５０  エラーフラグ生成部
１６０  ＢＩＳエラーフラグメモリ
【図１】
2004259426.tif 000003
【図２】
2004259426.tif 000004
【図３】
2004259426.tif 000005
【図４】
2004259426.tif 000006
【図５】
2004259426.tif 000007
【図６】
2004259426.tif 000008
【図７】
2004259426.tif 000009