(57)【要約】【課題】良好な特性を有するセラミックス膜の製造方法、およびこの製造方法により得られるセラミックス膜を提供する。セラミックス膜と電極との間の界面を改善し、疲労特性を向上させることができる強誘電体キャパシタの製造方法、およびこの製造方法により得られる強誘電体キャパシタを提供する。このセラミックス膜または強誘電体キャパシタが適用された半導体装置を提供する。【解決手段】基体１０上に下部電極２０を形成し、複合酸化物を含む原材料体３０を、２気圧以上に加圧され、かつ体積比１０％以下の酸素を含む雰囲気中および１００℃／分以下の昇温速度の条件で熱処理することにより、下部電極２０の上に複合酸化物を構成する第１金属と該下部電極２０を構成する第２金属との化合物からなる下部合金膜２４を形成するとともに、下部合金膜２４の上に原材料体３０が結晶化されたセラミックス膜４０を形成し、セラミックス膜４０の上に上部電極５０を形成することを含む。【選択図】        図１
2004207304.tif 000002
【特許請求の範囲】
【請求項１】
複合酸化物を含む原材料体を、２気圧以上に加圧され、かつ体積比１０％以下の酸素を含む雰囲気中で熱処理することにより結晶化させることを含む、セラミックス膜の製造方法。
【請求項２】
複合酸化物を含む原材料体を、２気圧以上に加圧された状態でラピッド・サーマル・アニール法を用いて熱処理することにより結晶化させることを含む、セラミックス膜の製造方法。
【請求項３】
請求項２において、
前記熱処理は、体積比１０％以下の酸素を含む雰囲気中で行われる、セラミックス膜の製造方法。
【請求項４】
請求項１〜３のいずれかにおいて、
前記熱処理は、少なくとも昇温前に２気圧以上に加圧することを含む、セラミックス膜の製造方法。
【請求項５】
請求項１〜３のいずれかにおいて、
前記複合酸化物は、構成元素にＰｂを含み、
前記熱処理は、昇温過程において少なくとも１００℃以下で２気圧以上に加圧した後に、さらに昇温を行うことを含む、セラミックス膜の製造方法。
【請求項６】
請求項１〜５のいずれかにおいて、
前記熱処理の昇温過程を大気圧に対して加圧状態で行うとともに、前記熱処理の降温過程を前記加圧状態に対して減圧状態で行うことを含む、セラミックス膜の製造方法。
【請求項７】
請求項１〜６のいずれかにおいて、
前記原材料体は、前記複合酸化物の加水分解物および重縮合物の少なくともいずれかを含むゾルゲル原料と、前記複合酸化物の構成元素を有機溶媒中に含むＭＯＤ原料との混合物である、セラミックス膜の製造方法。
【請求項８】
請求項１〜７のいずれかにおいて、
前記原材料体は、前記複合酸化物に加えて、該複合酸化物に対して触媒作用を有する常誘電体材料が混在する、セラミックス膜の製造方法。
【請求項９】
請求項８において、
前記常誘電体材料は、構成元素中にＳｉまたはＧｅを含む酸化物、または構成元素中にＳｉおよびＧｅを含む酸化物からなる、セラミックス膜の製造方法。
【請求項１０】
請求項１〜９のいずれかに記載された製造方法により形成される、セラミックス膜。
【請求項１１】
請求項１０に記載されたセラミックス膜をゲート絶縁膜として有する、半導体装置。
【請求項１２】
基体上に下部電極を形成し、
複合酸化物を含む原材料体を、２気圧以上に加圧され、かつ体積比１０％以下の酸素を含む雰囲気中および１００℃／分以下の昇温速度の条件で熱処理することにより、前記下部電極の上に前記複合酸化物を構成する第１金属と該下部電極を構成する第２金属との化合物からなる下部合金膜を形成するとともに、該下部合金膜の上に前記原材料体が結晶化されたセラミックス膜を形成し、
前記セラミックス膜の上に上部電極を形成することを含む、強誘電体キャパシタの製造方法。
【請求項１３】
請求項１２において、
前記熱処理は、少なくとも昇温前に２気圧以上に加圧することを含む、強誘電体キャパシタの製造方法。
【請求項１４】
請求項１２において、
前記複合酸化物は、構成元素にＰｂを含み、
前記熱処理は、昇温過程において少なくとも１００℃以下で２気圧以上に加圧した後に、さらに昇温を行うことを含む、強誘電体キャパシタの製造方法。
【請求項１５】
請求項１２〜１４のいずれかにおいて、
前記熱処理の昇温過程を大気圧に対して加圧状態で行うとともに、前記熱処理の降温過程を前記加圧状態に対して減圧状態で行うことを含む、強誘電体キャパシタの製造方法。
【請求項１６】
請求項１２〜１５のいずれかにおいて、
前記セラミックス膜の上に前記上部電極を形成する前に、前記セラミックス膜の上に前記上部電極を構成する第３金属の酸化膜を形成し、該酸化膜を、２気圧以上に加圧された状態で熱処理することにより、前記第１金属と前記第３金属との化合物からなる上部合金膜を形成することを含み、
前記上部電極は、前記上部合金膜の上に形成される、強誘電体キャパシタの製造方法。
【請求項１７】
基体上に下部電極を形成し、
前記下部電極の上に複合酸化物を構成する第１金属の酸化膜を形成し、
前記酸化膜を、２気圧以上に加圧された状態で第１熱処理することにより、前記第１金属と前記下部電極を構成する第２金属との化合物からなる下部合金膜を形成し、
複合酸化物を含む原材料体を、２気圧以上に加圧された状態でラピッド・サーマル・アニール法を用いて第２熱処理することにより、前記下部合金膜の上に前記原材料体が結晶化されたセラミックス膜を形成し、
前記セラミックス膜の上に上部電極を形成することを含む、強誘電体キャパシタの製造方法。
【請求項１８】
請求項１７において、
前記第２熱処理は、体積比１０％以下の酸素を含む雰囲気中で行われる、強誘電体キャパシタの製造方法。
【請求項１９】
請求項１７または１８において、
前記熱処理は、少なくとも昇温前に２気圧以上に加圧することを含む、強誘電体キャパシタの製造方法。
【請求項２０】
請求項１７または１８において、
前記複合酸化物は、構成元素にＰｂを含み、
前記熱処理は、昇温過程において少なくとも１００℃以下で２気圧以上に加圧した後に、さらに昇温を行うことを含む、強誘電体キャパシタの製造方法。
【請求項２１】
請求項１７〜２０のいずれかにおいて、
前記第２熱処理の昇温過程を大気圧に対して加圧状態で行うとともに、前記第２熱処理の降温過程を前記加圧状態に対して減圧状態で行うことを含む、強誘電体キャパシタの製造方法。
【請求項２２】
請求項１７〜２１のいずれかにおいて、
前記セラミックス膜の上に上部電極を形成する前に、前記セラミックス膜の上に前記上部電極を構成する第３金属の酸化膜を形成し、該酸化膜を、２気圧以上に加圧された状態で第３熱処理することにより、前記第１金属と前記第３金属との化合物からなる上部合金膜を形成することを含み、
前記上部電極は、前記上部合金膜の上に形成される、強誘電体キャパシタの製造方法。
【請求項２３】
請求項１２〜２２のいずれかにおいて、
前記原材料体は、前記複合酸化物の加水分解物および重縮合物の少なくともいずれかを含むゾルゲル原料と、前記複合酸化物の構成元素を有機溶媒中に含むＭＯＤ原料との混合物である、強誘電体キャパシタの製造方法。
【請求項２４】
請求項１２〜２３のいずれかにおいて、
前記原材料体は、前記複合酸化物に加えて、該複合酸化物に対して触媒作用を有する常誘電体材料が混在する、強誘電体キャパシタの製造方法。
【請求項２５】
請求項２４において、
前記常誘電体材料は、構成元素中にＳｉまたはＧｅを含む酸化物、または構成元素中にＳｉおよびＧｅを含む酸化物からなる、強誘電体キャパシタの製造方法。
【請求項２６】
基体上に少なくとも、下部電極、セラミックス膜、および上部電極を形成し、
少なくとも前記上部電極を形成した後に、２気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことを含む、強誘電体キャパシタの製造方法。
【請求項２７】
基体上に少なくとも、下部電極、セラミックス膜、および上部電極を形成し、
少なくとも前記セラミックス膜を所与の形状にエッチングした後に、２気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことを含む、強誘電体キャパシタの製造方法。
【請求項２８】
請求項２６または２７において、
前記強誘電体特性を回復するための熱処理は、ラピッド・サーマル・アニール法を用いて行われる、強誘電体キャパシタの製造方法。
【請求項２９】
請求項１２〜２８のいずれかに記載された製造方法により形成される、強誘電体キャパシタ。
【請求項３０】
請求項２９に記載された強誘電体キャパシタを含む、半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、セラミックス膜の製造方法および強誘電体キャパシタの製造方法、ならびにセラミックス膜、強誘電体キャパシタおよび半導体装置に関する。
【０００２】
【背景技術】
現在、半導体装置（例えば、強誘電体メモリ（ＦｅＲＡＭ））に適用される強誘電体膜として、ペロブスカイト構造を有する強誘電体膜（例えば、ＰｂＺｒＴｉＯ系）や層状ペロブスカイト構造を有する強誘電体膜（例えば、ＢｉＬａＴｉＯ系、ＢｉＴｉＯ系、ＳｒＢｉＴａＯ系）が提案されている。
【０００３】
これらの強誘電体膜の材料に含まれるＰｂやＢｉは、蒸気圧が高く、低温で揮発しやすい。そして、強誘電体膜の結晶化過程においては、高温下での熱処理を行うため、ＰｂやＢｉなどは、強誘電体の結晶化に必要な雰囲気中の酸素と結合して飛散してしまい、結晶化された強誘電体膜の特性に望ましくない影響を与える。
【０００４】
また、結晶化された強誘電体膜の格子定数は、電極材料として用いられる金属膜の格子定数と必ずしも合致しないため、ＭＩＭ（Metal-Insulator-Metal）構造の強誘電体キャパシタに適用した場合に格子不整合による歪みが生じ、特性が劣化しやすい。このような格子不整合を解消するため、強誘電体膜と電極との間に合金膜を形成したキャパシタ構造が提案されている（特許文献１参照。）。
【０００５】
【特許文献１】
国際公開第００／１７９２９号パンフレット
【０００６】
【発明が解決しようとする課題】
本発明の目的は、良好な特性を有するセラミックス膜の製造方法、およびこの製造方法により得られるセラミックス膜を提供することにある。
【０００７】
また、本発明の他の目的は、セラミックス膜と電極との間の界面を改善し、疲労特性を向上させることができる強誘電体キャパシタの製造方法、およびこの製造方法により得られる強誘電体キャパシタを提供することにある。
【０００８】
また、本発明の他の目的は、本発明のセラミックス膜または強誘電体キャパシタが適用された半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】
１．セラミックス膜の製造方法
（Ａ）本発明の第１のセラミックス膜の製造方法は、
複合酸化物を含む原材料体を、２気圧以上に加圧され、かつ体積比１０％以下の酸素を含む雰囲気中で熱処理することにより結晶化させることを含む。
【００１０】
本発明によれば、２気圧以上の加圧状態によって、原材料体に含まれる金属材料（例えば、Ｐｂ、Ｂｉなど）の蒸気発生を抑えるとともに、雰囲気中に含まれる酸素を体積比において１０％以下とすることで、これらの金属材料と酸素との結合を抑制することができ、良好な結晶状態のセラミックス膜を得ることができる。
【００１１】
（Ｂ）本発明の第２のセラミックス膜の製造方法は、
複合酸化物を含む原材料体を、２気圧以上に加圧された状態でラピッド・サーマル・アニール法を用いて熱処理することにより結晶化させることを含む。
【００１２】
本発明によっても、２気圧以上の加圧状態によって、高温の熱処理に伴う原材料体に含まれる金属材料（例えば、Ｐｂ、Ｂｉなど）の蒸気発生を抑えることができる。
【００１３】
また、強誘電体膜は、結晶化における熱処理において低速で昇温を行うと、初期結晶核が様々な角度で発生するために、結晶面がランダムに配向しやすい。そこで、本発明では、数十℃／秒以上の急速加熱を行うラピッド・サーマル・アニール法を用いて熱処理を行うことで、結晶の配向性が高いセラミックス膜を得ることができる。
【００１４】
また、本発明の第２のセラミックス膜の製造方法においても、熱処理を、体積比１０％以下の酸素を含む雰囲気中で行うことで、原材料体に含まれる金属材料と酸素との結合を抑制して、さらに良好な結晶状態のセラミックス膜を得ることができる。
【００１５】
２．強誘電体キャパシタの製造方法
（Ａ）本発明の第１の強誘電体キャパシタの製造方法は、
基体上に下部電極を形成し、
複合酸化物を含む原材料体を、２気圧以上に加圧され、かつ体積比１０％以下の酸素を含む雰囲気中および１００℃／分以下の昇温速度の条件で熱処理することにより、前記下部電極の上に前記複合酸化物を構成する第１金属と該下部電極を構成する第２金属との化合物からなる下部合金膜を形成するとともに、該下部合金膜の上に前記原材料体が結晶化されたセラミックス膜を形成し、
前記セラミックス膜の上に上部電極を形成することを含む。
【００１６】
本発明において、第１金属とは、強誘電体となる複合酸化物に含まれる金属であって、ペロブスカイト構造を有する強誘電体膜の場合、例えば、Ｐｂ、Ｚｒ、Ｔｉなどが挙げられ、層状ペロブスカイト構造を有する強誘電体膜の場合、例えば、Ｂｉ、Ｌａ、Ｔｉ、Ｓｒ、Ｔａなどが挙げられるが、これらに限定されない。
【００１７】
また、本発明において、第２金属とは、強誘電体キャパシタの電極材料として用いられる公知の物質の中から選択され、例えば、Ｐｔ、Ｉｒ、Ａｌ、Ａｕ、Ａｇ、Ｒｕ、Ｓｒや、これらを構成元素に含む導電性酸化物あるいは導電性窒化物などが挙げられるが、これらに限定されない。
【００１８】
本発明によれば、２気圧以上の加圧状態によって、原材料体に含まれる金属材料（例えば、Ｐｂ、Ｂｉなど）の蒸気発生を抑えるとともに、雰囲気中に含まれる酸素を体積比において１０％以下とすることで、これらの金属材料と酸素との結合を抑制することができ、良好な結晶状態のセラミックス膜を得ることができる。
【００１９】
さらに、本発明では、熱処理における昇温速度を１００℃／分以下とすることにより、熱処理の昇温過程の比較的低い温度領域で下部電極とセラミックス膜との双方と格子整合しやすい下部合金膜を生成しつつ、セラミックス膜の結晶化が行われる。これにより、下部電極とセラミックス膜との格子不整合による格子歪みが緩和され、各層間の界面が良好なものとなるため、歪みの少ない良好な結晶状態のセラミックス膜が得られる。
【００２０】
従って、本発明の製造方法によれば、各層間の界面およびセラミックス膜の結晶状態が良好であるため、強誘電体キャパシタの分極特性および疲労特性を向上させることができる。
【００２１】
（Ｂ）本発明の第２の強誘電体キャパシタの製造方法は、
基体上に下部電極を形成し、
前記下部電極の上に複合酸化物を構成する第１金属の酸化膜を形成し、
前記酸化膜を、２気圧以上に加圧された状態で第１熱処理することにより、前記第１金属と前記下部電極を構成する第２金属との化合物からなる下部合金膜を形成し、
複合酸化物を含む原材料体を、２気圧以上に加圧された状態でラピッド・サーマル・アニール法を用いて第２熱処理することにより、前記下部合金膜の上に前記原材料体が結晶化されたセラミックス膜を形成し、
前記セラミックス膜の上に上部電極を形成することを含む。
【００２２】
本発明において、第１金属および第２金属は、上記第１の強誘電体キャパシタの製造方法の場合と同義である。
【００２３】
本発明によれば、下部電極の上に複合酸化物を構成する第１金属の酸化膜を形成し、これを第１熱処理によって下部電極を構成する第２金属との化合物からなる下部合金膜を生成する。この下部合金膜は、下部電極とセラミックス膜との双方と格子整合しやすいので、下部電極とセラミックス膜との格子不整合による格子歪みが緩和され、各層間の界面が良好なものとなり、歪みの少ない良好な結晶状態のセラミックス膜が得られる。
【００２４】
さらに、本発明では、複合酸化物を含む原材料体に対して２気圧以上に加圧された状態で数十℃／秒以上の急速加熱を行うラピッド・サーマル・アニール法を用いて第２熱処理を行うことで、原材料体に含まれる金属材料（例えば、Ｐｂ、Ｂｉなど）の蒸気発生を抑えるとともに、所望の結晶面に配向した結晶状態の良好なセラミックス膜を得ることができる。
【００２５】
従って、本発明の製造方法によれば、各層間の界面およびセラミックス膜の結晶状態が良好であるため、強誘電体キャパシタの分極特性および疲労特性を向上させることができる。
【００２６】
また、本発明の第２の強誘電体キャパシタの製造方法では、第２熱処理を、体積比１０％以下の酸素を含む雰囲気中で行うことで、原材料体に含まれる金属材料と酸素との結合を抑制して、さらに良好な結晶状態のセラミックス膜を得ることができ、強誘電体キャパシタの特性を向上させることができる。
【００２７】
さらに、本発明の第１、第２の強誘電体キャパシタの製造方法では、前記セラミックス膜の上に前記上部電極を形成する前に、前記セラミックス膜の上に前記上部電極を構成する第３金属の酸化膜を形成し、該酸化膜を、２気圧以上に加圧された状態で熱処理することにより、前記第１金属と前記第３金属との化合物からなる上部合金膜を形成することを含み、前記上部電極を、前記上部合金膜の上に形成することができる。
【００２８】
かかる態様によれば、セラミックス膜と上部電極との間の界面においても上部合金膜によって各層間の格子歪みが緩和されるため、良好な特性の強誘電体キャパシタを得ることができる。さらに、この上部合金膜を生成するための熱処理は、２気圧以上に加圧された状態で行われるため、セラミックス膜の表面からの複合酸化物に含まれる金属材料（例えば、Ｐｂ、Ｂｉなど）の蒸気発生を抑えることができる。
【００２９】
（Ｃ）本発明の第３の強誘電体キャパシタの製造方法は、
基体上に少なくとも、下部電極、セラミックス膜、および上部電極を形成し、少なくとも前記上部電極を形成した後に、２気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことを含む。
【００３０】
本発明の第３の強誘電体キャパシタの製造方法では、基体上に強誘電体キャパシタ構造を作製してから、ポストアニールとして２気圧以上に加圧された状態で熱処理を行うことでセラミックス膜と上部電極および下部電極との界面状態が改善され、強誘電体特性の回復を図ることができる。なお、かかる製造方法において、熱処理は、ラピッド・サーマル・アニール法を用いて行うことができる。
【００３１】
（Ｄ）本発明の第４の強誘電体キャパシタの製造方法は、
基体上に少なくとも、下部電極、セラミックス膜、および上部電極を形成し、少なくとも前記セラミックス膜を所与の形状にエッチングした後に、２気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことを含む。
【００３２】
本発明の第４の強誘電体キャパシタの製造方法では、少なくともセラミックス膜がエッチングされた後にポストアニールとして２気圧以上に加圧された状態で熱処理を行うことで、エッチング工程でのプロセスダメージを回復させることができる。なお、かかる製造方法において、熱処理は、ラピッド・サーマル・アニール法を用いて行うことができる。
【００３３】
なお、本発明のセラミックス膜の製造方法および強誘電体キャパシタの製造方法は、少なくとも以下の態様を取り得る。
【００３４】
（ａ）前記原材料体を結晶化させるための熱処理では、少なくとも昇温前に２気圧以上に加圧することができる。
【００３５】
かかる態様によれば、結晶化過程における雰囲気中の圧力を昇温前に高めておくことで、熱処理の低温領域における複合酸化物に含まれる金属材料（例えば、Ｐｂ、Ｂｉなど）の蒸気発生を効果的に抑制することができる。
【００３６】
（ｂ）前記複合酸化物は、構成元素にＰｂを含み、前記原材料体を結晶化させるための熱処理では、昇温過程において少なくとも１００℃以下で２気圧以上に加圧した後に、さらに昇温を行うことができる。
【００３７】
かかる態様によれば、熱処理の昇温過程において１００℃以下の低温領域で、２気圧以上に加圧しておくことにより、その後の昇温によってＰｂが含まれる複合酸化物の原材料体中からＰｂが雰囲気中の酸素と結合して蒸気が発生するのを防止する効果をより確実なものとすることができる。
【００３８】
（ｃ）前記原材料体を結晶化させるための熱処理の昇温過程を大気圧に対して加圧状態で行うとともに、かかる熱処理の降温過程を前記加圧状態に対して減圧状態で行うことができる。
【００３９】
かかる態様によれば、昇温過程においては、加圧によって原材料体から金属材料が離脱することを防止し、降温過程においては、加圧状態から減圧していくことによって雰囲気中に含まれる余剰材料などの不純物のセラミックス膜への付着を防止することができる。
【００４０】
（ｄ）前記原材料体は、前記複合酸化物の加水分解物および重縮合物の少なくともいずれかを含むゾルゲル原料と、前記複合酸化物の構成元素を有機溶媒中に含むＭＯＤ原料との混合物とすることができる。
【００４１】
強誘電体を構成する複合酸化物には、低温領域で蒸気が発生しやすい金属材料（例えば、Ｐｂ、Ｂｉなど）が含まれるため、高温処理を伴う結晶化のためにはこれらの材料を過剰に添加している場合が多い。
【００４２】
かかる態様によれば、複合酸化物の構成元素が加水分解ないしは重縮合によって結合しているゾルゲル原料と各構成元素が溶媒中で比較的自由に移動可能なＭＯＤ原料との混合物によって原材料体を構成することで、両原料が原材料体の結晶化過程において補完的に機能するため、原材料体中の過剰な添加物を低減することができ、良好な表面モフォロジーのセラミックス膜が生成できる。
【００４３】
（ｅ）前記原材料体は、前記複合酸化物に加えて、該複合酸化物に対して触媒作用を有する常誘電体材料が混在してもよい。
【００４４】
かかる態様によれば、原材料体に強誘電体を構成する複合酸化物に加えて、常誘電体材料が混在することにより、複合酸化物の結晶化過程において、複合酸化物の一部の構成元素が常誘電体材料の構成元素と置換して結晶化温度を低下させることができる。
【００４５】
このような常誘電体材料としては、例えば、構成元素中にＳｉまたはＧｅを含む酸化物、または構成元素中にＳｉおよびＧｅを含む酸化物を採用することができる。
【００４６】
３．セラミックス膜、強誘電体キャパシタ、半導体装置
（Ａ）本発明のセラミックス膜は、本発明のセラミックス膜の製造方法により得られる。
【００４７】
（Ｂ）本発明の強誘電体キャパシタは、本発明の強誘電体キャパシタの製造方法により得られる。
【００４８】
（Ｃ）本発明の第１の半導体装置は、本発明のセラミックス膜をゲート絶縁膜として有する。
【００４９】
（Ｄ）本発明の第２の半導体装置は、本発明の強誘電体キャパシタを含む。
【００５０】
【発明の実施の形態】
以下、本発明に好適な実施の形態について、図面を参照しながら説明する。
【００５１】
［第１の実施形態］
図１（Ａ）〜図１（Ｅ）は、本実施の形態に係る強誘電体キャパシタの製造工程を模式的に示す断面図である。
【００５２】
まず、図１（Ａ）に示すように、基体１０の上に下部電極２０を形成する。下部電極２０は、例えば、Ｐｔ、Ｉｒ、Ａｌ、Ａｕ、Ａｇ、Ｒｕ、Ｓｒ等の金属や、酸化物導電体（例えば、ＩｒＯｘ等）や、窒化物導電体（例えば、ＴｉＮ等）などを材料としてスパッタ法を用いて形成することができる。また、下部電極２０は、単層膜でもよいし、積層した多層膜でもよい。
【００５３】
次に、図１（Ｂ）に示すように、下部電極２０の上に複合酸化物を含む原材料体３０を形成する。原材料体３０を形成する方法としては、塗布法、ＬＳＭＣＤ法を挙げることができる。塗布法としては、例えば、スピンコート法、ディッピング法を挙げることができる。この原材料体３０には、ゾルゲル原料とＭＯＤ原料とが含まれる。ゾルゲル原料は、ＭＯＤ原料に比べて、結晶化温度が低く、結晶核の形成速度および結晶成長速度が速い原料が選択される。
【００５４】
ゾルゲル原料は、具体的には次のようにして調整することができる。まず、炭素数が４以下よりなる金属アルコキシドを混合し、加水分解および重縮合を行う。この加水分解および重縮合によって、Ｍ−Ｏ−Ｍ−Ｏ…の強固な結合ができる。このとき得られるＭ−Ｏ−Ｍの結合は、セラミックスの結晶構造（ペロブスカイト構造）に近い構造を有する。ここで、Ｍは金属元素（例えば、Ｂｉ、Ｔｉ、Ｌａ、Ｐｂなど）であり、Ｏは酸素を示す。次に、加水分解および重縮合を行うことにより得られた生成物に溶媒を加え、原料を得る。こうして、ゾルゲル原料を調整することができる。
【００５５】
ＭＯＤ原料としては、例えば、セラミックス膜の構成元素同士が直接または間接的に連続して接続された多核金属錯体原料を挙げることができる。ＭＯＤ原料は、具体的にはカルボン酸の金属塩を挙げることができる。カルボン酸としては、酢酸、２−エチルヘキサン酸などを挙げることができる。金属としては、例えば、Ｂｉ、Ｔｉ、Ｌａ、Ｐｂなどを挙げることができる。ＭＯＤ原料においても、ゾルゲル原料と同様に、Ｍ−Ｏの結合を有する。しかし、Ｍ−Ｏ結合は、重縮合を行って得られるゾルゲル原料のように連続した結合にはなっておらず、また、結合構造もリニア構造に近くペロブスカイト構造とはかけ離れている。
【００５６】
また、原材料体３０において、ゾルゲル原料とＭＯＤ原料とは、それぞれ複合酸化物の化学量論的組成に調整され、かつこれらの混合物には複合酸化物に含まれる金属材料（例えば、Ｐｂ、Ｂｉ）を、前記化学量論的組成に対して多くとも５％過剰に含ませることができる。例えば、Ｐｂ、Ｂｉなどの金属材料は低温で酸素と結合して蒸気が発生するため、結晶化過程において不足を補うために、従来は１０％〜２０％のＰｂやＢｉを過剰添加物として原材料体３０に含ませていた。しかし、結晶化後において残留した過剰添加物は、セラミックス膜４０の結晶間や結晶と電極との間に入り込み、結晶品質を低下させる原因ともなり得る。
【００５７】
そこで、本実施の形態の製造方法においては、予め元素配置が結晶に近いゾルゲル原料と構成元素が自由に移動しやすいＭＯＤ原料とを混合することにより、両原料が結晶化の際に補完的に機能して、ＰｂやＢｉなどの過剰添加物をできるだけ少なくすることができ、具体的には化学量論的組成に対して５％以下することができる。これにより、原材料体３０の結晶化後に余ったＰｂ、Ｂｉなどの過剰添加物が結晶と結晶との間や下部電極２０と結晶との間に入り込んで、変質層が生成されるのを防止することができる。
【００５８】
なお、原材料体３０には、複合酸化物に加えて、該複合酸化物に対して触媒作用を有する常誘電体材料が混在してもよい。原材料体３０中に強誘電体を構成する複合酸化物に加えて、常誘電体材料が混在することにより、複合酸化物の結晶化過程において、複合酸化物の一部の構成元素が常誘電体材料の構成元素と置換して結晶化温度を低下させることができる。
【００５９】
このような常誘電体材料としては、例えば、構成元素中にＳｉまたはＧｅを含む酸化物、または構成元素中にＳｉおよびＧｅを含む酸化物を採用することができる。かかる酸化物は、ＡＢＯＸまたはＢＯＸで表される常誘電体材料であって、ＡサイトはＰｂ、Ｂｉ、Ｈｆ、Ｚｒ、Ｖ、Ｗのいずれかの単元素または複合元素からなり、ＢサイトはＳｉ、Ｇｅのいずれかの単元素または複合元素からなる材料を採用することができる。具体的には、ＰｂＳｉＯ系（Ｐｂ５Ｓｉ３ＯＸ、Ｐｂ２Ｓｉ１ＯＸ）、ＰｂＧｅＯ系（Ｐｂ５Ｇｅ３ＯＸ、Ｐｂ２Ｇｅ１ＯＸ）、ＢｉＳｉＯ系（Ｂｉ４Ｓｉ３ＯＸ、Ｂｉ２Ｓｉ１ＯＸ）、ＢｉＧｅＯ系（Ｂｉ４Ｇｅ３ＯＸ、Ｂｉ２Ｓｉ１ＯＸ）、ＺｒＧｅＯＸ、ＨｆＧｅＯＸ、ＶｇｅＯＸ、ＷＧｅＯＸ、ＶＳｉＯＸ、ＷＳｉＯＸ等が挙げられる。なお、ＡサイトにＺｒ、Ｈｆ、Ｖ、Ｗを用いた場合は、強誘電体の酸素欠損の抑制効果が有る。
【００６０】
次に、必要に応じて、原材料体３０を乾燥および仮焼成する。
【００６１】
次に、図１（Ｃ）および図１（Ｄ）に示すように、原材料体３０を熱処理することにより、原材料体３０を結晶化させてセラミックス膜４０を形成する。一般に、ゾルゲル原料は、ＭＯＤ原料に比べて、結晶化温度が低い。また、ゾルゲル原料は、ＭＯＤ原料に比べて、結晶核の形成速度および結晶成長速度が速い。従って、これらの混合物である原材料体３０の結晶化過程では、ゾルゲル原料の結晶化がＭＯＤ原料の結晶化より先行して進むことにより、ゾルゲル原料により形成される結晶核の間隙にＭＯＤ原料が残ることになる。すると、ゾルゲル原料の結晶核の間隙においてＭＯＤ原料は独立に結晶化が進行し、間隙が埋められていく。また、ゾルゲル原料とＭＯＤ原料とでは、結晶の配向しやすい方向が異なる。従って、両原料の結晶化過程では、互いに成長を遮断し合い、微細な結晶が成長する。その結果、形成されるセラミックス膜４０においては、表面モフォロジーが良好なものとなる。
【００６２】
また、本実施の形態の製造方法では、この熱処理の昇温過程において１００℃以下の低温領域において２気圧以上の加圧状態としている。これは、例えば、ＰｂＺｒＴｉＯ系（以下、ＰＺＴという）の複合酸化物においてはＰｂが、比較的低温で酸素と結合して雰囲気中に飛散しやすいことが知られており（電気化学便覧第４版、１２８頁、丸善、１９８５年発行を参照）、かかる金属材料が雰囲気中に飛散するのを防止することを目的とするものである。なお、かかる熱処理において、昇温前に２気圧以上の加圧状態としてもよい。
【００６３】
また、本実施の形態では、かかる熱処理を体積比１０％以下の酸素を含む雰囲気中で行うことにより、金属材料が酸素と結びついて脱離することを防ぐことができるため、加圧による金属材料の飛散防止効果をさらに高めることができる。
【００６４】
さらに、かかる熱処理では、昇温過程を上記したように大気圧に対して加圧状態で行うとともに、降温過程を前記加圧状態に対して減圧状態で行うことができる。これにより、昇温過程においては、加圧によって原材料体から金属材料が離脱することを防止し、降温過程においては、加圧状態から減圧していくことによって雰囲気中に含まれる余剰材料などの不純物のセラミックス膜への付着やセラミックス膜中における変質層の生成を防止することができる。
【００６５】
なお、本実施の形態の手法は、Ｐｂと同様に低温領域で酸素と結合して雰囲気中に飛散しやすいＢｉを含んでいる例えば、ＢｉＬａＴｉＯ系（以下、ＢＬＴという）、ＢｉＴｉＯ系（以下、ＢＩＴという）、およびＳｒＢｉＴａＯ系（以下、ＳＢＴという）の複合酸化物の結晶化においても有効である。
【００６６】
さらに、上記熱処理では、昇温過程において、下部電極２０とセラミックス膜４０との間に下部合金膜２４を形成することができる。この下部合金膜２４は、下部電極２０を構成する金属元素と原材料体３０に含まれる金属元素の合金により構成される。このとき、原材料体３０に複合酸化物の化学量論的組成に対して過剰に含まれるＰｂやＢｉなどの金属材料の添加物が、下部合金膜２４の材料となる。
【００６７】
ここで、例えば、ＰＺＴにおいては、Ｐｔを下部電極２０の材料として選択した場合、下部電極２０の格子定数（a,b,c:3.96）とセラミックス膜４０の格子定数（a,b:4.04、c:4.14）とが一致しないため、界面において格子不整合による歪みが発生する。この歪みは、強誘電体キャパシタの疲労特性などに影響を及ぼすため、できるだけ低減されることが望ましい。ＰＺＴのセラミックス膜４０に対して格子定数が近い物質としてはＰｂＰｔ３（a,b,c:4.05）が挙げられる。ＰｂとＰｔからなる合金化合物としては、ＰｂＰｔ３の他に、ＰｂＰｔ（a,b:4.24、c:5.48）、Ｐｂ２Ｐｔ（a,b:6.934、c:5.764）、Ｐｂ４Ｐｔ（a,b:6.64、c:5.97）が考えられるが、ＰｂＰｔ３の格子定数（a,b,c:4.05）は、ＰＺＴのセラミックス膜４０の格子定数（a,b:4.04、c:4.14）とのミスマッチが少ないため、下部合金膜２４として好適である。このように考えると、下部合金膜２４に好適なＰｂは価数が高いことが必要であり、価数の高いＰｂの酸化物ＰｂＯ２やＰｂ３Ｏ４は、原材料体３０の結晶化温度に対して低温領域で蒸気となりやすい。すなわち、下部合金膜２４の生成プロセスは、価数の高い金属材料を有効に使うために、低温領域で行う必要がある。
【００６８】
そこで、本実施の形態の熱処理では、１００℃／分以下の低い昇温速度で昇温を行うことにより、約１００℃〜２００℃の低温領域で図１（Ｃ）に示すように、下部電極２０と結晶化中の原材料体３０との間に下部合金膜２４が形成される。この下部合金膜２４の存在によって、各層間の界面の格子不整合による歪みが緩和され、結晶化されたセラミックス膜４０の表面モフォロジーの改善、および最終的に製造される強誘電体キャパシタの疲労特性の向上に寄与する。
【００６９】
そして、かかる熱処理では、下部合金膜２４の形成プロセスを経て、さらに昇温を行うことにより原材料体３０を結晶化させて下部合金膜２４の上にセラミックス膜４０が形成される。
【００７０】
このように、本実施の形態の強誘電体キャパシタの製造方法では、原材料体３０の結晶化の熱処理がセラミックス膜４０と下部電極２０との界面の格子不整合を改善する下部合金膜２４の形成プロセスを伴うことを特徴とする。
【００７１】
そして最終的には、図１（Ｅ）に示すように、セラミックス膜４０の上に上部電極５０を形成することにより強誘電体キャパシタを得る。この上部電極５０の材料や形成方法は、下部電極２０と同様のものを適用することができる。
【００７２】
以上に述べたように、本実施の形態に係る強誘電体キャパシタの製造方法によれば、加圧および低酸素状態での熱処理により複合酸化物材料の雰囲気中への脱離を防止することができる。さらに、かかる熱処理の昇温過程の低温領域で下部合金膜２４を形成することができるため、この下部合金膜２４によってセラミックス膜４０の界面の歪みを緩和して、表面モフォロジーを向上させることができるとともに、キャパシタの電気的特性の向上を図ることができる。
【００７３】
なお、本実施の形態に係る強誘電体キャパシタの製造方法では、基体１０上に上部電極５０までの各層を形成した後に、ポストアニールとして２気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことができる。これにより、セラミックス膜４０と上部電極５０および下部電極２０との界面状態が改善され、強誘電体特性の回復を図ることができる。
【００７４】
さらに、本実施の形態に係る強誘電体キャパシタの製造方法では、基体１０上に上部電極５０までの各層を形成した後にエッチング等により強誘電体キャパシタをパターニングし、その後ポストアニールとして２気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことができる。これにより、エッチング工程でのプロセスダメージを回復させることができる。
【００７５】
なお、これらのポストアニールは、ＦＡ（ファーネス）を用いてゆっくり加熱を行ってもよいし、ラピッド・サーマル・アニール法を用いて急速加熱を行ってもよい。
【００７６】
なお、上述した各種熱処理は、複合酸化物を構成する金属材料の蒸気発生に対して不活性な気体、例えば、窒素、アルゴン、キセノンなどの雰囲気中で行うことができる。かかる雰囲気中で熱処理を行うことにより、複合酸化物を構成する金属材料の蒸気発生の抑止効果がさらに高まる。
【００７７】
また、上述した各種熱処理の昇温過程及び降温過程の少なくともいずれか一方において、複数段階の加圧を行うことができる。
【００７８】
以下に、本実施の形態に係る製造方法のさらに詳細な実施例を図面を参照しながら説明する。
【００７９】
（実施例１）
本実施例では、Ｐｔ電極が形成された所与の基体上に、Ｐｂ（Ｚｒ0.35、Ｔｉ0.65）Ｏ3をスピンコート法を用いて成膜して検討を行った。
【００８０】
本実施例では、ＰＺＴ（Ｚｒ／Ｔｉ＝３５／６５）の化学量論的組成にそれぞれ調整されたゾルゲル溶液とＭＯＤ溶液との混合物にモル比で５％過剰となるようにＰｂを添加した原材料溶液を用いた。Ｐｂの添加物は、Ｐｔ電極とＰＺＴ膜との界面にＰｂＰｔ３を形成するために用いるものである。
【００８１】
そして、これらの原料溶液を、スピンコーティング（３０００ｒｐｍ、３０秒）して４００℃で５分間、原料溶液を仮焼成する工程を３回繰り返して、Ｐｔ電極上に１５０ｎｍの原材料体を形成した。次に、図２に示すように、ＦＡ（ファーネス）を用いて２気圧に加圧され、かつ体積比１％の酸素を含む雰囲気中で、６５０℃まで昇温を行い、３０分間の熱処理をして原材料体を結晶化させてペロブスカイト構造のＰＺＴ膜を得た。この昇温過程においては、約１００℃〜２００℃の低温領域でＰｔ電極のＰｔと原材料体中のＰｂとの合金であるＰｂＰｔ３膜を形成するために、昇温レートを２０℃／分とした。
【００８２】
図３は、このとき得られたＰＺＴ膜の表面の顕微鏡写真である。これによると、平均粒径が約５０ｎｍの微細な結晶が均一的に分布し、表面モフォロジーが良好であることが分かる。これは、Ｐｔ電極とＰＺＴ膜との界面に形成されたＰｂＰｔ３層によって界面の格子不整合が低減され、さらに加圧状態および低酸素状態の条件下で行う熱処理によってＰＺＴ膜の結晶化中におけるＰｂの脱離を防止したことによるものと考えられる。
【００８３】
また、かかるＰＺＴ膜についてラマン散乱スペクトルを測定した。さらに、本測定における従来技術との比較のために、図４に示すように、加圧を行わずに、大気中においてラピッド・サーマル・アニール法（以下、従来法１）による熱処理を行って結晶化されたＰＺＴ膜についてのラマン散乱スペクトルについても測定を行った。すると、図５（Ａ）及び図５（Ｂ）に示すように、本実施例の製造方法に係るＰＺＴ膜と従来法１によるＰＺＴ膜とでは、５００Ｒ／ｃｍ−１〜７００Ｒ／ｃｍ−１におけるスペクトル形状に違いが見られる。これは、従来法１によるＰＺＴ膜では、異相が発生しているためである。図５（Ｃ）は、従来法１によるＰＺＴ膜の測定結果における５００Ｒ／ｃｍ−１〜７００Ｒ／ｃｍ−１のスペクトル形状の拡大図である。従来法１によるＰＺＴ膜では、図５（Ｃ）に示すように、ＰＺＴの異相や変質層の発生を示すピークがあることが分かる。このような顕著な違いが見られる原因は、加圧及び低酸素状態での熱処理により、Ｐｂの蒸気発生を抑えたことによるＰＺＴ結晶化過程での組成変動を低減した効果が大きいと考えられる。
【００８４】
次に、本実施例では、結晶化されたＰＺＴ膜の上に上部電極としてＰｔ電極を形成し、その後２気圧に加圧した状態でポストアニールを行い、強誘電体キャパシタを作製し、強誘電体特性の評価を行った。
【００８５】
図６は、本実施例の製造方法により得られた強誘電体キャパシタのヒステリシス特性を示すものである。図６に示すように、本実施例の強誘電体キャパシタにおいては、２Ｖ以下の低電圧で飽和する角型性の良いヒステリシス形状が得られた。また、この強誘電体キャパシタは、分極値Ｐｒが約３０μＣ／ｃｍ２となり、良好な分極特性を示すことが分かった。
【００８６】
次に、本実施例の製造方法で得られた強誘電体キャパシタと従来法１の製造方法で得られたＰＺＴ膜上に上部電極を形成した強誘電体キャパシタについて、疲労特性についての検討を行った。図７（Ａ）及び図７（Ｂ）は、これらの強誘電体キャパシタに対して、２Ｖ、６６Ｈｚの三角波パルスを１０回与えた後に、１．５Ｖ、５００ｋＨｚの方形波パルスを１０８回以上与えて分極反転を行った疲労試験前後のヒステリシス特性を示す図である。図７（Ａ）は、本実施例の製造方法により得られたキャパシタについて示すものであり、図７（Ｂ）は、従来法１により得られたキャパシタについて示すものである。図７（Ａ）によれば、本実施例により得られるキャパシタにおいては、試験前後においてヒステリシス形状の変化は見られない。これに対して、図７（Ｂ）によれば、従来法１により得られるキャパシタにおいては、試験後のヒステリシス形状において分極特性が低下しているのが分かる。これは、本実施例の製造方法がＰＺＴ膜の結晶化プロセスにおいてＰｂＰｔ３合金膜の形成プロセスを伴うことにより、ＰＺＴ膜の下部電極側界面において格子不整合による歪みが緩和されていることを示している。
【００８７】
以上のように、本実施の形態の製造方法では、セラミックス膜の結晶化工程における加圧および低酸素状態での下部合金膜形成プロセスを伴う熱処理によって、セラミックス膜が良好な表面モフォロジーを有し、これを含む強誘電体キャパシタが良好なヒステリシス特性及び疲労特性を有することが確認された。
【００８８】
（実施例２）
本実施例では、原料溶液をゾルゲル溶液とＭＯＤ溶液との混合物とした場合に加えて、比較例としてゾルゲル溶液単体、またはＭＯＤ溶液単体とした場合について、それぞれＰｔ電極上にスピンコート法を用いて形成したＰＺＴ膜の特性についての検討を行った。各原料溶液は、ＰＺＴ（Ｚｒ／Ｔｉ＝３５／６５）の化学量論的組成にそれぞれ調整されたものに、モル比で５％過剰となるようにＰｂを添加したものを用いた。結晶化のための熱処理は、それぞれの原料溶液が塗布された原材料体にＦＡを用いて２気圧に加圧され、かつ体積比１％の酸素を含む雰囲気中で、６５０℃まで昇温を行い、３０分間の加熱を行った。
【００８９】
図８（Ａ）〜図８（Ｃ）は、本実施例において得られたＰＺＴ膜の表面を観察した顕微鏡写真である。図８（Ａ）は、原料溶液としてＭＯＤ溶液のみを用いたＰＺＴ膜、図８（Ｂ）は、原料溶液としてゾルゲル溶液とＭＯＤ溶液との混合物を用いたＰＺＴ膜、図８（Ｃ）は、原料溶液としてゾルゲル溶液のみを用いたＰＺＴ膜の表面モフォロジーを示す。
【００９０】
図８（Ａ）〜図８（Ｃ）に示す顕微鏡写真では、ＭＯＤ溶液のみ、およびゾルゲル溶液のみの場合に比べて、ゾルゲル溶液とＭＯＤ溶液との混合物を用いた場合のほうが粒径が小さく、微細な結晶が均一に分布した表面モフォロジーとなることが分かる。
【００９１】
また、本実施例では、ゾルゲル溶液とＭＯＤ溶液との混合物を原材料溶液とするＰＺＴ膜について、ゾルゲル溶液とＭＯＤ溶液との混合比をモル比において、２：１、１：１、１：２と変化させた場合に得られるＰＺＴ膜の特性を検討した。
【００９２】
図９（Ａ）〜図９（Ｅ）は、このとき得られたＰＺＴ膜の表面を観察した顕微鏡写真である。なお、図９（Ａ）および図９（Ｅ）には、本実施例のＰＺＴ膜の比較例として、上記において作製したゾルゲル溶液のみを原料溶液としたＰＺＴ膜、およびＭＯＤ溶液のみを原料溶液としたＰＺＴ膜の顕微鏡写真についても示されている。
【００９３】
図９（Ａ）〜図９（Ｅ）によれば、ゾルゲル溶液とＭＯＤ溶液との混合物により得られるＰＺＴ膜は、平均粒径が３０ｎｍ〜７０ｎｍと小さいのに対して、ゾルゲル溶液のみから得られるＰＺＴ膜では、平均粒径が１００ｎｍ、ＭＯＤ溶液のみから得られるＰＺＴ膜では、平均粒径が２μｍと大きくなることが分かる。すなわち、ゾルゲル溶液とＭＯＤ溶液との混合物を用いた場合のほうが、ゾルゲル溶液のみ、あるいはＭＯＤ溶液のみの場合に比べて、微細な結晶が均一に分布した良好な表面モフォロジーを有する。これは、ゾルゲル溶液のみの場合、およびＭＯＤ溶液のみの場合は、初期結晶核の発生密度に違いがあるが、この初期結晶核に従って結晶化が進行するため、結晶の粒径が大きくなっていくものと考えられる。しかし、ゾルゲル溶液とＭＯＤ溶液との混合物を使用すると、ゾルゲル溶液によって初期結晶核が高密度で形成され、その間隙を埋めるように、ＭＯＤ溶液が結晶化していくため、結晶の粒径が微細になるものと考えられる。
【００９４】
次に、上記ＰＺＴ膜のそれぞれに上部電極を形成した強誘電体キャパシタについての電気的特性を調べた。図１０（Ｂ）〜図１０（Ｄ）は、本実施例により得られた強誘電体キャパシタのヒステリシス特性を示す図である。なお、図１０（Ａ）は、ゾルゲル溶液のみを用いた場合の強誘電体キャパシタのヒステリシス特性を示す図である。また、図１０（Ｅ）は、ＭＯＤ溶液のみを用いた場合の強誘電体キャパシタのヒステリシス特性を示す図である。
【００９５】
図１０（Ａ）〜図１０（Ｅ）によれば、ゾルゲル溶液とＭＯＤ溶液との混合物を原料溶液とする強誘電体キャパシタにおいては、いずれの混合比においても、ゾルゲル溶液のみ、およびＭＯＤ溶液のみを原料溶液とする強誘電体キャパシタに比べて、２Ｖ以下の低電圧で飽和する角型性の良いヒステリシス形状が得られた。
【００９６】
従って、本実施例によれば、原料溶液中のゾルゲル溶液とＭＯＤ溶液との混合比は、モル比において１：２〜２：１の範囲において、セラミックス膜の表面モフォロジーを改善することができるとともに、角型性の良いヒステリシス形状を有する強誘電体キャパシタを製造することができることが確認された。
【００９７】
さらに、本実施例では、ゾルゲル溶液とＭＯＤ溶液の混合物（混合比１：１）から得られたＰＺＴ膜を有する強誘電体キャパシタについての温度特性を検証した。温度特性の測定は、２５℃〜１００℃の範囲でヒステリシス特性を測定し、その結果が図１１（Ａ）〜図１１（Ｄ）に示される。図１１（Ａ）〜図１１（Ｄ）によれば、本実施例の製造方法により得られる強誘電体キャパシタは、１００℃という高温下であっても、ヒステリシス形状にほとんど変化が見られない良好な温度特性を有することが分かった。
【００９８】
図１２は、これらの結果に基づき、縦軸を規格化した分極値Ｐｒ２［（μＣ／ｃｍ２）２］、横軸を温度［℃］としてプロットしたものである。図１２によると、従来技術により作製されるＰＺＴ膜を有する強誘電体キャパシタでは、温度上昇につれて分極値が劣化していくのに対し、本実施例の手法により作製されるＰＺＴ膜を有する強誘電体キャパシタでは、温度変化に対してほぼ一定の分極値を示し、ＰＺＴのバルクと同様の良好な温度特性が得られた。
【００９９】
（実施例３）
本実施例では、Ｐｒ（Ｚｒ，Ｔｉ）Ｏ３の原料溶液中のＺｒ／Ｔｉ比の依存性について検証した。具体的には、上記した実施例１、２では、Ｚｒ／Ｔｉ比を３５／６５とした原料溶液を用いたが、本実施例では、Ｚｒ／Ｔｉ比を２０／８０とした原料溶液を用い、ＭＯＤ溶液のみを原料溶液とした場合、ゾルゲル溶液とＭＯＤ溶液との混合物（混合比１：１）を原料溶液とした場合について作製したＰＺＴ膜を有する強誘電体キャパシタの電気的特性の比較を行った。
【０１００】
図１３（Ａ）および図１３（Ｂ）は、これらの強誘電体キャパシタのヒステリシス特性を示す図である。図１３（Ａ）および図１３（Ｂ）によれば、Ｚｒ／Ｔｉ比を２０／８０とした場合においても、ゾルゲル溶液とＭＯＤ溶液との混合物を用いた場合のほうがＭＯＤ溶液のみを用いた場合に比べて、低電圧で飽和する角型性の良いヒステリシス形状となる。すなわち、本実施例によれば、ゾルゲル溶液とＭＯＤ溶液との混合物を原料溶液とする製造方法は、Ｚｒ／Ｔｉ比を変更しても有効であることが確認できる。
【０１０１】
（実施例４）
本実施例では、上記実施例１で説明した製造方法において、ＰＺＴ膜を結晶化する際の熱処理の温度を５８０℃、４２５℃と低温化した場合の強誘電体キャパシタの電気的特性への影響を検証した。
【０１０２】
図１４（Ａ）および図１４（Ｂ）は、５８０℃および４２５℃の熱処理で結晶化されたＰＺＴ膜を有する強誘電体キャパシタのヒステリシス特性を示す図である。図１４（Ａ）および図１４（Ｂ）によれば、結晶化温度を低下させた場合でも十分に実用化レベルに達したヒステリシス特性を有する強誘電体キャパシタが得られることが分かった。
【０１０３】
［第２の実施形態］
図１５は、本実施の形態に係る強誘電体キャパシタの製造工程を模式的に示す断面図である。なお、第１の実施形態で説明した図１と実質的に同様の機能を有する部材には、同一符号を付し、詳細な説明を省略する。
【０１０４】
本実施の形態に係る強誘電体キャパシタの製造方法では、セラミックス膜の上下界面に合金膜を形成する工程を別途設けて、強誘電体キャパシタの疲労特性を向上させるとともに、セラミックス膜の結晶化をラピッド・サーマル・アニール法を用いた熱処理によって行い、セラミックス膜の結晶配向性の向上を図った。
【０１０５】
本実施の形態の製造工程では、まず、図１５（Ａ）に示すように、基体１０の上に下部電極２０を形成し、続いて、下部電極２０の上に、複合酸化物（例えば、ＰＺＴ、ＢＩＴ、ＢＬＴ、ＳＢＴなど）を構成する金属材料（例えば、Ｐｂ、Ｂｉなど）の酸化物（例えば、ＰｂＯ２、ＢｉＯ２など）を含む酸化膜２２を形成する。
【０１０６】
次に、図１５（Ｂ）に示すように、この酸化膜２２を２気圧以上に加圧された状態で熱処理を行い、下部電極２０の金属材料（例えば、Ｐｔ、Ｉｒなど）と、複合酸化物を構成する金属材料（例えば、Ｐｂ、Ｂｉなど）との化合物からなる下部合金膜２４を形成する。この下部合金膜２４を形成するための熱処理は、複合酸化物を構成する金属材料の雰囲気中への飛散を防止するために、後述するセラミックス膜４０の結晶化のための熱処理に比べて低い温度で行われる。
【０１０７】
次に、図１５（Ｃ）に示すように、下部合金膜２４の上に原材料体３０を形成する。この原材料体３０にも、第１の実施形態の場合と同様に、ゾルゲル原料とＭＯＤ原料とを含むことができる。また、原材料体３０において、ゾルゲル原料とＭＯＤ原料とは、それぞれ複合酸化物の化学量論的組成に調整され、かつこれらの混合物には前記化学量論的組成に対して５％以下の複合酸化物に含まれる金属材料（例えば、Ｐｂ、Ｂｉ）が過剰に含まれていることが望ましい。なお、本実施形態の製造方法では、原材料体３０の形成前に下部合金膜２４が形成されているため、複合酸化物に含まれる金属材料を原材料体３０に過剰添加しなくてもよい。
【０１０８】
なお、原材料体３０には、複合酸化物に加えて、該複合酸化物に対して触媒作用を有する常誘電体材料が混在してもよい。原材料体３０中に強誘電体を構成する複合酸化物に加えて、常誘電体材料が混在することにより、複合酸化物の結晶化過程において、複合酸化物の一部の構成元素が常誘電体材料の構成元素と置換して結晶化温度を低下させることができる。
【０１０９】
このような常誘電体材料としては、例えば、構成元素中にＳｉまたはＧｅを含む酸化物、または構成元素中にＳｉおよびＧｅを含む酸化物を採用することができる。
【０１１０】
次に、図１５（Ｄ）に示すように、原材料体３０を結晶化するための熱処理を行い、上記複合酸化物からなるセラミックス膜４０を形成する。この熱処理は、数十℃／秒の昇温速度で急速過熱を行うラピッド・サーマル・アニール法を用いて行われる。複合酸化物の結晶化過程においては、昇温速度を低速にすると、初期結晶核が様々な角度で形成され、セラミックス膜の結晶はランダムに配向しやすくなる。しかし、本実施形態のようにラピッド・サーマル・アニール法で急速加熱を行うと、配向性に優れた高品質な結晶膜を得ることができる。
【０１１１】
また、かかる結晶化のための熱処理では、昇温過程において１００℃以下の低温領域において２気圧以上の加圧状態としている。これは、例えば、Ｐｂ、Ｂｉなどの比較的に低温で上記が発生しやすい金属材料が結晶化前に雰囲気中に飛散するのを防止するためである。なお、かかる熱処理において、昇温前に２気圧以上の加圧状態としてもよい。
【０１１２】
また、本実施の形態では、かかる熱処理を体積比１０％以下の酸素を含む雰囲気中で行うことにより、金属材料が酸素と結びついて脱離することを防ぐことができるため、加圧による金属材料の飛散防止効果をさらに高めることができる。
【０１１３】
さらに、かかる熱処理では、昇温過程を上記したように大気圧に対して加圧状態で行うとともに、降温過程を前記加圧状態に対して減圧状態で行うことができる。これにより、昇温過程においては、加圧によって原材料体から金属材料が離脱することを防止し、降温過程においては、加圧状態から減圧していくことによって雰囲気中に含まれる余剰材料などの不純物のセラミックス膜への付着やセラミックス膜中における変質層の生成を防止することができる。
【０１１４】
なお、本実施形態においても、原材料体３０に、ゾルゲル原料とＭＯＤ原料とを含む場合、両原料の結晶化過程では、互いに成長を遮断し合い、微細な結晶が成長する。その結果、結晶化されて形成されるセラミックス膜４０においては、表面モフォロジーが良好なものとなる。
【０１１５】
次に、図１５（Ｅ）に示すように、セラミックス膜４０の上に、複合酸化物（例えば、ＰＺＴ、ＢＩＴ、ＢＬＴ、ＳＢＴなど）を構成する金属材料（例えば、Ｐｂ、Ｂｉなど）の酸化物（例えば、ＰｂＯ２、ＢｉＯ２など）を含む酸化膜４２を形成する。そして、酸化膜４２の上にさらに上部電極５０を形成する。なお、この酸化膜４２は、セラミックス膜４０と上部電極５０との界面に合金膜を形成するために形成される。
【０１１６】
次に、図１５（Ｆ）に示すように、これらの積層体に対して２気圧以上に加圧された状態で熱処理を行うことにより、酸化膜４２に含まれる複合酸化物の金属材料（例えば、Ｐｂ、Ｂｉなど）と、上部電極５０の金属材料（例えば、Ｐｔ、Ｉｒなど）との合金からなる上部合金膜４４が形成される。この上部合金膜４２も、上記した下部合金膜２２と同様の役割を有し、セラミックス膜４０と上部電極５０との格子不整合による歪みを緩和し、これによりセラミックス膜４０の表面モフォロジーの改善や強誘電体キャパシタの疲労特性の向上を図ることができる。
【０１１７】
以上に述べたように、本実施の形態に係る強誘電体キャパシタの製造方法によれば、加圧および低酸素状態での熱処理により複合酸化物材料の雰囲気中への脱離を防止することができる。また、結晶化における熱処理をラピッド・サーマル・アニール法で行うため、急速加熱により、結晶の配向性に優れた高品質なセラミックス膜を有する強誘電体キャパシタを得ることができる。さらに、かかる下部合金膜２４および上部合金膜４４を形成するための熱処理を導入したことで、この下部合金膜２４および上部合金膜４４によってセラミックス膜４０の界面の歪みを緩和して、表面モフォロジーを向上させることができるとともに、キャパシタの電気的特性の向上を図ることができる。
【０１１８】
なお、本実施の形態に係る強誘電体キャパシタの製造方法では、基体１０上に上部電極５０までの各層を形成した後に、ポストアニールとして２気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことができる。これにより、セラミックス膜４０と上部電極５０および下部電極２０との界面状態が改善され、強誘電体特性の回復を図ることができる。
【０１１９】
さらに、本実施の形態に係る強誘電体キャパシタの製造方法では、基体１０上に上部電極５０までの各層を形成した後にエッチング等により強誘電体キャパシタをパターニングし、その後ポストアニールとして２気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことができる。これにより、エッチング工程でのプロセスダメージを回復させることができる。
【０１２０】
なお、これらのポストアニールは、ＦＡ（ファーネス）を用いてゆっくり加熱を行ってもよいし、ラピッド・サーマル・アニール法を用いて急速加熱を行ってもよい。
【０１２１】
なお、上述した各種熱処理は、複合酸化物を構成する金属材料の蒸気発生に対して不活性な気体、例えば、窒素、アルゴン、キセノンなどの雰囲気中で行うことができる。かかる雰囲気中で熱処理を行うことにより、複合酸化物を構成する金属材料の蒸気発生の抑止効果がさらに高まる。
【０１２２】
また、上述した各種熱処理の昇温過程及び降温過程の少なくともいずれか一方において、複数段階の加圧を行うことができる。
【０１２３】
以下に、本実施の形態に係る製造方法のさらに詳細な実施例を図面を参照しながら説明する。
【０１２４】
（実施例）
本実施例では、Ｐｔ電極が形成された所与の基体上に、Ｐｂ（Ｚｒ0.35、Ｔｉ0.65）Ｏ3からなる複合酸化物をセラミックス膜として有する強誘電体キャパシタを作製して検討を行った。
【０１２５】
まず、０．１重量％のＰｂＯ２形成用ゾルゲル溶液をＰｔ電極上にスピンコーティング（３０００ｒｐｍ、３０秒）して、これを図１６に示すように、９．９気圧に加圧された状態、かつ窒素雰囲気下で１５０℃、１２０分間の第１熱処理を行って、Ｐｔ電極上に複合酸化物の金属材料であるＰｂと、下部電極であるＰｔ電極との合金であるＰｂＰｔ３膜を形成した。
【０１２６】
次に、化学量論的組成に調整されたＰＺＴ（Ｚｒ／Ｔｉ＝３５／６５）のゾルゲル溶液をＰｂＰｔ３膜上にスピンコーティング（３０００ｒｐｍ、３０秒）して４００℃で５分間、ゾルゲル溶液を仮焼成する工程を３回繰り返して、Ｐｔ電極上に１５０ｎｍの原材料体を形成した。
【０１２７】
続いて、図１６に示すように、９．９気圧に加圧され、かつ体積比１％の酸素を含む雰囲気中で、１００℃／秒の昇温速度で６５０℃まで急速昇温するとともに、６５０℃で１０分間加熱する第２熱処理を行って、原材料体を結晶化することによりペロブスカイト構造のＰＺＴ膜を形成した。
【０１２８】
その後、このＰＺＴ膜の上に、０．１重量％のＰｂＯ２形成用ゾルゲル溶液をスピンコーティング（３０００ｒｐｍ、３０秒）して、その上に上部電極としてＰｔ電極を形成した。そして、図１６に示すように、９．９気圧に加圧された状態、かつ窒素雰囲気下で１５０℃、１２０分間の第３熱処理を行って、ＰＺＴ膜と上部Ｐｔ電極との界面に複合酸化物の金属材料であるＰｂと、上部Ｐｔ電極の金属材料であるＰｔとの合金であるＰｂＰｔ３膜を形成し、その後第２熱処理と同様に、加圧状態でラピッド・サーマル・アニール法を用いてポストアニールを行い、強誘電体キャパシタを得た。
【０１２９】
また、本実施例の製造方法により得られる強誘電体キャパシタとの比較例として、従来の手法（以下、従来法２）を用いた強誘電体キャパシタを作製した。従来法２では、化学量論的組成に調整されたゾルゲル溶液にモル比で２０％過剰となるようにＰｂを添加した原料溶液を用いた。そして、これらをＰｔ電極上にスピンコーティング（３０００ｒｐｍ、３０秒）して４００℃で５分間、原料溶液を仮焼成する工程を３回繰り返して、１５０ｎｍの原材料体を形成した。次に、図４に示すように、大気圧かつ十分な酸素を含む雰囲気中でラピッド・サーマル・アニール法を用いて１００℃／秒の昇温速度で６５０℃まで昇温し、１０分間の熱処理を行ってＰｔ電極上にＰＺＴ膜を得た。次に、このＰＺＴ膜の上に上部電極を形成し、その後加圧状態でラピッド・サーマル・アニール法を用いてポストアニールを行い、従来法２による強誘電体キャパシタを得た。
【０１３０】
こうして、得られた本実施例の製造方法と従来法２の製造方法とによる強誘電体キャパシタについて、２Ｖ、６６Ｈｚの三角波パルスを１０回与えた後に、１．５Ｖ、５００ｋＨｚの方形波パルスを１０８回以上与えて分極反転を行い、疲労特性を調べた。
【０１３１】
図１７（Ａ）〜図１７（Ｄ）は、かかる疲労特性を示す図である。なお、図１７（Ａ）および図１７（Ｃ）は、従来法２による場合を示し、図１７（Ｂ）および図１７（Ｄ）は、本実施例の製造方法による場合を示す。
【０１３２】
この図１７（Ａ）によれば、従来法２による場合は、分極反転回数が１０８回を超えた付近で急激に特性が低下しているのに対し、図１７（Ｂ）によれば、本実施例による場合は、分極反転回数が１０８回を超えても、疲労による特性劣化が見られない。また、図１７（Ｃ）および図１７（Ｄ）に示すように、疲労試験前後のヒステリシス特性の変化を比較すると、図１７（Ｃ）によれば、従来法２による強誘電体キャパシタは、疲労試験後は、ほとんどヒステリシス特性を示さないのに対し、図１７（Ｄ）によれば、本実施例による強誘電体キャパシタは、疲労試験後においても、試験前と同等の角型性を有する良好なヒステリシス形状が得られている。これは、本実施例の強誘電体キャパシタでは、ＰＺＴ膜の上下電極界面に合金膜が形成されており、格子不整合による歪みが緩和されているためであると考えられる。また、本実施例の製造方法では、加圧かつ低酸素の状態で、ラピッド・サーマル・アニール法を用いた急速加熱による結晶化の熱処理を行うため、結晶化過程においてＰｂの脱離が防止され、高配向なＰＺＴ膜が得られてＰＺＴ膜が均質であることも疲労特性の向上に寄与していると考えられる。
【０１３３】
以上のように、本実施の形態の製造方法では、セラミックス膜の上下界面の合金膜形成プロセスと、加圧および低酸素状態でのラピッド・サーマル・アニール法を用いた熱処理を行うセラミックス膜の結晶化プロセスとを有することによって、強誘電体キャパシタが良好なヒステリシス特性及び疲労特性を有することが確認された。
【０１３４】
［第３の実施形態］
本実施の形態では、第１および第２の実施の形態で説明した製造方法のデバイスへの適用例について説明する。
【０１３５】
（適用例１）
図１８は、上記した各実施の形態で説明した製造方法により得られるセラミックス膜を適用した半導体装置１００を模式的に示す断面図である。
【０１３６】
半導体装置１００は、ソースおよびドレイン領域１２０、１３０が設けられた半導体基板１１０上にゲート絶縁膜１４０、ゲート電極１５０が形成されたＭＩＳＦＥＴ（金属−絶縁膜−半導体ＦＥＴ）構造を有する。
【０１３７】
半導体１００において、ソースおよびドレイン領域１２０、１３０は、公知の半導体製造方法を用いて形成することができる。また、ゲート電極１５０についても公知の半導体製造方法を用いて形成することができる。ゲート絶縁膜１４０は、上記実施形態にて説明した強誘電体キャパシタの製造方法を用いて形成された強誘電体セラミックス膜が用いられる。なお、ゲート絶縁膜１４０と半導体基板１１０との良好な界面を形成するために、両者の間に常誘電体層や金属および常誘電体からなる２重層を挿入する構成としてもよい。
【０１３８】
本実施の形態に係る半導体装置１００は、強誘電体セラミックス膜であるゲート絶縁膜１４０の分極に基づくドレイン電流の変化を利用して情報を読み出すことにより半導体メモリとして機能する。この半導体装置１００におけるゲート絶縁膜１４０は、上記実施の形態で説明した製造方法を用いて得られる強誘電体セラミックス膜から構成されるため、低電圧で飽和するヒステリシス特性を有する。従って、本実施の形態に係る半導体装置１００によれば、高速または低電圧で駆動することができ、素子の消費電力を低減することができる。
【０１３９】
（適用例２）
図１９（Ａ）及び図１９（Ｂ）は、上記実施の形態の製造方法により得られる強誘電体キャパシタを用いた半導体装置１０００を模式的に示す図である。なお、図１９（Ａ）は、半導体装置１０００の平面的形状を示すものであり、図１９（Ｂ）は、図１９（Ａ）におけるＡ−Ａ´断面を示すものである。
【０１４０】
半導体装置１０００は、図１９（Ａ）に示すように、メモリセルアレイ２００と、周辺回路部３００とを有する。そして、メモリセルアレイ２００と周辺回路部３００とは、異なる層に形成されている。また、周辺回路部３００は、メモリセルアレイ２００に対して半導体基板４００上の異なる領域に配置されている。なお、周辺回路３００の具体例としては、Ｙゲート、センスアンプ、入出力バッファ、Ｘアドレスデコーダ、Ｙアドレスデコーダ、又はアドレスバッファを挙げることができる。
【０１４１】
メモリセルアレイ２００は、行選択のための下部電極２１０（ワード線）と、列選択のための上部電極２２０（ビット線）とが交叉するように配列されている。また、下部電極２１０及び上部電極２２０は、複数のライン状の信号電極から成るストライプ形状を有する。なお、信号電極は、下部電極２１０がビット線、上部電極２２０がワード線となるように形成することができる。
【０１４２】
そして、図１９（Ｂ）に示すように、下部電極２１０と上部電極２２０との間には、強誘電体セラミックス膜２１５が配置されている。メモリセルアレイ２００では、この下部電極２１０と上部電極２２０との交叉する領域において、強誘電体キャパシタ２３０として機能するメモリセルが構成されている。この強誘電体キャパシタ２３０は、上記実施の形態に係る製造方法を用いて形成される。従って、強誘電体セラミックス膜２１５と下部電極２１０および上部電極２２０との各界面には、強誘電体セラミックス膜２１５の材料と下部電極２１０または上部電極２２０の材料との化合物からなる合金膜が形成されている。なお、強誘電体セラミックス膜２１５は、少なくとも下部電極２１０と上部電極２２０との交叉する領域の間に配置されていればよい。
【０１４３】
さらに、半導体装置１０００は、下部電極２１０、強誘電体層２１５、及び上部電極２２０を覆うように、第２の層間絶縁膜４３０が形成されている。さらに、配線層４５０、４６０を覆うように第２の層間絶縁膜４３０の上に絶縁性の保護層４４０が形成されている。
【０１４４】
周辺回路部２００は、図１９（Ａ）に示すように、前記メモリセル２００に対して選択的に情報の書き込み若しくは読出しを行うための各種回路を含み、例えば、下部電極２１０を選択的に制御するための第１の駆動回路３１０と、上部電極２２０を選択的に制御するための第２の駆動回路３２０と、その他にセンスアンプなどの信号検出回路（図示省略）とを含んで構成される。
【０１４５】
また、周辺回路部３００は、図１９（Ｂ）に示すように、半導体基板４００上に形成されたＭＯＳトランジスタ３３０を含む。ＭＯＳトランジスタ３３０は、ゲート絶縁膜３３２、ゲート電極３３４、及びソース／ドレイン領域３３６を有する。各ＭＯＳトランジスタ３３０間は、素子分離領域４１０によって分離されている。このＭＯＳトランジスタ３３０が形成された半導体基板４００上には、第１の層間絶縁膜４１０が形成されている。そして、周辺回路部３００とメモリセルアレイ２００とは、配線層５１によって電気的に接続されている。
【０１４６】
次に、半導体装置１０００における書き込み、読出し動作の一例について述べる。
【０１４７】
まず、読出し動作においては、選択されたメモリセルのキャパシタに読み出し電圧が印加される。これは、同時に‘０’の書き込み動作を兼ねている。このとき、選択されたビット線を流れる電流又はビット線をハイインピーダンスにしたときの電位をセンスアンプにて読み出す。そして、非選択のメモリセルのキャパシタには、読み出し時のクロストークを防ぐため、所定の電圧が印加される。
【０１４８】
書き込み動作においては、‘１’の書き込みの場合は、選択されたメモリセルのキャパシタに分極状態を反転させる書き込み電圧が印加される。‘０’の書き込みの場合は、選択されたメモリセルのキャパシタに分極状態を反転させない書き込み電圧が印加され、読み出し動作時に書き込まれた‘０’状態を保持する。このとき、非選択のメモリセルのキャパシタには書き込み時のクロストークを防ぐために、所定の電圧が印加される。
【０１４９】
この半導体装置１０００において、上記実施の形態の製造方法に作製される強誘電体キャパシタ２３０は、低電圧で飽和するヒステリシス特性を有する。従って、この半導体装置１０００によれば、低電圧または高速で駆動することができ、素子の消費電力を低減させることができる。また、この強誘電体キャパシタ２３０は、良好な疲労特性を有するため、半導体装置１０００によれば、素子の信頼性が高く、歩留まりを向上させることができる。
【０１５０】
以上、本発明に好適な実施の形態について述べたが、本発明はこれらに限定されるものでなく、本発明の要旨の範囲内で各種の態様を取り得る。
【図面の簡単な説明】
【図１】第１の実施形態の製造工程を示す図である。
【図２】第１の実施形態の実施例１の製造工程における熱処理を示す図である。
【図３】第１の実施形態の実施例１に係るセラミックス膜の顕微鏡写真である。
【図４】実施例１における従来法の製造工程における熱処理を示す図である。
【図５】第１の実施形態の実施例１に係るセラミックス膜のラマン散乱スペクトルを示す図である。
【図６】第１の実施形態の実施例１に係る強誘電体キャパシタのヒステリシス特性を示す図である。
【図７】第１の実施形態の実施例１に係る強誘電体キャパシタのヒステリシス特性を示す図である。
【図８】第１の実施形態の実施例２に係るセラミックス膜の顕微鏡写真である。
【図９】第１の実施形態の実施例２に係るセラミックス膜の顕微鏡写真である。
【図１０】第１の実施形態の実施例２に係る強誘電体キャパシタのヒステリシス特性を示す図である。
【図１１】第１の実施形態の実施例２に係る強誘電体キャパシタの温度特性を示す図である。
【図１２】第１の実施形態の実施例２に係る強誘電体キャパシタの温度特性を示す図である。
【図１３】第１の実施形態の実施例３に係る強誘電体キャパシタのヒステリシス特性を示す図である。
【図１４】第１の実施形態の実施例４に係る強誘電体キャパシタのヒステリシス特性を示す図である。
【図１５】第２の実施形態の製造工程を示す図である。
【図１６】第２の実施形態の実施例の製造工程における熱処理を示す図である。
【図１７】第２の実施形態の実施例に係る強誘電体キャパシタの疲労特性を示す図である。
【図１８】第３の実施形態の適用例１に係る半導体装置を示す図である。
【図１９】第３の実施形態の適用例２に係る半導体装置を示す図である。
【符号の説明】
１０  基体、２０  下部電極、２４  下部合金膜、３０  原材料体、４０  セラミックス膜、５０  上部電極
【図１】
2004207304.tif 000003
【図２】
2004207304.tif 000004
【図３】
2004207304.tif 000005
【図４】
2004207304.tif 000006
【図５】
2004207304.tif 000007
【図６】
2004207304.tif 000008
【図７】
2004207304.tif 000009
【図８】
2004207304.tif 000010
【図９】
2004207304.tif 000011
【図１０】
2004207304.tif 000012
【図１１】
2004207304.tif 000013
【図１２】
2004207304.tif 000014
【図１３】
2004207304.tif 000015
【図１４】
2004207304.tif 000016
【図１５】
2004207304.tif 000017
【図１６】
2004207304.tif 000018
【図１７】
2004207304.tif 000019
【図１８】
2004207304.tif 000020
【図１９】
2004207304.tif 000021