(57)【要約】【課題】信号の出力タイミングを自律的に調整することができるマイクロコントローラを実現する。【解決手段】ステップＳ１１において、ＭＰＵは、不揮発性メモリに、検査装置によって遅延量が記録されているか否かを判定する。不揮発性メモリに遅延量が記録されていると判定された場合、処理はステップＳ１２に進む。ステップＳ１２において、論理回路は、ＭＰＵからの制御に基づき、信号を出力せずに不揮発性メモリに記録されている遅延量だけ待機する。ステップＳ１３において、論理回路は、ＭＰＵからの制御に基づき、信号を出力する。本発明には、マイクロコントローラに適用することができる。【選択図】      図６
2004287749.tif 000002
【特許請求の範囲】
【請求項１】
所定のタイミングで信号を出力する信号処理装置において、
前記信号を発生する発生手段と、
前記信号の出力タイミングの調整量を示す調整情報を記憶するための記憶手段と、
前記記憶手段に前記調整情報が記憶されているか否かを判定する判定手段と、前記判定手段により、前記記憶手段に前記調整情報が記憶されていると判定された場合、前記調整情報に従い、前記発生手段によって発生された前記信号の出力タイミングを調整する調整手段と
を含むことを特徴とする信号処理装置。
【請求項２】
前記記憶手段は、不揮発性メモリであり、
前記調整情報は、前記信号処理装置の検品工程の結果に基づいて、前記不揮発性メモリに書き込まれている
ことを特徴とする請求項１に記載の信号処理装置。
【請求項３】
所定のタイミングで信号を出力する信号処理方法において、
前記信号を発生する発生ステップと、
前記信号の出力タイミングの調整量を示す調整情報を記憶するための記憶手段に、前記調整情報が記憶されているか否かを判定する判定ステップと、
前記判定ステップの処理で、前記記憶手段に前記調整情報が記憶されていると判定された場合、前記調整情報に従い、前記発生ステップの処理で発生された前記信号の出力タイミングを調整する調整ステップと
を含むことを特徴とする信号処理方法。
【請求項４】
所定のタイミングで信号を出力するためのプログラムであって、
前記信号を発生する発生ステップと、
前記信号の出力タイミングの調整量を示す調整情報を記憶するための記憶手段に、前記調整情報が記憶されているか否かを判定する判定ステップと、
前記判定ステップの処理で、前記記憶手段に前記調整情報が記憶されていると判定された場合、前記調整情報に従い、前記発生ステップの処理で発生された前記信号の出力タイミングを調整する調整ステップと
を含むことを特徴とするコンピュータが読み取り可能なプログラムが記録されている記録媒体。
【請求項５】
所定のタイミングで信号を出力するためのプログラムであって、
前記信号を発生する発生ステップと、
前記信号の出力タイミングの調整量を示す調整情報を記憶するための記憶手段に、前記調整情報が記憶されているか否かを判定する判定ステップと、
前記判定ステップの処理で、前記記憶手段に前記調整情報が記憶されていると判定された場合、前記調整情報に従い、前記発生ステップの処理で発生された前記信号の出力タイミングを調整する調整ステップと
を含む処理をコンピュータに実行させることを特徴とするプログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、信号処理装置および方法、記録媒体、並びにプログラムに関し、特に、予め記録されている調整情報に基づき、信号の出力タイミングを調整するようにした信号処理装置および方法、記録媒体、並びにプログラムに関する。
【０００２】
【従来の技術】
例えば、マイクロコントローラ等の半導体回路は、その製造の最終工程として、良品であるか不良品であるかが検品され、良品と選別されたものだけが出荷されている。
【０００３】
最終工程における検品には、様々な項目が存在するが、以下、当該マイクロコントローラから出力される２種類の信号Ａ，Ｂの出力タイミングの差が所定の閾値以上に確保されているか否かを調べる検査に着目することにする。
【０００４】
【発明が解決しようとする課題】
マイクロコントローラからの信号の出力タイミングの精度は、製造過程の微妙な製造条件のバラツキに影響を受ける。したがって、製造の精度が向上している今日においても、不良品、すなわち、２種類の信号Ａ，Ｂの出力タイミングの差が所定の閾値以上に確保されていないマイクロコントローラが製造されてしまうことを完全になくすことは困難である課題があった。
【０００５】
本発明はこのような状況に鑑みてなされたものであり、信号の出力タイミングを自律的に調整することができるマイクロコントローラを実現することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の信号処理装置は、信号を発生する発生手段と、信号の出力タイミングの調整量を示す調整情報を記憶するための記憶手段と、記憶手段に調整情報が記憶されているか否かを判定する判定手段と、判定手段により、記憶手段に調整情報が記憶されていると判定された場合、調整情報に従い、発生手段によって発生された信号の出力タイミングを調整する調整手段とを含むことを特徴とする。
【０００７】
前記記憶手段は、不揮発性メモリとすることができ、前記調整情報は、信号処理装置の検品工程の結果に基づいて、不揮発性メモリに書き込まれたものであるようにすることができる。
【０００８】
本発明の信号処理方法は、信号を発生する発生ステップと、信号の出力タイミングの調整量を示す調整情報を記憶するための記憶手段に、調整情報が記憶されているか否かを判定する判定ステップと、判定ステップの処理で、記憶手段に調整情報が記憶されていると判定された場合、調整情報に従い、発生ステップの処理で発生された信号の出力タイミングを調整する調整ステップとを含むことを特徴とする。
【０００９】
本発明の記録媒体のプログラムは、信号を発生する発生ステップと、信号の出力タイミングの調整量を示す調整情報を記憶するための記憶手段に、調整情報が記憶されているか否かを判定する判定ステップと、判定ステップの処理で、記憶手段に調整情報が記憶されていると判定された場合、調整情報に従い、発生ステップの処理で発生された信号の出力タイミングを調整する調整ステップとを含むことを特徴とする。
【００１０】
本発明のプログラムは、信号を発生する発生ステップと、信号の出力タイミングの調整量を示す調整情報を記憶するための記憶手段に、調整情報が記憶されているか否かを判定する判定ステップと、判定ステップの処理で、記憶手段に調整情報が記憶されていると判定された場合、調整情報に従い、発生ステップの処理で発生された信号の出力タイミングを調整する調整ステップとを含む処理をコンピュータに実行させることを特徴とする。
【００１１】
本発明の信号処理装置および方法、並びにプログラムにおいては、信号の出力タイミングの調整量を示す調整情報を記憶するための記憶手段に、調整情報が記憶されているか否かが判定され、調整情報が記憶されていると判定された場合、調整情報に従い、発生された信号の出力タイミングが調整される。
【００１２】
【発明の実施の形態】
以下に本発明の実施の形態を説明するが、特許請求の範囲に記載の発明の各手段と以下の実施の形態との対応関係を明らかにするために、各手段の後の括弧内に、対応する実施の形態（ただし一例）を付加して本発明の特徴を記述すると、次のようになる。
【００１３】
すなわち、本発明の信号処理装置は、信号を発生する発生手段（例えば、図３の論理回路６−２による図６のステップＳ１３の処理）と、信号の出力タイミングの調整量を示す調整情報を記憶するための記憶手段（例えば、図１の不揮発性メモリ）と、記憶手段に調整情報が記憶されているか否かを判定する判定手段（例えば、図１のＭＰＵ２による図６のステップＳ１１の処理）と、判定手段により、記憶手段に調整情報が記憶されていると判定された場合、調整情報に従い、発生手段によって発生された信号の出力タイミングを調整する調整手段（例えば、図１のＭＰＵ２による図６のステップＳ１２の処理）とを含むことを特徴とする。
【００１４】
図１は、本発明の一実施の形態であるマイクロコントローラの構成例を示している。このマイクロコントローラ１は、制御用プログラムを実行することによりマイクロコントローラ１の全体を制御するＭＰＵ（Ｍｉｃｒｏ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）２を内蔵している。ＭＰＵ２には、バス３を介して、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）等からなり制御用プログラムや遅延量（後述）を記憶する不揮発性メモリ４、ＭＰＵ２の処理結果等のデータを保持するメインメモリ５、所定の処理を実行して信号を生成する周辺回路６、外部とデータを通信するポート７、および周辺回路６から出力される信号の出力タイミングを検出するタイミング検出回路８が接続されている。
【００１５】
なお、このマイクロコントローラ１は、１つのチップの半導体集積回路として構成するようにしてもよいし、複数のチップから成る半導体集積回路として構成するようにしてもよい。
【００１６】
また、不揮発性メモリ４が、メインメモリ５を兼ねるようにしてもよい。
【００１７】
マイクロコントローラ１は、周辺回路６の一種である論理回路６−１，６−２（図２）のそれぞれから出力される信号Ａ，Ｂを、図２に示すように、信号Ａ，Ｂの出力のタイミング差をｔとした場合、このタイミング差ｔが所定の閾値Ｔ以上で確保されている状態で、ポート７を介して外部に供給することを本来の動作とするものである。
【００１８】
したがって、マイクロコントローラ１は、最終的に、このタイミング差ｔが所定の閾値Ｔ以上で確保されている場合、正常に動作する良品であると判断されて出荷され、タイミング差ｔが所定の閾値Ｔよりも確保されていない場合、良品ではないと判断される。
【００１９】
論理回路６−１，６−２のそれぞれから出力される信号Ａ，Ｂは、タイミング検出回路８にも供給される。
【００２０】
図３は、タイミング検出回路８の構成例を示している。０または１を示す２値信号を発生する２値信号発生回路２１は、検査装置１１から入力される検査開始の指令に対応し、２値信号のレベルを０から１に変化させてゲート２２に出力する。ゲート２２は、論理回路６−１から入力される信号Ａに対応して、信号Ａの入力タイミングから所定の時間だけ遅延して開放される。ゲート２２を介した２値信号は、信号Ｄとして、後段のゲート２３およびＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ  Ｆｉｒｓｔ−Ｏｕｔ）メモリ２４に供給される。同様に、ゲート２３は、論理回路６−２から入力される信号Ｂに対応して、信号Ｂの入力タイミングから所定の時間だけ遅延して開放される。ゲート２３を介した信号Ｄは、信号Ｄ’として検査装置１１に出力される。
【００２１】
ＦＩＦＯメモリ２４は、ゲート２２を介して入力される信号Ｄを保持し、マイクロコントローラ１のシステムクロックに同期したタイミングで、ＦＩＦＯメモリ２５に出力する。以下、ＦＩＦＯメモリ２４の出力を信号Ｆ１と記述する。
【００２２】
同様に、ＦＩＦＯメモリ２５乃至２７は、前段から入力される信号を保持し、マイクロコントローラ１のシステムクロックに同期したタイミングで後段に出力する。以下、ＦＩＦＯメモリ２５，２６，２７の出力を、それぞれ信号Ｆ２，Ｆ３，Ｆ４と記述する。
【００２３】
信号Ｆ１乃至Ｆ４は、ディジタル判定信号Ｆ１乃至Ｆ４として、検査装置１１にも出力される。したがって、検査装置１１には、ゲート信号Ｄ’とディジタル判定信号Ｆ１乃至Ｆ４が、タイミング検出回路８の検出結果をして供給されることになる。
【００２４】
ここで、図４に、タイミング検出回路８において処理される各信号の出力タイミングの一例を示す。
【００２５】
検査装置１１は、自己が検査開始の指令を行ってタイミングを基準とする信号Ｄ’の出力タイミングが適切であるか否かに基づき、信号Ｂの出力タイミングと信号Ａの出力のタイミング差ｔが所定の閾値Ｔ以上確保されているか否かを判定し、タイミング差ｔが所定の閾値Ｔ以上確保されてないと判定した場合、さらに、４ビットのディジタル判定信号Ｆ１乃至Ｆ４に基づき、信号Ａのシステムクロックに対する出力タイミングの遅れが、システムクロックの何クロック分であるかを判断し、この遅延量をマイクロコントローラ１の不揮発性メモリ４に記録するようになされている。
【００２６】
ただし、図１においては、検査結果等の情報の流れが明確となるように、ポート７を介することなく当該情報が通信されるように表示されている。
【００２７】
次に、マイクロコントローラ１の製造工程の最後に行われる検査装置１１による検査処理について、図５のフローチャートを参照して説明する。
【００２８】
この検査処理は、検査装置１１が検査開始の指令をマイクロコントローラ１に対して出力した後、それに対応して、マイクロコントローラ１のタイミング検出回路８から検出結果が供給されたときに開始される。
【００２９】
ステップＳ１において、検査装置１１は、タイミング検出回路８の検出結果に含まれる信号Ｄ’の出力タイミングが適切であるか否か（すなわち、信号Ｂの出力タイミングと信号Ａの出力のタイミング差ｔが所定の閾値Ｔ以上確保されているか否か）を判定する。信号Ｄ’の出力タイミングが適切であるかと判定された場合、処理はステップＳ４に進み、このマイクロコントローラ１の性能は規格内であって良品と判断されて、処理が終了される。このマイクロコントローラ１は出荷される。
【００３０】
ステップＳ１において、信号Ｄ’の出力タイミングが適切ではないと判定された場合、処理はステップＳ２に進む。ステップＳ２において、検査装置１１は、４ビットのディジタル判定信号Ｆ１乃至Ｆ４に基づき、信号Ａのシステムクロックに対する出力タイミングの遅れが、システムクロックの何クロック分であるかを検出し、この遅延量に基づき、補正可能であるか否かを判定する。具体的には、この遅延量が４クロック以内である場合に補正可能であると判定する。補正可能であると判定された場合、処理はステップＳ３に進む。
【００３１】
ステップＳ３において、検査装置１１は、ステップＳ２で検出された遅延量を、マイクロコントローラ１の不揮発性メモリ４に記録する。この後、処理はステップＳ４の処理を経て終了される。
【００３２】
ステップＳ２において、信号Ａのシステムクロックに対する出力タイミングの遅延量が補正可能ではないを判定された場合、処理はステップＳ５に進み、このマイクロコントローラ１の性能は規格外であるので、不良品と判断されて、処理が終了される。このマイクロコントローラ１は出荷されない。以上で、検査装置１１による検査処理の説明を終了する。
【００３３】
次に、良品と判定されて出荷されるマイクロコントローラ１による、信号Ｂの出力時の処理について、図６のフローチャートを参照して説明する。この処理は、マイクロコントローラ１が、本来の動作として、信号Ａが、周辺回路６の一種である論理回路６−１からポート７を介して外部に供給された後に実行される。
【００３４】
ステップＳ１１において、ＭＰＵ２は、不揮発性メモリ４に、検査装置１１によって遅延量が記録されているか否かを判定する。なお、この判定に要する時間は、信号Ａ，Ｂの出力のタイミング差ｔに比較して、無視できる程度に十分小さいものとする。不揮発性メモリ４に遅延量が記録されていると判定された場合、論理回路６−２による信号Ｂの出力タイミングを補正するために、処理はステップＳ１２に進む。
【００３５】
ステップＳ１２において、論理回路６−２は、ＭＰＵ２からの制御に基づき、信号Ｂを出力せずに不揮発性メモリ４に記録されている遅延量だけ待機する。ステップＳ１３において、論理回路６−２は、ＭＰＵ２からの制御に基づき、信号Ｂを出力する。
【００３６】
ステップＳ１１において、不揮発性メモリ４に遅延量が記録されていないと判定された場合、論理回路６−２による信号Ｂの出力タイミングを補正する必要がないので、ステップＳ１２の処理はスキップされて、処理はステップＳ１３に進む。以上で、良品と判定されて出荷されたマイクロコントローラ１による、信号Ｂの出力時の処理の説明を終了する。
【００３７】
以上のように、本発明によれば、従来であれば不良品と判定されて出荷することができないマイクロコントローラ１であっても、製造の最終工程において、不揮発性メモリ４に遅延量を記憶させ、信号Ｂの出力時においては、記憶されている遅延量に従って出力タイミングを補正するようにしたので、良品として出荷することができる。したがって、製造されたマイクロコントローラ１が良品として出荷される割合を示す歩留まりを向上させることが可能となる。
【００３８】
また、本発明によれば、マイクロコントローラ１のように、高速動作や外部からの非同期の信号に従ってマージンの少ないタイミング等を要求される製品を、製造条件に起因する精度のバラツキに左右されることなく安定して供給することが可能となる。
【００３９】
なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に従って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【００４０】
【発明の効果】
以上のように、本発明によれば、信号の出力タイミングを自律的に調整することができるマイクロコントローラを実現することが可能となる。
【図面の簡単な説明】
【図１】本発明を適用したマイクロコントローラの構成例を示すブロック図である。
【図２】信号Ａ，Ｂの出力のタイミング差ｔを示す図である。
【図３】図１のタイミング検出回路の構成例を示すブロック図である。
【図４】タイミング検出回路において処理される各信号のタイミングを示す図である。
【図５】検査装置によるマイクロコントローラの検査処理を説明するフローチャートである。
【図６】良品として出荷されるマイクロコントローラの、信号Ｂの出力時の処理を説明するフローチャートである。
【符号の説明】
１  マイクロコントローラ，  ２  ＭＰＵ，  ４  不揮発性メモリ，  ６  周辺回路，  ８  タイミング検出回路
【図１】
2004287749.tif 000003
【図２】
2004287749.tif 000004
【図３】
2004287749.tif 000005
【図４】
2004287749.tif 000006
【図５】
2004287749.tif 000007
【図６】
2004287749.tif 000008