(57)【要約】【課題】動作電流を低減するとともに、入力電源電圧の変動に対するバンドギャップ基準電圧の変動を抑制する。【解決手段】バンドギャップ回路２１は、電源電圧Ｖｉｎではなく定電圧回路１９によって生成された定電圧Ｖｃを電源電圧として動作する。定電圧回路１９内にトランジスタＱ２３ａ〜Ｑ２３ｇが直列接続された定電圧回路２３とコンデンサＣ１１とを備え、定電流回路１８と定電圧回路１９との間にトランジスタＱ１１を備えている。さらに、トランジスタＱ１２およびＱ１３を付加して、定電流回路１８内のトランジスタＱ２０およびＱ２１のアーリー効果を防止する。【選択図】  図１
2004362335.tif 000002
【特許請求の範囲】
【請求項１】
入力電源線とグランド線との間に電源電圧が入力され、基準電圧線と前記グランド線との間にバンドギャップ基準電圧を出力する基準電圧発生回路において、
前記入力電源線と定電圧電源線との間に設けられた第１のトランジスタと、
前記定電圧電源線の電圧を入力とし前記バンドギャップ基準電圧を生成するバンドギャップ回路と、
前記第１のトランジスタのベースと前記グランド線との間に直列接続された複数のダイオードからなる定電圧回路と、
前記第１のトランジスタのベースと前記グランド線との間に接続されたコンデンサと、
前記入力電源線から前記定電圧回路に対し定電流を供給する第１の定電流回路と、
この第１の定電流回路と前記定電圧回路との間に設けられ、ベースに所定のバイアス電圧が与えられて動作する第２のトランジスタとを備えて構成されていることを特徴とする基準電圧発生回路。
【請求項２】
前記入力電源線から前記基準電圧線に対し定電流を供給する第２の定電流回路と、
この第２の定電流回路と前記基準電圧線との間に設けられ、ベースに所定のバイアス電圧が与えられて動作する第３のトランジスタとを備えて構成されていることを特徴とする請求項１記載の基準電圧発生回路。
【請求項３】
前記入力電源線から前記バンドギャップ回路に対し当該バンドギャップ回路の動作に必要なバイアス電流を供給する第３の定電流回路と、
この第３の定電流回路と前記バンドギャップ回路との間に設けられ、ベースに所定のバイアス電圧が与えられて動作する第４のトランジスタとを備えて構成されていることを特徴とする請求項１または２記載の基準電圧発生回路。
【請求項４】
前記バンドギャップ回路は、
第１の抵抗と第５のトランジスタとからなる第１の直列回路と第２および第３の抵抗と第６のトランジスタとからなる第２の直列回路とが並列接続され、前記第１の直列回路における第１の参照電圧と前記第２の直列回路における第２の参照電圧とが同電圧となるバイアス条件の下で、前記第１および第２のトランジスタが互いに異なる電流密度で駆動されるとともに前記第１および第２のトランジスタのベース・エミッタ間電圧の差電圧が前記第３の抵抗に印加されるように構成された参照電圧生成回路と、
前記第１の参照電圧と前記第２の参照電圧とを入力して差動増幅しその出力電圧を前記基準電圧線を介して前記参照電圧生成回路にフィードバックする差動増幅回路とを備えて構成されていることを特徴とする請求項１ないし３の何れかに記載の基準電圧発生回路。
【請求項５】
前記バンドギャップ回路は、前記定電圧電源線と前記基準電圧線との間に接続された第７のトランジスタを備え、
前記差動増幅回路の出力電圧は、前記第７のトランジスタのベースに与えられるように構成されていることを特徴とする請求項４記載の基準電圧発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力電源線とグランド線との間に電源電圧が入力され、基準電圧線とグランド線との間にバンドギャップ基準電圧を出力する基準電圧発生回路に関する。
【０００２】
【従来の技術】
特許文献１には、バンドギャップリファレンス発生回路に対し互いに電流結合した２段のカレントミラー回路からバイアス電流を供給するように構成されたバンドギャップリファレンス回路が示されている。特許文献２には、電流が給電される電源端が基準電圧出力用の基準電圧出力端に接続され電源端に定電圧を出力する定電圧出力部と、エミッタが基準電圧出力端に接続されるエミッタホロワトランジスタを有し基準電圧出力端に電流を給電する可変負荷電流給電部と、基準電圧出力端の電位変化をエミッタホロワトランジスタのベースにネガティブフィードバックするベース電位制御部とを備えたバンドギャップ基準電圧発生回路が示されている。
【０００３】
【特許文献１】
特開平５−８８７６７号公報
【０００４】
【特許文献２】
特開平６−１８０６１６号公報
【０００５】
【発明が解決しようとする課題】
電子制御による車両の高性能化および利用者に便利な種々の機能の付加により、車両に搭載される電子制御ユニット（以下、ＥＣＵと称す）の数は増加の一途をたどっている。ＥＣＵはマイクロコンピュータを主体として構成されており、動作用の主電源やＲＡＭをバックアップするためのバックアップ用の電源を備えている。そして、システムの規模が増大するにつれて、イグニッションスイッチがオンの場合におけるＥＣＵ全体の消費電流の増大に加え、イグニッションスイッチがオフの場合における上記バックアップ用の電源などの動作電流（スタンバイ電流）の増大が問題となっている。スタンバイ電流の増大は、バッテリ上がりの原因となるからである。
【０００６】
バックアップ用の電源回路は、バンドギャップ基準電圧発生回路、出力電圧検出回路、誤差増幅回路、定電流回路などから構成されており、動作電流を低減するためにはバンドギャップ基準電圧発生回路をはじめとする各回路の動作電流を低減する必要がある。
【０００７】
図４は、上記特許文献２に示されたバンドギャップ基準電圧発生回路の電気的構成を示している。このバンドギャップ基準電圧発生回路１は、参照電圧生成回路２、オペアンプ３およびトランジスタＱ１、Ｑ２から構成されており、ＩＣの端子４、５からバッテリ電圧ＶＢを入力し、ＩＣの端子（または内部ノード）６、７から温度依存性の小さいバンドギャップ基準電圧ＶＢＧを出力するようになっている。
【０００８】
参照電圧生成回路２は、端子６と７との間に抵抗Ｒ１とダイオード接続されたトランジスタＱ３との直列回路および抵抗Ｒ２とトランジスタＱ４と抵抗Ｒ３との直列回路が接続された回路形態となっている。トランジスタＱ３とＱ４のベースは共通に接続されており、その共通ベース線の電圧（参照電圧）およびトランジスタＱ４のコレクタ電圧（参照電圧）は、それぞれオペアンプ３の入力トランジスタＱ５およびＱ６の各ベースに入力されている。
【０００９】
参照電圧生成回路２の上記直列回路には常時動作電流が流れるので、バンドギャップ基準電圧発生回路１の動作電流（消費電流）を低減するためには、抵抗Ｒ１、Ｒ２、Ｒ３の抵抗値を大きくして動作電流を低減することが有効である。しかしながら、動作電流を低減すると、バッテリ電圧ＶＢの変動に対しバンドギャップ基準電圧ＶＢＧが変化し易くなる。このため、従来の構成では、抵抗Ｒ１、Ｒ２、Ｒ３の抵抗値を高める代わりに端子６、７間にコンデンサを外付けする必要があり、基板面積の増大やコスト上昇などを招き、低コスト化や小型化の阻害原因となっていた。
【００１０】
本発明は上記事情に鑑みてなされたもので、その目的は、動作電流を低減できるとともに入力電源電圧の変動に対するバンドギャップ基準電圧の変動を抑制できる基準電圧発生回路を提供することにある。
【００１１】
【課題を解決するための手段】
請求項１に記載した手段によれば、バンドギャップ回路は、入力電源線とグランド線との間に入力される変動し易い電源電圧ではなく、定電圧電源線に生成される定電圧を用いて動作する。入力電源線と定電圧電源線との間に設けられた第１のトランジスタのベースには、当該定電圧電源線の電圧を一定化するために以下の３つの構成要素が接続されている。
【００１２】
すなわち、第１のトランジスタのベースとグランド線との間には、直列接続された複数のダイオードからなる定電圧回路が設けられており、第１のトランジスタのベース電位を固定化（定電圧化）している。また、第１のトランジスタのベースとグランド線との間にはコンデンサが接続されており、サージ電圧など比較的高い周波数成分を持つ電圧変動を抑制している。このコンデンサは、主に入力電源電圧の立ち下がり時におけるバンドギャップ基準電圧の変動を抑制する。
【００１３】
さらに、上記定電圧回路に対し第１の定電流回路から定電流を供給するとともに、その第１の定電流回路と上記定電圧回路との間に、所定のバイアス電圧を受けて動作する第２のトランジスタが接続されている。この第２のトランジスタは、主に入力電源電圧の立ち上がり時におけるバンドギャップ基準電圧の変動を抑制する。
【００１４】
この３つの手段は、互いに異なる作用によって互いに補い合うように定電圧化に寄与するので、入力電源電圧の変動極性にかかわらず定電圧電源線の電圧を一定化することができ。その結果、バンドギャップ回路のインピーダンスを高めて消費電流を低減した場合であっても、入力電源電圧の変動によるバンドギャップ基準電圧の変動を抑えることができる。
【００１５】
請求項２に記載した手段によれば、第２の定電流回路は、バンドギャップ回路に対し、当該バンドギャップ回路（特には後述する参照電圧生成回路）で必要とする電流の一部（一定の電流）を供給している。この場合、第２の定電流回路と基準電圧線との間に、所定のバイアス電圧を受けて動作する第３のトランジスタが接続されているので、第２の定電流回路（トランジスタ）のアーリー効果を防止してバンドギャップ基準電圧の変動を抑制できる。
【００１６】
請求項３に記載した手段によれば、第３の定電流回路は、入力電源線からバンドギャップ回路に対し、当該バンドギャップ回路の内部回路（オペアンプなど）が必要とするバイアス電流を供給する。この場合、第３の定電流回路とバンドギャップ回路との間に、所定のバイアス電圧を受けて動作する第４のトランジスタが接続されているので、第３の定電流回路（トランジスタ）のアーリー効果を防止してバンドギャップ基準電圧の変動を抑制できる。
【００１７】
請求項４に記載した手段によれば、バンドギャップ回路は、参照電圧生成回路と差動増幅回路とから構成されている。上述した各手段を用いると、入力電源電圧の変動によるバンドギャップ回路への影響を効果的に抑制することができるため、参照電圧生成回路内の第１ないし第３の抵抗の抵抗値を高く設定することができ、以って基準電圧発生回路の消費電流を低減することができる。
【００１８】
請求項５に記載した手段によれば、バンドギャップ回路の差動増幅回路は、定電圧電源線と基準電圧線との間に設けられた第７のトランジスタを介して基準電圧線のバンドギャップ基準電圧を制御する。本手段と請求項２に記載した手段とを併用すれば、第２の定電流回路が供給する電流分だけ第７のトランジスタに流れる電流を低減できる。その結果、第７のトランジスタをベース・エミッタ間電圧の比較的小さい領域で動作させることができ、バンドギャップ回路の安定性を高めることができる。
【００１９】
【発明の実施の形態】
以下、本発明の一実施形態について図１ないし図３を参照しながら説明する。図１は、バンドギャップ基準電圧発生回路（以下、基準電圧発生回路と称す）の電気的構成を示している。この基準電圧発生回路１１は、ＣＰＵやメモリなどのディジタル回路、種々のアナログ回路、電源回路などとともに、例えば自動車に搭載される電子制御ユニット（ＥＣＵ）で用いられる制御用ＩＣに内蔵されている。
【００２０】
ＩＣの端子１２、１３には外部から電源電圧Ｖｉｎ（本実施形態ではバッテリ電圧ＶＢ）が印加されるようになっており、ＩＣの端子１４、１３には１．２２Ｖのバンドギャップ基準電圧ＶＢＧ（以下、単に基準電圧ＶＢＧと称す）が出力されるようになっている。この基準電圧ＶＢＧは、温度変動が極めて小さく、上記制御用ＩＣの外部および内部の回路に供給されるようになっている。端子１２、１３は、それぞれＩＣ内部の電源線１５、１６（入力電源線、グランド線に相当）に接続されており、端子１４はＩＣ内部の基準電圧線１７に接続されている。
【００２１】
基準電圧発生回路１１は、定電流回路１８、定電圧回路１９、電流折返し回路２０、バンドギャップ回路２１、およびトランジスタＱ１１、Ｑ１２、Ｑ１３から構成されている。ここで、トランジスタＱ１１、Ｑ１２、Ｑ１３（第２、第４、第３のトランジスタに相当）は、それぞれ定電流回路１８と定電圧回路１９との間、定電流回路１８と電流折返し回路２０との間、定電流回路１８とバンドギャップ回路２１との間に接続されている。以下、各部分の回路構成について詳細に説明する。
【００２２】
定電流回路１８は、電源線１５と１６との間に接続されており、トランジスタＱ１４〜Ｑ２１と抵抗Ｒ１１〜Ｒ１９とから構成される自己バイアス形式の定電流回路である。すなわち、トランジスタＱ１４のベース・エミッタ間に接続された抵抗Ｒ１３には、そのベース・エミッタ間電圧ＶＢＥと抵抗Ｒ１３の抵抗値とに基づいて決まる一定電流が流れ、この電流はトランジスタＱ１８およびＱ１７のコレクタ電流となってトランジスタＱ１４に供給される。
【００２３】
トランジスタＱ１７〜Ｑ２１は、ベースが共通に接続されたカレントミラー回路を構成しており、各エミッタと電源線１５との間に接続された抵抗Ｒ１５〜Ｒ１９は、端子１２から定電流回路１８に侵入するノイズを低減する機能を果たしている。ここで、トランジスタＱ１９、Ｑ２０、Ｑ２１は、それぞれ本発明でいう第１、第３、第２の定電流回路に相当している。また、トランジスタＱ１６のエミッタは、抵抗Ｒ１４を介して上記共通のベースに接続されており、トランジスタＱ１６のベースはトランジスタＱ１８のコレクタおよび上記トランジスタＱ１１、Ｑ１２、Ｑ１３のベースに接続されている。
【００２４】
定電圧回路１９は、電源線１５の電圧を入力として電源線２２（定電圧電源線に相当）に６・ＶＢＥの定電圧Ｖｃを出力する回路である。トランジスタＱ２２（第１のトランジスタに相当）のコレクタとエミッタはそれぞれ電源線１５と電源線２２に接続されており、そのトランジスタＱ２２のベースには上記トランジスタＱ１１のコレクタが接続されている。また、トランジスタＱ２２のベースと電源線１６との間には、定電圧回路２３とコンデンサＣ１１とが並列に接続されている。定電圧回路２３は、ダイオード接続されたトランジスタＱ２３ａ〜Ｑ２３ｇが直列接続された回路形態となっている。
【００２５】
電流折返し回路２０は、上記トランジスタＱ１２が出力する定電流を折り返して、バンドギャップ回路２１に対しバイアス電流を供給する回路である。電源線１６に接続されたトランジスタＱ２４とＱ２５はカレントミラー回路を構成しており、トランジスタＱ２４のコレクタは上記トランジスタＱ１２のコレクタに接続され、トランジスタＱ２５のコレクタはトランジスタＱ２６を介して電源線２２に接続されている。このトランジスタＱ２６のベースは、後述するバンドギャップ回路２１内のトランジスタＱ３６、Ｑ３８、Ｑ４０のベースと接続されている。なお、ベース電流を流すため、トランジスタＱ２６のベースと電源線１６との間には、抵抗Ｒ２０とトランジスタＱ２７とが直列に接続されている。
【００２６】
バンドギャップ回路２１は、参照電圧生成回路２４、オペアンプ２５（本発明でいう差動増幅回路に相当）、およびオペアンプ２５の出力端に接続されたトランジスタＱ２８、Ｑ２９から構成されている。
【００２７】
参照電圧生成回路２４は、抵抗Ｒ２１（第１の抵抗に相当）とダイオード接続されたＮＰＮ形のトランジスタＱ３０（第５のトランジスタに相当）との直列回路（第１の直列回路に相当）、および抵抗Ｒ２２（第２の抵抗に相当）とＮＰＮ形のトランジスタＱ３１（第６のトランジスタに相当）と抵抗Ｒ２３（第３の抵抗に相当）との直列回路（第２の直列回路に相当）が基準電圧線１７と電源線１６との間に接続された回路構成となっている。ここで、トランジスタＱ３０とＱ３１とはベース同士が接続されており、このベース電位およびトランジスタＱ３１のコレクタ電位がそれぞれ本発明でいう第１の参照電圧および第２の参照電圧となる。基準電圧線１７は、上記トランジスタＱ１３のコレクタ・エミッタ間を介してトランジスタＱ２１のコレクタに接続されている。
【００２８】
オペアンプ２５は、入力段である差動増幅回路２６と出力段である出力回路２７とから構成されている。差動増幅回路２６の入力トランジスタは、Ｐチャネル型ＦＥＴであるＭＯＳトランジスタＱ３２、Ｑ３３から構成されており、上記トランジスタＱ３０、Ｑ３１のベースおよびトランジスタＱ３１のコレクタは、それぞれ抵抗Ｒ２４およびＲ２５を介して当該ＭＯＳトランジスタＱ３２およびＱ３３の各ゲートに接続されている。ＭＯＳトランジスタＱ３２、Ｑ３３の各ドレインは、それぞれトランジスタＱ３４と抵抗Ｒ２６、トランジスタＱ３５と抵抗Ｒ２７を介して電源線１６に接続され、各ソースは共通に接続された上で定電流駆動されるトランジスタＱ３６を介して電源線２２に接続されている。
【００２９】
トランジスタＱ３７は、差動増幅回路２６の出力電圧をレベルシフトして出力回路２７に与えるためのもので、そのベースおよびコレクタはそれぞれトランジスタＱ３４のコレクタおよび電源線１６に接続され、そのエミッタは定電流駆動されるトランジスタＱ３８を介して電源線２２に接続されている。これにより、トランジスタＱ３４のコレクタ電位はトランジスタＱ３５のコレクタ電位と同じＶＢＥに固定される。また、差動増幅回路２６を対称構造とするため、トランジスタＱ３３、Ｑ３５側にもトランジスタＱ３９、Ｑ４０からなるベース電流補償回路が付加されている。
【００３０】
出力回路２７は、差動増幅回路２６とオペアンプ２５の出力端（ノードＮａ）との間に設けられている。トランジスタＱ４１とＱ４２はダーリントン接続されており、トランジスタＱ４２のベース・エミッタ間には抵抗Ｒ２８が接続されている。トランジスタＱ４１とＱ４２の共通のコレクタは、ノードＮａに接続されているとともに位相補償用のコンデンサＣ１２を介してトランジスタＱ３４のコレクタに接続されており、トランジスタＱ４１のベースはトランジスタＱ３７のエミッタに接続されている。
【００３１】
電源線２２とノードＮａとの間および電源線２２と基準電圧線１７との間には、それぞれトランジスタＱ２８およびＱ２９（第７のトランジスタに相当）が接続されている。ここで、トランジスタＱ２８のコレクタとトランジスタＱ２９のベースはともにノードＮａに接続されており、トランジスタＱ２８のベースは上記トランジスタＱ２６、Ｑ３６、Ｑ３８、Ｑ４０の各ベースと共通に接続されている。
【００３２】
次に、基準電圧発生回路１１の動作について図２および図３も参照しながら説明する。
オペアンプ２５は、参照電圧生成回路２４におけるトランジスタＱ３０、Ｑ３１のベース電位とトランジスタＱ３１のコレクタ電位とを入力し、両電圧が一致するように基準電圧線１７の電圧（基準電圧ＶＢＧ）を制御する。これにより、トランジスタＱ３０とＱ３１とが互いに異なる電流密度で駆動されるとともに、トランジスタＱ３０とＱ３１のベース・エミッタ間電圧の差電圧が抵抗Ｒ２３に印加される。
【００３３】
トランジスタＱ３０とＱ３１のエミッタ面積が等しい場合、抵抗Ｒ２１、Ｒ２２、Ｒ２３の各抵抗値をそれぞれ符号と同じＲ２１、Ｒ２２、Ｒ２３で表し、トランジスタＱ３０のベース・エミッタ間電圧をＶＢＥ（Ｑ３０）  で表せば、基準電圧線１７（端子１４）に生成される基準電圧ＶＢＧは次の（１）式のようになる。
ＶＢＧ＝ＶＢＥ（Ｑ３０）  ＋（Ｒ２２／Ｒ２３）・ＶＴ  ・ｌｎ（Ｒ２２／Ｒ２１）
…（１）
ただし、ＶＴ  ＝ｋＴ／ｑ
【００３４】
すなわち、基準電圧ＶＢＧは、負の温度係数を持つ第１項と正の温度係数を持つ第２項との重み付け加算となり、設計上その温度係数が０となるように抵抗値Ｒ２１、Ｒ２２、Ｒ２３が決められる。また、特性のばらつきによる基準電圧ＶＢＧのずれを補正して一層高精度の基準電圧ＶＢＧを得るために、ウェハ検査工程において例えばクロム・シリコンからなる抵抗Ｒ２２に対するレーザトリミングを実施し、基準電圧ＶＢＧを設計値（例えば１．２２Ｖ）に調整することが行われている。
【００３５】
本実施形態においては、差動増幅回路２６の入力トランジスタがＭＯＳトランジスタＱ３２、Ｑ３３から構成されているので、その入力インピーダンスが極めて高く、オペアンプ２５の入力バイアス電流は極めて小さくなる。従って、参照電圧生成回路２４の抵抗Ｒ２１、Ｒ２２、Ｒ２３の抵抗値を高めてトランジスタＱ３０、Ｑ３１に流れる電流を低減した場合でも、差動増幅回路２６の入力バイアス電流はトランジスタＱ３０、Ｑ３１のベース電流よりも十分に小さくなる。これにより、消費電流を低減することができる。
【００３６】
しかしながら、抵抗Ｒ２１、Ｒ２２、Ｒ２３の抵抗値を高めると、バンドギャップ回路２１が電源電圧変動を受け易くなる。特に、本実施形態の基準電圧発生回路１１は、電圧が変動し易いバッテリ電圧ＶＢを電源電圧Ｖｉｎとしているので、電圧変動を十分に抑制することができる回路構成が必要となる。そこで、基準電圧発生回路１１は、互いに異なる作用によって相乗的に電圧変動抑制効果を奏する複数の回路要素を備えている。
【００３７】
バンドギャップ回路２１は、端子１２、１３間に与えられる電源電圧Ｖｉｎではなく、電源線２２に生成される定電圧Ｖｃを用いて動作する。この定電圧Ｖｃ（＝６・ＶＢＥ）は、トランジスタＱ２２のベースと電源線１６との間に接続された定電圧回路２３によって作られる。そして、定電圧回路２３に並列接続されたコンデンサＣ１１は、サージ電圧など比較的高い周波数成分を持つ電圧変動を抑制するように作用する。
【００３８】
また、定電流回路１８と定電圧回路２３との間に介在するトランジスタＱ１１のベースは、定電流回路１８のトランジスタＱ１６のベースと接続されており、その電位は（Ｖｉｎ−２・ＶＢＥ）（本発明でいう所定の電圧に相当）となっている。このとき、トランジスタＱ１９のコレクタの電位は（Ｖｉｎ−ＶＢＥ）となり、トランジスタＱ１９のコレクタ・エミッタ間電圧の大きさはＶＢＥに一定化される。これにより、トランジスタＱ１９のアーリー効果が抑制され、電源電圧Ｖｉｎ（バッテリ電圧ＶＢ）の変動によるトランジスタＱ１９の出力電流変動を低減することができる。
【００３９】
図２は、これら定電圧回路２３、コンデンサＣ１１およびトランジスタＱ１１を付加した場合における基準電圧ＶＢＧのシミュレーション波形を示している。電源電圧Ｖｉｎは、６Ｖから２０Ｖに１４０Ｖ／μｓの変化率でステップ的に変化させ、その後２０Ｖから６Ｖに−１４０Ｖ／μｓの変化率でステップ的に変化させている。（ａ）は電源電圧Ｖｉｎを示しており、（ｂ）〜（ｅ）はそれぞれ以下の条件の下での基準電圧ＶＢＧの波形を示している。なお、何れの条件においてもトランジスタＱ１２、Ｑ１３は付加されていない。
【００４０】
（ｂ）…トランジスタＱ２２、定電圧回路２３、コンデンサＣ１１およびトランジスタＱ１１の何れも付加されていない場合（電源線１５と２２が
直接接続されている場合）
（ｃ）…トランジスタＱ２２および定電圧回路２３が付加されている場合
（ｄ）…トランジスタＱ２２、定電圧回路２３およびコンデンサＣ１１が付加
されている場合
（ｅ）…トランジスタＱ２２、定電圧回路２３、コンデンサＣ１１およびトラ
ンジスタＱ１１が付加されている場合
【００４１】
このシミュレーション結果によれば、トランジスタＱ２２と定電圧回路２３とを付加しただけでは十分な電圧変動抑制効果は得られないが、コンデンサＣ１１を付加すると電源電圧Ｖｉｎの立ち下がり時における基準電圧ＶＢＧの変動が大きく改善され、さらにトランジスタＱ１１を付加することにより電源電圧Ｖｉｎの立ち上がり時における基準電圧ＶＢＧの変動が大きく改善されることが分かる。すなわち、定電圧回路２３を用いて電源線２２の電圧Ｖｃを定電圧化した上で、コンデンサＣ１１とトランジスタＱ１１の両者を設けることにより、電源電圧Ｖｉｎの変化極性にかかわらず基準電圧ＶＢＧの変動を抑制することができる。このように本発明では、バンドギャップ回路２１の電源電圧Ｖｃを生成するために、定電圧回路２３、コンデンサＣ１１およびトランジスタＱ１１の３つの構成を全て具備することが重要となる。
【００４２】
続いて、トランジスタＱ１２およびＱ１３の動作について説明する。これらトランジスタＱ１２、Ｑ１３も、トランジスタＱ１１と同様に、それぞれトランジスタＱ２０、Ｑ２１のコレクタ・エミッタ間電圧の大きさをＶＢＥに一定化し、トランジスタＱ２０、Ｑ２１のアーリー効果を抑制する作用を奏する。これにより、トランジスタＱ１２およびＱ１３の出力電流、すなわち電源線１５からトランジスタＱ２０、Ｑ１２、電流折返し回路２０を介してバンドギャップ回路２１のオペアンプ２５に供給されるバイアス電流、および電源線１５からトランジスタＱ２１、Ｑ１３を介してバンドギャップ回路２１の参照電圧生成回路２４に供給される動作電流が電源電圧Ｖｉｎの変動にかかわらず一定化される。
【００４３】
図３は、トランジスタＱ１２、Ｑ１３を付加した場合の効果を確認するために行ったシミュレーション結果を示している。（ａ）〜（ｄ）は、全て上述した定電圧回路２３、コンデンサＣ１１およびトランジスタＱ１１を備えた構成であって、トランジスタＱ１２、Ｑ１３についてそれぞれ以下の構成とした場合の基準電圧ＶＢＧのシミュレーション波形を示している。電源電圧Ｖｉｎの変化条件は、図２に示すシミュレーションで用いた条件（６Ｖと２０Ｖとの間で±１４０Ｖ／μｓ）と同じである。
【００４４】
（ａ）…トランジスタＱ１２とＱ１３がともに付加されていない場合
（ｂ）…トランジスタＱ１２のみが付加されている場合
（ｃ）…トランジスタＱ１３のみが付加されている場合
（ｄ）…トランジスタＱ１２とＱ１３がともに付加されている場合
【００４５】
このシミュレーション結果によれば、特にトランジスタＱ１３の付加により、電源電圧Ｖｉｎの立ち上がり時における基準電圧ＶＢＧの変動が大きく改善されることが分かる。また、図３の（ｃ）と（ｄ）とを比較すると、トランジスタＱ１３のみを付加した（ｃ）の方が良好な電圧変動抑制効果が得られているが、条件によってはトランジスタＱ１２が有効に作用する場合もあると考えられる。このように、上述した定電圧回路２３、コンデンサＣ１１およびトランジスタＱ１１の３つの構成を備えた上で、さらにトランジスタＱ１２およびＱ１３（特にＱ１３）を備えることにより、定電圧回路２３、コンデンサＣ１１およびトランジスタＱ１１の追加だけでは抑制しきれなかった電源電圧Ｖｉｎの立ち上がり時における基準電圧ＶＢＧの変動をより確実に抑制することができる。
【００４６】
以上説明したように、本実施形態の基準電圧発生回路１１で用いられるバンドギャップ回路２１は、電源電圧Ｖｉｎではなく、定電圧回路１９によって生成された定電圧Ｖｃを電源電圧として動作するので、電源電圧Ｖｉｎの変動を受けにくい特徴がある。この基準電圧ＶＢＧの変動抑制効果をさらに高めるため、定電圧回路１９内にトランジスタＱ２３ａ〜Ｑ２３ｇが直列接続された定電圧回路２３とコンデンサＣ１１とを備え、定電流回路１８と定電圧回路１９との間にトランジスタＱ１１を備えている。
【００４７】
これら３つの回路要素を全て付加すると、定電圧回路２３により電源線２２の定電圧Ｖｃが定電圧化され、コンデンサＣ１１により電源電圧Ｖｉｎの立ち下がり時における基準電圧ＶＢＧの変動が改善され、トランジスタＱ１１により電源電圧Ｖｉｎの立ち上がり時における基準電圧ＶＢＧの変動が改善される。すなわち、電源電圧Ｖｉｎの変動により生じる基準電圧ＶＢＧの変動が、電源電圧Ｖｉｎの変化極性にかかわらず全体的に抑制される。
【００４８】
さらに、トランジスタＱ１２およびＱ１３を付加して、定電流回路１８内のトランジスタＱ２０およびＱ２１のアーリー効果を防止することにより、これらトランジスタＱ２０およびＱ２１によりバンドギャップ回路２１に供給される電流変動を抑制することができる。その結果、上記３つの回路を追加してもなお残存していた電源電圧Ｖｉｎの立ち上がり時における基準電圧ＶＢＧの変動を低減することができる。
【００４９】
このように電圧変動抑制効果を高めた結果、参照電圧生成回路２４を構成する抵抗Ｒ２１、Ｒ２２、Ｒ２３の抵抗値を従来よりも高めることができるので、参照電圧生成回路２４の動作電流ひいては基準電圧発生回路１１の動作電流（消費電流）を低減することができる。また、このように制御用ＩＣの消費電流の低減した場合であっても、端子１４、１３間に電圧安定化用のコンデンサを外付けする必要がないので、制御用ＩＣを基板に実装したときの基板面積およびコストを低減することができる。
【００５０】
なお、本発明は上記し且つ図面に示す実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
トランジスタＱ１２とＱ１３は必要に応じて設ければよい。この場合、シミュレーションや試験により動作を確認しつつ、電圧変動抑制効果が最も大きくなるようにトランジスタＱ１２とＱ１３の何れか一方または両者を設けることが好ましい。
電源線２２とトランジスタＱ２６、Ｑ２８、Ｑ３６、Ｑ３８、Ｑ４０の各エミッタとの間に抵抗を設けてもよい。
【００５１】
参照電圧生成回路２４は、図１に示したものに限られない。例えば、基準電圧線１７と電源線１６との間に、第１の抵抗とダイオード接続された第５のトランジスタとからなる第１の直列回路と、第２および第３の抵抗とダイオード接続された第６のトランジスタとからなる第２の直列回路とを並設に接続し、第５のトランジスタのコレクタを抵抗Ｒ２４に接続し、第２の抵抗と第３の抵抗との共通接続点を抵抗Ｒ２５に接続した構成としても良い。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す基準電圧発生回路の電気的構成図
【図２】基準電圧ＶＢＧのシミュレーション波形を示す図
【図３】図２相当図
【図４】従来技術を示す図１相当図
【符号の説明】
１１はバンドギャップ基準電圧発生回路、１５は電源線（入力電源線）、１６は電源線（グランド線）、１７は基準電圧線、１８は定電流回路（第１、第２、第３の定電流回路）、１９は定電圧回路、２１はバンドギャップ回路、２２は電源線（定電圧電源線）、２３は定電圧回路、２４は参照電圧生成回路、２５はオペアンプ（差動増幅回路）、Ｑ１１はトランジスタ（第２のトランジスタ）、Ｑ１２はトランジスタ（第４のトランジスタ）、Ｑ１３はトランジスタ（第３のトランジスタ）、Ｑ１９はトランジスタ（第１の定電流回路）、Ｑ２０はトランジスタ（第３の定電流回路）、Ｑ２１はトランジスタ（第２の定電流回路）、Ｑ２２はトランジスタ（第１のトランジスタ）、Ｑ２３ａ〜Ｑ２３ｇはトランジスタ（ダイオード）、Ｑ２９はトランジスタ（第７のトランジスタ）、Ｑ３０はトランジスタ（第５のトランジスタ）、Ｑ３１はトランジスタ（第６のトランジスタ）、Ｒ２１は抵抗（第１の抵抗）、Ｒ２２は抵抗（第２の抵抗）、Ｒ２３は抵抗（第３の抵抗）、Ｃ１１はコンデンサである。
【図１】
2004362335.tif 000003
【図２】
2004362335.tif 000004
【図３】
2004362335.tif 000005
【図４】
2004362335.tif 000006