(57)【要約】【課題】側面が垂直形状のリッジ部を実現することができ、半導体レーザの高出力化をはかると共に光出力―電流特性のキンクを抑制する。【解決手段】リッジ部を有する半導体レーザにおいて、ｎ型ＧａＡｓ基板１０上に、ｎ型クラッド層１３，ＭＱＷ活性層１４，ｐ型の第１クラッド層１５，ｐ型のエッチング停止層１６，及びｐ型の第２クラッド層１７を順次形成してなるダブルへテロ構造部と、ｐ型の第２クラッド層１７を選択的にエッチングして形成された第１のリッジ部と、エッチング停止層１６を選択的にエッチングして形成された第１のリッジ部よりも幅の広い第２のリッジ部と、各リッジ部の側面に形成されたｎ型ＩｎＡｌＰ電流ブロック層２５とを備えた。【選択図】　　図１
2004014569.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成され、活性層をクラッド層で挟んだダブルへテロ構造部と、
前記ダブルへテロ構造部の基板と反対側のクラッド層をその途中まで選択的にエッチングして形成され、側壁がほぼ垂直で且つ下部に他の部分よりも幅が広くなった段差を有するリッジ部と、
前記リッジ部の側面に形成された電流ブロック層と、
を具備してなることを特徴とする半導体レーザ。
【請求項２】
前記活性層に対し基板と反対側のクラッド層は、リッジ幅の狭い上側の領域がリッジ幅の広い下側の領域よりも高さ方向の長さが長いことを特徴とする請求項１記載の半導体レーザ。
【請求項３】
前記活性層に対し基板と反対側のクラッド層は、厚み方向の途中にエッチング停止層が挿入されており、このエッチング停止層を含み該エッチング停止層よりも上側のクラッド層に前記リッジ部が形成されていることを特徴とする請求項１記載の半導体レーザ。
【請求項４】
第１導電型の化合物半導体基板上に、第１導電型のクラッド層，活性層，第２導電型の第１クラッド層，第２導電型のエッチング停止層，及び第２導電型の第２クラッド層を順次形成してなるダブルへテロ構造部と、
前記第２導電型の第２クラッド層を選択的にエッチングして形成された第１のリッジ部と、
前記エッチング停止層を選択的にエッチングして形成された第１のリッジ部よりも幅の広い第２のリッジ部と、
前記各リッジ部の側面に形成された電流ブロック層と、
を具備してなることを特徴とする半導体レーザ。
【請求項５】
基板上に、活性層をクラッド層で挟んだダブルへテロ構造部を形成する工程と、
前記ダブルへテロ構造部の基板と反対側のクラッド層をその途中まで反応性イオンエッチング法で選択的にエッチングして、側壁がほぼ垂直形状となるリッジ部を形成する工程と、
前記リッジ部の側面に側壁絶縁膜を形成する工程と、
前記側壁絶縁膜をマスクに用い、前記ダブルへテロ構造部の基板と反対側のクラッド層の残りをウェットエッチング法で除去する工程と、
を含むことを特徴とする半導体レーザの製造方法。
【請求項６】
第１導電型の化合物半導体基板上に、第１導電型のクラッド層，活性層，第２導電型の第１クラッド層，第２導電型のエッチング停止層，及び第２導電型の第２クラッド層を順次成長してダブルへテロ構造部を形成する工程と、
前記第２導電型の第２クラッド層を反応性イオンエッチング法で選択的にエッチングして、側壁がほぼ垂直形状となるリッジ部を形成する工程と、
前記リッジ部の側面に側壁絶縁膜を形成する工程と、
前記側壁絶縁膜をマスクに用い、前記エッチング停止層をウェットエッチング法で除去する工程と、
側壁絶縁膜をそのまま残した状態で、又は前記側壁絶縁膜を除去した後に、前記リッジ部の側面に電流ブロック層を形成する工程と、
を含むことを特徴とする半導体レーザの製造方法。
【請求項７】
前記側壁絶縁膜を形成する工程として、前記リッジ部が形成された基板上の全面に絶縁膜を堆積した後、該絶縁膜をエッチバックすることにより、前記リッジ部の側壁のみ絶縁膜に残すことを特徴とする請求項５又は６記載の半導体レーザの製造方法。
【請求項８】
前記第２導電型の第２クラッド層のエッチング処理を、前記エッチング停止層が露出する直前に停止することを特徴とする請求項６記載の半導体レーザの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、リッジ部を有する半導体レーザに係わり、特にリッジ部の形状及び製法を改良した半導体レーザ及びその製造方法に関する。
【０００２】
【従来の技術】
近年、短波長で高出力の光源として、ダブルへテロ構造部にリッジ部を有する半導体レーザが開発されている。この種のレーザでは、目的とするレーザ特性を得るために、リッジ幅の厳密な制御が重要である。特に、ＣＤ−ＲやＤＶＤ−Ｒなどの高出力光源として用いる半導体レーザにおいては、リッジ幅の厳密な制御と共にリッジ幅の縮小が必要となる。
【０００３】
しかしながら、現状一般的に使用されているウェットエッチングプロセス（ＷＥＴ）では、エッチング加工後のリッジ側面が順テーパ形状となる。このため、リッジ幅を縮小した場合、上部リッジ幅が狭くなることによる動作電圧の上昇と、光出力―電流特性のキンクが発生するという問題があった。
【０００４】
なお、リッジ部はその幅と共に高さも厳密に制御する必要がある。従来は、クラッド層の途中にエッチング停止層を挿入し、クラッド層のエッチングをエッチング停止層で止めることにより、リッジ部の高さを制御していた。このエッチングはＷＥＴでは可能であるが、反応性イオンエッチング（ＲＩＥ）等のドライエッチングではエッチング停止層でエッチングを確実に停止させることが難しい。このために、リッジ形成のためのエッチングにＷＥＴを使用せざるを得ず、リッジ形状が順テーパとなるのを避けられないのが現状であった。
【０００５】
【発明が解決しようとする課題】
このように従来、リッジ部を有する半導体レーザにおいては、リッジ部の側面を垂直形状に形成することは難しく、これがレーザの高出力化を阻害する要因となっていた。
【０００６】
本発明は、上記事情を考慮して成されたもので、その目的とするところは、側面が垂直形状のリッジ部を実現することができ、光出力―電流特性のキンクを抑制した高出力の半導体レーザ及びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
（構成）
上記課題を解決するために本発明は、次のような構成を採用している。
【０００８】
即ち本発明は、リッジ部を有する半導体レーザにおいて、基板上に形成され、活性層をクラッド層で挟んだダブルへテロ構造部と、前記ダブルへテロ構造部の基板と反対側のクラッド層をその途中まで選択的にエッチングして形成され、側壁がほぼ垂直で且つ下部に他の部分よりも幅が広くなった段差を有するリッジ部と、前記リッジ部の側面に形成された電流ブロック層と、を具備してなることを特徴とする。
【０００９】
ここで、本発明の望ましい実施態様としては次のものが挙げられる。
（１）活性層に対し基板と反対側のクラッド層は、リッジ幅の狭い上側の領域がリッジ幅の広い下側の領域よりも高さ方向の長さが長いこと。
（２）活性層に対し基板と反対側のクラッド層は、厚み方向の途中にエッチング停止層が挿入されており、このエッチング停止層を含み該エッチング停止層よりも上側のクラッド層にリッジ部が形成されていること。
（３）リッジ部の下部に設けられる段差部は、段差高さが０．７μｍ未満で、段差幅が０．７μｍ未満であること。
【００１０】
また本発明は、リッジ部を有する半導体レーザにおいて、第１導電型の化合物半導体基板上に、第１導電型のクラッド層，活性層，第２導電型の第１クラッド層，第２導電型のエッチング停止層，及び第２導電型の第２クラッド層を順次形成してなるダブルへテロ構造部と、前記第２導電型の第２クラッド層を選択的にエッチングして形成された第１のリッジ部と、前記エッチング停止層を選択的にエッチングして形成された第１のリッジ部よりも幅の広い第２のリッジ部と、前記各リッジ部の側面に形成された電流ブロック層と、を具備してなることを特徴とする。
【００１１】
また本発明は、リッジ構造を有する半導体レーザの製造方法において、基板上に、活性層をクラッド層で挟んだダブルへテロ構造部を形成する工程と、前記ダブルへテロ構造部の基板と反対側のクラッド層をその途中まで反応性イオンエッチング法で選択的にエッチングして、側壁がほぼ垂直形状となるリッジ部を形成する工程と、前記リッジ部の側面に側壁絶縁膜を形成する工程と、前記側壁絶縁膜をマスクに用い、前記ダブルへテロ構造部の基板と反対側のクラッド層の残りをウェットエッチング法で除去する工程と、を含むことを特徴とする。
【００１２】
また本発明は、リッジ構造を有する半導体レーザの製造方法において、第１導電型の化合物半導体基板上に、第１導電型のクラッド層，活性層，第２導電型の第１クラッド層，第２導電型のエッチング停止層，及び第２導電型の第２クラッド層を順次成長してダブルへテロ構造部を形成する工程と、前記第２導電型の第２クラッド層を反応性イオンエッチング法で選択的にエッチングして、側壁がほぼ垂直形状となるリッジ部を形成する工程と、前記リッジ部の側面に側壁絶縁膜を形成する工程と、前記側壁絶縁膜をマスクに用い、前記エッチング停止層をウェットエッチング法で除去する工程と、側壁絶縁膜をそのまま残した状態で、又は前記側壁絶縁膜を除去した後に、前記リッジ部の側面に電流ブロック層を形成する工程と、を含むことを特徴とする。
【００１３】
ここで、本発明の望ましい実施態様としては次のものが挙げられる。
（１）側壁絶縁膜を形成する際には、リッジ部が形成された基板上の全面に絶縁膜を堆積した後、該絶縁膜をエッチバックすることにより、リッジ部の側壁のみに絶縁膜を残すようにする。
（２）第２導電型の第２クラッド層のエッチング処理を、エッチング停止層が露出する直前に停止する。
【００１４】
（作用）
本発明によれば、リッジ形成のためのエッチングとしてＲＩＥを用いることによりリッジ側壁を垂直に形成することができる。このとき、リッジ形成部分のクラッド層の全てをＲＩＥでエッチングするのではなく、大部分をＲＩＥでエッチングし、残りの一部をＷＥＴでエッチングすることにより、ＲＩＥによる垂直形状を維持しながら、ＲＩＥによるダメージ発生を抑制することができる。
【００１５】
より具体的には、最初のＲＩＥをエッチング停止層に達するまで行うのではなく、エッチング停止層に達する直前に停止する。これにより、垂直な側壁形状が得られる。側壁絶縁膜を形成した後は、残りのクラッド層をＷＥＴでエッチングすることにより、エッチング停止層でエッチングを確実に止め、その後にエッチング停止層をＷＥＴでエッチングすることにより、リッジ部以外のエッチング停止層を除去することができる。
【００１６】
２回目のエッチング（ＷＥＴ）で形成されるリッジの幅は、１回目のエッチング（ＲＩＥ）で形成されるリッジの幅よりも広くなっており、更にテーパ形状となっている。しかし、１回目のエッチング深さを十分長くし、２回目のエッチング深さを極めて小さくすれば、リッジ幅は実質的に１回目のエッチングによる上側のリッジ幅と見なすことができる。この幅は、ＲＩＥで決まりテーパもないため、設計通りに厳密に制御することができる。
【００１７】
このようにして本発明によれば、垂直リッジ形状を持つリッジ幅の狭いレーザ構造を実現することができ、光出力―電流特性のキンクを抑制すると共に、高出力化をはかることができる。
【００１８】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【００１９】
（第１の実施形態）
図１は、本発明の第１の実施形態に係わる赤色半導体レーザの素子構造を示す断面図である。
【００２０】
ｎ型ＧａＡｓ基板１０の上に、ｎ型ＧａＡｓバッファ層１１，ｎ型ＩｎＧａＡｌＰクラッド層１３，ノンドープのＩｎＧａＡｌＰ／ＩｎＧａＰのＭＱＷ活性層１４，ｐ型ＩｎＧａＡｌＰクラッド層１５が形成され、その上にｐ型ＩｎＧａＰエッチング停止層１６，ｐ型ＩｎＧａＡｌＰクラッド層１７，ｐ型ＩｎＧａＰキャップ層１８からなるストライプ状のリッジ部が形成されている。
【００２１】
リッジ部は、側面がほぼ垂直に加工され、ｐクラッド層１７の底部及びエッチング停止層１６は他の領域よりも幅が広くなっている。リッジ部の側面は、ｎ型ＩｎＡｌＰブロック層２５で埋め込まれ、更にリッジ部のキャップ層１８及びブロック層２５上には、ｐ型ＧａＡｓコンタクト層２６が形成され、その表面が平坦化されている。そして、コンタクト層２６上にはｐ側電極２７が形成され、基板１０の裏面にはｎ側電極２８が形成されている。
【００２２】
次に、本実施形態のレーザの製造方法について、図２を参照して説明する。
【００２３】
まず、図２（ａ）に示すように、２５０μｍ厚のＧａＡｓ基板１０の上に、厚さ０．５μｍのｎ型ＧａＡｓバッファ層１１を成長する。続いて、バッファ層１１上に、厚さ１．２μｍのｎ−Ｉｎ０．５（Ｇａ０．３Ａｌ０．７）０．５Ｐクラッド層１３、厚さ０．０５μｍのノンドープのＩｎ０．５（Ｇａ０．５５Ａｌ０．４５）０．５Ｐ／Ｉｎ０．５Ｇａ０．５ＰのＭＱＷ活性層１４、厚さ０．２μｍのｐ−Ｉｎ０．５（Ｇａ０．３Ａｌ０．７）０．５Ｐクラッド層１５、厚さ０．０１μｍのｐ−ＩｎＧａＰエッチング停止層１６、厚さ０．９μｍのｐ−Ｉｎ０．５（Ｇａ０．３Ａｌ０．７）０．５Ｐクラッド層１７を成長してダブルへテロ構造部を形成する。そして、ｐクラッド層１７上に厚さ０．１μｍのｐ−ＩｎＧａＰキャップ層１８を成長する。なお、これらの各層１１〜１８は、同一チャンバ内でＭＯＣＶＤ法により連続的に成長した。
【００２４】
次いで、キャップ層１８上に厚さ０．２μｍＳｉＯ２膜を堆積し、レジストマスクでこのＳｉＯ２膜をパターニングし、図２（ｂ）に示すようにＳｉＯ２マスク２１を形成する。続いて、このＳｉＯ２マスク２１を用いて、ｐ−ＩｎＧａＰキャップ層１８の０．１μｍと、ｐ−ＩｎＧａＡｌＰクラッド層１７を０．８μｍだけＲＩＥで垂直加工する。これにより、幅の狭い第１リッジを形成する。このＲＩＥは、Ｃｌを含むエッチングガスを用い、圧力１Ｐａ，ＲＦ電力２５０Ｗの条件で行った。
【００２５】
次いで、図２（ｃ）に示すように、第１リッジ側壁にＳｉＮ膜（側壁絶縁膜）２２をセルフアラインで形成する。具体的には、全面にＳｉＮ膜を０．５μｍ堆積したのちエッチバックすることにより、リッジ側壁にＳｉＮ膜を０．４μｍ厚さに残す。
【００２６】
次いで、図２（ｄ）に示すように、側壁絶縁膜２２をマスクとして用い、燐酸でリッジ周辺のｐ−ＩｎＧａＡｌＰクラッド層１７を０．１μｍエッチングし、続いてＢｒを含む液でｐ−ＩｎＧａＰエッチング停止層１６をエッチングする。燐酸では、ＩｎＧａＰに比してＩｎＧａＡｌＰのエッチング速度が十分に速いため、ＲＩＥで残ったｐクラッド層１７のみを確実に除去することができる。Ｂｒを含む液では、ＩｎＧａＡｌＰに比してＩｎＧａＰのエッチング速度が十分に速いため、ｐクラッド層１５の厚みを減らすことなくエッチング停止層１６を確実に除去することができる。
【００２７】
このように、ＲＩＥによるクラッド層１７のエッチングをエッチング停止層１６が露出するまで行うのではなく、エッチング停止層が露出する直前に停止し、その後にＷＥＴによってクラッド層１７の残りのエッチングを行っているので、クラッド層１７のエッチングをエッチング停止層１６で確実に停止させることができる。さらに、エッチング停止層１６もＷＥＴでエッチングしているので、下地のｐクラッド層１５にダメージが発生することもない。
【００２８】
これ以降は、側壁絶縁膜２２のみを選択的に除去した後に、ＳｉＯ２マスク２１を用いて、ｎ−Ｉｎ０．５Ａｌ０．５Ｐブロック層２５を０．２μｍの厚さに選択的に堆積する。そして、リッジ上部のＳｉＯ２マスク２１を除去した後にｐ−ＧａＡｓコンタクト層２６を堆積し表面を平坦化する。その後、ｐ電極（Ｚｎを含むＡｕ）２７を蒸着しレジストマスクで上部電極を形成する。さらに、ＧａＡｓ基板１０を研磨し１００μｍ厚にした後に、ｎ電極（Ｇｅを含むＡｕ）２８を形成することにより、前記図１に示す構造が得られる。
【００２９】
そして、この後に、Ａｒ雰囲気中で４５０℃、１５分行う。さらに、ウエハを劈開してチップ化する。
【００３０】
このように本実施形態によれば、リッジ部の大部分をＲＩＥで形成することにより、リッジ部の側壁を垂直な形状にできると共に、上部リッジ幅を設計値通りに狭くすることができ、ＷＥＴで形成した場合のように上部リッジ幅が必要以上に狭くなることはない。このため、動作電圧の上昇を抑えて高出力化が可能となる。また、段差部の効果により、光出力―電流特性のキンクの発生を防止することもできる。
【００３１】
なお、リッジ部の底部はＷＥＴで加工しているが、エッチング深さが極めて浅いために、この部分が仮にテーパ形状となっても何ら問題はない。逆に、この部分をＲＩＥでエッチングすると、下地のｐクラッド層１５にエッチングダメージが発生することになる。本実施形態では、リッジ部の底部をＷＥＴでエッチングすることにより、エッチングダメージの発生を防止できることになる。
【００３２】
（第２の実施形態）
図３は、本発明の第２の実施形態に係わる赤色半導体レーザの素子構造を示す断面図である。これは、ブロック層をＳｉＯ２にした例である。
【００３３】
ｎ型ＧａＡｓ基板３０の上に、ｎ型ＧａＡｓバッファ層３１，ｎ型ＩｎＧａＡｌＰクラッド層３３，ノンドープのＩｎＧａＡｌＰ／ＩｎＧａＰのＭＱＷ活性層３４，ｐ型ＩｎＧａＡｌＰクラッド層３５が形成され、その上にｐ型ＩｎＧａＰエッチング停止層３６，ｐ型ＩｎＧａＡｌＰクラッド層３７，ｐ型ＩｎＧａＰキャップ層３８，ｐ型ＧａＡｓコンタクト層４６からなるストライプ状のリッジ部が形成されている。
【００３４】
リッジ部は、側面がほぼ垂直に加工され、ｐクラッド層３７の底部及びエッチング停止層３６は他の領域よりも幅が広くなっている。リッジ部の側面は、ＳｉＯ２膜４５で埋め込まれ、表面が平坦化されている。そして、リッジ部のコンタクト層４６及びＳｉＯ２膜４５上には、ｐ側電極４７が形成され、基板１０の裏面にはｎ側電極４８が形成されている。
【００３５】
次に、本実施形態のレーザの製造方法について、図４を参照して説明する。
【００３６】
まず、先に説明した第１の実施形態と同様にして、２５０μｍ厚のｎ−ＧａＡｓ基板３０の上に、厚さ０．５μｍのｎ型ＧａＡｓバッファ層３１、厚さ１．２μｍのｎ−Ｉｎ０．５（Ｇａ０．３Ａｌ０．７）０．５Ｐクラッド層３３、厚さ０．０５μｍのノンドープのＩｎ０．５（Ｇａ０．５５Ａｌ０．４５）０．５Ｐ／Ｉｎ０．５Ｇａ０．５ＰのＭＱＷ活性層３４、厚さ０．２μｍのｐ−Ｉｎ０．５（Ｇａ０．３Ａｌ０．７）０．５Ｐクラッド層３５、厚さ０．０１μｍのｐ−ＩｎＧａＰエッチング停止層３６、厚さ０．９μｍのｐ−Ｉｎ０．５（Ｇａ０．３Ａｌ０．７）０．５Ｐクラッド層３７、厚さ０．１μｍのｐ−ＩｎＧａＰキャップ層３８を成長する。
【００３７】
ここまでの工程は、第１の実施形態と全く同じである。そして、キャップ層３８上に厚さ０．１μｍｐ−ＧａＡｓコンタクト層４６を成長する。なお、これらの各層３１〜３８及び４６は、同一チャンバ内でＭＯＣＶＤ法により連続的に成長した。
【００３８】
次いで、コンタクト層４６上に厚さ０．２μｍのＳｉＯ２膜を堆積し、レジストマスクでこのＳｉＯ２膜をパターニングし、図４（ａ）に示すようにＳｉＯ２マスク４１を形成する。続いて、このＳｉＯ２マスク４１を用いて、ｐ−ＧａＡｓコンタクト層４６を０．１μｍ、ｐ−ＩｎＧａＰキャップ層３８を０．１μｍ、ｐ−ＩｎＧａＡｌＰクラッド層３７を０．８μｍだけＲＩＥで垂直加工する。これにより、幅の狭い第１リッジを形成する。
【００３９】
次いで、図４（ｂ）に示すように、第１リッジ側壁にＳｉＯ２膜（側壁絶縁膜）４２をセルフアラインで形成する。具体的には、全面にＳｉＯ２膜を０．５μｍ堆積したのちエッチバックすることにより、リッジ側壁にＳｉＯ２膜を０．４μｍ厚さに残す。
【００４０】
次いで、側壁絶縁膜４２をマスクとして用い、燐酸でリッジ周辺のｐクラッド層３７を０．１μｍエッチングし、Ｂｒを含む液でｐ−ＩｎＧａＰエッチング停止層３６をエッチングする。この場合も、先の第１の実施形態と同様に、燐酸によるエッチングでＲＩＥで残ったｐクラッド層１７のみを確実に除去することができ、Ｂｒを含む液によるエッチングで、ｐクラッド層１５の厚みを減らすことなくエッチング停止層１６を確実に除去することができる。
【００４１】
これ以降は、ＳｉＯ２マスク４１を除去した後に、ＳｉＯ２ブロック層４５を１．１μｍの厚さに回転塗布し堆積する。そして、ＳｉＯ２ブロック層４５を０．１μｍ全面エッチバックしリッジ上部のみ露出させる。その後、コンタクト層４６上にｐ電極（Ｚｎを含むＡｕ）４７を蒸着しレジストマスクで上部電極を形成する。さらに、ＧａＡｓ基板３０を研磨し１００μｍ厚にした後に、ｎ電極（Ｇｅを含むＡｕ）４８を形成することにより、前記図３に示す構造が得られる。
【００４２】
そして、この後に、熱処理として、Ａｒ雰囲気中で４５０℃、１５分行う。さらに、ウエハを劈開しチップ化する。
【００４３】
本実施形態によっても、リッジ部の大部分をＲＩＥで形成することにより、上部リッジ幅を設計値通りに狭くすることができ、ＷＥＴで形成した場合のように上部リッジ幅が必要以上に狭くなることはない。従って、先の第１の実施形態と同様の効果が得られる。
【００４４】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。リッジ部の側面は垂直であるのが最も望ましいが、必ずしも完全な垂直に限定されるものではなく、垂直に近いものであれば僅かに傾斜していても問題ない。また、ダブルへテロ構造部の形成材料はＩｎＧａＡｌＰ系に何ら限定されるものではなく、仕様に応じて適宜変更可能である。さらに、エッチング停止層の材料はＩｎＧａＰに限るものではなく、クラッド層に対して十分なエッチング選択比の取れるものであればよい。
【００４５】
また、エッチング停止層はリッジ部の高さを厳密に制御するために設けたものであるが、ＲＩＥによるクラッド層のエッチングで厳密な深さ制御が可能になればエッチング停止層を省略することも可能である。さらに、実施形態では活性層に対して基板側をｎ型、反対側をｐ型としたが、これは逆にすることも可能である。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【００４６】
【発明の効果】
以上詳述したように本発明によれば、側面が垂直形状のリッジ部を実現することができ、且つリッジ底部に段差を持たせることができ、半導体レーザにおける光出力―電流特性のキンクを抑制すると共に高出力化をはかることができる。
【図面の簡単な説明】
【図１】第１の実施形態に係わる赤色半導体レーザの素子構造を示す断面図。
【図２】図１のレーザの製造工程を示す断面図。
【図３】第２の実施形態に係わる赤色半導体レーザの素子構造を示す断面図。
【図４】図３のレーザの製造工程を示す断面図。
【符号の説明】
１０，３０…ｎ−ＧａＡｓ基板
１１，３１…ｎ−ＧａＡｓバッファ層
１３，３３…ｎ−ＩｎＧａＡｌＰクラッド層
１４，３４…ＭＱＷ活性層
１５，３５…ｐ−ＩｎＧａＡｌＰクラッド層（第１クラッド層）
１６，３６…ｐ−ＩｎＧａＰエッチング停止層
１７，３７…ｐ−ＩｎＧａＡｌＰクラッド層（第２クラッド層）
１８，３８…ｐ−ＩｎＧａＰキャップ層
２１，４１…ＳｉＯ２マスク
２２，４２…側壁絶縁膜
２５…ｎ−ＩｎＡｌＰブロック層
２６，４６…ｐ−ＧａＡｓコンタクト層
２７，４７…ｐ側電極
２８，４８…ｎ側電極
【図１】
2004014569.tif 000003
【図２】
2004014569.tif 000004
【図３】
2004014569.tif 000005
【図４】
2004014569.tif 000006