(57)【要約】【課題】マイクロクリスタルシリコン薄膜を、均一でかつ再現性良く、良質な膜として形成することができ、堆積速度を早くすることが可能となる薄膜形成方法を提供する。【解決手段】原料ガスを放電空間内へ導入し、電力を印加して前記原料ガスをプラズマ放電により分解することによって薄膜を形成する薄膜形成方法において、前記放電空間に配された電力印加電極の表面積を、接地された電極全体の放電空間における表面積よりも大きくすることによって、前記プラズマ放電の生起時における前記電力印加電極の自己バイアスとしての電位が、接地電極に対して正電位となるようにして、マイクロクリスタルシリコン薄膜を形成するように構成する。【選択図】　　　　　　図１
2004006812.tif 000002
【特許請求の範囲】
【請求項１】
原料ガスを放電空間内へ導入し、電力を印加して前記原料ガスをプラズマ放電により分解することによって薄膜を形成する薄膜形成方法において、前記放電空間に配された電力印加電極の表面積を、接地された電極全体の放電空間における表面積よりも大きくすることによって、前記プラズマ放電の生起時における前記電力印加電極の自己バイアスとしての電位が、接地電極に対して正電位となるようにして、マイクロクリスタルシリコン薄膜を形成することを特徴とする薄膜形成方法。
【請求項２】
前記マイクロクリスタルシリコン薄膜が、ｎ型マイクロクリスタルシリコン半導体薄膜またはｐ型マイクロクリスタルシリコン半導体薄膜であることを特徴とする請求項１に記載の薄膜形成方法。
【請求項３】
前記ｎ型マイクロクリスタルシリコン半導体薄膜またはｐ型マイクロクリスタルシリコン半導体薄膜が、太陽電池の半導体薄膜であることを特徴とする請求項２に記載の薄膜形成方法。
【請求項４】
前記電力が、高周波電力であることを特徴とする請求項１〜請求項３のいずれか１項に記載の薄膜形成方法。
【請求項５】
前記接地された電極が、連続的に移動する帯状部材を含むことを特徴とする請求項１〜請求項４のいずれか１項に記載の薄膜形成方法。
【請求項６】
前記電力印加電極の自己バイアス電位を、＋３０ｖ以上としたことを特徴とする請求項１〜請求項５のいずれか１項に記載の薄膜形成方法。
【請求項７】
前記電力印加電極の自己バイアス電位を、＋１００ｖ以上としたことを特徴とする請求項１〜請求項５のいずれか１項に記載の薄膜形成方法。
【請求項８】
前記電力印加電極の自己バイアス電位を、＋１５０ｖ以上としたことを特徴とする請求項１〜請求項５のいずれか１項に記載の薄膜形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は薄膜形成方法に関し、例えば、アモルファスシリコンやアモルファスシリコン合金を用いた太陽電池等の光起電力素子を連続的に大量生産する方法に関するものである。
【０００２】
【従来の技術】
基板上に光起電力素子等に用いる半導体機能性堆積膜の薄膜を連続的に形成する方法として、各種半導体層を形成するための独立した成膜室を設け、これらの各成膜室はゲートバルブを介したロードロック方式にて連結され、基板を各成膜室へ順次移動して各種半導体層を形成する方法が知られている。
量産性を著しく向上させる方法としては、例えば特許文献１には、ロール・ツー・ロール（Ｒｏｌｌ　ｔｏ　Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ法が開示されている。
この方法によれば、長尺の帯状部材を基板として、複数のグロー放電領域において必要とされる導電型の半導体層を堆積形成しつつ、基板をその長手方向に連続的に搬送することによって、半導体接合を有する素子を連続形成することができるとされている。
【特許文献１】米国特許第４，４００，４０９号明細書
【０００３】
【発明が解決しようとする課題】
しかしながら、数百メートルにもおよぶ帯状基板上に半導体層を形成するには数時間におよぶ成膜時間を要し、均一で再現性が良い放電状態を維持制御し半導体層を形成する必要がある。
長尺の帯状部基板の始端から終端までの全体にわたって、さらに高品位で均一な半導体堆積膜を連続的にかつ収率良く形成する手法が必要である。
さらに、光起電力素子のｐ型半導体層またはｎ型半導体層については、例えばアモルファスシリコン等の薄膜半導体を用いる場合、ホスフィン（ＰＨ３）ジボラン（Ｂ２Ｈ６）等のドーパントとなる元素を含む原料ガスを主原料ガスであるシラン等に混合してグロー放電分解することにより所望の導電型を有する半導体膜が得られるわけだが、とりわけ、ｐ型半導体層またはｎ型半導体層を非単結晶薄膜であるマイクロクリスタルシリコン薄膜で実現するためには、本質的に膜形成条件依存性が非常に大きく膜形成条件の少しのふれ（ずれ）に対して非常に敏感であることから、なんらかの原因でマイクロクリスタルシリコンの形成最適条件からはずれると、たちまちアモルファスなシリコン薄膜になってしまうという物性的な特徴がある。
これは、アモルファスなシリコンの形成最適条件とマイクロクリスタルシリコンの形成最適条件との境目が急峻（クリティカル）に変化するためである。
マイクロクリスタルなｐ型半導体層またはｎ型半導体層を形成するための従来技術としては、材料ガスとなるシラン（ＳｉＨ４）等にドーパントとしてホスフィン（ＰＨ３）、ジボラン（Ｂ２Ｈ６）等を混合し、さらに水素（Ｈ２）で大量希釈（１０倍ないし１００倍以上）することや、高周波電力を高く投入することなどが行われていたが、これとて十分とは言えない方法であった。
【０００４】
また、これらの方法は、ガスを大量に消費することや電力を大量に消費することになるため、コストダウンという観点から見ると非常に不利な方法でもあった。
さらに、従来技術の典型的な放電容器内構造では、基板を含む接地されたアノード電極全体の面積は、カソード電極の面積に比べて非常に大きくなっている場合が多く、そのようなカソード電極では、投入される高周波電力のほとんどはカソード電極近傍で消費されてしまう結果、カソード電極近傍というある限られた部分のみにおいて材料ガスの励起、分解反応が活発となり、薄膜形成レートは高周波電力投入側すなわちカソード電極近傍でのみ大きくなってしまい、たとえ高周波電力を大きく投入していったとしても、アノード電極である基板側への高周波電力は十分に大きく投入されることはなく、所望のとおりの高い堆積速度でもってマイクロクリスタルな半導体薄膜を形成することが困難であり、ましてや良質なマイクロクリスタルな半導体薄膜を得ることは誠に困難なことであった。
したがって、空間的にも時間的にも均一でかつ再現性よくマイクロクリスタルシリコン薄膜を得るためには、長時間にわたってなお一層の放電安定性、再現性、及び均一性を向上させた形成方法が要求される。
また、装置のスループットを向上させ、コストダウンを測ろうとする場合、半導体薄膜の品質を維持したまま、堆積速度を大きくすることが可能である形成方法が要求される。
さらに、ｐ型半導体層またはｎ型半導体層の基本特性は、電気的、光学的に光起電力素子の特性を大きく左右し、特に積層型光起電力素子においては、極めて良好なｐｎ接合が必要とされるため、より高品位なｐ型半導体層またはｎ型半導体層を再現性よく均一にかつ連続的に形成し得るための方法が要求される。
【０００５】
そこで、本発明は、上述のごとき従来の光起電力素子の作成方法における諸課題を解決して、マイクロクリスタルシリコン薄膜を、均一でかつ再現性良く、良質な膜として形成することができ、堆積速度を早くすることが可能となる薄膜形成方法を提供するものである。
【０００６】
【課題を解決するための手段】
本発明は、上記課題を解決するため、その薄膜形成方法をつぎのように構成したものである。
すなわち、本発明の薄膜形成方法は、原料ガスを放電空間内へ導入し、電力を印加して前記原料ガスをプラズマ放電により分解することによって薄膜を形成する薄膜形成方法において、前記放電空間に配された電力印加電極の表面積を、接地された電極全体の放電空間における表面積よりも大きくすることによって、前記プラズマ放電の生起時における前記電力印加電極の自己バイアスとしての電位が、接地電極に対して正電位となるようにして、マイクロクリスタルシリコン薄膜を形成することを特徴としている。
また、本発明の方法においては、特にｎ型マイクロクリスタルシリコン薄膜またはｐ型マイクロクリスタルシリコン薄膜を上述の方法にて形成することを特徴とし、また、それらが太陽電池の半導体薄膜であることを特徴とし、また、その電力が高周波電力であることを特徴とする。
また、本発明の方法においては、前記接地された電極が、連続的に移動する帯状部材を含むように構成することができる。
【０００７】
【発明の実施の形態】
本発明は、上記のような特徴を有するものであるが、それは、本発明者らの従来技術における上述の諸課題を解決するため、鋭意研究を重ねた結果に基づくものである。
本発明の方法においては、放電空間に設置された高周波電力印加カソード電極の放電に接する空間における表面積が、帯状部材を含む接地された電極全体（アノード電極）の放電空間における表面積よりも大きくし、さらにプラズマ放電の生起時におけるカソード電極の電位（自己バイアス）を、投入する高周波電力を調整することを併用することによって、該電位を＋３０ｖ以上、望ましくは＋１００ｖ以上、さらに望ましくは＋１５０ｖ以上に維持した状態にて、該半導体薄膜を堆積することが望ましい。
とりわけ、ｎ型非単結晶半導体薄膜またはｐ型非単結晶半導体薄膜の形成に際しては、上述のカソード電極電位の値は形成する薄膜の特性を大きく左右し、良質なｐ型もしくはｎ型のマイクロクリスタルな半導体層を比較的高い堆積速度にて均一性よくかつ再現性よく実現するために、上述の通りカソード電極の電位を＋３０ｖ以上、望ましくは＋１００ｖ以上、さらに望ましくは＋１５０ｖ以上に維持した状態で薄膜を堆積することが望ましい。
【０００８】
本発明の方法においては、従来の技術において欠点であるところのカソード電極近傍というある限られた部分のみにおいて材料ガスの励起、分解反応が捉進されることなく、放電空間全体、どちらかといえば帯状部材を含むアノード電極側において上述の材料ガスの励起、分解反応を促進し、比較的高い堆積速度をもってして、該帯状部材上ヘ効率よく薄膜を堆積させることができる。
すなわち、カソードヘ投入される高周波電力量を調整することにより、投入される高周波電力をより有効に利用して放電空間内に導入される材料ガスを効率的に励起、分解し、該帯状部材上へ効率よく、均一で再現性よく該マイクロクリスタルな半導体層を比較的高い堆積速度でもって形成することを可能とするものである。
本発明の方法に用いられる装置において、カソード電極の材料としては、ステンレスおよびその合金、アルミニウムおよびその合金等が考えられるが、その他に、導電性性質をもった材質であれば特にこれらに限った材質である必要はない。
これはアノード電極材料に関しても同様である。
【０００９】
本発明の方法を用いることによって、数百メートルにもおよぶ帯状部材に半導体層を形成するといった長時間におよぶ成膜時間全体にわたって、均一で再現性が良い放電状態を維持制御し半導体層を形成することが可能となり、長尺の帯状部材の始端から終端までの全体にわたって、高品位で均一な半導体堆積膜を連続的にかつ収率良く形成可能となる。
また、本発明の方法を用いることは、光起電力素子のｐ型半導体層またはｎ型半導体層をマイクロクリスタルシリコン薄膜で実現する際には特に有効であり、長時間にわたって放電安定性、再現性、及び均一性を向上させ、空間的にも時間的にも均一でかつ再現性の良いマイクロクリスタルシリコン薄膜が実現可能となる。
また、本発明の方法を用いることは、特に積層型光起電力素子において、極めて良好なｐｎ接合を実現させることができ、より高品位な光起電力素子を再現性よく均一にかつ連続的に形成し得ることが可能となる。
さらに、本発明の方法を用いることは、特にｐ型半導体層またはｎ型半導体層をマイクロクリスタルシリコン薄膜で形成する場合に、高品位な該薄膜層を比較的高い堆積速度で実現することが可能となり、装置のスループットを大幅に向上させることが可能となる。
【００１０】
【実施例】
以下、本発明の光起電力素子を連続的に製造する方法の具体的な装置例乃至は実施例を示すが、本発明はこれらの装置例乃至実施例によって何ら限定されるものではない。
【００１１】
＜装置例１＞
図１の（ａ）は、本発明の放電容器内の特徴を示した模式図である。図１の（ｅ）で示したカソード電極例と同様の構造をもつカソード電極１００２が、接地（アノード）電極１００４上に電気的に絶縁されて設置され、該カソード電極上を導電性帯状部材１０００が複数のマグネットローラで支えられ、下のカソード電極およびアノード電極に物理的に接することなく矢印の方向へ移動するような構造である。
カソード電極およびアノード電極材料としては、ＳＵＳ３１６Ｌを用いた。
材料ガスは、カソード電極のしきり電極のすきまを通り、便宜上紙面手前から紙面裏面側に向かって流れ、不図示の排気装置によって後方へ排気される。
カソード電極に不図示の高周波電源から高周波を印加し、生起されるグロー放電の放電領域は、カソード電極のしきり電極のすきまであり、上部の該導電性帯状部材で閉じ込められた領域となる。
このような構造の放電容器を用いた場合、カソード電極の面積の帯状部材を含む接地されたアノード電極の面積に対する比率は、明らかに１よりも大きなものとなる。
【００１２】
一方、従来型カソード電極の一般的な模式図を図２に示す。この図から明らかなように、放電空間に接するカソード電極１０１２の表面積は、同じく放電空間に接する導電性帯状部材１０１０を含む接地されたアノード電極１０１４全体の表面積に比べて小さい構造となる。すなわち、カソード電極の面積の帯状部材を含む接地されたアノード電極の面積に対する比率は、明らかに１よりも小さなものとなる。
本発明のカソード電極の形状は、これに限定されるものではなく、他の例をいくつか示す。
【００１３】
図１の（ｂ）、図１の（ｃ）、図１の（ｄ）、図１の（ｅ）に、本発明方法および装置に用いたカソード電極形状の模式図の例を示す。
いずれの場合においても、カソード電極材料としては、ＳＵＳ３１６Ｌを用いた。
図１の（ｂ）は、カソード形状の断面が疑似的にＵ字型をしている場合の１例である。
図１の（ｃ）は、帯状部材の搬送方向に対して直角方向にしきり電極を複数設けた構造の１例であり、しきり電極上には材料ガスが通過できるような複数の通気孔１０１０を設けた構造である。
この通気孔は、材料ガスが通過できる大きさを有し、かつカソード電極としての機能を損なわない構造であればよく、例えば、図１の（ｄ）に示すような構造例であってもよい。
図１の（ｅ）では、帯状部材の搬送方向に対して平行方向にしきり電極を複数設けた構造の１例である。
【００１４】
［実施例１］
図１の（ａ）に示したような形状をもち、導電性帯状部材を含む接地されたアノード面積全体に対するカソード面積の比率を１．５倍としたカソード電極をもつ放電容器を製作し、図３に示すようなロール・ツー・ロール（Ｒｏｌｌ　ｔｏＲｏｌｌ）方式を採用した連続プラズマＣＶＤ法における第１の導電型層形成容器および第２の導電型層形成容器として設置し、シングル型光起電力素子を製作した。
【００１５】
以下に具体的な製作例を述べる。
図３に、本発明の作製方法を用いたシングル型光起電力素子の製造装置例の簡略化した模式図を示す。
該製造装置例は、帯状部材１０１の送り出し及び巻き取り用の真空容器３０１及び３０２、第１の導電型層作製用真空容器６０１、ｉ型層作製用真空容器１００、第２の導電型層作製用真空容器６０２をガスゲートを介して接続した装置から構成されている。
真空容器６０１内のカソード電極６０３および、真空容器６０２内のカソード電極６０４の構造を、上述のようなカソード電極構造とした。
図３に示す製造装置を用い、表１に示す作製条件で、下部電極上に、第１の導電型層、ｉ型層、第２の導電型層を以下に示すような作製手順により、シングル型光起電力素子を連続的に作製した（素子−実１）。
まず、基板送り出し機構を有する真空容器３０１に、十分に脱脂、洗浄を行い、下部電極として、スパッタリング法により、銀薄膜を１００ｎｍ、ＺｎＯ薄膜を１μｍ蒸着してあるＳＵＳ４３０ＢＡ製帯状部材１０１（幅１２０ｍｍ×長さ２００ｍ×厚さ０．１３ｍｍ）の巻きつけられたボビン３０３をセットし、該帯状部材１０１をガスゲート、各非単結晶層作製用真空容器を介して、帯状部材巻き取り機構を有する真空容器３０２まで通し、たるみのない程度に張力調整を行った。
そこで、各真空容器３０１、６０１、１００、６０２、３０２を不図示の真空ポンプで１×１０−４Ｔｏｒｒ以下まで真空引きした。
【００１６】
次に、ガスゲートにゲートガス導入管１３１ｎ、１３１、１３２、１３１ｐよりゲートガスとしてＨ２を各々７００ｓｃｃｍ流し、ランプヒータ１２４ｎ、１２４、１２４ｐにより、帯状部材１０１を、各々３５０℃、３５０℃、２００℃に加熱した。そして、ガス導入管６０５より、ＳｉＨ４ガスを４０ｓｃｃｍ、ＰＨ３ガス（２％Ｈ２希釈品）を５０ｓｃｃｍ、Ｈ２ガスを５００ｓｃｃｍ、ガス導入管１０４ａ、１０４ｂ、１０４ｃより、ＳｉＨ４ガスを各１００ｓｃｃｍ、Ｈ２ガスを各５００ｓｃｃｍ、ガス導入管６０６より、ＳｉＨ４ガスを１０ｓｃｃｍ、ＢＦ２ガス（２％Ｈ２希釈品）を１００ｓｃｃｍ、Ｈ２ガスを２０００ｓｃｃｍ導入した。
真空容器３０１内の圧力が、圧力計３１４で１．０Ｔｏｒｒになるようにコンダクタンスバルブ３０７で調整した。
真空容器６０１内の圧力が、不図示の圧力計で１．５Ｔｏｒｒになるように不図示のコンダクタンスバルブで調整した。
真空容器１００内の圧力が、不図示の圧力計で１．８Ｔｏｒｒになるように不図示のコンダクタンスバルブで調整した。
真空容器１００内の圧力が、不図示の圧力計で１．６Ｔｏｒｒになるように不図示のコンダクタンスバルブで調整した。
真空容器３０２内の圧力が、圧力計３１５で１．０Ｔｏｒｒになるようにコンダクタンスバルブ３０８で調整した。
その後、カソード電極６０３に、ＲＦ電力を５００Ｗ導入し、カソード電極１０７に、ＲＦ電力を２００Ｗ導入し、カソード電極６０４に、ＲＦ電力を５００Ｗ導入した。
【００１７】
次に、帯状部材１０１を図中の矢印の方向に搬送させ、帯状部材上に第１の導電型層、ｉ型層、第２の導電型層を作製した。
次に、第２の導電型層上に、透明電極として、ＩＴｏ（Ｉｎ２Ｏ３＋ＳｎＯ２）を真空蒸着にて８０ｎｍ蒸着し、さらに集電電極として、Ａｌを真空蒸着にて２μｍ蒸着し、光起電力素子を作成した（素子−実１）。
以上の、光起電力素子の作成条件を表１に示す。
また、素子の概念図を図４に示す。
【００１８】
【表１】
2004006812.tif 000003
（比較例１）
真空容器６０１内のカソード電極６０３および、真空容器６０２内のカソード電極６０４の構造を、図２で示したカソード電極構造としたこと（この場合、導電性帯状部材を含む接地されたアノード面積全体に対するカソード面積の比率は０．６倍）、および表２に示すような作製条件にしたこと以外は実施例１と同様の手順によりシングル型光起電力素子を作製した（素子−比１）。
【００１９】
【表２】
2004006812.tif 000004
実施例１（素子−実１）および比較例１（素子−比１）で作成した光起電力素子の変換効率、特性均一性および歩留の評価を行なった。
電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ２）光照射下に設置し、光電変換効率を測定し、評価した。
その結果を表３に示す。
各値は、素子−比１の各特性を１．００とした場合の任意値である。素子−実１では、素子−比１に比べ全体的に各特性が向上し、特に開放電圧の向上が認められた結果、変換効率が１．０７倍に向上した。
【００２０】
【表３】
2004006812.tif 000005
表３に示すように、比較例１（素子−比１）の光起電力素子に対して、実施例１（素子−実１）の光起電力素子は、変換効率において優れており、本発明の作製方法により作製した光起電力素子が、優れた特性を有することが判明し、本発明の効果が実証された。
特性均一性は、実施例１（素子−実１）、比較例１（素子−比１）で作成した帯状部材上の光起電力素子を、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ２）光照射下に設置し、光電変換効率を測定して、その光電変換効率のバラツキを評価した。
比較例１（素子−比１）の光起電力素子を基準にして、バラツキの大きさの逆数を求めた特性評価の結果を表４に示す。
歩留は、実施例１（素子−実１）、比較例１（素子−比１）で作成した帯状部材上の光起電力素子を、１０ｍおきに５ｃｍ角の面積で切出し、その暗状態でのシャント抵抗を測定し、抵抗値が１×１０３オーム・ｃｍ２以上のものを良品としてカウントし、全数中の比率を百分率で表し、評価した。
このようにして求めた、実施例１（素子−実１）および比較例１（素子−比１）の光起電力素子の歩留を求めた結果を表４に示す。
【００２１】
【表４】
2004006812.tif 000006
表４に示すように、比較例１（素子−比１）の光起電力素子に対して、実施例１（素子−実１）の光起電力素子は、特性均一性及び歩留のいずれにおいても優れており、本発明の作製方法により作製したシングル型光起電力素子が、優れた特性を有することが判明し、本発明の効果が実証された。
【００２２】
［実施例２］
図１の（ａ）に示したような形状をもち、導電性帯状部材を含む接地されたアノード面積全体に対するカソード面積の比率を１．５倍としたカソード電極をもつ放電容器を製作し、図２に示すようなロール・ツー・ロール（Ｒｏｌｌ　ｔｏＲｏｌｌ）方式を採用した連続プラズマＣＶＤ法において、不図示ではあるが、第１の導電型層作製用真空容器６０１、ｉ型層作製用真空容器１００、第２の導電型層作製用真空容器６０２をガスゲートを介して接続した装置をワンセットとして、これをさらに２セット増設し、計３セツト操り返して直列に配置した恰好の装置を製作し、しかもその中で、全ての第１の導電型層形成容器および第２の導電型層形成容器のカソード電極構造に、上述のカソード電極構造をもつものを設置し、トリプル型光起電力素子を製作した。
不図示のこの装置を使って、表５に示す作製条件で、下部電極上に、第１の導電型層、第１のｉ型層、第２の導電型層、第１の導電型層、第２のｉ型層、第２の導電型層、第１の導電型層、第３のｉ型層、第２の導電型層を順次積み重ねて堆積し、実施例１と同様の作製手順によって、トリプル型光起電力素子を連続的に作製した（素子−実２）。
以上の、光起電力素子の作成条件を表５に示す。また、作製した素子の概念図を図５に示す。
【００２３】
【表５】
2004006812.tif 000007
（比較例２）
第１の導電型層のカソード電極および、第２の導電型層のカソード電極の構造を、図２で示したカソード電極構造としたこと（この場合、導電性帯状部材を含む接地されたアノード面積全体に対するカソード面積の比率は０．６倍）、および表６に示すような作製条件にしたこと以外は実施例１と同様の手順によりトリプル型光起電力素子を作製した（素子−比２）。
【００２４】
【表６】
2004006812.tif 000008
実施例２（素子−実２）および比較例２（素子−比２）で作成した光起電力素子の変換効率、特性均一性および歩留の評価を行なった。
電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ２）光照射下に設置し、光電変換効率を測定し、評価した。
その結果を表７に示す。各値は、素子−比２の各特性を１．００とした場合の任意値である。
素子−実１では、素子−比２に比べ全体的に各特性が向上し、特に開放電圧の向上が認められた結果、変換効率が１．０６倍に向上した。
【００２５】
【表７】
2004006812.tif 000009
表７に示すように、比較例２（素子−比２）の光起電力素子に対して、実施例２（素子−実２）の光起電力素子は、変換効率において優れており、本発明の作製方法により作製した光起電力素子が、優れた特性を有することが判明し、本発明の効果が実証された。
特性均一性は、実施例２（素子−実２）、比較例２（素子−比２）で作成した帯状部材上の光起電力素子を、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ２）光照射下に設置し、光電変換効率を測定して、その光電変換効率のバラツキを評価した。
比較例２（素子−比２）の光起電力素子を基準にして、バラツキの大きさの逆数を求めた特性評価の結果を表８に示す。
【００２６】
歩留は、実施例２（素子−実２）、比較例２（素子−比２）で作成した帯状部材上の光起電力素子を、１０ｍおきに５ｃｍ角の面積で切出し、その暗状態でのシャント抵抗を測定し、抵抗値が１×１０３オーム・ｃｍ２以上のものを良品としてカウントし、全数中の比率を百分率で表し、評価した。
このようにして求めた、実施例２（素子−実２）および比較例２（素子−比２）の光起電力素子の歩留を求めた結果を表８に示す。
【００２７】
【表８】
2004006812.tif 000010
表８に示すように、比較例２（素子−比２）の光起電力素子に対して、実施例２（素子−実２）の光起電力素子は、特性均一性及び歩留のいずれにおいても優れており、本発明の作製方法により作製したトリプル型光起電力素子が、優れた特性を有することが判明し、本発明の効果が実証された。
【００２８】
＜装置例２＞
図１の（ａ）に示したような形状のカソード電極において、帯状部材の搬送方向に対して平行方向に複数設けたしきり電極の枚数および大きさを変化させたものを複数製作した。
その中のうちの１種のカソード電極を、第１の導電層の真空容器内に設置し、図２に示すようなロール・ツー・ロール（Ｒｏｌｌ　ｔｏ　Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ法におけるｐ層形成容器およびｎ層形成容器として設置し、シングル型光起電力素子を製作した。
さらに、この後、異なった大きさのカソード電極を、第１の導電層の真空容器内に接地し直し、同様にしてシングル型光起電力素子を製作することを繰り返した。
すなわち、第１の導電層のカソード電極の表面積のアノード面積に対する比率を１．００〜２．００倍の間で変化させた場合の実験を行った。
またこれと同時に、カソード電極に生起される自己バイアスの値も調べ、光起電力素子の特性との関連を評価した。
真空容器６０１内のカソード電極６０３の構造を、上述の通りのカソード電極構造としたこと、および表１に示すような作製条件にしたこと以外は実施例１と同様の手順によりシングル型光起電力素子を作製した（素子−装１〜５）。
【００２９】
（比較例３）
第１の導電型層のカソード電極のカソード電極の構造を、図２で示したカソード電極構造としたこと（この場合、導電性帯状部材を含む接地されたアノード面積全体に対するカソード面積の比率は０．６倍）、以外は装置例２と同様の手順によりシングル型光起電力素子を作製した（素子−比３）。
装置例２（素子−装１〜５）および比較例３（素子−比３）で作成した光起電力素子の変換効率、特性均一性および歩留の評価を行なった。
まず、第１の導電層のカソード電極の表面積のアノード面積に対する比率を種々変化させた場合のカソード電極に生起される自己バイアスの値の測定結果を表９に示す。
アノード面積に対するカソード面積の比率がおおよそ１００％を越えたあたりから、カソード電極の電位（自己バイアス）が正（プラス）電位になっている。
【００３０】
【表９】
2004006812.tif 000011
電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ２）光照射下に設置し、光電変換効率を測定し、評価した。その結果を表１０に示す。各値は、素子−比３の各特性を１．００とした場合の任意値である。素子−装１〜５では、素子−比３に比べ全体的に各特性が向上し、特に開放電圧の向上が認められた結果、変換効率が１．０１〜１．０６倍に向上した。
【００３１】
【表１０】
2004006812.tif 000012
表１０に示すように、比較例３（素子−比３）の光起電力素子に対して、装置例２（素子−装１〜５）の光起電力素子は、変換効率において優れており、カソード面積がアノード面積に対して大きく、自己バイアスが正電位であるところの条件下で作製するといった本発明の作製方法により作製した光起電力素子が、優れた特性を有することが判明し、本発明の効果が実証された。
【００３２】
＜装置例３＞
図１の（ａ）に示したような形状のカソード電極において、帯状部材の搬送方向に対して平行方向に複数設けたしきり電極の枚数および大きさを変化させたものを複数製作した。
その中のうちの１種のカソード電極を、第２の導電層の真空容器内に設置し、図２に示すようなロール・ツー・ロール（Ｒｏｌｌ　ｔｏ　Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ法におけるｐ層形成容器およびｎ層形成容器として設置し、シングル型光起電力素子を製作した。
さらに、この後、異なった大きさのカソード電極を、第２の導電層の真空容器内に接地し直し、同様にしてシングル型光起電力素子を製作することを繰り返した。
すなわち、第２の導電層のカソード電極の表面積のアノード面積に対する比率を１．００〜２．００倍の間で変化させた場合の実験を行った。
またこれと同時に、カソード電極に生起される自己バイアスの値も調べ、光起電力素子の特性との関連を評価した。
真空容器６０２内のカソード電極６０４の構造を、上述の通りのカソード電極構造としたこと、および表１に示すような作製条件にしたこと以外は実施例１と同様の手順によりシングル型光起電力素子を作製した（素子−装６〜１０）。
【００３３】
（比較例４）
第２の導電型層のカソード電極のカソード電極の構造を、図２で示したカソード電極構造としたこと（この場合、導電性帯状部材を含む接地されたアノード面積全体に対するカソード面積の比率は０．６倍）、以外は装置例２と同様の手順によりシングル型光起電力素子を作製した（素子−比４）。
装置例２（素子−装６〜１０）および比較例４（素子−比４）で作成した光起電力素子の変換効率、特性均一性および歩留の評価を行なった。
まず、第２の導電層のカソード電極の表面積のアノード面積に対する比率を種々変化させた場合のカソード電極に生起される自己バイアスの値の測定結果を表１１に示す。
アノード面積に対するカソード面積の比率がおおよそ１００％を越えたあたりから、カソード電極の電位（自己バイアス）が正（プラス）電位になっている。
【００３４】
【表１１】
2004006812.tif 000013
電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ２）光照射下に設置し、光電変換効率を測定し、評価した。
その結果を表１２に示す。各値は、素子−比４の各特性を１．００とした場合の任意値である。
素子−装６〜１０では、素子−比４に比べ全体的に各特性が向上し、特に開放電圧の向上が認められた結果、変換効率が１．０１〜１．０８倍に向上した。
【００３５】
【表１２】
2004006812.tif 000014
表１２に示すように、比較例４（素子−比４）の光起電力素子に対して、装置例３（素子−装６〜１０）の光起電力素子は、変換効率において優れており、カソード面積がアノード面積に対して大きく、自己バイアスが正電位であるところの条件下で作製するといった本発明の作製方法により作製した光起電力素子が、優れた特性を有することが判明し、本発明の効果が実証された。
【００３６】
［実施例３］
第１の導電型層のカソード電極の電極構造を、図１の（ａ）に示したような形状をもち、導電性帯状部材を含む接地されたアノード面積全体に対するカソード面積の比率を１．５倍としたこと、第１の導電型層形成容器内に導入するＳｉＨ４ガスの流量を変化させ第１の導電型層の堆積速度を変化させたこと、および表１３に示すような作製条件にしたこと以外は実施例１と同様の手順によりシングル型光起電力素子を作製した（素子−実３〜６）。
またこれと同時に、カソード電極に生起される自己バイアスの値も調べ、光起電力素子の特性との関連を評価した。
なお、第１の導電型層の膜厚は放電空間の開口長を調整することによって、いずれの条件下においても４０ｎｍ一定とした。
【００３７】
【表１３】
2004006812.tif 000015
（比較例５）
第１の導電型層のカソード電極の電極構造を、図２で示したカソード電極構造としたこと（この場合、導電性帯状部材を含む接地されたアノード面積全体に対するカソード面積の比率は０．６倍）、および表１４に示すような作製条件にしたこと以外は実施例３と同様の手順によりシングル型光起電力素子を作製した（素子−比５〜８）。
またこれと同時に、カソード電極に生起される自己バイアスの値も調べ、光起電力素子の特性との関連を評価した。
なお、第１の導電型層の膜厚は放電空間の開口長を調整することによって、いずれの条件下においても４０ｎｍ一定とした。
【００３８】
【表１４】
2004006812.tif 000016
電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ２）光照射下に設置し、光電変換効率を測定し、評価した。
その結果を表１５に示す。
各値は、素子−比５の各特性を１．００とした場合の任意値である。素子−実３〜６では、素子−比５に比べ全体的に開放電圧が向上し、その結果変換効率が向上している。
特に、カソード電極面積比率を大きくした場合（素子−実３〜６）は、堆積速度を大きくした場合においても、特性の落ち込みが抑えられている。
その一方で、カソード電極面積比率を大きくした場合（素子−比５〜８）では、堆積速度を大きくしていくと開放電圧の落ち込みにより、変換効率が落ち込んでいる。
【００３９】
【表１５】
2004006812.tif 000017
表１５に示すように、比較例５（素子−比５〜８）の光起電力素子に対して、実施例３（素子−実３〜６）の光起電力素子は、変換効率において優れており、カソード面積がアノード面積に対して大きく、自己バイアスが正電位であるところの条件下で作製すれば、堆積速度を大きくしていった場合においても、光起電力素子は優れた特性を有することが判明し、本発明の効果が実証された。
【００４０】
［実施例４］
第２の導電型層のカソード電極の電極構造を、図１の（ａ）に示したような形状をもち、導電性帯状部材を含む接地されたアノード面積全体に対するカソード面積の比率を１．５倍としたこと、第２の導電型層形成容器内に導入するＳｉＨ４ガスの流量を変化させ第２の導電型層の堆積速度を変化させたこと、および表１６に示すような作製条件にしたこと以外は実施例１と同様の手順によりシングル型光起電力素子を作製した（素子−実７〜１０）。
またこれと同時に、カソード電極に生起される自己バイアスの値も調べ、光起電力素子の特性との関連を評価した。
なお、第１の導電型層の膜厚は放電空間の開口長を調整することによって、いずれの条件下においても４０ｎｍ一定とした。
【００４１】
【表１６】
2004006812.tif 000018
（比較例６）
第２の導電型層のカソード電極の電極構造を、図２で示したカソード電極構造としたこと（この場合、導電性帯状部材を含む接地されたアノード面積全体に対するカソード面積の比率は０．６倍）、および表１７に示すような作製条件にしたこと以外は実施例４と同様の手順によりシングル型光起電力素子を作製した（素子−比９〜１２）。
またこれと同時に、カソード電極に生起される自己バイアスの値も調べ、光起電力素子の特性との関連を評価した。
なお、第１の導電型層の膜厚は放電空間の開口長を調整することによって、いずれの条件下においても４０ｎｍ一定とした。
【００４２】
【表１７】
2004006812.tif 000019
電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ２）光照射下に設置し、光電変換効率を測定し、評価した。
その結果を表１８に示す。
各値は、素子−比９の各特性を１．００とした場合の任意値である。素子−実７〜１０では、素子−比９に比べ全体的に開放電圧が向上し、その結果変換効率が向上している。
特に、カソード電極面積比率を大きくした場合（素子−実７〜１０）は、堆積速度を大きくした場合においても、特性の落ち込みが抑えられている。
その一方で、カソード電極面積比率を大きくした場合（素子−比９〜１２）では、堆積速度を大きくしていくと開放電圧の落ち込みにより、変換効率が落ち込んでいる。
【００４３】
【表１８】
2004006812.tif 000020
表１５に示すように、比較例５（素子−比５〜８）の光起電力素子に対して、実施例３（素子−実３〜６）の光起電力素子は、変換効率において優れており、カソード面積がアノード面積に対して大きく、自己バイアスが正電位であるところの条件下で作製すれば、堆積速度を大きくしていった場合においても、光起電力素子は優れた特性を有することが判明し、本発明の効果が実証された。
【００４４】
【発明の効果】
本発明によれば、マイクロクリスタルシリコン薄膜を、均一でかつ再現性良く、良質な膜として形成することができ、堆積速度を早くする事が可能となり、装置のスループットを向上させ、コストダウンが図れる薄膜形成方法を実現することができる。
【図面の簡単な説明】
【図１】図１の（ａ）は本発明のカソード電極を用いる光起電力素子製造装置の放電空間の一例の概念的模式図である。
図１の（ｂ）は本発明のカソード電極の他の一例の概念的模式図である。
図１の（ｃ）は本発明のカソード電極の他の一例の概念的模式図である。
図１の（ｄ）は本発明のカソード電極の他の一例の概念的模式図である。
図１の（ｅ）は本発明のカソード電極の他の一例の概念的模式図である。
【図２】従来形のカソード電極を用いる光起電力素子製造装置の放電空間の一例の概念的模式図である。
【図３】本発明における他の光起電力素子製造装置例の概念的模式図である。
【図４】シングル型光起電力素子の概念的断面図である。
【図５】トリプル型光起電力素子の概念的断面図である。
【符号の説明】
１００　　真空容器
１０１　　帯状部材
１０３ａ、１０３ｂ、１０３ｃ　　加熱ヒーター
１０４ａ、１０４ｂ、１０４ｃ　　ガス導入管
１０７　　　カソード電極
１２４ｎ、１２４、１２４ｐ　　ランプヒーター
１２９ｎ、１２９、１２９ｐ、１３０　　ガスゲート
１３１ｎ、１３１、１３１ｐ、１３２　　ガスゲート導入管
３０１、３０２　　真空容器
３０３、３０４　　ボビン
３０５、３０６　　アイドリングローラ
３０７、３０８　　コンダクタンスバルブ
３１０、３１１　　排気管
３１４、３１５　　圧力計
５１３　　　　　　　排気管
６０１、６０２　　真空容器
６０３、６０４　　カソード電極
６０５、６０６　　ガス導入管
６０７、６０８　　排気管
１０００　　導電性帯状部材
１００２　　カソード電極
１００３　　材料ガスの流れ
１００４　　接地（アノード）電極
１００５　　マグネットローラ
１０１０、１０１１　　通気孔
２０００　　導電性帯状部材
２００２　　カソード電極
２００３　　材料ガスの流れ
２００４　　接地（アノード）電極
２００５　　マグネットローラ
４００１　　ＳＵＳ基板
４００２　　Ａｇ薄膜
４００３　　ＺｎＯ薄膜
４００４　　第１の導電型層
４００５　　　ｉ型層
４００６　　第２の導電型層
４００７　　ＩＴＯ
４００８　　集電電極
５００１　　ＳＵＳ基板
５００２　　　Ａｇ薄膜
５００３　　ＺｎＯ薄膜
５００４　　第１の導電型層
５００５　　第１のｉ型層
５００６　　第２の導電型層
５００７　　第１の導電型層
５００８　　第２のｉ型層
５００９　　第２の導電型層
５０１０　　第１の導電型層
５０１１　　第３のｉ型層
５０１２　　第２の導電型層
５０１３　　ＩＴＯ
５０１４　　集電電極
【図１】
2004006812.tif 000021
【図２】
2004006812.tif 000022
【図３】
2004006812.tif 000023
【図４】
2004006812.tif 000024
【図５】
2004006812.tif 000025