(57)【要約】【課題】Ｄ級パワーアンプを有するオーディオアンプにおいて、ミューティング時のノイズを抑制する。【解決手段】デジタルオーディオ信号Ｓ11をデジタルオーディオ信号Ｓ23にサンプリングレート変換するサンプリングレートコンバータ回路２３と、デジタルオーディオ信号Ｓ23をビット数の少ないデジタルオーディオ信号Ｓ14に再量子化するΔΣ変調回路１４とを設ける。デジタルオーディオ信号Ｓ14をＰＷＭ信号Ｓ15に変換するＰＷＭ変調回路１５と、このＰＷＭ信号Ｓ15が供給されるＤ級パワーアンプ１６とを設ける。デジタルオーディオ信号Ｓ23にディザ信号ＳDIを重畳するディザ信号形成回路１８と、ミューティング信号ＳDETを形成する回路１９とを設ける。ミューティング時、ミューティング信号ＳDETによりサンプリングレートコンバータ回路２３の入力側を停止させる。【選択図】        図１
2004201185.tif 000002
【特許請求の範囲】
【請求項１】
第１のデジタルオーディオ信号を、これに同期した第１のクロックおよび安定した所定の周波数の第２のクロックにより、この第２のクロックに同期した第２のデジタルオーディオ信号にサンプリングレート変換するサンプリングレートコンバータ回路と、
上記第２のデジタルオーディオ信号をビット数の少ない第３のデジタルオーディオ信号に再量子化するΔΣ変調回路と、
上記第３のデジタルオーディオ信号をＰＷＭ信号に変換するＰＷＭ変調回路と、
このＰＷＭ変調回路から出力される上記ＰＷＭ信号が供給されるＤ級パワーアンプと、
上記ΔΣ変調回路にディザ信号を供給して上記第３のデジタルオーディオ信号にディザ信号を重畳するディザ信号形成回路と、
ミューティング信号を形成する回路と
を有し、
ミューティング時、上記ミューティング信号により上記サンプリングレートコンバータ回路の入力側を停止させる
ようにしたオーディオアンプ。
【請求項２】
請求項１に記載のオーディオアンプにおいて、
上記ミューティング信号を形成する回路は、上記第１のデジタルオーディオ信号が非同期状態になったとき、これを検出する非同期検出回路とされ、
この非同期検出回路の検出信号を上記ミューティング信号とする
ようにしたオーディオアンプ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、オーディオアンプに関する。
【０００２】
【従来の技術】
オーディオアンプにおいて、その最終段のパワーアンプをいわゆるＤ級アンプにより構成すれば、全体をデジタル化することができ、デジタルオーディオアンプとすることができる。
【０００３】
図３は、そのようなデジタルオーディオアンプの一例を示す。すなわち、デジタルオーディオ信号Ｓ11が、入力端子１１からオーバーサンプリング回路１２に供給されて、サンプリング周波数が例えば８倍のデジタル信号Ｓ12にオーバーサンプリングされ、このデジタル信号Ｓ12が、音量調整用の可変アッテネータ回路１３を通じてΔΣ変調回路１４に供給され、ビット数を低減したデジタル信号Ｓ14に再量子化される。そして、このデジタル信号Ｓ14がＰＷＭ変調回路１５に供給されてＰＷＭ信号Ｓ15に変換され、このＰＷＭ信号Ｓ15がＤ級動作のパワーアンプ１６に供給される。
【０００４】
このパワーアンプ１６は、ＰＷＭ信号Ｓ15にしたがって電源電圧をスイッチングすることにより電力増幅をするスイッチング回路と、そのスイッチング出力を平滑することによりＤ／Ａ変換および電力増幅されたアナログオーディオ信号を出力するローパスフィルタとから構成される。そして、このパワーアンプ１６により電力増幅されたオーディオ信号が、出力端子１７を通じてスピーカ３０に供給される。
【０００５】
さらに、システムコントローラ（図示せず）において、音量制御信号ＳVOLが形成され、この信号ＳVOLが可変アッテネータ回路１３にその制御信号として供給される。したがって、音量調整用のスイッチを操作すると、可変アッテネータ回路１３の減衰レベルが変化してスピーカ３０から出力される再生音の音量が変更される。
【０００６】
また、このとき、ΔΣ変調回路１４は量子化誤差のフィードバックループを有しているので、可変アッテネータ回路１３からΔΣ変調回路１４に供給されるデジタル信号Ｓ12の内容がゼロのときでも、ΔΣ変調回路１４からは何らか値を持つデジタル信号Ｓ14が出力されてしまい、このデジタル信号Ｓ14が特定の周波数のノイズ音としてスピーカ３０から出力されてしまう。
【０００７】
そこで、ディザ信号形成回路１８において、微小レベルのディザ信号ＳDIが形成され、このディザ信号ＳDIがΔΣ変調回路１４に供給されて再量子化されるときのデジタル信号Ｓ12に重畳される。したがって、可変アッテネータ回路１３から出力されるデジタル信号Ｓ12の内容がゼロのときでも、ΔΣ変調回路１５の実質的な入力信号の内容はゼロにはならないので、ノイズ音の出力されることが抑制される。
【０００８】
さらに、デジタル信号Ｓ11を提供するソース機器の切り換えなどにより、入力端子１１に供給されるデジタル信号Ｓ11が切り換えられたり、途切れたりした場合、デジタル信号Ｓ11の同期が一時的に乱れ、この同期の乱れがノイズ音としてスピーカ３０から出力されてしまう。
【０００９】
そこで、入力端子１１に供給されたデジタル信号Ｓ11が非同期検出回路１９に供給されてデジタル信号Ｓ11の同期の乱れが検出される。そして、この検出信号ＳDETが回路１２〜１４にミューティング信号として供給され、デジタル信号Ｓ11の同期が乱れたとき、信号Ｓ12、Ｓ14の内容がゼロとされ、この結果、スピーカ３０から出力される再生音がミューティングされる。
【００１０】
以上が、最終段のパワーアンプ１７をＤ級アンプにより構成したオーディオアンプの一例である（例えば、特許文献１参照）。
【００１１】
【特許文献１】
特開２００２−１５８５４３号公報
【００１２】
【発明が解決しようとする課題】
ところで、図３に示すようなオーディオアンプの場合、非同期検出回路１９の検出信号ＳDETによりミューティングがかかったとき、ΔΣ変調回路１４において、デジタル信号Ｓ12がミューティングされると同時に、ディザ信号ＳDIもミューティングされる。したがって、ミューティング時には、ディザ信号ＳDIが急激に遮断されることになるので、この急激な遮断によりノイズ信号が発生してしまい、これがスピーカ３０からノイズ音として出力されてしまう。
【００１３】
また、ディザ信号ＳDIは微小レベルであるが、ディザ信号ＳDIの有無はノイズレベルの違いとして知覚できる。このため、ミューティングがかかると、ディザ信号ＳDIがミューティングされてノイズレベルが変化するが、入力デジタル信号Ｓ11の内容がゼロ（ないし微小レベル）の場合には、そのノイズレベルの変化が知覚されてしまい、違和感を生じてしまう。
【００１４】
この発明は、このような問題点を解決しようとするものである。
【００１５】
【課題を解決するための手段】
この発明においては、例えば、
第１のデジタルオーディオ信号を、これに同期した第１のクロックおよび安定した所定の周波数の第２のクロックにより、この第２のクロックに同期した第２のデジタルオーディオ信号にサンプリングレート変換するサンプリングレートコンバータ回路と、
上記第２のデジタルオーディオ信号をビット数の少ない第３のデジタルオーディオ信号に再量子化するΔΣ変調回路と、
上記第３のデジタルオーディオ信号をＰＷＭ信号に変換するＰＷＭ変調回路と、
このＰＷＭ変調回路から出力される上記ＰＷＭ信号が供給されるＤ級パワーアンプと、
上記ΔΣ変調回路にディザ信号を供給して上記第３のデジタルオーディオ信号にディザ信号を重畳するディザ信号形成回路と、
ミューティング信号を形成する回路と
を有し、
ミューティング時、上記ミューティング信号により上記サンプリングレートコンバータ回路の入力側を停止させる
ようにしたオーディオアンプ
とするものである。
したがって、ミューティングにおいても、ディザ信号が継続してΔΣ変調回路に供給され、このディザ信号を有するデジタルオーディオ信号がＰＷＭ信号にコンバータされてＤ級パワーアンプに供給される。
【００１６】
【発明の実施の形態】
図１は、この発明によるデジタルオーディオアンプ１０の一例を示し、デジタルオーディオ信号Ｓ11が、入力端子１１からオーバーサンプリング回路１２に供給される。また、入力端子１１のデジタル信号Ｓ11がＰＬＬ２１に供給されてデジタル信号Ｓ11に同期し、かつ、そのサンプリング周波数のｎ倍の周波数のクロックＳPLLが形成され、このクロックＳPLLがオーバーサンプリング回路１２にそのオーバーサンプリング用のクロックとして供給される。この場合、オーバーサンプリングの倍率ｎは、デジタル信号Ｓ11のサンプリング周波数に対応して、例えば図２に示すような値とされる。
【００１７】
こうして、オーバーサンプリング回路１２において、これに供給されたデジタル信号Ｓ11は、信号Ｓ11に同期し、かつ、ｎ倍のサンプリング周波数のデジタル信号Ｓ12にオーバーサンプリングされる。
【００１８】
そして、このデジタル信号Ｓ12が、サンプリングレートコンバータ回路２３に変換入力として供給される。また、ＰＬＬ２１からのクロックＳPLLがサンプリングレートコンバータ回路２３に変換入力側のクロックとして供給される。
【００１９】
さらに、クロック形成回路２２が、例えば水晶発振回路および分周回路により構成され、このクロック形成回路２２からは、周波数が例えば49.152ＭHz（＝48ｋHz×1024）で、安定な周波数および位相のクロックＳGENが取り出される。そして、このクロックＳGENが、サンプリングレートコンバータ回路２３に変換出力側のクロックとして供給される。こうして、サンプリングレートコンバータ回路２３において、これに供給されたデジタル信号Ｓ12は、サンプリング周波数が例えば周波数384ｋHz（＝48ｋHz×８）で、安定な周波数および位相のデジタル信号Ｓ23に変換される。
【００２０】
そして、このサンプリングレートの変換されたデジタル信号Ｓ23が、音量調整用の可変アッテネータ回路１３に供給され、システムコントローラ（図示せず）からの制御信号ＳVOLによりレベルが制御され、このレベルの制御されたデジタル信号Ｓ12がΔΣ変調回路１４に供給され、ビット数を低減したデジタル信号Ｓ14に再量子化される。なお、このとき、ディザ信号形成回路１８において、微小レベルのディザ信号ＳDIが形成され、このディザ信号ＳDIがΔΣ変調回路１４に供給されるデジタル信号Ｓ23に重畳される。
【００２１】
そして、ΔΣ変調回路１４により再量子化されたデジタル信号Ｓ14が、ＰＷＭ変調回路１５に供給されてＰＷＭ信号Ｓ15に変換され、このＰＷＭ信号Ｓ15がＤ級動作のパワーアンプ１６に供給されて電力増幅され、その増幅出力が出力端子１７を通じてスピーカ３０に供給される。
【００２２】
なお、このとき、形成回路２２からのクロックＳGENが、回路１３〜１５、１８にそれらのクロックとして供給される。したがって、サンプリングレートコンバータ回路２３の出力側および回路１３〜１５、１８は、クロックＳGENに同期して動作していることになる。
【００２３】
さらに、入力端子１１に供給されたデジタル信号Ｓ11が非同期検出回路１９に供給されるとともに、ＰＬＬ２１から入力デジタル信号Ｓ11のサンプリング周波数に等しく、かつ、同期したクロックが取り出され、このクロックが非同期検出回路１９に供給され、入力端子１１に供給されたデジタル信号Ｓ11の同期の乱れが検出される。
【００２４】
そして、この検出信号ＳDETが、オーバーサンプリング回路１２、サンプリングレートコンバータ回路２３の入力側および可変アッテネータ回路１３にミューティング信号として供給され、デジタル信号Ｓ11の同期が乱れたとき、信号Ｓ12の内容がゼロとされるとともに、サンプリングレートコンバータ回路２３の入力側の動作が停止させられる。
【００２５】
このような構成によれば、入力端子１１に供給されたデジタルオーディオ信号Ｓ11は、そのサンプリング周波数にかかわらず、サンプリングレートコンバータ回路２３によりサンプリング周波数が384ｋHzのデジタル信号にサンプリングレート変換され、その後、ＰＷＭ信号Ｓ15に変換されてから電力増幅され、スピーカ３０に供給される。
【００２６】
そして、ソース機器の切り換えなどにより、入力端子１１に供給されるデジタル信号Ｓ11が切り換えられたり、途切れたりした結果、デジタル信号Ｓ11の同期が一時的に乱れた場合、この同期の乱れが非同期検出回路１９により検出され、その検出信号ＳDETによりオーバーサンプリング回路１２およびサンプリングレートコンバータ回路２３の入力側の動作が停止させられる。したがって、検出信号ＳDETの期間には、デジタル信号Ｓ12が遮断されることになる。
【００２７】
しかし、この検出信号ＳDETの期間にサンプリングレートコンバータ回路２３の入力側の動作が停止しても、その出力側はクロックＳGENが供給されているとともに、動作が継続しているので、サンプリングレートコンバータ回路２３からはデジタル信号Ｓ23が連続して出力される。ただし、このとき、サンプリングレートコンバータ回路２３の入力側の動作が停止しているとともに、可変アッテネータ回路１３にも検出信号ＳDETが供給されているので、可変アッテネータ回路１３から出力されるデジタル信号Ｓ23の内容はゼロである。
【００２８】
そして、このようなデジタル信号Ｓ23がΔΣ変調回路１４に供給されるとともに、このΔΣ変調回路１４には検出信号ＳDETは供給されていないので、検出信号ＳDETの期間には、ΔΣ変調回路１４から内容がゼロのデジタル信号Ｓ14が出力され、このデジタル信号Ｓ14がＰＷＭ変調回路１５に供給される。したがって、検出信号ＳDETの期間には、入力オーディオ信号Ｓ11に対してミューティングがかかったことになる。つまり、検出信号ＳDETの期間はミューティング期間である。
【００２９】
以上のようにして、図１に示すデジタルオーディオアンプにおいては、ミューティングが実行されるが、ミューティング期間にも、ΔΣ変調回路１４にはディザ信号ＳDIが供給されているので、これに供給されるデジタル信号Ｓ23の内容がゼロであっても、ΔΣ変調回路１４から特定の周波数のノイズ音となる信号成分の出力されることがない。
【００３０】
また、ミューティング期間にもディザ信号ＳDIがΔΣ変調回路１４に供給されるので、ミューティングがかかっていないときと、かかっているときとで、ノイズレベルとは等しくなる。したがって、入力デジタル信号Ｓ11の内容がゼロ（ないし微小レベル）の場合に、ミューティングがかかっても、ノイズレベルの変化が知覚されて違和感を生じることがない。
【００３１】
さらに、ミューティングがかかっていない状態からミューティングがかかるとき、およびミューティング状態からミューティングが解除されるとき、ディザ信号ＳDIは継続しているので、ノイズ信号の発生することがなく、スピーカ３０からノイズ音の出力されることがない。
【００３２】
〔この明細書で使用している略語の一覧〕
Ｄ／Ａ：Digital to Analog
ＰＬＬ：Phase Locked Loop
ＰＷＭ：Pulse Width Modulation
【００３３】
【発明の効果】
この発明によれば、入力デジタルオーディオ信号の内容がゼロないし微小レベルの場合にミューティングがかかっても、ノイズレベルの変化が知覚されて違和感を生じることがない。また、ミューティングがかかっていない状態からミューティングがかかるとき、およびミューティング状態からミューティングが解除されるとき、ノイズ信号の発生することがなく、スピーカからノイズ音の出力されることがない。
【図面の簡単な説明】
【図１】この発明の一形態を示す系統図である。
【図２】この発明を説明するための図である。
【図３】この発明を説明するための系統図である。
【符号の説明】
１０…デジタルオーディオアンプ、１２…オーバーサンプリング回路、１３…可変アッテネータ回路、１４…ΔΣ変調回路、１５…ＰＷＭ変調回路、１６…Ｄ級パワーアンプ、１８…ディザ信号形成回路、１９…非同期検出回路、２１…ＰＬＬ、２２…クロック形成回路
【図１】
2004201185.tif 000003
【図２】
2004201185.tif 000004
【図３】
2004201185.tif 000005