(57)【要約】【課題】この発明は、無線ＬＡＮによって送信された映像または音声信号を受信して再生する再生装置であって、正常に同期再生が行なえる再生装置を提供することを目的とする。【解決手段】無線ＬＡＮによって送信された映像または音声信号を受信して再生する再生装置において、受信信号が順次書き込まれる記憶装置、記憶装置に書き込まれた信号を、読み出しクロックに基づいて読み出す読み出し手段、ならびに記憶装置に与えられる信号の書き込みアドレスと記憶装置に与えられる信号の読み出しアドレスとに基づいて、両アドレス差が所定値となるように、読み出しクロックの周波数を制御する手段を備えている。【選択図】　図２
2004030833.tif 000002
【特許請求の範囲】
【請求項１】
無線ＬＡＮによって送信された映像または音声信号を受信して再生する再生装置において、
受信信号が順次書き込まれる記憶装置、
記憶装置に書き込まれた信号を、読み出しクロックに基づいて読み出す読み出し手段、ならびに
記憶装置に与えられる信号の書き込みアドレスと記憶装置に与えられる信号の読み出しアドレスとに基づいて、両アドレス差が所定値となるように、読み出しクロックの周波数を制御する手段、
を備えていることを特徴とする再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、無線ＬＡＮによって送信された映像または音声信号を受信して再生する再生装置に関する。
【０００２】
【従来の技術】
映像信号及び音声信号を無線ＬＡＮによって受信側装置に伝送し、受信側装置で再生するといったシステムが考えられる。
【０００３】
無線ＬＡＮでは、データは間欠的に送信される。また、受信側装置では送信側装置のクロックの位相を正確に知ることができない。受信データをそのまま映像信号あるいは音声信号として受信側装置で再生すると、映像信号の同期乱れ、音声信号の歪みが発生してしまう。
【０００４】
【発明が解決しようとする課題】
この発明は、無線ＬＡＮによって送信された映像または音声信号を受信して再生する再生装置であって、正常に同期再生が行なえる再生装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明は、無線ＬＡＮによって送信された映像または音声信号を受信して再生する再生装置において、受信信号が順次書き込まれる記憶装置、記憶装置に書き込まれた信号を、読み出しクロックに基づいて読み出す読み出し手段、ならびに記憶装置に与えられる信号の書き込みアドレスと記憶装置に与えられる信号の読み出しアドレスとに基づいて、両アドレス差が所定値となるように、読み出しクロックの周波数を制御する手段を備えていることを特徴とする。
【０００６】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。
【０００７】
図１は、送信側装置の構成を示している。
【０００８】
映像信号符号化ユニット１は、Ｙ信号，Ｂ−Ｙ信号，Ｒ−Ｙ信号を符号化する。この符号化方式は、ＭＰＥＧ２映像圧縮に限らないが、単位時間当たりの符号量が一定である符号化方式が採用されている。
【０００９】
符号化された映像信号は、ＭＰＥＧ２方式ＴＳにマルチプレクスされる。１つのＴＳパケットには、２以上のフィールドのデータが含まれることはなく、１フィールドの先頭データは必ずＴＳパケットの第１バイトとなる。また、１フィールドの先頭データを伝送するＴＳパケットのパケットヘッダには、当該ＴＳパケットが１フィールドの先頭のデータを含んでいることを示すフラグが付加される。
【００１０】
このように生成されたＴＳパケット（符号化映像ＴＳ信号）が順次、無線送信ユニット２に送られ、無線ＬＡＮによって伝送される。なお、図１において、”映像信号ｅｎａｂｌｅ”　は、映像信号が有効である期間を示す信号であり、”　ＴＳ＿ＣＬＫ”はＴＳ信号のバイトクロックである。
【００１１】
図２は、受信側装置の構成を示している。
【００１２】
無線受信ユニット１１は、送信側装置の無線送信ユニット２から送信された信号を受信して復号することにより、符号化映像ＴＳ信号、映像信号ｅｎａｂｌｅおよびＴＳ＿ＣＬＫ　を生成する。無線受信ユニット１１によって生成された符号化映像ＴＳ信号は、ランダムにジッタを含む符号化映像ＴＳ信号となっている。また、無線受信ユニット１１によって生成されたクロック（ＴＳ＿ＣＬＫ　）と、送信側装置のクロック（ＴＳ＿ＣＬＫ　）とは、同期がとれていない。
【００１３】
無線受信ユニット１１によって生成された符号化映像ＴＳ信号（以下、単に、映像信号という）は、メモリ１４に送られるとともにフィールド先頭検出部１３に送られる。無線受信ユニット１１によって生成された映像信号ｅｎａｂｌｅおよびＴＳ＿ＣＬＫ　は、有効データ検出部１２に送られる。
【００１４】
有効データ検出部１２は、それに入力される映像信号ｅｎａｂｌｅに基づいて、受信中の映像ＴＳ信号が有効であるか否かを判別する。そして、映像ＴＳ信号が有効であると判別しているときには、ＴＳ＿ＣＬＫ　に同期したクロックを書き込み制御信号としてメモリ１４に出力するとともに、ＴＳ＿ＣＬＫ　に同期したクロックを書き込みアドレス更新信号として書き込みアドレスカウンタ１５に送る。書き込みアドレスカウンタ１５は、有効データ検出部１２から送られてくる書き込みアドレス更新信号に基づいて書き込みアドレスを更新させて、メモリ１４に送る。
【００１５】
フィールド先頭検出部１３は、映像信号のＴＳヘッダを解析し、フィールドの先頭データがＴＳパケットに含まれているか否かを判別し、含まれているときには、そのことをフィールド先頭アドレス記憶部１６に通知する。フィールド先頭アドレス記憶部１６は、フィールド先頭検出部１３からの通知に基づいて、フィールドの先頭データがメモリ１４に書き込まれたアドレス（フィールド先頭アドレス）を記憶する。
【００１６】
メモリ１４に記憶された映像信号は、読み出しアドレスカウンタ１７から読み出しアドレスがメモリ１４に与えられることに読み出される。メモリ１４から読み出された映像信号は、映像信号復号部２２によって復号された後、図示しない表示器に出力される。
【００１７】
読み出しアドレスカウンタ１７は、読み出し制御部２１によって制御される。読み出し制御部２１は、垂直カウンタ１９および水平カウンタ２０のカウント値に基づいて、読み出しアドレスカウンタ１７を制御する。水平カウンタ２０は、受信側クロックを分周することによって生成された読み出しクロックに基づいて、水平カウント値を更新させる。この実施の形態では、後述するように、受信側クロックの周波数は変化せしめられる。垂直カウンタ１９は、水平カウンタ２０のカウント値に基づいて、垂直カウント値を更新させる。
【００１８】
読み出しアドレスカウンタ１７から出力される読み出しアドレスは、フィールド先頭検出部１８にも与えられる。フィールド先頭検出部１８は、読み出しアドレスがフィールド先頭アドレス記憶部１８に記憶されたフィールドの先頭アドレスと一致したときに、垂直カウンタ１９および水平カウンタ２０をリセットさせる。これにより、読み出すべき映像信号と垂直カウンタ１９および水平カウンタ２０のカウンタ値の位相関係が保たれる。
【００１９】
図４は、一定の周波数を持つ読み出しクロックによってデータを読み出した場合の読み出しアドレスと書き込みアドレスの関係を示している。データは間欠的に送信されるので、書き込みアドレスも間欠的に上昇する。しかながら、書き込みアドレスの平均上昇速度は、送信側装置での符号化速度と同じである。また、一定の周波数を持つクロックによってデータを読み出した場合には、読み出しアドレスの上昇速度は一定である。
【００２０】
このように、一定の周波数を持つクロックによってデータを読み出す場合には、送信側の符号化速度が、受信側装置のメモリ１４からのデータ読み出し速度（復号化速度）より速ければ、メモリ１４に符号化データが溜まってしまい、オーバーフローを起こす。また、逆の場合には、アンダーフローを起こす。
【００２１】
この実施の形態では、読み出し速度（読み出しクロックの周波数）を制御することによって、オーバーフローやアンダーフローの発生を防止している。
【００２２】
つまり、”読み出しアドレス＋適正なアドレスギャップ”が”書き込みアドレス”より大きいときには、読み出し速度が速すぎると判定して、受信側クロックの周波数（読み出しクロックの周波数）を下げる。逆に、”読み出しアドレス＋適正なアドレスギャップ”が”書き込みアドレス”より小さいときには、読み出し速度が遅すぎると判定して、受信側クロックの周波数（読み出しクロックの周波数）を上げる。
【００２３】
このような制御は、図２の加算器３１、ＰＷＭ発生回路３２、ＬＰＦ３３、ＶＣＯ３４からなるクロック制御回路によって行なわれる。
【００２４】
図３は、クロック制御回路の詳細な構成を示している。
【００２５】
ＰＷＭ発生回路３２は、加算器４１、ＮＯＴ回路４２、Ｄ−ＦＦ４３、ｕｐ−ｄｏｗｎカウンタ４４およびｔｒｉ−ｓｔａｔｅ　バッファ４５から構成されている。ＬＰＦ３３は、抵抗５１とコンデンサ５２とから構成されている。
【００２６】
加算器３１は、書き込みアドレスと読み出しアドレスとの差（書き込みアドレス−読み出しアドレス）を算出する。加算器３１の演算結果は、加算器４１に送られる。加算器４１は、”書き込みアドレス−読み出しアドレス”から適正なアドレスギャップ（基準値）を減算する。
【００２７】
ＮＯＴ回路４２には、加算器４１の演算結果の最上位ビット（ＭＳＢ）が送られる。したがって、加算器４１の演算結果が正のときには、ＮＯＴ回路４２の出力は”Ｈ”となり、加算器４１の演算結果が負のときには、ＮＯＴ回路４２の出力は”Ｌ”となる。
【００２８】
５フィールド（５Ｖ）間隔で、加算器４１の演算結果がｕｐ−ｄｏｗｎカウンタ４４にロードされるとともに、加算器４１の演算結果の極性（ＮＯＴ回路４２の出力）が、Ｄ−ＦＦ４３にロードされる。
【００２９】
ｕｐ−ｄｏｗｎカウンタ４４は、所定時間間隔（例えば、１水平期間（１Ｈ）間隔）毎に漸次０に近づくようにカウントを行なうカウンタである。すなわち、−５がロードされれば、−４，−３，−２，−１，０とカウントし、０になるとカウント動作を停止する。カウンタ４４の出力Ｚｅｒｏは、常時は”Ｌ”であり、カウンタ４４のカウンタ値が０になると”Ｈ”となる。
【００３０】
カウンタ４４の出力Ｚｅｒｏが”Ｌ”である場合には、ｔｒｉ−ｓｔａｔｅ　バッファ４５がＯＮとなり、カウンタ４４の出力Ｚｅｒｏが”Ｈ”である場合には、ｔｒｉ−ｓｔａｔｅ　バッファ４５がＯＦＦとなる。
【００３１】
アドレスギャップ（書き込みアドレス−読み出しアドレス）が、基準値より大きい場合には、正の数がカウンタ４４にロードされ、”Ｈ”がＤ−ＦＦ４３にロードされる。基準値よりアドレスギャップが大きい程、カウンタ４４にロードされる値が大きくなり、ｔｒｉ−ｓｔａｔｅ　バッファ４５がＯＮとなる期間が長くなり、コンデンサ５２の充電時間が長くなって、ＶＣＯ３４の制御電圧が高くなる。この結果、ＶＣＯ３４の周波数が高くなり、読み出しクロックの周波数が高くなり、読み出し速度が速くなる。このため、オーバーフローの発生が防止される。
【００３２】
逆に、アドレスギャップ（書き込みアドレス−読み出しアドレス）が、基準値より小さい場合には、負の数がカウンタ４４にロードされ、”Ｌ”がＤ−ＦＦ４３にロードされる。基準値よりアドレスギャップが小さい程、カウンタ４４にロードされる値が小さくなり、ｔｒｉ−ｓｔａｔｅ　バッファ４５がＯＮとなる期間が長くなり、コンデンサ５２の充電時間が長くなって、ＶＣＯ３４の制御電圧が低くなる。この結果、ＶＣＯ３４の周波数が低くなり、読み出しクロックの周波数が低くなり、読み出し速度が遅くなる。このため、アンダーフローの発生が防止される。
【００３３】
また、抵抗５１，コンデンサ５２の時定数を充分大きく設定するとともに、適正なアドレスギャップを充分に大きくすることにより、間欠的なデータ受信においても、安定したクロックの再生を行なうことができる。
【００３４】
上記実施の形態では、無線ＬＡＮによって送信された映像信号に対する受信側装置の動作について説明したが、無線ＬＡＮによって送信された音声信号に対しても同様な処理を行なうことにより、正常な同期再生を行なうことができる。
【００３５】
【発明の効果】
この発明によれば、無線ＬＡＮによって送信された映像または音声信号を受信して再生する再生装置であって、正常に同期再生が行なえる再生装置が実現する。
【図面の簡単な説明】
【図１】送信側装置の構成を示すブロック図である。
【図２】受信側装置の構成を示すブロック図である。
【図３】クロック制御回路の詳細な構成を示すブロック図である。
【図４】図３の各具体例に対してＣＰＵが設定する入出力特性の例を示すグラフである。
【符号の説明】
１１　無線受信ユニット
１２　有効データ検出部
１３　フィールド先頭検出部
１４　メモリ
１５　書き込みアドレスカウンタ
１６　フィールド先頭アドレス記憶部
１７　読み出しアドレスカウンタ
１８　フィールド先頭検出部
１９　垂直カウンタ
２０　水平カウンタ
２１　読み出し制御部
３１　加算器
３２　ＰＷＭ発生回路
３３　ＬＰＦ
３４　ＶＣＯ
【図１】
2004030833.tif 000003
【図２】
2004030833.tif 000004
【図３】
2004030833.tif 000005
【図４】
2004030833.tif 000006