(57)【要約】【課題】  具現が簡単なデジタル通信システムのデインターリービング装置およびそのデインターリービング方法を提供する。【解決手段】  デインターリービング装置は、入力データによって行カウント値を増加させる行カウンタと、行カウンタに設定された行周期毎に列カウント値を増加させる列カウンタと、列カウンタに設定された列周期毎に同期カウント値を増加させ行周期に対応する複数個の同期カウンタと、入力データのチャンネル毎のインターリービングの遅延深さに対応して設定されたオフセット値が貯蔵されるオフセットメモリ、およびオフセット値に基づき生成された書き込みアドレスに入力データが記録されるデインタリーバメモリと、を有しデインタリーバメモリに記録された入力データは同期カウント値に基づき生成された読出しアドレスにおいて読み取られて出力される。従って、デインターリービング装置の具現を簡単化することができる。【選択図】      図２
2004282745.tif 000002
【特許請求の範囲】
【請求項１】
入力データによって行カウント値を増加させる行カウンタと、
該行カウンタに設定された行周期毎に列カウント値を増加させる列カウンタと、
該列カウンタに設定された列周期毎に同期カウント値を増加させ、該行周期に対応する複数個の同期カウンタと、
該入力データのチャンネル毎にインターリービングの遅延深さに対応して設定されたオフセット値が貯蔵されるオフセットメモリと、
該オフセット値に基づき生成された書込みアドレスによって該入力データが記録されるデインタリーバメモリを含み、
該デインタリーバメモリに記録された前記入力データは、該同期カウント値に基づき生成された読出しアドレスによって読み取られて出力されることを特徴とするデジタル通信システムのデインターリービング装置。
【請求項２】
前記複数個の同期カウンタは、前記行カウント値に対応して相異なるそれぞれの同期周期を有していることを特徴とする請求項１に記載のデジタル通信システムのデインターリービング装置。
【請求項３】
前記列カウンタに設定された列周期は、前記デジタル通信システムの同期信号に対応していることを特徴とする請求項１に記載のデインターリービング装置。
【請求項４】
前記入力データは前記チャンネル毎のインターリービングの遅延深さによって有効データおよび無効データを有し、
前記同期カウント値に基づき生成された前記読出しアドレスによって該有効データが読み取られて出力されることを特徴とする請求項１に記載のデジタル通信システムのデインターリービング装置。
【請求項５】
前記読出しおよび前記書込みアドレスは、前記行カウント値、前記列カウント値、および前記同期カウント値の組合わせによって生成されていることを特徴とする請求項１に記載のデジタル通信システムのデインターリービング装置。
【請求項６】
前記書込みアドレスは、前記オフセット値が加算された前記列カウント値と前記同期カウント値に基づき生成されていることを特徴とする請求項１に記載のデジタル通信システムのデインターリービング装置。
【請求項７】
前記入力データは、前記デインタリーバメモリについて記録および読み取りのために入力信号について選択的にスイッチングして出力する複数個のマルチプレクサをさらに含んでいることを特徴とする請求項１に記載のデジタル通信システムのデインターリービング装置。
【請求項８】
入力データによって行カウンタの行カウント値を増加させる第１カウント段階と、
前記行カウンタに設定された行周期毎に列カウンタの列カウント値を増加させる第２カウント段階と、
前記列カウンタに設定された列周期毎に複数個の同期カウンタの同期カウント値を増加させる第３カウント段階と、
前記入力データのチャンネル毎のインターリービングの遅延深さに対応して設定されたオフセット値に基づき生成された書込みアドレスによって前記入力データをデインタリーバメモリに記録する段階と、
前記デインタリーバメモリに記録された前記入力データを前記同期カウント値に基づき生成された読出しアドレスによって前記入力データを読み出す段階と、を含むことを特徴とするデジタル通信システムのデインターリービング方法。
【請求項９】
前記複数個の同期カウンタは、前記行カウント値に対応して相異なるそれぞれの同期周期を有していることを特徴とする請求項８に記載のデジタル通信システムのデインターリービング方法。
【請求項１０】
前記列カウンタに設定された列周期は、前記デジタル通信システムの同期信号に対応していることを特徴とする請求項８に記載のデインターリービング方法。
【請求項１１】
前記入力データは前記チャンネル毎のインターリービングの遅延深さによって有効データおよび無効データを有し、
前記読出し段階では、前記同期カウント値に基づき生成された前記読出しアドレスによって前記有効データが読み取られて出力されることを特徴とする請求項８に記載のデジタル通信システムのデインターリービング方法。
【請求項１２】
前記読出しおよび書込みアドレスは、前記行カウント値、列カウント値、および同期カウント値の組み合わせによって生成されることを特徴とする請求項８に記載のデジタル通信システムのデインターリービング方法。
【請求項１３】
前記書込みアドレスは、前記オフセット値が加算された前記列カウント値と前記同期カウント値に基づき生成されていることを特徴とする請求項８に記載のデジタル通信システムのデインターリービング方法。
【請求項１４】
前記それぞれの段階は、入力信号について選択的に出力するスイッチング段階をさらに含んでいることを特徴とする請求項８に記載のデジタル通信システムのデインターリービング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデジタル通信システムに係り、さらに詳しくは転送環境下で発生するバーストエラーに対する信頼性向上および具現の簡単化などを図るデインターリービング（Deinterleaving）装置およびそのデインターリービング方法に関する。
【背景技術】
【０００２】
一般に、多チャンネルデジタル通信システムは転送時発生するランダムエラー(random noise)を除去するために、たたみこみコード(Convolutional code)を用いる。たたみこみコードはランダムエラーには強い特性を持つが、所定位置にエラーが集まるバーストエラーについては脆弱な特性を有する。従って、多チャンネルデジタル通信システムにおいては、バーストエラーを有するデータストリームを、ランダムエラーを有するストリームに変換して通信を行っている。
【０００３】
既存のインターリービング（Interleaving）方式はブロック（Block）方式とコンボリューショナル（Convolutional）方式とに大別される。ブロック方式に比べてコンボリューショナル方式は具現し難いが、ブロック方式に比べて１/４のメモリサイズで実現化され、総遅延時間が１/２に短縮される長所があって多大なインターリービングの大きさを要求する装備で主に使用されている。
【０００４】
コンボリューショナル方式のインタリーバ（Interleaver）は相異なる遅延深さ（delay depth）を有するＦＩＦＯシフトレジスト(shift register)を用いて一定した順序の入力データストリームをランダムな順序に変える方式である。このようなコンボリューショナル方式のインタリーバとデインタリーバ（Deinterleaver）の構造は図１に示した通りである。
【０００５】
コンボリューショナル方式のインタリーバ１１０はＫ個のブランチ(Branch)と、所定ビット(m-bit)のＦＩＦＯシフトレジスタＭで構成される。すなわち、ＦＩＦＯシフトレジスタＭが大きいほどインターリービング特性が向上される。コンボリューショナルデインタリーバ１２０はインタリーバ１１０と逆の構造を有し、これによりインターリービングされたデータをデインターリービングして原データに復元される。
【０００６】
このようにＦＩＦＯシフトレジスタを用いたデインタリーバの構造は、多くのロジックゲートを必要とするため、ハードウェアの大きさおよび複雑性の問題点を有する。このような問題点を解決するために開発された技術としてはＦＩＦＯシフトレジストに代えてランダムアクセスメモリ(RAM)を用いる方策が提案された。
【０００７】
しかし、ランダムアクセスメモリを用いればハードウェアの増加を抑えられるが、ランダムアクセスメモリを用いるためにアドレス生成およびメモリ制御のためのロジックが別に必要になる。
【０００８】
すなわち、ランダムアクセスメモリを用いてデインターリービングを行う場合、多チャンネルデジタル放送システムでは各チャンネル毎にインターリービングされた遅延深さが違うため、受信側ではデインターリービング時も各チャンネル毎にインターリービングされた遅延深さに対応してそれぞれアドレスを発生すべきである。特に、デジタル放送の品質を向上するため、インターリービングされた遅延深さを大きくすることによってそれぞれのチャンネル毎にアドレスを発生するロジックのサイズを大きくしなければならないこと、チャンネル毎にアドレスを発生させるためシステムが複雑になるという問題点がある。
【０００９】
また、デインターリービングの動作特性によって、チャンネル毎に異なるインターリービングの深さ(interleaving depth)に対応してサイズが相異なる無効データをそれぞれのチャンネル毎に有効データの前に付加するが、これによりそれぞれのチャンネル毎に有効データの開始位置がシステムの同期と合わなくなる問題が生じる。これを解決するために別の同期化ロジックを実現しなければならないという更なる問題点があった。
【００１０】
このように、従来のデインタリーバはその構造が複雑であり、更にそのシステムの規模が大きくなることが避けられないという短所を有していた。
【特許文献１】特開平１１―１７７５３７（図１、図２）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は前述したような問題点を解決するために案出されたもので、その目的は信頼性向上およびシステム設計の簡単化などを図るデジタル通信システムのデインターリービング装置およびそのデインターリービング方法を提供するところにある。
【課題を解決するための手段】
【００１２】
前述した目的を達成するための本発明に係るデジタル通信システムのデインターリービング装置は、入力データによって行カウント値を増加させる行カウンタと、この行カウンタに設定された行周期毎に列カウント値を増加させる列カウンタと、この列カウンタに設定された列周期毎に同期カウント値を増加させ前記行周期に対応する複数個の同期カウンタと、チャンネル毎の前記入力データのインターリービングの遅延深さに対応して設定されたオフセット値が貯蔵されるオフセットメモリ、および前記オフセット値(Offset)に基づき生成された書込みアドレスに前記入力データが記録されるデインタリーバメモリを含んでいる。そこで、このデインタリーバメモリに記録された前記入力データは、前記同期カウント値に基づき生成された読出しアドレスによって読み取られて出力される。
【００１３】
望ましくは、前記複数個の同期カウンタは、前記行カウント値に対応して相異なるそれぞれの同期周期を有し、前記列カウンタの列周期は前記デジタル通信システムの同期信号に対応するよう設定する。
【００１４】
前記入力データは前記チャンネル毎のインターリービングの遅延深さによって有効データおよび無効データを有し、前記同期カウント値に基づき生成された前記読出しアドレスにおいて前記有効データが読み取られて出力される。
【００１５】
前記読出しおよび書込みアドレスは、前記行カウント値、列カウント値、および同期カウント値の組み合わせによって生成され、前記書込みアドレスは前記オフセット値が加算される前記列カウント値と前記同期カウント値とに基づき生成される。
【００１６】
一方、本発明に係るデジタル通信システムのデインターリービング方法は、入力データによって行カウンタの行カウント値を増加させる第１カウント段階と、前記行カウンタに設定された行周期毎に列カウンタの列カウント値を増加させる第２カウント段階と、前記列カウンタに設定された列周期毎に複数個の同期カウンタの同期カウント値を増加させる第３カウント段階と、前記入力データのチャンネル毎のインターリービングの遅延深さに対応して設定されたオフセット値に基づき生成された書込みアドレスに前記入力データをデインタリーバメモリに記録する段階と、前記デインタリーバメモリに記録された前記入力データを前記同期カウント値に基づき生成された読出しアドレスにおいて前記入力データを読み出す段階を有することを特徴とする。
【００１７】
従って、対応するチャンネルについて必要な複数の行カウンタと列カウンタを統合して１つの行カウンタと１つの列カウンタに置き換えることによりシステムの構造を簡単化することができる。また、列カウンタの周期をシステムの同期信号と一致させることによってそれぞれのチャンネルに同期されたデインターリービングデータが得られる。
【発明の効果】
【００１８】
本発明によれば、第１に、カウンタの個数の最小化および同期化のための別のロジックが要らなくなることによってデインターリービング装置の具現が簡単化できる。
【００１９】
第２に、列カウンタの周期をシステムの同期信号と一致させることによってチャンネル毎に同期化されたデインターリービングデータが得られる。
【００２０】
第３に、カウンタの個数の最小化による読出しアドレスおよび書込みアドレスを生成するための装置の具現が簡単なので簡単化可能である。
【発明を実施するための最良の形態】
【００２１】
以下、添付した図面に基づき本発明をさらに詳述する。
【実施例１】
【００２２】
図２は本発明に係るデジタル通信システムのデインターリービング装置に関する概略的な構成図である。デインターリービング装置は、行(Row)カウンタ２１０、列カウンタ２３０、多数個の同期(Synch)カウンタ２５０、オフセット(Offset)メモリ(ROM)２７０、およびデインタリーバメモリ(RAM)２９０、を有している。また、複数個のマルチプレクサが併設され、マルチプレクサは入力される信号について選択的にスイッチングして出力するスイッチング機能を果たす。
【００２３】
デインタリーバメモリ２９０は同期信号に対応するｃ個の列(Column)を有するメモリセル群２９１と、メモリセル群２９１が少なくとも１つ以上であるｋ個の行(Row)を有する。従って、アドレス体系は行のカウント値、列のカウント値、およびメモリセル群２９１のカウント値(すなわち、同期カウント値)の組み合わせよりなる。
【００２４】
行カウンタ２１０はｋ個の行(Ｒ[０]からＲ[ｋ-１])をカウントする帰還カウンタであって、データが入力される順に行カウント値を増加させる。
【００２５】
列カウンタ２３０はメモリセル群２９１内のｃ(０〜ｃ-１)個の列をカウントする帰還カウンタであって、行カウンタ２１０がｋ-１までカウントを完遂すれば列カウンタ２３０のカウント値を増加させる。ここで、ｃ値はシステムの同期信号に対応して設定された値である。
【００２６】
同期カウンタ２５０はｋ個設けられ、ｋ個の同期カウンタ２５１、２５２、…はｋ個の行(Ｒ[０]からＲ[ｋ-１])内に設けられた少なくとも１つ以上のメモリセル群２９１をそれぞれカウントする。すなわち、同期カウンタ２５０は列カウンタ２３０のカウント値がｃ-１までカウントを完遂すれば、同期カウンタ２５０のカウント値を増加させる。
【００２７】
例えば、デインターリービングの動作特性に対応してｋ個の同期カウンタ２５１、２５２、…は次のような帰還周期を有する。
【００２８】
行Ｒ[０]の第１同期カウンタ２５１はｓ、行Ｒ[１]の第２同期カウンタ２５２はｓ-１の帰還周期を有し、このような方式で行Ｒ[ｋ-１]の第(ｋ-１)同期カウンタは１の帰還周期を有する。
【００２９】
オフセットメモリ２７０は各チャンネル毎のインターリービングの遅延深さに対応するオフセット値が貯蔵される。
【００３０】
オフセット値は、図１のデインタリーバ１２０を参照する際、Ｒ[１]のオフセット値（Ｏｆｆｓｅｔ）は次の数式のように表せる。
【数１】
2004282745.tif 000003
【００３１】
すなわち、既に貯蔵されたオフセット値が列カウント値と同期カウント値に加算され入力データのチャンネル毎の書込みアドレスが生成される。
【００３２】
図３は図２のデインターリービング装置を概念的に説明するための図である。
【００３３】
デインターリービング装置は、多チャンネルについて同一な行カウンタ２１０と列カウンタ２３０を有する。行カウンタ２１０は行(Ｒ[０]からＲ[ｋ-１])をカウントし、列カウンタ２３０は１つのメモリセル群２９１をなす列([０]から[ｃ-１])をカウンティングする。ｋ個の行(Ｒ[０]からＲ[ｋ-１])はインターリービングの遅延深さに対応して少なくとも１つ以上のメモリセル群２９１を有する。例えば、Ｒ[０]はｓ(０〜ｓ-１)個、Ｒ[１]はｓ-１(０〜ｓ-２)個、…、Ｒ[ｋ-１]は１(０)個のメモリセルを有する。
【００３４】
各カウンタ２１０、２３０、２５０の動作は次の通りである。
【００３５】
行カウンタ２１０は行カウント値(ROW＿CNT)がｋ-１に到達すれば、列カウンタ２３０の列カウント値(COLUMN＿CNT)が１つ増加して、列カウンタ２３０の列カウント値(COLUMN＿CNT)がc-１に到達すれば、同期カウンタ２５０の同期カウント値(SYNCH＿CNT)が１つ増加する。このように各カウンタ２１０、２３０、２５０によってカウントされた行カウント値(ROW＿CNT)、列カウント値(COLUMN＿CNT)、および同期カウント値(SYNCH＿CNT)の組み合わせによって、デインタリーバメモリ２９０の書込みアドレスおよび読出しアドレスが生成される。
【００３６】
まず、書込みアドレスは列カウント値(COLUMN＿CNT)と同期カウント値(SYNCH＿CNT)にオフセットメモリ２７０に既に保存されたチャンネル毎のオフセット値(offset:Ｏ)を加算して生成される。
【００３７】
その後、読出しアドレスは同期カウント値(SYNCH＿CNT)に基づき行カウント値(ROW＿CNT)および列カウント値(COLUMN＿CNT)が組み合わせられて生成される。
【００３８】
図４の（ａ）および図４の（ｂ）はチャンネル毎の入力データが既に設定されたチャンネル毎のオフセット値(Ｏ1、Ｏ2)によって書込みアドレス(ROW＿CNT、COLUMN＿CNT、SYNCH＿CNT)が生成される過程を説明する図である。
【００３９】
まず、図４の（ａ）は入力される多チャンネルデータのうちインターリービングの遅延深さが最大の第１チャンネルに対する図である。
【００４０】
第１チャンネルの一番目の入力データはインターリービングの結果に基づき有効データが入力され、一番目のデータは行Ｒ[０]のオフセット値(Ｏ1-0)に対応して書込みアドレス(０、０、０)に書き込まれる。
【００４１】
２番目の入力データは、インターリービングの結果に基づき無効データが入力され、２番目のデータは、Ｒ[１]のオフセット値(Ｏ1-1)に対応して書込みアドレス(１、ｃ-ｎ、ｓ-２)に書き込まれる。すなわち、書込みアドレス(１、ｃ-ｎ、ｓ-２)から(１、ｃ-１、ｓ-２)まではインターリービング過程で生成された無効データが書き込まれ、書込みアドレス(１、０、０)から有効データが書き込まれる。
【００４２】
このようにオフセットメモリ２７０に既に保存された第１チャンネルのオフセット値(Ｏ1)に基づき入力データは各行Ｒ[０]、Ｒ[１]、…、Ｒ[ｋ-１]について同期カウント値(SYNCH＿CNT)が‘０'の領域から有効データの書込みが開始される。
【００４３】
従って、第１チャンネルに対する読出しアドレスは‘０'の同期カウント値(SYNCH＿CNT)に基づき行カウント値(ROW＿CNT)と列カウント値(COLUMN＿CNT)が加算されることにより生成され、よって第１チャンネルのデインターリービングデータが同期を合わせて出力される。
【００４４】
図４の（ｂ）は第１チャンネルよりインターリービングの遅延深さが小さい第２チャンネルに対する図である。
【００４５】
第２チャンネルの一番目の入力データはインターリービングの結果に基づき有効データが入力され、一番目データは行Ｒ[０]のオフセット値(Ｏ2-1)に対応して、書込みアドレス(０、０、４)に書き込まれる。
【００４６】
２番目の入力データはインターリービングの結果に基づき無効データが入力され、２番目のデータはＲ[１]のオフセット値(Ｏ2-1)に対応して書込みアドレス(１、ｃ-ｍ、３)に書き込まれる。すなわち、書込みアドレス(１、ｃ-ｍ、３)から(１、ｃ-１、３)まではインターリービング過程で生成された無効データが書き込まれ、書込みアドレス(１、０、４)から有効データが書き込まれる。
【００４７】
このようにオフセットメモリ２７０に既に保存された第２チャンネルのオフセット値(Ｏ2)に基づき入力データは、各行Ｒ[０]、Ｒ[１]、…、Ｒ[ｋ-１]について同期カウント値(SYNCH＿CNT)が‘４'の領域から有効データの書き込みが開始される。
【００４８】
従って、第２チャンネルに対する読出しアドレスは‘４'の同期カウント値(SYNCH＿CNT)に基づき行カウント値(ROW＿CNT)と列カウント値(COLUMN＿CNT)が組み合わせられて生成され、これにより第２チャンネルのデインターリービングデータが同期を合わせて出力される。  以上説明した通り、本発明によって相異なるインターリービングの遅延深さを有する多チャンネルの入力データはそれぞれのチャンネル毎に同期を合わせてデインターリービングデータを出力できるようになる。
【００４９】
図５の（ａ）および図５の（ｂ）と、図６の（ａ）および図６の（ｂ）は本発明に係るデインターリービング装置によってデインターリービングが行われる過程を例として説明した図であり、図７はデインターリービング過程に対する流れ図である。以下、図５の（ａ）ないし図７を参照して説明する。図５の（ａ）は５つの行Ｒ[０]、Ｒ[１]、Ｒ[２]、Ｒ[３]、Ｒ[４]と、１個の列Ｃ[０]を有するインターリービング装置５１０を示した図である。
【００５０】
まず、インターリービング装置５１０に入力されるデータは次の表１の通りである。
【表１】
2004282745.tif 000004
表１のデータがインターリービング装置５１０に入力されれば、インターリービング装置５１０でインターリービングされ出力されるデータは次の表２の通りである。
【表２】
2004282745.tif 000005
【００５１】
ここで、Ｘ1、Ｘ2、Ｘ3、Ｘ4、…はインターリービング過程で生成された無効データになる。
【００５２】
インターリービング装置５１０に対応してデインタリーバメモリ５２０は５個の行Ｒ(０)(１)(２)(３)(４)と、１個の列Ｃ(０)を有する。また、同期カウント値は、例えばＲ(０)の場合０からｓ-１を有すると仮定する。
【００５３】
図５の（ｂ）は表２に示したようなインターリービングデータがデインタリーバメモリ５２０に書き込まれる過程を説明した図である。
【００５４】
まず、インターリービング装置５１０に対応して既に設定されたオフセット値(Ｏ1、 Ｏ2、 Ｏ3、…)を用いて書込みアドレスが生成される。
【００５５】
オフセット値(Ｏ)は、前述した数式１によって、インターリービング装置５１０から遅延深さが最大のＲ[０]の遅延深さに該当するＲ[０]の遅延深さを差し引いた値を再び遅延深さが最大のＲ[０]の遅延深さから差し引いた値になる。ここでは、列カウンタの反復周期が１なので、オフセット値を表す前記数式のＭは‘１'になる。
【００５６】
すなわち、デインターリービング装置のオフセットメモリ２７０に保存されたオフセット値(Ｏ)は次の通りである。
【００５７】
行Ｒ(０)のオフセット値(Ｏ0)は(４×１)-[(４×１)-(４×１)]=４になり、行Ｒ(１)のオフセット値(Ｏ1)は(４×１)-[(４×１)-(３×１)]=３になり、行Ｒ(２)のオフセット値(Ｏ2)は(４×１)-[(４×１)-(２×１)]=２になり、行Ｒ(３)のオフセット値(Ｏ3)は(４×１)-[(４×１)-(１×１)]=１になり、行Ｒ(４)のオフセット値(Ｏ4)は(４×１)-[(４×１)-(０×１)]=０になる。
【００５８】
以上のように、オフセットメモリ２７０に既に保存されたオフセット値(Ｏ)に基づき書込みアドレスが生成され、表２の入力データがデインタリーバメモリ５２０に書き込まれる過程は図５の（ｂ）に示した通りである。
【００５９】
表２を参照する際、一番目の入力データD１が入力されれば、行カウント値(ROW＿CNT)、列カウント値(COLUMN＿CNT)、同期カウント値(SYNCH＿CNT)、およびオフセット値(Ｏ0)を利用して書込みアドレス(０、０、４)が生成される(Ｓ７１１)。これによりデインタリーバメモリ５２０の書込みアドレス(０、０、４)にデータＤ１が書き込まれる(図７に示す本発明に係るデインターリービング方法ではＳ７１３のステップに対応する)。同様にして、２番目のデータＸ１は書込みアドレス(１、０、３)に書き込まれ、３番目のデータＸ２は書込みアドレス(２、０、２)に書き込まれ、４番目のデータＸ３は書込みアドレス(３、０、１)に書き込まれ、５番目のデータＸ４は書込みアドレス(４、０、０)にそれぞれ書き込まれる。残りの表２のインターリービングデータは、同じようにしてデインタリーバメモリ５２０の該当アドレスにそれぞれ書き込まれる。
【００６０】
従って、デインタリーバメモリ５２０の各行Ｒ(０)、Ｒ(１)、Ｒ(２)、Ｒ(３)、Ｒ(４)に対する同期カウント値(SYNCH＿CNT)が‘４'である領域から順次にデータが書き込み始まる。このようにデインタリーバメモリ５２０に書き込まれたデータは、同期カウント値(SYNCH＿CNT=４)に基づき読出しアドレスが生成される(Ｓ７１５)。すなわち読出しアドレスは、(０、０、４)(１、０、４)(２、０、４)(３、０、４)(４、０、４)、(０、０、５)(１、０、５)(２、０、５)(３、０、５)(４、０、５)、(０、０、６)(１、０、６)(２、０、６)(３、０、６)(４、０、６)、 …のように読出しアドレスが生成され、生成された読出しアドレスに基づきデータ、(Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５)、(Ｄ６、Ｄ７、Ｄ８、Ｄ９、Ｄ１０)、…が読み出される(Ｓ７１７)。
【００６１】
従って、インターリービング時生成された無効データＸ１、Ｘ２、Ｘ３、Ｘ４、…は出力されず、入力されたデータの順にデインターリービングされ出力される。
【００６２】
図６の（ａ）はシステムの同期信号(ＣＬＫ)に対するタイミング図であり、図６の（ｂ）は同期カウント値(SYNCH＿CNT)に基づきデインタリーバメモリ５２０から読み出されるデータの出力信号に対するタイミング図である。
【００６３】
図６の（ａ）および図６の（ｂ）に示した通り、システム同期信号(SYNCH＿CNT=４)に同期を合わせてデータ(Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５)が読み出されることが見られる。
【００６４】
このような方式で、同期カウント値(SYNCH＿CNT=５、６、７、…)、すなわち、同期信号に同期を合わせてデータ(Ｄ６、Ｄ７、Ｄ８、Ｄ９、Ｄ１０)、(Ｄ１１、Ｄ１２、Ｄ１３、Ｄ１４、Ｄ１５)、…がデインタリーバメモリ５２０から読み出されることによってデインターリービングが行われる。
【００６５】
従って、全てのチャンネルについて必要な複数の行カウンタと複数の列カウンタを統合して１つの行カウンタと列カウンタに置き換えることにより、システムの構造を簡単化することができる。また、列カウンタの周期をシステムの同期信号と一致させることによって、チャンネル毎に同期化されたデインターリービングデータが得られる。これにより、チャンネル毎のデインターリービングデータの同期化のために、別の同期化ロジックを構成する必要がなくなることによって、やはりシステムの構造の簡単化が図れる。また、この方式を採用することによりバーストエラーに強い信頼性の高いデジタル通信システムを構築することができる。
【００６６】
以上においては本発明の望ましい実施例について示しかつ説明したが、本発明は前述した特定の実施例に限らず、請求の範囲で請求する本発明の要旨を逸脱せず、本発明の属する技術分野において通常の知識を持つ者ならば誰でも多様な技術を用いて変形実施が可能なことは勿論、そのような変更は請求の範囲の記載内にある。
【産業上の利用可能性】
【００６７】
デジタル通信システムにおいて、転送環境下で発生するバーストエラーに対する信頼性の向上およびその動作システムの簡単化などを図るデインターリービング装置に適用できる。
【図面の簡単な説明】
【００６８】
【図１】従来のインターリービング装置とデインターリービング装置に対する概略的な構成図である。
【図２】本発明に係るデジタル通信システムのデインターリービング装置に対する概略的な構成図である。
【図３】図２のデインターリービング装置の構成に対する概念図である。
【図４】（ａ）は図２のデインターリービング装置に設定されたオフセット値によって生成された書込みアドレスに入力データがデインタリーバメモリに書き込まれる過程を説明した図であり、（ｂ）は図２のデインターリービング装置に設定されたオフセット値によって生成された書込みアドレスに入力データがデインタリーバメモリに書き込まれる過程を説明した図である。
【図５】（ａ）は本発明に係るデインターリービング装置によってデインターリービングが行われる過程の一例を詳細に示した図であり、（ｂ）は本発明に係るデインターリービング装置によってデインターリービングが行われる過程の一例を詳細に示した図である。
【図６】（ａ）は本発明に係るデインターリービング装置の同期信号および出力信号のタイミング図であり、（ｂ）は本発明に係るデインターリービング装置の同期信号および出力信号のタイミング図である。
【図７】本発明に係るデジタル通信システムのデインターリービング方法に対する流れ図である。
【符号の説明】
【００６９】
２１０      行カウンタ
２３０      列カウンタ
２５０      同期カウンタ
２７０      オフセットメモリ
２９０      デインタリーバメモリ
２９１      メモリセル群
【図１】
2004282745.tif 000006
【図２】
2004282745.tif 000007
【図３】
2004282745.tif 000008
【図４】
2004282745.tif 000009
【図５】
2004282745.tif 000010
【図６】
2004282745.tif 000011
【図７】
2004282745.tif 000012