(57)【要約】【目的】イメージセンサの各画素におけるセンサ信号を増幅したうえでデジタル信号に変換するに際して、低照度領域におけるセンサ信号のＳＮ比を向上させるとともにデジタル分解能を改善させる。【構成】各画素から出力するセンサ信号をゲインの異なる２つの増幅器を用いてそれぞれ増幅して、その各増幅信号をそれぞれ専用のＡＤ変換器によってデジタル信号に変換して、増幅ゲインが大きい方のデジタル信号がそのＡＤ変換器の有効範囲にある限りその増幅ゲインが大きい方のデジタル信号を選択して出力し、有効範囲を越えたときに増幅ゲインが小さい方のデジタル信号を選択して出力するように構成する。【選択図】        図１４
2004229257.tif 000002
【特許請求の範囲】
【請求項１】
各画素におけるセンサ信号を増幅したうえでデジタル信号に変換して出力するようにしたイメージセンサにあって、ゲインの異なる２つの増幅器を用いてセンサ信号をそれぞれ増幅して、各増幅したセンサ信号をそれぞれＡＤ変換器によってデジタル信号に変換する手段と、ゲインが大きい方の増幅器によって増幅したセンサ信号のＡＤ変換された値を予め設定した基準値と比較して、そのＡＤ変換された値が基準値以下のＡＤ変換の有効範囲にあるか否かを判定する手段と、そのＡＤ変換された値が基準値以下にあるときにゲインが大きい方の増幅器によって増幅したセンサ信号のＡＤ変換された値を選択し、そのＡＤ変換された値が基準値を越えたときにゲインが小さい方の増幅器によって増幅したセンサ信号のＡＤ変換された値を選択する手段を設けたことを特徴とするイメージセンサ。
【請求項２】
選択されたデジタル信号にもとづいて、デジタル演算処理によって各画素の出力特性のばらつきを補正する手段を設けたことを特徴とする請求項１の記載によるイメージセンサ。
【請求項３】
補正された各画素のデジタル信号にもとづいて、データの変換テーブルを用いて各画素のセンサ信号の特性を任意に変換する手段を設けたことを特徴とする請求項２の記載によるイメージセンサ。
【請求項４】
各画素のセンサ信号をゲインの異なる２つの増幅器によって増幅したうえで、それぞれＡＤ変換することによって得られたデジタル信号にもとづいて、それぞれデジタル演算処理によって各画素の出力特性のばらつきを補正する手段を設けて、その各補正されたデジタル信号の選択を行うようにしたことを特徴とする請求項１の記載によるイメージセンサ。
【請求項５】
各画素のセンサ信号をゲインの異なる２つの増幅器によって増幅し、ＡＤ変換することによって得られた各デジタル信号にもとづいて、それぞれデジタル演算処理によって各画素の出力特性のばらつきを補正する手段と、その各補正されたデジタル信号にもとづいて、データの変換テーブルを用いてセンサ信号の特性を任意に変換する手段とを設けて、その各変換されたデジタル信号の選択を行うようにしたことを特徴とする請求項１の記載によるイメージセンサ。
【請求項６】
各画素のセンサ信号をゲインの異なる２つの増幅器によって増幅し、ＡＤ変換することによって得られた各デジタル信号にもとづいて、それぞれデジタル演算処理によって各画素の出力特性のばらつきを補正する手段と、データの変換テーブルを用いてセンサ信号の特性を任意に変換する手段とを設けて、その各補正されたデジタル信号の選択を行ったうえで、その選択されたデジタル信号のテーブル変換を行うようにしたことを特徴とする請求項１の記載によるイメージセンサ。
【請求項７】
選択されたデジタル信号にもとづいて各画素の出力特性のばらつきを補正するに際して、２つの増幅器のゲインにそれぞれ応じて予め設定された補正に用いる定数をデジタル信号の選択状態に応じて切り換えて用いるようにしたことを特徴とする請求項２の記載によるイメージセンサ。
【請求項８】
選択されたデジタル信号にもとづいて各画素の出力特性のばらつきを補正するに際して、一方の増幅器のゲインに応じて予め設定された補正に用いる定数と、その設定された定数を他方の増幅器のゲインに見合うように修正した定数とをデジタル信号の選択状態に応じて切り換えて用いるようにしたことを特徴とする請求項２の記載によるイメージセンサ。
【請求項９】
ゲインの異なる２つの増幅器によって増幅したセンサ信号をそれぞれＡＤ変換することによって得られたデジタル信号にもとづいて各画素の出力特性のばらつきを補正するに際して、２つの増幅器のゲインにそれぞれ応じて予め設定された補正に用いる定数を各対応する補正手段に与えるようにしたことを特徴とする請求項４の記載によるイメージセンサ。
【請求項１０】
ゲインの異なる２つの増幅器によって増幅したセンサ信号をそれぞれＡＤ変換することによって得られたデジタル信号にもとづいて各画素の出力特性のばらつきを補正するに際して、一方の増幅器のゲインに応じて予め設定された補正に用いる定数と、その設定された定数を他方の増幅器のゲインに見合うように修正した定数とを各対応する補正手段に与えるようにしたことを特徴とする請求項４の記載によるイメージセンサ。
【請求項１１】
各画素が、撮影時の入射光量に応じて光電変換素子に流れるセンサ電流をトランジスタのサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号に変換して、その変換された電圧信号に応じたセンサ信号を出力するものであることを特徴とする請求項１の記載によるイメージセンサ。
【請求項１２】
撮影に先がけて、各画素の光電変換素子の寄生容量に過剰電荷を注入させて初期化するようにしたことを特徴とする請求項１１の記載によるイメージセンサ。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、各画素におけるセンサ信号を増幅したうえでデジタル信号に変換して出力するようにしたイメージセンサに関する。
【０００２】
【従来の技術】
従来、ＭＯＳ型のイメージセンサにあっては、その１画素分の光センサ回路が、図１に示すように、入射光Ｌｓの光量に応じたセンサ電流を生ずる光電変換素子としてのフォトダイオードＰＤと、フォトダイオードＰＤに流れるセンサ電流を弱反転状態で対数出力特性をもって電圧信号Ｖｐｄに変換させるトランジスタＱ１と、その電圧信号Ｖｐｄを増幅するトランジスタＱ２と、読出し信号Ｖｓのパルスタイミングでもってセンサ信号Ｖｏを出力するトランジスタＱ３とからなり、対数出力特性をもたせることによってダイナミックレンジを拡大して光信号の検出を高感度で行わせることができるようにしている。
【０００３】
このような構成によるイメージセンサでは、各画素の光センサ回路におけるフォトダイオードＰＤに充分な光量をもって入射光Ｌｓが当たっているときには、トランジスタＱ１には充分なセンサ電流が流れることになり、そのトランジスタＱ１の抵抗値もさほど大きくないことから、イメージセンサとして残像を生ずることがないような充分な応答速度をもって光信号の検出を行わせることができる。
【０００４】
しかし、フォトダイオードＰＤの入射光Ｌｓの光量が少なくなってトランジスタＱ１に流れる電流が小さくなると、トランジスタＱ１はそれに流れる電流が１桁小さくなるとその抵抗値が１桁大きくなるように動作するように設定されていることから、トランジスタＱ１の抵抗値が増大し、フォトダイオードＰＤの寄生容量Ｃとの時定数が大きくなってその寄生容量Ｃに蓄積された電荷を放電するのに時間がかかるようになる。そのため、入射光Ｌｓの光量が少なくなるにしたがって、残像が長時間にわたって観測されることになる。
【０００５】
図６は、フォトダイオードＰＤのセンサ電流が１Ｅ−１０Ａから１Ｅ−１５Ａまで急激に変化した場合の電圧信号Ｖｐｄの変化特性を示している。
【０００６】
この特性から、フォトダイオードＰＤへの入射光Ｌｓの光量が少ない１Ｅ−１２Ａ程度のセンサ電流では、１／３０ｓｅｃごとにセンサ信号Ｖｏを出力させるようにする場合、その時間内では電圧信号Ｖｐｄが飽和しないことがわかる。
【０００７】
したがって、フォトダイオードＰＤの入射光Ｌｓの光量が少ないときのセンサ電流に応じた電圧信号Ｖｐｄの飽和時間が長くなるため、図８に示すような読出し信号Ｖｓのパルスタイミングでセンサ信号Ｖｏの読み出しを行うと、当初ほど大きなレベルの出力が残像となってあらわれる。なお、図８中、Ｖｐｄ′は増幅用のトランジスタＱ２によって反転増幅された電圧信号を示している。
【０００８】
そのため従来では、撮影時の入射光量に応じて光電変換素子に流れるセンサ電流をＭＯＳ型トランジスタを用いて弱反転状態で対数出力特性をもって電圧信号に変換するようにした光センサ回路を画素単位として、複数の画素をマトリクス状に配設したイメージセンサにあって、撮影に先がけて各光センサ回路におけるトランジスタＱ１のドレイン電圧ＶＤを所定時間だけ撮影時の定常値よりも低く設定することにより、フォトダイオードＰＤの寄生容量Ｃに蓄積された残留電荷を排出して初期化することにより、センサ電流に急激な変化が生じても即座にそのときの入射光Ｌｓの光量に応じた電圧信号Ｖｐｄが得られるようにして、入射光量が少ない場合でも残像が生ずることがないようにしている（特開２０００−３２９６１６号公報参照）。
【０００９】
このような光センサ回路にあっては、図３に示すように、入射光量に応じてフォトダイオードＰＤに流れるセンサ電流が多いときには対数出力特性を示すが、センサ電流が少ないときにはフォトダイオードＰＤの寄生容量Ｃの充電に応答遅れを生じてほぼ線形の非対数出力特性を示すようになっている。図中、ＷＡは非対数応答領域を示し、ＷＢは対数応答領域を示している。
【００１０】
図３の出力特性によれば、入射光量が少ない非対数応答領域ＷＡでは対数特性が失われてセンサ出力の変化がほとんどなく、感度が低くなってしまう。入射光量の少ない低照度から入射光量の多い高照度にわたる全域での有効利用を図るためには、低照度時での感度を上げるべく、非対数応答領域ＷＡにおけるセンサ出力の変化を立ち上げる必要がある。
【００１１】
そのため、従来では、図９に示すように、イメージセンサ８から時系列的に出力されるセンサ信号ＶｏをＡＤ変換器１６によってデジタル信号に変換したうえで、予め入，出力特性の変換テーブルが設定されたルックアップ用のメモリ１７を用いて、低照度から高照度の全域にわたって対数特性をもった変換出力Ｖｏ′を得るようにしている（特開平１１−２１１５６５号公報参照）。
【００１２】
図１０は、イメージセンサ８から出力されるセンサ信号Ｖｏの特性ＴＡを、低照度から高照度の全領域にわたって対数特性になるように変換したセンサ信号Ｖｏ′の特性ＴＢを示している。
【００１３】
しかし、テーブルを用いてイメージセンサ８から出力されるセンサ信号Ｖｏの出力特性を完全対数特性になるように変換するのでは、デジタル的に増幅されるのでノイズも同様に幅増されてしまい、ノイジーな撮影画像になってしまう。
【００１４】
いま、イメージセンサ８から出力されるセンサ信号Ｖｏの特性を完全対数特性のセンサ信号Ｖｏ′に変換する場合、図１１に示すように、低照度領域においては大きなゲインをもたせなければならないが、ＳＮ比は一定であることから、低照度領域ではノイズが強調されてしまうことになる。また、デジタル的に処理するために、低照度領域ではゲインが大きいことから、ＴＢ′に示すように、変換される特性の階調が粗くなってしまう。
【００１５】
ノイズを低減する手法としては、フィルタを用いてノイズを除去する方法もあるが、その場合、高周波成分がなくなってしまうので画像（輪郭）がぼやけてしまう。
【００１６】
低照度領域でのＳＮ比の改善および密な階調度確保のためには、アナログ段で充分な増幅を行うことも有効であるが、アナログ段で単純に増幅すると、ＡＤ変換器１３の入力範囲は有限であることから、ダイナミックレンジを狭めてしまうことになる。
【００１７】
【発明が解決しようとする課題】
解決しようとする問題点は、イメージセンサから出力される各画素のセンサ信号を増幅してデジタル信号に変換する場合、その処理信号にはイメージセンサに含まれるノイズ、増幅器やＡＤ変換器の内部ノイズなどが存在する。そのノイズの影響を軽減するためには、センサ信号をノイズよりも充分大きくなるように増幅してやればよいが、増幅器のゲインを大きくすると処理速度が遅くなってしまい、イメージセンサから高速で転送されてくるセンサ信号を処理する場合に不利になる。また、ＡＤ変換する場合にあっても、大振幅で転送速度のはやいセンサ信号を取り扱うのは、応答速度の点などから実現しににくなっている（高速処理用のＡＤ変換器で取り扱うことのできる入力電圧範囲は低速処理用のものよりも狭くなっている）。このように、イメージセンサから高速で転送されてくるセンサ信号をデジタル信号に変換する場合には、特に低照度領域の出力にあって、高いＳＮ比を得ることが困難になっていることである。
【００１８】
【課題を解決するための手段】
本発明は、各画素におけるセンサ信号を増幅したうえでデジタル信号に変換して出力するようにしたイメージセンサにあって、低照度領域の出力におけるＳＮ比を向上させるとともに分解能の改善を図るべく、ゲインの異なる２つの増幅器を用いてセンサ信号をそれぞれ増幅して、各増幅したセンサ信号をそれぞれＡＤ変換器によってデジタル信号に変換する手段と、ゲインが大きい方の増幅器によって増幅したセンサ信号のＡＤ変換された値を予め設定した基準値と比較して、そのＡＤ変換された値が基準値以下のＡＤ変換の有効範囲にあるか否かを判定する手段と、そのＡＤ変換された値が基準値以下にあるときにゲインが大きい方の増幅器によって増幅したセンサ信号のＡＤ変換された値を選択し、そのＡＤ変換された値が基準値を越えたときにゲインが小さい方の増幅器によって増幅したセンサ信号のＡＤ変換された値を選択する手段を設けるようにしている。
【００１９】
【実施例】
本発明に係るイメージセンサにあっては、基本的に、前述した図１に示す光センサ回路を画素単位に用いている。
【００２０】
そして、その光センサ回路にあって、撮影に先がけて、対数特性変換用のトランジスタＱ１のドレイン電圧ＶＤを所定時間だけ撮影特の定常値よりも低く設定して、フォトダイオードＰＤの寄生容量Ｃに蓄積された電荷を排出して初期化するようにしている。
【００２１】
図２は、そのときの光センサ回路における各部信号のタイムチャートを示している。ここで、ｔ１は初期化のタイミングを、ｔ２は光信号検出のタイミングを示している。トランジスタＱ１のドレイン電圧ＶＤを定常値（ハイレベルＨ）から低い電圧（ローレベルＬ）に切り換える所定時間ｔｍとしては、例えば１画素分の読出し速度が１００ｎｓｅｃ程度の場合に５μｓｅｃ程度に設定される。図中、ＴはフォトダイオードＰＤの寄生容量Ｃの蓄積期間を示しており、その蓄積期間ＴはＮＴＳＣ信号の場合１／３０ｓｅｃ（または１／６０ｓｅｃ）程度となる。
【００２２】
このようなものにあって、初期化時にＭＯＳトランジスタＱ１のドレイン電圧ＶＤがローレベルＬに切り換えられると、そのときのゲート電圧ＶＧとドレイン電圧ＶＤとの間の電位差がトランジスタＱ１のしきい値よりも大きければトランジスタＱ１が低抵抗状態になる。それにより、そのときのソース側の電位がドレイン電圧ＶＤと同じになり（実際にはしきい値分の電位差が残る）、フォトダイオードＰＤの接合容量Ｃが放電状態になる。
【００２３】
図４は、初期化時におけるトランジスタＱ１の電荷ｑの流れによる動作状態を模擬的に示している。
【００２４】
そして、ｔｍ時間の経過後にそのドレイン電圧ＶＤが定常のハイレベルＨに切り換えられて光信号の検出が行われると、ソース側の電位がドレイン電圧ＶＤよりも低くなって、そのときのゲート電圧ＶＧとドレイン電圧ＶＤとの間の電位差がしきい値よりも大きければＭＯＳトランジスタＱ１が低抵抗状態になり、フォトダイオードＰＤの接合容量Ｃが充電状態になる。
【００２５】
図５は、光信号検出時におけるトランジスタＱ１の電荷ｑの流れによる動作状態を模擬的に示している。
【００２６】
このように光信号の検出に先がけてフォトダイオードＰＤの接合容量Ｃを放電させて初期化したのちにその接合容量Ｃを充電させるようにすると、その初期化のタイミングから一定の時間経過した時点での出力電圧（フォトダイオードＰＤの端子電圧）Ｖｐｄは入射光Ｌｓの光量に応じた値となる。すなわち、初期化後には入射光Ｌｓの光量の変化に追随した一定の時定数による放電特性が得られるようになる。
【００２７】
その際、長時間放置すればドレイン電圧ＶＤからトランジスタＱ１を通して供給される電流とフォトダイオードＰＤを流れる電流とは同じになるが、前に残った電荷がなければ常に同じ放電特性が得られるので残像が生ずることがなくなる。
【００２８】
したがって、初期化してから一定の時間を定めて光信号を検出するようにすれば、入射光Ｌｓの光量に応じた残像のないセンサ信号Ｖｏを得ることができるようになる。
【００２９】
図６はフォトダイオードＰＤのセンサ電流が１Ｅ−１０Ａから１Ｅ−１５Ａまで急激に変化した場合の電圧信号Ｖｐｄの変化特性にあって、初期化してから一定の時間１／３０ｓｅｃ経過後に光信号の検出のタイミングを設定したときを示している。
【００３０】
図７は、１／３０ｓｅｃのタイミングで光信号の読み出しをくり返し行わせたときの電圧信号Ｖｐｄの増幅信号の特性を示している。これによれば、１／３０ｓｅｃごとに得られる信号特性はフォトダイオードＰＤへの入射光Ｌｓの光量に応じたセンサ電流に即したものとなり、残像の影響がないことがわかる。
【００３１】
図１２は、このような光センサ回路を画素単位として、画素をマトリクス状に複数配設して、各画素のセンサ信号の時系列的な読出し走査を行わせるようにしたイメージセンサの具体的な構成例を示している。
【００３２】
そのイメージセンサは、その基本的な構成が、例えば、Ｄ１１〜Ｄ４４からなる４×４の画素をマトリクス状に配設して、各１ライン分の画素列を画素列選択回路１から順次出力される選択信号ＬＳ１〜ＬＳ４によって選択し、その選択された画素列における各画素を、画素選択回路２から順次出力される選択信号ＤＳ１〜ＤＳ４によってスイッチ群３における各対応するスイッチＳＷ１〜ＳＷ４が逐次オン状態にされることによって各画素のセンサ信号Ｖｏが時系列的に読み出されるようになっている。図中、４は各画素における前記トランジスタＱ１のゲート電圧ＶＧ用電源であり、６はドレイン電圧ＶＤ用電源である。
【００３３】
そして、そのイメージセンサにあって、各１ライン分の画素列の選択に際して、その選択された画素列における各画素の前記トランジスタＱ１のドレイン電圧ＶＤを所定のタイミングをもって定常時のハイレベルＨおよび初期化時のローレベルＬに切り換える電圧切換回路５が設けられている。
【００３４】
このように構成されたイメージセンサの動作について、図１３に示す各部信号のタイムチャートとともに、以下説明をする。
【００３５】
まず、画素列選択信号ＬＳ１がハイレベルＨになると、それに対応するＤ１１，Ｄ１２，Ｄ１３，Ｄ１４からなる第１の画素列が選択される。そして、ＬＳ１がハイレベルＨになっている一定期間Ｔ１のあいだ画素選択信号ＤＳ１〜ＤＳ４が順次ハイレベルＨになって、各画素Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４のセンサ信号Ｖｏが順次読み出される。
【００３６】
次いで、画素列選択信号ＬＳ１がローレベルＬになった時点で次のＬＳ２がハイレベルＨになると、それに対応するＤ２１，Ｄ２２，Ｄ２３，Ｄ２４からなる第２の画素列が選択される。そして、ＬＳ２がハイレベルＨになっている一定期間Ｔ１のあいだ画素選択信号ＤＳ１〜ＤＳ４が順次ハイレベルＨになって、各画素Ｄ２１，Ｄ２２，Ｄ２３，Ｄ２４のセンサ信号Ｖｏが順次読み出される。
【００３７】
以下同様に、画素列選択信号ＬＳ３およびＬＳ４が連続的にハイレベルＨになって各対応する第３および第４の画素列が順次選択され、ＬＳ３およびＬＳ４がそれぞれハイレベルＨになっている一定期間Ｔ１のあいだ画素選択信号ＤＳ１〜ＤＳ４が順次ハイレベルＨになって、各画素Ｄ３１，Ｄ３２，Ｄ３３，Ｄ３４およびＤ４１，Ｄ４２，Ｄ４３，Ｄ４４のセンサ信号Ｖｏが順次読み出される。
【００３８】
また、画素列選択信号ＬＳ１がＴ１期間後にローレベルＬに立ち下がった時点で、そのとき選択されている第１の画素列における各画素Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４のドレイン電圧ＶＤ１をそれまでのハイレベルＨからローレベルＬに所定時間Ｔ２のあいだ切り換えることによって各画素の初期化が行われ、１サイクル期間Ｔ３の経過後に行われる次サイクルにおけるセンサ信号の読出しにそなえる。
【００３９】
次いで、画素列選択信号ＬＳ２がＴ１期間後にローレベルＬに立ち下がった時点で、そのとき選択されている第２の画素列における各画素Ｄ２１，Ｄ２２，Ｄ２３，Ｄ２４のドレイン電圧ＶＤ１をそれまでのハイレベルＨからローレベルＬに所定時間Ｔ２のあいだ切り換えることによって各画素の初期化が行われ、１サイクル期間Ｔ３の径過後に行われる次サイクルにおけるセンサ信号の読出しにそなえる。
【００４０】
以下同様に、画素列選択信号ＬＳ３およびＬＳ４がそれぞれＴ１期間後にローレベルＬに立ち下がった時点で、そのとき選択されている第３および第４の画素列にそれぞれ対応するドレイン電圧ＶＤ３をローレベルＬに切り換えて各画素の初期化が行われ、１サイクル期間Ｔ３の径過後に行われる次サイクルにおけるセンサ信号の読出しにそなえる。
【００４１】
なお、ここでは画素列選択信号ＬＳＸ（Ｘ＝１〜４）がＴ１期間後にローレベルＬに立ち下がった時点でドレイン電圧ＶＤＸをローレベルＬに切り換えて初期化を行わせるようにしているが、その初期化のタイミングは画素列選択信号ＬＳＸがローレベルＬ状態にある画素列選択の休止期間Ｔ４中であればよい。
【００４２】
本発明は、このようなイメージセンサから時系列的に出力する各画素のセンサ信号を増幅してデジタル信号に変換するに際して、図１４に示すような構成をとるようにしている。
【００４３】
それは、イメージセンサ８から時系列的に出力する各画素のセンサ信号Ｖｏをゲインの異なる２つの増幅器９１，９２を用いてセンサ信号Ｖｏをそれぞれ増幅したうえで、各増幅したセンサ信号をＡＤ変換器１０１，１０２によってデジタル信号ＤＳ−１，ＤＳ−２にそれぞれ変換するようにしている。そして、ゲインが大きい方の増幅器９２によって増幅したセンサ信号のＡＤ変換されたデジタル信号ＤＳ−２の値を比較判定回路１３において予め設定した基準値と比較して、そのデジタル信号ＤＳ−２の値が基準値以下のＡＤ変換の有効範囲にあるか否かを判定する。そして、その判定結果に応じた選択信号ＳＥＬＥＣＴが信号選択回路１４に与えられ、その信号選択回路１４においてデジタル信号ＤＳ−２の値が基準値以下にあるときにはゲインが大きい方の増幅器９２によって増幅したセンサ信号のＡＤ変換されたデジタル信号ＤＳ−２を選択し、デジタル信号ＤＳ−２の値が基準値を越えたときにゲインが小さい方の増幅器９１によって増幅したセンサ信号のＡＤ変換されたデジタル信号ＤＳ−２を選択して出力するようにしている。図中、１５は増幅器９１，９２のオフセット回路である。
【００４４】
すなわち、この構成によれば、増幅器９２のゲインは増幅器９１よりも大きいことから、ＡＤ変換器１０２の変換データは早くオーバフローになってしまうが、それがオーバフローしていないのであればそのときのデジタル信号ＤＳ−２の方がＳＮ比や分解能が高いからこちらを選択するようにすれば、低照度時のセンサ信号Ｖｏの電圧値が小さな領域においてＳＮ比と分解能を改善することができるようになる。
【００４５】
図１４の構成では、信号選択回路１４によって選択されたデジタル信号ＤＳ（ＤＳ−１またはＤＳ−２）にもとづいて、出力補正回路１２においてデジタル演算処理によりイメージセンサ８における各画素の構造上からくる出力特性のばらつきを補正するようにしている。そして、その補正されたデジタル化された各画素のセンサ信号を入，出力特性の変換デーブルが設定されたルックアップ用のメモリ１７を用いて、図９に示すように、低照度から高照度の全領域にわたって対数特性をもった変換出力ＤＳ′を得るようにしている。
【００４６】
その場合、図１５に示すように、低照度領域の分解能が高くなるように選択されたデジタル信号ＤＳにもとづいてテーブル変換されるため、に示すように、デジタル的に変換される特性ＴＢ″の階調が密になって階調数を充分に確保できるようになる。
【００４７】
図１７は、３つの画素の構成上からくる各センサ信号Ａ，Ｂ，Ｃの出力特性のバラツキ状態の一例を示している。ここで、画素出力のしきい値Ｈに応じたセンサ電流の値Ｉｍは各画素のセンサ信号信号Ａ，Ｂ，Ｃが非対数応答領域ＷＡから対数応答領域ＷＢに切り換わる点を示している。また、Ｉｏは暗時のセンサ電流を示している。
【００４８】
ここでは、このような非対数応答領域ＷＡにおける各画素のセンサ信号の出力特性の形状がほぼ同一で、対数応答領域ＷＢにおける各画素のセンサ信号の出力特性の傾きがそれぞれ異なるときのイメージセンサの出力補正を行わせる場合を示している。各画素のパラメータとして、それぞれの各センサ信号が非対数応答領域ＷＡから対数応答領域ＷＢに切り換わる点の情報と、暗時の画素出力とを用いている。
【００４９】
図１６は、図１７に示すセンサ信号の出力特性のばらつきを補正するための出力補正回路１２における処理のフローを示している。
【００５０】
メモリ１１には、センサ電流がＩｍの値のときに画素出力がＨとなるようなオフセット補正値ＯＦＳが設定されている。そして、オフセット補正部１２１において、そのオフセット補正値ＯＦＳを用いた加減算処理をなすことによって各画素のデジタル信号に変換されたセンサ信号ＤＳのオフセット補正を行わせると、図１８に示すように、各画素のセンサ信号Ａ，Ｂ，Ｃにおける非対数応答領域ＷＡの特性が一致するようになる。
【００５１】
次に、そのオフセット補正されたセンサ信号ＤＳ１にもとづき、ゲイン補正部１２２において、しきい値Ｈ以上の対数応答領域ＷＢに対してゲイン補正のための乗算処理を行う。
【００５２】
具体的には、オフセット補正されたセンサ信号ＤＳ１がしきい値Ｈ以上であるか否かを判断して、しきい値Ｈ以上であれば、すなわちセンサ信号ＤＳ１が対数応答領域ＷＢにあれば、メモリ１０から読み出されたゲイン補正のための所定の乗数ＭＬＴを用いて、
出力←Ｈ＋（センサ信号ＤＳ１−Ｈ）×乗数
なる演算を行って、その演算結果を出力補正されたセンサ信号ＤＳ２として出力する。
【００５３】
このような各画素のセンサ信号Ａ，Ｂ，Ｃのゲイン補正が行われた結果、図１９に示すように、対数応答領域ＷＢの特性が一致するようになる。
【００５４】
また、その際、オフセット補正されたセンサ信号ＤＳ１がしきい値Ｈよりも小さければ、すなわちセンサ信号ＤＳ１が非対数応答領域ＷＡにあれば、そのままオフセット補正されたセンサ信号ＤＳ１を出力補正されたセンサ信号ＤＳ２として出力する。
【００５５】
図２１は、３つの画素の構成上からくる各センサ信号Ａ，Ｂ，Ｃの出力特性のバラツキ状態の他の例を示している。
【００５６】
ここでは、このような対数応答領域ＷＢにおける各センサ信号の出力特性の傾きがほぼ同一で、非対数応答領域ＷＡにおける各センサ信号の出力特性の形状がそれぞれ異なるときにイメージセンサの出力補正を行わせる場合を示している。
【００５７】
図２０は、図２１に示すセンサ信号の出力特性のばらつきを補正するための出力補正回路１２における処理のフローを示している。
【００５８】
メモリ１１には、センサ電流がＩｍの値のときに画素出力がＨとなるようなオフセット補正値ＯＦＳが設定されている。そして、オフセット補正部１２１において、そのオフセット補正値ＯＦＳを用いた加減算処理をなすことによって各画素のデジタル信号に変換されたセンサ信号ＤＳのオフセット補正を行わせると、図２２に示すように、各画素のセンサ信号Ａ，Ｂ，Ｃにおける対数応答領域ＷＢの特性が一致するようになる。
【００５９】
次に、そのオフセット補正されたセンサ信号ＤＳ１にもとづき、ゲイン補正部１１２において、しきい値Ｈ以下の非対数応答領域ＷＡに対してゲイン補正のための乗算処理を行う。
【００６０】
具体的には、オフセット補正されたセンサ信号ＤＳ１がしきい値Ｈ以下であるか否かを判断して、しきい値Ｈ以下であれば、すなわちセンサ信号ＤＳ１が非対数応答領域ＷＡにあれば、メモリ１０から読み出されたゲイン補正のための所定の乗数ＭＬＴを用いて、
出力←Ｈ−（Ｈ−センサ信号ＤＳ１）×乗数
なる演算を行って、その演算結果を出力補正されたセンサ信号ＤＳ２として出力する。
【００６１】
このような各画素のセンサ信号Ａ，Ｂ，Ｃのゲイン補正が行われた結果、図２３に示すように、非対数応答領域ＷＡの特性が一致するようになる。
【００６２】
また、その際、オフセット補正されたセンサ信号ＤＳ１がしきい値Ｈよりも大きければ、すなわちセンサ信号ＤＳ１が対数応答領域ＷＢにあれば、そのままオフセット補正されたセンサ信号ＤＳ１を出力補正されたセンサ信号ＤＳ２として出力する。
【００６３】
図２５は、イメージセンサ８における各画素の構成上からくるセンサ信号Ａ，Ｂ，Ｃの出力特性のバラツキ状態のさらに他の例を示している。
【００６４】
ここでは、対数応答領域ＷＢにおける各センサ信号Ａ，Ｂ，Ｃの出力特性の傾きがそれぞれ異なるとともに、非対数応答領域ＷＡにおける各センサ信号Ａ，Ｂ，Ｃの出力特性の形状がそれぞれ異なる場合を示している。
【００６５】
このような場合には、図２４の出力補正回路１２における処理のフローに示すように、前述した図１６および図２０に示す各処理を組み合せて行わせることによって、各センサ信号Ａ，Ｂ，Ｃのオフセット補正およびゲイン補正が逐次なされて最終的に非対数応答領域ＷＡおよび対数応答領域ＷＢの特性が一致したセンサ信号ＤＳ２′が得られるようになる。
【００６６】
なお、図１４の構成によれば、増幅器９１，９２のゲインの差異にもとづくセンサ信号の出力特性のばらつきは出力補正回路１２において補正される。
【００６７】
図２６は、本発明の他の実施例を示している。ここでは、前述のように、イメージセンサから出力する各画素のセンサ信号をゲインの異なる２つの増幅器によって増幅したうえで、それぞれＡＤ変換することによって得られたデジタル信号ＤＳ−１，ＤＳ−２にもとづいて、それぞれ出力補正回路１２１，１２２により各画素の出力特性のばらつきを補正したうえで、信号選択回路１４によってその各補正されたデジタル信号の選択を行う。そして、その選択されたデジタル信号ＤＳにもとづいて、入，出力特性の変換テーブルが設定されているルックアップ用のメモリ１７を用いて、低照度から高照度の全領域にわたって対数特性をもった変換出力ＤＳ′を得るようにしている。
【００６８】
図２７は、本発明のさらに他の実施例を示している。ここでは、前述のように、イメージセンサから出力する各画素のセンサ信号をゲインの異なる２つの増幅器によって増幅し、ＡＤ変換することによって得られた各デジタル信号ＤＳ−１，ＤＳ−２にもとづいて、それぞれ出力補正回路１２１，１２２により各画素の出力特性のばらつきを補正したうえで、入，出力特性の変換テーブルが設定されているルックアップ用のメモリ１７１，１７２を用いて、低照度から高照度の全領域にわたって対数特性をもった変換出力ＤＳ−１′，ＤＳ−２′をそれぞれ得て、信号選択回路１４によりその各変換出力ＤＳ−１′，ＤＳ−２′の選択を行って選択出力ＤＳ′を生ずるようにしている。この場合、２つのメモリ１７１，１７２を用いることによって、２つの増幅器のゲインの誤差が補正されて出力する。
【００６９】
図２８は、本発明のさらに他の実施例を示している。ここでは、前述のように、イメージセンサから出力する各画素のセンサ信号をゲインの異なる２つの増幅器によって増幅し、ＡＤ変換することによって得られた各デジタル信号ＤＳ−１，ＤＳ−２を信号選択回路１４１に与えて、その選択されたデジタル信号ＤＳ（ＤＳ−１またはＤＳ−２）にもとづいて出力補正回路１２において各画素の出力特性のばらつきを補正したうえで、２つのメモリ１７１，１７２を用いて２つの増幅器のゲインの誤差を補正して、信号選択回路１４２から選択出力ＤＳ′を得るようにしている。信号選択回路１４１と信号選択回路１４２とには同一の選択信号ＳＥＬＥＣＴが与えられて、信号選択回路１４１においてデジタル信号ＤＳ−１（ＤＳ−２）が選択されたときには、信号選択回路１４１においてメモリ１７１（１７２）側の変換出力が選択されるようになっている。
【００７０】
図１４および図２８の構成にあって、信号選択回路１４によって選択されたデジタル信号ＤＳにもとづいて出力補正回路１２において各画素の出力特性のばらつきを補正するに際して、２つの増幅器のゲインにそれぞれ応じて予め設定された補正に用いる定数（オフセット補正値ＯＦＳ、ゲイン補正の乗数ＭＬＴ）をデジタル信号ＤＳ−１，ＤＳ−２の選択状態に応じて切り換えて用いるようにしている。
【００７１】
具体的には、図２９に示すように、２つの増幅器のゲインにそれぞれ応じた最適な補正定数が設定された２つのメモリ１１１，１１２を設けて、図示しないＥＣＵの制御下において、イメージセンサから各画素のセンサ信号を時系列的に読み出すときのアドレス信号ＡＤＤＲＥＳＳ（Ｘ，Ｙ）に応じて各メモリ１１１，１１２から読み出された定数を、補正定数選択回路１８において選択信号ＳＥＬＥＣＴに応じて選択して出力補正回路１２に与えるようにする。
【００７２】
あるいはまた、図３０に示すように、一方の増幅器のゲインに応じた最適な補正定数が設定された１つのメモリ１１を設けて、図示しないＥＣＵの制御下において、イメージセンサから各画素のセンサ信号を時系列的に読み出すときのアドレス信号ＡＤＤＲＥＳＳ（Ｘ，Ｙ）に応じてメモリ１１から読み出された定数を、定数修正回路１９において他方の増幅器のゲインに応じた最適な補正定数に見合うように修正したうえで、補正定数選択回路１８において選択信号ＳＥＬＥＣＴに応じて何れかの定数を選択して出力補正回路１２に与えるようにする。
【００７３】
また、図２６および図２７の構成にあって、各デジタル信号ＤＳ−１，ＤＳ−２にもとづいて出力補正回路１２１，１２２において出力特性のばらつきをそれぞれ補正するに際して、２つの増幅器のゲインにそれぞれ応じて予め設定された補正に用いる定数（オフセット補正値ＯＦＳ、ゲイン補正の乗数ＭＬＴ）をデジタル信号ＤＳ−１，ＤＳ−２の選択状態に応じて切り換えて用いるようにしている。
【００７４】
具体的には、図３１に示すように、２つの増幅器のゲインにそれぞれ応じた最適な補正定数が設定された２つのメモリ１１１，１１２を設けて、図示しないＥＣＵの制御下において、イメージセンサから各画素のセンサ信号を時系列的に読み出すときのアドレス信号ＡＤＤＲＥＳＳ（Ｘ，Ｙ）に応じて各メモリ１１１，１１２から読み出された定数をそれぞれ出力補正回路１２１，１２２に与えるようにする。
【００７５】
あるいはまた、図３２に示すように、一方の増幅器（９１）のゲインに応じた最適な補正定数が設定された１つのメモリ１１を設けて、図示しないＥＣＵの制御下において、イメージセンサから各画素のセンサ信号を時系列的に読み出すときのアドレス信号ＡＤＤＲＥＳＳ（Ｘ，Ｙ）に応じてメモリ１１から読み出された定数を出力補正回路１２１に与えるとともに、そのメモリ１１から読み出された定数を定数修正回路１９において他方の増幅器（９２）のゲインに応じた最適な補正定数に見合うように修正したうえで出力補正回路１２２に与えるようにする。
【００７６】
【発明の効果】
以上、本発明によるイメージセンサにあっては、各画素におけるセンサ信号を増幅したうえでデジタル信号に変換して出力するに際して、ゲインの異なる２つの増幅器を用いて増幅したセンサ信号をそれぞれ専用のＡＤ変換器によってデジタル信号に変換して、増幅ゲインが大きい方のデジタル信号がそのＡＤ変換器の有効範囲にある限りその増幅ゲインが大きい方のデジタル信号を選択して出力し、有効範囲を越えたときに増幅ゲインが小さい方のデジタル信号を選択して出力するようにしているので、低照度領域におけるセンサ信号のＳＮ比を向上させるとともにデジタル分解能を改善させることができるという利点を有している。したがって、入，出力特性の変換テーブルを用いて任意の出力特性をもったセンサ信号に変換する場合に、ノイズが強調されることがなく、階調が密な画質の良いデジタル画像を得ることができるようになる。
【図面の簡単な説明】
【図１】本発明に係るイメージセンサに用いられる１画素分の光センサ回路を示す電気回路図である。
【図２】光センサ回路における各部信号のタイムチャートである。
【図３】光センサ回路の初期化を行わせたときの照度に対するセンサ信号の出力特性を示す図である。
【図４】光センサ回路の初期化時におけるトランジスタＱ１の電荷ｑの流れによる動作状態を模擬的に示す図である。
【図５】光センサ回路の光信号検出時におけるトランジスタＱ１の電荷ｑの流れによる動作状態を模擬的に示す図である。
【図６】光センサ回路におけるフォトダイオードＰＤのセンサ電流が変化したときの各電圧信号Ｖｐｄの変化特性を示す図である。
【図７】光センサ回路において所定のタイミングで光信号の読み出しをくり返し行わせたときの電圧信号Ｖｐｄの増幅信号の特性を示す図である。
【図８】初期化を行わないときの光センサ回路における入射光量が少ないときに所定のタイミングで読み出される画信号の出力特性を示す図である。
【図９】従来のイメージセンサから出力するセンサ信号をＡＤ変換して、メモリテーブルを用いて入出力特性変換の処理を行わせるための構成を示すブロック図である。
【図１０】従来のイメージセンサにおけるセンサ信号の特性を完全対数特性になるように入出力特性の変換を行ったときの照度に対するセンサ信号の特性を示す図である。
【図１１】従来のイメージセンサにおけるセンサ信号の特性を完全対数特性になるように入出力特性の変換を行ったときの低照度領域におけるセンサ信号の特性およびデジタル的に変換されるセンサ信号の階調を示す特性図である。
【図１２】本発明に係るイメージセンサの具体的な構成例を示すブロック図である。
【図１３】図１２に示す構成におけるイメージセンサの各部信号のタイムチャートである。
【図１４】本発明によるイメージセンサの一実施例を示すブロック構成図である。
【図１５】本発明によってイメージセンサにおけるセンサ信号の特性を完全対数特性になるように入出力特性の変換を行ったときの低照度領域におけるセンサ信号の特性およびデジタル的に変換されるセンサ信号の階調を示す特性図である。
【図１６】図１４の構成における出力補正回路における処理のフローの一例を示す図である。
【図１７】イメージセンサにおける各画素の構成上からくるセンサ信号の出力特性のバラツキ状態の一例を示す特性図である。
【図１８】図１７に示す出力特性のバラツキをもった各画素のセンサ信号をオフセット補正した結果を示す特性図である。
【図１９】図１７に示す出力特性のバラツキをもった各画素のセンサ信号をオフセット補正およびゲイン補正した結果を示す特性図である。
【図２０】図１４の構成における出力補正回路における処理のフローの他の例を示す図である。
【図２１】イメージセンサにおける各画素の構成上からくるセンサ信号の出力特性のバラツキ状態の他の例を示す特性図である。
【図２２】図２１に示す出力特性のバラツキをもった各画素のセンサ信号をオフセット補正した結果を示す特性図である。
【図２３】図２１に示す出力特性のバラツキをもった各画素のセンサ信号をオフセット補正およびゲイン補正した結果を示す特性図である。
【図２４】図１４の構成における出力補正回路における処理のフローのさらに他の例を示す図である。
【図２５】イメージセンサにおける各画素の構成上からくるセンサ信号の出力特性のバラツキ状態のさらに他の例を示す特性図である。
【図２６】本発明の他の実施例を示す部分的なブロック構成図である。
【図２７】本発明のさらに他の実施例を示す部分的なブロック構成図である。
【図２８】本発明のさらに他の実施例を示す部分的なブロック構成図である。
【図２９】図１４および図２８の構成にあって、出力補正回路に２つの増幅器のゲインにそれぞれ見合った補正定数をセンサ信号の選択状態に応じて切り換えて与えるようにしたときの一構成例を示すブロック図である。
【図３０】図１４および図２８の構成にあって、１つの出力補正回路に２つの増幅器のゲインにそれぞれ見合った補正定数をセンサ信号の選択状態に応じて切り換えて与えるようにしたときの他の構成例を示すブロック図である。
【図３１】図２６および図２７の構成にあって、並設された２つの出力補正回路に２つの増幅器のゲインそれぞれ見合った補正定数を与えるようにしたときの一構成例を示すブロック図である。
【図３２】図２６および図２７の構成にあって、並設された２つの出力補正回路に２つの増幅器のゲインそれぞれ見合った補正定数を与えるようにしたときの他の構成例を示すブロック図である。
【符号の説明】
８  イメージセンサ
９１  増幅器
９２  増幅器
１０１  ＡＤ変換器
１０２  ＡＤ変換器
１１１  補正定数用メモリ
１１２  補正定数用メモリ
１２  出力補正回路
１２１  出力補正回路
１２２  出力補正回路
１３  比較判定回路
１４  信号選択回路
１４１  信号選択回路
１４２  信号選択回路
１５  オフセット回路
１７  入，出力特性変換用のメモリ
１７１  入，出力特性変換用のメモリ
１７２  入，出力特性変換用のメモリ
１８  補正定数選択回路
１９  定数修正回路
【図１】
2004229257.tif 000003
【図２】
2004229257.tif 000004
【図３】
2004229257.tif 000005
【図４】
2004229257.tif 000006
【図５】
2004229257.tif 000007
【図６】
2004229257.tif 000008
【図７】
2004229257.tif 000009
【図８】
2004229257.tif 000010
【図９】
2004229257.tif 000011
【図１０】
2004229257.tif 000012
【図１１】
2004229257.tif 000013
【図１２】
2004229257.tif 000014
【図１３】
2004229257.tif 000015
【図１４】
2004229257.tif 000016
【図１５】
2004229257.tif 000017
【図１６】
2004229257.tif 000018
【図１７】
2004229257.tif 000019
【図１８】
2004229257.tif 000020
【図１９】
2004229257.tif 000021
【図２０】
2004229257.tif 000022
【図２１】
2004229257.tif 000023
【図２２】
2004229257.tif 000024
【図２３】
2004229257.tif 000025
【図２４】
2004229257.tif 000026
【図２５】
2004229257.tif 000027
【図２６】
2004229257.tif 000028
【図２７】
2004229257.tif 000029
【図２８】
2004229257.tif 000030
【図２９】
2004229257.tif 000031
【図３０】
2004229257.tif 000032
【図３１】
2004229257.tif 000033
【図３２】
2004229257.tif 000034