(57)【要約】【課題】  データラインでデータ信号を受信する方法、送信する)方法、そして該当する装置を提供する。【解決手段】  データ線を各々がＮ(正の定数)個の入力データ信号とＭ個の基準信号を有するグループに編成する段階と、Ｍ(正の定数、<Ｎ)個の基準線上のＭ個の基準信号をＮ個の入力データ線の各グループと関連させる段階と、データ線上のデータと基準線上の基準信号を受信する段階と、各グループに対しＮ個のデータ線上の信号パラメータとＭ個の基準線上の信号パラメータとの差によって、データ線上のデータ値を各々決定する段階とを具備するデータ信号受信方法である。【選択図】      図５Ｂ
2004282741.tif 000002
【特許請求の範囲】
【請求項１】
データ線でデータ信号を受信する方法において、
前記データ線を各々がＮ(正の定数)個の入力データ信号とＭ個の基準信号とを有するグループで編成する段階と、
Ｍ(正の定数、<Ｎ)個の基準線上のＭ個の基準信号をＮ個の入力データ線の各グループと関連させる段階と、
前記データ線上のデータと前記基準線上の基準信号とを受信する段階と、
各グループに対して前記Ｎ個のデータ線上の信号パラメータと前記Ｍ個の基準線上の信号パラメータとの差によって、前記データ線上のデータ値を各々決定する段階と、を具備することを特徴とするデータ信号受信方法。
【請求項２】
Ｍ＝１とＮ＝２の内、少なくともひとつが真であることを特徴とする請求項１に記載のデータ信号受信方法。
【請求項３】
前記データ線は、前記データ線とゲート線の格子として構成されるディスプレイパネルを含む平面パネルディスプレイ装置の一部であることを特徴とする請求項１に記載のデータ信号受信方法。
【請求項４】
前記平面パネルディスプレイ装置は、液晶ディスプレイ装置であることを特徴とする請求項３に記載のデータ信号受信方法。
【請求項５】
前記データ値を決定する段階は、データ線上の電流と前記基準線上の電流との差を決定することによって、前記データ線上のデータ値を決定することを特徴とする請求項１に記載のデータ信号受信方法。
【請求項６】
データ線でデータ信号を伝送する方法において、
前記データ線を各々がＮ(正の定数)個の入力データ信号を有するグループに編成する段階と、
Ｍ(正の定数、<Ｎ)個の基準線上のＭ個の基準信号をＮ個の入力データ線の各グループと関連させる段階と、
前記データ線でデータと前記基準線で基準信号を送信する段階と、を具備して、
各グループに対して前記Ｎ個のデータ線のデータ値は前記Ｎ個のデータ線上の信号パラメータと前記Ｍ個の基準線上の信号パラメータとの差によって各々決定されうることを特徴とするデータ信号伝送方法。
【請求項７】
Ｍ＝１とＮ＝２の内、少なくともひとつが真であることを特徴とする請求項６に記載のデータ信号伝送方法。
【請求項８】
前記データ線は、前記データ線とゲート線の格子として構成されるディスプレイパネルを含む平面パネルディスプレイ装置の一部であることを特徴とする請求項６に記載のデータ信号伝送方法。
【請求項９】
前記平面パネルディスプレイ装置は、液晶ディスプレイ装置であることを特徴とする請求項８に記載のデータ信号伝送方法。
【請求項１０】
前記データ線のデータ値は、データ線上の電流と前記基準線上の電流との差によって各々決定されうることを特徴とする請求項６に記載のデータ信号伝送方法。
【請求項１１】
データ線で提供されたデータ信号を受信する受信器において、
Ｎ(正の定数)個のデータ線上のＮ個の入力データ信号とＭ(正の定数で、<Ｎ)個の基準線上のＭ個の基準信号とを受信する入力部と、
前記Ｎ個のデータ線上の信号パラメータと前記Ｍ個の基準線上の信号パラメータとの差によって前記Ｎ個のデータ線上のデータ値を各々決定する決定部と、を具備するデータ信号受信器。
【請求項１２】
Ｍ＝１とＮ＝２の内、少なくともひとつが真であることを特徴とする請求項１１に記載のデータ信号受信器。
【請求項１３】
前記データ線は、前記データ線とゲート線の格子として構成されるディスプレイパネルを含む平面パネルディスプレイ装置の一部であることを特徴とする請求項１１に記載のデータ信号受信器。
【請求項１４】
前記平面パネルディスプレイ装置は、液晶ディスプレイ装置であることを特徴とする請求項１３に記載のデータ信号受信器。
【請求項１５】
前記決定部は、データ線上の電流と前記基準線上の電流間の差を決定することによって前記データ線のデータ値を決定することを特徴とする請求項１１に記載のデータ信号受信器。
【請求項１６】
データ線でデータ信号を送信する送信器において、
Ｎ(正の定数)個のデータ線上のＮ個のデータ信号を伝送するデータ出力部と、
Ｍ(正の定数で、<Ｎ)個の基準線上のＭ個の基準信号を送信する基準出力部と、を具備して、
前記データ線の内、特定線上のデータ値は前記Ｎ個のデータ線上の信号パラメータと前記Ｍ個の基準線上の信号パラメータとの差によって受信器で決定されうることを特徴とするデータ信号送信器。
【請求項１７】
Ｍ＝１とＮ＝２の内、少なくともひとつが真であることを特徴とする請求項１６に記載のデータ信号送信器。
【請求項１８】
前記データ線は、前記データ線とゲート線の格子として構成されるディスプレイパネルを含む平面パネルディスプレイ装置の一部であることを特徴とする請求項１６に記載のデータ信号送信器。
【請求項１９】
前記平面パネルディスプレイ装置は、液晶ディスプレイ装置であることを特徴とする請求項１８に記載のデータ信号送信器。
【請求項２０】
前記データ線のデータ値は、データ線上の電流と前記基準線上の電流との差によって各々決定されうることを特徴とする請求項１６に記載のデータ信号送信器。
【請求項２１】
データ線とゲート線の格子として構成されるディスプレイパネルを具備する平面パネルディスプレイ装置において、
前記データ線の各々をドライビングする複数のデータドライバー回路であり、前記各データドライバーはＮ(正の定数)個の入力データ線上のＮ個の信号とＭ(正の定数で、<Ｎ)個の基準線上のＭ個の基準信号を受信する前記複数のデータドライバー回路を具備して、
各データドライバー回路は、前記データ線の特定データ線上の少なくとも一つの信号パラメータと前記基準線上の少なくとも一つの信号パラメータとの差によって、前記特定データ線上のデータ値を決定されうることを特徴とする平面パネルディスプレイ装置。
【請求項２２】
前記平面パネルディスプレイ装置は、受信されたビデオ信号をゲート信号とソース信号とに変換するタイミングコントローラをさらに具備して、
前記タイミングコントローラは、前記Ｎ個の入力データ線を通じて各データドライバー回路にＮ個のソース信号を提供できることを特徴とする請求項２１に記載の平面パネルディスプレイ装置。
【請求項２３】
前記各データドライバー回路は、前記特定データ線上の電流と前記基準線上の電流との差によって、前記特定データ線上のデータ値を決定されうることを特徴とする請求項２１に記載の平面パネルディスプレイ装置。
【請求項２４】
前記各データドライバー回路は、前記Ｎ個のデータ線の各々に対する比較器を含んで、
前記各比較器は、それぞれの入力線に連結される一つの入力端子と前記Ｍ個の基準線のひとつに連結される他の入力端子を有することを特徴とする請求項２３に記載の平面パネルディスプレイ装置。
【請求項２５】
Ｍ＝１とＮ＝２の内、少なくともひとつが真であることを特徴とする請求項２１に記載の平面パネルディスプレイ装置。
【請求項２６】
前記平面パネルディスプレイ装置は、液晶ディスプレイ装置であることを特徴とする請求項２１に記載の平面パネルディスプレイ装置。
【請求項２７】
前記ディスプレイパネルは、光伝達制御物質を取り囲むことの一部を形成する透明基板を含み、前記複数のデータドライバー回路はチップ-オン-ガラス形態の構造であって前記透明基板上に形成されることを特徴とする請求項２１に記載の平面パネルディスプレイ装置。
【請求項２８】
前記各入力データ線は、前記ドライバー回路の一部として形成される終端素子を有する伝送線であることを特徴とする請求項２７に記載の平面パネルディスプレイ装置。
【請求項２９】
前記複数のデータドライバー回路は、前記ディスプレイパネルと分離された構造上に備わることを特徴とする請求項２１に記載の平面パネルディスプレイ装置。
【請求項３０】
前記分離された構造は印刷回路基板またはフィルムであり、前記複数のデータドライバー回路は、前記印刷回路基板または前記フィルム上に形成されることを特徴とする請求項２９に記載の平面パネルディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バスインターフェース技術に係り、特に高いデータ率と外部雑音に強い特性を有するデータ信号伝送、受信方法及びこの方法を採用する装置に関する。
【背景技術】
【０００２】
平面パネルディスプレイ上のピクセルは、一般的にソースライン(一般的にマトリックスのカラムに該当)とゲートライン(一般的にマトリックスのローに該当)との交差点に対応される。ディスプレイフォーマットが大くなる趨勢によって、ディスプレイに伝えられるべきのデータ率も高まらねばならない。例えば、同じクロック周波数を使用する場合、１６００カラムと１２００ロー、すなわち１６００Ｘ１２００を有する超拡張グラフィックアレイ(ultra extended graphic array、以下、ＵＸＧＡとする)は、スーパービデオグラフィックアレイ(以下、ＳＶＧＡとする)フォーマット８００Ｘ６００のデータ伝送率の４倍のデータ伝送率を必要とする。実質的には、ＳＶＧＡが必要とするインターフェースバスのデータラインより４倍多いデータラインをＵＸＧＡが必要とするという意味である。しかし、仮りに各インターフェースバスのためのデータラインの数が同一ならば、ＵＸＧＡインターフェースバスはＳＶＧＡのインターフェースバスより４倍速い周波数で動作せねばならない。
【０００３】
グレースケールのビット長さが長くなることが、ディスプレイ分野でのさらに他の趨勢である。以前には１８ビットグレースケールスキームが一般的であった。２４ビットグレースケールスキームが１８ビットスキームに代わる傾向である。そして、今後益々、より長いビットスキームが採用されるであろう。２４ビットスキームは、赤色（Ｒ）用８ビット、緑色（Ｇ）用８ビット及び青色（Ｂ用８ビットを使用する。１８ビットスキームは、各色相、すなわちＲ、Ｇ、Ｂに対して６ビットを使用する。グレースケールビット長さが１８から２４に変化することによって、データ率も約３３％上昇する。
【０００４】
図１は、従来技術に係る平面パネルディスプレイシステムの概略的なブロック図である。従来技術に係る平面パネルディスプレイシステム１００は、低電圧差動信号(low voltage differential signal、以下、ＬＶＤＳ)送信器１０４を含むグラフィックコントローラ１０２を具備する。システム１００は、平面パネルディスプレイ装置１０６、例えば液晶ディスプレイ(Liquid Crystal Display、以下、ＬＣＤとする)装置をさらに具備する。平面パネルディスプレイ装置１０６は、タイミングコントローラ１０８、ソースドライバー回路１１０、ゲートドライバー回路１１２及び薄膜トランジスター(thin film transistor、ＴＦＴ)ＬＣＤパネル１１４を含む。グラフィックコントローラ１０２はLＶＤＸ送信器１０４を通じて、タイミングコントローラ１０８にディスプレイ信号を提供する。タイミングコントローラ１０８は、ソースドライバー回路１１０及びゲートドライバー回路１１２に該当データ信号を提供する。
【０００５】
ＬＣＤ装置１０６のインターフェースバスを具現する第一の類型の技術は、トランジスター-トランジスターロジック(transistor-transistor logic、ＴＴＬ)に基盤をおいている。
【０００６】
図２Ａは、従来技術に係るＴＴＬディスプレイシステム２００の単純な概略的なブロック図である。システム２００は、自体送信器２０４を含むタイミングコントローラ２０２、伝送線２０６及び自体受信器２１０を含むソースドライバー２０８を具備する。図２Ａは、一つの送信器２０４、一本の伝送線２０６及び一つの受信器２１０に単純化された。しかし、実際には各々に対して複数個ずつ存在するのである。
【０００７】
図２Ｂは、ＴＴＬディスプレイシステム２００をさらに詳細に図示するブロック図である。図２Ｂは、ＬＶＤＳ送信器２１２及びＬＣＤ装置２１４を具備する。ＬＣＤ装置２１４は、自主的にＬＶＤＳ受信器２１８、位相同期ループ(phase-locked-loop、ＰＬＬ)２１９及びＴＴＬ送信器２２０を含むタイミングコントローラ２１６を具備する。ＬＣＤ装置２１４は、複数のソースドライバー２０８１、２０８２…２０８８をさらに具備する。
【０００８】
図２Ｂは、６ビットグレースケールスキームを仮定する。したがって、ＬＶＤＳ送信器２１２により受信される各ピクセルのデータは総１８ビット、すなわちＲ、Ｇ及びＢ色相各々に対して６ビットを示す。基本的なＴＴＬ技術は、約４０ＭＨｚまでのクロック速度で動作できる。このようなクロック速度は、ＳＶＧＡフォーマット８００Ｘ６００に対しては充分である。しかし、拡張グラフィックアレイ(extended graphic array、以下、ＸＧＡとする)フォーマット１０２４Ｘ７６８に対しては充分でない。従来技術は周波数分割を利用して、ＴＴＬ技術をより高いＸＧＡレベル解像度に適用させた。すなわち、図２Ｂのタイミングコントローラ２１６は、ＬＶＤＳ受信器２１８を通じて６５ＭＨｚのレートでディスプレイデータを受信する。ＬＶＤＳ受信器２１８は、ディスプレイデータをＴＴＬ送信器２２０に伝達する。ＴＴＬ送信器２２０は、ソースドライバー２０８各々に連結した二つの伝送線２０６Ａ、２０６Ｂを通じて、データをそれぞれのソースドライバー２０８に提供する。各々の伝送線は、６５ＭＨｚの入力データ率の半分、すなわち３２.５ＭＨｚで動作する。
【０００９】
しかし、このような高速ＴＴＬ配列には問題点がある。まず、図２Ｂに図示されたように、周波数が半分になる代わりにデータラインの数が２倍となる。これによってタイミングコントローラの出力ピンとカラムドライバーの入力ピンの数が増加して、したがって印刷回路基板(printed circuit board：ＰＣＢ)の面積が増え、費用が増加して小型デザインを得にくくなる。
【００１０】
その上、印刷回路基板上の交差点の密度が高まることにより、そうした配線は信号ライン間の干渉でタイミング誤りを起こしやすい。
図２Ｃと２Ｄとは、ＴＴＬ伝送線２０６からの電界及び磁界放射パターンを各々示す。しかも、各伝送線２０６自体は外部雑音により容易に影響を受ける。伝送線２０６による雑音を減らすために、フィルター(図示せず)が伝送線２０６に挿入されうる。しかし、これによって消耗される印刷回路基板の面積はより増えて、タイミングマージンはより減る。
【００１１】
ＴＴＬ基盤のバスインターフェースのいくつの問題点を解決するために、減少されたスイング差動信号(reduced swing differential signaling、以下、ＲＳＤＳとする)バスインターフェースが従来技術では採択された。
【００１２】
図３Ａは、ＲＳＤＳバスインターフェースシステム３００の単純化された概略的なブロック図である。システム３００は、タイミングコントローラ３０２、１対の伝送線３０６Ａ、３０６Ｂ、終端抵抗３１１及びソースドライバー３０８を具備する。タイミングコントローラ３０２は自体送信器３０６を含んで、ソースドライバー３０８は自体受信器３１０を含む。
【００１３】
図３Ｂでは、図３ＡのＲＳＤＳバスインターフェースシステム３００をさらに詳細に図示する。特に、図３Ｂは、ＬＣＤ装置３１５にディスプレイデータを提供するＬＶＤＳ送信器３１２を具備する。ＬＣＤ装置３１５は、タイミングコントローラ３０２及びソースドライバー３２２を含む。タイミングコントローラ３０２は、ＬＶＤＳ受信器３１８及びＲＳＤＳ送信器３２０を含む。
【００１４】
図２Ｂのように、図３Ｂに対しても６ビットグレースケールスキームを仮定する。ピクセル当り総１８ビットのＲＧＢデータが６５ＭＨｚで、ＬＶＤＳ送信器３１２に供給される。このデータは、ＬＶＤＳ送信器３１２からＬＶＤＳ受信器３１８に伝えられる。ＬＶＤＳ受信器３１８は、データをＲＳＤＳ送信器３２０に伝達する。図２ＢのＴＴＬ基盤の技術と違い、図３ＢのＲＳＤＳ基盤の技術は９個のライン３０６Ａ、３０６Ｂを利用して、６５ＭＨｚでＲＳＤＳ送信器３２０から各ソースドライバーにデータを提供する。システム３００は、ＸＧＡモードにしたがうので１０２４ピクセルカラムが受容されるべきである。ＲＧＢ技術を利用して、三つの色相値Ｒ、Ｇ及びＢが各カラムに提供される。図３Ｂの例では、８個のソースドライバー３２２が備わっている。結果的に、各ソースドライバー３２２は３８４（１０２４Ｘ３/８）カラムまたはチャンネルをドライブする。
【００１５】
ＲＳＤＳバスインターフェースは、電流ループの概念に基盤をおいている。終端抵抗３１１にかかる電圧の差に当たる信号が、該当ロジックレベルが１か０かを伝達するのに使われる。伝送線３０６Ａ及び３０６Ｂの各々で流れる電流は、図２Ａの伝送線２０６に流れる電流より弱い。したがって、ＲＳＤＳバスインターフェースはより少ないレベルの電磁気干渉(Electro Magnetic Interference、ＥＭＩ)を発生する。図３Ｄと３Ｅとには、各々ＲＳＤＳバスインターフェース伝送線３０６Ａ、３０６Ｂに関連した電界及び磁界を示す。
【００１６】
図３Ｃは、図３Ａの感知回路をさらに詳細に示す。図３Ｃで、終端抵抗３１１は、総抵抗値が２Ｒzoになる二つ抵抗値Ｒzoの直列連結で表現される。図３Ｃで受信器３１０は比較器である。受信器の非反転入力は、終端抵抗の前端(すなわち、伝送線３０６Ａ)に連結され、反転入力は終端抵抗の後端(すなわち、伝送線３０６Ｂ)に連結される。終端抵抗３１１はソースドライバー３０８の外部にある、という事実に注目すべきである。換言すれば、ＲＳＤＳバスインターフェースは電流ソーシング及び電流感知スキームである。
【００１７】
ＲＳＤＳ技術では、伝送線３０６Ａ、３０６Ｂの信号の振幅が典型的なＴＴＬ振幅の３.３Ｖよりはるかに少ない０.２Ｖに減る。さらに、これは、ＲＳＤＳスキームで情報内容を伝達する伝送線３０６Ａ、３０６Ｂの電圧レベル間の相対的の差のためである。ＲＳＤＳ伝送線対の配列は、ＴＴＬの単一伝送線配列より少ないＥＭＩを発生する。さらに、ＲＳＤＳスキームに使われるさらに低信号レベルは、ＴＴＬスキームより狭い幅(width)を有するデータバスを可能にする。これによって、消耗される印刷回路基板面積も減る。
【００１８】
しかし、ＲＳＤＳスキームの短所は、各データが伝送線３０６Ａ、３０６Ｂを必要とするということである。これは印刷回路基板面積の消耗を顕著に増加させる。さらに、伝送線は外部終端抵抗の存在を必要とする。この点もまた、印刷回路基板面積の消耗を増加させる。最後に、ＲＳＤＳ技術は約１００ＭＨｚの最大クロック速度に制限される。これによって、ＲＳＤＳ技術は、より速いデータ率を必ず必要とするより高い解像度ディスプレイフォーマットに使われることが排除される。
【００１９】
ＲＳＤＳバスインターフェースでの限界のため、従来技術はウィスパーバスタイプのバスインターフェースを採択した。
図４Ａは、従来技術に係るウィスパーバスインターフェースシステム４００の単純化された概略的なブロック図である。システム４００は、タイミングコントローラ４０２、伝送線４０６及びソースドライバー４０８を具備する。タイミングコントローラ４０２は送信器４０４を含んで、ソースドライバー４０８は受信器４１０を含む。
【００２０】
図４Ｂは、ＬＶＤＳ送信器４１２とＬＣＤ装置４１４を含んでおり、図４Ａの従来技術に係るウィスパーバスインターフェースシステムをさらに詳細に示す。ＬＣＤ装置４１４は、タイミングコントローラ４１６及びソースドライバー４２２を含む。タイミングコントローラ４１６は、ＬＶＤＳ受信器４１８及びウィスパー送信器４２０を含む。送信器４１２はピクセル当り１８ビットのＲＧＢデータを受信して、受信されたデータを、受信器４１８を通じてタイミングコントローラ４１６に６５ＭＨｚのデータ率で提供する。受信器４１８は、６５ＭＨｚのレートでウィスパー送信器４２０にデータを伝達する。それにより、ウィスパー送信器４２０は、ディスプレイデータを７３.１２５ＭＨｚのレートでソースドライバー４２２に提供する。
【００２１】
図２Ａと２ＢとのＴＴＬ配列と同様に、図４Ａと４Ｂのウィスパーバス配列はデータ当りただ一つの伝送線を使用する。これは、図３Ａと３ＢとのＲＳＤＳ配列に使われるデータ当り二本の伝送線と対照される。図２Ａと２ＢとのＴＴＬ配列とは違い、図４Ａと４Ｂとのウィスパーバス配列は、伝送線４０６の電流をＴＴＬ技術の２mAレベルから３００μＡまで減らす。したがって、ウィスパーバス技術は少ないＥＭＩを発生して、少ない電力を消耗する。その上、ＲＳＤＳ技術と比較する時、ウィスパーバス配列は半分の伝送線の数を使用する。すなわち、ＲＳＤＳ技術は、２Ｎ伝送線を必要とするのに反して、ウィスパーバス技術はただＮ本のデータ伝送線を必要とする。
【００２２】
ウィスパーバス技術とＲＳＤＳ技術間のより大きい差は、ＲＳＤＳ技術の外部終端抵抗に関したことである。さらに、終端抵抗３１１は受信器３１０の集積回路の外部にある。図４Ｃは、反転入力がソースドライバー４０８の集積回路内にある直列に連結された終端抵抗４２５を通じて伝送線４０６に連結される比較器により具現される。終端抵抗４２５はトランジスターで具現されるアクティブ抵抗でありうる。比較器４１０の非反転入力(+)は基準電圧源４３０に連結される。そして、フィドバック抵抗４２８は比較器４１０の出力と反転入力(-)間に連結される。
【００２３】
ウィスパーバス技術はＲＳＤＳ技術と対応して、高いデータ率、減少されたバス幅と顕著に減少された電流レベルを得る。しかし、ウィスパーバス技術の単一伝送線配列は、相変らず外部雑音にかなり脆弱である。
【発明の開示】
【発明が解決しようとする課題】
【００２４】
従って、本発明がなそうとする技術的課題は、高いデータ率と外部雑音に強い特性を有するデータ信号送/受信方法、データ信号送/受信器及び平面パネルディスプレイ装置を提供することである。
【課題を解決するための手段】
【００２５】
前記技術的課題を達成するための本発明の一実施例は、データ線でデータ信号を受信する方法を提供する。前記データ信号受信方法は、前記データ線を各々がＮ(正の定数)個の入力データ信号とＭ個の基準信号とを有するグループで編成する段階と、Ｍ(正の定数、<Ｎ)個の基準線上のＭ個の基準信号とをＮ個の入力データ線の各グループと関連させる段階と、前記データ線上のデータと前記基準線上の基準信号を受信する段階と、及び各グループに対して前記Ｎ個のデータ線上の信号パラメータと前記Ｍ個の基準線上の信号パラメータ間の差によって、前記データ線上のデータ値を各々決定する段階とを具備する。
【００２６】
前記技術的課題を達成するための本発明の他の一実施例は、データ線でデータ信号を伝送する方法を提供する。前記データ信号伝送方法は前記データ線を各々がＮ(正の定数)個の入力データ信号を有するグループに編成する段階と、Ｍ(正の定数、<Ｎ)個の基準線上のＭ個の基準信号をＮ個の入力データ線の各グループと関連させる段階と、前記データ線でデータと前記基準線で基準信号を送信する段階とを具備して、各グループに対して前記Ｎ個のデータ線のデータ値は前記Ｎ個のデータ線上の信号パラメータと前記Ｍ個の基準線上の信号パラメータ間の差によって各々決定されうる。
【００２７】
前記技術的課題を達成するための本発明のさらに他の一実施例は、データ線で提供されたデータ信号を受信する受信器を提供する。前記受信器は、Ｎ(正の定数)個のデータ線上のＮ個の入力データ信号とＭ(正の定数で、<Ｎ)個の基準線上のＭ個の基準信号を受信する入力部と、及び前記Ｎ個のデータ線上の信号パラメータと前記Ｍ個の基準線上の信号パラメータの間の差によって前記Ｎ個のデータ線上のデータ値を各々決定する決定部とを具備する。
【００２８】
前記技術的課題を達成するための本発明のさらに他の一実施例は、データ線でデータ信号を送信する送信器を提供する。前記送信器はＮ(正の定数)個のデータ線上のＮ個のデータ信号を伝送するデータ出力部と、及びＭ(正の定数で、<Ｎ)個の基準線上のＭ個の基準信号を送信する基準出力部とを具備して、前記データ線の中の特定線上のデータ値は前記Ｎ個のデータ線上の信号パラメータと前記Ｍ個の基準線上の信号パラメータの間の差によって受信器で決定されうる。
【００２９】
前記技術的課題を達成するための本発明のさらに他の一実施例は、データ線とゲート線とで構成されるディスプレイパネルを具備する平面パネルディスプレイ装置を提供する。前記平面パネルディスプレイ装置は前記データ線の各々をドライビングする複数のデータドライバー回路であり、前記各データドライバーはＮ(正の定数)個の入力データ線上のＮ個の信号とＭ(正の定数で、<Ｎ)個の基準線上のＭ個の基準信号を受信する前記複数のデータドライバー回路を具備して、各データドライバー回路は前記データ線の特定データ線上の少なくとも一つの信号パラメータと前記基準線上の少なくとも一つの信号パラメータとの差によって前記特定データ線上のデータ値を決定されうる。
【００３０】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施例を例示する添付図面及び添付図面に記載された内容を参照するとよい。
【発明の効果】
【００３１】
本発明によれば、ひとつ以上のデータ伝送線に対して一本の基準伝送線が提供される。基準伝送線と一本以上のデータ伝送線は外部雑音によって同じように影響を受けるために、差動データ抽出は実質的に外部雑音に影響をほとんど受けない。したがって、本発明によれば、高いデータ率と少ないバス幅とを有しながらも外部雑音に強い特性を有する。
【発明を実施するための最良の形態】
【００３２】
以下、添付した図面を参照して本発明の望ましい実施例を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。
【００３３】
雑音免疫性を向上させるための一環として、本発明の実施例は、電流モードスキームと呼ばれる代替差動信号スキームを提供する。このような実施例は、ひとつ以上の該当データ伝送線に対して一本の基準伝送線を提供する。基準線と一本以上のデータ伝送線は外部雑音によって同じように影響を受けるために、差動データ抽出は実質的に外部雑音に影響を受けない。
【００３４】
本発明の一実施例に係る単純化された概略的なブロック図が図５Ａに図示される。図５Ａの電流モードディスプレイシステム５００は、タイミングコントローラ５０２、データ伝送線５０６、基準伝送線５０７及びソースドライバー５０８を具備する。タイミングコントローラ５０２は送信器５０４を含んで、ソースドライバー５０８は受信器５１０を含む。図５Ａのさらに詳細な図面が図５Ｂに図示される。図５Ｂは、低電圧差動単一(ＬＶＤＳ)送信器５１２とＬＣＤ装置５１４を示す。図５Ｂで送信器５１２は各ピクセルに対し総１８ビットのＲＧＢデータを受信すると仮定する。しかし、他のグレースケールビットの長さも使われる。
【００３５】
ＬＣＤ装置５１４は、タイミングコントローラ５０２及び複数の、例えば８個のソースドライバー５０８１、５０８２、…５０８８を含む。タイミングコントローラ５０２は、ＬＶＤＳ受信器５１８及び電流モード送信器５２０を含む。システム５００は、１０２４カラムと７６８ロー１０２４Ｘ７６８を有する拡張グラフィックアレイ(ＸＧＡ)モードを支援する。図５Ｂの各ソースドライバー５０８は、３８４(１０２４Ｘ３(ＲＧＢのため)/８)カラムまたはチャンネルをドライブする。
【００３６】
図６Ａは、本発明の他の一実施例に係る単純化された概略的なブロック図である。図６Ａの電流モードディスプレイシステム６００は、タイミングコントローラ６０２、データ伝送線６０６Ａ、６０６Ｂ、基準伝送線６０７及びソースドライバー６０８を具備する。タイミングコントローラ６０２は送信器６０４を含んで、ソースドライバー６０８は受信器６１０を含む。
【００３７】
図６Ｂは、図６Ａのシステムをさらに詳細に図示する。図６Ｂでのシステム６００は、ＬＶＤＳ送信器６１２とＬＣＤ装置６１４を含む。図６Ｂでの送信器６１２は、各ピクセルに対して総１８ビットのＲＧＢデータを受信すると仮定する。しかし、他のグレースケールビットの長さも使われる。ＬＣＤ装置６１５は、タイミングコントローラ６０２及び複数の、例えば８個のソースドライバーら６０８１、６０８２、…６０８８を含む。タイミングコントローラ６０２は、ＬＶＤＳ受信器６１８及び電流モード送信器６２０を含む。システム６００のソースドライバー５０８は、図５Ｂのソースドライバーと同様に、各々３８４カラムまたはチャンネルをドライブする。
【００３８】
図５Ａと５Ｂの実施例は、従来技術に係るＲＳＤＳ技術と同じ比率のデータ伝送線と基準伝送線、すなわちデータ伝送線当り一本の基準伝送線１:１を有する。この場合に、本実施例はこの点では長所を有せない。しかし、雑音に対する免疫性と外部ではない内部終端素子を有する点では長所を有する。この部分については後述される。
【００３９】
図５Ａと５Ｂの１:１比率と対照的に、図６Ａと６Ｂの実施例は、各基準伝送線当り二つのデータ伝送線の比率２:１を示す。図６Ａと６Ｂの実施例の総バス幅は、図５Ａと５Ｂの実施例の総バス幅より２５％少ない。したがって、図６Ａと６Ｂの実施例は、図５Ａと５Ｂの実施例より狭い印刷回路基板面積を消耗する。基準伝送線を共有するデータ伝送線の数が増加するほど、これに相応して消耗される印刷回路基板面積の量も縮小する。
【００４０】
図５Ａと５Ｂは単純化されて記述された。各々は、Ｎデータ伝送線と一本の基準伝送線からなされる一つのグループと一つの送信器及び一つの受信器を示す。図５ＡでＮ＝１であり、図６ＡでＮ＝２である。そうしたグループが複数個の場合には、各々のための該当送信器と受信器とが共に備わると予測される。
【００４１】
図７は、本発明のさらに他の一実施例に係る電流モードディスプレイシステムの概略的なブロック図である。システム７００は、ＬＶＤＳ送信器７０５を含むグラフィックコントローラ７０１とＬＣＤ装置７０６とを具備する。ＬＣＤ装置７０６は、タイミングコントローラ７０２、複数個(例えば８個)のカラムドライバー７０８１、７０８２、…７０８８、複数個(関連したディスプレイフォーマットのローの数に該当する適切な数)のゲートドライバー７１２及び薄膜トランジスター(ＴＦＴ)ＬＣＤパネル７１４を含む。タイミングコントローラ７０２は、ＬＶＤＳ受信器７０９Ａ及び電流モード送信器７０９Ｂを含む。ＬＣＤ装置７０６で、ＴＦＴＬＣＤパネル７１５を除いた残り部分７０５は、チップ-オン-フィルム(chip on film、ＣＯＦ)技術を利用して具現できる。この技術はフィルム上に直接的に集積回路を形成する。この場合に、タイミングコントローラ７０２の電流モード送信器７０９Ｂは、印刷回路基板またはフィルム上に存在すると描写される。
【００４２】
図８は、本発明のさらに他の一実施例に電流モードディスプレイシステム８００を示す。図８は図７に対応するが、いくつかの面ではより詳細ではなく、カラムドライバーの数に関してはさらに一般化された。システム８００は、タイミングコントローラ８０２及びＬＣＤ装置８０６を具備する。図７と同様に、図８のＬＣＤ装置８０６でＴＦＴＬＣＤパネル８１４を除いた残り部分８１４は、印刷回路基板またはフィルム上に形成される。タイミングコントローラ８０２は、ＬＶＤＳ受信器７０９Ａ)及び電流モード送信器８０９Ｂを含む。電流モード送信器８０９Ｂは、印刷回路基板またはフィルム上に存在すると描写される。
【００４３】
ＬＣＤ装置８０６は、さらにK(Kは正の定数)個のカラムドライバー(８０８１、８０８２、…８０８K-１、及び８０８K)を含む。電流モード送信器８０９ＢからＮ(正の定数)個のデータ伝送線と一本の基準伝送線が、各カラムドライバー(ＣＤ)８０８に提供される。変数Ｎは１ほどのように小さい数であっても、または電流モードディスプレイシステムが具現される特殊状況に対して実際的だと見なされる程の大きい数でもあってもよい。
【００４４】
図９は、本発明のさらに他の一実施例に係る電流モードディスプレイシステムを示す。図９は、図８でK＝８であり、Ｎ＝２のケースに該当する。システム９００は、印刷回路基板またはフィルム上に、タイミングコントローラ９０２及びＬＣＤ装置９０６からＴＦＴＬＣＤパネル９１４を除いた残り部分９１４を具備する。図９のシステム９００は、ＸＧＡフォーマット１０２４Ｘ７６８に符合する。各カラムドライバー９０８は、３８４(１０２４Ｘ３/８)カラムまたはチャンネルをドライブする。
【００４５】
タイミングコントローラ９０２は、ＬＶＤＳ受信器７０９Ａ)及び電流モード送信器９０９Ｂを含む。ＬＣＤ装置９０６は、カラムドライバー９０８１、９０８２、…９０８８を含む。２本のデータ伝送線と一本の基準伝送線とが各カラムドライバー９０８に提供される。例えば、カラムドライバー８０８１は信号(IData_１[１:２]及びIref_１を受信して、カラムドライバー８０８２は信号(IData_２[１:２]及びIref_２を受信する。各カラムドライバー９０８は３８４（１０２４Ｘ３(ＲＧＢ/８)カラムまたはチャンネルをドライブする。図９は、二本のデータ伝送線当り一本の基準伝送線が提供される点で図６Ａ及び６Ｂに該当する。
【００４６】
図１０は、本発明のさらに他の一実施例に係る電流モードディスプレイシステム１０００を示す。図１０は、図８でK＝５でＮ＝５のケースに該当する。図１０のシステム１０００は、ＸＧＡフォーマット１０２４Ｘ７６８に符合する。図１０で、各カラムドライバー１００８は７６８(１０２４Ｘ３(ＲＧＢ/４)カラムまたはチャンネルをドライブする。システム１０００は、印刷回路基板またはフィルム上にタイミングコントローラ１００１及びＬＣＤ装置１００６からＴＦＴＬＣＤパネル１０１４を除いた残り部分１０１４を具備する。タイミングコントローラ１００２は、ＬＶＤＳ受信器７０９Ａ)及び電流モード送信器１００９Ｂを含む。電流モード送信器１００９Ｂは、印刷回路基板またはフィルム上に存在すると描写される。
【００４７】
ＬＣＤ装置１００６は、さらに４個のカラムドライバー１００８１、１００８２、…１００８５を含む。４本のデータ伝送線と一本の基準伝送線が各カラムドライバー１００８に提供される。４本のデータ伝送線ごとに４本の基準伝送線を使用する図５Ａ及び５Ｂの実施例と対応すれば、図１０の実施例は、４本のデータ伝送線ごとに１本の基準伝送線を使用する。これはデータバスの総幅において３７.５％の減少をもたらす。
【００４８】
図１１は、本発明のさらに他の一実施例に係る電流モードディスプレイシステム１１００を示す。図１１は、図８でＫ＝１０であってＮ＝２であるケースに該当する。図１１のシステム１０００は、ＵＸＧＡフォーマット１２８０Ｘ１０２４に符合する。各カラムドライバー１１０８は、３８４（１２８０Ｘ３(ＲＧＢ/１０)カラムまたはチャンネルをドライブする。図１１は、図８-１０に該当する参照番号体系を採用するので、これらの番号に対する説明は省略する。システム１１００は、２本のデータ伝送線ごとに１本の基準伝送線を使用する。したがって、システム１１００の総バス幅は、図５Ａ及び５Ｂのシステム５００より２５％少ない。
【００４９】
図１２は、本発明のさらに他の一実施例に係る電流モードディスプレイシステム１２００を示す。図１２のシステム１２００は、ＵＸＧＡフォーマット１２８０Ｘ１０２４に符合する。各カラムドライバー１２０８は、４８０（１２８０Ｘ３(ＲＧＢ/８)カラムまたはチャンネルをドライブする。
【００５０】
図１２は、図８において、Ｋ＝８であってＮ＝２であるケースに該当する。図１２での構成要素の番号は図８-１１で使われた体系と似ているので、図１２の構成要素に対する詳細な説明は省略される。ＴＦＴ  ＬＣＤパネル１２１４は、１２８０カラムと１０２４ローを有する超拡張グラフィックアレイ(ＵＸＧＡ)に符合する。この場合に、各カラムドライバー１２０８は、４８０(１２８０Ｘ３(ＲＧＢ/８)カラムまたはチャンネルをドライブする。システム１２００は、２本のデータ伝送線ごとに１個の基準伝送線を使用する。したがって、システム１２００の総バス幅は、図５Ａ及び５Ｂのシステム５００より２５％少ない。
【００５１】
図１３は、本発明のさらに他の一実施例に係る電流モードディスプレイシステム１３００を示す。図７-１２の実施例とは対照的に、図１３の実施例は、ＣＯＧ技術を利用して具現される。この場合に、図１３は、カラムドライバー１３０８１、１３０８２、…１３０８８は、印刷回路基板またはフィルムの代りにＴＦＴ ＬＣＤパネル１３１４上に直接形成されると描写されることを除いては、図７に対応する。単純化のために、図１３でカラムドライバーの数は８であると仮定された。しかし、必ずしもこの場合である必要はない。
【００５２】
図１４は、本発明のさらに他の一実施例に係る電流モードディスプレイシステム１４００を示す。図１４は図１３に応するのに、カラムドライバーの数が一般化された点を除いては単純化された。さらに具体的に、システム１４００はＬＣＤ装置１４０６とタイミングコントローラ１４０２を具備する。タイミングコントローラ１４０２は、ＬＶＤＳ受信器７０９Ａ)及び電流モード送信器１４０９Ｂを含む。送信器１４０９Ｂは印刷回路基板またはフィルム上に形成される、という点を注目すべきである。詳述したように、図１４は総Ｋ(正の定数)個のカラムドライバー１４０８が備わる一般的な場合を示す。各カラムドライバー１４０８は、一本の基準伝送線とＮ(正の定数)個のデータ伝送線とを受信する。カラムドライバー１４０８１は、データ信号(IData_１[１:Ｎ])と基準信号(Iref_１を受信する。他のカラムドライバーは類似の信号を受信する。図１４でデータ伝送線と基準伝送線の比率はＮ:１である。
【００５３】
図１５は、本発明のさらに他の一実施例に係る電流モードディスプレイシステム１５００を示す。図１５は、図１４においてＫ＝８であってＮ＝２であるケースに該当する。この場合に、図１５はさらに図９に該当する。しかし、図９のカラムドライバー９０８１、９０８２、…９０８８が印刷回路基板またはフィルム上に形成されるのに反して、カラムドライバー１５０８１、１５０８２、…１５０８８は、ＴＦＴ ＬＣＤパネル１５１５上に直接形成されると描写される。図１５の総バス幅は図９と同一である。したがって、図１５の総バス幅は、図５Ａ及び５Ｂの実施例の総バス幅より２５％少ない。図１５の各カラムドライバー１５０８は、図９のカラムドライバー９０８と同様に、３８４（１０２４Ｘ３/８）カラムまたはチャンネルをドライブする。
【００５４】
図１６は、本発明の一実施例に係るソースドライバー１６０８を示す。ソースドライバー１６０８は、ＴＦＴ ＬＣＤパネル上や印刷回路基板またはフィルム上に形成できる。ソースドライバー１６０８は比較器１６３８１、１６３８２を含む。比較器１６３８１の非反転入力は、終端素子１６３６を通じて非反転入力に連結されるデータ伝送線１６３２１に載せられた信号(IData_[１])を受信する。終端素子１６３６は、例えば、よく知らされたトランジスター回路でありうる。より一層重要なことは、終端素子１６３６は、比較器１６３８１と同じ集積回路で形成できるということである。比較器１６３８１の反転入力は、他の終端素子１６３６を通じて反転入力に連結される基準伝送線１６３４に載せた基準信号(IREF)を受信する。第２比較器１６３８２は、当該終端素子１６３６を通じて基準伝送線１６３４に連結される反転入力を有することによって、基準信号(IREF)を共有する。比較器１６３８２の非反転入力は、さらに他の終端素子１６３６を通じて、データ伝送線１６３２２に載せた信号(IData_[２])を受信する。比較器１６３８１の出力すなわち信号(VDATA_[１]）は、信号線１６５０１により提供される。比較器１６３８２の出力すなわち信号(VDATA_[２]）は、信号線１６５０２により提供される。
【００５５】
図１７は、本発明の他の一実施例に係るソースドライバー１７０８を示す。ソースドライバーは例えば、ソースドライバー６０８、７０８、８０８、９０８、１００８、１１０８、１２０８、１３０８、１４０８及び１５０８を具現するのに使われる。ソースドライバー１７０８は、一本の基準伝送線１７３４と総Ｎ(正の定数)個のデータ伝送線(１７３２１、１７３２２、１７３２Ｎ-１及び１７３２Ｎ)が備わる場合に対して一般化されるという点を除いては、ソースドライバー１６０８に該当する。各伝送線１７３２、１７３４は、終端トランジスター回路１６３６を具備する。ソースドライバー１７０８は、出力信号線(１７４０１、１７４０２、１７４０Ｎ-１及び１７４０Ｎ)を各々有するＮ個の比較器(１７４０１、１７４０２、１７４０Ｎ-１及び１７４０Ｎ)を具備する。比較器の反転入力は基準伝送線１７３４に連結する。
また、比較器１６３８、１７３８は、よく知らされたトランジスター回路により具現できる。
【００５６】
本発明の実施例は、平面パネルディスプレイ装置にデータ信号を提供することと表現された。しかし、本発明の他の実施例は、高いデータ率、良い雑音免疫性と比較的少ない物理的バス幅とが要求されるいかなる回路にも広く応用できる。
【００５７】
本発明は図面に示した一実施例を参考に説明されたがこれは例示的なことにすぎず、本技術分野の当業者ならばこれから多様な変形及び均等な他実施例が可能であるという点を理解するであろう。したがって、本発明の真の技術的保護範囲は、特許請求範囲の技術的思想により決まるべきである。
【産業上の利用可能性】
【００５８】
本発明によれば、データ送受信時に高いデータ率と外部雑音に強い特性を得ることができる。特に、平面パネルディスプレイ装置では、少ないバス幅と高いデータ率でデータを送受信できる。
【図面の簡単な説明】
【００５９】
【図１】従来技術に係る平面パネルディスプレイシステムの概略的なブロック図である。
【図２Ａ】従来技術に係るＴＴＬディスプレイシステムの単純な概略的なブロック図である。
【図２Ｂ】図２ＡのＴＴＬディスプレイシステムをさらに詳細に図示するブロック図である。
【図２Ｃ】従来技術に係るＴＴＬ伝送線からの電界及び磁界放射パターンを示す。
【図２Ｄ】従来技術に係るＴＴＬ伝送線からの電界及び磁界放射パターンを示す。
【図３Ａ】従来技術に係るＲＳＤＳバスインターフェースシステムの単純化された概略的なブロック図である。
【図３Ｂ】図３ＡのＲＳＤＳバスインターフェースシステムをさらに詳細に示すブロック図である。
【図３Ｃ】図３Ａの感知回路をさらに詳細に示す回路図である。
【図３Ｄ】図３Ａと図３Ｂの伝送線配列の電界及び磁界を示す。
【図３Ｅ】図３Ａと図３Ｂの伝送線配列の電界及び磁界を各々示す。
【図４Ａ】従来技術に係るウィスパーバスシステムの単純化された概略的なブロック図である。
【図４Ｂ】図４Ａのウィスパーバスシステムをさらに詳細に示すブロック図である。
【図４Ｃ】図４Ａの感知回路をさらに詳細に示す。
【図５Ａ】本発明の一実施例の単純化された概略的なブロック図である。
【図５Ｂ】図５Ａのシステムをさらに詳細に示すブロック図である。
【図６Ａ】本発明の他の一実施例の単純化された概略的なブロック図である。
【図６Ｂ】図６Ａのシステムをさらに詳細に示すブロック図である。
【図７】本発明のさらに他の一実施例に係る電流モードディスプレイシステムの概略的なブロック図である。
【図８】本発明のさらに他の一実施例に係る電流モードディスプレイシステムの概略的なブロック図である。
【図９】本発明のさらに他の一実施例に係る電流モードディスプレイシステムの概略的なブロック図である。
【図１０】本発明のさらに他の一実施例に係る電流モードディスプレイシステムの概略的なブロック図である。
【図１１】本発明のさらに他の一実施例に係る電流モードディスプレイシステムの概略的なブロック図である。
【図１２】本発明のさらに他の一実施例に係る電流モードディスプレイシステムの概略的なブロック図である。
【図１３】本発明のさらに他の一実施例に係る電流モードディスプレイシステムの概略的なブロック図である。
【図１４】本発明のさらに他の一実施例に係る電流モードディスプレイシステムの概略的なブロック図である。
【図１５】本発明のさらに他の一実施例に係る電流モードディスプレイシステムの概略的なブロック図である。
【図１６】本発明の一実施例に係るソースドライバーを示す。
【図１７】本発明の他の一実施例に係るソースドライバーを示す。
【図１】
2004282741.tif 000003
【図２Ａ】
2004282741.tif 000004
【図２Ｂ】
2004282741.tif 000005
【図２Ｃ】
2004282741.tif 000006
【図２Ｄ】
2004282741.tif 000007
【図３Ａ】
2004282741.tif 000008
【図３Ｂ】
2004282741.tif 000009
【図３Ｃ】
2004282741.tif 000010
【図３Ｄ】
2004282741.tif 000011
【図３Ｅ】
2004282741.tif 000012
【図４Ａ】
2004282741.tif 000013
【図４Ｂ】
2004282741.tif 000014
【図４Ｃ】
2004282741.tif 000015
【図５Ａ】
2004282741.tif 000016
【図５Ｂ】
2004282741.tif 000017
【図６Ａ】
2004282741.tif 000018
【図６Ｂ】
2004282741.tif 000019
【図７】
2004282741.tif 000020
【図８】
2004282741.tif 000021
【図９】
2004282741.tif 000022
【図１０】
2004282741.tif 000023
【図１１】
2004282741.tif 000024
【図１２】
2004282741.tif 000025
【図１３】
2004282741.tif 000026
【図１４】
2004282741.tif 000027
【図１５】
2004282741.tif 000028
【図１６】
2004282741.tif 000029
【図１７】
2004282741.tif 000030