(57)【要約】【課題】高誘電体ゲート絶縁膜とその下地のシリコン層との間のエッチング選択比を大きく取ることを可能にしたＭＩＳ型半導体装置の製造方法を提供する。【解決手段】シリコン層に酸化物系高誘電体材料からなるゲート絶縁膜を形成し、この上にゲート電極材料膜を形成し、所定のエッチングマスクを用いて露出するゲート電極材料膜を選択的にエッチング除去することによりゲート電極を形成する工程と、プラズマエッチング装置内にエッチングマスクを有するシリコン層を設置し、エッチングマスクから露出するゲート絶縁膜をフッ化炭素系ガス雰囲気に曝す操作と希ガスイオンの照射プラズマ雰囲気に曝す操作とを交互に繰り返してエッチングマスクから露出するゲート絶縁膜部分を除去してシリコン層表面を選択的に露出する工程と、シリコン層に導電性を与える不純物を注入することによりソース、ドレイン領域を形成する工程とを含むことを特徴とする【選択図】　　図１
2004014918.tif 000002
【特許請求の範囲】
【請求項１】
シリコン層に酸化物系高誘電体材料からなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極材料膜を形成し、このゲート電極材料膜上に所定のエッチングマスクを形成した後、このエッチングマスクから露出する前記ゲート電極材料膜を選択的にエッチング除去することによりゲート電極を形成する工程と、
プラズマエッチング装置内に前記エッチングマスクを有するシリコン層を設置し、前記エッチングマスクから露出する前記ゲート絶縁膜をフッ化炭素系ガス雰囲気に曝す操作と希ガスイオンの照射プラズマ雰囲気に曝す操作とを交互に繰り返して前記エッチングマスクから露出する前記ゲート絶縁膜部分を除去して前記シリコン層表面を選択的に露出する工程と
前記シリコン層に導電性を与える不純物をその露出表面を通して注入することにより互いに電気的に分離されたソース、ドレイン領域を形成する工程と
を含むことを特徴とするＭＩＳ型半導体装置の製造方法。
【請求項２】
シリコン層に酸化物系高誘電体材料からなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極材料膜を形成し、このゲート電極材料膜上に絶縁材料からなる所定のマスクを形成した後、このマスクから露出する前記ゲート電極材料膜を選択的にエッチング除去することによりゲート電極を形成する工程と、
導電性を与える不純物を前記マスクを除く前記シリコン層にゲート絶縁膜を通してイオン注入することにより低濃度の不純物領域を形成する工程と、
前記マスクを含む全面に前記ゲート絶縁膜に対して選択エッチング性を有する絶縁材料からなる被膜を形成した後、被膜にリアクティブイオンエッチングを施して前記ゲート電極および前記マスクの側面にスペーサを形成する工程と、
プラズマエッチング装置内に前記マスクおよびスペーサを有するシリコン層を設置し、前記マスクおよびスペーサから露出する前記ゲート絶縁膜をフッ化炭素系ガス雰囲気に曝す操作と希ガスイオンの照射プラズマ雰囲気に曝す操作とを交互に繰り返して前記マスクおよびスペーサから露出する前記ゲート絶縁膜部分を除去して前記シリコン層表面を選択的に露出する工程と
前記シリコン層に導電性を与える不純物をその露出表面を通して注入して高濃度の不純物領域を形成することにより互いに電気的に分離された低濃度、高濃度の領域からなるソース、ドレイン領域を形成する工程と
を含むことを特徴とするＭＩＳ型半導体装置の製造方法。
【請求項３】
シリコン層に酸化物系高誘電体材料からなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記シリコン層に互いに電気的に分離されたソース、ドレイン領域を形成する工程と、
前記ゲート電極を含む前記ゲート絶縁膜上に層間絶縁膜を形成した後、所定のエッチングマスクを形成する工程と、
プラズマエッチング装置内に前記エッチングマスクを有するシリコン層を設置し、前記エッチングマスクから露出する前記層間絶縁膜をその下地のゲート絶縁膜が露出するまで選択的にエッチング除去した後、フッ化炭素系ガス雰囲気に曝す操作と希ガスイオンの照射プラズマ雰囲気に曝す操作とを交互に繰り返して前記層間絶縁膜のエッチィング穴から露出するゲート絶縁膜を選択的にエッチングすることによりコンタクトホールを開口する工程と
を含むことを特徴とするＭＩＳ型半導体装置の製造方法。
【請求項４】
前記シリコン層は、不純物を含むシリコン基板であることを特徴とする請求項１ないし３いずれか記載のＭＩＳ型半導体装置の製造方法。
【請求項５】
前記シリコン層は、透明絶縁基板上に形成された多結晶シリコン層であることを特徴とする請求項１ないし３いずれか記載のＭＩＳ型半導体装置の製造方法。
【請求項６】
フッ化炭素系ガスは、ＣｘＦｙガスまたはＣｘＨｙＦｚガスであることを特徴とする請求項１ないし５いずれか記載のＭＩＳ型半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＩＳ型半導体装置の製造方法に関し、特にソースおよびドレインのコンタクトを形成するための絶縁膜のドライエッチング工程を改良した方法ＭＩＳ型半導体装置の製造方法に係わる。
【０００２】
【従来の技術】
従来、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）構造を有する半導体装置、例えばバルクシリコン基板を有する半導体装置は、ゲート絶縁膜としてシリコン酸化膜（ＳｉＯ２）が用いられている。このような半導体装置は、次のような方法により製造されている。すなわち、例えばｐ型シリコンウェハ（ｐ型シリコン基板）の主面に素子分離領域を形成する工程と、シリコン基板の主面にゲート絶縁膜を形成する工程と、全面にゲート電極材料膜を堆積する工程と、このゲート電極材料膜をパターニングしてゲート電極を形成する工程と、このゲート電極をマスクとしてｎ型不純物をイオン注入し、ｎ＋型のソース、ドレイン領域を形成する工程と、ゲート電極を含む全面にＳｉＯ２からなる層間絶縁膜を堆積する工程と、前記ソース、ドレイン領域に対応する前記層間絶縁膜およびその下のゲート絶縁膜にコンタクトホールを開口する工程と、このコンタクトホールを含む層間絶縁膜上に配線材料膜を堆積し後、パターニングして前記コンタクトホールを通して前記ソース、ドレイン領域に接続される配線を形成する工程とによりＭＯＳ構造の半導体装置を製造する。
【０００３】
このようなＭＯＳ構造の半導体装置の製造において、前記コンタクトホールの形成には通常、ＲＩＥ（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）が用いられるが、層間絶縁膜とゲート絶縁膜が共にＳｉＯ２であるため、下地のシリコン基板に対して高い選択比を取ることができるため、シリコン基板が過度にエッチングされることなくコンタクトホールを形成することができる。
【０００４】
上述したような従来のＭＯＳ構造の半導体装置では、低消費電力化と動作速度の高速化のためにＭＯＳトランジスタを微細化すると、スケーリング則により同じ割合でゲート絶縁膜のＳｉＯ２も薄膜化することが必要になる。例えば、ゲート長が０．１μｍの場合、膜厚２ｎｍ以下のＳｉＯ２がゲート絶縁膜として求められ、膜厚が物理的な薄膜限界に近づく。このため、物理的な膜厚を厚くすることができる酸化物系高誘電体材料からなるゲート絶縁膜（高誘電体ゲート絶縁膜）をＳｉＯ２に替わって適用する検討が進められている。
【０００５】
前記ゲート絶縁膜に用いられている酸化物系高誘電体材料としては、遷移金属酸化物や希土類酸化物などが有力と考えられている。前述した半導体装置の製造工程において、ＳｉＯ２の代わりに高誘電体ゲート絶縁膜を用いる場合には、シリコン基板の熱酸化から高誘電体ゲート絶縁膜の堆積によりゲート絶縁膜の形成がなされる他、ゲート電極のパターニング時におけるエッチング選択性の確保、その高誘電体ゲート絶縁膜を選択的エッチング除去する時の下地のシリコン基板に対する選択性の確保が必要になる。
【０００６】
【発明が解決しようとする課題】
高誘電体ゲート絶縁膜の材料である遷移金属酸化物、特に希土類酸化物は、揮発性の高い化合物が殆どなく、通常のドライエッチングに用いられるハロゲンとのハロゲン化物の揮発性もきわめて低い。従って、ゲート電極をパターニングする際のエッチング工程では高誘電体ゲート絶縁膜のエッチングを抑制するため、大きな問題はないと予想される。
【０００７】
一方、高誘電体ゲート絶縁膜そのものを選択的エッチング除去する時は、高誘電体ゲート絶縁膜のエッチング速度よりシリコン基板のエッチング速度が大きいため、下地のシリコン基板に対する選択性の確保が極めて困難であるという問題があった。
【０００８】
本発明は、高誘電体ゲート絶縁膜とその下地のシリコン層との間のエッチング選択比を大きく取ることを可能にしてシリコン層を過度にエッチングすることなく不純物の注入窓、コンタクトホール等を形成することができるＭＩＳ型半導体装置の製造方法を提供しようとするものである。
【０００９】
【課題を解決するための手段】
本発明に係るＭＩＳ型半導体装置の製造方法は、シリコン層に酸化物系高誘電体材料からなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極材料膜を形成し、このゲート電極材料膜上に所定のエッチングマスクを形成した後、このエッチングマスクから露出する前記ゲート電極材料膜を選択的にエッチング除去することによりゲート電極を形成する工程と、
プラズマエッチング装置内に前記エッチングマスクを有するシリコン層を設置し、前記エッチングマスクから露出する前記ゲート絶縁膜をフッ化炭素系ガス雰囲気に曝す操作と希ガスイオンの照射プラズマ雰囲気に曝す操作とを交互に繰り返して前記エッチングマスクから露出する前記ゲート絶縁膜部分を除去して前記シリコン層表面を選択的に露出する工程と
前記シリコン層に導電性を与える不純物をその露出表面を通して注入することにより互いに電気的に分離されたソース、ドレイン領域を形成する工程と
を含むことを特徴とするものである。
【００１０】
本発明に係る別のＭＩＳ型半導体装置の製造方法は、シリコン層に酸化物系高誘電体材料からなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極材料膜を形成し、このゲート電極材料膜上に絶縁材料からなる所定のマスクを形成した後、このマスクから露出する前記ゲート電極材料膜を選択的にエッチング除去することによりゲート電極を形成する工程と、
導電性を与える不純物を前記マスクを除く前記シリコン層にゲート絶縁膜を通してイオン注入することにより低濃度の不純物領域を形成する工程と、
前記マスクを含む全面に前記ゲート絶縁膜に対して選択エッチング性を有する絶縁材料からなる被膜を形成した後、被膜をリアクティブイオンエッチングを施して前記ゲート電極および前記マスクの側面にスペーサを形成する工程と、
プラズマエッチング装置内に前記マスクおよびスペーサを有するシリコン層を設置し、前記マスクおよびスペーサから露出する前記ゲート絶縁膜をフッ化炭素系ガス雰囲気に曝す操作と希ガスイオンの照射プラズマ雰囲気に曝す操作とを交互に繰り返して前記マスクおよびスペーサから露出する前記ゲート絶縁膜部分を除去して前記シリコン層表面を選択的に露出する工程と
前記シリコン層に導電性を与える不純物をその露出表面を通して注入して高濃度の不純物領域を形成することにより互いに電気的に分離された低濃度、高濃度の領域からなるソース、ドレイン領域を形成する工程と
を含むことを特徴とするものである。
【００１１】
本発明に係るさらに別のＭＩＳ型半導体装置の製造方法は、シリコン層に酸化物系高誘電体材料からなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の一部にゲート電極を形成する工程と、
前記シリコン層にソース、ドレイン領域を互いに電気的に分離して形成する工程と、
前記ゲート電極を含む前記ゲート絶縁膜上に層間絶縁膜を形成した後、所定のエッチングマスクを形成する工程と、
プラズマエッチング装置内に前記エッチングマスクを有するシリコン層を設置し、前記エッチングマスクから露出する前記層間絶縁膜をその下地のゲート絶縁膜が露出するまで選択的にエッチング除去した後、フッ化炭素系ガス雰囲気に曝す操作と希ガスイオンの照射プラズマ雰囲気に曝す操作とを交互に繰り返して前記層間絶縁膜のエッチィング穴から露出するゲート絶縁膜を選択的にエッチングすることによりコンタクトホールを開口する工程と
を含むことを特徴とするものである。
【００１２】
【発明の実施の形態】
以下、本発明を詳細に説明する。
【００１３】
（第１実施形態）
まず、シリコン層に酸化物系高誘電体材料からなるゲート絶縁膜を形成する。
【００１４】
前記シリコン層としては、不純物を含むシリコン基板、またはガラス基板のような透明絶縁基板上に形成された多結晶シリコン層を挙げることができる。
【００１５】
前記酸化物系高誘電体材料としては、例えばＨｆＯ２，ＺｒＯ２，ＳｉＺｒＯ４などの遷移金属酸化物、またはＧｄ２Ｏ３などの希土類酸化物を挙げることができる。
【００１６】
次いで、前記ゲート絶縁膜上に例えば多結晶シリコン、Ｍｏ，Ｔａのようなゲート電極材料膜を形成し、このゲート電極材料膜上に所定のエッチングマスクを形成した後、このエッチングマスクから露出する前記ゲート電極材料膜を選択的にエッチング除去することによりゲート電極を形成する。
【００１７】
前記エッチングマスクとしては、例えば写真蝕刻法により形成されたレジストパターンを挙げることができる。
【００１８】
次いで、プラズマエッチング装置内に前記エッチングマスクを有するシリコン層を設置し、前記エッチングマスクから露出する前記ゲート絶縁膜をフッ化炭素系ガス雰囲気に曝す操作と希ガスイオンの照射雰囲気に曝す操作とを交互に繰り返して前記エッチングマスクから露出する前記ゲート絶縁膜部分を除去して前記シリコン層表面を選択的に露出させる。
【００１９】
前記プラズマエッチング装置としては、プラズマ中で５０ｅＶ以上のエネルギーを持つ希ガスイオンを照射できるものであればよく、例えばＲＩＥ装置、マイクロ波プラズマ源とバイアス基板電極を有する装置、ＩＰＣプラズマ源とバイアス基板電極を有する装置を用いることができる。
【００２０】
前記フッ化炭素系ガス雰囲気に曝す操作は、前記エッチング装置のチャンバ内にプラズマを生成せず、単にフッ化炭素系ガスをそのチャンバ内に供給することによりなされる。ここに用いるフッ化炭素系ガスとしては、例えばＣＦ４ガス、Ｃ２Ｆ６ガスのようなＣｘＦｙガスまたはＣＨＦ３ガスのようなＣｘＨｙＦｚガス等を挙げることができる。
【００２１】
前記希ガスイオンの照射雰囲気に曝す操作は、前記エッチング装置のチャンバ内に希ガスを供給し、そのチャンバ内にプラズマを生成して希ガスをイオン化し、そのイオンを加速させて露出するゲート絶縁膜に照射することによりなされる。ここに用いる希ガスとしては、Ａｒ，Ｈｅ，Ｎｅ，Ｋｒ，Ｘｅ等を挙げることができ、この中で特にＡｒが好ましい。
【００２２】
前記２つの操作を交互に膜厚に応じた回数だけ繰り返すことにより成膜する。
【００２３】
次いで、前記シリコン層に導電性を与える不純物をその露出表面を通して注入することにより互いに電気的に分離されたソース、ドレイン領域を形成する。つづいて、前記ゲート電極を含む全面に層間絶縁膜を形成した後、レジスト膜の被覆、露光、現像処理を施してレジストパターンを形成する。ひきつづき、このレジストパターンをマスクとして前記層間絶縁膜を選択的にエッチング除去することによりコンタクトホールを開口する。つづいて、このコンタクトホールを含む前記層間絶縁膜上にＡｌ、Ａｌ合金のような配線材料膜を形成し、パターニングすることにより前記コンタクトホールを通して前記ソース、ドレインの領域に接続されたソース、ドレインの配線を形成してＭＩＳ型半導体装置を製造する。
【００２４】
以上、第１実施形態によればゲート電極を形成するためのエッチングマスクを用いて露出する酸化物系高誘電体材料からなるゲート絶縁膜をエッチングする際、プラズマエッチング装置内で前記エッチングマスクから露出する前記ゲート絶縁膜をフッ化炭素系ガス雰囲気に曝す操作と希ガスイオンの照射雰囲気に曝す操作とを交互に繰り返すことによって、下地のシリコン層に対して高いエッチング選択比を以ってゲート絶縁膜部分をエッチング除去することができる。
【００２５】
このような酸化物系高誘電体材料からなるゲート絶縁膜のエッチング時において下地のシリコン層に対して高いエッチング選択比を発揮できるのは、次のような作用によるものと考えられる。
【００２６】
すなわち、酸化物系高誘電体材料からなるゲート絶縁膜をフッ化炭素系ガス雰囲気に曝す操作において、そのゲート絶縁膜表面にフッ化炭素フラグメントが吸着される。この後、希ガスイオンの照射雰囲気に曝す操作において物理的エッチィングによって酸化物系高誘電体材料から発生した酸素によりフッ化炭素フラグメントが酸化されて揮発するため、その堆積が妨げられる。つまり、フッ化炭素フラグメントによるエッチングを防止する作用が消失して、希ガスイオンの衝撃によるエッチング作用が支配的になって酸化物系高誘電体材料からなるゲート絶縁膜がエッチングされる。
【００２７】
一方、ゲート絶縁膜がエッチングされてその下地のシリコン層が露出した後にフッ化炭素系ガス雰囲気に曝す操作がなされると、そのシリコン層表面にフッ化炭素フラグメントが吸着される。この後、希ガスイオンの照射雰囲気に曝す操作においてシリコン層は酸化物系高誘電体材料と異なり、物理的エッチィングによって酸素を発生しないため、フッ化炭素フラグメントが酸化されることなく、そのシリコン層表面に止まる。このため、希ガスイオンの衝撃に対してフッ化炭素フラグメントによるシリコン層のエッチングを防止する作用が働く。
【００２８】
このような酸化物系高誘電体材料からなるゲート絶縁膜表面でのフッ化炭素フラグメントの消失、シリコン層表面でのフッ化炭素フラグメントの滞留がそれらゲート絶縁膜とシリコン層との間での大きなエッチング選択比として発現されるものと推定される。
【００２９】
したがって、前記シリコン層を過度にエッチングすることなくそのシリコン層表面を選択的に露出させることができる。その結果、前記シリコン層に導電性を与える不純物をその露出表面を通して注入することができ、エッチングが殆どないシリコン層に互いに電気的に分離されたソース、ドレイン領域を形成することができるため、信頼性の高いＭＩＳ型半導体装置を製造することができる。
【００３０】
（第２実施形態）
まず、シリコン層に酸化物系高誘電体材料からなるゲート絶縁膜を形成する。
【００３１】
前記シリコン層としては、前記第１実施形態で説明したの同様、不純物を含むシリコン基板、多結晶シリコン層を挙げることができる。
【００３２】
前記酸化物系高誘電体材料としては、前記第１実施形態で説明したの同様なものを用いることができる。
【００３３】
次いで、前記ゲート絶縁膜上に例えば多結晶シリコン、Ｍｏ，Ｔａのようなゲート電極材料膜を形成し、このゲート電極材料膜上に所定のマスクを形成した後、このマスクから露出する前記ゲート電極材料膜を選択的にエッチング除去することによりゲート電極を形成する。
【００３４】
前記マスクとしては、例えば写真蝕刻法により形成されたレジストパターンをマスクとしてパターニングされた酸化シリコン（ＳｉＯ２）パターン、窒化シリコン（ＳｉＮ）パターン等を挙げることができる。
【００３５】
次いで、導電性を与える不純物を前記マスクを除く前記シリコン層にゲート絶縁膜を通してイオン注入することにより低濃度の不純物領域を形成する。
【００３６】
前記導電性を与える不純物としては、砒素のようなｎ型不純物、ボロンのようなｐ型不純物を用いることができる。
【００３７】
次いで、前記マスクを含む全面に前記ゲート絶縁膜に対して選択エッチング性を有する絶縁材料からなる被膜を形成した後、この被膜にリアクティブイオンエッチングを施して前記ゲート電極および前記マスクの側面にスペーサを形成する。
【００３８】
前記絶縁材料は、前記マスクに対しても選択エッチング性を有することが好ましい。このような絶縁材料としては、例えば前記マスクが酸化シリコン（ＳｉＯ２）パターンからなる場合、窒化シリコンを用いることができる。
【００３９】
次いで、プラズマエッチング装置内に前記マスクおよびスペーサを有するシリコン層を設置し、前記マスクおよびスペーサから露出する前記ゲート絶縁膜をフッ化炭素系ガス雰囲気に曝す操作と希ガスイオンの照射プラズマ雰囲気に曝す操作とを交互に繰り返して前記マスクおよびスペーサから露出する前記ゲート絶縁膜部分を除去して前記シリコン層表面を選択的に露出させる。
【００４０】
前記プラズマエッチング装置としては、前記第１実施形態と同様、プラズマ中で５０ｅＶ以上のエネルギーを持つ希ガスイオンを照射できるものであればよく、例えばＲＩＥ装置等を用いることができる。
【００４１】
前記フッ化炭素系ガス雰囲気に曝す操作は、前記エッチング装置のチャンバ内にプラズマを生成せず、単にフッ化炭素系ガスをそのチャンバ内に供給することによりなされる。ここに用いるフッ化炭素系ガスとしては、例えばＣＦ４ガス、Ｃ２Ｆ６ガスのようなＣｘＦｙガスまたはＣＨＦ３ガスのようなＣｘＨｙＦｚガス等を挙げることができる。
【００４２】
前記希ガスイオンの照射雰囲気に曝す操作は、前記エッチング装置のチャンバ内に希ガスを供給し、そのチャンバ内にプラズマを生成して希ガスをイオン化し、そのイオンを加速させて露出するゲート絶縁膜に照射することによりなされる。ここに用いる希ガスとしては、Ａｒ，Ｈｅ，Ｎｅ，Ｋｒ，Ｘｅ等を挙げることができ、この中で特にＡｒが好ましい。
【００４３】
前記２つの操作を交互に膜厚に応じた回数だけ繰り返すことにより成膜する。
【００４４】
前記シリコン層に導電性を与える不純物（例えば砒素のようなｎ型不純物、ボロンのようなｐ型不純物）をその露出表面を通して注入して高濃度の不純物領域を形成することにより互いに電気的に分離された低濃度、高濃度の領域からなる、いわゆるＬＤＤ（Ｌｉｇｈｔｌｙ　ｄｏｐｅｄ　ｄｒａｉｎ）構造を有するソース、ドレイン領域を形成する。つづいて、前記ゲート電極を含む全面に層間絶縁膜を形成した後、レジスト膜の被覆、露光、現像処理を施してレジストパターンを形成する。ひきつづき、このレジストパターンをマスクとして前記層間絶縁膜を選択的にエッチング除去することによりコンタクトホールを開口する。このコンタクトホールを含む前記層間絶縁膜上にＡｌ、Ａｌ合金のような配線材料膜を形成し、パターニングすることにより前記コンタクトホールを通して前記ソース、ドレインの領域に接続されたソース、ドレインの配線を形成してＭＩＳ型半導体装置を製造する。
【００４５】
以上、第２実施形態によればゲート電極を形成するためのマスクおよびスペーサを用いて露出する酸化物系高誘電体材料からなるゲート絶縁膜をエッチングする際、プラズマエッチング装置内で前記マスクおよびスペーサから露出する前記ゲート絶縁膜をフッ化炭素系ガス雰囲気に曝す操作と希ガスイオンの照射雰囲気に曝す操作とを交互に繰り返すことによって、前述した第１実施形態と同様に下地のシリコン層に対して高いエッチング選択比を以って露出したゲート絶縁膜部分をエッチング除去することができる。
【００４６】
したがって、前記シリコン層を過度にエッチングすることなくそのシリコン層表面を選択的に露出させることができる。その結果、前記シリコン層に２回目の導電性を与える不純物をその露出表面を通して注入することができ、エッチングが殆どないシリコン層に互いに電気的に分離されたＬＤＤ構造を有するソース、ドレイン領域を形成することができるため、信頼性の高いＭＩＳ型半導体装置を製造することができる。
【００４７】
（第３実施形態）
まず、シリコン層に酸化物系高誘電体材料からなるゲート絶縁膜を形成する。
【００４８】
前記シリコン層としては、前記第１実施形態で説明したの同様、不純物を含むシリコン基板、多結晶シリコン層を挙げることができる。
【００４９】
前記酸化物系高誘電体材料としては、前記第１実施形態で説明したの同様なものを用いることができる。
【００５０】
次いで、前記ゲート絶縁膜上に例えば多結晶シリコン、Ｍｏ，Ｔａのようなゲート電極材料膜を形成し、このゲート電極材料膜上に所定のエッチングマスクを形成した後、このエッチングマスクから露出する前記ゲート電極材料膜を選択的にエッチング除去することによりゲート電極を形成する。つづいて、例えばこのゲート電極をマスクとして不純物を前記ゲート絶縁膜を通して前記シリコン層にイオン注入することにより前記シリコン層に互いに電気的に分離されたソース、ドレイン領域を形成する。
【００５１】
次いで、前記ゲート電極を含む前記ゲート絶縁膜上に層間絶縁膜を形成した後、レジスト膜の被覆、露光、現像処理を施して所定のエッチングマスクとしてのレジストパターンを形成する。つづいて、プラズマエッチング装置内に前記エッチングマスクを有するシリコン層を設置し、このレジストパターンをマスクとして前記層間絶縁膜をエッチング除去した後、フッ化炭素系ガス雰囲気に曝す操作と希ガスイオンの照射雰囲気に曝す操作とを交互に繰り返して前記層間絶縁膜のエッチングにより露出したゲート絶縁膜に選択的に除去することによりコンタクトホールを開口する。
【００５２】
前記プラズマエッチング装置としては、前記第１実施形態と同様、プラズマ中で５０ｅＶ以上のエネルギーを持つ希ガスイオンを照射できるものであればよく、例えばＲＩＥ装置等を用いることができる。
【００５３】
前記フッ化炭素系ガス雰囲気に曝す操作は、前記エッチング装置のチャンバ内にプラズマを生成せず、単にフッ化炭素系ガスをそのチャンバ内に供給することによりなされる。ここに用いるフッ化炭素系ガスとしては、例えばＣＦ４ガス、Ｃ２Ｆ６ガスのようなＣｘＦｙガスまたはＣＨＦ３ガスのようなＣｘＨｙＦｚガス等を挙げることができる。
【００５４】
前記希ガスイオンの照射雰囲気に曝す操作は、前記エッチング装置のチャンバ内に希ガスを供給し、そのチャンバ内にプラズマを生成して希ガスをイオン化し、そのイオンを加速させて露出するゲート絶縁膜に照射することによりなされる。ここに用いる希ガスとしては、Ａｒ，Ｈｅ，Ｎｅ，Ｋｒ，Ｘｅ等を挙げることができ、この中で特にＡｒが好ましい。
【００５５】
前記２つの操作を交互に膜厚に応じた回数だけ繰り返すことにより成膜する。
【００５６】
次いで、前記コンタクトホールを含む前記層間絶縁膜上にＡｌ、Ａｌ合金のような配線材料膜を形成し、パターニングすることにより前記コンタクトホールを通して前記ソース、ドレインの領域に接続されたソース、ドレインの配線を形成してＭＩＳ型半導体装置を製造する。
【００５７】
以上、第３実施形態によればレジストパターンのようなマスクを用いて層間絶縁膜を選択的に除去し、さらにその下地である酸化物系高誘電体材料からなるゲート絶縁膜をエッチングする際、プラズマエッチング装置内で前記マスクから露出する前記ゲート絶縁膜をフッ化炭素系ガス雰囲気に曝す操作と希ガスイオンの照射雰囲気に曝す操作とを交互に繰り返すことによって、前述した第１実施形態と同様に下地のシリコン層に対して高いエッチング選択比を以って露出したゲート絶縁膜部分をエッチング除去することができる。
【００５８】
したがって、前記シリコン層を過度にエッチングすることなく、層間絶縁膜およびゲート絶縁膜に亘るコンタクトホール開口できるため、信頼性の高いＭＩＳ型半導体装置を製造することができる。
【００５９】
【実施例】
以下、本発明の実施例を図面を参照して詳細に説明する。
【００６０】
図１は、本発明の実施例で用いられるＲＩＥ装置を示す概略断面図である。
【００６１】
接地されたチャンバ１内には、電極を兼ねた基板の支持部材２が配置されている。この支持部材２は、冷却水の供給穴３および排出穴４と連通する中空部５を有する。高周波電源６は、整合器７を通して前記支持部材２に接続されている。
【００６２】
排気管８は、前記チャンバ１の右側下部に形成されて、この排気管８の他端には図示しない真空ポンプが連結されている。ゲートバルブ９は、この排気管８に介装されている。
【００６３】
第１、第２のガス供給管１０、１１は、それらの先端で配管１２に連結され、この配管１２は前記チャンバ１の左側上部に連結されている。第１、第２のフローコントローラ１３，１４はアルゴンガス供給管１０およびＣＦ４ガス供給管１１にそれぞれ介装されている。バルブ１５は、前記配管１２に介装されている。
【００６４】
（実施例１）
ｎチャンネルＭＩＳ半導体装置の製造方法を図２の（ａ）〜（ｄ）を参照して説明する。
【００６５】
まず、ｐ型シリコン基板２１の主面に電子ビーム蒸着法により酸化物系高誘電体材料、例えばＧｄ２Ｏ３からなる厚さ５ｎｍのゲート絶縁膜２２を成膜した後、４００℃でアニールした。つづいて、このゲート絶縁膜２２上にＣＶＤ法により多結晶シリコン膜を堆積した。この多結晶シリコン膜上に写真蝕刻法によりレジストパターン２３を形成した後、このレジストパターン２３をマスクとして前記多結晶シリコン膜を選択的にエッチング除去することにより図２の（ａ）に示すようにゲート絶縁膜２２上に幅が５μｍのゲート電極２４を形成した。
【００６６】
次いで、レジストパターン２３を有するシリコン基板２１を前述した図１に示すチャンバ１内の支持部材２上に設置した。つづいて、冷却水の供給穴３から前記支持部材２の中空部５を流通させて排出穴４から排出することにより前記支持部材２上のシリコン基板を冷却した。ひきつづき、排気管８のゲートバルブ９の開度を調節すると共に、図示しない真空ポンプを作動して前記チャンバ１内のガスを排気して所定の真空度にした。前記チャンバ１内の真空度が安定した後、以下の条件での第１操作と第２操作とを交互に１０回繰り返した。
【００６７】
＜第１操作＞
ＣＦ４ガスを第２供給管１１に供給し、第２フローコントローラ１４により流量調節し、開状態の配管１２を通してＣＦ４ガスを１００ｓｃｃｍの流量で前記チャンバ１内に３０秒間供給して２０Ｐａの圧力とした。この操作では、高周波電源６からの高周波電力を印加せず、チャンバ内へのプラズマ生成を行なわなかった。
【００６８】
＜第２操作＞
ＣＦ４ガスの供給を停止し、アルゴンガスを第１供給管１０に供給し、第１フローコントローラ１３により流量調節し、開状態の配管１２を通してアルゴンガスを１００ｓｃｃｍの流量で前記チャンバ１内に３０秒間供給し、２０Ｐａの圧力とし、同時に高周波電源６から１３．５６ＭＨｚ、３００Ｗの高周波電力を整合器７を通して前記支持部材２に印加し、その支持部材２とチャンバ１間にプラズマ１６を生成してアルゴンイオンを前記基板上のレジストパターンから露出したゲート絶縁膜に照射した。
【００６９】
このとき、シリコン基板２１に対するＧｄ２Ｏ３からなるゲート絶縁膜２２のエッチング選択比は約１．６で、シリコン基板２１表面のエッチングが殆ど起こることなく、レジストパターン２３から露出するＧｄ２Ｏ３からなるゲート絶縁膜２２部分がエッチング除去され、シリコン基板２１表面が露出した。つづいて、前記シリコン基板２１に砒素をその露出表面を通して注入することにより、図２の（ｂ）に示すように互いに電気的に分離されたｎ＋型のソース領域２５、ドレイン領域２６を形成した。
【００７０】
なお、比較のためにＣＦ４ガスを第２供給管１１に供給し、第２フローコントローラ１４により流量調節すると共に、アルゴンガスを第１供給管１０に供給し、第１フローコントローラ１３により流量調節し、開状態の配管１２を通してＣＦ４ガスを７５ｓｃｃｍの流量、アルゴンガスを２５ｓｃｃｍの流量で前記チャンバ１内に５分間供給してガス圧力を４Ｐａとし、同時に高周波電源６から１３．５６ＭＨｚ、２００Ｗの高周波電力を整合器７を通して前記支持部材２に印加し、その支持部材２とチャンバ１間に混合プラズマを生成してシリコン基板上のレジストパターンから露出したゲート絶縁膜をエッチングした。このとき、シリコン基板に対するＧｄ２Ｏ３からなるゲート絶縁膜のエッチング選択比は約０．０３で、前記ゲート絶縁膜のエッチング除去において、シリコン基板表面もエッチングされることを確認した。
【００７１】
次いで、レジストパターン２３を剥離除去し、前記ゲート電極２４を含む全面にＳｉＯ２からなる層間絶縁膜２７を形成した後、図示しないレジストパターンをマスクとして前記層間絶縁膜２７を選択的にエッチング除去することにより図２の（ｃ）に示すように前記ソース、ドレイン領域２５，２６に対応する前記層間絶縁膜２７部分にコンタクトホール２８、２９を開口した。つづいて、これらのコンタクトホール２８、２９を含む前記層間絶縁膜２７上にＡｌ合金からなる配線材料膜を真空蒸着により堆積し、パターニングすることにより図２の（ｄ）に示すように前記コンタクトホール２８，２９を通して前記ソース領域２５、ドレイン領域２６に接続されたソース、ドレインの配線３０，３１を形成してＭＩＳ型半導体装置を製造した。
【００７２】
得られたＭＩＳ型半導体装置は、ゲート長が５μｍと微細で、かつソース、ドレインの領域２５、２６表面がエッチングされておらず、高い信頼性を有するものであった。
【００７３】
（実施例２）
ｎチャンネルＭＩＳ半導体装置の製造方法を図３の（ａ）〜（ｄ）を参照して説明する。
【００７４】
まず、ｐ型シリコン基板４１の主面に電子ビーム蒸着法により酸化物系高誘電体材料、例えばＧｄ２Ｏ３からなる厚さ５ｎｍのゲート絶縁膜４２を成膜した後、４００℃でアニールした。つづいて、このゲート絶縁膜４２上にＣＶＤ法により多結晶シリコン膜および酸化シリコン膜を順次堆積した。この酸化シリコン膜上に写真蝕刻法によりレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして前記酸化シリコン膜を選択的にエッチング除去することにより多結晶シリコン膜上に幅が５μｍの酸化シリコンパターン４３を形成した。ひきつづき、レジストパターンを剥離除去し、前記酸化シリコンパターン４３をマスクとして前記多結晶シリコン膜を選択的にエッチングすることによりゲート絶縁膜４２上に幅が５μｍのゲート電極４４を形成した。この後、記酸化シリコンパターン４３をマスクとしてｎ型不純物である砒素を前記ゲート絶縁膜４２を通して前記ｐ型シリコン基板４１にイオン注入することにより図３の（ａ）に示すように互いに電気的に分離される低濃度のｎ型領域４５１，４５２を形成した。
【００７５】
次いで、図３の（ｂ）に示すように酸化シリコンパターン４３を含む全面に窒化シリコン膜４６を堆積した。つづいて、窒化シリコン膜４６をリアクティブイオンエッチングを行なった。このとき、図３の（ｃ）に示すようにゲート電極４４および酸化シリコンパターン４３の積層物の側面に窒化シリコンからなるスペーサ４７が形成された。
【００７６】
次いで、スペーサ４７が形成されたシリコン基板４１を前述した図１に示すチャンバ１内の支持部材２上に設置した。つづいて、冷却水の供給穴３から前記支持部材２の中空部５を流通させて排出穴４から排出することにより前記支持部材２上のシリコン基板を冷却した。ひきつづき、排気管８のゲートバルブ９の開度を調節すると共に、図示しない真空ポンプを作動して前記チャンバ１内のガスを排気して所定の真空度にした。前記チャンバ１内の真空度が安定した後、実施例１と同様に第１操作（ＣＦ４ガスの雰囲気に曝す操作）と第２操作（アルゴンイオンを照射する操作）とを交互に１０回繰り返した。このとき、シリコン基板４１に対するＧｄ２Ｏ３からなるゲート絶縁膜４２のエッチング選択比は約１．６で、シリコン基板４１表面のエッチングが殆ど起こることなく、酸化シリコンパターン４３およびスペーサ４７から露出するＧｄ２Ｏ３からなるゲート絶縁膜４２部分がエッチング除去され、シリコン基板４１表面が露出した。つづいて、前記シリコン基板４１に砒素をその露出表面を通して注入して高濃度のｎ＋型領域４８１，４８２を形成することにより、図３の（ｄ）に示すように互いに電気的に分離されたｎ型領域４５１，４５２およびｎ＋型領域４８１，４８２からなる、いわゆるＬＤＤ（Ｌｉｇｈｔｌｙ　ｄｏｐｅｄ　ｄｒａｉｎ）構造を有するソース４９、ドレイン領域５０を形成した。この後、図示しないが、実施例１と同様に層間絶縁膜の堆積、コンタクトホールの開口、これらコンタクトホールを通して前記ソース、ドレインの領域に接続されたソース、ドレインの配線を形成してＭＩＳ型半導体装置を製造した。
【００７７】
得られたＭＩＳ型半導体装置は、ゲート長が５μｍと微細で、ＬＤＤ構造を有するソース、ドレインの領域４９，５０表面がエッチングされておらず、高い信頼性を有するものであった。
【００７８】
（実施例３）
ｎチャンネルＭＩＳ半導体装置の製造方法を図４の（ａ）〜（ｄ）を参照して説明する。
【００７９】
まず、ｐ型シリコン基板５１の主面に電子ビーム蒸着法により酸化物系高誘電体材料、例えばＧｄ２Ｏ３からなる厚さ５ｎｍのゲート絶縁膜５２を成膜した後、４００℃でアニールした。つづいて、このゲート絶縁膜５２上にＣＶＤ法により多結晶シリコン膜を堆積した。この多結晶シリコン膜上に写真蝕刻法によりレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして前記多結晶シリコン膜を選択的にエッチング除去することによりゲート絶縁膜５２上に幅が５μｍのゲート電極５３を形成した。ひきつづき、前記レジストパターンをマスクとし、砒素を前記シリコン基板５１にゲート絶縁膜５２を通してイオン注入することにより、図４の（ａ）に示すように互いに電気的に分離されたｎ＋型のソース領域５４、ドレイン領域５５を形成した。
【００８０】
次いで、前記レジストパターンを剥離除去し、前記ゲート電極５３を含む前記ゲート絶縁膜５２上にＳｉＯ２からなる層間絶縁膜５６を形成した後、レジスト膜の被覆、露光、現像処理を施すことにより、図４の（ｂ）に示すようにレジストパターン５７を形成した。つづいて、レジストパターン５７を有するシリコン基板５１を前述した図１に示すチャンバ１内の支持部材２上に設置した。つづいて、冷却水の供給穴３から前記支持部材２の中空部５を流通させて排出穴４から排出することにより前記支持部材２上のシリコン基板を冷却した。ひきつづき、排気管８のゲートバルブ９の開度を調節すると共に、図示しない真空ポンプを作動して前記チャンバ１内のガスを排気して所定の真空度にした。前記チャンバ１内の真空度が安定した後、ＣＦ４ガスを第２供給管１１に供給し、第２フローコントローラ１４により流量調節すると共に、アルゴンガスを第１供給管１０に供給し、第１フローコントローラ１３により流量調節し、開状態の配管１２を通してＣＦ４ガスおよびアルゴンガスを前記チャンバ１内に５分間供給し、同時に高周波電源６から１３．５６ＭＨｚの高周波電力を整合器７を通して前記支持部材２に印加し、その支持部材２とチャンバ１間に混合プラズマを生成することにより、レジストパターン５７から露出するＳｉＯ２からなる前記層間絶縁膜５６をその下地であるゲート絶縁膜５２が露出するまで選択的にエッチング除去した。この後、実施例１と同様に第１操作（ＣＦ４ガスの雰囲気に曝す操作）と第２操作（アルゴンイオンを照射する操作）とを交互に１０回繰り返した。このとき、シリコン基板５１に対するＧｄ２Ｏ３からなるゲート絶縁膜５２のエッチング選択比は約１．６で、シリコン基板５１表面のエッチングが殆ど起こることなく、既にエッチングされた層間絶縁膜５６の穴から露出するＧｄ２Ｏ３からなるゲート絶縁膜５２部分がエッチング除去され、図４の（ｃ）に示すようにコンタクトホール５８、５９が開口された。
【００８１】
次いで、前記コンタクトホール５８、５９を含む前記層間絶縁膜５６上にＡｌ合金からなる配線材料膜を真空蒸着により堆積し、パターニングすることにより図４の（ｄ）に示すように前記コンタクトホール５８，５９を通して前記ソース領域５４、ドレイン領域５５に接続されたソース、ドレインの配線６０，６１を形成してＭＩＳ型半導体装置を製造した。
【００８２】
得られたＭＩＳ型半導体装置は、ゲート長が５μｍと微細で、かつコンタクトホール５８、５９下のシリコン基板５１表面がエッチングされておらず、高い信頼性を有するものであった。
【００８３】
（実施例４）
液晶表示装置のｎチャンネル薄膜トランジスタ（ＴＦＴ）の製造方法を図５の（ａ）〜（ｄ）を参照して説明する。
【００８４】
まず、ガラス基板７１上に多結晶シリコン層を成膜した後、この多結晶シリコン層をパターニングして島状の活性層７２を形成した。つづいて、この活性層７２を含む前記ガラス基板７１上に電子ビーム蒸着法により酸化物系高誘電体材料、例えばＧｄ２Ｏ３からなる厚さ５ｎｍのゲート絶縁膜７３を成膜した後、４００℃でアニールした。ひきつづき、このゲート絶縁膜７３上にスパッタ法によりＭｏ膜を堆積した。このＭｏ膜上に写真蝕刻法によりレジストパターン７４を形成した後、このレジストパターン７４をマスクとして前記Ｍｏ膜を選択的にエッチング除去することにより図５の（ａ）に示すように前記活性層７２上のゲート絶縁膜７３に幅が５μｍのゲート電極７５を形成した。
【００８５】
次いで、レジストパターン７４を有するガラス基板７１を前述した図１に示すチャンバ１内の支持部材２上に設置した。つづいて、冷却水の供給穴３から前記支持部材２の中空部５を流通させて排出穴４から排出することにより前記支持部材２上のシリコン基板を冷却した。ひきつづき、排気管８のゲートバルブ９の開度を調節すると共に、図示しない真空ポンプを作動して前記チャンバ１内のガスを排気して所定の真空度にした。前記チャンバ１内の真空度が安定した後、実施例１と同様に第１操作（ＣＦ４ガスの雰囲気に曝す操作）と第２操作（アルゴンイオンを照射する操作）とを交互に１０回繰り返した。このとき、多結晶シリコンからなる活性層６７に対するＧｄ２Ｏ３からなるゲート絶縁膜７３のエッチング選択比は約１．６で、活性層７２表面のエッチングが殆ど起こることなく、レジストパターン７４から露出するＧｄ２Ｏ３からなるゲート絶縁膜７３部分がエッチング除去され、活性層７２表面が露出した。つづいて、砒素を前記活性層７２に砒素をその露出表面を通して注入することにより、図５の（ｂ）に示すように互いに電気的に分離されたｎ＋型のソース領域７６、ドレイン領域７７を形成した。
【００８６】
次いで、レジストパターン７４を剥離除去し、前記ゲート電極７５を含む全面にＳｉＯ２からなる層間絶縁膜７８を形成した後、図示しないレジストパターンをマスクとして前記層間絶縁膜７８を選択的にエッチング除去することにより図５の（ｃ）に示すように前記ソース、ドレイン領域７６，７７に対応する前記層間絶縁膜７８部分にコンタクトホール７９、８０を開口した。つづいて、これらのコンタクトホール７９、８０を含む前記層間絶縁膜７８上にＡｌ合金からなる配線材料膜を真空蒸着により堆積し、パターニングすることにより図５の（ｄ）に示すように前記コンタクトホール７９，８０を通して前記ソース領域７６、ドレイン領域７７に接続されたソース、ドレインの配線８１，８２を形成して液晶表示装置のＴＦＴを製造した。
【００８７】
得られたＴＦＴは、ゲート長が５μｍと微細で、かつソース、ドレインの領域６６、６７表面がエッチングされておらず、高い信頼性を有するものであった。
【００８８】
【発明の効果】
以上詳述したように本発明によれば、高誘電体ゲート絶縁膜とその下地のシリコン層との間のエッチング選択比を大きく取ることを可能にしてシリコン層を過度にエッチングすることなく不純物の注入窓、コンタクトホール等を形成することができる高集積度で高信頼性のＭＩＳ型半導体装置の製造方法を提供することことができる。
【図面の簡単な説明】
【図１】本発明の実施例で用いたＲＩＥ装置を示す概略図。
【図２】本発明の実施例１におけるｎチャンネルＭＩＳ半導体装置の製造工程を示す断面図。
【図３】本発明の実施例２におけるｎチャンネルＭＩＳ半導体装置の製造工程を示す断面図。
【図４】本発明の実施例３におけるｎチャンネルＭＩＳ半導体装置の製造工程を示す断面図。
【図５】本発明の実施例４におけるｎチャンネルＴＦＴの製造工程を示す断面図。
【符号の説明】
１…チャンバ、
２…支持部材、
６…高周波電源、
８…排気管、
１０，１１…ガス供給管、
１６…プラズマ、
２１，４１，５１…シリコン基板、
２２，４２、５２，７３…ゲート絶縁膜、
２４，４４，５３，７５…ゲート電極、
２５，４９，５４，７６…ソース領域、
２６，５０，５５，７７…ドレイン領域、
２７，５６，７８…層間絶縁膜、
７１…ガラス基板、
７２…活性層。
【図１】
2004014918.tif 000003
【図２】
2004014918.tif 000004
【図３】
2004014918.tif 000005
【図４】
2004014918.tif 000006
【図５】
2004014918.tif 000007