(57)【要約】【課題】ＦＩＲフィルタを用いた帯域フィルタのタップ数を低減する。【解決手段】第１の周波数帯域を通過させる帯域フィルタ（Ｌｐｆ）をＦＩＲフィルタ１で構成する。第１の帯域フィルタの出力と元の入力データとの差分を求めると、第１の帯域以外の周波数帯域を通過させる第２の帯域フィルタ（Ｈｐｆ）出力が得られる。差分を求めるための元の入力データは、ＦＩＲフィルタ１の出力データと位相を合わせるため、遅延手段４を通す。本発明によれば、ＦＩＲフィルタ１の使用数が少なくなるので、タップ数を低減することができる。【選択図】      図４
2004201109.tif 000002
【特許請求の範囲】
【請求項１】
第１の周波数帯域を通過させる帯域フィルタを構成するＦＩＲフィルタと、
遅延手段と、
入力データを前記ＦＩＲフィルタと前記遅延手段に入力する入力手段と、
前記ＦＩＲフィルタの出力データと前記遅延手段の出力データとの差分を求める減算手段と、
を具備し、前記減算手段から前記第１の周波数帯域以外の第２の周波数帯域を通過させる帯域フィルタ出力を得ることを特徴とする帯域フィルタ。
【請求項２】
第１の周波数帯域を通過させる帯域フィルタを構成するＦＩＲフィルタと、
前記ＦＩＲフィルタの出力データと前記ＦＩＲフィルタの任意のタップから取り出したデータとの差分を求める減算手段と、
を具備することにより、前記第１の周波数帯域以外の第２の周波数帯域を通過させることを特徴とする帯域フィルタ。
【請求項３】
前記ＦＩＲフィルタが構成する帯域フィルタがローパスフィルタである請求項１又は２に記載の帯域フィルタ。
【請求項４】
第１の周波数帯域を通過させる帯域フィルタを構成する第１のＦＩＲフィルタと、
第２の周波数帯域を通過させる帯域フィルタを構成する第２のＦＩＲフィルタと、
遅延手段と、
入力データを前記第１のＦＩＲフィルタ、前記第２のＦＩＲフィルタ及び、前記遅延手段に入力する入力手段と、
前記第１のＦＩＲフィルタの出力データと前記第２のＦＩＲフィルタの出力データとの和を求める加算手段と、
前記加算手段の出力データと前記遅延手段の出力データとの差分を求める減算手段と、
を具備し、前記減算手段から、前記第１の周波数帯域及び第２の周波数帯域以外の第３の周波数帯域を通過させることを特徴とする帯域フィルタ。
【請求項５】
前記ハイパスフィルタを構成する第２のＦＩＲフィルタは、前記ローパスフィルタを構成する第１のＦＩＲフィルタより少ないタップ数で構成され、前段に遅延手段が挿入される請求項４に記載の帯域フィルタ。
【請求項６】
第１の周波数帯域を通過させる帯域フィルタを構成する第１のＦＩＲフィルタと、
第２の周波数帯域を通過させる帯域フィルタを構成する第２のＦＩＲフィルタであって、前記第１のＦＩＲフィルタのタップ数より少ないタップ数を有するＦＩＲフィルタと、
前記第１のＦＩＲフィルタの第１の所定のタップから取り出したデータを前記第２のＦＩＲフィルタの入力側に接続する接続手段と
前記第１のＦＩＲフィルタの出力データと前記第２のＦＩＲフィルタの出力データとの和を求める加算手段と、
前記加算手段の出力データと前記第１又は第２のＦＩＲフィルタの第２の所定のタップから取り出したデータとの差分を求める減算手段と、
を具備することにより、前記第１の周波数帯域及び第２の周波数帯域以外の第３の周波数帯域を通過させる帯域フィルタを形成することを特徴とする帯域フィルタ。
【請求項７】
前記第１のＦＩＲフィルタがローパスフィルタを構成し、前記第２のＦＩＲフィルタがハイパスフィルタを構成し、前記第３の周波数帯域を通過させることでバンドパスフィルタ出力を得る請求項４から６のいずれか１項に記載の帯域フィルタ。
【請求項８】
前記ローパスフィルタ出力、前記バンドパスフィルタ出力、前記ハイパスフィルタ出力のそれぞれに遅延手段を挿入した請求項７に記載の帯域フィルタ。
【請求項９】
更に、イコライザ補正されたローパスフィルタを構成する第４のＦＩＲフィルタと、イコライザ補正されたハイパスフィルタを構成する第５のＦＩＲフィルタとを具備する請求項７に記載の帯域フィルタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、所定の周波数帯域のデータを通過させる帯域フィルタに関するもので、特に、ＦＩＲフィルタを用いた帯域フィルタに関するものである。
【０００２】
【従来の技術】
オーディオ機器においては、チャネルデバイダに用いるローパスフィルタ、バンドパスフィルタ、ハイパスフィルタなどの帯域フィルタをディジタル構成する傾向にある。なお、以下の説明においては、ローパスフィルタを「Ｌｐｆ」、ハイパスフィルタを「Ｈｐｆ」、バンドパスフィルタを「Ｂｐｆ」と略す。
【０００３】
従来、ＦＩＲフィルタを用いて帯域フィルタを構成すると回路規模が大きくなりすぎるため、ＩＩＲフィルタが主に採用されていた。しかしながら、近年、半導体デバイスの高速化、高集積化により、ＦＩＲフィルタもオーディオ機器に採用され始めている（例えば、特許文献１−３参照）。
【０００４】
図１にＦＩＲフィルタの回路構成を示す。
図中、Ｚ-1はレジスタ（遅延手段）、ｂｎは係数器、ａは加算器、Ｘ（ｎ）は入力データを表す。
ＦＩＲフィルタ１においては、レジスタＺ-1の数（タップ数）と、各係数器ｂｎの係数を適宜設定することにより、Ｌｐｆ、Ｂｐｆ、Ｈｐｆを構成することができる。
【０００５】
図２に示すように、従来のＦＩＲフィルタを用いたオーディオ機器の帯域フィルタ２（チャネルデバイダ）は、３つのＦＩＲフィルタ１により、Ｌｐｆ、Ｂｐｆ、Ｈｐｆを形成していた。また、オーディオ機器用としては、図２に示した帯域フィルタ２を、Ｌｃｈ用、Ｒｃｈ用の２チャネル必要とする。
【０００６】
【特許文献１】
特許第２８８７８７２号
【特許文献２】
特開平７−９５６９６号公報
【特許文献３】
再表９５／３４８８３号公報
【０００７】
【発明が解決しようとする課題】
このように、従来のＦＩＲフィルタを用いた帯域フィルタは、ＦＩＲフィルタを多数用いるため、タップ数（レジスタＺ-1の数）が多く必要となる。このため、回路の小型化がまだ実現されていない。
本発明は、帯域フィルタに用いるＦＩＲフィルタのタップ数を低減することを目的とするものである。
【０００８】
【課題を解決するための手段】
本発明は、上記目的を達成するためになされたものである。本発明は、第１の周波数帯域を通過させる帯域フィルタ（例えば、Ｌｐｆ）をＦＩＲフィルタで構成する。この帯域フィルタの出力と元の入力データとの差分を求めると、第１の帯域以外の周波数帯域を通過させる第２の帯域フィルタ（例えば、Ｈｐｆ）出力が得られる。
【０００９】
なお、差分を求めるための元の入力データとＦＩＲフィルタの出力データとは、位相を合わせる必要がある。このため、遅延手段を通した入力データ又はＦＩＲフィルタのタップデータから得た入力データが使用される。
このように、本発明によれば、１つのＦＩＲフィルタだけで２つの帯域フィルタを得ることができるので、ＦＩＲフィルタのタップ数を低減でき、帯域フィルタを小型化することができる。
【００１０】
また、第１の帯域フィルタ（例えば、Ｌｐｆ）と第２の帯域フィルタ（例えば、Ｈｐｆ）をＦＩＲフィルタで構成して両出力の和をとり、この和と元の入力データとの差分を求めることで、第３の帯域フィルタ（例えば、Ｂｐｆ）出力を得ることができる。この場合も、２つのＦＩＲフィルタを使用するだけで３つの帯域フィルタが得られる。
さらに、任意の数のＦＩＲフィルタによる帯域フィルタから、任意の数のフィルタ出力を得るようにすることも可能である。
【００１１】
【発明の実施の形態】
本発明の実施形態について図を用いて説明する。
図３は、本発明の帯域フィルタが適用されるフィルタユニットを示す。
ラジオ受信機、ＣＤデッキなどのオーディオ音源１０から入力されたデータは、チャネルデバイダとして機能するフィルタユニット１１により、周波数帯域ごとに分割され、アンプ１７へ出力される。アンプ１７で増幅されたオーディオ信号は、スピーカ１８から出力される。
【００１２】
フィルタユニット１１は、基板１２上に、複数のＤＳＰ１３、ＣＯＤＥＣ１４、マイコン１５、フラッシュメモリ１６が配置されて構成される。
マイコン１５は、フラッシュメモリ１６に記憶されたプログラム及びデータに従い、ＣＯＤＥＣ１４とＤＳＰ１３を制御する。ＦＩＲフィルタを含むフィルタは、１つ又は複数のＤＳＰ１３内に構成される。なお、ＤＳＰ１３の代わりに、ＡＳＩＣを用いることもできる。
【００１３】
オーディオ音源１０から入力されたデータは、ＣＯＤＣ１４によりＡ／Ｄ変換され、ＤＳＰ１３に入力される。ＤＳＰ１３により周波数分割されたデータは、ＣＯＤＥＣ１４によりＤ／Ａ変換され、アンプ１７へ出力される。
ＤＳＰ１３は、以下の各実施形態で説明するように、ＬｐｆとＨｐｆ、又は、Ｌｐｆ、ＨｐｆとＢｐｆを構成する。
【００１４】
以下、ＤＳＰ１３内で構成されるフィルタの詳細を説明する。
（実施形態１）
図４を用いて本発明の第１の実施形態を説明する。
本例は、１つのＦＩＲフィルタを用いて、Ｌｐｆ出力とＨｐｆ出力を得るものである。
【００１５】
ＦＩＲフィルタ１により、Ｌｐｆが構成される。入力データをＦＩＲフィルタ１に通すことで、Ｌｐｆ出力が得られる。このＬｐｆ出力データが、減算器３のマイナス端子に入力される。減算器３のプラス端子には、遅延回路４を通した入力データが入力される。遅延回路４は、入力データに遅延を与えることにより、Ｌｐｆを通ったデータとの間の時間のずれを補償する。
【００１６】
遅延回路４は、ＤＳＰ１３内のＲＡＭを利用して構成される。なお、減算器３は、ＤＳＰ内に配置せずに、ＤＳＰの外部側に配置することもできる。
減算器３の出力は、元の入力データとＬｐｆの出力との差分であるから、Ｈｐｆ出力が得られたことになる。
本例の帯域フィルタ２によれば、１つのＦＩＲフィルタ１を用いるだけでＬｐｆ出力とＨｐｆ出力が得られる。したがって、ＦＩＲフィルタのタップ数を低減することができ、ＤＳＰ１３の小型化、数量の低減に寄与することができる。
【００１７】
図４に示した例は、Ｌｐｆ出力からＨｐｆ出力を得るものであるが、Ｈｐｆ出力からＬｐｆ出力を得るようにすることも可能である。
ただ、図示のように、Ｌｐｆ出力からＨｐｆ出力を得るようにすると、以下に説明するように、特性の良いＨｐｆを得ることができる。
【００１８】
図５を用いてフィルタ特性について説明する。
（Ａ）はＦＩＲフィルタを用いて構成したＬｐｆの特性である。（Ｂ）は、ＦＩＲフィルタを用いて構成した場合のＨｐｆの特性である。ＦＩＲフィルタにより構成した場合、Ｌｐｆとしては、（Ａ）に示すように、精度の高い特性（曲線の傾斜部分が急）が得られるが、Ｈｐｆとしては高精度のものが得られない（曲線の傾斜部分が緩やか）。
【００１９】
（Ｃ）は、図４の、入力データとＬｐｆ出力の差分から求めたＨｐｆ出力の特性である。このように、精度の高い（曲線の傾斜部分が急）Ｌｐｆ出力から得ることにより、高精度のＨｐｆが得られる。
図４に示した帯域フィルタ２は、タップ数を低減するだけでなく、精度の高いＨｐｆ出力を得ることができるという効果を奏する。
【００２０】
（実施形態２）
図６を用いて本発明の第２の実施形態を説明する。
本例は、ＬｐｆとＨｐｆとをそれぞれＦＩＲフィルタ１により構成し、Ｂｐｆを差分で求めるものである。
２つのＦＩＲフィルタ１によりＬｐｆとＨｐｆを構成する。両出力が、加算器６により加算され、減算器３のマイナス端子に入力される。入力データが遅延回路４を通して減算器３のプラス端子に入力される。
【００２１】
減算器３の出力は、元のデータからＬｐｆ出力とＨｐｆ出力をマイナスしたものであるから、Ｂｐｆ出力が得られたことになる。本例によれば、２つのＦＩＲフィルタ１により、３つの帯域のフィルタ出力が得られるので、タップ数を低減することができる。また、Ｂｐｆは、ほかの帯域フィルタに比べて多くのタップ数を必要とする。このようなタップ数の多いＢｐｆを差分から求めることにより、帯域フィルタの全体のタップ数を更に低減できる。
【００２２】
以上説明した例においては、ＬｐｆとＨｐｆからＢｐｆを得ているが、ＬｐｆとＢｐｆからＨｐｆを得ることも、ＢｐｆとＨｐｆからＬｐｆを得ることもできる。さらに、３つ以上のフィルタ出力から差分を求めてほかの帯域のフィルタ出力を得ることもできる。
【００２３】
（実施形態３）
図７を用いて本発明の第３の実施形態を説明する。
本例は、図６の実施形態２の変形例である。ここでは、図６と異なる部分を説明し、重複する説明は省略する。
Ｈｐｆは、Ｌｐｆに比べると、少ないタップ数で構成することができる。
【００２４】
Ｈｐｆを最小限のタップ数で構成する場合、ＬｐｆとＨｐｆのタップ数が異なることになるので、両出力に時間のずれが発生する。これを補償するため、第２の遅延回路７をＨｐｆの前段に入れる。
本例によれば、図６の帯域フィルタと同等の特性が得られ、更に、Ｈｐｆを必要最小限のタップ数で構成できるので、帯域フィルタ２全体のタップ数を低減することができる。
【００２５】
（実施形態４）
図８を用いて本発明の第４の実施形態を説明する。
本例は、ＬｐｆからＨｐｆ出力を得るものあり、図４の実施形態１の変形例である。ここでは、図４と異なる部分を説明し、重複する説明は省略する。
図４の回路では、入力データが、遅延回路４を通して減算器３のプラス端子に入力されている。本例では、遅延回路を省略し、ＦＩＲフィルタ１のタップデータ８を利用する。
【００２６】
図１に示したように、ＦＩＲフィルタ１は、多数のレジスタ（タップ）Ｚ-1を使用している。したがって、ＦＩＲフィルタ１の各タップの中から適当なタップを選択することにより、所望の遅延量の入力データを得ることができる。
本例によれば、図４の帯域フィルタと同等の特性が得られ、更に、遅延回路を省略できる。
【００２７】
（実施形態５）
図９を用いて本発明の第５の実施形態を説明する。
本例は、ＬｐｆとＨｐｆからＢｐｆ出力を得るものであり、図７の実施形態３の変形例である。ここでは、図７と異なる部分を説明し、重複する説明は省略する。
【００２８】
図９の本例の回路では、図７中の第１及び第２の遅延回路４、７の代わりにＦＩＲフィルタ１のタップデータを使用する。
ＦＩＲフィルタ１の任意のタップを選択して利用することで、遅延回路を省略できることは、図８の実施形態４において説明をしたとおりである。本例によれば、図７の帯域フィルタと同等の特性が得られ、かつ、遅延回路４、７を省略できる。
【００２９】
（実施形態６）
図１０を用いて本発明の第６の実施形態を説明する。
本例は、タイムドメイン理論に適合したオーディオ出力を得るものである。タイムドメイン理論とは、従来のオーディオ理論が周波数領域(FREQUENCY DOMAIN)に着目したのに対し、時間領域(TIME DOMAIN)から音を捉え、原音の再生を目指すものである。
【００３０】
オーディオシステムでは、低音は、スピーカ、アンプなどにおいて遅れが発生する。これに対して、Ｌｐｆ、Ｂｐｆ、Ｈｐｆの出力にそれぞれ遅延量が異なる遅延回路９を設けることで、時間領域のずれを合わせることができ、タイムドメイン理論に従った高品質の音声出力を得ることが可能になる。遅延回路９は、ＤＳＰ内のＲＡＭを利用できる。
【００３１】
（実施形態７）
図１１を用いて本発明の第７の実施形態を説明する。
ステレオシステムには、Ｒｃｈ、Ｌｃｈに同じデータを出力することが許容されるシステムがある。本例は、そのようなステレオシステムにおいて、ステレオデータをモノラル処理することで、ＦＩＲフィルタのタップ数を低減するものである。
【００３２】
図１１において、ステレオデータＲｃｈ、Ｌｃｈは、加算器６によりミックスされてモノラルデータに変換された後、帯域フィルタ２に入力される。これにより、従来はＲｃｈ、Ｌｃｈの２チャネルを必要としていたものが、１チャネルのみとなるので、ＦＩＲフィルタ１の数を低減し、タップ数を低減することができる。
本例の帯域フィルタ２は、図６の実施形態２のものを使用しているが、その他の実施形態のものを使用できる。
【００３３】
（実施形態８）
図１２を用いて本発明の第８の実施形態を説明する。
本例は、図１１の実施形態７において、余った１チャネルをイコライザ処理に利用するものである。
一般に、スピーカ、アンプは、低域又は超高域で周波数特性がフラットにならない。本例は、これをイコライザ補正するものである。
【００３４】
図１２の本例の帯域フィルタ２においては、図１１の例により、Ｂｐｆ出力を得る。図１１の例では、１チャネルのみを使用しているので、余った１チャネルを利用して、ＬｐｆとＨｐｆを構成する。このとき、ＬｐｆとＨｐｆで、イコライザ補正をしておく。
【００３５】
【発明の効果】
本発明によれば、帯域フィルタに用いるＦＩＲフィルタのタップ数を低減することができる。
【図面の簡単な説明】
【図１】ＦＩＲフィルタの回路構成図である。
【図２】従来のＦＩＲフィルタを用いた帯域フィルタの構成例を示す図である。
【図３】本発明の帯域フィルタを適用するフィルタユニットの構成を示す図である。
【図４】本発明を適用した帯域フィルタの第１の例を示す図である。
【図５】ＦＩＲフィルタによるローパスフィルタとハイパスフィルタの特性の違いを示す図である。
【図６】本発明を適用した帯域フィルタの第２の例を示す図である。
【図７】本発明を適用した帯域フィルタの第３の例を示す図である。
【図８】本発明を適用した帯域フィルタの第４の例を示す図である。
【図９】本発明を適用した帯域フィルタの第５の例を示す図である。
【図１０】本発明を適用した帯域フィルタの第６の例を示す図である。
【図１１】本発明を適用した帯域フィルタの第７の例を示す図である。
【図１２】本発明を適用した帯域フィルタの第８の例を示す図である。
【符号の説明】
１…ＦＩＲフィルタ
２…帯域フィルタ
３…減算器
４…遅延回路
６…加算器
７…第２の遅延回路
８…タップデータ
９…第３の遅延回路
１０…オーディオ音源
１１…帯域フィルタユニット
１２…基板
１３…ＤＳＰ
１４…ＣＯＤＣ
１５…マイコン
１６…フラッシュメモリ
１７…アンプ
１８…スピーカ
Ｌｐｆ…ローパスフィルタ
Ｂｐｆ…バンドパスフィルタ
Ｈｐｆ…ハイパスフィルタ
Ｚ-1…レジスタ
ａｎ…加算器
ｂｎ…係数器
Ｘ（ｎ）…入力データ
【図１】
2004201109.tif 000003
【図２】
2004201109.tif 000004
【図３】
2004201109.tif 000005
【図４】
2004201109.tif 000006
【図５】
2004201109.tif 000007
【図６】
2004201109.tif 000008
【図７】
2004201109.tif 000009
【図８】
2004201109.tif 000010
【図９】
2004201109.tif 000011
【図１０】
2004201109.tif 000012
【図１１】
2004201109.tif 000013
【図１２】
2004201109.tif 000014