(57)【要約】【課題】絶縁膜の凹部内に導電層を埋め込み形成するＣＭＰ工程おける研磨終点を判断できる確認用素子及びその検査方法を提供する。【解決手段】半導体基板１上の絶縁膜２に形成された配線溝内にＣＭＰ法を用いて埋め込み形成された櫛形の第１の金属パターン４と、第１の金属パターンと同時に、絶縁膜２に形成された配線溝内にＣＭＰ法を用いて埋め込み形成された矩形の複数の第２の金属パターン５とを備えている。そして、第１の金属パターン４は、複数の配線部４ａと、配線部４ａに接続され、且つ、コンタクト３に接続されている配線共通接続部４ｂとで構成されている。また、第２の金属パターン５は、櫛形の第１の金属パターン４における配線部４ａの間に、絶縁膜２を挟んで配置されている。【選択図】  図１
2004207353.tif 000002
【特許請求の範囲】
【請求項１】
化学機械研磨工程における研磨状態を確認する確認用素子を有する半導体装置において、
前記確認用素子は、
半導体基板上に形成された絶縁膜と、
前記絶縁膜に形成された凹部内に埋め込まれ、配線部と前記配線部に接続された配線共通接続部からなる第１の金属パターンと、
前記絶縁膜に形成された凹部内に埋め込まれ、前記第１の金属パターンの前記配線部との間に前記絶縁膜を挟んで配置された第２の金属パターンと、
前記配線共通接続部下の前記絶縁膜を貫通して形成された、前記配線共通接続部と前記半導体基板とを電気的に接続するコンタクトと
を備えていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１の金属パターンは、前記配線共通接続部に複数の前記配線部が櫛形形状になるように配置接続されており、
前記第２の金属パターンは、前記第１の金属パターンの櫛形形状になっている前記配線部の間に配置されていることを特徴とする半導体装置。
【請求項３】
請求項１又は２記載の半導体装置において、
少なくとも前記第１の金属パターンの前記配線部及び前記第２の金属パターンが形成されている領域の下層に、電気的に浮遊状態のダミー導電層パターンが形成されていることを特徴とする半導体装置。
【請求項４】
請求項１又は２記載の半導体装置において、
前記第１の金属パターンの前記配線部及び前記第２の金属パターン下にダミープラグが形成されていることを特徴とする半導体装置。
【請求項５】
請求項１〜４のうちいずれか１項に記載の半導体装置の検査方法において、
前記確認用素子を準備する第１の工程と、
前記確認用素子の表面に、走査型電子顕微鏡を用いて一次電子を照射する第２の工程と、
前記第２の工程の後に、前記第１の金属パターンの配線部と前記第２の金属パターンの電位コントラストを比較することにより、化学機械研磨工程における研磨状態を確認する第３の工程と
を備えていることを特徴とする半導体装置の検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその検査方法に関し、特に、絶縁膜に配線溝を形成し、配線溝内に導電層を化学機械研磨（ＣＭＰ）法を用いて選択的に埋め込み配線を形成する場合、ＣＭＰ工程の終点を確実に判断できる確認用素子及びその検査方法に関するものである。
【０００２】
【従来の技術】
従来の配線形成方法は、半導体基板上に形成された絶縁膜上にＡｌ膜のような金属膜を堆積する。その後、金属膜上に、リソグラフィー技術を用いて配線形成用マスクとなるレジストを形成する。その後、このレジストをマスクとしてドライエッチング技術を用いて金属膜のエッチングを行い、金属配線を形成する。この場合、金属配線形成における金属膜のエッチング終点は、エッチングプロセス中のガス組成を分析する方法で容易に検出することが可能であった。
【０００３】
また、従来のドライエッチングによる金属配線の形成においては、金属膜のエッチング不足による金属配線間のショートを回避するため、金属膜の膜厚分以上にオーバーエッチングすることが可能であった。
【０００４】
しかしながら、近年配線抵抗を低減するために、絶縁膜に形成した配線溝内に、銅（Ｃｕ）膜のような導電層を化学機械研磨（ＣＭＰ）法を用いて選択的に埋め込み配線を形成する、いわゆるダマシン配線が主流になりつつある（例えば、特許文献１参照）。
【０００５】
このダマシン配線の形成方法では、半導体基板上に形成された絶縁膜上に、リソグラフィー技術を用いて配線形成用領域に開口部を有するレジストを形成する。その後、このレジストをマスクとしてエッチング技術を用いて絶縁膜を所定の深さまでエッチングして配線溝を形成する。その後、基板上の全面に、Ｃｕ膜などの金属膜を形成した後、ＣＭＰ法を用いて絶縁膜上の不要な金属膜を研磨除去する。このとき、絶縁膜上に金属膜の膜厚から研磨時間を推定し、この推定した研磨時間に基づいて金属膜の研磨を行なう。これにより、配線溝に金属膜が埋め込まれたダマシン配線を形成することができる。
【０００６】
【特許文献１】
特開２００１−１５４６０号公報（第４−５頁、図３）
【０００７】
【発明が解決しようとする課題】
上記のような従来の埋め込み配線の形成方法では、絶縁膜上に形成された金属膜の膜厚から研磨時間を推定し、この推定から研磨時間を設定して研磨を行なっていた。
【０００８】
このＣＭＰ工程における研磨終点は、目視によって確認していたが、研磨終点の正確な確認が難しいため、研磨の過不足が生じやすく、金属膜の研磨残りによる配線間ショートや、過剰研磨による埋め込み配線膜厚の薄膜化による抵抗上昇の課題を有していた。
【０００９】
本発明の目的は、絶縁膜に形成した凹部内に導電層を埋め込み形成するＣＭＰ工程において、研磨終点を確実に判断できる確認用素子及びその検査方法を提供することである。
【００１０】
【課題を解決するための手段】
本発明の半導体装置は、化学機械研磨工程における研磨状態を確認する確認用素子を有する半導体装置において、前記確認用素子は、半導体基板上に形成された絶縁膜と、前記絶縁膜に形成された凹部内に埋め込まれ、配線部と前記配線部に接続された配線共通接続部からなる第１の金属パターンと、前記絶縁膜に形成された凹部内に埋め込まれ、前記第１の金属パターンの前記配線部との間に前記絶縁膜を挟んで配置された第２の金属パターンと、前記配線共通接続部下の前記絶縁膜を貫通して形成された、前記配線共通接続部と前記半導体基板とを電気的に接続するコンタクトとを備えている。
【００１１】
この構成によれば、第１の金属パターンはコンタクトにより電気的に半導体基板に接続されており、第２の金属パターンは第１の金属パターンの配線部との間に絶縁膜を挟んで配置されているため、第１の金属パターンと第２の金属パターンの電位コントラストを比較することにより、化学機械研磨による研磨残りを容易に確認することができる。
【００１２】
上記半導体装置において、前記第１の金属パターンは、前記配線共通接続部に複数の前記配線部が櫛形形状になるように配置接続されており、前記第２の金属パターンは、前記第１の金属パターンの櫛形形状になっている前記配線部の間に配置されている。
【００１３】
上記半導体装置において、少なくとも前記第１の金属パターンの前記配線部及び前記第２の金属パターンが形成されている領域の下層に、電気的に浮遊状態のダミー導電層パターンが形成されている。
【００１４】
上記半導体装置において、前記第１の金属パターンの前記配線部及び前記第２の金属パターン下にダミープラグが形成されている。
【００１５】
上記半導体装置の検査方法において、前記確認用素子を準備する第１の工程と、前記確認用素子の表面に、走査型電子顕微鏡を用いて一次電子を照射する第２の工程と、前記第２の工程の後に、前記第１の金属パターンの配線部と前記第２の金属パターンの電位コントラストを比較することにより、化学機械研磨工程における研磨状態を確認する第３の工程とを備えている。
【００１６】
【発明の実施の形態】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００１７】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るＣＭＰ工程における研磨終点を確認するための確認用素子を有する半導体装置を示す図であり、（ａ）は平面図、（ｂ）は（ａ）におけるＡ１−Ａ１箇所を示す断面図、（ｃ）は（ａ）におけるＢ１−Ｂ１箇所を示す断面図である。
【００１８】
図１（ａ）〜図１（ｃ）に示す本実施形態の確認用素子には、半導体基板１上に形成された絶縁膜２と、絶縁膜２に形成された半導体基板１に到達するコンタクト３と、絶縁膜２に形成された配線溝内にＣＭＰ法を用いて埋め込み形成された櫛形の第１の金属パターン４と、第１の金属パターンと同時に、絶縁膜２に形成された配線溝内にＣＭＰ法を用いて埋め込み形成された矩形の複数の第２の金属パターン５とを備えている。そして、第１の金属パターン４は、製品となる半導体装置に形成される最小幅の金属配線と同等のパターン幅を有する複数の配線部４ａと、配線部４ａに接続され、且つ、コンタクト３に接続されている約１００μｍ角からなる大面積の配線共通接続部４ｂとで構成されている。また、第２の金属パターン５は、製品となる半導体装置に形成される最小幅の金属配線と同等のパターン幅を有し、櫛形の第１の金属パターン４における配線部４ａの間に、製品となる半導体装置における最小分離幅と同等の幅の絶縁膜２を挟んで配置されている。ここで、第１の金属パターン４における配線共通接続部４ｂと半導体基板１とは、電気的に接続されれば良いので、コンタクト３による１段のみである必要はなく、複数段のコンタクトによって形成してもよく、また、その間に金属配線等を挿入しても良い。また、コンタクト３のサイズや個数に制限はなく、配線共通接続部４ｂと半導体基板１とを電気的に接続されるように配線共通接続部４ｂ下に配置されていれば良い。また、絶縁膜２は、単層膜である必要はなく、積層膜であっても良い。
【００１９】
次に、本発明に係る確認用素子を用いたＣＭＰ工程における研磨終点を確認する検査方法について説明する。
【００２０】
図１に示す確認用素子の表面に、走査型電子顕微鏡（ＳＥＭ）を用いて一次電子を５ｋＶで５秒ほど照射して、半導体基板１の表面に電子を供給する。この結果、第１の金属パターン４に照射された電子は、コンタクト３を通って半導体基板１へと放出される。このとき、配線部４ａに照射された電子は、配線共通接続部４ｂへ流れ、さらに、コンタクト３を通って半導体基板１へと放出される。一方、第２の金属パターン５は周りを絶縁膜２で囲まれており電気的に浮遊状態にあるため、第２の金属パターン５に照射された電子は、第２の金属パターン５に蓄積されていく。このため、電子が放出される第１の金属パターン４の配線部４ａと電子が蓄積する第２の金属パターン５とでは、二次電子像が異なって現れるので、電位コントラストに違いが見られる。
【００２１】
このように、第１の金属パターン４の配線部４ａと第２の金属パターン５との間で、電位コントラストに違いがあれば、ＣＭＰにより絶縁膜上の不要な金属膜が正常に研磨除去されたことがわかる。
【００２２】
一方、第１の金属パターン４の配線部４ａと第２の金属パターン５との間で、電位コントラストに違いが無ければ、第２の金属パターン５が第１の金属パターン４に電気的に接続され同電位になっているためである。これにより、金属膜の研磨残りによって第１の金属パターン４と第２の金属パターン５とがショートしていることが判るため、ＣＭＰ工程の異常や研磨終点に達していないことを容易に確認することができる。
【００２３】
なお、本実施形態では、金属パターン４の配線部４ａ及び第２の金属パターン５は、それぞれ３本形成しているが、少なくとも１本ずつあれば良い。
【００２４】
（第２の実施形態）
図２は、本発明の第２の実施形態に係るＣＭＰ工程における研磨終点を確認するための確認用素子を有する半導体装置を示す図であり、（ａ）は平面図、（ｂ）は（ａ）におけるＡ２−Ａ２箇所を示す断面図、（ｃ）は（ａ）におけるＢ２−Ｂ２箇所を示す断面図である。
【００２５】
図２（ａ）〜図２（ｃ）に示す本実施形態の確認用素子には、半導体基板１上に形成された絶縁膜２と、絶縁膜２に形成された半導体基板１に到達するコンタクト３と、絶縁膜２に形成された配線溝内にＣＭＰ法を用いて埋め込み形成された櫛形の第１の金属パターン４と、第１の金属パターンと同時に、絶縁膜２に形成された配線溝内にＣＭＰ法を用いて埋め込み形成された矩形の複数の第２の金属パターン５と、第１の金属パターン４の配線部４ａ及び第２の金属パターン５下に電気的に浮遊状態の金属膜からなるダミー導電層パターン６とを備えている。そして、第１の金属パターン４は、製品となる半導体装置に形成される最小幅の金属配線と同等のパターン幅を有する複数の配線部４ａと、配線部４ａに接続され、且つ、コンタクト３に接続されている約１００μｍ角からなる大面積の配線共通接続部４ｂとで構成されている。また、第２金属パターン５は、製品となる半導体装置に形成される最小幅の金属配線と同等のパターン幅を有し、櫛形の第１の金属パターン４における配線部４ａの間に、製品となる半導体装置における最小分離幅と同等の幅の絶縁膜２を挟んで配置されている。ここで、第１の金属パターン４における配線共通接続部４ｂと半導体基板１とは、電気的に接続されれば良いので、コンタクト３による１段のみである必要はなく、複数段のコンタクトによって形成してもよく、また、その間に金属配線等を挿入しても良い。また、コンタクト３のサイズや個数に制限はなく、配線共通接続部４ｂと半導体基板１とを電気的に接続されるように配線共通接続部４ｂ下に配置されていれば良い。また、絶縁膜２は、単層膜である必要はなく、積層膜であっても良い。
【００２６】
この第２の実施形態では、第１の金属パターン４の配線部４ａと第２の金属パターン５の下に絶縁膜２を挟んでダミー導電層パターン６が形成されている点で、第１の実施形態と異なる。このダミー導電層パターン６の大きさは、上層の配線部４ａと第２の金属パターン５からなるＣＭＰ研磨終点確認パターン領域と同じかそれ以上大きければよい。
【００２７】
この第２の実施形態によれば、第１の実施形態と同様な検査方法によって、ＣＭＰ工程の異常や研磨終点に達していないことを容易に確認することができる。さらに、ダミー導電層パターン６によって、その上層に形成される配線部４ａと第２の金属パターン５からなるＣＭＰ研磨終点確認パターン領域に研磨残りが発生しやすくなるため、配線間ショートの検出感度を向上することができる。
【００２８】
（第３の実施形態）
図３は、本発明の第３の実施形態に係るＣＭＰ工程における研磨終点を確認するための確認用素子を有する半導体装置を示す図であり、（ａ）は平面図、（ｂ）は（ａ）におけるＡ３−Ａ３箇所を示す断面図、（ｃ）は（ａ）におけるＢ３−Ｂ３箇所を示す断面図である。
【００２９】
図３（ａ）〜図３（ｃ）に示す本実施形態の確認用素子には、半導体基板１上に形成された絶縁膜２と、絶縁膜２に形成された半導体基板１に到達するコンタクト３と、絶縁膜２に形成された配線溝内にＣＭＰ法を用いて埋め込み形成された櫛形の第１の金属パターン４と、第１の金属パターンと同時に、絶縁膜２に形成された配線溝内にＣＭＰ法を用いて埋め込み形成された矩形の複数の第２の金属パターン５と、第１の金属パターン４の配線部４ａ及び第２の金属パターン５下に形成されたタングステンや銅などの金属膜からなるダミープラグ７とを備えている。そして、第１の金属パターン４は、製品となる半導体装置に形成される最小幅の金属配線と同等のパターン幅を有する複数の配線部４ａと、配線部４ａに接続され、且つ、コンタクト３に接続されている約１００μｍ角からなる大面積の配線共通接続部４ｂとで構成されている。また、第２金属パターン５は、製品となる半導体装置に形成される最小幅の金属配線と同等のパターン幅を有し、櫛形の第１の金属パターン４における配線部４ａの間に、製品となる半導体装置における最小分離幅と同等の幅の絶縁膜２を挟んで配置されている。ここで、第１の金属パターン４における配線共通接続部４ｂと半導体基板１とは、電気的に接続されれば良いので、コンタクト３による１段のみである必要はなく、複数段のコンタクトによって形成してもよく、また、その間に金属配線等を挿入しても良い。また、コンタクト３のサイズや個数に制限はなく、配線共通接続部４ｂと半導体基板１とを電気的に接続されるように配線共通接続部４ｂ下に配置されていれば良い。また、絶縁膜２は、単層膜である必要はなく、積層膜であっても良い。ダミープラグ７は、上面が配線部４ａ又は第２金属パターン５に接続され、下面は絶縁膜２に接している。
【００３０】
この第３の実施形態では、第１の金属パターン４の配線部４ａと第２の金属パターン５の下に接するようにダミープラグ７が形成されている点で、第１の実施形態と異なる。このダミープラグ７は、上層の配線部４ａと第２の金属パターン５に接して形成されているだけで、それ以外の半導体基板１やコンタクト３には電気的に接続されていない。なお、このダミープラグ７のサイド及び間隔は、製品となる半導体装置に形成されるコンタクトプラグと同等に設定すればよく、その密度は１５％以上あれば良い。
【００３１】
この第３の実施形態によれば、第１の実施形態と同様な検査方法によって、ＣＭＰ工程の異常や研磨終点に達していないことを容易に確認することができる。さらに、ダミープラグ７によって、その上層に形成される配線部４ａと第２の金属パターン５からなるＣＭＰ研磨終点確認パターン領域に研磨残りが発生しやすくなるため、配線間ショートの検出感度を向上することができる。
【００３２】
【発明の効果】
本発明によれば、第１の金属パターンはコンタクトにより電気的に半導体基板に接続されており、第２の金属パターンは第１の金属パターンの配線部との間に絶縁膜を挟んで配置されているため、第１の金属パターンと第２の金属パターンの電位コントラストを比較することにより、化学機械研磨による研磨終点を確実に判断することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＣＭＰ工程における研磨終点を確認するための確認用素子を有する半導体装置を示す図であり、
（ａ）は平面図
（ｂ）は（ａ）におけるＡ１−Ａ１箇所を示す断面図
（ｃ）は（ａ）におけるＢ１−Ｂ１箇所を示す断面図
【図２】本発明の第２の実施形態に係るＣＭＰ工程における研磨終点を確認するための確認用素子を有する半導体装置を示す図であり、
（ａ）は平面図
（ｂ）は（ａ）におけるＡ２−Ａ２箇所を示す断面図
（ｃ）は（ａ）におけるＢ２−Ｂ２箇所を示す断面図
【図３】本発明の第３の実施形態に係るＣＭＰ工程における研磨終点を確認するための確認用素子を有する半導体装置を示す図であり、
（ａ）は平面図
（ｂ）は（ａ）におけるＡ３−Ａ３箇所を示す断面図
（ｃ）は（ａ）におけるＢ３−Ｂ３箇所を示す断面図
【符号の説明】
１  半導体基板
２  絶縁膜
３  コンタクト
４  第１の金属パターン
４ａ  配線部
４ｂ  配線共通接続部
５  第２の金属パターン
６  ダミー導電層パターン
７  ダミープラグ
【図１】
2004207353.tif 000003
【図２】
2004207353.tif 000004
【図３】
2004207353.tif 000005