(57)【要約】【課題】エミッタからの電子放出が均一で、良質な画像を具現できるＦＥＡおよびその製造方法を提供する。【解決手段】カソード電極上に形成されるゲート絶縁層と、ゲート絶縁層の貫通孔に対応するゲートホールを有するゲート電極と、ゲート電極上に形成されるエミッタを備え、前記エミッタは抵抗性物質からなる抵抗物質層と抵抗物質層上に形成される微細電子放出源を含有する電子放出物質層とによる積層構造を有する素子およびその製造方法。【選択図】    図２
2004207239.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成されるカソード電極と、
前記カソード電極上に形成され、前記カソード電極の一部に対応する貫通孔を有するゲート絶縁層と、
前記貫通孔に対応するゲートホールを有し、前記ゲート絶縁層上に形成されるゲート電極と、
前記貫通孔の下部に露出された前記ゲート電極上に形成される電子エミッタとを備え、
前記電子エミッタは、抵抗物質層と、前記抵抗物質層上に形成される微細電子放出源を含有する電子放出物質層とによる積層構造を有することを特徴とする電界放出素子。
【請求項２】
前記電子放出物質層は、カーボンナノチューブおよびナノパーチクルのうちいずれか一つを含むことを特徴とする請求項１に記載の電界放出素子。
【請求項３】
前記電子放出物質層は、導電性物質を含むことを特徴とする請求項１に記載の電界放出素子。
【請求項４】
前記導電性物質は、銀を含むことを特徴とする請求項３に記載の電界放出素子。
【請求項５】
前記電子放出物質層は、導電性物質を含むことを特徴とする請求項２に記載の電界放出素子。
【請求項６】
前記導電性物質は、銀を含むことを特徴とする請求項５に記載の電界放出素子。
【請求項７】
ａ）基板にカソード電極が形成され、前記カソード電極の上に、前記カソード電極を一部露出させる貫通孔を有するゲート絶縁層と、前記貫通孔に対応するゲートホールを有するゲート電極とが順次積層されている基板構造物を設ける段階と、
ｂ）前記貫通孔の下部に露出されたカソード電極を除いて、基板構造物の表面および前記貫通孔の内壁に犠牲層を形成する段階と、
ｃ）前記基板構造物の表面に抵抗物質を所定厚さに塗布して前記貫通孔を前記抵抗物質を埋め込み、電子放出物質層をその上部に積層形成する段階と、
ｄ）前記ゲート電極の表面と前記貫通孔の内壁とに形成された前記犠牲層を除去するためエッチング液によるリフトオフ法によって、前記貫通孔の内側領域に、前記抵抗物質層と、その抵抗物質層の上部の電子放出物質層とで構成されるエミッタを形成する段階と、
ｅ）前記エミッタを焼成する段階とを含むことを特徴とする電界放出素子の製造方法。
【請求項８】
前記抵抗物質層は、ペースト、ゾル−ゲルおよびスラリ溶液のうちいずれか一つより形成することを特徴とする請求項７に記載の電界放出素子の製造方法。
【請求項９】
前記抵抗物質層は、導電性物質を含み、ペースト、ゾルゲルおよびスラリ溶液のうちいずれか一つより形成することを特徴とする請求項８に記載の電界放出素子の製造方法。
【請求項１０】
前記導電性物質は、銀であることを特徴とする請求項９に記載の電界放出素子の製造方法。
【請求項１１】
前記電子放出物質層は導電性物質を含み、ペースト、ゾルゲルおよびスラリのうちいずれか一つより形成することを特徴とする請求項７に記載の電界放出素子の製造方法。
【請求項１２】
前記導電性物質は銀であることを特徴とする請求項１１に記載の電界放出素子の製造方法。
【請求項１３】
前記電子放出物質層および抵抗物質層にフォトレジストが含まれていることを特徴とする請求項７に記載の電界放出素子の製造方法。
【請求項１４】
ａ）基板にカソード電極が形成され、カソード電極の上に、カソード電極を一部露出させる貫通孔を有するゲート絶縁層と、前記貫通孔に対応するゲートホールを有するゲート電極とが順次積層されている基板構造物を設ける段階と、
ｂ）前記貫通孔の下部に露出されたカソード電極を除いて、基板構造物の表面および前記貫通孔の内壁の全体に犠牲層を形成する段階と、
ｃ）前記犠牲層の上に、前記ゲート電極の上にエミッタを形成するための電子放出物質層と前記犠牲層との接触を防止して前記犠牲層と前記電子放出物質層のうち少なくとも一つと反応しない抵抗物質層を形成する段階と、
ｄ）前記犠牲層が形成された基板構造物の表面に電子放出物質を所定厚さに塗布し、前記貫通孔に前記電子放出物質を埋め込み、電子放出物質層を形成する段階と、
ｅ）ゲート電極の表面と前記貫通孔の内壁とに形成された前記犠牲層を除去するためにエッチング液によるリフトオフを実施し、前記犠牲層の上に形成された抵抗物質層および電子放出物質層を除去して前記貫通孔の内側領域に前記抵抗物質層および電子放出物質層によるエミッタを形成する段階と、
ｆ）前記エミッタを焼成する段階とを含むことを特徴とする電界放出素子の製造方法。
【請求項１５】
前記電子放出物質は、カーボンナノチューブおよびナノ粒子のうちいずれか一つを含むことを特徴とする請求項１４に記載の電界放出素子の製造方法。
【請求項１６】
前記電子放出物質層は、導電性物質を含むことを特徴とする請求項１４に記載の電界放出素子の製造方法。
【請求項１７】
前記導電性物質は、銀を含むことを特徴とする請求項１６に記載の電界放出素子の製造方法。
【請求項１８】
前記抵抗物質層は、ＳｉＯ2、ＭｇＯ、ａ−Ｓｉおよびｐ−Ｓｉのうち少なくともいずれか一つを含むことを特徴とする請求項１４に記載の電界放出素子の製造方法。
【請求項１９】
前記抵抗物質層は、ペースト、ゾルゲルおよびスラリ溶液のうちいずれか一つより形成することを特徴とする請求項１４に記載の電界放出素子の製造方法。
【請求項２０】
前記電子放出物質層は、導電性物質を含み、ペースト、ゾルゲルおよびスラリのうちいずれか一つより形成することを特徴とする請求項１４に記載の電界放出素子の製造方法。
【請求項２１】
前記導電性物質は、銀であることを特徴とする請求項２０に記載の電界放出素子の製造方法。
【請求項２２】
前記電子放出物質層および抵抗物質層は、フォトレジストを含むことを特徴とする請求項１４に記載の電界放出素子の製造方法。
【請求項２３】
前記抵抗物質層は、ＩＰＡ希釈液（ＩＰＡ／Ｈ2Ｏ）にポリビニルアルコール（ＰＶＡ）を添加した溶液により形成することを特徴とする請求項１４に記載の電界放出素子の製造方法。
【請求項２４】
ａ）基板にカソード電極が形成され、カソード電極の上に、カソード電極を一部露出させる貫通孔を有するゲート絶縁層と、前記貫通孔に対応するゲートホールを有するゲート電極とが順次積層されている基板構造物を設ける段階と、
ｂ）前記貫通孔の下部に露出されたカソード電極を除いて、基板構造物の表面および前記貫通孔の内壁の全体に犠牲層を形成する段階と、
ｃ）前記犠牲層とその上に形成される抵抗物質層とを相互隔離してそれらのうち少なくともいずれか一つと非反応性を有する隔離層を形成する段階と、
ｄ）前記隔離層の上に電気的抵抗性を有する抵抗物質層を形成する段階と、
ｅ）前記隔離層が形成された基板構造物の表面に電子放出物質を所定厚さに塗布し、前記貫通孔に前記電子放出物質を埋め込み、電子放出物質層を形成する段階と、
ｆ）前記ゲート電極の表面と前記貫通孔の内壁とに形成された前記犠牲層を除去するためにエッチング液によるリフトオフを実施し、前記犠牲層の上に形成された隔離層、抵抗物質層および電子放出物質層を除去して前記貫通孔の内側領域に前記抵抗物質層および前記電子放出物質層によるエミッタを形成する段階と、
ｇ）前記エミッタを焼成する段階とを含むことを特徴とする電界放出素子の製造方法。
【請求項２５】
前記電子放出物質は、カーボンナノチューブおよびナノ粒子のうちいずれか一つを含むことを特徴とする請求項２４に記載の電界放出素子の製造方法。
【請求項２６】
前記電子放出物質層は、導電性物質を含むことを特徴とする請求項２４に記載の電界放出素子の製造方法。
【請求項２７】
前記導電性物質は、銀を含むことを特徴とする請求項２６に記載の電界放出素子の製造方法。
【請求項２８】
前記抵抗物質層は、ＳｉＯ2、ＭｇＯ、ａ−Ｓｉおよびｐ−Ｓｉのうち少なくとも一つを含むことを特徴とする請求項２４に記載の電界放出素子の製造方法。
【請求項２９】
前記抵抗物質層は、ペースト、ゾルゲルおよびスラリ溶液のうちいずれか一つより形成することを特徴とする請求項２４に記載の電界放出素子の製造方法。
【請求項３０】
前記電子放出物質層は、導電性物質を含み、ペースト、ゾルゲルおよびスラリのうちいずれか一つより形成することを特徴とする請求項２４に記載の電界放出素子の製造方法。
【請求項３１】
前記導電性物質は、銀であることを特徴とする請求項３０に記載の電界放出素子の製造方法。
【請求項３２】
前記電子放出物質層および犠牲層は、フォトレジストを含むことを特徴とする請求項２４に記載の電界放出素子の製造方法。
【請求項３３】
前記隔離層は、ＩＰＡ希釈液にＰＶＡを添加した溶液により形成することを特徴とする請求項２４に記載の電界放出素子の製造方法。
【請求項３４】
ａ）基板にカソード電極が形成され、カソード電極の上に、カソード電極を一部露出させる貫通孔を有するゲート絶縁層と、前記貫通孔に対応するゲートホールを有するゲート電極とが順次積層されている基板構造物を設ける段階と、
ｂ）前記貫通孔の下部に露出されたカソード電極を除いて、基板構造物の表面および前記貫通孔の内壁の全体に犠牲層を形成する段階と、
ｃ）前記犠牲層の上に電気的抵抗性を有する抵抗物質層を形成する段階と、
ｄ）前記抵抗物質層とその上に形成される電子放出物質層とを相互隔離し、それらのうち少なくともいずれか一つと非反応性を有する隔離層を形成する段階と、
ｅ）前記隔離層が形成された基板構造物の表面に電子放出物質を所定厚さに塗布し、前記貫通孔に前記電子放出物質を埋め込み、電子放出物質層を形成する段階と、
ｆ）前記ゲート電極の表面と前記貫通孔の内壁とに形成された前記犠牲層を除去するためにエッチング液によるリフトオフを実施し、前記犠牲層の上に形成された抵抗物質層、前記隔離層および電子放出物質を除去して前記貫通孔の内側領域に前記抵抗物質層および電子放出物質層を含むエミッタを形成する段階と、
ｇ）前記エミッタを焼成する段階とを含むことを特徴とする電界放出素子の製造方法。
【請求項３５】
前記電子放出物質は、カーボンナノチューブおよびナノ粒子のうちいずれか一つを含むことを特徴とする請求項３４に記載の電界放出素子の製造方法。
【請求項３６】
前記電子放出物質層は、導電性物質を含むことを特徴とする請求項３４に記載の電界放出素子の製造方法。
【請求項３７】
前記導電性物質は、銀を含むことを特徴とする請求項３６に記載の電界放出素子の製造方法。
【請求項３８】
前記抵抗物質層は、ＳｉＯ2、ＭｇＯ、ａ−Ｓｉ、ｐ−Ｓｉのうち少なくともいずれか一つを含むことを特徴とする請求項３４に記載の電界放出素子の製造方法。
【請求項３９】
前記抵抗物質層は、ペースト、ゾルゲルおよびスラリ溶液のうちいずれか一つより形成することを特徴とする請求項３４に記載の電界放出素子の製造方法。
【請求項４０】
前記電子放出物質層は、導電性物質を含み、ペースト、ゾルゲルおよびスラリのうちいずれか一つより形成することを特徴とする請求項３４に記載の電界放出素子の製造方法。
【請求項４１】
前記導電性物質は、銀であることを特徴とする請求項４０に記載の電界放出素子の製造方法。
【請求項４２】
前記電子放出物質層および犠牲層は、フォトレジストを含むことを特徴とする請求項３４に記載の電界放出素子の製造方法。
【請求項４３】
前記隔離層は、ＩＰＡ希釈液にＰＶＡを添加した溶液により形成することを特徴とする請求項３４に記載の電界放出素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電界放出素子およびその製造方法に係り、電子放出の安定性および均一性が改善された電界放出素子およびその製造方法に関する。
【背景技術】
【０００２】
カーボンナノチューブ（ＣＮＴ）は、小径と鋭利な端部とを有するため、かなり低い電圧でも電界放出を行う材料であり、Ｃ６０（フラーレン）と物性が似ているもののチューブ状で優秀な電子放出特性、化学的および機械的な耐久性を有しており、その物性および応用が研究されつつある。スピント（Ｓｐｉｎｄｔ）タイプの電界放出素子は、電子が放出されるエミッタとしてマイクロチップを利用する。このような電界放出素子は、電界放出時に雰囲気ガスおよび不均一な電界などの影響で寿命が短縮する、という問題点を抱えている。また、電界放出のための駆動電圧を下げるためには仕事関数が下がらねばならないが、既存の金属の電界放出素子には限界がある。これを克服するために、アスペクト比がきわめて大きく、Ｃ６０と類似の構造を有するため耐久性に優れ、電子導電性が優秀なＣＮＴを電子放出源に使用する電界放出アレイ（ＦＥＡ）が開発されている。
【０００３】
特許文献１は、電子放出物質の混合ペーストを利用したＦＥＡおよびその製造方法について開示し、特許文献２は、成長法により得られたＣＮＴをエミッタに利用するＦＥＡおよびその製造方法を開示する。一般的に、エミッタを成長法により形成することよりペーストを利用して形成する方が容易なため、前者の方法が一般に好まれる。
【０００４】
このような従来方法により得られたＣＮＴエミッタは、カソードまたはカソード上に形成される高導電性物質層の上に形成される。図１は、３極型の従来ＣＮＴ ＦＥＡの典型的な例を示す。
【０００５】
図１を参照すれば、基板１の上にカソード電極２が形成され、そのカソード電極２の上にゲート絶縁層３が形成される。ゲート絶縁層３には貫通孔３ａが形成されており、その貫通孔３ａの底部に、多数のＣＮＴからなるＣＮＴエミッタ５が設けられている。ＣＮＴエミッタ５は、貫通孔３ａの底に露出されたカソード電極２の上に形成される。前記ゲート絶縁層３の上には、前記ＣＮＴエミッタ５から電子を抽出するゲートホール４ａを有するゲート電極４が形成される。
【０００６】
このようなＣＮＴ ＦＥＡの長所は、マイクロチップを利用するスピントタイプエミッタとは異なり、エミッタ全体から電子放出が可能であるため多量の電子放出が可能であるということである。しかし、実際には、電子放出は、ＣＮＴエミッタの全体で起きるのではなく、一つのＣＮＴエミッタ内の一部のＣＮＴでだけ電子放出が集中的に起きる。このような一部のＣＮＴによる集中的電子放出によって、結局、電子放出の均一性と電流密度が低下する。電子放出の均一性および電流密度は、画像表示での画面の明るさの程度および均一性に影響を及ぼす。前記ＣＮＴエミッタは、ＣＮＴおよび感光性樹脂を含むペーストにより形成される。ペーストには抵抗性物質と導電性物質とが共に混合されており、図１に示されたように、ＣＮＴ５ａの先端から電子が放出される。このときの問題は、ＣＮＴに供給される電流の経路がいくつかの導電性が良い経路に限定され、実際の電子放出が一部のＣＮＴでだけ制限的に起きるということである。このような制限されたＣＮＴからの電子放出は、ＣＮＴエミッタ内に局部的な過電流を発生させ、結局は電子放出が起きるＣＮＴの急激な消耗損傷などを誘発する。このようなＣＮＴの損傷は、画像品質の格下げ、ＦＥＡの寿命短縮を招く。
【特許文献１】米国特許第６，４４０，７６１号明細書
【特許文献２】米国特許第６，３３９，２８１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、ＣＮＴエミッタから全般的に均一な分布の電子放出が可能で、良質な画像を具現できるＦＥＡに用いられる電界放出素子およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、本発明によれば、基板と、前記基板上に形成されるカソード電極と、前記カソード電極上に形成され、前記カソード電極の一部に対応する貫通孔を有するゲート絶縁層と、前記貫通孔に対応するゲートホールを有し、前記ゲート絶縁層上に形成されるゲート電極と、前記貫通孔の下部に露出された前記ゲート電極上に形成されるエミッタとを備え、前記エミッタは、抵抗性物質からなる抵抗物質層と抵抗物質層の上に形成される微細電子放出源を含有する電子放出物質層とによる積層構造を有することを特徴とする電界放出素子が提供される。
【０００９】
前記本発明の電界放出素子において、前記電子放出物質層はＣＮＴおよびナノパーティクルのうちいずれか一つを含み、前記電子放出物質層は導電性物質を含む。
【００１０】
本発明の望ましい実施形態によれば、前記導電性物質は銀を含む。
【００１１】
前記目的を達成するために、本発明によれば、ａ）基板にカソード電極が形成され、カソード電極の上に、カソード電極を一部露出させる貫通孔を有するゲート絶縁層と、および前記貫通孔に対応するゲートホールを有するゲート電極とが順次積層されている基板構造物を設ける段階と、ｂ）前記貫通孔の下部に露出されたカソード電極を除いて、前記基板構造物の表面および前記貫通孔の内壁に犠牲層を形成する段階と、ｃ）前記基板構造物の表面に抵抗物質を所定厚さに塗布して前記貫通孔に前記抵抗物質を埋め込み、電子放出物質層をその抵抗物質層の上部に形成する段階と、ｄ）ゲート電極の表面と前記貫通孔の内壁とに形成された前記犠牲層を除去するためエッチング液を用いるリフトオフ法によって、前記貫通孔の内側領域に、前記抵抗物質層と、その抵抗物質層の上部の電子放出物質層とで構成されるエミッタを形成する段階と、ｅ）前記エミッタを焼成する段階とを含むことを特徴とする電界放出素子の製造方法が提供される。
【００１２】
前記本発明の電界放出素子の製造方法において、前記抵抗物質層は、ペースト、ゾル−ゲルおよびスラリ溶液のうちいずれか一つより形成され、前記電子放出物質層は、導電性物質を含み、ペースト、ゾル−ゲルおよびスラリのうちいずれか一つより形成される。前記導電性物質は銀を含むことが望ましい。
【００１３】
また、本発明の望ましい実施形態によれば、前記電子放出物質層および抵抗物質層にフォトレジスト樹脂が含まれる。
【００１４】
また、前記目的を達成するために、本発明の電界放出素子の製造方法の他の類型によれば、ａ）基板にカソード電極が形成され、カソード電極の上に、カソード電極を一部露出させる貫通孔を有するゲート絶縁層と、前記貫通孔に対応するゲートホールを有するゲート電極とが順次積層されている基板構造物を設ける段階と、ｂ）前記貫通孔の下部に露出されたカソード電極を除いて、基板構造物の表面および前記貫通孔の内壁の全体に犠牲層を形成する段階と、ｃ）前記犠牲層の上に、前記ゲート電極の上にエミッタを形成するための電子放出物質と前記犠牲層との接触を防止する隔離層を形成する段階と、ｄ）前記犠牲層が形成された基板構造物の表面に電子放出物質を所定厚さに塗布し、前記貫通孔に前記電子放出物質を埋め込み、電子放出物質層を形成する段階と、ｅ）ゲート電極の表面と前記貫通孔の内壁とに形成された前記犠牲層を除去するためにエッチング液によるリフトオフを実施して、犠牲層上に形成される隔離層および電子放出物質を除去し、前記貫通孔の内側領域に前記電子放出物質層によるエミッタを形成する段階と、ｆ）前記エミッタを焼成する段階とを含むことを特徴とする電界放出素子の製造方法が提供される。
【００１５】
前記本発明の製造方法において、前記電子放出物質層は、導電性物質を含み、ペースト、ゾル−ゲルおよびスラリのうちいずれか一つより形成される。前記導電性物質は銀を含むことが望ましい。
【００１６】
また、前記電子放出物質は、ＣＮＴおよびナノパーティクルのうちいずれか一つを含むことが望ましい。前記導電性物質は銀であり、前記隔離層が抵抗性物質を含むことがより望ましい。
【００１７】
一方、前記隔離層は、ペースト、ゾル−ゲルおよびスラリ溶液のうちいずれか一つより形成されることが望ましい。また、前記電子放出物質は、導電性物質を含み、ペースト、ゾル−ゲルおよびスラリのうちいずれか一つより形成されることが望ましい。
【００１８】
また、本発明の望ましい実施形態によれば、前記電子放出物質層および抵抗物質層にフォトレジスト（Photoimageable resin）を含む。そして、好ましくは、前記犠牲層は、フォトレジストで形成され、前記抵抗物質層は、ＩＰＡ希釈液（ＩＰＡ／Ｈ2Ｏ）にＰＶＡ（ＰｏｌｙＶｉｎｙｌ Ａｌｃｏｈｏｌ）が添加された溶液を用いて形成され、また、抵抗物質層は、ＳｉＯ2、ＭｇＯ、ａ−Ｓｉ、ｐ−Ｓｉのうち少なくともいずれか一つが含まれることが望ましい。
【発明の効果】
【００１９】
本発明の電界放出素子は、電子放出物質層の下部に抵抗物質層が形成されることにより導電性の高い電子放出物質層に均一に分布しているＣＮＴまたはナノパーティクルの放出点まで電流が均一に供給される。従って、全面にわたって均一な分布で電子を放出できるようになるため、局部的な過電流が防止され、結果的には寿命が大きく延びる。
【００２０】
また、本発明によれば、非反応性物質による抵抗物質層を設けることによって、高い電流の電子放出により高輝度の電界放出素子が得られる。また、非反応性物質によりリフトオフが効果的になされることにより、全体的にゲート電極とエミッタの間の電気的ショートがなく、従って欠陥のない電界放出素子が得られる。
【発明を実施するための最良の形態】
【００２１】
以下、添付図面を参照しつつ本発明の実施形態を詳細に説明する。
図２に示すように、基板１０の上にカソード電極２０が形成されており、そのカソード電極２０の上にゲート絶縁層３０が形成されている。前記ゲート絶縁層３０には、後述するＣＮＴエミッタが収容される貫通孔３０ａが形成されており、貫通孔３０ａの底部に電子放出のためのエミッタ５０が設けられている。エミッタ５０は、貫通孔３０ａの底に露出されたカソード電極２０上に形成される。ここで、エミッタ５０は、下部の抵抗物質層５１とその上部の電子放出物質層５２とが連続的に形成された積層構造を有する。一方、前記ゲート絶縁層３０の上には、前記エミッタ５０の電子放出物質層５２から電子を抽出するゲートホール４０ａを有するゲート電極４０が形成されている。
【００２２】
前記電子放出物質層５２は、所定の電界により電子放出が可能なＣＮＴまたはナノサイズのパーティクルすなわちナノパーティクルを含む。また、さらに効果的な電流供給のために、前記電子放出物質層５２には、高導電性の金属パーティクル、例えば銀が含まれることが望ましい。
【００２３】
以上のような構造を有する本発明による電界放出素子によれば、図２に示されたように、電子放出物質層５２の下部に抵抗物質層５１が形成されているため、銀などの導電性粒子により高い導電性を有する電子放出物質層５２に均一に分布しているＣＮＴまたはナノパーティクルの放出点（端）まで電流が均一に供給され、エミッタの全面に亘って均一に電子（ｅ-）が放出される。
【００２４】
以下、本発明による電界放出素子の製造方法の第１実施形態を説明する。
図３Ａに示されたように、ソーダライムガラスからなる基板１０にカソード電極２０を形成する。カソード電極２０はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）により形成され、これをフォトリソグラフィ法などによりパターニングする。
【００２５】
図３Ｂに示されたように、前記基板１０の上にゲート絶縁層３０を形成する。ゲート絶縁層３０は、カソード電極２０が部分的に露出される貫通孔３０ａを有する。このようなゲート絶縁層３０は、スクリーン印刷法またはその他の公知の方法により形成することができる。
【００２６】
図３Ｃに示されたように、前記ゲート絶縁層３０の上にゲート電極４０を形成する。ゲート電極４０は、前記貫通孔３０ａに対応するゲートホール４０ａを有し、薄膜形成工程または厚膜形成工程などにより金属物質の蒸着およびパターニングまたは金属ペーストのスクリーン印刷などにより形成される。
【００２７】
図３Ｃに示されたような基板構造物を得るための図３Ａないし図３Ｃに示されたような工程は、公知のものであり、この基板構造物は、前述の方法以外の方法によっても形成することができる。以下の過程は前記過程に続くものであり、本発明を特徴づける次の段階を含む。図４Ａないし図４Ｆは、理解を助けるために、一つのエミッタおよびゲートホールに対応する構造を抜粋して図示する。
【００２８】
図４Ａに示されたように、前記貫通孔３０ａの底を除いて、ゲート電極４０の表面および貫通孔３０ａの内壁に、リフトオフ法のための犠牲層６０がフォトレジストで形成される。
【００２９】
図４Ｂに示されたように、ペーストを用いるスクリーン印刷またはゾル−ゲルもしくはスラリを用いるスピンコーティングなどのコーティング工程によって、前記犠牲層６０の上にフォトレジストを含む抵抗物質層５１が形成される。抵抗物質層５１は、コーティング工程の間、前記貫通孔３０ａの内部を覆っている。
【００３０】
図４Ｃに示されたように、前記抵抗物質層５１の上に、フォトレジストおよび電子放出が可能な物質、例えばＣＮＴまたはナノパーティクルを含むペースト状態の電子放出物質層５２を形成する。このペーストには、効果的な電流供給のための導電性粒子、例えば銀が含まれる。
【００３１】
図４Ｄに示されたように、加熱または紫外線（ＵＶ）により抵抗物質層５１と電子放出物質層５２とを硬化させる。
【００３２】
図４Ｅに示されたように、エッチング液を利用して前記犠牲層６０を除去するリフトオフを実施し、前記貫通孔３０ａの底部中央にだけ抵抗物質層５１および電子放出物質層５２による初期形態のエミッタ５０を形成する。
【００３３】
図４Ｆに示されたように、所定温度下で焼成して前記エミッタ５０を完全に硬化させつつ収縮させることにより、電子放出物質層５２をゲートホール４０ａの下部に下げることにより目的とする電界放出素子が得られる。
【００３４】
前記の通り、本発明の特徴は、エミッタが、電流を制限する抵抗物質層と電子放出が起きる電子放出物質層とによる積層構造を有することにある。このような構造によって、すなわち、本発明による電界放出素子は、導電性物質と抵抗性物質の特性を利用するエミッタを備える。このような構造によれば、電子放出物質層の放出点までの電流の供給がいくつかの限定された経路で供給される従来の電界放出素子とは異なり、抵抗物質層を電子放出物質層の下部の電流経路上に設けることにより、抵抗物質層を通過した電子によって導電性の高い電子放出物質層に電流が均一に供給されて多数の放出点まで電流が円滑に供給される。
【００３５】
一方、前記電子放出物質層５２とその下部の抵抗物質層５１とをリフトオフしてエミッタ５０を形成した後にも電子放出物質の一部がゲートホール４０ａの周囲に残留する可能性がある。このような不必要な電子放出物質は、エミッタ５０とゲート電極４０とを電気的にショートさせる可能性があるため除去せねばならない。
【００３６】
このような電子放出物質の残留は、使われる抵抗物質層と犠牲層間の化学的結合に起因する。すなわち、電界放出素子の製造時に生じる犠牲層と電子放出物質間の接触によって、それら両者間の反応が誘発される可能性が非常に高い。これは、２物質がいずれも感光性物質を含む樹脂からなるためであると見られる。犠牲層の材料として用いられる樹脂はノボラック系の感光性樹脂である。この成分の樹脂に対して強い溶解性を有する溶媒、例えばテキサノール（商品名、2,2,4-Trimethyl-1,3-pentandiolmonoisobutyrat）が電子放出物質に添加されている場合、犠牲層に対する溶媒の攻撃が避けられない。すなわち、２層の接触によって、溶解性の強いテキサノールが、犠牲層のノボラックマトリックスを溶かし、溶解されたノボラックマトリックス成分が電子放出物質に存在するアクリリックマトリックスと混合されて、２マトリックス間の強い結合が誘導される。このような状態になった場合には、現像液またはリフトオフ用溶媒を利用したエミッタのパターニングが不可能である。従って、本発明の第２実施形態による電界放出素子の製造方法においては、基本的にリフトオフ時に、犠牲層として使われる物質と、エミッタ形成のための電子放出物質との間の工程中での接触を防止するための隔離層として前述した抵抗物質層を利用し、この抵抗物質層に後述する非反応性物質が含まれる。
【００３７】
以下の実施形態では、このような電子放出物質の残留を効果的に防止するための他の方法が説明される。本発明の第２実施形態でも、やはり前述した図３Ａないし図３Ｃに示されたような工程を通じて基板構造物をまず準備した後、次のような後続工程を行う。
【００３８】
図５Ａに示されたように、前記貫通孔３０ａの底を除いて、ゲート電極４０の表面および貫通孔３０ａの内壁に、リフトオフのための犠牲層６０が、フォトレジストによって形成される。犠牲層６０は、ペーストを利用するスクリーン印刷、ゾル−ゲルまたはスラリ溶液を利用するスピンコーティングにより形成してソフトベークされる。
【００３９】
図５Ｂに示されたように、前記犠牲層６０の上に、犠牲層６０およびその犠牲層６０の上に形成される電子放出物質層のうち少なくとも一つと反応しない抵抗物質層５１ａが形成される。抵抗物質層５１ａは、犠牲層６０と同様に、ペーストを利用するスクリーン印刷、ゾル−ゲルまたはスラリ溶液を利用するスピンコーティングにより形成した後でソフトベークされる。ここで、前記抵抗物質層５１ａを形成するための物質は、前記犠牲層６０と反応性がないか、工程上で妨害にならないほどのきわめて弱い反応性を有することが必要である。このような非反応性は、前記抵抗物質層５１ａの上に形成される電子放出物質に対しても保持されることが望ましい。そして、前記抵抗物質層５１ａには、前述のようにエミッタの下部に抵抗物質層を形成するために抵抗性物質が含まれていることが好ましく、また感光性フォトレジストも含まれうる。ここで用いることができる抵抗性物質としては、ＳｉＯ2、ＭｇＯ、ａ−Ｓｉ、ｐ−Ｓｉがあり、これらのうち少なくとも一つを用いることができる。
【００４０】
図５Ｃに示されたように、フォトレジストおよび電子放出が可能な物質、例えばＣＮＴまたはナノパーティクルを含む電子放出物質層５２が、抵抗物質層５１ａの上に形成される。このペーストには、効果的な電流供給のための導電性粒子、例えば銀が含まれることが望ましい。このような電子放出物質層５２は、ペーストを利用するスクリーン印刷、ゾル−ゲルまたはスラリ溶液を利用するスピンコーティングなどにより形成することができる。
【００４１】
図５Ｄに示されたように、加熱またはＵＶによって、犠牲層６０、抵抗物質層５１ａおよび電子放出物質層５２を硬化させる。
【００４２】
図５Ｅに示されたように、エッチング液を用いて前記犠牲層６０を除去するリフトオフを実施し、前記貫通孔３０ａの底部中央にだけ抵抗物質層５１ａおよび電子放出物質層５２で構成される初期形態のエミッタ５０ａが形成される。
【００４３】
図５Ｆに示されたように、所定温度で焼成して前記エミッタ５０ａを完全に硬化させつつ収縮させることにより、エミッタ５０ａの上端部をゲートホール４０ａの下部まで下げる。焼成によって基板構造物の上に形成された積層物から熱分解性成分が全て除去される。
【００４４】
前記のとおり、本発明の製造方法の第２実施形態の特徴は、犠牲層と電子放出物質層の間に非反応性の抵抗物質層を介在させることにより、フォトレジストを含む犠牲層と電子放出物質層との間の反応を防止し、従って、それらの間の強い結合を防止することにより、エミッタ形成のためのリフトオフが効果的に行うことができるということである。また、抵抗物質層によって、導電性の高い電子放出物質層に電流が均一に供給され、エミッタの全面に均一な電子放出が可能になる。
【００４５】
前記第２実施形態において、抵抗性物質は、犠牲層および電子放出物質層と反応しないが、次の第３実施形態および第４実施形態においては、相互に反応してはならない犠牲層と電子放出物質層の間に形成される積層物に別途の隔離層を挿入することにより、リフトオフ後においても、不要な電子放出物質の残留を防止できる。
【００４６】
以下、本発明の第３実施形態による電界放出素子の製造方法について段階的に説明する。本実施形態においても、前述した図３Ａないし図３Ｃに示された工程を通じて基板構造物をまず準備した後、次のような後続の工程を行う。
【００４７】
図６Ａに示されたように、前記貫通孔３０ａの底を除いて、ゲート電極４０の表面および貫通孔３０ａの内壁に、リフトオフのための犠牲層６０を形成する。犠牲層６０は、ペーストを利用するスクリーン印刷、ゾル−ゲルまたはスラリ溶液を利用するスピンコーティングにより形成した後にソフトベークされる。
【００４８】
図６Ｂに示されたように、前記犠牲層６０の上に、犠牲層６０およびその犠牲層６０の上に形成される抵抗物質層５１のうち少なくとも一つと反応しない隔離層８０が形成される。この隔離層８０は、ペーストを利用するスクリーン印刷、ゾル−ゲルまたはスラリ溶液を利用するスピンコーティングにより形成した後、ソフトベークされる。
【００４９】
図６Ｃに示されたように、前記隔離層８０の上に、抵抗物質層５１が形成される。抵抗物質層５１もやはりペーストを利用したスクリーン印刷、ゾル−ゲルまたはスラリ溶液を利用するスピンコーティングにより形成した後、ソフトベークされる。ここで、前記抵抗物質層５１は、感光性樹脂を含んでいてもよい。ここで、抵抗性物質として、ＳｉＯ2、ＭｇＯ、ａ−Ｓｉおよびｐ−Ｓｉのうち少なくとも一つを用いることができる。
【００５０】
図６Ｄに示されたように、感光性樹脂および電子放出の可能な物質、例えばＣＮＴまたはナノパーティクルを含む電子放出物質層５２が、抵抗物質層５１の上に形成される。この電子放出物質層５２は、効果的な電流供給のための導電性粒子、例えば銀が含まれることが望ましい。このような電子放出物質層５２は、ペーストを利用するスクリーン印刷、ゾル−ゲルまたはスラリ溶液を利用するスピンコーティング等により形成することができる。
【００５１】
図６Ｅに示されたように、加熱またはＵＶによって、犠牲層６０、隔離層８０、抵抗物質層５１および電子放出物質層５２を硬化させる。
【００５２】
図６Ｆに示されたように、エッチング液を用いて前記犠牲層６０を除去するリフトオフを実施し、前記貫通孔３０ａの底部中央に、隔離層８０と、この隔離層８０の上部に形成される抵抗物質層５１と、電子放出物質層５２とによる初期形態のエミッタ５０ａが形成される。
【００５３】
図６Ｇに示されたように、所定温度で焼成して前記エミッタ５０ａを完全に硬化させつつ収縮させることにより、エミッタ５０ａの上端部をゲートホール４０ａの下部にまで下げる。焼成によって、基板構造物の上に形成された積層物から熱分解性成分、特に隔離層８０が除去される。
【００５４】
以下、本発明の電界放出素子の製造方法に係る第４実施形態を段階的に説明する。本実施形態でもやはり前述した図３Ａないし図３Ｃに示されたような工程を通じて基板構造物をまず準備した後、次のような後続の工程を行う。
【００５５】
図７Ａに示されたように、前記貫通孔３０ａの底部を除いて、ゲート電極４０の表面および貫通孔３０ａの内壁に、リフトオフのための犠牲層６０がフォトレジストで形成される。犠牲層６０は、ペーストを利用するスクリーン印刷、ゾル−ゲルまたはスラリ溶液を利用するスピンコーティングなどにより形成した後、ソフトベークされる。
【００５６】
図７Ｂに示されたように、前記犠牲層６０の上に抵抗物質層５１を形成する。抵抗物質層５１もやはりペーストを利用するスクリーン印刷、ゾル−ゲルまたはスラリ溶液を利用するスピンコーティングなどにより形成した後、ソフトベークされる。ここで、前記抵抗物質層５１は、感光性樹脂を含んでいてもよい。ここで、抵抗性物質としては、ＳｉＯ2、ＭｇＯ、ａ−Ｓｉ、およびｐ−Ｓｉのうち少なくとも一つを用いることができる。
【００５７】
図７Ｃに示されたように、前記犠牲層６０の上に、犠牲層６０およびその犠牲層６０の上に形成される抵抗物質層５１のうち少なくとも一つと反応しない隔離層８０ａが形成される。この隔離層８０ａは、ペーストを利用するスクリーン印刷、ゾル−ゲルまたはスラリ溶液を利用するスピンコーティングなどにより形成した後、ソフトベークされる。
【００５８】
図７Ｄに示されたように、感光性樹脂および電子放出の可能な物質、例えばＣＮＴまたはナノパーティクルを含む電子放出物質層５２が、前記隔離層８０ａの上に形成される。この電子放出物質層５２には、効果的な電流供給のための導電性粒子、例えば銀が含まれることが望ましい。このような電子放出物質層５２は、ペーストを利用するスクリーン印刷、ゾル−ゲルまたはスラリ溶液を利用するスピンコーティングなどにより形成できる。
【００５９】
図７Ｅに示されたように、加熱またはＵＶによって、犠牲層６０、隔離層８０ａ、抵抗物質層５１ａおよび電子放出物質層５２を硬化させる。
【００６０】
図７Ｆに示されたように、エッチング液を利用して前記犠牲層６０を除去するリフトオフを実施し、前記貫通孔３０ａの底部中央に、隔離層８０と、この隔離層８０の上部に形成される抵抗物質層５１と、電子放出物質層５２とによって初期形態のエミッタ５０ａが形成される。
【００６１】
図７Ｇに示されたように、所定温度で焼成して前記エミッタ５０ａを完全に硬化させつつ収縮させることにより、エミッタ５０ａの上端部をゲートホール４０ａの下部にまで下げる。焼成によって基板構造物の上に形成された積層物から熱分解性成分、特に隔離層８０ａが除去される。
【００６２】
本発明は、図面に示された実施形態を参考として説明されたが、これは例示に過ぎず、当技術分野の当業者ならば、これらの実施形態から多様な変形および均等な他の実施形態が想到可能であるという点が理解できるであろう。従って、本発明の真の技術的保護範囲は、特許請求の範囲に限って決められるべきである。
【産業上の利用可能性】
【００６３】
本発明は、電子放出源として平板型ディスプレイ装置に適用され、さらに電子ソースを要求するいかなる装置にも適用可能である。
【図面の簡単な説明】
【００６４】
【図１】従来の電界放出素子の概略的な断面図である。
【図２】本発明による電界放出素子の概略的な断面図である。
【図３Ａ】本発明による電界放出素子の基礎になる基板構造物の形成過程の工程図である。
【図３Ｂ】本発明による電界放出素子の基礎になる基板構造物の形成過程の工程図である。
【図３Ｃ】本発明による電界放出素子の基礎になる基板構造物の形成過程の工程図である。
【図４Ａ】本発明の電界放出素子に係る第１実施形態において、基板構造物に電子放出のためのエミッタの形成過程を示す工程図である。
【図４Ｂ】本発明の電界放出素子による第１実施形態において、基板構造物に電子放出のためのエミッタの形成過程を示す工程図である。
【図４Ｃ】本発明の電界放出素子による第１実施形態において、基板構造物に電子放出のためのエミッタの形成過程を示す工程図である。
【図４Ｄ】本発明の電界放出素子による第１実施形態において、基板構造物に電子放出のためのエミッタの形成過程を示す工程図である。
【図４Ｅ】本発明の電界放出素子による第１実施形態において、基板構造物に電子放出のためのエミッタの形成過程を示す工程図である。
【図４Ｆ】本発明の電界放出素子による第１実施形態において、基板構造物に電子放出のためのエミッタの形成過程を示す工程図である。
【図５Ａ】本発明の電界放出素子の製造方法に係る第２実施形態を示す工程図である。
【図５Ｂ】本発明の電界放出素子の製造方法に係る第２実施形態を示す工程図である。
【図５Ｃ】本発明の電界放出素子の製造方法に係る第２実施形態を示す工程図である。
【図５Ｄ】本発明の電界放出素子の製造方法に係る第２実施形態を示す工程図である。
【図５Ｅ】本発明の電界放出素子の製造方法に係る第２実施形態を示す工程図である。
【図５Ｆ】本発明の電界放出素子の製造方法に係る第２実施形態を示す工程図である。
【図６Ａ】本発明の電界放出素子の製造方法に係る第３実施形態を示す工程図である。
【図６Ｂ】本発明の電界放出素子の製造方法に係る第３実施形態を示す工程図である。
【図６Ｃ】本発明の電界放出素子の製造方法に係る第３実施形態を示す工程図である。
【図６Ｄ】本発明の電界放出素子の製造方法に係る第３実施形態を示す工程図である。
【図６Ｅ】本発明の電界放出素子の製造方法に係る第３実施形態を示す工程図である。
【図６Ｆ】本発明の電界放出素子の製造方法に係る第３実施形態を示す工程図である。
【図６Ｇ】本発明の電界放出素子の製造方法に係る第３実施形態を示す工程図である。
【図７Ａ】本発明の電界放出素子の製造方法に係る第４実施形態を示す工程図である。
【図７Ｂ】本発明の電界放出素子の製造方法に係る第４実施形態を示す工程図である。
【図７Ｃ】本発明の電界放出素子の製造方法に係る第４実施形態を示す工程図である。
【図７Ｄ】本発明の電界放出素子の製造方法に係る第４実施形態を示す工程図である。
【図７Ｅ】本発明の電界放出素子の製造方法に係る第４実施形態を示す工程図である。
【図７Ｆ】本発明の電界放出素子の製造方法に係る第４実施形態を示す工程図である。
【図７Ｇ】本発明の電界放出素子の製造方法に係る第４実施形態を示す工程図である。
【符号の説明】
【００６５】
１０      基板
２０      カソード電極
３０      ゲート絶縁層
３０ａ    貫通孔
４０      ゲート電極
４０ａ    ゲートホール
５０ａ    エミッタ
５１      抵抗物質層
５２      電子放出物質層
ｅ-      電子
【図１】
2004207239.tif 000003
【図２】
2004207239.tif 000004
【図３Ａ】
2004207239.tif 000005
【図３Ｂ】
2004207239.tif 000006
【図３Ｃ】
2004207239.tif 000007
【図４Ａ】
2004207239.tif 000008
【図４Ｂ】
2004207239.tif 000009
【図４Ｃ】
2004207239.tif 000010
【図４Ｄ】
2004207239.tif 000011
【図４Ｅ】
2004207239.tif 000012
【図４Ｆ】
2004207239.tif 000013
【図５Ａ】
2004207239.tif 000014
【図５Ｂ】
2004207239.tif 000015
【図５Ｃ】
2004207239.tif 000016
【図５Ｄ】
2004207239.tif 000017
【図５Ｅ】
2004207239.tif 000018
【図５Ｆ】
2004207239.tif 000019
【図６Ａ】
2004207239.tif 000020
【図６Ｂ】
2004207239.tif 000021
【図６Ｃ】
2004207239.tif 000022
【図６Ｄ】
2004207239.tif 000023
【図６Ｅ】
2004207239.tif 000024
【図６Ｆ】
2004207239.tif 000025
【図６Ｇ】
2004207239.tif 000026
【図７Ａ】
2004207239.tif 000027
【図７Ｂ】
2004207239.tif 000028
【図７Ｃ】
2004207239.tif 000029
【図７Ｄ】
2004207239.tif 000030
【図７Ｅ】
2004207239.tif 000031
【図７Ｆ】
2004207239.tif 000032
【図７Ｇ】
2004207239.tif 000033