(57)【要約】　　【課題】　従来の半導体パッケージ基板を改良し、多層配線構造膜の平坦性を向上させることにより、多ピン化、高密度化及び微細化が容易で信頼性が高くスティフナを装着する必要がない新規な半導体パッケージ基板の製造方法及びそれを使用する半導体装置の製造方法を提供する。　　【解決手段】　金属板からなり半導体素子１６を嵌入するための開口部を有するメタルベース１１上に多層配線構造膜１５を積層し、半導体素子１６をメタルベース１１の開口部に嵌入し、金属パッド１２にフリップチップ接続する。更に、金属パッド２９にＢＧＡ用半田ボール１９を装着する。このとき、半導体素子１６の表面は、メタルベース１１の表面と同一面上に配置する。【選択図】　図１
2004006989.tif 000002
【特許請求の範囲】
【請求項１】
金属板からなるメタルベースの第１の面に複数個の第１の金属パッドを形成する工程と、前記メタルベースにおける前記第１の面上に、絶縁層と配線層からなり表面に複数個の第２の金属パッドを有し前記第２の金属パッドは夫々前記配線層を介して前記第１の金属パットに接続されるように多層配線構造膜を形成する工程と、前記メタルベースにおいて前記第１の金属パットが形成されている領域を含むように開口部を形成し前記第１の金属パッドを露出させる工程と、を有することを特徴とする半導体パッケージ基板の製造方法。
【請求項２】
金属板からなるメタルベースの第１の面に複数個の第１の金属パッドを形成する工程と、前記メタルベースの第１の面に金属膜を形成する工程と、前記メタルベースにおける前記第１の面上に、絶縁層と配線層からなり表面に複数個の第２の金属パッドを有し前記第２の金属パッドは夫々前記配線層を介して前記第１の金属パットに接続されるように多層配線構造膜を形成する工程と、前記メタルベースにおいて前記第１の金属パットが形成されている領域を含み、その縁部が前記金属膜に接するように開口部を形成し前記第１の金属パッド及び前記金属膜の一部を露出させる工程と、を有することを特徴とする半導体パッケージ基板の製造方法。
【請求項３】
前記第１金属パッドと前記金属膜とを同時に形成することを特徴とする請求項２に記載の半導体パッケージ基板の製造方法。
【請求項４】
前記第１の金属パッドを形成する工程の前に、前記メタルベースの第２の面における前記開口部を形成する予定の領域に凹部を形成する工程を有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体パッケージ基板の製造方法。
【請求項５】
金属板からなるメタルベースの第１及び第２の面に夫々複数個の第１の金属パッドを形成する工程と、前記メタルベースにおける前記第１及び第２の面上に、絶縁層と配線層からなり表面に複数個の第２の金属パッドを有し前記第２の金属パッドは夫々前記配線層を介して前記第１の金属パットに接続されるように多層配線構造膜を形成する工程と、前記メタルベースを第１の面に平行な面に沿って２枚に分割する工程と、前記分割された夫々のメタルベースにおいて前記第１の金属パットが形成されている領域を含むように開口部を形成し前記第１の金属パッドを露出させる工程と、を有することを特徴とする半導体パッケージ基板の製造方法。
【請求項６】
金属板からなる２枚のメタルベースを相互に張り合わせる工程と、前記張り合わされたメタルベースの第１及び第２の面に夫々複数個の第１の金属パッドを形成する工程と、前記張り合わされたメタルベースにおける前記第１及び第２の面上に、絶縁層と配線層からなり表面に複数個の第２の金属パッドを有し前記第２の金属パッドは夫々前記配線層を介して前記第１の金属パットに接続されるように多層配線構造膜を形成する工程と、前記張り合わされたメタルベースを再度２枚のメタルベースに分割する工程と、前記分割された夫々のメタルベースにおいて前記第１の金属パットが形成されている領域を含むように開口部を形成し前記第１の金属パッドを露出させる工程と、を有することを特徴とする半導体パッケージ基板の製造方法。
【請求項７】
前記第１の金属パッドを形成する工程は、前記メタルベースの第１の面において前記第１の金属パッドを形成する予定の領域に開口部を有する第１のレジストを形成する工程と、前記第１のレジストをマスクとして金属をめっきすることにより前記第１の金属パッドを形成する工程と、前記第１のレジストを除去する工程と、を有することを特徴とする請求項１乃至６のいずれか１項に記載の半導体パッケージ基板の製造方法。
【請求項８】
前記第１のレジストを形成する工程と、前記第１のレジストをマスクとして金属をめっきすることにより前記第１の金属パッドを形成する工程との間に、前記第１のレジストをマスクとして前記メタルベースをエッチングすることにより前記メタルベースの表面における前記第１の金属パッドを形成する予定の領域に凹部を形成する工程を有することを特徴とする請求項７に記載の半導体パッケージ基板の製造方法。
【請求項９】
前記第１のレジストを形成する工程と、前記第１のレジストをマスクとして金属をめっきすることにより前記第１の金属パッドを形成する工程との間に、前記第１のレジストをマスクとして半田をめっきし半田ボールを形成する工程を有することを特徴とする請求項７又は８に記載の半導体パッケージ基板の製造方法。
【請求項１０】
前記金属膜を形成する工程は、前記メタルベースの第１の面において前記金属膜を形成する予定の領域に開口部を有する第２のレジストを形成する工程と、前記第２のレジストをマスクとして金属をめっきすることにより前記金属膜を形成する工程と、前記第２のレジストを除去する工程と、を有することを特徴とする請求項２乃至４及び７乃至９のいずれか１項に記載の半導体パッケージ基板の製造方法。
【請求項１１】
前記第１の金属パッドを形成する工程と、前記第１の金属パッド上に多層配線構造膜を形成する工程との間に、少なくとも１個の前記第１の金属パッド上に薄膜コンデンサを形成する工程を有することを特徴とする請求項１乃至１０のいずれか１項に記載の半導体パッケージ基板の製造方法。
【請求項１２】
前記メタルベースにおける前記第１の面上に多層配線構造膜を形成する工程は、絶縁性樹脂からなる絶縁層を形成する工程と、前記絶縁層における前記第１の金属パッドに整合する位置にビアを形成する工程と、前記ビアに整合する位置に配置された配線とこの配線の間に充填された絶縁性樹脂とから構成される配線層を形成する工程と、この多層配線構造膜の表面に露出するように前記第２の金属パッドを形成する工程と、を有することを特徴とする請求項１乃至１１のいずれか１項に記載の半導体パッケージ基板の製造方法。
【請求項１３】
前記メタルベースにおいて前記第１の金属パットが形成されている領域を含むように開口部を形成し前記第１の金属パッドを露出させる工程は、前記メタルベースの前記第２の面において前記開口部を形成する予定の領域に開口部を有する第３のレジストを形成する工程と、前記第３のレジストをマスクとして前記メタルベースをエッチングして開口部を形成し前記第１の金属パッドを露出させる工程と、前記第３のレジストを除去する工程と、を有することを特徴とする請求項１乃至１２のいずれか１項に記載の半導体パッケージ基板の製造方法。
【請求項１４】
前記多層配線構造膜の表面に前記第２の金属パッドに接続するように半田ボール又は接続ピンを形成する工程を有することを特徴とする請求項１乃至１３のいずれか１項に記載の半導体パッケージ基板の製造方法。
【請求項１５】
前記メタルベースを構成する金属には、ステンレス、鉄、ニッケル、銅及びアルミニウムからなる群から選択された少なくとも１種の金属又はその合金を使用することを特徴とする請求項１乃至１４のいずれか１項に記載の半導体パッケージ基板の製造方法。
【請求項１６】
前記多層配線構造膜における前記メタルベースが配置されていない側の面にキャリア基材を接合させる工程を有することを特徴とする請求項１乃至１５のいずれか１項に記載の半導体パッケージ基板の製造方法。
【請求項１７】
前記キャリア基材は、少なくとも１層の配線層を有するプリント基板、セラミック基板又は有機無機複合基板のいずれかであることを特徴とする請求項１６に記載の半導体パッケージ基板の製造方法。
【請求項１８】
前記多層配線構造膜に前記キャリア基材を接合させる工程は、接着剤、熱圧着又は化学反応を利用した接着のいずれかの方法を使用することを特徴とする請求項１６又は１７に記載の半導体パッケージ基板の製造方法。
【請求項１９】
前記キャリア基材を前記第２の金属パッドに導電性ペースト又は異方導電膜を介して接続する工程を有することを特徴とする請求項１６乃至１８のいずれか１項に記載の半導体パッケージ基板の製造方法。
【請求項２０】
前記キャリア基材の表面に半田ボール又は接続ピンを、前記キャリア基材を介して前記第２の金属パッドに接続するように形成する工程を有することを特徴とする請求項１６乃至１９のいずれか１項に記載の半導体パッケージ基板の製造方法。
【請求項２１】
前記多層配線構造膜にキャリア基材を接合させる工程は、前記メタルベースに開口部を形成し前記第１の金属パッドを露出させる工程の前に行うことを特徴とする請求項１６乃至２０のいずれか１項に記載の半導体パッケージ基板の製造方法。
【請求項２２】
前記多層配線構造膜にキャリア基材を接合させる工程は、前記メタルベースに開口部を形成し前記第１の金属パッドを露出させる工程の後に行うことを特徴とする請求項１６乃至２０のいずれか１項に記載の半導体パッケージ基板の製造方法。
【請求項２３】
請求項１乃至２２のいずれか１項に記載の方法により製造された半導体パッケージ基板の第１の金属パッドに、半導体素子を接続することを特徴とする半導体装置の製造方法。
【請求項２４】
前記半導体素子が、低融点金属又は導電性樹脂のいずれかの材料により前記第１の金属パッドにフリップチップ接続されていることを特徴とする請求項２３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は金属基板を使用する半導体パッケージ基板の製造方法及びそれを使用する半導体装置の製造方法に関し、特に、半導体素子の搭載部の平滑性に優れ半導体装置の信頼性を向上させる半導体パッケージ基板の製造方法及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
　従来、多層配線基板、例えば半導体素子を搭載する多層配線基板として、特許文献１（特開平８−３３０４７４号公報）に開示されているような高密度な配線が可能なセラミック多層配線基板が多く使用されている。このセラミック多層配線基板は、アルミナ等からなる絶縁基板と、その表面に形成されたＷ及びＭｏ等の高融点金属からなる配線導体とから構成されており、この絶縁基板の一部分に凹部が形成され、この凹部に半導体素子が収納され、蓋体により封止されるものである。
【０００３】
　また、最近では特許文献２（特開平１１−１７０５８号公報）及び特許文献３（特許第２６７９６８１号）に開示されているように、絶縁材料には有機樹脂を使用しエッチング法及びめっき法により銅配線を形成することで微細な回路を形成して多層化するプリント基板、例えば、ビルドアップ基板が使用されている。絶縁材料に有機樹脂を使用する有機樹脂多層配線基板は、多数の半導体素子を搭載したマルチチップモジュール（ＭＣＭ）等への適用も提案されている。このようなプリント基板、特に、プリント基板上に絶縁層の薄膜を形成してゆくビルドアップ基板は、表層に微細な回路を形成できるため、回路の高密度化に有効である。
【０００４】
　更に、チップサイズパッケージ（ＣＳＰ）及びボールグリッドアレイ（ＢＧＡ）の形態として、特開２０００−５８７０１号公報に示されているポリイミド系等のフィルムに銅配線を形成したテープタイプの基板が使用されている。
【０００５】
【特許文献１】特開平８−３３０４７４号公報
【特許文献２】特開平１１−１７０５８号公報
【特許文献３】特許第２６７９６８１号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
　しかしながら、従来の技術には以下に示すような問題点がある。セラミック多層配線基板において絶縁基板を構成するセラミックは、硬くて脆い性質を有することから、製造工程及び搬送工程において欠け及び割れ等の損傷が発生しやすく、損傷が発生すると半導体素子の気密封止性が損なわれるため不良品となり、セラミック多層配線基板の歩留まりが低下するという問題点がある。
【０００７】
　また、セラミック多層配線基板は、焼成前のグリーンシート上に配線を印刷し、各シートを積層して焼成させて製造される。この製造工程において、高温での焼成により収縮が生じるために、焼成後の基板には反り、変形及び寸法のばらつき等の形状不良が発生しやすいという問題点がある。このような形状不良の発生により、高密度化された回路基板及びフリップチップ等の基板に要求される厳しい平坦性に対して、十分に対応できない。即ち、このような形状不良により、回路の多ピン化、高密度化及び微細化が阻害されると共に、半導体素子の搭載部の平坦性が失われるため、半導体素子と基板との間のフリップチップ接続された部分にクラック及びはがれ等が発生しやすく、半導体装置の信頼性を低下させるという問題点がある。
【０００８】
　更に、ビルドアップ基板においては、コア材に使用しているプリント基板と表層に形成される絶縁樹脂膜との熱膨張差から基板の反りが発生する。この反りも多ピン化している半導体素子をフリップチップ接続する際の障害となり、前述の如く、回路の高密度化を阻害すると共に、ビルドアップ基板の歩留まりを低下させる。
【０００９】
　更にまた、ポリイミド系等のテープを使用する基板においては、半導体素子を搭載する際のテープ基材の伸縮による位置ずれが大きく、回路の高密度化へ対応が十分にできないという問題点がある。
【００１０】
　更にまた、従来の基板においては、基板上に多層配線構造膜を形成し、この多層配線構造膜の上に半導体素子を搭載しているため、半導体素子の搭載部には多層化による波打ちが発生し、多層配線構造膜と半導体素子との接続が不安定になるという問題点もある。
【００１１】
　更にまた、従来の半導体装置において、基板の剛性を向上させるためにはスティフナを装着する必要がある。例えば、複数の半導体素子を覆う大きなヒートシンクを装着する場合は、基板とヒートシンクの間における半導体素子と半導体素子との隙間にスティフナを挿入している。この方法により、基板の剛性は向上するものの半導体装置の製造工程が煩雑になり、半導体装置における製造コストの上昇を招いている。
【００１２】
　本発明はかかる問題点に鑑みてなされたものであって、従来の半導体パッケージ基板を改良し、多層配線基板の平坦性を向上させることにより、多ピン化、高密度化及び微細化が容易で信頼性が高く、且つ、スティフナを装着する必要がない新規な半導体パッケージ基板の製造方法及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
　本発明に係る半導体パッケージ基板の製造方法は、金属板からなるメタルベースの第１の面に複数個の第１の金属パッドを形成する工程と、前記メタルベースにおける前記第１の面上に、絶縁層と配線層からなり表面に複数個の第２の金属パッドを有し前記第２の金属パッドは夫々前記配線層を介して前記第１の金属パットに接続されるように多層配線構造膜を形成する工程と、前記メタルベースにおいて前記第１の金属パットが形成されている領域を含むように開口部を形成し前記第１の金属パッドを露出させる工程と、を有することを特徴とする。
【００１４】
　本発明においては、平坦なメタルベースを基板として多層配線構造膜を積層し、その後、メタルベースにおける半導体素子を嵌入する予定の領域に開口部を設けることにより、多層配線構造膜の平坦性を向上させることができ、特に、多層配線構造膜における半導体素子を接続する面の平坦性を向上させることができる。また、本発明により、平坦なメタルベース上に多層配線構造膜が積層されているため多層配線構造膜の平坦性が向上し、また、メタルベースが多層配線構造膜の補強材として機能するため多層配線構造膜の変形が抑制され回路の多ピン化、高密度化及び微細化が可能な半導体パッケージ基板を製造することができる。
【００１５】
　本発明に係る他の半導体パッケージ基板の製造方法は、金属板からなるメタルベースの第１の面に複数個の第１の金属パッドを形成する工程と、前記メタルベースの第１の面に金属膜を形成する工程と、前記メタルベースにおける前記第１の面上に、絶縁層と配線層からなり表面に複数個の第２の金属パッドを有し前記第２の金属パッドは夫々前記配線層を介して前記第１の金属パットに接続されるように多層配線構造膜を形成する工程と、前記メタルベースにおいて前記第１の金属パットが形成されている領域を含み、その縁部が前記金属膜に接するように開口部を形成し前記第１の金属パッド及び前記金属膜の一部を露出させる工程と、を有することを特徴とする。
【００１６】
　これにより、前記メタルベースにおける前記多層配線構造膜側の面における前記開口部の縁部に金属膜を形成することができる。これにより、メタルベースから多層配線構造膜に印加される応力を緩和し、多層配線構造膜にクラックが発生することを抑制することができる。
【００１７】
　本発明に係る更に他の半導体パッケージ基板の製造方法は、金属板からなるメタルベースの第１及び第２の面に夫々複数個の第１の金属パッドを形成する工程と、前記メタルベースにおける前記第１及び第２の面上に、絶縁層と配線層からなり表面に複数個の第２の金属パッドを有し前記第２の金属パッドは夫々前記配線層を介して前記第１の金属パットに接続されるように多層配線構造膜を形成する工程と、前記メタルベースを第１の面に平行な面に沿って２枚に分割する工程と、前記分割された夫々のメタルベースにおいて前記第１の金属パットが形成されている領域を含むように開口部を形成し前記第１の金属パッドを露出させる工程と、を有することを特徴とする。
【００１８】
　本発明に係る更に他の半導体パッケージ基板の製造方法は、金属板からなる２枚のメタルベースを相互に張り合わせる工程と、前記張り合わされたメタルベースの第１及び第２の面に夫々複数個の第１の金属パッドを形成する工程と、前記張り合わされたメタルベースにおける前記第１及び第２の面上に、絶縁層と配線層からなり表面に複数個の第２の金属パッドを有し前記第２の金属パッドは夫々前記配線層を介して前記第１の金属パットに接続されるように多層配線構造膜を形成する工程と、前記張り合わされたメタルベースを再度２枚のメタルベースに分割する工程と、前記分割された夫々のメタルベースにおいて前記第１の金属パットが形成されている領域を含むように開口部を形成し前記第１の金属パッドを露出させる工程と、を有することを特徴とする。
【００１９】
　本発明に係る半導体装置の製造方法は、前記方法により製造された半導体パッケージ基板の第１の金属パッドに、半導体素子を接続することを特徴とする。
【００２０】
　本発明においては、半導体素子をメタルベースの開口部内に嵌入し、この半導体素子を波打ちがなく平坦性が良好な多層配線構造膜の最表面に接続するため、多層配線構造膜と半導体素子の接続部における信頼性が向上する。
【発明の効果】
【００２１】
　以上詳述したように、本発明の方法により製造される半導体パッケージ基板は、平滑なメタルベース上に半導体素子搭載用の第１の金属パッドを有する多層配線構造膜を積層しているため、半導体素子搭載部の平坦性が優れており、半導体素子を半導体パッケージ基板に実装する際の信頼性を向上できる。また、メタルベースを半導体素子搭載部以外の部分に残すことにより、多層配線構造膜の反り及び寸法変化を最小限に抑えることができるため、多層配線構造膜における多ピン化、高密度化及び微細化が容易になる。更に、メタルベースの変形量は、プリント基板及びセラミック基板の変形量と比較して少ないため、多層配線構造膜の高密度化が容易となる。
【００２２】
　また、本発明の方法により製造される半導体装置は、半導体素子搭載後の半導体素子の表面とメタルベースの表面とを同一面上に配置することにより、メタルベースをスティフナとして使用することができる。これにより、基板にスティフナを装着する工程を無くすことができるため、半導体装置の製造コストを低減することができる。更に、メタルベースにおける多層配線構造膜側の面における開口部の縁部に金属膜が形成されているため、メタルベースから多層配線構造膜に応力が直接印加されることを防止でき、多層配線構造膜にクラックが発生することを抑制できるため、半導体装置の信頼性が向上する。
【００２３】
　更に、半導体素子搭載用の金属パッドの表面に半田ボールを配置することにより、半導体素子接続用の半田又は予備半田として使用できるため、フリップチップパッドの狭ピッチ化に対応できる。
【００２４】
　更にまた、メタルベース上に半導体素子搭載用の金属パッドを形成したのち薄膜コンデンサを形成することができるために、チップパッド近傍にデカップリングコンデンサを設けることができる。
【００２５】
　更にまた、キャリア基材を接続させない半導体パッケージ基板では、配線長を最短に抑えることができ、信号の高速化に対し有効な構造となる。一方、キャリア基材を接続させることにより、容易にグランド機能を強化し、抵抗及びコンデンサ等の受動部品を付加させることができる。また、マザーボードへの搭載時に発生する応力をキャリア基材で緩和することができ、二次実装時の信頼性を向上させることができる。
【００２６】
　更にまた、メタルベースの両面に多層配線構造膜を同時に形成した後、このメタルベースを２枚に分割することにより、半導体パッケージ基板の生産量を向上させることができ、半導体装置の低コスト化を図ることができる。
【発明を実施するための最良の形態】
【００２７】
　以下、本発明の実施例について添付の図面を参照して具体的に説明する。先ず、本発明に係る半導体パッケージ基板及び半導体装置の実施例について説明する。
【００２８】
　図１は、本発明装置の第１実施例に係る半導体パッケージ基板及び半導体装置の構成を示す図であり、図１（ａ）は表面側からみた半導体装置の斜視図、図１（ｂ）は裏面側からみた半導体装置の斜視図、図１（ｃ）は部分断面図である。本実施例は、本発明をフルグリッドＢＧＡに適用した場合のものである。
【００２９】
　図１（ａ）乃至（ｃ）に示す半導体装置は、半導体パッケージ基板３１ａ及びこの半導体パッケージ基板３１ａに実装された半導体素子１６から構成される。図１（ａ）に示すように、この半導体パッケージ基板３１ａにおいては、金属板からなるメタルベース１１上に多層配線構造膜１５が形成されている。このメタルベース１１にはその中央に貫通する開口部が形成されており、この開口部内に半導体素子１６が嵌入され、多層配線構造膜１５上に搭載されている。図１（ｂ）及び（ｃ）に示すように、多層配線構造膜１５におけるメタルベース１１及び半導体素子１６が配置されていない側の面（以下、多層配線構造膜１５の裏面という）には第２の金属パッド２９が設けられており、この第２の金属パッド２９上にはＢＧＡ用半田ボール１９が搭載されている。
【００３０】
　図１（ｃ）に示すように、多層配線構造膜１５におけるメタルベース１１及び半導体素子１６が配置されている側の面（以下、多層配線構造膜１５の表面という）のメタルベース１１の開口部内には半導体素子１６を搭載するための第１の金属パッド１２が設けられており、第１の金属パッド１２は半導体素子１６の半田ボール１８に接続されている。また、多層配線構造膜１５には、所定のパターンを有する配線及びこの配線間に充填された絶縁性樹脂とから構成される配線層１４と、有機樹脂からなる絶縁層１３とが交互に積層されている。
【００３１】
　多層配線構造膜１５は、ビルドアップ工法で使用されているサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により積層され、メタルベース１１上に形成される。サブトラクティブ法は、例えば特開平１０−５１１０５号公報に開示されているように、基板又は樹脂上の銅箔をエッチングして回路パターンとする方法である。セミアディティブ法は、例えば特開平９−６４４９３号公報に開示されているように、給電層を形成した後にレジスト内に電解めっきを析出させ、レジストを除去後に給電層をエッチングして回路パターンとする方法である。フルアディティブ法は、例えば特開平６−３３４３３４号公報に開示されているように、基板又は樹脂の表面を活性化させた後にレジストでパターンを形成し、このレジストを絶縁層として無電解めっき法により回路パターンを形成する方法である。
【００３２】
　半導体素子１６は、メタルベース１１の開口部、即ち、多層配線構造膜１５の表面側に嵌入され、半田ボール１８により多層配線構造膜１５の第１の金属パッド１２に接続されており、半導体素子１６と多層配線構造膜１５の間の空間における半田ボール１８間にはアンダーフィル１７が充填されている。
【００３３】
　また、ＢＧＡ用半田ボール１９は第２の金属パッド２９に接続されており、第２の金属パッド２９は配線層１４の最上層に接続されており、配線層１４の各層は絶縁層１３内のビアを介して互いに接続されており、配線層１４の最下層は絶縁層１３内のビアを介して第１の金属パッド１２に接続されており、第１の金属パッド１２は半田ボール１８を介して半導体素子１６に接続されている。
【００３４】
　メタルベース１１は、ステンレス、鉄、ニッケル、銅及びアルミニウムからなる群から選択された少なくとも１種の金属又はその合金から構成されることができるが、ステンレス及び銅合金が取り扱いの面で最適である。また、メタルベース１１の厚さは０．１乃至１．５ｍｍが適している。
【００３５】
　半導体素子搭載用の第１の金属パッド１２における半田ボール１８と接続する表面を構成する材料は、金、錫若しくは半田のうちいずれかの金属又はその合金が適している。本実施例においては、金属パッド１２の表面は金により構成されている。また、図１（ｃ）において、金属パッド１２と半田ボール１８との接触面は多層配線構造膜１５の表面と同一面上にあるが、金属パッド１２の表面を多層配線構造膜１５の表面よりも窪んでいる形状とし、この窪みに半田ボール１８のダムとしての機能を持たせることも可能である。
【００３６】
　絶縁層１３は、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）及びＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）からなる群から選択された１種又は２種以上の有機樹脂により形成されている。これらの有機樹脂のうちの１種を配線層１４間の全ての絶縁層１３に使用してもよいし、前記有機樹脂の２種以上の層を混在させて配線層１４間に配置してもよい。本実施例においては、絶縁層１３は例えばポリイミド樹脂により形成するが、例えば、最下層の絶縁層１３をポリイミド樹脂により形成し、２層目以降をエポキシ樹脂により形成してもよい。
【００３７】
　配線層１４における配線を構成する金属は、コストの観点から銅が最適であるが、金、銀、アルミニウム及びニッケルからなる群から選択された少なくとも１種の金属又はその合金も使用可能である。本実施例においては、配線層１４における配線は銅から構成されている。
【００３８】
　本第１実施例に係る半導体装置は半導体パッケージ基板３１ａに半導体素子１６が実装されている。次に、この実装方法について説明する。先ず、半導体素子１６を半田ボール１８により金属パッド１２にフリップチップ接続し、アンダーフィル１７を半導体素子１６と多層配線構造膜１５との間の空間に流し込み、硬化させる。次いで、多層配線構造膜１５における金属パッド２９にＢＧＡ用半田ボール１９を装着する。この工程により図１（ａ）乃至（ｃ）に示す半導体装置が製造される。図１（ｃ）では、半導体素子１６が金属パッド１２に半田ボール１８を介してフリップチップ接続されている例を示しているが、半導体素子１６をフェイスアップの状態で多層配線構造膜１５の表面に取り付け、ワイヤーボンディング等の手段により半導体素子１６を多層配線構造膜１５に電気的に接続してもよい。
【００３９】
　上述の如く構成された第１実施例の半導体パッケージ基板においては、平坦なメタルベース１１上に多層配線構造膜１５を設けているため、多層配線構造膜１５の平坦性が良好である。また、本実施例の半導体装置は、半導体素子１６がメタルベース１１の開口部内に嵌入され、波打ちがなく平坦な多層配線構造膜１５の最表面に接続されているため、多層配線構造膜１５と半導体素子１６との接続部が安定し信頼性が高い。更に、半導体素子１６における多層配線構造膜１５と接続されていない側の面（以下、半導体素子１６の表面という）を、メタルベース１１における多層配線構造膜１５と接合されていない側の面（以下、メタルベース１１の表面という）と同一面上に配置することにより、メタルベース１１に、多層配線構造膜１５の垂直方向の変位を拘束し座屈強度を向上させるスティフナとしての機能を持たせることができる。また、半導体素子１６の表面とメタルベース１１の表面とを同一面上に配置しない場合は、メタルベース１１を多層配線構造膜１５の変形を抑えるフレームとして使用できる。更に、メタルベース１１は金属から構成されているため、最表層のグランドとしての機能を付加することもできる。
【００４０】
　次に、本発明の半導体パッケージ基板及び半導体装置の第２実施例について説明する。図２は、本実施例に係る半導体パッケージ基板を使用した半導体装置の構成を示す部分断面図である。本実施例に係る半導体パッケージ基板の特徴は、メタルベース１１の開口部に金属膜３５が設けられている点である。
【００４１】
　本第２実施例に係る半導体装置は半導体パッケージ基板３１ｂに半導体素子１６が実装されている。また、メタルベース１１における多層配線構造膜１５側の面における開口部の縁部に金属膜３５が形成されている。多層配線構造膜１５には金属膜３５を嵌入するための凹部が形成されており、金属膜３５はこの凹部内に配置されている。本第２実施例に係る半導体装置における上記以外の構成は、前述の第１実施例に係る半導体装置の構成と同一である。
【００４２】
　次に、半導体素子１６を半導体パッケージ基板３１ｂに実装する方法について説明する。先ず、半導体素子１６をメタルベース１１の開口部内に配置された金属パッド１２に半田ボール１８を介してフリップチップ接続する。次に、アンダーフィル１７を半導体素子１６と多層配線構造膜１５との間の空間に流し込み、硬化させる。次いで、多層配線構造膜１５における金属パッド２９に、ＢＧＡ用半田ボール１９を装着する。上述の工程により図２に示す半導体装置が製造される。また、第１実施例と同様に、半導体素子１６と多層配線構造膜１５との接続は、ワイヤーボンディングにより接続してもよい。
【００４３】
　本第２実施例の半導体装置においては、金属膜３５がメタルベース１１における多層配線構造膜１５側の面における開口部の縁部に形成されているため、メタルベース１１の存在によりメタルベース１１から多層配線構造膜１５に印加される応力を緩和し、この応力が多層配線構造膜１５に直接加わることを防止できる。これにより、この応力に起因して多層配線構造膜１５にクラックが発生することを抑えることができる。
【００４４】
　次に、本発明の半導体パッケージ基板及び半導体装置の第３実施例について説明する。図３は、本実施例に係る半導体パッケージ基板を使用した半導体装置の構成を示す部分断面図である。本実施例に係る半導体パッケージ基板の特徴は、金属パッド１２の表面に半田ボール２０が設けられ、半田ボール２０は多層配線構造膜１５の表面から突出している点である。本実施例の半導体装置における半田ボール２０以外の部分の構成は、第１実施例又は第２実施例の半導体装置と同一である。
【００４５】
　本第３実施例に係る半導体装置は半導体パッケージ基板３１ｃに半導体素子１６が実装されている。次に、この実装方法について説明する。先ず、半導体素子１６をメタルベース１１の開口部内に配置された金属パッド１２に半田ボール２０を介してフリップチップ接続する。このとき、半導体素子１６は半田ボール１８を具備していなくてもよいが、もし半田ボール１８を具備している場合は、半田ボール１８及び半田ボール２０を介して、半導体素子１６を金属パッド１２に接続する。次に、アンダーフィル１７を半導体素子１６と多層配線構造膜１５との間の空間に流し込み、硬化させる。次いで、多層配線構造膜１５における金属パッド２９に、ＢＧＡ用半田ボール１９を装着する。上述の工程により図３に示す半導体装置が製造される。また、第１実施例及び第２実施例と同様に、半導体素子１６と多層配線構造膜１５との接続は、ワイヤーボンディングにより接続してもよい。
【００４６】
　本第３実施例の半導体装置においては、半導体素子１６を多層配線構造膜１５にフリップチップ接続するときに、半田ボール２０が半田又は予備半田として機能するため、フリップチップパッドの狭ピッチ化を図ることができる。また、半導体素子１６は半田ボール１８を具備している必要がなくなる。
【００４７】
　次に、本発明の半導体パッケージ基板及び半導体装置の第４実施例について説明する。図４及び図５は、本実施例に係る半導体装置の構成を示す部分断面図である。本実施例の半導体パッケージ基板の特徴は、金属パッド１２に薄膜コンデンサ２１が取り付けられている点である。本実施例の半導体装置における薄膜コンデンサ２１以外の部分の構成は、第１実施例、第２実施例又は第３実施例の半導体装置と同一である。
【００４８】
　薄膜コンデンサ２１はスパッタ法、蒸着法、ＣＶＤ又は陽極酸化法等により形成する。この薄膜コンデンサ２１を構成する材料は、酸化チタン、酸化タンタル、Ａｌ2Ｏ3、ＳｉＯ2、Ｎｂ2Ｏ5、ＢＳＴ（ＢａxＳｒ1-xＴｉＯ3）、ＰＺＴ（ＰｂＺｒxＴｉ1-xＯ3）、ＰＬＺＴ（Ｐｂ1-yＬａyＺｒxＴｉ1-xＯ3）又はＳｒＢｉ2Ｔａ2Ｏ9等のペロブスカイト系材料であることが好ましい。但し、前記化合物のいずれについても、０≦ｘ≦１、０＜ｙ＜１である。また、薄膜コンデンサ２１は、所望の誘電率を実現することができる有機樹脂等により構成されてもよい。
【００４９】
　本第４実施例の半導体装置は、金属パッド１２に薄膜コンデンサ２１が取り付けられているため、半導体素子１６のごく近傍にデカップリングコンデンサを設けることができる。また、本実施例の半導体装置においては、図５に示すように、第３実施例と同様に金属パッド１２の表面に半田ボール２０を設けてもよい。また、第１実施例、第２実施例及び第３実施例と同様に、半導体素子１６と多層配線構造膜１５との接続はワイヤーボンディングにより接続してもよい。
【００５０】
　次に、本発明の半導体パッケージ基板及び半導体装置の第５実施例について説明する。図６（ａ）乃至（ｃ）は本第５実施例に係る半導体装置の構成を示す図であり、図６（ａ）は表面側からみた半導体装置の斜視図、図６（ｂ）は裏面側からみた半導体装置の斜視図、図６（ｃ）は部分断面図である。図６（ａ）乃至（ｃ）はプリント基板２４をキャリア基材とした半導体装置の構成を示す。
【００５１】
　図６（ａ）乃至（ｃ）に示すように、本第５実施例に係る半導体パッケージ基板３１ｄの特徴は、図１乃至５に示した第１実施例乃至第４実施例に係る半導体パッケージ基板３１ａ、３１ｂ又は３１ｃに、キャリア基材としてプリント基板２４を設け、異方導電膜又は導電性ペースト２３によりプリント基板２４の表裏間を導通させたことである。なお、キャリア基材には少なくとも一層以上からなるプリント基板、セラミック基板又は有機無機複合基板が適している。有機無機複合基板の例として、日本ガイシ株式会社製のＧＶＰ（Ｇｒｉｄ　Ｖｉａ　Ｐｌａｔｅ）等がある。
【００５２】
　キャリア基材の接合は、接着剤、熱圧着又は化学反応を利用した接着のいずれかにより行い、所望のパターンでの導通を異方導電膜又は導電性ペーストにより行う。図６（ａ）乃至（ｃ）に示した例では、キャリア基材にはプリント基板２４を使用し、プリント基板２４のスルーホール３０を使用して、プリント基板２４を導電性ペースト２３を介して多層配線構造膜１５の金属パッド２９に接続している。プリント基板２４を金属パッド２９に接続する方法は、スルーホール３０を使用せずにプリント基板２４の表面に接続用のパッドを設けて接続を行ってもよく、スルーホール３０を絶縁樹脂で埋め込み、絶縁樹脂の表面に金属パッドを設けて接続を行ってもよい。また、スルーホール３０を金属粒子を含んだペーストで埋め込んでもよい。更に、図６（ｃ）に示す導電性ペースト２３を封止する目的で、スルーホール３０を導電性ペースト２３の上から更に絶縁樹脂等で埋め込んでもよい。
【００５３】
　本第５実施例に係る半導体装置は半導体パッケージ基板３１ｄに半導体素子１６が実装されて形成されている。この実装方法について説明する。図６（ｃ）に示すように、第１実施例乃至第４実施例の半導体パッケージ基板３１ａ、３１ｂ又は３１ｃに、プリント基板２４を所望の位置で導通がとれるように接着剤２２により接合し、半導体パッケージ基板３１ｄを形成する。この半導体パッケージ基板３１ｄにおける金属パッド１２に半導体素子１６をフリップチップ接続する。このとき、金属パッド１２の表面に半田ボール２０（図５参照）が具備されている場合は半田ボール２０により接続し、半田ボール２０が具備されていない場合は半田ボール１８により接続する。また、半田ボール２０及び半田ボール１８の双方を使用してもよい。次に、半導体素子１６と多層配線構造膜１５との間の空間にアンダーフィル１７を流し込み硬化させる。次に、プリント基板２４の表面のパッドにＢＧＡ用半田ボール１９を装着する。なお、第１実施例乃至第４実施例と同様に、半導体素子１６を多層配線構造膜１５にワイヤーボンディングにより接続してもよい。
【００５４】
　このように構成された第５実施例の半導体装置においては、半導体パッケージ基板３１ｄがキャリア基材としてプリント基板２４を備えることによりグランド機能の強化を図ることができる。また、プリント基板２４内に抵抗及びコンデンサ等の受動部品を内蔵することにより半導体パッケージ基板３１ｄに容易に機能を付加させることができる。更に、プリント基板２４を使用することにより二次実装時に発生する応力を緩和させることができ、半導体装置の信頼性を向上させることができる。
【００５５】
　次に、本発明の半導体パッケージ基板及び半導体装置の第６実施例について説明する。図７は本第６実施例に係る半導体装置の構成を示す部分断面図である。
【００５６】
　図７に示すように、本第６実施例に係る半導体パッケージ基板３１ｅの特徴は、図１乃至５に示した第１乃至第４実施例に係る半導体パッケージ基板３１ａ、３１ｂ及び３１ｃに、キャリア基材としてプリント基板２４ａを設け、異方導電膜又は導電性ペースト２３により導通させ、プリント基板２４ａのスルーホール３０に接続ピン２５を取り付けたことである。
【００５７】
　本実施例においても、前述の第５実施例と同様に、キャリア基材の接合は、接着剤、熱圧着又は化学反応を利用した接着のいずれかにより行い、所望のパターンでの導通を異方導電膜又は導電性ペーストにより行う。また、図７に示した例では、キャリア基材にはプリント基板２４ａを使用し、プリント基板２４ａのスルーホール３０を使用して接続ピン２５を設け、接続ピン２５を介して外部との接続を行っている。このとき、このプリント基板２４ａと金属パッド２９との接続位置は、接続ピン２５の直下でなくてもよい。
【００５８】
　本第６実施例に係る半導体装置は、半導体パッケージ基板３１ｅに半導体素子１６が実装されて形成されている。この実装方法について説明する。図７に示すように、第１乃至第４実施例の半導体パッケージ基板３１ａ、３１ｂ又は３１ｃに、プリント基板２４ａを所望の位置で導通がとれるように接着剤２２により接合し、半導体パッケージ基板３１ｅを形成する。この半導体パッケージ基板３１ｅにおける金属パッド１２に半導体素子１６をフリップチップ接続する。次に、半導体素子１６と多層配線構造膜１５との間の空間にアンダーフィル１７を流し込み硬化させる。次に、プリント基板２４ａのスルーホール３０に接続ピン２５を装着する。なお、第１実施例乃至第４実施例と同様に、半導体素子１６を多層配線構造膜１５にワイヤーボンディングにより接続してもよい。
【００５９】
　このように構成された第６実施例の半導体装置においては、第５実施例の半導体装置と同様に、半導体パッケージ基板３１ｅがキャリア基材としてプリント基板２４ａを備えることによりグランド機能の強化が図ることができる。また、プリント基板２４ａ内に抵抗及びコンデンサ等の受動部品を内蔵することにより半導体パッケージ基板３１ｅに容易に機能を付加させることができる。更に、プリント基板２４ａを使用することにより二次実装時に発生する応力を緩和させることができ、半導体装置の信頼性を向上させることができる。更に、プリント基板２４ａのスルーホール３０を利用することにより、強固に取り付けられた接続ピン２５を得ることができる。
【００６０】
　次に、本発明の半導体パッケージ基板及び半導体装置の第７実施例について説明する。図８は本第７実施例に係る半導体装置の構成を示す部分断面図である。
【００６１】
　図８に示すように、本第７実施例に係る半導体パッケージ基板３１ｆの特徴は、図１乃至５に示した第１乃至第４実施例に係る半導体パッケージ基板３１ａ、３１ｂ又は３１ｃに、キャリア基材としてセラミック基板２６を設けたことである。セラミック基板２６の内部には複数層の配線層が設けられており、セラミック基板２６の表面にはパッドが形成されている。
【００６２】
　本第７実施例に係る半導体装置は半導体パッケージ基板３１ｆに半導体素子１６が実装されて形成されている。この実装方法について説明する。図８に示すように、第１乃至第４実施例の半導体パッケージ基板３１ａ、３１ｂ又は３１ｃに、セラミック基板２６を所望の位置で導通がとれるように接着剤２２により接合し、半導体パッケージ基板３１ｆを形成する。この半導体パッケージ基板３１ｆにおける金属パッド１２に半導体素子１６をフリップチップ接続する。次に、半導体素子１６と多層配線構造膜１５との間の空間にアンダーフィル１７を流し込み硬化させる。次に、セラミック基板２６の表面のパッドにＢＧＡ用半田ボール１９を装着する。このとき、ＢＧＡ用半田ボール１９の位置はビアの直上でもよい。なお、第１乃至第４実施例と同様に、半導体素子１６を多層配線構造膜１５にワイヤーボンディングにより接続してもよい。
【００６３】
　このように構成された第７実施例の半導体装置においては、半導体パッケージ基板３１ｆがキャリア基材としてセラミック基板２６を備えることによりグランド機能の強化を図ることができる。また、セラミック基板２６内に抵抗及びコンデンサ等の受動部品を内蔵することにより半導体パッケージ基板３１ｆに容易に機能を付加させることができる。更に、セラミック基板２６を使用することにより二次実装時に発生する応力を緩和させることができ、半導体装置の信頼性を向上させることができる。
【００６４】
　以下、本発明に係る半導体装置の製造方法の実施例について説明する。図９（ａ）乃至（ｅ）及び図１０（ａ）乃至（ｄ）は、本発明方法の第１実施例に係る半導体装置の製造方法を工程順に示す部分断面図である。本実施例方法は、本発明の半導体装置の第１実施例（図１参照）に係る半導体装置を製造するためのものである。なお、各工程間において適宜洗浄及び熱処理を行う。
【００６５】
　先ず、図９（ａ）に示すように、厚さ０．１乃至１．５ｍｍの金属板であるメタルベース１１の表面にめっきレジスト２７を形成する。形成する方法は、めっきレジスト２７が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層し、めっきレジスト２７がドライフィルムであればラミネート法等で積層した後、乾燥等の処理を施して固め、めっきレジスト２７が感光性であればフォトリソプロセス等により、また、非感光性であればレーザ加工法等によりパターニングする。
【００６６】
　次に、図９（ｂ）に示すように、めっきレジスト２７の開口部に電解めっき法又は無電解めっき法により、金、錫及び半田からなる群より選択された少なくとも１種の金属又はその合金を析出させ、第１の金属パッド１２の表層部（図示せず）を形成する。次に、バリアメタル（図示せず）としてニッケルを析出し、更に銅を析出させて第１の金属パッド１２を形成する。このとき、メタルベース１１を構成する金属と金属パッド１２の表層部を形成する金属との間で金属間化合物が形成される場合は、金属パッド１２の表層部を形成する前にニッケル等のバリアメタルを析出させる。このバリアメタルはエッチングにより除去できる金属であることが好ましい。また、図１０に示す後の工程において金属パッド１２の表面を多層配線構造膜１５（図１０（ａ）参照）の表面よりも窪ませる場合は、先に、ニッケル等のエッチング可能な金属を所定の厚さに析出させてから、金属パッド１２の表層部を構成する金属を析出させ、バリアメタルとしてニッケルを析出し、更に銅を析出させて金属パッド１２を形成する。
【００６７】
　次に、図９（ｃ）に示すように、めっきレジスト２７を除去した後、表面を清浄化する。
【００６８】
　次に、図９（ｄ）に示すように、絶縁層１３を形成する。絶縁層１３を形成する方法は、絶縁層１３を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホール３４を形成し、キュアを行って絶縁樹脂を硬化させて絶縁層１３を形成する。
【００６９】
　次に、図９（ｅ）に示すように、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層１４を形成する。このとき、ビアホール３４を導電物質により埋め込み、配線層１４を金属パッド１２に接続する。
【００７０】
　次に、図１０（ａ）に示すように、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等による絶縁層１３の形成工程及び配線層１４の形成工程を繰り返す。そして、その後、絶縁層１３及び配線層１４からなる積層体上に金属パッド２９を形成する。これにより、金属パッド１２、絶縁層１３、配線層１４及び金属パッド２９から構成される多層配線構造膜１５を形成する。
【００７１】
　次に、図１０（ｂ）に示すように、多層配線構造膜１５の裏面及びメタルベース１１の表面に、エッチングレジスト２８を形成する。エッチングレジスト２８を形成する方法は、エッチングレジスト２８が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等によりエッチングレジスト２８を積層し、エッチングレジスト２８がドライフィルムであればラミネート法等でエッチングレジスト２８を積層した後、乾燥等の処理を施してエッチングレジスト２８を固め、エッチングレジスト２８が感光性であればフォトリソプロセス等により、エッチングレジスト２８が非感光性であればレーザ加工法等によりエッチングレジスト２８をパターニングする。その後、このエッチングレジスト２８をマスクとして、メタルベース１１を多層配線構造膜１５が露出するまでエッチングして凹部３２を形成する。
【００７２】
　次に、図１０（ｃ）に示すように、エッチングレジスト２８を除去し、金属パッド１２の表面及び金属パッド２９の表面を清浄化し、半導体パッケージ基板３１ａを形成する。
【００７３】
　次に、図１０（ｄ）に示すように、半導体素子１６を金属パッド１２に半田ボール１８を介してフリップチップ接続し、多層配線構造膜１５と半導体素子１６との間の空間にアンダーフィル１７を流し込んで硬化させる。次いで、金属パッド２９にＢＧＡ用半田ボール１９を装着し、図１０（ｄ）に示すような半導体装置を形成する。
【００７４】
　この半導体装置は、本発明装置の第１実施例に係る半導体装置と同じものであり、上述の製造方法によれば、この半導体装置を効率よく製造することができる。また、本実施例に係る製造方法によれば、平坦なメタルベース１１を基板として多層配線構造膜１５を積層するため、多層配線構造膜１５の平坦性を向上させることができる。特に、半導体素子１６を接続する多層配線構造膜１５の表面の平坦性を向上させることができる。
【００７５】
　次に、本発明方法の第２実施例について説明する。本第２実施例方法は、本発明装置の第２実施例に係る半導体装置（図２参照）を製造するためのものである。本実施例方法の特徴は、第１実施例方法に加えて、金属膜３５を設ける工程を有する点である。図１１（ａ）乃至（ｄ）、図１２（ａ）乃至（ｃ）及び図１３（ａ）乃至（ｄ）は、本実施例に係る半導体装置の製造方法を工程順に示す部分断面図である。なお、各工程間において適宜洗浄及び熱処理を行う。
【００７６】
　先ず、図１１（ａ）に示すように、厚さ０．１乃至１．５ｍｍの金属板であるメタルベース１１の表面にめっきレジスト２７を形成する。形成する方法は、めっきレジスト２７が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層し、めっきレジスト２７がドライフィルムであればラミネート法等で積層した後、乾燥等の処理を施して固め、めっきレジスト２７が感光性であればフォトリソプロセス等により、また、非感光性であればレーザ加工法等によりパターニングする。
【００７７】
　次に、図１１（ｂ）に示すように、めっきレジスト２７の開口部に電解めっき法又は無電解めっき法により、金、錫及び半田からなる群より選択された少なくとも１種の金属又はその合金を析出させ、第１の金属パッド１２の表層部（図示せず）を形成する。次に、バリアメタル（図示せず）としてニッケルを析出させ、更に銅を析出させて第１の金属パッド１２を形成する。このとき、メタルベース１１を構成する金属と金属パッド１２の表層部を形成する金属との間で金属間化合物が形成される場合は、金属パッド１２の表層部を形成する前にニッケル等のバリアメタルを析出させる。このバリアメタルはエッチングにより除去できる金属であることが好ましい。また、図１３（ａ）に示す後の工程において金属パッド１２の表面を多層配線構造膜１５の表面よりも窪ませる場合は、先に、ニッケル等のエッチング可能な金属を所定の厚さに析出させてから、金属パッド１２の表層部を構成する金属を析出させ、バリアメタルとしてニッケルを析出し、更に銅を析出させて金属パッド１２を形成する。
【００７８】
　次に、図１１（ｃ）に示すように、めっきレジスト３６を形成する。めっきレジスト２７を除去した後にめっきレジスト３６を形成する方が適しているが、可能であれば、めっきレジスト２７上にめっきレジスト３６を形成し、合わせてパターニングしても構わない。形成する方法は、めっきレジスト３６が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層し、めっきレジスト３６がドライフィルムであればラミネート法等で積層した後、乾燥等の処理を施して固め、めっきレジスト３６が感光性であればフォトリソプロセス等により、また、非感光性であればレーザ加工法等によりパターニングする。
【００７９】
　次に、図１１（ｄ）に示すように、めっきレジスト３６の開口部に電解めっき法、無電解めっき法又はスパッタ法により、メタルベース１１をエッチングする際にエッチング耐性を有する金属、即ち、金、白金、銀、パラジウム、チタン、クロム、モリブデン、タンタル、ニッケル及びアルミニウムからなる群より選択された少なくとも１種の金属又はその合金を析出させ、金属膜３５の表層部（図示せず）を形成する。次に、金属膜３５に厚みを持たせるために、電解めっき法又は無電解めっき法により形成可能な銅、ニッケル、金、パラジウム等の金属を析出させて金属膜３５を形成する。また、電気的な性能を付加する場合は、金属膜３５の拡散を抑えるためにバリアメタル（図示せず）を形成してもよい。このとき、メタルベース１１を構成する金属と金属膜３５の表層部を構成する金属との間で金属間化合物が形成される場合は、金属膜３５の表層部を形成する前にニッケル等のバリアメタルを析出させる。このバリアメタルはエッチングにより除去できる金属であることが好ましい。また、図１３（ａ）に示す後の工程において金属膜３５の表面を多層配線構造膜１５の表面よりも窪ませる場合は、先に、ニッケル等のエッチング可能な金属を所定の厚さに析出させてから、金属膜３５を形成する。また、金属膜３５を多層配線構造膜１５より突出させる場合（図示せず）は、めっきレジスト３６をマスクとして、エッチングによりメタルベース１１に凹部を形成してから、金属膜３５を形成する。
【００８０】
　次に、図１２（ａ）に示すように、めっきレジスト３６を除去した後、表面を清浄化する。次に、図１２（ｂ）に示すように、メタルベース１１上に絶縁層１３を形成する。絶縁層１３を形成する方法は、絶縁層１３を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホール３４を形成し、キュアを行って絶縁樹脂を硬化させて絶縁層１３を形成する。
【００８１】
　次に、図１２（ｃ）に示すように、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層１４を形成する。このとき、ビアホール３４を導電物質により埋め込み、配線層１４を金属パッド１２に接続する。なお、金属膜３５を回路の構成要素として使用する場合（図示せず）は、図１２（ｂ）に示す工程において金属膜３５に接続されるような位置にビアホール３４を形成し、図１２（ｃ）に示す工程において配線層１４をビアホール３４を介して金属膜３５に接続する。
【００８２】
　次に、図１３（ａ）に示すように、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等による絶縁層１３の形成工程及び配線層１４の形成工程を繰り返し、更に金属パッド２９を形成して多層配線構造膜１５を形成する。
【００８３】
　次に、図１３（ｂ）に示すように、多層配線構造膜１５の裏面及びメタルベース１１の表面に、エッチングレジスト２８を形成する。エッチングレジスト２８を形成する方法は、エッチングレジスト２８が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等によりエッチングレジスト２８を積層し、エッチングレジスト２８がドライフィルムであればラミネート法等でエッチングレジスト２８を積層した後、乾燥等の処理を施してエッチングレジスト２８を固め、エッチングレジスト２８が感光性であればフォトリソプロセス等により、エッチングレジスト２８が非感光性であればレーザ加工法等によりエッチングレジスト２８をパターニングする。その後、このエッチングレジスト２８をマスクとして、メタルベース１１を多層配線構造膜１５および金属膜３５が露出するまでエッチングして凹部３２を形成する。
【００８４】
　次に、図１３（ｃ）に示すように、エッチングレジスト２８を除去し、金属パッド１２の表面及び金属パッド２９の表面を清浄化し、半導体パッケージ基板３１ｂを形成する。
【００８５】
　次に、図１３（ｄ）に示すように、半導体素子１６を金属パッド１２に半田ボール１８を介してフリップチップ接続し、多層配線構造膜１５と半導体素子１６との間の空間にアンダーフィル１７を流し込んで硬化させる。次いで、金属パッド２９にＢＧＡ用半田ボール１９を装着し、図１３（ｄ）に示すような半導体装置を形成する。
【００８６】
　本第２実施例方法によれば、本発明装置の第２実施例に示した金属膜３５を具備した半導体装置を効率よく製造することができる。この半導体装置においては、金属膜３５をメタルベース１１の開口部に配置することにより、メタルベース１１が多層配線構造膜１５に加える応力を緩和し、この応力が多層配線構造膜１５に直接印加されることを防止できる。これにより、多層配線構造膜１５のクラック発生を抑えることができる。
【００８７】
　次に、本実施例の変形例について説明する。本変形例においては、金属パッド１２と金属膜３５とを同時に形成する。図１４（ａ）乃至（ｅ）は、本変形例に係る半導体装置の製造方法を工程順に示す部分断面図である。本変形例においては、図１４（ａ）乃至（ｅ）に示す工程を行った後、図１３（ａ）乃至（ｄ）に示す工程を行う。
【００８８】
　先ず、図１４（ａ）に示すように、厚さ０．１乃至１．５ｍｍの金属板であるメタルベース１１の表面上にめっきレジスト２７を形成する。形成する方法は、めっきレジスト２７が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層し、めっきレジスト２７がドライフィルムであればラミネート法等で積層した後、乾燥等の処理を施して固め、めっきレジスト２７が感光性であればフォトリソプロセス等により、また、非感光性であればレーザ加工法等によりパターニングする。
【００８９】
　次に、図１４（ｂ）に示すように、めっきレジスト２７の開口部に電解めっき法又は無電解めっき法により、金、錫及び半田からなる群より選択された少なくとも１種の金属又はその合金を析出させ、第１の金属パッド１２の表層部（図示せず）及び金属膜３５の表層部（図示せず）を形成する。次に、バリアメタル（図示せず）としてニッケルを析出させ、更に銅を析出させて第１の金属パッド１２及び金属膜３５を形成する。このとき、メタルベース１１を構成する金属と金属パッド１２及び金属膜３５の表層部を形成する金属との間で金属間化合物が形成される場合は、金属パッド１２及び金属膜３５の表層部を形成する前にニッケル等のバリアメタルを析出させる。このバリアメタルはエッチングにより除去できる金属であることが好ましい。また、図１３（ａ）に示す後の工程において金属パッド１２及び金属膜３５の表面を多層配線構造膜１５の表面よりも窪ませる場合は、先に、ニッケル等のエッチング可能な金属を所定の厚さに析出させてから、金属パッド１２及び金属膜３５の表層部を構成する金属を析出させ、バリアメタルとしてニッケルを析出し、更に銅を析出させて金属パッド１２及び金属膜３５を形成する。
【００９０】
　次に、図１４（ｃ）に示すように、めっきレジスト２７を除去した後、表面を清浄化する。次に、図１４（ｄ）に示すように、絶縁層１３を形成する。絶縁層１３を形成する方法は、絶縁層１３を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホール３４を形成し、キュアを行って絶縁樹脂を硬化させて絶縁層１３を形成する。
【００９１】
　次に、図１４（ｅ）に示すように、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層１４を形成する。このとき、ビアホール３４を導電物質により埋め込み、配線層１４を金属パッド１２に接続する。なお、金属膜３５を、回路を構成する要素として使用する場合（図示せず）は、図１４（ｄ）に示す工程において金属膜３５に接続されるような位置にビアホール３４を形成し、図１４（ｅ）に示す工程において配線層１４をビアホール３４を介して金属膜３５に接続する。
【００９２】
　その後、図１３（ａ）乃至（ｄ）に示す工程を行い、本発明装置の第２実施例に示した半導体装置を製造する。本変形例によれば、金属パッド１２及び金属膜３５を同時に形成することができるため、半導体装置をより効率よく製造することができる。
【００９３】
　次に、本発明方法の第３実施例について説明する。本第３実施例方法は、本発明装置の第３実施例に係る半導体装置（図３参照）を製造するためのものである。本実施例方法の特徴は、第１実施例方法に加えて、金属パッド１２の表面に半田ボール２０を形成し、この半田ボール２０を多層配線構造膜１５の表面より突出させる工程を有する点である。図１５（ａ）乃至（ｆ）及び図１６（ａ）乃至（ｄ）は、本実施例に係る半導体装置の製造方法を工程順に示す部分断面図である。なお、各工程間において適宜洗浄及び熱処理を行う。
【００９４】
　先ず、図１５（ａ）に示すように、厚さ０．１乃至１．５ｍｍの金属板であるメタルベース１１の表面にめっきレジスト２７を形成する。めっきレジスト２７を形成する方法は、めっきレジスト２７が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等によりめっきレジスト２７を積層し、めっきレジスト２７がドライフィルムであればラミネート法等によりめっきレジスト２７を積層した後、乾燥等の処理を施してめっきレジスト２７を固め、めっきレジスト２７が感光性であればフォトリソプロセス等により、めっきレジスト２７が非感光性であればレーザ加工法等によりめっきレジスト２７をパターニングする。
【００９５】
　次いで、図１５（ｂ）に示すように、めっきレジスト２７をマスクとしてメタルベース１１にハーフエッチングを施し、半田ボール２０及び金属パッド１２を形成するための凹部３３を形成する。
【００９６】
　次に、図１５（ｃ）に示すように、めっきレジスト２７の開口部に電解めっき法又は無電解めっき法により半田ボール２０を形成し、バリアメタル（図示せず）としてニッケルを析出させ、更に銅を析出させて金属パッド１２を形成する。このとき、メタルベース１１を構成する金属と半田ボール２０との間で金属間化合物が形成される場合は、半田ボール２０を形成するよりも先にニッケル等のバリアメタルを析出させる。このバリアメタルはエッチングにより除去できる金属であることが好ましい。
【００９７】
　次に、図１５（ｄ）に示すように、めっきレジスト２７を除去した後、メタルベース１１及び金属パッド１２の表面を清浄化する。
【００９８】
　次に、図１５（ｅ）に示すように、絶縁層１３を形成する。絶縁層１３を形成する方法は、絶縁層１３を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホール３４を形成し、キュアを行って絶縁樹脂を硬化させて絶縁層１３を形成する。このとき、キュア温度は半田ボール２０の融点以下の温度とする。
【００９９】
　次に、図１５（ｆ）に示すように、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層１４を形成する。このとき、ビアホール３４を導電物質により埋め込み、配線層１４を金属パッド１２に接続する。
【０１００】
　次に、図１６（ａ）に示すように、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等による絶縁層１３の形成工程及び配線層１４の形成工程を繰り返し、更に金属パッド２９を形成して多層配線構造膜１５を形成する。
【０１０１】
　次に、図１６（ｂ）に示すように、多層配線構造膜１５の裏面及びメタルベース１１の表面に、エッチングレジスト２８を形成する。エッチングレジスト２８を形成する方法は、エッチングレジスト２８が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等によりエッチングレジスト２８を積層し、エッチングレジスト２８がドライフィルムであればラミネート法等によりエッチングレジスト２８を積層した後、乾燥等の処理を施してエッチングレジスト２８を固め、エッチングレジスト２８が感光性であればフォトリソプロセス等により、エッチングレジスト２８が非感光性であればレーザ加工法等によりエッチングレジスト２８をパターニングする。その後、このエッチングレジスト２８をマスクとして、メタルベース１１を多層配線構造膜１５が露出するまでエッチングし、凹部３２を形成する。
【０１０２】
　次に、図１６（ｃ）に示すように、エッチングレジスト２８を除去し、半田ボール２０の表面及び金属パッド２９の表面を清浄化して、半導体パッケージ基板３１ｃを形成する。
【０１０３】
　次いで、図１６（ｄ）に示すように、半導体素子１６を金属パッド１２に、半田ボール２０を介すか又は半田ボール２０を予備半田として使用し半田ボール１８（図１３（ｄ）参照）を介してフリップチップ接続し、多層配線構造膜１５と半導体素子１６との間の空間にアンダーフィル１７を流し込んで硬化させる。次いで、金属パッド２９にＢＧＡ用半田ボール１９を装着し、図１６（ｄ）に示すような半導体装置を形成する。
【０１０４】
　本第３実施例方法によれば、本発明装置の第３実施例に示した金属パッド１２の表面に半田ボール２０を具備する半導体装置を効率よく製造することができる。この半導体装置においては、半導体素子１６を多層配線構造膜１５にフリップチップ接続するときに、半田ボール２０が半田又は予備半田として機能するため、フリップチップパッドの狭ピッチ化を図ることができる。また、半導体素子１６は半田ボール１８を具備する必要がなくなる。また、多層配線構造膜１５とメタルベース１１との間に、前述の第２実施例方法において示した金属膜３５を形成してもよい。この場合、図１１乃至１３又は図１４及び１３に示す工程によって、金属膜３５を形成することができる。
【０１０５】
　次に、本発明方法の第４実施例について説明する。図１７（ａ）乃至（ｆ）及び図１８（ａ）乃至（ｄ）は、この第４実施例に係る半導体装置の製造方法を工程順に示す部分断面図である。なお、各工程間において適宜洗浄及び熱処理を行う。この第４実施例方法は、本発明装置の第１実施例に係る半導体装置を製造するためのものである。本第４実施例方法は、第１実施例方法と比較して、メタルベース１１に予め半導体搭載用の凹部を形成する点に特徴がある。
【０１０６】
　先ず、図１７（ａ）に示すように、厚さ０．１乃至１．５ｍｍの金属板であるメタルベース１１の表面に、エッチング又はドリル等による切削加工により半導体素子搭載用凹部３２を形成する。又は、メタルベース１１を半導体素子搭載部が開口している金属板と平滑な金属板を張り合わせることにより形成してもよい。
【０１０７】
　次に、図１７（ｂ）に示すように、メタルベース１１の裏面にめっきレジスト２７を形成する。めっきレジスト２７を形成する方法は、めっきレジスト２７が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等により積層し、めっきレジスト２７がドライフィルムであればラミネート法等でめっきレジスト２７を積層した後、乾燥等の処理を施してめっきレジスト２７を固め、めっきレジスト２７が感光性であればフォトリソプロセス等により、めっきレジスト２７が非感光性であればレーザ加工法等によりめっきレジスト２７をパターニングする。
【０１０８】
　次に、図１７（ｃ）に示すように、めっきレジスト２７の開口部に電解めっき法又は無電解めっき法により、金、錫及び半田からなる群より選択された少なくとも１種の金属又はその合金を析出させ、金属パッド１２の表層部（図示せず）を形成する。次に、バリアメタル（図示せず）としてニッケルを析出し、更に銅を析出させて金属パッド１２を形成する。このとき、メタルベース１１を構成する金属と金属パッド１２の表層部を形成する金属との間で金属間化合物が形成される場合は、金属パッド１２を形成する前にニッケル等のバリアメタルを析出させる。このバリアメタルはエッチングにより除去できる金属であることが好ましい。また、図１８に示す後の工程において金属パッド１２の表面を多層配線構造膜１５（図１８（ｃ）参照）の表面よりも窪ませる場合は、先に、ニッケル等のエッチング可能な金属を所定の厚さに析出させてから、金属パッド１２の表層部を形成する金属を析出させ、バリアメタルとしてニッケルを析出させ、更に銅を析出させて金属パッド１２を形成する。
【０１０９】
　次に、図１７（ｄ）に示すように、めっきレジスト２７を除去した後、メタルベース１１及び金属パッド１２の表面を清浄化する。
【０１１０】
　次に、図１７（ｅ）に示すように、絶縁層１３を形成する。絶縁層１３を形成する方法は、絶縁層１３を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホール３４を形成し、キュアを行って絶縁樹脂を硬化させて絶縁層１３を形成する。
【０１１１】
　次に、図１７（ｆ）に示すように、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層１４を形成する。このとき、ビアホール３４を導電物質により埋め込み、配線層１４を金属パッド１２に接続する。
【０１１２】
　次に、図１８（ａ）に示すように、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等による絶縁層１３の形成工程及び配線層１４の形成工程を繰り返す。そして、その後、絶縁層１３及び配線層１４からなる積層体上に金属パッド２９を形成して、多層配線構造膜１５を形成する。
【０１１３】
　次に、図１８（ｂ）に示すように、多層配線構造膜１５の裏面及びメタルベース１１の表面にエッチングレジスト２８を形成しパターニングする。その後、このエッチングレジスト２８をマスクとして、メタルベース１１を多層配線構造膜１５が露出するまでエッチングする。また、半導体素子搭載用凹部３２におけるメタルベース１１の厚さがある程度薄いときは、メタルベース１１の表面にエッチングレジスト２８を形成することなくエッチングを行うことも可能である。
【０１１４】
　次いで、図１８（ｃ）に示すように、エッチングレジスト２８を除去し、金属パッド１２の表面及び金属パッド２９の表面を清浄化し、半導体パッケージ基板３１ａを形成する。
【０１１５】
　次に、図１８（ｄ）に示すように、半導体素子１６を金属パッド１２に半田ボール１８を介してフリップチップ接続し、多層配線構造膜１５と半導体素子１６との間の空間にアンダーフィル１７を流し込んで硬化させる。次いで、金属パッド２９にＢＧＡ用半田ボール１９を装着し、図１８（ｄ）に示すような半導体装置を形成する。
【０１１６】
　この半導体装置は、本発明装置の第１実施例に係る半導体装置、即ち第１実施例方法により製造される半導体装置と構成が同じである。本第４実施例方法は、メタルベース１１に予め半導体搭載用凹部を形成することにより、図１８（ｂ）で示したメタルベース１１をエッチングする工程においてエッチング時間を短縮することができ、また、半導体素子搭載用の開口部の形状が均一となるという利点を有している。なお、図１７（ｂ）及び（ｃ）に示す工程において、金属膜３５（図１４（ｂ）参照）を形成してもよい。これにより、前述の本発明装置の第２実施例に係る半導体装置（図２参照）を効率よく製造することができる。
【０１１７】
　次に、本発明方法の第５実施例について説明する。本第５実施例の製造方法は、第３実施例方法と第４実施例方法とを組み合わせたものであり、両方の利点を有している。図１９（ａ）乃至（ｆ）及び図２０（ａ）乃至（ｄ）は、本第５実施例に係る半導体装置の製造方法を工程順に示す部分断面図である。なお、各工程間において適宜洗浄及び熱処理を行う。
【０１１８】
　先ず、第４実施例方法に示した方法により、厚さが０．１乃至１．５ｍｍの金属板であるメタルベース１１の表面に半導体素子搭載用の凹部３２を形成する。次に、図１９（ａ）に示すように、メタルベース１１の裏面にめっきレジスト２７を形成する。めっきレジスト２７を形成する方法は、めっきレジスト２７が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等でめっきレジスト２７を積層し、また、めっきレジスト２７がドライフィルムであればラミネート法等でめっきレジスト２７を積層した後、乾燥等の処理を施してめっきレジスト２７を固め、めっきレジスト２７が感光性であればフォトリソプロセス等により、また、めっきレジスト２７が非感光性であればレーザ加工法等によりめっきレジスト２７をパターニングする。
【０１１９】
　次に、図１９（ｂ）に示すように、めっきレジスト２７をマスクとしてメタルベース１１にハーフエッチングを施し、半田ボール２０及び金属パッド１２を形成するための凹部３３を形成する。なお、本第５実施例方法においては、メタルベース１１に半導体素子搭載用の凹部３２を形成してから凹部３３を形成しているが、先に凹部３３を形成してから凹部３２を形成してもよく、可能であれば同時に形成してもよい。
【０１２０】
　次に、図１９（ｃ）に示すように、めっきレジスト２７の開口部に電解めっき法又は無電解めっき法により半田ボール２０を形成し、バリアメタル（図示せず）としてニッケルを析出させ、更に銅を析出させて金属パッド１２を形成する。このとき、メタルベース１１を構成する金属と半田ボール２０との間で金属間化合物が形成される場合は、半田ボール２０を形成する前にニッケル等のバリアメタルを先に析出させる。このバリアメタルはエッチングにより除去できる金属であることが好ましい。
【０１２１】
　次に、図１９（ｄ）に示すように、めっきレジスト２７を除去した後、メタルベース１１及び金属パッド１２の表面を清浄化する。
【０１２２】
　次に、図１９（ｅ）に示すように、絶縁層１３を形成する。絶縁層１３を形成する方法は、絶縁層１３を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理を施して前記絶縁樹脂を固める。そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホール３４を形成し、キュアを行って絶縁樹脂を硬化させて絶縁層１３を形成する。このとき、キュア温度は半田ボール２０の融点以下の温度とする。
【０１２３】
　次に、図１９（ｆ）に示すように、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層１４を形成する。このとき、ビアホール３４を導電物質により埋め込み、配線層１４を金属パッド１２に接続する。
【０１２４】
　次に、図２０（ａ）に示すように、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等による絶縁層１３の形成工程及び配線層１４の形成工程を繰り返し、その後金属パッド２９を形成する。これにより、半田ボール２０、金属パッド１２、絶縁層１３、配線層１４及び金属パッド２９から構成される多層配線構造膜１５を形成する。
【０１２５】
　次に、図２０（ｂ）に示すように、多層配線構造膜１５の裏面及びメタルベース１１の表面に、エッチングレジスト２８を形成しパターニングする。その後、このエッチングレジスト２８をマスクとして、メタルベース１１を多層配線構造膜１５が露出するまでエッチングする。なお、半導体素子搭載用凹部３２におけるメタルベース１１の厚さがある程度薄いときは、メタルベース１１の表面にエッチングレジスト２８を形成することなくエッチングを行うことも可能である。
【０１２６】
　次いで、図２０（ｃ）に示すように、エッチングレジスト２８を除去し、半田ボール２０の表面及び金属パッド２９の表面を清浄化し、半導体パッケージ基板３１ｃを形成する。
【０１２７】
　次いで、図２０（ｄ）に示すように、半導体素子１６を金属パッド１２に、半田ボール２０を介すか又は半田ボール２０を予備半田として使用し半田ボール１８（図１８（ｄ）参照）を介してフリップチップ接続し、多層配線構造膜１５と半導体素子１６との間の空間にアンダーフィル１７を流し込んで硬化させる。次いで、金属パッド２９にＢＧＡ用半田ボール１９を装着し、図２０（ｄ）に示すような半導体装置を形成する。
【０１２８】
　この半導体装置は、本発明装置の第３実施例に係る半導体装置、即ち第３実施例方法により製造された半導体装置（図３参照）と構成が同じである。本実施例に係る製造方法によれば、メタルベース１１に予め半導体搭載用の凹部３２を形成することにより、メタルベース１１をエッチングする時間を短縮することができ、半導体搭載用の開口部の形状を均一にすることができる。また、金属パッド１２の表面に半田ボール２０を具備しているため、半導体素子１６を多層配線構造膜１５にフリップチップ接続するときに、半田ボール２０が半田又は予備半田として機能するため、フリップチップパッドの狭ピッチ化を図ることができる。また、半導体素子１６は半田ボール１８を具備する必要がなくなる。なお、図１９（ａ）乃至（ｃ）に示す工程において、前述の第２の実施例方法において示した金属膜３５（図１４（ｂ）参照）を形成することもできる。これにより、本発明装置の第３実施例に係る半導体装置を、効率よく製造することができる。
【０１２９】
　次に、本発明方法の第６実施例について説明する。本第６実施例方法は、本発明装置の第４実施例に係る半導体装置、即ち、金属パッド１２と配線層１４との間に薄膜コンデンサ２１が形成されている半導体装置を製造するためのものである。図２１（ａ）及び（ｂ）は、本第６実施例方法に係る半導体装置の製造方法を工程順に示す部分断面図である。なお、各工程間において適宜洗浄及び熱処理を行う。
【０１３０】
　先ず、図９（ａ）乃至（ｃ）に示す工程により、図２１（ａ）に示すように、表面に金属パッド１２が形成されたメタルベース１１を得る。即ち、図９（ａ）に示すように、厚さ０．１乃至１．５ｍｍの金属板であるメタルベース１１の表面にめっきレジスト２７を形成する。
【０１３１】
　次に、図９（ｂ）に示すように、めっきレジスト２７の開口部に電解めっき法又は無電解めっき法により、金、錫及び半田からなる群より選択された少なくとも１種の金属又はその合金を析出させ、バリアメタルとしてニッケルを析出し、更に銅を析出させて金属パッド１２を形成する。
【０１３２】
　次に、図９（ｃ）に示すように、めっきレジスト２７を除去した後、メタルベース１１及び金属パッド１２の表面を清浄化し、図２１（ａ）に示すような構造を得る。
【０１３３】
　また、このとき、図９（ａ）乃至（ｃ）に示す工程により表面に金属パッド１２が形成されたメタルベース１１を得る替わりに、図１１（ａ）乃至（ｄ）及び図１２（ａ）、又は図１４（ａ）乃至（ｃ）に示す工程により、金属パッド１２を備え金属膜３５が被覆されたメタルベース１１を得てもよく、図１５（ａ）乃至（ｄ）に示す工程により金属パット１２及び半田ボール２０を具備するメタルベース１１を得てもよく、図１７（ａ）乃至（ｄ）に示す工程により裏面に金属パッド１２を具備し表面に半導体搭載用の凹部３２が形成されたメタルベース１１を得てもよい。更に、図１９（ａ）乃至（ｄ）に示す工程により金属パット１２及び半田ボール２０を具備し半導体搭載用の凹部３２が形成されたメタルベース１１を得てもよい。但し、メタルベース１１が半田ボール２０を具備する場合は、後述する薄膜コンデンサ２１を形成するときの温度は半田ボール２０の融点以下でなければならない。
【０１３４】
　図２１（ａ）に示すような表面に金属パッド１２が形成されたメタルベース１１を得た後、図２１（ｂ）に示すように、レジスト（図示せず）をマスクとして所望の金属パッド１２の表面のみを露出させ、スパッタ法、蒸着法、ＣＶＤ又は陽極酸化法等により薄膜コンデンサ２１を形成する。この薄膜コンデンサ２１の誘電体層を構成する材料は、酸化チタン、酸化タンタル、Ａｌ2Ｏ3、ＳｉＯ2、Ｎｂ2Ｏ5、ＢＳＴ（ＢａxＳｒ1-xＴｉＯ3）、ＰＺＴ（ＰｂＺｒxＴｉ1-xＯ3）、ＰＬＺＴ（Ｐｂ1-yＬａyＺｒxＴｉ1-xＯ3）又はＳｒＢｉ2Ｔａ2Ｏ9等のペロブスカイト系材料であることが好ましい。但し、前記化合物のいずれについても、０≦ｘ≦１、０＜ｙ＜１である。また、薄膜コンデンサ２１は、所望の誘電率を実現することができる有機樹脂等により構成されてもよい。
【０１３５】
　次に、レジストを除去するリフトオフ法により、不要部分の誘電体等を除去する。このとき、メタルマスク等により所望の位置に薄膜コンデンサ２１が形成されてもよい。
【０１３６】
　以後の工程は、図９（ｄ）、（ｅ）及び図１０（ａ）乃至（ｄ）に示す工程と同じである。但し、図９（ｄ）、（ｅ）及び図１０（ａ）乃至（ｄ）には薄膜コンデンサ２１は図示されていない。図９（ｄ）に示すように、絶縁層１３を形成し、図９（ｅ）に示すように、配線パターンを形成し配線層１４を形成する。
【０１３７】
　次に、図１０（ａ）に示すように、絶縁層形成工程及び配線層形成工程を繰り返して、多層配線構造膜１５を形成する。
【０１３８】
　次に、図１０（ｂ）に示すように、多層配線構造膜１５の裏面及びメタルベース１１の表面にエッチングレジスト２８を形成する。その後、このエッチングレジスト２８をマスクとして、メタルベース１１を多層配線構造膜１５が露出するまでエッチングする。
【０１３９】
　次に、図１０（ｃ）に示すように、エッチングレジスト２８を除去し、金属パッド１２の表面及び金属パッド２９の表面を清浄化し、半導体パッケージ基板３１ａを形成する。
【０１４０】
　次に、図１０（ｄ）に示すように、半導体素子１６を金属パッド１２に半田ボール１８を介してフリップチップ接続し、多層配線構造膜１５と半導体素子１６との間の空間にアンダーフィル１７を流し込んで硬化させる。次いで、金属パッド２９にＢＧＡ用半田ボール１９を装着する。以上の工程により、図４に示すように、金属パッド１２と絶縁層１３との間に薄膜コンデンサ２１を有する半導体装置を製造することができる。
【０１４１】
　また、図９（ａ）乃至（ｃ）に示す工程により得られた表面に金属パッド１２が形成されたメタルベース１１を使用する替わりに、図１１（ａ）乃至（ｄ）及び図１２（ａ）、又は図１４（ａ）乃至（ｃ）に示す工程により得られる金属パッド１２を具備し金属膜３５が被覆されたメタルベース１１を使用する場合は、薄膜コンデンサ２１を形成した後、図１２（ｂ）、（ｃ）及び図１３（ａ）乃至（ｄ）に示す工程、又は図１４（ｄ）、（ｅ）及び図１３（ａ）乃至（ｄ）に示す工程により、薄膜コンデンサ２１及び金属膜３５の双方を具備した半導体装置（図示せず）を製造することができる。更に、図１５（ａ）乃至（ｄ）に示す工程により得られた金属パット１２及び半田ボール２０を具備するメタルベース１１を使用する場合は、薄膜コンデンサ２１を形成した後、図１５（ｅ）、（ｆ）及び図１６（ａ）乃至（ｄ）に示す工程により、図５に示すような半導体装置を製造することができる。更に、図１７（ａ）乃至（ｄ）に示す工程により得られた表面に金属パッド１２を具備し半導体搭載用の凹部３２が形成されたメタルベース１１を使用する場合は、薄膜コンデンサ２１を形成した後、図１７（ｅ）、（ｆ）及び図１８（ａ）乃至（ｄ）に示す工程により、図４に示すような半導体装置を製造することができる。更にまた、図１９（ａ）乃至（ｄ）に示す工程により得られた金属パット１２及び半田ボール２０を具備し半導体搭載用の凹部３２が形成されたメタルベース１１を使用する場合は、薄膜コンデンサ２１を形成した後、図１９（ｅ）、（ｆ）及び図２０（ａ）乃至（ｄ）に示す工程により、図５に示すような半導体装置を製造することができる。
【０１４２】
　本実施例の製造方法により、１個以上の金属パッド１２と配線層１４との間に薄膜コンデンサ２１を形成し、半導体素子１６のごく近傍にデカップリングコンデンサを有した半導体装置を製造することができる。
【０１４３】
　次に、本発明方法の第７実施例について説明する。本第７実施例方法は、本発明装置の第５実施例に係る半導体装置、即ち、キャリア基材としてプリント基板２４を接合した半導体装置を製造するためのものである。図２２（ａ）乃至（ｄ）及び図２３（ａ）乃至（ｃ）は、本第７実施例に係る半導体装置の製造方法を工程順に示す部分断面図である。なお、各工程間において適宜洗浄及び熱処理を行う。
【０１４４】
　先ず、図９（ａ）乃至（ｅ）及び図１０（ａ）に示す工程により、図１０（ａ）に示すようなメタルベース１１上に多層配線構造膜１５を積層した積層体（以下、積層体という）を得る。
【０１４５】
　また、このとき、図１０（ａ）に示すようなメタルベース１１上に多層配線構造膜１５を積層した積層体を使用する替わりに、第２実施例方法における図１３（ａ）に示すような積層体に金属膜３５が設けられたものを使用してもよく、又は、第３実施例方法における図１６（ａ）に示すような積層体に半田ボール２０が設けられたものを使用してもよく、第４実施例方法における図１８（ａ）に示すような積層体に半導体素子搭載用の凹部３２が設けられたものを使用してもよい。また、第５実施例方法における図２０（ａ）に示すような積層体に半田ボール２０及び半導体素子搭載用の凹部３２が設けられたものを使用してもよく、第６実施例方法で形成された積層体に薄膜コンデンサ２１が設けられたものを使用することもできる。
【０１４６】
　次に、図２２（ａ）に示すように、多層配線構造膜１５の表面を清浄化し、図２２（ｂ）に示すように、多層配線構造膜１５の裏面における金属パッド２９を除く領域に接着剤２２を塗布する。接着剤２２を所望の領域に塗布する方法としては、印刷法及び例えば金属パッド２９等のような接着剤２２を塗布しない領域にマスキングを施して接着剤２２を塗布した後、マスキングを取り除く方法等がある。また、接着剤２２が感光性を有している場合は、フォトリソプロセスにより接着剤２２をパターニングする方法でもよい。
【０１４７】
　次に、図２２（ｃ）に示すように、キャリア基材であるプリント基板２４を、プリント基板２４のスルーホール３０に多層配線構造膜１５の金属パッド２９が整合するように多層配線構造膜１５の裏面に接合する。なお、図２２（ｂ）では、多層配線構造膜１５の裏面に接着剤２２を塗布する例が示されているが、プリント基板２４に接着剤２２を塗布して接合を行ってもよい。
【０１４８】
　次に、図２２（ｄ）に示すように、プリント基板２４のスルーホール３０内に、導電性ペースト２３を充填し、加熱を施して固める。導電性ペースト２３が以後の工程で漏れ及び変形を起こす可能性がある場合は、スルーホール３０に更に絶縁樹脂を充填して硬化させることが好ましい。
【０１４９】
　次に、図２３（ａ）に示すように、プリント基板２４の表面、スルーホール３０の内部及びメタルベース１１の表面に、エッチングレジスト２８を形成する。エッチングレジスト２８を形成する方法は、エッチングレジスト２８が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等でエッチングレジスト２８を積層し、エッチングレジスト２８がドライフィルムであればラミネート法等でエッチングレジスト２８を積層した後、乾燥等の処理を施してエッチングレジスト２８を固め、エッチングレジスト２８が感光性であればフォトリソプロセス等により、エッチングレジスト２８が非感光性であればレーザ加工法等によりエッチングレジスト２８をパターニングする。その後、このエッチングレジスト２８をマスクとして、メタルベース１１を多層配線構造膜１５が露出するまでエッチングする。このとき、予めメタルベース１１に半導体素子搭載用の凹部３２（図１８（ａ）参照）が設けられており、凹部３２におけるメタルベース１１の厚さがある程度薄い場合は、メタルベース１１の表面にエッチングレジスト２８を形成することなく、エッチングを行うことも可能である。
【０１５０】
　次いで、図２３（ｂ）に示すように、エッチングレジスト２８を除去し、金属パッド１２の表面及びプリント基板２４の金属パッドの表面を清浄化し、半導体パッケージ基板３１ｄを形成する。
【０１５１】
　次に、図２２（ｃ）に示すように、半導体素子１６を金属パッド１２に半田ボール１８を介してフリップチップ接続する。また、金属パッド１２の表面に半田ボール２０（図２０（ａ）参照）が形成されている場合は、半田ボール２０を介するか、又は半田ボール２０を予備半田として使用し半田ボール１８を介してフリップチップ接続する。その後、多層配線構造膜１５と半導体素子１６との間の空間にアンダーフィル１７を流し込んで硬化させる。次いで、プリント基板２４の金属パッドにＢＧＡ用半田ボール１９を装着する。
【０１５２】
　また、本第７実施例の変形例として、本発明装置の第６実施例に記載したように、半導体素子１６を金属パッド１２にフリップチップ接続した後、プリント基板２４の金属パッドにＢＧＡ用半田ボール１９を取り付ける替わりに、プリント基板２４ａのスルーホール３０に接続ピン２５（図７参照）を取り付けてもよい。
【０１５３】
　このように、本実施例の製造方法によれば、図６（ｃ）及び図７に示すようなキャリア基材を取り付けた半導体装置を効率よく製造することができる。
【０１５４】
　次に、本発明方法の第８実施例について説明する。図２４（ａ）乃至（ｃ）は、本第８実施例方法を工程順に示す部分断面図である。本第８実施例方法は、キャリア基材を接合した半導体装置を製造するためのものであり、第７実施例方法と比較して、スルーホールが導電物質で埋められているキャリア基材又は接続パッドを別に具備しているキャリア基材を使用する点に特徴がある。キャリア基材には、プリント基板、セラミック基板又は有機無機複合基板を使用する。なお、各工程間において適宜洗浄及び熱処理を行う。
【０１５５】
　先ず、第７実施例方法と同様に、図９（ａ）乃至（ｅ）及び図１０（ａ）に示す工程により、メタルベース１１上に多層配線構造膜１５を積層した積層体を作製する。また、このとき、前述の第７実施例方法と同様に、図９（ａ）に示す積層体を使用する替わりに、第２実施例方法における図１３（ａ）に示すような積層体に金属膜３５が設けられたものを使用してもよく、第３実施例方法における図１６（ａ）に示す積層体に半田ボール２０が設けられたものを使用してもよく、第４実施例方法における図１８（ａ）に示す積層体に半導体素子搭載用の凹部３２が設けられたものを使用してもよい。また、第５実施例方法における図２０（ａ）に示す積層体に半田ボール２０及び半導体素子搭載用の凹部３２が設けられたものを使用してもよく、第６実施例方法における積層体に薄膜コンデンサ２１が設けられたものを使用することもできる。
【０１５６】
　次に、図２４（ａ）に示すように、多層配線構造膜１５の表面を清浄化し、図２４（ｂ）に示すように、多層配線構造膜１５の裏面における金属パッド２９を除く領域に接着剤２２を塗布する。接着剤２２を所望の領域に塗布する方法は、第７実施例方法と同様である。
【０１５７】
　次に、図２４（ｃ）に示すように、キャリア基材であるセラミック基板２６のパッドが導電性ペースト２３と接続するように、セラミック基板２６を多層配線構造膜１５に接合する。図２４（ｃ）においては、多層配線構造膜１５の表面に接着剤２２及び導電性ペースト２３を塗布した例を示しているが、接着剤２２及び導電性ペースト２３をセラミック基板２６の表面に塗布するか、接着剤２２及び導電性ペースト２３を夫々多層配線構造膜１５の表面及びセラミック基板２６の表面のいずれかに別々に塗布して、セラミック基板２６を多層配線構造膜１５に接合してもよい。
【０１５８】
　以後の工程は、図２３（ａ）乃至（ｃ）と同じである。即ち、セラミック基板２６の表面及びメタルベース１１の表面に、エッチングレジスト２８を形成し、パターニングする。その後、このエッチングレジスト２８をマスクとして、メタルベース１１を多層配線構造膜１５が露出するまでエッチングする。次に、エッチングレジスト２８を除去し、金属パッド１２の表面及びセラミック基板２６の金属パッドの表面を清浄化し、半導体パッケージ基板を形成する。
【０１５９】
　次に、半導体素子１６を金属パッド１２に半田ボール１８を介してフリップチップ接続し、その後、多層配線構造膜１５と半導体素子１６との間の空間にアンダーフィル１７を流し込んで硬化させる。次いで、セラミック基板２６の金属パッドにＢＧＡ用半田ボール１９を装着する。
【０１６０】
　また、本第８実施例の変形例として、半導体素子１６を金属パッド１２にフリップチップ接続した後、ＢＧＡ用半田ボール１９の替わりに、接続ピン２５を取り付けてもよい。
【０１６１】
　このように、本第８実施例の製造方法によれば、図８に示すようなスルーホールが導電物質で埋められているキャリア基材又は接続パッドを別に具備しているキャリア基材を取り付けた半導体パッケージ基板を効率よく製造することができる。
【０１６２】
　次に、本発明方法の第９実施例について説明する。図２５（ａ）乃至（ｃ）並びに図２６（ａ）及び（ｂ）は、本第９実施例に係る半導体装置の製造方法を工程順に示す部分断面図である。本第９実施例は、本発明装置の第５実施例に係る半導体装置、即ち、キャリア基材を接合した半導体装置（例えば、図６（ａ）乃至（ｃ）参照）を製造するためのものである。本実施例は、メタルベース１１をキャリア基材に接合させる前に、メタルベース１１に半導体素子１６を嵌入するための開口部を設けることに特徴がある。なお、各工程間において適宜洗浄及び熱処理を行う。
【０１６３】
　図２５（ａ）乃至（ｃ）並びに図２６（ａ）及び（ｂ）は、第７実施例方法と同様に、キャリア基材にはプリント基板２４を使用する例を示している。また、図２５（ａ）乃至（ｃ）並びに図２６（ａ）及び（ｂ）においては、図１０（ｃ）に示すようなメタルベース１１上に多層配線構造膜１５を積層しメタルベース１１に開口部を設けたものを使用し、以後の工程を例として示している。本第９実施例においては、図１０（ｃ）に示すものの替わりに、図１３（ｃ）、図１６（ｃ）、図１８（ｃ）若しくは図２０（ｃ）に示すもの又は第６実施例方法にて形成した薄膜コンデンサ２１を具備するものを使用することもできる。
【０１６４】
　先ず、図９（ａ）乃至（ｅ）並びに図１０（ａ）及び（ｂ）に示す工程により、メタルベース１１上に多層配線構造膜１５を積層しメタルベース１１に開口部を設けたものを作製する。即ち、図９（ａ）に示すように、厚さ０．１乃至１．５ｍｍの金属板であるメタルベース１１の表面にめっきレジスト２７を形成しパターニングする。
【０１６５】
　次に、図９（ｂ）に示すように、めっきレジスト２７の開口部に電解めっき法又は無電解めっき法により、金、錫及び半田からなる群より選択された少なくとも１種の金属又はその合金を析出させ、バリアメタルとしてニッケルを析出し、更に銅を析出させて金属パッド１２を形成する。
【０１６６】
　次に、図９（ｃ）に示すように、めっきレジスト２７を除去した後、表面を清浄化し、図９（ｄ）に示すように、絶縁層１３を形成し、図９（ｅ）に示すように、配線パターンを形成し配線層１４を形成する。
【０１６７】
　次に、図１０（ａ）に示すように、絶縁層形成工程及び配線層形成工程を繰り返して、多層配線構造膜１５を形成し、図１０（ａ）に示すような積層体を得る。次に、図１０（ｂ）に示すように、多層配線構造膜１５の裏面及びメタルベース１１の表面にエッチングレジスト２８を形成し、パターニングする。その後、このエッチングレジスト２８をマスクとして、メタルベース１１を多層配線構造膜１５が露出するまでエッチングする。
【０１６８】
　次に、図２５（ａ）に示すように、多層配線構造膜１５の表面を清浄化し、図２５（ｂ）に示すように、多層配線構造膜１５の裏面における金属パッド２９を除く領域に接着剤２２を塗布する。
【０１６９】
　次に、図２５（ｃ）に示すように、キャリア基材であるプリント基板２４を、プリント基板２４のスルーホール３０に多層配線構造膜１５の金属パッド２９が整合するように接合する。図２５（ｂ）では、多層配線構造膜１５の表面に接着剤２２を塗布する例が示されているが、プリント基板２４に接着剤２２を塗布して接合を行ってもよい。
【０１７０】
　次に、図２６（ａ）に示すように、プリント基板２４のスルーホール３０内に、導電性ペースト２３を充填し、加熱を施して固める。導電性ペースト２３が以後の工程で漏れ及び変形を起こす可能性がある場合は、スルーホール３０に更に絶縁樹脂を充填して硬化させることが好ましい。以上の工程により、図２６（ａ）に示すような半導体パッケージ基板３１ｄを形成する。
【０１７１】
　次に、図２６（ｂ）に示すように、半導体素子１６を金属パッド１２に半田ボール１８を介してフリップチップ接続する。また、金属パッド１２の表面に半田ボール２０が形成されている場合は、半田ボール２０を介するか、又は半田ボール２０を予備半田として使用し半田ボール１８を介してフリップチップ接続する。その後、多層配線構造膜１５と半導体素子１６との間の空間にアンダーフィル１７を流し込んで硬化させる。次いで、プリント基板２４の金属パッドにＢＧＡ用半田ボール１９を装着する。
【０１７２】
　また、本第９実施例方法の変形例として、本発明装置の第６実施例に記載したように、半導体素子１６を金属パッド１２にフリップチップ接続した後、プリント基板２４の金属パッドにＢＧＡ用半田ボール１９を取り付ける替わりに、図７に示すように、プリント基板２４ａのスルーホール３０に接続ピン２５を取り付けてもよい。
【０１７３】
　このように、本第９実施例の製造方法によれば、キャリア基材をメタルベース１１に接合させる前に、メタルベース１１に半導体素子１６を配置するための開口部を設けることができる。このため、キャリア基材を接合した後にメタルベース１１のエッチング処理を行う必要がない。多層配線構造膜１５とキャリア基材との接合に関しては、本第９実施例の製造方法よりも第７実施例方法及び第８実施例方法の方が有利であるが、エッチング処理により損傷を受けやすいキャリア基材を使用する場合は、本第９実施例の製造方法の方が有利となる。
【０１７４】
　次に、本発明方法の第１０実施例について説明する。図２７（ａ）乃至（ｃ）は、本第１０実施例方法に係る半導体装置の製造方法を工程順に示す部分断面図である。本実施例の製造方法は、第８実施例方法に係る製造方法と第９実施例方法に係る製造方法とを組み合わせた方法である。即ち、キャリア基材を接合した半導体パッケージ基板を製造するための製造方法であり、キャリア基材にはスルーホールが導電物質で埋められているキャリア基材又は接続パッドを別に具備しているキャリア基材を使用し、キャリア基材を多層配線構造膜１５に接合させる前に、メタルベース１１に半導体素子１６を配置するための開口部を設ける点に特徴がある。キャリア基材には、プリント基板、セラミック基板又は有機無機複合基板を使用する。なお、各工程間において適宜洗浄及び熱処理を行う。
【０１７５】
　図２７（ａ）乃至（ｃ）においては、例としてセラミック基板を使用している。また、図２７（ａ）乃至（ｃ）においては、第１実施例方法の図１０（ｃ）に示すメタルベース１１と多層配線構造膜１５とからなるものを使用し、以後の工程を例として示している。本第１０実施例方法においては、図１０（ｃ）に示すものの替わりに、図１３（ｃ）、図１６（ｃ）、図１８（ｃ）若しくは図２０（ｃ）に示すもの又は第６実施例方法に記載されている薄膜コンデンサ２１を具備するものを使用することもできる。
【０１７６】
　先ず、第８実施例方法と同様に、図９（ａ）乃至（ｅ）並びに図１０（ａ）及び（ｂ）に示す工程により、メタルベース１１上に多層配線構造膜１５を積層したものを作製する。
【０１７７】
　次に、図２７（ａ）に示すように、エッチングレジスト２８を除去し、多層配線構造膜１５の表面を清浄化し、図２７（ｂ）に示すように、多層配線構造膜１５の裏面における金属パッド２９を除く領域に接着剤２２を塗布する。その後、接着剤２２を塗布した領域の開口部、即ち金属パッド２９の部分に導電性ペースト２３を配置する。又は、先に導電性ペースト２３を所望の位置に配置してから、接着剤２２を塗布してもよい。
【０１７８】
　次に、図２７（ｃ）に示すように、キャリア基材であるセラミック基板２６の金属パッドが導電性ペースト２３と接続するように、セラミック基板２６を多層配線構造膜１５に接合する。図２７（ｂ）においては、多層配線構造膜１５の表面に接着剤２２及び導電性ペースト２３を塗布した例を示しているが、接着剤２２及び導電性ペースト２３をセラミック基板２６に表面に塗布するか、接着剤２２及び導電性ペースト２３を夫々多層配線構造膜１５の表面及びセラミック基板２６の表面のいずれかに別々に塗布して、セラミック基板２６を多層配線構造膜１５に接合してもよい。以上の工程により、図２７（ｃ）に示すような半導体パッケージ基板３１ｅが形成される。
【０１７９】
　以後の工程は、図２３（ｃ）と同じである。即ち、半導体素子１６を金属パッド１２に半田ボール１８を介してフリップチップ接続し、その後、多層配線構造膜１５と半導体素子１６との間の空間にアンダーフィル１７を流し込んで硬化させる。次いで、セラミック基板２６の金属パッドにＢＧＡ用半田ボール１９を装着する。
【０１８０】
　また、本第１０実施例方法の変形例として、本発明装置の第６実施例（図６（ａ）乃至（ｃ）参照）に記載したように、半導体素子１６を金属パッド１２にフリップチップ接続した後、プリント基板２４の金属パッドにＢＧＡ用半田ボール１９を取り付ける替わりに、プリント基板２４ａのスルーホール３０に接続ピン２５を取り付けてもよい。
【０１８１】
　このように、本第１０実施例の製造方法によれば、スルーホールが導電物質で埋められているキャリア基材又は接続パッドを別に具備しているキャリア基材を取り付けた半導体パッケージ基板を効率よく製造することができる。また、キャリア基材を多層配線構造膜１５に接合させる前に、メタルベース１１に半導体素子１６を嵌入するための開口部を設けることにより、キャリア基材を接合した後にメタルベース１１のエッチング処理を行う必要がなくなり、エッチング処理により損傷を受けやすいキャリア基材を使用することができる。
【０１８２】
　次に、本発明方法の第１１実施例について説明する。図２８（ａ）乃至（ｅ）並びに図２９（ａ）及び（ｂ）は、本第１１実施例方法に係る半導体装置の製造方法を工程順に示す部分断面図である。なお、図２９（ｂ）以降の工程は、図１０（ａ）乃至（ｄ）に示す工程と同一である。本実施例の製造方法は、メタルベースの両面に金属パッド１２を含む多層配線構造膜１５を形成した後、メタルベースをその厚さ方向において半分に分割することにより、メタルベースの第２の面を形成する方法である。即ち、メタルベースの両面に、同時に多層配線構造膜１５を形成することにより、半導体装置の生産率を２倍に向上させることができる。なお、図２８（ａ）乃至（ｅ）及び図２９（ａ）は、第１実施例方法と同じ工程を示しているが、本実施例方法においては、第２実施例方法の図１１（ａ）乃至（ｄ）及び図１２（ａ）乃至（ｃ）又は図１４（ａ）乃至（ｅ）に示す工程を行い、更に図１３（ａ）乃至（ｄ）に示す工程を行うことにより半導体装置を製造してもよく、又は、第３実施例方法の図１５（ａ）乃至（ｆ）に示す工程を行い、更に図１６（ａ）乃至（ｄ）に示す工程を行うことにより半導体装置を製造してもよい。また、第６実施例方法の薄膜コンデンサ２１が設けられたものを使用することもできる。なお、各工程間において適宜洗浄及び熱処理を行う。
【０１８３】
　先ず、図２８（ａ）に示すように、厚さ０．１乃至１．５ｍｍの金属板であるメタルベース１１ａの両表面にめっきレジスト２７を形成する。図２９（ｂ）に示す切断後の各メタルベース１１の厚さを０．１乃至１．５ｍｍとする場合は、図２８（ａ）に示すメタルベース１１ａの厚さを、メタルベース１１の厚さの少なくとも２倍、即ち、０．２乃至３．０ｍｍとする。めっきレジスト２７を形成する方法は、めっきレジスト２７が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層し、めっきレジスト２７がドライフィルムであればラミネート法等で積層した後、乾燥などの処理を施して固め、めっきレジスト２７が感光性であればフォトリソプロセス等により、また、非感光性であればレーザ加工法等によりパターニングする。
【０１８４】
　次に、図２８（ｂ）に示すように、めっきレジスト２７の開口部に電解めっき法又は無電解めっき法により、金、錫及び半田からなる群より選択された少なくとも１種の金属又はその合金を析出させ、第１の金属パッド１２の表層部（図示せず）を形成する。次に、バリアメタル（図示せず）としてニッケルを析出し、更に銅を析出させて第１の金属パッド１２を形成する。このとき、メタルベース１１を構成する金属と金属パッド１２の表層部を形成する金属との間で金属間化合物が形成される場合は、金属パッド１２の表層部を形成する前にニッケル等のバリアメタルを析出させる。このバリアメタルはエッチングにより除去できる金属であることが好ましい。また、後述する図２９（ａ）に示す工程において金属パッド１２の表面を多層配線構造膜１５の表面よりも窪ませる場合は、先に、ニッケル等のエッチング可能な金属を所定の厚さに析出させてから、金属パッド１２の表層部を構成する金属を析出させ、バリアメタルとしてニッケルを析出し、更に銅を析出させて金属パッド１２を形成する。
【０１８５】
　次に、図２８（ｃ）に示すように、めっきレジスト２７を除去した後、表面を清浄化する。次に、図２８（ｄ）に示すように、メタルベース１１ａの両面に絶縁層１３を形成する。絶縁層１３を形成する方法は、絶縁層１３を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理をして前記絶縁樹脂を固める。そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホール３４を形成し、キュアを行って絶縁樹脂を硬化させて絶縁樹脂１３を形成する。
【０１８６】
　次に、図２８（ｅ）に示すように、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層１４を形成する。このとき、ビアホール３４を導電物質により埋め込み、配線層１４を金属パッド１２に接続する。
【０１８７】
　次に、図２９（ａ）に示すように、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等による絶縁層１３の形成工程及び配線層１４の形成工程を繰り返し、更に金属パッド２９を形成する。これにより、金属パッド１２、絶縁層１３、配線層１４及び金属パッド２９からなる多層配線構造膜１５を形成する。
【０１８８】
　次に、図２９（ｂ）に示すように、メタルベース１１ａをその表面に平行な面に沿ってスライサ又はウォーターカッタ等により切断し、分割する。即ち、メタルベース１１ａをその厚み方向において２分割する。これにより、メタルベース１１ａを、片面に多層配線構造膜１５が形成された２枚のメタルベース１１に分割する。
【０１８９】
　以後の工程は、図１０（ｂ）乃至（ｄ）に示す工程と同じである。即ち、多層配線構造膜１５の裏面及びメタルベース１１の表面に、エッチングレジスト２８を形成し、多層配線構造膜１５が露出するまでエッチングして凹部３２を形成する。エッチングレジスト２８を除去し、金属パッド１２の表面及び金属パッド２９の表面を清浄化し、半導体パッケージ基板３１ａを形成する。
【０１９０】
　次に、図１０（ｄ）に示すように、半導体素子１６を金属パッド１２に半田ボール１８を介してフリップチップ接続し、多層配線構造膜１５と半導体素子１６との間の空間にアンダーフィル１７を流し込んで硬化させる。
【０１９１】
　次いで、金属パッド２９にＢＧＡ用半田ボール１９を装着し、図１０（ｄ）に示すような半導体装置を形成する。
【０１９２】
　また、キャリア基材を接合した半導体装置は、第７実施例方法又は第８実施例方法の工程を行うことにより製造可能である。この際、メタルベース１１ａを分割してからキャリア基材を接合してもよいが、キャリア基材をメタルベース１１ａの両面に形成されている多層配線構造膜１５に接合してから、メタルベース１１を分割してもよい。
【０１９３】
　このように、本実施例の製造方法により、半導体装置の製造コストを低く抑えることができる。
【０１９４】
　次に、本発明方法の第１２実施例について説明する。図３０（ａ）乃至（ｆ）並びに図３１（ａ）及び（ｂ）は、本第１２実施例方法に係る半導体装置の製造方法を工程順に示す部分断面図である。図３１（ｂ）以降の工程は、図１０（ａ）乃至（ｄ）に示す工程と同一である。本実施例の製造方法は、２枚のメタルベース１１を張り合わせた後、この張り合わせたメタルベース（以下、メタルベース１１ｂという）の両面に多層配線構造膜１５を形成した後、メタルベース１１ｂを再び２枚のメタルベース１１に分割することにより、２枚のメタルベース１１における第２の面を形成する方法である。即ち、メタルベース１１ｂの両面に同時に多層配線構造膜１５を形成することにより、半導体装置の生産率を２倍に向上させることができる。図３０（ａ）乃至（ｆ）及び図３１（ａ）に示す工程は、第１実施例方法と同じ工程であるが、第１実施例方法の替わりに第２実施例方法の図１１（ａ）乃至（ｄ）及び図１２（ａ）乃至（ｃ）又は図１４（ａ）乃至（ｅ）に示す工程を行い、更に図１３（ａ）乃至（ｄ）に示す工程を行って半導体装置を製造してもよく、又は、第３実施例方法の図１５（ａ）乃至（ｆ）に示す工程を行い、更に図１６（ａ）乃至（ｄ）に示す工程を行うことにより半導体装置を製造してもよい。また、第４実施例方法の図１７（ａ）に示すメタルベース１１を張り合わせた後、図１７（ｂ）乃至（ｆ）に示す工程を行い、その後図１８（ａ）乃至（ｄ）に示す工程を行うことにより半導体装置を製造してもよく、第５実施例方法の図１９（ａ）に示すメタルベース１１を２枚張り合わせた後、この張り合わせたメタルベースに対して図１９（ｂ）乃至（ｆ）に示すような工程を行い、更に図２０（ａ）乃至（ｄ）に示す工程を行って半導体装置を製造してもよい。さらに、第６実施例方法の薄膜コンデンサ２１が設けられたものを使用することもできる。なお、各工程間において適宜洗浄及び熱処理を行う。
【０１９５】
　先ず、図３０（ａ）に示すように、厚さ０．１乃至１．５ｍｍの金属板であるメタルベース１１を２枚張り合わせてメタルベース１１ｂを形成する。なお、このときメタルベース１１間に、メタルベース１１が溶出しないエッチング液に溶出して除去できるような金属板を挟み込んでもよい。また、凹部３２が形成されているメタルベース１１を張り合わせることも可能である。張り合わせは、メタルベース１１の張り合わせる面に細かい凹凸を形成して、相互に噛み込ませるか、接着剤を使用してメタルベース１１の全面又は端部のみを接着するか、又は、溶接等によりメタルベース１１の全面又は端部のみを接合することによって行う。但し、図３１（ｂ）に示す工程において、メタルベース１１ｂを再び２枚のメタルベース１１に分割することを考慮すると、張り合わせはメタルベース１１の端部のみを接着又は接合することによって行うことが好ましい。
【０１９６】
　次に、図３０（ｂ）に示すように、張り合わせたメタルベース１１ｂの両表面にめっきレジスト２７を形成する。形成する方法は、めっきレジスト２７が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で積層し、めっきレジスト２７がドライフィルムであればラミネート法等で積層した後、乾燥などの処理を施して固め、めっきレジスト２７が感光性であればフォトリソプロセス等により、また、非感光性であればレーザ加工法等によりパターニングする。
【０１９７】
　次に、図３０（ｃ）に示すように、めっきレジスト２７の開口部に電解めっき法又は無電解めっき法により、金、錫及び半田からなる群より選択された少なくとも１種の金属又はその合金を析出させ、第１の金属パッド１２の表層部（図示せず）を形成する。次に、バリアメタル（図示せず）としてニッケルを析出し、更に銅を析出させて第１の金属パッド１２を形成する。このとき、メタルベース１１を構成する金属と金属パッド１２の表層部を形成する金属との間で金属間化合物が形成される場合は、金属パッド１２の表層部を形成する前にニッケル等のバリアメタルを析出させる。このバリアメタルはエッチングにより除去できる金属であることが好ましい。また、図３１（ａ）に示す後の工程において金属パッド１２の表面を多層配線構造膜１５の表面よりも窪ませる場合は、先に、ニッケル等のエッチング可能な金属を所定の厚さに析出させてから、金属パッド１２の表層部を構成する金属を析出させ、バリアメタルとしてニッケルを析出し、更に銅を析出させて金属パッド１２を形成する。
【０１９８】
　次に、図３０（ｄ）に示すように、めっきレジスト２７を除去した後、表面を浄化する。
【０１９９】
　次に、図３０（ｅ）に示すように、絶縁層１３を形成する。絶縁層１３を形成する方法は、絶縁層１３を構成する絶縁樹脂が液状ならば、スピンコート法、ダイコート法、カーテンコート法又は印刷法等により絶縁樹脂を積層し、また、絶縁樹脂がドライフィルムであればラミネート法等により絶縁樹脂を積層した後、乾燥等の処理をして前記絶縁樹脂を固める。そして、前記絶縁樹脂が感光性であればフォトリソプロセス等により、また、前記絶縁樹脂が非感光性であればレーザ加工法等により、前記絶縁樹脂をパターニングしてビアホール３４を形成し、キュアを行って絶縁樹脂を硬化させて絶縁樹脂１３を形成する。
【０２００】
　次に、図３０（ｆ）に示すように、配線パターンをサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により形成し、配線層１４を形成する。このとき、ビアホール３４を導電物質により埋め込み、配線層１４を金属パッド１２に接続する。
【０２０１】
　次に、図３１（ａ）に示すように、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等による絶縁層１３の形成工程及び配線層１４の形成工程を繰り返した後、金属パッド２９を形成して多層配線構造膜１５を形成する。
【０２０２】
　次に、図３１（ｂ）に示すように、メタルベース１１ｂを２枚のメタルベース１１に分割する。メタルベース１１の全面を張り合わせてある場合は、メタルベース１１ｂの張り合わせ面をスライサ又はウォーターカッタ等により切断し分割する。メタルベース１１の端部のみ張り合わせた場合は、張り合わせてある端部を切断して除去することにより分割する。なお、図３０（ａ）に示す工程において、メタルベース１１間にメタルベース１１が溶出しないエッチング液に溶出する金属板を挟み込んでいる場合は、この金属板を前記エッチング液でエッチングして除去することにより、メタルベース１１ｂを２枚のメタルベース１１に分割する。この際、多層配線構造膜１５をエッチング液から保護するために、多層配線構造膜１５の表面にレジストを形成しても構わない。
【０２０３】
　以後の工程は、図１０（ｂ）乃至（ｄ）に示す工程と同じである。即ち、多層配線構造膜１５の裏面及びメタルベース１１の表面に、エッチングレジスト２８を形成し、多層配線構造膜１５が露出するまでエッチングして凹部３２を形成する。エッチングレジスト２８を除去し、金属パッド１２の表面及び金属パッド２９の表面を清浄化し、半導体パッケージ基板３１ａを形成する。
【０２０４】
　次に、図１０（ｄ）に示すように、半導体素子１６を金属パッド１２に半田ボール１８を介してフリップチップ接続し、多層配線構造膜１５と半導体素子１６との間の空間にアンダーフィル１７を流し込んで硬化させる。次いで、金属パッド２９にＢＧＡ用半田ボール１９を装着し、図１０（ｄ）に示すような半導体装置を形成する。
【０２０５】
　また、キャリア基材を接合した半導体装置は、第７実施例方法又は第８実施例方法の工程を行うことにより製造可能である。この際、メタルベース１１ｂを分割してからキャリア基材を接合してもよいが、キャリア基材をメタルベース１１ｂの両面に形成されている多層配線構造膜１５に接合してから、メタルベース１１ｂを分割してもよい。
【０２０６】
　このように、本実施例の製造方法により、半導体装置の製造コストを低く抑えることができる。
【図面の簡単な説明】
【０２０７】
【図１】本発明に係る半導体装置の第１実施例を示す図であって、図１（ａ）は表面側からみた斜視図、（ｂ）は裏面側からみた斜視図、（ｃ）は部分断面図である。
【図２】本発明に係る半導体装置の第２実施例を示す部分断面図である。
【図３】本発明に係る半導体装置の第３実施例を示す部分断面図である。
【図４】本発明に係る半導体装置の第４実施例を示す部分断面図である。
【図５】本発明に係る半導体装置の第４実施例を示す部分断面図である。
【図６】本発明に係る半導体装置の第５実施例を示す図であって、図５（ａ）は表面側からみた斜視図、（ｂ）は裏面側からみた斜視図、（ｃ）は部分断面図である。
【図７】本発明に係る半導体装置の第６実施例を示す部分断面図である。
【図８】本発明に係る半導体装置の第７実施例を示す部分断面図である。
【図９】（ａ）乃至（ｅ）は本発明方法の第１実施例に係る半導体装置の製造方法を工程順に示す部分断面図である。
【図１０】（ａ）乃至（ｄ）は同じく、この第１実施例方法における図９の次の工程を工程順に示す部分断面図である。
【図１１】（ａ）乃至（ｄ）は本発明方法の第２実施例に係る半導体装置の製造方法を工程順に示す部分断面図である。
【図１２】（ａ）乃至（ｃ）は同じく、この第２実施例方法における図１１の次の工程を工程順に示す部分断面図である。
【図１３】（ａ）乃至（ｄ）は同じく、この第２実施例方法における図１２の次の工程を工程順に示す部分断面図である。
【図１４】（ａ）乃至（ｅ）はこの第２実施例の変形例に係る半導体装置の製造方法を工程順に示す部分断面図である。
【図１５】（ａ）乃至（ｆ）は本発明方法の第３実施例に係る半導体装置の製造方法を工程順に示す部分断面図である。
【図１６】（ａ）乃至（ｄ）は同じく、この第３実施例方法における図１５の次の工程を工程順に示す部分断面図である。
【図１７】（ａ）乃至（ｆ）は本発明方法の第４実施例に係る半導体装置の製造方法を工程順に示す部分断面図である。
【図１８】（ａ）乃至（ｄ）は同じく、この第４実施例方法における図１７の次の工程を工程順に示す部分断面図である。
【図１９】（ａ）乃至（ｆ）は本発明方法の第５実施例に係る半導体装置の製造方法を工程順に示す部分断面図である。
【図２０】（ａ）乃至（ｄ）は同じく、この第５実施例方法における図１９の次の工程を工程順に示す部分断面図である。
【図２１】（ａ）及び（ｂ）は本発明方法の第６実施例に係る半導体装置の製造方法を工程順に示す部分断面図である。
【図２２】（ａ）乃至（ｄ）は本発明方法の第７実施例に係る半導体装置の製造方法を工程順に示す部分断面図である。
【図２３】（ａ）乃至（ｃ）は同じく、この第７実施例方法における図２２の次の工程を工程順に示す部分断面図である。
【図２４】（ａ）乃至（ｃ）は本発明方法の第８実施例に係る半導体装置の製造方法を工程順に示す部分断面図である。
【図２５】（ａ）乃至（ｃ）は本発明方法の第９実施例に係る半導体装置の製造方法を工程順に示す部分断面図である。
【図２６】（ａ）及び（ｂ）は同じく、この第９実施例方法における図２５の次の工程を工程順に示す部分断面図である。
【図２７】（ａ）乃至（ｃ）は本発明方法の第１０実施例に係る半導体装置の製造方法を工程順に示す部分断面図である。
【図２８】（ａ）乃至（ｅ）は本発明方法の第１１実施例に係る半導体装置の製造方法を工程順に示す部分断面図である。
【図２９】（ａ）及び（ｂ）は同じく、この第１１実施例方法における図２８の次の工程を工程順に示す部分断面図である。
【図３０】（ａ）乃至（ｆ）は本発明方法の第１２実施例に係る半導体装置の製造方法を工程順に示す部分断面図である。
【図３１】（ａ）及び（ｂ）は同じく、この第１２実施例方法における図３０の次の工程を工程順に示す部分断面図である。
【符号の説明】
【０２０８】
　１１、１１ａ、１１ｂ；メタルベース
　１２；金属パッド
　１３；絶縁層
　１４；配線層
　１５；多層配線構造膜
　１６；半導体素子
　１７；アンダーフィル
　１８；半田ボール
　１９；ＢＧＡ用半田ボール
　２０；半田ボール
　２１；薄膜コンデンサ
　２２；接着剤
　２３；導電性ペースト
　２４、２４ａ；プリント基板
　２５；接続ピン
　２６；セラミック基板
　２７；レジスト
　２８；レジスト
　２９；金属パッド
　３０；スルーホール
　３１ａ〜３１ｅ；半導体パッケージ基板
　３２；凹部
　３３；凹部
　３４；ビアホール
　３５；金属膜
　３６；レジスト
【図１】
2004006989.tif 000003
【図２】
2004006989.tif 000004
【図３】
2004006989.tif 000005
【図４】
2004006989.tif 000006
【図５】
2004006989.tif 000007
【図６】
2004006989.tif 000008
【図７】
2004006989.tif 000009
【図８】
2004006989.tif 000010
【図９】
2004006989.tif 000011
【図１０】
2004006989.tif 000012
【図１１】
2004006989.tif 000013
【図１２】
2004006989.tif 000014
【図１３】
2004006989.tif 000015
【図１４】
2004006989.tif 000016
【図１５】
2004006989.tif 000017
【図１６】
2004006989.tif 000018
【図１７】
2004006989.tif 000019
【図１８】
2004006989.tif 000020
【図１９】
2004006989.tif 000021
【図２０】
2004006989.tif 000022
【図２１】
2004006989.tif 000023
【図２２】
2004006989.tif 000024
【図２３】
2004006989.tif 000025
【図２４】
2004006989.tif 000026
【図２５】
2004006989.tif 000027
【図２６】
2004006989.tif 000028
【図２７】
2004006989.tif 000029
【図２８】
2004006989.tif 000030
【図２９】
2004006989.tif 000031
【図３０】
2004006989.tif 000032
【図３１】
2004006989.tif 000033