(57)【要約】【課題】基板間のセルギャップの制御を厳密に行い得る構造を有する液晶装置を提供する。【解決手段】本発明の液晶装置は、柱状スペーサ１１が配された上基板１と、柱状スペーサ１２が配された下基板２が対向配置されており、これら基板間に液晶層３が所定のセルギャップで挟持された構造であって、柱状スペーサ１１、１２が配された領域の積層膜厚に応じてそれらの高さを異ならしめることにより、液晶装置全面にわたって厳密なセルギャップの制御を可能とするものである。【選択図】　　　　図１
2004093843.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する一対の基板間に液晶層を挟持してなる液晶装置であって、
前記一対の基板を構成する各基板の内面に、基板間を所定の距離に保持する柱状スペーサをそれぞれ設けたことを特徴とする液晶装置。
【請求項２】
前記一対の基板のうちの一方の基板の前記柱状スペーサと、他方の基板の前記柱状スペーサとは、それぞれの基板の互いに異なる領域にそれぞれ設けられることを特徴とする請求項１記載の液晶装置。
【請求項３】
前記一方の基板の柱状スペーサの高さと、前記他方の基板の柱状スペーサの高さとが、異なることを特徴とする請求項２記載の液晶装置。
【請求項４】
前記一方の基板の柱状スペーサの高さと当該柱状スペーサが配置される領域における前記一方の基板上の積層膜の膜厚および前記他方の基板上の積層膜の膜厚との和と、前記他方の基板の柱状スペーサの高さと当該柱状スペーサが配置される領域における前記他方の基板上の積層膜の膜厚および前記一方の基板上の積層膜の膜厚との和とが等しいことを特徴とする請求項３記載の液晶装置。
【請求項５】
前記一方の基板の柱状スペーサは、液晶層を基板間に封止するシール領域に設けられることを特徴とする請求項２ないし請求項４のいずれか一項に記載の液晶装置。
【請求項６】
前記一方の基板の柱状スペーサは、液晶層によって情報を表示する表示領域に設けられることを特徴とする請求項２ないし請求項４のいずれか一項に記載の液晶装置。
【請求項７】
前記柱状スペーサが樹脂材料からなることを特徴とする請求項１ないし請求項６のいずれか一項に記載の液晶装置。
【請求項８】
互いに対向する一対の基板間に液晶層を挟持してなる液晶装置の製造方法であって、
前記一対の基板のそれぞれに、基板間を所定の距離に保持する柱状スペーサをフォトリソグラフィーにより形成する工程を有することを特徴とする液晶装置の製造方法。
【請求項９】
請求項８記載の液晶装置の製造方法であって、一対の基板のそれぞれを特定領域と非特定領域とに区画するとともに、一方の基板の特定領域内と、他方の基板の非特定領域内とに、それぞれ柱状スペーサをフォトリソグラフィーにより形成する工程を有することを特徴とする液晶装置の製造方法。
【請求項１０】
請求項１ないし請求項７のいずれか一項に記載の液晶装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶装置、およびその製造方法、電子機器に関し、特に基板間隔の制御に好適な基板構造に関するものである。
【０００２】
【従来の技術】
液晶表示装置は、液晶に電圧を印加するとその光学的透過率が変化する現象を利用した表示素子である。液晶パネルは、画素電極を駆動するスイッチング素子等が配置された素子基板と、対向電極が配置された対向基板とが、所定間隔（基板間の距離）をもって配置され、これら基板間に液晶を封止して構成される。素子基板と対向基板とは、互いの電極形成面が対向するように、その周縁部においてシール材によって貼り合わされている。このシール材によって区画された基板間の領域内には液晶が封入されて液晶層とされる。従来、このような液晶パネルにおいて、液晶層の厚さ（セルギャップ）を所定の大きさに保持するには、液晶層中あるいはシール材中に各種のスペーサを分散させる方法が利用されている。これらスペーサとしては、ガラス製あるいはプラスチック製のビーズやフィラー等が用いられており、これらスペーサの粒径をもって、液晶パネルのセルギャップとしている。
【０００３】
【発明が解決しようとする課題】
ところが、スペーサが液晶層中の表示領域内に存在すると、液晶層への入射光がスペーサによって散乱され、液晶パネルの表示コントラストが低下するという問題があった。また、スペーサが凝集して、セルギャップの制御を十分に行い難いという問題もあった。加えて、近年、液晶パネルの高品位表示を目的としてセルギャップを小さくすることが図られているが、セルギャップはスペーサの径に依存しているので、スペーサの径を小さくすると共に、その粒度分布を厳密に調整する必要性が高くなり、その実現には限界があった。さらに素子基板の液晶層側の面には、駆動回路となる半導体層や各種配線層などが積層されており、その表面には数μｍオーダーの凹凸が存在する。液晶層内にスペーサを分散させる従来の構成によると、スペーサが基板面内のどの部位に位置するかを制御することが困難であり、基板上の凹部にスペーサが位置する場合と、凸部にスペーサが位置する場合とでは、そのセルギャップに微細な差異が生じることとなる。従来の液晶パネルにおいては、素子基板の半導体層の厚さに対して液晶層の厚さが十分に大きかったので、その差異は無視し得る範囲内であった。また、例えば、特開平９−７３０９３号公報には、素子基板と対向基板のどちらか一方の基板上に、柱状スペーサを形成することが記載されているが、セルギャップが小さい場合には、スペーサの配設位置による差異は無視できない範囲となり、高品位の表示の実現に対してはスペーサの位置決めが重要となるという問題があった。スペーサを有する液晶パネルの構造等については、例えば、特開平９−７３０９３号公報に記載されたものが知られている。
【０００４】
本発明は、上記課題を解決するためになされたものであって、液晶装置における基板間距離を厳密に制御可能な構造を有する液晶装置とその製造方法、およびこれを用いた電子機器を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記の目的を達成するために、本発明の液晶装置は、互いに対向する一対の基板間に液晶層を挟持してなる液晶装置であって、前記一対の基板を構成する各基板の内面に、基板間を所定の距離に保持する柱状スペーサをそれぞれ設けたことを特徴とするものである。ただし、各基板の内面に柱状スペーサを設けたと言っても、柱状スペーサの両端は一対の基板に直接接しているので、その柱状スペーサがいずれの基板側に設けられたものであるかを判別するのは困難と考えられる。しかしながら、後述するように、樹脂材料等を用いてフォトリソグラフィー技術により柱状スペーサを形成した場合、エッチング時の特性により柱状スペーサを形成した基板側の面積（下面）が大きく、他方の基板側の面積（上面）が小さい錐台形状となる。これにより、柱状スペーサを形成した側の基板が判別できる。
本発明の構成によれば、柱状スペーサをそれぞれの基板に設けたので、所定位置に所望の高さでスペーサを配置することができ、液晶パネル中でのスペーサの偏在を防止することができる。仮に一方の基板にのみ柱状スペーサを形成しようとすると、所望の位置にスペーサを配置することはできたとしても、所望の高さ、例えば場所によって２種類の高さを有するようなスペーサを形成するのは、極めて困難だからである。これにより、セルギャップを厳密に制御することができ、高品質の表示が可能な液晶装置となる。
【０００６】
本発明の液晶装置においては、前記一対の基板のうちの一方の基板の前記柱状スペーサと、他方の基板の前記柱状スペーサとは、それぞれの基板の互いに異なる領域に、それぞれ設けられることが望ましい。
このような構成とすれば、液晶装置のある特定領域の内外での柱状スペーサの密度や形状を自在かつ容易に異ならしめることができる。すなわち特定領域内のみにスペーサを多く配置する一方で、その特定領域外においてはスペーサを少なく配置することができるばかりでなく、その配置位置と形状をも異ならしめて制御することができる。よって表示領域やシール領域など各領域の特性に合わせた形状と密度で柱状スペーサを所定位置に配置することができるので、より均一なセルギャップの制御が可能となり、高品質の表示が可能な液晶装置とすることができる。
【０００７】
前記一方の基板の柱状スペーサの高さと、前記他方の基板の柱状スペーサの高さとは、異なることが望ましい。さらに、前記一方の基板の柱状スペーサの高さと当該柱状スペーサが配置される領域における前記一方の基板上の積層膜の膜厚および前記他方の基板上の積層膜の膜厚との和と、前記他方の基板の柱状スペーサの高さと当該柱状スペーサが配置される領域における前記他方の基板上の積層膜の膜厚および前記一方の基板上の積層膜の膜厚との和を等しくすることが望ましい。
すなわち、各基板の液晶層側の表面には、駆動回路や電極、あるいはカラーフィルター等による各種の積層膜の凹凸が存在するので、この凹凸の高さを各基板の柱状スペーサの高さの差として設定すればよい。高さに差のある柱状スペーサをそれぞれの基板に設けることにより、液晶パネルのセルギャップには基板積層膜の凹凸の高さが反映されなくなるので、全面にわたって均一なセルギャップを有する液晶装置とすることができる。
【０００８】
また前記一方の基板の柱状スペーサは、液晶層を基板間に封止するシール領域に設けられることが望ましい。シール領域は液晶装置の周縁部にあたり、基板積層膜の段差が大きい領域であるので、この段差に対応して柱状スペーサを配置することにより、セルギャップを均一に保つことができる。またシール領域は画像表示領域外であるので、多数の柱状スペーサを配設しても、液晶装置の表示特性を低下させることがないうえに、シール領域における応力潰れをも防止することができる。
【０００９】
さらに前記一方の基板の柱状スペーサは、液晶層によって情報を表示する表示領域に設けられていてもよい。この表示領域には、駆動回路や電極、あるいはカラーフィルター等が形成されており、各基板の表面には積層膜による凹凸が存在する。この積層膜の凹凸部の高さとその形状とに対応するように、一方の基板の柱状スペーサの高さとその形状とを調整することにより、セルギャップに基板積層膜の凹凸部の高さが反映されることがなくなり、他方の基板の柱状スペーサの高さとの間に差が生じなくなるので、セルギャップを均一かつ厳密に保持できる。さらに積層膜の凹凸部の位置とその形状とに対応して、一方の基板の柱状スペーサの配設位置を調整すれば、散乱光の発生を極力抑えながら、より厳密にセルギャップの制御を行うことができ、表示品質の良好な液晶装置とすることができる。
【００１０】
柱状スペーサは樹脂材料からなることが好ましい。この構成によれば、各基板に柱状スペーサを形成するに際して、基板と別の部材を特別に用意する必要がなく、製造コストを増大させることがない。また、素子基板や対向基板を構成する膜材料から柱状スペーサを形成可能であるので、通常の製造プロセス条件の若干の変更で形成が可能となる。
【００１１】
さらに柱状スペーサはたとえばアクリル膜、ポリイミド膜のような樹脂材料からなることが好ましい。これらの感光性を有する熱硬化型の樹脂で柱状スペーサを構成すれば、フォトリソグラフィー技術等を利用して各基板上の所望領域内に所望形状の柱状スペーサを所望高さで容易に形成することができる。
【００１２】
本発明の液晶装置の製造方法は、互いに対向する一対の基板間に液晶層を挟持してなる液晶装置の製造方法であって、前記一対の基板のそれぞれに、基板間を所定の距離に保持する柱状スペーサをフォトリソグラフィーにより形成する工程を有することを特徴とする。
この方法によれば各基板上に所望形状の柱状スペーサを所望の高さで所定位置に容易に形成することができるばかりでなく、通常の液晶装置の製造プロセスの若干の変更で柱状スペーサを容易に形成することができるので、高品質の液晶装置を安価で提供することができる。
【００１３】
さらに本発明の製造方法にあっては、一対の基板のそれぞれを特定領域と非特定領域とに区画するとともに、一方の基板の特定領域内と、他方の基板の非特定領域内とに、それぞれ柱状スペーサをフォトリソグラフィーにより形成する工程を有することが好ましい。この方法は、一方の基板においては、ある特定領域に柱状スペーサを形成し、他方の基板においては、上述した一方の基板の柱状スペーサが形成された領域以外の領域に柱状スペーサを形成する工程を含むものであり、この工程をフォトリソグラフィーにより行うものである。この方法によれば、各基板の領域をマスクすることにより、容易に特定領域と非特定領域とに区分して柱状スペーサを形成することができる。さらには基板積層膜の凹凸に対応して、所望形状の柱状スペーサを所望の高さで形成可能であるので、セルギャップが厳密に調整された液晶装置を得られる。
【００１４】
本発明の電子機器は、上記本発明の液晶装置を備えたことを特徴とするものである。
本発明によれば、上記本発明の液晶装置を備えたことにより表示品位の高い表示部を備えた電子機器を実現することができる。
【００１５】
【発明の実施の形態】
以下、本発明に係る実施形態について図面を参照しつつ説明する。
［液晶装置］
図１は、スイッチング素子としてＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）素子を用いたアクティブマトリクスタイプの半透過反射型液晶装置に本発明の構成を適用した一実施形態を示した部分断面図である。
図２は図１に示した液晶装置を構成するアレイ基板における画素の平面模式図であり、図３は図２のＡ−Ａ’線に沿う断面図である。なお、各図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに平面寸法や膜厚等の縮尺を適宜異ならせてある。
【００１６】
液晶パネル１００は、上基板１と下基板２とが互いに対向して配置され、これら基板１、２間に液晶層３が挟持されるとともに、シール材により封止されて構成されている。
上基板１の内面側（液晶層３側）には、カラーフィルタ４と、このカラーフィルタ４を覆って形成されたインジウム錫酸化物（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ，　以下、ＩＴＯと略記する）などの透明導電性材料からなる電極５とが備えられている。カラーフィルタ４は、光のＲ（Ｒｅｄ）、Ｇ（Ｇｒｅｅｎ）、Ｂ（Ｂｌｕｅ）に対応し、各色材層４Ｒ、４Ｇ、４Ｂを平面視マトリクス状に配列して構成されている。さらに色材層４Ｒ、４Ｇ、４Ｂからなる画素毎の境界部分は、マトリクス状に設けられた遮光膜（図示せず）によってそれぞれ区画されている。
【００１７】
一方、下基板２はスイッチング素子としてのＴＦＴが形成されたアレイ基板となっており、その内面側（液晶層３側）には、下地絶縁層６が形成され、この下地絶縁層６上には例えば膜厚３０〜１００ｎｍ程度のポリシリコン膜からなる半導体層７が設けられ、この半導体層７を覆うように膜厚３０〜１５０ｎｍ程度の絶縁薄膜８が全面に形成されている。この半導体層７は、図面では省略されているが、ＴＦＴのチャネル領域、ソース領域、ドレイン領域を含み、ＴＦＴを駆動するための走査線、データ線がそれぞれ接続されてなるものである。さらに絶縁薄膜８上には平坦化膜９と画素電極１０とが順次積層されている。平坦化膜９は絶縁膜としても用いられるものであり、たとえば平坦性が高い樹脂膜の一種であるアクリル樹脂膜が２μｍ程度に厚く形成されてなるものである。画素電極１０はＩＴＯ等の透明導電性膜からなり、前記ＴＦＴによってスイッチング制御されている。
【００１８】
図２は、液晶パネル１００の一画素の平面模式図であり、図３は図２のＡ−Ａ’線に沿う断面図である。液晶パネル１００の一方の基板をなす下基板２上には、画素電極１０がマトリクス状に配置されている。画素電極１０の紙面縦方向に延びる辺に沿ってデータ線１３が設けられ、紙面横方向に延びる辺に沿って走査線１４が設けられている。ポリシリコン膜からなる半導体層７は、データ線１３と走査線１４との交差点の近傍で概略Ｕ字状に形成され、その一端がデータ１３の延長方向と走査線１４の延長方向とにそれぞれ延長されている。さらに画素の約半分の面積を覆うように、容量電極１５が配置されており、さらに容量電極１５上には反射層１６が配置されている。反射層１６は、その表面に凹凸１６ａが設けられ、この凹凸１６ａにより液晶パネルへの入射光を反射させ、その領域において反射表示を行うものである。データ線１３と走査線１４との交差点であり、各画素間の境界となる位置には、下基板２側の柱状スペーサ１２が設けられている。
【００１９】
上基板１と下基板２との間には、液晶層３が挟持されているが、これら基板間の距離Ｒは、それぞれの基板１、２から互いの基板へ向かって設けられた柱状スペーサ１１、１２によって保持されている。柱状スペーサ１１、１２は、例えばアクリル樹脂等から形成されている。本実施の形態においては、上基板１の柱状スペーサ１１は、カラーフィルタ４領域外で各画素を区画する遮光膜上に設けられており、下基板２の柱状スペーサ１２は、半導体層７の領域内に設けられている。
【００２０】
図１に示した本実施の形態の液晶パネル１００においては、上基板１上に設けられた柱状スペーサ１１の高さＲ１と、下基板２上に設けられた柱状スペーサ１２の高さＲ２とは、Ｒ＝Ｒ１＋Δ１１＋Δ１２＝Ｒ２＋Δ２１＋Δ２２を満たすものである。Ｒは液晶パネル１００の基板間の距離であり、Δ１１は柱状スペーサ１１が配設された領域における上基板１の積層膜厚、Δ１２は同領域における下基板２の積層膜の膜厚である。Δ２１は柱状スペーサ１２が配設された領域における上基板１の積層膜の膜厚であって、Δ２２は同領域における下基板２の積層膜の膜厚である。
【００２１】
図１に示した液晶パネル１００においては、Δ１１は０であり、Δ１２は下基板１上の下地絶縁層６と半導体層７と絶縁薄膜８と平坦化膜９の各膜厚の合計値である。また、Δ２１は上基板１上のカラーフィルタ４の膜厚と電極５の膜厚との合計値であり、Δ２２はΔ１２と等しい。各基板１、２上に形成される各積層膜とは、液晶パネル１００を構成する際に各基板の液晶層３側に形成され、かつ柱状スペーサ１１、１２の下地層あるいは突合せ状態で接触する膜の総称であって、図１ないし図３に示された各積層膜のほか、反射膜層、複数の半導体膜層、複数の絶縁膜層、複数の配線層、遮光膜等を含むものである。
【００２２】
図１ないし図３に示した本実施の形態においてはＲ１とＲ２とは異なる値を示すものであるが、各柱状スペーサ１１、１２の配設領域においてΔ１１＋Δ１２＝Δ２１＋Δ２２となる場合もあり、そのような場合には、柱状スペーサ１１、１２の高さであるＲ１とＲ２とは等しい値であっても良い。
【００２３】
このように各柱状スペーサ１１、１２の高さＲ１、Ｒ２をそれぞれ設定することにより、基板間距離Ｒに対してΔ１１＋Δ１２およびΔ２１＋Δ２２の値が大きくなる狭セルギャップの液晶パネルにおいても、基板上の積層膜の厚さに影響を受けることなくセルギャップ（本実施の形態の場合、柱状スペーサ１２の高さＲ２と一致する）を厳密に保持することができる。よって、セルギャップの不均一による表示ムラやコントラストの低下等を防止することができ、高品質の表示が可能な液晶パネルとすることができる。
【００２４】
各柱状スペーサ１１、１２の配設位置は、上下基板１、２のいずれの領域であっても特に限定されるものではないが、画素開口領域外であることが好ましい。図１ないし図３に示した本実施の形態においては、上基板１の柱状スペーサ１１は遮光膜領域に、下基板２の柱状スペーサ１２は各画素の走査線１４の電極領域に、それぞれ配設されており、いずれも画素の表示領域外となっている。このように、画素開口領域外に柱状スペーサを設ければ、柱状スペーサによる表示抜けや散乱光の発生が極力抑えられるので、液晶パネル１００の表示特性を損なうことがなく好適である。
【００２５】
さらに液晶パネル１００の表示特性を損なわないという観点とパネルの均一なセルギャップの制御という両方の観点から、これら柱状スペーサ１１、１２は液晶パネル１００の同じ領域ではなく、異なる領域において、それぞれの基板に設けられるのが好ましい。特に一方の基板の柱状スペーサを、積層膜による段差が大きなシール領域に形成すれば、セルギャップにこの段差が増減されることがなくなる。また、シール領域は液晶装置の周縁部の画像表示領域外であるので、画像特性を損なうこともない。
【００２６】
また、両方の柱状スペーサがともに表示領域内であっても、たとえば半導体層の電極領域や各画素の境界となるブラックマトリクス領域などの領域内に選択的に配設されることにより、表示に影響を与えることなく、厳密なセルギャップの制御が可能となる。たとえば上基板１においては柱状スペーサ１１の配設領域をブラックマトリクスの形状と一致させ、下基板２においては柱状スペーサ１２の配設領域をストライプ状に形成された走査線上とするものである。
【００２７】
柱状スペーサ１１、１２の配設個数は特に限定されるものではないが、基板への接触面積が同一である場合には、径が大きいものを数少なく配設するよりも、その径が小さいものを多数個配設することが好ましい。これは液晶層３への液晶材料の注入の問題、液晶層３への電圧印加を均一とするという点等において利点があるためである。
さらに、柱状スペーサ１１、１２の断面形状は図２に示したように正六角形に限定されるものではなく、断面矩形、円形、楕円形のほか種々の多角形であってもよい。
【００２８】
これらの柱状スペーサ１１、１２は、１層または複数層の膜材料からなり、たとえばアクリル膜、ポリイミド膜のような感光性を有する熱硬化型の樹脂材料や、シリコン酸化膜やシリコン窒化膜等の無機材料であってもよい。これらの材料を用いると、半導体の製造工程で一般に用いられる製膜技術、特にフォトリソグラフィー技術等を利用して基板上に所望形状の柱状スペーサを所望の高さで容易に形成することができるので好適である。さらに、基板１、２上に直接柱状スペーサ１１、１２を配設する構成の場合には、基板１、２と同材料であってもよい。この場合には、基板１、２の成形とともに柱状スペーサ１１、１２を一体成形できるので、特別の材料と製造プロセスとを用意する必要がなく、製造コストを増大させることがない。
【００２９】
図１ないし図３に示したように、柱状スペーサ１１、１２をフォトリソグラフィー技術によって形成した場合、それらの縦方向の断面形状は、基板側を下底とした台形となる。たとえば上基板１に形成された柱状スペーサ１１の底面積は上基板側が大きく、下基板側では小さくなる。下基板２の柱状スペーサ１２についても同様であり、柱状スペーサが形成されている基板側の底面積が大きくなる。このような点を鑑みて、各柱状スペーサ１１、１２は、一方の基板上に形成するのではなく、それぞれ上下の基板上に分けて形成されることが好ましい。柱状スペーサの上下の底面積に差があっても、いずれも形成された基板側の底面積が大きいので、上下の基板の両方でそれぞれ柱状スペーサを形成し、これらを張り合わせると、それぞれの柱状スペーサの底面積が大きな側が互い違いとなり、液晶パネル全体としての柱状スペーサの底面積は上下の基板で差異が生じないこととなる。
【００３０】
［液晶装置の製造プロセス］
次に、上記構成の液晶パネルの製造プロセスについて説明する。
まず透明基板を用意し、上下の基板とする。上基板１には、例えば金属クロムをスパッタリングした後、フォトリソグラフィー工程、エッチング工程を経て遮光膜を形成する。なおこの遮光膜は、Ｃｒ（クロム）、Ｎｉ（ニッケル）、Ａｌ（アルミニウム）などの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。次に、カラーフィルタとなる色材層４を染色法、顔料分散法、印刷法などの周知の方法を用いて形成した後、上基板１の全面にスパッタリング等により、ＩＴＯ等の透明導電性薄膜を約５０〜２００ｎｍの厚さに堆積することにより電極５を形成する。
【００３１】
一方、下基板２上には下地絶縁膜を形成し、その上にアモルファスのシリコン層を積層する。このアモルファスシリコン層に対して、例えばレーザアニール処理等の加熱処理を施すことにより、アモルファスシリコン層を再結晶させ、例えば膜厚３０〜１００ｎｍ程度の結晶性のポリシリコン層を形成する。次にこのポリシリコン層を半導体層７のパターンとなるようにパターニングし、その上に例えば膜厚３０〜１５０ｎｍ程度のゲート絶縁膜となる絶縁薄膜を形成する。その後、表示領域のうち、ＴＦＴと蓄積容量部との接続部および蓄積容量部の下部電極となるべき領域以外の領域をポリイミド等のレジストでマスクした後、例えばドナーとしてのＰＨ３／Ｈ２イオンを、絶縁薄膜を介してポリシリコン層にドーピングする。次に上記レジストを剥離した後、絶縁薄膜上に走査線および容量線を形成する。この走査線等の形成は、タンタルまたはＡｌ等の金属をスパッタまたは真空蒸着した後、当該走査線等のレジストパターンを形成し、レジストパターンをマスクとしたエッチングを行い、レジストパターンを剥離することにより行う。そして、当該走査線および容量線の形成後、蓄積容量部を覆うレジストパターンを形成した後、イオンを注入する。以上の工程により、ＴＦＴのソース領域およびドレイン領域が形成される。
【００３２】
さらに絶縁薄膜を積層し、その後、ソースコンタクトホールおよびドレインコンタクトホールとなる位置を開口し、その後、アルミニウム等の金属をスパッタまたは蒸着し、データ線およびドレイン電極の形状をなすレジストパターンを形成し、これをマスクとしてエッチングすることにより、データ線とドレイン電極とを形成する。さらに平坦化膜を塗布した後、膜厚約５０〜２００ｎｍ程度のＩＴＯ等の透明導電性薄膜を形成し、これをパターニングして画素電極を形成する。以上の工程により、本実施の形態の下基板２が完成する。
【００３３】
次に、上述した各工程によって用意された上下基板１、２上にそれぞれ柱状スペーサ１１、１２を形成する。これには、各基板上にアクリル樹脂膜を形成した後、フォトレジストを形成し、マスク露光、現像、エッチング、レジスト剥離を行うことにより、所定領域に所望の高さ寸法を有するアクリル樹脂からなる柱状スペーサを配設することができる。また、アクリル樹脂が感光性を有する場合、フォトレジストを用いることなく、アクリル樹脂に対して直接、マスク露光、現像を行えばよい。
【００３４】
たとえば図１ないし図３に示した本実施の形態の液晶パネル１００において、上基板１の柱状スペーサ１１を遮光膜上に、下基板２の柱状スペーサ１２を液晶パネル１００の各画素の境界領域となるＴＦＴのデータ線７の配設領域上に、それぞれ形成してセルギャップを３．５μｍに設定する場合には、柱状スペーサ１１、１２のそれぞれの高さは以下のように設定することができる。下基板２の平坦性が非常に良く、配線領域上と画素領域上との間において段差が生じていない場合には、セルギャップ３．５μｍは柱状スペーサ１２の高さＲ２と等しい。下基板２の下地絶縁膜６と絶縁薄膜８と平坦化膜９のそれぞれの膜厚の合計値Δ２２と上基板１のカラーフィルター４と電極５の膜厚との和Δ２１をセルギャップ（Ｒ２）に加算した値、すなわちＲ＝Ｒ２＋Δ２１＋Δ２２とし、Ｒ＝７．５μｍを基板間距離とする。柱状スペーサ１１の高さＲ１は、基板間距離Ｒから下基板２の膜厚Δ１２を減じた値、すなわちＲ−Δ１２＝Ｒ１とし、ここで、Δ１２が約３μｍとすれば、Ｒ１＝４．５μｍとなり、このように求められた４．５μｍを柱状スペーサ１１の高さとする。これら柱状スペーサ１１、１２の形成位置とその高さとは、フォトリソグラフィー技術を利用することにより所望に変化させることができるのみならず、通常の液晶パネルの製造プロセスを若干変更するのみで充分に形成可能である。
【００３５】
なお、基板上に柱状スペーサを直接形成する場合には、基板の成形時に一体成形してもよく、これにより製造工程の簡略化を図ることができる。また、柱状スペーサをシリコン酸化膜やシリコン窒化膜等の無機材料から構成する場合には、半導体製造工程に一般に用いられる製膜技術等を利用することにより、容易かつ正確に所望膜厚のものを所望形状で製造可能である。さらに、必要に応じて柱状スペーサは複数の膜材料を積層して構成してもよい。
【００３６】
最後に各層と各柱状スペーサとが形成された上基板１と下基板２とを対向させて配置し、シール材により貼り合わせ、空パネルを作製する。次いで、液晶を空パネル内に封入すれば、本実施の形態の液晶装置が作製される。
異なる高さの柱状スペーサを形成する場合、仮に上基板１、下基板２のいずれか一方にのみ柱状スペーサを形成することとすると、１枚の基板上に異なる高さの柱状スペーサを形成するのは、製造プロセス上極めて困難であり、可能であったとしてもプロセスが非常に複雑になる。その点、本実施の形態のように、上基板１、下基板２のそれぞれに柱状スペーサを形成する場合には、プロセス上の問題が生じることはない。
【００３７】
［第２の実施の形態の液晶装置の構成］
以下、本発明の第２の実施形態を図４を参照して説明する。図４に示した液晶装置が第１図ないし第３図に示した液晶装置と異なるところは、上基板１の柱状スペーサ１１をＴＦＴのデータ線領域に設け、下基板２の柱状スペーサ１２を遮光膜領域に設けたところである。上述したように各柱状スペーサ１１、１２の高さはＲ＝Ｒ１＋Δ１１＋Δ１２＝Ｒ２＋Δ２１＋Δ２２を満たすものである。従って、図１ないし図３に示した第１の実施の形態と全く同様にＲ２、Δ１１、Δ１２、Δ２１、Δ２２の各値を設定した場合には、Ｒ１＝４．５μｍ、Ｒ＝７．５μｍとなる。このように柱状スペーサの配置関係が逆転した場合においても、本発明の効果は全く変わらず、全面にわたって厳密にセルギャップが制御された液晶装置とすることができるものである。
【００３８】
［電子機器］
以下、本発明の液晶装置を備えた電子機器の具体例について説明する。
図５は、携帯電話の一例を示した斜視図である。図５において、符号５００は携帯電話本体を示し、符号５０１は上記の液晶装置を用いた液晶表示部を示している。
図６は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図６において、符号６００は情報処理装置、符号６０１はキーボードなどの入力部、符号６０３は情報処理装置本体、符号６０２は上記の液晶装置を用いた液晶表示部を示している。
図７は、腕時計型電子機器の一例を示した斜視図である。図７において、符号７００は時計本体を示し、符号７０１は上記の液晶装置を用いた液晶表示部を示している。
図５から図７に示す電子機器は、上記の液晶装置を用いた液晶表示部を備えたものであるので、表示品位の高い電子機器を実現することができる。
【００３９】
以上、本発明の実施の形態においては一対の基板のそれぞれに設けられた柱状スペーサの構成が特徴的なものであるが、本発明は上記実施の形態に限定されるものではなく、たとえば本実施の形態においてはアクティブマトリクスタイプの半透過反射型の液晶装置を例示したが、そのほか単純マトリクスタイプの透過型あるいは反射型の液晶装置に本発明の構成を採用することも可能であり、カラーフィルタを具備しない白黒表示を行う液晶表示装置に本発明の構成を採用することも可能である。
【００４０】
【発明の効果】
以上、詳細に説明したように、本発明によれば、基板間を所定の距離に保持する柱状スペーサを、一対の基板のそれぞれに設けたので、それぞれの基板の所定位置に所望の高さでスペーサを配置することができ、液晶パネル中でのスペーサの偏在を防止することができる。
さらにそれぞれの基板に配設する柱状スペーサの高さを異ならしめることにより、各基板上の積層膜の凹凸に対応して各柱状スペーサの高さを設定することができ、基板積層膜の凹凸がセルギャップに影響を及ぼすことがなくなり、液晶パネル全面にわたって厳密にセルギャップが制御された液晶装置を得ることができる。
また本発明の製造方法によれば、各基板に柱状スペーサをフォトリソグラフィーにより形成するものであるので、所望高さで所望形状の柱状スペーサを所望の位置に正確に形成することができるばかりでなく、通常の製造工程の若干の変更により高品質な液晶装置を安価にて提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の液晶装置の概略断面図である。
【図２】同、液晶装置のＴＦＴアレイ基板における画素の概略模式平面図である。
【図３】図２のＡ−Ａ’線に沿う概略断面図である。
【図４】本発明の第２の実施形態の液晶装置の概略断面図である。
【図５】本発明の液晶装置を用いた電子機器の一例を示す斜視図である。
【図６】本発明の液晶装置を用いた電子機器の他の例を示す斜視図である。
【図７】本発明の液晶装置を用いた電子機器のさらに他の例を示す斜視図である。
【符号の説明】
１　上基板
２　下基板
３　液晶層
１１　柱状スペーサ
１２　柱状スペーサ
【図１】
2004093843.tif 000003
【図２】
2004093843.tif 000004
【図３】
2004093843.tif 000005
【図４】
2004093843.tif 000006
【図５】
2004093843.tif 000007
【図６】
2004093843.tif 000008
【図７】
2004093843.tif 000009