(57)【要約】【課題】見かけ上の画像画素の位置を補正することなくダイ−ダイ比較方式で比較する。【解決手段】ダイ−ダイ比較方式において、チップＡ’からの画像の取り込み時、チップＡ’中のパターンと前記画素との関係をチップＡ中のパターンと前記画素との関係に一致させる。【選択図】    図５
2004212221.tif 000002
【特許請求の範囲】
【請求項１】
一方向に配列された被検査試料に一方向に形成された第１及び第２の検査領域に対して、一方向に直交する方向に複数の画素が配列された撮像手段を相対的に前記一方向に連続的に走査させるステップと、
前記走査中に前記撮像手段から第１の検査領域の画像を取り込んで第１の測定パターンを取得するステップと、
第１の測定パターン取得終了後の前記走査中に、前記撮像手段から前記第２の検査領域の画像を取り込んで第２の測定パターンを取得するステップと、
第１の測定パターンと第２の測定パターンとを比較し、前記被検査試料に形成されたパターンの欠陥有無を判定するステップとを含むパターン検査方法であって、
第２の検査領域からの画像の取り込み時、第２の検査領域中のパターンと前記撮像手段の画素との関係を第１の検査領域中のパターンと前記撮像手段の画素との関係に一致させることを特徴とするパターン検査方法。
【請求項２】
一方向に配列された被検査試料に一方向に形成された第１及び第２の検査領域に対して、一方向に直交する方向に複数の画素が配列された撮像手段を相対的に前記一方向に連続的に走査させるステップと、
前記走査中に前記撮像手段から第１の検査領域の画像を取り込んで第１の測定パターンを取得するステップと、
第１の測定パターン取得終了後の前記走査中に、前記撮像手段から前記第２の検査領域の画像を取り込んで第２の測定パターンを取得するステップと、
第１の測定パターンと第２の測定パターンとを比較し、前記被検査試料に形成されたパターンの欠陥有無を判定するステップとを含むパターン検査方法であって、
第２の検査領域からの画像取り込み開始時の第２の検査領域と前記センサの画素との位置関係を、第１の検査領域からの画像取り込み開始時の第１の検査領域と前記センサの画素との位置関係に略一致させることを特徴とするパターン検査方法。
【請求項３】
前記被検査試料にパターンを形成する際に用いられた設計データから前記測定パターンデータに対応する参照パターンデータを生成するステップと、
前記第１及び第２の測定パターンデータと前記参照パターンデータとを比較して前記試料に形成されたパターンの欠陥有無を判定するステップとを更に含むことを特徴とする請求項１又は２に記載のパターン検査方法。
【請求項４】
第１の検査領域及び第２の検査領域が一方向に配列された被検査試料に光又は電子線を照射する手段と、
前記試料からの反射光，透過光又は２次電子を検出する画素が一方向に直交する方向に配列された検出部と、
前記被検査試料と前記検出部とを相対的に一方向に移動させる手段と、
前記検出部に対する前記試料の位置を認識する位置認識手段と、
所定のタイミング毎に信号を出力する信号出力手段と、
前記移動手段による前記被検査試料と前記検出部との相対的な移動時、前記信号出力手段から出力された信号毎に前記検出手段で検出された画像を出力する手段と、
第１の検査領域から得られた画像と第２の検査領域の画像とを比較し、前記被検査試料に形成されたパターンの欠陥有無を判定する判定手段とを具備し、
前記信号出力手段は、前記位置認識手段の認識結果に基づいて第１の検査領域中のパターンと前記画素との関係を認識し、前記第２の検査領域からの画像の取り込み時、前記第２の検査領域中のパターンと前記画素との関係と認識された関係とが一致するように前記信号を出力するタイミングを調整することを特徴とするパターン検査装置。
【請求項５】
前記被検査試料にパターンを形成する際に用いられた設計データから前記測定パターンデータに対応する参照パターンデータを発生する参照データ発生手段と、
前記第１及び第２の検査領域から得られた画像と前記参照パターンデータとを比較して前記試料に形成されたパターンの欠陥有無を判定するダイ−データ判定手段と、
を更に具備してなることを特徴とする請求項４に記載のパターン検査装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の製造工程において使用されるフォトマスク等のように微細パターンが形成されている被検査試料のパターン欠陥を検査するパターン検査装置に関する。
【０００２】
【従来の技術】
大規模集積回路（ＬＳＩ）の製造プロセスにおいて、回路パターン転写用光縮小露光装置（ステッパ）は、４〜５倍に回路パターンを拡大したフォトマスクを原版として用いる。このフォトマスクへの完全性（パターン精度および無欠陥など）への要求は年々極めて高くなっている。近年、超微細化・高集積化によってステッパの限界解像度近傍でパターン転写が行われるようになり、高精度フォトマスクがデバイス製造のキーとなってきた。このため、このような欠陥を検査する装置の開発が盛んに行われ実用化されている。
【０００３】
中でも、超微細パターンの欠陥を検出するマスク欠陥検査装置の性能向上が先端半導体デバイスの短期開発・製造歩留まり向上には必須である。
【０００４】
従来のマスク欠陥検査方法として、同じパターンが描かれた２つのチップをそれぞれ複数の画素を有するセンサでスキャン観察し、その両者の違いを適当な欠陥検出アルゴリズムによって比較し検出する方法（ダイ−ダイ比較方式）がある（例えば、特許文献１参照）。
【０００５】
チップ画像を効率よく取り込むためには，ストライプ長さ方向に連続して存在する複数のダイを一度に貫通して走査し画像取込するのが良い。このために，画像は連続で撮影して、撮影画像をメモリに取り込み，取り込みと同時進行あるいは１ストライプ分を取り込み完了後に，メモリ上の画像同士を比較する方法を採る。
【０００６】
センサで取り込んだ画像はセンサの１画素を単位（メッシュ）とする２次元の多階調デジタル画像になる。一方、各ダイ（チップ）の寸法やダイ間の隙間寸法などと画像画素寸法は必ずしも整数倍の関係にはならないため、１つ目のダイ画像と２つ目のダイ画像を画素単位で重ねたとすると、各画像画素ともパターンずれを起こした如く見える。
【０００７】
従来は、ダイ比較を実用的に行うには、このパターンずれを無くすように一方のダイ画像を補正している。その方法は、片側のダイ画像を複数画像画素の重み付け加重平均をとる等の原理でメッシュを切りなおしてダイ画像の画素同士の比較に供するものである。見かけ上のダイ画像の画素の位置を補正したうえで、ダイ対ダイ比較の欠陥判定アルゴリズムを適用していた。
【０００８】
メッシュを切りなおす際にダイ画像の画素の補間を行うので、一種の平滑化処理を施したことになり、パターンずれを補正した方の画像は、原理的に画像がぼやける（平均化される）ことと、量子化誤差のため本来の欠陥信号、特に微小な欠陥の信号強度が鈍ってしまったり、パターンエッジのプロファイルが変わったりしてしまうなどの副作用があり、検査感度向上の限界となっていた。
【０００９】
また、検査ストライプ幅方向（Ｙ方向）に繰り返しダイが存在している場合にも、画像の画素のメッシュとダイの寸法の関係も同様に必ずしも整数倍の関係にならないため、Ｘ方向と同様の問題があり、Ｙ方向のメッシュを切りなおす工程で生じる画像がぼやけることが検査感度向上の限界となっていた。
【００１０】
【特許文献１】
特開平１０−２８２００８号公報
【００１１】
【発明が解決しようとする課題】
上述したように、繰り返しチップ（ダイ）をダイ−ダイ比較で検査する際、複数画素の重み付け加重平均などの手段で、見かけ上の画像の画素の位置を補正すると、センサ取り込み画像のぼやけや欠陥パターン部分の信号が減衰すると言う問題があった。
【００１２】
本発明の目的は、ダイ−ダイ比較で検査する際、見かけ上の画像の画素の位置を補正することなく検査し、欠陥検査装置の操作性と欠陥検出性能を向上させることができるパターン検査方法及びパターン検査装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明は、上記目的を達成するために以下のように構成されている。
【００１４】
（１）本発明の一例にかかわるパターン検査方法は、一方向に配列された被検査試料に一方向に形成された第１及び第２の検査領域に対して、一方向に直交する方向に複数の画素が配列された撮像手段を相対的に前記一方向に連続的に走査させるステップと、前記走査中に前記撮像手段から第１の検査領域の画像を取り込んで第１の測定パターンを取得するステップと、第１の測定パターン取得終了後の前記走査中に、前記撮像手段から前記第２の検査領域の画像を取り込んで第２の測定パターンを取得するステップと、第１の測定パターンと第２の測定パターンとを比較し、前記試料に形成されたパターンの欠陥有無を判定するステップとを含むパターン検査方法であって、第２の検査領域からの画像の取り込み時、第２の検査領域中のパターンと前記画素との関係を第１の検査領域中のパターンと前記画素との関係に一致させることを特徴とする。
【００１５】
（２）本発明の一例にかかわるパターン検査方法は、一方向に配列された被検査試料に一方向に形成された第１及び第２の検査領域に対して、一方向に直交する方向に複数の画素が配列された撮像手段を相対的に前記一方向に連続的に走査させるステップと、前記走査中に前記撮像手段から第１の検査領域の画像を取り込んで第１の測定パターンを取得するステップと、第１の測定パターン取得終了後の前記走査中に、前記撮像手段から前記第２の検査領域の画像を取り込んで第２の測定パターンを取得するステップと、第１の測定パターンと第２の測定パターンとを比較し、前記被検査試料に形成されたパターンの欠陥有無を判定するステップとを含むパターン検査方法であって、第２の検査領域からの画像取り込み開始時の第２の検査領域と前記センサの画素との位置関係を、第１の検査領域からの画像取り込み開始時の第１の検査領域と前記センサの画素との位置関係に略一致させることを特徴とする。
【００１６】
（３）本発明の一例にかかわるパターン検査装置は、第１の検査領域及び第２の検査領域が一方向に配列された被検査試料に光又は電子線を照射する手段と、前記試料からの反射光，透過光又は２次電子を検出する画素が一方向に直交する方向に配列された検出部と、前記被検査試料と前記検出部とを相対的に一方向に移動させる手段と、前記検出部に対する前記試料の位置を認識する位置認識手段と、信号を出力する信号出力手段と、この信号出力手段から出力された信号毎に前記検出手段で検出された画像を出力する手段と、第１の検査領域から得られた画像と第２の検査領域の画像とを比較し、前記被検査試料に形成されたパターンの欠陥有無を判定する判定手段とを具備し、前記信号出力手段は、前記位置認識手段の認識結果に基づいて第１の検査領域中のパターンと前記画素との関係を認識し、前記第２の検査領域からの画像の取り込み時、前記第２の検査領域中のパターンと前記画素との関係と認識された関係とが一致するように前記信号を出力するタイミングを調整することを特徴とする。
【００１７】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係わるパターン検査装置の概略構成を示す図である。
【００１８】
本装置では、顕微鏡などを用いてフォトマスク（被検査試料）１１に形成されているパターンを拡大し、図２に示すようにこの拡大パターンを幅（Ｗ）２００μｍ程度の細い短冊状の検査ストライプに分割し、この検査ストライプが連続的に走査されるようにＸＹθテーブル１２がＸＹθの各モータに制御され、検査が実行される。
【００１９】
フォトマスク１１は、ＸＹθテーブル１２上に載置され、テーブル１２の移動によりＸＹθ方向に移動される。マスク１１の上方には光源１３が設置され、この光源１３によってマスク１１に形成されているパターンが照明される。マスク１１を透過した光は、拡大光学系１４を介してフォトダイオードアレイ１５に入射する。従って、フォトダイオードアレイ１５上には、マスク１１のパターンの光学像が結像される。フォトダイオードアレイ１５には、検査時の走査方向に直交する方向に複数のセンサ画素が配列されている。
【００２０】
フォトダイオードアレイ１５上に結像されたパターンの光学像は、フォトダイオードアレイ１５によって光電変換され、さらにセンサ回路１６によってＡ／Ｄ変換される。このセンサ回路１６から出力された測定パターンデータは、位置回路１７から出力されたＸＹθテーブル１２上におけるフォトマスク１１の位置を示すデータと共にパターンメモリ３０又は比較回路１８に送られる。センサ回路１６からの測定パターンデータの出力のタイミング制御は、スキャンタイミングコントローラ４０から出力されるスキャン制御信号によって行われる。
【００２１】
パターンメモリ３０は、ストライプを検査中にストライプ全長の測定パターンデータを格納可能な容量を備えている。また、ストライプを検査中でパターン格納途上であっても、既に格納された、そのストライプの前半パターンを読み出すことと、新たに獲得中のストライプ後半パターンの書き込みとを並列動作可能に構成されている。
【００２２】
比較回路１８は、パターンメモリ３０中に格納された測定パターンデータと、センサ回路から入力された測定パターンデータとを適切なアルゴリズムに従って比較するものであり、これらが一致しない場合は欠陥ありと判定している。
【００２３】
なお、図中の２３はオートローダ、２４はオートローダ制御回路、２５はテーブル制御回路、３１はフローピーディスク、３２はＣＲＴ、３３はパターンモニタ、３４はプリンタを示している。
【００２４】
図３は、一般的なフォトマスクに描かれているパターンの構成を示す概念図である。１枚のマスク５０（フォトマスク１１）上に同じチップ（ダイ）が２個描かれ、チップの内部はさらにセルと呼ぶ単位で繰り返しパターンが描かれている。マスク５０に形成されるパターンは、周辺パターン５１とメインパターン５２とに分けられる。メインパターン５２はさらにロジック・コントローラ部（周辺回路）５３とメモリ部（セル）５４とに分けられる。なお、図中の５５はチップ原点、５６はセル原点を示している。
【００２５】
このような２個のチップ構成の場合、Ｘ方向或いはＹ方向に平行移動した関係に配置されることが一般的であり、図示しないが、４個や６個のチップを１枚のマスク上に形成する場合でも、Ｘ，Ｙ繰り返して行列配置状に配置されることが普通である。
【００２６】
本実施形態ではチップＡという同じチップが検査ストライプ長さ方向の２箇所に配置されている場合を説明する。便宜上、第１のチップをＡ、第２のチップをＡ’と表現する。
【００２７】
次に、本実施形態による欠陥検査動作を更に詳しく説明する。
図４は、本実施形態の検査装置において、検査ストライプ１本分の工程を説明するためのタイムチャートである。ここで例示する被検査マスクのチップ構成は、図３に示す如く検査ストライプ長さ方向（Ｘ方向）に２つのチップが配置されているものとする。
【００２８】
まず、従来の装置と同様にオペレータが顕微鏡などの観察光学系を用いて、検査マスクを目視確認しながら各チップの開始座標とチップのサイズの概略を指示する。なお、ここで用いられる観察光学系は、実際の検査に用いられる検出光学系１４，１５と異なる。
【００２９】
次に、最終的には、実際に検査するための画像取り込みと同じセンサを使った検出光学系１４，１５で検出された画像で各チップの座標を特定する。各チップの配置座標やパターンの実マスク上の座標は、レーザ測長システム２８でステージ座標として取り扱えるようにされている。
【００３０】
各チップは長方形状の外形を有し、特定する座標は１つ目のチップの開始座標と終了座標である。これらの座標を対角線状に指定することで、一つ目のチップのＸＹ方向の始点終点がわかる。繰り返されている２つ目以降の各チップの開始座標を入力する。これには一つ一つのチップの開始座標を指定していく方法でも良いし、１つ目から最も遠くのチップの開始座標を指定し、１つ目のチップと最も遠くのチップの間に繰り返し数が何回かを指定する方式でも良い。
【００３１】
操作者はその検査の欠陥検出感度や検出光学系の倍率、比較アルゴリズムを適宜装置に指示して検査をスタートさせる。
【００３２】
本装置は、指定された各チップが網羅されるよう検査範囲を設定し、Ｘ方向に一定の速度でステージを駆動させる。ステージが停止した状態から一定速度で駆動するためには若干の助走距離が必要である。よって、一定速度で走行するようになってからチップＡの検査区間に差し掛かるように、助走距離を設定する。なお、駆動されているＸＹθテーブル１２の位置が、レーザ測長システム２８及び位置回路１７により測定される。
【００３３】
時刻ｔ１でスキャンタイミングコントローラ４０はフォトダイオードアレイ１５に取り込みイネーブル信号を送る。取り込みイネーブル信号により、フォトダイオードアレイ１５はスタンバイ状態になる。
【００３４】
また、取り込みイネーブル信号６２はストライプ１本分の動作を許可するもので、スキャンタイミングコントローラ４０が発生する信号の一つである。図４中ではＬｏｗレベルをアクティブ状態で表現している。ストライプの途中にチップの区切りが存在しても、取り込みイネーブル信号６２はアクティブ状態を維持し、ストライプ全長が終わると、非アクティブ状態（Ｈｉｇｈレベル）に復帰する。取り込みイネーブル信号６２はチップの開始・終了位置にステージが差し掛かったときに論理状態が変化する。なお、厳密には、取り込みイネーブル信号６２が変化した直後の回路動作クロック６０の立ち上がりエッジで、状態変化が確定する。
【００３５】
時刻ｔ２で、図５に示すように、フォトダイオードアレイ１５の画像画素がチップＡに差し掛かると、スキャンタイミングコントローラ４０内で生成される検査イネーブル信号がアクティブになる。時刻ｔ２での、ステージ座標とセンサ画素との位置関係を記録する。なお、図５では、縦方向の点線はスキャンパルスが発生した位置を示し、横方向の点線は画像画素の区切りを表している。なお、画像画素とは、フォトダイオードアレイ１５で得られた画像の画素の事である。
【００３６】
図５では説明の便宜のために，Ｘ方向の図形の開始位置（図形の左側エッジ）に画像画素のメッシュが一致に示すごとく示しているが，実際にはチップＡのパターンが撮像された画像画素の位相状態（ずれ具合）を記録して、チップＡ’の図形パターンも同様の位相状態（ずれ具合）で，撮像されるように，スキャンタイミングコントローラ４０はスキャン（動作）タイミングを調整する。
【００３７】
通常、検査する必要がある図形パターンはチップ内に存在しており、各チップの座標を教示して教示した座標範囲を検査するが、図形パターンは各チップの開始座標にぴったり一致する位置から配置されているとは限らないので、画像画素とチップの差し掛かり具合を一致させたとしても、最初の図形に対しては画像画素の差し掛かり位相は必ずしも一致しない。
【００３８】
検査イネーブル信号６１は実際のセンサのスキャン動作を許可するもので、図４中ではＬｏｗレベルをアクティブ状態で表現している。この信号はストライプの途中にチップの区切りが存在する場合（ｔ３〜ｔ４）には、一旦、非アクティブ状態（Ｈｉｇｈレベル）に復帰し、チップＡ’に差し掛かると再びアクティブ状態になる。この信号も、厳密には、この信号が変化した直後の回路動作クロック６０の立ち上がりエッジで状態変化が確定する。
【００３９】
そして、時刻ｔ２で検査イネーブル信号がアクティブになると、スキャンタイミングコントローラ４０は、スキャンパルスを出力する。一定速度で走行するステージ速度をＶ［ｍｍ／ｓ］、画像画素がＳ［ｎｍ］角とすると、通常のスキャンパルスの間隔はＳ／Ｖ［μｓ］となる。この種の検査装置の場合、スキャンパルスは、約１０〜２５μｓ間隔程度の周期でアクティブになる。回路動作クロック６０はスキャンパルスの周波数に比べで充分速く、２５〜５０ＭＨｚ程度である。スキャンパルスの周波数と回路動作クロック周波数は一定の規則で相対的な関係を決めておくものだが、ここでは説明を省略する。
【００４０】
スキャンタイミングコントローラ４０は、スキャンパルスをセンサ回路１６、位置回路１７、比較回路１８、及びパターンメモリ３０に出力する。スキャンパルスは、センサ回路１６を介してフォトダイオードアレイ１５に入力される。
【００４１】
等時間間隔で出力されるスキャンパルスが出力されると、短冊状の検査ストライプの画像データが取得され（時間同期方式）、測定パターンデータとしてパターンメモリに格納される。フォトダイオードアレイ１５で取得される画像は、２次元の碁盤の目状の画像データである。
【００４２】
この際に、順次取得された測定パターンデータは、連続したメモリ番地に格納する。この時、チップの区切りに相当するメモリ番地を参照可能な情報を付加するか別に記録しておくことが好ましい。
【００４３】
そして、時刻ｔ３でフォトダイオードアレイ１５による画像画素がチップＡの終了端にかかると、スキャンタイミングコントローラ４０は、検査イネーブル信号を非アクティブにし、チップＡからの画像の取得を停止させる。
【００４４】
チップＡ’に差し掛かる際のチップのスキャン取り込み開始（ｔ４）のステージ座標とセンサ画素との位相関係（位置関係）が、時刻ｔ２と同様になるよう、スキャンタイミングコントローラ４０が管理を行う。ここでは、最も簡単な方法は走行中のＸ座標とチップＡ’の開始Ｘ座標を比較し，フォトダイオードアレイ１５のセンサ画素がチップＡ’の開始Ｘ座標に差し掛かる時点で検査イネーブル信号をアクティブにする。
【００４５】
時刻ｔ４でフォトダイオードアレイ１５のセンサ画素がチップＡ’の開始Ｘ座標に差し掛かると、スキャンタイミングコントローラ４０は、検査イネーブル信号をアクティブし、スキャンパルスの生成・出力を行う。なお、時刻ｔ３〜ｔ４までの間、取り込みイネーブル信号はアクティブであり、フォトダイオードアレイ１５はスタンバイ状態である。また、スキャンパルスは出力されていない。
【００４６】
時刻ｔ４〜ｔ５の間に、実際のダイ−ダイ比較が行われる。ダイ比較を行う方法は、チップＡ’から取得された測定パターンデータを比較回路１８に入力する。これと並行して、パターンメモリ３０から先に記録してあるチップの区切りに相当するメモリ番地から測定パターンデータを順次読み出して、比較回路１８に入力する。そして、比較回路１８は、二つのデータを比較して、欠陥判定を行う。比較回路１８は２つの測定パターンデータを適切なアルゴリズムに従って比較し一致しない場合は欠陥ありと判定する。
【００４７】
チップＡとチップＡ’のチップ同士の画像ずれは画像取り込みの際に補正していることになるので画像比較の際には、原則として位置合わせは不要である。但し、ストライプ幅方向（Ｙ方向）のステージ走行揺らぎに起因するパターンずれや、ストライプ進行方向のステージ速度むらに起因する局所的な位置ずれ、被検査試料全体で生じているパターンの傾きや回転、伸縮などに起因する微妙な位置ずれや角度誤差のために、用意している比較判定アルゴリズムでは擬似欠陥（本来は欠陥としない程度の欠陥を誤指摘する現象）を避けきれない状況が考えられる。このため、例えば１画像画素未満の寸法の補正を行える補正手段が必要になる場合があるであろう。
【００４８】
そして、時刻ｔ５でフォトダイオードアレイ１５のセンサ画素がチップＡ’の終了Ｘ座標に達すると、検査イネーブル信号を非アクティブにし、スキャンパルスの発生、チップＡ’からの画像の取得、ダイ−ダイ比較を終了させる。そして、時刻ｔ６で、取り込みイネーブル信号を非アクティブ状態にする。
【００４９】
Ｘ方向に繰り返されるチップの数が３以上の場合には上述した、チップＡの取り込みが済んでからチップＡ’に差し掛かるまでの間の処理と同様のスキャンパルス発生タイミング調整を行う。
【００５０】
以上の方法でチップ（ダイ）比較を行うための複数チップの１ストライプ分の測定パターンデータが取り込める。
【００５１】
本実施形態によれば、取り込む際にチップＡ内のパターンと画像画素との関係と、チップＡ’内のパターンと画像画素との関係とを一致させているので、繰り返しチップ（ダイ）をダイ対ダイ比較で検査する際に複数画像画素の重み付け加重平均などの手段で、見かけ上の画像画素の位置を補正する工程が不要となり、センサ取り込み画像のぼやけや欠陥パターン部分の信号が減衰することなく欠陥判定できるようになるため検査装置の検出感度を向上することかできる。
【００５２】
以上の説明はステージをＦＷＤ方向に移動させて画像を取り込む場合であるが、ステージをＢＷＤ方向に移動させる場合にはＸ方向にｎ個のチップが形成されているうちのｎ番目のチップをダイ比較の基準としてメモリに取り込み、（ｎ−１）番目のチップのセンサ画像データを取り込むのと同時に、パターンメモリを読み出して、ｎ番目のチップと（ｎ−１）番目のチップの測定パターンデータを比較回路１８に並列に送り込み欠陥判定を行わせる。以降、順次ｎ番目のチップと１個目のチップの比較まで動作させる。
【００５３】
Ｘ方向のチップ構成数が３つの場合は、図６に示すように、チップＡ”の測定パターンデータを取り込む際に、チップＡの測定パターンデータを再度パターンメモリから読み出すことと、第３のチップの測定パターンデータを比較回路１８に並列に送り込み欠陥判定を行わせる。
【００５４】
Ｘ方向のチップ構成数が４つ以上の場合も同様にチップＡの測定パターンデータと取り込み中のチップの測定パターンデータを比較回路１８に並列に送り込み欠陥判定を行わせる。
【００５５】
短冊幅方向（Ｙ方向）に繰り返されているチップ同士を比較する際には、各チップの開始Ｙ座標に基づいて、検査ストライプ位置（Ｙ座標）を調整して、画像画素の差し掛かり具合を一致させる。
【００５６】
なお、上記実施形態では、時間同期方式でスキャンパルスを発生させていたが、図７に示すような位置同期方式でスキャンパルスを発生させても良い。なお、図７では、縦方向の点線はスキャンパルスが発生した位置を示し、横方向の点線は画像画素の区切りを表している。ＸＹθテーブル１２がＸ方向に画像画素寸法だけ移動する都度スキャンパルスを発生させる。スキャンパルスを発生するＸ座標は、チップＡのメモリ取り込み開始Ｘ座標（図４のｔ２ポイント）を起点としてＸ座標の双方向（±Ｘ方向）に画像画素寸法毎に定義しておく。スキャンパルスを発生するＸ座標は、チップＡ’のメモリ取り込み開始Ｘ座標（図４のｔ４ポイント）を起点として、Ｘ座標の双方向（±Ｘ方向）に画像画素寸法毎に定義しておく。チップＡのメモリ取り込みが終了するまでの間、スキャンパルスは、チップＡの取り込み開始Ｘ座標を基準に定義されたスキャンパルス発生ポイント毎に発生する。チップＡのメモリ取り込み終了後〜チップＡ’のメモリ取り込み終了後の間、スキャンパルスは、チップＡ’の取り込み開始Ｘ座標を基準に定義されたスキャンパルス発生ポイント毎に発生する。
【００５７】
位置同期方式の場合、テーブル１２が一定速度でなくても、メモリ取り込み開始Ｘ座標に一致した碁盤の目状の画像を取り込むことができる。
【００５８】
なお、チップＡのメモリ取り込み開始Ｘ座標が画像画素の端に一致しなくても良い。この場合、チップＡ’領域取り込み開始Ｘ座標と画像画素（センサ画素）との位置関係が、チップＡのメモリ取り込み開始Ｘ座標と画像画素との位置関係を再現できるようにする。
【００５９】
なお、位置同期方式の場合、スキャンパルスが出力されても検査イネーブル信号が非アクティブ状態の時は、スキャンパルス毎に画像が取り込まれるが、取り込まれた画像は、メモリ又は比較回路に送られず、検査が行われない。検査イネーブル信号が非アクティブである時刻ｔ１〜ｔ２，ｔ３〜ｔ４，ｔ５〜ｔ６の間は、スキャンパルスが出力されていても、
チップ間の走行中では、センサ取り込み画像は実際には検査の欠陥判定をすることはない。検査の欠陥検出動作は，検査イネーブル信号６１がアクティブ状態（Ｌｏｗレベル）に行なわれる．
（第２の実施形態）
以上説明した第１の実施形態では、時刻ｔ２〜ｔ３の間に、チップＡから得られた測定パターンデータをパターンメモリ３０に格納する。そして、時刻ｔ４〜ｔ５の間に、チップＡ’から得られた測定パターンデータを得ると共に、対応する測定パターンデータをメモリから読み出し、二つの測定パターンデータを比較回路１８に並列に送り込み欠陥判定を行わせている
比較回路１８での比較判定処理が画像取り込み速度に比べて充分早い場合には問題ない。しかし、比較回路１８での比較判定処理が画像取り込み速度より遅れた場合には、比較処理が間に合わない「タイミングエラー」を起こすことになる。このエラーを検知した場合には、一旦比較処理を中断して、検査速度を遅くするためにステージ走行速度を下げるか、比較回路１８での負荷を軽くするために検査ストライプ幅を細くする処理を施したうえでリトライ、すなわち当該ストライプの検査をやり直すことになる。
【００６０】
本実施形態では、パターンメモリ３０は、ストライプの検査中に全てのチップのストライプ全長の測定パターンデータを格納可能な容量を備えている。また、ストライプの検査中でパターン格納途上であっても、新たに取り込み中の測定パターンデータの書き込みとすでに格納済みの当該測定パターンデータの読み出しを並行可能に構成している。さらに、現在取り込み中のチップ以前の、その検査ストライブでの格納済みの測定パターンデータを読み出すことも可能とする。
【００６１】
この構成で、ストライプ先頭からチップＡの測定パターンデータをパターンメモリ３０に格納する。チップＡ’画像の測定パターンデータをパターンメモリ３０に格納開始するのと同時に、パターンメモリ３０からチップＡの測定パターンデータとチップＡ’の測定パターンデータを並行して読み出して比較回路１８に並列に送り込み欠陥判定を行わせる。
【００６２】
この構成において、パターンメモリ３０からの読み出しは、比較回路１８での比較判定処理の進行に応じて行われることになる。従って、比較回路１８での比較判定処理がチップ画像取り込み速度より遅い場合であっても、パターンメモリ３０への書き込みが先行するだけで、測定パターンデータの格納と比較処理は進められる。比較回路１８での第１とチップＡ’画像の比較判定処理がチップＡ’画像を取り込みが終わった時点で完了していなくても、ステージの走行は続き、引き続き第３以降のチップの画像取り込みに進める。比較回路１８での比較判定処理は追って進行する。１ストライプ分の複数チップの画像を取り込み終わった時点で、比較回路１８での比較判定処理の終了を待ち、次のストライプに進める。
また、図８に示すように、検査ストライプ全長を取り込んだ後に、パターンメモリ３０から測定データを読み出して比較判定を行うことも可能である。
【００６３】
（第３の実施形態）
以上説明した第１〜第２の実施形態は、検査用の検査基準データ（参照パターンデータ）がなくてもダイ対ダイ比較を行えるが、以下に説明するように、試料作成時の設計データを読み込んでダイ対データベース検査を併用する場合でも、本発明のチップ毎に画像画素位置とパターン位置の関係を揃えることは実施可能である。
【００６４】
まず、チップの開始終了座標をオペレータが顕微鏡などの観察光学系を用いて被検査マスクを目視確認しながら座標特定していた工程を、設計データのデータ記述構成の特徴を利用して自動的に行う。
【００６５】
設計データは図９に示すようにチップの定義とセルの定義か階層構造になっている。なお、この例では、チップの配置座標は図３のように該チップの左下頂点と定義している。このようなデータ構造であれば、チップの配置座標の状況から、このマスクのチップは「第１のチップの配置原点座標１」および「第２のチップの配置原点座標２」という具合に２カ所に配置されていることを読み取ることができる。
【００６６】
このため、第１のチップの開始座標（Ｘ、Ｙ）、第２のチップの取り込み開始点でダイ−ダイ比較を開始する座標、これら第１と第２のチップの領域が終了し隙間となる部分、第３のチップ以降も同様に座標を読み取り、１ストライプ検査の終了座標までをオベレー夕の教示なしで自動認識することができる。
【００６７】
最近はさらに集積度の高いＬＳＩの出現が望まれ、これに伴って光転写装置の解像度をさらに向上させることが望まれている。この要望を実現する手段として、フォトマスクに光の干渉を利用する位相シフトパターンを設けることが提案されている。即ち、図３に示したフォトマスクにおいて、これらメインパターン５２の特に微細パターンの形成が要求される部分に位相シフトパターンを形成することが必要となっている。
【００６８】
位相シフトパターンを用いたマスクを検査すると検査光の波長によってはパターンエッジ部分で光量の変化量が急峻になるなど、従来にない特殊な現象が生じて、ダイ−データベース比較方式ではセンサ像によく一致する参照データを発生できないケースが生じるようになった。
【００６９】
ダイ−ダイであれば、このような検査光の波長に依存するパターンエッジ部分の特殊な振る舞いは、比較するにあたっての基準パターンデータと被検査パターンの双方に存在するので、相殺されることになり、結局は擬似欠陥を回避して本来の欠陥を検出することが可能になる。反面、２つのチップに同じ欠陥が存在した場合、その欠陥部を検出できない欠点もある。
【００７０】
このように、ダイ−ダイ方式とダイ−データベース方式はそれぞれ長所・短所があるため併用することはすでに検討されている（特願２００２−２４０８５８）。
【００７１】
図１０に比較回路１８内でダイ−ダイとダイ−データベース比較を行うためのパターン検査装置の構成を示す。図１０に示すパターン検査装置には、図１に示すパターン検査装置に対して、展開回路２１及び参照データ発生回路２２を更に具備する。
【００７２】
フォトマスク１１へのパターン形成時に用いた設計データは、磁気ディスク１９から制御計算機２０を通して展開回路２１に読み出される。展開回路２１では、設計データがビットパターンデータに展開され、このビットパターンデータは参照データ発生回路２２に送られる。
【００７３】
参照データ発生回路２２では、展開回路２１から送られてきた図形のビットパターンデータに適切なフィルタ処理を施すことにより、多値の参照パターンデータが生成される。参照データ発生回路２２におけるフィルタは、拡大光学系１４の解像特性やフォトダイオードアレイ１５のアパーチャ効果、隣接画像画素間の干渉などによって生じるぼやけを模擬するものである。即ち、センサ回路１６から得られた測定パターンデータにはこのぼやけが生じた状態にあるため、設計側のデータにもフィルタ処理を施して測定パターンデータに合わせるためである。
【００７４】
また、比較回路１８には、図１１に示すように、ダイ−データベース比較用の回路１８ａとダイ−ダイ比較用の回路１８ｂとが設けられている。ダイ−データベース比較用の回路１８ａには、参照データ発生回路２２で得られる参照データとセンサ回路１６で得られるセンサデータが入力される。ダイ−ダイ比較用の回路１８ｂには、センサデータと、センサデータを一旦パターンメモリ３０に格納して所定の条件が成立後から読み出されるセンサデータが入力される。
【００７５】
比較回路１８では、ダイ−データベース比較方式と、ダイ−ダイ比較方式との２つの検査モードを有し、これらの一方又は両方を同時に行うようになっている。
【００７６】
比較回路１８はダイ−ダイ比較を併用している期間は、ダイ−データベース比較による欠陥検出とダイ−ダイ比較の両方で欠陥を検出するが、これらはそれぞれ異なる欠陥判定条件や欠陥判定しきい値を適用するのが良い。このため、描画装置の描画異常などによる複数チップに共通した欠陥はダイ−データベース比較により検出し、微細パターンの線幅異常などデータベース比較方式では検出感度を向上しにくい欠陥はタイーダイ比較で検出するなど、従来のダイ−データベース比較とタイ−ダイ比較の単機能機では実現し得なかった検出性能を実現できる。
【００７７】
図１２は、本実施形態の検査装置において、検査ストライプ１本分の工程を説明するためのタイムチャートである。ここで例示する被検査マスクのチップ構成は、図３に示す如く検査ストライプ長さ方向（Ｘ方向）に２つのチップが配置されているものとする。さらに、例示しているストライプは予めダイ−ダイ検査すべき指定が為されていて、検査開始前のダイ抽出工程においてもダイ−ダイ検査し得ることを検出済みとする。
【００７８】
ダイ−ダイ検査し得る領域は時刻ｔ４からｔ５の区間である。ダイ−データベース検査は時刻ｔ１からｔ６の全期間に渡って行われる。時刻ｔ１からダイ−データベース検査が始まり、時刻ｔ２に達した時からチップＡの検出画像はパターンメモリ３０にも取り込まれる。時刻ｔ３でチップＡの境界のダイシングと呼ばれる部分に差し掛かるため、パターンメモリ３０への取り込みを完了させる。時刻ｔ４でダイ−ダイ検査のため、チップＡ’の検出画像をダイ−ダイ比較用回路１８ｂに入力すると共に、パターンメモリ３０からチップＡの検出パターン像を読み出して、ダイ−ダイ比較用回路１８ｂに入力する。
【００７９】
ダイとダイの隙間部分でセンサスキャンパルスの発生タイミングを調整して、チップ毎に画像の画像画素位置とパターン位置の関係を揃えるため、ダイ−データベース比較のための参照データ側も、これに合わせた画像画素で設計データからデータ展開を行って、ダイ対ダイ比較と同様に比較回路での比較に際してダイ画素位置合わせを不要にできる。
【００８０】
設計データが利用できれば、その情報からダイ−ダイ検査に必要なチップの配置状態、チップ構成数、チップ寸法、繰り返しピッチなどを読み取り、自動で検査に着手できる。オペレータによるティーチング無くとも自動でキャリブレーション、アライメント、ダイ−ダイ検査を行える。
【００８１】
（変形例）  なお、本発明は上述した各実施形態に限定されるものではない。以上の説明では、各ダイの開始座標とセンサスキャンパルスのタイミングの位相を一致させる方法を説明しているが、本発明の趣旨は、必ずしもセンサ画像のメッシュの位相がダイの開始座標に同期している必要はなく、第１のダイの開始座標がセンサ画像のちょうど中央で始まったとしたら、第２のダイの始点も画像画素のちょうど中央にかかるようにタイミングを調整すれば良い。すなわち、第１の画像画素に対する位相を記録し、その位相を第２のダイ以降にも再現させるように制御しても良いのである。
【００８２】
以上説明した各実施形態は、１つの撮影手段でダイ対ダイ比較を行わせる場合を述べているが、二つの撮影手段があり、それぞれの撮影手段の光軸を微調整する手法が採れない場合でも、本発明の方式は応用可能である。つまり、機械的にそれぞれの撮影手段の光軸を画像画素単位まで一致させるのが困難な場合には、一方の取り込み手段にセンサスキャンパルスのタイミングを調整する手段を設けて、センサスキャンパルスをそのダイの座標に合わせて発生させれば良い。
【００８３】
測定パターンデータを取得するために検出するのは、必ずしも透過光に限定されず、反射光を用いてもよく、更には透過光と反射光の両方を同時に用いてもよい。検査に用いる光源は必ずしも光に限定されず、電子線を用いることもできる。光源として電子線を用いた場合は、反射光や透過光の代わりに２次電子を検出すればよい。
【００８４】
また、被検査試料は必ずしもフォトマスクに限るものではなく、本発明は半導体基板や液晶基板などに形成された極小パターンの欠陥検査に適用することも可能である。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【００８５】
【発明の効果】
以上説明したように本発明によれば、ダイ−ダイ比較で検査する際、見かけ上の画像の画素の位置を補正することなく検査することができ、欠陥検査装置の操作性と欠陥検出性能を向上することができる。その結果、露光用マスクや半導体素子、ＬＣＤ生産歩留まりが向上すると共に製品の手戻りが減少し、総生産コストを削減することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係わるパターン検査装置の概略構成を示す図。
【図２】フォトマスクの検査ストライプの説明図。
【図３】一般的なフォトマスクに描かれているパターンの構成を示す概念を示す平面図。
【図４】第１の実施形態に係わる検査ストライプ１本分の工程を説明するためのタイムチャート。
【図５】第１の実施形態に係わるダイ領域中のパターンと画像取り込み時の画像画素との関係を示す図。
【図６】第１の実施形態に係わる検査ストライプ１本分の工程を説明するためのタイムチャート。
【図７】第１の実施形態に係わるダイ領域中のパターンと画像取り込み時の画像画素との関係を示す図。
【図８】第２の実施形態に係わるダイ領域中のパターンと画像取り込み時の画像画素との関係を示す図。
【図９】設計データの構造を示す図。
【図１０】第３の実施形態に係わるパターン検査装置の概略構成を示す図。
【図１１】図１０のパターン検査装置に用いた比較回路の構成を示すブロック図。
【図１２】第３の実施形態に係わる、検査ストライプ１本分の工程を説明するためのタイムチャート。
【符号の説明】
１１…フォトマスク、１２…ＸＹθテーブル、１３…光源、１４…拡大光学系、１５…フォトダイオードアレイ、１６…センサ回路、１７…位置回路、１８…比較回路、１９…磁気ディスク、２０…制御計算機、２８…レーザ測長システム、３０…パターンメモリ、４０…スキャンタイミングコントローラ
【図１】
2004212221.tif 000003
【図２】
2004212221.tif 000004
【図３】
2004212221.tif 000005
【図４】
2004212221.tif 000006
【図５】
2004212221.tif 000007
【図６】
2004212221.tif 000008
【図７】
2004212221.tif 000009
【図８】
2004212221.tif 000010
【図９】
2004212221.tif 000011
【図１０】
2004212221.tif 000012
【図１１】
2004212221.tif 000013
【図１２】
2004212221.tif 000014