(57)【要約】【課題】シリコン（Ｓｉ）基板上に結晶性に優れた窒化物系ＩＩＩ−Ｖ族化合物半導体を製造する方法の提供。【解決手段】シリコン（Ｓｉ）基板上に、四価元素からなる原子層を成長し、引き続いて炭素（Ｃ）からなる原子層を成長し、さらに引き続いて窒化インジウム（ＩｎＮ）を代表とする窒化物系ＩＩＩ−Ｖ族化合物半導体からなる半導体層を成長することによって、Ｓｉ基板の最表面に結晶性の良好な窒化物系ＩＩＩ−Ｖ族化合物半導体からなる半導体層を形成する。【選択図】  図３
2004259738.tif 000002
【特許請求の範囲】
【請求項１】
シリコン（Ｓｉ）基板上に、四価元素からなる原子層を成長する工程と、引き続いて炭素（Ｃ）からなる原子層を成長する工程と、さらに引き続いて窒化物系ＩＩＩ−Ｖ族化合物半導体からなる半導体層を成長する工程とを含む窒化物系ＩＩＩ−Ｖ族化合物半導体の製造方法。
【請求項２】
該窒化物系ＩＩＩ−Ｖ族化合物半導体が窒化インジウム（ＩｎＮ）である請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物半導体の製造方法。
【請求項３】
該四価元素が、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、ニオブ（Ｎｂ）、チタン（Ｔｉ）、バナジウム（Ｖ）およびジルコン（Ｚｒ）よりなる群から選択される少なくとも１つの元素である請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物半導体の製造方法。
【請求項４】
該四価元素からなる原子層の層厚が、０．５原子層以上２原子層未満である請求項２記載の窒化物系ＩＩＩ−Ｖ族化合物半導体の製造方法。
【請求項５】
該炭素（Ｃ）からなる原子層の層厚が、０．５原子層以上である請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物半導体の製造方法。
【請求項６】
該ＩｎＮからなる原子層を成長する方法が、プラズマ励起した窒素を用いた分子線エピタキシー法または基板照射前に熱分解したアンモニアを用いた分子線エピタキシー法である請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物半導体の製造方法。
【請求項７】
シリコン（Ｓｉ）基板上に、Ｇｅ、Ｓｎ、Ｈｆ、Ｎｂ、Ｔｉ、ＶおよびＺｒよりなる群から選択される少なくとも１つの元素からなる原子層と炭素（Ｃ）からなる原子層とが順次形成され、その上に窒化物系ＩＩＩ−Ｖ族化合物半導体層が形成されている半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、窒化物系ＩＩＩ−Ｖ族化合物半導体およびその製造方法に関し、特に、シリコン（Ｓｉ）基板上に結晶性に優れた窒化物系ＩＩＩ−Ｖ族化合物半導体、特に、窒化インジウム（ＩｎＮ）の半導体層を成長するための製造方法に関する。さらに、本発明は、結晶性に優れた窒化物系ＩＩＩ−Ｖ族化合物半導体を含む半導体装置も提供する。
【０００２】
【従来の技術】
窒化インジウム（ＩｎＮ）や窒化ガリウム（ＧａＮ）に代表される窒化物系ＩＩＩ−Ｖ族化合物半導体は、発光波長が紫外線から赤色まで変化させられることから、可視光〜紫外の発光・受光デバイス用材料として開発が進められ、種々の次世代のデバイス分野への応用が期待されている。
特に、ＩｎＮのバンドギャップは約０．７５ｅＶであり、光通信波長域の光素子への応用ができる材料である。また、ＩｎＮの電子移動度は理論的に４０００ｃｍ２／Ｖｓであり、既存の半導体の電子速度を凌駕するものと予測され、高周波ハイパワー電子デバイスへの応用が期待される。
【０００３】
窒化物系ＩＩＩ−Ｖ族化合物半導体を成長する際、基板と格子定数が整合しないと、形成された窒化物系ＩＩＩ−Ｖ族化合物半導体には、基板との格子定数差に起因した非常に多くの結晶欠陥（転位）が発生し、これらの欠陥は、レーザー素子や電界効果トランジスターの寿命、信頼性、生産性を大きく損なうものである。
特に、上記したＩｎＮの特性を十分に発揮させるためには、欠陥のない高品質の結晶を得る必要がある。
従来、窒化物系ＩＩＩ−Ｖ族化合物半導体を成長する基板として、サファイア（Ａｌ２Ｏ３）基板（特許文献１）や炭化珪素（ＳｉＣ）基板（特許文献２）などが主に用いられ、結晶成長技法と同時に複雑な外部プロセスを用いて、欠陥の低減を図っている。
しかしながら、上記の材料を用いた基板は、高価であり、また大口径のウェハを得ることが困難であった。
【０００４】
そこで、最近、これら以外の基板として、安価なＳｉ基板が用いられるようになってきた。Ｓｉ基板は、サファイア基板の１／１０、ＳｉＣ基板の１／１００程度の価格で入手でき、さらに、大口径のウェハを作製することができるので、Ｓｉ基板を用いれば、生産性が向上し、低コストな窒化物系ＩＩＩ−Ｖ族化合物半導体を作製することが可能である。
Ｓｉ基板を用いる場合、その上に形成するＩＩＩ−Ｖ族化合物半導体層の結晶性を向上させるために、Ｓｉ基板と窒化物系ＩＩＩ−Ｖ族化合物半導体の間にＳｉＣ層を挿入し、格子定数を整合させる方法が取られている（特許文献３）。
【０００５】
【特許文献１】
米国特許第５，２９６，３９５号明細書
【０００６】
【特許文献２】
特開２００１−１７７１８９号公報（第３図）
【０００７】
【特許文献３】
特開２００１−１７７１９０号公報（第２図）
【０００８】
【発明が解決しようとする課題】
まず、ウルツ鉱構造のＩＩＩ−Ｖ族化合物半導体およびＳｉＣの極性面について述べる。ＳｉＣに関してはいくつかの構造が存在するが、ここでは六方晶系を考える。
【０００９】
図１は、窒化物系ＩＩＩ−Ｖ族化合物半導体の例としてＩｎＮの結晶中の結合の状態を二次元で表した概略図である。この図において、Ｉｎ原子に着目した場合、下方に結合の手が１本伸びており、上方には結合の手が３本伸びている（図面では２本しかないが立体的には３本存在する）。次に、Ｎ原子に着目すると、Ｉｎ原子とは逆に上方に結合の手が１本伸びており、下方には結合の手が３本伸びている（図面では２本しかないが立体的には３本存在する）。このように結晶の上と下とで結合の状態が異なっており、図１の場合であれば下側をＩｎ極性面、上側を窒素（Ｎ）極性面と呼ぶ。
図示しないが、ＳｉＣの場合も同じように、Ｓｉから結合の手が１本伸びている側をＳｉ極性面、その逆側をＣ極性面と呼ぶ。
【００１０】
各種基板上に、結晶性に優れたＩｎＮを成長するためには、Ｎ極性面を上にして結晶成長することが望ましいということが経験的に明らかとなっている。
Ｎ極性面を上にして結晶成長が進む場合、基板温度５５０℃前後で電気的特性に優れたＩｎＮが成長可能である。一方、Ｉｎ極性面を上にして結晶成長が進む場合には、基板温度３００℃以下にして、ＩＩＩ族元素供給量に対するＶ族元素供給量の比（以下、「Ｖ／ＩＩＩ比」と略記する。ここでは、供給インジウム量に対する供給窒素量の比）をなるべく上げることが望ましいが、結晶性に乏しい膜となる。その理由は明らかではないが、最表面の結合の手の数によって必要なＶ／ＩＩＩ比が変化することが考えられる。
【００１１】
したがって、特性に優れたＩｎＮ層を得るためには、Ｎ極性面を上にして結晶成長させる必要がある。そのためには、ＩｎＮ基板のＮ極性面上にＩｎＮ層を成長すればよい。
また、ＳｉＣ基板上にＩｎＮ層を成長する場合、Ｓｉ極性面の上に成長したＩｎＮ層はＩｎ極性面を持ち、Ｃ極性面の上に成長したＩｎＮ層はＮ極性面を持つことが分っている。すなわち、ＳｉＣ基板のＣ極性面が、ＩｎＮ基板のＮ極性面と等価であるので、ＳｉＣ基板を用いる場合には、基板のＣ極性面上にＩｎＮ層を成長すればよい。
【００１２】
しかしながら、特許文献２に記載されているように、Ｓｉ基板を用いた場合、どちらの面もＳｉ面であることから、図２（ａ）に示すように最表面はＩｎ極性面と等価となる。
Ｓｉ基板を炭化処理して、基板の最表面上にＳｉＣを形成した場合、図２（ｂ）に示すように表面は炭素であっても、炭素終端されたＳｉ面はＮ極性面と等価ではなく、Ｉｎ極性面と等価である。すなわち、Ｓｉ基板上にＳｉＣを形成しても、その表面をＮ極性面と等価な面にすることができず、結晶性の良好なＩｎＮ層を成長することができなかった。
【００１３】
【課題を解決するための手段】
本発明では、鋭意検討を重ねた結果、Ｓｉ基板上に、Ｎ極性面に等価であるＣ極性面を有するＳｉＣ表面を形成する方法を見出し、かくして、結晶性に優れた窒化物系ＩＩＩ−Ｖ族化合物半導体、特にＩｎＮ半導体の製造方法を見出した。
【００１４】
本発明は、シリコン（Ｓｉ）基板上に、四価元素からなる原子層を成長する工程と、引き続いて炭素（Ｃ）からなる原子層を成長する工程と、さらに引き続いて窒化物系ＩＩＩ−Ｖ族化合物半導体からなる半導体層を成長する工程とを含む窒化物系ＩＩＩ−Ｖ族化合物半導体の製造方法を提供する。特に、本発明の製造方法は、該窒化物系ＩＩＩ−Ｖ族化合物半導体が窒化インジウム（ＩｎＮ）であることを特徴とする。
また、本発明の窒化物系ＩＩＩ−Ｖ族化合物半導体の製造方法は、該四価元素が、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、ニオブ（Ｎｂ）、チタン（Ｔｉ）、バナジウム（Ｖ）およびジルコン（Ｚｒ）よりなる群から選択される少なくとも１つの元素であることを特徴とする。
【００１５】
図３に示すように、Ｓｉ基板（ここでは（１１１）面を示してある）の最表面は常にＳｉ面となる。Ｓｉ面を、ＳｉＣ基板のＮ極性面と等価であるＣ極性面にするために、基板の最表面上にＳｉとＣの両方に４配位で結合することができる四価元素からなる原子層を成長し、その上にＣからなる原子層を成長する。該四価元素がＧｅ、Ｓｎ、Ｈｆ、Ｎｂ、Ｔｉ、ＶおよびＺｒよりなる群から選択される少なくとも１つの元素であることが好ましい。
【００１６】
Ｓｉ基板の（１１１）面上に、四価元素として、例えばＧｅの原子層を成長すると、Ｇｅで終端させたＳｉ面が形成される。さらにその上にＣ原子層を成長することで、Ｓｉ基板上にＣ極性面を形成することが可能となる。
【００１７】
本発明の窒化物系ＩＩＩ−Ｖ族化合物半導体の製造方法は、該四価元素からなる原子層の層厚が、０．５原子層以上２原子層未満であることを特徴とする。
四価元素からなる原子層の層厚が０．５原子層未満の場合、表面がＳｉ極性を維持しているため、良好なＣ原子層を形成することができず望ましくない。一方、四価元素からなる原子層の層厚が２原子層以上の場合、次に成長するＣ原子層がＳｉＣの結晶構造を維持できないために望ましくない。
【００１８】
本発明の窒化物系ＩＩＩ−Ｖ族化合物半導体の製造方法は、該炭素（Ｃ）からなる原子層の層厚が、０．５原子層以上であることを特徴とする。炭素原子層の層厚が０．５原子層未満の場合、Ｓｉ極性が強く維持されているため望ましくない。
【００１９】
ここで、本明細書において、例えば、Ｓｉ基板表面上に堆積した原子の被覆率が５０％の場合を０．５原子層という。Ｓｉ基板表面上に堆積した原子の被覆率は電子線回折パターンによって確認することが可能であり、１ｘ１のパターンのとき被覆率は１００％であり、２ｘ１のパターンのとき５０％の被覆率である。また、ＲＥＥＤ振動との併用により、原子層厚、例えば１原子層であるか２原子層であるかを判断することができる。
【００２０】
本発明は、該ＩｎＮからなる原子層を成長する方法が、プラズマ励起した窒素を用いた分子線エピタキシー法または基板照射前に熱分解したアンモニアを用いた分子線エピタキシー法であることを特徴とする。
５５０℃前後の基板温度でＩｎＮの結晶成長ができる方法としては、プラズマ励起した窒素を用いた分子線エピタキシー法がある。
また、基板におけるアンモニアの熱分解を用いた成長では、５５０℃前後の基板温度ではアンモニアが十分に分解しないために良好な結晶を得ることは困難であるが、基板照射前にアンモニアを熱分解する方法では５５０℃でのＩｎＮ成長が可能となる。
【００２１】
本発明は、シリコン（Ｓｉ）基板上に、Ｇｅ、Ｓｎ、Ｈｆ、Ｎｂ、Ｔｉ、ＶおよびＺｒよりなる群から選択される少なくとも１つの元素からなる原子層と炭素（Ｃ）からなる原子層とが順次形成され、その上に窒化物系ＩＩＩ−Ｖ族化合物半導体層が形成されている半導体装置を提供する。
本発明の方法により作製された窒化物系ＩＩＩ−Ｖ族化合物半導体は、結晶性が高く、高い電子移動度を示すので、例えば、高い周波数特性が求められるヘテロ接合電界効果トランジスター等の半導体装置に用いることが有用である。
【００２２】
窒化物系ＩＩＩ−Ｖ族化合物半導体の製造方法のところでも述べたように、Ｓｉ基板上にＣ極性面を形成するためにはＳｉ基板上に四価元素からなる原子層および炭素からなる原子層を順次成長する必要があり、その結果、Ｓｉ基板と窒化物系ＩＩＩ−Ｖ族化合物半導体層との間にＧｅ、Ｓｎ、Ｈｆ、Ｎｂ、Ｔｉ、ＶおよびＺｒよりなる群から選択される少なくとも１つの元素からなる原子層と炭素からなる原子層が含まれることとなる。この構成により、Ｓｉ基板上に、結晶性の良好な窒化物系ＩＩＩ−Ｖ族化合物半導体を形成することができ、かくして、低コストで、高特性の半導体装置を提供することが可能となった。
【００２３】
【実施例】
以下、本発明の窒化物系ＩＩＩ−Ｖ族化合物半導体およびこの半導体を含む半導体装置の具体例を図面を用いて説明するが、本発明は以下の具体例のみに限定されるものではない。
【００２４】
（実施例１）
プラズマ励起した窒素を用いたｐ型Ｓｉ基板上にＮ極性を有するＩｎＮを成長する工程を以下に述べる。基板の導電型は何でもかまわないが、結晶性を評価するために、ホール測定により、キャリア濃度および電子移動度を測定するので、ここではｐ型Ｓｉ（１１１）面を用いた。ホール測定に対しては、高抵抗Ｓｉ基板でもよい。
【００２５】
まず、Ｓｉ基板をＲＣＡ洗浄した後、フッ酸で表面の酸化膜を除去する。その後、真空チャンバーに導入し、排圧１ｘ１０−８Ｔｏｒｒ以下の真空下で基板温度１０００℃で表面酸化膜を完全に除去し清浄なＳｉ表面を得た。
酸化膜を除去した後、基板温度７００℃においてゲルマン（ＧｅＨ４）ガスを流量１０ｓｃｃｍで基板に照射し、１原子層のＧｅを堆積した。
このとき、Ｓｉ基板表面のＧｅ被覆率を電子線回折パターンによって確認し、１ｘ１のパターンになるまでＧｅＨ４を照射して、被覆率を１００％とした。流量を減らした場合には照射時間を長くし、流量を増やした場合には照射時間が短くなる。
照射するガスとしてはＧｅＨ４以外に、ＧｅＨ２Ｃｌ２、ＧｅＨ２Ｆ２、Ｇｅ（ＣＨ３）４などを用いることができる。
【００２６】
Ｇｅの層厚が０．５原子層未満の場合、基板表面がＳｉ極性を維持し、良好なＣ原子層を形成することができず、２原子層以上の場合、Ｃ原子層がＳｉＣの結晶構造を得ることができなかった。
すなわち、本発明においては、基板上に堆積する四価元素の層厚は、１原子層が最も制御が簡単であるが、０．５原子層以上２原子層未満であれば、本発明の効果を達成できることがわかった。
【００２７】
引き続いて、同じ基板温度でＣＨ２Ｃｌ２ガスを流量１０ｓｃｃｍで基板に照射し、１原子層のＣを堆積した。Ｇｅの場合と同様、Ｇｅ上のＣ被覆率は電子線回折パターンによって確認することが可能であり、１ｘ１のパターンになるまでＣＨ２Ｃｌ２を照射して、被覆率を１００％とした。
照射するガスとしてはＣＨ２Ｃｌ２以外に、ＣＣｌ４、ＣＨ２Ｆ２、Ｃ（ＣＨ３）４などを用いることができる。
【００２８】
Ｃの層厚が０．５原子層未満の場合、基板表面がＳｉ極性を維持し、良好なＩｎＮ層を形成することができなかった。
すなわち、本発明においては、基板上に堆積する炭素の層厚は、１原子層が最も制御が簡単であるが、０．５原子層以上であれば、本発明の効果を達成できることがわかった。
【００２９】
この後、引き続いてＲＦプラズマ励起した窒素を用いた分子線エピタキシー法（ＲＦ−ＭＢＥ法）によって、ＩｎＮを成長した。ＩｎＮの成長条件は、基板温度５５０℃で、Ｉｎビーム強度３ｘ１０−７Ｔｏｒｒ、窒素流量２ｓｃｃｍ、ＲＦパワー３００Ｗである。
あるいは、アンモニアを熱分解して基板に照射する分子線エピタキシー法でも同様に成長可能である。
以上の方法を用いて作成したＩｎＮ膜は、表面平坦性に優れ、膜厚５００ｎｍにおいてキャリア濃度５ｘ１０１８ｃｍ−３で電子移動度２５００ｃｍ２／Ｖｓを得た。
【００３０】
（実施例２）
実施例１と同様の方法で、四価元素を堆積させずに、またはＳｎ、Ｈｆ、Ｎｂ、Ｔｉ、ＶもしくはＺｒの各元素を金属の蒸発によって１原子層堆積し、その後Ｃを１原子層堆積した。引き続いて、ＲＦ−ＭＢＥ法により実施例１と同じ条件でＩｎＮを５００ｎｍ厚成長した。層厚の制御上、１原子層が最も容易であるため実施例では１原子層としているが、０．５原子層以上２原子層未満であればよい。
【００３１】
表１に、それぞれの四価元素上に成長したＩｎＮの電子移動度とキャリア濃度を示す。
【００３２】
【表１】
2004259738.tif 000003
【００３３】
いずれの四価元素においても、サファイア基板上に直接成長したＩｎＮの電気的特性（キャリア濃度２ｘ１０１９ｃｍ−３、電子移動度９００ｃｍ２／Ｖｓ）よりも優れた値になっていた。
すなわち、本発明によれば、基板上にまず、四価元素を堆積させ、引き続き炭素を堆積させるので、その後堆積させるＩｎＮの結晶性を向上させることができることが確認された。
【００３４】
（比較例１）
Ｓｉ表面を炭化した場合、基板温度５５０℃ではＩｎＮ成長が見られず、基板温度３００℃以下でようやく膜の成長が見られるようになっており、また膜質も悪いものであった。
【００３５】
（実施例３）
上記の作製方法を用いて、図４に示すＧａＮ／ＩｎＮヘテロ接合電界効果トランジスター（ＨＦＥＴ）をＳｉ基板上に作製した。
まず、実施例１と同様にして、Ｓｉ基板１の表面上に１原子層のＧｅおよび１原子層のＣを堆積した。この上に、ＲＦ−ＭＢＥ法によって、ＩｎＮ層２（膜厚１０００Å、キャリア濃度１ｘ１０１８ｃｍ−３）を成長した。さらに、この上に、ＧａＮバリア層３（膜厚２００Å、キャリア濃度１ｘ１０１６ｃｍ−３）を成長した。次に、ＧａＮバリア層３の上に、ＷＮゲート電極４およびＨｆ／Ａｌソース／ドレイン電極５を形成して、ＨＦＥＴ構造を作製した。
【００３６】
上記のＨＦＥＴ構造の最大発振周波数を測定すると、１００ＧＨｚと高い値を示した。これは、本発明の方法によりＳｉ基板を処理したことによって、その上に成長した層の結晶性が高く、かくして、高い電子移動度の層が得られたためと考えられる。
【００３７】
【発明の効果】
本発明において見出した製造方法および構造を用いることで、Ｓｉ基板上にＣ極性面（Ｎ極性面）を作成することが可能となり、さらにその上にＩｎＮを成長することで、電気的特性に優れた結晶を得ることが可能となる。
【図面の簡単な説明】
【図１】ＩｎＮ結晶の極性を説明する概略図。
【図２】Ｓｉ基板表面の結晶構造（ａ）と表面炭化したＳｉ基板表面（ｂ）の結晶構造を示す概略図。
【図３】Ｓｉ基板（ａ）、１原子層の四価元素の原子層が成長したＳｉ基板（ｂ）、および、さらにＣ原子層が成長したＳｉ基板（ｃ）の結晶構造を示す概略図。
【図４】ＨＦＥＴ構造を示す概略断面図。
【符号の説明】
１・・・Ｓｉ基板、
２・・・ＩｎＮ層、
３・・・ＧａＮバリア層、
４・・・ＷＮゲート電極、
５・・・Ｈｆ／Ａｌソース／ドレイン電極。
【図１】
2004259738.tif 000004
【図２】
2004259738.tif 000005
【図３】
2004259738.tif 000006
【図４】
2004259738.tif 000007