(57)【要約】【課題】本発明は、マグアンプを制御するドロッパ前段制御回路と、ドロッパを制御するドロッパ出力制御回路とにそれぞれ共通の制御電圧を印加して、当該制御電圧により、出力電圧および出力電圧より電圧値の高いドロッパ前段電圧を可変制御可能にしたドロッパ型直流安定化電源装置に於いて、出力端電圧を高圧から低圧へ可変制御した際に、出力端電圧のアンダーシュートが発生する不具合を解消することを課題とする。【解決手段】ドロッパ前段制御回路３０のゲイン部に、出力電圧降下制御時に、ゲインのコンデンサＣ２１の作用を無効化する、スイッチングトランジスタＱ５１、および抵抗Ｒ５１，Ｒ５２，Ｒ５３で構成されたスイッチング回路を付加する。【選択図】　　図４
2004030533.tif 000002
【特許請求の範囲】
【請求項１】
マグアンプを制御する出力段素子の入出力端間に、ゲイン調整用抵抗と、コンデンサおよび抵抗の直列回路とが接続されたドロッパ前段制御回路と、ドロッパを制御するドロッパ出力制御回路とを備え、前記ドロッパ前段制御回路および前記ドロッパ出力制御回路にそれぞれ共通の制御電圧を印加して、前記制御電圧により、出力電圧および前記出力電圧より電圧値の高いドロッパ前段電圧を可変制御可能にしたドロッパ型直流安定化電源装置に於いて、
前記ドロッパ前段制御回路に、前記出力電圧およびドロッパ前段電圧の降下制御時に、前記コンデンサの作用を無効にするスイッチング回路を設けたことを特徴とするドロッパ型直流安定化電源装置。
【請求項２】
マグアンプを制御する出力段素子の入出力端間に、ゲイン調整用抵抗と、コンデンサおよび抵抗の直列回路とが接続されたドロッパ前段制御回路と、ドロッパを制御するドロッパ出力制御回路とを備え、前記ドロッパ前段制御回路およびドロッパ出力制御回路にそれぞれ共通の制御電圧を印加して、前記制御電圧により、出力電圧および前記出力電圧より電圧値の高いドロッパ前段電圧を可変制御可能にしたドロッパ型直流安定化電源に於けるドロッパ前段電圧の応答改善方法であって、
前記制御信号に従い前記ドロッパ前段電圧および出力電圧を降下させる制御時に、前記ドロッパ前段制御回路に設けられた前記コンデンサの作用を無効にして、出力電圧降下制御時に於ける前記ドロッパ前段制御回路の応答を早め過渡的なアンダーシュートを抑制したことを特徴とするドロッパ型直流安定化電源に於けるドロッパ前段電圧の応答改善方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マグアンプを制御するドロッパ前段制御回路と、ドロッパを制御するドロッパ出力制御回路とにそれぞれ共通の制御電圧を印加して、当該制御電圧により、出力電圧および出力電圧より電圧値の高いドロッパ前段電圧を可変制御可能にしたドロッパ型直流安定化電源装置、および同電源装置に於ける前段電圧の応答改善方法に関する。
【０００２】
【従来の技術】
マグアンプ（Ｍａｇｎｅｔｉｃ　Ａｍｐｌｉｆｉｅｒ）は、コイルを恰もスイッチ素子のように動作させて（コイルに交流を流した際の高インピーダンス状態と、直流を流した際の低インピーダンス状態との二つの状態をスイッチとして利用して）出力電圧を安定化する直流安定化電源に適用される。ドロッパ型レギュレータ（ｄｒｏｐｐｅｒ　ｔｙｐｅ　ｒｅｇｕｌａｔｏｒ）は、出力電圧より高い入力電圧から、電圧を降下させて、目的の電圧を得る直流安定化電源として各種電子機器に適用されている。
【０００３】
マグアンプを制御するドロッパ前段制御回路と、ドロッパを制御するドロッパ出力制御回路とに、それぞれ共通の制御信号（制御電圧）を印加して、その制御電圧により、出力電圧、および前記出力電圧より電圧値の高いドロッパ前段電圧を可変制御可能にしたドロッパ型直流安定化電源装置の基本構成、並びにその詳細回路を図１、図２、図３を参照して説明し、従来の前段電圧の制御回路を図６を参照して説明する。
【０００４】
上記ドロッパ型直流安定化電源装置は、図１に示すように、ドロッパ回路１０と、ドロッパ出力制御回路２０と、ドロッパ前段制御回路３０とにより構成される。
【０００５】
ドロッパ回路１０は、図２に示すように、トランス（変圧器）Ｔ１、マグアンプＬ１、ドロッパＱ１等を有して構成され、ドロッパ回路１０の前段電圧（ＨＶＯＵＴ）は、マグアンプＬ１によりＰＷＭ制御されている。ドロッパ回路１０は、ドロッパ出力制御回路２０より供給された制御信号（Ａ）によりドロッパＱ１を制御し、ドロッパ前段制御回路３０より供給された制御信号（Ｂ）によりマグアンプＬ１を制御して、制御信号（ＣＯＮＴＬ，ＣＯＮＴＨ）に従い可変制御した出力電圧（ＶＯＵＴ）を直流安定化出力電源として電源出力端子より出力する。
【０００６】
この出力電圧（ＶＯＵＴ）を直流安定化出力電源として出力する電源出力端子には、クローバー式電圧保護回路（ｃｒｏｗｂａｒ　ｖｏｌｔａｇｅ　ｐｒｏｔｅｃｔｏｒ）、負荷回路等が接続される。
【０００７】
ドロッパ出力制御回路２０は、ドロッパ回路１０の出力電圧（ＶＯＵＴ）と制御信号（ＣＯＮＴＬ，ＣＯＮＴＨ）とをもとに、ドロッパＱ１を制御する制御信号（Ａ）を生成して、当該制御信号（Ａ）をドロッパ回路１０に供給するもので、図３に示すように、制御信号（ＣＯＮＴＬ，ＣＯＮＴＨ）の差電圧に応じた制御電圧を生成し出力するオペアンプＩＣ１１、上記オペアンプＩＣ１１より出力される制御電圧とドロッパ回路１０より供給された出力電圧（ＶＯＵＴ）とを比較してドロッパＱ１を制御する制御信号（Ａ）を生成し出力するオペアンプＩＣ１２等を有して構成される。
【０００８】
ドロッパ前段制御回路３０は、ドロッパ回路１０の前段出力電圧（ＨＶＯＵＴ）と制御信号（ＣＯＮＴＬ，ＣＯＮＴＨ）とをもとに、マグアンプを制御する制御信号（Ｂ）を生成してドロッパ回路１０に出力するもので、図６に示すように、制御信号（ＣＯＮＴＬ，ＣＯＮＴＨ）の差電圧に応じた制御電圧を生成し出力するオペアンプＩＣ２１、上記オペアンプＩＣ２１より出力される制御電圧を反転するオペアンプＩＣ２２、上記オペアンプＩＣ２２の出力電圧をドロッパ前段電圧（ＨＶＯＵＴ）をもとに生成した設定電圧と比較してマグアンプＬ１を制御する制御信号（Ｂ）を生成し出力するオペアンプＩＣ２３等を有して構成される。
【０００９】
上記ドロッパ前段制御回路３０に於いて、上記オペアンプＩＣ２３の出力端と負（−）側入力端との間には、図６に示すように、ゲイン調整用抵抗Ｒ２９が接続されるとともに、抵抗Ｒ３０とコンデンサＣ２１とを直列接続したＣ・Ｒ回路が接続されている。
【００１０】
このＣ・Ｒ回路のコンデンサＣ２１には、ドロッパ前段出力の制御を安定させるために、大きな容量を必要とする。しかしながら、このコンデンサＣ２１の容量を大きくすると、出力電圧（ＶＯＵＴ）を高圧から低圧へ可変制御した際に、前段出力電圧（ＨＶＯＵＴ）のアンダーシュートが大きくなり、これに伴い出力電圧（ＶＯＵＴ）にもアンダーシュートが発生するという不具合があった。
【００１１】
ここで、制御信号（ＣＯＮＴＬ，ＣＯＮＴＨ）に於けるＣＯＮＴＬ−ＣＯＮＴＨ間の電圧をＨＩＧＨレベルからＬＯＷレベル（例；２Ｖ→１Ｖ）に可変した場合の従来の回路動作を図７に示す波形図を参照して説明する。
【００１２】
制御信号（ＣＯＮＴＬ，ＣＯＮＴＨ）に於けるＣＯＮＴＬ−ＣＯＮＴＨ間の電圧をＨＩＧＨレベルからＬＯＷレベル（例；２Ｖ→１Ｖ）に可変すると、この制御電圧の変化に応じて、出力電圧（ＶＯＵＴ）は、直ちに降下（例；１８Ｖ→９Ｖ）する。即ち、制御信号ＣＯＮＴＨの電圧を例えば２Ｖから１Ｖ（１／２）に可変すると、これに追随して、ドロッパ出力制御回路２０のオペアンプＩＣ１１の出力端電圧が下降し、出力段オペアンプＩＣ１２の出力端電圧、即ち制御信号（Ａ）が下降して、ドロッパＱ１が出力電圧（ＶＯＵＴ）を下げる。これにより、クローバー式電圧保護回路、負荷回路等が接続された電源出力端子の出力電圧（ＶＯＵＴ）は、直ちに１８Ｖから９Ｖに下降する。
【００１３】
このドロッパ出力制御回路２０の制御による出力電圧（ＶＯＵＴ）の可変制御に対して、ドロッパ前段電圧（ＨＶＯＵＴ）は、電解コンデンサＣ１の蓄積電荷等により、徐々に低下する。
【００１４】
この際、ドロッパ前段制御回路３０は、制御信号ＣＯＮＴＨの電圧を例えば２Ｖから１Ｖに可変すると、これに追随して、オペアンプＩＣ２２の出力端電圧がＰ１点の電圧より低くなり、オペアンプＩＣ２３の出力端電圧、即ちＰ３点（制御信号（Ｂ））の波形は、ドロッパ前段電圧（ＨＶＯＵＴ）が設定電圧（例；１１Ｖ）になるまでＬＯＷレベルとなる。そして設定電圧（例；１１Ｖ）になった後、上昇していくが、この際、コンデンサＣ２１の充電作用により、その電圧上昇は図示（Ｐ３参照）するように緩やかであり、応答が遅れる。この応答遅れにより、前段出力電圧（ＨＶＯＵＴ）は更に低下する。この前段出力の低下レベルが出力電圧（ＶＯＵＴ）より更に低くなると、出力電圧（ＶＯＵＴ）にもアンダーシュートが生じる。
【００１５】
このように、出力電圧（ＶＯＵＴ）を制御信号（ＣＯＮＴＬ，ＣＯＮＴＨ）により可変でき、更にドロッパ前段電圧（ＨＶＯＵＴ）も出力電圧（ＶＯＵＴ）＋α（一定）となるよう制御するドロッパ型直流安定化電源装置に於いて、従来では、出力電圧（ＶＯＵＴ）を高圧から低圧へ可変制御した際に、ドロッパ前段回路の応答が遅く、アンダーシュートが大きくなり、これが出力電圧（ＶＯＵＴ）に影響を及ぼし、出力電圧（ＶＯＵＴ）にもアンダーシュートが生じる可能性があるという問題があった。
【００１６】
【発明が解決しようとする課題】
上述したように従来では、マグアンプを制御するドロッパ前段制御回路と、ドロッパを制御するドロッパ出力制御回路とに、それぞれ共通の制御電圧を印加して、前記制御電圧により、出力電圧、および前記出力電圧より電圧値の高いドロッパ前段電圧を可変制御可能にしたドロッパ型直流安定化電源装置に於いて、出力電圧（ＶＯＵＴ）を高圧から低圧へ可変制御した際に、前段出力電圧（ＨＶＯＵＴ）のアンダーシュートが大きくなり、これに伴い出力電圧（ＶＯＵＴ）にもアンダーシュートが発生するという問題があった。
【００１７】
本発明は上記実情に鑑みなされたもので、出力電圧（ＶＯＵＴ）を高圧から低圧へ可変制御した際に、出力電圧（ＶＯＵＴ）のアンダーシュートが発生する不具合を解消したドロッパ型直流安定化電源装置およびドロッパ型直流安定化電源に於ける前段電圧の応答改善方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明は、ドロッパ型安定化電源の前段制御回路のゲインに使用しているコンデンサに、放電回路（出力電圧降下制御時に作用を無効にする回路）を設けて、前段電圧の過渡時の応答を早めることにより、出力電圧を高圧から低圧へ可変した際の前段電圧のアンダーシュートを抑制することを特徴とする。
【００１９】
即ち、本発明は、マグアンプを制御する出力段素子の入出力端間に、ゲイン調整用抵抗と、コンデンサおよび抵抗の直列回路とが接続されたドロッパ前段制御回路と、ドロッパを制御するドロッパ出力制御回路とを備え、前記ドロッパ前段制御回路および前記ドロッパ出力制御回路にそれぞれ共通の制御電圧を印加して、前記制御電圧により、出力電圧および前記出力電圧より電圧値の高いドロッパ前段電圧を可変制御可能にしたドロッパ型直流安定化電源装置に於いて、前記ドロッパ前段制御回路に、前記出力電圧およびドロッパ前段電圧の降下制御時に、前記コンデンサの作用を無効にするスイッチング回路を設けたことを特徴とする。
【００２０】
また、本発明は、マグアンプを制御する出力段素子の入出力端間に、ゲイン調整用抵抗と、コンデンサおよび抵抗の直列回路とが接続されたドロッパ前段制御回路と、ドロッパを制御するドロッパ出力制御回路とを備え、前記ドロッパ前段制御回路およびドロッパ出力制御回路にそれぞれ共通の制御電圧を印加して、前記制御電圧により、出力電圧および前記出力電圧より電圧値の高いドロッパ前段電圧を可変制御可能にしたドロッパ型直流安定化電源に於けるドロッパ前段電圧の応答改善方法であって、前記制御信号に従い前記ドロッパ前段電圧および出力電圧を降下させる制御時に、前記ドロッパ前段制御回路に設けられたコンデンサの作用を無効にして、出力電圧降下制御時に於ける前記ドロッパ前段制御回路の応答を早め過渡的なアンダーシュートを抑制したことを特徴とする。
【００２１】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【００２２】
図１はドロッパ型直流安定化電源装置の基本構成を示すブロック図である。このドロッパ型直流安定化電源装置は、ドロッパ回路１０、ドロッパ出力制御回路２０、ドロッパ前段制御回路３０等により構成される。
【００２３】
このうち、ドロッパ回路１０およびドロッパ出力制御回路２０は、既に説明したドロッパ回路およびドロッパ出力制御回路と同様の回路構成である。また、ドロッパ前段制御回路３０は、出力電圧降下制御時に、ゲインのコンデンサ（図４のＣ２１）の作用を無効化する付加回路（図４のＱ５１，Ｒ５１，Ｒ５２，Ｒ５３）の部分が新規に追加された構成である。ここでは、ドロッパ型直流安定化電源装置の構成、並びにその作用は省略する。
【００２４】
ドロッパ回路１０は、図２に示すように、トランス（変圧器）Ｔ１、マグアンプＬ１、ドロッパＱ１等を有して構成され、ドロッパ出力制御回路２０より供給された制御信号（Ａ）によりドロッパＱ１を制御し、ドロッパ前段制御回路３０より供給された制御信号（Ｂ）によりマグアンプＬ１を制御して、制御信号（ＣＯＮＴＬ，ＣＯＮＴＨ）に従い可変制御した直流安定化出力電源電圧（ＶＯＵＴ）を電源出力端子より出力する。この電源出力端子には、クローバー式電圧保護回路、負荷回路等が接続される。ここでは、この電源出力端子より出力される直流安定化出力電源電圧を単に出力電圧と称す。
【００２５】
ドロッパ出力制御回路２０は、ドロッパ回路１０の出力電圧（ＶＯＵＴ）と制御信号（ＣＯＮＴＬ，ＣＯＮＴＨ）とをもとに、ドロッパＱ１を制御する制御信号（Ａ）を生成して、当該制御信号（Ａ）をドロッパ回路１０に供給するもので、図３に示すように、制御信号（ＣＯＮＴＬ，ＣＯＮＴＨ）の電圧の差分に応じた制御電圧を生成し出力するオペアンプＩＣ１１、上記オペアンプＩＣ１１より出力される制御電圧とドロッパ回路１０より供給された出力電圧（ＶＯＵＴ）とを比較してドロッパＱ１を制御する制御信号（Ａ）を生成し出力するオペアンプＩＣ１２等を有して構成される。
【００２６】
ドロッパ前段制御回路３０は、ドロッパ回路１０の前段出力電圧（ＨＶＯＵＴ）と制御信号（ＣＯＮＴＬ，ＣＯＮＴＨ）とをもとに、マグアンプを制御する制御信号（Ｂ）を生成してドロッパ回路１０に出力するもので、図４に示すように、制御信号（ＣＯＮＴＬ，ＣＯＮＴＨ）の差電圧に応じた制御電圧を生成し出力するオペアンプＩＣ２１、上記オペアンプＩＣ２１より出力される制御電圧を反転するオペアンプＩＣ２２、上記オペアンプＩＣ２２の出力電圧をドロッパ前段電圧（ＨＶＯＵＴ）をもとに生成した設定電圧と比較してマグアンプＬ１を制御する制御信号（Ｂ）を生成し出力するオペアンプＩＣ２３等を有して構成される。
【００２７】
本発明の実施形態に於いては、上記図４に示すドロッパ前段制御回路３０に、出力電圧降下制御時に、ゲインのコンデンサＣ２１の作用を無効化する回路（Ｑ５１，Ｒ５１，Ｒ５２，Ｒ５３）を付加する。
【００２８】
即ち、上記オペアンプＩＣ２３の出力端と負（−）側入力端との間には、図４（および図６）に示すように、ゲイン調整用抵抗Ｒ２９が接続されるとともに、抵抗Ｒ３０およびコンデンサＣ２１を直列接続したＣ・Ｒ回路が接続されている。
【００２９】
本発明の実施形態に於いては、上記Ｃ・Ｒ回路のコンデンサＣ２１の両端に、出力電圧（ＶＯＵＴ）を高圧から低圧に可変制御する出力電圧降下制御時に、上記コンデンサＣ２１の作用を無効にする制御回路（短絡回路）を設けた構成としている。この制御回路を、本実施形態では、スイッチングトランジスタＱ５１と、抵抗Ｒ５１，Ｒ５２，Ｒ５３とにより構成している。抵抗Ｒ５２，Ｒ５３は、Ｐ１−Ｐ３間の電圧を分割する分割抵抗である。ＮＰＮ形のスイッチングトランジスタＱ５１は、ベースが上記分割抵抗Ｒ５２，Ｒ５３の接続点に接続され、エミッタがＰ３点（Ｂ）に接続され、コレクタが抵抗Ｒ５１を介して上記Ｃ・Ｒ回路のコンデンサＣ２１と抵抗Ｒ３０の接続点（Ｐ２）に接続され、Ｐ３点がＬｏｗレベルにあるときを含め、ベース電圧がスイッチオフ電位になるまでスイッチオン状態となる。
【００３０】
ここで、上記した本発明の実施形態に於ける、上記コンデンサＣ２１の作用を無効にする制御回路（短絡回路）の動作について、図５に示す各種信号の波形図を参照して説明する。ここでは、制御信号（ＣＯＮＴＬ，ＣＯＮＴＨ）に於けるＣＯＮＴＬ−ＣＯＮＴＨ間の電圧をＨＩＧＨレベル（２Ｖ）からＬＯＷレベル（１Ｖ）に可変した場合の出力電圧降下制御時の動作を例に説明する。
【００３１】
制御信号（ＣＯＮＴＬ，ＣＯＮＴＨ）に於けるＣＯＮＴＬ−ＣＯＮＴＨ間の電圧をＨＩＧＨレベルからＬＯＷレベル（例；２Ｖ→１Ｖ）に可変すると、この制御電圧の変化に応じて、出力電圧（ＶＯＵＴ）は、上述した従来例と同様の作用で、直ちに降下（例；１８Ｖ→９Ｖ）する。
【００３２】
このドロッパ出力制御回路２０の制御による出力電圧（ＶＯＵＴ）の可変制御に対して、ドロッパ前段電圧（ＨＶＯＵＴ）は、上述した従来例と同様の作用で、徐々に低下する。
【００３３】
この際、ドロッパ前段制御回路３０は、制御信号ＣＯＮＴＨの電圧を例えば２Ｖから１Ｖに可変すると、これに追随して、オペアンプＩＣ２２の出力端電圧がＰ１点の電圧より低くなり、オペアンプＩＣ２３の出力端電圧、即ちＰ３点（制御信号（Ｂ））の波形は、ドロッパ前段電圧（ＨＶＯＵＴ）が設定電圧（例；１１Ｖ）になるまでＬＯＷレベルとなる。そして設定電圧（例；１１Ｖ）になった後、上昇していく。この際、本発明の実施形態により付加された、出力電圧降下制御時に上記コンデンサＣ２１の作用を無効にする制御回路（短絡回路）が存在しない際は、上述したように、コンデンサＣ２１の充電作用で上記電圧上昇が緩慢になり、この応答遅れにより、前段出力電圧（ＨＶＯＵＴ）だけでなく、出力電圧（ＶＯＵＴ）にもアンダーシュートが生じる。
【００３４】
これに対して、本発明の実施形態に於いては、出力電圧降下制御時に、上記コンデンサＣ２１の作用を無効化し、上記コンデンサＣ２１の動作タイミングを遅らせることによって、出力電圧（ＶＯＵＴ）にアンダーシュートが生じる不都合を解消している。
【００３５】
上記したように、制御信号（ＣＯＮＴＬ，ＣＯＮＴＨ）に於けるＣＯＮＴＬ−ＣＯＮＴＨ間の電圧を２Ｖから１Ｖ（１／２）に可変した際、出力電圧（ＶＯＵＴ）は、直ちに１８Ｖから９Ｖ（１／２）に変化する。これに対して、前段出力電圧（ＨＶＯＵＴ）は、徐々に低下し、制御したい電圧（例；１１Ｖ）になるまで、Ｐ３点の電圧波形はＬＯＷレベルとなる。Ｐ１点の制御電圧波形は前段電圧と比例した電圧となるため、Ｐ３点の電圧波形がＬＯＷレベルのとき、スイッチングトランジスタＱ５１はスイッチオン状態となる。
【００３６】
Ｐ２の電圧波形に示すように、スイッチングトランジスタＱ５１のオン区間（区間Ａ）は、Ｐ３点の電圧波形がＰ１点の制御電圧に達する途中まで続く。即ち、Ｐ１−Ｐ３間の電圧の差分がスイッチングトランジスタＱ５１にベース電流として流れている期間にわたり、スイッチングトランジスタＱ５１がスイッチオン状態となる。
【００３７】
このスイッチングトランジスタＱ５１がスイッチオン状態にある、Ｐ２点の区間Ａでは、コンデンサＣ５１が無い状態と同等の応答速度を得ることができる。
【００３８】
これによって前段電圧のアンダーシュートを抑えることができ、アンダーシュートのない安定した出力電圧（ＶＯＵＴ）を得ることができる。
【００３９】
【発明の効果】
以上詳記したように本発明によれば、マグアンプを制御する出力段素子の入出力端間に、ゲイン調整用抵抗と、コンデンサおよび抵抗の直列回路とが接続されたドロッパ前段制御回路と、ドロッパを制御するドロッパ出力制御回路とを備え、前記ドロッパ前段制御回路および前記ドロッパ出力制御回路にそれぞれ共通の制御電圧を印加して、前記制御電圧により、出力電圧および前記出力電圧より電圧値の高いドロッパ前段電圧を可変制御可能にしたドロッパ型直流安定化電源装置に於いて、出力端電圧を高圧から低圧へ可変制御した際に、出力端電圧のアンダーシュートが発生する不具合を解消できる。
【図面の簡単な説明】
【図１】マグアンプを用いたドロッパ型直流安定化電源装置の基本構成を示すブロック図。
【図２】図１のドロッパ回路の詳細構成を示す回路図。
【図３】図１のドロッパ出力制御回路の詳細構成を示す回路図。
【図４】本発明の実施形態における、マグアンプを用いたドロッパ型直流安定化電源装置のドロッパ前段制御回路の構成を示す回路図。
【図５】上記実施形態に於ける各部の信号波形を示す図。
【図６】従来のドロッパ前段制御回路の構成を示す図。
【図７】従来のドロッパ型直流安定化電源装置の各部の信号波形を示す図。
【符号の説明】
１０…ドロッパ回路
２０…ドロッパ出力制御回路
３０…ドロッパ前段制御回路
Ｌ１…マグアンプ
Ｑ１…ドロッパ
Ｒ２９…ゲイン調整用抵抗
Ｃ２１…コンデンサ
Ｑ５１…スイッチングトランジスタ
Ｒ５１，Ｒ５２，Ｒ５３…抵抗
【図１】
2004030533.tif 000003
【図２】
2004030533.tif 000004
【図３】
2004030533.tif 000005
【図４】
2004030533.tif 000006
【図５】
2004030533.tif 000007
【図６】
2004030533.tif 000008
【図７】
2004030533.tif 000009