(57)【要約】【課題】パワー半導体などのチップをパッケージ化したパワーモジュールにおいては、モジュール内の複数ある電極(リード)に対してノイズ低減の手段を設けることは取付けスペースの面で困難であった。【解決手段】パワーモジュールにおいて、チップと接続端子とを接続する複数本の電極(8)を一括して単一のフェライトコア(15)にて囲むようにして、かつ、そのフェライトコアをチップ保護用のゲル質のシリコン(14)中に埋設する。【選択図】        図１
2004207432.tif 000002
【特許請求の範囲】
【請求項１】
チップより引き出された電極を個別のノイズ吸収体にて囲み、かつ、ノイズ吸収体をチップ保護用のゲル質の封止材中に埋設したことを特徴とするパワーモジュール。
【請求項２】
上記電極を単一のノイズ吸収体にて囲むようにした請求項１記載のパワーモジュール。
【請求項３】
上記ノイズ吸収体を、ゲル質の封止材中への埋設に替えて、モジュール本体封止用の封止材の中に埋設した請求項１もしくは２記載のパワーモジュール。
【請求項４】
上記電極の接続先である外部接続端子近傍において、前記電極を上記ノイズ吸収体にて包囲した請求項１記載のパワーモジュール。
【請求項５】
チップ及びチップから引き出された電極を保護するゲル質の封止材の中に、ノイズ吸収材を混入したことを特徴とするパワーモジュール。
【請求項６】
チップをゲル質の封止材にて覆い、その上部に設けた封止用の封止材中にノイズ吸収材を混入したことを特徴とするパワーモジュール。
【請求項７】
チップをモールド樹脂にて覆ったトランスファモールドタイプのパワーモジュールにおいて、ノイズ吸収材を含む樹脂にて前記モールド樹脂を覆ったことを特徴とするパワーモジュール。
【請求項８】
チップを搭載するセラミック基板にノイズ吸収材を混入させたことを特徴とするパワーモジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、パワー半導体のスイッチング時に放射される電磁ノイズを低減することを目的として、ノイズ吸収体もしくはノイズ吸収材をノイズ発生位置に搭載したパワーモジュールに関するものである。
【０００２】
【従来の技術】
近年、ＥＭＣ規制が厳しくなる中、汎用インバータを始め、様々な産業機器で放射ノイズの低減が技術課題となっている。特にこれらの主部品であるパワー半導体がスイッチングすることにより発生する放射ノイズの低減については、パワー半導体素子を搭載したパワーモジュール自体のノイズ低減が必要である。
【０００３】
これまではインバータなどの機器でのノイズ対策が主に行われてきたが、前記ＥＭＣ規制をクリアするためユーザーは様々な対策を強いられており、パワーモジュール側での対策としては以下のようなものがある。
【０００４】
スイッチング電源を構成するダイオードの一端にビーズコアを挿入している(例えば特許文献１参照)。
【０００５】
また、大電力用の半導体装置において、ケース内のパワー部全体を磁界不透過部材で覆っている(例えば特許文献２参照)。
【０００６】
また、半導体装置において、モールド樹脂としてエポキシ樹脂に、フェライト粉末を分散させているものがある(例えば特許文献３参照)。
【０００７】
また、電磁波吸収材として、磁性金属粒子とセラミックスとを一体化した複合磁性粒子を含むものがある(例えば特許文献４参照)。
【０００８】
また、汎用インバータ用高周波回路モジュールにおいて、筐体内の空間にフェライトコンパウンド樹脂を充填している(例えば特許文献５参照)。
【０００９】
搭載部品及び配線基板がエポキシ樹脂等によるモールド樹脂で封止された構造の半導体装置において、封止体にフェライト粉末を分散添加している(例えば特許文献６参照)。
【００１０】
【特許文献１】
特開平8-279592号「整流部の組立構造」（段落番号[００１４]、図３）
【００１１】
【特許文献２】
特開平8-293578号「大電力用半導体装置」（段落番号[００３０]、図３）
【００１２】
【特許文献３】
特開平11-407087号「半導体装置」（段落番号[００２５]、図２）
【００１３】
【特許文献４】
特開2001-358493号「電磁波吸収材」（段落番号[００２２]、図１４）
【００１４】
【特許文献５】
特開平5-291783号「汎用インバータ用高周波回路モジュール」（段落番号[０００７]、図１）
【００１５】
【特許文献６】
特開平11-214592号「半導体装置」（段落番号[００４８]、図１）
【００１６】
【発明が解決しようとする課題】
しかしながら、特許文献２のように、パワー部全体を布状の磁界不透過部材で覆う手法では、分散した電極(リード)を覆うのは困難である。
特許文献３では半導体装置のモールド樹脂としてエポキシ樹脂に、フェライト粉末を分散させているが、モールド樹脂が直接パワー半導体素子に接触しているトランスファーモールドタイプでは、樹脂は不純物が低くかつ低応力タイプのものが必要で、樹脂にフェライト粉末を混入することはできない。
特許文献４は、磁性金属粒子とセラミックスとを一体化した複合磁性粒子を含む電磁波吸収材を提供しているが、パワーモジュールのように内部に強化用の樹脂などが充填されているものでは、電波吸収材を別途設けることは困難である。
また、特許文献５および６では、ケース内の空間にフェライトコンパウンド樹脂を充填しているが、チップ表面に接触する樹脂にフェライト粉末を含むと、絶縁性能が低下した。
【００１７】
この発明は、上述した課題を解決できるパワーモジュールを提供するものである。
【００１８】
【課題を解決するための手段】
フェライト材は、分類すると、ハードフェライトとソフトフェライトとがある。ハードフェライトは主に永久磁石に使用され、ＥＭＣ対策用に用いるノイズ吸収体としてはソフトフェライトが広く使用されている。
【００１９】
電流の流れているケーブルや電極には、その周りに磁界が発生し、この磁界がケーブルや電極をアンテナ代りにして電波として外部に放射される。電流が流れている経路をリング状のソフトフェライトによるコア(以下、単にフェライトコアという)に貫通させると、その経路の周囲に発生していた磁界がフェライトコア内に集中するようになり、そのフェライトコア内で熱に変換されることにより、外部に放射される電波の強度が軽減される。
【００２０】
本発明は、パワーモジュールにおいて、内部のチップと接続端子とを接続する複数本の電極を一括して単一のノイズ吸収体にて囲み、かつ、そのノイズ吸収体はチップ保護用のゲル質の封止材中に埋設するようにしている。
【００２１】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１(請求項１対応)によるパワーモジュールの断面図である。このパワーモジュールは、図２に示すように、１相分のパワーモジュール構成となっており(以下の各実施の形態においても同様)、両図で対応する要素には共通の符号を付している。
【００２２】
プラスチック製のケース１の底板である銅ベース板２上には、セラミック基板３が位置し、そのセラミックス基板３上にトランジスタやダイオードなどのシリコンチップ４が搭載されている。
【００２３】
ケース１の上部には、トランジスタＴＲ１のコレクタ端子(C1)５、トランジスタＴＲ２のエミッタ端子(E2)６および、トランジスタＴＲ１のエミッタ(E1)とトランジスタＴＲ２のコレクタ(C2)との共通端子(C2E1)７が設けられている。これらの各端子５〜７は、電極８を通じてシリコンチップ４に接続されている(各端子と電極８との接続については後で参照する図５に示している)。これ以外にトランジスタＴＲ１のエミッタ電極(E1)およびゲート電極(G1)と、トランジスタＴＲ２のエミッタ電極(E2)およびゲート電極(G2)との端子が設けられる。
【００２４】
また、各端子５〜７の下には、ケース１内にナット９が埋め込まれていて、それらのナット９の下部には、凹穴１０が形成されている。これらのナット９に、リード１１を挟んでネジ１２を締め付けることにより、各端子５〜７とリード１１とが電気的に接続される。凹穴１０の側方に設けたエポキシ樹脂１３は、ケース１の強度を増すためのものである。
【００２５】
さて、シリコンチップ４の上面およびそのシリコンチップ４から引き出された４本の電極８の周りには、ゲル質の封止材として、ゲル質のシリコン１４が充填されているが、本実施の形態１では、そのゲル質のシリコン１４中に設けた、ノイズ吸収体としてのフェライトコア１５に４本の電極８が貫通している。フェライトコア１５は長円のリングをなす。
【００２６】
図１のパワーモジュールでは、パワー半導体のスイッチング動作時に発生するノイズが電極を介して放射されるのを、内部電極全体を囲むようにフェライトコア１５を設置することにより、１つのフェライトコア１５で構成でき、また電極８相互が近接する場合などには、小型化が違成できる。
【００２７】
実施の形態２．
図３は、本発明の実施の形態２(請求項２対応)によるパワーモジュールの断面図であリ、図１と同一の要素に対しては共通の符号を付している。この実施の形態２では、４本の各電極８に対して個別にフェライトコア２１を設けており、それぞれのフェライトコア２１はゲル質のシリコン１４内に埋め込まれている。フェライトコア２１は一般に使用されているリング状のものである。フェライトコア２１が囲む位置としては、ゲル質のシリコン１４中に入っていれば、特に制約はない。また、フェライトコア２１がゲル質のシリコン１４の中に完全に埋設させる理由は、フェライトコア２１は、その一部がエポキシ樹脂で覆われると機械的応力が作用して破損する可能性があるためである。
【００２８】
図３のパワーモジュールによれば、パワー半導体のスイッチング動作時に発生するノイズが電極を介して放射されるのを、電極単体毎に対応するフェライトコア２１で防ぐことにによリ、パワーモジュールでのノイズ低減効果が得られる。特に電極８相互の距離が大きい場合や、電極８の構造が各々異なる場合などに個別に設定することができ、全体として省スペースが達成できる。
【００２９】
実施の形態３
図４は、本発明の実施の形態３(請求項３対応)によるパワーモジュールの断面図であリ、図３と比較して異なる点は、ゲル質のシリコン１４は、シリコンチップ４のみを覆っており、４個の各フェライトコア２１は、ゲル質のシリコン１４の上に封止材として位置する熱硬化性のエポキシ樹脂２２内に埋め込まれており、フェライトコア自体は他の部品とは非接触にある。
【００３０】
実施の形態１、２ではフェライトコア１５、２１は弾力性のあるゲル質のシリコン１４内に埋め込まれていたが、この弾力性のためにフェライトコア自体は完全に固定されていない。通常、電極８に位置決めのための切り欠き等を設けたりしてなんらかで固定する措置がとられているため、まったく位置が定まらないこともないが、振動などが加わった場合にある条件下では取付け位置が動く可能性がある。特にフェライトコアが他の部品に近接している場合などは接触による破損などの可能性がある。
【００３１】
しかし、図４のパワーモジュールによれば、各フェライトコア２１はエポキシ樹脂２２内に埋め込まれるているため、振動などが加わった場合にある条件下でもフェライトコア２１が移動することなく、そのため接触による破損などを防止する効果がある。
【００３２】
実施の形態４
図５は、実施の形態４(請求項４対応)によるパワーモジュールを側方から見た断面図であ。コレクタ端子５への電極８の上部(ナット９の側方)に対してフェライトコア２３が挿入されている。この図５では示していない他の上記端子６、７に対しても個別にフェライトコア２３が同様に設置される。
【００３３】
ノイズは、前述したようにパワー半導体のスイッチングにより発生し、アンテナとなる部材を介して外部に放出される。上記の実施の形態１〜３については、パワーモジュールの内部電極について磁界を吸収させる構造であるが、たとえばインバータなどの産業用機器に使用される場合には、外部電極をブスバーや、電力用のパワーボードにて接続する必要がある。このとき、この接続個所がノイズに対して無防備になる。これに対し、従来はインバータ機器側で対策が講じられていた。
【００３４】
本実施の形態４では、外部接続される端子取り付け部の周辺にフェライトコア２３を設置したので、外に剥出しタイプの電極でのノイズ低減効果があり、パワー半導体のスイッチング動作時に発生するノイズがインバータなどの産業用機器に接続される個所の電極を介して放射されるのを防ぐことができる。
【００３５】
実施の形態５．
図６は、本発明の実施の形態５(請求項５対応)によるパワーモジュールの断面図である。上述の実施の形態１〜４のように、パワーモジュールの電極をフェライトコアで囲めばノイズ低減に効果があるが、製品によっては、特に小型のパワーモジュールなどは、通常端子間の距離が小さく、かつ製品自体も大変小さいため、個別のフェライトコアを設置することができないことも考えられる。
【００３６】
この実施の形態５はこのような場合に有効は手段であり、上記ゲル質のシリコン１４中に、ノイズ吸収材として例えばフェライト材を粉末状にして満遍なく混入させたノイズ吸収材含有のゲル質のシリコン２３を使用しており、内部にある構成部品をすべて上面及び側面を取り囲むことにより、発生磁界を吸収することが可能となる。尚、フェライトコアで電極を囲む場合よりもノイズの低減効界は低くなるが、一般的にこのような小型・小容量のパワーモジュールはノイズレベルも低いため、所望のレベルに低減が可能である。
【００３７】
実施の形態６．
図７は、本発明の実施の形態６(請求項６対応)によるパワーモジュールの断面図である。実施の形態５では、ゲル質のシリコン中にノイズ吸収材を混入させたものであったため、チップ表面に薄いゲル膜に覆われたノイズ吸収材が近接して存在することになる。この場合、チップ表面での絶縁性が低下して、チップに高電圧が印加さそれと絶縁破壊を招くことがある。
【００３８】
この実施の形態６では、まずチップ４の表面には通常のゲル質のシリコン１４で覆い、その上に封止される封止材としてのエポキシ樹脂２４中に、上記ノイズ吸収材を混入させており、そのため、チップ近傍での絶縁が低下することはなくなる。特に小型のパワーモジュールなどで、高耐圧の製品であり、個別のノイズ吸収材を設置することができないような場合に本実施の形態６を適用することでサイズを大型することなく、かつ素子特性に影響を与えることなく、パワー半導体のスイッチング動作時にチップ及びワイヤーから放射されるノイズを低減することができる。
【００３９】
実施の形態７．
図８は、本発明の実施の形態７(請求項７対応)によるパワーモジュールの断面図である。本実施形態７においては、トランスファーモールド構造のパワーモジュールヘの適用例を示している。トランスファーモールドタイプは、モールド樹脂が直接パワー半導体素子に接触するため、樹脂は不純物が低くかつ低応力タイプのものが開発されてきた経緯があり、この樹脂にノイズ吸収材を混入したりして材質を変更することは、将来は可能になるかもしれないが現段階では困難が伴う。
【００４０】
そこで実施の形態７では、シリコンチップ及び電極は従来のモールド材２５で覆い、その周りをノイズ吸収材を混入した別の樹脂２６で別モールドしている。これにより、トランスファーモールドタイプのパワーモジュールにおいて、モールド樹脂を変更することなくその外周にリイズ吸収材を混入した樹脂でモールドすることにより、チップヘの電気的特性や機械的応力、信頼性に影響を与えることなく、パワー半導体のスイッチング動作時にチップ、端子及び電極から放射されるノイズを低減することができる。
【００４１】
実施の形態８．
図９は、本発明の実施の形態８(請求項６対応)によるパワーモジュールの断面図である。パワーモジュールにおいては浮遊インダクタンスを低減する方法の一つとして、DBC基板などに代表される薄銅箔回路付きセラミック基板のインダクタンスが電極に比べて小さいことを利用して、この回路を長くすることがある。その場合、この回路パターンがノイズを放射するアンテナとなるため、この部分に対するノイズ対策が必要になる。
【００４２】
実施の形態７までは基本的には、パワー半導体素子の上面側からノイズを吸収することに注目してきたが、この実施の形態８では、パワー半導体素子などのシリコンチップ４が半田等で取付けられているセラミック基板２７に、ノイズ吸収材を混入している。これにより、発生磁界を、チップ下部のセラミック基板２７によって吸収することで、パワー半導体のスイッチング動作時に発生する底面方向へのノイズを低滅することができる。
【００４３】
【発明の効果】
この発明によれば、内部のチップより引き出された電極全てを単一のノイズ吸収体にて囲み、かつ、ノイズ吸収体をチップ保護用の封止ゲル中に埋設したので、スイッチングにより生じる磁界をノイズ吸収体によて効率よく吸収され、外部へのノイズ発生を抑制できる。また、ノイズ吸収体の設置は１個ですむので、モジュール本体が大型化することもない。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるパワーモジュールの断面図
【図２】図１のパワーモジュールの回路図
【図３】本発明の実施の形態２によるパワーモジュールの断面図
【図４】本発明の実施の形態３によるパワーモジュールの側断面図
【図５】本発明の実施の形態４によるパワーモジュールの断面図
【図６】本発明の実施の形態５によるパワーモジュールの断面図
【図７】本発明の実施の形態６によるパワーモジュールの断面図
【図８】本発明の実施の形態７によるトランスファーモールド構造のパワーモジュールの断面図
【図９】本発明の実施の形態８によるパワーモジュールの断面図
【符号の説明】
１  ケース、２  銅ベース、３  セラミック基板、４  シリコンチップ、５〜７端子、８  電極、９  ナット、１３  エポキシ樹脂、１４  ゲル質のシリコン、２１  フェライトコア、２２  エポキシ樹脂、２３  フェライトコア、２３  ノイズ吸収体含有のゲル質シリコン、２４  ノイズ吸収体含有エポキシ樹脂、２５  モールド材、２６  ノイズ吸収体含有樹脂、２７  ノイズ吸収体含有セラミック基板
【図１】
2004207432.tif 000003
【図２】
2004207432.tif 000004
【図３】
2004207432.tif 000005
【図４】
2004207432.tif 000006
【図５】
2004207432.tif 000007
【図６】
2004207432.tif 000008
【図７】
2004207432.tif 000009
【図８】
2004207432.tif 000010
【図９】
2004207432.tif 000011