(57)【要約】【課題】駆動系、制御系の各負荷への電力供給を一時的に停止させる際の電源立ち上げ、立ち下げの各動作の間に給電される制御系負荷が正常に働くことを保証し、各負荷出力端の電源出力制御の最適化を可能にする手段を簡単な構成により実現する。【解決手段】省エネモードへの移行時に、装置本体からの省エネ信号は、ON/OFF制御回路７を介し第1スイッチングＦＥＴ８にOFF信号を出力し、駆動用出力は24Vから0Vに立ち下がる。この出力を制御信号として受ける第２スイッチングＦＥＴ９は、所定値に下がった所でOFF動作をし、制御用出力5Vも立ち下がる。この立ち下がり動作により、駆動用出力が負荷に有効電力を供給する間には制御用出力は動作電位5Vを保つので、駆動系の制御に支障が生じず、システムが安定化する。【選択図】    図１
2004201386.tif 000002
【特許請求の範囲】
【請求項１】
異なる負荷への出力端と、該出力端からの電力供給を制御する出力制御手段を有する電源装置であって、前記出力制御手段は、制御信号を入力することにより一方の出力端側の出力をON/OFFする第１のスイッチング素子と、前記一方の出力端の出力に基づいた制御信号を入力することにより他方の出力端側の出力を一方の出力端と同様にON/OFFする第２のスイッチング素子を備えたことを特徴とする電源装置。
【請求項２】
請求項１に記載された電源装置において、前記第２のスイッチング素子として、前記一方の出力端側の出力電圧よりも低い制御電圧を境界にしてON/OFFの切り替えをするものを用いたことを特徴とする電源装置。
【請求項３】
請求項１に記載された電源装置において、前記一方の出力端の出力電圧を所定の電圧と比較するコンパレータを設け、前記第２のスイッチング素子として、前記コンパレータの比較出力に従いON/OFFの切り替えをするものを用いたことを特徴とする電源装置。
【請求項４】
請求項１乃至３のいずれかに記載された電源装置において、前記第１のスイッチング素子、第２のスイッチング素子の各素子がＦＥＴであることを特徴とする電源装置。
【請求項５】
異なる出力端から電力の供給を受ける駆動系と制御系を有し、該駆動系と制御系の電源装置として請求項１乃至４のいずれかに記載された電源装置を用いる電子機器であって、前記電源装置の前記一方の出力端を駆動系用出力、前記他方の出力端を制御系用出力とし、省電力モードにおける電力の供給の制御指令に基づいて前記第１のスイッチング素子への制御信号を生成する手段を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば駆動系と制御系のように異なる電源電圧を必要とする系を持つ電子機器に用いる電源装置に関し、より特定すれば、省電力モードのように駆動系と制御系への電源の供給を一時的に停止させる際の電源立ち上げ、立ち下げの間に制御系が正常に働くことを保証するように電源の出力制御を行う電源装置及び該電源装置を用いる電子機器に関する。
【０００２】
【従来の技術】
近年、複写機、プリンタをはじめとする画像形成装置や家電製品、パソコンなどの電子機器において、省エネルギー（省電力消費）は重要な課題となってきており、効率改善、消費電力の低減を図るために変換効率の高いスイッチング方式によるコンバータを持つ電源装置をこの種の電子機器に搭載するようになってきている。また、このような電子機器の中には待機状態をとるものがあり、動作中のみならず、待機中においても電力低減が必要であるとされており、省エネモードと称して、必要最小限の回路を動作可能とし、不要な回路への電源供給をカットして待機するモードで動作するようにしている。
待機時の電力は基本的には不要な電力であるため、スイッチング方式電源を採用している画像形成装置ではこの不要な電力消費を減らすべく、待機時電力を必要としない部分を対象に電力供給を停止する制御手段を備えたものが提案されている。具体的には画像形成動作後に電力供給が不要となる周辺機やモータ制御部への電力供給を本体制御部からの指示に基づいてＦＥＴスイッチング素子を用いて切り離す手段に向けられた提案である。
【０００３】
図５は、待機時の電力供給を切り離す手段としてＦＥＴスイッチング素子を用いた従来の電源回路の一例である。図５に示すスイッチング電源においては、駆動用出力端(24V)及び制御用出力端(5V)にそれぞれスイッチング素子であるＦＥＴ８，９が接続され、画像形成装置本体からの省エネ動作モードの指令信号を受けるON/OFF制御回路７によりスイッチングＦＥＴ８，９をON/OFF制御するように構成されている。また、図示のように、ON/OFF制御回路7から各スイッチングＦＥＴ８，9に対して共通の制御信号を入力するような回路構成としているので、省エネ時には両方の系統の画像形成装置本体への電力供給が同時に切り離され、待機時の消費電力を削減する。
図５に示す構成では、省エネ時に周辺機やモータ制御部への電源供給を停止させるが、省エネ待機状態にあっても画像形成装置本体の制御部のように最低限必要な機能を動作させる必要があるので、そうした部分への出力系のみに必要最小限の電源を供給する。その後、画像形成装置本体が稼動状態に入った場合には、省エネ動作モードから復帰するために、省エネ信号が解除され、これに応じたON/OFF制御回路7の動作により、再びスイッチングＦＥＴ８，9各々がONされて周辺機やモータ制御部への電源供給を回復する。
【０００４】
【発明が解決しようとする課題】
ところで、上記した図５の電源装置における省エネモードに従って電源供給の停止動作をする回路において、通常、駆動用出力端の電圧(24V)及び負荷は、制御用出力端の電圧(5V)及び負荷より大きいため、駆動用出力の立ち下がり、立ち上がり時間は制御用出力に比べて時間がかかる。図６は、省エネモードの動作における駆動用出力、制御用出力の各出力の立ち上がり、立ち下がり時の電圧の変化を示すタイムチャートである。図６に示すように、駆動用出力、制御用出力のスイッチングＦＥＴ８，9に同時にOFF動作の起動がかけられると、駆動用出力の立ち下がりに時間がよりかかるため、省エネモードへの移行時に、制御用出力が立ち下がった図中のｔａ時点では、駆動用出力はまだ負荷に電力を供給している状況にある。従って、正常な制御動作が行われずにこのような状況にある負荷が誤動作を起こす可能性がある。また、立ち上がり時の動作においても同様な不具合の生じる可能性がある。
こうした不具合を解消するために様々なアプローチを模索する中で、次に示すような方法によるものが先に検討された（以下「先行技術」という）。
この先行技術は、省エネ信号(XPWON,PWOFF)を入力とするロジック回路（ＦＦ等からなる）とタイマICで生成したクロック信号を制御信号として制御用出力(5VEE,5VCE)と駆動用出力(24V)のON/OFFをシーケンシャルに制御するようにしたものである。即ち、省エネモードに入った際（PWOFFがアクティブ時）には駆動用出力が立ち下がった後に制御用出力が立ち下がり、省エネモードが解除された際（XPWONがアクティブ時）には制御用出力が立ち上って安定した後に駆動用出力が立ち上るように動作を制御している。
しかしながら、この先行技術では、クロック生成回路とロジック回路が必要になるため、回路規模が増大し、その結果コストも大幅にアップするという問題が生じてしまう。
【０００５】
本発明は、異なる負荷への出力端を有し、出力端からの電力供給を制御する出力制御手段を備えた電源装置における上述の従来技術及び先行技術の問題点に鑑みてなされたもので、その目的は、電力の供給を一時的に停止させる際の電源の立ち上げ、立ち下げの各動作の間に電力の供給される負荷（例えば、制御系）が正常に働くことを保証するように、それぞれの負荷への出力端に対する電源の出力制御の最適化を可能にする手段を備えるようにし、しかもその制御手段を簡単な構成として回路規模の増大を防ぎ、コストの低減化を実現するようにした電源装置及び該電源装置を用いる電子機器を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１の発明は、異なる負荷への出力端と、該出力端からの電力供給を制御する出力制御手段を有する電源装置であって、前記出力制御手段は、制御信号を入力することにより一方の出力端側の出力をON/OFFする第１のスイッチング素子と、前記一方の出力端の出力に基づいた制御信号を入力することにより他方の出力端側の出力を一方の出力端と同様にON/OFFする第２のスイッチング素子を備えたことを特徴とする電源装置である。
【０００７】
請求項２の発明は、請求項１に記載された電源装置において、前記第２のスイッチング素子として、前記一方の出力端側の出力電圧よりも低い制御電圧を境界にしてON/OFFの切り替えをするものを用いたことを特徴とするものである。
【０００８】
請求項３の発明は、請求項１に記載された電源装置において、前記一方の出力端の出力電圧を所定の電圧と比較するコンパレータを設け、前記第２のスイッチング素子として、前記コンパレータの比較出力に従いON/OFFの切り替えをするものを用いたことを特徴とするものである。
【０００９】
請求項４の発明は、請求項１乃至３のいずれかに記載された電源装置において、前記第１のスイッチング素子、第２のスイッチング素子の各素子がＦＥＴであることを特徴とするものである。
【００１０】
請求項５の発明は、異なる出力端から電力の供給を受ける駆動系と制御系を有し、該駆動系と制御系の電源装置として請求項１乃至４のいずれかに記載された電源装置を用いる電子機器であって、前記電源装置の前記一方の出力端を駆動系用出力、前記他方の出力端を制御系用出力とし、省電力モードにおける電力の供給の制御指令に基づいて前記第１のスイッチング素子への制御信号を生成する手段を備えたことを特徴とする電子機器である。
【００１１】
【発明の実施の形態】
本発明を添付する図面とともに示す以下の実施形態に基づき説明する。
本発明の電源装置及び該電子機器に係わる実施形態として、ここでは画像形成装置（複写機、プリンタ等）のように、一時的に電源供給を停止するモード（省エネモード）により動作するモータやクラッチのような駆動用負荷とそれを制御するＣＰＵなどの負荷を有する電子機器に用いる電源装置を例示する。
図１は、本発明の電源装置に係わる第１の実施形態の回路構成を示す。本実施形態はモータ、ソレノイド等を駆動する駆動用出力（24V）とＣＰＵ等よりなる制御回路に供給する制御用出力（5V）の２出力端を持つスイッチング電源装置である。
この電源装置の回路は、ＡＣ入力を整流する整流回路１と整流後、ＰＷＭ変調された１次側電圧を駆動用として２次側電圧に変換するトランス２と、２次側出力を整流し、定電圧制御を行うための電圧帰還制御部３と、トランス２の２次側の駆動用出力から制御用出力を生成するＤＣ−ＤＣコンバータ部４と、スイッチングによりＰＷＭ動作するトランス駆動用ＦＥＴ５と、トランス駆動用ＦＥＴ５を制御しＰＷＭ動作させるＰＷＭ制御部６と、画像形成装置本体からの省エネ（一時的な給電停止）信号を受けてスイッチング素子（後記の第１のスイッチングＦＥＴ８）に対し制御信号を出力するON/OFF制御回路７と、ON/OFF制御回路7からの制御信号に従い駆動用出力（24V）をON/OFF制御する第１のスイッチングＦＥＴ８と、駆動用出力を制御信号入力として受けて制御用出力（5V）をON/OFF制御する第２のスイッチングＦＥＴ９を構成要素として備える。
【００１２】
また、電圧帰還制御部３は、駆動用出力を定電圧に保つために、トランス２の２次側に抵抗とフォトカプラ（ＰＣ）３２とトランジスタ３４よりなる回路を設け、駆動用出力の電圧に応じた信号を光信号として帰還する。トランス２の１次側のＰＷＭ制御部６は、フォトカプラ（ＰＣ）３２により帰還した光信号を受けるフォトトランジスタ（ＰＴ）６２を有し、帰還信号値に基いて決められるＰＷＭデューティに従い、トランス駆動用ＦＥＴ５のスイッチング動作を制御することによって定電圧精度が保たれる。なお、この出力を定電圧に制御する手段は、既存の技術を適用することにより実施することが可能である。
ＤＣ−ＤＣコンバータ部４は降圧コンバータＩＣと帰還抵抗部で構成されており、降圧コンバータＩＣは、駆動用出力が入力されてこれをＤＣ−ＤＣ変換により降圧して制御用出力を出力する構成になっている。なお、ＤＣ−ＤＣコンバータ部４には本来帰還抵抗以外にコイルやコンデンサなども必要となるが、コンバータ部そのものは既存の技術であり、本発明には直接関係しないため、図示では省略している。
【００１３】
次に、上記電源装置(図1)において、電力の供給を一時的に停止させる際の電源の立ち下げ、立ち上げ時の動作を説明する。なお、この実施形態では、電力の供給の一時停止は、省エネモードの動作という形態で実行される。
画像形成装置において駆動用出力の電圧はモータ、ソレノイド等を駆動するために必要とされ、そのための電源は一般に24Vが供給されることが多く、一方、制御用出力の電圧はＣＰＵ，集積回路等の回路で使用されるため5V程度の比較的低い電圧が用いられる。
この実施形態では、これらの異なる負荷に対する出力端における24Vと5Vの電圧を共通の電源から得ている。即ち、画像形成装置の印字 (画像形成) 動作時において駆動用出力の24Vの出力電圧をスイッチングによりＰＷＭ動作するトランス駆動用ＦＥＴ５を制御し動作させるＰＷＭ制御部６にフィードバックしＰＷＭ制御を行って駆動用出力24Vの安定化を図り、駆動系負荷に供給している。また、駆動用出力24VはＤＣ−ＤＣコンバータ部４を経由して制御用出力5Vが出力される。この印字動作時には、当然のことであるが、省エネ信号はOFFであり、ON/OFF制御回路7から第１のスイッチングＦＥＴ８をONとするような制御信号を出力し、これに連動する第２のスイッチングＦＥＴ９をONとするようにしている。
【００１４】
省エネモードにおける動作であるが、通常、駆動用出力端の電圧及び負荷は、制御用出力端の電圧及び負荷より大きいため、駆動用出力の立ち下がり時間は制御用出力に比べて時間がかかるので、従来技術におけるように省エネ信号のONで同時に両出力端の立ち下げるように、出力端のスイッチングＦＥＴのOFF制御を行うと、先に制御用出力端が立ち下がってしまい、先に述べたように(上記［発明が解決しようとする課題］の項、参照)、制御系が働かずに駆動系に誤動作を起こす可能性がある。
そこで、電源の立ち上げ、立ち下げの各動作の間に制御系が正常に働くことを保証するように、駆動用出力が立ち下がっても制御が必要な間は、制御用出力の電圧を動作可能状態に保つようにし、また駆動用出力が立ち上がり、制御が必要になった時には、制御用出力の電圧が既に動作可能状態に立ち上がっているように、駆動用、制御用の各出力端を連動して立ち上げ、立ち下げる。
この動作を実現するための手段として、本実施形態では、駆動用出力端側の出力をON/OFFする第１のスイッチングＦＥＴ８と、第１のスイッチングＦＥＴ８の動作を介して出力される駆動用出力を制御信号として第２のスイッチングＦＥＴ９に入力することにより、制御用出力端側の出力を駆動用出力端の出力に連動して、ON/OFFする。なお、このとき、第１のスイッチングＦＥＴ８がON(OFF)であれば、第２のスイッチングＦＥＴ９もON(OFF)となる。
【００１５】
省エネの動作モードへは画像形成装置本体からの省エネ信号により移行する。省エネ動作モードへの移行時に、画像形成装置本体から送られてくる省エネ信号は、ON/OFF制御回路７を介して第１のスイッチングＦＥＴ８にOFF制御信号を出力し、駆動用出力（24V）を遮断する。このOFF動作により駆動用出力は24Vから0Vに立ち下がり、この出力を制御信号として受けて第２のスイッチングＦＥＴ９もOFFされて、制御用出力（5V）も立ち下がる。このように省エネモード時において出力が遮断されることにより、消費電力が大きく低減される。その後、画像形成装置本体から省エネモードを解除する信号が送信されてきた場合に、今度も第１のスイッチングＦＥＴ８が先にONされて駆動用出力が0Vから24Vに立ち上がり、この信号を受けて第２のスイッチングＦＥＴ９がONされて制御用出力（5V）が立ち上る動作を行う。
図２は、本実施形態の電源装置(図１)における上記省エネモード動作時の駆動用出力、制御用出力の各出力の立ち上がり、立ち下がり時の電圧の変化を示すタイムチャートである。
【００１６】
図２の（Ａ）に示す例は、スイッチングＦＥＴのON/OFF動作の起動電圧が印加電圧の約1/2に設定される通常のケースを示している。つまり、24Vが印加されるスイッチングＦＥＴ（ここでは第２のスイッチングＦＥＴ９）では、約12VをON/OFFを起動する基準電圧としている。また、負荷との関係から一般的に駆動用出力（24V）と制御用出力（5V）では、その立ち上がり／立ち下がり時間は、制御用出力の方が駆動用出力より短い時間となるのが通常である。
従って、図２（Ａ）に示すように、通常モードから省エネモードに移行する場合は、駆動用出力（24V）より制御用出力（5V）の方がＧＮＤ電位レベル（0V）に立ち下がるのが速いが、駆動用出力が約12Vに立ち下がるまで、即ち図中の［ａ１］として示される期間は、制御用出力が立ち下がらずに5Vを保つので、この間の制御動作に支障が生じない。また、省エネモードから通常モードに復帰する場合、それぞれの動作電位レベルへの立ち上がりは、駆動用出力より制御用出力の方が速いので、駆動用出力が約12Vにまで立ち上がると、制御用出力は直ぐに動作可能な5Vに立ち上がり、即ち図２(Ａ)中の［ｂ１］として示される期間だけ駆動用出力の24V動作電位レベルより早く動作電位の5Vを保つので、駆動系の制御に支障が生じない。換言すれば、省エネモードへの移行、省エネモードからの復帰いずれの場合も制御用出力（5V）が0V(制御動作不能)状態にある時には、駆動用出力（24V）が負荷に有効電力を供給する状態になることはなくなり、その結果、駆動負荷が誤動作する可能性が小さくなり、システムが安定化する。
【００１７】
また、本実施形態(図1)における他の例として、スイッチングＦＥＴのON/OFF動作の起動電圧が印加電圧の約1/2に設定される上記した通常のケース(図２（Ａ）)以外の設定例を以下に示す。この例の特徴は、駆動用出力端の出力を受けて動作する第２のスイッチングＦＥＴ９のON/OFF動作の起動電圧を上記した通常のケースよりも相当低い電圧に設定した点にある。
図２の（Ｂ）に示す例は、は、本実施例における省エネモード動作時の駆動用出力、制御用出力の各出力の立ち上がり、立ち下がり時の電圧の変化を示すタイムチャートである。
上記した通常のケース(図２（Ａ）)では省エネモードに移行して制御用出力（5V）が立ち下がった時に駆動用出力（24V）はまだ12V付近の状態にあり、また省エネモード解除時においては制御用出力（5V）が立ち上がり開始時には駆動用出力（24V）は約12Vを超えている状態にあって、これでは駆動負荷における誤動作の可能性が幾分大きいと考えられる。
そこで、第２のスイッチングＦＥＴ９のON/OFF動作の起動電圧を上記した通常のケース(図２（Ａ）)よりも相当低い電圧、例えば約5Vに設定することにより実施し、上記の問題点を解消することを意図したものである。
【００１８】
図２の（Ｂ）の例では、通常モードから省エネモードに移行する場合は、駆動用出力が5Vというかなり低い電位に立ち下がるまで制御用出力が立ち下がらずに5Vを保つ（即ち、図２(Ｂ)中の［ａ２］として示される期間は立ち下がらず、図２(Ａ)の例における場合と比較すると、［ａ２］＞［ａ１］となる）ので、この間の制御動作に支障が生じない。また、省エネモードから通常モードに復帰する場合、駆動用出力が5Vに立ち上がった早い段階で、制御用出力は直ぐに動作可能な5Vに立ち上がり、即ち図中の［ｂ２］として示される長い期間の余裕を持って（図２(Ａ)の例における場合と比較すると、［ｂ２］＞［ｂ１］となる）駆動用出力の24V動作電位レベルより早く動作電位の5Vを保つので、駆動系の制御に支障が生じない。換言すれば、省エネモードへの移行、省エネモードからの復帰いずれの場合も、駆動用出力端（24V）から負荷に供給する電圧が0Vに近い状態で、制御用出力（5V）が立ち下がり、立ち上がるようになる。その結果、5Vと24Vの0Vへ立ち下がりがほぼ近いものとなり、また駆動用出力（24V）の立ち上がり開始後、即座に制御用出力（5V）が立ち上り始め、制御用出力が5Vに到達したときには制御用出力はまだ相当低い電位レベルであるから、駆動負荷が誤動作する可能性がさらに小さくなり、システムがより安定化する。
なお、上記の各実施例(図２(Ａ)，（Ｂ）)では、駆動用出力端の出力信号で直接第２のスイッチングＦＥＴ９をON／OFFしているが、抵抗などを介して分圧した信号を制御信号として用いてON/OFF制御してもよい。
【００１９】
次に、電源の立ち上げ、立ち下げの各動作の間に制御系が正常に働くことを保証するように、駆動用、制御用の各出力端を連動して立ち上げ、立ち下げる上記実施形態(図１)と同様の目的を持つ電源装置の第２の実施形態を示す。
本実施形態でも、目的を実現する手段として基本的に上記第１の実施形態(図１)と同様に、駆動用出力端側の出力をON/OFFする第１のスイッチングＦＥＴと、第１のスイッチングＦＥＴの動作を介して出力される駆動用出力を制御信号として動作する第２のスイッチングＦＥＴを備える。ただし、本実施形態では、駆動用出力端の出力信号で直接第２のスイッチングＦＥＴをON／OFFするのではなく、一旦駆動用出力端の出力信号をコンパレータで所定の基準電圧と比較し、コンパレータの比較出力に従い第２のスイッチングＦＥＴのON/OFFをするようにしている。このようにすることにより、所定の基準電圧を可変とすれば、ON/OFFの動作点を最適化することが可能になる。また、上記第１の実施形態(図１)において第２のスイッチングＦＥＴのON/OFF動作点を設定する場合に（図２，３参照）、スイッチングＦＥＴの素子特性の変更等で対応することが必要になるが、そうした対応によらずに、より安定した動作が可能になる。
【００２０】
図３は、第２の実施形態に係わる電源装置を示す。本実施形態の電源装置は、上述のように基本的に第１の実施形態(図１)と同様の装置構成をなすもので、図３に示すように、駆動用出力（24V）をON/OFF制御する第１のスイッチングＦＥＴ８を介して出力される駆動用出力を入力とするコンパレータ１０を新たな構成要素として付加した以外に、変わるところは無い。従って、図１の電源装置と同一の構成部分(なお、同一の構成要素については、同一の参照符号を付した)に関しては、上記した説明を参照することとして、ここでは、重複する説明は行わない。
この第２の実施形態に特有の構成要素及び動作に関して、以下により詳細に説明する。
第２の実施形態では、図３の回路に示すように、制御用出力（5V）をON/OFF制御する第２のスイッチングＦＥＴ９の制御信号入力として、コンパレータ１０の出力を受け入れるようにしており、駆動用出力端の出力を直接受け入れた上記第１の実施形態とは受け入れる制御信号を変更した点で異なる。
【００２１】
本実施形態では駆動用出力（24V）信号をコンパレータ１０に入力し、比較すべき他方の入力信号を所定の一定電圧信号として両入力電圧の比較を行う。コンパレータ１０による比較結果の出力を第２のスイッチングＦＥＴ９のON/OFF制御信号とするものである。ここに、比較の基準とする所定電圧は、制御用出力（5V）をON/OFF制御する第２のスイッチングＦＥＴ９におけるON/OFFの切り替え起動信号の設定をすることになるので、駆動用出力（24V）より小さい値で、電源の立ち上げ、立ち下げの各動作の間に制御系が正常に働くことを保証するための上記した原理(図２(Ｂ)参照)に従い最適値を定める。なお、コンパレータ１０の入力信号となるこの比較基準電圧は、外部からの入力操作により可変設定し得るようにし、電源装置を全体的に制御する図示しないコントローラ内で生成する形態で実施することができる。
このようにして定めた比較基準電圧と駆動用出力信号（24V）を比較し、駆動用出力信号の方が高い場合に第２のスイッチングＦＥＴ９をONして、制御用出力（5V）を出力させ、低い場合には第２のスイッチングＦＥＴ９をOFFして、制御用出力（5V）を遮断する。
【００２２】
図４は、本実施形態の電源装置(図２)における上記省エネモード動作時の駆動用出力、制御用出力の各出力の立ち上がり、立ち下がり時の電圧の変化を示すタイムチャートである。
図４の例では、コンパレータ１０の比較基準電圧を約5Vとした場合であり、通常モードから省エネモードに移行する場合は、駆動用出力がかなり低い約5V以下にまで立ち下がり、コンパレータ１０の比較信号が第２のスイッチングＦＥＴ９をOFFするまで、制御用出力が立ち下がらずに5Vを保つ（即ち、図４中の［ａ３］として示される期間は立ち下がらず、これを図２(Ａ)の例における場合と比較すると、［ａ３］＞［ａ１］となる）ので、この間の制御動作に支障が生じない。また、省エネモードから通常モードに復帰する場合、駆動用出力が5Vに立ち上がった早い段階でコンパレータ１０の比較信号が第２のスイッチングＦＥＴ９をONし、直ぐに制御用出力を動作可能な5Vに立ち上げることにより駆動用出力が24Vの動作電位レベルになるより早く、即ち図中の［ｂ３］として示される充分な時間的余裕を持って（図２(Ａ)の例における場合と比較すると、［ｂ３］＞［ｂ１］となる）、動作電位の5Vを保つので、駆動系の制御に支障が生じることはない。換言すれば、省エネモードへの移行、省エネモードからの復帰いずれの場合も、駆動用出力端（24V）から負荷に供給する電圧が0Vに近い状態で、制御用出力（5V）が立ち下がり、立ち上がるようになる。その結果、5Vと24Vの0Vへ立ち下がりがほぼ近いものとなり、また駆動用出力（24V）の立ち上がり開始後、即座に制御用出力（5V）が立ち上り始め、制御用出力が5Vに到達したときには制御用出力はまだ相当低い電位レベルであるから、駆動負荷が誤動作する可能性がさらに小さくなり、システムがより安定化する。
また、上記の各実施形態に示した電源装置(図１，図４)に用いるスイッチングＦＥＴは、ＮＭＯＳ，ＰＭＯＳ，ＣＭＯＳのいずれを適用して実施しても良い。
【００２３】
上記した実施形態においては、モータなどの駆動系、ＣＰＵなどの制御系の各負荷への電源供給を一時的に停止するモード（省エネモード）の際に行われる、電源の立ち上げ、立ち下げの各動作の間に制御系が正常に働くことを保証するように、駆動用、制御用の各出力端を連動して立ち上げ、立ち下げるようにする電源装置を示した。また、上記では、このように構成した電源装置が、駆動用負荷とそれを制御するＣＰＵなどの負荷を有する画像形成装置（複写機、プリンタ等）を対象として適用可能であることを例示した。
上記のような実施形態で構成される電源装置を構成要素として実際に画像形成装置を構成する場合には、該電源装置により給電されて画像データを生成し、生成した画像データに基づいて画像を形成する一連の処理を行うための手段を必要とする。画像を形成する一連の処理を行うために必要なこうした手段を構成する各要素自体は、画像形成装置を構成するために一般的に採用されている公知技術（構成要素）を適用することが可能であり、このような公知技術を結合することにより、本発明の電子装置の実施装置として画像形成装置を構成することが可能である。
【００２４】
【発明の効果】
（１）  請求項１，２の発明に対応する効果
異なる負荷への出力端を持ち、これらの出力端からの電力供給を制御する出力制御手段を有する電源装置において、指令により一方の出力端側の出力をON/OFFする第１のスイッチング素子によりON/OFFされる一方の出力端の出力に基づいて第２のスイッチング素子をON/OFF制御し、他方の出力端側の出力をON/OFFするようにしたことにより、簡単な構成で駆動系、制御系等の異なる負荷への電力供給を一時的に停止させる際の電源立ち上げ、立ち下げの各動作の間に給電される負荷（制御系）が正常に働くことを保証し（例えば、駆動用出力が負荷に有効電力を供給する期間には、制御用出力は動作電位を保つ）、システムの安定化を図ることが可能になる。
（２）  請求項１，３の発明に対応する効果
異なる負荷への出力端を持ち、これらの出力端からの電力供給を制御する出力制御手段を有する電源装置において、指令により一方の出力端側の出力をON/OFFする第１のスイッチング素子によりON/OFFされる一方の出力端の出力をコンパレータに入力し、所定電圧との比較結果に基づいて第２のスイッチング素子をON/OFF制御し、他方の出力端側の出力をON/OFFするようにしたことにより、簡単な構成で駆動系、制御系等の異なる負荷への電力供給を一時的に停止させる際の電源立ち上げ、立ち下げの各動作の間に給電される負荷（制御系）が正常に働くことを保証し（例えば、駆動用出力が負荷に有効電力を供給する期間には、制御用出力は動作電位を保つ）、コンパレータによりON/OFFの動作点を調整することにより容易に最適化し、システムの安定化を図ることが可能になる。
（３）  請求項４の発明に対応する効果
第１のスイッチング素子、第２のスイッチング素子の各素子としてＦＥＴを用いることによって、より有効な実施化が図れる。
（４）  請求項５の発明に対応する効果
電子機器の電源装置として請求項１乃至４のいずれかに記載された電源装置を用い、省電力モードの電力供給制御を行うことにより、当該電子機器において上記（１）〜（３）の効果を実現し、機器性能を向上することが可能になる。
【図面の簡単な説明】
【図１】本発明の電源装置に係わる第１の実施形態の回路構成を示す。
【図２】図１の電源装置における省エネモード動作時の駆動用、制御用各出力の立ち上がり、立ち下がり電圧の変化を示すタイムチャートである。
【図３】本発明の電源装置に係わる第２の実施形態の回路構成を示す。
【図４】図３の電源装置における省エネモード動作時の駆動用、制御用各出力の立ち上がり、立ち下がり電圧の変化を示すタイムチャートである。
【図５】省エネモード時に電力供給をＦＥＴスイッチング素子によりON/OFFする従来の電源回路の一例である。
【図６】図５の電源回路における省エネモード動作時の駆動用、制御用各出力の立ち上がり、立ち下がり電圧の変化を示すタイムチャートである。
【符号の説明】
１…整流回路、                  ２…トランス、
３…電圧帰還制御部、            ４…ＤＣ−ＤＣコンバータ部、
５…トランス駆動用ＦＥＴ、      ６…ＰＷＭ制御部、
７…ON/OFF制御回路、           ８…第１のスイッチングＦＥＴ、
９…第２のスイッチングＦＥＴ、１０…コンパレータ。
【図１】
2004201386.tif 000003
【図２】
2004201386.tif 000004
【図３】
2004201386.tif 000005
【図４】
2004201386.tif 000006
【図５】
2004201386.tif 000007
【図６】
2004201386.tif 000008