(57)【要約】【課題】ＤＣ−ＤＣコンバータにおいて、できる限り出力側での電力損失を生じさせずに逆流電流を抑制する。【解決手段】本発明のＤＣ−ＤＣコンバータにおける出力電流の逆流抑制回路は、デューティ比増加回路と、パルス幅変調信号生成回路とを有する。デューティ比増加回路は、１次巻線を流れる電流を検査電流として検出し、検査電流の値が第１の所定値より低くなった時、または、１次側スイッチング素子がスイッチングする１周期における検査電流の時間積分値が第２の所定値より低くなった時、１次側スイッチング素子のデューティ比を高めるように、デューティ比増加信号を出力する。パルス幅変調信号生成回路は、デューティ比増加信号を受けて、デューティ比増加信号に応じたパルス幅変調信号を生成し、１次側スイッチング素子のオンオフ制御端子に入力する。【選択図】      図１
2004201436.tif 000002
【特許請求の範囲】
【請求項１】
１次巻線及び２次巻線を有すると共に前記１次巻線に直流電圧を受けるトランスと、
パルス幅変調信号を受けるオンオフ制御端子を有し、前記パルス幅変調信号に応じてオンすることで、前記１次巻線に供給される直流電圧を周期的にスイッチングし、前記２次巻線に交流電圧を生じさせる１次側スイッチング素子と、
前記２次巻線に生じる交流電圧を整流し、直流の出力電流として供給させるための２次側整流用スイッチング素子と、
前記２次巻線に生じる電圧に応じて前記２次側整流用スイッチング素子をオン及びオフする２次側制御手段とを備えたＤＣ−ＤＣコンバータにおける出力電流の逆流抑制回路において、
前記１次巻線を流れる電流を検査電流として検出し、前記検査電流の値が第１の所定値より低くなった時、または、前記１次側スイッチング素子がスイッチングする１周期における前記検査電流の時間積分値が第２の所定値より低くなった時、前記１次側スイッチング素子のデューティ比を高めるように、デューティ比増加信号を出力するデューティ比増加回路と、
前記デューティ比増加信号を受けて、前記デューティ比増加信号に応じた前記パルス幅変調信号を生成し、前記オンオフ制御端子に入力するパルス幅変調信号生成回路と
を備えていることを特徴とするＤＣ−ＤＣコンバータにおける出力電流の逆流抑制回路。
【請求項２】
請求項１記載のＤＣ−ＤＣコンバータにおける出力電流の逆流抑制回路において、
前記デューティ比増加回路は、前記１次巻線を流れる電流の代わりに、前記出力電流を前記検査電流として検出する
ことを特徴とするＤＣ−ＤＣコンバータにおける出力電流の逆流抑制回路。
【請求項３】
１次巻線及び２次巻線を有すると共に前記１次巻線に直流電圧を受けるトランスと、
パルス幅変調信号を受けるオンオフ制御端子を有し、前記パルス幅変調信号に応じてオンすることで、前記１次巻線に供給される直流電圧を周期的にスイッチングし、前記２次巻線に交流電圧を生じさせる１次側スイッチング素子と、
前記２次巻線に生じる交流電圧を整流し、直流の出力電流及び出力電圧として供給させるための２次側整流用スイッチング素子と、
前記２次巻線に生じる電圧に応じて前記２次側整流用スイッチング素子をオン及びオフする２次側制御手段とを備えたＤＣ−ＤＣコンバータにおける出力電流の逆流抑制回路において、
前記出力電圧を検出し、前記出力電圧が所定値より高くなった時、前記１次側スイッチング素子のデューティ比を高めるように、デューティ比増加信号を出力するデューティ比増加回路と、
前記デューティ比増加信号を受けて、前記デューティ比増加信号に応じた前記パルス幅変調信号を生成し、前記オンオフ制御端子に入力するパルス幅変調信号生成回路と
を備えていることを特徴とするＤＣ−ＤＣコンバータにおける出力電流の逆流抑制回路。
【請求項４】
１次巻線及び２次巻線を有すると共に前記１次巻線に直流電圧を受けるトランスと、
パルス幅変調信号を受けるオンオフ制御端子を有し、前記パルス幅変調信号に応じてオンすることで、前記１次巻線に供給される直流電圧を周期的にスイッチングし、前記２次巻線に交流電圧を生じさせる１次側スイッチング素子と、
前記２次巻線に生じる交流電圧を整流し、直流の出力電流として供給させるための２次側整流用スイッチング素子と、
前記２次巻線に生じる電圧に応じて前記２次側整流用スイッチング素子をオン及びオフする２次側制御手段とを備えたＤＣ−ＤＣコンバータにおける出力電流の逆流抑制回路において、
前記トランスに磁気的に結合された３次巻線と、
前記３次巻線の電圧の絶対値が第１の所定値より高くなった時、前記１次側スイッチング素子のデューティ比が第２の所定値以下にならないように、デューティ比制御信号を出力する最小オン幅設定回路と、
前記デューティ比制御信号を受けて、前記デューティ比制御信号に応じた前記パルス幅変調信号を生成し、前記オンオフ制御端子に入力するパルス幅変調信号生成回路と
を備えていることを特徴とするＤＣ−ＤＣコンバータにおける出力電流の逆流抑制回路。
【請求項５】
請求項４記載のＤＣ−ＤＣコンバータにおける出力電流の逆流抑制回路において、
前記第２の所定値を入力するための設定部を備えている
ことを特徴とするＤＣ−ＤＣコンバータにおける出力電流の逆流抑制回路。
【請求項６】
１次巻線及び２次巻線を有すると共に、前記１次巻線に励磁電流が供給されるトランスと、
前記１次巻線に供給される前記励磁電流を周期的にスイッチングする１次側スイッチング素子と、
前記１次巻線に前記励磁電流が流れている時、オンすることで、前記励磁電流により前記２次巻線に生じる誘導電流を通過させ、前記１次巻線に前記励磁電流が流れていない時、オフする２次側整流用スイッチング素子と、
前記１次巻線に前記励磁電流が流れている時、前記誘導電流を通過させると共にエネルギを蓄積し、前記２次側整流用スイッチング素子がオフしている時、前記蓄積したエネルギを転流電流として供給するリアクトルと、
前記２次側整流用スイッチング素子がオフしている時、オンして前記転流電流を通過させる２次側転流用スイッチング素子と、
前記２次巻線に生じる電圧に応じて、前記２次側整流用スイッチング素子及び前記２次側転流用スイッチング素子を交互にオンする２次側制御手段と、
前記誘導電流及び前記転流電流を直流の出力電流として供給する手段とを備えたＤＣ−ＤＣコンバータの自励発振時保護回路において、
一方の電極に前記出力電流の一部を受けて充電されるコンデンサと、
前記２次側転流用スイッチング素子のオン期間に、前記出力電流の一部を前記一方の電極に供給させて前記一方の電極に電荷を蓄積させ、前記２次側転流用スイッチング素子のオフ期間に、前記コンデンサに放電させる充放電制御回路と、前記一方の電極から電圧を受けるオンオフ制御端子を有し、前記一方の電極に蓄積された電荷量が、前記ＤＣ−ＤＣコンバータの通常動作時には達しない所定値に達した時、オン状態になり前記２次側転流用スイッチング素子をオフする自励発振制御スイッチと
を備えていることを特徴とするＤＣ−ＤＣコンバータの自励発振時保護回路。
【請求項７】
１次巻線及び２次巻線を有すると共に前記１次巻線に直流電圧を受けるトランスと、
前記１次巻線に供給される直流電圧を周期的にスイッチングし、前記２次巻線に交流電圧を生じさせる１次側スイッチング素子と、
前記２次巻線に生じる交流電圧を整流し、直流の出力電流として供給させるための２次側整流用スイッチング素子と、
前記２次巻線に生じる電圧に応じて前記２次側整流用スイッチング素子をオン及びオフする２次側制御手段とを備えたＤＣ−ＤＣコンバータの自励発振保護回路において、
前記トランスに磁気的に結合された３次巻線と、
オン状態において前記３次巻線の両端を互いに接続するスイッチと、
前記１次巻線を流れる電流を検査電流として検出し、前記検査電流の値が第１の所定値より低くなった時、または、前記１次側スイッチング素子がスイッチングする１周期における前記検査電流の時間積分値が第２の所定値より低くなった時、前記スイッチをオンすると共に前記１次側スイッチング素子をオフする強制オフ回路と
を備えていることを特徴とするＤＣ−ＤＣコンバータの自励発振保護回路。
【請求項８】
請求項７記載のＤＣ−ＤＣコンバータの自励発振保護回路において、
前記強制オフ回路は、前記１次巻線を流れる電流の代わりに、前記出力電流を前記検査電流として検出する
ことを特徴とするＤＣ−ＤＣコンバータの自励発振保護回路。
【請求項９】
１次巻線及び２次巻線を有すると共に前記１次巻線に直流電圧を受けるトランスと、
前記１次巻線に供給される直流電圧を周期的にスイッチングし、前記２次巻線に交流電圧を生じさせる１次側スイッチング素子と、
前記２次巻線に生じる交流電圧を、整流して直流の出力電圧として供給させるための２次側整流用スイッチング素子と、
前記２次巻線に生じる電圧に応じて前記２次側整流用スイッチング素子をオン及びオフする２次側制御手段とを備えたＤＣ−ＤＣコンバータの自励発振保護回路において、
前記トランスに磁気的に結合された３次巻線と、
オン状態において前記３次巻線の両端を互いに接続するスイッチと、
前記出力電圧を検出し、前記出力電圧が所定値より高くなった時、前記スイッチをオンすると共に前記１次側スイッチング素子をオフする強制オフ回路と
を備えていることを特徴とするＤＣ−ＤＣコンバータの自励発振保護回路。
【請求項１０】
１次巻線及び２次巻線を有すると共に前記１次巻線に直流電圧を受けるトランスと、
前記１次巻線に供給される直流電圧を周期的にスイッチングし、前記２次巻線に交流電圧を生じさせる１次側スイッチング素子と、
前記２次巻線に生じる交流電圧を整流し、直流の出力電流として供給させるための２次側整流用スイッチング素子と、
前記２次巻線に生じる電圧に応じて前記２次側整流用スイッチング素子をオン及びオフする２次側制御手段とを備えたＤＣ−ＤＣコンバータの自励発振保護回路において、
前記１次巻線を流れる電流を検査電流として検出し、前記検査電流の値が第１の所定値より低くなった時、または、前記１次側スイッチング素子がスイッチングする１周期における前記検査電流の時間積分値が第２の所定値より低くなった時、前記１次側スイッチング素子及び前記２次側整流用スイッチング素子をオフする強制オフ回路を備えていることを特徴とするＤＣ−ＤＣコンバータの自励発振保護回路。
【請求項１１】
請求項１０記載のＤＣ−ＤＣコンバータの自励発振保護回路において、
前記強制オフ回路は、前記１次巻線を流れる電流の代わりに、前記出力電流を前記検査電流として検出する
ことを特徴とするＤＣ−ＤＣコンバータの自励発振保護回路。
【請求項１２】
１次巻線及び２次巻線を有すると共に前記１次巻線に直流電圧を受けるトランスと、
前記１次巻線に供給される直流電圧を周期的にスイッチングし、前記２次巻線に交流電圧を生じさせる１次側スイッチング素子と、
前記２次巻線に生じる交流電圧を整流し、直流の出力電圧として供給させるための２次側整流用スイッチング素子と、
前記２次巻線に生じる電圧に応じて前記２次側整流用スイッチング素子をオン及びオフする２次側制御手段とを備えたＤＣ−ＤＣコンバータの自励発振保護回路において、
前記出力電圧を検出し、前記出力電圧が所定値より高くなった時、前記１次側スイッチング素子及び前記２次側整流用スイッチング素子をオフする強制オフ回路を備えていることを特徴とするＤＣ−ＤＣコンバータの自励発振保護回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＤＣ−ＤＣコンバータにおける出力電流の逆流抑制回路、自励発振時保護回路、及び自励発振保護回路に関する。
【０００２】
【従来の技術】
従来より、電子機器等の負荷に対し、ほぼ一定の直流の電圧を供給する同期整流式ＤＣ−ＤＣコンバータ（直流／直流変換装置）が知られている（例えば、特許文献１、２参照）。
図１５は、従来の同期整流式ＤＣ−ＤＣコンバータの一例を示している。図において、同期整流式ＤＣ−ＤＣコンバータ１０（以下、コンバータ１０と略記）は、入力端子１２と、コンデンサＣ１と、ｎチャネルエンハンスメント型のＭＯＳ型電界効果トランジスタＱ１（以下、ＭＯＳトランジスタＱ１と略記）と、１次側制御回路１４と、トランスＴと、２次側制御回路１６と、ＭＯＳトランジスタＱ２、Ｑ３と、平滑用リアクトルＬと、平滑用コンデンサＣ２と、電流検出用抵抗Ｒｄと、出力端子１８とで構成されている。
【０００３】
なお、出力端子１８には、負荷２０が接続されている。また、ＭＯＳトランジスタＱ１、Ｑ２、Ｑ３には、ソースとドレインとを接続し、ソースからドレインへ向かう方向を順方向とする寄生ダイオードＰ１、Ｐ２、Ｐ３がそれぞれ等価的に内在している。
トランスＴは、１次巻線ｎ１と、２次巻線ｎ２とで構成されている。２次巻線ｎ２の電圧をＶｔとする（図の矢印方向を正とする）。
【０００４】
１次側制御回路１４は、出力端子１８間の電圧が目標値になるように、ＭＯＳトランジスタＱ１のデューティ比を制御する。
２次側制御回路１６は、２次巻線電圧Ｖｔが正である期間、ＭＯＳトランジスタＱ２をオンし、ＭＯＳトランジスタＱ３をオフする。また、２次側制御回路１６は、２次巻線電圧Ｖｔが負である期間、ＭＯＳトランジスタＱ２をオフし、ＭＯＳトランジスタＱ３をオンする。
【０００５】
入力端子１２には、一定の正の電圧Ｖｉｎが印加されている。また、出力端子１８間（負荷２０）を流れる出力電流をＩｏｕｔとする。
以下、上述したコンバータ１０の動作を説明する。
まず、ＭＯＳトランジスタＱ１がオンして２次巻線電圧Ｖｔが正になると、ＭＯＳトランジスタＱ２はオンし、ＭＯＳトランジスタＱ３はオフする。このため、２次巻線ｎ２に生じる誘導電流は、電流検出用抵抗Ｒｄ、ＭＯＳトランジスタＱ２、２次巻線ｎ２、平滑用リアクトルＬ、負荷２０からなる閉路を流れる。このとき、誘導電流は、平滑用リアクトルＬにエネルギを蓄積させ、平滑用コンデンサＣ２を充電させる。従って、平滑された出力電流Ｉｏｕｔが負荷２０に供給される。
【０００６】
次に、ＭＯＳトランジスタＱ１がオフして２次巻線電圧Ｖｔが負になると、ＭＯＳトランジスタＱ２はオフし、ＭＯＳトランジスタＱ３はオンする。２次巻線電圧Ｖｔが負になるため、平滑用リアクトルＬは蓄積したエネルギを転流電流として解放する。従って、平滑用リアクトルＬ、負荷２０、電流検出用抵抗Ｒｄ、ＭＯＳトランジスタＱ３からなる閉路を、出力電流Ｉｏｕｔが流れる。
【０００７】
次に、ＭＯＳトランジスタＱ１が再びオンし、２次巻線電圧Ｖｔが正になると、ＭＯＳトランジスタＱ２がオンする。そして、上述した動作が繰り返される。このように、コンバータ１０は、２次巻線電圧Ｖｔの正から負への変化に同期してＭＯＳトランジスタＱ２、Ｑ３を交互にオンさせ、一定の出力電流Ｉｏｕｔを供給する。
【０００８】
ところで、２つの同一コンバータの出力端子を負荷の両端に並列に接続する場合などにおいて、これらコンバータの出力電圧は、完全に等しくなるとは限らない。例として、コンバータ１０の出力端子１８間に、コンバータ１０の出力電圧より高い電圧（以下、外部印加電圧と記載）を、外部から印加し続けたとする。この場合、コンバータ１０の２次側回路内で、出力電流Ｉｏｕｔは通常動作時と逆方向に流れる（逆流電流）。これは、コンバータ１０の整流素子には、双方向に電流を流すことができるＭＯＳトランジスタが使用されているためである。
【０００９】
同時に、１次側制御回路１４は、出力端子１８間の電圧が目標値より高いと検出するため、ＭＯＳトランジスタＱ１のデューティ比を小さくし、出力電圧を下げるように制御する。デューティ比を小さくしても、外部印加電圧を出力端子１８間に受けているため、出力端子１８間の電圧は下がらない。このため、１次側制御回路１４は出力電圧を下げる制御を続け、デューティ比は０％まで下がる。
【００１０】
この後、外部印加電圧により、２次巻線電圧Ｖｔは継続して正になり、ＭＯＳトランジスタＱ２はオンし続ける。そして、出力端子１８、平滑用リアクトルＬ、２次巻線ｎ２、ＭＯＳトランジスタＱ２からなる経路を逆流電流が流れる。
この結果、２次巻線ｎ２のインダクタンス及びＭＯＳトランジスタＱ２、Ｑ３の容量により、自励発振が始まる。自励発振状態では、２次巻線電圧Ｖｔは交互に反転し、ＭＯＳトランジスタＱ２、Ｑ３は交互にオンする。自励発振状態が長く続いた場合、各回路素子は、通常動作時より過大な電圧を受け続けて、破損するおそれがある。
【００１１】
この自励発振を防止するため、上述したコンバータ１０では、２次側制御回路１６は、電流検出用抵抗Ｒｄにより、出力電流Ｉｏｕｔを検出している。２次側制御回路１６は、出力電流Ｉｏｕｔが所定値まで下がった時、ＭＯＳトランジスタＱ２、Ｑ３をオフさせる。これにより、２次側回路の整流は、寄生ダイオードＰ２、Ｐ３による整流に切り替わるため、電流は一定方向にしか流れない。従って、前記した逆流電流は制限され、自励発振は防止される。
【００１２】
【特許文献１】
特開平１１−１３６９３４号公報  （第５−８項、第１図、第２図）
【特許文献２】
特開平８−２２３９０６号公報  （第７−１８項、第２−１５図）
【００１３】
【発明が解決しようとする課題】
上述したコンバータ１０では、２次側回路内に電流検出用抵抗Ｒｄを接続しているため、２次側（出力側）での電力損失が生じる。特に、低電圧大電流出力型のコンバータでは、この電力損失の割合が大きくなる。
【００１４】
また、出力電流値に応じて、２次側回路を、ＭＯＳトランジスタを用いた整流から、ダイオード整流に切り替えている。このため、逆流電流の制限及び自励発振の防止を、２次側回路を制御することで行うものに限定されてしまう。従って、２次側での電力損失を避けるため、１次側電流が所定値まで下がった時点でダイオード整流に切り替えるようにしても、２次側制御回路１６に１次側電流値を伝達する回路が必要になる。このため、１次側回路を制御することで、逆流電流を制限し、自励発振を防止する技術が要望されていた。
【００１５】
本発明の目的は、ＤＣ−ＤＣコンバータにおいて、できる限り２次側回路（出力側）での電力損失を生じさせずに、逆流電流を抑制し、自励発振を防止する技術を提供することである。
本発明の別の目的は、ＤＣ−ＤＣコンバータにおいて、１次側回路を制御することで、逆流電流を抑制し、自励発振を防止する技術を提供することである。
【００１６】
本発明の別の目的は、ＤＣ−ＤＣコンバータにおいて、自励発振状態になった場合に回路素子を保護する技術を提供することである。
【００１７】
【課題を解決するための手段】
請求項１〜請求項５記載の発明では、ＤＣ−ＤＣコンバータは、トランスと、１次側スイッチング素子と、２次側整流用スイッチング素子と、２次側制御手段とを備えている。トランスは、１次巻線及び２次巻線を有し、１次巻線に直流電圧を受ける。１次側スイッチング素子は、パルス幅変調信号を受けるオンオフ制御端子を有し、パルス幅変調信号に応じてオンすることで、１次巻線に供給される直流電圧を周期的にスイッチングし、２次巻線に交流電圧を生じさせる。２次側整流用スイッチング素子は、２次巻線に生じる交流電圧を整流し、直流の出力電流（出力電圧）として供給させるためのものである。２次側制御手段は、２次巻線に生じる電圧に応じて２次側整流用スイッチング素子をオン及びオフする。
【００１８】
請求項１記載のＤＣ−ＤＣコンバータにおける出力電流の逆流抑制回路は、デューティ比増加回路と、パルス幅変調信号生成回路とを備えていることを特徴とする。デューティ比増加回路は、１次巻線を流れる電流を検査電流として検出する。検査電流の値が第１の所定値より低くなった時、または、１次側スイッチング素子がスイッチングする１周期における検査電流の時間積分値が第２の所定値より低くなった時、デューティ比増加回路は、１次側スイッチング素子のデューティ比を高めるように、デューティ比増加信号を出力する。パルス幅変調信号生成回路は、デューティ比増加信号を受けて、デューティ比増加信号に応じたパルス幅変調信号を生成し、オンオフ制御端子に入力する。
【００１９】
請求項２記載のＤＣ−ＤＣコンバータにおける出力電流の逆流抑制回路は、請求項１記載の発明において、デューティ比増加回路が、１次巻線を流れる電流の代わりに出力電流を検査電流として検出することを特徴とする。
請求項３記載のＤＣ−ＤＣコンバータにおける出力電流の逆流抑制回路は、デューティ比増加回路と、パルス幅変調信号生成回路とを備えていることを特徴とする。デューティ比増加回路は、出力電圧を検出し、出力電圧が所定値より高くなった時、１次側スイッチング素子のデューティ比を高めるように、デューティ比増加信号を出力する。パルス幅変調信号生成回路は、デューティ比増加信号を受けて、デューティ比増加信号に応じたパルス幅変調信号を生成し、オンオフ制御端子に入力する。
【００２０】
請求項４記載のＤＣ−ＤＣコンバータにおける出力電流の逆流抑制回路は、トランスに磁気的に結合された３次巻線と、最小オン幅設定回路と、パルス幅変調信号生成回路とを備えていることを特徴とする。最小オン幅設定回路は、３次巻線の電圧の絶対値が第１の所定値より高くなった時、１次側スイッチング素子のデューティ比が第２の所定値以下にならないように、デューティ比制御信号を出力する。パルス幅変調信号生成回路は、デューティ比制御信号を受けて、デューティ比制御信号に応じたパルス幅変調信号を生成し、オンオフ制御端子に入力する。
【００２１】
請求項５記載のＤＣ−ＤＣコンバータにおける出力電流の逆流抑制回路は、請求項４記載の発明において、第２の所定値を入力するための設定部を備えていることを特徴とする
請求項６記載の発明では、ＤＣ−ＤＣコンバータは、トランスと、１次側スイッチング素子と、２次側整流用スイッチング素子と、リアクトルと、２次側転流用スイッチング素子と、２次側制御手段と、誘導電流及び転流電流を直流の出力電流として供給する手段とを備えている。トランスは、１次巻線及び２次巻線を有する。１次巻線には、励磁電流が供給される。１次側スイッチング素子は、１次巻線に供給される励磁電流を周期的にスイッチングする。２次側整流用スイッチング素子は、１次巻線に励磁電流が流れている時、オンすることで励磁電流により２次巻線に生じる誘導電流を通過させ、１次巻線に励磁電流が流れていない時、オフする。リアクトルは、１次巻線に励磁電流が流れている時、誘導電流を通過させると共にエネルギを蓄積し、２次側整流用スイッチング素子がオフしている時、蓄積したエネルギを転流電流として供給する。２次側転流用スイッチング素子は、２次側整流用スイッチング素子がオフしている時、オンして転流電流を通過させる。２次側制御手段は、２次巻線に生じる電圧に応じて、２次側整流用スイッチング素子及び２次側転流用スイッチング素子を交互にオンする。
【００２２】
請求項６記載のＤＣ−ＤＣコンバータの自励発振時保護回路は、コンデンサと、充放電制御回路と、自励発振制御スイッチとを備えていることを特徴とする。コンデンサは、一方の電極に出力電流の一部を受けて充電される。充放電制御回路は、２次側転流用スイッチング素子のオン期間に、出力電流の一部をコンデンサの一方の電極に供給させて、コンデンサに電荷を蓄積させる。また、充放電制御回路は、２次側転流用スイッチング素子のオフ期間に、コンデンサに放電させる。自励発振制御スイッチは、コンデンサの一方の電極から電圧を受けるオンオフ制御端子を有している。コンデンサの一方の電極に蓄積された電荷量が、ＤＣ−ＤＣコンバータの通常動作時には達しない所定値に達した時、自励発振制御スイッチは、オン状態になり２次側転流用スイッチング素子をオフする。
【００２３】
請求項７〜請求項１２記載の発明では、ＤＣ−ＤＣコンバータは、トランスと、１次側スイッチング素子と、２次側整流用スイッチング素子と、２次側制御手段とを備えている。トランスは、１次巻線及び２次巻線を有し、１次巻線に直流電圧を受ける。１次側スイッチング素子は、１次巻線に供給される直流電圧を周期的にスイッチングし、２次巻線に交流電圧を生じさせる。２次側整流用スイッチング素子は、２次巻線に生じる交流電圧を整流し、直流の出力電流（出力電圧）として供給させるためのものである。２次側制御手段は、２次巻線に生じる電圧に応じて２次側整流用スイッチング素子をオン及びオフする。
【００２４】
請求項７記載のＤＣ−ＤＣコンバータの自励発振保護回路は、トランスに磁気的に結合された３次巻線と、オン状態において３次巻線の両端を互いに接続するスイッチと、強制オフ回路とを備えていることを特徴とする。強制オフ回路は、１次巻線を流れる電流を検査電流として検出する。検査電流の値が第１の所定値より低くなった時、または、１次側スイッチング素子がスイッチングする１周期における検査電流の時間積分値が第２の所定値より低くなった時、強制オフ回路は、スイッチをオンすると共に１次側スイッチング素子をオフする。
【００２５】
請求項８記載のＤＣ−ＤＣコンバータの自励発振保護回路は、請求項６記載の発明において、強制オフ回路が、１次巻線を流れる電流の代わりに出力電流を検査電流として検出することを特徴とする。
請求項９記載のＤＣ−ＤＣコンバータの自励発振保護回路は、トランスに磁気的に結合された３次巻線と、オン状態において３次巻線の両端を互いに接続するスイッチと、強制オフ回路とを備えていることを特徴とする。この請求項の発明では、強制オフ回路は、出力電圧を検出し、出力電圧が所定値より高くなった時、スイッチをオンすると共に１次側スイッチング素子をオフする。
【００２６】
請求項１０記載のＤＣ−ＤＣコンバータの自励発振保護回路は、強制オフ回路を備えていることを特徴とする。この請求項の発明では、強制オフ回路は、１次巻線を流れる電流を検査電流として検出する。検査電流の値が第１の所定値より低くなった時、または、１次側スイッチング素子がスイッチングする１周期における検査電流の時間積分値が第２の所定値より低くなった時、強制オフ回路は、１次側スイッチング素子及び２次側整流用スイッチング素子をオフする。
【００２７】
請求項１１記載のＤＣ−ＤＣコンバータの自励発振保護回路は、請求項１０記載発明において、強制オフ回路が、１次巻線を流れる電流の代わりに出力電流を検査電流として検出することを特徴とする。
請求項１２記載のＤＣ−ＤＣコンバータの自励発振保護回路は、出力電圧を検出し、出力電圧が所定値より高くなった時、１次側スイッチング素子及び２次側整流用スイッチング素子をオフする強制オフ回路を備えていることを特徴とする。
【００２８】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態を説明する。
図１は、本発明の第１の実施形態を示している（請求項１に対応）。図１５に示した従来のコンバータ１０と同一部分には同一符号を付し、その説明を省略する。図１において、同期整流式ＤＣ−ＤＣコンバータ３０Ａ（以下、コンバータ３０Ａと略記）は、本発明の逆流抑制回路３２Ａ（請求項記載のＤＣ−ＤＣコンバータにおける出力電流の逆流抑制回路に対応）と、入力端子１２と、コンデンサＣ１と、ＭＯＳトランジスタＱ１と、トランスＴａと、２次側制御回路３４と、ＭＯＳトランジスタＱ２、Ｑ３と、平滑用リアクトルＬと、平滑用コンデンサＣ２と、出力端子１８とで構成されている。なお、ＭＯＳトランジスタＱ１、Ｑ２、Ｑ３には、ソースとドレインとを接続し、ソースからドレインへ向かう方向を順方向とする寄生ダイオードがそれぞれ等価的に内在している（図示せず）。
【００２９】
トランスＴａは、互いに磁気的に結合された１次巻線ｎ１、２次巻線ｎ２、３次巻線ｎ３を有している。１次巻線ｎ１、２次巻線ｎ２、３次巻線ｎ３の磁気的結合は、同極性である。３次巻線ｎ３は、後述する逆流抑制回路３２Ａ内に接続されている。以下、１次巻線ｎ１、２次巻線ｎ２、３次巻線ｎ３の電圧を、それぞれ１次巻線電圧、２次巻線電圧、３次巻線電圧と略記する。２次巻線電圧は、図の矢印方向を正とする。
【００３０】
なお、図示するように、１次巻線ｎ１を流れる電流を１次側電流とし、２次巻線ｎ２から図の上側の出力端子１８に向けて流れる電流を出力電流（２次側電流）とする。コンバータ３０Ａの通常動作時において、１次側電流は、図示する方向に流れるものとし、この方向を正とする。また、入力端子１２、コンデンサＣ１、後述する電流検出用抵抗Ｒｅ、ＭＯＳトランジスタＱ１、１次巻線ｎ１で構成される回路を１次側回路とし、２次巻線ｎ２、２次側制御回路３４、ＭＯＳトランジスタＱ２、Ｑ３、平滑用リアクトルＬ、平滑用コンデンサＣ２、出力端子１８で構成される回路を２次側回路とする。
【００３１】
２次側制御回路３４は、２次巻線電圧が正である期間、ＭＯＳトランジスタＱ２をオンすると共に、ＭＯＳトランジスタＱ３をオフする。また、２次側制御回路３４は、２次巻線電圧が負である期間、ＭＯＳトランジスタＱ２をオフすると共に、ＭＯＳトランジスタＱ３をオンする。
逆流抑制回路３２Ａは、比較器３６と、三角波生成回路３８と、基準電圧源４０と、オペアンプ４２と、Ａ点電位制御回路４４と、電流検出用抵抗Ｒｅと、抵抗Ｒｆ、Ｒｇと、平滑用コンデンサＣ３と、平滑用リアクトルＬ２と、ダイオードＤ３、Ｄ４と、３次巻線ｎ３とで構成されている。抵抗Ｒｆと抵抗Ｒｇとの接続ノードをノードＡとする。
【００３２】
基準電圧源４０は、一定の基準電圧Ｖｒｅｆを出力する。
オペアンプ４２は、−側入力電圧（Ｖｒｅｆ）と＋側入力電圧とが等しくなるように動作する。このため、コンバータ３０Ａの通常動作時において、ノードＡの電圧はＶｒｅｆに保たれている。
三角波生成回路３８は、所定の周波数及び振幅の三角波を生成し、比較器３６の＋側入力端子に入力する。
【００３３】
比較器３６は、上述の三角波がオペアンプ４２の出力より高い間、高レベルのパルス幅変調信号（ＰＷＭ信号）を出力し、ＭＯＳトランジスタＱ１をオンする。また、比較器３６は、三角波がオペアンプ４２の出力より低い間、低レベルのＰＷＭ信号を出力し、ＭＯＳトランジスタＱ１をオフする。
【００３４】
Ａ点電位制御回路４４は、電流検出用抵抗Ｒｅを流れる１次側電流を検出し、１次側電流値が所定値より低くなった時、ノードＡの電圧を下げる。なお、Ａ点電位制御回路４４は、ＭＯＳトランジスタＱ１がオンオフする１周期（即ち、三角波の１周期）で１次側電流値を時間積分し、この時間積分値が所定値より低くなった時、ノードＡの電圧を下げる機能も有する。
【００３５】
以下、請求項と本実施形態との対応関係を説明する。なお、ここでの対応関係は、参考のための一解釈であり、本発明を限定するものではない。
請求項記載の１次側スイッチング素子、オンオフ制御端子は、ＭＯＳトランジスタＱ１、及びそのゲートに対応する。
請求項記載の２次側整流用スイッチング素子は、ＭＯＳトランジスタＱ２、Ｑ３に対応する。
【００３６】
請求項記載の２次側制御手段は、２次側制御回路３４に対応する。
請求項記載の検査電流は、Ａ点電位制御回路４４が検出する１次側電流に対応する。
請求項記載のデューティ比増加信号は、Ａ点電位制御回路４４により制御されるノードＡの電圧（オペアンプ４２の＋側入力電圧）に対応する。
【００３７】
請求項記載のデューティ比増加回路は、電流検出用抵抗Ｒｅ、Ａ点電位制御回路４４に対応する。
請求項記載のパルス幅変調信号生成回路は、比較器３６、三角波生成回路３８、基準電圧源４０、オペアンプ４２に対応する。
請求項記載のパルス幅変調信号は、比較器３６の出力に対応する。
【００３８】
上述したコンバータ３０Ａの通常時の動作は、前記したコンバータ１０と同様であるので、説明を省略する。逆流電流を抑制するための動作についてのみ説明する。
【００３９】
まず、コンバータ３０Ａの入力端子１２間に一定の正の電圧Ｖｉｎを印加し、出力端子１８間に正の電圧Ｖｏｕｔを出力させる。この状態で、コンバータ３０Ａの出力端子１８に、コンバータ３０Ａの出力電圧Ｖｏｕｔより高い電圧（以下、外部印加電圧と記載）を印加すると、図示する方向に逆流電流が流れる。このため、２次側電流が通常動作時と逆方向に流れるので、トランスＴａを介して１次側電流も通常動作時と逆方向（負方向）に流れる。即ち、１次側電流値は、低くなる。
【００４０】
１次側電流が所定値（請求項記載の第１の所定値に対応し、例えば、０アンペア）より低くなると同時に、Ａ点電位制御回路４４は、ノードＡの電圧を一時的に下げる。このため、オペアンプ４２は、負の電圧を出力する。即ち、比較器３６の−側入力電圧が下がるため、ＰＷＭ信号における高レベルの期間は長くなる。従って、ＭＯＳトランジスタＱ１のデューティ比が高くなるので、１次巻線電圧及び１次側電流が大きくなる。同時に、ＭＯＳトランジスタＱ１のデューティ比が０％まで下がることが防止され、自励発振は防止される。
【００４１】
また、１次巻線電圧の増加により、２次巻線電圧及び出力電流も大きくなる。このため、コンバータ３０Ａの出力電圧は大きくなり、外部印加電圧に近づく。従って、コンバータ３０Ａの出力電圧と、外部印加電圧との差は小さくなるので、逆流電流は抑制される。
２次巻線電圧の増加により、３次巻線電圧も大きくなり、ノードＡの電圧は高くなる。オペアンプ４２は−側入力電圧と＋側入力電圧とが等しくなるように動作するため、ノードＡの電圧はＶｒｅｆまで増加する。
【００４２】
以上、本実施形態の逆流抑制回路３２Ａは、１次側電流が所定値よりわずかに低くなった時点で、ＭＯＳトランジスタＱ１のデューティ比を高め、コンバータ３０Ａの出力電圧を高めた。従って、コンバータ３０Ａの出力電圧と、外部印加電圧との差を小さくできる。この結果、逆流電流を抑制できる。
【００４３】
また、ＭＯＳトランジスタＱ１のデューティ比を高めるので、このデューティ比が０％になることを防止できる。従って、自励発振を防止できる。
このように、１次側回路（ＭＯＳトランジスタＱ１）を制御することで、逆流電流を抑制でき、自励発振を防止できる。
電流検出用抵抗Ｒｅを、１次側回路内に接続することで、逆流電流の流入を検出した。従って、出力側（２次側回路）で直接電力を損失することなく、逆流電流を抑制でき、自励発振を防止できる。
【００４４】
図２は、上記のようにコンバータ３０Ａの出力端子１８間に外部印加電圧を印加した場合の、出力電流の変化（実験値）を示す一例である。この例では、まず、入力端子１２間に４８Ｖを印加し、出力端子１８間に約３．６Ｖを出力させた。この状態で、外部印加電圧を出力端子１８間に印加した。図２は、この外部印加電圧（横軸）を上げ、出力電流（縦軸）を減少させた様子を示している。
【００４５】
本実施形態のコンバータ３０Ａでは、出力電流が約０Ａまで下がった後、外部印加電圧をさらに高くしても、出力電流は急激には下がらない。これは、逆流抑制回路３２Ａが、コンバータ３０Ａの出力電圧を高めて外部印加電圧に近づけ、逆流電流を抑制するからである。
一方、逆流電流抑制の制御を行わない場合では、従来の技術で説明したように、逆流電流が流れ、ＭＯＳトランジスタＱ１のデューティ比は０％まで下がる。また、外部印加電圧により、２次巻線電圧は正になり、ＭＯＳトランジスタＱ２はオンする。この結果、出力端子１８、平滑用リアクトルＬ、２次巻線ｎ２、ＭＯＳトランジスタＱ２からなる経路を逆流電流が流れる。従って、逆流電流抑制の制御を行わない場合、図中の破線に示したように、外部印加電圧を大きくすると出力電流は急峻に下がる。
【００４６】
なお、第１の実施形態では、Ａ点電位制御回路４４に、１次側電流値が所定値より低くなった時、ノードＡの電圧を下げさせた例を述べた。本発明は、かかる実施形態に限定されるものではない。Ａ点電位制御回路４４に、１次側電流値をＭＯＳトランジスタＱ１がオンオフする１周期で時間積分させ、この時間積分値が所定値（請求項記載の第２の所定値に対応し、例えば、０アンペア秒）より低くなった時、ノードＡの電圧を下げさせてもよい。この場合も、上述したものと同様の効果を得ることができる。
【００４７】
また、第１の実施形態では、１次側電流を検出することで、逆流電流の流入を検出した例を述べた。本発明は、かかる実施形態に限定されるものではない。例えば、図３に示すように、２次側回路内に電流検出用抵抗Ｒｅを接続し、出力電流値から逆流電流の流入を検出してもよい（請求項２に対応）。この場合、Ａ点電位制御回路４４ｂは、出力電流が所定値より低くなった時、またはＭＯＳトランジスタＱ１がオンオフする１周期における出力電流の時間積分値が所定値より低くなった時、ノードＡの電圧を下げればよい。図３に示した回路でも、第１の実施形態と同様の効果を得ることができる。
【００４８】
或いは、図４に示すように、出力端子１８間の電圧（出力電圧）を検出することで、逆流電流の流入を検出してもよい（請求項３に対応）。この場合、出力端子１８間の電圧が、（同期整流式ＤＣ−ＤＣコンバータ３０Ｃの出力電圧の目標値より高い）所定値より高くなった時、ノードＡの電圧を下げればよい。図４に示した回路でも、第１の実施形態と同様の効果を得ることができる。
【００４９】
図３、４に示した同期整流式ＤＣ−ＤＣコンバータ３０Ｂ、３０Ｃ及び逆流抑制回路３０Ｂ、３０Ｃの動作は、上述したコンバータ３０Ａ及び逆流抑制回路３０Ａと同様である。
図５は、本発明の第２の実施形態を示している（請求項４、５に対応）。第１の実施形態と同一部分には同一符号を付し、その説明を省略する。図５において、同期整流式ＤＣ−ＤＣコンバータ３０Ｄ（以下、コンバータ３０Ｄと略記）は、本発明の逆流抑制回路３２Ｄ（請求項記載のＤＣ−ＤＣコンバータにおける出力電流の逆流抑制回路に対応）と、設定部４８と、入力端子１２と、コンデンサＣ１と、ＭＯＳトランジスタＱ１と、トランスＴａと、２次側制御回路３４と、ＭＯＳトランジスタＱ２、Ｑ３と、平滑用リアクトルＬと、平滑用コンデンサＣ２と、出力端子１８とで構成されている。なお、第１の実施形態と同様に、１次巻線ｎ１を流れる電流を１次側電流、２次巻線ｎ２から図の上側の出力端子１８に向けて流れる電流を出力電流（２次側電流）とする。
【００５０】
逆流抑制回路３２Ｄは、最小オン幅設定回路５０と、比較器３６と、三角波生成回路３８ｄと、基準電圧源４０と、オペアンプ４２と、抵抗Ｒｈ、Ｒｉ、Ｒｊと、平滑用コンデンサＣ３と、平滑用リアクトルＬ２と、ダイオードＤ３、Ｄ４と、３次巻線ｎ３とで構成されている。比較器３６の＋側入力端子とオペアンプ４２の出力端子との接続ノードをノードＢ、抵抗Ｒｊと抵抗Ｒｉとの接続ノードをノードＣ、抵抗Ｒｉと抵抗Ｒｈとの接続ノードをノードＤとする。
【００５１】
三角波生成回路３８ｄは、所定の周波数及び振幅の三角波を生成し、比較器３６の−側入力端子に入力する。
比較器３６は、ノードＢの電圧が上述の三角波より高い期間、高レベルのＰＷＭ信号を出力してＭＯＳトランジスタＱ１をオンし、ノードＢの電圧が三角波より低い期間、低レベルのＰＷＭ信号を出力してＭＯＳトランジスタＱ１をオフする。
【００５２】
最小オン幅設定回路５０は、基準電圧源５２と、オペアンプ５４と、ダイオードＤ５とで構成されている。
基準電圧源５２は、設定部４６により定められる一定の基準電圧Ｖｍを出力する。
オペアンプ５４は、−側入力電圧（基準電圧Ｖｍ）と＋側入力電圧（ノードＢの電圧）とが等しくなるように動作する。なお、基準電圧Ｖｍは、コンバータ３０Ｄの通常動作時におけるノードＢの電圧より十分低い。従って、コンバータ３０Ｄの通常動作時において、オペアンプ５４が出力する正の電圧によりダイオードＤ５はオフしており、最小オン幅設定回路５０は動作しない。
【００５３】
設定部４８は、ＭＯＳトランジスタＱ１のデューティ比の最小値（請求項記載の第２の所定値に対応）を入力するためのボタン群（図示せず）、及び演算機能を有している。設定部４８は、入力されたデューティ比の最小値に基づいて、基準電圧Ｖｍの電圧値及び基準電圧源４０の電圧値Ｖｒｅｆを求め、これらを求めた値に設定する。
【００５４】
以下、請求項と本実施形態との対応関係を説明する。なお、以下に示す対応関係は、参考のための一解釈であり、本発明を限定するものではない。
請求項記載の１次側スイッチング素子、オンオフ制御端子は、ＭＯＳトランジスタＱ１、及びそのゲートに対応する。
請求項記載の２次側整流用スイッチング素子は、ＭＯＳトランジスタＱ２、Ｑ３に対応する。
【００５５】
請求項記載の２次側制御手段は、２次側制御回路３４に対応する。
請求項記載のデューティ比制御信号は、最小オン幅設定回路５０により制御されるノードＤの電圧に対応する。
請求項記載のパルス幅変調信号生成回路は、比較器３６、三角波生成回路３８、基準電圧源４０、オペアンプ４２、抵抗Ｒｉ、Ｒｊに対応する。
【００５６】
請求項記載のパルス幅変調信号は、比較器３６の出力に対応する。
上述したコンバータ３０Ｄの通常時の動作は、前記したコンバータ３０Ａと同様であるので、説明を省略する。逆流電流を抑制するための動作についてのみ説明する。
コンバータ３０Ｄの通常動作時に、コンバータ３０Ｄの出力電圧より高い電圧（以下、外部印加電圧と記載）を出力端子１８に印加した場合、図示する方向に逆流電流が流れる。この逆流電流の絶対値は、コンバータ３０Ｄの通常動作時における２次側電流の絶対値より大きい。このため、２次巻線電圧は大きくなるので、３次巻線電圧も大きくなる。
【００５７】
従って、ノードＣの電圧は上がり、オペアンプ４２の出力電圧（ノードＢの電圧）は下がる。３次巻線電圧が所定値（請求項記載の第１の所定値に対応）を超えると、ノードＢの電圧が基準電圧Ｖｍより低くなる。これにより、オペアンプ５４は負の電圧を出力し、ダイオードＤ５はオンする。このため、ノードＤからオペアンプ５４の出力端子に向けて電流が流れ、ノードＣの電圧は下がる。ノードＣの電圧が下がると、オペアンプ４２の出力電圧は、基準電圧Ｖｍまで上がる。
【００５８】
このように、最小オン幅設定回路５０は、ノードＢの電圧が基準電圧Ｖｍより低くならないように動作する。このため、比較器３６の出力であるＰＷＭ信号のデューティ比は所定値以上に保たれる。従って、ＭＯＳトランジスタＱ１のデューティ比は所定値以上に保たれるので、自励発振は防止される。また、デューティ比が所定値以上に保たれるので、１次側電流は所定値以上に保たれる。この結果、トランスＴａを介して２次側電流も所定値以上に保たれ、逆流電流は抑制される。
【００５９】
以上、第２の実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、本実施形態では、１次側電流を検出するための回路は不要である。従って、電力損失を生じさせることなく、逆流電流を抑制でき、自励発振を防止できる。
また、設定部４８は、入力されたデューティ比の最小値に基づいて、基準電圧Ｖｍの電圧値を求め、基準電圧Ｖｍを求めた値に設定する。従って、ユーザは、ＭＯＳトランジスタＱ１のデューティ比の最小値を、１次側電流及び出力電流の値に拘わらず、任意に設定できる。
【００６０】
図６は、上記のようにコンバータ３０Ｄの出力端子１８に外部印加電圧を印加した場合の、出力電流の変化（実験値）を示す一例である。この例では、入力端子１２間に４８Ｖを印加し、出力端子１８間に約３．５Ｖを出力させた。この状態で、外部印加電圧を出力端子１８間に印加した。図６は、この外部印加電圧を上げて、出力電流を減少させた様子を示している。比較例として、図２に示した逆流電流抑制の制御を行わない場合の特性を、破線で示した。
【００６１】
逆流電流抑制の制御を行わない場合、外部印加電圧を大きくすると出力電流は急峻に下がる。本実施形態のコンバータ３０Ｄでは、外部印加電圧を高くしても、出力電流は、所定の値（この例では約−０．６Ａ）からは殆ど下がらない。これは、逆流抑制回路３２Ｄにより、ＭＯＳトランジスタＱ１のデューティ比が所定値以上に保たれるからである。
【００６２】
図７は、本発明の第３の実施形態を示している（請求項６に対応）。第１、第２の実施形態と同一部分には同一符号を付し、その説明を省略する。図７において、同期整流式ＤＣ−ＤＣコンバータ３０Ｅ（以下、コンバータ３０Ｅと略記）は、本発明の自励発振時保護回路５６と、１次側制御回路５８ｅと、入力端子１２と、コンデンサＣ１と、ＭＯＳトランジスタＱ１と、トランスＴｅと、ＭＯＳトランジスタＱ２、Ｑ３、Ｑ４と、平滑用リアクトルＬと、平滑用コンデンサＣ２と、出力端子１８とで構成されている。
【００６３】
トランスＴｅは、互いに磁気的に結合された１次巻線ｎ１、２次巻線ｎ２、３次巻線ｎ３、４次巻線ｎ４、５次巻線ｎ５を有している。これら１次巻線ｎ１〜５次巻線ｎ５の磁気的結合は、同極性である。なお、３次巻線ｎ３は、１次側制御回路５８内に接続されている。以下、１次巻線ｎ１の電圧を１次巻線電圧と略記し、５次巻線ｎ５の一端（ダイオードＤ６側）を基点とした、４次巻線ｎ４の１端（２次巻線ｎ２と反対側）までの電圧を、２次側巻線電圧と略記する。
【００６４】
また、図示するように、１次巻線ｎ１を流れる電流を１次側電流、２次巻線ｎ２から図の上側の出力端子１８に向けて流れる電流を出力電流（２次側電流）とする。
自励発振時保護回路５６は、抵抗Ｒｋ、Ｒｌと、コンデンサＣ４と、ダイオードＤ６と、ＭＯＳトランジスタＱ５とで構成されている。自励発振時保護回路５６は、後述するように、コンバータ３０Ｅが自励発振状態になった時、自励発振の周波数を制御し、各回路素子を保護する。
【００６５】
１次側制御回路５８ｅは、比較器３６と、三角波生成回路３８ｄと、基準電圧源４０と、オペアンプ４２と、抵抗Ｒｆ、Ｒｇと、平滑用コンデンサＣ３と、平滑用リアクトルＬ２と、ダイオードＤ３、Ｄ４と、３次巻線ｎ３とで構成されている。１次側制御回路５８ｅは、第２の実施形態の逆流抑制回路３２Ｄと同様に、ＰＷＭ信号を出力し、ＭＯＳトランジスタＱ１のデューティ比を制御することで、出力端子１８間の電圧が目標値になるように制御する。
【００６６】
なお、ＭＯＳトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５には、ソースとドレインとを接続し、ソースからドレインへ向かう方向を順方向とする寄生ダイオードがそれぞれ等価的に内在している。図では、パワーＭＯＳトランジスタＱ４に内在する寄生ダイオードＰ４のみを示した。また、ＭＯＳトランジスタＱ５のゲートとコンデンサＣ４との接続ノードをノードＥとする。
【００６７】
以下、請求項と本実施形態との対応関係を説明する。なお、以下に示す対応関係は、参考のために示した一解釈であり、本発明を限定するものではない。
請求項記載の１次側スイッチング素子は、ＭＯＳトランジスタＱ１に対応する。
請求項記載の２次側整流用スイッチング素子は、ＭＯＳトランジスタＱ２に対応する。
【００６８】
請求項記載の２次側転流用スイッチング素子は、ＭＯＳトランジスタＱ３に対応する。
請求項記載の励磁電流は、１次巻線ｎ１を流れる１次側電流に対応する。
請求項記載の誘導電流は、２次巻線ｎ２を流れる２次側電流に対応する。
請求項記載のリアクトルは、平滑用リアクトルＬに対応する。
【００６９】
請求項記載の２次側制御手段は、４次巻線ｎ４、５次巻線ｎ５、ＭＯＳトランジスタＱ４に対応する。
請求項記載の「誘導電流及び転流電流を直流の出力電流として供給する手段」は、出力端子１８、平滑用コンデンサＣ２に対応する。
請求項記載のコンデンサは、コンデンサＣ４に対応する。
【００７０】
請求項記載の充放電制御回路は、抵抗Ｒｋ、Ｒｌ、ダイオードＤ６に対応する。
請求項記載の自励発振制御スイッチ、オンオフ制御端子は、ＭＯＳトランジスタＱ５及びそのゲートに対応する。
図８は、上述したコンバータ３０Ｅの各部の電圧の時間変化を示している。図中、Ｖｄｓはドレイン−ソース間電圧、Ｖｇｓはゲート−ソース間電圧、ＶｔｈはＭＯＳトランジスタＱ５のスレッショルド電圧を示している。２次巻線ｎ２の電圧は、２次巻線ｎ２と４次巻線ｎ４との接続ノードの電圧を表し、５次巻線ｎ５の電圧は、５次巻線ｎ５とダイオードＤ６との接続ノードの電圧を表している。各部の電圧は、図の下側の出力端子１８の電圧（横軸の破線）を基準として示されている。
【００７１】
以下、図７、８を用いて、コンバータ３０Ｅの通常時の動作を説明する。
まず、ＭＯＳトランジスタＱ１がオンからオフに切り替わると、２次側巻線電圧が負になる。このため、ＭＯＳトランジスタＱ２、Ｑ４、ダイオードＤ６はオフする。このとき、ＭＯＳトランジスタＱ３は、パワーＭＯＳトランジスタＱ４の寄生ダイオードＰ４を介してゲートに正の電圧を受け、オンする。
【００７２】
このため、ＭＯＳトランジスタＱ１のオン期間中に平滑用リアクトルＬに蓄積されたエネルギ（後述する）は、（請求項記載の）転流電流として、図の下側の出力端子１８、ＭＯＳトランジスタＱ３、平滑用リアクトルＬ、図の上側の出力端子１８からなる経路を流れる。また、ダイオードＤ６がオフしているため、この転流電流の一部は、抵抗Ｒｋを介してコンデンサＣ４を充電する。従って、ノードＥの電圧は、コンデンサＣ４の容量値と抵抗Ｒｋの抵抗値により決まる充電時定数に従って、ほぼ指数関数的に上昇する。
【００７３】
なお、コンバータ３０Ｅの通常動作時におけるＭＯＳトランジスタＱ１のオフ期間に、コンデンサＣ４における抵抗Ｒｌ側の電極電圧がＭＯＳトランジスタＱ５のスレッショルド電圧に達しないように、コンデンサＣ４の容量は設定されている。従って、コンバータ３０Ｅの通常動作時において、ＭＯＳトランジスタＱ５は、オンしない。
【００７４】
次に、ＭＯＳトランジスタＱ１がオンして１次側電流が図示する方向に流れると、２次側巻線電圧は正になる。このため、ＭＯＳトランジスタＱ２、Ｑ４はオンするので、ＭＯＳトランジスタＱ３はゲートを５次巻線ｎ５の一端に接続されてオフする。また、ダイオードＤ６がオンするため、ＭＯＳトランジスタＱ１のオフ期間中にコンデンサＣ４に蓄積された電荷は、抵抗Ｒｌ及びダイオードＤ６を介して放電する。従って、ノードＥの電圧は、コンデンサＣ４の容量値、抵抗Ｒｌの抵抗値、ダイオードＤ６のオン抵抗により決まる時定数に従って、ほぼ指数関数的に下がる。
【００７５】
１次側電流により２次巻線ｎ２に生じる誘導電流は、平滑用リアクトルＬにエネルギを蓄積させながら、図の下側の出力端子１８、２次巻線ｎ２、ＭＯＳトランジスタＱ２、平滑用リアクトルＬ、図の上側の出力端子１８からなる経路を流れる。この後、ＭＯＳトランジスタＱ１がオフすると、上述した動作が繰り返される。
【００７６】
次に、コンバータ３０Ｅの自励発振時の動作について説明する。
従来の技術で説明したように、自励発振は、コンバータ３０Ｄの出力端子１８に、コンバータ３０Ｄの出力電圧より高い電圧（外部印加電圧）が印加され続けて生じる。即ち、自励発振時において、出力端子１８間の電圧は、通常動作時より大きい。このため、自励発振時のダイオードＤ６のオフ期間（ＭＯＳトランジスタＱ３のオン期間）において外部から抵抗Ｒｋを介してコンデンサＣ４を充電する電圧は、通常動作時のダイオードＤ６のオフ期間にコンデンサＣ４を充電する電圧より大きい。
【００７７】
従って、自励発振時において、ノードＥの電圧はＭＯＳトランジスタＱ５のスレッショルド電圧に達する。このため、ＭＯＳトランジスタＱ５はオンし、ＭＯＳトランジスタＱ３のゲートとソースとが互いに接続され、ＭＯＳトランジスタＱ３はオフする。
外部印加電圧が大きいほど、コンデンサＣ４が速く充電されるため、ＭＯＳトランジスタＱ５がオフしてからオンするまでの期間が短くなる。従って、外部印加電圧が大きいほど、ＭＯＳトランジスタＱ３のオン期間が短くなるため、逆流電流が抑制される。
【００７８】
コンデンサＣ４が放電後にＭＯＳトランジスタＱ５のスレッショルド電圧まで充電されるには、出力端子１８間の電圧に応じて所定の時間を要する。この充電時間は、コンデンサＣ４の容量値と抵抗Ｒｋの抵抗値により決まる充電時定数に依存する。このため、ＭＯＳトランジスタＱ３のオン期間は、（出力端子１８間の電圧に応じた）所定の時間より短くならない。従って、自励発振の周波数が所定値より高くなることはない。
【００７９】
以上、第３の実施形態では、コンバータ３０Ｅの自励発振時において、２次側の転流用スイッチング素子であるＭＯＳトランジスタＱ３を、前記した充電時定数及び出力端子１８間の電圧により決まる期間でオフさせた。従って、出力端子１８間の電圧が大きいほど、ＭＯＳトランジスタＱ３のオン期間も短くなるため、逆流電流を抑制できる。
【００８０】
また、コンデンサＣ４の充電時定数（コンデンサＣ４の容量値と抵抗Ｒｋの抵抗値）を適正に選ぶことで、自励発振時におけるＭＯＳトランジスタＱ３のオン期間が所定値より短くなることを防止できる。従って、容易な設定により、自励発振の周波数が所定値より高くなることを防止できる。即ち、自励発振の周波数を制御できる。この結果、自励発振時において、コンバータ３０Ｅの回路素子を保護できる。
【００８１】
自励発振時保護回路５６は、出力電圧を制御する１次側制御回路５８ｅとは独立したところに接続されている。このため、１次側制御回路５８ｅは、出力電圧を安定に制御できる。
さらに、本実施形態においても、１次側または２次側電流を検出するための回路は不要である。従って、第２の実施形態と同様に、電力損失を生じさせることなく、逆流電流を抑制でき、自励発振から回路素子を保護できる。
【００８２】
図９は、本発明の第４の実施形態を示している（請求項７に対応）。第１〜第３の実施形態と同一部分には同一符号を付し、その説明を省略する。図９において、同期整流式ＤＣ−ＤＣコンバータ３０Ｆ（以下、コンバータ３０Ｆと略記）は、１次側制御回路５８Ｆと、ｎＭＯＳトランジスタＴｒ６、Ｔｒ７と、スイッチング制御回路７２ｆと、電流検出用抵抗Ｒｅと、入力端子１２と、コンデンサＣ１と、ＭＯＳトランジスタＱ１と、トランスＴａと、２次側制御回路３４と、ＭＯＳトランジスタＱ２、Ｑ３と、平滑用リアクトルＬと、平滑用コンデンサＣ２と、出力端子１８とで構成されている。第１の実施形態と同様に、１次巻線ｎ１を流れる電流を１次側電流、図の上側の出力端子１８に向けて流れる電流を出力電流、ＭＯＳトランジスタＱ１及び１次巻線ｎ１等で構成される回路を１次側回路、２次巻線ｎ２及びＭＯＳトランジスタＱ２、Ｑ３等で構成される回路を２次側回路とする。
【００８３】
１次側制御回路５８Ｆは、比較器３６と、三角波生成回路３８と、基準電圧源４０と、オペアンプ４２と、抵抗Ｒｆ、Ｒｇと、平滑用コンデンサＣ３と、平滑用リアクトルＬ２と、ダイオードＤ３、Ｄ４と、３次巻線ｎ３とで構成されている。１次側制御回路５８Ｆは、第１の実施形態の逆流抑制回路３２Ａと同様に、ＰＷＭ信号を出力し、ＭＯＳトランジスタＱ１のデューティ比を制御することで、出力端子１８間の電圧が目標値になるように制御する。
【００８４】
本発明の自励発振保護回路７０Ｆ（図示せず）は、電流検出用抵抗Ｒｅと、スイッチング制御回路７２ｆと、ｎＭＯＳトランジスタＴｒ６、Ｔｒ７と、１次側制御回路５８Ｆの３次巻線ｎ３とに対応する。
スイッチング制御回路７２ｆは、コンバータ３０Ｆの通常動作時において、ｎＭＯＳトランジスタＴｒ６をオンさせ、ｎＭＯＳトランジスタＴｒ７をオフさせる。また、スイッチング制御回路７２ｆは、電流検出用抵抗Ｒｅから１次側電流を検出し、１次側電流値が所定値より低くなった時、コンバータ３０Ｆの回路動作を停止させる。
【００８５】
なお、スイッチング制御回路７２ｆは、１次側電流を、ＭＯＳトランジスタＱ１がスイッチングする１周期（即ち、三角波生成回路３８が出力する三角波の１周期）において時間積分し、この時間積分値が所定値より低くなった時、コンバータ３０Ｆの回路動作を停止させる機能も有する。
以下、請求項と本実施形態との対応関係を説明する。なお、ここでの対応関係は、参考のための一解釈であり、本発明を限定するものではない。
【００８６】
請求項記載の１次側スイッチング素子は、ＭＯＳトランジスタＱ１に対応する。
請求項記載の２次側整流用スイッチング素子は、ＭＯＳトランジスタＱ２、Ｑ３に対応する。
請求項記載の２次側制御手段は、２次側制御回路３４に対応する。
請求項記載のスイッチは、ｎＭＯＳトランジスタＴｒ７に対応する。
【００８７】
請求項記載の検査電流は、スイッチング制御回路７２ｆ及び電流検出用抵抗Ｒｅにより検出される１次側電流に対応する。
請求項記載の強制オフ回路は、スイッチング制御回路７２ｆ、ｎＭＯＳトランジスタＴｒ６に対応する。
上述したコンバータ３０Ｆの通常時の動作は、前記したコンバータ３０Ａと同様であるので、説明を省略する。自励発振を停止するための動作についてのみ説明する。
【００８８】
従来の技術で説明したように、自励発振は、ＭＯＳトランジスタＱ１のデューティ比が０％まで下がった後で生じる。
そこで、スイッチング制御回路７２ｆは、１次側電流が所定値（請求項記載の第１の所定値に対応し、例えば、０Ａ）より低くなった時、ｎＭＯＳトランジスタＴｒ６をオフさせると同時に、ｎＭＯＳトランジスタＴｒ７をオンさせる。このため、ＭＯＳトランジスタＱ１はオフし、３次巻線ｎ３の両端は短絡される。従って、２次巻線ｎ２もショートし、ＭＯＳトランジスタＱ２、Ｑ３はオフする。この結果、コンバータ３０Ｆの回路動作は停止し、逆流電流の２次側回路内への流入は遮断される。
【００８９】
以上、第４の実施形態では、ＭＯＳトランジスタＱ１のデューティ比が０％になる前に逆流電流の流入を検出し、３次巻線ｎ３の両端を短絡すると同時に、ＭＯＳトランジスタＱ１をオフさせた。従って、３次巻線ｎ３の短絡により１次巻線ｎ１がショートして過大な１次側電流が流れることはなく、コンバータ３０Ｆの回路動作を安全に停止できる。即ち、ＭＯＳトランジスタＱ１のデューティ比が０％になる前に回路動作を停止させるため、自励発振を未然に防止できる。
【００９０】
また、２次側回路の全ての整流素子（ＭＯＳトランジスタＱ２、Ｑ３）をオフさせたので、逆流電流の２次側回路内への流入を遮断できる。
逆流電流の流入を検出するための電流検出用抵抗Ｒｅを、１次側回路内に接続した。従って、出力側で直接電力を損失することなく、自励発振を防止できる。
なお、第４の実施形態では、１次側電流が所定値より低くなった時、コンバータ３０Ｆの回路動作を停止させた例を述べた。本発明は、かかる実施形態に限定されるものではない。前記したように、スイッチング制御回路７２ｆに、ＭＯＳトランジスタＱ１がスイッチングする１周期において１次側電流値を時間積分させ、この時間積分値が所定値（請求項記載の第２の所定値に対応し、例えば、０アンペア秒）より低くなった時、上述と同様にコンバータ３０Ｆの回路動作を停止させてもよい。この場合も上述したものと同様の効果を得ることができる。
【００９１】
図１０は、本発明の第５の実施形態を示している（請求項８に対応）。第１〜第４の実施形態と同一部分には同一符号を付し、その説明を省略する。図１０に示した同期整流式ＤＣ−ＤＣコンバータ３０Ｇ（以下、コンバータ３０Ｇと略記）は、電流検出用抵抗Ｒｅが１次側回路内でなく、出力端子１８に接続されていることと、スイッチング制御回路７２ｇの機能がスイッチング制御回路７２ｆとわずかに異なることを除いて、第４の実施形態のコンバータ３０Ｆと同じである。
【００９２】
スイッチング制御回路７２ｇは、コンバータ３０Ｇの通常動作時において、ｎＭＯＳトランジスタＴｒ６をオンさせ、ｎＭＯＳトランジスタＴｒ７をオフさせる。また、スイッチング制御回路７２ｆは、電流検出用抵抗Ｒｅから出力電流を検出し、出力電流値が所定値（請求項記載の第１の所定値に対応し、例えば、０Ａ）より低くなった時、第４の実施形態と同様にコンバータ３０Ｇの回路動作を停止させる。
【００９３】
なお、スイッチング制御回路７２ｆは、出力電流を、ＭＯＳトランジスタＱ１がスイッチングする１周期において時間積分し、この時間積分値が所定値（請求項記載の第２の所定値に対応し、例えば、０アンペア秒）より低くなった時、コンバータ３０Ｇの回路動作を停止させる機能も有する。
スイッチング制御回路７２ｇは、第４の実施形態と同様にコンバータ３０Ｇの回路動作を停止させる。このため、コンバータ３０Ｇが自励発振状態になる前であれば、コンバータ３０Ｇの回路動作を安全かつ確実に停止でき、自励発振を未然に防止できる。また、コンバータ３０Ｇが自励発振状態であれば、自励発振を安全かつ確実に停止できる。従って、本実施形態においても、第４の実施形態と同様の効果を得ることができる。なお、請求項と本実施形態との対応関係は、第４の実施形態と同様であるので、説明を省略する。
【００９４】
図１１は、本発明の第６の実施形態を示している（請求項９に対応）。第１〜第５の実施形態と同一部分には同一符号を付し、その説明を省略する。図１１に示した同期整流式ＤＣ−ＤＣコンバータ３０Ｈ（以下、コンバータ３０Ｈと略記）は、電流検出用抵抗Ｒｅがないことと、スイッチング制御回路７２ｈの機能がスイッチング制御回路７２ｆと異なることを除いて、第４の実施形態のコンバータ３０Ｆと同じである。
【００９５】
スイッチング制御回路７２ｈは、コンバータ３０Ｇの通常動作時において、ｎＭＯＳトランジスタＴｒ６をオンさせ、ｎＭＯＳトランジスタＴｒ７をオフさせる。また、スイッチング制御回路７２ｈは、出力電圧を検出し、出力電圧が所定値（コンバータ３０Ｈの通常動作時の出力電圧より高い値）より高くなった時、第４の実施形態と同様にコンバータ３０Ｈの回路動作を停止させる。
【００９６】
このため、コンバータ３０Ｈが自励発振状態になる前であれば、コンバータ３０Ｈの回路動作を安全かつ確実に停止でき、自励発振を未然に防止できる。また、コンバータ３０Ｈが自励発振状態であれば、自励発振を安全かつ確実に停止できる。従って、本実施形態においても、第４の実施形態と同様の効果を得ることができる。自励発振が生じる前に回路動作を停止させるか、自励発振が生じた後に自励発振を停止させるかは、スイッチング制御回路７２ｈが回路動作（自励発振）を停止させるときの出力電圧の所定値を適正に設定することで選択できる。なお、請求項と本実施形態との対応関係は、第４の実施形態と同様であるので、説明を省略する。
【００９７】
図１２は、本発明の第７の実施形態を示している（請求項１０に対応）。第１〜第６の実施形態と同一部分には同一符号を付し、その説明を省略する。図１２に示した同期整流式ＤＣ−ＤＣコンバータ３０Ｉ（以下、コンバータ３０Ｉと略記）は、ｎＭＯＳトランジスタＴｒ７の代わりにｎＭＯＳトランジスタＴｒ８及びＴｒ９が２次側回路内にあることと、スイッチング制御回路７２ｉの機能がスイッチング制御回路７２ｆと若干異なることを除いて、第４の実施形態のコンバータ３０Ｆと同じである。
【００９８】
スイッチング制御回路７２ｉは、コンバータ３０の通常動作時において、ｎＭＯＳトランジスタＴｒ６をオンさせ、ｎＭＯＳトランジスタＴｒ８、９をオフさせる。スイッチング制御回路７２ｉは、電流検出用抵抗Ｒｅから１次側電流を検出し、１次側電流値が所定値より低くなった時、コンバータ３０Ｉの回路動作を停止させる。
【００９９】
なお、スイッチング制御回路７２ｉは、１次側電流値を、ＭＯＳトランジスタＱ１がスイッチングする１周期において時間積分し、この時間積分値が所定値より低くなった時、コンバータ３０Ｉの回路動作を停止させる機能も有する。
以下、請求項と本実施形態との対応関係を説明する。なお、ここでの対応関係は、参考のための一解釈であり、本発明を限定するものではない。
【０１００】
請求項記載の１次側スイッチング素子は、ＭＯＳトランジスタＱ１に対応する。
請求項記載の２次側整流用スイッチング素子は、ＭＯＳトランジスタＱ２、Ｑ３に対応する。
請求項記載の２次側制御手段は、２次側制御回路３４に対応する。
請求項記載の検査電流は、スイッチング制御回路７２ｉ及び電流検出用抵抗Ｒｅにより検出される１次側電流に対応している。
【０１０１】
請求項記載の強制オフ回路は、電流検出用抵抗Ｒｅ、スイッチング制御回路７２ｉ、ｎＭＯＳトランジスタＴｒ６、Ｔｒ８、Ｔｒ９に対応する。
以下、自励発振保護回路７０Ｉの動作を説明する。
スイッチング制御回路７２Ｉは、１次側電流が所定値（請求項記載の第１の所定値に対応し、例えば、０Ａ）より低くなった時、ｎＭＯＳトランジスタＴｒ６をオフさせると同時に、ｎＭＯＳトランジスタＴｒ８、Ｔｒ９をオンさせる。このため、ＭＯＳトランジスタＱ１、Ｑ２、Ｑ３はオフする。この結果、第４の実施形態で述べたものと同様の理由で、コンバータ３０Ｉの回路動作は安全に停止し、逆流電流の２次側回路内への流入は遮断される。
【０１０２】
以上、第７の実施形態においても、上述した第４の実施形態と同様の効果を得ることができる。
なお、第７の実施形態では、１次側電流が所定値より低くなった時、コンバータ３０Ｆの回路動作を停止させた例を述べた。本発明は、かかる実施形態に限定されるものではない。スイッチング制御回路７２ｉに、ＭＯＳトランジスタＱ１がスイッチングする１周期において１次側電流値を時間積分させ、この時間積分値が所定値（請求項記載の第２の所定値に対応し、例えば、０アンペア秒）より低くなった時、上述と同様にコンバータ３０Ｉの回路動作を停止させてもよい。この場合も上述と同様の効果を得ることができる。
【０１０３】
或いは、スイッチング制御回路７２ｉに、１次側電流値が変化しなくなった時、コンバータ３０Ｉの回路動作を停止させてもよい。この場合、２次側回路で自励発振が生じている可能性があるときに、回路動作を停止させることになる。自励発振状態であったとしても、本実施形態のようにコンバータ３０Ｉの回路動作を停止させれば、自励発振を安全かつ確実に停止できる。これは、１次側回路及び２次側回路の全ての整流素子（ＭＯＳトランジスタＱ１、Ｑ２、Ｑ３）を同時にオフさせるからである。
【０１０４】
図１３は、本発明の第８の実施形態を示している（請求項１１に対応）。第１〜第７の実施形態と同一部分には同一符号を付し、その説明を省略する。図１３において、同期整流式ＤＣ−ＤＣコンバータ３０Ｊ（以下、コンバータ３０Ｊと略記）は、１次側制御回路５８ｊと、ｎＭＯＳトランジスタＴｒ６と、入力端子１２と、コンデンサＣ１と、ＭＯＳトランジスタＱ１と、トランスＴｅと、Ｑ２制御回路８２と、ｎＭＯＳトランジスタＴｒ８、Ｔｒ９と、ＭＯＳトランジスタＱ２、Ｑ３と、Ｑ３制御回路８４と、平滑用リアクトルＬと、平滑用コンデンサＣ２と、電流検出用抵抗Ｒｅと、スイッチング制御回路７２ｊと、出力端子１８とで構成されている。なお、５次巻線ｎ５における図の下側の一端を基点とした、４次巻線ｎ４の一端（Ｑ２制御回路８２側）までの電圧を、２次側巻線電圧と記載する。
【０１０５】
１次側制御回路５８ｊは、３次巻線ｎ３を含むトランスＴｅがトランスＴａと異なることを除き、第７の実施形態の１次側制御回路５８ｉと同じである。
Ｑ２制御回路８２は、２次側巻線電圧が正である期間、ＭＯＳトランジスタＱ２をオンし、それ以外の期間、ＭＯＳトランジスタＱ２をオフする。
Ｑ３制御回路８４は、２次側巻線電圧が負である期間、ＭＯＳトランジスタＱ３をオンし、それ以外の期間、ＭＯＳトランジスタＱ３をオフする。
【０１０６】
本実施形態では、自励発振保護回路７０Ｊ（図示せず）は、ｎＭＯＳトランジスタＴｒ６と、電流検出用抵抗Ｒｅと、スイッチング制御回路７２ｊと、ｎＭＯＳトランジスタＴｒ８、Ｔｒ９とに対応する。
スイッチング制御回路７２ｊは、コンバータ３０Ｊの通常動作時において、ｎＭＯＳトランジスタＴｒ６をオンさせ、ｎＭＯＳトランジスタＴｒ８、９をオフさせる。また、スイッチング制御回路７２ｊは、電流検出用抵抗Ｒｅから出力電流を検出し、出力電流値が所定値（請求項記載の第１の所定値に対応し、例えば、０Ａ）より低くなった時、第７の実施形態と同様にコンバータ３０Ｊの回路動作を停止させる。
【０１０７】
なお、スイッチング制御回路７２ｊは、出力電流を、ＭＯＳトランジスタＱ１がスイッチングする１周期において時間積分し、この時間積分値が所定値（請求項記載の第２の所定値に対応し、例えば、０アンペア秒）より低くなった時、コンバータ３０Ｊの回路動作を停止させる機能も有する。
スイッチング制御回路７２ｊは、第７の実施形態と同様にコンバータ３０Ｊの回路動作を停止させる。このため、コンバータ３０Ｊが自励発振状態になる前であれば、コンバータ３０Ｊの回路動作を安全かつ確実に停止でき、自励発振を未然に防止できる。また、コンバータ３０Ｊが自励発振状態であれば、自励発振を安全かつ確実に停止できる。従って、本実施形態においても、第７の実施形態と同様の効果を得ることができる。なお、請求項と本実施形態との対応関係は、Ｑ２制御回路８２及びＱ３制御回路８４が請求項記載の２次側制御手段に対応することを除き、第７の実施形態と同様であるので、説明を省略する。
【０１０８】
図１４は、本発明の第９の実施形態を示している（請求項１２に対応）。第１〜第８の実施形態と同一部分には同一符号を付し、その説明を省略する。図１４において、フライバック型コンバータ９０（以下、コンバータ９０と略記）は、１次側制御回路５８ｋと、ｎＭＯＳトランジスタＴｒ６と、入力端子１２と、コンデンサＣ１と、ＭＯＳトランジスタＱ１と、トランスＴｋと、Ｑ２制御回路９２と、ｎＭＯＳトランジスタＴｒ８と、ＭＯＳトランジスタＱ２と、平滑用コンデンサＣ２と、出力端子１８と、スイッチング制御回路７２ｋとで構成されている。
【０１０９】
トランスＴｋは、互いに磁気的に結合された１次巻線ｎ１、２次巻線ｎ２”、３次巻線ｎ３、４次巻線ｎ４”を有している。１次巻線ｎ１と２次巻線ｎ２”との磁気的結合は、逆極性である。２次巻線ｎ２”と４次巻線ｎ４”との磁気的結合は、同極性である。１次巻線ｎ１と３次巻線ｎ３との磁気的結合は、逆極性である。３次巻線ｎ３は、後述する１次側制御回路５８ｋ内に接続されている。
【０１１０】
１次側制御回路５８ｋは、３次巻線ｎ３を含むトランスＴｋがトランスＴａと異なることを除き、第７の実施形態の１次側制御回路５８ｉと同様に動作する。Ｑ２制御回路９２は、２次巻線ｎ２”の一端（図の下の出力端子１８側）を基点として４次巻線ｎ４”の一端に向けて正の電圧が生じている期間、ＭＯＳトランジスタＱ２をオンし、それ以外の期間、ＭＯＳトランジスタＱ２をオフする。
【０１１１】
本実施形態では、自励発振保護回路７０Ｋ（図示せず）は、ｎＭＯＳトランジスタＴｒ６と、スイッチング制御回路７２ｋと、ｎＭＯＳトランジスタＴｒ８とに対応する。スイッチング制御回路７２ｋは、コンバータ９０の通常動作時において、ｎＭＯＳトランジスタＴｒ６をオンさせ、ｎＭＯＳトランジスタＴｒ８をオフさせる。また、スイッチング制御回路７２ｋは、コンバータ９０の出力電圧を検出し、出力電圧が所定値より高くなった時、コンバータ９０の回路動作を停止させる。
【０１１２】
以下、請求項と本実施形態との対応関係を説明する。なお、ここでの対応関係は、参考のための一解釈であり、本発明を限定するものではない。
請求項記載の１次側スイッチング素子、２次側整流用スイッチング素子は、ＭＯＳトランジスタＱ１、Ｑ２にそれぞれ対応している。
請求項記載の２次側制御手段は、Ｑ２制御回路９２に対応する。
【０１１３】
請求項記載の強制オフ回路は、スイッチング制御回路７２ｋ、ｎＭＯＳトランジスタＴｒ６、Ｔｒ８に対応する。
以下、上述したコンバータ９０の通常時の動作を簡単に説明する。
まず、ＭＯＳトランジスタＱ１がオンして２次巻線ｎ２”の一端を基点として４次巻線ｎ４”の一端に向けて負の電圧が生じると、ＭＯＳトランジスタＱ２はオフする。従って、出力電流は流れず、トランスＴｋにエネルギが蓄積される。
【０１１４】
次に、ＭＯＳトランジスタＱ１がオフすると、２次巻線ｎ２”及び４次巻線ｎ４”に正の電圧が生じ、ＭＯＳトランジスタＱ２はオンする。トランスＴｋに蓄積されたエネルギは解放され、２次巻線ｎ２”、ＭＯＳトランジスタＱ２、出力端子１８からなる閉路を出力電流が流れる。この後、ＭＯＳトランジスタＱ１がオンすると、上述した動作が繰り返される。
【０１１５】
次に、自励発振保護回路７０Ｋの動作を説明する。
スイッチング制御回路７２ｋは、出力電圧が所定値（コンバータ９０の通常動作時の出力電圧より高い値）より高くなった時、ｎＭＯＳトランジスタＴｒ６をオフすると同時に、ｎＭＯＳトランジスタＴｒ８をオンする。従って、コンバータ９０の全ての整流素子（ＭＯＳトランジスタＱ１、Ｑ２）は同時にオフする。
【０１１６】
このため、コンバータ９０が自励発振状態になる前であれば、コンバータ９０の回路動作を安全かつ確実に停止でき、自励発振を未然に防止できる。また、コンバータ９０が自励発振状態であれば、自励発振を安全かつ確実に停止できる。従って、本実施形態においても、第７の実施形態と同様の効果を得ることができる。自励発振が生じる前に回路動作を停止させるか、自励発振が生じた後に自励発振を停止させるかは、スイッチング制御回路７２ｋが回路動作（自励発振）を停止させるときの出力電圧の所定値を適正に設定することで選択できる。
【０１１７】
なお、上述した第４〜第９の実施形態では、スイッチとしてｎＭＯＳトランジスタを用いた例を述べた。本発明は、かかる実施形態に限定されるものではない。例えば、ｐＭＯＳトランジスタ、バイポーラトランジスタ、ホトカプラ、機械スイッチ等をスイッチに用いてもよい。
上述した第４〜第９の実施形態では、自励発振を停止させる場合、ＭＯＳトランジスタＱ１のゲートをフローティング状態にすることで、ＭＯＳトランジスタＱ１をオフさせた例を述べた。本発明は、かかる実施形態に限定されるものではない。例えば、スイッチング制御回路７２ｆ〜７２ｋは、比較器３６に用いられている電源（図示せず）の出力を停止させて比較器３６の出力を停止させ、ＭＯＳトランジスタＱ１をオフさせてもよい。
【０１１８】
上述した第７、第８の実施形態では、１次側のＭＯＳトランジスタＱ１をオフすると同時に、２次側のＭＯＳトランジスタＱ２、Ｑ３をオフする例を述べた。本発明は、かかる実施形態に限定されるものではない。ＭＯＳトランジスタＱ１をオフすると同時に、２次側のＭＯＳトランジスタＱ２、Ｑ３のいずれかをオフさせてもよい。この場合でも、ＭＯＳトランジスタＱ２、Ｑ３が交互にオンすることがなくなるため、自励発振を停止できる。
【０１１９】
【発明の効果】
本発明のＤＣ−ＤＣコンバータにおける出力電流の逆流抑制回路は、２次側回路（出力側）で直接電力損失を生じさせずに、逆流電流を抑制でき、自励発振を防止できる。また、本発明のＤＣ−ＤＣコンバータにおける出力電流の逆流抑制回路は、１次側回路を制御することで、逆流電流を抑制でき、自励発振を防止できる。
【０１２０】
本発明のＤＣ−ＤＣコンバータの自励発振時保護回路は、コンバータが自励発振状態になった場合、自励発振の周波数を制御することで、コンバータの回路素子を保護できる。
本発明のＤＣ−ＤＣコンバータの自励発振保護回路は、自励発振が生じる前にコンバータの回路動作を安全に停止させることで、自励発振を防止できる。また、本発明のＤＣ−ＤＣコンバータの自励発振保護回路は、自励発振を安全に停止できる。
【図面の簡単な説明】
【図１】第１の実施形態による同期整流式ＤＣ−ＤＣコンバータの回路図である。
【図２】図１の同期整流式ＤＣ−ＤＣコンバータの出力端子に外部から電圧を印加した場合の、出力電流の変化を示す一例である。
【図３】出力電流を検出することで、図１の回路と同様に動作する同期整流式ＤＣ−ＤＣコンバータの回路図である。
【図４】出力電圧を検出することで、図１の回路と同様に動作する同期整流式ＤＣ−ＤＣコンバータの回路図である。
【図５】第２の実施形態による同期整流式ＤＣ−ＤＣコンバータの回路図である。
【図６】図５の同期整流式ＤＣ−ＤＣコンバータの出力端子に外部から電圧を印加した場合の、出力電流の変化を示す一例である。
【図７】第３の実施形態による同期整流式ＤＣ−ＤＣコンバータの回路図である。
【図８】図７の回路の各部の電圧の時間変化を示すタイミング図である。
【図９】第４の実施形態による同期整流式ＤＣ−ＤＣコンバータの回路図である。
【図１０】第５の実施形態による同期整流式ＤＣ−ＤＣコンバータの回路図である。
【図１１】第６の実施形態による同期整流式ＤＣ−ＤＣコンバータの回路図である。
【図１２】第７の実施形態による同期整流式ＤＣ−ＤＣコンバータの回路図である。
【図１３】第８の実施形態による同期整流式ＤＣ−ＤＣコンバータの回路図である。
【図１４】第９の実施形態によるフライバック型コンバータの回路図である。
【図１５】従来の同期整流式ＤＣ−ＤＣコンバータの回路図である。
【符号の説明】
１０  同期整流式ＤＣ−ＤＣコンバータ
１２  入力端子
１４  １次側制御回路
１６  ２次側制御回路
１８  出力端子
２０  負荷
３０Ａ〜３０Ｊ  同期整流式ＤＣ−ＤＣコンバータ
３２Ａ〜３２Ｄ  逆流抑制回路
３４  ２次側制御回路
３６  比較器
３８、３８ｄ  三角波生成回路
４０  基準電圧源
４２  オペアンプ
４４、４４ｂ、４４ｃ  Ａ点電位制御回路
４８  設定部
５０  最小オン幅設定回路
５２  基準電圧源
５４  オペアンプ
５６  自励発振時保護回路
５８ｅ〜５８ｋ  １次側制御回路
７０Ｆ〜７０Ｋ  自励発振保護回路
７２ｆ〜７２ｋ  スイッチング制御回路
８２  Ｑ２制御回路
８４  Ｑ３制御回路
９０  フライバック型コンバータ
９２  Ｑ２制御回路
Ｃ１、Ｃ４  コンデンサ
Ｃ２、Ｃ３  平滑用コンデンサ
Ｄ３、Ｄ４、Ｄ５、Ｄ６  ダイオード
Ｌ、Ｌ２  平滑用リアクトル
ｎ１  １次巻線
ｎ２、ｎ２”  ２次巻線
ｎ３  ３次巻線
ｎ４、ｎ４”  ４次巻線
ｎ５  ５次巻線
Ｐ１、Ｐ２、Ｐ３、Ｐ４  寄生ダイオード
Ｑ１〜Ｑ５  ＭＯＳトランジスタ
Ｒｄ、Ｒｅ  電流検出用抵抗
Ｒｆ、Ｒｇ、Ｒｈ、Ｒｉ、Ｒｊ、Ｒｋ、Ｒｌ  抵抗
Ｔ、Ｔａ、Ｔｅ、Ｔｋ  トランス
Ｔｒ６〜Ｔｒ９  ｎＭＯＳトランジスタ
【図１】
2004201436.tif 000003
【図２】
2004201436.tif 000004
【図３】
2004201436.tif 000005
【図４】
2004201436.tif 000006
【図５】
2004201436.tif 000007
【図６】
2004201436.tif 000008
【図７】
2004201436.tif 000009
【図８】
2004201436.tif 000010
【図９】
2004201436.tif 000011
【図１０】
2004201436.tif 000012
【図１１】
2004201436.tif 000013
【図１２】
2004201436.tif 000014
【図１３】
2004201436.tif 000015
【図１４】
2004201436.tif 000016
【図１５】
2004201436.tif 000017