(57)【要約】【課題】微細かつ高密度の高周波用の同軸伝送線路内蔵基板を提供する。【解決手段】同軸伝送線路内蔵基板は、絶縁層中に形成された空洞部と、空洞部の内部に位置する伝送線路と、空洞部を間に挟んで前記伝送線路に対しほぼ対称に位置する一対の導体パターンとを備える。導体パターンは、伝送線路の側方に位置する側方導体、あるいは、伝送線路の下層および上層に位置する下部導体と上部導体である。【選択図】  図２
2004282124.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層中に形成された空洞部と、
前記空洞部の内部に位置する伝送線路と、
前記空洞部を間に挟み、前記伝送線路に対してほぼ対称に位置する一対の導体パターンと
を備える同軸伝送線路内蔵基板。
【請求項２】
空洞部を内包する絶縁層と、
前記絶縁層から前記空洞部内へ形成された支持部と、
前記支持部により支持される伝送線路と、
前記空洞部の空間を介して、前記伝送線路の両側に配置される導体パターンとを備える同軸伝送線路内蔵基板。
【請求項３】
前記導体パターンは、前記伝送線路の側方に位置する側方導体であることを特徴とする請求項１または２に記載の同軸伝送線路内蔵基板。
【請求項４】
前記空洞部に配置された素子をさらに有することを特徴とする請求項１または２に記載の同軸伝送線路内蔵基板。
【請求項５】
第１の支持基板上に、伝送線路と、前記伝送線路の両側に延びる第１の溝と、前記第１の溝を挟んで前記伝送線路とほぼ対称に位置する一対の第１側方導体とを含む第１回路パターンを形成する工程と、
第２の支持基板上に、前記一対の第１側方導体に対応する第２側方導体と、前記一対の第２側方導体の間に位置する第２の溝とを含む第２回路パターンを形成する工程と、
前記第１回路パターンと第２回路パターンの少なくとも一方を対応する支持基板から剥離する工程と、
前記第１回路パターンと第２回路パターンとを、第１側方導体と第２側方導体とが接合するように張り合わせる工程と、
を含む同軸伝送線路内蔵基板の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波の信号伝送に適した同軸伝送線路を内蔵する薄膜多層配線基板とその作製方法に関する。
【０００２】
【従来の技術】
電子機器は高密度実装化が進展し、電子機器の信号速度も高速化している。このような状況下では、信号伝達におけるノイズ対策が重要になっている。
【０００３】
ノイズ対策のひとつとして、厚膜多層印刷配線板に同軸回路パターンを形成することが提案されている（たとえば、特許文献１参照）。
【０００４】
通常、クロストークノイズは、信号線の上下層や側方に位置する他の信号配線との間の静電容量の影響によって発生する。そこで、信号線の周囲全体を、絶縁層を介して導体で同軸状に囲むことによって、近隣の配線の影響を受けにくくするとともに、伝送損失を低減するわけである。
【０００５】
図１は、従来の同軸回路パターンを有する厚膜多層印刷配線板の一例を示す。このような同軸回路パターンの形成方法としては、アルミナセラミックス等のベース基板１０６の表面に、厚膜印刷法等により下部導体回路１０４を形成し、その上に感光性の絶縁層１０３を形成する。
【０００６】
感光性絶縁層１０３を乾燥後、フォトリソグラフィ技術により絶縁層にバイアホールを形成する。バイアホールに導体ペーストを充填して側方導体１０２を形成すると同時に、絶縁層１０３上に信号線パターン１０１を形成する。
【０００７】
その後焼結し、同様の工程で絶縁層１０３’を形成して、バイアホールを形成する。バイアホールに導体ペースト充填して、先に形成した下層の側方導体１０２と連結する上層の側方導体１０２’を形成する。さらに、絶縁層上に上部導体回路１０５を形成して同軸配線パターンが完成する。
【０００８】
【特許文献１】
特開平４−２６７５８６号公報
【０００９】
【発明が解決しようとする課題】
しかし、上述した従来の同軸配線パターンの形成方法は、微細化の点で問題がある。セラミック基板のような無機材料の基板上に、導体層と絶縁層を交互に積層していく方法では、同軸配線回路基板が焼結により形成されるため、寸法の安定性に劣り、配線自体の微細化や、同軸回路の微細化が困難である。
【００１０】
配線の微細化を図るために、フィルム上に導体層を形成したものを積層していく方法が考えられるが、この手法でもＬ／Ｓ（ライン／スペース比）は３０μｍ／３０μｍ程度が限界である。
【００１１】
そこで、本発明の目的は、高密度の同軸伝送線路パターンを有する薄膜多層配線基板（同軸伝送線路内蔵基板）を提供することにある。
【００１２】
また、微細で高密度な同軸伝送線路内蔵基板の作製方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明の同軸伝送線路内蔵基板は、あらかじめ平坦性の良い支持基板上で微細な配線パターンを形成した後に、支持基板から剥離したフィルム基板とする。
【００１４】
また、高速な信号を流すために、伝送線路の周囲を空洞化した同軸伝送線路パターンを有する薄膜多層配線基板とする。
【００１５】
このような同軸伝送線路パターンを有する回路基板は、同軸伝送線路パターンを有する第１回路フィルムと、この第１回路パターンに対向する第２回路フィルムを張り合わせることによって得られる。第１回路フィルムは、伝送線路と、この伝送線路から所定の距離を置いて配置される一対の第１導体パターンと、伝送線路の両側に延びる溝を有する。第２回路フィルムは、第１導体パターンに対応する第２導体パターンと、第２の溝を有する。
【００１６】
第１回路パターンと第２回路パターンを張り合わせることにより得られる同軸伝送線路内蔵基板は、伝送線路と、伝送線路を取り囲む空洞部と、伝送線路に対してほぼ対称に位置する一対の導体パターンとを備えることになる。
【００１７】
より具体的には、本発明の第１の側面では、同軸伝送線路内蔵基板は、絶縁層中に形成された空洞部と、空洞部の内部に位置する伝送線路と、空洞部を間に挟んで、伝送線路に対してほぼ対称に位置する一対の導体パターンとを備える。
【００１８】
第２の側面では、同軸伝送線路内蔵基板は、空洞部を内包する絶縁層と、絶縁層から空洞部内へ形成された支持部と、支持部により支持される伝送線路と、空洞部の空間を介して伝送線路の両側に配置される導体パターンとを備える。
【００１９】
伝送線路に対してほぼ対称の一対の導体パターン、あるいは伝送線路の両側に配置される導体パターンは、伝送線路の側方に位置する側方導体である。
【００２０】
あるいは、空洞部を介して伝送線路の上層および下層に位置する上部導体と下部導体である。
【００２１】
このように空洞部を挟んだ対称構造を採用することで、同軸特性を確保するとともに、伝送線路まわりの誘電率を低減して高周波伝送特性を向上する。
【００２２】
好ましくは、同軸伝送線路内蔵基板は、空洞部に配置された素子をさらに有する。空洞部に配置される素子は、たとえばキャパシタなどの受動素子、ＩＣ素子、冷却素子などである。
【００２３】
このような構成により、より高密度かつ小型化が可能な同軸伝送線路内蔵基板が実現する。
【００２４】
好ましくは、伝送線路の線幅は約５μｍであり、伝送線路と導体パターンとの間隔は約５μｍである。
【００２５】
本発明の第３の側面では、同軸伝送線路内蔵基板の作製方法を提供する。この方法は、
（ａ）第１の支持基板上に、伝送線路と、この伝送線路の両側に延びる第１の溝と、第１の溝を挟んで伝送線路とほぼ対称に位置する一対の第１側方導体とを含む第１回路パターンを形成する工程と、
（ｂ）第２の支持基板上に、前記一対の第１側方導体に対応する第２側方導体と、一対の第２側方導体の間に位置する第２の溝とを含む第２回路パターンを形成する工程と、
（ｃ）第１回路パターンと第２回路パターンの少なくとも一方を、対応する支持基板から剥離する工程と、
（ｄ）第１回路パターンと第２回路パターンとを、第１側方導体と第２側方導体とが接合するように張り合わせる工程と、
を含む。
【００２６】
好ましくは、支持基板上に、回路パターンが形成される領域を取り囲む密着エリアを形成する工程をさらに含む。これにより、支持基板上に回路パターンが安定して形成される。
【００２７】
また、回路パターンの剥離工程は、密着エリアの内側で回路パターンの周囲に切断スリットを形成する工程を含むのが望ましい。これにより、支持基板からの剥離が容易になる。
【００２８】
第１の溝および第２の溝は、酸素アッシングあるいはレーザ加工により形成される。
【００２９】
好ましくは、第１または第２の回路パターンに第３の溝を形成し、第１回路パターンと第２回路パターンの張り合わせ前に、第３の溝内に素子を設ける工程をさらに含む。これにより、伝送線路とともに多様な素子も内蔵する高密度な多層配線基板の実現が可能になる。
【００３０】
本発明のその他の特徴、効果は、以下で図面を参照して述べる詳細な説明によりいっそう明確になる。
【００３１】
【発明の実施の形態】
図２は、本発明の一実施形態に係る同軸伝送線路内蔵基板を示す図である。同軸伝送線路内蔵基板１は、伝送線路７を有する第１回路パターン１Ａと、これに対向する第２回路パターン１Ｂを有する。第１回路パターン１Ａと第２回路パターン１Ｂが張り合わせられて、空洞部９の内部に伝送線路７が走る同軸配線回路基板１が構成される。
【００３２】
同軸伝送線路内蔵基板１は、伝送線路７と、これを囲む下部導体３、上部導体５、一対の側方導体４を有する。伝送線路７と、周囲の導体層（下部導体３、上部導体５、および側方導体４）との間の空間は、空洞部９となっている。伝送線路７は、絶縁層２から突起する絶縁リッジ層２ａによって、空洞部９のほぼ中央に支持されている。
【００３３】
第１回路パターン１Ａに形成された第１側方導体４ａは、第２回路パターン１Ｂに形成された第２側方導体４ｂと連結して、同軸伝送線路内蔵基板１の側方導体４を構成する。
【００３４】
第１回路パターン１Ａと第２回路パターン１Ｂは、平坦な支持基板上にあらかじめ形成されたパターンを剥離したフィルム状の回路パターンである。第１および第２の回路パターンのそれぞれの作製方法については後述するが、所定の支持基板上に形成した回路パターンを剥離して用いるので、伝送線路７や、導体層３、４、５を微細かつ高密度に配置することができる。
【００３５】
図２では、説明の便宜上、単層の同軸伝送線路内蔵基板１を図示しているが、同軸伝送線路パターンの下方あるいは上方に、伝送線路７と接続される多層配線構造を有する同軸伝送線路内蔵基板も、剥離フィルムとして構成される。
【００３６】
また、図２は、伝送線路７が下部導体３、上部導体５、および側方導体４によって完全に取り囲まれる例を示しているが、周囲の配線構造しだいで、実質的に同軸効果が得られれば、必ずしも４方向を完全に取り囲む必要はない。たとえば、一対の側方導体４と上部導体５のみ、あるいは一対の側方導体４と下部導体３のみで伝送線路７を取り囲む構造としてもよい。この場合、同層にある隣接配線や接続ビアの影響を防止するために、伝送線路７に対してほぼ対象に位置する一対の側方導体４は確保するのが望ましい。
【００３７】
図３は、フィルム状の同軸伝送線路内蔵基板の作製に用いる支持基板を示す。支持基板は、図３の例ではガラス基板とする。ガラス基板１１上に、密着エリア１２と、密着エリア１２によって区画された回路形成領域１３が配置されている。回路形成領域１３は、同軸伝送線路パターンを有する薄膜多層回路を形成するための領域である。回路形成領域１３内に、あらかじめ必要とされる薄膜多層回路バターンを形成した後に、薄膜多層回路パターンを密着エリア１２から切り離して、ガラス基板１１から剥離する。剥離した薄膜多層回路フィルムを同軸伝送線路内蔵基板として用いるわけである。
【００３８】
図３の例では、作製効率の観点から、一枚のガラス基板１１上に複数の回路形成領域１３を配置している。この構成では、一度に複数の薄膜多層回路パターンを形成し、複数の薄膜多層回路フィルムを取り出すことができる。もちろん、一枚のガラス基板から一枚の薄膜多層回路フィルムを剥離する構成としてもよい。この場合も、薄膜多層回路パターン形成の安定性と、剥離の容易性の観点から、回路形成領域１３の周囲に密着エリア１２を設けるのが望ましい。
【００３９】
図４は、同軸伝送線路パターンを有する薄膜多層回路フィルムの剥離方法の一例を示す。
【００４０】
まず、図４（ａ）に示すように、ガラス基板１１の全面にレジスト１４を塗布し、パターニングして密着エリアとなる領域Ｂと、薄膜多層配線回路が形成されることになる回路形成領域とを区画する。領域Ｂではガラス基板１１が露出し、回路形成領域となる領域には、レジスト１４が残っている。ガラス基板１１としては、たとえばパイレックス（登録商標）ガラスを用いることができる。
【００４１】
次に、図４（ｂ）に示すように、全面にカップリング材１５を塗布する。
【００４２】
次に、図４（ｃ）に示すように、レジスト１４と、レジスト１４上のカップリング材１５を除去する。この結果、パイレックス（登録商標）ガラス基板１１上には、カップリング材１５が残る密着エリア１２と、カップリング材５のない回路形成領域１３が形成される。
【００４３】
次に、図４（ｄ）に示すように、全面に絶縁層１７を形成する。絶縁層１７として、たとえば非感光性のポリイミドを、膜厚が約１０μｍとなるように塗布する。ポリイミドの塗布方法としては、スピンコート法、スクリーン印刷法、スプレー法、カーテンコート法、ロールコート法、ディップ法などが挙げられるが、本実施形態ではスピンコート法を用いる。
【００４４】
塗布後、８０℃で３０分程度乾燥を行う。その後さらに、３５０℃で３０分程度加熱してポリイミド樹脂を硬化させ、絶縁層１７とする。
【００４５】
カップリング材１５が残る密着エリア１２では、ガラス基板１１と絶縁層（ポリイミド硬化樹脂）１７とが強固に結合するが、回路形成領域１３においては、ガラス基板１と絶縁層１７との密着性は低い。
【００４６】
次に、図５（ｅ）に示すように、絶縁層１７上の回路形成領域１３（すなわち密着エリア１２の内側）に、所定の伝送線路１９を有する薄膜多層回路Ｃを形成する。薄膜多層回路Ｃの形成方法については、後述する。
【００４７】
次に、図５（ｆ）に示すように、密着エリア１２の内側をダイサーで切断して、切断スリット２１を形成する。
【００４８】
次に、図５（ｇ）に示すように、切断スリット２１を利用して、ガラス基板１１から薄膜多層回路Ｃ全体を剥離する。ガラス基板１１とポリイミド硬化樹脂の絶縁層１７はもともと密着性が低いため、容易にガラス基板１１から剥離することができる。
【００４９】
次に、図５（ｈ）に示すように、ガラス基板１１から剥離した面の絶縁層（ポリイミド）１７を、酸素プラズマでエッチング除去する。これにより、伝送線路１９を有するフィルム型薄膜多層基板２１が完成する。
【００５０】
このように、あらかじめ平坦なガラス基板１１の上に微細な配線を有する多層回路パターンを形成した後に、形成した多層回路をガラス基板１１から剥がしてフィルム状回路基板とする。したがって、セラミックス基板を用いた同軸伝送線路内蔵型の多層配線基板と比較して、より高密度の微細配線パターンを含む薄膜多層回路基板が得られる。
【００５１】
次に、図５（ｅ）に示した伝送線路１９を含む回路パターンの形成方法を説明する。この例では、ポリイミド等の硬化樹脂絶縁層１７の上に、伝送線路１９を含む同軸回路パターン（図２の第１回路パターン１Ａに対応する）を形成する。
【００５２】
まず、図６（ａ）に示すように、パイレックス（登録商標）ガラス基板１１上に形成した絶縁層（ポリイミド硬化樹脂膜）１７の全面に、電解銅めっきを行うための電極シード層２３を、たとえばスパッタリングにより形成する。
【００５３】
次に、図６（ｂ）に示すように、レジスト２４を下部導体パターンの形状にパターニングし、電解銅めっきを行う。これにより、露出している電極シード層２３の表面に、厚さ約５μｍの下部導体（Ｃｕ）層２５が形成される。
【００５４】
次に、図６（ｃ）に示すように、レジスト２４をいったん除去してから、導体層２５および絶縁層１７上に、レジスト２６を厚さ１０μｍに塗布する。レジスト２６を、下部導体層２５に到達する側方導体パターンと接続ビア（不図示）の形状にパターニングする。パターニングはたとえば、レジスト２６上にガラスマスクを重ねて、水銀ランプで４００ｍＪ／ｃｍ２  の露光を行い、アルカリを含む現像液にて露光部分を溶解除去する。これにより、レジスト２６の所定の位置に開口２６Ａが形成される。
【００５５】
次に、図６（ｄ）に示すように、電解銅めっきを行ない、レジスト開口２６Ａの底部に露出している下部導体層２５の表面に、厚さ約５μｍの側方導体２７および接続ビア（不図示）を形成する。その後、レジスト２６と、電極シード層２３を除去する。
【００５６】
次に、図７（ｅ）に示すように、下部導体２５、側方導体２７、接続ビア（不図示）を覆う絶縁樹脂層を、スピンコート法により約１０μｍの膜厚で塗布し、８０℃で３０分間乾燥を行った後、３５０℃で３０分加熱して樹脂を硬化させ絶縁層２９を形成する。その後、ＣＭＰ（化学機械研磨）により、側方導体２７および接続ビア（不図示）の上面が露出するまで絶縁層２９を研磨する。
【００５７】
次に、図７（ｆ）に示すように、電解銅めっきを行うための電極シード層３３を形成する。電極シード層３３上に厚さ約１０μｍのレジスト３４を塗布し、同軸伝送線路を形成する位置に幅５μｍの開口３４Ａをパターンニングする。レジストパターンの露光、現像条件は、図６（ｃ）の工程と同様である。
【００５８】
次に、図７（ｇ）に示すように、電解銅めっきにより、幅５μｍの伝送線路３５を形成し、レジスト３４および電極シード層３３を除去する。
【００５９】
次に、図７（ｈ）に示すように、伝送線路３５の両側に溝３１を形成する。具体的には、同軸伝送線路パターンの空洞部となる部分以外の領域をマスク３７で覆い、酸素アッシングを用いて、絶縁性樹脂で形成された絶縁層２９に溝３１を形成する。マスク３７は銅（Ｃｕ）、クロム（Ｃｒ）など、酸素アッシングで侵食されない材質のものを選択する。このエッチング工程で、伝送線路３５は金属マスクとして機能し、セルフアラインで溝３１が形成される。溝３１は５μｍ程度の深さとするが、図７（ｈ）の例では、下部導体２５や側部導体２７の表面に絶縁膜２９が多少残る状態でエッチングを終了する。
【００６０】
その後、マスク３７を除去し、図５（ｆ）で示したように、密着エリアの内側でダイシングにより切断スリットを形成する。そして、ポリイミド絶縁層１７と導体層（下部導体２５、側方導体２７、および伝送線路３５）を含む積層構造全体を、支持基板であるパイレックス（登録商標）ガラス１１から剥離した後、絶縁層１７を除去してフィルム化する。
【００６１】
この方法では、伝送線路３５の線幅を５μｍ、信号線３５から側方導体２７までの間隔を５μｍに設定することが可能であり、微細かつ高密度な同軸伝送線路パターンが形成される。
【００６２】
図８〜図１０は、同軸伝送線路パターンの別の形成例を示す。この例では、同軸伝送線路を有するフィルム状の薄膜多層配線基板を形成するための支持基板としてシリコン基板を用い、絶縁樹脂膜を介さずに、シリコン基板上に直接導体膜を形成する。
【００６３】
図８（ａ）〜図８（ｄ）は、同軸伝送線路内蔵基板を構成する第１回路パターンと第２回路パターン（図２参照）に共通する工程である。図８（ｄ）の後、工程が分岐し、それぞれの回路パターンに応じた工程となる。同軸伝送線路を有する第１回路パターンは、図９に示す工程で作製され、第１回路パターンと対向する第２回路パターンは、図１０に示す工程で作製される。
【００６４】
まず、図８（ａ）に示すように、シリコン基板４１上に、導体層４３を形成する。この導体層４３は、第１回路パターンにおいては下部導体となり、第２回路パターンにおいては、上部導体となる。導体層４３は、図５（ａ）および５（ｂ）に示したように、シリコン基板４１上に銅（Ｃｕ）の電極シード層をスパッタリング形成し、電解銅めっきすることによって形成される。
【００６５】
電極シード層の形成において、Ａｒイオンがターゲットのみに入射してシリコン基板４１を叩くことがないようにスパッタリングを制御する。このように制御することによって、シリコン基板４１と導体層４３との間の密着を弱い状態に保っておく。
【００６６】
次に、図８（ｂ）に示すように、同軸の側方導体４５を形成し、薄膜多層配線パターンが形成されない密着エリア１２にカップリング材４２を塗布する。
【００６７】
側方導体４５は、図５（ｃ）および５（ｄ）に示すように、レジストを所定の開口パターンを有するようにパターニングし、開口から電解めっきにより導体（Ｃｕ）層を５μｍ程度成長させて形成される。その後、レジストおよびＣｕシード層を除去する。なお、図示はしないが、導体層４３に接続する接続ビアも、側方導体４５と同じ工程で同時に形成される。
【００６８】
密着エリアへのカップリング材の塗布は、図４（ａ）および４（ｂ）に示したのと同様の方法で行われる。すなわち、全面にレジストを塗布し、密着エリアに対応する位置に開口を有するようにレジストをパターニングする。その後、カップリング材を塗布し、不要なレジストと、レジスト上のカップリング材を除去する。これにより、所定の密着エリア１２にカップリング材４２が残る。密着エリア１２にカップリング材４２を適用することによって、シリコン基板４１と次工程で形成する絶縁層との密着度が高まり、支持基板上に薄膜多層配線パターンを安定して形成することができる。もっとも、カップリング材４２の適用は任意であり、カップリング材４２の適用なしに同軸伝送線路パターンを有する薄膜多層配線パターンを形成してもよい。
【００６９】
次に、図８（ｃ）に示すように、全面に絶縁層４７を形成する。絶縁層４７として、たとえば非感光性樹脂、あるいは感光性樹脂を用いる。
【００７０】
次に、図８（ｄ）に示すように、側部導体４５の上面を露出させる。図８（ｄ）は、絶縁層４７に非感光性樹脂を使用した例を示しており、ＣＭＰ等により表面を平坦化するとともに、側方導体４５の上面を露出させる。一方、図示はしないが、感光性樹脂で絶縁層４７を形成した場合は、露光、現像により、側方導体４５上の感光性樹脂のみを除去することによって、側方導体４５の上面を露出することができる。
【００７１】
この後、工程を分岐させて、同軸伝送線路パターンを有する第１回路パターンと、これに対向する第２回路パターンを個別に作製する。
【００７２】
第１回路パターンの形成では、図９（ｅ）に示すように、絶縁層４７ａ上に、伝送線路５３を形成する。伝送線路５３は、図７（ｆ）および７（ｇ）に示したように、全面に電極シード層を形成し、レジストをパターニングして電解めっきを行うことにより、形成される。図９（ｅ）の例では、高さ５μｍ、線幅５μｍの伝送線路５３を形成する。その後、レジストと電極シード層を除去する。
【００７３】
次に、図９（ｆ）に示すように、同軸伝送線路パターンの空洞部に対応する部分以外の領域に、マスク５５を形成する。マスク５５は、酸素アッシングに対して耐食性のあるクロム（Ｃｒ）や銅（Ｃｕ）で形成する。
【００７４】
次に、図９（ｇ）に示すように、マスク５５および伝送線路５３をマスクとして、酸素アッシングで絶縁層４７ａをエッチングし、伝送線路５３の両側に溝５４を形成する。伝送線路５３は絶縁リッジ層４７ｃにより支持されている。
【００７５】
次に、図９（ｈ）に示すようにマスク５５を除去する。これにより、シリコン基板４１ａ上に伝送線路５３を有する第１回路パターン４０Ａが完成する。
【００７６】
一方、第２回路パターンを形成するために、図１０（ｅ）に示すように、絶縁層４７ｂ上に、同軸伝送線路パターンの空洞部に対応する箇所が開口するマスク４９を形成する。マスク４９は、クロム（Ｃｒ）、銅（Ｃｕ）など、酸素アッシングで侵食されない材料とする。
【００７７】
次に、図１０（ｆ）に示すように、酸素アッシングで絶縁層４７ｂをエッチングして、溝５１を形成する。
【００７８】
次に、図１０（ｇ）に示すように、マスク４９を除去し、密着エリアの内側をダイシングして、導体層（上部導体）４３ｂ、側方導体４５ｂおよび溝５１を含む回路領域を切り離す。
【００７９】
次に、図１０（ｈ）に示すように、シリコン基板４１ｂから導体層回路領域を剥離して、第２回路パターン４０Ｂが得られる。
【００８０】
図１１は、第１回路パターン４０Ａと第２回路パターン４０Ｂの張り合わせ方法を示す。図１１の張り合わせ方法は、第１回路パターン４０Ａと第２回路パターン４０Ｂの双方を、支持基板から剥離した状態で張り合わせる。
【００８１】
まず、第１回路パターン４０Ａの側方導体４５ａと、第２回路パターン４０Ｂの側方導体４５ｂとが一致するように、重ね合わせる。また、図示はしないが、側方導体４５の形成と同時に同じ層に形成された接続ビア（貫通ビア）についても、第１回路パターンと第２回路パターンの対応する接続ビア同士が一致するように、重ね合わせる。
【００８２】
側方導体４５ａ、４５ｂの接合や、図示しない接続ビアの接合は、荷重をかけて加熱することにより、容易に実現される。上述した実施形態では、銅（Ｃｕ）めっきにより側方導体や接続ビアを形成しているが、金（Ａｕ）を用いた場合は特に接合が容易であり、わずかな熱と加重で接合することができる。
【００８３】
絶縁樹脂層４７ａと４７ｂの接合に関しては、ガラス転移温度を超えた温度であれば、樹脂同士を接合することができる。
【００８４】
このような張り合わせの結果、内部に空洞部５７を有し、伝送線路５３に対して対称に位置する一対の側方導体４５を有する同軸伝送線路内蔵基板４０が完成する。
【００８５】
図１２は、別の張り合わせ方法を示す。図１２では、いずれか一方の回路パターンを、支持基板上に維持した状態で張り合わせる。図１２の例では、伝送線路５３を有する第１回路パターン４０Ａ側をシリコン基板４１ａ上に維持したまま、剥離フィルムである第２回路パターン４０Ｂを張り合わせている。この方法では、張り合わせ作業が安定して行われる。張り合わせ後に、シリコン基板４１ａを剥離する。剥離の際には、第２回路パターン４０Ｂの外周に併せて、密着エリアの内側で第１回路パターンの絶縁樹脂層４７ａにスリットを形成するのが望ましい。
【００８６】
図１３は、多層配線構造を有する同軸伝送線路内蔵基板６０を示す図である。同軸伝送線路内蔵基板６０も、フィルム状の第１回路パターン６０Ａと第２回路パターン６０Ｂを張り合わせて得られる。
【００８７】
同軸伝送線路内蔵基板６０は、伝送線路６４と、伝送線路６４を取り囲む空洞部６７と、伝送線路６４に対してほぼ対称に位置する一対の側方導体６２を有する。また、伝送線路６４に対してほぼ対称に位置する下部導体６１（あるいは７１ａ、７１ｂ）と、上部導体６３を備えている。さらに、多層配線６５、多層配線を接続する接続ビア６９、導体パッド６７を有する。
【００８８】
このような多層構造の同軸伝送線路内蔵基板６０は、支持基板上に順次積層パターンを形成した後に剥離することによって、容易に得られる。この手法によれば、伝送線路６４を含む同軸伝送線路パターンと通常の多層配線とを、微細かつ高密度に混在させることができる。特に、同軸伝送線路の配線パターンを、Ｌ／Ｓ比で５μｍ／５μｍ以下に形成することが可能になる。
【００８９】
図１４は、図１３に示した同軸伝送線路内蔵基板をインターポーザとしてパッケージ基板に適用した例を示す。パッケージ基板８０は、プリント基板８５と、プリント基板上にはんだボール８２を介して搭載される同軸伝送線路内蔵基板８１と、同軸伝送線路内蔵基板８１上に保持されるＩＣチップ８３を有する。
【００９０】
同軸伝送線路内蔵基板８１は、伝送線路８４を含む第１回路パターン８１ａと、これに対応する第２回路パターン８１ｂとを張り合わせたものである。伝送線路８４は空洞部８６のほぼ中央に位置し、伝送線路８４に対してほぼ対称に側方導体８７が位置する。また、伝送線路８４に対してほぼ対称の位置に、下部導体８８と上部導体８９を有し、これによって同軸伝送線路パターンを構成する。
【００９１】
このような同軸伝送線路パターンを有するインターポーザは、同軸伝送回路パターンを含む配線全体を高密度に形成できるため、システム設計の自由度を高めることができる。また、周囲を空洞で囲んだ伝送線路を内蔵するので、ギガヘルツのオーダーでの高周波の信号伝送にも適している。
【００９２】
図１４では、単一のＩＣチップを搭載した例を示しているが、複数のＬＳＩを同一パッケージ内に搭載したシステムインパッケージにも、本発明の同軸伝送線路内蔵基板は好適に用いられる。この場合も、高密度かつ高周波対応のインターポーザとして適用され、複数のチップ間の複雑な配線にも十分に対応できる。
【００９３】
また、本発明の同軸伝送線路内蔵基板はパッケージ基板だけではなく、半導体部品、ＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）テープ、プリント基板などにも好適に用いられる。
【００９４】
上述したように、本発明の同軸伝送線路内蔵基板は、伝送線路の周囲に空洞部を有する同軸伝送線路パターンを有する。空洞部を設けることで、伝送線路まわりの誘電率を下げ、より高速な伝送を可能にするのであるが、このような空洞部を積極的に活用することも可能である。
【００９５】
図１５は、空洞部の利用例を示す。図１５（ａ）では、空洞部９１に、ＩＣなどの半導体素子、キャパシタなどの受動素子、冷却素子等、素子部品９３を配置した例を、図１５（ｂ）は、空洞部に冷媒（液体、気体など）９５を流してパッケージの温度を低減する例を示す。
【００９６】
図１５（ａ）の構造は、特に高密度のシステムインパッケージに適している。伝送線路や層間配線の走らない基板内部領域を利用することができるので、パッケージ全体の小型化を図る一方で、さらなる高集積化が可能になる。これらの素子は、第１または第２の回路パターンの形成工程の中で専用の溝を形成し、この溝内に形成してもよい。あるいは、第１回路パターンと第２回路パターンの張り合わせ前に、別途作製した素子を溝内に配置する構成としてもよい。
【００９７】
図１５（ｂ）のように、空洞内に冷媒を供給する場合は、図１５（ａ）に示した内部に素子を有する空洞部９１を冷媒供給路として用いてもよい。また、伝送線路が中央に走る空洞部をそのまま利用して、気体冷媒を流してもよい。さらに、冷媒供給用の空洞部を別途設けてもよい。同軸伝送線路内蔵基板をインターポーザとして用いた場合、特に熱の問題が重要になるが、基板内部の空洞部に冷媒を流すことによって、効率的に冷却することができる。
【００９８】
実施形態では、伝送線路の上下および両側面を囲む導体パターンを有する構成を例にとって説明したが、伝送線路の周囲は、必ずしも上面、下面、両側面のすべてを導体パターンで囲む必要はない。たとえば、同軸特性が確保できる限り、上面と両側面を囲む構成、あるいは下面と両側面を囲む構成としてもよい。また、伝送線路の上下のみにマイクロストリップラインとしての導体パターンを有する構成にも適用可能である。いずれの場合も、伝送線路の周囲の空洞部を介して周囲導体は配置される。
【００９９】
実施形態では、同軸伝送線路を構成する導電パターンや伝送線路を電解めっきで形成したが、この例に限定されない。たとえば、樹脂絶縁層の表面を過マンガン酸液で処理し、樹脂表面を粗面化した後、触媒処理し、無電解めっきで形成してもよい。
【０１００】
また、絶縁層の材料はポリイミド樹脂に限定されず、エポキシ樹脂、ポリベンゾオキサゾール樹脂、ベンゾシクロブテン樹脂などを適宜使用できる。
【０１０１】
同軸伝送線路パターンの空洞部の形成は、酸素アッシングに限定されず、エキシマレーザによる加工によっても形成可能である。
【０１０２】
また、実施形態では、伝送線路を有する第１回路パターンを下側にして第２回路パターンと張り合わせてあるが、第１回路パターンを上側にして張り合わせてもよい。この場合は、絶縁リッジ層は空洞部の上面から下方に延びて同軸伝送線路を支持する。
【０１０３】
最後に、以上の説明に関して、以下の付記を開示する。
（付記１）  絶縁層中に形成された空洞部と、前記空洞部の内部に位置する伝送線路と、空洞部を間に挟み伝送線路に対してほぼ対称に位置する一対の導体パターンとを備える同軸伝送線路内蔵基板。
（付記２）  空洞部を内包する絶縁層と、前記絶縁層から空洞部内へ形成された支持部と、支持部により支持される伝送線路と、前記空洞部の空間を介して伝送線路の両側に配置される導体パターンとを備える同軸伝送線路内蔵基板。
（付記３）  前記導体パターンは、伝送線路の側方に位置する側方導体であることを特徴とする付記１または２に記載の同軸伝送線路内蔵基板。
（付記４）  前記導体パターンは、伝送線路の下層および上層に位置する下部導体および上部導体であることを特徴とする付記１または２に記載の同軸伝送線路内蔵基板。
（付記５）  空洞部に配置された素子をさらに有することを特徴とする付記１または２に記載の同軸伝送線路内蔵基板。
（付記６）  伝送線路と導体パターンとの間隔は約５μｍであることを特徴とする付記１または２に記載の同軸伝送線路内蔵基板。
（付記７）  第１の支持基板上に、伝送線路と、この伝送線路の両側に延びる第１の溝と、第１の溝を挟んで伝送線路とほぼ対称に位置する一対の第１側方導体とを含む第１回路パターンを形成する工程と、
第２の支持基板上に、前記一対の第１側方導体に対応する第２側方導体と、この一対の第２側方導体の間に位置する第２の溝とを含む第２回路パターンを形成する工程と、
第１回路パターンと第２回路パターンの少なくとも一方を、対応する支持基板から剥離する工程と、
第１回路パターンと第２回路パターンとを、第１側方導体と第２側方導体とが接合するように張り合わせる工程と、
を含む同軸伝送線路内蔵基板の作製方法。
（付記８）  第１および第２の支持基板上に、対応する回路パターンが形成される領域を取り囲む密着エリアを形成する工程をさらに含むことを特徴とする付記７に記載の方法。
（付記９）  回路パターンの剥離工程は、前記密着エリアの内側で回路パターンの周囲に切断スリットを形成する工程を含むことを特徴とする付記８に記載の方法。
（付記１０）  第１および第２の溝は、酸素アッシングあるいはレーザ加工により形成されることを特徴とする付記７に記載の方法。
（付記１１）  前記第１または第２の回路パターンに第３の溝を形成し、
前記張り合わせ前に、第３の溝内に素子を設ける工程をさらに含むことを特徴とする付記７に記載の方法。
【０１０４】
【発明の効果】
以上述べたように、本発明によれば、微細かつ高密度な、高周波対応の同軸伝送線路内蔵基板が実現される。
【図面の簡単な説明】
【図１】従来の同軸配線回路パターンを示す図である。
【図２】本発明の一実施形態に係る同軸伝送線路内蔵基板の構成を示す図である。
【図３】フィルム状の同軸伝送線路内蔵基板を作製するための支持基板を示す図である。
【図４】同軸伝送線路を有する薄膜多層回路フィルムの剥離方法を示す図（その１）である。
【図５】同軸伝送線路を有する薄膜多層回路フィルムの剥離方法を示す図（その２）であり、図４（ｄ）に続く工程を示す図である。
【図６】本発明の一実施形態に係る同軸伝送線路パターンの形成方法を示す図（その１）である。
【図７】本発明の一実施形態に係る同軸伝送線路パターンの形成方法を示す図（その２）であり、図６（ｄ）に引き続く工程を示す図である。
【図８】本発明の一実施形態に係る同軸伝送線路パターンの別の形成方法を示す図（その１）である。
【図９】本発明の一実施形態に係る同軸伝送線路パターンの別の形成方法を示す図（その２Ａ）であり、図８（ｄ）に引き続いて、同軸伝送線路を有する側の第１回路パターンを形成する工程を示す図である。
【図１０】本発明の一実施形態に係る同軸伝送線路パターンの別の形成方法を示す図（２Ｂ）であり、図８（ｄ）に引き続いて、第１回路パターンと対向する第２回路パターンを形成する工程を示す図である。
【図１１】第１回路パターンと第２回路パターンの張り合わせ方法１を示す図である。
【図１２】第１回路パターンと第２回路パターンの張り合わせ方法２を示す図である。
【図１３】同軸伝送線路を内蔵する薄膜多層配線基板の構成例を示す図である。
【図１４】同軸伝送線路内蔵基板をパッケージ基板に適用した適用例を示す図である。
【図１５】同軸伝送線路内蔵基板の空洞部の利用例を示す図である。
【符号の説明】
１、４０、６０  同軸伝送線路内蔵基板
２、１７、４７  絶縁層
２ａ、４７ｃ  絶縁リッジ層（支持部）
３、２５、４３ａ、６１、７１ａ、７１ｂ、８８  下部導体
４、２７、４５、６２、８７  側方導体
５、４３ｂ、６３、８９  上部導体
７、１９、３５、５３、６４、８４  伝送線路
９、５７、６７、８６、９１  空洞
１１  ガラス基板
１２  密着エリア
１３  回路形成領域
１５、４２  カップリング材
２１  切断スリット
３１、５１、５４  溝
９３  素子
９５  冷媒
【図１】
2004282124.tif 000003
【図２】
2004282124.tif 000004
【図３】
2004282124.tif 000005
【図４】
2004282124.tif 000006
【図５】
2004282124.tif 000007
【図６】
2004282124.tif 000008
【図７】
2004282124.tif 000009
【図８】
2004282124.tif 000010
【図９】
2004282124.tif 000011
【図１０】
2004282124.tif 000012
【図１１】
2004282124.tif 000013
【図１２】
2004282124.tif 000014
【図１３】
2004282124.tif 000015
【図１４】
2004282124.tif 000016
【図１５】
2004282124.tif 000017