(57)【要約】【課題】簡単な構成で、信号線から発せられる輻射ノイズを低減させ、転送する信号相互間のクロストークの発生を低減させる。【解決手段】基準クロック信号ＣＬＫを遅延素子９，１０，１１に入力し、段階的に遅延させた３つの遅延クロック信号Ｘ，Ｙ，Ｚを生成する。遅延クロック信号Ｚを反転させた遅延反転クロック信号Ｕと同位相で動作する擬似乱数生成回路１２は、遅延クロック選択信号Ｓを生成する。遅延クロック信号セレクタ１３は、遅延クロック選択信号Ｓに従って、遅延クロック信号Ｘ，Ｙ，Ｚから選択された選択遅延クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３を出力する。パラレルデータを選択遅延クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３ごとのグループに分割し、各選択遅延クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３に同期して、グループ単位でデータを転送する。【選択図】  図２
2004362391.tif 000002
【特許請求の範囲】
【請求項１】
基準クロック信号に基づいてパラレルデータを転送するデータ転送装置において、
前記基準クロック信号からそれぞれ遅延時間の異なる複数の遅延クロック信号を生成する遅延クロック信号生成部と、
前記複数の遅延クロック信号をランダムに選択して出力する遅延クロック信号選択部と、
前記転送すべきパラレルデータを前記遅延クロック信号の生成数と同数のグループに分割した当該グループ単位で、前記選択された遅延クロック信号に同期してデータを転送するデータ転送部と、
を備えることを特徴とするデータ転送装置。
【請求項２】
請求項１に記載のデータ転送装置において、
前記遅延クロック信号選択部は、
前記複数の遅延クロック信号をランダムに選択させるための遅延クロック選択信号を生成する擬似乱数生成回路と、
前記遅延クロック選択信号に基づいて前記複数の遅延クロック信号を選択して出力するセレクタと、
を備えることを特徴とするデータ転送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、クロック信号に基づいて複数の信号線によってパラレルデータを転送するデータ転送装置に関する。
【０００２】
【従来の技術】
従来、パラレルデータを転送するデータ転送装置は、プリンタ、複写機等に用いられている。例えば、１文字ずつ又は１ドットずつ印字を行うシリアルプリンタにおいて、データ転送装置は、印字制御装置から受信した信号を、フラットケーブルを介して印字ヘッドへ転送する。
【０００３】
データ転送装置が単一の基準クロック信号で動作する同期回路で構成される場合、複数のデータの出力は周期的かつ同位相となり、複数の信号が同時に変化することになる。そのため、信号線から輻射される電磁波のエネルギー密度が特定の周期で高まり、信号線から輻射ノイズが発生したり、信号相互間にクロストークが生じたりするという問題があった。
【０００４】
そこで、信号の周期性を低減させるため、基準クロック信号より高速なシステムクロック信号を用いてデータ転送に適した基準クロック信号をサンプリングし、Ｄ型フリップフロップにより基準クロック信号を遅延させた遅延クロック信号を複数生成し、複数の遅延クロック信号をランダムに変化させることで出力データを切り換えるタイミングをずらす方法が提案されている（例えば、特許文献１参照。）。これにより、輻射ノイズやクロストークが低減される。
【０００５】
【特許文献１】
特開２００１−２８２７１５号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載されている方法では、基準クロック信号を高速化する際に、基準クロック信号をサンプリング可能となるまでシステムクロック信号の周波数を高める必要があった。また、システムクロック信号と基準クロック信号の２種類のクロック信号を使用するため、装置構成が複雑化するという問題があった。
【０００７】
本発明は、上記の従来技術における問題に鑑みてなされたものであって、簡単な構成で、信号線から発せられる輻射ノイズを低減させ、転送する信号相互間のクロストークの発生を低減させることが可能なデータ転送装置を提供することを課題とする。
【０００８】
【課題を解決するための手段】
上記の課題を解決するための請求項１記載の発明は、基準クロック信号に基づいてパラレルデータを転送するデータ転送装置において、前記基準クロック信号からそれぞれ遅延時間の異なる複数の遅延クロック信号を生成する遅延クロック信号生成部と、前記複数の遅延クロック信号をランダムに選択して出力する遅延クロック信号選択部と、前記転送すべきパラレルデータを前記遅延クロック信号の生成数と同数のグループに分割した当該グループ単位で、前記選択された遅延クロック信号に同期してデータを転送するデータ転送部と、を備えることを特徴とするデータ転送装置である。
【０００９】
請求項１記載の発明によれば、転送すべきパラレルデータを遅延クロック信号の生成数と同数のグループに分割したグループ単位で、選択された遅延クロック信号に同期してデータを転送するので、簡単な構成で、出力データの位相をグループ単位で変化させることができる。そのため、信号線から輻射される電磁波のエネルギー密度が特定の周期で高まることを回避することができる。したがって、信号線から発せられる輻射ノイズを低減させ、転送する信号相互間のクロストークの発生を低減させることができる。
【００１０】
請求項２記載の発明は、請求項１に記載のデータ転送装置において、前記遅延クロック信号選択部は、前記複数の遅延クロック信号をランダムに選択させるための遅延クロック選択信号を生成する擬似乱数生成回路と、前記遅延クロック選択信号に基づいて前記複数の遅延クロック信号を選択して出力するセレクタと、を備えることを特徴とするデータ転送装置である。
【００１１】
請求項２記載の発明によれば、擬似乱数生成回路により生成された遅延クロック選択信号に基づいて、遅延クロック信号を選択して出力するので、簡単な構成で、出力データの位相をグループ単位で変化させることができる。そのため、信号線から発せられる輻射ノイズを低減させ、転送する信号相互間のクロストークの発生を低減させることができる。
【００１２】
【発明の実施の形態】
以下、図を参照して本発明の実施の形態を詳細に説明する。
図１に、本発明を適用したシリアルプリンタの印字部１を示す。シリアルプリンタの印字部１は、データ転送装置２と、フラットケーブル３と、印字ヘッド４と、を備える。
【００１３】
データ転送装置２は、プリンタの制御回路（図示せず）と印字ヘッド４に接続され、フラットケーブル３を介して印字ヘッド４へパラレルデータを転送する。データ転送装置２は、印字のためのデータ信号等を含む入力データＤｉｎを制御回路から受信し、印字ヘッド４へ出力データＤｏｕｔを出力する。
【００１４】
フラットケーブル３は、可撓性を有するポリイミド等の樹脂で絶縁被覆された複数の信号線を平行に配列して帯状に形成したものである。
【００１５】
印字ヘッド４は、記録媒体上を主走査方向に往復移動しながら記録媒体に画像を形成する。印字ヘッド４は、インクジェット方式、ワイヤドットインパクト方式等、何れの方式でもよい。
【００１６】
次に、図２及び図３を参照して、データ転送装置２の回路構成及び動作について説明する。
図２に、データ転送装置２の回路構成を示す。図２に示すように、データ転送装置２は、遅延クロック信号生成部５と、インバータ６と、遅延クロック信号選択部７と、データ転送部８と、を備えて構成される。
図３は、データ転送装置２の各クロック信号と各データのタイミングを示すタイムチャートである。
【００１７】
遅延クロック信号生成部５は、遅延素子９，１０，１１から構成される。
図２に示すように、遅延素子９の入力端子９ａに基準クロック信号ＣＬＫが入力されると、遅延素子９の出力端子９ｂから遅延クロック信号Ｘが出力される。
遅延クロック信号Ｘが遅延素子１０の入力端子１０ａに入力されると、遅延素子１０の出力端子１０ｂから遅延クロック信号Ｙが出力される。
遅延クロック信号Ｙが遅延素子１１の入力端子１１ａに入力されると、遅延素子１１の出力端子１１ｂから遅延クロック信号Ｚが出力される。
こうして、図３に示すように、基準クロック信号ＣＬＫから段階的に遅延された３つの遅延クロック信号Ｘ，Ｙ，Ｚが生成される。
【００１８】
図２及び図３に示すように、３つの遅延クロック信号Ｘ，Ｙ，Ｚのうち最大の遅延時間を有する遅延クロック信号Ｚは、インバータ６により反転され、遅延反転クロック信号Ｕが生成される。なお、遅延反転クロック信号Ｕの立ち上がりエッジが、基準クロック信号ＣＬＫの次周期の立ち上がりエッジ以上遅延されないこととする。
【００１９】
遅延クロック信号選択部７は、擬似乱数生成回路１２と、遅延クロック信号セレクタ１３と、から構成される。
【００２０】
擬似乱数生成回路１２の入力端子１２ａには、遅延反転クロック信号Ｕが入力される。擬似乱数生成回路１２は、遅延反転クロック信号Ｕの立ち上がりエッジで動作し、遅延クロック選択信号Ｓを生成する。遅延クロック選択信号Ｓは、遅延クロック信号Ｘ，Ｙ，Ｚの中から遅延クロック信号をランダムに選択して選択遅延クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３に割り当てるための信号である。
【００２１】
擬似乱数生成回路１２は、遅延クロック選択信号Ｓとして６つの値“０”，“１”，“２”，“３”，“４”，“５”をランダムな順番で生成し、出力端子１２ｂから出力する。遅延クロック選択信号Ｓは、遅延反転クロック信号Ｕの立ち上がりのタイミングで切り換わる。図３は、遅延クロック選択信号Ｓが順に“５”→“３”→“０”→“２”→“３”とランダムに変化する例を示している。
【００２２】
図２に示すように、遅延クロック信号セレクタ１３は、入力端子１３ａ，１３ｂ，１３ｃと、擬似乱数入力端子１３ｄと、出力端子１３ｅ，１３ｆ，１３ｇと、を有する。
【００２３】
遅延クロック信号セレクタ１３の入力端子１３ａ，１３ｂ，１３ｃに、それぞれ遅延クロック信号Ｘ，Ｙ，Ｚが入力される。また、擬似乱数入力端子１３ｄには、遅延クロック選択信号Ｓが入力される。
【００２４】
遅延クロック信号セレクタ１３の出力端子１３ｅ，１３ｆ，１３ｇからは、遅延クロック選択信号Ｓに基づいて選択された選択遅延クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３がそれぞれ出力される。遅延クロック信号Ｘ，Ｙ，Ｚと、選択遅延クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３は、それぞれ１対１に対応するように選択され、重ならないものとする。
【００２５】
図４に、遅延クロック選択信号Ｓの値と選択遅延クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３との対応関係を示す。例えば、遅延クロック信号セレクタ１３に遅延クロック選択信号Ｓとして値“０”が入力されると、遅延クロック信号セレクタ１３は出力端子１３ｅから遅延クロック信号Ｘを選択遅延クロック信号ＣＬＫ１として出力し、出力端子１３ｆから遅延クロック信号Ｙを選択遅延クロック信号ＣＬＫ２として出力し、出力端子１３ｇから遅延クロック信号Ｚを選択遅延クロック信号ＣＬＫ３として出力する。
【００２６】
図３に示すように、遅延反転クロック信号Ｕの１番目の立ち上がりに応じて遅延クロック選択信号Ｓが“５”から“３”に切り換わると（タイミングＴ１）、選択遅延クロック信号ＣＬＫ１は遅延クロック信号Ｚから遅延クロック信号Ｙに切り換わり、選択遅延クロック信号ＣＬＫ２は遅延クロック信号Ｙから遅延クロック信号Ｚに切り換わり、選択遅延クロック信号ＣＬＫ３は遅延クロック信号Ｘの状態を維持する。
【００２７】
同様に、遅延反転クロック信号Ｕの２番目の立ち上がりに応じて遅延クロック選択信号Ｓが“３”から“０”に切り換わると（タイミングＴ２）、選択遅延クロック信号ＣＬＫ１は遅延クロック信号Ｙから遅延クロック信号Ｘに切り換わり、選択遅延クロック信号ＣＬＫ２は遅延クロック信号Ｚから遅延クロック信号Ｙに切り換わり、選択遅延クロック信号ＣＬＫ３は遅延クロック信号Ｘから遅延クロック信号Ｚに切り換わる。
【００２８】
以下、同様に、遅延反転クロック信号Ｕの３番目の立ち上がりに応じて遅延クロック選択信号Ｓが“０”から“２”に切り換わり（タイミングＴ３）、遅延反転クロック信号Ｕの４番目の立ち上がりに応じて遅延クロック選択信号Ｓが“２”から“３”に切り換わる（タイミングＴ４）。
【００２９】
データ転送部８は、Ｄ型フリップフロップ（以下、ＤＦＦという。）１４，１５，１６，１７，１８，１９と、出力バッファ２０，２１，２２，２３，２４，２５と、を備えて構成される。
【００３０】
データ転送部８は、図２に示すように、各ＤＦＦ１４〜１９のデータ入力端子１４ａ〜１９ａから入力されるパラレル形式の入力データＤｉｎ１〜Ｄｉｎ６を各ＤＦＦ１４〜１９に一時的に記憶し、選択遅延クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３に同期して３つのグループ単位のタイミングで転送を行うように構成されている。その出力データＤｏｕｔ１〜Ｄｏｕｔ６は、各ＤＦＦ１４〜１９の出力端子１４ｃ〜１９ｃからバッファ２０〜２５を介して出力される。
【００３１】
すなわち、データ転送部８において、各ＤＦＦ１４〜１９のクロック信号入力端子１４ｂ〜１９ｂは、選択遅延クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３ごとの単位でグループを構成するように配線されている。第１のグループは選択遅延クロック信号ＣＬＫ１に同期して動作するＤＦＦ１４，１６，１８（入力データＤｉｎ１，Ｄｉｎ３，Ｄｉｎ５）のグループ、第２のグループは選択遅延クロック信号ＣＬＫ２に同期して動作するＤＦＦ１７（入力データＤｉｎ４）のグループ、第３のグループは選択遅延クロック信号ＣＬＫ３に同期して動作するＤＦＦ１５，１９（入力データＤｉｎ２，Ｄｉｎ６）のグループである。
【００３２】
図３に示すように、遅延クロック選択信号Ｓが“５”のときには、選択遅延クロック信号ＣＬＫ１として遅延クロック信号Ｚ、選択遅延クロック信号ＣＬＫ２として遅延クロック信号Ｙ、選択遅延クロック信号ＣＬＫ３として遅延クロック信号Ｘが選択されている。まず、選択遅延クロック信号ＣＬＫ３の１番目の立ち上がりに応じて（タイミングＴ５）、出力データＤｏｕｔ２，Ｄｏｕｔ６が切り換わる。次に、選択遅延クロック信号ＣＬＫ２の１番目の立ち上がりに応じて（タイミングＴ６）、出力データＤｏｕｔ４が切り換わる。そして、選択遅延クロック信号ＣＬＫ１の１番目の立ち上がりに応じて（タイミングＴ７）、出力データＤｏｕｔ１，Ｄｏｕｔ３，Ｄｏｕｔ５が切り換わる。
【００３３】
同様にして、選択遅延クロック信号ＣＬＫ１の２，３，４，５番目の立ち上がりに応じて（タイミングＴ９，Ｔ１１，Ｔ１５，Ｔ１８）、出力データＤｏｕｔ１，Ｄｏｕｔ３，Ｄｏｕｔ５が切り換わり、選択遅延クロック信号ＣＬＫ２の２，３，４，５番目の立ち上がりに応じて（タイミングＴ１０，Ｔ１２，Ｔ１４，Ｔ１９）、出力データＤｏｕｔ４が切り換わり、選択遅延クロック信号ＣＬＫ３の２，３，４，５番目の立ち上がりに応じて（タイミングＴ８，Ｔ１３，Ｔ１６，Ｔ１７）、出力データＤｏｕｔ２，Ｄｏｕｔ６が切り換わる。
【００３４】
以上のように、本実施の形態のデータ転送装置２によれば、基準クロック信号ＣＬＫから段階的に遅延された遅延クロック信号Ｘ，Ｙ，Ｚからランダムに選択された選択遅延クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３に同期して、出力データＤｏｕｔ１〜Ｄｏｕｔ６の位相をグループ単位で変化させることができる。そのため、フラットケーブル３から輻射される電磁波のエネルギー密度が特定の周期で高まることを回避することができる。したがって、基準クロック信号ＣＬＫより高速なクロック信号を新たに追加することなく、簡単な構成で、転送する信号相互間のクロストークの発生を低減させることができる。また、フラットケーブル３での信号の終端反射の位相が拡散され、フラットケーブル３から発せられる輻射ノイズを低減させることができる。
【００３５】
また、遅延クロック選択信号Ｓが切り換わるタイミングＴ１，Ｔ２，Ｔ３，Ｔ４において、ランダムに選択される遅延クロック信号Ｘ，Ｙ，Ｚは全て「０」（Ｌレベル）であるから、遅延クロック信号Ｘ，Ｙ，Ｚを切り換える際のノイズの発生を防ぐことができる。
【００３６】
また、本実施の形態のデータ転送装置２は、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ：特定用途向けＩＣ）内におけるデータ転送にも応用することができる。一般に、ＡＳＩＣには消費電力の制限から、同時に動作させてもよいピン数に制約があるが、本実施の形態のデータ転送装置２を用いて、各信号線の位相をシフトすることにより、同時に使用する消費電力を抑制することが可能となる。
【００３７】
なお、上記の実施の形態では、遅延素子９，１０，１１を用いて段階的に遅延された３つの遅延クロック信号Ｘ，Ｙ，Ｚを生成し、その中から選択遅延クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３を選択する構成としたが、遅延クロック信号及び選択遅延クロック信号は２以上のいくつであってもよい。
【００３８】
また、上記の実施の形態では、データ転送装置２により転送されるデータの信号線数が６本の場合を説明したが、これに限定されない。
【００３９】
また、上記の実施の形態では、データ転送装置２をシリアルプリンタの印字部１に適用した例を示したが、プリンタに限らず、デジタルデータを転送する各種の機器に適用することができる。
【００４０】
また、上記の実施の形態では、フラットケーブル３のクロストークを減少することについて説明したが、フラットケーブル３に限らず、各種のハーネス及びケーブルにも適用することができる。
【００４１】
【発明の効果】
請求項１記載の発明によれば、転送すべきパラレルデータを遅延クロック信号の生成数と同数のグループに分割したグループ単位で、選択された遅延クロック信号に同期してデータを転送するので、簡単な構成で、出力データの位相をグループ単位で変化させることができる。そのため、信号線から輻射される電磁波のエネルギー密度が特定の周期で高まることを回避することができる。したがって、信号線から発せられる輻射ノイズを低減させ、転送する信号相互間のクロストークの発生を低減させることができる。
【００４２】
請求項２記載の発明によれば、擬似乱数生成回路により生成された遅延クロック選択信号に基づいて、遅延クロック信号を選択して出力するので、簡単な構成で、出力データの位相をグループ単位で変化させることができる。そのため、信号線から発せられる輻射ノイズを低減させ、転送する信号相互間のクロストークの発生を低減させることができる。
【図面の簡単な説明】
【図１】本発明を適用したシリアルプリンタの印字部１を示すブロック図である。
【図２】データ転送装置２の回路構成図である。
【図３】データ転送装置２の各クロック信号と各データのタイミングを示すタイムチャートである。
【図４】遅延クロック選択信号Ｓの値と選択遅延クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３との対応関係を示す図である。
【符号の説明】
１  印字部
２  データ転送装置
３  フラットケーブル
４  印字ヘッド
５  遅延クロック信号生成部
６  インバータ
７  遅延クロック信号選択部
８  データ転送部
９，１０，１１  遅延素子
１２  擬似乱数生成回路
１３  遅延クロック信号セレクタ
１４，１５，１６，１７，１８，１９  Ｄ型フリップフロップ
２０，２１，２２，２３，２４，２５  出力バッファ
ＣＬＫ  基準クロック信号
ＣＬＫ１，ＣＬＫ２，ＣＬＫ３  選択遅延クロック信号
Ｓ  遅延クロック選択信号
Ｕ  遅延反転クロック信号
Ｘ，Ｙ，Ｚ  遅延クロック信号
【図１】
2004362391.tif 000003
【図２】
2004362391.tif 000004
【図３】
2004362391.tif 000005
【図４】
2004362391.tif 000006