(57)【要約】【課題】アンダーフィル材を均一に充填することにある。【解決手段】半導体装置の製造方法は、半導体チップ１０と基板２０との間にアンダーフィル材４０を設けることを含み、基板２０には、半導体チップと１０重なる領域に、いずれかの方向に細長く延びる複数の凸部３０が形成され、アンダーフィル材４０を、半導体チップ１０よりも外側から、隣同士の凸部３０の間に入り込むように注入する。【選択図】        図２
2004207296.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと基板との間にアンダーフィル材を設けることを含み、
前記基板には、前記半導体チップと重なる領域に、いずれかの方向に細長く延びる複数の凸部が形成され、
前記アンダーフィル材を、前記半導体チップよりも外側から、隣同士の前記凸部の間に入り込むように注入する半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記複数の凸部の上端面は、前記半導体チップから間隔をあけて配置されている半導体装置の製造方法。
【請求項３】
請求項１又は請求項２に記載の半導体装置の製造方法において、
前記半導体チップの平面形状は、長方形をなし、
前記複数の凸部は、前記半導体チップの短手方向に延びてなり、
前記アンダーフィル材を前記半導体チップの長辺側から注入する半導体装置の製造方法。
【請求項４】
請求項１又は請求項２に記載の半導体装置の製造方法において、
前記半導体チップの平面形状は、長方形をなし、
前記複数の凸部は、前記半導体チップの長手方向に延びてなり、
前記アンダーフィル材を前記半導体チップの短辺側から注入する半導体装置の製造方法。
【請求項５】
請求項１又は請求項２に記載の半導体装置の製造方法において、
前記複数の凸部は、前記半導体チップの端部の所定部分から放射状に広がるように延びてなり、
前記アンダーフィル材を前記半導体チップの前記所定部分に注入する半導体装置の製造方法。
【請求項６】
請求項１から請求項５のいずれかに記載の半導体装置の製造方法において、
前記基板には、配線パターンが形成され、
前記複数の凸部は、前記配線パターンの少なくとも一部と同一材料から形成されている半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記複数の凸部を前記配線パターンと同一工程で形成する半導体装置の製造方法。
【請求項８】
基板と、
前記基板にフェースダウン実装された半導体チップと、
前記半導体チップと前記基板との間に設けられたアンダーフィル材と、
を含み、
前記基板には、前記半導体チップと重なる領域に、いずれかの方向に細長く延びる複数の凸部が形成されてなる半導体装置。
【請求項９】
請求項８記載の半導体装置において、
前記複数の凸部は、前記半導体チップとは電気的に導通していない半導体装置。
【請求項１０】
請求項８又は請求項９に記載の半導体装置が実装された回路基板。
【請求項１１】
請求項８又は請求項９に記載の半導体装置を有する電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関する。
【０００２】
【発明の背景】
ＣＯＦ（Chip On Film）実装では、半導体チップと基板との間にアンダーフィル材（樹脂）を設けることが多い。アンダーフィル材は、半導体チップの外側からニードルなどで注入する。アンダーフィル材は、半導体チップと基板との間に均一に充填することが重要である。従来、基板の半導体チップと重なる領域は平らな面であったので、アンダーフィル材の流れを抑制できなかった。すなわち、アンダーフィル材が複数の方向に流れてしまい、気泡が発生することがあった。これによって、半導体装置の外観不良が生じていた。
【０００３】
本発明の目的は、アンダーフィル材を均一に充填することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、半導体チップと基板との間にアンダーフィル材を設けることを含み、
前記基板には、前記半導体チップと重なる領域に、いずれかの方向に細長く延びる複数の凸部が形成され、
前記アンダーフィル材を、前記半導体チップよりも外側から、隣同士の前記凸部の間に入り込むように注入する。本発明によれば、基板には、半導体チップと重なる領域に、いずれかの方向に細長く延びる複数の凸部が形成されている。隣同士の凸部の間には、アンダーフィル材の流路が形成されている。これによって、アンダーフィル材の流れをコントロールして、気泡の発生を少なくすることができる。したがって、アンダーフィル材を半導体チップと基板との間に均一に充填することができる。
（２）この半導体装置の製造方法において、
前記複数の凸部の上端面は、前記半導体チップから間隔をあけて配置されていてもよい。
（３）この半導体装置の製造方法において、
前記半導体チップの平面形状は、長方形をなし、
前記複数の凸部は、前記半導体チップの短手方向に延びてなり、
前記アンダーフィル材を前記半導体チップの長辺側から注入してもよい。これによって、アンダーフィル材を半導体チップの短手方向に流し込むことができる。
（４）この半導体装置の製造方法において、
前記半導体チップの平面形状は、長方形をなし、
前記複数の凸部は、前記半導体チップの長手方向に延びてなり、
前記アンダーフィル材を前記半導体チップの短辺側から注入してもよい。これによって、アンダーフィル材を半導体チップの長手方向に流し込むことができる。
（５）この半導体装置の製造方法において、
前記複数の凸部は、前記半導体チップの端部の所定部分から放射状に広がるように延びてなり、
前記アンダーフィル材を前記半導体チップの前記所定部分に注入してもよい。これによって、アンダーフィル材を半導体チップの端部の所定部分から広がるように流し込むことができる。
（６）この半導体装置の製造方法において、
前記基板には、配線パターンが形成され、
前記複数の凸部は、前記配線パターンの少なくとも一部と同一材料から形成されていてもよい。これによって、部品点数を少なくしてコストを低減することができる。
（７）この半導体装置の製造方法において、
前記複数の凸部を前記配線パターンと同一工程で形成してもよい。これによって、簡単に複数の凸部を形成することができる。
（８）本発明に係る半導体装置は、基板と、
前記基板にフェースダウン実装された半導体チップと、
前記半導体チップと前記基板との間に設けられたアンダーフィル材と、
を含み、
前記基板には、前記半導体チップと重なる領域に、いずれかの方向に細長く延びる複数の凸部が形成されてなる。本発明によれば、アンダーフィル材は、基板及び凸部によって形成された凹凸面にかみ合うので、基板との密着性を向上させることができる。
（９）この半導体装置において、
前記複数の凸部は、前記半導体チップとは電気的に導通していなくてもよい。
（１０）本発明に係る回路基板には、上記半導体装置が実装されている。
（１１）本発明に係る電子機器は、上記半導体装置を有する。
【０００５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。図１及び図２は、本発明を適用した実施の形態に係る半導体装置及びその製造方法を説明する図である。詳しくは、図１は、図２のＩ−Ｉ線断面図である。図３及び図４は、本実施の形態の変形例を説明する図である。本実施の形態では、半導体チップ１０と、基板２０と、を用意する。
【０００６】
半導体チップ１０は、集積回路を内蔵したチップである。半導体チップ１０は、複数の電極１２を有する。例えば、半導体チップ１０に複数のパッド１４が形成されており、各パッド１４にバンプ１６が設けられている。この場合、電極１２は、パッド１４及びバンプ１６を含む。パッド１４はアルミニウム又は銅で形成してもよい。バンプ１６は、金で形成してもよく、基板２０の配線パターンとの金属接合を達成できる材料で形成されることが好ましい。バンプ１６は、例えば、ワイヤボンディング技術を適用したボールバンプであってもよいし、メッキ（電解又は無電解メッキ）処理によるメッキバンプであってもよい。なお、パッド１４の少なくとも中央部を除いて、図示しないパッシベーション膜（ＳｉＯ2、ＳｉＮ、ポリイミド樹脂等）が形成されていてもよい。半導体チップ１０は、ベアチップであってもよいし、バンプ１６の下に応力緩和構造（例えばポリイミド樹脂等の樹脂からなる層）が設けられていてもよい。
【０００７】
半導体チップ１０の外形（平面形状）は矩形であってもよい。例えば、半導体チップ１０の外形は、図２に示すように長方形であってもよいし、あるいは正方形であってもよい。
【０００８】
図２に示すように、複数の電極１２は、半導体チップ１０の外周端部に形成されてもよい。複数の電極１２は、半導体チップ１０の少なくとも１つの辺に沿って、少なくとも１列に配列されてもよい。例えば、半導体チップ１０の外形が矩形（例えば長方形）をなす場合、複数の電極１２は、半導体チップ１０の対向する２辺（例えば長辺）に沿って配列されてもよい。あるいは、複数の電極１２は、半導体チップ１０の４辺（矩形の全部の辺）に沿って配列されてもよい。なお、半導体チップ１０の外形は限定されず、電極１２の配列も上述に限定されない。
【０００９】
基板２０の材料は、有機系又は無機系のいずれの材料であってもよく、これらの複合構造からなるものであってもよい。基板２０として、例えば、ポリエチレンテレフタレート（ＰＥＴ）又はポリイミド樹脂からなるフレキシブル基板を使用してもよい。あるいは、基板２０として、エポキシ樹脂からなるリジッド基板を使用してもよい。
【００１０】
本実施の形態では、基板２０は、ＣＯＦ（Chip On Film）用基板である。基板２０は、長尺状をなし、その長さ方向にリール・トゥ・リール搬送できるようになっている。その場合、基板２０には、複数の半導体チップ１０が実装される。
【００１１】
基板２０には、配線パターン２２が形成されている。配線パターン２２は、複数のリードから構成されてもよい。配線パターン２２は、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれかを積層して、あるいはいずれかの一層で形成することができる。配線パターン２２は、ハンダ、スズ、金、ニッケルなどでメッキされていることが好ましい。共晶が作られるような金属メッキが施されていると、金属接合が達成されやすくて好ましい。なお、基板２０には、配線パターン２２を覆う保護膜２４が形成されてもよい。保護膜２４は、絶縁性の材料で形成され、配線パターン２２の接合部を避けて形成される。保護膜２４は、ソルダレジストとして使用してもよい。なお、図２では保護膜２４は省略してある。
【００１２】
基板２０には、複数の凸部３０が形成されている。複数の凸部３０は、基板２０の半導体チップ１０が実装される側に形成されている。複数の凸部３０は、半導体チップ１０と重なる領域（半導体チップ１０に覆われる領域）に形成され、いずれかの方向に延びるように形成されている。複数の凸部３０は、半導体チップ１０と重なる領域からはみ出さないように形成されてもよい。半導体チップ１０の端部に電極１２が形成される場合、複数の凸部３０は、半導体チップ１０の中央部（電極１２よりも内側）に形成されてもよい。複数の凸部３０は、リード（ライン）になるように細長く形成されてもよい。複数の凸部３０の全部が同一方向に延びてもよい（図２及び図３参照）。
【００１３】
凸部３０は、一直線状に延びてもよいし、あるいは屈曲部（例えば湾曲部）を有してもよい。凸部３０の幅及び長さは限定されるものではない。複数の凸部３０の全部が同一の幅（又は長さ）で形成されてもよい。あるいは、複数の凸部３０のうち、いずれかの凸部３０の幅（又は長さ）と、他の凸部３０の幅（又は長さ）とは異なっていてもよい。また、１つの凸部３０は、一定の幅で延びていてもよいし、部分的に異なる幅で延びていてもよい。凸部３０は、上端方向に細くなるテーパが付されてもよい。凸部３０の高さは、基板２０に実装される半導体チップ１０の面（電極１２の形成された面）に接触しない程度の高さであることが好ましい。すなわち、複数の凸部３０の上端面は、半導体チップ１０から間隔をあけて配置されることが好ましい。こうすることで、凸部３０の上方にもアンダーフィル材４０を充填することができる。凸部３０の高さは、配線パターン２２の高さ以下であってもよい。例えば、半導体チップ１０と基板２０との対向面同士の距離が１５〜２０μｍ程度である場合に、配線パターン２２の高さを１２μｍ程度に設定し、凸部３０の高さを８〜１２μｍ程度に設定してもよい。
【００１４】
複数の凸部３０を形成することで、隣同士の凸部３０の間には溝３１が形成される。すなわち、溝３１は、アンダーフィル材４０の流路になる。溝３１は、凹状であってもよいし、Ｖ字状になっていてもよい。複数の溝３１を形成することが好ましい。すなわち、基板２０に３つ以上の凸部３０を配列することが好ましい。
【００１５】
凸部３０は、導電部材で形成してもよいし、絶縁部材で形成してもよい。金属箔（例えば銅箔）をエッチングすることで凸部３０を形成してもよい。その場合、フォトリソグラフィ技術を適用してパターニングした図示しないレジスト層（例えば感光性レジスト）をマスクとして、金属箔をエッチングしてもよい。金属箔は、スパッタリングによって基板２０に被着させてもよいし、接着剤で基板２０に貼り付けてもよい。あるいは、凸部３０を、電気メッキ又は無電解メッキで形成してもよいし、インクジェット方式又は印刷方式を適用して形成してもよい。
【００１６】
複数の凸部３０を配線パターン２２の少なくとも一部（例えば複数層のうちの一層）と同一の材料で形成してもよい。これによって、部品点数を少なくしてコストを低減することができる。複数の凸部３０を配線パターン２２と同一工程で形成してもよい。これによって、簡単に複数の凸部３０を形成することができる。配線パターン２２の形成工程は、周知であるのでその説明は省略する。
【００１７】
複数の凸部３０は、配線パターン２２から独立して形成されてもよい。すなわち、複数の凸部３０は、半導体チップ１０（例えば電極１２）とは電気的に導通していなくてもよい。
【００１８】
図２に示す例では、複数の凸部３０は、半導体チップ１０の短手方向に延びている。詳しくは、複数の凸部３０の全部が半導体チップ１０の短辺に平行に延びている。図２に示すように、複数の凸部３０は、一定のピッチで配列されてもよい。隣同士の凸部３０のピッチは、隣同士の電極１２のピッチよりも小さくてもよいし、同じであってもよいし、あるいは大きくてもよい。隣同士の凸部３０の間の溝３１は、一定の幅で延びている。
【００１９】
上述の基板２０に半導体チップ１０をフェースダウン実装する。すなわち、半導体チップ１０の電極１２の形成された面を基板２０に対向させる。電極１２（詳しくはバンプ１６）と、配線パターン２２の接合部と、の電気的な接合の形態は、熱圧着による接合（Ａｕ−Ａｕ接合）及び共晶接合（Ａｕ−Ｓｎ、Ａｕ−ハンダ接合）などの金属接合を適用することができる。
【００２０】
そして、図１に示すように、半導体チップ１０と基板２０との間にアンダーフィル材４０を設ける。詳しくは、アンダーフィル材４０を、半導体チップ１０よりも外側から、隣同士の凸部３０の間（詳しくは溝３１）に入り込むように注入する。図２に示すように、複数の凸部３０が半導体チップ１０の短手方向に延びる場合には、アンダーフィル材４０を半導体チップ１０の長辺側から注入する。
【００２１】
アンダーフィル材４０は、樹脂であってもよい。図１に示すように、ニードル４２の先端部４４からペースト状の樹脂を吐出させてもよい。図２の矢印に示すように、樹脂を吐出させながら、ニードル４２の先端部４４を半導体チップ１０のいずれか１辺（例えば１つの長辺）に沿って移動させてもよい。半導体チップ１０の外側に設けられた樹脂は、毛管現象によって、隣同士の凸部３０の間の溝３１（毛細管）に入り込む。こうして、半導体チップ１０の長辺側から樹脂を注入することができる。すなわち、半導体チップ１０の短手方向にアンダーフィル材４０を流し込むことができる。
【００２２】
本実施の形態に係る半導体装置の製造方法によれば、基板２０には、半導体チップ１０と重なる領域に、いずれかの方向に細長く延びる複数の凸部３０が形成されている。隣同士の凸部３０の間（溝３１）には、アンダーフィル材４０の流路が形成されている。これによって、アンダーフィル材４０の流れをコントロールして、気泡の発生を少なくすることができる。したがって、アンダーフィル材４０を半導体チップ１０と基板２０との間に均一に充填することができる。そのため、半導体装置の外観不良の発生を少なくすることができる。
【００２３】
また、アンダーフィル材４０は、基板２０及び凸部３０によって形成された凹凸面にかみ合うので、基板２０との密着性を向上させることができる。
【００２４】
図３の変形例に示すように、複数の凸部３２は、半導体チップ１０の長手方向に延びてもよい。詳しくは、複数の凸部３２の全部が半導体チップ１０の長辺に平行に延びている。その場合、図３の矢印に示すように、樹脂を吐出させながら、ニードルの先端部４４を半導体チップ１０の１つの短辺に沿って移動させてもよい。半導体チップ１０の外側に設けられた樹脂は、毛管現象によって、隣同士の凸部３２の間の溝３３（毛細管）に入り込む。こうして、半導体チップ１０の短辺側から樹脂を注入して、半導体チップ１０の短手方向にアンダーフィル材４０を流し込むことができる。なお、その他の内容は上述した通りであり、本変形例においても上述の効果を達成することができる。
【００２５】
図４の変形例に示すように、複数の凸部３４は、半導体チップ１０の端部の所定部分（例えば角部３６）から放射状に広がるように延びてもよい。図４に示すように、複数の凸部３４は、半導体チップ１０のいずれか１つの角部３６から、角部３６を構成しない２辺及び他の３つの角部に向かって広がるように延びていてもよい。その場合、図３に示すように、樹脂を吐出させながら、ニードルの先端部４４を半導体チップ１０の角部３６に近い位置に固定（停止）させてもよい。半導体チップ１０の外側に設けられた樹脂は、毛管現象によって、隣同士の凸部３４の間の溝３６（毛細管）に入り込む。こうして、半導体チップ１０の角部３６から樹脂を注入して、半導体チップ１０の全体に広がるようにアンダーフィル材４０を流し込むことができる。
【００２６】
図４に示す例では、複数の凸部３４は、全部が異なる方向に延びている。図４に示すように、凸部３４の幅は、一方の端部（角部３６側の端部）に従って細くなっていてもよい。そして、隣同士の凸部３４の間の溝３５は、角部３６から離れるに従って幅が広くなっている。こうすることで、アンダーフィル材４０を流れやすくすることができる。すなわち、アンダーフィル材４０が溝３５の中間部で留まるのを防止することができる。なお、その他の内容は上述した通りであり、本変形例においても上述の効果を達成することができる。
【００２７】
本実施の形態に係る半導体装置は、基板２０と、基板２０にフェースダウン実装された半導体チップ１０と、アンダーフィル材（例えば樹脂）４０と、を含む（図１参照）。基板２０には、半導体チップ１０と重なる領域に、いずれかの方向に細長く延びる複数の凸部３０が形成されている。複数の凸部３０は、半導体チップ１０とは電気的に導通していなくてもよい。詳しくは、上述の製造方法で説明した通りである。
【００２８】
図５は、本発明の実施の形態に係る半導体装置の一例を示す図である。この例では、ＣＯＦ（Chip On Film）の形態が適用された半導体装置１が、液晶パネル５０に取り付けられている。半導体装置１は、上述した半導体チップ１０及び基板２０を有する。液晶パネル５０を回路基板又は電子機器ということもできる。本発明の実施の形態に係る半導体装置を有する電子機器として、図６にはノート型パーソナルコンピュータ１０００が示され、図７には携帯電話２０００が示されている。
【００２９】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置及びその製造方法を説明する図である。
【図２】本発明の実施の形態に係る半導体装置及びその製造方法を説明する図である。
【図３】本発明の実施の形態の変形例に係る半導体装置及びその製造方法を説明する図である。
【図４】本発明の実施の形態の変形例に係る半導体装置及びその製造方法を説明する図である。
【図５】本発明の実施の形態に係る半導体装置の一例を示す図である。
【図６】本発明の実施の形態に係る電子機器を示す図である。
【図７】本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０  半導体チップ、  ２０  基板、  ２２  配線パターン、  ３０，３２，３４  凹部、  ４０  アンダーフィル材
【図１】
2004207296.tif 000003
【図２】
2004207296.tif 000004
【図３】
2004207296.tif 000005
【図４】
2004207296.tif 000006
【図５】
2004207296.tif 000007
【図６】
2004207296.tif 000008
【図７】
2004207296.tif 000009