(57)【要約】【課題】これまでの情報記憶装置は、ＰＷＭ記録されたデータのエッジ検出精度が出にくく、記録密度の異なる記録媒体の再生互換性を確保することが難しかった。また、異なったデータレートの再生信号が来た際の高域ノイズを十分に抑えることが出来なかった。【解決手段】再生信号の振幅検出手段と振幅検出のタイミングを与えるサンプルタイミング信号発生手段とを設けて、ブースタのブーストレベルを自動調整するよう構成した。また、周波数検出手段によりフィルタのカットオフ周波数も自動調整するよう構成した。【効果】ブーストレベル及びフィルタのカットオフ周波数を自動制御することにより、リムーバブルな記録媒体の互換性を確保すると共に装置の信頼性をアップさせることが出来る。【選択図】　　　図１
2004006013.tif 000002
【特許請求の範囲】
【請求項１】
記録媒体にディジタル記録された変調信号をアナログ波形として読み出し、前記アナログ波形の特定周波数を増幅するブースタを備えた情報記憶装置において、ブースト後の前記アナログ波形の振幅を検出する振幅検出手段と、振幅検出のタイミングを与えるサンプルタイミング信号発生手段とを兼ね備え、前記振幅検出手段の出力信号を元に前記ブースタのブーストレベルを自動調整することを特徴とする情報記憶装置。
【請求項２】
記録媒体のフォーマット上で配置される最高周波数の繰り返しパターンと、ランダム記録パターンの振幅をサンプリングし、比較することでブーストレベルの制御を行うことを特徴とする請求項１記載の情報記憶装置。
【請求項３】
記録媒体にディジタル記録された変調信号をアナログ波形として読み出し、前記アナログ波形の特定周波数を増幅するブースタを備えた情報記憶装置において、ブーストレベルの異常検出手段を備え、異常が検出された時のみブーストレベルの設定変更を行うことを特徴とする情報記憶装置。
【請求項４】
データシンクロナイザの位相同期回路が非同期の場合にブーストレベルの異常と判断することを特徴とする請求項３記載の情報記憶装置。
【請求項５】
エラー訂正数が決められた一定レベルを越えた場合、もしくはエラー訂正不可能なフラグが立った場合に、ブーストレベルの異常と判断することを特徴とする請求項３記載の情報記憶装置。
【請求項６】
記録媒体にディジタル記録された変調信号をアナログ波形として読み出し、前記アナログ波形の高周波ノイズを除去するフィルタを備えた情報記憶装置において、再生信号の周波数検出手段を備え、前記周波数検出手段の出力信号を元に前記フィルタのカットオフ周波数を自動調整することを特徴とする情報記憶装置。
【請求項７】
既知の周波数特性を持ったフィルタと、当該フィルタの出力信号振幅を検出する振幅検出手段により周波数検出手段を構成することを特徴とする請求項６記載の情報記憶装置。
【請求項８】
データシンクロナイザの位相同期回路における電圧制御発振器の発振周波数を用いて周波数検出することを特徴とする請求項６記載の情報記憶装置。
【請求項９】
記録媒体にディジタル記録された変調信号をアナログ波形として読み出し、前記アナログ波形の高周波ノイズを除去するフィルタを備えた情報記憶装置において、ユーザ情報記録エリアには現れない特異な記録パターンを検出するパターン検出手段を備え、前記パターン検出手段で得られた検出信号の時間間隔、もしくは単位時間内における検出信号の検出個数によって前記フィルタのカットオフ周波数を自動調整することを特徴とする情報記憶装置。
【請求項１０】
記録媒体にディジタル記録された変調信号をアナログ波形として読み出し、前記アナログ波形の特定周波数を増幅するブースタと、前記アナログ波形の高周波ノイズを除去するフィルタを備えた情報記憶装置において、ブースト後の前記アナログ波形の振幅を検出する振幅検出手段と、振幅検出のタイミングを与えるサンプルタイミング信号発生手段と、再生信号の周波数検出手段とを兼ね備え、前記振幅検出手段の出力信号を元に前記ブースタのブーストレベルを自動調整し、かつ、前記周波数検出手段の出力信号を元に前記フィルタのカットオフ周波数を自動調整することを特徴とする情報記憶装置。
【請求項１１】
記録媒体にディジタル記録された変調信号をアナログ波形として読み出し、前記アナログ波形の特定周波数を増幅するブースタと、前記アナログ波形の高周波ノイズを除去するフィルタを備えた情報記憶装置において、ブースト後の前記アナログ波形の振幅を検出する振幅検出手段と、振幅検出のタイミングを与えるサンプルタイミング信号発生手段と、ユーザ情報記録エリアには現れない特異な記録パターンを検出するパターン検出手段とを兼ね備え、前記振幅検出手段の出力信号を元に前記ブースタのブーストレベルを自動調整し、かつ、前記パターン検出手段にて得られた検出信号の時間間隔、もしくは単位時間内における検出信号の検出個数によって前記フィルタのカットオフ周波数を自動調整することを特徴とする情報記憶装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、情報記憶装置の再生時におけるアナログ信号処理過程の自動調整に関するものである。
【０００２】
【従来の技術】
従来の情報記憶装置を幾つかに分類して、再生回路のブースタとの関わりについて述べる。まず、磁気記憶装置について考えてみると、フロッピー（登録商標）ディスクドライブ（以下ＦＤＤと呼ぶ）は、情報の記録密度がそれ程高くないので、そもそもブースタが必要でなかった。一方、ハードディスクドライブ（以後ＨＤＤと呼ぶ）は、情報の記録密度がＦＤＤに比べて高く、ブースタも必要であるが、記憶装置としてはシステムが閉じているので、ブーストレベルは、個々のＨＤＤの最適値で固定しておけば問題はなかった。
【０００３】
さらに光記憶装置について考えてみると、Ｃｏｍｐａｃｔ　Ｄｉｓｃ（以下ＣＤと呼ぶ）や相変化記録に代表される反射光のコントラストを検出するタイプの記憶装置では、Ｓ／Ｎが高いのでブースタを入れる必要がなかったり、あるいは入れた場合でもブーストレベルは固定値でも十分であった。
【０００４】
これに対し、光磁気記録方式の記憶装置は、前述の光記憶装置ほどＳ／Ｎが高くないのでブースタは必須であるが、これまで商品化されてきたものはＰｉｔ　Ｐｏｓｉｔｉｏｎ　Ｍｏｄｕｌａｔｉｏｎ記録（以下ＰＰＭ記録と呼ぶ）という記録方式によるものがほとんどであった。
【０００５】
このＰＰＭ記録は、図１６に示すように記録ピット１０１の中心位置に記録情報１００の“１”を対応させる記録方式で、再生時は読み出されたアナログ信号のピーク位置を検出すれば良い。その検出原理は、再生信号の微分波形１０４のゼロクロス点を求める一方で、元の再生信号をあるレベルでコンパレートしてゲート信号を得、このゲート信号とゼロクロス信号１０５からピーク検出信号１０６を得るものである。この方法を用いれば、図１６の実線で示す再生信号１０２のように変調度の小さい波形であっても、点線で示す再生信号１０３のようにブースタにより振幅アップした波形であっても、ピーク検出信号１０６は問題なく求められる。なぜならば、この時のブーストレベルの差はゲート信号のパルス幅の大小に関与するのみであるので、そのレベルが多少変動したとしても、ピーク検出信号１０６の示すピーク位置には何等影響を及ぼさないからである。
【０００６】
上述してきたように、従来この種の情報記憶装置はブースタが必要ないか、あるいはブースタがあったとしてもブーストレベルの自動調整は必要ではなかった。
【０００７】
一方、フィルタは再生信号の高周波ノイズを除去するために挿入されているが、ＣＤのようにＳ／Ｎが十分確保されている場合には、そもそもカットオフ周波数を切り替える必要が無い。あるいは、Ｓ／Ｎが十分確保出来ない場合であっても、線速度一定（以下ＣＬＶと呼ぶ）再生や角速度一定（以下ＣＡＶと呼ぶ）再生を行う場合には再生信号の周波数は一定であるし、ゾーンフォーマットのＣＡＶ再生を行う場合においても、あらかじめ各ゾーンの記録密度さえ分かっていれば、フィルタのカットオフ周波数を切り替えるのは容易である。
【０００８】
従って、フィルタのカットオフについても切り替える必要がないか、あるいはその自動調整までは必要なかった。
【０００９】
【発明が解決しようとする課題】
ところが、上述した従来技術では以下で述べるような問題点が生じる。まず、光磁気記録方式の記憶装置では、記憶容量の大容量化に伴って線記録密度を増す必要が出てきた。このため、従来技術とは異なるＰｉｔ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ記録（以下ＰＷＭ記録と呼ぶ）が採用され始めてきている。このＰＷＭ記録は、図１７のように記録ピット１０７の両側の縁に記録情報１００の“１”を対応させる記録方式であるので、ＰＰＭ記録とは異なった検出回路が必要で、例えば得られた再生信号を振幅中心近くのあるレベルでコンパレートしてピットの両エッジを検出する方法や、再生信号を二階微分した信号のゼロクロス点によりピットの両エッジを検出する方法などが考えられている。これらの検出方法を用いると、どちらの場合ともブーストレベルの変動がそのままピットの両エッジ位置の時間変動として現れてしまうので、ブーストレベルが最適値から外れた場合にはエッジ検出信号のシフトを引き起こし、その結果、再生系の位相同期回路（以下ＰＬＬと呼ぶ）の安定性を欠いたり、エラーレートの悪化といった問題が生じることになる。特に前述したコンパレート方式の検出方法では、ブーストレベルの変動に対してエッジ検出信号の位置ずれが顕著になるので、再生系に与える影響は大きい。図１７に示した例では、再生信号１０９は適切なブーストレベルであるため、正しいエッジ検出信号が得られているが、再生信号１０８はブーストレベルが小さいためにエッジ位置がシフトしてしまっている。このように、ＰＷＭ記録ではブーストレベルの変動が即、データ検出系に影響を与えるといった問題点が生ずる。
【００１０】
また、最近では磁気記憶装置でも大容量でリムーバブルな記録媒体が登場して来ているが、従来技術で記録密度の異なる記録媒体の互換性を確保することは難しい。それは、ヘッドの種類やギャップ長、あるいは浮上量等が異なると、ヘッド出力で得られる再生信号の周波数特性もそれぞれ違ってくるので、ある記録密度に対して最適化された磁気記憶装置で異なる記録密度の記録媒体を再生すると、ブーストレベルも異なった最適値が存在することになるからである。これは光記憶装置において、その光スポット径を記録密度の上昇とともに小さくしていく必要があることと対応している。従って、従来の記憶装置では、もし記録密度の高い記録媒体が将来発売された場合、それには対応できないといった問題点が生じていた。
【００１１】
さらに、フィルタのカットオフ周波数について考えてみると、記録密度の異なる記録媒体の再生時にはやはり問題が生ずる。それは、記録密度の違いによって使われる変調コードが異なったり、あるいは線記録密度そのものが異なることで、再生時に得られる信号の最大周波数が変わってしまうからである。具体的には、低記録密度に対応した情報記憶装置で高密度化された記録媒体を再生した場合、高密度記録された部分の再生信号振幅は小さくなり、エラーレートが悪化するか、ついにはデータの検出が不可能になるといった問題を生じる。
【００１２】
また、最近ではＣＬＶ再生を基本とするＣＤ−ＲＯＭ等の記録媒体でも、転送レートをアップするために可変速で再生する要求があり、実施されているが、このような場合にも再生信号の最大周波数は変化するので、やはり上で述べたことと同様の問題にぶつかる。この問題は、ＣＤのように記録密度が比較的低く、Ｓ／Ｎが十分確保出来る記録媒体の再生時にはその影響を小さく抑えることも可能であるが、Ｄｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｃ（以下ＤＶＤと呼ぶ）のように記録密度が高い記録媒体を再生する場合には大きな影響を及ぼすことになる。
【００１３】
本発明は上記課題を解決するためのものであり、情報記憶装置のブーストレベルやカットオフ周波数を自動的に補正し、装置の信頼性を向上すると共に、将来にわたって記録媒体の互換性を確保することを主な目的とする。
【００１４】
【課題を解決するための手段】
上記課題を解決する本発明の構成は、
１）記録媒体にディジタル記録された変調信号をアナログ波形として読み出し、前記アナログ波形の特定周波数を増幅するブースタを備えた情報記憶装置において、ブースト後の前記アナログ波形の振幅を検出する振幅検出手段と、振幅検出のタイミングを与えるサンプルタイミング信号発生手段とを兼ね備え、前記振幅検出手段の出力信号を元に前記ブースタのブーストレベルを自動調整するよう構成したことを特徴とする。
【００１５】
２）第１項記載の情報記憶装置において、記録媒体のフォーマット上で配置される最高周波数の繰り返しパターンと、ランダム記録パターンの振幅をサンプリングし、比較することでブーストレベルの制御を行うよう構成したことを特徴とする。
【００１６】
３）記録媒体にディジタル記録された変調信号をアナログ波形として読み出し、前記アナログ波形の特定周波数を増幅するブースタを備えた情報記憶装置において、ブーストレベルの異常検出手段を備え、異常が検出された時のみブーストレベルの設定変更を行うよう構成したことを特徴とする。
【００１７】
４）第３項記載の情報記憶装置において、データシンクロナイザの位相同期回路が非同期の場合にブーストレベルの異常と判断するよう構成したことを特徴とする。
【００１８】
５）第３項記載の情報記憶装置において、エラー訂正数が決められた一定レベルを越えた場合、もしくはエラー訂正不可能なフラグが立った場合に、ブーストレベルの異常と判断するよう構成したことを特徴とする。
【００１９】
６）記録媒体にディジタル記録された変調信号をアナログ波形として読み出し、前記アナログ波形の高周波ノイズを除去するフィルタを備えた情報記憶装置において、再生信号の周波数検出手段を備え、前記周波数検出手段の出力信号を元に前記フィルタのカットオフ周波数を自動調整するよう構成したことを特徴とする。
【００２０】
７）第６項記載の情報記憶装置において、既知の周波数特性を持ったフィルタと、当該フィルタの出力信号振幅を検出する振幅検出手段により周波数検出手段を構成したことを特徴とする。
【００２１】
８）第６項記載の情報記憶装置において、データシンクロナイザの位相同期回路における電圧制御発振器の発振周波数を用いて周波数検出するよう構成したことを特徴とする。
【００２２】
９）記録媒体にディジタル記録された変調信号をアナログ波形として読み出し、前記アナログ波形の高周波ノイズを除去するフィルタを備えた情報記憶装置において、ユーザ情報記録エリアには現れない特異な記録パターンを検出するパターン検出手段を備え、前記パターン検出手段で得られた検出信号の時間間隔、もしくは単位時間内における検出信号の検出個数によって前記フィルタのカットオフ周波数を自動調整するよう構成したことを特徴とする。
【００２３】
１０）記録媒体にディジタル記録された変調信号をアナログ波形として読み出し、前記アナログ波形の特定周波数を増幅するブースタと、前記アナログ波形の高周波ノイズを除去するフィルタを備えた情報記憶装置において、ブースト後の前記アナログ波形の振幅を検出する振幅検出手段と、振幅検出のタイミングを与えるサンプルタイミング信号発生手段と、再生信号の周波数検出手段とを兼ね備え、前記振幅検出手段の出力信号を元に前記ブースタのブーストレベルを自動調整し、かつ、前記周波数検出手段の出力信号を元に前記フィルタのカットオフ周波数を自動調整するよう構成したことを特徴とする。
【００２４】
１１）記録媒体にディジタル記録された変調信号をアナログ波形として読み出し、前記アナログ波形の特定周波数を増幅するブースタと、前記アナログ波形の高周波ノイズを除去するフィルタを備えた情報記憶装置において、ブースト後の前記アナログ波形の振幅を検出する振幅検出手段と、振幅検出のタイミングを与えるサンプルタイミング信号発生手段と、ユーザ情報記録エリアには現れない特異な記録パターンを検出するパターン検出手段とを兼ね備え、前記振幅検出手段の出力信号を元に前記ブースタのブーストレベルを自動調整し、かつ、前記パターン検出手段にて得られた検出信号の時間間隔、もしくは単位時間内における検出信号の検出個数によって前記フィルタのカットオフ周波数を自動調整するよう構成したことを特徴とする。
【００２５】
【発明の実施の形態】
（実施例１）
以下に本発明の実施例を図面に基づいて説明する。図１は、本発明を磁気記憶装置に適用した際の再生回路のブロック図、図２は再生波形の説明図である。まず、記録情報と再生ヘッド出力との関係について述べる。図２には、再生ヘッドとして磁気コイル型ヘッドを使った場合のヘッド出力と、磁気抵抗型ヘッドを使った場合のヘッド出力の例が示されている。この時、磁気コイル型ヘッド出力２６は記録情報２４に対応する記録状態２５が微分出力として得られるので、再生回路ではこのヘッド出力のピーク位置を検出することになる。以下では、この磁気コイル型ヘッドを使った場合を想定して話を進める。
【００２６】
図１におけるプリアンプ１ではヘッド出力をそのまま増幅し、Ｖａｒｉａｂｌｅ　Ｇａｉｎ　Ａｍｐｌｉｆｉｅｒ（以下ＶＧＡと呼ぶ）へと送る。ＶＧＡ２では、ヘッドの種類やギャップ長、あるいは浮上量、線速等の様々な要因によって変動するヘッド出力を一定レベルに標準化して後段へ送る役割があり、このためにフィードバックループが存在する。そのフィードバックループは、最終段のアンプ６の出力を全波整流器１０に通し、そのピークレベルと目標とする基準レベルとをコンパレータ１２で比較し、図示されないコンデンサに電流を充放電することでＶＧＡ２に電圧フィードバックするというものである。しかし、これは再生信号全体の振幅を一定レベルに保つ機能であって、再生信号の特定周波数のレベルを補正するものではない。それを実現するのが次段のブースタ３である。
【００２７】
ＶＧＡ２を出た信号はブースタ３に入力され、再生信号の中で振幅の小さい高周波信号の振幅を、他の信号レベルとほぼ同等のレベルまでアップする。この時、そのブーストレベルは外部から与えられるブーストコントロール電圧２２によって決められる。本実施例では、このブーストコントロール電圧２２を自動制御する手段として、図１点線で囲まれた振幅検出手段１７と、サンプルタイミング信号発生手段１１、Ａ／Ｄコンバータ１４、ＣＰＵ１５、Ｄ／Ａコンバータ１６を使った例を示す。
【００２８】
具体的には、以下で述べる通りである。まずは仮に、ブースタ３にて全くブーストがかけられていないものとしよう。この時の波形の様子を図３に示す。ブーストされない生の信号はブースタ３、フィルタ４を経て、最終段のアンプ６に至る。高密度記録されている場合、この最終段のアンプ６で得られるアンプ出力１８は、最密記録領域３１においてその振幅が小さくなっている。次にこの信号は全波整流器１０により全波整流され、図３に示す全波整流波形１９が得られる。一方、サンプルタイミング信号発生手段１１では、最密記録領域３１とランダム記録領域３２とでそれぞれ全波整流波形１９のピークレベル２８をサンプリングするため、サンプルタイミング信号２０を出力する。このサンプルタイミング信号２０は、ＰＬＬのロックのために書かれているＳＹＮＣ領域（一般的に最密記録の繰り返しパターン）と、ユーザデータ記録領域の少なくとも２ヶ所でサンプリングを行う図３のような信号を出力すればよい。あるいは、ユーザデータ記録領域にあらかじめ最密記録領域３１と同じパターンが書かれている可能性のある場合、ユーザデータ記録領域の代わりにセクタのＩＤを表すＩＤ領域でサンプリングするサンプルタイミング信号２０を出力してもよい。いずれの場合にも、情報記憶装置の記録情報を整理する上で必要不可欠な領域であり、これらのタイミングでゲートを開くことは容易である。また、サンプルタイミング信号２０の各サンプルタイミングの間には図３に示すようなリセット信号２９を入れ、各タイミングで確実にピークレベル２８が補足できるようにする。これらの処理は全て図１の振幅検出手段１７にて行われ、それぞれの振幅値を示すサンプリング信号２１は、次にＡ／Ｄコンバータ１４へと送られ、Ａ／Ｄ変換される。ＣＰＵ１５ではＡ／Ｄコンバータ１４にてディジタル化されたデータを図示されないＲＡＭ等に保管し、最密記録領域３１とランダム記録領域３２との振幅値を比較してブーストレベルを決定する。決定されたブーストレベルは、Ｄ／Ａコンバータ１６を通じてブーストコントロール電圧２２としてブースタ３にフィードバックされる。これにより、振幅の小さかった最密記録領域３１の振幅がアップし、記録密度の低い他の領域と変わりない振幅が得られる。また、図３に示すようにランダム記録領域３２の最密記録部においても振幅はアップするので、記録された全領域にわたって振幅の等しい補正波形３０が得られることになる。
【００２９】
これに対し、ブーストレベルが大きすぎて最密記録領域の振幅が他の領域より大きかった場合、サンプリングは前述した場合と全く同じ操作、タイミングで行い、あとは得られた振幅値を比較してＣＰＵ１５が先程とは逆向きの制御を行えばよい。このようにして構成すれば、最密記録領域の振幅が他の領域より小さかった場合でも、大きかった場合でも、自動的にその差を補正し、いかなる記録パターンにおいても振幅の等しい補正波形を得る。この時、補正波形で目標とすべき最密記録部の振幅値は、上述したように記録密度の低い他の領域の振幅値と同じであってもよいし、例えばその９０％となるように定めてもよい。これらの制御はＣＰＵ１５の演算により行われるので、その設定は自由に決められる。また、上で述べてきた制御はＳＹＮＣ領域とランダム記録領域さえ含まれれば実行可能なので、セクタ単位や、サーボ領域後の再同期パターンを利用して繰り返し実行すれば、より精度良く自動調整が出来る。
【００３０】
このようにして得られた補正波形３０は、まずそのピーク位置を検出するため、微分器５により微分され、さらにゼロクロスコンパレータ７にてその微分波形のゼロクロス点が検出される。一方、補正波形３０は最終段のアンプ６を経てヒステリシスコンパレータ８にも供給され、振幅が一定レベルを越えた時のみゲートを開くゲート信号を得る。この時、もしアンプ出力が記録密度によって異なる振幅を持つ信号であると、ゲートが開かなかったり、ゲートの開く期間が長すぎたりしてしまう。しかし、ここで得られるアンプ出力がこれまで述べてきた制御で補正波形３０のようになっていればその心配はない。こうして得られたゼロクロス信号とゲート信号を用い、ＤＡＴＡ　Ｑｕａｌｉｆｉｅｒ　Ｌｏｇｉｃ９にてノイズ除去されたピーク検出信号２３が得られる。
【００３１】
以上で述べてきたように、本実施例によれば、例えば高密度化によってリムーバブルな磁気記憶装置のヘッドのギャップ長が変わった際、得られる再生信号の周波数特性も同時に変化してしまう一方で、それを自動的に補正し、記録密度によらず常に一定レベルの再生信号振幅を得るので、装置の互換性を保つことができる。また、自動的にブーストレベルをコントロールするので、装置の信頼性も向上する。
【００３２】
なお、ここでは記録情報が微分出力として得られる再生ヘッドを例にとって説明してきたが、再生ヘッドに磁気抵抗型ヘッドを用いた場合には、図２の磁気抵抗型ヘッド出力２７のように記録情報がエッジ位置に対応する波形が得られる。この際には、ピーク位置の検出ではなくエッジ位置の検出を行う再生回路が必要であるが、本発明はこの場合にももちろん適用可能で、その再生回路は光記憶装置においてＰＷＭ記録された情報の再生回路と同様であるので、実施例２以降を参照されたい。
【００３３】
（実施例２）
本発明の別の実施例を図面に基づいて説明する。本実施例では、光記憶装置の中でもＰＷＭ記録された記録媒体の再生回路について取り上げる。ここで、ＰＷＭ記録された記録情報の再生には、従来技術の項でも話したとおり大きく分けて２つの方法があるが、そのうち本発明の効果が大きいと考えられるコンパレート検出方式を例にとって説明する。
【００３４】
図４は、本発明を上述した光記憶装置に適用した際の再生回路のブロック図である。エッジ位置検出はコンパレート検出方式を用い、さらに前後エッジを独立に検出するためＤｕａｌ　ＰＬＬを用いた再生回路を例にとっている。以下図面に基づいて説明する。まず、光記憶装置では磁気記憶装置のプリアンプの代わりに、フォトダイオードからの電流信号を電圧信号に変換するヘッドアンプ３３が搭載される。一方でそれ以後の再生回路はほぼ同じで、共通して持っているＶＧＡ２、ブースタ３、フィルタ４等は全く同じ働きをする。さらに最終段のアンプ６と微分器５も共通であるが、今回は再生信号のエッジ位置を検出する必要があるので、最終段のアンプ６のアンプ出力１８はゼロクロスコンパレータ７へ入力してゼロクロス信号３８を作り、微分信号はヒステリシスコンパレータ８に入力してゲート信号を作るので、実施例１とは逆の働きをすることになる。これらの信号は、ＤＡＴＡ　Ｑｕａｌｉｆｉｅｒ　Ｌｏｇｉｃ９にてノイズの除かれたエッジ位置検出信号を得るが、ここではゼロクロスコンパレータの立ち上がりエッジ（以後前エッジと呼ぶ）と立ち下がりエッジ（以後後エッジと呼ぶ）を別々に検出し、出力する。そしてこれらの前・後エッジ検出信号は別々にＰＬＬがかけられ、後に合成される仕組みである。前・後エッジを別々に検出するのは、ゼロクロスコンパレータ７のコンパレートレベルが固定値で、そのコンパレートレベルが最適値でない図５のような場合に、前エッジ検出信号３９、後エッジ検出信号４０が逆向きにシフトするので、ＰＬＬのロックがかからないといった問題や、エラーレートが急激に悪化するといった問題を避けるためである。このように前後エッジ独立検出方式を用いると、各ピットにおける一定長のエッジシフトを解消することが出来る。
【００３５】
しかし、この方式を取り入れたとしても、ブースタ３のブーストレベルはエラーレートに直接影響を与える。それは、ブーストレベルの制御は記録信号の高周波成分の前後エッジ位置に影響を与えるが、低周波成分の前後エッジ位置には影響を与えず、ピットの一定長のエッジシフトを解消する前後エッジ独立検出方式とは全く独立した補正だからである。同様に、ブーストレベルが変化しても高周波信号の繰り返しパターンにおいてはエッジ位置は変動しない。従って図５の記録波形の場合、ブーストレベルの影響をうけるのは＊印で示したエッジ位置のみということになる。以後、ブーストレベルの自動制御について述べる。
【００３６】
ブーストレベルの自動調整も基本的には実施例１と変わりはない。実施例１と共通の構成要素は、サンプルタイミング信号発生手段１１、サンプルホールド回路１３、Ａ／Ｄコンバータ１４、ＣＰＵ１５、Ｄ／Ａコンバータ１６である。これらの働きは前に述べた通りであるが、注意する点を少し述べる。まず、光記憶装置のセクタ情報は、あらかじめプリマスタリングされたピット情報として得られるので、サンプルタイミング信号でサンプリングするタイミングはここを避け、ユーザーが実際に記録を行った領域でなければならない。また、磁気記録と違って、最密記録パターンの書かれている領域は一般的にはＳＹＮＣではなくＶＦＯと呼ばれているので注意を要する。すなわちサンプリングのタイミングは、ユーザーが実際に記録を行ったこのＶＦＯ領域と、ユーザーデータ記録領域とで行なえば十分である。後の操作は実施例１と同様であるので、説明は省略する。
【００３７】
実施例１と異なる要素は、全波整流器の代わりにピーク検出器３４、ボトム検出器３５、振幅演算回路３６が加わったことである。振幅を検出するのに全波整流器を用いないのは、図５に示すように、最密記録された記録パターンの振幅中心値と記録密度の低い他の記録パターンの振幅中心値が必ずしも一致しない（以後再生信号のアシンメトリと呼ぶ）からである。これは、記録時の熱干渉に起因するもので、光記憶装置独特の現象である。従って、全波整流器は用いずに、最終段のアンプ６のアンプ出力１８のピーク検出とボトム検出を別々に行ない、これらから振幅演算回路３６で再生信号の振幅を得ることになる。あとは少なくとも２回のサンプリングで最密記録領域の振幅とランダム記録領域の振幅を比較し、ブーストコントロール電圧２２を制御してやればよい。なお、ピーク検出器３４とボトム検出器３５の出力は、ゼロクロスコンパレータ７のコンパレートレベルを決めるためにも利用され、これらの出力信号から中心値演算回路３７にてコンパレートレベルとなるべき振幅中心値を求める。この際、再生信号のアシンメトリを考慮して上述したＶＦＯ領域にて振幅中心値を求め、後はそのレベルをホールドする制御を行うことが好ましい。
【００３８】
以上のようにして、最終的には前エッジ検出信号３９と後エッジ検出信号４０が別々に得られ、独立にＰＬＬをかけられた後、合成され、エッジ検出信号を得る。このエッジ検出信号は、Ｄｕａｌ　ＰＬＬの機能により一定量のエッジシフトの問題が解消されているのはもちろんのこと、ブーストの自動調整機能によって記録パターン個別のエッジシフトも抑制することが出来る。従って、本実施例を適用した光記憶装置は、記録信号の周波数成分によらず再生信号のエッジ検出精度が良くなり、装置の信頼性がアップする。また、記録密度の異なる記録媒体を再生した時にも最適なブーストレベルが自動的に設定されるので、記録媒体の互換性を確保するのにも効果がある。
【００３９】
（実施例３）
本発明の請求項３に対応する実施例を図面に基づいて説明する。本実施例では、ブーストレベルの異常を検出して、異常が検出された時のみブーストコントロール電圧を制御するというものである。以下に具体例をあげて説明する。具体例としては、実施例２と同じくコンパレート検出方式を用いた光記憶装置を例に挙げるが、ここではそのコンパレートレベルを自動制御する再生回路を例にとる。従って、Ｄｕａｌ　ＰＬＬは用いずに、ピットの両エッジ位置を示すエッジ検出信号が直接求められることになる。
【００４０】
図６は本実施例の再生回路のブロック図である。ここで、ＶＧＡ２へのフィードバックループはこれまでの実施例と何等変わりないのでこの図では省略している。また、ヘッドからの信号はヘッドアンプ３３、ＶＧＡ２、ブースタ３、フィルタ４から最終段のアンプ６と微分器５へと至るが、これらの部分もこれまで述べてきた機能、経路と全く同じなので説明は省略する。まずは、本実施例で初めて取り上げたオートスライスレベルコントロール回路について説明する。そのために、図７のような記録情報６０において、既にブーストがかけられた再生波形６１のスライスレベルコントロールについて考える。説明を簡略化させるため、初期のスライスレベル５２がＶＦＯ領域の振幅中心値（理想値）から上にずれた場合を例に挙げている。この時、ゼロクロスコンパレータ７から得られるゼロクロス信号３８は理想的なエッジ位置よりシフトし、エッジ検出信号４１も図７のようにシフトしたものが得られる。位相比較器４３では、このエッジ検出信号４１と基準クロック４２の位相を比較して位相差分のパルスを出力する。エッジ検出信号４１が基準クロック４２に比べて位相が進んでいる時はＵＰ信号４４、逆に遅れている時はＤＯＷＮ信号４５として出力する。これらのＵＰ信号４４、ＤＯＷＮ信号４５は、一つは図示されないチャージプンプに送られ、ローパスフィルタを経て電圧制御発振器（以下ＶＣＯと呼ぶ）に制御電圧を与え、基準クロック４２を発生するいわゆるデータシンクロナイザのＰＬＬを構成するために使われる。一方、両信号は変換Ｌｏｇｉｃ４６にも送られる。変換Ｌｏｇｉｃ４６では、例えば図８のような構成をとることによって入力パルスの変換を行う。この例ではＵＰ信号４４、ＤＯＷＮ信号４５の両方のパルスが加算され、Ｃｈａｒｇｅ信号４７として出力される。Ｄｉｓｃｈａｒｇｅ信号４８にはパルスは出力されない。この際重要なのは、ＵＰ信号４４、ＤＯＷＮ信号４５、ゼロクロス信号３８の位相関係がうまく噛み合わないと、パルスが消失してしまったり、本来出るべきパルス信号とは逆の信号にパルスが出てしまったりする可能性があるので、図８の初段のＡＮＤゲートの入力信号には特に注意を払う必要がある。そして、この２つの出力信号は次段のチャージポンプ４９を駆動し、ループフィルタ５０によって平滑化された電圧をコンパレートレベル演算器５１にフィードバックしてスライスレベル５２を下げる仕組みになっている。この例の場合には、Ｃｈａｒｇｅ信号４７によりチャージポンプ４９がチャージされるので、ループフィルタ５０の後でフィードバックされる電圧は上がる方向になり、従ってスライスレベル演算器５１は図９（ａ）に示すような演算回路にする必要がある。一方、位相比較器４３や変換Ｌｏｇｉｃ４６の構成によっては、初期のスライスレベルが理想値より大きい場合でもチャージポンプ４９がディスチャージされることもあるので、このような場合には図９（ｂ）のようなスライスレベル演算器５１を用いれば良い。いずれの場合にも、理想値よりも大きかったスライスレベルが下がる方向に補正されて理想値に近づいていく。
【００４１】
逆にスライスレベル５２が理想値より小さい場合には、位相比較器４３までは上とほぼ同様の信号が得られるが、変換Ｌｏｇｉｃ４６の出力が顕著に変わる。先程の例にならうと、図７の点線で示されるようにＣｈａｒｇｅ信号４７がパルスの無い信号になり、Ｄｉｓｃｈａｒｇｅ信号４８がパルスを含んだ信号になるので、チャージポンプ４９はディスチャージされる。従って、フィルタ後にフィードバックされる電圧も逆方向に動き、スライスレベル５２は上がる方向に制御される。以上のようにすれば、エッジ検出信号４１が基準クロック４２と同期する方向に自動的に制御されるので、結果としてスライスレベル５２が理想値に近づくような自動制御が可能となる。
【００４２】
なお、ここでは単純な位相比較器を例にとってあげたが、実際には位相比較の不感帯をなくすため、位相が揃っている際もＵＰ信号４４、ＤＯＷＮ信号４５の両方で一定パルス幅のパルスを出力し、あとはそのパルス幅制御をするような位相比較器が使われることが多い。このような場合にももちろん本実施例は適用可能である。また、変換Ｌｏｇｉｃ４６についても一例を示しただけなので、位相比較器４３の出力信号によっては当然のことながら異なった論理回路が必要になる。しかし、そのような場合でも変換Ｌｏｇｉｃ４６は問題なく構成可能であることを付け加えておく。
【００４３】
以上述べてきたような再生回路において、ブーストの異常検出については幾つかの方法が考えられる。例えば、図６に示すように振幅演算回路３６の出力をサンプルホールドする回路を２つ設けておき、第一のサンプルホールド回路５３ではランダム記録パターンの振幅、第二のサンプルホールド回路５４では最密記録パターンの振幅をサンプリングする。そして、第一のサンプルホールド回路５３の出力は抵抗分圧によりアッテネートされるので、例えば抵抗５５、抵抗５６、抵抗５７を１：１：８の比にすると、第一のコンパレータ５８の反転入力には、ランダム記録パターンのピークレベルの９０％の振幅が入力し、第二のコンパレータの非反転入力にはランダム記録パターンのピークレベルの８０％の振幅が入力することになる。この時、最密記録パターンの振幅が９０％を越えた場合には、第一のコンパレータ５８の出力がハイレベルとなってＣＰＵ１５に異常を知らせ、最密記録パターンの振幅が８０％を下回った場合には、第二のコンパレータ５９の出力がハイレベルとなってＣＰＵ１５に異常を知らせる。ＣＰＵ１５ではコンパレータから受け取る信号がハイレベルを示すとそれを異常と判定し、異常検出されたビットに従ってＤ／Ａコンバータ１６にデータを送り、ブ−ストコントロール電圧２２を制御する。このようにして最密記録パターンの振幅が８０％から９０％に入るまでこの制御が続けられる。逆に、最密記録パターンの振幅が規定値（ここでは８０％から９０％）に入っていれば２つのコンパレータの出力は共にローレベルのままなので、ＣＰＵ１５は何もしなくて良い。このようにすれば、ブーストレベルの自動調整に関してＣＰＵ１５の占有率が減るので効率的な調整が可能となる。
【００４４】
なお、上で述べたアッテネート比は自由に設定可能なので、精密な制御を必要とする際は、規定値の範囲を小さくすることも出来るし、範囲そのものを上下にシフトすることも出来る。例えば範囲を狭くした場合、監視結果で異常と判定される確率が高くなるが、正常、異常の判定結果を累積カウントし、その差が一定値を越えたらブーストレベルの更新をするという制御なども出来る。
【００４５】
（実施例４）
次に、異常検出についての別の実施例を挙げる。再生回路は、これまで述べてきたコンパレート検出方式でオートスライスレベルコントロール回路を搭載したものを前提とする。例えば、図１０に示すようにブーストレベルが小さい場合を考えてみる。この時、スライスレベル５２が理想値であったとしても、エッジ検出信号４１は再生波形６１の＊印の位置において正確なエッジ位置を検出できない。この結果、Ｃｈａｒｇｅ信号４７、Ｄｉｓｃｈａｒｇｅ４８には両方共にパルスの現われる信号が出力される。これは、最初の２つの＊印ではスライスレベルを上げるよう指示され、後の２つの＊印ではスライスレベルを下げるよう指示されていることを意味する。しかし、実際にはこれらの信号はフィルタで平滑化されて、スライスレベル５２には何ら影響を与えない。一方で、このままの状態ではデータシンクロナイザのＰＬＬでエッジ検出信号４１と基準クロック４２との位相がいつまでも一致しないため、ＰＬＬのロックがかからない。従って、このデータシンクロナイザのＰＬＬのアンロックを検出すれば、ブーストレベルの異常が検出できる。具体的な制御としては、ＣＰＵがＰＬＬのアンロックを検出後にＤ／Ａコンバータにデータを送り、ブーストコントロール電圧を制御すればよい。ただし、この異常検出法ではブーストアップすればよいかブーストダウンすればよいか不明なので、ＰＬＬがロックするまでどちらか一方か、両方の操作を行う必要がある。また、このＰＬＬのアンロック検出はＤｕａｌ　ＰＬＬを用いた検出法や、二階微分検出法を用いた再生回路でも適用可能である。
【００４６】
異常検出のもう一つ別の方法として、デコーダのエラー訂正を利用する方法も考えられる。これは、ブーストレベルが大き過ぎたり小さ過ぎたりした場合に、データシンクロナイザのＰＬＬはロックするが、再生信号のエッジの位置はシフトして検出されているので、その結果デコード時にエラーが発生する確率が高くなることを利用するものである。具体的には、訂正される際のエラーの個数をカウントして、それがある一定レベルを越えたらブーストレベルの異常と判断するとか、訂正不能エラーが出た時に異常と判定するなどして、ＣＰＵに異常検出信号を送り、以後はこれまで述べてきた制御を行えばよい。
【００４７】
（実施例５）
本発明の請求項７に対応する実施例を図面に基づいて説明する。再生回路は、実施例１でも取り上げた磁気記憶装置に関するものを例として取り上げる。図１１において、図１と共通の機能を有するブロックには同一の符号が付いている。従って、ヘッド出力がプリアンプ１、ＶＧＡ２、ブースタ３、フィルタ４を通り、微分器５と最終段のアンプ６に至り増幅されるという過程は全く同じである。また、最終段のアンプ出力１８が全波整流器１０を通してＶＧＡ２にフィードバックされる点や、ゼロクロスコンパレータ７、ヒステリシスコンパレータ８の出力がＤＡＴＡ　Ｑｕａｌｉｆｉｅｒ　Ｌｏｇｉｃ９に入力され、ノイズ除去されたピーク検出信号２３を得る過程も全く同じである。
【００４８】
ここでは特に、周波数検出手段の構成要素と、その出力信号を用いてフィルタ４のカットオフ周波数を自動制御する方法について説明する。周波数検出手段６４は、既知の周波数特性を持ったフィルタ６２とフィルタリング後の振幅を検出する振幅検出手段６３からなっている。既知の周波数特性を持ったフィルタ６２は、例えば図１２（ａ）のような周波数特性を持ったフィルタを用意する。このフィルタは、基準となる再生信号の周波数帯域はもちろんのこと、その両側の周波数の信号が入力した場合でも、後段の振幅検出手段６３において振幅検出できるように周波数特性を選んだものである。そしてフィルタリングされた信号は、後段の振幅検出手段６３においてその振幅が検出される。このように構成すれば、既知の周波数特性を持ったフィルタ６２に入力する再生信号の周波数によって検出される信号振幅が変わるので、周波数／電圧変換が可能となる。上の例で示したフィルタの場合には、周波数が高くなるにつれて検出される信号振幅６６は小さくなり、この値がＡ／Ｄコンバータ１４を通してＣＰＵ１５へと送られる。ＣＰＵ１５では受け取った振幅値の大小に応じてＤ／Ａコンバータ１６を制御し、カットオフ周波数を決めるコントロール電圧６７がフィルタ４にフィードバックされる仕組みである。この時の目安としては、再生信号の最大周波数の１．５倍〜２倍位の周波数をカットオフ周波数とすることが望ましい。このことから、既知の周波数特性を持ったフィルタ６２は、図１２（ａ）のように再生信号の周波数帯域を中心に据えるのではなく、目標とする再生信号のカットオフ周波数を中心に据えた周波数特性を持つ図１２（ｂ）のようなフィルタを用意しても良い。この時、具体的な制御方法としては、フィルタのカットオフ周波数が目標値に一致していれば振幅検出手段６３で得られる信号振幅６６はＶＧＡ２の出力×ゲイン：ｋであるはずなので、実際に得られた値がこれより大きければカットオフ周波数を下げればよいし、実際に得られた値がこれより小さければカットオフ周波数を上げればよい。
【００４９】
このようにすれば、再生信号の周波数に応じてフィルタのカットオフ周波数が自動的に設定可能なので、可変速再生時においても高周波ノイズが効率的に除去され、装置の信頼性をアップさせることが出来る。
【００５０】
なお、これまで具体例を幾つか上げて説明をしてきたが、別の構成も可能であることを付け加えておく。まず、既知の周波数特性を持つフィルタのタイプであるが、これは、振幅検出のための単調性が守られていればよいので、図１２に示したようなローパスフィルタだけでなく、ハイパスフィルタを用いることも出来る。この場合には、フィルタ６２に入力する再生信号の周波数が高くなるにつれて検出される信号振幅６６の電圧レベルが大きくなるので、上述した制御とは逆の操作を行えば良い。また、同一の再生回路で複数の変調信号を扱う場合には、カットオフ周波数を複数設定しなければならないことも有り得るが、このような場合には制御信号６５によりフィルタ６２の周波数特性を変えること等も考えられる。さらに、ここでは実施例１の磁気記憶装置を具体例に説明をしてきたが、実施例２や３で取り上げた光記憶装置においても適用可能なことは言うまでもない。
【００５１】
（実施例６）
以下に本発明の請求項８に対応する実施例を図面に基づいて説明する。図１３におけるディジタルデータは、これまでに述べてきたＤＡＴＡ　Ｑｕａｌｉｆｉｅｒ　Ｌｏｇｉｃの出力信号に相当する信号で、再生信号から“１”に該当する位置を検出した、いわゆる記録データと等価な信号として捉えることが出来る。一方、位相比較器６８、チャージポンプ６９、ループフィルタ７０、ＶＣＯ７１はデータシンクロナイザのＰＬＬのごく一般的な構成である。その動作は、ディジタルデータとＶＣＯからの基準クロック７７との位相差を検出してチャージポンプ６９を駆動し、フィルタリングされた電圧をＶＣＯ７１に与えることによってＶＣＯ７１の発振周波数を変化させるというものである。この時、ＶＣＯ７１の基準クロック７７は位相比較器６８にフィードバックされているため、この基準クロック７７とディジタルデータの位相差は無くなる方向へと制御される。これにより、データシンクロナイザのＰＬＬがロックした際には、ディジタルデータはＶＣＯ７１の発振周波数の正確に定数倍となっている。
【００５２】
そこで、本実施例ではデータシンクロナイザのＰＬＬがロックした際のＶＣＯ７１の発振周波数をカウンタ７２でカウントすることによって再生信号の周波数を得るという方法をとる。具体的には以下に説明する通りである。まず、水晶７６はある決められた一定の周波数で発振している。ここで仮に水晶の発振周波数をｆ［Ｈｚ］とした時、カウンタ７５は水晶からのクロックをカウント値がＭになるまでカウントするものとする。カウンタ７５では、カウント値がＭになった際、カウンタ７２のカウント値をラッチすると同時に自らのカウント値をリセットする。この時ラッチされたカウンタ７２におけるカウント値をＮとすれば、ＶＣＯ７１の基準クロック７７の周波数は、ほぼ次の式で求められる。
【００５３】
（チャンネルビットレート）＝（基準クロックの周波数）≒ｆ×Ｎ／Ｍ［Ｈｚ］
これに対し、再生信号の最大周波数は記録時の変調方式によっても異なるが、例えばＣＤやＤＶＤの場合、記録された変調信号のＲｕｎ　Ｌｅｎｇｔｈの最小値が２に制限されているので、チャンネルビットレートの１／３がその最大周波数に相当する。すなわち、
（再生信号の最大周波数）＝１／３×ｆ×Ｎ／Ｍ［Ｈｚ］
として求められる。続いて、再生信号の最大周波数とフィルタ７４のカットオフ周波数の関係であるが、例えばフィルタ７４のカットオフ周波数を再生信号の最大周波数の１．５倍にとった場合、フィルタ７４のカットオフ周波数は、
（カットオフ周波数）＝１／２×ｆ×Ｎ／Ｍ［Ｈｚ］
として表すことが出来る。ここで、水晶７６の周波数：ｆと、ラッチ信号を送る際のカウンタ７５のカウント値：Ｍは共に決められているから、ラッチ時のカウンタ７２のカウント値：Ｎのみによってフィルタのカットオフ周波数が決まることになる。
【００５４】
説明をより分かり易くするため、以下に具体的な数値を挙げながら説明する。まず再生信号の最大周波数であるが、ここではＣＤやＤＶＤの変調方式を想定するものとし、仮に８［ＭＨｚ］とする。一方、水晶の発振周波数は２４［ＭＨｚ］とする。また、カウンタ７２及びＤ／Ａコンバータ７３のビット数を８とし、０〜２５５までのカウントとＤ／Ａ変換が可能であるものとする。水晶７６のクロックはカウンタ７５で１２７までカウントされ、この時のカウンタ７２のカウント値がラッチされる。そして、その時のカウント値がカウンタ７５と同じく１２７の時、フィルタのカットオフ周波数は信号の最大周波数×１．５倍＝１２［ＭＨｚ］となるよう構成する。一方、ラッチ時のカウンタ７２のカウント値が１２７より小さい場合は、再生信号の周波数も想定値より低いことを意味するので、それに応じてカットオフ周波数を１２［ＭＨｚ］より低く設定する。逆にラッチ時のカウンタ７２のカウント値が１２７より大きい場合は、再生信号の周波数が高いことを意味するので、それに応じてカットオフ周波数を１２［ＭＨｚ］より高く設定すれば良い。
【００５５】
以上の具体例を実現するＤ／Ａコンバータ７３の設定値と、フィルタ７４のカットオフ周波数との関係を示すのが図１４である。ここでは、Ｄ／Ａコンバータ７３の基準値を１２７にとっているが、カウンタ７５のカウント値と共にこの値をシフトさせれば、基準クロック７７の検出レンジを変えることも出来る。また、カウンタ７２やＤ／Ａコンバータ７３のビット数もこの具体例に限定されるものではなく、自由に設定可能である。
【００５６】
以上述べたように構成すれば、ＰＬＬに同期したクロックから再生信号周波数を得るので、アナログ信号の品質によらず正確な周波数が得られ、その結果フィルタのカットオフ周波数も厳密な設定が可能となる。
【００５７】
（実施例７）
以下に本発明の請求項９に対応する実施例を図面に基づいて説明する。図１５（ａ）において、データシンクロナイザ７８からは再生データ列８４と同期クロック８５が出力され、パターン検出手段７９にて検出パターンとの比較がされる。ここで、検出パターンはユーザ情報記録エリアには現れない特異なパターンである。例えば、セクタを構成する際に付加されるＳＹＮＣパターン等がこれに相当する。パターン検出手段７９では、再生データ列８４と検出パターンを比較して両者が一致した時のみ一致検出パルス８６を発生する。そして、タイマ８０において２つの一致検出パルス間の時間を測定し、結果をＣＰＵ８１へ送る。この時、記録データのフォーマットさえあらかじめ分かっていれば、この一致検出パルス間の時間を測定することで、再生信号の最大周波数を推定することが出来る。すなわち、ＣＰＵ８１ではタイマ８０より受け取った結果から再生信号の最大周波数を得、さらに最適なカットオフ周波数を設定すべくＤ／Ａコンバータ８２にデータを送り、Ｄ／Ａコンバータにてディジタル／アナログ変換されたアナログ信号がフィルタ８３にフィードバックされる。
【００５８】
一方、パターン検出を行った後、図１５（ｂ）に示すような構成によってフィルタ８３のカットオフ周波数を設定することも可能である。本構成によれば、データシンクロナイザ７８から受け取った再生データ列８４と検出パターンとをパターン検出手段７９で比較するまでは前述の機能と同様である。前述の構成と異なる点は、タイマ８８にて与えられた一定時間内にどれだけの一致検出パルス８６が検出されるかを計数する計数手段８７を用いている点である。従って、今回ＣＰＵ８１で得られる情報は、検出パターンの間の時間情報ではなく、検出パターンの検出数情報となる。しかし、いずれの場合でも記録データのフォーマットさえ分かっていれば、再生信号の最大周波数を容易に推定することが出来る。すなわち、ここからは前述と同様Ｄ／Ａコンバータ８２にデータを送り、Ｄ／Ａコンバータにてディジタル／アナログ変換されたアナログ信号にてフィルタ８３のカットオフ周波数を最適値に調整する。
【００５９】
以上述べてきたように構成すれば、次のような利点がある。それは、上で述べてきた検出パターンは、そもそも検出しなければならないＳＹＮＣパターン等の信号であるので、元からあったその機能を共有して使うことが出来る。すなわち、大きな付加回路なしに実現することが可能であると言える。
【００６０】
（実施例８）
以下に本発明の請求項１０及び請求項１１に対応する実施例について説明する。請求項１０及び請求項１１はブースタのブーストレベルとフィルタのカットオフ周波数の自動調整を組み合わせたものである。従って、基本的にはこれまで述べてきた実施例を組み合わせれば両者の自動調整が可能となる。
【００６１】
具体的には、ブースト後のアナログ波形の振幅を検出する振幅検出手段と、そのタイミングを与えるサンプルタイミング信号発生手段によりブーストレベルを自動調整し、加えて再生信号の周波数検出手段を設けることでフィルタのカットオフ周波数を自動調整するよう構成する。この時の周波数検出手段は、実施例５に示したフィルタ＋振幅検出によるものであってもよいし、実施例６に示したデータシンクロナイザのＰＬＬを用いたものであってもよい。さらに、実施例７で示したパターン検出手段を用いてカットオフ周波数を設定することも可能である。
【００６２】
このような組み合わせにおいて、特にその機能を両者が共有する構成をとる例を以下で説明する。それは、ブーストレベルの自動調整を行う際に用いるサンプルタイミング信号を、フィルタのカットオフ周波数を決めるタイミング信号としても用いるというものである。
【００６３】
すなわち、サンプルタイミング信号発生手段が記録データの中の最密記録領域のサンプリングを指示した際のサンプルタイミング信号を、実施例５における周波数検出手段を構成する振幅検出手段のサンプルタイミング信号としても用いるのである。このようにすれば、振幅検出手段で検出される再生信号は単一周波数となるので、厳密な検出が可能となる。また、記録データの中の最密記録領域のサンプリングを指示した際のサンプルタイミング信号は、データシンクロナイザのＰＬＬをロックする際のタイミング信号でもあるので、このタイミング信号で実施例６の周波数検出を行えば、こちらの場合も正確な周波数検出が出来る。
【００６４】
以上述べてきたように、ブーストレベルとカットオフ周波数の自動調整が同時に行われれば、再生信号は常に最適状態でアナログ信号処理されることになるので、ノイズやジッタが少なく、信頼性の高いデータ検出が出来る。このことは、情報記憶装置の信頼性をアップさせると同時に、装置間の互換性を保持するのにも役立つ。
【００６５】
【発明の効果】
以上説明したように本発明によれば、
１）リムーバブルな情報記憶装置の再生ヘッドの特性が高密度化によって変わったとしても、記録密度によらず常に一定レベルの再生信号振幅を得るので、装置の互換性を保つことが出来る。これは将来、高密度記録媒体が発売された場合にも再生互換性が確保出来ることを意味する。また、自動的にブーストレベルをコントロールし、データの検出に最適な再生信号を常に得ることが出来るので、経時変化や環境温度変化にも強い装置を提供することが出来る。
【００６６】
２）ＰＷＭ記録された情報記憶装置においても、再生信号のアシンメトリによらずにブーストレベルの自動調整がなされるので、再生信号のエッジ検出精度が良くなり、装置の信頼性がアップする。
【００６７】
３）ブーストレベルの異常を監視し、異常があった時のみブーストレベルの更新を行うことによってＣＰＵの負荷を軽減し、効率良い設定変更を可能にする。
【００６８】
４）データシンクロナイザのＰＬＬや、エラー訂正の訂正フラグの監視をブーストレベルの異常検出に代用することによって、特別な付加回路無しにブーストレベルの自動調整を可能にする。
【００６９】
５）再生信号の帯域に合わせてフィルタのカットオフ周波数を自動的に設定することが出来るため、高域ノイズが効率的に除去され、装置の信頼性が増す。
【００７０】
６）ＰＬＬに同期したクロックから再生信号周波数を得、その値によってフィルタのカットオフ周波数を自動調整するため、より厳密な設定が可能となる。
【００７１】
７）元来必要なパターン検出の機能を共有して使うことにより、大きな付加回路なしにフィルタの調整を可能にする。
【００７２】
８）ブースタのブーストレベルと、フィルタのカットオフ周波数が共に自動調整されるので、再生信号は常に最適状態でアナログ信号処理され、信頼性の高いデータ検出が出来る。
【図面の簡単な説明】
【図１】本発明の実施例１の磁気記憶装置において、再生回路の概略構造を示すブロック図である。
【図２】本発明の実施例１で取り上げた磁気記憶装置において、タイプ別のヘッド出力波形の説明図である。
【図３】本発明の実施例１の磁気記憶装置において、回路ブロック図各点の波形を示すタイミングチャートである。
【図４】本発明の実施例２の光記憶装置において、再生回路の概略構造を示すブロック図である。
【図５】本発明の実施例２の光記憶装置において、再生回路の説明を補足するための波形図である。
【図６】本発明の実施例３の光記憶装置において、再生回路の概略構造を示すブロック図である。
【図７】本発明の実施例３の光記憶装置において、再生回路の説明を補足するための波形図である。
【図８】本発明の実施例３の光記憶装置において、変換Ｌｏｇｉｃの詳細な回路の一例を示す回路図である。
【図９】本発明の実施例３の光記憶装置において、コンパレートレベル演算器の詳細な回路の一例を示し、（ａ）はループフィルタからの信号が減算されるタイプ、（ｂ）はループフィルタからの信号が加算されるタイプの回路図である。
【図１０】本発明の実施例４の光記憶装置において、ブーストレベルの異常検出の説明を補足するための波形図である。
【図１１】本発明の実施例５の磁気記憶装置において、再生回路の概略構造を示すブロック図である。
【図１２】本発明の実施例５の磁気記憶装置において、周波数検出手段に用いるフィルタの一例を示し、（ａ）は再生信号帯域を基準にしたフィルタ、（ｂ）は目標となるカットオフ周波数を基準にしたフィルタの周波数特性を示す図である。
【図１３】本発明の実施例６の情報記憶装置において、周波数検出手段の構成を示すブロック図である。
【図１４】本発明の実施例６の情報記憶装置において、Ｄ／Ａコンバータとフィルタのカットオフ周波数との具体的な関係を示す特性図である。
【図１５】本発明の実施例７の情報記憶装置において、パターン検出手段によりフィルタのカットオフ周波数を設定する回路の一例で、（ａ）は一致検出パルス間の時間をフィードバックするタイプ、（ｂ）は一致検出パルスの検出数をフィードバックするタイプのブロック図である。
【図１６】従来の光記憶装置において、ＰＰＭ記録された再生信号のピーク検出の過程を説明するための波形図である。
【図１７】従来の光記憶装置において、ＰＷＭ記録された再生信号のエッジ検出の過程を説明するための波形図である。
【符号の説明】
１　プリアンプ
２　ＶＧＡ
３　ブースタ
４、６２、７４、８３　フィルタ
５　微分器
６　最終段のアンプ
７　ゼロクロスコンパレータ
８　ヒステリシスコンパレータ
９　ＤＡＴＡ　Ｑｕａｌｉｆｉｅｒ　Ｌｏｇｉｃ
１０　全波整流器
１１　サンプルタイミング信号発生手段
１２　コンパレータ
１３　サンプルホールド回路
１４　Ａ／Ｄコンバータ
１５、８１　ＣＰＵ
１６、７３、８２　Ｄ／Ａコンバータ
１７、６３　振幅検出手段
１８　アンプ出力
１９　全波整流波形
２０　サンプルタイミング信号
２１　サンプリング信号
２２　ブーストコントロール電圧
２３、１０６　ピーク検出信号
２４、６０、１００　記録情報
２５　記録状態
２６　磁気コイル型ヘッド出力
２７　磁気抵抗型ヘッド出力
２８　ピークレベル
２９　リセット信号
３０　補正波形
３１　最密記録領域
３２　ランダム記録領域
３３　ヘッドアンプ
３４　ピーク検出器
３５　ボトム検出器
３６　振幅演算回路
３７　中心値演算回路
３８、１０５　ゼロクロス信号
３９　前エッジ検出信号
４０　後エッジ検出信号
４１　エッジ検出信号
４２、７７　基準クロック
４３、６８　位相比較器
４４　ＵＰ信号
４５　ＤＯＷＮ信号
４６　変換Ｌｏｇｉｃ
４７　Ｃｈａｒｇｅ信号
４８　Ｄｉｓｃｈａｒｇｅ信号
４９、６９　チャージポンプ
５０、７０　ループフィルタ
５１　コンパレートレベル演算器
５２　スライスレベル
５３　第一のサンプルホールド回路
５４　第二のサンプルホールド回路
５５、５６、５７　抵抗
５８　第一のコンパレータ
５９　第二のコンパレータ
６１　再生波形
６４　周波数検出手段
６５　制御信号
６６　信号振幅
６７　コントロール電圧
７１　ＶＣＯ
７２、７５　カウンタ
７６　水晶
７８　データシンクロナイザ
７９　パターン検出手段
８０、８８　タイマ
８４　再生データ列
８５　同期クロック
８６　一致検出パルス
８７　計数手段
１０１、１０７　記録ピット
１０２、１０３、１０８、１０９　再生信号
１０４　微分波形
【図１】
2004006013.tif 000003
【図２】
2004006013.tif 000004
【図３】
2004006013.tif 000005
【図４】
2004006013.tif 000006
【図５】
2004006013.tif 000007
【図６】
2004006013.tif 000008
【図７】
2004006013.tif 000009
【図８】
2004006013.tif 000010
【図９】
2004006013.tif 000011
【図１０】
2004006013.tif 000012
【図１１】
2004006013.tif 000013
【図１２】
2004006013.tif 000014
【図１３】
2004006013.tif 000015
【図１４】
2004006013.tif 000016
【図１５】
2004006013.tif 000017
【図１６】
2004006013.tif 000018
【図１７】
2004006013.tif 000019
【手続補正書】
【提出日】平成15年8月6日(2003.8.6)
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ディジタル情報をアナログ波形として入力され、前記アナログ波形をディジタル波形に変換して出力する情報処理装置であって、
前記入力されるアナログ波形をブーストするブースト回路と、
前記入力されるアナログ波形のうち所定のアナログ波形を通すフィルタ回路と、前記ブースト回路および前記フィルタ回路を通過したアナログ波形と基準電圧とを比較し比較結果を出力するコンパレータと、
前記アナログ波形が入力され前記アナログ波形のピークまたはボトムのレベルを検出し出力する検出器と、
前記検出器の出力が入力され、前記検出器の出力に基づいて決定される電圧を前記コンパレータに入力される基準電圧として出力する基準電圧発生回路と、
を有する情報処理装置。
【請求項２】
請求項１記載の情報処理装置であって、
前記検出器の出力が入力され、前記検出器の出力に基づいて、前記ブースト回路のブーストレベルを調整するブーストコントロール信号を、前記ブースト回路に出力する振幅演算回路を有する情報処理装置。
【請求項３】
ディジタル情報をアナログ波形として入力され、前記アナログ波形をディジタル波形に変換して出力する情報処理装置であって、
前記入力されるアナログ波形をブーストするブースト回路と、
前記入力されるアナログ波形のうち所定のアナログ波形を通すフィルタ回路と、前記ブースト回路および前記フィルタ回路を通過したアナログ波形と基準電圧とを比較し比較結果を出力するコンパレータと、
前記アナログ波形が入力され前記アナログ波形のピークまたはボトムのレベルを検出し出力する検出器と、
前記検出器の出力が入力され、前記検出器の出力に基づいて、前記ブースト回路のブーストレベルを調整するブーストコントロール信号を、前記ブースト回路に出力する振幅演算回路と、
を有する情報処理装置。
【請求項４】
請求項１乃至３記載の情報処理装置であって、
周波数検出手段を備え、前記周波数検出手段の出力信号を元に前記フィルタ回路のカットオフ周波数を自動調整するよう構成したことを特徴とする情報処理装置。
【請求項５】
前記１乃至４記載の情報処理装置であって、
前記コンパレータはゼロクロスコンパレータであることを特徴とする情報処理装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本発明の情報処理装置は、ディジタル情報をアナログ波形として入力され、前記アナログ波形をディジタル波形に変換して出力する情報処理装置であって、前記入力されるアナログ波形をブーストするブースト回路と、前記入力されるアナログ波形のうち所定のアナログ波形を通すフィルタ回路と、前記ブースト回路および前記フィルタ回路を通過したアナログ波形と基準電圧とを比較し比較結果を出力するコンパレータと、前記アナログ波形が入力され前記アナログ波形のピークまたはボトムのレベルを検出し出力する検出器と、前記検出器の出力が入力され、前記検出器の出力に基づいて決定される電圧を前記コンパレータに入力される基準電圧として出力する基準電圧発生回路と、を有することに関係する。


【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本発明の情報処理装置は、さらに、前記検出器の出力が入力され、前記検出器の出力に基づいて、前記ブースト回路のブーストレベルを調整するブーストコントロール信号を、前記ブースト回路に出力する振幅演算回路を有することに関係する。


【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
本発明の情報処理装置は、ディジタル情報をアナログ波形として入力され、前記アナログ波形をディジタル波形に変換して出力する情報処理装置であって、
前記入力されるアナログ波形をブーストするブースト回路と、前記入力されるアナログ波形のうち所定のアナログ波形を通すフィルタ回路と、前記ブースト回路および前記フィルタ回路を通過したアナログ波形と基準電圧とを比較し比較結果を出力するコンパレータと、前記アナログ波形が入力され前記アナログ波形のピークまたはボトムのレベルを検出し出力する検出器と、前記検出器の出力が入力され、前記検出器の出力に基づいて、前記ブースト回路のブーストレベルを調整するブーストコントロール信号を、前記ブースト回路に出力する振幅演算回路と、を有することに関係する。


【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
本発明の情報処理装置は、さらに、周波数検出手段を備え、前記周波数検出手段の出力信号を元に前記フィルタ回路のカットオフ周波数を自動調整するよう構成したことに関係する。


【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
本発明の情報処理装置は、さらに前記コンパレータはゼロクロスコンパレータであることに関係する。


【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】削除
【補正の内容】
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】削除
【補正の内容】
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】削除
【補正の内容】
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】削除
【補正の内容】