(57)【要約】【課題】信号ドライバが出力できる階調電圧（又は電流）出力数を超えたダイナミックレンジを有する高輝度・高解像度な表示装置を提供する。【解決手段】各行の画素群を駆動する選択期間を複数に分け、信号ドライバが、それぞれの該分割駆動期間で異なる電圧出力を信号電極経由で選択された画素に与える。該画素は、ほぼ（信号ドライバが出力できる階調電圧出力数）×（該分割数）程度以上の階調表示数を実現できる。分割時間比又は各分割期間の駆動電圧（又は電流）範囲を変えることによりさらに表示のダイナミックレンジを大きくできる。【選択図】  図２
2004287118.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向して配置された背面基板と前面基板とを有し、該前面基板上に設けられた蛍光体に、電子を照射するための複数の電子放出素子が前記背面基板にマトリクス状に配置された表示装置において、
前記複数の電子放出素子のうち、少なくとも１行の電子放出素子を選択する選択期間内に、入力映像信号に基づいて生成された、互いに異なるレベルを持つ少なくとも２つの駆動電圧を前記選択された電子放出素子に印加可能にしたことを特徴とする表示装置。
【請求項２】
前記入力映像信号は、デジタル形式の映像信号であり、該デジタル形式の映像信号のビット数を変換して得られたデジタル信号に基づいて、前記少なくとも２つの駆動電圧を生成することを特徴とする請求項１に記載の表示装置。
【請求項３】
互いに対向して配置された背面基板と前面基板とを有し、
前記背面基板に、画面水平方向に延びる複数の走査電極と、画面垂直方向に延びる複数の信号電極と、該複数の走査電極と該複数の信号電極の各交点に配置された電子を放出するための複数の電子放出素子とが設けられ、前記前面基板に、前記電子放出素子からの電子が照射されて発光する蛍光体が設けられた表示装置において、
前記走査電極には、前記複数の電子放出素子のうち、少なくとも１行の電子放出素子を所定期間選択するための選択電圧が印加され、前記信号電極には、前記電子放出素子を駆動させるための入力映像信号に応じたレベルを持つ駆動電圧が印加され、
前記選択電圧の出力期間で定まる選択期間を複数の期間に分割し、該分割期間のそれぞれに、前記駆動電圧を与えるようにしたことを特徴とする表示装置。
【請求項４】
前記分割期間ごとに前記信号電極に印加される駆動電圧のレベルを変えることを特徴とする請求項３に記載の表示装置。
【請求項５】
画面水平方向に延びる複数の走査電極と、画面垂直方向に延びる複数の信号電極と、該複数の走査電極と該複数の信号電極の各交点に配置された表示素子とを備え、前記表示素子をマトリクス状に配置して画面を構成するようにした表示装置において、
前記走査電極に、前記複数の表示素子のうち少なくとも１行の表示素子を所定期間選択するための選択電圧が印加する走査ドライバと、
入力映像信号に基づいて、前記表示素子を駆動させるための、互いに異なる値を持つ第１及び第２の駆動信号を生成可能な駆動信号発生器とを備え、
前記走査ドライバからの選択電圧によって定まる前記１行の表示素子の選択期間において、前記駆動信号発生器からの第１及び第２の駆動信号に基づいて得られた駆動電圧を、前記信号電極に順次印加するようにしたことを特徴とする表示装置。
【請求項６】
画面水平方向に延びる複数の走査電極と、画面垂直方向に延びる複数の信号電極と、該複数の走査電極と該複数の信号電極の各交点に配置された表示素子とを備え、前記表示素子をマトリクス状に配置して画面を構成するようにした表示装置において、
前記走査電極に、前記複数の表示素子のうち少なくとも１行の表示素子を所定期間選択するための選択電圧を印加する走査ドライバと、
入力されたデジタル映像信号のビット数を変換して、前記表示素子を駆動させるための、互いに異なる値を持つ第１及び第２の駆動信号を生成可能な駆動信号発生器と、
前記走査ドライバからの選択電圧の出力期間によって定まる選択期間内の第１の期間に、前記駆動信号発生器からの第１の駆動信号を、該選択期間の第２の期間に前記駆動信号発生器からの第２の駆動信号をそれぞれ出力する切換器と、
前記切換器から出力された第１及び第２の駆動信号をそれぞれアナログ信号に変換して、第１及び第２の駆動電圧として前記信号電極に印加するＤ／Ａ変換器と、を備えることを特徴とする表示装置。
【請求項７】
前記表示素子は、電子を注入する電子注入素子と、該電子注入素子からの注入電子（又は正孔）が照射されて発光する発光層とを含み、前記電子注入素子の注入電子（又は正孔）量が、接続された前記走査電極に印加される選択電圧、及び前記信号電極に印加される駆動電圧により制御されることを特徴とする請求項６に記載の表示装置。
【請求項８】
前記選択期間内の第１の期間と前記第２の期間とを、互いにその時間幅を異ならせたことを特徴とする請求項６の表示装置。
【請求項９】
前記選択期間内の第１の期間を前記第２の期間よりも短くし、
暗い階調の表示を行う場合は、該第２の期間に印加する前記第２の駆動電圧をほぼ非発光の一定レベルとし、かつ該第１の期間に印加する前記第１の駆動電圧を変化させて階調制御を行い、
明るい階調の表示を行う場合は、該第１の期間に印加する前記第１の駆動電圧をほぼ最大発光の一定レベルとし、かつ該第２の期間に印加する前記第２の駆動電圧を変化させて階調制御を行うようにしたことを特徴とする請求項６の表示装置。
【請求項１０】
入力映像信号の特徴を抽出する抽出回路を更に備え、該抽出回路の特徴抽出結果に応じて、前記第１及び第２の期間の長さ、またはそれぞれの分割期間における駆動電圧の範囲を変化させることを特徴とする請求項６の表示装置。
【請求項１１】
明るさ又はコントラスト設定器を更に備え、該明るさ又はコントラスト設定値に応じて、前記第１及び第２の期間の長さ、またはそれぞれの分割期間における駆動電圧の範囲を変化させることを特徴とする請求項６の表示装置。
【請求項１２】
前記駆動信号発生器が、前記第１及び第２の分割期間に印加される第１及び第２の駆動電圧の組合せに起因する、階調特性の不連続性を補正する機能を備えた階調補正回路であることを特徴とする請求項６の表示装置。
【請求項１３】
前記駆動信号発生器は、前記デジタル映像信号のビット数よりも多いビット数を持つ信号に変換して前記第１及び第２の駆動信号を生成することを特徴とする請求項６の表示装置。
【請求項１４】
前記駆動信号発生器から出力された前記第１及び第２の駆動信号のビット数の合計が、前記デジタル映像信号のビット数よりも多いことを特徴とする請求項６の表示装置。
【請求項１５】
前記駆動信号発生器から出力された前記第１及び第２の駆動信号の、それぞれのビット数が、前記Ｄ／Ａ変換器が対応可能なデジタル信号のビット数と等しいことを特徴とする請求項６に記載の表示装置。
【請求項１６】
前記走査ドライバは、前記複数の表示素子を２行づつ、画面垂直方向に順次選択するための選択電圧を出力することを特徴とする請求項６に記載の表示装置。
【請求項１７】
前記走査ドライバは、前記複数の表示素子を２行づつ、かつそのうち１行が異なる選択期間で重複するように、画面垂直方向に順次選択するための選択電圧を出力することを特徴とする請求項６に記載の表示装置。
【請求項１８】
前記走査ドライバは、画面上半分に位置する前記複数の表示素子の少なくとも１行と、画面上半分に位置する前記複数の表示素子の少なくとも１行とを同時に選択するための選択電圧を出力することを特徴とする請求項６に記載の表示装置。
【請求項１９】
画面水平方向に延びる複数の走査電極と、画面垂直方向に延びる複数の信号電極と、該複数の走査電極と該複数の信号電極の各交点に配置された表示素子とを備え、前記表示素子をマトリクス状に配置して画面を構成するようにした表示装置に用いられ、前記表示素子を駆動するための駆動電圧を前記信号電極に印加する信号ドライバにおいて、
ｎビット（ｎ≧８）の階調信号入力端子と、前記走査電極の選択期間をｍ個（ｍ≧２）に分割したどの期間にあるのかを示す信号を入力する端子と、ｋ個（ｋ≦（２のｎ乗）／ｍ）の電圧レベルを出力する手段と、ｎビットの階調信号と分割期間指示信号から所定のｋ個の電圧（又は電流）レベルのどれを選択するかを決める信号変換器を設けたことを特徴とする信号ドライバ。
【請求項２０】
互いに対向して配置された背面基板と前面基板とを有し、
前記背面基板に、画面水平方向に延びる複数の走査電極と、画面垂直方向に延びる複数の信号電極と、該複数の走査電極と該複数の信号電極の各交点に配置された電子を放出するための複数の電子放出素子とが設けられ、前記前面基板に、前記電子放出素子からの電子が照射されて発光する蛍光体が設けられ、前記背面基板と前面基板との間に、その両基板間に空間を形成するためのスペーサを設けた表示装置において、
１本の前記走査電極が、２行の前記電子放出素子群と接続され、該２行の電子放出素子群はそれぞれ異なる信号電極と接続されるとともに、
前記スペーサは、前記走査電極上で、前記２行の電子放出素子群のほぼ中央に配置されることを特徴とする表示装置。
【請求項２１】
異なる走査電極上に立つ２個のスペーサが、互いに支持体により結合されて箱型スペーサを構成し、
前記支持体は前記スペーサの高さより低く、該支持体の底面部は該スペーサの底面部よりも前記走査電極の厚み以上高い位置にあることを特徴とする請求項２０の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば表示素子として、マトリクス状に配置された電子放出素子と、この電子放出素子からの電子により発光する蛍光体とを用いたＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）等の平面型の表示装置に関する。
【０００２】
【従来の技術】
電子放出素子として、上部電極−絶縁膜−下部電極の３層薄膜構造で構成されるＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型電子源を用い、上部電極を列電極（信号電極）、下部電極を行電極（走査電極）に接続したＦＥＤの駆動技術として、例えば特許文献１に記載のものが知られている。この文献には、一つの走査電極に１行の画素群を対応させ、該画素群を１行ずつ順次駆動することが記載されている。
【０００３】
第二の従来技術として、例えば特許文献２に記載のものが知られている。この文献には、順次駆動する一つの走査電極に２行の画素群を対応させる二重マトリクスの電極パターンを用いた液晶駆動回路が記載され、ＦＥＤにも適用できることが記載されている。
【０００４】
【特許文献１】特開２００１−８３９０７号公報
【特許文献２】特開２００２−３４１３６５号公報
【０００５】
【発明が解決しようとする課題】
上記第一の従来技術は、１行の画素群ずつ順次駆動するため、高解像度パネルでは１行の選択期間が短く、駆動のタイミング余裕が不足しやすい。更に、発光期間が短くなるため、高輝度化しにくい課題があった。
【０００６】
また、第一の従来技術では信号電極に印加する電圧（電子放出素子を駆動するための駆動電圧）の大きさを画像信号に合わせて適宜変えることにより、階調のある画像を表示している。高画質なテレビ映像を再現するには、上記駆動電圧の基となるデジタル映像データのビット数（すなわち当該デジタル映像データをアナログの駆動電圧に変換するＤ／Ａ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ）変換器の対応ビット数）が８〜１２ｂｉｔ相当であることが望まれる。しかしながら、信号電極に駆動電圧を印加するドライバとして、６〜８ｂｉｔのＤ／Ａ変換器を持つものが一般的である。従って、一般的なＤ／Ａ変換器を使用する場合、表示可能な階調数は６４〜２５６となり、これ以上の階調で表示することができない。よって、ＦＥＤにおいては、階調表示性能（ダイナミックレンジ）の一層の向上が望まれている。
【０００７】
上記第二の従来技術を、例えば第一の従来技術に記載のＦＥＤに適用した場合、２行の画素群を同時に駆動するので、各画素群の選択期間が２倍にでき、駆動のタイミング余裕を確保しやすく、発光期間も長くなるので高輝度化しやすい利点がある。しかしながら、これも上記した第一の従来技術のものと同様に、発光のダイナミックレンジが信号ドライバのＤ／Ａ変換器の制約を受けるため、Ｄ／Ａ変換器の対応ビット数で定まる階調数よりも多い階調数で表示を行うことができない。
【０００８】
本発明は、上記の課題に鑑みて為されたものである。その目的は、階調表示性能を向上させて高輝度・高解像度な画像を表示可能にすることにある。具体的には、信号ドライバのＤ／Ａ変換器の対応ビット数で定まる階調数よりも多い階調数で表示を可能として階調表示性能を向上させることを目的とする。
【０００９】
また本発明の第２の目的は、高輝度化しつつ上記階調表示性能を向上させることを可能にすることにある。
【００１０】
【課題を解決するための手段】
上記第１の目的を達成するために、本発明は、マトリクス状に配置された複数の表示素子（電子放出素子）の少なくとも１行を選択する選択期間（上記走査電極に選択電圧が印加されている期間）において、互いにレベルが異なる少なくとも２つの駆動電圧を、選択された表示素子に順次印加することを特徴とするものである。すなわち、本発明は、上記選択期間を複数に分割し、この分割期間の各々において、異なるレベルの駆動電圧を上記選択された電子放出素子に印加するものである。
【００１１】
このような本発明の構成によれば、駆動される電子放出素子に対応する画素は、ほぼ（信号ドライバが出力可能な階調電圧出力数）×（選択期間の分割数）程度以上の階調表示数を実現できる。例えば、信号ドライバのＤ／Ａ変換器が８ｂｉｔで上記階調電圧出力数が２５６、上記分割数が２であれば、２×２５６で５１２の階調表示数を実現できる。すなわち、本発明によれば、信号ドライバのＤ／Ａ変換器の対応ビット数で定まる最大階調表示数を超えて、多階調の表示が実現できる。
【００１２】
また、本発明の第２の目的を達成するために、上記本発明の構成に加え、複数行の電子放出素子を同時に駆動するようにしたことを特徴とするものである。同時駆動する行として、隣接する２行を同時に選択してもよい。また、その場合は、同時選択した２行のうち１つの行は、他の選択期間でも重複して選択するようにしてもよい。これにより、各行（に対応する画素）の選択期間を増やすことが出来るので、高輝度化しやすく、かつ該選択期間の分割による信号ドライバの高速動作速度を緩和することができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら説明する。図１は、本発明が適用される表示装置の、画素配置／電極配線の第１の例を示すブロック図である。本実施形態の表示装置は、マトリクス状に配置された複数の画素（Ｐ１１、Ｐ１２，・・・）と、画面水平方向に延び、画面垂直方向に複数配列された行を形成する走査電極（Ｓ１，Ｓ２，・・・）と、画面垂直方向に延び、列を形成する信号電極（ＤＯ１、ＤＥ１，・・・）と、走査電極に、所望の行を選択するための選択電圧を印加する走査ドライバ２０１と、信号電極に画素を駆動するための駆動電圧を印加する信号ドライバ３０１を有している。複数の画素（Ｐ１１、Ｐ１２，・・・）は、それぞれ走査電極と信号電極との交点に配置され、かつそれぞれの電極と接続されており、これらの電極を介して選択電圧並びに駆動電圧が供給される。図１では、水平１９２０×垂直１０８０画素のうち、一部（４×４）の画素を拡大して模式的に表している。当然、全画素数は、１９２０×１０８０に限られるものではない。
【００１４】
奇数行の走査電極（Ｓ１，Ｓ３）に接続される画素は、奇数列の信号電極（ＤＯ１，ＤＯ２，・・・）と接続され、偶数行の走査電極（Ｓ２，Ｓ４）に接続される画素は、偶数列の信号電極（ＤＥ１，ＤＥ２，・・・）に接続される。以下、画素（Ｐ１１、Ｐ１２，・・・）として、特許文献１に記載されているＭＩＭ型の電子放出素子（以下、単にＭＩＭと呼ぶ）を用いたＦＥＤを例にして、図２の各電極駆動波形を参照しつつ図１の動作について説明する。
【００１５】
ＦＥＤは、背面基板と前面基板とを備えており、この背面基板と前面基板は、互いに対向して配置される。背面基板には、図１に示したパターン及び上記の接続関係を以って、画素（Ｐ１１、Ｐ１２，・・・）としての電子放出素子、走査電極（Ｓ１，Ｓ２，・・・）、信号電極（ＤＯ１、ＤＥ１，・・・）、走査ドライバ２０１及び信号ドライバ３０１が配置ないし形成されている。一方、前面基板には、背面基板においてマトリクス状に配置された複数の電子放出素子素子と各々対応するように、蛍光体が設けられる。蛍光体は、赤色光を発するＲ蛍光体、緑色光を発するＧ蛍光体、青色光を発するＢ蛍光体の３つが用いられている。
【００１６】
ＭＩＭは、上部電極と下部電極とを備えており、この両電極間に駆動電圧を印加することにより高電界を絶縁膜に加えると、下部電極内の電子が絶縁膜内の伝導帯へ、さらには上部電極へ注入されてホットエレクトロンとなる。このホットエレクトロンのうち、高エネルギーを持った一部が上部電極を超えて真空中に放出される。この放出電子は、前面基板の蛍光体の近傍に配置された加速電極に印加される高電圧（３〜６ｋＶ程度）によって加速され、各電子放出素子に対向して配置された蛍光体に入射する。蛍光体は、この入射された電子によって励起され、その発光特性に応じた色の光を発光する。上記下部電極には、走査電極（Ｓ１，Ｓ２，・・・）が接続され、走査ドライバ２０１により選択電圧が印加される。また、上記上部電極は、信号電極（ＤＯ１、ＤＥ１，・・・）が接続され、信号ドライバ３０１により駆動電圧が印加される。
【００１７】
図２を用いて、図１に示したブロック図の動作を更に詳細に説明する。ｔ１〜ｔ３の期間において、走査ドライバ２０１は、画素Ｐ１１のＭＩＭの下部電極に接続された走査電極Ｓ１に選択電位ＶＳ１を与える。同時に信号ドライバ３０１は、上部電極に接続された信号電極ＤＯ１に電位ＶＤ１を与える。すると、ＭＩＭの絶縁膜には電圧（ＶＤ１−ＶＳ１）が加わり、この電圧に応じた量の放出電子が蛍光体に照射されて画素Ｐ１１が発光する。同じ走査電極Ｓ１に接続された画素Ｐ１２には、信号ドライバ３０１が信号電極ＤＯ２に電位ＶＤ０を与え、ＭＩＭの絶縁膜に電圧（ＶＤ０−ＶＳ１）が加わる。ＭＩＭのしきい値（ＭＩＭが動作するのに必要な印加電圧の下限値）を超えないように電位ＶＤ０を設定すれば、ＭＩＭは動作しない（すなわちそれに対応する蛍光体は発光しない）。
【００１８】
ｔ３以降の期間は、信号電極ＤＯ１に電位ＶＤ０〜ＶＤ１いずれの電位を与えてもＭＩＭのしきい値を超えないように、走査電極Ｓ１に非選択電位ＶＳ０を与える。このようにすれば、選択されていない行のＭＩＭは、駆動電位ＶＤ１が印加されても動作しないため、対応する蛍光体は発光しない。
【００１９】
このように、マトリクス状に配置されたＭＩＭのうち、走査ドライバによって選択電位ＶＳ１が印加された行（走査電極Ｓ１，Ｓ２…のうち１または２つの走査電極）に属するＭＩＭが、動作用ＭＩＭとして選択され、動作可能状態となる。選択されたＭＩＭに、更に駆動電位を与えることにより、ＭＩＭは駆動電位に応じた量の電子を放出する。
【００２０】
同様に、ｔ２〜ｔ４の期間において、２行目の走査電極Ｓ２が１行目の走査電極Ｓ１より選択期間の半分の時間だけずれて選択電位ＶＳ１になる。ｔ２からｔ３の期間は、走査電極Ｓ１とＳ２が同時に選択される期間となるが、それぞれに属する画素群は、それぞれ奇数列の信号電極（ＤＯ１、ＤＯ２…）と偶数列の信号電極（ＤＥ１、ＤＥ２…）に接続されており、独立した表示ができる。以降、順次選択期間の半分の時間だけずれて順次選択動作を行い、各行の選択期間だけ独立に発光させることにより、任意の画像表示ができる。
【００２１】
次に、本発明に係る階調表示の構成について説明する。信号ドライバ３０１として、例えば２５６段階の電圧出力ができる、いわゆる８ｂｉｔのＤ／Ａ変換機能を内蔵したドライバを使うと、２５６階調の表示ができることは自明である。本発明では、走査ドライバ２０１から出力される選択電圧の出力期間（すなわち選択電位のＶＳ１幅）によって定まるＭＩＭの選択期間を２分割し、その前半期間と後半期間とで、それぞれ異なる２５６階調の駆動電圧を独立して与えている。これにより、表示できる階調数は信号ドライバの持つ電圧出力数のほぼ２倍の５１１階調表示が可能となる。
【００２２】
ある１行の選択期間内において、互いにレベルが異なる（それぞれが独立してレベル調整可能な）少なくとも第１及び第２の駆動電圧を当該行のＭＩＭに与えると、人間の目には、第１の駆動電圧によって表される発光と第２の駆動電圧によって表される発光とが加算されて見える。従って、第１及び第２の駆動電圧の１つによって表される階調数がｋ（発光量０，１，２…，ｋ−１）であっても、選択期間に与えられる駆動電圧が２つであれば、それらが加算されるので、２ｋ−１（発光量０，１，２…，ｋ−１，ｋ，ｋ＋１…，２ｋ−２）の階調数で画像を表現できる。よって、選択期間を分割してそれぞれに与える駆動電圧の数が増えると、ほぼその分割数（駆動電圧数）倍、階調数を多くすることができる。尚、画素Ｐ３２と画素Ｐ４２は、それぞれ選択期間の前半期間Ｔａだけで表示する場合の例を示している。
【００２３】
また、前半期間Ｔａと後半期間Ｔｂを均等にするのではなく、配分比を変えることにより、分割数は変えないままで、発光のダイナミックレンジをさらに増やすことができる。ここでは、発光のダイナミックレンジを、無発光の次の階調発光を意味する最小輝度と最大輝度との比と定義している。例えば、前半期間Ｔａと後半期間Ｔｂとの比率を１：２のとすれば、ダイナミックレンジとしては３倍確保できる。この場合、最大輝度に近い階調表示では１階調当りの輝度差が、低輝度部に比べて２倍に大きくなってしまうが、表示輝度が高いため相対的には問題無い。
【００２４】
信号ドライバ３０１の出力電圧波形と階調の割当例を図３に示す。長い後半期間Ｔｂでは電圧レベル０を、短い前半期間Ｔａでは電圧レベル０〜２５５を出力し、０から２５５階調の発光を得る。また、２５５〜５１０階調の発光は、前半期間Ｔａでは常に電圧レベル２５５を出力し、後半期間Ｔｂでは電圧レベル０〜２５５を出力することによって、２５５〜５１０階調の発光を得るものである。
【００２５】
低輝度部（暗い画像領域）においては、長い方の分割期間（後半期間Ｔａ）に与えられる駆動電圧を０とし、短い方の分割期間（前半期間Ｔｂ）に与えられる駆動電圧を変化させることにより、隣接階調における輝度差が小さく出来るので、きめ細かな階調表示ができる。一方、高輝度部（明るい画像領域）においては、短い方の分割期間（前半期間Ｔｂ）に与えられる駆動電圧を最大値とし、長い方の分割期間（後半期間Ｔａ）に与えられる駆動電圧を変化させている。このため、隣接階調における輝度差が大きくなるが、輝度そのものが高く、変化率としては小さいので、視感上の問題はほとんど無い。すなわち、本発明では、画像の輝度に応じて、前半期間Ｔａと後半期間Ｔｂのいずれか一方を、階調の制御に優先的に使用しているものである。また、２５５番目の階調を境にして、１ステップ当たりの輝度差が変わるものの、発光量の単調増加性は確保される利点がある。１ステップ当りの輝度差の変化は、ＬＵＴ（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）等を用いた階調補正回路（いわゆるガンマ補正回路等）で補正することができる。
【００２６】
図示していないが、後半期間Ｔｂに与えられる駆動電圧（又は電流）範囲を前半期間Ｔａに与えられる駆動電圧（又は電流）範囲以上に広げることによっても、１ステップ当りの輝度差を変えることもできる。また、Ｔａ期間とＴｂ期間の長さが等しく、かつ電圧（又は電流）範囲が同程度であっても、蛍光体に印加する放出電子加速用の高電圧をＴｂ期間で高くすることでも同様な効果がある。
【００２７】
尚、前半期間Ｔａと後半期間Ｔｂの幅を同一に設定した場合でも、駆動波形のなまり等のため、前半期間Ｔａだけ発光させた場合に比べて、前半期間Ｔａに加えて後半期間Ｔｂも連続して発光させた場合の明るさが２倍以上になることがある。この輝度ステップの差も、上記した階調補正回路があれば補正できる。
【００２８】
さて、図２に示した駆動波形では、クロストークを防ぎ、かつ安定な表示階調を得るために、ｔ２において走査電極Ｓ２が選択電位ＶＳ１へ移行し始めて選択状態に移った後、遅れて信号電極ＤＥ１が電位ＶＤ１へ移行している。また、ｔ３で走査電極Ｓ２が非選択電位ＶＳ０へ移行し始める前に、信号電極ＤＥ１が電位ＶＤ０へ移行を終わっている。すなわち、走査ドライバ２０１の出力変化開始のタイミング（ｔ１，ｔ２，・・・）に対し、信号ドライバ３０１の立ち上りは、所定時間遅れ、立下りは所定時間早めに行うようにすれば、駆動システムとして余計なタイミングを設定する必要が無くなる利点がある。この場合、１行の選択期間の半分が長い後半期間Ｔｂとなり、前半期間Ｔａは後半期間Ｔｂより走査電極波形の遅延や波形なまり相当の期間を差し引いた時間に設定すると良い。
【００２９】
この例では、発光期間を前半期間Ｔａと後半期間Ｔｂの２つの期間に分割しているが、前述したように、３個以上の期間に分割すれば、さらに表示のダイナミックレンジを増やすことができることは言うまでもない。
【００３０】
図４は、本発明に係る表示装置（パーソナルコンピュータ用のモニタ、テレビジョン受像機等）の一実施形態を示すもので、図１に示された信号ドライバ３０１とそれに与える信号を生成する信号処理システムの一例を示すブロック図である。図１の信号ドライバ３０１は、奇数信号電極群（ＤＯ１、ＤＯ２…）と偶数信号電極群（ＤＥ１、ＤＥ２…）をそれぞれ駆動する信号ドライバ３２０と３３０とを含んでいる。信号ドライバ３２０と３３０は同一構成であり、入力信号を各列へ分配するデータ分配回路３２１と、その信号を一時記憶するラッチ３２２、ラッチ３２２に記憶されたデジタル信号を所定のアナログ電圧に変換するＤ／Ａ変換回路３２３とを有している。以下、この信号処理システムの動作を説明する。
【００３１】
この表示装置は、アナログ映像信号とデジタル映像信号の両方を入力もしくは受信可能な構成としている。入力アナログ映像信号は、Ａ／Ｄ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ）変換器３１１でデジタル化される。一方、入力デジタル映像信号は、デジタルデコーダを含む受信インターフェース（Ｒｘ）３１２で復号化される。Ａ／Ｄ変換器３１１の出力信号と受信インターフェース３１２の出力信号は、それぞれスイッチ３１３に入力される。そして、そのいずれか１つがスイッチ３１３により選択されて駆動信号発生器である階調補正回路３１４に供給される。選択された映像信号（デジタル形式の映像信号信号）は、例えばＬＵＴ（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）で構成される階調補正回路３１４で表示装置の表示階調と映像信号が対応するよう、γ補正などの階調補正がなされる。
【００３２】
ここで、階調補正回路３１４は、スイッチ３１３から出力されたデジタル映像信号のビット数を変換して２つの駆動信号を生成する機能を有している。例えば、信号ドライバ３２０と３３０に内蔵されるＤ／Ａ変換回路３２３の対応ビット数が８ｂｉｔの場合、本実施形態の階調補正回路３１４は、上記デジタル映像信号のビット数を１６ｂｉｔの信号に変換する。すなわち、階調補正回路３１４は、これに入力されたデジタル映像信号よりのビット数よりも多いビット数の信号に変換する機能を備えるものである。この変換された１６ｂｉｔの信号は、前半期間Ｔａにおいて信号電極に与えられる駆動電圧の基となる８ｂｉｔの第１の駆動信号と、後半期間Ｔｂにおいて信号電極に与えられる駆動電圧の基となる８ｂｉｔの第２の駆動信号とに分けられる。中間階調である２５５を境にして、それ以下の階調の場合は、第１の駆動信号は入力映像信号に応じた任意の値を持ち、第２の駆動信号の各ビットは全て“０”となる。また、それ以上の階調の場合は、第２の駆動信号は入力映像信号に応じた任意の値を持ち、第１の駆動信号の各ビットは全て“１”（すなわち２５５）となる。
【００３３】
このような階調補正回路３１４の動作によって、前述した図３の説明のように、前半期間Ｔａと後半期間Ｔｂとに各々対応した第１及び第２の駆動信号を得ることができる。そして、前半期間Ｔａに対応する第１の駆動信号は、階調補正回路３１４の下側の端子から出力し、切換器であるスイッチ３１６の左側端子と、同じく切換器であるスイッチ３１７の右側端子へそれぞれ供給される。一方、後半期間Ｔｂに対応する第２の駆動信号は、階調補正回路３１４の上側の端子から出力し、ラインメモリ３１５に入力される。ラインメモリ３１５は、第２の駆動信号を前半期間Ｔａに相当する時間分遅延させた後、スイッチ３１６の右側端子と３１７の左側端子へ供給する。
【００３４】
スイッチ３１３で選択された映像信号は、特徴抽出回路３１９で映像信号の白ピークレベルや平均輝度レベル、明るさ別のヒストグラムなどの特徴を抽出し、その抽出結果をＴｂ／Ｔａ制御回路３１８に与える。Ｔｂ／Ｔａ制御回路３１８は、特徴抽出回路３１９の抽出結果に基づいて、ＴｂとＴａ期間の時間配分等を制御して最適の絵作りを行う。例えば、暗い絵が主体の映像を表示する場合は、前半期間Ｔａを短くする制御を行う。逆に、明るい絵が主体の映像を表示する場合は、前半期間Ｔａを長くし、前半期間Ｔａと後半期間Ｔｂとが略等しくなるように、両方の期間を調整する。前述したように、後半期間Ｔｂと前半期間Ｔａの時間配分だけでなく、後半期間Ｔｂと前半期間Ｔａの期間における信号ドライバ駆動電圧（又は電流）範囲や蛍光体に与える高電圧等を制御してもよい。また、これらの制御に合わせて、階調補正回路３１４で生成される駆動信号レベルの変化範囲や補正特性を変えることで、さらに好ましい絵作りが可能となる。尚、前半期間Ｔａと後半期間Ｔｂの配分は、フレーム単位で切り換えたり、ライン単位で切り換えたりしてもよい。
【００３５】
また、図示していないが、明るさやコントラストをユーザがリモコン等で設定する際、映像信号レベルの補正だけでなく、後半期間Ｔｂと前半期間Ｔａの時間配分や信号ドライバ３０１の駆動電圧（又は電流）範囲、蛍光体に与える高圧等を制御するとさらに良好な画像表示を実現できる。
【００３６】
Ｔｂ／Ｔａ制御回路３１８は、水平及び垂直同期等の同期信号から、例えば２水平走査周期を選択期間とし、さらに選択期間の前半期間Ｔａと後半期間Ｔｂを示す制御信号を形成する。この制御信号は奇数行用と偶数行で２種類あり、偶数行は奇数行用より、ほぼ１水平走査周期遅れた信号波形と成る。これらの制御信号がスイッチ３１６と３１７を制御して、例えばｔ１〜ｔ２の期間において、ほぼ前半期間Ｔａだけ遅延した第１行向けの第２の駆動信号を信号ドライバ３２０へ、遅延しない第２行向けの第２の駆動信号を信号ドライバ３３０へ与える。これらの駆動信号がデータ分配回路３２１で各列へ分配される。そして、続くｔ２〜ｔ３の期間で、与えられた駆動信号をラッチ３２２で一時記憶してＤ／Ａ変換回路３２３でアナログの駆動電圧へ変換し、各信号電極（ＤＯ１，ＤＯ２，・・・）に印加する。
【００３７】
ｔ２〜ｔ３の期間において、スイッチ３１６と３１７は図示と逆の信号を選択する。遅延しない第３行向けの第１の駆動信号を信号ドライバ３２０へ、ほぼ前半期間Ｔａだけ遅延した第２行向けの第２の駆動信号を信号ドライバ３３０へ与える。これらの駆動信号は、データ分配回路３２１で各列へ分配され、続くｔ３〜ｔ４の期間で、ラッチ３２２で一時記憶される。そして、Ｄ／Ａ変換回路３２３でアナログの駆動電圧へ変換されて各信号電極（ＤＯ１，ＤＯ２，・・・）に印加される。以下、同様に、順次選択動作を行う。
【００３８】
図１において、奇数列の信号電極を上方へ引出して信号ドライバ３２０へ接続し、偶数列の信号電極を下方へ引出して信号ドライバ３３０へ接続する構成とすれば、従来の単純マトリクス方式用信号ドライバをそのまま流用して、本発明を実施できる利点がある。
【００３９】
図５は、本発明に係る表示装置の第２の実施形態を示すものであり、図１の信号ドライバ３０１とそれに与える信号を形成する信号処理システムの一例を示すブロック図である。図５において、図１に示された信号ドライバ３０１は、奇数信号電極群（ＤＯ１、ＤＯ２…）と偶数信号電極群（ＤＥ１、ＤＥ２…）とをそれぞれ駆動する信号ドライバ３４０と３５０で構成されている。信号ドライバ３４０と３５０は同一構成であり、図４の信号ドライバ３２０と３３０のＤ／Ａ変換回路３２３の直前に、切換器であるＴａ／Ｔｂ信号変換器３２４を設けた構成となっている。
【００４０】
駆動信号発生器である階調補正回路３１４は、図４で示したものと同様に、デジタル映像信号のビット数を、信号ドライバの入力ビット数の信号に変換する機能を備えている。但し、図４に示した実施形態のものとは、変換後のビット数が異なっている。本実施形態では、８ｂｉｔのデジタル映像信号を、９ｂｉｔの信号に変換している。前半期間Ｔａと後半期間Ｔｂで共通の駆動信号として、例えば９ｂｉｔの０〜５１１階調を出力し、Ｔａ／Ｔｂ信号変換器３２４でＴａ／Ｔｂ期間向けの信号を生成する。
【００４１】
Ｔａ／Ｔｂ信号変換器３２４の具体的構成の一例を示すブロック図を図６に、その真理値表を図７に示す。駆動信号が０〜２５５（駆動信号の最上位ｂｉｔ：ｂ８＝０）の場合、Ｔａ期間はｂ０〜ｂ７がそのまま出力され、Ｔｂ期間には“０”が出力される。駆動信号が２５６〜５１１（駆動信号の最上位ｂｉｔ：ｂ８＝１）の場合、Ｔａ期間は“１”（すなわち２５５）、Ｔｂ期間はｂ０〜ｂ７がそのまま出力される。すなわち、本実施形態では、階調補正回路３１４で変換された９ｂｉｔの駆動信号の最上位ｂｉｔを参照し、この値を基準にして前半期間Ｔａと後半期間Ｔｂとにそれぞれ振り分ける第１及び第２の駆動信号を決定するようにしているものである。但し、この場合、２５５と２５６の駆動信号は、信号ドライバの出力電圧波形が同一となる。このため、階調補正回路３１４は補正出力２５５と２５６が同一階調表示となることを考慮し、例えば２５５又は２５６の補正出力を使わないように、ＬＵＴデータ設定等を行う方が良い。
【００４２】
図５の信号ドライバ３４０と３５０はそれぞれ奇数走査電極群に属する画素と接続された奇数信号電極群、偶数走査電極群に属する画素と接続された偶数信号電極群の駆動を担当する。このため、Ｔｂ／Ｔａ制御回路３１８がドライバ３４０と３５０を制御する制御波形は１行選択期間の半分（上記説明例では映像信号の１水平周期分）タイミングがずれた波形と成る。
【００４３】
図５のシステムでは、図４に比べて、Ｔｂ／Ｔａ信号変換回路を含む専用水平ドライバを用意する必要がある。しかしながら、Ｔｂ／Ｔａ信号変換回路の論理回路そのものは、比較的簡単に実現できる上、ラインメモリ３１５を必要としないので、回路規模を比較的小さく抑えることができる。よって、図４に示した実施形態に比べ、コスト等の点で有利がある。
【００４４】
図８は、本発明が適用される表示装置の、画素配置／電極配線の第２の例を示すブロック図である。また、図９はその各電極駆動波形例を示す波形図である。図１の例では、各行毎に走査電極を配しているのに対し、図８の例では、２行分を同一の走査電極で駆動している。これにより、走査電極の本数を低減し、製造工程の歩留まり向上を図っている。走査電極ドライバ２０２は、図１に示した走査電極ドライバ２０１の出力数の半分で良い。図２の駆動波形例に対し、図９の駆動波形例では奇数行の画素に接続された奇数列信号電極ＤＯ１とＤＯ２の波形を１水平走査周期遅延させている。この遅延信号を得るため、信号処理回路にはラインメモリ相当の回路が必要となる。
【００４５】
図１０は、図８の例における、電子放出素子を形成した背面基板の電極パターン例を示すレイアウト図、図１１はスペーサ付き背面基板の斜視図である。背面基板は、ガラス基板４２１と走査電極４２２、信号電極４２３、電子放出素子４２４とを備えている。
【００４６】
ＦＥＤを構成するには、背面基板に対向する蛍光体と陽極電極を形成した前面基板（図示せず）が必要である。ムラのない均一な画像表示を実現するために、背面基板と前面基板の例えば高さ２ｍｍ程度のスペーサ４１０を形成して一な間隔を維持することがある。このスペーサ４１０は、背面基板から飛び出した電子の行程を妨げないよう、画素を避けて配置される。画素間隔が０．３ｍｍ程度の場合、スペーサ４１０は厚み０．０５〜０．１ｍｍ程度で高さ２ｍｍ程度となる。この薄くて高いスペーサ４１０を垂直に立てるため、図１１に示すように、２つのスペーサをスペーサと同程度以下の厚みを持つ支持体４１１で予め結合し、箱型形状としておけば都合が良い。
【００４７】
しかし、一部の電子はスペーサにぶつかり、スペーサに電荷が蓄積されることがある。この電荷を逃がすため、スペーサの表面にわずかに導電性を持たせるとともに、スペーサを走査電極上に配置している。本発明によれば、２行の画素群を１つの走査電極で選択できるため、一つ一つの走査電極の幅を、図１のものに比べ広くすることができる。従って、走査電極上に立てるスペーサとして、厚さの厚いものを採用することができる。このため、スペーサの強度を確保でき、さらにはスペーサと走査電極の合せ精度に余裕をとることが出来る。
【００４８】
ＦＥＤを組み立てる際、背面基板と前面基板に力を加えて接着するため、両基板間に入るスペーサは下地の走査電極に多少もぐり込むことになる。このため、走査電極は、クッションの役割を担うために比較的厚めに形成される。この際に配線パターンを傷つけない様、支持体４１１はスペーサ４１０の下端よりも走査電極の厚み程度以上浮かせて取り付けている。また、支持体４１１の前面基板側は、電荷蓄積の影響を避けるため、スペーサ４１０より低くしてある。一般に、ＦＥＤは、画面垂直方向にストライプ状に赤と緑、青の画素を並べてフルカラー化するため、画素間隔は水平方向が狭く、垂直方向が広くなりがちとなる。よって、電子放出素子４２４からの電子は、水平方向の各画素間に存在するスペーサなどに蓄積された電荷の影響を受け、蛍光体に良好に入射されない可能性がある。よって、水平方向の画素間に配置される支持体４１１の厚さは、水平方向の画素間隔が狭いことを考慮して、スペーサ４１０より薄い方が良い。
【００４９】
図１２は、本発明が適用される表示装置の、画素配置／電極配線の第３の例を示すブロック図である。図８の例との差異は、偶数行の画素群が奇数行の画素群に対し、右方向に半画素間隔分ずらしている点と、奇数列の信号電極が上側に引出されて信号ドライバ３０２へ接続され、偶数列の信号電極が下側に引出されて信号ドライバ３０３に接続されている点である。
【００５０】
偶数行と奇数行で半画素ずらすことにより、見かけ上、水平方向の画素数が多くなるため、水平方向の解像度感を向上させる利点がある。また、信号電極を上下から引出すことにより、信号電極と信号ドライバの接続ピッチを大きく確保できるので接続性の向上が図れる。
【００５１】
図１３は、本発明が適用される表示装置の、画素配置／電極配線の第４の例を示すブロック図で、図１４はその各電極駆動波形例を示す波形図である。この例は、画面を上下２分割してそれぞれ独立に駆動する構成の表示装置に適用される。走査電極ドライバ２０３の出力数は表示装置の垂直方向画素数に等しく、走査電極ＳＵ１とＳＤ１、ＳＵ２とＳＤ２は同一波形で駆動している。上側走査電極（ＳＵ１、ＳＵ２）に接続された画素（Ｐ１１，Ｐ１２，・・）は、上側信号ドライバ３０４駆動される上側信号電極（ＤＵ１，ＤＵ２，・・・）と接続される。同様に下側走査電極（ＳＤ１、ＳＤ２）に接続された画素（Ｐ３１，Ｐ３２，・・・）は、下信号ドライバ３０５駆動される上側信号電極（ＤＵ１，ＤＵ２，・・・）と接続される。図１３の実施例は、図８の実施例における奇数行画素群を上側画面に、偶数行画素群を側画面に配置させたものと同等と見なすことができる。動作は同様であり、詳細説明は省略する。
【００５２】
図１３の例によれば、信号処理にフレームメモリが必要となるものの、信号電極配線数を図１の例に比べて半減できる利点がある。図１４の駆動波形例では、上側画面の下端の画素群と下側画面の上端の画素群を駆動するタイミングがずれるため、動画表示タイミングのずれが生じ、例えば左右に動く縦線が中央部で切れた縦線のように見える現象が生じる場合がある。この現象は、上側画面の下端の画素群と下側画面の上端の画素群を駆動するタイミングを合わせることにより解決する。すなわち、上側画面と下側画面の走査方向をほぼ逆とすれば良い。
【００５３】
以上説明した本発明の実施形態においては、ＦＥＤの電子放出素子として、ＭＩＭ型のものを例として説明したが、スピント型、表面電動型、カーボンナノチューブ型等、様々なタイプの電子放出素子に適用できる。また。以上の説明では、表示装置としてＦＥＤを例にとって説明したが、本発明はＦＥＤに限定されること無く、ＥＬＤ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｔ  Ｄｉｓｐｌａｙ）やＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅｓ）などを用いた表示装置などへも同様に適用できる。すなわち、電子を注入する電子注入素子と、該電子注入素子からの注入電子（又は正孔）が照射されて発光する発光層とを含み、前記電子注入素子の注入電子（又は正孔）量が、接続された前記走査電極に印加される選択電圧、及び前記信号電極に印加される駆動電圧により制御されるような構成の表示装置にも、本発明は適用可能である。
【００５４】
このように、本発明によれば、階調表示性能を向上させて高輝度・高解像度な画像を表示可能になる。よって、ＦＥＤなどの平面型の表示装置において、高画質な画像を表示することが可能となる。
【００５５】
【発明の効果】
本発明によれば、高画質な画像を表示することができる。
【図面の簡単な説明】
【図１】本発明が適用される表示装置の、画素配置／電極配線の第１の例を示すブロック図。
【図２】本発明による表示装置の駆動波形図。
【図３】本発明による信号ドライバの階調表示例を示す駆動波形図。
【図４】本発明に係る表示装置の一実施形態を示すブロック図。
【図５】本発明に係る表示装置の他の実施形態を示すブロック図。
【図６】図５に示したＴａ／Ｔｂ信号変換器の一具体的例を示すブロック図。
【図７】図５に示した他の実施形態に用いられるＴａ／Ｔｂ信号変換器の動作例を示す真理値表。
【図８】本発明が適用される表示装置の、画素配置／電極配線の第２の例を示すブロック図。
【図９】図８に示した例に用いられる駆動波形図。
【図１０】図８に示した例の電極パターン図。
【図１１】本発明に適用される背面基板とスペーサの斜視図。
【図１２】本発明が適用される表示装置の、画素配置／電極配線の第３の例を示すブロック図。
【図１３】本発明が適用される表示装置の、画素配置／電極配線の第４の例を示すブロック図。
【図１４】図１３に示した例に用いられる駆動波形図。
【符号の説明】
２０１〜２０３…走査ドライバ、３０１〜３０５…信号ドライバ、ＤＯ１〜ＤＯ４…奇数列信号電極、ＤＥ１〜ＤＥ４…偶数列信号電極、Ｓ１〜Ｓ４…走査電極、Ｐ１１〜Ｐ４２…画素、３１１…Ａ／Ｄ変換器、３１２…Ｒｘ（受信インタフェース）、３１４…階調補正回路、３１５…ラインメモリ、３１９…特徴抽出回路、３２１…データ分配回路、３２２…データラッチ、３２３…Ｄ／Ａ変換器、３２４…Ｔａ／Ｔｂ信号変換器、３１８…Ｔｂ／Ｔａ制御回路、３４１…排他的論理和、４１０…スペーサ。４１１…スペーサ支持体、４２１…ガラス基板、４２２…操作電極、４２３…信号電極、４２４…画素
【図１】
2004287118.tif 000003
【図２】
2004287118.tif 000004
【図３】
2004287118.tif 000005
【図４】
2004287118.tif 000006
【図５】
2004287118.tif 000007
【図６】
2004287118.tif 000008
【図７】
2004287118.tif 000009
【図８】
2004287118.tif 000010
【図９】
2004287118.tif 000011
【図１０】
2004287118.tif 000012
【図１１】
2004287118.tif 000013
【図１２】
2004287118.tif 000014
【図１３】
2004287118.tif 000015
【図１４】
2004287118.tif 000016