(57)【要約】【課題】  ボイドを用いて絶縁表面上の薄膜の半導体素子を剥離する剥離方法、及び該剥離した半導体素子を転写する半導体装置の作製方法の提案を課題とする。【解決手段】  複数の凹部を有する第１の下地膜を基板上に形成し、複数の各凹部上に複数のボイドを有する第２の下地膜を、第１の下地膜上に成膜し、第２の下地膜上に第３の下地膜を形成し、第３の下地膜上に半導体素子を形成し、複数のボイドと交わる面を境に第２の下地膜を分離することで、基板を半導体素子から剥離することを特徴とする半導体素子の剥離方法。【選択図】  図１
2004282048.tif 000002
【特許請求の範囲】
【請求項１】
複数の凹部を有する第１の下地膜を基板上に形成し、
前記複数の各凹部上に複数のボイドを有する第２の下地膜を、前記第１の下地膜上に成膜し、
前記第２の下地膜上に第３の下地膜を形成し、
前記第３の下地膜上に半導体素子を形成し、
前記複数のボイドと交わる面を境に前記第２の下地膜を分離することで、前記基板を前記半導体素子から剥離することを特徴とする半導体素子の剥離方法。
【請求項２】
複数の凹部を有する第１の下地膜を基板上に形成し、
前記複数の各凹部上に複数のボイドを有する第２の下地膜を、前記第１の下地膜上に成膜し、
前記第２の下地膜上に第３の下地膜を形成し、
前記第３の下地膜上に半導体素子を形成し、
前記半導体素子が形成されている領域とは異なる領域に、前記複数の各ボイドの一部に達する開口部を形成し、
前記開口部から前記複数の各ボイド内にエッチャントを拡散させることで、前記複数の各ボイドを広げて、前記複数のボイドと交わる面を境に前記第２の下地膜を分離し、前記基板を前記半導体素子から剥離することを特徴とする半導体素子の剥離方法。
【請求項３】
複数の凹部を有する第１の下地膜を基板上に形成し、
前記複数の各凹部上に複数のボイドを有する第２の下地膜を、前記第１の下地膜上に成膜し、
前記第２の下地膜の表面を研磨し、
前記表面が研磨された第２の下地膜上に第３の下地膜を形成し、
前記第３の下地膜上に半導体素子を形成し、
前記複数のボイドと交わる面を境に前記第２の下地膜を分離することで、前記基板を前記半導体素子から剥離することを特徴とする半導体素子の剥離方法。
【請求項４】
複数の凹部を有する第１の下地膜を基板上に形成し、
前記複数の各凹部上に複数のボイドを有する第２の下地膜を、前記第１の下地膜上に成膜し、
前記第２の下地膜の表面を研磨し、
前記表面が研磨された第２の下地膜上に第３の下地膜を形成し、
前記第３の下地膜上に半導体素子を形成し、
前記複数のボイドと交わる面を境に前記第２の下地膜及び第１の下地膜を分離することで、前記基板を前記半導体素子から剥離することを特徴とする半導体素子の剥離方法。
【請求項５】
複数の凹部を有する第１の下地膜を第１の基板上に形成し、
前記複数の各凹部上に複数のボイドを有する第２の下地膜を、前記第１の下地膜上に成膜し、
前記第２の下地膜の表面を研磨し、
前記表面が研磨された第２の下地膜上に第３の下地膜を形成し、
前記第３の下地膜上に半導体素子を形成し、
前記半導体素子を覆うように保護膜を形成し、
前記保護膜に第２の基板を貼り合わせ、なおかつ前記第１の基板に第３の基板を貼り合わせ、
前記複数のボイドと交わる面を境に前記第２の下地膜を分離することで、前記第１の基板及び第３の基板を前記半導体素子及び前記第２の基板から剥離することを特徴とする半導体素子の剥離方法。
【請求項６】
複数の凹部を有する第１の下地膜を第１の基板上に形成し、
前記複数の各凹部上に複数のボイドを有する第２の下地膜を、前記第１の下地膜上に成膜し、
前記第２の下地膜の表面を研磨し、
前記表面が研磨された第２の下地膜上に第３の下地膜を形成し、
前記第３の下地膜上に半導体素子を形成し、
前記半導体素子を覆うように保護膜を形成し、
前記保護膜に第２の基板を貼り合わせ、なおかつ前記第１の基板に第３の基板を貼り合わせ、
前記複数のボイドと交わる面を境に前記第２の下地膜及び第１の下地膜を分離することで、前記第１の基板及び第３の基板を前記半導体素子及び前記第２の基板から剥離することを特徴とする半導体素子の剥離方法。
【請求項７】
複数の凹部を有する第１の下地膜を基板上に形成し、
前記複数の各凹部上に複数のボイドを有する第２の下地膜を、前記第１の下地膜上に成膜し、
前記第２の下地膜の表面を研磨し、
前記表面が研磨された第２の下地膜上に第３の下地膜を形成し、
前記第３の下地膜上に半導体素子を形成し、
前記半導体素子が形成されている領域とは異なる領域に、前記複数の各ボイドの一部に達する開口部を形成し、
前記開口部から前記複数の各ボイド内にエッチャントを拡散させることで、前記複数の各ボイドを広げて、前記複数のボイドと交わる面を境に前記第２の下地膜を分離し、前記基板を前記半導体素子から剥離することを特徴とする半導体素子の剥離方法。
【請求項８】
複数の凹部を有する第１の下地膜を基板上に形成し、
前記複数の各凹部上に複数のボイドを有する第２の下地膜を、前記第１の下地膜上に成膜し、
前記第２の下地膜の表面を研磨し、
前記表面が研磨された第２の下地膜上に第３の下地膜を形成し、
前記第３の下地膜上に半導体素子を形成し、
前記半導体素子が形成されている領域とは異なる領域に、前記複数の各ボイドの一部に達する開口部を形成し、
前記開口部から前記複数の各ボイド内にエッチャントを拡散させることで、前記複数の各ボイドを広げて、前記複数のボイドと交わる面を境に前記第２の下地膜及び前記第１の下地膜を分離し、前記基板を前記半導体素子から剥離することを特徴とする半導体素子の剥離方法。
【請求項９】
複数の凹部を有する第１の下地膜を第１の基板上に形成し、
前記複数の各凹部上に複数のボイドを有する第２の下地膜を、前記第１の下地膜上に成膜し、
前記第２の下地膜の表面を研磨し、
前記表面が研磨された第２の下地膜上に第３の下地膜を形成し、
前記第３の下地膜上に半導体素子を形成し、
前記半導体素子を覆うように保護膜を形成し、
前記保護膜に第２の基板を貼り合わせ、なおかつ前記第１の基板に第３の基板を貼り合わせ、
前記半導体素子が形成されている領域とは異なる領域に、前記複数の各ボイドの一部に達する開口部を形成し、
前記開口部から前記複数の各ボイド内にエッチャントを拡散させることで、前記複数の各ボイドを広げて、前記複数のボイドと交わる面を境に前記第２の下地膜を分離し、前記第１の基板及び第３の基板を前記半導体素子及び前記第２の基板から剥離することを特徴とする半導体素子の剥離方法。
【請求項１０】
複数の凹部を有する第１の下地膜を第１の基板上に形成し、
前記複数の各凹部上に複数のボイドを有する第２の下地膜を、前記第１の下地膜上に成膜し、
前記第２の下地膜の表面を研磨し、
前記表面が研磨された第２の下地膜上に第３の下地膜を形成し、
前記第３の下地膜上に半導体素子を形成し、
前記半導体素子を覆うように保護膜を形成し、
前記保護膜に第２の基板を貼り合わせ、なおかつ前記第１の基板に第３の基板を貼り合わせ、
前記半導体素子が形成されている領域とは異なる領域に、前記複数の各ボイドの一部に達する開口部を形成し、
前記開口部から前記複数の各ボイド内にエッチャントを拡散させることで、前記複数の各ボイドを広げて、前記複数のボイドと交わる面を境に前記第２の下地膜及び前記第１の下地膜を分離し、前記第１の基板及び第３の基板を前記半導体素子及び前記第２の基板から剥離することを特徴とする半導体素子の剥離方法。
【請求項１１】
複数の凹部を有する第１の下地膜を第１の基板上に形成し、
前記複数の各凹部上に複数のボイドを有する第２の下地膜を、前記第１の下地膜上に成膜し、
前記第２の下地膜の表面を研磨し、
前記表面が研磨された第２の下地膜上に第３の下地膜を形成し、
前記第３の下地膜上に半導体素子を形成し、
前記半導体素子が形成されている領域とは異なる領域に、前記複数の各ボイドの一部に達する開口部を形成し、
前記半導体素子を覆うように保護膜を形成し、
前記保護膜に第２の基板を貼り合わせ、なおかつ前記第１の基板に第３の基板を貼り合わせ、
前記開口部から前記複数の各ボイド内にエッチャントを拡散させることで、前記複数の各ボイドを広げて、前記複数のボイドと交わる面を境に前記第２の下地膜を分離し、前記第１の基板及び第３の基板を前記半導体素子及び前記第２の基板から剥離することを特徴とする半導体素子の剥離方法。
【請求項１２】
複数の凹部を有する第１の下地膜を第１の基板上に形成し、
前記複数の各凹部上に複数のボイドを有する第２の下地膜を、前記第１の下地膜上に成膜し、
前記第２の下地膜の表面を研磨し、
前記表面が研磨された第２の下地膜上に第３の下地膜を形成し、
前記第３の下地膜上に半導体素子を形成し、
前記半導体素子が形成されている領域とは異なる領域に、前記複数の各ボイドの一部に達する開口部を形成し、
前記半導体素子を覆うように保護膜を形成し、
前記保護膜に第２の基板を貼り合わせ、なおかつ前記第１の基板に第３の基板を貼り合わせ、
前記開口部から前記複数の各ボイド内にエッチャントを拡散させることで、前記複数の各ボイドを広げて、前記複数のボイドと交わる面を境に前記第２の下地膜及び前記第１の下地膜を分離し、前記第１の基板及び第３の基板を前記半導体素子及び前記第２の基板から剥離することを特徴とする半導体素子の剥離方法。
【請求項１３】
複数の凹部を有する第１の下地膜を第１の基板上に形成し、
前記複数の各凹部上に複数のボイドを有する第２の下地膜を、前記第１の下地膜上に成膜し、
前記第２の下地膜の表面を研磨し、
前記表面が研磨された第２の下地膜上に第３の下地膜を形成し、
前記第３の下地膜上に半導体素子を形成し、
前記半導体素子を覆うように保護膜を形成し、
前記半導体素子が形成されている領域とは異なる領域に、前記複数の各ボイドの一部に達する開口部を形成し、
前記保護膜に第２の基板を貼り合わせ、なおかつ前記第１の基板に第３の基板を貼り合わせ、
前記開口部から前記複数の各ボイド内にエッチャントを拡散させることで、前記複数の各ボイドを広げて、前記複数のボイドと交わる面を境に前記第２の下地膜を分離し、前記第１の基板及び第３の基板を前記半導体素子及び前記第２の基板から剥離することを特徴とする半導体素子の剥離方法。
【請求項１４】
複数の凹部を有する第１の下地膜を第１の基板上に形成し、
前記複数の各凹部上に複数のボイドを有する第２の下地膜を、前記第１の下地膜上に成膜し、
前記第２の下地膜の表面を研磨し、
前記表面が研磨された第２の下地膜上に第３の下地膜を形成し、
前記第３の下地膜上に半導体素子を形成し、
前記半導体素子を覆うように保護膜を形成し、
前記半導体素子が形成されている領域とは異なる領域に、前記複数の各ボイドの一部に達する開口部を形成し、
前記保護膜に第２の基板を貼り合わせ、なおかつ前記第１の基板に第３の基板を貼り合わせ、
前記開口部から前記複数の各ボイド内にエッチャントを拡散させることで、前記複数の各ボイドを広げて、前記複数のボイドと交わる面を境に前記第２の下地膜及び前記第１の下地膜を分離し、前記第１の基板及び第３の基板を前記半導体素子及び前記第２の基板から剥離することを特徴とする半導体素子の剥離方法。
【請求項１５】
請求項１乃至請求項１４のいずれか１項において、前記第１の下地膜は絶縁膜であることを特徴とする半導体素子の剥離方法。
【請求項１６】
凹部を有しなおかつ金属膜からなる第１の下地膜を基板上に形成し、
酸化により前記金属膜の表面に金属酸化膜を形成し、
前記複数の各凹部上に複数のボイドを有する第２の下地膜を、前記金属酸化膜上に成膜し、
前記第２の下地膜の表面を研磨し、
前記表面が研磨された第２の下地膜上に第３の下地膜を形成し、
前記第３の下地膜上に半導体素子を形成し、なおかつ前記金属酸化膜を結晶化し、
前記複数のボイド及び前記結晶化された金属酸化膜の一部と交わる面を境に、前記第２の下地膜を分離することで、前記基板を前記半導体素子から剥離することを特徴とする半導体素子の剥離方法。
【請求項１７】
凹部を有しなおかつ金属膜からなる第１の下地膜を基板上に形成し、
酸化により前記金属膜の表面に金属酸化膜を形成し、
前記複数の各凹部上に複数のボイドを有する第２の下地膜を、前記金属酸化膜上に成膜し、
前記第２の下地膜の表面を研磨し、
前記表面が研磨された第２の下地膜上に第３の下地膜を形成し、
前記第３の下地膜上に半導体素子を形成し、なおかつ前記金属酸化膜を結晶化し、
前記複数のボイド及び前記結晶化された金属酸化膜の一部と交わる面を境に、前記第２の下地膜及び第１の下地膜を分離することで、前記基板を前記半導体素子から剥離することを特徴とする半導体素子の剥離方法。
【請求項１８】
凹部を有しなおかつ金属膜からなる第１の下地膜を第１の基板上に形成し、
酸化により前記金属膜の表面に金属酸化膜を形成し、
前記複数の各凹部上に複数のボイドを有する第２の下地膜を、前記金属酸化膜上に成膜し、
前記第２の下地膜の表面を研磨し、
前記表面が研磨された第２の下地膜上に第３の下地膜を形成し、
前記第３の下地膜上に半導体素子を形成し、なおかつ前記金属酸化膜を結晶化し、
前記半導体素子を覆うように保護膜を形成し、
前記保護膜に第２の基板を貼り合わせ、なおかつ前記第１の基板に第３の基板を貼り合わせ、
前記複数のボイド及び前記結晶化された金属酸化膜の一部と交わる面を境に、前記第２の下地膜を分離することで、前記第１の基板及び第３の基板を前記半導体素子及び前記第２の基板から剥離することを特徴とする半導体素子の剥離方法。
【請求項１９】
凹部を有しなおかつ金属膜からなる第１の下地膜を第１の基板上に形成し、
酸化により前記金属膜の表面に金属酸化膜を形成し、
前記複数の各凹部上に複数のボイドを有する第２の下地膜を、前記金属酸化膜上に成膜し、
前記第２の下地膜の表面を研磨し、
前記表面が研磨された第２の下地膜上に第３の下地膜を形成し、
前記第３の下地膜上に半導体素子を形成し、なおかつ前記金属酸化膜を結晶化し、
前記半導体素子を覆うように保護膜を形成し、
前記保護膜に第２の基板を貼り合わせ、なおかつ前記第１の基板に第３の基板を貼り合わせ、
前記複数のボイド及び前記結晶化された金属酸化膜の一部と交わる面を境に、前記第２の下地膜及び第１の下地膜を分離することで、前記第１の基板及び第３の基板を前記半導体素子及び前記第２の基板から剥離することを特徴とする半導体素子の剥離方法。
【請求項２０】
請求項３乃至請求項１９のいずれか１項において、前記研磨はＣＭＰ法を用いて行なわれていることを特徴とする半導体素子の剥離方法。
【請求項２１】
複数の凹部を有する第１の下地膜を第１の基板上に形成し、
前記複数の各凹部上に複数のボイドを有する第２の下地膜を、前記第１の下地膜上に成膜し、
前記第２の下地膜上に第３の下地膜を形成し、
前記第３の下地膜上に半導体素子を形成し、
前記複数のボイドと交わる面を境に前記第２の下地膜を分離することで、前記第１の基板を前記半導体素子から剥離し、
前記剥離した半導体素子を第２の基板に貼り合わせることを特徴とする半導体素子の作製方法。
【請求項２２】
複数の凹部を有する第１の下地膜を第１の基板上に形成し、
前記複数の各凹部上に複数のボイドを有する第２の下地膜を、前記第１の下地膜上に成膜し、
前記第２の下地膜の表面を研磨し、
前記表面が研磨された第２の下地膜上に第３の下地膜を形成し、
前記第３の下地膜上に半導体素子を形成し、
前記複数のボイドと交わる面を境に前記第２の下地膜を分離することで、前記第１の基板を前記半導体素子から剥離し、
前記剥離した半導体素子を第２の基板に貼り合わせることを特徴とする半導体素子の作製方法。
【請求項２３】
凹部を有しなおかつ金属膜からなる第１の下地膜を第１の基板上に形成し、
酸化により前記金属膜の表面に金属酸化膜を形成し、
前記複数の各凹部上に複数のボイドを有する第２の下地膜を、前記金属酸化膜上に成膜し、
前記第２の下地膜の表面を研磨し、
前記表面が研磨された第２の下地膜上に第３の下地膜を形成し、
前記第３の下地膜上に半導体素子を形成し、なおかつ前記金属酸化膜を結晶化し、
前記複数のボイド及び前記結晶化された金属酸化膜の一部と交わる面を境に、前記第２の下地膜を分離することで、前記第１の基板を前記半導体素子から剥離し、
前記剥離した半導体素子を第２の基板に貼り合わせることを特徴とする半導体素子の作製方法。
【請求項２４】
複数の凹部を有する第１の下地膜を基板上に形成し、
前記複数の各凹部上に複数のボイドを有する第２の下地膜を、前記第１の下地膜上に成膜し、
前記第２の下地膜上に第３の下地膜を形成し、
前記第３の下地膜上に半導体素子を形成し、
前記半導体素子が形成されている領域とは異なる領域に、前記複数の各ボイドの一部に達する開口部を形成し、
前記開口部から前記複数の各ボイド内にエッチャントを拡散させることで、前記複数の各ボイドを広げて、前記複数のボイドと交わる面を境に前記第２の下地膜を分離し、前記基板を前記半導体素子から剥離し、
前記剥離した半導体素子を第２の基板に貼り合わせることを特徴とする半導体素子の作製方法。
【請求項２５】
複数の凹部を有する第１の下地膜を基板上に形成し、
前記複数の各凹部上に複数のボイドを有する第２の下地膜を、前記第１の下地膜上に成膜し、
前記第２の下地膜の表面を研磨し、
前記表面が研磨された第２の下地膜上に第３の下地膜を形成し、
前記第３の下地膜上に半導体素子を形成し、
前記半導体素子が形成されている領域とは異なる領域に、前記複数の各ボイドの一部に達する開口部を形成し、
前記開口部から前記複数の各ボイド内にエッチャントを拡散させることで、前記複数の各ボイドを広げて、前記複数のボイドと交わる面を境に前記第２の下地膜を分離し、前記基板を前記半導体素子から剥離し、
前記剥離した半導体素子を第２の基板に貼り合わせることを特徴とする半導体素子の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁表面上に形成された半導体素子の剥離方法及び該剥離方法を用いた半導体装置の作製方法に関する。
【背景技術】
【０００２】
携帯電話や電子手帳などに代表される携帯用電子機器には、画像を表示するためのフラットパネルディスプレイの他、メールの送受信、音声認識、小型カメラによる映像の取り込みなど様々な機能が要求されている一方、小型化、軽量化に対するユーザーニーズも依然根強い。そのため、回路規模やメモリ容量のより大きいＩＣを、携帯用電子機器の限られた容積の中により多く搭載する必要性に迫られている。ＩＣを収容するためのスペースを確保し、なおかつ携帯用電子機器を小型化、軽量化するためには、搭載するフラットパネルディスプレイを如何に薄く、軽く作るかが重要なポイントとなる。薄型化、軽量化を図るには、パネルに用いられるガラス基板の厚さを抑えることが最も効果的であると考えられるが、パネルの機械的強度を考慮するとガラス基板をむやみやたらと薄くすることはできない。例えばバリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等を用いた場合、３インチ角のパネルの厚さはせいぜい１〜２ｍｍ程度、重量１０ｇ程度が限界である。
【０００３】
上記問題が背景にあり、ガラス基板の代わりにプラスチック基板を用いたフラットパネルディスプレイの研究、開発が盛んに行なわれている。プラスチック基板は可撓性を有する分、ガラス基板と比較して振動、衝撃に対する機械的強度に優れており、厚さを抑えやすい。また材質そのものも軽量であるため、フラットパネルディスプレイの薄型化、軽量化には、好都合な基板であると考えられる。ただプラスチック基板は、半導体素子の作製工程における熱処理に耐え得るほど、耐熱性に優れていない場合が多い。そのため、別途用意した耐熱性を有する基板上において半導体素子を形成した後、該半導体素子を基板から剥離し、プラスチック基板上に貼り合わせる作製方法が提案されている。そして具体的に提案されている剥離の仕方は、各メーカーでまちまちであり、それぞれに特色のある技術的工夫が凝らされている。
【０００４】
下記特許文献１には、光エッチングを用いて、多数の微細なボイド（空隙）を表面に有する多孔質ＧａＮ膜を基板上に形成した後、エピタキシャル成長により多孔質ＧａＮ膜上にＧａＮエピ膜を形成し、次にボイドを有するＧａＮの層を選択エッチング、超高圧水流、ＧａＡｓジェット、レーザー割断などにより、溶解、破断することで基板からエピ膜を剥離し、他の基板に貼り付ける窒化物半導体の作製方法について開示されている。
【０００５】
【特許文献１】特開２００１−２２３１６５号公報
【０００６】
上記特許文献１のように、半導体膜の成膜前において基板と半導体膜の間にボイドを形成する剥離法の場合、半導体膜の成膜後に、剥離の促進を目的として、半導体膜自体に加熱処理やレーザ光の照射等を別途行なう必要がないので、半導体膜に損傷が与えられないというメリットを有する。また、ボイドの存在によって、半導体膜の内部応力を緩和することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし上記特許文献１では、光エッチングによりボイドを形成しているため、得られるボイド大きさに限界がある。そのため、ボイドが形成されている層の溶解、破断にかかる時間を抑えることを目的として、または、剥離の際に半導体膜にかかる応力等の負担をより軽減することを目的として、ボイドをある一定の大きさ以上に最適化することができない。また上記特許文献１には、単結晶の半導体膜の剥離方法について記載されているが、絶縁表面上の薄膜の半導体膜を用いて形成された半導体素子を、ボイドを用いて剥離する具体的な方法については、何ら開示されていない。
【０００８】
本発明は上述した問題に鑑み、ボイドを用いて絶縁表面上の薄膜の半導体素子を剥離する剥離方法、及び該剥離した半導体素子を転写する半導体装置の作製方法の提案を課題とする。
【課題を解決するための手段】
【０００９】
本発明では、凹凸を有する第１の下地膜を基板上に成膜し、該第１の下地膜上に第２の下地膜を成膜する。そして少なくとも該凹部上において第２の下地膜に空隙（ボイド）が形成されるように、第１の下地膜が有する凹部の形状を制御する。凹部の開口部が狭く、また深いほど、ボイドが形成されやすく、また凹部に占めるボイドの体積の割合が高くなる。
【００１０】
凹部の形状の他、形成されるボイドの形状及び体積は、第２の下地膜の成膜方法によっても左右される。成膜する絶縁膜の凹部への段差被覆性（ステップカバレッジ）が良いほど、ボイドの凹部に占める割合を小さくでき、逆にステップカバレッジが悪いほど、ボイドの凹部に占める割合を大きくすることができる。具体的にボイドを有する第２の下地膜は、スパッタ法、塗布法、条件によってはＣＶＤ法などを用いることができる。
【００１１】
図１を用いて、ボイドを有する第２の下地膜の形成方法について説明する。まず図１（Ａ）に示すように、凹凸を有する第１の下地膜１００を形成する。第１の下地膜の凹凸の形成の仕方については、実施の形態において後述する。１００ａに示す部分が凹部に相当し、１００ｂに示す部分が凸部に相当する。そして、例えばスパッタ法を用いて第２の下地膜１０１を成膜した場合、成膜初期においては図１（Ａ）に示すように、比較的水平に近い凸部１００ｂ上と凹部１００ａの底部上に、優先的に第２の下地膜１０１が成膜される。
【００１２】
そして、図１（Ａ）に示した状態からさらに第２の下地膜１０１の成膜を続けていくと、図１（Ｂ）に示す状態が得られる。図１（Ｂ）に示すように第２の下地膜１０１は、凸部１００ｂのエッジ近傍１０２において、他の部分に比べ厚く成膜される。これは、第２の下地膜１０１を構成する分子が、被形成面に付着すると安定なサイトを求めて表面を移動した結果、凸部１００ｂのエッジ近傍１０２に集まりやすいためである。
【００１３】
さらに第２の下地膜の成膜を続けていくと、凹部１００ａの内部における第２の下地膜１０１の成膜速度はエッジ近傍１０２における成膜速度よりも遅いため、図１（Ｃ）に示すように、エッジ近傍１０２に厚く成膜された部分がさらに成長し、最終的には凹部１００ａを覆ってしまう。そして凹部１００ａ上において、第２の下地膜１０１中に空隙（ボイド）１０３が形成される。
【００１４】
ボイド１０３の形状及び体積は、凹部１００ａの形状と成膜方法に依存する。例えば、図１（Ｃ）が図１（Ｄ）に示した基板の上面図の、Ａ−Ａ’における断面図に相当すると仮定する。図１（Ｄ）では凹部１００ａがストライプ状に一方向に延びており、この場合ボイド１０３は凹部１００ａのストライプの長手方向に沿って延びるように形成される。
【００１５】
このように形成された第２の下地膜１０１上に、薄膜の半導体膜を成膜し、半導体素子を形成した後、第２の下地膜１０１のボイド１０３を含む領域を溶解、粉砕したりすることで、半導体素子を剥離し、別途用意した基板上に転写する。このとき剥離は、単に物理的な力を加えるだけで行っても良いし、選択的なエッチング、超高圧水流またはレーザーによる粉砕などの処理を施して行っても良い。また本発明では、ボイドを用いた剥離を、ウェットエッチングで行なっても良い。この場合、図１に示すように形成された第２の下地膜１０１上に、薄膜の半導体膜を成膜し、半導体素子を形成した後、ボイド１０３の一部に達する開口部を形成する。そして、該開口部からエッチャントをボイド１０３内に拡散させることで、ボイドの内壁をエッチングして広げていく。最終的には複数のボイド１０３と交わる面を境に、第２の下地膜１０１を分離することによって半導体素子を剥離し、該剥離した半導体素子を別途用意した基板上に転写する。このとき剥離は、完全にエッチングのみによって行っても良いし、エッチングした後に物理的な力を加えて行っても良い。
【００１６】
剥離は半導体素子に直接レーザーを照射したり、半導体素子の特性に影響を与えるような加熱処理を行なったりする必要はないので、半導体膜に与えられる損傷を抑えることができる。また、ボイドの存在によって、第２の下地膜や半導体膜の内部応力を緩和することができ、半導体素子の作製工程におけるストレスマイグレーションを抑えることができる。
【００１７】
本発明では凹凸の絶縁膜を用いることで、ボイドの大きさ、形状、レイアウトを最適化しやすく、剥離の際に必要な物理的な力、または剥離を促進させるための処理時間を抑えることができ、結果、剥離の際に半導体素子にかかる負担を小さくすることができる。また本発明では凹凸の絶縁膜を用いることで、ボイドの大きさ、形状、レイアウトを、エッチングに適した形態に最適化しやすく、剥離を促進させるための処理時間を抑えることができる他、剥離の際に必要な物理的な力を抑えることができる。結果、剥離の際に半導体素子にかかる負担を小さくすることができる。
【発明の効果】
【００１８】
上述したように本発明では、凹凸の絶縁膜を用いることで、ボイドの大きさ、形状、レイアウトを最適化しやすく、剥離の際に必要な物理的な力、または剥離を促進させるための処理時間を抑えることができ、結果、剥離の際に半導体素子にかかる負担を小さくすることができる。また本発明では、凹凸の絶縁膜を用いることで、ボイドの大きさ、形状、レイアウトを最適化しやすい。そのため効率的にエッチャントをボイド内に拡散させることができ、エッチャントに接触するボイドの内壁の面積を増やすことができるので、エッチングの処理時間を短くすることができる。またエッチング後に物理的な力によって半導体素子を剥離する場合は、剥離に必要な物理的な力をも抑えることができる。よって結果的に、剥離の際に半導体素子にかかる負担を小さくすることができる。また本発明では剥離は半導体素子に直接レーザーを照射したり、半導体素子の特性に影響を与えるような加熱処理を行なったりする必要はないので、半導体膜に与えられる損傷を抑えることができる。また、ボイドの存在によって、第２の下地膜や半導体膜の内部応力を緩和することができ、半導体素子の作製工程におけるストレスマイグレーションを抑えることができる。
【発明を実施するための最良の形態】
【００１９】
（実施の形態１）
以下、本発明の剥離方法を用いた半導体装置の作製方法について説明する。
【００２０】
まず、図２（Ａ）に示すように、凹凸を有する第１の下地膜２０１を第１の基板２００上に形成する。第１の基板２００は、後の工程の処理温度に耐えうる材質であれば良く、例えば石英基板、シリコン基板、バリウムホウケイ酸ガラスまたはアルミノホウケイ酸ガラスなどのガラス基板、金属基板またはステンレス基板等を用いることができる。
【００２１】
また本実施の形態では、第１の下地膜２０１として酸化珪素膜を用いる。なお、第１の下地膜２０１の材料はこれに限定されず、窒化珪素、窒化酸化珪素等の絶縁膜であっても、Ｗ、Ｍｏなどの金属膜であっても良い。またこの凹凸の形成の仕方については、後段において詳しく説明する。第１の下地膜２０１は単一の層に限らず、２層以上の積層構造であってもよい。この場合、全層が絶縁膜であっても良いし、金属膜であっても良い。または絶縁膜と金属膜との積層構造であっても良い。
【００２２】
凹凸の形状は、成膜方法と、剥離の方法との兼ね合いで、設計者が適宜決めることができる。本実施の形態では、凹部２０３をストライプ形状とし、その長手方向に対し垂直方向における幅Ｗｄを１μｍ以下、深さＷｈを２μｍ以上とする。
【００２３】
次に図２（Ｂ）に示すように、第１の下地膜２０１を覆うように第２の下地膜２０２を形成する。第２の下地膜２０２は、スパッタ法、塗布法、プラズマＣＶＤ法等を用いて成膜することができる。なお成膜方法はこれらに限定されず、第２の下地膜２０２にボイドが形成できるならば、その他の公知の成膜方法を用いることができる。第２の下地膜２０２は絶縁膜であることが望ましく、具体的には酸化珪素、窒化珪素、窒化酸化珪素やその他の公知の絶縁膜を用いることができる。また第２の下地膜２０２として、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ結合とＳｉ−ＣＨx結合手を含む絶縁膜を用いても良い。本実施の形態では、第２の下地膜２０２として酸化珪素を、ＲＦスパッタ法を用いて成膜する。
【００２４】
本実施の形態では、基板温度を１００〜２００℃、例えば１５０℃とし、直径３０５ｍｍのＳｉＯ2ターゲットを用い、ＲＦ電力３ｋＷ、圧力０．４ＰａのＡｒ雰囲気下において成膜を行なう。そしてＡｒの流量はトータルで６０ｓｃｃｍとし、そのうち１０ｓｃｃｍは加熱により温度を上昇させ、基板の裏側に吹き付けて、基板温度の変化を抑えるようにする。また成膜速度は６８〜７２ｎｍ／ｍｉｎとする。
【００２５】
第２の下地膜２０２の膜厚は、凹部２０３における開口部が閉じることでボイド２０７が形成される程度の膜厚になるまで成膜する。よってその膜厚は、凹部２０３の形状や成膜方法によって適宜定めるのことが望ましい。本実施の形態では、第１の下地膜２０１の凸部２０４上における膜厚が１μｍ程度となるように成膜する。
【００２６】
なお、成膜直後の第２の下地膜２０２の表面には、第１の下地膜２０１が有する凹凸によって、多少平坦性に欠けている場合がある。よって、後に形成される半導体素子の特性に、影響が出るのを避けるために、第２の下地膜２０２の表面を研磨しておいても良い。本実施の形態では、ＣＭＰ法（Chemical-Mechanical Polishing）、いわゆる化学的・機械的ポリッシング法を用いて第２の下地膜２０２の表面を研磨する。ＣＭＰ法は公知の方法で行なうことが可能である。酸化膜の研磨では、一般的に１００〜１０００ｎｍφの研磨剤を、ｐＨ調整剤等の試薬を含む水溶液に分散させた固液分散系のスラリーが用いられる。本実施の形態では、水酸化カリウムが添加された水溶液に、塩化珪素ガスを熱分解して得られるフュームドシリカ粒子を２０ｗｔ％分散したシリカスラリー（ｐＨ＝１０〜１１）を用いる。なお、第２の下地膜２０２の表面の研磨は、ＣＭＰ法に限定されず、平坦性が確保できるのであれば、その他の研磨法を用いても良い。表面の研磨により、第２の下地膜２０２の表面は、図２（Ｃ）に示すように平坦化される。
【００２７】
次に、平坦化された第２の下地膜２０２上に、絶縁膜からなる第３の下地膜２０５を成膜し、該第３の下地膜２０５上に半導体素子２０６、ここではＴＦＴを形成する（図２（Ｄ））。第３の下地膜２０５は、第２の下地膜２０２よりも比較的エッチングレートの遅い膜を用いる。これにより、第２の下地膜２０２のボイドを含む部分において剥離を行なう際に、第３の下地膜２０５によって半導体素子２０６を保護することができる。さらに剥離する半導体素子２０６は、層間絶縁膜等で覆い、保護しておくことが望ましい。
【００２８】
次に、半導体素子２０６を覆って、保護層２１２を形成する。保護層２１２は、後に第２の基板２０９を貼り合わせたり剥離したりする際に、半導体素子２０６を保護する機能を有しており、第２の基板２０９の剥離後に除去することが可能な材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系の樹脂を全面に塗布し、焼成することで保護層２１２を形成することができる。本実施の形態ではスピンコートで水溶性樹脂（東亜合成製：ＶＬ−ＷＳＨＬ１０）を膜厚３０μｍとなるように塗布し、仮硬化させるために２分間の露光を行ったあと、ＵＶ光を裏面から２．５分、表面から１０分、合計１２．５分の露光を行って本硬化させて、保護層２１２を形成する（図３（Ａ））。
【００２９】
なお、複数の有機樹脂を積層する場合、有機樹脂どうしでは使用している溶媒によって塗布または焼成時に一部溶解したり、密着性が高くなりすぎたりする恐れがある。従って、半導体素子２０６を覆っている層間絶縁膜と保護層２１２を共に同じ溶媒に可溶な有機樹脂を用いる場合、後の工程において保護層２１２の除去がスムーズに行なわれるように、半導体素子２０６を覆っている層間絶縁膜と、後に成膜される保護層２１２との間に、無機絶縁膜（ＳｉＮX膜、ＳｉＮXＯY膜、ＡｌＮX膜、またはＡｌＮXＯY膜）を形成しておくことが好ましい。
【００３０】
次いで、両面テープ２０８を用い、保護層２１２に第２の基板２０９を貼り付け、さらに両面テープ２１０を用い、第１の基板２００に第３の基板２１１を貼り付ける（図３（Ａ））。なお必ずしも両面テープ２０８、２１０を用いて貼り付ける必要はない。第２の基板２０９または第３の基板２１１を貼り付けられる機能を有する物であれば良く、例えば接着剤を用いてもよい。紫外線によって剥離する接着剤を用いることで、第２の基板２０９剥離の際に半導体素子にかかる負担を軽減させることができる。第３の基板２１１を貼り付けることで、後の剥離工程で第１の基板２００が破損するのを防ぐことができる。第２の基板２０９および第３の基板２１１としては、第１の基板２００と同程度が、より剛性の高い基板、例えば石英基板、半導体基板を用いることが好ましい。
【００３１】
なお保護層２１２の膜厚を大きくすることで、第２の基板２０９を貼り付けずに済ましても良い。また、第１の基板２００が剥離の際に耐え得る程度の剛性を有するのであれば、第３の基板２１１は必ずしも設ける必要はない。
【００３２】
次に、ボイド２０７において第２の下地膜２０２が第１の基板２００側と、第２の基板２０９側に部分的に分かれるように、剥離開始のきっかけとなる処理を行なう。具体的には、剥離しようとする領域の周縁に沿って外部から局所的に圧力を加えて、第２の下地膜２０２の基板端面において露出している部分に損傷を与えることで、ボイド２０７を抉る。本実施の形態では、ダイヤモンドペンなどの硬い針を第２の下地膜２０２の端部近傍に垂直に押しつけ、そのまま荷重をかけた状態で第２の下地膜２０２に沿って動かす。好ましくは、スクライバー装置を用い、押し込み量を０．１ｍｍ〜２ｍｍとし、圧力をかけて動かせばよい。このように、剥離を行なう前に、剥離が開始されるきっかけとなるような、密着性の低下した部分を形成することで、後の剥離工程における不良を低減させることができ、歩留まり向上につながる。
【００３３】
次いで第２の下地膜２０２を、ボイド２０７において第１の基板２００側と、第２の基板２０９側に剥離するように、物理的に引き剥がす（図３（Ｂ））。引き剥がしは、先の工程において処理を施した、剥離開始のきっかけとなる部分から開始する。この引き剥がしによって、ボイド２０７と交わる面を境に、第２の下地膜２０２が第１の基板２００側と第２の基板２０９側に剥離する他、第１の下地膜２０１の一部も、第１の基板２００側と第２の基板２０９側に剥離する場合がある。そして第２の基板２０９側に半導体素子２０６が、第３の基板２１１側に第１の基板２００と、第２の下地膜２０２の一部と、さらに場合によっては第１の下地膜２０１の一部とが、それぞれ貼り付いたまま分離する。
【００３４】
引き剥がしは、例えば、ノズルから吹き付けられるガスの風圧、超音波等で行なうことができる。また、レーザーの照射や、水流またはその他の液体の噴射によって、基板の端面からボイド２０７を粉砕することで剥離したり、エッチングによりボイド２０７を広げることで剥離したりしても良い。いずれの方法を用いるかは設計者が適宜選択することが可能であるが、保護層２１２が溶解しないように、その材料に合わせて剥離方法を定めることが望ましい。
【００３５】
なお剥離後に、第２の基板２０９側に剥離された一部の第２の下地膜２０２、またはそれに加えて一部の第１の下地膜２０１を、エッチングによりある程度、または完全に除去するようにしても良い（図３（Ｃ））。
【００３６】
次に接着剤２１３で、半導体素子を最終的に転写する基板（素子基板）２１４に、半導体素子２０６を貼り合わせる。具体的には、剥離によって現れた面を接着剤２１３で素子基板２１４に接着させることで、半導体素子２０６を貼り合わせる（図４（Ａ））。この接着の際に、両面テープ２０８による第２の基板２０９と保護層２１２との間の密着力よりも、接着剤２１３による素子基板２１４と半導体素子２０６との間の密着力の方を高くすることができるように、接着剤２１３の材料を選択することが重要である。
【００３７】
接着剤２１３としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤が挙げられる。さらに好ましくは、銀、ニッケル、アルミニウム、窒化アルミニウムからなる粉末、またはフィラーを含ませて接着剤２１３も高い熱伝導性を備えていることが好ましい。
【００３８】
また本実施の形態では、素子基板２１４としてプラスチック基板を用いる。半導体装置の薄型化、軽量化に重点を置くならばプラスチック基板用いることが有効であるが、本発明で用いる素子基板はこれに限定されない。素子基板として、ガラスエポキシ等を用いたインターポーザや、その他の材料を用いた基板を用いることも可能である。
【００３９】
プラスチック基板としては、極性基のついたノルボルネン樹脂からなるＡＲＴＯＮ：ＪＳＲ製を用いることができる。また、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミドなどのプラスチック基板を用いることができる。
【００４０】
次に図４（Ａ）に示すように、保護層２１２から両面テープ２０８と第２の基板２０９を順に、または同時に剥がす。なお、接着剤２１３として紫外線硬化型接着剤を用い、両面テープ２０８として紫外線によって剥離するテープまたは接着剤を用いることで、一度の紫外線照射により、両面テープ２０８の剥離と接着剤２１３の硬化を同時に行なうことができる。
【００４１】
そして図４（Ｂ）に示すように保護層２１２を除去する。ここでは保護層２１２に水溶性の樹脂が使われているので、水に溶かして除去する。保護層２１２が残留していると不良の原因となる場合は、除去後の表面に洗浄処理やＯ2プラズマ処理を施し、残留している保護層２１２の一部を除去することが好ましい。
【００４２】
以上の工程によって、半導体素子の転写を行なうことができる。なお、集積回路の三次元化を目的として、２層目の半導体素子を積層する場合には、１層目の半導体素子と同じ要領で転写を行なえば良い。各層間の距離は、各層間の接着に用いられる接着剤の厚さを調整することで制御することができる。接着剤の厚さは、貼り合わせの際の圧力に依存するが、薄くて数μｍ程度で貼り合わせることができる。
【００４３】
なお、転写により表示装置を形成する場合は、その表示素子を転写後に作製する。具体的に液晶表示装置の場合、例えば半導体素子の一つであるＴＦＴに電気的に接続された液晶セルの画素電極や、該画素電極を覆っている配向膜を作製してから転写し、その後、別途作製しておいた対向基板を貼り合わせて液晶を注入し完成させるようにする。本発明の半導体装置に含まれる表示装置には、例えば液晶表示装置、有機発光素子（エレクトロルミネッセンス素子）に代表される発光素子を各画素に備えた発光装置、ＤＭＤ（Digital Micromirror Device）等が代表的に挙げられる。また本発明の半導体装置に含まれる集積回路には、マイクロプロセッサ（ＣＰＵ）、メモリ、電源回路、またその他のデジタル回路やアナログ回路が含まれる。
【００４４】
なお、上述した剥離方法を用いて剥離した半導体素子の転写の手順については、上述した構成に限定されない。
【００４５】
また本発明では、ウェットエッチングを用いて、ボイドを境に半導体素子を剥離するようにしても良い。
【００４６】
この場合、第１の下地膜２０１として酸化珪素膜を用いる。なお、第１の下地膜２０１の材料はこれに限定されず、窒化珪素、窒化酸化珪素等の絶縁膜が望ましい。また第１の下地膜２０１は単一の層に限らず、２層以上の積層構造であってもよい。凹凸の形状は、成膜方法と、剥離の際のエッチングの条件との兼ね合いで、設計者が適宜決めることができる。本実施の形態では、凹部２０３をストライプ形状とし、その長手方向に対し垂直方向における幅Ｗｄを１μｍ以下、深さＷｈを２μｍ以上とする。そして保護層２１２は、後に開口部を形成する領域を覆わないように、該領域を避けて塗布する。
【００４７】
またウェットエッチングを用いる場合、ボイド２０７の一部に到達するような開口部２３０を形成し、半導体素子２０６を覆って保護層２１２を形成する。図５（Ａ）に、開口部２３０を形成した時点での開口部２３０の上面図と、該上面図のＡ−Ａ’における断面図を図５（Ｂ）に示す。なお図５（Ａ）では、半導体素子２０６が有する活性層のレイアウト２３１のみ示している。開口部２３０はボイド２０７の一部に達する程度の深さになるよう、形成する。そして開口部２３０は、半導体素子２０６が形成されている領域を避けて形成する。なお開口部の形成は、本実施の形態に示したタイミングに限定されない。開口部の形成は、保護層２１２を形成する前に行なっても、第２の基板２０９または第３の基板２１１を貼り合わせる前に行なっても良い。或いは、半導体素子の作製工程において開口部を形成するようにしても良い。
【００４８】
そして、エッチャントを開口部２３０からボイド２０７内に拡散させることによって、ボイド２０７の内壁をエッチングしていき、最終的には第２の下地膜２０２を、ボイド２０７において第１の基板２００側と、第２の基板２０９側に剥離させる（図６（Ａ））。この剥離によって、ボイド２０７と交わる面を境に、第２の下地膜２０２が第１の基板２００側と第２の基板２０９側に剥離する他、用いる絶縁膜の種類によっては第１の下地膜２０１一部も第１の基板２００側と第２の基板２０９側に剥離する場合がある。そして図６（Ｂ）に示すように、剥離後に、第２の基板２０９側に剥離された一部の第２の下地膜２０２またはそれに加えて一部の第１の下地膜２０１を、エッチングによりある程度、または完全に除去するようにしても良い。
【００４９】
なお本実施の形態では、エッチャントとして、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）を用い、２０℃においてウェットエッチングを行なう。なおエッチングの条件はこれに限定されず、設計者が適宜選択することが可能である。
【００５０】
なお本実施の形態では剥離の工程を完全にエッチングのみによって行なう例について説明したが、エッチングを行なった後に物理的な力を加えて剥離するようにしても良い。物理的な力としては、例えばノズルから吹き付けられるガスの風圧、超音波等で行なうことができる。また、レーザーの照射や、水流またはその他の液体の噴射によって、基板の端面からボイド２０７を粉砕することで剥離しても良い。
【００５１】
図７を用いて、発光装置の具体的な転写方法について説明する。発光装置の転写は、電界発光層を成膜する前に行なうのが望ましい。本実施の形態では、画素電極を形成した後、画素間の隔壁として用いる有機樹脂膜を成膜する前に転写を行なう場合を例に挙げて説明する。
【００５２】
図７（Ａ）は転写が完了した時点での、画素の断面図に相当する。５０１は駆動回路に用いられるＴＦＴに相当し、５０２は発光素子への電流の供給を制御するＴＦＴに相当する。発光素子の画素電極５０３は、ＴＦＴ５０２に電気的に接続されている。本実施の形態では、画素電極５０３は透明導電膜、例えばＩＴＯで形成されている。なお本実施の形態では、発光素子の画素電極に透明導電膜を用いているが、本発明はこれに限定されない。発光素子からの光の方向を、素子基板側に向かせるのか、それとは反対の方向に向かせるのかによって、発光素子の構成を適宜最適化するのが望ましい。
【００５３】
次に転写終了後、図７（Ｂ）に示すように、画素電極５０３が一部露出するような開口部を有する隔壁５０４を成膜する。本実施の形態では、有機樹脂膜を用いて、隔壁５０４を形成する。そして、隔壁５０４の開口部において画素電極５０３と重なるように、電界発光層５０５、陰極５０６を積層するように成膜する。画素電極５０３と、電界発光層５０５と、陰極５０６とが重なる部分が、発光素子５０７に相当する。
【００５４】
なお、画素電極５０３として用いる透明導電膜は、ＩＴＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。画素電極５０３は、その表面が平坦化されるように、ＣＭＰ法、ポリビニルアルコール系の多孔質体を用いて拭浄で研磨しても良い。またＣＭＰ法を用いた研磨後に、画素電極５０３の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。電界発光層５０５は、発光層単独かもしくは発光層を含む複数の層が積層された構成を有している。また陰極５０６は、仕事関数の小さい導電膜であれば公知の他の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。
【００５５】
なお隔壁５０４は、電界発光層５０５が成膜される前に、吸着した水分や酸素等を除去するために真空雰囲気下で加熱しておくことが望ましい。具体的には、１００℃〜２００℃、０．５〜１時間程度、真空雰囲気下で加熱処理を行なう。望ましくは３×１０-7Ｔｏｒｒ以下とし、可能であるならば３×１０-8Ｔｏｒｒ以下とするのが最も望ましい。そして、隔壁５０４に真空雰囲気下で加熱処理を施した後に電界発光層５０５を成膜する場合、成膜直前まで真空雰囲気下に保つことで、信頼性をより高めることができる。
【００５６】
また、画素電極５０３が露出している、隔壁５０４の開口部は、その端部に丸みを帯びている方が望ましい。開口部の端部が丸みを帯びていることで、電界発光層５０５が端部において極端に薄くなって穴があいたりするのを防ぐことができ、画素電極５０３と陰極５０６がショートすることによる発光素子５０７の不良を極力抑えることができる。また、端部において電界発光層５０５の応力を緩和させることで、発光領域が減少するシュリンクとよばれる不良を低減させることができ、信頼性を高めることができる。具体的には、開口部における有機樹脂膜の断面が描いている曲線の曲率半径が、０．２〜２μｍ程度であることが望ましい。
【００５７】
そして水分や酸素などの発光素子５０７の劣化を促進させる原因となる物質が、発光素子５０７に入るのを防止するために、発光素子５０７を保護膜５０８で覆う。代表的には、例えばＤＬＣ膜、窒化炭素膜、ＲＦスパッタ法で形成された窒化珪素膜等を、保護膜５０８として用いるのが望ましい。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすい膜とを積層させて、保護膜５０８として用いることも可能である。
【００５８】
そして、保護膜５０８を成膜した後に、さらに発光素子の封止を確かなものにするために、乾燥剤を添加した樹脂で、発光素子５０７を覆うようにしても良い。なお、該乾燥剤を添加した樹脂で、後に転写される半導体素子を貼り合わせるようにしても良い。
【００５９】
上述したように本発明では、凹凸の絶縁膜を用いることで、ボイドの大きさ、形状、レイアウトを最適化しやすく、剥離の際に必要な物理的な力、または剥離を促進させるための処理時間を抑えることができ、結果、剥離の際に半導体素子にかかる負担を小さくすることができる。また本発明では、凹凸の絶縁膜を用いることで、ボイドの大きさ、形状、レイアウトを最適化しやすい。そのため効率的にエッチャントをボイド内に拡散させることができ、エッチャントに接触するボイドの内壁の面積を増やすことができるので、エッチングの処理時間を短くすることができる。またエッチング後に物理的な力によって半導体素子を剥離する場合は、剥離に必要な物理的な力をも抑えることができる。よって結果的に、剥離の際に半導体素子にかかる負担を小さくすることができる。また本発明では、剥離は半導体素子に直接レーザーを照射したり、半導体素子の特性に影響を与えるような加熱処理を行なったりする必要はないので、半導体膜に与えられる損傷を抑えることができる。また、ボイドの存在によって、第２の下地膜や半導体膜の内部応力を緩和することができ、半導体素子の作製工程におけるストレスマイグレーションを抑えることができる。
【００６０】
（実施の形態２）
本実施の形態では、絶縁膜を用いた、凹凸を有する第１の下地膜の作製方法について説明する。なお本実施の形態で示す作製方法及びその構造はほんの一例であり、本発明で用いられる第１の下地膜は無論これに限定されない。
【００６１】
まず、図８（Ａ）に示すように、第１の基板６０１上に第１の絶縁膜６０２を成膜する。第１の絶縁膜６０２は本実施例では酸化窒化珪素を用いるがこれに限定されず、後に形成される第２の絶縁膜との、エッチングにおける選択比が大きい絶縁膜であれば良い。本実施例では第１の絶縁膜６０２を、ＣＶＤ法でＳｉＨ4とＮ2Ｏを用いて５０〜２００nmの厚さになるように形成する。なお第１の絶縁膜は単層であっても、複数の絶縁膜を積層した構造であってもよい。
【００６２】
次に、図８（Ｂ）に示すように、第１の絶縁膜６０２に接するように第２の絶縁膜６０３を形成する。第２の絶縁膜６０３は、後の工程におけるパターニングによって凸部を構成することになるので、凸部の深さを考慮し、その膜厚を設定する必要がある。本実施例では第２の絶縁膜６０３として酸化珪素を用い、プラズマＣＶＤ法を用いて膜厚０．５μｍ〜３μｍとなるように成膜する。
【００６３】
次に、図８（Ｃ）に示すようにマスク６０４を形成し、第２の絶縁膜６０３をエッチングする。なお本実施例では、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）をエッチャントとし、２０℃においてウェットエッチングを行なう。このエッチングにより、凸部６０５が形成される。第１の絶縁膜６０２と凸部６０５とを合わせて第１の下地膜とみなす。
【００６４】
なお、第１の絶縁膜６０２として窒化アルミニウム、窒化酸化アルミニウムまたは窒化珪素を用い、第２の絶縁膜６０３として酸化珪素膜を用いる場合、ＲＦスパッタ法を用いて第２の絶縁膜６０３をパターニングすることが望ましい。第１の絶縁膜６０２として用いる窒化アルミニウム、窒化酸化アルミニウムまたは窒化珪素は熱伝導度が高いので、発生した熱をすばやく拡散することができ、ＴＦＴの劣化を防ぐことができる。
【００６５】
次に、図８とは異なる下地膜の形成の仕方について説明する。まず図９（Ａ）に示すように第１の基板７０１上に絶縁膜７０２を形成する。絶縁膜７０２は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜などで形成する。酸化珪素膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ酸テトラエチル（Tetraethyl  Orthosilicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。酸化窒化珪素膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化珪素膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化珪素膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、窒化珪素膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【００６６】
絶縁膜７０２は、後の工程におけるパターニングによって凸部を構成することになるので、凸部の深さを考慮し、その膜厚を設定する必要がある。本実施の形態では、その膜厚を０．５μｍ〜３μｍとする。
【００６７】
次に図９（Ｂ）に示すように、フォトリソグラフィーの技術を用いてマスク７０３を形成する。そして、エッチングにより不要な部分を除去して、凸部を有する第１の下地膜７０４を形成する。エッチングには、フッ素系のガスを用いたドライエッチング法を用いても良いし、フッ素系の水溶液を用いたウェットエッチング法を用いても良い。後者の方法を選択する場合には、例えば、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）でエッチングすると良い。
【００６８】
なお図９（Ｂ）に示した状態で第１の下地膜７０４を完成としても良いが、さらに第１の下地膜７０４及び第１の基板７０１を覆うように、絶縁膜を成膜しても良い。この絶縁膜は第１の下地膜７０４の露出している部分を覆うことを目的としており、後に形成される第２の下地膜とは異なり、ボイドを形成しない程度に薄く、ステップカバレッジの良い膜で形成する。よって、凸部の深さ及び開口部の面積を考慮して、その膜厚を定めるのが望ましい。上記絶縁膜は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜などで形成することができる。
【００６９】
（実施の形態３）
本実施の形態では、第１の下地膜として金属膜を用いる場合の、本発明の剥離方法について説明する。
【００７０】
まず、図１０（Ａ）に示すように、凹凸を有する第１の下地膜８０１を第１の基板８００上に形成する。第１の基板８００は、実施の形態１に示した絶縁膜を用いる場合と同様に、後の工程の処理温度に耐えうる材質であれば良い。また本実施の形態では、第１の下地膜８０１としてＷを用いる。本実施の形態では、スパッタ法を用いて第１の基板８００上に金属膜を成膜し、パターニングすることで、第１の下地膜８０１を得る。第１の下地膜８０１は単一の層に限らず、２層以上の金属膜の積層構造であってもよい。
【００７１】
凹凸の形状は、成膜方法と、剥離の方法との兼ね合いで、設計者が適宜決めることができる。本実施の形態では、凹部８０２をストライプ形状とし、その長手方向に対し垂直方向における幅Ｗｄを１μｍ以下、深さＷｈを２μｍ以上とする。
【００７２】
そして第１の下地膜８０１の成膜後、大気に曝すことなく第２の下地膜８０３を積層するように成膜する。ここでは第２の下地膜８０３として酸化珪素膜を、スパッタ法を用いて成膜する。本実施の形態では、第２の下地膜８０３の成膜の際に、スパッタの前段階としてターゲットと基板との間をシャッターで遮断してプラズマを発生させる、プレスパッタを行なう。プレスパッタはＡｒを１０ｓｃｃｍ、Ｏ2をそれぞれ３０ｓｃｃｍの流量とし、第１の基板８００の温度を２７０℃、成膜パワーを３ｋＷの平行状態に保って行なう。プレスパッタにより、第１の下地膜８０１と第２の下地膜８０３の間に極薄い数ｎｍ（ここでは３ｎｍ）程度の金属酸化膜８０４が形成される。金属酸化膜８０４は、第１の下地膜８０１の表面が酸化することで形成される。よって本実施の形態では、金属酸化膜８０４は酸化タングステンで形成される。
【００７３】
なお本実施の形態では、プレスパッタにより金属酸化膜８０４を形成しているが、本発明はこれに限定されない。例えば酸素、または酸素にＡｒ等の不活性ガスを添加し、プラズマにより意図的に第１の下地膜８０１の表面を酸化し、金属酸化膜８０４を形成するようにしても良い。プレスパッタ以外の方法で金属酸化膜を形成する場合、第２の下地膜８０３の成膜方法はスパッタ法に限定されず、塗布法、プラズマＣＶＤ法等を用いて成膜することができる。
【００７４】
第２の下地膜８０３は絶縁膜であることが望ましく、具体的には酸化珪素、窒化珪素、窒化酸化珪素やその他の公知の絶縁膜を用いることができる。本実施の形態では、第２の下地膜８０３として酸化珪素を、スパッタ法を用いて成膜する。第２の下地膜８０３の膜厚は、凹部８０２における開口部が閉じることで、ボイド８０５が形成される程度の膜厚になるよう成膜する。よってその膜厚は、凹部８０２の形状や成膜方法によって適宜定めるのことが望ましい。本実施の形態では、第１の下地膜８０１の凸部８０６上における膜厚が１μｍ程度となるように成膜する。
【００７５】
なお、スパッタ法を用いる場合、第１の基板８００の端面にも成膜が施される。そのため、後の工程における剥離の際に、ボイド８０５を境にした第２の下地膜８０３の剥離が妨げられるのを防ぐために、端面に成膜された第２の下地膜８０３をＯ2アッシングなどで選択的に除去したり、第１の基板８００の端部をダイシング等でカットしたりすることが好ましい。
【００７６】
そして、実施の形態１に示した絶縁膜を用いる場合と同様に、第３の下地膜８１３を成膜し、該第３の下地膜８１３上に半導体素子８０７、ここではＴＦＴを形成する（図１０（Ｃ））。ただし、本実施の形態では、半導体素子の作製工程中において、後の剥離を行ない易くするために、金属酸化膜８０４を結晶化させる。結晶化により、金属酸化膜８０４が粒界において割れやすくなり、脆性を高めることができる。本実施の形態では、４２０℃〜５５０℃、０．５〜５時間程度加熱処理を行ない、結晶化を行なう。なお、金属酸化膜を結晶化するための加熱処理は、半導体素子８０７を形成する前であってもよいし、或いは、半導体素子を形成する工程において行なわれる熱処理が、この金属酸化膜の結晶化の工程を兼ねていても良い。
【００７７】
そして、実施の形態１に示した絶縁膜を用いる場合と同様に、半導体素子８０７を覆って、保護層８０８を形成する。次いで、両面テープ８０９を用い、保護層８０８に第２の基板８１０を貼り付け、さらに両面テープ８１１を用い、第１の基板８００に第３の基板８１２を貼り付ける。次に、ボイド８０５または金属酸化膜８０４において第２の下地膜８０３が第１の基板８００側と、第２の基板８１０側に部分的に分かれるように、剥離開始のきっかけとなる処理を行なう。そして、第２の下地膜８０３を、ボイド８０５または金属酸化膜８０４において第１の基板８００側と、第２の基板８１０側に剥離するように、物理的に引き剥がす（図１０（Ｄ））。この引き剥がしによって、そして第２の基板８１０側に半導体素子８０７が貼り付いたまま分離する。
【００７８】
以下、実施の形態１に示した絶縁膜を用いる場合と同様の工程を経て、半導体素子の転写を行なうことができる。
【００７９】
本実施の形態のように、金属酸化膜を結晶化により脆弱化させておくことで、剥離の際に必要な物理的な力、または剥離を促進させるための処理時間をさらに抑えることができ、半導体素子への負担を軽減させることができる。
【００８０】
なお本実施の形態では、第１の下地膜に用いる金属膜として、タングステンを用いているが、本発明において金属膜はこの材料に限定されない。その表面に金属酸化膜が形成され、該金属酸化膜を結晶化することで基板を引き剥がすことができるような金属を含む材料であれば良い。例えば、ＴｉＮ、ＷＮ、Ｍｏ等を用いることができる。またこれらの合金を金属膜として用いる場合、その組成比によって結晶化の際の加熱処理の最適な温度が異なる。よって組成比を調整することで、半導体素子の作製工程にとって妨げとならない温度で加熱処理を行なうことができ、半導体素子のプロセスの選択肢が制限されにくい。
【実施例１】
【００８１】
本実施例では、本発明の剥離方法を用いて剥離される、ＴＦＴの作製方法及び構造の一例について説明する。
【００８２】
まず第３の下地膜上に島状の半導体膜９０１を形成し、該島状の半導体膜９０１を覆ってゲート絶縁膜９０２、第１の導電膜９０３、第２の導電膜を順に成膜する。そして第２の導電膜をパターニングすることで、ゲート電極の一部として機能する第１のゲート電極９０４を形成する。そして、該第１のゲート電極９０４をマスクとして用い、島状の半導体膜９０１に一導電型を付与する不純物元素を添加する。本実施例では、例えばｎ型の不純物元素を添加する例について示す。上記不純物元素の添加により、島状の半導体膜９０１に第１の不純物領域９０５が形成される（図１１（Ａ））。
【００８３】
次に、第１のゲート電極９０４及び第１の導電膜９０３を覆って、サイドウォール形成用の絶縁膜９０６を成膜する（図１１（Ｂ））。絶縁膜９０６は、酸化珪素、窒化珪素、酸化窒化珪素やその他の絶縁膜を用いることができる。
【００８４】
そして、サイドウォール形成用の絶縁膜９０６を異方性エッチングすることで、絶縁膜からなるサイドウォール９０７が形成される。図１１（Ｃ）に、エッチングによって得られるサイドウォール９０７の形状を示す。図１１（Ｃ）では、サイドウォール９０７が第１のゲート電極９０４の側壁のみを覆っているが、第１のゲート電極９０４の上面の一部または全てを覆うように形成されていても良い。またサイドウォール９０７は、ゲート絶縁膜９０２及び第１の導電膜９０３を間に挟んで、第１の不純物領域９０５の一部とのみ重なっている。つまり島状の半導体膜９０１の一部には、サイドウォール９０７と重ならない領域が存在する。この領域にソース領域、ドレイン領域を形成するために、再び島状の半導体膜９０１に、先の不純物の添加工程と同じ一導電型を付与する不純物を、第１のゲート電極９０４及びサイドウォール９０７をマスクとして添加する。この不純物の添加工程によって、ソース領域、ドレイン領域として機能する第２の不純物領域９０８が形成される。第２の不純物領域９０８に含まれる不純物の濃度は、第１の不純物領域９０５に含まれる不純物濃度よりも高くなるようにする。
【００８５】
なお、第１のゲート電極９０４とサイドウォール９０７のうち、サイドウォール９０７とのみ重なる、島状の半導体膜９０１の一部９０９は、もともと第１の不純物領域９０５の一部であるので、第２の不純物領域９０８よりも低い濃度で不純物が添加されている。この９０９で示す領域（以下、第１の不純物領域と区別するために、第３の不純物領域とする）は、ＬＤＤ領域として機能する。
【００８６】
次に、第１のゲート電極９０４及びサイドウォール９０７をマスクとして、第１の導電膜９０３をエッチングし、ゲート電極の一部として機能する第２のゲート電極９１０を形成する。第２のゲート電極９１０は、ゲート絶縁膜９０２を間に挟んで、第３の不純物領域９０９と重なっている。
【００８７】
なお本発明の剥離方法を適用することができる半導体素子は、本実施例に示したＴＦＴに限定されない。また半導体素子はＴＦＴに限定されず、例えば、記憶素子（メモリ）、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタ等、あらゆる回路素子に適用することができる。
【実施例２】
【００８８】
図１２に、本発明の剥離方法を用いて形成された表示装置の外観図を示す。図１２に示す表示装置は、複数の画素が設けられた画素部１５０３と、画素を選択する走査線駆動回路１５０１と、前記選択された画素にビデオ信号を供給する信号線駆動回路１５０２とを有する。そして画素部１５０３、信号線駆動回路１５０２または走査線駆動回路１５０１の駆動に用いられる各種信号及び電源電位は、ＦＰＣ１５０４を介して供給される。そして本実施例では、半導体素子が転写された素子基板１５０５として、プラスチック基板を用いる。プラスチック基板を素子基板として用い、表示装置を形成することで、ガラス基板を用いた場合に比べて表示装置自体の機械的強度を高めることができ、またその薄膜化、軽量化も実現することができる。
【実施例３】
【００８９】
本実施例では、第１の下地膜の形状の一例について説明する。
【００９０】
図１３に、第１の下地膜を形成した時点での、第１の基板１１００の上面図を示す。図１３に示すように第１の下地膜は、ストライプ状に並べられた部分１１００ａと、矩形状の凹部が複数並ぶように設けられた部分１１００ｂとに分けられる。１１００ａに示した部分では、凸部間に存在する凹部に、ボイドが形成される。また１１００ｂに示した部分では、複数並べられた矩形状の凹部に、ボイドが形成される。
【００９１】
ボイドの体積は、１１００ａに示した部分は、ストライプ状に配置された凸部間の幅（言い換えると凹部の幅）によって制御することができる。また１１００ｂに示した部分は、複数並べられた矩形状の凹部の、長手方向に対して垂直の方向における幅（言い換えると凹部の幅）によって制御することができる。
【００９２】
そして本実施例では、後の工程において剥離を行なう際、１１００ａに示した部分に、剥離のきっかけとなるような処理を施し、該部分から剥離を開始する。そのため、１１００ｂに示した部分よりも剥離が比較的容易に行なえるように、１１００ｂに示した部分よりも１１００ａに示した部分の凹部の幅を狭くし、ボイドの体積をより大きくする。
【００９３】
なお、１１００ｂに示した部分は、１１００ａに示した部分とは異なり、半導体素子が形成される領域に、その凹部が広く存在している。そのため、各工程において用いられる様々な溶液が、１１００ａに示した部分よりも１１００ｂに示した部分において、その凹部に残留しやすい。よって、凹部に残留した溶液が、後の工程において悪影響を及ぼすのを防ぐために、１１００ｂに示した部分において、第１の下地膜の凹部の四方を完全に凸部で囲むように、レイアウトを行なうのが望ましい。
【００９４】
なお凹部の形状は、本発明に示した構成に限定されない。凹部は必ずしも矩形である必要はなく、ボイドが形成されるのであれば、その他の形状を有していても、本発明の効果を得ることができる。
【実施例４】
【００９５】
実施の形態１のＲＦスパッタ法を用いた第２の下地膜２０２の成膜方法について、その具体的な成膜条件について説明する。
【００９６】
本実施例では、基板温度を１００〜２００℃、例えば１５０℃とし、直径３０５ｍｍのＳｉＯ2ターゲットを用い、ＲＦ電力３ｋＷ、圧力０．４ＰａのＡｒ雰囲気下において成膜を行なう。そしてＡｒの流量はトータルで６０ｓｃｃｍとし、そのうち１０ｓｃｃｍは加熱により温度を上昇させ、基板の裏側に吹き付けて、基板温度の変化を抑えるようにする。また成膜速度は６８〜７２ｎｍ／ｍｉｎとする。
【００９７】
上述した成膜条件で成膜された第２の下地膜２０２を、ウェットエッチングで剥離する場合、エッチャントとして、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）を用いる。そして、２０℃においてウェットエッチングすることで、３６０ｎｍ〜８００ｎｍ／ｍｉｎ程度のエッチレートでエッチングを行なうことができる。なおエッチングの条件はこれに限定されず、設計者が適宜選択することが可能である。
【００９８】
なお本実施例で示した成膜条件はほんの一例であり、第２の下地膜の成膜条件はこれに限定されない。
【実施例５】
【００９９】
本実施例では、第１の下地膜及び開口部のレイアウトの一実施例について説明する。
【０１００】
図１４（Ａ）に、第１の下地膜を形成した時点での、第１の下地膜２１００の上面図を示す。図１４（Ａ）に示すように第１の下地膜２１００は、矩形状の凹部２１０１が複数並ぶように設けられており、凹部２１０１の長手方向に向かって延びるように、ボイドが形成される。ボイドの体積は、複数並べられた矩形状の凹部２１０１の、長手方向に対して垂直の方向における幅（言い換えると凹部の幅）によって制御することができる。なお各凹部２１０１に形成されるボイドは、単数であっても複数であってもどちらでも良い。
【０１０１】
また２１０２は後の工程において開口部が形成される領域に相当する。また２１０３に示す領域は、後の工程において半導体素子が形成される領域に相当する。開口部となる領域２１０２は、半導体素子が形成される領域２１０３と互いに重ならないようにレイアウトするのが望ましい。
【０１０２】
そして図１４（Ａ）では、開口部となる領域２１０２が一箇所のみであり、該領域２１０２は複数の凹部２１０１と少なくとも一部重なっている。そして開口部となる領域２１０２と凹部２１０１とが重なる部分においてボイドの内壁が露出させ、エッチャントに浸すことで、開口部となる領域２１０２とは重ならない領域に渡って、ボイドの内部にエッチャントを拡散させることができる。
【０１０３】
次に図１４（Ｂ）を用いて、開口部のレイアウトが図１４（Ａ）とは異なる一実施例について説明する。図１４（Ｂ）は、第１の下地膜を形成した時点での、第１の下地膜２１００の上面図を示している。第１の下地膜２１００のレイアウトは、図１４（Ａ）の場合と同じである。２１０５ａ、２１０５ｂは後の工程において開口部が形成される領域に相当する。２１０４に示す領域は、後の工程において半導体素子が形成される領域に相当する。開口部となる領域２１０５ａ、２１０５ｂは、半導体素子の形成される領域２１０３と互いに重ならないようにレイアウトするのが望ましい。
【０１０４】
そして図１４（Ｂ）では、開口部となる領域２１０５ａ、２１０５ｂが、領域２１０４を間に挟むようにレイアウトされている。また図１４（Ｂ）では、開口部となる各領域２１０５ａ、２１０５ｂが、複数の凹部２１０１と少なくとも一部重なっている。そして開口部となる領域２１０５ａ、２１０５ｂと凹部２１０１とが重なる部分においてボイドの内壁が露出させ、エッチャントに浸すことで、開口部となる領域２１０５ａ、２１０５ｂとは重ならない領域に渡って、ボイドの内部にエッチャントを拡散させることができる。そして１つの凹部２１０１に開口部を２つ設けることで、ボイド内のエッチャントの拡散をより効率的に行なうことができ、エッチングの処理時間を短く済ませることができる。
【０１０５】
なお、図１４（Ａ）、図１４（Ｂ）の両方において言えることだが、第１の下地膜２１００の凹部２１０１は、半導体素子が形成される領域２１０３、２１０４と重なっている。そのため、各工程において用いられる様々な溶液が凹部に残留する場合がある。よって、凹部に残留した溶液が、後の工程において悪影響を及ぼすのを防ぐために、第１の下地膜の凹部の四方を完全に凸部で囲むように、レイアウトするのが望ましい。
【０１０６】
なお凹部の形状は、本発明に示した構成に限定されない。凹部は必ずしも矩形である必要はなく、ボイドが形成されるのであれば、その他の形状を有していても、本発明の効果を得ることができる。
【図面の簡単な説明】
【０１０７】
【図１】本発明の剥離方法で用いるボイドの形成方法。
【図２】本発明の剥離方法を示す図。
【図３】本発明の剥離方法を示す図。
【図４】本発明の剥離方法を示す図。
【図５】本発明の剥離方法を示す図。
【図６】本発明の剥離方法を示す図。
【図７】本発明の剥離方法を用いた表示装置の作製方法を示す図。
【図８】絶縁膜を用いた凹凸の作製方法を示す図。
【図９】絶縁膜を用いた凹凸の作製方法を示す図。
【図１０】第１の下地膜として金属膜を用いた場合の、本発明の剥離方法を示す図。
【図１１】ＴＦＴの作製工程を示す図。
【図１２】半導体素子の転写により得られる表示装置の外観図。
【図１３】凹凸のレイアウトの一例を示す図。
【図１４】凹凸のレイアウトの一例を示す図。
【符号の説明】
【０１０８】
１００  第１の下地膜
１００ａ  凹部
１００ｂ  凸部
１０１  第２の下地膜
１０２  エッジ近傍
１０３  ボイド
２００  第１の基板
２０１  第１の下地膜
２０２  第２の下地膜
２０３  凹部
２０４  凸部
２０５  第３の下地膜
２０６  半導体素子
２０７  ボイド
２０８  両面テープ
２０９  第２の基板
２１０  両面テープ
２１１  第３の基板
２１２  保護層
２１３  接着剤
２１４  素子基板
２３０  開口部
２３１  活性層のレイアウト
【図１】
2004282048.tif 000003
【図２】
2004282048.tif 000004
【図３】
2004282048.tif 000005
【図４】
2004282048.tif 000006
【図５】
2004282048.tif 000007
【図６】
2004282048.tif 000008
【図７】
2004282048.tif 000009
【図８】
2004282048.tif 000010
【図９】
2004282048.tif 000011
【図１０】
2004282048.tif 000012
【図１１】
2004282048.tif 000013
【図１２】
2004282048.tif 000014
【図１３】
2004282048.tif 000015
【図１４】
2004282048.tif 000016