(57)【要約】【課題】ＰＡＤノード側をドライブするメインバッファ出力状態が、ＬからＨ、又は、ＨからＬへ変化するときにでも、貫通電流を発生させずに、消費電力を減らし、またトランジスタの劣化を防ぐことのできる出力装置を提供する。【解決手段】出力バッファ２２は、入力端子２１にＬＳＩチップ側から入力されるデータをバス側にＰＡＤノード２５を介して出力するモードにするか或いはハイインピーダンスのモードにするかを制御端子２３への制御入力ＥＮに応じて選択する。バスキーパ回路２８は、出力バッファ２２にてハイインピーダンスモードになったときにはＰＡＤノード２５を出力バッファ２２のＨレベル又はＬレベルに設定し、かつ出力バッファ２２が出力モードになったときには無効化される。【選択図】  図２
2004362346.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路から入力されたデータをバスに出力する出力装置において、
前記半導体集積回路から入力端子に入力されたデータを前記バスへの接続ノードを介して出力するモードにするか或いはハイインピーダンスのモードにするかを制御端子への制御入力に応じて選択する出力バッファ手段と、
前記バスの電位の不定状態の影響から前記出力バッファ手段に不要な電流を流さないために前記バスの状態を保持するバスキーパ手段とを備え、
前記バスキーパ手段は前記出力バッファ手段にてハイインピーダンスモードになったときには前記バスへの接続ノードを前記出力バッファ手段のＨレベル又はＬレベルに設定し、かつ前記出力バッファ手段が出力モードになったときには無効化される
ことを特徴とする出力装置。
【請求項２】
共通のバスに接続された複数の半導体集積回路の何れか一つの半導体集積回路の出力装置として用いられることを特徴とする請求項１記載の出力装置。
【請求項３】
前記何れか一つの半導体集積回路は、前記複数の半導体集積回路の内で駆動電流が最も大きいものであることを特徴とする請求項２記載の出力装置。
【請求項４】
前記何れか一つの半導体集積回路は、前記複数の半導体集積回路の内で出力頻度が最も多いものであることを特徴とする請求項２記載の出力装置。
【請求項５】
前記出力バッファ手段の前記接続ノードへの電位状態がＬレベルからＨレベルに変化するときに、前記バスキーパ手段を無効化することを特徴とする請求項１記載の出力装置。
【請求項６】
前記出力バッファ手段の前記接続ノードへの電位状態がＨレベルからＬレベルに変化するときに、前記バスキーパ手段を無効化することを特徴とする請求項１記載の出力装置。
【請求項７】
前記バスキーパ手段は、相補的なＭＯＳインバータの電源電圧側及びグランド側にそれぞれ制御用ＭＯＳトランジスタを接続してなる第１の反転部を入力側に、前記第１の反転部と同じ構成の第２の反転部を出力側に備え、前記出力バッファ手段が出力モードにされると、それぞれ電源電圧側に接続されている制御用ＭＯＳトランジスタとグランド側に接続されている制御用ＭＯＳトランジスタとを開放して、無効化状態となることを特徴とする請求項１記載の出力装置。
【請求項８】
前記バスキーパ手段は、前記制御入力と同じ入力符号の値を反転する第３の反転手段を備え、前記出力バッファ手段が出力モードにされると前記制御端子への制御入力と同じ符号の値を前記第１の反転部及び第２の反転部のグランド側の制御用ＭＯＳトランジスタが受けてオフとされ、また前記制御入力を第３の反転部が受けて反転した符号の値を前記第１の反転部及び第２の反転部の電源電圧側のローアクティブの制御用ＭＯＳトランジスタが受けてオフとされることを特徴とする請求項７記載の出力装置。
【請求項９】
前記バスキーパ手段は、前記第１の反転部の出力からと第２の反転部の入力に向かうノードと接地との間に、前記第３の反転部の出力がゲートに接続されるトランジスタを設け、不定状態を無くすために用いることを特徴とする請求項７記載の出力装置。
【請求項１０】
バス側から供給されたデータを半導体集積回路に入力すると共に、半導体集積回路から入力されたデータをバスに出力する双方向入出力装置において、
前記半導体集積回路から入力端子に入力されたデータを前記バスへの接続ノードを介して出力するモードにするか或いはハイインピーダンスのモードにするかを制御端子への制御入力に応じて選択する出力バッファ手段と前記バス側から供給されたデータを前記半導体集積回路に入力する入力バッファ手段とを備える双方向入出力バッファ手段と、
前記バスの電位の不定状態の影響から前記双方向入出力バッファ手段の前記出力バッファ手段及び入力バッファ手段に不要な電流を流さないために前記バスの状態を保持するバスキーパ手段とを備え、
前記バスキーパ手段は、前記出力バッファ手段にてハイインピーダンスモードになったときには前記バスへの接続ノードを前記出力バッファ手段のＨレベル又はＬレベルに設定し、かつ前記出力バッファ手段が出力モードになったときには無効化される
ことを特徴とする双方向入出力装置。
【請求項１１】
共通のバスに接続された複数の半導体集積回路の何れか一つの半導体集積回路の双方向入出力装置として用いられることを特徴とする請求項１０記載の双方向入出力装置。
【請求項１２】
前記何れか一つの半導体集積回路は、前記複数の半導体集積回路の内で駆動電流が最も大きいものであることを特徴とする請求項１１記載の双方向入出力装置。
【請求項１３】
前記何れか一つの半導体集積回路は、前記複数の半導体集積回路の内で出力頻度が最も多いものであることを特徴とする請求項１１記載の双方向入出力装置。
【請求項１４】
前記出力バッファ手段の前記接続ノードの電位状態がＬレベルからＨレベルに変化するときに、前記バスキーパ手段を無効化することを特徴とする請求項１０記載の双方向入出力装置。
【請求項１５】
前記出力バッファ手段の前記接続ノードの電位状態がＨレベルからＬレベルに変化するときに、前記バスキーパ手段を無効化することを特徴とする請求項１０記載の双方向入出力装置。
【請求項１６】
前記バスキーパ手段は、相補的なＭＯＳインバータの電源電圧側及びグランド側にそれぞれ制御用ＭＯＳトランジスタを接続してなる第１の反転部を入力側に、前記第１の反転部と同じ構成の第２の反転部を出力側に備え、前記出力バッファ手段が出力モードにされると、それぞれ電源電圧側に接続されている制御用ＭＯＳトランジスタとグランド側に接続されている制御用ＭＯＳトランジスタとを開放して、無効化状態となることを特徴とする請求項１０記載の双方向入出力装置。
【請求項１７】
前記バスキーパ手段は、前記制御入力と同じ入力符号の値を反転する第３の反転手段を備え、前記出力バッファ手段が出力モードにされると前記制御端子への制御入力と同じ符号の値を前記第１の反転部及び第２の反転部のグランド側の制御用ＭＯＳトランジスタが受けてオフとされ、また前記制御入力を第３の反転部が受けて反転した符号の値を前記第１の反転部及び第２の反転部の電源電圧側のローアクティブの制御用ＭＯＳトランジスタが受けてオフとされることを特徴とする請求項１６記載の双方向入出力装置。
【請求項１８】
前記バスキーパ手段は、前記第１の反転部の出力からと第２の反転部の入力に向かうノードと接地との間に、前記第３のインバータの出力がゲートに接続されるトランジスタを設け、不定状態を無くすために用いることを特徴とする請求項１６記載の双方向入出力装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路から入力されたデータをバスに出力する出力装置、バス側から供給されたデータを半導体集積回路に入力すると共に、半導体集積回路から入力されたデータをバスに出力する双方向入出力装置に関する。
【０００２】
【従来の技術】
図９に示すようなシステム基板５０上のバス５１を複数チップ（ＬＳＩ）５２〜５５で共有するような場合、全てのＬＳＩがバス５１を開放するときがある。このようなとき、そのバス５１を最終電位状態のままキープしておきたい。全てのＬＳＩ５２〜５５がデータの伝送を止めてどこからも出力信号が出ていないとき、バスの電位が不定状態になると、その影響によりＬＳＩ内部の入力バッファには電源からグランドに向かって貫通電流が流れてしまうことがあるためである。
【０００３】
そこで、前記貫通電流を防止するために、特開平６−８５６５３号公報に開示されているように、バスキーパ回路を設けて、前記バスの不定状態の電位が前記入力バッファを構成するインバータの論理しきい値の上か下かによって電源電圧又はグランドレベルに張り付けるようにしてバスを保持するバスキーパ回路が考えられてきた。
【０００４】
図１０は、バスキーパ回路を内蔵した一般的な双方向Ｉ／Ｏセル６０を示している。この双方向Ｉ／Ｏセル６０は図９に示した例えばＬＳＩ５５に内蔵されている。ＬＳＩチップ５５ａ側から入力されるデータは、スリーステイト型の出力バッファ部６２の入力端子６１に供給される。出力バッファ部６２には制御端子６４から制御入力ＥＮが供給される。この制御入力ＥＮに応じて出力バッファ部６２は、入力端子６１を介してチップ５５ａから供給されたデータを出力端子６３を介してバス５１側に接続されるＰＡＤノード６４に供給するか或いは供給せずにハイインピーダンス状態にする。また双方向Ｉ／Ｏセル６０は、バス５１を介して他のＬＳＩ等から送られてきたデータをＰＡＤノード６５、入力バッファ部６６を介して出力端子６７からチップ５５ａ内部に供給する。ＥＳＤ保護抵抗６８とＥＳＤ保護ダイオード６９は、入力バッファ部６６の静電放電保護のために設けられている。ＥＳＤ保護抵抗６８と入力バッファ６６との間にはバスキーパ回路７０が設けられている。バスキーパ回路７０は、一般的にインバータ７１、７２を二つ使用したラッチ回路構成になっている。また、バスキーパ回路７０の反転回路の駆動能力は、最低限バス５１の状態を保持できるよう、十分小さな値に設定され、かつ、バス５１を駆動するトランジスタＴｒが充分に打ち勝つことができるトランジスタＴｒサイズで考慮されている。
【０００５】
このようなバスキーパ回路７０は、図９に示すＬＳＩ５２〜５５のうちどれか一つのチップに内蔵されていれば（ここではチップ５５に内蔵されている）、最終値を保持することが可能である。
【０００６】
図１１は、図１０の双方向Ｉ／Ｏセル６０の出力バッファ部６２とバスキーパ回路７０の詳細な回路構成を示す図である。この図１１により、双方Ｉ／Ｏセル６０の詳細な動作を説明する。
【０００７】
出力バッファ６２は、入力端子６１と制御端子６４を接続し、チップ５５ａからのデータを制御入力ＥＮに基づいて取り込む制御回路６２０と、この制御回路にＣ−ＭＯＳ形態６２１で接続されるＰ−ＭＯＳトランジスタＰ１とＮ−ＭＯＳトランジスタＮ１とを備える。制御回路６２０の出力がＰ−ＭＯＳトランジスタＰ１のローアクティブゲート及びＮ−ＭＯＳトランジスタＮ１のゲートに供給され、ドレインを共通として出力端子６３に接続している。Ｐ−ＭＯＳトランジスタＰ１のソースは電源電圧に接続され、Ｎ−ＭＯＳトランジスタＮ１のソースはグランドに接続されている。
【０００８】
バスキーパ回路７０は、前述したようにインバータ７１、７２を使用しラッチ回路構成になっている。インバータ７２（ＩＮＶ２）は、前記出力端子６３からの出力をインバータ７１（ＩＮＶ１）で反転したものをＣ−ＭＯＳ形態７２０で接続されるＰ−ＭＯＳトランジスタＰ２とＮ−ＭＯＳトランジスタＮ２のそれぞれのゲートで受ける。Ｐ−ＭＯＳトランジスタＰ２のゲートは反転入力となる。これらのトランジスタＰ２及びＮ２もドレインを共通として出力端子７２１に接続している。Ｐ−ＭＯＳトランジスタＰ２のソースは電源電圧に接続され、Ｎ−ＭＯＳトランジスタＮ２のソースはグランドに接続されている。
【０００９】
出力バッファ６２からＰＡＤノード６５へのデータ出力を止めるとき、制御端子６４へは、例えば“Ｈ”の制御入力ＥＮが供給される。すると、バスキーパ回路７０は、出力バッファ６２のＰＡＤノード６５への出力レベルがインバータ７１の論理しきい値より上にあるか下にあるかで、そのレベルを電源電圧側のＨにか、又はグランド側のＬに張りつかせる。例えば、図１２に示すように、止めたときの出力レベルがしきい値よりも上の８１にあればＶｃｃのＨレベル８２へ、下の８３にあればグランドのＬレベル８４へ張りつかせる。
【００１０】
【特許文献１】
特開平６−８５６５３号
【００１１】
【発明が解決しようとする課題】
ところで、この方法では、出力バッファ６２のＰ−ＭＯＳトランジスタＰ１のソース（電源電圧）からバスキーパ回路７０のインバータ７２のＮ−ＭＯＳトランジスタＮ２のソース（グランド）との間や、バスキーパ回路７０のＰ−ＭＯＳトランジスタＰ２のソース（電源電圧）から出力バッファ６２のＮ−ＭＯＳトランジスタＮ１のソース（グランド）との間に、貫通電流が流れる期間が発生する為、無駄な電力を消費することになり、好ましくない。
【００１２】
すなわち、図１３のタイミングチャートに示すように、ＰＡＤノード６５側をドライブするメインバッファ出力状態が、ＬｏｗからＨｉｇｈ、又は、ＨｉｇｈからＬｏｗへ変化するとき、出力バッファ部６２（メインバッファ）のトランジスタＰ１，トランジスタＮ１とバスキーパ回路７０のインバータ７２（ＩＮＶ２）を構成するトランジスタＰ２もしくはＮ２との間で出力極性が逆状態の衝突期間が発生し、その間、電源〜グランド間に貫通電流が流れる。
【００１３】
その流れる期間は、インバータ７１（ＩＮＶ１）の論理閾値をＰＡＤノードの電位が越え、ＩＮＶ２が反転するまでである。例えば、メインバッファ出力状態が、図１４に示すＬｏｗからＨｉｇｈへ変わる前の領域８５のときである。この領域８５のときに流れる貫通電流は、ＬＳＩを実装している基板における消費電力を増やすことになる。
【００１４】
特に、前記基板がバッテリー駆動の携帯電子機器等に組み込まれるものであるときには、バッテリーの消耗を早めてしまうことになる。また、貫通電流が流れる回数が多くなれば、前記トランジスタの劣化を招き、特性上も好ましくない。
本発明は、前記実情に鑑みてなされたものであり、例えばスリーステートの出力バッファを有した出力装置や双方向入出力装置に適用されるバスキーパ回路について出力モード時、メインバッファの出力レベルが変化する間、バスキーパ回路の出力と衝突することにより流れる貫通電流を削減することを目的とする。つまり、ＰＡＤノード側をドライブするメインバッファ出力状態が、ＬｏｗからＨｉｇｈ、又は、ＨｉｇｈからＬｏｗへ変化するときにでも、貫通電流を発生させずに、消費電力を減らし、またトランジスタの劣化を防ぐことのできる出力装置及び双方向入出力装置の提供を目的とする。これにより、貫通電流が引き起こす電源ラインのノイズ抑制、消費、電力の削減、そして、メインバッファ出力の立ち上がり（Ｒｉｓｅ）、立ち下がり（Ｆａｌｌ）時のロスを防ぐことが可能となる。
【００１５】
【課題を解決するための手段】
本発明に係る出力装置は、前記課題を解決するために、半導体集積回路から入力されたデータをバスに出力する出力装置において、前記半導体集積回路から入力端子に入力されたデータを前記バスへの接続ノードを介して出力するモードにするか或いはハイインピーダンスのモードにするかを制御端子への制御入力に応じて選択する出力バッファ手段と、前記バスの電位の不定状態の影響から前記出力バッファ手段に不要な電流を流さないために前記バスの状態を保持するバスキーパ手段とを備え、前記バスキーパ手段は前記出力バッファ手段にてハイインピーダンスモードになったときには前記バスへの接続ノードを前記出力バッファ手段のＨレベル又はＬレベルに設定し、かつ前記出力バッファ手段が出力モードになったときには無効化される。
【００１６】
この出力装置にあってバスキーパ手段は、出力バッファ手段にてハイインピーダンスモードになったときにはバスへの接続ノードを出力バッファ手段のＨレベル又はＬレベルに設定し、かつ出力バッファ手段が出力モードになったときには無効化される。
【００１７】
本発明に係る双方向入出力装置は、前記課題を解決するために、バス側から供給されたデータを半導体集積回路に入力すると共に、半導体集積回路から入力されたデータをバスに出力する双方向入出力装置において、前記半導体集積回路から入力端子に入力されたデータを前記バスへの接続ノードを介して出力するモードにするか或いはハイインピーダンスのモードにするかを制御端子への制御入力に応じて選択する出力バッファ手段と前記バス側から供給されたデータを前記半導体集積回路に入力する入力バッファ手段とを備える双方向入出力バッファ手段と、前記バスの電位の不定状態の影響から前記双方向入出力バッファ手段の前記出力バッファ手段及び入力バッファ手段に不要な電流を流さないために前記バスの状態を保持するバスキーパ回路とを備え、前記バスキーパ回路は、前記出力バッファ手段にてハイインピーダンスモードになったときには前記バスへの接続ノードを前記出力バッファ手段のＨレベル又はＬレベルに設定し、かつ前記出力バッファ手段が出力モードになったときには無効化される。
【００１８】
この双方向入出力装置にあって、バスキーパ手段は、出力バッファ手段にてハイインピーダンスモードになったときにはバスへの接続ノードを出力バッファ手段のＨレベル又はＬレベルに設定し、かつ出力バッファ手段が出力モードになったときには無効化される。
【００１９】
【発明の実施の形態】
以下、本発明に係る出力装置と双方向入出力装置の実施の形態について図面を参照しながら説明する。
【００２０】
先ず、出力装置の具体例を第１実施例として説明する。この第１実施例は、図１に示すように、基板上のバス１１を複数の半導体集積回路（ＬＳＩ）１２，１３，１４，１５で共有するシステム１０にあって、ＬＳＩ１３のチップ１３ａから入力されたデータをバス１１に出力する出力装置２０である。この出力装置２０は、出力バッファとバスキーパ回路を備える。
【００２１】
この出力装置２０は、ＬＳＩチップ１３ａ側から入力端子を介して入力されたデータをＰＡＤノードを介してバス１１に出力する回路である。バス１１側からＬＳＩ１３にはデータを入力はしない。例えば、リードオンリーメモリ（ＲＯＭ）のようにバスを介して例えばＣＰＵなどへデータを出力するだけの回路に内蔵される。
【００２２】
図２には、出力装置２０の概略的な構成を示す。出力装置２０は、入力端子２１に入力されたデータをバス１１への接続ノード（ＰＡＤ２５）を介して出力するスリーステイト型の出力バッファ２２と、バス１１の電位の不定状態の影響から出力バッファ２２に不要な電流を流さないためにバス１１の状態を保持するバスキーパ回路２８とを備えてなる。さらに、出力装置２０は、ＥＳＤ保護ダイオード２６と、ＥＳＤ保護抵抗２７とを備える。
【００２３】
出力バッファ２２は、入力端子２１にＬＳＩ１３チップ１３ａ側から入力されるデータをバス１１側にＰＡＤノード２５を介して出力するモードにするか或いはハイインピーダンスのモードにするかを制御端子２３への制御入力ＥＮに応じて選択する。制御入力ＥＮがＬレベルで出力モード、Ｈレベルでハイインピーダンスモードに切り替わる。
【００２４】
バスキーパ回路２８は、出力バッファ２２にてハイインピーダンスモードになったときにはＰＡＤノード２５を出力バッファ２２のＨレベル又はＬレベルに設定し、かつ出力バッファ２２が出力モードになったときには無効化される。
【００２５】
バスキーパ回路２８は、電源電圧とグランド間に二重かつ相補的に接続されたＭＯＳインバータ構成からなる第１の反転部２９を入力側に、第１の反転部２９と同じ構成の第２の反転部３０を出力側に備え、出力バッファ２２が出力モードにされると、それぞれ電源電圧側に接続されている制御用ＭＯＳトランジスタとグランド側に接続されている制御用ＭＯＳトランジスタとを開放する。
【００２６】
さらに、バスキーパ回路２８は、制御入力ＥＮと同じ入力符号の信号を反転する第３の反転部３１を備える。出力バッファ２２が出力モードにされると制御端子２３への制御入力ＥＮと同じ符号の信号を第１の反転部２９及び第２の反転部３０のグランド側の制御用ＭＯＳトランジスタが受けてオフとされ、また制御入力ＥＮを第３の反転部３１が受けて反転した符号の値を第１の反転部２９及び第２の反転部３０の電源電圧側の制御用ＭＯＳトランジスタが受けてオフとされる。したがって、バスキーパ回路２８は、出力バッファ２２が出力モードにされると、無効化されることになる。
【００２７】
図３には、出力装置２０の出力バッファ２２とバスキーパ回路２８の詳細な回路構成を示す。出力バッファ２２は、ＬＳＩチップ１３ａからのデータを入力端子２１で、制御端子２３から供給される制御入力ＥＮに基づいて取り込む制御回路２２０と、この制御回路２２０にＣ−ＭＯＳインバータ形態２２１で接続されるＰ−ＭＯＳトランジスタＰ１とＮ−ＭＯＳトランジスタＮ１とを備える。制御回路２２０の出力がＰ−ＭＯＳトランジスタＰ１のローアクティブゲート及びＮ−ＭＯＳトランジスタＮ１のゲートに供給され、ドレインを共通としてＰＡＤノード２５に接続している。Ｐ−ＭＯＳトランジスタＰ１のソースは電源電圧Ｖｃｃに接続され、Ｎ−ＭＯＳトランジスタＮ１のソースはグランドに接続されている。例えば、電源電圧Ｖｃｃは３．３Ｖであり、グランド（０Ｖ）をＬレベルとしたとき、Ｈレベルに相当する。
【００２８】
バスキーパ回路２８は、第１の反転部（ＩＮＶ１）２９を入力側に、第２の反転部（ＩＮＶ２）３０を出力側に備える。第１の反転部（ＩＮＶ１）２９は、前記Ｃ−ＭＯＳインバータ形態２２１のＰ−ＭＯＳトランジスタＰ１とＮ−ＭＯＳトランジスタＮ１の共通ドレイン出力（ＰＡＤノード２５に接続）を、それぞれゲートに入力するＰ−ＭＯＳトランジスタＰ３２とＮ−ＭＯＳトランジスタＮ３２からなるＣ−ＭＯＳインバータの電源電圧側にさらに制御用Ｐ−ＭＯＳトランジスタＰ３２を、接地側に制御用Ｎ−ＭＯＳトランジスタＮ３１を接続した構成（制御用トランジスタを電源電圧側及びグランド側にそれぞれ備えたＣ−ＭＯＳインバータ構成）である。
【００２９】
第２の反転部（ＩＮＶ２）３０は、第１の反転部（ＩＮＶ１）２９を構成するＰ−ＭＯＳトランジスタＰ３２とＮ−ＭＯＳトランジスタＮ３２の共通ドレイン出力を、それぞれゲートに入力するＰ−ＭＯＳトランジスタＰ２２とＮ−ＭＯＳトランジスタＮ２２からなるＣ−ＭＯＳインバータのさらに電源電圧側に制御用Ｐ−ＭＯＳトランジスタＰ２１を、接地側に制御用Ｎ−ＭＯＳトランジスタＮ２１を接続した構成（制御用トランジスタを電源電圧側及びグランド側にそれぞれ備えたＣ−ＭＯＳインバータ構成）である。第１の反転部（ＩＮＶ１）２９と第２の反転部（ＩＮＶ２）３０は、同じ構成とされている。
【００３０】
第１の反転部（ＩＮＶ１）２９及び第２の反転部（ＩＮＶ２）３０のグランド側に接続されているＮ−ＭＯＳトランジスタＮ３１及びＮ−ＭＯＳトランジスタＮ２１のゲートには、出力回路２２の制御回路２２０から前記制御入力ＥＮと同じ符号が入力される。また、第１の反転部（ＩＮＶ１）２９及び第２の反転部（ＩＮＶ２）３０の電源電圧側に接続されているＰ−ＭＯＳトランジスタＰ３１及びＰ−ＭＯＳトランジスタＰ２１のゲートには、前記制御入力ＥＮを第３の反転部３１（ＩＮＶ３）で反転した値が入力される。
【００３１】
すなわち、制御入力ＥＮと同じ極性を持った信号（図３にはノードＮｏｄｅ１として示す）は、第２の反転部（ＩＮＶ２）３０の制御用Ｎ−ＭＯＳトランジスタＮ２１、第１の反転部（ＩＮＶ１）２９の制御用Ｎ−ＭＯＳトランジスタＮ３１、及び第３の反転部（ＩＮＶ３）３１に接続されている。また、前記制御入力ＥＮと同じ極性を持った信号Ｎｏｄｅ１を第３の反転部（ＩＮＶ３）３１で反転した信号（図３にはＮｏｄｅ２として示す）は、第２の反転部（ＩＮＶ２）３０の制御用Ｐ−ＭＯＳトランジスタＰ２１、第１の反転部（ＩＮＶ１）２９の制御用Ｐ−ＭＯＳトランジスタＰ３１に接続されている。また、図３に示すＮｏｄｅ３は、ＰＡＤノード２５の信号レベルを第１の反転部（ＩＮＶ１）２９のＰ−ＭＯＳトランジスタＰ３２とＮ−ＭＯＳトランジスタＮ３２で受け、反転したものであり、第２の反転部（ＩＮＶ２）３０に供給されている。
【００３２】
次に、出力装置２０の動作状態について説明する。前述したように、制御回路２２０の制御端子２３に供給される制御入力ＥＮはＬレベルで出力モードを指示し、Ｈレベルでハイインピーダンスモードを指示する。
【００３３】
先ず、制御入力ＥＮがＨレベルのときについて説明する。出力バッファ２２は、ハイインピーダンスモードとされる。バスキーパ回路２８は、機能が有効となる。
【００３４】
Ｎｏｄｅ１は前記ＥＮ信号と同極性の為、第２の反転部（ＩＮＶ２）３０の制御用Ｎ−ＭＯＳトランジスタＮ２１、第１の反転部（ＩＮＶ１）２９の制御用Ｎ−ＭＯＳトランジスタＮ３１はＨレベルの信号を受けることにより、オン状態となる。また、Ｎｏｄｅ２は、第３の反転部（ＩＮＶ３）３１によりＮｏｄｅ１の逆極性のため、第２の反転部（ＩＮＶ２）３０の制御用Ｐ−ＭＯＳトランジスタＰ３１及び第１の反転部（ＩＮＶ１）２９の制御用Ｐ−ＭＯＳトランジスタＰ２１はローアクティブであるのでオン状態となる。このため、ＰＡＤノード２５の電位レベルを第１の反転部（ＩＮＶ１）２９で一旦受け、それを第２の反転部（ＩＮＶ２）３０でＰＡＤノード２５へフィードバックさせる。なお、このバスキーパ回路２２が、ＰＡＤノード２５の電位をＨレベル、又はＬレベルのどちらに安定させるように動作するかは、第１の反転部（ＩＮＶ１）の論理閾値を基準に決定される。
【００３５】
次に、制御入力ＥＮがＬレベルのときについて説明する。出力バッファ２２は、出力モードとされる。出力バッファ２２が出力モードとされたと同時に前記制御入力ＥＮと同じ符号の信号が供給されるバスキーパ回路２８は、機能停止状態、すなわち無効化される。
【００３６】
Ｎｏｄｅ１は前記ＥＮ信号と同極性の為、第２の反転部（ＩＮＶ２）３０の制御用Ｎ−ＭＯＳトランジスタＮ２１、第１の反転部（ＩＮＶ１）２９の制御用Ｎ−ＭＯＳトランジスタＮ３１はＬレベルの信号を受けることにより、オフ状態となる。また、Ｎｏｄｅ２は、第３の反転部（ＩＮＶ３）３１によりＮｏｄｅ１の逆極性とされるため、第２の反転部（ＩＮＶ２）３０の制御用Ｐ−ＭＯＳトランジスタＰ３１及び第１の反転部（ＩＮＶ１）２９の制御用Ｐ−ＭＯＳトランジスタＰ２１もオフ状態となる。このため、ＰＡＤ２５のノード、及び、Ｎｏｄｅ３から見たバスキーパ回路２８の出力状態はハイインピーダンスＨｉＺとなる。
【００３７】
図４には、前記出力バッファ２２のモードに基づいてバスキーパ回路２８がどのように動作するかを時系列的に示す。先ず、前記制御入力ＥＮがＬであり出力モードとされているとき、時間ｔ１で制御入力ＥＮがＨに変わり、ハイインピーダンスモードが指示されたとする。このとき、ＰＡＤノード２５の電位は、ＩＮＶ１の論理しきい値８０の下であって不定状態のａ点にあるとする。バスキーパ回路２８は、ＰＡＤノード２５の電位レベルを不定状態のａ点から安定状態のグランドのＬレベルの点ｂに下げてこの安定状態を保持する。
【００３８】
時刻ｔ２において前記制御入力ＥＮがＨからＬに変わり出力モードが指示されると、同時にバスキーパ回路２８は、前述したように、制御入力ＥＮのＬと同じ符号の信号を受け、第１の反転部２９及び第２の反転部３０の各制御用ＭＯＳトランジスタをオフとし、無効化状態となる。
【００３９】
時刻ｔ３になり今度は前記制御入力ＥＮがＬからＨに変わり、出力バッファ２２が出力モードからハイインピーダンスモードに変わったとする。このときのＰＡＤノード２５の電位は、ＩＮＶ１の論理しきい値８０の上であって不定状態のｄ点にあるとする。バスキーパ回路２８は、ＰＡＤノード２５の電位レベルを不定状態のｄ点から安定状態の電源電圧のＨレベルの点ｅに上げてこの安定状態を保持する。このような安定状態であれが、もしノイズが乗っても論理しきい値８０を跨ぐことはないのでＨのまま安定することになる。
【００４０】
したがって、バスキーパ回路２８をこのような安定状態に保っておけば、ＰＡＤノードの電位状態がどのように変化しようとも、出力回路２２との出力衝突を防ぐことができる。すなわち、出力回路２２のＰ−ＭＯＳトランジスタＰ１と第２の反転部（ＩＮＶ２）３０のＮ−ＭＯＳトランジスタＮ２１に接続されたグランドとの間で電源電圧からの貫通電流の流れる経路を切って貫通電流を防ぐことができる。また、その信号を入力部として受ける、第１の反転部（ＩＮＶ１）でも無駄な動作を防ぐことができる。
【００４１】
第１実施例の出力装置２０によれば、貫通電流の削減と無駄な動作を防止することができ、無駄に電流を消費することを防ぐことが出来るので、モバイル用途などに必要な、低消費電力化に貢献することができる。また、電源〜グランド間に流れる電流も抑制できるので、ノイズの発生源となる現象を低減できる。さらに、メインバッファの出力電流のロスを低減できるため、立ち上がり時間（Ｒｉｓｅ  Ｔｉｍｅ），立ち下がり時間（Ｆａｌｌ  Ｔｉｍｅ）への影響もほぼ無視できるくらい小さくなり、高速動作に貢献することができる。また、出力モードからハイインピーダンスモードに切り替わるときには、バスキーパ回路２８を動作させてＰＡＤノード２５の電位レベルを不定状態から安定状態にし、この安定状態を保持することができる。
【００４２】
次に、出力装置の他の具体例を第２実施例として説明する。この第２実施例も、図１に示したシステム１０にあって、ＬＳＩ１３のチップ１３ａから入力されたデータをバス１１に出力する出力装置４０である。
【００４３】
この出力装置４０は、図５に示すように、前記第１実施例の出力装置２０と概略的には同じ構成であるが、バスキーパ回路２８の代わりにバスキーパ回路４１を用いている点が異なる。特に、バスキーパ回路４１は、図６に示すように、第１の反転部２９の出力から第２の反転部３０の入力に向かうノードと接地との間に、第３の反転部３１の出力（Ｎｏｄｅ２）がゲートに接続されるＮ−ＭＯＳトランジスタＮ４１を備えている。
【００４４】
出力モードのとき、Ｎｏｄｅ１は前記ＥＮ信号と同極性の為、第２の反転部（ＩＮＶ２）３０の制御用Ｎ−ＭＯＳトランジスタＮ２１、第１の反転部（ＩＮＶ１）２９の制御用Ｎ−ＭＯＳトランジスタＮ３１はＬレベルの信号を受けることにより、オフ状態となる。また、Ｎｏｄｅ２は、第３の反転部（ＩＮＶ３）３１によりＮｏｄｅ１の逆極性とされるため、第２の反転部（ＩＮＶ２）３０の制御用Ｐ−ＭＯＳトランジスタＰ３１及び第１の反転部（ＩＮＶ１）２９の制御用Ｐ−ＭＯＳトランジスタＰ２１もオフ状態となる。このため、ＰＡＤノード２５、及び、Ｎｏｄｅ３から見たバスキーパ回路２８の出力状態はハイインピーダンスＨｉＺとなる。このとき、Ｎｏｄｅ３は不定状態になってしまうため、Ｎ−ＭＯＳトランジスタＮ４１を用いＬへ固定している。Ｎｏｄｅ１の逆極性とされたＮｏｄｅ２、つまりＨレベルがＮ−ＭＯＳトランジスタ４１のゲートに供給されるのでこのトランジスタＮ４１はオンとなり、出力モード中はＬに固定されることになり、不定ノードは無くなる。
【００４５】
したがって、バスキーパ回路２８をこのような安定状態に保っておけば、ＰＡＤノードの電位状態がどのように変化しようとも、出力回路２２との出力衝突を防ぐことができる。すなわち、出力回路２２のＰ−ＭＯＳトランジスタＰ１と第２の反転部（ＩＮＶ２）３０のＮ−ＭＯＳトランジスタＮ２１に接続されたグランドとの間で電源電圧からの貫通電流の流れる経路を切って貫通電流を防ぐことができる。また、その信号を入力部として受ける、第１の反転部（ＩＮＶ１）でも無駄な動作を防ぐことができる。
【００４６】
第２実施例の出力装置４０によれば、貫通電流の削減と無駄な動作の防止により、無駄に電流を消費することを防ぐことが出来るので、モバイル用途などに必要な、低消費電力化に貢献することができる。また、電源〜グランド間に流れる電流も抑制できるので、ノイズの発生源となる現象を低減できる。また、メインバッファの出力電流のロスを低減できるため、立ち上がり時間（Ｒｉｓｅ  Ｔｉｍｅ），立ち下がり時間（Ｆａｌｌ  Ｔｉｍｅ）への影響もほぼ無視できるくらい小さくなり、高速動作に貢献することができる。さらに、出力モードからハイインピーダンスモードに切り替わるときには、バスキーパ回路４１を動作させてＰＡＤノード２５の電位レベルを不定状態から安定状態にし、この安定状態を保持することができる。またさらに、出力モード中は、第１の反転部２９から第２の反転部３０への不定ノード状態を防止することができる。
【００４７】
次に、双方向入出力装置の具体例を第３実施例として説明する。この第３実施例は、図７に示すように、基板上のバス１１を複数の半導体集積回路（ＬＳＩ）１２，１３，１４，１５で共有するシステム１０にあって、ＬＳＩ１２のチップ１２ａから入力されたデータをバス１１に出力すると共に、バス１１側から供給されたデータをＬＳＩ１２に入力する双方向入出力装置１００である。
【００４８】
この双方向入出力装置１００は、ＬＳＩチップ１２ａ側から入力端子を介して入力されたデータをＰＡＤノードを介してバス１１に出力すると共に、バス１１側から供給されたデータをＬＳＩ１２に入力するので、例えば、ランダムアクセスメモリ（ＲＡＭ）や、ＣＰＵなどに内蔵される。
【００４９】
図８には、双方向入出力装置１００の概略的な構成を示す。前記第１実施例の出力装置２０の出力バッファ２２に入力バッファ１０１を並列接続し、バス１１からＰＡＤノード２５を介して供給されたデータを入力バッファ１０１を通して出力端子１０２からＬＳＩチップ１２ａに入力する構成である。
【００５０】
また、この双方向入出力装置１００の出力バッファ２２とバスキーパ回路２８の詳細な構成は図３に示したのと同じであるのでここでは説明を省略する。
【００５１】
この双方入出力装置１００は、出力モード時に前記第１実施例と同様に貫通電流の削減と無駄な動作を防止することができ、無駄に電流を消費することを防ぐことが出来るので、モバイル用途などに必要な、低消費電力化に貢献することができる。また、電源〜グランド間に流れる電流も抑制できるので、ノイズの発生源となる現象を低減できる。さらに、メインバッファの出力電流のロスを低減できるため、立ち上がり時間（Ｒｉｓｅ  Ｔｉｍｅ），立ち下がり時間（Ｆａｌｌ  Ｔｉｍｅ）への影響もほぼ無視できるくらい小さくなり、高速動作に貢献することができる。また、出力モードからハイインピーダンスモードに切り替わるときには、バスキーパ回路２８を動作させてＰＡＤノード２５の電位レベルを不定状態から安定状態にし、この安定状態を保持することができる。さらに、入力モードからハイインピーダンスモードに切り替わるときにも、バスキーパ回路２８を動作させてＰＡＤノード２５の電位レベルを不定状態から安定状態にし、この安定状態を保持することができる。
【００５２】
なお、この第３実施例の双方入出力装置１００は、前記第２実施例において用いたバスキーパ回路４１をバスキーパ回路２８の代わりに用い、Ｎ−ＭＯＳトランジスタＮ４１を動作させて、出力モード中に、第１の反転部２９から第２の反転部３０への不定ノード状態を防止することができる。
【００５３】
【発明の効果】
本発明に係る出力装置は、出力バッファ手段とバスキーパ手段とを備え、バスキーパ手段は、出力バッファ手段にてハイインピーダンスモードになったときにはバスへの接続ノードを出力バッファ手段のＨレベル又はＬレベルに設定し、かつ出力バッファ手段が出力モードになったときには無効化されるので、ＰＡＤノード側をドライブするメインバッファ出力状態が、ＬｏｗからＨｉｇｈ、又は、ＨｉｇｈからＬｏｗへ変化するときにでも、貫通電流を発生させずに、消費電力を減らし、またトランジスタの劣化を防ぐことができる。
【００５４】
本発明に係る双方向入出力装置は、入力バッファ手段と出力バッファ手段とバスキーパ手段とを備え、バスキーパ手段は、出力バッファ手段にてハイインピーダンスモードになったときにはバスへの接続ノードを出力バッファ手段のＨレベル又はＬレベルに設定し、かつ出力バッファ手段が出力モードになったときには無効化されるので、ＰＡＤノード側をドライブするメインバッファ出力状態が、ＬｏｗからＨｉｇｈ、又は、ＨｉｇｈからＬｏｗへ変化するときにでも、貫通電流を発生させずに、消費電力を減らし、またトランジスタの劣化を防ぐことができる。さらに、ハイインピーダンスモードから入力モード／又は出力モードになったときには、ＰＡＤノード２５の電位レベルを不定状態から安定状態にし、この安定状態を保持することができる。
【図面の簡単な説明】
【図１】第１実施例の出力装置が適用される基板上のバスを複数の半導体集積回路（ＬＳＩ）で共有するシステム構成図である。
【図２】第１実施例の出力装置の概略構成図である。
【図３】出力装置の出力バッファとバスキーパ回路の詳細な回路構成図である。
【図４】出力装置の動作状態を時系列的に示す図である。
【図５】第２実施例の出力装置の概略構成図である。
【図６】第２実施例の出力装置の出力バッファとバスキーパ回路の詳細な回路構成図である。
【図７】第３実施例の双方向入出力装置が適用される基板上のバスを複数の半導体集積回路（ＬＳＩ）で共有するシステム構成図である。
【図８】第３実施例の双方向入出力装置の概略構成図である。
【図９】従来の双方向入出力装置が適用される基板上のバスを複数の半導体集積回路（ＬＳＩ）で共有するシステム構成図である。
【図１０】従来の双方向入出力装置の概略構成図である。
【図１１】従来の双方向入出力装置の出力バッファとバスキーパ回路の詳細な構成図である。
【図１２】従来のバスキーパ回路の動作を説明するための図である。
【図１３】従来のバスキーパ回路の課題を説明するためのタイミングチャートである。
【図１４】従来のバスキーパ回路の課題を説明するための特性図である。
【符号の説明】
１０  半導体集積システム、１１  バス、２０，４０  出力装置、２２  出力バッファ、２５  ＰＡＤノード、２８  バスキーパ回路、２９  第１の反転部、３０  第２の反転部、１００  双方向入出力装置
【図１】
2004362346.tif 000003
【図２】
2004362346.tif 000004
【図３】
2004362346.tif 000005
【図４】
2004362346.tif 000006
【図５】
2004362346.tif 000007
【図６】
2004362346.tif 000008
【図７】
2004362346.tif 000009
【図８】
2004362346.tif 000010
【図９】
2004362346.tif 000011
【図１０】
2004362346.tif 000012
【図１１】
2004362346.tif 000013
【図１２】
2004362346.tif 000014
【図１３】
2004362346.tif 000015
【図１４】
2004362346.tif 000016