(57)【要約】【課題】低コストで、また機械的研磨による損傷を出来る限り低減した方法を用いて、配線の形成に伴い生じる段差を低減する半導体装置の作製方法を提供すること。【解決手段】絶縁膜に開口部を形成した後、前記絶縁膜と前記開口部の内側とを覆う導電膜とを形成し、さらに、前記導電膜上であり、少なくとも前記開口部において形成される凹部を選択的に感光性樹脂で充填した後、前記感光性樹脂をマスクとして、前記絶縁膜の表面が露出するまで、前記導電膜をエッチングし、配線若しくは接続部を形成する。【選択図】  図１
2004259806.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜に開口部を形成し、
前記絶縁膜及び前記開口部を被覆する導電膜を形成し、
前記導電膜上であり、少なくとも前記開口部に形成される凹部を選択的に充填するように感光性樹脂を形成し、
前記感光性樹脂をマスクとして、前記絶縁膜の表面を露出するまで、前記導電膜をエッチングする
ことを特徴とする半導体装置の作製方法。
【請求項２】
平坦性を有する絶縁膜に開口部を形成し、
前記絶縁膜及び前記開口部を被覆する導電膜を形成し、
前記導電膜上であり、前記開口部に形成される凹部を選択的に充填するように感光性樹脂を形成し、
前記感光性樹脂をマスクとして、前記絶縁膜の表面が露出するまで、前記導電膜をエッチングする
ことを特徴とする半導体装置の作製方法。
【請求項３】
絶縁膜に開口部を形成し、
前記絶縁膜及び前記開口部を被覆する導電膜を形成し、
前記導電膜を覆うポジ型の感光性樹脂膜を形成し、
前記感光性樹脂膜の全面に均一な強度の光を照射して前記感光性樹脂膜を露光した後、現像し、前記導電膜上であり、前記開口部に形成される凹部を選択的に充填する感光性樹脂を形成し、
前記感光性樹脂をマスクとして、前記絶縁膜の表面が露出するまで、前記導電膜をエッチングする
ことを特徴とする半導体装置の作製方法。
【請求項４】
絶縁膜に開口部を形成し、
前記絶縁膜及び前記開口部を被覆する導電膜を形成し、
前記導電膜を覆うネガ型の感光性樹脂膜を形成し、
前記感光性樹脂膜を現像して、前記導電膜上であり、前記開口部に形成される凹部を選択的に充填する感光性樹脂を形成し、
前記感光性樹脂をマスクとして、前記絶縁膜の表面が露出するまで、前記導電膜をエッチングする
ことを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一項に於いて、前記エッチングは湿式方法を用いて行うことを特徴としている半導体装置の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一項に於いて、前記開口部を形成する工程から前記導電膜をエッチングする迄の工程を複数回繰り返し行うことを特徴する半導体装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の作製方法に関し、特に配線を形成する技術に関する。
【０００２】
【従来の技術】
半導体装置の高密度化・高集積化を目的として、多層配線技術の開発が進んでいる。
【０００３】
多層配線を形成した場合、下層に形成された配線により生じた段差を、上層に形成した配線が十分に被覆しきれず、断切れを起こすという問題がある。
【０００４】
このため、段差を解消した配線を形成する方法として、開口部を有する絶縁膜の上に導電膜を形成した後、化学的機械的研磨法（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）を用いて当該導電膜を研磨し、絶縁膜の開口部に埋め込まれた配線を形成する技術が開発されている（特許文献１参照）。
【０００５】
【特許文献１】
特開２０００−１２５４１号公報（第３−５頁、第１図）
【０００６】
しかしながら、ＣＭＰを用いるには、研磨液（スラリー）や研磨布（パッド）など高価な消耗材料が必要であるため、生産コストが高くなるという問題がある。また機械的研磨に起因し、被研磨物にスクラッチが発生するなどの問題もある。
【０００７】
【発明が解決しようとする課題】
上記の問題を鑑み、本発明では、低コストで、また機械的研磨による損傷を出来る限り低減した方法を用いて、配線の形成に伴い生じる段差を低減する半導体装置の作製方法を提供することを課題とする。
【０００８】
【課題を解決するための手段】
本発明は、絶縁膜に開口部を形成した後、当該開口部に導電膜を埋め込み、配線、若しくは接続部を形成することを特徴としている。
【０００９】
具体的には、本発明は、絶縁膜に開口部を形成した後、前記絶縁膜と前記開口部の内側とを覆う導電膜とを形成し、さらに、前記導電膜上であり、少なくとも前記開口部において形成される凹部を選択的に感光性樹脂で充填した後、前記感光性樹脂をマスクとして、前記絶縁膜の表面が露出するまで、前記導電膜をエッチングし、配線若しくは接続部を形成することを特徴としている。
【００１０】
導電膜上の少なくとも前記開口部において形成される凹部を感光性樹脂で充填することにより、凹部の側壁からエッチングが進行することを防止し、導電膜のエッチングが前記導電膜の上方側からのみ進行するように制御できる。
【００１１】
導電膜のエッチングは、絶縁膜の表面が露出するまで行い、導電膜の表面と絶縁膜の表面がほぼ同等の高さとなるようにする。このようにエッチングすることで、絶縁膜の開口部に埋め込まれた状態の導電膜を形成することができる。
【００１２】
また、他の発明は、平坦性を有する絶縁膜に開口部を形成した後、前記絶縁膜と前記開口部の内側を覆う導電膜とを形成し、さらに、前記導電膜上であり、前記開口部において形成される凹部を選択的に感光性樹脂で充填した後、前記感光性樹脂をマスクとして、前記絶縁膜の表面が露出するまで、前記導電膜をエッチングし、配線若しくは接続部を形成することを特徴としている。
【００１３】
平坦性を有する絶縁膜を用いることにより、前記開口部において形成される凹部を選択的に充填することが容易になる。
【００１４】
本発明において、導電膜は、配線、若しくは配線と配線を接続する接続部として機能する。なお、絶縁膜の開口部に埋め込まれた導電膜の形成を複数回繰り返し行い、多層配線を形成してもよい。
【００１５】
また、感光性樹脂膜としては、レジストまたはアクリル、ポリイミドなどを用いることができ、ポジ型若しくはネガ型のいずれを用いてもよい。
【００１６】
本発明により、配線形成に伴って生じる段差を低減できるため、特に多層配線を形成したときに生じる配線の断切れなどの不良を防止できる。また、本発明を適用することにより、ＣＭＰ等の平坦化用の装置を使用することなく、例えば、既存のフォトリソグラフィ工程用の装置を用いて、絶縁膜の開口部に埋め込まれた配線、若しくは接続部を形成することができる。このため、装置設備が簡略化され、低コストで、半導体装置を作製できる。
【００１７】
【発明の実施の形態】
（実施の形態１）
本発明の一態様について図１を用いて説明する。
【００１８】
基板４０上に、ソース（或いは、ドレイン）４３およびゲート電極４４を有するシングルドレイン構造のＴＦＴ４１ａ、４１ｂが形成されている。なお、本発明において、ＴＦＴの構造は、シングルドレイン構造以外に、ＬＤＤ構造などいずれの構造でもよく、また、チャネル型もｎ型、ｐ型のいずれでも構わない。さらに、本実施の形態においては、ＴＦＴを用いているが、シリコンウエハを用いて形成した素子でも構わない。
【００１９】
先ず、ＴＦＴ４１を覆う絶縁膜４２の上にレジストマスクを形成した後、当該レジストマスクをマスクとして絶縁膜４２をエッチングし、開口部を形成する。開口部において、ソース（或いは、ドレイン）４３の一部が露出する。なお、絶縁膜４２としては、塗布により形成した酸化珪素膜、アクリルやポリイミドなどの有機樹脂膜、若しくは成膜後に平坦化処理した無機膜など平坦性を有するものを用いる。平坦性を有する絶縁膜を用いることにより、前記開口部において形成される凹部を選択的に充填することが容易になる。
【００２０】
次に、絶縁膜４２の上に導電膜４５を形成する。このとき、絶縁膜４２に形成された開口部により、導電膜４４上は凹凸を有する形状となる。導電膜４５はアルミニウムを主成分とする低抵抗な材料で形成する。なお、アルミニウムを主成分とする材料以外に、銅やタングステンなどを用いてもよい。また、導電膜４５をチタン（Ｔｉ）や窒化チタン（ＴｉＮ）と、アルミニウムを主成分とする膜との積層膜として用いてもよい。
【００２１】
次に、導電膜４５の表面高さの最も高い部分を露出し、凹部を選択的に覆うレジストマスク４６を形成する。
【００２２】
ここで、凹部に選択的にレジスト膜が残るようにするため、本発明で用いている露光方法について図３を用いて説明する。
【００２３】
図３（Ａ）は、凹凸を有する被処理物２０の断面模式図である。図３（Ａ）において、基準面からの表面高さが凸状の部分を２１、凹状の部分を２２とする。被処理物２０はレジスト膜２３で覆われている。
【００２４】
領域２１における被対象物２０の表面からレジスト膜２３の表面までの距離をｂ、領域２２における被処理物２０の表面からレジスト膜２３の表面までの距離をａとする。
【００２５】
領域２１の残膜率が０％、領域２２の残膜率がｙ１（＝（ａ−ｂ）／ａ×１００）％程度になるような露光条件で全面に露光する。露光にはレチクルなどの光学的なパターンを形成するためのマスクは必要なく、全面に光を照射して行う。従って、アライメントも必用ない。
【００２６】
ここで、残膜率とは、残膜率（％）＝現像後のレジスト膜厚／塗布後のレジスト膜厚×１００で表される。この他、露光量（ｍＪ／ｃｍ２）＝照射光強度（ｍＷ／ｃｍ２）×露光時間（ｍｓｅｃ）で表され、残膜率が０％となるときの露光量の下限値はＥｔｈと表されることを記しておく。残膜率は、レジスト膜の膜厚、レジスト膜の下部にある膜の膜質、レジスト膜の塗布条件及び現像条件に強く依存して変わる。従ってＥｔｈもこれらの条件ごとに変わる。
【００２７】
一般的に、Ｅｔｈはレジスト膜厚が厚くなる程、増大する傾向を示す（バルク効果ともいう。）。また、Ｅｔｈはレジスト膜の下部にある膜の反射率によっても変わり、反射率が大きい程、減少する傾向を示す。レジスト膜の残膜率はレジストが受け取った光のエネルギー量が多い程、つまり光量が多い程、減少する傾向を示す。露光の際、レジスト膜は露光装置から照射された照射光と、レジスト膜の下部にある膜で反射した反射光との両方の光を受け取るため、反射率が大きい程、レジスト膜が受け取る光の光量が増え、Ｅｔｈは減少する傾向を示すのである。本発明では、Ｅｔｈのレジスト膜厚依存性およびレジスト膜の下部にある膜における反射率依存性を積極的に利用する。
【００２８】
図３（Ｂ）はレジスト膜厚の異なる二つの領域（領域２１および領域２２）における露光量と残膜率の関係を模式的に示したものである。領域２２の方が領域２１よりもレジスト膜厚が厚いため、領域２２におけるＥｔｈ（以後、Ｅｔｈ（Ａ）という）の方が領域２１におけるＥｔｈ（以後、Ｅｔｈ（Ｂ）という）よりも大きい。領域２２においては、残膜率をｙ１％以下としたいため、ｘ１  ｍＪ／ｃｍ２以下の露光量で光を照射すればよい。また領域２１においては残膜率を０％としたいため、Ｅｔｈ（Ｂ）以上の露光量で光を照射すればよい。従って、Ｅｔｈ（Ｂ）ｍＪ／ｃｍ２以上ｘ１  ｍＪ／ｃｍ２以下の露光量で光を照射すればよいことが分かる。
【００２９】
従って、Ｅｔｈ（Ａ）とＥｔｈ（Ｂ）の差が大きい程、またｘ１とｘ２の差が大きい程露光条件のマージンが広がる。Ｅｔｈ（Ａ）とＥｔｈ（Ｂ）の差を大きくするには、領域２２におけるレジスト膜厚ａと領域２１におけるレジスト膜厚ｂの差を大きくすればよい。さらに領域２１におけるレジスト膜厚ｂが極力小さくなるように塗布時のレジスト膜厚を調整しておくことで、Ｅｔｈ（Ｂ）はより小さくなり、領域２１におけるレジスト膜を除去しやすくなる。このように、レジスト膜の膜厚を調整することで露光条件のマージンを十分確保できる。
【００３０】
このように残膜率は露光量によって制御することが可能であり、全面照射をしても露光する対象の形状に応じてレジストの残膜率を調節することが可能である。なお露光量と残膜率の関係は、レジストの性質（粘度や含有されている溶剤や吸光剤の種類など）、レジストを塗布する対象物の形状や材料、塗布および現像の際のベーク条件などによって変わるため、加工する対象物ごとに予め露光量と残膜率の関係を調べておく必要がある。これらの作業は通常のフォトリソグラフィにおける露光条件の条件出しと同様の要領で行えばよい。
【００３１】
さらに、上記のようなポジ型のレジストを用いる以外に、ネガ型のレジストを用いて、開口部において形成された凹部を充填しても構わない。ネガ型のレジストを用いる場合は、特に露光処理は必要なく、現像時間または現像液の濃度を調整することで、凹部のみにレジスト膜が残るようにすればよい。なお、現像前に被処理物の下方部から熱を加え、レジスト膜の下方部のみに局所的に熱が加え、変質させることで、凹部に於いてレジスト膜が残り易くなるように制御できる。
【００３２】
次に、導電膜４５の凹部を選択的に充填するように形成されたレジストをレジストマスク４６として用い、導電膜４５をエッチングする。エッチングは、硝酸（ＨＮＯ３）、酢酸（ＣＨ３ＣＯＯＨ）、リン酸（Ｈ３ＰＯ４）を含有した溶液を用いて、絶縁膜４２の表面が露出するまで行う。なお、溶液を用いた湿式方法によるエッチング以外にドライエッチングなどの乾式方法を用いたエッチングを行ってもよい。湿式方法を用いた場合は、プラズマによるダメージを回避できる。
【００３３】
次に、レジストマスク４６を剥離する。これにより、絶縁膜４２の開口部に導電膜４５が選択的に残る。このように、絶縁膜４２の開口部に導電膜４５を埋め込むことができる。導電膜４５はＴＦＴ４１に電気的信号を伝達するための接続部（コンタクト）として機能する。
【００３４】
次に、絶縁膜４２の上に絶縁膜４７を形成した後、絶縁膜４７に開口部を形成する。さらに上記と同様の方法により、絶縁膜４７の開口部に導電膜４８が選択的に残るようにする。導電膜４５と導電膜４８の一部は接触し、電気的信号が伝達されるようにする。
【００３５】
このように、ＴＦＴに電気的に接続する配線が絶縁膜の開口部（凹部）に埋め込まれた状態となるように形成することができる。
【００３６】
なお、本実施の形態では、配線は一層のみから形成されているが、接続部や配線の形成を繰り返し行い、図２に示すような多層配線を有する半導体装置を作製してもよい。図２において、ＴＦＴ５１は接続部５２ａを介して配線５３ａと接続している。さらに、配線５３ａは接続部５２ｂを介して配線５３ｂと接続している。このように接続部５２ａ〜５２ｃが形成された層５４ａ〜５４ｃと配線５３ａ〜５３ｃが形成された層５５ａ〜５５ｃが複数積層した多層配線が形成されている。このような多層配線は、特に配線の高密度・高集積化が求められる集積回路等の形成に適している。
【００３７】
本発明を適用して半導体装置を作製することにより、配線形成に伴って生じる段差を低減でき、多層配線化を容易なものとする。また、本発明を適用することにより、ＣＭＰ等の装置を用いずに埋め込み配線を形成することができ、装置設備が簡略化され、低コストで半導体装置を作製できる。
【００３８】
（実施の形態２）
本発明の一態様について、図４を用いて説明する。
【００３９】
絶縁膜１６の開口部において埋め込まれ、ＴＦＴ１０の高濃度不純物領域１５に至る接続部１１を、実施の形態１に示した方法を用いて形成した後、絶縁膜１６および接続部１１を覆う導電膜１３を成膜する。
【００４０】
次に、導電膜１３を、光学マスクを用いたフォトリソグラフィおよびエッチングにより、所望の形状に加工し、配線１４を形成する。
【００４１】
なお、絶縁膜１６は平坦化されていないため、接続部１１を形成後、絶縁膜１６の開口部以外の部分に導電膜１２が残ってしまうことがある。この導電膜１２は配線１４を形成するためのエッチングのとき、除去される。
【００４２】
以上のように、本発明の半導体装置の作製方法は、平坦性を有しない絶縁膜においても適用可能である。なお、ＴＦＴ１０の構造は、実施の形態１の場合と同様に、特に限定されるものではない。
【００４３】
（実施の形態３）
本発明の一態様について、図５を用いて説明する。本実施の形態では、本発明を適用した半導体装置として、ｎチャネル型のＴＦＴからなるＴＦＴアレイ基板を作製する方法について説明する。
【００４４】
基板８０上に、島状に素子分離された半導体層８１、半導体膜８１を覆うゲート絶縁膜８２を形成する。
【００４５】
次に、導電膜８５、８６からなるゲート電極を形成する。なお、導電膜８５の水平方向の長さは、導電膜８６の水平方向の長さよりも長い断面形状を有するものとする。また、導電膜８５としては熱耐性のある材料、例えばタングステンなどを用いる。導電膜８６としては、導電膜８５と選択性の高いエッチングが可能な材料、例えばアルミニウムなどを用いる。
【００４６】
次に、導電膜８６をマスクとして、不純物を半導体層８１に添加する。これにより導電膜８５が形成されていない部分には高濃度の不純物が添加され、高濃度不純物領域８３が形成される。また、導電膜８５が形成されている部分には低濃度の不純物が添加され、低濃度不純物領域８４が形成される。なお、本実施の形態では不純物として燐などのｎ型不純物を用いる。なお、ｐチャネル型の素子を作製するときは、ｎチャネル型不純物以外にボロン等のｐ型不純物を添加すればよい。
【００４７】
次に、導電膜８６を選択的にエッチングする。さらに、導電膜８５の上に層間絶縁膜８７を形成し、不純物を活性化するための熱処理をする。層間絶縁膜８７としては、自己平坦性を有する膜、若しくは成膜後平坦化された膜のいずれかを用いる。なお、耐熱性の低いアルミニウムは既に除去されているため、４５０℃以上の温度で熱処理をしても問題ない。
【００４８】
次に、層間絶縁膜８７に開口部を形成した後、導電膜９１を成膜し、さらに導電膜９１の上にレジスト膜を形成する。実施の形態１で示した露光方法を用いて導電膜９１のうち、層間絶縁膜８７の開口部により形成された凹部にのみ選択的にレジスト膜が残ったレジストマスク９２を形成する。
【００４９】
次に、レジストマスク９２をマスクとして、層間絶縁膜８７の表面が露出するように導電膜９１をエッチングする。これにより、層間絶縁膜８７中に埋め込まれ、高濃度不純物領域８３に接続する配線８８ａ、８８ｂを形成することができる。本実施の形態において配線８８ａ、８８ｂはアルミニウムを主成分とする低抵抗な材料で形成されている。
【００５０】
さらに、上記と同様の方法で、層間絶縁膜８９中に埋め込まれ、導電膜８５に接続する配線９０を形成する。なお、導電膜８５および配線９０は配線８８ａ、８８ｂと同じ層で形成される接続部９１を介して導電膜８５と接続している。本実施の形態において配線９０はアルミニウムを主成分とする低抵抗な材料で形成されている。層間絶縁膜８７としては、自己平坦性を有する膜、若しくは成膜後平坦化された膜のいずれかを用いる。
【００５１】
以上のようにして、本発明を適用した複数の層からなる配線を有するＴＦＴアレイ基板を作製する。なお、図５（Ｅ）は図５（Ｇ）のＡ−Ａ’部における断面図であり、図５（Ｆ）は図５（Ｇ）のＢ−Ｂ’部における断面図である。図５（Ｅ）において、ソースとして機能する高濃度不純物領域８３は、配線８８ａと直接接続している。また、図５（Ｆ）に於いて、ゲート電極として機能する導電膜８５は配線９０と接続部９１を介して接続している。
【００５２】
（実施の形態４）
本実施の形態では、本発明を適用して作製した半導体装置について図６を用いて説明する。本発明により、特に高集積化のための多層配線化が必要な集積回路等の半導体装置を、簡便に、低コストで作製できる。
【００５３】
図６は超小型処理装置（ＭＰＵ）２１００の概略図である。ＭＰＵ２１００内部には、ＣＰＵ２１０１、ＲＯＭ２１０２、割り込みコントローラ２１０３、キャッシュメモリ２１０４、ＲＡＭ２１０５、ＤＭＡＣ２１０６、クロック発生回路２１０７、シリアルインターフェイス２１０８、電源発生回路２１０９、ＡＤＣ／ＤＡＣ２１１０、タイマ／カウンタ２１１１、ＷＤＴ２１１２、Ｉ／Ｏポート２１１３がそれぞれ設けられている。
【００５４】
なお、本実施の形態に示した以外の構成を有する集積回路を作製してもよい。
【００５５】
【発明の効果】
本発明により、配線の断切れなどの不良を防止できる。また、ＣＭＰ等の平坦化用の装置を使用することなく、例えば、既存のフォトリソグラフィ工程用の装置を用いて、絶縁膜の開口部に埋め込まれた配線、若しくは接続部を形成することができる。このため、装置設備が簡略化され、低コストで半導体装置を作製できる。
【００５６】
【図面の簡単な説明】
【図１】本発明について説明する断面図。
【図２】本発明について説明する断面図。
【図３】露光方法について説明する断面図。
【図４】本発明について説明する断面図。
【図５】本発明について説明する断面図。
【図６】本発明を適用した半導体装置について説明する断面図。
【図１】
2004259806.tif 000003
【図２】
2004259806.tif 000004
【図３】
2004259806.tif 000005
【図４】
2004259806.tif 000006
【図５】
2004259806.tif 000007
【図６】
2004259806.tif 000008