(57)【要約】【課題】高周波信号による容量変化が小さく、且つ直流バイアスによる容量変化は大きく、バイアスラインのような新たな構成要素が付加されても素子の大きさを維持するとともに、順次被着される薄膜の層の数を少なくし、特性不良や信頼性の低下を抑制する容量可変薄膜コンデンサ及び高周波部品を提供する。【解決手段】本発明は、支持基板上１に、印加電圧により容量が変化し、且つ直列接続してなる第１乃至第Ｎの可変容量素子Ｃ１〜Ｃｎと、入力端子側バイアスライン３１、出力端子側バイアスライン３２とを有する容量可変薄膜コンデンサであって、前記バイアスライン３１、３２は、その少なくとも一部にタンタルを含有し、且つ比抵抗が１ｍΩｃｍ以上である薄膜抵抗６１〜６６を有する。【選択図】  図２
2004207630.tif 000002
【特許請求の範囲】
【請求項１】
支持基板上に、印加電圧により容量が変化し、且つ直列接続してなる第１乃至第Ｎの可変容量素子と前記第１の可変容量素子の入力端子側端子部と第２ｉの可変容量素子−第２ｉ＋１の可変容量素子との各接続点の間に第ｉの入力端子側バイアスラインを設け、且つ前記第Ｎの可変容量素子の出力端子側端子部と第２ｉ−１の可変容量素子−第２ｉの可変容量素子との各接続点の間に第ｉの出力端子側バイアスラインを設けてなる容量可変薄膜コンデンサであって、
前記入出力端子側バイアスラインは、その少なくとも一部にタンタルを含有し、且つ比抵抗が１ｍΩｃｍ以上の薄膜抵抗を有することを特徴とする容量可変薄膜コンデンサ。
但し、Ｎ＝２ｎ＋１、ｎ≧１、１≦ｉ≦ｎ
【請求項２】
前記のバイアスラインが、支持基板上に直接形成されていることを特徴とする請求項１に記載の容量可変薄膜コンデンサ。
【請求項３】
前記のバイアスラインは、導体ラインと薄膜抵抗とから成ることを特徴とする請求項１に記載の容量可変薄膜コンデンサ。
【請求項４】
前記薄膜抵抗は、膜厚が４０ｎｍ以上であることを特徴とする請求項１に記載の容量可変薄膜コンデンサ。
【請求項５】
前記容量素子は、下部電極層、薄膜誘電体層、上部電極層を順次被着して成ることを特徴とする請求項１に記載の容量可変薄膜コンデンサ。
【請求項６】
前記薄膜誘電体層が（Ｂａx，Ｓｒ1-x）yＴｉ1-yＯ3-zから成ることを特徴とする請求項１に記載の容量可変薄膜コンデンサ。
【請求項７】
入力端子は、高周波信号の信号入力端子と直流バイアス供給端子とが共用されていることを特徴とする請求項１に記載の容量可変薄膜コンデンサ。
【請求項８】
少なくとも前記バイアスラインは、窒化ケイ素および酸化ケイ素の少なくとも１種類よりなる保護膜で被覆されていることを特徴とする請求項１に記載の容量可変薄膜コンデンサ。
【請求項９】
請求項１に記載の容量可変薄膜コンデンサは、共振回路の一部及び／又は複数の共振回路を接合する容量素子として用いられることを特徴とする高周波部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直流バイアス電圧の印加により容量を大きく変化できるが、高周波信号による容量の変化、ノイズ、非線形歪は小さく抑えることができる容量可変コンデンサ回路に関するものである。また、本発明は、誘電体層を薄膜技法により形成した薄膜コンデンサに関するものであり、特に直流バイアス電圧の印加により容量を大きく変化できるが、高周波信号による容量の変化、ノイズ、非線形歪は小さく抑えることができる容量可変薄膜コンデンサに関するものであり、さらに、耐電力に優れた容量可変薄膜コンデンサを用いた高周波用電圧制御型共振器、電圧制御型高周波フィルタ、電圧制御型整合回路素子および電圧制御型アンテナ共用器などの高周波部品に関するものである。
【０００２】
【従来技術】
従来、薄膜コンデンサとして、上下電極層および誘電体層が薄膜で形成された薄膜コンデンサがある。これは通常、電気絶縁性の支持基板上に薄膜状の下部電極層、誘電体層、上部電極層がこの順に積層している。このような薄膜コンデンサでは下部電極層、上部電極層が夫々スパッタ、真空蒸着などで形成されており、誘電体層もスパッタ、ゾルゲル法等で形成されている。このような薄膜コンデンサの製造では、通常、以下のようにフォトリソグラフィの手法が用いられる。先ず、絶縁性支持基板上の全面に下部電極層となる導体層を形成した後、必要部のみをレジストで覆い、その後、ウエットエッチング又は、ドライエッチングで不要部を除去して、所定形状の下部電極層を形成する。次に、支持基板上に薄膜誘電体層となる誘電体層を全面に形成し、下部電極層同様に、不要部を除去して所定形状の薄膜誘電体層を形成する。最後に上部電極層となる導体層を全面に形成し、不要部を除去して所定形状の上部電極層を形成する。また、保護層やハンダ端子部を形成することにより、表面実装が可能になる。また、薄膜誘電体層の材料として、（BaxSr1-x）yTi1-yO3―zから成る誘電体材料を用いて、上部電極層と下部電極層との間に所定電位を与えて、誘電体層の誘電率を変化させて、容量を変化させる容量可変薄膜コンデンサも同様な構造である。直流バイアスの印加により容量を変化させる容量可変薄膜コンデンサとしては、例えば特許文献1（特開平１１−２６０６６７号）に開示されている。
【０００３】
容量可変薄膜コンデンサでは直流バイアスを印加することで誘電率が変化し、その結果として容量が変化する。容量の変化は高周波領域にも及び、高周波でも容量可変薄膜コンデンサとして利用可能となる。この様な高周波での容量可変薄膜コンデンサの容量変化を利用して、直流バイアスの印加により周波数特性を変化できる電子部品が得られる。例えば、上述の容量可変薄膜コンデンサと薄膜インダクタを組み合わせた電圧制御型薄膜共振器では、直流バイアスの印加により共振周波数を変化させることができる。また、容量可変薄膜コンデンサまたは電圧制御型薄膜共振器と薄膜インダクタ、薄膜キャパシタを組み合わせた電圧制御型薄膜帯域通過フィルタでは、直流バイアスの印加により通過帯域を変化させることができる。マイクロ波用の電圧制御型電子部品に関しては例えば特許文献２（特表平８−５０９１０３号）に開示されている。
【特許文献１】
特開平１１−２６０６６７
【特許文献２】
特表平８−５０９１０３
【０００４】
【発明が解決しようとする課題】
上述の様な容量可変薄膜コンデンサを高周波用電子部品で用いる場合、容量可変薄膜コンデンサには容量可変用の直流バイアス電圧と高周波信号の電圧（高周波電圧）が同時に印加されることになる。高周波電圧が高い場合は高周波電圧によっても容量可変薄膜コンデンサの容量が変化するようになる。この様な容量可変薄膜コンデンサを高周波用電子部品に用いると、高周波電圧によるコンデンサの容量変化のため波形歪、相互変調歪みノイズが生じる様になる。波形歪、相互変調歪みノイズを小さくするためには高周波電界強度を下げ高周波電圧による容量変化を小さくする必要があり、その為には誘電体層の厚みを厚くすることが有効であるが、誘電体層の厚みを厚くすると直流電界強度も小さくなるため容量変化率も下がってしまう問題がある。
【０００５】
また、高周波ではコンデンサには電流が流れやすくなるため、コンデンサを高周波で使用中にはコンデンサの損失抵抗によりコンデンサが発熱し破壊してしまう。この様な耐電力の問題に対しても誘電体の厚みを厚くし、単位体積当たりの発熱量を小さくすることが有効であるが、前述のように誘電体層の厚みを厚くすると直流電界強度も小さくなるため直流バイアスによる容量変化率も下がってしまう問題がある。
【０００６】
また、薄膜コンデンサを作製する際には、通常、下部電極、薄膜誘電体層、上部電極のほかに、保護層や、半田拡散防止層など、他の機能を担う層を順次被着していく。しかし、層の数が多くなればなるほど、フォトリソグラフィでの位置ずれ、エッチングの際の下の層へのダメージといった問題のほか、層の数が増えることで応力が増大し、結果、膜にクラックが生じるなど、特性不良や信頼性が低下してしまうという問題点がある。
【０００７】
本発明は上述の問題点に鑑みて案出されたものであり、その目的は、高周波信号による容量変化が小さく、且つ直流バイアスによる容量変化は大きく、バイアスラインのような新たな構成要素が付加されても素子の大きさを維持するとともに、さらには順次被着される薄膜の層の数を少なくし、素子の小型集積化に有効であり、なおかつ特性不良や信頼性の低下を抑制する容量可変薄膜コンデンサを提供することにある。
【０００８】
本発明のさらに別の目的は、上述の容量可変薄膜コンデンサを用いて相互変調ひずみが小さく、耐電力に優れ、温度特性の良い高周波用電圧制御型薄膜共振器、電圧制御型薄膜高周波フィルタ、電圧制御型整合回路素子及び電圧制御型薄膜アンテナ共用器などの高周波部品を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、支持基板上に、印加電圧により容量が変化し、且つ直列接続してなる第１乃至第Ｎの可変容量素子と前記第１の可変容量素子の入力端子側端子部と第２ｉの可変容量素子−第２ｉ＋１の可変容量素子との各接続点の間に第ｉの入力端子側バイアスラインを設け、且つ前記第Ｎの可変容量素子の出力端子側端子部と第２ｉ−１の可変容量素子−第２ｉの可変容量素子との各接続点の間に第ｉの出力端子側バイアスラインを設けてなる容量可変薄膜コンデンサであって、
前記入出力端子側バイアスラインは、その少なくとも一部にタンタルを含有し、且つ比抵抗が１ｍΩｃｍ以上の薄膜抵抗を有することを特徴とする容量可変薄膜コンデンサである。但し、Ｎ＝２ｎ＋１、ｎ≧１、１≦ｉ≦ｎである。
【００１０】
また前記バイアスラインは、支持基板上に直接形成されており、また導体ラインと薄膜抵抗とから成っている。
【００１１】
また、前記薄膜抵抗は、膜厚が４０ｎｍ以上である。
【００１２】
また、前記容量素子は、下部電極層、薄膜誘電体層、上部電極層を順次被着して成り、また前記薄膜誘電体層が（Ｂａx，Ｓｒ1-x）yＴｉ1-yＯ3-zから成ること容量可変薄膜コンデンサである。
【００１３】
また入力端子は、高周波信号の信号入力端子と直流バイアス供給端子とが共用されている容量可変薄膜コンデンサである。
【００１４】
また少なくとも前記バイアスラインを被覆し、且つ窒化ケイ素および酸化ケイ素の少なくとも１種類よりなる保護膜を有する容量可変薄膜コンデンサである。
【００１５】
さらに、容量可変薄膜コンデンサは、共振回路の一部及び／又は複数の共振回路を接合する容量素子として用いられることを特徴とする高周波部品である。
【作用】
本発明の容量可変薄膜コンデンサは、電圧を印加することにより容量が変化し、直列に接続された第１乃至第Ｎの容量可変素子と容量調整に用いる直流バイアス印加用の第ｉの入力端子側バイアスライン及び第ｉの出力端子側バイアスラインからなることを特徴とする容量可変薄膜コンデンサである。前記第１の可変容量素子の入力端子側と第２ｉの可変容量素子−第２ｉ＋１の可変容量素子の各接続点との間に、第ｉの入力端子側バイアスラインを設け、且つ前記第Ｎの可変容量素子の出力端子側端子部と第２ｉ−１の可変容量素子−第２ｉの可変容量素子の各接続点の間に第ｉの出力端子側バイアスラインを設ている。（但し、Ｎ＝２ｎ＋１、ｎ≧１、１≦ｉ≦ｎ）従って、直列に接続する可変容量素子に印加される電圧がそれぞれの可変容量素子に分圧されるので、個々の可変容量素子に印加される電圧は減少する。このことから、高周波信号による容量の変化は小さく抑えることが出来る。また、第ｉの入力端子側バイアスライン及び第ｉの出力端子側バイアスラインを設けることにより、直流バイアスは個々の可変容量素子に独立に印加することが出来る。このことから、直流バイアスによる容量の変化は大きく保つことが出来る。
【００１６】
さらに、前記バイアスラインもしくはその一部にタンタルを含有し、且つ比抵抗が１ｍΩｃｍ以上である薄膜抵抗を用いている。タンタルを含有することにより、窒化タンタルやＴａＳｉＮ、Ｔａ−Ｓｉ−Ｏなどの高抵抗の薄膜抵抗を簡便に得ることができる。さらに、抵抗値が経時的に安定したバイアスラインとなるとともに、バイアスラインが高抵抗となるため、アスペクト比（バイアスラインの長さ／幅）を小さく保つことができる。従って、新たにバイアスラインを設けても素子の大きさを維持できるため、素子の小型化、高集積化に有効である。
【００１７】
さらには、バイアスラインが高抵抗となることにより、バイアスラインに高周波信号が入り込むことはなく、また、直流電流は可変容量素子を流れないため、高周波的には直列接続された可変容量素子で、直流的には並列接続された可変容量素子と見ることができる。
【００１８】
また、容量可変コンデンサ回路を構成する各可変容量素子同士の接続ラインが、第ｉの入力端子側バイアスライン及び第ｉの出力端子側バイアスラインにより交互に直流バイアスが供給されるため、接続された全ての可変容量素子に直流バイアスが安定して供給できるため、個々の可変容量素子の容量変化率を最大限に利用できる。
【００１９】
また、前記バイアスラインを支持基板上に直接設けることにより、直列接続された容量可変素子上に設けられる際に必要な絶縁膜が不要となり、素子を構成する層の数を低減し、膜のクラックなどによる特性不良、信頼性の低下を抑制することができる。
【００２０】
また、本発明の容量可変薄膜コンデンサのバイアスラインは、導体ラインと薄膜抵抗とから成る。薄膜抵抗の抵抗値は、導体の抵抗値に比して非常に高くできるため、バイアスラインの抵抗は薄膜抵抗の抵抗値とほぼ等しくなり、薄膜抵抗の抵抗値は、その膜厚ならびにアスペクト比を全てのバイアスラインにおいて同一にすることにより等しくすることができる。従って、全てのバイアスラインの抵抗値を等しくすることができ、容量可変薄膜コンデンサのインピーダンスなどの電気特性を均一にすることができる。
【００２１】
また、前記薄膜抵抗の膜厚を４０ｎｍ以上とすることにより、高抵抗の薄膜抵抗を再現性よく作製することができる。
【００２２】
また、本発明の容量可変薄膜コンデンサにおいて、各可変容量素子が支持基板上に下部電極層、薄膜誘電体層、上部電極層を順次被着してなる。このことにより、各可変容量素子の容量を直流バイアスの印加により大きく変化させることができる。
【００２３】
また、前記薄膜誘電体層が（Bax,Sr1-x）yTi1-yO3-zからなり、可変容量素子の容量変化率が大きく損失が小さい容量可変コンデンサを作製することが出来る。
【００２４】
また、入力端子は、高周波信号の信号入力端子と直流バイアス供給端子とが共用されている。これにより、素子構造が簡略化される。
【００２５】
また、本発明の容量可変薄膜コンデンサは、少なくとも前記バイアスラインを被覆し、且つ窒化ケイ素および酸化ケイ素の少なくとも１種類よりなる保護膜を有しており、これにより、薄膜抵抗が酸化されるのを防止できるため、バイアスラインの抵抗値を経時的に一定とすることができ、信頼性が向上する。さらには耐湿性も確保できる。
【００２６】
本発明の高周波用電圧制御型共振器の一部（共振回路の一部として）、または、共振回路どうしを結合する手段として前記容量可変薄膜コンデンサを用いている。これにより、高周波的には直列接続され、直流的には並列接続された、容量可変薄膜コンデンサを用いて共振器を作製することにより、波形歪、相互変調歪みノイズが小さく、耐電力に優れた高周波用電圧制御型共振器である高周波部品を実現できる。また、共振回路を具備した電圧制御型高周波フィルタ、電圧制御型アンテナ共用器においても同様に、高周波的には直列接続され、直流的には並列接続された、容量可変薄膜コンデンサを用いることにより、波形歪、相互変調歪みノイズが小さく、耐電力に優れた電圧制御型高周波フィルタ、アンテナ共用器を作製することができる。
【００２７】
【発明の実施の形態】
以下、本発明にかかる容量可変薄膜コンデンサ及びそれを用いた高周波部品を図面に基づいて説明する。図１乃至図５はＮ＝７の場合の容量可変薄膜コンデンサを示したものである。図１は透視状態の平面図であり、図２は作製途中での平面図であり、図３は図１でのＡ−Ａ‘における断面図であり、図４は図１でのＢ−Ｂ’での断面図であり、図５は図１でのＣ−Ｃ‘での断面図である。
【００２８】
図１乃至図５において、１は支持基板であり、２は下部電極層であり、３１、３２、３３、３４、３５は導体ラインであり、４は薄膜誘電体層であり、５は上部電極層であり、６１、６２、６３、６４、６５、６６は薄膜抵抗であり、７は絶縁層であり、８は引き出し電極層であり、９は保護層であり、１０は半田拡散防止層であり、１１１、１１２は半田端子部である。尚、この半田拡散防止層１０及び半田端子部とで、入力端子、出力端子を構成している。また図１、図３において、Ｃ１〜Ｃ７は、バイアスにより容量が変化する可変容量素子を示す。
【００２９】
支持基板１は、アルミナなどのセラミック基板、サファイアなどの単結晶基板などである。そして、支持基板１の上に下部電極層２、薄膜誘電体層４、上部電極層５を順次、支持基板の全面に成膜する。全層成膜終了後、上部電極層５、薄膜誘電体層４、下部電極層２を順次所定の形状にエッチングする。
【００３０】
下部電極層２は、薄膜誘電体層４の形成に高温スパッタが必要となるため、高融点であることが必要である。具体的には、Ｐｔ、Ｐｄなどである。さらに、下部電極層２のスパッタ終了後、薄膜誘電体層４のスパッタ温度である７００〜９００℃へ加熱され、薄膜誘電体層４のスパッタ開始まで一定時間保持することにより、平坦な膜となる。
【００３１】
下部電極層２の厚みは、出力端子（半田端子１１２、半田拡散防止層１０）から第７の可変容量素子Ｃ７までの抵抗成分や、Ｃ１からＣ２、Ｃ３からＣ４、Ｃ５からＣ６までの抵抗成分、下部電極層２の連続性を考慮した場合、厚いほうが望ましいが、支持基板１との密着性を考慮した場合は、相対的に薄い方が望ましく、両方を考慮して決定される。具体的には、０．１μｍ〜１０μｍである。０．１μｍよりも薄くなると、電極自身の抵抗が大きくなるほか、電極の連続性が確保できなくなる可能性がある。一方、１０μｍより厚くすると、支持基板１との密着性が低下したり、支持基板１のそりを生じる恐れがある。
【００３２】
薄膜誘電体層４は、少なくともＢａ、Ｓｒ、Ｔｉを含有するペロブスカイト型酸化物結晶粒子からなる高誘電率の誘電体層である。この薄膜誘電体層４は、上述の下部電極層２の表面に形成されている。例えば、ペロブスカイト型酸化物結晶粒子が得られる誘電体をターゲットとして、スパッタリングを所望の厚みになる時間まで行う。基板温度を高く、例えば８００℃としてスパッタリングを行うことにより、スパッタ後の熱処理を行うことなく、高誘電率で容量変化率の大きい、低損失の薄膜誘電体層が得られる。
【００３３】
上部電極層５の材料としては、電極の抵抗を下げるため、抵抗率の小さなＡｕが望ましいが、薄膜誘電体層４との密着性向上の為に、Ｐｔなどを密着層として用いることが望ましい。この上部電極層５の厚みは０．１μｍ〜１０μｍとなっている。厚みの下限については、下部電極層２と同様に、電極自身の抵抗を考慮して設定される。厚みの上限については、密着性を考慮して設定される。
【００３４】
第１入力端子側バイアスラインは、導体ライン３２、３３、薄膜抵抗６２とから構成されており、第１の可変容量素子Ｃ１の入力端部である入力端子（半田端子１１ａ、半田拡散防止層１０）から第２の可変容量素子Ｃ２と第３の可変容量素子Ｃ３との接続点、即ち、第２の可変容量素子Ｃ２の上部電極層５と第３の可変容量素子Ｃ３の上部電極層５とを接続する引き出し電極層８との間に設けられている。同様に、第２入力端子側バイアスラインは、導体ライン３２、３４、薄膜抵抗６４とから構成され、前記入力端子から第４の可変容量素子Ｃ４と第５の可変容量素子Ｃ５との接続点との間に設けられており、第３入力端子側バイアスラインは、導体ライン３２、３５、薄膜抵抗６６とから構成され、前記入力端子から第６の可変容量素子Ｃ６と第７の可変容量素子Ｃ７との接続点との間に設けられている。
【００３５】
第１出力端子側バイアスラインは、導体ライン３１と薄膜抵抗６１とから構成されており、第１の可変容量素子Ｃ１と第２の可変容量素子Ｃ２との接続点、即ち、第１の可変容量素子Ｃ１及び第２の可変容量素子Ｃ２の共通的な下部電極層２と、第７の可変容量素子Ｃ７の出力端部である出力端子（半田端子１１２、半田拡散防止層１０）との間に設けられている。同様に、第２出力端子側バイアスラインは、導体ライン３１と薄膜抵抗６３とから構成され、第３の可変容量素子Ｃ３と第４の可変容量素子Ｃ４との接続点と、前記出力端子との間にもうけられており、第３出力端子側バイアスラインは、導体ライン３１と薄膜抵抗６５とから構成され、第５の可変容量素子Ｃ５と第６の可変容量素子Ｃ６との接続点と、前記出力端子との間に設けられている。
【００３６】
この導体ライン３１、３２、３３、３４、３５は、上述の下部電極層２、薄膜誘電体層４、上部電極層５を形成した後、新たに成膜して得ることができる。その際には、リフトオフ法を用いることが望ましい。さらには、下部電極層２のパターニングの際に導体ラインを有する形状にパターニングを行うことによっても形成できる。
【００３７】
この導体ラインの材料としては、バイアスラインの抵抗値のばらつきを抑制するために、低抵抗であるＡｕが望ましいが、薄膜抵抗６１乃至６６の抵抗が十分に高いので、Ｐｔなど、下部電極層２と同一の材料、同一工程で形成してもよい。
【００３８】
次に、バイアスラインを構成する薄膜抵抗６１乃至６６の材料は、タンタルを含有し、且つその比抵抗は１ｍΩｃｍ以上である。具体的な材料として、窒化タンタルやＴａＳｉＮ、Ｔａ−Ｓｉ−Ｏを例示することができる。例えば、窒化タンタルの場合、Ｔａをターゲットして、窒素を加えてスパッタを行う、リアクティブスパッタ法により、所望する組成比、抵抗率の膜を成膜することができる。このスパッタの条件を適宜選択することにより、膜厚４０ｎｍ以上で、比抵抗１ｍΩｃｍ以上の膜を作製することができる。さらに、スパッタ終了後、レジストを塗布、所定の形状にした後、反応性イオンエッチング（ＲＩＥ）などのエッチングプロセスにより、簡便にパターニングすることができる。
【００３９】
また、本発明の容量可変薄膜コンデンサを周波数２ＧＨｚで使用し、各可変容量素子Ｃ１〜Ｃ７の容量を７ｐＦとした場合、この周波数の１／１０までＣ１〜Ｃ７が直列であるために必要なバイアスラインの抵抗値は、約１ｋΩ以上であればよい。本発明における薄膜抵抗の比抵抗率は１ｍΩｃｍ以上であるため、例えばバイアスラインの抵抗値として１０ｋΩを得る場合、薄膜抵抗のアスペクト比（長さ／幅）は、膜厚を５０ｎｍとした時、５０以下とできるため、素子形状を大きくすることなく実現可能なアスペクト比を有する薄膜抵抗となる。
【００４０】
これら薄膜抵抗６１乃至６６を含むバイアスラインは、支持基板１上に直接形成されている。これにより、素子上に形成する際に必要となる、下部電極層２、上部電極層４、引き出し電極層８との絶縁を確保するための絶縁層が不要となり、素子を構成する層の数を低減することが可能となる。さらに、高抵抗の薄膜抵抗を用いることにより、形状を大きくすることなく、素子を作成することができる。
【００４１】
次に、絶縁層７は、この上に形成する引き出し電極層８と下部電極層２との絶縁を確保するために必要である。さらに、この絶縁層は、バイアスラインを被覆しており、薄膜抵抗が酸化されるのを防止できるため、バイアスラインの抵抗値を経時的に一定とすることができ、信頼性が向上する。絶縁層７の材料は耐湿性を向上させるために、窒化ケイ素および酸化ケイ素の少なくとも１種類よりなるものとする。これらは、被覆性を考慮して、化学吸着堆積法（ＣＶＤ）などにより、成膜することが望ましい。
【００４２】
絶縁層７は、通常のレジストを用いるドライエッチング法などにより、所望の形状にすることができる。ただし、薄膜抵抗６１乃至６６と引き出し電極層８との結合を確保するための導体ライン３３〜３５の一部を露出させる必要がある。その他では、上部電極部および半田端子部のみを露出させることが、耐湿性向上の観点から好ましい。
【００４３】
次に、引き出し電極層８は、第１の可変容量素子Ｃ１の上部電極層５と一方の端子形成部１１１、または上部電極層５同士を連結させて、第１の可変容量素子Ｃ１を端子形成部１１１に接続するとともに、第２の可変容量素子Ｃ２と第３の可変容量素子Ｃ３、第４の可変容量素子Ｃ４と第５の可変容量素子Ｃ５、第６の可変容量素子Ｃ６と第７の可変容量素子Ｃ７、各々を直列接続するものである。さらには、Ｃ２とＣ３、Ｃ４とＣ５、Ｃ６とＣ７の各々にまたがる引き出し電極層８は、絶縁層７の外側でそれぞれ導体ライン３３、３４、３５と結合している。また、材料としては、Ａｕ、Ｃｕなどの低抵抗な金属を用いることが望ましい。また、引き出し電極層８は、絶縁層７との密着性を考慮して、Ｔｉ、Ｎｉ、などの密着層を使用してもよい。
【００４４】
次に、保護層９を形成する。保護層９は、素子を外部から機械的に保護するほか、薬品等による汚染から保護する。形成時には、端子形成部１１１、１１２を露出するようにする。材料としては、耐熱性が高く、段差に対する被覆性が優れたものが良く、具体的には、ポリイミド樹脂やＢＣＢ（ベンゾシクロブテン）樹脂などを用いる。
【００４５】
半田拡散防止層１０は、半田端子形成の際のリフローや実装の際に、半田の電極への拡散を防止するために形成する。材料としては、Ｎｉが好適である。また、半田拡散防止層の表面には、半田濡れ性を向上させるために、半田濡れ性の高いＡｕ、Ｃｕなどを０．１μｍ程度形成する場合もある。
【００４６】
最後に、半田端子部１１１、１１２を形成する。これは、実装を容易にするために形成する。半田ペーストを印刷後、リフローを行うことにより、形成するのが一般的である。
【００４７】
以上述べた容量可変薄膜コンデンサ素子において、可変容量素子Ｃ１〜Ｃ７が高周波的には、直列接続され、しかも各可変容量素子Ｃ１〜Ｃ７は、主として薄膜抵抗６１〜６６で設定される抵抗値を有するバイアスラインで接続されることにより、直流的には、並列接続されている。
【００４８】
また、バイアスラインもしくはその一部に窒化タンタルを含有し、且つ比抵抗が１ｍΩｃｍ以上薄膜抵抗を用いることにより、薄膜抵抗のアスペクト比を低減して素子の小型化を実現している。さらには、バイアスラインを支持基板上に直接形成することにより、素子を構成する層の数が低減されている。
【００４９】
また、上述の容量可変薄膜コンデンサ素子は、高周波部品の共振回路の一部（ＬＣ共振回路の容量成分）として用いられたり、また、この共振回路を結合する容量成分として用いられる。したがって、容量可変薄膜コンデンサ素子の下部電極層、上部電極層、または引き出し電極層を利用してインダクタを同時に形成したり、支持基板１の余白領域（容量可変薄膜コンデンサ素子が形成されていない領域）にその他の共振回路を形成して、容量可変薄膜コンデンサ素子を電圧制御型高周波共振回路部品に、さらに、その共振回路の複合部品である電圧制御型高周波フィルタ、電圧制御型整合回路素子および電圧制御型薄膜アンテナ共用器などの高周波部品にすることができる。
【００５０】
【実施例１】
支持基板としてサファイアＲ基板上に、下部電極層２としてＰｔを、基板温度５００℃でスパッタ法にて成膜した。薄膜誘電体層４として（Ｂａ0.5Ｓｒ0.5）ＴｉＯ3からなるターゲットを用い、基板温度は８００℃、成膜時間は１５分で、同一バッチで成膜した。成膜開始前に、Ｐｔ電極の平坦化のためのアニールとして８００℃で１５分間保持した。その上に上部電極層５としてＰｔおよびＡｕ電極層を同一バッチで成膜した。次に、レジストを塗布し、フォトリソグラフィによりレジストを所定の形状に加工した後、ＥＣＲ装置により上部電極層５をエッチングした。その後、同様に薄膜誘電体層４、下部電極層２をエッチングした。下部電極層２の形状は、導体ライン３１〜３５を含むものとした。
【００５１】
次に、薄膜抵抗６１〜６６として、窒化タンタルをスパッタ法にて１００℃で成膜した。スパッタ後、レジストをフォトリソグラフィにより所定の形状にした後、ＲＩＥ装置を用いてエッチングを行い、レジスト層を除去した。薄膜抵抗のアスペクト比は全て２０とした。
【００５２】
次に、絶縁層７として、ＳｉＯ2膜をＴＥＯＳガスを原料とするＣＶＤ装置により成膜した。レジストを加工した後、ＲＩＥにより、所定の形状にエッチングを行った。
【００５３】
次に引き出し電極層８として、ＮｉおよびＡｕをスパッタにて成膜し、所定の形状に加工した。
【００５４】
最後に保護層９、半田拡散防止層１０、半田端子１１１、１１２を順次形成した。保護層９には、ポリイミド樹脂を、半田拡散防止層１０にはＮｉを用いた。薄膜抵抗の膜厚は４３ｎｍであり、シート抵抗値を別途測定したところ、４０００Ω／ｓｑであった。その結果、薄膜抵抗の比抵抗は約１７ｍΩｃｍであり、抵抗値は８０ｋΩとなり、１ｍΩｃｍ以上の比抵抗であることが確認された。
【００５５】
上記で得られた容量可変薄膜コンデンサ素子をインピーダンスアナライザにより測定した結果を図６に示す。尚、特性図中１０Ｅ＋０１とは、１０1、即ち、「１０」を示し、１０Ｅ＋０６とは、１０6、即ち、１．０Ｍを示す。１．０ＭＨｚ付近でバイアスラインによる影響が見られるが、高周波領域では、影響は見られないことが確認できた。
【００５６】
容量の周波数依存性を図７に示す。１．０ＭＨｚ付近で、バイアスラインの影響により、容量の増加が見られるが、高周波領域では約１ｐＦであった。容量変化率は、ＤＣ３Ｖ印加時で約２０％であった。
【比較例】
比較例として、バイアスラインがなく、他は実施例と同様の容量可変コンデンサ素子を作製した。
【００５７】
この容量可変コンデンサ素子をインピーダンスアナライザにより測定した結果を図８に示す。バイアスラインがないため、位相は−９０℃でほぼ一定であった。
【００５８】
容量の周波数依存性を図９に示す。１．０ＭＨｚ付近でも容量は約１．０ｐＦであった。また、ＤＣ３Ｖ印加時の容量変化率は２．９％であった。また、実施例と同様の容量変化率を得るために必要なＤＣバイアスは、２１Ｖであった。
【００５９】
以上、実施例、比較例の結果から、本発明により、直流に対しては並列接続で、高周波では直列接続された容量可変薄膜コンデンサが得られた。また、バイアスラインを支持基板上に直接形成し、さらに高抵抗の薄膜抵抗を用いることより、素子形状を大きくすることなく、層数を低減し、特性、信頼性を向上させることが可能となった。
【００６０】
【発明の効果】
直列に接続した第１乃至第Ｎの可変容量素子に直流バイアス印加用の第１乃至第ｎの入力端子側のバイアスライン及び第１乃至第ｎの出力端子側のバイアスラインを配置することにより、各可変容量素子に直流バイアス電圧を安定且つ均一に印加できる。（但し、Ｎ＝ｎ＋１、ｎ≧１）このため、容量の変化を大きくし、且つ高周波信号による容量の変化、ノイズ、非線形歪みは小さく抑えることができる容量可変薄膜コンデンサとなる。
【００６１】
前記バイアスラインもしくはその一部にタンタルを含有し且つ比抵抗が１ｍΩｃｍ以上である薄膜抵抗を用い、且つ支持基板上に直接形成することにより、容量可変薄膜コンデンサの素子形状を大きくすることなく、層数を低減し、特性、信頼性を向上させることが可能となる。
【００６２】
また、前記容量可変薄膜コンデンサ素子を用いることにより、直流バイアス電圧の印加により周波数特性を大きく変化できるが、高周波信号による周波数特性の変化、ノイズ、非線形歪みは小さく抑えることができ、波形歪、相互変調歪みノイズを小さく抑えることができ、さらに耐電力に優れた高周波用電圧制御型共振器、電圧制御型高周波フィルタ、電圧制御型整合回路素子および電圧制御型アンテナ共用器などの高周波部品となる。
【図面の簡単な説明】
【図１】本発明の容量可変薄膜コンデンサの平面図である。
【図２】本発明の容量可変薄膜コンデンサの作製途中段階での平面図である。
【図３】図１のＡ−Ａ‘線の断面図である。
【図４】図１のＢ−Ｂ‘線の断面図である。
【図５】図１のＣ−Ｃ‘線の断面図である。
【図６】本発明の容量可変薄膜コンデンサのインピーダンスならびに位相特性図である。
【図７】本発明の容量可変薄膜コンデンサの容量特性図である。
【図８】比較例のインピーダンスならびに位相特性図である。
【図９】比較例の容量特性図である。
【符号の説明】
１・・・支持基板
２・・・下部電極層
３１、３２、３３、３４、３５・・・導体ライン
４・・・薄膜誘電体層
５・・・上部電極層
６１、６２、６３、６４、６５、６６・・・薄膜抵抗
７・・絶縁体層
８・・・引き出し電極層
９・・・保護層
１０・・・半田拡散防止層
１１１、１１２・・・半田端子部
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７・・・可変容量素子
【図１】
2004207630.tif 000003
【図２】
2004207630.tif 000004
【図３】
2004207630.tif 000005
【図４】
2004207630.tif 000006
【図５】
2004207630.tif 000007
【図６】
2004207630.tif 000008
【図７】
2004207630.tif 000009
【図８】
2004207630.tif 000010
【図９】
2004207630.tif 000011