(57)【要約】【課題】信号伝達速度を高速化することができるとともに容易に微細化することができ、簡易に製造することができる波長多重チップ間光インターコネクション回路、電気光学装置および電子機器を提供する。【解決手段】集積回路チップ２０１ａに、波長選択性を持った発光機能又は受光機能を備える微小タイル状素子２００―１，２００−２，２００−３を取り付けたことを特徴とする。【選択図】      図２
2004192023.tif 000002
【特許請求の範囲】
【請求項１】
集積回路チップに、波長選択性を持った発光機能又は受光機能を備える微小タイル状素子を取り付けたことを特徴とする波長多重チップ間光インターコネクション回路。
【請求項２】
前記集積回路チップは、基板上に実装されており、
前記基板上には、前記微小タイル状素子と光学的に接続された光導波路が設けられていることを特徴とする請求項１記載の波長多重チップ間光インターコネクション回路。
【請求項３】
前記集積回路チップは、基板上にフリップチップ実装されていることを特徴とする請求項１又は２記載の波長多重チップ間光インターコネクション回路。
【請求項４】
前記微小タイル状素子は、前記光導波路と重なるように配置されていることを特徴とする請求項２又は３記載の波長多重チップ間光インターコネクション回路。
【請求項５】
１本の前記光導波路には、発光機能を備えた複数の前記微小タイル状素子が光学的に接続されており、
該発光機能を備えた複数の微小タイル状素子は、発光波長が異なることを特徴とする請求項２乃至４のいずれか一項に記載の波長多重チップ間光インターコネクション回路。
【請求項６】
１本の前記光導波路には、受光機能を備えた複数の前記微小タイル状素子が光学的に接続されており、
該受光機能を備えた複数の微小タイル状素子は、受光波長が異なることを特徴とする請求項２乃至５のいずれか一項に記載の波長多重チップ間光インターコネクション回路。
【請求項７】
前記微小タイル状素子は、前記集積回路チップ上に複数設けられており、
該複数の微小タイル状素子は、前記光導波路と重なるように、１列に配置されていることを特徴とする請求項２乃至６のいずれか一項に記載の波長多重チップ間光インターコネクション回路。
【請求項８】
前記微小タイル状素子は、前記集積回路チップ上に複数設けられており、
該複数の微小タイル状素子は、前記光導波路と重なるように、複数列に配置されていることを特徴とする請求項２乃至６のいずれか一項に記載の波長多重チップ間光インターコネクション回路。
【請求項９】
前記集積回路チップは、回路形成面を下にして基板上にフリップチップ実装されており、
前記微小タイル状素子は、前記集積回路チップの回路形成面に貼り付けられていることを特徴とする請求項１乃至８のいずれか一項に記載の波長多重チップ間光インターコネクション回路。
【請求項１０】
前記集積回路チップに設けられている電子回路又は電子素子は、前記微小タイル状素子と電気的に接続されていることを特徴とする請求項１乃至９のいずれか一項に記載の波長多重チップ間光インターコネクション回路。
【請求項１１】
前記基板上には、複数の前記集積回路チップが実装されており、
該集積回路チップ間の信号伝送の一部は、少なくとも、前記微小タイル状素子と前記光導波路を経由して行われることを特徴とする請求項２乃至１０のいずれか一項に記載の波長多重チップ間光インターコネクション回路。
【請求項１２】
前記基板は、フラットパネルディスプレイの構成要素となるものであり、
前記基板上には、少なくとも、前記集積回路チップとしてタイミングコントロール集積回路及びドライバ集積回路がそれぞれ実装されており、
前記光導波路は、前記タイミングコントロール集積回路と前記ドライバ集積回路とを結ぶように複数本設けられており、
該光導波路毎に、波長が異なる複数の光信号が同時に伝送されることを特徴とする請求項２乃至１１のいずれか一項に記載の波長多重チップ間光インターコネクション回路。
【請求項１３】
前記タイミングコントロール集積回路と前記ドライバ集積回路の少なくとも一方は、前記集積回路チップとして前記基板にフリップチップ実装されており、
該集積回路チップの裏面には、異なる波長選択性を持った複数の前記微小タイル状素子が取り付けられており、
該微小タイル状素子の下側に、前記光導波路の一部が配置されていることを特徴とする請求項１２記載の波長多重チップ間光インターコネクション回路。
【請求項１４】
請求項１乃至１３のいずれか一項に記載の波長多重チップ間光インターコネクション回路を備えたことを特徴とする電気光学装置。
【請求項１５】
請求項１乃至１３のいずれか一項に記載の波長多重チップ間光インターコネクション回路を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、波長多重チップ間光インターコネクション回路、電気光学装置および電子機器に関する。
【０００２】
【従来の技術】
近年、平面ディスプレイ装置として、エレクトロルミネッセンスパネル（ＥＬＰ）、プラズマディスプレイパネル（ＰＤＰ）、液晶表示装置（ＬＣＤ）などが用いられている。これらの平面ディスプレイ装置は、大型化、大容量表示化に伴う信号の遅延などを解消するために、光を信号伝達に用いる技術が検討されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平５−１００２４６号公報
【０００４】
また、コンピュータは、集積回路の内部構造の微細化により、ＣＰＵ内部の動作速度（動作クロック）が年々向上している。しかし、ＣＰＵと記憶装置などの周辺装置を繋ぐバスにおける信号伝達速度はほぼ限界に達しつつあり、コンピュータの処理速度のボトルネックとなっている。このバスにおける信号伝達を光信号で行うことができれば、コンピュータの処理速度の限界を著しく高めることが可能となる。
【０００５】
そして、光信号を用いてデータ伝達するには、光源から放射された光信号を所定の場所まで伝達して、受光素子などに入力する光伝送手段が必要になる。従来このような光伝送手段としては、光ファイバーを利用した技術、又は基板上に形成した光導波路を利用した技術がある。
【０００６】
【発明が解決しようとする課題】
しかしながら、光伝送手段として光ファイバーを利用した場合、発光素子及び受光素子などの光部品との接続が繁雑になり、その製造に多大なコスト及び時間がかかるとともに、光伝送手段の小型化が困難になるという問題がある。
【０００７】
これに対し、基板上に形成した光導波路を利用することによって、光伝送媒体と発光素子及び受光素子などとの接続を簡単にすることが考えられる。しかし、この光導波路に適した入出力構造が未だ見いだされていないのが現状であり、平面ディスプレイ装置又はコンピュータに適用できるほどの微細化及び製造容易化が図られた光伝送手段は実現されていない。
【０００８】
本発明は、上記事情に鑑みてなされたもので、信号伝達速度を高速化することができるとともに容易に微細化することができ、簡易に製造することができる波長多重チップ間光インターコネクション回路、電気光学装置および電子機器の提供を目的とする。
【０００９】
【課題を解決するための手段】
上記した目的を達成するために本発明の波長多重チップ間光インターコネクション回路は、集積回路チップに、波長選択性を持った発光機能又は受光機能を備える微小タイル状素子を取り付けたことを特徴とする。
本発明によれば、発光機能又は受光機能を備えた微小タイル状素子が所望波長の光信号を送信又は受信することができる。したがって、本発明によれば、集積回路チップの入出力信号を、光信号（光パルス信号など）に変換して極めて高速に送受信することができる。そこで、本発明によれば、例えば複数の微小タイル状素子を用いて、異なる波長の複数の光信号を同時に送受信することができ、簡便な構成により波長多重伝送をすることができる。
また、本発明によれば、微小タイル状素子を非常に小さな形状（例えば、数百μｍ四方以下の面積と数十μｍ以下の厚さをもつもの）にすることができ、非常にコンパクトであって、集積回路チップ間のデータ伝送手段などとして用いることができ、簡便に製造することができる波長多重伝送手段を提供することができる。そして、本発明では、発光素子又は受光素子をなす微小タイル状素子を直接集積回路チップに取り付けたので、集積回路チップと該発光素子又は受光素子との間の配線長を極めて短くすることができ、集積回路チップ間などでのデータ伝送を極めて高速化することができる。
【００１０】
また、本発明の波長多重チップ間光インターコネクション回路は、前記集積回路チップが基板上に実装されており、前記基板上には、前記微小タイル状素子と光学的に接続された光導波路が設けられていることが好ましい。
本発明によれば、集積回路チップに取り付けられた微小タイル状素子であって発光機能を備える微小タイル状素子から放射された光信号を、基板上に設けられた光導波路に入射させ、その光信号を光導波路において伝播させることができる。ここで、集積回路チップに複数の微小タイル状素子を取り付け、その複数の微小タイル状素子から放射された波長の異なる複数の光信号を１本の光導波路で伝播させることもできる。
また、本発明によれば、１本の光導波路において波長の異なる複数の光信号が伝播する場合、異なる波長選択性の受光機能を備える複数の微小タイル状素子それぞれが、クロストークすることなく、同時に所望波長の光信号を受信することができる。したがって、本発明によれば、１本の光導波路を用いて、集積回路チップ間などでの波長多重伝送をすることができる。
【００１１】
また、本発明の波長多重チップ間光インターコネクション回路は、前記集積回路チップが基板上にフリップチップ実装されていることが好ましい。
本発明によれば、フリップチップ実装により直接基板上の所望位置に集積回路チップをコンパクトにかつ簡便に実装することができる。そこで、本発明によれば、基板上においてコンパクトにかつ簡便に波長多重伝送手段を構成することができる。
【００１２】
また、本発明の波長多重チップ間光インターコネクション回路は、前記微小タイル状素子が前記光導波路と重なるように配置されていることが好ましい。
本発明によれば、例えば、集積回路チップの下面に発光機能を有する微小タイル状素子を取り付け、その微小タイル状素子の下側に光導波路を配置することにより、集積回路チップの出力信号を微小タイル状素子から放射される所望波長の光信号として光導波路内に入射させることができる。また、本発明によれば、例えば、集積回路チップの下面に受光機能を有する微小タイル状素子を取り付け、その微小タイル状素子の下側に光導波路を配置することにより、光導波路内を伝播する複数の光信号のなかから所望波長の光信号を該微小タイル状素子が検出して電気信号に変換し、その電気信号を該集積回路チップが入力することができる。そこで、本発明によれば、微小タイル状素子と光導波路とを接触させることなく、その微小タイル状素子と光導波路とを光学的に接続することができ、簡便に上記波長多重チップ間光インターコネクション回路を提供することができる。なお、微小タイル状素子と光導波路とは接触させてもよい。
【００１３】
また、本発明の波長多重チップ間光インターコネクション回路は、１本の前記光導波路に、発光機能を備えた複数の前記微小タイル状素子が光学的に接続されており、該発光機能を備えた複数の微小タイル状素子は、発光波長が異なることが好ましい。
本発明によれば、例えば発光機能を備えた複数の微小タイル状素子が集積回路チップに取り付けられている場合、その複数の微小タイル状素子から放射された複数の光信号を１本の光導波路で伝送することができる。したがって、本発明によれば、さらにコンパクトな波長多重伝送手段を提供することができる。なお、集積回路チップに取り付けられた微小タイル状素子の他に、基板上に取り付けられた微小タイル状素子と前記光導波路が光学的に接続されているものとしてもよい。
【００１４】
また、本発明の波長多重チップ間光インターコネクション回路は、１本の前記光導波路に、受光機能を備えた複数の前記微小タイル状素子が光学的に接続されており、該受光機能を備えた複数の微小タイル状素子は、受光波長が異なることが好ましい。
本発明によれば、例えば受光機能を備えた複数の微小タイル状素子が集積回路チップに取り付けられている場合、１本の光導波路において伝播する複数の光信号のなかから所望波長の光信号を各微小タイル状素子が検出することができる。したがって、本発明によれば、集積回路チップ間などでのデータ伝送に用いることができ、コンパクトで簡便に製造することができる波長多重伝送手段を提供することができる。なお、集積回路チップに取り付けられた微小タイル状素子の他に、基板上に取り付けられた微小タイル状素子と前記光導波路が光学的に接続されているものとしてもよい。
【００１５】
また、本発明の波長多重チップ間光インターコネクション回路は、前記微小タイル状素子が前記集積回路チップ上に複数設けられており、該複数の微小タイル状素子は、前記光導波路と重なるように、１列に配置されていることが好ましい。
本発明によれば、例えば集積回路チップの裏面において複数の集積回路チップを直線上に配置し、基板表面における集積回路チップの下側において前記直線に沿うように光導波路を設けることで、コンパクトな構成としながら複数の微小タイル状素子と１本の光導波路間の光結合効率を高めることができる。
【００１６】
また、本発明の波長多重チップ間光インターコネクション回路は、前記微小タイル状素子が前記集積回路チップ上に複数設けられており、該複数の微小タイル状素子は、前記光導波路と重なるように、複数列に配置されていることが好ましい。
本発明によれば、例えば複数の微小タイル状素子の近傍において、光導波路の幅を広くすることなどにより、微小タイル状素子の配置自由度を高めながら、多数の微小タイル状素子と１本の光導波路間の光結合効率を高めることができる。
【００１７】
また、本発明の波長多重チップ間光インターコネクション回路は、前記集積回路チップが回路形成面を下にして基板上にフリップチップ実装されており、前記微小タイル状素子は、前記集積回路チップの回路形成面に貼り付けられていることが好ましい。
本発明によれば、集積回路チップの回路形成面（表面）に貼り付けられた微小タイル状素子に対向するように、基板上に光導波路を設けることで、簡便で製造し易い構成としながら集積回路チップと光導波路間の光結合効率を高めることができる。
【００１８】
また、本発明の波長多重チップ間光インターコネクション回路は、前記集積回路チップに設けられている電子回路又は電子素子が、前記微小タイル状素子と電気的に接続されていることが好ましい。
本発明によれば、集積回路チップの出力信号（電気信号）を微小タイル状素子から光信号として放射することができ、光導波路を伝播する光信号を微小タイル状素子で電気信号に変換して集積回路チップの入力信号（電気信号）とすることができる。
【００１９】
また、本発明の波長多重チップ間光インターコネクション回路は、前記基板上に、複数の前記集積回路チップが実装されており、該集積回路チップ間の信号伝送の一部は、少なくとも、前記微小タイル状素子と前記光導波路を経由して行われることが好ましい。
本発明によれば、集積回路チップ間において、１本の光導波路を用いて、同時に複数の光信号を伝送することができる。なお、集積回路チップ間において、複数本の光導波路を用いて、データ伝送を行ってもよい。
【００２０】
また、本発明の波長多重チップ間光インターコネクション回路は、前記基板がフラットパネルディスプレイの構成要素となるものであり、前記基板上には、少なくとも、前記集積回路チップとしてタイミングコントロール集積回路及びドライバ集積回路がそれぞれ実装されており、前記光導波路は、前記タイミングコントロール集積回路と前記ドライバ集積回路とを結ぶように複数本設けられており、該光導波路毎に、波長が異なる複数の光信号が同時に伝送されることが好ましい。
本発明によれば、フラットパネルディスプレイにおいて、映像信号に基づいて各画素を制御する信号（データ信号、走査信号など）を生成するタイミングコントロール集積回路と、タイミングコントロール集積回路から出力された信号を受信し増幅などして各画素を駆動するドライバ集積回路（データ線ドライバ集積回路、走査線ドライバ集積回路など）とを、光導波路で接続することができる。ここで、タイミングコントロール集積回路及びドライバ集積回路などをなす集積回路チップには、発光素子又は受光素子をなす微小タイル状素子が直接取り付けられている。そこで、その集積回路チップと微小タイル状素子間の配線長を極めて短くすることができ、かかる集積回路チップ間でのデータ伝送を高速化することができる。また、１本の光導波路で複数種類のデータ信号及び走査信号を同時に伝送することができる。したがって本発明によれば、コンパクトなフラットパネルディスプレイでありながら、データ信号及び走査信号などを極めて高速に伝送することができ、画素数が従来よりも多く、高画質な表示装置を提供することができる。
また、本発明によれば、発光機能を有する微小タイル状素子を簡易なドライバで駆動することができるので、フラットパネルディスプレイの回路構成をシンプルにすることができ、製造コストを低減することができる。
また、本発明によれば、映像信号などを光信号で伝送することができるので、画面からでる電磁波を大幅に低減することができ、電磁波障害（ＥＭＩ）の発生を大幅に低減することができる。
【００２１】
また、本発明の波長多重チップ間光インターコネクション回路は、前記タイミングコントロール集積回路と前記ドライバ集積回路の少なくとも一方が、前記集積回路チップとして前記基板にフリップチップ実装されており、該集積回路チップの裏面には、異なる波長選択性を持った複数の前記微小タイル状素子が取り付けられており、該微小タイル状素子の下側に、前記光導波路の一部が配置されていることが好ましい。
本発明によれば、例えば、基板上に光導波路を形成しておき、その基板上に、複数の微小タイル状素子が裏面に取り付けられたタイミングコントロール集積回路及びドライバ集積回路をコンパクトにかつ簡便に実装することができる。そこで、本発明によれば、タイミングコントロール集積回路とドライバ集積回路間のデータ伝送を極めて高速化しながら、フラットパネルディスプレイのコンパクト化及び製造コストの低減化を実現することができる。
【００２２】
本発明の電気光学装置は、前記波長多重チップ間光インターコネクション回路を備えたことを特徴とする。
本発明によれば、液晶表示装置、エレクトロルミネッセンスパネル及びプラズマディスプレイなどの電気光学装置において、タイミングコントロール回路及びドライバ回路などを前記波長多重チップ間光インターコネクション回路で構成することができる。そこで、本発明によれば、電気光学装置の走査信号及びデータ信号などを前記波長多重チップ間光インターコネクション回路によって伝送するができ、高速に各画素を駆動制御することができ、平面ディスプレイ装置における画面の大型化、高品位化及びさらなるコンパクト化を実現することができる。
【００２３】
本発明の電子機器は、前記波長多重チップ間光インターコネクション回路を備えたことを特徴とする。
本発明によれば、ＣＰＵ及びメモリ回路などを前記集積回路チップで構成し、その各チップ間を前記波長多重チップ間光インターコネクション回路で繋いだモジュールを備える電子機器とすることで、従来よりも高速に信号処理することができ、かつコンパクトで高性能な電子機器を安価に提供することができる。
また、本発明によれば、例えば、表示装置に波長多重チップ間光インターコネクション回路を適用することで、高品位な画像を表示することができるコンパクトな電子機器を安価に提供することができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態に係る波長多重チップ間光インターコネクション回路について図面を参照して説明する。
（第１実施形態）
図１は本発明の第１実施形態に係る波長多重チップ間光インターコネクション回路を示す斜視図である。図２は図１に示す波長多重チップ間光インターコネクション回路の要部断面図である。図３は図１に示す波長多重チップ間光インターコネクション回路の要部平面図である。
【００２５】
基板１０の表面には、複数の集積回路チップ（ＬＳＩチップ又はＩＣチップ）２０１ａ，２０１ｂが実装されている。集積回路チップ２０１ａ，２０１ｂは、ＣＰＵ、メモリ回路、映像信号処理回路、映像信号ドライブ回路、通信Ｉ／Ｏ、各種インターフェース回路、Ａ／Ｄコンバータ、Ｄ／Ａコンバータなどを構成するものである。なお、図１では２個の集積回路チップ２０１ａ，２０１ｂが実装されているが、本発明はこれに限定されるものではなく、３個以上の集積回路チップを基板１０に実装してもよい。基板１０としては、ガラスエポキシ、セラミック、ガラス、プラスチック、半導体、ポリイミド、シリコンなど任意のものを適用することができる。
【００２６】
集積回路チップ２０１ａ，２０１ｂは、図２及び図３に示すように、表面（回路形成面）を下にして基板１０上にフリップチップ実装されている。各集積回路チップ２０１ａ，２０１ｂの回路形成面には、３つの微小タイル状素子２００−１，２００−２，２００−３が接着剤などで貼り付けられている。各微小タイル状素子２００−１，２００−２，２００−３は、貼り付けられている集積回路チップ２０１ａ，２０１ｂの回路（又は電子素子）と電気的に接続されている。
また、集積回路チップ２０１ａ，２０１ｂにおいて、３つの微小タイル状素子２００−１，２００−２，２００−３は直線上に配置されている。なお、集積回路チップ２０１ａ，２０１ｂに貼り付ける微小タイル状素子の数は、３個に限定されるものではなく、２個でも、４個以上でもよい。また、各微小タイル状素子２００−１，２００−２，２００−３の配置も直線上に限定されるものではなく、複数列に配置してもよく、曲線上に配置してもよい。
【００２７】
微小タイル状素子２００−１，２００−２，２００−３は、発光機能又は受光機能を備えた微小なタイル形状の半導体デバイス（微小タイル状素子）である。発光機能を備えた微小タイル状素子は、面発光レーザ（ＶＣＳＥＬ）、電界吸収変調内蔵のＤＦＢ（Ｄｉｓｔｒｉｂｕｔｅｄ  Ｆｅｅｄｂａｃｋ）レーザ又はＬＥＤなどを備えるものとする。受光機能を有する微小タイル状素子は、例えばフォトダイオード又はフォトトランジスタなどを備えるものとする。また、例えば微小タイル状素子は、厚さが２０μｍ以下であり、縦横の大きさが数十μｍから数百μｍの板状部材とする。微小タイル状素子の製造方法については、後で詳細に説明する。
【００２８】
また、各微小タイル状素子２００−１，２００−２，２００−３は、波長選択性をもっている。例えば、集積回路チップ２０１ａの微小タイル状素子２００−１は波長λ１の光を放射し、微小タイル状素子２００−２は波長λ２の光を放射し、微小タイル状素子２００−３は波長λ３の光を放射するものとする。そして、集積回路チップ２０１ｂの微小タイル状素子２００−１は波長λ１の光を検出し、微小タイル状素子２００−２は波長λ２の光を検出し、微小タイル状素子２００−３は波長λ３の光を検出するものとする。
【００２９】
各微小タイル状素子２００−１，２００−２，２００−３の波長選択性は、その素子自体が持っている機能（例えば所定波長のレーザ光放射機能）で実現してもよい。また、かかる微小タイル状素子の発光面又は受光面に、特定波長の光のみを透過させるカラーフィルタ又はバンドパスフィルタをなす膜を設けることなどで波長選択性を実現してもよい。
【００３０】
各微小タイル状素子２００−１，２００−２，２００−３は、集積回路チップ２０１ａ，２０１ｂの回路形成面に設けられている配線２１１を介して該集積回路チップ内の回路と電気的に接続されている。すなわち、各微小タイル状素子２００−１，２００−２，２００−３は、集積回路チップ２０１ａ，２０１ｂの入力端子又は出力端子と電気的に接続されている。
【００３１】
集積回路チップ２０１ａ，２０１ｂの下面への微小タイル状素子２００−１，２００−２，２００−３の実装は、例えばシリコンウェハから集積回路チップ２０１ａ，２０１ｂをダイシングする前又は後に、各集積回路チップに微小タイル状素子を接着することで行ってもよい。
【００３２】
集積回路チップ２０１ａ，２０１ｂは、図２に示すように、基板１０にフリップチップ実装されている。具体的には、基板１０の所望位置に設けられたボンディングパッド（図示せず）とバンプ２１２を介して基板１０の上面にフリップチップ実装されている。ここで、バンプ２１２とボンディングパッドは、直接接合あるいは半田や導電性ペーストを介して接合してもよい。したがって、集積回路チップ２０１ａ，２０１ｂの回路は、ボンディングパッド及びバンプ２１２を介して、基板１０に設けられた回路と電気的に接続されている。
【００３３】
さらに、基板１０の表面には、光導波路材からなる光導波路３０が設けられている。光導波路材としては透明樹脂又はゾルゲルガラスなどを適用することができる。また、図２及び図３に示すように、平面的に見ると、集積回路チップ２０１ａの下面に貼り付けられた微小タイル状素子２００−１，２００−２，２００−３と該光導波路３０が重なるように、その微小タイル状素子の直下に配置されている。
【００３４】
そして、光導波路３０は、集積回路チップ２０１ａと集積回路チップ２０１ｂとを繋ぐように、基板１０上に形成されている。そこで、光導波路３０は、集積回路チッップ２０１ａの微小タイル状素子２００−１，２００−２，２００−３と、集積回路チップ２０１ｂの微小タイル状素子２００−１，２００−２，２００−３とを光学的に接続している。
【００３５】
次に、上記のような構成の動作について説明する。例えば、集積回路チップ２０１ａから出された３つの出力信号は、配線２１１を介して、集積回路チップ２０１ａの下面に貼り付けられた微小タイル状素子２００−１，２００−２，２００−３それぞれに送られる。各出力信号は、微小タイル状素子２００−１，２００−２，２００−３それぞれで光パルス信号に変換される。すなわち微小タイル状素子２００−１からは波長λ１の光パルス信号が放射され、微小タイル状素子２００−２からは波長λ２の光パルス信号が放射され、微小タイル状素子２００−３からは波長λ３の光パルス信号が放射される。
【００３６】
集積回路チップ２０１ａの微小タイル状素子２００−１，２００−２，２００−３から放射された波長λ１，λ２，λ３の３つの光パルス信号は、その微小タイル状素子の直下にある光導波路３０に入射し、光導波路３０を同時に伝播する。光導波路３０を伝播した３つの光パルス信号は、光導波路３０の他方端部であって集積回路チップ２０１ｂの下面に貼り付けられた微小タイル状素子２００−１，２００−２，２００−３のいずれかに入射する。すなわち、集積回路チップ２０１ｂにおいて、波長λ１の光パルス信号は微小タイル状素子２００−１で受信され、波長λ２の光パルス信号は微小タイル状素子２００−２で受信され、波長λ３の光パルス信号は微小タイル状素子２００−３で受信される。そして、波長λ１，λ２，λ３の光パルス信号は、微小タイル状素子２００−１，２００−２，２００−３それぞれで電気信号に変換され、集積回路チップ２０１ｂの３つの入力信号となる。
【００３７】
これらにより、本実施形態によれば、１つの光導波路３０と複数の微小タイル状素子２００−１，２００−２，２００−３を用いて、集積回路チップ２０１ａ，２０１ｂ同士間において複数（波長λ１，λ２，λ３）の光パルス信号をクロストークさせることなく独立して並列に伝送することができる。そこで、本実施形態によれば、集積回路チップ２０１ａ，２０１ｂ同士間において極めて高速にデータ伝送することができる。
【００３８】
また、本実施形態によれば、集積回路チップ２０１ａ，２０１ｂの入出力信号（電気信号）を、その集積回路チップ２０１ａ，２０１ｂに直接貼り付けた微小タイル状素子２００−１，２００−２，２００−３で光信号に変換することができるので、集積回路チップの電気信号出力端子と発光素子又は受光素子との間の配線長を極めて短くすることができ、集積回路チップ間などでのデータ伝送をさらに高速化することができる。
【００３９】
また、本実施形態によれば、集積回路チップ２０１ａ，２０１ｂの下面に貼り付けた微小タイル状素子２００−１，２００−２，２００−３と光導波路３０とが重なるように配置しているので、極めて製造し易い構成でありながら、極めてコンパクト化することができる波長多重チップ間インターコネクション回路を提供することができる。
【００４０】
なお、上記実施形態では、集積回路チップ２０１ａに貼り付けられている微小タイル状素子２００−１，２００−２，２００−３が全て発光機能を有するものとしてが、本発明はこれに限定されるものではなく、微小タイル状素子２００−１，２００−２，２００−３は発光機能を有するものと受光機能を有するものからなるとしてもよい。また、集積回路チップ２０１ｂに貼り付けられている微小タイル状素子２００−１，２００−２，２００−３も発光機能を有するものと受光機能を有するものからなるとしてもよい。このようにすることにより、集積回路チップ２０１ａ，２０１ｂ同士間で双方向にデータ伝送可能な波長多重チップ間インターコネクション回路を構成することができる。
【００４１】
また、上記実施形態では、集積回路チップ２０１ａ，２０１ｂ同士間でのデータ伝送に本発明を適用した例について説明したが、本発明はこれに限定されるものではなく、集積回路チップと基板１０に設けられた回路との間に本発明に係る波長多重チップ間光インターコネクション回路を適用してもよい。
【００４２】
（第２実施形態）
次に、本発明の第２実施形態に係る波長多重チップ間光インターコネクション回路の応用例について図４から図６を参照して説明する。図４は本発明の第２実施形態に係る波長多重チップ間光インターコネクション回路を示す斜視図である。図５は図４に示す波長多重チップ間光インターコネクション回路の要部断面図である。図６は図４に示す波長多重チップ間光インターコネクション回路の要部平面図である。なお、図１から図３に示す第１実施形態の構成要素と同一物には同一の符号を付している。
【００４３】
基板１０の表面には、複数の集積回路チップ２０１ｃ，２０１ｄが実装されている。集積回路チップ２０１ｃ，２０１ｄは上記第１実施形態の集積回路チップ２０１ａ，２０１ｂに相当するものである。したがって、集積回路チップ２０１ｃ，２０１ｄは、図５に示すように、基板１０にフリップチップ実装されている。すなわち、集積回路チップ２０１ｃ，２０１ｄの回路は、基板１０上のボンディングパッド及びバンプ２１２を介して、基板１０に設けられた回路と電気的に接続されている。
【００４４】
基板１０の表面には、光導波路材からなる光導波路３０’が設けられている。光導波路３０’は、上記第１実施形態の光導波路３０に相当するものであるが、分岐路を有する点が光導波路３０と異なる。すなわち、光導波路３０’は、図４に示すように、１本の光導波路が集積回路チップ２０１ｃ，２０１ｄの近辺において３本に分岐した形状となっている。
【００４５】
集積回路チップ２０１ｃ，２０１ｄの下面（裏面）には、図５及び図６に示すように、微小タイル状素子２００が接着剤などで貼り付けられている。この微小タイル状素子２００は、上記第１実施形態の微小タイル状素子２００−１，２００−２，２００−３に該当するものである。ここで、微小タイル状素子２００は、集積回路チップ２０１ｃ，２０１ｄそれぞれの下面に３つづつ貼り付けられている。
【００４６】
そして、各微小タイル状素子２００は、光導波路３０’の分岐路毎に１個づつ配置されており、平面的に見ると、光導波路３０’の分岐路と重なるように配置されている。また、各微小タイル２００は、上記実施形態の微小タイル状素子２００−１，２００−２，２００−３と同様に波長選択性（波長λ１，λ２，λ３）を持っている。
【００４７】
このような構成により、上記第１実施形態の動作と同様にして、１つの光導波路３０’と複数の微小タイル状素子２００を用いて、集積回路チップ２０１ａ，２０１ｂ同士間において複数（波長λ１，λ２，λ３）の光パルス信号をクロストークさせることなく独立して並列に伝送することができる。そこで、本実施形態においても、集積回路チップ２０１ｃ，２０１ｄ同士間において極めて高速にデータ伝送することができる。
【００４８】
そして、本実施形態によれば、光導波路３０’の分岐路毎に微小タイル状素子２００を配置しているので、微小タイル状素子２００の配置自由度を向上させることができ、微小タイル状素子２００と光導波路３０’の光結合効率を向上させることができる。なお、上記実施形態では、光導波路３０’の分岐路毎に１個の微小タイル状素子２００を配置しているが、光導波路３０’の分岐路毎に複数個の微小タイル状素子２００を配置してもよい。また、上記第１実施形態と第２実施形態を組み合わせてもよい。
【００４９】
（第３実施形態）
次に、本発明の第３実施形態に係る波長多重チップ間光インターコネクション回路の応用例について図７から図９を参照して説明する。本実施形態はフラットパネルディスプレイ（ＦＰＤ）のタイミングコントロール回路とドライバ回路とを光導波路３０などで接続するものである。図７は本発明の第３実施形態に係る波長多重チップ間光インターコネクション回路の応用例であるフラットパネルディスプレイの回路図である。
【００５０】
基板１０は、フラットパネルディスプレイの構成部材となるものである。この基板１０としては、ガラス又はプラスチックなどを適用することができる。基板１０の上には、タイミングコントロール回路２２２と、複数（例えば４個）のデータ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４と、複数（例えば４個）の走査線ドライバ回路２２４−１，２２４−２，２２４−３，２２４−４と、画素マトリクス（表示面）２２５とが設けられている。タイミングコントロール回路２２２の入力端子には、映像ソース２２１（パーソナルコンピュータ、ビデオ、チューナなど）の出力端子が接続されている。
【００５１】
タイミングコントロール回路２２２、データ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４及び走査線ドライバ回路２２４−１，２２４−２，２２４−３，２２４−４は、それぞれ集積回路チップで構成され、図１の集積回路チップ２０１ａ，２０１ｂ又は図４の集積回路チップ２０１ｃ，２０１ｄに相当するものである。したがって、タイミングコントロール回路２２２、データ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４及び走査線ドライバ回路２２４−１，２２４−２，２２４−３，２２４−４は、基板１０上にフリップチップ実装されている。
【００５２】
そして、タイミングコントロール回路２２２の下面には、図２の微小タイル状素子２００−１，２００−２，２００−３に相当する複数の第１微小タイル状素子２１Ａ，２１Ｂが貼り付けられている。第１微小タイル状素子２１Ａは、タイミングコントロール回路２２２の出力信号の一つであるデータ信号（電気信号）を光パルス信号に変換するものである。この複数（例えば４個）の第１微小タイル状素子２１Ａは、それぞれ波長λ１，λ２，λ３，λ４の光パルス信号を放射する。第１微小タイル状素子２１Ｂは、タイミングコントロール回路２２２の出力信号の一つである走査信号（電気信号）を光パルス信号に変換するものである。この複数（例えば４個）の第１微小タイル状素子２１Ｂは、それぞれ波長λ１’，λ２’，λ３’，λ４’の光パルス信号を放射する。
【００５３】
各データ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４の下面には、それぞれ１個づつ受光機能を有する第２微小タイル状素子２２Ａが貼り付けられている。第２微小タイル状素子２２Ａは、図５の微小タイル状素子２００に相当するものであり、各データ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４の入力手段となるものである。
【００５４】
例えば第１のデータ線ドライバ回路２２３−１は、波長λ１の光パルス信号を選択的に受信する第２微小タイル状素子２２Ａを備えている。第２のデータ線ドライバ回路２２３−２は、波長λ２の光パルス信号を選択的に受信する第２微小タイル状素子２２Ａを備えている。第３のデータ線ドライバ回路２２３−３は、波長λ３の光パルス信号を選択的に受信する第２微小タイル状素子２２Ａを備えている。第４のデータ線ドライバ回路２２３−４は、波長λ４の光パルス信号を選択的に受信する第２微小タイル状素子２２Ａを備えている。
【００５５】
各走査線ドライバ回路２２４−１，２２４−２，２２４−３，２２４−４の下面には、それぞれ１個づつ受光機能を有する第２微小タイル状素子２２Ｂが貼り付けられている。第２微小タイル状素子２２Ｂは、図５の微小タイル状素子２００に相当するものであり、各走査線ドライバ回路２２４−１，２２４−２，２２４−３，２２４−４の入力手段となるものである。
【００５６】
例えば、第１の走査線ドライバ回路２２４−１は、波長λ１’の光パルス信号を選択的に受信する第２微小タイル状素子２２Ｂを備えている。第２の走査線ドライバ回路２２４−２は、波長λ２’の光パルス信号を選択的に受信する第２微小タイル状素子２２Ｂを備えている。第３の走査線ドライバ回路２２４−３は、波長λ３’の光パルス信号を選択的に受信する第２微小タイル状素子２２Ｂを備えている。第４の走査線ドライバ回路２２４−４は、波長λ３’の光パルス信号を選択的に受信する第２微小タイル状素子２２Ｂを備えている。
【００５７】
さらに、タイミングコントロール回路２２２とデータ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４を結ぶように、１つの光導波路３０Ａが基板１０上に設けられている。この光導波路３０Ａは、上記実施形態の光導波路３０又は光導波路３０’に相当するものであり、データ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４毎に分岐路を備えている。
【００５８】
また、タイミングコントロール回路２２２と走査線ドライバ回路２２４−１，２２４−２，２２４−３，２２４−４を結ぶように、１つの光導波路３０Ｂが基板１０上に設けられている。この光導波路３０Ｂも、上記実施形態の光導波路３０又は光導波路３０’に相当するものであり、走査線ドライバ回路２２４−１，２２４−２，２２４−３，２２４−４毎に分岐路を備えている。
【００５９】
そして、タイミングコントロール回路２２２の各第１微小タイル状素子２１Ａは、光導波路３０Ａと光学的に接続されている。各データ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４の第２微小タイル状素子２２Ａも、光導波路３０Ａと光学的に接続されている。一方、タイミングコントロール回路２２２の各第１微小タイル状素子２１Ｂは、光導波路３０Ｂと光学的に接続されている。各走査線ドライバ回路２２４−１，２２４−２，２２４−３，２２４−４の第２微小タイル状素子２２Ｂも、光導波路３０Ｂと光学的に接続されている。
【００６０】
次に、上記構成のフラットパネルディスプレイの動作について説明する。まず映像ソース２２１から出力された映像信号は、タイミングコントロール回路２２２に入力される。タイミングコントロール回路２２２は、入力した映像信号を処理して例えば４種類のデータ信号と４種類の走査信号を生成する。このうち４種類のデータ信号は、４個の第１微小タイル状素子２１Ａによって波長λ１，λ２，λ３，λ４の４つの光パルス信号に変換される。また、４種類の走査信号は、４個の第１微小タイル状素子２１Ｂによって波長λ１’，λ２’，λ３’，λ４’の４つの光パルス信号に変換される。
【００６１】
波長λ１，λ２，λ３，λ４の４つの光パルス信号は、光導波路３０Ａに同時に入射し、その光導波路３０Ａのすみずみを伝播する。そこで、波長λ１の光パルス信号は、第１のデータ線ドライバ回路２２３−１に設けられた第２微小タイル状素子２２Ａで受信される。これと同時に、波長λ２の光パルス信号は、第２のデータ線ドライバ回路２２３−２に設けられた第２微小タイル状素子２２Ａで受信される。これと同時に、波長λ３の光パルス信号は、第３のデータ線ドライバ回路２２３−３に設けられた第２微小タイル状素子２２Ａで受信される。これと同時に、波長λ４の光パルス信号は、第４のデータ線ドライバ回路２２３−４に設けられた第２微小タイル状素子２２Ａで受信される。
【００６２】
これにより、各データ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４は、それぞれ第２微小タイル状素子２２Ａで所定波長の光パルス信号（データ信号）を電気信号に変換して入力する。そして、各データ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４は、画素マトリクス２２５に配置されている複数のデータ線（図示せず）のうちで、割り当てられた複数のデータ線それぞれに、データ信号を出力する。
【００６３】
また、波長λ１’，λ２’，λ３’，λ４’の４つの光パルス信号は、光導波路３０Ｂに同時に入射し、その光導波路３０Ｂのすみずみを伝播する。そこで、波長λ１’の光パルス信号は、第１の走査線ドライバ回路２２４−１に設けられた第２微小タイル状素子２２Ｂで受信される。これと同時に、波長λ２’の光パルス信号は、第２の走査線ドライバ回路２２４−２に設けられた第２微小タイル状素子２２Ｂで受信される。これと同時に、波長λ３’の光パルス信号は、第３の走査線ドライバ回路２２４−３に設けられた第２微小タイル状素子２２Ｂで受信される。これと同時に、波長λ４’の光パルス信号は、第４の走査線ドライバ回路２２４−４に設けられた第２微小タイル状素子２２Ｂで受信される。
【００６４】
これにより、各走査線ドライバ回路２２４−１，２２４−２，２２４−３，２２４−４は、それぞれ第２微小タイル状素子２２Ｂで所定波長の光パルス信号（走査信号）を電気信号に変換して入力する。そして、各走査線ドライバ回路２２４−１，２２４−２，２２４−３，２２４−４は、画素マトリクス２２５に配置されている複数の走査線（図示せず）のうちで、割り当てられた複数の走査線それぞれに、走査信号を出力する。
【００６５】
各データ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４から出力されたデータ信号と、各走査線ドライバ回路２２４−１，２２４−２，２２４−３，２２４−４から出力された走査信号とによって、画素マトリクス２２５の各画素が逐次駆動制御され、画素マトリクス２２５において映像が表示される。
【００６６】
これらにより、本実施形態によれば、タイミングコントロール回路２２２とデータ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４間を１本の光導波路３０Ａで波長多重接続し、タイミングコントロール回路２２２と走査線ドライバ回路２２４−１，２２４−２，２２４−３，２２４−４間を１本の光導波路３０Ｂで波長多重接続したので、コンパクトでありながら、画素数が従来よりも多く、光画質なフラットパネルディスプレイを提供することができる。
【００６７】
また、本実施形態によれば、タイミングコントロール回路２２２に直接第１微小タイル状素子２１Ａ，２１Ｂを貼り付け、データ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４及び走査線ドライバ回路２２４−１，２２４−２，２２４−３，２２４−４に直接第２微小タイル状素子２２Ａ，２２Ｂを貼り付けたので、各回路の電気信号出力端子と発光素子又は受光素子との間の配線長を極めて短くすることができ、タイミングコントロール回路とドライバ回路間でのデータ伝送をさらに高速化することができる。
【００６８】
なお、画素マトリクス２２５に配置されている走査線及びデータ線は、従来のフラットパネルディスプレイで用いられているように電気配線で構成してもよいが、上記実施形態の光導波路３０で構成してもよい。この構成とした場合、各データ線ドライバ回路２２３及び各走査線ドライバ回路２２４の出力部に発光機能をもつ微小タイル状素子を設けるとともに、各走査線及びデータ線から信号を受信する各画素の信号受信手段として、受光機能をもつ微小タイル状素子を設けることが好ましい。
【００６９】
また、本実施形態によれば、信号伝達を光で行うことで、ＦＰＤのように比較的配線距離の長くなるタイミングＩＣ（タイミングコントロール回路２２２）と各ドライバＩＣ（データ線ドライバ回路２２３、走査線ドライバ回路２２４）との間の信号伝送においても高速のデータ伝達が可能になる。
また、本実施形態によれば、映像信号などを光信号で伝送することができるので、画面からでる電磁波を大幅に低減することができ、電磁波障害（ＥＭＩ）の発生を大幅に低減することができる。
【００７０】
また、本実施形態のフラットパネルディスプレイにおいて、基板１０上に、集積回路チップなどからなるＣＰＵ及び記憶手段などを形成してもよい。そのＣＰＵ及び記憶手段は、図１に示す集積回路チップ２０１ａ，２０１ｂとして基板１０上に実装することが好ましい。そして、各集積回路チップ２０１ａ，２０１ｂ同士間及びその集積回路チップとタイミングコントロール回路２２２間などでのデータ伝送は、光導波路３０を用いることが好ましい。このようにすることにより、情報処理手段とフラットパネルディスプレイとが一体化したコンパクトで高性能なコンピュータシステムを提供することができる。
【００７１】
上記実施形態では、第２微小タイル状素子２２Ａ，２２Ｂ自身が受光波長選択性をもつものとしたが、本発明はこれに限定されるものではなく、光導波路３０Ａ，３０Ｂの各分岐部３１ｃなどに波長選択機能をもたせてもよい。例えば、各分岐部３１ｃ又は分岐路にバンドパスフィルタ又はカラーフィルタを設けてもよく、各分岐部３１ｃに波長選択性ハーフミラーなどを設けてもよい。
また、上記実施形態では、各ドライバＩＣ（データ線ドライバ回路２２３、走査線ドライバ回路２２４）に備えられている受光素子（第２微小タイル状素子２２Ａ，２２Ｂ）が１つ、この受光素子と光学的に接続されている光導波路３０を１本としたが、それぞれ複数設けてもよい。
【００７２】
次に、本実施形態において、タイミングコントロール回路２２２をなす集積回路チップを基板１０にフリップチップ実装した構成例について具体的に説明する。なお、下記の構成例と同様にして、データ線ドライバ回路２２３−１，２２３−２，２２３−３，２２３−４及び走査線ドライバ回路２２４−１，２２４−２，２２４−３，２２４−４などをなす集積回路チップを基板１０にフリップチップ実装することができる。図８はタイミングコントロール回路２２２がフリップチップ実装された場合の構成例を示す要部断面図である。図９は図８に示す構成例の要部平面図である。
【００７３】
タイミングコントロール回路２２２は、基板１０上において集積回路チップ（ＩＣチップ）としてフリップチップ実装されたものである。具体的には、基板１０の所望位置には電極（図示せず、パッド、ボンディングパッド又はメタル配線でもよい）が設けられている。その電極の上面にバンプ２１２が設けられている。そして、バンプ２１２の上にタイミングコントロール回路２２２を接続することで、そのタイミングコントロール回路２２２をフリップチップ実装する。
【００７４】
タイミングコントロール回路２２２の入出力端子のいずれかは、バンプ２１２と電気的に接続されている。また、タイミングコントロール回路２２２の下面には、図８及び図９に示すように、複数（例えば４個）の第１微小タイル状素子２１Ａが貼り付けられている。この第１微小タイル状素子２１Ａは、図７に示す第１微小タイル状素子２１Ａに該当するものである。各第１微小タイル状素子２１Ａは、それぞれ配線２１１を介してタイミングコントロール回路２２２の入出力端子と電気的に接続されている。
【００７５】
また、基板１０上においてタイミングコントロール回路２２２の下側には光導波路３０が設けられている。この光導波路３０は、図７に示す光導波路３０Ａ，３０Ｂに該当するものである。そして、平面的に見ると、タイミングコントロール回路２２２の下面に貼り付けた複数の微小タイル状素子２１Ａと光導波路３０が重なるように、これらが配置されている。複数の第１微小タイル状素子２１Ａは、例えばそれぞれ波長λ１，λ２，λ３…の光パルス信号を放射する。その光パルス信号は、光導波路３０に入射して伝播する。
【００７６】
このような構成により、例えばタイミングコントロール回路２２２で生成された複数のデータ信号は、それぞれ配線２１１を介して各第１微小タイル状素子２１Ａに送られる。すると、各第１微小タイル状素子２１Ａは、波長λ１，λ２，λ３…の光パルス信号を光導波路３０に放射する。
【００７７】
本実施形態によれば、フラットパネルディスプレイの構成要素であるタイミングコントロール回路２２２及びドライバ回路などを基板１０上にフリップチップ実装し、さらにタイミングコントロール回路２２２及びドライバ回路などの下面に直接複数の微小タイル状素子を貼り付けたので、タイミングコントロール回路２２２及びドライバ回路などをコンパクトにかつ簡便に実装することができる。
【００７８】
また、本実施形態によれば、複数の波長による光多重伝送を行う構成としながら、各回路の電気入出力端子と発光素子又は受光素子との間の配線長を極めて短くすることができ、タイミングＩＣ（タイミングコントロール回路２２２）とドライバＩＣ（データ線ドライバ回路２２３、走査線ドライバ回路２２４）間でのデータ伝送を極めて高速化することができる。
また、本実施形態によれば、一般的なフリップチップ法によるタイミングＩＣとドライバＩＣの実装方法を用いることができ、従来の実装方法と整合しながら高速の光データ伝送を実現できる。
【００７９】
（第４実施形態）
次に、本発明の第４実施形態に係る波長多重チップ間光インターコネクション回路について、図１０から図１３を参照して説明する。本実施形態は、上記実施形態における光導波路３０，３０’について改良したものである。図１０は本実施形態に係る波長多重チップ間光インターコネクション回路を示す要部断面図である。上記実施形態の構成要素と同一の構成要素については同一符号を付している。
【００８０】
光導波路３０は、上記第１から第３実施形態の光導波路３０，３０’に該当するものである。本実施形態の光導波路３０は、光反射機構をなすグレーティング素子３２ｄを備えている。グレーティング素子３２ｄは、断面が鋸歯形状となっている。そして、上記実施形態の集積回路チップ（ＩＣチップ）２０１ａ等に相当するフリップチップＩＣ２３４の下面（裏面）には、図２と同様にして発光機能を有する微小タイル状素子２００が貼り付けられている。微小タイル状素子２００は、メタル配線２３１によってフリップチップＩＣ２３４内の集積回路と電気的に接続されている。ここで、微小タイル状素子２００は、図２に示すようにフリップチップＩＣ２３４の下面に複数個貼り付けられているものとしてもよい。この場合、各微小タイル状素子２００の発光波長又は受光波長がそれぞれ異なるものとすることが好ましい。また、微小タイル状素子２００は、図４から図６に示すように光導波路３０の分岐路毎に設けられ、それぞれ発光波長又は受光波長が異なるものとしてもよい。
【００８１】
グレーティング素子３２ｄは、微小タイル状素子２００に対向するように、光導波路３０の底面に配置されている。このグレーティング素子３２ｄは、タイル状又はシール状部材で構成し、そのタイル状又はシール状部材を基板１０に貼り付けて形成してもよい。また、基板１０に直接グレーティング素子３２ｄを形成してもよい。例えば、基板１０にグレーティング素子３２ｄを形成し、その後、そのグレーティング素子３２ｄの上に光導波路材を形成することで、光導波路３０を設ける。
【００８２】
このような構成により、微小タイル状素子２００から放射された光は、光導波路３０に入射し、グレーティング素子３２ｄで反射される。グレーティング素子３２ｄは、微小タイル状素子２００から放射された光を所望の角度で反射する。この角度は、例えばグレーティング素子３２ｄの反射光の略全てが光導波路３０内を伝播するように、すなわち、かかる反射光が光導波路３０の表面において全反射するように、調節されていることが好ましい。
【００８３】
したがって、本実施形態によれば、フリップチップＩＣ２３４下面の微小タイル状素子２００から放射された光のほとんど全てを、光導波路３０の伝播光とすることができる。また、図１０において、発光機能を有する微小タイル状素子２００の代わりに、受光機能を有する微小タイル状素子２００又は受光素子を設けてもよい。そこで、本実施形態によれば、グレーティング素子３２ｄを用いて、フリップチップＩＣ２３４同士間などで送受信される光の結合効率を高めることができる。
【００８４】
また、グレーティング素子３２ｄは、波長選択性を備えるものとしてもよい。例えばグレーティング素子３２ｄが所定波長の光のみを反射するものとする。これはグレーティング素子３２ｄの表面にカラーフィルタ又はバントパスフィルタをなす膜などを設けることで実現してもよい。そして、各微小タイル状素子２００に対応させてグレーディング素子３２ｄの選択波長を異なるものとすることが好ましい。このようにすることにより、各微小タイル状素子２００が波長選択性を備えていなくても、集積回路チップ間などで波長多重伝送をすることができる。
【００８５】
次に、本実施形態の他の例について説明する。図１１は本実施形態の他の例に係る波長多重チップ間光インターコネクション回路を示す要部断面図である。光導波路３０は、光散乱機構３１ａをなす光散乱粒子を備えている。その他の構成は、図１０に示すチップ間光インターコネクション回路と同じである。
【００８６】
光散乱機構３１ａは、フリップチップＩＣ２３４の下面に貼り付けられた微小タイル状素子２００の近傍に設けられている。具体的には光散乱機構３１ａは、光導波路３０の一部を光拡散材に置き換えたものであり、微小タイル状素子２００の直下付近に配置されている。この光拡散材は、例えば樹脂に屈折率の異なる粒子を分散させることで、又は樹脂に金属粒子を分散させることで構成されている。
【００８７】
このような構成により、発光機能を有する微小タイル状素子２００から光導波路３０の長手方向に対して約垂直に放射された光は、光導波路３０の光散乱機構３１ａに入射し、その光散乱機構３１ａで散乱されて光導波路３０に沿って伝播することとなる。
【００８８】
したがって、本実施形態によれば、フリップチップＩＣ２３４下面の微小タイル状素子２００から放射された光の大部分を、光導波路３０の伝播光とすることができる。また、図１１において、発光機能を有する微小タイル状素子２００の代わりに、受光機能を有する微小タイル状素子２００又は受光素子を設けてもよい。そこで、本実施形態によれば、光散乱機構３１ａを用いて、フリップチップＩＣ２３４同士間などで送受信される光の結合効率を高めることができる。なお光散乱機構３１ａも、上記グレーティング素子３２ｄと同様に、波長選択性を備えるものとしてもよい。
【００８９】
図１２は本実施形態に係る波長多重チップ間光インターコネクション回路の他の例に係る要部側面図である。本光インターコネクション回路の光散乱機構３１ａ’は、樹脂に屈折率の異なる粒子を分散させたもの又は樹脂に金属粒子を分散させたものを、ドーム状に形成したものである。このドーム状の光散乱機構３１ａ’は基板１０上に設けられており、その光散乱機構３１ａ’を覆うように光導波路３０が形成されている。その他の構成は、図１１に示す波長多重チップ間光インターコネクション回路と同じである。
【００９０】
この光散乱機構３１ａ’は、その大きさ及び形状などが制御しやすいので、光導波路３０と微小タイル状素子２００又は受光素子との光結合効率の容易な調整が可能となる。なお、光散乱機構３１ａ’も、上記グレーティング素子３２ｄと同様に、波長選択性を備えるものとしてもよい。
【００９１】
次に、本実施形態の他の例について説明する。図１３は本実施形態の他の例に係る波長多重チップ間光インターコネクション回路を示し、（ａ）は要部側面図であり、（ｂ）は要部断面図である。光導波路３０は、光反射機構３２ｆを備えている。その他の構成は図１０に示す波長多重チップ間光インターコネクション回路と同じである。
【００９２】
光反射機構３２ｆは、光導波路３０の一部の表面に設けられた反射膜で構成されている。また、光反射機構３２ｆは、光導波路３０における微小タイル状素子２００の近傍に設けられている。そして、光反射機構３２ｆの反射膜には、微小タイル状素子２００から放射された光を光導波路３０に入射させるための孔部が形成されている。
【００９３】
光反射機構３２ｆをなす反射膜は、金属微粒子を含む塗膜を光導波路３０の表面にコーディングすることで形成してもよい。この金属微粒子としては、例えば銀、アルミニウム、マグネシウム、銅、ニッケル、チタン、クロム、亜鉛などの微粒子とする。
【００９４】
このような構成により、微小タイル状素子２００から放射された光は、光反射機構３２ｆの孔部を通って光導波路３０内に入射する。この入射光は光導波路３０の底面（基板１０の表面）で反射し、次いで光反射機構３２ｆの反射膜で全反射され光導波路３０内を伝播する。
【００９５】
したがって、本実施形態によれば、フリップチップＩＣ２３４下面の微小タイル状素子２００から放射された光の大部分を、光導波路３０の伝播光とすることができる。また、図１３において、発光機能を有する微小タイル状素子２００の代わりに、受光機能を有する微小タイル状素子２００又は受光素子を設けてもよい。そこで、本実施形態によれば、光反射機構３２ｆを用いて、フリップチップＩＣ２３４同士間などで送受信される光の結合効率を高めることができる。
【００９６】
本実施形態において、光反射機構３２ｆは、光導波路３０の全体に設けてもよい。このようにすることにより、集積回路チップ間などの光結合効率をさらに高めながら、外乱光の影響を抑制することができる。そこで、複数の微小タイル状素子２００を極めて接近させて配置し、各微小タイル状素子２００毎に光導波路３０を配置しても、各光導波路３０において光信号が混入することを防止することができ、クロストークをさらに厳密に防止することができる。
【００９７】
本実施形態において、図１０から図１３に示す光反射機構及び光散乱機構を互いに組み合わせることにより、光結合効率をさらに高めることができ、通信の信頼性さらに高めることができる。
【００９８】
（製造方法）
次に、上記実施形態に係る波長多重チップ間光インターコネクション回路における光導波路３０の製造方法について、図１４から図１７を参照して説明する。図１４は光導波路３０の製造方法を示す模式側面図である。
【００９９】
先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１４（ａ）に示すように、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面の全体に、液状の光硬化樹脂３０ｃをコーティングする。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。
【０１００】
次いで液状の光硬化樹脂３０ｃに対して、所望パターンのマスクを介して紫外線（ＵＶ）を照射する。これにより、液状の光硬化樹脂３０ｃにおける所望領域だけが硬化しパターニングされる。そして、硬化していない樹脂を洗浄などにより除去することで、図１４（ｂ）に示すように、硬化された光導波路材からなる光導波路３０ｄが形成される。
【０１０１】
図１５は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１５（ａ）に示すように、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面全体に樹脂３０ｅをコーティングして硬化させる。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。次いで、樹脂３０ｅにおける所望領域にレジストマスク４１を形成する。このレジストマスク４１の形成領域は光導波路３０を形成する領域と同じである。
【０１０２】
次いで、図１５（ｂ）に示すように、レジストマスク４１の上から基板１０全体についてドライエッチング又はウエットエッチングを施し、レジストマスク４１の下以外にある樹脂ｅを除去する。このようにフォトリソパターニングして、レジストマスク４１を除去することで、光導波路材からなる光導波路３０ｆが形成される。
【０１０３】
図１６は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面全体に、撥液処理を施して撥液表面５１を設ける。
【０１０４】
次いで、図１６（ａ）に示すように、撥液表面５１における所望パターン領域に紫外線を照射することなどして、撥液表面５１のなかに所望パターンの親液表面５２を設ける。次いで、図１６（ｂ）に示すように、親液表面５２のなかに、インクジェットノズルまたはディスペンサなどから液状の光導波路材３０ｇを滴下する。光導波路材３０ｇとしては、透明樹脂又はゾルゲルガラスを用いる。そして、基板１０上に滴下された光導波路材３０ｇを硬化させることで、光導波路材からなる光導波路３０ｈが形成される。
ゾルゲルガラスで光導波路３０ｇを形成する場合は、金属アルコキシドに酸を加えて加水分解した溶液などをインクジェットノズルまたはディスペンサなどから親液表面５２に滴下する。次いで、滴下した溶液に熱などのエネルギーを加えてガラス化し光導波路３０ｈとする。
【０１０５】
図１７は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１７（ａ）に示すように、基板１０の上面並びに第１微小タイル状素子及び第２微小タイル状素子の上面であって、光導波路３０を設けようとする領域を被うように、液状の樹脂３０ｉを塗布する。
【０１０６】
次いで、光導波路３０のパターン形状５２をもつ型であるスタンパ５１を、基板１０の上方から基板１０の表面に押し付ける。次いで、図１７（ｂ）に示すように、基板１０の表面からスタンパ５１を持ち上げる。これらにより、スタンパ５１を用いたパターン転写法により、基板１０上に所望パターン形状の光導波路材からなる光導波路３０ｊが形成される。
【０１０７】
光導波路３０の製造方法は、上記図１４から図１７に示す方法以外に、次に述べる方法を用いてもよい。例えば、スクリーン印刷又はオフセット印刷などの印刷法を用いて、光導波路３０をなす光導波路材を設けてもよい。また、スリット状の隙間から液状の樹脂を吐出するスリットコート法を用いて、光導波路３０をなす光導波路材を設けてもよい。スリットコート法としては、毛細管現象を用いて樹脂などの所望部材を基板１０に塗布する手法を採用してもよい。
【０１０８】
（微小タイル状素子の製造方法）
次に、上記微小タイル状素子の製造方法について図１８から図２７を参照して説明する。本実施形態の微小タイル状素子は、エピタキシャルリフトオフ法を基礎とする手法で作製される。本製造方法では、微小タイル状素子としての化合物半導体デバイス（化合物半導体素子）を基板となるシリコン・ＬＳＩチップ上に接合する場合について説明するが、半導体デバイスの種類及びＬＳＩチップの種類に関係なく本発明を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【０１０９】
＜第１工程＞
図１８は微小タイル状素子の製造方法の第１工程を示す概略断面図である。図１８において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（半導体素子）１１３を作成する。半導体デバイス１１３としては、例えば発光ダイオード（ＬＥＤ）、面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）、ＤＦＢレーザなどが挙げられる。これらの半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極も形成し、動作テストも行う。
【０１１０】
＜第２工程＞
図１９は微小タイル状素子の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。
【０１１１】
＜第３工程＞
図２０は微小タイル状素子の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルな帯形状のフィルムである。
【０１１２】
＜第４工程＞
図２１は微小タイル状素子の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【０１１３】
＜第５工程＞
図２２は微小タイル状素子の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【０１１４】
＜第６工程＞
図２３は微小タイル状素子の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。
これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の半導体素子（上記実施形態の「微小タイル状素子」）とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから８μｍ、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【０１１５】
＜第７工程＞
図２４は微小タイル状素子の製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１の所望の位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体（図１における基板１０）からなり、ＬＳＩ領域１７２が形成されている。また、最終基板１７１の所望の位置には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。
【０１１６】
＜第８工程＞
図２５は微小タイル状素子の製造方法の第８工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しに裏押しピン１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置には接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着される。
【０１１７】
＜第９工程＞
図２６は微小タイル状素子の製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、紫外線（ＵＶ）又は熱により粘着力が消失するものにしておく。ＵＶ硬化性の粘着剤とした場合は、裏押しピン１８１を透明な材質にしておき、裏押しピン１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押しピン１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
【０１１８】
＜第１０工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
【０１１９】
＜第１１工程＞
図２７は微小タイル状素子の製造方法の第１１工程を示す概略断面図である。本工程においては、微小タイル状素子１６１の電極と最終基板１７１上の回路を配線１９１により電気的に繋ぎ、一つのＬＳＩチップなど（光インターコネクション回路用の集積回路チップ）を完成させる。最終基板１７１としては、シリコン半導体のみならず、石英基板又はプラスチックフィルムを適用してもよい。
【０１２０】
（応用例）
以下、本発明に係る波長多重チップ間光インターコネクション回路の応用例について説明する。
例えば上記実施形態の波長多重チップ間光インターコネクション回路をオプトエレクトロニクス集積回路システムの信号伝送手段として用いる。オプトエレクトロニクス集積回路システムとしては、コンピュータが挙げられる。そして、ＣＰＵをなす集積回路チップ及び記憶装置などをなす集積回路チップを基板１０上に実装する。そして、ＣＰＵ内及び記憶装置内での信号処理は電気信号を用いて行うが、集積回路チップ相互間などでのデータ伝送を上記実施形態の波長多重チップ間光インターコネクション回路を適用する。
【０１２１】
これらにより、本応用例によれば、簡易な構成でありながら、コンピュータの処理速度のボトルネックとなっているバスにおける信号伝達速度を従来よりも大幅に高めることが可能となる。また、本応用例によれば、コンピュータシステムなどを大幅に小型化及び高性能化することが可能となる。
【０１２２】
（電子機器）
上記実施形態の波長多重チップ間光インターコネクション回路又はフラットパネルディスプレイを備えた電子機器の例について説明する。
図２８は、携帯電話の一例を示した斜視図である。図２８において、符号１０００は上記の波長多重チップ間光インターコネクション回路を用いた携帯電話本体を示し、符号１００１は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【０１２３】
図２９は、腕時計型電子機器の一例を示した斜視図である。図２９において、符号１１００は上記の波長多重チップ間光インターコネクション回路を用いた時計本体を示し、符号１１０１は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【０１２４】
図３０は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図３０において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記の波長多重チップ間光インターコネクション回路を用いた情報処理装置本体、符号１２０６は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【０１２５】
図２８から図３０に示す電子機器は、上記実施形態の波長多重チップ間光インターコネクション回路又はフラットパネルディスプレイを備えているので、表示品位に優れ、特に、高速応答で明るい大きな画面の表示部を備えた電子機器を実現することができる。また、上記実施形態の波長多重チップ間光インターコネクション回路を用いることによって、従来のものよりも電子機器を薄型化及び小型化することができる。さらにまた、上記実施形態の波長多重チップ間光インターコネクション回路を用いることによって、製造コストを従来のものよりも低減することができる。
【０１２６】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず適宜変更が可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る回路を示す斜視図である。
【図２】同上の回路の要部断面図である。
【図３】同上の回路の要部平面図である。
【図４】本発明の第２実施形態に係る回路を示す斜視図である。
【図５】同上の回路の要部断面図である。
【図６】同上の回路の要部平面図である。
【図７】本発明の第３実施形態に係るＦＤＰの回路図である。
【図８】同上の回路の要部断面図である。
【図９】同上の回路の要部平面図である。
【図１０】本発明の第４実施形態に係る回路の要部断面図である。
【図１１】同上実施形態の他の例に係る要部断面図である。
【図１２】同上実施形態の他の例に係る要部側面図である。
【図１３】同上実施形態の他の例に係る要部側面図と要部断面図である。
【図１４】本発明の実施形態に係る製造方法を示す模式側面図である。
【図１５】本発明の実施形態の他の製造方法を示す模式側面図である。
【図１６】本発明の実施形態の他の製造方法を示す模式側面図である。
【図１７】本発明の実施形態の他の製造方法を示す模式側面図である。
【図１８】微小タイル状素子の製法の第１工程を示す概略断面図である。
【図１９】同上の製法の第２工程を示す概略断面図である。
【図２０】同上の製法の第３工程を示す概略断面図である。
【図２１】同上の製造方法の第４工程を示す概略断面図である。
【図２２】同上の製造方法の第５工程を示す概略断面図である。
【図２３】同上の製造方法の第６工程を示す概略断面図である。
【図２４】同上の製造方法の第７工程を示す概略断面図である。
【図２５】同上の製造方法の第８工程を示す概略断面図である。
【図２６】同上の製造方法の第９工程を示す概略断面図である。
【図２７】同上の製造方法の第１１工程を示す概略断面図である。
【図２８】本実施形態の回路を備えた電子機器の一例を示す図である。
【図２９】本実施形態の回路を備えた電子機器の一例を示す図である。
【図３０】本実施形態の回路を備えた電子機器の一例を示す図である。
【符号の説明】
１０…基板、２１Ａ，２１Ｂ…第１微小タイル状素子、２２Ａ，２２Ｂ…第２微小タイル状素子、３０，３０’，３０Ａ，３０Ｂ…光導波路、３１ｃ…分岐部、２００，２００−１，２００−２，２００−３…微小タイル状素子、２０１ａ，２０１ｂ，２０１ｃ，２０１ｄ…集積回路チップ、２１１…配線、２１２…バンプ、２２２…タイミングコントロール回路、２２３−１，２２３−２，２２３−３，２２３−４…データ線ドライバ回路、２２４−１，２２４−２，２２４−３，２２４−４…走査線ドライバ回路、２２５…画素マトリクス
【図１】
2004192023.tif 000003
【図２】
2004192023.tif 000004
【図３】
2004192023.tif 000005
【図４】
2004192023.tif 000006
【図５】
2004192023.tif 000007
【図６】
2004192023.tif 000008
【図７】
2004192023.tif 000009
【図８】
2004192023.tif 000010
【図９】
2004192023.tif 000011
【図１０】
2004192023.tif 000012
【図１１】
2004192023.tif 000013
【図１２】
2004192023.tif 000014
【図１３】
2004192023.tif 000015
【図１４】
2004192023.tif 000016
【図１５】
2004192023.tif 000017
【図１６】
2004192023.tif 000018
【図１７】
2004192023.tif 000019
【図１８】
2004192023.tif 000020
【図１９】
2004192023.tif 000021
【図２０】
2004192023.tif 000022
【図２１】
2004192023.tif 000023
【図２２】
2004192023.tif 000024
【図２３】
2004192023.tif 000025
【図２４】
2004192023.tif 000026
【図２５】
2004192023.tif 000027
【図２６】
2004192023.tif 000028
【図２７】
2004192023.tif 000029
【図２８】
2004192023.tif 000030
【図２９】
2004192023.tif 000031
【図３０】
2004192023.tif 000032