(57)【要約】【課題】半導体ウエハに形成された各部の寸法を迅速かつ統計的に測定することが可能な半導体装置の評価方法を提供すること。【解決手段】測定装置に配置された電子銃のアパーチャを通過した平行電子線ＥＳＷは、シャワー状に半導体ウエハの表面に照射され、この照射に伴って基板電流Ｉｋが発生する。平行電子線ＥＳＷの照射領域には、寸法のバラツキが発生し得る複数のゲート電極に対応する複数のレジストパターンＲＥＧ１（１）〜ＲＥＧ（４）が含まれ、この複数のレジストパターンの各寸法のバラツキが基板電流Ｉｋに反映される。従って、この基板電流Ｉｋを測定することにより、レジストパターンＲＥＧの各部の寸法を統計的に評価することが可能となる。【選択図】      図５
2004259851.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳ電界効果トランジスタのゲート電極となる導電層が形成され且つ前記導電層を前記ゲート電極に加工するためのマスクとなるレジストパターンが形成されたプロセス状態にある半導体ウエハの表面に向けて電子をシャワー状に照射する第１のステップと、
前記第１のステップによる電子の照射に伴って前記半導体ウエハの基板に発生する基板電流を測定する第２のステップと、
を含む半導体装置の評価方法。
【請求項２】
前記第１のステップでは、前記レジストパターンの複数の部位を含む前記半導体ウエハ表面の所定領域に前記電子を照射することを特徴とする請求項１に記載された半導体装置の評価方法。
【請求項３】
ＭＯＳ電界効果トランジスタのゲート電極となる導電層が形成され且つ前記導電層を前記ゲート電極に加工するためのマスクとなるレジストパターンが形成されたプロセス状態にある半導体ウエハの表面に向けて電子ビームを照射し、該電子ビームで前記半導体ウエハの表面を走査する第１のステップと、
前記第１のステップによる電子ビームの走査に伴って前記半導体ウエハの基板に発生する基板電流を測定する第２のステップと、
を含む半導体装置の評価方法。
【請求項４】
前記第２のステップにより測定された前記基板電流を積分する第３のステップをさらに含むことを特徴とする請求項３に記載された半導体装置の評価方法。
【請求項５】
前記第１のステップでは、前記レジストパターンの複数の部位を含む前記半導体ウエハ表面の所定領域を前記電子ビームで走査することを特徴とする請求項３または４に記載された半導体装置の評価方法。
【請求項６】
前記第２のステップで測定された基板電流から前記レジストパターンの像を形成し、この像の形成状態に基づき前記電子ビームの加速エネルギーを補正するステップをさらに含むことを特徴とする請求項３ないし５の何れか１項に記載された半導体装置の評価方法。
【請求項７】
前記第２のステップで測定された基板電流から前記レジストパターンの寸法を評価するステップをさらに含むことを特徴とする請求項１ないし６の何れか１項に記載された半導体装置の評価方法。
【請求項８】
配線となる導電層が形成され且つ前記導電層を前記配線に加工するためのマスクとなるレジストパターンが形成されたプロセス状態にある半導体ウエハの表面に向けて電子をシャワー状に照射する第１のステップと、
前記第１のステップによる電子の照射に伴って前記半導体ウエハの基板に発生する基板電流を測定する第２のステップと、
を含む半導体装置の評価方法。
【請求項９】
前記第１のステップでは、前記レジストパターンの複数の部位を含む前記半導体ウエハ表面の所定領域に前記電子を照射することを特徴とする請求項８に記載された半導体装置の評価方法。
【請求項１０】
配線となる導電層が形成され且つ前記導電層を前記配線に加工するためのマスクとなるレジストパターンが形成されたプロセス状態にある半導体ウエハの表面に向けて電子ビームを照射し、該電子ビームで前記半導体ウエハの表面を走査する第１のステップと、
前記第１のステップによる電子ビームの走査に伴って前記半導体ウエハの基板に発生する基板電流を測定する第２のステップと、
を含む半導体装置の評価方法。
【請求項１１】
前記第２のステップにより測定された前記基板電流を積分する第３のステップをさらに含むことを特徴とする請求項１０に記載された半導体装置の評価方法。
【請求項１２】
前記第１のステップでは、前記レジストパターンの複数の部位を含む前記半導体ウエハ表面の所定領域を前記電子ビームで走査することを特徴とする請求項１０または１１に記載された半導体装置の評価方法。
【請求項１３】
前記第２のステップで測定された基板電流から前記レジストパターンの像を形成し、この像の形成状態に基づき前記電子ビームの加速エネルギーを補正するステップをさらに含むことを特徴とする請求項１０ないし１２の何れか１項に記載された半導体装置の評価方法。
【請求項１４】
前記第２のステップで測定された基板電流から前記レジストパターンの寸法を評価するステップをさらに含むことを特徴とする請求項８ないし１３の何れか１項に記載された半導体装置の評価方法。
【請求項１５】
配線が形成されたプロセス状態にある半導体ウエハの表面に向けて電子をシャワー状に照射する第１のステップと、
前記第１のステップによる電子の照射に伴って前記半導体ウエハの基板の基板に発生する基板電流を測定する第２のステップと、
を含む半導体装置の評価方法。
【請求項１６】
前記第１のステップでは、前記配線の複数の部位を含む前記半導体ウエハ表面の所定領域に前記電子を照射することを特徴とする請求項１５記載された半導体装置の評価方法。
【請求項１７】
配線が形成されたプロセス状態にある半導体ウエハの表面に向けて電子ビームを照射し、該電子ビームで前記半導体ウエハの表面を走査する第１のステップと、
前記第１のステップによる電子ビームの走査に伴って前記半導体ウエハの基板に発生する基板電流を測定する第２のステップと、
を含む半導体装置の評価方法。
【請求項１８】
前記第２のステップにより測定された前記基板電流を積分する第３のステップをさらに含むことを特徴とする請求項１７に記載された半導体装置の評価方法。
【請求項１９】
前記第１のステップでは、前記配線の複数の部位を含む前記半導体ウエハ表面の所定領域を前記電子ビームで走査することを特徴とする請求項１７または１８に記載された半導体装置の評価方法。
【請求項２０】
前記第２のステップで測定された基板電流から前記配線パターンの間隔を評価するステップをさらに含むことを特徴とする請求項１５ないし１９の何れか１項に記載された半導体装置の評価方法。
【請求項２１】
前記配線がダマシン構造を有することを特徴とする請求項１５ないし２０の何れか１項に記載された半導体装置の評価方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体ウエハ上に形成された微細加工物の寸法を評価する評価方法に関し、特に電子線の照射に伴って基板に発生する基板電流を観測することにより寸法のバラツキを測定するための技術に関する。
【０００２】
【従来の技術】
高速化が求められる半導体装置では、ゲート長寸法、コンタクト・ビア寸法、配線幅寸法および配線間隔寸法などの管理が重要になっている。特にゲート長寸法については、露光光源により決まる最小のデザインルールよりさらに細い寸法が要求されるため、そのレジストパターンの管理を厳格に行う必要がある。即ち、ゲート電極を形成する場合、一旦、現状の半導体露光装置の解像度の限界内で露光処理を行ってレジストパターンを形成した後、いわゆるトリミング処理によりレジストパターンを所望の寸法にまで細らせる手法が採られている。このトリミング処理では、レジストパターンをアッシングするため、その仕上がり寸法にバラツキが生じ易く、ゲート長寸法のバラツキの原因となっている。従って、このような場合には、レジストパターンの寸法を管理することが一層重要になる。
【０００３】
上述のクリティカルディメンジョンを管理するための従来装置として、一般にはＣＤＳＥＭ（Ｃｒｉｔｉｃａｌ  Ｄｉｍｅｎｓｉｏｎ  ＳＥＭ）が用いられている。この従来装置によれば、電子ビームを被測定部位に照射し、その表面から放出された二次電子を検出することにより、被測定部位の寸法を非接触で測定することができる。
また、この種の他の従来装置として、電子ビームを半導体ウエハの表面に照射したときに発生する基板電流を観測することによりホール径等の寸法を非接触で測定する装置がある（特許文献１参照）。この従来装置によれば、半導体ウエハの基板にまで到達した電子による基板電流を観測するため、表面側に放出される上述の二次電子を観測する場合に比較すると、ホールの内部の形状を精度よく測定することができる。
【０００４】
【特許文献１】
特開２００２−８３８４９号公報（段落番号００６２〜００８１、図６〜図１２）
【０００５】
【発明が解決しようとする課題】
ところで、近年の微細化に伴い、半導体ウエハに形成される各部の微細加工物の寸法のバラツキを統計的に管理する必要が生じてきた。即ち、例えばゲート寸法を管理する場合、同一半導体ウエハ上の数カ所の部位をサンプリングして測定し、この限られた測定値により全体のゲート長寸法を管理していたが、これでは、微細化により単位面積当たりの素子数が飛躍的に増大すると、サンプリングの母集団も飛躍的に増加する。このため、サンプリングにより得られた測定値が同一半導体ウエハに形成された全体のゲート長寸法を代表しているとは限らなくなり、サンプリング数を増やして更に多くの部位について寸法を測定する必要が生じる。
【０００６】
しかしながら、上述の二次電子を観測する従来技術によれば、各部の寸法を個別に測定しなければならず、多くの部位を測定するには多大な時間を要するという問題がある。加えて、二次電子を観測する必要上、電子ビーム（一次電子）の加速エネルギーを高く設定したり、その照射量を増やす必要があるため、被測定対象物がダメージを受けることがある。特に、被測定対象物がレジストパターンである場合、このような電子ビームを照射することにより化学的に変質して収縮し、その寸法のバラツキが助長される場合もある。
また、上述の基板電流を観測する従来技術によれば、電子ビームの照射エネルギーを低く設定し、電子の照射量を抑えることができるので、被測定対象物に与えるダメージを抑えることはできるが、上述の従来と同様に、各部の寸法を個別に測定するものであるため、サンプリングの母集団が増えると、多大な測定時間を要するという問題を抱えている。
【０００７】
この発明は、上記事情に鑑みてなされたもので、半導体ウエハに形成された各部の寸法を迅速かつ統計的に評価することが可能な半導体装置の評価方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
この発明は、上記課題を解決するため、以下の構成を有する。
即ち、第１の発明に係る半導体装置の評価方法は、ＭＯＳ電界効果トランジスタのゲート電極となる導電層が形成され且つ前記導電層を前記ゲート電極に加工するためのマスクとなるレジストパターンが形成されたプロセス状態にある半導体ウエハの表面に向けて電子をシャワー状に照射する第１のステップと、前記第１のステップによる電子の照射に伴って前記半導体ウエハの基板に発生する基板電流を測定する第２のステップと、を含む。上記半導体装置の評価方法において、例えば、前記第１のステップでは、前記レジストパターンの複数の部位を含む前記半導体ウエハ表面の所定領域に前記電子を照射することを特徴とする。
【０００９】
第２の発明に係る半導体装置の評価方法は、ＭＯＳ電界効果トランジスタのゲート電極となる導電層が形成され且つ前記導電層を前記ゲート電極に加工するためのマスクとなるレジストパターンが形成されたプロセス状態にある半導体ウエハの表面に向けて電子ビームを照射し、該電子ビームで前記半導体ウエハの表面を走査する第１のステップと、前記第１のステップによる電子ビームの走査に伴って前記半導体ウエハの基板に発生する基板電流を測定する第２のステップと、を含む。上記半導体装置の評価方法において、例えば、前記第２のステップにより測定された前記基板電流を積分する第３のステップをさらに含むことを特徴とする。また、例えば、前記第１のステップでは、前記レジストパターンの複数の部位を含む前記半導体ウエハ表面の所定領域を前記電子ビームで走査することを特徴とする。また、例えば、前記第２のステップで測定された基板電流から前記レジストパターンの像を形成し、この像の形成状態に基づき前記電子ビームの加速エネルギーを補正するステップをさらに含むことを特徴とする。また、例えば、前記第２のステップで測定された基板電流から前記レジストパターンの寸法を評価するステップをさらに含むことを特徴とする。
【００１０】
第３の発明に係る半導体装置の評価方法は、配線となる導電層が形成され且つ前記導電層を前記配線に加工するためのマスクとなるレジストパターンが形成されたプロセス状態にある半導体ウエハの表面に向けて電子をシャワー状に照射する第１のステップと、前記第１のステップによる電子の照射に伴って前記半導体ウエハの基板に発生する基板電流を測定する第２のステップと、を含む。上記半導体装置の評価方法において、例えば、前記第１のステップでは、前記レジストパターンの複数の部位を含む前記半導体ウエハ表面の所定領域に前記電子を照射することを特徴とする。
【００１１】
第４の発明に係る半導体装置の評価方法は、配線となる導電層が形成され且つ前記導電層を前記配線に加工するためのマスクとなるレジストパターンが形成されたプロセス状態にある半導体ウエハの表面に向けて電子ビームを照射し、該電子ビームで前記半導体ウエハの表面を走査する第１のステップと、前記第１のステップによる電子ビームの走査に伴って前記半導体ウエハの基板に発生する基板電流を測定する第２のステップと、を含む。上記半導体装置の評価方法において、例えば、前記第２のステップにより測定された前記基板電流を積分する第３のステップをさらに含むことを特徴とする。また、例えば、前記第１のステップでは、前記レジストパターンの複数の部位を含む前記半導体ウエハ表面の所定領域を前記電子ビームで走査することを特徴とする。また、例えば、前記第２のステップで測定された基板電流から前記レジストパターンの像を形成し、この像の形成状態に基づき前記電子ビームの加速エネルギーを補正するステップをさらに含むことを特徴とする。また、例えば、前記第２のステップで測定された基板電流から前記レジストパターンの寸法を評価するステップをさらに含むことを特徴とする。
【００１２】
第５の発明に係る半導体装置の評価方法は、配線が形成されたプロセス状態にある半導体ウエハの表面に向けて電子をシャワー状に照射する第１のステップと、前記第１のステップによる電子の照射に伴って前記半導体ウエハの基板の基板に発生する基板電流を測定する第２のステップと、を含む。上記半導体装置の評価方法において、例えば、前記第１のステップでは、前記配線の複数の部位を含む前記半導体ウエハ表面の所定領域に前記電子を照射することを特徴とする。
【００１３】
第６の発明に係る半導体装置の評価方法は、配線が形成されたプロセス状態にある半導体ウエハの表面に向けて電子ビームを照射し、該電子ビームで前記半導体ウエハの表面を走査する第１のステップと、前記第１のステップによる電子ビームの走査に伴って前記半導体ウエハの基板に発生する基板電流を測定する第２のステップと、を含む。上記半導体装置の評価方法において、例えば、前記第２のステップにより測定された前記基板電流を積分する第３のステップをさらに含むことを特徴とする。また、例えば、前記第１のステップでは、前記配線の複数の部位を含む前記半導体ウエハ表面の所定領域を前記電子ビームで走査することを特徴とする。また、例えば、前記第２のステップで測定された基板電流から前記配線パターンの間隔を評価するステップをさらに含むことを特徴とする。また、例えば、前記配線がダマシン構造を有することを特徴とする。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る測定装置１００の概略構成図である。同図において、電子銃１０は、電子を放出するものであり、電子の放出口を下方に向けて設置される。電子銃１０の下方にはコンデンサレンズ１１が配置され、電子銃１０から放出された電子線を平行電子線に変換し、この平行電子線は、被測定対象物が形成された半導体基板からなる半導体ウエハＷＦの表面に向けて照射される。コンデンサレンズ１１を通過した平行電子線の断面積は比較的広く設定され、例えば、そのビーム径が数１０〜数１００ミクロン程度に設定される。
【００１５】
コンデンサレンズ１１の下方には、所定の開口部１２０を有するアパーチャ１２が配置され、コンデンサレンズ１１を通過した平行電子線の一部を遮り、残りを平行電子線ＥＳＷとして半導体ウエハＷＦの表面に実際に照射させる。図２は、アパーチャ１２の上視図であり、上述の開口部１２０の一例を示している。同図（ａ）に、開口部１２０が円形状に形成された場合を示し、同図（ｂ）に、正方形状に形成された場合を示す。開口部１２０の面積は、上述のコンデンサレンズ１１を通過した平行電子線のビームの断面積よりも狭い値に設定され、アパーチャ１２は、半導体ウエハＷＦの表面における平行電子線の照射領域を所定領域に設定する。アパーチャ１２は金属等から構成されており、電子が蓄積しないように接地されている。この実施形態では、図２（ｂ）に示すように、開口部１２０は正方形状に形成されるものとする。
【００１６】
アパーチャ１２を通過した平行電子線の照射方向には、半導体ウエハＷＦを載置するための可動ステージ１４が配置されている。可動ステージ１４は、アパーチャ１２を通過した平行電子線ＥＳＷが半導体ウエハＷＦの表面に対してほぼ垂直に照射されるように、この半導体ウエハＷＦを載置し、平行電子線ＥＷＳの放出方向とほぼ直交する平面（ＸＹ平面）内を移動可能なように構成されている。また、可動ステージ１４の表面には、半導体ウエハＷＦの裏面に接触するように基板電流収集用の電極１３が取り付けられている。また、図示しないが、可動ステージ１４にはウエハＷＦを吸着するための機構が設けられており、半導体ウエハＷＦは、電極１３の上に載置された状態で吸着固定される。電極１３は電流計１５に電気的に接続されており、この電流計１５により、後述する半導体ウエハの基板ＳＵＢに発生する基板電流Ｉｋが測定される。
【００１７】
図３（ａ）は、シリコン単結晶からなる半導体ウエハＷＦの外観を示す。この半導体ウエハＷＦの主面には、同一パターンを有する複数のチップが行列状に形成されている。図３（ｂ）は、半導体ウエハＷＦ上の領域ＷＦＡの拡大図である。この領域ＷＦＡは、半導体ウエハ上の一つのチップの中の更に一部であり、同一半導体ウエハ上の他のチップにもこの領域ＷＦＡと同一のパターンを有する領域が存在している。この第１の実施形態では、領域ＷＦＡを上述の図１に示す平行電子線ＥＳＷの照射領域とし、この照射領域を定めるアパーチャ１２の開口部１２０の形状は、上述の領域ＷＦＡの形状に合うように設定される。また、照射領域ＷＦＡは、被測定対象物が存在する領域であり、測定にあたって予め決められた所定領域である。
【００１８】
図３（ｂ）に示す例では、領域ＷＦＡには、ｐチャネルＭＯＳ電界効果トランジスタのアクティブ領域ＡＣＰ１，ＡＣＰ２，ＡＣＰ３と、ｎチャネルＭＯＳ電界効果トランジスタのアクティブ領域ＡＣＮ１，ＡＣＮ２とが形成され、この上にはＭＯＳ電界効果トランジスタのゲート電極となる後述のポリシリコン層ＰＯＬ（図３では図示省略）が半導体ウエハＷＦの全面にわたって形成されており、更にこの上には、ゲート電極を形成する際のマクスとなるレジストパターンＲＥＧが形成されている。この第１の実施形態では、このように、ＭＯＳ電界効果トランジスタのゲート電極となる導電層であるポリシリコン層が半導体ウエハ全面に形成され、且つ、ポリシリコン層をゲート電極に加工するためのマスクとなるレジストパターンＲＥＧが形成されたプロセス状態にある半導体ウエハＷＦを被測定対象物とする。
【００１９】
上述のレジストパターンＲＥＧを形成した後の工程で、レジストパターンＲＥＧをマスクとしてポリシリコン層をエッチングすることにより、レジストパターンＲＥＧで覆われた領域のポリシリコン層がゲート電極として残る。従って、レジストパターンＲＥＧの寸法のバラツキはゲート電極の寸法のバラツキとなってそのまま現れる。このため、レジストパターンＲＥＧの寸法のバラツキを管理することは、製品の歩留まりを管理する上で極めて重要となる。この例では、平行電子線ＥＳＷが照射される所定の領域ＷＦＡには、後述の基板電流Ｉｋの測定値に影響を与える部位であってゲート長寸法に影響を与えるレジストパターンＲＥＧの部位が複数含まれている。この複数の部位は、後述の基板電流Ｉｋの測定値に影響を与える部位と一致する。
【００２０】
図４は、上述のアクティブ領域ＡＣＮ１周辺の詳細を示し、同図（ａ）は上面図であり、同図（ｂ）は同図（ａ）のＡ−Ａ線での断面図であり、同図（ｃ）は同図（ａ）に示すＢ−Ｂ線での断面図である。同図（ｂ）および（ｃ）に示すように、半導体ウエハの基板ＳＵＢには、素子分離用の絶縁物ＴＲが埋め込み形成され、この絶縁物で囲まれた領域が上述のアクティブ領域ＡＣＮ１となる。絶縁物ＴＲが形成された基板ＳＵＢの表面にはゲート酸化膜ＯＸが形成され、この上にゲート電極となるポリシリコン層ＰＯＬが積層されている。ポリシリコン層ＰＯＬの上には、このポリシリコン層をエッチングする際のマスクとなる感光体であるレジストがウエハ全面に形成された後、半導体露光装置によりゲートパターンが転写され、ゲート電極に対応した形状を有するレジストパターンＲＥＧがエッチング形成される。この例では、アクティブ領域ＡＣＮ１に着目すると、４つのゲート電極に対応するレジストパターンＲＥＧ（１〜４）が形成された状態を示している。ＭＯＳ電界効果トランジスタの電流特性はゲート幅に比例するので、限られた領域に所望の電流特性を有するＭＯＳ電界効果トランジスタを形成する場合、一般にはこの例のように一つのアクティブ領域に複数のゲート電極を形成し、電気的に並列接続された複数のＭＯＳ電界効果トランジスタとして形成する手法が採られている。
【００２１】
次に、図５および図６を参照して、この第１の実施形態に係る測定装置の動作（評価方法）を説明する。図５は、上述の図４（ｂ）に示す領域に平行電子線ＥＳＷを照射したときの基板電流Ｉｋの分布を示し、また、図６は、レジストＲＥＧをマスクとしてポリシリコンＰＯＬをエッチングにより除去した後の基板電流Ｉｋ（波線）と、除去する前の基板電流Ｉｋ（実線）の分布を示す。
先ず、図１に示すように、電極１３の上に半導体ウエハＷＦを載置し、図３に示す領域ＷＦＡにシャワー状の平行電子線ＥＳＷを照射する。このとき、上述のアパーチャ１２の開口部１２０の形状は、領域ＷＦＡの形状と一致しているから、領域ＷＦＡの全体に平行電子線ＥＳＷが照射され、他の領域には平行電子線ＥＳＷは照射されない。この領域ＷＦＡに平行電子線ＥＳＷが照射されることに伴って基板ＳＵＢに基板電流Ｉｋが発生し、この基板電流Ｉｋが電極１３を介して電流計１５で測定される。
【００２２】
ここで、半導体ウエハの領域ＷＦＡに照射された平行電子線ＥＳＷのうち、レジストパターンＲＥＧを除く領域、即ちポリシリコン層ＰＯＬが表面に露出している領域に入射した電子は、導電部材であるポリシリコン層ＰＯＬの全体に速やかに拡散する。ポリシリコン層と基板ＳＵＢとの間には、絶縁物であるゲート酸化膜ＯＸが電気的な抵抗成分として存在するが、ポリシリコン層ＰＯＬは半導体ウエハＷＦの全面に亘って形成されているので、等価的には無数の並列抵抗として振る舞う。従って、ポリシリコン層ＰＯＬと基板ＳＵＢとの間は電気的に接続された状態とみることができ、ポリシリコン層ＰＯＬに入射した電子はゲート酸化膜ＯＸを介して基板ＳＵＢに流れ込み、基板電流Ｉｋとなる。
【００２３】
平行電子線ＥＳＷの加速エネルギーを適切に設定すれば、図５（ａ）に示すレジストパターンＲＥＧが存在する領域では電子線が基板ＳＵＢまで到達せず、レジストＲＥＧが存在しない領域では電子線が基板ＳＵＢにまで到達する。このため、同図（ｂ）に示すように、基板ＳＵＢにおける基板電流Ｉｋの分布は、レジストパターンＲＥＧが存在する領域での基板電流が小さく、レジストパターンＲＥＧが存在しない領域での基板電流は逆に大きくなる。各領域で発生した基板電流は合流して基板電流Ｉｋとなり、電流計１５で測定される。図５に示す例では、電流計１５で測定される基板電流Ｉｋは、絶縁物ＴＲ（Ｌ）とレジストＲＥＧ（１）との間の領域Ｒ１、レジストＲＥＧ（１）〜ＲＥＧ（４）の間の領域Ｒ２，Ｒ３，Ｒ４、レジストＲＥＧ（４）と絶縁物ＴＲ（Ｒ）との間の領域Ｒ５にそれぞれ照射された電子線によって各領域に発生した基板電流の合算値となる。
【００２４】
続いて、上述の基板電流Ｉｋの値からレジストパターンＲＥＧの寸法を評価する。ここで、測定された基板電流Ｉｋの値自体は、レジストパターンＲＥＧが存在しない領域Ｒ１〜Ｒ５の寸法を表すものであって、レジストパターンＲＥＧ（１）〜（５）の領域の寸法を直接的に表す基板電流は、このレジストパターンＲＥＧが存在しない場合に測定されるであろう基板電流の値から上述の基板電流Ｉｋを差し引くことにより得られる。しかし、アクティブ領域ＡＣＮ１に着目すれば、領域Ｒ１〜Ｒ５とレジストパターンＲＥＧ（１）〜ＲＥＧ（５）の領域とは相補的な関係にあるから、基板電流ＩｋがレジストパターンＲＥＧの寸法を間接的に表していることになり、事実上、測定された基板電流ＩｋからレジストパターンＲＥＧの寸法を評価することができる。
【００２５】
また、上述の領域Ｒ１〜Ｒ５で発生する各基板電流は、各領域の面積に依存し、各領域の面積はレジストパターンＲＥＧ（１）〜ＲＥＧ（４）の各寸法に依存するから、電流計１５で測定される基板電流Ｉｋは、基板電流Ｉｋの測定値に影響を与えるレジストパターンＲＥＧの複数の部位（ゲート長寸法に影響を与えるレジストＲＥＧ（１）〜ＲＥＧ（４）の各部位）の寸法のバラツキを全て含んだものとなり、従って基板電流ＩｋからレジストＲＥＧの各部位のバラツキを包括的に把握することができる。
【００２６】
ここで、厳密には、基板電流Ｉｋには、レジストパターンＲＥＧの寸法のバラツキに加え、アクティブ領域ＡＣＮ１の寸法のバラツキが含まれている。しかしながら、電子ビームの照射領域内にレジストパターンＲＥＧの複数の部位を存在させることにより、アクティブ領域ＡＣＮ１の外周長に対してレジストパターンＲＥＧのエッジの線分を相対的に大きくすることができる。このため、アクティブ領域ＡＣＮ１の寸法のバラツキは無視することができ、基板電流ＩｋからレジストパターンＲＥＧの寸法のバラツキを有効に把握することができる。領域ＷＦＡに含まれるレジストパターンＲＥＧの部位が多いほど、アクティブ領域のバラツキの影響は抑制され、レジストパターンのバラツキを一層精度よく把握することが可能になる。
【００２７】
なお、この第１の実施形態では、平行電子線ＥＳＷを領域ＷＦＡの全体に照射しているので、電流計１５で測定される基板電流Ｉｋには、領域ＷＦＡにおいて基板電流値Ｉｋの値に影響を与えるレジストパターンＲＥＧの全部位（即ち、領域ＷＦＡにおいてゲート長寸法に影響を与えるレジストパターンＲＥＧの全部位）の寸法が反映され、この領域ＷＦＡを単位としてバラツキが評価される。
同様の測定を、半導体ウエハＷＦの面内で同一パターンを有する他の幾つかのチップについても実施し、各領域で測定された基板電流Ｉｋを比較することにより、半導体ウエハＷＦの面内でのレジストパターンＲＥＧの寸法のバラツキを相対的に把握することができる。なお、絶対的なバラツキを評価するのであれば、予め基準となる半導体ウエハを用いて同一パターンの領域での基板電流を測定し、この基板電流を基準として評価を行えばよい。
【００２８】
以上のように、基板電流Ｉｋの測定値に影響を与えるレジストパターンＲＥＧの複数の部位を平行電子線ＥＳＷの照射領域に含ませることにより、この複数の部位の寸法のバラツキの影響を基板電流Ｉｋに包括的に含ませることができる。従って、１回の測定で複数の部位の寸法のバラツキを一括して測定することができ、結果として、サンプリングの母集団を増やしたとしても、統計的なバラツキを短時間で評価することが可能になる。しかも、この第１の実施形態によれば、平行電子線ＥＳＷの照射領域を拡大すれば、より多くの部位でのバラツキが基板電流Ｉｋの測定値に反映されることになり、サンプリング数を飛躍的に増やした場合の測定結果を得ることが可能になる。よって、微細化により単位面積あたりの素子数が増加しても、バラツキの評価を短時間で的確に行うことができる。
【００２９】
また、図６に示すように、レジストパターンＲＥＧをマスクとしてポリシリコンＰＯＬをエッチングする前後において、上述の基板電流Ｉｋの測定を行えば、レジストパターンの寸法とゲート寸法のバラツキを比較評価することもできる。即ち、同図（ａ）において、破線は、ポリシリコン層ＰＯＬをエッチングにより剥離された領域を示し、また、同図（ｂ）において、破線で示す基板電流Ｉｋは、同図（ａ）に示すポリシリコン層ＰＯＬをレジスパターントＲＥＧをマスクとしてエッチングした後に測定される電流を示し、実線で示す基板電流Ｉｋは、ポリシリコン層ＰＯＬをエッチングする前に測定される基板電流Ｉｋを示す。この図から理解されるように、この第１の実施形態に係る測定方法を用いてエッチング前後での基板電流Ｉｋを測定すれば、レジストパターンの寸法のみのバラツキと、ゲート寸法のバラツキを対比して評価できる。
【００３０】
上述の例では、ゲート電極を形成する際のマスクとなるレジストパターンＲＥＧを例に説明したが、図７に示すように、金属配線を形成する際のマスクとなるレジストパターンＲＥＧＨについても同様に適用することができる。同図に示す例は、２層配線構造であり、基板ＳＵＢの上に形成された絶縁層Ｆに第１層目の配線Ｈ１が形成されている。絶縁層Ｆの上には第２層目の配線となる配線層Ｈ２が半導体ウエハの全面に形成され、配線層Ｈ２の上には、この配線層Ｈ２を第２層目の配線に加工する際のマスクとなるレジストパターンＲＥＧＨが形成されている。第２層目の配線層はビアコンタクトを介して第１層目の配線に接続され、第１層目の配線も同様にコンタクトを介して基板ＳＵＢに接続されている。一般には、レジストパターンＲＥＧＨを用いて配線を形成するプロセスの場合、配線層Ｈ２が半導体ウエハの全面に形成されたエッチング前の状態では、配線層Ｈ２がビアコンタクトを介してどこかの第１層目の配線Ｈ１に接続され、この第１層目の配線Ｈ１が更にその下層側の基板ＳＵＢに接続されている。このため、配線Ｈ２が半導体ウエハの全面に形成された状態では、最上層の配線層Ｈ２と基板ＳＵＢを電気的に接続する経路がどこかに必ず存在する。このことは配線層の数が増えても同様である。
【００３１】
このようなプロセス状態にある半導体ウエハの表面に平行電子線ＥＳＷを照射すると、配線層Ｈ２に入射した電子は、ビアコンタクトおよび第１層目の配線Ｈ１を介して基板ＳＵＢに流れ込んで基板電流を形成する。従って、上述のゲート電極を形成する場合と同様に基板電流Ｉｋを測定するができ、この測定値から第２層目の配線を形成するためのレジストパターンＲＥＧＨのバラツキを評価することが可能になる。この２層配線構造の例に限らず、任意の層数の配線構造にも適用可能であり、管理対象となるレジストパターンを形成したプロセス状態で基板電流Ｉｋを適宜測定すればよい。なお、半導体ウエハの全面に形成された配線層を介して電子を基板に導く点において、基板上に形成されたホール径を測定する前述の従来技術による方法とは、評価原理が本質的に相違している。このように最上層の配線層を半導体ウエハの全面に形成した状態で電子を照射することにより、配線層数の制約を受けることなく、レジストパターンの寸法の評価を可能としている。
【００３２】
次に、図８を参照して、金属層からなる配線Ｍの寸法（幅および間隔）の評価方法を説明する。なお、基板電流を測定するための測定装置は上述のレジストパターンＲＥＧを測定する場合に使用されるものと同様である。
図８に示す例は、いわゆるダマシン構造を有する配線の例である。即ち、基板ＳＵＢの上に絶縁層Ｆが形成され、この絶縁層ＦにはコンタクトホールＣＨが開口され、このコンタクトホールには導電部材であるプラグが埋め込まれる。このコンタクトホールＣＨの上端側に位置するように、半導体ウエハの上面にはトレンチＣＴが形成され、配線となる銅等の導電部材が埋め込まれる。この後、余分な配線金属が化学機械研磨法（薬品を併用した研磨技術）により除去され、配線Ｍが形成される。
【００３３】
上述のダマシン構造を有する配線Ｍの寸法を測定する場合、この配線Ｍが形成されたプロセス状態にある半導体ウエハの表面に上述のシャワー状の平行電子線ＥＳＷを照射し、同様に基板電流Ｉｋを測定する。この場合、平行電子線ＥＳＷのうち、配線Ｍに入射した電子は、この配線Ｍに収集されて基板ＳＵＢに流れ込む。従って、この場合も配線Ｍの寸法のバラツキの影響が基板電流Ｉｋに反映され、この基板電流Ｉｋから配線Ｍの寸法のバラツキを把握することが可能になる。この配線Ｍの寸法のバラツキを測定する場合にも、基板電流Ｉｋの値に影響を与える複数の部位を含むように、平行電子線ＥＳＷの照射領域を所定領域に決めておけばよい。
【００３４】
また、基板電流Ｉｋの値自体は、直接的には配線Ｍの寸法（面積）に応じたものとなるが、この例でも配線Ｍの幅と間隔は互いに相補的な関係にあるから、測定された基板電流Ｉｋから配線Ｍの間隔（領域ＲＭに対応する寸法）を評価することができる。なお、図８に示す例では、１層配線構造を示したが、これに限らず、多層配線構造についても同様に適用可能である。即ち、例えば２層配線構造の場合、１層目の配線パターンについては上述と同様に測定する。また、２層目の配線パターンについても、１層目とビアコンタクト等を介して電気的に接続されていれば、２層目の配線パターンに入射した電子が基板にまで到達するので、同様に基板電流Ｉｋを測定することができる。以下、配線層数に関係なく、同様の測定が可能である。さらに、図８に示す例では、ダマシン構造を示したが、これに限らず、通常の配線構造についても適用できることは言うまでもない。
【００３５】
（第２の実施形態）
以下、この発明の第２の実施形態を説明する。
上述の第１の実施形態では、一定の領域に平行電子線ＥＳＷを照射するものとしたが、この実施形態では、領域ＷＦＡを電子ビームで走査することにより、同様にレジストＲＥＧの寸法のバラツキを統計的に測定する。
図９は、この第２の実施形態に係る測定装置である。この測定装置は、上述の図１に示す第１の実施形態に係る測定装置に比較して、ミクロンオーダーにまで細く絞った電子ビームで半導体ウエハＷＦ上の領域ＷＦＡを走査する機能と、この走査の際に、半導体ウエハの基板ＳＵＢに発生する基板電流Ｉｋを積分して総電流を算出する機能を有している点で構成が異なっている。
【００３６】
即ち、図９において、電子銃２０は、上述の電子銃１０と同様のものであり、電子を下方に向けて放出する。電子銃２０の下方には上述のコンデンサレンズ１１と同様の第１コンデンサレンズ２１が配置され、電子銃２０から放出された電子線を平行電子線に変換する。第１コンデンサレンズ２１の下方には、小さめの開口部２２０を有するアパーチャ２２が配置され、コンデンサレンズ２１を通過した平行電子線を細いビーム径の平行電子線に変換する。アパーチャ２２の下方には第２コンデンサレンズ２３が配置され、アパーチャ２２を通過した平行電子線のビーム径を絞って対物レンズ２４に入射させる。この対物レンズ２４により１００オングストロームオーダーの細いビーム径を有する電子ビームＥＢが形成され、ウエハＷＦの表面に照射される。
【００３７】
電子ビームＥＢの照射方向には、半導体ウエハＷＦを載置するための可動ステージ２６が配置されている。可動ステージ２６は、基本的には上述の可動ステージ１４と同様のものであるが、電子ビームＥＢに対して相対的に移動することにより、電子ビームＥＢが半導体ウエハＷＦの表面上の所定領域を走査するように構成されている。また、可動ステージ２６の上面には、上述の電極１３と同様の基板電流収集用の電極２５が取り付けられており、この電極２５は上述の電流計１５と同様の基板電流測定用の電流計２７に電気的に接続される。さらに、この電流計２７には、電流計２７により測定された電流波形を積分する積分器２８が接続される。
【００３８】
この第２の実施形態の動作を説明する。
なお、被測定対象物の半導体ウエハＷＦは、第１の実施形態と同様にレジストパターンＲＥＧが形成されたプロセス状態にあるものとする。
上述の対物レンズ２４を通過した電子ビームＥＢで半導体ウエハＷＦの表面を走査し、この走査に伴って半導体ウエハの基板ＳＵＢに発生する基板電流Ｉｋｋを電流計２７で測定する。この場合の走査領域は、上述の第１の実施形態と同様の照射領域（所定領域）に設定され、この領域を電子ビームＥＢが走査するように可動ステージ２６の移動量を図示しない制御部により制御する。これにより、上述の図５（ｂ）に示す基板電流波形と同様の波形を有する基板電流Ｉｋｋが、電子ビームＥＢの走査に伴って時系列的に測定される。ただし、この第２の実施形態では、上述の第１の実施形態のようなシャワー状の平行電子線ＥＳＷではなく、ビーム径の小さな電子ビームＥＢを用いて半導体ウエハの表面を走査しているため、測定される基板電流Ｉｋｋは各走査位置について測定された部分的な電流値が時系列的に現れるものとなる。
【００３９】
このようにして測定された基板電流Ｉｋｋは積分器２８で積分され、各部位でのバラツキの影響を含む基板電流Ｉｋが得られる。原理的には、この積分によって得られた基板電流Ｉｋは、上述の第１の実施形態と同様に所定領域に平行電子線ＥＳＷを照射した場合と同様の値となる。この基板電流Ｉｋの値から、上述の第１の実施形態と同様に、レジストパターンＲＥＧの寸法を評価する。従って、この第２の実施形態によっても、上述の第１の実施形態と同様に、レジストパターンＲＥＧの寸法のバラツキを統計に的確に評価することが可能になる。また、ゲート電極のレジストパターンのバラツキに限らず、上述の配線Ｍのレジストパターンや、この配線Ｍの幅および間隔の各寸法のバラツキについても、積分器２８により得られた基板電流Ｉｋを用いて評価することができる。その原理は第１の実施形態と同様であるので説明を省略する。
【００４０】
次に、第２の実施形態の変形例を説明する。
上述の第２の実施形態では、積分器２８により基板電流Ｉｋｋを積分するものとしたが、測定値そのものである基板電流Ｉｋｋからバラツキを評価するものとしてもよく、積分器２８は評価形態に応じて用いればよい。この場合、測定された基板電流Ｉｋｋそのものを走査位置（照射位置）に対応づけて測定データとして記憶装置に記憶しておき、この測定データを読み出して用いることにより、以下に例示するような各種の評価が可能となることが挙げられる。即ち、第１の例として、上述の測定データからレジストパターンＲＥＧや配線Ｍの像を形成する。例えば、走査位置に対して測定値をプロットして得られる波形から、レジストパターンの像を得る。この像の形成状態から電子ビームの加速エネルギーを補正する。即ち、上述の測定データは、各走査位置に対して測定された基板電流であるから、その値は図５（ｂ）に示す例のように、レジストパターンＲＥＧ（あるいは配線Ｍ）の有無に応じて増減する傾向を示す。ただし、電子ビームの加速エネルギーに応じてレジストパターン等を貫通する電子の量が変化するので、加速エネルギーが高すぎたり低すぎると、プロセス上のレジストパターンの形状と測定値による像とが整合しなくなる。そこで、像が実際のレジストパターンの形状と整合するように、電子ビームの加速エネルギーを最適に補正する。これにより、基板電流の測定値に対し実際の寸法のバラツキを適切に反映させることが可能になる。
【００４１】
第２の例として、上述の測定データから個々のレジストパターンＲＥＧの縦構造を把握することが挙げられる。この場合、電子ビームの加速エネルギーを異なる複数の値（例えば、５００ｅＶ，１ＫｅＶ等）に設定して複数回の走査を行う。これにより、レジストパターンＲＥＧの膜厚に対して複数の基板電流Ｉｋｋが測定され、この測定値からレジストパターンＲＥＧの縦構造を把握することができる。前述したように、トリミング処理によりレジストパターンＲＥＧは、図６（ａ）に示すように丸みを帯びて裾野を引いた形状を呈し、その裾野の形状がゲート寸法のバラツキに大きな影響を与える要因となっている。従って、レジストパターンＲＥＧの縦構造を把握することは、レジストパターンＲＥＧのバラツキを評価する上で重要であり、上述のように電子ビームの加速エネルギーを制御することで、縦構造の解析が可能になり、真のレジストパターンＲＥＧの寸法を把握できる。
【００４２】
第３の例として、上述の測定データからレジストパターンや配線パターン等の粗密の影響、即ちローディング効果を分析することが挙げられる。ローディング効果は露光の段階とエッチングの段階で独立に発生することが知られている。上述の測定データから得られるレジストパターンＲＥＧの像を分析することで、露光の段階で発生するローディング効果を把握することができる。また、レジストパターンＲＥＧをマスクとしてポリシリコン層ＰＯＬをエッチングした段階での測定データからは、ポリシリコン層ＰＯＬをエッチングする段階で発生するローディング効果を把握することができる。このようにして、各プロセス段階での測定データからローディング効果を比較検討することが可能になる。
【００４３】
第４の例として、電子ビームによる走査を同一領域に対して複数回行い、各走査による基板電流Ｉｋｋを累積することにより、各走査位置における測定値のＳ／Ｎ比を改善することが挙げられる。即ち、例えば、全体的なバラツキを測定する段階では１回の走査を行い、この測定結果を分析する。この結果、詳細な分析を必要とする領域を部分的に再走査し、その領域での基板電流Ｉｋｋの測定値を累積し、Ｓ／Ｎ比が良好測定データを得る。この測定データを用いて詳細な分析を行う。
第５の評価例として、上述の測定データから、例えば、ｐチャネルＭＯＳ電界効果トランジスタとｎチャネルＭＯＳ電界効果トランジスタとを分けて、各レジストパターンの基板電流を分離して分析することが挙げられる。これにより、ｎチャネルとｐチャネルＭＯＳ電界効果トランジスタのそれぞれについて、レジストパターンのバラツキを分離して評価することができる。もちろん、ＭＯＳ電界効果トランジスタ単体に対応する測定値を用いれば、個々のトランジスタに対応するバラツキの評価も可能であり、その評価対象に応じて測定データから必要なデータを抜き出して用いればよい。
【００４４】
以下、上述の実施形態による効果を述べる。
（１）基板電流を観測しているので、レジストがマスクとしての作用を発揮できる限界の厚さを有する部位を特定することができ、その部位での電流変化からクリティカルディメンジョンの寸法を規定することができる。
（２）クリティカルディメンジョンとなる多数のゲート寸法や配線寸法を短時間で測定することができ、半導体ウエハ面上でのバラツキの分布を容易に取得することができる。また、３Ｄ・ＣＤＳＥＭ或いはＥＢスコープ（３次元構造解析装置）等の技術と組み合わせ、これらの技術をレビュー的に使用することで、バラツキの管理を一層的確に行うことができる。
（３）レジストのエッチング前後でのバラツキに関する測定を同一原理に従って行い、ウエハ面内でのゲート寸法等のマッピングを行うことができる。
（４）基板電流を観測しているので、電子の加速エネルギーを低く設定し、かつ電子線の照射量（ドーズ量）も小さく設定して測定を行うことができる。従って、被測定物に与えるダメージを極めて小さく抑えることができ、事実上、ダメージフリーを実現することができる。
（５）電子ビームで走査する第２の実施形態によれば、従来技術の基板電流測定装置を利用して、半導体ウエハ上の微細加工物の寸法のバラツキを統計的に評価することが可能になる。また、この電子銃の出力は小さくてもよい。
【００４５】
【発明の効果】
第１の発明によれば、ゲート電極のマスクとなるレジストパターンが形成された半導体ウエハの表面に向けて電子をシャワー状に照射し、この半導体ウエハに発生する基板電流を測定するようにしたので、ゲート電極となるレジストパターンの寸法を迅速かつ統計的に測定することが可能となる。
また、第２の発明によれば、ゲート電極のマスクとなるレジストパターンが形成された半導体ウエハの表面を電子ビームで走査し、この半導体ウエハに発生する基板電流を測定して積分するようにしたので、小出力の電子ビームを用いて、ゲート電極となるレジストパターンの寸法を迅速かつ統計的に測定することが可能となる。
【００４６】
また、第３の発明によれば、配線のマスクとなるレジストパターンが形成された半導体ウエハの表面に向けて電子をシャワー状に照射し、この半導体ウエハに発生する基板電流を測定するようにしたので、配線のマスクとなるレジストパターンの寸法を迅速かつ統計的に測定することが可能となる。
また、第４の発明によれば、配線のマスクとなるレジストパターンが形成された半導体ウエハの表面を電子ビームで走査し、この半導体ウエハに発生する基板電流を測定して積分するようにしたので、小出力の電子ビームを用いて、配線のマスクとなるレジストパターンの寸法を迅速かつ統計的に測定することが可能となる。
【００４７】
第５の発明によれば、配線パターンが形成された半導体ウエハの表面に向けて電子をシャワー状に照射し、この半導体ウエハに発生する基板電流を測定するようにしたので、配線の寸法を迅速かつ統計的に測定することが可能となる。
第６の発明によれば、配線パターンが形成された半導体ウエハの表面を電子ビームで走査し、この半導体ウエハに発生する基板電流を測定して積分するようにしたので、小出力の電子ビームを用いて、配線の寸法を迅速かつ統計的に測定することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る測定装置の構成を示す図である。
【図２】本発明の第１の実施形態に係る測定装置のアパーチャに設けられた開口部の一例を示す図である。
【図３】本発明の第１の実施形態に係る被測定対象物である半導体ウエハとその一部の領域を示す図である。
【図４】本発明の第１の実施形態に係る被測定対象物である半導体ウエハに形成されたｎチャネルＭＯＳ電界効果トランジスタの構造を示す図である。
【図５】本発明の第１の実施形態に係る測定装置を用いた評価方法（レジストパターンの評価方法）を説明するための図である。
【図６】本発明の第１の実施形態に係る測定装置を用いた評価方法（ポリシリコンのエッチングの前後での評価方法）を説明するための図である。
【図７】本発明の第１の実施形態に係る測定装置を用いた評価方法（配線の評価方法）を説明するための図である。
【図８】本発明の第１の実施形態に係る測定装置を用いた評価方法（ダマシン構造を有するの配線の評価方法）を説明するための図である。
【図９】本発明の第２の実施形態に係る測定装置の構成を示す図である。
【符号の説明】
１０；電子銃、１１；コンデンサレンズ、１２；アパーチャ、１３；電極、１４；可動ステージ、１５；電流計、２０；電子銃、２１；第１コンデンサレンズ、２２、アパーチャ、２３；第２コンデンサレンズ、２４；対物レンズ、２５；電極、２６；可動ステージ、２７；電流計、２８；積分器、ＥＳＷ；平行電子線、ＥＢ；電子ビーム、ＷＦ；半導体ウエハ、ＷＦＡ；領域、ＲＥＧ，ＲＥＧＨ；レジストパターン、ＰＯＬ；ポリシリコン層、ＯＸ；ゲート酸化膜、ＡＣＮ１；アクティブ領域、ＴＲ；絶縁物、ＳＵＢ；基板、Ｆ；絶縁層、Ｍ，Ｈ１；配線、Ｈ２；配線層、Ｉｋ，Ｉｋｋ；基板電流。
【図１】
2004259851.tif 000003
【図２】
2004259851.tif 000004
【図３】
2004259851.tif 000005
【図４】
2004259851.tif 000006
【図５】
2004259851.tif 000007
【図６】
2004259851.tif 000008
【図７】
2004259851.tif 000009
【図８】
2004259851.tif 000010
【図９】
2004259851.tif 000011