(57)【要約】【課題】入力画像データから高速に入力画像の特徴量を抽出してパターン認識やその他の画像処理に応用することができる画像検出処理装置を提供する。【解決手段】本発明の画像検出処理装置は、光電変換を行う光検出器と光検出器からの信号をデジタル信号に変換する変換器とデジタル信号を入力可能とした加算器とからなる画像検出処理要素の複数個が平面上に配列されてなる画像検出処理装置であって、画像検出処理要素のデジタル信号を隣接する他の上記画像検出処理要素からのデジタル信号と選択的に論理積を取り結果を加算器に入力する特徴量抽出回路と、複数の画像検出処理要素の加算器を順次接続した累積加算器と、複数の画像検出処理要素のデジタル信号を選択的に累積加算器に入力する制御回路と、光検出器により検出される画像データに基づき累積加算器から出力される特徴量データが供給される出力部とを更に有する。【選択図】          図１
2004362462.tif 000002
【特許請求の範囲】
【請求項１】
光電変換を行う光検出器と上記光検出器からの信号をデジタル信号に変換する変換器と上記デジタル信号を入力可能とした加算器とからなる画像検出処理要素の複数個が平面上に配列されてなる画像検出処理装置であって、
上記画像検出処理要素の上記デジタル信号を隣接する他の上記画像検出処理要素からの上記デジタル信号と選択的に論理積計算しその論理積計算結果を上記加算器に入力する特徴量抽出回路と、
上記複数の画像検出処理要素の上記加算器を順次接続してなる累積加算器と、上記複数の画像検出処理要素の上記デジタル信号を選択的に上記累積加算器に入力せしめる制御回路と
を更に備えていることを特徴とする画像検出処理装置。
【請求項２】
上記光検出器によって検出される画像データに基づき上記累積加算器から出力される複数の特徴量データに基づいて、上記画像データのオイラー数を求める請求項１に記載の画像検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタル画像検出処理装置に関し、さらに詳しくは、入力された画像データから画像の特徴量を高速に抽出することのできるデジタル画像検出処理装置に関する。
【０００２】
【従来の技術】
特許文献１には、平面上に配された複数の画像検出処理要素を含んだ画像検出処理装置が開示されている。この画像検出処理装置に移動する対象物体の画像が入力されると、移動対象物体の２値画像を背景画像から抽出してその対象物体の画像面積とその重心座標を高速に計算できる。しかし、この特許文献１には、入力画像データから高速に入力画像データ中の特徴量を抽出することは開示されていない。しかし、パターン認識やその他の画像処理においては、高速に画像データの特徴量を抽出することが必要である。
【０００３】
【特許文献１】
特開２００１−１９５５６４公報
【０００４】
【発明が解決しようとする課題】
従って、本発明は入力画像データから高速に入力画像データの特徴量を抽出して、パターン認識やその他の画像処理に応用することがでる画像検出処理装置を提供することを目的としている。
【０００５】
【課題を解決するための手段】
請求項１に記載の本発明によれば、光電変換を行う光検出器と上記光検出器からの信号をデジタル信号に変換する変換器と上記デジタル信号を入力可能とした加算器とからなる画像検出処理要素の複数個が平面上に配列されてなる画像検出処理装置であって、上記画像検出処理要素の上記デジタル信号を隣接する他の上記画像検出処理要素からの上記デジタル信号と選択的に論理積計算してその論理積計算結果を上記加算器に入力する特徴量抽出回路と、上記複数の画像検出処理要素の上記加算器を順次接続してなる累積加算器と、上記複数の画像検出処理要素の上記デジタル信号を選択的に上記累積加算器に入力せしめる制御回路ととを更に備えていることを特徴とする画像検出処理装置が提供される。
【０００６】
この請求項１の画像検出処理装置によれば、特徴抽出回路が選択的に隣り合う画像検出処理要素からのデジタル信号の論理積を計算する。すなわち、特徴抽出回路は、自身の画像検出処理要素の出力を加算器へそのまま出力するか、自身の画像検出処理要素の出力と自身の画像検出処理要素の右隣り、直下、及び右下の位置にある画像検出処理要素の出力とを選択的に論理積演算してその論理積計算結果を加算器へ出力する。この結果、図４に示す１０種類の画素位置パターンに基づく１０種類の物体のパターン的特徴Ｐ０乃至Ｐ９を抽出して、各々のパターン的特徴Ｐ０乃至Ｐ９の数を高速に出力することができる。従って、パターン認識やその他の画像処理に利用することができる。
【０００７】
請求項２に記載の本発明によれば、上記出力部から供給される上記光検出器によって検出される画像データに基づき上記累積加算器から出力される複数の特徴量データに基づいて、上記画像データのオイラー数を求める請求項１に記載の画像検出装置が提供される。
【０００８】
この請求項２の画像検出処理装置によれば、入力画像データ中の物体の個数をオイラー数により高速に認識することができ、パターン認識やその他の画像処理に利用することができる。
【０００９】
【発明の実施の形態】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。図１は本発明による画像検出処理装置の一つの実施の形態を説明するための概略的な平面図である。
【００１０】
本実施の形態の画像検出処理装置は、例えば、ロボットの視覚センサや制御装置のパターン認識装置に使用され、入力される画像データから、画像データの特徴量を高速に抽出して計算するものである。
【００１１】
図１において、１−１乃至１−６４は画像検出処理要素であり、８×８個の格子配列（アレイ）構造として平面的に配置されていて、この上に図示しない適当な光学系により対象物体を含む映像が結像されて、８×８個の画素からなる入力画像を発生される。なお、この画像検出処理要素の数は用途に応じて適宜選択できる。各画像検出処理要素は、図２を参照して後で説明するように、光検出器と光検出器からのアナログ電気信号を任意の閾値（外部信号ＶＲＥＦにて設定される）に基づいて“０”と“１”の２値化信号にデジタル変換する変換器とを備えている。
【００１２】
各画像検出処理要素は、その上下左右に隣接する４個の画像検出処理要素に対して上記２値化信号をターゲット画像信号として出力する。例えば、画像検出処理要素１−１１は画像検出処理要素１−３、１−１０、１−１２、１−１９に対して、上記２値化信号をターゲット画像信号として出力する。画像検出処理要素では、その４個の画像検出処理要素からのターゲット画像信号とそれ自身のターゲット画像信号とに基づいてターゲット（対象物体）を背景から抽出するためのウインドウ画像信号を生成する。
【００１３】
各画像検出処理要素は図３を参照して後で説明する特徴量抽出回路を含んでいる。また、各画像検出処理要素は図５を参照して後で説明する第１の加算器をそれぞれ含み、特徴量抽出回路からの出力が入力している。各画像検出処理要素の第１の加算器はその右隣の画像検出処理要素の第１の加算器と接続され、例えば、画像検出処理要素１−１１の第１の加算器の出力は画像検出処理要素１−１２の第１の加算器に入力される。このように行毎の画像検出処理要素の第１の加算器は順次接続されて第１の累積加算器を構成している。
【００１４】
各画像検出処理要素に対しては、共通信号としてＣＬＯＣＫ１、ＣＬＯＣＫ２、ＬＯＡＤ、ＳＥＬの各信号が入力される。クロック信号ＣＬＯＣＫ１、信号ＬＯＡＤは初期画像設定用である。例えば、クロック信号ＣＬＯＣＫ１は周波数２０ＭＨｚ〜１００ＭＨｚ程度のクロック信号である。クロック信号ＣＬＯＣＫ２、信号ＳＥＬは画像演算用の信号であり、例えば、クロック信号ＣＬＯＣＫ２は周波数１ＭＨｚ〜１０ＭＨｚ程度のクロック信号である。
【００１５】
２−１乃至２−８は第２の加算器としての直列型加算器で、画像検出処理要素の行ごとに配置され、対応する画像検出処理要素からの出力を一方の入力に受ける。また、各直列型加算器の出力は順次下側に隣接する直列型加算器の他方の入力に接続されて第２の累積加算回路を構成する。本実施の形態では、画像検出処理要素１−１乃至１−８に対して直列型加算器２−１が対応し、画像検出処理要素１−８の出力が直列型加算器２−１の一方の入力に接続される。直列型加算器２−１の出力は、直列型加算器２−２の他方の入力に接続される。直列型加算器２−８の出力が全体の出力信号となっており、光検出器によって検出される画像データに基づく処理データが供給される出力部を構成する。それぞれの直列型加算器の構成の詳細については、図６を参照して後で詳細に説明する。
【００１６】
３は行デコーダ回路で、本実施の形態では、図示しないが４本の行選択信号により、Ｙ０〜Ｙ７までの出力信号を制御する。４は列デコーダ回路で、本実施の形態では、図示しないが４本の列選択信号により、Ｘ０〜Ｘ７までの出力信号を制御するものであり、選択信号の設定は行デコーダ３回路と同様である。これら行デコーダ回路３、列デコーダ回路４は画像検出処理要素のターゲット画像信号を選択的に第１の累積加算器に入力せしめる制御回路を構成する。本実施の形態では画像検出処理要素の選択は、図示しない外部のホストから行デコーダ回路３、列デコーダ４回路に選択パターンをダウンロードすることによって行うこととするが、これに限るものではない。例えば、画像検出処理要素と共にＲＯＭを１チップに集積化し、ＲＯＭに目的の画像演算に応じた選択パターンを記憶させて画像検出処理要素の選択に用いても良いし、外部からの制御信号に応答して選択パターンを発生させるデコーダを設けても良い。
【００１７】
次に、図２を参照して本実施の形態による各画像検出処理要素１−１乃至１−６４の構成の一部を詳細に説明する。５は光検出器としての光電変換部であり、フォトダイオードからなり、入射した光の強さに応じたアナログ電気信号を出力する。６は電圧保持部であり、光検出器５からのアナログ電気信号出力の電圧を保持する。７は変換器としてアナログ電気信号の２値化を行なう変換回路であり、コンパレータからなり、光電変換部５からの入射光に応じたアナログ電気信号を電圧保持部６を介して入力して、閾値より小さいか又は大きいかに応じて“０”又は“１”のいずれかの値に変換して２値化する。本実施の形態では、閾値入力器８が外部信号ＶＲＥＦによる制御を受けて２値化変換回路７へ任意の閾値を設定する。本実施の形態では、任意の閾値を外部より設定することができ、２値化変換回路７はアナログ電気信号を、例えば、閾値Ｖ１又はＶ０と比較して、各閾値より明るいときに“１”の信号を出力し、閾値より暗いときに“０”の信号を出力する。
【００１８】
２値化変換回路７により変換された２値化データは、セレクタ９に供給される。そして、２値化データはセレクタ９において制御信号ＢＷにより閾値より明るいときに“１”の信号を出力し、閾値より暗いときに“０”  の信号を出力するか、或いはこれらとは逆の論理で出力するかが選択されて、出力Ｂとして論理積回路１０に出力される。
【００１９】
論理積（ＡＮＤ）回路１０は、セレクタ９からの２値化された信号Ｂと後述する５入力論理和（ＯＲ）回路１２からの信号Ｉが共に“１”であるときのみ、“１”の信号を出力するが、それ以外のときは“０”を出力する。１３はマルチプレクサであり、本実施の形態では、図１の信号ＬＯＡＤが“Ｈ”（又は“１”をいう、以下、同じ）のとき、論理積回路１０からの信号を出力し、“Ｌ”（又は“０”をいう、以下、同じ）のとき、後述する別の論理積回路１１からの信号を出力する。１４はフリップフロップ回路でマルチプレクサ１３の信号を図１のクロック信号ＣＬＯＣＫ１により取り込んで出力する。
【００２０】
フリップフロップ回路１４の出力は、自身の画像検出処理要素内の５入力論理和回路１２に出力されるとともに左右及び上下に隣接する４個の画像検出処理要素内の５入力論理和回路１２にも出力されており、５入力論理和回路１２からウインドウ画像信号が出力される。このウインドウ画像信号は、移動する対象物体の画像を捕捉して背景画像から抽出するためのものである。本実施の形態では移動する対象物体の画像を背景画像から抽出せずに行なうことも、又は、移動する対象物体の画像を背景画像から抽出して行なうこともできる。もし、移動する対象物体を背景から抽出しない場合は、全ての画像検出処理要素１−１乃至１−６４に対して、信号ＬＯＡＤを“Ｌ”にして、フリップフロップ回路１４にマルチプレクサ１３を介して論理積回路１１から“Ｈ”（又は“１”）の値を取り込んでおけばよい。すると、フリップフロップ回路１４の出力Ｔと５入力論理和回路１２の出力Ｉは全て“Ｈ”（又は“１”）となる。そして、論理積回路１０は、セレクタ９からの出力Ｂそのものを出力することになる。一方、移動する対象物体の画像を背景から抽出して処理する場合は、行デコーダ回路３と列デコーダ回路４により移動する対象物体の画像に対応した特定の画像検出処理要素についてのみ、信号ＬＯＡＤを“Ｌ”にして、フリップフロップ回路１４にマルチプレクサ１３を介して論理積回路１１から“Ｈ”（又は“１”）の値を取り込んでおけばよい。すると、対象物体の画像に対応した特定の画像検出処理要素のフリップフロップ回路１４の出力Ｔと５入力論理和回路１２の出力Ｉが“Ｈ”（又は“１”）となり、ウインドウ画像が生成される。
【００２１】
次に、図３を参照して、図２のフリップフロップ回路１４の出力に接続される各画像検出処理要素に含まれる特徴量検出回路１５を説明する。特徴量検出回路１５においては、自身の画像検出処理要素のフリップフロップ回路１４の出力Ｇ（ｘ、ｙ）と、右隣りの画像検出処理要素のフリップフロップ回路１４からの出力Ｇ（ｘ＋１、ｙ）と、真下の画像検出処理要素のフリップフロップ回路１４からの出力Ｇ（ｘ、ｙ＋１）と、右下の画像検出処理要素のフリップフロップ回路１４からの出力Ｇ（ｘ＋１、ｙ＋１）とがそれぞれセレクタ回路１５ｂ乃至１５ｅを介して選択的に論理積回路１５ａに入力していて、選択的に論理積（ＡＮＤ）演算か行なわれる。そして、この論理積回路１５ａからの出力される論理積演算結果は図５に示す各画像検出処理要素の加算器６６へ入力される。セレクタ回路１５ｂ乃至１５ｅには、自身、右隣り、真下又は右下からの画像検出処理要素のフリップフロップ回路１４の出力Ｇ（ｘ、ｙ）、Ｇ（ｘ＋１、ｙ）、Ｇ（ｘ、ｙ＋１）、又はＧ（ｘ＋１、ｙ＋１）と２進値信号の“１”とがそれぞれ入力されている。セレクタ回路１５ｂ乃至１５ｅは、制御信号ＳＥＬ０、ＳＥＬ１、ＳＥＬ２、ＳＥＬ３によりそれぞれ選択された時、自身、右隣り、真下又は右下からの画像検出処理要素のフリップフロップ回路１４の出力Ｇ（ｘ、ｙ）、Ｇ（ｘ＋１、ｙ）、Ｇ（ｘ、ｙ＋１）、又はＧ（ｘ＋１、ｙ＋１）と２進値信号“１”の論理積を取りその結果を論理積回路１５ａへ入力する。セレクタ回路１５ｂ乃至１５ｅは、制御信号ＳＥＬ０、ＳＥＬ１、ＳＥＬ２、ＳＥＬ３により選択されない時は、それぞれフリップフロップ回路１４の出力Ｇ（ｘ、ｙ）、Ｇ（ｘ＋１、ｙ）、Ｇ（ｘ、ｙ＋１）、又はＧ（ｘ＋１、ｙ＋１）と２進値信号の“１”を反転した“０”との論理積を取りその結果を論理積回路１５ａへ入力する。
【００２２】
特徴量検出回路１５は、セレクタ回路１５ｂ乃至１５ｅへの制御信号ＳＥＬ０乃至ＳＥＬ３を制御することにより、図４に示されるように自身の画像検出処理要素を左上隅に配した１０種類の画素パターンＰ０乃至Ｐ９を検出する。例えば、画素パターンＰ０は、ＳＥＬ０によりセレクタ１５ｂを選択してＧ（ｘ、ｙ）の出力と２進値信号“１”との論理積を計算してその結果を論理積回路１５ａに入力して、他のセレクタ１５ｃ乃至１５ｅはＳＥＬ１乃至３を選択せずにＧ（ｘ＋１、ｙ）、Ｇ（ｘ、ｙ＋１）、又はＧ（ｘ＋１、ｙ＋１）と２進値信号の“１”を反転した“０”との論理積を取りその結果を論理積回路１５ａへ入力する。すると、論理積回路１５ａからは、図４のＰ０の画素パターンに一致した時にのみ、２進値信号“１”が出力される。
【００２３】
次に、例えば、画素パターンＰ４は、ＳＥＬ１とＳＥＬ２によりセレクタ１５ｃと１５ｄを選択してＧ（ｘ＋１、ｙ）とＧ（ｘ、ｙ＋１）の出力と２進値信号“１”との論理積を計算してその結果を論理積回路１５ａに入力して、他のセレクタ１５ｂと１５ｅはＳＥＬ０とＳＥＬ３を選択せずにしてＧ（ｘ、ｙ）又はＧ（ｘ＋１、ｙ＋１）と２進値信号の“１”を反転した“０”との論理積を取りその結果を論理積回路１５ａへ入力する。すると、論理積回路１５ａからは、図４のＰ４の画素パターンに一致した時にのみ、２進値信号“１”が出力される。
【００２４】
次に、例えば、画素パターンＰ９は、ＳＥＬ０乃至ＳＥＬ３によりセレクタ１５ｂ乃至１５ｅを全て選択してＧ（ｘ、ｙ）、Ｇ（ｘ＋１、ｙ）、Ｇ（ｘ、ｙ＋１）、Ｇ（ｘ＋１、ｙ＋１）の出力と２進値信号“１”との論理積を計算してその結果を論理積回路１５ａに入力する。すると、論理積回路１５ａからは、図４のＰ９の画素パターンに一致した時にのみ、２進値信号“１”が出力される。このようにして、図４に示された２ｘ２画素の全ての画素パターンＰ０乃Ｐ９について、パターン一致があったときに、特徴量検出回路１５は２進値信号“１”を出力することが理解できる。このようにして、特徴量検出回路１５は、セレクタ回路１５ｂ乃至１５ｅの制御信号ＳＥＬ０乃至ＳＥＬ３を制御して１０種類の画素パターンＰ０乃至Ｐ９を検出して、画素パターンが検出された場合に２値化信号“１”を出力する。
【００２５】
この画素パターンＰ０乃至Ｐ９を使用してオイラー数による画面内の孤立した図形の数が計算できる。図５を参照すると、図５の（ａ）は、画素パターンＰ０に対応していて、画素の１つ１つを頂点とする。（ｂ）は、それぞれ画素パターンＰ１、Ｐ２、Ｐ３、Ｐ４に対応していて、隣り合う２つの画素の対を辺とする。最小の長さの辺は（ｂ）の４通りある。（ｃ）は、それぞれ画素パターンＰ５、Ｐ６、Ｐ７、Ｐ８に対応していて、互いに隣り合う３つの画素の組を面（又は、三角形）とする。最小の面積を持つ面は（ｃ）の４通りである。（ｄ）は、画素パターンＰ９に対応していて、立体（又は、四面体）である。
【００２６】
どんな複雑な形状をした図形、例えば、（ｅ）、でも、（ａ）、（ｂ）、（ｃ）の９つの画素パターンＰ０乃至Ｐ８の図形の組み合せで表わすことができる。すなわち、最後まで細かく分割して行くと９つの画素パターンＰ０乃至Ｐ８の図形の集まりとなる。
【００２７】
オイラーの定理により、繋がっている平面図形のオイラー数は、
［頂点の数］−［辺の数］＋［面の数］＝１      （式１）
である。（ｅ）の図形では、（ａ）の頂点の数は１２、（ｂ）の辺の数は１８、（ｃ）の面の数は７である。従って、
１２−１８＋７＝１
となる。繋がっていない図形であれば、夫々の図形のオイラー数が１であるので、画面全体で式１を当てはめると、分離されている図形の数が計算できることになる。
【００２８】
このようにして、特徴量検出回路１５で、頂点Ｐ０、辺Ｐ１乃至Ｐ４、面Ｐ５乃至Ｐ８をそれぞれ検出してこれらの数を計算して、式１に当てはめることで、画面中にいくつの分離した図形が存在するかが容易に求められる。
【００２９】
但し、この際、４つの頂点が隣り合った４面体（立体）のＰ９の画素パターンは、図５の（ｆ）のように、頂点が４、辺５、面２として計算したい。しかし、実際は、特徴量検出回路１５で図５の（ｅ）のように、４つの頂点が隣り合った４面体（立体）のＰ９の画素パターンは、頂点４、辺６、面４として数えられる。これは、頂点４、辺６、面４といえば、３次元空間では４面体のことである。ならば、これを２次元平面に射影された４面体と見なせばよい。多面体のオイラー数は、２である。オイラーの定理を３次元空間に拡張すれば、
［頂点の数］−［辺の数］＋［面の数］−［立体の数］＝１      （式２）
が成り立つ。
【００３０】
そこで、互いに隣り合う４つの画素の組を立体（４面体）として、今までの９種の画素パターンＰ０乃至Ｐ８に、画素パターンＰ９を加えて、１０種の画素パターンについて特徴量検出回路１５で検出してそれぞれの数を計算して、式２のオイラーの定理を用いて画面内に孤立している図形の数を求めることができる。
【００３１】
すなわち、
平面のオイラー数＝頂点の数（Ｐ０）−辺の数（Ｐ１＋Ｐ２＋Ｐ３＋Ｐ４）＋面の数（Ｐ５＋Ｐ６＋Ｐ７＋Ｐ８）＝１
立体のオイラー数＝頂点の数（Ｐ０）−辺の数（Ｐ１＋Ｐ２＋Ｐ３＋Ｐ４）＋面の数（Ｐ５＋Ｐ６＋Ｐ７＋Ｐ８）＝２
である。そこで、２×２の局所領域を立体に見立てて、その中のパターンを頂点、辺、三角形、四面体と捉えることで、式２で物体の個数を検出できる。すなわち、
［物体の個数］＝［１点（頂点）の数］−［連続する２点（辺）の数］＋［互いに隣り合う３点（面：三角形）］の数−［互いに隣り合う４点（立体：四面体）の数］である。つまり、
物体（便宜上立体とみる）の個数＝Ｐ０の総数−（Ｐ１の総数＋Ｐ２の総数＋Ｐ３の総数＋Ｐ４の総数）＋（Ｐ５の総数＋Ｐ６の総数＋Ｐ７の総数＋Ｐ８の総数）−Ｐ９の総数である。
【００３２】
その他、画素パターンＰ０乃至Ｐ９を使用してできることは、例えば、穴の無い凸な物体の縦、横、及び斜めの長さの計算である。すなわち、
縦の長さ＝Ｐ０の総数−Ｐ１の総数
横の長さ＝Ｐ０の総数−Ｐ２の総数
右下方向の長さ＝（Ｐ０の総数−Ｐ４の総数）／√２（幅が１ドットの部分がない場合）
右上方向の長さ＝（Ｐ０の総数−Ｐ３の総数）／√２（幅が１ドットの部分がない場合）
以上の様にして、１０種類の画素パターンＰ０乃至Ｐ９の特徴量を用いたパターンの認識が可能である。
【００３３】
次に、図５を参照して、各画像検出処理要素１−１乃至１−６４に含まれる加算器６６を説明する。この加算器６６は、６０は論理積回路であり、第３図の特徴量検出回路１５の出力と論理積回路１１の出力が共に“１”であったときに“１”の信号を出力する。論理積回路１１は、制御回路としての行デコーダ３の出力と制御回路としての列デコーダ４の出力が共に“１”であったとき、“１”の信号を出力する。例えば、画像検出処理要素１−１１では、行デコーダ３の出力Ｙ１と列デコーダ４の出力Ｘ２がともに“１”であった場合に“１”の信号を出力する。
【００３４】
６３はマルチプレクサで、この実施例では、図１の信号ＳＥＬが“Ｈ”のとき、論理積回路６０からの信号を出力し、“Ｌ”のときに後述するフリップフロップ回路６４の信号を出力する。フリップフロップ回路６４は、後述する加算回路６５のＣＡＲＲＹ信号を図１のクロック信号ＣＬＯＣＫ２により取り込んで出力する。半加算器からなる加算回路６５は、マルチプレクサ６３の出力と隣接する画像検出処理要素の半加算回路のＳＵＭ信号との算術和を算出し、ＳＵＭ信号とＣＡＲＲＹ信号を出力する。例えば、画像検出処理要素１−１１では、マルチプレクサ６３の出力と画像検出処理要素１−１０における加算回路６５のＳＵＭ信号とが、共に“Ｌ”であればＳＵＭ信号及びＣＡＲＲＹ信号がともに“Ｌ”となり、一方が“Ｌ”で他方が“Ｈ”であればＳＵＭ信号が“Ｈ”、ＣＡＲＲＹ信号が“Ｌ”となり、共に“Ｈ”であればＳＵＭ信号が“Ｌ”、ＣＡＲＲＹ信号が“Ｈ”となる。論理積回路６０、論理積回路１１、マルチプレクサ６３、フリップフロップ６４、加算回路６５から第１の加算器６６が構成されている。前述した通り、行毎の画像検出処理要素の第１の加算器６６は順次接続されて第１の累積加算器を構成している。
【００３５】
次に図７を参照して、直列型加算器２−１乃至２−８の構成の詳細について説明する。図７は直列型加算器の１つ、例えば２−２を示す。１６は全加算器からなる加算回路で、上記画像検出処理要素のＳＵＭ信号と後述するフリップフロップ回路１７と前段の加算回路１６のＳＵＭ信号との算術加算演算を行い、ＳＵＭ信号とＣＡＲＲＹ信号とを出力する。例えば、直列型加算器２−２の場合、画像検出処理要素１−１６の出力と直列型加算器２−１の出力とフリップフロップ回路１７の出力とを入力とし、ＳＵＭ信号は２−３の直列型加算器に出力され、ＣＡＲＲＹ信号はフリップフロップ回路１７に出力される。加算回路１６は３つの入力の状態が、すべて“Ｌ”のときにはＳＵＭ信号及びＣＡＲＲＹ信号がともに“Ｌ”となり、何れか一つだけ“Ｈ”のときにはＳＵＭ信号が“Ｈ”、ＣＡＲＲＹ信号が“Ｌ”となり、二つが“Ｈ”のときにはＳＵＭ信号が“Ｌ”、ＣＡＲＲＹ信号が“Ｈ”となり、全てが“Ｈ”のときにはＳＵＭ信号及びＣＡＲＲＹ信号がともに“Ｈ”となる。１７はフリップフロップ回路であり、加算回路１６のＣＡＲＲＹ信号を上述のクロック信号ＣＬＯＣＫ２により取り込んで出力する。
【００３６】
次に、本実施の形態の画像検出処理装置の一般的な動作を説明する。まず、内部回路の初期化を行うため、行デコーダ３、列デコーダ４をすべて非選択となるように設定し、信号ＳＥＬでマルチプレクサ６３から画素選択信号が出力されるように設定する。この状態でクロック信号ＣＬＯＣＫ２が１クロック以上入力されると各画像検出処理要素内のフリップフロップラッチ回路６４はクリアされる。また、この状態を維持したまま更にクロック信号ＣＬＯＣＫ２を６クロック以上入力すると、各直列加算器内のラッチ回路１７も同様にクリアされる。
【００３７】
次にウインドウ画像信号の設定を行う。ウインドウ画像信号は背景から移動するターゲット（対象物体）の画像を分離するためのものである。信号ＬＯＡＤでマルチプレクサ１３から画素選択信号が出力されるように設定し、行デコーダ３、列デコーダ４の設定することでウインドウ画像の初期設定を行う。行デコーダ３、列デコーダ４がそれぞれすべての出力が選択されるように設定すると、ウインドウ画像の初期値は画面全体となる。
【００３８】
次に画像の取り込みが行われる。適切な結像光学系を用いて対象物体の像を、平面状に配列された画像検出処理要素上に結像させる。結像光学系は、デジタルスチルカメラ等に用いられているようなレンズ光学系のもので良い。それぞれの画像検出処理要素では、まず、光電変換部５において、対象物体の明暗の情報を、結像された画像の光量に応じたアナログ信号に変換する。このアナログ信号は前述した方法により２値化変換回路７によって、“Ｌ”（又は“０”、以下同じ）あるいは“Ｈ”（又は“１”、以下同じ）の値を持つ２値化画像信号に変換される。
【００３９】
２値化画像信号は、論理積回路１０において上記のウインドウ画像信号との論理積演算をおこないターゲット画像信号に変換される。ターゲット画像信号はマルチプレクサ１３を介してフリップフロップ回路１４に出力され、クロック信号ＣＬＯＣＫ１のタイミングで取り込まれる。フリップフロップ回路１４に取り込まれたターゲット画像信号は次のクロック信号ＣＬＯＣＫ１のタイミングでのウインドウ信号を生成するために５入力論理和回路１２に入力されると共に、特徴量検出回路１５にも入力される。
【００４０】
フリップフロップ回路１４の出力は、自身の画像検出処理要素内の５入力論理和回路１２に出力されるとともに隣接する４個の画像検出処理要素内の５入力論理和回路１２にも出力されており、５入力論理和回路１２からウインドウ画像信号が出力される。
【００４１】
一方、特徴量検出回路１５に入力したフリップフロップ回路１４の出力は、前述した通り、１０種の画素パターンＰ０乃至Ｐ９を検出するために、右隣り、真下、右下の画像検出処理要素のフリップフロップ１４から出力と、選択的に論理積演算されて、１０種の画素パターンＰ０乃至Ｐ９が検出される。１０種の画素パターンのいずれかが検出されると、特徴量検出回路１５は、第１の加算器６６へ“１”（又は“Ｈ”）の２値化信号を出力する。
【００４２】
次に、特徴量検出回路１５で検出した各々の画素パターンＰ０乃至Ｐ１について、その総数を画像検出処理装置で計算する演算動作が行なわれる。この演算動作は特許文献１に詳述されている対象物体（ターゲット）画像の画素面積（ゼロ次モーメント）を計算する動作と同じであるので、詳述しない。
【００４３】
各々の画素パターンＰ０乃至Ｐ１の総数は画像検出処理装置の出力部（２−８）から、図示しないホストコンピュータ等に供給され、そこで式２にあてはめることで、入力画像中の分離した図形の総数を求めることができる。また、図示しないホストコンピュータ等によりその他のパターン認識に利用できる。
【００４４】
【発明の効果】
以上説明したように、請求項１の本発明によれば、画素位置パターンに基づく物体のパターン的特徴を抽出して、各々の特徴の総数を高速に出力することができる。従って、パターン認識やその他の画像処理に利用することができる。
【００４５】
請求項２の本発明によれば、入力画像データ中の物体の個数をオイラー数により高速に認識することができ、パターン認識やその他の画像処理に利用することができる。
【図面の簡単な説明】
【図１】本発明の１つの実施の形態による画像検出処理装置の構成を説明する概略的な平面図。
【図２】図１に示す画像検出処理装置の画像検出処理要素の一部を説明するためのブロック図。
【図３】図１に示す画像検出処理要素に含まれる特徴量検出回路を説明するブロック図。
【図４】図３に示す特徴量検出回路により検出される１０種の画素パターンを説明するための図。
【図５】図４に示す１０種の画素パターンに基づいて画像の図形の数を計算する方法を説明する図。
【図６】図１に示す画像検出処理要素に含まれる第１の加算器を説明するためのブロック図。
【図７】図１に示す画像検出処理装置に含まれる直列型加算器を説明するためのブロック図。
【符号の説明】
１−１乃至１−６４  画像検出処理要素
２−１乃至２−８    直列型加算器
３                  行デコーダ回路（制御回路）
４                  列デコーダ回路（制御回路）
５                  光電変換部（光検出器）
６                  電圧保持部
７                  ２値化変換回路（変換器）
８                  閾値入力器
９                  セレクタ
１０                論理積回路
１１                論理積回路
１２                ５入力論理和回路
１３                マルチプレクサ
１４                フリップフロップ回路
１５                特徴量検出回路
１６                加算回路（第２の加算器、第２の累積加算器）
１７                フリップフロップ回路
６５                加算回路
６６                第１の加算器（第１の累積加算器）
【図１】
2004362462.tif 000003
【図２】
2004362462.tif 000004
【図３】
2004362462.tif 000005
【図４】
2004362462.tif 000006
【図５】
2004362462.tif 000007
【図６】
2004362462.tif 000008
【図７】
2004362462.tif 000009