(57)【要約】【課題】半導体集積回路と圧電薄膜共振子を集積化した圧電共振子回路を提供する。【解決手段】ＣＭＯＳ回路がダメージを受けて特性劣化することなく、  エアーギャップの音響絶縁構造を形成するよう、この犠牲層の材料としてゲルマニウム（Ｇｅ）を用いること、およびこれを除去するために過酸化水素水（Ｈ２Ｏ２）を用いてエッチングすること、を基本とした工程によって半導体集積回路上にエアーギャップ音響絶縁構造を有する圧電薄膜共振子を形成する。【選択図】  図６
2004282514.tif 000002
【特許請求の範囲】
【請求項１】
エアーギャップ音響絶縁構造を有する圧電薄膜共振子を半導体素子または半導体集積回路を有する同一基板上に形成した構成を有することを特徴とした圧電共振子回路。
【請求項２】
エアーギャップ音響絶縁構造を有する圧電薄膜共振子をＳｉ、ＧａＡｓなどの半導体基板、およびガラス、セラミックスなどの絶縁体基板上に形成した構成を有することを特徴とした圧電共振子回路。
【請求項３】
半導体基板上に半導体素子または半導体集積回路を形成する工程と、同一半導体基板上に圧電薄膜共振子を形成する工程とからなる圧電共振子回路の製造方法。
【請求項４】
請求項１と２記載のエアーギャップ音響絶縁構造を有する圧電薄膜共振子を形成する工程において、圧電薄膜共振子構造をゲルマニウム材料を基本とする犠牲層パターン上に形成する工程と、該犠牲層を製造の最終工程において過酸化水素水を基本とする溶液で除去する工程とによって形成される製造方法を特徴とする圧電共振子回路の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は圧電薄膜共振子と半導体集積回路によって構成される電子デバイスに関する。また半導体集積回路上の同一基板上に音響絶縁構造のためのエアーギャップを有する圧電薄膜共振子を形成する製造方法に関する。
【０００２】
【従来の技術】
圧電薄膜共振子の音響絶縁構造のためにエアーギャップが必要である。従来技術によるエアーギャップを有する構造の圧電薄膜共振子は、エアーギャップを作製のために犠牲層材料として無機物では酸化シリコンや銅、チタン、有機物ではポリイミドやフォトレジストが主に用いられていた。これらの犠牲層材料では、以下の述べるような理由により半導体集積回路と一体で形成することが出来ない問題があり、別の基板に単独でこれらの素子を作って、組み合わせて用いていた。このためＲＦ回路で使用する圧電共振子回路は、半導体集積回路と圧電薄膜共振子を実装して用いるため、部品形状が大きくなり、モジュール化した素子は特性のばらつきが大きいなどの欠点があった。
【０００３】
【発明が解決しようとする課題】
半導体集積回路を有するウエーハ基板上にこれら圧電薄膜共振子を集積化して回路と一体化できると、圧電共振子回路が小型化でき、またこの特性が向上して、性能ばらつきも小さいものができる。また、量産効果により低コスト化できるので、モノリシック化することで多大な効果が期待できる。従来技術の、エアーギャップを形成するための犠牲層材料は、無機物では酸化シリコン、銅、チタンなどである。これらの犠牲層を除去するために酸もしくはアルカリのエッチング溶液が使われるが、ＣＭＯＳ回路などの半導体集積回路上にこれらの犠牲層を形成した場合に、上記のエッチング液に対して、半導体集積回路を保護することが難しく、完全に保護するためには、プロセス工程が煩雑になる上に、歩留まりが低下する問題が生じていた。これを改善するために犠牲層材料を新規導入したい課題があった。
【０００４】
一方、有機物の犠牲層材料であるポリイミドやフォトレジストなどは、高温のプロセス温度に耐えないこと、また、高真空でスパッタなどにより高品質の圧電薄膜共振子材料を成膜する場合には、上記、犠牲層材料の有機物に起因する酸素や炭素の不純物原子が成膜層に多量に含まれて、膜質が劣化し、圧電薄膜共振子の性能が十分に得られないという問題があった。これを改善するために犠牲層材料を新規導入したい課題があった。
【０００５】
【課題を解決するための手段】
本発明はＣＭＯＳ回路などの半導体集積回路を有するウエーハ基板上に圧電薄膜共振子を集積化した構成によって得られる圧電共振子回路であることを特徴とする。この構造を形成するために、エアーギャップの音響絶縁構造の形成に、この犠牲層の材料としてゲルマニウム（Ｇｅ）を基本としたものを用いること、およびこれを除去するために過酸化水素水（Ｈ２Ｏ２）を基本としたものを用いてエッチングすること、を基本とした工程によって圧電薄膜共振子を形成することを特徴とする。これにより製造工程中にＣＭＯＳ回路がダメージを受けて特性が劣化する不良がなく、高真空で圧電薄膜共振子材料を成膜した膜質は高品質なものがえられ、半導体集積回路の上面または近傍に特性の優れたエアーギャップの音響絶縁構造を有する圧電薄膜共振子をモノリシックで形成することが可能になった。犠牲層材料としてのゲルマニウムとこれを除去するためのエッチング液である過酸化水素水は半導体集積回路を構成する材料にとって無害であり、集積回路基板上へ本共振子を形成するプロセスにとって、製造上のマッチング性が優れている特徴を有する。
【０００６】
【発明の実施の形態】
実施例１
図１は本発明の１実施例であるエアーギャップ音響絶縁構造を有する圧電薄膜共振子の断面図である。シリコンやガラスなどの基板５上にエアーギャップ１００を有し、この上にはＳｉＯ２などの絶縁膜層４、Ｐｔなどの下部電極３、ＡｌＮなどの圧電薄膜層２、およびＰｔなどの上部電極１の積層構造によって圧電薄膜共振子６を構成することを特徴としている。圧電薄膜共振子６はＡｕなどからなる電極パッド５Ａ，５Ｂによって電気信号が印加され、動作する。
【０００７】
なお、本発明では、エアーギャップ１００を形成する前に用いている、ゲルマニウムを基本とする犠牲層材料は耐熱性に優れ、上記、ＳｉＯ２，ＡｌＮ，Ｐｔ，Ａｕなどの材料を高温下の良好な条件で形成でき、また、過酸化水素水を基本とする溶液で犠牲層の除去する工程では、これら材料に変質や劣化を与えることがないので、エアーギャップ音響絶縁構造を有する、高性能のデバイスを確実に製作できる特徴がある。本発明によれば、基板材料や配線材料および圧電材料を最適なものに選定する作業において犠牲層の除去でこれらが制約されないことが特徴である。このため、本発明による素子を実装する場合においてもこのプロセスを最適化することができる特徴がある。例えば、半田材（Ｉｎ，Ｓｎなど）で素子を固定した後から、犠牲層を除去することが可能になり、これによって組立てが容易になる特徴がある。
【０００８】
図２から図５は本発明の１実施例であるエアーギャップ音響絶縁構造を有する圧電薄膜共振子の主要製造工程における断面図である。この製造方法の一例を以下に述べる。
【０００９】
図２は、シリコンやガラスなどのウエーハ基板１０を示す。基板の材料の選択は自由であり、ＣＭＯＳ回路を作り込んだシリコン基板やＧａＡｓＩＣ基板にも適用可能である。
【００１０】
図３は、犠牲層材料であるゲルマニウムを蒸着によって所定の領域にパターン９９を形成したものである。このパターンは基板上に全面のゲルマニウムを成膜後、フォトレジストをマスクに、過酸化水素水（Ｈ２Ｏ２）を用いてエッチング、あるいはフォトレジストパターンにゲルマニウムを成膜後、リフトオフ、のいずれかのプロセスによって形成される。
【００１１】
図４は、図３の表面にまず、絶縁層となるＳｉＯ２層４領域を形成し、続いて、下部電極用のＰｔ層３領域を形成し、この上に順番に、圧電薄膜層であるＡｌＮ層２の領域と上部電極用のＰｔ層１の領域を形成したものである。続いて、下部電極と上部電極の一部に接して、Ｔｉ−Ａｕなどからなる電極パッド５Ａ，５Ｂをそれぞれ形成したものである。
【００１２】
図５は、このウエーハ基板を過酸化水素水のエッチング液に浸漬してゲルマニウム９９を完全に除去し、圧電薄膜共振子の部分にエアーギャップを形成したものである。このように製作されたデバイスの電極端子に電気信号が印加され、圧電薄膜共振子がバンドパスフィルタなどのデバイスとして使われる。
【００１３】
ゲルマニウムを基本とした材料と過酸化水素水を基本とした溶液の組合せによって、容易にエアーギャップを形成できるので、本発明の製造方法は超高周波回路に用いられているエアーギャップ配線の形成にも適用できることは言うまでもない。また、エアーギャップの構造は両持ち梁に限ることなく、片持ち梁によるスプリング構造などの作成に適用できることは、自明である。
【００１４】
実施例２
図６は本発明の他の実施例であるエアーギャップ音響絶縁構造を有する圧電薄膜共振子５６とＣＭＯＳ回路（アンプ回路など）４１とを一体に集積化した構造を有する圧電共振子回路６０の断面図である。Ｓｉ基板に集積回路を通常の工程により形成したウエーハ上に、エアーギャップ音響絶縁構造を有する圧電薄膜共振子が形成されていることに特徴がある。圧電共振素子は、集積回路の近傍か上面の、どの領域でも形成できる。一体で集積化された圧電薄膜共振子は周波数の高い領域まで使用できること、制御回路の集積により温度特性、ドリフト特性などの向上が図れることなど、デバイスの性能向上や特性改善の効果と、デバイス容積を小さくしたことによる高歩留まり、低コストの効果がある。
【００１５】
図７から図１３は本発明の他の実施例であるエアーギャップ音響絶縁構造を有する圧電薄膜共振子とＣＭＯＳ回路（アンプ回路など）とを一体に集積化した構造を有する圧電共振子回路の主要製造工程における断面図である。この製造方法の一例を以下に述べる。
【００１６】
図７は、Ｓｉ基板４０上に半導体集積回路の製造プロセスによってＣＭＯＳ回路４１を形成したものである。また、この一部領域４２は圧電薄膜共振子を形成するための領域である。
【００１７】
図８は、この基板上の一部領域４２内に犠牲層材料であるゲルマニウムパターン１９９を形成したものである。ゲルマニウムはＳｉ基板４０と直接接触した構造を図示してあるが、この下に絶縁膜があってもよい。
【００１８】
図９は、さらにこの上面に酸化膜５４をＣＶＤで堆積して形成したものである。
【００１９】
図１０は、ＳｉＯ２層５４上に、下部電極用のＰｔ層５３領域を形成し、この上に順番に、圧電薄膜層であるＡｌＮ層５２の領域と上部電極用のＰｔ層５１の領域を形成したものである。
【００２０】
図１１は、ＣＭＯＳ回路４１の絶縁膜を貫通してＣＭＯＳ回路の電極部にスルーホール６２を形成したものである。
【００２１】
図１２は、デバイスの電極間を配線するために、Ａｌ電極５７、５８，５９をそれぞれの領域に形成したものである。
【００２２】
図１３は最終の製造工程である、犠牲層エッチングを行い、エアーギャップ２００を形成したものである。ゲルマニウム犠牲層１９９は過酸化水素水の溶液によって容易に除去でき、この溶液は集積回路を構成している他の材料をアタックしないので集積回路の性能劣化や信頼性低下の原因になることがない特徴を有する。この犠牲層エッチングは通常、ウエーハ状態で行うことが多いが、エアーギャップにすると素子の強度が弱い構造体をもつ圧電共振子回路の場合には、チップに切出して、マウントに組み立てた後にこれら一連の作業を行って、エアーギャップを形成してもよい。
【００２３】
以上、集積回路とエアーギャップ音響絶縁構造を有する圧電薄膜共振子を集積回路の基板上に一体化した構造および製造方法を述べたが、本発明の構造および製造方法によれば、集積回路の製造方法は従来の手順や材料構成であり、また、ＡｌＮの成膜が約３５０℃の温度で形成できるので圧電薄膜共振子の性能がよく、従来の単体で製造する条件を崩さなく集積素子を形成できるところに本発明の特徴がある。
【００２４】
また、本発明の実施例では述べていないが、集積回路の構成にはＣＭＯＳ回路に限定されるものではなく、バイポーラやＢｉＣＭＯＳあるいはＧａＡｓＩＣの基板上の一部にエアーギャップ音響絶縁構造を有する圧電薄膜共振子を集積化して、高性能な圧電共振子回路が構成されることはいうまでもない。
【発明の効果】
本発明により、圧電薄膜共振子とＣＭＯＳ回路とを集積化することが容易になる。一体で集積化された圧電薄膜共振子は周波数の高い領域まで使用できること、制御回路の集積により温度特性、ドリフト特性などの向上が図れることなど、デバイスの性能向上や特性改善の効果と、デバイス容積を小さくしたことによる高歩留まり、低コストの効果がある。
【図面の簡単な説明】
【図１】実施例１のエアーギャップ音響絶縁構造を有する圧電薄膜共振子の断面図。
【図２】実施例１、図１のエアーギャップ音響絶縁構造を有する圧電薄膜共振子を製作する工程におけるウエーハ基板の断面図。
【図３】実施例１、図２のウエーハ基板に犠牲層材料であるゲルマニウムのパターンを形成した断面図。
【図４】実施例１、図３のウエーハ基板に犠牲層と圧電薄膜共振子の構造体を形成した断面図。
【図５】実施例１、図４のウエーハ基板から犠牲層を除去してエアーギャップを形成した圧電薄膜共振子の構造体の断面図。
【図６】実施例２のエアーギャップ音響絶縁構造を有する圧電薄膜共振子とＣＭＯＳ回路とを一体に集積化した構造を有する圧電共振回路の断面図。
【図７】実施例２、図６の圧電共振回路を製造する工程においてＳｉ基板上にＣＭＯＳ回路を形成した断面図。
【図８】実施例２の製造方法における図７の上面に、犠牲層であるパターンを形成した断面図。
【図９】実施例２の製造方法における図８の上面に、絶縁膜である酸化膜を形成した断面図。
【図１０】実施例２の製造方法における図９の上面に、圧電薄膜共振子の構造を形成した断面図。
【図１１】実施例２の製造方法における図１０の上面に、ＣＭＯＳ回路の電極用スルーホールを形成した断面図。
【図１２】実施例２の製造方法における図１１の上面に、配線用Ａｌ電極を形成した断面図。
【図１３】実施例２の製造方法における図１２の上面にある、犠牲層を除去し圧電共振回路を形成した断面図。
【符号の説明】
１，５１：上部電極
２、５２：圧電薄膜層
３，５３：下部電極
４、５４：絶縁膜層
５、１０，４０：基板
５Ａ、５Ｂ：電極パッド
６、５６：圧電薄膜共振子
１０、２００：エアーギャップ
４１：ＣＭＯＳ回路
９９，１９９：犠牲層
６０：圧電共振子回路
【図１】
2004282514.tif 000003
【図２】
2004282514.tif 000004
【図３】
2004282514.tif 000005
【図４】
2004282514.tif 000006
【図５】
2004282514.tif 000007
【図６】
2004282514.tif 000008
【図７】
2004282514.tif 000009
【図８】
2004282514.tif 000010
【図９】
2004282514.tif 000011
【図１０】
2004282514.tif 000012
【図１１】
2004282514.tif 000013
【図１２】
2004282514.tif 000014
【図１３】
2004282514.tif 000015