(57)【要約】【課題】単純マトリックス形の液晶表示パネルを駆動する液晶駆動装置で、駆動回路系の負担が偏ってしまうのを軽減し、液晶表示パネル個体の有するγ特性にも対応して適正な中間階調表示を実現する。【解決手段】液晶表示パネルを隣接した走査電極範囲に対応して例えば４つのエリアＡ〜Ｄに分割すると共に、各画素を表示する１表示期間を例えば４つのフレーム（ｆｒａｍｅ）０〜３に分割し、分割した各エリアＡ〜Ｄ毎に異なるフレームを選択するように分割した複数のフレーム中の各１フレームでＰＷＭに基づいた階調表示（ＰＷＭ０〜１５）を行ない、且つ他のフレームではフレーム単位での２値（ＯＮ／ＯＦＦ）表示を行なうことで、１表示期間を構成する４つのフレーム０〜３全体で階調表示を行なう。【選択図】　　図４
2004093666.tif 000002
【特許請求の範囲】
【請求項１】
単純マトリックス形の液晶表示パネルを駆動する液晶駆動装置であって、
液晶表示パネルを隣接した走査電極範囲に対応した複数の領域に分割すると共に、各画素を表示する１表示期間を複数のフレームに分割し、分割した各領域毎に異なるフレームを選択するように分割した複数のフレーム中の少なくとも一つのフレームでパルス幅変調に基づいた階調表示を行ない、且つ他のフレームではフレーム単位での２値表示を行なうことで、該１表示期間を構成する複数のフレーム全体で階調表示を行なう
ことを特徴とする液晶駆動装置。
【請求項２】
上記パルス幅変調に基づいて信号電極へ与える駆動信号の表示階調値数を、上記フレーム全体の表示階調値数と一致させることを特徴とする
ことを特徴とする請求項１記載の液晶駆動装置。
【請求項３】
単純マトリックス形の液晶表示パネルを駆動するための液晶駆動方法であって、
液晶表示パネルを隣接した走査電極範囲に対応した複数の領域に分割すると共に、各画素を表示する１表示期間を複数のフレームに分割し、分割した各領域毎に異なるフレームを選択するように分割した複数のフレーム中の少なくとも一つのフレームでパルス幅変調に基づいた階調表示を行なわせ、且つ他のフレームではフレーム単位での２値表示を行なわせることで、該１表示期間を構成する複数のフレーム全体で階調表示を行なわせる
ことを特徴とする液晶駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、特に単純マトリックス形の液晶駆動装置及び液晶駆動方法に関する。
【０００２】
【従来の技術】
ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）液晶やＳＴＮ（Ｓｕｐｅｒ　Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）液晶を用いた単純マトリックス形の液晶表示装置で中間階調表示を行なう方法には、大きく分けてＦＲＣ（Ｆｒａｍｅ　Ｒａｔｅ　Ｃｏｎｔｒｏｌ：フレーム間引き）法とＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）法の２つがある。
【０００３】
【発明が解決しようとする課題】
上記ＦＲＣ法は、液晶表示パネル自体には各画素毎にオン／オフの２値表示のものを使用し、１画素の表示期間を複数フレームに分割してフレーム単位でオン／オフを制御することにより中間階調を実効値で駆動表示するものであり、完全なオン（１）／オフ（０）を含めて、例えば４階調を表示するためには１画素を３フレームで、また１６階調を表示するためには１画素を１５フレームで、というように、ｎ階調を表示するためには１画素を「ｎ−１」フレームに時間的に分割する必要がある。
【０００４】
したがって、例えば１６階調表示で階調「１／１６」を表示する場合には、１画素の表示期間を１５フレームに分割してそのうちの１フレームのみオン表示するものこととなるもので、このような表示によりフリッカが発生する。
【０００５】
このフリッカの発生を防止する策としては、フレーム周波数を上げることが考えられるが、そうすると、今度はＦＲＣ法の特徴である低消費電力である点が損なわれてしまうという不具合がある。
【０００６】
一方、上記ＰＷＭ法は、液晶表示装置の走査電極の選択期間を、表示したい階調数から１減じた数で分割される信号電極の信号幅によって可変駆動することで、液晶に印加される実効値を制御して階調表示を行なうものである。
【０００７】
したがって、表示したい階調数を増やすと走査電極の選択期間を分割する数が増えるので、制御回路に使用する駆動クロックの周波数が大きくなり、やはり消費電力が増加してしまうという不具合を生じる。
【０００８】
そこで、ＦＲＣ法による階調表示回路と、ＰＷＭ法による階調表示回路の２つを持ち、特定のフレームのみＰＷＭ法による駆動をする一方で、その他のフレームではＦＰＣ法による駆動を行なうものとして、双方の駆動方式を組合わることが考えられる。
【０００９】
図６は、ＦＲＣとＰＷＭを組合わせて４ビット１６階調を４フレームで駆動するものとした場合の、液晶表示パネルの各画素位置で１画素分の表示データを表示する４つのフレーム期間に実際に印加される信号の内容を示すものである。
【００１０】
図中、ｆｒａｍｅ０〜３は、４つの各フレームに対応したタイミングでそれぞれオンとなるフレーム期間であり、ＰＷＭ０〜ＰＷＭ１５の各信号は、第４フレーム期間「ｆｒａｍｅ３」で中間階調である階調「０」〜「１５」に対応したパルス幅を有する信号である。
【００１１】
なお、階調信号ｌｅｖｅｌ１５はｆｒａｍｅ０〜３に渡って常時オンとなるものとし、あわせて階調信号ｌｅｖｅｌ０はｆｒａｍｅ０〜３に渡って常時オフとなるものとする。
【００１２】
したがって、階調信号ｌｅｖｅｌ１５で使用するＰＷＭ１５は１フレームに渡って常時オンとなる信号、階調信号ｌｅｖｅｌ０で使用するＰＷＭ０は１フレームに渡って常時オフとなる信号であるものとし、これらの信号は中間階調信号としては生成しないこととする。
【００１３】
上述した如く４つのフレーム期間中の３つ、ｆｒａｍｅ０〜２では、通常のＦＲＣ法と同様にフレーム単位でのオン／オフのみにより階調表示を行なう。
【００１４】
その一方、４番目の最終フレームであるｆｒａｍｅ３では、図７に示すようなＰＷＭ０〜１５の計１６階調のＰＷＭ信号を与えるものとする。
【００１５】
この場合、ＰＷＭ０は１フレームを１５分割したｆｒａｍｅ３の期間中を通してずっとオフ（０（ゼロ））となるものであり、ｆｒａｍｅ０〜２におけるオフに等しい。
【００１６】
反対に、ＰＷＭ１５は１フレームを１５分割したｆｒａｍｅ３の期間中を通してずっとオン（１）となるものであり、ｆｒａｍｅ０〜２におけるオンに等しい。
【００１７】
例えば、１６階調中で２番目に高い階調の表示を指示する階調信号Ｌｅｖｅｌ１４によれば、１フレームを１５分割した価値度を表わす最小単位を「１」とすれば、
１５（ｆｒａｍｅ０）＋１５（ｆｒａｍｅ１）＋　１５（ｆｒａｍｅ２）＋１１（ｆｒａｍｅ３：ＰＷＭ１１）　でフル階調「６０／６０」（６０＝１５×４）に対する中間調「５６／６０」を表示するものとなる。
【００１８】
同様に、階調信号Ｌｅｖｅｌ１３によれば、
１５（ｆｒａｍｅ０）＋１５（ｆｒａｍｅ１）＋　１５（ｆｒａｍｅ２）＋７（ｆｒａｍｅ３：ＰＷＭ７）
で中間調「５２／６０」を表示する。
【００１９】
このように、全１６階調を４フレームで表現する駆動を実現できるため、単純なＦＲＣ法に比してはるかに小さいフレーム周波数としながらも多階調表示ができ、且つＰＷＭ法のみを用いる場合に比して消費電力を格段に低減することができる。
【００２０】
したがって、各画素で表示すべき表示データに対応して上記階調信号Ｌｅｖｅｌ１４〜１をデコードするものとすれば、容易に消費電力を低く抑えながら、多階調を有する高画質の画像を表示することが可能となる。
【００２１】
こうした駆動方式を採ることで、ある程度消費電力を低く抑え、且つフリッカの発生を防止しながら、多数の階調を有する高画質の画像を表示することが可能となる。
【００２２】
しかしながらこの駆動方式では、ＦＲＣ表示とＰＷＭ表示との負荷の差が大きく、全表示期間毎に特定のフレームでＰＷＭ法による駆動を行なうことで電源回路に負担をかけることになる。
【００２３】
また、この駆動方法では、液晶表示パネルのγ特性に応じた各階調毎の印加電圧の補正が困難であった。
【００２４】
本発明は上記のような実情に鑑みてなされたもので、その目的とするところは、なるべく消費電力を低く抑え、フリッカの発生を防止しながら多数の階調を有する高画質の画像を表示すると共に、駆動回路系の負担が偏ってしまうのを軽減し、液晶表示パネルが有するγ（ガンマ）特性にも対応して適正な中間階調表示を実現することが可能な液晶駆動装置及び液晶駆動方法を提供することにある。
【００２５】
【課題を解決するための手段】
請求項１記載の発明は、単純マトリックス形の液晶表示パネルを駆動する液晶駆動装置であって、液晶表示パネルを隣接した走査電極範囲に対応した複数の領域に分割すると共に、各画素を表示する１表示期間を複数のフレームに分割し、分割した各領域毎に異なるフレームを選択するように分割した複数のフレーム中の少なくとも一つのフレームでパルス幅変調に基づいた階調表示を行ない、且つ他のフレームではフレーム単位での２値表示を行なうことで、該１表示期間を構成する複数のフレーム全体で階調表示を行なうことを特徴とする。
【００２６】
このような構成とすれば、なるべく消費電力を低く抑え、フリッカの発生を防止しながら多数の階調を有する高画質の画像を表示すると共に、パルス幅変調による階調表示を行なうフレームをパネル領域に応じて分散させるものとしたため、駆動回路系の負担が偏ってしまうのを軽減できる。
【００２７】
請求項２記載の発明は、上記請求項１記載の発明において、上記パルス幅変調に基づいて信号電極へ与える駆動信号の表示階調値数を、上記フレーム全体の表示階調値数と一致させることを特徴とする。
【００２８】
このような構成とすれば、上記請求項１記載の発明の作用に加えて、その液晶表示パネルが有するγ（ガンマ）特性にも対応して容易に表示階調数値の補正を行なうことができ、常に適正な中間階調表示を実現できる。
【００２９】
請求項３記載の発明は、単純マトリックス形の液晶表示パネルを駆動するための液晶駆動方法であって、液晶表示パネルを隣接した走査電極範囲に対応した複数の領域に分割すると共に、各画素を表示する１表示期間を複数のフレームに分割し、分割した各領域毎に異なるフレームを選択するように分割した複数のフレーム中の少なくとも一つのフレームでパルス幅変調に基づいた階調表示を行なわせ、且つ他のフレームではフレーム単位での２値表示を行なわせることで、該１表示期間を構成する複数のフレーム全体で階調表示を行なわせることを特徴とする。
【００３０】
このような構成とすれば、なるべく消費電力を低く抑え、フリッカの発生を防止しながら多数の階調を有する高画質の画像を表示すると共に、パルス幅変調による階調表示を行なうフレームをパネル領域に応じて分散させるものとしたため、駆動回路系の負担が偏ってしまうのを軽減できる。
【００３１】
【発明の実施の形態】
以下本発明の一実施形態に係る液晶駆動装置について図面を参照して説明する。
【００３２】
図１は、駆動対象となる単純マトリックス形の液晶表示パネル１０の基本構成を示すものであり、１枚のガラス１１上面に透明電極でなる列電極１２，１２，‥‥が形成される一方、もう１枚のガラス１３の下面に同じく透明電極でなる行電極１４，１４，‥‥が形成されており、これらのガラス１１，１３間にここでは図示しない液晶物質を封入して液晶表示パネルが構成される。
【００３３】
上記ガラス１１にはまた、上記列電極１２，１２，‥‥を駆動して画像データに対応した列信号を与えるための列ドライバ１５が配設される一方、ガラス１３にも、ここでは図示しないが上記行電極１４，１４，‥‥を順次走査駆動するための行ドライバが配設される。
【００３４】
ここで本実施形態においては、図２に示すように液晶表示パネル１０を、隣接した行電極１４，１４，‥‥の範囲に対応した複数、例えば４つの領域エリアＡ〜Ｄに分割するものとし、あわせて各画素を表示する１表示期間を複数のフレームに分割し、各エリアＡ〜Ｄのそれぞれにおいては、後に詳述する如く、異なるフレームを選択するように分割した複数のフレーム中の少なくとも一つのフレームでパルス幅変調に基づいた階調表示を行なわせ、且つ他のフレームではフレーム単位での２値表示を行なわせるものとする。
【００３５】
図３は、上記列ドライバ１５内に設けられ、各タイミング信号から上記図２で示したエリアＡに属する列電極１２，１２，‥‥に与える階調信号を生成するデータ変換回路２１ａの回路構成を例示するものである。
【００３６】
ここでは、ＦＲＣとＰＷＭを組合わせて４ビット１６階調を４フレームで駆動するものとする。図中、ｆｒａｍｅ０〜３は、４つの各フレームに対応したタイミングでそれぞれオンとなるフレームタイミング信号であり、ＰＷＭ（１：１４）信号は、ｆｒａｍｅ０の信号に応じた第１フレーム期間で、中間階調である階調「１」〜「１４」に対応したパルス幅を有する信号である。
【００３７】
これらの各信号に対応し、図示する如くアンド回路２２ａ〜２２ｋ、ノア回路２３ａ〜２３ｋ、ナンド回路２４ａ〜２４ｃ、及びインバータ２５ａ〜２５ｎでなる論理回路により、階調信号Ｌｅｖｅｌ１〜１４を生成している。
【００３８】
なお、階調信号ｌｅｖｅｌ１５はｆｒａｍｅ０〜３に渡って常時オンとなるものとし、あわせて階調信号ｌｅｖｅｌ０はｆｒａｍｅ０〜３に渡って常時オフとなるものとして、このデータ変換回路２１ａではあえてこれら階調信号ｌｅｖｅｌ１５，０を生成することはしないものとする。
【００３９】
上記列ドライバ１５は、上記階調信号Ｌｅｖｅｌ０〜１５の１つを、上記画像データに対応させて選択し、上記各列電極に供給することにより、これら列電極と走査信号が順次供給される走査電極の交差する領域の各画素に印加する電圧を制御し、これら各画素を透過する光をオン／オフ、またはこれらの中間の透過率に制御する。
【００４０】
なお、データ変換回路２１ａは上記図２で示したエリアＡに属する列電極１２，１２，‥‥に与える階調信号を生成するためのものであり、他のエリアＢ〜Ｄのためには、ここでは図示しないデータ変換回路２１ｂ〜２１ｄが設けられるものとする。
【００４１】
この場合、回路構成自体はデータ変換回路２１ａとまったく同様であり、フレームタイミング信号ｆｒａｍｅ０〜３の入力位置とＰＷＭ（１：１４）信号の入力タイミングのみが異なる。
【００４２】
例えば、エリアＢに属する列電極１２，１２，‥‥に与える階調信号を生成するデータ変換回路２１ｂでは、データ変換回路２１ａのフレームタイミング信号ｆｒａｍｅ０とｆｒａｍｅ１の入力位置が入れ替わっており、且つＰＷＭ（１：１４）信号がｆｒａｍｅ１の信号に応じた第２フレーム期間に与えられることとなる。
【００４３】
上記のような構成にあって、その動作は以下のようになる。
【００４４】
図４は、上記階調信号ｌｅｖｅｌ１５〜０により、液晶表示パネル１０の各エリアＡ〜Ｄに対応した各画素位置で、１画素分の表示データを表示するｆｒａｍｅ０〜３の４つのフレーム期間に実際に印加される信号の内容を示すものである。
【００４５】
液晶表示パネル１０のエリアＡにおいて、４つのフレーム期間中の第１番目のフレームであるｆｒａｍｅ０では、図５に示すようなＰＷＭ０〜１５の計１６階調のＰＷＭ信号を与えるものとしている。
【００４６】
この場合、ＰＷＭ０は１フレームを１５分割したｆｒａｍｅ０の期間中を通してずっとオフ（０（ゼロ））となるものであり、ｆｒａｍｅ１〜３におけるオフに等しい。
【００４７】
反対に、ＰＷＭ１５は１フレームを１５分割したｆｒａｍｅ０の期間中を通してずっとオン（１）となるものであり、ｆｒａｍｅ１〜３におけるオンに等しい。
【００４８】
その一方、残る３つのフレーム期間、すなわちｆｒａｍｅ１〜３では、通常のＦＲＣ法と同様にフレーム単位でのオン／オフのみにより階調表示を行なう。
【００４９】
その結果、１６階調中で２番目に高い階調の表示を指示する階調信号Ｌｅｖｅｌ１４によれば、１フレームを１５分割した価値度を表わす最小単位を「１」とすれば、
１１（ｆｒａｍｅ０：ＰＷＭ１４）＋１５（ｆｒａｍｅ１）＋　１５（ｆｒａｍｅ２）＋１５（ｆｒａｍｅ３）
でフル階調「６０／６０」（６０＝１５×４）に対する中間調「５６／６０」を表示するものとなる。
【００５０】
同様に、階調信号Ｌｅｖｅｌ１３によれば、
７（ｆｒａｍｅ０：ＰＷＭ１３）＋１５（ｆｒａｍｅ１）＋　１５（ｆｒａｍｅ２）＋１５（ｆｒａｍｅ３）
で中間調「５２／６０」を表示する。
【００５１】
同様に、階調信号Ｌｅｖｅｌ１２によれば、
３（ｆｒａｍｅ０：ＰＷＭ１２）＋１５（ｆｒａｍｅ１）＋　１５（ｆｒａｍｅ２）＋１５（ｆｒａｍｅ３）
で中間調「４８／６０」を表示する。
【００５２】
同様に、階調信号Ｌｅｖｅｌ１１によれば、
１４（ｆｒａｍｅ０：ＰＷＭ１１）＋０（ｆｒａｍｅ１）＋　１５（ｆｒａｍｅ１）＋１５（ｆｒａｍｅ２）
で中間調「４４／６０」を表示する。
【００５３】
上記は液晶表示パネル１０のエリアＡに属する画素の表示に係るものであり、エリアＢにおいては、４つのフレーム期間中の第１番目のフレームｆｒａｍｅ０、及び第３，４番目のフレームｆｒａｍｅ２，３で通常のＦＲＣ法と同様にフレーム単位でのオン／オフのみにより階調表示を行なう一方、第２番目のフレームｆｒａｍｅ１で図５に示すようなＰＷＭ０〜１５の計１６階調のＰＷＭ信号を表示するものとしている。
【００５４】
また、エリアＣにおいては、４つのフレーム期間中の第１，２番目のフレームｆｒａｍｅ０，１、及び第４番目のフレームｆｒａｍｅ３で通常のＦＲＣ法と同様にフレーム単位でのオン／オフのみにより階調表示を行なう一方、第３番目のフレームｆｒａｍｅ２で図５に示すようなＰＷＭ０〜１５の計１６階調のＰＷＭ信号を表示するものとしている。
【００５５】
さらに、エリアＤにおいては、４つのフレーム期間中の第１乃至第３番目のフレームｆｒａｍｅ０〜２で通常のＦＲＣ法と同様にフレーム単位でのオン／オフのみにより階調表示を行なう一方、第４番目のフレームｆｒａｍｅ３で図５に示すようなＰＷＭ０〜１５の計１６階調のＰＷＭ信号を表示するものとしている。
【００５６】
このように、いずれのエリアＡ〜Ｄにおいても全１６階調を４フレームで表現する駆動を実現できるため、単純なＦＲＣ法に比してはるかに小さいフレーム周波数としながらも多階調表示ができ、且つＰＷＭ法のみを用いる場合に比して消費電力を格段に低減することができる。
【００５７】
したがって、各画素で表示すべき表示データに対応して上記階調信号Ｌｅｖｅｌ１４〜１をデコードするものとすれば、容易に消費電力を低く抑えながら、多階調を有する高画質の画像を表示することが可能となる。
【００５８】
加えて、ＰＷＭ信号を表示するフレームをエリアＡ〜Ｄのそれぞれにおいて異ならせるものとしており、行電極１４，１４，‥‥の順次走査駆動に伴なう各エリアＡ〜Ｄの駆動毎にＰＷＭ信号の表示を行なうフレームのタイミングを分散させるようにしたため、ＦＲＣ法とＰＷＭ法の負荷の差異による、電源回路を始めとした駆動回路系の負担が特定のフレームで偏ってしまうのを軽減できる。
【００５９】
さらに、上記実施形態においては、ＰＷＭ法に基づいて信号電極へ与える駆動信号ＰＷＭ“ｎ”（ｎ＝０〜１５）の表示階調値数ｎを、上記表示期間全体の表示階調Ｌｅｖｅｌ“ｎ”（ｎ＝０〜１５）の値数ｎと一致させるものとした。
【００６０】
例えば、上記図６で示した従来の方法では、駆動信号のパルス幅に対応して駆動信号ＰＷＭ“ｎ”（ｎ＝０〜１５）の値数ｎを設定するとしていたため、１４階調（Ｌｅｖｅｌ１４）を表示させる場合に駆動信号ＰＷＭ１１を供給し、１３階調（Ｌｅｖｅｌ１３）を表示させる場合に駆動信号ＰＷＭ７を供給する、というように、表示させたい階調値の数と駆動信号の値数とがほとんど一致していなかった。
【００６１】
これに対して本実施形態では、上述した如くＰＷＭ法に基づいて信号電極へ与える駆動信号の表示階調値数と表示期間全体の表示階調の値数とを一致させるものとしたので、ＰＷＭ信号の値数を補償することにより、液晶表示パネル１０の個体が有するγ（ガンマ）特性に対応して容易に表示階調数値の補正を行なうことができ、結果として液晶表示パネル１０個体が有するガンマ特性に影響を受けず、常に適正な中間階調表示を実現できる。
【００６２】
なお、上記実施形態では、１画素を表示するにあたって表示期間を４フレームに分割し、これに併せて液晶表示パネルを隣接した行電極（走査電極）の範囲に対応して４つの領域エリアに分割するものとしたが、本発明はこれに限るものではなく、フレーム周波数やパルス幅変調の階調数、液晶表示パネル１０のエリアの分割数等については、当然ながら他の数値においても同様に実現可能である。
【００６３】
また、上記実施形態では、１画素を表示するための複数フレーム中の１フレームでのみパルス幅変調を行なうものとして説明したが、パルス幅変調を行なうフレームを複数のフレームに分散させることにより、画素に印加される液晶駆動波形の同時変化を少なくして、さらに消費電力の低減とすることが期待できると共に、ＦＲＣ法とＰＷＭ法の負荷の差を小さくして電源回路を含む駆動回路系の負担を軽減できる。
【００６４】
その他、本発明は上記実施形態に限らず、その要旨を逸脱しない範囲内で種々変形して実施することが可能であるものとする。
【００６５】
さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００６６】
【発明の効果】
請求項１記載の発明によれば、なるべく消費電力を低く抑え、フリッカの発生を防止しながら多数の階調を有する高画質の画像を表示すると共に、パルス幅変調による階調表示を行なうフレームをパネル領域に応じて分散させるものとしたため、駆動回路系の負担が偏ってしまうのを軽減できる。
【００６７】
請求項２記載の発明によれば、上記請求項１記載の発明の効果に加えて、その液晶表示パネルが有するγ（ガンマ）特性にも対応して容易に表示階調数値の補正を行なうことができ、常に適正な中間階調表示を実現できる。
【００６８】
請求項３記載の発明によれば、なるべく消費電力を低く抑え、フリッカの発生を防止しながら多数の階調を有する高画質の画像を表示すると共に、パルス幅変調による階調表示を行なうフレームをパネル領域に応じて分散させるものとしたため、駆動回路系の負担が偏ってしまうのを軽減できる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る液晶表示パネルの基本構成を示す斜視図。
【図２】同実施形態に係る液晶表示パネルの行電極範囲に応じた分割領域を例示する図。
【図３】同実施形態に係るデータ変換回路の１つの具体的な構成を例示する図。
【図４】同実施形態に係る上記階調信号に対応して各フレーム期間に印加される信号の内容を示す図。
【図５】同実施形態に係るＰＷＭ信号の内容を示す図。
【図６】ＦＲＣとＰＷＭを組合わせて４ビット１６階調を４フレームで駆動する場合の、４つのフレーム期間に実際に印加される信号の内容を示す例示する図。
【図７】図６の最終フレームｆｒａｍｅ３で与えられるＰＷＭ信号の波形を例示する図。
【符号の説明】
１０…液晶表示パネル
１１…ガラス
１２…列電極
１３…ガラス
１４…行電極
１５…列ドライバ
２１ａ…データ変換回路
２２ａ〜２２ｋ…アンド回路
２３ａ〜２３ｋ…ノア回路
２４ａ〜２４ｃ…ナンド回路
２５ａ〜２５ｎ…インバータ
【図１】
2004093666.tif 000003
【図２】
2004093666.tif 000004
【図３】
2004093666.tif 000005
【図４】
2004093666.tif 000006
【図５】
2004093666.tif 000007
【図６】
2004093666.tif 000008
【図７】
2004093666.tif 000009