(57)【要約】【課題】組電池２を構成する電池２ａ〜２ｄの電圧を検出するために用いる検出線７ｃに電流が流れることにより、この検出線７ｃを境として組電池２が複数のブロック（２ａ〜２ｃと２ｄ）に分かれた場合に、この分かれたブロック間で消費電流の差が生じるために発生するブロックの容量のバラツキを抑制することを目的としたものである。【解決手段】複数のブロックのうちで、電流値が一番高いブロック（２ａ〜２ｃ）の消費電流に他のブロック（２ｄ）の電流値を合わせるように計算された回路又は素子を、上記電流値が一番高いブロック（２ａ〜２ｃ）以外のブロック（２ｄ）の正負極間に挿入した。【選択図】      図１
2004282960.tif 000002
【特許請求の範囲】
【請求項１】
組電池を構成する電池の電圧を検出するために用いる検出線に電流が流れることにより、この検出線を境として前記組電池が複数のブロックに分かれた場合に、前記分かれたブロック間で消費電流の差が生じるために発生するブロックの容量のバラツキを抑制する容量バラツキ抑制回路であって、
前記複数のブロックのうちで、電流値が一番高いブロックの消費電流に他のブロックの電流値を合わせるように計算された回路又は素子であると共に、前記電流値が一番高いブロック以外のブロックの正負極間に挿入されていることを特徴とする容量バラツキ抑制回路。
【請求項２】
前記容量バラツキ抑制回路は、定電流ダイオード、定電流回路、又は、抵抗であることを特徴とする請求項１に記載の容量バラツキ抑制回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、組電池を構成する電池の電圧を検出するために用いる検出線に電流が流れることにより、この検出線を境として前記組電池が複数のブロックに分かれた場合に、この分かれたブロック間で消費電流の差が生じるために発生するブロックの容量のバラツキを抑制する発明に関する。
【０００２】
【従来の技術】
従来、リチウムイオン電池のように、直列に接続した複数の電池から構成される組電池において、任意電池の電圧を検出する場合には、検出線に流れる電流により検出線を境に上位ブロックと下位ブロックとの間で消費電流の差が生じ、容量のバラツキが発生する。即ち、図７に示すように、制御基板１０１に電圧検出回路３及びＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）４を取り付け、組電池２を構成する電池２ｄの電圧を検出する場合には、検出線７ｃに流れる電流（Ｉ２−Ｉ１）により検出線７ｃを境に上位ブロックである電池２ｄには電流Ｉ１が流れ、下位ブロックである電池２ａ，２ｂ，２ｃから成る電池群２Ａには電流Ｉ２が流れる。このように、上位ブロックと下位ブロックとの間で消費電流の差が生じ、電池の電圧にバラツキが発生する。尚、ここでは、電源線６は検出線も兼ねている。
【０００３】
このようなバラツキが発生すると、電池の実力容量に対して使用できる容量が減少するため、発生したバラツキを補正するために、容量の高い電池（セル）、若しくはブロックを個別に放電させる必要があった。そのため、従来から、電池の電圧にバラツキが生じた場合には、このバラツキを検出して能動的にバラツキを抑えるようにしていた（例えば、特許文献１を参照）。
【０００４】
【特許文献１】
特開平６−２５３４６３号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、従来から提案されている容量のバランスを取るための技術は、電池の細かな制御が必要であり、複雑な構成となっていた。
【０００６】
本発明は上述した事情を鑑みてなされたものであり、電池の電圧のバラツキ自体を抑制することにより、バラツキが生じた後に能動的にバラツキを抑える制御をするまでもない発明を提案することを目的としたものである。
【０００７】
【課題を解決するための手段】
上述した目的を達成するため、請求項１に係る発明は、組電池を構成する電池の電圧を検出するために用いる検出線に電流が流れることにより、この検出線を境として前記組電池が複数のブロックに分かれた場合に、前記分かれたブロック間で消費電流の差が生じるために発生するブロックの容量のバラツキを抑制する容量バラツキ抑制回路であって、前記複数のブロックのうちで、電流値が一番高いブロックの消費電流に他のブロックの電流値を合わせるように計算された回路又は素子であると共に、前記電流値が一番高いブロック以外のブロックの正負極間に挿入されていることを特徴とする容量バラツキ抑制回路である。
【０００８】
請求項２に係る発明は、前記容量バラツキ抑制回路は、定電流ダイオード、定電流回路、又は、抵抗であることを特徴とする請求項１に記載の容量バラツキ抑制回路である。
【０００９】
【発明の実施の形態】
以下、図１及び図２を用いて、本発明の一実施形態を説明する。
【００１０】
図１は、図７におけるＩ２＞Ｉ１のときに本発明を適用した実施形態を示しており、本発明の一実施形態に係る容量バラツキ抑制回路１１を含んだ制御基板１及び組電池（パックバッテリ）２の構成図である。図２は、図７におけるＩ２＜Ｉ１のときに本発明を適用した実施形態を示しており、同じく容量バラツキ抑制回路１１’を含んだ制御基板１及び組電池２の構成図である。
【００１１】
図１に示す制御基板１は、組電池２の充・放電制御と容量（残量）管理を行うために使用する基板である。制御基板１には、組電池２の電圧を検出するための電圧検出回路３と、検出結果を受けて次の処理に反映した命令を出すためのＣＰＵ４と、本実施形態の特徴部分である容量バラツキ抑制回路１１が取り付けられている。また、この制御基板１はグランドＧに接続されている。
【００１２】
一方、組電池２は、本実施形態では、４つの電池２ａ，２ｂ，２ｃ，２ｄを直列接続して構成されている。組電池２の負極はグランドＧに接続されており、組電池２の正極は、電源線を兼ねている検出線７ｄを介して容量バラツキ抑制回路１１に接続されている。
【００１３】
また、電池２ｃと電池２ｄの間には、電圧検出端子ｃｄが設けられており、ここから検出線７ｃが電圧検出回路３に延出されている。検出線７ｄと検出線７ｃが組になって、電池２ｄの電圧、若しくは電池２ａ，２ｂ，２ｃ（電池群２Ａ）の総電圧を検出することができる。
【００１４】
更に、容量バラツキ制御回路１１は、図７における電流値が低い電池２ｄの消費電流を、電流値が高い電池群２Ａの電流値（Ｉ２）に合わせるように計算された回路又は素子であり、制御基板１上で電池２ｄの正負極間に挿入されている。
換言すると、上記ブロック（電池２ｄ、電池群２Ａ）のうちで、電流値が一番高いブロック（電池群２Ａ）の消費電流に他のブロック（電池２ｄ）の電流値を合わせるように計算された回路又は素子であると共に、電流値が一番高いブロック（電池群２Ａ）以外のブロック（電池２ｄ）の正負極間に容量バラツキ抑制回路１１を挿入している。
【００１５】
本実施形態では、初めから、ある程度のバラツキが分かっているため、それに合わせて容量バラツキ抑制回路１１を所定位置に挿入しておけば、電圧のバラツキ自体を抑制することができ、バラツキが生じた後に能動的にバラツキを抑える制御をするまでもない。
【００１６】
以上説明したように本実施形態によれば、上記所定位置に容量バラツキ抑制回路１１を取り付けることで、組電池２を構成する全ての電池２ａ，２ｂ，２ｃ，２ｄを流れる電流が、電流値の大きい方のＩ２に合わせて等しく流れるため、各電池の容量のバラツキを抑制することができる。
【００１７】
尚、図７において、Ｉ１＞Ｉ２の場合は、電流値が大きい方のＩ１に合わせて電流を流す必要がある。そのため、図２に示すように、電池群２Ａの消費電流を電池２ｄの消費電流と合わせるように計算された容量バラツキ抑制回路１１’は、制御基板１’上で電池群２Ａの正負極間に挿入される。この場合の電源線６は、検出線と兼ねていない。
【００１８】
【実施例】
次に、上記実施形態を具体的に示した実施例について説明する。
【００１９】
〔第１の実施例〕
以下、図３及び図４を用いて、本発明に係る第１の実施例を説明する。
【００２０】
第１の実施例では、検出線の負荷が定電流負荷の場合を示している。図３は、本実施例の容量バラツキ抑制回路１２を取り付けていない状態を示した図である。図４は、本実施例の容量バラツキ抑制回路１２を取り付けた状態を示した図である。尚、上記実施形態と同一の構成については、同一の符号を付して、その説明を省略する。
【００２１】
図３に示すように、電圧検出回路３及びＣＰＵ４は、制御基板２１に取り付けられている。また、本実施例では、４つ全ての電池２ａ，２ｂ，２ｃ，２ｄの電圧を検出するために、４つの検出線７ａ，７ｂ，７ｃ，７ｄが取り付けられている。即ち、電池２ａと電池２ｂの間には、電圧検出端子ａｂが設けられており、ここから検出線７ａが電圧検出回路３に延出されている。電池２ｂと電池２ｃの間には、電圧検出端子ｂｃが設けられており、ここから検出線７ｂが電圧検出回路３に延出されている。電池２ｃと電池２ｄの間には、電圧検出端子ｃｄが設けられており、ここから検出線７ｃが電圧検出回路３に延出されている。また、電池２ｄの正極側から電源線を兼ねた検出線７ｄが電圧検出回路３に延出されている。これにより、グランドＧと検出線７ａが組になって電池２ａの電圧を検出し、検出線７ａと検出線７ｂが組になって電池２ｂの電圧を検出し、検出線７ｂと検出線７ｃが組になって電池２ｃの電圧を検出し、検出線７ｃと検出線７ｄが組になって電池２ｄの電圧を検出することができる。
【００２２】
また、この実施例では、上記の如く、各検出線７ａ，７ｂ，７ｃ，７ｄの負荷が定電流負荷（Ｉ）の場合を示しており、容量バラツキ抑制回路１２を取り付ける前においては、組電池２の各電池では、電池２ａで４Ｉ（Ｉの４倍）、電池２ｂで３Ｉ（Ｉの３倍）、電池２ｃで２Ｉ（Ｉの２倍）、電池２ｄでＩの電流が流れている。
【００２３】
上記のような構成において本実施例では、図４に示すように、電池２ｂ、２ｃ、２ｄの消費電流を電池２ａの消費電流と合わせるように計算された容量バラツキ抑制回路１２を、制御基板２１に取り付ける。この容量バラツキ抑制回路２１は、例えば、３つの定電流ダイオード１２ｂ、１２ｃ、１２ｄによって構成されている。このうち、定電流ダイオード１２ｂは電池２ｂの正負極間に挿入され、定電流ダイオード１２ｃは電池２ｃの正負極間に挿入され、定電流ダイオード１２ｄは電池２ｄの正負極間に挿入されている。尚、定電流ダイオードの代わりに、定電流回路を取り付けてもよい。
【００２４】
以上説明したように本実施例によれば、上記所定位置に容量バラツキ抑制回路１２を取り付けることで、組電池２を構成する全ての電池２ａ，２ｂ，２ｃ，２ｄを流れる電流が、電流値の一番大きい４Ｉに合わせて等しく流れるため、各電池の容量のバラツキを抑制することができる。
【００２５】
〔第２の実施例〕
以下、図５及び図６を用いて、本発明に係る第２の実施例を説明する。
【００２６】
第２の実施例では、検出線の負荷が定抵抗負荷の場合を示している。図５は、本実施例の容量バラツキ抑制回路１３を取り付けていない状態を示した図である。図６は、本実施例の容量バラツキ抑制回路１３を取り付けた状態を示した図である。尚、上記実施形態及び実施例と同一の構成については、同一の符号を付して、その説明を省略する。
【００２７】
図５に示すように、電圧検出回路３’及びＣＰＵ４は、制御基板３１に取り付けられている。本実施例の電圧検出回路３’は、差動増幅回路５と、同じ抵抗値Ｒの４つの分圧抵抗６ａ，６ｂ，６ｃ，６ｄによって構成されている。また、各抵抗は、何れもグランドＧに接続されている。そして、差動増幅回路５は、各分圧抵抗を用いて検出した分圧値から各電池の電圧を検出することができる。
【００２８】
また、組電池２を構成する４つの電池２ａ，２ｂ，２ｃ，２ｄの電圧は、それぞれＶ、２Ｖ（Ｖの２倍）、３Ｖ（Ｖの３倍）、４Ｖ（Ｖの４倍）である。また、容量バラツキ抑制回路１３を取り付ける前においては、４つの電池２ａ，２ｂ，２ｃ，２ｄの電流が、それぞれ、１０Ｉ（Ｉの１０倍）、９Ｉ（Ｉの９倍）、７Ｉ（Ｉの７倍）、４Ｉ（Ｉの４倍）であり、４つの検出線７ａ，７ｂ，７ｃ，７ｄを流れる電流が、それぞれ、Ｉ、２Ｉ（Ｉの２倍）、３Ｉ（Ｉの３倍）、４Ｉ（Ｉの４倍）である。
【００２９】
上記のような構成において本実施例では、図６に示すように、電池２ｂ、２ｃ、２ｄの消費電流を電池２ａの消費電流と合わせるように計算された容量バラツキ抑制回路１３を、制御基板３１に取り付ける。この容量バラツキ抑制回路３１は、例えば、３つの抵抗１３ｂ，１３ｃ，１３ｄによって構成されている。このうち、抵抗１３ｂは、抵抗値Ｒの抵抗であり、電池２ｂの正負極間に挿入されている。抵抗１３ｃは、抵抗値Ｒ／３の抵抗であり、電池２ｃの正負極間に挿入されている。また、抵抗１３ｄは、抵抗値Ｒ／６の抵抗であり、電池２ｄの正負極間に挿入されている。
【００３０】
以上説明したように本実施例によれば、上記所定位置に容量バラツキ抑制回路１３を取り付けることで、組電池２を構成する全ての電池２ａ，２ｂ，２ｃ，２ｄを流れる電流が、電流値の一番大きい１０Ｉに合わせて等しく流れるため、各電池の容量のバラツキを抑制することができる。
【００３１】
【発明の効果】
以上説明したように本発明によれば、上記所定位置に容量バラツキ抑制回路を取り付けることで、組電池を構成する全ての電池を流れる電流が、電流値の一番大きい電流値に合わせて等しく流れるため、各電池の容量のバラツキを抑制することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る容量バラツキ抑制回路１１を含んだ制御基板１及び組電池（パックバッテリ）２の構成図。
【図２】本発明の一実施形態に係る容量バラツキ抑制回路１１’を含んだ制御基板１及び組電池２の構成図である。
【図３】第１の実施例の容量バラツキ抑制回路１２を取り付けていない状態を示した図。
【図４】第１の実施例の容量バラツキ抑制回路１２を取り付けた状態を示した図。
【図５】第２の実施例の容量バラツキ抑制回路１３を取り付けていない状態を示した図。
【図６】第２の本実施例の容量バラツキ抑制回路１３を取り付けた状態を示した図。
【図７】容量バラツキ抑制回路１１を含んでいない制御基板１及び組電池（パックバッテリ）２の構成図。
【符号の説明】
１  制御基板
２  組電池
２ａ，２ｂ，２ｃ，２ｄ  電池
２Ａ  電池群
３  電圧検出回路
３’  電圧検出回路
４  ＣＰＵ
５  差動増幅回路
６  電源線
７ａ，７ｂ，７ｃ，７ｄ  検出線
８ａ，８ｂ，８ｃ，８ｄ  抵抗
１１  容量バラツキ抑制回路
１１’  容量バラツキ抑制回路
１２  容量バラツキ抑制回路
１２ｂ，１２ｃ，１２ｄ  定電流素子
１３  容量バラツキ抑制回路
１３ｂ，１３ｃ，１３ｄ  抵抗
【図１】
2004282960.tif 000003
【図２】
2004282960.tif 000004
【図３】
2004282960.tif 000005
【図４】
2004282960.tif 000006
【図５】
2004282960.tif 000007
【図６】
2004282960.tif 000008
【図７】
2004282960.tif 000009
【手続補正書】
【提出日】平成16年3月2日(2004.3.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
上記のような構成において本実施例では、図６に示すように、電池２ｂ、２ｃ、２ｄの消費電流を電池２ａの消費電流と合わせるように計算された容量バラツキ抑制回路１３を、制御基板３１に取り付ける。この容量バラツキ抑制回路１３は、例えば、３つの抵抗１３ｂ，１３ｃ，１３ｄによって構成されている。このうち、抵抗１３ｂは、抵抗値Ｒの抵抗であり、電池２ｂの正負極間に挿入されている。抵抗１３ｃは、抵抗値Ｒ／３の抵抗であり、電池２ｃの正負極間に挿入されている。また、抵抗１３ｄは、抵抗値Ｒ／６の抵抗であり、電池２ｄの正負極間に挿入されている。


【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2004282960.tif 000010
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2004282960.tif 000011
【手続補正書】
【提出日】平成16年3月17日(2004.3.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
【従来の技術】
従来、リチウムイオン電池のように、直列に接続した複数の電池から構成される組電池において、任意電池の電圧を検出する場合には、検出線に流れる電流により検出線を境に上位ブロックと下位ブロックとの間で消費電流の差が生じ、容量のバラツキが発生する。即ち、図７に示すように、制御基板１に電圧検出回路３及びＣＰＵ(Central Processing Unit)４を取り付け、組電池２を構成する電池２ｄの電圧を検出する場合には、検出線７ｃに流れる電流（Ｉ２−Ｉ１）により検出線７ｃを境に上位ブロックである電池２ｄには電流Ｉ１が流れ、下位ブロックである電池２ａ，２ｂ，２ｃから成る電池群２Ａには電流Ｉ２が流れる。このように、上位ブロックと下位ブロックとの間で消費電流の差が生じ、電池の電圧にバラツキが発生する。尚、ここでは、電源線６は検出線も兼ねている。


【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
上記のような構成において本実施例では、図４に示すように、電池２ｂ、２ｃ、２ｄの消費電流を電池２ａの消費電流と合わせるように計算された容量バラツキ抑制回路１２を、制御基板２１に取り付ける。この容量バラツキ抑制回路１２は、例えば、３つの定電流ダイオード１２ｂ、１２ｃ、１２ｄによって構成されている。このうち、定電流ダイオード１２ｂは電池２ｂの正負極間に挿入され、定電流ダイオード１２ｃは電池２ｃの正負極間に挿入され、定電流ダイオード１２ｄは電池２ｄの正負極間に挿入されている。尚、定電流ダイオードの代わりに、定電流回路を取り付けてもよい。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
図５に示すように、電圧検出回路３’及びＣＰＵ４は、制御基板３１に取り付けられている。本実施例の電圧検出回路３’は、差動増幅回路５と、同じ抵抗値Ｒの４つの分圧抵抗８ａ，８ｂ，８ｃ，８ｄによって構成されている。また、各抵抗は、何れもグランドＧに接続されている。そして、差動増幅回路５は、各分圧抵抗を用いて検出した分圧値から各電池の電圧を検出することができる。