(57)【要約】【課題】低消費電力で、なおかつ高速動作が可能なレベル変換回路を提供する。【解決手段】本発明のレベル変換回路は、低電圧の信号がハイレベルからローレベルに遷移する場合に、第２のＰ型ＭＯＳトランジスタと第２のＮ型ＭＯＳトランジスタとの間の第２の接続点の電圧レベルがローレベルからハイレベルに遷移するのを補助する補助回路を備えている。これにより、第２の接続点すなわち第１のＰ型ＭＯＳトランジスタのゲートの電圧レベルが、そのしきい値電圧を上回るタイミングが早まり、第１のＰ型ＭＯＳトランジスタを素早くオフできる。従って、第１のＰ型ＭＯＳトランジスタと第１のＮ型ＭＯＳトランジスタが同時にオンしている期間を短縮することができるので、変換後の信号がハイレベルからローレベルに遷移するのを高速化することができると共に、貫通電流を削減して低消費電力化を図ることができる。【選択図】図１
2004207867.tif 000002
【特許請求の範囲】
【請求項１】
高電圧電源とグランドとの間に直列に接続された第１のＰ型ＭＯＳトランジスタおよび第１のＮ型ＭＯＳトランジスタと、前記高電圧電源と前記グランドとの間に直列に接続された第２のＰ型ＭＯＳトランジスタおよび第２のＮ型ＭＯＳトランジスタと、低電圧電源で動作するインバータとを備え、
前記第２のＰ型ＭＯＳトランジスタのゲートは、前記第１のＰ型ＭＯＳトランジスタと前記第１のＮ型ＭＯＳトランジスタとの間の第１の接続点に接続され、前記第１のＰ型ＭＯＳトランジスタのゲートは、前記第２のＰ型ＭＯＳトランジスタと前記第２のＮ型ＭＯＳトランジスタとの間の第２の接続点に接続され、前記第２のＮ型ＭＯＳトランジスタのゲートには低電圧の信号が入力され、前記第１のＮ型ＭＯＳトランジスタのゲートには、前記インバータを介して前記低電圧の信号が入力され、
前記低電圧の信号がハイレベルからローレベルに遷移する場合に、前記第２の接続点の電圧レベルがローレベルからハイレベルに遷移するのを補助する補助回路を備え、前記第１の接続点から、前記低電圧の信号を高電圧の信号に変換して出力するレベル変換回路。
【請求項２】
前記補助回路は、前記第２の接続点と前記インバータの出力との間に接続された第３のＮ型ＭＯＳトランジスタを備え、当該第３のＮ型ＭＯＳトランジスタのゲートが前記低電圧電源に接続されている請求項１に記載のレベル変換回路。
【請求項３】
前記補助回路は、前記低電圧電源と前記第２の接続点との間に直列に接続された第３のＰ型ＭＯＳトランジスタおよび第３のＮ型ＭＯＳトランジスタを備え、前記第３のＰ型ＭＯＳトランジスタのゲートには前記低電圧の信号が入力され、前記第３のＮ型ＭＯＳトランジスタのゲートには前記高電圧の信号が入力されている請求項１に記載のレベル変換回路。
【請求項４】
前記補助回路は、前記高電圧電源と前記第２の接続点との間に直列に接続された第３のＰ型ＭＯＳトランジスタおよび第３のＮ型ＭＯＳトランジスタと、前記高電圧電源と前記グランドとの間に直列に接続された第４のＰ型ＭＯＳトランジスタおよび第４のＮ型ＭＯＳトランジスタとを備え、前記第４のＰ型ＭＯＳトランジスタのゲートは前記第２の接続点に接続され、前記第４のＮ型ＭＯＳトランジスタのゲートには前記インバータの出力が入力され、前記第３のＰ型ＭＯＳトランジスタのゲートは、前記第４のＰ型ＭＯＳトランジスタと前記第４のＮ型ＭＯＳトランジスタとの間の接続点に接続され、前記第３のＮ型ＭＯＳトランジスタのゲートには前記高電圧の信号が入力されている請求項１に記載のレベル変換回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、低電圧の信号を高電圧の信号に変換して出力するレベル変換回路に関するものである。
【０００２】
【従来の技術】
図４は、従来のレベル変換回路の一例の構成回路図である。
同図に示すレベル変換回路３６は、特許文献１の図６に記載されているように、低電圧の信号Ｓｉを高電圧の信号Ｓｏに変換して出力する従来公知のものであり、２つのＰ型ＭＯＳトランジスタ（以下、ＰＭＯＳという）１２，１４と、２つのＮ型ＭＯＳトランジスタ（以下、ＮＭＯＳという）１６，１８と、低電圧電源ＶＬで動作するインバータ２０とを備えている。
【０００３】
ここで、ＰＭＯＳ１２およびＮＭＯＳ１６は、高電圧電源ＶＨとグランドとの間に直列に接続され、同様にＰＭＯＳ１４およびＮＭＯＳ１８も高電圧電源ＶＨとグランドとの間に直列に接続されている。ＰＭＯＳ１２のゲートは、ＰＭＯＳ１４とＮＭＯＳ１８との間の接続点である内部ノードＡ（高電圧の信号Ｓｏ）に接続され、ＰＭＯＳ１４のゲートは、ＰＭＯＳ１２とＮＭＯＳ１６との間の接続点である内部ノードＢに接続されている。
【０００４】
また、ＮＭＯＳ１６のゲートには低電圧の信号Ｓｉが入力され、ＮＭＯＳ１８のゲートには、低電圧電源ＶＬで動作するインバータ２０を介して低電圧の信号Ｓｉが入力されている。すなわち、ＮＭＯＳ１８のゲートには低電圧の信号Ｓｉの反転信号が入力されている。また、ＰＭＯＳ１２，１４の基板は共に高電圧電源ＶＨに接続され、ＮＭＯＳ１６，１８の基板は共にグランドに接続されている。
【０００５】
なお、低電圧電源ＶＬの電圧レベル＜高電圧電源ＶＨの電圧レベルの関係がある。また、低電圧の信号Ｓｉのハイレベルは低電圧電源ＶＬの電圧レベルであり、高電圧の信号Ｓｏのハイレベルは高電圧電源ＶＨの電圧レベルである。
【０００６】
このレベル変換回路３６において、低電圧の信号Ｓｉとしてハイレベル（低電圧電源ＶＬの電圧レベル）が入力されている時、ＮＭＯＳ１６はオン状態、インバータ２０の出力はローレベル（グランドレベル）であり、ＮＭＯＳ１８はオフ状態である。従って、内部ノードＢはローレベルであり、ＰＭＯＳ１４はオン状態であるから、内部ノードＡすなわち高電圧の信号Ｓｏはハイレベル（高電圧電源ＶＨの電圧レベル）であり、ＰＭＯＳ１２はオフ状態である。
【０００７】
信号Ｓｉがハイレベルからローレベルに遷移すると、ＮＭＯＳ１６がオフし、インバータ２０の出力はハイレベルとなってＮＭＯＳ１８がオンする。従って、内部ノードＡはハイレベルからローレベルへと遷移し始め、その電圧レベルがＰＭＯＳ１２のしきい値よりも下回るとＰＭＯＳ１２がオンして、内部ノードＢがハイレベル（高電圧電源ＶＨの電圧レベル）へと遷移し始め、その電圧レベルがＰＭＯＳ１４のしきい値よりも上回るとＰＭＯＳ１４がオフする。
【０００８】
また、信号Ｓｉがローレベルからハイレベルに遷移すると、ＮＭＯＳ１６がオンし、インバータ２０の出力がローレベルとなってＮＭＯＳ１８がオフする。従って、内部ノードＢがハイレベルからローレベルへと遷移し始め、その電圧レベルがＰＭＯＳ１４のしきい値よりも下回るとＰＭＯＳ１４がオンして、内部ノードＡがハイレベル（高電圧電源ＶＨの電圧レベル）へと遷移し始め、その電圧レベルがＰＭＯＳ１２のしきい値よりも上回るとＰＭＯＳ１２がオフする。
【０００９】
このように、従来のレベル変換回路３６では、低電圧の信号Ｓｉがハイレベルからローレベルに遷移する場合に、ＰＭＯＳ１４およびＮＭＯＳ１８が同時にオンしている期間が長いため、高電圧の信号Ｓｏの出力遅延時間が大きくなるという問題があった。また、ＰＭＯＳ１４およびＮＭＯＳ１８が同時にオンしている期間、高電圧電源ＶＨからグランドに対し貫通電流が流れるため、消費電力も大きくなるという問題があった。
【００１０】
【特許文献１】
特開平９−２０００２０号公報
【００１１】
【発明が解決しようとする課題】
本発明の目的は、前記従来技術に基づく問題点を解消し、低消費電力で、なおかつ高速動作が可能なレベル変換回路を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明は、高電圧電源とグランドとの間に直列に接続された第１のＰ型ＭＯＳトランジスタおよび第１のＮ型ＭＯＳトランジスタと、前記高電圧電源と前記グランドとの間に直列に接続された第２のＰ型ＭＯＳトランジスタおよび第２のＮ型ＭＯＳトランジスタと、低電圧電源で動作するインバータとを備え、
前記第２のＰ型ＭＯＳトランジスタのゲートは、前記第１のＰ型ＭＯＳトランジスタと前記第１のＮ型ＭＯＳトランジスタとの間の第１の接続点に接続され、前記第１のＰ型ＭＯＳトランジスタのゲートは、前記第２のＰ型ＭＯＳトランジスタと前記第２のＮ型ＭＯＳトランジスタとの間の第２の接続点に接続され、前記第２のＮ型ＭＯＳトランジスタのゲートには低電圧の信号が入力され、前記第１のＮ型ＭＯＳトランジスタのゲートには、前記インバータを介して前記低電圧の信号が入力され、
前記低電圧の信号がハイレベルからローレベルに遷移する場合に、前記第２の接続点の電圧レベルがローレベルからハイレベルに遷移するのを補助する補助回路を備え、前記第１の接続点から、前記低電圧の信号を高電圧の信号に変換して出力するレベル変換回路を提供するものである。
【００１３】
ここで、前記補助回路は、前記第２の接続点と前記インバータの出力との間に接続された第３のＮ型ＭＯＳトランジスタを備え、当該第３のＮ型ＭＯＳトランジスタのゲートが前記低電圧電源に接続されているのが好ましい。
【００１４】
また、前記補助回路は、前記低電圧電源と前記第２の接続点との間に直列に接続された第３のＰ型ＭＯＳトランジスタおよび第３のＮ型ＭＯＳトランジスタを備え、前記第３のＰ型ＭＯＳトランジスタのゲートには前記低電圧の信号が入力され、前記第３のＮ型ＭＯＳトランジスタのゲートには前記高電圧の信号が入力されているのが好ましい。
【００１５】
また、前記補助回路は、前記高電圧電源と前記第２の接続点との間に直列に接続された第３のＰ型ＭＯＳトランジスタおよび第３のＮ型ＭＯＳトランジスタと、前記高電圧電源と前記グランドとの間に直列に接続された第４のＰ型ＭＯＳトランジスタおよび第４のＮ型ＭＯＳトランジスタとを備え、前記第４のＰ型ＭＯＳトランジスタのゲートは前記第２の接続点に接続され、前記第４のＮ型ＭＯＳトランジスタのゲートには前記インバータの出力が入力され、前記第３のＰ型ＭＯＳトランジスタのゲートは、前記第４のＰ型ＭＯＳトランジスタと前記第４のＮ型ＭＯＳトランジスタとの間の接続点に接続され、前記第３のＮ型ＭＯＳトランジスタのゲートには前記高電圧の信号が入力されているのが好ましい。
【００１６】
【発明の実施の形態】
以下に、添付の図面に示す好適実施形態に基づいて、本発明のレベル変換回路を詳細に説明する。
【００１７】
図１は、本発明のレベル変換回路の第１の実施形態の構成回路図である。
同図に示すレベル変換回路１０は、入力される低電圧の信号Ｓｉを、この信号Ｓｉよりも高電圧の信号Ｓｏに変換して出力するものであり、２つのＰＭＯＳ１２，１４と、２つのＮＭＯＳ１６，１８と、インバータ２０と、ＮＭＯＳ２２とを備えている。すなわち、レベル変換回路１０は、図４に示す従来のレベル変換回路３６において、さらにＮＭＯＳ２２を備えている。
【００１８】
ここで、ＮＭＯＳ２２は、内部ノードＢと、インバータ２０の出力とＮＭＯＳ１８のゲートとの間の接続点である内部ノードＣと、の間に接続されている。ＮＭＯＳ２２のゲートは低電圧電源ＶＬに接続され、その基板はグランドに接続されている。なお、これ以外のレベル変換回路１０の構成は、図４に示す従来のレベル変換回路３６と同じであるから、ここでは同一の構成要素に同一の符号を付して説明を省略する。
【００１９】
このレベル変換回路１０において、低電圧の信号Ｓｉとしてハイレベル（低電圧電源ＶＬの電圧レベル）が入力されている時、ＮＭＯＳ２２以外の回路の動作は、図４に示す従来のレベル変換回路３６と同じである。
【００２０】
すなわち、ＮＭＯＳ１６はオン状態、インバータ２０の出力はローレベル（グランドレベル）であり、ＮＭＯＳ１８はオフ状態である。従って、内部ノードＢはローレベルであり、ＰＭＯＳ１４はオン状態であるから、内部ノードＡすなわち高電圧の信号Ｓｏはハイレベル（高電圧電源ＶＨの電圧レベル）であり、ＰＭＯＳ１２はオフ状態である。また、ＮＭＯＳ２２はオン状態であり、内部ノードＢと内部ノードＣとはＮＭＯＳ２２を介して導通状態である。
【００２１】
信号Ｓｉがハイレベルからローレベルに遷移する場合も、ＮＭＯＳ２２以外の回路の動作は、図４に示す従来のレベル変換回路３６と同じである。
【００２２】
すなわち、ＮＭＯＳ１６がオフし、インバータ２０の出力はハイレベルとなってＮＭＯＳ１８がオンする。従って、内部ノードＡはハイレベルからローレベルへと遷移し始め、その電圧レベルがＰＭＯＳ１２のしきい値よりも下回るとＰＭＯＳ１２がオンして、内部ノードＢがハイレベル（高電圧電源ＶＨの電圧レベル）へと遷移し始め、その電圧レベルがＰＭＯＳ１４のしきい値よりも上回るとＰＭＯＳ１４がオフする。
【００２３】
ここで、レベル変換回路１０では、信号Ｓｉがハイレベルからローレベルに遷移してインバータ２０の出力がハイレベル（低電圧電源ＶＬの電圧レベル）になると、内部ノードＢの電圧レベルがＮＭＯＳ２２を介して（ＶＬ−Ｖｔｈ）の電圧レベル（ＶｔｈはＮＭＯＳ２２のしきい値電圧）まで瞬時に充電される。なお、ＮＭＯＳ２２は、内部ノードＢが充電されて（ＶＬ−Ｖｔｈ）の電圧レベルを超えるとオフする。
【００２４】
これにより、内部ノードＢすなわちＰＭＯＳ１４のゲートの電圧レベルが、ＰＭＯＳ１４のしきい値電圧を上回るタイミングが早まり、ＰＭＯＳ１４を素早くオフできる。従って、ＰＭＯＳ１４とＮＭＯＳ１８が同時にオンしている期間を短縮することができるので、変換後の信号Ｓｏがハイレベルからローレベルに遷移するのを高速化することができると共に、貫通電流を削減して低消費電力化を図ることができる。
【００２５】
また、信号Ｓｉがローレベルからハイレベルに遷移する場合も、ＮＭＯＳ２２以外の回路の動作は、図４に示す従来のレベル変換回路３６と同じである。
【００２６】
すなわち、ＮＭＯＳ１６がオンし、インバータ２０の出力がローレベルとなってＮＭＯＳ１８がオフする。従って、内部ノードＢがハイレベルからローレベルへと遷移し始め、その電圧レベルがＰＭＯＳ１４のしきい値よりも下回るとＰＭＯＳ１４がオンして、内部ノードＡがハイレベル（高電圧電源ＶＨの電圧レベル）へと遷移し始め、その電圧レベルがＰＭＯＳ１２のしきい値よりも上回るとＰＭＯＳ１２がオフする。
【００２７】
なお、ＮＭＯＳ２２は、そのソース・ドレイン、すなわち内部ノードＢおよびＣが瞬時にローレベルとなるため、オフ状態を維持する。
【００２８】
次に、本発明の第２の実施形態のレベル変換回路について説明する。
図２に示す第２実施形態のレベル変換回路２４は、図４に示す従来のレベル変換回路３６において、さらにＰＭＯＳ２６と、ＮＭＯＳ２８とを備えている。
【００２９】
ここで、ＰＭＯＳ２６およびＮＭＯＳ２８は低電圧電源ＶＬと内部ノードＢとの間に直列に接続されている。ＰＭＯＳ２６のゲートには低電圧の信号Ｓｉが入力され、その基板は高電圧電源ＶＨに接続されている。また、ＮＭＯＳ２８のゲートには高電圧の信号Ｓｏが入力され、その基板はグランドに接続されている。なお、同様に、従来のレベル変換回路３６と同一の構成要素には同一の符号を付して、その説明を省略する。
【００３０】
このレベル変換回路２４において、低電圧の信号Ｓｉとしてハイレベル（低電圧電源ＶＬの電圧レベル）が入力されている時、ＰＭＯＳ２６およびＮＭＯＳ２８以外の回路の動作は、図４に示す従来のレベル変換回路３６と同じであるから、ここではその説明は省略する。この時、低電圧の信号ＳｉのハイレベルによってＰＭＯＳ２６はオフ状態であり、高電圧の信号ＳｏのハイレベルによってＮＭＯＳ２８はオン状態である。
【００３１】
信号Ｓｉがハイレベルからローレベルに遷移する場合も、ＰＭＯＳ２６およびＮＭＯＳ２８以外の回路の動作は、図４に示す従来のレベル変換回路３６と同じであるから、ここではその説明は省略する。
【００３２】
レベル変換回路２４では、信号Ｓｉがハイレベルからローレベルに遷移すると、ＰＭＯＳ２６がオンし、内部ノードＢの電圧レベルが、高電圧電源ＶＨが低電圧電源ＶＬよりもＮＭＯＳ２８のしきい値電圧Ｖｔｈ以上大きい場合はＶＬの電圧レベルまで、あるいは高電圧電源ＶＨが低電圧電源ＶＬよりもＶｔｈ以上大きくない場合は（ＶＨ−Ｖｔｈ）の電圧レベルまで、ＰＭＯＳ２６およびＮＭＯＳ２８を介して瞬時に充電される。
【００３３】
これにより、内部ノードＢすなわちＰＭＯＳ１４のゲートの電圧レベルが、ＰＭＯＳ１４のしきい値電圧を上回るタイミングが早まり、ＰＭＯＳ１４を素早くオフできる。従って、ＰＭＯＳ１４とＮＭＯＳ１８が同時にオンしている期間を短縮することができるので、変換後の信号Ｓｏがハイレベルからローレベルに遷移するのを高速化することができると共に、貫通電流を削減して低消費電力化を図ることができる。
【００３４】
なお、ＮＭＯＳ２８は、高電圧の信号Ｓｏがローレベルになるとオフする。これにより、ＮＭＯＳ２８は、高電圧電源ＶＨから低電圧電源ＶＬへのリーク電流を防止する役割を果たす。
【００３５】
また、信号Ｓｉがローレベルからハイレベルに遷移する場合も、ＰＭＯＳ２６およびＮＭＯＳ２８以外の回路の動作は、図４に示す従来のレベル変換回路３６と同じであるから、ここではその説明を省略する。なお、信号Ｓｉがローレベルからハイレベルに遷移すると、ＰＭＯＳ２６はオフする。また、ＮＭＯＳ２８は、信号Ｓｉがハイレベルに遷移し、信号Ｓｏがハイレベルに遷移した後にオンする。
【００３６】
次に、本発明の第３の実施形態のレベル変換回路について説明する。
図３に示す第３実施形態のレベル変換回路３０は、図２に示す実施形態のレベル変換回路２４において、ＰＭＯＳ２６のソースの接続先が低電圧電源ＶＬから高電圧電源ＶＨに変更されており、さらにＰＭＯＳ３２と、ＮＭＯＳ３４とを備えている。
【００３７】
ここで、ＰＭＯＳ３２およびＮＭＯＳ３４は高電圧電源ＶＨとグランドとの間に直列に接続されている。ＰＭＯＳ３２のゲートは内部ノードＢに接続され、その基板は高電圧電源ＶＨに接続されている。また、ＮＭＯＳ３４のゲートは内部ノードＣに接続され、その基板はグランドに接続されている。また、ＰＭＯＳ２６のソースおよび基板は高電圧電源ＶＨに接続され、そのゲートは、ＰＭＯＳ３２とＮＭＯＳ３４との間の接続点である内部ノードＤに接続されている。同様に、ここでは従来のレベル変換回路３６と同一の構成要素には同一の符号を付して、その説明を省略する。
【００３８】
このレベル変換回路３０において、低電圧の信号Ｓｉとしてハイレベル（低電圧電源ＶＬの電圧レベル）が入力されている時、ＰＭＯＳ２６，３２およびＮＭＯＳ２８，３４以外の回路の動作は、図４に示す従来のレベル変換回路３６と同じである。この時、内部ノードＢのローレベルによってＰＭＯＳ３２はオン状態、内部ノードＣのローレベルによってＮＭＯＳ３４はオフ状態であり、内部ノードＤはハイレベルである。その内部ノードＤのハイレベルによってＰＭＯＳ２６はオフ状態、高電圧の信号ＳｏのハイレベルによってＮＭＯＳ２８はオン状態である。
【００３９】
信号Ｓｉがハイレベルからローレベルに遷移する場合も、ＰＭＯＳ２６，３２およびＮＭＯＳ２８，３４以外の回路の動作は、図４に示す従来のレベル変換回路３６と同じである。
【００４０】
レベル変換回路３０では、信号Ｓｉがハイレベルからローレベルに遷移してインバータ２０の出力、すなわち内部ノードＣがハイレベルになると、ＮＭＯＳ３４がオンし、内部ノードＤの電圧レベルがハイレベルからローレベルに遷移し始め、その電圧レベルがＰＭＯＳ２６のしきい値を下回ると、ＰＭＯＳ２６がオンして内部ノードＢが（ＶＨ−Ｖｔｈ）の電圧レベル（ＶｔｈはＮＭＯＳ２８のしきい値）まで瞬時に充電される。
【００４１】
これにより、内部ノードＢすなわちＰＭＯＳ１４のゲートの電圧レベルが、ＰＭＯＳ１４のしきい値電圧を上回るタイミングが早まり、ＰＭＯＳ１４を素早くオフできる。従って、ＰＭＯＳ１４とＮＭＯＳ１８が同時にオンしている期間を短縮することができるので、変換後の信号Ｓｏがハイレベルからローレベルに遷移するのを高速化することができると共に、貫通電流を削減して低消費電力化を図ることができる。
【００４２】
なお、内部ノードＢの電圧レベルが、ＰＭＯＳ３２のしきい値を上回ると、ＰＭＯＳ３２はオフする。また、図２に示すレベル変換回路２４の場合と同様に、ＮＭＯＳ２８は、高電圧の信号Ｓｏがローレベルになるとオフする。
【００４３】
また、信号Ｓｉがローレベルからハイレベルに遷移する場合も、ＰＭＯＳ２６，３２およびＮＭＯＳ２８，３４以外の回路の動作は、図４に示す従来のレベル変換回路３６と同じである。なお、信号Ｓｉがローレベルからハイレベルに遷移してインバータ２０の出力、すなわち内部ノードＣがローレベルになると、ＮＭＯＳ３４はオフする。また、内部ノードＢの電圧レベルがＰＭＯＳ３２のしきい値を下回ると、ＰＭＯＳ３２がオンして内部ノードＤがハイレベルとなり、ＰＭＯＳ２６はオフする。また、ＮＭＯＳ２８は、信号Ｓｉがハイレベルに遷移し、信号Ｓｏがハイレベルに遷移した後にオンする。
【００４４】
上記第１の実施形態のレベル変換回路１０のＮＭＯＳ２２、第２実施形態のレベル変換回路２４のＰＭＯＳ２６およびＮＭＯＳ２８、第３実施形態のレベル変換回路３０のＰＭＯＳ２６，３２ならびにＮＭＯＳ２８，３４は、低電圧の信号Ｓｉがハイレベルからローレベルに遷移する場合に、内部ノードＢの電圧レベルがローレベルからハイレベルに遷移するのを補助する補助回路として機能する。これにより、ＰＭＯＳ１４がオフするタイミングが早められるため、高速動作と低消費電力の両方を同時に達成可能である。
【００４５】
上記第１、第２および第３の実施形態を挙げて補助回路の例を説明したが、本発明において、補助回路の具体的な回路構成はこれらの実施形態に限定されるわけではなく、同様の機能を実現するどのような回路構成であってもよい。なお、第３実施形態のレベル変換回路３０における補助回路は、低電圧電源ＶＬに依存せずに内部ノードＢの電圧レベルを補助することができるため、特に高電圧電源ＶＨの電圧レベルと低電圧電源ＶＬの電圧レベルとの差が大きい場合に有効な回路である。
【００４６】
また、第１、第２および第３の実施形態のレベル変換回路１０，２４，３０の補助回路を適宜組合せて使用することも可能である。また、動作電圧に応じてゲート耐圧の異なる複数種のトランジスタを作成可能な製造プロセスを用いれば、本発明のレベル変換回路の内部でこれらのトランジスタを最適配置（例えば、低電圧電源ＶＬで動作する部分にゲート耐圧の低いトランジスタを採用する）することにより、さらなる高速化も可能である。
【００４７】
本発明は、基本的に以上のようなものである。
以上、本発明のレベル変換回路について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【００４８】
【発明の効果】
以上詳細に説明した様に、本発明のレベル変換回路は、低電圧の信号がハイレベルからローレベルに遷移する場合に、第２のＰ型ＭＯＳトランジスタと第２のＮ型ＭＯＳトランジスタとの間の第２の接続点の電圧レベルがローレベルからハイレベルに遷移するのを補助する補助回路を備えるものである。
これにより、本発明のレベル変換回路によれば、第２の接続点すなわち第１のＰ型ＭＯＳトランジスタのゲートの電圧レベルが、そのしきい値電圧を上回るタイミングが早まり、第１のＰ型ＭＯＳトランジスタを素早くオフできる。従って、第１のＰ型ＭＯＳトランジスタと第１のＮ型ＭＯＳトランジスタが同時にオンしている期間を短縮することができるので、変換後の信号がハイレベルからローレベルに遷移するのを高速化することができると共に、貫通電流を削減して低消費電力化を図ることができる。
【図面の簡単な説明】
【図１】本発明のレベル変換回路の第１の実施形態の構成回路図である。
【図２】本発明のレベル変換回路の第２の実施形態の構成回路図である。
【図３】本発明のレベル変換回路の第３の実施形態の構成回路図である。
【図４】従来のレベル変換回路の一例の構成回路図である。
【符号の説明】
１０，２４，３０，３６  レベル変換回路
１２，１４，２６，３２  Ｐ型ＭＯＳトランジスタ
１６，１８，２２，２８，３４  Ｎ型ＭＯＳトランジスタ
２０  インバータ
【図１】
2004207867.tif 000003
【図２】
2004207867.tif 000004
【図３】
2004207867.tif 000005
【図４】
2004207867.tif 000006