(57)【要約】      （修正有）【課題】低誘電率層間絶縁膜をパターニングする場合であっても、フォトレジストにキュア処理を行うことが可能な電子デバイスの製造方法及びエネルギー線吸収材料を実現する。【解決手段】一般式（１）の化合物を含むエネルギー線吸収を、低誘電率層間絶縁膜上に形成した状態でフォトレジストにＥＢキュア処理を行う。一般式（１）の化合物が電子線をよく吸収するため、被加工膜たる低誘電率層間絶縁膜に電子線が到達しにくい。2004326009.tif 000016【選択図】        なし【特許請求の範囲】
【請求項１】
（ａ）基板上に被加工膜を形成する工程と、
（ｂ）前記被加工膜上にエネルギー線吸収膜を形成する工程と、
（ｃ）前記エネルギー線吸収膜上にフォトレジストパターンを形成する工程と、
（ｄ）前記フォトレジストパターンをマスクに用いて前記被加工膜をエッチングする工程とを備え、
前記エネルギー線吸収膜は、一般式（１）で表される化合物を含む電子デバイスの製造方法。
【化１】
2004326009.tif 000010
【請求項２】
（ａ）基板上に被加工膜を形成する工程と、
（ｂ）前記被加工膜上にエネルギー線吸収膜を形成する工程と、
（ｃ）前記エネルギー線吸収膜上にフォトレジストパターンを形成する工程と、
（ｄ）前記フォトレジストパターンをマスクに用いて前記被加工膜をエッチングする工程とを備え、
前記エネルギー線吸収膜は、一般式（２）で表される化合物を含む電子デバイスの製造方法。
【化２】
2004326009.tif 000011
【請求項３】
（ａ）基板上に被加工膜を形成する工程と、
（ｂ）前記被加工膜上にエネルギー線吸収膜を形成する工程と、
（ｃ）前記エネルギー線吸収膜上にフォトレジストパターンを形成する工程と、
（ｄ）前記フォトレジストパターンをマスクに用いて前記被加工膜をエッチングする工程とを備え、
前記エネルギー線吸収膜は、一般式（３）で表される化合物を含む
電子デバイスの製造方法。
【化３】
2004326009.tif 000012
【請求項４】
フォトリソグラフィにおいて、被加工膜とフォトレジストとの間に配置され、フォトレジストに照射されるエネルギー線を前記被加工膜に到達させないよう吸収する膜を形成するためのエネルギー線吸収材料であって、
一般式（１）で表される化合物を含む
エネルギー線吸収材料。
【化４】
2004326009.tif 000013
【請求項５】
フォトリソグラフィにおいて、被加工膜とフォトレジストとの間に配置され、フォトレジストに照射されるエネルギー線を前記被加工膜に到達させないよう吸収する膜を形成するためのエネルギー線吸収材料であって、
一般式（２）で表される化合物を含む
エネルギー線吸収材料。
【化５】
2004326009.tif 000014
【請求項６】
フォトリソグラフィにおいて、被加工膜とフォトレジストとの間に配置され、フォトレジストに照射されるエネルギー線を前記被加工膜に到達させないよう吸収する膜を形成するためのエネルギー線吸収材料であって、
一般式（３）で表される化合物を含む
エネルギー線吸収材料。
【化６】
2004326009.tif 000015
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、低誘電率層間絶縁膜のパターニング工程を含む電子デバイスの製造方法及びエネルギー線吸収材料に関する。
【０００２】
【従来の技術】
半導体素子の高性能化に伴って、半導体基板上に形成された多層配線の抵抗値や配線間容量値の低減が課題となっている。
【０００３】
そこで、配線抵抗に関しては、従来のアルミニウムやタングステンに代わり配線材料として低抵抗な銅を採用する対策が採られている。一方、配線間容量に関しては、従来のシリコン酸化膜に代わり層間絶縁膜として、例えばフッ素を導入したフッ素化シリコン酸化膜（ＳｉＯＦ：Ｆｌｕｏｒｉｎｅ  Ｄｏｐｅｄ  Ｓｉｌｉｃｏｎ  Ｏｘｉｄｅ）を採用する対策が採られている。
【０００４】
フッ素化シリコン酸化膜は低誘電率であり、配線間容量の低減に資する。なお、フッ素化シリコン酸化膜以外にも、シリコンにメチル基（−ＣＨ３）やメトキシ基（−ＯＣＨ３）等を結合させて炭素を含ませた炭素化シリコン酸化膜（ＳｉＯＣ：Ｃａｒｂｏｎ  Ｄｏｐｅｄ  Ｓｉｌｉｃｏｎ  Ｏｘｉｄｅ）等も低誘電率層間絶縁膜に採用されている。
【０００５】
さて、半導体素子の製造に当たっては、フォトリソグラフィ技術を用いてフォトレジストに微細なパターンを形成する必要がある。しかし、パターンの微細化が進むにつれてそのアスペクト比が大きくなり、いわゆるパターン倒れがフォトレジストに生じやすくなっている。また、フォトレジストへの露光光源として従来のＫｒＦ光源に代わってＡｒＦやＦ２の光源が採用されつつあるが、ＡｒＦやＦ２光源用のフォトレジストは一般にエッチレートが速いので、膜厚を大きく形成する必要がある。
【０００６】
これらの問題はフォトレジストのエッチング耐性不足に起因する。そこで、電子線（ＥＢ：Ｅｌｅｃｔｒｏｎ  Ｂｅａｍ）や深紫外光（ＤＵＶ：Ｄｅｅｐ  Ｕｌｔｒａ  Ｖｉｏｌｅｔ）、真空紫外光（ＶＵＶ：Ｖａｃｕｕｍ  Ｕｌｔｒａ  Ｖｉｏｌｅｔ）等のエネルギー線をフォトレジストに照射してフォトレジスト成分を変質させ、エッチング耐性を向上させる手法が開発されている。このような変質手法は一般に、キュア処理と称される。キュア処理の施されたフォトレジストパターンを用いれば、エッチング時の膜厚減少や形状変形が抑制され、良好な加工形状を実現できる。
【０００７】
なお、この出願の発明に関連する先行技術文献情報としては次のものがある。
【０００８】
【特許文献１】
米国特許第６４９５３０５号明細書
【特許文献２】
米国特許第６５０３８４０号明細書
【特許文献３】
米国特許第６４６５３６１号明細書
【特許文献４】
米国特許第６３１９６５５号明細書
【０００９】
【発明が解決しようとする課題】
低誘電率層間絶縁膜をパターニングする場合、フォトレジストにキュア処理を行うことはできなかった。低誘電率層間絶縁膜は、フォトレジストを透過したエネルギー線により変質して、その誘電率が上昇してしまうからである。
【００１０】
この発明は上記の事情に鑑みてなされたもので、低誘電率層間絶縁膜をパターニングする場合であっても、フォトレジストにキュア処理を行うことが可能な電子デバイスの製造方法及びエネルギー線吸収材料を提供することにある。
【００１１】
【課題を解決するための手段】
請求項１に記載の発明は、（ａ）基板上に被加工膜を形成する工程と、（ｂ）前記被加工膜上にエネルギー線吸収膜を形成する工程と、（ｃ）前記エネルギー線吸収膜上にフォトレジストパターンを形成する工程と、（ｄ）前記フォトレジストパターンをマスクに用いて前記被加工膜をエッチングする工程とを備え、前記エネルギー線吸収膜は、一般式（１）で表される化合物を含む電子デバイスの製造方法である。
【００１２】
【化７】
2004326009.tif 000002
【００１３】
請求項２に記載の発明は、（ａ）基板上に被加工膜を形成する工程と、（ｂ）前記被加工膜上にエネルギー線吸収膜を形成する工程と、（ｃ）前記エネルギー線吸収膜上にフォトレジストパターンを形成する工程と、（ｄ）前記フォトレジストパターンをマスクに用いて前記被加工膜をエッチングする工程とを備え、前記エネルギー線吸収膜は、一般式（２）で表される化合物を含む電子デバイスの製造方法である。
【００１４】
【化８】
2004326009.tif 000003
【００１５】
請求項３に記載の発明は、（ａ）基板上に被加工膜を形成する工程と、（ｂ）前記被加工膜上にエネルギー線吸収膜を形成する工程と、（ｃ）前記エネルギー線吸収膜上にフォトレジストパターンを形成する工程と、（ｄ）前記フォトレジストパターンをマスクに用いて前記被加工膜をエッチングする工程とを備え、前記エネルギー線吸収膜は、一般式（３）で表される化合物を含む電子デバイスの製造方法である。
【００１６】
【化９】
2004326009.tif 000004
【００１７】
請求項４に記載の発明は、フォトリソグラフィにおいて、被加工膜とフォトレジストとの間に配置され、フォトレジストに照射されるエネルギー線を前記被加工膜に到達させないよう吸収する膜を形成するためのエネルギー線吸収材料であって、一般式（１）で表される化合物を含むエネルギー線吸収材料である。
【００１８】
請求項５に記載の発明は、フォトリソグラフィにおいて、被加工膜とフォトレジストとの間に配置され、フォトレジストに照射されるエネルギー線を前記被加工膜に到達させないよう吸収する膜を形成するためのエネルギー線吸収材料であって、一般式（２）で表される化合物を含むエネルギー線吸収材料である。
【００１９】
請求項６に記載の発明は、フォトリソグラフィにおいて、被加工膜とフォトレジストとの間に配置され、フォトレジストに照射されるエネルギー線を前記被加工膜に到達させないよう吸収する膜を形成するためのエネルギー線吸収材料であって、一般式（３）で表される化合物を含むエネルギー線吸収材料である。
【００２０】
【発明の実施の形態】
＜実施の形態１＞
本実施の形態は、臭素、沃素、臭素化アルキル基、沃素化アルキル基のいずれかを含む膜を、キュア処理時のエネルギー線吸収膜として採用する電子デバイスの製造方法である。
【００２１】
図１〜図１１は、本実施の形態に係る電子デバイスの製造方法の各工程を示す図である。
【００２２】
まず、図１に示すように、シリコン基板等の半導体基板０上にＳｉＯＣやＳｉＯＦ等の第１低誘電率層間絶縁膜１を形成する。そして、低誘電率層間絶縁膜１内にコンタクトホールを形成し、これに銅等をメッキ処理等により埋め込んでＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理を施し、コンタクトプラグ２を形成する。
【００２３】
次に、低誘電率層間絶縁膜１及びコンタクトプラグ２の表面に、シリコン窒化膜等のエッチングストッパ膜３、ＳｉＯＣやＳｉＯＦ等の第２低誘電率層間絶縁膜４をこの順に形成する。なお、本実施の形態においては第２低誘電率層間絶縁膜４が、パターニングの施される被加工膜である。
【００２４】
次に、図２に示すように、第２低誘電率層間絶縁膜４上にエネルギー線吸収膜５を形成する。このエネルギー線吸収膜５は、以下の化１０に示す化合物を含んでいる。
【００２５】
【化１０】
2004326009.tif 000005
【００２６】
エネルギー線吸収膜５は、次のように形成する。すなわち、上記化１０の化合物を溶解させたシンナーを、第２低誘電率層間絶縁膜４上に回転塗布する。そして、加熱を行ってシンナー成分を蒸発させつつ、上記化１０の化合物を主成分とする膜を第２低誘電率層間絶縁膜４上に固化させる。
【００２７】
次に、図３に示すように、エネルギー線吸収膜５上に有機化合物を主成分とする反射防止膜６を形成する。そして、反射防止膜６上にフォトレジスト７を形成する。
【００２８】
次に、図４に示すように露光パターンが描かれたフォトマスクＭＫを介してフォトレジスト７に露光ＥＸを行い、露光部７ａを形成する。そして、アルカリ現像液を用いて現像を行い、図５に示すようにフォトレジスト７にパターニング７ｂを行う。
【００２９】
次に、図６に示すように、ＥＢキュア処理装置を用いて、例えば加速電圧２５［ｋｅＶ］、電荷密度５００［μＣ／ｃｍ２］の電子線ＣＲを、フォトレジスト７に照射する。このキュア処理によりフォトレジスト７は改質する。
【００３０】
次に、図７に示すように、フォトレジスト７をエッチングマスクとして、反射防止膜６、エネルギー線吸収膜５及び第２低誘電率層間絶縁膜４にエッチングを行う。これにより、第２低誘電率層間絶縁膜４にトレンチパターン４ａが形成される。なお、エッチングストッパ膜３の存在により、トレンチパターン４ａの形成は第１低誘電率層間絶縁膜２には及ばない。
【００３１】
次に、図８に示すように、プラズマアッシング処理を行い、フォトレジスト７、反射防止膜６及びエネルギー線吸収膜５を除去する。そして、図９に示すように、エッチングストッパ膜３にもエッチングを行って開口部３ａを設け、下層のコンタクトプラグ２を露出させる。
【００３２】
次に、図１０に示すように、トレンチパターン４ａに銅等の配線材料８をメッキ処理等により埋め込む。そして、図１１に示すように、配線材料８にＣＭＰ処理を施して、その表面８ａを平坦化する。
【００３３】
本実施の形態においては、上記化１０の化合物を主成分とするエネルギー線吸収膜５を形成する。このエネルギー線吸収膜５の存在により、キュア処理時の電子線ＣＲが第２低誘電率層間絶縁膜４に到達しにくくなった。
【００３４】
図１２は、エネルギー線吸収膜５の有無の各場合における、第２低誘電率層間絶縁膜４の誘電率の変化を示す図である。具体的には、縦軸は第２低誘電率層間絶縁膜４のキュア処理前の誘電率Ｋとキュア処理後の誘電率Ｋ’との比Ｋ’／Ｋを示し、横軸は電子線ＣＲの照射量を示している。
【００３５】
エネルギー線吸収膜５の有る場合のグラフＬ１では、無い場合のグラフＬ２に比べて、電子線ＣＲの照射量が増えた場合であってもキュア処理前後の誘電率の比Ｋ’／Ｋに変化が生じにくい。これは、エネルギー線吸収膜５の有る場合にはキュア処理を行っても、第２低誘電率層間絶縁膜４の誘電率がほとんど増加しないことを意味している。
【００３６】
上記化１０の化合物にはハロゲンの一つたる臭素が臭素化アルキル基ＣＨ２Ｂｒとして含まれており、この臭素が特に電子線ＣＲをよく吸収するため、第２低誘電率層間絶縁膜４に電子線ＣＲが到達しにくくなったと考えられる。
【００３７】
なお、上記化１０の化合物以外の材料についても同様の工程及び測定を行ったところ、上記のＣＨ２Ｂｒの代わりにＣＨＢｒ２やＣＢｒ３等の他の臭素化アルキル基、あるいは、臭素原子そのものを含んでいてもよく、また、その他にも他のハロゲンたる沃素や、ＣＨ２Ｉ、ＣＨＩ２、ＣＩ３等の沃素化アルキル基を含んでいても良いことが判明した。
【００３８】
さらに、上記化１０中のＣＨ２Ｂｒの位置以外にも水素原子の位置に、臭素や沃素、臭素化アルキル基、沃素化アルキル基が配置されていてもよく、さらに、ベンゼン環中の水素原子に臭素や沃素、臭素化アルキル基、沃素化アルキル基が置換していても良いことが分かった。
【００３９】
上記をまとめると、エネルギー線吸収膜５は、上記化１０の化合物を含む、以下の一般式（１）で表される化合物を含んでおればよい。
【００４０】
【化１１】
2004326009.tif 000006
【００４１】
なお、上記一般式（１）は、炭素原子にベンゼン環が結合したスチレン状の化合物であるが、エネルギー線吸収膜５は、以下の一般式（２）で表されるフェノール状の化合物を含んでいてもよい。
【００４２】
【化１２】
2004326009.tif 000007
【００４３】
上記一般式（１）、（２）の素材には、反射防止膜の一般的な構成材料たる、スチレン樹脂やフェノール樹脂、ノボラック樹脂を流用すればよい。
【００４４】
本実施の形態に係る電子デバイスの製造方法及びエネルギー線吸収材料によれば、エネルギー線が電子線である場合に、一般式（１）または（２）で表される化合物がエネルギー線をよく吸収するため、被加工膜たる第２低誘電率層間絶縁膜４に電子線が到達しにくい。よって、被加工膜に低誘電率層間絶縁膜を採用する場合であっても、フォトレジストにキュア処理を行うことが可能である。
【００４５】
＜実施の形態２＞
本実施の形態は、実施の形態１に係る電子デバイスの製造方法及びエネルギー線吸収材料の変形例であって、実施の形態１におけるエネルギー線吸収膜５として以下の材料に変更し、エネルギー線をＤＵＶまたはＶＵＶに変更したものである。
【００４６】
本実施の形態においても、図１〜図１１の各工程を行う。ここで、図２のエネルギー線吸収膜５は、化１０の化合物に代わって以下の化１３に示す化合物を含んでいる。
【００４７】
【化１３】
2004326009.tif 000008
【００４８】
エネルギー線吸収膜５は、実施の形態１の場合と同様、上記化１３の化合物を溶解させたシンナーを、第２低誘電率層間絶縁膜４上に回転塗布して加熱することにより形成する。
【００４９】
その後、図３以降の工程を実施の形態１の場合と同様に行うが、本実施の形態では、図６のキュア処理においてＤＵＶキュア処理またはＶＵＶキュア処理を行う。ＤＵＶキュア処理の場合は、ＤＵＶキュア処理装置を用いて例えば波長１９０〜３５０［ｎｍ］のＤＵＶ光をエネルギー線としてフォトレジスト７に照射すればよい。一方、ＶＵＶキュア処理の場合は、ＶＵＶキュア処理装置を用いて例えば波長１７２［ｎｍ］のＶＵＶ光をエネルギー線としてフォトレジスト７に照射すればよい。
【００５０】
その他の点については、実施の形態１に係る電子デバイスの製造方法及びエネルギー線吸収材料と同様のため、説明を省略する。
【００５１】
本実施の形態においては、上記化１３の化合物を主成分とするエネルギー線吸収膜５を形成する。この場合も、図１２の場合と同様の測定結果となり、エネルギー線吸収膜５の存在により、キュア処理時のＤＵＶ及びＶＵＶが第２低誘電率層間絶縁膜４に到達しにくくなった。
【００５２】
上記化１３の化合物には芳香族化合物の一つたるアントラセンが芳香族置換アルキルアミンとして含まれており、このアントラセンが特にＤＵＶ及びＶＵＶをよく吸収するため、第２低誘電率層間絶縁膜４にＤＵＶ及びＶＵＶが到達しにくくなったと考えられる。
【００５３】
なお、上記化１３の化合物以外の材料についても同様の工程及び測定を行ったところ、上記のアントラセンの代わりにベンゼンやナフタレン、ピリジン等の他の芳香族化合物を含んでいてもよいことが判明した。なお、ベンゼン及びアントラセンの場合はＤＵＶキュア処理に適し、ナフタレン及びピリジンの場合はＶＵＶキュア処理に適することが分かった。
【００５４】
よって、エネルギー線吸収膜５は、上記化１３の化合物を含む、以下の一般式（３）で表される化合物を含んでおればよい。
【００５５】
【化１４】
2004326009.tif 000009
【００５６】
上記一般式（３）の素材には、反射防止膜の一般的な構成材料たる、アクリルアミド樹脂を流用すればよい。
【００５７】
本実施の形態に係る電子デバイスの製造方法及びエネルギー線吸収材料によれば、エネルギー線がＤＵＶ又はＶＵＶである場合に、一般式（３）で表される化合物がエネルギー線をよく吸収するため、被加工膜たる第２低誘電率層間絶縁膜４に電子線が到達しにくい。よって、被加工膜に低誘電率層間絶縁膜を採用する場合であっても、フォトレジストにキュア処理を行うことが可能である。
【００５８】
＜その他＞
上記実施の形態１および２においては、半導体基板０上に低誘電率層間絶縁膜を形成する半導体素子の製造方法を例に採り、本願に係る発明を記述した。
【００５９】
しかし、本願発明は、半導体素子の製造方法に限定されるわけではなく、液晶表示装置や磁気ヘッド等の各種電子デバイスの製造方法にも適用可能である。
【００６０】
【発明の効果】
請求項１に記載の発明によれば、エネルギー線が電子線である場合に、一般式（１）で表される化合物がエネルギー線をよく吸収するため、被加工膜にエネルギー線が到達しにくい。よって、被加工膜に低誘電率層間絶縁膜を採用する場合であっても、フォトレジストにキュア処理を行うことが可能である。
【００６１】
請求項２に記載の発明によれば、エネルギー線が電子線である場合に、一般式（２）で表される化合物がエネルギー線をよく吸収するため、被加工膜にエネルギー線が到達しにくい。よって、被加工膜に低誘電率層間絶縁膜を採用する場合であっても、フォトレジストにキュア処理を行うことが可能である。
【００６２】
請求項３に記載の発明によれば、エネルギー線がＤＵＶ又はＶＵＶである場合に、一般式（３）で表される化合物がエネルギー線をよく吸収するため、被加工膜にエネルギー線が到達しにくい。よって、被加工膜に低誘電率層間絶縁膜を採用する場合であっても、フォトレジストにキュア処理を行うことが可能である。
【００６３】
請求項４に記載の発明によれば、エネルギー線が電子線である場合に、一般式（１）で表される化合物がエネルギー線をよく吸収するため、被加工膜にエネルギー線が到達しにくい。よって、被加工膜に低誘電率層間絶縁膜を採用する場合であっても、フォトレジストにキュア処理を行うことが可能である。
【００６４】
請求項５に記載の発明によれば、エネルギー線が電子線である場合に、一般式（２）で表される化合物がエネルギー線をよく吸収するため、被加工膜にエネルギー線が到達しにくい。よって、被加工膜に低誘電率層間絶縁膜を採用する場合であっても、フォトレジストにキュア処理を行うことが可能である。
【００６５】
請求項６に記載の発明によれば、エネルギー線がＤＵＶ又はＶＵＶである場合に、一般式（３）で表される化合物がエネルギー線をよく吸収するため、被加工膜にエネルギー線が到達しにくい。よって、被加工膜に低誘電率層間絶縁膜を採用する場合であっても、フォトレジストにキュア処理を行うことが可能である。
【図面の簡単な説明】
【図１】実施の形態１及び２に係る電子デバイスの製造方法の一工程を示す図である。
【図２】実施の形態１及び２に係る電子デバイスの製造方法の一工程を示す図である。
【図３】実施の形態１及び２に係る電子デバイスの製造方法の一工程を示す図である。
【図４】実施の形態１及び２に係る電子デバイスの製造方法の一工程を示す図である。
【図５】実施の形態１及び２に係る電子デバイスの製造方法の一工程を示す図である。
【図６】実施の形態１及び２に係る電子デバイスの製造方法の一工程を示す図である。
【図７】実施の形態１及び２に係る電子デバイスの製造方法の一工程を示す図である。
【図８】実施の形態１及び２に係る電子デバイスの製造方法の一工程を示す図である。
【図９】実施の形態１及び２に係る電子デバイスの製造方法の一工程を示す図である。
【図１０】実施の形態１及び２に係る電子デバイスの製造方法の一工程を示す図である。
【図１１】実施の形態１及び２に係る電子デバイスの製造方法の一工程を示す図である。
【図１２】実施の形態１及び２に係るエネルギー線吸収膜の有無による低誘電率層間絶縁膜の誘電率の変化を示す図である。
【符号の説明】
０  半導体基板、１  第１低誘電率層間絶縁膜、２  コンタクトプラグ、３  エッチングストッパ膜、４  第２低誘電率層間絶縁膜、５  エネルギー線吸収膜、６  反射防止膜、７  フォトレジスト、８  配線材料。
【図１】
2004326009.tif 000017
【図２】
2004326009.tif 000018
【図３】
2004326009.tif 000019
【図４】
2004326009.tif 000020
【図５】
2004326009.tif 000021
【図６】
2004326009.tif 000022
【図７】
2004326009.tif 000023
【図８】
2004326009.tif 000024
【図９】
2004326009.tif 000025
【図１０】
2004326009.tif 000026
【図１１】
2004326009.tif 000027
【図１２】
2004326009.tif 000028