(57)【要約】【課題】光検出素子が薄膜トランジスタ上の一部又は全面を覆う構造をもつ固体撮像装置において、薄膜トランジスタの閾値電圧を変化させず、安定したＴＦＴ特性を確保する。【解決手段】光検出素子１０１と前記光検出素子１０１に接続された１つ以上の薄膜トランジスタ１０２とを１画素に形成し、前記光検出素子１０１の一部が前記薄膜トランジスタ１０２の少なくとも一部の上に積層されて配置し、前記薄膜トランジスタ１０２は、ソース電極、ドレイン電極、第１のゲート電極１１１、及び前記ソース電極・ドレイン電極に対し前記第１のゲート電極と反対側に配置された第２のゲート電極１１７から成り、前記第１のゲート電極１１１を前記第２のゲート電極１１７に画素毎に接続している。【選択図】      図２
2004265935.tif 000002
【特許請求の範囲】
【請求項１】
光検出素子と前記光検出素子に接続された１つ以上の薄膜トランジスタとを１画素に形成し、前記光検出素子の一部が前記薄膜トランジスタの少なくとも一部の上に積層されて配置し、前記薄膜トランジスタは、ソース電極、ドレイン電極、第１のゲート電極、及び前記ソース電極・ドレイン電極に対し前記第１のゲート電極と反対側に配置された第２のゲート電極から成ることを特徴とする固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光検出素子及び薄膜トランジスタ（ＴＦＴ）を有する固体撮像装置及びその製造方法、並びに放射線撮像装置に関するものである。固体撮像装置は、医療画像診断装置、非破壊検査装置、分析装置等におけるＸ線、α線、β線、γ線等の放射線を検出する放射線撮像装置に利用されている。
【０００２】
【従来の技術】
近年、絶縁基板上にＴＦＴを作りこむＴＦＴマトリックスパネルの大判化や駆動速度の高速化が急速に進められている。ＴＦＴを用いた液晶パネルの製造技術は、可視光を電気信号に変換する光検出素子を有する固体撮像装置としてのエリアセンサへと利用されており、表面にＸ線（放射線）から可視光線への変換層を配置することで放射線撮像装置としても活用されている。このような光照射量を読み取るパネルでは、液晶パネルのような画像表示装置と異なり、各画素に蓄積されたチャージを特に正確に転送することが重要であるが、外的作用により例えばＴＦＴの閾値電圧が変化すると、取り込んだ画像に画像ムラが発生してしまう。そこで、放射線撮像装置において、光検出素子・ＴＦＴに要求されることは、
（１）素子毎に照射された光量を正確にチャージとして蓄積する。
（２）素子毎に蓄積したチャージを正確に転送する。
ことが必要である。
【０００３】
近年の液晶ディスプレイ用ＴＦＴ技術の進歩により、非晶質シリコン（以下、ａ−Ｓｉと略記）を用いた光検出素子とスイッチＴＦＴにより構成されたセンサアレイと、放射線を可視光等に変換する蛍光体とを組み合わせた放射線撮像装置が提案され、医療画像分野においてもデジタル化が達成されている。この放射線撮像装置により、放射線画像を瞬時に読み取り、瞬時にディスプレイ上に表示でき、また、デジタルデータとして取り込むことができるため、データの保管や加工、転送等を行うことができるようになった。しかし、例えばボトムゲート型ＴＦＴは上部にソース・ドレイン電極とＴＦＴのチャネル部が配置されるため、外的作用に影響され閾値電圧が変化する特徴を持っている。特に、開口率を向上させるため例えばＴＦＴを覆う形で光検出素子を配置した場合、光検出素子で発生するエレクトロン又はホールの影響でＴＦＴにバックチャネル効果をもたらし、画素毎のＴＦＴの閾値電圧が異なる減少が発生する。
【０００４】
そこで、ＴＦＴの上部に光検出素子を配置する例えば固体撮像装置では、ＴＦＴのチャネル上部を電極で覆う必要がある。
【０００５】
従来の例として、カシオ計算機株式会社による下記特許文献１の提案においては、ＴＦＴ素子の構造が、ソース電極、ドレイン電極を、トップゲート電極、ボトムゲート電極で挟み込む構造を取っている。特許文献１においてはＴＦＴ素子の半導体層を光電変換層としても兼ねた構造となっているために、ＴＦＴのスイッチングスピード等の特性と、光電変換素子としての変換効率の両者を好ましい形態とするには困難であり、両者はトレードオフの関係となっている。
【０００６】
【特許文献１】
特開平６−２１６３５９号公報
【０００７】
【発明が解決しようとする課題】
本発明は、かかる問題点に鑑みてなされたものであって、本発明は、素子と薄膜トランジスタからなり、特に光検出素子の開口部を大きく取るために光検出素子が薄膜トランジスタ上の一部又は全面を覆う構造をもつ固体撮像装置において、発生した電荷を忠実に信号処理回路に転送する安定した高性能な薄膜トランジスタを提供しながら、薄膜トランジスタ、光検出素子の両者の特性を独立に設定することが可能であり、低コストで高性能な固体撮像装置を提供することを目的としている。
【０００８】
【課題を解決するための手段】
本発明の固体撮像装置は、光検出素子と前記光検出素子に接続された１つ以上の薄膜トランジスタとを１画素に形成し、前記光検出素子の一部が前記薄膜トランジスタの少なくとも一部の上に積層されて配置し、前記薄膜トランジスタは、ソース電極、ドレイン電極、第１のゲート電極、及び前記ソース電極・ドレイン電極に対し前記第１のゲート電極と反対側に配置された第２のゲート電極から成り、前記第１のゲート電極を前記第２のゲート電極に画素毎に接続したことを特徴としている。
【０００９】
これにより、ＴＦＴの上部に重なった光検出素子の影響がなくなり、ＴＦＴのオフ時にリークの少なく外部からの電界に対してもＴＦＴの閾値電圧が変化せず発生した電荷を忠実に信号処理回路に転送する安定した高性能な薄膜トランジスタを提供することができる。加えて、薄膜トランジスタ、光検出素子の両者の特性を独立に設定することが可能であり、低コストで高性能な固体撮像装置を提供することが可能である。また、ＴＦＴを２つのゲート電極で制御可能となるためＴＦＴのチャネルが増え、電荷の転送効率の向上にも寄与する。
【００１０】
【発明の実施の形態】
以下、本発明の実施形態に係る固体撮像装置及びその製造方法、並びに放射線撮像装置について、添付の図面を参照して具体的に説明する。
【００１１】
［実施形態１］
図１〜図５は、本発明の実施形態１の、１画素の平面図と断面図を表したものである。
【００１２】
図１は、本発明の実施形態１に係る固体撮像装置において、一対の光検出素子とＴＦＴを含む画素の平面構成を示すレイアウト図である。
【００１３】
本実施態様の光検出素子は可視光を電荷に変換する素子で、上部には放射線を可視光に変換する波長変換体としての蛍光体層を配置している。
【００１４】
ＴＦＴ（薄膜トランジスタ）１０２は、ソース電極、ドレイン電極、第１のゲート電極、第２のゲート電極の、４つの電極で構成されている。蓄積された電荷を読み取り処理をする信号処理回路に接続されている転送配線１０４はＴＦＴのソース電極１１５ａと接続されている。また、ＴＦＴのＯＮ／ＯＦＦを制御するゲートドライバ回路と接続されているゲート配線１０３は、ＴＦＴの第１のゲート電極１１１に接続されており、同時にスルーホール１０６を介して第２のゲート電極１１７と画素毎に接続している。更に、光検出素子１０１は下から電極層・絶縁層・真性半導体層・ｎ型半導体層から成るＭＩＳ型光検出素子で、この光検出素子を構成する２つの電極の内、一方の電極はＴＦＴのドレイン電極１１５ｂと、他方の電極はセンサに電圧を印加するバイアス配線１０５と接続されている。
【００１５】
このように、ＴＦＴ１０２のソース電極−ドレイン電極間のチャネル部を、第１のゲート電極１１１と第２のゲート電極１１７により挟み込むことで、ＴＦＴ１０２の上部に配置した光検出素子１０２内でエレクトロンとホールが発生し、光検出素子を構成する電極の電位が変動しても、下部にあたるＴＦＴ１０２は影響を受けず、特性が変動することがなくなる。ゲート配線１０３は、第１のゲート電極１１１で使用する第１の電極層で形成しても良いし、第２のゲート電極１１７で使用する第３の電極層で形成しても良い。しかし、ゲート配線１０３と転送配線１０４、バイアス配線１０５や光検出素子１０１の下部電極との間で形成される容量を小さくするためには、第１のゲート電極１１１で使用する第１の電極層で形成することが望ましい。
【００１６】
本実施形態では、特に光検出素子に可視光を光電変換する材料を用いた場合、ＴＦＴのソース・ドレイン間のギャップ部に光が入射しない方が望ましいため、ＴＦＴの上部に配置する光検出素子の下部電極に使用する下部電極層や、ＴＦＴの第２のゲート電極として使用する電極層には、ＩＴＯ等の透明電極層では形成せず、例えばＡｌやＭｏのような光の透過しない金属層を用いることが望ましい。
【００１７】
図２は図１のＡ−Ａ線に沿った断面図である。
【００１８】
各層は、不図示の絶縁基板上に形成される。上部には蛍光体層１７５が、右部にＴＦＴ１０２が、左部に光検出素子１０１が右部のＴＦＴ１０２を覆う形で配置している。ＴＦＴ１０２はボトムゲート型の構造で、下から第１の電極層から成る第１のゲート電極１１１、第１の絶縁層１１２、第１の真性半導体層１１３、第１のｎ型半導体層１１４、第２の電極層１１５から成るソース・ドレイン電極、第２の絶縁膜１１６、第３の電極層から成る第２のゲート電極１１７で構成されている。
【００１９】
光検出素子１０１は、下から第４の電極層１２２、第４の絶縁層１２３、第２の真性半導体層１２４、第２のｎ型半導体層１２５で構成されている。第２のｎ型半導体層１２５には低抵抗でバイアスを印加できる第５の電極層１２６から成るバイアス配線と接続されている。この構成は、ｎ型半導体層が例えばマイクロクリスタルｎ型半導体層のように抵抗が低い場合に可能である。また、ｎ型半導体層がアモルファスシリコンｎ型半導体層のように抵抗が高い場合、ｎ型半導体層の上部全面に電極層が必要になる。この電極層は可視光を十分に透過させる透明電極層である、例えばＩＴＯ層を用いると良い。ＴＦＴ１０２のドレイン電極（図２の第２の電極層１１５の左部分）は、光検出素子１０１の第４の電極層１２２から成る電極と接続されている。なお、下部には第３の絶縁層１２１、上部には第５の絶縁層１２７が配置される。
【００２０】
このような構成の固体撮像装置では、蛍光体で放射線から変換された可視光が光検出素子１０１に入射すると、真性半導体層内でエレクトロンとホールが生成される。ここで、例えば光検出素子１０１の第２のｎ型半導体層１２５又はその上部に配置された例えばＩＴＯを用いた電極層が定電位に固定されていた場合、第４の電極層１２２から成る光検出素子１０１の下部電極が電位変動を起こす。ＴＦＴを介してこの電位変動を読み取ることで画像を表示することができるが、この電位変動がＴＦＴのソース・ドレイン間のギャップ部上で起こると、ＴＦＴのバックチャネル効果を引き起こし、ＴＦＴの閾値電圧を変化させる要因となる。そこで、図２における第３の電極層から成る第２のゲート電極１１７をＴＦＴのソース・ドレイン間のギャップ上と光検出素子の下部電極の間に、絶縁膜を介して配置し、第１の電極層から成るＴＦＴの第１のゲート電極１１１と接続することで、光検出素子の影響を防止することができる。
【００２１】
図３は、図１における画素の平面構成から更に特性を向上させたレイアウト図である。
【００２２】
ＴＦＴ１０２は、ソース電極、ドレイン電極、第１のゲート電極、第２のゲート電極の、４つの電極で構成されている。ここで、特に光検出素子とＴＦＴから成る光電変換素子では、転送配線１０４にかかる容量が大きくなると光検出素子で発生した電荷を読み出す時にノイズが大きくなることが分かっている。そこで、図３に示すように、ＴＦＴのソース電極−ドレイン電極間のチャネル部を、第１のゲート電極１１１と第２のゲート電極１１７により挟み込み、かつ第２のゲート電極１１７がＴＦＴのソース電極１１５ａと重ならないことで、光検出素子からのＴＦＴへの影響を防止し、かつ転送配線１０４との間に発生する容量を小さくし、固体撮像装置の性能を維持している。
【００２３】
図４は図３のＢ−Ｂ線に沿った断面図である。
【００２４】
各層は、不図示の絶縁基板上に形成される。第３の電極層から成る第２のゲート電極１１７をＴＦＴのソース・ドレイン間のギャップ上に配置し、第１の電極層から成るＴＦＴ１０２の第１のゲート電極１１１と接続することで、光検出素子の影響を防止することができる。また、第２のゲート電極が転送配線と接続されたソース電極１１５ａと重ならないように配置することで、第２のゲート電極１１７とソース電極１１５ａ間で発生する容量を抑えることができるため、転送配線１０４にかかる容量を最小限としている。これは、第２のゲート電極１１７をソース電極１１５ａに被せ、第１のゲート電極がソース電極１１５ａと重ならないように配置しても良いし、ＴＦＴの転送能力が十分であれば、第２のゲート電極１１７と第１のゲート電極双方ともソース電極１１５ａに重ならないように配置しても良い。
【００２５】
次に、固体撮像装置のセンサパネルとその周辺回路について説明する。
【００２６】
図５は、本発明の実施形態１における固体撮像装置の簡易等価回路図と周辺回路図である。
【００２７】
中央に等価回路を含むセンサパネル１８１と、前記センサパネル１８１外の周囲に信号処理回路１８２、ゲートドライバ回路１８３、リフレッシュドライバ回路１８４を配置している。パネル内の転送配線１０４は、図５の上下に配置した信号処理回路１８２で処理されており、パネル内のゲート配線１０３はゲートドライバ回路１８３で制御されており、パネル内のバイアス配線１０５はリフレッシュドライバ回路１８４で制御されている。転送配線１８４は上下に２分割され、上下別々の信号処理回路１８２に接続されている。また、バイアス配線１０５は、上下に分割された分割位置から全画素に引き回されている。このバイアス配線１０５は信号処理回路内に設け、引き回しても良い。ゲート配線１０３は左部に配置されたゲートドライバ回路１８３により制御されているが、ゲートドライバ回路１８３を左右に配置し双方向から制御しても良いし、中央部で分割し左右独立に制御しても構わない。
【００２８】
［実施形態２］
図６は、本発明の実施形態２における固体撮像装置の一対の光検出素子とＴＦＴを含む画素の平面構成を示すレイアウト図である。
【００２９】
本実施形態の光検出素子は可視光を電荷に変換する素子で、上部には放射線を可視光に変換する波長変換体としての蛍光体層を配置している。
【００３０】
ＴＦＴ１０２は、ソース電極、ドレイン電極、第１のゲート電極、第２のゲート電極の４つの電極で構成されている。蓄積された電荷を読み取り処理をする信号処理回路に接続されている転送配線１０４はＴＦＴのソース電極１１５ａと接続されている。また、ＴＦＴのＯＮ／ＯＦＦを制御するゲートドライバ回路１８３と接続されているゲート配線１０３は、ＴＦＴの第１のゲート電極１１１に接続されており、同時にスルーホール１０６を介して第２のゲート電極１１７と画素毎に接続している。更に、光検出素子１０２は下から電極層・絶縁層・真性半導体層・ｎ型半導体層から成るＭＩＳ型光検出素子で、この光検出素子を構成する２つの電極の内、一方の電極はＴＦＴのドレイン電極１１５ｂと、他方の電極はセンサに電圧を印加するバイアス配線１０５と接続されている。
【００３１】
光検出素子１０１の下部電極はＴＦＴ１０２上には配置しておらず、ＴＦＴ１０２は、下から絶縁膜、真性半導体層、ｎ型半導体層、電極層という構成をとっている。しかし、第２のゲート電極１１７がないと、放射線が入射した際に、絶縁膜と真性半導体層の特にソース・ドレイン電極上の界面に、本実施形態ではホールが蓄積されるため、ＴＦＴに影響を及ぼし閾値電圧を変化させる要因となる。そこで、本図のように、ＴＦＴのソース電極−ドレイン電極間のチャネル部を、第１のゲート電極１１１と第２のゲート電極１１７により挟み込むことで、ＴＦＴの上部に配置した光検出素子内でエレクトロンとホールが発生し、光検出素子を構成する、特にソース・ドレイン電極上の絶縁膜と真性半導体層の界面にエレクトロンやホールが蓄積されても、下部にあたるＴＦＴは影響を受けず、特性が変動することがなくなる。
【００３２】
本実施形態では、特に光検出素子に可視光を光電変換する材料を用いた場合、ＴＦＴのソース・ドレイン間のギャップ部に光が入射しない方が望ましいため、ＴＦＴの上部に配置する光検出素子の下部電極に使用する下部電極層や、ＴＦＴの第２のゲート電極として使用する電極層には、ＩＴＯ等の透明電極層では形成せず、例えばＡｌやＭｏのような光の透過しない金属層を用いることが望ましい。
【００３３】
図７は図６のＣ−Ｃ線に沿った断面図である。
【００３４】
各層は、不図示の絶縁基板上に形成される。上部には不図示であるが蛍光体層が配置されており、右部にＴＦＴ１０２が、左部に光検出素子１０１が右部のＴＦＴ１０２を覆う形で配置している。ＴＦＴ１０２はボトムゲート型の構造で、下から第１の電極層から成る第１のゲート電極１１１、第１の絶縁層１１２、第１の真性半導体層１１３、第１のｎ型半導体層１１４、第２の電極層１１５から成るソース・ドレイン電極、第２の絶縁層１１６、第３の電極層から成る第２のゲート電極１１７で構成されている。
【００３５】
光検出素子１０１は、下から第３の電極層１３１、第３の絶縁層１３２、第２の真性半導体層１３３、第２のｎ型半導体層１３４、第４の電極層１３５で構成されている。第４の電極層１３５には低抵抗でバイアスを印加できる第５の電極層１３６から成るバイアス配線と接続されている。第４の電極層１３５には、可視光を十分に透過させる透明電極層である、例えばＩＴＯ層を用いると良い。ＴＦＴ１０２上部に配置された第３の電極層である第２のゲート電極１１７は、光検出素子の下部電極層と同じ層である第３の電極層１３１で同時に形成している。ＴＦＴのドレイン電極１１５ｂは、光検出素子の第３の電極層１３１から成る電極と接続されている。なお、上部には第４の絶縁層１３７が配置される。
【００３６】
このような構成の固体撮像装置では、蛍光体で放射線から変換された可視光が光検出素子に入射すると、真性半導体層内でエレクトロンとホールが生成される。ここで、第２のゲート電極がない場合、例えば光検出素子の第４の電極層１３５が定電位に固定されていると、第３の電極層１３１から成る光検出素子の下部電極が電位変動を起こすと同時に、ＴＦＴのソース・ドレイン電極上で、第３の絶縁層１３２と第２の真性半導体層１３３の界面にホールが蓄積されてしまう。この影響により、ＴＦＴのバックチャネル効果を引き起こし、ＴＦＴの閾値電圧を変化させてしまう。そこで、図７における第３の電極層から成る第２のゲート電極１１７をＴＦＴのソース・ドレイン間のギャップ上と光検出素子の間に、絶縁膜を介して配置し、第１の電極層から成るＴＦＴの第１のゲート電極１１１と接続することで、光検出素子の影響を防止することができる。
【００３７】
［実施形態３］
図８は、本発明の実施形態３における固体撮像装置の一対の光検出素子とＴＦＴを含む画素の断面図である。
【００３８】
平面構成を示すレイアウト図は第１の実施形態と同様である。本実施形態の光検出素子は可視光を電荷に変換する素子で、各層は、不図示の絶縁基板上に形成され、上部には放射線を可視光に変換する不図示の蛍光体層を配置している。
【００３９】
右部にＴＦＴ１０２が、左部に光検出素子１０１が右部のＴＦＴ１０２を覆う形で配置している。ＴＦＴ１０２はボトムゲート型の構造で、下から第１の電極層から成る第１のゲート電極１１１、第２の絶縁層１１２、第１の真性半導体層１１３、第１のｎ型半導体層１１４、第２の電極層１１５から成るソース・ドレイン電極、第２の絶縁層１１６、第３の電極層から成る第２のゲート電極１１７で構成されている。
【００４０】
光検出素子１０１は、下から第４の電極層１４２、第２のｎ型半導体層１４３、第２の真性半導体層１４４、ｐ型半導体層１４５、第５の電極層１４６で構成されたＰＩＮ型光検出素子である。第５の電極層１４５には低抵抗でバイアスを印加できる第６の電極層１４７から成るバイアス配線と接続されている。第５の電極層１４５には、可視光を十分に透過させる透明電極層である、例えばＩＴＯ層を用いると良い。ＴＦＴのドレイン電極は、光検出素子の第４の電極層１４２から成る電極と接続されている。なお、下部には第３の絶縁層１３１、上部には第５の絶縁層１４８が配置される。
【００４１】
このような構成の固体撮像装置では、蛍光体で放射線から変換された可視光が光検出素子１０１に入射すると、真性半導体層内でエレクトロンとホールが生成される。ここで、第２のゲート電極１１７がない場合、例えば光検出素子１０１の第５の電極層１４６が定電位に固定されていると、第４の電極層１４２から成る光検出素子の下部電極が電位変動を起こす影響で、ＴＦＴのバックチャネル効果を引き起こし、ＴＦＴの閾値電圧を変化させてしまう。そこで、図８における第３の電極層から成る第２のゲート電極１１７をＴＦＴのソース・ドレイン間のギャップ上と光検出素子１０１の下部電極の間に、絶縁膜を介して配置し、第１の電極層から成るＴＦＴの第１のゲート電極１１１と接続することで、光検出素子１０１の影響を防止することができる。
【００４２】
また、本実施形態において、光検出素子は放射線を直接光電変換する直接変換材料でも良く、この場合は前記記載の上部に配置する蛍光体層（不図示）は配置する必要が無くなる。
【００４３】
［実施形態４］
図９は、本発明の実施形態４における固体撮像装置において、１つの光検出素子と２つのＴＦＴが対となる画素の平面構成を示すレイアウト図である。
【００４４】
本実施形態の光検出素子は可視光を電荷に変換する素子で、上部には放射線を可視光に変換する蛍光体層を配置している。
【００４５】
ＴＦＴ１０７，１０８は、ソース電極、ドレイン電極、第１のゲート電極、第２のゲート電極の４つの電極で構成されている。右上のＴＦＴ１０８は、光検出素子１０１に蓄積された電荷を信号処理回路に転送するため、左下のＴＦＴ１０７は光検出素子１０１で蓄積された電化を転送した後、光検出素子１０１をリセットするために設置されたものである。ソース電極１１５ａと接続された転送配線１０４は、蓄積された電荷を読み取り処理をする信号処理回路まで引き回されている。また、ＴＦＴのＯＮ／ＯＦＦを制御するゲートドライバ回路と接続されているゲート配線１０３は、ＴＦＴの第１のゲート電極１１１に接続されており、同時にスルーホール１０６を介して画素毎にいる第２のゲート電極１１７とそれぞれ接続している。
【００４６】
更に、光検出素子１０１は下から電極層・絶縁層・真性半導体層・ｎ型半導体層から成るＭＩＳ型光検出素子で、この光検出素子を構成する２つの電極の内、一方の電極は２つのＴＦＴのドレイン電極と、他方の電極はセンサに電圧を印加するバイアス配線１０５と接続されている。ここで、第２のゲート電極１１７がないと、放射線が入射した際に、光検出素子の下部電極が電位変動を起こすため、ＴＦＴに影響を及ぼし閾値電圧を変化させる要因となる。そこで、本図のように、右上部・左下部双方のＴＦＴにおいて、ソース電極−ドレイン電極間のチャネル部を、第１のゲート電極１１１と第２のゲート電極１１７により挟み込むことで、ＴＦＴの上部に配置した光検出素子に放射線から変換された可視光が照射されても下部にあたるＴＦＴは影響を受けず、特性が変動することがなくなる。
【００４７】
本実施形態では、特に光検出素子に可視光を光電変換する材料を用いた場合、ＴＦＴのソース・ドレイン間のギャップ部に光が入射しない方が望ましいため、ＴＦＴの上部に配置する光検出素子の下部電極に使用する下部電極層や、ＴＦＴの第２のゲート電極として使用する電極層には、ＩＴＯ等の透明電極層では形成せず、例えばＡｌやＭｏのような光の透過しない金属層を用いることが望ましい。
【００４８】
図１０は、図９のＤ−Ｄ線に沿った断面図である。
【００４９】
各層は、不図示の絶縁基板上に形成される。上部に光検出素子１０１が左右のＴＦＴを覆う形で配置している。右部は転送用のＴＦＴ１０７、左部はリセット用のＴＦＴ１０８である。双方ともＴＦＴはボトムゲート型の構造で、下から第１の電極層から成る第１のゲート電極１１１、第２の絶縁層１１２、第１の真性半導体層１１３、第１のｎ型半導体層１１４、第２の電極層１１５から成るソース・ドレイン電極、第２の絶縁層１１６、第３の電極層から成る第２のゲート電極１１７で構成されている。
【００５０】
光検出素子は、下から第４の電極層１２２、第４の絶縁層１２３、第２の真性半導体層１２４、第２のｎ型半導体層１２５、第５の電極層１２６で構成されている。第５の電極層１２６には低抵抗でバイアスを印加できる第６の電極層１２８から成るバイアス配線と接続されている。第５の電極層１２６には、可視光を十分に透過させる透明電極層である、例えばＩＴＯ層を用いると良い。ＴＦＴのドレイン電極は、光検出素子の第４の電極層１２２から成る電極と接続されている。なお、下部には第３の絶縁層１２１、上部には第５の絶縁層１２７が配置される。
【００５１】
このような構成の固体撮像装置では、蛍光体で放射線から変換された可視光が光検出素子に入射すると、真性半導体層内でエレクトロンとホールが生成される。ここで、第２のゲート電極１１７がない場合、例えば光検出素子の第２のｎ型半導体層が定電位に固定されていると、第４の電極層がから成る光検出素子の下部電極が電位変動を起こす影響で、ＴＦＴのバックチャネル効果を引き起こし、ＴＦＴの閾値電圧を変化させてしまう。そこで、図１０における第３の電極層から成る第２のゲート電極１１７を左右のＴＦＴの、ソース・ドレイン間のギャップ上と光検出素子の下部電極の間に、絶縁膜を介して配置し、第１の電極層から成るＴＦＴの第１のゲート電極１１１と接続することで、光検出素子の影響を防止することができる。
【００５２】
また、本実施形態において、ＰＩＮ型の光検出素子でも良く、また、放射線を直接光電変換する直接変換材料でも良い。ただし、直接変換材料を用いた場合は前記記載の上部に配置する蛍光体層（不図示）は配置する必要が無くなる。
【００５３】
［実施形態５］
図１１は、本発明の実施形態４の固体撮像装置において、一対の光検出素子とＴＦＴを含む画素の断面図である。
【００５４】
平面構成を示すレイアウト図は実施形態１と同様である。本実施形態の光検出素子は可視光を電荷に変換する素子で、各層は、不図示の絶縁基板上に形成される。上部には放射線を可視光に変換する不図示の蛍光体層を配置している。
【００５５】
右部にＴＦＴ１０２が、左部に光検出素子１０１が右部のＴＦＴ１０２を覆う形で配置している。ＴＦＴ１０２はトップゲート型の構造で、下から、第１の電極層から成る第１のゲート電極１５１、第２の電極層１５３から成るソース・ドレイン電極、第１のｎ型半導体層１５４、第１の真性半導体層１５５、第２の絶縁層１５６、第３の電極層から成る第２のゲート電極１５７、第３の絶縁層１６１で構成されている。ソース・ドレイン電極の下部には、絶縁基板とチャネル部が直接接触しないよう、第１の絶縁層１５２が形成されている。また、第１の絶縁層１５２と絶縁基板の間には、第１の電極層である第１のゲート電極１５１が配置されており、絶縁基板内に含まれる微少イオンに対し影響を受けない構成をとっている。
【００５６】
光検出素子１０１は、下から第４の電極層１６２、第４の絶縁層１６３、第２の真性半導体層１６４、第２のｎ型半導体層１６５、第５の電極層１６６で構成されている。第５の電極層１６６には低抵抗でバイアスを印加できる第６の電極層から成るバイアス配線と接続されている。第５の電極層１６６には、可視光を十分に透過させる透明電極層である、例えばＩＴＯ層を用いると良い。ＴＦＴ１０２のドレイン電極は、光検出素子１０１の第４の電極層１６２から成る電極と接続されている。なお、下部には第３の絶縁層１６１、上部には第５の絶縁層１６７が配置される。
【００５７】
このような構成の固体撮像装置では、蛍光体で放射線から変換された可視光が光検出素子に入射すると、真性半導体層内でエレクトロンとホールが生成される。ここで、第２のゲート電極１５７がない場合、例えば光検出素子の第５の電極層１６６が定電位に固定されていると、第４の電極層１６２から成る光検出素子の下部電極が電位変動を起こす影響で、ＴＦＴのバックチャネル効果を引き起こし、ＴＦＴの閾値電圧を変化させてしまう。そこで、図１１における第３の電極層から成る第２のゲート電極１５７をＴＦＴのソース・ドレイン間のギャップ上と光検出素子の下部電極の間に、絶縁膜を介して配置し、第１の電極層から成るＴＦＴの第１のゲート電極１５１と接続することで、光検出素子の影響を防止することができる。
【００５８】
また、本実施形態において、光検出素子は放射線を直接光電変換する直接変換材料でも良く、この場合は前記記載の上部に配置する蛍光体層（不図示）は配置する必要が無くなる。
【００５９】
［実施形態６］
図１２は、本発明の実施形態６における模式的等価回路図である。
【００６０】
平坦化膜と金属膜５層を用いて、スイッチ用ＴＦＴ、ＭＩＳ型光検出素子、及びＭＩＳ型光検出素子に発生した電荷を受けるゲートとその電荷量に応じた信号を読み出すためのソース・ドレイン電極から成る読み出し用ＴＦＴを、形成した例を説明する。
【００６１】
図１２において、スイッチ用ＴＦＴ００１の共通の駆動配線２０１はスイッチ用ＴＦＴ００１のＯＮ、ＯＦＦを制御するゲートドライバ００２に接続されている。さらにＴＦＴ００１のソース又はドレイン電極は、読み出し用ＴＦＴ０１４を介して共通の信号配線２０２に接続されており、信号配線２０２はアンプＩＣ００３に接続されている。また、光検出素子００４の一方の電極は不図示の共通電極ドライバに接続されており、他方の電極は読み出し用ＴＦＴ０１４の制御電極（ゲート電極）と接続されている。また、リセット用ＴＦＴ０１５の制御電極は駆動配線２０３に、ソース又はドレイン電極の一方は読み出し用ＴＦＴ０１４の制御電極に、他方はリセット配線２０５に接続されている。
【００６２】
被検体に向けて入射された放射線は、被検体により減衰を受けて透過し、蛍光体層で可視光に変換され、この可視光が光検出素子００４に入射し、電荷に変換される。この電荷は、読み出し用ＴＦＴ０１４の制御電極に対し光照射量に見合った電位変動を発生させる。この電位変動により読み出し用ＴＦＴ０１４を流れる電流量が変化し、信号配線２０２を通じて読み出すことが出来る。スイッチ用ＴＦＴ００１は、読み出し用ＴＦＴ０１４のソース・ドレイン間に電圧を印加するスイッチ用として使用している。信号は、信号配線２０２に転送され、アンプＩＣ００３により外部に読み出される。信号読み出し後にリセット用ＴＦＴ０１５を駆動させ、リセット配線２０５を通じてリセット用ＴＦＴ０１５と接続された光検出素子００４の電極に電圧を印加することで、光検出素子に蓄積された電荷を除去することができる。
【００６３】
このような、ソースフォロアータイプの固体撮像装置では、第１の真性半導体層を含むＴＦＴと第２の真性半導体層を含む光検出素子の他に、複数のＴＦＴ（例えば、本実施形態では読み出し用ＴＦＴやリセット用ＴＦＴ）を配置する必要がある。また、回路内にコンデンサを配置することも可能である。このような場合は、前述のように平坦化膜と金属膜５層で形成することで設計のバリエーションを増やすことができる。例えば、スイッチ用ＴＦＴ・リセット用ＴＦＴ・コンデンサは下層で形成し、光検出素子と読み出し用ＴＦＴは上層で形成する等配置は自由に可能である。
【００６４】
しかし、同時に、上部に配置された光検出素子に可視光が入射した場合や、同じく上部に配置されたＴＦＴを動作させた場合、下部に配置したＴＦＴにバックチャネル効果を引き起こしてしまう。特に、ボトムゲート型のＴＦＴにおいては顕著で、ソース・ドレイン間のチャネル部上に光検出素子やＴＦＴが配置されるとＴＦＴの閾値電圧が安定せず、ソース・ドレイン間のリークを引き起こしてしまう。そこで、ソース・ドレインを挟み込む形で第１のゲート電極と第２のゲート電極を配置し、それぞれを画素毎に接続し駆動することで、周囲の外的作用からＴＦＴを保護することができる。
【００６５】
本実施形態によれば、少なくとも、第１の真性半導体層を含むＴＦＴ（例えばスイッチ用ＴＦＴやリセット用ＴＦＴ）とその上面の第２の真性半導体層と電極を含む光検出素子と、から成る固体撮像装置において、安定したＴＦＴを提供することが可能である。
【００６６】
なおここまでの各実施形態においては、第１のゲート電極と第２のゲート電極を接続して同一のゲートドライバに接続して駆動する形態を示したが、第１のゲート電極と第２のゲート電極をそれぞれ別ドライバーに接続して、例えば印加する電圧値を変化させたりすることも可能である。
【００６７】
［実施形態７］
実施形態７において、本発明の固体撮像装置の製造方法を説明する。
【００６８】
基板と前記基板上に配置されを光検出素子と、前記光検出素子に接続された複数の薄膜トランジスタとを有し、前記光検出素子の一部が前記薄膜トランジスタの少なくとも一部の上に重なって配置されており、前記薄膜トランジスタはソース電極、ドレイン電極、第１のゲート電極と、前記ソース電極・ドレイン電極に対しボトム電極である第１のゲート電極と反対側に配置した第２のゲート電極から成ることを特徴とする固体撮像装置の製造方法は、次の（１）〜（７）の工程から成っている。
【００６９】
（１）基板上に、光検出素子のセンサ電極、薄膜トランジスタのゲート電極用の導電膜を形成する工程
（２）前記導電膜をパターニングすることにより、前記光検出素子のセンサ電極、前記薄膜トランジスタの第１のゲート電極を形成する工程
（３）前記基板の上方に、前記光検出素子の共通電極、前記薄膜トランジスタのソース電極及びドレイン電極用の導電膜を形成する工程
（４）前記導電膜をパターニングすることにより、前記共通電極を形成する工程
（５）前記導電膜を更にパターニングすることにより、前記前記薄膜トランジスタのソース電極及びドレイン電極を形成する工程
（６）前記導電膜上の絶縁膜の更に上方に、前記第２のゲート電極用の導電膜を形成する工程
（７）前記導電膜をパターニングすることにより、前記第２のゲート電極を形成する工程
以上、本発明の実施の形態について説明したが、本発明の好適な実施の態様を以下のとおり列挙する。
【００７０】
［実施態様１］  光検出素子と前記光検出素子に接続された１つ以上の薄膜トランジスタとを１画素に形成し、前記光検出素子の一部が前記薄膜トランジスタの少なくとも一部の上に積層されて配置し、前記薄膜トランジスタは、ソース電極、ドレイン電極、第１のゲート電極、及び前記ソース電極・ドレイン電極に対し前記第１のゲート電極と反対側に配置された第２のゲート電極から成ることを特徴とする固体撮像装置。
【００７１】
［実施態様２］  前記薄膜トランジスタは、少なくとも絶縁基板上に順に第１のゲート電極、絶縁層、半導体層、高不純物濃度半導体層、ソース・ドレイン電極、絶縁層、第２のゲート電極から成るダブルゲート型薄膜トランジスタであることを特徴とする実施態様１に記載の固体撮像装置。
【００７２】
［実施態様３］  前記第２のゲート電極は、前記ソース電極・ドレイン電極間のギャップ部の少なくとも一部を覆っていることを特徴とする実施態様１又は２に記載の固体撮像装置。
【００７３】
［実施態様４］  前記ソース電極又はドレイン電極の一方は信号処理回路につながる転送配線と接続されており、前記第２のゲート電極は前記転送配線と接続されたソース電極又はドレイン電極の一方と二次元的に重ならないことを特徴とする実施態様１〜３のいずれかに記載の固体撮像装置。
【００７４】
［実施態様５］  前記第２のゲート電極と前記第１のゲート電極は、ゲート配線により１つのゲートドライバ回路に接続されており、前記ゲートドライバ回路により制御されることを特徴とする実施態様１〜４のいずれかに記載の固体撮像装置。
【００７５】
［実施態様６］  前記第２のゲート電極が、光検出素子を構成する電極材料と同時に成膜されてなることを特徴とする実施態様１〜５のいずれかに記載の固体撮像装置。
【００７６】
［実施態様７］  前記光検出素子が、少なくとも絶縁層、半導体層、高不純物濃度半導体層で構成されていることを特徴とする実施態様１〜６のいずれかに記載の固体撮像装置。
【００７７】
［実施態様８］  前記光検出素子が、少なくとも第１の高不純物濃度半導体層、半導体層、第１の高不純物濃度半導体層と反対導電型の第２の高不純物濃度半導体層で構成されていることを特徴とする実施態様１〜６のいずれかに記載の固体撮像装置。
【００７８】
［実施態様９］  前記光検出素子が、放射線を直接光電変換する放射線検出素子であることを特徴とする実施態様１〜６のいずれかに記載の放射線撮像装置。
【００７９】
［実施態様１０］  実施態様１〜８のいずれかに記載された固体撮像装置の前記光検出素子上に、波長変換体を配置したことを特徴とする放射線撮像装置。
【００８０】
［実施態様１１］  基板と前記基板上に配置されを光検出素子と、前記光検出素子に接続された複数の薄膜トランジスタとを有し、
前記光検出素子の一部が前記薄膜トランジスタの少なくとも一部の上に重なって配置されており、
前記薄膜トランジスタはソース電極、ドレイン電極、第１のゲート電極と、前記ソース電極・ドレイン電極に対しボトム電極である第１のゲート電極と反対側に配置した第２のゲート電極から成ることを特徴とする固体撮像装置の製造方法であって、
前記基板上に、前記光検出素子のセンサ電極、前記薄膜トランジスタのゲート電極用の導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記光検出素子のセンサ電極、前記薄膜トランジスタの第１のゲート電極を形成する工程と、
前記基板の上方に、前記光検出素子の共通電極、前記薄膜トランジスタのソース電極及びドレイン電極用の導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記共通電極を形成する工程と、
前記導電膜を更にパターニングすることにより、前記前記薄膜トランジスタのソース電極及びドレイン電極を形成する工程と、
前記導電膜上の絶縁膜の更に上方に、前記第２のゲート電極用の導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記第２のゲート電極を形成する工程と、
を有することを特徴とする固体撮像装置の製造方法。
【００８１】
【発明の効果】
以上説明したように、本発明によれば、光検出素子とＴＦＴからなり、光検出素子がＴＦＴの一部又は全てに重なるように配置されている固体撮像装置において、ＴＦＴのソース・ドレイン電極間のギャップ部を上下に配置した第１のゲート電極と第２のゲート電極で挟みこむことで、上部に配置された光検出素子の外的作用に対し、ＴＦＴの閾値電圧を変化させず、安定したＴＦＴ特性を確保することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１における固体撮像装置の画素の平面図
【図２】図１中のＡ−Ａ線に沿った断面図
【図３】本発明の実施形態１の別の例における固体撮像装置の画素の平面図
【図４】図３中のＢ−Ｂ線に沿った断面図
【図５】本発明の実施形態１における固体撮像装置の簡易等価回路図と周辺回路図
【図６】本発明の実施形態２における固体撮像装置の画素の平面図
【図７】図６中のＣ−Ｃ線に沿った断面図
【図８】本発明の実施形態３における固体撮像装置の画素の断面図
【図９】本発明の実施形態４における固体撮像装置の画素の平面図
【図１０】図９中のＤ−Ｄ線に沿った断面図
【図１１】本発明の実施形態５における固体撮像装置の画素の断面図
【図１２】本発明の実施形態６における模式的等価回路図
【符号の説明】
１０１  光検出素子
１０２，１０７，１０８  ＴＦＴ
１０３  ゲート配線
１０４  転送配線
１０５  バイアス配線
１１１  第１の電極層（第１のゲート電極）
１１２  第１の絶縁層
１１３  第１の真性半導体層
１１４  第１のｎ型半導体層
１１５  第２の電極層
１１５ａ  ソース電極
１１５ｂ  ドレイン電極
１１６  第２の絶縁層
１１７  第３の電極層（第２のゲート電極）
１２１  第３の絶縁層
１２２  第４の電極層
１２３  第４の絶縁層
１２４  第２の真性半導体層
１２５  第２のｎ型半導体層
１２６  第５の電極層
１２７  第５の絶縁層
１５１  第１の電極層（第１のゲート電極）
１５７  第３の電極層（第２のゲート電極）
１７５  蛍光体層
【図１】
2004265935.tif 000003
【図２】
2004265935.tif 000004
【図３】
2004265935.tif 000005
【図４】
2004265935.tif 000006
【図５】
2004265935.tif 000007
【図６】
2004265935.tif 000008
【図７】
2004265935.tif 000009
【図８】
2004265935.tif 000010
【図９】
2004265935.tif 000011
【図１０】
2004265935.tif 000012
【図１１】
2004265935.tif 000013
【図１２】
2004265935.tif 000014