(57)【要約】【課題】空乏層が界面準位発生部を含んでしまうことに起因した素子分離絶縁膜の下側表面に沿うリーク電流の発生が防止された半導体装置およびその製造方法を提供する。【解決手段】フィールド絶縁膜２によって囲まれた素子形成領域内にＮ型不純物拡散領域５を形成する。また、Ｎ型不純物拡散領域５の端部とフィールド酸化膜２の端部との間の領域において、バーズビーク部２ａの下側の界面準位発生部を含むようにＰ型不純物拡散領域４を形成する。それにより、ＰＮ接合部は、界面準位発生部から離れた位置に形成される。したがって、ＰＮ接合部に電圧が印加された場合にも、空乏層１０は界面準位発生部に到達しない。【選択図】　　　　図１
2004014861.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板内に設けられた、第１導電型の不純物を有する１または２以上の不純物拡散領域を含む第１不純物拡散領域と、
前記第１不純物拡散領域内に設けられた、一の素子形成領域を他の素子形成領域から分離する素子分離絶縁膜と、
前記第１不純物拡散領域内に設けられた、前記第１導電型の不純物とは逆の導電型の第２導電型の不純物を有する１または２以上の不純物拡散領域を含む第２不純物拡散領域とを備え、
前記素子分離絶縁膜と前記半導体基板とが接触する界面において、準位が発生している界面準位発生部を有し、
前記第１不純物拡散領域と前記第２不純物拡散領域との境界面を含むように形成される空乏層が、前記界面準位発生部に到達しないように、前記第１不純物拡散領域と前記第２不純物拡散領域との境界面の位置が設定されている、半導体装置。
【請求項２】
前記第１不純物拡散領域は、
第１導電型の不純物を有する第３不純物拡散領域と、
前記第２不純物拡散領域と前記素子分離絶縁膜との間に形成された、前記第３不純物拡散領域よりも不純物濃度が高い、第１導電型の不純物を有する第４不純物拡散領域とを含み、
前記第２不純物拡散領域と前記第４不純物拡散領域との境界面を含むように形成される空乏層が、前記界面準位発生部に到達しないように、前記第２不純物拡散領域と前記第４不純物拡散領域との境界面の位置が設定されている、請求項１に記載の半導体装置。
【請求項３】
前記第２不純物拡散領域は、
第２導電型の不純物を有する第５不純物拡散領域と、
該第５不純物拡散領域と前記素子分離絶縁膜との間に形成された、前記第５不純物拡散領域よりも不純物濃度が高い、第２導電型の不純物を有する第６不純物拡散領域とを含み、
前記第１不純物拡散領域と前記第６不純物拡散領域との境界面を含むように形成される空乏層が、前記界面準位発生部に到達しないように、前記第１不純物拡散領域と前記第６不純物拡散領域との境界面の位置が設定されている、請求項１に記載の半導体装置。
【請求項４】
前記第２不純物拡散領域は、
第２導電型の第７不純物拡散領域と、
該第７不純物拡散領域の下面に沿うように形成された、第２導電型の第８不純物拡散領域とを含み、
前記第１不純物拡散領域と前記第８不純物拡散領域との境界面を含むように形成される空乏層が、前記界面準位発生部に到達しないように、前記第１不純物拡散領域と前記第８不純物拡散領域との境界面の位置が設定されている、請求項１に記載の半導体装置。
【請求項５】
半導体基板内に、第１導電型の不純物を有する１または２以上の不純物拡散領域を含む第１不純物拡散領域を形成する第１工程と、
前記第１不純物拡散領域内に、一の素子形成領域を他の素子形成領域から分離する素子分離絶縁膜を形成する第２工程と、
前記第１不純物拡散領域内に、前記第１導電型の不純物とは逆の導電型の第２導電型の不純物を有する１または２以上の不純物拡散領域を含む第２不純物拡散領域を形成する第３工程とを備え、
前記第１工程〜前記第３工程の終了後には、
前記素子分離絶縁膜と前記半導体基板とが接触する界面において、準位が発生している界面準位発生部が形成されており、
前記第１不純物拡散領域と前記第２不純物拡散領域との境界面の位置は、前記第１不純物拡散領域と前記第２不純物拡散領域との境界面を含むように形成される空乏層が、前記界面準位発生部に到達しないような位置になっている、半導体装置の製造方法。
【請求項６】
前記第１工程は、
第１導電型の不純物を有する第３不純物拡散領域を形成する工程と、
前記第２不純物拡散領域と前記素子分離絶縁膜との間に、前記第３不純物拡散領域よりも不純物濃度が高い、第１導電型の不純物を有する第４不純物拡散領域を形成する工程とを含み、
前記第１工程〜前記第３工程の終了後には、前記第２不純物拡散領域と前記第４不純物拡散領域との境界面の位置は、前記第２不純物拡散領域と前記第４不純物拡散領域との境界面を含むように形成される空乏層が、前記界面準位発生部に到達しないような位置になっている、請求項１に記載の半導体装置の製造方法。
【請求項７】
前記第３工程は、
第２導電型の不純物を有する第５不純物拡散領域を形成する工程と、
該第５不純物拡散領域と前記素子分離絶縁膜との間に、前記第５不純物拡散領域よりも不純物濃度が高い、第２導電型の不純物を有する第６不純物拡散領域を形成する工程とを含み、
前記第１工程〜前記第３工程の終了後には、前記第１不純物拡散領域と前記第６不純物拡散領域との境界面の位置は、前記第１不純物拡散領域と前記第６不純物拡散領域との境界面を含むように形成される空乏層が、前記界面準位発生部に到達しないような位置になっている、請求項１に記載の半導体装置の製造方法。
【請求項８】
前記第３工程は、
第２導電型の第７不純物拡散領域を形成する工程と、
該第７不純物拡散領域の下面に沿うように、第２導電型の第８不純物拡散領域を形成する工程とを含み、
前記第１工程〜前記第３工程の終了後には、前記第１不純物拡散領域と前記第８不純物拡散領域との境界面の位置は、前記第１不純物拡散領域と前記第８不純物拡散領域との境界面を含むように形成される空乏層が、前記界面準位発生部に到達しないような位置になっている、請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、素子形成領域を分離するための素子分離絶縁膜を備えた半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来より、素子分離絶縁膜を有する半導体装置の一例として、固体撮像素子を有する半導体装置が用いられている。以下、固体撮像素子を有する半導体装置を例にして、従来の半導体装置を説明する。
【０００３】
図２０は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のイメージセンサを備えた固体撮像素子の回路構成図を示す図である。図２０に示すように、固体撮像素子は、単位画素または単位セルＣがマトリックス状に配置されている。また、固体撮像素子は、単位セルＣの各々が垂直シフトレジスタＶＳおよび水平シフトレジスタＨＳに接続されている。
【０００４】
各単位セルＣは、フォトダイオードＰＤ、転送スイッチＭ１、リセットスイッチＭ２、アンプＭ３および選択スイッチＭ４を有している。フォトダイオードＰＤは、入射光を電荷に変換するとともに、変換された電荷を蓄積する光電変換蓄積部に相当する機能を有している。転送スイッチＭ１は、この変換された電荷をアンプＭ３へ転送する機能を有している。
【０００５】
転送スイッチＭ１の制御は、垂直シフトレジスタＶＳからの信号により行なわれる。リセットスイッチＭ２は、蓄積された電荷を接地電極に流すことにより、フォトダイオードＰＤをリセットする機能を有している。アンプＭ３は、電荷の転送によって生成された電気信号の大きさを増幅する機能を有している。選択スイッチＭ４は、垂直シフトレジスタおよび水平シフトレジスタによって選択された場合に、ソース領域とドレイン領域とが導通して、電気信号を外部へ出力する。
【０００６】
なお、転送スイッチＭ１、リセットスイッチＭ２、アンプＭ３および選択スイッチＭ４の各々は、ＭＯＳトランジスタで構成されている。
【０００７】
図２１は、図２０のうち領域Ｒの具体的構成を示す上面図である。また、図２２は、図２１における切断線ＸＸＩＩ−ＸＸＩＩにおける断面図である。
【０００８】
図２１および図２２に示すように、Ｐ型半導体基板１０２の表面には、ＬＯＣＯＳ（ＬＯＣａｌ　Ｏｘｉｄａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ）法により、形成された素子分離絶縁膜１０３が形成されている。さらに、Ｐ型半導体基板１０２の表面には、フォトダイオードＰＤ、転送スイッチＭ１およびリセットスイッチＭ２が、並んで配置されている。
【０００９】
フォトダイオードＰＤは、Ｐ型半導体基板１０２とＮ型不純物拡散領域（Ｎ型活性領域）１０４とのＰＮ接合により構成されている。そして、Ｎ型不純物拡散領域１０４の上部（Ｐ型半導体基板１０２の表面近傍）には、Ｐ型不純物拡散領域（Ｐ型活性領域）１０５が形成されている。このＰ型不純物拡散領域１０５は、Ｐ型半導体基板１０２とＮ型不純物拡散領域１０４とのＰＮ接合の空乏層が、Ｐ型不純物拡散領域１０５の下面に到達しないような深さに形成されている。
【００１０】
転送スイッチＭ１は、Ｎ型ソース領域１０４、Ｎ型ドレイン領域（Ｎ型活性領域：なお、動作中浮遊状態となるときがあるのでＦＤ：Ｆｌｏａｔｉｎｇ　Ｄｉｆｆｕｓｉｏｎと表示される）１０６ａ、およびゲート電極層１０８ａを有している。Ｎ型ソース領域１０４とＮ型ドレイン領域１０６ａとは、所定の距離だけ隔離してＰ型半導体基板１０２内に形成されている。ゲート電極層１０８ａは、Ｐ型半導体基板１０２内のＮ型ソース領域１０４とＮ型ドレイン領域１０６ａとに挟まれる部分の上側のゲート絶縁層１０７の上に形成されている。
【００１１】
なお、フォトダイオードＰＤのＮ型不純物拡散領域１０４と転送スイッチＭ１のＮ型ソース領域１０４とは同一の領域であり、各素子の観点から別個に呼称しているにすぎない。
【００１２】
リセットスイッチＭ２は、１対のＮ型ソース／ドレイン領域１０６ａと、ゲート電極層１０８ｂとを有している。１対のＮ型ソース／ドレイン領域１０６ａは、互いに所定の距離を隔てるように半導体基板１０２の表面に形成されている。ゲート電極層１０８ｂは、１対のＮ型ソース／ドレイン領域１０６ａに挟まれる領域上にゲート絶縁層（図示せず）を介して形成されている。
【００１３】
なお、転送スイッチＭ１のＮ型ドレイン領域１０６ａと、リセットスイッチＭ２のＮ型ソース／ドレイン領域１０６ａの一方とも同一の領域であり、各素子の観点から別個に呼称しているにすぎない。
【００１４】
図２２に示すように、固体撮像素子のフローティングデフィジョン領域ＦＤであるＮ型ドレイン領域１０６ａには、素子分離絶縁膜１０３の端部が接している。素子分離絶縁膜１０３の端部には、素子分離絶縁膜１０３を形成するときの作用により、ストレスが生じている。このストレスにより、素子分離絶縁膜１０３のＰ型半導体基板１０２の主表面と平行な方向の端部においては、界面準位が発生している。
【００１５】
また、Ｎ型ドレイン領域１０６ａとＰ型半導体基板１０２とが接合するＰＮ接合部においては、空乏層が形成される。この空乏層が、素子分離絶縁膜１０３の端部の界面準位が発生している部分を含んでしまうと、素子分離絶縁膜１０３の下側表面に沿ってリーク電流が発生する。この発生したリーク電流により、固体撮像素子の性能が劣化するという問題が生じている。
【００１６】
この固体撮像素子のフローティングデフィジョン領域において生じる問題を、図２３および図２４を用いてより具体的に説明する。図２３には、固体撮像素子のフローティングデフィジョン領域としてのＮ型の不純物拡散領域２０５、および、Ｐ型半導体基板２０１の主表面が酸化されることによって形成された素子分離絶縁膜としてのフィールド酸化膜２０２のみが示されている。
【００１７】
図２３に示すように、フィールド酸化膜２０２は、Ｐ型半導体基板２０１の主表面から所定の深さの位置からＰ型半導体基板２０１の主表面から所定の高さの位置までにかけて形成されている。フィールド酸化膜２０２によって囲まれた素子形成領域には、Ｎ型不純物拡散領域２０５が形成されている。このＮ型不純物拡散領域２０５は、図２４に示すように、フィールド酸化膜２０２をマスクとして、Ｐ型半導体基板２０１の主表面に対して不純物注入が行なわれることによって形成されたものである。
【００１８】
したがって、フィールド酸化膜２０２の端部と、Ｎ型不純物拡散領域２０５の端部とは接している。そのため、図２３に示すように、Ｐ型半導体基板２０１とＮ型不純物拡散領域２０５とによって形成されるＰＮ接合部は、フィールド酸化膜２０２の端部、すなわち、いわゆるバーズビーク部２０２ａに接することになる。
【００１９】
その結果、ＰＮ接合部の近傍に形成された空乏層２１０は、界面準位発生部を含むことになる。したがって、バーズビーク部２０２ａとＮ型不純物拡散領域２０５およびＰ型半導体基板２０１との界面の準位に起因したリーク電流が発生する。その結果、固体撮像素子の性能が劣化する。
【００２０】
本発明は、上述の問題に鑑み考え出されたものであり、その目的は、素子分離絶縁膜と半導体基板との界面において準位が発生している部分が空乏層内に含まれてしまうことに起因したリーク電流の発生が抑制された半導体装置および半導体装置の製造方法を提供することである。
【００２１】
【課題を解決するための手段】
本発明の半導体装置は、半導体基板内に設けられた、第１導電型の不純物を有する１または２以上の不純物拡散領域を含む第１不純物拡散領域と、第１不純物拡散領域内に設けられた、一の素子形成領域を他の素子形成領域から分離する素子分離絶縁膜と、第１不純物拡散領域内に設けられた、第１導電型の不純物とは逆の導電型の第２導電型の不純物を有する１または２以上の不純物拡散領域を含む第２不純物拡散領域とを備えている。
【００２２】
また、本発明の半導体装置は、素子分離絶縁膜と半導体基板とが接触する界面において、準位が発生している界面準位発生部を有している。
【００２３】
また、第１不純物拡散領域と第２不純物拡散領域との境界面を含むように形成される空乏層が、界面準位発生部に到達しないように、第１不純物拡散領域と第２不純物拡散領域との境界面の位置が設定されている。
【００２４】
上記の構成によれば、半導体装置の動作時において、界面準位発生部が空乏層内に含まれてしまうことに起因したリーク電流の発生が抑制される。
【００２５】
また、第１不純物拡散領域が、第１導電型の不純物を有する第３不純物拡散領域と、第２不純物拡散領域と素子分離絶縁膜との間に形成された、第３不純物拡散領域よりも不純物濃度が高い、第１導電型の不純物を有する第４不純物拡散領域とを含んでいてもよい。また、第２不純物拡散領域と第４不純物拡散領域との境界面を含むように形成される空乏層が、界面準位発生部に到達しないように、第２不純物拡散領域と第４不純物拡散領域との境界面の位置が設定されていてもよい。
【００２６】
また、第２不純物拡散領域は、第２導電型の不純物を有する第５不純物拡散領域と、第５不純物拡散領域と素子分離絶縁膜との間に形成された、第５不純物拡散領域よりも不純物濃度が高い、第２導電型の不純物を有する第６不純物拡散領域とを含んでいてもよい。また、第１不純物拡散領域と第６不純物拡散領域との境界面を含むように形成される空乏層が、界面準位発生部に到達しないように、第１不純物拡散領域と第６不純物拡散領域との境界面の位置が設定されていてもよい。
【００２７】
本発明の半導体装置は、第２不純物拡散領域は、第２導電型の第７不純物拡散領域と、第７不純物拡散領域の下面に沿うように形成された、第２導電型の第８不純物拡散領域とを含んでいてもよい。また、第１不純物拡散領域と第８不純物拡散領域との境界面を含むように形成される空乏層が、界面準位発生部に到達しないように、第１不純物拡散領域と第８不純物拡散領域との境界面の位置が設定されていてもよい。
【００２８】
本発明の半導体装置の製造方法は、半導体基板内に、第１導電型の不純物を有する１または２以上の不純物拡散領域を含む第１不純物拡散領域を形成する第１工程と、第１不純物拡散領域内に、一の素子形成領域を他の素子形成領域から分離する素子分離絶縁膜を形成する第２工程と、第１不純物拡散領域内に、第１導電型の不純物とは逆の導電型の第２導電型の不純物を有する１または２以上の不純物拡散領域を含む第２不純物拡散領域を形成する第３工程とを備えている。
【００２９】
また、第１工程〜前記第３工程の終了後には、素子分離絶縁膜と半導体基板とが接触する界面において、準位が発生している界面準位発生部が形成されている。また、第１不純物拡散領域と第２不純物拡散領域との境界面の位置は、第１不純物拡散領域と第２不純物拡散領域との境界面を含むように形成される空乏層が、界面準位発生部に到達しないような位置になっている。
【００３０】
上記の半導体装置の製造方法によれば、前述の半導体装置を製造することができる。
【００３１】
また、前述の第１工程は、第１導電型の不純物を有する第３不純物拡散領域を形成する工程と、第２不純物拡散領域と前記素子分離絶縁膜との間に、第３不純物拡散領域よりも不純物濃度が高い、第１導電型の不純物を有する第４不純物拡散領域を形成する工程とを含んでいてもよい。
【００３２】
また、前述の第１工程〜前記第３工程の終了後には、第２不純物拡散領域と第４不純物拡散領域との境界面の位置は、第２不純物拡散領域と第４不純物拡散領域との境界面を含むように形成される空乏層が、界面準位発生部に到達しないような位置になっていてもよい。
【００３３】
また、前述の第３工程は、第２導電型の不純物を有する第５不純物拡散領域を形成する工程と、第５不純物拡散領域と素子分離絶縁膜との間に、第５不純物拡散領域よりも不純物濃度が高い、第２導電型の不純物を有する第６不純物拡散領域を形成する工程とを含んでいてもよい。
【００３４】
また、前述の第１工程〜第３工程の終了後には、第１不純物拡散領域と第６不純物拡散領域との境界面の位置は、第１不純物拡散領域と第６不純物拡散領域との境界面を含むように形成される空乏層が、界面準位発生部に到達しないような位置になっていてもよい。
【００３５】
また、前述の第３工程は、第２導電型の第７不純物拡散領域を形成する工程と、第７不純物拡散領域の下面に沿うように、第２導電型の第８不純物拡散領域を形成する工程とを含んでいてもよい。
【００３６】
また、前述の第１工程〜第３工程の終了後には、第１不純物拡散領域と第８不純物拡散領域との境界面の位置は、第１不純物拡散領域と第８不純物拡散領域との境界面を含むように形成される空乏層が、界面準位発生部に到達しないような位置になっていてもよい。
【００３７】
【発明の実施の形態】
以下、図に基づいて、本発明の実施の形態の半導体装置およびその製造方法を説明する。
【００３８】
（実施の形態１）
まず、図１および図２を用いて、実施の形態１の半導体装置およびその製造方法を説明する。図１には、固体撮像素子のフローティングデフィジョン領域としてのＮ型不純物拡散領域５、および、Ｐ型半導体基板１の主表面が酸化されることによって形成された素子分離絶縁膜としてのフィールド酸化膜２のみが示されている。なお、固体撮像素子の全体構成は、従来技術において、図２０〜図２２を用いて説明した固体撮像素子の構成と同様の構成である。
【００３９】
図１に示すように、本実施の形態の固体撮像素子は、Ｐ型半導体基板１の主表面の近傍にはフィールド酸化膜２が形成されている。このフィールド酸化膜２によって囲まれる領域が素子形成領域となる。
【００４０】
この素子形成領域には、フィールド酸化膜２をマスクとして不純物注入が行なわれた結果、Ｎ型不純物拡散領域５が形成されている。また、フィールド酸化膜２のＰ型半導体基板１の主表面に対して平行な方向の端部に形成されたバーズビーク部２ａには、Ｐ型半導体基板１の主表面を酸化した時の作用により界面準位が発生している。
【００４１】
その界面準位が発生している部分は、図１（図３、図６、図８、図１１、図１４、図１５、図１６、図１７および図１８においても同様）において、×印により示されている。また、バーズビーク部２ａの下面側には、界面準位発生部を含むように、Ｐ型半導体基板１の不純物濃度よりも大きな不純物濃度のＰ＋型不純物を含むＰ＋型不純物拡散領域４（Ｐ＋型ガードリング）が形成されている。
【００４２】
上記のような構造の本実施の形態の固体撮像素子によれば、Ｎ型不純物拡散領域５の両端部と素子分離絶縁膜２との間には、Ｐ＋型不純物拡散領域４が形成されている。そのため、図１に示すように、ＰＮ接合部は、Ｐ＋型半導体基板１とＮ型不純物拡散領域５との界面、および、Ｐ＋型不純物拡散領域４とＮ型不純物拡散領域５との界面それぞれを含んでいる。すなわち、ＰＮ接合部は、Ｐ＋型半導体基板１とＮ型不純物拡散領域５との界面、および、Ｐ＋型不純物拡散領域４とＮ型不純物拡散領域５との界面それぞれに沿って形成される。
【００４３】
したがって、ＰＮ接合部によって生じる空乏層は、図１の破線で示すようにフィールド酸化膜２のバーズビーク部２ａに接しないように形成される。すなわち、空乏層１０は、素子形成領域の端部よりも内側の領域において形成される。したがって、バーズビーク部２ａの下側面に形成された界面準位発生部に空乏層１０が達していない。その結果、フィールド酸化膜２の下側面に沿って生じるリーク電流の発生が防止される。したがって、固体撮像素子の性能を向上させることができる。
【００４４】
なお、本実施の形態の固体撮像素子の製造方法は、図２に示すように、フィールド酸化膜２の上側およびフィールド酸化膜２の端部よりも所定の距離だけ内側の領域にレジスト膜３を形成する。すなわち、バーズビーク部２ａの両側近傍はレジストに覆われていない状態にする。次に、レジスト膜３をマスクとして、Ｐ型半導体基板１の主表面から所定の深さまでＰ＋型の不純物拡散領域が形成されるように、フィールド酸化膜２を貫通してＰ＋型の不純物注入を行なう。その結果、Ｐ＋型不純物拡散領域４が形成される。
【００４５】
その後、レジスト膜３を除去し、フィールド酸化膜２をマスクとして、Ｎ型の不純物をＰ型半導体基板１の主表面に対して注入する。それにより、図１に示すようなＮ型不純物拡散領域５が得られる。なお、Ｐ＋型不純物拡散領域４にも、Ｎ型不純物が注入されるが、Ｐ＋型不純物拡散領域４のＰ＋型不純物の濃度が高いため、Ｐ＋型不純物拡散領域４は、Ｐ型を維持している。
【００４６】
（実施の形態２）
次に、図３〜図５を用いて実施の形態２の半導体装置およびその製造方法を説明する。
【００４７】
図３に示すように、実施の形態２の固体撮像素子の構造は、図１に示す実施の形態１の固体撮像素子の構造とほぼ同様である。しかしながら、Ｐ＋型不純物拡散領域４ａの構造と、図１に示す実施の形態１の固体撮像素子のＰ＋型不純物拡散領域４とは異なる。
【００４８】
図３に示す固体撮像素子によれば、実施の形態１の固体撮像素子と同様の原理により、ＰＮ接合部を含む空乏層１０が、バーズビーク部２ａの下側に発生した界面準位発生部を含まない。そのため、フィールド酸化膜２の下側面に沿って生じるリーク電流の発生が防止される。その結果、固体撮像素子の性能は向上する。
【００４９】
次に、図３に示す固体撮像素子の製造方法を、図４および図５を用いて説明する。
【００５０】
図３に示す固体撮像素子の製造方法においては、まず、図４に示すように、Ｐ型半導体基板１の主表面上に、膜厚１００Åの下敷酸化膜７を形成する。次に、下敷酸化膜７の上に、シリコン窒化膜８を形成する。次に、シリコン窒化膜８および下敷酸化膜７の両端から所定の距離をおいた位置からその位置よりも外側の位置までにかけてレジスト膜３を形成する。また、シリコン窒化膜８の上側であって、シリコン窒化膜８の端部よりも内側の領域にレジスト膜３を形成する。
【００５１】
その後、図４に示すような状態でレジスト膜３、下敷酸化膜７およびシリコン窒化膜８をマスクとして、Ｐ型半導体基板１の主表面に対して、Ｐ型半導体基板１を構成するＰ型不純物よりも不純物濃度が高いＰ＋型不純物の注入を行なう。それにより、Ｐ＋型不純物拡散領域４ａが半導体基板１の主表面から所定の深さにかけて形成される。次に、レジスト膜３を除去する。
【００５２】
その後、Ｐ型半導体基板１の主表面上に残存する下敷酸化膜７およびシリコン窒化膜８をマスクとして、Ｐ型半導体基板１の主表面を熱酸化することにより、フィールド酸化膜２を形成する。その結果、図５に示すように、フィールド酸化膜２のＰ型半導体基板１の主表面に平行な方向の端部の近傍に、Ｐ型不純物拡散領域４ａが形成された構造が得られる。
【００５３】
図５に示す構造において、フィールド酸化膜２をマスクとして、Ｐ型半導体基板１の主表面から所定の深さにかけてＮ型不純物を注入する。その結果、図３に示す構造が得られる。
【００５４】
なお、Ｐ＋型不純物拡散領域４ａにも、Ｎ型不純物が注入されるが、Ｐ＋型不純物拡散領域４ａのＰ＋型不純物の濃度が高いために、Ｐ＋型不純物拡散領域４ａは、Ｐ型を維持している。
【００５５】
（実施の形態３）
次に、図６および図７を用いて実施の形態３の半導体装置およびその製造方法を説明する。図６に示すように、本実施の形態の固体撮像素子は、Ｐ型半導体基板１の主表面の近傍にフィールド酸化膜２が形成されている。フィールド酸化膜２の端部にはバーズビーク部２ａが形成されている。
【００５６】
このバーズビーク部２ａの下側面においては、熱酸化時に形成された界面準位が発生している。その界面準位が発生している部分は、図６において、×印により示されている。また、フィールド酸化膜２により囲まれた素子形成領域には、Ｎ型不純物拡散領域５が形成されている。また、フィールド酸化膜２のバーズビーク部２ａに接するように、Ｎ＋型不純物拡散領域６（Ｎ＋型ガードリング）が形成されている。
【００５７】
上記のような本実施の形態の固体撮像素子の構造によれば、ＰＮ接合部は、Ｎ＋型不純物拡散領域６とＰ型半導体基板１との界面およびＮ型不純物拡散領域５とＰ型半導体基板１との界面それぞれを含むように形成される。すなわち、ＰＮ接合部は、Ｎ＋型不純物拡散領域６とＰ型半導体基板１との界面およびＮ型不純物拡散領域５とＰ型半導体基板１との界面それぞれに沿って形成される。その結果、空乏層１０は、バーズビーク部２ａには到達しない。すなわち、空乏層１０は、界面準位発生部を含まない。
【００５８】
したがって、本実施の形態の固体撮像素子においても、実施の形態１および２に固体撮像素子と同様に、バーズビーク部２ａの下側面に生じる界面準位に起因したリーク電流の発生が防止される。その結果、固体撮像素子の性能が向上する。
【００５９】
次に、図７を用いて、本実施の形態の固体撮像素子の製造方法を説明する。
本実施の形態の固体撮像素子の製造方法は、図７に示すように、フィールド酸化膜２の上側の領域およびフィールド酸化膜２の端部から所定の距離だけ離れた位置よりも内側の領域にのみレジスト膜３を形成する。
【００６０】
次に、レジスト膜３をマスクとして、フィールド酸化膜２の端部の近傍に、Ｎ型不純物拡散領域６に含まれるＮ型不純物の濃度よりも高い不純物濃度のＮ＋型不純物拡散領域６を形成する。それにより、図７に示す構造が得られる。その後、レジスト膜３を除去する。その後、フィールド酸化膜２をマスクとして、Ｎ型不純物を半導体基板１の主表面から所定の深さにかけて注入することにより、Ｎ型不純物拡散領域５を形成する。それにより、図６に示す構造が得られる。
【００６１】
（実施の形態４）
次に、図８〜図１０を用いて、実施の形態４の半導体装置の構造および製造方法を説明する。
【００６２】
本実施の形態の固体撮像素子は、図８に示すように、図６に示す実施の形態３の固体撮像素子の構造とほぼ同様である。しかしながら、図８に示す固体撮像素子においては、フィールド酸化膜２のバーズビーク部２ａの下側に形成されるＮ＋型不純物拡散領域６ａの構造が、図６に示す実施の形態３の固体撮像素子の構造のＮ＋型不純物拡散領域６と異なっている。
【００６３】
次に、図９および図１０を用いて、実施の形態４の固体撮像素子の製造方法を説明する。
【００６４】
本実施の形態の固体撮像素子の製造方法においては、まず、Ｐ型半導体基板１の主表面上に、膜厚１００Åの下敷酸化膜７を形成する。次に、下敷酸化膜７の上にシリコン窒化膜８を形成する。また、シリコン窒化膜８および下敷酸化膜７の端部から所定の距離をおいた位置よりも外側の領域にレジスト膜３を形成する。
【００６５】
また、シリコン窒化膜８の上側であって、シリコン窒化膜８の両端よりも内側の領域にレジスト膜３を形成する。次に、レジスト膜３、下敷酸化膜７およびシリコン窒化膜８をマスクとして、Ｎ＋型不純物をＰ型半導体基板１に対して注入する。それにより、Ｎ＋型不純物拡散領域６が形成される。それにより、図９に示す構造が得られる。
【００６６】
次に、レジスト膜３を除去する。その後、シリコン窒化膜８および下敷き酸化膜７をマスクとして、Ｐ型半導体基板１の主表面を熱酸化することにより、フィールド酸化膜２を形成する。それにより、フィールド酸化膜２の端部であるバーズビーク部２ａが、Ｎ＋型不純物拡散領域６ａに接するように形成される。それにより、図１０に示す構造が得られる。
【００６７】
その後、下敷き酸化膜７およびシリコン窒化膜８を除去する。その後、フィールド酸化膜２をマスクとして、Ｎ型不純物を半導体基板１の主表面から所定の深さにかけて注入することにより、Ｎ型不純物拡散領域５を形成する。それにより、図８に示す構造が得られる。
【００６８】
（実施の形態５）
次に、実施の形態５の半導体装置およびその製造方法を、図１１〜図１３を用いて説明する。図１１に示すように、本実施の形態の固体撮像素子は、Ｐ型半導体基板１の主表面の近傍にフィールド酸化膜２が形成されている。フィールド酸化膜２によって取囲まれる領域が素子形成領域となっている。
【００６９】
素子形成領域内には、Ｎ型不純物拡散領域５が形成されている。また、フィールド酸化膜２の下側面に沿うように、フィールド酸化膜２の下側面から所定の深さにかけてＰ＋型不純物拡散領域９ａが形成されている。Ｐ＋型不純物拡散領域９ａは、フィールド酸化膜２の下側面に沿って形成されている。また、フィールド酸化膜２の端部であるバーズビーク部２ａにＰ＋型不純物拡散領域９ａが接している。
【００７０】
上記のような本実施の形態の半導体装置によれば、ＰＮ接合部は、Ｎ型不純物拡散領域５とＰ型半導体基板１との界面、および、Ｎ型不純物拡散領域５とＰ＋型不純物拡散領域９ａとの界面それぞれに沿うように形成される。すなわち、ＰＮ接合部は、Ｎ型不純物拡散領域５とＰ型半導体基板１との界面、および、Ｎ型不純物拡散領域５とＰ＋型不純物拡散領域９ａとの界面それぞれを含むように形成される。
【００７１】
したがって、ＰＮ接合部に形成される空乏層１０は、バーズビーク部２ａの下側に形成される界面準位発生部には到達しない。その結果、実施の形態１〜４の半導体装置と同様に、空乏層１０が界面準位発生部を含むことに起因したリーク電流の発生が防止される。その結果、固体撮像素子の性能が向上する。
【００７２】
次に、本実施の形態の固体撮像素子の製造方法を説明する。本実施の形態の固体撮像素子の製造方法においては、まず、Ｐ型半導体基板１の主表面上に、膜厚１００Åの下敷酸化膜７を形成する。次に、下敷酸化膜７の上にシリコン窒化膜８を形成する。その後、シリコン窒化膜８の上にレジスト膜３を形成する。次に、レジスト膜３を用いて、シリコン窒化膜８および下敷酸化膜７をエッチングすることにより、図１２に示すように、シリコン窒化膜８および下敷酸化膜７を形成する。
【００７３】
次に、レジスト膜３、シリコン窒化膜８および下敷酸化膜７をマスクとして、Ｐ型半導体基板１の主表面に対してＰ＋型不純物を注入する。このとき、下敷酸化膜７の下側の領域にＰ型不純物が入り込むように、不純物注入は斜め注入により行なう。それにより、図１２に示すようなＰ＋型不純物拡散領域９が得られる。次に、レジスト膜３を除去する。
【００７４】
その後、下敷酸化膜７およびシリコン窒化膜８をマスクとして、Ｐ型半導体基板１を熱酸化することにより、フィールド酸化膜２を形成する。それにより、図１３に示すように、フィールド酸化膜２の下側面に沿って、不純物拡散領域９ａが形成された構造が得られる。次に、フィールド酸化膜２をマスクとして、半導体基板１の主表面に対して、Ｎ型不純物を注入する。それにより、図１１に示すように、Ｎ型不純物拡散領域５が形成される。
【００７５】
なお、Ｐ＋型不純物拡散領域９ａにも、Ｎ型不純物が注入されるが、Ｐ＋型不純物拡散領域９ａのＰ型不純物の濃度が高いために、Ｐ＋型不純物拡散領域９ａは、Ｐ型を維持している。
【００７６】
（実施の形態６）
次に、図１４を用いて実施の形態６の半導体装置およびその製造方法を説明する。実施の形態６の固体撮像装置は、Ｐ型半導体基板１の主表面の近傍にフィールド酸化膜２が形成されている。フィールド酸化膜２の端部にはバーズビーク部２ａが形成されている。バーズビーク部２ａの下側面には界面準位が発生している。その界面準位は、図１４において、×印により示されている。
【００７７】
また、素子分離絶縁膜２および素子形成領域の端部を覆うように、ゲート電極として機能する多結晶シリコン膜１１が、素子形成領域の両端近傍それぞれに形成されている。この多結晶シリコン膜１１の開口において露出するＰ型半導体基板１には、その主表面から所定の深さにかけてＮ型不純物拡散領域５が形成されている。
【００７８】
また、上記の固体撮像素子においては、Ｎ型不純物拡散領域５とＰ型半導体基板１との界面であるＰＮ接合部に沿って空乏層１０が形成される。この空乏層１０の幅ｔは、バーズビーク部２ａの先端とＰＮ接合部とＰ型半導体基板１の主表面とが交差する位置との間の距離Ｘよりも小さい。
【００７９】
なお、空乏層１０の幅ｔは、Ｎ型不純物拡散領域５の不純物濃度をＮｄとし、Ｐ型半導体基板１の不純物濃度をＮａとすれば、真空の誘電率ε０、シリコンの比誘電率εＳｉ、電荷量ｑ、ボルツマン定数ｋ、および絶対温度Ｔを用いて、次のような式により算出される。
【００８０】
【数１】
2004014861.tif 000003
【００８１】
したがって、固体撮像素子の動作時に、空乏層１０が形成されたとしても、空乏層１０はバーズビーク部２ａの下に発生する界面準位が発生している部分には到達しない。したがって、上記実施の形態１〜５の半導体装置と同様に、フィールド酸化膜２のバーズビーク部２ａの界面準位に起因したリーク電流が防止される。その結果、固体撮像素子の性能は向上する。
【００８２】
なお、本実施の形態の半導体装置の製造方法においては、ゲート電極になる多結晶シリコン膜１１に不純物を注入するとともに、Ｐ型半導体基板１に対して、Ｎ型不純物拡散領域５を形成するためのＮ型の不純物の注入が行なわれる。
【００８３】
（実施の形態７）
次に、図１５を用いて実施の形態７の半導体装置およびその製造方法を説明する。
【００８４】
図１５に示す実施の形態７の固体撮像素子は、図１４に示す実施の形態６の半導体装置の構造に比較して、多結晶シリコン膜１１の素子形成領域側の端部にサイドウォール絶縁膜１３が形成されていることが異なる。本実施の形態の固体撮像素子によっても、空乏層１０は、界面準位発生部に到達しない。したがって、上記実施の形態１〜６の固体撮像素子と同様に、フィールド酸化膜２の下側面に発生するリーク電流が防止される。その結果固体撮像素子の性能が向上する。
【００８５】
なお、図１５に示す固体撮像素子の製造方法においては、ゲート電極になる多結晶シリコン膜１１に不純物を注入するとともに、サイドウォール絶縁膜１３をマスクとして、Ｐ型半導体基板１に対して、Ｎ型不純物拡散領域５を形成するためのＮ型の不純物の注入が行なわれる。
【００８６】
（実施の形態８）
次に、図１６を用いて実施の形態８の半導体装置およびその製造方法を説明する。
【００８７】
本実施の形態の固体撮像素子は、Ｐ型半導体基板１の主表面の近傍にフィールド酸化膜２が形成されている。フィールド酸化膜２の端部にはバーズビーク部２ａが形成されている。フィールド酸化膜２の上側には多結晶シリコン膜１２が形成されている。また、フィールド酸化膜２によって囲まれる素子形成領域においては、Ｐ型半導体基板１の主表面から所定の深さにかけてＮ型不純物拡散領域５が形成されている。
【００８８】
また、Ｎ型不純物拡散領域５とＰ型半導体基板１とによって形成されるＰＮ接合部は、バーズビーク部２ａよりもさらに外側に位置するフィールド酸化膜２の下側面近傍において形成されている。したがって、半導体装置の動作時に空乏層１０が形成されても、バーズビーク部２ａの下側に生じる界面準位発生部には、空乏層１０が到達しない。
【００８９】
言い換えれば、バーズビーク部２ａの先端から空乏層１０の端部までの距離Ｙが、バーズビーク部２ａの先端から界面準位発生部の端部の距離よりも大きくなるように、ＰＮ接合部とフィールド酸化膜２の下側面との交点からバーズビーク部２ａの先端までの距離Ｚが設定されている。
【００９０】
したがって、本実施の形態の固体撮像素子においても、界面準位発生部に空乏層１０が到達しないため、フィールド酸化膜２の下側面に生じるリーク電流の発生が防止される。その結果、固体撮像素子の性能が向上する。
【００９１】
なお、図１６に示すような構造の固体撮像素子においては、ゲート電極になる多結晶シリコン膜１２に対してＮ型の不純物の注入を行なうとともに、Ｐ型半導体基板１に対してＮ型の不純物の注入を行なう。それにより、ゲート電極が形成されるとともに、バーズビーク部２ａを不純物が貫通することにより、バーズビーク部２ａ近傍のＮ型不純物拡散領域５が形成される。
【００９２】
（実施の形態９）
次に、図１７を用いて実施の形態９の半導体装置およびその製造方法を説明する。
【００９３】
図１７に示すように本実施の形態の固体撮像素子は、図１６に示す実施の形態８の固体撮像素子に比較して、多結晶シリコン膜１２の素子形成領域側の端部にサイドウォール絶縁膜が形成されていることが異なる。
【００９４】
図１７に示すような固体撮像素子においても、ＰＮ接合部で形成される空乏層１０が界面準位発生部には到達しない。したがって、上記実施の形態１〜８の半導体装置と同様にフィールド酸化膜２の下側面にリーク電流が発生することが防止される。その結果、固体撮像素子の性能が向上する。
【００９５】
なお、図１７に示す固体撮像素子のＮ型不純物拡散領域５は、ゲート電極になる多結晶シリコン膜１２にＮ型不純物が注入されるとともに、サイドウォール絶縁膜１３をマスクとして、Ｐ型半導体基板１の主表面に対して、Ｎ型不純物が注入されることにより形成される。そのとき、バーズビーク部２ａの端部をＮ型不純物が貫通する。それにより、ＰＮ接合部とフィールド酸化膜２との接触する部分は、フィールド酸化膜２の下側に入り込む。
【００９６】
（実施の形態１０）
次に、図１８を用いて実施の形態１０の半導体装置およびその製造方法を説明する。本実施の形態の固体撮像素子は、Ｐ型半導体基板１の主表面の近傍にフィールド酸化膜２が形成されている。フィールド酸化膜２によって取囲まれた領域によって素子形成領域が構成されている。また、フィールド酸化膜２の端部にはバーズビーク部２ａが形成されている。バーズビーク部２ａの下側面近傍には界面準位発生部が形成されている。
【００９７】
また、一方のバーズビーク部２ａの先端から他方のバーズビーク部２ａの先端までのＰ型半導体基板１内の領域にＮ型不純物拡散領域５が形成されている。また、Ｎ型不純物拡散領域５の下側には、Ｎ型不純物拡散領域５よりも不純物濃度が低いＮ−型不純物拡散領域１４が形成されている。Ｎ−型不純物拡散領域１４とＰ型半導体基板１との界面は、Ｎ−型不純物拡散領域１４とＮ型不純物拡散領域５との界面に沿って形成されている。
【００９８】
本実施の形態の固体撮像素子においては、Ｐ型半導体基板１とＮ−型不純物拡散領域１４との間にＰＮ接合部が形成されている。したがって、ＰＮ接合部によって空乏層１０が生じたとしても、空乏層１０は界面準位発生部にまで到達しない。したがって、上記実施の形態１〜９の固体撮像素子と同様に、フィールド酸化膜２の下側面に生じるリーク電流の発生が防止される。その結果、固体撮像素子の性能が向上する。
【００９９】
なお、図１８に示す半導体装置のＮ−型不純物拡散領域１４は、ゲート電極となる多結晶シリコン膜１５に対してＮ型不純物を注入する工程において、バーズビーク部２ａをＮ−型不純物が貫通するとともに、Ｐ型半導体基板にＮ型不純物が注入されることにより形成される。また、Ｎ型不純物拡散領域５は、フィールド酸化膜２をマスクとしてＰ型半導体基板１の主表面に対して、Ｎ型不純物が注入されることにより形成される。
【０１００】
（実施の形態１１）
図１９を用いて実施の形態１１の半導体装置の構造およびその製造方法を説明する。
【０１０１】
図１９に示すように、実施の形態１１の固体撮像素子の構造は、図１８を用いて示した実施の形態１０の固体撮像素子の構造とほぼ同様である。しかしながら、実施の形態１１の固体撮像素子の構造は、サイドウォール絶縁膜１３が設けられていることが実施の形態１０の固体撮像素子の構造と異なる。
【０１０２】
上記のような本実施の形態の固体撮像素子によっても、上記実施の形態１〜１０の固体撮像素子と同様に、空乏層１０が界面準位発生部にまで到達しない。したがって、フィールド酸化膜２の下側面に生じるリーク電流の発生が防止される。その結果、固体撮像素子の性能が向上する。
【０１０３】
なお、本実施の形態の固体撮像素子の製造方法においては、Ｎ−型不純物拡散領域１４は、ゲート電極となる多結晶シリコン膜１６にＮ型不純物を注入する工程において、サイドウォール絶縁膜１３をマスクとしてバーズビーク部２ａをＮ−型不純物が貫通するとともに、Ｐ型半導体基板１にＮ型不純物が注入されることにより形成される。また、Ｎ型不純物拡散領域５は、フィールド酸化膜２をマスクとして、Ｐ型半導体基板１の主表面に対して、Ｎ型不純物が注入されることにより形成される。
【０１０４】
なお、各実施の形態の半導体装置においては、素子分離絶縁膜の一例として、ＬＯＣＯＳ法によって形成されたフィールド酸化膜を例にして説明したが、素子形成領域を形成するために設けられる素子分離絶縁膜であれば、半導体基板１の主表面から所定の深さにかけて形成されたトレンチ内に埋め込まれたトレンチ分離絶縁膜であっても、実施の形態１〜１１に示した半導体装置と同様の効果を得ることができる。
【０１０５】
また、実施の形態１〜１１の半導体装置においては、フローティングディフュージョン領域として形成される不純物拡散領域は、Ｎ型不純物拡散領域を用いて説明した。しかしながら、その不純物拡散領域がＰ型である場合には、他の構成部分において、Ｐ型とＮ型とが逆になっている不純物拡散領域を有する半導体装置であれば、上記実施の形態１〜１１の半導体装置と同様の効果を得ることができる。
【０１０６】
また、実施の形態１〜１１の半導体装置においては、Ｎ型不純物は、ＰまたはＡｓ等のいずれの不純物であってもよく、また、Ｐ型不純物は、ＢまたはＢＦ２等のいずれの不純物であってもよい。
【０１０７】
また、各実施の形態の説明において、図面に半導体装置の各構成要素に符号を付しているが、同じ符号を付した構成要素は、同一の目的で形成されたものであり、ほぼ同一の機能を有するものとする。
【０１０８】
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１０９】
【発明の効果】
本発明の半導体装置およびその製造方法によれば、半導体装置の動作時において、界面準位発生部が空乏層内に含まれてしまうことに起因したリーク電流の発生が抑制される。
【図面の簡単な説明】
【図１】実施の形態１の半導体装置の構造を説明するための図である。
【図２】実施の形態１の半導体装置の製造方法を説明するための図である。
【図３】実施の形態２の半導体装置の構造を説明するための図である。
【図４】実施の形態２の半導体装置の製造方法を説明するための図である。
【図５】実施の形態２の半導体装置の製造方法を説明するための図である。
【図６】実施の形態３の半導体装置の構造を説明するための図である。
【図７】実施の形態３の半導体装置の製造方法を説明するための図である。
【図８】実施の形態４の半導体装置の構造を説明するための図である。
【図９】実施の形態４の半導体装置の製造方法を説明するための図である。
【図１０】実施の形態４の半導体装置の製造方法を説明するための図である。
【図１１】実施の形態５の半導体装置の構造を説明するための図である。
【図１２】実施の形態５の半導体装置の製造方法を説明するための図である。
【図１３】実施の形態５の半導体装置の製造方法を説明するための図である。
【図１４】実施の形態６の半導体装置の構造および製造方法を説明するための図である。
【図１５】実施の形態７の半導体装置の構造および製造方法を説明するための図である。
【図１６】実施の形態８の半導体装置の構造および製造方法を説明するための図である。
【図１７】実施の形態９の半導体装置の構造および製造方法を説明するための図である。
【図１８】実施の形態１０の半導体装置の構造および製造方法を説明するための図である。
【図１９】実施の形態１１の半導体装置の構造および製造方法を説明するための図である。
【図２０】固体撮像素子としてのＣＭＯＳ型のイメージセンサを備えた半導体装置の回路構成を示す図である。
【図２１】図２０のうち領域Ｒの具体的構成を示す上面図である。
【図２２】図２１における切断線ＸＸＩＩ−ＸＸＩＩにおける断面図である。
【図２３】従来の半導体装置の不純物拡散領域と素子分離絶縁膜との位置関係を説明するための図である。
【図２４】従来の半導体装置の製造方法において、フィールド酸化膜をマスクとして、半導体基板内に不純物拡散領域を形成することを説明するための図である。
【符号の説明】
１　Ｐ型半導体基板、２　フィールド酸化膜、２ａ　バーズビーク部、３　レジスト膜、４，４ａ　Ｐ型不純物拡散領域、５　Ｎ型不純物拡散領域、６，６ａＮ＋型不純物拡散領域、７　下敷酸化膜、８　シリコン窒化膜、９，９ａ　Ｐ＋型不純物拡散領域、１０　空乏層、１１，１２，１５，１６　多結晶シリコン膜、１３　サイドウォール絶縁膜、１４　Ｎ−型不純物拡散領域。
【図１】
2004014861.tif 000004
【図２】
2004014861.tif 000005
【図３】
2004014861.tif 000006
【図４】
2004014861.tif 000007
【図５】
2004014861.tif 000008
【図６】
2004014861.tif 000009
【図７】
2004014861.tif 000010
【図８】
2004014861.tif 000011
【図９】
2004014861.tif 000012
【図１０】
2004014861.tif 000013
【図１１】
2004014861.tif 000014
【図１２】
2004014861.tif 000015
【図１３】
2004014861.tif 000016
【図１４】
2004014861.tif 000017
【図１５】
2004014861.tif 000018
【図１６】
2004014861.tif 000019
【図１７】
2004014861.tif 000020
【図１８】
2004014861.tif 000021
【図１９】
2004014861.tif 000022
【図２０】
2004014861.tif 000023
【図２１】
2004014861.tif 000024
【図２２】
2004014861.tif 000025
【図２３】
2004014861.tif 000026
【図２４】
2004014861.tif 000027