(57)【要約】【課題】オペアンプの温度特性によるオフセットの補正時間の短縮化を図り、電流積算を高精度に行うことができるようにする。【解決手段】電流積算モードの場合、電流検出部２１により検出された電送路１１を流れる電流Ｉが、積分フィルタ部２２およびオペアンプ２５により第１の積分定数で積分され、Ａ／Ｄ変換部２６によりＡ／Ｄ変換されて、電流積算部２８により積算される。これに対して、オフセット検出モードの場合、オフセット検出部２３とオペアンプ２５により、第１の積分定数より小さい、０も含む第２の積分定数で、オペアンプ２５のオフセットが検出され、Ａ／Ｄ変換部２６によりＡ／Ｄ変換されて、オフセット計測部２９によりその値が取得される。本発明は、例えば、Ｓｍａｒｔ　Ｂａｔｔｅｒｙ　Ｓｙｓｔｅｍのバッテリーパックに適用可能である。【選択図】　　　図１
2004080692.tif 000002
【特許請求の範囲】
【請求項１】
オペアンプ、および、前記オペアンプに接続される、１つ以上のコンデンサを含む素子群から構成され、所定の電送路を流れる電流を検出し、検出した前記電流に対応するアナログの値を、第１の積分定数で積分して出力する積分回路と、
前記オペアンプ、および、前記素子群のうちの所定の一部の素子から構成され、前記第１の積分定数より小さい、０を含む第２の積分定数で、前記オペアンプのオフセットを検出し、検出した前記オフセットに対応するアナログの値を出力するオフセット検出回路と、
前記積分回路と、前記オフセット検出回路のうちのいずれか一方を選択する選択回路と、
前記積分回路と前記オフセット検出回路のうちの、前記選択回路により選択された回路から出力されたアナログの値を、Ａ／Ｄ変換するＡ／Ｄ変換回路と、
前記Ａ／Ｄ変換回路によりデジタル化されたデータが、前記積分回路の出力に対応するデータである場合、前記データの値を積算することで、前記電送路を流れる前記電流の積算値を演算し、前記デジタル化されたデータが、前記オフセット検出回路に対応するデータである場合、前記データの値に基づいて、前記オペアンプのオフセットの電圧値を演算するデジタル演算回路と
を備えることを特徴とする電子回路。
【請求項２】
前記積分回路を構成する前記素子群は、前記電送路を流れる電流を検出する検出抵抗をさらに有し、
前記選択回路は、
オン状態とされた場合、前記検出抵抗の両端を短絡し、オフ状態とされた場合、前記検出抵抗の短絡を解除する第１のスイッチと、
オフ状態とされた場合、前記電送路を前記積分回路から切り離し、オン状態とされた場合、前記電送路を前記積分回路に接続する第２のスイッチと、
オフ状態とされた場合、前記素子群を構成する前記コンデンサのうちの所定のものを、前記積分回路から切り離し、オン状態とされた場合、前記積分回路から切り離された前記コンデンサを、前記積分回路に接続する第３のスイッチと
を有し、
前記積分回路を選択する場合、前記第１のスイッチをオフ状態とし、前記第２のスイッチをオン状態とし、かつ、前記第３のスイッチをオン状態とし、
前記オフセット検出回路を選択する場合、前記第１のスイッチをオン状態とし、前記第２のスイッチをオフ状態とし、かつ、前記第３のスイッチをオフ状態とする
ことを特徴とする請求項１に記載の電子回路。
【請求項３】
前記第３のスイッチは、オフ状態とされた場合、前記素子群を構成する全ての前記コンデンサを、前記積分回路から切り離す
ことを特徴とする請求項２に記載の電子回路。
【請求項４】
前記Ａ／Ｄ変換回路、および前記デジタル演算回路は、マイクロコンピュータとして構成され、
前記マイクロコンピュータは、前記選択回路に対して、前記積分回路と前記オフセット検出回路のうちのいずれか一方を指定する指定情報を提供する指定手段をさらに有し、
前記選択回路は、前記積分回路と前記オフセット検出回路のうちの、前記指定手段より提供された前記指定情報に指定されている回路を選択する
ことを特徴とする請求項１に記載の電子回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子回路に関し、特に、サンプリング方式の電流積算回路において、オペアンプの温度特性によるオフセットの補正時間の短縮化を図り、電流積算を高精度に行うことができるようにした電子回路に関する。
【０００２】
【従来の技術】
近年、ノート型のパーソナルコンピュータに代表される情報処理装置と、その補助電源としてのバッテリー（電池）のインタフェース規格の１つとして、ＳＢＳ（Ｓｍａｒｔ　Ｂａｔｔｅｒｙ　Ｓｙｓｔｅｍ）が提唱されている。
【０００３】
このＳＢＳの規格が採用された情報処理装置には、バッテリーパックが設けられており、このバッテリーパックには、一般的に、その充放電電流を積算する回路（以下、電流積算回路と称する）が設けられている。
【０００４】
この電流積算回路は、「クーロンカウンタ方式」と称される方式が採用された回路（以下、クーロンカウンタ方式電流積算回路と称する）と、「サンプリング方式」と称される方式が採用された回路（以下、サンプリング方式電流積算回路と称する）の２つに大別される。
【０００５】
クーロンカウンタ方式電流積算回路は、サンプリング方式電流積算回路に比較して、精度がよいと言われているが、その回路構成が複雑であり、かつ、その回路の部品コストも高い。従って、電流積算回路として、回路構造が簡単で部品コストが安価なサンプリング方式電流積算回路が主流となっている。
【０００６】
【発明が解決しようとする課題】
しかしながら、サンプリング方式電流積算回路は、オペアンプを高ゲインで使用しているため、環境温度の変化に対するオペアンプの入力オフセットが無視できず、定期的にそのオフセットを測定して補正する必要がある。
【０００７】
これは、クーロンカウンタ方式も同様であるが、サンプリング方式電流積算回路には、さらに、以下のような問題点が発生する。
【０００８】
即ち、サンプリング方式電流積算回路では、変動した電流を積算する場合、オペアンプの積分定数を大きくする必要がある。それに伴い、サンプリング方式電流積算回路では、オペアンプの入力オフセットを計測する場合、その計測時間として、大きい値とされた積分定数に対応する時定数分の時間が必要になる。この計測時間は、電流積算においては、デッドタイムとなり、無視できない誤差が生じるという問題点が発生する。
【０００９】
そこで、従来、この問題点の解決策として、オフセットの計測が不要になる程の高精度に設計されたオペアンプを使用する第１の解決策、および、積分定数を電流積算に対して無視できる程度に小さくする第２の解決策が考えられている。
【００１０】
しかしながら、第１の解決策では、設計されたオペアンプは非常に精密で高価なものとなり、回路構造が簡単で部品コストが安価であるというサンプリング方式電流積算回路が有するメリットを生かせなくなるという課題がある。
【００１１】
また、第２の解決策では、積分定数が小さいため、変動する電流を積算する場合に誤差が大きくなるという課題がある。
【００１２】
即ち、上述した問題点の解決策として、上述した第１の解決策、および、第２の解決策も含めて、いまだ有効な解決策が考案されていないという課題がある。
【００１３】
本発明は、このような状況に鑑みてなされたものであり、サンプリング方式の電流積算回路において、オペアンプの温度特性によるオフセットの補正時間の短縮化を図り、電流積算を高精度に行うことができるようにするものである。
【００１４】
【課題を解決するための手段】
本発明の電子回路は、オペアンプ、および、そのオペアンプに接続される、１つ以上のコンデンサを含む素子群から構成され、所定の電送路を流れる電流を検出し、検出した電流に対応するアナログの値を、第１の積分定数で積分して出力する積分回路と、上述したオペアンプ、および、上述した素子群のうちの所定の一部の素子から構成され、第１の積分定数より小さい０を含む第２の積分定数で、オペアンプのオフセットを検出し、検出したオフセットに対応するアナログの値を出力するオフセット検出回路と、積分回路と、オフセット検出回路のうちのいずれか一方を選択する選択回路と、積分回路とオフセット検出回路のうちの、選択回路により選択された回路から出力されたアナログの値を、Ａ／Ｄ変換するＡ／Ｄ変換回路と、Ａ／Ｄ変換回路によりデジタル化されたデータが、積分回路の出力に対応するデータである場合、そのデータの値を積算することで、電送路を流れる電流の積算値を演算し、デジタル化されたデータが、オフセット検出回路に対応するデータである場合、そのデータの値に基づいて、オペアンプのオフセットの電圧値を演算するデジタル演算回路とを備えることを特徴とする。
【００１５】
積分回路を構成する素子群は、電送路を流れる電流を検出する検出抵抗をさらに有し、選択回路は、オン状態とされた場合、検出抵抗の両端を短絡し、オフ状態とされた場合、検出抵抗の短絡を解除する第１のスイッチと、オフ状態とされた場合、電送路を積分回路から切り離し、オン状態とされた場合、電送路を積分回路に接続する第２のスイッチと、オフ状態とされた場合、素子群を構成するコンデンサのうちの所定のものを、積分回路から切り離し、オン状態とされた場合、積分回路から切り離されたコンデンサを、積分回路に接続する第３のスイッチとを有し、積分回路を選択する場合、第１のスイッチをオフ状態とし、第２のスイッチをオン状態とし、かつ、第３のスイッチをオン状態とし、オフセット検出回路を選択する場合、第１のスイッチをオン状態とし、第２のスイッチをオフ状態とし、かつ、第３のスイッチをオフ状態とするようにすることができる。
【００１６】
第３のスイッチは、オフ状態とされた場合、素子群を構成する全てのコンデンサを、積分回路から切り離すようにすることができる。
【００１７】
Ａ／Ｄ変換回路、およびデジタル演算回路は、マイクロコンピュータとして構成され、マイクロコンピュータは、選択回路に対して、積分回路とオフセット検出回路のうちのいずれか一方を指定する指定情報を提供する指定手段をさらに有し、選択回路は、積分回路とオフセット検出回路のうちの、指定手段より提供された指定情報に指定されている回路を選択するようにすることができる。
【００１８】
本発明の電子回路においては、オペアンプ、および、そのオペアンプに接続される、１つ以上のコンデンサを含む素子群から構成され、所定の電送路を流れる電流を検出し、検出した電流に対応するアナログの値を、第１の積分定数で積分して出力する積分回路と、上述したオペアンプ、および、上述した素子群のうちの所定の一部の素子から構成され、第１の積分定数より小さい０を含む第２の積分定数で、オペアンプのオフセットを検出し、検出したオフセットに対応するアナログの値を出力するオフセット検出回路のうちのいずれか一方が選択され、選択された回路から出力されたアナログの値を、Ａ／Ｄ変換されて、デジタル化データとなり、そのデータが、積分回路の出力に対応するデータである場合、そのデータの値が積算されて、電送路を流れる電流の積算値が演算され、それに対して、そのデータが、オフセット検出回路に対応するデータである場合、そのデータの値に基づいて、オペアンプの入力オフセットの電圧値が演算される。
【００１９】
本発明の電子回路は、情報処理装置に搭載され、その情報処理装置に流れる、若しくは供給される電流の電流値を積算してもよいし、外部の情報処理装置に流れる、若しくは供給される電流の電流値を積算してもよいし、或いは、電子回路自身を流れる、若しくは供給される電流の電流値を積算してもよい。
【００２０】
【発明の実施の形態】
図１は、本発明が適用される電流積算回路の構成例を表している。
【００２１】
電流積算回路１は、様々な情報処理装置に適用可能であるが、この例においては、例えば、上述したノート型パーソナルコンピュータ（図示せず）に装着されるバッテリーパック（図示せず）に内蔵され、バッテリーパックの充放電電流の電流値を積算する回路とされる。
【００２２】
図１に示されるように、電流積算回路１には、電流積算アンプ回路１２とマイクロコンピュータ１３が設けられている。
【００２３】
電流積算アンプ回路１２には、所定の電送路（ケーブル）１１に流れるバッテリーパックの充放電電流Ｉを検出する電流検出部２１、電流検出部２１により検出された電流Ｉに対応するアナログの値を、第１の積分定数で積分して出力する積分フィルタ部２２、および、第１の積分定数より小さい第２の積分定数で、環境温度の変化に対するオペアンプ（後述する増幅部２５）の入力オフセット（以下、単にオペアンプのオフセットと称する）を検出し、それに対応するアナログの値を出力するオフセット検出部２３が設けられている。
【００２４】
電流積算アンプ回路１２にはまた、積分フィルタ部２２の出力と、オフセット検出部２３の出力のうちのいずれか一方を選択し、選択した方の出力（アナログ信号）を増幅部（オペアンプ）２５に供給する選択部２４、および、選択部２４より供給されたアナログ信号を増幅する増幅部（オペアンプ）２５が設けられている。
【００２５】
即ち、電流積算アンプ回路１２は、電送路１１を流れる電流Ｉに対応するアナログの値を、第１の積分定数で積分して出力する第１のモード、および、第１の積分定数より小さい第２の積分定数で、オペアンプ２５のオフセットを検出し、それに対応するアナログの値を出力する第２のモードの２つのモードを有している。
【００２６】
選択部２４は、この２つのモードのうちのいずれか一方を選択する。選択部２４により第１のモードが選択された場合、電流積算アンプ回路１２において、電流検出部２１、積分フィルタ部２２、選択部２４、およびオペアンプ２５で形成される第１の回路が動作する。
【００２７】
これに対して、選択部２４により第２のモードが選択された場合、電流積算アンプ回路１２において、オフセット検出部２３、選択部２４、およびオペアンプ２５で形成される第２の回路が動作する。
【００２８】
なお、後述するように、第１の回路は、オペアンプ２５、および、１個以上のコンデンサを含む素子群から構成され、その伝達関数には、上述した第１の積分定数が含まれる。
【００２９】
第２の回路は、その第１の回路のオペアンプ２５、および、素子群の中の所定の一部分から構成され、その伝達関数には、第１の積分定数より小さい、０を含む第２の積分定数が含まれる。
【００３０】
マイクロコンピュータ１３には、電流積算アンプ回路１２のオペアンプ２５より出力されたアナログ信号を、所定のタイミングでＡ／Ｄ変換（Ａｎａｌｏｇ　ｔｏ　Ｄｉｇｉｔａｌ変換）するＡ／Ｄ変換部２６、および、上述したスイッチ２４と連動して、電流積算アンプ回路１２が、上述した第１のモードで動作している場合、Ａ／Ｄ変換部２６より出力されたデジタルのデータを、後述する電流積算部２８に供給するように選択し、電流積算アンプ回路１２が、上述した第２のモードで動作している場合、Ａ／Ｄ変換部２６より出力されたデジタルのデータを、後述するオフセット計測部２９に供給するように選択する選択部２７が設けられている。
【００３１】
マイクロコンピュータ１３にはまた、電流積算アンプ回路１２が、上述した第１のモードで動作している場合、Ａ／Ｄ変換部２６より出力されたデジタルのデータを選択部２７を介して取得し、それを積算することで、電送路１１を流れる電流Ｉの積算値を演算する電流積算部２８、電流積算アンプ回路１２が、上述した第２のモードで動作している場合、Ａ／Ｄ変換部２６より出力されたデジタルのデータを選択部２７を介して取得し、その値に基づいて、オペアンプ２５のオフセットの電圧値（若しくは、それに対応する値）を計測する（演算する）オフセット計測部２９、および、上述した第１のモードと、第２のモードのいずれか一方を選択し、選択したモードに対応する信号を選択部２４と選択部２７のそれぞれに供給するモード選択部３０が設けられている。即ち、選択部２４と選択部２７のそれぞれは、モード選択部３０より供給された信号に対応するモードに従った入出力の設定を行う。
【００３２】
このように、電流積算回路１においては、電送路１１を流れる電流Ｉの積算値を演算する第１のモードと、オペアンプ２５のオフセットを計測する第２のモードの２つのモードが用意されている。そして、第１のモードが選択された場合、電流積算アンプ回路１２の伝達関数には、第１の積分定数が含まれる。これに対して、第２のモードが選択された場合、電流積算アンプ回路１２の伝達関数には、第１のより小さい、０も含む第２の値の積分定数が含まれる。
【００３３】
即ち、第１のモードと第２のモードのそれぞれで使用される積分定数の値は、相互に独立して設定可能であり、第１の積分定数として大きな値が設定されることで、電流Ｉの電流変動に対する積算誤差を小さくすることが可能になる。また、第２の積分定数として小さな値が設定されることで、その第２の積分定数に対応する時定数時間が短くなり、その結果、オペアンプ２５のオフセットの計測時間の短縮が可能となる。従って、オペアンプ２５のオフセット誤差を高速でキャンセル処理することができ、かつ、変動している電流Ｉを、第１の積分定数による積分処理で積算し、誤差を小さくすることができるので、電流Ｉの積算値の演算を高精度に行うことが可能になる。
【００３４】
以上、電流積算回路１の基本構成について説明したが、上述した構成を有するものであれば、即ち、オペアンプを有するサンプリング方式の電流積算回路であって、電流積算を行う第１のモードと、オペアンプのオフセットを計測する第２のモードの２つのモードを有し、かつ、第１のモードで使用される第１の積分と、第２のモードで使用される第２の積分定数のそれぞれの値を相互に独立して設定可能な（相互に異なる値の積分定数が含まれるように、伝達関数のそれぞれが設定可能な）電流積算回路であれば、その構成は限定されず、様々な実施の形態を取ることが可能である。
【００３５】
図２は、そのような電流積算回路１の実施の形態のうちの１つの構成例を表している。
【００３６】
図２の電流積算アンプ回路１２において、オペアンプＯＰＡＭＰの出力と逆相入力（−）の間に、抵抗Ｒ４、および、スイッチＳ４とコンデンサＣ１が直列的に接続された直列回路が、並列的に接続されている。オペアンプＯＰＡＭＰの出力にはまた、マイクロコンピュータ１３（図１のＡ／Ｄ変換部２６）が接続されている。オペアンプＯＰＡＭＰの逆相入力（−）にはまた、抵抗Ｒ２とスイッチＳ２が直列的に接続された直列回路の一端が接続されている。その直列回路の他端は、電送路１１に接続されている。
【００３７】
オペアンプＯＰＡＭＰの正相入力（＋）には、抵抗Ｒ３とスイッチＳ３が直列的に接続された直列回路の一端が接続されている。その直列回路の他端は、電送路１１に接続されている。オペアンプＯＰＡＭＰの正相入力（＋）にはまた、抵抗Ｒ５、および、スイッチＳ５とコンデンサＣ２が直列的に接続された直列回路の一端が、並列的に接続されている。その直列回路の他端は、接地されている。
【００３８】
抵抗Ｒ２と抵抗Ｒ３の、オペアンプＯＰＡＭＰと接続されている側とは反対側のそれぞれの一端の間に、スイッチＳ１が接続されており、また、スイッチＳ２とスイッチＳ３の、抵抗Ｒ２または抵抗Ｒ３と接続されている側とは反対側のそれぞれの一端の間に、電送路１１を流れる電流Ｉを電圧値として検出する検出抵抗Ｒ１が接続されている。
【００３９】
次に、図２の電流積算回路１の動作を説明する。
【００４０】
例えば、いま、図１において、マイクロコンピュータ１３のモード選択部３０が、第１のモード（電流積算モード）を選択したとする。
【００４１】
この場合、マイクロコンピュータ１３の選択部２７は、Ａ／Ｄ変換部２６の出力を電流積算部２８に供給するようにその設定を変更する（選択する）。
【００４２】
電流積算アンプ回路１２の選択部２４は、積分フィルタ２２の出力をオペアンプ２５に供給するようにその設定を変更する（選択する）。図２の電流積算アンプ回路１２においては、この選択部２４に相当する素子が、スイッチＳ１乃至Ｓ５とされており、第１のモードが選択されると、スイッチＳ１のみがオフ状態とされ、それ以外のスイッチＳ２乃至Ｓ５のそれぞれがオン状態とされる。
【００４３】
従って、第１のモードが選択されると、電流積算アンプ回路１２は、図３に示される等価回路１２−１のように形成される（等価回路１２−１として動作する）。
【００４４】
ただし、図３の電流積算アンプ回路の等価回路１２−１においては、説明の簡略上、抵抗Ｒ４と抵抗Ｒ５の値はＲに設定され（Ｒ４＝Ｒ５＝Ｒとされ）、抵抗Ｒ２と抵抗Ｒ３の値はＲ２に設定され（Ｒ３＝Ｒ２とされ）、かつ、コンデンサＣ１とコンデンサＣ２の値はＣに設定されている（Ｃ１＝Ｃ２＝Ｃとされている）。
【００４５】
即ち、図３の抵抗Ｒ１が、図１の電流検出部２１に相当し、図３のスイッチＳ２乃至Ｓ５が、図１の選択部２４に相当し、かつ、図３のスイッチＳ２乃至Ｓ５を含む、オペアンプＯＰＡＭＰ、抵抗Ｒ、抵抗Ｒ２、およびコンデンサＣからなる回路が、図１の積分フィルタ部２２、およびオペアンプ２５に相当する。
【００４６】
この場合、図３の電流積算アンプ回路の等価回路１２−１は、１次のローパスフィルとなるため、その伝達関数は、次の式（１）に示されるようになる。
【００４７】
【数１】
2004080692.tif 000003
【００４８】
式（１）において、ＶｏはオペアンプＯＰＡＭＰの出力電圧（周波数ｆ）を、Ｖｉは検出抵抗Ｒ１の両端の電圧を、ωは正規化周波数（＝２πｆ）を、それぞれ表している。
【００４９】
式（１）を正規化すると、次の式（２）に示されるようになる。
【００５０】
【数２】
2004080692.tif 000004
【００５１】
式（２）において、ω０　＝１／ＣＲとされると、ω／ω０は、遮断周波数を表している。
【００５２】
ここで、伝達関数の振幅｜Ｔ｜および位相θは、交流理論より次の式（３）に示されるようになる。
【００５３】
【数３】
2004080692.tif 000005
【００５４】
即ち、この例においては、第１のモードが選択されると、図２の電流積算アンプ回路１２は、図３に示される等価回路１２−１のように形成され、ゲインＧが２０ｌｏｇ｜Ｔ｜となり、かつ、積分定数がＣＲとなる積分回路として動作する。
【００５５】
なお、図３の例では、上述したように、説明の簡略上、抵抗Ｒ４と抵抗Ｒ５の値はＲに設定され（Ｒ４＝Ｒ５＝Ｒとされ）、抵抗Ｒ２と抵抗Ｒ３の値はＲ２に設定され（Ｒ３＝Ｒ２とされ）、かつ、コンデンサＣ１とコンデンサＣ２の値はＣに設定されたが（Ｃ１＝Ｃ２＝Ｃとされたが）、ゲイン抵抗Ｒ２乃至Ｒ５、並びに、積分コンデンサＣ１およびＣ２のそれぞれの値は、図３の例に限定されず、任意の値とすることが可能である。
【００５６】
即ち、第１のモードが選択されると、図２の電流積算アンプ回路１２は、ゲイン抵抗Ｒ２乃至Ｒ５、並びに、積分コンデンサＣ１およびＣ２のそれぞれの値により決定される（それらの素子の値で表される伝達関数により決定される）、所定のゲインと第１の積分定数を持った積分回路として動作する。具体的には、電送路１１を流れる電流Ｉが検出抵抗Ｒ１の両端の電圧値として検出され、検出されたアナログの電圧値が、第１の積分定数で、図３の等価回路１２−１（ただし、各ゲイン抵抗、および、各積分コンデンサのそれぞれの値は、任意に設定された値）により積分され、所定のゲインで増幅されてマイクロコンピュータ１３のＡ／Ｄ変換部２６（図１１）に出力される。
【００５７】
図１において、Ａ／Ｄ変換部２６は、オペアンプ２５より出力されたアナログ信号を、所定のタイミングでＡ／Ｄ変換し、デジタルデータとして出力する。電流積算部２８は、Ａ／Ｄ変換部２６より出力されたデジタルデータを選択部２７を介して取得し、それを積算することで、電送路１１を流れる電流Ｉの積算値を演算する。
【００５８】
このように、ゲイン抵抗Ｒ２乃至Ｒ５、並びに、積分コンデンサＣ１およびＣ２のそれぞれの値が適切に設定されれば、第１の積分定数は大きい値に設定され、その結果、図２の電流積算アンプ回路１２は、第１のモードが選択された場合、マイクロコンピュータ１３のＡ／Ｄ変換部２６（図１）のＡ／Ｄサンプリングのナイキスト周波数近傍までの電流Ｉ（それに対応する電圧値）を残らず積分出力することが可能になる。
【００５９】
次に、例えば、図１において、マイクロコンピュータ１３のモード選択部３０が、第２のモード（オペアンプ２５のオフセット計測モード）を選択したとする。
【００６０】
この場合、マイクロコンピュータ１３の選択部２７は、Ａ／Ｄ変換部２６の出力をオフセット計測部２９に供給するようにその設定を変更する（選択する）。
【００６１】
電流積算アンプ回路１２の選択部２４は、オフセット検出部２３の出力をオペアンプ２５に供給するようにその設定を変更する（選択する）。図２の電流積算アンプ回路１２においては、上述したように、この選択部２４に相当する素子が、スイッチＳ１乃至Ｓ５とされており、第２のモードが選択されると、スイッチＳ１のみがオン状態とされ、それ以外のスイッチＳ２乃至Ｓ５のそれぞれがオフ状態とされる。
【００６２】
従って、第２のモードが選択されると、電流積算アンプ回路１２は、図４に示される等価回路１２−２のように形成される（等価回路１２−２として動作する）。
【００６３】
ただし、図４の電流積算アンプ回路の等価回路１２−２においては、説明の簡略上、抵抗Ｒ４と抵抗Ｒ５の値は同一とされ（Ｒ４＝Ｒ５とされ）、かつ、抵抗Ｒ２と抵抗Ｒ３の値は同一とされている（Ｒ３＝Ｒ２とされている）。
【００６４】
また、Ｒ０は、オペアンプＯＰＡＭＰの内部抵抗を表している。Ｖｎ、および、Ｖｐのそれぞれは、オペアンプＯＰＡＭＰ内の真の入力電圧の逆相側と正相側のそれぞれを表しており、オペアンプイナジナリショートの関係から、電圧Ｖｎと電圧Ｖｐの値は同一となる（Ｖｎ　＝Ｖｐ　となる）。ＩＢｎとＩＢｐのそれぞれは、バイアス電流の逆相側と正相側のそれぞれを表しており、入力オフセット電流をＩｉｏと記述すると、Ｉｉｏ　＝ＩＢｎ　−ＩＢｐとされる。Ｖｏは、オペアンプＯＰＡＭＰの出力電圧を表しており、Ｖｉｏは、入力オフセット電圧を表している。
【００６５】
即ち、図４のスイッチＳ１が、図１の選択部２４に相当し、かつ、図４のスイッチＳ１を含む、オペアンプＯＰＡＭＰ、および、抵抗Ｒ２乃至Ｒ５からなる等価回路１２−２自身が、図１のオフセット検出部２３、およびオペアンプ２５に相当する。
【００６６】
この場合、オペアンプＯＰＡＭＰの出力電圧Ｖｏには、次の式（５）に示されるような関係が成立する。
【００６７】
【数４】
2004080692.tif 000006
【００６８】
Ｒ４＝Ｒ５なので、式（５）は、次の式（６）に示されるようになる。
【００６９】
【数５】
2004080692.tif 000007
【００７０】
式（６）において、ＩＢｎ　＝ＩＢｐとされると、オペアンプの負帰還特性からＩ４＝Ｉ５となり、オペアンプＯＰＡＭＰの出力電圧Ｖｏ　は０となる。しなしながら、オペアンプＯＰＡＭＰには、入力バイアス電流（ＩＢｐ，ＩＢｎ）が存在し、かつ、その正相入力（＋）と逆相入力（−）のそれぞれの入力電流には差があるため、Ｖｏ　＝０　とははならない。環境温度により内部トランジスタの特性が変化するため、入力バイアス電流（ＩＢｐ，ＩＢｎ）が変化し、最終的には、オペアンプＯＰＡＭＰの出力電圧Ｖｏも変化してしまう。この変化量を定期的に測定し、マイクロコンピュータ１３にて補正をする。
【００７１】
具体的には、第２のモードが選択されると、図２の電流積算アンプ回路１２は、図４の等化回路１２−２として形成され、伝達関数がゲインＧのみとなる回路（以下、そのような回路をゲイン回路と称する）として動作する。即ち、図４の例では、第２の積分定数が０とされ、従って、電流積算アンプ回路１２（等価回路１２−２）よりオペアンプＯＰＡＭＰの出力電圧Ｖｏが、オペアンプＯＰＡＭＰのオフセットに対応する値として高速に出力される。
【００７２】
図１において、Ａ／Ｄ変換部２６は、オペアンプ２５より出力されたアナログ信号を、所定のタイミングでＡ／Ｄ変換し、デジタルデータとして出力する。オフセット計測部２９は、Ａ／Ｄ変換部２６より出力されたデジタルデータを選択部２７を介して取得し、そのデジタルデータの値に基づいて、オペアンプ２５（図２のオペアンプＯＰＡＭＰ）のオフセットの電圧値を計測する（演算する）。
【００７３】
このように、図２の電流積算アンプ回路１２は、第２のモード（オペアンプＯＰＡＭＰのオフセット計測モード）が選択された場合、第１のモード（電流積算モード）で使用される積分素子（コンデンサ）を切り離して、第２の積分定数が０となる単なるゲイン回路として動作するので、オペアンプＯＰＡＭＰのオフセット計測時間の短縮が可能となるとともに、前置きホールド回路にもなるため、電流積算への誤差が小さくなるという効果を奏することも可能になる。
【００７４】
なお、上述した例においては、単に積分回路の有無の２つのパターン（第１の積分定数と所定のゲインを持った積分回路として動作する第１のモードと、第２の積分定数が０となる単純なゲイン回路として動作する第２のモードの２つのモード）のうちのいずれかが一方が選択されるようになされているが、上述した例に限定されない。
【００７５】
例えば、積分定数を無段階で切り換え可能とすることで、電送路１１を流れる電流Ｉの電流変動にあわせて、積分定数をアダプティブに変化させることも可能である。この場合、さらにシステムの自由度が向上するという効果を奏することが可能になる。なお、積分定数の変更の方法は、特に限定されないが、例えば、図２の電流積算アンプ回路１２にさらに複数の素子（ゲイン抵抗と積分コンデンサ）と、それらの素子の間にさらに複数のスイッチを設け、マイクロコンピュータ１３がそれら複数のスイッチのそれぞれの状態を適宜制御することで、積分定数の変更が容易に実現できる。
【００７６】
上述したように、図１の電流積算回路１においては、電流検出部２１により検出された電流Ｉに対応するアナログ値が、積分フィルタ部２２とオペアンプ２５により積分されて出力される第１のモード（電流積算モード）と、オフセット検出部２３とオペアンプ２５により、オペアンプ２５のオフセットが検出され、それに対応するアナログ値が出力される第２のモード（オフセット計測モード）の２つが使用可能である。
【００７７】
さらに、第１のモードの場合、第１の積分定数で、電流Ｉに対応する値が積分されて、出力され、かつ、第２のモードの場合、第１の積分定数より小さい、０も含む第２の積分定数で、オペアンプのオフセットに対応する値が検出されて、出力される。
【００７８】
換言すると、第１の積分定数と第２の積分定数のそれぞれは、相互に独立して設定が可能であり、その結果、第２の積分定数が小さくなれば、オペアンプのオフセット計測が高速で実行可能になる。また、第１の積分定数が大きくなれば、Ａ／Ｄ変換部２６のＡ／Ｄサンプリングの周波数を遅くすることができ、電流Ｉが大きく変動されてもそれらを漏れなく積算することが可能になる。従って、電流積算回路１は、電流積算を高精度に行うことが可能になる。換言すると、電流積算回路１は、上述した課題を解決することが可能になる。
【００７９】
【発明の効果】
以上のごとく、本発明によれば、電流積算のための積分動作を行う第１のモードと、オペアンプのオフセット計測を行う第２のモードの２つのモードを有する、サンプリング方式の電流積算を行うことができる。特に、第１のモードで使用される第１の積分定数と、第２のモードで使用される第２の積分定数のそれぞれを、相互に独立して設定することができる。即ち、第１のモードと第２のモードにおける周波数特性のそれぞれを、相互に独立して可変することができる。従って、オペアンプの温度特性によるオフセットの補正時間の短縮化を図ることができ、かつ、大幅な電流変動状態であっても、その電流積算を高精度に行うことができる。
【図面の簡単な説明】
【図１】本発明が適用される電流積算回路の構成例を示すブロック図である。
【図２】図１の電流積算回路の電流積算アンプ回路の詳細な構成例を示す回路図である。
【図３】電流積算モードにおける図２の電流積算アンプ回路の等価回路を示す回路図である。
【図４】オペアンプのオフセット計測モードにおける図２の電流積算アンプ回路の等価回路を示す回路図である。
【符号の説明】
１　電流積算回路，　１１　電送路，　１２　電流積算アンプ回路，　１３　マイクロコンピュータ，　２１　電流検出部，　２２　積分フィルタ部，　２３オフセット検出部，　２４　選択部，　２５　増幅部（オペアンプ），　２６Ａ／Ｄ変換部，　２７　選択部，　２８　電流積算部，　２９　オフセット計測部，　Ｃ１，Ｃ２　コンデンサ，　Ｉ　電流，　ＯＰＡＭＰ　オペアンプ，　Ｒ１乃至Ｒ５　抵抗，　Ｓ１乃至Ｓ５　スイッチ
【図１】
2004080692.tif 000008
【図２】
2004080692.tif 000009
【図３】
2004080692.tif 000010
【図４】
2004080692.tif 000011