(57)【要約】【課題】電圧制御型発振器において、発振周波数帯域を広く確保すると共に、その全発振周波数帯域においてＶＣＯゲインのばらつきを小さく抑制する。【解決手段】可変容量回路群３中に、周波数制御信号ＣＯＮＴに応じて連続的変化する第１の可変容量Ｃｖ１を有する第１の可変容量回路３１に加えて、第２の可変容量回路３２と、固定容量素子Ｃｆ０、Ｃｆ１、Ｃｆ２を有する第３の可変可変容量回路３３が備えられる。第２の可変容量回路３２は、周波数制御信号ＣＯＮＴに応じて連続的に変化する第２の可変容量Ｃｖ２０、Ｃｖ２１、Ｃｖ２２と、これら第２の可変容量を周波数帯域制御信号ＢＩＴ０、ＢＩＴ１に応じて選択するスイッチ回路Ｓ２０〜Ｓ２２とを有する。高発振周波数帯域では第１の可変容量Ｃｖ１のみを用いて発振周波数を変更する。低発振周波数帯域になるほど、第２の可変容量Ｃｖ２０〜Ｃｖ２２をも用いて発振周波数帯域を変更する。【選択図】　図７
2004015387.tif 000002
【特許請求の範囲】
【請求項１】
インダクタ及び可変容量回路群からなるタンク回路と、
負性抵抗を発生させるための負性抵抗発生回路とを有し、
Ｎビットの周波数帯域制御信号に基づいて前記可変容量回路群の容量値を選択して発振周波数帯域を制御するようにした電圧制御型発振器において、
前記Ｎビットの周波数帯域制御信号を論理処理し、その処理結果を容量選択信号として出力する容量選択回路を有し、
前記可変容量回路群は、
周波数制御信号の電圧値に応じて容量値が連続的に変化する第１の可変容量素子を備えた第１の可変容量回路と、
前記容量選択信号により制御されるスイッチ回路、及び、前記スイッチ回路に直列に接続され且つ前記周波数制御信号の電圧値に応じてその容量値が連続的に変化する第２の可変容量素子を有する単位可変容量回路により構成される第２の可変容量回路と
を備えたことを特徴とする電圧制御型発振器。
【請求項２】
前記第２の可変容量回路は、Ｎ個の単位可変容量回路で構成され、前記各単位可変容量回路の第２の可変容量素子の容量値は相互に異なり、
前記容量選択回路は、前記Ｎビットの周波数帯域制御信号の論理レベルを各々そのまま容量選択信号として出力する
ことを特徴とする請求項１記載の電圧制御型発振器。
【請求項３】
前記第２の可変容量回路は、２Ｎ−１個の単位可変容量回路で構成され、
前記容量選択回路は、前記Ｎビットの周波数帯域制御信号の１０進値の本数分だけ活性化される容量選択信号を出力し、
前記容量選択信号により前記スイッチ回路を通して選択される第２の可変容量素子の総和容量値は、異なる容量選択信号別に、異なる総和容量値に設定されることを特徴とする請求項１記載の電圧制御型発振器。
【請求項４】
請求項１、２又は３記載の電圧制御型発振器と、
前記電圧制御型発振器の発振周波数信号を、分周比決定信号により決定された分周比で分周する分周回路と、
前記分周回路で分周された周波数信号と基準周波数信号との位相差を検出する位相差検出回路と、
前記位相差検出回路の出力に応じた電荷を出力するチャージポンプ回路と、
前記チャージポンプ回路の出力の低周波領域成分のみを通過させて、前記周波数制御信号として前記電圧制御型発振器に出力するローパスフィルタと
を備えたことを特徴とする周波数シンセサイザ。
【請求項５】
インダクタ及び可変容量回路群からなるタンク回路と、
負性抵抗を発生させるための負性抵抗発生回路とを有し、
Ｎビットの周波数帯域制御信号に基づいて前記可変容量回路群の容量値を選択して発振周波数帯域を制御するようにした電圧制御型発振器において、
前記Ｎビットの周波数帯域制御信号を論理処理し、その処理結果を容量選択信号として出力する容量選択回路を有し、
前記可変容量回路群は、
周波数制御信号の電圧値に応じて容量値が連続的に変化する第１の可変容量素子を備えた第１の可変容量回路と、
前記容量選択信号により制御される第１のスイッチ回路、及び、前記第１のスイッチ回路に直列に接続され且つ前記周波数制御信号の電圧値に応じてその容量値が連続的に変化する第２の可変容量素子を有する単位可変容量回路により構成される第２の可変容量回路と、
前記容量選択信号により制御される第２のスイッチ回路、及び、前記第２のスイッチを通してアナログ接地線に接続される固定容量素子を有する単位固定容量回路により構成される第３の可変容量回路と
を備えたことを特徴とする電圧制御型発振器。
【請求項６】
前記第２の可変容量回路は、Ｎ個の単位可変容量回路で構成され、前記各単位可変容量回路の第２の可変容量素子の容量値は相互に異なり、
前記第３の可変容量回路は、Ｎ個の単位固定容量回路で構成され、前記各単位固定容量回路の単位固定容量素子の容量値は相互に異なり、
前記容量選択回路は、前記Ｎビットの周波数帯域制御信号の論理レベルを各々そのまま容量選択信号として出力する
ことを特徴とする請求項５記載の電圧制御型発振器。
【請求項７】
前記第２の可変容量回路は、２Ｎ−１個の単位可変容量回路で構成され、
前記第３の可変容量回路は、２Ｎ−１個の単位固定容量回路で構成され、
前記容量選択回路は、前記Ｎビットの周波数帯域制御信号の１０進値の本数分だけ活性化される容量選択信号を出力し、
前記容量選択信号により前記第１のスイッチ回路を通して選択される第２の可変容量素子の総和容量値は、異なる容量選択信号別に、異なる総和容量値に設定され、
前記容量選択信号により前記第２のスイッチ回路を通して選択される固定容量素子の総和容量値は、異なる容量選択信号別に、異なる総和容量値に設定される
ことを特徴とする請求項５記載の電圧制御型発振器。
【請求項８】
請求項５、６又は７記載の電圧制御型発振器と、
前記電圧制御型発振器の発振周波数信号を、分周比決定信号により決定された分周比で分周する分周回路と、
前記分周回路で分周された周波数信号と基準周波数信号との位相差を検出する位相差検出回路と、
前記位相差検出回路の出力に応じた電荷を出力するチャージポンプ回路と、
前記チャージポンプ回路の出力の低周波領域成分のみを通過させて、前記周波数制御信号として前記電圧制御型発振器に出力するローパスフィルタと
を備えたことを特徴とする周波数シンセサイザ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、無線通信分野における半導体集積回路に用いられ、電波の送信／受信に必要なローカル周波数を発生させるための電圧制御型発振器、及び、その電圧制御型発振器を含む周波数シンセサイザに関し、特に、デジタルＴＶ放送等の広帯域の無線周波数に対応するための発振周波数範囲の拡大、及び周波数シンセサイザの特性改善に関する。
【０００２】
【従来の技術】
図１１は、従来の電圧制御型発振器を示す。同図に示す従来の電圧制御型発振器は、２００１　ＩＳＳＣＣ　Ｄｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎｉｃａｌ　Ｐａｐｅｒ　ｐｐ３６４−３６５に示されている回路例であって、タンク回路１と、負性抵抗を発生する負性抵抗発生回路４とを備えている。
【０００３】
前記タンク回路１は、インダクタ２と、可変容量回路群３とから構成される。前記可変容量群３は、周波数制御信号ＣＯＮＴの電圧値Ｖｃｏｎｔに従って容量値が連続的に変化する第１の可変容量回路Ｃｖ１と、第２の可変容量回路５０とから構成され、前記第２の可変容量回路５０は、２ビットの周波数帯域制御信号ＢＩＴ０、ＢＩＴ１により制御されるスイッチトランジスタＳ５０、Ｓ５１と、それらのスイッチトランジスタＳ５０、Ｓ５１に直列に接続された固定容量Ｃｆ０、Ｃｆ１とにより構成される。この固定容量Ｃｆ０、Ｃｆ１の容量値はＣｆ１＝２・Ｃｆ０の関係に設定される。また、前記負性抵抗発生回路４は、クロスカップル接続された２個のトランジスタＭ１と、回路に流れる電流を決定する電流源トランジスタＭ２とから構成される。
【０００４】
このように構成された従来の電圧制御型発振器では、電流源トランジスタＭ２に所定のバイアスをかけて電流を流し、この電流値が所定値を超えると、１対の出力端子ＯＵＴＡ、ＯＵＴＢは相互に反転電位で発振を始めるが、この発振周波数は次式（１）で示される。
【０００５】
【数１】
2004015387.tif 000003
【０００６】
ここに、Ｌはインダクタ２のインダクタンス値、Ｃｖ１は第１の可変容量回路Ｃｖ１の容量値、Ｃｆａｌｌは周波数帯域制御信号ＢＩＴ０、ＢＩＴ１によって出力端子ＯＵＴＡ、ＯＵＴＢに接続付加された固定容量Ｃｆ０、Ｃｆ１の総和容量値、ＣｐはクロスカップルトランジスタＭ１のゲート容量やドレイン容量、配線等に付随する寄生容量値の総和である。
【０００７】
この従来の電圧制御型発振器の発振周波数特性を図１２に示す。周波数帯域制御信号ＢＩＴ１、ＢＩＴ０がＢＩＴ［１：０］＝０，０の場合には、固定容量Ｃｆ０、Ｃｆ１は出力端子に非接続状態となって、発振周波数帯域は最も高くなる。また、周波数帯制御信号ＢＩＴ０、ＢＩＴ１がＢＩＴ［１：０］＝０，１、ＢＩＴ［１：０］＝１，０、ＢＩＴ［１：０］＝１，１になるに従い、出力端子ＯＵＴＡ、ＯＵＴＢに接続されるオフセット容量として付加される固定容量値の総和は増加して、電圧制御型発振器はより低い発振周波数帯域で発振することになる。
【０００８】
【発明が解決しようとする課題】
しかしながら、前記従来の電圧制御型発振器では、発振周波数帯域が下がる、即ち、第２の可変容量回路５０により付加される固定容量値の総和Ｃｆａｌｌが大きくなるに従って全体容量に対する可変容量Ｃｖ１の相対的容量が小さくなる関係上、可変容量Ｃｖ１が所定量の変化をしても、この容量変化に応じた発振周波数の低周波数帯域での可変帯域幅は小さくなってしまい、その結果、電圧制御型発振器全体の発振周波数範囲を大きく取り得ないという問題があった。
【０００９】
また、前述のような低周波数帯域での発振周波数範囲の低下は、周波数制御信号ＣＯＮＴの電圧値Ｖｃｏｎｔの変化に対する発振周波数の変化の割合（ＶＣＯゲイン）の低下を招き、高い発振周波数帯域でのＶＣＯゲインに対して低い発振周波数帯域でのＶＣＯゲインが低くなり、両発振周波数帯域間でのＶＣＯゲインのばらつきが大きくなってしまう欠点がある。その結果、このような電圧制御型発振器を用いて位相同期周波数シンセサイザを構成した場合には、位相同期周波数シンセサイザのループ特性が発振周波数帯域で異なるため、位相同期周波数シンセサイザの特性である位相ノイズ特性やスプリアス特性、ロックアップ時間等がばらついてしまい、特性の劣化を招くという課題が生じる。
【００１０】
本発明は、前記の課題に着目してなされてたものであり、その目的は、電圧制御型発振器において、低発振周波数帯域であっても容量変更に応じた発振周波数の可変範囲を十分に広く確保すると共に、低発振周波数帯域でのＶＣＯゲインを高くして高発振周波数帯域でのＶＣＯゲインとの間のばらつきを小さく抑制することにある。
【００１１】
【課題を解決するための手段】
以上の目的を達成するため、本発明では、周波数制御信号の電位変化に応じて変化する可変容量を、低発振周波数帯域ほど大容量に変更する構成を採用する。
【００１２】
即ち、請求項１記載の発明の電圧制御型発振器は、インダクタ及び可変容量回路群からなるタンク回路と、負性抵抗を発生させるための負性抵抗発生回路とを有し、Ｎビットの周波数帯域制御信号に基づいて前記可変容量回路群の容量値を選択して発振周波数帯域を制御するようにした電圧制御型発振器において、前記Ｎビットの周波数帯域制御信号を論理処理し、その処理結果を容量選択信号として出力する容量選択回路を有し、前記可変容量回路群は、周波数制御信号の電圧値に応じて容量値が連続的に変化する第１の可変容量素子を備えた第１の可変容量回路と、前記容量選択信号により制御されるスイッチ回路、及び、前記スイッチ回路に直列に接続され且つ前記周波数制御信号の電圧値に応じてその容量値が連続的に変化する第２の可変容量素子を有する単位可変容量回路により構成される第２の可変容量回路とを備えたことを特徴とする。
【００１３】
また、請求項２記載の発明は、前記請求項１記載の電圧制御型発振器において、前記第２の可変容量回路は、Ｎ個の単位可変容量回路で構成され、前記各単位可変容量回路の第２の可変容量素子の容量値は相互に異なり、前記容量選択回路は、前記Ｎビットの周波数帯域制御信号の論理レベルを各々そのまま容量選択信号として出力することを特徴とする。
【００１４】
更に、請求項３記載の発明は、前記請求項１記載の電圧制御型発振器において、前記第２の可変容量回路は、２Ｎ−１個の単位可変容量回路で構成され、前記容量選択回路は、前記Ｎビットの周波数帯域制御信号の１０進値の本数分だけ活性化される容量選択信号を出力し、前記容量選択信号により前記スイッチ回路を通して選択される第２の可変容量素子の総和容量値は、異なる容量選択信号別に、異なる総和容量値に設定されることを特徴とする。
【００１５】
加えて、請求項４記載の発明の周波数シンセサイザは、請求項１、２又は３記載の電圧制御型発振器と、前記電圧制御型発振器の発振周波数信号を、分周比決定信号により決定された分周比で分周する分周回路と、前記分周回路で分周された周波数信号と基準周波数信号との位相差を検出する位相差検出回路と、前記位相差検出回路の出力に応じた電荷を出力するチャージポンプ回路と、前記チャージポンプ回路の出力の低周波領域成分のみを通過させて、前記周波数制御信号として前記電圧制御型発振器に出力するローパスフィルタとを備えたことを特徴とする。
【００１６】
また、請求項５記載の発明の電圧制御型発振器は、インダクタ及び可変容量回路群からなるタンク回路と、負性抵抗を発生させるための負性抵抗発生回路とを有し、Ｎビットの周波数帯域制御信号に基づいて前記可変容量回路群の容量値を選択して発振周波数帯域を制御するようにした電圧制御型発振器において、前記Ｎビットの周波数帯域制御信号を論理処理し、その処理結果を容量選択信号として出力する容量選択回路を有し、前記可変容量回路群は、周波数制御信号の電圧値に応じて容量値が連続的に変化する第１の可変容量素子を備えた第１の可変容量回路と、前記容量選択信号により制御される第１のスイッチ回路、及び、前記第１のスイッチ回路に直列に接続され且つ前記周波数制御信号の電圧値に応じてその容量値が連続的に変化する第２の可変容量素子を有する単位可変容量回路により構成される第２の可変容量回路と、前記容量選択信号により制御される第２のスイッチ回路、及び、前記第２のスイッチを通してアナログ接地線に接続される固定容量素子を有する単位固定容量回路により構成される第３の可変容量回路とを備えたことを特徴とする。
【００１７】
更に、請求項６記載の発明は、前記請求項５記載の電圧制御型発振器において、前記第２の可変容量回路は、Ｎ個の単位可変容量回路で構成され、前記各単位可変容量回路の第２の可変容量素子の容量値は相互に異なり、前記第３の可変容量回路は、Ｎ個の単位固定容量回路で構成され、前記各単位固定容量回路の単位固定容量素子の容量値は相互に異なり、前記容量選択回路は、前記Ｎビットの周波数帯域制御信号の論理レベルを各々そのまま容量選択信号として出力することを特徴とする。
【００１８】
加えて、請求項７記載の発明は、前記請求項５記載の電圧制御型発振器において、前記第２の可変容量回路は、２Ｎ−１個の単位可変容量回路で構成され、前記第３の可変容量回路は、２Ｎ−１個の単位固定容量回路で構成され、前記容量選択回路は、前記Ｎビットの周波数帯域制御信号の１０進値の本数分だけ活性化される容量選択信号を出力し、前記容量選択信号により前記第１のスイッチ回路を通して選択される第２の可変容量素子の総和容量値は、異なる容量選択信号別に、異なる総和容量値に設定され、前記容量選択信号により前記第２のスイッチ回路を通して選択される固定容量素子の総和容量値は、異なる容量選択信号別に、異なる総和容量値に設定されることを特徴とする。
【００１９】
更に加えて、請求項８記載の発明の周波数シンセサイザは、請求項５、６又は７記載の電圧制御型発振器と、前記電圧制御型発振器の発振周波数信号を、分周比決定信号により決定された分周比で分周する分周回路と、前記分周回路で分周された周波数信号と基準周波数信号との位相差を検出する位相差検出回路と、前記位相差検出回路の出力に応じた電荷を出力するチャージポンプ回路と、前記チャージポンプ回路の出力の低周波領域成分のみを通過させて、前記周波数制御信号として前記電圧制御型発振器に出力するローパスフィルタとを備えたことを特徴とする。
【００２０】
以上により、請求項１〜３記載の電圧制御型発振器では、高発振周波数帯域においては、第１の可変容量素子を備えた第１の可変容量回路のみによって容量が変更される。一方、低発振周波数帯域では、前記第１の可変容量回路に加えて、第２の可変容量素子を有する第２の可変容量回路によっても容量が変更される。従って、低発振周波数帯域では、高発振周波数帯域よりも大きな容量で発振周波数帯域を変更できるので、発振周波数の可変範囲が十分に広く確保されることになると共に、これに伴い低発振周波数帯域でのＶＣＯゲインが高くなって、高発振周波数帯域でのＶＣＯゲインとの間のばらつきが小さく抑制される。
【００２１】
また、請求項５〜７記載の電圧制御型発振器では、第２の可変容量素子を有する第２の可変容量回路に加えて、更に、固定容量素子を有する第３の固定容量回路を備えるので、低発振周波数帯域でのオフセット容量分と可変容量分との関係を適切に調整することができ、高及び低発振周波数帯域間のＶＣＯゲインのばらつきがより一層小さく抑えられることになる。
【００２２】
更に、請求項４及び８記載の周波数シンセサイザでは、既述したように広い発振周波数可変帯域を持ち且つ高、低発振周波数帯域間のＶＣＯゲインのばらつきが小さい電圧制御型発振器を用いて、周波数シンセサイザが構成されるので、そのループ特性が発振周波数帯域の高低に拘わらずほぼ一致して、位相ノイズ特性、スプリアス特性、ロックアップ時間特性等のばらつきが小さく高性能な周波数シンセサイザが得られることになる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００２４】
（第１の実施の形態）
図１は本発明の第１の実施の形態の電圧制御型発振器の回路構成を示す。
【００２５】
同図の電圧制御型発振器は、発振周波数を決定するタンク回路１と、負性抵抗発生回路４と、容量選択回路５とにより構成される。前記負性抵抗発生回路４は、負性抵抗を発生して前記タンク回路１の損失を補い、発振を可能にする。
【００２６】
前記タンク回路１は、インダクタ２と可変容量回路群３とにより構成される。負性抵抗発生回路４は、クロスカップル型の２個のトランジスタＭ１と、電流源トランジスタＭ２とにより構成される。また、容量選択回路５は、Ｎビット（同図では２ビット）の周波数帯域制御信号ＢＩＴ０、ＢＩＴ１を論理処理して、その処理結果を容量選択信号ＳＥＬ０、ＳＥＬ１として出力する。具体的に、この容量選択回路５は、本実施の形態では、周波数帯域制御信号ＢＩＴ０、ＢＩＴ１を受けるバッファ５ａ、５ｂを有し、前記周波数帯域制御信号ＢＩＴ０、ＢＩＴ１の論理レベルを前記バッファ５ａ、５ｂからそのまま容量選択信号ＳＥＬ０、ＳＥＬ１として出力する構成である。
【００２７】
前記タンク回路１の可変容量回路群３は、第１の可変容量回路３１と、第２の可変容量回路３２により構成されている。前記第１の可変容量回路３１は、周波数制御信号ＣＯＮＴの電圧値Ｖｃｏｎｔに応じてその容量値が連続的に変化する第１の可変容量素子Ｃｖ１を有する。また、前記第２の可変容量回路３２は、容量選択信号ＳＥＬ０、ＳＥＬ１により制御されるスイッチ回路Ｓ２０、Ｓ２１と、これらのスイッチ回路Ｓ２０、Ｓ２１に直列に接続された第２の可変容量素子Ｃｖ２０、Ｃｖ２１により各々構成されたＮ個（本実施の形態ではＮ＝２）の単位可変容量回路３２ａ、３２ａからなる。前記第２の可変容量素子Ｃｖ２０、Ｃｖ２１も、前記第１の可変容量素子Ｃｖ１と同様に、周波数制御信号ＣＯＮＴの電圧値Ｖｃｏｎｔに応じてその容量値が連続的に変化する。
【００２８】
具体的に、前記第１の可変容量回路３１の第１の可変容量素子Ｃｖ１は、周波数制御信号ＣＯＮＴと出力端子ＯＵＴＡ、ＯＵＴＢとの間に、Ａｃｃｕｍｕｌａｔｉｏｎ型のＭＯＳバラクタを接続することで実現される。また、第２の可変容量回路３２のスイッチ回路Ｓ２０、Ｓ２１は、各々、前記周波数帯域制御信号ＢＩＴ０、ＢＩＴ１がゲートに接続されたＮＭＯＳトランジスタ、及び周波数帯域制御信号ＢＩＴ０、ＢＩＴ１の反転信号がゲートに接続されたＰＭＯＳトランジスタを有するＣＭＯＳスイッチ回路と、前記ＣＭＯＳスイッチ回路がＯＦＦの時に前記第２の可変容量素子Ｃｖ２０、Ｃｖ２１につながるノードの電位を電位ＶＤＤに固定するためのＰＭＯＳトランジスタ及び抵抗とにより構成され、第２の可変容量素子Ｃｖ２０、Ｃｖ２１は、前記ＣＭＯＳスイッチ回路と出力端子ＯＵＴＡ、ＯＵＴＢ間に接続したＡｃｃｕｍｕｌａｔｉｏｎ型のＭＯＳバラクタにより構成される。
【００２９】
ここに、第２の可変容量素子Ｃｖ２０、Ｃｖ２１の容量値（以下、容量素子と同符号で表す）は相互に異なって、Ｃｖ２０＜Ｃｖ２１に設定されている。
【００３０】
次に、図１に示した電圧制御型発振器の動作を説明する。電流源トランジスタＭ２のゲートに所定の一定電圧を印加すると、その電圧に応じた電流が電流源トランジスタＭ２及びクロスカップルトランジスタＭ１に流れる。この電流が所定電流値以上になると、出力端子ＯＵＴＡ、ＯＵＴＢには相互に反転電位を持った発振が発生する。
【００３１】
この時の発振周波数は次式（２）で表される。
【００３２】
【数２】
2004015387.tif 000004
【００３３】
ここに、Ｌはインダクタ２のインダクタンス値、Ｃｖ１は第１の可変容量素子Ｃｖ１の容量値、Ｃｖ２ａｌｌは第２の可変容量回路３２によって出力端子ＯＵＴＡ、ＯＵＴＢに接続付加される第２の可変容量素子Ｃｖ２０、Ｃｖ２１の総和容量値、ＣｐはクロスカップルトランジスタＭ１のゲート容量やドレイン容量、配線によって出力端子ＯＵＴＡ、ＯＵＴＢに寄生する寄生容量値の総和である。
【００３４】
周波数帯域制御信号ＢＩＴ０、ＢＩＴ１がＢＩＴ［１：０］＝０，０の時は、容量選択信号ＳＥＬ０、ＳＥＬ１はＳＥＬ［１：０］＝０，０になる。この時、第２の可変容量素子Ｃｖ２０、Ｃｖ２１は選択されず、Ｃｖ２ａｌｌ＝０となり、その発振周波数を決める可変容量は第１の可変容量素子Ｃｖ１の容量値のみとなる。
【００３５】
同様に、周波数帯域制御信号ＢＩＴ０、ＢＩＴ１がＢＩＴ［１：０］＝０，１の時には、第２の可変容量素子Ｃｖ２０のみが選択され、ＢＩＴ［１：０］＝１，０の時には第２の可変容量素子Ｃｖ２１のみが選択され、ＢＩＴ［１：０］＝１，１の時には第２の可変容量素子Ｃｖ２０、Ｃｖ２１の双方が選択されて、各々、可変容量値は、Ｃｖ１＋Ｃｖ２０、Ｃｖ１＋Ｃｖ２１（＞Ｃｖ１＋Ｃｖ２０）、Ｃｖ１＋Ｃｖ２０＋Ｃｖ２１（＞Ｃｖ１＋Ｃｖ２１）となる。これから判るように、周波数帯域制御信号ＢＩＴ０、ＢＩＴ１のビットを上げるに従って、より大きな可変容量を用いて発振周波数帯域を変更するようにした電圧制御型発振器を実現することができる。
【００３６】
図２は、本実施の形態の電圧制御型発振器の発振周波数と周波数制御信号ＣＯＮＴの電圧値Ｖｃｏｎｔとの関係をシミュレーションした結果を示す。ここで、本実施の形態の電圧制御型発振器では、発振周波数帯域が低くなるに従ってより大きな可変範囲を持つ可変容量を用いて容量値を変更するので、図１２に示した従来の電圧制御型発振器のように低発振周波数帯域の減少がなくて、この低発振周波数帯域が拡大し、従来と比較してより広い発振周波数可変範囲を得ることができる。更に、発振周波数可変範囲が低周波数帯域で拡大したので、高及び低発振周波数帯域相互間のＶＣＯゲインのばらつきが小さくなる。
【００３７】
（第２の実施の形態）
図３は、本発明の第２の実施の形態の電圧制御型発振器の回路構成を示す。
【００３８】
同図の電圧制御型発振器が図１に示した第１の実施の形態と異なる点は、第２の可変容量回路３２中の単位可変容量回路３２ａを１個増やして、３個（２Ｎ−１、Ｎ＝２）で構成した点である。前記増加された単位可変容量回路３２ａも、他の単位可変容量回路３２ａと同様に、スイッチ回路Ｓ２２と、このスイッチ回路Ｓ２２に直列に接続された第２の可変容量素子Ｃｖ２２とにより構成される。
【００３９】
また、容量選択回路５’は、前記第２の可変容量回路３２の単位可変容量回路３２ａの個数（３個）に等しい本数の容量選択信号ＳＥＬ０、ＳＥＬ１、ＳＥＬ２を出力する。この容量選択回路５’は、内部にＯＲ回路５’ａと、ＡＮＤ回路５’ｂとを有する。前記ＯＲ回路５’ａ及びＡＮＤ回路５’ｂは周波数帯域制御信号ＢＩＴ０、ＢＩＴ１を受けて、容量選択信号ＳＥＬ０、ＳＥＬ２を各々出力する。周波数帯域制御信号ＢＩＴ１の論理レベルはそのまま容量選択信号ＳＥＬ１となる。
【００４０】
つまり、容量選択回路５’は、周波数帯域制御信号ＢＩＴ［１：０］＝０，０（１０進値で０）の時は、全ての容量選択信号ＳＥＬ０、ＳＥＬ１、ＳＥＬ２を非活性化（０レベルに）し、ＢＩＴ［１：０］＝０，１（１０進値で１）の時は１つの容量選択信号ＳＥＬ０のみを活性化（１レベルに）し、ＢＩＴ［１：０］＝１，０（１０進値で２）の時は２つの容量選択信号ＳＥＬ０、ＳＥＬ１を活性化し、ＢＩＴ［１：０］＝１，１（１０進値で３）の時は全て（３つ）の容量選択信号ＳＥＬ０、ＳＥＬ１、ＳＥＬ２を活性化するように構成される。
【００４１】
従って、周波数帯域制御信号ＢＩＴ［１：０］＝０，０の時、ＢＩＴ［１：０］＝０，１の時、ＢＩＴ［１：０］＝１，０の時、及びＢＩＴ［１：０］＝１，１の時の総和容量値は、各々、Ｃｖ１、Ｃｖ１＋Ｃｖ２０、Ｃｖ１＋ＣＶ２０＋ＣＶ２１、及びＣｖ１＋ＣＶ２０＋ＣＶ２１＋ＣＶ２２と順次大容量値になる。図１に示した第１の実施の形態の電圧制御型発振器と比較すると、周波数帯域制御信号ＢＩＴ［１：０］＝０，０、ＢＩＴ［１：０］＝０，１の時の可変容量値は同じであるが、周波数帯域制御信号ＢＩＴ［１：０］＝１，０、ＢＩＴ［１：０］＝１，１の時の可変容量値は異なって、大容量値となっている。即ち、第１の実施の形態と比較して、周波数帯域制御信号ＢＩＴ［１：０］＝１，０の時には可変容量Ｃｖ２０の容量分だけ大きく、ＢＩＴ［１：０］＝１，１の時には可変容量Ｃｖ２２の容量分だけ大きく変更される。
【００４２】
従って、図４に示した第２の実施の形態の電圧制御型発振器の発振周波数特性のシミュレーション結果のように、低発振周波帯域が図２に示した第２の実施の形態よりも拡大して、電圧制御型発振器の発振周波数可変範囲は更に広がることになる。
【００４３】
（第３の実施の形態）
図５は、本発明の第３の実施の形態の電圧制御型発振器の回路構成を示す。
【００４４】
本実施の形態の電圧制御型発振器が図１に示した第１の実施の形態の電圧制御型発振器と異なる点は、可変容量回路群３中に、第１及び第２の可変容量回路３１、３２に加えて、第３の可変容量回路３３が追加されている点である。前記第１の可変容量回路３１は、周波数制御信号ＣＯＮＴの電圧値Ｖｃｏｎｔに応じてその容量値が連続的に変化する第１の可変容量素子Ｃｖ１を有する。また第２の可変容量回路３２は、Ｎ（＝２）個のスイッチ回路（第１のスイッチ回路）Ｓ２０、Ｓ２１と、これらスイッチ回路Ｓ２０、Ｓ２１と直列に接続されたＮ（＝２）個の第２の可変容量素子Ｃｖ２０、Ｃｖ２１とを有する。この容量素子Ｃｖ２０、Ｃｖ２１の容量値は異なって、Ｃｖ２０＜Ｃｖ２１の関係に設定されている。
【００４５】
また、前記第３の可変容量回路３３は、Ｎ（＝２）個の単位固定容量回路３３ａを備える。この単位固定容量回路３３ａは、Ｎ（＝２）ビットの容量選択信号ＳＥＬ０、ＳＥＬ１で制御されるスイッチ回路（第２のスイッチ回路）Ｓ３０、Ｓ３１と、このスイッチ回路Ｓ３０、Ｓ３１を経てアナログ接地線に接続される固定容量素子Ｃｆ０、Ｃｆ１とを各々有する。この固定容量素子Ｃｆ０、Ｃｆ１の容量値は、相互に異なる値に設定される。容量選択回路５の内部構成は、図１に示した第１の実施の形態の電圧制御発振器の容量選択回路５と同一である。
【００４６】
本実施の形態の電圧制御型発振器では、発振周波数帯域の設定は固定容量素子Ｃｆ０、Ｃｆ１と可変容量素子Ｃｖ２０、ＣＶ２１との組み合わせにより実現される。この場合、発振周波数は次式（３）で示される。
【００４７】
【数３】
2004015387.tif 000005
【００４８】
ここに、Ｃｆａｌｌは出力端子ＯＵＴＡ、ＯＵＴＢに接続付加された固定容量素子Ｃｆ０、Ｃｆ１の総和容量値である。
【００４９】
従って、本実施の形態では、可変容量成分である容量値Ｃｖ１＋Ｃｖ２ａｌｌと、固定容量成分である容量値Ｃｆａｌｌ＋Ｃｐとの関係を調整することが可能であるので、図６に示した本実施の形態の電圧制御型発振器の発振周波数特性のシミュレーション結果に示すように、低発振周波数帯域での発振周波数範囲の拡大を可能にしつつ、図１の電圧制御型発振器に比べて、高及び低発振周波数帯域相互間でのＶＣＯゲインのばらつきを更に小さくすることができる。
【００５０】
（第４の実施の形態）
図７は、第４の実施の形態の電圧制御型発振器の回路構成を示す。
【００５１】
本実施の形態の電圧制御型発振器は、第２の可変容量回路３２を３（２Ｎ−１、Ｎ＝２）個の単位可変容量回路３２ａで構成すると共に、第３の可変容量回路３３を、相互に容量値が異なる固定容量素子Ｃｆ０、Ｃｆ１、Ｃｆ２を各々有する３個（２Ｎ−１、Ｎ＝２個）の単位固定容量回路３３ａで構成し、更に、容量選択回路５’を図３に示した第２の実施の形態の電圧制御型発振器と同様に、３（２Ｎ−１、Ｎ＝２）本の容量選択信号ＳＥＬ０〜ＳＥＬ２を出力する容量選択回路５’と同一構成としたものである。
【００５２】
従って、本実施の形態の電圧制御型発振器では、低発振周波数帯域での可変容量成分としてより大きな可変容量を持つことができるので、図８に示した本実施の形態の電圧制御型発振器の発振周波数特性のシミュレーション結果から判るように、図５に示した第３の実施の形態に比べて、低発振周波数帯域がより拡大して、電圧制御型発振器全体としてより広い発振周波数可変範囲を持つことができると共に、前記第３の実施の形態と同様、可変容量成分と固定容量成分との関係を調整することができるので、高及び低発振周波数範囲相互間でのＶＣＯゲインのばらつきを有効に小さく低減することが可能となる。
【００５３】
図９は、前記第１及び第３の実施の形態と従来例とにおける電圧制御型発振器の発振周波数帯域でのＶＣＯゲインの最大値を示したものである。尚、同図では、周波数帯域制御信号ＢＩＴ［１：０］＝０，０の時のＶＣＯゲインの最大値で規格化して、最大値を示している。同図から判るように、図１２に示した従来例に比べて、第１の実施の形態の方が、また第１の実施の形態よりも第３の実施の形態の方が、ＶＣＯゲインのばらつきが小さくなっていることが判る。
【００５４】
以上説明した第１〜第４の実施の形態の電圧制御型発振器の説明では、周波数帯域制御信号ＢＩＴ１、ＢＩＴ２は２ビット構成としたが、本発明はこれに限定されず、１又は３ビット以上で構成しても良いのは勿論である。
【００５５】
また、負性抵抗発生回路４は、ＮＭＯＳ型クロスカップルトランジスタＭ１とＮＭＯＳ型電流源トランジスタＭ２とにより構成したが、その他の構成、例えば、ＰＭＯＳ型クロスカップルトランジスタ、又はＰ及びＮＭＯＳ型の双方を用いたクロスカップトランジスタや、ＰＭＯＳ型電流源トランジスタを用いても良いのは勿論のこと、バイポーラトランジスタを用いた構成であっても良い。また、クロスカップルトランジスタと電流源トランジスタとにより負性抵抗発生回路４を構成する必要はない。
【００５６】
更に、可変容量素子Ｃｖ１、Ｃｖ２０、Ｃｖ２１、Ｃｖ２２として、Ａｃｃｕｍｕｌａｔｉｏｎ型のＭＯＳバラクタを用いたが、その他、ＮＭＯＳ型トランジスタ、ＰＭＯＳ型トランジスタ、ＰＮジャンクション型のように２端子間の電圧の差で容量値が変化するものであれば、何れを採用しても良い。
【００５７】
（第５の実施の形態）
図１０は、本発明の電圧制御型発振器を用いた周波数シンセサイザのブロック図を示す。
【００５８】
同図の周波数シンセサイザにおいて、ＶＣＯは既述した第１〜第４の実施の形態の電圧制御型発振器である。また、ＤＶは分周回路であって、分周比決定信号ＳＤにより分周比１／Ｎが決定され、この決定された分周比１／Ｎに前記電圧制御型発振器ＶＣＯの発振周波数信号ｆＯＵＴを分周する。ＰＤは位相差検出回路であって、前記分周回路ＤＶで分周された発振周波数信号と基準周波数信号ｆＲＥＦとの位相差を検出する。ＣＰはチャージポンプ回路であって、前記位相差検出回路ＰＤの出力に応じた電荷を出力する。ＬＰＦはローパスフィルタであって、前記チャージポンプ回路ＣＰの出力の低周波領域成分のみを通過させ、これを周波数制御信号ＣＯＮＴとして前記電圧制御型発振器ＶＣＯに出力する。
【００５９】
本実施の形態の周波数シンセサイザは、電圧制御型発振器ＶＣＯが既述したように非常に広い発振周波数帯域を有するので、この広い発振周波数帯域をカバーする周波数シンセサイザを構成することが可能である。
【００６０】
また、各発振周波数帯域でのＶＣＯゲインの高及び低発振周波数帯域相互間のばらつきが小さい電圧制御型発振器ＶＣＯを用いるので、周波数シンセサイザ自体のループ特性のばらつきを抑えることができ、位相ノイズ特性、リファレンススプリアス特性、及びロックアップ時間等のばらつきの少ない高性能な周波数シンセサイザを構成することが可能である。
【００６１】
【発明の効果】
以上説明したように、請求項１〜３及び５〜７記載の電圧制御型発振器によれば、低発振周波数帯域での発振周波数可変範囲を拡大して、電圧制御型発振器全体の発振周波数範囲を拡大することができると共に、低発振周波数帯域でのＶＣＯゲインを高くして、高発振周波数帯域でのＶＣＯゲインとの間のばらつきを小さく抑制できる。
【００６２】
また、請求項４及び８記載の周波数シンセサイザによれば、広い発振周波数帯域で使用可能であり、且つ、位相ノイズ特性やスプリアス特性等を含むループ特性が発振周波数帯域の高低に拘わらず効果的に安定した周波数シンセサイザを得ることが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の電圧制御型発振器の回路構成を示す図である。
【図２】同電圧制御型発振器の発振周波数特性を示す図である。
【図３】本発明の第２の実施の形態の電圧制御型発振器の回路構成を示す図である。
【図４】同電圧制御型発振器の発振周波数特性を示す図である。
【図５】本発明の第３の実施の形態の電圧制御型発振器の回路構成を示す図である。
【図６】同電圧制御型発振器の発振周波数特性を示す図である。
【図７】本発明の第４の実施の形態の電圧制御型発振器の回路構成を示す図である。
【図８】同電圧制御型発振器の発振周波数特性を示す図である。
【図９】本発明の第１及び第３の実施の形態の電圧制御型発振器のＶＣＯゲイン特性を従来の電圧制御型発振器のＶＣＯゲイン特性と比較した結果を示す図である。
【図１０】本発明の第５の実施の形態における周波数シンセサイザのブロック構成を示す図である。
【図１１】従来の電圧制御型発振器の回路構成を示す図である。
【図１２】同従来の電圧制御型発振器の発振周波数特性を示す図である。
【符号の説明】
１　　　　　　　　　　　　　　　　　　　　　　　　　　　　タンク回路
２　　　　　　　　　　　　　　　　　　　　　　　　　　　　インダクタ
３　　　　　　　　　　　　　　　　　　　　　　　　　　　　可変容量回路群
４　　　　　　　　　　　　　　　　　　　　　　　　　　　　負性抵抗発生回路
Ｍ１　　　　　　　　　　　　　　　　　　　　　　　　　　　クロスカップル型トランジスタ
Ｍ２　　　　　　　　　　　　　　　　　　　　　　　　　　　電流源トランジスタ
５、５’　　　　　　　　　　　　　　　　　　　　　　　容量選択回路
３１　　　　　　　　　　　　　　　　　　　　　　　　　　第１の可変容量回路
Ｃｖ１　　　　　　　　　　　　　　　　　　　　　　　　　第１の可変容量素子
３２　　　　　　　　　　　　　　　　　　　　　　　　　　第２の可変容量回路
３２ａ　　　　　　　　　　　　　　　　　　　　　　　　　単位可変容量回路
Ｃｖ２０、Ｃｖ２１、Ｃｖ２２　　　第２の可変容量素子
Ｓ２１、Ｓ２２、Ｓ２３　　　　　　　　　スイッチ回路（第１のスイッチ回路）
ＣＯＮＴ　　　　　　　　　　　　　　　　　　　　　　　周波数制御信号
ＢＩＴ０、ＢＩＴ１　　　　　　　　　　　　　周波数帯域制御信号
ＳＥＬ０、ＳＥＬ１、ＳＥＬ２　　　容量選択信号
３３　　　　　　　　　　　　　　　　　　　　　　　　　　第３の可変容量回路
Ｃｆ０、Ｃｆ１、Ｃｆ２　　　　　　　　　固定容量素子
３３ａ　　　　　　　　　　　　　　　　　　　　　　　　　単位固定容量回路
Ｓ３１、Ｓ３２、Ｓ３３　　　　　　　　　スイッチ回路（第２のスイッチ回路）
ＶＣＯ　　　　　　　　　　　　　　　　　　　　　　　　　電圧制御発振器
ＤＶ　　　　　　　　　　　　　　　　　　　　　　　　　　　分周回路
ｆＯＵＴ　　　　　　　　　　　　　　　　　　　　　　　発振周波数信号
ＳＤ　　　　　　　　　　　　　　　　　　　　　　　　　　　分周比決定信号
ｆＲＥＦ　　　　　　　　　　　　　　　　　　　　　　　基準周波数信号
ＰＤ　　　　　　　　　　　　　　　　　　　　　　　　　　　位相差検出回路
ＣＰ　　　　　　　　　　　　　　　　　　　　　　　　　　　チャージポンプ回路
ＬＰＦ　　　　　　　　　　　　　　　　　　　　　　　　　ローパスフィルタ
【図１】
2004015387.tif 000006
【図２】
2004015387.tif 000007
【図３】
2004015387.tif 000008
【図４】
2004015387.tif 000009
【図５】
2004015387.tif 000010
【図６】
2004015387.tif 000011
【図７】
2004015387.tif 000012
【図８】
2004015387.tif 000013
【図９】
2004015387.tif 000014
【図１０】
2004015387.tif 000015
【図１１】
2004015387.tif 000016
【図１２】
2004015387.tif 000017