(57)【要約】【課題】ＡＤコンバータ１の直線性テストにおいて、ＡＤ変換されたデジタルコード５に出力されなかったコード（以下ミスコード６）があったときの処理において、ミスコード６をそのままにしていた場合、ＡＤコンバータ１に問題がなくても、最悪そのＡＤコンバータ１を不良品と判断してしまうという課題がある。【解決手段】ＡＤコンバータ１に対して所定の入力ステップ幅であるアナログ階調波信号を単調増加または単調減少させて印加して前記ＡＤコンバータの良否判定を行う検査方法であって、ＡＤ変換処理によりミスコードが出力された場合、前記アナログ階調波信号の入力ステップ幅を所定のアルゴリズムで決定し、決定された入力ステップ幅で前記アナログ階調波信号を前記ＡＤコンバータに再入力してＡＤ変換処理する。【選択図】　図１
2004072224.tif 000002
【特許請求の範囲】
【請求項１】
ＡＤコンバータに対して所定の入力ステップ幅であるアナログ階調波信号を単調増加または単調減少させて印加して前記ＡＤコンバータの良否判定を行う検査方法であって、ＡＤ変換処理によりミスコードが出力された場合、前記アナログ階調波信号の入力ステップ幅を所定のアルゴリズムで決定し、決定された入力ステップ幅で前記アナログ階調波信号を前記ＡＤコンバータに再入力してＡＤ変換処理することを特徴とするＡＤコンバータの検査方法。
【請求項２】
ＡＤコンバータにアナログ階調波信号を再入力する際に、前記アナログ階調波信号の入力範囲を所定のアルゴリズムで決定することを特徴とした請求項１記載のＡＤコンバータの検査方法。
【請求項３】
ＡＤコンバータにアナログ階調波信号を再入力する際に前記入力ステップ幅を所定のアルゴリズムで設定し、複数回前記処理を実施することを特徴とする請求項１又は請求項２記載のＡＤコンバータの検査方法。
【請求項４】
ＡＤコンバータにアナログ階調波信号を再入力する際に、入力ステップ幅が所定の値になった場合は中止し、ＡＤコンバータを不良と判断することを特徴とする請求項１〜３いずれか記載のＡＤコンバータの検査方法。
【請求項５】
ＡＤコンバータにアナログ階調波信号を再入力する際に、入力ステップ幅が所定の値になった場合は中止し、最初のＡＤ変換時のデータから、前記ＡＤコンバータの非直線性誤差および微分直線性誤差を求めることを特徴とする請求項１〜４いずれか記載のＡＤコンバータの検査方法。
【請求項６】
ミスコードが発生した場合に、再入力する前記アナログ階調波信号の入力範囲設定ステップと、再入力する前記アナログ階調波信号の入力ステップ幅設定ステップと、前記アナログ階調波信号の入力およびＡＤ変換ステップと、ミスコード確認ステップと、前記入力ステップ幅と所定の値との比較ステップと、非直線性誤差および微分直線性誤差の演算ステップと、ＡＤコンバータ回路の良否判定ステップとを行うことを特徴とする請求項１〜５いずれか記載のＡＤコンバータの検査方法。
【請求項７】
ミスコードが発生した場合に入力するアナログ階調波信号において、１ステップ幅の入力に対して、複数回ＡＤ変換を実施することを特徴とする請求項１〜６いずれか記載のＡＤコンバータの検査方法。
【請求項８】
ミスコードが発生した場合に入力する前記アナログ階調波信号において、所定の入力範囲の前記アナログ階調波信号を複数回入力することを特徴とする請求項１〜７いずれか記載のＡＤコンバータの検査方法。
【請求項９】
ＡＤコンバータにアナログ階調波信号を再入力する際に、所定のアルゴリズムで変更した入力ステップ幅がＬＳＩテスターの分解能を超える場合、ＬＳＩテスターより精度のよい任意アナログ信号発生器を使用して、前記アナログ階調波信号を前記ＡＤコンバータに入力することを特徴とする請求項１〜８いずれか記載のＡＤコンバータの検査方法。
【請求項１０】
ＬＳＩテスターの代わりに、アナログ信号発生器を使用して、所定の入力ステップ幅であるアナログ階調波信号を単調増加または単調減少させて印加することを特徴とする請求項１〜９いずれか記載のＡＤコンバータの検査方法。
【請求項１１】
良品と判明しているＡＤコンバータに対して、所定の入力ステップ幅である前記アナログ階調波信号を入力してＡＤ変換させてミスコードとなったコードを予め記憶しておき、良品・不良品が判明していないＡＤコンバータを検査する際に、ミスコードとなったコードが良品ＡＤコンバータでもミスコードとなっていた場合は、所定のアルゴリズムによりミスコードを補完することを特徴とするＡＤコンバータの検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＡＤコンバータの検査方法に関する。
【０００２】
【従来の技術】
図９は、従来のＡＤコンバータの検査方法を示す図である。
【０００３】
ＡＤコンバータ１の非直線性誤差及び微分直線性誤差を測定することにより良否判定を行う場合、ＡＤコンバータ１にアナログ階調波信号４を印加し、アナログ階調波信号４とＡＤ変換結果であるデジタルコード５を用いてＡＤコンバータ１の非直線性誤差及び微分直線性誤差を演算し、その結果により、良否判定が行われている。
【０００４】
ビット数＝８ｂｉｔ，Ｈ側基準電圧＝３．０Ｖ，Ｌ側基準電圧＝０．０Ｖの電圧印加型ＡＤコンバータ回路を例に従来のＡＤコンバータ回路検査手法を説明　する。
【０００５】
まず、ＬＳＩテスター２よりＡＤコンバータ１にアナログ階調波信号４を印加する。アナログ階調波信号４は図９に示すように、良否判定に必要な測定分解能の入力ステップ幅７（ΔＶ）を有している。例では（１／４）ＬＳＢの分解能で測定するために、２８×４＝１０２４ステップのアナログ階調波信号４を用いている。したがって、入力ステップ幅７は入力範囲を（１０２４−１）で割った電圧となる。例では確実にゼロスケールコードとフルスケールコードが出力されるよう、入力範囲をＡＤ変換範囲（Ｈ側基準電圧―Ｌ側基準電圧）の３．０Ｖより少し大きめの３．０６Ｖとしており、入力ステップ幅７はΔＶ＝３．０６Ｖ／１０２３となる。
【０００６】
そして、ＡＤコンバータ１において、印加されたアナログ階調波信号４が、図９に示すようにデジタルコード５に変換され、デジタルキャプチャメモリ３に格納される。
【０００７】
図１０は入力したアナログ階調波信号４と出力されたデジタルコード５から、各デジタルコードの代表値電圧を求めたＡＤコンバータ１の代表値電圧を示す図である。
【０００８】
代表値電圧の求め方は、各コードの出力回数とそのときの入力電圧の和から求める方法や、各コードが切り替わるときの入力電圧から求める方法がある。この例ではコード１２７が出力されなかったため、代表値電圧は０．０Ｖとなっている。これは、コード１２７がミスコード６（出力されないコード）となっていることを示す。
【０００９】
ミスコード６が出た場合は、そのままにしておくか、なんらかの値で補完するミスコード埋めを実施する。ミスコード埋めの方法としては、ミスコード６となっているコードが出力される理想の入力電圧で補完する方法や、ミスコード６となっているコードの前後のミスコードでないコードの代表値電圧で補完する方法がある。
【００１０】
上記のように求めたデジタルデータと入力アナログ階調波データを用いて、演算を行い非直線性誤差及び微分直線性誤差が求められる。
【００１１】
【発明が解決しようとする課題】
上述した従来のＡＤコンバータ回路の検査手法では、アナログ階調波信号４をＡＤコンバータ１に入力しＡＤ変換した結果、ミスコード６をそのままにしていた場合、ミスコード要因が測定ボードやＬＳＩテスター、またはＡＤ変換した結果であるデジタルデータをサンプリングするタイミング等のＡＤコンバータ１以外の要因であっても、非直線性誤差及び微分直線性誤差は実際の実力よりも劣る演算結果となり、最悪そのＡＤコンバータを不良品と誤判定してしまう。
【００１２】
また、ミスコード６に対してミスコード埋めを行った場合、ミスコード要因がＡＤコンバータ要因であった場合、不良品を良品と誤判定してしまう。
【００１３】
上記問題を解決する手段として、入力アナログ階調波信号４の入力ステップ幅７を最初から十分小さくし、ＡＤコンバータ要因以外のミスコードを出にくくするという方法も考えられるが、その場合、サンプリング数が多くなるため、検査時間が長い、メモリ使用量が増大するといった問題が生じる。
【００１４】
本発明は上記従来の問題点を解決するもので、検査時間およびメモリ使用量を大きく増大させることなく、ＡＤコンバータ１以外の要因によるＡＤコンバータ１の直線性検査への影響を軽減することができ、またＡＤコンバータ１要因によりミスコード６が発生するようなＡＤコンバータ１を良品とすることなく検査できるＡＤコンバータ回路検査手法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、本発明のＡＤコンバータの検査方法は、ＡＤコンバータに対して所定の入力ステップ幅であるアナログ階調波信号を単調増加または単調減少させて印加して前記ＡＤコンバータの良否判定を行う検査方法であって、ＡＤ変換処理によりミスコードが出力された場合、前記アナログ階調波信号の入力ステップ幅を所定のアルゴリズムで決定し、決定された入力ステップ幅で前記アナログ階調波信号を前記ＡＤコンバータに再入力してＡＤ変換処理することを特徴とする。
【００１６】
また、他の発明としては、ＡＤコンバータにアナログ階調波信号を再入力する際に、前記アナログ階調波信号の入力範囲を所定のアルゴリズムで決定することを特徴とする。
【００１７】
また、他の発明としては、ＡＤコンバータにアナログ階調波信号を再入力する際に前記入力ステップ幅を所定のアルゴリズムで設定し、複数回前記処理を実施することを特徴とする。
【００１８】
また、他の発明としては、ＡＤコンバータにアナログ階調波信号を再入力する際に、入力ステップ幅が所定の値になった場合は中止し、ＡＤコンバータを不良と判断することを特徴とする。
【００１９】
また、他の発明としては、ＡＤコンバータにアナログ階調波信号を再入力する際に、入力ステップ幅が所定の値になった場合は中止し、最初のＡＤ変換時のデータから、前記ＡＤコンバータの非直線性誤差および微分直線性誤差を求めることを特徴とする。
【００２０】
また、他の発明としては、ミスコードが発生した場合に、再入力する前記アナログ階調波信号の入力範囲設定ステップと、再入力する前記アナログ階調波信号の入力ステップ幅設定ステップと、前記アナログ階調波信号の入力およびＡＤ変換ステップと、ミスコード確認ステップと、前記入力ステップ幅と所定の値との比較ステップと、非直線性誤差および微分直線性誤差の演算ステップと、ＡＤコンバータ回路の良否判定ステップとを行うことを特徴とする。
【００２１】
また、他の発明としては、ミスコードが発生した場合に入力するアナログ階調波信号において、１ステップ幅の入力に対して、複数回ＡＤ変換を実施することを特徴とする。
【００２２】
また、他の発明としては、ミスコードが発生した場合に入力する前記アナログ階調波信号において、所定の入力範囲の前記アナログ階調波信号を複数回入力することを特徴とする。
【００２３】
また、他の発明としては、ＡＤコンバータにアナログ階調波信号を再入力する際に、所定のアルゴリズムで変更した入力ステップ幅がＬＳＩテスターの分解能を超える場合、ＬＳＩテスターより精度のよい任意アナログ信号発生器を使用して、前記アナログ階調波信号を前記ＡＤコンバータに入力することを特徴とする。
【００２４】
また、他の発明としては、ＬＳＩテスターの代わりに、アナログ信号発生器を使用して、所定の入力ステップ幅であるアナログ階調波信号を単調増加または単調減少させて印加することを特徴とする。
【００２５】
また、他の発明としては、良品と判明しているＡＤコンバータに対して、所定の入力ステップ幅である前記アナログ階調波信号を入力してＡＤ変換させてミスコードとなったコードを予め記憶しておき、良品・不良品が判明していないＡＤコンバータを検査する際に、ミスコードとなったコードが良品ＡＤコンバータでもミスコードとなっていた場合は、所定のアルゴリズムによりミスコードを補完することを特徴とする。
【００２６】
【発明の実施の形態】
（実施形態１）
以下、本発明のＡＤコンバータ回路検査手法における第１の実施形態について、図面を参照しながら説明する。
【００２７】
図１は本実施形態におけるミスコード発生時の入力アナログ階調波信号図である。図において、１はＡＤ変換を行うＡＤコンバータ、２はＬＳＩテスター、３はＡＤ変換結果のデジタルデータを記憶するデジタルキャプチャ、４はＡＤコンバータに入力するアナログ階調波信号、５はＡＤ変換結果のデジタルコード、６はＡＤ変換されたデジタルコード中に出力されなかったコードであるミスコード、７はアナログ階調波信号の測定分解能を表す入力ステップ幅である。
【００２８】
また、図１で使用している記号は、Ｖｐｐを入力範囲、ΔＶを入力ステップ幅、ΔＶｓを最初のＡＤ変換時の入力ステップ幅とする。
【００２９】
図１に示すように、ＡＤ変換した結果ミスコード６が発生した場合、アナログ階調波信号４の入力範囲は理想状態ではミスコード６となっているコードが出力されるであろう範囲に設定し、また入力ステップ幅７は最初のＡＤ変換時よりも小さい値に設定する。そのように設定したアナログ階調波信号４を、再度ＡＤコンバータ１に入力しＡＤ変換を行い、出力されたデジタルコード５の中にミスコード６となっていたコードが出力されているかを確認する。ミスコード６となっているコードが出力されるまで入力ステップ幅７を小さくしていく。再度ミスコード６となっていたコードが出力されなかった場合は、入力ステップ幅７を小さくしていき、ある所定の値になってもミスコード６となっているコードが出力されない場合は、ミスコード６となる要因はＡＤコンバータ１にあるものとし、ＡＤコンバータ１が不良であると判断する。
【００３０】
図１では、入力ステップ幅７（ΔＶ）を０．５倍ずつ小さくしている。したがって、ｎ回目のミスコードとなっているコードに対する処理の時のΔＶはΔＶｓ×０．５となり、２回目はΔＶｓ×０．５２、ｎ回目はΔＶｓ×０．５ｎとなる。また、ｎ回目の処理時の入力ステップ数はＶｐｐ／（ΔＶｓ×０．５ｎ）となり、デジタルキャプチャ３へのデジタルコード５のサンプリング数も同じ数となる。
【００３１】
なお、図１では入力ステップ幅７（ΔＶ）を等比で求めているが、この限りではなく、入力ステップ幅７（ΔＶ）の求め方は何らかのアルゴリズムにしたがっていればよい。
【００３２】
また、ミスコード６となっているコードに対する処理時の入力範囲（Ｖｐｐ）の求め方はいくつかあり、例えばミスコードとなっているコードが出力されると期待される範囲をＡＤコンバータ１の仕様から求める方法や、最初のＡＤ変換時にミスコードとなっている前後のデジタルコード５に対する入力値から求める方法などがある。
【００３３】
続いて、上述した処理について図２のミスコード発生時の処理フロー図を参照して詳細に説明する。図で使用している記号は、ｍはｍ番目のミスコード、Ｍはミスコード総数、ΔＶは入力ステップ幅、ΔＶｓは最初の入力ステップ幅、Ｖｘは処理を中止する基準となる所定の値、ａは０．０　＜　１．０　の値である。
【００３４】
まず、最初のＡＤ変換時に出力されたデジタルコード５から、ミスコード６となっているコードをすべて検出する（ステップＳ０）。
【００３５】
次に、いくつめのミスコード６かを表す変数ｍを０に設定、およびアナログ階調波信号４の入力ステップ幅７（ΔＶ）を最初のＡＤ変換時の入力ステップ幅（ΔＶｓ）に設定する（ステップＳ１）。
【００３６】
次に、変数ｍを１インクリメントする。ステップＳ９から進んできた場合も同様（ステップＳ２）。
【００３７】
次に、アナログ階調波信号４の入力範囲Ｖｐｐを決定する。入力範囲の求め方は、ｍ番目のミスコードとなっているコードが出力されると期待される範囲をＡＤコンバータ１の仕様から求める方法や、最初のＡＤ変換時にｍ番目のミスコードとなっている前後のデジタルコード５に対する入力値から求める方法などがある（ステップＳ３）。
【００３８】
次に、入力ステップ幅７（ΔＶ）をΔＶのａ倍（ａは１．０未満の正の少数とする）の値に再設定する。ステップＳ７から進んできた場合も同様である（ステップＳ４）。
【００３９】
次に、設定されたアナログ階調波信号４をＬＳＩテスター２からＡＤコンバータ１に入力してＡＤ変換し、出力されたデジタルコード５をデジタルキャプチャ３に記憶する（ステップＳ５）。
【００４０】
次に、ステップＳ５で記憶したデジタルコード５からミスコード６となっていたコードが出力されているかを調べる。再度ミスコード６となっていた場合はステップＳ７に進み、そうでないならばステップＳ９に進む（ステップＳ６）。
【００４１】
ステップＳ６で再度ミスコード６となっていた場合は、入力ステップ幅７（ΔＶ）と処理を中止とする基準となる任意の値（Ｖｘ）の大小の関係を調べる。ΔＶ　＜　ＶｘであったならばステップＳ８に進み、そうでないならばステップＳ４に進む（ステップＳ７）。
【００４２】
ステップＳ７でΔＶ　＜　Ｖｘであったならば、処理を中止し、ＡＤコンバータ１は不良と判断する（ステップＳ８）。
【００４３】
ステップ６でミスコード６となっていたコードが出力された場合は、ｍが最初のＡＤ変換時のミスコード総数（Ｍ）と同じかどうかを調べる。ｍ＝Ｍとなっていた場合はステップＳ１０に進み、そうでない場合はステップＳ２に進む（ステップＳ９）。
【００４４】
ステップＳ９でｍ＝Ｍであったならば、ミスコード６となっていたコードが出力されたときの測定データを、最初にＡＤ変換したときのデータに追加し、そのデータから非直線性誤差および微分直線性誤差を求める（ステップＳ１０）。
【００４５】
ステップＳ１０で求めた非直線性誤差および微分直線性誤差より、ＡＤコンバータ１の良否判定を行う（ステップＳ１１）。
【００４６】
（実施形態２）
以下、本発明のＡＤコンバータ回路検査手法における第２の実施形態について図面を参照しながら説明する。実施形態１と異なる点は、入力ステップ幅７が所定の値になってもミスコード６が発生した場合、実施形態１ではＡＤコンバータ１を不良と判断していたが、本実施形態では不良と判断せず、ミスコード６となったまま非直線性誤差および微分直線性誤差を求めることにある。
【００４７】
入力ステップ幅７が所定の値になってもミスコード６となるコードが１つでもあった場合、処理を中断した方が全体の演算時間が短縮される。しかし、どの程度のコードがミスコード６となるか、また、正常に出力されたデジタルコード５のＡＤ変換特性がどのようになっているかなどがわからない。検査の目的として、被検査対象の回路の良否を判断することのほかに、その回路の特性を観測することも重要である。
【００４８】
そこで、入力ステップ幅７が所定の値になってもミスコード６が発生した場合、ＡＤコンバータ１を不良と判断せず、ミスコード６となったまま非直線性誤差および微分直線性誤差を求めることによって、上記のようなミスコード６の発生頻度、および正常に出力されたデジタルコード５のＡＤ変換特性がどのようになっているかなどを観測できる。
【００４９】
以下に、上述した処理について図３を用いて説明する。図３は本実施形態におけるミスコード発生時の処理フロー図である。図３で使用されている記号であるｍ、Ｍ、ΔＶ、ΔＶｓ、Ｖｘ、およびａは図２と同じである。
【００５０】
ステップＳ０からステップＳ６、およびステップＳ１０、ステップＳ１１は図２と同じである。
【００５１】
ステップＳ７’は、ステップＳ６で再度ミスコード６となっていた場合は、入力ステップ幅７（ΔＶ）と処理を中止とする基準となる任意の値（Ｖｘ）の大小の関係を調べる。ΔＶ　＜　ＶｘであったならばステップＳ９’に進み、そうでないならばステップＳ４に進む。
【００５２】
ステップＳ９’は、ステップ６でミスコード６となっていたコードが出力された場合、またはステップＳ７’でΔＶ　＜　Ｖｘであった場合は、ｍが最初のＡＤ変換時のミスコード出現数（Ｍ）と同じかどうかを調べる。ｍ＝Ｍとなっていた場合はステップＳ１０に進み、そうでない場合はステップＳ２に進む。
【００５３】
（実施形態３）
以下、本発明のＡＤコンバータ回路検査手法における第３の実施形態について図面を参照しながら説明する。実施形態１および２と異なる点は、ミスコード６が発生した場合にアナログ階調波信号４を所定の入力範囲・入力ステップ幅７でＡＤコンバータ１に再入力する際、アナログ階調波信号４の１入力ステップに対し複数回デジタルコード５をサンプリングすることにある。
【００５４】
ミスコード６発生要因として、ＡＤ変換されたデジタルコード５をデジタルキャプチャ３にサンプリングするタイミングがある。例えばアナログ階調波信号のレベルが切り替わるタイミングとＡＤ変換を行うタイミングは、通常は同じにならないようにするが、タイミングの遅延などによりアナログ階調波信号４のレベル切り替わり時にＡＤ変換を行い、出力のデジタルコード５が不安定となる場合がある。たまたま、そうしたデジタルデータをデジタルキャプチャ３にサンプリングしてしまい、ミスコードが発生する場合がある。
【００５５】
そこで、アナログ階調波信号４の１入力ステップに対し複数回デジタルコード５をサンプリングすることにより、上記のような問題は軽減できる。
【００５６】
図４は、ミスコード発生時のデータ取り込みを示す図であり、アナログ階調波信号４の１入力ステップに対し、サンプリングを２回行っている例である。１から７は図１と同じ構成である。また、図４で使用している記号、Ｖｐｐ、ΔＶ、およびΔＶｓは図１と同じ構成であり、Ｎは１入力ステップに対するサンプリング数である。
【００５７】
図４では、入力ステップ幅７を０．５倍していくとしており、アナログ階調波信号４の１入力ステップに対し、サンプリングを２回行っているため、１回目のミスコードとなっているコードに対する処理の時のサンプリング数はＶｐｐ／（ΔＶｓ×０．５）×２となり、２回目はＶｐｐ／（ΔＶｓ×０．５２）×２、ｎ回目はＶｐｐ／（ΔＶｓ×０．５ｎ）×２となる。
【００５８】
（実施形態４）
以下、本発明のＡＤコンバータ回路検査手法における第４の実施形態について図面を参照しながら説明する。実施形態１から形態３と異なる点は、ミスコード６が発生した場合にアナログ階調波信号４を所定の入力範囲・入力ステップ幅７でＡＤコンバータ１に再入力する際、アナログ階調波信号４を複数回入力することにある。
【００５９】
本実施形態も実施形態３と同様に、ＡＤ変換されたデジタルコード６をデジタルキャプチャ３にサンプリングするタイミングによるミスコード６発生を軽減させることを目的とした実施形態である。
【００６０】
図５はミスコード発生時の入力アナログ階調波信号図であり、アナログ階調波信号４を２波形入力している例である。１から７は図１および図４と同じ構成である。また、図５で使用している記号は、Ｖｐｐ、ΔＶ、ΔＶｓ、Ｎは図１、図４と同じ構成であり、Ｎ’は入力するアナログ階調波数である。
【００６１】
図５では、入力ステップ幅７を０．５倍していくとし、１入力ステップに対するサンプリング数を２としており、アナログ階調波信号４を２波形入力しているので、ミスコード６となっているコードに対する処理時の１回目のサンプリング数はＶｐｐ／（ΔＶｓ×０．５）×２×２となり、２回目はＶｐｐ／（ΔＶｓ×０．５２）×２×２、ｎ回目はＶｐｐ／（ΔＶｓ×０．５ｎ）×２×２となる。
【００６２】
（実施形態５）
以下、本発明のＡＤコンバータ回路検査手法における第５の実施形態について図面を参照しながら説明する。実施形態１から形態４と異なる点は、事前に良品と判明しているＡＤコンバータ１に対し、アナログ階調波信号４を入力し、ＡＤ変換され出力されたデジタルコード５の中でミスコード６となったコードの集合をメモリに記憶しておき、良否が判明していないＡＤコンバータを検査する際、ミスコード６が発生したならば、事前に良品と判明しているＡＤコンバータでミスコード６となっている集合に含まれているかを判別し、含まれていた場合はミスコード６となったコードを所定のアルゴリズムで補完するミスコード埋めを行い、含まれていない場合は前記実施形態１から形態４のいずれかのミスコード発生時の処理を実施することにある。
【００６３】
事前に良品と判明しているＡＤコンバータ１から、ＬＳＩテスター２などのＡＤコンバータ１以外の要因によるミスコード６となるコードを調べることにより、良否が判明していないＡＤコンバータ１を検査する際、ミスコード６が発生しても、ミスコード６となったコードが良品デバイスでもミスコード６となっていた場合は、前記実施形態１から実施形態４のいずれかのミスコード６発生時の処理を実施しないため、検査時間を短縮できる。
【００６４】
以下に、上述した処理について図６を用いて説明する。図６は本実施形態におけるミスコード６発生時の処理フロー図である。図６で使用されている記号は、ｍ、Ｍ、ΔＶ、ΔＶｓ、Ｖｘ、およびａは図２および図３と同じであり、集合Ｚは事前に取得した良品と判明しているデバイスでミスコード６となったコードの集合である。
【００６５】
ステップＳ０からステップＳ５、ステップＳ７からステップＳ９、およびステップ１１はと図２および図３と同じである。
【００６６】
ステップＳ６’は、ステップＳ５でサンプリングしたデジタルコード５に対し、ミスコード６となっていたコードが出力されているかを調べる。ミスコード６となっていて、かつ、ミスコード６となっているコードが集合Ｚに含まれていない場合はステップＳ７に進み、そうでないならばステップＳ９に進む。
【００６７】
ステップＳ１０’は、ステップＳ９でｍ＝Ｍであったならば、ミスコード６となっていたコードが出力されたときの入力データを最初にＡＤ変換したときのデータに追加し、そのデータの中にミスコード６があった場合は所定のアルゴリズムでミスコードとなっているコードを補完するミスコード埋めを実施し、ミスコード埋めを実施したデータから非直線性誤差および微分直線性誤差を求める。ミスコード埋めの方法としては、ミスコード６となっているコードが出力される理想の入力電圧で補完する方法や、ミスコード６となっているコードの前後のミスコード６でないコードの代表値電圧で補完する方法がある。
【００６８】
（実施形態６）
以下、本発明のＡＤコンバータ回路検査手法における第６の実施形態について図面を参照しながら説明する。実施形態１から形態５と異なる点は、形態１から形態５ではミスコード６が発生した場合にアナログ階調波信号４をＬＳＩテスター２から出力していたが、本実施形態では入力ステップ幅７が所定の値以下になった場合、任意アナログ信号発生器８から出力することにある。
【００６９】
図７は本実施形態におけるＡＤコンバータ検査手法を表す図である。１から５、および７は図１と同じである。８はアナログ階調波信号４を出力する任意アナログ信号発生器、９はＡＤコンバータ１の入力をＬＳＩテスター２または任意アナログ信号発生器８に接続するリレー、１０はリレー９を制御する制御信号である。図７で使用している記号は、Ｖｐｐを入力範囲、ΔＶｎをＬＳＩテスター２から再入力するｎ回目の入力ステップ幅７、ΔＶｎ＋１をＬＳＩテスター２から再入力するｎ＋１回目の入力ステップ幅７、ΔＶｎ＋２をＬＳＩテスター２から再入力するｎ＋２回目の入力ステップ幅７、ΔＶｎ’を任意アナログ信号発生器８から再入力するｎ回目の入力ステップ幅７、ΔＶｎ＋１’を任意アナログ信号発生器８から再入力するｎ＋１回目の入力ステップ幅７、ΔＶｎ＋２’を任意アナログ信号発生器８から再入力するｎ＋２回目の入力ステップ幅７とする。
【００７０】
以上のように構成された本実施形態のＡＤコンバータ回路検査手法について、以下その動作を説明する。
【００７１】
ミスコード６発生時、再入力するアナログ階調波信号４の入力ステップ幅７は所定のアルゴリズムで決定される。このとき、ＬＳＩテスター２が出力することが可能なアナログ階調波信号４の入力ステップ幅７の分解能には限界があり、その限界の分解能を超えた場合は、ＬＳＩテスター２から出力されるアナログ階調波信号４は同じ入力ステップ幅７の信号しか出力されない。図７のＬＳＩテスター２から出力されるアナログ階調波信号４は、最小の入力ステップ幅７が、ｎ回目の再入力時の入力ステップ幅７（ΔＶｎ）である例を示している。ｎ＋１回目の再入力時の入力ステップ幅７（ΔＶｎ＋１）はΔＶｎと同じ、ｎ＋２回目の再入力時の入力ステップ幅７（ΔＶｎ＋２）はΔＶｎと同じというように、ｎ回目以降の再入力するアナログ階調波信号４の入力ステップ幅７はΔＶｎと同じ値となる。
【００７２】
そこで、ミスコード６となったコードを出力させるために、ＬＳＩテスター２よりも精度よく入力ステップ幅７を設定可能な任意アナログ信号発生器８を用意する。図７の任意アナログ信号発生器８から出力されるアナログ階調波信号４は、ＬＳＩテスター２から出力されるアナログ階調波信号４とは異なり、ｎ回目の再入力時の入力ステップ幅７（ΔＶｎ’）が任意アナログ信号発生器８の分解能の限界でない例を示している。ｎ＋１回目の再入力時の入力ステップ幅７（ΔＶｎ＋１’）はΔＶｎ’より小さくなり、ｎ＋２回目の再入力時の入力ステップ幅７（ΔＶｎ＋２’）はΔＶｎ＋１’より小さくなるというように、ｎ回目以降の再入力するアナログ階調波信号４の入力ステップ幅７は所定のアルゴリズムで小さくなる。
【００７３】
そして、ＬＳＩテスター２と任意アナログ信号発生器８のアナログ階調波信号４の出力端子と、ＡＤコンバータ１の入力端子をリレー９を介して接続する。リレー９は制御信号１０により、ＡＤコンバータ１の入力端子に、ＬＳＩテスター２と任意アナログ信号発生器８のどちらを接続するかを決定するものとする。
【００７４】
さらに、ミスコード６発生時、再入力するアナログ階調波信号４の入力ステップ幅７が決定されたならば、ＬＳＩテスター２は入力ステップ幅７が所定の値との大小を比較し、入力ステップ幅７が所定の値よりも大きい場合はＡＤコンバータ１にはＬＳＩテスター２が接続され、所定の値よりも小さい場合はＡＤコンバータ１には任意アナログ信号発生器８が接続されるように、リレー９を制御する制御信号１０を設定する。
【００７５】
このとき、任意アナログ信号発生器８がＡＤコンバータ１に接続された場合、任意アナログ信号発生器８への入力は、ＡＤコンバータ１へ入力するアナログ階調波信号の入力信号範囲・ステップ数から求められ、ＬＳＩテスター２からデジタルデータが入力されるものとする。
【００７６】
なお、任意アナログ信号発生器８は、検査ボード上に実装されていても、被測定対象であるＡＤコンバータ１が内蔵されているデバイス中に構成されていてもどちらでもよい。
【００７７】
本実施形態により、ミスコード６発生時に、再入力するアナログ階調波信号４を、ＬＳＩテスター２の性能以上の入力ステップ幅７で入力することができ、ミスコード６発生原因が、ＡＤコンバータ要因かそれ以外の要因かを、より精度よく見極めて検査できる。
【００７８】
（実施形態７）
以下、本発明のＡＤコンバータ回路検査手法における第７の実施形態について図面を参照しながら説明する。実施形態１から形態６と異なる点は、実施の形態１から形態６ではアナログ階調波信号４をＬＳＩテスター２から出力していたが、本実施形態では任意アナログ信号発生器８から出力することにある。
【００７９】
図８は本実施形態におけるＡＤコンバータ測定手法を表す図である。１、３から５、および８は図７と同じである。１１はＡＤコンバータ１に入力するアナログ階調波信号４の入力範囲および入力ステップ幅７を決定する機能、およびミスコード発生時に入力ステップ幅７を小さくしていきＡＤ変換を行いミスコードとなっているコードが出力されるかを確認する処理を続けるかどうかの判定機能を持つ制御モジュールである。
【００８０】
以上のように構成された本実施形態のＡＤコンバータ回路検査手法について、以下その動作を説明する。
【００８１】
検査対象のＡＤコンバータ１を最初にＡＤ変換する場合、制御モジュール１１は入力範囲および入力ステップ幅７を所定の値に設定し、任意アナログ信号発生器８に渡す。任意アナログ信号発生器８は制御モジュール１１から受け取った入力範囲および入力ステップ幅７からアナログ階調波信号４を設定し出力する。任意アナログ信号発生器８から出力されたアナログ階調波信号４がＡＤコンバータ１に入力され、ＡＤコンバータ１はＡＤ変換を行い、デジタルデータ５を出力する。出力されたデジタルコード５はデジタルキャプチャ３に記憶される。デジタルキャプチャ３に記憶されたデジタルコード５は制御モジュールに渡され、制御モジュール１１はミスコード６が発生していないかどうかを確認する。ミスコード６が発生した場合、制御モジュール１１はアナログ階調波信号４の入力範囲を理想状態ではミスコード６となっているコードが出力されるであろう範囲に設定し、また入力ステップ幅７は最初のＡＤ変換時よりも小さい値に設定する。そのように設定した入力範囲と入力ステップ幅７を任意アナログ信号発生器８に渡し、任意アナログ発生器８からアナログ階調波信号４を設定し出力する。そして、任意アナログ信号発生器から出力されたアナログ階調波信号４を再度ＡＤコンバータ１に入力しＡＤ変換を行い、出力されたデジタルコード５の中にミスコード６となっていたコードが出力されているかを確認し、ミスコード６となっていたコードが出力された場合は、ミスコード６となっていたコードが出力されたときの測定データを、最初にＡＤ変換したときのデータに追加し、そのデータから非直線性誤差および微分直線性誤差を求める。制御モジュール１１は、ミスコード６となっているコードが出力されるまで入力ステップ幅７を小さくしていき、ある所定の値になってもミスコード６となっているコードが出力されない場合は、ミスコードとなっているコードが出力されるかを確認する処理をやめる。
【００８２】
なお、任意アナログ信号発生器８と制御モジュール１１は、検査ボード上に実装されていても、被測定対象であるＡＤコンバータ１が内蔵されているデバイス内にあってもよい。
【００８３】
本実施形態により、ＬＳＩテスター２を用いずに、ＡＤコンバータ１の非直線性誤差および微分直線性誤差を求めることができる。
【００８４】
【発明の効果】
本発明は、ＡＤ変換の結果としてミスコードが発生した場合、ミスコードとなったコードが出力されると予想される入力信号を任意の入力範囲・入力ステップ幅でＡＤコンバータに再度入力し、ＡＤ変換された出力コードを確認する処理を、入力ステップ幅が所定の値になるまで繰り返し実行することにより、ＡＤコンバータ以外の要因によるＡＤコンバータ直線性検査への影響を軽減することができ、またＡＤコンバータ要因によりミスコードが発生するようなＡＤコンバータを良品と誤判定することなく検査できる。
【００８５】
また、ミスコード発生時の上記処理を、入力信号の入力範囲を、ＡＤコンバータの変換範囲全てではなく任意の範囲とすることで、検査時間を大幅に増加させることなく検査できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態におけるミスコード発生時の入力アナログ階調波信号図
【図２】本発明の第１の実施形態におけるミスコード発生時の処理フロー図
【図３】本発明の第２の実施形態におけるミスコード発生時の処理フロー図
【図４】本発明の第３の実施形態におけるミスコード発生時のデータ取り込みを示す図
【図５】本発明の第４の実施形態におけるミスコード発生時の入力アナログ階調波信号図
【図６】本発明の第５の実施形態におけるミスコード発生時の処理フロー図
【図７】本発明の第６の実施形態におけるＡＤコンバータ検査手法を表す図
【図８】本発明の第７の実施形態におけるＡＤコンバータ検査手法を表す図
【図９】従来のＡＤコンバータ回路の検査手法を表す図
【図１０】ＡＤコンバータの代表値電圧を表す図
【符号の説明】
１　ＡＤコンバータ
２　ＬＳＩテスター
３　デジタルキャプチャ
４　アナログ階調波信号
５　デジタルコード
６　ミスコード
７　入力ステップ幅
８　任意アナログ信号発生器
９　リレー
１０　制御信号
１１　制御モジュール
【図１】
2004072224.tif 000003
【図２】
2004072224.tif 000004
【図３】
2004072224.tif 000005
【図４】
2004072224.tif 000006
【図５】
2004072224.tif 000007
【図６】
2004072224.tif 000008
【図７】
2004072224.tif 000009
【図８】
2004072224.tif 000010
【図９】
2004072224.tif 000011
【図１０】
2004072224.tif 000012