(57)【要約】【課題】帯状基板の有効となる領域を多くして歩留まりを向上することおよび装置内での帯状基板の搬送トラブルを防止して稼働率を向上させることを両立させ、さらに複数の工程間で帯状基板上の堆積物による処理室のコンタミネーションを防止して堆積膜の特性を向上させ、さらに剥離した膜の処理室内への堆積による処理条件のずれを防止してメンテナンス頻度を低減させることができる帯状基板の処理方法を提供する。【解決手段】複数の処理手段が連結されたロール・ツー・ロール方式の装置を用いて帯状基板を連続的に搬送しながら処理する基板処理方法において、帯状基板１００の搬送方向における予め定めた所定の位置が各々の処理手段を通過後または到達直前の時点で該各々の処理手段での処理を開始または終了する。【選択図】      図１
2004335819.tif 000002
【特許請求の範囲】
【請求項１】
複数の処理手段が連結されたロール・ツー・ロール方式の装置を用いて帯状基板を連続的に搬送しながら処理する基板処理方法において、該帯状基板の搬送方向における予め定めた所定の位置が各々の処理手段を通過した後に、該各々の処理手段での処理を開始することを特徴とする帯状基板の処理方法。
【請求項２】
複数の処理手段が連結されたロール・ツー・ロール方式の装置を用いて帯状基板を連続的に搬送しながら処理する基板処理方法において、該帯状基板の搬送方向における予め定めた所定の位置が各々の処理手段に到達する直前で、該各々の処理手段での処理を終了することを特徴とする帯状基板の処理方法。
【請求項３】
前記所定の位置を、前記帯状基板上に１つ以上設定することを特徴とする請求項１又は請求項２に記載の帯状基板の処理方法。
【請求項４】
前記帯状基板の処理工程が複数のロール・ツー・ロール方式の工程を経て処理されることを特徴とする請求項１乃至３のいずれか一項に記載の帯状基板の処理方法。
【請求項５】
前記所定の位置を、前記複数のロール・ツー・ロール方式の工程において各々異なるように設定することを特徴とする請求項４に記載の帯状基板の処理方法。
【請求項６】
前記所定の位置を、２つの前記帯状基板を接続するための接着部ないしは該接着部前後の装置全長以内の位置に設定することを特徴とする請求項１乃至５のいずれか一項に記載の帯状基板の処理方法。
【請求項７】
前記処理手段で行われる処理は、乾式プロセス、湿式プロセス、の少なくとも一つからなることを特徴とする請求項１乃至６のいずれか一項に記載の帯状基板の処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、帯状基板を搬送しながら処理を行うロール・ツー・ロール方式の基板処理方法に関し、複数個設置された処理手段の中を搬送される該帯状基板の予め定めた所定の位置の移動に基づいて処理を順次開始、停止させることで、処理の品質および生産性を向上を図った基板処理方法に関する。
【０００２】
【従来の技術】
従来より帯状の基板に対して一定の長さ毎に同様の処理を施し、後にこれらを切断して同様の製品を多数製造する方法が知られている。この場合、処理する装置の両端に送出し装置と巻取り装置を配置し、ロール状に巻かれた帯状基板を送出し装置側から巻取り装置側へ搬送させながら、帯状基板を順次処理手段の中を通過させて所定の処理を完成させる方法が用いられる。このようなロール・ツー・ロールの製造方法は高い生産性が見込まれ、例えば半導体素子の製造においては大面積素子の形成が必要な太陽電池等の大量生産に適している。
【０００３】
太陽電池のような半導体接合を有する素子を形成するための基板処理手段は多岐に渡り、ＣＶＤ、スパッタ、蒸着、ドライエッチング、レーザ加工、アニール、研磨などの乾式プロセスや、洗浄、液相析出などの湿式プロセスが用いられる。これらの処理を順次あるいは繰り返し行うことで素子を形成するが、異なるプロセスを分離する目的で各処理の種類毎に複数の独立したロール・ツー・ロール装置による工程を設け、各工程間でロール状の帯状基板を受け渡す方法がとられることが多い。
【０００４】
こうしたロール状の帯状基板の次工程への受け渡しや交換を効率的に行うことで、生産性を向上させる方法が特許文献１に開示されている。この方法によれば、特に処理が減圧プロセスである場合に帯状基板の交換時間短縮が図られるが、処理が減圧プロセス、液体プロセスにかかわらず帯状基板のうちの製品となる有効部を増大させることができるため、高い歩留りを得るには非常に有効である。
【０００５】
ここで、上記特許文献１による帯状基板の処理および交換手順の概略を図２に基づいて説明する。複数の基板処理工程のうち、減圧プロセスである［工程ｎ］から［工程ｎ＋１］にかけての流れを工程（ａ）〜工程（ｆ）の段階に分けて以下に示す。
【０００６】
［工程ｎ］
工程（ａ）基板取付けおよび処理開始：ピンチバルブ２０３、２０４を閉じ、送出し室２００、巻取り室２０１のみを大気ベントする。［工程ｎ−１］の処理が完了したロール２０６ａを送出し室２００にセットし、ｗ１の位置で装置内に残された帯状基板と接続する。接続手段は、帯状基板が薄い金属板の場合はスポット溶接で接着して接続可能である。また前回の［工程ｎ］で送出し室に残ったロール２０７ａを巻取り室２０１にセットしｗ２の位置で溶接することで、基本的に捨てられていたロール２０７ａを巻付け部として再利用する。さらに処理室２０２内の帯状基板を次工程の処理室２０２内のリード部として再利用するため、帯状基板の全長のうち最終的な製品部分（有効部）を最大限にできる効果があり歩留り向上への寄与は大きい。その後送出し室２００、巻取り室２０１の内部をそれぞれ排気した後ピンチバルブ２０３、２０４を開け、帯状基板２０５を搬送させながら処理室２０２で所定の処理を行い、処理の完了した帯状基板をロール２０７ａへ巻取る。処理室２０２は複数の処理室で構成されてもよく、特に搬送速度を早くしてスループットを向上させたい場合や１個の処理室のサイズに制限がある場合は多数の処理室で構成するとよい。処理の開始、終了とともにそれぞれの処理室の処理を開始、終了させる。
【０００７】
工程（ｂ）処理終了：帯状基板の全長のうち有効部に対して［工程ｎ］の処理が完了した後の状態である。ただし、次回の処理基板を接続するための若干量の糊代部分をロール２０６ａに残して搬送を終了する必要があることと、帯状基板の製品となる部分を極力多くとるためには、溶接部ｗ−１およびｗ０部分が次の段階のｃ１、ｃ２部分に到達するまで搬送するとよい。
【０００８】
工程（ｃ）基板取出し：ピンチバルブ２０３，２０４を閉じ、送出し室２００および巻取り室２０１のみを大気ベントした後、ｃ１、ｃ２部分で帯状基板２０５を切断し、残ったロール２０６ａおよび処理済のロール２０７ａを取出し、ロール２０７ａは［工程ｎ＋１］へ移送する。
【０００９】
工程（ｄ）基板取付けおよび処理開始：［工程ｎ−１］の処理が完了したロール２０６ｂを送出し室２００にセットし、ｗ３の位置で装置内に残された帯状基板と溶接にて接続する。送出し室に残っていたロール２０６ａ（これをロール２０７ｂと呼び替える）を巻取り室２０１にセットし、ｗ４の位置で溶接する。その後送出し室２００、巻取り室２０１の内部をそれぞれ排気した後ピンチバルブ２０３、２０４を開け、帯状基板を搬送させながら処理室２０２で所定の処理を行い、処理の完了した帯状基板をロール２０７ｂへ巻取る。以後、工程（ｂ）からの作業を繰り返すことで［工程ｎ］において複数のロールを処理することができる。
【００１０】
［工程ｎ＋１］
工程（ｅ）基板取付けおよび処理開始：ピンチバルブ２０３、２０４を閉じ、送出し室２００、巻取り室２０１のみを大気ベントする。［工程ｎ］で取り出したロール２０７ａ（これをロール２０６ｃと呼び替える）を送出し室２００にセットし、ｗ７の位置で装置内に残された帯状基板と溶接にて接続する。また前回の［工程ｎ＋１］で送出し室に残ったロール２０７ｃを巻取り室２０１にセットし、ｗ８の位置で溶接する。その後送出し室２００、巻取り室２０１の内部をそれぞれ排気した後ピンチバルブ２０３、２０４を開け、帯状基板を搬送させながら処理室２０２で所定の処理を行い、処理の完了した帯状基板をロール２０７ｃへ巻取る。
【００１１】
工程（ｆ）処理終了：帯状基板の全長のうち有効部に対して［工程ｎ＋１］の処理が完了した後の状態である。
【００１２】
また、図３に工程（ａ）〜工程（ｆ）の各段階における装置内の帯状基板の全てを展開したときの領域詳細を示すロール展開図を示す。ここでｅ１およびｅ２はそれぞれ送出し室２００および巻取り室２０１のロールに巻かれてある帯状基板の端部をあらわし、Ｌはロール・ツー・ロール装置の全長であって各段階でのロール全長中の装置の位置をあらわし、ｃ１、ｗ１等はそれぞれ切断位置、溶接位置をあらわしている。
【００１３】
一方、近年の太陽電池等の需要の高まりにより、大面積かつ高品質の均一な半導体膜を速い堆積速度で形成する技術の確立は重要な技術課題の一つとなっている。これに対して、例えば薄膜系太陽電池の半導体層として用いられるシリコン系薄膜を効果的に形成する方法が特許文献２に開示されている。この方法によれば、プラズマＣＶＤ法において、高周波導入電極と基板との距離が３ｍｍ以上３０ｍｍ以下であり、放電空間内の圧力が９０Ｐａ以上１．５×１０４Ｐａ以下であり、滞留時間τが０．０１秒以上１０秒以下という条件下で高品質なシリコン系薄膜層を高速で成膜することが可能であり、これを用いた光電変換装置では高い変換効率が得られると開示されている。
【００１４】
【特許文献１】
特開平８−２３９１４４号公報
【特許文献２】
特開２００２−１３４７７４号公報
【００１５】
【発明が解決しようとする課題】
しかし、上記の技術に基づいて、ロール・ツー・ロール方式で大面積かつ高品質の均一な半導体膜や機能性堆積膜を速い堆積速度で形成し、かつ帯状基板の歩留りを高めるため前述の帯状基板の交換手順を行って大量生産するような場合、例えば大面積で高変換効率のシリコン系薄膜微結晶太陽電池を高スループットで生産する場合、大きく分けて次の２つの課題が生じる。
【００１６】
まず、（１）堆積膜の膜質に関する課題について説明する。
図４にタンデム型シリコン太陽電池素子の断面模式図を示す。導電性の基板４００上に裏面反射層４０１、第１のｎ型半導体層４０２、第１のｉ型半導体層４０３、第１のｐ型半導体層４０４、第２のｎ型半導体層４０５、第２のｉ型半導体層４０６、第２のｐ型半導体層４０７、透明導電膜層４０８、集電電極４０９が順次堆積された素子構造を有する。これらの堆積膜は、それぞれの処理圧力、処理雰囲気等のプロセスの違いにより、基板洗浄工程、裏面反射層形成工程１、裏面反射層形成工程２、半導体層形成工程１（ボトムセル）、半導体層形成工程２（トップセル）、透明導電膜形成工程からなる６つの独立したロール・ツー・ロール装置による工程を経て形成される。ここで、図２における［工程ｎ］（ｎは整数）を裏面反射層形成工程２とする。太陽電池素子の光電変換効率向上を図って裏面反射層の膜厚を厚くするために、処理室２０２は複数の処理室で構成されている。裏面反射層形成工程２が完了したあと工程（ｃ）にてロール２０７ａを取り外す。このロール２０７ａのロール展開図において、ｃ２からｗ１までは所定の膜厚の裏面反射層が形成されているが（有効部Ａ）、およそｗ１からｗ２までは通過した処理室の履歴数によって階段状の厚み分布をもちつつ薄くなり（中間部Ｂ）、ｗ２からｅ２は堆積膜の無い部分となる（未処理部Ｃ）。次の［工程ｎ＋１］は半導体形成工程１であって処理室２０２はそれぞれ減圧プラズマＣＶＤ法によるｎ型半導体層形成室、ｉ型半導体層形成室、ｐ型半導体層形成室からなる。裏面反射層が形成されたロール２０７ａを工程（ｅ）にて２０６ｃとして取付け、工程（ｆ）にて半導体形成工程１の処理が終了する。ここで３つの問題が生じる。１つ目は工程（ｅ）において、前回にロールを処理したときの裏面反射層形成工程２の中間部Ｂがｗ７からｗ８にあって、基板交換を行う間はこの部分が半導体形成工程１の処理室内にとどまってしまい、裏面反射層を形成している導電酸化膜や金属が離脱して半導体形成室を汚染し、素子の特性を低下させてしまうことである。２つ目は裏面反射層形成工程２の中間部Ｂがｗ１からｗ２にあり、この裏面反射層が所定の膜厚よりも薄い中間部Ｂの上に半導体形成工程１の処理がなされると、基板や裏面反射層への密着性が不十分となって堆積膜が剥離してしまう場合がある。さらに剥離した半導体膜の膜片が半導体形成室の電極上に付着した場合には電極と基板との実質的な空間が狭められることなり、電極−基板間の距離をサブミリ単位で精密に制御する成膜方法において成膜室は致命的なダメージを被り、堆積膜の特性低下や副生成物の発生により装置をメンテナンスせざるを得なくなる。３つ目は工程（ｅ）で半導体層形成を開始するとき、ｗ７からｗ８の間は不完全な半導体膜が形成されるために堆積膜が剥離してしまう場合がある。これは高効率太陽電池素子として堆積膜の品質や堆積速度を最適化していくと、各堆積膜の下地となる層とのマッチングがより限定される傾向があるためである。この剥離によっても上記と同様のダメージを被る。以上のように、処理が不完全になされた帯状基板に対して次工程の処理を行うことで不具合が発生する場合がある。
【００１７】
次に、（２）帯状基板の溶接部に関する課題について説明する。
図２において、［工程ｎ］を半導体形成工程１とし、工程（ａ）の段階で処理室２０２内にあるのはおよそｗ１からｗ２の部分であるが、搬送および処理を開始するとまず溶接部ｗ１が処理室２０２内に搬送される。例えば処理室２０２のうちｉ型半導体層形成室は本発明で対象としている高品質、高速の堆積条件では電極−基板間の距離は３ｍｍ以上３０ｍｍ以下と狭く、さらに電極に印加する電力密度が高いため、帯状基板に段差やバリ、突起などの異状があるとスパークを誘発し放電電流の集中によって帯状基板の一部が溶断する場合がある。該溶断部が装置内のクリアランスの狭い部分に衝突した場合は帯状基板の損傷は著しくなり、最悪の場合は損傷した帯状基板が装置内の経路を塞いでジャムと呼ばれる搬送不良が発生し搬送不能に陥る。特に、高速の堆積条件では形成室の圧力が９０Ｐａ以上１．５×１０４Ｐａ以下と、従来のプラズマＣＶＤで用いられていた圧力よりも高いために搬送経路中の次の部分のクリアランスが狭い。１つ目は、異なる導電型の半導体形成室の原料ガスを分離する目的で設けられるガスゲートは高い圧力でも分離性能を確保するためにクリアランスが狭められている。２つ目は、半導体形成室内の反応室において帯状基板が搬送される出入り口からの原料ガスやプラズマの噴き出しを防止するためにクリアランスが狭められている。これらのクリアランスの狭い部分に損傷した帯状基板が搬送されると経路を塞ぎやすい。また溶接部に堆積膜が形成されるときにも次のような問題が発生する場合がある。［工程ｎ］を裏面反射層形成工程２としたとき、処理が終了した工程（ｂ）の段階においては溶接部ｗ０近傍および溶接部ｗ１近傍は所定の膜厚の裏面反射層が堆積されている。溶接部ｗ０は工程（ｃ）段階で切断されてｃ２となる。ロール２０７ａは［工程ｎ＋１］に移されて２０６ｃとなり、工程（ｅ）でｃ２は溶接されてｗ７となるが、ｗ７において溶接される２つの帯状基板の双方に堆積膜が形成されているため溶接の接着力が低下し、帯状基板に張力をかけつつ搬送すると場合によっては溶接部が剥離し、搬送不能に陥る。この場合には装置全体をメンテナンスせざるを得なくなって稼働率を著しく低下させる結果となる。
【００１８】
本発明の目的は、帯状基板の有効となる領域を多くして歩留まりを向上することおよび装置内での帯状基板の搬送トラブルを防止して稼働率を向上させることを両立させ、さらに複数の工程間で帯状基板上の堆積物による処理室のコンタミネーションを防止して堆積膜の特性を向上させ、さらに剥離した膜の処理室内への堆積による処理条件のずれを防止してメンテナンス頻度を低減させることができる帯状基板の処理方法を提供することにある。
【００１９】
【課題を解決するための手段】
本発明は、上記課題を解決するために鋭意検討を行った結果完成に至ったものであり、その骨子とするところは、複数の処理手段が連結されたロール・ツー・ロール方式の装置を用いて帯状基板を連続的に搬送しながら処理する基板処理方法において、該帯状基板の搬送方向における予め定めた所定の位置が各々の処理手段を通過した後に、該各々の処理手段での処理を開始することを特徴とする。
【００２０】
また本発明は、複数の処理手段が連結されたロール・ツー・ロール方式の装置を用いて帯状基板を連続的に搬送しながら処理する基板処理方法において、該帯状基板の搬送方向における予め定めた所定の位置が各々の処理手段に到達する直前で、該各々の処理手段での処理を終了することを特徴とする。
【００２１】
そして、前記所定の位置を、前記帯状基板上に１つ以上設定することを特徴とする。また、前記帯状基板の処理工程が複数のロール・ツー・ロール方式の工程を経て処理されることを特徴とする。また、前記所定の位置を、前記複数のロール・ツー・ロール方式の工程において各々異なるように設定することを特徴とする。また、前記所定の位置を、２つの前記帯状基板を接続するための接着部ないしは該接着部前後の装置全長以内の位置に設定することを特徴とする。また、前記処理手段で行われる処理は、乾式プロセス、湿式プロセス、の少なくとも一つからなることを特徴とする。
【００２２】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の実施の形態を説明する。図１は本発明の概念を説明するためのロール・ツー・ロール方式の装置構成を示す断面図の一例である。また、図１はプラズマＣＶＤ法によってｎｉｐ型微結晶シリコン光起電力素子を作製する処理室を有する装置である。
【００２３】
図１において、送出し室１０３、巻取り室１０４、処理室１０５〜１０７は、それぞれガスゲート１０８〜１１１によって連結されている。ガスゲート１０８および１０９にはピンチバルブ機能が備えられピンチバルブを閉じることで帯状基板１００がセットされている状態であっても隣り合う室との気密を保持でき、処理室１０５〜１０７を減圧に保ったまま送出し室１０３や巻取り室１０４を大気開放できる。１１２はｎ型半導体層成膜室、１１３ａ〜１１３ｃはｉ型半導体層成膜室、１１４はｐ型半導体層成膜室で、各成膜室の内部を帯状基板１００が通過可能となっていて、不図示の基板加熱手段および放電電極が設置され、原料ガス供給手段、放電電力供給手段、バイアス電力供給手段、排気手段、圧力調整手段が接続されている。
【００２４】
未処理の帯状基板１００が送出しロール１０１に巻かれ、ガスゲート１０８〜１１１と処理室１０５〜１０７を通って、帯状基板１００の先端が巻取りロール１０２へ固定されていて、巻取りロール１０２を回転させ、送出しロール１０１の回転に調節されたブレーキをかけることで帯状基板１００に所望の張力を与えながら所望の速度で搬送できる。
【００２５】
ガスゲートの内部は１ｍｍ〜１０ｍｍ程度のスリット状の隙間があり、帯状基板１００をスリット部材に接触せずに通過させ、かつ各処理室１０５〜１０７内部の原料ガスの相互拡散を防止できる。
【００２６】
帯状基板１００としては可撓性の金属シート、樹脂シート、ガラスシート等を用いることができ、帯状基板１００の２つの端部の接続方法としては、双方を数ｍｍから数十ｃｍ重ね合わせたり、端部を突き合わせた上に別の部材を重ね合わせ、スポット溶接や加熱、接着剤等で接続できる。溶接部１１７および１１８はそれぞれ溶接機１１５および１１６によって接続される。
【００２７】
図１を帯状基板１００の処理を開始する直前の状態、すなわち図２における工程（ａ）に相当するとして、本発明の処理開始時の手順を以下に説明する。ここで説明する例では帯状基板１００の所定の位置（Ｐで示す）を溶接部１１７と設定して処理を行う。
【００２８】
まず各成膜室１１２〜１１４を所定の成膜温度に昇温しておき所定の流量の原料ガスを供給して所定の圧力にする。帯状基板１００を搬送させ、溶接部１１７がｎ型半導体層成膜室１１２を通過した時点でｎ型半導体層成膜室１１２への所定の放電電力を供給してｎ型半導体層成膜を開始する。搬送が進行して溶接部１１７がｉ型半導体層成膜室１１３ａを通過した時点でｉ型半導体層成膜室１１３ａへの所定の放電電力を供給してｉ型半導体層成膜の一部を開始する。以後、同様の手順で順次、ｉ型半導体層成膜室１１３ｂ、ｉ型半導体層成膜室１１３ｃ、ｐ型半導体層成膜室１１４への所定の放電電力を供給し、溶接部１１７がｐ型半導体層成膜室１１４を通過した後には全ての成膜室が所定の処理を行う。以上の手順により、溶接部１１７以降の送出しロール１０１の帯状基板１００には所定の膜厚の堆積膜が得られる。また、各成膜室の処理開始を、成膜室の位置情報と帯状基板１００の搬送距離を基に自動的に開始するように装置を構成すると操作の無人化が可能である。
【００２９】
次に、図１を帯状基板１００の処理を終了した状態、すなわち図２における工程（ｂ）段階に相当するとして、本発明の処理終了直前からの手順を以下に説明する。ここで説明する例では帯状基板１００の所定の位置を溶接部１１８と設定している。
【００３０】
溶接部１１８が送出しロール１０１から送出された時点では全ての成膜室１１２〜１１４が所定の処理を行っているが、溶接部１１８がｎ型半導体層成膜室１１２へ搬送される直前でｎ型半導体層成膜室１１２への放電電力を停止してｎ型半導体層成膜を終了する。搬送が進行して溶接部１１８がｉ型半導体層成膜室１１３ａへ搬送される直前でｉ型半導体層成膜室１１３ａへの放電電力を停止してｉ型半導体層成膜の一部を終了する。以後、同様の手順で順次、ｉ型半導体層成膜室１１３ｂ、ｉ型半導体層成膜室１１３ｃ、ｐ型半導体層成膜室１１４への放電電力を停止し、溶接部１１８がｐ型半導体層成膜室１１４を通過した後には全ての成膜室が処理を終了する。以上の手順により、溶接部１１８以前の巻取りロール１０２の帯状基板１００には所定の膜厚の堆積膜が得られ、かつ溶接部１１８以降の送出しロール１１０にある帯状基板１００は未処理のままのものが得られる。
【００３１】
以上が本発明の処理方法の一例であるが、場合によっては次のような方法もとることができる。図１を帯状基板１００の処理を開始する直前の状態、すなわち図２における工程（ａ）段階に相当するとき、例えばｉ型半導体層成膜室の処理開始時には一定のウォーミングアップが必要な場合、溶接部１１７がｉ型半導体層成膜室１１３ａに搬送される前にｉ型半導体層成膜室１１３ａへ所定の放電電力よりも小さい電力を供給してｉ型半導体層成膜室１１３ａを所定に近い処理状態にしておき、溶接部１１７がｉ型半導体層成膜室１１３ａを通過した時点で所定の放電電力へ増加することで、溶接部１１７直後から帯状基板１００へ安定した堆積膜が得られ、より歩留まりの高い処理を行うことができる。また、溶接部１１７近傍を溶接強度を確保するために膜を堆積しないようにするには、溶接部１１７に対して溶接に必要なわずかな距離だけ離れた位置を所定の位置Ｐとして設定するとよい。また、複数の工程のうち装置の全長が異なるような場合には、溶接部１１７に対しておよそ装置の全長の差分だけ離れた位置を所定の位置Ｐとして設定することで、異なる工程の堆積膜が装置中にさらされることがなくなるために基板交換時等におけるコンタミネーションの問題が解決されて本発明の効果が得られる。帯状基板のうち、より多くの有効部を得て歩留りを上げる場合には所定の位置Ｐと溶接部１１７との距離ができるだけ近い方が望ましい。また、帯状基板１００上における搬送方向の一部分のみを製品化する場合や、逆に一部分のみを製品化しない場合などでは、帯状基板１００の任意の位置を所定の位置Ｐとして設定して本発明の処理をおこなうことによって堆積膜の剥離やコンタミネーションの問題が解決されて本発明の効果が得られる。
【００３２】
また、本発明は図１の構成の装置や処理に限られるものではなく、以下のような場合には、処理手段で行われる帯状基板１００の処理は他の気相法や液相法であってもよい。例えば、処理（ＣＶＤ、スパッタ、蒸着、ドライエッチング、レーザ加工、アニール、研磨などの乾式プロセスや、洗浄、液相析出などの湿式プロセス）が何であれ、図３に示す中間部Ｂが不完全に処理されることによって次段の処理工程で該中間部Ｂの堆積膜が剥離したり、処理室へのコンタミネーションが引き起こされる場合には本発明による効果が得られる。また、前述のように処理が何であれ、図３に示す工程（ａ）における溶接部ｗ０や溶接部ｗ１の部分が処理手段で処理されることで溶接部の剥離や、処理手段への悪影響がある場合には本発明による効果が得られる。
【００３３】
【実施例】
以下、本発明の実施例について説明する。
【００３４】
（実施例１）
図１に示すプラズマＣＶＤ装置を用いて微結晶シリコン光起電力素子を作製し、これをタンデム型シリコン太陽電池素子のボトムセルとして用いた例について説明する。
【００３５】
図１を帯状基板１００の処理を開始する直前の状態、すなわち図２における工程（ａ）に相当するとして、処理開始時の手順を以下に説明する。
【００３６】
まず、帯状基板１００として有効部の長さ２００ｍ×幅２００ｍｍ×厚さ０．２ｍｍのＳＵＳ４３０鋼板を用い、予め洗浄と裏面反射層とを形成したものを送出しロール１０１として送出し室１０３へセットし、送出し室１０３に残されている帯状基板の最後尾端部とスポット溶接にて接続した。裏面反射層としては厚さ２００ｎｍのＡｇ薄膜とその上に厚さ１０００ｎｍのＺｎＯ薄膜をそれぞれスパッタ法により、本発明の実施の形態に示した手順で形成してあるため、該裏面反射層は溶接部１１７よりも送出しロール１０１側の１０ｃｍ手前まで堆積してあり、この部分を所定の位置Ｐ１とした。位置Ｐ１から溶接部１１８に至るまでの帯状基板１００には堆積膜はないため、送出しロール１０１や巻取りロール１０２の交換中に処理室１０５〜１０７にコンタミネーションが発生することはない。送出し室１０３内部を排気した後にガスゲート１０８および１０９に備えられたピンチバルブを開け、帯状基板１００を搬送可能にした。
【００３７】
各成膜室１１２〜１１４の供給電力以外のパラメータを表１に示す値に設定し、帯状基板１００の搬送を開始し、搬送速度３００ｍｍ／ｍｉｎ．に調節した。位置Ｐ１の部分が搬送されてｎ型半導体層成膜室１１２、ｉ型半導体層成膜室１１３ａ、１１３ｂ、１１３ｃ、ｐ型半導体層成膜室１１４を各々通過した後に表１に示す供給電力を各々の成膜室に順次供給し、プラズマＣＶＤによる処理を開始した。
【００３８】
次に、図１を帯状基板１００の処理を終了した状態、すなわち図２における工程（ｂ）段階に相当するとして、処理終了直前からの手順を以下に説明する。
【００３９】
帯状基板１００を２００ｍ搬送した時点で溶接部１１８が送出しロール１０１から巻き出された。裏面反射層は溶接部１１８よりも１０ｃｍ巻取りロール１０２側まで堆積してあり、この部分を所定の位置Ｐ２とした。位置Ｐ２の部分が搬送されてｎ型半導体層成膜室１１２、ｉ型半導体層成膜室１１３ａ、１１３ｂ、１１３ｃ、ｐ型半導体層成膜室１１４に各々突入する直前に各々の成膜室への電力供給および原料ガス供給を停止した。溶接部１１８が図１に示す位置にまで搬送された時点で搬送を停止し、各室１０３〜１０７内部をパージし、ガスゲート１０９に備えられたピンチバルブを閉じて巻取り室１０４を大気ベントして巻取りロール１０２を取り出した。
【００４０】
この取り出した帯状基板に対して、上記と同様の手順にて厚さ３００ｎｍのアモルファスシリコン光起電力素子を作製し、その上に透明導電膜として厚さ６０ｎｍのＩＴＯ薄膜をスパッタ法で形成した。該巻取りロール１０２の有効部２００ｍを切断機によって搬送方向に１００ｍｍ毎に切断していき２０００枚の評価サンプルとした。
【００４１】
以上の手順で作製した光起電力素子の特性評価を、有効面積２００ｍｍ×１００ｍｍにおいてＡＭ値１．５、エネルギー密度１００ｍＷ／ｃｍ２の擬似太陽光を照射して特性評価を行った結果、光電変換効率は９．２％±０．７％の範囲にあった。
【００４２】
本実施例において、上記の試行を５回行ったところほぼ同様の光電変換効率のものが得られ、溶接部の搬送に問題なく各試行とも有効部２００ｍにわたって素子が形成できた。また、図３の中間部Ｂおよび未処理部Ｃに相当する部分には堆積膜は形成されず、有効部Ａに相当する部分のみに素子を形成することができた。
【００４３】
（比較例１）
図１に示すプラズマＣＶＤ装置を用いて、従来の方法で実施例１と同様の微結晶シリコン光起電力素子を作製し、これをタンデム型シリコン太陽電池素子のボトムセルとして用いた例について説明する。
【００４４】
図１を帯状基板１００の処理を開始する直前の状態、すなわち図２における工程（ａ）に相当するとして、処理開始時の手順を以下に説明する。
【００４５】
帯状基板１００には従来の手順で裏面反射層を形成してあるため、該裏面反射層は溶接部１１８よりも送出しロール１０１側で堆積しており、この堆積膜は送出しロール１０１や巻取りロール１０２の交換中には処理室１０５〜１０７内部において露出していた。次に、送出し室１０３内部を排気した後にガスゲート１０８および１０９に備えられたピンチバルブを開け、帯状基板１００を搬送可能にした。各成膜室１１２〜１１４の供給電力を含む全てのパラメータを表１に示す値に設定し、帯状基板１００の搬送を開始し、搬送速度３００ｍｍ／ｍｉｎ．に調節した。
【００４６】
次に、図１を帯状基板１００の処理を終了した状態、すなわち図２における工程（ｂ）段階に相当するとして、処理終了直前からの手順を以下に説明する。
【００４７】
帯状基板１００を２００ｍ搬送した時点で溶接部１１８が送出しロール１０１から巻き出された。この溶接部１１８が図１に示す位置にまで搬送された時点で搬送を停止し、各成膜室１１２〜１１４の電力供給および原料ガス供給を停止し、各室１０３〜１０７内部をパージし、ガスゲート１０９に備えられたピンチバルブを閉じて巻取り室１０４を大気ベントして巻取りロール１０２を取り出した。
【００４８】
この取り出した帯状基板に対して、上記と同様の手順にて厚さ３００ｎｍのアモルファスシリコン光起電力素子を作製し、その上に透明導電膜として厚さ６０ｎｍのＩＴＯ薄膜をスパッタ法で形成した。該巻取りロール１０２の有効部２００ｍを切断機によって搬送方向に１００ｍｍ毎に切断していき２０００枚の評価サンプルとした。
【００４９】
以上の手順で作製した光起電力素子の特性評価を、有効面積２００ｍｍ×１００ｍｍにおいてＡＭ値１．５、エネルギー密度１００ｍＷ／ｃｍ２の擬似太陽光を照射して特性評価を行った結果、光電変換効率は４．５％±１．０％の範囲にあり、実施例１と比較して著しく低かった。
【００５０】
また、上記の試行を５回行う予定であったが、４回目の試行において、搬送を開始し溶接部１１７が成膜室１１３ａにさしかかった時点で該成膜室においてスパークが生じ、帯状基板１００の溶断部分が装置内に詰まって搬送が停止したため、試行を中断して装置をメンテナンスせざるを得なくなった。また、特性低下の原因の一つは、本比較例においては図３の中間部Ｂに相当する部分には堆積膜の剥離が発生しており、該剥離片が成膜室１１２〜１１４内部の電極に堆積して電極−基板間距離が狭くなり最適な成膜条件から外れたためである。原因のもう一つは、作成された素子の膜厚方向のＳＩＭＳ分析によって図４における半導体層４０２〜４０４から裏面反射層を構成するＺｎが検出されたが、この不純物の半導体層への混入による特性低下によるものであることがわかった。
【００５１】
（実施例２）
図１に示すプラズマＣＶＤ装置を用いて、同じ帯状基板１００上に複数の種類の光起電力素子を作製した例について説明する。
【００５２】
図５に本実施例で作製した光起電力素子の領域をあらわす帯状基板１００の展開図を示す。本実施例では、帯状基板１００上のＰ３〜Ｐ４で示される範囲に微結晶シリコン光起電力素子、Ｐ５〜Ｐ６で示される範囲にアモルファスシリコン光起電力素子を作成したものである。
【００５３】
帯状基板１００への裏面反射層形成、送出しロール１０１の装置への装着は実施例１と同様である。各成膜室１１２〜１１４の供給電力以外のパラメータを表１に示す値に設定し、帯状基板１００の搬送を開始し、搬送速度３００ｍｍ／ｍｉｎ．に調節した。位置Ｐ３の部分が搬送されてｎ型半導体層成膜室１１２、ｉ型半導体層成膜室１１３ａ、１１３ｂ、１１３ｃ、ｐ型半導体層成膜室１１４を各々通過した後に表１に示す供給電力を各々の成膜室に順次供給し、プラズマＣＶＤによる処理を開始した。位置Ｐ４の部分が搬送されてｎ型半導体層成膜室１１２、ｉ型半導体層成膜室１１３ａ、１１３ｂ、１１３ｃ、ｐ型半導体層成膜室１１４を各々突入する直前に各々の成膜室への電力供給を停止し、原料ガスを表２に示す流量へ切替えた。
【００５４】
次に、位置Ｐ５の部分が搬送されてｎ型半導体層成膜室１１２、ｉ型半導体層成膜室１１３ａ、１１３ｂ、１１３ｃ、ｐ型半導体層成膜室１１４を各々通過した後に表２に示す供給電力を各々の成膜室に順次供給し、プラズマＣＶＤによる処理を開始した。位置Ｐ６の部分が搬送されてｎ型半導体層成膜室１１２、ｉ型半導体層成膜室１１３ａ、１１３ｂ、１１３ｃ、ｐ型半導体層成膜室１１４を各々突入する直前に各々の成膜室への電力供給を停止した。
【００５５】
取り出した巻取りロール１０２から実施例１と同様に評価サンプルを作成した。上記の試行を１０回行ったが、堆積膜の剥離はなく、溶接部の搬送にも問題なかった。
【００５６】
【表１】
2004335819.tif 000003
【００５７】
【表２】
2004335819.tif 000004
【００５８】
【発明の効果】
本発明の帯状基板の処理方法は、複数の処理手段が連結されたロール・ツー・ロール方式の装置を用いて帯状基板を連続的に搬送しながら処理する基板処理方法において、該帯状基板の搬送方向における予め定めた所定の位置が各々の処理手段を通過後または到達直前の時点で該各々の処理手段での処理を開始または終了する。それによって、帯状基板の有効となる領域を多くして歩留まりを向上することおよび装置内での帯状基板の搬送トラブルを防止して稼働率を向上させることを両立させ、さらに複数の工程間で帯状基板上の堆積物による処理室のコンタミネーションを防止して堆積膜の特性を向上させ、さらに剥離した膜の処理室内への堆積による処理条件のずれを防止してメンテナンス頻度を低減させることができ、生産性や生産コストを向上した帯状基板の処理方法を提供する。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるプラズマＣＶＤ装置の構成を示す断面図である。
【図２】帯状基板の処理および交換手順を示す模式図である。
【図３】ロールの領域詳細を示すロール展開図である。
【図４】タンデム型シリコン太陽電池の層構成を示す模式断面図である。
【図５】ロールの領域詳細を示すロール展開図である。
【符号の説明】
１００  帯状基板
１０１  送出しロール
１０２  巻取りロール
１０３  送出し室
１０４  巻取り室
１０５  ｎ型半導体層形成室
１０６  ｉ型半導体層形成室
１０７  ｐ型半導体層形成室
１０８〜１１１  ガスゲート
１１２  ｎ型半導体層成膜室
１１３  ｉ型半導体層成膜室
１１４  ｐ型半導体層成膜室
１１５、１１６  溶接機
１１７、１１８  溶接部
２００  送出し室
２０１  巻取り室
２０２  処理室
２０３、２０４  ガスゲート
２０５  帯状基板
２０６ａ、２０６ｂ、２０６ｃ  送出しロール
２０７ａ、２０７ｂ、２０７ｃ  巻取りロール
４００  基板
４０１  裏面反射層
４０２  第１のｎ型半導体層
４０３  第１のｉ型半導体層
４０４  第１のｐ型半導体層
４０５  第２のｎ型半導体層
４０６  第２のｉ型半導体層
４０７  第２のｐ型半導体層
４０８  透明導電膜層
４０９  集電電極
【図１】
2004335819.tif 000005
【図２】
2004335819.tif 000006
【図３】
2004335819.tif 000007
【図４】
2004335819.tif 000008
【図５】
2004335819.tif 000009