(57)【要約】【課題】数ｎｍ又は数１０ｎｍ以下の高い分解能（高い評価尺度）で評価された場合においても均一性の高い多孔質構造を提供し、更に、このような多孔質構造をＳＯＩ基板の製造に適用することにより、ＳＯＩ層に欠陥の少ないＳＯＩ基板を提供する。【解決手段】多孔質シリコン層の表面からの深さが５〜１００ｎｍの領域において、多孔度等の多孔質構造を表現するパラメータを均一化した。このような多孔質シリコン層を利用してＳＯＩ基板を製造することにより、ＳＯＩ層の凹型欠陥を減少させる。【選択図】図５
2004335662.tif 000002
【特許請求の範囲】
【請求項１】
多孔質領域を含む部材であって、
該多孔質シリコン領域の表面からの深さが５〜１００ｎｍの領域において、孔と孔を隔てる孔壁の厚さ、孔の数の密度、及び、多孔度が、それぞれほぼ均一であることを特徴とする部材。
【請求項２】
多孔質領域を含む部材であって、
該多孔質シリコン領域の表面から深さが５〜１００ｎｍの領域において、孔と孔を隔てる孔壁の厚さ、孔の数の密度、及び、多孔度のばらつきが、それぞれの基準値の０．５倍〜２倍の範囲内であることを特徴とする部材。
【請求項３】
多孔質領域を含む部材であって、
該多孔質領域の表面からの距離が５〜１００ｎｍの範囲内のどの深さで評価した場合においても、該範囲内の一定深さにおける孔と孔を隔てる孔壁の厚さの平均が、該多孔質領域の該表面からの距離が１００ｎｍ以上の深さにおける孔壁の厚さの平均の０．５倍〜２倍の範囲内であることを特徴とする部材。
【請求項４】
多孔質領域を含む部材であって、
該多孔質領域の表面からの距離が５〜１００ｎｍの範囲内のどの深さで評価した場合においても、該範囲内の一定深さにおける多孔度が、該多孔質シリコン領域の該表面からの距離が１００ｎｍ以上の深さにおける多孔度の０．５倍〜２倍の範囲内であることを特徴とする部材。
【請求項５】
多孔質領域を含む部材であって、
該多孔質領域の表面からの距離が５〜１００ｎｍの範囲内のどの深さで評価した場合においても、該範囲内の一定深さにおける孔の数の密度が、該多孔質領域の該表面からの距離が１００ｎｍ以上の深さにおける孔の数の密度の０．５倍〜２倍の範囲内であることを特徴とする部材。
【請求項６】
前記多孔質領域は、シリコンを含むことを特徴とする請求項１乃至請求項５のいずれか１項に記載の部材。
【請求項７】
部材を製造する製造方法であって、
材料の表面近傍の比抵抗を調整する調整工程と、
陽極化成により該材料の表面から深部に向かって該材料を多孔質化して多孔質領域を形成する多孔質化工程と、
を含むことを特徴とする部材の製造方法。
【請求項８】
前記調整工程を、該材料の表面から１００ｎｍの深さまでの領域における比抵抗が深さ方向に関してほぼ均一になるように実施することを特徴とする請求項７に記載の部材の製造方法。
【請求項９】
前記調整工程を、該材料の表面近傍における比抵抗が深さ方向に関してほぼ均一になるように実施することを特徴とする請求項７に記載の部材の製造方法。
【請求項１０】
前記調整工程を、該材料の表面近傍における比抵抗が低下するように実施することを特徴とする請求項７に記載の部材の製造方法。
【請求項１１】
前記調整工程は、該材料をアニールする工程を含むことを特徴とする請求項７乃至請求項１０のいずれか１項に記載の部材の製造方法。
【請求項１２】
前記アニール工程は、酸素を含む雰囲気中において該材料を５０℃以上の温度でアニールする工程を含むことを特徴とする請求項１１に記載の部材の製造方法。
【請求項１３】
前記アニール工程は、希ガス雰囲気中において該材料を５０℃以上１１００℃未満の温度でアニールする工程を含むことを特徴とする請求項１１に記載の部材の製造方法。
【請求項１４】
前記アニール工程は、クリーンエア中において該材料をアニールする工程を含むことを特徴とする請求項１１に記載の部材の製造方法。
【請求項１５】
前記多孔質化領域の上に半導体層を含む少なくとも１つの層を成長させる成長工程を更に含むことを特徴とする請求項７乃至請求項１４のいずれか１項に記載の部材の製造方法。
【請求項１６】
前記少なくとも１つの層が形成された部材の表面に第２部材を結合させて結合部材を作製する結合工程を更に含むことを特徴とする請求項１５に記載の部材の製造方法。
【請求項１７】
前記結合部材における前記部材の露出面から前記多孔質領域までの部分を除去する除去工程を更に含むことを特徴とする請求項１６に記載の部材の製造方法。
【請求項１８】
前記少なくとも１つの層は、前記半導体層の形成に次いで形成された絶縁層を含むことを特徴とする請求項１５乃至請求項１７のいずれか１項に記載の製造方法。
【請求項１９】
前記第２部材は、少なくとも表面が絶縁体で構成されていることを特徴とする請求項１６又は請求項１７に記載の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多孔質領域を含む部材、及び、最終段階又は中間段階において多孔質領域を形成する部材の製造方法に関する。
【０００２】
【発明の背景】
多孔質材としての多孔質シリコンの応用分野として、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ  又は  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板の製造がある。多孔質シリコンを利用したＳＯＩ基板の製造方法は、例えば特許文献１に記載されている。特許文献１に記載されたＳＯＩ基板の製造方法では、多孔質シリコン層上に非多孔質シリコン層（最終的にＳＯＩ層とすべき層）を形成し、該非多孔質層シリコン層上に絶縁体が配置されるように該非多孔質シリコン層を含む第１基板を第２基板に結合させて、その後、第１基板の裏面から多孔質シリコンまでの部分を結合基板から除去することにより、埋め込み絶縁層の上に非多孔質シリコン層を有するＳＯＩ基板を得る。
【０００３】
特許文献１では、多孔質シリコン層の形成工程において形成される多孔質シリコン層の表面近傍の領域（例えば、表面から１００ｎｍの深さまでの領域）における多孔質構造については考慮されていない。
【０００４】
最近になって、ＳＯＩ基板の活性層であるＳＯＩ層の薄膜化の要求が高まっている。本発明者等は、ＳＯＩ層の薄膜化において、ＳＯＩ層を形成するための下地となる多孔質シリコン層の表面近傍の領域における構造が極めて重要であることを見出した。そして、本発明者等は、後に詳述するように、多孔質シリコン層を形成すべき基板の表層における水素濃度が他の部分よりも高いことが、形成されるべき多孔質シリコン層の構造に影響を与えることを見出した。
【０００５】
なお、多孔質シリコン領域を有しないシリコン基板、すなわち一般的なシリコン基板中への水素の拡散による弊害とその対策に関する刊行物として特許文献２、３がある。しかしながら、特許文献２、３は、多孔質シリコンの応用技術、特に、多孔質シリコン層の上に高品位かつ薄い非多孔質層を形成するために材料基板を処理する技術とは無関係である。
【０００６】
【特許文献１】
特開平５−２１３３８号公報
【特許文献２】
特開平７−４５５７３号公報
【特許文献３】
特開平５−２１３７１号公報
【課題及びそれを解決するための手段】
本発明は、本発明者等による上記の発見に基づいてなされたものであり、例えば、数ｎｍ又は数１０ｎｍ以下の高い分解能（高い評価尺度）で評価された場合においても均一性の高い多孔質構造を提供すること、又は、そのような多孔質構造を利用して高品位の部材（例えば、ＳＯＩ基板）を製造する技術を提供することを目的とする。
【０００７】
本発明は、種々の側面を有する。以下に、本発明の幾つかの側面を例示的に説明する。
【０００８】
本発明の第１の側面は、多孔質領域を含む部材に係り、該部材は、該多孔質シリコン領域の表面からの深さが５〜１００ｎｍの領域において、孔と孔を隔てる孔壁の厚さ、孔の数の密度、及び、多孔度が、それぞれほぼ均一であることを特徴とする。
【０００９】
本発明の第２の側面は、多孔質領域を含む部材に係り、該部材は、該多孔質シリコン領域の表面から深さが５〜１００ｎｍの領域において、孔と孔を隔てる孔壁の厚さ、孔の数の密度、及び、多孔度のばらつきが、それぞれの基準値の０．５倍〜２倍の範囲内であることを特徴とする。
【００１０】
本発明の第３の側面は、多孔質領域を含む部材に係り、該部材は、該多孔質領域の表面からの距離が５〜１００ｎｍの範囲内のどの深さで評価した場合においても、該範囲内の一定深さにおける孔と孔を隔てる孔壁の厚さの平均が、該多孔質領域の該表面からの距離が１００ｎｍ以上の深さにおける孔壁の厚さの平均の０．５倍〜２倍の範囲内であることを特徴とする。
【００１１】
本発明の第４の側面は、多孔質領域を含む部材に係り、該部材は、該多孔質領域の表面からの距離が５〜１００ｎｍの範囲内のどの深さで評価した場合においても、該範囲内の一定深さにおける多孔度が、該多孔質シリコン領域の該表面からの距離が１００ｎｍ以上の深さにおける多孔度の０．５倍〜２倍の範囲内であることを特徴とする。
【００１２】
本発明の第５の側面は、多孔質領域を含む部材に係り、該部材は、該多孔質領域の表面からの距離が５〜１００ｎｍの範囲内のどの深さで評価した場合においても、該範囲内の一定深さにおける孔の数の密度が、該多孔質領域の該表面からの距離が１００ｎｍ以上の深さにおける孔の数の密度の０．５倍〜２倍の範囲内であることを特徴とする。
【００１３】
本発明の第６の側面は、多孔質領域を含む部材に係り、該部材は、材料部材の表面から１００ｎｍの深さまでの領域における比抵抗を深さ方向に関してほぼ均一にした後に該部材を陽極化成することにより得られることを特徴とする。
【００１４】
本発明の第７の側面は、多孔質領域を含む部材に係り、該部材は、材料部材の表面近傍における比抵抗を深さ方向に関してほぼ均一にした後に該部材を陽極化成することにより得られることを特徴とする。
【００１５】
上記の第１〜第７の側面として例示的に説明した特徴的な部材は、例えば、従来考慮されていなかった高い分解能、例えば、数ｎｍ又は数１０ｎｍ以下の高い分解能（高い評価尺度）で評価された場合においても均一性の高い多孔質領域を提供する。
【００１６】
上記の第１〜第５の側面として例示的に説明した発明は、例えば、前記多孔質領域がシリコンを含むような応用分野において特に有用である。
【００１７】
上記の第６及び第７の側面として例示的に説明した発明は、例えば、前記材料部材としてシリコンを含む材料部材を使用するような応用分野において特に有用である。
【００１８】
本発明の第８の側面は、部材を製造する製造方法に係り、該製造方法は、材料の表面近傍の比抵抗を調整する調整工程と、陽極化成により該材料の表面から深部に向かって該材料を多孔質化して多孔質領域を形成する多孔質化工程とを含むことを特徴とする。このように、材料の表面近傍の比抵抗を調整した後に多孔質領域を形成することにより、例えば、形成される多孔質領域の構造を制御することができる。
【００１９】
本発明の好適な実施の形態によれば、前記調整工程は、該材料の表面から１００ｎｍの深さまでの領域における比抵抗が深さ方向に関してほぼ均一になるように実施されうる。
【００２０】
或いは、前記調整工程は、該材料の表面近傍における比抵抗が深さ方向に関してほぼ均一になるように実施されうる。
【００２１】
或いは、前記調整工程は、該材料の表面近傍における比抵抗が低下するように実施されうる。
【００２２】
或いは、前記調整工程は、該材料をアニールする工程を含みうる。ここで、前記アニール工程は、酸素を含む雰囲気中において該材料を５０℃以上の温度でアニールする工程を含むことが好ましい。或いは、前記アニール工程は、希ガス雰囲気中において該材料を５０℃以上１１００℃未満の温度でアニールする工程を含むことが好ましい。或いは、前記アニール工程は、クリーンエア中において該材料をアニールする工程を含むことが好ましい。
【００２３】
本発明の第８の側面に係る製造方法は、以下のような応用例において特に有用である。すなわち、本発明の第８の側面に係る製造方法は、前記多孔質化領域の上に半導体層を含む少なくとも１つの層を成長させる成長工程を更に含むことが好ましい。該成長工程の後に、該製造方法は、前記少なくとも１つの層が形成された部材の表面に第２部材を結合させて結合部材を作製する結合工程を更に含むことが好ましい。該結合工程の後に、該製造方法は、前記結合部材における前記部材の露出面から前記多孔質領域までの部分を除去する除去工程を更に含むことが好ましい。
【００２４】
ここで、前記少なくとも１つの層は、前記半導体層の形成に次いで形成された絶縁層を含むことが好ましい。或いは、前記第２部材が、少なくとも表面が絶縁体で構成された部材であってもよい。これらの場合、該製造方法を通して、埋め込み絶縁層の上に半導体層を有するＳＯＩ基板を得ることができる。このようなＳＯＩ基板の製造への応用は、例えば、１００ｎｍ以下、更には数１０ｎｍ以下の膜厚を有しつつ欠陥が極めて少ないＳＯＩ層の提供を可能にする。
【００２５】
以下、添付図面を参照しながら本発明の好適な実施の形態及びその有用性について説明する。
【００２６】
まず、図１を参照しながら、本発明の多孔質構造の好適な応用例としてのＳＯＩ基板の製造方法について説明する。
【００２７】
図１（ａ）に示す熱処理工程では、材料基板としてのＰ型単結晶シリコン基板（シード基板）１１等のシリコン基板をアニール（アニール）する。このアニールは、シリコン基板１１の表面近傍（例えば、表面から１００ｎｍ程度までの領域）の比抵抗をシリコン基板１１の深部（例えば、表面から１００ｎｍ以上の深さの部分）の比抵抗とほぼ一致させる。ここで、通常のＰ型単結晶シリコン基板は、表面近傍における比抵抗が深部よりも高い。これは、表面近傍には、拡散による水素１等の望ましくない不純物が存在するためである。上記のアニールは、表面近傍の水素１をシリコン基板１１の外部に放出させることができる条件で実施されうる。なお、この工程については、後に詳細に説明する。
【００２８】
図１（ｂ）に示す陽極化成工程では、陽極化成によりシリコン基板１１の表面を多孔質化させて、多孔質シリコン層１２を形成する。陽極化成工程は、例えば、一対の電極間にＨＦ（フッ化水素）含有溶液等の陽極化成液を満たすとともに処理対象基板（すなわち、シリコン基板１１）を配置し、該一対の電極間に電流を流す工程を含む。
【００２９】
この陽極化成工程に先立って前述のようにシリコン基板１１にアニールを施すことにより、形成される多孔質シリコン層１２の表面近傍（例えば、表面からの距離が１０ｎｍ〜１００ｎｍの領域）における多孔質構造とそれより深い深部（例えば、表面から１００ｎｍ以上の領域）における多孔質構造とをほぼ一致させるか、又は、表面近傍及び深部の双方において許容可能な多孔質構造を得ることができる。許容可能な多孔質構造とは、最終的に所望の厚さのＳＯＩ層を得ることが可能な構造を言う。表面近傍の多孔質構造は、その上に形成される非多孔質シリコン層（最終的にＳＯＩ層となる層）の構造及び平坦性に影響を与えうる。
【００３０】
図１（ｃ）に示す成長工程では、多孔質シリコン層１２上に非多孔質単結晶シリコン層１３等の非多孔質半導体層を成長させる。非多孔質単結晶シリコン層１３は、典型的には、エピタキシャル成長法によって形成されうる。好ましくは、非多孔質単結晶シリコン層１３の形成に続いて、単結晶シリコン層１３上に酸化シリコン絶縁層１４等の絶縁層が形成される。酸化シリコン絶縁層１４は、例えば、単結晶シリコン層１３の表面を熱酸化法によって酸化させることによって形成されうる。
【００３１】
図１（ｄ）に示す結合工程では、図１（ｃ）に示す成長工程で作製された第１基板１０の絶縁層１４側に第２基板（ハンドル基板）２０を結合させて結合基板３０を作製する。ここで、第２基板２０としては、例えば、シリコン基板、絶縁層を表面に有するシリコン基板、又は、ガラス基板等の絶縁性基板などを採用することができる。なお、成長工程において絶縁層１４を形成しない場合には、第２基板２０としては、少なくとも表面に絶縁体を有する基板が採用されうる。
【００３２】
図１（ｅ）に示す分割工程では、結合基板３０を多孔質シリコン層１２を境界として２枚の基板に分割する。この際、多孔質シリコン層１２の内部、又は、多孔質シリコン層１２とそれに隣接する２つの層とのいずれかの境界で結合基板３０が分割されうる。これにより、結合基板１０を構成する第１基板１０の裏面から多孔質シリコン層１２までの部分が除去される。分割工程は、例えば、結合基板３０を回転させながら多孔質シリコン層１２又はその近傍に流体を打ち込む方法によって実施されうる。このような方法は、ウォータージェット法の応用である。ここで、分割工程に代えて、結合基板１０を構成する第１基板１０の裏面から多孔質シリコン層１２までの部分をエッチング、研磨等により除去してもよい。
【００３３】
図１（ｆ）に示す後処理工程では、図１（ｅ）に示す分割工程後の第２基板２０側の表面にエッチング工程及び／又は表面平坦化工程（例えば、研磨工程、熱処理工程）を施し、所望の厚さと所望の表面平坦性を有する単結晶シリコン層１３を有するＳＯＩ基板４０を得る。ここで、単結晶シリコン層１３は、埋め込み絶縁層１４上に配置されたＳＯＩ層である。
【００３４】
以下では、図１（ａ）に示す熱処理（アニール）工程及びその有用性について説明する。
【００３５】
市場において入手しうるＰ型単結晶シリコン基板にアニールを施すことなく多孔質シリコン層を形成し（図１（ｂ））、続いて、成長工程（図１（ｃ））、結合工程（図１（ｄ））、分割工程或いは除去工程（図１（ｅ））を経て、後処理工程（図１（ｆ））で残留多孔質シリコン層１２ｂを除去して得られるＳＯＩ基板の表面には、例えば３０〜５０ｎｍの高低差を有する凹凸が存在しうる。
【００３６】
このような凹凸における凹部（窪み）は、ＳＯＩ層の凹型欠陥となる他、凹部の深さが第２基板（ハンドル基板）２０にまで達する深さである場合にはピンホールとなり、ＳＯＩ層１３にＨＦ欠陥を生じさせる。ＨＦ欠陥とは、ＳＯＩ基板をＨＦ（フッ化水素）溶液で処理することにより生じうる欠陥である。
【００３７】
本発明者等は、前述のようなピンホール等の凹部の発生の原因が、多孔質シリコン層１２の表層近傍に形成される低多孔度層であることを発見した。以下、図２（ａ）〜（ｃ）を参照しながら、多孔質シリコン層の表面近傍に形成される低多孔度層とそれに起因してＳＯＩ基板の表面に過度な凹凸が生じる過程を説明する。
【００３８】
図２（ａ）、（ｂ）、（ｃ）は、それぞれ図１（ｂ）、（ｃ）、（ｆ）に示す工程における基板の一部を模式的に示す断面図である。一般的に入手可能なｐ＋型シリコン基板をアニールすることなく陽極化成すると、その表面近傍が図２（ａ）に示す構造になりうることが判明した。すなわち、アニールを経ることなく陽極化成を実施した場合に形成される多孔質シリコン層１２は、表面から深さ１０ｎｍ程度までの領域が多数の凹部を含んだ層（これをラフネス層と呼ぶことにする）１０１となる。また、表面からの距離が１０〜３５ｎｍ程度の深さの領域は、孔の数が少なく多孔度の低い層（これを低多孔度層と呼ぶことにする）１０２となる。また、表面からの距離が３５ｎｍよりも深い領域は、孔の数が低多孔度層１０２よりも多くかつ多孔度がほぼ均一な層（これを標準多孔度層と呼ぶことにする）１０３となる。標準多孔度層１０３の多孔度については、例えば、陽極化成液（例えば、ＨＦ含有溶液）の組成、陽極化成時に電極間に流す電流値等により容易に制御することができる。そして、標準多孔度層１０３の多孔度は、例えば、分割工程の前においては多孔質シリコン層１２が崩壊せず、分割工程では流体等によって与えられる力により容易に崩壊するように決定されうる。
【００３９】
上記のようなラフネス層１０１及び低多孔度層１０２を有する基板上に単結晶シリコン層１３をエピタキシャル成長させた場合、図２（ｂ）に示すように、エピタキシャル成長によりラフネス層１０１は埋まりうる。しかし、低多孔度層１０２の孔については、該低多孔度層１０２の表面（ラフネス層１０１との境界面）から数ｎｍ程度は、埋まりうるものの、完全には埋まらない。このような基板上に絶縁層１４を形成し（図１（ｃ））、第２基板（ハンドル基板）２０に結合させて結合基板３０を作製し（図１（ｄ））、結合基板３０を分割し（図１（ｅ））、表面に残留する多孔質シリコン層１２ｂをエッチングで溶解させて除去すると、図１（ｃ）に示すように、表面に低多孔度層１０２の厚さに依存する深さを有する凹型欠陥（一部はピンホール）１１０が残る。実験結果の一例を挙げると、２０ｎｍ厚のＳＯＩ層１３を形成した場合において、直径２００ｍｍのウェハ上に２０，０００個程度の凹型欠陥（ピンホール含む）が観察された。
【００４０】
以上のように、ＳＯＩ層の凹型欠陥（ピンホールを含む）の発生は、低多孔度層の存在に密接に関わっていると考えられる。したがって、凹型欠陥を許容範囲に抑えつつ極薄（例えば、３０ｎｍ厚、２０ｎｍ厚又はそれ以下）のＳＯＩ層を形成するための１つの解決策は、ＳＯＩ層として利用する半導体層（ここでは、単結晶シリコン層）１３を形成するための下地となる多孔質シリコン層１２の表面近傍の低多孔度層１０２を減少させること、好ましくは、なくすことである。なお、低多孔度層１０２に相当する部分の多孔度を高めるような条件で陽極化成を実施することは、その下の領域の標準多孔度層の多孔度をも過剰に高めることになる。これは、分割工程に至る前に多孔質シリコン層１０２を崩壊させうることを意味する。
【００４１】
表面から５ｎｍ程度の深さまでの領域については、非多孔質シリコン層１３のエピタキシャル成長工程（図１（ｃ））で孔が埋まるため、この領域における低い多孔度は凹型欠陥を誘発しない。
【００４２】
さて、多孔質シリコン層１２の表面近傍の構造を制御するためには、低多孔度層の発生メカニズムを究明することが重要である。本発明者等は、鋭意検討の結果、低多孔度層の発生メカニズムを特定することに成功した。
【００４３】
典型的には、シリコン基板は、陽極化成前に研磨やアルカリ洗浄を施されている。アルカリ溶液とシリコンは、次の反応で水素を発生させる。
【００４４】
Ｓｉ  ＋  ２ＯＨ−  →  ＳｉＯ２−  ＋  ２Ｈ２
水素は、洗浄中にシリコン基板内部の深さ３μｍ程度まで拡散することが知られている。拡散した水素はドーパント（例えばｐ＋ウェハのアクセプタであるボロン）の活性を奪うため、シリコン基板の表面近傍における比抵抗の上昇をもたらす。このように比抵抗が異なる領域が重なった基板を一定電流で陽極化成した場合、比抵抗が異なる２つの領域の界面から比抵抗が高い側（すなわち、基板の表面側）に数十ナノメートル程度の領域に低多孔度層が形成される。これは、陽極化成において、比抵抗の高い領域に複数の孔が成長し、それらの孔の一部が先に比抵抗の低い領域に到達すると、その先頭の孔に電流が集中し、その結果、その孔だけが成長し、他の孔の成長が止まるためであると考えられる。このような現象は、別の研究者からも報告されている（Ｓ．Ｆｒｏｈｎｈｏｆｆ他，Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍｓ，  １９９５，  ２５５，  ５９−６２）。
【００４５】
上記の理由により、低多孔度層の無い多孔質シリコンを形成するためには、その表面近傍（例えば、表面から１００ｎｍ程度の深さまでの領域）において、シリコン基板の比抵抗を深さに関してほぼ均一な状態にしてから陽極化成を行うことが重要である。低多孔度層を減少させた多孔質シリコンは、ＳＯＩ基板の製造のみならず、他の応用分野においても有用であると考えられる。
【００４６】
本発明者等は、例えば、クリーンエア中において２００℃で２０分間のアニールを行うことによりｐ型シリコン基板の比抵抗が深さ方向に関してほぼ均一になり、それに形成される多孔質層に低多孔度層が生じないことを確認した。
【００４７】
ウェハ中への水素拡散の弊害とその対策については、これまでにも幾つかの提案がなされている。ただし、これらの提案は、均一な構造を有する多孔質層を形成することを意図したものではない。特開平７−４５５７３号公報には、エッチング等によって拡散した水素を、クリーンエア中において５０〜２００℃で１５分〜２４時間アニールすることによって、外方拡散させることが開示されている。特開平５−２１３７１号公報には、プラズマによって拡散した水素を、不活性ガスまたは真空中において３５０〜５００℃でアニールすることにより外方拡散させることが開示されている。
【００４８】
シリコン基板の比抵抗をその深さ方向に関して均一化することは、前述のようにアニールの実施により達成されうる。アニールを実施する際の雰囲気は、ドーパントの外方拡散を誘起しないように、非還元性雰囲気であることが望ましい。例えば、不活性ガスとして半導体製造工程で一般に使用されるアルゴン、窒素、ヘリウムなどの他、クリーンエア、又は、酸素などを採用することができる。特に、酸素を含む雰囲気中でシリコン基板をアニールする場合、基板表面に酸化膜が形成されるため、ドーパントの外方拡散が抑制される。このような外方拡散の抑制については、例えば特開平８−３０６６８２号公報に開示されている。酸素を十分に含まない雰囲気中でアニールを実施する場合は、ドーパントが外方拡散してしまうので、アニール温度は、１１００℃未満であることが好ましい。
【００４９】
以上の理由により、陽極化成を実施する前に、シリコン基板１１を酸素中において５０℃以上の温度でアニールするか、または希ガス中において５０℃以上１１００℃未満の温度でアニールすることにより、多孔質シリコン層中に低多孔度層が生成されることが抑制され、凹型欠陥（ピンホールを含む）の少ないＳＯＩ基板を製造することが可能となる。図１１は、シリコン基板をアニールした後に陽極化成を実施した場合に得られる多孔質シリコン層１２の表面近傍の構造を模式的に示す図である。なお、前述のように、５０℃以上におけるアニールに関しては、特開平７−４５５７３号公報に開示されている。
【００５０】
多孔質シリコン層中に生じうる低多孔度層を減少させることは、形成されるＳＯＩ層の厚さの均一化にも寄与しうる。図２（ａ）、（ｂ）、（ｃ）に示すように、低多孔度層１０２は、多孔質シリコン層１２上に非多孔質シリコン層１３を形成する際に非多孔質層１３の一部となりうる。したがって、低多孔度層の厚さの面内ばらつき及び基板間ばらつきは、非多孔質シリコン層１３の厚さばらつきとして現れ、最終的にはＳＯＩ層の厚さばらつきとして現れる。ウェハメーカー等から購入したシリコン基板をそのままアニールせずに陽極化成すると、ウェハメーカー或いは処理状態に依存して、面内及び基板間で表面比抵抗のばらつきがある。これが、形成される多孔質層中の低多孔度層の厚さにばらつきを生じさせ、最終的にＳＯＩ層の厚さにばらつきを生じさせる。したがって、アニール等によりシリコン基板１１の比抵抗を深さ方向に関してほぼ均一化し又は調整することは、凹型欠陥の低減のみならず、ＳＯＩ層の厚さばらつきの低減にも寄与しうる。
【００５１】
なお、多孔質層を形成する材料基板は、ｐ型基板にのみ限定されるものではない。例えば、ｎ型基板においても、表面の比抵抗をアニール等により調整或いは制御することにより、それに形成される多孔質層の構造を制御することができる。また、材料基板は、単結晶シリコン基板にのみ限定されるものではなく、本発明は、例えば、多結晶シリコン基板、非晶質シリコン基板の他、シリコン以外の基板にも適用しうる。また、材料基板の深さ方向における比抵抗分布の調整或いは制御のために熱処理を採用する場合において、使用するガス種は、不活性ガスや酸素にのみ限定されるものではない。
【００５２】
【実施例】
（実施例１）
１５ｍΩ・ｃｍのｐ型シリコンウェハを酸素雰囲気中において４００℃で１時間アニールした後に陽極化成した。図３は、アニールを実施した場合及び実施しない場合における比抵抗の深さ依存性をＳＲ測定によって評価した結果を示す図である。アニールを実施することによりシリコンウェハの表面近傍（深さが０〜１００ｎｍの領域）における比抵抗が低下し、深さが０〜３００ｎｍの領域における比抵抗がほぼ均一になっている。なお、深さ３００ｎｍ以上の領域においても同様の比抵抗であると推定される。図４〜図６、図９及び図１０は、アニールを実施した場合及び実施しない場合における多孔質シリコンの構造の深さ依存性を示す図である。これらの図に示すデータは、シリコンウェハに形成した多孔質シリコンの表面を該表面に対して０．５度の角度で斜めに研磨した後、該表面からＳＥＭ観察を行うことによって得た。アニールを実施した後に陽極化成を実施することにより、孔と孔を隔てる孔壁の厚さ（図４、図９、図１０）、多孔度（ｐｏｒｏｓｉｔｙ）（図５、図９、図１０）、孔数密度（図６、図９、図１０）、孔径の平均値は、深さ方向に関してより均一になっており、現時点で要求される許容度よりも遥かに小さい範囲内に入っている。
【００５３】
なお、図４〜図６、図９及び図１０において、孔径は、シリコンウェハの表面に平行な面に開口している孔の断面積を円に換算した場合におけるその円の直径である。なお、これらのデータを得るための測定において、深さ方向についての分解能（精度）は、研磨角度の精度、測定精度等に依存し、十分な精度での測定が難しいために、断面からのＳＥＭ観察を組み合わせることで深さ方向の精度を保証した。実際に得られた深さ方向の精度は２ｎｍ程度である。一方、孔壁の厚さ、孔径についてはＳＥＭの分解能に依存し、個々の値は１ｎｍ程度の精度で測定できる。多数について測定して平均値を論ずる場合、０．１ｎｍ程度も有意差となり得る。また、孔数密度は一定の視野における孔数であり、十分高い精度で測定可能である。多孔度は単位面積あたりに開口する孔の総断面積であり、この精度もＳＥＭの分解能に依存するが、やはり多数の孔を合わせて測定するため、比較的高い精度での測定が可能である。
【００５４】
ここで、図４〜図６、図９及び図１０において、多孔質層の孔壁の厚さ、孔の数の密度、及び、多孔度は、少なくとも、表面からの距離が０〜１５０ｎｍの領域において、ほぼ均一であることが分かる。この領域のうち、表面から５ｎｍ程度までの領域については、多孔質シリコン層上に非多孔質シリコン層を形成する際に、多孔質シリコン層中の孔が埋まる領域である。したがって、表面から５ｎｍ程度までの領域における多孔質構造は、ＳＯＩ層に生じ得る凹型欠陥の低減の観点等において考慮を要しない領域である。また、例えば、表面からの距離が１００ｎｍ以上の領域は、陽極化成の途中で陽極化成条件を変更しない限り、低多孔度層にならない領域（すなわち、表面近傍における高い比抵抗の影響を受けない領域）であるので、多孔質構造は、目標とする構造に一致しており、かつ、均一な領域である。したがって、この実験結果において注目すべきことは、多孔質シリコン層の表面からの深さが５〜１００ｎｍの領域における多孔質構造（例えば、多孔質層の孔壁の厚さ、及び／又は、孔の数の密度、及び／又は、多孔度等のパラメータで定量化される）がほぼ均一であること、又は、該領域における多孔質構造が該多孔質シリコン層の表面から１００ｎｍ以上の深さにおける多孔質構造とほぼ等しいことである。
【００５５】
以上のような実験結果は、多孔質層を形成するためのシリコン基板の表面近傍における比抵抗を図３に示すように高い精度で深さ方向に均一化したことによって得られたものである。しかしながら、多孔質シリコン層の多孔質構造の均一性は、該多孔質シリコン層を利用する応用例における要求を満たす範囲内で得られていればよい。
【００５６】
多孔質シリコン層の表面からの深さが５〜１００ｎｍの領域における多孔質層の孔壁の厚さ、及び／又は、孔の数の密度、及び／又は、多孔度等のパラメータが、それぞれの基準値の０．５倍〜２倍の範囲である場合に、シリコン基板をアニールすることなく陽極化成して得られる多孔質シリコン層よりも優れた効果が得られる。この点を考慮すれば、多孔質構造、孔壁の厚さ、孔の数の密度、多孔度等の均一性の説明として用いられる「ほぼ」とは、それぞれの基準値に対して０．５倍〜２倍程度のずれを許容する表現である。ただし、生産性や経済性ではなく、技術的な効果のみを追求するのであれば、均一性は高い方が望ましい。例えば、ＳＯＩ層の薄膜化や表面平坦性等についての要求仕様の高まりとともに、多孔質構造の均一性を高めるべきであり、将来においては、例えば、基準値に対して０．７５倍〜１．２５倍、０．８倍〜１．２倍、０．９倍〜１．１倍といった、より狭い許容値で規定される均一性が採用されうる。
【００５７】
ここで、上記の基準値は、例えば、多孔質シリコン層の表面から１００ｎｍ以上の任意の深さ（例えば、深さ１００ｎｍ、深さ１５０ｎｍ等）における多孔質層の孔壁の厚さ、孔の数の密度、多孔度等のパラメータ値とすることができる。
【００５８】
図８は、分割工程後に残留する多孔質シリコンをエッチングによって除去した後のＳＯＩ基板の表面ラフネスを示す図である。多孔質シリコン層を形成する前に材料基板であるシリコン基板をアニールすることによって、Ｒｍｓ値もＰ−Ｖ値も半分程度まで減少している。結果として、２０ｎｍ厚のＳＯＩ層を有するＳＯＩ基板を製造する場合において、陽極化成前にシリコン基板をアニールすることにより、アニールをしない場合に比べて、ピンホールを含む凹み欠陥の数は、十分の一から百分の一に減少した。
【００５９】
図７は、アニールを実施した場合と実施しない場合における多孔質シリコンの密度（ｇ／ｃｃ）をＸ線反射率（ＸＲＲ）測定により評価し比較した結果を示す図である。アニールを実施しない場合には、深さ５〜３０ｎｍの範囲で密度の高い領域、すなわち低多孔度層を確認することができる。アニールを実施した場合には、表面から７．７Åの深さの付近に低多孔度層があるのみである。
【００６０】
（実施例２）
１５ｍΩ・ｃｍのｐ型シリコンウェハを窒素雰囲気中において１５０℃で３０分アニールした後に陽極化成した。アニールを実施することにより、低多孔度層の厚さは、アニールを実施しない場合における厚さの約半分になり、製造されたＳＯＩ基板におけるピンホールを含む凹み欠陥の数は約半分に減少した。
【００６１】
（実施例３）
１５ｍΩ・ｃｍのｐ型シリコンウェハを酸素雰囲気中において９００℃で１時間アニールした後に陽極化成した。アニールを実施することにより、低多孔度層が１ｎｍ以下になり、製造されたＳＯＩ基板におけるピンホールを含む凹み欠陥の数は、アニールを実施しない場合におけるそれの十分の一から百分の一に減少した。
【００６２】
（実施例４）
従来の製造方法において、ウェハメーカーから購入したウェハの表面近傍の比抵抗ばらつきに起因してＳＯＩ厚さばらつきが面内で１０ｎｍ以上になる不良が発生することがあったが、ウェハを酸素雰囲気中において４００℃で１時間アニールした後に陽極化成することにより、ＳＯＩ層の厚さばらつきは２ｎｍ以下になった。
【００６３】
（実施例５）
低多孔度層のない多孔質シリコンを用いてガス吸着センサーを製作することができる。表面近傍におけるシリコンウェハの比抵抗が不均一な状態で該シリコンウェハを陽極化成した場合は、低多孔度層で孔が収斂しているためにコンダクタンスが悪かった。一方、本発明に従ってシリコンウェハの表面近傍における比抵抗を均一化した後に該シリコンウェハを陽極化成することで、孔内へのガスの出入りを容易にし、コンダクタンスを向上させることができる。
【００６４】
（実施例６）
低多孔度層のない多孔質シリコンを用いてバイオ基板を製作することができる。表面近傍におけるシリコンウェハの比抵抗が不均一な状態で陽極化成した場合は、表面で孔が収斂しているために多孔質を十分に活用できない他、洗浄が困難で化成液起因のフッ化水素酸が残留し、タンパク質やＤＮＡを破壊してしまう問題があった。一方、本発明に従ってシリコンウェハの表面近傍における比抵抗を均一化してから該シリコンウェハを陽極化成することで、孔の収斂が解消できる上、フッ化水素酸が残留し難く、バイオ基板として利用しやすくなる。
【００６５】
（実施例７）
低多孔度層のない多孔質シリコンを用いてＭＥＭＳを製作することができる。表面近傍におけるシリコンウェハの比抵抗が不均一な状態で該シリコンウェハを陽極化成した場合は、表面に薄膜が形成されてしまうために材料として均一でなく、例えばエッチング中に低多孔度層だけが剥離して異物となり、動作不良の原因となる等の問題がある。一方、本発明に従ってシリコンウェハの表面近傍における比抵抗を均一化してから該シリコンウェハを陽極化成することで、深さに対して均一なＭＥＭＳ材料を提供できる。
【００６６】
（実施例８）
低多孔度層のない多孔質シリコンを用いて湿式太陽電池（グレッツェル電池）を製作することができる。表面近傍におけるシリコンウェハの比抵抗が不均一な状態で該シリコンウェハを陽極化成した場合は低多孔度層で孔が収斂しているために、溶液の置換効率や光の吸収効率、色素の導入効率が低い。一方、本発明に従ってシリコンウェハの表面近傍における比抵抗を均一化してから陽極化成することで、孔内への光と色素と溶液の出入りが容易になる。
【００６７】
以上の説明から明らかなように、本明細書においては、例えば数ｎｍ又は数１０ｎｍといった高い分解能或いは高い評価尺度で評価されうる深さ方向における多孔質構造の均一性又は変化に着目しており、これは、例えば数μｍ若しくは数１０μｍ又はそれ以上の幅にも及ぶような範囲における均一性を問題にする技術とは、視点が全く異なる。すなわち、このような低い相対的に低い分解能における均一性の評価は、本明細書で開示した技術におけるような均一性を示唆するものではない。
【００６８】
【発明の効果】
本発明のある側面によれば、例えば、数ｎｍ又は数１０ｎｍ以下の高い分解能（高い評価尺度）で評価された場合においても均一性の高い多孔質構造を得ることができる。
【００６９】
本発明の他の側面によれば、均一性の高い多孔質構造を利用することにより高品位の部材（例えば、ＳＯＩ基板）を製造することができる。
【図面の簡単な説明】
【図１】本発明の好適な実施の形態のＳＯＩ基板の製造方法を示す図である。
【図２】多孔質シリコン層の表面近傍に形成される低多孔度層とそれに起因して多孔質シリコン層とその上に形成される非多孔質シリコン層との界面に凹凸が生じる過程を説明する。
【図３】アニールを実施した場合及び実施しない場合における比抵抗の深さ依存性をＳＲ測定によって評価した結果を示す図である。
【図４】アニールを実施した場合及び実施しない場合における多孔質シリコンの孔壁の厚さの深さ依存性を示す図である。
【図５】アニールを実施した場合及び実施しない場合における多孔質シリコンの多孔度の深さ依存性を示す図である。
【図６】アニールを実施した場合及び実施しない場合における多孔質シリコンの孔数密度の深さ依存性を示す図である。
【図７】アニールを実施した場合及び実施しない場合における多孔質シリコンの密度の深さ依存性を示す図である。
【図８】アニールを実施した場合及び実施しない場合において分割工程後に残留する多孔質シリコンをエッチングによって除去した後のＳＯＩ基板の表面ラフネスを示す図である。
【図９】アニール実施した場合における多孔質シリコンの構造の深さ依存性を示す図である。
【図１０】アニール実施しない場合における多孔質シリコンの構造の深さ依存性を示す図である。
【図１１】シリコンウェハをアニールした後に陽極化成を実施した場合に得られる多孔質シリコン層の表面近傍の構造を模式的に示す図である。
【図１】
2004335662.tif 000003
【図２】
2004335662.tif 000004
【図３】
2004335662.tif 000005
【図４】
2004335662.tif 000006
【図５】
2004335662.tif 000007
【図６】
2004335662.tif 000008
【図７】
2004335662.tif 000009
【図８】
2004335662.tif 000010
【図９】
2004335662.tif 000011
【図１０】
2004335662.tif 000012
【図１１】
2004335662.tif 000013