(57)【要約】【課題】プラズマによる加工の際に、電荷が下層電極と上層電極間にチャージされてエッチングレートや、アッシングレート等の低下が生じるといった不具合が生じることのない半導体装置の受動素子及びその製造方法を提供する。【解決手段】半導体基板２２上に設けられた絶縁層２３中に、所定間隔を設けて下層電極２４と上層電極２５とを上下に対向配置すると共に、両電極２４，２５にそれぞれ絶縁層２３中に設けた電極引出し用の第１、第２のコンタクトプラグ２６，２７を導通させてなるもので、上層電極２５に導通する第２のコンタクトプラグ２７が、該上層電極２５の下面側に設けられている。【選択図】  図１
2004342668.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた絶縁層中に、所定間隔を設けて上層電極と下層電極とを上下に対向配置すると共に、前記両電極にそれぞれ前記絶縁層中に設けた電極引出し用のコンタクトプラグを導通させてなる半導体装置の受動素子において、前記上層電極に導通する前記コンタクトプラグが、該上層電極の下面側に設けられていることを特徴とする半導体装置の受動素子。
【請求項２】
基板上部の第１の絶縁膜上に所定パターンを有する下層電極と第１接続配線とをそれぞれ設ける工程と、前記下層電極と第１接続配線を覆うよう第２の絶縁膜を前記第１の絶縁膜の上に成膜する工程と、前記第２の絶縁膜に、前記下層電極の接続部上面と第１接続配線の上面がそれぞれ内底部に露出するよう第１のコンタクトホール及び第２のコンタクトホールを形成した後、各コンタクトホール内を埋め込むように第１のコンタクトプラグ及び第２のコンタクトプラグを形成する工程と、前記第２の絶縁膜上に、前記第１のコンタクトプラグ上端に接続部下面が導通すると共に前記下層電極に前記第２の絶縁膜を間に介在させて対向する所定パターンの上層電極と、前記第２のコンタクトプラグ上端に下面が導通する所定パターンの第２接続配線とを設ける工程を有することを特徴とする半導体装置の受動素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の受動素子及びその製造方法に関する。
【０００２】
【従来の技術】
周知の通り、半導体装置には、半導体基板上にトランジスタ等の能動素子と、抵抗、コンデンサ、コイル等の受動素子を備えるものがある。そして、受動素子のコンデンサは、例えば図５乃至図９に示す各工程を経て形成される。以下、図５乃至図９を参照して説明する。
【０００３】
先ず、図５に示す第１の工程において、半導体基板１上部の二酸化シリコン（ＳｉＯ２膜）でなる第１の絶縁膜２上に、所定パターンを有するアルミニウム（Ａｌ）製の下層電極３を形成する。
【０００４】
次に、図６に示す第２の工程において、下層電極３を覆うように、半導体基板１の第１の絶縁膜２上に、容量絶縁膜である窒化シリコン（Ｓｉ３Ｎ４）と二酸化シリコンでなる第２の絶縁膜４を成膜する。その後、第２の絶縁膜４を反応性イオンエッチング（ＲＩＥ）法によって、下層電極３の接続部３ａの上面が内底部に露出するよう第１のコンタクトホール５を穿設する。
【０００５】
続いて第２の絶縁膜４上に、第１のコンタクトホール５を埋め込むようにタングステン（Ｗ）をメタルＣＶＤ法により堆積する。その後、第２の絶縁膜４上のタングステンを研磨除去し、さらに、継続して露出した第２の絶縁膜４を研磨除去する。
【０００６】
そして、下層電極３上における第２の絶縁膜４の膜厚が所定の厚さとなるまで、第２の絶縁膜４上面の平坦化加工を行い、同時に第１のコンタクトホール５内に平坦な上端面６ａを有する第１のコンタクトプラグ６を形成する。なお、第１のコンタクトプラグ６は、タングステンを第１のコンタクトホール５に埋め込み形成したものであるため、その下端面６ｂが下層電極３の接続部３ａの上面に接触し、導通する。
【０００７】
次に、図７に示す第３の工程において、第２の絶縁膜４の上面上に、下層電極３に対向するよう所定パターンを有するアルミニウム製の上層電極７を形成すると共に、第１のコンタクトプラグ６の上端面６ａに接触し、導通する同じく所定パターンを有するアルミニウム製の下層電極接続配線８を形成する。
【０００８】
次に、図８に示す第４の工程において、第２の絶縁膜４上に二酸化シリコンでなる第３の絶縁膜９を、上層電極７と下層電極接続配線８を覆うように成膜する。続いて、第３の絶縁膜９上にフォトレジストを塗布し、フォトリソグラフィ技術を用いてフォトレジストでなるマスク１０を形成する。そして、形成したマスク１０を用い、第３の絶縁膜９を反応性イオンエッチングによって、上層電極７の接続部７ａの上面が内底部に露出するよう第２のコンタクトホール１１を穿設する。その後、第３の絶縁膜９上のフォトレジストでなるマスク１０を、酸素プラズマ等によるアッシングによって除去する。
【０００９】
次に、図９に示す第５の工程において、第３の絶縁膜９上に、第２のコンタクトホール１１を埋め込むようにタングステン１２をメタルＣＶＤ法により堆積する。その後、第３の絶縁膜９上のタングステン１２を研磨除去し、第３の絶縁膜９の上面を露出させ、さらに、研磨除去を継続して第３の絶縁膜９の上面を平坦化し、同時に第２のコンタクトホール１１内に平坦な上端面１３ａを有する第２のコンタクトプラグ１３を形成する。
【００１０】
これにより、半導体基板１上部に、下層電極３と上層電極７、両電極間の所定膜厚の第２の絶縁膜４によって、第１、第２のコンタクトプラグ６，１３を電極引出し部とする受動素子のコンデンサ１４が形成される。なお、第２のコンタクトプラグ１３は、タングステンを第２のコンタクトホール１１に埋め込み形成したものであるため、その下端面１３ｂが上層電極７の接続部７ａの上面に接触し、導通する。また、図示しないが第２のコンタクトプラグ１３の上端面１３ａには、所定パターンのアルミニウム製の上層電極接続配線が接触し、導通するように設けられる。
【００１１】
しかしながら上記の従来技術においては、第３の絶縁膜９に第２のコンタクトホール１１を穿設する際、フォトレジストでなるマスク１０を用いて第３のシリコン酸化膜９のプラズマによるエッチングが行われるが、この時、下層電極３と上層電極７間に電荷がチャージされ、形成している第２のコンタクトホール１１内でのエッチングレートが低下してしまい所定通りのエッチングが行えないという不具合が生じる。また、第２のコンタクトホール１１を穿設した後、マスク１０をプラズマによるアッシングによって除去を行う際にも、同様に、下層電極３と上層電極７間に電荷がチャージされ、アッシングレートが低下してしまい、アッシング時にコンタクトホール１１内に入った反応生成物を十分に除去できないといった不具合が生じる。
【００１２】
【発明が解決しようとする課題】
上記のような状況に鑑みて本発明はなされたもので、その目的とするところはプラズマを用いた加工工程で、電荷が下層電極と上層電極間にチャージされ、これによってエッチングレートや、アッシングレート等の低下が生じてしまうといった不具合が生じることのない半導体装置の受動素子及びその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の半導体装置の受動素子及びその製造方法は、基板上に設けられた絶縁層中に、所定間隔を設けて上層電極と下層電極とを上下に対向配置すると共に、前記両電極にそれぞれ前記絶縁層中に設けた電極引出し用のコンタクトプラグを導通させてなる半導体装置の受動素子において、前記上層電極に導通する前記コンタクトプラグが、該上層電極の下面側に設けられていることを特徴とするものであり、
また、基板上部の第１の絶縁膜上に所定パターンを有する下層電極と第１接続配線とをそれぞれ設ける工程と、前記下層電極と第１接続配線を覆うよう第２の絶縁膜を前記第１の絶縁膜の上に成膜する工程と、前記第２の絶縁膜に、前記下層電極の接続部上面と第１接続配線の上面がそれぞれ内底部に露出するよう第１のコンタクトホール及び第２のコンタクトホールを形成した後、各コンタクトホール内を埋め込むように第１のコンタクトプラグ及び第２のコンタクトプラグを形成する工程と、前記第２の絶縁膜上に、前記第１のコンタクトプラグ上端に接続部下面が導通すると共に前記下層電極に前記第２の絶縁膜を間に介在させて対向する所定パターンの上層電極と、前記第２のコンタクトプラグ上端に下面が導通する所定パターンの第２接続配線とを設ける工程を有することを特徴とする方法である。
【００１４】
【発明の実施の形態】
以下本発明の一実施形態を、図１乃至図４を参照して説明する。図１は受動素子のコンデンサを示す断面図であり、図２は第１の工程を示す断面図であり、図３は第２の工程を示す断面図であり、図４は第３の工程を示す断面図である。
【００１５】
先ず、図１において、２１は、半導体装置の図示しないトランジスタ等の能動素子と共に、同一の半導体基板２２に形成された受動素子のコンデンサで、半導体基板２２上部の絶縁層２３内に、下層電極２４と上層電極２５を上下に所定間隔を有するように配置して形成されている。なお、２６，２７は、それぞれ下層電極２４と上層電極２５に対応する電極引出し部の第１のコンタクトプラグ、第２のコンタクトプラグであり、２８，２９は、それぞれ下層電極接続配線、上層電極接続配線であり、それぞれが対応する部位に導通するよう接触している。
【００１６】
また、上記構成のコンデンサ２１は、以下に説明する各工程を経て形成される。すなわち、先ず、図２に示す第１の工程において、半導体シリコンでなる半導体基板２２上部に熱酸化等により形成された二酸化シリコン（ＳｉＯ２膜）の第１の絶縁膜３０上に、メタルスパッタリング法等によって所定厚さのアルミニウム（Ａｌ）、あるいはアルミニウム合金（Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕなど）でなる第１メタル層を形成する。その後、フォトレジストを使ったフォトリソグラフィ技術で所定パターンのマスクを形成し、さらに形成したマスクを用い第１メタル層の不要部分をエッチングにより除去する。続いて第１メタル層上に残ったフォトレジストで形成したマスクを、酸素プラズマ等によるアッシングによって除去して、所定パターンの下層電極２４と上層電極接続配線２９を形成する。
【００１７】
次に、図３に示す第２の工程において、下層電極２４と上層電極接続配線２９を覆うように、半導体基板２２の第１の絶縁膜３０上に、容量絶縁膜である、例えば窒化シリコン（Ｓｉ３Ｎ４）と二酸化シリコンによりなる第２の絶縁膜３１を、減圧ＣＶＤ法等により成膜する。その後、第２の絶縁膜３１を反応性イオンエッチング（ＲＩＥ）によって、下層電極２４の接続部２４ａの上面が内底部に露出するよう第１のコンタクトホール３２を穿設し、同時に上層電極接続配線２９の上面が内底部に露出するよう第２のコンタクトホール３３を穿設する。
【００１８】
そして、第２の絶縁膜３１上のフォトレジストで形成したマスクを、酸素プラズマ等によるアッシングによって除去する。続いて第２の絶縁膜３１上に、第１のコンタクトホール３２及び第２のコンタクトホール３３を埋め込むように、例えばタングステン（Ｗ）、タングステンを含む金属等のコンタクトメタルをメタルＣＶＤ法により堆積する。また、必要に応じて第１のコンタクトホール３２、第２のコンタクトホール３３の内壁面に、例えば窒化チタン（ＴｉＮ）−チタン（Ｔｉ）でなるバリア膜を成膜した後、コンタクトメタルの埋め込みを行う。
【００１９】
その後、第２の絶縁膜３１上のタングステン等でなるコンタクトメタルを、シリカ粒子を含む所定の研磨材を用いたＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により研磨除去する。さらに、第２の絶縁膜３１の上面が露出し第１のコンタクトホール３２、第２のコンタクトホール３３中のコンタクトメタル上面と同一平面となった後も、継続して研磨除去を続ける。
【００２０】
そして、下層電極２４上における第２の絶縁膜３１の膜厚が所定の厚さとなるまで研磨除去を続け、第２の絶縁膜３１上面の平坦化加工を行い、同時に第１のコンタクトホール３２と第２のコンタクトホール３３内に、第２の絶縁膜３１上面と同一平面をなす平坦な上端面２６ａ，２７ａを有する第１のコンタクトプラグ２６、第２のコンタクトプラグ２７を形成する。なお、第１のコンタクトプラグ２６と第２のコンタクトプラグ２７は、コンタクトメタルを第１のコンタクトホール３２と第２のコンタクトホール３３に埋め込み形成したものであるため、それぞれの下端面２６ｂ、２７ｂが下層電極２４の接続部２４ａの上面と上層電極接続配線２９の上面に接触し、導通する。
【００２１】
次に、図４に示す第３の工程において、第２の絶縁膜３１上に、メタルスパッタリング法等によって所定厚さのアルミニウム、あるいはアルミニウム合金でなる第２メタル層を形成する。その後、フォトレジストを使ったフォトリソグラフィ技術で所定パターンのマスクを形成し、さらに形成したマスクを用い第２メタル層の不要部分をエッチングにより除去する。
【００２２】
続いて第２メタル層上に残ったフォトレジストで形成したマスクを、酸素プラズマ等によるアッシングによって除去し、第２の絶縁膜３１上に、下層電極２４に対向し、第２のコンタクトプラグ２７の上端面２７ａに接続部２５ａの下面が接触し、導通する所定パターンの上層電極２５を形成すると共に、第１のコンタクトプラグ２６の上端面２６ａに接触し、導通する所定パターンの下層電極接続配線２８を形成する。
【００２３】
次に、第４の工程に移行し、上層電極２５と下層電極接続配線２８を覆うように、第２の絶縁膜３１上に層間絶縁膜として、例えば二酸化シリコンによりなる所定膜厚の第３の絶縁膜３４を、常圧ＣＶＤ法等により成膜する。これにより、図１に示すように、半導体基板２２上部の第１の絶縁膜３０と、第２の絶縁膜３１、第３の絶縁膜３４で構成される絶縁層２３内に、所定厚さの第２の絶縁膜３１を間に介在させて下層電極２４と上層電極２５を配置してコンデンサ２１が形成される。
【００２４】
以上の通り構成し、第１のコンタクトホール３２と第２のコンタクトホール３３を上層電極２５の形成に先立って形成することで、プラズマを用いた加工工程である第１のコンタクトホール３２と第２のコンタクトホール３３をプラズマによるエッチングで形成する際、あるいは第１のコンタクトホール３２と第２のコンタクトホール３３の形成に用いたフォトレジストでなるマスクを、酸素プラズマ等によるアッシングによって除去する際にも、エッチングやアッシングを行う部分には、下層電極２４が形成されているだけで、上層電極２５は形成されていず、片方の電極のみでコンデンサが構成されており、電荷がチャージされるということがない。このため、電荷がチャージされることで生じるエッチングレートの低下やアッシングレートの低下といった不具合がなく、所要のエッチングやアッシングを行うことができる。
【００２５】
【発明の効果】
以上の説明から明らかなように、本発明によれば、プラズマを用いた加工工程においてはコンデンサが構成されていず、このため、電荷がコンデンサを構成する下層電極と上層電極間にチャージされ、これによってエッチングレートや、アッシングレート等の低下が生じてしまうといった不具合が生じることがない等の効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す断面図である。
【図２】本発明の一実施形態における第１の工程を示す断面図である。
【図３】本発明の一実施形態における第２の工程を示す断面図である。
【図４】本発明の一実施形態における第３の工程を示す断面図である。
【図５】従来技術における第１の工程を示す断面図である。
【図６】従来技術における第２の工程を示す断面図である。
【図７】従来技術における第３の工程を示す断面図である。
【図８】従来技術における第４の工程を示す断面図である。
【図９】従来技術における第５の工程を示す断面図である。
【符号の説明】
２２…半導体基板
２３…絶縁層
２４…下層電極
２４ａ…下層電極の接続部
２５…上層電極
２５ａ…上層電極の接続部
２６…第１のコンタクトプラグ
２７…第２のコンタクトプラグ
２８…下層電極接続配線
２９…上層電極接続配線
３０…第１の絶縁膜
３１…第２の絶縁膜
３２…第１のコンタクトホール
３３…第２のコンタクトホール
【図１】
2004342668.tif 000003
【図２】
2004342668.tif 000004
【図３】
2004342668.tif 000005
【図４】
2004342668.tif 000006
【図５】
2004342668.tif 000007
【図６】
2004342668.tif 000008
【図７】
2004342668.tif 000009
【図８】
2004342668.tif 000010
【図９】
2004342668.tif 000011