(57)【要約】【課題】２つのトレンチに異なる膜厚の絶縁膜を形成する場合に、製造工程の簡略化を図る。【解決手段】シリコン基板１の上に形成した絶縁膜２〜４をマスクとしてトレンチ７、８を形成する。この時、トレンチ７の幅がトレンチ８よりも狭くなるようにする。次に、熱酸化等でトレンチ８内に酸化膜９を形成すると共に、トレンチ７内を酸化膜１０ですべて充填する。続いて、シリコン窒化膜１１を成膜したのち、異方性エッチングによりシリコン窒化膜１１のうち酸化膜９の表面に位置する部分を残す。そして、エッチングにより酸化膜１０を完全に除去する。この時、酸化膜９の底面も除去されるが、除去量は酸化膜１０に比べて少ない。この後、シリコン窒化膜１１の除去等を行ったのち、トレンチ７内にゲート酸化膜を形成し、さらにトレンチ７、８内を多結晶シリコン膜で埋め込む。【選択図】        図１
2004335869.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（１）の所定領域に第１、第２トレンチ（７、８）を同時に形成する工程と、
前記第１、第２トレンチ内に第１絶縁膜（９、１０、１４）を形成する工程と、
前記第２トレンチ内における前記第１絶縁膜の上にマスク材（１１、１５、２１）を形成する工程と、
前記マスク材をマスクとして前記第１トレンチ内における前記第１絶縁膜を除去し、前記第１トレンチの内壁面を露出させる工程と、
前記第１トレンチの内壁面に第２絶縁膜（１２、１６）を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１絶縁膜を形成する工程では、前記第１トレンチの幅を前記第２トレンチよりも狭くすることで、前記第１トレンチ内をすべて前記第１絶縁膜で充填し、前記第２トレンチ内には前記第１絶縁膜が所望膜厚で形成されるようにすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
半導体基板（１）の表面に第１シリコン酸化膜（２）、シリコン窒化膜（３）および第２シリコン酸化膜（４）を形成する工程と、
前記第１シリコン酸化膜、前記シリコン窒化膜および前記第２シリコン酸化膜の所定領域に第１開口部（５）および該第１開口部よりも幅が広い第２開口部（６）を形成する工程と、
前記第１シリコン酸化膜、前記シリコン窒化膜および前記第２シリコン酸化膜の積層膜をマスクとし、前記第１、第２開口部を通じて異方性エッチングを行い、前記半導体基板に前記第１開口部と略同等の幅の第１トレンチ（７）と前記第２開口部と略同等の幅の第２トレンチ（８）とを形成する工程と、
前記第２トレンチの内壁面の表面と前記第１トレンチを充填するように第１絶縁膜（９、１０）を形成する工程と、
前記第１開口部の側壁面の表面と前記第１トレンチ内における前記第１絶縁膜の表面、および前記第２開口部の側壁面と前記第２トレンチ内における前記第１絶縁膜の底面と側壁面の表面を含む、前記半導体基板の上にマスク材（１１）を配置する工程と、
前記マスク材のうち、前記第１トレンチ内における前記第１絶縁膜の表面に形成された部分および前記第２トレンチ内における前記第１絶縁膜の底面の表面に形成された部分を異方性エッチングにより除去する工程と、
前記マスク材の残部をマスクとしたエッチングを行うことで、前記第１トレンチ内における前記第１絶縁膜を全部除去すると共に、前記第２トレンチにおける前記第１絶縁膜の底面の一部を除去する工程と、
前記マスク材を除去する工程と、
前記半導体基板のうち前記第１トレンチの内壁面を構成する部分に第２絶縁膜（１２）を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板（１）の表面に第１シリコン酸化膜（２）、シリコン窒化膜（３）および第２シリコン酸化膜（４）を形成する工程と、
前記第１シリコン酸化膜、前記シリコン窒化膜および前記第２シリコン酸化膜の所定領域に第１開口部（５）および該第１開口部よりも幅が広い第２開口部（６）を形成する工程と、
前記第１シリコン酸化膜、前記シリコン窒化膜および前記第２シリコン酸化膜の積層膜をマスクとし、前記第１、第２開口部を通じて異方性エッチングを行い、前記半導体基板に前記第１開口部と略同等の幅の第１トレンチ（７）と前記第２開口部と略同等の幅の第２トレンチ（８）とを形成する工程と、
前記第２トレンチの内壁面の表面と前記第１トレンチを充填するように第１絶縁膜（１４）をＣＶＤ法により形成する工程と、
前記第１開口部の側壁面の表面と前記第１トレンチ内における前記第１絶縁膜の表面、および前記第２開口部の側壁面と前記第２トレンチ内における前記第１絶縁膜の底面と側壁面の表面を含む、前記半導体基板の上にマスク材（１５）を配置する工程と、
前記マスク材のうち、前記第２開口部の側壁面と前記第２トレンチ内における前記第１絶縁膜の底面と側壁面の表面に形成された部分を残し、前記半導体基板の上に形成された部分を研磨、研削またはそれらの組み合わせにより除去する工程と、
前記マスク材の残部をマスクとしたエッチングを行うことで、前記第１トレンチ内における前記第１絶縁膜を全部除去する工程と、
前記マスク材を除去する工程と、
前記半導体基板のうち前記第１トレンチの内壁面を構成する部分に第２絶縁膜（１６）を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項５】
前記第２絶縁膜を形成する工程では、前記第２絶縁膜を熱酸化によって形成し、この熱酸化により、前記ＣＶＤ法により形成された前記第２トレンチ内における前記第１絶縁膜の高密度化を行うことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記半導体基板として埋込酸化膜（３０）を挟んで第１シリコン基板（１）と第２シリコン基板（３１）とが張り合わされたＳＯＩ基板を用い、前記第１、第２トレンチの形成工程では、前記第１シリコン基板側において前記埋込酸化膜に至るように前記第１、第２トレンチを形成することを特徴とする請求項４又は５に記載の半導体装置の製造方法。
【請求項７】
半導体基板（１）の表面に第１シリコン酸化膜（２）、シリコン窒化膜（３）および第２シリコン酸化膜（４）を形成する工程と、
前記第１シリコン酸化膜、前記シリコン窒化膜および前記第２シリコン酸化膜の所定領域に第１開口部（５）および該第１開口部よりも幅が広い第２開口部（６）を形成する工程と、
前記第１シリコン酸化膜、前記シリコン窒化膜および前記第２シリコン酸化膜の積層膜をマスクとし、前記第１、第２開口部を通じて異方性エッチングを行い、前記半導体基板に前記第１開口部と略同等の幅の第１トレンチ（７）と前記第２開口部と略同等の幅の第２トレンチ（８）を形成する工程と、
前記第２トレンチの内壁面の表面と前記第１トレンチを充填するように第１絶縁膜（９、１０）を形成する工程と、
前記第２開口部の側壁面と前記第２トレンチ内における前記第１絶縁膜の底面と側壁面の表面にマスク材（２１）を配置する工程と、
前記マスク材をマスクとしたエッチングを行うことで、前記第１トレンチ内における前記第１絶縁膜を全部除去する工程と、
前記マスク材を除去する工程と、
前記半導体基板のうち前記第１トレンチの内壁面を構成する部分に第２絶縁膜（１２）を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項８】
前記マスク材を配置する工程では、前記マスク材としてポジレジストを用いることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第１絶縁膜を形成する工程では、前記第２トレンチにおける前記第１絶縁膜をＣＶＤ法により形成し、
前記第２絶縁膜を形成する工程では、前記第２絶縁膜を熱酸化によって形成し、この熱酸化により、前記ＣＶＤ法により形成された前記第２トレンチ内における前記第１絶縁膜の高密度化を行うことを特徴とする請求項７又は８に記載の半導体装置の製造方法。
【請求項１０】
前記第１トレンチ内における前記第２絶縁膜の表面および前記第２トレンチ内における前記第１絶縁膜の表面に電極材料となる多結晶シリコン膜（１３）を形成することで、前記第１トレンチをトレンチゲート電極構造にすると同時に、前記第２トレンチ内を前記多結晶シリコン膜で埋め込み平坦化することを特徴とする請求項１乃至９のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、少なくとも２つのトレンチを形成し、それらトレンチ内に異なる厚さの絶縁膜を形成する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来の半導体装置の製造工程を図１１に示す。従来では、半導体装置において、２つのトレンチに異なる厚さの絶縁膜を形成する場合は、以下のように製造されていた。
【０００３】
まず、図１１（ａ）に示す工程で、シリコン基板Ｊ１の表面にシリコン酸化膜Ｊ２およびシリコン窒化膜Ｊ３を形成する。そして、図１１（ｂ）に示す工程において、フォト及びエッチング工程にてシリコン酸化膜Ｊ２およびシリコン窒化膜Ｊ３の所望場所に開口部を形成したのち、一方の開口部をマスクで覆った状態でエッチングすることでシリコン基板Ｊ１の所望位置にトレンチＪ４を形成し、さらに、他方のトレンチＪ４を覆った状態でエッチングすることでシリコン基板Ｊ１の所望位置にトレンチＪ５を形成する。
【０００４】
図１１（ｃ）に示す工程においては、いわゆるＬＯＣＯＳ酸化を行うことにより、トレンチＪ４の内部を酸化膜Ｊ６で埋め込むと共に、トレンチＪ５の内壁面に酸化膜Ｊ７を形成する。そして、シリコン窒化膜Ｊ３を除去した後、図１１（ｄ）に示す工程では、シリコン基板Ｊ１の表面全面に多結晶シリコン膜Ｊ８を形成する。
【０００５】
図１１（ｄ）に示す工程では、エッチバックにより多結晶シリコン膜Ｊ８の不要部分を除去し、トレンチＪ５の内部にのみ残す。次いで、図１１（ｅ）に示す工程において、シリコン基板Ｊ１の表面全面にフォトレジストＪ９を堆積させたのち、露光することでフォトレジストＪ９のうちトレンチＪ４の上に位置する部分を除去し、さらに図１１（ｆ）に示す工程においてフォトレジストＪ９をマスクとしたウェットエッチングを行い、トレンチＪ４内の酸化膜Ｊ６を除去する。
【０００６】
図１１（ｇ）に示す工程では、フォトレジストＪ９を除去したのち、熱酸化によりトレンチＪ４の内壁面に熱酸化膜によるゲート酸化膜Ｊ１０を形成する。
【０００７】
そして、図１１（ｈ）に示す工程において、ポリシリコン膜Ｊ１１を堆積する。この後については図示しないが、ポリシリコン膜Ｊ１１をパターニングすることでトレンチＪ４内にポリシリコンゲートを形成し、さらにシリコン基板Ｊ１の所望箇所に不純物層を形成したり、シリコン基板Ｊ１上に電極や保護膜等を形成したりすることで、トレンチＪ４側にトレンチゲート構造の半導体素子が形成され、トレンチＪ５によって素子分離がなされた半導体装置が形成される（例えば、特許文献１参照）。
【０００８】
【特許文献１】
特開平６−２９１１７８号公報
【０００９】
【特許文献２】
特開平６−５３３１４号公報
【００１０】
【特許文献３】
特開平６−１７７２６３号公報
【００１１】
【発明が解決しようとする課題】
上記従来における半導体装置の製造方法によれば、トレンチＪ４、Ｊ５の形成のために２度のエッチング工程を実施しなければならず、また、トレンチＪ５内を多結晶シリコン膜Ｊ８で埋め込む際とトレンチＪ４内にポリシリコンゲートを形成する際に２度の埋め込み工程を実施する必要がある。このため、半導体装置の製造工程が長くなるという問題がある。
【００１２】
本発明は上記点に鑑みて、少なくとも２つのトレンチに異なる膜厚の絶縁膜を形成する場合において、半導体装置の製造工程の簡略化を図ることを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、半導体基板（１）の所定領域に第１、第２トレンチ（７、８）を同時に形成する工程と、第１、第２トレンチ内に第１絶縁膜（９、１０）を形成する工程と、第２トレンチ内における第１絶縁膜の上にマスク材（１１、１５、２１）を形成する工程と、マスク材をマスクとして第１トレンチ内における第１絶縁膜を除去し、第１トレンチの内壁面を露出させる工程と、第１トレンチの内壁面に第２絶縁膜（１２、１６）を形成する工程とを有することを特徴としている。
【００１４】
このように、第１、第２トレンチを同時に形成し、第２トレンチ内における第１絶縁膜は残し、第１トレンチ内における第１絶縁膜のみが除去されるようにすることで、少なくとも２つの異なるトレンチを形成する場合において、それらそれぞれに膜厚の異なる第１、第２絶縁膜を形成することができる。このため、トレンチ形成工程や、請求項１０に示すような多結晶シリコン膜の成膜工程を１回で済ませることができ、半導体製造工程の簡略化を図ることができる。
【００１５】
請求項２に記載の発明では、第１絶縁膜を形成する工程では、第１トレンチの幅を第２トレンチよりも狭くすることで、第１トレンチ内をすべて第１絶縁膜で充填し、第２トレンチ内には第１絶縁膜が所望の膜厚で形成されるようにすることを特徴としている。
【００１６】
このようにすれば、第１絶縁膜で第１トレンチ内が埋め込まれるため、第１絶縁膜のうち第１トレンチの側壁面と対向する部分にはマスク材が形成されないようにすることができる。
【００１７】
請求項３乃至請求項９は、請求項１に記載の発明をより具体的に示したものである。
【００１８】
請求項３に記載の発明では、第１開口部の側壁面の表面と第１トレンチ内における第１絶縁膜の表面、および第２開口部の側壁面と第２トレンチ内における第１絶縁膜の底面と側壁面の表面を含む、半導体基板の上にマスク材（１１）を配置する工程と、マスク材のうち、第１トレンチ内における第１絶縁膜の表面に形成された部分および第２トレンチ内における第１絶縁膜の底面の表面に形成された部分を異方性エッチングにより除去する工程と、マスク材の残部をマスクとしたエッチングを行うことで、第１トレンチ内における第１絶縁膜を全部除去すると共に、第２トレンチにおける第１絶縁膜の底面の一部を除去する工程とを有することを特徴としている。
【００１９】
このように、第２トレンチ内における第１絶縁膜の側壁面にはマスク材が残るようにしておくことで、第１トレンチ内における第１絶縁膜を除去したあとにも第２トレンチ内に所望膜厚の第１絶縁膜を残すことができる。
【００２０】
請求項４に記載の発明では、第２トレンチの内壁面の表面と第１トレンチを充填するように第１絶縁膜（９、１０）をＣＶＤ法により形成する工程と、第１開口部の側壁面の表面と第１トレンチ内における第１絶縁膜の表面、および第２開口部の側壁面と第２トレンチ内における第１絶縁膜の底面と側壁面の表面を含む半導体基板の上にマスク材（１５）を配置する工程と、マスク材のうち、第２開口部の側壁面と第２トレンチ内における第１絶縁膜の底面と側壁面の表面に形成された部分を残した状態で、半導体基板の上に形成された部分を研磨または研削またはこれらの組み合わせにより除去する工程とを有することを特徴としている。
【００２１】
このように、第１絶縁膜をＣＶＤ法で形成することも可能である。この場合、マスク材を形成した後、半導体基板の上層部を研磨、研削またはこれらの組み合わせによって除去することで、マスク材のうち第２トレンチ内に形成された部分のみが残るようにすることができる。これにより、マスク材を用いたエッチングにより、第１トレンチ内の第１絶縁膜をすべて除去することができる。
【００２２】
請求項５に記載の発明では、第２絶縁膜を形成する工程では、第２絶縁膜を熱酸化によって形成し、この熱酸化により、ＣＶＤ法により形成された第２トレンチ内における第１絶縁膜の高密度化を行うことを特徴としている。
【００２３】
このように、ＣＶＤ法によって形成した第１絶縁膜を第２絶縁膜形成時に高密度化することも可能である。
【００２４】
請求項６に記載の発明では、半導体基板として埋込酸化膜（３０）を挟んで第１シリコン基板（１）と第２シリコン基板（３１）とが張り合わされたＳＯＩ基板を用い、第１、第２トレンチの形成工程では、第１シリコン基板側において埋込酸化膜に至るように第１、第２トレンチを形成することを特徴としている。
【００２５】
このように、ＳＯＩ基板を用いた半導体装置に対しても、本発明を適用することが可能である。この場合、第１絶縁膜をエッチングするに際し、マスク材によって第２トレンチの底面における埋込酸化膜（３０）がエッチングされることを防止することができる。
【００２６】
請求項７乃至９に記載の発明では、第２開口部の側壁面と第２トレンチ内における第１絶縁膜の底面と側壁面の表面にマスク材（２１）を配置する工程と、マスク材をマスクとしたエッチングを行うことで、第１トレンチ内における第１絶縁膜を全部除去する工程とを有することを特徴としている。
【００２７】
このように、第２トレンチ側にのみマスク材が残るようにすることが可能である。例えば、請求項８に示すように、マスク材を配置する工程において、マスク材としてポジレジストを用いることが可能である。このようにすれば、露光時には第２トレンチよりも浅い第１トレンチ側の第１絶縁膜まで光が透過すれば良いため、マスク材の残渣が形成されることを防止することができる。
【００２８】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００２９】
【発明の実施の形態】
（第１実施形態）
以下、本発明の第１実施形態について説明する。本実施形態は、２つのトレンチに異なる膜厚の絶縁膜を形成するような半導体装置に本発明の一実施形態を適用したものである。例えば２つのトレンチは、トレンチゲート電極形成用と素子分離用に使用される。なお、トレンチゲート電極形成用とは、トレンチゲートを有する素子におけるゲート電極に使用するためのトレンチという意味であり、例えば、ＭＯＳＦＥＴ、ＩＧＢＴ等の素子に適用される。
【００３０】
図１、図２に、本実施形態における半導体装置の製造工程を示す。これらの図に基づいて、本実施形態における半導体装置の製造工程を説明し、本実施形態における半導体装置の製造方法の特徴部分について説明する。
【００３１】
［図１（ａ）、（ｂ）に示す工程］
まず、図１（ａ）に示す工程では、シリコン基板１の表面を酸化することにより、シリコン酸化膜（第１シリコン酸化膜）２を形成する。続いて、ＳｉＮのデポジションによりシリコン窒化膜３を形成したのち、マスク材としてシリコン酸化膜（第２シリコン酸化膜）４をデポジションする。そして、図１（ｂ）に示す工程では、フォト及びエッチング工程により、所望位置にあるシリコン酸化膜４、シリコン窒化膜３およびシリコン酸化膜２を除去し、開口部（第１、第２開口部）５、６を形成する。
【００３２】
［図１（ｃ）に示す工程］
シリコン酸化膜４をマスクとし、開口部５、６を通じてシリコン基板１の一部をエッチングすることで、トレンチ（第１、第２トレンチ）７、８を同時に形成する。これらトレンチ７、８のうち紙面左側に位置するものはトレンチゲート電極形成用となるものであり、紙面右側に位置するものは素子分離用となるものである。トレンチ７の幅はトレンチ８の幅よりも狭くされている。
【００３３】
［図１（ｄ）、（ｅ）に示す工程］
図１（ｄ）に示す工程では、熱酸化、ＣＶＤ法もしくはこれらの組み合わせにより、トレンチ８の底面および側壁面に酸化膜（第１絶縁膜）９を形成する。このとき、トレンチ７の底面および側壁面にも酸化膜（第１絶縁膜）１０が形成されることになるが、この酸化膜１０によってトレンチ７が完全に充填されるようにする。次いで、図１（ｅ）に示す工程では、シリコン窒化膜のＣＶＤにより、シリコン酸化膜４の表面や開口部５、６の側壁面および酸化膜９、１０の表面にマスク材となるシリコン窒化膜１１を形成する。このとき、トレンチ７の内部には酸化膜１０が完全に充填されているため、シリコン窒化膜１１はトレンチ７の内部には入り込まない。
【００３４】
［図１（ｆ）に示す工程］
ドライエッチングにより、シリコン窒化膜１１を異方性エッチングする。これにより、シリコン窒化膜１１のうち、開口部５、６および酸化膜９、１０の表面のうちトレンチ７、８の側壁に対向する領域のみが残り、その他の領域は除去される。
【００３５】
［図２（ａ）に示す工程］
ウェットエッチングにより、酸化膜９、１０をエッチングする。これにより、シリコン窒化膜１１がエッチング保護膜として働き、開口部５、６の側壁および酸化膜９の側壁は除去されず、酸化膜９の底面部分と酸化膜１０が優先的に除去される。そして、トレンチ８の底面に位置する部分に関しては酸化膜９が残るようにし、トレンチ７については酸化膜１０の全部が除去されるようにエッチング条件を設定する。
【００３６】
なお、酸化膜９と酸化膜１０は同一工程で形成されているが、トレンチ７は幅が狭いため、酸化膜１０のトレンチ側壁に対し垂直方向の膜厚がトレンチ７の幅の１／２以上には大きくならず、また、酸化膜１０のうちトレンチ７の底面に位置する部分は、酸化膜１０のうちトレンチ７の側壁面の表面に形成される部分によって圧迫され、厚さが酸化膜９よりも薄くなる。さらに、酸化膜１０のうちトレンチ７の中央部に位置する部分には、「す」と呼ばれるスリット状の空洞部が存在し、エッチングを行うときに酸化膜１０が容易に除去される。従って、酸化膜９がちょうど除去される程度にエッチング時間を設定すれば、酸化膜９のうちトレンチ８の底面に位置する部分は完全に除去されず、絶縁分離膜として充分な厚さが残ることになる。
【００３７】
［図２（ｂ）、（ｃ）に示す工程］
図２（ｂ）に示す工程では、ウェットエッチングにより、シリコン窒化膜３およびトレンチ７、８の側壁部分に残ったシリコン窒化膜１１を除去する。次いで、図２（ｃ）に示す工程では、熱酸化により、トレンチ７の底面および側壁面の表面にゲート酸化膜（第２絶縁膜）１２を形成する。
【００３８】
［図２（ｄ）、（ｅ）に示す工程］
シリコン基板１の表面全面に電極材料となる多結晶シリコン膜１３を形成する。そして、フォト及びエッチング工程により、レジスト１３ａをマスクとして多結晶シリコン膜１３をパターニングし、トレンチ７、８内に残す。
【００３９】
この後の工程については周知のものと同様であるため図示しないが、不純物層形成工程、層間絶縁膜形成工程、配線形成工程、保護膜形成工程等を経て、半導体装置が完成する。
【００４０】
以上説明したように、本実施形態では、トレンチ７、８を同じ工程で形成し、シリコン窒化膜１１を用いてトレンチ７内の酸化膜１０のみが完全に除去されるようにしている。そのためトレンチ７内のシリコン酸化膜形成工程において、酸化膜厚を任意の膜厚（例えばゲート酸化膜厚程度）にすることが可能となる。
【００４１】
このため、トレンチ７、８の形成工程を１回のみとすることができると共に、この後のトレンチゲート電極形成のための多結晶シリコン膜１３の形成工程をもう一方のトレンチの埋込工程と兼用することができ、半導体装置の製造工程の簡略化を図ることが可能となる。
【００４２】
（第２実施形態）
本発明の第２実施形態について説明する。図３、図４に、本実施形態における半導体装置の製造工程を示し、これらの図に基づいて本実施形態における半導体装置の製造方法について説明する。ただし、本実施形態は、第１実施形態に対してトレンチ形成工程以降を変更したものであるため、同様の部分については第１実施形態を参照し、説明を省略する。
【００４３】
まず、図３（ａ）〜（ｃ）に示す工程では、図１（ａ）〜（ｃ）と同様の工程を行うことでトレンチ７、８を形成する。
【００４４】
［図３（ｄ）、（ｅ）に示す工程］
図３（ｄ）に示す工程では、ＣＶＤ装置を用いて、ＣＶＤ法によりシリコン基板１上の全面に酸化膜１４を形成する。これにより、シリコン酸化膜４の上面や開口部５、６の側壁面およびトレンチ７、８の内壁面全面に酸化膜１４が形成される。そして、図３（ｅ）に示す工程では、シリコン窒化膜のＣＶＤにより、シリコン基板１上の全面にシリコン窒化膜１５を成膜する。これにより、酸化膜１４の表面の全面にシリコン窒化膜１５が形成される。
【００４５】
［図３（ｆ）に示す工程］
シリコン基板１の表面を例えばＣＭＰ研磨等によって研磨し、シリコン窒化膜１５の一部のうちシリコン基板１の表面部分に位置する領域および酸化膜１４の一部のうちシリコン基板１の表面部分に位置する領域を完全にもしくはシリコン酸化膜の一部のみを残した状態まで除去する。これにより、トレンチ７側においてはシリコン窒化膜１５が除去され、トレンチ８側の酸化膜１４の表面にのみシリコン窒化膜１５が残る。なお、このときの研磨ではシリコン窒化膜１５の下層に位置する膜も研磨され得るが、図３（ｄ）に示す工程において熱酸化等ではなくＣＶＤ法によって酸化膜１４を形成しておき、酸化膜１４がシリコン窒化膜１５の下層に位置するようにしているため、酸化膜１４の膜厚分、研磨のマージンを見込むことができる。
【００４６】
［図４（ａ）、（ｂ）に示す工程］
図４（ａ）に示す工程では、ＨＦ（フッ化水素）を用いたエッチングによりトレンチ７内における酸化膜１４を除去する。このとき、開口部６の内壁面に形成された酸化膜１４の上層部が部分的に除去されるが、シリコン窒化膜１５がマスクとして働くため、少なくともトレンチ８の内壁面においては酸化膜１４が除去されずに残される。続く、図４（ｂ）に示す工程では、図２（ｂ）に示す工程と同様の工程を行うことで、シリコン窒化膜１５を除去する。
【００４７】
［図４（ｃ）に示す工程］
熱酸化により、トレンチ７の底面および側壁面の表面にゲート酸化膜１６を形成する。これにより、ゲート酸化膜１６を所望の膜厚で形成できると共に、そのときの熱処理によってＣＶＤ法で形成された酸化膜１４を高密度化させ、形成直後のＣＶＤ酸化膜より高密度の酸化膜１４ａとすることが可能となる。
【００４８】
続いて、図４（ｄ）、（ｅ）に示す工程において、図２（ｄ）、（ｅ）に示す工程と同様の工程を行うことで、多結晶シリコン膜１３にてトレンチゲート電極を形成すると共に、素子分離用のトレンチ８を埋め込む。この後は、不純物層形成工程、層間絶縁膜形成工程、配線形成工程、保護膜形成工程等を経て、半導体装置が完成する。
【００４９】
以上説明したように、本実施形態では、トレンチ７、８を同じ工程で形成し、シリコン窒化膜１５を用いてトレンチ７内の酸化膜１４のみが完全に除去されるようにしている。そして、トレンチ８内のＣＶＤ法により形成された酸化膜１４をゲート酸化時に高密度化させることで素子分離に使用できるようにしている。
【００５０】
このため、トレンチ７、８の形成工程を１回のみとすることができると共に、この後のトレンチゲート電極形成のための多結晶シリコン膜１３の形成工程をもう一方のトレンチの埋込工程と兼用することができ、半導体装置の製造工程の簡略化を図ることが可能となる。
【００５１】
（第３実施形態）
本発明の第３実施形態について説明する。図５、図６に、本実施形態における半導体装置の製造工程を示し、これらの図に基づいて本実施形態における半導体装置の製造方法について説明する。ただし、本実施形態は、第１実施形態に対してトレンチ形成工程以降を変更したものであるため、同様の部分については第１実施形態を参照し、説明を省略する。
【００５２】
まず、図５（ａ）〜（ｄ）に示す工程では、図１（ａ）〜（ｄ）と同様の工程を行うことでトレンチ７、８を形成し、トレンチ７、８内に酸化膜９、１０を形成する。
【００５３】
［図５（ｅ）に示す工程］
図５（ｅ）に示す工程では、ポジ型のレジスト２１を成膜したのち、露光によるパターニングでレジスト２１をトレンチ８内およびその周辺部にのみ残す。このとき、トレンチ７においては、開口部５はその幅が狭くても深さ（酸化膜１０表面までの距離）が浅いため、レジスト２１を残渣なく除去することが可能となる。なお、レジストとしてネガ型のものを用いた場合、露光した部分が残されることになるため、露光時にトレンチ８の内部の奥深くに位置するレジスト２１まで光が透過しなければならないが、ポジ型のものを使用しているため、トレンチ７側の浅い位置まで光が透過できればよい。さらにトレンチ８の底部のレジスト除去の容易さからもレジスト２１には、ネガ型を用いるよりもポジ型を用いた方が好ましい。
【００５４】
［図５（ｆ）に示す工程］
レジスト２１をマスクとして酸化膜１０をエッチングする。これにより、シリコン酸化膜４と共に酸化膜１０が完全に除去され、レジスト２１で覆われた酸化膜９は残される。
【００５５】
この後は、図６（ａ）に示す工程においてレジスト２１を除去したのち、図６（ｂ）〜（ｄ）に示す工程において、図２（ｃ）〜（ｅ）に示す工程と同様の工程を行うことで、多結晶シリコン膜１３にてトレンチゲート電極を形成すると共に、素子分離用のトレンチ８を埋め込む。この後は、不純物層形成工程、層間絶縁膜形成工程、配線形成工程、保護膜形成工程等を経て、半導体装置が完成する。
【００５６】
以上説明したように、本実施形態では、トレンチ７、８を同じ工程で形成し、レジスト２１によってトレンチ８内の酸化膜９は除去されないようにしつつトレンチ７内の酸化膜１０を除去するようにしている。
【００５７】
このため、トレンチ７、８の形成工程を１回のみとすることができると共に、この後のトレンチゲート電極形成のための多結晶シリコン膜１３の形成工程をもう一方のトレンチの埋込工程と兼用することができ、半導体装置の製造工程の簡略化を図ることが可能となる。
（第４実施形態）
本発明の第４実施形態について説明する。図７、図８に、本実施形態における半導体装置の製造工程を示し、これらの図に基づいて本実施形態における半導体装置の製造方法について説明する。ただし、本実施形態は、第２実施形態に対してＳＯＩ基板を用いたことが異なるものであり、その他については同様であるため、同様の部分については第２実施形態を参照し、説明を省略する。
【００５８】
まず、図７（ａ）に示すように、シリコン酸化膜（埋込酸化膜）３０によってシリコン基板（第１シリコン基板）１とシリコン基板（第２シリコン基板）３１とが張り合わされたＳＯＩ基板を用意する。そして、図７（ａ）〜図７（ｆ）に示す工程では、図３（ａ）〜図３（ｆ）に示す工程と同様の工程を行い、トレンチ７、８内に酸化膜１４を形成すると共に、トレンチ８内において酸化膜１４の表面にシリコン窒化膜１５を残す。
【００５９】
次いで、図８（ａ）〜図８（ｅ）に示す工程において、図４（ａ）〜（ｅ）に示す工程と同様の工程を行い、トレンチ７内の酸化膜１４を除去する。これにより、第２実施形態と同様の半導体装置が完成する。なお、トレンチ７の底面がシリコン酸化膜３０となっているため、図８（ｃ）に示す工程においてトレンチ７の底面にはゲート酸化膜１６が形成されないが、トレンチ７の側壁に形成されるゲート酸化膜１６がシリコン酸化膜３０と一体化され、トレンチゲート電極の絶縁分離が成される。
【００６０】
このように、ＳＯＩ基板を用いて半導体装置を形成するようにしても、第２実施形態と同様の効果を得ることが可能である。そして、ＳＯＩ基板を用いた場合でも、シリコン窒化膜１５がマスクとして働くため、エッチング時に埋込酸化膜となるシリコン酸化膜３０がエッチングされることを防止することができる。
【００６１】
また、本実施形態では、トレンチ８の底面部において酸化膜厚がＣＶＤ法によって形成される酸化膜１４とＳＯＩ基板を構成するシリコン酸化膜３０の厚み分となるため、酸化膜厚を増加させることも可能となり、より確実な素子分離を行うことが可能となる。
【００６２】
（第５実施形態）
本発明の第４実施形態について説明する。図９、図１０に、本実施形態における半導体装置の製造工程を示し、これらの図に基づいて本実施形態における半導体装置の製造方法について説明する。ただし、本実施形態は、第３、第４実施形態を組み合わせたものであり、基本的にはこれらの実施形態と同様であるため、同様の部分については第３、第４実施形態を参照し、説明を省略する。
【００６３】
まず、図９（ａ）に示すように、シリコン酸化膜３０によってシリコン基板１とシリコン基板３１とが張り合わされたＳＯＩ基板を用意する。そして、図９（ａ）〜図９（ｄ）に示す工程では、第４実施形態における図７（ａ）〜図７（ｄ）に示す工程と同様の工程を行い、トレンチ７、８内にＣＶＤ法により酸化膜１４を形成する。次いで、図９（ｅ）、（ｆ）に示す工程では、第３実施形態における図５（ｅ）、（ｆ）と同様の工程を行い、レジスト２１をマスクとしてトレンチ７内の酸化膜１４を除去する。
【００６４】
そして、図１０（ａ）に示す工程においてレジスト２１を除去したのち、図１０（ｂ）に示す工程においてシリコン窒化膜３を除去する。その後は、図１０（ｃ）〜（ｅ）に示す工程において、第４実施形態における図８（ｃ）〜（ｅ）に示す工程と同様の工程を行い、半導体装置が完成する。
【００６５】
このように、ＳＯＩ基板を用いて半導体装置を形成する場合に、第３、第４実施形態を組み合わせるようにしても、上記各実施形態と同様の効果を得ることが可能である。そして、ＳＯＩ基板を用いた場合でも、レジスト２１がマスクとして働くため、エッチング時に埋込酸化膜となるシリコン酸化膜３０がエッチングされることを防止することができる。
【００６６】
（他の実施形態）
上記実施形態では、トレンチ７、８をトレンチゲート電極形成用と素子分離用として説明したが、必ずしもこれらに適用する半導体装置でなくてもよい。すなわち、少なくとも２つのトレンチの内壁に異なる膜厚の絶縁膜を形成するような半導体装置であれば、他のものに対しても適用可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態における半導体装置の製造工程を示す図である。
【図２】図１に続く第１実施形態における半導体装置の製造工程を示す図である。
【図３】本発明の第２実施形態における半導体装置の製造工程を示す図である。
【図４】図３に続く第２実施形態における半導体装置の製造工程を示す図である。
【図５】本発明の第３実施形態における半導体装置の製造工程を示す図である。
【図６】図５に続く第３実施形態における半導体装置の製造工程を示す図である。
【図７】本発明の第４実施形態における半導体装置の製造工程を示す図である。
【図８】図７に続く第４実施形態における半導体装置の製造工程を示す図である。
【図９】本発明の第５実施形態における半導体装置の製造工程を示す図である。
【図１０】図９に続く第５実施形態における半導体装置の製造工程を示す図である。
【図１１】従来の半導体装置の製造工程を示す図である。
【符号の説明】
１…シリコン基板、２…シリコン酸化膜、３…シリコン窒化膜、
４…シリコン酸化膜、５、６…開口部、７、８…トレンチ、
９、１０…酸化膜、１１…シリコン窒化膜、１２…ゲート酸化膜、
１３…多結晶シリコン膜、１４…酸化膜、１５…シリコン窒化膜、
１６…ゲート酸化膜、２１…レジスト、３０…シリコン酸化膜、
３１…シリコン基板。
【図１】
2004335869.tif 000003
【図２】
2004335869.tif 000004
【図３】
2004335869.tif 000005
【図４】
2004335869.tif 000006
【図５】
2004335869.tif 000007
【図６】
2004335869.tif 000008
【図７】
2004335869.tif 000009
【図８】
2004335869.tif 000010
【図９】
2004335869.tif 000011
【図１０】
2004335869.tif 000012
【図１１】
2004335869.tif 000013