(57)【要約】【課題】安定して高い耐圧特性を示す半導体素子を提供する。【解決手段】半導体基体１１の一方の主面ＳＡからＰ型不純物を導入し、Ｐ＋型半導体領域１７を形成する。半導体１１の他方の主面ＳＢからＮ型不純物を導入し、Ｎ＋型半導体領域１５を形成する。Ｎ＋型半導体領域１５及びＰ＋型半導体領域１７は半導体基体１１と同じ厚さを有し、不純物濃度の高い領域と低い領域が互いに対向する。従って、ＰＮ接合を逆方向バイアスする電圧を印加した際に、ＰＮ接合部から生じる空乏層の幅がばらつかず平面方向に一様に広がり、電界集中点が発生せずに一様な電界分布を示すため、高い耐圧特性が安定して得られる。【選択図】  図１
2004342689.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体領域と、第２導電型の第２半導体領域及び第３半導体領域と、を有する半導体基体を備え、
前記第１乃至第３の導体領域は、それぞれ、前記半導体基体の一方の主面と他方の主面とに露出しており、
前記第１半導体領域と前記第２半導体領域とは、前記第３半導体領域を挟んで対向して形成されており、
前記第１半導体領域は、前記半導体基体の一方の主面から他方の主面に向かうにつれて不純物濃度が低下する不純物濃度の分布を有し、
前記第２半導体領域は、前記半導体基体の他方の主面から一方の主面に向かうにつれて不純物濃度が低下する不純物濃度の分布を有し、
前記第３半導体領域の不純物濃度は前記第２半導体領域の不純物濃度よりも低い、ことを特徴とする半導体素子。
【請求項２】
前記第１半導体領域は、前記半導体基体の一方の主面から第１導電型不純物を導入して形成されており、
前記第２半導体領域は、前記半導体基体の他方の主面から第２導電型不純物を導入して形成されている、ことを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記半導体基体は、１００μｍ乃至２５０μｍの厚さを有する、ことを特徴とする請求項２に記載の半導体素子。
【請求項４】
前記第１半導体領域と前記第３半導体領域との界面はＰＮ接合を形成し、
前記第１導電型半導体領域に接続された第１の電極と、
前記第２導電型半導体領域に接続された第２の電極と、を更に備え、
ダイオードとして機能することを特徴とする請求項１、２又は３に記載の半導体素子。
【請求項５】
前記第３半導体領域は前記第１半導体領域を取り囲んで形成され、
前記第２半導体領域は前記第３半導体領域を取り囲んで形成されている、ことを特徴とする請求項１乃至４のいずれか１項に記載の半導体素子。
【請求項６】
前記第３半導体領域は前記第２半導体領域を取り囲んで形成され、
前記第１半導体領域は前記第３半導体領域を取り囲んで形成されている、ことを特徴とする請求項１乃至４のいずれか１項に記載の半導体素子。
【請求項７】
前記第１半導体領域と前記第３半導体領域との界面はＰＮ接合を形成し、
前記ＰＮ接合は前記半導体基体の前記一方の主面と前記他方の主面とに露出し、
露出部分は絶縁膜によって被覆されている、ことを特徴とする請求項１乃至６のいずれか１項に記載の半導体素子。
【請求項８】
第１導電型の半導体基体を用意する工程と、
第１導電型の半導体基体の一方の主面から他方の主面に至るまで第１導電型の不純物を導入することにより、前記半導体基体の所定位置に、前記半導体基体よりも不純物濃度が高く、且つ、前記一方の主面近傍で前記他方の主面近傍よりも不純物濃度の高い不純物濃度分布を有する第１導電型の第１の半導体領域を形成する工程と、
前記第１半導体領域形成の前又は後に実行され、前記半導体基体の前記他方の主面から前記一方の主面に至るまで第２導電型の不純物を導入することにより、前記半導体基体の他方の主面近傍で前記一方の主面近傍よりも不純物濃度の高い不純物濃度分布を有する第２導電型の第２の半導体領域を形成する工程と、を備え、前記半導体基体に、前記第１の半導体領域と前記第２半導体領域とを互いに離間して形成する、ことを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高い耐圧特性を安定して得られるダイオード等の半導体素子に関する。
【０００２】
【従来の技術】
メサ構造やプレーナ構造を持つダイオード素子は、一般的に第１導電型の基板上にこれとは反対の第２導電型の半導体領域を形成し、第１導電型の半導体基板に形成された電極と、第２導電型の半導体領域に形成された電極との間に、半導体基板の厚み方向に電流を流す構造となっている（例えば、特許文献１および特許文献２参照。）。
【０００３】
一方、半導体基板の厚み方向ではなく、横方向に電流を流すダイオード（ラテラル構造ダイオード）がある（例えば、特許文献３参照。）。特許文献３には、Ｐ型半導体基板の上面にＮ型半導体領域を積層して形成し、このＮ型半導体領域にＰ＋型半導体領域とＮ＋型半導体領域とを拡散によって形成し、このＮ＋半導体領域、Ｐ＋半導体領域、およびＰ型半導体基板とＮ型半導体基板領域との界面に形成されたＮ＋型埋め込み層とによって構成したダイオードが開示されている。
【０００４】
【特許文献１】
特開２００１−１１０７９９号公報
【特許文献２】
特開平１０−１３５４８９号公報
【特許文献３】
特開平１−２１４０５５号公報
【０００５】
【発明が解決しようとする課題】
上述のプレーナ構造やメサ構造を有するダイオード素子は、半導体基板部分の厚み方向に電流を流す構造であるため、この基板部分の抵抗によって、順方向電圧が増大してしまう。また、厚い基板部分が存在するため、放熱性が悪く、素子が熱暴走する虞がある。
【０００６】
そこで、半導体基板を薄く切削することが考えられたが、切削加工により生産歩留まりが低下するため、実用化は困難である。
【０００７】
また、ラテラル構造ダイオードでは、基板の縦方向に電流を流さないため、順方向電圧の低減化等が図れることが期待された。しかし、このような半導体素子では、Ｐ＋型半導体領域とＮ＋型埋め込み層との界面に形成されるＰＮ接合を利用するため、高耐圧のダイオードを得ることができない。
【０００８】
そこで、埋め込み層を設けずに、Ｎ型半導体領域とＰ＋型半導体領域の界面に形成されるＰＮ接合を利用することが考えられた。例えば図１１に示すように、同じ主面からＰ型不純物とＮ型不純物とを導入してＰ＋型半導体領域とＮ＋型半導体領域とを形成し、その上にアノード電極とカソード電極とを形成した半導体基体を考える。このような構造では、Ｎ＋型半導体領域は一方の主面から他方の主面に向かうにつれて不純物濃度が徐々に低下する不純物プロファイルを有し、Ｐ＋型半導体領域も同様に一方の主面から他方の主面に向かうにつれて不純物濃度が徐々に低下する不純物プロファイルを有する。
【０００９】
したがって、Ｎ＋型半導体領域の不純物濃度が相対的に高い領域とＰ＋型半導体領域の不純物濃度が相対的に高い領域とが互いに対向し、Ｎ＋型半導体領域の不純物濃度が相対的に低い領域とＰ＋型半導体領域の不純物濃度が相対的に低い領域とが互いに対向することになる。ＰＮ接合を逆方向バイアスする電圧を印加した際、ＰＮ接合から空乏層が生じるが、空乏層はＰ＋型半導体領域とＮ＋型半導体領域との不純物濃度の高さによって、異なる幅を持って広がる。つまり、Ｐ型半導体領域の不純物濃度が高い領域とＮ型半導体領域の不純物濃度が高い領域との間では空乏層の広がりは小さくなり、逆にＰ型半導体領域の不純物濃度が低い領域とＮ型半導体領域の不純物濃度が低い領域との間では空乏層の広がりが大きくなる。このため、逆バイアス印加時の電界分布は一様にならず、図１１に示すような電界集中点が生じて、半導体基体の耐圧特性は不安定なものとなってしまう。
【００１０】
本発明は、上記実状に鑑みてなされたものであり、安定した高耐圧特性を備える半導体素子を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点に係る半導体素子は、
第１導電型の第１半導体領域と、第２導電型の第２半導体領域及び第３半導体領域と、を有する半導体基体を備え、
前記第１乃至第３の導体領域は、それぞれ、前記半導体基体の一方の主面と他方の主面とに露出しており、
前記第１半導体領域と前記第２半導体領域とは、前記第３半導体領域を挟んで対向して形成されており、
前記第１半導体領域は、前記半導体基体の一方の主面から他方の主面に向かうにつれて不純物濃度が低下する不純物濃度の分布を有し、
前記第２半導体領域は、前記半導体基体の他方の主面から一方の主面に向かうにつれて不純物濃度が低下する不純物濃度の分布を有し、
前記第３半導体領域の不純物濃度は前記第２半導体領域の不純物濃度よりも低い、ことを特徴とする。
【００１２】
前記第１半導体領域は、前記半導体基体の一方の主面から第１導電型不純物を導入して形成されてもよく、
前記第２半導体領域は、前記半導体基体の他方の主面から第２導電型不純物を導入して形成されてもよい。
【００１３】
前記半導体基体は、例えば１００μｍ乃至２５０μｍの厚さを有する。
【００１４】
前記第１半導体領域と前記第３半導体領域との界面はＰＮ接合を形成し、
前記第１導電型半導体領域に接続された第１の電極と、
前記第２導電型半導体領域に接続された第２の電極と、を更に備え、
ダイオードとして機能するものであってよい。
【００１５】
前記第３半導体領域は前記第１半導体領域を取り囲んで形成されてもよく、
前記第２半導体領域は前記第３半導体領域を取り囲んで形成されてもよい。
【００１６】
前記第３半導体領域は前記第２半導体領域を取り囲んで形成されてもよく、
前記第１半導体領域は前記第３半導体領域を取り囲んで形成されてもよい。
【００１７】
前記第１半導体領域と前記第３半導体領域との界面はＰＮ接合を形成し、
前記ＰＮ接合は前記半導体基体の前記一方の主面と前記他方の主面とに露出し、
露出部分は絶縁膜によって被覆されていてもよい。
【００１８】
本発明の第２の観点に係る半導体素子製造方法は、
第１導電型の半導体基体を用意する工程と、
第１導電型の半導体基体の一方の主面から他方の主面に至るまで第１導電型の不純物を導入することにより、前記半導体基体の所定位置に、前記半導体基体よりも不純物濃度が高く、且つ、前記一方の主面近傍で前記他方の主面近傍よりも不純物濃度の高い不純物濃度分布を有する第１導電型の第１の半導体領域を形成する工程と、
前記第１半導体領域形成の前又は後に実行され、前記半導体基体の前記他方の主面から前記一方の主面に至るまで第２導電型の不純物を導入することにより、前記半導体基体の他方の主面近傍で前記一方の主面近傍よりも不純物濃度の高い不純物濃度分布を有する第２導電型の第２の半導体領域を形成する工程と、
を備え、前記半導体基体に、前記第１の半導体領域と前記第２半導体領域とを互いに離間して形成する、ことを特徴とする。
【００１９】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の実施の形態に係る半導体素子について説明する。
【００２０】
本実施の形態に係る半導体素子は、ダイオードであり、図１に示すように、半導体基体１１と絶縁膜１２ａ，１２ｂとアノード電極１３ａ，１３ｂとカソード電極１４ａとを備える。
【００２１】
半導体基体１１は、例えばシリコン結晶基板から形成されており、ドナー濃度の高いＮ型半導体であるＮ＋型半導体領域１５と、Ｎ＋型半導体領域１５よりもドナー濃度の低いＮ型半導体であるＮ−型半導体領域１６と、アクセプタ濃度の高いＰ型半導体領域であるＰ＋型半導体領域１７とが形成されている。
【００２２】
Ｎ＋型半導体領域１５は、図２に平面構造図で示すように半導体基体１１の中央側に形成されており、それを隣接して包囲するようにＮ−型半導体領域１６が環状に形成され、さらにそれを隣接して包囲するようにＰ＋型半導体領域１７が環状に形成されている。なお、図２のＩ−Ｉ線での断面が図１に相当する。
【００２３】
絶縁膜１２ａ，１２ｂは、例えばシリコン酸化膜等から構成されており、半導体基板１１の一方の主面ＳＡ上と他方の主面ＳＢ上との電極以外の部分にそれぞれ形成され、外部から半導体基体１１を絶縁すると共に不純物の進入を防ぐパシベーション膜としても機能する。
【００２４】
アノード電極１３ａ，１３ｂは、半導体基体１１の一方の主面ＳＡ上のＰ＋型半導体領域１７上に形成され、Ｐ＋型半導体領域１７にオーミック接触している。カソード電極１４ａは半導体基体１１の他方の主面ＳＢ上のＮ＋型半導体領域１５上に形成され、Ｎ＋型半導体領域１５にオーミック接触している。
【００２５】
Ｐ＋型半導体領域１７とＮ−型半導体領域１６との界面にはＰＮ接合が形成されており、図２に示すようにＰＮ接合領域１８は半導体基体１１の外周縁に沿って環状に形成されている。
【００２６】
Ｎ＋型半導体領域１５はＮ−型半導体領域１６よりも不純物濃度が高く、且つ、Ｎ＋型半導体領域１５は半導体基体１１の他方の主面ＳＢ側で相対的に不純物濃度が高く、半導体基体１１の一方の主面ＳＡに向かうにつれて不純物濃度が徐々に低下する不純物プロファイルを有する。一方、Ｐ＋型半導体領域１７は半導体基体１１の一方の主面ＳＡ側で相対的に不純物濃度が高く、半導体基体１１の他方の主面ＳＢに向かうにつれて不純物濃度が徐々に低下する不純物プロファイルを有する。また、その不純物濃度は、Ｎ＋型半導体領域１５、Ｐ＋型半導体領域１７ともに、最も不純物濃度の高い側で５×１０１７〜５×１０１９ｃｍ−３程度、最も低い側で１×１０１４〜１×１０１６ｃｍ−３程度である。
【００２７】
それぞれの不純物濃度分布は、図３に示すように連続的にゆるやかに変化する形状を示しても良いし、図４に示すように離散的な変化を示していてもよい。また、図４の不純物濃度分布の場合には、不純物の濃度は最低限２段階に変化すればよい。
【００２８】
Ｎ＋型半導体領域１５とＰ＋型半導体領域１７の厚み（拡散深さ）は、いずれも半導体基体１１の厚みと同一であり、Ｎ＋型半導体領域１５とＰ＋型半導体領域１７の上面と下面は、それぞれ半導体基体１１の一方の主面と他方の主面とに露出している。
【００２９】
上記構成の半導体素子１は、Ｎ＋型半導体領域１５の不純物濃度が相対的に高い領域にＰ＋型半導体領域１７の不純物濃度が相対的に低い領域が対向し、Ｎ＋型半導体領域１５の不純物濃度が相対的に低い領域にＰ＋型半導体領域１７の不純物濃度が相対的に高い領域が対向している。これにより、ＰＮ接合を逆バイアスする電圧を印加した際、半導体基体１１の厚み方向の位置（一方の主面ＳＡからの深さ）の違いによって空乏層の広がり幅が異なったりせず、空乏層は半導体基体１１の主面と平行な方向にほぼ一様に広がる。このため、逆バイアス印加時の電界分布もほぼ一様になり、電界集中点が発生し難い。したがって、半導体素子１は安定した耐圧特性を持つ。
【００３０】
次に、上記構成を有する半導体素子１の製造方法を図５を参照して説明する。
【００３１】
はじめに、平面四角形状のシリコン単結晶基板にＮ型不純物（例えば、リン）を５×１０１３ｃｍ−３程度の濃度にドーピングし、表面を絶縁膜（シリコン酸化膜）１２ａ，１２ｂで被覆して、図５（ａ）に示すようなＮ−型の半導体基体１１を作製する。
【００３２】
次に、半導体基体１１の一方の主面ＳＡのアノード電極形成予定領域の絶縁膜１２ａを選択的にエッチングして図５（ｂ）に示すような位置に窓を形成する。その窓から、Ｐ型不純物（例えば、ボロン）を半導体基体１１に導入し、拡散深さが半導体基体１１の厚みと同一になるまで、即ち、Ｐ＋型半導体領域１７の下面が半導体基体１１の他方の主面ＳＢに露出する深さまで拡散する。
【００３３】
次に、半導体基体１１の一方の主面ＳＡ上に真空蒸着等の技術を用いて、例えば、アルミニウム膜を形成する。次に、これをパターニングして、絶縁膜１２ａの窓を介してＰ＋型半導体領域１７に接続されたアノード電極１３ａ，１３ｂを形成する。
【００３４】
半導体基体１１の他方の主面ＳＢの中央部をカソード電極形成予定領域とし、絶縁膜１２ｂを選択的にエッチングして図５（ｃ）に示すように、カソード電極形成予定位置に窓をあける。その窓から、Ｎ型不純物（例えば、リン）を半導体基体１１内に導入し、拡散深さが半導体基体１１の厚みと同一になるまで、即ち、Ｎ＋型半導体領域１５の下面が半導体基体１１の一方の主面ＳＡに露出する深さまで拡散する。最後に、図５（ｄ）のように半導体基体１１の他方の主面ＳＢ上の窓を開けた場所（カソード電極形成領域）に、真空蒸着等の技術を用いてカソード電極１４ａを形成する。
【００３５】
上記の製造方法によれば、メサ構造ダイオードやプレーナ構造ダイオードとは異なり、半導体基体１１の厚み方向に単層の構造であるため、半導体基体１１の厚さを比較的薄く抑えることができ、放熱性のよい半導体素子１を得ることができる。その際、半導体基体１１の厚み、換言すればＮ＋型半導体領域１５とＰ＋型半導体領域１７の厚み（拡散深さ）は、１００μｍ〜２５０μｍに設定するのが望ましい。１００μｍよりも薄くなると、半導体基体１１の厚み方向における不純物濃度の差があまり生じない。このため、Ｎ＋型半導体領域１５の一方の主面ＳＡ側と他方の主面ＳＢ側とで、ともに不純物濃度が高くなり、同様にＰ＋型半導体領域１７の一方の主面ＳＡ側と他方の主面ＳＢ側とで、ともに不純物濃度が高くなる。したがって、Ｐ型不純物の不純物濃度の高い領域とＮ型不純物の不純物濃度の高い領域とが互いに対向することになり、空乏層の幅はほとんど広がらない。一方、半導体基体１１の厚みが２５０μｍよりも大きくなると、放熱効果が十分に発揮できなくなる。
【００３６】
上記の製造方法によれば、Ｎ＋型半導体領域１５の不純物濃度が相対的に高い領域にＰ＋型半導体領域１７の不純物濃度が相対的に低い領域が対向し、Ｎ＋型半導体領域１５の不純物濃度が相対的に低い領域にＰ＋型半導体領域１７の不純物濃度が相対的に高い領域が対向する。このため、Ｎ−型半導体領域１６とＰ＋型半導体領域１７との界面に形成されるＰＮ接合を逆方向バイアスする電圧を印加した際、このＰＮ接合から生じる空乏層の幅の広がりがムラを持たず、半導体基体１１の一方の主面ＳＡと平行な方向にほぼ一様に広がる。この結果、電界集中点が発生しづらく、逆バイアス印加時の電界分布も空乏層同様、一様な広がりを見せる。また、半導体基体１１は絶縁膜１２ａ、１２ｂにより被覆されており、外部から進入した不純物が再結合中心となって起こる、表面付近でのキャリアの再結合を防止することができる。以上により、高耐圧化が安定して図れる。
【００３７】
さらに、上記の製造方法によればＮ＋型半導体領域１５とＰ＋型半導体領域１７とで不純物濃度の高い領域と低い領域とが互いに対向するため、順方向電圧を印加した際に流れる電流が、半導体基体１１の一方の主面ＳＡからの距離（深さ）によらずほぼ一定となる。また、Ｎ＋型半導体領域１５とＰ＋型半導体領域１７との深さが半導体基体１１の厚みと同一であることから、半導体基体１１全体にわたってほぼ一様な電流を流せるため、大きな電流容量を得ることができる。
【００３８】
なお、この発明は上記実施の形態に限定されず、種々の変形及び応用が可能である。
【００３９】
上記実施の形態では、半導体基体１１の中央側にＮ＋型半導体領域１５を形成し、これをＮ−型半導体領域１６とＰ＋型半導体領域１７とが順次包囲する構造とした。しかし、図６に示すように、半導体基体の中央側にＰ＋型半導体領域１７を形成し、これをＰ−型半導体領域１９とＮ＋型半導体領域１５とが順次包囲する構造としてもよい。
【００４０】
また、半導体基体の中央側にＮ＋型半導体領域１５を形成し、これをＰ−型半導体領域１９とＰ＋型半導体領域１７とが順次包囲する図７のような構造や、半導体基体の中央側にＰ＋型半導体領域１７を形成し、これをＮ−型半導体領域１６とＮ＋型半導体領域１５とが順次包囲する図８のような構造にすることもできる。この場合、ＰＮ接合の周辺長を長くして電流容量を増大できるように、ＰＮ接合領域１８を図９に示すような櫛歯状、或いは図１０に示すような凹凸形状に形成するとよい。勿論、本実施の形態に係る半導体素子においても、ＰＮ接合領域１８を櫛歯状或いは凹凸状に形成してもよい。なお、ＰＮ接合領域１８を櫛歯状、或いは凹凸状に形成するときは、電界集中が生じ難いように角部に曲率を設けることが望ましい。
【００４１】
また、上記実施の形態では熱拡散法を用いて不純物を導入し、Ｎ＋型半導体領域１５とＰ＋型半導体領域１７とを形成したが、イオン注入によって不純物を導入して形成してもよい。
【００４２】
また、上記実施の形態では半導体基体１１をシリコンから形成されるとしたが、これに限られず、例えばガリウムヒ素やシリコンカーバイドなどから形成されてもよい。
【００４３】
【発明の効果】
以上説明したように本発明によれば、電流容量が大きく耐圧特性が安定した、高耐圧の半導体素子を得ることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体素子の模式的な断面図である。
【図２】本発明の実施の形態に係る半導体基体の平面構造を表す図である。
【図３】本発明の実施の形態に係る半導体基体のＮ＋型半導体領域とＰ＋型半導体領域との、一方の主面からの深さに対する不純物濃度の分布がゆるやかな変化を示す場合の濃度分布図である。
【図４】本発明の実施の形態に係る半導体基体のＮ＋型半導体領域とＰ＋型半導体領域との、一方の主面からの深さに対する不純物濃度の分布が離散的な変化を示す場合の濃度分布図である。
【図５】本発明の実施の形態に係る半導体素子の製造工程を説明するための図である。
【図６】本発明の実施の形態の変形例として、Ｐ＋型半導体領域をＰ−型半導体領域とＮ＋型半導体領域が包囲する構造を持つ半導体基体の平面構造を表す図である。
【図７】本発明の実施の形態の変形例として、Ｎ＋型半導体領域をＰ−型半導体領域とＰ＋型半導体領域が包囲する構造を持つ半導体基体の平面構造を表す図である。
【図８】本発明の実施の形態の変形例として、Ｐ＋型半導体領域をＮ−型半導体領域とＮ＋型半導体領域が包囲する構造を持つ半導体基体の平面構造を表す図である。
【図９】Ｐ＋型半導体領域をＮ−型半導体領域とＮ＋型半導体領域が包囲し、ＰＮ接合が櫛歯状に形成された半導体基体の平面構造を表す図である。
【図１０】Ｐ＋型半導体領域をＮ−型半導体領域とＮ＋型半導体領域が包囲し、ＰＮ接合が凹凸状に形成された半導体基体の平面構造を表す図である。
【図１１】Ｎ＋型半導体領域とＰ＋型半導体領域とを同一主面から形成した際に起こる電界集中を説明するための図である。
【符号の説明】
１１  半導体基体
１２ａ，１２ｂ  絶縁膜
１３ａ，１３ｂ  アノード電極
１４ａ，１４ｂ  カソード電極
１５  Ｎ＋型半導体領域
１６  Ｎ−型半導体領域
１７  Ｐ＋型半導体領域
１８  ＰＮ接合領域
１９  Ｐ−型半導体領域
【図１】
2004342689.tif 000003
【図２】
2004342689.tif 000004
【図３】
2004342689.tif 000005
【図４】
2004342689.tif 000006
【図５】
2004342689.tif 000007
【図６】
2004342689.tif 000008
【図７】
2004342689.tif 000009
【図８】
2004342689.tif 000010
【図９】
2004342689.tif 000011
【図１０】
2004342689.tif 000012
【図１１】
2004342689.tif 000013