(57)【要約】【課題】波形データを記憶するＳＤＲＡＭを用いつつ、高速に波形の切替が行える任意波形発生装置を実現することを目的にする。【解決手段】本発明は、複数種類の波形データを記憶するＳＤＲＡＭと、このＳＤＲＡＭが記憶する波形データの先頭部分のデータを記憶する第１のＳＲＡＭと、ＳＤＲＡＭまたは第１のＳＲＡＭの波形データを入力し、一時保持し、出力する第２のＳＲＡＭと、を有し、波形切替時に、第１のＳＲＡＭに切り替えて、先頭部分の波形データを第２のＳＲＡＭに与えた後、ＳＤＲＡＭに切り替えて、波形データを第２のＳＲＡＭに与えることを特徴とするものである。【選択図】　　　　図１
2004086677.tif 000002
【特許請求の範囲】
【請求項１】
複数種類の波形データを記憶するＳＤＲＡＭと、
このＳＤＲＡＭが記憶する波形データの先頭部分のデータを記憶する第１のＳＲＡＭと、
前記ＳＤＲＡＭまたは第１のＳＲＡＭの波形データを入力し、一時保持し、出力する第２のＳＲＡＭと、
を有し、波形切替時に、第１のＳＲＡＭに切り替えて、先頭部分の波形データを第２のＳＲＡＭに与えた後、ＳＤＲＡＭに切り替えて、波形データを第２のＳＲＡＭに与えることを特徴とする任意波形発生装置。
【請求項２】
第２のＳＲＡＭはデュアルポートであることを特徴とする請求項１記載の任意波形発生装置。
【請求項３】
第２のＳＲＡＭの波形データを波形信号に変換するＤ／Ａ変換器を設けたことを特徴とする請求項１または２記載の任意波形発生装置。
【請求項４】
ＳＤＲＡＭと第１のＳＲＡＭとを切り替えて、波形データを第２のＳＲＡＭに与える切替部を設けたことを特徴とする請求項１〜３のいずれかに記載の任意波形発生装置。
【請求項５】
ＳＤＲＡＭと第１のＳＲＡＭとが接続され、第２のＳＲＡＭの入力ポートに接続されるバスを設けたことを特徴とする請求項１〜３のいずれかに記載の任意波形発生装置。
【請求項６】
ＩＣテスタに用いたことを特徴とする請求項１〜５のいずれかに記載の任意波形発生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、任意波形を出力する任意波形発生装置に関し、高速に波形の切替を行える任意波形発生装置に関するものである。
【０００２】
【従来の技術】
任意波形発生装置は、メモリに波形データを格納し、メモリに格納された波形データをＤ／Ａ変換器により変換して出力している。近年、ＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ−Ｃｏｄｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅ　Ａｃｃｅｓｓ）通信器の試験に用いられる任意波形発生装置は、一般的な波形データの数ｋワードに比較し、１Ｍワード以上の長大な波形データが必要とされるため、メモリにＳＲＡＭ（Ｓｔａｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）を用いると高価になってしまうが、安価なＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ　Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）を用いると速度が遅くなる。そこで、ＳＤＲＡＭに波形データを格納し、ＳＲＡＭを介して、Ｄ／Ａ変換器から出力することにより、高速化を図っている。このような装置は例えば特開２００２−１４０１２９号公報等に記載されている。以下図４を用いて説明する。
【０００３】
図４において、ＳＤＲＡＭ１は複数種類の波形データを記憶する。ＳＲＡＭ２は、デュアルポート（同時に任意のアドレスを読み書き可能）で、ＳＤＲＡＭ１の波形データを一時保持する。Ｄ／Ａ変換器３は、ＳＲＡＭ２からの波形データを波形信号（アナログ信号）に変換し、出力する。制御部４は、ＳＤＲＡＭ１、ＳＲＡＭ２、Ｄ／Ａ変換器３を制御する。
【０００４】
このような装置の動作を以下に説明する。図５は図４に示す装置の動作を示したタイミングチャートである。
【０００５】
制御部４は、読出制御信号ａをＳＤＲＡＭ１に与え、ＳＤＲＡＭ１は波形データｂを出力する。また、制御部４は、ＳＲＡＭ２に読み出しクロックを与え、波形データｃを出力させる。そして、制御部４は、ＤＡＣストローブｄをＤ／Ａ変換器３に与え、Ｄ／Ａ変換器３は波形データｃを波形信号ｅとして出力する。
【０００６】
ＳＤＲＡＭ１のリフレッシュ動作、ページ切替動作等の不連続領域となり、ＳＤＲＡＭ１の波形データｂは変化しない。しかし、ＳＲＡＭ２にはすでに波形データを保持しているので、制御部４により継続的にＳＲＡＭ２から波形データｃを出力する。そして、制御部４は、ＤＡＣストローブｄをＤ／Ａ変換器３に与え、Ｄ／Ａ変換器３は、制御部４からのＤＡＣストローブｄにより、波形データｃを波形信号ｅとして出力する。
【０００７】
【発明が解決しようとする課題】
このような装置を被試験対象（以下ＤＵＴと略す）、例えばＩＣ，ＬＳＩ等を試験するＩＣテスタに用いた場合、ＤＵＴのばらつき等により、ＤＵＴに与える波形の長さが異なり、素早く次の波形をＤＵＴに与え、次の試験項目を行いたい場合がある。例えば、ＤＵＴがフェーズ・ロック・ループ回路の場合、ＤＵＴのばらつきにより位相を帰還させて特定の周波数を得るまでの時間（ロックアップタイム）がまちまちである。従って、ＤＵＴによって短い時間でロックできるものやロックに時間がかかるものがある。つまり、短い時間でロックできるものは、次の試験項目に素早く移行するために、ＤＵＴに与える波形を途中でやめて、次の波形を与えて、試験時間の短縮を図っている。
【０００８】
しかし、図６に示されるように、波形切替時、ＳＤＲＡＭ１が不連続領域の場合、制御部４が、外部装置からイベント信号を入力すると、波形切替をＳＤＲＡＭ１に指示するが、ＳＤＲＡＭ１が不連続領域なので、波形を切り替えることができない。
【０００９】
そこで、本発明の目的は、波形データを記憶するＳＤＲＡＭを用いつつ、高速に波形の切替が行える任意波形発生装置を実現することにある。
【００１０】
【課題を解決するための手段】
請求項１記載の発明は、
複数種類の波形データを記憶するＳＤＲＡＭと、
このＳＤＲＡＭが記憶する波形データの先頭部分のデータを記憶する第１のＳＲＡＭと、
前記ＳＤＲＡＭまたは第１のＳＲＡＭの波形データを入力し、一時保持し、出力する第２のＳＲＡＭと、
を有し、波形切替時に、第１のＳＲＡＭに切り替えて、先頭部分の波形データを第２のＳＲＡＭに与えた後、ＳＤＲＡＭに切り替えて、波形データを第２のＳＲＡＭに与えることを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明において、
第２のＳＲＡＭはデュアルポートであることを特徴とするものである。
請求項３記載の発明は、請求項１または２記載の発明において、
第２のＳＲＡＭの波形データを波形信号に変換するＤ／Ａ変換器を設けたことを特徴とするものである。
請求項４記載の発明は、請求項１〜３のいずれかに記載の発明において、
ＳＤＲＡＭと第１のＳＲＡＭとを切り替えて、波形データを第２のＳＲＡＭに与える切替部を設けたことを特徴とするものである。
請求項５記載の発明は、請求項１〜３のいずれかに記載の発明において、
ＳＤＲＡＭと第１のＳＲＡＭとが接続され、第２のＳＲＡＭの入力ポートに接続されるバスを設けたことを特徴とするものである。
請求項６記載の発明は、請求項１〜５のいずれかに記載の発明において、
ＩＣテスタに用いたことを特徴とするものである。
【００１１】
【発明の実施の形態】
以下図面を用いて本発明の実施の形態を説明する。図１は本発明の一実施例を示した構成図である。
【００１２】
図１において、ＳＤＲＡＭ５は、複数種類の波形データを記憶する。第１のＳＲＡＭ６は、ＳＤＲＡＭ５が記憶する波形データの先頭部分のデータを記憶する。ここで、先頭部分のデータは、ＳＤＲＡＭ５が休止時間から動作状態に戻り、正常にデータを出力できるようになるまでの間に出力される波形データを少なくとも用意する。
【００１３】
切替部７は、ＳＤＲＡＭ５と第１のＳＲＡＭ６とを切り替える。第２のＳＲＡＭ８は、デュアルポートで、切替部７の出力を入力し、一時保持し、出力する。Ｄ／Ａ変換器９は、第２のＳＲＡＭ８の波形データを波形信号（アナログ信号）に変換する。制御部１０は、第２のＳＲＡＭ８、Ｄ／Ａ変換器９を制御し、イベント信号入力による波形切替時に、切替部７を第１のＳＲＡＭ６に切り替えて、先頭部分の波形データを第２のＳＲＡＭ８に与えた後、切替部７をＳＤＲＡＭ５に切り替えて、波形データを第２のＳＲＡＭ８に与える。
【００１４】
このような装置の動作を以下で説明する。図２は図１に示す装置の動作を示したタイミングチャートである。
【００１５】
制御部１０は、切替部７をＳＤＲＡＭ５に切り替えて、ＳＤＲＡＭ５にＳＤＲＭ読出制御信号ａを与える。これにより、ＳＤＲＡＭ５は、波形データｂを出力し、切替部７を介して、ＳＲＡＭ８に入力する。また、制御部１０は、ＳＲＡＭ８に読み出しクロックを与え、波形データｅを出力させる。そして、制御部１０は、ＤＡＣストローブｆをＤ／Ａ変換器９に与え、Ｄ／Ａ変換器９は波形データｅをアナログ信号に変換し、出力する。
【００１６】
このような動作を繰返し、外部装置からイベント信号が制御部１０に入力されると、制御部１０は、切替部７をＳＲＡＭ６に切り替え、ＳＲＡＭ６にＳＲＡＭ読出信号ｃを与える。これにより、ＳＲＡＭ６は、波形データｄを出力し、切替部７を介して、ＳＲＡＭ８に入力する。この結果、波形切替の波形データの先頭部分が、ＳＲＡＭ８に入力されたので、制御部１０は、切替部７をＳＤＲＡＭ５に切り替えて、ＳＤＲＡＭ５にＳＤＲＭ読出制御信号ａを与える。これにより、ＳＤＲＡＭ５は、波形データｂを出力し、切替部７を介して、ＳＲＡＭ８に入力する。
【００１７】
また、制御部１０は、ＳＲＡＭ８に読出クロックを与え、波形データｅを出力させる。そして、制御部１０は、ＤＡＣストローブｆをＤ／Ａ変換器９に与え、Ｄ／Ａ変換器９は波形データｅをアナログ信号に変換し、出力する。
【００１８】
このように、波形切替時に、制御部１０が、第１のＳＲＡＭ６に切り替えて、先頭部分の波形データを第２のＳＲＡＭ８に与えた後、ＳＤＲＡＭ５に切り替えて、波形データを第２のＳＲＡＭ８に与えるので、ＳＤＲＡＭ５が不連続の領域でも、待ち時間がなく、高速に波形切替を行うことができる。
【００１９】
また、第１のＳＲＡＭ６は、ＳＤＲＡＭ５の波形データの先頭部分だけ記憶すればよいので、高価なＳＲＡＭの容量は少なくてよく、安価にできる。
【００２０】
そして、ＩＣテスタに用いた場合、波形を高速に切り替えられるので、被試験対象の試験を高速に行うことができる。
【００２１】
次に、第２の実施例を図３に示し説明する。ここで、図１と同一のものは同一符号を付し説明を省略する。図３において、ＳＤＲＡＭ１１は、ＳＤＲＡＭ５の代わりに設けられ、出力の許可または禁止により制御され、複数種類の波形データを記憶する。第１のＳＲＡＭ１２は、ＳＲＡＭ６の代わりに設けられ、出力の許可または禁止により制御され、ＳＤＲＡＭ１１が記憶する波形データの先頭部分のデータを記憶する。制御部１３は、制御部１０の代わりに設けられ、第２のＳＲＡＭ８、Ｄ／Ａ変換器９を制御し、イベント信号入力による波形切替時に、第１のＳＲＡＭ１２に切り替えて、先頭部分の波形データを第２のＳＲＡＭ８に与えた後、ＳＤＲＡＭ１１に切り替えて、波形データを第２のＳＲＡＭ８に与える。バスＢは、ＳＤＲＡＭ１１、ＳＲＡＭ１２の出力に接続し、ＳＲＡＭ８の入力に接続する。
【００２２】
このような装置の動作は、制御部１３が、波形切替時に、ＳＤＲＡＭ１１、ＳＲＡＭ１２に対して、出力の許可、禁止の信号を与えて、ＳＤＲＡＭ１１、ＳＲＡＭ１２を切り替え、バスＢを介して、波形データがＳＲＡＭ８に入力されること以外、図１に示す装置と同じなので、説明を省略する。
【００２３】
なお、本発明はこれに限定されるものではなく、制御部１０，１３がイベント信号により波形を切り替える構成を示したが、制御部１０，１３が自身の制御により切り替えを行う構成でもよい。
【００２４】
【発明の効果】
本発明によれば、波形切替時に、第１のＳＲＡＭに切り替えて、先頭部分の波形データを第２のＳＲＡＭに与えた後、ＳＤＲＡＭに切り替えて、波形データを第２のＳＲＡＭに与えるので、ＳＤＲＡＭが不連続の領域でも、待ち時間がなく、高速に波形切替を行うことができる。
【００２５】
また、第１のＳＲＡＭは、ＳＤＲＡＭの波形データの先頭部分だけ記憶すればよいので、高価なＳＲＡＭの容量は少なくてよく、安価にできる。
【００２６】
請求項６によれば、ＩＣテスタに用いた場合、波形を高速に切り替えられるので、被試験対象の試験を高速に行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示した構成図である。
【図２】図１に示す装置の動作を示したタイミングチャートである。
【図３】本発明の第２の実施例を示した構成図である。
【図４】従来の任意波形発生装置の構成を示した図である。
【図５】図４に示す装置の動作を示したタイミングチャートである。
【図６】図４に示す装置の動作を示したタイミングチャートである。
【符号の説明】
５，１１　ＳＤＲＡＭ
６，１２　第１のＳＲＡＭ
７　切替部
８　第２のＳＲＡＭ
９　Ｄ／Ａ変換器
１０，１３　制御部
【図１】
2004086677.tif 000003
【図２】
2004086677.tif 000004
【図３】
2004086677.tif 000005
【図４】
2004086677.tif 000006
【図５】
2004086677.tif 000007
【図６】
2004086677.tif 000008