(57)【要約】【課題】接続関係情報を有さないデータベースを使用可能にすることによって迅速なレイアウト変更処理を可能にすること。【解決手段】入力装置１０１から変更処理対象の図形データの指定及び前記図形データの変更処理内容を入力すると、ＣＰＵ１０２は、入力装置１０２によって指定された図形データの変更内容に基づいて検索範囲を決定し、変更処理する図形データに関連付けられた座標情報に基づいて変更処理対象の各図形データが同電位か否かを判断して、デザインルール記憶部に予め記憶されたデザインルールを満足するように、変更処理対象の各図形データのレイアウトを変更する。【選択図】    図１
2004234450.tif 000002
【特許請求の範囲】
【請求項１】
変更処理対象の図形データの指定及び前記図形データの変更処理内容を入力する入力手段と、座標情報を有する図形データ及びデザインルールを記憶する記憶手段と、前記記憶手段に記憶した図形データの中の変更処理対象の図形データの座標情報に基づいて前記変更処理対象の図形データが同電位か否かを認識し、前記記憶手段に記憶したデザインルールを満足するように前記変更対象の図形データのレイアウトを変更するレイアウト変更手段を備えて成ることを特徴とする半導体集積回路のレイアウト変更処理装置。
【請求項２】
前記レイアウト変更手段は、前記変更対象の図形データの中の同電位の図形データを、相互に重なり関係を維持した状態でレイアウトを変更することを特徴とする請求項１記載の半導体集積回路のレイアウト変更処理装置。
【請求項３】
前記レイアウト変更手段は、前記変更対象の中の異電位の図形データを、前記デザインルールを満足するように相互に所定距離だけ離間した状態でレイアウトを変更することを特徴とする請求項１又は２記載の半導体集積回路のレイアウト変更処理装置。
【請求項４】
前記入力手段から入力された変更内容に基づいて前記図形データのレイアウト変更範囲を決定する変更範囲決定手段を有し、前記レイアウト変更手段は、前記変更範囲決定手段で決定した範囲内の図形データを前記変更対象の図形データとしてレイアウト変更処理を行うことを特徴とする請求項１乃至３のいずれか一に記載の半導体集積回路のレイアウト変更処理装置。
【請求項５】
少なくとも変更対象の図形データのレイアウトを表示する表示手段を有し、
前記入力手段は、前記変更内容の入力として、前記表示手段に表示された図形データを移動させることにより、変更対象の図形データの特定及び該図形データの変更後の位置の特定を行い、
前記変更範囲決定手段は、前記変更対象の図形データの変更前後の位置に基づいて前記レイアウト変更範囲を決定することを特徴とする請求項４記載の半導体集積回路のレイアウト変更処理装置。
【請求項６】
前記レイアウト変更手段は、前記記憶手段に記憶した図形データのうち、相互に重なる座標領域を有する第１、第２の図形データを１つの電位島に関連付けると共に、前記第１、第２の図形データのいずれかと重なる座標領域を有する第３の図形データと前記電位島とを前記電位島よりも上位の電位島に関連付けることにより、上位に位置する電位島が共通する図形データを同電位の図形データとして認識することを特徴とする請求項１乃至５のいずれか一に記載の半導体集積回路のレイアウト変更処理装置。
【請求項７】
経路変更後の図形データを入力する経路変更指定手段と、
前記経路変更後の図形データを生成すると共に、前記経路変更後の図形データと同電位でループを形成する経路変更前の図形データを削除することにより、前記経路変更前の図形データを前記経路変更後の図形データに変更処理する経路変更処理手段を備えて成ることを特徴とする請求項１乃至６のいずれか一に記載の半導体集積回路のレイアウト変更処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路における図形データのレイアウト変更処理を行う半導体集積回路のレイアウト変更処理装置に関する。
【０００２】
【従来の技術】
従来から、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等の半導体集積回路の図形データのレイアウトを変更するために、半導体集積回路のレイアウト変更処理装置が利用されている。
半導体集積回路のレイアウト変更処理装置においては、一の図形データのレイアウトを変更した場合、前記図形データのレイアウト変更処理に追従して前記図形データに連結された図形データのレイアウト変更処理（前記図形データが配線パターンの場合には配線追従と称する。）を行う必要がある。
従来、半導体集積回路のレイアウト変更処理装置において、前記配線追従処理等の電位を認識することによってレイアウト変更処理を行う場合には、ネット情報を必要としている。
【０００３】
従来からの半導体集積回路のレイアウト変更処理装置においては、先ず、丸、多角形、所定幅を有するライン等の図形形状やこれらの配置の情報である図形データ（ポリゴンデータ）を、レイアウト変更処理装置に適したフォーマットで読み込んだ後、該図形データ及び抽出プログラム用制御ファイル（コンタクトはどの図形なのか、配線はどの層に属するのか、あるいは、ゲートや拡散部分はどこに位置するのか等を表す情報のファイル）を用いて、例えば、非特許文献１に記載されたアルゴリズムを用いた抽出プログラムにより素子の抽出やネットリストの構築を行うことによって、接続関係情報（ネット）を有するレイアウトデータをデータベースとして生成する。次に、前記ネットを有するレイアウトデータ及び所定のデザインルールを使用して、電位認識による配線変更処理を行う。これにより、等電位の配線の接続関係を保持した状態で、レイアウト変更処理を行うことが可能になる。
【０００４】
【非特許文献１】
シラス・バムジ（Ｃｙｒｕｓ  Ｂａｍｊｉ）及びラビ・バラダジャン（Ｒａｖｉ  Ｖａｒａｄａｒａｊａｎ）著「リーフセル及びヒエラルカルコンパクション技術（ＬＥＡＦ  ＣＥＬＬ  ＡＮＤ  ＨＩＥＲＡＲＣＨＩＣＡＬ  ＣＯＭＰＡＣＴＩＯＮ  ＴＥＣＨＮＩＱＵＥＳ）」クルワーアカデミック（ＫＬＵＷＥＲ  ＡＣＡＤＥＭＩＣ）出版、発行年１９９７、ｐ１３−３０
【０００５】
【発明が解決しようとする課題】
しかしながら、前記従来のレイアウト変更処理装置においては、図形データからネットリストを有するレイアウトデータに変換しており、ネットリストを有する分、データベースが大きくなってしまうという問題がある。したがって、レイアウト変更処理に長時間を要するという問題がある。また、前記抽出プログラム用制御ファイルを用意する必要があるため、処理に時間がかかってしまうという問題がある。
【０００６】
本発明は、接続関係情報を有さないデータベースを使用可能にすることによって迅速なレイアウト変更処理を可能にすることを課題としている。
【０００７】
【課題を解決するための手段】
本発明によれば、変更処理対象の図形データの指定及び前記図形データの変更処理内容を入力する入力手段と、座標情報を有する図形データ及びデザインルールを記憶する記憶手段と、前記記憶手段に記憶した図形データの中の変更処理対象の図形データの座標情報に基づいて前記変更処理対象の図形データが同電位か否かを認識し、前記記憶手段に記憶したデザインルールを満足するように前記変更対象の図形データのレイアウトを変更するレイアウト変更手段を備えて成ることを特徴とする半導体集積回路のレイアウト変更処理装置が提供される。入力手段は、変更処理対象の図形データの指定及び前記図形データの変更処理内容を入力する。レイアウト変更手段は、記憶手段に記憶した図形データの中の変更処理対象の図形データの座標情報に基づいて変更処理対象の図形データが同電位か否かを認識し、前記記憶手段に記憶したデザインルールを満足するように前記変更対象の図形データのレイアウトを変更する。
【０００８】
ここで、前記レイアウト変更手段は、前記変更対象の図形データの中の同電位の図形データを、相互に重なり関係を維持した状態でレイアウトを変更するように構成してもよい。
また、前記レイアウト変更手段は、前記変更対象の中の異電位の図形データを、前記デザインルールを満足するように相互に所定距離だけ離間した状態でレイアウトを変更するように構成してもよい。
【０００９】
また、前記入力手段から入力された変更内容に基づいて前記図形データのレイアウト変更範囲を決定する変更範囲決定手段を有し、前記レイアウト変更手段は、前記変更範囲決定手段で決定した範囲内の図形データを前記変更対象の図形データとしてレイアウト変更処理を行うように構成してもよい。
また、少なくとも変更対象の図形データのレイアウトを表示する表示手段を有し、前記入力手段は、前記変更内容の入力として、前記表示手段に表示された図形データを移動させることにより、変更対象の図形データの特定及び該図形データの変更後の位置の特定を行い、前記変更範囲決定手段は、前記変更対象の図形データの変更前後の位置に基づいて前記レイアウト変更範囲を決定するように構成してもよい。
【００１０】
また、前記レイアウト変更手段は、前記記憶手段に記憶した図形データのうち、相互に重なる座標領域を有する第１、第２の図形データを１つの電位島に関連付けると共に、前記第１、第２の図形データのいずれかと重なる座標領域を有する第３の図形データと前記電位島とを前記電位島よりも上位の電位島に関連付けることにより、上位に位置する電位島が共通する図形データを同電位の図形データとして認識するように構成してもよい。
また、経路変更後の図形データを入力する経路変更指定手段と、前記経路変更後の図形データを生成すると共に、前記経路変更後の図形データと同電位でループを形成する経路変更前の図形データを削除することにより、前記経路変更前の図形データを前記経路変更後の図形データに変更処理する経路変更処理手段を備えて成るように構成してもよい。
【００１１】
【発明の実施の形態】
図１は、本発明の実施の形態に係る半導体集積回路のレイアウト変更処理装置のブロック図である。
図１において、半導体集積回路のレイアウト変更処理装置は、キーボードやマウス等によって構成された入力装置１０１、レイアウト変更手段、中央処理装置（ＣＰＵ）１０２、表示手段を構成する表示装置１０３、ランダムアクセスメモリ（ＲＡＭ）や読出専用メモリ（ＲＯＭ）によって構成されたメモリ１０４、磁気ディスク１０５を備えている。尚、入力装置１０１は入力手段及び経路変更指定手段を構成し、ＣＰＵ１０２はレイアウト変更手段、変更範囲決定手段及び経路変更処理手段を構成し、メモリ１０４及び磁気ディスク１０５は記憶手段を構成している。
【００１２】
磁気ディスク１０５は、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等の半導体集積回路の設計に必要な設計情報を記憶する設計情報記憶手段を構成する設計情報記憶部１０６、ＣＰＵ１０２が実行するプログラムを記憶するプログラム記憶手段を構成するプログラム記憶部１０７、半導体集積回路のレイアウトデータ等のデータを記憶するデータ記憶手段を構成するデータ記憶部１０８を有している。
【００１３】
設計情報記憶部１０６は、デザインルール記憶手段を構成するデザインルール記憶部１０９、所定位置を原点とする絶対座標値を有し、丸、多角形、所定幅を有するライン等の図形の情報である図形データ（ポリゴンデータ）を記憶する図形データ記憶手段を構成する図形データ記憶部１１０を有している。
図２及び図３は、図１の半導体集積回路のレイアウト変更処理装置の処理を示すフローチャートで、プログラム記憶部１０７に記憶されたレイアウト変更処理用プログラム等のプログラムをメモリ１０４に展開し、該メモリ１０４に記憶されたプログラムをＣＰＵ１０２が実行することにより行われる処理を示している。
【００１４】
以下、本実施の形態に係る半導体集積回路のレイアウト変更処理装置の動作を詳細に説明する。
先ず、入力装置１０１によって、半導体集積回路の図形データ（例えば配線パターン）を指定して移動処理を開始するための移動コマンドを入力すると、ＣＰＵ１０２は、デザインルール記憶部１０９に予め記憶したデザインルールファイルをメモリ１０４に読み込み（ステップＳ２０１）、又、図形データ記憶部１１０に予め記憶した図形データの中の入力装置１０１で指定した図形データをメモリ１０４に読み込む（ステップＳ２０２）。
次に、入力装置１０１で前記図形データを移動させたい位置まで移動させることによって前記図形データの移動先を指定すると（ステップＳ２０３）、ＣＰＵ１０２は、前記図形データの移動前後の位置から検索領域を設定する（ステップＳ２０４）。
【００１５】
図４は、前記検索領域の設定処理を説明する図である。図４において、変更前の図形データ４０２を移動先である図形データ４０３の位置に移動する場合の検索領域４０１は、図形データ４０２が移動した面積に相当する移動領域（図形データ４０２から図形データ４０３に至る領域）４０４に、前記デザインルールファイルに設けられたスペーシングルール（図形データ間に設けるべき隙間を定めたルール）によって決まる隙間領域４０５を加えた領域である。
尚、図形データ４０２を移動先である図形データ４０３の位置へ移動させる際の指定は、例えば、入力装置１０１で図形データ４０２を摘み、この状態で図形データ４０２を図形データ４０３の位置まで移動させ、この位置で入力装置１０１のクリックを解除することによって移動先である図形データ４０３の位置に配置することによって行うことができる。
【００１６】
次に、ＣＰＵ１０２は、検索領域４０１内にある図形データを図形データ記憶部１１０からメモリ１０４に読み込んで（ステップＳ２０５）、読み込んだ各図形データが重なり関係を有するか否か、即ち、重なり部分を有するか否かの情報を抽出し（ステップＳ２０６）、後述するようにして、各図形データの重なり関係を表すデータ構造を作成する。
図５は、各図形データの重なり関係の有無を表すデータ構造の例を示している。図５では、各図形データＷ１〜Ｗ４が配線パターンの例であり、各図形データＷ１〜Ｗ４が重なり関係を有するか否かを表すために「電位島」という概念を使用している。同一の電位島にポインタを有する図形データは重なり関係を有しており、従って、同一の電位島にポインタを有する図形データは同一の電位を有していることになる。尚、各図形データＷ１〜Ｗ４が重なり関係を有するか否かを判断する際の具体的な処理は、ＣＰＵ１０２が各図形データＷ１〜Ｗ４に関連付けられた座標情報に基づいて行う。
【００１７】
これを詳細に説明すると、図５（ａ）に示すように、図形データＷ１は図形データＷ２に重なっており（即ち、図形データＷ１と図形データＷ２は電気的に接続されており）、図形データＷ２は配線パターンの図形データＷ３にも重なっており（即ち、図形データＷ２と図形データＷ３は電気的に接続されており）又、図形データＷ３は配線パターンの図形データＷ４にも重なっている（即ち、図形データＷ３と図形データＷ４は電気的に接続されている）。
各図形データＷ１〜Ｗ４が図５（ａ）のような重なり（接続）関係にある場合、各図形データＷ１〜Ｗ４の重なり（接続）関係は電位島を用いて同図（ｂ）のように表すことができる。即ち、図５（ｂ）において、図形データＷ１と図形データＷ２が重なり関係にあることを、図形データＷ１及び図形データＷ２の双方が電位島１を指すポインタ（同図（ｂ）の矢印）を有していることによって表している。これにより、図形データＷ１及び図形データＷ２が同電位にあることを示している。
【００１８】
また、電位島１にポインタを有する図形データＷ２が図形データＷ３とも重なり関係を有することを、電位島１及び図形データＷ３の双方が電位島２を指すポインタを有していることによって表している。これにより、図形データＷ２及び図形データＷ３が同電位であることを示している。また、図形データＷ１は電位島１にポインタを有しているため、各図形データＷ１〜Ｗ３は同電位にあることが示されている。
同様に、電位島２にポインタを有する図形データＷ３が図形データＷ４とも重なり関係を有することを、電位島２及び図形データＷ４の双方が電位島３を指すポインタを有していることによって表している。これにより、図形データＷ３及び図形データＷ４が同電位であることを示している。また、電位島１は電位島２にポインタを有しており又、図形データＷ１、Ｗ２は電位島１にポインタを有しているため、各図形データＷ１〜Ｗ４は同電位にあることが示されている。
以上のようにして、ＣＰＵ１０２は、上位に位置する電位島が共通する図形データを同電位の図形データとして認識することができる。
【００１９】
再び図２に戻って処理を説明すると、ＣＰＵ１０２は、ステップＳ２０６において検索領域４０１内の図形データが重なり関係を有しないと判断した場合には、検索領域４０１内の図形データを取得する（図３のステップＳ２１１）。
一方、ＣＰＵ１０２は、ステップＳ２０６において検索領域４０１内の図形データが重なり関係を有すると判断した場合には、電位島を作成する（ステップＳ２０７）。
次に、ＣＰＵ１０２は、既に電位島が存在するか否かを判断し（ステップＳ２０８）、電位島が既に存在すると判断した場合には、既存の電位島の上位に電位島を追加してステップＳ２０６に戻る（ステップＳ２１０）。ＣＰＵ１０２は、ステップＳ２０８において未だ電位島が存在しないと判断した場合には、ルートの電位島（親の電位島）として電位島を追加してステップＳ２０６に戻る（ステップＳ２０９）。
【００２０】
図６は、図５（ａ）の位置関係を有する図形データＷ１〜Ｗ４から、図５（ｂ）の重なり関係を表す電位データ構造を作成する場合の処理を説明する図である。
先ず、ＣＰＵ１０２は、図６（ａ）に示すように、図形データＷ１と図形データＷ２の形状データ及び座標データに基づいて、図形データＷ１と図形データＷ２が重なりを有すると判断し、図形データＷ１と図形データＷ２から電位島１にポインタを設定する。次に、ＣＰＵ１０２は、図６（ｂ）に示すように、図形データＷ２と図形データＷ３の形状データ及び座標データに基づいて、図形データＷ２と図形データＷ３が重なりを有すると判断し、電位島１と図形データＷ３から電位島２にポインタを設定する。次に、ＣＰＵ１０２は、図６（ｃ）に示すように、図形データＷ３と図形データＷ４の形状データ及び座標データに基づいて、図形データＷ３と図形データＷ４が重なりを有すると判断し、電位島２と図形データＷ４から電位島３にポインタを設定する。これにより、最上位の電位島３を共通に有する図形データＷ１〜Ｗ４は、重なり関係を有しており、同一電位を有することが認識できる。
【００２１】
次に、図３において、ＣＰＵ１０２はステップＳ２１１において、検索領域４０１内の図形データを取得するが、図形データが見つからない場合にはステップＳ２１５に移行する。
一方、ＣＰＵ１０２は、ステップＳ２１１において検索領域４０１内の各図形データを検出した場合には、検索領域４０１内の各図形データが同電位か否かを判断し（ステップＳ２１２）、各図形データが同電位か否かに応じて、異なる制約条件を生成する（ステップＳ２１３、Ｓ２１４）。即ち、ＣＰＵ１０２は、ステップＳ２１２において各図形データが同電位と判断した場合には、配線追従の制約を生成してステップＳ２１１に戻り（ステップＳ２１３）、各図形データの電位が異なると判断した場合には、スペーシングルールの制約を生成してステップＳ２１１に戻る（ステップＳ２１４）。
【００２２】
図７は、図形移動を行う際に使用する制約のデータ構造を示す図（制約グラフ）である。図７において、制約グラフは節点（ノード）と制約（エッジ）で構成され、節点が図形データに相当し、制約がスペーシングルール等の設計規則に相当する。制約には、大別すると、図形データ間に所定の離間距離を設けるスペーシングルール等のデザインルール制約と、配線を追従して変更するための制約（配線追従制約）の２種類がある。
スペーシングルールは、電位（電位島）の異なる図形間に適用される。このため、スペーシングルールによる制約を生成するには、先に作成した電位島データをもとに図形データの電位が一致するか否かを判断して、異電位の図形データ間にだけ制約を生成する。
【００２３】
図８は、図形データを移動させて変更する場合にスペーシングルールの影響を示す図で、同図８（ａ）はスペーシングルールを守る例であり、同図（ｂ）はスペーシングルールを無視する例である。
即ち、図８（ａ）において、配線パターンである図形データ８０１と配線パターンである図形データ８０２は異電位にあり、相互に所定間隔を置いて配置されている。この状態から、図形データ８０１を矢印方向に図形データ８０３の位置へ移動させると、図形データ８０２が、図形データ８０３から前記所定間隔だけ置いて図形データ８０４の位置に移動する。
【００２４】
一方、図８（ｂ）においては、配線パターンである図形データ８０５、配線パターンである図形データ８０６及び配線パターンである図形データ８０７は相互に重なり関係を有するように配置されており、相互に同電位になっている。図形データ８０５を矢印方向に図形データ８０８の位置へ移動させると、図形データ８０６は図形データ８０５の移動に追従して図形データ８０５、８０７に連続する状態で移動して図形データ８０９となるが、図形データ８０７は図形データ８０５、８０６（８０８、８０９）との間のスペーシングルールを無視して移動しない。
【００２５】
再び図３において、ＣＰＵ１０２は、検索領域４０１内の全ての図形データについて前記処理が完了すると、検索領域内の全ての図形データを、ステップＳ２１３、Ｓ２１４で得た制約を満足するように移動させる（ステップＳ２１５）。
次に、ＣＰＵ１０２は、変更後の図形データについて、満たされていない制約があるか否かを判断し（ステップＳ２１６）、全ての制約が満たされている場合には、変更後の図形データを図形データ記憶部１１０に記憶して更新する（ステップＳ２１８）。ＣＰＵ１０２は、ステップＳ２１６において未だ満たされていない制約が存在すると判断した場合には、制約相手の図形データの移動距離を計算した後、ステップＳ２０４へ移行して、前記処理を繰り返す（ステップＳ２１７）。
【００２６】
図９は、前記処理によって、レイアウトが変更される様子を示す図で、同図（ａ）はレイアウト変更処理前の図、同図（ｂ）はレイアウト変更処理後の図である。図９に示すように、配線パターンである図形データ９０１及び配線パターンである図形データ９０４は同電位、配線パターンである図形データ９０２及び配線パターンである図形データ９０５は同電位、配線パターンである図形データ９０３及び配線パターンである図形データ９０６は同電位である。
入力装置１０２によって図形データ９０１を矢印方向に図形データ９０７（図９（ｂ）参照）の位置まで移動させて検索範囲９００を指定すると、図形データ９０４は図形データ９０１に追従して変更され、図形データ９１０となる。
【００２７】
一方、図形データ９０２、９０３は、図形データ９０１の移動にともない、スペーシングルールによって隣接する他の図形データから所定の離間距離を保持した状態で移動する。また、図形データ９０５、９０６は、スペーシングルールによって隣接する他の図形データから所定の間隔を保持した状態で移動すると共に、図形データ９０２、９０３の移動に追従して図形データ９１１、９１２の位置まで移動する。これにより、図９（ａ）のレイアウトは図９（ｂ）のレイアウトに変更される。
【００２８】
以上述べたように、本発明の実施の形態に係る半導体集積回路のレイアウト変更処理装置は、変更処理対象の図形データの指定及び前記図形データの変更処理内容を入力する入力装置１０１と、座標情報を有する図形データ及びデザインルールを記憶する記憶手段（メモリ１０４、磁気ディスク１０５）と、前記記憶手段に記憶した図形データの中の変更処理対象の図形データに関連付けられた座標情報に基づいて前記変更処理対象の図形データが同電位か否かを認識し、前記記憶手段に予め記憶したデザインルールを満足するように前記変更対象の図形データのレイアウトを変更するレイアウト変更手段（ＣＰＵ１０２）を備えている。
【００２９】
前述した従来のレイアウト変更処理装置においては、ネットリスト使用しているため、データベースが大きくなってしまうという問題があったが、本実施の形態によれば、ネットリストは使用せずに電位を認識することによってレイアウト変更を行うため、小さなデータベースを使用可能にすることが可能になり、迅速なレイアウト変更処理が可能になる。
尚、本実施の形態では、同電位の図形データを認識することによってレイアウトを変更するようにしているため、変更後の図形データ（例えば、配線パターン）を入力することによって既存の図形データ（例えば、配線パターン）を自動的に削除し、経路変更等のレイアウト変更処理を簡単に行うように構成することができる。
【００３０】
図１０は、前記経路変更処理を説明するための説明図である。配線パターンである図形データ１００１が設けられている状態（図１０（ａ）参照）で、入力装置１０１によって経路変更後の図形データ１００２、１００３を入力すると、ＣＰＵ１０２は、図形データ１００２、１００３を追加すると共に、図形データ１００４、１００５を消去する。即ち、ＣＰＵ１０２は、経路変更後の図形データ１００２、１００３を生成すると共に、経路変更後の図形データ１００２、１００３と同電位でループを形成する経路変更前の図形データ１００４、１００５を削除する。これにより、図形データ１００１の一部が図形データ１００２、１００３に置換され、新たな図形データ１００６が生成されて経路変更処理が完了する。このとき、入力装置１０１は経路変更指定手段を構成し又、ＣＰＵ１０２は経路変更処理手段を構成している。
【００３１】
また、本実施の形態では、入力装置１０１を使用して一の図形データをネットを有する図形データ（例えば、配線パターン、ポート、ポートインスタンス等）と重ねると、ＣＰＵ１０２は、両図形データが同電位、即ち電気的な接続関係を有すると判断し、自動的に前記一の図形データのネット情報を生成するように構成することが可能である。これにより、図形データを変更しながらネットを構築することが可能になる。このとき、ＣＰＵ１０２はネット情報生成手段を構成する。
【００３２】
【発明の効果】
本発明によれば、レイアウトの変更時にネットリストを使用する必要がないため、小さなデータベースを使用することができ、迅速なレイアウト変更処理が可能になる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体集積回路のレイアウト変更処理装置のブロック図である。
【図２】本発明の実施の形態に係る半導体集積回路のレイアウト変更処理装置の動作を示すフローチャートである。
【図３】本発明の実施の形態に係る半導体集積回路のレイアウト変更処理装置の動作を示すフローチャートである。
【図４】本発明の実施の形態に係る半導体集積回路のレイアウト変更処理装置において検索領域の指定処理を説明する図である。
【図５】本発明の実施の形態に係る半導体集積回路のレイアウト変更処理装置において図形データの重なり関係を表すデータ構造を示図である。
【図６】本発明の実施の形態に係る半導体集積回路のレイアウト変更処理装置において電位データ構造を作成する場合の処理を示す図である。
【図７】本発明の実施の形態に係る半導体集積回路のレイアウト変更処理装置において使用する制約条件のデータ構造を示す図である。
【図８】本発明の実施の形態に係る半導体集積回路のレイアウト変更処理装置において制約条件の影響を説明する図である。
【図９】本発明の実施の形態に係る半導体集積回路のレイアウト変更処理装置において図形のレイアウトが変更される様子を示す説明図である。
【図１０】本発明の実施の形態に係る半導体集積回路のレイアウト変更処理装置において経路変更処理を説明するための説明図である。
【符号の説明】
１０１・・・入力手段及び経路変更指定手段を構成する入力装置
１０２・・・レイアウト変更手段、変更範囲決定手段及び経路変更処理手段を構成するＣＰＵ
１０３・・・表示手段を構成する表示装置
１０４・・・記憶手段を構成するメモリ
１０５・・・記憶手段を構成する磁気ディスク
１０６・・・設計情報記憶手段を構成する設計情報記憶部
１０７・・・プログラム記憶手段を構成するプログラム記憶部
１０８・・・データ記憶手段を構成するデータ記憶部
１０９・・・デザインルール記憶手段を構成するデザインルール記憶部
１１０・・・図形データ記憶手段を構成する図形データ記憶部
【図１】
2004234450.tif 000003
【図２】
2004234450.tif 000004
【図３】
2004234450.tif 000005
【図４】
2004234450.tif 000006
【図５】
2004234450.tif 000007
【図６】
2004234450.tif 000008
【図７】
2004234450.tif 000009
【図８】
2004234450.tif 000010
【図９】
2004234450.tif 000011
【図１０】
2004234450.tif 000012