(57)【要約】【課題】微細孔の大きさにかかわらず、微細孔内に非晶質珪素膜を確実に堆積させ、かつ非晶質珪素膜を所望の厚さに形成することができる方法を提供すること。【解決手段】本発明にかかる半導体膜の製造方法は、基板（１０）上に形成された絶縁膜（１２）に微細孔（１４）を形成する微細孔形成工程と、微細孔（１４）内及び絶縁膜（１２）上に第１の非単結晶半導体膜（１６）を形成する第１の成膜工程と、微細孔（１４）内の第１の非単結晶半導体膜（１６）を残し、それ以外の部分に形成された第１の非単結晶半導体膜（１６）を除去する除去工程と、微細孔（１４）上部及び絶縁膜（１２）上に第２の非単結晶半導体膜（１８）を形成する第２の成膜工程と、第１及び第２の非単結晶半導体膜を溶融結晶化させて結晶性半導体膜（２０）を形成する溶融結晶化工程と、を含む。【選択図】    図１
2004319913.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された絶縁膜に微細孔を形成する微細孔形成工程と、
前記微細孔内及び前記絶縁膜上に第１の非単結晶半導体膜を形成する第１の成膜工程と、
前記微細孔内の前記第１の非単結晶半導体膜を残し、それ以外の部分に形成された前記第１の非単結晶半導体膜を除去する除去工程と、
前記微細孔上部及び前記絶縁膜上に第２の非単結晶半導体膜を形成する第２の成膜工程と、
前記第１及び第２の非単結晶半導体膜を溶融結晶化させて結晶性半導体膜を形成する溶融結晶化工程と、
を含む半導体膜の製造方法。
【請求項２】
前記第１の成膜工程は、前記第１の非単結晶半導体膜の膜厚が前記微細孔の孔径の二分の一以上となるように成膜を行う、請求項１に記載の半導体膜の製造方法。
【請求項３】
前記第２の成膜工程は、前記第２の非単結晶半導体膜の膜厚が６００Å以下となるように成膜を行う、請求項１又は２に記載の半導体膜の製造方法。
【請求項４】
前記除去工程は、エッチバックによって行う、請求項１乃至３のいずれかに記載の半導体膜の製造方法。
【請求項５】
前記除去工程は、化学機械研磨によって行う、請求項１乃至３のいずれかに記載の半導体膜の製造方法。
【請求項６】
基板上に形成された絶縁膜に微細孔を形成する微細孔形成工程と、
前記微細孔内及び前記絶縁膜上に非単結晶半導体膜を形成する成膜工程と、
前記非単結晶半導体膜を薄膜化する薄膜化工程と、
前記薄膜化された非単結晶半導体膜を溶融結晶化させて結晶性半導体膜を形成する溶融結晶化工程と、
を含む半導体膜の製造方法。
【請求項７】
請求項１乃至６のいずれか一項に記載の半導体膜の製造方法によって製造される前記結晶性半導体膜を使用して半導体素子を形成する素子形成工程を備える半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法により製造された半導体装置を備える集積回路。
【請求項９】
請求項７に記載の半導体装置の製造方法により製造された半導体装置を備える電気光学装置。
【請求項１０】
請求項７に記載の半導体装置の製造方法により製造された半導体装置を備える電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体薄膜及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置やＥＬ（エレクトロルミネッセンス）表示装置に用いられる薄膜トランジスタの電気的特性を向上させるために、略単結晶状態の珪素膜を用いて半導体薄膜を形成する技術が提案されている（非特許文献１）。この技術は、基板上の絶縁膜に微細孔を開けて、この絶縁膜上及び微細孔内に非晶質珪素膜を形成した後、この非晶質珪素膜にレーザを照射して、上記微細孔の底部内の非晶質珪素を非溶融状態に保持しながら、その他の部分の非晶質珪素膜を溶融状態にすることにより、非溶融状態に保持された非晶質珪素を結晶核とした結晶成長を生じさせて、略単結晶状態の珪素膜を形成させるものである。
【０００３】
【非特許文献１】
「Ｓｉｎｇｌｅ  Ｃｒｙｓｔａｌ  Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒｓ」，  ＩＢＭ  ＴＥＣＨＮＩＣＡＬ  ＤＩＳＣＬＯＳＵＲＥ  ＢＵＬＬＥＴＩＮ  Ａｕｇ．１９９３  ｐｐ２５７−２５８
【発明が解決しようとする課題】
上述した方法では、微細孔を形成した基板上に非晶質珪素膜を形成する際に、当該微細孔の内部に非晶質珪素膜を隙間なく堆積させることが重要であり、かかる要望を達成するために従来は、非晶質珪素膜を比較的に厚く形成していた。特に、微細孔の径が大きい場合には、非晶質珪素膜をより厚く堆積させる必要がある。しかしながら、半導体素子（特に薄膜トランジスタ）の特性向上の観点からは、珪素膜はより薄膜化することが望まれる。
【０００４】
そこで本発明は、微細孔内に半導体膜を確実に堆積させ、かつ半導体膜をより薄く形成することができる技術を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体膜の製造方法は、基板上に形成された絶縁膜に微細孔を形成する微細孔形成工程と、微細孔内及び絶縁膜上に第１の非単結晶半導体膜を形成する第１の成膜工程と、微細孔内の第１の非単結晶半導体膜を残し、それ以外の部分に形成された第１の非単結晶半導体膜を除去する除去工程と、微細孔上部及び絶縁膜上に第２の非単結晶半導体膜を形成する第２の成膜工程と、第１及び第２の非単結晶半導体膜を溶融結晶化させて結晶性半導体膜を形成する溶融結晶化工程と、を含む。
【０００６】
上記方法によれば、第１の成膜工程で絶縁膜上に形成される非単結晶半導体膜は、例え膜厚が厚くなったとしてもその後の除去工程で微細孔内の非単結晶半導体膜を残して除去されるので、微細孔が隙間なく埋められるように非単結晶半導体膜を十分に堆積させることができる。また、第２の成膜工程では、微細孔は既に隙間なく埋められているので、成膜時には何らの制約がなく非単結晶半導体膜を所望の厚さに形成することができる。すなわち、本発明によれば、微細孔内に半導体膜を確実に堆積させ、かつ半導体膜をより薄く形成するという相反する要望を達成することが可能となる。そして、本発明にかかる半導体膜を用いることにより、薄膜化による半導体素子（特に薄膜トランジスタ）の特性向上を図ることが可能となる。
【０００７】
上述した第１の成膜工程は、第１の非単結晶半導体膜の膜厚が微細孔の孔径の二分の一以上となるように成膜を行うことが好ましい。ここで、微細孔の孔径とは、例えば微細孔の水平断面が円形の場合はその直径を意味する。第１の成膜工程において、例えばプラズマ化学気相堆積法（ＰＥＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）などを用いた場合、絶縁膜上と微細孔内壁にはほぼ同じとみなせる速度で非単結晶半導体膜が堆積する。従って、非単結晶半導体膜の膜厚が微細孔の孔径の二分の一以上となるように成膜を行えば、微細孔内を非単結晶半導体膜によって必要十分に埋めることが可能となる。
【０００８】
また、上述した第２の成膜工程は、第２の非単結晶半導体膜の膜厚が６００Å以下となるように成膜を行うことが好ましい。かかる膜厚の結晶性半導体膜を用いることにより、電気的特性の良好な半導体素子を得ることが可能となる。
【０００９】
上述した除去工程における非単結晶半導体膜の除去は、エッチバックによって行うことが好ましい。これにより、非単結晶半導体膜を広い領域にわたって一様な厚さで除去することが可能となる。エッチバックは、ドライエッチング、ウェットエッチングのいずれによって行うこともできる。ドライエッチングとしては、Ｃｌ２ガス、ＨＢｒガス、ＳＦ６ガスなどシリコンエッチングに適したエッチングガスを用いた反応性イオンエッチング法などが挙げられる。ドライエッチングによれば高精度な膜の除去が可能となる。ウェットエッチングとしては、ディップ方式、スピン方式のいずれを用いることもできる。ウェットエッチングによればコストを低く抑えることができ、生産性を向上させることも可能である。
【００１０】
また、除去工程における非単結晶半導体膜の除去は、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）によって行うことも好ましい。この方法によれば、非常に平坦性の高い表面を得ることが可能となる。
【００１１】
本発明の半導体膜の製造方法は、基板上に形成された絶縁膜に微細孔を形成する微細孔形成工程と、微細孔内及び絶縁膜上に非単結晶半導体膜を形成する成膜工程と、非単結晶半導体膜を膜厚方向に一部除去して薄膜化する除去工程と、薄膜化された非単結晶半導体膜を溶融結晶化させて結晶性半導体膜を形成する溶融結晶化工程と、を含む。
【００１２】
上記方法によれば、成膜工程で絶縁膜上に形成された非単結晶半導体膜は、その後の薄膜化工程で膜厚方向に一部除去されるので、成膜工程においては微細孔内が隙間なく埋められるように非単結晶半導体膜を十分に堆積させることができる。また、絶縁膜上の非単結晶半導体膜は除去工程において所望の厚さに形成することができるので、薄膜化による半導体素子（特に薄膜トランジスタ）の特性向上を図ることもできる。
【００１３】
また、上記成膜工程は、非単結晶半導体膜の膜厚が上記微細孔の孔径の二分の一以上となるように成膜を行うことが好ましい。これにより、微細孔内を非単結晶半導体膜によって必要十分に埋めることが可能となる。
【００１４】
また、上記薄膜化工程は、上記非単結晶半導体膜の膜厚が６００Å以下となるように非単結晶半導体膜の除去を行うことが好ましい。かかる膜厚の結晶性半導体膜を用いることにより、電気的特性の良好な半導体素子を得ることが可能となる。なお、薄膜化工程は、エッチバック又は化学機械研磨（ＣＭＰ）によって行うことが好適である。かかる方法を採用することによる利点は上述した通りである。
【００１５】
また、本発明は、上述した半導体膜の製造方法によって製造される結晶性半導体膜を使用して半導体素子を形成する素子形成工程を備える半導体装置の製造方法でもある。ここで、本発明において「半導体装置」とは、本発明にかかる結晶性半導体膜を備える装置をいい、トランジスタ、ダイオード、抵抗、インダクタ、キャパシタ、その他能動素子・受動素子を問わない単体の素子を含む。上述した本発明に係る結晶性半導体膜を使用することにより、特性の優れた半導体装置を得ることが可能となる。
【００１６】
また、上述した半導体装置の製造方法においては、結晶性半導体膜の微細孔を含まない部分を使用して半導体装置の形成を行うと更に好適である。微細孔近傍では結晶性が若干劣る部分が形成される場合があるため、この部分を含まないようにして半導体装置を形成すると、半導体装置の特性を更に向上させることが可能となる。また、上述した半導体装置の製造方法において、半導体装置として薄膜トランジスタを形成する場合には、微細孔を当該薄膜トランジスタを形成する位置に対応させて設けることが好ましい。これにより、薄膜トランジスタの形成対象となる領域を的確に選択して当該領域に結晶性半導体膜を形成することが可能となる。
【００１７】
また、本発明は、上述した製造方法を適用して製造される半導体装置を備える集積回路であり、電気光学装置であり、また電子機器でもある。
【００１８】
ここで「集積回路」とは、一定の機能を奏するように半導体装置及び関連する配線等が集積され配線された回路（チップ）をいう。なお、本発明においては、この回路（チップ）が基板上の所定の一箇所あるいは複数箇所に配置された回路基板をも提供することができる。
【００１９】
本発明は、電気光学装置において、複数の画素領域と、画素領域毎に設けられた半導体装置と、半導体装置により制御される電気光学素子と、を備え、半導体装置は、本発明に係る半導体装置の製造方法により製造されるものでもある。
【００２０】
ここで「電気光学装置」とは、本発明に係る半導体装置を備えた、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等をいう。
【００２１】
ここで「電子機器」とは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定が無いが、例えば、ＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２３】
＜第１の実施形態＞
図１は、第１の実施形態における半導体膜の製造方法を説明する図である。
【００２４】
（微細孔形成工程）
先ず、図１（ａ）に示すように、基板１０上に絶縁膜としての酸化珪素膜１２を形成する。基板１０上への酸化珪素膜１２の形成方法としては、プラズマ化学気相堆積法（ＰＥＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、あるいはスパッタリング法等の物理気相堆積法が挙げられる。例えば、ＰＥＣＶＤ法により厚さ数１００ｎｍの酸化珪素膜１２を形成できる。
【００２５】
次に、図１（ａ）に示すように、酸化珪素膜１２の所定位置に微細孔１４を形成する。例えば、フォトリソグラフィ工程およびエッチング工程を行うことにより、酸化珪素膜１２の面内の所定位置に、断面が円形である微細孔１４を開口できる。エッチング方法としては、例えばＣＨＦ３ガスのプラズマを用いた反応性イオンエッチングなどがあげられる。
【００２６】
当該微細孔１４は、後述する溶融結晶化工程において、１つの結晶核を種とした結晶成長を優先的に進行させる役割を担うためのものであり「グレインフィルタ」と称される場合もある。この微細孔１４は例えば円筒状に形成することが好適であるが、円筒状以外の形状（例えば、円錐状、角柱状、角錐状など）としてもよい。また、比較的に径の大きい孔（例えば５００ｎｍ程度）を形成した後に基板全面に新たな絶縁膜（本例では酸化硅素膜）を堆積して上記孔の径を狭めることによって微細孔１４を形成するようにしてもよい。
【００２７】
（第１の成膜工程）
次に、図１（ｂ）に示すように、微細孔１４内及び酸化珪素膜１２上に第１の非単結晶半導体膜として非晶質珪素膜１６を形成する。非晶質珪素膜１６は、ＰＥＣＶＤ法、ＬＰＣＶＤ法、常圧化学気相堆積法（ＡＰＣＶＤ法）、スパッタリング法などによって形成することができる。
【００２８】
図２は、第１の成膜工程について更に詳細に説明する図である。図２（ａ）に示すように微細孔１４を形成した後、非晶質珪素膜１６を堆積させる。このとき、酸化珪素膜１２上および微細孔１４の内壁にほぼ同じとみなせる速度で膜が堆積する成膜方法（例えばＬＰＣＶＤ法等）を用いた場合は、図２（ｂ）に示すように、酸化珪素膜１２上と微細孔１４内とでほぼ同じ膜厚に非晶質珪素膜１６が形成されていく。この非晶質珪素膜１６の膜厚をｔ、微細孔１４の孔径（直径）をＬとすると、ｔがＬの二分の一以上となるように成膜を行えば、図２（ｃ）に示すように、微細孔１４内を非晶質珪素膜１６によって必要十分に埋めることができる。
【００２９】
なお、本工程においては、非晶質珪素膜に代えて、多晶質珪素膜を形成してもよい。
【００３０】
（除去工程）
次に、図１（ｃ）に示すように、非晶質珪素膜１６のうち、微細孔１４内以外に形成された部分をエッチバックにより除去する。エッチバックは、例えばドライエッチングによって行うことができ、特に珪素膜のエッチングにおいては、Ｃｌ２、ＨＢｒ、ＳＦ６などをエッチングガスとして用いた反応性イオンエッチングが好適である。また、ウェットエッチングや、化学機械研磨により、非晶質珪素膜の除去を行うこともできる。
【００３１】
また、第１の成膜工程においてＬＰＣＶＤ法等を用いて非晶質硅素膜１６を堆積させると、図２（ｃ）に示すように、微細孔１４上部において半導体膜にへこみ（凹部）２２が生じることがあり、溶融結晶化のための熱処理の効果が不均一となって良好な結晶性が得られない場合がある。しかし、上記方法によれば、除去工程により非晶質硅素膜１６が取り除かれるので、次の第２の成膜工程で第２の非晶質珪素膜１８をほぼ一様な厚みに堆積させることができる。従って、溶融結晶化工程における熱処理の効果も均一となり、溶融結晶化を好適に行うことが可能となるという利点もある。
【００３２】
（第２の成膜工程）
続いて、図１（ｄ）に示すように、非晶質硅素膜１６が埋められた微細孔１４上及び酸化珪素膜１２上に、第２の非単結晶半導体膜として非晶質珪素膜１８を形成する。この非晶質珪素膜１８は、例えばＰＥＣＶＤ法やＬＰＣＶＤ法によって形成することが好ましい。微細孔１４内に隙間なく堆積させることを考慮する必要がないので、非晶質珪素膜１８は所望の厚さに形成できる。後述する素子形成工程で形成される半導体素子の電気的特性の向上を図るために、非晶質珪素膜１８の膜厚は６００Å以下とすることが好適である。
【００３３】
なお、非単結晶半導体膜として、非晶質珪素膜に代えて多晶質珪素膜を用いてもよい。
【００３４】
（溶融結晶化工程）
次に、図１（ｅ）に示すようにレーザを照射して、非晶質珪素膜１８及び微細孔１４内の非晶質珪素膜１６の溶融結晶化を行う。例えば、ＸｅＣｌパルスエキシマレーザ（波長３０８ｎｍ、パルス幅３０ｎｓｅｃ）を用い、エネルギー密度：０．４〜１．５Ｊ／ｃｍ２でレーザ照射を行うことにより、部分的溶融が達成できる。尚、エキシマレーザに代えて、固体レーザ、ガスレーザなどを用いてもよい。
【００３５】
ここで、照射されたＸｅＣｌパルスエキシマレーザは非晶質珪素膜１８の表面近傍でほとんどが吸収される。これはＸｅＣｌパルスエキシマレーザの波長（３０８ｎｍ）における非晶質珪素および結晶性珪素の吸収係数が其々０．１３９ｎｍ−１と０．１４９ｎｍ−１と大きいためである。また、酸化珪素膜１２は、上記レーザに対して略透明であって、このレーザのエネルギーを吸収しないため、レーザ照射によって溶融しない。これにより、微細孔１４以外の領域にある非晶質珪素膜１８は、膜厚方向全域に渡ってほぼ完全に溶融した状態となる。また、微細孔１４内にある非晶質珪素膜１６は表面が溶融し微細孔１４の底部では溶融しない状態（部分溶融状態）となる。
【００３６】
レーザ照射後の珪素の凝固は、微細孔１４の内部で先に始まり、その後非晶質珪素膜１８の略完全溶融状態となっている部分（表面側の部分）に至る。このとき、微細孔１４の底部近傍ではいくつかの結晶粒が発生するが、微細孔１４の断面寸法（本実施形態では、円の直径）を１個の結晶粒と同程度か少し小さい程度にしておくことにより、微細孔１４の上部（開口部）には１個の結晶粒のみが到達するようになる。これにより、非晶質珪素膜１８の略完全溶融状態の部分では微細孔１４の上部に到達した１個の結晶粒を核として結晶成長が進行するようになり、図１（ｆ）に示すように、微細孔１４を略中心とした領域に略単結晶状態の珪素膜（結晶性珪素膜）２０が形成される。尚、本実施形態において「略単結晶」とは、結晶粒が単一である場合のみならずこれに近い状態、すなわち、複数の結晶が組み合わせられていてもその数が少なく、半導体薄膜の性質の観点からほぼ単結晶により形成された半導体薄膜と同等の性質を備えている場合も含む。
【００３７】
この結晶性珪素膜（結晶性半導体膜）２０は、内部に欠陥が少なく、半導体膜の電気特性の点で、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なくなる効果が得られる。また、結晶粒界がほぼ無いと見なせるために、電子や正孔といったキャリアが流れる際の障壁を大きく減少できる効果が得られる。この結晶性珪素膜２０を薄膜トランジスタの能動層（ソース／ドレイン領域やチャネル形成領域）に用いると、オフ電流値が小さく移動度の大きな優良な薄膜トランジスタが得られる。
【００３８】
（素子形成工程）
次に、薄膜トランジスタを例にして、上述した製造方法により製造される結晶性半導体膜２０を用いて半導体素子を形成する工程を説明する。
【００３９】
図３は、素子形成工程について説明する図である。まず図３（ａ）に示すように、結晶性半導体膜２０をパターニングし、薄膜トランジスタの形成に不要となる部分を除去して整形する。
【００４０】
次に、図３（ｂ）に示すように、酸化珪素膜１２および結晶性珪素膜２０の上に酸化珪素膜２４を形成する。例えば、酸化珪素膜２４は、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＣＶＤ法）またはＰＥＣＶＤ法にて形成できる。この酸化珪素膜２４は薄膜トランジスタのゲート絶縁膜として機能するものである。
【００４１】
次に、図３（ｃ）に示すように、タンタルまたはアルミニウムの金属薄膜をスパッタリング法により形成した後、パターニングすることによって、ゲート電極２６を形成する。次に、このゲート電極２６をマスクとしてドナーまたはアクセプターとなる不純物イオンを打ち込み、ソース／ドレイン領域２８とチャネル形成領域３０をゲート電極２６に対して自己整合的に作製する。ＮＭＯＳトランジスタを作製する場合、例えば、不純物元素としてリン（Ｐ）を１×１０１６ｃｍ−２の濃度でソース／ドレイン領域に打ち込む。その後、ＸｅＣｌエキシマレーザを照射エネルギー密度４００ｍＪ／ｃｍ２程度で照射するか、２５０℃〜４５０℃程度の温度で熱処理することにより不純物元素の活性化を行う。
【００４２】
次に、図３（ｄ）に示すように、酸化珪素膜２４およびゲート電極２６の上面に、酸化珪素膜３２を形成する。例えば、ＰＥＣＶＤ法で約５００ｎｍの酸化珪素膜３２を形成する。次に、ソース／ドレイン領域２８に至るコンタクトホールを酸化珪素膜２４、３２に開けて、コンタクトホール内および酸化珪素膜３２上のコンタクトホールの周縁部にソース／ドレイン電極３４を形成する。ソース／ドレイン電極３４は、例えばスパッタリング法によりアルミニウムを堆積して形成するとよい。また、ゲート電極２６に至るコンタクトホールを酸化珪素膜３２に開けて、ゲート電極２６用の端子電極を形成する。以上で、本発明に係る半導体装置としての薄膜トランジスタＴが作製できる。
【００４３】
なお、図３に示す例では説明の便宜上、微細孔１４が薄膜トランジスタの真下に位置するように図示されているが、微細孔１４の形成位置を薄膜トランジスタＴの真下から外すようにすることも好適である。この場合には、上記図３（ａ）において説明したパターニング工程において、薄膜トランジスタＴの活性領域３０等となるべき部分をパターニングする際に微細孔１４の形成位置を外すようにすればよい。
【００４４】
このように、第１の実施形態では、第１の成膜工程において形成された非晶質珪素膜１６を、微細孔内の非晶質珪素膜１６を残して除去工程で除去し、第２の成膜工程で新たな非晶質珪素膜１８を形成する。これにより、微細孔１４内に非晶質珪素膜１６を確実に堆積させ、かつ非晶質珪素膜１８の薄膜化を図ることができ、非晶質珪素膜１８を用いて製造される半導体素子の電気的特性の向上を図ることが可能となる。また、非晶質珪素膜１８は微細孔１４の有無に関わらず、均一とみなせる厚さに形成することができる。これにより、溶融結晶化の際の熱処理の効果も均一となり、溶融結晶化を好適に行うことができるという利点もある。
【００４５】
＜第２の実施形態＞
図４は、第２の実施形態における半導体膜の製造方法を説明する図である。なお、以下の説明では、上述した第１の実施形態の製造方法と重複する内容については適宜省略して説明を行う。
【００４６】
（微細孔形成工程）
先ず、図４（ａ）に示すように、基板１０上に絶縁膜としての酸化珪素膜１２を形成し、当該酸化珪素膜１２の所定位置に微細孔１４を形成する。酸化珪素膜１２及び微細孔１４を形成する際の諸条件は上述した第１の実施形態の場合と同様である。
【００４７】
（成膜工程）
続いて、図４（ｂ）に示すように、酸化珪素膜１２上及び微細孔１４内に、非単結晶半導体膜として非晶質珪素膜１６を形成する。本工程の諸条件は第１の実施形態の場合と同様である。非晶質珪素膜１６の膜厚を、微細孔１４の直径の二分の一以上とすることで、微細孔１４内を非晶質珪素膜１６によって隙間なく埋めることができる。
【００４８】
（除去工程）
次に図４（ｃ）に示すように、非晶質珪素膜１６を一部除去して、非晶質珪素膜１６を薄膜化する。非晶質珪素膜の広い領域にわたって膜厚方向に一様な厚さで除去していくので、ウェットエッチングが好ましい。ウェットエッチングとしては、ディップ方式、スピン方式のいずれを用いることもでき、薬液としてはフッ酸、硝酸（ＨＮＯ３）及びヨード入り氷酢酸（ＣＨ３ＣＯＯＨ＋Ｉ２）の混合液等が好適である。また、ドライエッチングや化学機械研磨によって非晶質珪素膜１６の一部除去を行ってもよい。
【００４９】
これにより非晶質珪素膜１６を、微細孔の大きさにかかわらず所望の厚さに形成できる。素子形成工程で形成される半導体素子の電気的特性の向上を図るためには、非晶質珪素膜１６の膜厚を６００Å以下とすることが好適である。
【００５０】
また、成膜工程において微細孔１４上部に凹部２２（図２（ｃ）参照）が形成されることがあるが、そのような場合には、本工程において凹部２２がなくなるように非晶質珪素膜１６を除去することにより、非晶質珪素膜１６をほぼ均一な厚さとすることができる。これにより、均質な溶融結晶化を行うことができるという利点もある。
【００５１】
なお、非単結晶半導体膜として、非晶質珪素膜に代えて多晶質珪素膜を用いてもよい。
【００５２】
（溶融結晶化工程）
次に図４（ｄ）に示すように、非晶質珪素膜１６にレーザ照射を行うことにより溶融結晶化させる。レーザ照射の好適な諸条件についても上述したとおりである。これにより、図４（ｅ）に示すように、微細孔１４を略中心とした領域に略単結晶状態の珪素膜（結晶性珪素膜）２０が形成される。
【００５３】
（素子形成工程）
次に、結晶性珪素膜２０を用いて薄膜トランジスタを形成する。具体的な内容については上述した第１の実施形態と同様であるため説明を省略する。
【００５４】
以上のように、第２の実施形態では、成膜工程において形成された非晶質珪素膜１６を一部除去することにより、微細孔１４の大きさに関わらず、非晶質珪素膜を薄くして半導体膜の電気的特性の向上を図ることが可能となる。また、本実施形態では、非晶質珪素膜１６を均一とみなせる厚さに形成することができるので、溶融結晶化の際、レーザ光の照射量も均一となって、均質な結晶性珪素膜２０を得ることができるという利点もある。また、成膜工程が一回で済むため、材料消費の点で低コスト化を図れる利点もある。
【００５５】
＜第３の実施形態＞
本発明の第３の実施形態は、本発明の半導体装置の製造方法によって製造される半導体装置等を備えた電気光学装置に関する。
【００５６】
図５に、第３の実施形態における電気光学（表示）装置１００の接続図を示す。本実施の形態の表示装置１００は、各画素領域に電界発光効果により発光可能な発光層ＯＥＬＤ、それを駆動するための電流を記憶する保持容量を備え、さらに本発明の製造方法によって製造される半導体装置、ここでは薄膜トランジスタＴ１〜Ｔ４を備えて構成されている。ドライバ領域１０１からは、走査線Ｖｓｅｌ及び発光制御線Ｖｇｐが各画素領域に供給されている。ドライバ領域１０２からは、データ線Ｉｄａｔａおよび電源線Ｖｄｄが各画素領域に供給されている。走査線Ｖｓｅｌとデータ線Ｉｄａｔａとを制御することにより、各画素領域に対する電流プログラムが行われ、発光部ＯＥＬＤによる発光が制御可能になっている。
【００５７】
なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり他の回路構成も可能である。また、ドライバ領域１０１、１０２のそれぞれを構成する集積回路を本発明に係る半導体装置によって形成することも好適である。
【００５８】
＜第４の実施形態＞
第４の実施形態は、本発明の半導体装置の製造方法によって製造される半導体装置等を備えた電子機器に関する。
【００５９】
図６に、本第４の実施形態における電子機器の例を挙げる。図６（ａ）は本発明の製造方法によって製造される半導体装置等が搭載された携帯電話の例であり、当該携帯電話２３０は、電気光学装置（表示パネル）１００、アンテナ部２３１、音声出力部２３２、音声入力部２３３及び操作部２３４を備えている。本発明の半導体装置の製造方法は、例えば表示パネル１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。図６（ｂ）は本発明の製造方法によって製造される半導体装置等が搭載されたビデオカメラの例であり、当該ビデオカメラ２４０は、電気光学装置（表示パネル）１００、受像部２４１、操作部２４２及び音声入力部２４３を備えている。本発明の半導体装置の製造方法は、例えば表示パネル１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。
【００６０】
図６（ｃ）は本発明の製造方法によって製造される半導体装置等が搭載された携帯型パーソナルコンピュータの例であり、当該コンピュータ２５０は、電気光学装置（表示パネル）１００、カメラ部２５１及び操作部２５２を備えている。本発明の半導体装置の製造方法は、例えば表示パネル１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。図６（ｄ）は本発明の製造方法によって製造される半導体装置等が搭載されたヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ２６０は、電気光学装置（表示パネル）１００、バンド部２６１及び光学系収納部２６２を備えている。本発明の半導体装置の製造方法は、例えば表示パネル１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。
【００６１】
図６（ｅ）は本発明の製造方法によって製造される半導体装置等が搭載されたリア型プロジェクターの例であり、当該プロジェクター２７０は、電気光学装置（光変調器）１００、光源２７２、合成光学系２７３、ミラー２７４、２７５を筐体２７１内に備えている。本発明の半導体装置の製造方法は、例えば光変調器１００や内蔵される回路に設けられる半導体装置の製造に適用される。図６（ｆ）は本発明の製造方法によって製造される半導体装置等が搭載されたフロント型プロジェクターの例であり、当該プロジェクター２８０は、電気光学装置（画像表示源）１００及び光学系２８１を筐体２８２内に備え、画像をスクリーン２８３に表示可能になっている。本発明の半導体装置の製造方法は、例えば画像表示源１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。
【００６２】
上記例に限らず本発明に係る半導体装置の製造方法は、あらゆる電子機器の製造に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ＩＣカードなどにも適用することができる。
【００６３】
なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。例えば、上述した実施形態では、半導体膜の一例として珪素膜を採り上げて説明していたが、半導体膜はこれに限定されるものではない。また、上述した実施形態では、本発明に係る結晶性半導体膜を用いて形成される半導体素子の一例として薄膜トランジスタを採り上げて説明していたが、半導体素子はこれに限定されるものではなく、他の素子（例えば、薄膜ダイオード等）を形成してもよい。
【図面の簡単な説明】
【図１】第１の実施の形態における半導体膜の製造方法を説明する図である。
【図２】成膜工程を説明する図である。
【図３】半導体装置（薄膜トランジスタ）の製造方法を説明する図である。
【図４】第２の実施の形態における半導体膜の製造方法を説明する図である。
【図５】第３の実施の形態における電気光学装置の接続図である。
【図６】第４の実施の形態における電子機器の例を示す図である。
【符号の説明】
１０…基板、  １２、２４、３２…酸化珪素膜、  １４…微細孔、  １６…非晶質珪素膜、１８…非晶質珪素膜、  ２０…結晶性珪素膜（略単結晶状態の珪素膜）、  ２２…凹部、  ２６…ゲート電極、  ２８…ソース／ドレイン領域、  ３０…チャネル形成領域、  ３４…ソース／ドレイン電極、  １００…電気光学装置、  Ｔ…薄膜トランジスタ
【図１】
2004319913.tif 000003
【図２】
2004319913.tif 000004
【図３】
2004319913.tif 000005
【図４】
2004319913.tif 000006
【図５】
2004319913.tif 000007
【図６】
2004319913.tif 000008