(57)【要約】【課題】ＭＯＳＦＥＴ並列接続時の回り込みによるＭＯＳＦＥＴの全故障を回避し、ＭＯＳＦＥＴの故障を最小限に止めること。【解決手段】Ｎ個のダイオード１５ｊ　（ｊ＝１、２、・・・、Ｎ）を介してＮ個のＭＯＳＦＥＴ４ｊ　（ｊ＝１、２、・・・、Ｎ）のゲートにＰＮＰ形トランジスタ１４からゲートオン電流ＩＯＮを吐き出すとともに、故障したＭＯＳＦＥＴからの回り込みをＮ個のダイオード１５ｊ　により阻止し、Ｎ個のＮＰＮ形トランジスタ１６ｊ　（ｊ＝１、２、・・・、Ｎ）によりＮ個のＭＯＳＦＥＴ４ｊ　（ｊ＝１、２、・・・、Ｎ）のゲートからゲートオフ電流ＩＯＦＦ　を吸い込む。【選択図】　　　　図５
2004072811.tif 000002
【特許請求の範囲】
【請求項１】
複数Ｎ個のＭＯＳＦＥＴからなり、個々のゲートは互いに独立し、ドレインどうし及びソースどうしがそれぞれ並列接続されており、デューティ（或る周期におけるオン時間）の変化により電気機器を制御する回路と、Ｎ個のゲート抵抗と、ゲート電源と、ＰＮＰ形トランジスタと、Ｎ個のダイオードと、Ｎ個のＮＰＮ形トランジスタとを具備すること、
ゲート信号が前記ＰＮＰ形トランジスタのベースと前記Ｎ個のＮＰＮ形トランジスタのベースとに共通に与えられるようにされており、前記ＰＮＰ形トランジスタのエミッタは前記ゲート電源の正極に接続され、前記ＰＮＰ形トランジスタのコレクタに前記Ｎ個のダイオードのアノードが共通に接続されており、前記Ｎ個のダイオードの個々のカソードに前記Ｎ個のゲート抵抗の個々の一端が接続され、前記Ｎ個のゲート抵抗の個々の他端が前記Ｎ個のＭＯＳＦＥＴの個々のゲートに接続されており、前記Ｎ個のＮＰＮ形トランジスタの個々のコレクタが前記Ｎ個のダイオードの個々のカソードに接続され、前記Ｎ個のＮＰＮ形トランジスタの個々のエミッタが前記ゲート電源の負極に共通に接続されていること
を特徴とするＭＯＳＦＥＴ並列接続回路用防止ゲート駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＭＯＳＦＥＴ並列接続回路を有する制御回路において、１個のＭＯＳＦＥＴが故障した場合の回り込みによる全故障を防止する技術に関し、例えば、電動車両の走行主回路（モータ駆動回路）に適用して有用なものである。
【０００２】
【従来の技術】
図１に、電動車両の走行主回路の例として、バッテリによる直巻モータ駆動回路を示す。図１に示す走行主回路は、バッテリ１とモータ２とスイッチング素子３とを直列に接続したものであり、スイッチング素子３の或る周期におけるオン時間（以下、デューティ）を変化させることにより、モータ２を制御する。図１中、ＩＭはモータ電流を示す。
【０００３】
スイッチング素子３として、従来はトランジスタやＩＧＢＴが使用されていたが、近年では電流容量の小さなＭＯＳＦＥＴ（メタル・オキサイド・セミコンダクタ形電界効果トランジスタ）を多数個並列接続して使用することが多くなった。
【０００４】
図２に、複数のＭＯＳＦＥＴを並列接続してなる回路（以下、ＭＯＳＦＥＴ並列接続回路）の概略図を示す。ＭＯＳＦＥＴ並列接続回路４は複数Ｎ個のＭＯＳＦＥＴ４ｊ　（ｊ＝１、２、・・・、Ｎ）からなり、個々のゲートＧは互いに独立しているが、ドレインＤどうし、及び、ソースＳどうしはそれぞれ全て並列接続されており、全体として、トランジスタなどの１個のスイッチング素子３に対応している。
【０００５】
図３に、ＭＯＳＦＥＴ並列接続回路４を用いた走行主回路とそのゲート駆動回路とを示す。
【０００６】
走行主回路は、バッテリ１とモータ２とＭＯＳＦＥＴ並列接続回路４とを直列に接続したものであり、個々のＭＯＳＦＥＴ４ｊ　（ｊ＝１、２、・・・、Ｎ）のデューティ（或る周期におけるオン時間）を変化させることにより、モータ２を制御するようになっている。
【０００７】
ゲート駆動回路は、Ｎ個のゲート抵抗５ｊ　（ｊ＝１、２、・・・、Ｎ）と、１個のゲート駆動ＩＣ（ＧＩＣ）６からなる。ゲート駆動ＩＣ６は、上下に直列接続された２つのＦＥＴ７、８と、１つの非反転ゲート回路９と、１つの反転ゲート回路１０とを含み、ＭＯＳＦＥＴ並列接続回路４を制御するために外部から与えられる信号（ゲート信号）１１を非反転ゲート回路９はそのまま上側のＦＥＴ７に与え、反転ゲート回路１０は反転して下側のＦＥＴ８に与えるように構成されている。直列接続された２つのＦＥＴ７、８はゲート電源１２に接続される。そして、２つのＦＥＴ７、８の接続点１３がゲート駆動ＩＣ６の入出力端であり、この接続点１３にＮ個のゲート抵抗５ｊ　（ｊ＝１、２、・・・、Ｎ）の一端が共通に接続され、各ゲート抵抗５ｊ　（ｊ＝１、２、・・・、Ｎ）の他端は独立にＮ個のＭＯＳＦＥＴ４ｊ　（ｊ＝１、２、・・・、Ｎ）の個々のゲートに接続される。
【０００８】
図３に示したゲート駆動回路の動作を説明する。ゲート信号１１がゲート駆動ＩＣ（ＧＩＣ）６に取り込まれると、ゲート信号１１がハイの時は上側のＦＥＴ７のみがオンで下側のＦＥＴ８はオフとなり、逆に、ゲート信号１１がローの時は上側のＦＥＴ７はオフで下側のＦＥＴ８のみがオフとなる。従って、ゲート駆動ＩＣ６は、ＭＯＳＦＥＴ並列接続回路４がオンの場合は、上側のＦＥＴ７からゲートオン電流ＩＯＮを吐き出すことによりゲート抵抗５ｊ　（ｊ＝１、２、・・・、Ｎ）を介して全てのＭＯＳＦＥＴ４ｊ　（ｊ＝１、２、・・・、Ｎ）のゲート・ソース間コンデンサを充電し、全てのＭＯＳＦＥＴ４ｊ　（ｊ＝１、２、・・・、Ｎ）をオンさせる。逆に、ＭＯＳＦＥＴ並列接続回路４がオフの場合は、下側のＦＥＴ８からゲートオフ電流ＩＯＦＦ　を吸い込むことによりゲート抵抗５ｊ　（ｊ＝１、２、・・・、Ｎ）を介して全てのＭＯＳＦＥＴ４ｊ　（ｊ＝１、２、・・・、Ｎ）のゲート・ソース間コンデンサを放電させ、全てのＭＯＳＦＥＴ４ｊ　（ｊ＝１、２、・・・、Ｎ）をオフさせる。
【０００９】
【課題を解決するための手段】
詳細は図４を参照して後述するが、Ｎ個のＭＯＳＦＥＴ４ｊ　（ｊ＝１、２、・・・、Ｎ）のうち、１個のＭＯＳＦＥＴが何らかの理由で故障した場合、回り込みによって残りＮ−１個のＭＯＳＦＥＴも同時に連鎖的に故障し、制御不能となる。
【００１０】
一般的に、ＭＯＳＦＥＴは故障直後はショート（短絡）モードで故障する。そのため、図４に示すように、任意の１つのＭＯＳＦＥＴ例えばＭＯＳＦＥＴ４１　のドレイン・ゲート間がショートすると、バッテリ電圧ＶＢ　が故障したＭＯＳＦＥＴ４１　のドレイン・ゲート間及びそこのゲート抵抗４１　と別のゲート抵抗４ｉ　（ｉ＝２、・・・、Ｎ）とを通って正常なＮ−１個のＭＯＳＦＥＴ４ｉ　（ｉ＝２、・・・、Ｎ）のゲート・ソース間に印加される。そのため、各ＭＯＳＦＥＴ４ｊ　（ｊ＝１、２、・・・、Ｎ）のゲート・ソース間絶対最大定格ＶＧＳＳ　がバッテリ電圧ＶＢ　よりも低い（ＶＧＳＳ　＜ＶＢ　）ならば、Ｎ−１個のＭＯＳＦＥＴ４ｉ　（ｉ＝２、・・・、Ｎ）も同時に故障し、従って、Ｎ個のＭＯＳＦＥＴ４ｊ　（ｊ＝１、２、・・・、Ｎ）の全故障となり、結果的に制御が不能となる。
【００１１】
本発明は、上述したＭＯＳＦＥＴ並列接続回路を有する制御回路において、回り込みによるＭＯＳＦＥＴの全故障を回避し、ＭＯＳＦＥＴの故障を最小限に止めることを目的とする。
【００１２】
【課題を解決するための手段】
本発明は上記課題を解決するＭＯＳＦＥＴ並列接続回路を有する制御回路であり、
複数Ｎ個のＭＯＳＦＥＴからなり、個々のゲートは互いに独立し、ドレインどうし及びソースどうしがそれぞれ並列接続されており、デューティ（或る周期におけるオン時間）の変化により電気機器を制御する回路と、Ｎ個のゲート抵抗と、ゲート電源と、ＰＮＰ形トランジスタと、Ｎ個のダイオードと、Ｎ個のＮＰＮ形トランジスタとを具備すること、
ゲート信号が前記ＰＮＰ形トランジスタのベースと前記Ｎ個のＮＰＮ形トランジスタのベースとに共通に与えられるようにされており、前記ＰＮＰ形トランジスタのエミッタは前記ゲート電源の正極に接続され、前記ＰＮＰ形トランジスタのコレクタに前記Ｎ個のダイオードのアノードが共通に接続されており、前記Ｎ個のダイオードの個々のカソードに前記Ｎ個のゲート抵抗の個々の一端が接続され、前記Ｎ個のゲート抵抗の個々の他端が前記Ｎ個のＭＯＳＦＥＴの個々のゲートに接続されており、前記Ｎ個のＮＰＮ形トランジスタの個々のコレクタが前記Ｎ個のダイオードの個々のカソードに接続され、前記Ｎ個のＮＰＮ形トランジスタの個々のエミッタが前記ゲート電源の負極に共通に接続されていること
を特徴とする。
【００１３】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態を説明する。図５〜図６中で、図１〜図４と同じ機能の部分には同じ符号を付している。
【００１４】
図５に示す例では、ＭＯＳＦＥＴ並列接続回路４は、デューティ（或る周期におけるオン時間）を変化させることで電動車両のモータ２を制御するために用いられている。言い換えれば、バッテリ１とモータ２とＭＯＳＦＥＴ並列接続回路４とが直列に接続されて、電動車両の走行主回路（直巻モータ駆動回路）を構成している。ＭＯＳＦＥＴ並列接続回路４のドレイン側はモータ２の巻線を介してバッテリ１の正極に接続されている。ＭＯＳＦＥＴ並列接続回路４のソース側はバッテリ１の負極に接続されている。
【００１５】
ＭＯＳＦＥＴ並列接続回路４は、先に図２を参照して説明したように、複数Ｎ個のＭＯＳＦＥＴ４ｊ　（ｊ＝１、２、・・・、Ｎ）からなり、個々のゲートＧは互いに独立しているが、ドレインＤどうし、及び、ソースＳどうしは全て並列接続されたものである。
【００１６】
このようなＭＯＳＦＥＴ並列接続回路４に対して、ゲート駆動回路は、Ｎ個のゲート抵抗５ｊ　（ｊ＝１、２、・・・、Ｎ）と、１つの反転ゲート回路１０と、ゲート電源１２と、１つのＰＮＰ形トランジスタ１４と、Ｎ個のダイオード１５ｊ　（ｊ＝１、２、・・・、Ｎ）と、Ｎ個のＮＰＮ形トランジスタ１６ｊ　（ｊ＝１、２、・・・、Ｎ）とで構成されている。Ｎ個のダイオード１５ｊ　（ｊ＝１、２、・・・、Ｎ）としては、素子耐圧がバッテリ電圧ＶＢ　よりも大きいものが選定されている。ゲート電源１２の負極はバッテリ１の負極と共通の電位にされている。
【００１７】
ＰＮＰ形トランジスタ１４のベースとＮ個のＮＰＮ形トランジスタ１６ｊ　（ｊ＝１、２、・・・、Ｎ）の個々のベースとには、ゲート信号１１が共通に与えられるようにされている。本例では、ＰＮＰ形トランジスタ１４のベースとＮ個のＮＰＮ形トランジスタ１６ｊ　（ｊ＝１、２、・・・、Ｎ）の個々のベースとにバッファとして反転ゲート回路１０の出力端を共通に接続し、反転ゲート回路１０の入力端にゲート信号１１を与えている。
【００１８】
ＰＮＰ形トランジスタ１４はゲートオン電流ＩＯＮを吐き出すために用いられており、そのエミッタはゲート電源１２の正極に接続され、コレクタにはＮ個のダイオード１５ｊ　（ｊ＝１、２、・・・、Ｎ）の個々のアノードが共通に接続されている。
【００１９】
Ｎ個のダイオード１５ｊ　（ｊ＝１、２、・・・、Ｎ）は回り込み防止用に用いられており、個々のカソードにＮ個のゲート抵抗５ｊ　（ｊ＝１、２、・・・、Ｎ）の個々の一端が接続されている。これらＮ個のゲート抵抗５ｊ　（ｊ＝１、２、・・・、Ｎ）の個々の他端は、Ｎ個のＭＯＳＦＥＴ４ｊ　（ｊ＝１、２、・・・、Ｎ）の個々のゲートに接続されている。言い換えれば、各ダイオード１５ｊ　（ｊ＝１、２、・・・、Ｎ）はＭＯＳＦＥＴ４ｊ　（ｊ＝１、２、・・・、Ｎ）の個々のゲート部分において、故障したＭＯＳＦＥＴのドレイン・ゲート間から侵入してくるバッテリ電圧ＶＢ　に対して逆向きとなるように挿入されている。
【００２０】
Ｎ個のＮＰＮ形トランジスタ１６ｊ　（ｊ＝１、２、・・・、Ｎ）はゲートオフ電流ＩＯＦＦ　を吸い込むために用いられており、個々のコレクタはＮ個のダイオード１５ｊ　（ｊ＝１、２、・・・、Ｎ）の個々のカソードに接続されている。個々のエミッタはゲート電源１２の負極に共通に接続されている。
【００２１】
図５に示したゲート駆動回路の動作を説明する。
【００２２】
ゲート信号１１がハイ電位の時は、反転ゲート回路１０の出力がロー電位なので、ＰＮＰ形トランジスタ１４のみがオンで、Ｎ個のＮＰＮ形トランジスタ１６ｊ　（ｊ＝１、２、・・・、Ｎ）は全てオフとなる。従って、ＭＯＳＦＥＴ並列接続回路４をオンにするゲートオン電流ＩＯＮは、ゲート電源１２からオンしたＰＮＰ形トランジスタ１４を通り、更に、ダイオード１５ｊ　とゲート抵抗５ｊ　との直列回路をこの順に通ってＮ個のＭＯＳＦＥＴ４ｊ　の個々のゲートに吐き出され、全てのＭＯＳＦＥＴ４ｊ　（ｊ＝１、２、・・・、Ｎ）のゲート・ソース間コンデンサを充電する。ゲートオン電流ＩＯＮは、近似的にＩＯＮ＝ＶＧ　・Ｎ／ｒｇ　［Ａ］で与えられる。ＶＧ　はゲート電圧、ｒｇ　は個々のゲート抵抗５ｊ　の抵抗値とする。
【００２３】
逆に、ゲート信号１１がロー電位の時は、反転ゲート回路１０の出力がハイ電位なので、ＰＮＰ形トランジスタ１４のみがオフで、Ｎ個のＮＰＮ形トランジスタ１６ｊ　（ｊ＝１、２、・・・、Ｎ）は全てオンとなる。従って、ＭＯＳＦＥＴ並列接続回路４をオフにするゲートオフ電流ＩＯＦＦ　は、Ｎ個のＭＯＳＦＥＴ４ｊ　の個々のゲートからゲート抵抗５ｊ　を通ってＮ個のＮＰＮ形トランジスタ１６ｊ　に個々に吸い込まれ、全てのＭＯＳＦＥＴ４ｊ　（ｊ＝１、２、・・・、Ｎ）のゲート・ソース間コンデンサを放電させる。
【００２４】
今、Ｎ個のＭＯＳＦＥＴ４ｊ　（ｊ＝１、２、・・・、Ｎ）のうち、任意の１つのＭＯＳＦＥＴが何らかの原因で故障し、図６に示すようにドレイン・ゲート間がショートしたとする。
【００２５】
この場合、故障したＭＯＳＦＥＴ４ｊ　のドレイン・ゲート間からバッテリ電圧ＶＢ　が侵入してきても、各ゲートに挿入されているバッテリ電圧ＶＢ　に対して逆向きのダイオード１５ｊ　によりカットされる（図６中の×印１７参照）。従って、各ＭＯＳＦＥＴ４ｊ　（ｊ＝１、２、・・・、Ｎ）のゲート・ソース間絶対最大定格ＶＧＳＳ　がバッテリ電圧ＶＢ　より低く（ＶＧＳＳ　＜ＶＢ　）ても、残りＮ−１個のＭＯＳＦＥＴは故障することなく正常に動作し、モータ２を制御することができる。
【００２６】
上記の説明では制御対象が電動車両のモータ２であるが、これに限らず、ＭＯＳＦＥＴ並列接続回路４のデューティ（或る周期におけるオン時間）の変化で制御可能な電気機器であれば何でも良い。
【００２７】
なお、図２〜図６において、ＭＯＳＦＥＴ４ｊ　（ｊ＝１、２、・・・、Ｎ）のドレイン・ソース間に並列で接続されているダイオードは、サージ吸収用のものである。
【００２８】
【発明の効果】
以上詳細に説明したように、本発明によれば、ＭＯＳＦＥＴ並列接続回路を構成するＮ個のＭＯＳＦＥＴのゲート部にＮ個のダイオードとＮ個のＮＰＮ形トランジスタを配置し、Ｎ個のダイオードを介してＮ個のＭＯＳＦＥＴのゲートにＰＮＰ形トランジスタからゲートオン電流を吐き出すとともに、故障したＭＯＳＦＥＴからの回り込みをＮ個のダイオードにより阻止し、Ｎ個のＮＰＮ形トランジスタによりＮ個のＭＯＳＦＥＴのゲートからゲートオフ電流を吸い込むように制御回路を構成したので、たとえ１個のＭＯＳＦＥＴが故障しても、残りＮ−１個のＭＯＳＦＥＴは連鎖的に故障（全故障）することなく、正常に機能させることができる。
【図面の簡単な説明】
【図１】電動車両の走行主回路（直巻モータ駆動回路）を示す図。
【図２】ＭＯＳＦＥＴ並列接続回路の例を示す図。
【図３】従来のＭＯＳＦＥＴ並列接続回路を用いた走行主回路とそのゲート駆動回路とを示す図。
【図４】従来のＭＯＳＦＥＴ並列接続時の回り込みによる全故障を示す図。
【図５】本発明の実施の形態（ＭＯＳＦＥＴ並列接続回路有する制御回路）を示す図。
【図６】本発明の実施の形態によるＭＯＳＦＥＴ並列接続時の回り込み防止を示す図。
【符号の説明】
１　バッテリ
２　モータ（制御対象の電気機器）
３　スイッチング素子
４　ＭＯＳＦＥＴ並列接続回路
４ｊ　（ｊ＝１、２、・・・、Ｎ）　ＭＯＳＦＥＴ
５ｊ　（ｊ＝１、２、・・・、Ｎ）　ゲート抵抗
１０　反転ゲート回路
１１　ゲート信号
１２　ゲート電源
１４　ＰＮＰ形トランジスタ
１５ｊ　（ｊ＝１、２、・・・、Ｎ）　ダイオード
１６ｊ　（ｊ＝１、２、・・・、Ｎ）　ＮＰＮ形トランジスタ
１７　バッテリ電圧侵入阻止を示す印
ＩＯＮ　ゲートオン電流
ＩＯＦＦ　ゲートオフ電流
Ｄ　ドレイン
Ｇ　ゲート
Ｓ　ソース
【図１】
2004072811.tif 000003
【図２】
2004072811.tif 000004
【図３】
2004072811.tif 000005
【図４】
2004072811.tif 000006
【図５】
2004072811.tif 000007
【図６】
2004072811.tif 000008