(57)【要約】【課題】位置合わせマークとそれ以外の領域とのコントラストを高め、位置合わせマークの認識性を向上させる。【解決手段】半導体素子２１と、半導体素子２１上に配列された複数の半導体素子電極２２と、半導体素子２１の表面を被覆保護するパッシベーション膜２３と、パッシベーション膜２３に形成され半導体素子電極２２の上を開口する第１の開口部２４と、半導体素子電極２２の上に形成された金属膜２５と、金属膜２５の上に形成された電解めっきバンプ２７と、パッシベーション膜２３上に形成された第１の位置合わせマーク２６とを備えた。これにより、第１の位置合わせマーク２６とそれ以外の領域のコントラストを強めることができ、ＣＯＧ実装時の第１の位置合わせマーク２６の認識性を効果的に向上することができる。【選択図】        図１
2004319549.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、前記半導体素子上に配列された複数の半導体素子電極と、前記半導体素子の表面を被覆保護するパッシベーション膜と、前記パッシベーション膜に形成され前記半導体素子電極の上を開口する第１の開口部と、前記半導体素子電極の上に形成された金属膜と、前記金属膜の上に形成された電解めっきバンプと、前記パッシベーション膜上に形成された第１の位置合わせマークとを備えた半導体装置。
【請求項２】
半導体素子と、前記半導体素子上に配列された複数の半導体素子電極と、前記半導体素子の表面を被覆保護するパッシベーション膜と、前記パッシベーション膜に形成され前記半導体素子電極の上を開口する第１の開口部と、前記パッシベーション膜の第１の開口部以外の前記パッシベーション膜上に形成された保護樹脂と、前記半導体素子電極の上に形成された金属膜と、前記金属膜の上に形成された電解めっきバンプと、前記保護樹脂上に形成された第１の位置合わせマークとを備えた半導体装置。
【請求項３】
半導体素子と、前記半導体素子上に配列された複数の半導体素子電極と、前記半導体素子上に配列された第２の位置合わせマークと、前記半導体素子の表面と前記第２の位置合わせマークを被覆保護するパッシベーション膜と、前記パッシベーション膜に形成され前記半導体素子電極の上を開口する第１の開口部と、前記半導体素子電極の上に形成された金属膜と、前記金属膜の上に形成された電解めっきバンプと、前記パッシベーション膜上に形成された第１の位置合わせマークとを備え、前記第１の位置合わせマークは前記第２の位置合わせマークの上に重なって配置され、かつ前記第２の位置合わせマークが前記第１の位置合わせマークより大きいことを特徴とする半導体装置。
【請求項４】
前記パッシベーション膜に第２の開口部が形成され、前記第２の位置合わせマークと前記第１の位置合わせマークは前記第２の開口部を経由して接合している請求項３記載の半導体装置。
【請求項５】
半導体素子と、前記半導体素子上に配列された複数の半導体素子電極と、前記半導体素子上に配列された第２の位置合わせマークと、前記半導体素子の表面と前記第２の位置合わせマークを被覆保護するパッシベーション膜と、前記パッシベーション膜に形成され前記半導体素子電極の上を開口する第１の開口部と、前記パッシベーション膜の第１の開口部以外の前記パッシベーション膜上に形成された保護樹脂と、前記半導体素子電極の上に形成された金属膜と、前記金属膜の上に形成された電解めっきバンプと、前記保護樹脂上に形成された第１の位置合わせマークとを備え、前記第１の位置合わせマークは前記第２の位置合わせマークの上に重なって配置され、かつ前記第２の位置合わせマークが前記第１の位置合わせマークより大きいことを特徴とする半導体装置。
【請求項６】
表面に第１の開口部を有するパッシベーション膜が形成され、前記パッシベーション膜の第１の開口部に半導体素子電極が形成された半導体ウエーハを準備する工程と、前記半導体ウエーハの表面に金属膜を形成する工程と、前記半導体素子電極に対応する前記金属膜上に開口部を有するめっきレジストを形成する工程と、電解めっき法を用いて前記金属膜にめっき電流を流すことにより、前記めっきレジストの開口部の前記金属膜上に電解めっきバンプを形成する電解めっき工程と、前記めっきレジストを除去した後、前記金属膜上に第１の位置合わせマークのマスクパターンを持つエッチングレジストを形成する工程と、前記電解めっきバンプと前記エッチングレジストをマスクとして前記金属膜の露出部分をエッチングして前記金属膜の不要部分を除去すると同時に前記金属膜で前記第１の位置合わせマークを形成する工程とを含む半導体装置の製造方法。
【請求項７】
前記第１の位置合わせマークのマスクパターンを持つエッチングレジストの材料はネガ型感光性レジストである請求項６記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ガラス基板を使用したＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）実装に用いるバンプ電極と位置合わせマークを備えた半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化、高機能化及び半導体素子プロセスの微細化に伴い、ＣＯＧ実装に用いるバンプ電極を備えた半導体装置も微細化、狭端子ピッチ化が要望されている。
【０００３】
バンプ電極を備えた半導体装置をＣＯＧ基板に実装する場合、半導体装置と基板との位置合わせを行うために半導体装置に位置合わせマークを設ける。
【０００４】
可とう性のフィルムに半導体装置を実装するＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）実装や、可とう性のある配線リードボンディングにより半導体装置を実装するＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）実装用としては、バンプ電極を形成する工程で位置合わせ専用のバンプも同時に形成して実装時の位置合わせに使用する例が提案されている（例えば特許文献１）。
【０００５】
しかしながら、可とう性の無いガラス基板を使用するＣＯＧ実装では、電気的に接合が必要なバンプ電極以外の突起は、ＣＯＧの実装歩留を低下させる要因となるため、なるべくバンプ電極以外の突起を生じない構造が求められるため、バンプ電極と同等の高さを持つ位置合わせ専用のバンプは使用しない事が多い。
【０００６】
例えば、位置合わせ専用のバンプが、めっき高さばらつきにより周辺のバンプ電極より高く形成された場合、周辺のバンプ電極の接合不良の要因となる。
【０００７】
一方、突起を生じない位置合わせマークとしては、例えば半導体装置のパッシベーション膜上にレーザー加工により位置合わせマークを形成した例などが提案されている（例えば特許文献２）。
【０００８】
しかしながら、この方法ではレーザーマークそのものの位置合わせ精度によりＣＯＧ実装の位置合わせ精度が悪くなるという課題がある。
【０００９】
現状のＣＯＧ実装に用いるバンプ電極を備えた半導体装置の位置合わせマークの形成方法としては、形成精度が良く工程の増加が無い点から、公知の方法として、通常は半導体素子の拡散層（たとえば配線層など）をパターンニングする際に、位置合わせマークも同時に形成する方法が一般的である。
【００１０】
以下、従来の拡散層による位置合わせマークを備えた半導体装置について図面を参照しながら説明する。
【００１１】
図１０（ａ）は位置合わせマークを備えた従来の半導体装置を示す斜視図、図１０（ｂ）は図１０（ａ）のＢ−Ｂ’間の断面図である。
【００１２】
図１０において、１は半導体素子、２は半導体素子電極、３は位置合わせマークである。ここでは位置合わせマーク３は半導体素子電極と同じ金属配線層をパターンニングして用いる。４は半導体素子１及び位置合わせマーク３を保護するパッシベーション膜、５はパッシベーション膜４に形成され半導体素子電極２上を開口する開口部、６は開口部５を経由して半導体素子電極２の表面に形成された金属膜、７は金属膜６上に形成された電解めっきバンプである。
【００１３】
次に上記の電解めっきバンプを備えた従来の半導体装置の製造方法について図１１〜図１３を参照して説明する。
【００１４】
図１１〜図１３において、１は半導体素子、２は半導体素子電極、３は位置合わせマーク、４はパッシベーション膜、５は開口部、６は金属膜、７は電解めっきバンプであり、これらは図１０と同一のものである。
【００１５】
８は半導体素子１を格子状に配列した半導体ウエーハ、９は半導体ウエーハ８上のスクライブ領域である。
【００１６】
１０は金属膜６上に形成されためっきレジスト、１１はめっきレジスト１０に形成された開口部である。
【００１７】
まず図１１（ａ）、（ｂ）に示すように半導体素子１が格子状に配列された半導体ウエーハ８を準備する。ここで図１１（ａ）は半導体ウエーハ８の全体の平面図、図１１（ｂ）は半導体ウエーハ８の部分拡大斜視図を示す。また、図１２（ａ）は半導体素子１の部分断面図を示す。
【００１８】
次に図１２（ｂ）に示すように半導体素子１のパッシベーション膜４上に金属膜６をスパッタリング法で形成した後、図１２（ｃ）に示すようにめっきレジスト１０を塗布しフォトリソグラフィ法により開口部１１を形成する。
【００１９】
次に金属膜６を陰極として電解めっきを行うことで、図１２（ｄ）に示すようにめっきレジスト１０の開口部１１に電解めっきバンプ７が形成される。
【００２０】
次に図１３（ａ）に示すようにめっきレジスト１０を除去し、その後図１３（ｂ）に示すように電解めっきバンプ７をマスクとして金属膜６をエッチング除去する。この場合、位置合わせマーク３はパッシベーション膜４に保護されているためエッチング工程で腐食することが無い。その後スクライブ領域９に沿って半導体素子１を個片化することにより図１３（ｃ）に示す電解めっきバンプ７と位置合わせマーク３を備えた半導体装置を形成する。
【００２１】
以上のような方法により従来の電解めっきバンプを備える半導体装置を製造していた。
【００２２】
【特許文献１】
特開２００３−３１６２３号公報
【特許文献２】
特開平３−１０１１４２号公報
【００２３】
【発明が解決しようとする課題】
しかしながら上記従来の半導体装置及びその製造工法では、位置合わせマークをエッチング工程などの腐食から保護するためパッシベーション膜の下に形成していることで、位置合わせマークとそれ以外の領域のコントラストが弱くなり、ＣＯＧ実装時に位置合わせマークの認識性が悪い。このため、位置合わせマークをＣＯＧ実装機が認識するための時間が増大することに起因する実装工程能力の低下や、位置合わせマークの認識そのものが不可能になることに起因する実装歩留りの低下を招くという欠点を有していた。
【００２４】
したがって、この発明の目的は、上記従来の課題を解決するもので、位置合わせマークとそれ以外の領域とのコントラストを高め、位置合わせマークの認識性を効果的に向上することができる半導体装置およびその製造方法を提供することである。
【００２５】
【課題を解決するための手段】
上記課題を解決するためにこの発明の請求項１記載の半導体装置は、半導体素子と、前記半導体素子上に配列された複数の半導体素子電極と、前記半導体素子の表面を被覆保護するパッシベーション膜と、前記パッシベーション膜に形成され前記半導体素子電極の上を開口する第１の開口部と、前記半導体素子電極の上に形成された金属膜と、前記金属膜の上に形成された電解めっきバンプと、前記パッシベーション膜上に形成された第１の位置合わせマークとを備えた。
【００２６】
このように、半導体素子と、複数の半導体素子電極と、パッシベーション膜と、パッシベーション膜の第１の開口部と、金属膜と、電解めっきバンプとを備えた半導体装置において、第１の位置合わせマークがパッシベーション膜の上に形成されているため、第１の位置合わせマークとそれ以外の領域のコントラストを強めることができ、ＣＯＧ実装時の第１の位置合わせマークの認識性を効果的に向上することができる。
【００２７】
請求項２記載の半導体装置は、半導体素子と、前記半導体素子上に配列された複数の半導体素子電極と、前記半導体素子の表面を被覆保護するパッシベーション膜と、前記パッシベーション膜に形成され前記半導体素子電極の上を開口する第１の開口部と、前記パッシベーション膜の第１の開口部以外の前記パッシベーション膜上に形成された保護樹脂と、前記半導体素子電極の上に形成された金属膜と、前記金属膜の上に形成された電解めっきバンプと、前記保護樹脂上に形成された第１の位置合わせマークとを備えた。
【００２８】
このように、半導体素子と、複数の半導体素子電極と、パッシベーション膜と、パッシベーション膜の第１の開口部と、パッシベーション膜上に形成された保護樹脂と、金属膜と、電解めっきバンプと、保護樹脂上に形成された第１の位置合わせマークとを備えているので、保護樹脂が予め形成された半導体素子に対し電解めっきバンプを形成する場合でも、第１の位置合わせマークを保護樹脂の上に形成できる。このため、第１の位置合わせマークとそれ以外の領域のコントラストを強めることができ、ＣＯＧ実装時の第１の位置合わせマークの認識性を効果的に向上することができる。
【００２９】
請求項３記載の半導体装置は、半導体素子と、前記半導体素子上に配列された複数の半導体素子電極と、前記半導体素子上に配列された第２の位置合わせマークと、前記半導体素子の表面と前記第２の位置合わせマークを被覆保護するパッシベーション膜と、前記パッシベーション膜に形成され前記半導体素子電極の上を開口する第１の開口部と、前記半導体素子電極の上に形成された金属膜と、前記金属膜の上に形成された電解めっきバンプと、前記パッシベーション膜上に形成された第１の位置合わせマークとを備え、前記第１の位置合わせマークは前記第２の位置合わせマークの上に重なって配置され、かつ前記第２の位置合わせマークが前記第１の位置合わせマークより大きい。
【００３０】
このように、半導体素子と、複数の半導体素子電極と、半導体素子上に配列された第２の位置合わせマークと、パッシベーション膜と、パッシベーション膜の第１の開口部と、金属膜と、電解めっきバンプと、パッシベーション膜上に形成された第１の位置合わせマークとを備え、第１の位置合わせマークは第２の位置合わせマークの上に重なって配置され、かつ第２の位置合わせマークが第１の位置合わせマークより大きいので、請求項１と同様の作用効果が得られる。この場合、第１の位置合わせマークを認識する場合にパッシベーション膜を透過して見える半導体素子パターンが、第２の位置合わせマークにより遮蔽されるため、第１の位置合わせマークの認識性を更に向上させる効果が得られる。
【００３１】
請求項４記載の半導体装置は、請求項３記載の半導体装置において、前記パッシベーション膜に第２の開口部が形成され、前記第２の位置合わせマークと前記第１の位置合わせマークは前記第２の開口部を経由して接合している。
【００３２】
このように、パッシベーション膜に第２の開口部が形成され、第２の位置合わせマークと第１の位置合わせマークは第２の開口部を経由して接合しているので、請求項１と同様の作用効果が得られる。この場合、第１の位置合わせマークの密着強度を向上させる効果が得られる。
【００３３】
請求項５記載の半導体装置は、半導体素子と、前記半導体素子上に配列された複数の半導体素子電極と、前記半導体素子上に配列された第２の位置合わせマークと、前記半導体素子の表面と前記第２の位置合わせマークを被覆保護するパッシベーション膜と、前記パッシベーション膜に形成され前記半導体素子電極の上を開口する第１の開口部と、前記パッシベーション膜の第１の開口部以外の前記パッシベーション膜上に形成された保護樹脂と、前記半導体素子電極の上に形成された金属膜と、前記金属膜の上に形成された電解めっきバンプと、前記保護樹脂上に形成された第１の位置合わせマークとを備え、前記第１の位置合わせマークは前記第２の位置合わせマークの上に重なって配置され、かつ前記第２の位置合わせマークが前記第１の位置合わせマークより大きい。
【００３４】
このように、半導体素子と、複数の半導体素子電極と、半導体素子上に配列された第２の位置合わせマークと、パッシベーション膜と、パッシベーション膜の第１の開口部と、パッシベーション膜上に形成された保護樹脂と、金属膜と、電解めっきバンプと、保護樹脂上に形成された第１の位置合わせマークとを備え、第１の位置合わせマークは第２の位置合わせマークの上に重なって配置され、かつ第２の位置合わせマークが第１の位置合わせマークより大きいので、保護樹脂が予め形成された半導体素子に対し電解めっきバンプを形成する場合でも、第１の位置合わせマークを保護樹脂の上に形成できる。このため、第１の位置合わせマークとそれ以外の領域のコントラストを強めることができ、請求項２と同様の効果が得られる。この場合、第１の位置合わせマークを認識する場合に、パッシベーション膜を透過して見える半導体素子パターンが、第２の位置合わせマークにより遮蔽されるため、第１の位置合わせマークの認識性を更に向上させる効果が得られる。
【００３５】
請求項６記載の半導体装置の製造方法は、表面に第１の開口部を有するパッシベーション膜が形成され、前記パッシベーション膜の第１の開口部に半導体素子電極が形成された半導体ウエーハを準備する工程と、前記半導体ウエーハの表面に金属膜を形成する工程と、前記半導体素子電極に対応する前記金属膜上に開口部を有するめっきレジストを形成する工程と、電解めっき法を用いて前記金属膜にめっき電流を流すことにより、前記めっきレジストの開口部の前記金属膜上に電解めっきバンプを形成する電解めっき工程と、前記めっきレジストを除去した後、前記金属膜上に第１の位置合わせマークのマスクパターンを持つエッチングレジストを形成する工程と、前記電解めっきバンプと前記エッチングレジストをマスクとして前記金属膜の露出部分をエッチングして前記金属膜の不要部分を除去すると同時に前記金属膜で前記第１の位置合わせマークを形成する工程とを含む。
【００３６】
このように、電解めっき法を用いて金属膜にめっき電流を流すことにより、めっきレジストの開口部の金属膜上に電解めっきバンプを形成する電解めっき工程と、めっきレジストを除去した後、金属膜上に第１の位置合わせマークのマスクパターンを持つエッチングレジストを形成する工程と、電解めっきバンプとエッチングレジストをマスクとして金属膜の露出部分をエッチングして金属膜の不要部分を除去すると同時に金属膜で第１の位置合わせマークを形成する工程とを含むので、電解めっき用の金属膜を利用して第１の位置合わせマークを形成することができる。このため、第１の位置合わせマークを形成するために別途金属膜を製膜する工程が不要になり低コストの製品を実現することができる。
【００３７】
請求項７記載の半導体装置の製造方法は、請求項６記載の半導体装置の製造方法において、前記第１の位置合わせマークのマスクパターンを持つエッチングレジストの材料はネガ型感光性レジストである。
【００３８】
このように、第１の位置合わせマークのマスクパターンを持つエッチングレジストの材料はネガ型感光性レジストであるので、請求項６と同様の効果が得られ、この場合、エッチングレジストに第１の位置合わせマークのマスクパターンを露光する工程で、第１の位置合わせマーク部以外の部分であるめっきバンプ部には露光光線を照射する必要がない。このため、めっきバンプによる反射・散乱や遮光によりエッチングレジストに不要な部分が形成されることを防止する効果が得られる。
【００３９】
【発明の実施の形態】
この発明の第１の実施の形態を図１に基づいて説明する。図１（ａ）は本発明の第１の実施の形態の半導体装置を示す斜視図、図１（ｂ）は図１（ａ）のＡ−Ａ’間の断面図である。
【００４０】
図１において、２１は半導体素子、２２は半導体素子電極、２３はパッシベーション膜、２４はパッシベーション膜２３に形成され半導体素子電極２２上を開口する第１の開口部、２５は第１の開口部２４を経由して半導体素子電極２２の表面に形成された金属膜、２６は金属膜２５を加工してパッシベーション膜２３上に形成された第１の位置合わせマーク、２７は金属膜２５上に形成された電解めっきバンプである。半導体素子電極２２は半導体素子２１上に複数配列されている。パッシベーション膜２３は半導体素子２１の表面を被覆保護する。
【００４１】
以上のように本発明の第１の実施形態によれば、第１の位置合わせマーク２６がパッシベーション膜２３上に形成されているため、第１の位置合わせマーク２６とそれ以外の領域のコントラストを強めることができ、ＣＯＧ実装時の第１の位置合わせマーク２６の認識性を効果的に向上することができる。
【００４２】
次に本発明の第１の実施形態にかかる半導体装置の製造方法について図２〜図５を参照して説明する。
【００４３】
図２〜図５において、２１は半導体素子、２２は半導体素子電極、２３はパッシベーション膜、２４は第１の開口部、２５は金属膜、２６は第１の位置合わせマーク、２７は電解めっきバンプであり、これらは図１と同一のものである。
【００４４】
２８は半導体素子２１を格子状に配列した半導体ウエーハ、２９は半導体ウエーハ２８上のスクライブ領域である。
【００４５】
３０は金属膜６上に形成されためっきレジスト、３１はめっきレジスト３０に形成された第３の開口部、３２はエッチングレジスト、３３はエッチングレジストを露光する露光光線、３４は露光光線３３を遮光する露光マスク、３５はエッチングレジスト３２を露光現像して形成したエッチングマスクである。
【００４６】
まず図２（ａ）、（ｂ）に示すように、半導体素子２１が格子状に配列された半導体ウエーハ２８を準備する。ここで図２（ａ）は半導体ウエーハ２８の全体の平面図、図２（ｂ）は半導体ウエーハ２８の部分拡大斜視図を示す。また、図３（ａ）は半導体素子２１の部分断面図を示す。図３（ａ）に示すように表面に第１の開口部２４を有するパッシベーション膜２３が形成され、パッシベーション膜２３の第１の開口部２４に半導体素子電極２２が形成されている。
【００４７】
次に図３（ｂ）に示すように半導体ウエーハ２８の表面において半導体素子２１のパッシベーション膜２３上に金属膜２５をスパッタリング法で形成した後、図３（ｃ）に示すようにめっきレジスト３０を塗布し図３（ｄ）に示すようにフォトリソグラフィ法により第３の開口部３１を形成する。第３の開口部３１は、半導体素子電極２２に対応する金属膜２５上に位置する。
【００４８】
ここで一般的な半導体ウエーハの材料として、半導体素子電極２２の材料にはＡｌ、Ａｌ−ＳｉもしくはＡｌ−Ｓｉ−Ｃｕを用い、パッシベーション膜２３にはＳｉＮを用いる。
【００４９】
また、金属膜２５は２層構成とする。金属膜２５の下層としては半導体素子電極２２の材料（前述のＡｌ、Ａｌ−ＳｉもしくはＡｌ−Ｓｉ−Ｃｕ）が電解めっきバンプ２７の材料（ここでは後述のようにＡｕを用いる）に拡散することを防止するバリアとしての役割を持ち、かつ半導体素子電極２２及びパッシベーション膜２３との密着性などの観点からＴｉ−Ｗを用いる。金属膜２５の上層としては電解めっき時の導電性の確保と電解めっき液（ここでは電解Ａｕめっき液を使用する）のめっき下地金属としての観点からＡｕを用いる。
【００５０】
次に金属膜２５を陰極としてＡｕめっき液による電解めっきを行うことで、図４（ａ）に示すようにめっきレジスト３０の第３の開口部３１にＡｕによる電解めっきバンプ２７を形成される。
【００５１】
その後、図４（ｂ）に示すようにめっきレジスト３０を除去する。
【００５２】
次に図４（ｃ）に示すように金属膜２５上にエッチングレジスト３２を塗布し露光マスク３４を用い露光光線３３で露光し、不要部分を現像することで図４（ｄ）に示すようエッチングマスク３５を形成する。エッチングマスク３５は第１の位置合わせマーク２６のマスクパターンとなる。
【００５３】
ここではエッチングレジスト３２として露光光線３３が照射された部分が現像後に残るネガ型感光性レジストを用いる。このため、めっきバンプ２７部は露光マスク３４で遮光されることで露光光線３３は照射されないため、露光光線３３がめっきバンプ２７に反射・散乱したり、遮光されることでエッチングレジスト３２に不要な部分を形成することが無い。
【００５４】
また、ここではエッチングレジスト３２の厚みを電解めっきバンプ２７の高さより薄く塗布しているが、エッチングレジスト３２の厚みと電解めっきバンプ２７の高さは同等もしくはエッチングレジスト３２の厚みが電解めっきバンプ２７の高さより厚くても良い。
【００５５】
次に図５（ａ）に示すように電解めっきバンプ２７とエッチングマスク３５をマスクとし、金属膜２５の不要部分をエッチング除去すると同時に金属膜２５で第１の位置合わせマーク２６を形成する。次に図５（ｂ）に示すようにエッチングマスク３５を除去する。
【００５６】
金属層２５の上層であるＡｕのエッチング液としては金属層２５の下層であるＴｉ−Ｗとエッチングマスク３５を溶解しない溶液としてここではヨウ素とヨウ化カリウム及び酢酸からなる混合溶液を用いる。また、金属膜２５の下層であるＴｉ−Ｗのエッチング液としてはパッシベーション膜２３とエッチングマスク３５を溶解しない溶液としてここでは過酸化水素水を用いる。
【００５７】
その後スクライブ領域２９に沿って半導体素子２１を個片化することにより図５（ｃ）に示す電解めっきバンプ２７と位置合わせマーク２６を備えた半導体装置を形成する。
【００５８】
以上のように本発明の第１の実施形態にかかる半導体装置の製造方法によれば、電解めっき用の金属膜２５を利用して第１の位置合わせマーク２６を形成するため、第１の位置合わせマーク２６を形成するために別途金属膜を製膜する工程が不要になり低コストの製品を実現することができる。
【００５９】
また、エッチングレジスト３２にネガ型感光性レジストを用いることで、エッチングレジスト３２を露光する工程でめっきバンプ２７部には露光光線３３を照射する必要がない為、めっきバンプ２７による露光光線３３の反射・散乱や遮光によりエッチングレジスト３２に不要な部分が形成されることを防止する効果が得られ、高歩留の製品を実現することができる。
【００６０】
この発明の第２の実施の形態を図６に基づいて説明する。図６（ａ）は本発明の第２の実施の形態の半導体装置を示す斜視図、図６（ｂ）は図６（ａ）のＡ−Ａ’間の断面図である。
【００６１】
図６において、２１は半導体素子、２２は半導体素子電極、２３はパッシベーション膜、２４はパッシベーション膜２３に形成され半導体素子電極２２上を開口する第１の開口部、２５は第１の開口部２４を経由して半導体素子電極２２の表面に形成された金属膜、４１はパッシベーション膜２３の第１の開口部２４以外の領域に形成された保護樹脂、２６は金属膜２５を加工して保護樹脂４１上に形成された第１の位置合わせマーク、２７は金属膜２５上に形成された電解めっきバンプである。半導体素子電極２２は半導体素子２１上に複数配列されている。パッシベーション膜２３は半導体素子２１の表面を被覆保護する。
【００６２】
以上のように本発明の第２の実施形態によれば、保護樹脂４１が予め形成された半導体素子２１に対し電解めっきバンプ２７を形成する場合でも、第１の位置合わせマーク２６を保護樹脂４１の上に形成できるため、第１の位置合わせマーク２６とそれ以外の領域のコントラストを強めることができ、ＣＯＧ実装時の第１の位置合わせマーク２６の認識性を効果的に向上することができる。
【００６３】
この発明の第３の実施の形態を図７に基づいて説明する。図７（ａ）は本発明の第３の実施の形態の半導体装置を示す斜視図、図７（ｂ）は図７（ａ）のＡ−Ａ’間の断面図である。
【００６４】
図７において、２１は半導体素子、２２は半導体素子電極、４２は第２の位置合わせマークである。第２の位置合わせマーク４２は半導体素子２１上に配列され、ここでは半導体素子電極２２と同じ金属配線層を用いる。２３はパッシベーション膜、２４はパッシベーション膜２３に形成され半導体素子電極２２上を開口する第１の開口部、２５は第１の開口部２４を経由して半導体素子電極２２の表面に形成された金属膜、２６は金属膜２５を加工してパッシベーション膜２３上に形成された第１の位置合わせマーク、２７は金属膜２５上に形成された電解めっきバンプである。半導体素子電極２２は半導体素子２１上に複数配列されている。パッシベーション膜２３は半導体素子２１の表面と第２の位置合わせマーク４２を被覆保護する。
【００６５】
第１の位置合わせマーク２６は第２の位置合わせマーク４２の上に重なって配置され、かつ第２の位置合わせマーク４２が第１の位置合わせマーク２６より大きいことを特徴とする。
【００６６】
以上のように本発明の第３の実施形態によれば、本発明の第１の実施形態と同様の効果が得られ、第１の位置合わせマーク２６を認識する場合にパッシベーション膜２３を透過して見える半導体素子パターンが、第２の位置合わせマーク４２により遮蔽されるため、第１の位置合わせマーク２６の認識性を更に向上させる効果が得られる。
【００６７】
この発明の第４の実施の形態を図８に基づいて説明する。図８（ａ）は本発明の第４の実施の形態の半導体装置を示す斜視図、図８（ｂ）は図８（ａ）のＡ−Ａ’間の断面図である。
【００６８】
図８において、２１は半導体素子、２２は半導体素子電極、４２は第２の位置合わせマークである。第２の位置合わせマーク４２は半導体素子２１上に配列され、ここでは半導体素子電極と同じ金属配線層を用いる。２３はパッシベーション膜、２４はパッシベーション膜２３に形成され半導体素子電極２２上を開口する第１の開口部、２５は第１の開口部２４を経由して半導体素子電極２２の表面に形成された金属膜、２６は金属膜２５を加工してパッシベーション膜２３上に形成された第１の位置合わせマーク、２７は金属膜２５上に形成された電解めっきバンプである。半導体素子電極２２は半導体素子２１上に複数配列されている。パッシベーション膜２３は半導体素子２１の表面と第２の位置合わせマーク４２を被覆保護する。
【００６９】
第３の実施形態と同様に第１の位置合わせマーク２６は第２の位置合わせマーク４２の上に重なって配置され、かつ第２の位置合わせマーク４２が第１の位置合わせマーク２６より大きい。また、パッシベーション膜２３に第２の開口部４３が形成され、第２の位置合わせマーク４２と第１の位置合わせマーク２６は第２の開口部４３を経由して接合している。
【００７０】
以上のように本発明の第４の実施形態によれば、本発明の第１の実施形態と同様の効果が得られ、この場合、第１の位置合わせマーク２６が第２の位置合わせマーク４２と接合されているため第１の位置合わせマーク２６の密着強度を向上させる効果が得られる。
【００７１】
この発明の第５の実施の形態を図９に基づいて説明する。図９（ａ）は本発明の第５の実施の形態の半導体装置を示す斜視図、図９（ｂ）は図９（ａ）のＡ−Ａ’間の断面図である。
【００７２】
図９において、２１は半導体素子、２２は半導体素子電極、４２は第２の位置合わせマークである。第２の位置合わせマーク４２は半導体素子２１上に配列され、ここでは半導体素子電極と同じ金属配線層を用いる。２３はパッシベーション膜、２４はパッシベーション膜２３に形成され半導体素子電極２２上を開口する第１の開口部、２５は第１の開口部２４を経由して半導体素子電極２２の表面に形成された金属膜、４１はパッシベーション膜２３の第１の開口部２４以外の領域に形成された保護樹脂、２６は金属膜２５を加工して保護樹脂４１上に形成された第１の位置合わせマーク、２７は金属膜２５上に形成された電解めっきバンプである。半導体素子電極２２は半導体素子２１上に複数配列されている。パッシベーション膜２３は半導体素子２１の表面と第２の位置合わせマーク４２を被覆保護する。
【００７３】
第１の位置合わせマーク２６は第２の位置合わせマーク４２の上に重なって配置され、かつ第２の位置合わせマーク４２が第１の位置合わせマーク２６より大きい。
【００７４】
以上のように本発明の第５の実施形態によれば、保護樹脂４１が予め形成された半導体素子２１に対し電解めっきバンプ２７を形成する場合でも、第１の位置合わせマーク２６を保護樹脂４１の上に形成できるため、第１の位置合わせマーク２６とそれ以外の領域のコントラストを強めることができるとともに、第１の位置合わせマーク２６を認識する場合にパッシベーション膜２３を透過して見える半導体素子パターンが、第２の位置合わせマーク４２により遮蔽されるため、第１の位置合わせマーク２６の認識性を更に向上させる効果が得られる。
【００７５】
【発明の効果】
この発明の請求項１記載の半導体装置によれば、半導体素子と、複数の半導体素子電極と、パッシベーション膜と、パッシベーション膜の第１の開口部と、金属膜と、電解めっきバンプとを備えた半導体装置において、第１の位置合わせマークがパッシベーション膜の上に形成されているため、第１の位置合わせマークとそれ以外の領域のコントラストを強めることができ、ＣＯＧ実装時の第１の位置合わせマークの認識性を効果的に向上することができる。
【００７６】
この発明の請求項２記載の半導体装置によれば、半導体素子と、複数の半導体素子電極と、パッシベーション膜と、パッシベーション膜の第１の開口部と、パッシベーション膜上に形成された保護樹脂と、金属膜と、電解めっきバンプと、保護樹脂上に形成された第１の位置合わせマークとを備えているので、保護樹脂が予め形成された半導体素子に対し電解めっきバンプを形成する場合でも、第１の位置合わせマークを保護樹脂の上に形成できる。このため、第１の位置合わせマークとそれ以外の領域のコントラストを強めることができ、ＣＯＧ実装時の第１の位置合わせマークの認識性を効果的に向上することができる。
【００７７】
この発明の請求項３記載の半導体装置によれば、半導体素子と、複数の半導体素子電極と、半導体素子上に配列された第２の位置合わせマークと、パッシベーション膜と、パッシベーション膜の第１の開口部と、金属膜と、電解めっきバンプと、パッシベーション膜上に形成された第１の位置合わせマークとを備え、第１の位置合わせマークは第２の位置合わせマークの上に重なって配置され、かつ第２の位置合わせマークが第１の位置合わせマークより大きいので、請求項１と同様の作用効果が得られる。この場合、第１の位置合わせマークを認識する場合にパッシベーション膜を透過して見える半導体素子パターンが、第２の位置合わせマークにより遮蔽されるため、第１の位置合わせマークの認識性を更に向上させる効果が得られる。
【００７８】
請求項４では、パッシベーション膜に第２の開口部が形成され、第２の位置合わせマークと第１の位置合わせマークは第２の開口部を経由して接合しているので、請求項１と同様の作用効果が得られる。この場合、第１の位置合わせマークの密着強度を向上させる効果が得られる。
【００７９】
この発明の請求項５記載の半導体装置によれば、半導体素子と、複数の半導体素子電極と、半導体素子上に配列された第２の位置合わせマークと、パッシベーション膜と、パッシベーション膜の第１の開口部と、パッシベーション膜上に形成された保護樹脂と、金属膜と、電解めっきバンプと、保護樹脂上に形成された第１の位置合わせマークとを備え、第１の位置合わせマークは第２の位置合わせマークの上に重なって配置され、かつ第２の位置合わせマークが第１の位置合わせマークより大きいので、保護樹脂が予め形成された半導体素子に対し電解めっきバンプを形成する場合でも、第１の位置合わせマークを保護樹脂の上に形成できる。このため、第１の位置合わせマークとそれ以外の領域のコントラストを強めることができ、請求項２と同様の効果が得られる。この場合、第１の位置合わせマークを認識する場合に、パッシベーション膜を透過して見える半導体素子パターンが、第２の位置合わせマークにより遮蔽されるため、第１の位置合わせマークの認識性を更に向上させる効果が得られる。
【００８０】
この発明の請求項６記載の半導体装置の製造方法によれば、電解めっき法を用いて金属膜にめっき電流を流すことにより、めっきレジストの開口部の金属膜上に電解めっきバンプを形成する電解めっき工程と、めっきレジストを除去した後、金属膜上に第１の位置合わせマークのマスクパターンを持つエッチングレジストを形成する工程と、電解めっきバンプとエッチングレジストをマスクとして金属膜の露出部分をエッチングして金属膜の不要部分を除去すると同時に金属膜で第１の位置合わせマークを形成する工程とを含むので、電解めっき用の金属膜を利用して第１の位置合わせマークを形成することができる。このため、第１の位置合わせマークを形成するために別途金属膜を製膜する工程が不要になり低コストの製品を実現することができる。
【００８１】
請求項７では、第１の位置合わせマークのマスクパターンを持つエッチングレジストの材料はネガ型感光性レジストであるので、請求項６と同様の効果が得られ、この場合、エッチングレジストに第１の位置合わせマークのマスクパターンを露光する工程で、第１の位置合わせマーク部以外の部分であるめっきバンプ部には露光光線を照射する必要がない。このため、めっきバンプによる反射・散乱や遮光によりエッチングレジストに不要な部分が形成されることを防止する効果が得られ、高歩留の製品を実現することができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の第１の実施形態の半導体装置を示す斜視図、（ｂ）はそのＡ−Ａ’間の断面図である。
【図２】（ａ）は本発明の第１の実施形態の半導体ウエーハの全体の平面図、（ｂ）は半導体ウエーハの部分拡大斜視図である。
【図３】本発明の第１の実施形態の半導体装置の製造方法を示す工程断面図である。
【図４】本発明の第１の実施形態の半導体装置の製造方法を示す工程断面図である。
【図５】（ａ），（ｂ）は本発明の第１の実施形態の半導体装置の製造方法を示す工程断面図、（ｃ）は斜視図である。
【図６】（ａ）は本発明の第２の実施形態の半導体装置を示す斜視図、（ｂ）は断面図である。
【図７】（ａ）は本発明の第３の実施形態の半導体装置を示す斜視図、（ｂ）は断面図である。
【図８】（ａ）は本発明の第４の実施形態の半導体装置を示す斜視図、（ｂ）は断面図である。
【図９】（ａ）は本発明の第５の実施形態の半導体装置を示す斜視図、（ｂ）は断面図である。
【図１０】（ａ）は従来の半導体装置を示す斜視図、（ｂ）はそのＢ−Ｂ’間の断面図である。
【図１１】（ａ）は従来の半導体ウエーハの全体の平面図、（ｂ）は半導体ウエーハの部分拡大斜視図である。
【図１２】従来の半導体装置の製造方法を示す工程断面図である。
【図１３】（ａ），（ｂ）は従来の半導体装置の製造方法を示す工程断面図、（ｃ）は斜視図である。
【符号の説明】
１  半導体素子
２  半導体素子電極
３  第１の位置合わせマーク
４  パッシベーション膜
５  第１の開口部
６  金属膜
７  電解めっきバンプ
８  半導体ウエーハ
９  スクライブ領域
１０  めっきレジスト
１１  開口部
２１  半導体素子
２２  半導体素子電極
２３  パッシベーション膜
２４  第１の開口部
２５  金属膜
２６  第１の位置合わせマーク
２７  電解めっきバンプ
２８  半導体ウエーハ
２９  スクライブ領域
３０  めっきレジスト
３１  第３の開口部
３２  エッチングレジスト
３３  露光光線
３４  露光マスク
４１  保護樹脂
４２  第２の位置合わせマーク
４３  第２の開口部
【図１】
2004319549.tif 000003
【図２】
2004319549.tif 000004
【図３】
2004319549.tif 000005
【図４】
2004319549.tif 000006
【図５】
2004319549.tif 000007
【図６】
2004319549.tif 000008
【図７】
2004319549.tif 000009
【図８】
2004319549.tif 000010
【図９】
2004319549.tif 000011
【図１０】
2004319549.tif 000012
【図１１】
2004319549.tif 000013
【図１２】
2004319549.tif 000014
【図１３】
2004319549.tif 000015