(57)【要約】【課題】二次元的な信号処理を行う演算機能を備えた表示装置を実現することを目的とする。【解決手段】画素（１，１）…に対応して設けられた駆動素子Ｄと画素（１，１）…に対応して設けられた演算手段Ｃと駆動素子Ｄに表示データ信号を供給するデータ信号線ＤＬと駆動素子Ｄに走査信号を供給する走査信号線ＳＬとを備え、駆動素子Ｄにはデータ信号線ＤＬから演算手段Ｃを介して表示データ信号が供給され、演算手段Ｃは当該演算手段Ｃに対応する画素の表示データ信号と当該演算手段Ｃに対応する画素に対してデータ信号線ＤＬが伸びる方向に配置された少なくとも一つの画素の表示データ信号と当該演算手段Ｃに対応する画素に対して走査信号線ＳＬが伸びる方向に配置された少なくとも一つの画素の表示データ信号とに基づいて演算を行う表示装置とする。【選択図】  図１
2004157435.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配列された複数の画素のそれぞれに対応して設けられた駆動素子と、
前記複数の画素のそれぞれに対応して設けられた演算手段と、
前記駆動素子に表示データ信号を供給するデータ信号線と、
前記駆動素子に走査信号を供給する走査信号線とを備え、
前記駆動素子には、前記データ信号線から前記演算手段を介して表示データ信号が供給され、
前記演算手段は、当該演算手段に対応する画素の表示データ信号と、当該演算手段に対応する画素に対してマトリクス配列の一方の方向に配置された少なくとも一つの他の画素の表示データ信号と、当該演算手段に対応する画素に対してマトリクス配列の他方の方向に配置された少なくとも一つの他の画素の表示データ信号とに基づいて演算を行うことを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置において、
前記演算手段は、入力部と該入力部に入力された信号に基づいて演算を行う演算部と前記入力部又は前記演算部からの出力を前記駆動素子に出力する出力部とを含み、
前記入力部には、複数のデータ信号線が接続されると共に表示データ信号の入力制御用の制御信号を供給する入力制御線が接続されて、前記入力部に接続された複数のデータ信号線から供給される複数の表示データに基づいて前記演算部で演算を行うことを特徴とする表示装置。
【請求項３】
請求項１又は２に記載の表示装置において、
前記演算手段の出力部は、当該演算手段に対応する画素の駆動素子に表示データ信号を供給するデータ信号線へ、演算結果に基づく表示データ信号を出力することを特徴とする表示装置。
【請求項４】
請求項１から３のいずれか１項に記載の表示装置において、前記演算手段の出力部には前記走査線信号線が接続されることを特徴とする表示装置。
【請求項５】
請求項１から４のいずれか１項に記載の表示装置において、前記演算手段の少なくとも一部は前記駆動素子が形成された基板に形成されていることを特徴とする表示装置。
【請求項６】
請求項１から５のいずれか１項に記載の表示装置において、前記演算手段の入力部には、当該演算手段に対応する画素の駆動素子に供給される表示データ信号と他の少なくとも一つの画素の駆動素子に供給される表示データ信号とが入力され、
該入力された複数の表示データ信号に基づいて当該演算手段の演算部で閾値演算、平均演算又は比較演算を行うことを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、演算機能を備えた表示装置に関するものである。
【０００２】
【従来の技術】
従来の演算機能を備えた表示装置として、図３〜５に示すようなものがある（例えば、特許文献１参照。）。なお、図３は液晶表示装置の表示エリアにおける一画素の要部を示す図であり、図４はその装置の一方の基板の構造を示す斜視図であり、図５はその断面図である。
【０００３】
図３〜５に示される液晶表示装置１０１は、対向配置された第１基板１０５と第２基板１０６との間に液晶層１０７が設けられた表示エリア１０３を備え、表示エリア１０３が多数の画素１０２で構成され、各画素１０２における第１基板１０５の液晶層１０７側の面に、それぞれの画素１０２の液晶層１０７を駆動して表示させる素子が設けられてなる構成である。
【０００４】
そして、第１基板１０５の液晶層７側の面には、各画素１０２の液晶層１０７を駆動して表示させる駆動素子や蓄積容量、ソース電極線およびゲート電極線を備えた素子形成層１０８が設けられている。駆動素子および蓄積容量は画素１０２毎に設けられており、またソース電極線およびゲート電極線は、各画素１０２を仕切るようにマトリクス状に設けられている。なお、駆動素子は、活性層がポリシリコンで形成されたポリシリコン薄膜トランジスタ（以下、ポリシリコンＴＦＴと記す）で構成されている。
【０００５】
さらに、各画素１０２における素子形成層１０８には、各画素１０２に演算機能を持たせるべく、駆動素子や蓄積容量等の他に、図３に示すように入力レジスタ回路１２１、メモリ１２２、演算回路１２３、出力レジスタ回路１２４およびデジタル−アナログ変換回路（以下、ＤＡＣ回路と記す）１２５が集積されている。
【０００６】
また、素子形成層１０８には、ソース電極線およびゲート電極線と同様、各画素１０２を仕切るように第１データ入力線１３１、第１データ出力線１３２、入力制御線１３３、出力制御線１３４、演算器制御線１３５、第２データ入力線１３６、第２データ出力線１３７が設けられている。図３では、表示エリア１０３の水平方向、つまりゲート電極線と略平行に入力制御線１３３、出力制御線１３４、演算器制御線１３５が設けられ、表示エリア１０３の垂直方向、つまりソース電極線と略平行に第１データ入力線１３１、第１データ出力線１３２、第２データ入力線１３６、第２データ出力線１３７が設けられている。
【０００７】
入力レジスタ回路１２１は、第１データ入力線１３１と、第２データ入力線１３６とにそれぞれ接続されているとともに入力制御線１３３に接続されている。そして、入力制御線１３３からの制御信号によって、上記の第１データ入力線１３１、第２データ入力線１３６のいずれか一方から、もしくは第１データ入力線１３１と第２データ入力線１３６の双方からデータが入力されるように入力が制御されるものとなっている。
【０００８】
メモリ１２２は、入力されたデータを記憶するＲＡＭ等で構成されている。また演算回路１２３は、外部から入力された画素を表示させるデータ（以下、表示データと記す）を基に所定の演算を行って、得られたデータを出力レジスタ回路１２４に出力する機能を有している。
【０００９】
ここでは、演算回路１２３は、演算器１２３ａと演算器用レジスタ回路１２３ｂとから構成されており、演算器１２３ａがメモリ１２２に記憶されている検知データ等のデータを読み出し、読み出したデータを基に所定の演算を行う機能を有している。また、演算器用レジスタ回路１２３ｂが演算器制御線１３５に接続されており、演算器制御線１３５からの制御信号が演算器用レジスタ回路１２３ｂを介して演算器１２３ａに送られるようになっている。そして、演算器１２３ａは、制御信号にしたがって、所定の演算を行って得られたデータを出力レジスタ回路１２４に出力し、あるいは演算を行わずにデータを出力レジスタ回路１２４に出力するようになっている。
【００１０】
出力レジスタ回路１２４は、演算器１２３ａにて演算処理されたデータを基に表示データ等を出力する機能を有している。ここでは、出力レジスタ回路１２４は、第１データ出力線１３２、第２データ出力線１３７、ＤＡＣ回路１２５に接続されているとともに出力制御線１３４に接続されている。よって、出力制御線１３４からの制御信号によって、上記の第１データ出力線１３２、第２データ出力線１３７、ＤＡＣ回路１２５のいずれかに、演算器１２３ａからのデータを出力するよう出力が制御されるものとなっている。また、ＤＡＣ回路１２５は、出力レジスタ回路１２４からのデジタルデータをアナログ変換し、画素電極１１０へと出力する機能を有している。
【００１１】
第１データ入力線１３１は入力回路１３８に接続されており、第２データ入力線１３６は隣接する他の画素１０２の出力レジスタ回路１２４に接続されている。また、第１データ出力線１３２は最終出力回路１３９に接続されており、第２データ出力線１３７は隣接する他の画素１０２の入力レジスタ回路１２１に接続されている。また、入力制御線１３３、出力制御線１３４、演算器制御線１３５はそれぞれ、コントロールレジスタ回路１４０、制御回路１４１に接続されている。
【００１２】
このような各種の機能回路等が設けられた素子形成層１０８の液晶層１０７側には、図３および図５に示すように、画像を表示するための画素電極１１０が絶縁膜１０９を介して設けられている。この画素電極１１０は、表示エリア１０３に入射した光を反射する反射板を兼ねたアルミニウム等の金属層で形成されており、画素１０２毎にパターン形成されている。また、第２電極１０６も、その液晶層１０７側の面にカラーフィルタ層（図示略）や共通電極１１１等が設けられている。
【００１３】
また、周辺エリア１０４には、ソース電極線、ゲート電極線それぞれの走査回路（図示略）が設けられているとともに、図４に示すごとく、入力回路１３８、最終出力回路１３９、コントロールレジスタ回路１４０および制御回路１４１が設けられている。入力回路１３８は、外部から入力されたデジタル信号からなる表示データを一時保管し、第１データ入力線１３２に出力する機能を有している。また最終出力回路１３９は、演算回路１２３にて演算されて得られたデータをまとめて外部に出力する機能を有している。
【００１４】
コントロールレジスタ回路１４０および制御回路１４１は、入力制御線１３３を介して各画素１０２の入力レジスタ回路１２１へのデータ入力を制御し、また出力制御線１３４を介して各画素の出力レジスタ回路１２４からのデータ出力を制御し、さらに演算器制御線１３５を介して演算回路１２３における演算処理を制御するものとなっている。
【００１５】
このように構成された液晶表示装置１０１では、入力レジスタ回路１２１が、入力制御線１３３からの制御信号にしたがって、第１データ入力線１３１より外部からの表示データを入力し、または第２データ入力線１３６より隣接する他の画素１０２からのデータを入力する。または、第１データ入力線１３１と第２データ入力線１３６とからそれぞれデータを入力する。この入力されたデータはデジタル信号からなる。そして、入力したデータをメモリ１２２に出力する。
【００１６】
次いで、演算器１２３ａはメモリ１２２に記憶されているデータを読み出す。そして、演算器１２３ａは、演算器制御線１３５から演算器用レジスタ回路１２３ｂを介して送られてきた制御信号にしたがって、読み出したデータを基に所定の演算を行い、得られたデータを出力レジスタ回路１２４に出力する。あるいは演算を行わずにデータを出力レジスタ回路１２４に出力する。
【００１７】
出力レジスタ回路１２４は、出力制御線１３４からの制御信号にしたがって、例えば演算器１２３ａからのデータを基に表示データをＤＡＣ回路１２５に出力する。ＤＡＣ回路１２５は、出力レジスタ回路１２４からのデジタルな表示データをアナログ変換し、これを画素電極１１０側に出力して、この画素１０２を表示させる。または出力レジスタ回路１２４は、出力制御線１３４からの制御信号にしたがって、演算器１２３ａからのデータを第１データ出力線１３２あるいは第２データ出力線１３７に出力する。
【００１８】
以上のように、液晶表示装置１０１では、各画素１０２に演算回路１２３が設けられて各画素１０２が演算機能を有しているため、外部ＬＳＩを用意しなくても、画素１０２に入力されたデータに様々な演算処理を施すことができる。この結果、外部ＬＳＩの用意とその取り付けを不要とすることができる。
【００１９】
また、素子形成層１０８に駆動素子等とともに演算手段１２３等を形成でき、しかも駆動素子と同じポリシリコンＴＦＴを用いて演算手段１２３等を形成するため、素子形成層１０８の工程数が多少増加しても、素子形成層１０８の形成を効率良く行える。したがって、実装工程数および構成材料を削減することができ、かつ素子形成層１０８を効率良く形成できることから、液晶表示装置１０１の生産性の向上と製造コストの大幅な低減とを図ることができる。さらに、外部ＬＳＩの外付けが不要であるため、小型化および軽量化も図ることができる。
【００２０】
【特許文献】
特開平１１−２８２００６号公報
【００２１】
【発明が解決しようとする課題】
映像品質の改善法として輪郭の強調や雑音の除去などが行われるが、このような処理は、これまでは、ＮＴＳＣのビデオ信号に対して行われていたため、走査方向にのみの処理が行われてきた。このような方法では、輪郭強調などではこのような方法では、横方向の輪郭のみしか強調できず、縦方向の輪郭を改善することはできない。
【００２２】
輪郭抽出や雑音除去を行うのに上記従来技術の構成を適用とすると、隣接する画素との信号処理が、一方向に配置されている画素への映像信号間でのみ行われるため、２次元的な映像信号に対する信号処理を行うことが困難である。
【００２３】
また、上記従来技術では、画素を駆動するための駆動素子、表示データ信号線であるソース電極線、および走査信号線であるゲート信号線以外に、データ入出力線や回路が別途独立して設けねばならない。
【００２４】
例えば、駆動素子用表示データ信号線に供給するのと同じような表示データを入力レジスタ回路１２１に供給するのに、ソース電極駆動用の回路や駆動素子用表示データ信号線とは別に設けた入力回路１３８や第１データ信号線１３１を必要とする。
【００２５】
よって、上記従来技術の構成で二次元的な信号処理を行うようにするには、構成が複雑化してしまうことが予想される。
【００２６】
本発明は、上記のような課題を解決するためになされたものであって、二次元的な信号処理を行う演算機能を備えた表示装置を実現することを目的とする。
【００２７】
【課題を解決するための手段】
上記課題を解決するため、本発明では、マトリクス状に配列された複数の画素のそれぞれに対応して設けられた駆動素子と、前記複数の画素のそれぞれに対応して設けられた演算手段と、前記駆動素子に表示データ信号を供給するデータ信号線と、前記駆動素子に走査信号を供給する走査信号線とを備え、前記駆動素子には、前記データ信号線から前記演算手段を介して表示データ信号が供給され、前記演算手段は、当該演算手段に対応する画素の表示データ信号と、当該演算手段に対応する画素に対してマトリクス配列の一方の方向に配置された少なくとも一つの他の画素の表示データ信号と、当該演算手段に対応する画素に対してマトリクス配列の他方の方向に配置された少なくとも一つの他の画素の表示データ信号とに基づいて演算を行うこととしている。
【００２８】
これによれば、複数の画素にそれぞれ対応して設けられた演算手段が、当該演算手段に対応する画素の表示データ信号と、当該演算手段に対応する画素に対してマトリクス配列の一方の方向に配置された少なくとも一つの他の画素の表示データ信号と、当該演算手段に対応する画素に対してマトリクス配列の他方の方向に配置された少なくとも一つの他の画素の表示データ信号とに基づいて演算を行うので、それぞれの画素で二次元的な信号処理を行う演算機能を備えた表示装置を実現できる。
【００２９】
これによれば、輪郭強調や雑音除去などを二次元的な信号処理で行えるので、より効果的な映像品質の改善が可能となる。
【００３０】
さらに、本発明では、上記の表示装置において、前記演算手段は、入力部と該入力部に入力された信号に基づいて演算を行う演算部と前記入力部又は前記演算部からの出力を前記駆動素子に出力する出力部とを含み、前記入力部には、前記データ信号線が接続されると共に表示データ信号の入力制御用の制御信号を供給する入力制御線が接続されて、前記入力部に接続された複数のデータ信号線から供給される複数の表示データに基づいて前記演算部で演算を行うこととしている。
【００３１】
ここで、演算手段の入力部に複数のデータ信号線を接続すると共に入力制御線を接続しているので、入力制御線からの制御信号にしたがって、表示データ信号線から供給される表示データ信号をそのまま表示する場合には、例えば、入力部では演算部を介することなくデータ信号線から入力された表示データ信号を出力部に出力し、出力部では入力部から入力された表示データ信号を駆動素子に供給する。一方、演算結果に基づく表示を行う場合には、入力部ではデータ信号線から入力された表示データ信号を演算部に供給し、演算部では供給された複数の表示データ信号に基づく演算を行い出力部に出力し、出力部では演算部から入力された信号を駆動素子に表示データ信号として供給する。
【００３２】
このようにして、演算手段への表示データ信号入力用として駆動素子用データ信号線を共用して、二次元的な信号処理の演算が可能な表示装置を簡単な構成で実現できる。
【００３３】
また、本発明では、上記のいずれかの表示装置において、前記演算手段の出力部は、当該演算手段に対応する画素の駆動素子に表示データ信号を供給するデータ信号線へ、演算結果に基づく表示データ信号を出力することとしている。
【００３４】
これによれば、演算手段で演算されたデータがデータ信号線を介して他の画素の演算手段に入力することができ、演算結果をフィードバックして再び演算を繰り返して、収束計算も可能となる。
【００３５】
また、本発明では、上記のいずれかの表示装置において、前記出力部に前記走査信号線が接続されるものとしている。
【００３６】
これによれば、出力部からの出力のタイミングを駆動素子用走査信号線からの走査信号に基づくようにしているので、別途信号線を設けなくとも、適切なタイミングで駆動素子に表示データ信号を供給することができる。
【００３７】
また、本発明では、上記のいずれかの表示装置において、前記演算手段の少なくとも一部は前記駆動素子が形成された基板に形成されているものとしている。
【００３８】
これによれば、同一基板に演算手段の少なくとも一部と駆動素子とを形成することにより、形成プロセスを共通化でき、生産性を向上させることができる。
【００３９】
また、本発明では、上記のいずれかの表示装置において、前記演算手段の入力部には、当該演算手段に対応する画素の駆動素子に供給される表示データ信号と他の少なくとも一つの画素の駆動素子に供給される表示データ信号とが入力され、該入力された複数の表示データ信号に基づいて当該演算手段の演算部で閾値演算、平均演算又は比較演算を行うものとしている。
【００４０】
これによれば、複数の表示データに基づく閾値演算を行うことによって、近傍の同色の画素表示データ信号とのレベルの最大値を閾値演算して輪郭抽出などの演算処理を行うことができる。また、複数の表示データに基づく平均演算を行うことによって、周囲の画素表示データ信号と平均演算してノイズ除去などの演算処理を行うことができる。また、複数の表示データに基づく比較演算を行うことによって、近傍の同色の画素表示データ信号とのレベルを比較演算して色抽出などの演算処理を行うことができる。なお、閾値演算、平均演算、比較演算のうち複数の演算を行うようにしても良い。
【００４１】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
〔実施の形態１〕
本実施形態では、対向配置された２枚の基板間に液晶層が設けられた構成の液晶表示装置に本発明を適用したものについて説明する。なお、本発明は、これに限定されるものではなく、例えば有機エレクトロルミネセンス表示装置に適用できるものである。
【００４２】
図１に、本実施形態の一方の基板の概略構造を示す平面図を示す。
【００４３】
図１に示すように、この基板１の液晶層側には、マトリクス状に配置された複数の画素のそれぞれに対応して駆動素子Ｄ及び演算回路Ｃ（演算手段）が形成されている。そして、基板１には、駆動素子Ｄに映像を表示させるための表示データ信号を供給するデータ信号線ＤＬ１，ＤＬ２，ＤＬ３，…ＤＬｍ（以下、データ信号線を総称するときには符号をＤＬと記す）と、駆動素子Ｄに走査信号を供給するための走査信号線ＳＬ１，ＳＬ２，ＳＬ３，…ＳＬｎ（以下、データ信号線を総称するときには符号をＳＬと記す）とが、各画素を仕切るようにマトリクス状に形成されている。さらに、基板１には、データ信号線ＤＬに表示データを出力するデータ信号線駆動回路２と、走査信号線ＳＬに走査信号を出力する走査信号線駆動回路３とが形成されている。
【００４４】
そして、演算手段である演算回路Ｃの入力部（詳細は後述）での表示データ信号の入力等の制御を行う入力制御信号を出力する入力制御回路４も基板１に形成されており、同じく基板１に形成された入力制御線ＩＬ１，ＩＬ２，ＩＬ３，…ＩＬｎ（以下、入力部制御線を総称するときには符号をＩＬと記載する）を介して、入力制御信号が入力部に供給されるように接続されている。
【００４５】
特に、本実施形態においては、データ信号線ＤＬが演算回路Ｃを介して駆動素子Ｄに接続されており、データ信号線ＤＬからの表示データ信号が演算回路Ｃを介して駆動素子Ｄに供給されるように構成されている。さらに、演算回路Ｃには、それに対応したデータ信号線だけでなく、その近傍のデータ信号線も接続されている。また、走査信号線ＳＬは、駆動素子Ｄにだけ接続されているのではなく、演算回路Ｃにも接続されている。そして、演算回路Ｃからの出力がその画素に対応するデータ信号線に供給されるような接続となっている。
【００４６】
図２に演算手段である演算回路Ｃのブロック図を示す。この演算回路Ｃは、データ信号線が接続されて表示データ信号が入力される入力部５と、入力部５に入力された表示データ信号を記憶する記憶部６と、記憶部６に記憶された表示データ信号に基づいて演算を行う演算部７と、入力部５又は演算部７から出力された信号を駆動素子Ｄに出力して供給する出力部８とを含んでいる。
【００４７】
図２において、Ｉｎ１，Ｉｎ２，Ｉｎ３は、表示データ信号の入力を示し、その画素の駆動素子Ｄに表示データ信号を供給するデータ信号線とそのデータ信号線とは異なる他の２本のデータ信号線とが入力部５に接続されて、それらのデータ信号線からの表示データ信号が入力されるものである。なお、例えば図１の画素（１，１）、画素（１，２）、画素（１，３）のように、表示領域の角部、走査信号線駆動回路３側端部、入力制御回路４側端部に配置された画素においては、入力部５には、その画素の駆動素子Ｄに表示データ信号を供給するデータ信号線とそのデータ信号線とは異なる他の１本のデータ信号線とが入力されることになる。
【００４８】
また、Ｏｕｔ１，Ｏｕｔ２は、表示データ信号の出力を示し、その画素の駆動素子Ｄとその駆動素子Ｄに表示データ信号を供給するデータ信号線とに出力部８が接続されて、表示データ信号が出力されるものである。
【００４９】
そして、Ｃｏｎｔは、制御信号の入力を示し、入力部５に入力部制御線が接続されて、入力部５の入力動作等に用いられる制御信号が入力されるものである。また、Ｓｃａｎは、走査信号の入力を示し、出力部８に走査信号線が接続されて、出力部８から表示データ信号を出力するタイミングを取るのに用いられる走査信号が入力されるものである。
【００５０】
なお、図２に示したものでは、入力部５には、その画素に対応するデータ信号線以外に、その画素の最も近くに位置する二つのデータ信号線が接続されている。
【００５１】
本実施形態の基板１において、基板材料としてガラスや石英等を用い、例えば特開平７−１６１６３４号公報に示されるような技術やその他のポリシリコンなどの結晶性シリコン技術を用いて、薄膜トランジスタ（以下、ＴＦＴと記す）を形成し、そのようなＴＦＴを用いて駆動素子Ｄや演算回路Ｃを構成することができる。さらに、図１に示したものでは、そのようなＴＦＴを用いて、データ信号線駆動回路２、走査信号線駆動回路３及び入力制御回路４も、同一の基板１に形成しているが、これら又はこれらの一部は必ずしも同一基板に形成しなくとも良い。なお、図示はしないが、画素毎に補助容量を駆動素子Ｄに接続して設けても良い。
【００５２】
また、表示装置の構成としては、前述の従来技術と同様に、図５に示されるような反射型としても良いし、図５の１１０画素電極をＩＴＯ等の透明電極により形成して透過型としても良い。また、前述の従来技術と同様に、カラーフィルタ、共通電極を基板１に対向する基板に設けても良い。
【００５３】
ここで、一例として、図１に示した画素（２，２）において、画素（２，１）、画素（１，２）、画素（２，２）、画素（３，２）及び画素（２，３）の表示データ信号に基づき、演算処理を行う場合の動作について説明する。
【００５４】
まず、データ信号線駆動回路２からデータ信号線ＤＬ２へ画素（２，１）の表示データ信号が出力されているときに、入力制御線ＩＬ２からの制御信号にしたがって、画素（２，２）の演算回路Ｃの入力部５ではデータ信号線ＤＬ２から表示データ信号を取り込んで記憶部６に出力し、記憶部６でその表示データ信号を記憶する。なお、ここでは、入力部５から出力部８への出力動作は行わない。
【００５５】
次に、データ信号線駆動回路２からデータ信号線ＤＬ１へ画素（１，２）の表示データ信号が出力されているときに、入力制御線ＩＬ２からの制御信号にしたがって、画素（２，２）の演算回路Ｃの入力部５ではデータ信号線ＤＬ１から表示データ信号を取り込んで記憶部６に出力し、記憶部６でその表示データ信号を記憶する。なお、ここでは、入力部５から出力部８への出力動作は行わない。
【００５６】
次に、データ信号線駆動回路２からデータ信号線ＤＬ２へデータ信号線画素（２，２）の表示データ信号が出力されているときに、入力制御線ＩＬ２からの制御信号にしたがって、画素（２，２）の演算回路Ｃの入力部５ではデータ信号線ＤＬ２から表示データ信号を取り込んで記憶部６に出力し、記憶部６でその表示データ信号を記憶する。また、入力部５では、入力制御線ＩＬ２からの制御信号に基づいて、入力された表示データ信号を出力部８にも出力する。出力部８では、入力部５からの入力があると、入力部５から入力された表示データ信号を駆動素子Ｄに出力するが、その表示データ信号をデータ信号線ＤＬ２には出力しない。
【００５７】
そして、走査信号線駆動回路３から走査信号線ＳＬ２への走査信号にしたがって、画素（２，２）では、出力部６から駆動素子Ｄに表示データ信号が出力され、駆動素子Ｄによる画素（２，２）での表示駆動が行われる。
【００５８】
次に、データ信号線駆動回路２からデータ信号線ＤＬ３へ画素（３，２）の表示データ信号が出力されているときに、入力制御線ＩＬ２からの制御信号にしたがって、画素（２，２）の演算回路Ｃの入力部５ではデータ信号線ＤＬ３から表示データ信号を取り込んで記憶部６に出力し、記憶部６でその表示データ信号を記憶する。なお、ここでは、入力部５から出力部８への出力動作は行わない。
【００５９】
なお、画素（１，２）、画素（２，２）及び画素（３，２）の表示データ信号の入力について、ここでは点順次駆動方式の場合について説明しているが、線順次駆動方式の場合、これら三つの表示データ信号の入力をほぼ同時に行っても良い。
【００６０】
次に、データ信号線駆動回路２からデータ信号線ＤＬ２へ画素（２，３）の表示データ信号が出力されているときに、入力制御線ＩＬ２からの制御信号にしたがって、画素（２，２）の演算回路Ｃの入力部５ではデータ信号線ＤＬ２から表示データ信号を取り込んで記憶部６に出力し、記憶部６でその表示データ信号を記憶する。なお、ここでは、入力部５から出力部８への出力動作は行わない。
【００６１】
画素（２，２）の演算部７では、記憶部６に記憶された画素（１，２）、画素（２，１）、画素（２，２）、画素（２，３）及び画素（３，２）の表示データ信号に基づき演算処理を行い、その結果を出力部８に出力する。
【００６２】
次の走査信号線ＳＬ２についての走査期間において、走査信号線駆動回路３から走査信号線ＳＬ２への走査信号にしたがって、画素（２，２）では、出力部６から駆動素子Ｄに表示データ信号が出力され、駆動素子Ｄによって画素（２，２）での表示駆動が行われる。なお、ここで、画素（２，２）の入力部５では、出力部８の出力動作を行わない。
【００６３】
このようにして、画素（１，２）、画素（２，１）、画素（２，２）、画素（２，３）及び画素（３，２）の表示データ信号に基づく演算結果を、画素（２，２）に表示させることができる。
【００６４】
なお、ここでは画素（２，２）のみについて説明したが、他の画素においても、同様にして演算結果を表示することができる。ただし、表示領域の角部、走査信号線駆動回路３側端部、入力制御回路４側端部（図１の画素（１，１）、画素（１，２）、画素（１，３）など）では、入力部５の入力に接続されるデータ信号線が少なく、入力される表示データ信号数も少ないが、表示データ信号数が減るだけでほぼ同様にして演算表示を行うことができる。
【００６５】
次いで、収束計算を行う場合について、上述の説明に引き続き説明する。
【００６６】
ここでは、いずれの画素においても同様の演算が行われ、次の走査期間において、データ信号線駆動回路２から表示データ信号の出力が行われないものとする。
【００６７】
初めに、演算回路Ｃの出力部８の動作について説明する。演算回路Ｃにおいて、出力部８では、入力部５から出力部８への出力があると、演算部７から出力部８への出力があっても、入力部５からの表示データ信号を駆動素子Ｄに出力し、出力部８に接続されたデータ信号線に出力を行わない。一方、入力部５から出力部８への出力がないと、演算部７から出力８への表示データ信号の出力があれば、その信号を駆動素子Ｄに出力すると共に出力部８に接続されたデータ信号線にも出力する。
【００６８】
したがって、ここでは、まず、画素（２，１）の演算回路Ｃにおいて、入力制御信号線ＩＬ１から制御信号を用いて、入力部５から出力部８への出力動作を行わせず、演算部７で演算した表示データ信号を出力部８から駆動素子Ｄとデータ信号線ＤＬ２とに出力させるようにする。これにより、画素（２，１）では、走査信号線ＳＬ１からの走査信号にしたがって、演算結果に基づく表示動作を行うと共に、その演算結果に基づく表示データ信号をデータ信号線ＤＬ２へ出力することができる。
【００６９】
このとき、データ線信号駆動回路２からの出力がないので、画素（２，２）の演算回路Ｃの入力部５では、入力部制御信号線ＩＬ２からの制御信号にしたがって、データ信号線ＤＬ２から表示データ信号を取り込めば、画素（２，１）の演算表示された表示データ信号を取り込むことができる。そして、画素（２，２）の入力部５ではその表示データ信号を記憶部６に出力して、記憶部６ではその表示データ信号を記憶する。なお、ここでは、画素（２，２）において、入力部５から出力部８への出力動作は行わない。
【００７０】
次に、画素（１，２）においても、画素（２，１）と同様にして、その演算回路Ｃでは、出力部６から駆動素子Ｄ及びデータ信号線ＤＬ１に演算された表示データ信号が出力される。そのときに、画素（２，２）の演算回路Ｃの入力では、入力制御信号線ＩＬ２からの制御信号にしたがって、画素（１，２）で演算表示された表示データ信号をデータ信号線ＤＬ１から取り込む。そして、画素（２，２）の入力部５ではその表示データ信号を記憶部６に出力して、記憶部６ではその表示データ信号を記憶する。なお、ここでは、画素（２，２）において、入力部５から出力部８への出力動作は行わない。
【００７１】
次に、画素（２，２）においても、画素（２，１）や画素（１，２）と同様に、その演算回路Ｃでは、出力部８から駆動素子Ｄ及びデータ信号線ＤＬ２に演算された表示データ信号が出力される。そのときに、画素（２，２）の演算回路Ｃの入力部５では、入力制御信号線ＩＬ２からの制御信号にしたがって、画素（２，２）で演算表示された表示データ信号をデータ信号線ＤＬ２から取り込む。そして、画素（２，２）の入力部５ではその表示データ信号を記憶部６に出力して、記憶部６ではその表示データ信号を記憶する。なお、ここで入力部５に入力された表示データ信号について、入力部５から出力部８への出力動作は行わない。また、ここでは、データ信号線ＤＬ２からの表示データ信号の取込みを行わずに、演算部７から駆動素子Ｄ及びデータ信号線ＤＬ１に出力されたのと同じ表示データ信号を、演算部７又は記憶部６に記憶しておいて、この後の演算に用いるようにしても良い。
【００７２】
次に、画素（３，２）においても、画素（２，１）や画素（１，２）や画素（２，２）と同様にして、その演算回路Ｃで、出力部８から駆動素子Ｄ及びデータ信号線ＤＬ３に表示データ信号が出力される。そのときに、画素（２，２）の演算回路Ｃの入力部５では、入力制御信号線ＩＬ２からの制御信号にしたがって、画素（３，２）で演算表示された表示データ信号をデータ信号線ＤＬ３から取り込む。そして、画素（２，２）の入力部５ではその表示データ信号を記憶部６に出力して、記憶部６ではその表示データ信号を記憶する。なお、ここでは、画素（２，２）において、入力部５から出力部８への出力動作は行わない。
【００７３】
なお、画素（１，２）、画素（２，２）及び画素（３，２）の表示データ信号の入力について、ここでは点順次駆動方式の場合について説明しているが、線順次駆動方式の場合、これら三つの表示データ信号の入力をほぼ同時に行っても良い。
【００７４】
次に、画素（２，３）においても、画素（２，１）や画素（１，２）や画素（２，２）や画素（３，２）と同様にして、その演算回路Ｃでは、出力部８から駆動素子Ｄ及びデータ信号線ＤＬ１に表示データ信号が出力される。そのときに、画素（２，２）の演算回路Ｃの入力では、入力制御信号線ＩＬ２からの制御信号にしたがって、画素（２，３）で演算表示された表示データ信号をデータ信号線ＤＬ２から取り込む。そして、画素（２，２）の入力部５ではその表示データ信号を記憶部６に出力して、記憶部６ではその表示データ信号を記憶する。なお、ここでは、画素（２，２）において、入力部５から出力部８への出力動作は行わない。
【００７５】
画素（２，２）の演算部７では、記憶部６又は演算部７に記憶された画素（１，２）、画素（２，１）、画素（２，２）、画素（２，３）及び画素（３，２）の表示データ信号に基き演算処理を行い、その結果を出力部８に出力する。
【００７６】
走査信号線ＳＬ２について一巡後次にめぐってくる走査期間において、走査信号線駆動回路３から走査信号線ＳＬ２への走査信号にしたがって、画素（２，２）では、出力部６から駆動素子Ｄに表示データ信号が出力され、駆動素子Ｄによる画素（２，２）での表示駆動が行われる。なお、ここで、画素（２，２）の入力部５では、出力部８への出力動作を行わない。
【００７７】
これらの動作を繰り返すことにより、画素（２，２）では、画素（１，２）、画素（２，１）、画素（２，２）、画素（２，３）及び画素（３，２）の表示データ信号に基づく演算を繰り返し、その結果を画素（２，２）に表示させて、収束計算を行うことができる。
【００７８】
なお、演算結果に基づく表示を中止して、データ信号線駆動回路２からの表示データ信号による表示を行うには、次のようにすれば良い。入力制御回路４から入力制御線ＩＬを介して入力部５に供給する制御信号にしたがって、各画素の演算回路Ｃの入力部５は、その画素の駆動素子Ｄに表示データ信号を供給する表示データ信号線からの入力を、出力部８に出力する。すると、前述のとおり、出力部８では、入力部５から表示データ信号が入力されるので、演算部７からの信号ではなく、入力部５からの信号を駆動素子Ｄに出力すると共に、データ信号線への出力動作は行わない。このような動作により、演算結果に基づく表示動作を中止して、データ信号線回路２からの表示データ信号に基づく表示に切り替えることができる。
【００７９】
また、本実施形態では、画素（２，２）で、画素（２，１）、画素（１，２）、画素（２，２）、画素（３，２）及び画素（２，３）の五つの表示データ信号に基づいて演算を行うものについて説明したが、本発明はある画素とそれ以外の少なくとも一つの画素との最低で二つの表示データ信号に基づく演算を行うものに適用できるものであり、演算の対象とする画素の信号数を上記説明よりも少なくしても又は多くしても良い。したがって、例えば、演算回路Ｃの入力部５への入力を増やして、ある画素の周囲の八つの画素の表示データ信号を含んで九つの表示データ信号に基づく演算を行っても良い。
【００８０】
以上のように、本実施形態によれば、演算回路Ｃへの表示データ信号入力用として駆動素子用データ信号線ＤＬを共用して、二次元的な信号処理の演算が可能な表示装置を簡単な構成で実現できる。
【００８１】
さらに、上述の説明でいえば、画素（２，２）で演算を行う場合に、画素（２，１）や画素（２，３）の表示データ信号をも単一のデータ信号線ＤＬ２から演算回路Ｃの入力部５に入力することにより、単一の駆動素子用データ信号線から入力される複数の表示データに基づく演算を行うことができる。
【００８２】
また、上述の説明でいえば、画素（２，２）で演算を行う場合に、画素（１，２）や画素（３，２）の表示データ信号をデータ信号線ＤＬ１やデータ信号線ＤＬ２から演算回路Ｃの入力部５に入力することにより、相異なる駆動素子用データ信号線から入力される複数の表示データ信号に基づく演算を行うことができる。
【００８３】
そして、演算回路Ｃの出力部８が、その演算回路Ｃに対応する画素の駆動素子Ｄに表示データ信号を供給するデータ信号線に表示データ信号を出力するので、演算回路Ｃで演算されたデータを、データ信号線を介して他の画素の演算回路に入力させることができ、演算結果をフィードバックして再び演算を繰り返して、収束計算させることも可能となる。
【００８４】
また、演算回路Ｃの出力部８に走査信号線ＳＬを接続して、出力部８からの出力のタイミングを駆動素子用走査信号線ＳＬからの走査信号に基づくようにしているので、別途信号線を設けなくとも、適切なタイミングで駆動素子Ｄに表示データ信号を供給することができる。
【００８５】
さらに、演算回路Ｃは駆動素子Ｄが形成された基板に形成されているので、形成プロセスを共通化でき、生産性を向上させることができる。
【００８６】
なお、本実施形態においては、演算回路Ｃでの演算結果を外部に出力する構成ではないが、演算回路Ｃでの演算結果を外部に出力するのであれば、例えば、データ信号線ＤＬとほぼ同方向に伸びる出力線を形成して演算回路Ｃの出力部８と接続して、その演算結果を外部に出力する構成としても良い。さらに、出力制御線を走査信号線とほぼ同方向に伸びる出力制御線を形成して、その出力制御線を上述の走査信号線ＳＬに代えて出力部８に接続して、任意のタイミングで演算結果を出力するようにしても良い。
〔実施の形態２〕
以降の実施形態では、前述の実施の形態１で説明した表示装置を用いた具体的な演算について説明する。
【００８７】
実施の形態２では、輪郭抽出を行うものについて説明する。
【００８８】
本実施形態は、ある画素と同色でその画素の最も近くに位置する四方向の画素との表示データ信号を用い、演算回路Ｃの演算部７において、ある画素とその周囲の四つの画素とで、表示データ信号の電位差のうちの最大値のものに対して閾値演算を行い、その結果に基づき表示を行うものである。
【００８９】
単純な輪郭抽出の場合には閾値演算の結果で１か０かの２値を結果とする。単なる輪郭抽出でなく、輪郭や微妙な濃淡を調べることのできる微分画像を求める場合には、隣接データ信号の電位差の最大値に一定の係数をかけたものを出力する。さらに、輪郭強調の場合には、元のデータにある一定の係数をかけたものに、電位差の最大値に一定の係数をかけたものを加えることにより、元の画像の輪郭を強調することができる。これらのデータは各色ごとに得ることができる。これらの輪郭抽出や微分画像は色ごとに独立に演算することも可能であるし、各色の結果から、その最大値や平均値を求めることも可能である。或いは、ＲＧＢの三原色の隣接する画素の表示データの最大値や平均値を求めて輝度データとし、隣接する輝度データ間で、同様の輪郭抽出や微分画像、輪郭強調などを行うことも可能である。
【００９０】
なお、図１に図示したものでは画素（１，２）、画素（２，１）、画素（２，２）、画素（２，３）及び画素（３，２）が隣り合うような配置となっているが、本実施形態の場合、Ｒ，Ｂ，Ｇの三原色の画素が存在し、図１に図示したように隣り合う配置とはならず、ある画素と同色でその画素のその画素の最も近くに位置する四方向の画素を用いて合計五つの画素で上述のような演算動作を行えば良い。
【００９１】
また、本実施形態では、五つの画素での演算について説明したが、演算回路Ｃの入力部５への入力を増やして、ある画素の周囲の八つの画素の表示データ信号を含んで九つの表示データ信号に基づく演算を行っても良い。
〔実施の形態３〕
実施の形態３では、ノイズ除去を行うものについて説明する。
【００９２】
本実施形態は、ある画素と同色でその画素の最も近くに位置する四方向の画素との表示データ信号を用い、演算回路Ｃの演算部７において、ある画素とその周囲の四つの画素とで、表示データ信号の平均を取る演算を行い、その結果に基づき表示を行うものである。
【００９３】
平均を取ることにより、ノイズを除去することは可能であるが、それにより、輪郭がボケた画像となる。そこで、ノイズ除去の平均化の計算を行った後に、実施の形態２で示される輪郭強調の演算を行うことにより、ノイズの少ない、かつ、輪郭のボケない画像を得ることができる。平均化の場合にも色ごとに行う、三原色のデータより輝度データを作成し、そのデータについて行うなどが考えられる。
【００９４】
なお、図１に図示したものでは画素（１，２）、画素（２，１）、画素（２，２）、画素（２，３）及び画素（３，２）が隣り合うような配置となっているが、本実施形態の場合、Ｒ，Ｂ，Ｇの三原色の画素が存在し、図１に図示したように隣り合う配置とはならず、ある画素と同色でその画素の最も近くに位置する四方向の画素を用いて合計五つの画素で上述のような演算動作を行えば良い。
【００９５】
また、本実施形態では、五つの画素での演算について説明したが、演算回路Ｃの入力部５への入力を増やして、ある画素の周囲の八つの画素の表示データ信号を含んで九つの表示データ信号に基づく演算を行っても良い。
〔実施の形態４〕
実施の形態４では、特定の色抽出を行うものについて説明する。
【００９６】
各画素に送られてきたデータと事前に記憶部に記憶させたデータと比較し、記憶部に記憶させたデータの範囲に入っている場合、演算回路から特定の値を出力する。Ｒ，Ｇ，Ｂの三原色の画素データをそれぞれ接続し、全てのデータが先の特定の値になっていた画素のみ駆動回路へデータを送ることにより、特定の色の部分のみを表示することが可能となる。
【００９７】
【発明の効果】
以上のように、本発明によれば、複数の画素にそれぞれ対応して設けられた演算手段が、当該演算手段に対応する画素の表示データ信号と、当該演算手段に対応する画素に対してデータ信号線が伸びる方向に配置された少なくとも一つの画素の表示データ信号と、当該演算手段に対応する画素に対して走査信号線が伸びる方向に配置された少なくとも一つの画素の表示データ信号とに基づいて演算を行うので、それぞれの画素で二次元的な信号処理を行う演算機能を備えた表示装置を実現できる。
【図面の簡単な説明】
【図１】本発明の実施形態の表示装置を構成する一方の基板の概略構図を示す平面図である。
【図２】演算手段のブロック図である。
【図３】従来の表示装置の表示領域の一画素の要部を示す斜視図である。
【図４】従来の表示装置を構成する一方の基板の構成を示す斜視図である。
【図５】従来の表示装置の要部断面図である。
【符号の説明】
１  基板
５  入力部
７  記憶部
８  出力部
Ｃ  演算回路（演算手段）
Ｄ  駆動素子
ＤＬ１，ＤＬ２，ＤＬ３  データ信号線
ＳＬ１，ＳＬ２，ＳＬ３  走査信号線
【図１】
2004157435.tif 000003
【図２】
2004157435.tif 000004
【図３】
2004157435.tif 000005
【図４】
2004157435.tif 000006
【図５】
2004157435.tif 000007