(57)【要約】【課題】歪補償機能を有する送信装置及び歪補償タイミング調整方法に関し、送信信号の主信号とその歪補償信号とを分離してディジタル信号からアナログ信号に変換し、主信号と歪補償信号との合成タイミングを最適に調整し、精度の良い歪補償を行う。【解決手段】送信信号の主信号を、第１のディジタルアナログ変換器１−１２でアナログ信号に変換して加算器１−３に入力する。また、電力増幅器９−６等のアナログ送信回路部における非線型歪を補償する歪補償信号を、第２のディジタルアナログ変換器１−２２でアナログ信号に変換し、遅延素子１−２３を等して加算器１−３に入力する。隣接チャネル漏洩電力比を測定してそれが最小となるように、遅延素子１−２３の遅延量することにより、主信号と歪補償信号との合成タイミングを調整する。【選択図】　　　図１
2004015364.tif 000002
【特許請求の範囲】
【請求項１】
送信信号の主信号と、電力増幅器等のアナログ送信回路部における非線型歪を補償する歪補償信号とを、それぞれ別々のディジタルアナログ変換器により、ディジタル信号からアナログ信号に変換し、該アナログ信号に変換した後の主信号と歪補償信号とを合成して歪補償を行う分離型ディジタルプリディストーション方式歪補償手段を有する送信装置において、
該送信装置の隣接チャネル漏洩電力比を測定し、該隣接チャネル漏洩電力比が最小となるように、前記主信号と歪補償信号との合成タイミングを調整する手段を備えたことを特徴とする歪補償機能を有する送信装置。
【請求項２】
前記アナログ信号に変換後の歪補償信号のタイミングを調整する遅延素子を備え、該遅延素子の遅延量を調整して合成タイミングを調整する手段を備えたことを特徴とする請求項１に記載の歪補償機能を有する送信装置。
【請求項３】
前記歪補償信号をディジタル信号からアナログ信号に変換するディジタルアナログ変換器のクロック信号のタイミングを調整する遅延素子を備え、該遅延素子の遅延量を調整して合成タイミングを調整する手段を備えたことを特徴とする請求項１に記載の歪補償機能を有する送信装置。
【請求項４】
前記アナログ信号に変換する前のディジタル信号の歪補償信号のタイミングを調整するディジタル遅延手段を備え、該ディジタル遅延手段の遅延量を調整して合成タイミングを調整する手段を備えたことを特徴とする請求項１に記載の歪補償機能を有する送信装置。
【請求項５】
送信信号の主信号と、電力増幅器等のアナログ送信回路部における非線型歪を補償する歪補償信号とを、それぞれ別々のディジタルアナログ変換器により、ディジタル信号からアナログ信号に変換し、該アナログ信号に変換した後の主信号と歪補償信号とを合成して歪補償を行う分離型ディジタルプリディストーション歪補償において、
上記アナログ送信回路部から送信される送信信号の隣接チャネル漏洩電力比を測定し、該隣接チャネル漏洩電力比が最小となるように、前記主信号と歪補償信号との合成タイミングを調整することを特徴とする歪補償タイミング調整方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は歪補償機能を有する送信装置及び歪補償タイミング調整方法に関する。近年、周波数利用効率の良い線形変調方式（ＱＰＳＫ等）を用いた無線通信装置が多く利用されているが、隣接チャネル帯域への漏洩電力比が厳しく規定され、送信部における高い線形性が要求されている。
【０００２】
通常、送信部の最終段の電力増幅器を、精度の高い線形領域で動作させようとすると、相反的に電力効率が悪くなり、電力増幅器の回路素子、電源容量、放熱版等を大きくしなければならず、実装上の条件が厳しいものとなってくる。そのため、送信部の電力増幅器を電力効率の良い非線形領域で使用し、歪補償装置（リニアライザ）を用いて送信信号を線形化することにより、高い電力効率と良好な線形性を同時に得ることができる。
【０００３】
隣接チャネル帯域への漏洩電力を生じる送信部の電力増幅器の非線形歪を減少するために、該非線形歪を補償する精度の良い歪補償装置（リニアライザ）が要求されている。歪補償装置（リニアライザ）には幾つかの方式があるが、本発明は、送信信号の主信号と歪補償信号とを分離した分離型のディジタルプリディストーション方式の非線形歪補償装置（リニアライザ）において、歪補償のために主信号と歪補償信号とを加算して合成する合成タイミングを最適に制御するようにしたものである。
【０００４】
【従来の技術】
歪補償装置（リニアライザ）の一つの方式としてディジタルプリディストーション方式の歪補償装置（リニアライザ）が有るが、これはディジタル信号処理により歪補償を行う。図８にこの歪補償装置（リニアライザ）の原理構成を示す。また、図９に４キャリアの送信信号を送信する場合の歪補償装置（リニアライザ）の具体例を示す。
【０００５】
図８に示すように歪補償装置（リニアライザ）は、送信信号ｘ（ｔ）を増幅して出力する電力増幅器等を含むアナログ送信回路部８−２で、送信信号ｘ（ｔ）の振幅又は電力レベルｐに応じて、歪ｆ（ｐ）を生じる場合に、各振幅又は電力レベルｐ対応した歪補償係数ｈ（ｐ）を、送信信号ｘ（ｔ）に乗算器８−１で乗積してプリディストーションを与えることにより、電力増幅器等のアナログ送信回路部８−２における歪を補償する。
【０００６】
歪補償係数ｈ（ｐ）は歪補償テーブル８−５に記憶保持され、該歪補償テーブル８−５から歪補償係数ｈ（ｐ）を読み出し、送信信号ｘ（ｔ）に乗算器８−１で乗積される。また、歪補償係数ｈ（ｐ）は歪補償係数更新部８−４により逐次更新され、更新された歪補償係数ｈ（ｐ）が歪補償テーブル８−５に記憶保持される。
【０００７】
歪補償係数更新部８−４は、電力増幅器等のアナログ送信回路部８−２からの出力信号ｙ（ｔ）と送信信号ｘ（ｔ）との差分を減算器８−３により算出し、該差分信号がゼロとなるように歪補償係数を算出し、該歪補償係数を歪補償テーブル８−５に格納して更新する。
【０００８】
また、４キャリアを送信する場合の歪補償装置（リニアライザ）の構成は、図９に示すように、４つの変調信号（送信信号のベーバンド信号）でそれぞれ４つのキャリア（搬送波）ｅｊｗ１ｔ，ｅｊｗ２ｔ，ｅｊｗ３ｔ，ｅｊｗ４ｔを変調し、該変調された４つの信号を合成部９−１で合成し、該合成した送信信号に、歪補償テーブル８−５から読み出した歪補償係数を乗算器８−１で乗算して歪補償する。
【０００９】
なお、図９における乗算器８−１、減算器８−３、歪補償係数更新部８−４、歪補償テーブル８−５は図８の原理構成図で説明したものと同様のものである。この歪補償後の送信信号のＩ，Ｑ成分に対して直交変調器（ＱＭＯＤ）９−２により直交変調し、ディジタルアナログ変換器（ＤＡＣ）９−３によりディジタル信号をアナログ信号に変換した後、バンドパスフィルタ９−４、周波数アップコンバータ９−５、電力増幅器（ＰＡ）９−６、アンテナ９−７を通して送信信号を送信する。
【００１０】
電力増幅器（ＰＡ）９−６を含むアナログ送信回路部での歪を適応的に補償するために、電力増幅器（ＰＡ）９−６の出力信号を分岐し、周波数ダウンコンバータ９−８、減衰器　（Ｖ＿ＡＴＴ）９−９、バンドパスフィルタ９−１０を通した後、アナログディジタル変換器（ＡＤＣ）９−１１によりアナログ信号をディジタル信号に変換し、直交検波器（ＱＤＥＭ）９−１２で直交復調して送信信号のＩ，Ｑ成分を再現し、このフィードバック信号と、入力された送信信号との誤差がゼロになるように、ディジタル信号処理により歪補償係数ｈ（ｐ）を算出し、該歪補償係数ｈ（ｐ）を歪補償テーブル８−５に格納して更新する。
【００１１】
【発明が解決しようとする課題】
図９に示す構成例において、４つのキャリアはディジタル信号により合成され、歪補償もディジタル処理により行われ、構成としてはシンプルであるが、ディジタル信号からアナログ信号へ変換する高速かつ高精度のディジタルアナログ変換器（ＤＡＣ）９−３を必要とする。
【００１２】
特に、Ｗ−ＣＤＭＡ方式などの広帯域移動通信システムの基地局装置等のように、多くのチャネル及び多重数の信号を扱う無線装置においては、ディジタルアナログ変換器（ＤＡＣ）９−３の性能が、処理し得るチャネル数及び多重数の上限に大きく影響する。しかし、一般的に、ディジタルアナログ変換器（ＤＡＣ）９−３を高精度（高分解能）なものとすると変換処理速度が低速化し、変換処理速度を高速化すると、高い精度（高分解能）が得られなくなってしまう。
【００１３】
本発明は、ディジタルアナログ変換器（ＤＡＣ）９−３自体の高精度化（高分解能）の要件を緩和して高速なディジタルアナログ変換を可能とするとともに、送信信号の主信号とその歪補償信号とを、それぞれ別々のディジタルアナログ変換器（ＤＡＣ）を用いてディジタル信号からアナログ信号に変換し、かつ、主信号と歪補償信号との合成タイミングを最適に調整し、精度の良い歪補償を行うことができる歪補償機能を有する送信装置及び歪補償タイミング調整方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の歪補償機能を有する送信装置は、（１）送信信号の主信号と、電力増幅器等のアナログ送信回路部における非線型歪を補償する歪補償信号とを、それぞれ別々のディジタルアナログ変換器により、ディジタル信号からアナログ信号に変換し、該アナログ信号に変換した後の主信号と歪補償信号とを合成して歪補償を行う分離型ディジタルプリディストーション方式歪補償手段を有する送信装置において、該送信装置の隣接チャネル漏洩電力比を測定し、該隣接チャネル漏洩電力比が最小となるように、前記主信号と歪補償信号との合成タイミングを調整する手段を備えたものである。
【００１５】
また、（２）前記アナログ信号に変換後の歪補償信号のタイミングを調整する遅延素子を備え、該遅延素子の遅延量を調整して合成タイミングを調整する手段を備えたものである。。
【００１６】
また、（３）前記歪補償信号をディジタル信号からアナログ信号に変換するディジタルアナログ変換器のクロック信号のタイミングを調整する遅延素子を備え、該遅延素子の遅延量を調整して合成タイミングを調整する手段を備えたものである。
【００１７】
また、（４）前記アナログ信号に変換する前のディジタル信号の歪補償信号のタイミングを調整するディジタル遅延手段を備え、該ディジタル遅延手段の遅延量を調整して合成タイミングを調整する手段を備えたものである。
【００１８】
また、（５）本発明の歪補償タイミング調整方法は、送信信号の主信号と、電力増幅器等のアナログ送信回路部における非線型歪を補償する歪補償信号とを、それぞれ別々のディジタルアナログ変換器により、ディジタル信号からアナログ信号に変換し、該アナログ信号に変換した後の主信号と歪補償信号とを合成して歪補償を行う分離型ディジタルプリディストーション歪補償において、上記アナログ送信回路部から送信される送信信号の隣接チャネル漏洩電力比を測定し、該隣接チャネル漏洩電力比が最小となるように、前記主信号と歪補償信号との合成タイミングを調整するものである。
【００１９】
【発明の実施の形態】
図１に本発明による歪補償機能を有する送信装置の構成を示す。同図において、４つの変調信号（送信信号のベーバンド信号）でそれぞれ４つのキャリア（搬送波）ｅｊｗ１ｔ，ｅｊｗ２ｔ，ｅｊｗ３ｔ，ｅｊｗ４ｔを変調し、該変調された４つの信号を合成部９−１で合成した送信信号は、主信号として第１の直交変調器（ＱＭＯＤ）１−１１に入力され、また、従来の歪補償装置と同様に、歪補償係数を乗積する乗算器８−１に入力される。
【００２０】
乗算器８−１は従来の歪補償装置と同様に、送信信号に歪補償係数を乗積して歪補償した送信信号を減算器１−２０に出力する。減算器１−２０には、歪補償前の送信信号と、歪補償後の送信信号とが入力され、減算器１−２０は歪補償後の送信信号から歪補償前の送信信号を差し引くことにより、歪補償信号を取出し、第２の直交変調器（ＱＭＯＤ）１−２１に出力する。
【００２１】
第１の直交変調器（ＱＭＯＤ）１−１１は、歪補償信号を含まない送信信号の主信号を直交変調し、第１のディジタルアナログ変換器（ＤＡＣ）１−１２に出力する。第１のディジタルアナログ変換器（ＤＡＣ）１−１２は、該送信信号の主信号をディジタル信号からアナログ信号に変換し、加算器１−３に出力する。
【００２２】
また、第２の直交変調器（ＱＭＯＤ）１−２１は、歪補償信号を直交変調し、第２のディジタルアナログ変換器（ＤＡＣ）１−２２に出力する。第２のディジタルアナログ変換器（ＤＡＣ）１−２２は、該歪補償信号をディジタル信号からアナログ信号に変換し、遅延素子（Ｄ）１−２３を通して加算器１−３に出力する。
【００２３】
加算器１−３は、アナログ信号に変換された送信信号の主信号と歪補償信号とをアナログ回路で加算して合成し、歪補償した送信信号をバンドパスフィルタ９−４に出力する。バンドパスフィルタ９−４以降から出力される信号は、図９の構成例と同様に、周波数アップコンバータ９−５、電力増幅器（ＰＡ）９−６、アンテナ９−７を経由して送信される。
【００２４】
また、従来例と同様に、電力増幅器（ＰＡ）９−６を含むアナログ送信回路部での歪を適応的に補償するために、電力増幅器（ＰＡ）９−６の出力信号を分岐し、周波数ダウンコンバータ９−８、減衰器（Ｖ＿ＡＴＴ）９−９、バンドパスフィルタ９−１０を通した後、アナログディジタル変換器（ＡＤＣ）９−１１によりアナログ信号をディジタル信号に変換し、直交検波器（ＱＤＥＭ）９−１２で直交復調して送信信号のＩ，Ｑ成分を再現し、このフィードバック信号と、入力された送信信号との差分がゼロになるように、ディジタル信号処理により歪補償係数を算出し、該歪補償係数を歪補償テーブル８−５に格納して更新する。
【００２５】
このように、送信信号の主信号とその歪補償信号とを、それぞれ別々のディジタルアナログ変換器（ＤＡＣ）１−１２，１−２２を用いて、アナログ信号に変換することにより、各々のディジタルアナログ変換器（ＤＡＣ）１−１２，１−２２は、従来のディジタルアナログ変換器（ＤＡＣ）９−３に比べて、高精度化（高分解能）の条件を緩和することができる。
【００２６】
しかし、送信信号の主信号とその歪補償信号とを、それぞれ別々のディジタルアナログ変換器（ＤＡＣ）１−１２，１−２２によりアナログ信号に変換し、アナログ信号の送信信号の主信号と歪補償信号とを、アナログ回路の加算器１−３ので加算して合成する際に、それら両信号の合成（加算）タイミングが、アナログ回路素子の遅延特性のバラツキにより変動するため、個々の装置毎に調整しなければならない。
【００２７】
また、送信信号の主信号と歪補償信号との合成（加算）タイミングを装置毎に調整して初期設定を行った後でも、温度変化や経年変化等により、初期設定時の合成（加算）タイミングにズレが生じ、それによって歪補償の精度の劣化が生じてしまう。そこで、初期の調整時及びその後の動作中に、最適な合成タイミングを自動的に探索し、該探索した最適タイミングに追従して合成タイミングを調整する構成が必要である。
【００２８】
第２のディジタルアナログ変換器（ＤＡＣ）１−２２と加算器１−３との間に設けた遅延素子（Ｄ）１−２３は、合成タイミングを最適タイミングに調整する第１の実施形態の調整手段である。送信信号の主信号と歪補償信号とを合成するタイミングを調整する手段は、図１のようにアナログ信号に対する遅延素子（Ｄ）１−２３を配置する実施形態以外に、図２に示すような実施形態とすることができる。
【００２９】
図２の（ａ）は、第１及び第２のディジタルアナログ変換器（ＤＡＣ）１−１２，１−２２のそれぞれの動作クロックを調整して、合成タイミングを調整する実施形態で、第２のディジタルアナログ変換器（ＤＡＣ）１−２２へのクロック信号ＣＬＫを、遅延素子２−１を介して供給し、遅延素子２−１の遅延量を調整することにより、合成タイミングの調整を行うものである。
【００３０】
図２の（ｂ）は、図１の減算器１−２０から出力される歪補償信号を、ディジタル信号の遅延素子２−２を通して第２の直交変調器（ＱＭＯＤ）１−２１に入力するようにした実施形態で、ディジタル信号の遅延素子２−２の遅延量を調整することにより、合成タイミングの調整を行うものである。
【００３１】
図２の（ｂ）に示すように、ディジタル信号に対する遅延素子２−２により合成タイミングの調整を行う場合、ディジタル信号処理のマスタークロックの精度でタイミング調整を行う場合には、遅延素子２−２としてシフトレジスタを用いて調整を行う構成とすることができる。また、ディジタル信号処理のマスタークロックの精度以下でのタイミング調整を行う場合には、ディジタルフィルタ（例えばＦＩＲフィルタ）を用い、そのタップ係数を変更することにより調整を行う構成とすることができる。
【００３２】
次に、最適な合成タイミングを探索するための手法について説明する。最適な合成タイミングの判定基準として、隣接チャネル漏洩電力比（ＡＣＬＲ：Ａｄｊａｃｅｎｔ　Ｃｈａｎｎｅｌ　Ｌｅａｋａｇｅ　ｐｏｗｅｒ　Ｒａｔｉｏ）を用いることができる。隣接チャネル漏洩電力比（ＡＣＬＲ）は、当該チャネルの送信信号の出力パワーと、該チャネルに隣接するチャネル領域への漏洩出力パワーとのパワー比である。
【００３３】
図３の（ａ）に最適タイミング判定のための隣接チャネル漏洩電力比（ＡＣＬＲ）測定ポイントを示す。図３（ａ）において、当該送信装置の送信信号の出力チャネル３−１に隣接する、破線で挟まれる高域（Ｕｐｐｅｒ）側又は低域（Ｌｏｗｅｒ）側の隣接チャネルへの漏洩出力パワー３−２又は３−３を測定し、それらと当該出力チャネル３−１の出力パワーとの比を算出することにより、隣接チャネル漏洩電力比（ＡＣＬＲ）が算定される。
【００３４】
送信信号の主信号と歪補償信号との合成タイミングが、最適なタイミングに調整されたときに、歪補償装置（リニアライザ）の歪補償特性が最も改善され、図３の（ｂ）に示すように、隣接チャネル漏洩電力比（ＡＣＬＲ）の値が最も小さい値となる。従って、隣接チャネル漏洩電力比（ＡＣＬＲ）の値が最も小さくなるように合成タイミングの調整を行えば良い。
【００３５】
図４に合成タイミングを調整する第１の調整手法の処理フローを示す。該第１の調整手法は、まず、隣接チャネル漏洩電力比（ＡＣＬＲ）を測定し、該隣接チャネル漏洩電力比（ＡＣＬＲ）の値を初期値として保持する（４−１）。次に遅延素子の現時点の遅延量を或る単位量だけ増加して、合成タイミングを単位時間だけ遅らせる（４−２）。
【００３６】
そして、合成タイミングを単位時間だけ遅らせた状態で、隣接チャネル漏洩電力比（ＡＣＬＲ）を測定し（４−３）、隣接チャネル漏洩電力比（ＡＣＬＲ）を前回の測定値と比較し、改善されたか劣化したかを判定する（４−４）。隣接チャネル漏洩電力比（ＡＣＬＲ）が改善された場合、遅延素子の遅延量を更に単位量だけ増加して、合成タイミングを単位時間だけ遅らせ（４−５）、最適タイミング判定処理を行う（４−６）。
【００３７】
この最適タイミング判定処理については図５を参照して後述する。そして、遅延素子の遅延量が最適値か（即ち最適タイミングか）否かを判定し（４−７）、最適値であれば終了し、最適値でなければ、ステップ４−３に戻って再び同じ処理フローを繰り返す。
【００３８】
図４に示した最適タイミングの第１の調整手法による動作を、図５を参照して説明する。遅延素子の遅延量がｄ１のとき、隣接チャネル漏洩電力比（ＡＣＬＲ）の測定値がＡＣＬＲ１であったとすると、遅延量ｄ１を所定の単位量（＋１）増加して遅延量ｄ２とすることにより、隣接チャネル漏洩電力比（ＡＣＬＲ）の測定値はＡＣＬＲ２となり、ＡＣＬＲ１＞ＡＣＬＲ２であった場合に、隣接チャネル漏洩電力比（ＡＣＬＲ）が改善されたと判定され、処理フロー（４−５）により遅延量を所定の単位量（＋１）ずつ増加して、隣接チャネル漏洩電力比（ＡＣＬＲ）を徐々に改善する動作が行われる。
【００３９】
しかし、最適点を通過して更に遅延量を所定の単位量（＋１）増加させると、隣接チャネル漏洩電力比（ＡＣＬＲ）が逆に前回の測定値より劣化するため、隣接チャネル漏洩電力比（ＡＣＬＲ）判定処理（４−４）では“劣化”の判定がなされ、処理フロー（４−８）により遅延素子の遅延量を単位量だけ減少（−１）させて、合成タイミングを単位時間だけ速め（４−８）、最適タイミング判定処理を行う（４−９）。
【００４０】
最適タイミング判定処理フロー（４−９）は、以前に、反対側の最適タイミング判定処理フロー（４−６）を通過したか否かを判定し、以前に、反対側の最適タイミング判定処理フロー（４−６）を通過していれば、現時点の遅延素子の遅延量が最適値（即ち最適タイミング）と判定し（４−１０）、処理を終了する。
【００４１】
一方、最適タイミング判定処理フロー（４−９）において、以前に、反対側の最適タイミング判定処理フロー（４−６）を通過していないと判定された場合、現時点の遅延素子の遅延量が最適値より大きい場合であるので、遅延量を減少させるよう、隣接チャネル漏洩電力比（ＡＣＬＲ）判定処理（４−４）の判定を反転させ、また、遅延素子の遅延量が最適値でないと判定し（４−１０）、ステップ４−３に戻って再び同様の処理フローを繰り返す。
【００４２】
図６に合成タイミングを調整する第２の調整フローを示す。また、第２の調整フローによる合成タイミング調整動作の例を図７に示す。第２の調整フローは、まず、現時点の合成タイミングでの隣接チャネル漏洩電力比（ＡＣＬＲ）を測定し、該隣接チャネル漏洩電力比（ＡＣＬＲ）の値を初期値として保持する（６−１）。
【００４３】
次に遅延素子の現時点の遅延量を或る単位量だけ増加して、合成タイミングを単位時間だけ遅らせ（６−２）、この状態で隣接チャネル漏洩電力比（＋１点ＡＣＬＲ）を測定して記憶保持し（６−３）、また、遅延素子の現時点の遅延量を或る単位量だけ減少して、合成タイミングを単位時間だけ速め（６−４）、この状態で隣接チャネル漏洩電力比（−１点ＡＣＬＲ）を測定して記憶保持する（６−５）。
【００４４】
最適タイミング判定処理（６−６）において、現時点の合成タイミングでの隣接チャネル漏洩電力比（現ＡＣＬＲ）と、合成タイミングを単位時間だけ遅らせた状態での隣接チャネル漏洩電力比（＋１点ＡＣＬＲ）と、合成タイミングを単位時間だけ速めた状態での隣接チャネル漏洩電力比（−１点ＡＣＬＲ）とをそれぞれ比較し、その中で、最も小さな隣接チャネル漏洩電力比（ＡＣＬＲ）の合成タイミングを最適タイミングとして選択する。そして、該最適タイミングを最適合成タイミングとして設定し（６−７）、処理を終了する。
【００４５】
或いは、最適タイミング判定処理（６−６）において、現時点の合成タイミングでの隣接チャネル漏洩電力比（現ＡＣＬＲ）より、合成タイミングを単位時間だけ遅らせた状態での隣接チャネル漏洩電力比（＋１点ＡＣＬＲ）、又は合成タイミングを単位時間だけ速めた状態での隣接チャネル漏洩電力比（−１点ＡＣＬＲ）が小さい場合に、隣接チャネル漏洩電力比（ＡＣＬＲ）の値が小さい方の合成タイミングを現時点の合成タイミングとして設定し直し、ステップ６−１に戻って同様の処理を繰り返し、現時点の合成タイミングでの隣接チャネル漏洩電力比（現ＡＣＬＲ）が、合成タイミングを単位時間だけ遅らせた状態での隣接チャネル漏洩電力比（＋１点ＡＣＬＲ）、及び合成タイミングを単位時間だけ速めた状態での隣接チャネル漏洩電力比（−１点ＡＣＬＲ）の何れより小さい場合に、現時点の合成タイミングを最適タイミングと判定して、該タイミングを最適合成タイミングとして設定し（６−７）、処理を終了する構成とすることもできる。
【００４６】
前述の図４に示した第１の調整フローによる合成タイミング調整手法は、合成タイミングが最適タイミングから大きくずれている場合、即ち、初期値の設定時等において有効であり、図６に示した第２の調整フローによる合成タイミング調整手法は、経年変化や温度変化など、最適タイミングのゆっくりした変化に対して微調整を行う場合等で、合成タイミングが最適タイミングから僅か（±１以内のタイミング）にずれている場合に有効である。
【００４７】
（付記１）送信信号の主信号と、電力増幅器等のアナログ送信回路部における非線型歪を補償する歪補償信号とを、それぞれ別々のディジタルアナログ変換器により、ディジタル信号からアナログ信号に変換し、該アナログ信号に変換した後の主信号と歪補償信号とを合成して歪補償を行う分離型ディジタルプリディストーション方式歪補償手段を有する送信装置において、該送信装置の隣接チャネル漏洩電力比を測定し、該隣接チャネル漏洩電力比が最小となるように、前記主信号と歪補償信号との合成タイミングを調整する手段を備えたことを特徴とする歪補償機能を有する送信装置。
（付記２）前記アナログ信号に変換後の歪補償信号のタイミングを調整する遅延素子を備え、該遅延素子の遅延量を調整して合成タイミングを調整する手段を備えたことを特徴とする付記１に記載の歪補償機能を有する送信装置。
（付記３）前記歪補償信号をディジタル信号からアナログ信号に変換するディジタルアナログ変換器のクロック信号のタイミングを調整する遅延素子を備え、該遅延素子の遅延量を調整して合成タイミングを調整する手段を備えたことを特徴とする付記１に記載の歪補償機能を有する送信装置。
（付記４）前記アナログ信号に変換する前のディジタル信号の歪補償信号のタイミングを調整するディジタル遅延手段を備え、該ディジタル遅延手の遅延量を調整して合成タイミングを調整する手段を備えたことを特徴とする付記１に記載の歪補償機能を有する送信装置。
（付記５）前記ディジタル遅延手段としてシフトレジスタを用いて構成し、ディジタル信号処理部のマスタークロック精度でタイミング調整を行うことを特徴とする付記４記載の歪補償機能を有する送信装置。
（付記６）前記ディジタル遅延手段としてディジタルフィルタを用いて構成し、該ディジタルフィルタのタップ係数の変更により、タイミング調整を行うことを特徴とする付記４記載の歪補償機能を有する送信装置。
（付記７）前記合成タイミングを調整する手段は、歪補償信号のタイミングを単位時間だけずらして隣接チャネル漏洩電力比を測定し、該隣接チャネル漏洩電力比が減少する方向に歪補償信号のタイミングを順次ずらしていく手段と、隣接チャネル漏洩電力比が増加し始めた直前のタイミングを最適タイミングと判定し、該最適タイミングを合成タイミングとして設定する手段とを備えたことを特徴とする付記１乃至６の何れかに記載の歪補償機能を有する送信装置。
（付記８）前記合成タイミングを調整する手段は、歪補償信号の現状のタイミング、歪補償信号を単位時間遅らせたタイミング、及び歪補償信号を単位時間速めたタイミング、のそれぞれの隣接チャネル漏洩電力比の大小を比較する手段と、最小の隣接チャネル漏洩電力比のタイミングを合成タイミングとして設定する手段とを備えたことを特徴とする付記１乃至６の何れかに記載の歪補償機能を有する送信装置。
（付記９）送信信号の主信号と、電力増幅器等のアナログ送信回路部における非線型歪を補償する歪補償信号とを、それぞれ別々のディジタルアナログ変換器により、ディジタル信号からアナログ信号に変換し、該アナログ信号に変換した後の主信号と歪補償信号とを合成して歪補償を行う分離型ディジタルプリディストーション歪補償において、上記アナログ送信回路部から送信される送信信号の隣接チャネル漏洩電力比を測定し、該隣接チャネル漏洩電力比が最小となるように、前記主信号と歪補償信号との合成タイミングを調整することを特徴とする歪補償タイミング調整方法。
【００４８】
【発明の効果】
以上説明したように、本発明によれば、送信信号の主信号とその歪補償信号とを、それぞれ別々のディジタルアナログ変換器（ＤＡＣ）を用いてディジタル信号をアナログ信号に変換し、かつ、送信信号の主信号とその歪補償信号との合成タイミングを最適タイミングに調整して歪補償を行うことにより、ディジタルアナログ変換器（ＤＡＣ）自体の高精度化（高分解能）の要件を緩和して高速なディジタルアナログ変換が可能となり、精度の高い歪補償を高速に行うことが可能となる。
【図面の簡単な説明】
【図１】本発明による歪補償機能を有する送信装置の構成を示す図である。
【図２】本発明による合成タイミングを調整する他の実施形態を示す図である。
【図３】本発明の隣接チャネル漏洩電力比（ＡＣＬＲ）測定ポイント及び合成タイミングによる隣接チャネル漏洩電力比（ＡＣＬＲ）の変化を示す図である。
【図４】本発明の合成タイミングを調整する第１の調整手法の処理フローを示す図である。
【図５】本発明の合成タイミングを調整する第１の調整手法による動作例を示す図である。
【図６】本発明の合成タイミングを調整する第２の調整手法の処理フローを示す図である。
【図７】本発明の合成タイミングを調整する第２の調整手法による動作例を示す図である。
【図８】ディジタルプリディストーション方式歪補償装置（リニアライザ）の原理構成を示す図である。
【図９】４キャリアの送信信号を送信する場合の歪補償装置（リニアライザ）の具体例を示す図である。
【符号の説明】
１−１１　第１の直交変調器（ＱＭＯＤ）
１−１２　第１のディジタルアナログ変換器（ＤＡＣ）
１−２０　減算器
１−２１　第２の直交変調器（ＱＭＯＤ）
１−２２　第２のディジタルアナログ変換器（ＤＡＣ）
１−２３　遅延素子（Ｄ）
１−３　加算器
８−１　乗算器
８−３　減算器
８−４　歪補償係数更新部
８−５　歪補償テーブル
９−１　合成部
９−４　バンドパスフィルタ
９−５　周波数アップコンバータ
９−６　電力増幅器（ＰＡ）
９−７　アンテナ
９−８　周波数ダウンコンバータ
９−９　減衰器（Ｖ＿ＡＴＴ）
９−１０　バンドパスフィルタ
９−１１　アナログディジタル変換器（ＡＤＣ）
９−１２　直交検波器（ＱＤＥＭ）
【図１】
2004015364.tif 000003
【図２】
2004015364.tif 000004
【図３】
2004015364.tif 000005
【図４】
2004015364.tif 000006
【図５】
2004015364.tif 000007
【図６】
2004015364.tif 000008
【図７】
2004015364.tif 000009
【図８】
2004015364.tif 000010
【図９】
2004015364.tif 000011