(57)【要約】【課題】半導体集積回路のレイアウトの算出を行わずに、半導体集積回路チップがパッケージに搭載可能か否かの判断を行い得るようにすることによって、前記チップが前記パッケージに搭載可能か否かの判断を速やかに行い得るようにすること。【解決手段】入力装置１０１から半導体集積回路の仕様に関する仕様情報を入力すると、ＣＰＵ１０２は、半導体集積回路のレイアウトを行う前に、磁気ディスク１０５から設計情報（パッケージ情報、マクロライブラリ、搭載マクロ情報、レイアウト制約）を用いて、半導体チップの回路規模及び１枚のウエハから採取可能なチップ数を算出すると共に、半導体集積回路チップがパッケージに搭載可能か否かの判断を行う。その後、自動レイアウトルールを読み出して、レイアウトを算出した後、所定フォーマットに変換して出力する。【選択図】    図１
2004234187.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路の仕様に関する仕様情報を入力する入力手段と、半導体集積回路の設計に必要な設計情報を記憶する設計情報記憶手段と、前記入力手段から入力された仕様情報と前記設計情報記憶手段に記憶した設計情報とに基づいて半導体集積回路チップの規模を算出し、該半導体集積回路チップが指定されたパッケージにレイアウト可能か否かを判定する判定手段とを備えて成ることを特徴とする半導体集積回路見積もり装置。
【請求項２】
前記半導体集積回路チップが半導体ウエハから取得可能な個数を算出する取得個数算出手段を備えて成ることを特徴とする請求項１記載の半導体集積回路見積もり装置。
【請求項３】
前記入力手段から入力される仕様情報は半導体集積回路チップに搭載するゲート数及びパッケージの大きさであることを特徴とする請求項１又は２記載の半導体集積回路見積もり装置。
【請求項４】
前記設計情報記憶手段に記憶した設計情報には、パッケージ情報、マクロライブラリ、搭載マクロ情報及びレイアウト制約が含まれることを特徴とする請求項３記載の半導体集積回路見積もり装置。
【請求項５】
前記設計情報記憶手段には更にレイアウトルールが記憶されると共に、半導体集積回路チップのレイアウトを決定するレイアウト決定手段と、前記レイアウト決定手段で決定した半導体集積回路チップのレイアウトを表示する表示手段とを備えて成ることを特徴とする請求項４記載の半導体集積回路見積もり装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路に関する見積もりを行うための半導体集積回路見積もり装置に関する。
【０００２】
【従来の技術】
従来から、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等の半導体集積回路に関する顧客の要求仕様に基づいて、マクロのチップレイアウトの作成、作成した半導体集積回路チップのチップサイズの見積もり、前記チップが要求パッケージに搭載可能な否かの判定、前記チップの単価見積もり等が行われている（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特開平７−１７５８４７号公報
【０００４】
【発明が解決しようとする課題】
前記チップレイアウトの作成、チップサイズの見積もり、チップがパッケージ搭載可能か否かの判定、単価見積もりは、コンピュータを使用して行われるが、チップレイアウトの作成等は、操作者がコンピュータ画面を見ながらキーボードやマウス等の入力装置を操作して、複数のマクロがチップ内に入るように各マクロを手動操作で移動、配置することによって行っている。
【０００５】
したがって、半導体集積回路の各種見積もりに時間がかかるという問題がある。特に、チップレイアウト完成後にパッケージに搭載可能か否かを判断しているため、前記判断が極めて遅くなるという問題がある。
また、レイアウトの作成を手動操作で行っているため、適正なレイアウトが得られるか否かの確認が遅くなるという問題がある。
【０００６】
本発明は、半導体集積回路のレイアウトの算出を行わずに半導体集積回路チップがパッケージに搭載可能か否かの判断を行い得るようにすることによって、前記チップが前記パッケージに搭載可能か否かの見積もりを速やかに行い得るようにすることを課題としている。
【０００７】
【課題を解決するための手段】
本発明によれば、半導体集積回路の仕様に関する仕様情報を入力する入力手段と、半導体集積回路の設計に必要な設計情報を記憶する設計情報記憶手段と、前記入力手段から入力された仕様情報と前記設計情報記憶手段に記憶した設計情報とに基づいて半導体集積回路チップの規模を算出し、該半導体集積回路チップが指定されたパッケージにレイアウト可能か否かを判定する判定手段とを備えて成ることを特徴とする半導体集積回路見積もり装置が提供される。入力手段は、半導体集積回路の仕様に関する仕様情報を入力する。判定手段は、前記入力手段から入力された仕様情報と設計情報記憶手段に記憶した設計情報とに基づいて半導体集積回路チップの規模を算出し、該半導体集積回路チップが指定されたパッケージにレイアウト可能か否かを判定する。
【０００８】
ここで、前記半導体集積回路チップが半導体ウエハから取得可能な個数を算出する取得個数算出手段を備えて成るように構成してもよい。
また、前記入力手段から入力される仕様情報は半導体集積回路チップに搭載するゲート数及びパッケージの大きさであるように構成してもよい。
また、前記設計情報記憶手段に記憶した設計情報には、パッケージ情報、マクロライブラリ、搭載マクロ情報及びレイアウト制約が含まれるように構成してもよい。
また、前記設計情報記憶手段には更にレイアウトルールが記憶されると共に、半導体集積回路チップのレイアウトを決定するレイアウト決定手段と、前記レイアウト決定手段で決定した半導体集積回路チップのレイアウトを表示する表示手段とを備えて成るように構成してもよい。
【０００９】
【発明の実施の形態】
図１は、本発明の実施の形態に係る半導体集積回路見積もり装置のブロック図である。
図１において、半導体集積回路見積もり装置は、キーボードやマウス等によって構成された入力手段としての入力装置１０１、中央処理装置（ＣＰＵ）１０２、表示手段としての表示装置１０３、ランダムアクセスメモリ（ＲＡＭ）や読出専用メモリ（ＲＯＭ）によって構成されたメモリ１０４、磁気ディスク１０５を備えている。メモリ１０４及び磁気ディスク１０５は記憶手段を構成している。
【００１０】
磁気ディスク１０５は、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等の半導体集積回路の設計に必要な設計情報を記憶する設計情報記憶手段としての設計情報記憶部１０６、ＣＰＵ１０２が実行するプログラムを記憶するプログラム記憶手段としてのプログラム記憶部１０７、チップレイアウト等の半導体集積回路のデータを記憶するデータ記憶手段としてのデータ記憶部１０８を有している。
設計情報記憶部１０６は、パッケージ情報記憶手段としてのパッケージ情報記憶部１０９、マクロライブラリ記憶手段としてのマクロライブラリ記憶部１１０、搭載マクロ情報記憶手段としての搭載マクロ情報記憶部１１１、レイアウト制約記憶手段としてのレイアウト制約記憶部１１２、レイアウトルール記憶手段としての自動レイアウトルール記憶部１１３を有している。
【００１１】
パッケージ情報記憶部１０９には、パッケージの種類や大きさ等の半導体集積回路のパッケージに関する情報が予め記憶されている。マクロライブラリ記憶部１１０には、半導体集積回路に使用するメモリの名称や容量等のハードマクロに関する情報、基本ゲートの面積やゲートブロック数等のソフトマクロに関するマクロ情報が予め記憶されている。搭載マクロ情報記憶部１１１には、半導体集積回路に使用するメモリの数やゲートブロックの数等の搭載するマクロの情報が予め記憶されている。レイアウト制約記憶部１１２には、ユーティライゼーション（セル占有率）等のレイアウト制約条件が予め記憶されている。自動レイアウトルール記憶部１１３には、ブロック間距離等の構成要素の自動配置を行うためのルールが予め記憶されている。
【００１２】
パッケージ情報記憶部１０９に記憶されたパッケージ情報、マクロライブラリ記憶部１１０に記憶されたマクロ情報、搭載マクロ情報記憶部１１１に記憶された搭載マクロ情報、レイアウト制約記憶部１１２に記憶されたレイアウト制約条件、自動レイアウトルール記憶部１１３に記憶されたレイアウトルールは、１つの設計情報用ファイルに纏めて収容されている。なお、これらの情報は、複数の設計情報用ファイルに分割して収容させても良い。
図２は、図１の半導体集積回路見積もり装置の処理を示すフローチャートで、プログラム記憶部１０７に記憶された見積もり処理用プログラム等のプログラムをメモリ１０４に展開し、該メモリ１０４に記憶されたプログラムをＣＰＵ１０２が実行することにより行われる処理を示している。
【００１３】
以下、図１及び図２を用いて本実施の形態に係る半導体集積回路見積もり装置の動作を詳細に説明する。
入力装置１０１によって、半導体集積回路の仕様情報の入力及び設計に使用する設計情報（入力データ）の指定を行うと（ステップＳ２０１）、ＣＰＵ１０２は、磁気ディスク１０５に予め記憶されている前記設計情報（入力データ）をメモリ１０４に展開する（ステップＳ２０２）。前記仕様情報は、本実施の形態では、半導体集積回路チップに搭載するゲート数及びパッケージの大きさである。また、前記設計情報には、設計情報記憶部１０６に予め記憶したパッケージ情報、マクロライブラリ、搭載マクロ情報、レイアウト制約が含まれている。前記設計情報の指定は、入力装置１０１によって、前述した設計情報用ファイルのファイル名を指定することによって行う。
【００１４】
次に、ＣＰＵ１０２は、半導体集積回路のトポロジ情報を生成する（ステップＳ２０３）。前記トポロジ情報は半導体集積回路チップのパッドの配置を含む情報である。次に、ＣＰＵ１０２は、半導体集積回路チップの大きさの推定を行うと共に指定されたパッケージにレイアウト可能か否かの判定を行う（ステップＳ２０４）。また、１枚の半導体ウエハから前記チップを採取可能な個数を算出する（ステップＳ２０５）。
ここで、ステップＳ２０４は、仕様情報と設計情報とに基づいて半導体集積回路チップの規模を算出し、該半導体集積回路チップが指定されたパッケージにレイアウト可能か否かを判定する判定手段を構成している。また、ステップＳ２０５は、半導体集積回路チップが半導体ウエハから取得可能な個数を算出する取得個数算出手段を構成している。
【００１５】
ＣＰＵ１０２は、前記チップサイズから集積回路チップを前記パッケージにレイアウト可能と判断した場合には前記半導体集積回路チップの規模（チップサイズ）及び１枚のウエハから採取可能なチップ採取数を表示装置１０３に出力し、前記チップサイズから集積回路チップを前記パッケージにレイアウトできないと判断した場合にはレイアウトできない旨の情報を表示装置１０３に出力する（ステップＳ２０６）。表示装置１０３では、半導体集積回路チップがレイアウト可能な場合には前記チップサイズ及びチップの採取数が表示され又、半導体集積回路チップがレイアウト不能な場合にはレイアウト不能である旨の表示が行われる。
【００１６】
得られたチップサイズ及びチップの採取数が所定の条件を満たさない場合（ステップＳ２０７）、入力装置１０１によって搭載ゲート数及びパッケージの変更を行い（ステップＳ２０８）、ステップＳ２０２へ戻って前記処理を行う。
ステップＳ２０７において、前記チップサイズ及びチップの採取数が所定の条件を満たす場合、入力装置１０１によってレイアウト制約読込命令が入力されると（ステップＳ２０９）、ＣＰＵ１０２は、前記レイアウト制約読込命令に応答してレイアウト制約記憶部１１２からレイアウト制約を読み込んで、使用するコンポーネント（ハードマクロ及びソフトマクロ）、チップサイズ、パッケージの大きさ（あるいは種類）を算出して表示装置１０３に出力する（ステップＳ２１０）。表示装置１０３では、前記コンポーネント、チップサイズ、パッケージの大きさ（あるいは種類）が表示される。
【００１７】
次に、ＣＰＵ１０２は、入力装置１０１によって自動フロアプラン命令が入力されると（ステップＳ２１１）、前記自動フロアプラン命令に応答して半導体集積回路チップのレイアウト処理を行って、フロアプランを自動的に生成し（ステップＳ２１２）、表示装置１０３に出力する（ステップＳ２１３）。ここで、ステップＳ２１２は、半導体集積回路チップのレイアウトを決定するレイアウト決定手段を構成している。
表示装置１０３では前記フロアプラン（半導体集積回路チップのレイアウト）が表示される。
【００１８】
次に、ＣＰＵ１０２は、入力装置１０１によってフォーマッティング指示の命令が入力されると（ステップＳ２１４）、前記フォーマッティング指示命令に応答して、前記フロアプランを所定フォーマットのファイル（例えば、業界標準のフォーマットであるＤＥＦファイル（ハードマクロやソフトマクロの配置情報を示すテキストファイル）及びＬＥＦファイル（ハードマクロやソフトマクロの形状情報を示すテキストファイル））に変換し、磁気ディスク１０５に出力する（ステップＳ２１５）。前記ファイルはデータ記憶部１０８に記憶される。
【００１９】
以上のように、本発明の実施の形態に係る半導体集積回路見積もり装置は、半導体集積回路の仕様に関する仕様情報を入力する入力装置１０１と、半導体集積回路の設計に必要な設計情報を記憶する設計情報記憶部１０６と、入力装置１０１から入力された仕様情報と設計情報記憶部１０６に記憶した設計情報とに基づいて半導体集積回路チップの規模を算出し、該半導体集積回路チップが前記入力装置１０１によって指定されたパッケージにレイアウト可能か否かを判定する判定手段とを備えているので、半導体集積回路のレイアウトを行わずに、半導体集積回路チップがパッケージに搭載可能か否かの判断を行うことが可能になる。したがって、前記チップが前記パッケージに搭載可能か否かの判断を速やかに行うことが可能になる。
【００２０】
ここで、前記半導体集積回路チップが半導体ウエハから取得可能な個数を算出する取得個数算出手段を備えている。また、前記入力手段から入力される仕様情報は半導体集積回路チップに搭載するゲート数及びパッケージの大きさであるように構成している。また、設計情報記憶部１０６に記憶した設計情報には、パッケージ情報、マクロライブラリ、搭載マクロ情報及びレイアウト制約が含まれるように構成している。
【００２１】
また、設計情報記憶部１０６には更にレイアウトルールが記憶されると共に、半導体集積回路チップのレイアウトを決定するレイアウト決定手段と、前記レイアウト決定手段で決定した半導体集積回路チップのレイアウトを表示する表示装置１０３とを備えているので、パッケージに多数のハードマクロを搭載する場合でも、チップがパッケージ内に収容可能か否かの見積もりを高精度に行うことが可能になる。
【００２２】
【発明の効果】
本発明によれば、半導体集積回路のレイアウトの算出を行わずに、半導体集積回路チップがパッケージに搭載可能か否かの判断を行うので、前記チップが前記パッケージに搭載可能か否かの判断を速やかに行うことが可能になる。
また、パッケージに多数のハードマクロを搭載する場合でも、チップがパッケージ内に収容可能か否かの見積もりを高精度に行うことが可能になる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体集積回路見積もり装置のブロック図である。
【図２】本発明の実施の形態に係る半導体集積回路見積もり装置の動作を示すフローチャートである。
【符号の説明】
１０１・・入力手段としての入力装置
１０２・・判定手段、取得個数算出手段、レイアウト決定手段を構成するＣＰＵ
１０３・・表示手段としての表示装置
１０４・・記憶手段を構成するメモリ
１０５・・記憶手段を構成する磁気ディスク
１０６・・設計情報記憶手段としての設計情報記憶部
１０７・・プログラム記憶手段としてのプログラム記憶部
１０８・・データ記憶手段としてのデータ記憶部
１０９・・パッケージ情報記憶手段としてのパッケージ情報記憶部
１１０・・マクロライブラリ記憶手段としてのマクロライブラリ記憶部
１１１・・搭載マクロ情報記憶手段としての搭載マクロ情報記憶部
１１２・・レイアウト制約記憶手段としてのレイアウト制約記憶部
１１３・・レイアウトルール記憶手段としての自動レイアウトルール記憶部
【図１】
2004234187.tif 000003
【図２】
2004234187.tif 000004