(57)【要約】【課題】汎用スイッチング電源等に用いられるエンハンスメント型動作のＦＥＴとして、高いモビリティーを有するワイドギャップ半導体のＡｌＧａＮ／ＧａＮへテロ構造ＦＥＴ技術を活用して、動作抵抗の低減により通電損失の低減を図ることができ、特にＧａＮ系ＦＥＴでの完全な動作を実現する。具体的には、ゲート電圧を０Ｖとした場合にソース・ドレイン間の電流が流れないエンハンスメント型動作を行える電界効果型トランジスタを提供する。【解決手段】第一の窒素化合物膜からなるＡｌＧａＮ層３と、該ＡｌＧａＮ層３とは異なる組成を有する第二の窒素化合物膜からなるＧａＮ層２とを形成するヘテロ構造を備えた電界効果型トランジスタであって、上記第一の窒素化合物膜と第二の窒素化合物膜との結晶界面において発生するピエゾ電界効果を相殺させるための応力緩和層としてＧａＮ層４が、さらに一層以上形成されている。【選択図】  図１
2004335960.tif 000002
【特許請求の範囲】
【請求項１】
第一の窒素化合物膜からなるチャネル層と、該チャネル層とは異なる組成を有する第二の窒素化合物膜からなるバッファ層とを形成するヘテロ構造を備えた電界効果型トランジスタであって、
上記第一の窒素化合物膜と第二の窒素化合物膜との結晶界面において発生するピエゾ電界効果を相殺させるための応力緩和層が、さらに一層以上形成されていることを特徴とする電界効果型トランジスタ。
【請求項２】
第一の窒素化合物膜が、ガリウム、アルミニウム、ホウ素、及びインジウムからなる群より選ばれる少なくとも１種のＩＩＩ族元素を含む窒素化合物半導体であり、第二の窒素化合物膜が、上記ＩＩＩ族元素を含まない窒素化合物半導体であることを特徴とする請求項１記載の電界効果型トランジスタ。
【請求項３】
第一の窒素化合物膜が、ＡｌｘＧａ１−ｘＮ（０．０５＜ｘ＜０．５）であり、第二の窒素化合物膜及び応力緩和層が、ＧａＮであり、応力緩和層と第一の窒素化合物膜と第二の窒素化合物膜とがこの順に積層されていることを特徴とする請求項１または２記載の電界効果型トランジスタ。
【請求項４】
第一の窒素化合物膜が、ＩｎｘＧａ１−ｘＮ（０．０５＜ｘ＜０．５）であり、第二の窒素化合物膜及び応力緩和層が、ＧａＮであり、応力緩和層と第一の窒素化合物膜と第二の窒素化合物膜とがこの順に積層されていることを特徴とする請求項１または２記載の電界効果型トランジスタ。
【請求項５】
第一の窒素化合物膜が、ＡｌｘＧａ１−ｘＮ（０．０５＜ｘ＜０．５）であり、第二の窒素化合物膜が、ＧａＮであり、応力緩和層が、ＩｎｘＧａ１−ｘＮ（０．０５＜ｘ＜０．５）であり、応力緩和層と第一の窒素化合物膜と第二の窒素化合物膜とがこの順に積層されていることを特徴とする請求項１または２記載の電界効果型トランジスタ。
【請求項６】
応力緩和層にＳｉがドープされていることを特徴とする請求項１〜５のいずれか１項に記載の電界効果型トランジスタ。
【請求項７】
応力緩和層の膜厚は、少なくとも１層がチャンネル部より厚いことを特徴とする請求項１〜６のいずれか１項に記載の電界効果型トランジスタ。
【請求項８】
ゲート電極とチャネル層との間に、レーザーＣＶＤ法によるゲート絶縁膜が形成されていることを特徴とする請求項１〜５のいずれか１項に記載の電界効果型トランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はガリウム（Ｇａ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）からなる群より選ばれる少なくとも１種のＩＩＩ族元素と窒素（Ｎ）とを含むＩＩＩ族ナイトライド化合物半導体によりヘテロ構造を形成してチャンネル層を形成してなる電界効果型トランジスタ、特にゲート電極とチャンネル層との間にゲート絶縁膜を備えてなる電界効果型トランジスタに関する。本発明の電界効果型トランジスタは、電力制御用のデバイス（例えばスイッチング電源など）への応用が期待される。
【０００２】
【従来の技術】
ＩＩＩ族ナイトライド化合物半導体の１つである窒化ガリウム（ＧａＮ）は、そのバンドギャップが３．３９ｅＶと大きく、Ｓｉに比べて約７倍の高い破壊電界強度を持つことが知られている。また、アルミニウム・ガリウムの窒化物（ＡｌＧａＮ）と組み合わせることでＡｌＧａＮ／ＧａＮのヘテロ構造となり、ＨＥＭＴ（高電子移動度トランジスタ）として、これまでのＧａＡｓ系ＨＥＭＴと同様に、高速動作のデバイスとして期待されている。
【０００３】
さらに、ＧａＡｓ系デバイスは砒素を使用している為、ＬＣＡ（ライフ・サイクル・アセスメント）面からその廃棄物処理が問題になるのに対して、ＧａＮ系デバイスは砒素などの有害物質を含むことなく、環境にやさしい新デバイスとして期待されている。
【０００４】
以上のように、ＧａＮ系材料を用いた半導体は、高周波、耐環境性（高温下での使用が可能）、大電力用低損失デバイスとしての研究が進められている（非特許文献１参照。）。
【０００５】
ＡｌＧａＮ／ＧａＮ構造は、このままでソース、ドレイン、ゲートの各電極を形成した場合、その動作はディプリッション型（ノーマリーオン型）であり、ＧａＡｓ代替デバイスとしての高周波通信用デバイス、さらには高出力高周波通信用デバイスとしては良好である。しかしながら、電力制御用のデバイスには、従来のＳｉ系半導体と同様のエンハンスメント型（ノーマリーオフ型）が求められるため、エンハンスメント型のＧａＮ系材料の半導体製造方法としてさまざまな提案がなされている。
【０００６】
例えば、ＡｌＧａＮ／ＧａＮのＨＥＭＴ構造において、ＡｌＧａＮよりなる電子供給層（＝チャンネル層）の厚さをゲート部分のみ薄くすることで、エンハンスメント型に近づける事例が開示されている（非特許文献２参照。）。しかし、ゲート電圧を０Ｖとしてもソース・ドレイン間に電流が流れる。さらに、電子供給層の厚さを薄くすると、ゲート電圧０Ｖの時の電流量は小さくなるものの、逆にソース・ドレイン間の抵抗が大きくなり、高効率トランジスタとしての性能が低下する。
【０００７】
また、他の論文では、前述のＡｌＧａＮ／ＧａＮのＨＥＭＴ構造におけるエンハンスメント型の改善を目指して、ゲート電極の下にＳｉＯ２の絶縁膜を形成したＭＯＳ型トランジスタを形成している（非特許文献３参照。）。しかし、この場合もゲート電圧を０Ｖとしても、ソース・ドレイン間には電流が流れてしまう。
【０００８】
さらに、ＡｌＧａＮ／ＧａＮのＨＥＭＴ構造において、ゲート電極の絶縁膜をＳｉＯ２からＳｉ３Ｎ４膜に変えたＭＩＳ型トランジスタを形成しているが、やはりゲート電圧０Ｖにおいてソース・ドレイン間に電流が流れるとする報告もある（非特許文献４参照。）。
【０００９】
他方、特開平１０−２２３９０１号公報では、ＧａＮ系の電界効果トランジスタにおいて、ゲート絶縁膜にＡｌＮを利用しているが、そのゲート電圧０Ｖにおけるソース・ドレイン間電流については明記されていない（特許文献１参照。）。
【００１０】
【特許文献１】特開平１０−２２３９０１号公報
【非特許文献１】応用物理  第７０巻  第５号  ｐ５１３−ｐ５２２  （２００１）
【非特許文献２】Ｍ．Ａ．Ｋａｈｎ，  Ａ．Ｐ．Ｌ．，  ６８（４），  ２２（１９９６）
【非特許文献３】Ｍ．Ａ．Ｋａｈｎ，  Ａ．Ｐ．Ｌ．，  ７７（９），  （２０００）
【非特許文献４】Ｍ．Ａ．Ｋａｈｎ，  Ａ．Ｐ．Ｌ．，  ７９（１７），  （２００１）
【００１１】
【発明が解決しようとする課題】
上記従来の電界効果型トランジスタでは、ゲート電極下部の電子供給層の厚みを薄くしたり、ゲート電極にＳｉＯ２やＳｉ３Ｎ４、ＡｌＮ等の絶縁膜を形成してエンハンスメント型動作に近づけることは可能である。しかしながら、ゲート電圧を０Ｖとした場合におけるソース・ドレイン間の電流を止められないのが現状である。このため、従来のＧａＮデバイスは、電子制御用として要求されるエンハンスメント型の性能が充分に得られないという問題点を有している。
【００１２】
本発明は、上記のような問題点に鑑みなされたものでその目的は、ゲート電圧を０Ｖとした場合にソース・ドレイン間の電流が流れないエンハンスメント型動作を実現できる電界効果型トランジスタを提供することにある。
【００１３】
【課題を解決するための手段】
本願発明者等は、上記目的を達成するために鋭意検討した。その結果、ヘテロ構造の結晶界面に発生する歪現象を他の歪現象と組み合わせることによって、ピエゾ分極電界効果を相殺させる電界効果型トランジスタ構造とすることにより、上記目的を達成できることを見出し、本発明を完成するに至った。すなわち、例えばＡｌＧａＮ／ＧａＮへテロ構造においては、ＡｌＧａＮ層の引っ張り歪によるピエゾ効果からなる分極電荷の影響が大きいという点に着目し、ＡｌＧａＮ／ＧａＮへテロ構造におけるＡｌＧａＮ層の引っ張り歪およびＩｎＧａＮ／ＧａＮヘテロ構造におけるＩｎＧａＮ層の圧縮歪を組み合わせて、ピエゾ分極電界効果を相殺させ、エンハンスメント型動作を実現する。
【００１４】
請求項１の電界効果型トランジスタは、上記の課題を解決するために、第一の窒素化合物膜からなるチャネル層と、該チャネル層とは異なる組成を有する第二の窒素化合物膜からなるバッファ層とからなるヘテロ構造を備えた電界効果型トランジスタであって、上記第一の窒素化合物膜と第二の窒素化合物膜との結晶界面において発生するピエゾ電界効果を相殺させるための応力緩和層が、さらに一層以上形成されていることを特徴としている。
【００１５】
上記の構成によれば、上記へテロ構造の結晶界面に発生する歪現象と、応力緩和層との界面における他の歪現象が組み合わされることによって、ピエゾ分極電界効果を相殺させることができる。これにより、ゲート電圧を０Ｖとした場合における、ソース・ドレイン間電流を停止することができ、主にＧａＮ系デバイスに求められるエンハンスメント動作を確立することが可能となる。
【００１６】
請求項２の電界効果型トランジスタは、上記の課題を解決するために、第一の窒素化合物膜が、ガリウム、アルミニウム、ホウ素、及びインジウムからなる群より選ばれる少なくとも１種のＩＩＩ族元素を含む窒素化合物半導体であり、第二の窒素化合物膜が、上記ＩＩＩ族元素を含まない窒素化合物半導体であることを特徴としている。
【００１７】
上記の構成によれば、ＩＩＩ族ナイトライド化合物半導体によりヘテロ構造を形成してチャンネル層を形成してなる電界効果型トランジスタにおいて、結晶界面に発生する歪現象と応力緩和層との界面における他の歪現象が組み合わされることによって、ピエゾ分極電界効果を相殺させることができる。これにより、ゲート電圧を０Ｖとした場合におけるソース・ドレイン間電流を停止することができ、エンハンストメント動作を確立することが可能となる。
【００１８】
請求項３の電界効果型トランジスタは、上記の課題を解決するために、第一の窒素化合物膜が、ＡｌｘＧａ１−ｘＮ（０．０５＜ｘ＜０．５）であり、第二の窒素化合物膜及び応力緩和層が、ＧａＮであり、応力緩和層と第一の窒素化合物膜と第二の窒素化合物膜とがこの順に積層されていることを特徴としている。
【００１９】
上記の構成によれば、ＩＩＩ族ナイトライド化合物であるＡｌｘＧａ１−ｘＮ（０．０５＜ｘ＜０．５）とＧａＮの結晶界面には、引っ張り歪みに起因するピエゾ分極効果が発生する。そこで、応力緩和層としてＧａＮを用い、応力緩和層と第一の窒素化合物膜と第二の窒素化合物膜とがこの順に積層させることにより引っ張り歪みに起因するピエゾ分極効果が相殺され、エンハンストメント動作を確立することが可能となる。
【００２０】
請求項４の電界効果型トランジスタは、上記の課題を解決するために、第一の窒素化合物膜が、ＩｎｘＧａ１−ｘＮ（０．０５＜ｘ＜０．５）であり、第二の窒素化合物膜及び応力緩和層が、ＧａＮであり、応力緩和層と第一の窒素化合物膜と第二の窒素化合物膜とがこの順に積層されていることを特徴としている。
【００２１】
上記の構成によれば、ＩＩＩ族ナイトライド化合物であるＩｎｘＧａ１−ｘＮ（０．０５＜ｘ＜０．５）とＧａＮの結晶界面には、圧縮歪みに起因するピエゾ分極効果が発生する。そこで、応力緩和層としてＧａＮを用い、応力緩和層と第一の窒素化合物膜と第二の窒素化合物膜とがこの順に積層させることにより引っ張り歪みに起因するピエゾ分極効果が相殺され、エンハンストメント動作を確立することが可能となる。
【００２２】
請求項５の電界効果型トランジスタは、上記の課題を解決するために、第一の窒素化合物膜が、ＡｌｘＧａ１−ｘＮ（０．０５＜ｘ＜０．５）であり、第二の窒素化合物膜が、ＧａＮであり、応力緩和層が、ＩｎｘＧａ１−ｘＮ（０．０５＜ｘ＜０．５）であり、応力緩和層と第一の窒素化合物膜と第二の窒素化合物膜とがこの順に積層されていることを特徴としている。
【００２３】
上記の構成によれば、ＩＩＩ族ナイトライド化合物であるＡｌｘＧａ１−ｘＮ（０．０５＜ｘ＜０．５）とＧａＮの結晶界面には、引っ張り歪みに起因するピエゾ分極効果が発生する。そこで、応力緩和層としてＩｎｘＧａ１−ｘＮ（０．０５＜ｘ＜０．５）を用い、応力緩和層と第一の窒素化合物膜と第二の窒素化合物膜とがこの順に積層させることにより引っ張り歪みに起因するピエゾ分極効果が相殺され、エンハンストメント動作を確立することが可能となる。
【００２４】
請求項６の電界効果型トランジスタは、上記の課題を解決するために、応力緩和層にＳｉがドープされていることを特徴とする請求項１〜５のいずれか１項に記載の電界効果型トランジスタとしている。
【００２５】
上記の構成によれば、応力緩和層にＳｉを１０の１８乗個から１９乗個ドープあるいはイオン注入等することでコンタクト抵抗を低減させることが出来、より高性能な電界効果型トランジスタとなる。
【００２６】
請求項７の電界効果型トランジスタは、応力緩和層の膜厚が、少なくとも１層がチャンネル部より厚いことを特徴としている。
【００２７】
上記のような構成とすることで、より効果的にピエゾ分極が相殺され、エンハンストメント動作を確立することが出来る。また、応力緩和層の形成においては、第一の窒素化合物膜の上に連続的に形成しても良く、一度大気中に取り出した後、形成しても良く、非連続的に積層した膜でも良い。
【００２８】
請求項８の電界効果型トランジスタは、ゲート電極とチャンネル層との間に、レーザーＣＶＤ法によるゲート絶縁膜が形成されていることを特徴としている。
【００２９】
上記の構成によれば、レーザーＣＶＤ法による絶縁膜形成は、これまでプラズマ中で形成するスパッタリング法やプラズマＣＶＤ法に比べて、ＩＩＩ族ナイトライド化合物に対するダメージが非常に小さく、ＩＩＩ族ナイトライドの特性を劣化させることなく絶縁膜を形成することが出来る。この絶縁膜には、ＳｉＮが優れており、ＳｉＯ２、ＺｎＯ、ＭｇＯ等を用いる構成としても良い。
【００３０】
【発明の実施の形態】
〔実施の形態１〕
本発明の一実施形態について、図１に基づいて説明すれば以下のとおりである。
本発明の電界効果型トランジスタは、第一の窒素化合物膜からなるチャネル層と、該チャネル層とは異なる組成を有する第二の窒素化合物膜からなるバッファ層とを形成するヘテロ構造を備えた電界効果型トランジスタであって、上記第一の窒素化合物膜と第二の窒素化合物膜との結晶界面において発生するピエゾ電界効果を相殺させるための応力緩和層が、さらに一層以上形成されている。
【００３１】
上記へテロ構造としては、例えば、第一の窒素化合物膜が、ガリウム、アルミニウム、ホウ素、及びインジウムからなる群より選ばれる少なくとも１種のＩＩＩ族元素を含む窒素化合物半導体であり、第二の窒素化合物膜が、上記ＩＩＩ族元素を含まない窒素化合物半導体である場合等が挙げられる。
【００３２】
本願発明者らは、ＧａＮ系電界効果型トランジスタにおいて、ＨＥＭＴ構造をなすＡｌＧａＮ／ＧａＮ構造におけるＡｌＧａＮ層の引っ張り歪による正のピエゾ分極電界に着目した。また同様にＨＥＭＴ構造をなすＩｎＧａＮ／ＧａＮヘテロ構造におけるＩｎＧａＮ層の圧縮歪による負のピエゾ分極電界にも着目した。
【００３３】
一般に、ＧａＮ上に格子緩和させずにＡｌＧａＮを成長させた場合、面内方向に引っ張り歪を、ｃ軸方向に圧縮歪を受け、数ＭＶ／ｃｍという大きな自発分極電界とピエゾ分極電界が同じ方向にかかり、界面に正の電荷が誘起されることが知られている。また、ＩｎＧａＮを成長した場合、面内方向に圧縮歪を、ｃ軸方向に引っ張り歪を受け、大きなピエゾ分極電界がかかり、ＡｌＧａＮ／ＧａＮの場合とは逆に負の電荷が誘起されることが知られている（参考文献：応用物理  第７０巻  第５号  ｐ５１３−ｐ５２２  （２００１）  ）。この内部分極効果を積極的に用いて、ｐ型ドーピングの活性化率が低いという、窒化物半導体の欠点を克服している。
【００３４】
本願発明者らは、この結晶界面に発生する歪現象を組み合わせて、ピエゾ分極電界効果を相殺させる電界効果型トランジスタ構造を考案した。
【００３５】
図１は本願発明の第１の実施形態に係る電界効果型トランジスタの構成を表す説明図である。この電界効果型トランジスタは、サファイアよりなる基板１（例えばｃ軸方向に配向された単結晶アルミナ基板）の上に、バッファ層としてノンドープのＧａＮ層２を３μｍ形成する。その上にチャンネル層としてＳｉを１０の１８乗個ドープしたＡｌＧａＮ層３を１０ｎｍ形成する。なお、ＡｌＧａＮ層３の組成割合が、Ａｌ０．２Ｇａ０．７Ｎとなるような膜を用いる。さらに、ＡｌＧａＮ／ＧａＮヘテロ構造の上にＡｌＧａＮ層の応力緩和を目的として、ＧａＮ層４を１５ｎｍ形成する。
【００３６】
ソース電極５およびドレイン電極７の部分には、Ｔｉ／Ａｌ／Ｔｉ／Ａｕを形成した後、熱処理（６００℃）を行ってオーミック電極を形成する。素子分離を行った後、ゲート絶縁膜８には、ＳｉＮ膜（約２ｎｍ）を形成する。その上にゲート電極６（Ｐｔ／Ｔｉ／Ａｕ）を形成しＭＩＳ型ＦＥＴを試作する。デバイスの表面にポリイミドの絶縁膜を形成し、そのトランジスタ特性を測定した結果、エンハンスモードが確認され、ゲート電圧０Ｖの時の電流を遮断できる。
【００３７】
上記のように本実施の形態では、チャンネル層であるＡｌＧａＮ層３とバッファ層であるＧａＮ層２との間に働く引っ張り歪に起因する正のピエゾ電界を相互に応力緩和することが可能となり、ピエゾ分極効果が相殺されるため、ゲート電圧を０Ｖとしたときの電子の移動を止めることができる。
【００３８】
本実施の形態において、応力緩和層であるＧａＮ層４の膜厚は、チャンネル部より厚く、Ｓｉを１０の１８乗個ドープした場合、１５ｎｍ、Ｓｉを１０の１７乗個ドープした場合は３０ｎｍが最も好ましい。また、ＧａＮ層４の形成は、例えば、ＭＯ−ＣＶＤ法やＭＢＥ法など半導体プロセスにおける薄膜形成装置を用いて、ＡｌＧａＮ層３の上に連続的に形成しても良く、一度大気中に取り出した後、形成しても良い。さらに、ＧａＮ層４は連続した１種類の膜として形成しても良く、非連続的に積層した膜でも良い。
【００３９】
また、本実施の形態では、ゲート絶縁膜８としてＳｉＮ膜を用いたが、これに限定されることはなく、例えば、ＳｉＯ、ＺｎＯ、ＭｇＯ等を用いる構成としてもよい。
【００４０】
また上述のように、本発明に係る応力緩和層には、必要に応じて、Ｓｉを１０の１８乗個から１０の１９乗個ドープあるいはイオン注入する構成としてもよい。これにより、コンタクト抵抗を低減させることができる。
【００４１】
本実施の形態の電界効果型トランジスタは次のように動作する。この電界効果型トランジスタでは、チャンネル層であるＡｌＧａＮ層３のドナー不純物から発生した電子がＧａＮ層４へ移動し、図中点線９で示す部分に２次元電子ガスが形成され高電子移動度をもつことができる。ゲート電圧を印加することによりゲート下の電子空乏層の厚みが変化して、ソースとドレイン間を流れる電流を制御できる。このとき、ＡｌＧａＮ層３とＧａＮ層４との間には、ピエゾ分極電界が発生しているが、ＡｌＧａＮ層３とＧａＮ層２との間に発生するピエゾ分極電界が相殺するため、ゲート電極の電圧を０Ｖとした場合、ソース・ドレイン間の電流を停止することが可能となる。
【００４２】
〔実施の形態２〕
本発明の他の実施の形態について図２に基づいて説明すれば以下のとおりである。尚、実施の形態１と同様の機能を有する構成には同一の符号を付してその説明を省略する。
【００４３】
本実施の形態の電界効果型トランジスタは、サファイアよりなる基板１の上にノンドープのＧａＮ層２を３μｍ形成し、その上にＳｉを１０の１８乗個ドープしたＩｎＧａＮ層２３（その組成構成は、Ｉｎ０．２Ｇａ０．７Ｎ）を１０ｎｍ形成した。さらに、ＩｎＧａＮ／ＧａＮヘテロ構造の上にＩｎＧａＮ層の応力緩和を狙ってＳｉを１０の１９乗個ドープしたＧａＮ層２４を１０ｎｍ形成した。
【００４４】
ソース電極２５およびドレイン電極２７の部分には、Ｔｉ／Ａｌ／Ｔｉ／Ａｕを形成した後、熱処理（６００℃）を行ってオーミック電極を形成した。素子分離を行った後、ゲート絶縁膜２８としてＳｉＮ膜（約２ｎｍ）を形成した。その上にゲート電極２６（Ｐｔ／Ｔｉ／Ａｕ）を形成しＭＩＳ型ＦＥＴを試作した。デバイスの表面にポリイミドの絶縁膜を形成し、そのトランジスタ特性を測定した結果、エンハンスモードが確認され、ゲート電圧０Ｖの時の電流を遮断することができた。
【００４５】
実施の形態１と同様に、本構造においてもピエゾ分極効果が相殺されるため、ゲート電圧を０Ｖとしたときの電子の移動を止めることができた。またこの方法ではヘテロ構造によって得られる２次元電子ガス濃度が少なくなるため、同様にチャンネル層であるＩｎＧａＮ層２３にＳｉをドープさせている。
【００４６】
上記のように本実施の形態では、ＩｎＧａＮ層２３とＧａＮ層２との間に働く圧縮歪に起因する負のピエゾ電界をＩｎＧａＮ層２３とＧａＮ層２４との相互作用により応力緩和することが可能となり、ピエゾ分極電界が相殺されているため、ゲート電極の電圧を０Ｖとした場合、ソース・ドレイン間の電流を停止することが可能となる。
【００４７】
〔実施の形態３〕
本発明の他の実施の形態について図３に基づいて説明すれば以下のとおりである。尚、実施の形態１と同様の機能を有する構成には同一の符号を付してその説明を省略する。
【００４８】
本実施の形態の電界効果型トランジスタは、サファイアよりなる基板１の上にノンドープのＧａＮ層２を３μｍ形成し、その上にＳｉを１０の１８乗個ドープしたＡｌＧａＮ層３３（その組成構成は、Ａｌ０．２Ｇａ０．８Ｎ）を１０ｎｍ形成した。さらに、ＡｌＧａＮ／ＧａＮヘテロ構造の上にＡｌＧａＮ層の応力緩和を狙ってＳｉを１０の１９乗個ドープしたＩｎＧａＮ層３４を１２ｎｍ形成した。
【００４９】
ソース電極３５およびドレイン電極３７部分には、Ｔｉ／Ａｌ／Ｔｉ／Ａｕを形成した後、熱処理（６００℃）を行ってオーミック電極を形成した。素子分離を行った後、ゲート絶縁膜３８としてＳｉＮ膜（約２ｎｍ）を形成した。その上にゲート電極３６（Ｐｔ／Ｔｉ／Ａｕ）を形成しＭＩＳ型ＦＥＴを試作した。デバイスの表面にポリイミドの絶縁膜を形成し、そのトランジスタ特性を測定した結果、エンハンスモードが確認され、ゲート電圧０Ｖの時の電流を遮断することができた。
【００５０】
上記のように本実施の形態では、ＡｌＧａＮ層３３とＧａＮ層２との間に働く引っ張り歪と、ＩｎＧａＮ層３４とＡｌＧａＮ層３３との間に働く圧縮歪とを相互に応力緩和することが可能となり、ピエゾ分極電界が相殺されているため、ゲート電極の電圧を０Ｖとした場合、ソース・ドレイン間の電流を停止することが可能となる。
【００５１】
【発明の効果】
以上説明したように本発明の電界効果型トランジスタは、エンハンスメント型の特性が得られ、ゲート電圧０Ｖにおける電流の流れが無くなり、ピンチオフができるという効果を奏する。このため、低損失、高速動作として知られるＧａＮ系電界効果型トランジスタを大電流制御用トランジスタとして使用することが可能になり、電力変換効率の向上やスイッチング電源の高効率化へ寄与し、省エネルギー効果を奏する。
【００５２】
【図面の簡単な説明】
【００５７】
【図１】本発明の第１実施形態に係る電界効果型トランジスタの構成を表す断面図である。
【００５８】
【図２】本発明の第２実施形態に係る電界効果型トランジスタの構成を表す断面図である。
【００５９】
【図３】本発明の第３実施形態に係る電界効果型トランジスタの構成を表す断面図である。
【００６０】
【符号の説明】
１    基板
２    ＧａＮ層（バッファ層）
３    ＡｌＧａＮ層（チャンネル層）
４    ＧａＮ層（応力緩和層）
５    ソース電極
６    ゲート電極
７    ドレイン電極
８    絶縁膜
９    ２次元電子ガス
２３  ＩｎＧａＮ層（チャンネル層）
２４  ＧａＮ層（応力緩和層）
２５  ソース電極
２６  ゲート電極
２７  ドレイン電極
２８  絶縁膜
２９  ２次元電子ガス
３３  ＡｌＧａＮ層（チャンネル層）
３４  ＩｎＧａＮ層（応力緩和層）
３５  ソース電極
３６  ゲート電極
３７  ドレイン電極
３８  絶縁膜
３９  ２次元電子ガス
【図１】
2004335960.tif 000003
【図２】
2004335960.tif 000004
【図３】
2004335960.tif 000005