(57)【要約】【課題】基板等への実装後の接合強度を向上させることが出来ると共に、基板等への実装後は、半導体装置から外部への電磁波放射と、外部からの電磁波の影響と、外部からの光の影響とを防止することが出来る半導体装置の提供。【解決手段】外部と接続する為の実装用電極２，２ａ，２ｂ，１２ａ，１４を形成した実装面を有するエリアアレイ型の半導体装置。実装面の外縁部に沿って形成された配線形状の電極１４を有する構成である。【選択図】        図１
2004319792.tif 000002
【特許請求の範囲】
【請求項１】
外部と接続する為の実装用電極を形成した実装面を有するエリアアレイ型の半導体装置において、
前記実装面の外縁部に沿って形成された配線形状の電極を有することを特徴とする半導体装置。
【請求項２】
前記配線形状の電極は、複数に分割されている請求項１記載の半導体装置。
【請求項３】
前記配線形状の電極は、グランド端子に接続されている請求項１又は２記載の半導体装置。
【請求項４】
前記実装面は、前記グランド端子又は該グランド端子に接続された前記配線形状の電極の外層側に絶縁層が設けられ、該絶縁層には開口部を設け、該開口部を横切るべく前記配線形状の電極を形成してある請求項３記載の半導体装置。
【請求項５】
前記配線形状の電極にはバンプを形成してある請求項１乃至４の何れかひとつに記載の半導体装置。
【請求項６】
請求項５に記載された半導体装置を製造する半導体装置の製造方法であって、
前記配線形状の電極には、印刷によりバンプを形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、外部と接続する為の実装用電極を形成した実装面を有するエリアアレイ型の半導体装置、及びこの半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化にともなって、半導体装置等の電子部品の小型化及び高密度実装に適応する為、外部接続端子がパッケージ本体に形成されたエリアアレイ型の半導体装置の生産が、増加の一途をたどっている。この種の半導体装置の例として、特許文献１に開示されている図１１に示すような構造がある。これは、ウエハ単位でパッケージングを行うタイプのエリアアレイ半導体装置である。これの特徴は、パッケージング後の半導体装置のサイズが、半導体チップと全く同じサイズとなっていることである。
【０００３】
この半導体装置は、表面側に、素子（図示せず）と電極パッド２と２層の絶縁層３，４とを形成した半導体チップ１に、２次配線１１を更に形成し、これらを絶縁層２１が覆っている。但し、素子と電極パッド２を電気的に接続する配線を１次配線（図示せず）とし、電極パッド２と外部とを接続する配線を２次配線とする。
絶縁層２１は、２次配線１１上に外部接続端子接合部（電極）１２となる領域が露出されており、バンプ３１が形成されている。この種の半導体装置は、本体の実装面にバンプ状の外部接続端子が設けられており、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）とも呼ばれている。
【０００４】
【特許文献１】
特開平８−３３０３１３号公報
【０００５】
【発明が解決しようとする課題】
上述した従来の半導体装置では、半導体装置と実装基板との線膨張係数の違いにより、半導体装置を実装基板に実装した後、ＩＣチップの発熱及び使用環境下での温度変化により、外部接続端子であるバンプに熱応力が発生し、バンプ接合部での接合不良が発生しやすいという問題がある。
【０００６】
これは、ＳＯＰ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）、ＴＳＯＰ（Ｔｈｉｎ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）等の、図１２に示すように、外部接続端子であるアウターリード３３がパッケージ７１側面から突き出て、実装基板８１上の配線９１に接続されたガルウイング構造を有する半導体装置では、アウターリード３３が弾性変形しやすい為、熱応力を分散させることが出来るのに対し、従来のＢＧＡタイプの半導体装置では、バンプの弾性変形が比較的小さく、接合部に応力集中が発生する為である。
【０００７】
また、半導体装置が、強い電磁波を発生する半導体チップ、又は電磁波の影響で誤動作しやすい半導体チップを搭載する場合には、半導体装置を覆うようなシールドキャップを設ける必要がある。この場合、半導体装置のサイズごとにシールドキャップを準備する必要があり、半導体装置の製造工程又は実装基板への実装工程が複雑になるという問題がある。
特に、外部接続端子から発生する電磁波による装置外部の半導体チップへの影響、及び外部から素子面に進入する電磁波による装置内部の半導体チップへの影響が大きい為、これらの部位をシールドすることは必須となる。
【０００８】
本発明は、上述したような事情に鑑みてなされたものであり、基板等への実装後の接合強度を向上させることが出来ると共に、基板等への実装後は、半導体装置から外部への電磁波放射と、外部からの電磁波の影響と、外部からの光の影響とを防止することが出来る半導体装置を提供することを目的とする。
また、本発明は、配線形状の電極と、配線形状の電極以外の電極との上に、同時的にしかも簡便にバンプ形成することが出来る半導体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明に係る半導体装置は、外部と接続する為の実装用電極を形成した実装面を有するエリアアレイ型の半導体装置において、前記実装面の外縁部に沿って形成された配線形状の電極を有することを特徴とする。
【００１０】
この半導体装置では、外部と接続する為の実装用電極を形成した実装面を有し、配線形状の電極が、実装面の外縁部に沿って形成されている。
これにより、基板等への実装後の接合強度を向上させることが出来ると共に、基板等への実装後は、半導体装置から外部への電磁波放射と、外部からの電磁波の影響と、外部からの光の影響とを防止することが出来る半導体装置を実現することが出来る。
【００１１】
本発明に係る半導体装置は、前記配線形状の電極は、複数に分割されていることを特徴とする。
【００１２】
この半導体装置では、実装面の外縁部に沿って形成された配線形状の電極は、複数に分割されているので、基板等への実装後の接合強度を向上させることが出来ると共に、基板等への実装後は、半導体装置から外部への電磁波放射と、外部からの電磁波の影響と、外部からの光の影響とを防止することが出来る半導体装置を実現することが出来る。
【００１３】
本発明に係る半導体装置は、前記配線形状の電極は、グランド端子に接続されていることを特徴とする。
【００１４】
この半導体装置では、実装面の外縁部に沿って形成された配線形状の電極は、グランド端子に接続されているので、基板等への実装後の接合強度を向上させることが出来ると共に、基板等への実装後は、半導体装置から外部への電磁波放射と、外部からの電磁波の影響とを防止することが出来る半導体装置を実現することが出来る。
【００１５】
本発明に係る半導体装置は、前記実装面は、前記グランド端子又は該グランド端子に接続された前記配線形状の電極の外層側に絶縁層が設けられ、該絶縁層には開口部を設け、該開口部を横切るべく前記配線形状の電極を形成してあることを特徴とする。
【００１６】
この半導体装置では、実装面は、グランド端子又はグランド端子に接続され実装面の外縁部に沿って形成された配線形状の電極の外層側に絶縁層が設けられ、絶縁層には開口部を設け、開口部を横切るべくその配線形状の電極を形成してあるので、基板等への実装後の接合強度を向上させることが出来ると共に、基板等への実装後は、半導体装置から外部への電磁波放射と、外部からの電磁波の影響と、外部からの光の影響とを防止することが出来る半導体装置を実現することが出来る。また、半導体装置の実装面が小さな場合においても、配線形状の電極を設けることが出来る。
【００１７】
本発明に係る半導体装置は、前記配線形状の電極にはバンプを形成してあることを特徴とする。
【００１８】
この半導体装置では、実装面の外縁部に沿って形成された配線形状の電極にはバンプを形成してあるので、基板等への実装後の接合強度を向上させることが出来ると共に、基板等への実装後は、半導体装置から外部への電磁波放射と、外部からの電磁波の影響と、外部からの光の影響とを防止することが出来る半導体装置を実現することが出来る。また、実装の容易性を高めることが出来る。
【００１９】
本発明に係る半導体装置の製造方法は、本発明に係る半導体装置を製造する半導体装置の製造方法であって、前記配線形状の電極には、印刷によりバンプを形成することを特徴とする。
【００２０】
この半導体装置の製造方法では、本発明に係る半導体装置を製造し、実装面の外縁部に沿って形成された配線形状の電極には、印刷によりバンプを形成するので、配線形状の電極と、配線形状の電極以外の電極との上に、同時にしかも簡便にバンプ形成することが出来る半導体装置の製造方法を実現することが出来る。
【００２１】
【発明の実施の形態】
以下に、本発明を、その実施の形態を示す図面を参照しながら説明する。
実施の形態１．
図１は、本発明に係るエリアアレイ型の半導体装置の実施の形態１の構成を示す平面図及び断面図であり、図１（ａ）は、この半導体装置の実装面側から見た平面図であり、図１（ｂ）は、図１（ａ）のＡ−Ａ′における断面図である。この半導体装置は、半導体チップ１の表面に素子（図示せず）と電極パッド２（２ａ，２ｂも含む）及び２層の絶縁層３，４とが形成されている。
【００２２】
絶縁層３は、シリコン酸化物等の無機絶縁層で形成され、絶縁層３の表層側に設けられた絶縁層４は、ポリイミド系の有機絶縁層で形成されている。絶縁層３のみでも絶縁性は保たれるが、ここでは、１次配線と２次配線との間に発生するクロストーク等を抑制する為に絶縁層４を更に形成している。また、絶縁層３は有機性のものでも良く、あらゆる組合せが考えられ、３層以上形成することも可能である。
絶縁層３，４には、電極パッド２の領域を露出するように開口部が設けられている。
【００２３】
絶縁層４の表面には、絶縁層４の開口部から露出した電極パッド２と電気的に接続された２次配線１１が形成されており、絶縁層４及び２次配線１１を更に絶縁層２１が覆っている。絶縁層２１には、２次配線１１の所望の領域１２，１４に対向して、開口部２２，２３がそれぞれ形成されている。
領域１２は、外部と電気的に接続可能な電極であり、領域１４は、実装面の外縁部に沿って延設された配線形状の電極であり、外部と電気的に接続可能である。２次配線１１，１２（電極１２），１４（配線形状の電極１４）は同一平面上に形成されている。
【００２４】
電極パッド２の内、電極パッド２ａ，２ｂはグランド端子（固定電位を与えられた端子）であり、配線形状の電極１４と電気的に接続されている。本実施の形態１では，電極１２ａにもグランド端子２ａが電気的に接続しているが、実装面の面積が小さい場合等、場合によってはグランド端子と電気的に接続する電極１２を設けないことも可能である。
また、グランド端子が１つしか存在しない場合は、２次配線１１によって、複数個ある配線形状の電極の個数分、枝分かれさせて電気的に接続すれば良い。
【００２５】
また、本実施の形態１では、配線形状の電極１４とグランド端子とを電気的に接続しているが、接続しない場合でも、配線形状の電極が存在するだけで、実装後の接合強度を向上させることが可能であり、半導体チップ１から外部への電磁波放射と、外部からの電磁波の影響と、外部からの光の影響とをそれぞれ防止する効果がある。但し、電磁波のシールド効果は、グランド端子と電気的に接続した場合の方が遥かに向上する。
また、本実施の形態１では、配線形状の電極１４を２分割しているが、この場合でも、実装後の接合強度を向上させることが可能であり、半導体チップ１から外部への電磁波放射と、外部からの電磁波の影響と、外部からの光の影響とをそれぞれ防止する効果がある。
【００２６】
図８は、この半導体装置の実装状態の一例を示す説明図である。尚、図８及び後述する図６，７における実装基板８１とは、半導体装置が実装される面のことであり、プリント基板、半導体チップ、半導体装置等、あらゆるものを実装対象物に当てはめることが出来る。
図８に示すこの半導体装置の実装状態では、電極１２，１４と実装基板８１上のランド９１，９２（配線）とを、外部接続端子３１，３２がそれぞれ接続している。
【００２７】
図６は、図８に示す半導体装置の実装状態を得る方法の例を示す説明図である。
この方法では、外部接続端子３１，３２となる材料を、予め実装基板８１のランド９１，９２に形成しておく。この例では、外部接続端子３１，３２となるペースト状のハンダを印刷法により所望の領域に印刷し、実装基板８１と半導体装置との位置合わせを行い、リフロー炉等で熱処理を行って接続する。
【００２８】
図２は、図１に示す半導体装置の電極１２及び配線形状の電極１４にバンプを形成した場合の構成例を示す平面図及び断面図であり、図２（ａ）は、この半導体装置の実装面側から見た平面図であり、図２（ｂ）は、図２（ａ）のＢ−Ｂ′における断面図である。
この半導体装置では、ハンダからなるバンプ３１，３２が、電極１２，１４に予め形成されている。尚、バンプ材料としては、特に限定する必要はないが、この例ではハンダを用いている。
【００２９】
図７は、図２に示す半導体装置の実装基板への実装状態を得る方法の例を示す説明図である。
上述した図６に示す方法では、実装基板８１上にハンダを印刷したが、図７に示す例では、半導体装置にハンダからなるバンプ３１，３２が予め形成されている。その為、実装基板８１にはフラックスのみ又は少量のハンダを供給するだけでも、接続が可能である。予め半導体装置にバンプ３１，３２を形成しておくと、基板実装時に半導体装置の高さ、傾き等を調整する必要がない為、半導体装置を実装基板に容易に実装することが出来る。
【００３０】
本実施の形態１では、配線形状の電極１４を一例として２つに分割しているが、この形状には以下の利点がある。即ち、配線形状の電極と接続したバンプ間には隙間が存在する為、実装後、この隙間からアンダーフィル材等の液状樹脂を注入することが可能である。従って、注入された液状樹脂の硬化処理を行えば、更に実装の接合強度を向上させることが出来る。
【００３１】
また、ハンダペースト等、粒子を含む材料を実装基板（半導体装置等も含む）上に印刷する場合、メッシュスクリーンよりもメタルマスクの方が、印刷材料が通過し易い為、印刷し易い。ところが、配線形状の電極１４が分割されていない場合、マスクの作製は非常に困難であるが、分割している為、容易にマスクを製作することが出来る。
【００３２】
図９は、図１及び図２に示す半導体装置の製造工程の一例を示す説明図である。生産性を考慮すると、図１に示す半導体装置の場合は、工程（ａ）から工程（ｃ）迄をウエハ単位で製造し、工程（ｃ）以降に個片化すると良い。図２に示す半導体装置の場合は、工程（ａ）から工程（ｅ）迄をウエハ単位で製造し、工程（ｃ）以降に個片化すると良い。尚。図９では、半導体ウエハの全体図は省略し、１つの半導体チップについて図示している。
以下に、各工程（ａ）〜（ｅ）について説明する。
工程（ａ）では、半導体チップ１には、素子（図示せず）と電極パッド２と絶縁層３，４とが形成されており、電極パッド２の領域に絶縁層３，４の開口部が形成されている。
【００３３】
工程（ｂ）では、半導体チップ１上に２次配線１１，１２，１４を形成するが、この２次配線のパターンニング方法には、リフトオフ、電解メッキ、無電解メッキ、エッチング、印刷及びこれらを組み合わせた方法等、あらゆる方法が考えられ、更に配線材料としても様々なものが考えられる。
ここでは、電解メッキによりＡｕ／Ｎｉ／Ｃｕを形成している。電極パッド２がＡｌを主成分とする場合には、Ｔｉ，Ｔｉ−Ｗ，Ｃｒ等のバリア層（図示せず）を必要とする。ここでは、Ｔｉ−Ｗの薄膜を形成し、更にＣｕメッキを密着、形成させる為のＣｕ薄膜（図示せず）を、スパッタリングにより半導体チップ１の全面に形成する。
【００３４】
次に、感光性レジストを塗布、乾燥させた後、フォトリソグラフィによりパターニングし、２次配線１１，１２，１４が所望のパターンとなるように、Ｃｕ，Ｎｉ，Ａｕの順に形成する。
メッキ終了後、レジストを剥離液で除去し、２次配線１１，１２，１４の配線パターンをマスクとして、配線パターン以外の領域に形成したＣｕ，Ｔｉ−Ｗのスパッタリング形成膜をエッチング液により除去する。
【００３５】
工程（ｃ）では、絶縁層２１を形成するが、ここでも材料として種々の材料が考えられる。本実施の形態１では、感光性ポリイミドを用いる。
先ず、この材料のワニス状態のものを塗布、乾燥する。次に、フォトリソグラフィによりパターニングし、２次配線１１，１２，１４上の電極１２の領域と配線形状の電極１４の領域に開口部２２，２３を設け、熱処理により硬化させる。
図１に示す半導体装置の場合は、絶縁層２１の形成後、ダイシング等によって個片化され、完成となる。個片化を行い易くする為、絶縁膜３，４，２１については、予めダイシング領域に開口部を設けておくと良い。
【００３６】
図２に示す半導体装置の場合は、その製造方法の一例としては以下のようになる。この場合、生産性を考えると、工程（ｃ）の後、個片化を行わずに、工程（ｄ）以降を行う。バンプ３１，３２についても種々の材料、形成方法が考えられるが、ここでは，電極１２と配線形状の電極１４とを同時に、しかも簡便に形成することが可能な印刷方法を用いている。即ち、工程（ｄ）において、ペースト状のハンダを電極１２及び配線形状の電極１４上にメタルマスクを用いて印刷した後、工程（ｅ）において、リフロー炉等を用いて熱処理を行うことにより、バンプを形成する。次いで、個片化すると図２に示す半導体装置が完成する。
【００３７】
実施の形態２．
図３は、本発明に係るエリアアレイ型の半導体装置の実施の形態２の構成を示す平面図及び断面図であり、図３（ａ）は、この半導体装置の実装面側から見た平面図であり、図３（ｂ）は、図３（ａ）のＣ−Ｃ′における断面図である。ここでは、実施の形態１の半導体装置と異なる構成についてのみ説明する。
上述した実施形態１では、実装面の外縁部に沿って延設された配線形状の電極１４には、半導体チップ上の電極パッドから配線を引き回していたが、本実施の形態２では、配線形状の電極１４を、電極パッド２上に設ける為、半導体装置の実装面が小さな場合に有効である。
【００３８】
本実施の形態２では、半導体装置の実装面において、半導体チップ１のグランド端子２ａと電気的に接続された２次配線１３ａ上には，絶縁層２１の開口部２３を設け、この開口部２３を横切るように、配線形状の電極１４を形成している。
一方、グランド端子以外の電極パッド２（又はグランド端子以外の電極パッド２と接続された２次配線１３）と配線形状の電極１４との間には、絶縁層２１が存在する為（図３（ｂ）に描かれた右側の電極パッド２付近を参照）、電気的にショートすることはない。その他の構成については、実施の形態１の半導体装置の構成と略同様であるので、説明を省略する。
【００３９】
図１０は、図３に示す半導体装置の製造工程の一例を示す説明図である。実施の形態１の場合と同様に、生産性を考慮すると、バンプ迄形成しない場合は、工程（ａ）から工程（ｄ）迄をウエハ単位で製造し、その後個片化すると良い。図３に示す半導体装置のようにバンプを形成する場合は、工程（ａ）から工程（ｆ）迄をウエハ単位で製造し、工程（ｆ）の後に個片化すると良い。尚、図１０では、半導体ウエハ全体図は省略し、１つの半導体チップについて図示している。
以下に、各工程（ａ）〜（ｆ）について説明する。
工程（ａ）では、半導体チップ１には、素子（図示せず）と電極パッド２と絶縁層３，４とが形成されており、電極パッド２の領域に絶縁層３，４の開口部を形成している。
【００４０】
工程（ｂ）では、半導体チップ１上の２次配線１１，１２，１３の形成は、実施の形態１で説明したように、種々の方法が考えられるが、ここでも電解メッキにより形成した。但し、ここでは、２次配線１１，１２，１３の材料はＣｕのみとする。
電極パッド２がＡｌを主成分とする場合には、Ｔｉ，Ｔｉ−Ｗ，Ｃｒ等のバリア層（図示せず）を必要とする。ここでも、実施の形態１と同様に、Ｔｉ−Ｗの薄膜を形成し、更にＣｕメッキを密着、形成させる為のＣｕ薄膜（図示せず）を、スパッタリングにより半導体チップ１の全面に形成する。
【００４１】
次に、感光性レジストを塗布、乾燥させた後、フォトリソグラフィにより２次配線１１，１２，１３が所望のパターンとなるように形成し、パターンの開口部に電解メッキによりＣｕ配線を形成する。
メッキ終了後、レジストを剥離液で除去し、２次配線１１，１２，１３の配線パターンをマスクとして、配線パターン以外の領域に形成したＣｕ，Ｔｉ−Ｗのスパッタリング形成膜をエッチング液で除去する。
【００４２】
工程（ｃ）では、感光性ポリイミドを用い、フォトリソグラフィによりパターニングする。絶縁層２１の材料として、種々の材料が考えられるが、ここでも実施の形態１と同様に、感光性ポリイミドを用いる。
但し、２次配線１１，１２，１３上の領域１２と、後の工程で配線形状の電極１４が形成される２次配線上の領域１３ａ，１３ｂ（図３（ａ）参照）とに開口部２２と開口部２３とを設ける。
ここで、領域１３ａ，１３ｂに開口部２３を設けたことにより、グランド端子２ａ，２ｂ（図３（ａ）参照）に電気的に接続された２次配線の領域１３ａ，１３ｂと配線形状の電極１４とを電気的に接続することが出来る。絶縁層２１は、開口部２２，２３の形成後、熱処理により硬化される。
【００４３】
本実施の形態２においては、更に配線形状の電極１４を設ける必要がある。ここでも種々の方法から、電解メッキ法を用いる。
工程（ｄ）では、この為、Ｃｕ薄膜をスパッタリングで形成する。また、必要に応じて、下地の絶縁層２１等との密着性が良好な金属薄膜をＣｕの下層にスパッタリング等で形成しても良い。
次に，感光性レジストの塗布及び乾燥を行い、フォトリソグラフィによりパターニングを行い、配線形状の電極１４を形成する領域と、領域１２の開口部とを設ける。配線形状の電極１４と、領域１２に形成する電極１５との構成をＡｕ／Ｎｉ／Ｃｕとする場合は、ここで、Ｃｕ，Ｎｉ，Ａｕの順に電解メッキにより形成する。
【００４４】
感光性レジストの開口部は、配線形状の電極１４の形成領域のみに形成しても良いが、この場合、配線形状の電極１４に、この段階ではＣｕのみを形成し、感光性レジスト及びＣｕメッキパターン以外の不要部分に形成されたＣｕ薄膜の除去を行った後に、更に無電解メッキ等でＡｕ／Ｎｉ薄膜を配線形状の電極１４と電極１５とに形成することになる。
外部接続端子３１，３２をハンダとした場合、ハンダの主成分であるＳｎがＣｕ中に拡散しやすい為、Ｃｕのみの電極ではＣｕ膜の厚さを数十μｍ以上に形成する必要がある。その為、バリア層となるＮｉを形成し、Ｎｉの酸化防止及びハンダの濡れ性向上の為に、Ａｕを形成する必要がある。
【００４５】
このように、無電解メッキ等で更にＡｕ／Ｎｉを形成する工程では、非常に複雑になることから、感光性レジストの開口を電極１２の領域にも行い、配線形状の電極１４の形成と同時にＡｕ／Ｎｉ／Ｃｕを形成すると良い。Ａｕ／Ｎｉ／Ｃｕメッキの形成後、剥離液によりレジストの除去を行い、領域１２及び配線形状の電極１４の形成領域に形成したＡｕ／Ｎｉ／Ｃｕメッキ層をマスクとして、その他の領域のスパッタリング形成膜について、エッチングを行う。
【００４６】
上述した図１に示す半導体装置の場合と同様に、電極１５及び配線形状の電極１４にバンプを形成しない場合は、工程（ｄ）の後に、半導体ウエハを個片化し、半導体装置を得る。バンプを形成する場合は、ここで個片化を行わずに、工程（ｅ）以降を行うと生産性が良い。
バンプの種類及びその形成方法としては種々考えられるが、工程（ｅ）では、、ハンダペーストを印刷法により電極１５上と、配線形状の電極１４上とにおいて同時に印刷し、工程（ｆ）では、リフロー炉等を用いて、加熱することによりバンプを形成する。その後、個片化することにより図３に示す半導体装置が完成する。
【００４７】
実施の形態３．
図４は、本発明に係るエリアアレイ型の半導体装置の実施の形態３の構成を示す平面図及び断面図であり、図４（ａ）は、この半導体装置の実装面側から見た平面図であり、図４（ｂ）は、図４（ａ）のＤ−Ｄ′における断面図である。ここでは、実施の形態１，２の半導体装置と異なる構成についてのみ説明する。
上述した実施の形態１，２は、半導体チップ１上に２次配線を形成した半導体装置であるが、本実施の形態３は、配線形成を行ったパッケージ基板４１を用いた半導体装置である。
【００４８】
パッケージ基板４１には、ガラス繊維にエポキシ樹脂を含有させたもの、ポリイミド系材料、セラミック材料等があり、配線は単層または複数層に形成されたものがある。パッケージ基板４１への半導体チップ１の搭載方法は、フェイスアップ方式（半導体チップ１の裏面側をパッケージ基板４１に接合。図４に相当）、及びフェイスダウン方式（半導体チップ１の素子面側をパッケージ基板４１に接合）がある。
【００４９】
フェイスアップ方式では、通常、金属細線（ボンディングワイヤ）６１で半導体チップ１の電極パッド２とパッケージ基板４１の配線５１，５２，５３とを電気的に接続する。
フェイスダウン方式では、バンプ、異方性導電膜等を用いて、半導体チップ１の電極パッド２とパッケージ基板４１の配線５１，５２，５３とを電気的に接続する。
【００５０】
本実施の形態３では，一例として、フェイスアップ方式を図示している（図４）。即ち、パッケージ基板４１に半導体チップ１の裏面側をダイアタッチ材料（図示せず）で接着し、金属細線（ボンディングワイヤ）６１でパッケージ基板４１のパッド５２と電極パッド２とを電気的に接続する。パッド５２は、配線５１により所望の電極５３と電気的な導通が確保されている。半導体チップ１のグランド端子から金属細線６１で電気的に接続されたパッド５２ａ，５２ｂは、その裏面の絶縁層４２に開口部４５が設けられており、この開口部４５を横切るように形成された配線形状の電極５４に、電気的に接続されている。パッド５２ａは、更に配線５１を介して電極５３ａにも接続されている。配線形状の電極５４は、実装面の外縁部に沿って延設されている。
【００５１】
また、グランド端子以外の電極パッド２と電気的に接続されたパッド５２については、配線形状の電極５４との間に絶縁層４２が介在し、絶縁されている。このような配線形状の電極５４の配置は、半導体装置の実装面が小さな場合に有効である。
本実施の形態３の半導体装置では、樹脂７１はトランスファモールドと呼ばれる方法で成型するが、液状樹脂を滴下するなどの方法もある。これは、半導体チップ１を外部からの物理的、化学的なダメージから保護する目的で形成しているので、樹脂以外にも金属、ガラス、セラミックス等で保護しても良い。
【００５２】
実施の形態４．
図５は、本発明に係るエリアアレイ型の半導体装置の実施の形態４の構成を示す平面図及び断面図であり、図５（ａ）は、この半導体装置の実装面側から見た平面図であり、図５（ｂ）は、図５（ａ）のＥ−Ｅ′における断面図である。ここでは、実施の形態１〜３の半導体装置と異なる構成についてのみ説明する。
上述した実施の形態１，２は、半導体チップ１上に２次配線を形成した半導体装置であり、電極パッド２を特にペリフェラルに（外縁部に）配置した場合に有効である。また、ペリフェラルタイプでなくても、既存の半導体チップ１を用いる場合には、２次配線を用いて自由に電極等を配置できるので有効である。
【００５３】
実施の形態４の半導体装置は、電極パッド２が半導体チップ１の中央部に配置されており、２次配線を用いて、電極等の再配置を行う必要がない場合の例である。半導体チップ１の実装面は絶縁層５で覆われており、絶縁層５には、電極パッド２及び配線形状の電極２′を露出するように、それぞれ開口部６及び開口部７が設けられている。
【００５４】
本実施の形態４のように、電極パッド２が、実装面全体ではなく、一部分に密集して存在する場合においても、実装面の外縁部に沿って延設された配線形状の電極２′の存在により、バンプを形成し基板実装を行う際に、バランスを崩して半導体装置が傾いてしまう等の不具合を防ぐことが出来る。
このように、半導体チップ１を新規に設計する場合は、配線形状の電極２′を設けることが出来るが、既存の場合、配線形状の電極２′を、実施の形態１，２のように、メッキ等で形成することも可能である。そのとき、２次配線によりグランド端子との接続を行っておくと、電磁波のシールド効果が更に向上する。
【００５５】
尚、実施の形態１〜４において説明してきた内容は、エリアアレイ型の半導体装置の中でも面実装タイプのものであるが、その他の例として、パッケージ底面にピン状の外部端子をグリッド状に垂直に立てて配置したピングリッドアレイ型の場合も考えられる。この場合は、基板実装後の接合強度を向上させるというよりも、むしろ電磁波をシールドする効果が重要である。このように、本発明の構成は、種々のエリアアレイ型の半導体装置に適用することが可能である。
【００５６】
【発明の効果】
本発明に係る半導体装置によれば、基板等への実装後の接合強度を向上させることが出来ると共に、基板等への実装後は、半導体装置から外部への電磁波放射と、外部からの電磁波の影響と、外部からの光の影響とを防止することが出来る半導体装置を実現することが出来る。また、電極が、実装面全体ではなく、一部分に密集して存在する場合においても、バランスを崩して半導体装置が傾いてしまう等の不具合を防ぐことが出来る。
【００５７】
また、本発明に係る半導体装置によれば、基板等への実装後の接合強度を向上させることが出来ると共に、基板等への実装後は、半導体装置から外部への電磁波放射と、外部からの電磁波の影響と、外部からの光の影響とを防止することが出来る半導体装置を実現することが出来る。また、アンダーフィル材等の絶縁材料を注入することができる為、基板等への実装後の接合強度を更に向上させることが出来る。また、バンプ形成時において印刷方式を用いる場合は、印刷マスクの開口領域によってマスキング領域を完全に囲い込むパターンとはならないので容易に作製出来る。
【００５８】
また、本発明に係る半導体装置によれば、基板等への実装後の接合強度を向上させることが出来ると共に、基板等への実装後は、半導体装置から外部への電磁波放射と、外部からの電磁波の影響とをより確実に防止することが出来る半導体装置を実現することが出来る。
【００５９】
また、本発明に係る半導体装置によれば、基板等への実装後の接合強度を向上させることが出来ると共に、基板等への実装後は、半導体装置から外部への電磁波放射と、外部からの電磁波の影響と、外部からの光の影響とを防止することが出来る半導体装置を実現することが出来る。また、半導体装置の実装面が小さな場合においても配線形状の電極を設けることができる。
【００６０】
また、本発明に係る半導体装置によれば、基板等への実装後の接合強度を向上させることが出来ると共に、基板等への実装後は、半導体装置から外部への電磁波放射と、外部からの電磁波の影響と、外部からの光の影響とを防止することが出来る半導体装置を実現することが出来る。また、実装の容易性を高めることが出来る。
【００６１】
また、本発明に係る半導体装置の製造方法によれば、配線形状の電極と、配線形状の電極以外の電極との上に、同時にしかも簡便にバンプ形成することが出来る半導体装置の製造方法を実現することが出来る。
【図面の簡単な説明】
【図１】本発明に係るエリアアレイ型の半導体装置の実施の形態の構成を示す平面図及び断面図である。
【図２】図１に示す半導体装置の電極及び配線形状の電極にバンプを形成した場合の構成例を示す平面図及び断面図である。
【図３】本発明に係るエリアアレイ型の半導体装置の実施の形態の構成を示す平面図及び断面図である。
【図４】本発明に係るエリアアレイ型の半導体装置の実施の形態の構成を示す平面図及び断面図である。
【図５】本発明に係るエリアアレイ型の半導体装置の実施の形態の構成を示す平面図及び断面図である。
【図６】図８に示す半導体装置の実装状態を得る方法の例を示す説明図である。
【図７】図２に示す半導体装置の実装基板への実装状態を得る方法の例を示す説明図である。
【図８】本発明に係る半導体装置の実装状態の一例を示す説明図である。
【図９】図１及び図２に示す半導体装置の製造工程の一例を示す説明図である。
【図１０】図３に示す半導体装置の製造工程の一例を示す説明図である。
【図１１】従来の半導体装置の模式的な構造例を示す断面図である。
【図１２】ガルウイング構造を有する半導体装置の模式的な構造例を示す断面図である。
【符号の説明】
１  半導体チップ
２  電極パッド（電極）
２′  電極パッド（配線形状の電極）
２ａ，２ｂ  電極パッド（電極、グランド端子（固定電位を与えられた端子））
３，４，５，２１，４２，４３  絶縁層
６，７，２２，２３，４４，４５  開口部
１１，１３，１３ａ，１３ｂ  ２次配線
１２，１２ａ  ２次配線（電極）
１４，５４  配線形状の電極
３１，３２  バンプ
４１，８１  実装基板
５１  配線
５２  配線（パッド）
５３  配線（電極）
６１  金属細線（ボンディングワイヤ）
９１，９２  配線（ランド）
【図１】
2004319792.tif 000003
【図２】
2004319792.tif 000004
【図３】
2004319792.tif 000005
【図４】
2004319792.tif 000006
【図５】
2004319792.tif 000007
【図６】
2004319792.tif 000008
【図７】
2004319792.tif 000009
【図８】
2004319792.tif 000010
【図９】
2004319792.tif 000011
【図１０】
2004319792.tif 000012
【図１１】
2004319792.tif 000013
【図１２】
2004319792.tif 000014