(57)【要約】【課題】電源を電波によって供給される非接触ＩＣカードは、メモリの書き込み途中で電源供給が絶たれてもデータを保証する必要があるが、そのための構成が、メモリ容量の増大やデータ処理時間の増加などを招く。【解決手段】メモリ部３００は、レコードデータを記憶する物理領域３０４と、リーダライタからの受信データを一時的に格納するバッファ領域３０２と、元データの退避領域３０３とを有し、さらに、メモリ部には物理領域とは別にデータを管理する仮想領域３１４が設けられるとともに、ＣＰＵ２００とメモリ部３００とを中継制御するレコードデータ移動制御部４０２が設けられる。レコードデータ移動制御部４０２は、ＣＰＵからの命令に基づいて、仮想領域３１４でレコードデータのデータ長よりも短いデータ長で書込み命令を実行することにより、それに連動して、物理領域３０４でレコードデータの書き込みを行う。【選択図】  図１
2004326275.tif 000002
【特許請求の範囲】
【請求項１】
リーダライタから無線を介して得た電力によって駆動され、ＣＰＵがメモリ部にアクセスして前記リーダライタとの間で情報の送受信を行うように構成され、前記メモリ部は、レコードデータを記憶する物理領域と、前記リーダライタからの受信データを一時的に格納するバッファ領域と、元データの退避領域とを有する非接触ＩＣカードにおいて、
前記メモリ部に前記物理領域とは別にデータを管理する仮想領域が設けられ、
前記ＣＰＵからの命令に基づいて、前記仮想領域で前記レコードデータのデータ長よりも短いデータ長で書込み命令を実行することにより、それに連動して、前記物理領域で前記レコードデータの書き込みを行うレコードデータ移動制御部を備えたことを特徴とする非接触ＩＣカード。
【請求項２】
リーダライタから無線を介して得た電力によって駆動され、ＣＰＵがメモリ部にアクセスして前記リーダライタとの間で情報の送受信を行うように構成され、前記メモリ部は、レコードデータを記憶する物理領域と、前記リーダライタからの受信データを一時的に格納するバッファ領域と、元データの退避領域とを有する非接触ＩＣカードにおいて、
前記ＣＰＵからの命令に基づいて、前記物理領域における各レコードデータの任意のアドレスを兼用して、前記レコードデータのデータ長よりも短いデータ長で書込み命令を実行することにより、それに連動して、前記物理領域で前記レコードデータの書き込みを行うレコードデータ移動制御部を備えたことを特徴とする非接触ＩＣカード。
【請求項３】
前記レコードデータ移動制御部は、前記メモリ部の内部に設けられている請求項１または請求項２に記載の非接触ＩＣカード。
【請求項４】
前記メモリ部は、レコードデータ記憶の前記物理領域を含む第１のメモリ部と、受信データ一時格納の前記バッファ領域および元データ退避の前記退避領域を含む第２のメモリ部とに分割されている請求項１または請求項２に記載の非接触ＩＣカード。
【請求項５】
前記ＣＰＵは、前記レコードデータ移動制御部に対してデータ長切り替え信号を送出するように構成され、前記レコードデータ移動制御部は、前記データ長切り替え信号の指示するデータ長において、レコードデータの移動を行うように構成されている請求項１または請求項２に記載の非接触ＩＣカード。
【請求項６】
前記書込み命令実行時のデータ長は、前記レコードデータのデータ長よりも短く、かつ前記ＣＰＵ固有のデータ幅とされている請求項１または請求項２に記載の非接触ＩＣカード。
【請求項７】
リーダライタから無線を介して得た電力によって駆動され、ＣＰＵがメモリ部にアクセスして前記リーダライタとの間で情報の送受信を行うように構成され、前記メモリ部は、レコードデータを記憶する物理領域と、前記リーダライタからの受信データを一時的に格納するバッファ領域と、元データの退避領域とを有する非接触ＩＣカードにおいて、
前記ＣＰＵと前記メモリ部との間に介在されて中継的制御を行うメモリ制御部は、移動元アドレスを設定する移動元アドレス設定用レジスタと、移動先アドレスを設定する移動先アドレス設定用レジスタと、レコードデータの移動を制御するレコードデータ移動制御部から構成され、
前記ＣＰＵは、前記レコードデータ移動制御部に対して、１クロックで１つのレコードデータの移動を行うように命令できるレコードデータ移動クロックを送出するように構成されている非接触ＩＣカード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、リーダライタから無線を介して得た電力によって駆動され、ＣＰＵ（中央演算処理装置）がメモリ部にアクセスしてリーダライタとの間で情報の送受信を行うように構成された非接触ＩＣカードに関する。より詳しくは、電源を電波によって供給されることから、メモリの書き込み途中で電源供給が絶たれた場合でもデータを復旧できるようにするため、メモリ部に、レコードデータを記憶する物理領域以外に、リーダライタからの受信データを一時的に格納するバッファ領域と、元データの退避領域とを含めた構成の非接触ＩＣカードに関する。
【０００２】
【従来の技術】
従来の非接触ＩＣカードシステムについて、図１４を参照しながら説明する。非接触ＩＣカードシステムは、リーダライタ１とＩＣカード２から構成され、無線でデータをやりとりするシステムである。リーダライタ１は、ＩＣカード２との間で情報の送受信を行うアンテナ部３、受信信号を復調する復調部４、復調した信号を復号化して情報を得る復号部５、送信する情報を符号化する符号部６、符号化した信号を変調する変調部７、受信した情報に従って処理を実行する処理部８、外部の制御装置との間での通信を行うインターフェース部９から構成されている。
【０００３】
ＩＣカード２は、リーダライタ１との間で情報および電力の伝送用のアンテナ部１０、搬送波を整流してＩＣカード動作用の電力を得る整流部１１、受信信号を復調する復調部１２、復調した信号を復号化して情報を得る復号部１３、送信する情報を符号化する符号部１４、符号化した信号を変調する変調部１５、受信した情報に従って処理を実行する処理部１６、情報を記憶しておくメモリ部１７、搬送波からクロックを生成するクロック部１８から構成されている。
【０００４】
【特許文献１】
特表２０００−５１２０５４号公報
【０００５】
【発明が解決しようとする課題】
上記のように、電波によって電源を供給されるＩＣカードのメモリに対してデータの更新処理及び新規書き込みを行う非接触ＩＣカードについて、従来の課題を説明する。
【０００６】
図１５は非接触ＩＣカードのレコードデータをアドレスポインタで管理するメモリ制御方式を示す。
【０００７】
ＣＰＵ１０１が制御するメモリ部１０２は、ユーザデータであるレコードデータを格納するレコードデータ領域１０３と、受信したデータを一時的に格納するバッファ領域１０４と、元データを退避する退避領域（コピー領域）１０５と、これらのデータを管理するアドレスポインタ領域１０６とから構成されている。
【０００８】
電源を電波によって供給される非接触ＩＣカードは、メモリの書き込み途中で電源供給が絶たれた場合でもデータを復旧できるようにするため、退避領域１０５を設けて元データを保存する。また、データ移動の時間を短縮するため、１６バイトのレコードデータに対して１バイトのアドレスポインタを割り付け、アドレスポインタ領域１０６でアドレスポインタの値を変更することにより、レコードデータの移動を管理している。
【０００９】
上記のようなアドレスポインタ方式においては、データ処理時間を短縮できるのであるが、アドレスポインタ領域１０６が別に必要になるので、メモリ容量が増大してしまうという課題がある。
【００１０】
図１６はレコードデータを移動する非接触ＩＣカードのメモリ制御方式の構成図である。ＣＰＵ１１１とメモリ部１１２との間にメモリ制御部１１６が介在されている。メモリ制御部１１６は、移動元アドレスを設定する移動元アドレス設定用レジスタ１１７と、移動先アドレスを設定する移動先アドレス設定用レジスタ１１８と、移動するデータのデータ長を設定するデータ長設定用レジスタ１１９と、任意のデータ長のレコードデータの移動を制御するレコードデータ移動制御部１２０から構成されている。ＣＰＵ１１１は、メモリ制御部１１６を介してメモリ部１１２を管理する。
【００１１】
図１７は図１６のメモリ制御方式のＣＰＵ１１１の命令を示すフローチャートである。ＣＰＵ１１１は、メモリ制御部１１６における移動元アドレス設定用レジスタ１１７、移動先アドレス設定用レジスタ１１８およびデータ長設定用レジスタ１１９に所定の設定をした後、メモリ制御部１１６におけるレコードデータ移動制御部１２０に対してデータ移動開始を命令する。レコードデータ移動制御部１２０は、ＣＰＵ１１１からの命令に従ってメモリ部１１２を制御し、任意データ長のレコードデータを移動する。すなわち、レコードデータ移動制御部１２０は、ＣＰＵ１１１から受け取ったデータを一旦、バッファ領域１１４に格納するとともに、該当のアドレスからレコードデータを読み出して退避領域１１５に退避する。退避完了後、バッファ領域１１４のデータを該当のアドレスに書き込む。元のデータをあらかじめ退避した上で、データ書き込みを実行するので、書き込み途中で電源供給が絶たれた場合でもデータを復旧することができる。
【００１２】
レコードデータ移動制御部１２０は、データ移動を終了すると、ＣＰＵ１１１にデータ移動終了を連絡する。ＣＰＵ１１１は、レコードデータ移動制御部１２０からのデータ移動終了の連絡を待って、次の処理に移る。
【００１３】
上記のような任意データ長のレコードデータを移動可能なメモリ制御方式では、メモリ容量の増加はない。しかしながら、各種レジスタ１１７，１１８，１１９の設定のために、ＣＰＵ１１１の命令数が増加し、処理負荷が増大するという別の問題が発生する。
【００１４】
以上のように、電波によって電源を供給される非接触ＩＣカードにおいては、メモリの書き込み途中で電源供給が絶たれた場合のデータ保証を実現するには、メモリ容量の増大やデータ処理時間の増加などの課題がある。
【００１５】
本発明は、このような事情に鑑みて創作したものであり、メモリ書き込み途中の電源途絶に対するデータ保証を行う非接触ＩＣカードにおいて、従来、両立がむずかしいとされていたメモリ容量増大の抑制とデータ処理時間増加の抑制とをともに満たすことのできる非接触ＩＣカードを提供することを目的としている。
【００１６】
【課題を解決するための手段】
上記の課題を解決するために、本発明は次のような手段を講じる。
【００１７】
第１の解決手段として、本発明による非接触ＩＣカードは、リーダライタから無線を介して得た電力によって駆動され、ＣＰＵがメモリ部にアクセスして前記リーダライタとの間で情報の送受信を行うように構成され、前記メモリ部は、レコードデータを記憶する物理領域と、前記リーダライタからの受信データを一時的に格納するバッファ領域と、元データの退避領域とを有する非接触ＩＣカードにおいて、次のように構成されている。すなわち、前記メモリ部に前記物理領域とは別にデータを管理する仮想領域が設けられている。さらに、前記ＣＰＵからの命令に基づいて、前記仮想領域で前記レコードデータのデータ長よりも短いデータ長で書込み命令を実行することにより、それに連動して、前記物理領域で前記レコードデータの書き込みを行うレコードデータ移動制御部を備えている。
【００１８】
この構成による作用は次のとおりである。ＣＰＵが書込み命令を発すると、レコードデータ移動制御部は、メモリ部の仮想領域に対するより短いデータ長で擬似的書込み命令を実行する。これに連動して、本来の記憶処理を管轄する物理領域において、レコードデータの書き込みが行われる。この場合に、仮想領域自体は物理的メモリが不要なものであり、メモリ容量の増加を招かないですむ。加えて、従来技術の場合のような移動元アドレスの設定、移動先アドレスの設定、データ長の設定は不要であり、さらに擬似的な命令は、扱うデータ長が短いので、処理負荷が小さくてすみ、書き込みを高速に実行することができる。
【００１９】
第２の解決手段として、本発明による非接触ＩＣカードは、リーダライタから無線を介して得た電力によって駆動され、ＣＰＵがメモリ部にアクセスして前記リーダライタとの間で情報の送受信を行うように構成され、前記メモリ部は、レコードデータを記憶する物理領域と、前記リーダライタからの受信データを一時的に格納するバッファ領域と、元データの退避領域とを有する非接触ＩＣカードにおいて、次のように構成されている。すなわち、前記ＣＰＵからの命令に基づいて、前記物理領域における各レコードデータの任意のアドレスを兼用して、前記レコードデータのデータ長よりも短いデータ長で書込み命令を実行することにより、それに連動して、前記物理領域で前記レコードデータの書き込みを行うレコードデータ移動制御部を備えている。
【００２０】
この構成による作用は次のとおりである。元データの退避移動のアドレス管理のために、物理領域における各レコードデータの任意のアドレスを兼用するので、第１の解決手段の場合の仮想領域を必要としないですむ。レコードデータ移動制御部は、仮想領域に代わって、物理領域における各レコードデータの任意アドレス（例えば先頭アドレス）を兼用して、上記同様に書き込みを行う。この場合、仮想領域を設ける必要がないので、ＣＰＵが制御できるメモリ領域全てをレコードデータの格納領域として使用することができる。
【００２１】
上記において、前記レコードデータ移動制御部を、前記メモリ部の内部に設ける構成は好ましいものである。この場合、レコードデータ移動制御部がメモリ部の内部にあると、配線接続の自由度が格段に大きくなり、一度にリードライトできるデータバス幅を広げることができる。また、メモリ内部のより高速なクロックを利用することができる。以上の相乗により、レコードデータ移動制御部がメモリ部の外部にある場合に比べて、より高速なリードライトを実現できる。
【００２２】
また、上記において、前記メモリ部を、レコードデータ記憶の前記物理領域を含む第１のメモリ部と、受信データ一時格納の前記バッファ領域および元データ退避の前記退避領域を含む第２のメモリ部とに分割した構成も好ましいものである。
【００２３】
これによれば、別メモリとしたことにより、レコードデータのある第１のメモリ部をリード状態にすると同時に、退避領域のある第２のメモリ部をライト状態にして、物理領域のレコードデータを退避領域へ移動させることができる。このようにリード状態とライト状態を同時化することにより、物理領域の移動レジスタを不要にできるとともに、処理速度を高速化できる。
【００２４】
また、上記において、次のように構成することが好ましい。すなわち、前記ＣＰＵが、前記レコードデータ移動制御部に対してデータ長切り替え信号を送出するように構成され、前記レコードデータ移動制御部が、前記データ長切り替え信号の指示するデータ長において、レコードデータの移動を行うように構成されていることである。
【００２５】
これによれば、データ長切り替え信号の指示により、一度に移動するレコードデータのバイト長を選択することができる。
【００２６】
また、上記において、前記書込み命令実行時のデータ長を、前記レコードデータのデータ長よりも短く、かつ前記ＣＰＵ固有のデータ幅とすることが好ましい。これによれば、物理領域からのレコードデータの読出し・書込み処理を、より少ない命令で実現することができる。
【００２７】
第３の解決手段として、本発明による非接触ＩＣカードは、リーダライタから無線を介して得た電力によって駆動され、ＣＰＵがメモリ部にアクセスして前記リーダライタとの間で情報の送受信を行うように構成され、前記メモリ部は、レコードデータを記憶する物理領域と、前記リーダライタからの受信データを一時的に格納するバッファ領域と、元データの退避領域とを有する非接触ＩＣカードにおいて、次のように構成されている。すなわち、前記ＣＰＵと前記メモリ部との間に介在されて中継的制御を行うメモリ制御部は、移動元アドレスを設定する移動元アドレス設定用レジスタと、移動先アドレスを設定する移動先アドレス設定用レジスタと、レコードデータの移動を制御するレコードデータ移動制御部から構成され、前記ＣＰＵは、前記レコードデータ移動制御部に対して、１クロックで１つのレコードデータの移動を行うように命令できるレコードデータ移動クロックを送出するように構成されている。
【００２８】
この構成によれば、従来技術で必要としていたデータ長設定用レジスタは不要であるとともに、データ移動開始命令信号およびデータ移動終了確認信号も不要となり、構成の簡略化が図られる。また、相当のデータ長設定およびデータ移動開始の処理が不要で、プログラムを軽減できる。
【００２９】
【発明の実施の形態】
以下、本発明にかかわる非接触ＩＣカードの実施の形態を図面に基づいて詳細に説明する。
【００３０】
（実施の形態１）
図１は本発明の実施の形態１における仮想アクセス方式の非接触ＩＣカードの構成を示すブロック図、図２は仮想アクセス方式の命令を示すフローチャート、図３は仮想アクセス方式の動作態様図である。図１４の構成は本発明の実施の形態にも適用される。
【００３１】
電波によってリーダライタから電源を供給される非接触ＩＣカードは、ＣＰＵ２００とメモリ部３００との間に、中継的制御を行うメモリ制御部４００を介在している。メモリ部３００は、ユーザデータの格納領域である固定長のレコードデータ領域３０１、受信したデータを一時的に格納するバッファ領域３０２、および、元データを退避する退避領域（コピー領域）３０３からなる物理領域３０４と、さらに、物理領域３０４のレコードデータ領域３０１とは別にデータを管理する仮想領域３１４から構成されている。仮想領域３１４で書込み命令（扱うデータ長はレコードデータの固定長よりも短い）が実行されると、それに連動して、物理領域３０４でレコードデータの書き込みが実行される。仮想領域３１４としての物理的メモリは不要である。従来技術との対比で、仮想領域３１４がポイントである。詳しくは、図３で説明する。
【００３２】
メモリ制御部４００は、メモリ部３００の仮想領域３１４に対するＣＰＵ２００からのアクセスを検知する仮想領域アクセス検知部４０１と、固定長のレコードデータ領域３０１の移動を制御するレコードデータ移動制御部４０２から構成されている。ＣＰＵ２００は、メモリ制御部４００を介してメモリ部３００を管理する。
【００３３】
次に、上記構成の仮想アクセス方式の非接触ＩＣカードの動作を説明する。
【００３４】
図２は図１の構成の非接触ＩＣカードの動作を説明するフローチャートである。ＣＰＵ２００は、ステップＳ１１において、擬似読出し命令を与える。この命令は、仮想領域３１４において、仮想データ領域３１４の移動元アドレスからレコードデータを擬似的に読み出すことを指示するものである。次いで、ステップＳ１２において、擬似書込み命令を与える。これは、仮想領域３１４において、前記の擬似的に読み出したレコードデータを移動先アドレスに対して擬似的に書き込むことを指示するものである。
【００３５】
すなわち、ＣＰＵ２００は、メモリ制御部４００における仮想領域アクセス検知部４０１に対して制御信号、アドレスおよびデータを送出する。仮想領域アクセス検知部４０１は、ＣＰＵ２００からのアクセスを検知すると、レコードデータ移動制御部４０２に対して制御信号を送出する。仮想領域アクセス検知部４０１からの制御信号を受けたレコードデータ移動制御部４０２は、対応する制御信号、アドレスおよびデータをメモリ部３００に送出する。
【００３６】
図３は図１の構成の非接触ＩＣカードにおけるレコードデータ移動制御部４０２の動作態様図である。仮想領域３１４は、物理領域３０４の長固定長のレコードデータ領域３０１、バッファ領域３０２および退避領域３０３にそれぞれ対応して、短固定長の仮想データ領域３１４、仮想バッファ領域３１２および仮想退避領域３１３を備えている。さらに、仮想領域３１４には、物理領域３０４の移動レジスタ３０５に対応する移動レジスタ３１５を備えている。仮想領域３１４における短固定長擬似書込み命令３１６は、物理領域３０４における長固定長レコードデータ書込み処理３０６に対応する。
【００３７】
レコードデータ移動制御部４０２がメモリ部３００の仮想領域３１４に対して短固定長擬似書込み命令３１６を与えると、仮想領域側の移動レジスタ３１５を介して仮想データ領域３１４から仮想退避領域３１３に短固定長データを退避するが、これに連動して、物理領域３０４においては、長固定長レコードデータ書込み処理３０６が起動し、移動レジスタ３０５を介してレコードデータ領域３０１から退避領域３０３に長固定長のレコードデータを退避する。レコードデータの退避完了までに、受信したデータがバッファ領域３０２に格納されている。次いで、仮想領域側の移動レジスタ３１５を介して仮想退避領域３１３から仮想データ領域３１４に短固定長データを転送するが、これに連動して、物理領域３０４においては、長固定長レコードデータ書込み処理３０６が起動し、移動レジスタ３０５を介してバッファ領域３０２からレコードデータ領域３０１に長固定長のレコードデータの転送を実行する。これにより、データの書き込み途中で電源供給が絶たれた場合でも、データ保証状態のデータ書込み処理を実現することができる。
【００３８】
以上のように本実施の形態は、仮想領域３１４において擬似的に短固定長擬似書込み命令３１６を実行するだけで、連動して、物理領域３０４において長固定長レコードデータ書込み処理３０６を実行するように構成したものである。その結果、例えば、仮想領域で擬似的に１バイト書込み命令を実行するだけで、物理領域では１６バイトのレコードデータの書き込みを行うことができる。すなわち、少ない命令数で、電源途絶時のデータ保証を考慮したデータ書込み処理を実現できる。さらに、仮想領域３１４は物理的メモリを必要とはせず、メモリ容量の増加を招かないですむ。
【００３９】
なお、実施の形態１の仮想領域を物理的メモリとするのでもよく、上記同様の効果を実現できる。
【００４０】
（実施の形態２）
図４は本発明の実施の形態２における仮想アクセス方式の非接触ＩＣカードの構成を示すブロック図である。
【００４１】
本実施の形態は、実施の形態１の場合の仮想領域アクセス検知部４０１を省略し、レコードデータ移動制御部４０２のみでメモリ制御部４００を構成している。ＣＰＵ２００は、レコードデータ移動制御部４０２に対して直接にレコードデータ移動命令Ｓｇ１を与える。また、メモリ部３００において、実施の形態１の場合の仮想領域３１４はなく、各レコードアドレスの先頭アドレス３０１ａを利用してレコードデータの擬似的な移動の制御を行う。
【００４２】
以上のように本実施の形態によれば、レコードデータの移動アドレスを各レコードアドレスの先頭アドレス３０１ａにしたことにより別に仮想領域を設ける必要がないので、ＣＰＵ２００が制御できるメモリ領域全てをユーザデータを格納するレコードデータの格納領域として使用することができる。
【００４３】
（実施の形態３）
図５は本発明の実施の形態３における仮想アクセス方式の非接触ＩＣカードの構成を示すブロック図である。
【００４４】
図５において、実施の形態１の図２におけるのと同じ符号は同一構成要素を指している。本実施の形態は、メモリ制御部４００の構成要素であるレコードデータ移動制御部４０２をメモリ部３００の内部に設けたものである。その他の事項については実施の形態１の場合と同様であるので、説明を省略する。
【００４５】
本実施の形態によれば、レコードデータ移動制御部４０２をメモリ部３００の内部に設けているので、次のような利点がある。すなわち、レコードデータ移動制御部４０２をメモリ部３００の内部に設けると、配線接続の自由度が格段に大きくなり、一度にリードライトできるデータバス幅を広げることができる。また、メモリ内部のより高速なクロックを利用することができる。以上の相乗により、レコードデータ移動制御部をメモリ部の外部に設ける場合に比べて、より高速なリードライトを実現できる。
【００４６】
（実施の形態４）
図６は本発明の実施の形態４における仮想アクセス方式の非接触ＩＣカードの構成を示すブロック図である。
【００４７】
本実施の形態においては、メモリ部３００が分割され、第１のメモリ部３１０と第２のメモリ部３２０とから構成されている。第１のメモリ部３１０は、ユーザデータの格納領域であるレコードデータ領域３０１とデータを管理する仮想領域３１４を含んでいる。第２のメモリ部３２０は、受信したデータを一時的に格納するバッファ領域３０２と元データを退避する退避領域３０３を含んでいる。その他の事項については実施の形態１の場合と同様であるので、説明を省略する。
【００４８】
次に、以上のように構成された本実施の形態の非接触ＩＣカードの動作を図７を参照しながら説明する。
【００４９】
レコードデータのある第１のメモリ部３１０をリード状態にすると同時に、退避領域３０３のある第２のメモリ部３２０をライト状態にすることにより、物理領域３０４のレコードデータを退避領域３０３へ移動させることができる。
【００５０】
以上のように本実施の形態によれば、レコードデータ領域３０１のある第１のメモリ部３１０と、バッファ領域３０２・退避領域３０３のある第２のメモリ部３２０とを別メモリにしたことにより、第１のメモリ部３１０をリード状態にすると同時に第２のメモリ部３２０をライト状態にすることができる。このようにリード状態とライト状態を同時化することにより、物理領域３０４における実施の形態１の場合の移動レジスタ３０５を不要化することができる。
【００５１】
（実施の形態５）
図８は本発明の実施の形態５における仮想アクセス方式の非接触ＩＣカードの構成を示すブロック図である。
【００５２】
ＣＰＵ２００は、レコードデータ移動制御部４０２に対して、データ長を１６バイトと３２バイトとで切り替えるためのデータ長切り替え信号Ｓｇ２を送出するように構成されている。レコードデータ移動制御部４０２は、データ長切り替え信号Ｓｇ２が１６バイトを指示しているときは、レコードデータ領域３０１とバッファ領域３０２・退避領域３０３との間のレコードデータの移動を１６バイトで行い、データ長切り替え信号Ｓｇ２が３２バイトを指示しているときは、レコードデータ領域３０１とバッファ領域３０２・退避領域３０３との間のレコードデータの移動を３２バイトで行う。
【００５３】
本実施の形態によれば、データ長切り替え信号Ｓｇ２により一度に移動するレコードデータのバイト長を選択することができる。
【００５４】
（実施の形態６）
図９は本発明の実施の形態６における仮想アクセス方式の非接触ＩＣカードの構成を示す概念図である。物理領域３０４は、ユーザデータを格納する固定長のレコードデータ領域３０１、通信データを一時的に格納するバッファ領域３０２、元データを退避する退避領域３０３から構成される。仮想領域３１４で、ＣＰＵ固有のデータ幅Ｗ０の書込み命令が実行される短固定長擬似書込み命令３１６と、物理領域３０４の前記ＣＰＵ固有のデータ幅Ｗ０より長い固定長の長固定長レコードデータ書込み処理３０６が行われる。また、読出し命令についても同様に実行される。
【００５５】
次に、以上のように構成された本実施の形態の非接触ＩＣカードの動作を説明する。
【００５６】
まず、ＣＰＵ固有のデータ幅Ｗ０が８ビットの場合の動作を以下に説明する。
【００５７】
図１０は、ＣＰＵ固有のデータ幅である１バイトで読出し命令、書込み命令を実行する場合の仮想領域の命令を示すフローチャートである。一方、図１１は、ＣＰＵ固有のデータ幅ではない２バイトで読出し命令、書込み命令を実行する場合の仮想領域の命令を示すフローチャートである。図１１は、本実施の形態に対する比較例として示すものである。
【００５８】
図１１の場合、ステップＳ３１において、仮想領域３１４で移動元データの１バイト目を読み出し、ステップ３２において、仮想領域３１４で移動元データの２バイト目を読み出す。次いでステップＳ３３において、仮想領域３１４で移動先データの１バイト目を書き込み、ステップＳ３４において、仮想領域３１４で移動先データの２バイト目を書き込む。この２バイトで処理する場合、仮想領域３１４で４ステップの命令が必要である。
【００５９】
これに対して、本実施の形態では、図１０の処理を行う。図１０の場合、ステップＳ２１において、仮想領域３１４で移動元データの１バイト目を読み出し、ステップ２２において、仮想領域３１４で移動先データの１バイト目を書き込む。このように１バイトで処理する場合、仮想領域３１４で必要となる命令のステップ数は、図１１の場合の２分の１の２ステップのみでよい。
【００６０】
以上のように本実施の形態によれば、仮想領域３１４での命令実行のデータ幅をＣＰＵ固有のデータ幅である１バイトにしたので、物理領域３０４のより長い固定長のレコードデータの読出し・書込み処理を、より少ない命令で実現することができる。
【００６１】
（実施の形態７）
図１２は本発明の実施の形態７における仮想アクセス方式の非接触ＩＣカードの構成を示すブロック図、図１３は仮想アクセス方式の命令を示すフローチャートである。
【００６２】
メモリ制御部４００は、図１６に示した従来技術の場合と同様に、移動元アドレスを設定する移動元アドレス設定用レジスタ４０３、移動先アドレスを設定する移動先アドレス設定用レジスタ４０４、および、任意のデータ長のレコードデータの移動を制御するレコードデータ移動制御部４０２から構成されている。そして、ＣＰＵ２００は、レコードデータ移動制御部４０２に対して、１クロックで１つのレコードデータの移動を行うように命令できるレコードデータ移動クロックＳｇ３を送出するように構成されている。図１６の従来技術におけるデータ長設定用レジスタ１１９は設けられていない。その他の構成は、図１６の従来技術と同様である。
【００６３】
次に、以上のように構成された本実施の形態の非接触ＩＣカードの動作を図１３に示すフローチャートに従って説明する。
【００６４】
ステップＳ４１において、ＣＰＵ２００は、メモリ制御部４００における移動元アドレス設定用レジスタ４０３に移動元アドレスを設定し、次いでステップＳ４２において、移動先アドレス設定用レジスタ４０４に移動先アドレスを設定する。そして、ステップＳ４３において、ＣＰＵ２００は１６バイトまたは３２バイト対応のレコードデータ移動クロックＳｇ３を生成し、レコードデータ移動制御部４０２に与える。レコードデータ移動制御部４０２は、これらのアドレスおよびクロックを受けてメモリ部３００を制御し、レコードデータの移動を行う。
【００６５】
本実施の形態の場合、図１６の従来技術の場合のようなデータ長設定用レジスタ１１９は不要であるとともに、データ移動開始命令信号およびデータ移動終了確認信号も不要となっており、構成の簡略化が図られている。また、図１７におけるステップＳ５３，Ｓ５４に相当のデータ長設定およびデータ移動開始の処理が不要で、プログラムを軽減できる。
【００６６】
【発明の効果】
本発明によれば、レコードデータのデータ長よりも短いデータ長で仮想領域において擬似的に書込み命令を実行するだけで、連動して、物理領域においてレコードデータの書き込みが行われるので、電源途絶時のデータ保証を考慮したデータ書込み処理をより少ない命令数で実現することができる。さらに、仮想領域としての物理的メモリは不要であるため、メモリ容量の増加を抑制することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における仮想アクセス方式の非接触ＩＣカードの構成を示すブロック図
【図２】本発明の実施の形態１における非接触ＩＣカードの仮想アクセス方式の命令を示すフローチャート
【図３】本発明の実施の形態１における非接触ＩＣカードの仮想アクセス方式の動作態様図
【図４】本発明の実施の形態２における仮想アクセス方式の非接触ＩＣカードの構成を示すブロック図
【図５】本発明の実施の形態３における仮想アクセス方式の非接触ＩＣカードの構成を示すブロック図
【図６】本発明の実施の形態４における仮想アクセス方式の非接触ＩＣカードの構成を示すブロック図
【図７】本発明の実施の形態４における非接触ＩＣカードの仮想アクセス方式の動作態様図
【図８】本発明の実施の形態５における仮想アクセス方式の非接触ＩＣカードの構成を示すブロック図
【図９】本発明の実施の形態６における仮想アクセス方式の非接触ＩＣカードの構成を示す概念図
【図１０】本発明の実施の形態６における非接触ＩＣカードの仮想アクセス方式の命令を示すフローチャート
【図１１】本発明の実施の形態６に対する比較例の場合のフローチャート
【図１２】本発明の実施の形態７における仮想アクセス方式の非接触ＩＣカードの構成を示すブロック図
【図１３】本発明の実施の形態７における非接触ＩＣカードの仮想アクセス方式の命令を示すフローチャート
【図１４】従来の非接触ＩＣカードの構成図
【図１５】従来の非接触ＩＣカードにおけるアドレスポインタ方式の構成図
【図１６】従来の非接触ＩＣカードにおける任意データ移動方式の構成図
【図１７】従来の非接触ＩＣカードにおける任意データ移動方式の動作を示すフローチャート
【符号の説明】
２００  ＣＰＵ
３００  メモリ部
３０１  レコードデータ領域
３０１ａ  先頭アドレス
３０２  バッファ領域
３０３  退避領域
３０４  物理領域
３０５  移動レジスタ
３０６  長固定長レコードデータ書込み処理
３１０  第１のメモリ部
３１１  仮想データ領域
３１２  仮想バッファ領域
３１３  仮想退避領域
３１４  仮想領域
３１５  仮想領域側の移動レジスタ
３１６  短固定長擬似書込み命令
３２０  第２のメモリ部
４００  メモリ制御部
４０１  仮想領域アクセス検知部
４０２  レコードデータ移動制御部
４０３  移動元アドレス設定レジスタ
４０４  移動先アドレス設定レジスタ
【図１】
2004326275.tif 000003
【図２】
2004326275.tif 000004
【図３】
2004326275.tif 000005
【図４】
2004326275.tif 000006
【図５】
2004326275.tif 000007
【図６】
2004326275.tif 000008
【図７】
2004326275.tif 000009
【図８】
2004326275.tif 000010
【図９】
2004326275.tif 000011
【図１０】
2004326275.tif 000012
【図１１】
2004326275.tif 000013
【図１２】
2004326275.tif 000014
【図１３】
2004326275.tif 000015
【図１４】
2004326275.tif 000016
【図１５】
2004326275.tif 000017
【図１６】
2004326275.tif 000018
【図１７】
2004326275.tif 000019