(57)【要約】【課題】高速伝送可能な構造の伝送線路回路配線を必要とされる半導体回路やＩＣチップ間の配線を行う回路基板の配線設計作業を効率的に実現する回路基板設計支援システム及び配線設計支援プログラムの提供。【構成】導体層にドライバーとレシーバー間の信号線を配線し、絶縁層を介して隣接する導体層に、同座標位置、かつ実質的に同じ線幅のペア配線を形成して、スタックトペア配線構造の配線パターンを設計するための回路基板設計支援システムであって、配線種設定手段、自動生成決定手段、配線位置設定手段の少なくとも１つの手段を備える条件設定手段１０と、導体層に信号線データを入力するための信号線入力手段２０と、前記信号線入力手段２０において入力された信号線データに基づくパターンデータを前記信号線に隣接する導体層に生成するデータ生成手段３０とを有する回路基板設計支援システム及び該システムとしてコンピュータを機能させるプログラム。【選択図】        図４
2004234139.tif 000002
【特許請求の範囲】
【請求項１】
導体層にドライバとレシーバ間の信号線を配線し、絶縁層を介して隣接する導体層に、同座標位置、かつ実質的に同じ線幅のペア配線を形成して、スタックトペア配線構造の配線パターンを設計するための回路基板設計支援システムであって、
配線種設定手段、自動生成決定手段、配線位置設定手段の少なくとも１つの手段を備える条件設定手段と、
導体層に信号線データを入力するための信号線入力手段と、
前記信号線入力手段において入力された信号線データに基づくパターンデータを前記信号線に隣接する導体層に生成するデータ生成手段とを有することを特徴とする回路基板設計支援システム。
【請求項２】
導体層にドライバとレシーバ間の信号線を配線し、絶縁層を介して隣接する導体層に、対象配線領域よりも外側まで十分に広い領域にベタ面を形成して、マイクロストリップライン配線構造の配線パターンを設計するための回路基板設計支援システムであって、
配線種設定手段、自動生成決定手段、配線位置設定手段の少なくとも１つの手段を備える条件設定手段と、
導体層に信号線データを入力するための信号線入力手段と、
前記信号線入力手段において入力された信号線データに基づくパターンデータを前記信号線に隣接する導体層に生成するデータ生成手段とを有することを特徴とする回路基板設計支援システム。
【請求項３】
前記条件設定手段が配線種設定手段を備え、該配線種設定手段が、マイクロストリップライン配線又はスタックトペア配線のいずれか一方またはその組み合わせに設定することを特徴とする請求項１又は２記載の回路基板設計支援システム。
【請求項４】
前記条件設定手段が自動生成決定手段を備え、該自動生成決定手段が、前記データ生成手段において、前記信号線を配線したら自動的にパターンデータを生成する旨の設定をすることを特徴とする請求項１、２又は３記載の回路基板設計支援システム。
【請求項５】
前記前記条件設定手段が配線位置設定手段を備え、該配線位置設定手段が、データ生成手段において、配線されるパターンデータの配線位置を設定することを特徴とする請求項１、２、３又は４記載の回路基板設計支援システム。
【請求項６】
データ生成手段において、パターンデータを生成する対象となる信号線を選択するための信号線選択手段を有することを特徴とする請求項１〜５の何れかに記載の回路基板設計支援システム。
【請求項７】
前記データ生成手段において生成されたパターンデータを解除するためのパターンデータ解除手段を有することを特徴とする請求項１〜６の何れかに記載の回路基板設計支援システム。
【請求項８】
前記データ生成手段によってパターンデータが生成される導体層についてビア禁止及び配線禁止とする禁止手段を有することを特徴とする請求項１〜７の何れかに記載の回路基板設計支援システム。
【請求項９】
コンピュータに、請求項１〜８の何れかに記載の回路基板設計支援システムを実現させる機能を有することを特徴とする配線設計支援プログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、回路基板設計支援システム及び配線設計支援プログラムに関し、詳しくは、高速伝送基板の回路設計に要する時間を短縮可能な回路基板設計支援システム及び配線設計支援プログラムに関する。
【０００２】
【従来の技術】
電子機器の発達と共に電子回路の高速化の要請が高まりつつある。例えば、コンピュータに用いられるＣＰＵ等では、ＧＨｚ（ギガヘルツ）領域にまで達している。
【０００３】
このような、高速の周波数で信号処理を行う場合、配線間の静電容量と配線抵抗によるＣＲ遅延やクロストーク、不要輻射などが大きな問題となり、その対策として、伝送線路の設計において、スタックトペア配線やマイクロストリップライン配線構造が注目されている。
【０００４】
スタックトペア配線やマイクロストリップライン配線については、特許文献１に開示されているが、配線基板の設計手法については開示されていない。
【０００５】
本発明者は、スタックトペア配線やマイクロストリップライン配線構造の設計にＣＡＤシステムを導入して高速伝送可能な伝送線路回路配線構造を実現すべく、鋭意検討した結果、本発明に至ったものである。なお、特許文献２には、差動信号の伝送ラインにＣＡＤシステムを導入する技術が開示されているが、差動信号の伝送ラインは、ノイズの減少のために、パッド間にいかにして等長のパターンデータを形成するかにあり、パッドと信号線をつなぐ配線が層間で異なるため、複雑なソフトを組まなければならない問題があり、そのソフトをスタックトペア配線やマイクロストリップライン配線構造の設計に利用できない欠点があった。
【０００６】
【特許文献１】特開２００１−８５８０５号公報
【特許文献２】特開平１１−７４６４４号公報
【０００７】
【発明が解決しようとする課題】
そこで本発明では、高速伝送可能な構造の伝送線路回路配線を必要とされる半導体回路やＩＣチップ間の配線を行う回路基板の配線設計作業を効率的に実現する回路基板設計支援システム及び配線設計支援プログラムを提供することを課題とする。
【０００８】
【課題を解決するための手段】
上記課題は以下の各発明によって解決される。
【０００９】
（請求項１）導体層にドライバとレシーバ間の信号線を配線し、絶縁層を介して隣接する導体層に、同座標位置、かつ実質的に同じ線幅のペア配線を形成して、スタックトペア配線構造の配線パターンを設計するための回路基板設計支援システムであって、
配線種設定手段、自動生成決定手段、配線位置設定手段の少なくとも１つの手段を備える条件設定手段と、
導体層に信号線データを入力するための信号線入力手段と、
前記信号線入力手段において入力された信号線データに基づくパターンデータを前記信号線に隣接する導体層に生成するデータ生成手段とを有することを特徴とする回路基板設計支援システム。
【００１０】
（請求項２）導体層にドライバとレシーバ間の信号線を配線し、絶縁層を介して隣接する導体層に、対象配線領域よりも外側まで十分に広い領域にベタ面を形成して、マイクロストリップライン配線構造の配線パターンを設計するための回路基板設計支援システムであって、
配線種設定手段、自動生成決定手段、配線位置設定手段の少なくとも１つの手段を備える条件設定手段と、
導体層に信号線データを入力するための信号線入力手段と、
前記信号線入力手段において入力された信号線データに基づくパターンデータを前記信号線に隣接する導体層に生成するデータ生成手段とを有することを特徴とする回路基板設計支援システム。
【００１１】
（請求項３）前記条件設定手段が配線種設定手段を備え、該配線種設定手段が、マイクロストリップライン配線又はスタックトペア配線のいずれか一方またはその組み合わせに設定することを特徴とする請求項１又は２記載の回路基板設計支援システム。
【００１２】
（請求項４）前記条件設定手段が自動生成決定手段を備え、該自動生成決定手段が、前記データ生成手段において、前記信号線を配線したら自動的にパターンデータを生成する旨の設定をすることを特徴とする請求項１、２又は３記載の回路基板設計支援システム。
【００１３】
（請求項５）前記前記条件設定手段が配線位置設定手段を備え、該配線位置設定手段が、データ生成手段において、配線されるパターンデータの配線位置を設定することを特徴とする請求項１、２、３又は４記載の回路基板設計支援システム。
【００１４】
（請求項６）データ生成手段において、パターンデータを生成する対象となる信号線を選択するための信号線選択手段を有することを特徴とする請求項１〜５の何れかに記載の回路基板設計支援システム。
【００１５】
（請求項７）前記データ生成手段において生成されたパターンデータを解除するためのパターンデータ解除手段を有することを特徴とする請求項１〜６の何れかに記載の回路基板設計支援システム。
【００１６】
（請求項８）前記データ生成手段によってパターンデータが生成される導体層についてビア禁止及び配線禁止とする禁止手段を有することを特徴とする請求項１〜７の何れかに記載の回路基板設計支援システム。
【００１７】
（請求項９）コンピュータに、請求項１〜８の何れかに記載の回路基板設計支援システムを実現させる機能を有することを特徴とする配線設計支援プログラム。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００１９】
本発明の回路基板設計支援システムは、例えば、ＣＡＤ（コンピュータ・エイディッド・デザイン）の設計ソフトを改良したソフトを搭載したコンピュータにより設計を行うシステムとして構成することができる。
【００２０】
本発明の回路基板設計支援システムは、図１に示すような、ドライバＡ（出力部）とレシーバＢ（入力部）の間の信号線３とグランド線４を多層基板に配置する際の配線パターンの設計を行う際に好ましく適用される。
【００２１】
本発明において、高速伝送可能な配線構造として、スタックトペア配線構造とマイクロストリップライン配線構造を使用する。
【００２２】
スタックトペア配線構造は、図２に示すように、信号線を配線するための導体層１ａ、１ｂ、１ｃ、１ｄと、該導体層１ａ、１ｂ、１ｃ、１ｄに挟まれた絶縁層２ａ、２ｂ、２ｃを有する配線基板９上に、信号線３ａ、３ｂ、３ｃに対応したグランド線４ａ、４ｂ、４ｃを前記信号線３ａ、３ｂ、３ｃが設けられた導体層の隣接導体層に前記信号線に一対一に対向して平行に設けられた配線構造である。なお、上記構造において、グランド線４ａ、４ｂ、４ｃは電源であってもよい。以下の説明で、パターン設計においてグランド線という場合は特に断りがない限り電源でもよい。
【００２３】
一対一に対向して平行に設けられた配線構造であるスタックトペア配線構造において、信号線とグランド線のペアは１組以上であれば特に数は限定されない。
【００２４】
マイクロストリップライン配線構造は、図３に示すように、信号線を配線するための導体層１ａ、１ｂ、１ｃ、１ｄと、該導体層１ａ、１ｂ、１ｃ、１ｄに挟まれた絶縁層２ａ、２ｂ、２ｃを有する配線基板９上に、信号線３ａ、３ｂ、３ｃの領域に対応したグランド面５が前記信号線３ａ、３ｂ、３ｃが設けられた導体層の隣接導体層にベタ面として設けられた配線構造である。この構造では、グランド面５を形成する領域は、対応する信号線３ａ、３ｂ、３ｃの全領域よりも広い領域となっており、その領域の決定は本発明ではソフト的に解決している。なお、上記グランド面５は、電源を面状に形成したものであってもよい。
【００２５】
上記の例では、３本の信号線に対してグランド面を一つ形成しているが、これは一例であり、信号線の数は限定されず、また信号線２本に対してグランド面を形成し、残りの１本に対しては、上記スタックトペア配線構造を採用してもよい（マイクロストリップライン配線構造とスタックトペア配線構造の組み合わせ）。なお、以下の説明で、パターン設計においてグランド面という場合は特に断りがない限り電源でもよい。
【００２６】
以下、本発明の配線設計支援システムの実施の形態を説明する。
【００２７】
配線設計支援システムは、図４に示すように、隣接層に配線するデータを生成するための条件設定手段１０、信号線入力手段２０、データ生成手段３０を備えている。また配線設計支援システムの好ましい態様としては、信号線選択手段４０、生成データ解除手段５０、禁止手段６０を備えることができる。
【００２８】
条件設定手段１０は、配線種設定手段、自動生成決定手段、配線位置設定手段の少なくとも１つの手段を備えることが好ましい。
【００２９】
配線種設定手段は、データ生成手段３０により生成されるパターンデータが、スタックトペア配線構造と、マイクロストリップライン配線構造とのいずれであるかを選択するための手段である。スタックトペア配線と、マイクロストリップライン配線とのいずれであるかを、ユーザが必要に応じて選択できる効果がある。
【００３０】
自動生成決定手段は、データ生成手段３０において、前記信号線を配線したら自動的にパターンデータを生成する旨の設定をするための手段である。自動生成とは、ユーザの特別な入力なしに生成されることをいう。これは、信号線全てについて同様のパターンデータを設けたい場合に、いちいち生成のための入力をしなくて済み、設計スピードの更なる向上が図れる。
【００３１】
配線位置設定手段は、データ生成手段３０において、配線されるパターンデータの配線位置を設定するための手段である。パターンデータの配線位置とは、例えば、配線の線幅、配線座標などのことであり、かかる配線位置設定手段を設けると、パターンデータの配線の具体的位置を細かく設定することができる。
【００３２】
信号線入力手段２０は、導体層に信号線データを入力するための手段であり、キーボード、マウス等の入力装置により入力された情報に基づいて、ＣＡＤ画面上で信号線を配線する。
【００３３】
データ生成手段３０は、前記信号線入力手段２０において導体層に信号線データを入力し、配線した場合に、本発明の回路基板設計支援システムにおいて作成される配線データとして、該信号線に基づくパターンデータを前記信号線に隣接する導体層に生成する。
【００３４】
好ましく採用できる信号線選択手段４０は、データ生成手段３０においてパターンデータを生成する対象となる信号線を選択するためのものである。特定の信号線だけにパターンデータを設けたい場合や、信号線毎に異なるパターンデータを設けるような場合（例えば、ある信号線はスタックトペア構造にし、他の信号線はマイクロストリップライン構造にするような場合）に効果を発揮する。
【００３５】
生成データ解除手段５０は、前記データ生成手段３０において生成されたパターンデータを解除するためのもので、間違えてパターンデータを生成してしまったような場合に効果を発揮する。
【００３６】
禁止手段６０は、前記データ生成手段３０によってパターンデータが生成される導体層についてビア禁止及び配線禁止機能を付与する手段である。ビアとは導体層間を電気的に接続する導通ホールのことで、基板の最上層から最下層まで貫通する貫通ビアと、限定された層間を接続する層間ビアがあり、スタックトペア配線やマイクロストリップライン配線をした領域については、他の層を設計しているときに、誤ってその構造を壊してしまうことのないように、ビア禁止や配線禁止の設定をできるようにしておくことが好ましい。
【００３７】
図５は、本発明の回路基板設計支援システムの処理流れを示すフロー図である。
【００３８】
まず、隣接層に配線するデータを生成するための条件設定が行われる（Ｓ１）。条件設定は、例えば配線種設定手段でスタックトペア配線か、マイクロストリップライン配線かのいずれかの配線種が設定される。また自動生成決定手段で自動的にパターンデータを生成する旨の設定を行う。あるいは配線位置設定手段で配線されるパターンデータの配線位置を設定する。
【００３９】
次いで、信号線入力手段２０おいて、信号線の入力が行われることにより、導体層に信号線データ入力され、配線される（Ｓ２）。
【００４０】
Ｓ２において信号線データが入力されると、信号線選択手段４０で信号線を選択することができる（Ｓ３）。
【００４１】
次いで、選択された信号線について、信号線に対応するパターンデータを生成するか、解除するかを選択することができる（Ｓ４）。Ｓ４において、パターンデータを生成すると選択した場合は、データ生成手段３０により、前記条件設定Ｓ１に基づくパターンデータの生成が行われ（Ｓ５）、終了する。
【００４２】
尚、Ｓ１において、自動生成を選択した場合は、Ｓ４の処理を経ずにＳ５の処理を行う。
【００４３】
一方、Ｓ４において、パターンデータの生成の解除を選択した場合は、パターンデータ解除手段５０によりパターンデータの解除が行われ（Ｓ６）、終了する。
【００４４】
なお、自動的に生成されたペア線やベタ面をＧＮＤ（グランド）に接続する手順や手法は特に限定されず、条件設定Ｓ１により、ドライバＩＣとレシーバＩＣがＧＮＤ（グランド）に接続している場所にできるだけ近いところで自動的にＧＮＤ（グランド）に接続するようにすることも好ましい。またマニュアル配線でもよい。
【００４５】
次に、図６、図７に基づいて、本発明の回路基板設計支援システムの動作過程の一例を概念的に示す。
【００４６】
図６はスタックトペア配線の設計例であり、図７はマイクロストリップライン配線の設計例である。
【００４７】
図６に示す例では、基板を構成する複数の導体層が表示されている。この導体層表示を表すには、例えば図示しない導体層数を入力する。この例では層数の入力を「３」とした。この入力によりモニタには導体層のみが３層が表示される。
【００４８】
なお、導体層間には絶縁層が存在するが、ＣＡＤ画面上には表示しない。
【００４９】
信号線データを入力する際に、どの層にデータ入力し、表示するかを予め設定し、本例では２層目（２）に入力する。例えば図示のような直線状の信号線を形成するように設定しておいて、まずマウスを移動することで、ＣＡＤ画面上のカーソルをＡ点に移動し、そのＡ点でマウスボタンをクリックし、次いでＢ点でマウスボタンをクリックすると直線ＡＢが形成される。次いでＣ点でマウスボタンをクリックし、次いでＤ点でマウスボタンをクリックすると直線ＣＤが形成される。次いでＥ点でマウスボタンをクリックし、次いでＦ点でマウスボタンをクリックすると直線ＥＦが形成される。この直線の形成は種々の方法が採用できる。直線の長さと方向を規定し、Ａ点、Ｃ点、Ｅ点を入力するだけでも、３本の線が形成できる。
【００５０】
２層目（２）への信号線の入力が終わると、その入力に応じて、第３層目（３）に入力されるスタックトペア配線データが生成され、そのデータに基づき、モニタ表示させると、図示のように、第２層目と同様な配線が形成される。
【００５１】
３層目の表示は、２層目で信号線ＡＢが入力された直後に直線Ａ’Ｂ’を表示させるようにしてもよいし、あるいは２層目の信号線表示がすべて終わった後に３層目を表示させるようにしてもよい。
【００５２】
図７に示す例では、層表示は図６の例と同じであるが、２層目と３層目の形成手段が異なっている。
【００５３】
２層目の直線ＡＢ，ＣＤ，ＥＦが形成されると、それに対応する３層目に表示する配線データが生成される。その際、３層目にはグランド面として表示される。グランド面の領域は、２層目の四角ＡＢＦＥに対応しているが、実際には、図示のようにその領域よりも大きく形成される。本来マイクロストリップラインのベタ面は無限大の理想平面が望ましいが、プリント基板の限られた面積の中でできるだけ広い領域を確保するためである。この拡大率は格別限定されないが、他の配線に影響を与えない限り、対象配線よりも５ｍｍ程度外側へ拡大することが好ましい。
【００５４】
このように、本発明の回路基板設計支援システムによれば、高速伝送可能な構造の伝送線路回路配線を必要とされる半導体回路やＩＣチップ間の配線を行う回路基板の配線設計作業を効率的に実現する回路基板設計支援システムを提供することができる。
【００５５】
以上、本発明の回路基板設計支援システムを説明したが、本発明の配線設計支援プログラムは、上記の回路基板設計支援システムをコンピュータに実現させるためのプログラムとして構成することができる。
【００５６】
【発明の効果】
本発明によると、高速伝送可能な構造の伝送線路回路配線を必要とされる半導体回路やＩＣチップ間の配線を行う回路基板の配線設計作業を効率的に実現する回路基板設計支援システム及び配線設計支援プログラムを提供することができる。
【図面の簡単な説明】
【図１】本発明の回路基板設計支援システムが好ましく適用される配線パターンの一例を示す図
【図２】スタックトペア配線構造を説明するための図
【図３】マイクロストリップライン配線構造を説明するための図
【図４】本発明の配線設計支援システムの機能構成の一例を示すブロック図
【図５】本発明の配線設計支援システムの処理流れの一例を示すフロー図
【図６】本発明の回路基板設計支援システムの動作過程の一例を概念的に示した図
【図７】本発明の回路基板設計支援システムの動作過程の他の一例を概念的に示した図
【符号の説明】
Ａ：ドライバ
Ｂ：レシーバ
１ａ、１ｂ、１ｃ、１ｄ：導体層
２ａ、２ｂ、２ｃ：絶縁層
３：信号線
３ａ、３ｂ、３ｃ：信号線
４：グランド線
５：グランド面
９：配線基板
１０：条件設定手段
２０：信号線入力手段
３０：データ生成手段
４０：信号線選択手段
５０：生成データ解除手段
６０：禁止手段
【図１】
2004234139.tif 000003
【図２】
2004234139.tif 000004
【図３】
2004234139.tif 000005
【図４】
2004234139.tif 000006
【図５】
2004234139.tif 000007
【図６】
2004234139.tif 000008
【図７】
2004234139.tif 000009