(57)【要約】【課題】　本発明は、静電気保護回路でＥＳＤ電圧印加の際に発生する接合漏洩電流を防止し、ＥＳＤ特性を向上させることができる半導体素子の静電気保護回路のトランジスタ及びその製造方法を提供する。【解決手段】　本発明の半導体素子の静電気保護回路のトランジスタは基板上に形成されたウェルと、ウェルの内部に形成された素子分離絶縁膜と、素子分離絶縁膜の両側に形成された低濃度不純物領域と、ＬＤＤ低濃度不純物領域の内部に形成された第１高濃度不純物領域と、ＬＤＤ低濃度不純物領域の内部に形成された第２高濃度不純物領域と、素子分離絶縁膜及びＬＤＤ低濃度不純物領域の上部に形成された絶縁膜と、低濃度不純物領域及び絶縁膜の上部に形成された金属ゲート電極を備え、第１高濃度不純物領域と第２高濃度不純物領域中に、少なくとも１領域が動作領域エッジから内部に重畳配置されることを特徴とする。【選択図】　　　図１１
2004072121.tif 000002
【特許請求の範囲】
【請求項１】
基板に形成されたＰウェルと、
　前記ウェルに二つの動作領域を画成する素子分離絶縁膜と、
　前記動作領域に形成された低濃度不純物領域と、
　前記動作領域のうちの一方で、低濃度不純物領域の内部に高濃度イオンを注入して形成される第１高濃度不純物領域であって、該第１高濃度不純物領域はＮ+ エミッタ領域である、第１高濃度不純物領域と、
　前記動作領域のうちの他方で、低濃度不純物領域の内部に高濃度イオンを注入して形成される第２高濃度不純物領域であって、該第２高濃度不純物領域はＮ+ コレクタ領域である、第２高濃度不純物領域と、
　前記素子分離絶縁膜、前記低濃度不純物領域、前記第１高濃度不純物領域及び前記第２高濃度不純物領域の上部に形成された上部絶縁膜と、を備え、
　更に、
　該上部絶縁膜上に形成され、前記エミッタ領域にコンタクトして前記素子分離絶縁膜の上方まで延長された電極を備え、
　前記第１高濃度不純物領域又は第２高濃度不純物領域のうちの入力パッドに接続されている側が、動作領域よりも小さく内側に重畳配置されており、パワーライン側に接続されているもう一方の側が、動作領域の内部に入らない大きさであることを特徴とする静電気保護回路のＮＰＮ型バイポーラトランジスタ。
【請求項２】
基板にＰウェルを形成し、前記ウェルに素子分離絶縁膜を形成して二つの動作領域を画成する段階と、
　前記動作領域に低濃度不純物領域を形成する段階と、
　前記動作領域のうちの一方で、低濃度不純物領域の内部に高濃度イオンを注入して第１高濃度不純物領域を形成する段階であって、該第１高濃度不純物領域はＮ+ エミッタ領域である、前記段階と、
　前記動作領域のうちの他方で、低濃度不純物領域の内部に高濃度イオンを注入して第２高濃度不純物領域を形成する段階であって、該第２高濃度不純物領域はＮ+ コレクタ領域である、前記段階と、
　前記４つの段階によって形成された構造の上部に上部絶縁膜を形成する段階と、
　該上部絶縁膜上に前記エミッタ領域にコンタクトして前記素子分離絶縁膜の上方まで延長された電極を形成する段階と、
を備え、
　前記第１高濃度不純物領域又は第２高濃度不純物領域のうちの入力パッドに接続されている側が、動作領域よりも小さく内側に重畳配置されており、パワーライン側に接続されているもう一方の側が、動作領域の内部に入らない大きさであることを特徴とする静電気保護回路のＮＰＮ型バイポーラトランジスタ製造方法。
【発明の詳細な説明】
【発明の属する技術分野】
【０００１】
　本発明は静電気保護回路に関し、特に静電気放電（Electrostatic Discharge,以下ＥＳＤという）回路で電圧印加の際、発生する接合漏洩電流を防止するための半導体素子の静電気保護回路のトランジスタ及びその製造方法に関する。
【従来の技術】
【０００２】
　現在、半導体素子のＥＤＳ信頼性側面で多くの問題点が浮上している。その中でも特にＥＳＤ保護回路で用いられているフィールドトランジスタ、バイポーラトランジスタ、Ｎ+ 拡散抵抗及びアクティブトランジスタのn+ 接合領域等で入力及び出力ピン(パッド)の漏洩電流が増加する問題がダイナミックラム、エスラム等のような半導体素子の信頼性側面で深刻な問題として浮上している。
【０００３】
　このような接合漏洩電流の原因としては、接合コーナー部位に電気場が集中する現象とｎ+ ソース／ドレイン高濃度イオンであるAsイオン注入の際、接合エッジでのずれによる欠陥生成とLDD構造のNモス型トランジスタの製造の際、ゲート側壁スペースの酸化膜エッチング時に生じる損失等の原因等が複合的に発生しESD電圧印加の後、接合漏洩電流が増加することになる。
【０００４】
　従来の静電気保護回路を考察してみれば次の通りである。
【０００５】
　従来の静電気保護回路はコントロール信号入力パッド（１１）を含み、電源電圧源（Ｖｃｃ）に接続された第１フィールドトランジスタ（ＦＴ１１）と、接地電圧源（Ｖｓｓ）に接続された第２フィールドトランジスタ（ＦＴ１２）と、Ｎ+ 拡散による抵抗(Rs)と、電源電圧源(Vcc)に接続されたアクティブトランジスタ(AT11又はNモスゲートダイオード)とを有する。
【０００６】
　図２の静電気保護回路は、図１の回路における第１フィールドトランジスタ（ＦＴ１１）及び第２フィールドトランジスタ（ＦＴ１２）の代りに、それぞれ第１ＮＰＮ型バイポーラトランジスタ（ＢＴ１１）及び第２ＮＰＮ型バイポーラトランジスタ（ＢＴ１２）が用いられており、図１の静電気保護回路と同様の機能を有する。
【０００７】
　図３の静電気保護回路は、図２の回路における第２ＮＰＮ型バイポーラトランジスタ（ＢＴ１２）の代りに、ベースが接地電圧源（Ｖｓｓ）に連結された第３ＮＰＮ型バイポーラトランジスタ（ＢＴ１３）が用いられている外は図２の回路と同様である。
【０００８】
　図４の静電気保護回路は、出力パッド（２１）に対し電源電圧源（Ｖｃｃ）がプルアップ用Ｎモス型アクティブトランジスタ（ＰＵ２）を介して連結され、接地電圧源（Ｖｓｓ）がプルダウン用Ｎモス型アクティブトランジスタ（ＰＤ２）を介して連結された構成を有する。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
　図５は、従来静電気保護回路のフィールドトランジスタの配置図であり、図６は、図５の矢印方向におけるフィールドトランジスタの断面図である。
【００１０】
　従来、静電気保護回路のトランジスタの配置構成及び方法を図５及び図６を参照し説明する。
【００１１】
　図５は、従来静電気放電保護回路のフィールドトランジスタの配置図であり、動作領域（３０）と、Ｎ+ ソース／ドレイン高濃度不純物拡散領域(34)と、金属ゲート電極(36)と、金属コンタクト(37)で構成されている。
【００１２】
　従来の静電気保護回路のフィールドトランジスタはシリコン基板上に形成されたウェル（３１）と、ウェル（３１）の第１内部に形成された素子分離絶縁膜（３２）と、素子分離絶縁膜（３２）の両側に形成されたＬＤＤ低濃度不純物領域（３３）と、ＬＤＤ低濃度不純物領域（３３）の内部に形成されたＮ+ ソース／ドレイン高濃度不純物拡散領域(34)と、素子分離絶縁膜(32)及びLDD低濃度不純物領域(33)の上部に形成された絶縁膜(35)と、LDD低濃度不純物領域(33)及び絶縁膜(35)の上部に形成された金属ゲート電極(36)を備える。
【００１３】
　前記のように備えられた従来静電気保護回路のフィールドトランジスタの製造方法を下記で説明する。
【００１４】
　先ず、シリコン基板の上部にウェル（３１）を形成し、ウェル（３１）の内部に素子分離絶縁膜（３２）を成長させ動作領域と絶縁分離領域を形成させる。
【００１５】
　その後、ＬＤＤ用イオンを素子分離絶縁膜両側に注入してＬＤＤ低濃度不純物拡散領域（３３）を形成し、Ｎ+ ソース／ドレイン高濃度イオンを注入してN+ ソース／ドレイン高濃度不純物拡散領域(34)を形成する。
【００１６】
　その後、素子分離絶縁膜（３２）及びＬＤＤ低濃度不純物拡散領域（３３）の上部に絶縁膜（３５）と金属ゲート電極（３６）を形成する。
【００１７】
　前記工程で“Ａ”部位が脆弱な接合部として現れるようになる。即ち、接合コーナー部で螺旋型接合が形成されＮ+ 高濃度不純物であるAsイオン注入による電位の欠陥が存在する脆弱な接合部である。
【００１８】
　次に、従来電気保護回路のアクティブトランジスタの配置及び構成を図７及び図８を参照して説明する。
【００１９】
　図８は、従来静電気保護回路のアクティブトランジスタの配置図であり、動作領域（６０）と、Ｎ+ ソース／ドレイン高濃度不純物拡散領域(64)と、ゲート電極(66)で構成される。
【００２０】
　図７は、図８に示すアクティブトランジスタの断面図である。従来のアクティブトランジスタはシリコン基板上に形成されたＰ−ウェル（６１）と、ウェル（６１）の内部に形成された素子分離絶縁膜（６２）と、素子分離絶縁膜（６２）の上部に形成されたゲート電極（６６）と、素子分離絶縁膜（６２）の両側に形成されたＬＤＤ低濃度不純物領域（６３）と、素子分離絶縁膜（６２）の上部及びゲート電極（６６）の側面に形成されたゲート側壁スペーサー酸化膜（６５）と、ＬＤＤ低濃度不純物領域（６３）の内部に形成されたＮ+ ソース／ドレイン高濃度不純物拡散領域(64)を備える。
【００２１】
　前記のように備えられた従来静電気保護回路のアクティブトランジスタの製造方法を図４Ａ及び図４Ｂを参照し、以下に説明する。
【００２２】
　シリコン基板の上部にウェル（６１）を形成し、ウェル（６１）の内部に素子分離絶縁膜（６２）を成長させる動作領域（６０）と絶縁分離領域を形成させる。
【００２３】
　その後、素子分離絶縁膜（６２）の上部にゲート酸化膜及びゲート電極（６６）を形成する。
【００２４】
　その後、ＬＤＤ燐イオンを素子分離絶縁膜（６２）両側に注入しＬＤＤ低濃度不純物拡散領域（６３）を形成する。
【００２５】
　その後、素子分離絶縁膜（６２）の上部及びゲート電極（６６）の側面にゲート側壁スペーサー酸化膜（６５）を形成する。
【００２６】
　その後、ＡｓイオンをＬＤＤ低濃度不純物拡散領域（６３）の内部に注入しＮ+ ソース／ドレイン高濃度不純物拡散領域(64)を形成する。
【００２７】
　ここで、接合縁“Ａ”部位は動作領域と素子分離絶縁膜（６２）及びゲート電極（６６）が相互交差する地点ではゲート側壁スペーサー形成の際、受ける損傷部位で高濃度Ａｓイオン注入で接合部が脆弱になり、さらにこの縁でＡｓイオン注入により電位影響で損傷部位“Ｂ”が形成され静電気放電保護に問題となっている。
【課題を解決するための手段】
【００２８】
　従って、本発明は前記のような問題点を解決するためのものであり、静電気保護回路でＥＳＤ電圧印加の際に発生する接合漏洩電流を防止しＥＳＤ特性を向上させることができる半導体素子の静電気保護回路のトランジスタ及びその製造方法を提供することにその目的がある。
【００２９】
　前記のような目的を達成するため本発明は基板上に形成されたウェルと、ウェルの内部に形成された素子分離絶縁膜と、素子分離絶縁膜の両側に形成された低濃度不純物領域と、低濃度不純物領域の一方の内部に形成された第１高濃度不純物領域と、低濃度不純物領域の他方の内部に形成された第２高濃度不純物領域と、素子分離絶縁膜及びＬＤＤ低濃度不純物領域の上部に形成された絶縁膜と、低濃度不純物領域及び絶縁膜の上部に形成された金属ゲート電極を備え、第１高濃度不純物領域と第２高濃度不純物領域のうち、少なくとも１領域が動作領域エッジで内部に重畳配置されることを特徴とする半導体素子の静電気保護回路のトランジスタを提供する。
【００３０】
　本発明は、さらに基板上に形成されたウェルと、ウェルの内部に形成された素子分離絶縁膜と、素子分離絶縁膜の上部に形成されたゲート電極と、素子分離絶縁膜の両側に形成された低濃度不純物領域と、素子分離絶縁膜の上部及びゲート電極の側面に形成されたゲート側壁スペーサー酸化膜と、低濃度不純物領域の一方の内部に形成された第１高濃度不純物領域と、低濃度不純物領域の他方の内部に形成された第２高濃度不純物領域を備え、第１高濃度不純物領域と、第２高濃度不純物領域と、第１高濃度不純物領域とゲート電極の交差領域と、第２高濃度不純物領域とゲート電極の交差領域と、第１高濃度不純物領域とゲート電極と素子分離絶縁膜の交差領域と、第２高濃度不純物領域とゲート電極と素子分離絶縁膜の交差領域と、第１高濃度不純物領域とゲート電極が交差するコーナー領域と、第２高濃度不純物領域とゲート電極が交差するコーナー領域と、第１高濃度不純物領域とゲート電極と素子分離絶縁膜が交差するコーナー領域と、第２高濃度不純物領域とゲート電極と素子分離絶縁膜が交差するコーナー領域中、少なくとも１領域が動作領域エッジで内部に入ってくるよう重畳配置されることを特徴とする半導体素子の静電気保護回路用アクティブトランジスタを提供する。
【００３１】
　本発明は、さらに基板の上部にウェルを形成しウェルの内部に素子分離絶縁膜を成長させて動作領域と絶縁分離領域を形成させる段階と、低濃度イオンを素子分離絶縁膜両側に注入し低濃度不純物領域を形成する段階と、高濃度イオンを低濃度不純物領域の内部に注入し第１及び第２高濃度不純物領域中、いずれか１領域が動作領域エッジから内部に入ってくるよう第１及び第２高濃度不純物領域を形成する段階と、素子分離絶縁膜及び低濃度不純物領域の上部に絶縁膜と金属ゲート電極を形成する段階を備えたことを特徴とする半導体素子の静電気保護回路用トランジスタ製造方法を提供する。
【００３２】
　本発明は、さらに基板の上部にウェルを形成しウェルの内部に素子分離絶縁膜を成長させて動作領域と絶縁分離領域を形成させる段階と、素子分離絶縁膜の上部にゲート電極を形成する段階と、低濃度イオンを素子分離絶縁膜両側に注入し低濃度不純物領域を形成する段階と、素子分離絶縁膜の上部及びゲート電極の側面にゲート側壁スペーサー酸化膜を形成する段階と、高濃度イオンを低濃度不純物領域の内部に注入し第１及び第２高濃度不純物領域中、いずれかの１領域が動作領域エッジから内部に入ってくるよう第１及び第２高濃度不純物領域を形成する段階を備えたことを特徴とする半導体素子の静電気保護回路のトランジスタ製造方法を提供する。
【発明の効果】
【００３３】
　前述したところに従えば、本発明に伴う静電気保護回路のトランジスタ及びその製造方法は、静電気保護回路でＥＳＤ電圧印加の際に発生する接合漏洩電流を最少化しＥＳＤ特性を向上させることができる。
【発明の実施の形態】
【００３４】
　以下、本発明を添付図面を参照して説明する。
【００３５】
　図９は、本発明の実施形態に係る静電気保護回路の金属ゲートＮチャンネルフィールドトランジスタの配置図であり、動作領域（７０）と、入力パッドと連結される領域が前記動作領域（７０）の内部側に重畳して形成されるＮ+ ソース／ドレイン高濃度不純物拡散領域(74)と、金属ゲート電極(76)と、金属コンタクト(77)で構成される。
【００３６】
　図１０は、本発明の実施形態に係る静電気保護回路の金属ゲートＮチャンネルフィールドトランジスタの配置図であり、パワーライン（Ｖｃｃ、Ｖｓｓ）と連結される接合部が全て動作領域（７０）内側に重畳される以外は図９と同様である。
【００３７】
　図１１は、図９及び図１０に示す金属ゲートＮチャンネルフィールドトランジスタの断面図である。
【００３８】
　本発明の金属ゲートＮチャンネルフィールドトランジスタはシリコン基板上に形成されたウェル（７１）と、ウェル（７１）の内部に形成された素子分離絶縁膜（７２）と、素子分離絶縁膜（７２）の両側に形成されたＬＤＤ低濃度不純物領域（７３）と、ＬＤＤ低濃度不純物領域（７３）の内部の動作領域（７０）エッジから内部に入ってくるよう形成されたＮ+ ドレイン高濃度不純物拡散領域(74)と、LDD低濃度不純物領域(73)の内部に形成されたN+ ソース高濃度不純物拡散領域(741)と、素子分離絶縁膜(72)及びLDD低濃度不純物領域(73)の上部に形成された絶縁膜(75)と、LDD低濃度不純物領域(73)及び絶縁膜(75)の上部に形成された金属ゲート電極(76)を備える。N+ドレイン高濃度不純物拡散領域(74)は、動作領域(70)と最小限0.1μm以上重畳するように配置される。
【００３９】
　前記のように備えられた本発明の金属ゲートＮチャンネルフィールドトランジスタの製造方法を以下に説明する。
【００４０】
　先ず、シリコン基板の上部にウェル（７１）を形成し、ウェル（７１）の内部に素子分離絶縁膜（７２）を成長させ動作領域と絶縁分離領域を形成させる。
【００４１】
　その後、ＬＤＤ用イオンを素子分離絶縁膜両側に注入しＬＤＤ低濃度不純物拡散領域（７３）を形成する。
【００４２】
　その後、高濃度ＡｓイオンをＬＤＤ低濃度不純物領域（７３）の内部に注入しＮ+ ドレイン及びN+ ソース高濃度不純物領域(74、741)中、いずれかの1領域が動作領域(70)エッジから内部に入ってくるよう前記N+ ドレイン／ソース高濃度不純物領域(74、741)を形成する。
【００４３】
　その後、素子分離絶縁膜（７２）及びＬＤＤ低濃度不純物拡散領域（７３）の上部に絶縁膜（７５）と金属ゲート電極（７６）を形成する。
【００４４】
　図１２及び図１３は、本発明の実施形態に係る静電気放電保護回路のバイポーラトランジスタの配置図であり、それぞれ図９及び図１０の配置で金属ゲート電極の代りにゲート電極にすること以外は図９及び図１０の配置と同様である。
【００４５】
　図１４は、本発明の実施形態に係る静電気放電保護回路のレジスタの配置図であり、動作領域（９０）と、動作領域（９０）の内部に重畳されるＮ+ ソース／ドレイン高濃度不純物拡散領域(94)で構成されている。
【００４６】
　図１５は、本発明の実施形態に係る静電気保護回路のアクティブＮモス型トランジスタの配置図であり、動作領域（１００）と、動作領域（１００）の内部に重畳されるＮ+ ソース／ドレイン高濃度不純物拡散領域(104)と、ゲート電極(106)で構成され、特に入力／出力パッドで連結されたN+ 拡散接合部、ゲート電極と交差する部分、そして、ソース／ドレイン動作領域とゲート電極素子分離絶縁領域が相互交差する部分でのみ配置されることが特徴である。
【００４７】
　図１６は、本発明の他の実施形態に係る静電気保護回路のアクティブＮ+ モストランジスタの配置図であり、N+ ソース／ドレイン高濃度不純物拡散領域(104)の配置が動作領域(100)の内部に重畳される場合が入力／出力パッドで連結されたソース／ドレインの動作領域のN+拡散接合部及びゲート電極(106)と交差する部分で配置されることを特徴とする。
【００４８】
　図８Ｃは、本発明の他の実施形態に係る静電気保護回路のアクティブＮモス型トランジスタの配置図であり、Ｎ+ ソース／ドレイン高濃度不純物拡散領域(104)が動作領域(100)の内部に重畳される場合が入力／出力パッドで連結されたソース／ドレインの動作領域、ゲート電極(106)及び素子分離絶縁膜(102)に相互交差する縁部分にのみ配置されることを特徴とする。
【００４９】
　図１８は、本発明の他の実施形態に係る静電気保護回路のアクティブＮモス型トランジスタの配置図であり、Ｎ+ ソース／ドレイン高濃度不純物拡散領域(104)が動作領域(100)の内部に重畳される場合が入力／出力パッドで連結されたソース／ドレインの動作領域、ゲート電極(106)とパッドで連結された動作領域(100)が相互交差するコーナー部分にのみ配置されることを特徴とする。
【００５０】
　図１９は、本発明の他の実施形態に係る静電気保護回路のアクティブＮモス型トランジスタの配置図であり、Ｎ+ ソース／ドレイン高濃度不純物拡散領域(104)が動作領域(100)の内部に重畳される場合が入力／出力パッドで連結された動作領域、ゲート電極(106)が相互交差するコーナー部分にのみ配置されることを特徴とする。
【００５１】
　図２０は、図１５の矢印部における断面図である。
【００５２】
　本発明のアクティブＮモス型トランジスタは、シリコン基板上に形成されたＰ−ウェル（１０１）と、ウェル（１０１）の内部に形成された素子分離絶縁膜（１０２）と、素子分離絶縁膜（１０２）の上部に形成されたゲート電極（１０６）と、素子分離絶縁膜（１０２）の両側に形成されたＬＤＤ低濃度不純物領域（１０３）と、素子分離絶縁膜（１０２）の上部及びゲート電極（１０６）の側面に形成されたゲート側壁スペーサー酸化膜（１０５）と、ＬＤＤ低濃度不純物領域（１０３）の内部に形成されたＮ+ ドレイン高濃度不純物拡散領域(104)と、LDD低濃度不純物領域(103)の内部に形成されたN+ ソース高濃度不純物拡散領域(1041)を備え、N+ ドレイン高濃度不純物領域(104)と、N+ ソース高濃度不純物領域(1041)と、N+ ドレイン高濃度不純物領域(104)とゲート電極(106)の交差領域と、N+ ソース高濃度不純物領域(1041)とゲート電極(106)の交差領域と、N+ ドレイン高濃度不純物領域(104)とゲート電極(106)と素子分離絶縁膜(102)の交差領域と、N+ソース高濃度不純物領域(1041)とゲート電極(106)と素子分離絶縁膜(102)の交差領域と、N+ドレイン高濃度不純物領域(104)とゲート電極(106)が交差するコーナー領域と、N+ ソース高濃度不純物領域(104)とゲート電極(106)が交差するコーナー領域と、N+ ドレイン高濃度不純物領域(104)とゲート電極(106)と素子分離絶縁膜(102)が交差するコーナー領域と、N+ソース高濃度不純物領域(104)とゲート電極(106)と素子分離絶縁膜(102)が交差するコーナー領域中、少なくとも1領域が動作領域(100)エッジから内部に入ってくるよう重畳配置することを特徴とする。N+ ソース／ドレイン高濃度不純物領域(104、1041)は動作領域(100)と0.1μm以上重畳するよう配置される。
【００５３】
　前記のように備えられた本発明のアクティブトランジスタの製造方法を以下に説明する。
【００５４】
　シリコン基板の上部にウェル（１０１）を形成し、ウェル（１０１）の内部に素子分離絶縁膜（１０２）を成長させ動作領域と絶縁分離領域を形成させる。
【００５５】
　その後、素子分離絶縁膜（１０２）の上部にゲート酸化膜及びゲート電極（１０６）を形成する。
【００５６】
　その後、ＬＤＤ燐イオンを素子分離絶縁膜（１０２）両側に注入しＬＤＤ低濃度不純物拡散領域（１０３）を形成する。
【００５７】
　その後、素子分離絶縁膜（１０２）の上部及びゲート電極（１０６）の側面にゲート側壁スペーサー酸化膜（１０５）を形成する。
【００５８】
　その後、ＡｓイオンをＬＤＤ低濃度不純物領域（１０３）の内部に注入しＮ+ ドレイン高濃度不純物領域(104)と、N＋　ソース高濃度不純物領域(1041)と、N+ ドレイン高濃度不純物領域(104)とゲート電極(106)の交差領域と、N+ ソース高濃度不純物領域(1041)とゲート電極(106)の交差領域と、N+ ドレイン高濃度不純物領域(104)とゲート電極(106)と素子分離絶縁膜(102)の交差領域と、N+ソース高濃度不純物領域(1041)とゲート電極(106)と素子分離絶縁膜(102)の交差領域と、N+ドレイン高濃度不純物領域(104)とゲート電極(106)が交差するコーナー領域と、N+ ソース高濃度不純物領域(1041)とゲート電極(106)が交差するコーナー領域と、N+ ドレイン高濃度不純物領域(104)とゲート電極(106)と素子分離絶縁膜(102)が交差するコーナー領域と、N+ソース高濃度不純物領域(1041)とゲート電極(106)と素子分離絶縁膜(102)が交差するコーナー領域中、少なくとも1領域が動作領域(100)エッジから内部に入ってくるよう重畳配置されるようN+ ソース／ドレイン高濃度不純物拡散領域(104、1041)を形成する。
【図面の簡単な説明】
【００５９】
【図１】従来の入力パッドに対する静電気保護回路図。
【図２】従来の入力パッドに対する静電気保護回路図。
【図３】従来の入力パッドに対する静電気保護回路図。
【図４】従来の出力パッドに対する静電気保護回路図。
【図５】従来静電気保護回路のフィールドトランジスタの配置図。
【図６】図５の矢印方向におけるフィールドトランジスタの断面図。
【図７】従来静電気保護回路のアクティブトランジスタの配置図。
【図８】図７の矢印方向におけるアクティブトランジスタの断面図。
【図９】本発明の実施形態に係る静電気保護回路の金属ゲートＮチャンネルフィールドトランジスタの配置図。
【図１０】本発明の実施形態に係る静電気保護回路の金属ゲートＮチャンネルフィールドトランジスタの配置図。
【図１１】図９及び図１０に示す金属ゲートＮチャンネルフィールドトランジスタの断面図。
【図１２】本発明の他の実施形態に係る静電気保護回路のバイポーラトランジスタの配置図。
【図１３】本発明の他の実施形態に係る静電気保護回路のバイポーラトランジスタの配置図。
【図１４】本発明の実施形態に係る静電気保護回路のレジスタの配置図。
【図１５】本発明の実施形態に係る静電気保護回路のアクティブトランジスタの配置図。
【図１６】本発明の実施形態に係る静電気保護回路のアクティブトランジスタの配置図。
【図１７】本発明の実施形態に係る静電気保護回路のアクティブトランジスタの配置図。
【図１８】本発明の実施形態に係る静電気保護回路のアクティブトランジスタの配置図。
【図１９】本発明の実施形態に係る静電気保護回路のアクティブトランジスタの配置図。
【図２０】図１５の矢印方向におけるアクティブトランジスタの断面図。
【符号の説明】
【００６０】
　　　　１１…　　コントロール信号
　　　　２１…　　データパッド
　　　　３０，６０，７０，９０，１００，３０１…　　動作領域
　　　　３１，６１，７１，１０１…　　ウェル
　　　　３２，６２，７２，１０２…　　素子分離絶縁膜
　　　　３３，６３，７３，１０３…　　ＬＤＤ低濃度不純物領域
　　　　３４，６４，７４（７４１），９４，１０４…　　Ｎ+ ソース／ドレイン高濃度不純物拡散領域
　　　　３５，７５…　　絶縁膜
　　　　３６，６６，７６…　　金属ゲート電極
　　　　３７，７７…　　金属コンタクト
　　　　６５，１０５…　　ゲート側壁スペーサー酸化膜
【図１】
2004072121.tif 000003
【図２】
2004072121.tif 000004
【図３】
2004072121.tif 000005
【図４】
2004072121.tif 000006
【図５】
2004072121.tif 000007
【図６】
2004072121.tif 000008
【図７】
2004072121.tif 000009
【図８】
2004072121.tif 000010
【図９】
2004072121.tif 000011
【図１０】
2004072121.tif 000012
【図１１】
2004072121.tif 000013
【図１２】
2004072121.tif 000014
【図１３】
2004072121.tif 000015
【図１４】
2004072121.tif 000016
【図１５】
2004072121.tif 000017
【図１６】
2004072121.tif 000018
【図１７】
2004072121.tif 000019
【図１８】
2004072121.tif 000020
【図１９】
2004072121.tif 000021
【図２０】
2004072121.tif 000022