(57)【要約】【課題】マルチＣＰＵシステムにおける割り込み応答サイクルでのバス調停により、共通バスの制御権を獲得できなかったマスタユニットにおいて発生する無駄な時間を無くし、マスタユニットでの処理を高速化する。【解決手段】割り込み生成部３０３による割り込み信号を検出したマスタ選択部３０２は、バスマスタ検出部３０４により通知された現時点のバスマスタとは異なるマスタユニットを選択し、マスタユニットＭ１にのみ入力されるＭ１割り込み信号１３或はマスタユニットＭ２のみに入力されるＭ２割り込み信号１４の出力により、サービス要求が発生したことを現時点で共通バスの制御権を獲得していないマスタユニットに対して通知する。割り込み信号が入力されたマスタユニットは、他方のマスタユニットが共通バスの制御権を放棄したことを検出後、速やかに共通バスの制御権を獲得し、スレーブユニットからの割り込み信号に応答する割り込み応答サイクルを共通バス上で実行する。【選択図】        図１
2004326496.tif 000002
【特許請求の範囲】
【請求項１】
共通バスに接続されてＣＰＵを備えた複数のマスタユニットと、該共通バスに接続された複数のスレーブユニットとを備え、前記共通バスが、同時に１つのマスタユニットにしか使用できない構成であるマルチＣＰＵシステムであって、
前記スレーブユニットは、
前記共通バスを使用しているマスタユニットを検出するバスマスタ検出手段と、
前記バスマスタ検出手段により前記共通バスを使用していると検出されていない１つのマスタユニットのみに対して割り込みを要求する割り込み信号を出力するマスタ選択手段と、を備えたことを特徴とするマルチＣＰＵシステム。
【請求項２】
前記マスタユニットは、前記共通バスを使用する権利を前記複数のマスタユニット間で調停するバス調停手段を備え、
前記バスマスタ検出手段は、各マスタユニットの前記バス調停手段間での調停に用いられるバス獲得信号の入力を受けることにより、前記共通バスを使用しているマスタユニットを検出し、
前記マスタ選択手段から割り込み信号を受けたマスタユニットのバス調停手段は、前記共通バスが使用されていない状態になると、他のマスタユニットのバス調停手段に対してバス獲得信号を出力して前記共通バスを使用する権利を獲得することを特徴とする請求項１記載のマルチＣＰＵシステム。
【請求項３】
前記スレーブユニットは、前記共通バスに対するデータの入出力を制御する制御手段を備え、
前記マスタ選択手段は、前記制御手段から、割り込み信号を出力するマスタユニットの選択に関する指示を受けると、前記バスマスタ検出手段による検出結果よりも前記制御手段からの該指示を優先させることを特徴とする請求項１または２記載のマルチＣＰＵシステム。
【請求項４】
共通バスに接続されてＣＰＵを備えた複数のマスタユニットと、該共通バスに接続された複数のスレーブユニットとを備え、前記共通バスが、同時に１つのマスタユニットにしか使用できない構成であるマルチＣＰＵシステムにおける割り込み制御方法であって、
前記スレーブユニットが前記共通バスを使用しているマスタユニットを検出するバスマスタ検出工程と、
前記バスマスタ検出工程により前記共通バスを使用していると検出されていない１つのマスタユニットのみに対して割り込みを要求する割り込み信号を出力するマスタ選択工程と、を備えたことを特徴とするマルチＣＰＵシステムにおける割り込み制御方法。
【請求項５】
前記マスタユニットは、前記共通バスを使用する権利を前記複数のマスタユニット間で調停するバス調停手段を備え、
前記バスマスタ検出工程では、各マスタユニットの前記バス調停手段間での調停に用いられるバス獲得信号を監視することにより、前記共通バスを使用しているマスタユニットを検出することを特徴とする請求項４記載のマルチＣＰＵシステムにおける割り込み制御方法。
【請求項６】
前記マスタ選択工程で割り込み信号を受けたマスタユニットが、前記共通バスが使用されていない状態になると、他のマスタユニットに対してバス獲得信号を出力して前記共通バスを使用する権利を獲得する権利獲得工程を、前記マスタ選択工程の後に備えたことを特徴とする請求項４または５記載のマルチＣＰＵシステムにおける割り込み制御方法。
【請求項７】
前記スレーブユニットは、前記共通バスに対するデータの入出力を制御する制御手段を備え、
前記マスタ選択工程では、割り込み信号を出力するマスタユニットの選択に関する指示を前記制御手段が発した場合、該指示を優先して選択することを特徴とする請求項４から６の何れか１項に記載のマルチＣＰＵシステムにおける割り込み制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＰＵを備えた複数のマスタユニットと複数のスレーブユニットとを備えたマルチＣＰＵシステムおよび該システムにおける割り込み制御方法に関し、特に、スレーブユニットがマスタユニットに対して割り込みを発生させるマルチＣＰＵシステムおよび該システムにおける割り込み制御方法に関する。
【０００２】
【従来の技術】
従来、マルチＣＰＵシステムは、例えば図５に示すように構成される。図６は、図５に示す従来のマルチＣＰＵシステムにおける動作を示すタイミングチャートである。
この図５に示すように、マイクロプロセッサ（以下、ＣＰＵ；Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ  ）を備えた複数のマスタユニットと、割り込みを発生することによりマスタユニットに対してサービスを要求する複数のスレーブユニットとが共通バスを介して接続される構成での割り込み制御では、スレーブユニットから出力された割り込みが全てのマスタユニットに入力される。
【０００３】
入力を受けると、各マスタユニットが割り込み応答サイクルを開始するが、共通バス上で割り込み応答サイクルを実行するマスタユニットは複数のマスタユニット間のバス調停により共通バスの制御権を獲得した唯一のマスタユニットであるため、共通バスの制御権を獲得することができなかったマスタユニットは割り込み応答サイクルを無効とするスプリアス割り込みとして終了し、割り込み応答サイクル開始以前の処理に復帰する必要があった。
そして、各マスタユニットにおけるスプリアス割り込みの判定は、図６のタイミングチャートに示す通り、自ユニットが共通バスの制御権を獲得できるタイミングで割り込み信号が入力されているか否かで行われていた。
【０００４】
また、本出願人により先に出願されている特開２００１−３５０７３４号公報（特許文献１）のものは、複数のマスタユニット間のバス調停により共通バスの制御権を獲得した唯一のマスタユニットが、共通バスの制御権を獲得できなかったマスタユニットに獲得したことを通知し、通知を受けたマスタユニットが割り込みの中継を停止することにより、割り込み応答サイクル開始以前の処理に復帰するまでの時間を短縮化しようとするものである。
【０００５】
【特許文献１】
特開２００１−３５０７３４号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のマルチＣＰＵシステムにおける割り込み制御方法には、割り込み応答サイクルによって発生したバス調停により共通バスの制御権を獲得できなかったマスタユニットにおいては、何も処理を行っていない時間即ち無駄な時間が発生してしまうという問題があった。
その理由は、バス調停により共通バスの制御権を獲得できなかったマスタユニットは、共通バス上で割り込み応答サイクルを実行したマスタユニットが共通バスの制御権を放棄した後、自ユニットが共通バスの制御権を獲得できるタイミングで割り込み信号が入力されているか否かにより共通バス上で割り込み応答サイクルを実行するか割り込み応答サイクルをスプリアス割り込みとして終了するかを判定し、割り込み信号が既に消滅しているために割り込み応答サイクルをスプリアス割り込みとして終了する。この時、割り込み応答サイクルを開始してから自ユニットが共通バスの制御権を獲得するまでの時間は無駄な時間となる。
【０００７】
また、特許文献１のものは、共通バスの制御権を獲得できなかったマスタユニットが、通知を受けることで割り込みの中継を停止することにより、処理の高速化を図る好適なものであるが、通知を受けるまでは共通バスの制御権を獲得できなかったマスタユニットも割り込みの中継を行うこととなり、無駄な時間をさらに削減する余地を残すものであった。
【０００８】
本発明はこのような状況に鑑みてなされたものであり、マルチＣＰＵシステムにおける割り込み応答サイクルによって発生したバス調停により、共通バスの制御権を獲得できなかったマスタユニットにおいて発生していた無駄な時間を無くすことにより、マスタユニットでの処理を高速化することができるマルチＣＰＵシステムおよび該システムにおける割り込み制御方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
かかる目的を達成するために、本発明は以下の特徴を有する。
請求項１記載の発明は、共通バスに接続されてＣＰＵを備えた複数のマスタユニットと、該共通バスに接続された複数のスレーブユニットとを備え、共通バスが、同時に１つのマスタユニットにしか使用できない構成であるマルチＣＰＵシステムであって、上記スレーブユニットは、上記共通バスを使用しているマスタユニットを検出するバスマスタ検出手段と、バスマスタ検出手段により上記共通バスを使用していると検出されていない１つのマスタユニットのみに対して割り込みを要求する割り込み信号を出力するマスタ選択手段と、を備えたことを特徴とする。
【００１０】
請求項２記載の発明は、上記したマスタユニットが、上記共通バスを使用する権利を複数のマスタユニット間で調停するバス調停手段を備え、上記したバスマスタ検出手段は、各マスタユニットのバス調停手段間での調停に用いられるバス獲得信号の入力を受けることにより、上記共通バスを使用しているマスタユニットを検出し、上記したマスタ選択手段から割り込み信号を受けたマスタユニットのバス調停手段は、上記共通バスが使用されていない状態になると、他のマスタユニットのバス調停手段に対してバス獲得信号を出力して上記共通バスを使用する権利を獲得することを特徴とする。
【００１１】
請求項３記載の発明は、上記したスレーブユニットが、上記共通バスに対するデータの入出力を制御する制御手段を備え、上記したマスタ選択手段は、制御手段から、割り込み信号を出力するマスタユニットの選択に関する指示を受けると、バスマスタ検出手段による検出結果よりも制御手段からの該指示を優先させることを特徴とする。
【００１２】
請求項４記載の発明は、共通バスに接続されてＣＰＵを備えた複数のマスタユニットと、該共通バスに接続された複数のスレーブユニットとを備え、共通バスが、同時に１つのマスタユニットにしか使用できない構成であるマルチＣＰＵシステムにおける割り込み制御方法であって、上記したスレーブユニットが共通バスを使用しているマスタユニットを検出するバスマスタ検出工程と、バスマスタ検出工程により上記共通バスを使用していると検出されていない１つのマスタユニットのみに対して割り込みを要求する割り込み信号を出力するマスタ選択工程と、を備えたことを特徴とする。
【００１３】
請求項５記載の発明は、上記したマスタユニットは、上記共通バスを使用する権利を複数のマスタユニット間で調停するバス調停手段を備え、上記したバスマスタ検出工程では、各マスタユニットのバス調停手段間での調停に用いられるバス獲得信号を監視することにより、上記共通バスを使用しているマスタユニットを検出することを特徴とする。
【００１４】
請求項６記載の発明は、上記したマスタ選択工程で割り込み信号を受けたマスタユニットが、上記共通バスが使用されていない状態になると、他のマスタユニットに対してバス獲得信号を出力して上記共通バスを使用する権利を獲得する権利獲得工程を、マスタ選択工程の後に備えたことを特徴とする。
【００１５】
請求項７記載の発明は、上記したスレーブユニットが、上記共通バスに対するデータの入出力を制御する制御手段を備え、上記したマスタ選択工程では、割り込み信号を出力するマスタユニットの選択に関する指示を制御手段が発した場合、該指示を優先して選択することを特徴とする。
【００１６】
【発明の実施の形態】
次に、本発明に係るマルチＣＰＵシステムおよび該システムにおける割り込み制御方法の一実施形態を、図面を用いて詳細に説明する。
【００１７】
本発明に係るマルチＣＰＵシステムにおける割り込み制御方法は、割り込み機能を有してＣＰＵを搭載した複数のマスタユニットと、割り込みを発生することによりマスタユニットに対してサービスを要求する複数のスレーブユニットとが共通バスを介して接続され、スレーブユニットから出力された割り込みは何れのマスタユニットへ対しても入力可能であり、割り込み処理を起動するマスタユニットは複数のマスタユニット間のバス調停により共通バスの制御権を獲得した唯一のマスタユニットとなるマルチプロセッサ構成であるマルチＣＰＵシステムにおける割り込み制御において、サービスを要求したスレーブユニットを特定するベクタ番号を取得するための割り込み応答サイクルによるバス調停に伴い、共通バスの制御権を獲得できなかったマスタユニットにおいて発生する無駄な時間を無くすことにより、マスタユニット処理の高速化及び、スレーブユニットからのサービス要求の効率化を図るものである。
【００１８】
まず、本発明の第１の実施形態としてのマルチＣＰＵシステムにおける動作の概要について説明する。
図１において、スレーブユニット（Ｓ１またはＳ２）はバスマスタ検出部（３０４または４０４）により現時点のバスマスタ（共通バス１０の制御件を獲得したマスタユニット）がどのマスタユニットであるか監視を行い、この監視により検出された結果をマスタ選択部（３０２または４０２）へ通知する。
【００１９】
マスタユニットに対するサービス要求が発生したスレーブユニットをＳ１と仮定すると、このスレーブユニットＳ１は、割り込み生成部３０３により割り込みを生成し、マスタ選択部３０２へ通知する。割り込みを検出したマスタ選択部３０２は、バスマスタ検出部３０４により通知された現時点でのバスマスタとは異なるマスタユニットを選択し、Ｍ１割り込み信号１３或はＭ２割り込み信号１４により、この時点で共通バスの制御権を獲得していないマスタユニットのみに対してサービス要求が発生した旨を通知する。
すなわち、マスタ選択部３０２が、選択されたマスタユニットに対してのみ割り込み信号を出力するため、その出力を受けたマスタユニット以外のマスタユニットは、割り込み応答サイクルを起動させず、通常の処理を続けることができる。このため、マルチＣＰＵシステムとしての処理を高速化することができる。
【００２０】
換言すると、このように、マスタユニットに対するサービス要求が発生したスレーブユニットが、割り込み信号を出力する時点で共通バスの制御権を獲得していないマスタユニットに対してのみ、割り込み信号を出力することが可能となるため、マスタユニット間における割り込み応答のためのバス調停が発生することなく、割り込み処理の起動を可能とするものである。
【００２１】
次に、本発明の第１の実施形態としてのマルチＣＰＵシステムの構成、動作について、図１から図３を参照して詳細に説明する。
本発明の第１の実施形態としてのマルチＣＰＵシステムは、図１に示すように、割り込み機能を有してＣＰＵを搭載したマスタユニットＭ１，Ｍ２と、割り込み信号（１３または１４）を発生させることによりマスタユニットにサービスを要求するスレーブユニットＳ１，Ｓ２とを備え、それぞれが共通バス１０に接続されてなる。
このことにより、それぞれが共通バス１０を介して接続され、何れかのスレーブユニットから出力された割り込み信号は何れかのマスタユニットに入力され、唯一のマスタユニットのみが割り込み処理を起動する割り込み制御構成となっている。
なお、この第１の実施形態では、マスタユニットＭ１とＭ２は互いに同じ構成であり、スレーブユニットＳ１とＳ２も互いに同じ構成となっている。
【００２２】
マルチプロセッサ構成をなすマスタユニットＭ１とマスタユニットＭ２のバス調停部（１０３，２０３）は、バス獲得信号１１，１２を使用して、マスタユニットＭ１またはＭ２が共通バス１０を使用するための制御権（共通バスを唯一のマスタユニットとして使用する権利）の調停を行う。
共通バス１０の制御権を獲得した唯一のマスタユニットは、バッファ（１０４または２０４）を制御して内部バス（２３または３３）を共通バス１０へ展開することにより、共通バス１０上のバスサイクルを実行する。
また、共通バス１０上のバスサイクルが終了した時点で、他方のマスタユニットから共通バス制御権の獲得要求があることを考慮し、共通バスの制御権を放棄することにより、他方のマスタユニットへ共通バスの制御権を譲る状態とする。このことにより、この放棄後に、他方のマスタユニットによる共通バス１０上のバスサイクルが実行される。
【００２３】
スレーブユニットＳ１，Ｓ２のバスマスタ検出部（３０４，４０４）は、各マスタユニットのバス調停部（１０３，２０３）に接続され、入力されるバス獲得信号１１，１２を監視することにより現時点のバスマスタがどのマスタユニットであるかを監視して検出し、マスタ番号通知（４１または５１）により検出結果をマスタ選択部（３０２または４０２）へ通知する。
マスタ選択部（３０２，４０２）は、この検出結果を受けて、現時点でのバスマスタでない１つのマスタユニットを選択し、そのマスタユニットのみに対する割り込み信号（１３または１４）を出力する。
バス応答部（３０１，４０１）は、マスタユニット（Ｍ１またはＭ２）への割り込み信号によりマスタユニットからサービスを受けた後、そのサービスに対する応答が完了した旨を、サービスを受けたマスタユニットへ通知する。
制御部（３０５，４０５）は、共通バス１０に対するデータの入出力を制御する。
【００２４】
以下に、マスタユニットに対するサービス要求が発生したスレーブユニットがスレーブユニットＳ１である場合を例として、割り込み信号を出力してサービス要求をする動作について、図３を参照して説明する。
スレーブユニットＳ１は、所要の場合に割り込み生成部３０３により割り込み信号４２を生成し、マスタ選択部３０２へ通知する。割り込み信号を検出したマスタ選択部３０２は、バスマスタ検出部３０４により通知された現時点のバスマスタ（ステップＳ１０１）とは異なるマスタユニットを選択し、マスタユニットＭ１にのみ入力されるＭ１割り込み信号１３或はマスタユニットＭ２のみに入力されるＭ２割り込み信号１４の出力により、サービス要求が発生したことを現時点で共通バスの制御権を獲得していないマスタユニットに対して通知する（ステップＳ１０２）。
この時点で共通バスの制御権を獲得しておらず割り込み信号が入力されたマスタユニットは、他方のマスタユニットが共通バスの制御権を放棄したことを検出後、速やかに共通バスの制御権を獲得し、スレーブユニットからの割り込み信号に応答する割り込み応答サイクルを共通バス上で実行する（ステップＳ１０３）。
なお、上述した各動作は、マスタユニットに対するサービス要求が発生したスレーブユニットがスレーブユニットＳ２である場合についても同様である。
【００２５】
ここで、スレーブユニットＳ１からマスタユニットに対するサービス要求が発生した時点ではマスタユニットＭ１が共通バスの制御権を得ていることとして、マスタユニットＭ２に対して割り込み信号が出力される場合の動作について、図２に示す各信号のタイミングチャート、図３のフローチャートを参照して説明する。
スレーブユニットＳ１及びＳ２のバスマスタ検出部（３０４および４０４）は、常にバス獲得信号１１，１２の監視を行い、現時点で共通バス１０の制御権を得ているマスタユニット、すなわちバスマスタとなっているマスタユニットはＭ１であることをマスタ番号通知（４１および５１）によりマスタ選択部（３０２および４０２）へ通知する（ステップＳ１０１）。
【００２６】
マスタユニットに対するサービス要求が発生したスレーブユニットＳ１は、割り込み生成部３０３により割り込み信号４２を生成し、マスタ選択部３０２へ通知する。割り込み信号４２を検出したマスタ選択部３０２は、バスマスタ検出部３０４から入力されるマスタ番号通知４１により現時点のバスマスタがマスタユニットＭ１であることを認識すると、現時点のバスマスタとは異なるマスタユニット、すなわちマスタユニットＭ２を選択し、Ｍ２割り込み信号１４を出力する（ステップＳ１０２）。
【００２７】
スレーブユニットからのサービス要求を示すＭ２割り込み信号１４を検出したマスタユニットＭ２のＣＰＵ２０１は、サービス要求が発生したスレーブユニットを特定するベクタ番号を取得するための割り込み応答サイクルを開始する。バスサイクル検出部２０２は、バス属性３４に示されるバス属性により共通バス１０上に展開されるべきバスサイクルの開始を検出し、バス獲得要求３１を介してバス調停部２０３へ通知する。
バス調停部２０３は、バス獲得信号１１を監視し、マスタユニットＭ１による共通バス１０上のバスサイクルが終了し、共通バス１０の制御権が放棄されたことを検出すると、バス獲得信号１２を出力し、共通バス１０の制御権を獲得する。同時にバッファ制御信号３２によりバッファ２０４を制御することにより内部バス１７を共通バス１０へ展開し、ベクタ番号取得のための割り込み応答サイクルを実行する（ステップＳ１０３）。
【００２８】
この第１の実施形態としてのマルチＣＰＵシステムによれば、以下の効果が得られる。
第一の効果は、割り込み機能を有するＣＰＵを搭載した複数のマスタユニットと割り込みを発生することによりマスタユニットに対してサービスを要求する複数のスレーブユニットが共通バスを介して接続され、スレーブユニットから出力された割り込みは何れのマスタユニットへ対しても入力可能であり、割り込み処理を起動するマスタユニットは複数のマスタユニット間のバス調停により共通バスの制御権を獲得した唯一のマスタユニットとなるマルチプロセッサ構成における割り込み制御において、サービスを要求したスレーブユニットを特定するベクタ番号を取得するための割り込み応答サイクルによるバス調停に伴い、共通バスの制御権を獲得できなかったマスタユニットにおいて発生する無駄な時間を無くすことにより、マスタユニット処理の高速化を図ることができる。
その理由は、スレーブカードが、常に共通バスの制御権が何れのマスタユニットにあるかを監視し、割り込みを出力する時点で共通バスの制御権を獲得していないマスタユニットに対してのみサービス要求を示す割り込みを出力するため、割り込み応答サイクルを開始するマスタユニットは唯一のマスタユニットとなるため、他方のマスタユニットにおいて割り込み応答サイクルが開始されることが無いからである。
【００２９】
第二の効果は、マスタユニットに搭載するＣＰＵデバイス自体の割り込み機能に関し、ＣＰＵデバイスに要求する機能を緩和することが可能となる。
その理由は、共通バス制御権の獲得状態を監視し、割り込みを出力する時点で共通バスの制御権を獲得していないマスタユニットに対してのみ割り込みを出力することにより割り込み応答サイクルを開始するマスタユニットは唯一のマスタユニットとなるため、割り込み応答サイクルを開始したが、実際にサービスを供給する必要が無いという場合はあり得ず、スプリアス割り込み機能は不要となるからである。
【００３０】
次に本発明の第２の実施形態としてのマルチＣＰＵシステムについて説明する。
この第２の実施形態は、図４に示すように、上述した第１の実施形態でスレーブユニットＳ１，Ｓ２における制御部（３０５，４０５）から出力される制御信号（４３，５３）がバス応答部（３０１，４０１）に入力されているのに加え、マスタ選択部（３０２，４０２）に対しても入力されるように構成することにより、マスタ選択部３０２によるマスタ選択条件を任意に設定できるようにしたものである。
【００３１】
マスタ選択部（３０２，４０２）は、制御部３０５からの指示を受けると、制御部３０５により任意に設定可能なマスタ選択条件（全てのマスタユニット、マスタユニットＭ１固定、マスタユニットＭ２固定、バスマスタ検出部３０４の監視結果に従い共通バスの制御権を獲得していないマスタユニット）に従い、サービス要求先のマスタユニットを選択する。
【００３２】
この第２の実施形態によれば、上述した第１の実施形態により得られる効果に加え、サービス要求が発生したスレーブユニットがサービスを供給するマスタユニットを任意に指定することが可能となるため、サービス要求内容に従い、効率良くサービスの供給を受けることができるようになる。
【００３３】
【発明の効果】
以上のように、本発明によれば、共通バスを使用していると検出されていない１つのマスタユニットに対してのみ割り込み信号を出力できるため、その出力を受けたマスタユニット以外のマスタユニットに、割り込み応答サイクルを起動させず、通常の処理を続けさせることで、マルチＣＰＵシステムとしての処理を高速化することができる。
すなわち、マルチＣＰＵシステムにおける割り込み応答サイクルによって発生するバス調停により、共通バスの制御権を獲得できなかったマスタユニットにおいて発生していた無駄な時間を無くすことができ、マスタユニットでの処理を高速化することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態としてのマルチＣＰＵシステムの構成を示すブロック図である。
【図２】該マルチＣＰＵシステムにおける各信号の変化を示すタイミングチャートである。
【図３】該マルチＣＰＵシステムで、スレーブユニットから割り込み信号を出力してサービス要求をする動作を示すフローチャートである。
【図４】本発明の第２の実施形態としてのマルチＣＰＵシステムの構成を示すブロック図である。
【図５】従来のマルチＣＰＵシステムの構成を示すブロック図である。
【図６】従来のマルチＣＰＵシステムにおける各信号の変化を示すタイミングチャートである。
【符号の説明】
Ｍ１，Ｍ２  マスタユニット
Ｓ１，Ｓ２  スレーブユニット
１０  共通バス
１１，１２  バス獲得信号
１３  Ｍ１に対する割り込み信号
１４  Ｍ２に対する割り込み信号
１０１，２０１  ＣＰＵ
１０２，２０２  バスサイクル検出部
１０３，２０３  バス調停部
１０４，２０４  バッファ
３０１，４０１  バス応答部
３０２，４０２  マスタ選択部
３０３，４０３  割り込み生成部
３０４，４０４  バスマスタ検出部
３０５，４０５  制御部
【図１】
2004326496.tif 000003
【図２】
2004326496.tif 000004
【図３】
2004326496.tif 000005
【図４】
2004326496.tif 000006
【図５】
2004326496.tif 000007
【図６】
2004326496.tif 000008