(57)【要約】【課題】容量結合する箇所を少なくするとともにミラー電流の向きを元の電流の向きと同一にすることができ、かつ、強い電流ミラー効果が生じる単電子デバイスを提供する。【解決手段】微小トンネル１−ｋ−１と微小トンネル１−ｋとの間の電極には、ゲート電圧源４からゲート電圧Ｖｇ１が印加され、１次元直列アレイ１の両端にバイアス電圧源５−１，５−２を配置し、バイアス電圧＋Ｖ１／２，−Ｖ１／２をそれぞれ印加することによって、１次元直列アレイ１に電流Ｉ１を流す。また、微小トンネル２−２と微小トンネル２−３との間の電極には、ゲート電圧源６からゲート電圧Ｖｇ２が印加され、１次元直列アレイ２の両端にバイアス電圧源７−１，７−２を配置し、バイアス電圧＋Ｖ２／２，−Ｖ２／２をそれぞれ印加することによって、１次元直列アレイ２に、電流Ｉ１にほぼ等しい電流Ｉ２を流す。【選択図】        図１
2004319932.tif 000002
【特許請求の範囲】
【請求項１】
クーロンブロッケイド現象が発現するｎ１個（ｎ１を４以上の自然数とする。）のトンネル接合を有する第１の１次元直列アレイと、
クーロンブロッケイド現象が発現するｎ２個（ｎ２を４以上かつｎ１以下の自然数とする。）のトンネル接合を有する第２の１次元直列アレイと、
前記第１の１次元直列アレイのｋ１番目のトンネル接合とｋ１＋１番目のトンネル接合の間（ｋ１を、２以上ｎ１−２以下の自然数とする。）のポイントと、前記第２の１次元直列アレイのｋ２番目のトンネル接合とｋ２＋１番目のトンネル接合の間（ｋ２を、２以上ｎ２−２以下の自然数とする。）のポイントとの間を容量結合する手段とを具え、
前記第１の１次元直列アレイと前記第２の１次元直列アレイの一方について、前記ポイントに対して、第１の容量を介して第１の電圧を印加するとともに、両端間に第２の電圧を印加することによって第１の電流を発生し、
前記第１の１次元直列アレイと前記第２の１次元直列アレイの他方について、前記ポイントに対して、第２の容量を介して第３の電圧を印加するとともに、両端間に第４の電圧を印加することによって前記第１の電流にほぼ等しい第２の電流を発生するように構成したことを特徴とする、電流ミラー効果が生じる単電子デバイス。
【請求項２】
前記第１の１次元直列アレイについて、前記ポイントに対して、前記第１の容量を介して前記第１の電圧を印加するとともに、両端間に前記第２の電圧を印加することによって前記第１の電流を発生し、
前記第２の１次元直列アレイについて、前記ポイントに対して、前記第２の容量を介して前記第３の電圧を印加するとともに、両端間に前記第４の電圧を印加することによって前記第１の電流にほぼ等しい前記第２の電流を発生するように構成したことを特徴とする、請求項１記載の電流ミラー効果が生じる単電子デバイス。
【請求項３】
前記第１の容量と前記第１の電圧との積を、キャリアの電荷の絶対値の半分としたことを特徴とする、請求項１又は２記載の電流ミラー効果が生じる単電子デバイス。
【請求項４】
前記第２の容量と前記第２の電圧との積を、キャリアの電荷の絶対値の半分としたことを特徴とする、請求項３記載の電流ミラー効果が生じる単電子デバイス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、クーロンブロッケイド現象を利用することによって電流ミラー効果が生じる単電子デバイスに関する。なお、本明細書中、「単電子デバイス」とは、電子や正孔のようなキャリアが１個の単位で電荷制御されるデバイスを意味するものとする。
【０００２】
【従来の技術】
このような電流ミラー効果が生じる単電子デバイスのうちの最初に提案されたもの（以後、「第１の従来の単電子デバイス」と称する。）は、クーロンブロッケイド現象が発現する比較的多数（例えば、２０）の微小トンネル接合を有する２本の１次元直列アレイを具え、一方の１次元直列アレイにおける微小トンネル接合間の電極の各々を、他方の１次元直列アレイにおける微小トンネル接合間の１又は２個の電極に対して容量結合している（例えば、非特許文献１，２参照）。
【０００３】
第１の従来の単電子デバイスでは、一方の１次元直列アレイ中の電子（又は正孔）と他方の１次元直列アレイ中の正孔（又は電子）とが、クーロン力によって互いに引き付けられ、電子及び正孔が対となって１次元直列アレイ中を動く結果、一方の１次元直列アレイを流れる電流は、他方の１次元直列アレイを流れる電流と向きが逆で大きさ（絶対値）が等しくなり、これによって電流ミラー効果が実現される。
【０００４】
したがって、第１の従来の単電子デバイスにおいては、１個のキャリア（電子又は正孔）の単位で電荷制御された電流ミラー効果が実現されるが、１次元直列アレイの長い範囲に亘って容量結合を行う必要があるとともに、一方の１次元直列アレイを流れる電流の向きが他方の１次元直列アレイを流れる電流の向きと逆になる、すなわち、ミラー電流の向きが元の電流の向きと逆になる、という不都合がある。
【０００５】
また、このような第１の従来の単電子デバイスの不都合を解消する、電流ミラー効果が生じる単電子デバイス（以後、「第２の従来の単電子デバイス」と称する。）も提案されており（例えば、非特許文献３参照）、かかる第２の従来の単電子デバイスは、クーロンブロッケイド現象が発現する比較的多数（例えば、２０）の微小トンネル接合を有する第１の１次元直列アレイと、クーロンブロッケイド現象が生じる４個の微小トンネル接合を有する第２の１次元直列アレイ（例えば、非特許文献４参照）とを具え、第１の１次元直列アレイにおける中央の微小トンネル接合間の電極（中央電極）と、第２の１次元直列アレイにおける中央の微小トンネル接合間の電極（中央電極）との間でのみ容量結合を行っている。
【０００６】
【非特許文献１】
Ｐ．  Ｄｅｌｓｉｎｇ  ｅｔ  ａｌ．  “Ａ  Ｃｕｒｒｅｎｔ  Ｍｉｒｒｏｒ  Ｂａｓｅｄ  ｏｎ  ｔｈｅ  Ｃｏｕｌｏｍｂ  Ｂｌｏｃｋａｄｅ”，  ｉｎ  Ｅｘｔｅｎｄｅｄ  Ａｂｓｔｒａｃｔｓ  ｏｆ  ｔｈｅ  Ｓｉｘｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｕｐｅｒｃｏｎｄｕｃｔｉｖｅ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｃｏｎｆｅｒｅｎｃｅ，  ｅｄｉｔｅｄ  ｂｙ  Ｈ．  Ｋｏｃｈ  （Ｐｈｙｓｉｋａｌｉｓｈ  Ｔｅｃｈｎｉｓｃｈｅ  Ｂｕｎｄｅｓａｎｔａｎｌｔ，  Ｂｅｌｒｉｎ，  １９９７），  ｖｏｌ．１，  ｐｐ．９８−１００  （Ｆｉｇ．  １）
【非特許文献２】
Ｈ．  Ｓｉｍａｄａ  ｅｔ  ａｌ．  “Ｃｕｒｒｅｎｔ  Ｍｉｒｒｏｒ  Ｅｆｆｅｃｔ  ａｎｄ  Ｃｏｒｒｅｌａｔｅｄ  Ｃｏｏｐｅｒ−Ｐａｉｒ  Ｔｒａｎｓｐｏｒｔ  ｉｎ  Ｃｏｕｐｌｅｄ  Ａｒｒａｙｓ  ｏｆ  Ｓｍａｌｌ  Ｊｏｓｅｐｈｓｏｎ  Ｊｕｎｃｔｉｏｎｓ”，  Ｐｈｙｓ．  Ｒｅｖ．  Ｌｅｔｔ．  ８５  （２０００），  ｐｐ．３２５３−３２５６  （Ｆｉｇ．  １）
【非特許文献３】
Ｍｉｚｕｇａｋｉ  ｅｔ  ａｌ．  “Ｓｉｎｇｌｅ−Ｅｌｅｃｔｒｏｎ  Ｔｕｒｎｓｔｉｌｅ  Ｌｏｃｋｅｄ  ｔｏ  Ｃｈａｒｇｅ  Ｓｏｌｉｔｏｎｓ  ｉｎ  ａ  Ｏｎｅ−Ｄｉｍｅｎｓｉｏｎａｌ  Ａｒｒａｙ  ｏｆ  Ｓｍａｌｌ  Ｊｕｎｃｔｉｏｎｓ”，  Ｊｐｎ．  Ｊ．  Ａｐｐｌ．  Ｐｈｙｓ．  Ｖｏｌ．４１  （２００２），  ｐｐ．５６３０−５６３４  （Ｆｉｇ．  １）
【非特許文献４】
Ｌ．  Ｊ．  Ｇｅｅｒｌｉｇｓ  ｅｔ  ａｌ．  “Ｆｒｅｑｕｅｎｃｙ−Ｌｏｃｋｅｄ  Ｔｕｒｎｓｔｉｌｅ  Ｄｅｖｉｃｅ  ｆｏｒ  Ｓｉｎｇｌｅ  Ｅｌｅｃｔｒｏｎｓ”，  Ｐｈｙｓ．  Ｒｅｖ．  Ｌｅｔｔ．  ６４  （１９９０），  ｐｐ．  ２６９１−２６９４  （Ｆｉｇ．  １）
【０００７】
【発明が解決しようとする課題】
第２の従来の単電子デバイスでは、第１の従来の単電子デバイス固有の不都合がなくなり、すなわち、第１の１次元直列アレイと第２の１次元直列アレイとの間の容量結合を１箇所のみで行えばよく、かつ、ミラー電流の向きが元の電流の向きと同一になるものの、第１の従来の単電子デバイスに比べて電流ミラー効果が弱くなるという不都合がある。
【０００８】
本発明の目的は、容量結合する箇所を少なくするとともにミラー電流の向きを元の電流の向きと同一にすることができ、かつ、強い電流ミラー効果が生じる単電子デバイスを提供することである。
【０００９】
【課題を解決するための手段】
本発明による、電流ミラー効果が生じる単電子デバイスは、
クーロンブロッケイド現象が発現するｎ１個（ｎ１を４以上の自然数とする。）のトンネル接合を有する第１の１次元直列アレイと、
クーロンブロッケイド現象が発現するｎ２個（ｎ２を４以上かつｎ１以下の自然数とする。）のトンネル接合を有する第２の１次元直列アレイと、
前記第１の１次元直列アレイのｋ１番目のトンネル接合とｋ１＋１番目のトンネル接合の間（ｋ１を、２以上ｎ１−２以下の自然数とする。）のポイントと、前記第２の１次元直列アレイのｋ２番目のトンネル接合とｋ２＋１番目のトンネル接合の間（ｋ２を、２以上ｎ２−２以下の自然数とする。）のポイントとの間を容量結合する手段とを具え、
前記第１の１次元直列アレイと前記第２の１次元直列アレイの一方について、前記ポイントに対して、第１の容量を介して第１の電圧を印加するとともに、両端間に第２の電圧を印加することによって第１の電流を発生し、
前記第１の１次元直列アレイと前記第２の１次元直列アレイの他方について、前記ポイントに対して、第２の容量を介して第３の電圧を印加するとともに、両端間に第４の電圧を印加することによって前記第１の電流にほぼ等しい第２の電流を発生するように構成したことを特徴とする。
【００１０】
本発明によれば、第１の１次元直列アレイと第２の１次元直列アレイの一方について、ポイントに対して、第１の容量を介して第１の電圧を印加するとともに、両端間に第２の電圧を印加することによって第１の電流を発生し、第１の１次元直列アレイと第２の１次元直列アレイの他方について、ポイントに対して、第２の容量を介して第３の電圧を印加するとともに、両端間に第４の電圧を印加することによって第１の電流にほぼ等しい第２の電流を発生する。
【００１１】
このように第１の容量を介して第１の電圧を印加するとともに第２の容量を介して第２の電圧を印加することによって、ポイント（トンネル接合間の電極）におけるキャリア（電子又は正孔）の滞在時間を、第１及び第２の従来の単電子デバイスに比べて長くすることができるので、強い電流ミラー効果が得られる。
【００１２】
また、第１の１次元直列アレイと第２の１次元直列アレイとの間の容量結合を１箇所のみで行えばよいため、容量結合する箇所を少なくすることができる。さらに、第２の電流すなわちミラー電流の向きを第３の電圧によって制御できるので、ミラー電流の向きを、第１の電流すなわち元の電流の向きと同一にすることができる。
【００１３】
電流ミラー効果を更に強めるためには、第１の１次元直列アレイについて、ポイントに対して、第１の容量を介して第１の電圧を印加するとともに、両端間に第２の電圧を印加することによって第１の電流を発生し、第２の１次元直列アレイについて、ポイントに対して、第２の容量を介して第３の電圧を印加するとともに、両端間に第４の電圧を印加することによって第１の電流にほぼ等しい第２の電流を発生するのが好ましい。すなわち、トンネル接合の数が多い方の１次元アレイで元の電流を発生し、トンネル接合の数が少ない方の１次元アレイでコピー電流を発生するのが好ましい。
【００１４】
ポイント（トンネル接合間の電極）におけるキャリア（電子又は正孔）の滞在時間を長くして強いミラー効果を得るために、好適には、前記第１の容量と前記第１の電圧との積を、キャリアの電荷の絶対値の半分とし、更に好適には、前記第２の容量と前記第２の電圧との積も、キャリアの電荷の絶対値の半分とする。
【００１５】
【発明の実施の形態】
本発明による、電流ミラー効果が生じる単電子デバイスの実施の形態を、図面を参照して詳細に説明する。
図１は、本発明による電流ミラー効果が生じる単電子デバイスの実施の形態の等価回路である。この単電子デバイスは、第１の１次元直列アレイ１と、第２の１次元直列アレイ２と、結合コンデンサ３とを具え、これら１次元直列アレイ１，２及び結合コンデンサ３は、同一基板上に形成される。
【００１６】
１次元直列アレイ１は、クーロンブロッケイド現象が発現するｎ個（ｎを４以上の自然数とする。）の微小トンネル接合１−１，１−２，．．．１−ｋ−１，１−ｋ，．．．１−ｎ−１，１−ｎ（ｋをｎ未満の自然数とする。）を有し、これら微小トンネル接合間の図示しない電極の各々は、グランドに対して自己容量Ｃｏを有する。１次元直列アレイ２は、クーロンブロッケイド現象が発現する４個の微小トンネル接合２−１，２−２，２−３，２−４を有し、これら微小トンネル接合間の図示しない電極の各々は、グランドに対して自己容量Ｃｏを有する。微小トンネル接合１−１，１−２，．．．１−ｋ−１，１−ｋ，．．．１−ｎ−１，１−ｎ，２−１，２−２，２−３，２−４，はいずれも、トンネル抵抗Ｒ及びトンネル容量Ｃを有する。
【００１７】
結合コンデンサ３は、結合容量Ｃｃを有し、微小トンネル接合１−ｋ−１と微小トンネル接合１−ｋとの間の図示しない電極（第１の中央電極）と、微小トンネル２−２と微小トンネル２−３との間の図示しない電極（第２の中央電極）との間を容量的に結合する。
【００１８】
図示しない第１の中央電極には、第１の容量としてのゲート容量Ｃｇ１を介して図示しないゲート電極が設けられ、このゲート電極すなわち第１の中央電極には、ゲート電圧源４から第１の電圧としてのゲート電圧Ｖｇ１が印加される。１次元直列アレイ１の両端にバイアス電圧源５−１，５−２を配置し、第２の電圧としてのバイアス電圧＋Ｖ１／２，−Ｖ１／２をそれぞれ印加することによって、１次元直列アレイ１に第１の電流としての電流Ｉ１を流す。
【００１９】
この際、微小トンネル接合１−１，１−２，．．．１−ｋ−１，１−ｋ，．．．１−ｎ−１，１−ｎにおいては、キャリア（電子又は正孔）が１個ずつトンネリングする単電子トンネリングが起こり、微小トンネル接合１−１，１−２，．．．１−ｋ−１，１−ｋ，．．．１−ｎ−１，１−ｎのいずれかでみた単位時間当たりの単電子トンネリング発生回数をｆとすると、Ｉ１＝ｅｆ又はＩ１＝−ｅｆの関係が得られる。ここで、ｅは、キャリアの電荷の絶対値であり、符号は、トンネリングするキャリアの電荷符号と向きによって決定される。
【００２０】
図示しない第２の中央電極には、第２の容量としてのゲート容量Ｃｇ２を介して図示しないゲート電極が設けられ、このゲート電極すなわち第２の中央電極には、ゲート電圧源６から第３の電圧としてのゲート電圧Ｖｇ２が印加される。１次元直列アレイ２の両端にバイアス電圧源７−１，７−２を配置し、第４の電圧としてのバイアス電圧＋Ｖ２／２，−Ｖ２／２をそれぞれ印加することによって、電流Ｉ１にほぼ等しい第２の電流としての電流Ｉ２を、１次元直列アレイ２に流す。
【００２１】
この際、微小トンネル接合２−１，２−２，２−３，２−４においては、キャリア（正孔又は電子）が１個ずつトンネリングする単電子トンネリングが起こる。１次元直列アレイ１のように４個の微小トンネル接合２−１，２−２，２−３，２−４を有するものは、「単電子ターンスタイル」として知られており、図示しない第２の中央電極への電荷信号に対して同期をとってキャリア（正孔又は電子）を１個ずつ伝播することができる。
【００２２】
図２Ａは、図１の破線箇所に対応する１次元直列アレイ２の上面図であり、図２Ｂは、その斜視図である。この場合、アルミニウムの斜め蒸着法で形成されたＡｌの上側電極１１−１，１１−２，１１−３，１１−４、Ａｌの下側電極１２−１，１２−２，１２−３，１２−４、及びこれらの間の絶縁体薄膜（ＡｌＯｘ）１３−１，１３−２，１３−３，１３−４によって、微小トンネル接合（Ａｌ／ＡｌＯｘ／Ａｌ）１−１，１−２，１−３，１−４がそれぞれ形成される。なお、１次元アレイ１も、図２に示す構成と同様な構成を有する。
【００２３】
図１に示すような電流ミラー効果が生じる単電子デバイスにおいて、ゲート電圧Ｖｇ１を有限の値（すなわち、零でない値。典型的には、Ｃｇ１Ｖｇ１＝ｅ／２となる値。）に設定すると、先ず、１次元直列アレイ１の静電ポテンシャルが変化する。
【００２４】
図３は、Ｃｃ＝０．０（ｆＦ），Ｃ＝５００（ａＦ），Ｒ＝１００（ｋΩ），Ｃｏ＝５０（ａＦ）及びＣｇ１＝１０（ａＦ）として計算した電子及び正孔に対しての、１次元直列アレイ１のような接合数が２０の１次元直列アレイの静電ポテンシャルを示す図である。
【００２５】
図３において、点線は、Ｖ１＝８６２．２（μＶ）かつＣｇ１Ｖｇ１＝０の場合の結果を示す。この場合、１次元直列アレイの一方から他方に向かって滑らかにポテンシャルが減少する。これは、第２の従来の単電子デバイスにおける状況を表す。
【００２６】
一方、実線は、Ｖ１＝８１４．４（μＶ）かつＣｇ１Ｖｇ１＝ｅ／２の場合の結果を示す。この場合、第１の中央電極付近において、電子に対してはポテンシャルの谷が形成され、正孔に対してはポテンシャルの山が形成される。これは、１次元直列アレイに電流を流した際に、第１の中央電極に到達するキャリアに関して、正孔を排除して電子のみを選別できることを意味する。また、ポテンシャルの谷が形成されることから、電子が第１の中央電極に滞在する時間を長くすることができる。
【００２７】
次に、第２の従来の単電子デバイス（Ｃｇ１Ｖｇ１＝０）及び本発明による電流ミラー効果が生じる単電子デバイス（Ｃｇ１Ｖｇ１＝ｅ／２）における電子及び正孔の伝搬の状況について、モンテカルロ法によって計算した結果を、図４に示す。
【００２８】
図４の上側は、Ｃｇ１Ｖｇ１＝０の場合における第１の中央電極上の電荷の状態を示す。この場合、正負の電荷すなわち正孔と電子の両方のキャリアが第１の中央電極に到達し、かつ、第１の中央電極での滞在時間が短いパルス上の波形となっている。
【００２９】
一方、図４の下側は、Ｃｇ１Ｖｇ１＝ｅ／２の場合における第１の中央電極上の電荷の状態を示す。この場合、負の電荷すなわち電子のみが第１の中央電極に到達し、かつ、第１の中央電極での滞在時間が、図４の上側のパルス波形に比べて大幅に長くなっていることがわかる。
【００３０】
なお、１次元直列アレイ２のような接合数が４の１次元直列アレイについては、Ｃｇ２Ｖｇ２≒ｅ／２となる電圧Ｖｇ２を印加することによって、単電子ターンスタイル動作点、すなわち、量子状態ｎ＝０とｎ＝−１の中間点にバイアスされる。ここで、ｎは、第２の中央電極上の正孔の個数を表す。
【００３１】
これら有限なＶｇ１，Ｖｇ２を印加した際の効果を含んだ本発明による電流ミラー効果が生じる単電子デバイスの動作を模式的に示す図を、図５に示す。図５において、１次元直列アレイ２の量子状態図を上側に示し、結合コンデンサ３を介して１次元直列アレイ１から印加される電荷信号の状態図を下側に示す。
【００３２】
第２の従来の単電子デバイスに対応するＣｇ１Ｖｇ１＝Ｃｇ２Ｖｇ２＝０の場合、電荷信号は、量子状態図のｎ＝０を中心として、動作点がｎ＝−１とｎ＝１の領域に入るようにパルス的に入力される。すなわち、電荷信号の極性に応じたキャリア（電子又は正孔）が、電荷信号に同期をとりながら、１次元直列アレイ２を伝播する。この場合、電流ミラー効果が得られるものの、ｎ＝−１とｎ＝１の領域に動作点を移すためには、結合コンデンサ３の結合容量Ｃｃを比較的大きくする必要があり、また、高速パルスとなる入力信号（電荷信号）に追随できるのは、入力信号の頻度が低い状態に限られる。すなわち、小さな電流値においてのみ電流ミラー効果が得られる。
【００３３】
それに対して、本発明による電流ミラー効果が生じる単電子デバイスに対応するＣｇ１Ｖｇ１＝Ｃｇ２Ｖｇ２＝ｅ／２の場合、電荷信号は、量子状態図のｎ＝０とｎ＝−１との間をまたがるように印加される。これによって、１次元直列アレイ２は、単電子ターンスタイル動作を行い、１次元直列アレイ１を伝播する電荷信号に同期をとった電荷の伝搬を行う、すなわち、１次元直列アレイ１を流れる電流Ｉ１と絶対値が同一の電流Ｉ２を流すことになる。
【００３４】
電流Ｉ２の向きは、バイアス電圧Ｖ２の極性によって決定される。動作点がｎ＝０とｎ＝−１の境界付近を振動すればよいので、第２の従来の単電子デバイスの場合に比べて入力信号（電荷信号）の大きさが小さくてもよい、すなわち、結合コンデンサ３の結合容量Ｃｃが第２の従来の単電子デバイスの場合に比べて小さくても電流ミラー効果が得られる。また、入力信号が幅の広いステップ状となるため、第２の従来の単電子デバイスの場合に比べて入力信号の頻度が高い状態、すなわち、第２の従来の単電子デバイスの場合に比べて大きい電流値においても電流ミラー効果が得られる。
【００３５】
次に、図１の電流ミラー効果が生じる単電子デバイスの動作をモンテカルロ法によって数値計算した結果の一例を、図６に示す。なお、１次元直列アレイ１の接合数を２０としている。
【００３６】
適切なバイアス電圧Ｖ１を印加することによって１次元直列アレイ１に電流Ｉ１を流し、その状態でバイアス電圧Ｖ２を零から増大していくと、バイアス電圧Ｖ２の所定の範囲において、電流Ｉ１と電流Ｉ２とが等しくなっている、すなわち、電流ミラー効果が実現されている。
【００３７】
次に、本発明による電流ミラー効果が生じる単電子デバイスが第２の従来の単電子デバイスに比べて優れていることを示すために、単電子デバイスの特性の評価を行う。ここで、１次元直列アレイ１（接合数が４以上の１次元直列アレイ）と１次元直列アレイ２（接合数が４の１次元直列アレイ）との容量結合の強さを表す指数として、
【数１】
2004319932.tif 000003
を導入する。なお、
【数２】
2004319932.tif 000004
は、１次元直列アレイ１の中の１個の電極が有する実効容量である。Ｑｃは、第１の中央電極上のキャリア（電子又は正孔）の電荷のうちのどの程度の割合の電荷が１次元直列アレイ２の側に結合しているかを示す指数である。
【００３８】
また、電流ミラー動作の特性を示す指数として、
【数３】
2004319932.tif 000005
を導入する。ここで、Ｖ＋１０及びＶ−１０は、０．９０＜Ｉ２／Ｉ１＜１．１を満足するバイアス電圧Ｖ２の最大値及び最小値である。すなわち、ＣＭＩは、電流ミラー効果の誤差が±１０％以内に収まるようなバイアス電圧Ｖ２のマージンである。
【００３９】
図７は、電流ミラー効果が生じている状態における電流Ｉ１の平均値＜Ｉ１＞に対するＣＭＩの変化を、Ｑｃをパラメータとしてプロットした結果を示す図である。図７において、曲線ａは、第２の従来の単電子デバイスに対応し、それ以外の曲線は、Ｑｃが０．１０，０．３０，０．５０，０．７０及び０．９０である、本発明による電流ミラー効果が生じる単電子デバイスに対応する。
【００４０】
図７において、より大きな平均値＜Ｉ１＞においてより大きなＣＭＩを得るに従って、電流ミラー効果に関する単電子デバイスの特性が向上しているといえ、曲線ａとそれ以外の曲線を比較すると、本発明による電流ミラー効果が生じる単電子デバイスは、第２の従来の単電子デバイスに比べて、小さな結合容量で良好な電流ミラー効果が得られることがわかる。
【００４１】
本発明は、上記実施の形態に限定されるものではなく、幾多の変更及び変形が可能である。
例えば、上記実施の形態において、クーロンブロッケイド現象が発現する微小トンネル接合を用いた場合について説明したが、クーロンブロッケイド現象が発現する他のトンネル接合（例えば、量子細線を有するトンネル接合又はシリコンのパターン依存酸化法によるトンネル接合）を用いることもできる。なお、シリコンのパターン依存酸化法によってトンネル接合を形成する場合、図８に示すように、肉厚のシリコン層２１−１，２１−２，２１−３、肉薄のシリコン層２２−１，２２−２及びシリコンアイランド２３−１，２３−２をそれぞれ形成することによって、トンネル接合２４−１，２４−２，２４−３，２４−４が形成される。
【００４２】
また、微小トンネル接合として、アルミの斜め蒸着法によって構成された微小トンネル接合について説明したが、他の微小トンネル（例えば、有機高分子薄膜によって構成された微小トンネル接合又はスキャニング・プローブによるナノ陽極酸化構造を有する微小トンネル）を用いることもできる。
【００４３】
１次元直列アレイ１において元の電流を発生させるとともに、１次元直列アレイ２においてコピー電流を発生させる場合について説明したが、１次元直列アレイ２において元の電流を発生させるとともに、１次元直列アレイ１においてコピー電流を発生させてもよい。また、１次元直列アレイ１の接合数を、４以上の自然数とすればよく、１次元直列アレイ２の接合数を、４以上かつ１次元直列アレイ１の接合数以下の自然数とすればよい。
【００４４】
結合コンデンサ３が第１の中央電極と第２の中央電極との間を容量的に結合する場合について説明したが、結合コンデンサ３を、１次元直列アレイ１のトンネル接合間の電極のうちの両端の電極以外の電極と、１次元直列アレイ２のトンネル接合間の電極のうちの両端の電極以外の電極との間で容量的に結合してもよい。また、有限のすなわち零でないゲート電圧Ｖｇ１，Ｖｇ２を、同一のゲート電源を用いて印加することができ、すなわち、Ｖｇ１＝Ｖｇ２とすることができる。
【００４５】
１次元直列アレイ１，２のトンネル接合が同一のトンネル抵抗及びトンネル容量を有する場合について説明したが、これらのトンネル接合が、互いに相違するトンネル抵抗及びトンネル容量を有してもよい。
【００４６】
図３に関連して、１次元直列アレイに電流を流した際に、第１の中央電極に到達するキャリアに関して、正孔を排除して電子のみを選別できる場合について説明したが、電子を排除して正孔のみを選別することもできる。
【００４７】
さらに、１次元直列アレイ１，２に対してそれぞれ、バイアス電圧＋Ｖ１／２，−Ｖ１／２，＋Ｖ２／２，−Ｖ２／２を印加し、１次元直列アレイ１，２のそれぞれをプラス・マイナス対称になるようにバイアスした場合について説明したが、１次元直列アレイ１，２のそれぞれをプラス・マイナス非対称になるようにバイアスしてもよい。
【図面の簡単な説明】
【図１】本発明による電流ミラー効果が生じる単電子デバイスの実施の形態の等価回路である。
【図２】図１の電流ミラー効果が生じる単電子デバイスの一部の上面図及び斜視図である。
【図３】接合数が２０の１次元直列アレイ中の静電ポテンシャルを示す図である。
【図４】第２の従来の単電子デバイス及び本発明による電流ミラー効果を有する単電子デバイスにおける電子及び正孔の伝搬の状況を示す図である。
【図５】有限なＶｇ１，Ｖｇ２を印加した際の効果を含んだ本発明による電流ミラー効果が生じる単電子デバイスの動作を模式的に示す図である。
【図６】図１の電流ミラー効果が生じる単電子デバイスの動作をモンテカルロ法によって数値計算した結果の一例を示す図である。
【図７】電流ミラー効果が生じている状態における電流Ｉ１の平均値＜Ｉ１＞に対するＣＭＩの変化を、Ｑｃをパラメータとしてプロットした結果を示す図である。
【図８】クーロンブロッケイド現象が発現するトンネル接合の他の例の側面図及び斜視図である。
【符号の説明】
１，２  １次元直列アレイ
１−１，１−２，．．．１−ｋ−１，１−ｋ，．．．１−ｎ−１，１−ｎ，２−１，２−２，２−３，２−４  微小トンネル接合
３  結合コンデンサ
４，６  ゲート電圧源
５−１，５−２，７−１，７−２  バイアス電圧源
１１−１，１１−２，１１−３，１１−４  上側電極
１２−１，１２−２，１２−３，１２−４  下側電極
１３−１，１３−２，１３−３，１３−４  絶縁体薄膜
２１−１，２１−２，２１−３，２１−４，２２−１，２２−２  シリコン層
２３−１，２３−２  シリコンアイランド
２４−１，２４−２，２４−３，２４−４  シリコン接合
Ｃｇ１，Ｃｇ２  ゲート容量
Ｃｏ  自己容量
Ｉ１，Ｉ２  電流
＋Ｖ１／２，−Ｖ１／２，＋Ｖ２／２，−Ｖ２／２  バイアス電圧
Ｖｇ１，Ｖｇ２  ゲート電圧
【図１】
2004319932.tif 000006
【図２】
2004319932.tif 000007
【図３】
2004319932.tif 000008
【図４】
2004319932.tif 000009
【図５】
2004319932.tif 000010
【図６】
2004319932.tif 000011
【図７】
2004319932.tif 000012
【図８】
2004319932.tif 000013