(57)【要約】【課題】自動演奏ピアノなどの自動演奏装置における回路基板（Ｉ／Ｏユニット）の配線を交差等させることなく簡易に実現する。【解決手段】電子回路（ＡＳＩＣ）の入出力端子に割り当てるチャンネルの配列を変更するための配列変更回路（ＰＬＤ）を設ける。そして、自動演奏ピアノの制御対象である鍵２１に取り付けた、キーセンサユニット３２やキードライブユニット４１の位置に対応した配列になるようにＰＬＤの接続制御をする。【選択図】　　　　図１１
2004138648.tif 000002
【特許請求の範囲】
【請求項１】
複数の演奏操作子と、前記演奏操作子の各々に対応して設けられ駆動信号が供給されると前記演奏操作子を駆動する駆動手段と、前記演奏操作子の各々に対応して設けられ前記演奏操作子の演奏操作状態に関する操作情報を検出する検出手段と、を有する自動演奏装置に設けられる電子回路の接続方法であって、
複数の入出力端子を備え、各前記入出力端子と接続する前記駆動手段あるいは前記検出手段をプログラム設定することができる電子回路を用い、当該電子回路における各前記入出力端子と前記駆動手段あるいは前記検出手段との対応関係を、各前記出力端子と前記駆動手段を接続する信号線が交差しないように設定することを特徴とする電子回路の接続方法。
【請求項２】
複数の演奏操作子と、前記演奏操作子の各々に対応して設けられ駆動信号が供給されると前記演奏操作子を駆動する駆動手段と、前記演奏操作子の各々に対応して設けられ前記演奏操作子の演奏操作状態に関する操作情報を検出する検出手段と、を有する自動演奏装置に設けられる電子回路であって、
複数の入出力端子と、
各前記入出力端子と接続する前記駆動手段あるいは前記検出手段をプログラム設定することができる設定手段と、
当該電子回路における各前記入出力端子と前記駆動手段あるいは前記検出手段との対応関係が、各前記出力端子と前記駆動手段を接続する信号線が交差しないように設定されていることを特徴とする電子回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、自動演奏装置（自動演奏ピアノなど）に用いられる電子回路（ＡＳＩＣ）に係る。
【０００２】
【従来の技術】
近年、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）と呼ばれるカスタムＩＣが各種製品に用いられている。ここで製品として自動演奏ピアノ（たとえば、特許文献１、特許文献２参照）を想定し、用いられるＡＳＩＣについて考察する。
【０００３】
【特許文献１】
特開平９−６２２５５号広報
【特許文献２】
特開平９−７３２９３号広報
【０００４】
図１は、代表的な自動演奏ピアノ２０の構成図である。ある１つの鍵（キー）２１に着目して図示した。このように、自動演奏ピアノ２０は、通常のアコーステックピアノと同様、鍵２１の運動をハンマに伝達するアクションメカニズム２３と、ハンマ２２が打撃する弦２４と、弦２４の振動を止めるためのダンパ２６とを備えている。
【０００５】
キードライブユニット（駆動手段：ソレノイドユニットともいう）４１は、鍵２１ごとに設けられ、鍵２１の後端側（図面左側）の下方に配置されている。キードライブユニット４１に駆動信号が供給されると、そのプランジャが上昇して鍵２１の後端を突き上げる。これにより鍵２１を押下し、弦２４を叩くことによりピアノ音が発音される。よって、ＭｌＤＩ（Ｍｕｓｉｃａｌ　Ｉｎｓｔｒｕｍｅｎｔ　Ｄｉｇｉｔａｌ　Ｉｎｔｅｒｆａｃｅ）などの演奏データに基づき、キードライブユニット４１に駆動信号を供給するように制御して、自動演奏が実現される。
【０００６】
キーセンサユニット（検出手段）３２は、ピアノの棚板上における各鍵２１の下面前端側（図の右側）にそれぞれ配置され、鍵２１が押下された状態になると、その鍵２１の押下位置を示す信号（押下信号）を出力する。かかる押下信号の内容から、鍵２１が押下された位置や速度あるいは加速度の値がわかり、この速度値から、ハンマ２２が弦２４を打撃する力、すなわち、ピアノ音の発音レベルを求める。たとえば、自動演奏時にキーセンサユニット３２から出力される押下信号を検出すれば、ピアノ音量のフィードバック制御できる。すなわち、自動演奏時に検出した押下信号の内容に基づき、キードライブユニット４１に供給する電流レベルを決定することにより、実際に発音されるピアノの音量（強弱）を精度よく制御することができる。また、ユーザのピアノ演奏中に、キーセンサユニット３２から出力される押下信号を収集してこれをデータ化すれば、ユーザの行ったピアノ演奏をデータ保存（演奏記録）することができる。
【０００７】
コントロールユニット５０は、自動演奏ピアノ２０の各部の動作を統括する。また、Ｉ／Ｏユニット（回路基板）１０は、キードライブユニット４１とキーセンサユニット３２の間に配置され、これらの構成要素とコントロールユニット５０との間でやり取りする各種信号の媒介をする電子回路が実装されている。コントロールユニット５０、Ｉ／Ｏユニット１０については後に詳述する。
【０００８】
図２は、自動演奏ピアノ２０の全体の構成図である。このように、各部の動作を統括するコントロールユニット５０にＩ／Ｏユニット１０が接続され、Ｉ／Ｏユニット１０を介して、センサユニット（検出手段）３０、ドライブユニット（駆動手段）４０および電子音源８０が接続された構成になっている。また、電子音源８０にはサウンドシステム８１を介してスピーカ８２が接続されている。電子音源８０は、ＭＩＤＩ音源であり、供給されるＭＩＤＩデータに基づく楽音信号を発生出力する。この楽音信号は、その後、サウンドシステム８１において所定の音響効果（エコー等）が付与された後、スピーカ８２から放音される。
【０００９】
ここで、実際の自動演奏ピアノ２０においては、ハンマ２２やペダル（図示せず）も制御対象とするため、図２では、センサユニット３０として、ハンマ２２に係るハンマセンサユニット３１や、ペダルに係るペダルセンサユニット３３も併せて示した。また、ドライブユニット４０として、ペダルを駆動するペダルドライブユニット４２も併せて示した。ただし説明の便宜上、以下の説明では、制御対象は鍵２１であることを想定する。
【００１０】
コントロールユニット５０は、パネルスイッチ５４、ＬＥＤ（Ｌｉｇｈｔ　ＥｍｉｔｔｉｎｇＤｉｏｄｅ）／ＬＣＤ（Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ　Ｄｉｓｐｌａｙ）５３、ＦＤドライブ（以下、ＦＤＤ）５２、ＣＤドライブ（以下、ＣＤＤ）５１、ＣＰＵ５５を備える。パネルスイッチ５４には、文字キーや数字キーが配設され、ユーザによって電源のオンオフ切換え操作や、ＦＤＤやＣＤＤの動作（読み出しや記録）に係る操作が行われる。ＬＥＤ／ＬＣＤ（表示手段）５３は、ＣＤやＦＤに係る動作内容（読み出しや記録）を表示する。ＦＤＤ５２は、ＦＤに記録された演奏データの読み出し、あるいは、ＦＤに対して、マニュアル演奏から得られる演奏データを記録をする。ＣＤＤ５１は、ＣＤに記録された演奏データの読み出しをする。ＣＰＵ５５は、自動演奏ピアノ２０の各部の動作を統括し、たとえば上述したＦＤＤ５２やＣＤＤ５１の動作を制御する。
【００１１】
図３は、Ｉ／Ｏユニット（回路基板）１０の構成図である。Ｉ／Ｏユニット１０には、ディジタルサウンドプロセッサ（以下、ＤＳＰという）３と、４つのＡＳＩＣ７−１〜ＡＳＩＣ７−４が実装されている。なお、図３では、４つのＡＳＩＣ７を用いて、６４個の鍵２１を制御することを想定しているが、制御する鍵の数（例えば８８鍵）等の数に応じて、ＡＳＩＣ７の数は増減することになる。
【００１２】
ＤＳＰ３は、コントロールユニット５０の制御下、ＡＳＩＣ７とデータのやり取りをするための集積回路である。ＤＳＰ３は、コントロールユニット５０からＭＩＤＩデータを受け取ると、これを各ＡＳＩＣ７に供給する。また、ＤＳＰ３は、各ＡＳＩＣ７から出力される演奏に係るデータ（キーセンサユニット３２から出力されるセンサ信号など）を受け取り、これをコントロールユニット５０に出力する。この際、ＤＳＰ３は、コントロールユニット５０から出力されるクロック信号ＣＬＫおよびフレームシンク信号ＦＳに基づき（同期させて）、各ＡＳＩＣ７とデータのやり取りをする。
【００１３】
ＡＳＩＣ７は、自動演奏ピアノ２０のために設計されたカスタムＩＣである。図３に示すように、ＡＳＩＣ７は、データ送信端子（データエクスクルーシブ）端子ＤＸとデータ受信端子（データレシーブ端子）ＤＲを有している。そして、これらの端子ＤＸ、端子ＤＲを互いに接続するようにして、４つのＡＳＩＣ７−１〜７−４をシリアル接続させている。
【００１４】
また、ＡＳＩＣ７は３２個の入出力端子（ピン）を有している。これらの入出力端子は、以下に示す３つの使用態様（モード）のいずれかで用いることができるようになっている。すなわち、
▲１▼　すべての入出力端子を入力端子として用いる入力モード、
▲２▼　すべての入出力端子を出力端子として用いる出力モード、
▲３▼　入力端子と出力端子とを半分ずつ（１６端子ずつ）用いる入出力モード、の３つのモードのいずれかを選択して用いることができるようになっている。
ここで、ＡＳＩＣ７を入力モードで用いるときは、各入出力端子はキーセンサユニット３２と配線接続される。出力モードで用いるときは、各入力端子はキードライブユニット４１と配線接続される。入出力モードで用いるときは、入力端子となる１６端子はキーセンサユニット３２と配線接続され、出力端子となる１６端子はキードライブユニット４１と配線接続される。
【００１５】
ここで、チャンネルという概念を導入する。チャンネルは、ＡＳＩＣ７の入出力端子の各々に割り振られており、入力端子として用いる場合の入力チャンネル、出力端子として用いる場合の出力チャンネルがそれぞれ割り振られる。そして、チャンネルの値は、当該端子に入力（あるいは出力）される制御信号に係る鍵２１の鍵番号に対応する。なお鍵番号は鍵２１について低音から高音に順に割り振った整理番号である。
たとえば、ＡＳＩＣ７の入出力端子をすべて入力端子で用いる場合（入力モード時）、各入出力端子は、入力チャンネルに鍵番号が対応するようにして鍵２１に取り付けたキーセンサユニット３２と配線接続される。また、ＡＳＩＣ７の入出力端子をすべて出力端子で用いる場合（出力モード時）、各入力端子は、出力チャンネルに鍵番号が対応するようにして鍵２１に取り付けたキードライブユニット４１と配線接続される。入出力モード時も同様である。
なお、以下の説明において特に必要がないときは、入力チャンネルと出力チャンネルとを区別せずにチャンネルとして標記する。
【００１６】
図４は、ＡＳＩＣ７の外観図である。ＡＳＩＣ７の各端子の名称も併せて示している。また、図５は、ＡＳＩＣ７の各端子に割り当てた機能の内容を示したものである。
ＡＳＩＣ７の入出力端子（図５においてＤｉｒが「ＩＯ」である端子）の名称は、入力モード時における入力チャンネルの値と、出力モード時における出力チャンネルの値に対応している。例えば、端子名が「Ｉ００Ｏ００」の入出力端子は、入力チャンネルとして０チャンネル、出力チャンネルとして０チャンネルを割り当てたことを示している。また、端子名「Ｉ０２Ｏ０２」の入出力端子は、入力チャンネルとして２チャンネル、出力チャンネルとして２チャンネルを割り当てたことを示している。このように、入力端子として用いたときと、出力端子として用いたときとで、同じチャンネル数が割り当てられているのは、ＡＳＩＣ７の内部構造上の理由によるものである。
【００１７】
以下、補足的に入出力端子以外のＡＳＩＣ７主な端子の機能内容を説明する。
端子「ＤＸ」は、外部に信号（シリアルデータ）を出力する出力端子である。端子「ＲＸ」は、外部から信号（シリアルデータ）を入力する入力端子である。端子「／ＯＥＨ」は、０チャンネルから１５チャンネルを割り当てた入出力端子（端子「Ｉ００Ｏ００」〜「Ｉ１５Ｏ１５」）について、入力端子／出力端子のいずれで用いるかを決める制御信号を入力する端子である。また、端子「／ＯＨＬ」は、１６チャンネルから３１チャンネルを割り当てた入出力端子（端子名「Ｉ１５Ｏ１５」〜「Ｉ３１Ｏ３１」）について入力端子／出力端子のいずれで用いるかを決める制御信号を入力する端子である。
端子「ＦＳ」は、前述したフレームシンク信号ＦＳを入力する端子である。端子「ＣＬＫ」は、ＡＳＩＣ７の動作クロックＣＬＫを入力する端子である。
なお、特に端子名を付していない他の端子は、ここでは言及しないが、電源やグランド電位を入力するための端子等である。
【００１８】
ここで、４つのＡＳＩＣ７を出力モードで用いる場合を想定し、Ｉ／Ｏユニット１０における駆動信号の流れを説明する。まず、ＤＳＰ３から出力された駆動信号（シリアル信号）が、ＡＳＩＣ７−１の端子ＤＲに供給される。ＡＳＩＣ７−１は、供給された駆動信号について、自己が制御対象とする鍵２１に係るものかを判断する。なお、各々のＡＳＩＣ７が制御対象とする鍵２１については予め定められている。
ＡＳＩＣ７−１は、自己が受け持つ鍵２１に対する駆動信号を、入出力端子の各々から出力（パラレル出力）する。一方、ＤＳＰ３から供給された駆動信号を、端子ＤＸからＡＳＩＣ７−２の端子ＤＲに出力（シリアル出力）する。
ＡＳＩＣ７−２も、ＡＳＩＣ７−１と同様、受け取った駆動信号をシリアル／パラレル変換し、ＡＳＩＣ７−２が受け持つ鍵２１等に対する駆動信号を入出力端子の各々から出力（パラレル出力）する。その後、ＡＳＩＣ７−３、ＡＳＩＣ７−４も同様の処理をする。
このようにしてＡＳＩＣ７の各々からパラレル出力された駆動信号が、キードライブユニット４１に供給され、これにより、実際に鍵２１が駆動され、自動演奏が実行されるのである。
【００１９】
【発明が解決しようとする課題】
上述したように、これまでのＡＳＩＣ７は、その内部構成上、入出力端子を出力端子として用いる場合（出力モード）と、入力端子として用いる場合（入力モード）とで、割り当てるチャンネルの値が同じになっていた。これにより、チャンネルの配列方向も同じであった。図４のＡＳＩＣ７は、チャンネルの配列方向はいずれも逆時計回りである。
一方、自動演奏ピアノ２０は、その構造上、鍵２１の先端側（図１右側）にキーセンサユニット３２が設けられ、鍵２１の後端側（図１左側）に当該鍵２１を駆動するキードライブユニット４１が設けられる。そして、キーセンサユニット３２と、キードライブユニット４１の間にＩ／Ｏユニット１０が設けられる。
【００２０】
このような位置関係にあるため、ＡＳＩＣ７の使用態様（モード）において、Ｉ／Ｏユニット（回路基板）１０上の配線が交差し、煩雑化する問題が生じていた。
たとえば、図４に例示するＡＳＩＣ７は、入力モードにおいて、各入出力端子とキーセンサユニット３２とを接続する際には、Ｉ／Ｏユニット１０上で配線が交差することがない。しかしながら、入出力モード時においては、図６に示すように、ＡＳＩＣ７の出力端子側において配線が交差する問題が生じていた。
仮に、図４に例示するＡＳＩＣ７に係るチャンネル配列の向きを逆方向（計回り）に変えたとすると、今度は、ＡＳＩＣ７の入力端子側における配線が交差する問題が生じることになる。
【００２１】
このようにＩ／Ｏユニット（回路基板）１０上で信号配線が交差すると、回路パターン設計が煩雑となるばかりか、クロストークなどのノイズが発生する問題が生じてしまう。この問題を解決しようとして、Ｉ／Ｏユニット（回路基板）１０に多くのスルーホールを設けたり、多層基板構造にすると、今度は製品コストが上がる問題が生じていた。
本発明は上述した間題点を考慮して行われたものであり、自動演奏ピアノなどの自動演奏装置における回路基板（Ｉ／Ｏユニット）の配線を交差等させることなく簡易に実現させることを目的とする。
【００２２】
【課題を解決するための手段】
上述課題を解決するために、本発明に係る電子回路の接続方法は、複数の演奏操作子と、前記演奏操作子の各々に対応して設けられ駆動信号が供給されると前記演奏操作子を駆動する駆動手段と、前記演奏操作子の各々に対応して設けられ前記演奏操作子の演奏操作状態に関する操作情報を検出する検出手段と、を有する自動演奏装置に設けられる電子回路の接続方法であって、複数の入出力端子を備え、各前記入出力端子と接続する前記駆動手段あるいは前記検出手段をプログラム設定することができる電子回路を用い、当該電子回路における各前記入出力端子と前記駆動手段あるいは前記検出手段との対応関係を、各前記出力端子と前記駆動手段を接続する信号線が交差しないように設定することを特徴とする。
かかる電子回路の接続方法によれば、鍵やペダル等（複数の演奏操作子）を有し、これらにドライブユニット（駆動手段）やセンサユニット（検出手段）を取り付けた自動演奏ピアノ（自動演奏装置）に設けたＩ／Ｏユニット（回路基板）上の配線を交差することなく行うことができる。すなわち、多くのドライブユニットやセンサユニットに係る信号線があったとしても、それらの位置関係に応じた配線になるよう設定するから、配線が交差することもなく、それによる諸問題（電気ノイズの発生、回路基板設計の煩雑化など）は生じない。
【００２３】
本発明に係る電子回路は、複数の演奏操作子と、前記演奏操作子の各々に対応して設けられ駆動信号が供給されると前記演奏操作子を駆動する駆動手段と、前記演奏操作子の各々に対応して設けられ前記演奏操作子の演奏操作状態に関する操作情報を検出する検出手段と、を有する自動演奏装置に設けられる電子回路であって、複数の入出力端子と、各前記入出力端子と接続する前記駆動手段あるいは前記検出手段をプログラム設定することができる設定手段と、当該電子回路における各前記入出力端子と前記駆動手段あるいは前記検出手段との対応関係が、各前記出力端子と前記駆動手段を接続する信号線が交差しないように設定されていることを特徴とする。
かかる電子回路によれば、鍵やペダル等（複数の演奏操作子）を有し、これらにドライブユニット（駆動手段）やセンサユニット（検出手段）を取り付けた自動演奏ピアノ（自動演奏装置）に設けたＩ／Ｏユニット（回路基板）上の配線を交差することなく行うことができる。すなわち、多くのドライブユニットやセンサユニットに係る信号線があったとしても、それらの位置関係に応じた配線になるよう電子回路において設定されるから、Ｉ／Ｏユニット上において配線が交差することもなく、それによる諸問題（電気ノイズの発生、回路基板設計の煩雑化など）は生じない。
【００２４】
【発明の実施の形態】
Ａ：実施形態の説明
以下、図７を用いて、本実施形態に係るＡＳＩＣ７５について説明する。
ＡＳＩＣ７５は、これまでのＡＳＩＣ７（上掲図４）と比較して、入出力端子に割り当てた入力チャンネルと出力チャンネルの配列順番が異なっている点と、内部にＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ　Ｌｏｇｉｃ　Ｄｅｖｉｃｅ）を備えた点が相違する。したがって、それ以外の部分については、ＡＳＩＣ７と同じ符号により表した。
また、ＡＳＩＣ７５は、ＡＳＩＣ７と同様に、自動演奏ピアノ２０に用いることを想定したカスタムＩＣである。このため、ＡＳＩＣ７５の機能の内容はＡＳＩＣ７と同じであるから、ＡＳＩＣ７５の機能の説明については省略する。自動演奏ピアノ２０の内容も上述したので、ここでは省略する。
【００２５】
ＰＬＤ７６は、３２の入出力端子を備えており、これらの入出力端子について任意に接続／非接続状態になるように設定（プログラム）できる論理素子である。そして、ＰＬＤ７６の入出力端子は、ＡＳＩＣ７５の入出力端子のいずれかと接続されている。このような構成をとることにより、ＡＳＩＣ７５の各入出力端子にいかなる信号線を接続したとしても、ＰＬＤ７６において、適式な順番になるように信号線の入れ替えを行うことができるようになっている。すなわち、実質上、ＡＳＩＣ７５の入出力端子に割り当てるチャンネルの値、配列方向について任意に設定（プログラム）できるようになっているのである。
【００２６】
このようなＰＬＤ７６を用いて、本実施形態に係るＡＳＩＣ７５は、図７、図８に示すように、入力チャンネルの配置方向と、出力チャンネルの配置方向とをそれぞれ逆方向になるように設定した。
具体的には、ＡＳＩＣ７５の端子名の内容（図７、図８参照）により示すところである。たとえば、端子名「Ｉ０４Ｏ２７」の入出力端子は、入力チャンネルとして４チャンネル、出力チャンネルとして２７チャンネルを割り当てた。また、端子名「Ｉ０５Ｏ２６」の入出力端子は、入力チャンネルとして５チャンネル、出力チャンネルとして２６チャンネルを割り当てた。
【００２７】
チャンネルの割り当て（配置）についてさらに説明する。本実施形態においては、ＡＳＩＣ７５の３２の入出力端子について、１６端子ずつの２グループに分け、グループごとにチャンネルを割り当てた。より具体的にいうと、ピンナンバー（端子番号）１〜４、９〜１６、４５〜４８からなる第１のグループと、ピンナンバー２１〜２８、３３〜４０からなる第２のグループの２つのグループに分け、同一グループ内において、チャンネルの値が重複しないようにチャンネルを割り当てた。
たとえば、第２のグループに属する入出力端子のチャンネルの割り当てについて説明すると、入力端子として使用する場合の入力チャンネルについては１６〜３１チャンネルのいずれかを重複しないように割り当てた。また、出力端子として使用する場合の出力チャンネルについては０〜１５チャンネルのいずれかを重複しないように割り当てた。
【００２８】
以上のようにして、ＡＳＩＣ７５の入出力端子のチャンネルの割り当てを行った結果、ＡＳＩＣ７５の使用態様（入力モード、入出力モード、出力モード）によらず、Ｉ／Ｏユニット１０上の信号線を互いに交差せず簡易に配線することができた。以下、具体的に説明する。
【００２９】
図９は、ＡＳＩＣ７５の入出力端子をすべて入力端子として用いた場合（入力モード時）の、Ｉ／Ｏユニット１０上の配線態様を示す。ＡＳＩＣ７５の入出力端子は、鍵番号０〜３１（チャンネル番号に相当）のキーセンサユニット３２とそれぞれ配線接続される。なお図９では、鍵番号によりキーセンサユニット３２の位置関係を示している。
たとえば、ＡＳＩＣ７５の入出力端子のうち、端子名「Ｉ００Ｏ３１」の入出力端子は鍵番号０（入力チャンネル０）に取り付けたキーセンサユニット３２と配線接続される。また、端子名「Ｉ０１Ｏ３０」の入出力端子は鍵番号１（入力チャンネル１）のキーセンサユニット３２と配線接続される。
このような配線接続の結果、図９に示すように、Ｉ／Ｏユニット１０上における信号線の交差を生じることなく、ＡＳＩＣ７５とキーセンサユニット３２とを配線接続することができる。
【００３０】
図１０は、ＡＳＩＣ７５の入出力端子を１６端子ずつ入力端子と出力端子とで用いる場合（入出力モード時）の、Ｉ／Ｏユニット１０上の配線態様を示す。
ここでは、ＡＳＩＣ７５の入出力端子のうち、端子「Ｉ００Ｏ３１」〜「Ｉ１５Ｏ１６」を入力端子として用い、鍵番号０〜１５（入力チャンネル番号に相当）に取り付けたキーセンサユニット３２とそれぞれ配線接続している。また、ＡＳＩＣの入出力端子のうち、端子「Ｉ１６Ｏ１５」〜「Ｉ００Ｏ３１」を出力端子として用い、鍵番号０〜１５（出力チャンネル番号に相当）の鍵２１に取り付けたのキードライブユニット４１とそれぞれ配線接続している。なお図１０では、鍵番号によりキーセンサユニット３２やキードライブユニット４１の位置関係を示している。
【００３１】
たとえば、端子名「Ｉ００Ｏ３１」の入出力端子は鍵番号０（入力チャンネル０）の鍵２１に取り付けたキーセンサユニット３２と配線接続される。また、端子名「Ｉ０１Ｏ３０」の入出力端子は鍵番号１（入力チャンネル１）の鍵２１に取り付けたキーセンサユニット３２と配線接続される。
一方、端子名「Ｉ３１Ｏ００」の入出力端子は鍵番号０（出力チャンネル０）の鍵２１に取り付けたキードライブユニット４１と配線接続される。また、端子名「Ｉ３０Ｏ０１」の入出力端子は鍵番号１（出力チャンネル１）の鍵２１に取り付けたキードライブユニット４１と配線接続される。
以上のようにして、他の入出力端子についても配線接続をすると、図１０に示すように、Ｉ／Ｏユニット１０上における信号線の交差を生じることなく、ＡＳＩＣ７５とキーセンサユニット３２およびキードライブユニット４１とを配線接続することができる。
【００３２】
図１１は、ＡＳＩＣ７５の入出力端子をすべて出力端子として用いた場合（出力モード時）の、Ｉ／Ｏユニット１０上の配線態様を示す。この場合、ＡＳＩＣ７５の入出力端子は、鍵番号０〜３１（チャンネル番号に相当）に取り付けたキードライブユニット４１とそれぞれ配線接続される。なお図１１では、鍵番号によりキードライブユニット４１の位置関係を示している。
たとえば、ＡＳＩＣ７５の入出力端子のうち、端子名「Ｉ３１Ｏ００」の入出力端子は鍵番号０（出力チャンネル０）の鍵２１に取り付けたキードライブユニット４１と配線接続される。また、端子名「Ｉ３０Ｏ０１」の入出力端子は鍵番号１（出力チャンネル１）の鍵２１に取り付けたキードライブユニット４１と配線接続される。
このような配線接続の結果、図１１に示すように、Ｉ／Ｏユニット１０上において信号線が互いに交差することなく、ＡＳＩＣ７５とキードライブユニット４１とを配線接続することができる。
【００３３】
以上のように、本実施形態に係るＡＳＩＣ７５によれば、ＰＬＤ７６を備える構成としたことにより、ＡＳＩＣ７５の入出力端子の使用態様（入力モード、入出力モード、出力モード）によらず、Ｉ／Ｏユニット（回路基板）１０上において配線の交差を生じないように配線接続することができる。言い換えると、Ｉ／Ｏユニット１０において各種信号の配線が交差することのないように、ＡＳＩＣ７５のＰＬＤ７６の論理素子の接続制御を行うことができるから、従来問題となっていたＩ／Ｏユニット１０における配線パターンの複雑化やクロストーク等の問題は回避することができる。
【００３４】
Ｂ：変形例
以上、本発明の一実施形態について説明したが、上述した説明は、あくまでも本発明を説明するための一例に過ぎない。任意に変形をすることができる。
（１）鍵２１以外のペダルなどを制御対象としてもよい。ＡＳＩＣ７５を用いれば、任意の入出力端子からペダルに係る制御信号を出力（あるいは入力）させるように制御することができるから、Ｉ／Ｏユニット（回路基板）１０上でペダルに関する駆動信号についても交差することなく配線をすることができる。
【００３５】
（２）自動演奏ピアノ２０の機種（バーション）によっては、Ｉ／Ｏユニット１０、キードライブユニット４１およびキーセンサユニット３２の位置関係が異なる場合が想定される。また、Ｉ／Ｏユニット１０におけるＡＳＩＣ７５の実装位置も異なる場合が想定される。
このような場合においても、本実施形態に係るＡＳＩＣ７５を用いれば、ＰＬＤ７６の機能により、任意の入出力端子から各種制御信号の出力（あるいは入力）をすることができる。このため、ＰＬＤ７６に係る内部接続に係る制御プログラムを、自動演奏ピアノ２０の機種ごとに用意すればよく、ＡＳＩＣ７５そのものは機種ごとに用意する必要がなく、ＡＳＩＣ７５を汎用的に利用することができる。
【００３６】
（３）自動演奏ピアノ以外の製品、たとえば管楽器の自動演奏装置にも本発明を適用してもよい。また、複数の駆動対象がある製品であれば、楽器以外の玩具製品などに対しても本発明に係るＡＳＩＣ７５を用いることができる。
【００３７】
（４）ＡＳＩＣ７５の入出力端子以外の配置割り当てについても、ＰＬＤ７６による接続制御の対象としてもよい。たとえば、ＡＳＩＣ７５の電源端子の配置を、Ｉ／Ｏユニット１０の電源の位置に対応するように割り当てるようにしてもよい。これにより、Ｉ／Ｏユニット１０において、電源ラインの配線も交差等することなくスムーズに行い、ノイズ発生等を防止することができる。
【００３８】
【発明の効果】
以上のように、本発明によれぱ、自動演奏ピアノなどの自動演奏装置における回路基板（Ｉ／Ｏユニット）の配線を交差等させることなく簡易に実現させることができる。
【図面の簡単な説明】
【図１】自動演奏ピアノ２０の鍵２１に係る構成図である。
【図２】自動演奏ピアノ２０の全体構成図である。
【図３】Ｉ／Ｏユニット１０に係る構成図である。
【図４】従来のＡＳＩＣ７の外観図である。
【図５】従来のＡＳＩＣ７の端子機能を示す図である。
【図６】従来の問題点を説明するための図である。
【図７】本発明に係るＡＳＩＣ７５の外観図である。
【図８】本発明に係るＡＳＩＣ７５の端子機能を示す図である。
【図９】Ｉ／Ｏユニット１０における配線態様を示す図である。
【図１０】Ｉ／Ｏユニット１０における配線態様を示す図である。
【図１１】Ｉ／Ｏユニット１０における配線態様を示す図である。
【符号の説明】
３…ＤＳＰ（ディジタルサウンドプロセッサ）、
７…ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）、
１０…Ｉ／Ｏユニット（回路基板）
２０…自動演奏ピアノ、２１…鍵（キー）、２２…ハンマ、
２３…アクションメカニズム、２４…弦、２６…ダンパ、
３２……キーセンサユニット、
４１…キードライブユニット（ソレノイドユニット）、
５０…コントロールユニット、７５…ＡＳＩＣ、
７６…ＰＬＤ（Ｐｒｏｇｒａｍａｂｌｅ　Ｌｏｇｉｃ　Ｄｅｖｉｃｅ）。
【図１】
2004138648.tif 000003
【図２】
2004138648.tif 000004
【図３】
2004138648.tif 000005
【図４】
2004138648.tif 000006
【図５】
2004138648.tif 000007
【図６】
2004138648.tif 000008
【図７】
2004138648.tif 000009
【図８】
2004138648.tif 000010
【図９】
2004138648.tif 000011
【図１０】
2004138648.tif 000012
【図１１】
2004138648.tif 000013