(57)【要約】【課題】実装基板の不良部のマーキングにおいて、後工程に影響を与えることなく、確実に不良部の判別が可能な実装基板の不良部マーキング方法および装置を提供する。【解決手段】検査により欠陥が検出されたキャリアテープ１上に形成された回路パターン２の配線パターン１２の両端に端子５２を接触させ、電源５４により端子５２に電圧を負荷することによりパターン２に許容電流以上の電流を流すことにより溶断する。【選択図】　　図１
2004014683.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップを実装する基板のパターン不良部を識別可能にするマーキング方法であって、検出された不良パターンを切断することを特徴とする実装基板の不良部マーキング方法。
【請求項２】
前記不良パターンの切断は、溶断であることを特徴とする請求項１に記載の実装基板の不良部マーキング方法。
【請求項３】
半導体チップを実装する基板に形成したパターンと接離可能に設けた複数の電極と、
これらの電極が接続される電源と、
欠陥検出手段の出力信号に基づいて前記電極を前記基板の不良パターンに接触させ、不良パターンを溶断する制御部と、
を有することを特徴とする実装基板の不良部マーキング装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、実装基板の不良部マーキング方法および装置に係り、特に実装技術における半導体パッケージに用いるキャリアテープなどの実装基板の不良部マーキング方法および装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の小型化の要求がより強まっており、そのため、半導体装置のパッケージ外径寸法をほぼ半導体チップの外径寸法にまで小型化したチップサイズパッケージの実装技術が提案されている。この実装技術の一つとして、一般にＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）と呼ばれる技術が知られており、このＴＡＢには図３（ａ）および（ｂ）に示すようなキャリアテープ１が使用される。キャリアテープ１は、一方の面に複数の配線パターン２１からなる回路パターン２が形成されている。配線パターン２１は、テープ基材６を貫通して設けられたホール７を介して反対面に設けられたパッド５に接続している。パッド５は、半導体チップ３の電極部であるバンプ４に対応した位置に設けられており、パッド５とバンプ４と接続することにより、半導体チップ３がキャリアテープ１に実装され、多数の半導体装置を連続的に製造することができる。
【０００３】
すなわち、このキャリアテープ１は、ポリイミド素材等からなる長尺のテープ基材６の表面に、貼着等により銅箔などの導電膜を形成した後、通常のエッチング技術を用いてチップサイズパッケージ用の回路パターン２が複数繰り返して形成されたものである。このキャリアテープ１は、３５ｍｍ、４８ｍｍ、７０ｍｍ、あるいは、９６ｍｍ等の各種類の幅のものが存在する。
【０００４】
上記、キャリアテープ１は、テープ上に形成された回路パターン２の断線やショート、突起や欠損など欠陥箇所を検出するためにパターン幅など検査が行われる。このような検査にあたっては、図４に示すように所定間隔離間して水平に２個配設された駆動ローラ８および従動ローラ９を用いてキャリアテープ１を送り検査する水平ローラ方式を用いる方法が知られている。この水平ローラ方式では、駆動ローラ８と従動ローラ９との間に一対の抑えローラ１０を用いており、この抑えローラ１０で上下からキャリアテープ１を挟持して検査部位が平面になるようにしている。
【０００５】
キャリアテープ１の検査は、上記のような方式でキャリアテープ１の搬送方向の平面度を保つように搬送し、搬送されるキャリアテープ１に形成された回路パターン２を抑えローラ１０の一対のローラ間上方に配置されたＣＣＤカメラ１１などの画像読取装置により、キャリアテープ１を挟んでＣＣＤカメラ１１と対向する位置に設けられた光源１３が照射する光の透過光を画像として読み取り、この読み取られた画像に基づいて回路パターン２のパターン幅や断線、ショートなどの欠陥を検出する検査を行っている。
【０００６】
【発明が解決しようとする課題】
上記のような検査は、通常、回路パターン２へのハンダの付着を防止するためのソルダレジストをキャリアテープ１表面に塗布した後に行われる。しかしながら、ソルダレジストを塗布すると、図５に示されるように回路パターン２周辺にソルダレジストの厚膜部１４ができてしまう。前述のＣＣＤカメラ１１による検査は、キャリアテープ１の下方から光を照射することにより、回路パターン２が形成されていない光を透過する部分と、配線パターン１２が形成されている光を透過しない部分とが、それぞれ明部と暗部となった画像が得られることを利用し、この画像に基づいて配線パターン１２の幅や断線、ショートなどを判別している。しかし、回路パターン２の配線パターン１２の周りにソルダレジストの厚膜部１４ができてしまうと、これにより光の透過が阻害されパターンが形成されていない部分も暗部として現れてしまう。このため、正常に配線パターン１２が形成されている部分であるにもかかわらず欠陥として認識してしまい、欠陥を過剰検出してしまうため、歩留まりの低下を招いていた。
【０００７】
この問題を回避するために、ソルダレジストを塗布する前に検査を行い、欠陥が見つかった場合は目印としてパンチングによるキャリアテープ１への穿孔、インクやスタンパ等による着色または罫書きやポンチによる打痕によりマーキングを行う方法が用いられている。しかしながら、パンチングによりマーキングを施した場合は、ソルダレジストを塗布する際に、レジストが孔に流入しテープの裏面を汚染するという問題があった。また、インクやスタンパによるマーキングは、メッキ工程の浸液の際にインクの成分が溶け出し、不純物となって処理に悪影響を与えるという問題があり、罫書きやポンチによる打痕の場合は後工程において判定が困難であるという問題があった。
【０００８】
本発明は、上記従来の問題点に着目してなされたものであり、実装基板の不良部のマーキングにおいて、後工程に影響を与えることなく、確実に不良部の判別が可能な実装基板の不良部マーキング方法および装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る実装基板の不良部マーキング方法は、半導体チップを実装する基板のパターン不良部を識別可能にするマーキング方法であって、検出された不良パターンを切断する構成とした。また、前記不良パターンの切断は、溶断であることが好ましい。
【００１０】
また、本発明に係る実装基板の不良部マーキング装置は、半導体チップを実装する基板に形成したパターンと接離可能に設けた複数の電極と、これらの電極が接続される電源と、欠陥検出手段の出力信号に基づいて前記電極を前記基板の不良パターンに接触させ、不良パターンを溶断する制御部と、を有する構成とした。
【００１１】
【作用】
上記構成によれば、不良部が検出されたパターンを切断することにより配線パターンなどのパターンに通電がなされなくなるため、メッキ工程においてパターン表面に金属が析出せず、メッキ被膜が形成されることがない。このため、パターンへのメッキ被膜形成の有無により、欠陥のあるパターンであるか否かを容易に判別することができる。また、化学的変化等を起こす物質を添加する必要がないため、後工程に影響を与えることがない。
【００１２】
【発明の実施の形態】
以下に、本発明に係る実装基板の不良部マーキング方法および装置の具体的実施形態を、図面を参照しつつ、詳細に説明する。
図１（ａ）および（ｂ）は実装基板の不良部マーキング装置の説明図である。図１（ａ）に示されるように、半導体チップ３が実装されるキャリアテープ１には、一方の面に貼着等により銅箔などの導電膜を形成した後、通常のエッチング技術を用いて配線パターン１２を形成した回路パターン２が設けられている。また、回路パターン２は、図１（ｂ）に示されるように、各配線パターン１２の先端がテープ基材６を貫通して設けられたホール７を介して、テープ基材６の反対面に設けられたパッド５に接続されている。パッド５は半導体チップ３が備えるバンプ４に対応した位置に設けられている。半導体チップ３は、バンプ４がパッド５に接続され、樹脂などによって封止されることにより半導体パッケージが形成される。
【００１３】
このようなキャリアテープ１は、図２に示されるテープ欠陥検査装置２０を用いて欠陥の検査が行われる。テープ欠陥検査装置２０は多数の回路パターンが繰り返し形成され、キャリアテープ１を巻き付けてロール状に形成したテープロール２２ａを保持する供給側リールハンドラー２４と、検査完了後のキャリアテープ１を巻き取って他のテープロール２２ｂとする巻取側リールハンドラー２６と、供給側リールハンドラー２４と巻取側リールハンドラー２６との間のテープ搬送経路に配設された欠陥検査手段である欠陥検査部２８とを備えている。
【００１４】
キャリアテープ１は、供給側リールハンドラー２４から引き出された後、複数のローラ（第１のローラ３０、第２のローラ３２、第３のローラ３４、第４のローラ３６、第５のローラ３７、第６のローラ３８、第７のローラ３９）により巻取側リールハンドラー２６に導かれるとともに、供給側リールハンドラー２４と巻取側リールハンドラー２６との間で欠陥検査部２８により検査され、巻取側リールハンドラー２６により巻き取られている。
【００１５】
欠陥検査部２８は、キャリアテープ１の回路パターン２を画像として読み取るＣＣＤカメラ１１と、ＣＣＤカメラ１１の読み取り位置においてキャリアテープ１を抑えて水平に保つ一対のローラにより構成される２組の抑えローラ１０と、第３のローラ３４と第４のローラ３６との間のキャリアテープ１にテンションをかける第８のローラ４０、第９のローラ４２と、２組の抑えローラ１０間に位置し、キャリアテープ１の下方からキャリアテープ１に光を照明する照明手段４４と、ＣＣＤカメラ１１からの画像情報に基づきコンピュータ４６が行った画像処理の結果、制御部４８でパターンに欠陥有りと判断されたキャリアテープ１の回路パターン２を焼き切って切断するマーキング装置５０とがそれぞれ設けられている。
【００１６】
マーキング装置５０は、対になった複数の端子５２と、これらの端子５２に電圧を印加する電源５４により構成されている。対を構成する端子５２は、図１（ａ）および（ｂ）に示されるように、回路パターン２の両端部にそれぞれ接触するようになっている。ＣＣＤカメラ１１が読み取った画像から欠陥と判断されたキャリアテープ１に形成された回路パターン２の配線パターン１２は、このマーキング装置５０により溶断される。すなわち、一対の端子５２をそれぞれ配線パターン１２の両端部に接触させ、一対の端子５２間に電圧を印加する。回路パターン２の配線パターン１２の幅は約１０〜２０μｍ程度であり、電圧をかけて配線パターン１２の許容電流以上の電流を流すことにより溶断される。これにより配線パターン１２に電流が流れなくなり、後工程で行われる金メッキ工程において不良の配線パターン１２にメッキ処理が施されなくなるため、欠陥のある配線パターン１２であることが容易に判別できる。
【００１７】
なお、図１において図示される端子５２は二対のみであるが、配線パターン２の数に対応させた端子を設け、回路パターン２のすべての配線パターン１２を溶断する構成としてもよい。そして、キャリアテープ１の回路パターン２は、通常、各配線パター１２の一端が共通端子に接続してある。したがって、端子５２は、共通端子に接続（接触）させる端子と、各配線パターン１２の他端（先端）に接触させる端子とによって構成してよい。また、本実施形態に係るマーキング装置は、テープの中央に矩形のデバイス孔を設け、開口部の端に突き出すようにインナーリードを形成し、このインナーリードをデバイス孔に配置される半導体チップを接続することにより半導体パッケージを形成するキャリアテープにも適用可能である。
なお、パターン不良の回路パターン２は、溶断の他に、機械的切断によって切断してもよい。
【００１８】
上記構成において、次に図１および図２の概略図を用いて作動について説明する。
供給側のテープロール２２ａから引き出されたキャリアテープ１は、第１ローラ３０から第２ローラ３２に搬送され、第３のローラ３４と第８のローラ４０を介して抑えローラ１０により挟持される。ＣＣＤカメラ１１は、２組の抑えローラ１０間の上方に配置されており、抑えローラ１０の間を搬送されるキャリアテープ１に形成された回路パターン２の配線パターン１２を読み取る。これは、２組の抑えローラ１０間に位置するＣＣＤカメラ１１の読み取り位置の下方に設置された照明手段４４からキャリアテープ１に向けて光を照射し、ＣＣＤカメラ１１によって光の透過部分と非透過部分が作り出す明部と暗部に分かれた画像を取得することにより回路パターンの読み取りを行う。読み取られた画像データはコンピュータ４６に出力される。コンピュータ４６は、予め与えられたアルゴリズムにより画像データを２値化して回路パターン２の配線パターン１２を識別し、入力された画像データの配線パターン１２が正常な寸法であるか、断線やショートが存在するか否かを判断する。
【００１９】
コンピュータ４６は、配線パターン１２に欠陥があると判断した場合、キャリアテープ１の欠陥のある位置を制御部４８に出力する。制御部４８は、入力された位置情報に基づき、マーキング装置５０の下方にキャリアテープ１の欠陥有りと判断された部分が搬送されてくると、マーキング装置５０にマーキング指示を出する。マーキング装置５０は、制御部４８の指示する端子５２を下降させて不良の回路パターン２（配線パターン１２）に接触させ、配線パターン１２に電圧を印加し、電流を流して配線パターン１２を溶断する。その後、巻取側リールハンドラー２６により検査完了後のキャリアテープ１を巻き取ってロール状のテープロール２２ｂとする。
【００２０】
検査完了後のキャリアテープ１は、メッキ工程において回路パターン２に金メッキが施される。通常、メッキ処理は被膜となる金属を陽極側に接続するとともに、キャリアテープ１の回路パターン２を陰極側に接続し、両者を電解液中に浸漬して電圧を印加することにより、電解液中に溶け出した金属を配線パターン１２表面に析出させて行っている。このとき、欠陥検査部で欠陥ありと判断された回路パターン２の配線パターン１２は、マーキング装置５０により溶断されているため、通電することがない。そのため配線パターン１２の上にメッキが施されることがなく、欠陥のある回路パターンであることが容易に判別可能となる。
【００２１】
【発明の効果】
以上説明したように、本発明は、半導体チップを実装する基板のパターン不良部を識別可能にするマーキング方法であって、検出された不良パターンを切断することにより、メッキ被膜の形成されないパターンとすることにより不良パターンの判別を容易に可能とするとともに、マーキングのために化学的変化等を起こす物質を添加する必要がないため、後工程に影響を与えることがない。
【図面の簡単な説明】
【図１】本発明の実施形態に係る実装基板の不良部マーキング装置の説明図である。
【図２】本発明の実施形態に係る実装基板の不良部マーキング装置を用いた欠陥検査装置の構成図である。
【図３】キャリアテープの（ａ）上面図、（ｂ）側面図である。
【図４】キャリアテープを検査する水平ローラ方式のテープ搬送装置の概略図である。
【図５】ソルダレジストを塗布した回路パターンの説明図である。
【符号の説明】
１………キャリアテープ、２………回路パターン、３………半導体チップ、４………バンプ、５………パッド、６………テープ基材、７………ホール、８………駆動ローラ、９………従動ローラ、１０………抑えローラ、１１………ＣＣＤカメラ、１２………配線パターン、１３………光源、１４………厚膜部、２０………テープ欠陥検査装置、２２ａ、２２ｂ………テープロール、２４………供給側リールハンドラー、２６………巻取側リールハンドラー、２８………欠陥検査部、４０………第８のローラ、４２………第９のローラ、４４………照明手段、４６………コンピュータ、４８………制御部、５０………マーキング装置、５２………端子、５４………電源。
【図１】
2004014683.tif 000003
【図２】
2004014683.tif 000004
【図３】
2004014683.tif 000005
【図４】
2004014683.tif 000006
【図５】
2004014683.tif 000007