(57)【要約】【課題】配線基板に半導体チップを埋設して搭載した製品として薄型でコンパクトな製品として提供することができ、複合機能を備えた半導体装置として提供可能とする。【解決手段】プリプレグ２０を介して銅バンプ付き銅箔を加圧および加熱して、銅バンプにより層間で配線パターン１７を電気的に接続した基板を形成し、基板の外面に露出する銅箔を所定パターンにエッチングすることにより、基板の外面に配線パターン１７を形成し、前記基板の一方の面側からザグリ加工を施して、半導体チップを搭載するキャビティ２２を形成するとともに、キャビティ２２の内面の半導体チップの搭載面に銅バンプ１６ｂの端面を露出させ、該銅バンプ１６ｂと半導体チップ３０とを電気的に接続して、前記キャビティ２２内に半導体チップ３０を搭載し、キャビティ２２に樹脂２４を充填して半導体チップ３０を封止する。【選択図】        図２
2004319848.tif 000002
【特許請求の範囲】
【請求項１】
配線基板に形成されたキャビティ内に半導体チップが樹脂により封止されて搭載された半導体装置において、
前記配線基板がフィルドビアあるいは内層のパッドを介して層間で配線パターンが電気的に接続され、
前記キャビティがザグリ加工されてキャビティ内面の半導体チップの搭載面に前記フィルドビアあるいは内層のパッド端面が露出し、
該フィルドビアあるいは内層のパッドの端面と前記半導体チップとが電気的に接続されていることを特徴とする半導体装置。
【請求項２】
配線基板に形成されたキャビティ内に半導体チップが樹脂により封止されて搭載された半導体装置において、
前記配線基板が、銅バンプ付き銅箔により配線パターンが形成されるとともに、銅バンプにより層間の配線パターンが電気的に接続して形成され、
前記キャビティがザグリ加工され、キャビティ内面の半導体チップの搭載面に前記銅バンプの端面が露出して形成され、
該銅バンプの端面と前記半導体チップとが電気的に接続されていることを特徴とする半導体装置。
【請求項３】
前記配線基板のキャビティが形成された面側の、前記キャビティが形成された領域を含む配線基板の全域が、配線パターンが形成されあるいは回路部品が搭載される回路領域として形成されていることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記銅バンプの端面と半導体チップとが、フリップチップ接続によって電気的に接続されていることを特徴とする請求項２または３記載の半導体装置。
【請求項５】
前記銅バンプの端面と半導体チップとがワイヤボンディング接続によって電気的に接続されていることを特徴とする請求項２または３記載の半導体装置。
【請求項６】
プリプレグを介して銅バンプ付き銅箔を加圧および加熱して、銅バンプにより層間で配線パターンを電気的に接続した基板を形成し、
基板の外面に露出する銅箔を所定パターンにエッチングすることにより、基板の外面に配線パターンを形成し、
前記基板の一方の面側からザグリ加工を施して、半導体チップを搭載するキャビティを形成するとともに、キャビティの内面の半導体チップの搭載面に銅バンプの端面を露出させ、
該銅バンプと半導体チップとを電気的に接続して、前記キャビティ内に半導体チップを搭載し、
キャビティに樹脂を充填して半導体チップを封止することを特徴とする半導体装置の製造方法。
【請求項７】
前記基板のキャビティを形成した面側の全域に所定のパターンで配線パターンを形成することを特徴とする請求項６記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関し、より詳細には銅箔と一体に銅バンプが形成されてなる銅バンプ付き銅箔を用いて形成した半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
半導体チップを搭載する配線基板は、半導体チップの高集積化とともに配線パターンが高密度に形成される一方、基板の薄型化が図られている。また、半導体装置は一つのパッケージに単一の半導体チップを搭載した製品の他に、一つのパッケージに複数の半導体チップを搭載した複合型の製品も製造されている。
このような配線基板を製造する方法としては、ビアを介して層間で配線パターンを電気的に接続しながら配線パターンを順次積層する、いわゆるビルドアップ法等の製造方法が行われている。
【０００３】
ところで、最近、銅箔と一体に銅バンプを形成した銅バンプ付き銅箔を用いて、配線基板を形成する方法が提案されている（たとえば、特許文献１、特許文献２参照）。この銅バンプ付き銅箔は、銅箔をエッチングすることによって配線パターンを形成することができ、銅バンプを層間で配線パターンを電気的に接続するビアとすることにより、配線パターンを積層して形成する配線基板の製造に利用することができる。
銅バンプ付き銅箔は厚さ１００μｍ以下といったように薄く形成されるから、配線基板の薄型化を図ることが可能であり、銅バンプが小径に形成されることから配線パターンを高密度に配置することが可能になる。また、銅バンプをビアに使用することにより、レーザ加工によって絶縁層にビア穴を形成したり、めっきを施したりする必要がなく、配線基板を容易に製造することが可能となる。
【０００４】
一方、本出願人は、配線基板の製造方法として、内層に配線パターンが形成された基板の一方の面側から切削刃によりザグリ加工を施して内層の所要部位を露出させる方法によってキャビティを形成し、キャビティに半導体チップを搭載して配線基板を製造する方法を提案している（たとえば、特許文献３参照）。このザグリ加工を利用して半導体チップを搭載するキャビティを形成する方法は、配線基板の変形を防止し、信頼性の高い半導体装置として提供できるという利点がある。
【０００５】
【特許文献１】
特開２００１−３２６４５９号公報
【特許文献２】
特開２００２−２６４７９号公報
【特許文献３】
特開２００２−２６４７９号公報
【０００６】
【発明が解決しようとする課題】
上述したように、内層に配線パターンが形成された基板にザグリ加工を施して半導体チップを搭載するキャビティを形成し、キャビティに半導体チップを搭載して半導体装置を形成する方法は、基板を薄く形成することができれば、半導体装置を薄型化することは可能である。しかしながら、従来のビルドアップ法等により配線パターンを積層して形成する配線基板の製造方法の場合は、必ずしも配線基板を効果的に薄く形成することはできないという課題があり、配線基板の製造工程が複雑になるという課題があった。
【０００７】
また、配線基板に半導体チップを搭載するキャビティを形成するため、キャビティを形成する部位に対応して窓あけした基板を積層して配線基板を製造する方法による場合は、基板を積層した際にキャビティの内側に下層の基板が押し込まれて湾曲した形状になること、またプリプレグを介して基板を積層する際にプリプレグの流れ性が不十分だと、積層した基板間に樹脂の未充填によって隙間が生じたり、プリプレグの流れ性が大きい場合にはキャビティ内に樹脂が滲み出てしまうという課題があった。
【０００８】
そこで、本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは、配線パターンを容易に高密度に形成することができ、容易に薄型に形成することができる半導体装置およびその製造方法を提供するにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明は次の構成を備える。
すなわち、配線基板に形成されたキャビティ内に半導体チップが樹脂により封止されて搭載された半導体装置において、前記配線基板がフィルドビアあるいは内層のパッドを介して層間で配線パターンが電気的に接続され、前記キャビティがザグリ加工されてキャビティ内面の半導体チップの搭載面に前記フィルドビアあるいは内層のパッド端面が露出し、該フィルドビアあるいは内層のパッドの端面と前記半導体チップとが電気的に接続されていることを特徴とする。
【００１０】
また、配線基板に形成されたキャビティ内に半導体チップが樹脂により封止されて搭載された半導体装置において、前記配線基板が、銅バンプ付き銅箔により配線パターンが形成されるとともに、銅バンプにより層間の配線パターンが電気的に接続して形成され、前記キャビティがザグリ加工され、キャビティ内面の半導体チップの搭載面に前記銅バンプの端面が露出して形成され、該銅バンプの端面と前記半導体チップとが電気的に接続されていることを特徴とする。
また、前記配線基板のキャビティが形成された面側の、前記キャビティが形成された領域を含む配線基板の全域が、配線パターンが形成されあるいは回路部品が搭載される回路領域として形成されていることを特徴とする。
また、前記銅バンプの端面と半導体チップとが、フリップチップ接続によって電気的に接続されていること、前記銅バンプの端面と半導体チップとがワイヤボンディング接続によって電気的に接続されていることを特徴とする。
【００１１】
また、半導体装置の製造方法において、プリプレグを介して銅バンプ付き銅箔を加圧および加熱して、銅バンプにより層間で配線パターンを電気的に接続した基板を形成し、基板の外面に露出する銅箔を所定パターンにエッチングすることにより、基板の外面に配線パターンを形成し、前記基板の一方の面側からザグリ加工を施して、半導体チップを搭載するキャビティを形成するとともに、キャビティの内面の半導体チップの搭載面に銅バンプの端面を露出させ、該銅バンプと半導体チップとを電気的に接続して、前記キャビティ内に半導体チップを搭載し、キャビティに樹脂を充填して半導体チップを封止することを特徴とする。
また、前記基板のキャビティを形成した面側の全域に所定のパターンで配線パターンを形成することを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、添付図面とともに詳細に説明する。図１、２は本発明に係る半導体装置の製造方法を示す説明図である。
図１（ａ）は半導体装置を構成する配線基板のコア部分となる樹脂基板１０を示す。この樹脂基板１０は両面銅張り基板に貫通孔を形成し、貫通孔にスルーホールめっきを施して貫通孔に導体部１２を形成し、基板の両面の銅箔を所定のパターンにエッチングして基板の両面に配線パターン１４を形成して得られたものである。導体部１２はめっきによって貫通孔を充填するように形成してもよいし、貫通孔の内壁面に導体層を形成して、両面の配線パターン１４が電気的に接続されるようにしてもよい。
【００１３】
なお、実際の製造工程では多数個取り用の大判の樹脂基板をワークとし、大判のワークに所要の加工を施して半導体装置を製造する。図１（ａ）では、説明上、多数個取り用の樹脂基板のうち個別の半導体装置となる一単位部分を示している。以下の図においても同様である。
【００１４】
図１（ｂ）は、樹脂基板１０の上層と下層に配線パターンを積層して形成する工程を示している。同図で１６、１８が配線パターンを形成するために用いる銅バンプ付き銅箔である。１６ａ、１６ｂが銅バンプ付き銅箔１６に一体に形成されている銅バンプ、１８ａが銅バンプ付き銅箔１８に一体に形成されている銅バンプである。銅バンプ１６ａ、１８ａは、樹脂基板１０に形成されている配線パターン１４の平面配置に位置合わせして形成され、銅バンプ１６ｂは基板に搭載される半導体チップの接続電極の平面配置に位置合わせして形成されている。
【００１５】
なお、本実施形態では半導体チップをフリップチップ接続によって銅バンプ１６ｂと電気的に接続するから、銅バンプ１６ｂは半導体チップの接続電極と同一の平面配置としているが、半導体チップと銅バンプ１６ｂとをワイヤボンディングによって電気的に接続する場合は、半導体チップとのボンディング位置に合わせて銅バンプ１６ｂの配置位置を設定する。
【００１６】
図１（ｂ）において、２０は銅バンプ付き銅箔１６、１８を樹脂基板１０に一体に接合するためのプリプレグである。銅バンプ付き銅箔１６、１８を、プリプレグ２０とともに樹脂基板１０を両面から挟むようにして加圧および加熱すると、銅バンプ付き銅箔１６の銅バンプ１６ａ、１８ａの頂部が、樹脂基板１０に形成されている配線パターン１４にくい込み、銅バンプ１６ａ、１８ａと配線パターン１４とが電気的に導通した状態で接合される。銅バンプ１６ａ、１８ａは頂部が細径に形成され、配線パターン１４にくい込んで電気的導通が確実になされるように形成されている。
そして、プリプレグが溶融して硬化することにより、銅バンプ１６ａ、１８ａが配線パターン１４にくい込んだ状態で銅バンプ付き銅箔１６、１８が樹脂基板１０に一体に接合される。図１（ｃ）に、銅バンプ付き銅箔１６、１８がプリプレグ２０を介して樹脂基板１０に接合された状態を示す。
【００１７】
図２（ａ）は、樹脂基板１０に銅バンプ付き銅箔１６、１８を接合した後、銅バンプ付き銅箔１６の銅箔と銅バンプ付き銅箔１８の銅箔を所定パターンにエッチングして配線パターン１７、１９を形成した状態を示す。
銅バンプ付き銅箔１６、１８は銅箔と銅バンプ１６ａ、１６ｂ、１８ａとがあらかじめ一体形成されているから、銅箔をエッチングして配線パターンを形成することによって銅バンプ１６ａ、１６ｂ、１８ａと電気的に接続した状態で配線パターン１７、１９を得ることができる。
【００１８】
図２（ｂ）は、半導体チップと接続する銅バンプ１６ｂが形成された側とは反対面側である基板の一方の面側から基板をザグリ加工して、半導体チップを搭載するキャビティ２２を形成した状態を示す。ザグリ加工ではザグリ加工用の切削刃を回転させながら基板の一方の面側から基板内に進入させ、プリプレグ２０、樹脂基板１０の所要部位を切削してキャビティ２２を形成する。
本実施形態では、基板の下面で起立形状に形成されている銅バンプ１６ｂの端面Ａが、キャビティ２２の内面の半導体チップを搭載する搭載面に露出するようにザグリ加工する。銅バンプ１６ｂの端面の高さ位置を切削刃により検知しながら、切削刃による切削位置を制御することによって、図のように基板の一方の面側でキャビティ２２が開口するように形成することができる。
【００１９】
ザグリ加工によってキャビティ２２を形成した後、銅バンプ１６ｂの露出している端面に、ニッケルめっき、金めっき等の所要のめっきを施し、大判のワークのまま各々のキャビティ２２に半導体チップ３０を搭載する。なお、大判のワークを個片に切断した後に、個々に半導体チップ３０を搭載してもよい。
図２（ｃ）は、半導体チップ３０の接続電極と銅バンプ１６ｂとを位置合わせして、フリップチップ接続によって半導体チップ３０を搭載し、その後、半導体チップ３０を樹脂２４によってアンダーフィルした状態を示す。図では樹脂２４によって半導体チップ３０の外面を封止するようにしているが、樹脂２４は少なくとも半導体チップ３０の接続電極と銅バンプ３０との接続部をアンダーフィルできればよく半導体チップ３０の外面部分まで完全に封止しなければならないものではない。
【００２０】
図３は、基板の配線パターン１９に外部接続端子２６を接合して実装可能な半導体装置を形成した状態を示す。図３に示す例はフェイスダウン型の半導体装置として形成した例である。もちろん、半導体装置はフェイスダウン型に限るものではない。
銅バンプ１６ａ、１８ａが層間で配線パターンを電気的に接続するビアとして使用されており、銅バンプ１６ｂは半導体チップ３０と配線パターン１７とを電気的に接続するビアとして使用されている。
本実施形態の半導体装置は樹脂基板１０をコア部分とし、銅バンプ付き銅箔１６、１８を利用して形成されたものであり、厚さ０．３〜０．５ｍｍ程度のきわめて薄型の半導体装置として得られる。
【００２１】
上記実施形態の半導体装置は半導体チップ３０をフリップチップ接続によって搭載した例であるが、図４は半導体チップ３０をワイヤボンディング接続によって搭載した例を示す。２８がボンディングワイヤである。半導体チップ３０をワイヤボンディング接続によって搭載する場合は、キャビティ２２内で半導体チップ３０を搭載する位置から銅バンプ１６ｂを若干偏位させて配置した銅バンプ付き銅箔を使用するようにすればよい。銅バンプ付き銅箔１６としてサーマルビアとして利用する銅バンプ１６ｃを形成したものを使用してもよい。銅バンプ１６ｃについてもザグリ加工により端面を露出させることで、好適なサーマルビアとして利用することができる。
【００２２】
上述したように、本発明に係る半導体装置の製造方法においては、樹脂基板１０と銅バンプ付き銅箔１６、１８を利用して配線基板を形成した後、ザグリ加工によって半導体チップ３０を搭載するキャビティ２２を形成している。このようにザグリ加工によってキャビティ２２を形成する方法による場合は、配線層を積層して形成する工程で基板が反ったりせず、基板を変形させずに製造できることから、薄型の半導体装置を製造する方法としてきわめて有効である。
また、ザグリ加工による場合は、キャビティ２２を形成する際にキャビティの深さ位置を正確に加工することが可能であり、薄型のパッケージであってもキャビティを容易に正確に加工できるという利点がある。
【００２３】
とくに、本実施形態では、樹脂基板１０と銅バンプ付き銅箔１６、１８を組み合わせて配線基板を形成しているから、従来のビルドアップ法等によって配線パターンを積層して基板を作成する方法と比較して薄型の基板を容易に形成することができるという利点がある。銅バンプ付き銅箔を利用して配線基板を作成する方法の場合は、ビルドアップ法による場合のように絶縁層にレーザ加工を施してビア穴を形成したり、基板にめっきを施して導体層を形成したりする工程が不要になるからである。
【００２４】
また、銅バンプ付き銅箔では銅バンプをきわめて小径に形成することが可能であるから、フリップチップ接続における電極配置、ワイヤボンディング接続のボンディング部の配置に合わせて銅バンプを形成することは容易である。銅バンプ付き銅箔を使用して配線基板を形成した場合は、銅バンプが層間で配線パターンを電気的に接続するビアとして利用されることと、銅バンプの端面を露出させるようにザグリ加工するだけで銅バンプの端面が半導体チップとの接続部に形成することができるという利点がある。銅バンプはフィルドビアと同様に端面の全域が導体となっているから、ザグリ加工によって露出する端面の全体が接続用の端子部として利用できるからである。
【００２５】
図３、４に示す半導体装置において配線基板の半導体チップ３０を搭載した面側については、キャビティ２２を形成した領域を除いた領域に配線パターン１９が形成されている。半導体チップ３０は樹脂２４によって完全に封止されているから、半導体チップ３０を搭載した面側についてはキャビティ２２を形成した領域を含めてその全面を配線パターンを形成する領域として利用することが可能である。
【００２６】
図５は、キャビティ２２を形成した領域を含めて基板の全面を配線パターンを形成する領域として利用する半導体装置の製造例を示す。
図５（ａ）は、基板にザグリ加工を施して形成したキャビティに半導体チップ３０をフリップチップ接続によって搭載し、半導体チップ３０を樹脂２４によって封止した基板４０に、プリプレグ３２を介して銅バンプ付き銅箔３４を接合する工程を示す。この製造方法の場合には、基板４０に銅バンプ付き銅箔３４を接合するようにするからキャビティ２２を樹脂２４によって充填するようにしておくのがよい。銅バンプ付き銅箔３４には基板４０の一方の端面に形成されている配線パターン１９と位置合わせして銅バンプ３４ａが形成されている。
【００２７】
図５（ｂ）は、プリプレグ３２および銅バンプ付き銅箔３４を基板４０に対して加圧および加熱し、プリプレグ３２を介して銅バンプ付き銅箔３４を基板４０に接合した状態を示す。
図５（ｃ）は、銅バンプ付き銅箔３４の銅箔３４ｂを所定パターンにエッチングして基板４０の一方の面に配線パターン３６を形成した状態を示す。銅箔３４をエッチングすることにより、基板４０の一方の面の全域を配線パターン３６を形成する領域とした半導体装置を得ることができる。
【００２８】
このように、半導体チップ３０を搭載した面側でキャビティ２２を形成した領域を含む基板の全域を配線パターンを形成する領域とすることにより、基板内で配線パターンを引き回すことが容易に可能となり、基板の外面上に回路部品を搭載するといった複合化が可能となる。これによって、基板内に半導体チップ３０が埋設するようにして搭載され、より複合機能を備えた半導体装置として提供することが可能となる。
【００２９】
上記実施形態では、一つのパッケージに一つの半導体チップ３０を搭載した例を示したが、一つのパッケージに複数の半導体チップを搭載するように形成することももちろん可能であり、これによってより複合化された半導体装置として提供することが可能となる。また、半導体装置にキャパシタや抵抗等の回路部品を搭載することによって、さらに複合機能を備えた半導体装置とすることができる。
一つの半導体装置内に複数の半導体チップや回路部品を搭載する方法としては、一つのキャビティ内に複数の半導体チップや回路部品を搭載する方法も可能であるし、一つの半導体装置内にザグリ加工によって複数のキャビティを形成し、各々のキャビティに一または複数の半導体チップを搭載するといった方法も可能である。
【００３０】
また、図６は配線基板のコアに樹脂基板１０を使用せず、銅バンプ付き銅箔のみを用いて配線基板を形成する例を示す。
図６（ａ）は、プリプレグ２０を銅バンプ１１ａが形成された銅バンプ付き銅箔１１と銅箔１１ｂとにより挟む配置とし、加圧および加熱して基板のコア部分を形成する工程を示す。プリプレグ２０を介して銅バンプ付き銅箔１１と銅箔１１ｂとを一体化した後、銅バンプ付き銅箔１１の銅箔部分と銅箔１１ｂとを所定のパターンにエッチングして配線パターン１１ｃ、１１ｄを形成してコアとする。
【００３１】
図６（ｂ）は、銅バンプ付き銅箔１１を用いて形成したコア部分の両面に、図１（ｂ）に示すと同様に、プリプレグ２０を介して銅バンプ付き銅箔１６、１８を加圧および加熱して圧着する工程を示す。
図６（ｃ）は、プリプレグ２０を介して銅バンプ付き銅箔１６、１８が一体的に接合された基板を示す。
図６（ｄ）は、ザグリ加工により基板にキャビティ２２を形成するとともに、銅バンプ１６ｂの端面を露出させ、半導体チップ３０をフリップチップ接続により搭載し、樹脂２４により半導体チップ３０を封止した状態を示す。このように、樹脂基板を使用せず、銅バンプ付き銅箔のみを用いて基板を形成することも可能である。
【００３２】
前述したように、本発明に係る半導体装置の製造方法においては、多数個取り用の大判の基板をワークとして製造することによって、効率的な製造が可能となる。大判の銅バンプ付き銅箔およびプリプレグを使用し、銅バンプ付き銅箔を位置合わせするようにして加圧および加熱して大判の基板を形成し、ザグリ加工を施して半導体チップ３０を搭載するキャビティを形成すると同時に半導体チップ３０と電気的に接続する接続部を形成することにより、きわめて効率的に半導体装置を製造することが可能となる。
【００３３】
なお、上記実施形態においては銅バンプ付き銅箔の好適利用例として、ザグリ加工を適用して半導体チップあるいはキャパシタ、抵抗等の回路部品を基板内に内蔵した半導体装置の製造方法について説明した。銅バンプ付き銅箔は銅バンプが層間で配線パターン等を電気的に接続する導体（ビア）として有効に使用できること、ザグリ加工した際に銅バンプの端面全体が導体として露出することでフリップチップ接続の端子として好適に利用できるという利点がある。このことは、銅バンプ付き銅箔に限らず、層間の電気的接続に使用するビアをフィルドビアとして形成した場合も、同様に本発明の半導体装置の製造方法を適用することができる。フィルドビアはたとえばめっきよってビア穴を充填する、銅あるいは銀ペーストによって形成するといった方法によって形成できる。
【００３４】
なお、フィルドビアによる場合の他に、図７（ａ）に示すように、内層にパッド状に配線パターン５０を設けた積層板に対して、積層板の下面側からレーザ加工によってビア穴を形成し、めっきによりビア穴の内面に導体層を形成してビア形成した後、積層板の上面側からザグリ加工を施して半導体チップ等を収納するキャビティ５２を形成する（図７（ｂ））ようにすることも可能である。ザグリ加工によってキャビティ５２の底面に配線パターン５０が露出し配線パターン５０はビア５４を介して基板の外面に形成される接続部と電気的に接続する。キャビティ５２に半導体チップあるいは回路基板等を搭載した後、プリプレグを積層してキャビティ５２を充填し、ビア５４の凹部を充填する。なお、内層のパッド用の配線パターン５０を形成せず、ビア穴を形成してビア穴の内面にめっきを施した後、ビア穴の凹部をプリプレグにより充填し、ザグリ加工によりキャビティ５２の内定面にビアの端面を露出させるようにしてパッケージを形成することもできる。
【００３５】
上述したように、フリップチップ接続によって半導体チップを搭載する場合のように実装用の接続部がきわめて微小間隔で多数個存在するような場合には、接続部分ではんだが他の接続パターンに付着して短絡するといった問題を確実に回避する必要がある。削り出し加工によってこれらの接続部分を露出させるようにすることは可能であるが、他のパターンとの短絡を防止する方法としては、接続端面のみが露出する形態、すなわち上述したように銅バンプあるいはフィルドビア等の端面を露出させるようにザグリ加工する方法はきわめて有効である。本発明は銅バンプによって層間を接続する場合に限らず、上述したように、フィルドビアあるいは内層のパッドを設けたパッケージを形成する場合にも適用することが可能である。
【００３６】
【発明の効果】
本発明に係る半導体装置およびその製造方法によれば、配線基板に半導体チップを埋設するようにして搭載した製品としてきわめて薄型でコンパクトな製品として提供することができる。とくに、銅バンプ付き銅箔を利用することによって、層間で配線パターンを容易に電気的に接続して構成することができ、複合機能を備えた半導体装置としても提供することができる等の著効を奏する。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法を示す説明図である。
【図２】本発明に係る半導体装置の製造方法を示す説明図である。
【図３】外部接続端子を接合した状態の半導体装置の断面図である。
【図４】半導体装置の他の実施形態を示す断面図である。
【図５】半導体装置の他の製造方法を示す説明図である。
【図６】半導体装置のさらに他の製造方法を示す説明図である。
【図７】半導体装置のさらに他の製造方法を示す説明図である。
【符号の説明】
１０  樹脂基板
１１  銅バンプ付き銅箔
１２  導体部
１４、１７、１９、３６  配線パターン
１６、１８、３４  銅バンプ付き銅箔
１６ａ、１６ｂ、１６ｃ、１８ａ  銅バンプ
２０、３０、３２  プリプレグ
２２  キャビティ
２４  樹脂
２６  外部接続端子
３０  半導体チップ
４０  基板
５０  配線パターン
５２  キャビティ
【図１】
2004319848.tif 000003
【図２】
2004319848.tif 000004
【図３】
2004319848.tif 000005
【図４】
2004319848.tif 000006
【図５】
2004319848.tif 000007
【図６】
2004319848.tif 000008
【図７】
2004319848.tif 000009