(57)【要約】【課題】回路基板サイズの縮小及びコストダウンを図る。【解決手段】フルブリッジ結合方式による電流共振形コンバータに対して、部分共振電圧回路を組み合わせた複合共振形コンバータとして他励式の構成とする。そのうえで、スイッチング素子をスイッチング駆動するのにあたり、１つのコントロールＩＣ２によりハイサイド用の第１のドライブ信号と、ローサイド用の第２のドライブ信号とを出力させる。そして、第１のドライブ信号を利用して、スイッチング素子Ｑ１，Ｑ４をスイッチング駆動する。また、第２のドライブ信号を利用して、スイッチング素子Ｑ２，Ｑ３をスイッチング駆動するように構成する。【選択図】　　　　図１
2004072918.tif 000002
【特許請求の範囲】
【請求項１】
ハイサイドのスイッチング素子と、ローサイドのスイッチング素子とをハーフブリッジ結合して形成される第１のハーフブリッジ回路と、第２のハーフブリッジ回路を備え、これら第１のハーフブリッジ回路と第２のハーフブリッジ回路とを、直流入力電圧と一次側アース間に対して並列に接続することで形成される、フルブリッジ結合のスイッチング手段と、
上記スイッチング素子をスイッチング駆動するスイッチング駆動手段と、
少なくとも、上記スイッチング手段のスイッチング動作により得られるスイッチング出力が供給される一次巻線と、該一次巻線に得られたスイッチング出力としての交番電圧が励起される二次巻線とを巻装して形成される絶縁コンバータトランスと、
少なくとも、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分と、上記一次巻線に直列接続された一次側直列共振コンデンサのキャパシタンスとによって形成され、上記スイッチング手段の動作を電流共振形とする一次側直列共振回路と、
上記各ハーフブリッジ回路を形成する２つのスイッチング素子のうち、一方のスイッチング素子に対して並列接続された部分電圧共振コンデンサのキャパシタンスと、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分によって形成され、上記各スイッチング素子がターンオン及びターンオフするタイミングに応じてのみ電圧共振動作が得られる一次側部分電圧共振回路と、
上記絶縁コンバータトランスの二次巻線に得られる交番電圧を入力して、整流動作を行うことで二次側直流出力電圧を生成するように構成された直流出力電圧生成手段と、
上記二次側直流出力電圧のレベルに応じて上記スイッチング駆動手段を制御して、上記スイッチング手段のスイッチング周波数を可変することで、二次側直流出力電圧に対する定電圧制御を行うように構成された定電圧制御手段とを備え、
上記スイッチング駆動手段は、
上記各スイッチング素子をスイッチング駆動するためのドライブ信号として、互いに１８０°の位相差を有するとされる波形による、所要の周波数に応じた第１のドライブ信号と第２のドライブ信号を生成して出力するドライブ信号生成回路と、
上記第１のドライブ信号に基づいて、上記第１のハーフブリッジ回路のハイサイドのスイッチング素子と、上記第２のハーフブリッジ回路のローサイドのスイッチング素子が同じオン／オフタイミングとなるようにスイッチング駆動する、第１の駆動回路と、
上記第２のドライブ信号に基づいて、上記第１のハーフブリッジ回路のローサイドのスイッチング素子と、上記第２のハーフブリッジ回路のハイサイドのスイッチング素子が同じオン／オフタイミングとなるようにスイッチング駆動する、第２の駆動回路と、
備えることを特徴とするスイッチング電源回路。
【請求項２】
上記第１の駆動回路は、
一次巻線と二次巻線が巻装された第１のドライブトランスを備えると共に、
上記第１のドライブ信号によって、上記第１のハーフブリッジ回路のハイサイドのスイッチング素子をスイッチング駆動すると共に、上記第１のドライブ信号を上記第１のドライブトランスの一次巻線に対して供給し、この第１のドライブトランスの二次巻線に伝達された上記第１のドライブ信号によって、上記第２のハーフブリッジ回路のローサイドのスイッチング素子がスイッチング駆動されるように構成され、
上記第２の駆動回路は、
一次巻線と二次巻線が巻装された第２のドライブトランスを備えると共に、
上記第２のドライブ信号によって、上記第１のハーフブリッジ回路のローサイドのスイッチング素子をスイッチング駆動すると共に、上記第２のドライブ信号を上記第２のドライブトランスの一次巻線に対して供給し、この第２のドライブトランスの二次巻線に伝達された上記第２のドライブ信号によって、上記第２のハーフブリッジ回路のハイサイドのスイッチング素子がスイッチング駆動されるように構成されている、
ことを特徴とする請求項１に記載のスイッチング電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、各種電子機器に電源として備えられるスイッチング電源回路に関するものである。
【０００２】
【従来の技術】
スイッチング電源回路として、例えばフライバックコンバータやフォワードコンバータなどの形式のスイッチングコンバータを採用したものが広く知られている。これらのスイッチングコンバータはスイッチング動作波形が矩形波状であることから、スイッチングノイズの抑制には限界がある。また、その動作特性上、電力変換効率の向上にも限界があることがわかっている。
そこで、先に本出願人により、各種共振形コンバータによるスイッチング電源回路が各種提案されている。共振形コンバータは容易に高電力変換効率が得られると共に、スイッチング動作波形が正弦波状となることで低ノイズが実現される。また、比較的少数の部品点数により構成することができるというメリットも有している。
【０００３】
図６は、先に本出願人により提案された発明に基づいて構成することのできるスイッチング電源回路の一例を示す回路図である。この電源回路には他励式の電流共振形コンバータが採用されている。
この図に示す電源回路においては、商用交流電源ＡＣに対して、ブリッジ整流回路Ｄｉ及び平滑コンデンサＣｉからなる全波整流平滑回路が接続されており、交流入力電圧ＶＡＣの等倍のレベルに対応する整流平滑電圧Ｅｉを生成する。
【０００４】
この図において、上記整流平滑電圧Ｅｉを入力してスイッチングを行うスイッチングコンバータは、フルブリッジ結合方式による他励式の電流共振形コンバータとされている。
このため、この図に示す電流共振形コンバータとしては、図のように４つのスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４をフルブリッジ結合方式によって接続している。つまり、スイッチング素子［Ｑ１，Ｑ２］［Ｑ３，Ｑ４］の組を、それぞれハイサイド／ローサイドの関係により直列に接続したハーフブリッジ回路として形成する。そのうえで、これらハーフブリッジ回路であるスイッチング素子［Ｑ１，Ｑ２］［Ｑ３，Ｑ４］の組を、それぞれ直流入力電圧（Ｅｉ）と一次側アース間に並列に挿入するようにして設けている。
【０００５】
この場合、駆動方式が他励式とされるのに対応して、上記スイッチング素子Ｑ１〜Ｑ４には、ＭＯＳ−ＦＥＴが採用されている。なお、例えばＭＯＳ−ＦＥＴの他に、ＩＧＢＴなどが採用されてもよい。
また、スイッチング素子Ｑ１のドレイン−ソース間に対しては、図示する方向にクランプダイオードＤＤ１が接続される。同様にして、スイッチング素子Ｑ２〜Ｑ４に対しても、クランプダイオードＤＤ２〜ＤＤ４が接続される。
また、スイッチング素子Ｑ１のゲート−ソース間に対しては、抵抗Ｒ１２が並列に接続される。同様にして、スイッチング素子Ｑ２〜Ｑ４のゲート−ソース間に対しては、抵抗Ｒ２２，Ｒ３２，Ｒ４２が並列に接続される。
【０００６】
また、スイッチング素子Ｑ２，Ｑ４のドレイン−ソース間に対しては、それぞれ並列に、部分共振コンデンサＣｐ１，Ｃｐ２が接続されている。
部分共振コンデンサＣｐ１，Ｃｐ２のキャパシタンスと、絶縁コンバータトランスＰＩＴの一次巻線Ｎ１の漏洩インダクタンス成分Ｌ１によっては、それぞれ並列共振回路（部分電圧共振回路）を形成する。
そして、このようにして、部分電圧共振回路が形成されることによっては、スイッチング素子Ｑ１〜Ｑ４がターンオン／ターンオフする短期間にのみ電圧共振する部分電圧共振動作が得られる。
なお、スイッチング素子Ｑ１〜Ｑ４をスイッチング駆動するための構成については後述する。
【０００７】
絶縁コンバータトランスＰＩＴはスイッチング素子Ｑ１〜Ｑ４のスイッチング出力を二次側に伝送する。
絶縁コンバータトランスＰＩＴの構造としては、ここでの図示は省略するが、例えばＥＥ型コアに対して、一次巻線Ｎ１及び二次巻線Ｎ２を、一次側と二次側とに対応して形成された分割領域の各々に巻装して構成される。また、この場合には、図６に示すようにして、一次側には三次巻線Ｎ３も巻装される。
【０００８】
この絶縁コンバータトランスＰＩＴの一次巻線Ｎ１の一端は、直列共振コンデンサＣ１を介してスイッチング素子Ｑ１のソースとスイッチング素子Ｑ２のドレインの接続に接続される。また一次巻線Ｎ１の他端は、スイッチング素子Ｑ３のソースとスイッチング素子Ｑ４のドレインの接点に接続される。
フルブリッジ結合方式では、後述するようにして、スイッチング素子［Ｑ１，Ｑ４］の組と、スイッチング素子［Ｑ２，Ｑ３］の組が交互にスイッチング動作するが、一次巻線Ｎ１が上記のようにして接続されていることで、この一次巻線Ｎ１にスイッチング出力が得られるようにされる。
【０００９】
そして、上記直列共振コンデンサＣ１のキャパシタンスと、一次巻線Ｎ１のインダクタンス成分Ｌ１を含む絶縁コンバータトランスＰＩＴの漏洩インダクタンス成分（Ｌ１）により一次側スイッチングコンバータの動作を電流共振形とするための一次側直列共振回路を形成している。
このようにして、この図に示す一次側スイッチングコンバータとしては、電流共振形としての動作と、前述した部分電圧共振動作とが複合的に得られていることになる。
なお、本明細書では、このようにして一次側スイッチングコンバータを共振形とする共振動作に加えて、部分電圧共振動作などの共振動作が複合的に得られるように構成されたスイッチングコンバータについて、複合共振形コンバータともいうことにする。
【００１０】
また、絶縁コンバータトランスＰＩＴにおいて、一次側に巻装される三次巻線Ｎ３に対しては、図示するようにして、ダイオードＤ４及びコンデンサＣ４から成る半波整流回路が接続されている。この半波整流回路によって得られた低圧の直流電圧は、後述するコントロールＩＣ１１、及びドライブＩＣ１２，１３の電源入力端子Ｖｃｃに対して、動作電源として供給される。
なお、コントロールＩＣ１１、及びドライブＩＣ１２，１３の電源入力端子Ｖｃｃは、起動抵抗Ｒｓを介して整流平滑電圧Ｅｉのラインに対しても接続されている。これにより、電源回路の起動時においては、コントロールＩＣ１１、及びドライブＩＣ１２，１３は、整流平滑電圧Ｅｉのラインに得られる直流電圧を起動抵抗Ｒｓを介して入力して動作を開始するようにされる。
【００１１】
絶縁コンバータトランスＰＩＴの二次巻線Ｎ２に対しては、二次側アースに接続されるセンタータップが設けられる。そのうえで、図示するようにして、二次巻線Ｎ２に対して、２本の整流ダイオードＤＯ１，ＤＯ２、及び平滑コンデンサＣｏを接続することで、両波整流回路が形成される。この両波整流回路が、二次巻線Ｎ２に励起された交番電圧について全波整流動作を行うことによって、平滑コンデンサＣＯの両端に二次側直流出力電圧ＥＯが得られる。
二次側直流出力電圧ＥＯは、図示しない負荷に対して供給される。さらに、この二次側直流出力電圧ＥＯは、図示するように制御回路１のための検出電圧としても分岐して入力される。
【００１２】
そして、この場合のようにして、フルブリッジ結合方式による電流共振形コンバータを他励式によってスイッチング駆動するためには、図示するように、コントロールＩＣ１１と、２つのドライブＩＣ１２，１３との３つのＩＣを設けるようにされる。これらコントロールＩＣ１１と、ドライブＩＣ１２，１３は、例えばバイポーラトランジスタにより構成される汎用のアナログＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）とされる。
【００１３】
コントロールＩＣ１１は、発振回路、発振周波数を可変制御する制御回路、及び保護回路を備えて構成される。そして、後述するようにしてドライブ１Ｃ１２，１３によってスイッチング駆動されるスイッチング素子Ｑ１〜Ｑ４のスイッチング周波数を可変制御することで、スイッチング周波数制御方式によって二次側直流出力の安定化を図るようにされている。
【００１４】
制御回路１は、二次側直流出力電圧ＥＯのレベル変化に応じて、そのレベルを変化させた出力（制御出力）を、フォトカプラ１０を介してコントロールＩＣ１３の制御入力端子Ｃｎｔに対して出力する。確認のために述べておくと、フォトカプラ１０は、二次側にある制御回路１と、一次側にあるコントロールＩＣ１０とを直流的に絶縁するために設けられている。
【００１５】
コントロールＩＣ１１では、内部に備える発振回路により発振信号を生成して出力端子Ｖｏから出力する。また、この発振回路により生成される発振信号は、内部の制御回路によって、入力端子Ｃｎｔに入力された制御出力に基づいて、その発振周波数を可変される。つまり、出力端子Ｖｏからは、制御回路１から入力端子Ｃｎｔに入力された制御出力に基づいて周波数が可変された発振信号が出力されることになる。この出力端子Ｖｏから出力される発振信号は、コントロールＩＣ１２，１３の各発振信号入力端子Ｖｃに入力される。
【００１６】
また、この図において、そのための回路は示していないが、コントロールＩＣ１１では、電源回路における所定部位の過電流又は過電圧状態を検出したのに応じて、例えば発振信号の出力を停止してスイッチング動作を停止させるなど、所要の保護動作が得られるようにも動作する。
【００１７】
ドライブＩＣ１２は、一方のハーフブリッジ回路であるスイッチング素子Ｑ１，Ｑ２をスイッチング駆動するために設けられる。
ドライブＩＣ１２のドライブ信号出力端子ＶＧＨは、抵抗Ｒ１１を介して、ハイサイド側のスイッチング素子Ｑ１のゲートに対して接続される。また、ドライブ信号出力端子ＶＧＬは、抵抗Ｒ２１を介してローサイド側のスイッチング素子Ｑ２のゲートに対して接続される。また、端子Ｖｓは、スイッチング素子Ｑ１のソースとスイッチング素子Ｑ２のドレインとの間に接続される。
また、ドライブＩＣ１２に対しては、ハイサイドのスイッチング素子Ｑ１を適正なドライブ信号レベル（ゲート電圧レベル）により駆動するために、コンデンサＣｂ１、ダイオードＤＢＳ１、及びコンデンサＣＢＳ１から成るブートストラップ回路が接続される。
このブートストラップ回路は、図示するようにして、コンデンサＣｂ１の端部をゲート−ソース間抵抗Ｒ１２を介してスイッチング素子Ｑ１のゲートと接続し、コンデンサＣＢＳ１の端部側を一次側アース間に接続している。また、コンデンサＣｂ１とダイオードＤＢＳ１のカソードとの接続点を端子Ｖｂと接続している。また、ダイオードＤＢＳ１のアノードとコンデンサＣＢＳ１との接続点を端子Ｖｃ２と接続している。
また、アース端子Ｅは、一次側アース間に対して接続される。
【００１８】
そして、このドライブＩＣ１２では、発振信号入力端子Ｖｃに入力された発振信号を利用して、この入力された発振信号の発振周波数に応じた周期による、スイッチング素子Ｑ１，Ｑ２のためのドライブ信号（ゲート電圧）を生成する。そして、このドライブ信号を、それぞれ、ドライブ信号出力端子ＶＧＨ，ＶＧＬから出力する。
【００１９】
また、ドライブＩＣ１３は、他方のハーフブリッジ回路であるスイッチング素子Ｑ３，Ｑ４をスイッチング駆動するために設けられる。
ドライブＩＣ１３のドライブ信号出力端子ＶＧＨは、抵抗Ｒ３１を介して、ハイサイド側のスイッチング素子Ｑ３のゲートに対して接続される。ドライブ信号出力端子ＶＧＬは、抵抗Ｒ４１を介してローサイド側のスイッチング素子Ｑ４のゲートに対して接続される。また、端子Ｖｓは、スイッチング素子Ｑ３のソースとスイッチング素子Ｑ４のドレインとの間に接続される。
また、この場合にも、ドライブＩＣ１３に対して、ハイサイドのスイッチング素子Ｑ３を適正なドライブ信号レベル（ゲート電圧レベル）により駆動するために、コンデンサＣｂ２、ダイオードＤＢＳ２、及びコンデンサＣＢＳ２から成るブートストラップ回路が接続される。
【００２０】
そして、ドライブＩＣ１３においても、発振信号入力端子Ｖｃに入力された発振信号発振信号の発振周波数に応じた周期による、スイッチング素子Ｑ１，Ｑ２のためのドライブ信号（ゲート電圧）を生成する。そして、このドライブ信号を、それぞれ、ドライブ信号出力端子ＶＧＨ，ＶＧＬから出力する。
【００２１】
ここで、図７により、上記ドライブＩＣ１２，１３から出力されるドライブ信号により駆動されるスイッチング素子Ｑ１〜Ｑ４のスイッチング動作のタイミングについて説明する。
ドライブＩＣ１２のドライブ信号出力端子ＶＧＨからは、図７（ａ）に示す波形に対応するドライブ信号（ゲート電圧）が出力される。これにより、スイッチング素子Ｑ１のゲートには、この図７（ａ）に示す波形によるゲート−ソース間電圧ＶＧＳ（Ｑ１）が発生する。
また、ドライブＩＣ１２のドライブ信号出力端子ＶＧＬから出力されるドライブ信号によっては、図７（ｂ）に示す波形によるゲート−ソース間電圧ＶＧＳ（Ｑ２）が発生する。
【００２２】
また、ドライブＩＣ１３のドライブ信号出力端子ＶＧＨから出力されるドライブ信号によっては、図７（ｃ）に示す波形によるゲート−ソース間電圧ＶＧＳ（Ｑ３）が発生し、ドライブ信号出力端子ＶＧＬから出力されるドライブ信号によっては、図７（ｄ）に示す波形によるゲート−ソース間電圧ＶＧＳ（Ｑ４）が発生する。
【００２３】
なお、上記各ゲート−ソース間電圧ＶＧＳ（Ｑ１）〜ＶＧＳ（Ｑ４）としての正極パルスは、それぞれ、ドレイン−ソース間を導通させるためのゲート閾値（≒５Ｖ）以上とされる。そして、例えばスイッチング素子Ｑ１については、ゲート−ソース間電圧ＶＧＳ（Ｑ１）として正極パルスが出力される期間がオンとなる期間であり、０レベルとなっている期間がオフとなる期間となる。同様にして、スイッチング素子Ｑ２〜Ｑ４についても、ゲート−ソース間電圧ＶＧＳ（Ｑ２）〜ＶＧＳ（Ｑ４）として正極パルスが出力される期間がオンとなる期間であり、０レベルとなっている期間がオフとなる期間となる。
【００２４】
そして、先ずは、図７（ａ）（ｂ）を比較して分かるように、ドライブＩＣ１２によってスイッチング駆動されるスイッチング素子Ｑ１，Ｑ２については、交互にオン／オフするタイミングとなるようにして、スイッチング動作を行う。
つまり、ドライブＩＣ１２のドライブ信号出力端子ＶＧＨ，ＶＧＬから出力されるドライブ信号は、図７（ａ）（ｂ）に示す波形に対応して、互いに１８０°の位相差を有するようにして生成されるものである。
【００２５】
また、ドライブＩＣ１２のドライブ信号出力端子ＶＧＨ，ＶＧＬから出力されるドライブ信号は、図に示す期間ｔｄが形成されるようにして、パルス幅が調整されている。
つまり、スイッチング素子Ｑ１がターンオフして、スイッチング素子Ｑ２がターンオンするまでの間と、スイッチング素子Ｑ２がターンオフして、スイッチング素子Ｑ１がターンオンするまでの間とにおいて、期間ｔｄとしての一定期間のデッドタイムが形成されるようにしているものである。このデッドタイムは、前述した部分電圧共振動作として、スイッチング素子Ｑ１〜Ｑ４がターンオン／ターンオフするタイミングでの短時間において、部分共振コンデンサＣｐ１，Ｃｐ２における充放電の動作が確実に得られるようにすることを目的としているものである。
【００２６】
また、図７（ｃ）（ｄ）を比較して分かるように、スイッチング素子Ｑ３，Ｑ４についても、ドライブＩＣ１３によって交互にオン／オフするタイミングとなるようにしてスイッチング駆動される。また、スイッチング素子Ｑ３，Ｑ４がターンオン／ターンオフするタイミングにおいても、部分電圧共振動作のための期間ｔｄとしてのデッドタイムが形成されるように、正極パルスの幅が設定されていることが分かる。
【００２７】
そして、図７（ａ）（ｂ）（ｃ）（ｄ）を比較して分かるように、スイッチング素子Ｑ１〜Ｑ４は、同じスイッチング周波数によってスイッチング動作を行うようにされたうえで、スイッチング素子［Ｑ１，Ｑ４］の組とスイッチング素子［Ｑ２，Ｑ３］の組とが、それぞれ同じタイミングでオン／オフするようにされている。
【００２８】
つまり、フルブリッジ結合方式の電流共振形コンバータのスイッチング動作としては、スイッチング素子［Ｑ１，Ｑ４］の組とスイッチング素子［Ｑ２，Ｑ３］の組が交互にオン／オフ動作を行うようにされているものである。このようにして、平滑コンデンサＣｉの両端電圧（整流平滑電圧Ｅｉ）を直流入力電圧として、スイッチング素子［Ｑ１，Ｑ４］及び［Ｑ２，Ｑ３］の組が交互にオン／オフを繰り返すと共に、一次側直列共振回（Ｃ１−Ｎ１）によって電流共振形としての動作が得られることで、絶縁コンバータトランスの一次側巻線Ｎ１に共振電流波形に近いドライブ電流を供給することになる。そして、これに応じて一次巻線Ｎ１に発生する交番電圧が二次巻線Ｎ２に励起されるようにして伝達され、さらに、二次巻線Ｎ２に接続された整流回路によって、二次側直流出力電圧Ｅｏが得られることになる。
【００２９】
そして、前述したように、制御回路１から出力される制御出力に応じて、コントロールＩＣ１１からは、二次側直流出力電圧Ｅｏのレベル変化に応じて、その発振周波数が可変された発振信号が、ドライブＩＣ１２，１３の各発振信号入力端子Ｖｃに入力されることになる。
これにより、スイッチング素子Ｑ１〜Ｑ４のスイッチング動作としては、上記図７に示したゲート−ソース間電圧ＶＧＳに対応するオン／オフタイミングを維持した上で、二次側直流出力電圧Ｅｏのレベル変化に応じてスイッチング周波数が可変制御されることになる。このようにしてスイッチング周波数が可変制御されることで、一次側から二次側に電力伝送する際における共振インピーダンスが変化することになるが、この結果、二次側直流出力電圧Ｅｏが所定レベルで安定化するようにして定電圧制御が行われることになる。
なお、この図６に示す電源回路は、例えば、交流入力電圧ＶＡＣ＝８５Ｖ〜１４４Ｖ、負荷電力Ｐｏ＝３００Ｗ〜０Ｗの変動範囲に対応して、二次側直流出力電圧Ｅｏ＝２００Ｖで安定化させるという条件に対応して構成されている。
【００３０】
また、図８の波形図により、上記図６に示した電源回路における要部の動作を、スイッチング周期により示す。ここでは、スイッチング素子［Ｑ２，Ｑ３］の組のスイッチング動作に対応した動作が示されている。
スイッチング素子Ｑ２，Ｑ３は、期間ｔ１においてオンとなり、期間ｔ２においてオフとなるように動作する。そして、オンとなる期間ｔ１においては、図８（ｂ）に示すようにして、スイッチング素子Ｑ２／／クランプダイオードＤＤ２から成るスイッチング回路にスイッチング電流ＩＱ２が流れる。同様の波形により、スイッチング素子Ｑ３／／クランプダイオードＤＤ３から成るスイッチング回路にも、スイッチング電流ＩＱ３が流れる。また、スイッチング電流ＩＱ２，ＩＱ３は、オフとなる期間ｔ１においては、０レベルとなる。
また、スイッチング素子Ｑ２，Ｑ３のオン／オフ動作に応じた、ドレイン−ソース間電圧ＶＱ２，ＶＱ３は、図８（ａ）に示すようにして、オンとなる期間ｔ１では０レベルで、オフとなる期間ｔ２では、所定の正極性のパルスが得られる波形となる。
【００３１】
なお、他方のスイッチング素子［Ｑ１，Ｑ４］の組のスイッチング動作に応じては、上記図８（ａ）（ｂ）に対して１８０°の位相差を有した上で同一波形となる、スイッチング電流及びドレイン−ソース間電圧波形が得られることとなる。
【００３２】
そして、上記のようにしてスイッチング素子Ｑ１〜Ｑ４がスイッチング動作を行うことで、一次巻線Ｎ１には、スイッチング素子Ｑ１〜Ｑ４のスイッチング電流が流れることになる。これにより、一次巻線Ｎ１に流れる一次巻線電流Ｉ１としては、図８（ｅ）に示す波形が得られることになる。
また、一次巻線Ｎ１の両端には、図８（ｃ）に示すようにしてスイッチング周期に応じて、正極性と負極性とで反転する波形による一次巻線電圧Ｖ１が得られることになる。
【００３３】
また、二次側の動作として、二次巻線Ｎ２の整流ダイオードＤＯ１側の端部とセンタータップ間には、図８（ｂ）に示す波形による交番電圧としての二次巻線電圧Ｖ２が得られる。そして、センタータップから二次巻線Ｎ２に流れる整流電流ＩＤは、図示するようにして、期間ｔ１、ｔ２ごとに正極性として現れる。この整流電流ＩＤは、期間ｔ１においては整流ダイオードＤＯ２に流れ、期間ｔ２においては整流ダイオードＤＯ１に流れるものとなる。
【００３４】
【発明が解決しようとする課題】
これまでの説明からも分かるように、上記図６に示した他励式のフルブリッジ結合方式による電流共振形コンバータでは、４石のスイッチング素子をスイッチング周波数制御方式によりスイッチング駆動している。そして、このために、発振、制御、保護回路系を内蔵した１つのコントロールＩＣ１１と、２つの電流共振形コンバータドライブ用のドライブＩＣ１２，１３とを組み合わせて使用するようにしている。
このようにして３つのＩＣが必要なのは、汎用のドライブＩＣとしては、ハイサイドとローサイドの２つで一組のスイッチング素子を駆動する構成を採っていることに依る。つまり、１組のハーフブリッジ結合された２本のスイッチング素子から成るスイッチング回路を駆動する構成を採っているものである。従って、フルブリッジ結合方式に対応して、２組のハーフブリッジ回路を駆動する場合には、２組のドライブＩＣが必要とされることになる。
そのうえで、２組のドライブＩＣが、スイッチング周波数制御を伴うスイッチング駆動を、同期して行うことができるようにする必要から、これらのドライブＩＣとは別に、スイッチング周波数制御によるドライブが可能なコントロールＩＣが必要となるものである。
【００３５】
そして、これらのＩＣは、例えば実際においては、コントロールＩＣ１１は１６ピン分の端子を有し、ドライブＩＣ１２，１３は１４ピン分の端子を有している。図６には示していないが、実際においては、コントロールＩＣ１１、及びドライブＩＣ１２，１３には、これらのピン端子に対して多数の外付け部品が接続されることになる。例えば、実際の外付け部品の数としては、コントロールＩＣ１１は２７点であり、ドライブＩＣ１２，１３はそれぞれ１０点となる。そして、この場合にはさらに周辺に３点の部品素子を必要とし、合計で５０点もの外付け部品が接続されることとなる。
さらには、図６にても示しているように、各ハイサイドのスイッチング素子Ｑ１，Ｑ３を適切にドライブするためにはブートストラップ回路を設ける必要がある。このブートストラップ回路も、コントロールＩＣ１２，１３とで、それぞれ１つづつ必要であり、従って、２組のブートストラップ回路が必要となるものである。
このようにして、図６に示す電源回路では、３つのＩＣを備え、さらに、上記のようにして、多数の外付け部品が接続されることになる。このため、その分、回路規模が大きくなると共に、コストも高くなっているということがいえる。
【００３６】
また、コントロールＩＣ１１、及びドライブＩＣ１２，１３は、前述もしたようにバイポーラトランジスタの集合によるアナログＩＣとされる。このため、交流入力電圧ＶＡＣの上昇や負荷電力の低下に応じて、スイッチング周波数を上昇させるようにしてスイッチング駆動を行うときには、これらＩＣ内部におけるバイポーラトランジスタのオン／オフ動作としても、スイッチング周波数に応じて速い周期となる。このために、ＩＣ内部における電力損失が増加することになる。具体的には、コントロールＩＣ１１、及びドライブＩＣ１２，１３における消費電力として、最低スイッチング周波数時には全体で０．６Ｗとなる。しかし、最高スイッチング周波数時には、各ＩＣにおける消費電力が０．９Ｗにまで増加する。従って、最高スイッチング周波数時には、トータルで２．７Ｗの消費電力となる。つまり、最低スイッチング周波数時に対して最高スイッチング周波数時には、２．７Ｗ−０．６Ｗ＝２．１Ｗにまで消費電力が増加することとなってしまう。
【００３７】
【課題を解決するための手段】
そこで本発明は上記した課題を考慮して、他励式によるフルブリッジ結合方式の電流共振形コンバータを備える電源回路において、スイッチング素子をスイッチング駆動するための駆動回路系における回路規模の縮小及びコストダウンを図ると共に、電力損失の低減を図ることを目的とする。
【００３８】
このため、ハイサイドのスイッチング素子と、ローサイドのスイッチング素子とをハーフブリッジ結合して形成される第１のハーフブリッジ回路と、第２のハーフブリッジ回路を備え、これら第１のハーフブリッジ回路と第２のハーフブリッジ回路とを、直流入力電圧と一次側アース間に対して並列に接続することで形成される、フルブリッジ結合のスイッチング手段と、スイッチング素子をスイッチング駆動するスイッチング駆動手段と、少なくとも、スイッチング手段のスイッチング動作により得られるスイッチング出力が供給される一次巻線と、この一次巻線に得られたスイッチング出力としての交番電圧が励起される二次巻線とを巻装して形成される絶縁コンバータトランスと、少なくとも、絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分と、一次巻線に直列接続された一次側直列共振コンデンサのキャパシタンスとによって形成され、スイッチング手段の動作を電流共振形とする一次側直列共振回路とを備える。
また、各ハーフブリッジ回路を形成する２つのスイッチング素子のうち、一方のスイッチング素子に対して並列接続された部分電圧共振コンデンサのキャパシタンスと、絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分によって形成され、各スイッチング素子がターンオン及びターンオフするタイミングに応じてのみ電圧共振動作が得られる一次側部分電圧共振回路を設ける。
また、絶縁コンバータトランスの二次巻線に得られる交番電圧を入力して、整流動作を行うことで二次側直流出力電圧を生成するように構成された直流出力電圧生成手段と、二次側直流出力電圧のレベルに応じてスイッチング駆動手段を制御して、スイッチング手段のスイッチング周波数を可変することで、二次側直流出力電圧に対する定電圧制御を行うように構成された定電圧制御手段を備える。そして、上記スイッチング駆動手段については、各スイッチング素子をスイッチング駆動するためのドライブ信号として、互いに１８０°の位相差を有するとされる波形による、所要の周波数に応じた第１のドライブ信号と第２のドライブ信号を生成して出力するドライブ信号生成回路と、第１のドライブ信号に基づいて第１のハーフブリッジ回路のハイサイドのスイッチング素子と、第２のハーフブリッジ回路のローサイドのスイッチング素子が同じオン／オフタイミングとなるようにスイッチング駆動する第１の駆動回路と、第２のドライブ信号に基づいて第１のハーフブリッジ回路のローサイドのスイッチング素子と、第２のハーフブリッジ回路のハイサイドのスイッチング素子が同じオン／オフタイミングとなるようにスイッチング駆動する、第２の駆動回路とを備えて構成することとした。
【００３９】
上記構成によると、本発明のスイッチング電源回路は、一次側スイッチングコンバータとして、フルブリッジ結合方式による電流共振形コンバータに対して、部分共振電圧回路を組み合わせた構成を採っていることになる。また、電流共振形コンバータを形成する各スイッチング素子に対するスイッチング駆動方式としては、他励式を採る。
そのうえで、他励式によりスイッチング素子をスイッチング駆動するのにあたっては、１つのドライブ信号生成回路により、互いに１８０°の位相差を有するとされる第１のドライブ信号と第２のドライブ信号とを生成するようにされる。そして、第１のドライブ信号に基づいては、一方の同じオン／オフタイミングの組となるべき、第１のハーフブリッジ回路のハイサイドのスイッチング素子と、第２のハーフブリッジ回路のローサイドのスイッチング素子とをスイッチング駆動するようにされる。
また、第２のドライブ信号に基づいては、他方の同じオン／オフタイミングの組となるべき、第１のハーフブリッジ回路のローサイドのスイッチング素子と、第２のハーフブリッジ回路のハイサイドのスイッチング素子とをスイッチング駆動するようにされる。
このような構成によれば、１つの第１のドライブ信号を基として、一方の同じオン／オフタイミングの組となるべき２本のスイッチング素子を駆動することが可能となっている。また、同じく、１つの第２のドライブ信号を基として、他方の同じオン／オフタイミングの組となるべき２本のスイッチング素子を駆動することが可能となっているものである。
【００４０】
【発明の実施の形態】
図１は、本発明の実施の形態としてのスイッチング電源回路の構成を示す回路図である。この図１に示す電源回路は、一次側に対して、４石のスイッチング素子を備えたフルブリッジ結合方式の電流共振形コンバータが備えられる。また、スイッチング駆動方式としては他励式を採る。そして、この電流共振形コンバータのスイッチング素子がターンオン／ターンオフする時にのみ電圧共振する部分電圧共振回路が組み合わされている。
【００４１】
図１に示す回路において、商用交流電源ＡＣに対しては、ブリッジ整流回路Ｄｉ及び平滑コンデンサＣｉとから成る全波整流回路が備えられる。この場合、平滑コンデンサＣｉの両端には、交流入力電圧ＶＡＣの等倍に対応するレベルの整流平滑電圧Ｅｉが得られる。この整流平滑電圧Ｅｉは、直流入力電圧として後段の電流共振形コンバータに対して入力される。
【００４２】
この図に示す電流共振形コンバータは、フルブリッジ結合方式とされることに対応して４石のスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４を備える。また、この場合には他励式とされることに対応して、これらスイッチング素子Ｑ１〜Ｑ４は、電圧駆動タイプであるＭＯＳ−ＦＥＴとされる。
【００４３】
スイッチング素子Ｑ１のドレインは、整流平滑電圧Ｅｉ（直流入力電圧）のラインと接続される。スイッチング素子Ｑ１のソースは、スイッチング素子Ｑ２のドレインと接続される。スイッチング素子Ｑ２のソースは一次側アースに対して接続される。
つまり、スイッチングＱ１，Ｑ２は、スイッチング素子Ｑ１がハイサイドで、スイッチング素子Ｑ２がローサイドとなるようにしてハーフブリッジ結合されるようにして直列に接続され、これにより、１組のハーフブリッジ回路（第１のハーフブリッジ回路）を形成している。
【００４４】
同様にして、スイッチング素子Ｑ３のドレインは、整流平滑電圧Ｅｉ（直流入力電圧）のラインと接続され、ソースは、スイッチング素子Ｑ４のドレインと接続される。スイッチング素子Ｑ４のソースは一次側アースに対して接続される。つまり、スイッチングＱ３，Ｑ４については、スイッチング素子Ｑ３がハイサイドで、スイッチング素子Ｑ４がローサイドとなるようにしてハーフブリッジ結合して接続され、１組のハーフブリッジ回路（第２のハーフブリッジ回路）を形成する。
このような接続態様に依れば、スイッチング素子［Ｑ１，Ｑ２］の組と、スイッチング素子［Ｑ３，Ｑ４］の組とによる２組のハーフブリッジ回路が、直流入力電圧（Ｅｉ）のラインと一次側アース間に対して並列に挿入されていることになる。これにより、フルブリッジ結合方式としてのスイッチング回路系が形成されることになる。
【００４５】
また、スイッチング素子Ｑ１のドレイン−ソース間には、クランプダイオードＤＤ１が並列に接続される。クランプダイオードＤＤ１のアノード、カソードは、それぞれ、スイッチング素子Ｑ１のソース、ドレインに対して接続される。このクランプダイオードＤＤ１は、スイッチング素子Ｑ１と共に１組のスイッチング回路を形成し、スイッチング素子Ｑ１がターンオンするときの逆方向電流を流す経路を形成する。
同様の接続態様により、スイッチング素子Ｑ２，Ｑ３，Ｑ４に対しても、それぞれ、クランプダイオードＤＤ２，ＤＤ３，ＤＤ４が並列に接続される。
【００４６】
また、スイッチング素子Ｑ１のゲート−ソース間には、ゲート−ソース間抵抗Ｒ１２が接続される。同様に、スイッチング素子Ｑ２，Ｑ３，Ｑ４に対しても、ゲート−ソース間抵抗Ｒ２２，Ｒ３２，Ｒ４２が接続される。
【００４７】
また、各ハーフブリッジ回路におけるローサイドのスイッチング素子Ｑ２，Ｑ４のドレイン−ソース間に対しては、それぞれ並列に、部分共振コンデンサＣｐ１，Ｃｐ２が接続されている。
部分共振コンデンサＣｐ１，Ｃｐ２のキャパシタンスと、後述する絶縁コンバータトランスＰＩＴの一次巻線Ｎ１の漏洩インダクタンス成分Ｌ１によっては、それぞれ並列共振回路（部分電圧共振回路）を形成する。
そして、このようにして、部分電圧共振回路が形成されることによっては、スイッチング素子Ｑ１〜Ｑ４がターンオン／ターンオフする短期間にのみ電圧共振する部分電圧共振動作が得られる。
なお、これらスイッチング素子Ｑ１〜Ｑ４についてのスイッチング駆動回路系の構成については後述する。
【００４８】
絶縁コンバータトランスＰＩＴはスイッチング素子Ｑ１〜Ｑ４のスイッチング出力を二次側に伝送する。
絶縁コンバータトランスＰＩＴの構造としては、ここでの図示は省略するが、例えばＥＥ型コアに対して、一次巻線Ｎ１及び二次巻線Ｎ２を、一次側と二次側とに対応して形成された分割領域の各々に巻装して構成される。また、この場合の絶縁コンバータトランスＰＩＴにおいては、図示するように、一次側に三次巻線Ｎ３も巻装される。
【００４９】
絶縁コンバータトランスＰＩＴの一次巻線Ｎ１の一端は、直列共振コンデンサＣ１を介してスイッチング素子Ｑ１のソースとスイッチング素子Ｑ２のドレインの接続に接続される。また一次巻線Ｎ１の他端は、スイッチング素子Ｑ３のソースとスイッチング素子Ｑ４のドレインの接点に接続される。
【００５０】
そして、上記直列共振コンデンサＣ１のキャパシタンスと、一次巻線Ｎ１のインダクタンス成分Ｌ１を含む絶縁コンバータトランスＰＩＴの漏洩インダクタンス成分（Ｌ１）によっては一次側直列共振回路が形成される。
フルブリッジ結合方式では、後述するようにして、スイッチング素子［Ｑ１，Ｑ４］の組と、スイッチング素子［Ｑ２，Ｑ３］の組が交互にスイッチング動作するが、上記のようにして一次巻線Ｎ１−直列共振コンデンサＣ１から成る一次側直列共振回路が接続されていることで、この一次側直列共振回路には、スイッチング素子Ｑ１〜Ｑ４のスイッチング出力が伝達されることになる。そして、このスイッチング出力に応じて一次側直列共振回路が共振動作を行うことで、電流共振形としての動作が得られる。そして、一次巻線Ｎ１には、この電流共振形としての動作に応じて、共振波形に近い一次巻線電流Ｉ１が得られることとなる。
【００５１】
このようにして、本実施の形態のスイッチングコンバータとしては、電流共振形としての動作と、前述した部分電圧共振動作とが複合的に得られていることになる。つまり、複合共振形コンバータとしての構成が採られている。
【００５２】
また、絶縁コンバータトランスＰＩＴの二次巻線Ｎ２には、上記一次巻線Ｎ１に伝達されるスイッチング出力に応じて励起された交番電圧が発生する。
この場合、二次巻線Ｎ２に対しては、センタータップが設けられている。このセンタータップは二次側アースに接続される。そのうえで、図示するようにして、二次巻線Ｎ２に対して、２本の整流ダイオードＤＯ１，ＤＯ２、及び平滑コンデンサＣｏを接続することで、両波整流回路が形成される。この両波整流回路が、二次巻線Ｎ２に励起された交番電圧を入力して整流動作を行うことによって、平滑コンデンサＣＯの両端電圧として、二次側直流出力電圧ＥＯが得られる。
二次側直流出力電圧ＥＯは、図示しない負荷に対して供給される。さらに、この二次側直流出力電圧ＥＯは、図示するように制御回路１のための検出電圧としても分岐して入力される。
【００５３】
また、この場合の絶縁コンバータトランスＰＩＴでは、一次側において、三次巻線Ｎ３が巻装されている。
三次巻線Ｎ３に対しては、図示するようにして、ダイオードＤ４及びコンデンサＣ４から成る半波整流回路が接続される。この半波整流回路によって得られた低圧の直流電圧は、後述するコントロールＩＣ２の電源入力端子Ｖｃｃに対して、動作電源として供給される。
【００５４】
制御回路１は、例えば二次側の直流出力電圧ＥＯのレベルに応じてそのレベルが可変される電流又は電圧を制御出力として得る。この制御出力は、コントロールＩＣ２の制御端子Ｖｃに対して出力される。
コントロールＩＣ２では、後述するようにして発振信号を生成するとともに、この発振信号を利用して、スイッチング素子を他励式により駆動するためのハイサイド用とローサイド用のドライブ信号を出力する。そして、このドライブ信号によって、スイッチング素子Ｑ１〜Ｑ４が所要のスイッチングタイミングによりスイッチング駆動されることになる。
そして、コントロールＩＣ２では、制御端子Ｖｃに入力された制御出力レベルに応じて、内部で生成する発振信号の周波数を可変するように動作する。これによって、ドライブ信号の周波数が制御出力レベルに応じて可変されることになる。つまり、コントロールＩＣ２では、制御端子Ｖｃに入力された制御出力レベルに応じて、スイッチング素子Ｑ１〜Ｑ４のスイッチング周波数を可変制御するように動作する。
スイッチング周波数が可変されることによっては、直列共振回路における共振インピーダンスが変化することになる。このようにして共振インピーダンスが変化することによっては、一次側の直列共振回路の一次巻線Ｎ１に供給される電流量が変化して二次側に伝送される電力も変化することになる。これにより、二次側出力電圧が変化することとなって定電圧制御が図られることになる。
【００５５】
続いては、図１に示す電源回路における、スイッチング素子Ｑ１〜Ｑ４をスイッチング駆動するためのスイッチング駆動回路系について説明する。本実施の形態のスイッチング駆動回路系は、主として、１つのコントロールＩＣ２と、２組のドライブトランスＣＤＴ−１，ＣＤＴ−２を備えて構成される。
コントロールＩＣ２は、電流共振形コンバータを他励式により駆動するための発振回路、制御回路、及び保護回路等を備えて構成されるもので、内部にバイポーラトランジスタを備えたアナログＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）とされる。このコントロールＩＣ２は、実際においては１８個のピン端子を備えるが、この図１では、そのうち必要に応じた所要数のピン端子のみを示している。
【００５６】
このコントロールＩＣ２は、前述もしたように、電源入力端子Ｖｃｃに入力された直流電圧により動作する。また、このコントロールＩＣ２は、アース端子Ｅにより一次側アースに接地させるようにしている。
【００５７】
そして、コントロールＩＣにおいては、スイッチング素子に対してドライブ信号（ゲート電圧）を出力するための端子として、２つのドライブ信号出力端子ＶＧＨ，ＶＧＬが備えられる。
ドライブ信号出力端子ＶＧＨからは、ハイサイドのスイッチング素子をスイッチング駆動するためのドライブ信号（第１のドライブ信号）が出力され、ドライブ信号出力端子ＶＧＬからは、ローサイドのスイッチング素子をスイッチング駆動するためのドライブ信号（第２のドライブ信号）が出力される。
そして、この場合には、ドライブ信号出力端子ＶＧＨは、ゲート抵抗Ｒ１１を介してハイサイドのスイッチング素子Ｑ１のゲートと接続される。また、分岐して、コンデンサＣ３Ｂ−Ｒ３Ｂの直列接続を介してドライブトランスＣＤＴ−２の一次巻線Ｎ２１の一端に接続される。一次巻線Ｎ２１の他端は、ブートストラップ用の端子Ｖｓに対して接続される。
これにより、ドライブ信号出力端子ＶＧＨから出力されるドライブ信号は、スイッチング素子Ｑ１のゲートに対して出力されると共に、ＣＤＴ−２の一次巻線Ｎ２１にも出力されることになる。
【００５８】
また、ドライブ信号出力端子ＶＧＬは、ゲート抵抗Ｒ２１を介してハイサイドのスイッチング素子Ｑ２のゲートと接続される。また、分岐して、コンデンサＣ３Ａ−Ｒ３Ａの直列接続を介して、ドライブトランスＣＤＴ−１の一次巻線Ｎ１１の一端に接続される。一次巻線Ｎ１１の他端は、一次側アースに対して接続される。これにより、ドライブ信号出力端子ＶＧＬから出力されるドライブ信号は、スイッチング素子Ｑ２のゲートに対して出力されると共に、ＣＤＴ−１の一次巻線Ｎ１１にも出力されることになる。
【００５９】
また、この場合には、１組のブートストラップ回路が設けられる。このブートストラップ回路は、図示するようにして、コンデンサＣＢＳ，ダイオードＤＢＳ、及びコンデンサＣｂを備えている。コンデンサＣＢＳの負極端子は、一次側アースに接続され、正極端子は、ダイオードＤＢＳのアノードと、コントロールＩＣ２の端子Ｖｃ２との接続点に接続される。
また、ダイオードＤＢＳのカソードは、端子ＶＢと接続されると共に、コンデンサＣｂを介して端子Ｖｓに対して接続される。端子Ｖｓは、ゲート−ソース間抵抗Ｒ１２を介してスイッチング素子Ｑ１のゲートに対して接続されている。このようにしてブートストラップ回路が設けられることで、後述するようにして、ハイサイドのスイッチング素子Ｑ１に対して印加されるドライブ信号（ゲート電圧ＶＧＨ１）は、スイッチング素子Ｑ１を適正にドライブ可能なレベルとなるように、レベルシフトが行われることになる。
【００６０】
ドライブトランスＣＤＴ−１は、スイッチング素子Ｑ３をスイッチング駆動するために設けられるもので、図示するようにして、一次巻線Ｎ１１と二次巻線Ｎ１２とが巻装される。
先の説明によると、一次巻線Ｎ１１には、コントロールＩＣ２のドライブ信号出力端子ＶＧＬから出力されるドライブ信号が伝送されてくることになる。そして、ドライブトランスＣＤＴ−１においては、トランス結合を介してこの一次巻線Ｎ１１に得られたドライブ信号を、二次巻線Ｎ１２に励起させるようにして伝達することになる。
【００６１】
二次巻線Ｎ１２の一端は、ゲート抵抗Ｒ３１を介して、スイッチング素子Ｑ３のゲートに接続され、他端は、スイッチング素子Ｑ３のソースと、スイッチング素子Ｑ４のドレインとの接続点に対して接続される。
【００６２】
このようなドライブトランスＣＤＴ−１の二次側における接続形態によると、コントロールＩＣ２のドライブ信号出力端子ＶＧＬから出力されるドライブ信号として、ドライブトランスＣＤＴ−１の一次巻線Ｎ１１に出力されたドライブ信号は、ドライブトランスＣＤＴ−１のトランス結合を介して、スイッチング素子Ｑ３のゲートに印加されることになる。
そして、ドライブ信号出力端子ＶＧＬから出力されるドライブ信号は、先にも述べたように、ドライブトランスを介することなくスイッチング素子Ｑ２のゲートにも印加される。
従って、ドライブ信号出力端子ＶＧＬから出力されるドライブ信号は、スイッチング素子Ｑ２，Ｑ３に対して共通に出力されるように構成されているということがいえる。つまり、ドライブ信号出力端子ＶＧＬから出力されるドライブ信号に基づいてスイッチング素子を駆動する駆動回路系（第２の駆動回路）としては、スイッチング素子Ｑ２，Ｑ３を駆動する構成を採っているものである。
【００６３】
一方、ドライブトランスＣＤＴ−２は、スイッチング素子Ｑ４をスイッチング駆動するために設けられるもので、一次巻線Ｎ２１と二次巻線Ｎ２２とが巻装される。
前述したように、ドライブトランスＣＤＴ−２の一次巻線Ｎ２１には、コントロールＩＣ２のドライブ信号出力端子ＶＧＨから出力されるドライブ信号が伝送される。ドライブトランスＣＤＴ−２においては、この一次巻線Ｎ２１に得られたドライブ信号を、トランス結合を介して二次巻線Ｎ２２に伝達する。
二次巻線Ｎ２２の一端は、ゲート抵抗Ｒ４１を介して、スイッチング素子Ｑ４のゲートに接続され、他端は、一次側アースに対して接続される。
【００６４】
このようなドライブトランスＣＤＴ−２の二次側における接続形態によれば、ドライブ信号出力端子ＶＧＨから出力されるドライブ信号は、ドライブトランスＣＤＴ−２のトランス結合を介して一次側から二次側に伝送され、スイッチング素子Ｑ４のゲートに印加される構成が採られていることになる。
また、ドライブ信号出力端子ＶＧＨから出力されるドライブ信号は、ドライブトランスを介することなく、スイッチング素子Ｑ１のゲートにも印加されるから、ドライブ信号出力端子ＶＧＨから出力されるドライブ信号は、スイッチング素子Ｑ１，Ｑ４に対して共通に出力されていることとなる。つまり、ドライブ信号出力端子ＶＧＨから出力されるドライブ信号に基づいてスイッチング素子を駆動する駆動回路系（第１の駆動回路）としては、スイッチング素子Ｑ１，Ｑ４を駆動する構成となっている。
【００６５】
ここで、上記ドライブトランスＣＤＴ−１，ＣＤＴ−２の構造例について、図４及び図５を参照して説明しておく。
先ず図４に示すドライブトランスＣＤＴ（ＣＤＴ−１，ＣＤＴ−２）は、フェライト材によるＥ型コアＣＲ１、ＣＲ２を互いの磁脚が対向するように組み合わせたＥＥ型コアを備える。
そして、一次側と二次側の巻装部について相互に独立するようにして分割した形状により、例えば樹脂などによって形成される、ボビンＢが備えられる。このボビンＢの一方の巻装部に対して一次巻線（Ｎ１１，Ｎ２１）が巻装される。また、他方の巻装部に対して二次巻線（Ｎ１２，Ｎ２２）が巻装される。このようにして一次巻線及び二次巻線が巻装されたボビンＢを上記ＥＥ型コア（ＣＲ１，ＣＲ２）に取り付けることで、一次側巻線及び二次側巻線とがそれぞれ異なる巻装領域により、ＥＥ型コアの中央磁脚に巻装される状態となる。このようにしてドライブトランスＣＤＴ全体としての構造が得られる。
また、この場合のＥＥ型コアにおいては、中央磁脚に対してはギャップは形成しないものとしている。これによって、所要の結合係数による密結合の状態が得られるようにしている。
【００６６】
また、ドライブトランスＣＤＴ（ＣＤＴ−１，ＣＤＴ−２）としては、図５に示すようにして、Ｕ型コアを用いた絶縁コンバータトランスＰＩＴの構造とすることもできる。
この図５に示す絶縁コンバータトランスＰＩＴは、２つのＵ型コアＣＲ１１，ＣＲ１２を組み合わせてＵ−Ｕ型コアを形成する。この際、Ｕ型コアＣＲ１１，ＣＲ１２の各磁脚が対向する面に対しては、ギャップを形成せずに、そのまま磁脚の対向面どうしを接触させている。
そして、ボビンＢに対して、図示するようにして一次巻線（Ｎ１１，Ｎ２１）と、二次巻線（Ｎ１２，Ｎ２２）とを互いに分割された巻装部に巻装した上で、上記のようにして形成されるＵ−Ｕ型コアの一方の磁脚に対して、取り付けるようにされる。
【００６７】
続いて、先に図１により説明したスイッチング駆動回路系の構成による、スイッチング素子Ｑ１〜Ｑ４のスイッチング駆動動作について説明する。
コントロールＩＣ２では、内部の発振回路により所要の周波数の発振信号を生成する。なお、この発振回路は、後述するようにして制御回路１から端子Ｖｃに入力される制御出力のレベルに応じて、発振信号の周波数を可変するようにされている。
そして、コントロールＩＣ２では、上記発振回路にて生成された発振信号を利用して、ハイサイド用のドライブ信号と、ローサイド用のドライブ信号を生成する。そして、ハイサイド用のドライブ信号をドライブ信号出力端子ＶＧＨから出力し、ローサイド用のドライブ信号をドライブ信号出力端子ＶＧＬから出力するようにされる。
【００６８】
上記のようにして、ドライブ信号出力端子ＶＧＨ，ＶＧＬから出力されるドライブ信号による、スイッチング素子Ｑ１〜Ｑ４のスイッチング駆動タイミングについて、図２を参照して説明する。図２には、スイッチング素子Ｑ１〜Ｑ４の各ゲート−ソース間電圧が示されている。
ここで先ず、図２（ａ）と図２（ｂ）を参照して、ドライブ信号出力端子ＶＧＨから出力されるハイサイド用のドライブ信号と、ドライブ信号出力端子ＶＧＬから出力されるローサイド用のドライブ信号との関係に応じた、スイッチング素子Ｑ１、Ｑ２のスイッチングタイミングについて説明しておく。
【００６９】
スイッチング素子Ｑ１に対しては、ドライブ信号出力端子ＶＧＨから出力されるハイサイド用のドライブ信号がゲート抵抗Ｒ１１を介して印加される。これによって、スイッチング素子Ｑ１のゲート−ソース間電圧ＶＧＨ１としては、このハイサイド用のドライブ信号に対応した波形が得られることになる。
つまり、図２（ａ）に示すようにして、１スイッチング周期内において、正極性による矩形波のパルスが発生する期間と、０Ｖとなる期間が得られることになる。
そして、この図２（ａ）に示されるゲート−ソース間電圧ＶＧＨ１によって、スイッチング素子Ｑ１は、先ず、１スイッチング周期内において、正極性の矩形波パルスが得られるタイミングでオン状態となるようにされる。つまり、スイッチング素子Ｑ１がオンとなるには、ゲート閾値電圧（≒５Ｖ）以上の適切なレベルの電圧が印加されることが必要である。上記正極性のパルスとしてのゲート−ソース間電圧ＶＧＨ１は１０Ｖと成るように設定されているから、この正極性のパルスが印加される期間に対応してオンとなる状態が得られることになる。そして、ゲート−ソース間電圧ＶＧＨ１が０Ｖでゲート閾値電圧以下となると、オフ状態に切り換わることになる。このようなタイミングにより、スイッチング素子Ｑ１は、オン／オフするようにしてスイッチング動作を行うことになる。
【００７０】
一方、スイッチング素子Ｑ２に対しては、ドライブ信号出力端子ＶＧＬから出力されるローサイド用のドライブ信号が、ゲート抵抗Ｒ２１を介して印加されるようになっている。このドライブ信号に応じては、図２（ｂ）に示す波形によるスイッチング素子Ｑ２のゲート−ソース間電圧ＶＧＬ１が得られる。
つまり、ゲート−ソース間電圧ＶＧＬ１は、図２（ａ）に示したスイッチング素子Ｑ１のゲート−ソース間電圧ＶＧＨ１と同じ波形とされたうえで、タイミングとしては、ゲート−ソース間電圧ＶＧＨ１に対して１８０°の位相差を有した波形が得られているものである。このことから、スイッチング素子Ｑ２は、スイッチング素子Ｑ１と交互にオン／オフするタイミングによりスイッチング駆動されることになる。
また、図２（ａ）（ｂ）によると、スイッチング素子Ｑ１がターンオフしてスイッチング素子Ｑ２がターンオンするまでの間と、スイッチング素子Ｑ２がターンオフして、スイッチング素子Ｑ１がターンオンするまでの間には期間ｔｄが形成されるようになっている。
【００７１】
この期間ｔｄは、スイッチング素子Ｑ１（Ｑ４），Ｑ２（Ｑ３）が共にオフとなるデッドタイムとされる。このデッドタイムとしての期間ｔｄは、部分電圧共振動作として、スイッチング素子Ｑ１〜Ｑ４がターンオン／ターンオフするタイミングでの短時間において、部分共振コンデンサＣｐ１，Ｃｐ２における充放電の動作が確実に得られるようにすることを目的として形成している。そして、このような期間ｔｄとしての時間長は、例えばコントロールＩＣ２側で設定することができるようになっており、コントロールＩＣ２では、設定された時間長による期間ｔｄが形成されるように、ドライブ信号出力端子ＶＧＨ，ＶＧＬから出力すべきドライブ信号についてのパルス幅のデューティ比を可変する。
【００７２】
続いては、スイッチング素子Ｑ１，Ｑ２のスイッチング動作としてのオン／オフタイミングの関係が得られていることを前提として、スイッチング素子Ｑ３，Ｑ４のオン／オフタイミングについて説明する。
先の説明によると、ドライブ信号出力端子ＶＧＨから出力されるハイサイド用のドライブ信号は、スイッチング素子Ｑ１のゲートに印加されると共に、ドライブトランスＣＤＴ−２のトランス結合を介するようにして、スイッチング素子Ｑ４に対しても印加されることになる。
そして、上記ハイサイド用のドライブ信号が、ドライブトランスＣＤＴ−２のトランス結合を介して一次側から二次側に伝送されることによっては、二次側で得られるドライブ信号は、０レベルを基準に正／負に反転する波形となって得られる。これに応じて、ドライブトランスＣＤＴ−２の二次巻線側からドライブ信号が印加されるスイッチング素子Ｑ４のゲート−ソース間電圧ＶＧＨ２は、図２（ｃ）に示すものとなる。
【００７３】
つまり、１スイッチング周期内において、正極性の＋１０Ｖの矩形波パルスが得られる期間と、負極性による−１０Ｖの矩形波パルスとなる期間が得られる。ここで、正極性の＋１０Ｖの矩形波パルスが得られる期間は、図２（ａ）のゲート−ソース間電圧ＶＧＨ１が正極性の矩形パルスが得られる期間と同一となる。また、負極性による−１０Ｖの矩形波パルスとなる期間は、図２（ａ）のゲート−ソース間電圧ＶＧＨ１が０レベルとなる期間と同一となる。
そして、このような波形のゲート−ソース間電圧ＶＧＨ２が得られることによっては、スイッチング素子Ｑ４は、１スイッチング周期内において、正極性の矩形パルスが得られている期間においてオン状態となるようにされる。一方、負極性の矩形パルスが得られている期間においてオフ状態となるようにされる。従って、スイッチング素子Ｑ４のオン／オフタイミングは、図２（ａ）のゲート−ソース間電圧ＶＧＨ１に対応するスイッチング素子Ｑ１と同様となる。つまり、スイッチング素子Ｑ１，Ｑ４は、同じタイミングでオン／オフするようにスイッチング駆動される。
【００７４】
また、スイッチング素子Ｑ３については、ドライブ信号出力端子ＶＧＬから出力されるローサイド用のドライブ信号（ゲート電圧）が、ドライブトランスＣＤＴ−１を介するようにして印加されていることになる。
このローサイド用のドライブ信号についても、ドライブトランスＣＤＴ−１のトランス結合を介して一次側から二次側に伝送されることで、０レベルを基準に正／負に反転する波形の信号となって二次側で得られることになる。このため、スイッチング素子Ｑ３のゲート−ソース間電圧ＶＧＬ２は、図２（ｄ）に示すようにして、１スイッチング周期内において、正極性の＋１０Ｖの矩形波パルスとなる期間と、負極性による−１０Ｖの矩形波パルスとなる波形が得られる。これに応じて、スイッチング素子Ｑ３は、１スイッチング周期内において、正極性の矩形パルスが得られている期間においてオン状態となり、負極性の矩形パルスが得られている期間においてオフ状態となるようにスイッチング動作を行うことになる。
そして、このオン／オフタイミングは、図２（ｂ）のゲート−ソース間電圧ＶＧＬ１に対応するスイッチング素子Ｑ２と同様となるものであり、従って、スイッチング素子Ｑ３は、スイッチング素子Ｑ４と同じタイミングでオン／オフするようにスイッチング駆動されることになる。
【００７５】
ここで、上記図２に示したようにして、各スイッチング素子Ｑ１〜Ｑ４におけるゲート−ソース間電圧ＶＧＨ１，ＶＧＬ１，ＶＧＨ２，ＶＧＬ２として、＋１０Ｖの正極パルス又は±１０Ｖの正／負のパルスが得られるようにするために、図１に示す回路の実際としては、次のように各素子を選定している。
ＣＤＴ（ＣＤＴ−１，ＣＤＴ−２）の一次巻線Ｎ１１，Ｎ２１＝５０Ｔ
ＣＤＴ（ＣＤＴ−１，ＣＤＴ−２）の二次巻線Ｎ１２，Ｎ２２＝１００Ｔ
コンデンサＣ３Ａ，Ｃ３Ｂ＝０．１μＦ
抵抗Ｒ３Ａ，Ｒ３Ｂ＝４７Ω
ゲート抵抗Ｒ１１，Ｒ２１，Ｒ３１，Ｒ４１＝１０Ω
ゲート−ソース間抵抗Ｒ１２，Ｒ２２，Ｒ３２，Ｒ４２＝２．２ＫΩ
【００７６】
このようにして、図１に示す電源回路では、スイッチング素子［Ｑ１，Ｑ４］の組と、スイッチング素子［Ｑ２，Ｑ３］の組とが交互にオン／オフするようにしてスイッチング駆動される。
そしてスイッチング動作として、スイッチング素子［Ｑ１，Ｑ４］の組がオンとなっているときには、出力として、スイッチング素子Ｑ１のドレイン−ソース→直列共振コンデンサＣ１→一次巻線Ｎ１→スイッチング素子Ｑ４のドレイン−ソース→一次側アースの経路で電流が流れる。
また、スイッチング素子［Ｑ２，Ｑ３］の組がオンとなっているときには、出力として、スイッチング素子Ｑ３のドレイン−ソース→一次巻線Ｎ１→直列共振コンデンサＣ１→スイッチング素子Ｑ２のドレイン−ソース→一次側アースの経路で電流が流れる。そして、この動作が繰り返されるのに応じて、一次側直列共振回路（Ｃ１−Ｎ１）では共振動作が得られることになり、絶縁コンバータトランスの一次側巻線Ｎ１に共振電流波形に近いドライブ電流を供給することになる。
【００７７】
また、上記のようにしてスイッチング素子［Ｑ１，Ｑ４］の組がターンオフ／ターンオンするタイミングでは、スイッチング素子Ｑ４に対して接続された並列共振コンデンサＣｐ２が、自身のキャパシタンスと一次巻線Ｎ１のリーケージインダクタンス成分Ｌ１によって並列共振回路を形成し、電圧共振動作を行う。つまり、スイッチング素子［Ｑ１，Ｑ４］の組のターンオフ／ターンオン時にのみ電圧共振となる部分電圧共振動作が得られる。
同様にして、スイッチング素子［Ｑ２，Ｑ３］の組がターンオフ／ターンオンするタイミングでは、スイッチング素子Ｑ２に対して接続された並列共振コンデンサＣｐ１のキャパシタンスと一次巻線Ｎ１のリーケージインダクタンス成分Ｌ１によって並列共振回路が形成される。そして、スイッチング素子［Ｑ２，Ｑ３］の組のターンオフ／ターンオン時において部分電圧共振動作が得られる。
【００７８】
このようにして、本実施の形態では、スイッチング素子［Ｑ１，Ｑ４］［Ｑ２，Ｑ３］の各組（スイッチング回路）が交互にオン／オフするフルブリッジ結合方式の電流共振形コンバータと、部分電圧共振回路（Ｃｐ１，Ｃｐ２，Ｎ１）が組み合わされたコンバータが形成されているものである。
【００７９】
図３の波形図は、上記したスイッチング動作に対応する要部の波形を示している。
この図３によると、先ず、スイッチング素子のオン／オフタイミングとして、スイッチング素子［Ｑ１，Ｑ４］の組は、図３に示す期間ｔ１においてオンとなり、期間ｔ２に対応してオフとなるように動作していることになる。
これに応じて、スイッチング素子［Ｑ１，Ｑ４］には、図３（ｂ）に示すようにしてスイッチング電流ＩＱ１，ＩＱ４が流れるようにされる。つまり、期間ｔ１においては、先ず負極性方向としてクランプダイオードＤＤ１，ＤＤ４を介して流れた後、正極性に反転するようにしてスイッチング素子Ｑ１，Ｑ４のドレイン−ソースを流れる波形が得られる。そして、期間ｔ２においては０レベルとなるものである。
また、上記のようにしてスイッチング電流ＩＱ１，ＩＱ４が流れるのに応じては、スイッチング素子［Ｑ１，Ｑ４］のドレイン−ソース間電圧ＶＱ１，ＶＱ４としては、期間ｔ１では０レベルで、期間ｔ２においては正極性のパルスとなる波形が得られる。
【００８０】
そして、スイッチング素子［Ｑ２，Ｑ３］の組の動作として、図３（ｃ）には、スイッチング素子［Ｑ２，Ｑ３］のドレイン−ソース間電圧ＶＱ２，ＶＱ３が示され、図３（ｄ）には、スイッチング素子［Ｑ２，Ｑ３］のスイッチング電流ＩＱ２，ＩＱ３が示されている。
この図３（ｃ）（ｄ）に示すドレイン−ソース間電圧ＶＱ２，ＶＱ３、スイッチング電流ＩＱ２，ＩＱ３は、図３（ａ）（ｂ）に示したドレイン−ソース間電圧ＶＱ１，ＶＱ４、スイッチング電流ＩＱ１，ＩＱ４に対して、１８０°の位相差を有していることがわかる。つまり、スイッチング素子［Ｑ２，Ｑ３］は、スイッチング素子［Ｑ１，Ｑ４］の組がオンとなる期間ｔ１においてはオフとなり、スイッチング素子［Ｑ１，Ｑ４］の組がオフとなる期間ｔ２においてはオンとなるようにスイッチング動作しているものである。このようにして、これら図３（ａ）（ｂ）（ｃ）（ｄ）によっても、スイッチング素子［Ｑ１，Ｑ４］［Ｑ２，Ｑ３］の各組が交互にオン／オフするスイッチング動作となっていることが分かる。
そして、このようなスイッチング動作に応じて、一次巻線Ｎ１には、図３（ｆ）に示すようにして、一次巻線電流Ｉ１が流れる。この一次巻線電流Ｉ１は、期間ｔ１においては、スイッチング電流ＩＱ１，ＩＱ４としてのスイッチング電流が流れ、期間ｔ２においては、スイッチング電流ＩＱ１，ＩＱ４とは逆方向にスイッチング電流ＩＱ２，ＩＱ３が流れることに対応して得られるものである。
【００８１】
また、図３（ｅ）には、スイッチング素子Ｑ２に対して並列に接続した部分共振コンデンサＣｐ１に流れる部分共振電流Ｉｃｐが示されている。
この図３（ｅ）から分かるように、部分共振電流Ｉｃｐは、スイッチング素子がターンオン／ターンオフするタイミングに対応する期間ｔｄのみの短時間において流れている。この部分共振電流Ｉｃｐは、スイッチング素子Ｑ１〜Ｑ４がターンオン／ターンオフする短期間にのみ電圧共振する部分電圧共振動作に対応しているものである。
【００８２】
ここで、これまで説明した図１に示す電源回路と、先行技術として図６に示した電源回路とを比較すると次のようなことがいえる。
先ず、他励式によりフルブリッジ結合方式よる４石のスイッチング素子を、スイッチング周波数制御方式によりスイッチング駆動するのにあたり、図６に示す電源回路では、３つのＩＣが必要とされている。これに対して、図１に示す本実施の形態の電源回路では、１つのコントロールＩＣ２のみとされている。つまり、図１に示す電源回路では、スイッチング駆動のためのＩＣ数が減少していることになる。これにより、回路規模が縮小され、また、コストも削減されることになる。
【００８３】
そして、スイッチング駆動のためのＩＣの数が削減されたことで、外付け部品の数も削減されることになる。
具体的には図６に示す電源回路では、先にも説明したように、合計で５０点の外付け部品が接続されていたものである。これに対して図１に示す電源回路では、コントロールＩＣ２の実際のピン端子数が１８とされたうえで、９点の外付け部品が接続される。つまり、本実施の形態では、大幅に外付け部品の点数が削減されることになる。
また、図６に示す回路では、２つのドライブＩＣ１１，１２が設けられていたのに対応して、ハイサイドのスイッチング素子のゲート電圧をシフトするためのブートストラップ回路として、スイッチング素子Ｑ１，Ｑ３のそれぞれに対応した２系統が必要とされていた。
これに対して、本実施の形態では、図１に示したように、ブートストラップ回路は１系統とされている。このようにして、ブートストラップ回路が２系統から１系統となったことによっても、部品点数が削減されていることになる。
【００８４】
ただし、図１に示す電源回路では、図６に示した電源回路と比較すると、ドライブトランスＣＤＴ−１，ＣＤＴ−２と、これらのドライブトランスにドライブ信号を入力するためのコンデンサＣ３Ａ，抵抗Ｒ３Ａ、及びコンデンサＣ３Ｂ，抵抗Ｒ３Ｂが新たに追加されることになる。しかしながら、これらの部品点数と、上記したコントロールＩＣ２の外付け部品を合計しても１５点程度であり、図１に示す電源回路の部品点数は、図６に示す電源回路に対して大幅に削減されているということがいえる。また、ドライブトランスＣＤＴ−１，ＣＤＴ−２も非常に小さいサイズであることから、スイッチング駆動用のＩＣが複数備えられることと比較すれば、図１に示す電源回路のほうが、回路規模ははるかに小さいものとなる。
このようにして、図１に示す本実施の形態の電源回路は、図６に示す電源回路よりも、スイッチング駆動用のＩＣの数が削減されており、さらには、部品素子の数も大幅に削減されることになる。これにより、電源回路の規模は大幅に縮小されるので、実際の回路基板サイズについても、これまでより大幅に小さなものとすることができる。また、コストダウンも有効に図られる。
【００８５】
また、スイッチング駆動用のＩＣの数が削減されることによっては、それだけ消費電力も低減されることになる。
先に説明したように、図６に示した電源回路における３つのＩＣの総合的な消費電力は、スイッチング周波数が最低から最高の範囲に対応して、０．６Ｗ〜２．７Ｗであった。これに対して図１に示す電源回路では、スイッチング周波数が最低（５０ＫＨｚ）から最高（１５０ＫＨｚ）の範囲に対応するコントロールＩＣ２の消費電力は、０．２Ｗ〜０．９Ｗとなる。つまり、スイッチング駆動のためのＩＣ部位における消費電力は、図６に示す電源回路に対して１／３にまで低減されることになる。
【００８６】
また、図１に示す電源回路では、スイッチング素子Ｑ３，Ｑ４については、図２（ｃ）（ｄ）にも示したように、オフ時には、負極性に反転した−１０Ｖのゲート−ソース間電圧ＶＧＨ２，ＶＧＬ２が印加される。これによって、スイッチング素子Ｑ３，Ｑ４については、ターンオフ時における下降時間が短縮されて、その分、この下降時間に依る電力損失が低減することにもなる。これにより、電力変換効率が向上することになり、また、スイッチング素子Ｑ３，Ｑ４における発熱も低下してより高い信頼性が得られることになる。
【００８７】
なお、本発明としては上記した実施の形態としての構成に限定される必要はない。例えば、先に説明した各部品素子の定数なども、実際の条件等に応じて変更されて構わない。また、例えば絶縁コンバータトランスＰＩＴの二次側において二次側直流出力電圧を生成するための回路構成としても、適宜変更されて構わない。また、上記実施の形態では、ドライブトランスにより、同じオン／オフタイミングとなるべき２つのスイッチング素子の一方にドライブ信号を伝達する構成としていたが、例えばドライブトランスを用いる以外のドライブ信号伝達のための構成を採ることも考えられる。
【００８８】
【発明の効果】
以上説明したようにして本発明は、一次側スイッチングコンバータとして、フルブリッジ結合方式による電流共振形コンバータに対して、部分共振電圧回路を組み合わせた構成を採っている。また、電流共振形コンバータを形成する各スイッチング素子に対するスイッチング駆動方式としては、他励式を採る。
そのうえで、スイッチング素子をスイッチング駆動するのにあたり、１つのドライブ信号生成回路により、互いに１８０°の位相差を有するとされるハイサイド用の第１のドライブ信号と、ローサイド用の第２のドライブ信号とを生成するようにされる。
そして、第１のドライブ信号を利用して、一方の同じオン／オフタイミングの組となるべき、第１のハーフブリッジ回路のハイサイドのスイッチング素子と、第２のハーフブリッジ回路のローサイドのスイッチング素子とをスイッチング駆動するようにしている。また、第２のドライブ信号を利用して、他方の同じオン／オフタイミングの組となるべき、第１のハーフブリッジ回路のローサイドのスイッチング素子と、第２のハーフブリッジ回路のハイサイドのスイッチング素子とをスイッチング駆動するようにしている。
【００８９】
上記した構成であれば、第１のドライブ信号及び第２のドライブ信号を基として、それぞれ、同じオン／オフタイミングの組となるべき２本のスイッチング素子を駆動することが可能となる。
これにより、第１のドライブ信号と第２のドライブ信号を生成するためのドライブ信号生成回路としては１系統でよいことになる。そして、回路の実際として、このドライブ信号生成回路がＩＣとされる場合には、１つのＩＣによりフルブリッジ結合された４本のスイッチング素子を適正にスイッチング駆動することが可能とされることになる。
【００９０】
例えば先行技術としては、フルブリッジ結合された４本のスイッチング素子をスイッチング駆動するのには３つのＩＣが必要とされていた。これに対して、本発明によっては、１つのＩＣで４本のスイッチング素子をスイッチング駆動することになるから、その分、電源回路としての回路基板サイズの小型軽量化及びコストダウンを大幅に図ることができる。
また、ＩＣの数が削減されるのに伴っては、ＩＣに接続すべき外付け部品や周辺部品の点数も削減されることになる。これによって、上記した回路基板サイズの小型軽量化及びコストダウンの効果は、さらに促進されることになる。
また、ＩＣの数が削減された分、ＩＣにおける電力消費も低減するから、これまでより低消費電力の電源回路が得られることにもなるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態としてのスイッチング電源回路の構成例を示す回路図である。
【図２】図１に示す電源回路におけるスイッチング素子のゲート−ソース間電圧を示す波形図である。
【図３】図１に示す電源回路のスイッチング周期による動作を示す波形図である。
【図４】図１に示す電源回路に備えられるドライブトランスの構造例を示す断面図である。
【図５】図１に示す電源回路に備えられるドライブトランスの構造例を示す断面図である。
【図６】先行技術としての電源回路の構成例を示す回路図である。
【図７】図６に示す電源回路におけるスイッチング素子のゲート−ソース間電圧を示す波形図である。
【図８】図６に示す電源回路のスイッチング周期による動作を示す波形図である。
【符号の説明】
１　制御回路、２　コントロールＩＣ、Ｄｉ　ブリッジ整流回路、Ｃｉ　平滑コンデンサ、Ｑ１〜Ｑ４　スイッチング素子、ＣＤＴ−１，ＣＤＴ−２　ドライブトランス、ＰＩＴ　絶縁コンバータトランス、Ｃ１　一次側直列共振コンデンサ、Ｃｐ１，Ｃｐ２　部分共振コンデンサ、Ｎ１　一次巻線（絶縁コンバータトランス）、Ｎ１１，Ｎ２１　一次巻線（ドライブトランス）、Ｎ１２，Ｎ２２　二次巻線（ドライブトランス）、Ｃ３Ａ，Ｃ３Ｂ　コンデンサ、Ｒ３Ａ，Ｒ３Ｂ　抵抗、Ｒ１１，Ｒ２１，Ｒ３１，Ｒ４１　ゲート抵抗、Ｒ１２，Ｒ２２，Ｒ３２，Ｒ４２　ゲート−ソース間抵抗
【図１】
2004072918.tif 000003
【図２】
2004072918.tif 000004
【図３】
2004072918.tif 000005
【図４】
2004072918.tif 000006
【図５】
2004072918.tif 000007
【図６】
2004072918.tif 000008
【図７】
2004072918.tif 000009
【図８】
2004072918.tif 000010