(57)【要約】【課題】検査用の端子数を増加させることなく、検査時間を短縮できる半導体パッケージ、その製造方法及び半導体パッケージの検査方法を提供する。【解決手段】インターポーザー１００上に半導体チップを搭載し、複数の入出力端子１０３を有する半導体パッケージにおいて、検査信号を送受信するための送受信コイル１０４を備えたことを特徴とする半導体パッケージと、該半導体パッケージの製造方法及び前記送受信コイル１０３を介して、検査用の信号の送受信を電磁的作用により行うことを特徴とする半導体パッケージの検査方法。【選択図】　　　　図１
2004037213.tif 000002
【特許請求の範囲】
【請求項１】
インターポーザー上に半導体チップを搭載し、複数の入出力端子を有する半導体パッケージにおいて、検査信号を送受信するための送受信コイルを備えたことを特徴とする半導体パッケージ。
【請求項２】
前記送受信コイルが、前記インターポーザーの上面の周縁部に設けられたことを特徴とする請求項１記載の半導体パッケージ。
【請求項３】
前記送受信コイルが、インターポーザーの複数層に亘って設けられたことを特徴とする請求項１又は２記載の半導体パッケージ。
【請求項４】
前記複数の入出力端子が、実装用入出力端子および検査用入出力端子であることを特徴とする請求項１、２又は３記載の半導体パッケージ。
【請求項５】
インターポーザー上に半導体チップを搭載し、複数の入出力端子を設ける半導体パッケージの製造方法において、前記インターポーザー上に銅配線を形成して検査用の入出力信号を送受信するための送受信コイルを設けることを特徴とする半導体パッケージの製造方法。
【請求項６】
前記送受信コイルが、前記インターポーザーの上面の周縁部に設けられることを特徴とする請求項５記載の半導体パッケージの製造方法。
【請求項７】
前記送受信コイルが、インターポーザーの複数層に亘って設けられることを特徴とする請求項５又は６記載の半導体パッケージの製造方法。
【請求項８】
前記複数の入出力端子が、実装用入出力端子および検査用入出力端子であることを特徴とする請求項５、６又は７記載の半導体パッケージの製造方法。
【請求項９】
インターポーザー上に半導体チップを搭載し、複数の入出力端子を有し、検査用の入出力信号を送受信するための送受信コイルを備えた半導体パッケージの検査方法であって、前記送受信コイルを介して、検査用の信号の送受信を電磁的作用により行うことを特徴とする半導体パッケージの検査方法。
【請求項１０】
インターポーザー上に半導体チップを搭載し、複数の入出力端子を有する半導体パッケージにおいて、前記半導体パッケージが検査用の信号を送信するための発光素子と検査用の信号を受信するための受光素子を備えたことを特徴とする半導体パッケージ。
【請求項１１】
インターポーザー上に半導体チップを搭載し、複数の入出力端子を設ける半導体パッケージの製造方法において、前記半導体パッケージに検査用の信号を送信するための発光素子と検査用の信号を受信するための受光素子を設けることを特徴とする半導体パッケージの製造方法。
【請求項１２】
インターポーザー上に半導体チップを搭載し、複数の入出力端子を設ける半導体パッケージの製造方法において、前記インターポーザーの上面に半導体チップを埋設固定すると共に開口部を残してモールド層を形成し、該モールド層の開口部に検査用の信号を送信するための発光素子と検査用の信号を受信するための受光素子を設けることを特徴とする半導体パッケージの製造方法。
【請求項１３】
インターポーザー上に半導体チップを搭載し、複数の入出力端子を有し、検査用の信号を送信するための発光素子と検査用の信号を受信するための受光素子を備えた半導体パッケージの検査方法であって、検査用の信号の送受信を光により行うことを特徴とする半導体パッケージの検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージ及び半導体パッケージの検査装置並びに半導体パッケージの検査方法に関し、詳しくは、検査用の端子数を増加させることなく、検査時間を短縮できる半導体パッケージ及び半導体パッケージの検査装置並びに半導体パッケージの検査方法に関する。
【０００２】
【従来の技術】
半導体回路のパッケージ形態には、ＳＯＰ、ＱＦＰ、ＢＧＡ、ＣＳＰなどがあり、複数の半導体チップを一つにパッケージングしたＭＣＰ（マルチプルパッケージ）やＭＣＭ（マルチチップモジュール）などもある。
【０００３】
かかる半導体パッケージは、一般には、インターポーザーの上面に複数の半導体チップを搭載しており、下面に複数の半導体チップに信号を送る入出力端子が設けられている。
【０００４】
半導体パッケージは、組み立てられた後に、パッケージ内部のＩＣチップ機能、ＩＣチップとインターポーザーの接続、インターポーザーの配線などの不良検出を目的に、出荷前のテストが行われる。
【０００５】
このテストは従来、パッケージの入出力端子から試験用ソケットなどを介して電気的信号を外部試験装置との間で送受信することにより行われるが、一般的に入出力端子数が多いほどテスト時間を短縮できる。
【０００６】
そして、テストにかかるコストは一般的に高価であるので、テスト時間を短縮することは、この半導体のコスト削減となる上に、不良の検出率も高くすることができる。例えば１本の検査用ピンを増やすだけで、検査時間を半分に短縮することができたり、同じ時間の検査でも大幅に不良の検出率を高められる場合もある。このためピン数を１本でも増加したいという要請がある。
【０００７】
しかし、テスト専用端子などを追加して入出力端子数を増やすことは、パッケージの材料コスト、および製造コストを増加させると共にパッケージ自体のサイズも大きくする必要が発生することもあるので、できる限り入出力端子数は増やしたくない。
【０００８】
【発明が解決しようとする課題】
そこで本発明の課題は、検査用の端子数を増加させることなく、検査時間を短縮できる半導体パッケージ、その製造方法及び半導体パッケージの検査方法を提供することにある。
【０００９】
本発明の他の課題は、入出力端子は実際に使用する端子のみで作成されていてもテスト時間が短縮できる半導体パッケージ、その製造方法及び半導体パッケージの検査方法を提供することにある。
【００１０】
【発明を解決するための手段】
上記課題は、以下の各発明によって解決される。
【００１１】
（請求項１）インターポーザー上に半導体チップを搭載し、複数の入出力端子を有する半導体パッケージにおいて、検査信号を送受信するための送受信コイルを備えたことを特徴とする半導体パッケージ。
【００１２】
（請求項２）前記送受信コイルが、前記インターポーザーの上面の周縁部に設けられたことを特徴とする請求項１記載の半導体パッケージ。
【００１３】
（請求項３）前記送受信コイルが、インターポーザーの複数層に亘って設けられたことを特徴とする請求項１又は２記載の半導体パッケージ。
【００１４】
（請求項４）前記複数の入出力端子が、実装用入出力端子および検査用入出力端子であることを特徴とする請求項１、２又は３記載の半導体パッケージ。
【００１５】
（請求項５）インターポーザー上に半導体チップを搭載し、複数の入出力端子を設ける半導体パッケージの製造方法において、前記インターポーザー上に銅配線を形成して検査用の入出力信号を送受信するための送受信コイルを設けることを特徴とする半導体パッケージの製造方法。
【００１６】
（請求項６）前記送受信コイルが、前記インターポーザーの上面の周縁部に設けられることを特徴とする請求項５記載の半導体パッケージの製造方法。
【００１７】
（請求項７）前記送受信コイルが、インターポーザーの複数層に亘って設けられることを特徴とする請求項５又は６記載の半導体パッケージの製造方法。
【００１８】
（請求項８）前記複数の入出力端子が、実装用入出力端子および検査用入出力端子であることを特徴とする請求項５、６又は７記載の半導体パッケージの製造方法。
【００１９】
（請求項９）インターポーザー上に半導体チップを搭載し、複数の入出力端子を有し、検査用の入出力信号を送受信するための送受信コイルを備えた半導体パッケージの検査方法であって、前記送受信コイルを介して、検査用の信号の送受信を電磁的作用により行うことを特徴とする半導体パッケージの検査方法。
【００２０】
（請求項１０）インターポーザー上に半導体チップを搭載し、複数の入出力端子を有する半導体パッケージにおいて、前記半導体パッケージが検査用の信号を送信するための発光素子と検査用の信号を受信するための受光素子を備えたことを特徴とする半導体パッケージ。
【００２１】
（請求項１１）インターポーザー上に半導体チップを搭載し、複数の入出力端子を設ける半導体パッケージの製造方法において、前記半導体パッケージに検査用の信号を送信するための発光素子と検査用の信号を受信するための受光素子を設けることを特徴とする半導体パッケージの製造方法。
【００２２】
（請求項１２）インターポーザー上に半導体チップを搭載し、複数の入出力端子を設ける半導体パッケージの製造方法において、前記インターポーザーの上面に半導体チップを埋設固定すると共に開口部を残してモールド層を形成し、該モールド層の開口部に検査用の信号を送信するための発光素子と検査用の信号を受信するための受光素子を設けることを特徴とする半導体パッケージの製造方法。
【００２３】
（請求項１３）インターポーザー上に半導体チップを搭載し、複数の入出力端子を有し、検査用の信号を送信するための発光素子と検査用の信号を受信するための受光素子を備えた半導体パッケージの検査方法であって、検査用の信号の送受信を光により行うことを特徴とする半導体パッケージの検査方法。
【００２４】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態を説明する。
【００２５】
（第１の実施の形態）
図１は本発明の半導体パッケージの第１の実施の形態を示す図であり、同図において、１は半導体パッケージであり、１００はインターポーザーで、該インターポーザー１００の上面に半導体チップであるＣＰＵ１０１と１又は２以上のメモリ１０２を搭載している。
【００２６】
１０３はインターポーザー１００の下面にボール半田で形成される複数の入出力端子であり、該入出力端子１０３は、実装用外部端子であってもよいが、実装用外部端子以外に検査用端子を含んでもよい。本発明では検査用端子はより少ない方が好ましく、少ない検査用端子数であっても後述の送受信コイルの作用によって検査が行える。
【００２７】
ＣＰＵ１０１とメモリ１０２とは、図示しないボンディングワイヤ等の方法によりインターポーザー１００の回路部分に導通可能に接続されている。
【００２８】
１０４は検査信号を送受信する送受信コイルであり、インターポーザー１００の上面の周縁部に設けられることが好ましい。電（磁）波による信号の送受信を効率よく行うため、インターポーザー１００に形成するコイルは、できるだけ外周部（上面周縁部）に設けてコイル内側の面積を大きくすることが好ましい。また、インターポーザー１００の複数層に亘って設けられていることが好ましい。コイル１０４を複数層に亘って設けることにより、コイルの巻回し回数が多くすることができるので、電（磁）波による信号の送受信を効率よく行うことができるからである。
【００２９】
図１において、１０５は変復調回路部であり、インターポーザー１００内に形成される。変復調回路部１０５は送受信コイル１０４の入出力と接続されている。
【００３０】
上記半導体パッケージの製造方法は、インターポーザー１００上に半導体チップであるＣＰＵ１０１とメモリ１０２を搭載する工程、該インターポーザーの下面に複数の入出力端子を設ける工程を基本的に含む。ＣＰＵ１０１とメモリ１０２を搭載する場合、製法によってはこれらのチップの上面を樹脂でモールドすることも好ましい。ワイヤボンド法の場合はモールドするのが好ましく、フリップチップの場合はモールドを要しない。
【００３１】
インターポーザー１００は各チップ間の接続と実装用入出力端子への配線を行っている。インターポーザー１００はガラスエポキシ材料などでできた多層に積層された、いわゆるプリント基板が用いられる。インターポーザー１００の各層毎の回路はエッチング又は固着により銅配線を形成する。
【００３２】
本発明の送受信コイル１０４は、インターポーザー１００上に銅配線を形成して設けられる。送受信コイル１０４が、半導体チップの外周部に設けられることが好ましく、また送受信コイル１０４は、インターポーザーの複数層に亘って設けられることが好ましい。
【００３３】
次に、上記半導体パッケージの検査方法について説明する。
【００３４】
本発明の半導体パッケージの検査方法は、図１に示すような検査用の入出力信号を送受信するための送受信コイル１０４を備えた半導体パッケージの検査方法であり、前記送受信コイル１０４を介して、検査用の信号の送受信を電磁的作用により行うことを特徴とする。
【００３５】
以下に、上記半導体パッケージの検査方法の一例を図２に基づいて説明する。
【００３６】
図２において、半導体パッケージ１は、送受信コイル１０４、変復調回路部１０５、ＣＰＵ１０１、メモリ１０２を備えている。
【００３７】
１０６は信号送受信部であり、検査用針１０７に接続される。検査用針１０７は半導体パッケージ１の下部に形成されている検査用端子に接続され、その検査用針１０７は検査装置２００に接続されている。
【００３８】
従って、この検査例は、従来の検査針を用いた有接触の検査方法に、送受信コイル１０４による無接触検査法を組み合わせた例である。
【００３９】
検査装置２００は、送受信コイル２０１、変復調回路部２０２、ＣＰＵ２０３、表示部２０４を備えている。２０５は前記検査用針１０７に接続される信号送受信部であり、２０６は電源部である。
【００４０】
電源部２０６の電源を入れ、生成した信号を変復調回路部１０２で変調して検査用信号として送受信コイル２０１に通電する。
【００４１】
送受信コイル２０１には検査用信号が電流として通電されることにより電磁波（誘導電磁波）が発生する。
【００４２】
送受信コイル２０１に電磁波が発生すると、検査装置２００の送受信コイル２０１の近傍に位置する半導体パッケージ１の送受信コイル１０４に磁束の変化が生じ、結果として送受信コイル１０４に誘導電流が発生する。
【００４３】
このように、本発明においては、コイルに通電して発生する誘導電磁波により、検査信号の送受信を行う、即ち、誘導電磁波を送信媒体として検査信号の送受信を行う構成を含む点に特徴がある。
【００４４】
送受信コイル１０４に発生した誘導電流は、変復調回路部１０５で復調され、検査信号として、ＣＰＵ１０１、又はメモリ１０２に送られる。
【００４５】
検査信号がＣＰＵ１０１やメモリ１０２に送られることにより、ＣＰＵ１０１やメモリ１０２は、所定動作がなされる。その後、当該所定動作の結果発生する信号は、変復調回路部１０５により変調され、検査後信号として送受信コイル１０４に通電される。検査後信号が通電された送受信コイル１０４では誘導電磁波が発生する。
【００４６】
半導体パッケージ１の送受信コイル１０４で誘導電磁波が発生すると、検査装置２００の送受信コイル２０１に磁束の変化が生じ、結果として送受信コイル２０１に誘導電流が発生する。
【００４７】
送受信コイル２０１に発生した電流は、変復調回路部２０２で復調され、検査後信号として検出され、必要に応じて表示部２０４に表示される。
【００４８】
一方、検査針１０７を用いた従来の検査も行う。信号送受信部２０５からの検査信号を検査針１０７を介して信号送受信部１０６に送り、ＣＰＵ１０１やメモリ１０２に検査信号を送って、検査後信号を信号送受信部１０６に戻し、信号送受信部２０５に戻して検査を行う。
【００４９】
上述の態様では、検査装置と半導体パッケージの間の検査用の信号の送受を電磁波で行うことにより、半導体パッケージ表面には特に検査用の信号を入出力するための端子を設ける必要がない。また従来の入出力端子の中で、検査用端子の数を減少することができる。
【００５０】
なお、上記の態様では、検査針を用いる従来法に、送受信コイルを用いる無接触検査法を組み合わせる検査法を説明したが、本発明では、送受信コイルを用いる無接触検査法だけでも本発明の目的を達成できる。
【００５１】
（第２の実施の形態）
本発明の半導体パッケージの第２の実施の形態は、図１に示す送受信コイル１０４に代えて、発光素子と受光素子を用いた点に特徴がある。
【００５２】
発光素子と受光素子を設ける態様を図３に基づいて説明する。
【００５３】
図３において、１００はインターポーザーであり、１０１はインターポーザー上にＣＰＵ１０１やメモリ１０２を搭載している。１０３は入出力端子である。３００はＣＰＵ１０１やメモリ１０２を固定するためのモールド層である。
【００５４】
モールド層３００の中央部位には、開口部３０１が設けられ、該開口部３０１に発光素子３０２と受光素子３０３が固定されている。
【００５５】
以下に、本発明の検査方法の例を図４に基づいて説明する。
【００５６】
第１の態様（図２）では、送受信コイルによる電磁波を送信媒体として検査信号あるいは検査後信号の送受信を行っていたが、第２の態様（図４）では光を送信媒体としている点が異なっている。
【００５７】
尚、本発明では、検査用の信号を、検査対象であるＣＰＵやメモリ等の半導体チップに導通する前の信号と後の信号を、それぞれ検査信号と検査後信号として区別している場合がある。
【００５８】
図４において、図２と同一符号の部位は同一の構成であるので、その説明を省略する。
【００５９】
検査装置２００の発光素子２０７は、変復調回路部２０２により作成された検査信号を、光電変換することにより、検査信号を光として送信する、即ち、検査信号に基づいて発光することにより検査信号の送信を行う。
【００６０】
半導体パッケージ１に設けられる受光素子３０３と発光素子３０２は、図３に示すように、半導体パッケージ１の外部から照射される光を受光でき、もしくは半導体パッケージ１の外部に光を発光できるように、半導体パッケージ１の表面に設けられることが好ましい。
【００６１】
また、受光素子３０３及び発光素子３０２は、図４に示すように、変復調回路部１０５に導通可能に接続されている。
【００６２】
発光素子２０７により発光された光を受光した受光素子３０３は、受光した光を光電変換することにより、光として送信された検査信号を電気信号とする。該検査信号は変復調回路部１０５で復調した後、検査信号としてＣＰＵ１０１やメモリ１０２に送られる。
【００６３】
また、ＣＰＵ１０１やメモリ１０２により所定動作がなされた結果発生する信号は、変復調回路部１０５により変調され、検査後信号として発光素子３０２により光電変換され、発光される。
【００６４】
発光素子３０２により発光された光は、検査装置２００の受光素子２０８により受光されることにより、光電変換され、変復調回路部２０２により復調されることにより検査後信号を検出することができる。
【００６５】
この例でも第１の態様と同様に、従来の検査針による検査を併用しているが、詳細な説明は省略する。
【００６６】
このように本発明によると、検査装置と半導体パッケージの間の検査用の信号の送受を光で行うことにより、半導体パッケージの表面（上面）には、特に検査用の信号を入出力するための端子を設けることなく、そして検査用端子の数を従来より減少させて、発光素子と受光素子を設けるだけで検査用の信号の送受ができる。
【００６７】
【発明の効果】
以上、本発明によれば、検査用ピンの数を増加させることなく、検査時間を減少でき、商品価値の高い半導体パッケージ、その製造方法及び半導体パッケージの検査方法を提供することができる。
【００６８】
【図面の簡単な説明】
【図１】本発明の半導体パッケージの第１の実施の形態を示す図
【図２】半導体パッケージの検査方法の一例を説明する図
【図３】本発明の半導体パッケージの第２の実施の形態を示す図
【図４】半導体パッケージの検査方法の一例を説明する図
【符号の説明】
１００：インターポーザー
１０１：ＣＰＵ
１０２：メモリ
１０３：入出力端子
１０４：送受信コイル
１０５：変復調回路部
２００：検査装置
２０１：送受信コイル
２０２：変復調回路部
２０３：ＣＰＵ
２０４：表示部
２０５：信号送受信部
２０６：電源部
２０７：発光素子
２０８：受光素子
３００：モールド層
３０１：開口部
３０２：発光素子
３０３：受光素子
【図１】
2004037213.tif 000003
【図２】
2004037213.tif 000004
【図３】
2004037213.tif 000005
【図４】
2004037213.tif 000006