(57)【要約】【課題】コレクタ層がバルク内部に比べて表面近傍でエネルギー帯が低エネルギー側に曲がる材料からなり、コレクタ層表面のリーク電流を抑制できるヘテロ接合バイポーラトランジスタを有する半導体装置とその製造方法を提供する。【解決手段】基板１０に、エミッタ層１４、ベース層１３およびコレクタ層１２を含むヘテロ接合バイポーラトランジスタを有し、基板と前記コレクタ層の間に、コレクタ層よりも高濃度の導電性不純物を含有するコレクタ取り出し層１１が形成されており、バルク内部のエネルギー帯に比べて表面近傍におけるエネルギー帯が低エネルギー側に曲がっている材料からコレクタ層１２が形成されており、ベース層１３とコレクタ層１２の接する端部Ｐ１  からコレクタ層１２とコレクタ取り出し層１１の接する端部Ｐ２  までの、コレクタ層１２の表面に沿ったときの最短の距離が、コレクタ層１２の厚みｔよりも大きい構成とする。【選択図】    図１
2004319826.tif 000002
【特許請求の範囲】
【請求項１】
基板に、エミッタ層、ベース層およびコレクタ層を含むヘテロ接合バイポーラトランジスタを有し、
前記基板と前記コレクタ層の間に、前記コレクタ層よりも高濃度の導電性不純物を含有するコレクタ取り出し層が形成されており、
バルク内部のエネルギー帯に比べて表面近傍におけるエネルギー帯が低エネルギー側に曲がっている材料から前記コレクタ層が形成されており、
前記ベース層と前記コレクタ層の接する端部から前記コレクタ層と前記コレクタ取り出し層の接する端部までの、前記コレクタ層の表面に沿ったときの最短の距離が、前記コレクタ層の厚みよりも大きい
半導体装置。
【請求項２】
前記コレクタ層の外周側面が前記ベース層の外周側面よりも外側に存在する
請求項１に記載の半導体装置。
【請求項３】
前記コレクタ層の外周側面に段差が設けられている
請求項１に記載の半導体装置。
【請求項４】
前記コレクタ層の外周側面の段差において、下段における外周側面が前記ベース層の外周側面よりも外側に存在する
請求項３に記載の半導体装置。
【請求項５】
前記コレクタ層の外周側面の段差において、上段における外周側面が前記ベース層の外周側面よりも内側に存在し、下段における外周側面が前記ベース層の外周側面よりも外側に存在する
請求項３に記載の半導体装置。
【請求項６】
前記コレクタ層の表面の内、前記基板の表面と略平行な平面が露出しており、露出した部分における前記コレクタ層の表面に溝が形成されている
請求項１に記載の半導体装置。
【請求項７】
基板に、エミッタ層、ベース層およびコレクタ層を含むヘテロ接合バイポーラトランジスタを有する半導体装置の製造方法であって、
前記基板に、前記コレクタ層よりも高濃度の導電性不純物を含有するコレクタ取り出し層を形成する工程と、
前記コレクタ取り出し層上に、バルク内部のエネルギー帯に比べて表面近傍におけるエネルギー帯が低エネルギー側に曲がっている材料からコレクタ層を形成する工程と、
前記コレクタ層上にベース層を形成する工程と、
前記ベース層上にエミッタ層を形成する工程と、
前記エミッタ層をパターン加工する工程と、
前記ベース層をパターン加工する工程と、
前記ベース層と前記コレクタ層の接する端部から前記コレクタ層と前記コレクタ取り出し層の接する端部までの、前記コレクタ層の表面に沿ったときの最短の距離が、前記コレクタ層の厚みよりも大きくなるように、前記コレクタ層をパターン加工する工程と
を有する半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関し、特にヘテロ接合バイポーラトランジスタを有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
半導体装置に用いられるトランジスタとしては、バイポーラトランジスタとＭＯＳ（金属−酸化膜−半導体）電界効果トランジスタなどの電界効果トランジスタに大別される。
【０００３】
バイポーラトランジスタの一つに、ヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ、以下ＨＢＴとも称する）がある。
図９は上記の従来のＨＢＴの断面図である。
例えば、半絶縁性のＦｅがドープされた単結晶ＩｎＰよりなる基板１１０上に、ｎ＋  型のＩｎＧａＡｓあるいはＩｎＰよりなり、コレクタ取り出し層となるサブコレクタ層１１１、ｎ−  型のＩｎＰよりなるコレクタ層１１２、ｐ＋  型のＩｎＧａＡｓよりなるベース層１１３、ｎ型のＩｎＰよりなるエミッタ層１１４、ｎ＋  型のＩｎＧａＡｓよりなるエミッタキャップ層１１５が順次積層されている。
【０００４】
エミッタキャップ層１１５に接続してエミッタ電極１１６が形成されている。ベースコンタクト形成のために、キャップ層１１５、エミッタ層１１６の一部が除去され、エミッタメサ構造ＥＭが形成されている。
また、ベース層１１３に接続してベース電極１１７が形成されており、ベース層１１３とコレクタ層１１２にはベースメサ構造ＢＭが形成されている。
さらに、サブコレクタ層１１１に接続してコレクタ電極１１８が形成されている。ここで、ベースメサ構造ＢＭとコレクタ電極１１８は、合わせずれマージンＭＧとして所定の距離を離間して形成されている。
上記のエミッタ電極１１６、ベース電極１１７、コレクタ電極１１８は、例えば、Ｔｉ／Ｐｔ／Ａｕの積層体から形成されている。
【０００５】
上記のＨＢＴは、以下のようにして形成される。
例えば、ＩｎＰよりなる基板１１０上に、サブコレクタ層としてｎ＋  型のＩｎＧａＡｓあるいはＩｎＰ、コレクタ層としてｎ−  型のＩｎＰ、ベース層としてｐ＋  型のＩｎＧａＡｓ、エミッタ層としてｎ型のＩｎＰ、およびエミッタキャップ層としてｎ＋  型のＩｎＧａＡｓを順次積層する。
次に、エミッタ電極１１６を形成し、これをマスクとしてエミッタキャップ層１１５およびエミッタ層１１４をエミッタメサ構造ＥＭに加工し、ベース層１１３の表面を露出させる。
次に、ベース層１１３上にベース電極１１７を形成し、ベースメサ構造ＢＭのパターンのレジスト膜を形成し、これをマスクとしてベース層１１３およびコレクタ層１１２をベースメサ構造ＢＭに加工し、サブコレクタ層１１１の表面を露出させる。
次に、サブコレクタ層１１１上にコレクタ電極１１８を形成し、サブコレクタ層１１１を所定のパターンに加工して、図９に示す構造とする。
【０００６】
上記の従来例はコレクタ層などにＩｎＰを用いたものの例であるが、ＧａＡｓ系材料を用いたＨＢＴの構造や製造方法などについて、特許文献１〜３に記載がなされている。
【０００７】
【特許文献１】
特開平５−１３１６１５９号公報
【特許文献２】
特開平１０−１７８０２１号公報
【特許文献３】
特開２００２−１７０８２９号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上記の従来例であるコレクタ層にＩｎＰを用いたＨＢＴにおいては、以下の理由（１）〜（３）により、ＩｎＰ層の表面を流れるリーク電流（図９においてＩで示す）が発生しやすく、ベース・コレクタ間の逆方向リーク電流が増大することが懸念される。
（１）表面準位によりＩｎＰ表面は電子が蓄積される方向にバンドがピンニングされる傾向にあり、表面にリークパスが形成されやすい。
（２）ＩｎＰ層の表面準位または表面に形成された絶縁膜との界面準位（トラップ）を介した電流が流れやすい。
（３）ＩｎＰの表面酸化物は導電性になりやすい。
【０００９】
上記の現象を抑制するためには、ＩｎＰ層の表面に形成する絶縁膜に対して高度かつ微妙な界面制御技術が要求されるが、絶縁膜堆積条件および装置、ＩｎＰ層表面の前処理条件などに敏感に影響されるため、統一的な最適条件はいまだ確立されていない。
【００１０】
上記の問題は、ＩｎＰに限らず、バルク内部のエネルギー帯に比べて表面近傍におけるエネルギー帯が低エネルギー側に曲がっている材料を用いた場合には、同様の現象が起きやすくなっている。
【００１１】
尚、上記の特許文献１〜３において、コレクタ層の外周側面に段差が設けられている構造のＨＢＴが記載されているが、これらはＧａＡｓ系のＨＢＴであり、後述のようにＧａＡｓはバルク内部のエネルギー帯に比べて表面近傍におけるエネルギー帯が高エネルギー側に曲がっている材料であり、表面リークパスの問題は生じておらず、ＧａＡｓのベース層のエッチングを行うと、露出したコレクタ層も同時にエッチングされてしまうという製造上の都合により自動的に上記のような構造となっているものである。
【００１２】
本発明は上記の状況に鑑みてなされたものであり、本発明の目的は、バルク内部のエネルギー帯に比べて表面近傍におけるエネルギー帯が低エネルギー側に曲がっている材料からコレクタ層が形成されているヘテロ接合バイポーラトランジスタにおいて、コレクタ層の表面を流れるリーク電流を抑制できるヘテロ接合バイポーラトランジスタを有する半導体装置と、その製造方法を提供することである。
【００１３】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置は、基板に、エミッタ層、ベース層およびコレクタ層を含むヘテロ接合バイポーラトランジスタを有し、前記基板と前記コレクタ層の間に、前記コレクタ層よりも高濃度の導電性不純物を含有するコレクタ取り出し層が形成されており、バルク内部のエネルギー帯に比べて表面近傍におけるエネルギー帯が低エネルギー側に曲がっている材料から前記コレクタ層が形成されており、前記ベース層と前記コレクタ層の接する端部から前記コレクタ層と前記コレクタ取り出し層の接する端部までの、前記コレクタ層の表面に沿ったときの最短の距離が、前記コレクタ層の厚みよりも大きい。
【００１４】
上記の本発明の半導体装置は、ヘテロ接合バイポーラトランジスタのコレクタ層が、バルク内部のエネルギー帯に比べて表面近傍におけるエネルギー帯が低エネルギー側に曲がっている材料から形成されており、ベース層とコレクタ層の接する端部からコレクタ層とコレクタ取り出し層の接する端部までの、コレクタ層の表面に沿ったときの最短の距離が、コレクタ層の厚みよりも大きい構成となっている。
【００１５】
上記の目的を達成するため、本発明の半導体装置の製造方法は、基板に、エミッタ層、ベース層およびコレクタ層を含むヘテロ接合バイポーラトランジスタを有する半導体装置の製造方法であって、前記基板に、前記コレクタ層よりも高濃度の導電性不純物を含有するコレクタ取り出し層を形成する工程と、前記コレクタ取り出し層上に、バルク内部のエネルギー帯に比べて表面近傍におけるエネルギー帯が低エネルギー側に曲がっている材料からコレクタ層を形成する工程と、前記コレクタ層上にベース層を形成する工程と、前記ベース層上にエミッタ層を形成する工程と、前記エミッタ層をパターン加工する工程と、前記ベース層をパターン加工する工程と、前記ベース層と前記コレクタ層の接する端部から前記コレクタ層と前記コレクタ取り出し層の接する端部までの、前記コレクタ層の表面に沿ったときの最短の距離が、前記コレクタ層の厚みよりも大きくなるように、前記コレクタ層をパターン加工する工程とを有する。
【００１６】
上記の本発明の半導体装置の製造方法は、基板に、コレクタ層よりも高濃度の導電性不純物を含有するコレクタ取り出し層を形成し、コレクタ取り出し層上に、バルク内部のエネルギー帯に比べて表面近傍におけるエネルギー帯が低エネルギー側に曲がっている材料からコレクタ層を形成する。
次に、コレクタ層上にベース層を形成し、さらにベース層上にエミッタ層を形成する。
次に、エミッタ層をパターン加工し、ベース層をパターン加工する。
次に、ベース層とコレクタ層の接する端部からコレクタ層とコレクタ取り出し層の接する端部までの、コレクタ層の表面に沿ったときの最短の距離が、コレクタ層の厚みよりも大きくなるように、コレクタ層をパターン加工する。
【００１７】
【発明の実施の形態】
以下に、本発明の半導体装置およびその製造方法の実施の形態について、図面を参照して説明する。
【００１８】
第１実施形態
図１は第１実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の断面図である。
例えば、半絶縁性のＦｅがドープされた単結晶ＩｎＰよりなる基板１０上に、ｎ＋  型のＩｎＧａＡｓあるいはＩｎＰよりなるサブコレクタ層１１、ｎ−  型のＩｎＰよりなるコレクタ層１２、ｐ＋  型のＩｎＧａＡｓよりなるベース層１３、ｎ型のＩｎＰよりなるエミッタ層１４、ｎ＋  型のＩｎＧａＡｓよりなるエミッタキャップ層１５が順次積層されている。
サブコレクタ層１１はコレクタ層１２よりも高濃度の導電性不純物を含有しており、コレクタ取り出し層となる。
【００１９】
図２（ａ）は上記の実施形態に係るＨＢＴにおけるコレクタ層部分の断面図であり、また、図２（ｂ）は図２（ａ）のＸ−Ｘ’における断面でのエネルギー帯（伝導帯Ｅｃ  、価電子帯Ｅｖ  、フェルミ準位Ｅｆ  ）を示すダイヤグラムであり、コレクタ層１２の表面ＳＦ近傍でのバンド構造を示している。
ここで、エネルギー帯は通常ポテンシャルの井戸として表現され、ポテンシャルから無限遠に遠ざけた側を高エネルギー側、ポテンシャルの深い側を低エネルギー側としている。
また、図２（ｃ）は従来例に係り、バルク内部のエネルギー帯に比べて表面近傍におけるエネルギー帯が高エネルギー側に曲がっている材料の場合のエネルギー帯（伝導帯Ｅｃ  、価電子帯Ｅｖ  、フェルミ準位Ｅｆ  ）を示すダイヤグラムである。
【００２０】
上記のように、本実施形態におけるコレクタ層は、上述のＩｎＰなど、バルク内部のエネルギー帯に比べて表面近傍におけるエネルギー帯が低エネルギー側に曲がっている材料から形成されている。
【００２１】
エミッタキャップ層１５に接続してエミッタ電極１６が形成されている。ベースコンタクト形成のために、キャップ層１５、エミッタ層１６の一部が除去され、エミッタメサ構造ＥＭが形成されている。
また、ベース層１３に接続してベース電極１７が形成されており、ベース層１３にはベースメサ構造ＢＭが形成されている。
さらに、サブコレクタ層１１に接続してコレクタ電極１８が形成されている。
上記のエミッタ電極１６、ベース電極１７、コレクタ電極１８は、例えば、Ｔｉ／Ｐｔ／Ａｕの積層体から形成されている。
【００２２】
ここで、コレクタ層１２には、コレクタ層１２の外周側面がベース層１３の外周側面（ベースメサ構造ＢＭ）よりも外側に存在する構成となるコレクタメサ構造ＣＭが形成されており、具体的には、コレクタ層１２の外周側面はコレクタ電極１８の近傍にまで近接して形成されている。
これによって、ベース層１３とコレクタ層１２の接する端部Ｐ１  からコレクタ層１２とサブコレクタ層１１の接する端部Ｐ２  までの、コレクタ層１２の表面に沿ったときの最短の距離（コレクタ層の表面を流れるリークパスの距離）が、コレクタ層１２の厚みｔよりも大きい構成となっている。
また、サブコレクタ層１１には素子分離をするためのアイソレーションメサ構造ＩＭが形成されている。
【００２３】
本実施形態に係る半導体装置のＨＢＴは上記のような構成であるので、コレクタ層がバルク内部のエネルギー帯に比べて表面近傍におけるエネルギー帯が低エネルギー側に曲がっており、コレクタ層の表面にリーク電流が発生しやすい材料から形成されていても、コレクタ層の表面を流れるリークパスの距離を従来より長くなっているので、コレクタ層の表面を流れるリーク電流を抑制することができる。
【００２４】
上記のコレクタ層の表面を流れるリークパスの距離の従来よりも長くなった分は、ベースメサ構造の形成と、コレクタ電極の形成におけるマスク合わせ余裕分に相当する。
上記の合わせ余裕は標準的には１〜３μｍであり、コレクタ層の厚みは０．５μｍ程度であるので、従来構造よりもコレクタ層の表面を流れるリークパスの距離を２〜６倍に長くすることが可能となっている。
ＩｎＰなどからなるコレクタ層の表面リークが単純なオーム性の抵抗ではなくたとえば電界に指数関数的に依存するものであるとするとリーク抑制の効果は距離の増大比以上となる。サブコレクタ層１１のシート抵抗による直列抵抗が十分小さく余裕があれば、ベース・コンタクトメタル間に距離をさらに長くすることが可能であり、期待される効果も大きくなる。
【００２５】
上記の本実施形態に係るＨＢＴを有する半導体装置の製造方法について、図面を参照して説明する。
まず、図３（ａ）に示すように、例えば、半絶縁性のＦｅがドープされた単結晶ＩｎＰよりなる基板１０上に、例えばＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法あるいはＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法などにより、例えばｎ＋  型のＩｎＧａＡｓあるいはＩｎＰを堆積させてサブコレクタ層１１を形成し、次に例えばｎ−  型のＩｎＰを堆積させてコレクタ層１２を形成し、次に例えばｐ＋  型のＩｎＧａＡｓを堆積させてベース層１３を形成し、次に例えばｎ型のＩｎＰを堆積させてエミッタ層１４を形成し、さらに例えばｎ＋  型のＩｎＧａＡｓを堆積させてエミッタキャップ層１５を形成する。
【００２６】
次に、図３（ｂ）に示すように、例えばリフトオフ法などによりエミッタ層１５上にエミッタ電極１６を形成する。
次に、エミッタ電極１６をパターン加工するための用いた不図示のレジスト膜あるいはエミッタ電極１６などをマスクとして、エミッタキャップ層１５およびエミッタ層１４を順にエミッタメサ構造ＥＭに加工する。
これにより、ベース層１３の表面が露出する。
【００２７】
次に、図３（ｃ）に示すように、ベース層１３上にベース電極１７を形成し、ベースメサ構造ＢＭのパターンのレジスト膜を形成し、これをマスクとして、例えば、リン酸、過酸化水素水および水の混合液をエッチング液としてウェットエッチングする。エッチングはＩｎＰのコレクタ層１２の表面で選択的に停止し、このようにしてベース層１３をベースメサ構造ＢＭに加工する。
【００２８】
次に、図４（ａ）に示すように、例えばリフトオフ法などによりベース層１３上にベース電極１７を形成する。
【００２９】
次に、図４（ｂ）に示すように、コレクタ電極を形成する領域を開口するパターンのレジスト膜Ｒ１をパターン形成し、これをマスクとして、例えば、塩酸とリン酸の混合液をエッチング液としてウェットエッチングし、サブコレクタ層１１を露出させ、コレクタ電極形成用の開口部１２ａを形成する。サブコレクタ層１１がＩｎＧａＡｓの場合、エッチングはサブコレクタ層１１の表面で選択的に停止する。
上記の開口部１２ａを形成するウェットエッチングにおいては、レジスト膜Ｒ１の開口幅よりも形成される開口部１２ａの開口幅の方が広くなり、コレクタ層１２とレジスト膜Ｒ１の間にオフセットＹが発生する。
開口部１２ａの壁面はコレクタ層１２の一方のコレクタメサ構造ＣＭを構成する。
【００３０】
次に、図４（ｃ）に示すように、レジスト膜Ｒ１を残したままで全面にコレクタ電極の材料を蒸着などにより堆積させ、サブコレクタ層１１上にコレクタ電極１８を形成する。このとき、レジスト膜Ｒ１の上層にも電極材料１８ａが堆積される。
上述のように、コレクタ層１２とレジスト膜Ｒ１の間にオフセットＹが存在することから、コレクタ電極１８はコレクタ層１２と接しないように形成することができる。
【００３１】
次に、図５（ａ）に示すように、リフトオフ法により、レジスト膜Ｒ１を除去するとともに、レジスト膜Ｒ１上に成膜された電極材料１８ａを除去する。
【００３２】
次に、図５（ｂ）に示すように、素子分離領域を開口するレジスト膜Ｒ２を形成し、これをマスクとして、例えば、塩酸とリン酸の混合液をエッチング液としてコレクタ層１２をエッチングし、リン酸、過酸化水素水および水の混合液をエッチング液としてサブコレクタ層１１をエッチングし、アイソレーションメサ構造ＩＭを形成して素子分離する。
【００３３】
次に、図５（ｃ）に示すように、レジスト膜Ｒ２を除去する。
以上で、図１に示す構造と同様の構造のＨＢＴを有する半導体装置を製造することができる。
【００３４】
上記の本実施形態に係る半導体装置の製造方法によれば、バルク内部のエネルギー帯に比べて表面近傍におけるエネルギー帯が低エネルギー側に曲がっている材料からコレクタ層が形成されているヘテロ接合バイポーラトランジスタにおいて、コレクタ層の表面を流れるリーク電流を抑制できるヘテロ接合バイポーラトランジスタを有する半導体装置を製造することができる。
【００３５】
第２実施形態
図６は第２実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の断面図である。
実質的に第１実施形態に係る半導体装置と同様であるが、コレクタ層１２の外周側面に段差ＳＴが設けられており、この段差ＳＴよりも上段のコレクタ層１２の外周側面に第１コレクタメサ構造ＣＭ１が構成され、下段には第２コレクタメサ構造ＣＭ２が構成されている。
第１コレクタメサ構造ＣＭ１はベース層１３の外周側面（ベースメサ構造ＢＭ）と同じ位置となっており、一方、第２コレクタメサ構造ＣＭ２はベースメサ構造ＢＭよりも外側に存在し、コレクタ電極１８の近傍にまで近接して形成されている。
【００３６】
上記の構成においても、第１実施形態と同様に、ベース層１３とコレクタ層１２の接する端部Ｐ１  からコレクタ層１２とサブコレクタ層１１の接する端部Ｐ２までの、コレクタ層１２の表面に沿ったときの最短の距離（コレクタ層の表面を流れるリークパスの距離）が、コレクタ層１２の厚みｔよりも大きい構成となっている。
コレクタ層がバルク内部のエネルギー帯に比べて表面近傍におけるエネルギー帯が低エネルギー側に曲がっており、コレクタ層の表面にリーク電流が発生しやすい材料から形成されていても、コレクタ層の表面を流れるリークパスの距離を従来より長くなっているので、コレクタ層の表面を流れるリーク電流を抑制することができる。
【００３７】
本実施形態に係る半導体装置は実質的に第１実施形態と同様に製造することができる。
例えば、第１実施形態において図３（ｃ）あるいは図４（ａ）に示すベース層１３にベースメサ構造ＢＭを形成する工程の後に、ベース層１３をマスクとして、例えば塩酸と水の混合液をエッチング液とするウェットエッチングにより、ＩｎＰのコレクタ層１２をコレクタ層１２の途中の膜厚までエッチングし、これにより上段の第１コレクタメサＣＭ１を形成し、後は第１実施形態と同様にして第２コレクタメサＣＭ２を形成することで、図６に示す構造と同様の構造のＨＢＴを有する半導体装置を製造することができる。
例えば、レジスト膜などのエッチングマスク材料とＩｎＰなどのコレクタ層との密着性が悪く、第１実施形態に１回でコレクタ層をエッチングすることが困難な場合に本実施形態を採用することが有効である。
【００３８】
第３実施形態
図７は第３実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の断面図である。
実質的に第２実施形態に係る半導体装置と同様であり、コレクタ層１２の外周側面に段差ＳＴが設けられており、この段差ＳＴよりも上段のコレクタ層１２の外周側面に第１コレクタメサ構造ＣＭ１が構成され、下段には第２コレクタメサ構造ＣＭ２が構成されている。
ここれ、第１コレクタメサ構造ＣＭ１はベース層１３の外周側面（ベースメサ構造ＢＭ）よりも内側に存在し、一方、第２コレクタメサ構造ＣＭ２はベース層１３の外周側面（ベースメサ構造ＢＭ）よりも外側に存在し、コレクタ電極１８の近傍にまで近接して形成されている。
【００３９】
上記の構成においても、ベース層１３とコレクタ層１２の接する端部Ｐ１  からコレクタ層１２とサブコレクタ層１１の接する端部Ｐ２  までの、コレクタ層１２の表面に沿ったときの最短の距離（コレクタ層の表面を流れるリークパスの距離）が、コレクタ層１２の厚みｔよりも大きい構成となっており、コレクタ層がバルク内部のエネルギー帯に比べて表面近傍におけるエネルギー帯が低エネルギー側に曲がっており、コレクタ層の表面にリーク電流が発生しやすい材料から形成されていても、コレクタ層の表面を流れるリークパスの距離を従来より長くなっているので、コレクタ層の表面を流れるリーク電流を抑制することができる。
特に、本実施形態においては、第１実施形態および第２実施形態よりもコレクタ層の表面を流れるリークパスの距離を長く取ることができるので、コレクタ層の表面を流れるリーク電流をさらに抑制することができる。
また、本実施形態の構造は、サイドエッチングの分だけベース・コレクタの接合面積を小さくすることができ、ベース・コレクタ間容量を小さくできるという利点を併せ持つ。
【００４０】
本実施形態に係る半導体装置は実質的に第２実施形態と同様に製造することができる。
ベース層１３をマスクとするウェットエッチングにより、コレクタ層１２の途中の膜厚までエッチングして上段の第１コレクタメサＣＭ１を形成する工程において、ＩｎＰのサイドエッチングは結晶方位とエッチング液を選択することで、大きなサイドエッチングを容易に形成することができる。例えば、塩酸と水の混合液をエッチング液として用い、サイドエッチングの方向を〔０，０，１〕方向または〔０，１，０〕方向にとることで、深さ方向の数倍のサイドエッチングが得られ、大きなサイドエッチングをとることができる。このようにして、第１コレクタメサ構造ＣＭ１をベースメサ構造ＢＭよりも内側にすることができる。
このようにして、図７に示す構造と同様の構造のＨＢＴを有する半導体装置を製造することができる。
【００４１】
第４実施形態
図８は第４実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の断面図である。
実質的に第１実施形態に係る半導体装置と同様であるが、コレクタ層１２の表面の内、基板１０の表面と略平行な平面がベースメサ構造ＢＭからはみ出して露出しており、露出した部分におけるコレクタ層１２の表面に溝ＧＲが形成されている。
【００４２】
上記の構成においても、ベース層１３とコレクタ層１２の接する端部Ｐ１  からコレクタ層１２とサブコレクタ層１１の接する端部Ｐ２  までの、コレクタ層１２の表面に沿ったときの最短の距離（コレクタ層の表面を流れるリークパスの距離）が、コレクタ層１２の厚みｔよりも大きい構成となっており、コレクタ層がバルク内部のエネルギー帯に比べて表面近傍におけるエネルギー帯が低エネルギー側に曲がっており、コレクタ層の表面にリーク電流が発生しやすい材料から形成されていても、コレクタ層の表面を流れるリークパスの距離を従来より長くなっているので、コレクタ層の表面を流れるリーク電流を抑制することができる。
特に、本実施形態においては、コレクタ層１２の表面に溝ＧＲが形成されているので、第１実施形態よりもコレクタ層の表面を流れるリークパスの距離を長く取ることができ、コレクタ層の表面を流れるリーク電流をさらに抑制することができる。
【００４３】
本実施形態に係る半導体装置は実質的に第１実施形態と同様に製造することができる。
即ち、コレクタ層１２の表面が露出した時点で、
レジスト膜をパターン形成し、塩酸とリン酸の混合液をエッチング液とするウェットエッチングにより、コレクタ層１２の一部にサブコレクタ層１１には達しない溝ＧＲを形成する工程を追加することで、図８に示す構造と同様の構造のＨＢＴを有する半導体装置を製造することができる。
【００４４】
本実施形態においては、コレクタ層１２の表面に形成された溝ＧＲを第１実施形態に適用した構成を示しているが、第１実施形態だけでなく、第２および第３実施形態の半導体装置にも適用することができる。
【００４５】
本発明の半導体装置は上記の実施形態に限定されない。
例えば、実施形態においてはｎｐｎ型のバイポーラトランジスタについて説明しているが、ｐｎｐ型に適用することも可能である。
また、コレクタ層、ベース層およびエミッタ層の積層体のメサ構造の形状や各層に接続する電極の配置などは、実施形態に限定されず、種々の形状、配置を採用することができる。
この他、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
【００４６】
【発明の効果】
本発明の半導体装置によれば、バルク内部のエネルギー帯に比べて表面近傍におけるエネルギー帯が低エネルギー側に曲がっている材料からコレクタ層が形成されているヘテロ接合バイポーラトランジスタにおいて、コレクタ層の表面を流れるリーク電流を抑制できる。
【００４７】
本発明の半導体装置の製造方法によれば、バルク内部のエネルギー帯に比べて表面近傍におけるエネルギー帯が低エネルギー側に曲がっている材料からコレクタ層が形成されているヘテロ接合バイポーラトランジスタにおいて、コレクタ層の表面を流れるリーク電流を抑制できるヘテロ接合バイポーラトランジスタを有する半導体装置を製造することができる。
【図面の簡単な説明】
【図１】図１は第１実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の断面図である。
【図２】図２（ａ）は第１実施形態に係る半導体装置のコレクタ層部分の断面図であり、また、図２（ｂ）は図２（ａ）のＸ−Ｘ’における断面でのエネルギー帯を示すダイヤグラムであり、図２（ｃ）は従来例に係るバルク内部のエネルギー帯に比べて表面近傍におけるエネルギー帯が高エネルギー側に曲がっている材料の場合のエネルギー帯を示すダイヤグラムである。
【図３】図３（ａ）〜（ｃ）は第１実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の製造方法の製造工程を示す断面図である。
【図４】図４（ａ）〜（ｃ）は第１実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の製造方法の製造工程を示す断面図である。
【図５】図５（ａ）〜（ｃ）は第１実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の製造方法の製造工程を示す断面図である。
【図６】図６は第２実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の断面図である。
【図７】図７は第３実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の断面図である。
【図８】図８は第４実施形態に係るヘテロ接合バイポーラトランジスタを有する半導体装置の断面図である。
【図９】図９は従来例に係るヘテロ接合バイポーラトランジスタの断面図である。
【符号の説明】
１０…基板、１１…サブコレクタ層、１２…コレクタ層、１３…ベース層、１４…エミッタ層、１５…エミッタキャップ層、１６…エミッタ電極、１７…ベース電極、１８…コレクタ電極、ＥＭ…エミッタメサ構造、ＢＭ…ベースメサ構造、ＣＭ…コレクタメサ構造、ＣＭ１…第１コレクタメサ構造、ＣＭ２…第２コレクタメサ構造、ＩＭ…アイソレーションメサ構造、ＳＴ…段差、ＧＲ…溝、Ｐ１…ベース層とコレクタ層の接する端部、Ｐ２  …コレクタ層とサブコレクタ層の接する端部、ｔ…コレクタ層の厚み、Ｒ１，Ｒ２…レジスト膜、ＳＦ…コレクタ層の表面。
【図１】
2004319826.tif 000003
【図２】
2004319826.tif 000004
【図３】
2004319826.tif 000005
【図４】
2004319826.tif 000006
【図５】
2004319826.tif 000007
【図６】
2004319826.tif 000008
【図７】
2004319826.tif 000009
【図８】
2004319826.tif 000010
【図９】
2004319826.tif 000011