(57)【要約】【課題】ストレスマイグレーションによるビア下近傍におけるマイクロボイドの集中を抑制できる半導体装置およびその製造方法を提供する。【解決手段】本発明の半導体装置の製造方法は、銅層５、１２をメッキにより形成する工程と、その銅層５、１２上に欠陥捕獲膜１３を形成する工程と、たとえばアニールにより銅層５、１２中の欠陥を欠陥捕獲膜１３中に移動させる工程と、欠陥捕獲膜１３を除去する工程とを備えている。【選択図】        図３
2004319834.tif 000002
【特許請求の範囲】
【請求項１】
第１の銅層と、
前記第１の銅層上に形成され、かつ前記第１の銅層に達する孔を有する絶縁層と、
前記孔を介して前記第１の銅層に電気的に接続された第２の銅層と、
前記第２の銅層と前記絶縁層との間に位置し、かつ前記第１の銅層と前記第２の銅層との間に位置するバリア層とを備え、
前記バリア層は、窒化タンタル層を前記窒化タンタル層よりも銅との密着性の良い層で挟んだ構造を有する、半導体装置。
【請求項２】
前記バリア層は、前記窒化タンタル層をタンタル層で挟んだ積層構造を有することを特徴とする、請求項１に記載の半導体装置。
【請求項３】
第１の銅層と、
前記第１の銅層上に形成され、かつ前記第１の銅層に達する孔を有する絶縁層と、
前記孔を介して前記第１の銅層に電気的に接続された第２の銅層とを備え、
前記第１および第２の銅層の少なくともいずれかが不活性元素を含む、半導体装置。
【請求項４】
前記不活性元素はアルゴンであることを特徴とする、請求項３に記載の半導体装置。
【請求項５】
第１の銅層と、
前記第１の銅層上に形成され、かつ前記第１の銅層に達する孔を有する絶縁層と、
前記孔を介して前記第１の銅層に電気的に接続された第２の銅層とを備え、
前記第１および第２の銅層の少なくともいずれかが周期表の８族の元素を含む、半導体装置。
【請求項６】
銅層をメッキにより形成する工程と、
前記銅層上に欠陥捕獲膜を形成する工程と、
前記銅層中の欠陥を前記欠陥捕獲膜中に移動させる工程と、
前記欠陥捕獲膜を除去する工程とを備えた、半導体装置の製造方法。
【請求項７】
前記欠陥捕獲膜は、スパッタ法により形成された銅層であることを特徴とする、請求項６に記載の半導体装置の製造方法。
【請求項８】
銅層をメッキにより形成する工程と、
前記銅層に不活性元素を注入することにより前記銅層の少なくとも一部を非晶質とする工程と、
少なくとも一部が非晶質の前記銅層を加熱することにより、非晶質部分を結晶化させる工程とを備えた、半導体装置の製造方法。
【請求項９】
下層の銅層と上層の銅層とが、絶縁層に形成された孔を介して電気的に接続された半導体装置の製造方法であって、
前記下層の銅層と前記上層の銅層との少なくとも１つの銅層は、メッキにより形成され、かつ前記メッキによる成膜時から周期表の８族の元素を含むように形成される、半導体装置の製造方法。
【請求項１０】
下層の銅層と上層の銅層とが、絶縁層に形成された孔を介して電気的に接続された半導体装置の製造方法であって、
前記下層の銅層と前記上層の銅層との少なくとも１つの銅層は、メッキにより形成され、かつ前記メッキによる成膜後に周期表の８族の元素を導入される、半導体装置の製造方法。
【請求項１１】
主表面に凹部を有する絶縁層を形成する工程と、
前記凹部内を埋め込むように、かつ前記絶縁層の主表面上を覆うように銅層を形成する工程と、
前記銅層を前記凹部内に残存させるように前記銅層を除去する工程と、
前記銅層を除去する工程の後に、前記銅層の膜質を安定化させるための熱処理を行なう工程とを備えた、半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関するものであり、特に銅配線構造を有する半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来の半導体装置における集積回路の金属配線には主にアルミニウム（Ａｌ）合金が用いられていた。しかし、半導体デバイスの微細化と共に配線の多層化・微細化が進み、配線間のスペースが狭くなってきている。配線の抵抗（Ｒ）と配線間の容量（Ｃ）との積（ＲＣ）が小さいほど配線遅延時間が短くなるが、微細化により横方向の配線間容量（Ｃ）が増大する。このため、最先端デバイスでは、より抵抗の低い銅（Ｃｕ）配線が用いられてきている。
【０００３】
このような銅配線を有する半導体装置は、たとえばＥ．  Ｔ．  Ｏｇａｗａ  ｅｔ  ａｌ．，“Ｓｔｒｅｓｓ−Ｉｎｄｕｃｅｄ  Ｖｏｉｄｉｎｇ  Ｕｎｄｅｒ  Ｖｉａｓ  Ｃｏｎｎｅｃｔｅｄ  Ｔｏ  Ｗｉｄｅ  Ｃｕ  Ｍｅｔａｌ  Ｌｅａｄｓ”ＩＥＥＥ  ０２ＣＨ３７３２０  ４０ｔｈ  Ａｎｎｕａｌ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｒｅｌｉａｂｉｌｉｔｙ  Ｐｈｙｓｉｃｓ  Ｓｙｍｐｏｓｉｕｍ，  Ｄａｌｌａｓ，  Ｔｅｘａｓ，  ２００２，  ｐｐ．  ３１２−３２１（非特許文献１参照）などに開示されている。
【０００４】
このような銅配線を有する半導体装置の製造フローにはデュアルダマシン法およびシングルダマシン法がある。デュアルダマシン法においては、ビアおよび配線部分の溝がドライエッチングにより形成された後、バリアメタルおよびシード銅膜が成膜され、電解メッキにより銅膜が成膜される。その後、熱処理が加えられて銅膜の膜質が安定化された後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により銅膜がビアおよび溝内にのみ残るように研磨除去されて、銅配線が形成される。
【０００５】
一方、シングルダマシン法では、ビアが開口された後、バリアメタルおよびシード銅膜が成膜され、電解メッキにより銅膜が成膜され、熱処理が加えられて銅膜の膜質が安定化された後、ＣＭＰ法によりビア部のみに銅膜が埋込まれる。その後、層間絶縁層が成膜され、配線溝が写真製版およびドライエッチングにより形成され、バリアメタルおよびシード銅膜が成膜され、電解メッキにより銅膜が成膜され、熱処理を加えて銅膜の膜質が安定化された後、ＣＭＰ法により配線溝部のみ銅膜により埋込まれる。
【０００６】
【非特許文献１】
Ｅ．  Ｔ．  Ｏｇａｗａ  ｅｔ  ａｌ．，“Ｓｔｒｅｓｓ−Ｉｎｄｕｃｅｄ  Ｖｏｉｄｉｎｇ  Ｕｎｄｅｒ  Ｖｉａｓ  Ｃｏｎｎｅｃｔｅｄ  Ｔｏ  Ｗｉｄｅ  Ｃｕ  Ｍｅｔａｌ  Ｌｅａｄｓ”ＩＥＥＥ  ０２ＣＨ３７３２０  ４０ｔｈ  Ａｎｎｕａｌ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｒｅｌｉａｂｉｌｉｔｙ  Ｐｈｙｓｉｃｓ  Ｓｙｍｐｏｓｉｕｍ，  Ｄａｌｌａｓ，  Ｔｅｘａｓ，  ２００２，  ｐｐ．  ３１２−３２１
【０００７】
【発明が解決しようとする課題】
上記２つの方法には、通常、銅メッキが用いられているが、銅メッキ膜は膜中にマイクロボイドを多数含むことが知られている。また、ストレスマイグレーション試験を行なうと、ビア下近傍に生じたストレス分布により、上記マイクロボイドが膜中を拡散し、ビア下近傍に集まると考えられている。このように熱ストレスによりマイクロボイドがビア下近傍に集まると、ビア下近傍において配線抵抗の増加、断線などが生じるおそれがある。
【０００８】
本発明は、上記のような問題点を解決するためになされたものであり、ストレスマイグレーションによるビア下近傍におけるマイクロボイドの集中を抑制できる半導体装置およびその製造方法を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
本発明の半導体装置は、第１の銅層と、絶縁層と、第２の銅層と、バリア層とを備えている。絶縁層は、第１の銅層上に形成され、かつ第１の銅層に達する孔を有している。第２の銅層は、孔を介して第１の銅層に電気的に接続されている。バリア層は、第２の銅層と絶縁層との間に位置し、かつ第１の銅層と第２の銅層との間に位置している。バリア層は、窒化タンタル層をその窒化タンタル層よりも銅との密着性の良い層で挟んだ構造を有している。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について図に基づいて説明する。
【００１１】
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置の構成を示す概略断面図である。図１を参照して、半導体基板（図示せず）上には、たとえばシリコン窒化膜よりなる絶縁層１と、たとえばシリコン酸化膜よりなる層間絶縁層２とが積層されている。絶縁層１および層間絶縁層２には溝３が形成されている。その溝３の壁面に沿って、たとえばタンタル（Ｔａ）よりなるバリア層４が形成されている。溝３内を埋め込むように、メッキにより形成された銅層（シード層とメッキ層とを含む。以下、メッキ銅層と称する）よりなる配線層５が形成されている。
【００１２】
層間絶縁層２上には、配線層５を覆うように、たとえばシリコン窒化膜よりなる絶縁層６と、たとえばシリコン酸化膜よりなる層間絶縁層７および８とが積層されている。絶縁層６および層間絶縁層７には配線層５に達するビア（孔）９が形成されている。層間絶縁層８には、ビア９上を延びる配線用の溝１０が形成されており、この溝１０とビア９とは互いに連通している。
【００１３】
ビア９と溝１０との壁面に沿って、たとえば窒化タンタル（ＴａＮ）よりなるバリア層１１が形成されている。このビア９と溝１０とを埋め込むように、メッキ銅層よりなる配線層１２が形成されている。バリア層１１は、絶縁層（絶縁層６および層間絶縁層７、８）と配線層１２との間に位置し、かつ配線層５と配線層１２との間に位置している。
【００１４】
本実施の形態では、配線層５および１２のいずれか一方または両方において、マイクロボイドなどの欠陥の密度が、通常のメッキ法により形成された銅層中の欠陥密度よりも低くなっている。本実施の形態において配線層５、１２中の欠陥密度の低下は、製造工程において欠陥捕獲膜を用いることにより可能となる。
【００１５】
以下、本実施の形態の製造方法について説明する。
図２および図３は、本発明の実施の形態１における半導体装置の製造方法を工程順に示す概略断面図である。図２を参照して、半導体基板（図示せず）上に、たとえばシリコン窒化膜よりなる絶縁層１と、たとえばシリコン酸化膜よりなる層間絶縁層２とが積層して形成される。この絶縁層１および層間絶縁層２に、通常の写真製版技術およびエッチング技術を用いて、溝３が形成される。その溝３の壁面および層間絶縁層２の上面を覆うように、たとえばタンタルよりなるバリア層４が形成される。溝３内を埋め込むように、かつ層間絶縁層２の上面を覆うように、メッキ銅層５が形成される。このメッキ銅層５は、銅のシード層を形成した後に電解メッキにより銅のメッキ層を成膜することにより形成される。
【００１６】
この後、層間絶縁層２の上面が露出するまで、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法によりメッキ銅層５とバリア層４とが研磨除去される。これにより、バリア層４とメッキ銅層５とが溝３内にのみ残されて、メッキ銅層よりなる配線層５が形成される。
【００１７】
層間絶縁層２上には、配線層５を覆うように、たとえばシリコン窒化膜よりなる絶縁層６と、たとえばシリコン酸化膜よりなる層間絶縁層７および８とが順に積層して形成される。通常の写真製版技術およぶエッチング技術により、層間絶縁層８には配線用の溝１０が形成され、絶縁層６および層間絶縁層７にはビア９が形成される。ビア９は、溝１０の底部から配線層５に達するように形成され、これにより配線層５の一部表面が露出する。
【００１８】
ビア９と溝１０との壁面、層間絶縁層８の上面、配線層５の露出表面などに沿って、たとえば窒化タンタルよりなるバリア層１１が形成される。このビア９と溝１０とを埋め込むように、かつ層間絶縁層２の上面を覆うように、メッキ銅層１２が形成される。このメッキ銅層１２は、銅のシード層を形成した後に電解メッキにより銅のメッキ層を成膜することにより形成される。
【００１９】
図３を参照して、メッキ銅層１２の上面に接するように欠陥捕獲膜１３が形成される。この欠陥捕獲膜１３は、たとえばスパッタ法により形成された銅層である。また、この欠陥捕獲膜１３は、欠陥捕獲膜１３中の成分がメッキ銅層１２中に拡散してもメッキ銅層１２の抵抗が上昇したり、ストレスマイグレーションやエレクトロマイグレーションなどが発生しやすくなることがないような材質であることが好ましい。
【００２０】
この後、メッキ銅層１２中のマイクロボイドなどの欠陥２１を欠陥捕獲膜１３内に移動させる処理が施される。この欠陥２１を欠陥捕獲膜１３内に移動させる処理は、たとえばアニールであり、そのアニールの温度と時間はたとえば１００℃と９０分である。このようなアニールを施すことにより、メッキ銅層１２と欠陥捕獲膜１３との間のたとえば欠陥密度の相違に基づく拡散効果により、メッキ銅層１２中の欠陥２１が欠陥捕獲膜１３内へ移動する。
【００２１】
このようにしてメッキ銅層１２中の欠陥２１を減少させた後に、層間絶縁層２の上面が露出するまで、ＣＭＰ法により欠陥捕獲膜１３、メッキ銅層１２およびバリア層１１が研磨除去される。これにより、図１に示すようにバリア層１１とメッキ銅層１２とがビア９および溝１０内にのみ残されて、メッキ銅層よりなる配線層１２が形成される。このようにして欠陥密度の低減されたメッキ銅層よりなる配線構造を有する半導体装置が製造される。
【００２２】
なお上記においては、メッキ銅層１２が研磨除去される前に欠陥捕獲膜１３を形成する場合について説明したが、メッキ銅層１２をＣＭＰ法により研磨除去した後に欠陥捕獲膜１３が形成されても良い。たとえば図２に示す状態からメッキ銅層１２とバリア層１１とが研磨除去された後に、図４に示すようにメッキ銅層１２に接するように欠陥捕獲膜１３が形成されても良い。また、図２に示す状態からメッキ銅層１２のみを研磨除去し、層間絶縁層８の上面上のバリア層１１を残した状態で、メッキ銅層１２に接するように欠陥捕獲膜１３が形成されても良い。いずれの場合においても欠陥捕獲膜１３を形成した後には、メッキ銅層１２中のマイクロボイドなどの欠陥２１を欠陥捕獲膜１３内に移動させる処理（たとえばアニール）が施される。
【００２３】
このようにメッキ銅層１２を研磨除去した後に欠陥２１を欠陥捕獲膜１３により捕獲することで、より効果的にメッキ銅層１２中の欠陥密度を低下させることができる。
【００２４】
また、メッキ銅層１２の研磨除去前の欠陥捕獲膜１３による欠陥２１の捕獲と、メッキ銅層１２の研磨除去後の欠陥捕獲膜１３による欠陥２１の捕獲とが組み合わされても良い。これによりメッキ銅層１２中の欠陥密度をさらに低減することができる。
【００２５】
また、上記においては配線層１２中の欠陥密度を低下させる場合について説明したが、配線層５中の欠陥密度が上記と同様の方法により低下されても良い。また、配線層５および配線層１２のいずれか一方のみの欠陥密度が上記の方法により低下されても良く、配線層５および配線層１２の双方の欠陥密度が上記の方法により低下されても良い。
【００２６】
本実施の形態によれば、欠陥捕獲膜１３により配線層５、１２中のマイクロボイドなどの欠陥２１の密度を低下させることが可能である。このため、熱ストレスによるビア下近傍（図１の領域Ｒ１またはＲ２）におけるマイクロボイドの集中を抑制することができる。
【００２７】
なお、本実施の形態における欠陥捕獲膜は、メッキ銅層よりも空孔、ボイドなどの欠陥の少ない膜であり、かつメッキ銅層との間で欠陥密度の相違に基づく拡散効果を十分に得られる材質であることが好ましい。本実施の形態では、欠陥捕獲膜としてスパッタ法により形成された銅層を用いているが、このスパッタ法により形成された銅層の欠陥密度は、通常、メッキ銅層の欠陥密度よりも低い。なぜなら、メッキ銅層の成膜においてはメッキ液中にウエハを浸す際に空気の巻き込みを避けることができず、またメッキ液自体が数種の不純物を含んでいるため、メッキ銅層中には多量の欠陥が導入されるからである。メッキ液中の不純物としては硫黄（Ｓ）、炭素（Ｃ）などがある。これらの不純物はスパッタ法により形成された銅層には含まれない。
【００２８】
しかし、スパッタ法により銅層を形成する場合でも、たとえばバイアススパッタ法のようにウエハに負のバイアス電圧を印加して成膜過程においてイオンをウエハ面に衝突させると、その衝撃により銅層に欠陥が多数導入されてしまう。このため、バイアススパッタ法により形成された銅層は、本実施の形態で求められる程度の欠陥捕獲の機能を有していない。したがって、バイアススパッタ法により形成された銅層は、本実施の形態における欠陥捕獲膜には適さない。
【００２９】
ただし、ウエハにバイアス電圧を印加する場合でも、アルゴンなどのイオンが処理室内に存在しない状態（たとえばアルゴンなどをプラズマの生成のみに用い、プラズマが生成された後はアルゴンなどを排気した状態）で高真空下にてスパッタによる銅の成膜が行なわれれば、ウエハにイオンが衝突することを避けられるため、銅層に多数の欠陥が導入されることはない。このため、この方法で形成された銅層は本実施の形態の欠陥捕獲膜に適する。
【００３０】
以上より、欠陥捕獲膜としてスパッタ法により形成された銅層を用いる場合には、スパッタ時にイオンがウエハ（半導体装置）に印加されたバイアス電圧によってウエハに衝突することのないような条件下で成膜された銅層が適している。
【００３１】
（実施の形態２）
本実施の形態では、図１に示す実施の形態１の構成と比較して、配線層５、１２の構成において異なる。本実施の形態における配線層５および配線層１２のいずれか一方または双方は、不活性元素を導入されることによりマイクロボイドの移動を抑制したメッキ銅層である。このため、本実施の形態における配線層５、１２は、実施の形態１のように欠陥捕獲膜により欠陥密度を低減された層でなくてもよい。
【００３２】
不活性元素としては、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）およびラドン（Ｒｎ）があり、いずれの元素が導入されても良いが、特にアルゴンが好ましい。
【００３３】
なお、これ以外の構成については実施の形態１の構成とほぼ同じであるため同一の構成要素については同一の符号を付し、その説明を省略する。
【００３４】
次に、本実施の形態の製造方法について説明する。
図５は、本発明の実施の形態２における半導体装置の製造方法を示す概略断面図である。本実施の形態の製造方法は、図２に示す工程までは実施の形態１と同様の工程を経る。この後、図５を参照して、メッキ銅層１２に不活性元素（たとえばアルゴン）が注入される。これによりメッキ銅層１２の全体または一部が非晶質な状態となる。つまり、不活性元素の注入により銅原子同士の結合が切られるとともに、不活性元素自身は化学的に安定な物質であり銅と結合しないため、メッキ銅層１２は非晶質な状態となる。
【００３５】
この後、アニールが施される。このアニールの温度と時間は、たとえば１００℃と９０分である。このアニールにより、非晶質の状態にあるメッキ銅層１２が結晶化し、結晶状態となる。これにより、後述するようにメッキ銅層１２の膜質が改善されて、メッキ銅層１２中でのボイドの移動が抑制される。
【００３６】
このようにしてメッキ銅層１２の膜質を改善した後に、層間絶縁層２の上面が露出するまで、ＣＭＰ法によりメッキ銅層１２およびバリア層１１が研磨除去される。これにより、図１に示すようにバリア層１１とメッキ銅層１２とがビア９および溝１０内にのみ残されて、メッキ銅層よりなる配線層１２が形成される。このようにしてボイドの移動が抑制された銅層よりなる配線構造を有する半導体装置が製造される。
【００３７】
なお、上記においてはメッキ銅層１２に不活性元素を注入した後にアニールする場合について説明したが、メッキ銅層５に不活性元素が注入された後にアニールが施されても良い。この場合には、後述するように、メッキ銅層５中でのボイドの移動を抑制することができる。また、メッキ銅層５とメッキ銅層１２との双方に不活性元素が注入された後にアニールが施されても良い。この場合には、後述するように、メッキ銅層５およびメッキ銅層１２の双方中でのボイドの移動を抑制することができる。
【００３８】
本実施の形態によれば、メッキ銅層５、１２に不活性元素を注入することにより、メッキ銅層５、１２は一旦非晶質の状態とされてから、アニールにより結晶状態とされる。銅は、結晶状態よりも非晶質状態において良好な流動性を有する。このため、同じ条件のアニールを施した場合、結晶状態よりも非晶質状態の方が銅の結晶粒の成長を促進できるとともに空孔を減少させることができる。また、銅の結晶粒の成長促進により、銅の結晶粒径を大きくできるため、ボイドが存在し易い結晶粒同士の境界（３重点）が少なくなり、かつ３重点同士の間隔も大きくすることができる。これにより、メッキ銅層５、１２中でのボイドの移動を抑制することが可能となる。したがって、熱ストレスによるビア下近傍（図１の領域Ｒ１またはＲ２）におけるマイクロボイドの集中を抑制することができる。
【００３９】
（実施の形態３）
図６は、本発明の実施の形態３における半導体装置の構成を示す概略断面図であり、図１の領域Ｐを拡大して示す図である。図６を参照して、本実施の形態の構成は、実施の形態１の構成と比較して、バリア層１１の構成において異なる。バリア層１１は窒化タンタル層１１ｂを有しており、この窒化タンタル層１１ｂが配線層５と配線層１２とのいずれにも接触しないように、窒化タンタル層１１ｂを窒化タンタル層１１ｂよりも銅との密着性の良い層１１ａ、１１ｃで挟んだ構成を有している。
【００４０】
バリア層１１は、たとえば、タンタル層１１ａと窒化タンタル層１１ｂとタンタル層１１ｃとの３層を順に積層した構成、つまり窒化タンタル層１１ｂをタンタル層１１ａとタンタル層１１ｃとで挟んだ積層構成を有している。これらタンタル層１１ａと窒化タンタル層１１ｂとタンタル層１１ｃとの各々は、ビア９および溝１０の壁面に沿って形成されており、かつ配線層１２と絶縁層（絶縁層６および層間絶縁層７、８）との間および配線層５と配線層１２との間に位置している。
【００４１】
また、窒化タンタル層１１ｂを挟み込む層１１ａ、１１ｃは、タンタル層に限られず、窒化タンタル層１１ｂよりも銅との密着性の良い層であればよく、窒化チタン（ＴｉＮ）層、チタンシリサイド（ＴｉＳｉ２）層、窒化タングステン（ＷＮ）層などであってもよい。また、窒化タンタル層１１ｂの下側の層１１ａと上側の層１１ｃとは異なる材質よりなっていても良い。
【００４２】
本実施の形態における配線層５、１２は、実施の形態１のように欠陥捕獲膜により欠陥密度を低減された層でなくてもよい。
【００４３】
なお、これ以外の構成については実施の形態１の構成とほぼ同じであるため同一の構成要素については同一の符号を付し、その説明を省略する。
【００４４】
次に、本実施の形態の製造方法について説明する。
図２を参照して、本実施の形態の製造方法では、実施の形態１と同様の方法により、絶縁層１と、層間絶縁層２と、溝３と、バリア層４と、配線層５と、絶縁層６と、層間絶縁層７、８と、ビア９と、溝１０とが形成される。
【００４５】
この後、ビア９と溝１０との壁面、層間絶縁層８の上面、配線層５の露出表面などに沿って、たとえばタンタル層１１ａと窒化タンタル層１１ｂとタンタル層１１ｃとの３層が順に積層されて、その３層の積層構造よりなるバリア層１１が形成される。
【００４６】
このビア９と溝１０とを埋め込むように、かつ層間絶縁層２の上面を覆うように、メッキ銅層１２が形成される。このメッキ銅層１２は、銅のシード層を形成した後に電解メッキにより銅のメッキ層を成膜することにより形成される。
【００４７】
この後、層間絶縁層２の上面が露出するまで、ＣＭＰ法によりメッキ銅層１２およびバリア層１１が研磨除去される。これにより、図１に示すようにバリア層１１とメッキ銅層１２とがビア９および溝１０内にのみ残されて、メッキ銅層よりなる配線層１２が形成される。このようにして銅層の配線構造を有する半導体装置が製造される。
【００４８】
本実施の形態によれば、配線層１２と絶縁層（絶縁層６および層間絶縁層７、８）との間に位置するバリア層１１がバリア性の高い窒化タンタル層１１ｂを有している。このため、配線層１２中の銅が絶縁層中に拡散していくことを効果的に防ぐことができる。
【００４９】
また、バリア層１１の窒化タンタル層１１ｂは配線層５および配線層１２のいずれとも接しない。このため、窒化タンタルと銅との結合という密着性が弱くボイド発生率が高い構造を回避することができる。つまり、窒化タンタル層と銅層とは密着性が悪いため、窒化タンタル層と銅層との間に微少な隙間が発生して、その隙間がボイドになるが、本実施の形態では窒化タンタル層と銅層とが直接接触する構成は回避されている。また、タンタル層は窒化タンタル層よりも銅層との密着力が強い材質であるため、タンタル層と銅層との間にボイドは生じ難い。よって、配線層５とバリア層１１との接触部付近および配線層１２とバリア層１１との接触部付近に、熱ストレスによってマイクロボイドが集中することを抑制できる。
【００５０】
なお、バリア層４がバリア層１１と同様の構成を有していても良い。
（実施の形態４）
本実施の形態の構成は、図１に示す実施の形態１の構成と比較して、配線層５、１２の構成において異なる。本実施の形態における配線層５および配線層１２のいずれか一方または双方は、周期表の８族の元素を導入されることにより配線層５、１２中の空孔が８族の元素により補填されたメッキ銅層である。このため、本実施の形態における配線層５、１２は、実施の形態１のように欠陥捕獲膜により欠陥密度を低減された層でなくてもよい。
【００５１】
周期表の８族の元素としては、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）および白金（Ｐｔ）があり、いずれの元素が導入されても良い。
【００５２】
また、配線層５、１２中における８族の元素の濃度は、５質量％以下であることが好ましく、０．５％であることがより好ましい。配線層５、１２中における８族の元素の濃度が５質量％を超えると、配線層５、１２の抵抗が上昇するなどの弊害が顕著になる。
【００５３】
なお、これ以外の構成については実施の形態１の構成とほぼ同じであるため同一の構成要素については同一の符号を付し、その説明を省略する。
【００５４】
次に、本実施の形態の製造方法について説明する。
図７は、本発明の実施の形態４における半導体装置の製造方法を示す概略断面図である。本実施の形態の製造方法は、図２に示す工程までは実施の形態１と同様の工程を経る。この後、図７を参照して、メッキ銅層１２に周期表の８族の元素が導入される。メッキ銅層１２に周期表の８族の元素を導入する方法には、たとえば以下の方法がある。
【００５５】
（１）メッキ銅層１２を形成した後に、メッキ銅層１２の上部に８族の元素を含む層を堆積させて、その層からメッキ銅層１２へ８族の元素を拡散させる方法。
【００５６】
（２）あらかじめ８族の元素を含むターゲット（直材）を用いて銅のシード層をスパッタ法により形成し、その８族の元素を含むシード層を用いて電解メッキを行うことにより、成膜時から８族の元素を含むようにメッキ銅層１２を形成する方法。
【００５７】
（３）メッキ液中に８族の元素を添加してメッキ銅層１２をメッキより形成することにより、成膜時から８族の元素を含むようにメッキ銅層１２を形成する方法。方法。
【００５８】
８族の元素は、メッキ銅層１２に導入されることによりメッキ銅層１２中の空孔を補填する。この後、アニールが施される。このアニールにより、８族の元素が空孔を補填する現象が促進される。
【００５９】
このようにしてメッキ銅層１２の空孔を補填した後に、層間絶縁層２の上面が露出するまで、ＣＭＰ法によりメッキ銅層１２およびバリア層１１が研磨除去される。これにより、図１に示すようにバリア層１１とメッキ銅層１２とがビア９および溝１０内にのみ残されて、メッキ銅層よりなる配線層１２が形成される。このようにして空孔が減少された銅層よりなる配線構造を有する半導体装置が製造される。
【００６０】
なお、上記においてはメッキ銅層１２に８族の元素を導入する場合について説明したが、メッキ銅層５に８族の元素が導入されても良い。これにより、メッキ銅層５中の空孔を補填することができる。また、メッキ銅層５とメッキ銅層１２との双方に８族の元素が導入されても良い。この場合には、メッキ銅層５およびメッキ銅層１２の双方中の空孔を補填することができる。
【００６１】
本実施の形態によれば、メッキ銅層５、１２に８族の元素が導入される。この８族の元素の拡散係数は銅の拡散係数よりも大きい。たとえば金（Ａｕ）を母体としたときの粒界拡散における拡散係数は、ニッケルで４×１０−５ｃｍ２／ｓｅｃ．であり、クロムで１×１０−３ｃｍ２／ｓｅｃ．であるのに対し、銅で１×１０−５ｃｍ２／ｓｅｃ．である。この拡散係数が大きいほど空孔との接触確率が高くなるため、８族の元素により効果的に空孔を補填することができる。したがって、熱ストレスによるビア下近傍（図１の領域Ｒ１またはＲ２）におけるマイクロボイドの集中を抑制することができる。
【００６２】
なお本実施の形態において空孔を補填する物質に求められる要件は、銅の拡散係数よりも大きい拡散係数を有することであるが、さらに、その物質を銅層に加えた場合に銅層の抵抗上昇および信頼性劣化が少ないものであることが好ましい。
【００６３】
（実施の形態５）
本実施の形態の構成は、図１に示す実施の形態１の構成と比較して、配線層５、１２の構成において異なる。本実施の形態における配線層５および配線層１２のいずれか一方または双方は、その配線層を構成するメッキ銅層を研磨除去した後に熱処理（たとえばアニール）を施されることにより安定化された膜質を有している。このため、本実施の形態における配線層５、１２は、実施の形態１のように欠陥捕獲膜により欠陥密度を低減された層でなくてもよい。
【００６４】
なお、これ以外の構成については実施の形態１の構成とほぼ同じであるため同一の構成要素については同一の符号を付し、その説明を省略する。
【００６５】
次に、本実施の形態における製造方法を説明する。
図８は、本発明の実施の形態５における半導体装置の製造方法を示す概略断面図である。本実施の形態の製造方法は、図２に示す工程までは実施の形態１と同様の工程を経る。このようにしてメッキ銅層１２を電解メッキで形成した後に、アニールを施さずに、層間絶縁層２の上面が露出するまでＣＭＰ法によりメッキ銅層１２およびバリア層１１が研磨除去される。
【００６６】
図８を参照して、上記の研磨除去により、バリア層１１とメッキ銅層１２とがビア９および溝１０内（つまり凹部内）にのみ残されて、メッキ銅層よりなる配線層１２が形成される。この後、配線層１２の表面が露出した状態で、配線層１２の膜質を安定化させるための熱処理としてたとえばアニールが施される。このアニールの条件としては、たとえば３００℃以上５００℃以下の温度で２０分未満加熱する条件、または８０℃以上２００℃以下の温度で３０分以上１時間３０分以下加熱する条件が好ましい。これらの条件よりも温度が高くなったり、処理時間が長くなったりするとボイドが多数発生し、またこれらの条件よりも温度が低くなったり、処理時間が短くなったりするとアニールの効果が十分に得られない。
【００６７】
このようにしてボイドの移動が抑制された銅層よりなる配線構造を有する半導体装置が製造される。
【００６８】
なお、上記においてはメッキ銅層１２とバリア層１１との双方を研磨除去した後に熱処理を施す場合について説明したが、メッキ銅層１２の研磨除去をバリア層１１の表面が露出した時点で停止することにより、バリア層１１を層間絶縁層８の上面上に残した状態で熱処理が施されても良い。
【００６９】
また、メッキ銅層１２について説明したが、メッキ銅層５についても同様に、メッキ銅層５を研磨除去した後に、メッキ銅層５の膜質を安定化させるための熱処理が施されても良い。また、メッキ銅層５とメッキ銅層１２との双方について、各メッキ銅層を研磨除去した後にメッキ銅層の膜質を安定化させるための熱処理が施されても良い。
【００７０】
電解メッキ法により形成された銅層は、結晶粒子が小さくかつこれを放置しておくと室温下であっても結晶粒成長が生じ、この結晶粒成長に伴って電気抵抗が変動するため安定性に欠ける。このため、その銅層を安定化させるために、その銅層にアニールなどの熱処理を施す必要がある。
【００７１】
本実施の形態によれば、メッキ銅層５、１２の研磨除去後に膜質安定化のための熱処理が施される。このため、メッキ銅層５、１２の研磨除去前に熱処理を施す場合と比較して、研磨除去によりメッキ銅層５、１２の体積が減少しているため、熱処理時のメッキ銅層５、１２の熱伝導効率が良くなる。これにより、メッキ銅層５、１２のビア下付近を効率良く加熱できるため、その部分の膜質を効果的かつ効率的に安定させることが可能となる。また、研磨除去により銅層の体積が減少しているため、その体積の減少分だけ銅層中の空孔の絶対数も減らすことができる。
【００７２】
このようにメッキ銅層の研磨除去後に膜質安定化のための熱処理を施すことにより、メッキ銅層を効果的かつ効率的に安定させることができ、かつメッキ銅層中の空孔の絶対数も減らすことができるため、熱ストレスによるビア下近傍（図１の領域Ｒ１またはＲ２）におけるマイクロボイドの集中を抑制することができる。
【００７３】
なお、上記の実施の形態１〜５の各々における構成または製造工程は適宜組み合わされても良い。
【００７４】
また、本明細書において銅層とは、銅を主成分として含む材質よりなる層のことを意味しており、不可避の不純物を含む銅からなる層、銅の合金層などを含むものである。
【００７５】
また、メッキ銅層は、メッキ薬液中に含まれる塩素（Ｃｌ）、炭素（Ｃ）、硫黄（Ｓ）などの不純物を含んでいる点において、スパッタ法により形成された銅層と異なる。
【００７６】
また、銅層をメッキで成膜する理由を以下に説明する。
銅はドライエッチングによるパターニングが困難な材料である。このため、銅の配線パターンを形成するために、絶縁層の表面に形成された配線用溝を埋め込むように銅層を形成した後に、銅層をＣＭＰ法などにより研磨除去して配線用溝内にのみ残存させる方法が用いられている。ここで、銅層により配線用溝を埋め込む際に、ＣＶＤ法やスパッタ法により銅層を成膜して埋め込む方法がある。しかし、この方法では、配線用溝よりなる段差上で銅層のオーバーハングが生じて配線用溝を完全に埋め込めない場合が生じる。また、この方法で成膜した銅層で配線用溝内を隙間無く埋め込むために銅層をフローさせる（だらす）方法もあるが、銅層をフローさせるためには１０００℃以上と高温に加熱する必要があり、素子への悪影響が懸念される。
【００７７】
そこで、配線用溝を簡単な方法で隙間無く埋め込むために、メッキにより銅層が成膜される。
【００７８】
また、上記においてはメッキ銅層について説明したが、本発明は、メッキ銅層と同程度の欠陥密度を有する銅層にも同様に適用することができる。
【００７９】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００８０】
【発明の効果】
本発明の半導体装置によれば、第２の銅層と絶縁層との間に位置するバリア層が窒化タンタル層を有しているため、第２の銅層中の銅が絶縁層中に拡散していくこと効果的に防ぐことができる。また、バリア層の窒化タンタル層は第１および第２の銅層のいずれとも接しないため、窒化タンタルと銅との結合という密着性が弱くボイド発生率が高い構造を回避することができる。このため、第１の銅層とバリア層との接触部付近および第２の銅層とバリア層との接触部付近に、熱ストレスによってマイクロボイドが集中することを抑制できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体装置の構成を示す概略断面図である。
【図２】本発明の実施の形態１における半導体装置の製造方法の第１工程を示す概略断面図である。
【図３】本発明の実施の形態１における半導体装置の製造方法の第２工程を示す概略断面図である。
【図４】本発明の実施の形態１における半導体装置の他の製造方法を示す概略断面図である。
【図５】本発明の実施の形態２における半導体装置の製造方法を示す概略断面図である。
【図６】本発明の実施の形態３における半導体装置の構成を示す概略断面図であり、図１の領域Ｐを拡大して示す図である。
【図７】本発明の実施の形態４における半導体装置の製造方法を示す概略断面図である。
【図８】本発明の実施の形態５における半導体装置の製造方法を示す概略断面図である。
【符号の説明】
１，６  絶縁層、２，７，８  層間絶縁層、３  溝、４  バリア層、５，１２メッキ銅層（配線層）、９  ビア、１０  溝、１１  バリア層、１１ａ，１１ｃ  タンタル層、１１ｂ  窒化タンタル層、１３  欠陥捕獲膜。
【図１】
2004319834.tif 000003
【図２】
2004319834.tif 000004
【図３】
2004319834.tif 000005
【図４】
2004319834.tif 000006
【図５】
2004319834.tif 000007
【図６】
2004319834.tif 000008
【図７】
2004319834.tif 000009
【図８】
2004319834.tif 000010