(57)【要約】【課題】ＬＳＩ内部の配線での信号波形鈍化を効果的に減少させることのできる、高集積回路半導体装置およびその配線レイアウト方法を提供する。【解決手段】高集積回路半導体装置の入力端から出力端までの信号経路中に、第一層配線１と第二層配線２とがコンタクト３で接続され、前記第二層配線２の側部に接触してほぼ並行に、その配線幅を拡幅する前記第二層配線２と同時形成の配線パターン４が敷設された拡幅配線部をそなえたことにより、信号波形鈍化を効果的に減少させることができる。【選択図】　図１
2004015036.tif 000002
【特許請求の範囲】
【請求項１】
入力端から出力端までの信号経路中に、第一層配線と第二層配線とがコンタクトで接続され、前記第二層配線の側部に接触してほぼ並行に、その配線幅を拡大する前記第二層配線と同時形成の配線パターンをそなえた高集積回路半導体装置。
【請求項２】
入力端と出力端までの信号経路中に、多層配線の各配線層間をコンタクトで接続し、かつ前記多層配線の任意の層配線に付加して、その配線幅を拡大して配線抵抗を減少させる配線パターンをそなえた高集積回路半導体装置。
【請求項３】
前記多層配線の任意の層配線において、前記配線パターンを任意の位置にそなえた請求項２に記載の高集積回路半導体装置。
【請求項４】
多層配線の各配線層間をコンタクトで接続し、かつ前記多層配線の任意の層配線に、その配線幅を拡大して配線抵抗を減少させる配線パターンを挿入形成する過程をそなえた配線レイアウト方法。
【請求項５】
前記多層配線の任意の層配線において、配線幅を拡大して、配線抵抗を減少させる前記配線パターンを任意の位置に挿入形成する過程を含む請求項４に記載の配線レイアウト方法。
【請求項６】
多層配線の各配線層間をコンタクトで接続し、かつ前記多層配線の任意の層配線に、その配線幅を拡大して配線抵抗を減少させると共に、各層配線間寄生容量の増加を最少に抑える配線パターンを挿入形成する過程をそなえた配線レイアウト方法。
【請求項７】
前記配線パターンを、各層配線間の重ならない位置に挿入して、前記配線間寄生容量の増加部分を最小限にし、かつ隣接の平行配線間で信号の相互干渉を抑制するように形成する過程を含む請求項６に記載の配線レイアウト方法。
【請求項８】
前記配線パターンとして、配線幅の形状を連続的に変化させて、その配線抵抗と各層配線間寄生容量とが連続的に変化する配線パターンで挿入形成する過程を含む請求項６に記載のレイアウト方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高集積回路半導体装置　（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ―以下、ＬＳＩと略称）およびその配線レイアウト方法に関するものである。
【０００２】
【従来の技術】
ＬＳＩの内部配線では、微細化されるとともに、いわゆる寄生パラメータとして作用する抵抗成分および寄生容量成分の影響により、内部信号の波形鈍化を誘発する。
【０００３】
近年の半導体プロセスの微細化は、配線幅のいっそうの減少と配線多層化技術により、ＬＳＩ内部の配線の寄生パラメータを著しく増加させる結果となり、とりわけ、その寄生パラメータのうち、抵抗成分は、配線幅の減少により増加し、寄生容量成分は、配線多層化により上下左右の各配線間での寄生容量が加算される影響を受けるために、著しく増加する。
【０００４】
例えば、ＬＳＩの内部配線が、図３に示す平面配置図のように、第一層配線１と第二層配線２とがほぼ同じ配線幅で、その配線幅内の配線コンタクト３によって接続されたような配線構造およびレイアウトであると、入力端および出力端間の配線内信号伝搬経路において、図４に示すように、抵抗７および寄生容量８で示されるような寄生パラメータが分布することになり、このため、入力端での矩形波入力信号波形１０が信号伝搬経路内における抵抗７および寄生容量８の影響で、出力端での出力信号波形１３は、長い立ち上がり時間（Ｔｓｏ）１４をもつ鈍化した出力波形になる。
【０００５】
寄生パラメータによる上述のような波形鈍化を改善する方策として、ナンド（ＮＡＮＤ）ゲートや（ＯＲ）ゲートにおけるトランジスタの駆動能力をランクアップすること、あるいは配線抵抗と各配線間の寄生容量とを直接減少させることが採られる。
【０００６】
前者は、トランジスタの駆動能力をランクアップして、その出力に繋がる負荷への駆動能力を増大させることにより、信号波形鈍化を改善する。一方、後者は、ＬＳＩの配線幅をできるだけ太く、あるいは隣接の各配線間隔を広げて、寄生パラメータを減少させることにより、波形鈍化を改善する。
【０００７】
【発明が解決しようとする課題】
しかしながら、トランジスタの駆動能力をランクアップして、信号波形鈍化を改善する方策は、トランジスタの面積が増大し、延いてはＬＳＩチップ面積の大幅な増加につながり、これが著しいコストアップにもなる。また、ＬＳＩの回路および配線のレイアウト設計後に、該当トランジスタの面積を増加する変更は、設計工数の著しい増加、さらには、開発期間の長期化にもなりかねない。
【０００８】
一方、配線幅の一律増加や配線間隔を広げることで、信号波形鈍化を改善する場合も、ＬＳＩのチップ面積増大に繋がることになる。また、配線レイアウト後に該当する配線幅を一律に増加するあるいは配線間隔を広げる等の変更は、他の配線が通らないなどの影響がでてくるために実質困難であり、さらに、配線引き回しから再実行することになれば、設計工数の大幅な増加にもなる。
【０００９】
本発明は、上記のような問題を解決することを目的とし、ＬＳＩ内部の配線での信号波形鈍化を効果的に減少させることの可能な高集積回路半導体装置およびその配線レイアウト方法を提供する。
【００１０】
【課題を解決するための手段】
本発明は、高集積回路半導体装置の入力端から出力端までの信号経路中に、第一層配線と第二層配線とがコンタクトで接続され、前記第二層配線の側部に接触してほぼ並行に、その配線幅を拡大する前記第二層配線と同時形成の配線パターンをそなえて、信号波形鈍化を効果的に減少させるものである。
【００１１】
また、本発明は、高集積回路半導体装置の入力端と出力端までの信号経路中に、多層配線の各配線層間をコンタクトで接続し、かつ前記多層配線の任意の層配線あるいは各層配線の任意の位置に、その配線幅を拡大して配線抵抗を減少させる配線パターンをそなえて、信号波形鈍化を効果的に減少させるものである。
【００１２】
本発明は、高集積回路半導体装置の配線レイアウト方法として、多層配線の各配線層間をコンタクトで接続し、かつ前記多層配線の任意の層配線あるいは各層配線の任意の位置に、その配線幅を拡大して配線抵抗を減少させる配線パターンを挿入形成する過程をそなえたもので、これにより製作された高集積回路半導体装置における信号波形鈍化を効果的に減少させることができる。
【００１３】
また、本発明は、高集積回路半導体装置の配線レイアウト方法として、多層配線の各配線層間をコンタクトで接続し、かつ前記多層配線の任意の層配線あるいは各層配線の任意の位置に、その配線幅を拡大して配線抵抗を減少させると共に、各層配線間の寄生容量の増加を最少に抑える配線パターンを挿入形成する過程をそなえたもので、これにより製作された高集積回路半導体装置における信号波形鈍化を効果的に減少させることができる。
【００１４】
さらに、本発明は、高集積回路半導体装置の配線レイアウト方法として、前記配線間の寄生容量の増加部分を最小限にし、かつ隣接の平行配線間で信号の相互干渉を抑制するように、各層配線間の重ならない位置に、前記配線パターンを挿入形成する過程をそなえたもので、これにより製作された高集積回路半導体装置における信号波形鈍化を効果的に減少させることができる。
【００１５】
さらにまた、本発明は、高集積回路半導体装置の配線レイアウト方法として、配線幅の形状を連続的に変化させて、その配線抵抗と各層配線間の寄生容量とが連続的に変化するように、前記配線パターンを挿入形成する過程を含むもので、これにより製作された高集積回路半導体装置における信号波形鈍化を効果的に減少させることができる。
【００１６】
【発明の実施の形態】
図１は、本発明の実施の形態である、高集積回路半導体装置の配線レイアウトを示す平面配置図である。図１において、第一層配線１、第二層配線２、第一層配線１と第二層配線２とを接続する配線コンタクト（以下コンタクトと呼ぶ）３は、従来例と同じであるが、これらに、第二層配線２の配線幅を拡大する配線パターンとして、信号波形鈍化改善用第二層配線パターン４を付加している。なお、第一層配線１に平行している第一層配線５および第二層配線２に平行している第二層配線６は、従来例と変わらないものである。
【００１７】
本実施の形態では、第一層配線１と第二層配線２とがコンタクト３で接続され、信号波形鈍化改善用第二層配線パターン４が第二層配線２の側部に接触して並行設けられて、その配線幅が実質的に拡大された配線構造になっており、第二層配線２に信号波形鈍化改善用第二層配線パターン４が付加されたことにより、信号波形鈍化を改善する作用をする。なお、ここでは、第一層配線１、第二層配線２、コンタクト３および信号波形鈍化改善用第二層配線パターン４で構成された信号伝搬パスを、以下、信号経路Ａとして取扱い、ＬＳＩ内部の信号伝搬パスについて説明するが、高速信号伝搬回路ならば同様に取扱うことができる。
【００１８】
つぎに、以上のように構成された信号経路Ａにおける信号伝搬パスの動作とその信号波形鈍化改善の作用について説明する。
【００１９】
図２は、信号経路Ａの寄生パラメータを表す等価回路図およびその要部、すなわち、その入力端および出力端での各信号波形を示した波形図である。図２において、信号経路Ａは、第一層配線１の抵抗７、第一層配線１の寄生容量８、第二層配線２に付加した信号波形鈍化改善用第二層配線パターン４で減少された第二層配線２の抵抗９で構成されている。
【００２０】
信号経路Ａの入力端に入力される矩形波の入力信号波形１０は、信号経路Ａを伝搬して出力端に出力されるとき、その出力信号波形１１となり、出力信号波形１１の立ち上がり時間１２が短縮されている。
【００２１】
入力端から矩形波の信号波形１０が入力されると、この入力信号は、抵抗７と寄生容量８および抵抗９とで構成された信号経路Ａを伝搬して、その出力端では出力信号波形１１となって出力される。このとき、抵抗９は抵抗７より非常に小さいので、入力信号が信号経路Ａを伝搬するにつれて、抵抗７と寄生容量８および抵抗９とで信号立ち上がり時間が順次増加していくが、信号波形鈍化改善用第二層配線パターン４の付加で抵抗値の減少された第二層配線の抵抗９により、出力端に出力された出力信号波形１１の立ち上がり時間１２は、この信号波形鈍化改善用第二層配線パターン４のない従来例配線の場合に比べて、確実に減少させることができる。これにより、信号波形鈍化改善用第二層配線パターン４を第二層配線２に付加することによって、信号波形の鈍化を簡単に制御することが可能である。
【００２２】
また、信号波形鈍化改善用第二層配線パターン４は、任意の形状にすることが可能なため、配線幅を一律に太くできないような配線レイアウト個所にも、その太さを自在に違えて挿入することができ、効果的に配線抵抗を減少させ、信号経路Ａを伝搬する信号の波形鈍化を改善することができる。
【００２３】
さらに、信号波形鈍化改善用第二層配線パターン４は、任意の位置に任意の形状で挿入できるために、第二層配線２に平行している第二層配線６と信号波形鈍化改善用第二層配線パターン４との配線間隔を信号の相互干渉が発生しにくい十分な距離間隔にした上で、配線抵抗を減少させることが可能である。
【００２４】
信号波形鈍化改善用第二層配線パターン４は、多層配線の各配線層間をコンタクトで接続し、かつ前記多層配線の任意の層配線に、その配線幅を拡幅して配線抵抗を減少させると共に、各層配線間寄生容量の増加を最少に抑える配線パターンとしても、挿入形成することができる。すなわち上記配線パターン４を、各層配線間の重ならない位置に挿入して、前記配線間寄生容量の増加部分を最小限にし、かつ隣接の平行配線間で信号の相互干渉が抑制できるように形成することで、その配線抵抗と各層配線間寄生容量とを可及的に低減させて、信号経路Ａを伝搬する信号の波形鈍化を改善することができる。
【００２５】
なお、上記配線パターン４は、その形状を連続的に変化させて、その配線抵抗と各層配線間寄生容量とが連続的に変化する配線パターンとして挿入形成することで、その配線抵抗と各層配線間寄生容量とを漸次低減させて、信号経路Ａを伝搬する信号の波形鈍化を改善することもできる。
【００２６】
さらにまた、信号波形鈍化改善用第二層配線パターン４は、任意の位置に任意の形状で配置できるために、レイアウト設計後に設計の後戻り、すなわちレイアウト設計の全面的な変更をすることなく、波形鈍化を効果的に減少させることが可能である。
【００２７】
本実施の形態においては、２層配線の配線レイアウトで信号波形鈍化改善用パターンを第二層配線と同時形成の構造としたが、２層以上の多層配線の場合である第ｎ層配線（ｎは整数）の場合は、信号波形鈍化改善用配線パターンを第ｎ層において形成挿入することも可能である。
【００２８】
【発明の効果】
以上のように、本発明によれば、信号波形鈍化改善用配線パターンを多層配線の任意の第ｎ層配線（ｎは整数）、任意の位置において、主配線に接触させて任意の形状で挿入することにより、信号経路Ａの抵抗を効果的に減少させることができ、信号波形鈍化を改善することが可能となる。
【００２９】
また、信号波形鈍化改善用配線パターンは、任意の位置に任意の形状で挿入できるために、平行している主配線との配線間隔を、信号の相互干渉が発生しにくい十分な距離間隔に制御しながら挿入することにより、効果的に配線抵抗ならびに各配線間寄生容量を減少させて、信号波形鈍化を改善することが可能である。
【００３０】
さらに、信号波形鈍化改善用配線パターンは、レイアウト設計のいずれの設計段階でも任意の位置に任意の形状で挿入できるために、全レイアウト設計後に、設計の後戻りをすることなく、信号経路Ａでの波形鈍化を効果的に減少させるように挿入形成することが可能である。
【図面の簡単な説明】
【図１】本発明高集積回路半導体装置に係る配線レイアウトを示す平面配置図
【図２】本発明に係る配線の等価回路図および要部の信号波形図
【図３】従来例の配線レイアウトを示す平面配置図
【図４】従来例での配線の等価回路図および要部の信号波形図
【符号の説明】
１　第一層配線
２　第二層配線
３　コンタクト
４　信号波形鈍化改善用第二層配線パターン
５　隣接の第一層配線
６　隣接の第二層配線
７，９　抵抗
８　寄生容量
１０　入力信号波形
１１　出力信号波形
１２　信号立ち上がり時間
【図１】
2004015036.tif 000003
【図２】
2004015036.tif 000004
【図３】
2004015036.tif 000005
【図４】
2004015036.tif 000006