(57)【要約】【課題】表面に半導体レーザチップ１に対する電極膜４，５を、裏面にヒートシンク２に対するダイボンディング用の電極膜６を各々形成して成るセラミック製のサブマウント基板３において、その製造コストの低減を図る。【解決手段】前記サブマウント基板３の表面における電極膜４，５及び裏面における電極膜６を、前記サブマウント基板に下地として直接形成した無電解ＮｉＰメッキ層４ａ，５ａ，６ａと、これに重ねて形成した金による電気メッキ層４ｂ，５ｂ，６ｂとの二層の積層構造にする。【選択図】                  図４
2004335773.tif 000002
【特許請求の範囲】
【請求項１】
表面に半導体レーザチップに対する電極膜を、裏面にヒートシンクに対するダイボンディング用の電極膜を各々形成して成るセラミック製のサブマウント基板において、
前記サブマウント基板の表面における電極膜及び裏面における電極膜を、前記サブマウント基板に下地として直接形成した無電解ＮｉＰメッキ層と、これに重ねて形成した金による電気メッキ層との二層の積層構造にしたことを特徴とする半導体レーザチップ用サブマウント基板。
【請求項２】
前記請求項１の記載において、前記サブマウント基板の表面における電極膜のうちこれに前記半導体レーザチップをダイボンディングする部分に、錫による電気メッキ層を、前記金による電気メッキ層に重ねて形成したことを特徴とする半導体レーザチップ用サブマウント基板。
【請求項３】
セラミック製のサブマウント基板に対してその表面及び裏面を触媒活性化する処理を施す工程に次いで前記サブマウント基板に対して無電解ＮｉＰメッキ処理を施すことでその表面及び裏面に無電解ＮｉＰメッキ層を形成する工程と、前記サブマウント基板に対して金の電気メッキを施すことで金の電気メッキ層を前記各無電解ＮｉＰメッキ層に重ねて形成する工程を備えていることを特徴とする半導体レーザチップ用サブマウント基板の製造方法。
【請求項４】
セラミック製のサブマウント基板に対してその表面及び裏面を触媒活性化する処理を施す工程に次いで前記サブマウント基板に対して無電解ＮｉＰメッキ処理を施すことでその表面及び裏面に無電解ＮｉＰメッキ層を形成する工程と、前記サブマウント基板の表面における前記無電解ＮｉＰメッキ層を半導体レーザチップをダイボンディングする部分とこれ以外の部分とに分断するようにパターニングする工程を経たのち、次いで、前記サブマウント基板に対して金の電気メッキを施すことで金の電気メッキ層を前記各無電解ＮｉＰメッキ層に重ねて形成する工程を備えていることを特徴とする半導体レーザチップ用サブマウント基板の製造方法。
【請求項５】
前記請求項３又は４の記載において、前記サブマウント基板に対して触媒活性化処理を施す工程よりも前に、前記サブマウント基板に対してその表面及び裏面を粗くするエッチング処理を施す工程を備えていることを特徴とする半導体レーザチップ用サブマウント基板の製造方法。
【請求項６】
前記請求項３〜５のいずれかの記載において、前記金による電気メッキ処理を施す工程のあとで、前記サブマウント基板の表面における金の電気メッキ層のうちこれに半導体レーザチップをダイボンディングする部分に、錫の電気メッキ処理を施すことで錫の電気メッキ層を前記金の電気メッキ層に重ねて形成する工程を備えていることを特徴とする半導体レーザチップ用サブマウント基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体レーザチップを、ヒートシンクに対してダイボンディングする場合において、その間に使用するサブマウント基板と、その製造方法とに関するものである。
【０００２】
【従来の技術】
一般に、半導体レーザチップを、ヒートシンクに対してダイボンディングするに際しては、この半導体レーザチップをサブマウント基板に対してダイボンディングしたのち、このサブマウント基板を、前記ヒートシンクに対してダイボンディングするか、或いは、前記ヒートシンクに前記サブマウント基板をダイボンディングしたのち、このサブマウント基板に対して前記半導体レーザチップをダイボンディングするという構成を採用している。
【０００３】
この場合、前記サブマウント基板の上面には、これに前記半導体レーザチップをダイボンディングするための金による電極膜と前記半導体レーザチップに対する通電用の金による電極膜を、前記サブマウント基板の下面には、当該サブマウント基板を前記ヒートシンクに対してダイボンディングするための金による電極膜を各々形成している。
【０００４】
先行技術としての特許文献１には、前記サブマウント基板を、耐熱性と熱伝導性とに優れた窒化アルミニウムセラミック（ＡｌＮ）等のセラミック製として、その上面及び下面の両方に、下地としてチタン（Ｔｉ）及びプラチナ（Ｐｔ）の薄膜をスパッタリング又は真空蒸着にて形成し、この上に、金（Ａｕ）の薄膜を同じくスパッタリング又は真空蒸着にて形成することにより、前記サブマウント基板の上面に、チタン、プラチナ及び金の三層構造によるダイボンディング用電極膜及び通電用電極を形成する一方、前記サブマウント基板の下面に、チタン、プラチナ及び金の三層構造によるダイボンディング用電極膜を形成することが記載されている。
【０００５】
【特許文献１】
特開平５−４８２１３号公報
【０００６】
【発明が解決しようとする課題】
しかし、この先行技術のように、サブマウント基板における上面及び下面に、チタン、プラチナ及び金の三層構造による電極膜を、スパッタリング又は真空蒸着にて形成することは、
▲１▼．チタン、プラチナ及び金によるスパッタリング又は真空蒸着を、サブマウント基板の上面と、下面との両方に対して別々に施すようにしなければならず、換言すると、スパッタリング又は真空蒸着を合計で６回にもわたって行うようにしなければならず、工程が複雑であり、
▲２▼．前記各電極膜の表面を金にすることのために、その下地として高価なプラチナを使用しなければならない、
▲３▼．前記プラチナ及び金のスパッタリング又は真空蒸着に際して、これら高価なプラチナ及び金が、スパッタリング又は真空蒸着を行う容器における内面等の不要な箇所にも可成り付着することになって、プラチナ及び金の使用に無駄が多くなる、
から、製造コストが大幅に嵩むという問題があった。
【０００７】
本発明は、この問題を解消したサブマウント基板と、その製造方法とを提供することを技術的課題とするものである。
【０００８】
【課題を解決するための手段】
この技術的課題を達成するため本発明のサブマウント基板は請求項１に記載したように、
「表面に半導体レーザチップに対する電極膜を、裏面にヒートシンクに対するダイボンディング用の電極膜を各々形成して成るセラミック製のサブマウント基板において、
前記サブマウント基板の表面における電極膜及び裏面における電極膜を、前記サブマウント基板に下地として直接形成した無電解ＮｉＰメッキ層と、これに重ねて形成した金による電気メッキ層との二層の積層構造にした。」
ことを特徴としている。
【０００９】
また、本発明のサブマウント基板は請求項２に記載したように、
「前記請求項１の記載において、前記サブマウント基板の表面における電極膜のうちこれに前記半導体レーザチップをダイボンディングする部分に、錫による電気メッキ層を、前記金による電気メッキ層に重ねて形成した。」
ことを特徴としている。
【００１０】
次に、本発明の製造方法は請求項３に記載したように、
「セラミック製のサブマウント基板に対してその表面及び裏面を触媒活性化する処理を施す工程に次いで前記サブマウント基板に対して無電解ＮｉＰメッキ処理を施すことでその表面及び裏面に無電解ＮｉＰメッキ層を形成する工程と、前記サブマウント基板に対して金の電気メッキを施すことで金の電気メッキ層を前記各無電解ＮｉＰメッキ層に重ねて形成する工程を備えている。」
ことを特徴としている。
【００１１】
また、本発明の製造方法は請求項４に記載したように、
「セラミック製のサブマウント基板に対してその表面及び裏面を触媒活性化する処理を施す工程に次いで前記サブマウント基板に対して無電解ＮｉＰメッキ処理を施すことでその表面及び裏面に無電解ＮｉＰメッキ層を形成する工程と、前記サブマウント基板の表面における前記無電解ＮｉＰメッキ層を半導体レーザチップをダイボンディングする部分とこれ以外の部分とに分断するようにパターニングする工程を経たのち、次いで、前記サブマウント基板に対して金の電気メッキを施すことで金の電気メッキ層を前記各無電解ＮｉＰメッキ層に重ねて形成する工程を備えている。」
ことを特徴としている。
【００１２】
しかも、本発明の製造方法は請求項５に記載したように、
「前記請求項３又は４の記載において、前記サブマウント基板に対して触媒活性化処理を施す工程よりも前に、前記サブマウント基板に対してその表面及び裏面を粗くするエッチング処理を施す工程を備えている。」
ことを特徴としている。
【００１３】
これに加えて、本発明の製造方法は請求項６に記載したように、
「前記請求項３〜５のいずれかの記載において、前記金による電気メッキ処理を施す工程のあとで、前記サブマウント基板の表面における金の電気メッキ層のうちこれに半導体レーザチップをダイボンディングする部分に、錫の電気メッキ処理を施すことで錫の電気メッキ層を前記金の電気メッキ層に重ねて形成する工程を備えている。」
ことを特徴としている。
【００１４】
【発明の作用・効果】
このように、セラミック製のサブマウント基板の表面における電極膜、及び裏面における電極膜を、サブマウント基板に直接に下地として形成した無電解ＮｉＰメッキ層と、これに重ねて形成した金による電気メッキ層との二層構造にすることにより、前記表面における電極膜及び裏面における電極膜を、一回の無電解ＮｉＰメッキ処理と、同じく一回の金の電気メッキ処理とによって同時に形成することができ、しかも、前記先行技術のように、高価なプラチナを使用することなく金による表面を形成できることに加えて、金の電気メッキ処理によることで金の使用に無駄が少ないから、製造コストを大幅に低減できる効果を有する。
【００１５】
また、前記サブマウント基板の表面における電極膜のうちこれに半導体レーザチップをダイボンディングする部分に、錫による電気メッキ層を、金による電気メッキ層に重ねて形成することにより、前記半導体レーザチップを、半田等の加熱溶融型のダイボンディング材にてダイボンディングする場合において、これらが錫の存在によって互いに合金化するから、前記ダイボンディングにおける容易性及び確実性並びに強度を向上できる利点がある。
【００１６】
特に、請求項４に記載したように、サブマウント基板の表面における無電解ＮｉＰメッキ層を半導体レーザチップをダイボンディングする部分とこれ以外の部分とに分断するようにパターニングする工程を経たのち、次いで、前記サブマウント基板に対して金の電気メッキ処理を施すことにより、金の電気メッキ層を、前記各無電解ＮｉＰメッキ層に対してのみ形成することができて、換言すると、サブマウント基板のうち前記各無電解ＮｉＰメッキ層以外の部分に金の電気メッキ層が形成されることを確実に回避できるから、金の使用量をより節減できる。
【００１７】
また、前記サブマウント基板に対して触媒活性化処理を施す工程よりも前に、前記サブマウント基板に対してその表面及び裏面を粗くするエッチング処理を施すことにより、前記各無電解ＮｉＰメッキ層のサブマウント基板に対する密着強度を向上することができる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面について説明する。
【００１９】
図１及び図２は、半導体レーザチップ１を、ヒートシンク２に対してサブマウント基板３を使用してダイボンディングした状態を示す。
【００２０】
すなわち、前記半導体レーザチップ１は、サブマウント基板３に対して半田等の加熱溶融型のダイボンディング材（図示せず）にてダイボンディングし、このこのサブマウント基板３を、前記ヒートシンク２に対して半田等の加熱溶融型のダイボンディング材（図示せず）にてダイボンディングしているか、或いは、前記ヒートシンク２に前記サブマウント基板３を半田等の加熱溶融型のダイボンディング材（図示せず）にてダイボンディングし、このサブマウント基板３に対して前記半導体レーザチップ１を半田等の加熱溶融型のダイボンディング材（図示せず）にてダイボンディングしている。
【００２１】
この場合において、前記サブマウント基板３は、窒化アルミニウムセラミック（ＡｌＮ）等のセラミック製であり、このサブマウント基板３には、図１、図２、図３及び図４に示すように、その表面（上面）に、トリミング溝７にて互いに分断される一対の電極膜４，５が、その裏面（下面）に、前記ヒートシンク２に対するダイボンディング用の電極膜６が各々形成され、前記上面における両電極膜４，５のうち一方の電極膜４を、これに前記半導体レーザチップ１をダイボンディングするという構成にし、他方の電極膜５を、前記半導体レーザチップ１に対する通電用に構成している。
【００２２】
なお、図１及び図２において、符号８は、前記半導体レーザチップ１と通電用電極膜５との間を電気的に接続するワイヤボンディングによる金属線を示す。また、前記サブマウント基板３の上面における両電極膜４，５には、前記半導体レーザチップ１に対する通電用の金属線９，１０がワイヤボンディングにて接続されている。
【００２３】
そして、前記サブマウント基板３の表面（上面）における両電極膜４，５、及び、裏面（下面）における電極膜６を、図３及び図４に示すように、前記サブマウント基板３に直接に下地として形成した無電解ＮｉＰメッキ層４ａ，５ａ，６ａと、これに重ねて形成した金の電気メッキ層４ｂ，５ｂ，６ｂとの二層の積層構造に構成する。
【００２４】
一方、前記サブマウント基板３の表面（上面）における一方の電極膜４における一部に、錫の電気メッキ層１１を、前記金による電気メッキ層４ｂに重ねて形成して、この錫の電気メッキ層１１の部分に対して、前記半導体レーザチップ１を、半田等の加熱溶融型のダイボンディング材（図示せず）にてダイボンディングするように構成している。
【００２５】
次に、図５〜図１３は、前記した構成のサブマウント基板３を製造する方法を示す。
【００２６】
この製造方法は、以下に述べるように、
▲１▼．前記サブマウント基板３の多数個を、図５に示すように、縦方向の切断線Ａ１及び横方向の切断線Ａ２を挟んで縦及び横方向に並べて一体化して成る素材基板Ａを、窒化アルミニウムセラミック（ＡｌＮ）又はアルミナセラミック製にして用意する工程。
【００２７】
この素材基板Ａの周囲には、余白部が一体的に設けられている。
【００２８】
▲２▼．次いで、前記素材基板Ａを、脱脂用水溶液中に適宜時間にわたって浸漬したのち引き揚げて水洗・乾燥することによって、その表面及び裏面における脱脂処理を行う工程。
【００２９】
▲３▼．次いで、前記素材基板Ａを、苛性ソーダ水溶液等のアルカリ水溶液中に適宜時間にわたって浸漬するか、この浸漬した状態で超音波を印加したのち、引き揚げて水洗・乾燥することによって、その表面及び裏面を、粗くするというエッチング処理を施す工程。
【００３０】
▲４▼．次いで、前記素材基板Ａを、例えば、Ｐｂ−Ｓｎの触媒液中に適宜時間にわたって浸漬して、引き揚げ水洗したのち、Ｓｎ除去液に浸漬して、Ｓｎを除去することによって、その表面及び裏面を触媒活性化する処理を施す工程。
【００３１】
▲５▼．次いで、前記素材基板Ａを、無電解ＮｉＰメッキ浴液中に適宜時間にわたって浸漬したのち引き揚げて水洗・乾燥するという無電解ＮｉＰメッキ処理を施すことにより、図６に示すように、その表面に、適宜膜厚さの無電解ＮｉＰメッキ層Ａ３（これが、前記サブマウント基板３の表面における両電極膜４，５のうち下地としての無電解ＮｉＰメッキ層４ａ，５ａとなる）を、その裏面に、適宜膜厚さの無電解ＮｉＰメッキ層Ａ４（これが、サブマウント基板３の裏面におけるダイボンディング用電極膜６のうち下地としての無電解ＮｉＰメッキ層６ａとなる）を各々同時に形成する工程。
【００３２】
▲６▼．次いで、前記素材基板Ａの表面における無電解ＮｉＰメッキ層Ａ３のうち前記各サブマウント基板３の箇所に、図８及び図９に示すように、トリミング溝７を刻設することにより、前記無電解ＮｉＰメッキ層Ａ３を、前記各サブマウント基板３の上面におけるダイボンディング用電極膜４における下地としての無電解ＮｉＰメッキ層４ａと、通電用電極膜５における下地としての無電解ＮｉＰメッキ層５ａとに分断するというパターニングを施す工程。
【００３３】
なお、このパターニングを施す工程は、前記素材基板Ａの表面における無電解ＮｉＰメッキ層Ａ３、及び裏面における無電解ＮｉＰメッキ層Ａ４の各々に対してこれを被覆するレジスト膜を形成し、この両レジスト膜のうち表面におけるレジスト膜に対して、前記トリミング溝７におけるパターンを露光・焼き付けし、次いで現像処理にて前記レジスト膜のうち前記トリミング溝７に該当する部分を除去したのち、前記素材基板Ａをエッチング液中に浸漬して、前記トリミング溝７をエッチングにて刻設し、そして、前記表面におけるレジスト膜及び裏面におけるレジスト膜を剥離・除去するという所謂ホォトリソ法による。
【００３４】
▲７▼．次いで、前記素材基板Ａを、金のメッキ溶液中に浸漬し、この状態で、前記表面における無電解ＮｉＰメッキ層４ａ，５ａ及び裏面における無電解ＮｉＰメッキ層Ａ４（これが、サブマウント基板３の裏面におけるダイボンディング用電極膜６のうち下地としての無電解ＮｉＰメッキ層６ａとなる）と、メッキ溶液との間に電流を印加すという金の電気メッキ処理を施すことにより、図１０に示すように、前記表面における無電解ＮｉＰメッキ層４ａ，５ａに重ねて金の電気メッキ層４ｂ，５ｂを形成すると同時に、前記裏面における無電解ＮｉＰメッキ層６ａ（Ａ４）に重ねて金の電気メッキ層６ｂを形成することによって、表面における両電極膜４，５及び裏面における電極膜６を形成する工程。
【００３５】
▲８▼．前記素材基板Ａの全体に対して錫の電気メッキ処理を施すことにより、その表面における一方の電極膜４のうち前記半導体レーザチップ１をダイボンディングする部分に、図１１及び図１２に示すように、錫の電気メッキ層１１を前記金の電気メッキ層４ａに重ねて形成する工程。
【００３６】
この錫の電気メッキ層１１を形成する工程は、前記素材基板Ａの表面の全体、及び裏面の全体に対してこれを被覆するレジスト膜を形成し、この両レジスト膜のうち表面におけるレジスト膜に対して、前記錫の電気メッキ層１１のパターンを露光・焼き付けし、次いで現像処理にて前記レジスト膜のうち前記錫の電気メッキ層１１に該当する部分を除去したのち、前記素材基板Ａの全体をメッキ溶液中に浸漬し、この状態で、前記表面における電極膜４とメッキ溶液との間に電流を印加するという電気メッキ処理を施すことによる。
【００３７】
▲９▼．そして、前記素材基板Ａを、当該素材基板Ａのうち前記縦切断線Ａ１及び横切断線Ａ２の部分を、図１３に示すように、高速回転するタイシングカッターＡ５，Ａ６にて切断することによって、多数個のサブマウント基板３ごとに分割する工程。
を含んでおり、これらの工程を経ることにより、前記図３及び図４に示す構成のサブマウント基板３を製造することができる。
【００３８】
なお、前記▲７▼における金の電気メッキ処理工程は、▲６▼におけるパターニング工程の前において行うようにしても良いが、この▲７▼における金の電気メッキ処理工程を、前記▲６▼におけるパターニング工程の後において行うようにすれば、金の電気メッキ処理に際して、金の電気メッキ層が、前記無電解ＮｉＰメッキ層４ａ，５ａ及び６ａの以外の箇所に形成されることを回避できるから、金の使用量を節減できる。
【図面の簡単な説明】
【図１】半導体レーザチップをサブマウント基板を使用してヒートシンクにダイボンディングした状態を示す斜視図である。
【図２】図１のＩＩ−ＩＩ視拡大断面図である。
【図３】を示す斜視図である。
【図４】図３のＩＶ−ＩＶ視拡大断面図である。
【図５】前記サブマウント基板の製造に使用する素材基板を示す斜視図である。
【図６】図５のＶＩ−ＶＩ視拡大断面図である。
【図７】前記素材基板の表面及び裏面に無電解ＮｉＰメッキ層を形成した状態を示す拡大断面図である。
【図８】前記素材基板の表面にパターニングした状態を示す斜視図である。
【図９】図８のＩＸ−ＩＸ視拡大断面図である。
【図１０】前記素材基板の表面及び裏面に金の電気メッキ層を形成した状態を示す拡大断面図である。
【図１１】前記素材基板の表面及び裏面に錫の電気メッキ層を形成した状態を示す斜視図である。
【図１２】図１１のＸＩＩ  −ＸＩＩ  視拡大断面図である。
【図１３】前記素材基板を多数個のサブマウント基板に分割した状態を示す斜視図である。
【符号の説明】
１                    半導体レーザチップ
２                    ヒートシンク
３                    サブマウント基板
４，５                サブマウント基板の表面における電極膜
４ａ，５ａ            無電解ＮｉＰメッキ層
４ｂ，５ｂ            金の電気メッキ層
６                    サブマウント基板の裏面における電極膜
６ａ                  無電解ＮｉＰメッキ層
６ｂ                  金の電気メッキ層
７                    トリミング溝
１１                  錫の電気メッキ層
Ａ                    素材基板
Ａ１，Ａ２            縦横の切断線
Ａ３，Ａ４            無電解ＮｉＰメッキ層
Ａ５，Ａ６            ダイシングカッター
【図１】
2004335773.tif 000003
【図２】
2004335773.tif 000004
【図３】
2004335773.tif 000005
【図４】
2004335773.tif 000006
【図５】
2004335773.tif 000007
【図６】
2004335773.tif 000008
【図７】
2004335773.tif 000009
【図８】
2004335773.tif 000010
【図９】
2004335773.tif 000011
【図１０】
2004335773.tif 000012
【図１１】
2004335773.tif 000013
【図１２】
2004335773.tif 000014
【図１３】
2004335773.tif 000015