(57)【要約】【課題】クリティカルパスなどタイミングが厳しいネットに対して、優先して回路ブロック上を通過するように回路接続情報を生成し、優先順位の高いネットに対しては予め回路ブロックに設けられた通過配線を用いて、回路ブロックを通過する配線を生成することができる半導体集積回路のレイアウト方法を提供する。【解決手段】通過配線用端子の近傍に存在する概略配線に対して、タイミング条件を考慮して回路ブロックを通過させるための優先順位をつけ、この優先順位と回路ブロックに予め用意されている通過配線の本数とを参照し、概略配線群の中から回路ブロックを通過させる概略配線を決定し、回路ブロックを通過させる概略配線に対応する回路接続情報を修正した上で詳細配線を行い、タイミング条件が厳しいネットに対しては優先的に回路ブロック上を通過する配線を生成する。【選択図】　　　図１
2004086302.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路の回路接続情報を参照して、回路ブロックと、内部に通過配線とこの通過配線の両端に設けた通過配線用端子を備えた通過配線付回路ブロックとを配置する工程と、
前記通過配線用端子を包含するように概略配線検出領域を設定する工程と、
前記回路接続情報を参照して、前記回路ブロックと前記通過配線付回路ブロック相互の概略的配線を行う概略配線工程と、
前記概略配線検出領域を通過する前記概略配線を対象概略配線として検出する工程と、
同一の前記概略配線検出領域を通過する前記対象概略配線が複数存在する場合、タイミング制約条件を参照して前記対象概略配線に優先順位を付け、優先順位が高い前記概略配線に対応する前記回路接続情報を、前記概略配線検出領域に含まれる前記通過配線用端子に接続するように修正し、通過配線用回路接続情報として生成する工程と、
前記通過配線用回路接続情報を参照して詳細配線を行う工程と、
を備えることを特徴とする半導体集積回路のレイアウト方法。
【請求項２】
半導体集積回路の回路接続情報を参照して、回路ブロックと、内部に通過配線とこの通過配線の両端に設けた通過配線用端子とこの通過配線用端子を包含するように設けられた概略配線検出領域とを備えた通過配線付回路ブロックとを配置する工程と、
前記回路接続情報を参照して、前記回路ブロックと前記通過配線付回路ブロック相互の概略的配線を行う概略配線工程と、
前記概略配線検出領域を通過する前記概略配線を対象概略配線として検出する工程と、
同一の前記概略配線検出領域を通過する前記対象概略配線が複数存在する場合、タイミング制約条件を参照して前記対象概略配線に優先順位を付け、優先順位が高い前記概略配線に対応する前記回路接続情報を、前記概略配線検出領域に含まれる前記通過配線用端子に接続するように修正し、通過配線用回路接続情報として生成する工程と、
前記通過配線用回路接続情報を参照して詳細配線を行う工程と、
を備えることを特徴とする半導体集積回路のレイアウト方法。
【請求項３】
前記概略配線検出領域の大きさは、配線混雑度、前記タイミング制約条件、前記通過配線の本数の少なくとも１つを参照して定めることを特徴とする請求項１または請求項２記載の半導体集積回路のレイアウト方法。
【請求項４】
前記通過配線が、前記通過配線付回路ブロックに設定された配線禁止領域に挟まれた領域に、複数配設されたことを特徴とする請求項１または請求項２記載の半導体集積回路のレイアウト方法。
【請求項５】
前記通過配線は、前記通過配線付回路ブロックのコーナー部の対応する２辺に沿って配置された前記通過配線用端子を接続するように配設されたことを特徴とする請求項１または請求項２記載の半導体集積回路のレイアウト方法。
【請求項６】
前記通過配線は、前記対応する２辺にそれぞれ配置された前記通過配線用端子を直線的に接続するように配設されたことを特徴とする請求項１または請求項２記載の半導体集積回路のレイアウト方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路のレイアウト方法に関し、特に回路ブロックを通過する配線の配線処理を行う半導体集積回路のレイアウト方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路の回路素子数は急速に増大するとともに、半導体集積回路に搭載する回路ブロックが大型化してきている。この為、回路ブロック間を接続する配線数が増加し配線面積が増大するとともに、平均的な配線長および最大配線長も長くなってきている。特に回路ブロックの面積が大きい場合、この回路ブロックを迂回する配線の配線長が長くなって配線容量に起因する配線遅延が増大し、半導体集積回路を高速動作する場合にタイミングエラーを発生するという問題がある。
【０００３】
上記の問題を解決するために、面積の大きな回路ブロックに対しては、回路ブロック内を配線が通過できるように予め回路ブロック内に配線チャネルを設けておく方法が行われてきたが、回路ブロックを構成する回路素子の配置と回路素子間の配線とを優先して行った後に、通過配線の配線チャネルを探索して配線チャネルを設けるため、この配線チャネルが複雑な経路となり自動配線が困難であった。
【０００４】
上記に述べた問題を解決するために、回路ブロック内に配線チャネルを設け、この配線チャネルに対しても自動配線を行うことが可能な半導体集積回路のレイアウト方法が、特開平９−３２１１４４号公報に記載されている。
【０００５】
次に図１０〜図１２を参照して、上記公報記載の半導体集積回路のレイアウト方法について説明する。
【０００６】
図１０は、上記公報記載の半導体集積回路のレイアウト方法を説明するためのフローチャートであり、図１１は水平方向に３本、垂直方向に２本の通過配線を設けた回路ブロックの平面図であり、図１２は図１１に示す各通過配線に対応して回路ブロック上に設けた仮想配線チャネルを示す回路ブロックの平面図である。
【０００７】
図１１に示すように、回路ブロック１１１を水平方向に通過する３本の通過配線１１２が、回路ブロック１１１の右端から左端に至る複雑な配線経路に沿って配置されている。ここで、通過配線の右端と対応する通過配線の左端の垂直方向の高さは等しくなるように設計されている。
【０００８】
同様に回路ブロック１１１を垂直方向に通過する２本の通過配線１１３が、回路ブロック１１１の上端から下端に至る複雑な配線経路に沿って配置され、通過配線の上端と対応する通過配線の下端の水平方向の位置は等しくなるように設計されている。
【０００９】
図１２において１２１，１２２は、図１１の通過配線１１２，１１３にそれぞれ対応する自動配線用の仮想配線チャネルであり、通過配線１１２の右端および左端の垂直方向の位置と、対応する仮想配線チャネル１２１の右端および左端の垂直方向の位置はそれぞれ互いに等しくなるように設定される。
【００１０】
同様に、通過配線１１３の上端および下端の水平方向の位置と、対応する仮想配線チャネル１２２の上端および下端の水平方向の位置はそれぞれ互いに等しくなるように設定される。
【００１１】
図１０を参照して上記公報の半導体集積回路のレイアウト方法を説明すると、ステップＳ１０１で、半導体集積回路を構成する半導体チップ上の配線禁止情報と回路ブロック上の配線禁止情報、および回路ブロックの端子情報を読み込んだ後、ステップＳ１０２で半導体集積回路の回路接続情報であるネットリストを読込み、ステップＳ１０３で半導体チップ上に回路ブロックを自動配置する。
【００１２】
次にステップＳ１０４で、回路ブロック１１１に設けられた仮想配線チャネル１２１，１２２と、回路ブロック１１１の外側に設定された配線チャネルとを用い、ステップＳ１０１で読み込まれた配線禁止情報を参照して、未配線が無くなるまで自動配線を繰り返し実行する。
【００１３】
そしてマスク製作用のアートワークデータを生成するために、ステップＳ１０６で仮想配線チャネル１２１，１２２上に配置された通過配線を、図１１に示す通過配線１１２，１１３に置換する。
【００１４】
このようにして、自動配線が可能なように回路ブロック内に仮想配線チャネルを設けておき、自動配線で生成した配線を、予め設計された複雑な配線経路を有する通過配線に置換し、回路ブロック内を通過する配線を自動的に生成している。
【００１５】
【発明が解決しようとする課題】
上述した特開平９−３２１１４４号公報に記載の半導体集積回路のレイアウト方法は、仮想配線チャネルを通過することで配線長が短くなる配線を優先的に仮想配線チャネルに割り当てるので、タイミング条件が厳しいクリティカルパスの配線が仮想配線チャネル近傍に存在しても、この配線が仮想配線チャネルを通過することによる配線長の減少分が他の配線の減少よりも小さい場合、クリティカルパスの配線が図１０のステップＳ１０４の自動配線の工程で、仮想配線チャネルを通過できないという問題が発生する。
【００１６】
すなわち、ステップＳ１０４ではタイミング条件を無視して仮想配線チャネルの配線リソースを使用するため、タイミングエラーを発生する可能性が高い。
【００１７】
また図１２に示すように、仮想配線チャネル１２１，１２２は回路ブロック１１１を横断または縦断するように設定されており、回路ブロック１１１上で第３層の仮想配線チャネル１２１からビアを介して第４層の仮想配線チャネル１２２に配線層を変更して自動配線するような配線処理は出来ない。すなわち、回路ブロック上に設けられた仮想配線チャネルを回路ブロック上で乗り換えて、通過配線方向を変更することが出来ないという問題がある。
【００１８】
この為、配線が混雑する回路ブロックのコーナー部において、回路ブロック内に予め設けられている配線リソースを有効に用いて、配線の混雑度を解消することは困難である。
【００１９】
このため本発明の目的は、通過配線用端子の近傍に存在する概略配線に対して、タイミング条件を考慮して回路ブロックを通過させるための優先順位をつけ、この優先順位と回路ブロックに予め用意されている通過配線の本数とを参照し、通過配線用端子の近傍に存在する概略配線群の中から回路ブロックを通過させる概略配線を決定し、回路ブロックを通過させる概略配線に対応する回路接続情報を修正した上で詳細配線を行い、クリティカルパスなどタイミング条件が厳しいネットに対しては優先的に回路ブロック上を通過する配線を生成することができる半導体集積回路のレイアウト方法を提供することにある。
【００２０】
また本発明の目的は、配線が混雑する回路ブロックのコーナー部において、回路ブロックの外側の配線に対して回路ブロック内部を通過させるように、回路ブロック内部のコーナー部に設けられた通過配線を用いて配線処理することにより、配線混雑度を緩和することが可能な半導体集積回路のレイアウト方法を提供することにある。
【００２１】
さらに本発明の目的は、配線が混雑する回路ブロックのコーナー部において、回路ブロック内部のコーナー部に設けられた通過配線を用いて配線方向を変更することにより、配線混雑度を緩和することが可能な半導体集積回路のレイアウト方法を提供することにある。
【００２２】
【課題を解決するための手段】
そのため、本発明による半導体集積回路のレイアウト方法は、半導体集積回路の回路接続情報を参照して、回路ブロックと、内部に通過配線とこの通過配線の両端に設けた通過配線用端子を備えた通過配線付回路ブロックとを配置する工程と、
前記通過配線用端子を包含するように概略配線検出領域を設定する工程と、
前記回路接続情報を参照して、前記回路ブロックと前記通過配線付回路ブロック相互の概略的配線を行う概略配線工程と、
前記概略配線検出領域を通過する前記概略配線を対象概略配線として検出する工程と、
同一の前記概略配線検出領域を通過する前記対象概略配線が複数存在する場合、タイミング制約条件を参照して前記対象概略配線に優先順位を付け、優先順位が高い前記概略配線に対応する前記回路接続情報を、前記概略配線検出領域に含まれる前記通過配線用端子に接続するように修正し、通過配線用回路接続情報として生成する工程と、
前記通過配線用回路接続情報を参照して詳細配線を行う工程と、
を備えることを特徴としている。
【００２３】
【発明の実施の形態】
次に、本発明の半導体集積回路のレイアウト方法の第１の実施の形態について図面を参照して説明する。
【００２４】
初めに、本発明の半導体集積回路のレイアウト方法で用いる回路ブロックについて、図２を参照して説明する。
【００２５】
図２は、回路ブロック１００のレイアウト図であり、回路ブロック１００を縦断する２本の通過配線２１，２２と、通過配線２１，２２の両端にそれぞれ設けられた通過配線用端子２１ａ，２１ｂ，２２ａ，２２ｂと、通過配線２１，２２の周辺に設けられ、回路ブロック上を通過する配線を禁止するための配線禁止領域３１〜３３が設けられている。
【００２６】
通過配線２１，２２の各配線抵抗と各配線容量は、シミュレーションなどにより予め算出され、回路ブロック１００に関する回路ブロック情報として各配線長の情報とともに、図１のブロックライブラリ１１に記述されている。
【００２７】
次に図１に示すフローチャートと、図２〜図５を参照して本発明の半導体集積回路のレイアウト方法について説明する。
【００２８】
ステップＳ１において、回路ブロックの名称、外形、端子位置、端子属性など回路ブロックに関するレイアウト情報を含むブロックライブラリ１１と、回路ブロック間の接続情報である回路接続情報１２と、回路ブロックを配置する際の配置チャネルおよび配線する際の配線チャネルに関する情報、水平方向と垂直方向の各配線層の定義やビアなどの設計規則の情報を含むレイアウト情報１３とを参照して、配置チャネル上に通常の回路ブロックおよび図２に示す回路ブロックとを配置する。
【００２９】
次にステップＳ２において、回路ブロックの通過配線用端子を包含するように、通過配線用端子の近くに存在する概略配線を検出するための概略配線検出領域を設定する。
【００３０】
図３は、図２に示す回路ブロック１００の通過配線用端子２１ａ，２１ｂ，２２ａ，２２ｂを包含するように設けた概略配線検出領域４１ａ，４１ｂ，４２ａ，４２ｂを示している。概略配線検出領域４１ａ，４１ｂ，４２ａ，４２ｂの大きさは、通過配線用端子の近くに存在する概略配線の検出感度を表し、概略配線検出領域４１ａ，４１ｂ，４２ａ，４２ｂを広くすると、概略配線の検出感度は高くなる。検出感度、すなわち概略配線検出領域４１ａ，４１ｂ，４２ａ，４２ｂの大きさは、通過配線用端子の近くの配線混雑度、タイミング制約条件、通過配線の本数などに応じて設定する。
【００３１】
概略配線検出領域４１ａ，４１ｂ，４２ａ，４２ｂ近くの概略配線が混雑しており、また、これらの概略配線の一部または全てに対するタイミング条件がきびしく、配線遅延によるタイミングエラーの発生が予想される場合は、概略配線検出領域４１ａ，４１ｂ，４２ａ，４２ｂの大きさを大きくして、検出感度を大きくする。
【００３２】
こうして検出した概略配線の全てを回路ブロック１００に設けた通過配線により回路ブロック１００を通過することは、通常、通過配線本数の制限により出来ないが、本来回路ブロック１００を通過することによりタイミングエラーを解消することができる概略配線を検出できずに、再度レイアウト修正を行わなければないという問題を改善することができる。
【００３３】
検出感度を大きくすることは、検出ミスを防止する一方、検出処理とその後の処理が大きくなるため、処理速度を優先する場合や、タイミング条件が緩い場合などは、概略配線検出領域４１ａ，４１ｂ，４２ａ，４２ｂの大きさを小さくして、検出感度を小さくする。
【００３４】
次にステップＳ３で、回路ブロック間を接続するための概略的な配線である概略配線を行う。図３において、回路ブロック１００の近くに存在する概略配線５１〜５５を示す。
【００３５】
続いてステップＳ４において、概略配線検出領域を通過する概略配線である対象概略配線を概略配線検出領域毎に検出する。図３の例では、概略配線５３〜５５が、概略配線検出領域４１ａを通過する対象概略配線である。概略配線５１，５２は、回路ブロック１００に設けられた概略配線検出領域４１ａ，４１ｂ，４２ａ，４２ｂを通過しない配線であり、このため回路ブロック１００上を通過しない通常の配線処理がなされる。
【００３６】
次にステップＳ５において、ステップＳ４で検出された対象概略配線が存在するか否かを、各概略配線検出領域毎に判定し、対象概略配線が存在すると判定された場合は次のステップＳ６の処理を実行し、対象概略配線が存在しないと判定された場合はステップＳ９の処理を実行する。
【００３７】
図３に示す例では、概略配線検出領域４１ａで対象概略配線５３〜５５が検出され、ステップＳ６で対象概略配線５３〜５５に対して、タイミング制約条件を考慮して優先順位付けがなされる。
【００３８】
すなわち、本発明においては概略配線検出領域を通過する対象概略配線が複数存在する場合は、これらの対象概略配線に対して、タイミング制約条件を考慮して優先順位を付け、優先順位の高い対象概略配線から順に回路ブロックを通過するようにしている。
【００３９】
このため本発明による半導体集積回路のレイアウト方法は、クリティカルパスなどタイミングが厳しいネットに対して優先的に回路ブロック上を通過する配線を生成することができるので、タイミングエラーの発生が少なく、またタイミングエラーを解消するための再レイアウトが不要となるため、設計期間を短縮することが出来るという特徴がある。
【００４０】
次に図１に戻って説明を続けると、ステップＳ７において、対象概略配線が回路ブロックを通過した場合の配線コストを計算する。配線コストの計算としては、配線長や配線容量に比例した値を配線コストとして計算する方法が代表的であるが、さらにビアに対しても配線コストを付与する方法、配線層毎に配線コストを変える方法など種々の方法が提案されている。
【００４１】
図２の例では、通過配線２１，２２の配線容量から通過配線２１，２２の配線コストが計算され、この配線コストと対象概略配線の配線コストを加算した配線コストが算出される。このとき、図１のブロックライブラリ１１に通過配線２１，２２の配線コストの情報を予め含ませるようにしても良い。
【００４２】
図２，３を参照して対象概略配線５５についてより具体的に説明すると、対象概略配線５５のうちで略配線検出領域４１ａに至る配線（太線部）５５’の配線コストと、対象概略配線５５のうちで略配線検出領域４１ｂ以降の配線（太線部）５５”の配線コストと、図２の通過配線２１の配線コストとが加算されて、対象概略配線５５が、回路ブロック１００を通過した場合の配線コストが計算される。対象概略配線５５と同様に、対象概略配線５３，５４についても配線コストがそれぞれ計算される。
【００４３】
次に図１のステップＳ８において、タイミング制約条件の優先順位が高く、かつ、回路ブロック１００を通過した場合の配線コストが低い対象概略配線の対応する回路接続情報に、通過配線用端子の属性を付加する。
【００４４】
図３の例では、対象概略配線５３〜５５が同一のタイミング優先順位を有する場合、対象概略配線５５が１番配線コストが低くなるので、図４に示すように、対象概略配線５５に対応する２つの回路接続情報５５ａ，５５ｂに通過配線用端子２１ａ，２１ｂの属性を付加する。すなわち、対象概略配線５５に対応する回路接続情報を２つのネットに分割し、分割したそれぞれのネットの端子を分割ネットの端子に近い方の通過配線用端子２１ａ，２１ｂに接続し、図１の回路接続情報１２を修正する。
【００４５】
次に図１のステップＳ９において、ステップＳ８で修正した回路接続情報を参照して詳細配線を行う。図４に示すネット５５ａ、５５ｂに着目すると、これらのネット５５ａ、５５ｂは図５に示すようにそれぞれ通過配線用端子２１ａ，２１ｂに接続する詳細配線５５ａ’，５５ｂ’として、配線処理が行われる。他の概略配線については通常と同様の詳細配線が行われ、詳細配線５１’〜５４’が生成される。
【００４６】
続いてステップＳ１０において、ステップＳ９で生成した詳細配線と予め回路ブロックに設けられた通過配線とを合成する。従って詳細配線５５ａ’は、通過配線用端子２１ａを介して通過配線２１と接続し、さらに通過配線２１は通過配線用端子２１ｂを介して詳細配線５５ｂ’と接続する。
【００４７】
このようにして、概略配線５５から、回路ブロック１００に設けられた通過配線２１と接続する詳細配線５５ａ’、５５ｂ’が自動的に生成される。
【００４８】
次に図１のステップＳ１１において、マスクを製作するためのアートワークデータを生成する。
【００４９】
上記の説明からわかるように、本発明の半導体集積回路のレイアウト方法は、回路ブロック内に仮想配線チャネルを設けないので、対応する通過配線用端子の位置を揃えなくても良いという特徴がある。例えば、図２の通過配線用端子２１ａ，２１ｂの水平方向の位置は同じでなくても良い。この為、従来の半導体集積回路のレイアウト方法に較べて、本発明の半導体集積回路のレイアウト方法は、配線の自由度が大きく、配線性が向上するという特徴がある。
【００５０】
また上記の説明では、回路ブロック内に設けられた配線禁止領域により両側を挟まれた領域に、１本の通過配線が存在する場合について述べたが、配線禁止領域により両側または片側を挟まれた領域に、複数本の通過配線が設けられた場合についても本発明は同様に適用できる。
【００５１】
次に図６を参照して配線禁止領域により両側を挟まれた領域に、複数本の通過配線が設けられた場合について、本発明の半導体集積回路のレイアウト方法を具体的に説明すると、図６（ａ）において２３〜２５は、回路ブロック１０１の２つの配線禁止領域３４，３５により挟まれた領域に設けられた３本の通過配線である。また、２３ａ，２３ｂは通過配線２３の両端に設けられた通過配線用端子であり、同様に２４ａ，２４ｂは通過配線２４の両端に設けられた通過配線用端子であり、２５ａ，２５ｂは通過配線２５の両端に設けられた通過配線用端子である。
【００５２】
このように構成された回路ブロック１０１を用いて図１の設計フローに従って順次処理を行うが、ステップＳ２の概略配線検出領域の設定において、図６（ｂ）に示すように、回路ブロック１０１の外側に、通過配線用端子２３ａ〜２５ａと、通過配線用端子２３ｂ〜２５ｂとをそれぞれ包含するように、概略配線検出領域５３ａ，５３ｂを設ける。
【００５３】
次に前述したように、図１のステップＳ３の概略配線処理、ステップＳ４の対象概略配線の検出を行い、ステップＳ５において、対象概略配線が存在すると判定された場合は、ステップＳ６において、対象概略配線に対して、タイミング制約条件を考慮して優先順位をつける。
【００５４】
そしてステップＳ７以降の処理を行うが、本実施例では、概略配線検出領域で検出された対象概略配線のうち、予め回路ブロックに設けられた通過配線の本数だけ回路ブロックを通過させることが出来るので、タイミング条件が厳しい複数のクリティカルパスが概略配線検出領域で検出された場合、これら複数の対象概略配線を優先して、回路ブロックを通過させることが出来る。
【００５５】
このため、配線遅延に起因するタイミングエラーをより容易に解消することが出来る。またタイミングエラーの発生がより少なくなるので、再設計による設計期間が長くなるのを改善し、設計期間を短縮することが出来る。
【００５６】
次に、本発明の半導体集積回路のレイアウト方法の第２の実施の形態について図面を参照して説明する。
【００５７】
初めに、本発明の半導体集積回路のレイアウト方法の第２の実施の形態で用いる回路ブロックについて、図７（ａ）を参照して説明する。
【００５８】
図７（ａ）は、第２の実施の形態による本発明の半導体集積回路のレイアウト方法で用いる回路ブロック１０２のレイアウト図であり、回路ブロック１０２のコーナー部には、回路ブロック１０２のコーナー部を通過する通過配線２６〜２１０が設けられている。また、通過配線２６〜２１０の両端には通過配線２６〜２１０と回路ブロック１０２の外側の詳細配線とを接続するための通過配線用端子２６ａ，２６ｂ〜２１０ａ，２１０ｂが設けられ、さらにコーナー部の外側の回路ブロック１０２内に、回路ブロック間配線の通過を禁止するための配線禁止領域３６が設けられている。
【００５９】
通過配線用端子２６ａ〜２１０ａは、この具体例では回路ブロック１０２の上辺に沿って設けられ、通過配線用端子２６ｂ〜２１０ｂは、回路ブロック１０２の右辺に沿って設けられ、通過配線２６〜２１０は、回路ブロック１０２のコーナー部で直角に曲がっている。
【００６０】
次に図７（ｂ）について説明すると、４６ａ〜４１２ａは、回路ブロック１０２の近くに設けられた垂直方向の配線格子であり、４６ｂ〜４１３ｂは水平方向の配線格子である。詳細配線は、こられの配線格子４６ａ〜４１２ａ、４６ｂ〜４１３ｂ上に配置され、水平方向と垂直方向とでそれぞれ異なった配線層が割り当てられている。
【００６１】
また通常のレイアウト設計で行われるように、水平方向の配線格子と垂直方向の配線格子とが交差する箇所にビアを配置することにより、配線方向を直角に変更することが出来る。
【００６２】
図７（ｃ）は回路ブロック１０２のコーナー部の外側に設けた概略配線検出領域５４を示している。この概略配線検出領域５４の大きさについては、前に説明したように概略配線の検出感度を表し、概略配線検出領域５４を広くすると、概略配線の検出感度は高くなる。検出感度、すなわち概略配線検出領域５４の大きさは、回路ブロックのコーナー部近くの配線混雑度などに応じて設定する。
【００６３】
概略配線検出領域５４の水平方向の長さ５４Ａと、垂直方向の長さ５４Ｂとは必ずしも同じである必要はなく、上述したように、水平方向及び垂直方向の各配線混雑度などに応じて適宜設定する。
【００６４】
次に図７の回路ブロックを用いた第２の実施の形態による本発明の半導体集積回路のレイアウト方法について、図１および図８を参照して説明する。
【００６５】
図１のステップＳ１〜ステップＳ７の処理については、第１の実施の形態による本発明の半導体集積回路のレイアウト方法とほぼ同様であるが、ステップＳ８において、タイミング制約条件の優先順位が高く、かつ、回路ブロックのコーナー部を通過する際の配線コストが低い対象概略配線の対応する回路接続情報に、対応する一組の通過配線用端子の属性を付加する。
【００６６】
対応する一組の通過配線用端子を図７（ａ）の場合について説明すると、（２６ａ、２６ｂ）〜（２１０ａ，２１０ｂ）の組み合わせであり、この組み合わせであれば、予め通過配線２６〜２１０と通過配線用端子（２６ａ、２６ｂ）〜（２１０ａ，２１０ｂ）とが接続されるが、これ以外の組み合わせ、例えば（２６ａ、２８ｂ）のような組み合わせは、これらの通過配線用端子を接続する通過配線が設けられていないので禁止される。
【００６７】
図８は、図１のステップＳ９における詳細配線後の回路ブロック１０２のコーナー部近辺でのレイアウトを示しており、６６１，６７１，６６３，６７３は水平方向の配線、６６２，６７２，６７４は垂直方向の配線、７１〜７３はビアを表している。
【００６８】
通過配線用端子２１０ａに接続するネットに対応し、ステップＳ９において、詳細配線６７１とビア７２と詳細配線６７２とが生成される。さらに上記ネットに対応して分割されたもう一方のネットが詳細配線６７３、ビア７３、詳細配線６７４となって生成され、通過配線用端子２１０ｂに接続する。
【００６９】
図８（ｂ）は、図１のステップＳ１０の処理後におけるレイアウトを表しており、水平方向の配線６７１はビア７２を介して垂直方向の配線６７２と接続し、さらに垂直方向の配線６７２は、通過配線用端子２１０ａを介して通過配線２１０と接続する。そして、通過配線２１０は、通過配線用端子２１０ｂを介して水平方向の配線６７３と接続し、さらにビア７３を介して垂直方向の配線６７４と接続する。
【００７０】
このようにして、水平方向の配線６７１は、回路ブロック１０２のコーナー部に用意された通過配線２１０を用いて垂直方向に配線方向を変更することが出来る。
【００７１】
同様に、水平方向の配線６６１はビア７１を介して垂直方向の配線６６２と接続し、さらに垂直方向の配線６６２は、通過配線用端子２９ａを介して通過配線２９と接続する。そして、通過配線２９は、通過配線用端子２９ｂを介して水平方向の配線６６３と接続する。
【００７２】
このような構成により、第２の実施の形態による本発明の半導体集積回路のレイアウト方法は、配線が混雑し配線密度が高い回路ブロックのコーナー部で、通常の回路ブロックの外側の配線領域だけでなく、回路ブロックの内部も配線領域として用いることが出来るので、コーナー部の配線混雑度を解消することが出来る。
【００７３】
図８の例では、回路ブロック１０２内に予め設けた通過配線２６〜２１０は、コーナー部において直角方向に曲がるように配置されたが、図９（ａ）に示すように、対応する通過配線用端子を接続するように、斜め方向に配置しても良い。
【００７４】
図９（ａ）において２１１〜２１５は、回路ブロック１０３のコーナー部に配置された通過配線であり、２１１ａ，２１１ｂ〜２１５ａ，２１５ｂは、それぞれ通過配線２１１〜２１５の両端と接続し、回路ブロック１０３の上辺及び右辺に沿って設けられた通過配線用端子である。
【００７５】
図９（ａ）と図７（ａ）とを比較すると明らかなように、図９（ａ）においては通過配線を斜め方向に配置しているために、通過配線の配線長が短く、通過配線の配線容量が小さくなる。このため、通過配線の配線遅延が小さいという特徴がある。
【００７６】
さらに、通過配線２１１〜２１５が配置される面積を小さくすることが出来る。言い方を代えると、通過配線２１１〜２１５の配置領域以外の回路ブロック１０３の領域、すなわち回路ブロック１０３内部の配線領域を広くとることが出来る。このため、通過配線２１１〜２１５の配線リソースを確保した上で、回路ブロック１０３の面積を小さくすることが出来る。
【００７７】
なお上記の説明において、概略配線検出領域は図１のステップＳ２で設定するとして説明したが、ブロックライブラリ１１に複数の大きさが選択できるような概略配線検出領域を予め設計しておき、ステップＳ２では回路ブロックに設けられている概略配線検出領域の大きさを選択するようにしても良い。
【００７８】
【発明の効果】
以上説明したように、本発明による半導体集積回路のレイアウト方法は、概略配線検出領域を通過する対象概略配線が複数存在する場合、これらの対象概略配線に対して、タイミング制約条件を考慮して優先順位を付け、優先順位の高い対象概略配線から順に回路ブロックを通過するようにしているため、クリティカルパスなどタイミングが厳しいネットに対して優先的に回路ブロック上を通過する配線を生成することができる。
【００７９】
この為、半導体集積回路のタイミングエラーの発生が少なく、またタイミングエラーを解消するための再レイアウトが不要となるため、設計期間を短縮することが出来るという特徴がある。
【００８０】
また従来の半導体集積回路のレイアウト方法のように回路ブロック内に仮想配線チャネルを設けないので、対応する通過配線用端子の位置を揃えなくても良く、従来の半導体集積回路のレイアウト方法に較べて、配線の自由度が大きく、配線性が向上するという特徴がある。
【００８１】
さらに、回路ブロックのコーナー部に通過配線とこの通過配線に接続する通過配線用端子を設けることにより、配線が混雑し配線密度が高い回路ブロックのコーナー部での配線混雑度を解消することが出来る。
【図面の簡単な説明】
【図１】本発明の半導体集積回路のレイアウト方法の実施の形態を示すフローチャートである。
【図２】本発明の半導体集積回路のレイアウト方法の第１の実施の形態に用いる回路ブロックのレイアウト図である。
【図３】本発明の半導体集積回路のレイアウト方法の第１の実施の形態を説明するためのレイアウト図である。
【図４】本発明の半導体集積回路のレイアウト方法の第１の実施の形態を説明するためのレイアウト図である。
【図５】本発明の半導体集積回路のレイアウト方法の第１の実施の形態を説明するためのレイアウト図である。
【図６】本発明の半導体集積回路のレイアウト方法の第１の実施の形態に用いる他の回路ブロックのレイアウト図である。
【図７】図７（ａ）は、本発明の半導体集積回路のレイアウト方法の第２の実施の形態に用いる回路ブロックのコーナー部のレイアウト図であり、図７（ｂ）は、この回路ブロックのコーナー部と配線格子とを示したレイアウト図であり、図７（ｃ）は、図７（ｂ）に示すコーナー部に概略配線検出領域を設定したレイアウト図である。
【図８】本発明の半導体集積回路のレイアウト方法の第２の実施の形態を説明するためのレイアウト図である。
【図９】図９（ａ）は、本発明の半導体集積回路のレイアウト方法の第２の実施の形態に用いる他の回路ブロックのレイアウト図であり、図９（ｂ）は、図９（ａ）に示す回路ブロックを用いた本発明の半導体集積回路のレイアウト方法の第２の実施の形態を説明するためのレイアウト図である。
【図１０】従来の半導体集積回路のレイアウト方法を示すフローチャートである。
【図１１】従来の半導体集積回路のレイアウト方法に用いる回路ブロックのレイアウト図である。
【図１２】図１１に示す回路ブロックに定義した仮想配線チャネルを説明するためのレイアウト図である。
【符号の説明】
１１　　ブロックライブラリ
１２　　回路接続情報
１３　　レイアウト情報
２１〜２１５、１１２，１１３　　通過配線
２１ａ，２１ｂ〜２１５ａ，２１５ｂ　　通過配線用端子
３１〜３７　　配線禁止領域
４１ａ，４１ｂ、４２ａ，４２ｂ、５３ａ，５３ｂ、５４　概略配線検出領域
５１〜５５　　概略配線
５１’〜５４’，５５ａ’，５５ｂ’、６６１〜６６３，６７１〜６７４、６８１〜６８３，６９１〜６９３　　詳細配線
７１〜７５　　ビア
１００〜１０３、１１１　　回路ブロック
１２１，１２２　　仮想配線チャネル
【図１】
2004086302.tif 000003
【図２】
2004086302.tif 000004
【図３】
2004086302.tif 000005
【図４】
2004086302.tif 000006
【図５】
2004086302.tif 000007
【図６】
2004086302.tif 000008
【図７】
2004086302.tif 000009
【図８】
2004086302.tif 000010
【図９】
2004086302.tif 000011
【図１０】
2004086302.tif 000012
【図１１】
2004086302.tif 000013
【図１２】
2004086302.tif 000014