(57)【要約】【課題】ＰＲＯＭへのプログラム書込みとノイズ対策との両立が可能なＰＲＯＭ内蔵マイクロコンピュータを提供する。【解決手段】ＥＰＲＯＭモードエントリー信号ＥＰＭＯＤＥがＨレベル（ＥＰＲＯＭモード）のとき、電源入力端子ＶｐｐとＰＲＯＭ１０とが抵抗素子３Ａを介して電気的に接続される。抵抗素子３Ａは低インピーダンスであるため、ＥＰＲＯＭモード時にはＰＲＯＭ１０へのプログラム書込みが正常に行なわれる。ＥＰＲＯＭモードエントリー信号ＥＰＭＯＤＥがＬレベル（通常動作モード）のとき、電源入力端子ＶｐｐとＰＲＯＭ１０とが抵抗素子２Ａを介して電気的に接続される。抵抗素子２Ａは高インピーダンスであるため、通常動作モード時にはノイズがＰＲＯＭ１０に引き込まれない。【選択図】        図１
2004265005.tif 000002
【特許請求の範囲】
【請求項１】
プログラム可能な読出し専用メモリを内蔵したマイクロコンピュータであって、
電源電圧が印加される電源入力端子と、
前記電源入力端子と前記プログラム可能な読出し専用メモリとの間に接続された第１の抵抗値を有する第１の抵抗素子と、
前記電源入力端子と前記プログラム可能な読出し専用メモリとの間に前記第１の抵抗素子と並列に接続された、前記第１の抵抗値に比べて大きい第２の抵抗値を有する第２の抵抗素子と、
外部からの入力に応じて前記第１および第２の抵抗素子のいずれか一方を選択することにより、前記第１の抵抗素子に対応するＥＰＲＯＭモードおよび前記第２の抵抗素子に対応する通常動作モードのいずれか一方を選択するモード選択部とを備える、マイクロコンピュータ。
【請求項２】
モード設定信号が入力されるモード設定端子と、
前記モード設定信号を反転することによってモードエントリー信号を生成するインバータとをさらに備え、
前記モード選択部は、前記モードエントリー信号が前記ＥＰＲＯＭモードを示す一方の論理レベルのときには前記第１の抵抗素子を選択し、前記モードエントリー信号が前記通常動作モードを示す他方の論理レベルのときには前記第２の抵抗素子を選択する、請求項１に記載のマイクロコンピュータ。
【請求項３】
前記電源電圧の電圧値を反転することによってモードエントリー信号を生成するインバータをさらに備え、
前記モード選択部は、前記モードエントリー信号が前記ＥＰＲＯＭモードを示す一方の論理レベルのときには前記第１の抵抗素子を選択し、前記モードエントリー信号が前記通常動作モードを示す他方の論理レベルのときには前記第２の抵抗素子を選択する、請求項１に記載のマイクロコンピュータ。
【請求項４】
リセット信号が入力されるリセット入力端子と、
前記リセット信号を反転することによってモードエントリー信号を生成するインバータとをさらに備え、
前記モード選択部は、前記モードエントリー信号が前記ＥＰＲＯＭモードを示す一方の論理レベルのときには前記第１の抵抗素子を選択し、前記モードエントリー信号が前記通常動作モードを示す他方の論理レベルのときには前記第２の抵抗素子を選択する、請求項１に記載のマイクロコンピュータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、マイクロコンピュータに関し、より特定的には、プログラム可能な読出し専用メモリを内蔵したマイクロコンピュータに関する。
【０００２】
【従来の技術】
ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）を内蔵した従来のマイクロコンピュータは、電源入力端子に外部からノイズが印加されると、内部のＰＲＯＭにノイズが低インピーダンスで引き込まれる可能性がある。このノイズはマイクロコンピュータが暴走する原因となるため、ノイズ対策が必要となる。
【０００３】
電源入力端子が未使用時のノイズ対策としては、５ｋΩ程度の外付け抵抗素子を電源入力端子と接地ノードとの間の距離が最短となるように挿入することが推奨されている。しかし、電源入力端子の種類によっては、電源入力端子と接地ノードとの間の距離が最短となるように外付け抵抗素子を挿入するスペースがなく、ノイズ対策が困難となる場合があった。他のノイズ対策として、電源入力端子とＰＲＯＭとの間の抵抗値を高くすることも考えられるが、この場合、ＰＲＯＭへプログラムが書込めなくなるという問題があった。
【０００４】
特許文献１には、ＰＲＯＭへのプログラム書込みとノイズ対策との両立が可能なＰＲＯＭ内蔵マイクロコンピュータについて記載されている。特許文献１に記載された従来のＰＲＯＭ内蔵マイクロコンピュータは、ＰＲＯＭレベル検出回路と、許可フラグと、保持回路と、ＰＲＯＭモード許可禁止判別回路とを備える。
【０００５】
ＰＲＯＭレベル検出回路は、外部端子の印加電圧が所定のレベルを超えることを検出して検出信号を発生する。許可フラグは、ＰＲＯＭモードに設定することを許可または禁止する。保持回路は、検出信号が未発生の場合に許可フラグの内容を出力し、検出信号が発生した場合にその検出信号が発生する直前の許可フラグの内容を保持して出力する。ＰＲＯＭモード許可禁止判別回路は、検出信号が発生しかつ保持回路の出力が許可の場合に、通常モードからＰＲＯＭモードに切り換えるＰＲＯＭモード信号を発生する。
【０００６】
ＰＲＯＭモードとは、ＰＲＯＭおよび許可フラグのデータを設定したり、ＰＲＯＭのデータを確認したりするモードである。また、通常モードとは、ＰＲＯＭに設定されたプログラムの内容に従って動作するモードである。
【０００７】
【特許文献１】
特開平５−３５８９０号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載された従来のＰＲＯＭ内蔵マイクロコンピュータは、許可フラグの内容を出力・保持する保持回路が余分に必要になるという問題点があった。
【０００９】
この発明の目的は、ＰＲＯＭへのプログラム書込みとノイズ対策との両立が可能なＰＲＯＭ内蔵マイクロコンピュータを提供することである。
【００１０】
【課題を解決するための手段】
この発明は、プログラム可能な読出し専用メモリを内蔵したマイクロコンピュータであって、電源電圧が印加される電源入力端子と、電源入力端子とプログラム可能な読出し専用メモリとの間に接続された第１の抵抗値を有する第１の抵抗素子と、電源入力端子とプログラム可能な読出し専用メモリとの間に第１の抵抗素子と並列に接続された、第１の抵抗値に比べて大きい第２の抵抗値を有する第２の抵抗素子と、外部からの入力に応じて第１および第２の抵抗素子のいずれか一方を選択することにより、第１の抵抗素子に対応するＥＰＲＯＭモードおよび第２の抵抗素子に対応する通常動作モードのいずれか一方を選択するモード選択部とを備える。
【００１１】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００１２】
［実施の形態１］
図１は、この発明の実施の形態１によるマイクロコンピュータ１Ａの特徴部分を示した回路図である。
【００１３】
図１に示した実施の形態１のマイクロコンピュータ１Ａは、抵抗素子２Ａ，３Ａと、シュミットインバータ４Ａと、インバータ５Ａと、トランスミッションゲート６Ａ，７Ａと、ＰＲＯＭ１０とを備える。なお、ＰＲＯＭ１０は、ＰＲＯＭ関連回路を含む。
【００１４】
抵抗素子２Ａは、抵抗値Ｒ１Ａを有し、電源電圧Ｖｐｐが印加される電源入力端子（以下、電源入力端子Ｖｐｐと称する）とトランスミッションゲート６Ａとの間に接続される。抵抗素子３Ａは、抵抗値Ｒ２Ａを有し、電源入力端子Ｖｐｐとトランスミッションゲート７Ａとの間に接続される。ここでは、Ｒ１Ａ＝５［ｋΩ］，Ｒ２Ａ＝１００［Ω］であると仮定する。
【００１５】
シュミットインバータ４Ａは、ＥＰＲＯＭモード設定端子から入力されるＥＰＲＯＭモード設定信号ＥＰＲＯＭを受けて、ＥＰＲＯＭモードエントリー信号ＥＰＭＯＤＥを出力する。インバータ５Ａは、ＥＰＲＯＭモードエントリー信号ＥＰＭＯＤＥを反転して、反転ＥＰＲＯＭモードエントリー信号／ＥＰＭＯＤＥを出力する。
【００１６】
なお、シュミットインバータとは、しきい値電圧にヒステリシス幅を持つインバータのことである。すなわち、シュミットインバータは、入力信号をＬレベル（論理ロー）からＨレベル（論理ハイ）へ反転するときとＨレベルからＬレベルへ反転するときとでしきい値電圧が異なる。シュミットインバータ４Ａは、ＥＰＲＯＭモード設定端子から入力されるＥＰＲＯＭモード設定信号ＥＰＲＯＭに含まれるノイズの影響を除去するために用いられる。
【００１７】
トランスミッションゲート６Ａは、抵抗素子２ＡとＰＲＯＭ１０との間に接続され、ＥＰＲＯＭモードエントリー信号対ＥＰＭＯＤＥ，／ＥＰＭＯＤＥに応じて、抵抗素子２ＡとＰＲＯＭ１０とを電気的に接続／分離する。トランスミッションゲート７Ａは、抵抗素子３ＡとＰＲＯＭ１０との間に接続され、ＥＰＲＯＭモードエントリー信号対ＥＰＭＯＤＥ，／ＥＰＭＯＤＥに応じて、抵抗素子３ＡとＰＲＯＭ１０とを電気的に分離／接続する。
【００１８】
図２は、この発明の実施の形態１によるマイクロコンピュータ１Ａの回路動作を説明するための動作波形図である。
【００１９】
時刻ｔがｔ１以前のとき、ＥＰＲＯＭモード設定信号ＥＰＲＯＭはＬレベルとなり、これを受けてＥＰＲＯＭモードエントリー信号ＥＰＭＯＤＥはＨレベル（反転ＥＰＲＯＭモードエントリー信号／ＥＰＭＯＤＥはＬレベル）となる。この状態を、ここではＥＰＲＯＭモードと呼ぶ。ＥＰＲＯＭモードは、マイクロコンピュータに内蔵されているＰＲＯＭに、ＥＰＲＯＭライタなどによってデータを書き込む際に使用される。ＥＰＲＯＭモード時、電源入力端子ＶｐｐはＨレベルとなる。
【００２０】
ＥＰＲＯＭモードエントリー信号ＥＰＭＯＤＥがＨレベルとなることによって、トランスミッションゲート６Ａが遮断し、トランスミッションゲート７Ａが導通する。これによって、電源入力端子ＶｐｐとＰＲＯＭ１０とが抵抗素子３Ａを介して電気的に接続される。抵抗素子３Ａの抵抗値Ｒ２Ａは１００Ωと低インピーダンスであるため、ＥＰＲＯＭモードでは、ＰＲＯＭ１０へのプログラム書込み動作が正常に行なわれる。
【００２１】
時刻ｔがｔ１以後のとき、ＥＰＲＯＭモード設定信号ＥＰＲＯＭはＨレベルとなり、これを受けてＥＰＲＯＭモードエントリー信号ＥＰＭＯＤＥはＬレベル（反転ＥＰＲＯＭモードエントリー信号／ＥＰＭＯＤＥはＨレベル）となる。この状態を、ここでは通常動作モードと呼ぶ。通常動作モードは、ＰＲＯＭへのデータ書込みが完了したマイクロコンピュータをシステムに組み込み、ユーザー用製品として動作させる際に使用される。通常動作モードでは、ＥＰＲＯＭモード設定端子をＨレベルに固定し、マイクロコンピュータがＥＰＲＯＭモードへ移行しないようにする。
【００２２】
ＥＰＲＯＭモードエントリー信号ＥＰＭＯＤＥがＬレベルとなることによって、トランスミッションゲート６Ａが導通し、トランスミッションゲート７Ａが遮断する。これによって、電源入力端子ＶｐｐとＰＲＯＭ１０とが抵抗素子２Ａを介して電気的に接続される。抵抗素子２Ａの抵抗値Ｒ１Ａは５ｋΩと高インピーダンスであるため、通常動作モードでは、電源入力端子Ｖｐｐからノイズが印加されてもＰＲＯＭ１０に引き込まれることはない。ゆえに、通常動作モードにおいて、マイクロコンピュータ１Ａが暴走状態に陥ることはない。
【００２３】
このように、実施の形態１のマイクロコンピュータ１Ａは、ＥＰＲＯＭモード設定信号ＥＰＲＯＭがＬレベル（ＥＰＲＯＭモード）のときにはＰＲＯＭ１０への正常なプログラム書込み動作が行なわれ、ＥＰＲＯＭモード設定信号ＥＰＲＯＭがＨレベル（通常動作モード）のときには電源入力端子Ｖｐｐからのノイズを防ぐことができる。
【００２４】
以上のように、実施の形態１によれば、外部から入力されるＥＰＲＯＭモード設定信号ＥＰＲＯＭに応じて、電源入力端子ＶｐｐとＰＲＯＭ１０との間の抵抗値を選択することによって、ＰＲＯＭ１０へのプログラム書込みとノイズ対策とを両立させることが可能となる。
【００２５】
［実施の形態２］
実施の形態１のマイクロコンピュータ１Ａでは、ＥＰＲＯＭモードへ移行するための専用端子であるＥＰＲＯＭモード設定端子が必要であった。これに対し、実施の形態２のマイクロコンピュータ１Ｂでは、電源入力端子ＶｐｐにＥＰＲＯＭモードへ移行する機能を持たせることで専用端子を不要にした。以下、より詳細に説明する。
【００２６】
図３は、この発明の実施の形態２によるマイクロコンピュータ１Ｂの特徴部分を示した回路図である。
【００２７】
図３に示した実施の形態２のマイクロコンピュータ１Ｂは、抵抗素子２Ｂ，３Ｂと、シュミットインバータ４Ｂと、インバータ５Ｂと、トランスミッションゲート６Ｂ，７Ｂと、ＰＲＯＭ１０とを備える。なお、ＰＲＯＭ１０は、ＰＲＯＭ関連回路を含む。
【００２８】
抵抗素子２Ｂは、抵抗値Ｒ１Ｂを有し、電源入力端子Ｖｐｐとトランスミッションゲート６Ｂとの間に接続される。抵抗素子３Ｂは、抵抗値Ｒ２Ｂを有し、電源入力端子Ｖｐｐとトランスミッションゲート７Ｂとの間に接続される。ここでは、Ｒ１Ｂ＝５［ｋΩ］，Ｒ２Ｂ＝１００［Ω］であると仮定する。
【００２９】
シュミットインバータ４Ｂは、電源入力端子Ｖｐｐから印加される電源電圧Ｖｐｐを受けて、ＥＰＲＯＭモードエントリー信号ＶｐｐＳＬを出力する。インバータ５Ｂは、ＥＰＲＯＭモードエントリー信号ＶｐｐＳＬを反転して、反転ＥＰＲＯＭモードエントリー信号／ＶｐｐＳＬを出力する。シュミットインバータ４Ｂは、電源入力端子Ｖｐｐから印加される電源電圧Ｖｐｐに含まれるノイズの影響を除去するために用いられる。
【００３０】
トランスミッションゲート６Ｂは、抵抗素子２ＢとＰＲＯＭ１０との間に接続され、ＥＰＲＯＭモードエントリー信号対ＶｐｐＳＬ，／ＶｐｐＳＬに応じて、抵抗素子２ＢとＰＲＯＭ１０とを電気的に接続／分離する。トランスミッションゲート７Ｂは、抵抗素子３ＢとＰＲＯＭ１０との間に接続され、ＥＰＲＯＭモードエントリー信号対ＶｐｐＳＬ，／ＶｐｐＳＬに応じて、抵抗素子３ＢとＰＲＯＭ１０とを電気的に分離／接続する。
【００３１】
図４は、この発明の実施の形態２によるマイクロコンピュータ１Ｂの回路動作を説明するための動作波形図である。
【００３２】
時刻ｔがｔ１以前のとき、電源電圧ＶｐｐはＨレベルとなり、これを受けてＥＰＲＯＭモードエントリー信号ＶｐｐＳＬはＬレベル（反転ＥＰＲＯＭモードエントリー信号／ＶｐｐＳＬはＨレベル）となる。この状態を、ここではＥＰＲＯＭモードと呼ぶ。
【００３３】
ＥＰＲＯＭモードエントリー信号ＶｐｐＳＬがＬレベルとなることによって、トランスミッションゲート６Ｂが遮断し、トランスミッションゲート７Ｂが導通する。これによって、電源入力端子ＶｐｐとＰＲＯＭ１０とが抵抗素子３Ｂを介して電気的に接続される。抵抗素子３Ｂの抵抗値Ｒ２Ｂは１００Ωと低インピーダンスであるため、ＥＰＲＯＭモードでは、ＰＲＯＭ１０へのプログラム書込み動作が正常に行なわれる。
【００３４】
時刻ｔがｔ１以後のとき、電源電圧ＶｐｐはＬレベルとなり、これを受けてＥＰＲＯＭモードエントリー信号ＶｐｐＳＬはＨレベル（反転ＥＰＲＯＭモードエントリー信号／ＶｐｐＳＬはＬレベル）となる。この状態を、ここでは通常動作モードと呼ぶ。通常動作モードでは、電源入力端子ＶｐｐをＬレベルに固定し、マイクロコンピュータがＥＰＲＯＭモードへ移行しないようにする。
【００３５】
ＥＰＲＯＭモードエントリー信号ＶｐｐＳＬがＨレベルとなることによって、トランスミッションゲート６Ｂが導通し、トランスミッションゲート７Ｂが遮断する。これによって、電源入力端子ＶｐｐとＰＲＯＭ１０とが抵抗素子２Ｂを介して電気的に接続される。抵抗素子２Ｂの抵抗値Ｒ１Ｂは５ｋΩと高インピーダンスであるため、通常動作モードでは、電源入力端子Ｖｐｐからノイズが印加されてもＰＲＯＭ１０に引き込まれることはない。ゆえに、通常動作モードにおいて、マイクロコンピュータ１Ｂが暴走状態に陥ることはない。
【００３６】
このように、実施の形態２のマイクロコンピュータ１Ｂは、電源電圧ＶｐｐがＨレベル（ＥＰＲＯＭモード）のときにはＰＲＯＭ１０への正常なプログラム書込み動作が行なわれ、電源電圧ＶｐｐがＬレベル（通常動作モード）のときには電源入力端子Ｖｐｐからのノイズを防ぐことができる。
【００３７】
以上のように、実施の形態２によれば、外部から印加される電源電圧Ｖｐｐに応じて、電源入力端子ＶｐｐとＰＲＯＭ１０との間の抵抗値を選択することによって、ＰＲＯＭ１０へのプログラム書込みとノイズ対策とを両立させることが可能となる。
【００３８】
また、電源入力端子ＶｐｐにＥＰＲＯＭモードへ移行する機能を持たせることで、ＥＰＲＯＭモードへ移行するための専用端子を不要にした。
【００３９】
［実施の形態３］
実施の形態２のマイクロコンピュータ１Ｂでは、電源入力端子ＶｐｐにＥＰＲＯＭモードへ移行する機能を持たせたことにより、通常動作モード時に電源入力端子Ｖｐｐは不要端子となる。これに対し、実施の形態３のマイクロコンピュータ１Ｃでは、リセット信号／ＲＥＳＥＴが入力される既存のリセット入力端子（以下、リセット入力端子／ＲＥＳＥＴと称する）にＥＰＲＯＭモードへ移行する機能を持たせることで、電源入力端子Ｖｐｐを通常動作モード時にも有効端子とした。以下、より詳細に説明する。
【００４０】
図５は、この発明の実施の形態３によるマイクロコンピュータ１Ｃの特徴部分を示した回路図である。
【００４１】
図５に示した実施の形態３のマイクロコンピュータ１Ｃは、抵抗素子２Ｃ，３Ｃと、シュミットインバータ４Ｃと、インバータ５Ｃと、トランスミッションゲート６Ｃ，７Ｃと、ＰＲＯＭ１０とを備える。なお、ＰＲＯＭ１０は、ＰＲＯＭ関連回路を含む。
【００４２】
抵抗素子２Ｃは、抵抗値Ｒ１Ｃを有し、電源入力端子Ｖｐｐとトランスミッションゲート６Ｃとの間に接続される。抵抗素子３Ｃは、抵抗値Ｒ２Ｃを有し、電源入力端子Ｖｐｐとトランスミッションゲート７Ｃとの間に接続される。ここでは、Ｒ１Ｃ＝５［ｋΩ］，Ｒ２Ｃ＝１００［Ω］であると仮定する。
【００４３】
シュミットインバータ４Ｃは、リセット入力端子／ＲＥＳＥＴから入力されるリセット信号／ＲＥＳＥＴを受けて、ＥＰＲＯＭモードエントリー信号ＲＳＴを出力する。インバータ５Ｃは、ＥＰＲＯＭモードエントリー信号ＲＳＴを反転して、反転ＥＰＲＯＭモードエントリー信号／ＲＳＴを出力する。シュミットインバータ４Ｃは、リセット入力端子／ＲＥＳＥＴから入力されるリセット信号／ＲＥＳＥＴに含まれるノイズの影響を除去するために用いられる。なお、ＥＰＲＯＭモードエントリー信号ＲＳＴは、内部リセット信号としても用いられる。
【００４４】
トランスミッションゲート６Ｃは、抵抗素子２ＣとＰＲＯＭ１０との間に接続され、ＥＰＲＯＭモードエントリー信号対ＲＳＴ，／ＲＳＴに応じて、抵抗素子２ＣとＰＲＯＭ１０とを電気的に接続／分離する。トランスミッションゲート７Ｃは、抵抗素子３ＣとＰＲＯＭ１０との間に接続され、ＥＰＲＯＭモードエントリー信号対ＲＳＴ，／ＲＳＴに応じて、抵抗素子３ＣとＰＲＯＭ１０とを電気的に分離／接続する。
【００４５】
図６は、この発明の実施の形態３によるマイクロコンピュータ１Ｃの回路動作を説明するための動作波形図である。
【００４６】
時刻ｔがｔ１以前のとき、リセット信号／ＲＥＳＥＴはＬレベルとなり、これを受けてＥＰＲＯＭモードエントリー信号ＲＳＴはＨレベル（反転ＥＰＲＯＭモードエントリー信号／ＲＳＴはＬレベル）となる。この状態を、ここではＥＰＲＯＭモードと呼ぶ。
【００４７】
ＥＰＲＯＭモードエントリー信号ＲＳＴがＨレベルとなることによって、トランスミッションゲート６Ｃが遮断し、トランスミッションゲート７Ｃが導通する。これによって、電源入力端子ＶｐｐとＰＲＯＭ１０とが抵抗素子３Ｃを介して電気的に接続される。抵抗素子３Ｃの抵抗値Ｒ２Ｃは１００Ωと低インピーダンスであるため、ＥＰＲＯＭモードでは、ＰＲＯＭ１０へのプログラム書込み動作が正常に行なわれる。
【００４８】
時刻ｔがｔ１以後のとき、リセット信号／ＲＥＳＥＴはＨレベルとなり、これを受けてＥＰＲＯＭモードエントリー信号ＲＳＴはＬレベル（反転ＥＰＲＯＭモードエントリー信号／ＲＳＴはＨレベル）となる。この状態を、ここでは通常動作モードと呼ぶ。
【００４９】
ＥＰＲＯＭモードエントリー信号ＲＳＴがＬレベルとなることによって、トランスミッションゲート６Ｃが導通し、トランスミッションゲート７Ｃが遮断する。これによって、電源入力端子ＶｐｐとＰＲＯＭ１０とが抵抗素子２Ｃを介して電気的に接続される。抵抗素子２Ｃの抵抗値Ｒ１Ｃは５ｋΩと高インピーダンスであるため、通常動作モードでは、電源入力端子Ｖｐｐからノイズが印加されてもＰＲＯＭ１０に引き込まれることはない。ゆえに、通常動作モードにおいて、マイクロコンピュータ１Ｃが暴走状態に陥ることはない。
【００５０】
このように、実施の形態３のマイクロコンピュータ１Ｂは、リセット信号／ＲＥＳＥＴがＬレベル（ＥＰＲＯＭモード）のときにはＰＲＯＭ１０への正常なプログラム書込み動作が行なわれ、リセット信号／ＲＥＳＥＴがＨレベル（通常動作モード）のときには電源入力端子Ｖｐｐからのノイズを防ぐことができる。
【００５１】
以上のように、実施の形態３によれば、外部から入力されるリセット信号／ＲＥＳＥＴに応じて、電源入力端子ＶｐｐとＰＲＯＭ１０との間の抵抗値を選択することによって、ＰＲＯＭ１０へのプログラム書込みとノイズ対策とを両立させることが可能となる。
【００５２】
また、リセット入力端子／ＲＥＳＥＴにＥＰＲＯＭモードへ移行する機能を持たせることで、電源入力端子Ｖｐｐを通常動作モード時にも有効端子とした。
【００５３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００５４】
【発明の効果】
以上のように、この発明によれば、外部からの信号電圧に応じて電源入力端子と内蔵されたＰＲＯＭとの間の抵抗値を選択することによって、ＰＲＯＭへのプログラム書込みとノイズ対策とを両立させることが可能となる。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるマイクロコンピュータ１Ａの特徴部分を示した回路図である。
【図２】この発明の実施の形態１によるマイクロコンピュータ１Ａの回路動作を説明するための動作波形図である。
【図３】この発明の実施の形態２によるマイクロコンピュータ１Ｂの特徴部分を示した回路図である。
【図４】この発明の実施の形態２によるマイクロコンピュータ１Ｂの回路動作を説明するための動作波形図である。
【図５】この発明の実施の形態３によるマイクロコンピュータ１Ｃの特徴部分を示した回路図である。
【図６】この発明の実施の形態３によるマイクロコンピュータ１Ｃの回路動作を説明するための動作波形図である。
【符号の説明】
１Ａ，１Ｂ，１Ｃ  マイクロコンピュータ、２Ａ，２Ｂ，２Ｃ，３Ａ，３Ｂ，３Ｃ  抵抗素子、４Ａ，４Ｂ，４Ｃ  シュミットインバータ、５Ａ，５Ｂ，５Ｃインバータ、６Ａ，６Ｂ，６Ｃ，７Ａ，７Ｂ，７Ｃ  トランスミッションゲート、１０  ＰＲＯＭ。
【図１】
2004265005.tif 000003
【図２】
2004265005.tif 000004
【図３】
2004265005.tif 000005
【図４】
2004265005.tif 000006
【図５】
2004265005.tif 000007
【図６】
2004265005.tif 000008