(57)【要約】【課題】ＣＭＯＳ固体撮像装置における小型化、高画素数化、低消費電力化および高速化を図るとともに、高画質化も達成すること。【解決手段】本発明は、受光量に応じた光電変換を行うフォトダイオード部１１と、フォトダイオード部１１で光電変換して得た電荷を読み出すための転送ゲート１２ａと、フォトダイオード部１１の周辺に設けられる周辺トランジスタとを備えるＣＭＯＳ固体撮像装置およびその駆動方法において、転送ゲート１２ａへの印加電圧を周辺トランジスタへの印加電圧より高くするものである。【選択図】        図２
2004265939.tif 000002
【特許請求の範囲】
【請求項１】
受光量に応じた光電変換を行う画素部と、前記画素部で光電変換して得た電荷を読み出すための転送ゲートと、前記画素部の周辺に設けられる周辺トランジスタとを備えるＣＭＯＳ固体撮像装置において、
前記転送ゲートへの印加電圧を前記周辺トランジスタへの印加電圧より高くする
ことを特徴とするＣＭＯＳ固体撮像装置。
【請求項２】
前記転送ゲートに対応したゲート絶縁膜の厚さを前記周辺トランジスタに対応したゲート絶縁膜の厚さより厚くする
ことを特徴とする請求項１記載のＣＭＯＳ固体撮像装置。
【請求項３】
前記転送ゲートの電荷下流側に設けられる電荷電位変換部のみ電界緩和した不純物プロファイルで構成する
ことを特徴とする請求項１記載のＣＭＯＳ固体撮像装置。
【請求項４】
画素部で光電変換して得た電荷を、転送ゲートを介して電荷電位変換手段へ転送するＣＭＯＳ固体撮像装置の駆動方法において、
前記転送ゲートへの印加電圧を、前記画素部の周辺に設けられる周辺トランジスタへの印加電圧より高くする
ことを特徴とするＣＭＯＳ固体撮像装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画素部で光電変換して得た電荷を転送ゲートから電荷電位変換手段へ転送して画像信号を得るＣＭＯＳ固体撮像装置およびその駆動方法に関する。
【０００２】
【従来の技術】
ＣＭＯＳ固体撮像装置はＣＣＤ（電荷転送装置）に比べて小型化、低消費電力化を図ることができ、デジタルスチルカメラや携帯電話機の撮像素子として適用されている。
【０００３】
このＣＭＯＳ固体撮像装置において更なる小型化および低消費電力化を達成するためには、１画素当たりの面積をスケーリング則に従って縮小し、画素を構成する素子の寸法を縮小し、電源電圧を下げる必要がある。これにより、画素の領域は縮小し、感度も比例縮小することになる。
【０００４】
一方、ＣＣＤにおける高速化、高画質化を目的とした従来技術として特許文献１が挙げられる。この技術では、ＣＣＤの小型高解像度化を図った場合の高速読み出しを行う上で、水平ＣＣＤレジスタ間で信号電荷が混合（信号劣化）することを防止できるようになっている。
【０００５】
【特許文献１】
特許第２６１８９３９号
【０００６】
【発明が解決しようとする課題】
このようにＣＣＤにおける信号劣化を防止する技術は開示されているものの、ＣＭＯＳ固体撮像装置において画素領域が縮小された場合のＳ／Ｎ低下については十分な対策が施されていない。つまり、ＣＭＯＳ固体撮像装置では画素部と周辺回路とを同様なプロセスで製造できるメリットがあるものの、スケーリング則に従って画素領域が縮小すると電源電圧も低下することになる。これによって画素部から電荷を読み出すための転送ゲートへの印加電圧も低下してしまい、飽和電荷量の減少によるＳ／Ｎ低下を招くことになる。
【０００７】
【課題を解決するための手段】
本発明はこのような課題を解決するために成されたものである。すなわち、本発明は、受光量に応じた光電変換を行う画素部と、画素部で光電変換して得た電荷を読み出すための転送ゲートと、画素部の周辺に設けられる周辺トランジスタとを備えるＣＭＯＳ固体撮像装置およびその駆動方法において、転送ゲートへの印加電圧を周辺トランジスタへの印加電圧より高くするものである。
【０００８】
このような本発明では、転送ゲートに印加する電圧を、周辺トランジスタへの印加電圧より高くすることによって、スケーリング則に従った周辺トランジスタの省スペース化、低消費電力化および高速化を図った場合でも、画素部から転送ゲートを介して読み出すことができる電荷の飽和量が周辺トランジスタの駆動電圧によって抑制されることがなく、画素部として明暗の階調表現能力（ダイナミックレンジ）向上を図ることができる。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態を図に基づき説明する。図１は、本実施形態に係るＣＭＯＳ固体撮像装置を説明する全体平面図、図２は、本実施形態に係るＣＭＯＳ固体撮像装置の画素部拡大平面図、図３は、他の画素部拡大平面図である。
【００１０】
すなわち、図１に示すように、本実施形態のＣＭＯＳ固体撮像装置１は１チップ内に画素領域１０および周辺回路領域２０を備えた構成となっている。画素領域１０には縦横に複数の画素部が配置され、各画素部に対応して転送ゲートを備える読み出しトランジスタや増幅トランジスタ等が構成されている。
【００１１】
また、周辺回路領域２０には、画素領域１０の各画素部および各トランジスタへ供給する電源を制御する回路や各画素部で取り込んだ信号を処理する回路等が構成されている。
【００１２】
図２に示す例は、各フォトダイオード部１１に対応して読み出しトランジスタ１２、リセットトランジスタ１３、増幅トランジスタ１４およびセレクトトランジスタ１５が配置される４トランジスタ型のＣＭＯＳ固体撮像装置、図３に示す例は、各フォトダイオード部１１に対応して読み出しトランジスタ１２、リセットトランジスタ１３および増幅トランジスタ１４が配置される３トランジスタ型のＣＭＯＳ固体撮像装置である。
【００１３】
いずれの例であっても本実施形態のＣＭＯＳ固体撮像装置では、読み出しトランジスタ１２の転送ゲート１２ａへ印加する電圧（ＶＴｘ）が、それ以外の周辺トランジスタへ印加する電圧（ＶＧ）より高くなっている点に特徴がある。
【００１４】
ここで、周辺トランジスタには、図１に示す周辺回路領域２０で動作するトランジスタや、図２、図３で示す各フォトダイオード部１１に対応して設けられる増幅トランジスタ１４、セレクトトランジスタ１５を含むものとする。
【００１５】
このように、転送ゲート１２ａに印加する電圧を、周辺トランジスタへの印加電圧より高くすることによって、スケーリング則に従った周辺トランジスタの省スペース化、低消費電力化および高速化を図り周辺トランジスタの駆動電圧低下を図った場合でも、フォトダイオード部１１に対応した転送ゲート１２ａの印加電圧が高いため、フォトダイオード部１１から転送ゲート１２ａを介して読み出すことができる電荷の飽和量を低下させずに済むようになる。
【００１６】
図４は第１の具体例を説明する模式断面図である。画素領域には１つのＰｈｏｔｏ  ｄｉｏｄｅ（フォトダイオード）から成るフォトダイオード部１１と、これに対応した転送ゲート１２ａおよびＦｌｏａｔｉｎｇ  Ｄｉｆｆｕｓｉｏｎ（電荷電圧変換部）１６が設けられ、周辺回路領域にはＬｏｇｉｃ  Ｔｒ．（ロジックトランジスタ）２１が配置されている。
【００１７】
この例では、転送ゲート１２ａへ印加する電圧ＶＴｘとロジックトランジスタ２１に印加する電圧ＶＧとの関係として、ＶＴｘ＞ＶＧとなるようにしている。このように、転送ゲート１２ａへ印加する電圧ＶＴｘを周辺回路領域のロジックトランジスタ２１へ印加する電圧ＶＧより高く設定することで、フォトダイオード部１１から完全転送可能な信号電荷数、すなわち飽和電荷量を増やすことができ、素子のスケーリング則に従った高画素数化、小型化、低消費電力化と同時に高Ｓ／Ｎ、高画質を達成できるようになる。
【００１８】
図５は電圧ＶＴｘと飽和信号量との関係のシミュレーション結果を示す図である。このグラフの横軸はＶＴｘ差分（周辺トランジスタの駆動電圧との差）、縦軸は飽和信号量（ａ．ｕ）である。このように、ＶＴｘ差分が約０．５Ｖあると飽和信号量が約２倍となり、わずかな電圧差分であっても飽和信号量に及ぼす影響が非常に大きいことを示している。
【００１９】
なお、ＶＴｘ差分を大きくすれば飽和信号量も増えることになるが、ＶＴｘ差分の増加にともないゲート長が増大し、画素部領域の縮小につながってしまう。このため、ＶＴｘ差分は画素部領域に影響を与えない０．５Ｖ〜１．０Ｖ程度が望ましい。
【００２０】
図６は第２の具体例を説明する模式断面図である。画素領域には１つのＰｈｏｔｏ  ｄｉｏｄｅ（フォトダイオード）から成るフォトダイオード部１１と、これに対応した転送ゲート１２ａおよびＦｌｏａｔｉｎｇ  Ｄｉｆｆｕｓｉｏｎ（電荷電圧変換部）１６が設けられ、周辺回路領域にはＬｏｇｉｃ  Ｔｒ．（ロジックトランジスタ）２１が配置されている。
【００２１】
また、この例では、フォトダイオード部１１の転送ゲート１２ａの部分のみゲート絶縁膜の膜厚を厚くし、薄い濃度のＬＤＤ（Ｌｉｇｈｔｌｙ  ｄｏｐｅｄ  ｄｒａｉｎ）を転送ゲート１２ａの電荷下流側に設けている。
【００２２】
つまり、転送ゲート１２ａのゲート絶縁膜の膜厚をＴｏｘ（Ｔｘ）、周辺回路領域のロジックトランジスタ２１におけるゲート絶縁膜の膜厚をＴｏｘ（Ｌｏｇｉｃ）とした場合、Ｔｏｘ（Ｔｘ）＞Ｔｏｘ（Ｌｏｇｉｃ）、転送ゲート１２ａに対応するＬＤＤの不純物濃度をＮＬＤＤ（Ｔｘ）、周辺管理領域のロジックトランジスタ２１におけるＬＤＤの不純物濃度をＮＬＤＤ（Ｌｏｇｉｃ）とした場合、ＮＬＤＤ（Ｔｘ）＜ＮＬＤＤ（Ｌｏｇｉｃ）としている。
【００２３】
これにより、転送ゲート１２ａへ印加する電圧ＶＴｘとロジックトランジスタ２１に印加する電圧ＶＧとの関係として、ＶＴｘ≫ＶＧが可能となり、先に説明した具体例１よりも更に飽和電荷量を増加できるようになる。つまり、具体例２では、具体例１よりも高画質を必要とする用途に向いている。
【００２４】
いずれの具体例においても、図１に示す周辺回路領域に設けられた電源制御回路によってフォトダイオード部１１に対応した転送ゲート１２ａへの印加電圧ＶＴｘと周辺トランジスタへの印加電圧ＶＧとを別個に与えられるようにしておく。
【００２５】
これにより、ＣＭＯＳ固体撮像装置の駆動方法として、具体例１のようなＶＴｘ＞ＶＧや具体例２のようなＶＴｘ≫ＶＧとなる印加電圧を各々のトランジスタへ与えることができ、周辺トランジスタの小型化、低消費電力化、高速化と、飽和電荷量の増加との両立を図ることが可能となる。
【００２６】
本実施形態のＣＭＯＳ固体撮像装置では、上記のようなメリットがあるため、特に小型のデジタルスチルカメラや携帯電話機、携帯端末装置へ搭載する撮像装置として有効である。
【００２７】
【発明の効果】
以上説明したように、本発明によれば次のような効果がある。すなわち、ＣＭＯＳ固体撮像装置における小型化、高画素数化、低消費電力化および高速化を図ることができるとともに、飽和電荷量の増加を図ることができ、高画質化をも達成することが可能となる。
【図面の簡単な説明】
【図１】本実施形態に係るＣＭＯＳ固体撮像装置を説明する全体平面図である。
【図２】本実施形態に係るＣＭＯＳ固体撮像装置の画素部拡大平面図である。
【図３】他の画素部拡大平面図である。
【図４】第１の具体例を説明する模式断面図である。
【図５】電圧ＶＴｘと飽和信号量との関係のシミュレーション結果を示す図である。
【図６】第２の具体例を説明する模式断面図である。
【符号の説明】
１…ＣＭＯＳ固体撮像装置、１０…画素領域、１１…フォトダイオード部、１２…読み出しトランジスタ、１２ａ…転送ゲート、１３…リセットトランジスタ、１４…増幅トランジスタ、１５…セレクトトランジスタ、２１…ロジックトランジスタ
【図１】
2004265939.tif 000003
【図２】
2004265939.tif 000004
【図３】
2004265939.tif 000005
【図４】
2004265939.tif 000006
【図５】
2004265939.tif 000007
【図６】
2004265939.tif 000008