(57)【要約】【課題】単一の制御装置でもって機能の異なる単一システムまたは複合システムを実現することを可能にし、もってシステムを安価に構成することを可能にする画像処理装置および画像処理システムを提供すること。【解決手段】画像形成処理は、タイル画像転送モード、および、ラスタ画像出力モードの２つの動作モードを有し、ソフトウェアによる切替を可能とする。タイル画像転送モードは、レンダリング後のラスタ画像をタイル画像に変換してＲＡＭ（２００２）に格納し、各種画像処理を施すことができる。ラスタ画像転送モードは、レンダリング後のラスタビデオデータを直接画像リング（２００８）へ送出するのでＲＡＭ（２００２）を経由しない。【選択図】  図１
2004157609.tif 000002
【特許請求の範囲】
【請求項１】
画像出力装置に接続され、入力された画像データを当該画像出力装置に供給する画像処理装置であって、
前記入力された画像データに基づいてラスタ画像データを生成するレンダリング手段と、
当該ラスタ画像データを所定のタイル単位で取り扱われるタイル画像データに変換するタイル画像変換手段と、
当該タイル画像データを記憶する記憶手段と、
前記記憶手段に記憶された前記タイル画像データを前記画像出力装置に供給する第１のデータ供給手段と、
前記レンダリング手段で生成された前記ラスタ画像データを前記画像出力装置に供給する第２のデータ供給手段と、
前記第１および第２のデータ供給手段のいずれかを選択する選択手段と、
を有することを特徴とする画像処理装置。
【請求項２】
前記レンダリング部で生成された前記ラスタ画像データに対して所定の色空間変換処理を行う色空間変換処理手段を更に備え、
前記タイル画像変換手段は、当該色空間変換処理が行われた前記ラスタ画像データを前記タイル画像データに変換し、
前記第２のデータ供給手段は、前記色空間変換処理が行われた前記ラスタ画像データを前記画像出力装置に供給する、
ことを特徴とする請求項１に記載の画像処理装置。
【請求項３】
画像出力装置と、当該画像出力装置に接続され、入力された画像データを当該画像出力装置に供給する画像処理装置とを有する画像処理システムであって、
前記画像処理装置は、
前記入力された画像データに基づいてラスタ画像データを生成するレンダリング手段と、
当該ラスタ画像データを所定のタイル単位で取り扱われるタイル画像データに変換するタイル画像変換手段と、
当該タイル画像データを記憶する記憶手段と、
前記記憶手段に記憶された前記タイル画像データを前記画像出力装置に供給する第１のデータ供給手段と、
前記レンダリング手段で生成された前記ラスタ画像データを前記画像出力装置に供給する第２のデータ供給手段と、
前記第１および第２のデータ供給手段のいずれかを選択する選択手段と、
を有することを特徴とする画像処理システム。
【請求項４】
コンピュータ装置を、
画像出力装置に接続され、入力された画像データを当該画像出力装置に供給する画像処理装置であって、
前記入力された画像データに基づいてラスタ画像データを生成するレンダリング手段と、
当該ラスタ画像データを所定のタイル単位で取り扱われるタイル画像データに変換するタイル画像変換手段と、
当該タイル画像データを記憶する記憶手段と、
前記記憶手段に記憶された前記タイル画像データを前記画像出力装置に供給する第１のデータ供給手段と、
前記レンダリング手段で生成された前記ラスタ画像データを前記画像出力装置に供給する第２のデータ供給手段と、
前記第１および第２のデータ供給手段のいずれかを選択する選択手段と、
を有する画像処理装置として機能させることを特徴とするプログラム。
【請求項５】
請求項４に記載のプログラムを格納したコンピュータ装置読み取り可能な記憶媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像データに所定の処理を行って出力する画像処理装置および画像処理システムに関する。
【０００２】
【従来の技術】
画像入力デバイスとしてのスキャナ、画像出力デバイスとしてのプリンタ等を含む複数の画像処理デバイスを備える複合システムには、各画像処理デバイスを制御する画像処理装置としての画像処理装置コントローラが組み込まれる。画像処理装置コントローラは一般に、（１）システム全体を制御するシステム制御部、および、（２）各画像処理デバイスに対する画像データの入出力および各種画像処理を行う画像処理部、を備える（例えば、特願２００２−２２３１２５号）。
【０００３】
上記の画像処理装置コントローラにおいては、従来より、プリンタ記述言語（ＰＤＬ）コードまたは中間ディスプレイリストをビットマップイメージに展開するレンダリング部が、画像処理部が有するレンダリング部インタフェースに接続される構成が提案されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記したような構成の画像処理コントローラにおいては、システム制御部とレンダリング部とは外部バス（例えばＰＣＩバス）を介して接続されることとなる。したがって、システムに設けられたＲＡＭ内のデータをプリンタ等の画像出力デバイスに出力するためには、そのデータをシステム制御部、外部バスを介してレンダリング部に送られ、そして、レンダリング部で描画された画像データを画像処理部を経由して画像出力デバイスに送られることになる。
【０００５】
また、上記した画像処理装置コントローラは、大容量のメモリを搭載することで、レンダリング動作結果の生成画像をメモリに格納することと並行して、メモリを消費する各種の画像処理を行うことを可能にし、単一の資源であるプリンタを、ＰＤＬプリントとその他の画像出力処理（コピーなど）間で最大効率で共有することを可能とする、複合システムに最適な構成をとっている。一方で、このような高機能な画像処理装置コントローラを回転動作等の特定の画像処理を必要としないプリンタのみに適用してプリンタ単一機能機器を構成する場合には明らかにスペックオーバであり、安価に提供することができない。そうすると、結局は、システムが備えようとする機能に対応した専用の画像処理装置コントローラを製造する必要があった。
【０００６】
本発明は、このような従来技術の問題点に鑑みなされたものであり、単一の制御装置でもって機能の異なる単一システムまたは複合システムを実現することを可能にし、もってシステムを安価に構成することを可能にする画像処理装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、例えば本発明の画像処理装置は、以下の構成を備える。すなわち、
画像出力装置に接続され、入力された画像データを当該画像出力装置に供給する画像処理装置であって、
前記入力された画像データに基づいてラスタ画像データを生成するレンダリング手段と、
当該ラスタ画像データを所定のタイル単位で取り扱われるタイル画像データに変換するタイル画像変換手段と、
当該タイル画像データを記憶する記憶手段と、
前記記憶手段に記憶された前記タイル画像データを前記画像出力装置に供給する第１のデータ供給手段と、
前記レンダリング手段で生成された前記ラスタ画像データを前記画像出力装置に供給する第２のデータ供給手段と、
前記第１および第２のデータ供給手段のいずれかを選択する選択手段と、
を有することを特徴とする。
【０００８】
【発明の実施の形態】
以下、添付図面を参照して本発明の好適な実施形態を詳細に説明する。
【０００９】
（画像形成システムの構成）
図１は、本発明の実施形態に係る画像処理装置を用いた画像形成システムの構成例を示すブロック図である。なお、図１には本実施形態に係る画像処理装置を、プリンタおよびスキャナを有する画像形成装置に適用した例を説明するが、他の任意の構成を有する画像形成装置に適用可能であることはもちろん、画像処理装置単体で使用することも可能である。
【００１０】
画像処理部（２１４９）を有する画像処理装置コントローラ（２０００）が、本発明に係る画像処理装置として機能する。この画像処理装置コントローラ（２０００）には画像入力デバイスであるスキャナ（２０７０）や画像出力デバイスであるプリンタ（２０９５）と接続され、また、ＬＡＮ（２０１１）を介して外部機器との間でデータをやりとりできるように構成されている。
【００１１】
システム制御部（２１５０）は内部にＣＰＵ（２００１）を含み、画像処理装置コントローラ全体を制御する。本実施形態では２つのＣＰＵを用いた例を示す。これら２つのＣＰＵは、共通のＣＰＵバス（２１２６）を介してシステムバスブリッジ（２００７）に接続される。
【００１２】
２００７は、第１のバススイッチとして機能するシステムバスブリッジである。ＣＰＵバス（２１２６）、ＲＡＭコントローラ（２１２４）、ＲＯＭコントローラ（２１２５）、ＩＯバス１（２１２７）、サブバススイッチ（２１２８）、ＩＯバス２（２１２９）、画像リングインターフェース１（２１４７）、画像リングインターフェース２（２１４８）が、このシステムバスブリッジ（２００７）に接続される。
【００１３】
２１２８は、第２のバススイッチとして機能するサブバススイッチである。画像ＤＭＡ１（２１３０）、画像ＤＭＡ２（２１３２）、フォント伸張部（３１３４）、ソート回路（２１３５）、ビットマップトレース部（２１３６）が、このサブバススイッチ（２１２８）に接続される。サブバススイッチ（２１２８）は、これらのＤＭＡから出力されるメモリアクセス要求を調停し、システムバスブリッジ（２００７）への接続を行う。
【００１４】
ＲＡＭ（２００２）はＣＰＵ（２００１）が動作するためのシステムワークメモリであり、画像データを一時記憶するための画像メモリでもある。このＲＡＭ（２００２）はＲＡＭコントローラ（２１２４）により制御される。
【００１５】
ＲＯＭ（２００３）はブートＲＯＭであり、システムのブートプログラムが格納されている。このＲＯＭ（２００３）はＲＯＭコントローラ（２１２５）により制御される。
【００１６】
画像ＤＭＡ１（２１３０）は、画像圧縮部（２１３１）に接続され、レジスタアクセスリング（２１３７）を介して設定された情報に基づき、画像圧縮部（２１３１）による、ＲＡＭ（２００２）上にある非圧縮データの読み出し、圧縮、圧縮後データの書き戻しの制御を行う。
【００１７】
画像ＤＭＡ２（２１３２）は、画像伸張部（２１３３）に接続され、レジスタアクセスリング（２１３７）を介して設定された情報に基づき、画像伸張部（２１３３）による、ＲＡＭ（２００２）上にある圧縮データの読み出し、伸張、伸張後データの書き戻しの制御を行う。
【００１８】
フォント伸張部（２１３４）は、ＬＡＮインターフェース（２０１０）等を介して外部より転送されるＰＤＬ（Ｐａｇｅ  Ｄｅｓｃｒｉｐｔｉｏｎ  Ｌａｎｇｕａｇｅ：ページ記述言語）データに含まれるフォントコードに基づき、ＲＯＭ（２００３）またはＲＡＭ（２００２）内に格納された圧縮フォントデータの伸張を行う。
【００１９】
ビットマップトレース回路（２１３６）は、ビットマップデータより、エッジ情報を抽出する回路である。
【００２０】
ＩＯバス１（２１２７）は、内部ＩＯバスの一種であり、標準バスであるＵＳＢバスのコントローラ、ＵＳＢインターフェース（２１３８）、汎用シリアルポート（２１３９）、インタラプトコントローラ（２１４０）、ＧＰＩＯインターフェース（２１４１）が接続される。ＩＯバス１には、バスアービタ（図示せず）が含まれる。
【００２１】
操作部Ｉ／Ｆ（２００６）は操作部（ＵＩ）（２０１２）と接続され、操作部（２０１２）に表示するための画像データを操作部（２０１２）に対して出力する。また、使用者によって操作部（２０１２）から入力された情報を、ＣＰＵ（２００１）に伝える役割を担う。
【００２２】
ＩＯバス２（２１２９）は内部ＩＯバスの一種であり、汎用バスインターフェース１及び２（２１４２）と、ＬＡＮコントローラ（２０１０）が接続される。ＩＯバス２にはバスアービタ（図示せず）が含まれる。
【００２３】
汎用バスインターフェース（２１４２）は、標準ＩＯバスをサポートするバスブリッジである。本実施形態では、ＰＣＩバス（２１４３）を採用した例を示した。
【００２４】
外部記憶装置（２００４）はハードディスクドライブ（ＨＤＤ）であり、システムソフトウェア、画像データ等を格納する。この外部記憶装置（２００４）はディスクコントローラ（２１４４）を介して一方のＰＣＩバス（２１４３）に接続される。
【００２５】
ＬＡＮコントローラ（２０１０）は、ＭＡＣ回路（２１４５）、ＰＨＹ／ＰＭＤ回路（２１４６）を介しＬＡＮ（２０１１）に接続され、情報の入出力を行う。
【００２６】
画像リングインターフェース１（２１４７）および画像リングインターフェース２（２１４８）は、システムバスブリッジ（２００７）を画像データを高速で転送する画像リング（２００８）に接続するためのインターフェースであり、圧縮画像データをＲＡＭ（２００２）と画像処理部（２１４９）との間で転送するＤＭＡコントローラとして機能する。
【００２７】
画像リング（２００８）は、一対の単方向接続経路（画像リング１および画像リング２）の組み合わせにより構成されるバスである。画像リング（２００８）は、画像処理部（２１４９）内で、画像リングインターフェース３（２１０１）および画像インターフェース４（２１０２）を介して、タイル伸張部（２１０３）、コマンド処理部（２１０４）、ステータス処理部（２１０５）、タイル圧縮部（２１０６）、および画像出力インターフェース（２１１３）に接続される。本実施形態では、タイル伸張部（２１０３）を２組、タイル圧縮部を３組実装する例を示した。
【００２８】
タイル伸張部（２１０３）は、画像リングインターフェース３（２１０１）に接続されるとともに、タイルバス（２１０７）にも接続される。このタイル伸張部（２１０３）は、画像リング（２００８）より入力された圧縮後の画像データを伸張し、タイルバス（２１０７）へ転送するバスブリッジである。本実施形態では例えば、多値データにはＪＰＥＧ、２値データにはパックビッツを伸張アルゴリズムとして採用する。
【００２９】
タイル圧縮部（２１０６）は、画像リングインターフェース４（２１０２）に接続されるとともに、タイルバス（２１０７）にも接続される。このタイル圧縮部（２１０６）は、タイルバス（２１０７）より入力された圧縮前の画像データを圧縮し、画像リング（２００８）へ転送するバスブリッジである。本実施形態では、上記伸張アルゴリズムに対応して、多値データにはＪＰＥＧ、２値データにはパックビッツを圧縮アルゴリズムとして採用する。
【００３０】
コマンド処理部（２１０４）は、画像リングインターフェース３および４（２１０１，２１０２）に接続されるとともに、レジスタ設定バス（２１０９）にも接続され、画像リング（２００８）を介して入力したＣＰＵ（２００１）より発行されたレジスタ設定要求を、レジスタ設定バス（２１０９）に接続される該当ブロックへ書き込む。また、ＣＰＵ（２００１）より発行されたレジスタ読み出し要求に基づき、レジスタ設定バス（２１０９）を介して該当レジスタより情報を読み出し、画像リングインターフェース４（２１０２）に転送する。
【００３１】
ステータス処理部（２１０５）は、各画像データ処理部（後述する多値化部（２１１９）、２値化部（２１１８）、色空間変換部（２１１７）、画像回転部（２０３０）、解像度変換部（２１１６））の情報を監視し、ＣＰＵ（２００１）に対してインタラプトを発行するためのインタラプトパケットを生成し、画像リングインターフェース４に出力する。
【００３２】
タイルバス（２１０７）には上記ブロックに加え、以下の機能ブロックが接続される。画像入力インターフェース（２１１２）、画像出力インターフェース（２１１３）、多値化部（２１１９）、２値化部（２１１８）、色空間変換部（２１１７）、画像回転部（２０３０）、解像度変換部（２１１６）。
【００３３】
画像入力インターフェース（２１１２）は、後述するスキャナ用画像処理部（２１１４）により補正画像処理されたラスタイメージデータを入力し、レジスタ設定バス（２１０９）を介して設定された所定の方法によるタイル画像への構造変換とクロックの同期化を行い、タイルバス（２１０７）に対し出力を行う。
【００３４】
画像出力インターフェース（２１１３）は、タイルバス（２１０７）からのタイル画像データを入力し、ラスタ画像への構造変換及び、クロックレートの変更を行い、ラスタ画像をプリンタ用画像処理部（２１１５）へ出力する。
【００３５】
画像回転部（２０３０）は画像データの回転を行う。
解像度変換部（２１１６）は画像データの解像度の変更を行う。
色空間変換部（２１１７）はカラー及びグレースケール画像の色空間の変換を行う。
２値化部（２１１８）は、多値（カラー、グレースケール）画像を２値化する。
多値化部（２１１９）は２値画像を多値データへ変換する。
【００３６】
外部バスインターフェース部（２１２０）は、ＣＰＵ（２００１）により発行された、書き込み、読み出し要求を、画像リングインターフェース１，２，３，４（２１４７，２１４８，２１０１，２１０２）、コマンド処理部（２１０４）、レジスタ設定バス（２１０９）を介して受け取り、外部バス３（２１２１）に変換出力するバスブリッジである。外部バス３（２１２１）は、本実施形態では、プリンタ用画像処理部（２１１５）およびスキャナ用画像処理部（２１１４）に接続されている。
【００３７】
メモリ制御部（２１２２）は、メモリバス（２１０８）に接続され、画像処理部（２１４９）内の各画像データ処理部（２１１６，２１１７，２１１８，２１１９，２０３０）の要求に従い、あらかじめアドレス分割された画像メモリ１及び２（２１２３）に対して、画像データの書き込み、読み出し、必要に応じてリフレッシュ等の動作を行う。本実施形態では、画像メモリに例えばＳＤＲＡＭを用いる。
【００３８】
スキャナ用画像処理部（２１１４）は、画像入力デバイスであるスキャナ（２０７０）によりスキャンされた画像データに対して所定の補正画像処理を行う。また、プリンタ用画像処理部（２１１５）は、画像形成出力のための所定の補正画像処理を行い、その結果をプリンタ（２０９５）へ出力する。
【００３９】
レンダリング部（２０６０）はＰＤＬコードまたは中間ディスプレイリストをビットマップイメージに展開する。
【００４０】
（画像リングインターフェース１の内部構成）
図７は、画像リングインターフェース１（２１４７）の内部構成を示すブロック図である。
【００４１】
画像リングインターフェース１（２１４７）は、この画像リングインターフェース１（２１４７）を構成する各ブロックの動作を制御する制御部（２０１）をはじめ、パケットテーブルの読み出しのためのパケットテーブル読み出しＤＭＡ（２０２）、タイル画像データをＤＭＡ転送するためのタイル画像ＤＭＡ（２０３）、ビデオ信号を所定の同期信号に同期させるビデオ同期部（２０４）、および、画像リング（２００８）に送出するためのデータを多重化するマルチプレクサ（ＭＵＸ）（２０５）を備えている。
【００４２】
制御部（２０１）はその内部に図示しないコントロールレジスタ群を有する。また、制御部（２０１）内には、図示するレジスタ（２０１ａ）を備え、入力されるレジスタ設定信号に応じて画像データの転送方式を、後述するタイル画像転送モードとラスタ画像出力モードとで切り替えることが可能に構成されている。いずれのモードであるかを示すモード信号（１０１）は画像リングインターフェース２（２１４８）に出力される。
【００４３】
（画像リングインターフェース２の内部構成）
図８は、画像リングインターフェース２（２１４８）の内部構成を示すブロック図である。
【００４４】
画像リングインターフェース２（２１４８）は、この画像リングインターフェース２（２１４８）を構成する各ブロックの動作を制御する制御部（１０５）をはじめ、タイル画像データのＤＭＡ転送を行うタイル画像ＤＭＡ（１０２）、後述するパケットテーブルを生成するパケットテーブル生成部（１０３）、パケットテーブルのＤＭＡ転送を行うパケットテーブルＤＭＡ（１０７）、および、システムバスブリッジ（２００７）に送出するためのデータを多重化するマルチプレクサ（ＭＵＸ）（１０６）を備えている。
【００４５】
画像リングインターフェース２（２１４８）には、上記構成と同様の回路ブロックが複数存在し、画像リング（２００８）より入力されたタイル画像の処理を行う。複数存在する場合には、本発明によるコントローラを複合機器のコントローラとして用いる場合に、プリント動作とコピー動作などの競合が発生した場合の性能劣化を最小限に押さえることが可能となる。しかし、上記構成と同様の回路ブロックがただひとつ画像リングインターフェース２に内蔵される構成も構成としては、可能である。
【００４６】
（パケット構成）
次に、実施形態における画像データの処理に用いられるパケットのフォーマットを説明する。実施形態における画像処理装置コントローラ（２０００）は、画像データ、ＣＰＵ（２００１）によるコマンド、および、各画像データ処理部（２１１６，２１１７，２１１８，２１１９，２０３０）より発行される割り込み情報を、パケット化された形式で転送する。パケットデータには、以下の種類がある。
【００４７】
（１）データパケット（図３）
所定画素数（本実施形態では３２ｐｉｘｅｌ×３２ｐｉｘｅｌとする）で分割したタイル単位の画像データ（３００２）と、後述する制御情報が格納されるヘッダ情報（３００１）及び画像付加情報等（３００３）とから構成される。
【００４８】
以下、ヘッダ情報（３００１）に含まれる情報について説明を行う。
【００４９】
パケット・タイプはヘッダ情報（３００１）内のＰｃｋｔＴｙｐｅ（３００４）で識別される。ＰｃｋｔＴｙｐｅ（３００４）にはリピートフラグが含まれており、画像データ（３００２）が１つ前に送信したデータパケットの画像データと同一の場合、リピートフラグをセットする。
【００５０】
ＣｈｉｐＩＤ（３００５）はパケットの送信先示す。
ＩｍａｇｅＴｙｐｅ（３００６）は画像データのタイプを示す。
ＰａｇｅＩＤ（３００７）は画像データのページ番号を示す。
ＪｏｂＩＤ（３００８）はソフトウェアで画像処理を管理するためのジョブＩＤを格納する。
ＰａｃｋｅｔＩＤＹ（３００９）及びＰａｃｋｅｔＩＤＸ（３０１０）は、パケットに含まれる（又は指定される）画像データが、画像全体においてどの位置におけるタイルに相当するかを示す。タイル位置はＹ方向（ＰａｃｋｅｔＩＤＹ（３００９））とＸ方向（ＰａｃｋｅｔＩＤＸ（３０１０））を組み合わせ、ＹｎＸｎで表される。
【００５１】
データパケットは画像データが圧縮されている場合と非圧縮の場合とがある。本実施形態では、圧縮アルゴリズムとして、多値カラー（多値グレースケールを含む）の場合はＪＰＥＧを、２値の場合はパックビッツを採用した例を示した。圧縮されている場合と非圧縮の場合との区別はＣｏｍｐｒｅｓｓＦｌａｇ（３０１７）で示される。
【００５２】
Ｐｒｏｃｅｓｓ  Ｉｎｓｔｒｕｃｔｉｏｎ（３０１１）は５ｂｉｔのＵｎｉｔＩＤ（３０１９）及び３ｂｉｔのＭｏｄｅ（３０２０）の組である処理Ｕｎｉｔ１−８から構成され、各処理Ｕｎｉｔは左（下位）から順番に処理される。処理されたＵｎｉｔＩＤ及びＭｏｄｅは廃棄され、次に処理されるＵｎｉｔＩＤ及びＭｏｄｅが左端に位置するよう、Ｐｒｏｃｅｓｓ  Ｉｎｓｔｒｕｃｔｉｏｎ全体が左に８Ｂｉｔシフトされる。ＰｒｏｃｅｓｓＩｎｓｔｒｕｃｔｉｏｎ（３０１１）にはＵｎｉｔＩＤ（３０１９）とＭｏｄｅ（３０２０）の組が最大８組格納される。ＵｎｉｔＩＤ（３０１９）は各画像データ処理部を指定し、Ｍｏｄｅ（３０２０）は各画像データ処理部での動作モードを指定する。これにより、１つの画像データパケットに含まれる（又は指定される）画像データに対し、最大でのべ８つの画像データ処理部による連続処理を指定することが可能である。
【００５３】
ＰａｃｋｅｔＢｙｔｅＬｅｎｇｔｈ（３０１２）はパケットのトータルバイト数を示す。
ＩｍａｇｅＤａｔａＢｙｔｅＬｅｎｇｈ（３０１５）は画像データのバイト数を示す。
ＺＤａｔａＢｙｔｅＬｅｎｇｔｈ（３０１６）は画像付加情報のバイト数を示す。
ＩｍａｇｅＤａｔａＯｆｆｓｅｔ（３０１３）、ＺＤａｔａＯｆｆｓｅｔ（３０１４）はそれぞれ、画像データおよび画像付加情報の、パケットの先頭からのオフセットを示す。
【００５４】
（２）コマンドパケット（図４）
レジスタ設定バス（２１０９）へのアクセスを行うためのものである。本パケットを用いることにより、ＣＰＵ（２００１）より画像メモリ（２１２３）へのアクセスも可能である。このコマンドパケットは、ヘッダ（４００１）及びコマンド（パケットデータ部）（４００２）から構成される。
【００５５】
ヘッダ（４００１）におけるＣｈｉｐＩＤ（４００４）には、コマンドパケットの送信先となる画像処理部（２１４９）を表すＩＤが格納される。
ＰａｇｅＩＤ（４００７）、ＪｏｂＩＤ（４００８）はそれぞれ、ソフトウェアで管理するためのＰａｇｅ  ＩＤおよびＪｏｂ  ＩＤを格納する。
Ｐａｃｋｅｔ  ＩＤ（４００９）は１次元で表される。Ｄａｔａ  ＰａｃｋｅｔのＸ−ｃｏｏｒｄｉｎａｔｅのみを使用する。
ＰａｃｋｅｔＢｙｔｅＬｅｎｇｔｈ（４０１０）は１２８Ｂｙｔｅ固定である。
【００５６】
パケットデータ部（４００２）には、アドレス（４０１１）とデータ（４０１２）の組を１つのコマンドとして、最大１２個のコマンドを格納することが可能である。ライトかリードかのコマンドのタイプはＣｍｄＴｙｐｅ（４００５）で示され、コマンドの数はＣｍｄｎｕｍ（４００６）で示される。
【００５７】
（３）インタラプトパケット（図５）
インタラプトパケットはヘッダ（５００１）及びインタラプトデータ（パケットデータ部）（５００２）からなり、画像処理部（２１４９）からＣＰＵ（２００１）への割り込みを通知するために用いられる。
【００５８】
ステータス処理部（２１０５）はインタラプトパケットを送信すると、次に送信の許可がされるまではインタラプトパケットを送信してはならない。
【００５９】
ＰａｃｋｅｔＢｙｔｅＬｅｎｇｔｈ（５００６）は１２８Ｂｙｔｅ固定である。
【００６０】
パケットデータ部（５００２）には、画像処理部（２１４９）の各内部モジュールのステータス情報（５００７）が格納されている。ステータス処理部（２１０５）は画像処理部（２１４９）内の各モジュールのステータス情報を集め、一括してシステム制御部（２１５０）に送ることができる。
【００６１】
ＣｈｉｐＩＤ（５００４）にはインタラプトパケットの送信先となるシステム制御部（２１５０）を表すＩＤが格納される。また、ＩｎｔＣｈｉｐＩＤ（５００５）にはインタラプトパケットの送信元となる画像処理部（２１４９）を表すＩＤが格納される。
【００６２】
（パケットテーブルの構成）
上記した各パケットは、図６に示すようなパケットテーブル（６００１）によって管理される。このパケットテーブルは画像データと対で使用され、図８に示したパケットテーブル生成部（１０３）で生成されるものである。
【００６３】
テーブルの値に０を５ｂｉｔ付加すると、パケットの先頭Ａｄｄｒｅｓｓ（Ｐａｃｋｅｔ  Ｓｔａｒｔ  Ａｄｄｒｅｓｓ）（６００２）、パケットのバイト長（Ｐａｃｋｅｔ  Ｂｙｔｅ  Ｌｅｎｇｔｈ）（６００５）となる。すなわち、
Ｐａｃｋｅｔ  Ａｄｄｒｅｓｓ  Ｐｏｉｎｔｅｒ  （２７ｂｉｔ）  ＋  ５ｂ０００００  ＝  Ｐａｃｋｅｔ先頭Ａｄｄｒｅｓｓ
Ｐａｃｋｅｔ  Ｌｅｎｇｔｈ  （１１ｂｉｔ）  ＋  ５ｂ０００００  ＝  Ｐａｃｋｅｔ  Ｂｙｔｅ  Ｌｅｎｇｔｈ
となる。
【００６４】
パケットテーブル（６００１）とチェーンテーブル（Ｃｈａｉｎ  Ｔａｂｌｅ）（６０１０）とは分割されないものとする。
【００６５】
パケットテーブル（６００１）は常に走査方向に並んでおり、Ｙｎ／Ｘｎ＝０００／０００，  ０００／００１，０００／００２，．．．．という順に並んでいる。このパケットテーブル（６００１）のエントリは一意に１つのタイルを示す。また、Ｙｎ／Ｘｍａｘの次のエントリはＹｎ＋１／Ｘ０となる。
【００６６】
パケットがひとつ前のパケットとまったく同じデータである場合は、そのパケットはメモリ上には書かず、パケットテーブルのエントリに１つめのエントリと同じＰａｃｋｅｔ  Ａｄｄｒｅｓｓ  Ｐｏｉｎｔｅｒ、Ｐａｃｋｅｔ  Ｌｅｎｇｔｈを格納する。１つのパケットデータを２つのテーブルエントリが指すようなかたちになる。この場合、２つめのテーブルエントリのＲｅｐｅａｔ  Ｆｌａｇ（６００３）がセットされる。
【００６７】
パケットがチェーンＤＭＡにより複数に分断された場合は、Ｄｉｖｉｄｅ  Ｆｌａｇ（６００４）をセットし、そのパケットの先頭部分が入っているチェーンブロックのチェーンテーブル番号（６００６）をセットする。
【００６８】
チェーンテーブル（６０１０）のエントリはＣｈａｉｎ  Ｂｌｏｃｋ  Ａｄｄｒｅｓｓ（６０１１）とＣｈａｉｎ  Ｂｌｏｃｋ  Ｌｅｎｇｔｈ（６０１２）からなっており、テーブルの最後のエントリにはＣｈａｉｎ  Ｂｌｏｃｋ  Ａｄｄｒｅｓｓ（６０１１）、Ｃｈａｉｎ  Ｂｌｏｃｋ  Ｌｅｎｇｔｈ（６０１２）共に０を格納しておく。
【００６９】
（処理の概要）
実施形態における画像形成処理は、画像データの経路が異なる２つの動作モードを有する。これらの動作モードは画像リングインターフェース１（２１４７）内部に設けられたレジスタ（２０１ａ）（図８を参照）への設定を行うことで、ソフトウェアにより切り替えることが可能な構成になっている。
【００７０】
第１のモードは、画像データを画像タイルデータに変換した後にＲＡＭ（２００２）に格納し、必要に応じて画像データの加工処理（例えば、回転、色変換、縮小等）を行い、画像プリントを行う、タイル画像転送モードである。
【００７１】
第２のモードは、画像データ格納手段としてのＲＡＭ（２００２）を介すことなく、読み込んだ画像データをラスタデータのままプリンタに転送する、ラスタ画像出力モードである。
【００７２】
以下、これら２つの動作モードについて詳細に説明する。
【００７３】
（１）タイル画像転送モード
レンダリング部（２０６０）より出力されたレンダリング後のラスタ画像データは、色空間変換処理部（２１３５）を介してＹＣＭＫの４色に分解される。ＹＣＭＫの各ビデオデータは、タイル生成部（２０６１）で３２ラスタライン毎にバッファリングされ、その後、３２画素×３２画素のタイル画像に切り出され、画像リングインターフェース２（２１４８）に出力される。
【００７４】
以下、図８の、画像リングインターフェース２  （２１４８）の内部構成を示すブロック図を用いて説明する。
【００７５】
タイル画像転送モード時は、図８の１０１に示すモード信号（画像リングインターフェース１（２１４７）の制御部（２０１）より送出される（図８を参照）。）が“１”となり、制御部（１０５）は、タイル画像ＤＭＡ（１０２）、パケットテーブル生成部（１０３）、パケットテーブルＤＭＡ（１０７）の活性化を行う。
【００７６】
タイル生成部（２０６１）からの入力信号は、パケットテーブル生成部（１０３）、タイル画像ＤＭＡ（１０２）および、制御部（１０５）にそれぞれ入力される。まず、タイル画像ＤＭＡ（１０２）にてタイル内の画像部分をマルチプレクサ（ＭＵＸ）（１０６）を経由して、システムバスブリッジ（２００７）へ送出する。
【００７７】
同時に、パケットテーブル生成部（１０３）にて、入力されたタイル画像データ内に格納されたパケットＩＤを、あらかじめ制御部（１０５）より通知さたＤＭＡ転送先アドレスと共に保持しておく。タイル画像の転送終了後、制御部（１０５）のコントロールにより、マルチプレクサ（１０６）が切り替えられ、パケットテーブルＤＭＡ（１０７）によって、上記パケットテーブル生成部（１０３）に保持されたパケットテーブルがシステムバスブリッジ（２００７）に送出される。これらのデータは順次ＲＡＭ（２００２）に格納される。
【００７８】
以上の処理により、レンダリングデータのタイル画像転送モード時には、ＲＡＭ（２００２）上にタイルデータと、パケットテーブルが生成される。
【００７９】
次に、図７の、画像リングインターフェース１（２１４７）の内部構成を示すブロック図を用いて説明する。
【００８０】
タイル画像転送モード時には、上記ＲＡＭ（２００２）に格納されたタイルデータとパケットテーブルとが、プリンタ（２０９５）への出力の必要が発生した時点で、画像リングインターフェース１（２１４７）内のパケットテーブル読み出しＤＭＡ（２０２）及び、タイル画像ＤＭＡ（２０３）にてＲＡＭ（２００２）より読み出され、画像リング（２００８）、画像処理部（２１４９）を介しプリントアウトが行われる。この場合、マルチプレクサ（２０５）は必要に応じ、パケットテーブル読み出しＤＭＡ（２０２）、タイル画像ＤＭＡ（２０３）のどちらかを選択するように制御される。
【００８１】
タイル画像転送モードにおける動作は上記のとおりである。次に、第２のモード、ラスタ画像出力モードの説明をする。
【００８２】
（２）ラスタ画像出力モード
ラスタ画像出力モード時には、色空間変換処理部（２１３５）より画像リングインターフェース１（２１４７）に入力されたビデオ信号は、ビデオ同期部（２０４）にて画像処理部（２１４９）より供給される同期信号（Ｈｓｙｎｃ，Ｖｓｙｎｃ）及びクロック（Ｃｌｏｃｋ）に同期し、マルチプレクサ（２０５）を介して、画像リング（２００８）に出力される。
【００８３】
実施形態では、画像処理部（２１４９）内のコマンド処理部（２１０４）内に、図２に示すように、ラスタ画像出力モード時に設定するラスタ画像出力モードレジスタ（２１０４ａ）と、ラスタ画像バイパス回路（２１０４ｂ）を新たに設けた。しかし、画像処理部（２１４９）内の構成は本発明を限定するものではなく、例えば、ラスタ画像出力モードのみに対応した画像処理部も考えられる。
【００８４】
ラスタ画像出力モード時は、システム制御部（２１５０）より、コマンドパケットで、ラスタ画像出力モードレジスタ（２１０４ａ）を設定し、画像処理部（２１４９）をラスタ画像出力モードに設定する。
【００８５】
本モードにおいては、画像リング（２００８）を介して画像処理部（２１４９）へ入力されたビデオ信号は、ラスタ画像バイパス回路（２１０４ｂ）により、画像リングインターフェース３（２１０１）から画像出力インターフェース（２１１３）に直接転送され、プリンタ用画像処理部（２１１５）を介してプリンタ（２０９５）へと出力される。
【００８６】
よって、ラスタ画像出力モード時には、画像データがＲＡＭ（２００２）に格納されることがない。
【００８７】
以上説明した実施形態によれば、画像形成処理は、第１のモードとしてのタイル画像転送モード、および、第２のモードとしてのラスタ画像転送モードの、２つの動作モードを有し、ソフトウェアにより切替が可能である。タイル画像転送モードは、レンダリング後のラスタ画像をタイル生成部（２０６１）においてタイル画像に変換し、画像リングインターフェース２（２１４８）を介しタイルデータとしてＲＡＭ（２００２）に格納し、格納後のタイルデータを印刷する場合には、画像リングインターフェース１（２１４７）内のＤＭＡ回路によりタイル画像を読み出し、画像リング（２００８）へ出力する。
【００８８】
一方、ラスタ画像転送モードは、レンダリング後のラスタビデオデータを画像リングインターフェース１（２１４７）内の切り替え回路を介し直接画像リング（２００８）へ送出する。
【００８９】
また、上述した実施形態における画像処理装置コントローラは、単一のＬＳＩで実現することができる。よって、部品点数を削減することができ、かつ、信頼性も向上する。
【００９０】
このように、画像データの伝送経路が異なる２つの動作モードを選択可能な画像処理装置コントローラが単一のＬＳＩで供給することで、例えば、安価に単機能プリンタ機器を構成すること、あるいは、安価に複合機器を構成することが、専用の画像処理装置コントローラを用意することなく実現が可能となる。
【００９１】
【他の実施形態】
なお、本発明は、複数の機器（例えばホストコンピュータ，インタフェイス機器，リーダ，プリンタなど）から構成されるシステムに適用しても、一つの機器からなる装置（例えば、複写機，ファクシミリ装置など）に適用してもよい。
【００９２】
上述したように、本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体（または記録媒体）を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読み出し実行することによっても、達成される。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
【００９３】
プログラムコードを供給するための記憶媒体としては、例えば、フロッピディスク，ハードディスク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭなどを用いることができる。
【００９４】
また、コンピュータが読み出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているオペレーティングシステム（ＯＳ）などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【００９５】
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張カードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【００９６】
【発明の効果】
以上説明したように、本発明によれば、単一の制御装置でもって機能の異なる単一システムまたは複合システムを実現することを可能にし、もってシステムを安価に構成することを可能にする画像処理装置および画像処理システムを提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る画像処理装置を用いた画像形成システムの構成例を示すブロック図である。
【図２】本発明の実施形態における画像処理部内のコマンド処理部の詳細構成を示すブロック図である。
【図３】実施形態における画像処理装置コントローラ内で使用されるデータパケットのフォーマットを示す図である。
【図４】実施形態における画像処理装置コントローラ内で使用されるコマンドパケットのフォーマットを示す図である。
【図５】実施形態における画像処理装置コントローラ内で使用されるインタラプトパケットのフォーマットを示す図である。
【図６】実施形態における画像処理装置コントローラ内で使用されるパケットテーブルのフォーマットを示す図である。
【図７】実施形態における画像リングインターフェース１の詳細構成を示すブロック図である。
【図８】実施形態における画像リングインターフェース２の詳細構成を示すブロック図である。
【図１】
2004157609.tif 000003
【図２】
2004157609.tif 000004
【図３】
2004157609.tif 000005
【図４】
2004157609.tif 000006
【図５】
2004157609.tif 000007
【図６】
2004157609.tif 000008
【図７】
2004157609.tif 000009
【図８】
2004157609.tif 000010