(57)【要約】【課題】ＤＳＴＮ表示装置における階調レジスタ駆動によるＬＳＩの消費電力を低減し、レジスタＬＳＩの下地を小さくする。【解決手段】上画面用画像メモリ１と下画面用画像メモリ２と、これらのメモリから読み出された画像データがパラレル−シリアル変換されて交互に入力されるカラーパレット３と、カラーパレット３内に備えられて、上画面用画像メモリ１と下画面用画像メモリ２から読み出された画像データを交互に１ビットのＤＳＴＮ用画像データに変換する共通の階調レジスタ６と、該変換されたＤＳＴＮ用画像データを入力してＤＳＴＮ表示部５の上画面ＤＳＴＮ用画像データと下画面ＤＳＴＮ用画像データに交互に振り分けて並列に出力するＬＣＤ表示制御部４と、２本の走査線により上画面ＤＳＴＮ用画像データと下画面ＤＳＴＮ用画像データとを同時に走査して画像表示するＤＳＴＮ表示部５とによって、ＤＳＴＮ表示装置を構成する。【選択図】        図１
2004326006.tif 000002
【特許請求の範囲】
【請求項１】
上画面用画像メモリ及び下画面用画像メモリに格納された画像データを交互に読み出して一つのカラーパレットに入力し、該カラーパレットに備えられた共通の階調レジスタによって、前記読み出された上画面用画像データと下画面用画像データを交互にＤＳＴＮ用データに変換することを特徴とするＤＳＴＮ制御方法。
【請求項２】
前記上画面用画像メモリに格納された画像メモリはドットクロック信号の立ち上がり（または立ち下がり）時点で読み出され、該ドットクロック信号の立ち下がり（または立ち上がり）時点で上画面ＤＳＴＮ用画像データに変換され、前記下画面用画像メモリに格納された画像メモリは前記ドットクロック信号の立ち下がり（または立ち上がり）時点で読み出され、該ドットクロック信号の立ち上がり（または立ち下がり）時点で下画面ＤＳＴＮ用画像データに変換されることを特徴とする請求項１に記載のＤＳＴＮ制御方法。
【請求項３】
上画面用画像メモリと下画面用画像メモリと、前記上画面用画像メモリと下画面用画像メモリから読み出された画像データをパラレル−シリアル変換して入力するカラーパレットと、該カラーパレット内に備えられ、前記上画面用画像メモリと下画面用画像メモリから読み出された画像データを交互に１ビットのＤＳＴＮ用画像データに変換して出力する共通の階調レジスタと、該変換されたＤＳＴＮ用画像データを上画面ＤＳＴＮ用画像データと下画面ＤＳＴＮ用画像データに振り分けて並列に出力するＬＣＤ表示制御部と、２本の走査線により前記上画面ＤＳＴＮ用画像データと下画面ＤＳＴＮ用画像データを同時に走査して画像表示するＤＳＴＮ表示部とを有していることを特徴とするＤＳＴＮ表示装置。
【請求項４】
前記階調レジスタは、Ｒ，Ｇ，Ｂ用レジスタとしてそれぞれ、ｎビットの画像データに対応する１ビットからなる２ｎ−１フレーム分のデータが設定された２ｎ個のレジスタを備えており、前記カラーパレットは、前記各画像メモリから読み出されたｎビットのデータに基づいて前記２ｎ個のレジスタの内から一つを選択する機能を有し、前記ＬＣＤ表示制御部は、前記選択されたレジスタの内容をフレーム毎に１ビットづつ読み出して前記ＤＳＴＮ表示部へフレーム毎の各画素のオン・オフを制御するデータとして出力する機能を有していることを特徴とする請求項３に記載のＤＳＴＮ表示装置。
【請求項５】
前記階調レジスタに設定される同一階調データのパターンを当該レジスタ内で変更して設定可能にする手段を備えていることを特徴とする請求項３または４に記載のＤＳＴＮ表示装置。
【請求項６】
前記階調レジスタに入力されるデータを処理して、セピア画面モードおよびまたは白黒画面モードの設定を可能にする手段を備えていることを特徴とする請求項３〜５のいずれかに記載のＤＳＴＮ表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＤＳＴＮ（Ｄｕａｌ  Ｓｃａｎ  Ｓｕｐｅｒ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）表示部を制御するＤＳＴＮ制御方法及びＤＳＴＮ表示装置に関する。
【０００２】
【従来の技術】
ＳＴＮ（Ｓｕｐｅｒ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）等の液晶層の各画素がその液晶層の一方の側に設けられたコモン電極群と他方の側に設けられたセグメント電極群の重複する領域で定められる単純マトリクスタイプのＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）は、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）等の非線形スイッチング素子を利用するアクティブマトリクスタイプのＬＣＤに比べて製造の歩留まりが高く、低コストで実現可能であるが、その物理的構造からクロストーク現象が生じやすく、それによってコントラストが低下して表示品質が低下するという欠点を持つ。
【０００３】
コントラストの低下はデューティ比（１／Ｎ；Ｎはパネル内のコモン電極数）が低下するほど増大するのでパネル内のコモン電極数の多い（画面サイズの大きい）ＬＣＤ程、その表示品質が低下するという問題があった。この欠点を解消すべく、最近の単純マトリクスタイプのＬＣＤは、表示画面を上下に分割し、上側のパネルの１ラインとそれに対応する下側のパネルの１ラインとを同時にアドレス指定して同時に駆動するデュアルスキャン方式を採用することにより、コントラストを改善し高品質表示化を図っている（例えば特許文献１，２参照）。
【０００４】
また、ＳＴＮタイプのＬＣＤは、１画素は原理的にオンまたはオフの２値表示（単階調）であるため、複数階調を表現するためにフレーム周期を持った画素のオン・オフ制御を行っている（上記特許文献１，２参照）。例えば、画素のオン・オフによる単階調で１６階調を表現する場合、４ビットの階調データに応じて、１５フレームを１フレーム周期としてこの１フレーム周期の間に画素をオンにする回数を１５回から０回までの間のいずれかに制御する方法、あるいは、表示画面のある大きさのマトリクス毎に、表示オンと表示オフとからなるパターン（ＦＲＣパターン）を１フレーム周期単位あるいは復数フレーム周期単位で切り換えることにより階調表示を行う方法等がある。
【０００５】
図５は、従来のＤＳＴＮ表示装置の一例を示すブロック図であり、図６は、従来のＤＳＴＮ表示装置の制御動作を示す波形図である。
【０００６】
ＤＳＴＮ表示装置は、上画面用画像メモリ１と下画面用画像メモリ２とカラーパレット３−１，３−２とＬＣＤ表示制御部４とＤＳＴＮ表示部５とを有している。上画面用画像メモリ１は例えば、ＶＧＡ（Ｖｉｄｅｏ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ）サイズ（６４０×４８０）の画面の大きさの場合（０，０）〜（６３９，２３９）までの画像データを格納しているメモリであり、カラーパレット３−１へ４ビットの画像データ７−１を出力する機能を有する。
【０００７】
下画面用画像メモリ２は上画面用画像メモリと同等で、ＶＧＡサイズ（６４０×４８０）画面の大きさの場合（０，２４０）〜（６３９，４７９）までの画像データを格納しているメモリであり、カラーパレット３−２へ４ビットの画像データ７−２を出力する機能を有する。ＤＳＴＮではＲＧＢの各画素のＯＮ、ＯＦＦによって色の表現を行っているため、４ビットの画像データをフレーム信号９ごとに各画素に出力される１ビットのデータに変換する必要がある。そのため、カラーパレット３−１，３−２は、それぞれ４ビットの画像データ７−１，７−２を入力して、階調レジスタ６−１，６−２の情報を元に１ビットのデータに変換する機能を有する。
【０００８】
ＬＣＤ表示制御部４は、フレーム信号９、水平同期信号（Ｈｏｒｉｚｏｎｔａｌ  Ｓｙｎｃｈｒｏｎｉｚｉｎｇ  ｓｉｇｎａｌ：以下ＨＳＹＮＣとする）、垂直同期信号（Ｖｅｒｔｉｃａｌ  Ｓｙｎｃｈｒｏｎｉｚｉｎｇ  ｓｉｇｎａｌ：以下ＶＳＹＮＣとする）、ドットクロック信号（以下、ＤＯＴＣＬＫとする）１０などを生成するＤＳＴＮ制御機能を有し、また、カラーパレット３−１，３−２の情報を元に、ＤＳＴＮ用画像データ１１−１〜１１−２をＤＳＴＮ表示部５へ出力する機能を有する。ＤＳＴＮ表示部５は、走査線が２本あり（上画面、下画面）、１本の走査線で全画面を走査する場合と比較して２倍の描画速度を有する表示部である。
【０００９】
次に、図５〜図６を参照して従来のＤＳＴＮ表示装置の制御動作について説明する。
【００１０】
上画面用画像メモリ１と下画面用画像メモリ２にはＤＳＴＮ表示部５に表示するためのデータが格納されている。上画面用画像メモリ１と下画面用画像メモリ２からそれぞれ４ビットのデータ（カラーの場合、Ｒ，Ｇ，Ｂ各４ビット、合計１２ビット）をＤＯＴＣＬＫ１０の立ち上がりで読み出し、カラーパレット３−１，３−２に入力する。
【００１１】
カラーパレット３−１，３−２にはそれぞれ階調レジスタ６−１，６−２がＲ，Ｇ，Ｂ毎に設けられており、例えば１５フレームを１フレーム周期としてこの１フレーム周期の間に画素をオン・オフ制御して階調制御を行う場合、Ｒ（赤）データが“Ｆｈ”（ｈは１６進数表示を意味する）のとき、すべてのフレームにおいて、Ｒデータとして“１”をＬＣＤ表示制御部４へ出力する。逆にＲデータが“０ｈ”のとき、すべてのフレームにおいてＲデータとして“０”をＬＣＤ表示制御部４へ出力する。また、Ｒデータが“５ｈ”のときには、１５フレーム中、適当な間隔を開けた５フレームにおいてＲデータとして“１”をＬＣＤ表示制御部４へ出力する。
【００１２】
ＬＣＤ表示制御部４は、カラーパレット３−１，３−２の各画素に対応する階調レジスタ６−１，６−２からフレーム周期で出力される１ビット（“０”または“１”）の上画面画像データ，下画面画像データを、ＤＯＴＣＬＫ１０の立ち下がりで順次読み出してＤＳＴＮ表示部５の上画面走査部と下画面走査部へ出力する。ＤＳＴＮ表示部５は入力された上画面画像データと下画面画像データにより、その上画面と下画面を同時に走査することにより画像表示を行う。
【００１３】
【特許文献１】
特開平７−１７５４５４号公報
【特許文献２】
特開平１０−２８８９７６号公報
【００１４】
【発明が解決しようとする課題】
図５に示す従来のＤＳＴＮ表示装置では、上画面用の階調レジスタ６−１と、下画面用の階調レジスタ６−２を備え、それらをそれぞれ独立に動作させるカラーパレット３−１，３−２を備えているため、カラーパレットが大型化するとともに、レジスタ駆動によるＬＳＩの消費電力が大きいという問題がある。また、レジスタＬＳＩの下地が大きくなり、コストの面でも不利である。
【００１５】
本発明の目的は、上記問題点に鑑み、ＤＳＴＮ表示装置における階調レジスタ駆動によるＬＳＩの消費電力を低減し、レジスタＬＳＩの下地を小さくすることを可能にする手段を提供することにある。
【００１６】
【課題を解決するための手段】
本発明のＤＳＴＮ制御方法は、上画面用画像メモリ及び下画面用画像メモリに格納された画像データを交互に読み出して一つのカラーパレットに入力し、該カラーパレットに備えられた共通の階調レジスタによって、前記読み出された上画面用画像データと下画面用画像データを交互にＤＳＴＮ用データに変換することを特徴とする。
【００１７】
前記上画面用画像メモリに格納された画像メモリはドットクロック信号の立ち上がり（または立ち下がり）時点で読み出され、該ドットクロック信号の立ち下がり（または立ち上がり）時点で上画面ＤＳＴＮ用画像データに変換されてＤＳＴＮ表示部の上画面走査部へ出力され、前記下画面用画像メモリに格納された画像メモリは前記ドットクロック信号の立ち下がり（または立ち上がり）時点で読み出され、該ドットクロック信号の立ち上がり（または立ち下がり）時点で下画面ＤＳＴＮ用画像データに変換されてＤＳＴＮ表示部の下画面走査部へ出力される。
【００１８】
また、本発明のＤＳＴＮ表示装置は、上画面用画像メモリと下画面用画像メモリと、前記上画面用画像メモリと下画面用画像メモリから読み出された画像データをパラレル−シリアル変換して交互に入力するカラーパレットと、該カラーパレット内に備えられ、前記上画面用画像メモリと下画面用画像メモリから読み出された画像データを交互に１ビットのＤＳＴＮ用画像データに変換して出力する共通の階調レジスタと、該変換されたＤＳＴＮ用画像データを上画面ＤＳＴＮ用画像データと下画面ＤＳＴＮ用画像データに振り分けて並列に出力するＬＣＤ表示制御部と、２本の走査線により前記上画面ＤＳＴＮ用画像データと下画面ＤＳＴＮ用画像データを同時に走査して画像表示するＤＳＴＮ表示部とを有していることを特徴とする。
【００１９】
本発明によれば、階調レジスタの規模を従来の半分に減らすことができ、カラーパレットを小型化、共通化できるためＬＳＩ内のセル数を低減することができ、低消費電力化、下地小型化による低コスト化を図ることができる。
【００２０】
【発明の実施の形態】
図１は、本発明のＤＳＴＮ表示装置の実施形態を示すブロック図である。
【００２１】
本実施形態のＤＳＴＮ表示装置は、上画面用画像メモリ１と下画面用画像メモリ２と、これらの上画面用画像メモリ１と下画面用画像メモリ２から読み出された画像データがパラレル−シリアル変換されて交互に入力されるカラーパレット３と、カラーパレット３内に備えられて、上画面用画像メモリ１と下画面用画像メモリ２から読み出された画像データを交互に１ビットのＤＳＴＮ用画像データに変換する共通の階調レジスタ６と、該変換されたＤＳＴＮ用画像データを入力してＤＳＴＮ表示部５の上画面ＤＳＴＮ用画像データと下画面ＤＳＴＮ用画像データに交互に振り分けて並列に出力するＬＣＤ表示制御部４と、２本の走査線により上画面ＤＳＴＮ用画像データと下画面ＤＳＴＮ用画像データとを同時に走査して画像表示するＤＳＴＮ表示部５とを有している。
【００２２】
上画面用画像メモリ１は例えば、ＶＧＡ（Ｖｉｄｅｏ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ）サイズ（６４０×４８０）の画面の大きさの場合（０，０）〜（６３９，２３９）までのＲ（赤）Ｇ（緑）Ｂ（青）の各４ビットの画像データを格納しているメモリであり、カラーパレット３へＲ，Ｇ，Ｂの各画像データ７−１を出力する機能を有する。下画面用画像メモリ２は上画面用メモリと同等で、ＶＧＡサイズ（６４０×４８０）画面の大きさの場合（０，２４０）〜（６３９，４７９）までのＲＧＢの各４ビットの画像データを格納しているメモリであり、カラーパレット３へＲ，Ｇ，Ｂの各画像データ７−２を出力する機能を有する。
【００２３】
カラーパレット３は、上画面用画像メモリ１と下画面用画像メモリ２から入力された４ビットの画像データ７−１と７−２を、共通の階調レジスタ６の情報を元にそれぞれ１ビットのＤＳＴＮ用画像データに変換する機能を有する。階調レジスタ６は、ＣＰＵ１２にて制御され、レジスタに設定する内容を自由に変更できる機能を有する。
【００２４】
ＬＣＤ表示制御部４は、ＨＳＹＮＣ、ＶＳＹＮＣ、ＤＯＴＣＬＫ１０などを生成するＤＳＴＮ制御機能を有し、又カラーパレット３の情報を元にして、ＤＳＴＮ用画像データ１１−１〜１１−２をＤＳＴＮ表示部５へ出力する機能を有する。ＤＳＴＮ表示部５は、走査線が２本あり（上画面、下画面）、通常のＳＴＮの２倍の描画速度を有した表示部である。
【００２５】
図２は、カラーパレット３内に設けられた階調レジスタ６の内容の一例を示しており、画像メモリ１，２のメモリ格納データが１２ビットの場合、Ｒ（赤）Ｇ（緑）Ｂ（青）各４ビットとなり、１６３通り即ち４０９６色の色表現をすることが出来る。ＤＳＴＮはＲＧＢ画素のＯＮ、ＯＦＦのみでしか、色の表現が出来ないためデータを４ビット→１ビット変換してフレーム信号９ごとに画素をＯＮ、ＯＦＦ制御することにより階調表示を行う。
【００２６】
図２に示すように、階調レジスタ６は、Ｒ，Ｇ，Ｂ用レジスタとしてそれぞれ１６個のレジスタを備えており、画像メモリ１，２から読み出された４ビットのデータにより、それぞれ１６個のレジスタの内から一つが選択され、該選択されたレジスタの内容によりフレーム毎の画素のオン・オフが制御される。
【００２７】
その際、単純にデータ変換すると、ＯＮ，ＯＦＦが同期してしまう可能性があり、画面がちらついてしまう。そこで、カラーパレット３内の階調レジスタ６を、Ｒ（赤）、Ｇ（緑）、Ｂ（青）各１５ビット×１６個のレジスタで構成し、階調レジスタ６の内容はＣＰＵ１２にて自由に書き換え可能として、ちらつきを抑えた表示を可能とする機能を有する。
【００２８】
図３は、フレーム信号９ごとに参照するデータを表した表である。例えばＲ（赤）データが“Ｄｈ”の場合、４フレーム目、１１フレーム目に、ＤＳＴＮ表示部５の該当する赤画素へ“０ｂ”（ｂは２進数表示を意味する）を出力し、４フレーム目、１１フレーム目以外はＤＳＴＮ表示部５の該当する赤画素へ“１ｂ”を出力する機能を有し、また例えば、Ｂ（青）データが“９ｈ”の場合、２フレーム目、５フレーム目、８フレーム目、１０フレーム目、１２フレーム目、１４フレーム目に、ＤＳＴＮ表示部５の該当する青画素へ“０ｂ”を出力し、それ以外のフレームではＤＳＴＮ表示部５の該当する青画素へ“１ｂ”を出力する機能を有する。
【００２９】
図４は、本実施形態の動作を示すタイムチャートである。以下、図１〜図４を参照して本実施形態の動作について説明する。
【００３０】
上画面用画像メモリ１と下画面用画像メモリ２にはＤＳＴＮ表示部５に表示するためのデータ（Ｒ，Ｇ，Ｂ各４ビット）が格納されている。上画面用画像メモリ１のデータは、ＤＯＴＣＬＫ１０の立ち上がり時点で読み出されてカラーパレット３に入力され、下画面用画像メモリ２のデータは、ＤＯＴＣＬＫ１０の立ち下がり時点で読み出されてカラーパレット３に入力される。
【００３１】
カラーパレット３では、ＤＯＴＣＬＫ１０の立ち上がり時点で上画面用画像メモリ１から入力された４ビットの上画面用データにより階調レジスタ６内の該当するレジスタを選択し、１５フレームの間上記ＤＯＴＣＬＫ１０の立ち下がり時点とフレーム毎に同期する時点で、該選択したレジスタの内容を１ビットづつ読み出して、上画面用データとして出力し、また、ＤＯＴＣＬＫ１０の立ち下がり時点で下画面用画像メモリ２から入力された４ビットの下画面用データにより上記階調レジスタ６内の該当するレジスタを選択し、１５フレームの間上記ＤＯＴＣＬＫ１０の次のＤＯＴＣＬＫの立ち上がり時点とフレーム毎に同期する時点で、該選択したレジスタの内容を１ビットづつ読み出して、下画面用データとして出力する。
【００３２】
例えばＲ（赤）データが“Ｆ”の場合には、１５フレームのすべてにおいて、上記同期した時点で“１”をＬＣＤ表示制御部４へ出力する。逆にＲ（赤）データが“０”の場合は、１５フレームのすべてにおいて、上記同期した時点で“０”をＬＣＤ表示制御部４へ出力する。上画面用画像メモリ１と下画面用画像メモリ２からのデータ読み出しは、直前の読み出しデータによる１５フレームの表示が行われている間に実行される。
【００３３】
階調レジスタ６の内容はＣＰＵ１２にてレジスタの書き換え処理を行うことにより、ハードウエア固有の設定が可能となっている。図２に示すように、Ｒ，Ｇ，Ｂの各階調レジスタの内容（オン・オフのパターン）が一致するように設定されている場合、ある画素に対してＲ，Ｇ，Ｂとして同じデータが選択された場合、その画素のＲ，Ｇ，Ｂが同時にオン・オフして表示されるために画面がちらつくことがある。
【００３４】
例えば、Ｒ，Ｇ，Ｂ各４ビットの画像データにより選択された階調レジスタ６内のＲ，Ｇ，Ｂレジスタが、いずれも「データ４レジスタ」である場合、その画素のＲ，Ｇ，Ｂは、１５フレームの表示期間において同じ「００１０００１０００１０００１」の階調パターンで同時に点滅するため、画面がちらついて見にくい場合がある。
【００３５】
そこで、「Ｒデータ４レジスタ」の階調パターンが「００１０００１０００１０００１」に設定されているとき、「Ｂデータ４レジスタ」の階調パターンは「０１０００１０００１０００１０」に設定し、「Ｂデータ４レジスタ」の階調パターンは「１０００１０００１０００１００」に設定する。このようにすれば、Ｒ，Ｇ，Ｂで同じ階調パターンが選択されるような画像データの場合であっても、Ｒ，Ｇ，Ｂの点滅時点がずれるので画面のちらつきが少なくなる。階調レジスタ６の内容はＣＰＵ１２によって例えば図面のちらつき状況を見ながら適宜設定、変更可能となっている。
【００３６】
ＬＣＤ表示制御部４では、カラーパレット３から入力された各１ビットの上画面画像データと下画面画像データとを分解し、分解したデータをＤＳＴＮ表示部５の上画面走査部と下画面走査部へ入力する。ＤＳＴＮ表示部５は入力された上画面画像データと下画面画像データにより、その上画面と下画面を同時に走査することにより画像表示を行う。
【００３７】
なお、上記実施例では、４ビットの階調データに応じて、１５フレームを１フレーム周期としてこの１フレーム周期の間に画素をオンにする回数を１５回から０回までの間のいずれかに制御することによって１６階調表示を行う場合について説明したが、表示画面のある大きさのマトリクス毎に、表示オンと表示オフとからなるパターン（ＦＲＣパターン）を１フレーム周期単位あるいは復数フレーム周期単位で切り換えることにより階調表示を行う場合には、上記選択された階調レジスタ６の内容を、上記マトリクスを形成する各画素に１ビットづつ振り分けることにより階調表示を行う。
【００３８】
また、上画面用、下画面用のＲ（赤）、Ｇ（緑）、Ｂ（青）の３つのデータはＣＰＵ１２による階調レジスタ入力時にソフトにてコントロールすることが可能であり、その結果、セピア画面モード、白黒画面モード等の表示変換も容易に実現できる。例えば、セピア画面モードに設定して、Ｒ（赤）データを強く（”０ｈ”→”２ｈ”変換など）、Ｂ（青）データを弱く（”２ｈ”→”０ｈ”変換など）することにより、セピア画面となる。また、Ｒ（赤）データ、Ｂ（青）データをＧ（緑）データに合わせることにより白黒画面モードとなり、元の画像データを変更することなく、これらのモードを表示することが可能である。
【００３９】
【発明の効果】
本発明では、上画面用データ、下画面用データを一度ＤＯＴＣＬＫ１０で叩きなおし、データを“パラレル−シリアル”変換を行い、上画面用データと下画面用データをまとめ共通の階調レジスタを通しているので、階調レジスタを上画面用、下画面用に確保する必要がなく、１つの階調レジスタのみで階調表示をすることが出来、レジスタ規模を従来の半分とすることができる。
【００４０】
また、本発明では、階調レジスタをユーザが、自由に変更可能に構成したので、ハードウエアにあった画面のチラツキを抑えた設定が可能となる。
【００４１】
また、本発明では、上画面用、下画面用のＲ（赤）、Ｇ（緑）、Ｂ（青）の３つのデータを階調レジスタ入力時にソフトにてコントロールすることが可能となっているため、セピア画面、あるいは白黒画面への変更を、元の画像データを変更することなく容易に実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態を示すブロック図である。
【図２】カラーパレット内に設けられた階調レジスタの内容の一例を示す図である。
【図３】フレーム信号ごとに参照するデータを表した表である。
【図４】本実施形態の動作を説明するためのタイムチャートである。
【図５】従来例を示すブロック図である。
【図６】従来例の動作を説明するためのタイムチャートである。
【符号の説明】
１  上画面用画像メモリ
２  下画面用画像メモリ
３  カラーパレット
４  ＬＣＤ表示制御部
５  ＤＳＴＮ表示部
６  階調レジスタ
７−１，７−２  画像データ（４ビット）
８，８−１，８−２  変換データ（１ビット）
９  フレーム信号
１０  ＤＯＴＣＬＫ
１１−１，１１−２  ＤＳＴＮ用画像データ（１ビット）
１２  ＣＰＵ
【図１】
2004326006.tif 000003
【図２】
2004326006.tif 000004
【図３】
2004326006.tif 000005
【図４】
2004326006.tif 000006
【図５】
2004326006.tif 000007
【図６】
2004326006.tif 000008