(57)【要約】【課題】メタルヒューズにレーザービームを照射してブローする際に、下層のＬＳＩ内配線層にダメージが及ぶことを防止し、ヒューズ領域がＬＳＩ内配線の配置およびＬＳＩパターン設計上の障害とならない半導体装置を提供する。【解決手段】半導体基板の素子分離領域の上方に設定されるヒューズ領域に形成されたメタルヒューズ１１と、メタルヒューズより下層側で平面的に見てメタルヒューズの側方に沿って配置され、メタルヒューズをブローする際に照射されるレーザー光ではブローし難いポリシリコンからなる配線１６とを具備する。【選択図】    図１
2004335735.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の素子分離領域の上方に設定されるヒューズ領域に形成されたメタルヒューズと、
前記メタルヒューズより下層側で平面的に見て前記メタルヒューズの側方に沿って配置され、前記メタルヒューズをブローする際に照射されるレーザー光ではブローし難い材料からなる配線
とを具備することを特徴とする半導体装置。
【請求項２】
前記メタルヒューズは、複数層のメタル配線構造の最上層のメタル配線により形成され、複数本が並行する平面パターンを有していることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記配線は隣り合うメタルヒューズ間を通過していることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記配線はポリシリコンであることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記配線はメタルシリサイド膜であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項６】
前記配線は、前記メタルヒューズの両端に接続されるヒューズ制御回路配線のうちで前記メタルヒューズの一端に接続された配線であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項７】
半導体基板の素子分離領域の上方に設定されるヒューズ領域に形成されたメタルヒューズと、
前記メタルヒューズの下層で平面的に見て前記メタルヒューズに交差する方向に形成され、前記メタルヒューズをブローする際に照射されるレーザー光ではブローし難い材料からなる配線
とを具備することを特徴とする半導体装置。
【請求項８】
前記配線はポリシリコンであることを特徴とする請求項７記載の半導体装置。
【請求項９】
前記配線はメタルシリサイド膜であることを特徴とする請求項７記載の半導体装置。
【請求項１０】
半導体基板の素子領域の上方に設定されるヒューズ領域に形成されたメタルヒューズと、
前記半導体基板の素子領域において平面的に見て前記メタルヒューズの側方に沿って形成された拡散層からなる配線
とを具備することを特徴とする半導体装置。
【請求項１１】
半導体基板の素子領域の上方に設定されるヒューズ領域に形成されたメタルヒューズと、
前記半導体基板の素子領域において平面的に見て前記メタルヒューズに交差する方向に形成された拡散層からなる配線
とを具備することを特徴とする半導体装置。
【請求項１２】
半導体基板の素子分離領域の上方に設定されるトリミング配線領域に形成されたメタル配線と、
前記メタル配線より下層側に形成され、前記メタル配線をブローする際に照射されるレーザー光ではブローし難い材料からなる配線
とを具備することを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、特にヒューズ配線層などと他の配線層との配置構造に関するもので、例えばメモリＬＳＩ、メモリ混載ＬＳＩなどに使用されるものである。
【０００２】
【従来の技術】
半導体メモリの高密度化、大容量に伴ってチップ全体が無欠陥であることを要求することは不可能になっており、不良救済回路を内蔵した冗長構成（リダンダンシー：Ｒｅｄｕｎｄａｎｃｙ）を採用することがメモリＬＳＩやメモリ混載ＬＳＩの常識となっている。このようなＬＳＩにおける不良セルをスペアセルに置換するためには、通常、テスターによって不良セルの番地を記憶した後、ＣｕやＡｌなどの配線層で形成されたヒューズ（Ｆｕｓｅ）をレーザーによって溶断（ブロー：Ｂｌｏｗ）し、不良セルに代えてスペアセルを選択する技術が一般的である。また、近年、ＬＳＩの大容量化に伴う歩留まりの低下を避けるため、前記ヒューズの本数が極めて多くなり、ヒューズ領域の面積が増大してきている。
【０００３】
図１６は、従来の例えば４層Ｃｕメタル配線ＬＳＩに形成されたメタルヒューズおよび下層配線のレイアウトおよびパターンの一例を示す平面図である。
【０００４】
図１６中、１１はメタルヒューズ、１２はヒューズ制御回路配線、１３はメタルヒューズ１１とヒューズ制御回路配線１２との接続部、１４は外部から照射されるヒューズブロー用のレーザービームを通過させるためのヒューズブロー開口窓、１５はＬＳＩ内配線である。
【０００５】
図１７乃至図２２は、図１６中のＡ−Ｂ線に沿って図１６の構造の製造工程の一例を示す断面図である。
【０００６】
まず、図１７に示すように、シリコン基板１８上に素子分離領域１９を形成し、さらに、素子領域にＭＯＳトランジスタのドレイン・ソース拡散層（図示せず）、素子領域上方にポリシリコンゲート配線（図示せず）などを形成する。
【０００７】
次に、図１８に示すように、第１層間絶縁膜２１として、例えばボロン・リン・シリケートガラス（ＢＰＳＧ）膜を堆積し、化学的機械研磨（ＣＭＰ）法を用いて第１層間絶縁膜２１を平坦化する。その後、フォトリソグラフィー法を用いて第１層間絶縁膜２１に第１コンタクトホールを開口し、それに第１タングステン（図示せず）を埋め込む。
【０００８】
さらに、例えばシングルダマシン工程を用いてＣｕ配線を形成する。即ち、第２層間絶縁膜２３として、例えば酸化シリコン（ＳｉＯ２  ）膜を堆積し、フォトリソグラフィー法を用いて第２層間絶縁膜２３を所定の形状にパターニング加工して第１配線溝を形成する。その後、全面に第１Ｃｕ膜２４を堆積し、ＣＭＰ法を用いて第１Ｃｕ膜２４を平坦化した後、Ｃｕの酸化および拡散を防止するために、薄いバリア膜２５として、例えば窒化シリコン（ＳｉＮ）膜を堆積する。
【０００９】
次に、図１９に示すように、例えばデュアルダマシン工程を用いてＣｕ配線を形成する。即ち、第３層間絶縁膜（例えばＳｉＯ２  膜）２６を堆積し、フォトリソグラフィー法を用いて第２コンタクトホール２７を開口し、続けてフォトリソグラフィー法を用いて第２配線溝を所定の形状にパターニングする。その後、第２Ｃｕ膜２８を全面に堆積し、ＣＭＰ法を用いて第２Ｃｕ膜２８を平坦化する。そしてＣｕ酸化および拡散防止のため、薄いＳｉＮ膜のようなバリア膜２９を堆積する。
【００１０】
次に、図２０に示すように、第４層間絶縁膜（例えばＳｉＯ２  膜）３０を堆積し、フォトリソグラフィー法を用いて第３コンタクトホール３１を開口し、続けて、フォトリソグラフィー法を用いて第４層間絶縁膜３０を所定の形状にパターニング加工して第３配線溝を形成する。その後、全面に第３Ｃｕ膜３２を堆積し、ＣＭＰ法を用いて第３Ｃｕ膜３２を平坦化する。そして、Ｃｕの酸化および拡散を防止するために、薄いバリア膜（例えばＳｉＮ膜）３３を堆積する。
【００１１】
次に、図２１に示すように、第５層間絶縁膜（例えばＳｉＯ２  膜）３４を堆積し、フォトリソグラフィー法を用いて第４コンタクトホール３５を開口し、続けて、フォトリソグラフィー法を用いて第５層間絶縁膜３４を所定の形状にパターニング加工して第４配線溝を形成する。その後、全面に第４Ｃｕ膜３６を堆積し、ＣＭＰ法を用いて第４Ｃｕ膜３６を平坦化する。そして、Ｃｕの酸化および拡散を防止するために、薄いバリア膜（例えばＳｉＮ膜）３７を堆積する。４層Ｃｕ配線構造においては、第４Ｃｕ膜３６でメタルヒューズが形成される。
【００１２】
次に、図２２に示すように、パッシベーション膜３８として例えばリン・シリケートガラス（ＰＳＧ）膜を堆積し、フォトリソグラフィー法を用いてヒューズ領域上のパッシベーション膜３８をエッチングすることにより、図１６中のヒューズブロー開口窓１４に相当するヒューズブロー開口窓３９を開口する。
【００１３】
なお、図１６中のＬＳＩ内配線１５は、図２２中ではメタルヒューズ３６よりも下層でヒューズ領域外（ヒューズブロー開口窓３９より外側）に形成されており、第１Ｃｕ膜２４からなる。
【００１４】
図１６に示した従来例の構造では、ＬＳＩ内配線１５は、メタルヒューズ１１と同じ配線材料からなり、ヒューズ領域を避けるようにヒューズブロー開口窓１４から離れて配置されている。その理由は、ヒューズ領域内においてメタルヒューズ１１より下層で平面位置として例えばヒューズ相互間にＬＳＩ内配線１５を通過させようとすると、メタルヒューズ１１をブローする際に下層のメタルヒューズ１１と同じ材質からなるＬＳＩ内配線１５にダメージが及ぶので、それを避ける必要がある。このことから、ヒューズ領域の存在がＬＳＩパターン設計上の障害となっていた。
【００１５】
なお、特許文献１には、ヒューズリンクを他の多層配線の材料より融点の低い材料で形成することにより、ヒューズリンクのみを選択的に溶断し、ヒューズリンク下方への配線を可能とする点が開示されている。
【００１６】
また、特許文献２には、層間絶縁膜の上にヒューズ配線を配置し、この層間絶縁膜中でヒューズ配線の直下にヒューズ配線の幅よりも小さい配線層を形成することにより、配線領域の小面積化を図る点が開示されている。
【００１７】
【特許文献１】
特開平１１−２２４９００号公報
【００１８】
【特許文献２】
特開２００２−３６８０９４号公報
【００１９】
【発明が解決しようとする課題】
上記したように従来の半導体装置は、メタルヒューズにレーザービームを照射してブローする際にメタルヒューズと同じ材質からなるＬＳＩ内配線層にダメージが及ぶことを避けるために、ヒューズ領域を避けるようにＬＳＩ内配線を配置しており、ヒューズ領域の存在がＬＳＩパターン設計上の障害となるという問題があった。
【００２０】
本発明は上記の問題点を解決すべくなされたもので、メタルヒューズなどのメタル配線にレーザービームを照射してブローする際に、下層のＬＳＩ内配線層にダメージが及ぶことを防止し、ヒューズ領域などのメタル配線領域がＬＳＩ内配線の配置およびＬＳＩパターン設計上の障害とならないようにし、設計の自由度を高めることが可能になる半導体装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明の半導体装置の第１の態様は、半導体基板の素子分離領域の上方に設定されるヒューズ領域に形成されたメタルヒューズと、前記メタルヒューズより下層側で平面的に見て前記メタルヒューズの側方に沿って配置され、前記メタルヒューズをブローする際に照射されるレーザー光ではブローし難い材料からなる配線とを具備することを特徴とする。
【００２２】
本発明の半導体装置の第２の態様は、半導体基板の素子分離領域の上方に設定されるヒューズ領域に形成されたメタルヒューズと、前記メタルヒューズの下層で平面的に見て前記メタルヒューズに交差する方向に形成され、前記メタルヒューズをブローする際に照射されるレーザー光ではブローし難い材料からなる配線とを具備することを特徴とする。
【００２３】
本発明の半導体装置の第３の態様は、半導体基板の素子領域の上方に設定されるヒューズ領域に形成されたメタルヒューズと、前記半導体基板の素子領域において平面的に見て前記メタルヒューズの側方に沿って形成された拡散層からなる配線とを具備することを特徴とする。
【００２４】
本発明の半導体装置の第４の態様は、半導体基板の素子領域の上方に設定されるヒューズ領域に形成されたメタルヒューズと、前記半導体基板の素子領域において平面的に見て前記メタルヒューズに交差する方向に形成された拡散層からなる配線とを具備することを特徴とする。
【００２５】
本発明の半導体装置の第５の態様は、半導体基板の素子分離領域の上方に設定されるトリミング配線領域に形成されたメタル配線と、前記メタル配線より下層側に形成され、前記メタル配線をブローする際に照射されるレーザー光ではブローし難い材料からなる配線とを具備することを特徴とする。
【００２６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００２７】
＜第１の実施形態＞
図１は、本発明の半導体装置の第１の実施形態として、例えば４層Ｃｕメタル配線構造を有するＬＳＩに形成されたメタルヒューズおよび下層配線のレイアウトおよびパターンの一例を示す平面図である。
【００２８】
図１中、１１はメタルヒューズ、１２はヒューズ制御回路配線、１３はメタルヒューズ１１とヒューズ制御回路配線１２との接続部、１４は外部から照射されるヒューズブロー用のレーザービームを通過させるためのヒューズブロー開口窓、１６はＬＳＩ内配線であり、例えばＭＯＳトランジスタのゲート電極に連なるポリシリコン配線である。
【００２９】
図２乃至図７は、図１中のＣ−Ｄ線に沿って図１の構造の製造工程の一例を示す断面図である。
【００３０】
まず、図２に示すように、シリコン基板４１上に素子分離領域４２を形成し、さらに、素子領域にＭＯＳトランジスタのドレイン・ソース拡散層（図示せず）、素子分離領域４２上にポリシリコンゲート配線４３を形成する。
【００３１】
次に、図３に示すように、第１層間絶縁膜４４として、例えばＢＰＳＧ膜を堆積し、ＣＭＰ法を用いて第１層間絶縁膜４４を平坦化する。その後、フォトリソグラフィー法を用いて素子領域上の第１層間絶縁膜４４に第１コンタクトホールを開口し、それに第１タングステン（図示せず）を埋め込む。
【００３２】
さらに、例えばシングルダマシン工程を用いてＣｕ配線を形成する。即ち、第２層間絶縁膜４６として、例えばＳｉＯ２  膜を堆積し、フォトリソグラフィー法を用いて第２層間絶縁膜４６を所定の形状にパターニング加工して第１配線溝を形成する。その後、全面に第１Ｃｕ膜４７を堆積し、ＣＭＰ法を用いて第１Ｃｕ膜４７を平坦化した後、Ｃｕの酸化および拡散を防止するために、薄いバリア膜４８として、例えばＳｉＮ膜を堆積する。
【００３３】
次に、図４に示すように、例えばデュアルダマシン工程を用いてＣｕ配線を形成する。即ち、第３層間絶縁膜（例えばＳｉＯ２  膜）４９を堆積し、フォトリソグラフィー法を用いて第２コンタクトホール５０を開口し、続けてフォトリソグラフィー法を用いて第２配線溝を所定の形状にパターニングする。その後、第２Ｃｕ膜５１を全面に堆積し、ＣＭＰ法を用いて第２Ｃｕ膜５１を平坦化する。そしてＣｕ酸化および拡散防止のため、薄いＳｉＮ膜のようなバリア膜５２を堆積する。
【００３４】
次に、図５に示すように、第４層間絶縁膜（例えばＳｉＯ２  膜）５３を堆積し、フォトリソグラフィー法を用いて第３コンタクトホール５４を開口し、続けて、フォトリソグラフィー法を用いて第４層間絶縁膜５３を所定の形状にパターニング加工して第３配線溝を形成する。その後、全面に第３Ｃｕ膜５５を堆積し、ＣＭＰ法を用いて第３Ｃｕ膜５５を平坦化する。そして、Ｃｕの酸化および拡散を防止するために、薄いバリア膜（例えばＳｉＮ膜）５６を堆積する。
【００３５】
次に、図６に示すように、第５層間絶縁膜（例えばＳｉＯ２  膜）５７を堆積し、フォトリソグラフィー法を用いて第４コンタクトホール５８を開口し、続けて、フォトリソグラフィー法を用いて第５層間絶縁膜５７を所定の形状にパターニング加工して第４配線溝を形成する。その後、全面に第４Ｃｕ膜５９を堆積し、ＣＭＰ法を用いて第４Ｃｕ膜５９を平坦化する。そして、Ｃｕの酸化および拡散を防止するために、薄いバリア膜（例えばＳｉＮ膜）６０を堆積する。４層Ｃｕ配線構造においては、第４Ｃｕ膜５９でメタルヒューズが形成される。
【００３６】
次に、図７に示すように、パッシベーション膜６１として例えばＰＳＧ膜を堆積し、フォトリソグラフィー法を用いてヒューズ領域上のパッシベーション膜６１をエッチングすることにより、図１中のヒューズブロー開口窓１４に相当するヒューズブロー開口窓６２を開口する。
【００３７】
なお、図１中のＬＳＩ内配線１６に相当するポリシリコンゲート配線４３は、ヒューズ領域内においてメタルヒューズ５９よりも下層に配置され、かつ平面位置として例えばヒューズ相互間を通過するように配置されている。
【００３８】
上記した第１の実施形態においては、図１中のＬＳＩ内配線１６に相当するポリシリコンゲート配線４３は、多層メタル配線構造の最上層のメタルヒューズ１１より下層で、左右に隣り合うメタルヒューズ１１間を通過している。
【００３９】
このＬＳＩ内配線１６は、メタル系材料（例えばＣｕ）からなるヒューズ１１のブローに適したレーザー光を照射した際にこのレーザー光ではブローし難いシリコン系材料からなるので、ＬＳＩ内配線１６にはダメージが及ばない。その理由は、メタルヒューズ１１のブローに使われるレーザー光の代表的な波長は１３２１ｎｍであり、このレーザー光に対するメタル（Ｃｕ、Ａｌなど）の吸収係数αは〜１  ×１０６  ｃｍ−１であるのに対して、ポリシリコンの吸収係数αは〜２  ×１０２  ｃｍ−１のように４桁もの差があるからである。
【００４０】
したがって、ＬＳＩ内配線１６をメタルヒューズ１１より下層でメタルヒューズ１１間を通過して引き回すことが可能になり、ＬＳＩ内配線１６を引き回す領域の面積を削減することができる。この際、ヒューズ領域はＬＳＩパターン設計上の障害とならないので、ＬＳＩパターン設計上の自由度が向上する。
【００４１】
＜第２の実施形態＞
図８は、本発明の半導体装置の第２の実施形態として、例えば４層Ｃｕメタル配線構造を有するＬＳＩに形成されたメタルヒューズおよび下層配線のレイアウトおよびパターンの一例を示す平面図である。
【００４２】
図８中、１１はメタルヒューズ、１２はヒューズ制御回路配線、１３はメタルヒューズ１１とヒューズ制御回路配線１２との接続部、１４は外部から照射されるヒューズブロー用のレーザービームを通過させるためのヒューズブロー開口窓、１７はヒューズ制御回路配線であり、例えばポリシリコン配線である。
【００４３】
図９乃至図１４は、図８の構造の製造工程の一例を図８中のＥ−Ｆ線に沿って示す断面図である。
【００４４】
まず、図９に示すように、シリコン基板６４上に素子分離領域６５を形成し、さらに、素子領域にＭＯＳトランジスタのドレイン・ソース拡散層（図示せず）、素子分離領域６５上にポリシリコンゲート配線６６を形成する。
【００４５】
次に、図１０に示すように、第１層間絶縁膜６７として、例えばＢＰＳＧ膜を堆積し、ＣＭＰ法を用いて第１層間絶縁膜６７を平坦化する。その後、フォトリソグラフィー法を用いて素子領域上の第１層間絶縁膜６７に第１コンタクトホールを開口し、それに第１タングステン（図示せず）を埋め込む。
【００４６】
さらに、例えばシングルダマシン工程を用いてＣｕ配線を形成する。即ち、第２層間絶縁膜６９として、例えばＳｉＯ２  膜を堆積し、フォトリソグラフィー法を用いて第２層間絶縁膜６９を所定の形状にパターニング加工して第１配線溝を形成する。その後、全面に第１Ｃｕ膜７０を堆積し、ＣＭＰ法を用いて第１Ｃｕ膜７０を平坦化した後、Ｃｕの酸化および拡散を防止するために、薄いバリア膜７１として、例えばＳｉＮ膜を堆積する。
【００４７】
次に、図１１に示すように、例えばデュアルダマシン工程を用いてＣｕ配線を形成する。即ち、第３層間絶縁膜（例えばＳｉＯ２  膜）７２を堆積し、フォトリソグラフィー法を用いて第２コンタクトホール７３を開口し、続けてフォトリソグラフィー法を用いて第２配線溝を所定の形状にパターニングする。その後、第２Ｃｕ膜７４を全面に堆積し、ＣＭＰ法を用いて第２Ｃｕ膜７４を平坦化する。そしてＣｕ酸化および拡散防止のため、薄いＳｉＮ膜のようなバリア膜７５を堆積する。
【００４８】
次に、図１２に示すように、第４層間絶縁膜（例えばＳｉＯ２  膜）７６を堆積し、フォトリソグラフィー法を用いて第３コンタクトホール７７を開口し、続けて、フォトリソグラフィー法を用いて第４層間絶縁膜７６を所定の形状にパターニング加工して第３配線溝を形成する。その後、全面に第３Ｃｕ膜７８を堆積し、ＣＭＰ法を用いて第３Ｃｕ膜７８を平坦化する。そして、Ｃｕの酸化および拡散を防止するために、薄いバリア膜（例えばＳｉＮ膜）７９を堆積する。
【００４９】
次に、図１３に示すように、第５層間絶縁膜（例えばＳｉＯ２  膜）８０を堆積し、フォトリソグラフィー法を用いて第４コンタクトホール８１を開口し、続けて、フォトリソグラフィー法を用いて第５層間絶縁膜８０を所定の形状にパターニング加工して第４配線溝を形成する。その後、全面に第４Ｃｕ膜８２を堆積し、ＣＭＰ法を用いて第４Ｃｕ膜８２を平坦化する。そして、Ｃｕの酸化および拡散を防止するために、薄いバリア膜（例えばＳｉＮ膜）８３を堆積する。４層Ｃｕ配線構造においては、第４Ｃｕ膜８２でメタルヒューズが形成される。
【００５０】
次に、図１４に示すように、パッシベーション膜８４として例えばＰＳＧ膜を堆積し、フォトリソグラフィー法を用いてヒューズ領域上のパッシベーション膜８４をエッチングすることにより、ヒューズブロー開口窓１４に相当するヒューズブロー開口窓８４を開口する。
【００５１】
なお、図１４中のポリシリコンゲート配線６６は、図８中のヒューズ制御回路配線１７に相当し、ポリシリコンゲート配線６６は、ヒューズ領域内においてメタルヒューズ８２より下層に位置し、かつ平面位置として例えばヒューズ相互間を通過するように配置されている。
【００５２】
上記した第２の実施形態においては、図８に示すように、メタルヒューズ１１の両端側に接続されるヒューズ制御回路配線のうちでメタルヒューズ１１の一端側に接続されるヒューズ制御回路配線であるポリシリコンゲート配線６６は、メタルヒューズ１１より下層でメタルヒューズ１１の一端側から他端側に折り返すようにメタルヒューズ１１間を通過している。
【００５３】
ポリシリコンゲート配線６６、つまりヒューズ制御回路配線１７は、メタル系材料（例えばＣｕ）からなるヒューズ１１のブローに適したレーザー光を照射した際にこのレーザー光ではブローし難いシリコン系材料からなるので、ヒューズ制御回路配線１７にはダメージが及ばない。その理由は、メタルヒューズ１１のブローに使われるレーザー光の代表的な波長は１３２１ｎｍであり、このレーザー光に対するメタルの吸収係数αは〜１  ×１０６  ｃｍ−１であるのに対して、ポリシリコンの吸収係数αは〜２  ×１０２  ｃｍ−１のように４桁もの差があるからである。
【００５４】
したがって、ヒューズ制御回路配線１７であるポリシリコンゲート配線６６をメタルヒューズ１１より下層で平面位置としてメタルヒューズ１１間を通過して引き回すことが可能になり、ヒューズ制御回路配線領域の面積を削減することができる。この際、ヒューズ領域はＬＳＩパターン設計上の障害とならないので、ＬＳＩパターン設計上の自由度が向上する。
【００５５】
＜第１の実施形態の変形例１＞
図１５は、第１の実施形態の変形例１に係る平面パターンの一例を示す。
【００５６】
この変形例１は、前述した第１の実施形態において、ＬＳＩ内配線１６をメタルヒューズ１１より下層でメタルヒューズ１１に交差する方向に形成したものであり、図１中と同一部分には同一符号を付している。
【００５７】
この場合でも、前記したような効果と同様の効果が得られる。
【００５８】
＜第１の実施形態の変形例２＞
第１の実施形態の変形例２に係る平面パターンは、図１に示した平面パターンと同様である。
【００５９】
この変形例２では、シリコン基板の素子領域の上方にヒューズ領域を形成し、ＬＳＩ内配線１６としてシリコン基板中の拡散層（単結晶シリコン配線）をメタルヒューズ１１より下層でメタルヒューズ１１間を通過するように形成する。
【００６０】
この変形例２でも、前記した第１の実施形態と同様の効果が得られる。また、ＬＳＩ内配線１６として、メタルヒューズ１１に交差する方向に形成してもよく、また、前記拡散層に代えて、あるいは拡散層とともにポリシリコン配線を形成してもよい。
【００６１】
＜第１の実施形態の変形例３＞
前述した第１の実施形態では、ＬＳＩ内配線として多結晶シリコン配線を形成したが、ポリシリコン配線の表面に薄くメタル層を形成したメタルシリサイド膜（例えばＴａＳｉ，ＣｏＳｉ，ＴｉＳｉ，ＮｉＳｉなど）（図示せず）を用いることができる。この場合でも、前記したようなレーザー光に対するメタルシリサイド膜の吸収係数αが主としてポリシリコン配線で決まり、メタルヒューズの吸収係数αの１／３以下である（メタルヒューズとメタルシリサイド膜の吸収係数αは３倍以上の差がある）ので、前記したような効果とほぼ同様の効果が得られる。
【００６２】
なお、本発明は、メモリＬＳＩやメモリ混載ＬＳＩなどにおいて、例えば不良セルの番地を記憶したメタルヒューズをレーザービームによって溶断する場合に限らず、一般的なＬＳＩにおいてトリミング調整の対象となるメタル配線（メタルヒューズに相当する）をレーザービームによって溶断する場合などにも適用が可能である。
【００６３】
【発明の効果】
上述したように本発明の半導体装置によれば、メタルヒューズなどのメタル配線にレーザービームを照射してブローする際に、下層のＬＳＩ内配線層にダメージが及ぶことを防止し、ヒューズ領域などのメタル配線領域がＬＳＩ内配線の配置およびＬＳＩパターン設計上の障害とならないようにし、設計の自由度を高めることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の第１の実施形態として４層Ｃｕメタル配線構造を有するＬＳＩに形成されたメタルヒューズおよび下層配線のレイアウトおよびパターンの一例を示す平面図。
【図２】図１中のＣ−Ｄ線に沿って図１の構造の製造工程の一部を示す断面図。
【図３】図２の工程に続く工程を示す断面図。
【図４】図３の工程に続く工程を示す断面図。
【図５】図４の工程に続く工程を示す断面図。
【図６】図５の工程に続く工程を示す断面図。
【図７】図６の工程に続く工程を示す断面図。
【図８】本発明の半導体装置の第２の実施形態として４層Ｃｕメタル配線構造を有するＬＳＩに形成されたメタルヒューズおよび下層配線のレイアウトおよびパターンの一例を示す平面図。
【図９】図８中のＥ−Ｆ線に沿って図８の構造の製造工程の一部を示す断面図。
【図１０】図９の工程に続く工程を示す断面図。
【図１１】図１０の工程に続く工程を示す断面図。
【図１２】図１１の工程に続く工程を示す断面図。
【図１３】図１２の工程に続く工程を示す断面図。
【図１４】図１３の工程に続く工程を示す断面図。
【図１５】本発明の第１の実施形態の変形例１に係る平面図。
【図１６】従来の４層Ｃｕメタル配線ＬＳＩに形成されたメタルヒューズおよび下層配線のレイアウトおよびパターンの一例を示す平面図。
【図１７】図１６中のＡ−Ｂ線に沿って図１６の構造の製造工程の一部を示す断面図。
【図１８】図１７の工程に続く工程を示す断面図。
【図１９】図１８の工程に続く工程を示す断面図。
【図２０】図１９の工程に続く工程を示す断面図。
【図２１】図２０の工程に続く工程を示す断面図。
【図２２】図２１の工程に続く工程を示す断面図。
【符号の説明】
１１…メタルヒューズ、１２…ヒューズ制御回路配線、１３…メタルヒューズとヒューズ制御回路配線の接続部、１４…ヒューズブロー開口窓、１６…ＬＳＩ内配線、１７…ヒューズ制御回路配線。
【図１】
2004335735.tif 000003
【図２】
2004335735.tif 000004
【図３】
2004335735.tif 000005
【図４】
2004335735.tif 000006
【図５】
2004335735.tif 000007
【図６】
2004335735.tif 000008
【図７】
2004335735.tif 000009
【図８】
2004335735.tif 000010
【図９】
2004335735.tif 000011
【図１０】
2004335735.tif 000012
【図１１】
2004335735.tif 000013
【図１２】
2004335735.tif 000014
【図１３】
2004335735.tif 000015
【図１４】
2004335735.tif 000016
【図１５】
2004335735.tif 000017
【図１６】
2004335735.tif 000018
【図１７】
2004335735.tif 000019
【図１８】
2004335735.tif 000020
【図１９】
2004335735.tif 000021
【図２０】
2004335735.tif 000022
【図２１】
2004335735.tif 000023
【図２２】
2004335735.tif 000024
【手続補正書】
【提出日】平成16年6月23日(2004.6.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板の素子分離領域の上方に設定されるヒューズ領域に形成されたメタルヒューズと、
前記メタルヒューズより下層側で平面的に見て前記メタルヒューズの側方に沿って配置され、前記メタルヒューズをブローする際に照射されるレーザー光ではブローし難い材料からなる配線
とを具備することを特徴とする半導体装置。
【請求項２】
前記メタルヒューズは、複数層のメタル配線構造の最上層のメタル配線により形成され、複数本が並行する平面パターンを有していることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記配線は隣り合うメタルヒューズ間を通過していることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記配線は、前記メタルヒューズの両端に接続されるヒューズ制御回路配線のうちで前記メタルヒューズの一端に接続された配線であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
半導体基板の素子分離領域の上方に設定されるヒューズ領域に形成されたメタルヒューズと、
前記メタルヒューズの下層で平面的に見て前記メタルヒューズに交差する方向に形成され、前記メタルヒューズをブローする際に照射されるレーザー光ではブローし難い材料からなる配線
とを具備することを特徴とする半導体装置。
【請求項６】
前記配線はポリシリコンであることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記配線はメタルシリサイド膜であることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項８】
半導体基板の素子領域の上方に設定されるヒューズ領域に形成されたメタルヒューズと、
前記半導体基板の素子領域において平面的に見て前記メタルヒューズの側方に沿って形成された拡散層からなる配線
とを具備することを特徴とする半導体装置。
【請求項９】
半導体基板の素子領域の上方に設定されるヒューズ領域に形成されたメタルヒューズと、
前記半導体基板の素子領域において平面的に見て前記メタルヒューズに交差する方向に形成された拡散層からなる配線
とを具備することを特徴とする半導体装置。
【請求項１０】
半導体基板の素子分離領域の上方に設定されるトリミング配線領域に形成されたメタル配線と、
前記メタル配線より下層側に形成され、前記メタル配線をブローする際に照射されるレーザー光ではブローし難い材料からなる配線
とを具備することを特徴とする半導体装置。