(57)【要約】【課題】基板平面積を縮小し得、かつ、放熱性に優れた電力増幅モジュールを提供する。【解決手段】基板７は、取り付け面７０２に有底の凹部４１を有する。熱伝導膜４３は凹部４１の底面４１１及び内壁面４１２、４１３に付着されている。半導体チップ２０は、凹部４１の内部に配置され、底面４１１において熱伝導膜４３に熱結合されている。【選択図】　　図４
2004014807.tif 000002
【特許請求の範囲】
【請求項１】
基板と、熱伝導膜と、半導体チップとを含む電力増幅モジュールであって、
前記基板は、取り付け面に有底の凹部を有しており、
前記熱伝導膜は、少なくとも、前記凹部の底面及び内壁面に付着されており、
前記半導体チップは、前記凹部の内部に配置され、前記底面において前記熱伝導膜に熱結合されている
電力増幅モジュール。
【請求項２】
請求項１に記載された電力増幅モジュールであって、
前記熱伝導膜は、Ｃｕ膜を含む
電力増幅モジュール。
【請求項３】
請求項１または２の何れかに記載された電力増幅モジュールであって、
前記基板は、前記取り付け面に導体膜を備え、前記導体膜は前記凹部の開口部付近において前記熱伝導膜に熱結合されている
電力増幅モジュール。
【請求項４】
請求項１乃至３の何れかに記載された電力増幅モジュールであって、
前記基板は、有機樹脂層、または、有機樹脂材料と機能材料粉末との混合材料でなるハイブリッド層を含む
電力増幅モジュール。
【請求項５】
電力増幅モジュール用基板であって、
取り付け面に少なくとも１つの有底の凹部を有し、前記凹部の底面及び内壁面に熱伝導膜が付着されている
基板。
【請求項６】
請求項５に記載された基板であって、前記熱伝導膜は、Ｃｕ膜を含む
基板。
【請求項７】
請求項５または６の何れかに記載された基板であって、前記取り付け面に導体膜を備え、前記導体膜は前記凹部の開口部において前記熱伝導膜に熱結合されている
基板。
【請求項８】
請求項５乃至７の何れかに記載された基板であって、有機樹脂層、または、有機樹脂材料と機能材料粉末との混合材料でなるハイブリッド層を含む
基板。
【請求項９】
請求項５乃至８の何れかに記載された基板であって、
複数の電力増幅モジュール要素を整列した集合体の形態であり、
前記凹部は、前記電力増幅モジュール要素のそれぞれ毎に備えられている
基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばマイクロ波帯を利用した通信機器に用いられる電力増幅モジュール、及び、電力増幅モジュール用基板に関する。
【０００２】
【従来の技術】
近年、携帯電話をはじめとする通信機器の普及により、マイクロ波帯の電力増幅モジュールの需要が高まっている。電力増幅モジュールは、基板に電力増幅用半導体チップ及び受動回路部品を搭載してモジュール化した構造となっている。基板の両主面のうち、一方の主面には各種チップ部品が実装され、他方の主面は取り付け面としてマザーボード等に取り付けられる。
【０００３】
この種の電力増幅モジュールでは、通信機器の小型化に応じて、電力増幅モジュールの低背化が求められている。低背化手段としては、基板に備えられた凹部の内部に半導体チップを配置する構造が有効である。
【０００４】
更に、電力増幅用モジュールは、通信機器に用いられる部品の中で、かなり電力消費量の大きい部品であり、放熱性が極めて重要な技術的改善項目となっている。具体的には、半導体チップには、数百ｍＡから１．５Ａ程度の電流が流れるため、発熱する。発生した熱を何らかの放熱手段によって放散しないと、半導体のチャネル温度の上昇につながり、オン抵抗が上昇し、熱暴走に至り、ひいては、半導体チップが破損する。放熱性を向上させる手段としては、凹部の周辺に基板厚み方向のサーマルビアを設け、このサーマルビアを通して半導体チップの熱を放熱させる構造が知られている。
【０００５】
しかし、この放熱構造では、サーマルビアを形成するための領域が新たに必要となり、サーマルビア形成領域では回路素子の導体パターンを形成できない。このため、基板平面積の縮小化が妨げられてしまう。
【０００６】
【発明が解決しようとする課題】
本発明の課題は、基板平面積を縮小し得る電力増幅モジュール及びそのための基板を提供することである。
【０００７】
本発明のもう一つの課題は、放熱性に優れた電力増幅モジュール及びそのための基板を提供することである。
【０００８】
【課題を解決するための手段】
上述した課題を解決するため、本発明に係る電力増幅モジュールは、基板と、熱伝導膜と、半導体チップとを含む。
【０００９】
前記基板は、取り付け面に有底の凹部を有している。前記熱伝導膜は、少なくとも、前記凹部の底面及び内壁面に付着されている。
【００１０】
前記半導体チップは、前記凹部の内部に配置され、前記底面において前記熱伝導膜に熱結合されている。
【００１１】
上述した本発明に係る電力増幅モジュールでは、半導体チップが、基板に備えられた凹部の内部に配置されているから、半導体チップの配置による厚み増大が回避され、電力増幅モジュールの低背化が図られる。
【００１２】
更に、上記凹部は基板の取り付け面に備えられているから、基板厚み方向でみて取り付け面とは反対側の面の全面を利用することが可能となる。このため、基板平面積の縮小化が図られる。
【００１３】
しかも、半導体チップを配置するための上記凹部は基板の取り付け面に備えられているから、半導体チップに生じた熱を、基板の取り付け面側に容易に放熱することができる。
【００１４】
更に本発明では、凹部の底面及び内壁面に熱伝導膜を設け、凹部の底面において熱伝導膜に半導体チップを熱結合してある。従って、本発明の電力増幅モジュールをマザーボードに実装した場合、半導体チップに生じた熱は、熱伝導膜を介して基板の取り付け面側に伝達され、マザーボードに放熱される。このため、放熱性に優れた電力増幅モジュールが得られる。半導体チップは、一般には、電力増幅素子を含む。
【００１５】
しかも本発明では、半導体チップに生じた熱は上述の熱伝導膜を介して放熱されるから、放熱用のサーマルビアは不要となり、サーマルビアの形成による基板平面積の増大が回避される。従って、放熱性の向上と、基板平面積の縮小化とを両立させることができる。
【００１６】
好ましい態様では、基板の取り付け面に導体膜が備えられ、導体膜が、凹部の開口部付近において熱伝導膜に熱結合されている。かかる態様の電力増幅モジュールをマザーボードに実装した場合、半導体チップに生じた熱は、熱伝導膜から、取り付け面上の導体膜を介してマザーボードに放熱される。このため、より優れた放熱性が得られる。導体膜は、通常は、接地導体として備えられる。
【００１７】
本発明の他の目的、構成及び利点については、実施例である添付図面を参照して更に具体的に説明する。図は、単なる例示に過ぎない。
【００１８】
【発明の実施の形態】
図１はデジタル移動体通信機器（Ｗ−ＣＤＭＡ対応）における高周波回路部の構成を示すブロック図である。受信アンテナＡＮＴ２で受信された信号は、ローノイズアンプ部ＡＭＰへ伝達され、ミキサ部ＭＩＸＲで変調され、更にＩＦ部を経由してベースバンド部ＢＳＢへ送られる。
【００１９】
また、ベースバンド部ＢＳＢで生成された送信信号は、ミキサ部ＭＩＸＴで変調される。ミキサ部ＭＩＸＴによる変調は、フェーズロックループＰＬＬからミキサ部ＭＩＸＴに供給される信号に基づいて行われる。送信信号は、ミキサ部ＭＩＸＴで変調された後、電力増幅部ＰＷＡへ供給される。電力増幅部ＰＷＡは、送信用アンテナＡＮＴ１から出力される送信信号を、受信者に届く電力になるまで増幅する役割を担う。電力増幅部ＰＷＡにて増幅された信号は、デュプレクサＤＵＰを経て送信用アンテナＡＮＴ１ヘ伝えられ、送信用アンテナＡＮＴ１から空中に放射される。
【００２０】
図２は電力増幅部ＰＷＡの詳細を示すブロック図である。図示された電力増幅部ＰＷＡは、バンドパスフィルタ１、電力増幅モジュール２、電力検出部３１、ローパスフィルタ３２、及び、非可逆回路部３３を含んでいる。ミキサ部ＭＩＸＴから電力増幅部ＰＷＡへ供給された変調信号は、バンドパスフィルタ１により、必要な周波数成分のみが抽出され、電力増幅モジュール２ヘ伝えられる。バンドパスフィルタ１を通過した信号は、電力増幅モジュール２に供給される。
【００２１】
電力増幅モジュール２では、バンドパスフィルタ１を通過した信号を増幅する。電力増幅モジュール２から出力された信号は、電力検出部３１に供給される。そして、電力検出部３１を通過するとき、信号の電力レペルが検出される。電力検出信号は、電力制御部３４に供給される。電力制御部３４は電力検出部３１から供給される電力検出信号に基づき、電力増幅モジュール２にＡＰＣ制御を加え、出力電力を一定化する。
【００２２】
電力検出部３１を通過した信号は、ローパスフィルタ３２により、高次高調波成分が除去され、非可逆回路部３３へ供給される。
【００２３】
非可逆回路部３３は、アイソレータを構成し、電力増幅モジュール２から供給された信号を送信用アンテナＡＮＴ１側へは伝達するが、送信用アンテナＡＮＴ１側から電力増幅モジュール２ヘ戻る信号をカットする。非可逆回路部３３がないと、動作環境等に起因して出力側負荷インピーダンスが変化した場合、電力増幅モジュール２で増幅された電力が反射され、電力増幅モジュール２ヘ戻り、電力増幅モジュール２から出力される信号の品質劣化（ノイズレベルの増加）、効率劣化、電力増幅モジュール２の内部回路の破壊等を招く。非可逆回路部３３は、このような反射による不具合を防止するために備えられている。
【００２４】
非可逆回路部３３を通過した信号は、デュプレクサＤＵＰへ伝えられ、更に、送信用アンテナＡＮＴ１に伝達される。そして、送信用アンテナＡＮＴ１から、空中へ信号が放射される。
【００２５】
図１、図２に示す例は、Ｗ−ＣＤＭＡ対応のものであり、電力増幅モジュール２に要求される主な特性は以下のとおりである。
【００２６】
周波数（ｆｉｎ）＝１９２０〜１９８０ＭＨｚ
出力電力（Ｐｏｕｔ）＝２７ｄＢｍ
電力付加効率（ＰＡＥ）＝４０％以上
隣接チャンネル漏洩電力比（ＡＣＰＲ）
ＡＣＰＲ１＝−３８ｄＢｃ以下（ａｔ　５ＭＨｚ）
ＡＣＰＲ２＝−４８ｄ８ｃ以下（ａｔ　１０ＭＨｚ）
隣接チャンネル漏洩電力比（ＡＣＰＲ）とは、送信信号の中心周波数から５．０ＭＨｚ、または、１０．０ＭＨｚ離れた周波数におけるノイズレベルを、中心周波数の電力レベルに対する相対比で表した値である。電力付加効率（ＰＡＥ）とは、出力電力と消費電力との割合をパーセントで表示したもので、高いほど好ましい。
【００２７】
電力増幅モジュール２は、その出力負荷インピーダンスＺＩ０が５０Ωの場合に、上記特性が得られるように設計される。実際には、５０Ωの状態が定常的に持続することはなく、アンテナの角度や、温度条件などにより３０〜７０Ω程度は充分に変化しえる。電力増幅モジュール２は非可逆回路部を含むことができる。
【００２８】
図３は電力増幅モジュール２の主要部をなす電力増幅回路部２１の回路構成の一例を示している。図示実施例において、電力増幅回路部２１は、入力インピーダンス整合回路２１１、前段の電力増幅用半導体素子２１２、後段の電力増幅用半導体素子２１４、インピーダンス整合回路２１５及び直流バイアス回路２１６を含んでいる。電力増幅モジュール２は電力増幅回路部２１の他にも、追加的、または、付加的な回路部分を有する。
【００２９】
電力増幅用半導体素子２１２、２１４は例えばＨＢＴ（ヘテロジャンクション・バイポーラ・トランジスタ）やＦＥＴ（電界効果型トランジスタ）から構成される。
【００３０】
直流バイアス回路２１６は、Ｖｃｃ端子に供給される直流電圧Ｖｃｃ、及び、Ｖｒｅｇ端子に供給される信号Ｖｒｅｇに基づき、電力増幅用半導体素子２１２に直流バイアスを印加する。
【００３１】
バンドパスフィルタ１（図２参照）に接続されたＰｉｎ端子から、入力インピーダンス整合回路２１１を経て、電力増幅用半導体素子２１２に供給された信号は、半導体素子２１２によって電力増幅される。半導体素子２１２によって電力増幅された信号は、電力増幅用半導体素子２１４に供給され、電力増幅作用を受ける。
【００３２】
電力増幅用半導体素子２１４によって電力増幅を受けた信号は、インピーダンス整合回路２１５を経て、インピーダンス整合回路２１５に供給される。インピーダンス整合回路２１５は、半導体チップ２０の出力インピーダンスを非可逆回路部３３の入力インピーダンス（１０〜３０Ω）に変換する。
【００３３】
図３に示された回路において、電力増幅用半導体素子２１２及び電力増幅用半導体素子２１４は、１パッケージ化された半導体チップ２０を構成する。半導体チップ２０は、ＭＭＩＣ（Ｍｉｃｒｏｗａｖｅ　Ｍｏｎｏｌｉｔｈｉｃ　ＩＣ）である。半導体チップ２０の出力インピーダンスは、インピーダンス整合回路２１５及び非可逆回路部３３によって、負荷インピーダンスである５０Ωに変換される。
【００３４】
入力インピーダンス整合回路２１１は、Ｐｉｎ端子からバンドパスフィルタ１（図２参照）の側を見たときのインピーダンス５０Ωを、半導体チップ２０の入力インピーダンスに整合させるもので、インダクタＬ１及びキャパシタＣ１、Ｃ２を含むＬＣ回路より構成される。Ｐｉｎ端子に供給された信号は、理想的には、無反射にて半導体チップ２０に入力される。
【００３５】
半導体チップ２０に入力された信号は、電力増幅用半導体素子２１２及び電力増幅用半導体素子２１４により、所望の電力まで増幅される。
【００３６】
半導体チップ２０の出力側に備えられたインピーダンス整合回路２１５は、インダクタＬ２及びキャパシタＣ３のＬ型回路と、キャパシタＣ４、インダクタＬ３及びキャパシタＣ５のπ型回路と、直流阻止用キャパシタＣ６とを含んでいる。
【００３７】
直流バイアス回路２１６は、電力増幅用半導体素子２１２、２１４を動作させるための直流バイアスを印加し、かつ、増幅電力を外部に漏洩させるのを防ぐ役割をもつ。従って、直流バイアス回路２１６に含まれるインダクタＬ５、Ｌ６には、電力増幅用半導体素子２１２、２１４で増幅された信号をＶｃｃ端子へ漏洩させないよう、理想的にはインピーダンスを無限大にすることが求められる。このため、インダクタＬ５、Ｌ６は、波長λに関して、（λ／４）長パターン、または、（λ／４）長パターンに相当するインピーダンスを持つインダクタ素子により構成される。
【００３８】
図４は本発明に係る電力増幅モジュールの構成を示す部分断面図、図５は図４に示した電力増幅モジュールにおいて、カバーを取り除いた平面図　図６は図４に示した電力増幅モジュールにおいて、基板の取り付け面を示す図、図７は図４の７−７線に沿った断面図である。図示された電力増幅モジュールは、基板７と、半導体チップ２０を含んでいる。
【００３９】
基板７では、厚み方向Ｔでみて互いに対向する２つの主面７０１、７０２のうち、一方の主面７０１には、抵抗チップやコンデンサチップ等のチップ部品６１が実装される。更にこの主面７０１にはカバー６３が取り付けられる。他方の主面７０２は取り付け面として用いられる。基板７の取り付け面７０２とは、マザーボード等に取り付けるための面である。取り付け面７０２は、基板７の長手方向Ｌ及び幅方向Ｗにほぼ平行となっている。基板７は、長手方向Ｌでみた長さがＬ１１、幅方向Ｗでみた幅がＷ１１、厚み方向Ｔでみた厚みがＴ１１である。
【００４０】
図４、図６、図７を参照すると、基板７は、取り付け面７０２に有底の凹部４１を有する。この凹部４１は、底面４１１と、内壁面４１２〜４１５とを有している。凹部４１の底面４１１は、基板７の厚みＴ方向でみた底面であり、基板７の長手方向Ｌ及び幅方向Ｗにほぼ平行となっている。内壁面４１２〜４１５のち、内壁面４１２、４１３が基板７の長手Ｌ方向でみて互いに対向し、内壁面４１４、４１５が幅Ｗ方向でみて互いに対向している。凹部４１は、基板７の長手方向Ｌでみた長さがＬ１２、幅方向Ｗでみた幅がＷ１２、厚み方向Ｔでみた深さがＴ１２である。
【００４１】
基板７は、上述した凹部４１の底面４１１及び内壁面４１２、４１３に、熱伝導膜４３を備えている。図示の熱伝導膜４３は、底面４１１及び内壁面４１２、４１３上において一体的に構成されている。熱伝導膜４３は、熱伝導性に優れた材料により構成される。更に熱伝導膜４３は、優れた電気伝導性も兼ね備えていることが好ましい。熱伝導性及び電気伝導性を兼ね備えた材料としては、Ｃｕが挙げられる。実施例の熱伝導膜４３はＣｕめっき膜でなる。Ｃｕめっき膜は、凹部４１にＣｕめっき処理を施すことにより形成することができる。Ｃｕめっき処理において底面４１１及び内壁面４１２、４１３のみにＣｕめっき膜を形成するには、マスクを利用すればよい。
【００４２】
図示実施例では、基板７は凹部４１の底面４１１にボンディングパッド４５を備えている。図示の構成は、凹部４１の内壁面４１２〜４１５のうち内壁４１４、４１５が熱伝導膜４３を備えていない構成であるため、ボンディングパッド４５が、底面４１１においてこれらの内壁４１４、４１５側の側端に備えられている。更にボンディングパッド４５は、底面４１１において熱伝導膜４３からギャップｇ５を隔てて配置されている。図示実施例と異なり、底面４１１にボンディングパッド４５を設けない場合、全ての内壁面４１２〜４１５に熱伝導膜４３を設けてもよい。
【００４３】
次に図４、図６を参照すると、基板７は、取り付け面７０２に導体膜８８を備えている。導体膜８８は、一般には、接地導体として備えられる。この導体膜８８も、熱伝導性に優れた材料により構成される。更に導体膜８８は、優れた電気伝導性も兼ね備えていることが好ましい。実施例の導体膜８８は、取り付け面７０２のＣｕ箔上に、Ｃｕめっき膜、フタめっき膜、Ｎｉめっき膜及びＡｕめっき膜を順次に積層したものであり、厚みが３５μｍとなっている。
【００４４】
更に導体膜８８は、凹部４１の開口部付近において熱伝導膜４３に熱結合されている。実施例では、熱伝導膜４３と導体膜８８とが、凹部４１の開口部付近において接続されており、これにより、熱結合を生じている。
【００４５】
更に基板７の取り付け面７０２には、端子Ｖｃｃ、Ｐｉｎ、Ｖｒｅｇ、Ｐｏｕｔが設けられている。これらの端子Ｖｃｃ、Ｐｉｎ、Ｖｒｅｇ、Ｐｏｕｔは、導体膜８８からギャップｇ１〜ｇ４を隔てて配置されている。
【００４６】
次に図４、図７を参照すると、半導体チップ２０は、上述した凹部４１の内部に配置されている。詳しくは、半導体チップ２０は凹部４１の底面４１１に配置されている。
【００４７】
更に半導体チップ２０は、凹部４１の底面４１１において熱伝導膜４３に熱結合されている。実施例では、ハンダまたは接着剤等の接合手段を用いて熱伝導膜４３に半導体チップ２０を接合し、これにより、半導体チップ２０と熱伝導膜４３とを熱結合させてある。
【００４８】
図示実施例では、半導体チップ２０は、凹部４１の底面４１１においてワイヤボンディングにより実装されている。詳しくは、半導体チップ２０の端子が、ワイヤ２８を介して底面４１１上のボンディングパッド４５に接続されている。更に、半導体チップ２０のワイヤボンディングを考慮し、凹部４１の深さＴ１２が、ワイヤ２８のはみ出しを防止し得る深さに設定されている。図示実施例と異なり、半導体チップ２０は、フリップチップの形態で直付けされてもよい。また、凹部４１の内部に樹脂を充填してあってもよい。
【００４９】
図示実施例の電力増幅モジュールでは、半導体チップ２０が１つだけ備えられるため、凹部４１も基板７に１つだけ備えられている。図示実施例と異なり、半導体チップが複数備えられる場合、凹部も複数備えられてもよい。
【００５０】
次に図４を参照し、基板７について詳説する。基板７は７つの構成層７１〜７７を含む。これらの構成層７１〜７７は順次に積層されている。構成層７１〜７７は、それぞれに要求される特性に応じ、有機樹脂材料でなる有機樹脂層、または、有機樹脂材料と機能材料粉末との混合材料でなるハイブリッド層から選択すればよい。例えば、構成層７１、７２、７６、７７を有機樹脂層とし、構成層７３〜７５をハイブリッド層とする。
【００５１】
有機樹脂材料は、特に限定されるものではなく、成形性、加工性、積層時の接着性、電気的特性に優れた有機樹脂材料の中から適宜選択して用いることができる。具体的には、熱硬化性有機樹脂材料、熱可塑性有機樹脂材料等が好ましい。
【００５２】
熱硬化性有機樹脂材料としては、エポキシ樹脂、フェノール樹脂、不飽和ポリエステル樹脂、ビニルエステル樹脂、ポリイミド樹脂、ポリフェニレンエーテル（オキサイド）樹脂、ビスマレイミドトリアジン（シアネートエステル）樹脂、フマレート樹脂、ポリブタジエン樹脂またはビニルベンジル樹脂等が挙げられる。
【００５３】
熱可塑性有機樹脂材料としては、芳香族ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンサルファイド樹脂、ポリエーテルエーテルケトン樹脂、ポリテトラフルオロエチレン樹脂、グラフト樹脂、ポリアリレート樹脂等が挙げられる。
【００５４】
これらの中でも、特にフェノール樹脂、エポキシ樹脂、低誘電率エポキシ樹脂、ポリブタジエン樹脂、ＢＴレジン等が、ベースレジンとして好ましい。
【００５５】
これらの有機樹脂材料は、単独で用いてもよいし、２種以上を混合して用いてもよい。２種以上を混合して用いる場合の混合比は、任意である。
【００５６】
基板７は、構成層として、上記有機樹脂材料から形成され、比誘電率が２．４〜４．５、誘電正接が０．００２〜０．０３である有機樹脂材料を用い、少なくとも１層有することが好ましい。このような、有機樹脂材料は、分布容量を少なくすることができるため、特にコイル等のインダクタ素子の形成に適している。
【００５７】
機能材料粉末の粒径は、有機樹脂材料との混練性等を考えると、平均粒径０．１〜１００μｍ、特に０．２〜１００μｍ程度が好ましい。粒径が小さくなると、粉末の表面積が増大し、分散、混合時の粘度、チクソ性が上昇し、高充填率化が困難となり、有機樹脂材料との混練が難しくなる。また、粒径が大きくなると、均一な分散・混合を行なうことが困難となり、沈降が激しくなって不均一となり、粉末の含有量が多い組成の成形の際に、加工性が悪くなる。
【００５８】
一般に、上記機能材料粉末の含有量は、有機樹脂材料と機能材料粉末との合計量を１００体積％としたとき、機能材料粉末の含有量は１０体積％以上６５体積％未満であり、好ましくは２０体積％以上６０体積％以下の範囲である。
【００５９】
次に、機能材料粉末としては誘電体粉末及び磁性体粉末を用いることができる。
【００６０】
基板７は、構成層として、上記有機樹脂材料中に誘電体粉末でなる機能材料粉末が分散されていて、前記誘電体粉末の比誘電率が５〜１００００、誘電正接が０．０１〜０．００００２であり、含有量が１０〜６５体積％であり、全体の比誘電率が５〜２０、誘電正接が０．００２５〜０．００７５である第１のハイブリッド材料を用い、少なくとも１層有することが好ましい。このような構成とすることにより、適度な誘電率と、高いＱ値を得ることができ、伝達ロスが少なくなり、特にバルントランス、パワーアンプ等の電子回路の形成に適している。
【００６１】
基板７は、上記有機樹脂材料中に誘電体粉末でなる機能材料粉末が分散されていて、前記誘電体粉末の比誘電率が２０〜２００００、誘電正接が０．０５〜０．０００１であり、含有量が１０〜６５体積％であり、全体の比誘電率が１０〜４０、誘電正接が０．００７５〜０．０２５である第２のハイブリッド材料を用い、少なくとも１層有することが好ましい。このような構成とすることにより、適度なＱ値と高い誘電率を得ることができ、特にコンデンサやパッチアンテナ、あるいはＶＣＯ（電圧制御発振器）、パワーアンプ等の電子回路の形成に適している。
【００６２】
基板７は、構成層として、上記有機樹脂材料中に磁性体粉末でなる機能材料粉末が分散されていて、この磁性体粉末の含有量が１０〜６５体積％であり、全体の透磁率が３〜２０であるハイブリッド材料を用い、少なくとも１層有することが好ましい。このような構成とすることにより、適度な透磁率を確保しつつ低誘電率となり、高周波領域（１００ＭＨｚ以上、特に１００ＭＨｚ以上１０ＧＨｚ以下の領域）での使用が可能となり、磁性体粉末の含有量を大きくできることから、磁気特性を利用した磁気シールドに適したものとなる。
【００６３】
これらの構成層としてのハイブリッド材料は、少なくとも誘電率、Ｑもしくは透磁率のいずれかが異なる。特に上記いずれかの構成層が２種以上含まれていれば、目的とする積層モジュールの構成、機能等に応じた特性を得ることができる。
【００６４】
誘電体粉末は、高周波帯域において、分散媒となる有機樹脂材料よりも大きい比誘電率と、Ｑとを持つものであればよく、２種類以上用いてもよい。誘電体粉末としては、比誘電率が１０〜２００００、誘電正接が０．０５以下のものを使用することが好ましい。比較的高い誘電率を得るためには、特に以下の材料を得ることが好ましい。
【００６５】
チタン−バリウム−ネオジウム系セラミックス、チタン−バリウム−スズ系セラミックス、鉛−カルシウム系セラミックス、二酸化チタン系セラミックス、チタン酸バリウム系セラミックス、チタン酸鉛系セラミックス、チタン酸ストロンチウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ビスマス系セラミックス、チタン酸マグネシウム系セラミックス、ＣａＷＯ４系セラミックス、Ｂａ（Ｍｇ，Ｎｂ）Ｏ３系セラミックス、Ｂａ（Ｍｇ，Ｔａ）Ｏ３系セラミックス、Ｂａ（Ｃｏ，Ｍｇ，Ｎｂ）Ｏ３系セラミックス、Ｂａ（Ｃｏ，Ｍｇ，Ｔａ）Ｏ３系セラミックス。二酸化チタン系セラミックスとは、二酸化チタンのみを含有するもののほか、他の少量の添加物を含有するものを含み、二酸化チタンの結晶構造が保持されているものをいう。また、他のセラミックスも同様である。特に、二酸化チタン系セラミックスは、ルチル構造を有するものが好ましい。
【００６６】
誘電率をあまり高くせずに高いＱを得るためには、以下の材料を用いることが好ましい。
【００６７】
シリカ、アルミナ、ジルコニア、チタン酸カリウムウイスカ、チタン酸カルシウムウイスカ、チタン酸バリウムウイスカ、酸化亜鉛ウイスカ、ガラスチョップ、ガラスビーズ、カーボン繊維、酸化マグネシウム（タルク）。
【００６８】
これらは単独で用いてもよいし、２種以上を混合して用いてもよい。２種以上を混合して用いる場合、その混合比は任意である。
【００６９】
第１のハイブリッド材料に含有される誘電体粉末は、高いＱと、ある程度の比誘電率を持つこととを必要とする。特に２ＧＨｚでの比誘電率が５〜１００００、誘電正接が０．０１〜０．００００２であることが好ましい。このような構成により、高いＱと比誘電率の誘電体粉末を含有するハイブリッド材料を得ることが可能である。第１のハイブリッド材料に用いる誘電体粉末は、第１のハイブリッド材料全体の比誘電率が５〜２０、誘電正接が０．００２５〜０．００７５となるように含有されていればよい。
【００７０】
誘電体粉末は、サファイヤなどの単結晶粉末や多結晶のアルミナ粉末でもよく、これらも含めて機能材料粉末の種類は、例えば、以下の組成を主成分とする誘電体の粉末であることが好ましい。併せて２ＧＨｚにおける比誘電率εおよびＱ値を示す。
【００７１】
Ｍｇ２ＳｉＯ４［ε＝７、Ｑ＝２００００］、Ａｌ２Ｏ３［ε＝９．８、Ｑ＝４００００］、ＭｇＴｉＯ３［ε＝１７、Ｑ＝２２０００］、ＺｎＴｉＯ３［ε＝２６、Ｑ＝８００］、Ｚｎ２ＴｉＯ４［ε＝１５、Ｑ＝７００］、ＴｉＯ２［ε＝１０４、Ｑ＝１５０００］、ＣａＴｉＯ３［ε＝１７０、Ｑ＝１８００］、ＳｒＴｉＯ３［ε＝２５５、Ｑ＝７００］、ＳｒＺｒＯ３［ε＝３０、Ｑ＝１２００］、ＢａＴｉ２Ｏ５［ε＝４２、Ｑ＝５７００］、ＢａＴｉ４Ｏ９［ε＝３８、Ｑ＝９０００］、Ｂａ２Ｔｉ９Ｏ２０［ε＝３９、Ｑ＝９０００］、Ｂａ２（Ｔｉ，Ｓｎ）９Ｏ２０［ε＝３７、Ｑ＝５０００］、ＺｒＴｉＯ４［ε＝３９、Ｑ＝７０００］、（Ｚｒ，Ｓｎ）ＴｉＯ４［ε＝３８、Ｑ＝７０００］、ＢａＮｄ２Ｔｉ５Ｏ１４［ε＝８３、Ｑ＝２１００］、ＢａＳｍ２ＴｉＯ１４［ε＝７４、Ｑ＝２４００］、Ｂｉ２Ｏ３−ＢａＯ−Ｎｄ２Ｏ３−ＴｉＯ２系［ε＝８８、Ｑ＝２０００］、ＰｂＯ−ＢａＯ−Ｎｄ２Ｏ３−ＴｉＯ２系［ε＝９０、Ｑ＝５２００］、（Ｂｉ２Ｏ３、ＰｂＯ）−ＢａＯ−Ｎｄ２Ｏ３−ＴｉＯ２系［ε＝１０５、Ｑ＝２５００］、Ｌａ２Ｔｉ２Ｏ７［ε＝４４、Ｑ＝４０００］、Ｎｄ２Ｔｉ２Ｏ７［ε＝３７、Ｑ＝１１００］、（Ｌｉ，Ｓｍ）ＴｉＯ３［ε＝８１、Ｑ＝２０５０］、Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３［ε＝２５、Ｑ＝３５０００］、Ｂａ（Ｚｎ１／３Ｔａ２／３）Ｏ３［ε＝３０、Ｑ＝１４０００］、Ｂａ（Ｚｎ１／３Ｎｂ２／３）Ｏ３［ε＝４１、Ｑ＝９２００］、Ｓｒ（Ｚｎ１／３Ｎｂ２／３）Ｏ３［ε＝４０、Ｑ＝４０００］等。
【００７２】
より好ましくは、以下の組成を主成分とするものである。
【００７３】
ＴｉＯ２、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＢａＯ−Ｎｄ２Ｏ３−ＴｉＯ２系、Ｂｉ２Ｏ３−ＢａＯ−Ｎｄ２Ｏ３−ＴｉＯ２系、ＢａＴｉ４Ｏ９、Ｂａ２Ｔｉ９Ｏ２０、Ｂａ２（Ｔｉ，Ｓｎ）９Ｏ２０系、ＭｇＯ−ＴｉＯ２系、ＺｎＯ−ＴｉＯ２系、ＭｇＯ−ＳｉＯ２系、Ａｌ２Ｏ３等。
【００７４】
基板７を構成する第１のハイブリッド材料は、上記有機樹脂材料と上記誘電体粉末とを主成分とするものであるが、有機樹脂材料と誘電体粉末との合計量を１００体積％としたとき、誘電体粉末の含有量は１０体積％以上６５体積％未満であり、好ましくは２０体積％以上６０体積％以下の範囲である。
【００７５】
誘電体粉末が６５体積％以上であると、加工性が悪くなる。一方、誘電体粉末が１０体積％未満であると、誘電体粉末を含有する効果があまりみられない。
【００７６】
第１のハイブリッド材料は、各成分を上記の範囲内で適宜設定することにより、有機樹脂材料単体から得られる誘電率よりも大きくすることができ、必要に応じた比誘電率と高いＱを得ることが可能となる。
【００７７】
第２のハイブリッド材料に含有される誘電体粉末は、特に高い比誘電率を持つことを必要とする。
【００７８】
好ましくは比誘電率が２０〜２００００、誘電正接が０．５〜０．０００１であることが好ましい。このような誘電体粉末を有機樹脂材料中に分散させることで、より高い比誘電率のハイブリッド材料を得ることが可能である。
【００７９】
第２のハイブリッド材料に用いられる誘電体粉末は、高周波帯域、特に２ＧＨｚにおいて、第２のハイブリッド材料全体の比誘電率が１０〜４０、誘電正接が０．００７５〜０．０２５とできる粉末であればよく、２種類以上用いてもよいが、以下の組成を主成分とする誘電体の粉末から選択されるものが好ましい。併せて２ＧＨｚにおける比誘電率εを示す。
【００８０】
ＢａＴｉＯ３［ε＝１５００］、（Ｂａ，Ｐｂ）ＴｉＯ３系［ε＝６０００］、Ｂａ（Ｔｉ，Ｚｒ）Ｏ３系［ε＝９０００］、（Ｂａ，Ｓｒ）ＴｉＯ３系［ε＝７０００］。
【００８１】
より好ましくは、ＢａＴｉＯ３、Ｂａ（Ｔｉ，Ｚｒ）Ｏ３系の組成を主成分とする誘電体の粉末から選択される。
【００８２】
誘電体粉末は、単結晶や多結晶の粉末でもよい。誘電体粉末の粒径は、有機樹脂材料との混練性等を考えると、平均粒径０．２〜１００μｍ程度が好ましく、粒径が小さくなると、有機樹脂材料との混練が難しくなる。また、粒径が大きくなると不均一となり、均一な分散を行なうことができず、粉末の含有量が多い組成の成形の際に加工性が悪くなる。
【００８３】
基板７を構成するハイブリッド材料は、上記有機樹脂材料と、磁性体粉末でなる機能材料粉末を主成分とする。有機樹脂材料と機能材料粉末との合計量を１００体積％としたとき、機能材料粉末の含有量は１０体積％以上６５体積％未満であり、好ましくは２０体積％以上６０体積％以下の範囲である。
【００８４】
磁性体粉末としては、フェライト粉末及び金属磁性体粉末を用いることができる。フェライト粉末としては、Ｍｎ−Ｍｇ−Ｚｎ系、Ｎｉ−Ｚｎ系、Ｍｎ−Ｚｎ系などであり、Ｍｎ−Ｍｇ−Ｚｎ系、Ｎｉ−Ｚｎ系などが好ましい。
【００８５】
金属磁性体粉末としては、カーボニル鉄、鉄−シリコン系合金、鉄−アルミ−珪素系合金（商標名：センダスト）、鉄−ニッケル系合金（商標名：パーマロイ）、アモルファス系（鉄系、コバルト系）などが好ましい。これらを粉末にするための手段は、粉砕、造粒など公知の方法に従えばよい。
【００８６】
磁性体粉末の粒径は０．０１〜１００μｍ、特に０．０１〜５０μｍであることが好ましく、平均粒径は１〜５０μｍであることが好ましい。このような粒径とすることによって、磁性体粉末の分散性が良好となる。これに対し、磁性体粉末の粒径がこれより小さいと、比表面積が大きくなり、高充填率化が困難になってくる。一方、これより大きくなるとペースト化した際に沈降し易くなり、均一に分散しにくくなってくる。また、肉薄の構成層、プリプレグを形成しようとした場合に、表面の平滑性を得ることが困難になってくる。粒径をあまり小さくすることは実際上困難であり、０．０１μｍ程度が限度である。
【００８７】
磁性体粉末の粒度は均一であることが好ましく、必要に応じ、ふるい分けなどにより粒度をそろえてもよい。磁性体粉末の形状は、球形、扁平、楕円形のいずれのものでもよく、その用途により使い分ければよい。また、必要に応じて表面に酸化、カップリング、絶縁材のコーティングなどの処理を施してもよい。
【００８８】
さらに、種類、粒度分布の異なる２種以上用いてもよい。その際の混合比は任意であり、用途により用いる材料、粒度分布、混合比を調整すればよい。
【００８９】
磁性体粉末の透磁率μは、１０〜１００００００であることが好ましい。また、バルクの絶縁性は、高い方が構成層としての絶縁性が向上して好ましい。
【００９０】
有機樹脂材料と磁性体粉末との混合比としては、ハイブリッド材料全体の透磁率が３〜２０となるように添加されていればよい。磁性体粉末の含有量は１０〜６５体積％、特に２０〜６０体積％であることが好ましい。このような磁性体粉末の含有量とすることで、ハイブリッド材料全体の透磁率が３〜２０となる。これに対し、磁性体粉末の含有量が多くなると、スリラー化して塗工することが困難になり、構成層、プリプレグの作製が困難になる。一方、磁性体粉末の含有量が少なくなると透磁率を確保できなくなる場合があり、磁気特性が低下してしまう。
【００９１】
有機樹脂材料及び機能材料粉末に、難燃剤を含ませることもできる。難燃剤としては、難燃化のために用いられている種々の難燃剤を用いることができる。具体的には、ハロゲン化リン酸エステル、ブロム化エポキシ樹脂等のハロゲン化物、また、リン酸エステルアミド系等の有機化合物や、三酸化アンチモン、水酸化アルミニウム等の無機材料を用いることができる。
【００９２】
また、ガラスクロス等の強化繊維を用いてもよい。強化繊維は目的・用途に応じて種々のものであってよく、市販品をそのまま用いることができる。このときの強化繊維は、電気的な特性に応じてＥガラスクロス（ε＝７、ｔａｎδ＝０．００１３、１ＧＨｚ）、Ｄガラスクロス（ε＝４、ｔａｎδ＝０．００１３、１ＧＨｚ）、Ｈガラスクロス（ε＝１１、ｔａｎδ＝０．００３、１ＧＨｚ）等を使い分けてもよい。また、層間密着力向上のため、カップリング処理などを行なってもよい。その厚さは、１００μｍ以下、特に２０〜６０μｍであることが好ましい。布重量としては、１２０ｇ／ｍ２以下、特に２０〜７０ｇ／ｍ２が好ましい。
【００９３】
また、有機樹脂材料とガラスクロスとの配合比は、重量比で、有機樹脂材料／ガラスクロスが４／１〜１／１であることが好ましい。これに対し、この比が小さくなって有機樹脂材料量が少なくなると、銅箔との密着力が低下し、構成層の平滑性に問題が生じる。逆にこの比が大きくなって有機樹脂材料量が多くなると、使用できるガラスクロスの選択が困難となり、薄肉での強度の確保が困難となる。
【００９４】
基板７の構成層７１〜７７のうち、構成層７４はガラスクロス等の強化繊維を含有し、コア層となっている。更に、この構成層７４に隣接する構成層７３、７５も、強化繊維を含有している。構成層７１、７２、７６、７７はＲＣＣ（レジン・コーテド・カッパー）となっており、ガラスクロス等の強化繊維を含有していない。ＲＣＣとは、銅箔を支持体として樹脂層を形成したシート状物である。一例であるが、構成層７１〜７７の厚みは、それぞれ、４０μｍ、４０μｍ、１４０μｍ、１５５μｍ、１４０μｍ、４０μｍ、４０μｍとなっている。
【００９５】
実施例の基板７はハイブリッド基板であるが、図示実施例と異なり、他の種類の基板、例えば低温焼成セラミック基板であってもよい。
【００９６】
基板７において、構成層７１〜７３の表面には、それぞれ、導体パターン８１〜８３が形成されている。導体パターン８１は、構成層７１の表面のＣｕ箔上に、Ｃｕめっき膜、フタめっき膜、Ｎｉめっき膜及びＡｕめっき膜を順次に積層したものであり、厚みが３５μｍとなっている。導体パターン８２は、構成層７２の表面のＣｕ箔上に、Ｃｕめっき膜及びフタめっき膜を順次に積層したものであり、厚みが３０μｍとなっている。導体パターン８３はＣｕ箔であり、厚みが１８μｍとなっている。
【００９７】
構成層７４の表面及び裏面には、それぞれ、導体パターン８４、８５が形成されている。導体パターン８４、８５は、Ｃｕ箔であり、厚みが何れも３５μｍとなっている。
【００９８】
構成層７５、７６の裏面には、それぞれ、導体パターン８６、８７が形成されている。導体パターン８６はＣｕ箔であり、厚みが１８μｍとなっている。導体パターン８７は、構成層７６の裏面のＣｕ箔上に、Ｃｕめっき膜及びフタめっき膜を順次に積層したものであり、厚みが３０μｍとなっている。上述した寸法の何れも一例であり、厚みを限定するものではない。
【００９９】
図３に示した入力インピーダンス整合回路２１１のキャパシタＣ１、及び、インピーダンス整合回路２１５のキャパシタＣ３〜Ｃ５は、構成層７１、７２、７６、７７の何れかを容量層として構成される。入力インピーダンス整合回路２１１のインダクタＬ１、インピーダンス整合回路２１５のインダクタＬ２、Ｌ３、及び、直流バイアス回路２１６のインダクタＬ４〜Ｌ６は、導体パターン８４、８５の何れかにより構成される。
【０１００】
また、入力インピーダンス整合回路２１１のキャパシタＣ２、インピーダンス整合回路２１５のキャパシタＣ６、及び、直流バイアス回路２１６のキャパシタＣ７〜Ｃ９、抵抗Ｒ１、Ｒ２は、１００５サイズの表面実装型チップ部品６１により構成され、面７０１に形成された導体パターン８１上に実装される。
【０１０１】
以上説明した図４の電力増幅モジュールについて、各部寸法は次の通りである。
【０１０２】
＜図４に示した電力モジュールの各部寸法＞
基板７の長さＬ１１　　：５．０ｍｍ
基板７の幅Ｗ１１　　　：４．３ｍｍ
基板７の平面積Ｓ１１　：２１．５ｍｍ２
基板７の厚みＴ１１　　：０．８５ｍｍ
製品高さＴ１３　　　　：１．６ｍｍ
凹部４１の長さＬ１２　：０．２５ｍｍ
凹部４１の幅Ｗ１２　　：０．２５ｍｍ
凹部４１の深さＴ１２　：０．５ｍｍ
半導体チップ２０の面積Ｓ１２　：１．４４ｍｍ２（１．２ｍｍ×１．２ｍｍ）
熱伝導膜４３の膜厚ｄ１　：５０μｍ
図８は、図４に図示した電力増幅モジュールの使用状態を示す図である。図８の使用状態では、図４に示した電力増幅モジュールがマザーボード９１に実装されている。具体的には、基板７の取り付け面７０２がマザーボード９１に取り付けられている。詳しくは、取り付け面７０２に備えられた導体膜８８が、マザーボード９１に備えられた導体パターン９３にはんだ付け９５されている。図示はされていないが、基板７の取り付け面７０２に備えられた端子Ｖｃｃ、Ｐｉｎ、Ｖｒｅｇ、Ｐｏｕｔ（図６参照）は、マザーボード９１に備えられた別の導体パターンにはんだ付けされる。
【０１０３】
図４〜図７を参照して説明したように、本発明に係る電力増幅モジュールでは、半導体チップ２０が、基板７に備えられた凹部４１の内部に配置されているから、半導体チップ２０の配置による厚み増大が回避され、電力増幅モジュールの低背化が図られる。
【０１０４】
更に、凹部４１は基板７の取り付け面７０２に備えられているから、基板厚み方向Ｔでみて取り付け面７０２とは反対側の面７０１の全面を利用することが可能となる。このため、基板平面積の縮小化が図られる。実施例では、面７０１に多数のチップ部品６１を搭載している。
【０１０５】
しかも、半導体チップ２０を配置するための凹部４１は基板７の取り付け面７０２に備えられているから、半導体チップ２０に生じた熱を、基板７の取り付け面７０２側に容易に放熱することができる。
【０１０６】
更に本発明では、凹部４１の底面４１１及び内壁面４１２、４１３に熱伝導膜４３を設け、凹部４１の底面４１１において熱伝導膜４３に半導体チップ２０を熱結合してある。従って、図８に示すように本発明の電力増幅モジュールをマザーボード９１に実装した場合、半導体チップ２０に生じた熱は、熱伝導膜４３を介して基板７の取り付け面７０２側に伝達され、マザーボード９１に放熱される。このため、放熱性を向上させることができる。
【０１０７】
しかも、半導体チップ２０に生じた熱は上述の熱伝導膜４３を介して放熱されるから、放熱用のサーマルビアは不要となり、サーマルビアの形成による基板平面積の増大が回避される。従って、放熱性の向上と、基板平面積の縮小化とを両立させることができる。
【０１０８】
更に実施例では、基板７の取り付け面７０２に導体膜８８が備えられ、導体膜８８が、凹部４１の開口部付近において熱伝導膜４３に熱結合されている。従って、図８に示すようにこの電力増幅モジュールをマザーボード９１に実装した場合、半導体チップ２０に生じた熱は、熱伝導膜４３から、取り付け面７０２上の導体膜８８を介してマザーボード９１に放熱される。このため、より優れた放熱性が得られる。
【０１０９】
実施例では、基板７が、有機樹脂材料とセラミック粉末との混合材料でなるハイブリッド層を含んでいる。このようなハイブリッド基板の熱伝導率を下記に示す。更に低温焼成セラミック基板の熱伝導率も示す。
ハイブリッド基板　　　　　　：　　０．５Ｗ／ｍＫ
低温焼成セラミック基板　　　：　　５　　Ｗ／ｍＫ
このように、ハイブリッド基板の熱伝導率は低温焼成セラミック基板の熱伝導率よりも低い。従って、上述の放熱性改善効果は、低温焼成セラミック基板よりもハイブリッド基板のほうがより有効に働く。
【０１１０】
実施例では、熱伝導膜４３がＣｕめっき膜でなり、導体膜８８がＣｕパターンでなる。Ｃｕめっき膜、Ｃｕパターンの熱伝導率を下記に示す。
Ｃｕめっき膜、Ｃｕパターン　：４００　　Ｗ／ｍＫ
このように、Ｃｕめっき膜、Ｃｕパターンの熱伝導率は、ハイブリッド基板の熱伝導率よりも極めて優れているので、半導体チップ２０に生じた熱は、熱伝導膜４３及び導体膜８８を介してマザーボード９１に放熱されることとなる。低温焼成セラミック基板を用いた場合も、同様である。
【０１１１】
以下、本発明に係る図４の電力モジュールを、従来の電力増幅モジュールと対比して説明する。
【０１１２】
図１４は、従来の電力増幅モジュールの一例を示す部分断面図、図１５は図１４の１５−１５線に沿った断面図である。図において、図４、図７に現れた構成部分と同一の構成部分については、同一の参照符号を付し、重複説明は省略する。図１４及び図１５に図示された電力増幅モジュールでは、凹部４１の周辺に基板厚み方向Ｔのサーマルビア９７を設けてある。半導体チップ２０に生じた熱は、サーマルビア９７を介して、基板７の実装面７０２側に伝達される。
【０１１３】
詳しくは、サーマルビア９７の内面には熱伝導膜９８が形成されており、熱伝導膜９８によって囲まれたサーマルビア９７の内部には充填材９９が充填されている。サーマルビア９７の孔径（キリ径）は０．１５ｍｍである。熱伝導膜９８はＣｕめっき膜でなり、膜厚が０．０２ｍｍである。充填材９９は導電性ペーストにより構成される。
【０１１４】
図１４の電力増幅モジュールについて、各部寸法は次の通りである。
【０１１５】
＜図１４の電力増幅モジュールの各部寸法＞
基板７の長さＬ２１　　：６．０ｍｍ
基板７の幅Ｗ２１　　　：４．５ｍｍ
基板７の平面積Ｓ２１　：２７　ｍｍ２
基板７の厚みＴ２１　　：０．８５ｍｍ
製品高さＴ２３　　　　：１．６ｍｍ
凹部４１の長さＬ２２　：０．２５ｍｍ
凹部４１の幅Ｗ２２　　：０．２５ｍｍ
凹部４１の深さＴ２２　：０．５ｍｍ
半導体チップ２０の面積Ｓ２２　：１．４４ｍｍ２（１．２ｍｍ×１．２ｍｍ）
サーマルビア９７（１個あたり）の熱伝導材面積Ｓｔ　：０．００８５ｍｍ２
サーマルビア９７の個数Ｎ　　　　　　　　　　　　　：２０個
但し、図１４の電力増幅モジュールでは、基板厚みＴ２１、製品高さＴ２３、凹部４１の長さＬ２２、同幅Ｗ２２、同深さＴ２２、及び、半導体チップ面積Ｓ２２を、図４の電力増幅モジュールにおける基板厚みＴ１１、製品高さＴ１３、凹部４１の長さＬ１２、同幅Ｗ１２、同深さＴ１２、及び、半導体チップ面積Ｓ１２と同一としてある。
【０１１６】
また、サーマルビア９７の熱伝導材面積Ｓｔとは、サーマルビア９７の内面に形成された熱伝導膜９８の断面積を意味する。
【０１１７】
図１４の従来の電力増幅モジュールの場合、凹部４１の周辺にサーマルビア９７を設けなければならず、導体パターンの形成禁止領域Ａ２が拡大する（図１５参照）。この結果、基板７の平面積が増大してしまう。詳しくは、導体パターンの形成禁止領域Ａ２は、長手方向Ｌでみた長さＬ２２が２．９ｍｍ、幅方向Ｗでみた幅Ｗ２２が２．９ｍｍとなる。この結果、基板７の長さＬ２１が６．０ｍｍ、幅Ｗ２１が４．５ｍｍとなり、基板平面積Ｓ２１は２７ｍｍ２となる。
【０１１８】
これに対し、本発明に含まれる図４の電力増幅モジュールの場合、放熱用のサーマルビアは不要となり、導体パターンの形成禁止領域が縮小される（図７参照）。この結果、基板７の平面積を縮小することができる。詳しくは、導体パターンの形成禁止領域は、凹部４１の領域のみとなり、形成禁止領域の長さＬ１２が２．５ｍｍ、幅Ｗ１２が２．５ｍｍとなる。この結果、基板７の長さＬ１１を５．０ｍｍ、幅Ｗ１１を４．３ｍｍとすることができ、基板平面積Ｓ１１を２１．５ｍｍ２とすることができる。従って、図４の電力増幅モジュールの基板平面積Ｓ１１が、図１４の電力増幅モジュールの基板平面積Ｓ２１よりも約２０％縮小されることになる。
【０１１９】
図９は熱抵抗値特性を示すグラフである。横軸は、半導体チップ面積に対する熱伝導材面積の比率［％］を示しており、縦軸は熱抵抗値［℃／Ｗ］を示している。熱抵抗値特性Ｕ１に示すように、半導体チップ面積に対する熱伝導材面積の比率が増大するにつれて、熱抵抗値は減少していく。図示された熱抵抗値特性Ｕ１は、熱伝導材としてＣｕを用いたときの特性であるが、他の熱伝導材のときでも同様な特性となる。
【０１２０】
まず、図９の熱抵抗値特性Ｕ１を利用し、図１４の電力増幅モジュール及び図４の電力増幅モジュールについて熱抵抗値を求めた。
【０１２１】
＜図１４の電力増幅モジュールの場合＞
まず、サーマルビア９７の熱伝導材面積Ｓｔ及び個数Ｎから熱伝導材の面積Ｓ２２を求めると、
2004014807.tif 000003
となった。
【０１２２】
次に、半導体チップ面積Ｓ２２に対する熱伝導材面積Ｓ２３の比率α２を求めると、
2004014807.tif 000004
となった。
【０１２３】
次に、図９の熱抵抗値特性Ｕ１を参照し、面積比率α２から熱抵抗値β２を求めると、
β２＝７．５℃／Ｗ
となった。
【０１２４】
＜図４の電力増幅モジュールの場合＞
まず、凹部４１の幅Ｗ１２及び熱伝導膜４３の膜厚ｄ１から熱伝導材の面積Ｓ１１を求めると、
2004014807.tif 000005
となった。
【０１２５】
次に、半導体チップ面積Ｓ１２に対する熱伝導材面積Ｓ１３の比率α１を求めると、
2004014807.tif 000006
となった。
【０１２６】
次に、図９の熱抵抗値特性Ｕ１を参照し、面積比率α１から熱抵抗値β１を求めると、
β１＝５．０℃／Ｗ
となった。
【０１２７】
＜考察＞
本発明に含まれない図１４の電力増幅モジュールは、熱伝達手段として基板７にサーマルビア９７を設ける構造である。このため、基板平面積の増大を回避しながら、半導体チップ面積に対する熱伝導材面積の比率α２を増大させることは困難であった。これにより、熱抵抗値β２が増大した。
【０１２８】
これに対し、図４の電力増幅モジュールは、熱伝達手段として凹部４１の内面４１１及び内壁面４１２、４１３に熱伝導膜４３を設ける構造である。このため、基板平面積の増大を回避しながら、半導体チップ面積に対する熱伝導材面積の比率α１を増大させることができ、これにより熱抵抗値β１を低減することができた。
【０１２９】
次に、それぞれの電力増幅モジュールについて、電力付加効率（ＰＡＥ）を測定した。結果は次の通りである。
【０１３０】
＜図１４の電力増幅モジュールの場合＞
周波数（ｆｉｎ）＝１９５０ＭＨｚ、出力電力（Ｐｏｕｔ）＝２７．０ｄＢｍとして電力付加効率（ＰＡＥ）を測定すると、
電力付加効率（ＰＡＥ）＝４０％
となった。
【０１３１】
＜図４の電力増幅モジュールの場合＞
周波数（ｆｉｎ）＝１９５０ＭＨｚ、出力電力（Ｐｏｕｔ）＝２７．０ｄＢｍ（図１４の電力モジュールの場合と同一条件）として、電力付加効率（ＰＡＥ）を測定すると、
電力付加効率（ＰＡＥ）＝４１％
となった。
【０１３２】
＜考察＞
図１４の電力増幅モジュールでは、上述した熱抵抗値増大により、半導体チップ２０に温度上昇が生じた。このため、出力電力（Ｐｏｕｔ）の出力に要する消費電流が増大し、電力付加効率（ＰＡＥ）が４０％となった。
【０１３３】
これに対し、図４の戦力増幅モジュールでは、上述した熱抵抗値低減効果により、半導体チップ２０の温度上昇が低減された。このため、出力電力（Ｐｏｕｔ）の出力に要する消費電流を低減することができ、電力付加効率（ＰＡＥ）を４１％に向上させることができた。
【０１３４】
図１０は本発明に係る電力増幅モジュール用基板の一例を示す平面図、図１１は図１０の１１−１１線に沿った部分拡大断面図である。図示された電力増幅モジュール用基板は、大判の基板７００を共通にして、複数（１６個）の電力増幅モジュール要素Ｑ１１〜Ｑ４４を集合した集合体となっている。電力増幅モジュール要素Ｑ１１〜Ｑ４４のそれぞれは、半導体チップ、及び各種チップ部品が実装されていない点を除く他、図４〜図７に示した構成と同じである。電力増幅モジュール要素数は任意である。
【０１３５】
図１０、図１１に示した集合体基板を用いて、電力増幅モジュールを製造するには、まず、図１２、図１３に示すように、電力増幅モジュール要素Ｑ１１〜Ｑ４４のそれぞれに、半導体チップ２０及び必要なチップ部品６１を実装する。具体的には、半導体チップ２０を凹部４１の内部に実装し、チップ部品６１を面７０１に実装する。更に、面７０１にカバー６３を取り付ける。
【０１３６】
次に、電力増幅モジュール要素（Ｑ１１〜Ｑ４１）〜（Ｑ１４〜Ｑ４４）の各群の間に設定された切断線Ｘ１−Ｘ１線で１次切断し、電力増幅モジュール要素（Ｑ１１〜Ｑ４１）〜（Ｑ１４〜Ｑ４４）の群毎のバー状の集合体を得る。
【０１３７】
次に、電力増幅モジュール要素（Ｑ１１〜Ｑ４１）〜（Ｑ１４〜Ｑ４４）の群のそれぞれにおいて、電力増幅モジュール要素間の切断線Ｙ１ーＹ１線で切断することにより、図４〜図７に図示した電力増幅モジュールが得られる。切断には、ダイシングソーが用いられる。但し、Ｘ１若しくはＹ１の切断は逆の手順でもよい。
【０１３８】
【発明の効果】
以上述べたように、本発明によれば、次のような効果を得ることができる。
（ａ）基板平面積を縮小し得る電力増幅モジュール及びそのための基板を提供することができる。
（ｂ）放熱性に優れた電力増幅モジュール及びそのための基板を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る電力増幅モジュールが用いられるデジタル移動体通信機器（Ｗ−ＣＤＭＡ対応）における高周波回路部の構成を示すブロック図である。
【図２】本発明に係る電力増幅モジュールが用いられる電力増幅部ＰＷＡの詳細を示すブロック図である。
【図３】本発明に係る電力増幅モジュールの具体的な回路構成を示す回路図である。
【図４】本発明に係る電力増幅モジュールの構成を示す部分断面図である。
【図５】図４に示した電力増幅モジュールにおいて、カバーを取り除いた平面図である。
【図６】図４に示した電力増幅モジュールにおいて、基板の取り付け面を示す図である。
【図７】図４の７−７線に沿った断面図である。
【図８】図４に図示した電力増幅モジュールの使用状態を示す図である。
【図９】熱抵抗値特性を示すグラフである。
【図１０】本発明に係る電力増幅モジュール用基板の一例を示す平面図である。
【図１１】図１０の１１−１１線に沿った部分拡大断面図である。
【図１２】本発明に係る電力増幅モジュール要素集合体の一例を示す平面図である。
【図１３】図１２の１３−１３線に沿った部分拡大断面図である。
【図１４】従来の電力増幅モジュールの一例を示す部分断面図である。
【図１５】図１４の１５−１５線に沿った断面図である。
【符号の説明】
７　　　　　基板
２０　　　　半導体チップ
４１　　　　凹部
４３　　　　熱伝導膜
【図１】
2004014807.tif 000007
【図２】
2004014807.tif 000008
【図３】
2004014807.tif 000009
【図４】
2004014807.tif 000010
【図５】
2004014807.tif 000011
【図６】
2004014807.tif 000012
【図７】
2004014807.tif 000013
【図８】
2004014807.tif 000014
【図９】
2004014807.tif 000015
【図１０】
2004014807.tif 000016
【図１１】
2004014807.tif 000017
【図１２】
2004014807.tif 000018
【図１３】
2004014807.tif 000019
【図１４】
2004014807.tif 000020
【図１５】
2004014807.tif 000021