(57)【要約】【課題】強度的、熱的に信頼性の高い半導体モジュールを提供する。【解決手段】半導体モジュールは、半導体素子と、前記半導体素子に連絡する配線部材と前記配線部材に連絡する外部端子とを有する配線基板と、前記半導体素子の前記配線基板側面と反対側面に形成される第１の有機膜と、を有する半導体パッケージと、前記半導体パッケージが搭載される実装基板と、を有し、第１の前記半導体パッケージと第２の前記半導体パッケージとが積層され、前記第１の半導体パッケージの前記配線基板と前記第２の半導体パッケージの前記第１の有機膜との間に第２の有機膜を有する。【選択図】  図１
2004335624.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、前記半導体素子に連絡する配線部材と前記配線部材に連絡する外部端子とを有する配線基板と、前記半導体素子の前記配線基板側面と反対側面に形成される第１の有機膜と、を有する半導体パッケージと、
前記半導体パッケージが搭載される実装基板と、を有し、
第１の前記半導体パッケージと第２の前記半導体パッケージとが積層され、
前記第１の半導体パッケージの前記配線基板と前記第２の半導体パッケージの前記第１の有機膜との間及び前記実装基板と前記半導体パッケージとの間に第２の有機膜を有することを特徴とする半導体モジュール。
【請求項２】
半導体素子と、前記半導体素子に連絡する配線部材と前記配線部材に連絡する外部端子とを有する配線基板と、を有する半導体パッケージと、
前記半導体パッケージが搭載される実装基板と、を有し、
第１の前記半導体パッケージと第２の前記半導体パッケージとが積層され、
前記第１の半導体パッケージの前記配線基板と前記第２の半導体パッケージの前記半導体素子との間に第１の有機膜と第２の有機膜とを有することを特徴とする半導体モジュール。
【請求項３】
請求項１或いは２の何れかにおいて、半導体パッケージの前記配線基板には、前記外部端子に連絡する接続部材と同じ側に前記半導体素子を搭載されることを特徴とする半導体モジュール。
【請求項４】
請求項１から３の何れかにおいて、前記配線基板は２層以上の配線層を備えることを特徴とする半導体モジュール。
【請求項５】
請求項１から４の何れかにおいて、前記第１の有機膜と前記第２の有機膜の少なくとも一方は、エポキシ樹脂を含むことを特徴とする半導体モジュール。
【請求項６】
請求項１から５の何れかにおいて、前記外部端子ははんだ部材に連絡され、第１の半導体モジュールと第２の半導体モジュールとを連絡するはんだ部材の長さは前記半導体素子の厚さより大きいことを特徴とする半導体モジュール。
【請求項７】
半導体素子の一主面に、配線部材と前記配線部材に連絡する外部端子とを有する配線基板と前記一主面の反対側面に第１の有機膜を形成して半導体パッケージを形成する半導体パッケージ形成工程と、
実装基板に第１の半導体パッケージを設置し、前記第１の半導体パッケージの前記配線基板の上に第２の半導体パッケージを設置する実装工程と、を有し、
前記実装工程は前記第１の半導体パッケージの前記配線基板と前記第２の半導体パッケージの前記第１の有機膜との間及び前記実装基板と前記半導体パッケージとの間に第２の有機膜を形成する工程を有することを特徴とする半導体モジュールの製造方法。
【請求項８】
半導体素子と、前記半導体素子に連絡する配線部材と前記配線部材に連絡する外部端子とを有する配線基板と、前記半導体素子の前記配線基板側面と反対側面に形成される第１の有機膜と、を有する半導体パッケージと、
前記半導体パッケージが搭載される実装基板と、を有し、
第１の前記半導体パッケージと第２の前記半導体パッケージとが積層され、
前記第１の半導体パッケージの前記配線基板と前記第２の半導体パッケージの前記第１の有機膜との間に間隙を有することを特徴とする半導体モジュール。
【請求項９】
請求項８において、前記第１の半導体パッケージは前記実装基板に実装され、前記配線基板の前記実装基板側面に前記半導体素子が搭載されることを特徴とする半導体モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体モジュールに関するものである。
【０００２】
【従来の技術】
半導体メモリは、大型コンピュータ、パーソナルコンピュータ、携帯機器など様々な情報機器に使用されており、必要とされる容量は年々増加している。大容量化にともなって半導体メモリの実装面積は増大し、機器の小型化を阻害する要因となっている。そこで、半導体メモリを高密度に実装する技術が開発されてきた。限られた実装基板面積上に多くのパッケージを実装する技術として、実装基板上に複数のパッケージを積層して実装する技術が開発されている。
特開２００２−１７６１３５号公報、特開平８−２３６６９４号公報、特開２０００−２８６３８０号公報には、ペーストを介して半導体モジュールをスタックした構成が開示されている。
【特許文献１】
特開２００２−１７６１３５号公報
【特許文献２】
特開平８−２３６６９４号公報
【特許文献３】
特開２０００−２８６３８０号公報
【０００３】
【発明が解決しようとする課題】
しかし、高密度に実装したモジュールを形成する場合、半導体モジュールは外形寸法が小型化或いは高密度実装される。このため、半導体パッケージを実装基板上或いは他の半導体パッケージ上に実装する場合、全体として薄くしてモジュールを形成するのが好ましい。しかし、パッケージが薄い場合、曲げ剛性が小さくなるため、パッケージ組み立て時に反りが発生して、その後の実装工程や検査時に不具合が生じることを抑制する必要がある。
【０００４】
また、半導体素子を搭載した実装パッケージでは、搭載部の信頼性を確保しつつ、放熱性に優れる構造にすることが望まれる。
本発明は、これらの課題のうち少なくとも１つを解決するものである。
【０００５】
【課題を解決するための手段】
本願発明は、例えば、以下の形態を有することができる。
（１）複数の半導体パッケージが有機膜を介して積層される形態を有する半導体モジュールである。具体的には、半導体素子と、前記半導体素子に連絡する配線部材と前記配線部材に連絡する外部端子とを有する配線基板と、前記半導体素子の前記配線基板側面と反対側面に形成される第１の有機膜と、を有する半導体パッケージと、前記半導体パッケージが搭載される実装基板と、を有し、第１の前記半導体パッケージと第２の前記半導体パッケージとが積層され、前記第１の半導体パッケージの前記配線基板と前記第２の半導体パッケージの前記第１の有機膜との間に第２の有機膜を有することを特徴とする半導体モジュールである。
（２）前記（１）において、半導体パッケージの前記配線基板は、前記外部端子と同じ側に前記半導体素子を搭載されることを特徴とする半導体モジュールである。
（３）また、半導体素子と、前記半導体素子に連絡する配線部材と前記配線部材に連絡する外部端子とを有する配線基板と、を有する半導体パッケージと、前記半導体パッケージが搭載される実装基板と、を有し、第１の前記半導体パッケージと第２の前記半導体パッケージとが積層され、前記第１の半導体パッケージの前記配線基板と前記第２の半導体パッケージの前記半導体素子との間に第１の有機膜と第２の有機膜とを有することを特徴とする半導体モジュールであることができる。
なお、前記配線基板は２層以上の配線層を備えることが好ましい。
【０００６】
（４）なお、前記第１の有機膜を半導体パッケージ形成時に作成し、第２の有機膜をモジュール形成時に作成する。具体的には以下の工程を有する。
前記半導体素子の一主面に、配線部材と前記配線部材に連絡する外部端子とを有する配線基板と前記一主面の反対側面に第１の有機膜を形成して半導体パッケージを形成する半導体パッケージ形成工程と、実装基板に第１の半導体パッケージを設置し、前記第１の半導体パッケージの前記配線基板の上に第２の半導体パッケージを設置する実装工程と、を有し、前記実装工程は前記第１の半導体パッケージの前記配線基板と前記第２の半導体パッケージの前記第１の有機膜との間に第２の有機膜を形成する工程を有することを特徴とする。
【０００７】
実装前のパッケージ単体状態での反りの低減は、パッケージの半導体素子裏面に適切な物性値と厚さを持つ部材を配置することで抑制される。また、実装後の熱負荷に対する半導体素子の割れ防止とはんだ接合部の寿命確保は、半導体素子裏面に配置した部材を近接する実装基板に接合して半導体素子の曲げ変形を低減させることで抑制される。また、半導体素子裏面と実装基板を接着することで、放熱性も向上し、動作時の素子温度が低下する。
【０００８】
このように、本発明は、特に半導体パッケージの反り等を抑制して実装される構成にするので、モジュール内の応力集中部発生等を効果的に抑制することができる。
このため、パッケージ組み立て時に反りが発生して、その後の実装工程や検査時に不具合が生じることを抑制するができ、また、半導体素子を搭載した実装パッケージでは、搭載部の信頼性を確保しつつ、放熱性に優れる実装モジュールを提供できる。
【０００９】
また、実装後のモジュールに温度サイクル試験などの熱負荷を与えた場合、半導体素子と実装基板の線膨張係数差によって半導体素子に曲げ変形が生じて半導体素子の割れを生じるおそれがある。本発明では、半導体素子の裏面側に有機層を備えた半導体パッケージを積層した構成にして、隣接するパッケージ間における前記有機層と隣接するパッケージの基板とを連絡する部材を配置する構成にすることにより、実装前のパッケージ単体状態での反りの低減や、実装後の熱負荷に対する半導体素子の割れ抑制を図ることができる。
また、高密度に実装されたモジュールでは、半導体素子と実装基板の線膨張係数差による変形をはんだ接合部で吸収することになり、熱負荷に対するはんだ接合部寿命が厳しくなっても、はんだ寿命の確保に寄与でき、信頼性の高いモジュールを構成することができる。
さらに、高密度に実装されたメモリモジュールであっても、モジュールの放熱性を向上し、動作時の素子温度を低下させることができるので、動作時に素子の温度が上昇し、素子の誤動作や性能低下を抑制することができる。
【００１０】
【発明の実施の形態】
以下、本発明の実施例を説明する。
図１は、本発明を備えた半導体モジュールの第一の実施例を説明する図である。図１（ａ）は半導体モジュールの側面図、図１（ｂ）は半導体モジュールの平面図、図１（ｃ）は半導体モジュールの側面図のパッケージ近傍を拡大した図である。
本実施例では、ガラスエポキシ基板である実装基板１の片面に下段のパッケージ１１が実装され、さらに下段のパッケージ１１の外側に上段のパッケージ１２が実装されている。また、図には示していないが、実装基板１の反対側の面にも同様に下段のパッケージ１１と上段のパッケージ１２が配置されていることができる。すなわち、実装基板の厚さ方向に４つのパッケージが積層実装されている構造であることができる。実装基板１上には図１（ｂ）に示すようにパッケージ１１、１２を備えたパッケージが並列に複数配置されており、さらに、実装基板１上に半導体パッケージ１１、１２以外の搭載部品１３を実装することで高密度積層実装を実現している。上段のパッケージ１２は、熱伝導部材９を介して放熱板１０と接続していることが好ましい。ここで、放熱板１０には、熱伝導率の高いＣｕ合金が用いられている。放熱板１０にＳＵＳなどを用いることも可能であるが、Ｃｕと比較すると熱伝導率が低いため、モジュールの熱抵抗はＣｕと比較すると増加する。また、熱伝導部材９に縦弾性係数の低い弾性体を用いることで放熱板１０や上段のパッケージ１２との隙間を減らし、熱の伝わりを向上させると共に、放熱板１０に加わる外力が上段のパッケージ１２に伝わることを防止している。
【００１１】
下段のパッケージ１１と上段のパッケージ１２は同一の構造であることができる。その構造は以下の通りである。厚さ４０μｍ程度のポリイミドからなる絶縁体２と厚さ２０μｍ程度のＣｕからなる配線層３ならびに配線層４から構成されるテープ状の配線部材を備えた配線基板と半導体素子７が、厚さ５０μｍ程度のエラストマからなる接合部材６を介して接合されている。半導体素子には５１２ＭＢのＤＲＡＭが用いられており、平面寸法は１辺約１０ｍｍ、厚さは約１５０μｍである。
【００１２】
このように、半導体素子の厚さに対する長辺が６０倍以上程度の薄型で大型の素子を搭載するモジュールであることが本発明の実効を得る観点で好ましい。より好ましくは１００倍以上である。
【００１３】
配線部材には金属の配線層を２層持たせて特性インピーダンスを整合し、電気的なノイズを低減することで高速での信号伝送を可能としている。半導体素子７は絶縁体２と配線層３、４から成る配線部材や接合部材６よりも平面寸法や面積が小さく、半導体素子７の回路面が接合部材６に面する方向に配置されている。絶縁体２と配線層３、４から成る配線部材において、半導体素子７の外側で接合部材６が接合していない配線部材の端部近傍には、外部端子を備え、外部端子には直径約３００μｍのはんだボール５が配置されている。上記構造の半導体モジュールにおいて、それぞれの半導体パッケージ１１、１２の半導体素子７の裏面、各配線基板との反対側面、例えば実装基板１に近い面に厚さ約１００μｍの裏面部材８を配置している。実装基板１と下段のパッケージ１１、および下段のパッケージ１１と上段のパッケージ１２の接合をはんだボール５と裏面部材８を用いて行なっている例をここでは示している。ここで、はんだボール５は配線層３、４と接続されており、実装基板１と半導体パッケージ１１、１２との電気的な導通ははんだボール５を介して行われている。裏面部材８は実装基板１とは力学的に接続されているが、電気的な導通は取られていないものであることができる。また、はんだボール５の実装方向の長さは半導体素子７の厚さより大きい。
【００１４】
本実施例のように、下段のパッケージ１１と実装基板１、および下段のパッケージ１１と上段のパッケージ１２をはんだボール５とパッケージの裏面部材８の上に形成される接着層１４で接合している。裏面部材８や接着層は例えば、エポキシ系レジンのような有機膜を用いる。
【００１５】
このようにすることで、はんだボール５のみで接合する場合に比べて温度サイクル試験などの熱負荷に対するはんだ寿命向上と半導体素子７の割れ不良防止の効果が大きく、信頼性の高い半導体モジュールを提供することができる。また、半導体素子７の発熱による半導体素子７の温度上昇を低減することができるので、温度上昇による半導体素子の故障や誤作動、あるいは性能低下を防止した熱的にも信頼性の高い半導体モジュールを提供することができる。
下段のパッケージ１１と実装基板１、および下段のパッケージ１１と上段のパッケージ１２をはんだボール５と裏面部材８の上に形成した接着層１４を介して接合することで、はんだボール５のみで接合する場合に比べて熱負荷時のはんだ寿命が向上するメカニズムを以下に示す。図２に温度低下時の半導体モジュールの変形解析図を示す。
【００１６】
図２（ａ）が半導体パッケージと実装基板をはんだボールのみで接合した条件、図２（ｂ）が半導体パッケージと実装基板をはんだボールと裏面部材で接合した条件である。解析対象は、形状の対称性を考慮した全体の１／４モデルであり、変形は拡大して示している。なお、図２（ａ）において半導体素子７と実装基板１が重なっているのは変形を拡大して表示したためであり、実際には半導体素子７と実装基板１は重なることはない。図２（ａ）のはんだボールのみで接合した条件では、半導体素子７に曲げ変形が生じている。これは、実装基板１は半導体素子７よりも線膨張係数が大きく、温度低下時に生じる熱変形量の差を半導体素子７の曲げ変形によって吸収しているためである。本実施例の様に、実装基板上に複数の半導体パッケージを積層する場合、半導体パッケージを薄くする必要があるが、薄いほど曲げ剛性が低下して容易に曲げ変形する。
【００１７】
図２（ａ）に示すように半導体素子７が下に凸の曲げ変形をすると、曲げ変形をする半導体パッケージ１１と曲げ変形をほとんどしない実装基板１を接合しているはんだボール５には大きな塑性ひずみが発生する。はんだの低サイクル疲労寿命は温度サイクル毎の塑性ひずみ範囲の値に支配されることが知られており、塑性ひずみ範囲が大きいほど寿命は短くなる。したがって、半導体素子７の曲げ変形によってはんだボールに大きな塑性ひずみ範囲が生じることで、はんだ寿命が低下する。また、図２（ａ）に示すように半導体素子７が下に凸の曲げ変形をする場合、半導体素子裏面（図における下側の面）には引張り応力が生じ、半導体素子回路面（図における上側の面）には圧縮応力が生じる。半導体素子の曲げ変形が大きく、半導体素子裏面に生じる引張り応力が材料の持つ抗折強度以上発生すると半導体素子に割れが発生する。
【００１８】
これは外部端子が連絡された側の配線基板に半導体素子７設置されている構造において顕著となる。半導体素子７がスタックされているような薄側のモジュールにおいてはより顕著になる。
【００１９】
一方、図２（ｂ）のはんだボールと裏面部材で接合する条件では、半導体素子の裏面が裏面部材によって実装基板と接合されているため、半導体素子の曲げ変形を抑制することができる。したがって、半導体素子の裏面に大きな引張り応力が発生することはなく、半導体素子の割れが防止できる。また、半導体素子の曲げ変形によってはんだボールに生じる塑性ひずみ範囲が小さくなり、はんだ寿命が向上する。本実施例のように、半導体素子の曲げ変形を拘束した場合、半導体素子と実装基板の線膨張係数差による熱変形量の違いは、主に接合部材６のせん断変形と、絶縁体２の圧縮変形によって吸収される。本実施例では、接合部材６にエラストマを用い、絶縁体２にポリイミドを用いている。これらの材料は半導体素子７やはんだボールと比較して弾性係数が１／１０以下と小さく、これらの部材が変形することによって、はんだボールに加わる熱応力を低減している。以上の効果によって、はんだボールと裏面部材を用いて半導体パッケージと実装基板を接合することで、はんだ寿命の向上と、チップ割れ防止の効果が現われる。
【００２０】
なお、本実施例では配線部材にポリイミドからなる絶縁体２と銅配線を用いることが好ましいが、ガラスエポキシ基板やビルドアップ基板を用いることも可能である。ガラスエポキシ基板やビルドアップ基板はポリイミドと比較して縦弾性係数の大きい材料であるが、配線部材と実装基板の線膨張係数がほぼ等しくなることから、はんだ接合部に生じる塑性ひずみはポリイミドテープを用いた場合と同等以上に低減することも可能である。ただし、配線部材にガラスエポキシ基板を用いた場合、ポリイミドを用いた場合と比較して半導体モジュールが厚くなる。また、ガラスエポキシ基板はポリイミドテープよりも剛性が大きいため、反り低減のために半導体素子裏面に配置する裏面部材はポリイミドテープを用いる場合と比較して縦弾性係数や線膨張係数の大きい材料を用いる必要がある。
【００２１】
また、本実施例では、半導体素子７の裏面部材８は半導体素子７の裏面全面に配置され、さらに実装基板１にも全面接合されている。しかし、上記の効果は半導体素子７と実装基板を力学的に接合することで半導体素子７の曲げ変形を拘束すれば良い。そこで、半導体素子の裏面部材８を半導体素子７の裏面の角部近傍を含む一部にのみ配置しても、はんだ寿命向上や半導体素子の割れ防止の効果は表れる。ただし、半導体素子の角部の曲げ変形の拘束が弱い場合は、得られる効果も小さくなってしまう。
【００２２】
次に、放熱性能の向上について説明する。半導体素子で発生した熱は、主に実装基板表面と放熱板から空気中に放出される。このとき、半導体パッケージをはんだボールのみで実装する場合は、熱は空気中の伝導やふく射によって実装基板や放熱板に伝わるか、配線部材やはんだボールを経由して伝わる必要があるが、いずれも固体中を直接熱が伝導される場合と比較して熱の伝わりが悪いため、半導体モジュールの熱抵抗が増加する。一方、半導体パッケージをはんだボールと裏面部材で接合する場合は、半導体素子で発生した熱が裏面部材を介して実装基板や放熱板に伝導される。この場合、空気と比較して熱伝導率の大きい固体中を熱が直接伝導するため、半導体モジュールの熱抵抗が小さくなる。したがって、半導体素子の発熱量が同じであっても半導体素子の温度上昇は小さくなり、半導体素子の故障や誤作動、性能低下を防止できる。このことから、発熱量の大きな半導体素子の使用も可能である。なお、裏面部材８が半導体素子７の裏面全面ではなく一部にのみ配置されている場合であっても、裏面部材８が無い場合と比較してモジュールの熱抵抗は低減する。ただし、その効果は裏面部材８が半導体素子の裏面全面に配置されている場合よりは小さいものとなる。
【００２３】
次に、パッケージ単体の反り低減の効果について説明する。パッケージの反りは主に半導体素子７と絶縁体２や配線層３、４、接合部材６との線膨張係数差によって生じ、パッケージ単体の反り変形が大きいと実装時やパッケージ検査時などに不具合が生じることが懸念される。この半導体パッケージ単体の反りは、半導体素子の裏面に裏面部材８を配置することで低減することができる。
【００２４】
図３に、裏面部材が半導体パッケージの反りに及ぼす影響を模式的に示す。裏面部材がないとき、半導体パッケージは室温においてチップ裏面を凸とする反り変形が生じている。これは、各部材を接合する温度は室温よりも高く、その後の温度低下によって生じる各部材間の熱変形量の差が反りとして表れるからである。ここで、チップ裏面を凸とする反り変形を正、チップ裏面が凹となる反り変形を負と表す。したがって、裏面部材のないときには室温において正の反り変形が生じていることになる。チップ裏面に部材を配置すると、半導体パッケージの反りは減少する。これは、半導体素子と絶縁体２や配線３、４などによって生じる正の反り変形と、半導体素子と裏面部材によって生じる負の反り変形が打ち消しあうためである。ここで、裏面部材の縦弾性係数が大きいほどパッケージの反りは減少して反りは０となる。さらに裏面部材の縦弾性係数を大きくするとパッケージは逆の負の反り変形をする。また、裏面部材の線膨張係数が大きいほど小さい縦弾性係数で反りが０となる。このことから、パッケージの反りは、裏面部材の線膨張係数と縦弾性係数によって制御することができることが分かる。ところで、パッケージの反りには裏面部材の厚みも大きな影響を持ち、裏面部材が厚いほど線膨張係数、縦弾性係数ともに小さな値でパッケージの反りは０になる。しかし、裏面部材の厚みは半導体素子の厚みやはんだボールの高さなどによって従属的に決定されるため、図３では厚みを一定とした条件での関係を示した。また、半導体パッケージ単体の反りは０にする必要はなく、実装時や検査時などに問題を生じない範囲に反りが低減されるように、裏面部材を選定すれば良い。
【００２５】
これらのことから、本実施例の様に、半導体パッケージの半導体反り裏面に適切な物性値を持つ部材を配置して、裏面部材と実装基板を接合する構造とすることで、温度サイクル試験などの熱負荷に対するはんだ寿命の向上、チップ割れの防止、放熱性の向上、パッケージの反り低減といった課題を満足する信頼性の高い構造となる。
【００２６】
本実施例の様にエポキシ系レジンなどの裏面部材を反り抑制機構として備えたパッケージを積層して実装する場合、それぞれのパッケージの反りが低減されていることから、一の半導体パッケージの半導体素子と隣接するパッケージ或いは実装基板との間の間隔のばらつきを抑制することができるので、積層実装した後の裏面部材の厚さを均一にすることができる。半導体素子が動作することで発生する熱は、裏面部材を介して実装基板や放熱板に伝わり放熱される。そのため、実装後の裏面部材の厚さにばらつきがある場合、裏面部材の薄い箇所では半導体素子から実装基板や放熱板までの熱抵抗が小さくなるために発熱時の温度が下がるが、裏面部材の厚い箇所では逆に発熱時の温度が上昇する。そのため、半導体素子の温度分布が大きくなると共に、半導体素子の最高温度は裏面部材の厚さが均一の場合よりも高くなってしまう。したがって、本実施例の様にパッケージの反りを低減することで、半導体モジュール動作時の半導体素子の最高温度の上昇を低減する効果がある。
【００２７】
図４に、本発明の第１、第２、第３の実施例において半導体モジュールを構成する半導体パッケージの断面摸式図を示す。半導体パッケージの配線基板には、外部端子に連絡する接続部材（図でははんだ部材）と同じ側に半導体素子を搭載される形態を示している。スタックのための半導体パッケージの配線基板の外部端子は両側に配置されるが、はんだバンプ自体等のパッケージ−実装基板或いはパッケージ−パッケージ間を接続する部材と同じ側に半導体素子が搭載されている。
【００２８】
図４（ａ）は半導体素子７の裏面に裏面部材８を配置した実施例１で示した半導体パッケージである。図４（ｂ）は、本発明の実施例２で用いる半導体パッケージの断面摸式図である。半導体パッケージの裏面部材８以外は図４（ａ）で示した実施例１の半導体パッケージと同じ構造である。実施例１の半導体パッケージとの違いは、裏面部材８を用いず、モールド樹脂４１を用いて半導体素子７の裏面と側面をモールドしている点である。本発明の効果であるはんだ寿命の向上、チップ割れの防止、放熱性能の向上、パッケージ単体の反り低減といった効果は、チップ裏面にモールド樹脂４１を設けることでも達成することができる。ただしこの場合、パッケージの反りを低減させるためには、裏面部材を用いた場合と同様に適切な物性のモールド樹脂を用いる必要がある。図４（ｃ）は、本発明の実施例２で用いる半導体パッケージの断面摸式図である。実施例１で用いた半導体パッケージとの相違点は、実装基板との電気的な導通を取る手段にリードを用いている点である。チップ裏面を実装基板に接合する構造では、はんだ接合部に生じる熱応力は小さいため、リードによってパッケージと実装基板を接合した場合のはんだ接合部不良やリード切れなどの不良を防止することができる。また、図では示さないが、実施例２で示したように裏面部材８に代わって封止樹脂４１を用い、実施例３で示した様にパッケージと実装基板との電気的な導通にリードを用いることも勿論可能である。
【００２９】
図５に本実施例１、および実施例２において、半導体パッケージにおけるはんだボールの配置図を示す。はんだボールの数は、搭載される半導体素子などによって異なる。必要なはんだボールの数が少ない場合は、図５（ａ）のようにパッケージ端部に２列で配置することができる。また、必要なはんだボールの数が多く、２列に並べることが困難な場合は、図５（ｂ）に示す様に４列にはんだボールを並べることや３列に配置することができる。また、実装条件によっては、図５（ｃ）に示す様に２列ずつ左右に配置することもできる。本発明の様に、半導体素子と実装基板を裏面部材を介して接合する構造では、温度サイクル時に生じる半導体素子の曲げ変形は小さい。また、パッケージ単体の反りも軽減できるので、実装時や検査時にパッケージの平坦度が問題になることは少ない。したがって、はんだボールは強度的や熱的な信頼性を考慮することなく、自由に配置することが可能である。なお、図には、代表的なはんだボール配置を３点示したが、図示した３点以外にも先の説明のようにはんだボールは自由に配置することが可能である。この特長によって、半導体パッケージの外形寸法の自由度が高く高密度実装に適した構造であると共に、配線部材や実装基板での配線の取り回しのし易い構造と考えることができる。
【００３０】
図６に、実施例１に用いる半導体モジュールの製造方法を示す。はじめに、図６（ａ）〜（ｄ）を用いて、半導体パッケージの製造方法を示す。図６（ａ）に示すように絶縁体２の両面にエッチングにより作成した回路層３、４を配置し、半導体素子のバンプと接合する個所近傍の絶縁体２を取り除くことでインナーリード６１を設けたテープ状の配線部材に接合部材６を接合する。このとき、接合部材６も絶縁体２と同様に半導体素子のバンプと接合する個所近傍には設けない。なお、図では１つのパッケージについて示すが、複数のテープ状の配線部材をつなげておくことで、製造時の取り扱いを容易にすることができる。
【００３１】
次に図６（ｂ）に示す様に、半導体素子７を接合部材６と接合する。このとき、半導体素子７は回路面が接合部材６と接合し、半導体素子７のバンプ６２がインナーリード６１の下部に位置するように配置される。次に、ボンディングによって半導体素子のバンプと配線層を接合することで半導体素子と配線層の導通をとる。
【００３２】
次に、図６（ｃ）に示す様にボンディングした個所にエポキシ系レジンを流し込んでインナーワイヤ６１およびバンプ６２を封止すると共に、半導体素子の裏面にエポキシ系レジンを塗布することで裏面部材８を構成する。本実施例では、インナーワイヤやバンプの封止に用いるレジンと裏面部材のレジンには同一の材料を用いることで、一度の工程で封止と裏面部材の生成を同時に行うことができる。また、レジンの塗布は、レジンの硬化温度である１６０℃程度の温度条件下で行われるが、半導体素子と配線部材の封止と裏面部材の生成を同一工程で行うことで、レジン塗布後に室温まで温度降下するときに、半導体素子と配線部材の線膨張係数差で生じるパッケージの反り変形と、半導体素子と裏面部材の線膨張係数差で生じるパッケージの反り変形が互いに打ち消しあい、高温時から室温に至るすべての温度域においてパッケージの反りを低減することができる。
【００３３】
最後に図６（ｄ）に示すように、はんだボールを接合することでパッケージが完成する。このとき、配線層３にペーストはんだを塗布し、ペーストはんだを塗布した位置にはんだボール５を配置することで、はんだボール５はペーストはんだの粘性によって配線層３に付いた状態となる。その後、半導体パッケージをはんだの融点以上まで温度上昇し、その後室温まで温度降下することで、はんだボールは半導体パッケージに接合される。本実施例では、はんだ材料に鉛を含まない錫と銀と銅の化合物を用いているため、その融点を超える２５０℃程度まで温度上昇をしている。はんだボールを接合するための温度上昇、温度降下の工程においても、半導体素子と配線部材の線膨張係数差で生じるパッケージの反り変形と、半導体素子と裏面部材の線膨張係数差で生じるパッケージの反り変形が互いに打ち消しあうため、パッケージの反りは小さく、工程に不具合を生じることはない。さらに、複数の半導体パッケージのテープ状配線部材が繋がっている場合は、この段階で各個片に切断することで、半導体パッケージが完成する。
【００３４】
ここまで、第１の実施例である半導体モジュールを構成する半導体パッケージの製造方法を記したが、他の工程で製造された半導体パッケージであっても、本発明の特長を有する構造であれば、本発明の効果が得られることは言うまでもない。例えば、裏面部材としてエポキシ系レジンを塗布する代わりに、ダイボンディング用の樹脂シートを貼付けることで裏面部材を構成しても良い。ただし、裏面部材に樹脂シートを用いる場合は、レジンを塗布する場合と比べて裏面部材の厚みを均一にすることができる一方、シート貼付け工程が必要となる。また、配線部材としてポリイミドテープに代わってガラスエポキシ基板やビルドアップ基板を用いる場合には、半導体素子と配線部材との電気的導通をボンディングではなく金バンプ接合などを用いることが可能である。金バンプ接合を用いる場合には、接合部にアンダーフィル材料を充填することで接合部の信頼性を向上させ、そのアンダーフィル材料を半導体素子裏面にも塗布することで裏面部材を構成することができる。
【００３５】
実装基板側のパッケージと放熱板側のパッケージを連続して配置し、その後はんだ材料の融点以上まで温度上昇させた後に、室温まで温度降下することで実装基板と半導体の電気的導通をとってもよい。この場合半導体モジュールに加わる熱履歴は１回で済む。
次に、半導体モジュールの製造方法を示す。図６（ｅ）、（ｆ）を用いて第１の半導体モジュールの製造方法を、図６（ｇ）〜（ｉ）を用いて第２の半導体モジュールの製造方法を示す。第１の製造方法では、図６（ｇ）に示すように、はじめに実装基板側の半導体パッケージの裏面部材表面に接着層を設け、実装基板上に配置する。その後、はんだ材料の融点以上まで温度上昇させた後に室温まで温度降下することで、実装基板と半導体パッケージの電気的な導通をとると共に、裏面部材表面に設けた接着層が硬化して裏面部材と実装基板が力学的に接合される。次に、放熱板側の半導体パッケージの裏面部材表面に接着層を設けた後を実装基板側の半導体パッケージの上に配置して、はんだ材料の融点以上まで温度上昇することで、積層構造の半導体モジュールを構成する。半導体モジュールの製造工程において組み立て過程の半導体モジュールには複数の温度履歴が加わるが、それぞれの半導体パッケージの反りは裏面部材によって低減されているため、工程過程においてはんだボールの接合不良や裏面部材接着層のはがれなどの不良を防止することができる。また、半導体モジュールの半導体素子と実装基板の間には、裏面部材と接着層の２つの層が構成されることになる。
【００３６】
次に、第２の半導体モジュールの製造方法を示す。図６（ｇ）に示すように、はじめに実装基板側の半導体パッケージを実装基板上に配置する。このとき、第１の半導体モジュールの製造方法とは異なり、裏面部材表面に接着層は設けない。そして、はんだ材料の融点以上まで温度上昇させた後に室温まで温度降下することで、実装基板と半導体パッケージの電気的な導通をとる。次に、放熱板側の半導体パッケージを実装基板側の半導体パッケージの上に配置して、はんだ材料の融点以上まで温度上昇することで、実装基板上に２つの半導体パッケージを実装する。その後、実装基板と実装基板側パッケージの裏面部材との隙間と、実装基板側パッケージと放熱板側パッケージの裏面部材との隙間に、浸透性の高いアンダーフィル材料などを流し込み、アンダーフィル材料の硬化温度以上に昇温することで、半導体モジュールを構成する。第２の半導体モジュールの製造工程においても組み立て過程の半導体モジュールには様々な温度履歴が生じるが、それぞれの半導体パッケージの反りは裏面部材によって低減されているため、工程過程においてはんだボールの接合不良などの不良を防止することができる。第２の半導体モジュールの製造方法では、半導体モジュールの半導体素子と実装基板の間には、裏面部材とアンダーフィル材料の２つの層が構成されることになる。
実装基板側のパッケージと放熱板側のパッケージを連続して配置し、その後はんだ材料の融点以上まで温度上昇させた後に、室温まで温度降下することで実装基板と半導体の電気的導通をとってもよい。この場合半導体モジュールに加わる熱履歴は１回で済む。
【００３７】
第１の半導体モジュールの製造方法では、第２の半導体モジュールの製造方法と比べて、アンダーフィル材料の硬化工程を省略することができる。一方、第２の半導体モジュールの製造方法では、はんだボールの接合時に裏面部材と実装基板が接着されていないため、パッケージの搭載位置のずれをはんだの表面張力によって自動的に修正することができる。また、第１の製造方法では熱可塑性の接着剤を用いること、第２の製造方法ではリペア可能なアンダーフィル材料を用いることで、半導体モジュール製造後に実装基板から半導体パッケージを取り外したり、交換することが可能である。
なお、本製造工程は、様々考えられる本発明の実施例の１つの製造方法を示したものであり、他の工程で製造された半導体モジュールであっても、本発明の特長を有する構造であれば、本発明の効果が得られることは言うまでもない。
【００３８】
図７は、第４の実施例を示す半導体モジュールの断面摸式図である。本実施例では、実装基板片側に半導体パッケージを積層では無く、１つのパッケージが実装されている。本実施例では、実装基板上に実装される半導体パッケージの数は減少するが、半導体モジュールの厚さが小さくなるため、積層実装をした半導体モジュールよりも小さなスペースに設置することができる。逆に、より大きなスペースに設置することが可能で、大きな容量を必要とされる半導体モジュールでは、厚さ方向の寸法増加が許容される範囲で実装基板３段以上の積層構造とすることも可能である。
【００３９】
図８に、第５の実施例を示す半導体モジュールの断面摸式図を示す。本実施例では、半導体素子裏面に裏面部材を設けず、半導体素子を直接実装基板に樹脂８１を用いて接合している。なお、半導体素子と実装基板の接合には、アンダーフィル剤を用いている。裏面部材を設けないため半導体パッケージ単体の反り変形を低減する効果は見られないが、半導体パッケージを実装した後の半導体素子の曲げ変形は他の実施例と同様に低減することができるので、はんだ寿命の向上やチップ割れの防止には効果が表れる。また、半導体素子で発生した熱は樹脂８１を介して実装基板や放熱板に伝導されるため、樹脂８１を設けない場合と比べて放熱性能も向上する。すなわち、本実施例は、本発明が解決しようとする課題において、はんだ寿命の向上とチップ割れの防止、および放熱性能の向上を解決する実施例である。なお、本実施例において、半導体素子だけではなくはんだボール５までもアンダーフィル剤で覆えば、はんだ寿命はさらに向上する。
【００４０】
図９に、第６の実施例を示す半導体モジュールの断面摸式図を示す。本実施例では、実施例１と比較して、半導体裏面の裏面部材を実装基板に接合していない点が相違点である。本実施例では、半導体パッケージ単体の構造は実施例１と同様であり、半導体パッケージの反り変形低減の効果は表れる。しかし、実装後の半導体素子の曲げ変形ははんだボールのみで支えるため、はんだ寿命の向上やチップ割れ防止の効果は小さい。また、半導体素子で発生した熱は、空気層を介して実装基板や放熱板に伝導されるため、実施例１の様に空気層を介さない構造と比べれば放熱性能は低下する。ただし、裏面部の無い構造と比較すると、裏面部材の厚みによって空気層の厚みが薄くなっており、放熱性能は向上している。すなわち、本実施例は、本発明が解決しようとする課題において、半導体パッケージの反り低減、および放熱性能の向上を解決する実施例である。
【００４１】
図１０に、第７の実施例を示す半導体モジュールの断面摸式図を示す。本実施例では、半導体パッケージと実装基板の電気的な導通をリードによって行なっている。リードは実装基板とはんだで接合されている。本実施例では、半導体素子と実装基板が裏面部材によって接合されており、温度サイクルなどの熱負荷によってリードと実装基板のはんだ接合部に生じるひずみは軽減される。また、半導体素子と実装基板の線膨張係数差による熱変形量の違いはリード自体の変形によっても吸収されるため、はんだ接合部のひずみは小さくなり、はんだ寿命を確保することができる、また、半導体素子の裏面に部材を設けてるため、半導体パッケージの反りの低減、半導体素子割れの防止、放熱性能の向上の効果も表れる。すなわち、本実施例は、本発明が解決しようとする課題において、半導体パッケージの反り低減、はんだ寿命の向上、半導体素子割れの防止、および放熱性能の向上を解決する実施例である。
【００４２】
図１１に、第８の実施例を示す半導体モジュールの断面模式図を示す。本実施例では、第５の実施例と同様に半導体素子の裏面に裏面部材１０を配置しない。第５の実施例との相違点は、それぞれのパッケージの半導体素子が配線層３、４よりも上部に配置されている点である。また、実装基板側パッケージ１１と実装基板１の隙間および放熱板側パッケージと実装基板側パッケージの隙間にはアンダーフィル材１１１が充填されている。本実施例では、他の実施例と比較して半導体モジュールの厚みが半導体素子の厚みの分だけ増加してしまうが、その一方で実装基板側パッケージ１１と実装基板１の隙間が大きく確保されるためにアンダーフィル材の充填が容易になり、最も寿命が課題となる実装基板側パッケージと実装基板を接合しているはんだをより保護できるという利点がある。アンダーフィル材の充填が容易であるため、アンダーフィル材料には充填性には劣るが安価なレジンなどの材料を用いることが可能である。
【００４３】
図１２に、第９の実施例を示す半導体モジュールの断面模式図を示す。本実施例では、第８の実施例と同様にそれぞれのパッケージの半導体素子が配線層３、４よりも上部に配置されている。第８の実施例との相違点は、放熱板側パッケージと実装基板側パッケージの隙間にはアンダーフィル材を充填せず、放熱板側パッケージの半導体素子と放熱板を接合部材１２１を介して接合している点である。放熱板と半導体素子を接合することによって放熱板側パッケージの反り変形を拘束することで、空間の小さい放熱板側パッケージと実装基板側パッケージの隙間にアンダーフィル材を充填することなく放熱板側パッケージと実装基板側パッケージを接合しているはんだの信頼性を確保することができる。なお、接合部材１２１を配置した上で実施例９のように放熱板側パッケージと実装基板側パッケージの隙間にアンダーフィル材を充填することで、はんだの信頼性をさらに向上することができる。
【００４４】
また、これまで図を用いて示した実施例では放熱板１０および熱伝導部材９を設けているが、半導体素子の発熱量が小さく半導体素子の温度上昇が問題とならない場合や、冷却に適した環境下で用いられる場合には、熱伝導部材を設けないことや、放熱板と熱伝導部材をともに設けないことも可能である。この場合、半導体モジュールは放熱板を設けたものよりも薄くすることができる。
【００４５】
以上、本発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００４６】
【発明の効果】
本発明により、モジュール内の応力集中部発生等を効果的に抑制することができ、搭載部の信頼性を確保しつつ、放熱性に優れる実装モジュールを提供できる。
【図面の簡単な説明】
【図１】図１は本発明を備えた半導体モジュールの第一の実施例を説明する図である。
【図２】図２は本発明の効果を説明する半導体モジュールの変形図である。
【図３】図３は本発明の効果を模式的に説明した図である。
【図４】図４は本発明を備えた半導体モジュールの第一、二、三に用いられる半導体パッケージを説明する図である。
【図５】図５は本発明を備えた半導体パッケージを説明する図である。
【図６】図６は本発明を備えた半導体パッケージの製造方法を説明する図である。
【図７】図７は本発明の第四の実施例を説明する図である。
【図８】図８は本発明の第五の実施例を説明する図である。
【図９】図９は本発明の第六の実施例を説明する図である。
【図１０】図１０は本発明の第七の実施例を説明する図である。
【図１１】図１１は本発明の第八の実施例を説明する図である。
【図１２】図１２は本発明の第九の実施例を説明する図である。
【符号の説明】
１…実装基板、２…弾性体、３…配線層、４…配線層、５…はんだボール、６…半導体素子と配線層の接合部材、７…半導体素子、８…裏面部材、９…熱伝導部材、１０…放熱板、１１…実装基板側パッケージ、１２…放熱板側パッケージ、１３…半導体パッケージ１１、１２以外の搭載部品、１３、搭載部品、４１…封止樹脂、４２…アウターリード、６１…インナーリード、６２…バンプ、６３…ポッティング樹脂、８１…アンダーフィル材、１０１…ペーストはんだ接合部、１１１…アンダーフィル材、１２１…接合部材
【図１】
2004335624.tif 000003
【図２】
2004335624.tif 000004
【図３】
2004335624.tif 000005
【図４】
2004335624.tif 000006
【図５】
2004335624.tif 000007
【図６】
2004335624.tif 000008
【図７】
2004335624.tif 000009
【図８】
2004335624.tif 000010
【図９】
2004335624.tif 000011
【図１０】
2004335624.tif 000012
【図１１】
2004335624.tif 000013
【図１２】
2004335624.tif 000014