(57)【要約】【課題】ＦＥＴの開閉のみでＲＦ信号を遮断しようとすると、高周波領域においては、ＯＮ時の経路ロスが大きくなり、またＯＦＦ時に十分なアイソレーションを確保できなくなる。【解決手段】高周波伝送経路１３とＧＮＤとの間にシャント回路を有する高周波回路において、能動素子１４，１５およびインピーダンス素子（Ｌ１，Ｌ２，Ｃ）を含む例えば２つのシャント経路１１，１２を有し、これらシャント回路１１，１２が、各々の能動素子１４，１５のＯＮ時にインピーダンス素子（Ｌ１，Ｃ）による並列共振回路を、ＯＦＦ時にインピーダンス素子（Ｃ，Ｌ２）による直列共振回路をそれぞれ形成するようにする。【選択図】　　　　図１
2004072362.tif 000002
【特許請求の範囲】
【請求項１】
高周波伝送経路とグランドとの間に、能動素子およびインピーダンス素子を含む複数のシャント経路を有し、
前記複数のシャント回路が、各々の前記能動素子のＯＮ時に前記インピーダンス素子による並列共振回路を、ＯＦＦ時に前記インピーダンス素子による直列共振回路をそれぞれ形成する
ことを特徴とする高周波回路。
【請求項２】
前記能動素子が電界効果トランジスタである
ことを特徴とする請求項１記載の高周波回路。
【請求項３】
前記電界効果トランジスタがガリウム・ヒ素系材料からなる
ことを特徴とする請求項２記載の高周波回路。
【請求項４】
前記複数のシャント経路が同一基板上に作成されている
ことを特徴とする請求項１記載の高周波回路。
【請求項５】
前記複数のシャント経路を形成するインダクタが、ＩＣ化の際のボンディング・ワイヤのインダクタンス成分で代用されている
ことを特徴とする請求項１記載の高周波回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波伝送経路とグランドとの間に能動素子を含むシャント経路を有する高周波回路に関し、特にＡＳＫ変調器やＳＰＳＴスイッチとして用いて好適な高周波回路に関する。
【０００２】
【従来の技術】
ＡＳＫ（ａｍｐｌｉｔｕｄｅ　ｓｈｉｆｔ　ｋｅｙｉｎｇ；振幅偏移変調）変調器などの主な高周波回路では、高周波伝送経路と当該高周波伝送経路からグランド（ＧＮＤ）に対する経路、即ちシャント（ｓｈｕｎｔ）経路とにＦＥＴ（電荷効果トランジスタ）等の能動素子をそれぞれ配置し、これら経路の各能動素子を互い違いに開閉することでスイッチング動作を行っている。
【０００３】
図１２に、従来の高周波回路の基本的な構成例を示す。同図において、高周波伝送経路１０１側にはＦＥＴＱ１０１が配置されている。シャント経路１０２側においては、キャパシタＣ１０１、ＦＥＴＱ１０２およびキャパシタＣ１０２が高周波伝送経路１０１とグランドとの間に直列に接続されている。ＦＥＴＱ１０１，Ｑ１０２は、各ゲートに互いに逆相の制御信号Ａ，ＡＸがそれぞれ印加されることにより、交互にＯＮ（閉）／ＯＦＦ（開）動作を行う。
【０００４】
ところで、ＡＳＫ変調はＲＦ（高周波）信号の振幅の大小で変調する方式であり、ＳＰＳＴ（Ｓｉｎｇｌｅ　Ｐｏｌｅ　Ｓｉｎｇｌｅ　Ｔｈｒｏｗ；単極単投）スイッチと同じ構成にて機能を果たすことができる。
【０００５】
しかしながら、伝送する周波数が数ＧＨｚ以上、特にＥＴＣ（Ｅｌｅｃｔｒｏｎｉｃ　ＴｏｌｌＣｏｌｌｅｃｔｉｏｎｓ；自動料金収受）システムやワイヤレスホームネットワーク等で用いられる５〜６ＧＨｚになると、ＦＥＴのＯＦＦ容量に起因してＯＮ時の経路ロスが大きくなったり、ＯＦＦ時のアイソレーションが不十分になるという問題が生じている。ここで、ＦＥＴのＯＦＦ容量とは、ＦＥＴがＯＦＦ状態になった際のドレイン・ソース間に現れる容量成分のことを言う。
【０００６】
このＦＥＴのＯＦＦ容量をＣｏｆｆとすると、ＦＥＴのインピーダンスＺは、
Ｚ＝１／ｊωＣｏｆｆ，ω＝２πｆ　　　　　　　……（１）
となる。（１）式から明らかなように、周波数ｆに反比例して抵抗成分｜Ｚ｜が小さくなることがわかる。
【０００７】
図１３に、高周波伝送経路１０１がＯＮ（Ｑ１０１がＯＮ）、シャント経路１０２がＯＦＦ（Ｑ１０２がＯＦＦ）になったときの等価回路を示す。ここで、ＯＦＦ容量ＣｏｆｆがＤＣカット用のキャパシタＣ１０１，Ｃ１０２の容量に比べて十分小さく、ＦＥＴＱ１０１のＯＮ抵抗Ｒｏｎが数Ω程度なので、図１３の回路特性は、ＯＦＦ容量Ｃｏｆｆによる電力リークで支配的に決定される。逆に、高周波伝送経路がＯＦＦ、シャント経路１０２がＯＮのときは、高周波伝送経路１０１のＦＥＴＱ１０１がＯＦＦ容量Ｃｏｆｆを持ち、電力をリークする。
【０００８】
【発明が解決しようとする課題】
このように、ＦＥＴの開閉のみでＲＦ信号を遮断しようとすると、特に透過特性において高周波帯では本質的に困難になってくることがわかる。すなわち、高周波領域においては、ＯＮ時の経路ロスが大きくなり、またＯＦＦ時に十分なアイソレーションを確保できなくなる。能動素子として、ＦＥＴではなく、ＰＩＮ（ｐｏｓｉｔｉｖｅ　ｉｎｔｒｉｎｓｉｃ　ｎｅｇａｔｉｖｅ）ダイオードを用いた回路構成の場合にも同様の問題が発生する。
【０００９】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、高周波領域においても経路ロスを低減し、十分なアイソレーションを確保することが可能な高周波回路を提供することにある。
【００１０】
【課題を解決するための手段】
本発明による高周波回路は、高周波伝送経路とグランドとの間に、能動素子およびインピーダンス素子を含む複数のシャント経路を有し、これら複数のシャント回路が、各々の能動素子のＯＮ時に前記インピーダンス素子による並列共振回路を、ＯＦＦ時に前記インピーダンス素子による直列共振回路をそれぞれ形成する構成となっている。
【００１１】
上記構成の高周波回路において、各々の能動素子がＯＮのとき、これら能動素子は等価的にＯＮ抵抗とみなされ、当該ＯＮ抵抗が十分小さいため、ショートとみなすことができる。したがって、複数のシャント回路は、能動素子がＯＮ状態にあるときに、等価的にインピーダンス素子による並列共振回路を形成する。この並列共振回路では、共振周波数を使用周波数に合わせることで、シャント回路方向（以下、シャント方向と記す）を高抵抗化し、高調波伝送経路方向（以下、スルー方向と記す）に対して低ロスな透過特性が得られる。一方、各々の能動素子がＯＦＦのとき、能動素子のＯＦＦ容量が十分小さいものとすると、複数のシャント回路は等価的にインピーダンス素子による直列共振回路を形成する。この直列共振回路では、共振周波数を使用周波数に合わせることで、シャント方向を低抵抗化し、スルー方向の透過電力を低下させることができる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は、本発明の一実施形態に係る高周波回路の構成例を示す回路図である。
【００１３】
図１から明らかなように、本実施形態に係る高周波回路は、能動素子およびインピーダンス素子を持つ複数、例えば２つのシャント回路１１，１２からなり、これらシャント回路１１，１２が同一基板上に作成された構成となっている。一方のシャント回路１１は、高周波伝送経路１３とグランドとの間に直列に接続された能動素子１４およびインダクタＬ１を有する構成となっている。他方のシャント回路１２は、高周波伝送経路１３とのグランドとの間に直列に接続されたキャパシタＣおよびインダクタＬ２と、インダクタＬ２に対して並列に接続された能動素子１５とを有する構成となっている。
【００１４】
この高周波回路において、能動素子１４，１５は、共通の制御信号ＡによってＯＮ／ＯＦＦ制御される。これにより、制御信号Ａの伝送は１本の制御線で済むため、回路構成の簡略化を図ることができる。能動素子１４，１５のＯＮ／ＯＦＦでシャント経路１１，１２のインピーダンスを変更することにより、回路全体のＯＮ／ＯＦＦ状態の切り替えが行われる。能動素子１４，１５としては、ＦＥＴやＰＩＮダイオード等を用いることができる。
【００１５】
以下に、具体的な回路動作について説明する。
【００１６】
図２に示すように、能動素子１４，１５がＯＮ（低抵抗＝Ｒｏｎ状態）のとき本高周波回路はＯＮ状態となる。このとき、能動素子１４，１５は等価的にＯＮ抵抗Ｒｏｎとみなされる。このＯＮ抵抗Ｒｏｎは十分小さく、ショートとみなすることができる。したがって、ＯＮ状態にあるときの本高周波回路は、図３に示すように、等価的にインダクタＬ１とキャパシタＣの並列共振回路となる。
【００１７】
ここで、並列共振回路のインピーダンスＺｏｎは、
Ｚｏｎ＝１／Ｙｏｎ，Ｙｏｎ＝１／ｊωＬ１＋ｊωＣ
∴Ｚｏｎ＝ｊωＬ１／（１−ω２　Ｌ１Ｃ）　　　　　…（２）
となる。したがって、インダクタＬ１およびキャパシタＣの各値を、使用周波数で共振点（Ｚｏｎ＝無限大）となるように、即ち
ω２　＝１／Ｌ１Ｃ　　　　　　　　　　　　　　　……（３）
を満足するような素子定数を選択することにより、シャント方向を高抵抗化し、スルー方向（高周波伝送経路）の透過効率を向上させることができる。
【００１８】
このように、本実施形態に係る高周波回路では、共振周波数を使用周波数に合わせることで、シャント方向を高抵抗化し、スルー方向に対して低ロスな透過特性を実現することができる。
【００１９】
一方、図４に示すように、能動素子１４，１５がＯＦＦ（高抵抗＝Ｃｏｆｆ状態）のとき本高周波回路はＯＦＦ状態になる。ここで、インダクタＬ１を含むシャント経路１１のインピーダンスＺ１は、
Ｚ１＝ｊωＬ１＋１／ｊωＣｏｆｆ　　　　　　　……（４）
となり、ＯＦＦ容量Ｃｏｆｆが十分に小さいとき、インピーダンスＺ１が無限大となるので、このシャント経路１１は無視できる。
【００２０】
また、インダクタＬ２とＯＦＦ容量Ｃｏｆｆで構成される並列回路のアドミッタンスＹ２（Ｙ＝１／Ｚ）とすると、
Ｙ２＝１／ｊωＬ２＋ｊωＣｏｆｆ
となる。また、この並列回路を含むシャント回路１２のインピーダンスＺ２は、
2004072362.tif 000003
であり、ＯＦＦ容量Ｃｏｆｆが十分に小さいとき、アドミッタンスＹ２としてはインダクタＬ２の成分のみとなり、回路としては等価的に、図５に示すように、インダクタＬ２とキャパシタＣの直列共振回路となる。
【００２１】
この直列共振回路の共振周波数は、（５）式において、Ｚ２＝０とすると、
ω２　＝１／Ｌ２Ｃ　　　　　　　　　　　　　　　……（６）
であり、これを使用周波数に合わせることにより、シャント方向を低抵抗化し、スルー方向の透過電力を低下させることができ、本高周波回路のＯＦＦ状態を実現できる。
【００２２】
しかしながら、周波数が数ＧＨｚ以上と高くなると、ＯＦＦ容量Ｃｏｆｆの影響（正確にはωＣｏｆｆ積）が無視できないので、理想的なインダクタＬ２とキャパシタＣの直列共振とはならない。したがって、回路全体のインピーダンスＺｏｆｆについては、
Ｚｏｆｆ＝１／Ｙｏｆｆ，Ｙｏｆｆ＝１／Ｚ１＋１／Ｚ２……（７）
を解いて共振点を求めることになる。
【００２３】
（３）式を（５）式に用いると、
Ｚｏｆｆ＝ｊωＬ１（Ｃ−Ｃｏｆｆ）・（Ｌ１−Ｌ２−Ｌ２Ｃｏｆｆ／Ｃ）／（２Ｌ２Ｃｏｆｆ−Ｌ１Ｃ）　　…（８）
と変形できるので、Ｚｏｆｆ＝０となるためには、
Ｌ１／Ｌ２−１＝Ｃｏｆｆ／Ｃ　　　　　　　　……（９）
を満足するような素子定数を用いることとなる。
【００２４】
上述したように、高周波伝送経路１３とグランドとの間にシャント回路を有する高周波回路において、能動素子１４，１５およびインピーダンス素子（Ｌ１，Ｌ２，Ｃ）を含む複数、例えば２つのシャント経路１１，１２を有し、これらシャント回路１１，１２が、各々の能動素子１４，１５のＯＮ時にインピーダンス素子（Ｌ１，Ｃ）による並列共振回路を、ＯＦＦ時にインピーダンス素子（Ｃ，Ｌ２）による直列共振回路をそれぞれ形成するようにしたことで、ＯＮ時には使用する周波数において低ロスな透過特性を得ることができ、またＯＦＦ時にはシャント方向を低抵抗化し、スルー方向の透過電力を低下させることができる。
【００２５】
［具体例］
図６は、本実施形態の具体的な回路例を示す回路図であり、図中、図１と同等部分には同一符号を付して示している。本具体例では、能動素子１４，１５として、高周波の処理に用いて最適な例えばＧａＡｓ（ガリウム・ヒ素）系材料からなるＦＥＴを用いている。
【００２６】
図６において、一方のシャント回路１１′は、高周波伝送経路１３とのグランドとの間に、キャパシタＣ１、ＦＥＴＱ１、キャパシタＣ２およびインダクタＬ１が直列に接続された構成となっている。他方のシャント回路１２′は、高周波伝送経路１３とのグランドとの間に、キャパシタＣおよびインダクタＬ２が直列に接続されるとともに、キャパシタＣ３、ＦＥＴＱ２、キャパシタＣ４およびインダクタＬ３の直列接続回路がインダクタＬ２に対して並列に接続された構成となっている。
【００２７】
上記具体例に係る高周波回路では、ＦＥＴＱ１，Ｑ２にバイアスを印加するためＤＣカット用にキャパシタＣ１，Ｃ２，Ｃ３，Ｃ４を挿入し、またＩＣ化した際のボンディング・ワイヤのインダクタンスを考慮してインダクタＬ３を追加した構成となっている。この具体例に係る高周波回路において、一例として、使用周波数を５ＧＨｚとし、各素子定数としてＣ＝０．９５ｐＦ、Ｃ１，Ｃ２＝６ｐＦ、Ｃ３，Ｃ４＝１０ｐＦ、Ｃｏｆｆ＝０．４ｐＦ、Ｌ１＝１．１ｎＦ、Ｌ２＝０．７ｎＦ、Ｌ３＝０．４ｎＦを用いた場合のシミュレーション結果を図７に示す。
【００２８】
図７のシミュレーション結果から明らかなように、本具体例に係る高周波回路においては、ＯＮ時にはロスが約０．５ｄＢ程度であり、ＯＦＦ時には２０ｄＢのアイソレーションが確保されていることがわかる。
【００２９】
比較として、従来例に係る図８に示す回路を用いた場合のシミュレーション結果を図９に示す。図８に示す回路は、図１２に示す従来回路を高周波用に修正した回路である。ここでは、各回路定数としてＣ１０１，Ｃ１０２＝３ｐＦ、Ｌ１０４＝０．７ｎＦ、Ｃｏｆｆ＝０．４ｐＦを用いている。図９のシミュレーション結果から明らかなように、ＯＦＦ時のアイソレーションは２１ｄＢあるが、ＯＮ時のロスが約２ｄＢと大きな値となっている。
【００３０】
この比較結果から明らかなように、本具体例に係る高周波回路は、従来例に係る高周波回路に比べて、ＯＦＦ時のアイソレーションについては同程度であるものの、ＯＮ時のロスについては高周波領域において約１．５ｄＢ程度低減できていることがわかる。
【００３１】
また、図１に示す回路例において、インダクタＬ１，Ｌ２の全部または一部をボンディング・ワイヤのインダクタンス成分で代用することにより、ＩＣ上の素子面積を低減することができる。一例として、ワイヤ１本のインダクタンス成分は０．７ｎＦ、２本並列にワイヤを打った場合で０．４ｎＦなので、図６に示す回路例では、インダクタＬ２，Ｌ３についてはワイヤのインダクタンス成分で代用し、インダクタＬ１として０．４ｎＦ分のインダクタをＩＣに内蔵させるだけで済むため、ＩＣ上の素子面積を低減できる。
【００３２】
［変形例］
なお、上記実施形態では、インダクタＬ１，Ｌ２をそれぞれ含む２本のシャント経路１１，１２を持つ場合を例に挙げて説明したが、これに限られるものではなく、図１０に示すように、キャパシタＣ１，Ｃ２をそれぞれ含む２本のシャント経路を同時に切り替えるようにしても同様の効果を得ることができ、また３本以上のシャント経路を持つ回路構成とすることも可能である。
【００３３】
［適用例］
以上説明した本実施形態あるいはその変形例に係る高周波回路は、ＡＳＫ変調器やＳＰＳＴスイッチ等として用いることができる。また、本実施形態あるいはその変形例に係る高周波回路を複数配置することで、ＳＰＳＴスイッチ等の多ポートスイッチに応用することも可能である。この多ポートスイッチの具体的な回路例を図１１に示す。
【００３４】
図１１において、高周波伝送経路１３は、分岐点Ｂで２系統Ａ，Ｂに分岐されている。この２系統の高周波伝送経路１３Ａ，１３Ｂには、λ／４だけ位相をずらすためのストリップライン等の位相変換装置２１，２２が挿入されている。この位相変換装置２１，２２は、片側のポートがショートした際にＲＦの分岐点Ｂの振幅が低下しないようにするために挿入されたものである。
【００３５】
２系統の高周波伝送経路１３Ａ，１３Ｂとグランドとの間には、図１に示すシャント経路１１，１２が、Ａ系統のシャント経路１１Ａ，１２ＡおよびＢ系統のシャント経路１１Ｂ，１２Ｂとして配置されている。ただし、Ａ系統のシャント経路１１Ａ，１２Ａの能動スイッチ１４Ａ，１５Ａが制御信号ＡによってＯＮ／ＯＦＦ制御されるのに対して、Ｂ系統のシャント経路１１Ｂ，１２Ｂの能動スイッチ１４Ｂ，１５Ｂが制御信号Ａと逆相の制御信号ＡＸによってＯＮ／ＯＦＦ制御される。
【００３６】
なお、本適用例では、ＳＰＳＴスイッチ等の多ポートスイッチに適用した場合を例に挙げて説明したが、この適用例に限られるものではなく、ＡＳＫ変調器などにも同様に適用可能である。
【００３７】
【発明の効果】
以上説明したように、本発明によれば、高周波伝送経路とグランドとの間に、能動素子およびインピーダンス素子を含む複数のシャント経路を有し、これら複数のシャント回路が、各々の能動素子のＯＮ時にインピーダンス素子による並列共振回路を、ＯＦＦ時にインピーダンス素子による直列共振回路をそれぞれ形成するようにしたことで、高周波領域においても経路ロスを低減し、十分なアイソレーションを確保することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る高周波回路の構成例を示す回路図である。
【図２】能動素子がＯＮ時に当該能動素子をＯＮ抵抗で表した回路図である。
【図３】能動素子がＯＮ時に形成される並列共振回路を示す等価回路図である。
【図４】能動素子がＯＦＦ時に当該能動素子をＯＦＦ抵抗で表した回路図である。
【図５】能動素子がＯＦＦ時に形成される直列共振回路を示す等価回路図である。
【図６】本発明の一実施形態の具体例に係る高周波回路を示す回路図である。
【図７】具体例に係る高周波回路のシミュレーション結果を示す図である。
【図８】シミュレーション結果の比較として、従来例に係る高周波回路を高周波用に修正した回路図である。
【図９】従来例に係る高周波回路のシミュレーション結果を示す図である。
【図１０】本発明の一実施形態の変形例に係る高周波回路の構成例を示す回路図である。
【図１１】本発明の適用例に係る多ポートスイッチの回路例を示す回路図である。
【図１２】従来例に係る高周波回路の構成例を示す回路図である。
【図１３】従来例に係る高周波回路のＯＮ時の等価回路図である。
【符号の説明】
１１，１１′，１１Ａ，１１Ｂ，１２，１２′，１２Ａ，１２Ｂ…シャント経路、１３，１３Ａ，１３Ｂ…高周波伝送経路、１４，１４Ａ，１４Ｂ，１５，１５Ａ，１５Ｂ…能動素子、Ｑ１，Ｑ２…ＦＥＴ（電界効果トランジスタ）
【図１】
2004072362.tif 000004
【図２】
2004072362.tif 000005
【図３】
2004072362.tif 000006
【図４】
2004072362.tif 000007
【図５】
2004072362.tif 000008
【図６】
2004072362.tif 000009
【図７】
2004072362.tif 000010
【図８】
2004072362.tif 000011
【図９】
2004072362.tif 000012
【図１０】
2004072362.tif 000013
【図１１】
2004072362.tif 000014
【図１２】
2004072362.tif 000015
【図１３】
2004072362.tif 000016