(57)【要約】【課題】電力消費の低減を図ることができる電気光学装置を提供する。【解決手段】有機ＥＬディスプレイには各走査線Ｙ１〜Ｙｎと各データ線との交差部にそれぞれ画素回路２０（２０Ｒ，２０Ｇ，２０Ｂ）が設けられている。有機ＥＬディスプレイにはシフトレジスタ１２ａとデコーダ回路１３ａを備えている。シフトレジスタ１２ａはクロック信号ＣＬＫ１，ＣＬＫ２に応答して各走査線を順番に選択する。デコーダ回路１３ａはアドレス信号ＡＤｎを入力し、アドレス信号ＡＤｎに基づいて各走査線のいずれか一つを適宜に選択する。そして、動画表示をするときには、シフトレジスタ１２ａを使用して、走査線を順番に選択して行く。一方、静止画表示中であって静止画の一部を表示変更するときには、デコーダ回路１３ａを使用して、表示変更に関係する走査線を指定する。【選択図】　　　図２
2004062161.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、
前記各走査線に対して交差するように配線された複数のデータ線と、
前記各走査線と前記各データ線との交差部に対応してそれぞれ設けられた電子回路と、を備えた電気光学装置であって、
クロック信号に応答して前記各走査線を順番に選択するためのシフトレジスタと、
デジタルコード信号を入力し、そのデジタルコード信号に基づいて前記各走査線のいずれか一つを適宜に選択するためのデコーダと、
を備えたことを特徴とする電気光学装置。
【請求項２】
請求項１に記載の電気光学装置において、
前記シフトレジスタと前記デコーダは、いずれか一方が動作状態にある時には、他方が休止状態となる制御信号が入力されることを特徴とする電気光学装置。
【請求項３】
請求項１又は２に記載の電気光学装置において、
前記デコーダは、少なくとも静止画表示中に動作状態にあり、その静止画の一部を変更表示を行なう時にその変更表示箇所の電子回路が接続された走査線を指定するためのアドレス信号に基づいてその走査線を選択することを特徴とする電気光学装置。
【請求項４】
請求項１〜３のいずれか１つに記載の電気光学装置において、
前記各電子回路には、メモリ回路を備えたことを特徴とする電気光学装置。
【請求項５】
複数の走査線と、
前記各走査線に対して交差するように配線された複数のデータ線と、
前記各走査線と前記各データ線との交差部に対応してそれぞれ設けられた電子回路と、を備えた電気光学装置の駆動方法であって、
クロック信号に応答して前記各走査線を順番に選択するためのシフトレジスタと、
デジタルコード信号を入力し、そのデジタルコード信号に基づいて前記各走査線のいずれか一つを適宜に選択するためのデコーダと
を設け、
少なくとも動画表示のために各電子回路を駆動させるときには、前記シフトレジスタを使用し、
少なくとも静止画表示中であって静止画の一部を表示変更するために変更表示箇所の電子回路を駆動するときに、前記デコーダを使用するようにしたことを特徴とする電気光学装置の駆動方法。
【請求項６】
複数の走査線と、
前記各走査線に対して交差するように配線された複数のデータ線と、
前記各走査線と前記各データ線との交差部に対応してそれぞれ設けられた電子回路と
を備えた電気光学装置の走査線選択方法であって、
クロック信号に応答して前記各走査線を順番に選択するためのシフトレジスタと、
デジタルコード信号を入力し、そのデジタルコード信号に基づいて前記各走査線のいずれか一つを適宜選択するためのデコーダと
を設け、
前記シフトレジスタで一つの走査線を選択する時、その選択する走査線をシフトレジスタと前記デコーダとで選択させるようにしたことを特徴とする電気光学装置の走査線選択方法。
【請求項７】
請求項６に記載の電気光学装置の走査線選択方法において、シフトレジスタとデコーダは、各走査線を挟んで相対向する位置に配置されたことを特徴とする電気光学装置の走査線選択方法。
【請求項８】
請求項１〜４のいずれか１つに記載の電気光学装置を実装した電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電気光学装置、電気光学装置の駆動方法、電気光学装置の走査線選択方法及び電子機器に関する。
【０００２】
【従来の技術】
従来、電気光学装置として例えば有機ＥＬ表示装置がある。この有機ＥＬ表示装置は、画質の良さから携帯電話、ＰＤＡ、ノートパソコン等の携帯電子機器の表示装置として注目されている。
【０００３】
図７には、有機ＥＬ表示装置の要部の基本的な電気ブロック回路を示す。図７においては、表示パネル部５１には、複数の走査線Ｙ１〜Ｙｎ（ｎは整数）とデータ線Ｘ１〜Ｘｍ（ｍは整数）の各交差部にそれぞれ有機ＥＬ素子を含む画素回路５２が設けられている（例えば、特許文献１を参照）。
【０００４】
各データＸ１〜Ｘｍはデータ線駆動回路５３に接続されている。データ線駆動回路５３は、シフトレジスタにて構成され、クロック信号に応答して複数のデータ線Ｘ１〜Ｘｍを順番に一つずつ選択するとともに、その選択したデータ線に画素回路５２中の有機ＥＬ素子を発光させるためのビデオ信号（データ電圧）を供給するようになっている。
【０００５】
走査線Ｙ１〜Ｙｎは走査線駆動回路５４に接続されている。走査線駆動回路５４は、シフトレジスタにて構成され、クロック信号に応答して複数の走査線Ｙ１〜Ｙｎ（ｎは整数）を順番に一つずつ選択する。従って、走査線駆動回路５４にて選択された走査線と接続された各画素回路５２であって、前記データ線駆動回路５３にて選択された画素回路５２に同データ線駆動回路５３から供給されたビデオ信号（データ電圧）が供給されるようになっている。
【０００６】
詳述すると、走査線駆動回路５４にて１つの走査線が選択されると、その１つの走査線が選択された状態で、データ線駆動回路５３は各データＸ１〜Ｘｍを順番に選択していく。従って、選択された走査線上のそれぞれ各データＸ１〜Ｘｍに接続された各画素回路５２には、順番にビデオ信号（データ電圧）が供給される。
【０００７】
選択された走査線上の全ての画素回路５２に対応するビデオ信号（データ電圧）が供給されると、走査線駆動回路５４は次の走査線を選択する。続いて、データ線駆動回路５３は、同様に、各データＸ１〜Ｘｍを順番に選択し、その新たに選択された走査線上の各画素回路５２に順番にビデオ信号（データ電圧）を供給する。つまり、同様な動作を走査線Ｙｎまで行なうことによって全画素回路５２に対応するビデオ信号（データ電圧）が供給されて有機ＥＬ素子が発光し１画面の表示が行なわれる。
【０００８】
そして、その１画面を表示し続けるいわゆる静止画表示の場合、所定に時間経過する毎にリフレッシュ動作が前記と同様な動作で行なわれていた。又、静止画表示であって、その静止画中の一部のみを変更して表示するような場合、その一部変更が行なわれる毎に前記と同様な動作が行なわれていた。
さらに、近年、携帯電話では、表示装置に動画を表示することができる。動画表示の場合、１画面を表示したら直ちに前記と同様な動作を行い、新たなビデオ信号を使って新たな画面を表示させるといった動作が連続して行なわれていた。
【０００９】
【特許文献１】
国際公開第ＷＯ９８／３６４０７号パンフレット
【００１０】
【発明が解決しようとする課題】
ところで、携帯電話、ＰＤＡ、ノートパソコン等の携帯電子機器である可搬性の電子機器は、電源に充電式バッテリを用いることが一般的であるため、電源のないところで長時間の使用を維持できることが求められている。そのため、電子機器を構成する各装置についてそれぞれ消費電力を低減させる工夫を図る必要がある。従って、これら携帯電子機器に実装される有機ＥＬ表示装置においても低消費電力化を図る必要がある。
【００１１】
上記した走査線駆動回路５４にシフトレジスタを採用した有機ＥＬ表示装置では、簡単な回路構成のシフトレジスタを高速に動作させることができるので、動画を表示する場合には他の走査線選択方式に比べて遥かに優れている。
【００１２】
しかしながら、静止画表示であってその静止画中の一部のみを変更して表示するような場合、全ての走査線Ｙ１〜Ｙｎを選択動作して全ての画素回路にビデオ信号を供給することが行なわれていた。従って、一部の表示を変更するためだけに全ての画素回路にビデオ信号を供給するといった動作を行ない、無用な消費電力を消費していた。
【００１３】
本発明は、上記問題点を解消するためになされたものであって、その目的は、電力消費の低減を図ることができる電気光学装置、電気光学装置の駆動方法、電気光学装置の走査線選択方法及び電子機器を提供するにある。
【００１４】
【課題を解決するための手段】
本発明における電気光学装置は、複数の走査線と、前記各走査線に対して交差するように配線された複数のデータ線と、前記各走査線と前記各データ線との交差部に対応してそれぞれ設けられた電子回路とを備えた電気光学装置において、クロック信号に応答して前記各走査線を順番に選択するためのシフトレジスタと、デジタルコード信号を入力し、そのデジタルコード信号に基づいて前記各走査線のいずれか一つを適宜に選択するためのデコーダとを備えた。
【００１５】
これによれば、例えば、静止画の一部を変更表示を行なう時に変更表示箇所の電子回路が接続された走査線のみをデコーダによって選択して、最小限の動作で静止画中の一部表示変更し省電力化を図ることができる。
【００１６】
この電気光学装置では、前記シフトレジスタと前記デコーダは、いずれか一方が動作状態にある時には、他方が休止状態となる制御信号が入力される。
これによれば、例えば動画表示のときにはシフトレジスタを使って走査線を選択し、静止画の一部を変更表示を行なう時には前記デコーダを使って走査線を選択するようにシフトレジスタとデコーダを使い分けることができる。
【００１７】
この電気光学装置では、前記デコーダは、少なくとも静止画表示中に動作状態にあり、その静止画の一部を変更表示を行なう時にその変更表示箇所の電子回路が接続された走査線を指定するためのアドレス信号に基づいてその走査線を選択する。
【００１８】
これによれば、変更表示箇所の電子回路が接続された走査線のみをデコーダによって選択することができるため、最小限の動作で静止画中の一部表示変更を可能することができ省電力化を図ることができる。
【００１９】
この電気光学装置では、前記各電子回路にはメモリ回路を備えた。
これによれば、レフレッシュ動作を無くすことが可能になり省電力化が可能となる。
【００２０】
本発明における電気光学装置の駆動方法は、複数の走査線と、前記各走査線に対して交差するように配線された複数のデータ線と、前記各走査線と前記各データ線との交差部に対応してそれぞれ設けられた電子回路とを備えた電気光学装置の使用方法であって、クロック信号に応答して前記各走査線を順番に選択するためのシフトレジスタと、デジタルコード信号を入力し、そのデジタルコード信号に基づいて前記各走査線のいずれか一つを適宜に選択するためのデコーダとを設け、少なくとも動画表示のために各電子回路を駆動させるときには、前記シフトレジスタを使用し、少なくとも静止画表示中であって静止画の一部を表示変更するために変更表示箇所の電子回路を駆動するときに、前記デコーダを使用するようにした。
【００２１】
これによれば、高速書き替えができ動画を表示が可能、静止画表示中の場合は省電力化を図ることができる。
本発明における電気光学装置の走査線選択方法は、複数の走査線と、前記各走査線に対して交差するように配線された複数のデータ線と、前記各走査線と前記各データ線との交差部に対応してそれぞれ設けられた電子回路とを備えた電気光学装置の走査線選択方法であって、クロック信号に応答して前記各走査線を順番に選択するためのシフトレジスタと、デジタルコード信号を入力し、そのデジタルコード信号に基づいて前記各走査線のいずれか一つを適宜選択するためのデコーダとを設け、前記シフトレジスタで一つの走査線を選択する時、その選択する走査線をシフトレジスタと前記デコーダとで選択させるようにした。
【００２２】
これによれば、走査線の選択を速くすることができる。
この電気光学装置の走査線選択方法では、シフトレジスタとデコーダが各走査線を挟んで相対向する位置に配置されている。
【００２３】
これによれば、走査線は両側に設けられたシフトレジスタとデコーダにて同時に選択される走査線上の各電子回路は一様に速く選択される。
本発明における電子機器は、請求項１〜４のいずれか１つに記載の電気光学装置が実装されている。
【００２４】
これによれば、消費電力が少なく動画表示が可能な画像表示を実現することができる。
【００２５】
【発明の実施の形態】
（第１実施形態）
以下、本発明を具体化した一実施形態を図１〜図４に従って説明する。
【００２６】
図１は、電気光学装置としての有機ＥＬディスプレイ１０のシステム構成を示すブロック回路図を示す。図２は、表示パネル部の回路構成を示す回路図を示す。図３は、画素回路とプリチャージ回路の内部回路構成を示す回路図を示す。
【００２７】
図１において、有機ＥＬディスプレイ１０は、表示パネル部１１、第１の走査線駆動回路１２、第２の走査線駆動回路１３、データ線駆動回路１４、ビデオＲＡＭ（ＶＲＡＭ）１５、タイミング制御回路１６、グラフィック制御回路１７、ＭＰＵ１８、主記憶装置１９を備えている。
【００２８】
有機ＥＬディスプレイ１０の各要素１１〜１９は、それぞれが独立した電子部品によって構成されていてもよい。例えば、各要素１２〜１９が１チップの半導体集積回路装置によって構成されていてもよい。また、各要素１１〜１９の全部若しくは一部が一体となった電子部品として構成されていてもよい。例えば、表示パネル部１１に、第１の走査線駆動回路１２、第２の走査線駆動回路１３及びデータ線駆動回路１４とが一体的に形成されていてもよい。各構成要素１２〜１９の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００２９】
表示パネル部１１は、図２に示すように、複数の画素回路２０がマトリクス状に配列されている。各画素回路２０には、それぞれ電子回路としての赤、緑及び青用画素回路２０Ｒ，２０Ｇ，２０Ｂから構成されている。つまり、それぞれ赤、緑及び青用画素回路２０Ｒ，２０Ｇ，２０Ｂからなる各画素回路２０が、その列方向に沿ってのびる複数のデータ線Ｘ１〜Ｘｍ（ｍは整数）と、行方向に沿ってのびる複数の走査線Ｙ１〜Ｙｎ（ｎは整数）との間にそれぞれ接続される。又、各画素回路２０は、列方向に沿ってのびる電源線ＶＬとそれぞれ接続されている。
【００３０】
図３に示すように、各画素回路２０の赤、緑及び青用画素回路２０Ｒ，２０Ｇ，２０Ｂには、電流駆動素子として発光層が有機材料で構成された有機ＥＬ素子２１を有している。詳述すると、赤用画素回路２０Ｒには赤色の光を放射する有機ＥＬ素子２１を有している。緑用の画素回路２０Ｇには緑色の光を放射する有機ＥＬ素子２１を有している。青用画素回路２０Ｂには青色の光を放射する有機ＥＬ素子２１を有している。尚、各画素回路２０Ｒ，２０Ｇ，２０Ｂ内に形成される後記するトランジスタは、通常は薄膜トランジスタ（ＴＦＴ）で構成している。
【００３１】
図３に示すように、各画素回路２０Ｒ，２０Ｇ，２０Ｂは、駆動用トランジスタＱ１、スイッチング用トランジスタＱ２及びメモリ回路としてのメモリ部Ｍを備えている。駆動用トランジスタＱ１はＰチャネル型トランジスタより構成されている。スイッチング用トランジスタＱ２はＮチャネル型トランジスタより構成されている。
【００３２】
駆動用トランジスタＱ１は、ドレインが前記有機ＥＬ素子２１の陽極に接続され、ソースが駆動電源線ＶＬに接続されている。駆動用トランジスタＱ１のゲートにはメモリ部Ｍが接続されている。各画素回路２０Ｒ，２０Ｇ，２０Ｂのスイッチング用トランジスタＱ２のゲートは、対応する走査線Ｙ１〜Ｙｎにそれぞれ接続されている。又、スイッチング用トランジスタＱ２は、ドレインがデータ線Ｘ１〜Ｘｍに接続され、ソースがメモリ部Ｍに接続されている。
【００３３】
前記各データ線Ｘ１〜Ｘｍは、赤用データ線ＤＬｒ、緑用データ線ＤＬｇ及び青用データ線ＤＬｂから構成されている。そして、赤用画素回路２０Ｒのスイッチング用トランジスタＱ２は赤用データ線ＤＬｒに接続されている。又、緑用画素回路２０Ｇのスイッチング用トランジスタＱ２は緑用データ線ＤＬｇに接続されている。さらに、青用画素回路２０Ｂのスイッチング用トランジスタＱ２は青用データ線ＤＬｂに接続されている。
【００３４】
そして、赤用画素回路２０Ｒには、赤用データ線ＤＬｒを介してデータ線駆動回路１２から赤用ビデオ信号ＶＩＤｒが入力される。又、緑用画素回路２０Ｇには、緑用データ線ＤＬｇを介してデータ線駆動回路１２から緑用ビデオ信号ＶＩＤｇが入力される。さらに、青用画素回路２０Ｂには、青用データ線ＤＬｂを介してデータ線駆動回路１２から青用ビデオ信号ＶＩＤｂが入力される。これら各ビデオ信号ＶＩＤｒ，ＶＩＤｇ，ＶＩＤｂは、それぞれのスイッチング用トランジスタＱ２を介してメモリ部Ｍにそれぞれ入力される。
【００３５】
メモリ部Ｍは、２個のＣＭＯＳインバータ回路ＩＮＶ１，ＩＮＶ２よりなるラッチ回路よりなる。そして、メモリ部Ｍは、高電位（Ｈレベル）のビデオ信号ＶＩＤｒ，ＶＩＤｇ，ＶＩＤｂがスイッチング用トランジスタＱ２を介して入力されると、該ビデオ信号ＶＩＤｒ，ＶＩＤｇ，ＶＩＤｂを保持し駆動用トランジスタＱ１のゲートに低電位（Ｌレベル）を印加する。駆動用トランジスタＱ１は、メモリ部ＭからのＬレベルの出力信号に応答してオンし有機ＥＬ素子２１を駆動させる。反対に、メモリ部Ｍは、Ｌレベルのビデオ信号ＶＩＤｒ，ＶＩＤｇ，ＶＩＤｂがスイッチング用トランジスタＱ２を介して入力されると、該ビデオ信号ＶＩＤｒ，ＶＩＤｇ，ＶＩＤｂを保持し駆動用トランジスタＱ１のＨレベルを印加する。駆動用トランジスタＱ１は、メモリ部ＭからのＨレベルの出力信号に応答してオフし、有機ＥＬ素子２１を駆動停止させる。
【００３６】
第１の走査線駆動回路１２は、前記各走査線Ｙ１〜Ｙｎと接続され、走査線Ｙ１〜Ｙｎを順番に選択する。第１の走査線駆動回路１２は、シフトレジスタ１２ａ及びバッファ回路１２ｂを備えている。
【００３７】
図４は、シフトレジスタ１２ａの一部回路を示す。シフトレジスタ１２ａは、クロックドインバータよりなる入力部３１ａと、１つの通常のインバータと１からなるラッチ回路部３１を走査線Ｙ１〜Ｙｎの数だけ直列に接続して構成されている。シフトレジスタ１２ａは、Ｈレベルの１パルスの走査線選択信号ＤＩＮＹと相補信号よりなる第１及び第２クロック信号ＣＬＫ１，ＣＬＫ２をタイミング制御回路１６から入力する。そして、初段のラッチ回路部３１から入力された１パルスの走査線選択信号ＤＩＮＹは、相補信号よりなる第１及び第２クロック信号ＣＬＫ１，ＣＬＫ２に応答して順次に次段にラッチ回路部３１にシフトしていく。
【００３８】
詳述すると、奇数段目のラッチ回路部３１は、第１クロック信号ＣＬＫ１が入力部３１ａに、第２クロック信号ＣＬＫ２がラッチ部３１ｂに入力される。反対に、偶数段目のラッチ部３１ｂは、第２クロック信号ＣＬＫ２が入力部３１ａに、第１クロック信号ＣＬＫ１がラッチ部３１ｂに入力される。
【００３９】
従って、第１クロック信号ＣＬＫ１が出力されると、奇数段のラッチ回路部３１の入力部３１ａは入力信号を入力し、偶数段のラッチ回路部３１のラッチ部３１ｂは入力部３１ａから出力された出力信号を反転させてラッチし出力し続ける。反対に、第２クロック信号ＣＬＫ２が出力されると、偶数段のラッチ回路部３１の入力部３１ａは入力信号を入力し、奇数段のラッチ回路部３１のラッチ部３１ｂは入力部３１ａから出力された出力信号を反転させてラッチし出力し続ける。
【００４０】
つまり、第１及び第２クロック信号ＣＬＫ１，ＣＬＫ２の半周期毎に、初段のラッチ回路部３１に入力された走査線選択信号ＤＩＮＹが、順番に次段のラッチ回路部３１にシフトする。従って、Ｈレベルの走査線選択信号ＤＩＮＹが入力されるラッチ回路部３１のみが、走査線選択信号ＤＩＮＹによってその入力端子と出力端子が共にＨレベルとなる。
【００４１】
シフトレジスタ１２ａの各ラッチ回路部３１は、ナンド回路３３を備えている。ナンド回路３３は２入力端子のナンド回路であって、その２つの入力端子はそれぞれラッチ回路部３１の入力端子と出力端子に接続されている。従って、走査線選択信号ＤＩＮＹをラッチしたラッチ回路部３１のナンド回路３３は、走査線選択信号ＤＩＮＹによってラッチ回路部３１の入力端子と出力端子が共にＨレベルとなった時、Ｌレベルの出力する。
【００４２】
ナンド回路３３は、ノア回路３４に接続されている。ノア回路３４は２入力端子のノア回路であって、一方の入力端子は前記ナンド回路３３からの出力信号を入力し、他方の入力端子はイネーブル信号ＥＮＢを入力する。制御信号としてのイネーブル信号ＥＮＢは、表示パネル部１１に動画を表示する動画モードと表示パネル部１１に動画を表示する静止画モードを決定する信号であって、タイミング制御回路１６から出力される。そして、本実施形態では、タイミング制御回路１６は、動画モードの時にはＬレベルのイネーブル信号ＥＮＢを出力し、静止画モードの時にはＨレベルのイネーブル信号ＥＮＢを出力するようになっている。
【００４３】
ノア回路３４は、Ｈレベルのイネーブル信号ＥＮＢを入力した時（動画モードの時）、前記ナンド回路３３の出力信号を次段のバッファ回路１２ｂを介して対応する走査線に出力する。つまり、動画モード時、第１の走査線駆動回路１２は、活性化されて走査線選択信号ＤＩＮＹに基づいて各走査線Ｙ１〜Ｙｎを順番に選択される。反対に、静止画モード時、第１の走査線駆動回路１２は、非活性となり休止状態となって走査線選択信号ＤＩＮＹに基づく各走査線Ｙ１〜Ｙｎを選択しない。
【００４４】
第２の走査線駆動回路１３は、前記各走査線Ｙ１〜Ｙｎを挟んで前記第１の走査線駆動回路１２と反対側に設けられ、各走査線Ｙ１〜Ｙｎと接続されている。第２の走査線駆動回路１３は、デコーダ回路１３ａとバッファ回路１３ｂを備えている。
【００４５】
デコーダ回路１３ａは、出力端子が走査線Ｙ１〜Ｙｎの数だけ設けられている。そして、各出力端子は対応する走査線Ｙ１〜Ｙｎとバッファ回路１３ｂを介して接続される。デコーダ回路１３ａは前記イネーブル信号ＥＮＢを入力する。本実施形態では、イネーブル信号ＥＮＢがＨレベルの時（静止画モード時）、デコーダ回路１３ａは活性化される。反対に、イネーブル信号ＥＮＢがＨレベルの時（動画モード時）、デコーダ回路１３ａは非活性化される。
【００４６】
デコーダ回路１３ａは、アドレス信号ＡＤｎを入力する。アドレス信号ＡＤｎは、各走査線Ｙ１〜Ｙｎのいずれか一つ指定するデジタルコードデータであってタイミング制御回路１６から出力される。デコーダ回路１３ａは、静止画モード時においてタイミング制御回路１６からアドレス信号ＡＤｎを入力すると、アドレス信号ＡＤｎをデコードして各走査線Ｙ１〜Ｙｎ中かからアドレス信号ＡＤｎが指定した走査線を選択する。デコーダ回路１３ａは、そのアドレス信号ＡＤｎで指定した走査線と接続される出力端子にＨレベルの選択信号が出力される。このＨレベルの選択信号はバッファ回路１３ｂを介して指定された走査線に出力され、同走査線が選択される。
【００４７】
従って、第１の走査線駆動回路１２が走査線Ｙ１から順番に走査線Ｙｎまで選択するのに対して、第２の走査線駆動回路１３は、デコーダ回路１３ａがアドレス信号ＡＤｎをデコードすることによって、適宜の走査線を適宜のタイミングで選択する。
【００４８】
データ線駆動回路１４は、前記各データ線Ｘ１〜Ｘｍと接続されている。データ線駆動回路１２は、赤、緑及び青用データ線ＤＬｒ，ＤＬｇ、ＤＬｂからなる各データ線Ｘ１〜Ｘｍを順番に選択して１つの選択された走査線上の各画素回路２０の赤、緑及び青用画素回路２０Ｒ，２０Ｇ，２０Ｂにビデオ信号ＶＩＤｒ，ＶＩＤｇ，ＶＩＤｂを順番に供給する。
【００４９】
データ線駆動回路１４は、シフトレジスタ１４ａ、ゲート回路１４ｂ、第１ラッチ回路１４ｃ、第２ラッチ回路１４ｄ及びバッファ回路１４ｅを備えている。シフトレジスタ１４ａは、前記第１の走査線駆動回路１２のシフトレジスタ１２ａと同一回路構成、即ち、ラッチ回路部３１と同じラッチ回路部が赤、緑及び青用データ線ＤＬｒ，ＤＬｇ、ＤＬｂからなるデータ線Ｘ１〜Ｘｍの数（＝３×ｍ）だけ設けられ直列に接続されている。
【００５０】
シフトレジスタ１４ａは、Ｈレベルの１パルスのデータ線選択信号ＤＩＮＸと相補信号よりなる第３及び第４クロック信号ＣＬＫ３，ＣＬＫ４をタイミング制御回路１６から入力する。シフトレジスタ１４ａは、１パルスのデータ線選択信号ＤＩＮＸを、第３及び第４クロック信号ＣＬＫ３，ＣＬＫ４に応答して順次に次段にラッチ回路部にシフトさせていく。そして、順番にラッチ回路部からＨレベルのデータ線選択信号ＤＩＮＸをゲート回路１４ｂに出力する。
【００５１】
ゲート回路１４ｂは、各データ線Ｘ１〜Ｘｍの赤、緑及び青用のデータ線ＤＬｒ，ＤＬｇ，ＤＬｂに対してＮチャネル型トランジスタよりなる赤用、緑用及び青用アナログスイッチＱＲ，ＱＧ，ＱＢにて構成されている。赤用、緑用及び青用アナログスイッチＱＲ，ＱＧ，ＱＢのソースは、それぞれ対応する各データ線Ｘ１〜Ｘｍの赤、緑及び青用のデータ線ＤＬｒ，ＤＬｇ，ＤＬｂに接続されている。
【００５２】
各データ線Ｘ１〜Ｘｍの赤用アナログスイッチＱＲのドレインは、赤用ビデオ線ＶＩＬｒに接続され、ビデオＲＡＭ１５から赤用ビデオ信号ＶＩＤｒが入力される。各データ線Ｘ１〜Ｘｍの緑用アナログスイッチＱＧのドレインは、緑用ビデオ線ＶＩＬｇに接続され、ビデオＲＡＭ１５から緑用ビデオ信号ＶＩＤｇが入力される。各データ線Ｘ１〜Ｘｍの青用アナログスイッチＱＢのドレインは、青用ビデオ線ＶＩＬｂに接続され、ビデオＲＡＭ１５から青用ビデオ信号ＶＩＤｂが入力される。
【００５３】
赤用、緑用及び青用アナログスイッチＱＲ，ＱＧ，ＱＢのゲートは、対応する前記シフトレジスタ１４ａのラッチ回路部から出力されるデータ線選択信号ＤＩＮＸをそれぞれ入力する。そして、赤用、緑用及び青用アナログスイッチＱＲ，ＱＧ，ＱＢは、データ線選択信号ＤＩＮＸに応答してオンし、赤、緑及び青用ビデオ信号ＶＩＤｒ，ＶＩＤｇ，ＶＩＤｂをそれぞれ赤、緑及び青用のデータ線ＤＬｒ，ＤＬｇ，ＤＬｂに供給する。
【００５４】
つまり、本実施形態では、行方向、即ち、選択された走査線上に接続された各画素回路２０の赤、緑及び青用画素回路２０Ｒ，２０Ｇ，２０Ｂに対して、データ線選択信号ＤＩＮＸに同期して、順番に赤、緑及び青用ビデオ信号ＶＩＤｒ，ＶＩＤｇ，ＶＩＤｂが供給される。
【００５５】
次に、第１、第２の走査線駆動回路１２，１３及びデータ線駆動回路１４を駆動制御する周辺回路について説明する。
図１において、ＭＰＵ（マイクロプロセッサユニット）１８は、有機ＥＬディスプレイ１０を統括制御する制御回路であって、グラフィック制御回路１７と接続され、互いにデータの授受を行う。ＭＰＵ１８は、主記憶装置１９に記憶された表示パネル部１１に動画や静止画を表示させるための画像データを読み出し、グラフィック制御回路１７に出力する。ＭＰＵ１８は、グラフィック制御回路１７に画像データを出力する時、該画像データが静止画か動画かの別の示すデータもあわせて出力される。
【００５６】
グラフィック制御回路１７は、ビデオＲＡＭ１５及びタイミング制御回路１６を統括制御するとともに、ＭＰＵ１８から入力された画像データに基づいて表示データ及び同期信号（垂直同期信号、水平同期信号）を生成する。ビデオＲＡＭ１５は、グラフィック制御回路１７が作成した表示データを記憶する。タイミング制御回路１６は、グラフィック制御回路１７からの同期信号に基づいて第１〜第４クロック信号ＣＬＫ１〜ＣＬＫ４、走査線選択信号ＤＩＮＹ、データ線選択信号ＤＩＮＸを生成する。
【００５７】
そして、グラフィック制御回路１７は、ＭＰＵ１８から出力される画像データが動画表示の画像データの場合、タイミング制御回路１６に対して、第１〜第４クロック信号ＣＬＫ１〜ＣＬＫ４、走査線選択信号ＤＩＮＹ、データ線選択信号ＤＩＮＸを生成させる。このとき、グラフィック制御回路１７は、タイミング制御回路１６に対して、第１の走査線駆動回路１２を選択させるためにＨレベルにイネーブル信号ＥＮＢを生成させる。又、グラフィック制御回路１７は、ビデオＲＡＭ１５に対して予め定めた順番で且つ所定のタイミングで各画素回路２０（２０Ｒ，２０Ｇ，２０Ｂ）に対応する表示データ（ビデオ信号ＶＩＤｒ，ＶＩＤｇ，ＶＩＤｂ）を抽出し出力させる。
【００５８】
従って、ビデオＲＡＭ１５から予め定めた順番で且つ所定のタイミングで出力されるビデオ信号ＶＩＤｒ，ＶＩＤｇ，ＶＩＤｂは、各走査線Ｙ１〜Ｙｍの画素回路２０に予め定めた順番で供給されて動画表示の１画面が表示されることになる。以後、同様に制御することによって、順次動画表示のための画像データがＭＰＵ１８から出力されて、動画のための表示データがその時々で作成された後にビデオ信号ＶＩＤｒ，ＶＩＤｇ，ＶＩＤｂが所定のタイミングで画素回路２０に出力される。その結果、表示パネル部１１において動画が表示されることになる。
【００５９】
一方、グラフィック制御回路１７は、ＭＰＵ１８から出力される画像データが静止画表示の画像データの場合、まず、前記と同様に、タイミング制御回路１６に対して、第１〜第４クロック信号ＣＬＫ１〜ＣＬＫ４、走査線選択信号ＤＩＮＹ、データ線選択信号ＤＩＮＸを生成させる。このとき、グラフィック制御回路１７は、動画表示の場合と同様に、タイミング制御回路１６に対して、第１の走査線駆動回路１２を選択させるためにＨレベルにイネーブル信号ＥＮＢを生成させる。つまり、本実施形態では、静止画表示の最初の画面は、第１の走査線駆動回路１２を動作させ、ビデオＲＡＭ１５から予め定めた順番で且つ所定のタイミングで出力されるビデオ信号ＶＩＤｒ，ＶＩＤｇ，ＶＩＤｂを、各走査線Ｙ１〜Ｙｍの画素回路２０に予め定めた順番で供給することによって表示される。
【００６０】
グラフィック制御回路１７は、静止画表示における最初の画面のビデオ信号ＶＩＤｒ，ＶＩＤｇ，ＶＩＤｂの出力が完了すると、静止画表示モードとなり、タイミング制御回路１６を介して前記各信号ＣＬＫ１〜ＣＬＫ４，ＤＩＮＹ，ＤＩＮＸを休止させるとともにイネーブル信号ＥＮＢをＬレベルにする。そして、グラフィック制御回路１７は、ＭＰＵ１８から先の静止画の一部を変更表示するための画像データの入力を待つ。従って、この待機状態においては、各画素回路２０（２０Ｒ，２０Ｇ，２０Ｂ）は、メモリ部Ｍによってビデオ信号ＶＩＤｒ，ＶＩＤｇ，ＶＩＤｂが保持されているため、当初の静止画は表示し続ける。
【００６１】
やがて、ＭＰＵ１８から静止画の一部を変更表示するための画像データが入力されると、グラフィック制御回路１７は、その画像データに基づいて表示データを作成するビデオＲＡＭ１５に記憶する。このとき、先の表示データと新たな表示データと比較し変更表示のためにデータが書換えられる画素回路２０を割り出す。続いて、グラフィック制御回路１７は、書換えられる各画素回路２０について接続される走査線を割り出す。書換えられる画素回路２０に接続される走査線が１又は複数本割り出されると、グラフィック制御回路１７は、タイミング制御回路１６を介してその割り出した走査線を指定するためのアドレス信号ＡＤｎを順番に前記第２の走査線駆動回路１３のデコーダ回路１３ａに出力させる。このとき、タイミング制御回路１６は、１つのアドレス信号ＡＤｎを出力するたび毎に第３及び第４クロック信号ＣＬＫ３，ＣＬＫ４とデータ線選択信号ＤＩＮＸを出力する。
【００６２】
そして、グラフィック制御回路１７は、ビデオＲＡＭ１５に記憶されたアドレス信号ＡＤｎで指定される走査線上の各画素回路２０（２０Ｒ，２０Ｇ，２０Ｂ）に対する表示データ（ビデオ信号ＶＩＤｒ，ＶＩＤｇ，ＶＩＤｂ）を特定し、第３及び第４クロック信号ＣＬＫ３，ＣＬＫ４に同期して出力する。従って、アドレス信号ＡＤｎによって、デコーダ回路１３ａが走査線を指定し、データ線駆動回路１４を介してその選択された走査線上の各画素回路２０（２０Ｒ，２０Ｇ，２０Ｂ）に表示変更のためのビデオ信号ＶＩＤｒ，ＶＩＤｇ，ＶＩＤｂが出力される。
【００６３】
一つの走査線上の各画素回路２０（２０Ｒ，２０Ｇ，２０Ｂ）へのビデオ信号ＶＩＤｒ，ＶＩＤｇ，ＶＩＤｂの出力が完了すると、グラフィック制御回路１７は、前記と同様に、残る表示変更のための走査線をアドレス信号ＡＤｎで順番に指定する。グラフィック制御回路１７は、前記と同様に、対応するビデオ信号ＶＩＤｒ，ＶＩＤｇ，ＶＩＤｂをビデオＲＡＭ１５から読み出して対応する走査線上の各画素回路２０（２０Ｒ，２０Ｇ，２０Ｂ）に出力する。これによって、先の表示された静止画に対して一部が表示変更された新たな静止画が画面表示される。つまり、全ての走査線Ｙ１〜Ｙｎを選択しないで、表示変更が必要な画素回路２０の走査線のみを選択するだけで一部が表示変更された新たな静止画が画面表示されることになる。
【００６４】
次に、上記のように構成した有機ＥＬディスプレイ１０の特徴を以下に記載する。
（１）本実施形態によれば、動画表示をする時には、第１の走査線駆動回路１２のシフトレジスタ１２ａを駆動させて各走査線Ｙ１〜Ｙｎを順番に選択して１つの画像を表示させるようにした。又、静止画表示をしている時には、第２の走査線駆動回路１３のデコーダ回路１３ａにアドレス信号ＡＤｎを出力して、変更表示のために選択しなければならない走査線を適宜に選択して先の表示された静止画に対して一部が表示変更された新たな静止画を表示させるようにした。
【００６５】
従って、動画表示のときには、シフトレジスタ１２ａによって、高速の表示切替が容易に行うことができる。又、静止画に対して一部を表示変更する場合には、その変更表示に関係する走査線のみ選択するだけなので、動作回数が低減されその分消費電力を低減される。その結果、有機ＥＬディスプレイ１０は、シフトレジスタ１２ａによって動画表示を可能にでき、静止画表示の時には省電力化を図ることができる。
【００６６】
（２）本実施形態によれば、静止画表示において、最初の静止画については、シフトレジスタ１２ａを駆動させて各走査線Ｙ１〜Ｙｎを順番に選択して静止画像を表示させるようにしたので、最初の静止画を高速で表示することができる。
【００６７】
（３）本実施形態よれば、各画素回路２０（２０Ｒ，２０Ｇ，２０Ｂ）に、ＣＭＯＳインバータ回路ＩＮＶ１，ＩＮＶ２よりなるラッチ回路よりなるメモリ部Ｍを設けた。従って、ビデオ信号ＶＩＤｒ，ＶＩＤｇ，ＶＩＤｂを保持した後、その走査線が非選択になってもそのビデオ信号ＶＩＤｒ，ＶＩＤｇ，ＶＩＤｂを保持することができる。その結果、静止画表示の場合のように、ビデオ信号ＶＩＤｒ，ＶＩＤｇ，ＶＩＤｂの書換えが長時間行われないような場合でも、リフレッシュ動作を行うことなく省電力化を図ることができる。
【００６８】
（第２実施形態）
次に、第１及び第２実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０の電子機器の適用について図５及び図６に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【００６９】
図５は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図５において、パーソナルコンピュータ６０は、キーボード６１を備え本体部６２と、前記有機ＥＬディスプレイ１０を用いた表示ユニット６３を備えている。この場合でも、有機ＥＬディスプレイ１０を用いた表示ユニット６３は前記実施形態と同様な効果を発揮する。その結果、パーソナルコンピュータ６０は、消費電力が少なく動画表示が可能な画像表示を実現することができる。
【００７０】
図６は、携帯電話の構成を示す斜視図を示す。図６において、携帯電話７０は、複数の操作ボタン７１、受話口７２、送話口７３、前記有機ＥＬディスプレイ１０を用いた表示ユニット７４を備えている。この場合でも、有機ＥＬディスプレイ１０を用いた表示ユニット７４は前記実施形態と同様な効果を発揮する。その結果、携帯電話７０は、消費電力が少なく動画表示が可能な画像表示を実現することができる。
【００７１】
尚、本発明の実施形態は、以下のように変更してもよい。
前記実施形態では、静止画表示の際、最初の静止画だけは、第１の走査線駆動回路１２を使って走査線Ｙ１〜Ｙｎを選択したが、これを第２の走査線駆動回路１３（デコーダ回路１３ａ）にて走査線Ｙ１〜Ｙｎを選択して最初の静止画も表示するようにしてもよい。
【００７２】
前記実施形態では、データ線駆動回路１４はシフトレジスタ１４ａを備え、そのシフトレジスタ１４ａで赤、緑及び青用のデータ線ＤＬｒ，ＤＬｇ，ＤＬｂからなる各データ線Ｘ１〜Ｘｍを選択するようにした。これを、前記デコーダ回路１３ａを備えた第２の走査線駆動回路１３と同様なデコーダ回路を備えた第２のデータ線駆動回路を設けて実施してもよい。
【００７３】
この場合、静止画に対して一部を表示変更する場合には、第２のデータ線駆動回路のデコーダ回路にてその変更表示に関係するデータ線のみ選択させようにする。これによって、データ線を選択してビデオ信号を出力する動作回数が低減されるため、さらに省電力化を図ることができる。
【００７４】
前記実施形態では、静止画に対して一部を表示変更する場合のみに第２の走査線駆動回路１３を活性化しアドレス信号ＡＤｎで指定された走査線を選択するように使用した。これを、動画表示の動画表示するとき、及び、静止画表示に最初に静止画を表示するときに第２の走査線駆動回路１２を動作させ、第１の走査線駆動回路１２と協働して走査線を順番に選択させるようにして実施してもよい。この場合、選択される走査線は、両側にある第１走査線駆動回路１２と第２の走査線駆動回路１３にて両側から選択信号が供給されるため、走査線が選択される速度が高速になる。その結果、より品質の高い動画表示が可能になる。
【００７５】
前記実施形態では、有機ＥＬディスプレイ１０は画素回路２０（２０Ｒ，２０Ｇ，２０Ｂ）がラッチ回路よりなるメモリ部Ｍを備えたものであった。これを、図７で示した保持キャパシタを備えた画素回路５２からなる有機ＥＬディスプレイに応用してもよい。
【００７６】
前記実施形態では、有機ＥＬ素子２１を含む、電子回路として画素回路２０を備えた電気光学装置について述べたが、有機ＥＬ素子２１の代わりに、例えばＬＥＤやＦＥＤ、無機ＥＬ素子等の発光素子であってもよい。さらには、液晶素子、電気泳動素子、電子放出素子等の電気光学素子であってもよい。
【００７７】
前記実施形態では画素回路２０Ｒ，２０Ｇ，２０Ｂは、データ信号として電圧信号が用いられている画素回路に具体化したが、データ信号として電流信号が用いられる画素回路に応用してもよい。
【００７８】
前記実施形態では、３色の有機ＥＬ素子２１に対して各色用の画素回路２０Ｒ，２０Ｇ，２０Ｂを設けた有機ＥＬディスプレイであったが、１色、２色、あるいは４色からなるＥＬ素子の画素回路からなるＥＬディスプレイに応用しても良い。
【００７９】
又、時分割、面積階調等のデジタル駆動される画素回路に有機ＥＬディスプレイに応用しても良い。
時間分割階調法に関する　一例を以下に述べる。液晶素子等の電気光学素子を備えた電気光学装置の駆動方法において、階調を得る方法の一つとして、時間分割階調法が知られている。その中の一つの走査線の選択方式として、走査線を上から順番に選択せず、一つの走査線を選択後、当該一つの走査線から一本以上の走査線を飛び越して次の走査線を選択する時間分割階調方法も知られている。このような、走査線を上から順次選択しない動作を含む駆動方法に対して、前記実施形態で述べたデコーダ回路を備えた走査線駆動回路は有効である。
【図面の簡単な説明】
【図１】第１実施形態を説明するための有機ＥＬディスプレイのシステム構成を示すブロック回路図。
【図２】同じく表示パネル部の回路構成を示す回路図。
【図３】同じく画素回路の内部回路構成を示す回路図。
【図４】同じく第１の走査線駆動回路のシフトレジスタの要部回路図。
【図５】第２実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図。
【図６】第２実施形態を説明するための携帯電話の構成を示す斜視図。
【図７】従来の有機ＥＬディスプレイのシステム構成を示すブロック回路図。
【符号の説明】
１０　電気光学装置としての有機ＥＬディスプレイ
１１　表示パネル部
１２　第１の走査線駆動回路
１２ａ　シフトレジスタ
１３　第２の走査線駆動回路
１３ａ　デコーダ回路
１５　ビデオＲＡＭ
１４　データ線駆動回路
１４ａ　シフトレジスタ
１６　タイミング制御回路
１７　グラフィック制御回路
１８　ＭＰＵ
２０　電子回路としての画素回路
２１　有機ＥＬ素子
６０　電子機器としてのパーソナルコンピュータ
７０　電子機器としての携帯電話
Ｍ　メモリ回路としてのメモリ部
【図１】
2004062161.tif 000003
【図２】
2004062161.tif 000004
【図３】
2004062161.tif 000005
【図４】
2004062161.tif 000006
【図５】
2004062161.tif 000007
【図６】
2004062161.tif 000008
【図７】
2004062161.tif 000009