(57)【要約】【課題】１つのチップ上に揮発性および不揮発性の各メモリを簡易なプロセスにより形成可能な構成とする。【解決手段】１つの半導体チップ上に電界効果トランジスタからなる揮発性メモリ素子３１２と不揮発性メモリ素子３１３を形成する。揮発性メモリ素子３１２は、ボディ領域４２、ゲート電極１５、拡散層領域３１，３２を備え、ボディ領域４２が保持する電荷の多寡により、ゲート電極１５に電圧を印加した際の拡散層領域３３，３４間の電流量を変化させる。不揮発性メモリ素子３１３は、拡散層領域３５，３６、ゲート電極１５、メモリ機能部２５，２６を備え、メモリ機能部２５，２６が保持する電荷の多寡により、ゲート電極１５に電圧を印加した際の拡散層領域３５，３６間の電流量を変化させる。【選択図】  図２１
2004342889.tif 000002
【特許請求の範囲】
【請求項１】
１つの半導体チップ上に第１の電界効果トランジスタと第２の電界効果トランジスタとが形成され、
第１の電界効果トランジスタは、ウェル領域またはボディ領域と、ゲート電極と、第１および第２の拡散層領域とを備え、前記ウェル領域またはボディ領域に保持された電荷の多寡により、ゲート電極に電圧を印加した際の第１の拡散層領域から第２の拡散層領域に流れる電流量を変化させるように構成され、
第２の電界効果トランジスタは、第１および第２の拡散層領域と、ゲート電極と、このゲート電極におけるゲート長方向の両側壁部に形成されたメモリ機能部とを備え、これらメモリ機能部が電荷保持機能を有し、前記メモリ機能部に保持された電荷の多寡により、ゲート電極に電圧を印加した際の第１の拡散層領域から第２の拡散層領域に流れる電流量を変化させるように構成されていることを特徴とする半導体記憶装置。
【請求項２】
前記半導体チップ上に、第１および第２の電界効果トランジスタがそれぞれ複数個形成され、これら第１および第２の電界効果トランジスタはそれぞれ配列されて第１および第２のメモリセルアレイを構成し、
前記半導体チップ上に、第１のメモリセルアレイを構成するメモリセルのリフレッシュ動作を行なう第１のメモリ周辺回路と、第２のメモリセルアレイを構成するメモリセルの書換え動作のための電圧発生回路を有する第２のメモリ周辺回路とが設けられ、
これら第１および第２のメモリ周辺回路は、各１個の第１および第２の拡散層領域とゲート電極とを備えた複数個の第３の電界効果トランジスタを備えていることを特徴とする請求項１に記載の半導体記憶装置。
【請求項３】
第２の電界効果トランジスタにおける第１および第２の拡散層領域は、それぞれ、半導体チップにおけるゲート電極の積層方向において、ゲート電極と重合しないように、ゲート長方向におけるゲート電極の外方へずれた位置に形成されており、
第３の電界効果トランジスタにおける第１および第２の拡散層領域は、それぞれ、半導体チップにおけるゲート電極の積層方向において、ゲート電極と重合するように形成されていることを特徴とする請求項２に記載の半導体記憶装置。
【請求項４】
第２の電界効果トランジスタにおける２つのメモリ機能部が保持する電荷量をそれぞれ独立に制御し、１個の第２の電界効果トランジスタに４値以上の記憶情報を保持させることを特徴とする請求項１に記載の半導体記憶装置。
【請求項５】
第１の電界効果トランジスタのウェル領域またはボディ領域は、絶縁膜上に形成されており、隣接する他の電界効果トランジスタのウェル領域またはボディ領域とは、前記絶縁膜および前記ウェル領域またはボディ領域に設けられた素子分離領域により電気的に分離されていることを特徴とする請求項１に記載の半導体記憶装置。
【請求項６】
前記の各電界効果トランジスタは、ＳＯＩ基板上に形成されていることを特徴とする請求項５に記載の半導体記憶装置。
【請求項７】
第２の電界効果トランジスタにおける前記メモリ機能部は、第１の絶縁膜、第２の絶縁膜および第３の絶縁膜からなり、電荷を蓄積する機能を有する第１の絶縁膜が、電荷の散逸を防ぐ機能を有する第２の絶縁膜と第３の絶縁膜とにより挟まれていることを特徴とする請求項１に記載の半導体記憶装置。
【請求項８】
前記ゲート電極の下にはゲート絶縁膜が形成され、前記メモリ機能部の第１の絶縁膜には、第２の絶縁膜を介して前記ゲート絶縁膜の表面と平行な面と対向し、この面に沿って広がった面を有する部分が含まれていることを特徴とする請求項７に記載の半導体記憶装置。
【請求項９】
前記メモリ機能部の第１の絶縁膜には、第２の絶縁膜を介して前記ゲート電極の側面と対向し、この側面に沿って広がった部分が含まれていることを特徴とする請求項８に記載の半導体記憶装置。
【請求項１０】
第２の電界効果トランジスタにおける前記ゲート電極はゲート絶縁膜を介してウェル領域またはボディ領域上に形成され、前記メモリ機能部の第１の絶縁膜は第２の絶縁膜により前記ウェル領域またはボディ領域と隔てられ、第２の絶縁膜の膜厚は、ゲート絶縁膜の膜厚より薄く、かつ０．８ｎｍ以上であることを特徴とする請求項７に記載の半導体記憶装置。
【請求項１１】
第２の電界効果トランジスタにおける前記ゲート電極はゲート絶縁膜を介してウェル領域またはボディ領域上に形成され、前記メモリ機能部の第１の絶縁膜は第２の絶縁膜により前記ウェル領域またはボディ領域と隔てられ、第２の絶縁膜の膜厚は、ゲート絶縁膜の膜厚より厚く、かつ２０ｎｍ以下であることを特徴とする請求項７に記載の半導体記憶装置。
【請求項１２】
第１の絶縁膜はシリコン窒化膜であり、第２および第３の絶縁体はシリコン酸化膜であることを特徴とする請求項７に記載の半導体記憶装置。
【請求項１３】
第１の電界効果トランジスタは、前記ゲート電極におけるゲート長方向の両側壁部にゲート側壁絶縁膜が形成されており、このゲート側壁絶縁膜は電荷保持機能を有していないことを特徴とする請求項１に記載の半導体記憶装置。
【請求項１４】
請求項１に記載の半導体記憶装置を含むとともに、前記半導体チップ上に、各１個の第１および第２の拡散層領域とゲート電極とを備え、論理回路部として機能する複数の第３の電界効果トランジスタが形成されていることを特徴とする半導体装置。
【請求項１５】
第２の電界効果トランジスタにおける第１および第２の拡散層領域は、それぞれ、半導体チップにおけるゲート電極の積層方向において、ゲート電極と重合しないように、ゲート長方向におけるゲート電極の外方へずれた位置に形成されており、
第３の電界効果トランジスタにおける第１および第２の拡散層領域は、それぞれ、半導体チップにおけるゲート電極の積層方向において、ゲート電極と重合するように形成されていることを特徴とする請求項１４に記載の半導体装置。
【請求項１６】
請求項２に記載の半導体記憶装置を含むとともに、第３の電界効果トランジスタにより構成された論理回路部をさらに備えていることを特徴とする半導体装置。
【請求項１７】
前記論理回路部に供給される電源電圧が、第２のメモリセルアレイおよび第２のメモリ周辺回路に供給される電源電圧よりも低くなっていることを特徴とする請求項１６に記載の半導体装置。
【請求項１８】
１つの半導体チップ上に第１の電界効果トランジスタと第２の電界効果トランジスタとが形成され、
第１の電界効果トランジスタは、ウェル領域またはボディ領域と、このウェル領域またはボディ領域に対する積層方向位置に設けられたゲート電極と、前記ウェル領域またはボディ領域のゲート長方向におけるゲート電極の両側位置に設けられた各１つの第１および第２の拡散層領域とを備え、
第２の電界効果トランジスタは、第１および第２の拡散層領域と、ゲート絶縁膜と、このゲート絶縁膜の下における第１および第２の拡散層領域の間に形成されるチャネル領域と、ゲート絶縁膜の上に形成されたゲート電極と、このゲート電極におけるゲート長方向の両側壁部に形成された電荷保持機能を有するメモリ機能部とを備えていることを特徴とする半導体記憶装置。
【請求項１９】
１つの半導体チップ上に第１の電界効果トランジスタと第２の電界効果トランジスタとが形成され、
第１の電界効果トランジスタは、ウェル領域またはボディ領域と、ゲート電極と、このゲート電極におけるゲート長方向の両側壁部に形成されたゲート側壁絶縁膜と、第１および第２の拡散層領域とを備え、これらゲート側壁絶縁膜は電荷保持機能を有しておらず、前記ウェル領域またはボディ領域に保持された電荷の多寡により、ゲート電極に電圧を印加した際の第１の拡散層領域から第２の拡散層領域に流れる電流量を変化させるように構成され、
第２の電界効果トランジスタは、第１および第２の拡散層領域と、ゲート電極と、このゲート電極におけるゲート長方向の両側壁部に形成されたメモリ機能部とを備え、これらメモリ機能部が電荷保持機能を有し、前記メモリ機能部に保持された電荷の多寡により、ゲート電極に電圧を印加した際の第１の拡散層領域から第２の拡散層領域に流れる電流量を変化させるように構成されている半導体記憶装置の製造方法であって、
前記ゲート電極を形成するステップと、
電荷保持機能を有する膜を前記ウェル領域またはボディ領域上、および前記ゲート電極上を含む全面に形成するステップと、
第１の電界効果トランジスタにおけるゲート電極近傍の電荷保持機能を有する膜を除去するステップとを含んでいることを特徴とする半導体記憶装置の製造方法。
【請求項２０】
請求項１から１８の何れか１項に記載の半導体記憶装置または半導体装置を備えていることを特徴とする携帯電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置および半導体記憶装置とそれらの製造方法、並びに携帯電子機器に関する。より詳細には、揮発性メモリおよび不揮発性メモリを１つのチップ上に混載した半導体記憶装置および半導体装置、および半導体記憶装置の製造方法、並びにそれら半導体記憶装置または半導体装置の何れかを備えた携帯電子機器に関する。
【０００２】
【従来の技術】
従来、異なる構造を有する複数の素子を１つのチップ上に混載するプロセスが開発されており、システムＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）の製造に応用されている。例えば、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）論理回路と揮発性メモリであるＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）が混載され（例えば、特開２００１−１９６４６１参照）、あるいは、ＣＭＯＳ論理回路と不揮発性メモリであるフラッシュメモリが混載されている。このように、異なる構造を有する複数の素子を１つのチップ上に混載することにより、ＬＳＩの動作速度の向上や製造コストの削減を実現していた。
【０００３】
【特許文献１】
特開２００１−１９６４６１公報（公開日平成１３年０７月１９日）
【０００４】
【発明が解決しようとする課題】
しかしながら、本来構造が異なる複数の素子を１つのチップ上に混載するためには、複雑なプロセスが要求される。特に、１つのチップ上に揮発性メモリ、および不揮発性メモリを混載するのは甚だ困難であった。例えば、揮発性メモリ、不揮発性メモリとして最も一般的なＤＲＡＭ、フラッシュメモリをそれぞれ選んだ場合、ＤＲＡＭを構成するキャパシタンス、フラッシュメモリを構成するフローティングゲートを同時に形成するのは困難であった。したがって、簡易なプロセスを用いて製造できる、揮発性メモリ、および不揮発性メモリ混載技術を開発することが大きな課題となっている。
【０００５】
本発明は前記課題に鑑みなされたものであり、簡易なプロセスにより製造可能な、１つのチップ上に揮発性メモリおよび不揮発性メモリを備えた半導体記憶装置および半導体装置を提供することを目的とする。そしてまた、そのような半導体記憶装置および半導体装置の製造方法、並びにそのような半導体記憶装置または半導体装置を備えた携帯電子機器を提供することも目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明の半導体記憶装置は、１つの半導体チップ上に第１の電界効果トランジスタと第２の電界効果トランジスタとが形成され、第１の電界効果トランジスタは、ウェル領域またはボディ領域と、ゲート電極と、第１および第２の拡散層領域とを備え、前記ウェル領域またはボディ領域に保持された電荷の多寡により、ゲート電極に電圧を印加した際の第１の拡散層領域から第２の拡散層領域に流れる電流量を変化させるように構成され、第２の電界効果トランジスタは、第１および第２の拡散層領域と、ゲート電極と、このゲート電極におけるゲート長方向の両側壁部に形成されたメモリ機能部とを備え、これらメモリ機能部が電荷保持機能を有し（例えば電荷保持機能を有する材料を含んでおり）、前記メモリ機能部に保持された電荷の多寡により、ゲート電極に電圧を印加した際の第１の拡散層領域から第２の拡散層領域に流れる電流量を変化させるように構成されていることを特徴としている。
【０００７】
また、本発明の半導体記憶装置は、１つの半導体チップ上に第１の電界効果トランジスタと第２の電界効果トランジスタとが形成され、第１の電界効果トランジスタは、ウェル領域またはボディ領域と、このウェル領域またはボディ領域に対する積層方向位置に設けられたゲート電極と、前記ウェル領域またはボディ領域のゲート長方向におけるゲート電極の両側位置に設けられた各１つの第１および第２の拡散層領域とを備え、第２の電界効果トランジスタは、第１および第２の拡散層領域と、ゲート絶縁膜と、このゲート絶縁膜の下における第１および第２の拡散層領域の間に形成されるチャネル領域と、ゲート絶縁膜の上に形成されたゲート電極と、このゲート電極におけるゲート長方向の両側壁部に形成された電荷保持機能を有するメモリ機能部とを備えていることを特徴としている。
【０００８】
上記構成によれば、第１および第２の電界効果トランジスタは１つのチップ上に形成され、第１の電界効果トランジスタは、それ自身のウェル領域またはボディ領域に保持された電荷の多寡を記憶情報とする揮発性メモリとなっており、第２の電界効果トランジスタは、ゲート電極の両側に形成された２つの電荷保持部に保持された電荷の多寡を記憶情報とする不揮発性メモリとなっている。
【０００９】
上記第１および第２の電界効果トランジスタは、外部キャパシタンスやフローティングゲートなど、形成するのに特別なプロセスを要する構造を有していないので、通常の電界効果トランジスタを形成するプロセスに非常に近いプロセスにより形成することができる。したがって、簡易なプロセスにより製造可能な、１つのチップ上に揮発性メモリおよび不揮発性メモリを備えた半導体記憶装置を提供することができる。
【００１０】
本発明の半導体装置は、前記の半導体記憶装置を含むとともに、前記半導体チップ上に、各１個の第１および第２の拡散層領域とゲート電極とを備え、論理回路部として機能する複数の第３の電界効果トランジスタが形成されていることを特徴としている。
【００１１】
上記の構成によれば、論理回路部として機能する複数の第３の電界効果トランジスタをさらに備えているので、１つの半導体チップ上に揮発性メモリ、不揮発性メモリおよび論理回路とが混載された状態となっている。このように論理回路も混載された場合、揮発性メモリおよび不揮発性メモリのみが混載された場合に比べて、ＬＳＩの動作速度の向上や製造コストの削減などの混載による効果が顕著となる。
【００１２】
上記の半導体記憶装置は、前記半導体チップ上に、第１および第２の電界効果トランジスタがそれぞれ複数個形成され、これら第１および第２の電界効果トランジスタはそれぞれ配列されて第１および第２のメモリセルアレイを構成し、前記半導体チップ上に、第１のメモリセルアレイを構成するメモリセルのリフレッシュ動作を行なう第１のメモリ周辺回路と、第２のメモリセルアレイを構成するメモリセルの書換え動作のための電圧発生回路を有する第２のメモリ周辺回路とが設けられ、これら第１および第２のメモリ周辺回路は、各１個の第１および第２の拡散層領域とゲート電極とを備えた複数個の第３の電界効果トランジスタを備えている構成としてもよい。
【００１３】
上記構成によれば、第１および第２の電界効果トランジスタをそれぞれ配列して上記第１および第２のメモリセルアレイが構成され、第１のメモリセルアレイにはリフレッシュ動作を行なう回路を含む第１のメモリ周辺回路が備えられ、第２のメモリセルアレイには書換え動作のための電圧発生回路を有する第２のメモリ周辺回路が備えられている。したがって、第１のメモリセルアレイに記憶された情報は、第１のメモリ周辺回路により一定時間内にリフレッシュすることができるため、持続的に記憶を保持することが可能となる。
【００１４】
しかも、第１のメモリ周辺回路を第３の電界効果トランジスタで構成することにより、リフレッシュ動作回路（第１のメモリ周辺回路）を設けたことによりプロセスが複雑になる事態を避けることができる。
【００１５】
さらには、電圧発生回路を有する第２のメモリ周辺回路を備えるので、第２の電界効果トランジスタの電荷保持部に保持される電荷量を変化させるために要する電圧が、第１の電界効果トランジスタを駆動する電圧よりも大きい場合であっても、その電圧を電圧発生回路（第２のメモリ周辺回路）にて発生させ、第２のメモリセルの書換え動作を行なうことができる。
【００１６】
本発明の半導体装置は、上記の半導体記憶装置を含むとともに、第３の電界効果トランジスタにより構成された論理回路部をさらに備えていることを特徴としている。
【００１７】
上記構成によれば、論理回路部を構成する第３の電界効果トランジスタをさらに備えているので、１つの半導体チップ上に揮発性メモリ、不揮発性メモリおよび論理回路とが混載された状態となっている。このように論理回路も混載された場合、揮発性メモリおよび不揮発性メモリのみが混載された場合に比べて、ＬＳＩの動作速度の向上や製造コストの削減などの混載による効果が顕著となる。
【００１８】
上記の半導体装置は、前記論理回路部に供給される電源電圧が、第２のメモリセルアレイおよび第２のメモリ周辺回路に供給される電源電圧よりも低くなっている構成としてもよい。
【００１９】
上記の構成によれば、不揮発性メモリ部となる第２のメモリセルアレイでは書換えのために十分な電圧を与えることにより高速動作を確保し、論理回路部では消費電力を抑制することができる。さらには、論理回路部を構成する素子（第３の電界効果トランジスタ）は、耐圧を低くすることができるため、微細化することができる。したがって、高速かつ低消費電力であって、集積度の高い半導体装置を提供することができる。
【００２０】
上記の半導体記憶装置において、第２の電界効果トランジスタにおける第１および第２の拡散層領域は、それぞれ、半導体チップにおけるゲート電極の積層方向において、ゲート電極と重合しないように、ゲート長方向におけるゲート電極の外方へずれた位置に形成されており、第３の電界効果トランジスタにおける第１および第２の拡散層領域は、それぞれ、半導体チップにおけるゲート電極の積層方向において、ゲート電極と重合するように形成されている構成としてもよい。
【００２１】
上記の構成によれば、第２の電界効果トランジスタは、第１および第２の拡散層領域が半導体チップにおけるゲート電極の積層方向においてゲート電極と重合しない（第１および第２の拡散層領域がゲート電極下に達していない）構造であるオフセット構造を有している。これにより、ゲート電極に電圧を印加したとき、メモリ機能部下のオフセット領域の反転しやすさが、メモリ機能部に蓄積された電荷量によって大きく変化し、メモリ効果が増大する（拡散層領域の一方から他方に流れる電流量の変化が大きくなる）。
【００２２】
一方、第３の電界効果トランジスタは、第１および第２の拡散層領域が半導体チップにおけるゲート電極の積層方向においてゲート電極と重合している（第１および第２の拡散層領域がゲート電極下に達している）ので、駆動電流を十分に大きくすることができる。したがって、高速な論理回路部と良好なメモリ特性とを両立した半導体記憶装置を提供することができる。
【００２３】
上記の半導体記憶装置は、第２の電界効果トランジスタにおける２つのメモリ機能部が保持する電荷量をそれぞれ独立に制御し、１個の第２の電界効果トランジスタに４値以上の記憶情報を保持させる構成としてもよい。
【００２４】
上記の構成によれば、不揮発性メモリ部（第２の電界効果トランジスタ）の記憶容量を大きくすることができる。
【００２５】
上記の半導体記憶装置において、第１の電界効果トランジスタのウェル領域またはボディ領域は、絶縁膜上に形成されており、隣接する他の電界効果トランジスタのウェル領域またはボディ領域とは、前記絶縁膜および前記ウェル領域またはボディ領域に設けられた素子分離領域により電気的に分離されている構成としてもよい。
【００２６】
上記の構成によれば、ウェル領域またはボディ領域の静電容量を大幅に小さくすることができるため、第１の電界効果トランジスタのメモリ効果が顕著になる。
【００２７】
上記の半導体記憶装置において、前記の各電界効果トランジスタは、ＳＯＩ基板上に形成されている構成としてもよい。
【００２８】
上記の構成によれば、ウェル領域またはボディ領域と拡散層領域とのＰＮ接合における静電容量が十分に小さくなるため、第１の電界効果トランジスタのメモリ効果がさらに顕著になる。
【００２９】
上記の半導体記憶装置において、第２の電界効果トランジスタにおける前記メモリ機能部は、第１の絶縁膜、第２の絶縁膜および第３の絶縁膜からなり、電荷を蓄積する機能を有する第１の絶縁膜が、電荷の散逸を防ぐ機能を有する第２の絶縁膜と第３の絶縁膜とにより挟まれている構成としてもよい。
【００３０】
上記の構成によれば、電荷を蓄積する機能を有する第１の絶縁膜は膜状であるから、電荷の注入により短い時間で第１の絶縁膜内の電荷密度を上げ、かつ電荷密度を均一にすることができる。また、電荷を蓄積する第１の絶縁膜は、導電体部（ゲート電極、拡散層領域、ウェル領域またはボディ領域）とは第２または第３の絶縁膜で隔てられているので、電荷の漏れが抑制されて十分な保持時間を得ることができる。したがって、半導体記憶装置の高速書換え、信頼性の向上、および十分な保持時間の確保が可能となる。
【００３１】
上記の半導体記憶装置において、前記ゲート電極の下にはゲート絶縁膜が形成され、前記メモリ機能部の第１の絶縁膜には、第２の絶縁膜を介して前記ゲート絶縁膜の表面と平行な面と対向し、この面に沿って広がった面を有する部分が含まれている構成としてもよい。
【００３２】
上記の構成によれば、第２の電界効果トランジスタにおけるメモリ効果のばらつきを小さくすることができるので、半導体記憶装置の読出し電流ばらつきを抑えることができる。さらには、記憶を保持している第２の電界効果トランジスタの特性変化を小さくすることができるので、半導体記憶装置の記憶保持特性が向上する。
【００３３】
上記の半導体記憶装置において、前記メモリ機能部の第１の絶縁膜には、第２の絶縁膜を介して前記ゲート電極の側面と対向し、この側面に沿って広がった部分が含まれている構成としてもよい。
【００３４】
上記の構成によれば、第２の電界効果トランジスタの書換え動作時にメモリ機能部に注入される電荷が増加し、書換え速度が増大するので、半導体記憶装置の書換え動作を高速にすることができる。
【００３５】
上記の半導体記憶装置において、第２の電界効果トランジスタにおける前記ゲート電極はゲート絶縁膜を介してウェル領域またはボディ領域上に形成され、前記メモリ機能部の第１の絶縁膜は第２の絶縁膜により前記ウェル領域またはボディ領域と隔てられ、第２の絶縁膜の膜厚は、ゲート絶縁膜の膜厚より薄く、かつ０．８ｎｍ以上である構成としてもよい。
【００３６】
上記の構成によれば、第２の絶縁膜の膜厚がゲート絶縁膜の膜厚より薄いので、半導体記憶装置の書込み動作および消去動作の電圧を低下させること、または書込み動作および消去動作を高速にすることが可能となる。さらには、半導体記憶装置を構成する第２の電界効果トランジスタのメモリ効果が増大するので、半導体記憶装置の読出し速度を高速にすることが可能となる。なお、第２絶縁膜の厚さは、製造プロセスによる均一性や膜質が一定の水準を維持することが可能であり、かつ保持特性が極端に劣化しない限界となる０．８ｎｍ以上とすることが好ましい。
【００３７】
上記の半導体記憶装置において、第２の電界効果トランジスタにおける前記ゲート電極はゲート絶縁膜を介してウェル領域またはボディ領域上に形成され、前記メモリ機能部の第１の絶縁膜は第２の絶縁膜により前記ウェル領域またはボディ領域と隔てられ、第２の絶縁膜の膜厚は、ゲート絶縁膜の膜厚より厚く、かつ２０ｎｍ以下である構成としてもよい。
【００３８】
上記の構成によれば、第２の絶縁膜の膜厚がゲート絶縁膜の膜厚より厚いので、メモリ機能部に蓄積された電荷の散逸防止機能が高くなる。したがって、半導体記憶装置を構成する第２の電界効果トランジスタの短チャネル効果を悪化させることなく保持特性を改善することができる。この結果、半導体記憶装置を高集積化しても十分な記憶保持性能を得ることができる。なお、第２の絶縁膜の厚さは、書換え速度の低下を考慮して、２０ｎｍ以下であることが好ましい。
【００３９】
上記の半導体記憶装置において、第１の絶縁膜はシリコン窒化膜であり、第２および第３の絶縁体はシリコン酸化膜である構成としてもよい。
【００４０】
上記の構成によれば、第１の絶縁膜は電荷をトラップする準位が多数存在するシリコン窒化膜であるから、不揮発性メモリのヒステリシスを大きくすることができる。また、第２の絶縁膜は、バンドギャップが大きく、電荷の散逸を防ぐ効果が特に大きいシリコン酸化膜であるから、不揮発性メモリの保持特性が良い。さらには、シリコン酸化膜およびシリコン窒化膜は共にＬＳＩプロセスでごく標準的に用いられる材料であるため、好ましい。
【００４１】
上記の半導体記憶装置において、第１の電界効果トランジスタは、前記ゲート電極におけるゲート長方向の両側壁部にゲート側壁絶縁膜が形成されており、このゲート側壁絶縁膜は電荷保持機能を有していない（例えば電荷保持機能を有する材料を含んでいない）構成としてもよい。
【００４２】
上記の構成によれば、揮発性メモリとなる第１の電界効果トランジスタは、ゲート側壁絶縁膜中に電荷を保持する機能を有する材料を含んでいない。したがって、第１の電界効果トランジスタにおいて、ゲート側壁絶縁膜中に電荷が注入されてトランジスタ特性が変化するのを防ぐことができる。これにより、揮発性メモリ素子として機能する第１の電界効果トランジスタの信頼性を向上することができる。
【００４３】
本発明の半導体記憶装置に製造方法は、１つの半導体チップ上に第１の電界効果トランジスタと第２の電界効果トランジスタとが形成され、第１の電界効果トランジスタは、ウェル領域またはボディ領域と、ゲート電極と、このゲート電極におけるゲート長方向の両側壁部に形成されたゲート側壁絶縁膜と、第１および第２の拡散層領域とを備え、これらゲート側壁絶縁膜は電荷保持機能を有しておらず（例えば電荷保持機能を有する材料を含んでおらず）、前記ウェル領域またはボディ領域に保持された電荷の多寡により、ゲート電極に電圧を印加した際の第１の拡散層領域から第２の拡散層領域に流れる電流量を変化させるように構成され、第２の電界効果トランジスタは、第１および第２の拡散層領域と、ゲート電極と、このゲート電極におけるゲート長方向の両側壁部に形成されたメモリ機能部とを備え、これらメモリ機能部が電荷保持機能を有し（例えば電荷保持機能を有する材料を含んでおり）、前記メモリ機能部に保持された電荷の多寡により、ゲート電極に電圧を印加した際の第１の拡散層領域から第２の拡散層領域に流れる電流量を変化させるように構成されている半導体記憶装置の製造方法であって、前記ゲート電極を形成するステップと、電荷保持機能を有する膜を前記ウェル領域またはボディ領域上、および前記ゲート電極上を含む全面に形成するステップと、第１の電界効果トランジスタにおけるゲート電極近傍の電荷保持機能を有する膜を除去するステップとを含んでいることを特徴としている。
【００４４】
上記の構成によれば、簡易なプロセスにより、高い信頼性を有する、揮発性メモリ素子として機能する第１の電界効果トランジスタを形成することができる。また、簡易なプロセスにより、書換え速度が高速で、十分な保持時間を持ち、高い信頼性を有する、不揮発性メモリ素子として機能する第２の電界効果トランジスタを形成することができる。
【００４５】
本発明の携帯電子機器は、上記の何れかの半導体記憶装置または半導体装置を備えていることを特徴としている。
【００４６】
上記の構成によれば、簡易なプロセスにて形成可能な素子、例えばＬＳＩを混載した構成となるので、携帯電子機器の機能と動作速度を向上させ、製造コストを削減することが可能である。
【００４７】
【発明の実施の形態】
本発明の半導体記憶装置および半導体装置は、揮発性メモリ素子と不揮発性メモリ素子とを１つのチップ上に混載したものであり、簡易なプロセスで形成することが可能なものである。以下に、本発明の実施の形態における半導体記憶装置および半導体装置を構成する揮発性メモリ素子と不揮発性メモリ素子についてそれぞれ説明する。
【００４８】
まず、以下の実施の形態１において、本発明の実施の形態における半導体記憶装置および半導体装置を構成する揮発性メモリ素子を説明する。
【００４９】
〔実施の形態１〕
本発明の実施の形態の揮発性メモリ素子（半導体装置、半導体記憶装置）は、１個のトランジスタでＤＲＡＭに類似した機能を果たすものであり、一定時間毎にリフレッシュ動作を要する。
【００５０】
図１に示すように、揮発性メモリ素子１は、主として、ウェル領域またはボディ領域４２と、ゲート絶縁膜１４と、ゲート絶縁膜１４上に形成されたゲート電極１５と、ゲート電極１５の両側（ウェル領域またはボディ領域４２の両側）に形成された拡散層領域（ソース・ドレイン領域）３３，３４と、ゲート電極１５下に配置されたチャネル領域（図示せず）とから構成される。
【００５１】
揮発性メモリ素子１は、上記ウェル領域またはボディ領域に蓄積された電荷の多寡により、少なくとも２値の情報を記憶することが可能なメモリ素子として機能する。
【００５２】
揮発性メモリ素子１は、半導体基板１０上、好ましくは半導体基板１０内に形成された第１導電型（Ｐ型またはＮ型の何れか一方）のウェル領域上に形成されることが好ましい。第１導電型のウェル領域は、揮発性メモリ素子１毎に電気的に独立している。半導体基板では、上記第１導電型のウェル領域を電気的に分離するために、上記第１導電型のウェル領域より深い位置に第２導電型の深いウェル領域を設け、この第２導電型の深いウェル領域と素子分離領域とで第１導電型の素子分離領域を素子毎に分離するのが好ましい。
【００５３】
上記揮発性メモリ素子１は、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板上に形成されるのがより好ましい。この場合、素子分離領域を設けることにより、容易に第１導電型のボディ領域を電気的に分離することができる。
【００５４】
半導体基板１０としては、半導体装置に使用されるものであれば特に限定されるものではなく、例えば、シリコン、ゲルマニウム等の元素半導体、ＧａＡｓ、ＩｎＧａＡｓ、ＺｎＳｅ等の化合物半導体による基板、ＳＯＩ基板または多層ＳＯＩ基板等の種々の基板を用いることができる。なかでもシリコン基板または表面半導体層（半導体基板１０の上面の半導体層）としてシリコン層が形成されたＳＯＩ基板が好ましい。
【００５５】
この半導体基板１０上には、素子分離領域が形成されていることが好ましく、さらにトランジスタ、キャパシタ、抵抗等の素子、これらによる回路、半導体装置や層間絶縁膜が組み合わせられて、シングルまたはマルチレイヤー構造で形成されていてもよい。なお、素子分離領域は、ＬＯＣＯＳ膜、トレンチ酸化膜、ＳＴＩ膜等種々の素子分離膜により形成することができる。
【００５６】
半導体基板１０は、Ｐ型またはＮ型の導電型を有していてもよく、半導体基板１０には、少なくとも１つの第１導電型（Ｐ型またはＮ型）のウェル領域が形成されていることが好ましい。半導体基板１０およびウェル領域の不純物濃度は、当該分野で公知の範囲のものが使用できる。なお、半導体基板１０としてＳＯＩ基板を用いる場合には、チャネル領域下にボディ領域が配置されている。
【００５７】
ゲート絶縁膜１４は、通常、半導体装置に使用されるものであれば特に限定されるものではなく、例えば、シリコン酸化膜、シリコン窒化膜等の絶縁膜；酸化アルミニウム膜、酸化チタニウム膜、酸化タンタル膜、酸化ハフニウム膜などの高誘電体膜の単層膜または積層膜を使用することができる。なかでも、シリコン酸化膜が好ましい。
【００５８】
ゲート電極１５は、ゲート絶縁膜１４上に、通常半導体装置に使用されるような形状で形成されている。ゲート電極１５は、実施の形態のなかで特に指定がない限り、特に限定されるものではなく、導電膜、例えば、ポリシリコン：銅、アルミニウム等の金属：タングステン、チタン、タンタル等の高融点金属：高融点金属とのシリサイド等の単層膜または積層膜等を使用することができる。ゲート電極１５の膜厚は、例えば５０〜４００ｎｍ程度の膜厚で形成することが適当である。なお、ゲート電極１５の下には、チャネル領域が形成される。
【００５９】
拡散層領域（ソース／ドレイン領域）３３，３４は、ウェル領域またはボディ領域と逆導電型（第２導電型）の拡散層領域として、ゲート電極１５の両側のそれぞれに配置されている。拡散層領域３３，３４と半導体基板１０またはウェル領域との接合は急峻であること、すなわち濃度勾配が大きく、その結果接合が急峻になることが好ましい。これは、高エネルギーのキャリア（ホットエレクトロンまたはホットホール）が低電圧で効率良く発生し、より低電圧で高速な動作が可能となるからである。なお、接合が急峻とは、より詳細には、ＰＮ接合の両側の不純物濃度が濃く、かつ接合付近での不純物濃度濃度の勾配が急峻であること（したがって、接合付近でのポテンシャルの勾配が急峻となる）ことである。
【００６０】
拡散層領域３３，３４の接合深さは、特に限定されるものではなく、得ようとする半導体記憶装置の性能等に応じて、適宜調整することができる。なお、半導体基板１０としてＳＯＩ基板を用いる場合には、拡散層領域３３，３４は、表面半導体層の膜厚よりも小さな接合深さを有していてもよいが、表面半導体層の膜厚とほぼ同程度の接合深さを有していることが好ましい。
【００６１】
拡散層領域（ソース／ドレイン領域）３３，３４は、その一部が、チャネル領域表面、つまり、ゲート絶縁膜１５の下面よりも高い位置に延設されていてもよい。この場合には、半導体基板１０内に形成された拡散層領域３３，３４上に、この拡散層領域３３，３４と一体化した導電膜が積層されて構成されていることが適当である。
【００６２】
上記導電膜としては、例えば、ポリシリコン、アモルファスシリコン等の半導体、シリサイド、上述した金属、高融点金属等が挙げられる。なかでも、ポリシリコンが好ましい。ポリシリコンは、不純物拡散速度が半導体基板に比べて非常に大きいために、半導体基板内におけるソース／ドレイン領域の接合深さを浅くするのが容易で、短チャネル効果の抑制がしやすいためである。
【００６３】
上記揮発性メモリ１の構造および動作原理を図１および図２を用いて説明する。図１は、揮発性メモリ１の概略の断面図であり、Ｎチャネル型の揮発性メモリ１を半導体基板１０としてのＳＯＩ基板上に形成した場合の例である。
【００６４】
ＳＯＩ基板は、シリコン基板１１上に、埋め込み酸化膜１２が形成されており、さらにその上にＳＯＩ層１３が形成されている。ＳＯＩ層１３には、Ｐ型のボディ領域４２およびＮ型の拡散層領域３３、３４が形成されている。ボディ領域４２は部分的に空乏化している。また、ボディ領域４２は、他のノードと電気的に直接に接続されておらず、フローティング状態にある。
【００６５】
ボディ領域４２上には、ゲート酸化膜からなるゲート絶縁膜１４を介してポリシリコンよりなるゲート電極１５が形成されている。ゲート電極１５におけるゲート長方向の両側壁には、シリコン窒化膜からなるゲート側壁絶縁膜２３，２４が形成されている。これらゲート側壁絶縁膜２３，２４は電荷保持機能を有していない。
【００６６】
次に、揮発性メモリ１の書込み動作原理を、図１および図２を用いて説明する。この揮発性メモリ１は、ボディ領域４２に蓄積された正孔の多寡が電界効果トランジスタからなる揮発性メモリ１の閾値差となって読み出されるものである。ここで、「１」値の書込みとは、トランジスタの閾値を低い状態にすることとし、「０」値の書込みとは、トランジスタの閾値を高い状態にすることとする。
【００６７】
揮発性メモリ１において、「１」値を書込むためには、図１に示すように、拡散層領域３３をソース電極として接地電位ＧＮＤを印加し、拡散層領域３４をドレイン電極として正電圧ＶＢＬ１を印加し、ゲート電極１５に正電圧ＶＷ１を印加する。これにより、トランジスタはオン状態となる。
【００６８】
このとき、反転層９１は拡散層領域３３（ソース領域）から延びるものの、拡散層領域３４（ドレイン領域）には達せずにピンチオフする。このようにピンチオフするためには、トランジスタは飽和領域動作する必要があるため、拡散層領域３４（ドレイン領域）の電圧ＶＢＬ１は、ゲート電極１５の電圧ＶＷ１と同程度かそれ以上であることが好ましい。具体的には、例えば、ＶＷ１を１Ｖに、ＶＢＬ１を１．５Ｖにすればよいが、電圧値はこれに限るものではない。
【００６９】
ピンチオフ点に達した反転層９１の電子は、強い電界により加速され、拡散層領域３４（ドレイン領域）の端部付近にてインパクトイオン化を引き起こす。これにより、正孔９２が発生し、ボディ領域４２に蓄積される。ボディ領域４２に正孔９２が蓄積されると、ボディ領域４２の電位は上昇する。これにより、トランジスタの閾値が低下し、駆動電流が増加する。なお、ボディ領域４２に蓄積された正孔９２は、時間の経過とともに拡散層領域３３、３４に逃げていく。具体的には、室温において数秒後には殆どの正孔９２が散逸して記憶情報を失ってしまう。しかしながら、記憶情報が失われる前に、リフレッシュ動作を行なえば、引き続き記憶情報を保持しつづけることができる。
【００７０】
揮発性メモリ１において、「０」値を書込むためには、図２に示すように、拡散層領域３４に負電圧ＶＢＬ２を印加して、ボディ領域４２に蓄積された正孔を拡散層領域３４に引き出せばよい。具体的には、例えば、ＶＷ２を１Ｖに、ＶＢＬ２を−１Ｖにすればよいが、電圧値はこれに限るものではない。こうすることにより、ボディ領域４２に蓄積された正孔９２の数が減少し、トランジスタの閾値が高い状態となって、駆動電流が減少する。
【００７１】
揮発性メモリ１において、記憶情報を読み出すには、トランジスタをオン状態にして拡散層領域３３（ソース領域）から拡散層領域３４（ドレイン領域）へ流れる電流（駆動電流）を検知すればよい。このとき、書込みが起きない程度に拡散層領域３４（ドレイン領域）の電圧の絶対値を低くしておくのが好ましい。具体的には、例えば、ＶＷ２を１Ｖに、ＶＢＬ２を０．１Ｖにすればよいが、電圧値はこれに限るものではない。
【００７２】
トランジスタの閾値は、ボディ領域４２の電位の変化量が大きいほど大きく変化する。また、ボディ領域４２の電位の変化量は、正孔９２の数が同じであればボディ領域４２の静電容量が小さいほど大きくなる。そのため、トランジスタのメモリ効果（閾値変化）は、ボディ領域４２の静電容量が小さいほど大きくなる。したがって、半導体基板１０には、ボディ領域４２と拡散層領域３３、３４との接合容量を非常に小さくすることができるＳＯＩ基板を用いるのが特に好ましい。しかしながら、バルク基板を用いて、ウェル領域を素子毎に電気的に分離し、分離されたウェル領域に正孔を蓄積するようにしてもよい。
【００７３】
上記揮発性メモリ１は、電界効果トランジスタを形成するための通常の半導体プロセスによって形成することができる。
【００７４】
これまでの説明で明らかなように、上記揮発性メモリ１は、１個の通常構造の電界効果トランジスタにより、ＤＲＡＭと同様な機能を得ることができる。また、上記揮発性メモリ１はＤＲＡＭのようにトランジスタの外にキャパシタンスを必要とせず、ボディ領域またはウェル領域に電荷を蓄積するものである。したがって、非常に簡単なプロセスで形成することが可能であり、メモリセルの微細化が容易である。
【００７５】
次に、以下の実施の形態２から１０において、本発明の半導体記憶装置および半導体装置を構成する不揮発性メモリ素子３について詳細に説明する。
【００７６】
〔実施の形態２〕
本発明の実施の形態の不揮発性メモリ素子（半導体装置、半導体記憶装置）は、図３および図４に示す構成を有している。図３に示すように、不揮発性メモリ素子３は、主として、第１導電型（Ｐ型またはＮ型の何れか一方）の領域である拡散層領域３５，３６と、これら拡散層領域３５，３６の間に設けられた第２導電型（Ｐ型またはＮ型の他方）の領域であるボディ領域４３と、半導体基板１０上において、それぞれ、拡散層領域３５とボディ領域４３との境界、拡散層領域３６とボディ領域４３との境界を跨って配置された、電荷保持部であるメモリ機能部２５，２６と、これら両メモリ機能部２５，２６間における半導体基板１０上に形成されたゲート絶縁膜１４と、両メモリ機能部２５，２６間におけるゲート絶縁膜１４上に形成されたゲート電極１５とから構成される。
【００７７】
あるいは、不揮発性メモリ素子３は、主として、半導体基板１０上に設けられたゲート絶縁膜１４と、このゲート絶縁膜１４上に形成されたゲート電極１５と、ゲート電極１５のゲート長方向における両側壁部に形成されたメモリ機能部（ゲート側壁絶縁膜）２５，２６と、メモリ機能部２５，２６のゲート電極１５側とは反対側の位置における半導体基板１０の位置にそれぞれに配置された拡散層領域（ソース／ドレイン領域）３５，３６と、半導体基板１０におけるゲート電極１５下の位置に配置されたチャネル領域（図示せず）とから構成される。
【００７８】
この不揮発性メモリ素子３は、メモリ機能部２５，２６を構成するそれぞれ１つの電荷保持膜（電荷を保持し、蓄積する機能を有する膜）に２値またはそれ以上の情報を記憶することにより、４値またはそれ以上の情報を記憶する不揮発性メモリ素子として機能する。また、不揮発性メモリ素子３は、メモリ機能部２５，２６による可変抵抗効果により、選択トランジスタとメモリトランジスタとの機能を兼ね備えたメモリセルとしても機能する。しかしながら、この不揮発性メモリ素子３は、必ずしも４値またはそれ以上の情報を記憶して機能させる必要はなく、例えば、２値の情報を記憶して機能させてもよい。
【００７９】
本発明の実施の形態における半導体記憶装置（半導体装置）としての不揮発性メモリ素子３は、半導体基板１０上、好ましくは半導体基板１０内に形成された第１導電型（Ｐ型またはＮ型の何れか一方）のウェル領域上に形成されることが好ましい。
【００８０】
半導体基板１０としては、半導体装置に使用されるものであれば特に限定されるものではなく、例えば、シリコン、ゲルマニウム等の元素半導体、シリコンゲルマニウム、ＧａＡｓ、ＩｎＧａＡｓ、ＺｎＳｅ、ＧａＮ等の化合物半導体によるバルク基板が挙げられる。また、表面に半導体層を有するものとして、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板または多層ＳＯＩ基板等の種々の基板、ガラスやプラスチック基板上に半導体層を有するものを用いてもよい。なかでもシリコン基板または表面にシリコン層が形成されたＳＯＩ基板等が好ましい。半導体基板または半導体層からなる半導体部材は、内部を流れる電流量に多少の差が生じるものの、単結晶（例えば、エピタキシャル成長によるもの）、多結晶またはアモルファスのいずれであってもよい。
【００８１】
この半導体基板または半導体層からなる半導体部材上には、素子分離領域が形成されていることが好ましく、さらにトランジスタ、キャパシタ、抵抗等の素子、これらによる回路、半導体装置や層間絶縁膜が組み合わせられて、シングルまたはマルチレイヤー構造で形成されていてもよい。なお、素子分離領域は、ＬＯＣＯＳ膜、トレンチ酸化膜、ＳＴＩ膜等種々の素子分離膜により形成することができる。
【００８２】
半導体基板１０は、Ｐ型またはＮ型の導電型を有していてもよい。また、半導体基板１０には、少なくとも１つの第１導電型（Ｐ型またはＮ型）のウェル領域が形成されていることが好ましい。半導体基板１０およびウェル領域の不純物濃度は、当該分野で公知の範囲のものが使用できる。なお、半導体基板１０としてＳＯＩ基板を用いる場合には、表面半導体層にウェル領域が形成されていてもよいが、チャネル領域下にボディ領域を有していてもよい。
【００８３】
ゲート絶縁膜１４または絶縁膜は、通常、半導体装置に使用されるものであれば特に限定されるものではなく、例えば、シリコン酸化膜、シリコン窒化膜等の絶縁膜；酸化アルミニウム膜、酸化チタニウム膜、酸化タンタル膜、酸化ハフニウム膜などの高誘電体膜の単層膜または積層膜を使用することができる。なかでも、シリコン酸化膜が好ましい。
【００８４】
ゲート絶縁膜１４は、例えば、１〜２０ｎｍ程度、好ましく１〜６ｎｍ程度の膜厚とすることが適当である。ゲート絶縁膜１４は、ゲート電極１５直下にのみ形成されていてもよいし、ゲート電極１５よりも大きく（幅広）で形成されていてもよい。
【００８５】
ゲート電極１５は、ゲート絶縁膜１４上に、通常半導体装置に使用されるような形状または下端部に凹部を有した形状で形成されている。なお、単一のゲート電極１５とは、ゲート電極１５としては、単層または多層の導電膜によって分離されることなく、一体形状として形成されているゲート電極１５を意味する。また、ゲート電極１５は、側壁に側壁絶縁膜を有していてもよい。
【００８６】
ゲート電極１５は、通常、半導体装置に使用されるものであれば特に限定されるものではなく、導電膜、例えば、ポリシリコン：銅、アルミニウム等の金属：タングステン、チタン、タンタル等の高融点金属：高融点金属とのシリサイド等の単層膜または積層膜等が挙げられる。ゲート電極１５の膜厚は、例えば５０〜４００ｎｍ程度の膜厚で形成することが適当である。なお、ゲート電極１５の下にはチャネル領域が形成されている。
【００８７】
メモリ機能部２５，２６は、少なくとも、電荷を保持するか、電荷を蓄え、保持する機能を有するか、電荷をトラップするか、電荷分極状態を保持する機能を有する膜または領域を含んで構成される。これらの機能を果たすものとしては、シリコン窒化物；シリコン；リン、ボロン等の不純物を含むシリケートガラス；シリコンカーバイド；アルミナ；ハフニウムオキサイド、ジルコニウムオキサイド、タンタルオキサイド等の高誘電体；酸化亜鉛；強誘電体；金属等が挙げられる。
【００８８】
メモリ機能部２５，２６は、例えば、シリコン窒化膜を含む絶縁体膜；導電膜もしくは半導体層を内部に含む絶縁体膜；導電体もしくは半導体ドットを１つ以上含む絶縁体膜；電界により内部電荷が分極し、その状態が保持される強誘電体膜を含む絶縁膜等の単層または積層構造によって形成することができる。なかでも、シリコン窒化膜は、電荷をトラップする準位が多数存在するため大きなヒステリシス特性を得ることができ、また、電荷保持時間が長く、リークパスの発生による電荷漏れの問題が生じないため保持特性が良好であり、さらに、ＬＳＩプロセスではごく標準的に用いられる材料であるため、好ましい。
【００８９】
不揮発性メモリ素子３では、リコン窒化膜などの電荷保持機能を有する絶縁膜を内部に含む絶縁膜をメモリ機能部２５，２６として用いることにより、記憶保持に関する信頼性を高めることができる。これは、シリコン窒化膜が絶縁体であるから、その一部に電荷のリークが生じた場合でも、直ちにシリコン窒化膜全体の電荷が失われることがないからである。
【００９０】
さらには、複数の不揮発性メモリ素子３を配列する場合において、不揮発性メモリ素子３間の距離が縮まって隣接するメモリ機能部２５，２６同士が接触しても、メモリ機能部２５，２６が導電体からなる場合のように夫々のメモリ機能部２５，２６に記憶された情報が失われることがない。また、コンタクトプラグをよりメモリ機能部２５，２６と接近して配置することができ、場合によってはメモリ機能部２５，２６と重なるように配置することができるので、不揮発性メモリ素子３の微細化が容易となる。
【００９１】
さらに、不揮発性メモリ素子３において、記憶保持に関する信頼性を高めるためには、電荷を保持する機能を有する絶縁膜が必ずしも膜状である必要はなく、電荷を保持する機能を有する絶縁体が絶縁膜に離散的に存在することが好ましい。具体的には、電荷を保持しにくい材料、例えば、シリコン酸化物中に電荷を保持する機能を有する絶縁体がドット状に分散していることが好ましい。
【００９２】
また、導電膜もしくは半導体層を内部に含む絶縁体膜をメモリ機能部２５，２６として用いた場合には、導電体もしくは半導体中への電荷の注入量を自由に制御できるため、多値化しやすい効果がある。
【００９３】
さらに、導電体もしくは半導体ドットを１つ以上含む絶縁体膜をメモリ機能部２５，２６として用いた場合には、電荷の直接トンネリングによる書込・消去が行ないやすくなり、低消費電力化の効果がある。
【００９４】
また、メモリ機能部２５，２６としては、電界により分極方向が変化するＰＺＴ、ＰＬＺＴ等の強誘電体膜を用いてもよい。この場合、分極により強誘電体膜の表面に実質的に電荷が発生し、その状態で保持される。したがって、メモリ機能部２５，２６は、メモリ機能を有する膜外から電荷を供給され電荷をトラップする膜と同様なヒステリシス特性を得ることができ、かつ、強誘電体膜の電荷保持は、膜外からの電荷注入の必要がなく、膜内の電荷の分極のみによってヒステリシス特性を得ることができるため、高速に書込・消去ができる効果がある。
【００９５】
すなわち、メモリ機能部２５，２６は、電荷を逃げにくくする領域または電荷を逃げにくくする機能を有する膜をさらに含むことが好ましい。電荷を逃げにくくする機能を果たすものとしては、シリコン酸化膜等が挙げられる。
【００９６】
メモリ機能部２５，２６に含まれる電荷保持膜は、直接または絶縁膜を介してゲート電極１５の両側に形成されており、また、直接、ゲート絶縁膜１４または絶縁膜を介して半導体基板１０（ウェル領域、ボディ領域または拡散層領域（ソース／ドレイン領域）３５，３６）上に配置されている。
【００９７】
ゲート電極１５の両側の電荷保持膜（メモリ機能部２５，２６）は、直接または絶縁膜を介してゲート電極１５の側壁の全てまたは一部を覆うように形成されていることが好ましい。応用例として、メモリ機能部２５，２６は、ゲート電極１５が下端部に凹部を有する場合には、直接または絶縁膜（ゲート絶縁膜１４）を介して凹部を完全にまたは凹部の一部を埋め込むように形成されていてもよい。
【００９８】
ゲート電極１５は、メモリ機能部２５，２６の側壁のみに形成されるか、あるいはメモリ機能部２５，２６の上部を覆わないことが好ましい。このような配置により、コンタクトプラグをよりゲート電極１５と接近して配置することができるので、不揮発性メモリ素子３の微細化が容易となる。また、このような単純な配置を有する不揮発性メモリ素子３は製造が容易であり、歩留まりを向上することができる。
【００９９】
メモリ機能部２５，２６の電荷保持膜として導電膜を用いる場合には、電荷保持膜が半導体基板１０（ウェル領域、ボディ領域または拡散層領域（ソース／ドレイン領域）３５，３６）またはゲート電極１５と直接接触しないように、絶縁膜を介して配置させることが好ましい。この場合のメモリ機能部２５，２６の構造としては、例えば、導電膜と絶縁膜との積層構造、絶縁膜内に導電膜をドット状等に分散させた構造、ゲートの側壁に形成された側壁絶縁膜内の一部に配置した構造等が挙げられる。
【０１００】
拡散層領域（ソース／ドレイン領域）３５，３６は、半導体基板１０またはウェル領域とは逆導電型の拡散層領域として、メモリ機能部２５，２６におけるゲート電極１５側とは反対側の位置における半導体基板１０の位置にそれぞれに配置されている。拡散層領域（ソース／ドレイン領域）３５，３６と半導体基板１０またはウェル領域との接合は急峻であること、すなわち濃度勾配が大きく、その結果接合が急峻になることが好ましい。これは、ホットエレクトロンやホットホールが低電圧で効率良く発生し、より低電圧で高速な動作が可能となるからである。
【０１０１】
拡散層領域（ソース／ドレイン領域）３５，３６の接合深さは、特に限定されるものではなく、得ようとする半導体記憶装置（不揮発性メモリ素子３）の性能等に応じて、適宜調整することができる。なお、半導体基板１０としてＳＯＩ基板を用いる場合、拡散層領域３５，３６は、表面半導体層（例えば後述のＳＯＩ層１３）の膜厚よりも小さな接合深さを有していてもよいが、表面半導体層の膜厚とほぼ同程度の接合深さを有していることが好ましい。
【０１０２】
拡散層領域（ソース／ドレイン領域）３５，３６は、ゲート電極１５の端部とオーバーラップ（一部オーバーラップ）するように配置していてもよいし、ゲート電極ゲート電極１５の端部に対してオフセットされて配置（オーバーラップせずに配置）されていてもよい。特に、オフセットされている場合には、ゲート電極１５に電圧を印加したとき、メモリ機能部２５，２６下のオフセット領域の反転しやすさが、メモリ機能部２５，２６に蓄積された電荷量によって大きく変化し、メモリ効果が増大するとともに、短チャネル効果の低減をもたらすため、好ましい。
【０１０３】
ただし、あまりオフセットしすぎると、拡散層領域（ソース／ドレイン領域）３５，３６の駆動電流が著しく小さくなる。したがって、オフセット量、すなわちゲート長方向に対して平行方向の電荷保持膜の厚さよりもオフセット量つまり、ゲート長方向における一方のゲート電極端から近い方のソース・ドレイン領域までの距離は短い方が好ましい。特に重要なことは、メモリ機能部２５，２６中の電荷蓄積領域（電荷保持膜）の少なくとも一部が、拡散層領域であるソース／ドレイン領域の一部とオーバーラップしていることである。これは、本発明の半導体記憶装置または半導体装置を構成する不揮発性メモリ素子３の本質が、メモリ機能部２５，２６の側壁部にのみ存在するゲート電極１５とソース／ドレイン領域間の電圧差によりメモリ機能部２５，２６を横切る電界によって記憶を書き換えることであるためである。
【０１０４】
拡散層領域（ソース／ドレイン領域）３５，３６は、その一部が、チャネル領域表面、つまり、ゲート絶縁膜１４の下面よりも高い位置に延設されていてもよい。この場合には、半導体基板１０内に形成された拡散層領域３５，３６に、この拡散層領域３５，３６と一体化した導電膜が積層されて構成されていることが適当である。導電膜としては、例えば、ポリシリコン、アモルファスシリコン等の半導体、シリサイド、上述した金属、高融点金属等が挙げられる。なかでも、ポリシリコンが好ましい。ポリシリコンは、不純物拡散速度が半導体基板１０に比べて非常に大きいために、半導体基板１０内における拡散層領域３５，３６の接合深さを浅くするのが容易で、短チャネル効果の抑制がしやすいためである。なお、この場合には、拡散層領域３５，３６の一部は、ゲート電極１５とともに、メモリ機能部２５，２６の少なくとも一部を挟持するように配置することが好ましい。
【０１０５】
ここで、上記のようにソース・ドレインの一部がチャネル領域表面より高い位置に形成されている場合の一例を図３０に示す。メモリ機能部４０１，４０２の側壁には、例えばポリシリコン又はアモルファスシリコン等からなる導電性のサイドウォール４０３が形成されている。ソース・ドレイン領域は、導電性のサイドウォール４０３に不純物注入を行った後に熱処理を行って不純物を拡散させて形成する。このとき不純物は半導体基板４０７内（領域４０４，４０５）にも拡散する。この場合、ソース領域（あるいはドレイン領域）は、サイドウォール４０３と領域４０４（あるいは４０５）とから構成される。したがって、ソース・ドレインの一部がチャネル領域表面より高い位置に存在ことになる。
【０１０６】
なお、メモリ機能部４０１，４０２は、サイドウォール形状をした第１の絶縁膜であるシリコン窒化膜４１２と、このシリコン窒化膜４１２とゲート電極１５、半導体基板４０７および拡散層領域４０４（または４０５）とを隔てる第２の絶縁膜であるシリコン酸化膜４１１とからなる。電荷（電子または正孔）を蓄積する機能を有するのはシリコン窒化膜４１２であり、シリコン酸化膜４１１はシリコン窒化膜４１２に蓄積された電荷の漏れを防いでいる。また、４０６は素子分離領域である。
【０１０７】
上記のような構成では、ソース・ドレイン領域が領域４０４，４０５のみからなる場合に比べて、ソース・ドレイン領域が厚さを増すことになるため、ソース・ドレイン抵抗を低減することができる。したがって、メモリ素子の読み出し動作を高速にすることができる。さらに、導電性のサイドウォール４０３がポリシリコン又はアモルファスシリコンからなる場合、ポリシリコン又はアモルファスシリコン中における不純物拡散速度が、半導体基板４０７中における不純物拡散速度よりも極めて大きいため、熱処理によるソース・ドレイン領域形成の際に、領域４０４，４０５の紙面垂直方向（ゲート長方向および半導体基板４０７とゲート電極１５との積層方向に直行する方向）の厚さを非常に薄くすることが容易になる。すなわち、ソース・ドレイン領域の浅接合化が容易になる。したがって、メモリ素子の微細化が容易となる。
【０１０８】
本発明の実施の形態における不揮発性メモリ素子３は、通常の半導体プロセスによって、例えば、ゲート電極１５の側壁に単層または積層構造のサイドウォールスペーサ（メモリ機能部２５，２６）を形成する方法と同様の方法によって形成することができる。具体的には、下記の方法を挙げることができる。
【０１０９】
第１の方法としては、ゲート電極１５または電極を形成した後、電荷保持膜、電荷保持膜／絶縁膜、絶縁膜／電荷保持膜、あるいは絶縁膜／電荷保持膜／絶縁膜等の順序にて電荷保持膜を含む単層膜または積層膜を形成し、適当な条件下でエッチバックしてこれらの膜をサイドウォールスペーサ状に残す方法である。
【０１１０】
第２の方法としては、絶縁膜または電荷保持膜を形成し、適当な条件下でエッチバックしてサイドウォールスペーサ状に残し、さらに電荷保持膜または絶縁膜を形成し、同様にエッチバックしてサイドウォールスペーサ状に残す方法である。
【０１１１】
第３の方法としては、粒子状の電荷保持材料を分散させた絶縁膜材料をゲート電極１５を含む半導体基板１０上に塗布または堆積し、適当な条件下でエッチバックして、絶縁膜材料をサイドウォールスペーサ形状に残す方法である。
【０１１２】
第４の方法としては、ゲート電極１５を形成した後、上記単層膜または積層膜を形成し、マスクを用いてパターニングする方法である。
【０１１３】
第５の方法としては、ゲート電極１５または電極を形成する前に、電荷保持膜、電荷保持膜／絶縁膜、絶縁膜／電荷保持膜、絶縁膜／電荷保持膜／絶縁膜等の順序にて何れかの積層膜を形成し、これらの膜のチャネル領域となる領域に開口を形成し、その上全面にゲート電極材料膜を形成し、このゲート電極材料膜を、開口を含み、開口よりも大きな形状でパターニングする方法である。
【０１１４】
本発明の実施の形態の不揮発性メモリ素子３を配列してメモリセルアレイを構成した場合、不揮発性メモリ素子３の最良の形態は、例えば、
（１）複数の不揮発性メモリ素子３のゲート電極１５が一体となってワード線の機能を有する。
（２）上記ワード線の両側にはメモリ機能部２５，２６が形成されている。
（３）メモリ機能部２５，２６内で電荷を保持するのは絶縁体、特にシリコン窒化膜である。
（４）メモリ機能部２５，２６はＯＮＯ（Ｏｘｉｄｅ  Ｎｉｔｒｉｄｅ  Ｏｘｉｄｅ）膜で構成されており、シリコン窒化膜はゲート絶縁膜の表面と略並行な表面を有している。
（５）メモリ機能部２５，２６中のシリコン窒化膜はワード線およびチャネル領域とシリコン酸化膜で隔てられている。
（６）メモリ機能部２５，２６内のシリコン窒化膜と拡散層領域３５，３６とがオーバーラップしている。
（７）ゲート絶縁膜１４の表面と略並行な表面を有するシリコン窒化膜とチャネル領域または半導体層とを隔てる絶縁膜の厚さとゲート絶縁膜１４の厚さとが異なる。
（８）１個の不揮発性メモリ素子３の書込みおよび消去動作は単一のワード線により行なう。
（９）メモリ機能部２５，２６の上には書込みおよび消去動作を補助する機能を有する電極（ワード線）がない。
（１０）メモリ機能部２５，２６の直下で拡散層領域３５，３６と接する部分に拡散層領域３５，３６の導電型とは反対の導電型の不純物濃度が濃い領域を有する。
なる要件を満たすものである。すなわち、不揮発性メモリ素子３は、上記要件を全て満たす場合が最良の形態となるものの、必ずしも上記要件を全て満たす必要はない。
【０１１５】
不揮発性メモリ素子３において、上記要件を複数満たす場合、特に好ましい組み合わせが存在する。例えば、
（３）メモリ機能部２５，２６内で電荷を保持するのが絶縁体、特にシリコン窒化膜である。
（９）メモリ機能部２５，２６体の上には書込みおよび消去動作を補助する機能を有する電極（ワード線）がない。
（６）メモリ機能部２５，２６内の絶縁膜（シリコン窒化膜）と拡散層領域３５，３６とがオーバーラップしている。
場合である。すなわち、本願発明者らは、メモリ機能部２５，２６内で電荷を保持しているのが絶縁体であり、かつメモリ機能部２５，２６の上には書込みおよび消去動作を補助する機能を有する電極がない場合には、メモリ機能部２５，２６内の絶縁膜（シリコン窒化膜）と拡散層領域３５，３６とがオーバーラップしている場合にのみ、書込み動作が良好に行なわれることを発見した。これは、要件（３）および（９）を満たす場合に、要件（６）を満たすことが必須であることを示す。
【０１１６】
一方、メモリ機能部２５，２６内で電荷を保持するのが導電体である場合は、メモリ機能部２５，２６内の導電体と拡散層領域３５，３６とがオーバーラップしていない場合でも、書込み動作を行なうことができた。これは、メモリ機能部２５，２６内の導体が書込み電極との容量カップリングにより書込み補助を行なうためである。また、メモリ機能部２５，２６体の上に書込みおよび消去動作を補助する機能を有する電極がある場合は、メモリ機能部２５，２６内の絶縁膜と拡散層領域３５，３６とがオーバーラップしていない場合でも、書込み動作を行なうことができた。
【０１１７】
しかしながら、メモリ機能部２５，２６内で電荷を保持するのが導電体ではなく絶縁体であり、かつメモリ機能部２５，２６の上に書込みおよび消去動作を補助する機能を有する電極がない場合には、以下のような非常に大きな効果を得ることができる。
【０１１８】
まず、ビット線コンタクトをワード線側壁のメモリ機能部２５，２６により接近させて配置することができる。または不揮発性メモリ素子３同士の距離が接近しても複数のメモリ機能部２５，２６が干渉せず記憶情報を保持できる。したがって、不揮発性メモリ素子３の微細化が容易となる。逆に、メモリ機能部２５，２６内の電荷保持領域が導体の場合、容量カップリングにより不揮発性メモリ素子３同士が近づくにつれて電荷保持領域間で干渉が起き、記憶情報を保持できなくなる。
【０１１９】
また、メモリ機能部２５，２６内の電荷保持領域が絶縁体（例えばシリコン窒化膜）である場合、メモリセル毎にメモリ機能部３を独立させる必要が無くなる。例えば、複数のメモリセルで共有される１本のワード線の両側に形成されたメモリ機能部３は、メモリセル毎に分離する必要が無く、１本のワード線の両側に形成されたメモリ機能部３を、ワード線を共有する複数のメモリセルで共有することが可能となる。そのため、メモリ機能部を分離するフォト、エッチング工程が不要となり製造工程が簡略化される。さらには、フォトの位置合わせマージン、エッチングの膜減りマージンが不要となるため、メモリセル間のマージンを縮小できる。したがって、メモリ機能部２５，２６内の電荷保持領域が導電体（例えば多結晶シリコン膜）である場合と比較して、同じ微細加工レベルで形成しても、メモリセル占有面積を微細化できる効果がある。逆に、メモリ機能部２５，２６内の電荷保持領域が導電体である場合、メモリ機能部２５，２６をメモリセル毎に分離するフォト、エッチング工程が必要となり、フォトの位置合わせマージン、エッチングの膜減りマージンが必要となる。
【０１２０】
さらに、メモリ機能部２５，２６の上に書込みおよび消去動作を補助する機能を有する電極がなく素子構造が単純であるから工程数が減少し、歩留まりを向上し、論理回路やアナログ回路を構成するトランジスタとの混載を容易にすることができる。
【０１２１】
さらに、非常に重要な設計事項として、本願発明者らは、下記の事項を見いだした。すなわち、メモリ機能部２５，２６内の電荷保持領域が絶縁体であり、かつメモリ機能部２５，２６の上に書込みおよび消去動作を補助する機能を有する電極がない場合であっても、メモリ機能部２５，２６内の電荷保持領域と拡散層領域３５，３６とをオーバーラップさせることにより、非常に低電圧で書込、消去が可能となる。また、これに加えて、上記２つの条件を満たすことにより、セル占有面積の縮小、製造方法の簡略化による歩留まり向上、ならびにコスト削減という非常に重要な効果が得られる。
【０１２２】
具体的には、上記電圧に関し、５Ｖ以下という低電圧により書込みおよび消去動作が行なわれることを確認した。この機能は回路設計上において非常に大きな効果を有する。すなわち、フラッシュメモリの場合のような高電圧をチップ内で作る必要がなくなるため、莫大な占有面積が必要となるチャージポンピング回路を省略すること、もしくは規模を小さくすることが可能となる。特に、小規模容量のメモリを調整用としてロジックＬＳＩに内蔵する場合、メモリ部の占有面積は、メモリセルよりもメモリセルを駆動する周辺回路の占有面積が支配的となるため、メモリセル用電圧昇圧回路を省略できること、もしくは規模を小さくできることは、チップサイズを縮小する上において最も効果的となる。
【０１２３】
以上の説明から明らかなように、不揮発性メモリ素子３においては、要件（３）、（９）および（６）を満たすことが特に好ましい。
【０１２４】
次に、上記不揮発性メモリ３の構造および動作原理を、図３から図６を用いてさらに詳細に説明する。
【０１２５】
図３は、上記不揮発性メモリ３の概略の断面図であり、Ｎチャネル型の不揮発性メモリ３をＳＯＩ基板からなる半導体基板１０上に形成した場合の例である。半導体基板１０では、シリコン基板１１上に埋め込み酸化膜１２が形成されており、さらにその上に表面半導体層であるＳＯＩ層１３が形成されている。ＳＯＩ層には、Ｐ型のボディ領域４３およびＮ型の拡散層領域３５，３６が形成されている。
【０１２６】
ボディ領域４３上にはゲート酸化膜からなるゲート絶縁膜１４を介してポリシリコンからなるゲート電極１５が形成されている。ゲート電極１５の側壁には、シリコン窒化膜からなるゲート側壁絶縁膜、すなわちメモリ機能部２５，２６が形成されている。メモリ機能部２５，２６は、それぞれ第１および第２の電荷保持部を構成している。
【０１２７】
拡散層領域３５，３６はＳＯＩ層１３におけるゲート電極１５下に達していない。すなわち、拡散層領域３５，３６は、ゲート電極１５の端部に対して（ゲート電極１５が形成された領域から）オフセットされて配置されている。すなわち、拡散層領域３５，３６は、半導体基板１０、ゲート絶縁膜１４およびゲート電極１５の積層方向において、ゲート電極１５と重合（オーバーラップ）せず、それぞれ、メモリ機能部２５，２６におけるゲート電極１５とは反対側の端部付近と重合するように形成されている。また、図示しないが、ボディ領域４３には端子を通じて所望の電位を与えることができるようになっている。
【０１２８】
次に、不揮発性メモリ３の書込み動作原理を、図３および図４を用いて説明する。この不揮発性メモリ３は、電荷保持部であるメモリ機能部２５，２６（ゲート側壁絶縁膜）に蓄積された電子の多寡が電界効果トランジスタ（不揮発性メモリ３）の閾値差となって読み出されるものである。ここで、書込みとは、メモリ機能部２５，２６に電子を注入してトランジスタの閾値を高い状態に変化させることとする。
【０１２９】
不揮発性メモリ３において、第２のメモリ機能部２６（電荷保持部）に電子を注入する（書込む）ためには、図３に示すように、拡散層領域３５をソース電極とし、拡散層領域３６をドレイン電極とする。この場合には、例えば、拡散層領域３５およびボディ領域４３に接地電位ＧＮＤ（０Ｖ）、拡散層領域３６に正電位ＶＢＬ３（例えば、＋５Ｖ）、ゲート電極１５に正電位ＶＷ３（例えば、＋２Ｖ）を印加すればよい。
【０１３０】
このような電圧条件によれば、反転層９１が、拡散層領域３５（ソース電極）から拡散層領域３６（ドレイン電極）方向へ伸びるものの、拡散層領域３６（ドレイン電極）に達することなく、ピンチオフ点が発生する。電子９３は、ピンチオフ点から拡散層領域３６（ドレイン電極）までドレイン電界により加速され、第２のメモリ機能部２６に注入されて、書込みが行なわれる。
【０１３１】
なお、第１のメモリ機能部２５近傍では、ドレイン電界により加速された電子が発生しないため、書込みは行なわれない。また、書込み動作のための電圧は上記に限らず、例えば、拡散層領域３５およびボディ領域４３に０Ｖ、拡散層領域３６に＋１０Ｖ、ゲート電極１５に＋５Ｖを印加した場合にも、第２のメモリ機能部２６にホットエレクトロン（熱電子）が注入されて書込みが行なわれた。
【０１３２】
不揮発性メモリ素子３では、このようにして、第２のメモリ機能部２６のみに選択的に電子を注入して、書込みを行なうことができる。
【０１３３】
一方、第１のメモリ機能部２５（電荷保持部）に電子を注入する（書込む）ためには、図４に示すように、拡散層領域３６をソース電極とし、拡散層領域３５をドレイン電極とする。例えば、拡散層領域３６およびボディ領域４３に接地電位０Ｖ、拡散層領域３５に正電位ＶＢＬ３（例えば、＋５Ｖ）、ゲート電極１５に正電位ＶＷ３（例えば、＋２Ｖ）を印加すればよい。
【０１３４】
この場合、電子９３は第１のメモリ機能部２５に注入される。このように、第１のメモリ機能部２５に電子を注入する場合には、第２のメモリ機能部２６に電子を注入する場合とは、ソース／ドレイン領域を入れ替えることにより、第１のメモリ機能部２５のみに選択的に電子を注入して、書込みを行なうことができる。
【０１３５】
次に、不揮発性メモリ３の消去動作原理を、図５および図６を用いて説明する。ここで、消去とは、メモリ機能部２５，２６に蓄積された電子を減少させて、トランジスタの閾値を低い状態に変化させることとする。以下、２つの消去方法について順次説明する。
【０１３６】
第１の方法において、第２のメモリ機能部２６に記憶された情報を消去する場合には、図５に示すように、拡散層領域３６に正電圧ＶＢＬ４（例えば、＋６Ｖ）、ボディ領域４３に接地電位ＧＮＤ（０Ｖ）を印加して、拡散層領域３６とボディ領域４３とのＰＮ接合に逆方向バイアスをかけ、さらにゲート電極１５に負電位ＶＷ４（例えば、−５Ｖ）を印加すればよい。
【０１３７】
このとき、上記ＰＮ接合のうちゲート電極１５付近では、負電圧が印加されたゲート電極１５の影響により、特にポテンシャルの勾配が急になる。そのため、バンド間トンネルによりＰＮ接合のボディ領域４３側にホットホール（高エネルギーの正孔）が発生する。このホットホールが負の電位をもつゲート電極１５方向に引きこまれ、その結果、第２のメモリ機能部２６にホールが注入される。これにより、第２のメモリ機能部２６の消去が行なわれる。なお、このとき、拡散層領域３５には０Ｖを印加すればよい。
【０１３８】
一方、第１のメモリ機能部２５に記憶された情報を消去する場合には、上記の方法において拡散層領域３５と拡散層領域３６との電位を入れ替えればよい。
【０１３９】
第２の方法において、第２のメモリ機能部２６に記憶された情報を消去する場合には、図６に示すように、拡散層領域３６に正電位ＶＢＬ５（例えば、＋５Ｖ）、拡散層領域３５に接地電位ＧＮＤ（０Ｖ）、ゲート電極１４に負電位ＶＷ５（例えば、−４Ｖ）、ボディ領域４３に正電圧ＶＢＤ５（例えば、＋０．８Ｖ）を印加すればよい。
【０１４０】
この際、ボディ領域４３と拡散層領域３５との間に順方向電圧が印加され、ボディ領域４３に電子９３が注入される。注入された電子９３は、ボディ領域４３と拡散層領域３６とのＰＮ接合まで拡散し、そこで強い電界により加速されてホットエレクトロンとなる。このホットエレクトロンは、ＰＮ接合において、電子−正孔対を発生させる。すなわち、ボディ領域４３と拡散層領域３５との間に順方向電圧を印加することにより、ボディ領域４３に注入された電子がトリガーとなって、反対側に位置するＰＮ接合で正孔が発生する。ＰＮ接合で発生した正孔は負の電位をもつゲート電極１５方向に引きこまれ、その結果、第２のメモリ機能部２６に正孔が注入される。
【０１４１】
この第２の方法によれば、ボディ領域４３と拡散層領域３６とのＰＮ接合において、バンド間トンネルによりホットホールが発生するに足りない電圧しか印加されない場合においても、正孔を発生させることができる。したがって、消去動作時の電圧を低下させることができる。特に、拡散層領域３５，３６がゲート電極１５下に存在しない場合（すなわち、ゲート電極１５に対してオフセットされている場合）には、一般に、負の電位が印加されたゲート電極１５により上記ＰＮ接合が急峻となる効果が少ない。そのため、バンド間トンネルによるホットホールの発生が難しくなる。このような問題に対し、第２の方法はその欠点を補い、低電圧で消去動作を実現することができる。
【０１４２】
なお、第２のメモリ機能部２６に記憶された情報を消去する場合、第１の消去方法では、拡散層領域３６に＋６Ｖを印加しなければならなかったが、第２の消去方法では、＋５Ｖで足りた。このように、第２の方法によれば、消去時の電圧を低減することができるので、消費電力が低減され、ホットキャリアによる記憶素子の劣化を抑制することができる。
【０１４３】
また、この第２の消去方法においても、第１のメモリ機能体２５に記憶された情報を消去する場合は、同様に、拡散層領域３５と拡散層領域３６の電位を入れ替えればよい。
【０１４４】
次に、不揮発性メモリ素子３の読み出し動作原理を説明する。
第１のメモリ機能部２５に記憶された情報を読み出す場合には、拡散層領域３５をソース電極とし、拡散層領域３６をドレイン電極とし、トランジスタを飽和領域動作させる。例えば、拡散層領域３５およびボディ領域４３に０Ｖ、拡散層領域３６に＋２Ｖ、ゲート電極１５に＋１Ｖを印加すればよい。
【０１４５】
この際、第１のメモリ機能部２５に電子が蓄積していない場合には、ドレイン電流が流れやすい。一方、第１のメモリ機能部２５に電子が蓄積している場合には、第１のメモリ機能部２５近傍で反転層が形成されにくいので、ドレイン電流は流れにくい。したがって、ドレイン電流を検出することにより、第１のメモリ機能部２５の記憶情報を読み出すことができる。このとき、第２のメモリ機能部２６における電荷蓄積の有無は、ドレイン近傍がピンチオフしているため、ドレイン電流に影響を与えない。
【０１４６】
第２のメモリ機能部２６に記憶された情報を読み出す場合、拡散層領域３６をソース電極とし、拡散層領域３５をドレイン電極とし、トランジスタを飽和領域動作させる。例えば、拡散層領域３６およびボディ領域４３に０Ｖ、拡散層領域３５に＋２Ｖ、ゲート電極１５に＋１Ｖを印加すればよい。
【０１４７】
このように、第１のメモリ機能部２５に記憶された情報を読み出す場合とは、ソース／ドレイン領域を入れ替えることにより、第２のメモリ機能部２６に記憶された情報の読出しを行なうことができる。
【０１４８】
なお、ゲート電極１５で覆われないチャネル領域（オフセット領域）が残されている場合、ゲート電極１５で覆われないチャネル領域においては、メモリ機能部の余剰電子の有無によって反転層が消失または形成され、その結果、大きなヒステリシス（閾値の変化）が得られる。ただし、オフセット領域の幅があまり大きいと、ドレイン電流が大きく減少し、読出し速度が大幅に遅くなる。したがって、十分なヒステリシスと読出し速度が得られるように、オフセット領域の幅を決定することが好ましい。
【０１４９】
また、拡散層領域３５，３６がゲート電極１５端に達している場合、つまり、拡散層領域３５，３６とゲート電極１５とがオーバーラップしている場合であっても、書込み動作によりトランジスタの閾値はほとんど変わらなかった。しかしながら、ソース／ドレイン端での寄生抵抗が大きく変わり、ドレイン電流は大きく（１桁以上）減少した。したがって、ドレイン電流の検出により読出しが可能であり、メモリとしての機能を得ることができる。ただし、より大きなメモリヒステリシス効果を必要とする場合には、拡散層領域３５，３６とゲート電極１５とがオーバーラップしていない（ゲート電極１５に対して拡散層領域３５，３６がオフセットしている、すなわちオフセット領域が存在する）ほうが好ましい。
【０１５０】
以上の動作方法により、不揮発性メモリ素子３では、１トランジスタ当り選択的に２ビットの書込みおよび消去が可能となる。なお、上記動作方法では、ソース電極とドレイン電極を入れ替えることによって１トランジスタ当り２ビットの書込みおよび消去をさせているが、ソース電極とドレイン電極を固定して１ビットメモリとして動作させてもよい。
【０１５１】
本発明の実施の形態における不揮発性メモリ素子（半導体記憶装置）３は、電界効果トランジスタを形成するための通常の半導体プロセスによって、例えば、ゲート電極１５の側壁に積層構造のサイドウォールスペーサを形成する方法と同様の方法によって形成することができる。具体的には、ゲート電極１５を形成した後、絶縁膜（第２の絶縁体）／電荷蓄積膜（第１の絶縁体）／絶縁膜（第２の絶縁体）の積層膜を形成し、適当な条件下でエッチバックしてこれらの膜をサイドウォールスペーサ状に残す方法が挙げられる。このほか、所望のメモリ機能部２５，２６の構造に応じて、適宜サイドウォール形成時の条件や堆積物を選択すればよい。
【０１５２】
以下の実施の形態において、上記不揮発性メモリ素子についてより詳細に説明する。
【０１５３】
〔実施の形態３〕
図７は、本実施の形態における不揮発性メモリ素子（半導体装置、半導体記憶装置）４の断面構造を示すものである。不揮発性メモリ素子４は、半導体基板１０１の表面に形成されたＰ型ウェル領域１０２上に形成されている。Ｐ型ウェル領域１０２上にはゲート絶縁膜１０３を介してゲート電極１０４が形成されている。上記ゲート電極１０４の両側には、メモリ機能部１０５ａ，１０５ｂが形成されている。
【０１５４】
ここで、メモリ機能部とは、メモリ機能体または電荷保持膜のうちで書換え動作により実際に電荷が蓄積される部分を指している。図７に示す例では、ゲート電極１０４の上面および側面を、電荷を保持するトラップ準位を有し、電荷保持膜となるシリコン窒化膜１０９が連続して覆っており、上記シリコン窒化膜１０９のなかでゲート電極１０４の両側壁部分が、それぞれ実際に電荷を保持するメモリ機能部１０５ａ，１０５ｂとなっている。
【０１５５】
不揮発性メモリ素子４の拡散層領域１０７ａ，１０７ｂは、それぞれソース領域またはドレイン領域として機能する。この拡散層領域１０７ａ，１０７ｂはオフセット構造を有している。すなわち、拡散層領域１０７ａ，１０７ｂは、ゲート電極下領域１２１には存在せず、半導体基板１０１、Ｐ型ウェル領域１０２、ゲート絶縁膜１０３およびゲート電極１０４の積層方向において、それぞれ、メモリ機能部１０５ａ，１０５ｂの外端部付近と重合している。したがって、メモリ機能部１０５ａ，１０５ｂ下における、ゲート電極下領域１２１と拡散層領域１０７ａ，１０７ｂとの間は、それぞれオフセット領域１２０となっている。したがって、オフセット領域１２０は、拡散層領域１０７ａ，１０７ｂ間の領域であるチャネル領域の一部を構成している。
【０１５６】
なお、不揮発性メモリ素子４において、メモリ機能部１０５ａ，１０５ｂは、ナノメートルサイズの導電体または半導体からなる微粒子が絶縁膜中に散点状に分布する構造を有していてもよい。このとき、上記微粒子は、１ｎｍ未満であると、量子効果が大きすぎるためにドットに電荷がトンネルするのが困難になる一方、１０ｎｍを超えると室温では顕著な量子効果が現れなくなる。したがって、上記微粒子の直径は１ｎｍ〜１０ｎｍの範囲にあることが好ましい。
【０１５７】
図８には、不揮発性メモリ素子の他の例を示す。同図に示す不揮発性メモリ素子５は、図７に示した不揮発性メモリ素子４と下記の点において異なる。すなわち、不揮発性メモリ素子５は、各メモリ機能部１３１ａ，１３１ｂにおいて、電荷を保持するトラップ準位を有し、電荷保持膜となるシリコン窒化膜１１３がシリコン酸化膜１１１，１１２に挟まれた構造を有している。不揮発性メモリ素子５では、このように、シリコン窒化膜１１３がシリコン酸化膜１１１，１１２で挟まれた構造とすることにより、書換え動作時の電荷注入効率が高くなり、より高速な動作が可能となる。
【０１５８】
なお、不揮発性メモリ素子５において、シリコン窒化膜１１３は強誘電体膜で置き換えてもよい。
【０１５９】
また、不揮発性メモリ素子５において、メモリ機能部１３１ａ，１３１ｂは、必ずしも図８に示したようにサイドウォールスペーサ形状である必要はない。例えば、不揮発性メモリ素子４（図７）において、電荷を保持するトラップ準位を有し、メモリ機能部１０５ａ，１０５ｂを構成するシリコン窒化膜１０９は、ゲート電極１０４の側面および上面を覆っている。しかしながら、実質的に電荷を保持するメモリ機能部１０５ａ，１０５ｂとなる部分は、ゲート電極１０４両側壁部と対向する領域である。すなわち、これらの領域に電荷を保持する機能もしくは分極を保持する物質が配置されていればよい。
【０１６０】
以上の説明から明らかなように、以上の実施の形態における不揮発性メモリ素子において、メモリ機能部はゲート絶縁膜と独立して形成され、ゲート電極の両側に形成されている。そのため、２ビット動作が可能である。さらには、各メモリ機能部はゲート電極により分離されているので書換え時の干渉が効果的に抑制される。また、ゲート絶縁膜はメモリ機能部とは分離されている（メモリ機能部とは積層されていない）ので、ゲート絶縁膜を薄膜化して短チャネル効果を抑制することができる。したがって、以上の実施の形態の不揮発性メモリ素子は微細化が容易となる。
【０１６１】
〔実施の形態４〕
本実施の形態の不揮発性メモリ素子（半導体装置、半導体記憶装置）は、図９に示す構成を有している。この不揮発性メモリ素子６は、メモリ機能部２６１，２６２が電荷を保持する領域と電荷を逃げにくくする領域とから構成されている。電荷を保持する領域は、電荷を蓄える領域であって、例えば電荷を保持する機能を有する膜であってもよい。電荷を逃げにくくする領域は、例えば電荷を逃げにくくする機能を有する膜であってもよい。
【０１６２】
メモリ機能部２６１，２６２は、例えば図９に示すように、ＯＮＯ構造を有している。すなわち、メモリ機能部２６１，２６２は、シリコン酸化膜２４１とシリコン酸化膜２４３との間にシリコン窒化膜２４２が挟まれることにより構成されている。シリコン窒化膜２４２は電荷を保持する機能を有する。シリコン酸化膜２４１，２４３はシリコン窒化膜２４２中に蓄えられた電荷を逃げにくくする機能を有する。
【０１６３】
メモリ機能部２６１，２６２における電荷を保持する領域であるシリコン窒化膜２４２は、拡散層領域２１２，２１３とそれぞれオーバーラップしている。ここで、シリコン窒化膜２４２が拡散層領域２１２，２１３とオーバーラップするとは、拡散層領域２１２，２１３の少なくとも一部の領域上にシリコン窒化膜２４２の少なくとも一部が存在することを意味する。すなわち拡散層領域２１２，２１３の少なくとも一部の領域とシリコン窒化膜２４２の少なくとも一部の領域とが、半導体基板２１１、ゲート絶縁膜２１４およびゲート電極２１７との積層方向において、重合していることを意味する。
【０１６４】
なお、同図において、２７１は、ゲート電極２１７と拡散層領域２１２，２１３とが上記積層方向において重合していないオフセット領域を示している。また、ゲート絶縁膜２１４下であって半導体基板２１１の最表面部はチャネル領域となる。
【０１６５】
ここで、メモリ機能部２６１，２６２におけるシリコン窒化膜２４２（電荷を保持する領域）と拡散層領域２１２，２１３とがオーバーラップすることによる効果を説明する。
【０１６６】
図１０は、図９に示したメモリ機能部２６１，２６２の一方、例えば右側のメモリ機能部２６２の周辺部の拡大図である。同図において、Ｗ１はゲート電極２１７と拡散層領域２１３とのオフセット量（オフセット領域２７１）を示している。また、Ｗ２はゲート電極２１７のチャネル長方向の切断面におけるメモリ機能部２６２の幅を示している。なお、不揮発性メモリ素子６においては、メモリ機能部２６２におけるシリコン窒化膜２４２のゲート電極２１７から離れた側の端が、メモリ機能部２６２における、ゲート電極２１７から離れた側の端と一致している。したがって、メモリ機能部２６２の幅をＷ２として定義した。
【０１６７】
メモリ機能部２６２と拡散層領域２１３とのオーバーラップ量はＷ２−Ｗ１で表される。特に重要なことは、メモリ機能部２６２のうちシリコン窒化膜２４２が、拡散層領域２１３とオーバーラップすること、つまり、Ｗ２＞Ｗ１なる関係を満たすことである。
なお、図１１に示すように、メモリ機能部２６２ａにおけるシリコン窒化膜２４２ａのゲート電極２１７ａと離れた側の端が、ゲート電極２１７ａから離れた側のメモリ機能部２６２ａの端と一致していない場合は、Ｗ２をゲート電極２１７ａ端からシリコン窒化膜１４２ａのゲート電極２１７ａと遠い側の端までと定義すればよい。
【０１６８】
図１２は、図１０の構造において、メモリ機能部２６２の幅Ｗ２を１００ｎｍに固定し、オフセット量Ｗ１を変化させたときのドレイン電流Ｉｄを示している。ここで、ドレイン電流は、メモリ機能部２６２を消去状態（ホールが蓄積されている状態）とし、拡散層領域２１２，２１３をそれぞれソース電極、ドレイン電極として、デバイスシミュレーションにより求めた。
【０１６９】
図１２から明らかなように、Ｗ１が１００ｎｍ以上の場合、すなわち、シリコン窒化膜２４２と拡散層領域２１３とがオーバーラップしない場合では、ドレイン電流が急速に減少している。ドレイン電流値は、読出し動作速度にほぼ比例するので、Ｗ１が１００ｎｍ以上ではメモリの性能は急速に劣化する。一方、シリコン窒化膜２４２と拡散層領域２１３とがオーバーラップする範囲においては、ドレイン電流の減少は緩やかである。したがって、量産製造においてばらつきも考慮した場合、電荷を保持する機能を有する膜であるシリコン窒化膜２４２の少なくとも一部と拡散層領域（ソース／ドレイン領域）２１２，２１３とがオーバーラップしなければ、事実上メモリ機能を得ることが困難である。
【０１７０】
上述したデバイスシミュレーションの結果を踏まえて、Ｗ２を１００ｎｍ固定とし、Ｗ１を設計値において６０ｎｍおよび１００ｎｍとし、メモリセルアレイを作製した。Ｗ１が６０ｎｍの場合、シリコン窒化膜２４２と拡散層領域２１２，２１３とは設計値において４０ｎｍオーバーラップし、Ｗ１が１００ｎｍの場合、設計値においてオーバーラップしない。
【０１７１】
これらのメモリセルアレイの読出し時間を測定した結果、ばらつきを考慮したワーストケースで比較して、Ｗ１を設計値において６０ｎｍとした場合の方が、読出しアクセス時間で１００倍高速であった。実用上、読み出しアクセス時間は１ビットあたり１００ナノ秒以下であることが好ましいが、Ｗ１＝Ｗ２では、この条件を到底達成できないことが分かった。また、製造ばらつきまで考慮した場合、Ｗ２−Ｗ１＞１０ｎｍであることがより好ましいことが判明した。
【０１７２】
また、メモリ機能部２６１（図１０に示す領域２８１）に記憶された情報の読み出しは、実施の形態３の場合と同様に、拡散層領域２１２をソース電極とし、拡散層領域２１３をドレイン領域としてチャネル領域中のドレイン領域に近い側にピンチオフ点を形成するのが好ましい。すなわち、２つのメモリ機能部２６１，２６２のうち一方に記憶された情報を読み出す時に、ピンチオフ点をチャネル領域内であって、他方のメモリ機能部に近い領域に形成させるのが好ましい。これにより、メモリ機能部２６２の記憶状況の如何にかかわらず、メモリ機能部２６１の記憶情報を感度よく検出することができる。これは不揮発性メモリ素子６の２ビット動作を可能にする大きな要因となる。
【０１７３】
一方、２つのメモリ機能部２６１，２６２の片側のみに情報を記憶させる場合または２つのメモリ機能部２６１，２６２を同じ記憶状態にして使用する場合には、読出し時に必ずしもピンチオフ点を形成しなくてもよい。
【０１７４】
なお、図９には図示していないが、半導体基板２１１の表面にウェル領域（Ｎチャネル素子の場合はＰ型ウェル）を形成することが好ましい。ウェル領域を形成することにより、チャネル領域の不純物濃度をメモリ動作（書換え動作および読出し動作）において最適にしつつ、その他の電気特性（耐圧、接合容量、短チャネル効果）を制御するのが容易になる。
【０１７５】
メモリ機能部２６１，２６２は、不揮発性メモリ素子６の保持特性を向上させる観点から、電荷を保持する機能を有する電荷保持膜と絶縁膜とを含んでいるのが好ましい。この実施の形態では、電荷保持膜として電荷をトラップする準位を有するシリコン窒化膜２４２、絶縁膜として電荷保持膜に蓄積された電荷の散逸を防ぐ働きのあるシリコン酸化膜２４１，２４３を用いている。メモリ機能部２６１，２６２が電荷保持膜と絶縁膜とを含むことにより電荷の散逸を防いで保持特性を向上させることができる。さらに、メモリ機能部２６１，２６２が電荷保持膜のみで構成される場合に比べて電荷保持膜の体積を適度に小さくすることができる。電荷保持膜の体積を適度に小さくすることにより電荷保持膜内での電荷の移動を制限し、記憶保持中に電荷移動による特性変化が起こるのを抑制することができる。
【０１７６】
また、メモリ機能部２６１，２６２は、ゲート絶縁膜２１４の表面と略平行に配置された部分を有する電荷保持膜を含むこと、言い換えると、メモリ機能部２６１，２６２における電荷保持膜の上面が、ゲート絶縁膜２１４の上面から等しい距離に位置するように配置される部分を含むことが好ましい。
【０１７７】
具体的には、図１３に示すように、メモリ機能部２６２の電荷保持膜２４２ａ（例えばシリコン窒化膜）が、ゲート絶縁膜２１４表面と略平行な面を有している。言い換えると、メモリ機能部２６２の電荷保持膜（第１の絶縁膜）２４２ａには、シリコン酸化膜２４４を介してゲート絶縁膜２１４の表面と平行な面と対向し、この面に沿って広がった面を有する部分が含まれている。すなわち、電荷保持膜２４２ａは、ゲート絶縁膜２１４表面に対応する高さから、均一な高さに形成されることが好ましい。図１０に示したシリコン窒化膜２４２において、上記電荷保持膜２４２ａの構成は、ゲート絶縁膜２１４表面と略平行な面を有する部分である領域２８１に相当する。
【０１７８】
メモリ機能部２６２中に、ゲート絶縁膜２１４表面と略平行な電荷保持膜２４２ａがあることにより、電荷保持膜２４２ａに蓄積された電荷の多寡によりオフセット領域２７１での反転層の形成されやすさを効果的に制御することができ、ひいてはメモリ効果を大きくすることができる。また、電荷保持膜２４２ａをゲート絶縁膜２１４の表面と略平行とすることにより、オフセット量（Ｗ１）がばらついた場合でもメモリ効果の変化を比較的小さく保つことができ、メモリ効果のばらつきを抑制することができる。しかも、電荷保持膜２４２ａの上部方向への電荷の移動が抑制され、記憶保持中に電荷移動による特性変化が起こるのを抑制することができる。
【０１７９】
さらに、メモリ機能部２６２は、ゲート絶縁膜２１４の表面と略平行な電荷保持膜２４２ａとチャネル領域（またはウェル領域）とを隔てる絶縁膜（例えば、シリコン酸化膜２４４のうちオフセット領域２７１上の部分）を含むことが好ましい。この絶縁膜により、電荷保持膜に蓄積された電荷の散逸が抑制され、さらに保持特性の良い不揮発性メモリ素子を得ることができる。
【０１８０】
なお、電荷保持膜２４２ａの膜厚を制御すると共に、電荷保持膜２４２ａ下の絶縁膜（シリコン酸化膜２４４のうちオフセット領域２７１上の部分）の膜厚を一定に制御することにより、半導体基板２１１表面から電荷保持膜２４２ａ中に蓄えられる電荷までの距離を概ね一定に保つことが可能となる。つまり、半導体基板２１１表面から電荷保持膜２４２ａ中に蓄えられる電荷までの距離を、電荷保持膜２４２ａ下の絶縁膜の最小膜厚値から、電荷保持膜２４２ａ下の絶縁膜の最大膜厚値と電荷保持膜２４２ａの最大膜厚値との和までの間に制御することができる。これにより、電荷保持膜２４２ａに蓄えられた電荷により発生する電気力線の密度を概ね制御することが可能となり、不揮発性メモリ素子のメモリ効果の大きさばらつきを非常に小さくすることが可能となる。
【０１８１】
〔実施の形態５〕
本実施の形態において、図１４に示すように、不揮発性メモリ素子（半導体装置、半導体記憶装置）６は、メモリ機能部２６１，２６２のシリコン窒化膜（電荷保持膜）２４２が、略均一な膜厚で、ゲート絶縁膜２１４の表面と略平行に配置された部分（領域２８１）、およびゲート電極２１７側面と略平行に配置された部分（領域２８２）を有している。すなわち、シリコン窒化膜（電荷保持膜）２４２の領域２８２は、シリコン酸化膜（第２の絶縁膜）２４１を介してゲート電極２１７の側面と対向し、この側面に沿って広がった部分である。
【０１８２】
この不揮発性メモリ素子６において、ゲート電極２１７に正電圧が印加された場合には、メモリ機能部２６２中での電気力線は矢印２８３のように、シリコン窒化膜２４２を２回通過する（領域１８２の通過＋領域１８１の通過）。なお、ゲート電極２１７に負電圧が印加された場合の電気力線の向きは図示の方向とは反対となる。
【０１８３】
ここで、シリコン窒化膜２４２の比誘電率は約６であり、シリコン酸化膜２４１，２４３の比誘電率は約４である。したがって、メモリ機能部２６１，２６２は、領域２８１のみが存在する場合よりも、電気力線２８３方向における実効的な比誘電率が大きくなり、電気力線の両端での電位差をより小さくすることができる。すなわち、ゲート電極２１７に印加された電圧の多くの部分が、オフセット領域２７１における電界を強くするために使われることになる。
【０１８４】
不揮発性メモリ素子６において、書換え動作時に電荷がシリコン窒化膜２４２に注入されるのは、発生した電荷がオフセット領域２７１における電界により引き込まれるためである。したがって、シリコン窒化膜２４２が領域２８２を含むことにより、書換え動作時にメモリ機能部２６２に注入される電荷が増加し、書換え速度が増大する。
【０１８５】
なお、シリコン酸化膜２４３の部分もシリコン窒化膜であった場合、つまり、シリコン窒化膜（電荷保持膜）がゲート絶縁膜２１４の表面に対応する高さにおいえ均一でない場合、シリコン窒化膜の上方向への電荷の移動が顕著になって、保持特性が悪化する。
【０１８６】
電荷保持膜は、シリコン窒化膜に代えて、比誘電率が非常大きい酸化ハフニウムなどの高誘電体により形成されることがより好ましい。
【０１８７】
さらに、メモリ機能部２６１，２６２は、ゲート絶縁膜２１４表面と略平行な電荷保持膜（シリコン窒化膜の領域２８１）とチャネル領域（またはウェル領域）とを隔てる絶縁膜（シリコン酸化膜２４１のうちオフセット領域２７１上の部分）をさらに含むことが好ましい。この絶縁膜により、電荷保持膜（シリコン窒化膜２４２）に蓄積された電荷の散逸が抑制され、さらに保持特性を向上させることができる。
【０１８８】
また、メモリ機能部２６１，２６２は、ゲート電極２１７と、ゲート電極２１７側面と略平行な向きに延びた電荷保持膜（シリコン窒化膜２４２の領域２８２）とを隔てる絶縁膜（シリコン酸化膜２４１のうちゲート電極２１７に接した部分）をさらに含むことが好ましい。この絶縁膜により、ゲート電極から電荷保持膜へ電荷が注入されて電気的特性が変化することを防止し、不揮発性メモリ素子の信頼性を向上させることができる。
【０１８９】
さらに、実施の形態４と同様に、電荷保持膜２４２下の絶縁膜（シリコン酸化膜２４１のうちオフセット領域２７１上の部分）の膜厚を一定に制御すること、さらにゲート電極側面上に配置する絶縁膜（シリコン酸化膜２４１のうちゲート電極２１７に接した部分）の膜厚を一定に制御することが好ましい。これにより、電荷保持膜２４２に蓄えられた電荷により発生する電気力線の密度を概ね制御することができるとともに、電荷リークを防止することができる。
【０１９０】
〔実施の形態６〕
この実施の形態は、不揮発性メモリ素子（半導体装置、半導体記憶装置）６におけるゲート電極２１７、メモリ機能部２６１，２６２および拡散層領域（ソース／ドレイン領域）２１２，２１３間距離の最適化に関する。
【０１９１】
図１５において、Ａはチャネル長方向の切断面におけるゲート電極長、Ｂは拡散層領域（ソース／ドレイン領域）２１２，２１３間の距離（チャネル長）、Ｃはチャネル長方向におけるメモリ機能部２６１，２６２の外端間の距離を示す。さらにＣについて詳細に説明すると、Ｃは、一方のメモリ機能部２６１のシリコン窒化膜２４２（電荷保持膜）におけるゲート電極２１７と離れている側の端部（外端部）から、他方のメモリ機能部２６２のシリコン窒化膜２４２（電荷保持膜）におけるゲート電極２１７と離れている側の端部（外端部）までのチャネル長方向の距離を示す。
【０１９２】
上記Ａ〜Ｃの関係においては、まず、Ｂ＜Ｃであることが好ましい。チャネル領域のうち、ゲート電極２１７下の部分（半導体基板２１１におけるゲート電極２１７との対向領域）と拡散層領域（ソース／ドレイン領域）２１２，２１３との間にはオフセット領域２７１が存する。Ｂ＜Ｃであれば、メモリ機能部２６１，２６２（シリコン窒化膜２４２）に蓄積された電荷により、オフセット領域２７１の全領域において、反転の容易性が効果的に変動する。したがって、メモリ効果が増大し、特に読出し動作の高速化が実現する。
【０１９３】
また、ゲート電極２１７に対して拡散層領域（ソース／ドレイン領域）２１２，２１３がオフセットしている場合、つまり、Ａ＜Ｂが成立する場合には、ゲート電極２１７に電圧を印加したときのオフセット領域２７１の反転のしやすさがメモリ機能部２６１，２６２に蓄積された電荷量によって大きく変化し、メモリ効果が増大するとともに、短チャネル効果を低減することができる。ただし、メモリ効果が発現する限りにおいて、オフセット領域２７１は必ずしも存在する必要がない。すなわち、オフセット領域２７１が存在しない場合においても、拡散層領域２１２，２１３の不純物濃度が十分に薄ければ、メモリ機能部２６１，２６２（シリコン窒化膜２４２）においてメモリ効果が発現し得る。
【０１９４】
以上の説明から明らかなように、Ａ〜Ｃの関係は、Ａ＜Ｂ＜Ｃであるのが最も好ましい。
【０１９５】
なお、図１６に示す不揮発性メモリ素子７のように、上記の不揮発性メモリ素子６において、半導体基板２１１に代えてＳＯＩ基板２８５を使用してもよい。
【０１９６】
この不揮発性メモリ素子７において、ＳＯＩ基板２８５は、半導体基板２８６上に埋め込み酸化膜２８８が形成され、さらにその上にＳＯＩ層２８９が形成されている。ＳＯＩ層２８９内には拡散層領域２１２，２１３が形成され、それ以外の領域はボディ領域２８７となっている。
【０１９７】
この不揮発性メモリ素子７においては、拡散層領域２１２，２１３とボディ領域２８７との接合容量を著しく小さくすることができるので、素子の高速化や低消費電力化が可能となる。他の機能については、前述した不揮発性メモリ素子６の場合と同様である。
【０１９８】
〔実施の形態７〕
この実施の形態の不揮発性メモリ素子（半導体装置、半導体記憶装置）８は、図１７に示すように、実施の形態４（図９）に示した不揮発性メモリ素子６において、Ｎ型の拡散層領域（ソース／ドレイン領域）２１２，２１３のチャネル側に隣接して、Ｐ型高濃度領域２９１を追加している。この点以外は、実質的に前述した不揮発性メモリ素子６と同様の構成を有する。
【０１９９】
Ｐ型高濃度領域２９１では、Ｐ型を与える不純物（例えばボロン）濃度が、Ｐ型高濃度領域２９１間の領域２９２におけるＰ型を与える不純物濃度よりも高くなっている。Ｐ型高濃度領域２９１におけるＰ型の不純物濃度は、例えば、５×１０１７〜１×１０１９ｃｍ−３程度が適当である。また、領域２９２のＰ型の不純物濃度は、例えば、５×１０１６〜１×１０１８ｃｍ−３とすることができる。
【０２００】
このように、Ｐ型高濃度領域２９１を設けることにより、拡散層領域２１２，２１３と半導体基板２１１との接合が、メモリ機能部２６１，２６２の直下で急峻となる。そのため、書込みおよび消去動作時にホットキャリアが発生し易くなり、書込み動作および消去動作の電圧を低下させ、あるいは書込み動作および消去動作を高速にすることが可能となる。さらに、領域２９２の不純物濃度は比較的薄いので、メモリが消去状態にあるときの閾値が低く、ドレイン電流は大きくなる。そのため、読出し速度が向上する。したがって、書換え電圧が低くまたは書換え速度が高速で、かつ、読出し速度が高速な不揮発性メモリ素子を得ることができる。
【０２０１】
また、図１７に示すように、半導体基板２１１には、拡散層領域（ソース／ドレイン領域）２１２，２１３近傍であってメモリ機能部２６１，２６２との対向部（ゲート電極２１７との対向部ではない）において、Ｐ型高濃度領域２９１を設けることにより、トランジスタ全体としての閾値が著しく上昇する。この上昇の程度は、Ｐ型高濃度領域２９１がゲート電極２１７の直下（半導体基板２１１におけるゲート電極２１７との対向部）にある場合に比べて著しく大きい。メモリ機能部２６１，２６２に書込み電荷（トランジスタがＮチャネル型の場合は電子）が蓄積した場合は、この差がいっそう大きくなる。
【０２０２】
一方、メモリ機能部２６１，２６２に十分な消去電荷（トランジスタがＮチャネル型の場合は正孔）が蓄積された場合は、トランジスタ全体としての閾値は、ゲート電極２１７下のチャネル領域（領域２９２）の不純物濃度で決まる閾値まで低下する。すなわち、消去時の閾値は、Ｐ型高濃度領域２９１の不純物濃度には依存しない一方、書込み時の閾値はＰ型高濃度領域２９１の不純物濃度に非常に大きな影響を受ける。よって、Ｐ型高濃度領域２９１をメモリ機能部２６１，２６２の下（半導体基板２１１における電荷保持部２６１、２６２との対向部）であって拡散層領域（ソース／ドレイン領域）２１２，２１３近傍に配置することにより、書込み時の閾値のみが非常に大きく変動し、メモリ効果（書込み時と消去時での閾値の差）を著しく増大させることができる。
【０２０３】
〔実施の形態８〕
この実施の形態の不揮発性メモリ素子（半導体装置、半導体記憶装置）６Ａは、図１８に示すように、実施の形態４（図９）に示した不揮発性メモリ素子６において、電荷保持膜（シリコン窒化膜２４２）とチャネル領域またはウェル領域とを隔てる絶縁膜の厚さＴ１をゲート絶縁膜２１４の厚さＴ２よりも薄くしたものである。この点以外は、実質的に前述の不揮発性メモリ素子６と同様の構成を有する。
【０２０４】
ゲート絶縁膜２１４は、メモリの書換え動作時における耐圧の要請から、その厚さＴ２に下限値が存在する。しかしながら、メモリ機能部２６１，２６２の絶縁膜（シリコン酸化膜２４１）の厚さＴ１は、耐圧の要請にかかわらず、Ｔ２よりも薄くすることが可能である。
【０２０５】
本実施の形態の不揮発性メモリ素子６Ａにおいて、上述のように絶縁膜（シリコン酸化膜２４１）の厚さＴ１に対する設計の自由度が高いのは以下の理由による。
【０２０６】
不揮発性メモリ素子６Ａにおいては、メモリ機能部２６１，２６２の電荷保持膜（シリコン窒化膜２４２）とチャネル領域またはウェル領域とを隔てる絶縁膜（シリコン酸化膜２４１）が、ゲート電極２１７とチャネル領域またはウェル領域とに挟まれていない。したがって、この絶縁膜（シリコン酸化膜２４１）には、ゲート電極２１７とチャネル領域またはウェル領域との間に働く高電界が直接作用せず、ゲート電極２１７から横方向に広がる比較的弱い電界が作用するのみである。これにより、ゲート絶縁膜２１４に対する耐圧の要請にかかわらず、シリコン酸化膜２４１の厚さＴ１はゲート絶縁膜２１４の厚さＴ２よりも薄くすることが可能となる。
【０２０７】
一方、例えば、フラッシュメモリに代表されるＥＥＰＲＯＭにおいては、フローティングゲートとチャネル領域またはウェル領域とを隔てる絶縁膜がゲート電極（コントロールゲート）とチャネル領域またはウェル領域に挟まれているので、ゲート電極からの高電界が直接作用する。それゆえ、ＥＥＰＲＯＭにおいては、フローティングゲートとチャネル領域またはウェル領域とを隔てる絶縁膜の厚さが制限され、不揮発性メモリ素子の機能の最適化が阻害されるのである。
【０２０８】
以上より明らかなように、本実施の形態の不揮発性メモリ素子６Ａにおいては、電荷保持膜（シリコン窒化膜２４２）とチャネル領域またはウェル領域とを隔てる絶縁膜（シリコン酸化膜２４１）が、ゲート電極２１７とチャネル領域またはウェル領域とに挟まれていないことが、絶縁膜（シリコン酸化膜２４１）の厚さＴ１の自由度を高くする本質的な理由となっている。
【０２０９】
不揮発性メモリ素子６Ａでは、絶縁膜（シリコン酸化膜２４１）の厚さＴ１を薄くすることにより、メモリ機能部２６１，２６２すなわち電荷保持膜（シリコン窒化膜２４２）への電荷の注入が容易になり、書込み動作および消去動作の電圧を低下させること、または書込み動作および消去動作を高速にすることが可能となる。また、電荷保持膜（シリコン窒化膜２４２）に電荷が蓄積された時にチャネル領域またはウェル領域に誘起される電荷量が増えるため、メモリ効果を増大させることができる。
【０２１０】
ところで、メモリ機能部２６１，２６２中での電気力線は、図１４に矢印２８４で示したように、シリコン窒化膜２４２を通過しない短いものもある。このような短い電気力線２８４上では比較的電界強度が大きいので、この電気力線２８４に沿った電界は書換え動作時においては大きな役割を果たしている。
【０２１１】
一方、本実施の形態の不揮発性メモリ素子６Ａのように、シリコン酸化膜２４１の厚さＴ１を薄くした場合には、シリコン窒化膜２４２が図の下側に移動するので（半導体基板２１１に近づくので）、電気力線２８４がシリコン窒化膜２４２を通過するようになる。それゆえ、電気力線２８４に沿ったメモリ機能部２６１，２６２中の実効的な比誘電率が大きくなり、電気力線２８４の両端での電位差をより小さくすることができる。したがって、ゲート電極２１７に印加された電圧の多くの部分が、オフセット領域２７１における電界を強くするために使われ、書込み動作および消去動作が高速になる。
【０２１２】
以上より明らかなように、不揮発性メモリ素子６Ａにおいては、Ｔ１＜Ｔ２とすることにより、メモリ素子の耐圧性能を低下させることなく、書込み動作および消去動作の電圧を低下させ、または書込み動作および消去動作を高速にし、さらにメモリ効果を増大することが可能となる。
【０２１３】
なお、絶縁膜（シリコン酸化膜２４１）の厚さＴ１は、製造プロセスによる均一性や膜質が一定の水準を維持することが可能であり、かつ保持特性が極端に劣化しない限界となる０．８ｎｍ以上であることがより好ましい。
【０２１４】
次に、本実施の形態のメモリ素子９の好適な適用例について説明する。
例えば、デザインルールの大きな高耐圧が必要とされる液晶ドライバーＬＳＩのような場合、液晶パネルのＴＦＴを駆動するために、最大１５〜１８Ｖの電圧が必要となる。このため、前記ＬＳＩではゲート酸化膜（ゲート絶縁膜）を薄膜化することができない。
【０２１５】
一方、上記液晶ドライバーＬＳＩに画像調整用として本実施の形態の不揮発性メモリ９を混載する場合、不揮発性メモリ素子６Ａではゲート絶縁膜２１４の厚とは独立して、電荷保持膜（シリコン窒化膜２４２）とチャネル領域またはウェル領域とを隔てる絶縁膜（シリコン酸化膜２４１）の厚さを最適に設計できる。例えば、ゲート電極長（ワード線幅）２５０ｎｍのメモリセルに対して、Ｔ１＝２０ｎｍ、Ｔ２＝１０ｎｍで個別に設定でき、書込み効率の良いメモリセルを実現できる。
【０２１６】
なお、不揮発性メモリ素子６Ａにおいて、シリコン酸化膜２４１の厚さＴ１が通常のロジックトランジスタのものより厚くても短チャネル効果が発生しない理由は、ゲート電極２１７に対して、拡散層領域（ソース／ドレイン領域）２１２，２１３がオフセットしているためである。
【０２１７】
〔実施の形態９〕
この実施の形態の不揮発性メモリ素子（半導体装置、半導体記憶装置）６Ｂは、図１９に示すように、実施の形態４（図９）に示した不揮発性メモリ素子６において、電荷保持膜（シリコン窒化膜２４２）とチャネル領域またはウェル領域とを隔てる絶縁膜（シリコン酸化膜２４１）の厚さＴ１をゲート電極２１７の厚さＴ２よりも厚くしたものである。この点以外は、実質的に前述の不揮発性メモリ素子６と同様の構成を有する。
【０２１８】
ゲート絶縁膜２１４は、素子の短チャネル効果防止の要請から、その厚さＴ２には上限値が存在する。しかしながら、メモリ機能部２６１，２６２の絶縁膜（シリコン酸化膜２４１）の厚さＴ１は、短チャネル効果防止の要請にかかわらず、ゲート絶縁膜２１４の厚さＴ２よりも厚くすることが可能である。すなわち、微細化スケーリングが進んだとき（ゲート絶縁膜２１４の薄膜化が進行したとき）にゲート絶縁膜２１４の厚とは独立して電荷保持膜（シリコン窒化膜２４２）とチャネル領域またはウェル領域とを隔てる絶縁膜（シリコン酸化膜２４１）の厚さを最適に設計できる。このため、メモリ機能部２６１，２６２がスケーリングの障害にならないという効果を奏する。
【０２１９】
本実施の形態の不揮発性メモリ素子６Ｂにおいて、上述のように絶縁膜（シリコン酸化膜２４１）の厚さＴ１に対する設計の自由度が高い理由は、既に述べた通り、メモリ機能部２６１，２６２の電荷保持膜（シリコン窒化膜２４２）とチャネル領域またはウェル領域とを隔てる絶縁膜（シリコン酸化膜２４１）が、ゲート電極２１７とチャネル領域またはウェル領域とに挟まれていないことによる。そのため、ゲート絶縁膜２１４に対する短チャネル効果防止の要請にかかわらず、シリコン酸化膜２４１の厚さＴ１をゲート絶縁膜２１４の厚さＴ２よりも厚くすることが可能となる。
【０２２０】
シリコン酸化膜２４１の厚さＴ１を厚くすることにより、メモリ機能部２６１，２６２に蓄積された電荷が散逸するのを防ぎ、メモリの保持特性を改善することが可能となる。したがって、Ｔ１＞Ｔ２とすることにより、メモリの短チャネル効果を悪化させることなく保持特性を改善することが可能となる。なお、絶縁膜（シリコン酸化膜２４１）の厚さＴ１は、書換え速度の低下を考慮して、２０ｎｍ以下であることが好ましい。
【０２２１】
次に、本実施の形態の不揮発性メモリ素子６Ｂの好適な適用例について説明する。
フラッシュメモリに代表される従来の不揮発性メモリは、選択ゲート電極が書込み消去ゲート電極を構成し、上記書込み消去ゲート電極に対応するゲート絶縁膜（フローティングゲートを内包する）が電荷蓄積膜を兼用している。このため、微細化の要求（短チャネル効果抑制のため薄膜化が必須であること）、および信頼性確保の要求（保持電荷のリーク抑制のため、フローティングゲートとチャネル領域またはウェル領域とを隔てる絶縁膜の厚さを７ｎｍ程度以下には薄膜化できないこと）という相反する要求を内包している。したがって、このような従来の不揮発性メモリでは微細化が困難である。実際上、ＩＴＲＳ（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｃｈｎｏｌｏｇｙ  Ｒｏａｄｍａｐ  ｆｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）によれば、物理ゲート長の微細化は０．２ミクロン程度以下に対して目処が立っていない。
【０２２２】
一方、本実施の形態の不揮発性メモリ素子６Ｂでは、上述したようにＴ１とＴ２を個別に設計できることにより、微細化が可能となる。本発明では、例えば、ゲート電極長（ワード線幅）４５ｎｍのメモリセルに対して、Ｔ２＝４ｎｍ、Ｔ１＝７ｎｍに個別に設定し、短チャネル効果の発生しない不揮発性メモリ素子６Ｂを実現した。
【０２２３】
なお、不揮発性メモリ素子６Ｂにおいて、Ｔ２を通常のロジックトランジスタより厚く設定しても短チャネル効果が発生しない理由は、ゲート電極２１７に対して、拡散層領域（ソース／ドレイン領域）２１２，２１３がオフセットしているためである。また、本実施の形態のメモリセルはゲート電極２１７に対して拡散層領域（ソース／ドレイン領域）２１２，２１３がオフセットしているため、通常のロジックトランジスタと比較してもさらに微細化が容易となっている。
【０２２４】
以上の点を要約すると、本実施の形態における以上の不揮発性メモリ素子では、メモリ機能部２６１，２６２の上に書込、消去を補助する電極すなわちゲート電極２１７が存在しないため、メモリ機能部２６１，２６２の電荷保持膜（シリコン窒化膜２４２）とチャネル領域またはウェル領域とを隔てる絶縁膜（シリコン酸化膜２４１）には、ゲート電極２１７とチャネル領域またはウェル領域との間に働く高電界が直接作用せず、ゲート電極２１７から横方向に広がる比較的弱い電界が作用するのみである。そのため、ロジックトランジスタのゲート長と同程度以上に微細化されたゲート長を保有するメモリセルの実現が可能になる。
【０２２５】
〔実施の形態１０〕
この実施の形態は、不揮発性メモリ素子（半導体装置、半導体記憶装置）の書換えを行ったときの電気特性の変化に関する。
【０２２６】
図２０は、本実施の形態におけるＮチャネル型不揮発性メモリ素子のメモリ機能部２６１，２６２中の電荷量が変化したときの、ドレイン電流（Ｉｄ）対ゲート電圧（Ｖｇ）の特性（実測値）を示すグラフである。
【０２２７】
図２０から明らかなように、消去状態（実線）から書込み動作を行った場合、単純に閾値が上昇するのみならず、特にサブスレッショルド領域においてグラフの傾きが顕著に減少している。そのため、ゲート電圧（Ｖｇ）が比較的高い領域においても、消去状態と書込み状態でのドレイン電流比が大きくなっている。例えば、Ｖｇ＝２．５Ｖにおいても、電流比は２桁以上を保っている。この特性は、フラッシュメモリの場合（図２９）と大きく異なる。このような特性の出現は、ゲート電極と拡散層領域とがオフセットし、ゲート電界がオフセット領域におよびにくいために起こる特有な現象である。
【０２２８】
不揮発性メモリ素子が書込み状態にあるときには、ゲート電極２１７に正電圧を加えてもメモリ機能部２６１，２６２メモリ機能部下（半導体基板２１１におけるメモリ機能部２６１，２６２との対向部）のオフセット領域２７１には反転層が極めてできにくい状態になっている。これが、書込み状態においてサブスレッショルド領域でのＩｄ−Ｖｇ曲線の傾きが小さくなる原因となっている。
【０２２９】
一方、不揮発性メモリ素子が消去状態にあるときには、オフセット領域２７１には高密度の電子が誘起されている。なおかつ、ゲート電極２１７に０Ｖが印加されているとき（すなわちオフ状態にあるとき）は、ゲート電極２１７下のチャネルには電子が誘起されない（そのためオフ電流が小さい）。これが、消去状態においてサブスレッショルド領域でのＩｄ−Ｖｇ曲線の傾きが大きく、かつ閾値以上の領域でも電流の増加率（コンダクタンス）が大きい原因となっている。
【０２３０】
以上の説明から明らかなように、本発明の半導体記憶装置および半導体装置を構成するメモリ素子は、書込み時と消去時のドレイン電流比を特に大きくすることができる。
【０２３１】
以上、本発明の半導体記憶装置および半導体装置を構成する揮発性メモリ素子と不揮発性メモリ素子とについてそれぞれ説明した。以下に、本発明の半導体記憶装置および半導体装置について、図面に基づいて詳細に説明する。
【０２３２】
〔実施の形態１１〕
本発明の実施の形態の半導体装置（半導体記憶装置）を図２１から図２３に基づいて以下に説明する。
【０２３３】
図２１は、本実施の形態における半導体装置３０１を示す概略の縦断面図である。図２２は、図２１に示した半導体装置３０１とは使用する基板が異なる半導体装置３０２を示す概略の縦断面図である。図２３は、半導体装置３０１，３０２が備える各機能部を示すブロック図である。
【０２３４】
本実施の形態の半導体装置３０１，３０２は、１つの半導体基板上に、論理回路３１１、揮発性メモリ素子３１２および不揮発性メモリ素子３１３が混載されている。これら素子は何れも電界効果トランジスタからなる。
【０２３５】
図１に示す半導体装置３０１は、シリコン基板１１上に埋め込み酸化膜１２が形成され、さらにその上にＳＯＩ層１３が形成された半導体基板１０を使用している。半導体装置３０１では、この半導体基板１０上に、電界効果トランジスタからなる論理回路３１１、揮発性メモリ素子３１２および不揮発性メモリ素子３１３が形成されている。
【０２３６】
論理回路３１１は、ＳＯＩ層１３に形成された拡散層領域３１，３２、これら拡散層領域３１，３２間に形成されボディ領域４１、このボディ領域４１上にゲート酸化膜１４を介して形成されたゲート電極１５、およびこのゲート電極１５の両側壁に形成されたゲート側壁絶縁膜２１，２２を備えている。なお、ゲート電極１５はポリシリコンからなり、ゲート側壁絶縁膜２１，２２はシリコン窒化膜からなる。これらゲート側壁絶縁膜２１，２２は電荷保持機能を有していない。
【０２３７】
揮発性メモリ素子３１２および不揮発性メモリ素子３１３の構成は、それぞれ、図１（実施の形態１）および図３（実施の形態２）に基づいて説明した揮発性メモリ素子１および不揮発性メモリ素子３のとおりであり、ここでは説明を省略する。
【０２３８】
論理回路３１１、揮発性メモリ素子３１２および不揮発性メモリ素子３１３の領域は、ＳＯＩ層１３に形成された素子分離領域３１４により分離されている。
【０２３９】
論理回路３１１、揮発性メモリ素子３１２および不揮発性メモリ素子３１３を構成する各電界効果トランジスタは、ほぼ同様な構造を有している。ただし、不揮発性メモリ素子３１３として機能する電界効果トランジスタのみは、拡散層領域３５，３６がゲート電極１５下に存在せず、半導体基板１０、ゲート絶縁膜１４およびゲート電極１５の積層方向において、拡散層領域３５，３６がゲート電極１５と重合していない。すなわち、不揮発性メモリ素子３１３のみは、拡散層領域３５，３６がゲート電極１５に対してオフセットした構造（オフセット構造）を有している。
【０２４０】
図２２には、図２１に示した半導体装置３０１において、半導体基板１０に代えてバルク基板３２０を用いた場合を示している。このバルク基板３２０は、Ｎ型の半導体基板（またはＮ型のウェル領域）３２１上に、Ｐ型のウェル領域３２２が形成されている。
【０２４１】
バルク基板３２０において、少なくとも揮発性メモリ素子３１２に属するＰ型のウェル領域３２２は他の素子に属する領域と分離されている。具体的には、Ｐ型のウェル領域３２２は、素子分離領域３１４とＮ型の半導体基板３２１とにより素子毎に分離されている。したがって、揮発性メモリ素子３１２においては、Ｐ型のウェル領域３２２に蓄積された電荷の多寡が記憶情報となる。
【０２４２】
図２３は、上記半導体装置３０１，３０２にて構成される半導体装置１１０１を各機能部により示すブロック図である。この半導体装置１１０１は、論理回路部１１１０、揮発性メモリ部１１２０および不揮発性メモリ部１１３０を備えている。
【０２４３】
論理回路部１１１０は論理回路１１１１を備え、この論理回路１１１１は、例えばＭＰＵ（Ｍｉｃｒｏ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）を構成している。
【０２４４】
揮発性メモリ部１１２０は、揮発性メモリセルアレイ１１２１、行ドライバを含む行デコーダ１１２２、列ドライバを含む列デコーダ１１２３、センスアンプ１１２４およびリフレッシュ動作回路１１２５を備えている。揮発性メモリセルアレイ１１２１は、電界効果トランジスタからなる揮発性メモリ素子３１２を配列して構成されている。行デコーダ１１２２、列デコーダ１１２３、センスアンプ１１２４およびリフレッシュ動作回路１１２５は、揮発性メモリ周辺回路であり、電界効果トランジスタからなる論理回路３１１を配列して構成されている。
【０２４５】
不揮発性メモリ部１１３０は、不揮発性メモリセルアレイ１１３１、行デコーダ１１３２、列デコーダ１１３３、センスアンプ１１３４および書換え電圧発生回路１１３５を備えている。不揮発性メモリセルアレイ１１３１は、電界効果トランジスタからなる不揮発性メモリ素子３１３を配列して構成されている。行デコーダ１１３２、列デコーダ１１３３、センスアンプ１１３４および書換え電圧発生回路１１３５は不揮発性メモリ周辺回路であり、電界効果トランジスタからなる論理回路３１１を配列して構成されている。
【０２４６】
なお、上記揮発性メモリ周辺回路および不揮発性メモリ周辺回路に含まれる回路は、上記論理回路部１１１０に属していても良い。
【０２４７】
また、図２３に示した半導体装置１１０１では、論理回路部１１１０、揮発性メモリ部１１２０および不揮発性メモリ部１１３０が混載された構成としているが、揮発性メモリ部１１２０および不揮発性メモリ部１１３０みが混載されている構成であってもよい。さらには、周辺回路をも含まず、揮発性メモリセルアレイ１１２１および不揮発性メモリセルアレイ１１３１のみが混載されている構成であってもよい。このように、半導体装置１１０１（半導体装置３０１，３０２）では、１つの半導体チップ上に、揮発性メモリ素子３１２と不揮発性メモリ素子３１３とが混載されており、かつこれらの混載が容易となっている。
【０２４８】
以上より明らかなように、本実施の形態の半導体装置３０１，３０２，１１０１では、１つの半導体チップ上に揮発性メモリ素子と不揮発性メモリ素子とが混載されているにもかかわらず、各素子の構造は類似点が多く、なおかつそれら素子の構造は通常の電界効果トランジスタに近いものとなっている。それゆえ、通常の電界効果トランジスタを形成する工程を殆ど変えずに形成することができる。したがって、簡易なプロセスにて製造可能であり、かつ１つのチップ上に揮発性メモリ素子および不揮発性メモリ素子を備えた構成を容易に得ることができる。
【０２４９】
また、電界効果トランジスタからなる揮発性メモリ素子３１２を配列して構成された揮発性メモリセルアレイ１１２１は、リフレッシュ動作回路１１２５を有する周辺回路を備えるのが好ましい。そのような構成とすることにより、揮発性メモリセルアレイ１１２１に記憶された情報は、一定時間内にリフレッシュされるため、持続的に保持される。しかも、上記周辺回路を電界効果トランジスタ（論理回路３１１）で構成することにより、リフレッシュ動作回路１１２５を設けたことによりプロセスが複雑になる事態を避けることができる。
【０２５０】
また、電界効果トランジスタからなる不揮発性メモリ素子３１３を配列して構成された不揮発性メモリセルアレイ１１３１は、メモリセルを書き換えるための電圧発生回路を有する周辺回路を備えるのが好ましい。そのような構成とすることにより、不揮発性メモリ素子３１３の書換えに要する電圧が他の素子を駆動する電圧よりも大きい場合であっても、上記電圧発生回路が不揮発性メモリ素子３１３の書換え動作に必要な電圧を発生するので、不揮発性メモリ素子３１３の書き替えを容易に行なうことができる。この場合には、必要に応じて高電圧が供給される電界効果トランジスタ（不揮発性メモリ素子３１３）のゲート絶縁膜１４の膜厚を厚くしておくのが好ましい。
【０２５１】
既に述べたように、本実施の形態の半導体装置１１０１は必ずしも論理回路部１１１０を含む必要はない。しかしながら、揮発性メモリ部１１２０および不揮発性メモリ部１１３０に加えて論理回路部１１１０が混載された場合には、ＬＳＩの動作速度の向上や製造コストの削減などの混載による効果が顕著になり、好ましい。
【０２５２】
また、論理回路部１１１０に供給される電源電圧は、不揮発性メモリ部１１３０に供給される電源電圧よりも低いことが好ましい。こうすることにより、不揮発性メモリ部１１３０では書換えのために十分な電圧を与えることにより高速動作を確保し、論理回路部１１１０では消費電力を抑制することができる。さらには、論理回路部１１１０を構成する素子の耐圧を低くすることができるため、論理回路部１１１０を構成する素子を微細化することができる。したがって、半導体装置１１０１は、高速かつ低消費電力であって、集積度の高いものとすることができる。
【０２５３】
また、電界効果トランジスタからなる揮発性メモリ素子３１２に属するウェル領域またはボディ領域は、絶縁膜上に形成されていることが好ましい。これは、図２２に示すようにＰ型のウェル領域３２２がＮ型の半導体基板３２１とＰＮ接合を持つ場合に比べて、ウェル領域またはボディ領域の静電容量を大幅に小さくすることができるからである。すなわち、ウェル領域またはボディ領域の静電容量が小さい場合、ウェル領域またはボディ領域に電荷が蓄積したときの電位の変化量が大きくなり、メモリ効果が顕著になる。特に、図２１に示すように、揮発性メモリ素子３１２をＳＯＩ基板上に形成した場合、ボディ領域４２と拡散層領域３３，３４との静電容量も十分に小さくすることができるので、より好ましい。
【０２５４】
また、電界効果トランジスタからなる不揮発性メモリ素子３１３は、拡散層領域３５，３６がゲート電極１５下に存せず、オフセット構造を有しているのが好ましい。これは、オフセット構造を有する場合、ゲート電極１５に電圧を印加したときの電荷保持膜（メモリ機能部２５，２６）下におけるオフセット領域の反転しやすさがメモリ機能部２５，２６に蓄積された電荷量によって大きく変化し、メモリ効果が増大するからである。
【０２５５】
一方、電界効果トランジスタからなる論理回路３１１は、拡散層領域３１，３２がゲート電極１５下に達している（オフセット構造を有しない）ことが好ましい。これにより、論理回路３１１の駆動電流を十分に大きくすることができ、論理回路３１１を高速で動作させることができる。
【０２５６】
また、不揮発性メモリ素子３１３としての電界効果トランジスタは、既に説明した通り、１つのトランジスタで２ビットの記憶情報を保持することが可能であるが、１ビットのみ記憶させて使用することも可能である。しかしながら、１つのトランジスタで２ビットの記憶情報を保持させて使用した方が不揮発性メモリ素子３１３の記憶容量を大きくすることができるので、好ましい。
【０２５７】
また、不揮発性メモリ素子として機能する電界効果トランジスタ３は、実施の形態４に記載するように、メモリ機能部２６１，２６２における電荷を保持する領域（シリコン窒化膜２４２）は、拡散層領域２１２，２１３とそれぞれオーバーラップするのが好ましい。このようなメモリ素子を本実施の形態の半導体記憶装置に用いれば、半導体記憶装置または半導体装置の読出し速度を十分に高速にすることができる。
【０２５８】
また、不揮発性メモリ素子３１３は、実施の形態２で述べた最良の形成を用いるのが最も好ましい。この場合には、半導体記憶装置または半導体装置の性能を最良のものにすることができる。
【０２５９】
〔実施の形態１２〕
本実施の形態の半導体装置（半導体記憶装置）を図２４に基づいて以下に説明する。図２４は本実施の形態の半導体装置３０４の構成を示す概略の縦断面図である。なお、ここでは、前記実施の形態１１（図２１，図２２）にて説明した構成と異なる部分についてのみ説明し、共通する部分については説明を省略する。
【０２６０】
本実施の形態の半導体装置３０４は、１つの半導体基板上に、論理回路３１４、揮発性メモリ素子３１５および不揮発性メモリ素子３１６が混載されている。これら論理回路３１４、揮発性メモリ素子３１５および不揮発性メモリ素子３１６は電界効果トランジスタからなる。これら論理回路３１４、揮発性メモリ素子３１５および不揮発性メモリ素子３１６は、前記実施の形態１１に示した論理回路３１１、揮発性メモリ素子３１２および不揮発性メモリ素子３１３と、メモリ機能部（ゲート側壁絶縁膜）の構造が異なる。
【０２６１】
すなわち、半導体装置３０４において、論理回路３１４のメモリ機能部３３１は、シリコン窒化膜５１がシリコン酸化膜６１，７１にて挟まれた構造であり、メモリ機能部３３２はシリコン窒化膜５２がシリコン酸化膜６２，７２にて挟まれた構造である。揮発性メモリ素子３１５のメモリ機能部３３３は、シリコン窒化膜５３がシリコン酸化膜６３，７３にて挟まれた構造であり、メモリ機能部３３４はシリコン窒化膜５４がシリコン酸化膜６４，７４にて挟まれた構造である。不揮発性メモリ素子３１６のメモリ機能部３３５は、シリコン窒化膜５５がシリコン酸化膜６５，７５にて挟まれた構造であり、メモリ機能部３３６はシリコン窒化膜５６がシリコン酸化膜６６，７６にて挟まれた構造である。
【０２６２】
電界効果トランジスタからなる不揮発性メモリ素子３１６では、上記のように、メモリ機能部３３５，３３６において、電荷をトラップする機能を有する第１の絶縁体からなる膜（シリコン窒化膜５５，５６）が、第２の絶縁体からなる膜（シリコン酸化膜６５，７５、シリコン酸化膜６６，７６）にて挟まれたサンドウィッチ構造を有するのが好ましい。
【０２６３】
このような構成によれば、電荷を蓄積する第１の絶縁体（シリコン窒化膜５５，５６）が膜状であるから、電荷の注入により短い時間で第１の絶縁体（シリコン窒化膜５５，５６）内の電荷密度を上げ、また、電荷密度を均一にすることができる。なお、電荷を蓄積する第１の絶縁体内の電荷分布が不均一であった場合、電荷の保持中に第１の絶縁体内を電荷が移動してメモリ素子の信頼性が低下する恐れがある。
【０２６４】
また、電荷を蓄積する第１の絶縁体（シリコン窒化膜５５，５６）は、導電体部（ゲート電極１５、拡散層領域３５，３６、チャネル領域、半導体基板１０）とは他の絶縁膜（シリコン酸化膜６５，６６）で隔てられているので、電荷の漏れが抑制されて十分な保持時間を得ることができる。したがって、メモリ機能部３３５，３３６が上記サンドウィッチ構造を有する場合、不揮発性メモリ素子（半導体記憶装置）３１６の高速書換え、信頼性の向上、十分な保持時間の確保が可能となる。
【０２６５】
上記の機能が得られるメモリ機能部３３５，３３６の具体的構成として特に好ましいのは、第１の絶縁体をシリコン窒化膜（シリコン窒化膜５５，５６）とし、第２の絶縁体をシリコン酸化膜（シリコン酸化膜６５，６６、シリコン酸化膜７５，７６）としたものである。シリコン窒化膜は、電荷をトラップする準位が多数存在するので大きなヒステリシス特性を得ることができる。シリコン酸化膜は、バンドギャップが大きく、電荷の散逸を防ぐ効果が特に大きい。また、シリコン酸化膜およびシリコン窒化膜は共にＬＳＩプロセスでごく標準的に用いられる材料であるため、製造工程の面からも好ましい。
【０２６６】
シリコン酸化膜６５、６６の厚さは、３ｎｍ〜１５ｎｍであるのが好ましい。シリコン酸化膜６５、６６の厚さが３ｎｍ未満の場合、シリコン窒化膜５５、５６に蓄積された電荷が逃げやすくなり、保持特性が劣化する。シリコン酸化膜６５、６６の厚さが１５ｎｍを超える場合、シリコン窒化膜５５、５６への書込み効率が低下し、書込み時間が増大する。したがって、シリコン酸化膜６５、６６の厚さを３ｎｍ〜１５ｎｍとすれば、不揮発性メモリ素子３１６は十分な保持時間と高速な書換えが両立するので、好ましい。
【０２６７】
また、シリコン窒化膜５５、５６の厚さは、２ｎｍ〜１０ｎｍであるのが好ましい。シリコン窒化膜５５、５６の厚さが２ｎｍ未満の場合、シリコン窒化膜中に含まれる電荷トラップ密度が十分でなくなるため、メモリ素子の閾値変化が十分でなくなる。シリコン窒化膜５５、５６の厚さが１０ｎｍを超える場合には、書換え時にシリコン窒化膜中に一様に電荷を注入するのが難しく、もしくはより長い時間を要する。したがって、シリコン窒化膜５５、５６の厚さを２ｎｍ〜１０ｎｍとすれば、不揮発性メモリ素子３１６は十分な信頼性を備えるので、好ましい。
【０２６８】
また、不揮発性メモリ素子３１６は、実施の形態４（図９）において説明したように、メモリ機能部３３５，３３６が、ゲート絶縁膜１４の表面と略平行に配置されている電荷保持膜を含むことが好ましい。このような不揮発性メモリ素子３１６を本実施の形態の半導体記憶装置または半導体装置３０４に用いれば、不揮発性メモリ素子３１６のメモリ効果のばらつきを小さくすることができるので、半導体記憶装置または半導体装置３０４の読出し電流ばらつきを抑えることができる。さらには、記憶保持中の不揮発性メモリ素子３１６の特性変化を小さくすることができるので、半導体記憶装置または半導体装置３０４の記憶保持特性が向上する。
【０２６９】
また、不揮発性メモリ素子３１６は、実施の形態５（図１４）において説明したように、メモリ機能部３３５，３３６が、ゲート絶縁膜１４の表面と略平行に配置されている電荷保持膜を含み、かつゲート電極１５の側面と略並行に延びた部分を含むことが好ましい。このような不揮発性メモリ素子３１６を本実施の形態の半導体記憶装置または半導体装置３０４に用いれば、不揮発性メモリ素子３１６の書換え速度が増大するので、半導体記憶装置または半導体装置３０４の書換え動作を高速にすることができる。
【０２７０】
また、半導体装置３０４において、不揮発性メモリ素子３１６には、実施の形態８（図１８）の不揮発性メモリ素子（不揮発性メモリ素子６Ａ）を用いることが好ましい。すなわち、不揮発性メモリ素子３１６では、電荷保持膜であるシリコン窒化膜５５，５６（シリコン窒化膜２４２）とチャネル領域またはウェル領域とを隔てる絶縁膜であるシリコン酸化膜６５，６６（シリコン酸化膜２４１）の厚さＴ１が、ゲート絶縁膜１４（ゲート絶縁膜２１４）の厚さＴ２よりも薄く、０．８ｎｍ以上であることが好ましい。
【０２７１】
このような不揮発性メモリ素子３１６を本実施の形態の半導体記憶装置または半導体装置３０４に用いれば、書込み動作および消去動作の電圧を低下させ、または書込み動作および消去動作を高速にすることが可能となる。さらには、不揮発性メモリ素子３１６のメモリ効果が増大するので、半導体記憶装置または半導体装置３０４の読出し速度を高速にすることが可能となる。
【０２７２】
また、不揮発性メモリ素子３１６は、実施の形態９（図１９）の不揮発性メモリ素子（不揮発性メモリ素子６Ｂ）を用いることが好ましい。すなわち、不揮発性メモリ素子３１６の電荷保持膜であるシリコン窒化膜５５，５６（シリコン窒化膜２４２）とチャネル領域またはウェル領域とを隔てる絶縁膜であるシリコン酸化膜６５，６６（シリコン酸化膜２４１）の厚さＴ１が、ゲート絶縁膜１４（ゲート絶縁膜２１４）の厚さＴ２よりも厚く、２０ｎｍ以下であることが好ましい。
【０２７３】
このような不揮発性メモリ素子３１６を本実施の形態の半導体記憶装置または半導体装置３０４に用いれば、不揮発性メモリ素子３１６の短チャネル効果を悪化させることなく保持特性を改善することができる。したがって、半導体記憶装置または半導体装置３０４を高集積化しても十分な記憶保持性能を得ることができる。
【０２７４】
〔実施の形態１３〕
本実施の形態の半導体装置（半導体記憶装置）を図２５から図２７に基づいて以下に説明する。図２５は本実施の形態の半導体装置３０５を示す概略の縦断面である。図２６および図２７は本実施の形態の半導体装置３０５の製造工程を示す概略の縦断面図である。なお、ここでは、実施の形態１２（図２４）にて説明した構成と異なる部分についてのみ説明し、共通する部分については説明を省略する。
【０２７５】
本実施の形態の半導体装置３０５は、１つの半導体基板上に、論理回路３１７、揮発性メモリ素子３１８および不揮発性メモリ素子３１９が混載されている。これら論理回路３１７、揮発性メモリ素子３１８および不揮発性メモリ素子３１９は電界効果トランジスタからなる。これら論理回路３１７、揮発性メモリ素子３１８および不揮発性メモリ素子３１９のうち、論理回路３１７および揮発性メモリ素子３１８は、前記実施の形態１２に示した論理回路３１４および揮発性メモリ素子３１５と、メモリ機能部（ゲート側壁絶縁膜）の構造が異なる。
【０２７６】
すなわち、半導体装置３０５において、論理回路３１７のメモリ機能部８１，８２、および揮発性メモリ素子３１８のメモリ機能部８３，８４は、シリコン酸化膜のみからなる。一方、不揮発性メモリ素子３１９のメモリ機能部３３７，３３８は前記不揮発性メモリ素子３１６のメモリ機能部３３５，３３６と同様であり、メモリ機能部３３７はシリコン窒化膜５５がシリコン酸化膜６５，７５にて挟まれた構造であり、メモリ機能部３３８はシリコン窒化膜５６がシリコン酸化膜６６，７６にて挟まれた構造である。
【０２７７】
本実施の形態の半導体装置３０５によれば、電界効果トランジスタからなる揮発性メモリ素子３１８において、メモリ機能部８３，８４中に電荷が注入されてトランジスタ特性が変化するのを防ぐことができる。すなわち、例えば図２４に示した揮発性メモリ素子３１５においては、「１」値を書込む際に発生したホットエレクトロンがシリコン窒化膜５３，５４に注入され、トランジスタの閾値が変化する恐れがある。これに対し、メモリ機能部８３，８４がシリコン酸化膜のみからなる揮発性メモリ素子３１８では、このような事態を防止することができる。したがって、揮発性メモリ素子３１８すなわち半導体装置３０５では、信頼性を向上することができる。
【０２７８】
次に、半導体装置３０５の製造工程の要部を図２６および図２７を用いて説明する。
【０２７９】
半導体装置３０５の製造の際には、まず、図２６（ａ）に示すように、ゲート電極１５を形成し、上記ゲート電極１５をマスクとしてＮ型の不純物をイオン注入する。このイオン注入時、不揮発性メモリ素子３１９となるべき領域は、フォトレジストでマスクしておく。
【０２８０】
このイオン注入は、論理回路３１７および揮発性メモリ素子３１８のＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域を形成するためのものである。したがって、このイオン注入がなされない不揮発性メモリ素子３１９のみオフセットさせることができる。上記工程は、図２１、図２２および図２４に示した半導体装置３０１，３０２，３０４の製造においても適用することができる。
【０２８１】
次に、図２６（ｂ）に示すように、半導体基板１０上全面に、シリコン酸化膜８２とシリコン窒化膜８３をこの順に積層する。シリコン酸化膜８２は、０．８ｎｍ〜２０ｎｍの厚さに形成するのが好ましく、シリコン窒化膜８３は、２ｎｍ〜１０ｎｍの厚さに形成するのが好ましい。
【０２８２】
次に、図２６（ｃ）に示すように、フォトレジスト８４をパターン加工して不揮発性メモリ素子３１９となるべき領域をマスクし、シリコン窒化膜８３を選択的に除去する。シリコン窒化膜８３を除去するためには、燐酸によるウェットエッチングや、等方性エッチングの成分が大きなドライエッチングを用いればよい。
【０２８３】
次に、図２７（ａ）に示すように、フォトレジスト８４を除去した後にシリコン酸化膜８５を全面に積層する。
【０２８４】
次に、図２７（ｂ）に示すように、シリコン酸化膜８２，８５およびシリコン窒化膜８３を選択的にエッチングバックし、メモリ機能部３３７，３３８を形成する。これにより、不揮発性メモリ素子３１９のメモリ機能部３３７，３３８のみにシリコン窒化膜５５，５６を備えさせることができる。その後、ゲート電極１５およびメモリ機能部３３７，３３８をマスクとしてＮ型の不純物をイオン注入する。このイオン注入と、その後に行なわれる熱処理により、拡散層領域３１，３２、３３，３４、３５，３６が形成される。
【０２８５】
その後、公知の方法で上部配線を形成し、半導体装置３０５が完成する。
【０２８６】
上記の手順によれば、簡易なプロセスにより、揮発性メモリ素子３１８としての電界効果トランジスタの信頼性を向上することができる。さらには、簡易なプロセスにより、書換え速度が高速で、十分な保持時間を持ち、高い信頼性を持つ不揮発性メモリ素子３１９としての電界効果トランジスタを形成することができる。
【０２８７】
上記の実施の形態１１から１３に示した半導体装置３０１，３０２，３０４，３０５は、電池駆動の携帯電子機器、特に携帯情報端末に用いることができる。携帯電子機器としては、携帯情報端末、携帯電話、ゲーム機器などが挙げられる。
【０２８８】
図２８は、半導体装置３０１，３０２，３０４，３０５の何れかを適用した携帯電話１４１０の一例である。同図において、制御回路１４１１には、本実施の形態の半導体装置が組み込まれている。制御回路１４１１は、実施の形態１１から１３で説明したような、同一構造の素子を揮発性メモリ素子、不揮発性メモリ素子および論理回路素子として兼用した集積回路であるのが好ましい。１４１２は電池、１４１３はＲＦ（無線周波数）回路部、１４１４は表示部、１４１５はアンテナ部、１４１６は信号線、１４１７は電源線である。
【０２８９】
本実施の形態の半導体装置は、揮発性メモリ素子と不揮発性メモリ素子とを１つの半導体チップ上に混載したものであり、簡易なプロセスで形成することが可能である。それゆえ、この半導体装置は高機能であって、しかも製造コストが低い。したがって、上記半導体装置を携帯電子機器に用いることにより、携帯電子機器の機能と動作速度を向上させ、製造コストを削減することが可能になる。
【０２９０】
【発明の効果】
以上のように、本発明の半導体記憶装置は、１つの半導体チップ上に第１の電界効果トランジスタと第２の電界効果トランジスタとが形成され、第１の電界効果トランジスタは、ウェル領域またはボディ領域と、ゲート電極と、第１および第２の拡散層領域とを備え、前記ウェル領域またはボディ領域に保持された電荷の多寡により、ゲート電極に電圧を印加した際の第１の拡散層領域から第２の拡散層領域に流れる電流量を変化させるように構成され、第２の電界効果トランジスタは、第１および第２の拡散層領域と、ゲート電極と、このゲート電極におけるゲート長方向の両側壁部に形成されたメモリ機能部とを備え、これらメモリ機能部が電荷保持機能を有し、前記メモリ機能部に保持された電荷の多寡により、ゲート電極に電圧を印加した際の第１の拡散層領域から第２の拡散層領域に流れる電流量を変化させるように構成されている構成である。
【０２９１】
また、本発明の半導体記憶装置は、１つの半導体チップ上に第１の電界効果トランジスタと第２の電界効果トランジスタとが形成され、第１の電界効果トランジスタは、ウェル領域またはボディ領域と、このウェル領域またはボディ領域に対する積層方向位置に設けられたゲート電極と、前記ウェル領域またはボディ領域のゲート長方向におけるゲート電極の両側位置に設けられた各１つの第１および第２の拡散層領域とを備え、第２の電界効果トランジスタは、第１および第２の拡散層領域と、ゲート絶縁膜と、このゲート絶縁膜の下における第１および第２の拡散層領域の間に形成されるチャネル領域と、ゲート絶縁膜の上に形成されたゲート電極と、このゲート電極におけるゲート長方向の両側壁部に形成された電荷保持機能を有するメモリ機能部とを備えている構成である。
【０２９２】
上記構成によれば、第１および第２の電界効果トランジスタは、外部キャパシタンスやフローティングゲートなど、形成するのに特別なプロセスを要する構造を有していないので、通常の電界効果トランジスタを形成するプロセスに非常に近いプロセスにより形成することができる。したがって、簡易なプロセスにより製造可能な、１つのチップ上に揮発性メモリおよび不揮発性メモリを備えた半導体記憶装置を提供することができる。
【０２９３】
本発明の半導体装置は、前記の半導体記憶装置を含むとともに、前記半導体チップ上に、各１個の第１および第２の拡散層領域とゲート電極とを備え、論理回路部として機能する複数の第３の電界効果トランジスタが形成されている構成である。
【０２９４】
上記の構成によれば、論理回路部として機能する複数の第３の電界効果トランジスタをさらに備えているので、１つの半導体チップ上に揮発性メモリ、不揮発性メモリおよび論理回路とが混載された状態となっている。このように論理回路も混載された場合、揮発性メモリおよび不揮発性メモリのみが混載された場合に比べて、ＬＳＩの動作速度の向上や製造コストの削減などの混載による効果が顕著となる。
【０２９５】
上記の半導体記憶装置は、前記半導体チップ上に、第１および第２の電界効果トランジスタがそれぞれ複数個形成され、これら第１および第２の電界効果トランジスタはそれぞれ配列されて第１および第２のメモリセルアレイを構成し、前記半導体チップ上に、第１のメモリセルアレイを構成するメモリセルのリフレッシュ動作を行なう第１のメモリ周辺回路と、第２のメモリセルアレイを構成するメモリセルの書換え動作のための電圧発生回路を有する第２のメモリ周辺回路とが設けられ、これら第１および第２のメモリ周辺回路は、各１個の第１および第２の拡散層領域とゲート電極とを備えた複数個の第３の電界効果トランジスタを備えている構成としてもよい。
【０２９６】
上記構成によれば、第１および第２の電界効果トランジスタをそれぞれ配列して上記第１および第２のメモリセルアレイが構成され、第１のメモリセルアレイにはリフレッシュ動作を行なう回路を含む第１のメモリ周辺回路が備えられ、第２のメモリセルアレイには書換え動作のための電圧発生回路を有する第２のメモリ周辺回路が備えられている。したがって、第１のメモリセルアレイに記憶された情報は、第１のメモリ周辺回路により一定時間内にリフレッシュすることができるため、持続的に記憶を保持することが可能となる。
【０２９７】
しかも、第１のメモリ周辺回路を第３の電界効果トランジスタで構成することにより、リフレッシュ動作回路（第１のメモリ周辺回路）を設けたことによりプロセスが複雑になる事態を避けることができる。
【０２９８】
さらには、電圧発生回路を有する第２のメモリ周辺回路を備えるので、第２の電界効果トランジスタの電荷保持部に保持される電荷量を変化させるために要する電圧が、第１の電界効果トランジスタを駆動する電圧よりも大きい場合であっても、その電圧を電圧発生回路（第２のメモリ周辺回路）にて発生させ、第２のメモリセルの書換え動作を行なうことができる。
【０２９９】
本発明の半導体装置は、上記の半導体記憶装置を含むとともに、第３の電界効果トランジスタにより構成された論理回路部をさらに備えていることを特徴としている。
【０３００】
上記構成によれば、論理回路部を構成する第３の電界効果トランジスタをさらに備えているので、１つの半導体チップ上に揮発性メモリ、不揮発性メモリおよび論理回路とが混載された状態となっている。このように論理回路も混載された場合、揮発性メモリおよび不揮発性メモリのみが混載された場合に比べて、ＬＳＩの動作速度の向上や製造コストの削減などの混載による効果が顕著となる。
【０３０１】
本発明の半導体記憶装置に製造方法は、１つの半導体チップ上に第１の電界効果トランジスタと第２の電界効果トランジスタとが形成され、第１の電界効果トランジスタは、ウェル領域またはボディ領域と、ゲート電極と、このゲート電極におけるゲート長方向の両側壁部に形成されたゲート側壁絶縁膜と、第１および第２の拡散層領域とを備え、これらゲート側壁絶縁膜は電荷保持機能を有しておらず、前記ウェル領域またはボディ領域に保持された電荷の多寡により、ゲート電極に電圧を印加した際の第１の拡散層領域から第２の拡散層領域に流れる電流量を変化させるように構成され、第２の電界効果トランジスタは、第１および第２の拡散層領域と、ゲート電極と、このゲート電極におけるゲート長方向の両側壁部に形成されたメモリ機能部とを備え、これらメモリ機能部が電荷保持機能を有し、前記メモリ機能部に保持された電荷の多寡により、ゲート電極に電圧を印加した際の第１の拡散層領域から第２の拡散層領域に流れる電流量を変化させるように構成されている半導体記憶装置の製造方法であって、前記ゲート電極を形成するステップと、電荷保持機能を有する膜を前記ウェル領域またはボディ領域上、および前記ゲート電極上を含む全面に形成するステップと、第１の電界効果トランジスタにおけるゲート電極近傍の電荷保持機能を有する膜を除去するステップとを含んでいる構成である。
【０３０２】
上記の構成によれば、簡易なプロセスにより、高い信頼性を有する、揮発性メモリ素子として機能する第１の電界効果トランジスタを形成することができる。また、簡易なプロセスにより、書換え速度が高速で、十分な保持時間を持ち、高い信頼性を有する、不揮発性メモリ素子として機能する第２の電界効果トランジスタを形成することができる。
【０３０３】
本発明の携帯電子機器は、上記の何れかの半導体記憶装置または半導体装置を備えている構成である。
【０３０４】
上記の構成によれば、簡易なプロセスにて形成可能な素子、例えばＬＳＩを混載した構成となるので、携帯電子機器の機能と動作速度を向上させ、製造コストを削減することが可能である。
【図面の簡単な説明】
【図１】本発明の実施の一形態における半導体記憶装置または半導体装置を構成する揮発性メモリ素子の書込み動作を説明する概略の縦断面図である。
【図２】図１に示した揮発性メモリ素子の消去動作を説明する概略の縦断面図である。
【図３】本発明の実施の他の形態における半導体記憶装置または半導体装置を構成する不揮発性メモリ素子を示すものであって、第２のメモリ機能部への書込み動作を説明する概略の縦断面図である。
【図４】図３に示した不揮発性メモリ素子における第１のメモリ機能部への書込み動作を説明する概略の縦断面図である。
【図５】図３に示した不揮発性メモリ素子における第１の消去動作を説明する概略の縦断面図である。
【図６】図３に示した不揮発性メモリ素子における第２の消去動作を説明する概略の縦断面図である。
【図７】本発明の実施のさらに他の形態における半導体記憶装置または半導体装置を構成する不揮発性メモリ素子を示す概略の縦断面図である。
【図８】本発明の実施のさらに他の形態における半導体記憶装置または半導体装置を構成する不揮発性メモリ素子を示す概略の縦断面図である。
【図９】本発明の実施のさらに他の形態における半導体記憶装置または半導体装置を構成する不揮発性メモリ素子を示す概略の縦断面図である。
【図１０】図９に示した不揮発性メモリ素子における要部の拡大断面図である。
【図１１】図９に示した不揮発性メモリ素子の他の例を示す要部の拡大断面図である。
【図１２】図９に示した不揮発性メモリ素子における、図１０に示したオフセット量Ｗ１とドレイン電流Ｉｄとの関係を示すグラフである。
【図１３】図９に示した不揮発性メモリ素子のさらに他の例を示す要部の拡大断面図である。
【図１４】図９に示した不揮発性メモリ素子のメモリ機能部に生じる電気力線を示す説明図である。
【図１５】図９に示した不揮発性メモリ素子のチャネル長方向におけるゲート電極寸法、メモリ機能部の外端間距離、および拡散層領域間距離の最適関係を説明する不揮発性メモリ素子の概略の縦断面図である。
【図１６】図９に示した不揮発性メモリ素子において半導体基板に代えてＳＯＩ基板を使用した例を示す概略の縦断面図である。
【図１７】図９に示した不揮発性メモリ素子のさらに他の例を示す概略の縦断面図である。
【図１８】図９に示した不揮発性メモリ素子において、電荷保持膜とチャネル領域またはウェル領域とを隔てる絶縁膜の厚さＴ１をゲート絶縁膜の厚さＴ２よりも薄くした場合を示す概略の縦断面図である。
【図１９】図９に示した不揮発性メモリ素子において、電荷保持膜とチャネル領域またはウェル領域とを隔てる絶縁膜の厚さＴ１をゲート絶縁膜の厚さＴ２よりも厚くした場合を示す概略の縦断面図である。
【図２０】本発明の実施の形態におけるＮチャネル型不揮発性メモリ素子のメモリ機能部２中の電荷量が変化したときの、ドレイン電流（Ｉｄ）対ゲート電圧（Ｖｇ）の特性（実測値）を示すグラフである。
【図２１】本発明の実施の一形態における半導体記憶装置または半導体装置を示す概略の縦断面図である。
【図２２】図２１に示した半導体記憶装置または半導体装置の他の例を示す概略の縦断面図である。
【図２３】本発明の実施の一形態における半導体記憶装置または半導体装置を示すブロック図である。
【図２４】本発明の実施の他の形態における半導体記憶装置または半導体装置を示す概略の縦断面図である。
【図２５】本発明の実施のさらに他の形態における半導体記憶装置または半導体装置を示す概略の縦断面図である。
【図２６】図２６（ａ）は、図２５に示した半導体記憶装置または半導体装置の製造工程を示すものであって、ゲート電極の形成工程および半導体基板へのＮ型の不純物のイオン注入工程を示す縦断面図、図２６（ｂ）は、同製造工程における半導体基板上へのシリコン酸化膜およびシリコン窒化膜の積層工程を示す縦断面図、図２６（ｃ）は、上記シリコン窒化膜のエッチング工程を示す縦断面図である。
【図２７】図２７（ａ）は、図２６（ｃ）に続く半導体記憶装置または半導体装置の製造工程を示すものであって、シリコン酸化膜の形成工程を示す縦断面図、図２７（ｂ）は、シリコン酸化膜およびシリコン窒化膜のエッチングによるメモリ機能部の形成工程を示す縦断面図である。
【図２８】図２１、図２２、図２４または図２５に示した半導体装置の何れかを適用した携帯電話の一例を示すブロック図である。
【図２９】従来技術であるフラッシュメモリの電気特性を示すグラフである。
【図３０】図３に示した半導体記憶装置の他の例を示す要部の概略断面図である。
【符号の説明】
１，３１２，３１５，３１８        揮発性メモリ素子
３，４，５，６，６Ａ，６Ｂ  ３１３，３１６，３１９        不揮発性メモリ素子
１０，１０１，２１１    半導体基板
１４，１０３，２１４    ゲート絶縁膜
１５，１０４，２１７    ゲート電極
２１，２２，２３，２４      ゲート側壁絶縁膜
２５，２６，８１，８２，８３，８４，１０５ａ，１０５ｂ，２６１，２６２        メモリ機能部
３１，３２，３３，３４，３５，３６，２１２，２１３        拡散層領域
４１，４２，４３    ボディ領域
５１，５５，５６，１１３，２４２    シリコン窒化膜
６１，６５，６６，７１，１１１，１１２，２４１，２４３        シリコン酸化膜
９２    正孔
１２０，２７１      オフセット領域
１２１    ゲート電極下領域
２８１，２８３      電気力線
２８５    ＳＯＩ基板
２９１    Ｐ型高濃度領域
３０１，３０２，３０４，３０５        半導体装置
３１１，３１４，３１７        論理回路
３２０    バルク基板
【図１】
2004342889.tif 000003
【図２】
2004342889.tif 000004
【図３】
2004342889.tif 000005
【図４】
2004342889.tif 000006
【図５】
2004342889.tif 000007
【図６】
2004342889.tif 000008
【図７】
2004342889.tif 000009
【図８】
2004342889.tif 000010
【図９】
2004342889.tif 000011
【図１０】
2004342889.tif 000012
【図１１】
2004342889.tif 000013
【図１２】
2004342889.tif 000014
【図１３】
2004342889.tif 000015
【図１４】
2004342889.tif 000016
【図１５】
2004342889.tif 000017
【図１６】
2004342889.tif 000018
【図１７】
2004342889.tif 000019
【図１８】
2004342889.tif 000020
【図１９】
2004342889.tif 000021
【図２０】
2004342889.tif 000022
【図２１】
2004342889.tif 000023
【図２２】
2004342889.tif 000024
【図２３】
2004342889.tif 000025
【図２４】
2004342889.tif 000026
【図２５】
2004342889.tif 000027
【図２６】
2004342889.tif 000028
【図２７】
2004342889.tif 000029
【図２８】
2004342889.tif 000030
【図２９】
2004342889.tif 000031
【図３０】
2004342889.tif 000032