(57)【要約】【課題】基体上にＣｕ配線を形成する際に、基体に設けられた凹部に対する埋め込み性を改善する。【解決手段】Ｓｉの導電性基層１００上に凹部Ｔが形成された絶縁層１１０が設けられたウェハＷ上にＴｉ膜を形成した後、ＭＯＣＶＤ法によりバリア膜１０１を形成する。次いで、このバリア膜１０１のプラズマ処理を行うことなく、Ｃｕ−Ａｌ合金から成るシード膜１０２を被着させる。それから、このシード膜１０２上に、めっき処理によってＣｕ膜１０３を成膜してＣｕ配線を形成する。【選択図】　図２
2004014626.tif 000002
【特許請求の範囲】
【請求項１】
Ｃｕ及びＡｌを含有して成るシード膜。
【請求項２】
基体上にＣｕ及びＡｌを含有して成るシード膜をＰＶＤ法により形成するシード膜の形成方法。
【請求項３】
前記基体上に形成されたバリア膜上に前記シード膜を形成する請求項２記載のシード膜の形成方法。
【請求項４】
有機金属材料を用いて前記バリア膜を形成し、非改質状態の該バリア膜上に前記シード膜を形成する請求項２又は３に記載のシード膜の形成方法。
【請求項５】
当該シード膜におけるＡｌの含有濃度を、当該シード膜上に形成される予定のＣｕ配線の全体又は一部において要求される電気抵抗に基づいて決定する、請求項２〜４のいずれか一項に記載のシード膜の形成方法。
【請求項６】
Ｃｕ及びＡｌを含有して成るシード膜上にＣｕ膜が形成されて成るＣｕ配線。
【請求項７】
基体上にＣｕ及びＡｌを含有して成る前記シード膜をＰＶＤ法により形成し、該シード膜上に前記Ｃｕ膜を電解めっき法により形成する、Ｃｕ配線の形成方法。
【請求項８】
前記基体上にバリア膜を形成し、該バリア膜上に前記シード膜及び前記Ｃｕ膜を形成する請求項７記載のＣｕ配線の形成方法。
【請求項９】
有機金属材料を用いて前記バリア膜を形成し、非改質状態の該バリア膜上に前記シード膜及び前記Ｃｕ膜を形成する請求項７又は８に記載のＣｕ配線の形成方法。
【請求項１０】
前記シード膜におけるＡｌの含有濃度を、当該Ｃｕ配線の全体又は一部において要求される電気抵抗に基づいて決定する、請求項７〜９のいずれか一項に記載のＣｕ配線の形成方法。
【請求項１１】
基体上に形成されたバリア膜と、
前記バリア膜上に形成されたＣｕ及びＡｌを含有して成るシード膜上にＣｕ膜が形成されて成るＣｕ配線と、
を備える半導体装置。
【請求項１２】
基体上にバリア膜を形成し、
前記バリア膜上にＣｕ及びＡｌを含有して成るシード膜をＰＶＤ法により形成した後、該シード膜上にＣｕ膜を電解めっき法により形成してＣｕ配線を形成する、
半導体装置の製造方法。
【請求項１３】
有機金属材料を用いて前記バリア膜を形成し、非改質状態の該バリア膜上に前記シード膜及びＣｕ膜を形成する請求項１２記載の半導体装置の製造方法。
【請求項１４】
前記シード膜におけるＡｌの含有濃度を、前記Ｃｕ配線の全体又は一部において要求される電気抵抗に基づいて決定する、請求項１２又は１３に記載の半導体装置の製造方法。
【請求項１５】
基体が収容され該基体上に有機金属材料が供給されてバリア膜が形成されるＣＶＤチャンバと、
前記バリア膜が形成された基体上にＣｕ及びＡｌを含有して成るシード膜が形成されるＰＶＤチャンバと、
前記シード膜が形成された基体上にＣｕ膜が形成されてＣｕ配線が形成されるめっき装置と、
を備える半導体装置の製造装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板等の基体上にＣｕ配線を形成する技術に関する。
【０００２】
【従来の技術】
近年、ＬＳＩ等の半導体装置の高集積化に伴い、素子構造の微細化による配線層間の容量増加に起因する動作速度の低下を解消すべく、低抵抗を発現するＣｕ配線が採用されつつある。
【０００３】
ここで、図５は、従来のＣｕ配線の形成方法による手順の一例を示すフロー図である。また、図６（Ａ）〜（Ｄ）は、その従来手順によりＳｉウェハ上にＣｕ配線を形成している状態を示す工程図である。この手順では、Ｓｉ等から成る導電性基層３００上に、ホールやトレンチ等の凹部Ｔが形成されたＳｉＯ２等の絶縁層３１０が設けられたウェハに対して、まず、ＴａＮ／Ｔａ積層膜等のバリアメタルをＩＭＰ法等で形成した後、バリア膜３０１を成膜する（ステップＳＰ３０１）。なお、ＴａＮ／Ｔａ積層膜の図示は省略する。
【０００４】
バリア膜３０１は、例えば、ＴＤＭＡＴ（テトラジメチルアミノチタン）やＴＤＥＡＴ（テトラジエチルアミノチタン）等のアルキルアミノチタンといった有機金属材料を膜原料として用いたＣＶＤ（いわゆるＭＯＣＶＤ）法によって形成する。成膜直後のバリア膜３０１は、有機分（Ｃ，Ｈ等）を有意量含み、且つ、実質的に非晶質状態で膜密度が不十分な傾向にある。そこで、このバリア膜３０１に対し、Ｈ２，Ｎ２混合ガス等を用いたプラズマ処理を施し、最終的にＳｉＨ４等のガスをソークし（ステップＳＰ３０２）、バリア膜３０１全体として、高密度化、低抵抗化、及び後述するＣｕ配線層３０３との接合性の向上を図る。
【０００５】
次に、ＣｕのインゴットをターゲットとしたＰＶＤ法により、改質されたバリア膜３０１上にＣｕシード膜３０２を形成した後（ステップＳＰ３０３；図６（Ｂ）参照）、ＣｕＳＯ４を主成分とするめっき液を用いためっき処理によってＣｕ膜を被着させ、Ｃｕシード膜３０２と一体化されて成るＣｕ配線層３０３を形成する（ステップＳＰ３０４；図６（Ｄ）参照）。
【０００６】
【発明が解決しようとする課題】
しかし、本発明者が上記従来の方法について詳細に検討したところ、従来の方法では、凹部Ｔの開口幅、アスペクト比等によっては、凹部Ｔ内の埋め込みが不十分となり、ボイドＶが生じてしまうおそれがある（図６（Ｄ）参照）ことを見出した。
【０００７】
そこで、本発明はかかる事情に鑑みてなされたものであり、基体上にＣｕ配線を形成する際に、凹部内の埋め込み性を改善することが可能なシード膜及びその形成方法、Ｃｕ配線及びその形成方法、半導体装置及びその製造方法、並びに半導体装置の製造装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明者は鋭意研究を重ねたところ、電気的な特性の劣化を招くことなく、後述するＣｕの凝集に起因するボイド発生を抑制するのにシード膜が重要な役割を担うことを見出し、本発明を完成するに至った。すなわち、本発明によるシード膜は、Ｃｕ及びＡｌを含有して成ることを特徴とする。詳しくは、Ｃｕ配線が形成されるＳｉウェハ等の半導体基板といった基体上に設けられるものであると好ましく、特に、ホールやトレンチ等の凹部が形成された基体上に成膜されたバリア膜とめっき処理により電着されるＣｕ膜との間に形成され、且つ、Ｃｕ及びＡｌを含有して成るＣｕ−Ａｌ合金等のＣｕ−Ａｌ複合金属材料によって形成されるものであると一層好ましい。なお、本発明において、「Ｃｕ−Ａｌ」とは、Ｃｕを主成分としＡｌを含有することを示す。
【０００９】
本発明者の知見によれば、ホールやトレンチ等の凹部が形成されバリア膜としてＴｉＮ膜が成膜された基体上に、かかる本発明のシード膜を形成することにより、凹部内の側壁部でのＣｕの凝集性が緩和されることが判明した。これは、シード膜原料である金属（例えばＣｕ−Ａｌ合金等のＣｕ−Ａｌ複合金属材料）中のＡｌがバリア膜中のＴｉと反応してＡｌ３Ｔｉ等の化合物が生じ、バリア膜及びシード膜の接合状態ひいてはシード膜の上層部の面状態等が変化することが誘因の一つと推定される。ただし、作用はこれに限定されない。
【００１０】
ここで、本発明者は、図５及び図６（Ａ）〜（Ｄ）に示す従来方法の問題点である凹部内でのボイド発生は、以下に示す要因が複合的に関与して引き起こされると推定している。すなわち；
（１）図６（Ｂ）に模式的に示す如く、ＰＶＤ法によって形成されるＣｕシード膜３０２は、ホールＴ内の側壁上の膜厚が、ホールＴの底壁上、及びホールＴ外の水平部上の膜厚に比して非常に薄くなる傾向にあり、めっき処理に際し該側壁部におけるＣｕの電着量が比較的少なくなる。
【００１１】
（２）また、従来方法において実施されるバリア膜３０１のプラズマ処理において、ウェハ上方のプラズマシース中に生成した活性種の大部分は、ウェハに対して概ね鉛直方向Ｐに引き込まれる傾向にあるため、バリア膜３０１のうち凹部Ｔ内の側壁面領域Ｒｖは、凹部Ｔ以外の領域Ｒｈｔ及び凹部Ｔ内の底面領域Ｒｈｂに比して改質の程度が不十分となり易い。その結果、プラズマ処理による所望の効果は、実質的に領域Ｒｈｔ及び底面領域Ｒｈｂにのみ対して得られ、側壁面領域Ｒｖにおけるバリア膜３０１は、有機分（Ｃ，Ｈ等）を多く含む非結晶膜となり易い。
【００１２】
これら（１）及び（２）が原因となり、凹部Ｔの側壁面領域Ｒｖにおける比較的薄いＣｕシード膜３０２が凝集し易くなり（図６（Ｂ）参照）、その後のめっき処理においてボイドＶが生じ得ると考えられる。ただし、作用はこれらに限定されない。
【００１３】
なお、かかる従来方法を用いた場合、バリア膜３０１全体としての比抵抗が改善され得るものの、凹部Ｔ内の側壁において局所的に高抵抗となる可能性があり、結果として、プラズマ処理コストに見合ったデバイス特性の改善が必ずしも達成されないことがある。しかし、従来は、Ｃｕ配線層３０３とバリア膜３０１との接合性（密着性）を十分に高め、その後のＣＭＰ工程での配線の剥がれを有効に防止すべく、プラズマ処理によってバリア膜３０１を改質することが不可欠なプロセスとなっている。
【００１４】
これに対し、Ｃｕ及びＡｌを含有して成る本発明のシード膜を用いると、上述したようにＣｕの凝集が抑制されることに加え、シード膜及びバリア膜中のＡｌとＴｉとの化合によって、バリア膜、シード膜、及びＣｕ膜相互の接合性が格段に高められると考えられる。よって、Ｃｕ配線とバリア膜との接合性を高めるためにそのバリア膜のプラズマ処理を行うことを要しない。この場合、バリア膜の厚さを従来よりも薄くすることにより、バリア膜部分の低抵抗化をも達成できる。
【００１５】
また、本発明によるシード膜の形成方法は、本発明のシード膜を有効に得るための方法であり、Ｓｉウェハ等の基体上にＣｕ及びＡｌを含有して成るシード膜をＰＶＤ法により形成することを特徴とする。さらに、基体上に形成されたＴｉＮ膜等のバリア膜上にシード膜を形成すると好ましい。
【００１６】
またさらに、ＴＤＭＡＴ等の有機金属材料を用いてバリア膜を形成し、非改質状態のバリア膜上にシード膜を形成すると好適である。先述の如く、本発明のシード膜を用いることによりバリア膜のプラズマ処理が不要となる。よって、このようにして非改質状態のバリア膜にシード膜を直接被着させることにより、工程が簡略化されて経済性が向上される。
【００１７】
さらにまた、シード膜におけるＡｌの含有濃度を、シード膜上に形成される予定のＣｕ配線の全体又は一部において要求される電気抵抗に基づいて決定すると一層好適である。Ｃｕに他の金属を含む合金等の複合金属材料は、ピュアなＣｕに比してその電気抵抗が増大する傾向にあるものの、Ｃｕ膜が被着してＣｕ配線が形成された後の熱処理によって、シード膜中のＡｌがＣｕ配線中に拡散してＡｌ濃度が希釈されので、シード膜中のＡｌ含有量を適宜調整することにより、Ｃｕ配線に要求される十分な導電性を確保することができる。よって、シード膜上に形成される予定のＣｕ配線の全体又は一部において要求される電気抵抗に基づいてシード膜中のＡｌ濃度を決定することにより、そのＣｕ配線の導電特性へ与える不都合な影響が抑えられる。
【００１８】
また、本発明によるＣｕ配線は、Ｃｕ及びＡｌを含有して成るシード膜上にＣｕ膜が形成されて成るものである。さらに、本発明によるＣｕ配線の形成方法は、基体上にＣｕ及びＡｌを含有して成るシード膜をＰＶＤ法により形成し、そのシード膜上にＣｕ膜を電解めっき法により形成することを特徴とする。またさらに、基体上にバリア膜を形成し、そのバリア膜上にシード膜及びＣｕ膜を形成すると好ましい。或いは、ＴＤＭＡＴ等の有機金属材料を用いてバリア膜を形成し、非改質状態のバリア膜上にシード膜及びＣｕ膜を形成すると好適である。さらにまた、シード膜におけるＡｌの含有濃度を、Ｃｕ配線の全体又は一部において要求される電気抵抗に基づいて決定することが望ましい。
【００１９】
また、本発明による半導体装置は、Ｓｉウェハ等の半導体基板といった基体上に形成されたバリア膜と、バリア膜上に形成されたＣｕ及びＡｌを含有して成るシード膜上にＣｕ膜が形成されて成るＣｕ配線とを備えるものである。
【００２０】
さらに、本発明による半導体装置の製造方法は、基体上にバリア膜を形成し、そのバリア膜上にＣｕ及びＡｌを含有して成るシード膜をＰＶＤ法により形成した後、そのシード膜上にＣｕ膜を電解めっき法により形成してＣｕ配線を形成することを特徴とする。さらにまた、ＴＤＭＡＴ等の有機金属材料を用いてバリア膜を形成し、非改質状態のバリア膜上にシード膜及びＣｕ膜を形成すると好ましい。加えて、シード膜におけるＡｌの含有濃度を、Ｃｕ配線の全体又は一部において要求される電気抵抗に基づいて決定するとより好ましい。
【００２１】
また、本発明による半導体装置の製造装置は、本発明の半導体装置を有効に製造するためのものであり、基体が収容され該基体上に有機金属材料が供給されてバリア膜が形成されるＣＶＤチャンバと、バリア膜が形成された基体上にＣｕ及びＡｌを含有して成るシード膜が形成されるＰＶＤチャンバと、シード膜が形成された基体上にＣｕ膜が形成されてＣｕ配線が形成されるめっき装置とを備えるものである。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態について詳細に説明する。図１は、本発明のＣｕ配線の形成方法による手順の一例を示すフロー図である。また、図２（Ａ）〜（Ｃ）は、その手順によりＳｉウェハ上にＣｕ配線を形成している状態を示す工程図である。さらに、図７は、本発明による半導体装置の製造装置の一部を示す概略構成図である。
【００２３】
図７に示す成膜装置１（半導体装置の製造装置）は、ウェハＷ（基体）上にＣｕ配線を形成するための装置であり、ウェハＷが順次収容されるＣＶＤ−ＴｉＮチャンバ１１（ＣＶＤチャンバ）、ＰＶＤ−Ｃｕ−Ａｌチャンバ１２（ＰＶＤチャンバ）、及びめっき装置１３を備えている。
【００２４】
ＣＶＤ−ＴｉＮチャンバ１１は、ＣＶＤ法によりウェハ上にＴｉＮ膜を形成させるものであり、図示しない有機金属材料としてのＴＤＭＡＴ供給部、Ｈ２ガス供給部、窒素ガス供給部、ＳｉＨ４ガス供給部、及びパージガス供給部等が接続されている。さらに、ＰＶＤ−Ｃｕ−Ａｌチャンバ１２は、ターゲットであるＣｕ−Ａｌ合金を有しており、スパッタリング法によりウェハＷ上にＣｕ−Ａｌから成るシード膜を形成させるものである。
【００２５】
これらのＣＶＤ−ＴｉＮチャンバ１１及びＰＶＤ−Ｃｕ−Ａｌチャンバ１２は、ウェハＷを減圧下で搬送可能な搬送部（図示せず）によって互いに接続されている。具体的には、各チャンバがＡｌ製の一体成形物であるモノリスフレームに結合された構成が挙げられ、例えば、本出願人による特開平２００１−３２６１２９号公報に記載の成膜装置と略同等の構成を採用できる。
【００２６】
また、めっき装置１３は、Ｈ２ＳＯ４を主成分とするめっき液が溢流循環しＣｕ電極（図示せず）を有するめっき槽を備えたものである。具体的には、例えば、本出願人による特開平２００２−１２１６９５号公報に記載のめっき装置と略同等の構成を採用できる。
【００２７】
このような構成の成膜装置１を用いた本発明による半導体装置の製造方法におけるＣｕ配線の形成方法の一例を以下に説明する。まず、Ｓｉ等から成る導電性基層１００上に、ホールやトレンチ等の凹部Ｔが形成されたＳｉＯ２等の絶縁層１１０が設けられたウェハＷの表面を、必要に応じてクリーニングした後、Ｃｕ配線形成処理を開始する。
【００２８】
次に、ウェハＷを、減圧下、ＣＶＤ−ＴｉＮチャンバ１１内に移載する。それから、所定温度に加熱したウェハＷ上にキャリアガスと共にＴＤＭＡＴを供給し、ＴｉＮ膜から成るバリア膜１０１を形成せしめる（ステップＳＰ１）。なお、成膜後にＳｉＨ４ガス等をソークすると、Ｃｕに対するバリア性が向上されるので好ましい。このようにＳｉＨ４ガスによる処理が行われたＴｉＮ膜は、通常、ＴｉＳｉＮ，ＴｉＮ（Ｓｉ）等と記されるが、ここでは、ＴｉＮ膜と記す。ここで、従来の方法では、ＴｉＮ膜を成膜した後、例えばＮ２ガス及びＨ２ガスを用いたプラズマ処理を実施するのが一般的であるのに対し、本実施形態においては、かかるプラズマ処理を施さずに、バリア膜１０１が形成されたウェハＷをＰＶＤ−Ｃｕ−Ａｌチャンバ１２内へ移送する。
【００２９】
すなわち、バリア膜１０１の改質を行わないので、プラズマ処理を行うチャンバが不要であり、或いは、ＣＶＤ−ＴｉＮチャンバ１１のシャワーヘッド等のガス供給部に接続していたプラズマ発生用の高周波電源等を含むプラズマ発生・制御機構が不要となる。
【００３０】
また、本発明におけるＴｉＮ膜から成るバリア膜１０１の膜厚としては、従来に比して薄くすることが好ましい。一例を挙げると、従来のプラズマ処理が施されるＴｉＮ膜は、要求されるデバイスの電気特性によって異なるものの、例えば５〜２０ｎｍ程度であるとすると、それ未満であると好ましい。さらに、このバリア膜１０１の膜厚としては、凹部Ｔ内の特に底部において要求される電気抵抗（例えば、凹部Ｔがヴィアホールのときのヴィア抵抗）を満足するように決定することができる。
【００３１】
次に、バリア膜１０１が形成されたウェハＷをＰＶＤ−Ｃｕ−Ａｌチャンバ１２内へ移載し、バリア膜１０１上にスパッタリング法によってＣｕ−Ａｌ（合金）膜を成膜し、必要に応じて熱処理を施して所定厚さのシード膜１０２を形成する（ステップＳＰ２）。ここで、ターゲットとして用いるＣｕ−Ａｌ合金の組成は、Ａｌを含むものであれば特に制限されるものではないが、成膜されたシード膜１０２中のＡｌの含有濃度が、そのシード膜１０２と後述するＣｕ膜１０３とで構成されるＣｕ配線に要求される電気抵抗の値以下となるような組成のものを用いることが望ましい。
【００３２】
より具体的には、Ａｌ含有濃度が、例えば０．１〜１ａｔｏｍ％程度のＣｕ−Ａｌ合金を使用することができる。Ａｌ含有濃度が過度に高いと、Ｃｕ配線の十分な低抵抗化が達成され難くなる。また、Ａｌ含有濃度が過度に低いと、後述するＣｕの凝集を十分に抑え難くなることが懸念される。
【００３３】
次に、シード膜１０２が形成されたウェハＷをめっき装置１３へ移送し、シード膜１０２上にＣｕめっき処理を施し、凹部Ｔの埋め込みと、その後のフィールド成膜を実施してＣｕ膜１０３を形成する。これにより、シード膜１０２及びＣｕ膜１０３から成るＣｕ配線が形成される（ステップＳＰ３）。その後、Ｃｕ配線の形成が終了したウェハＷをめっき装置１３から後工程に送り、洗浄、加熱、ＣＭＰ、エッチング、更なる多層化処理を施し、本発明の半導体装置を製造する。
【００３４】
このようなＣｕ配線の形成方法を用いた半導体装置の製造装置によれば、ステップＳＰ２において、Ｃｕ−Ａｌ合金で形成されたシード膜１０２中のＡｌが、その下地たるバリア膜１０１及びＴｉＮ膜中のＴｉと一定の温度条件下で反応し易い傾向にあり、Ａｌ３Ｔｉ等のＡｌとＴｉとの化合物が生じると考えられる。ＡｌとＴｉとの反応は、前世代のＡｌ配線の形成においては、導電特性の低下を抑える観点から望ましくない場合があったが、本発明者は、これとは逆に、かかるＡｌとＴｉとの反応が生起されることが本発明では極めて有用な現象であると推定している。
【００３５】
すなわち、シード膜１０２中のＡｌとバリア膜１０１中のＴｉとの反応は、両者の界面部から膜中に進展し、その結果、バリア膜１０１とシード膜１０２との接合状態が強化されると考えられる。また、ＡｌとＴｉとの反応によって、シード膜１０２の表層部つまりめっき処理においてＣｕが電着し始める部位の面状態が変化することが予想される。これにより、特に凹部Ｔの内面の濡れ性が高められ、Ｃｕの凝集が抑制され得る。つまり、デウェッティング特性（Ｄｅｗｅｔｔｉｎｇ　ｐｒｏｐｅｒｔｙ）が格段に改善され、その結果、凹部Ｔの埋め込み性が向上される。
【００３６】
また、シード膜１０２面上でのＣｕの凝集が抑止されるので、シード膜１０２とＣｕ膜１０３の接合性が高められる。これに加えて、シード膜１０２中のＡｌとバリア膜１０１中のＴｉとの反応によってシード膜１０２とバリア膜１０１との接合性が高められる。よって、バリア膜１０１、シード膜１０２及びＣｕ膜１０３相互の密着性を向上できる。したがって、Ｃｕ膜１０３の余剰部を除去するためのＣＭＰ工程において、Ｃｕ膜１０３の剥がれを十分に抑制できる。
【００３７】
さらに、このように膜相互の機械強度が高められてＣＭＰ耐性が向上されるので、先述の如く、密着性を高めるためのバリア膜１０１のプラズマ処理（改質処理）が不要となって工程を簡略化できると共に、エネルギー消費量を軽減できる。一般に、プラズマ処理は、Ｃｕ配線の形成過程における費用の大きな部分を占める傾向にある。したがって、バリア膜１０１のプラズマ処理を省略できるので、経済性を格段に向上できる。
【００３８】
また、換言すれば、バリア膜１０１をプラズマ改質することなく、シード膜１０２ひいてはＣｕ膜１０３との接合性を高めることが可能なので、上述の如くバリア膜１０１をより薄層化することができ、これにより低抵抗化を実現することができる。
【００３９】
なお、本発明は上述した各実施形態に限定されず、その要旨を逸脱しない範囲で様々な変形が可能である。例えば、本発明のシード膜及びその形成方法は、従来、シード膜としてＰｕｒｅＣｕを用いている種々のプロセスを代替することができる。具体的には、上述したＣＶＤ−ＴｉＮ、及びＳｉＨ４ソークしたＣＶＤ−ＴｉＳｉＮをバリアとして用いるＣＶＤＢａｒｒｉｅプロセスのほか、ＳＩＰ−Ｔａ／ＴａＮ等のＰＶＤＢａｒｒｉｅプロセスにも好適である。また、実施形態では、バリア膜のプラズマ処理を省略した場合について説明したが、プロ処理を施しても構わない。さらに、ＴｉＮ膜の原料としてＴＤＭＡＴ以外の有機金属材料を用いたプロセスにも好適である。
【００４０】
【実施例】
以下、本発明に係る具体的な実施例について説明するが、本発明はこれらに限定されるものではない。
【００４１】
〈実施例１〉
Ｓｉウェハ上に、ＴＤＭＡＴを原料としたＭＯＣＶＤ法によってＴｉＮ膜を形成した後、Ａｌ含有濃度０．２５ａｔｏｍ％のＣｕ−Ａｌ合金をターゲットとしたＰＶＤ法によってＣｕ−Ａｌ膜（シード膜）を形成した。その後、加熱温度４５０℃にて３０分間のアニール処理を施した。このとき、ＴｉＮ膜の厚さを、凹部Ｔ内の側壁部で約１００Åとし、凹部Ｔの壁部及び凹部Ｔ外の平面部で約５０Åとし、その上に、約１００ÅのＣｕ−Ａｌ膜を形成せしめた。かかるＴｉＮ膜を用いたのは、先述したように凹部Ｔ内の側壁部でプラズマ効果が殆ど得られない状態の模擬を意図したものである。
【００４２】
〈比較例１〉
ＰＶＤターゲットとして、Ｐｕｒｅ−Ｃｕを用いてＣｕから成るシード膜を形成したこと以外は、実施例１と同様にして成膜処理を行った。
【００４３】
〈膜表面観察試験〉
実施例１及び比較例１で得たシード膜の表面観察を実施した。図３は、実施例１及び比較例１のシード膜の成膜直後（Ａｓ　Ｄｅｐｏｓｉｔｉｏｎ）及びアニール処理後の表面の一部を拡大して示す電子顕微鏡写真である。
【００４４】
〈実施例２〉
凹部が形成されたＳｉウェハ上に、シード膜厚を約１０００Åとしたこと以外は実施例１と同等にしてシード膜を形成した後、めっき処理によりＣｕ膜を形成した。
【００４５】
〈比較例２〉
凹部が形成されたＳｉウェハ上に、シード膜厚を約１０００Åとしたこと以外は比較例１と同等にしてシード膜を形成した後、めっき処理によりＣｕ膜を形成した。
【００４６】
〈ウェハ断面観察試験〉
実施例２及び比較例２でＣｕ膜を形成したウェハの断面観察を実施した。図４（Ａ）及び（Ｂ）は、それぞれ実施例２及び比較例２のウェハ断面の一部を拡大して示す電子顕微鏡写真である。図４（Ｂ）に示す比較例２のウェハでは、凹部内の底部側にボイドの発生が認められた。一方、図４（Ａ）に示す実施例２のウェハでは、そのようなボイドの発生は認められなかった。
【００４７】
【発明の効果】
以上説明したように、本発明のシード膜及びその形成方法、Ｃｕ配線及びその形成方法、半導体装置及びその製造方法、並びに半導体装置の製造装置によれば、基体上にＣｕ配線を形成する際に、凹部内の埋め込み性を改善することが可能となる。また、有機金属材料から形成したバリア膜を用いる場合に、従来不可欠であったバリア膜のプラズマ処理による改質処理を省略し得る利点がある。
【図面の簡単な説明】
【図１】本発明のＣｕ配線の形成方法による手順の一例を示すフロー図である。
【図２】図２（Ａ）〜（Ｃ）は、図１に示す手順によりＳｉウェハ上にＣｕ配線を形成している状態を示す工程図である。
【図３】実施例１及び比較例１のシード膜の成膜直後（Ａｓ　Ｄｅｐｏｓｉｔｉｏｎ）及びアニール処理後の表面の一部を拡大して示す電子顕微鏡写真である。
【図４】図４（Ａ）及び（Ｂ）は、それぞれ実施例２及び比較例２のウェハ断面の一部を拡大して示す電子顕微鏡写真である。
【図５】従来のＣｕ配線の形成方法による手順の一例を示すフロー図である。
【図６】図６（Ａ）〜（Ｄ）は、その従来手順によりＳｉウェハ上にＣｕ配線を形成している状態を示す工程図である。
【図７】本発明による半導体装置の製造装置の一部を示す概略構成図である。
【符号の説明】
１…成膜装置、１１…ＣＶＤ−ＴｉＮチャンバ（ＣＶＤチャンバ）、１２…ＰＶＤ−Ｃｕ−Ａｌチャンバ（ＰＶＤチャンバ）、１３…めっき装置、１０１…バリア膜、１０２…シード膜、１０３…Ｃｕ膜、Ｔ…凹部、Ｗ…ウェハ（基体）。
【図１】
2004014626.tif 000003
【図２】
2004014626.tif 000004
【図３】
2004014626.tif 000005
【図４】
2004014626.tif 000006
【図５】
2004014626.tif 000007
【図６】
2004014626.tif 000008
【図７】
2004014626.tif 000009