(57)【要約】【課題】単層構造の電荷転送電極を用いた電荷転送装置において、微細化、多画素化、大型化に際しても、工程の自由度を確保したままで歩留まり低下を生じることなく、表面の平坦化をはかり、フォトダイオード部の加工精度の向上をはかることにより、高感度で信頼性の高い固体撮像素子を提供する。【解決手段】光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部と、前記電荷転送部に接続される周辺回路部とを具備した固体撮像素子の製造方法において、第１の電極および電極間絶縁膜の形成された前記半導体基板表面に第２層シリコン系導電性膜を形成しこれを化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）により、平坦化する工程とを含む単層電極構造の電荷転送電極を形成する方法において、第１の電極が、前記周辺回路部の配線から、あらかじめ設定された一定の間隔以上離間しないように、前記配線のレイアウトを行うようにしたことを特徴とする。【選択図】図１
2004342912.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部と、前記電荷転送部に接続される周辺回路部とを具備した固体撮像素子の製造方法において、
前記電荷転送電極の形成工程が、
ゲート酸化膜の形成された半導体基板表面に、第１層シリコン系導電性膜のパターンを形成することにより、第１の電極および前記周辺回路部の配線を形成する第１層配線形成工程と、
前記第１の電極の少なくとも側壁に電極間絶縁膜となる絶縁膜を形成する工程と、
前記第１の電極および前記電極間絶縁膜の形成された前記半導体基板表面に第２の電極を構成する第２層シリコン系導電性膜を形成する工程と、
前記第２層シリコン系導電性膜を化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）により、平坦化する工程とを含む単層電極構造の電荷転送電極を形成する工程とを含み、
前記第１層配線形成工程は、前記第１の電極が、前記周辺回路部の配線から、あらかじめ設定された一定の間隔以上離間しないように、前記配線のレイアウトを行うようにしたことを特徴とする固体撮像素子の製造方法。
【請求項２】
前記第１層配線形成工程は、前記第１の電極と前記周辺回路部の配線との間に、前記固体撮像素子の動作に寄与しないダミーパターンを含むように形成する工程であることを特徴とする請求項１記載の固体撮像素子の製造方法。
【請求項３】
前記第２層シリコン系導電性膜を形成する工程に先立ち、前記第１の電極の表面にＣＭＰストッパとなるストッパ層を形成する工程を含み、
前記平坦化する工程は、前記ストッパ層をストッパとしてＣＭＰを行う工程であることを特徴とする請求項１または２に記載の固体撮像素子の製造方法。
【請求項４】
前記ストッパ層は絶縁材料で構成されていることを特徴とする請求項１に記載の固体撮像素子の製造方法。
【請求項５】
前記第２層シリコン系導電膜を平坦化する工程は、前記第２層シリコン系導電性膜と前記ストッパ層とのＣＭＰ速度比が１０以上となる条件で実施されることを特徴とする請求項１乃至４のいずれかに記載の固体撮像素子の製造方法。
【請求項６】
前記配線形成工程は、ＣＭＰ工程において膜厚の局所的微細化を生じないように、あらかじめ、設置単位密度の範囲を決定する工程と、
前記決定された単位密度範囲となるように、前記固体撮像素子の動作に寄与しないダミーパターンを追加してレイアウト設計を行うようにしたことを特徴とする請求項１乃至５のいずれかに記載の固体撮像素子の製造方法。
【請求項７】
前記ダミーパターンは、その設置間隔が、隣接パターンとの間隔が、前記光電変換部のフォトダイオード開口サイズの０．５倍以上となるように構成されたことを特徴とする請求項５に記載の固体撮像素子の製造方法。
【請求項８】
前記ダミーパターンは、その設置間隔が、隣接パターンとの間隔が、前記光電変換部のフォトダイオード開口サイズと同程度以下となるように構成されたことを特徴とする請求項７に記載の固体撮像素子の製造方法。
【請求項９】
前記ダミーパターンは、互いに同電位となるように電気的に接続されていることを特徴とする請求項５乃至８のいずれかに記載の固体撮像素子の製造方法。
【請求項１０】
前記ダミーパターンは、接地電位に接続されていることを特徴とする請求項９に記載の固体撮像素子の製造方法。
【請求項１１】
前記ダミーパターンは、隣接パターンと同電位となるように接続されていることを特徴とする請求項８に記載の固体撮像素子の製造方法。
【請求項１２】
光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部と、前記電荷転送部に接続される周辺回路部とを具備した固体撮像素子において、前記電荷転送電極が、第１層シリコン系導電性膜からなる第１の電極と、この第１の電極の側壁を覆う電極間絶縁膜を介して形成される第２層シリコン系導電性膜からなる第２の電極との単層電極構造を有しており、
前記周辺回路部は、第１層シリコン系導電性膜で形成されており、
前記第１の電極が、前記周辺回路部の配線から、あらかじめ設定された一定の間隔以上離間しないように構成されたことを特徴とする固体撮像素子。
【請求項１３】
前記第１の電極および前記周辺回路部の配線は、表面にＣＭＰ研磨ストッパとなるストッパ層を具備していることを特徴とする請求項１２に記載の固体撮像素子。
【請求項１４】
前記ストッパ層は絶縁材料で構成されていることを特徴とする請求項１３に記載の固体撮像素子。
【請求項１５】
前記周辺回路部の配線は、前記固体撮像素子の動作に寄与しないダミーパターンを含むことを特徴とする請求項１２に記載の固体撮像素子。
【請求項１６】
前記ダミーパターンは、その設置間隔が、隣接パターンとの間隔が、前記光電変換部のフォトダイオード開口サイズの０．５倍以上であることを特徴とする請求項１５に記載の固体撮像素子。
【請求項１７】
前記ダミーパターンは、その設置間隔が、隣接パターンとの間隔が、前記光電変換部のフォトダイオード開口サイズと同程度以下となるように構成されたことを特徴とする請求項１６に記載の固体撮像素子。
【請求項１８】
前記ダミーパターンは、互いに同電位となるように電気的に接続されていることを特徴とする請求項１５乃至１７のいずれかに記載の固体撮像素子。
【請求項１９】
前記ダミーパターンは、接地電位に接続されていることを特徴とする請求項１８に記載の固体撮像素子。
【請求項２０】
前記ダミーパターンは、隣接パターンと同電位となるように接続されていることを特徴とする請求項１８に記載の固体撮像素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子およびその製造方法にかかり、特に単層電極ＣＣＤ（電荷結合素子）構造の固体撮像素子に関する。
【０００２】
【従来の技術】
エリアセンサ等に用いられるＣＣＤを用いた固体撮像素子は、フォトダイオードなどの光電変換部と、この光電変換部からの信号電荷を転送するための電荷転送電極を備えた電荷転送部とを有する。電荷転送電極は、半導体基板に形成された電荷転送路上に複数個隣接して配置され、順次駆動される。
【０００３】
近年、固体撮像素子においては、高解像度化、高感度化への要求は高まる一方であり、ギガピクセル以上まで撮像画素数の増加が進んでいる。
固体撮像素子の作りこまれた基板（シリコン基板）は、フィルタやレンズを積層して、実装される。このため、レンズと光電変換部との位置精度が重要となり、またその距離すなわち高さ方向の距離も、製造工程における位置精度と、使用時における感度（光電変換効率）面での製造上の大きな問題となる。
さらにまた、このような状況の中で、チップサイズを大型化することなく高解像度を得るためには、単位画素あたりの面積を縮小し、高集積化を図る必要がある。一方光電変換部を構成するフォトダイオードの面積を小さくすると感度が低下するため、フォトダイオード部の面積は確保しなければならない。
そこで、電荷転送部および周辺回路の配線の微細化をはかり、配線の面積比率を低減することにより、フォトダイオード部の占有面積を確保しつつチップの微細化をはかるべく種々の研究がなされている。
【０００４】
このような状況の中で配線の微細化による高集積化のためには配線層間の層間絶縁膜の平坦性を保つことは重要な技術となる。そこで化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）により層間絶縁膜の平坦化を行うに際し、平坦性の向上のために、周辺回路、ダミー回路もしくはパッドが画素領域に対して対称位置に配置されるように構成したり、図７（ａ）および（ｂ）に示すように、画素領域１１０１の周辺に配置する回路１１０２の一部を配線密度の異なるダミー回路１１０３に置き換える方法が提案されている（特許文献１、［００２３］，図３参照）。
図７（ａ）では、１辺の全てがダミー回路である場合、図７（ｂ）では、一辺の一部がダミー回路である場合である。
【０００５】
また画素の中心と基板の中心とを一致させたり、周辺回路にダミー回路を設けたりすることにより、層間絶縁膜の平坦化をはかる方法も提案されている（特許文献２）。
【０００６】
このように従来、画素領域（光電変換部と電荷転送部）と周辺回路との平坦化をはかるために層間絶縁膜の平坦化を行う方法が提案されている。
【０００７】
ところで、従来の単層構造の電荷転送電極を用いた固体撮像素子では、電荷転送電極として多結晶シリコン層を用い、第１層配線を形成した後に、この第１層配線のパターン表面を酸化し、第２層目の転送電極となる多結晶シリコン層を堆積し、ＣＭＰにより全面エッチングを行うことにより電極の単層化を実施している。
【０００８】
また従来の２層電極構造の電荷転送電極をもつ固体撮像素子では、隣接する電極とオーバラップした構造となっているため、高さが高くなる。
【０００９】
通常電荷転送電極を形成した後、電荷転送電極の重なりにより、高さが高くなると、電荷転送電極とフォトダイオードなどの光電変換部との段差が大きくなるため、フォトリソ時の焦点深度の低下による露光精度の低下により、このような残渣により開口が狭められてしまい、開口から光源を見込む角度を広くとることができず、感度を十分にとることができない。
【００１０】
例えば、従来の方法では、図８（ａ）に示すように、ｎ型シリコン基板１表面に、膜厚１５ｎｍの酸化シリコン膜２ａと、膜厚５０ｎｍの窒化シリコン膜２ｂと、膜厚１０ｎｍの酸化シリコン膜２ｃを形成し、３層構造のゲート酸化膜２を形成する。
【００１１】
続いて、このゲート酸化膜２上に、第１層多結晶シリコン膜３を形成し、酸化シリコン膜４と、窒化シリコン膜５とを形成する。
続いて、そしてこの上層にレジストを塗布する。
【００１２】
そして、図８（ｂ）に示すように、フォトリソグラフィにより所望のマスクを用いて露光し、現像、水洗を行い、パターン幅０．３から数μｍのレジストパターンＲ１を形成する。ここでこのパターン幅は０．３μｍ以下でもよい。
【００１３】
この後、図８（ｃ）に示すように、このレジストパターンＲ１をマスクとし、酸化シリコン膜４と、窒化シリコン膜５とをエッチングし、第１の電極のパターニング用のマスクパターンを形成する。
そしてアッシングによりレジストパターンを剥離除去し（図８（ｄ））、このマスクパターンをマスクとし、ゲート酸化膜２の窒化シリコン膜２ｂをエッチングストッパとして第１層多結晶シリコン膜３を選択的にエッチング除去し、第１の電極を形成する（図９（ａ））。
【００１４】
続いて、減圧ＣＶＤ法により第１の電極のパターンの表面に電極間絶縁膜６を形成し（図９（ｂ））、この上層に第２層多結晶シリコン膜７を形成し（図９（ｃ））、ＣＭＰにより第２層多結晶シリコン膜７の平坦化を行う（図９（ｄ））。
【００１５】
そして、図１０（ａ）に示すように、所望のレジストパターンＲ２で被覆する。
この後、図１０（ｂ）に示すように、このレジストパターンＲ２をマスクとして、フォトダイオード３０上の第２層多結晶シリコン膜７を選択的にエッチング除去する。
【００１６】
そして、図１０（ｃ）に示すように、アッシングによりレジストパターンＲ２を除去する。
このようにして、第２層多結晶シリコン膜７からなる第２の電極を形成し、表面の平坦な固体撮像素子電極が形成される。
しかしながらこの方法の場合、第２層多結晶シリコン膜をポリッシングして単層構造の電荷転送電極を製造する際、フォトダイオード領域の周辺回路部に隣接した領域で、電極に過研磨が生じるという問題があった。
また、周辺回路部でのＣＭＰ法特有のパターン依存性（下地パターンの形状依存性）により、増幅回路等を構成すべき領域の過研磨による増幅回路の特性ばらつきが生じるという問題があった。
【００１７】
また、平坦性の悪化により、電荷転送電極より上層の平坦化膜、マイクロレンズ、カラーフィルタなどの各種の膜の膜厚の不均一や形状ばらつきの増大を招くことになり、シェーディング、感度ばらつき、迷光によるスミアの悪化などが発生する。
【００１８】
このため、上述したような方法では、さらなる感度の向上に対応するのは困難であるという問題があった。
【００１９】
【特許文献１】
特開２００１−３５２０４９号公報
【特許文献２】
特開２００２−２５２３３８号公報
【００２０】
【発明が解決しようとする課題】
このように、従来の固体撮像素子では、単層電極構造の電荷転送電極の平坦化は困難であり、微細化、高集積化に伴い、歩留まりが低下するという問題があった。
また、固体撮像素子の場合電荷１個の挙動が素子の動作特性を大きく左右することになる。このため電荷転送電極の膜厚のばらつきは配線抵抗のばらつきとなりひいては転送効率低下の大きな原因となる。
【００２１】
本発明は前記実情に鑑みてなされたもので、単層構造の電荷転送電極を用いた電荷転送装置において、微細化、多画素化、大型化に際しても、工程の自由度を確保したままで歩留まり低下を生じることなく、表面の平坦化をはかり、フォトダイオード部の加工精度の向上をはかることにより、高感度で信頼性の高い固体撮像素子を提供することを目的とする。
【００２２】
【課題を解決するための手段】
そこで本発明では、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部と、前記電荷転送部に接続される周辺回路部とを具備した固体撮像素子の製造方法において、前記電荷転送電極の形成工程が、ゲート酸化膜の形成された半導体基板表面に、第１層シリコン系導電性膜のパターンを形成し、第１の電極および前記周辺回路部の配線を形成する第１層配線形成工程と、前記第１の電極の少なくとも側壁に電極間絶縁膜となる絶縁膜を形成する工程と、前記第１の電極および前記電極間絶縁膜の形成された前記半導体基板表面に第２の電極を構成する第２層シリコン系導電性膜を形成する工程と、前記第２層シリコン系導電性膜を平坦化する工程とを含む単層電極構造の電荷転送電極を形成する工程とを含み、前記第１層配線形成工程は、前記第１の電極が、前記周辺回路部の配線から、あらかじめ設定された一定の間隔以上離間しないように、前記配線のレイアウトを行うようにしたことを特徴とする。
【００２３】
かかる構成によれば、電荷転送部および周辺回路部の配線があらかじめ設定された所定の間隔以上離間しないように、レイアウトを行うようにしているため、ＣＭＰなどの方法により第２の電極をパターニングすることにより平坦かつ膜厚のばらつきのない、高精度のパターン形成が可能となる。
また、前記平坦化する工程は、ＣＭＰ工程であることにより、良好な平坦化面を得ることができる。
また、上記方法において、前記配線形成工程は、前記周辺回路部の配線から所定間隔を隔てた領域に、前記固体撮像素子の動作に寄与しないダミーパターンを含むように形成する工程であることを特徴とする。
ダミーパターンの形成により、パターン密度が調整されるため、膜厚が局所的に小さくなるのを防止することができる。
【００２４】
さらにまた、前記第２層シリコン系導電性膜を形成する工程に先立ち、前記第１の電極の表面にＣＭＰストッパとなるストッパ層を形成する工程を含み、平坦化する工程は、前記ストッパ層をストッパとしてＣＭＰを行う工程であることを特徴とする。
かかる構成によれば、第１層シリコン系導電性膜を保護し、膜厚低下を防止しつつ、信頼性の高いポリッシングを行うことが可能となる。
望ましくは、前記ストッパ層は絶縁材料で構成されていることを特徴とする。
これにより、このストッパ層を除去することなく形成することができるという効果がある。
【００２５】
さらに、第１層シリコン系導電性膜のパターニングのためのマスク層パターンを、酸化シリコン膜とこの上に形成された窒化シリコン膜の２層膜で構成することにより、これを第２のシリコン系導電性膜のエッチング時のエッチングストッパとして用いるようにすれば、シリコン系導電性膜とのエッチング選択比を十分にとることができ、窒化シリコン膜をエッチングストッパとして効率よく平坦化をはかることが可能となる。このように、酸化シリコン膜と窒化シリコン膜との２層膜構造を用いることにより、ＣＭＰ後の第２配線加工時のストッパ効果を得ることができると共に、加工後の窒化シリコン膜の選択除去が可能であり、その後（使用時）においても、第１層配線および第２層配線間の絶縁を保持することができるという効果がある。
【００２６】
また、前記第２層シリコン系導電膜を平坦化する工程は、前記第２層シリコン系導電性膜と前記ストッパ層とのＣＭＰ速度比が１０以上となるように条件設定がなされるようにしたことを特徴とする。
これにより、より確実なエッチング停止を実現することができる。
【００２７】
また、前記配線形成工程は、ＣＭＰ工程において膜厚の局所的微細化を生じないように、あらかじめ、設置単位密度の範囲を決定する工程と、決定された単位密度範囲となるように、前記固体撮像素子の動作に寄与しないダミーパターンを追加してレイアウト設計を行うようにしたことを特徴とする。
【００２８】
このように、パターン密度が単位密度範囲となるように調整しているため、膜厚の局所的微細化が可能となる。
【００２９】
またダミーパターンは、その設置間隔が、隣接パターンとの間隔が、前記光電変換部のフォトダイオード開口サイズの０．５倍以上となるように構成されたことを特徴とする。
【００３０】
０．５倍に満たないと、第１の電極上での研磨面積が大となり、相対的な研磨速度が低下するという不都合がある。
【００３１】
また、前記ダミーパターンは、その設置間隔が、隣接パターンとの間隔が、前記光電変換部のフォトダイオード開口サイズと同程度以下となるように構成されたことを特徴とする。
【００３２】
望ましくは、前記ダミーパターンは、互いに同電位となるように電気的に接続されていることを特徴とする。
これにより、ダミーパターン間で寄生容量を生じるおそれをなくすことができる。
【００３３】
また望ましくは、前記ダミーパターンは、接地電位に接続されていることを特徴とする。
これによりダミーパターンのチャージアップを防止し、動作特性の向上をはかることができる。
【００３４】
また、前記ダミーパターンは、隣接パターンと同電位となるように接続されていることを特徴とする。隣接パターンとの間に寄生容量を生じることがない。
【００３５】
さらに本発明の固体撮像素子では、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部と、前記電荷転送部に接続される周辺回路部とを具備した固体撮像素子において、前記電荷転送電極が、第１層シリコン系導電性膜と、この第１層シリコン系導電性膜の側壁を覆う電極間絶縁膜を介して形成される第２層シリコン系導電性膜とで構成された単層電極構造を有しており、前記第１の電極が、前記周辺回路部の配線から、あらかじめ設定された一定の間隔以上配線同士が離間しないように、形成されたことを特徴とする。
【００３６】
また、前記第１の電極および前記周辺回路部の配線は、表面にＣＭＰ研磨ストッパとなるストッパ層を具備していることを特徴とする。
また、前記ストッパ層は絶縁材料で構成されていることを特徴とする。
【００３７】
また、前記周辺回路部の配線は、前記固体撮像素子の動作に寄与しないダミーパターンを含むことを特徴とする。
【００３８】
また、前記ダミーパターンは、その設置間隔が、隣接パターンとの間隔が、前記光電変換部のフォトダイオード開口サイズの０．５倍以上であることを特徴とする。
【００３９】
また、前記ダミーパターンは、その設置間隔が、隣接パターンとの間隔が、前記光電変換部のフォトダイオード開口サイズと同程度以下となるように構成されたことを特徴とする。
【００４０】
さらに、前記ダミーパターンは、互いに同電位となるように電気的に接続されていることを特徴とする。
また、前記ダミーパターンは、接地電位に接続されていることを特徴とする。
【００４１】
さらに、前記ダミーパターンは、隣接パターンと同電位となるように接続されていることを特徴とする。
【００４２】
また、第１又は第２層シリコン系導電性膜を形成する工程を、不純物を添加しながらアモルファスシリコン膜を成膜する工程を含むようにすることにより、不純物の注入工程が不要となり、製造が容易で信頼性の高い膜を形成することが可能となる。
【００４３】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照しつ説明する。
（第１の実施の形態）
図１乃至図３に、本発明の第１の実施の形態の固体撮像素子の製造方法を示す。
【００４４】
この固体撮像素子は、図１乃至図３にその電極形成工程を示すように、周辺回路部および電荷転送部が、あらかじめ設定された所定の間隔以上配線同士が離間しないように、レイアウトされていることを特徴とする。
すなわち、ｎ型シリコン基板１表面に、第１層多結晶シリコン膜からなる第１の電極のパターンの間に電極間絶縁膜を介して第２層多結晶シリコン膜からなる第２の電極を形成し、単層構造の電荷転送電極を形成する方法であって、第２の電極を形成すべく第２層シリコン系導電性膜をポリッシングするに先立ち、周辺回路部および電荷転送部の第１層多結晶シリコン膜が、あらかじめ設定された所定の間隔以上互いに離間しないように、レイアウトされていることを特徴とする。
これにより、製造に際し、光電変換部を構成するフォトダイオード形成領域、電荷転送部および周辺回路部において、膜減りもなく、良好に平坦化できる。
【００４５】
なおこのゲート酸化膜は、酸化シリコン膜２ａと窒化シリコン膜２ｂと酸化シリコン膜２ｃとの３層構造膜で構成される。
【００４６】
なお、図４および図５に全体の概要説明図を示すように、シリコン基板１には、複数のフォトダイオード３０が形成され、フォトダイオードで検出した信号電荷を転送するための電荷転送部４０が、フォトダイオード３０の間に形成される。
【００４７】
電荷転送電極によって転送される信号電荷が移動する電荷転送チャネル３１は、図４では図示していないが、電荷転送部４０が延在する方向と交差する方向に、形成される。
【００４８】
なお、図４においては、電極間絶縁膜３の内、フォトダイオード領域と電荷転送部４０との境界近傍に形成されるものの記載を省略してある。
【００４９】
図５に示すように、シリコン基板１内には、フォトダイオード３０、電荷転送チャネル３１、チャネルストップ領域３２、電荷読み出し領域３３が形成され、シリコン基板１表面には、ゲート酸化膜２が形成される。ゲート酸化膜２表面には、酸化シリコン膜からなる電極間絶縁膜６と電荷転送電極（第１の電極３、第２の電極７）が形成される。
【００５０】
電荷転送部４０は、上述したとおりであるが、図５に示すように、電荷転送部４０の電荷転送電極上面には絶縁膜７０が形成される。７１は遮光膜、７２はＰ−ＴＥＯＳからなる絶縁膜、７４はＢＰＳＧ膜からなる平坦化層である。
【００５１】
固体撮像素子の上方には、フォトダイオード３０部分を除いて遮光膜７１が設けられ、さらにカラーフィルタ５０、マイクロレンズ６０が設けられる。また、カラーフィルタ５０とマイクロレンズ６０との間は、絶縁性の透明樹脂等からなる平坦化層６１が充填される。電荷転送部４０および電極間絶縁膜４を除いて通例のものと同様であるので説明を省略する。
また、図５では、いわゆるハニカム構造の固体撮像素子を示しているが、正方格子型の固体撮像素子にも適用可能であることはいうまでもない。
【００５２】
次にこの固体撮像素子の製造工程について詳細に説明する。
まず、不純物濃度１．０×１０１６ｃｍ−３程度のｎ型のシリコン基板１表面に、膜厚１５ｎｍの酸化シリコン膜２ａと、膜厚５０ｎｍの窒化シリコン膜２ｂと、膜厚１０ｎｍの酸化シリコン膜２ｃを形成し、３層構造のゲート酸化膜２を形成する。
【００５３】
続いて、このゲート酸化膜２上に、ＳｉＨ４を反応性ガスとして用いた減圧ＣＶＤ法により、膜厚０．４μｍの第１層多結晶シリコン膜を形成する。このときの基板温度は６００〜７００℃とする。この後ＰＯＣｌ３とＮ２とＯ２との混合ガス雰囲気中で９００℃の熱処理を行い第１層多結晶シリコン膜３をドーピングする（リン酸処理）。
【００５４】
この後、減圧ＣＶＤ法により膜厚１５ｎｍの酸化シリコン膜と、膜厚５０ｎｍの窒化シリコン膜とを形成する（図１（ａ））。
続いて、そしてこの上層にポジレジストを厚さ０．５〜１．４μｍとなるように塗布する。
【００５５】
そして、フォトリソグラフィにより所望のマスクを用いて露光し、現像、水洗を行い、レジストパターンＲ１を形成する（図１（ｂ））。
【００５６】
この後、ＣＨＦ３とＣ２Ｆ６とＯ２とＨｅとの混合ガスを用いた反応性イオンエッチングにより、酸化シリコン膜と、窒化シリコン膜とをエッチングし、第１の電極のパターニング用のマスクパターンを形成する（図１（ｃ））。
そしてアッシングによりレジストパターンを剥離除去する（図１（ｄ））。
【００５７】
この後、ＨＢｒとＯ２との混合ガスを用いた反応性イオンエッチングによりこのマスクパターンをマスクとし、ゲート酸化膜２の窒化シリコン膜２ｂをエッチングストッパとして第１層多結晶シリコン膜３を選択的にエッチング除去し、第１の電極および周辺回路の配線を形成する（図２（ａ））。ここではＥＣＲあるいはＩＣＰなどのエッチング装置を用いるのが望ましい。ここではダミーパターンＤが形成されている。
【００５８】
続いて、減圧ＣＶＤ法により第１の電極のパターンの表面に膜厚８０ｎｍの酸化シリコン膜からなる電極間絶縁膜６を形成する（図２（ｂ））。
【００５９】
次に、ＳｉＨ４ガスを用いた減圧ＣＶＤ法により膜厚０．４〜０．７μｍの第２層多結晶シリコン膜７を形成する（図２（ｃ））。このとき第２層多結晶シリコン膜７の膜厚は第１層多結晶シリコン膜およびその上層の酸化シリコン膜および窒化シリコン膜の膜厚の合計膜厚と同程度かそれよりも厚くなるように形成する必要がある。これにより完全な平坦化が可能となる。ここでも第１層多結晶シリコン膜と同様にリン酸処理を行う。
【００６０】
そして、図２（ｄ）に示すように、ＣＭＰにより第２層多結晶シリコン膜７の平坦化を行う。ＣＭＰは、研磨荷重が３．０ｐｓｉ、定盤の回転速度が１００ｒｐｍとなるようにして実行する。
この工程により膜減りもなく平坦な表面を得ることができる。
【００６１】
この後、図３（ａ）に示すように、固体撮像素子形成部および周辺回路部の一部を覆うようにレジストパターンＲ２を形成し、このレジストパターンＲ２をマスクとして、フォトダイオード３０上の第２層多結晶シリコン膜７をエッチング除去する（図３（ｂ））。
【００６２】
そして、図３（ｃ）に示すように、アッシングによりレジストパターンＲ２を除去する。
【００６３】
このようにして、第２層多結晶シリコン膜７からなる第２の電極を形成し、表面の平坦な固体撮像素子電極が形成される。
【００６４】
そしてこの上層に膜厚１００ｎｍのＰ−ＴＥＯＳ膜７２を形成した後、膜厚７００ｎｍのＢＰＳＧ膜７３を形成し、８５０℃でリフローし平坦化する。このようにして絶縁膜７０を得る。この後、カラーフィルタ５０、平坦化層６１、マイクロレンズ６０などを形成して、図４および図５に示すような固体撮像素子を得る。
【００６５】
かかる構成によれば、ダミーパターンＤを形成しておき、第２層多結晶シリコン膜のＣＭＰを行うようにしているため、パターン密度の小さい領域がなく、従って膜減りもなく平坦化をはかることができ、信頼性の高い固体撮像素子を提供することが可能となる。
【００６６】
（第２の実施の形態）
次に、第１層多結晶シリコン膜で形成する第１の電極３の間隔を変化させて平坦性の達成度を測定した。図６（ａ）乃至（ｄ）に、第１の電極３同士の間隔をフォトダイオードの開口幅ＰＤの１／２（図６（ａ））、第１の電極３同士の間隔をフォトダイオードの開口幅ＰＤの２／３（図６（ｂ））、第１の電極３同士の間隔をフォトダイオードの開口幅ＰＤ（図６（ｃ））、第１の電極３同士の間隔をフォトダイオードの開口幅ＰＤの３／４（図６（ｄ））とした場合の第２層シリコン系導電性膜７を形成した状態を示す。なおここでは電極間絶縁膜については省略している。
その結果図６（ａ）に示すように第１の電極３同士の間隔をフォトダイオードの開口幅ＰＤの１／２よりも近接させた場合、ＣＭＰすべきパターン面積が増加し、この部分の研磨速度が低下するため、平坦化が困難となる場合があった。
以上の結果から、第１の電極３同士の間隔をフォトダイオードの開口幅ＰＤの１／２以上となるように、レイアウトし、レイアウト不能の場合はダミーパターンを配するようにする。
【００６７】
なお、前記実施の形態では、シリコン系導電性膜として、多結晶シリコン膜を用いたが、多結晶シリコン膜に限定されることなく、アモルファスシリコン、マイクロクリスタルシリコンなど他のシリコン系導電性膜を用いてもよい。また、これらシリコン系導電性膜の低抵抗化のためのドーピングに際しては、成膜と同時にドーピングを行うようにしてもよい。
【００６８】
【発明の効果】
以上説明してきたように、本発明によれば、第２層シリコン系導電性膜を平坦化して単層電極構造の電荷転送電極を形成するに際し、第１層シリコン系導電性膜が所定の間隔以上とならないようにレイアウトしておくことにより、膜減りもなく、平坦化な基板表面を得ることができ、高感度の単層電極構造の固体撮像素子を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図２】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図３】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図４】本発明の第１の実施の形態の固体撮像素子を示す図である。
【図５】本発明の第１の実施の形態の固体撮像素子を示す断面図である。
【図６】本発明の固体撮像素子における第１の電極の間隔と平坦度達成との関係を示す説明図である。
【図７】従来例の固体撮像素子を示す図である。
【図８】従来例の固体撮像素子の製造工程を示す図である。
【図９】従来例の固体撮像素子の製造工程を示す図である。
【図１０】従来例の固体撮像素子の製造工程を示す図である。
【符号の説明】
１  シリコン基板
２  ゲート酸化膜
３  第１の電極（第１層多結晶シリコン膜）
６  電極間絶縁膜
７  第２の電極（第２層多結晶シリコン膜）
３０  フォトダイオード部
４０  電荷転送部
５０  カラーフィルタ
６０  マイクロレンズ
７０  絶縁膜
【図１】
2004342912.tif 000003
【図２】
2004342912.tif 000004
【図３】
2004342912.tif 000005
【図４】
2004342912.tif 000006
【図５】
2004342912.tif 000007
【図６】
2004342912.tif 000008
【図７】
2004342912.tif 000009
【図８】
2004342912.tif 000010
【図９】
2004342912.tif 000011
【図１０】
2004342912.tif 000012