(57)【要約】【課題】素子の信頼性を格段に向上できる半導体光素子およびその製造方法を提供する。【解決手段】ｎ型ＧａＡｓ等の基板１の上に、順次、Ａｌ０．３Ｇａ０．７Ａｓ等のｎ型クラッド層２、ＧａＡｓ等のガイド層３、Ｉｎ０．１４Ｇａ０．８６Ａｓ等の量子井戸層４、ＧａＡｓ等のバリア層５、Ｉｎ０．１４Ｇａ０．８６Ａｓ等の量子井戸層６、ＧａＡｓ等のガイド層７、Ａｌ０．３Ｇａ０．７Ａｓ等のｐ型クラッド層８ａを、ＭＯＣＶＤ等を用いてエピタキシャル成長させた後、熱処理の際にＡｓ元素の抜けを防止するために絶縁膜１０を形成し、次に、窒素雰囲気で８００℃以上の炉温に保たれたアニール炉に投入して、約３０分間の熱処理を施すことで、エピタキシャル成長層間の歪みが緩和される。【選択図】        図１
2004319666.tif 000002
【特許請求の範囲】
【請求項１】
ＩＩＩ−Ｖ族半導体材料を用いて、光を発生する活性層を少なくとも含むエピタキシャル成長層を形成する工程と、
エピタキシャル成長層の上に、熱処理の際にＶ族元素の抜けを防止するための絶縁膜を形成する工程と、
８００℃以上の温度で熱処理を施す工程と、
絶縁膜を除去する工程とを備えることを特徴とする半導体光素子の製造方法。
【請求項２】
熱処理工程の後に、フォトルミネッセンス測定を行う工程を備えることを特徴とする請求項１記載の半導体光素子の製造方法。
【請求項３】
ＩＩＩ−Ｖ族半導体材料で形成され、光を発生する活性層を少なくとも含むエピタキシャル成長層を備え、
エピタキシャル成長層の組成が界面付近で連続的に変化していることを特徴とする半導体光素子。
【請求項４】
活性層の組成が等しく、エピタキシャル成長層の組成が界面付近でステップ的に変化している半導体光素子と比べて、フォトルミネッセンス波長がブルーシフトしていることを特徴とする請求項３記載の半導体光素子。
【請求項５】
フォトルミネッセンス波長が２０ｍｅＶ以上ブルーシフトしていることを特徴とする請求項４記載の半導体光素子。
【請求項６】
活性層の組成が等しく、エピタキシャル成長層の組成が界面付近でステップ的に変化している半導体光素子と比べて、エピタキシャル成長層間の歪みが緩和していることを特徴とする請求項３記載の半導体光素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光情報処理、光通信等の用途に用いられ、特にファイバアンプの励起光源として好適な半導体光素子およびその製造方法に関する。
【０００２】
【従来の技術】
光情報処理、光通信等の光源は、高出力化、高信頼性のものが要望されており、特に海底光ケーブルの光中継器等に使用されるファイバアンプの励起光源は、長寿命で高信頼性の半導体光素子が要求される。
【０００３】
ファイバアンプの励起光源として、一般に、０．９８μｍや１．０２μｍの発光波長を有する半導体光素子が選定され、活性層として歪み量子井戸構造が採用されている。例えば、ＩｎＧａＡｓ量子井戸層とＧａＡｓガイド層との間には１％程度の歪みを有している。
【０００４】
半導体光素子の主な劣化原因として、光出射端面での光吸収による端面劣化と、結晶内の転位やエピタキシャル成長層間の歪みによる内部劣化などが知られている。
【０００５】
端面劣化の対策として、光出射端面でのバンドギャップを活性層のバンドギャップより大きくして光吸収を防止する窓構造を採用したり、端面コーティングを工夫することが考えられる。
【０００６】
内部劣化の対策として、転位密度の低い基板を使用したり、歪み補償構造の活性層を採用することが考えられる。
【０００７】
関連する先行技術として、下記のものが挙げられる。
【非特許文献１】
Ｇ．  Ｂｅｉｓｔｅｒ  ｅｔ  ａｌ．，  ”Ｍｏｎｏｍｏｄｅ  ｅｍｉｓｓｉｏｎ  ａｔ  ３５０  ｍＷ  ａｎｄ  ｈｉｇｈ  ｒｅｌｉａｂｉｌｉｔｙ  ｗｉｔｈ  ＩｎＧａＡｓ／ＡｌＧａＡｓ（λ＝１０２０ｎｍ）  ｒｉｄｇｅ  ｗａｖｅｇｕｉｄｅ  ｌａｓｅｒ  ｄｉｏｄｅｓ”，  ＥＬＥＣＴＲＯＮＩＣＳ  ＬＥＴＴＥＲＳ  １６ｔｈ  Ａｐｒｉｌ  １９９８，  Ｖｏｌ．  ３４，  Ｎｏ．  ８，  ｐｐ．７７８−７７９
【非特許文献２】
Ｔｏｓｈｉａｋｉ  Ｆｕｋｕｎａｇａ  ｅｔ  ａｌ．，  ”Ｒｅｌｉａｂｌｅ  ｏｐｅｒａｔｉｏｎ  ｏｆ  ｓｔｒａｉｎ−ｃｏｍｐａｓａｔｅｄ  １．０６μｍ  ＩｎＧａＡｓ／ＩｎＧａＡｓＰ／ＧａＡｓ  ｓｉｎｇｌｅ  ｑｕａｎｔｕｍ  ｗｅｌｌ  ｌａｓｅｒｓ”，  Ａｐｐｌ．  Ｐｈｙｓ．  Ｌｅｔｔ．，  Ｖｏｌ．  ６９（２），  ８  Ｊｕｌｙ  １９９６，  ｐｐ．２４８−２５０
【０００８】
【発明が解決しようとする課題】
上記の非特許文献１のＦｉｇ．２には、波長１．０２μｍ帯の半導体光素子の信頼性試験の結果がグラフで表示されている。試験条件は、４０℃雰囲気、３００ｍＷ定出力で、サンプル数は１０個である。横軸は１０００時間までのエージング時間を示し、縦軸は駆動電流（ｍＡ）である。
【０００９】
このグラフから、１０個のサンプルのうち３個が初期段階で駆動電流が急増する初期劣化を示している。残り７個については、時間経過とともに駆動電流が徐々に増加し、劣化レートは直線近似で１．５×１０−５〜８．６×１０−５（／ｈ）と計算され、１０００時間で１．５〜８．６％の電流増加となる。
【００１０】
上記の非特許文献２のＦｉｇ．６には、波長１．０６μｍ帯の半導体光素子の信頼性試験の結果がグラフで表示されている。試験条件は、２５℃雰囲気、２５０ｍＷ定出力で、サンプル数はＳＣ−ＳＱＷ（歪み補償単一量子井戸）レーザが１０個で、ＳＬ−ＳＱＷ（歪み単一量子井戸）レーザが１０個である。横軸は１０００時間までのエージング時間を示し、縦軸は駆動電流（ｍＡ）である。
【００１１】
このグラフから、歪み単一量子井戸レーザは１０００時間までに全て劣化しているのに対して、歪み補償単一量子井戸レーザは１０００時間経過しても駆動電流が増加しておらず、目立った劣化は見られない。
【００１２】
本発明の目的は、素子の信頼性を格段に向上できる半導体光素子およびその製造方法を提供することである。
【００１３】
【課題を解決するための手段】
本発明に係る半導体光素子の製造方法は、ＩＩＩ−Ｖ族半導体材料を用いて、光を発生する活性層を少なくとも含むエピタキシャル成長層を形成する工程と、
エピタキシャル成長層の上に、熱処理の際にＶ族元素の抜けを防止するための絶縁膜を形成する工程と、
８００℃以上の温度で熱処理を施す工程と、
絶縁膜を除去する工程とを備えることを特徴とする。
【００１４】
また、本発明に係る半導体光素子は、ＩＩＩ−Ｖ族半導体材料で形成され、光を発生する活性層を少なくとも含むエピタキシャル成長層を備え、
エピタキシャル成長層の組成が界面付近で連続的に変化していることを特徴とする。
【００１５】
【発明の実施の形態】
実施の形態１．
図１および図２は、本発明に係る半導体光素子の製造工程の一例を示す説明図である。ここでは、ＩＩＩ−Ｖ族半導体材料として、ＧａＡｓ，ＡｌＧａＡｓ，ＩｎＧａＡｓを用いた例を説明するが、ＩＩＩ族元素であるＢ，Ａｌ，Ｇａ，Ｉｎ，Ｔｌと、Ｖ族元素であるＮ，Ｐ，Ａｓ，Ｓｂ，Ｂｉとを組合せた二元、三元、又は四元以上の化合物半導体を用いた場合にも本発明は適用可能である。
【００１６】
まず、図１（ａ）に示すように、ｎ型ＧａＡｓ等からなる低転位の基板１の上に順次、Ａｌ０．３Ｇａ０．７Ａｓ等からなるｎ型クラッド層２、ＧａＡｓ等からなるガイド層３、Ｉｎ０．１４Ｇａ０．８６Ａｓ等からなる量子井戸層４、ＧａＡｓ等からなるバリア層５、Ｉｎ０．１４Ｇａ０．８６Ａｓ等からなる量子井戸層６、ＧａＡｓ等からなるガイド層７、Ａｌ０．３Ｇａ０．７Ａｓ等からなるｐ型クラッド層８ａを、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）等の成膜プロセスを用いてエピタキシャル成長させる。
【００１７】
光を発生する活性層として、バリア層５の両側に２つの量子井戸層４，６が配置された歪み二重量子井戸（ＤＱＷ：Ｄｏｕｂｌｅ  Ｑｕａｎｔｕｍ  Ｗｅｌｌ）構造を採用している。
【００１８】
ｐ型クラッド層８ａは、最終的なｐ型クラッド層の一部であり、後工程でのフォトルミネッセンス（ＰＬ）測定を実施できる程度の厚さに形成している。
【００１９】
次に、図１（ｂ）に示すように、ｐ型クラッド層８ａの上に、後工程での熱処理の際にＶ族元素（ここではＡｓ）の抜けを防止するために、ＳｉＯ，ＳｉＮ，ＳｉＯＮ等からなる絶縁膜１０を、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）等の成膜プロセスを用いて形成する。
【００２０】
次に、窒素（Ｎ２）雰囲気で８００℃以上の炉温に保たれた、例えば石英チューブ式のアニール炉に投入して、約３０分間の熱処理を施す。
【００２１】
熱処理の後、フォトルミネッセンス（ＰＬ）測定を実施する。ＰＬ測定は、活性層のバンドギャップより高いエネルギーの光を照射して、活性層からの発光スペクトルを解析するものである。
【００２２】
熱処理を行う前にも、同様なＰＬ測定を実施することで、熱処理前の発光スペクトルと熱処理後の発光スペクトルを比較することができる。その結果、熱処理後のＰＬ波長（発光スペクトルのピーク波長）がブルーシフトし、熱処理前より短波長側に移動していれば、熱処理によるアニールの効果を確認することができる。
【００２３】
次に、絶縁膜１０をウェットエッチングやドライエッチング等を用いて除去した後、図１（ｃ）に示すように、Ａｌ０．３Ｇａ０．７Ａｓ等からなる残りのｐ型クラッド層８ｂ、ＧａＡｓ等からなるコンタクト層１１を、ＭＯＣＶＤ等を用いてエピタキシャル成長させる。
【００２４】
次に、コンタクト層１１の上に、リッジ用のマスクパターンをフォトレジストや絶縁膜等で形成した後、図２（ａ）に示すように、ウェットエッチングやドライエッチング等を用いてコンタクト層１１とｐ型クラッド層８の一部を除去して、リッジ１１ａを形成する。その後、リッジ用のマスクパターンを除去する。
【００２５】
次に、図２（ｂ）に示すように、リッジ１１ａの上部を除いて、ＳｉＯ，ＳｉＮ，ＳｉＯＮ等からなる絶縁膜１２をＣＶＤ等を用いて形成する。
【００２６】
次に、図２（ｃ）に示すように、絶縁膜１２の上にｐ電極１３をスパッタ等を用いて形成する。次に、基板１の下面を削って、チップ壁開が容易になる程度に薄くした後、基板１の下面にｎ電極１４をスパッタ等を用いて形成する。次に、壁開によってチップ単位に分割する。
【００２７】
こうして得られた半導体光素子は、８００℃以上の温度で熱処理を施しているため、エピタキシャル成長層の組成が界面付近で連続的に変化している。その結果、エピタキシャル成長層間の歪みが緩和されて、素子の信頼性を格段に向上させることができる。
【００２８】
図３は、熱処理を施した半導体光素子の信頼性試験結果の一例を示すグラフである。図１（ｂ）の熱処理工程において、温度８２０℃、３０分間、窒素雰囲気の条件でアニール処理を施した半導体光素子について、光出力が一定となるようにＡＰＣ回路で駆動し、時間経過に伴う駆動電流の変化を測定している。試験条件は、５０℃雰囲気、３００ｍＷ定出力で、サンプル数は１０個である。
【００２９】
このグラフから、１０個のサンプル全てについて１３０００時間経過しても駆動電流が増加しておらず、目立った劣化は見られない。このことから１００００時間以上の連続動作が可能であり、極めて高い信頼性を有する半導体光素子を実現できることが判る。
【００３０】
また、温度８２０℃、３０分間のアニール処理前後にＰＬ測定を行った結果、アニール処理後のＰＬ波長は１０１０ｎｍを示し、アニール処理後のＰＬ波長は９７４ｎｍを示し、エネルギー換算で４５ｍｅＶのブルーシフトが生じた。このことから熱処理によってエピタキシャル成長層間の歪みが緩和して、活性層のバンドギャップが増加したことを裏付けている。
【００３１】
次に、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いたエピタキシャル成長層の構造解析について説明する。
【００３２】
図４は、熱処理前のエピタキシャル成長層のバンドダイヤグラムを示す説明図である。図５は、熱処理後のエピタキシャル成長層のバンドダイヤグラムを示す説明図である。縦軸が層厚方向の位置を示し、横軸はＧａＡｓを中心として左方がＩｎ組成ｙ、右方がＡｌ組成ｘを示している。
【００３３】
下から順に、ｎ型クラッド層２、ガイド層３、量子井戸層４、バリア層５、量子井戸層６、ガイド層７、ｐ型クラッド層８ａが堆積しており、図４の熱処理前では各層の組成が界面付近でステップ的に変化していることが判る。
【００３４】
一方、図５の熱処理後は、各層の組成が界面付近で連続的に変化して、エピタキシャル成長界面の急峻性が失われていることが判る。このことから素子劣化の原因となる歪みが緩和されていることを裏付けている。
【００３５】
図６は、他の熱処理条件による半導体光素子の信頼性試験結果の一例を示すグラフである。ここでは、図１（ｂ）の熱処理工程において、温度８１０℃、３０分間、窒素雰囲気の条件でアニール処理を施した半導体光素子について、図３と同様なＡＰＣ連続動作を実施した。試験条件は、５０℃雰囲気、３００ｍＷ定出力で、サンプル数は１０個である。
【００３６】
このグラフから、約１２００時間で劣化したサンプル、約７０００時間で劣化したサンプル、約１２５００時間で劣化したサンプルが出現しているが、残りの７個のサンプルについては１３０００時間経過しても駆動電流が増加しておらず、目立った劣化は見られない。
【００３７】
また熱処理前後のＰＬ波長は１０１０ｎｍから９８４ｎｍに変化し、エネルギー換算で３２ｍｅＶのブルーシフトが生じた。
【００３８】
図７は、さらに他の熱処理条件による半導体光素子の信頼性試験結果の一例を示すグラフである。ここでは、図１（ｂ）の熱処理工程において、温度８００℃、３０分間、窒素雰囲気の条件でアニール処理を施した半導体光素子について、図３と同様なＡＰＣ連続動作を実施した。試験条件は、５０℃雰囲気、３００ｍＷ定出力で、サンプル数は２２個である。
【００３９】
このグラフから、１３０００時間までに１２個のサンプルが劣化したが、残りの１０個のサンプルについては１３０００時間経過しても駆動電流が増加しておらず、目立った劣化は見られない。
【００４０】
また熱処理前後のＰＬ波長は１０１０ｎｍから９９３ｎｍに変化し、エネルギー換算で２１ｍｅＶのブルーシフトが生じた。
【００４１】
このようにエピタキシャル成長層に８００℃以上の温度で熱処理を施すことによって、従来と比べて大幅に長い連続動作時間を達成でき、極めて高い信頼性を有する半導体光素子を実現できる。
【００４２】
また、熱処理の際にエピタキシャル成長層の上に絶縁膜を形成することによって、Ｖ族元素の抜けを防止できるため、層の組成変化を抑制できる。
【００４３】
また、活性層のＰＬ波長が２０ｍｅＶ以上ブルーシフトするような熱処理を施すことによって、エピタキシャル成長界面の急峻性が弱まり、高い信頼性を達成する歪み緩和効果が得られる。
【００４４】
また、熱処理の後、好ましくは熱処理の前後に活性層のＰＬ測定を実施することによって、製造工程の途中でインライン評価が可能になるため、半導体光素子の製造歩留り向上が図られる。
【００４５】
以上の説明では、ｐ型クラッド層８を２回に分けて成膜し、その途中に熱処理を施した例を示したが、別の層位置で熱処理を施してもよく、あるいは全ての層を１回のエピタキシャル成長で成膜した後に熱処理を施しても同様な歪み緩和効果が得られる。
【００４６】
【発明の効果】
以上詳説したように、従来と比べて大幅に長い連続動作時間を達成でき、極めて高い信頼性を有する半導体光素子を実現できる。
【図面の簡単な説明】
【図１】本発明に係る半導体光素子の製造工程の一例を示す説明図である。
【図２】本発明に係る半導体光素子の製造工程の一例を示す説明図である。
【図３】熱処理を施した半導体光素子の信頼性試験結果の一例を示すグラフである。
【図４】熱処理前のエピタキシャル成長層のバンドダイヤグラムを示す説明図である。
【図５】熱処理後のエピタキシャル成長層のバンドダイヤグラムを示す説明図である。
【図６】他の熱処理条件による半導体光素子の信頼性試験結果の一例を示すグラフである。
【図７】さらに他の熱処理条件による半導体光素子の信頼性試験結果の一例を示すグラフである。
【符号の説明】
１  基板、  ２  ｎ型クラッド層、  ３  ガイド層、  ４  量子井戸層、  ５バリア層、  ６  量子井戸層、  ７  ガイド層、  ８，８ａ，８ｂ  ｐ型クラッド層、  １０，１２  絶縁膜、  １１  コンタクト層、  １１ａ  リッジ、  １３  ｐ電極、  １４  ｎ電極。
【図１】
2004319666.tif 000003
【図２】
2004319666.tif 000004
【図３】
2004319666.tif 000005
【図４】
2004319666.tif 000006
【図５】
2004319666.tif 000007
【図６】
2004319666.tif 000008
【図７】
2004319666.tif 000009