(57)【要約】【課題】デュアルダマシン法を用いて配線構造の形成を行う際に、レジストプラグの高さがばらつくのを防いで、所望の配線構造を形成する。【解決手段】プラグ用レジスト１０７を全面露光により変質させ、ＣＭＰを用いて平坦化を行う。よって、レジストプラグ１０８の高さを揃え、ビアホール１０６内のリセス量の低減及びリセス量のパターン間差を低減することが出来る。その結果、その上に形成するトレンチ１１１の形状を精度良く形成することが出来る。また、プラグ用レジスト１０７を全面露光することにより、プラグ用レジスト１０７が酸性化するため、トレンチパターン形成時に発生するアミン性物質を中和する効果を示すことが出来、ポイズニングを低減することが出来る。【選択図】  図１
2004265990.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜中にホールを形成する工程と、
前記ホール内にプラグを形成する工程と、
前記絶縁膜及び前記プラグ上にレジスト膜を塗布し、マスクを用いてトレンチを形成する工程とを備え、
前記プラグは、前記ホールを埋め込むようにプラグ用レジスト膜を堆積する工程と、
前記レジストを変質させる工程と、
前記ホールからはみ出した前記プラグ用レジスト膜をＣＭＰにより除去する工程からなることを特徴とする、配線構造の形成方法。
【請求項２】
前記プラグの形成工程において、前記ホールからはみ出した前記プラグ用レジスト膜をＣＭＰにより除去する工程の後、
前記レジスト膜表面をエッチングする工程を備えていることを特徴とする、請求項１記載の配線構造の形成方法。
【請求項３】
前記変質させる工程は、前記プラグ用レジスト膜を全面露光することにより行うことを特徴とする、請求項１記載の配線構造の形成方法。
【請求項４】
前記全面露光時の露光量は、５〜２０ｍＪ／ｃｍであることを特徴とする、請求項３記載の配線構造の形成方法。
【請求項５】
前記プラグ用レジスト膜をＣＭＰにより除去する工程において、
ｐＨ１０〜ｐＨ１３のアルカリ水溶液中に砥粒を含むスラリーを用いることを特徴とする、請求項１記載の配線構造の形成方法。
【請求項６】
前記スラリーには、有機ポリマーが含有されていることを特徴とする、請求項５記載の配線構造の形成方法。
【請求項７】
前記プラグ用レジスト膜をＣＭＰにより除去する工程の後、前記プラグ上にレジスト膜を塗布する前に、ＨＦ溶液を用いた洗浄を行うことを特徴とする、請求項１記載の配線構造の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、配線形成時にレジスト膜をＣＭＰするプロセスを用いる半導体装置に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路の高集積化に伴い、配線を形成する際にビアの内部に埋め込まれたレジスト膜からなる配線プラグを用いることにより、上層配線を形成する技術が採用されている。具体的には、特許文献１に示されるような方法がある。以下、図面を参照しながら説明する。
【０００３】
まず、図６（Ａ）に示すように、ＳｉＮエッチングストッパ膜３６を露出するコンタクトホール４１が、層間絶縁膜３９および３７、および間のＳｉＮ膜３８を貫通して形成される。
【０００４】
次に、図６（Ｂ）に示すように、コンタクトホール４１を埋めるように、ｉ線レジスト膜４２が、スピンコーティング法により塗布され、通常通りプリベークされる。続いて、レジスト膜４２はＨｇ−ｉ線により一様に露光され、さらに現像液により現像されることにより、反射防止膜４０上から除去される。
【０００５】
その後、図６（Ｃ）に示すように、ｉ線レジスト膜４２の露光は、コンタクトホール４１に堆積されたレジスト膜を解像することはできないため、コンタクトホール４１を埋めるレジストプラグ４２Ａは現像工程を行っても実質的に溶解されない。その結果、コンタクトホール４１内にレジスト膜４２Ａが残留する。
【０００６】
続いて、図７（Ｄ）に示すように、硬化処理あるいはベーク処理を行うことにより、樹脂中において重合反応が生じ、レジストプラグ４２Ａが固化する。
【０００７】
次に、図７（Ｅ）に示すように、ＳｉＮ反射防止膜４０上に別のレジスト膜４３を形成し、フォトリソグラフィーによりパターニングを行うことにより、レジスト膜４３中に、形成したい多層配線パターンに対応したレジスト開口部４３Ａを形成する。
【０００８】
その後、図７（Ｆ）に示すように、レジスト膜４３をマスクとしてＳｉＮ反射防止膜４０をドライエッチングし、層間絶縁膜３９を露出した後、これをエッチングガスあるいはエッチング条件を変えて、ＳｉＮエッチングストッパ層３８が露出するまでドライエッチングし、層間絶縁膜３９中に配線溝３９Ａを形成する。
【０００９】
続いて、図８（Ｇ）に示すように、レジスト膜４３およびレジストプラグ４２Ａを酸素プラズマ中におけるアッシングにより除去した後、コンタクトホール底部におけるＳｉＮ膜３６がドライエッチングにより除去される。
【００１０】
最後に、図８（Ｈ）に示すように、コンタクトホール４１および配線溝３９Ａの表面にＣｕシード層４４Ａがスパッタリングにより形成される。さらにＣｕシード層４４Ａを電極として電解めっきを行うことにより、コンタクトホール４１および配線溝３９Ａを埋めるＣｕ配線パターン４４Ｂが形成される。
【００１１】
【特許文献１】
特開２０００−１８８３２９号公報（段落番号００１７〜００２２）
【００１２】
【発明が解決しようとする課題】
しかしながら従来方法によると、プラグの高さがばらつき、所望の配線構造の形成が困難となる。特に、ホール幅に広狭があるパターン等において、プラグの高さにばらつきが発生する。
【００１３】
具体的にはまず、図４（ａ）に示すように、基板２００上に下層配線２０１を形成し、下層配線２０１上に保護膜２０２、層間絶縁膜２０３を順に堆積し、層間絶縁膜２０３中にホール幅に広狭があるビアホール２０４をリソグラフィー及びドライエッチングにより形成する。
【００１４】
次に、図４（ｂ）に示すように、ビアホール２０４がプラグ用レジスト膜２０５で完全に埋め込まれるように、レジスト膜２０５を塗布する。ここで、幅の狭いホールに塗布されはみ出したプラグ用レジスト膜２０５は厚く、幅の広いホールに塗布されはみ出したプラグ用レジスト膜２０５が薄くなる。つまり、ホールの幅の広狭に応じて、埋め込み形状が異なってくる。
【００１５】
続いて、図４（ｃ）に示すように、プラグ用レジスト膜２０５をエッチングにより除去しプラグを形成すると、ホール内に残るプラグ用レジスト２０５の量に差、例えば５０ｎｍ程度が生じる。つまりホール内のリセス量２０６が異なるとともに、形成されるプラグの高さにバラツキが発生する。
【００１６】
その後、図４（ｄ）に示すように、段差が発生したプラグ表面上にトレンチ形成用レジスト２０７を塗布すると、プラグ表面の段差の違い、もしくはプラグ内のリセス量２０６の違いが堆積されるトレンチ用レジスト膜２０７表面に転写される。その結果、塗布されたトレンチ用レジスト膜２０７の平坦性が低下し、トレンチパターンの高さが異なる等、バラツキが生じることとなる。
【００１７】
続いて、図４（ｅ）に示すように、トレンチパターンをマスクとしてトレンチ２０８を形成すると、マスクの厚さ等にバラツキがあるために、所望の配線構造を得ることが困難となる。
【００１８】
なお、ホール径が等しいパターンの場合であっても、ホール密度が大きく異なるパターンを有する場合には、ホール外に残るプラグ用レジストの堆積量が異なるため、プラグ用レジストの埋め込み形状に差が生じる場合がある。
【００１９】
【課題を解決するための手段】
上記課題を解決するために、本発明では、絶縁膜中にホールを形成する工程と、ホール内にプラグを形成する工程と、絶縁膜及びプラグ上にレジスト膜を塗布し、マスクを用いてトレンチを形成する工程とを備え、プラグの形成工程は、ホールを埋め込むようにプラグ用レジスト膜を堆積する工程と、プラグ用レジストを変質させる工程と、ホールからはみ出した前記プラグ用レジスト膜をＣＭＰにより除去する工程からなることを特徴とする、配線構造の形成方法を提供する。
【００２０】
その結果、プラグ用レジスト膜のリセス量を抑え、つまりプラグ表面の高さに段差が発生するのを抑制することが出来るため、その後の工程でプラグ上に塗布するトレンチパターンの高さバラツキが低減し、所望の上層配線の形状を得ることが出来る。よって、高い信頼性を有する配線構造を形成することが出来る。
【００２１】
【発明の実施の形態】
本発明の実施形態について、以下図面を参照しながら説明する。
【００２２】
（実施形態）
本発明の実施形態について、図面を参照しながら説明する。
【００２３】
まず、図１（ａ）に示すように、半導体基板１００上に下層配線１０１を形成し、その下層配線１０１上に保護膜１０２及び層間絶縁膜１０３を順に堆積する。
【００２４】
その後、層間絶縁膜１０３上に反射防止膜１０４を堆積し、ビアホールパターン１０５を形成する。
【００２５】
続いて、図１（ｂ）に示すように、このビアホールパターン１０５を用いて、下層配線１０１上の保護膜１０２までエッチングによりビアホール１０６を形成する。その後、ビアホールパターン１０５をアッシングにより除去する。この際に、有機系材料からなる反射防止膜１０４も除去される。
【００２６】
次に、図１（ｃ）に示すように、層間絶縁膜１０３上にプラグ用レジスト１０７を塗布し、ビアホール１０６内にプラグ用レジスト１０７を埋め込む。続いて、このプラグ用レジスト１０７の全面に対して露光を行い、プラグ用レジスト１０７を酸性に改質する。その結果、プラグ用レジスト膜が硬化し、後のＣＭＰ工程においてＣＭＰにより平坦化が可能な程度の膜強度を備えることが出来る。なお、この時の露光量としては５〜２０ｍＪ／ｃｍ程度が望ましい。
【００２７】
その後、図１（ｄ）に示すように、露光して改質したプラグ用レジスト１０７に対して、ＣＭＰ工程によりプラグ用レジスト１０７表面の平坦化を行い、ＣＭＰを層間絶縁膜１０３表面が露出した時点で終了する。ここが本発明の特徴となる工程であり、この際の条件設定について具体的に説明する。
【００２８】
まずこのＣＭＰ工程において、ｐＨ１０〜１３のアルカリ水溶液中にコロイダルシリカ１〜３％を含有するスラリーを用いて、層間絶縁膜上の余剰なレジストを除去する。このとき研磨圧力は２〜４ＰＳＩ程度が望ましい。
【００２９】
またスラリー中には有機ポリマー系のポリスチレンスルホン酸等を添加することが望ましい。この種スラリーでは、スラリー中の有機ポリマーが層間絶縁膜表面と相互作用することにより保護膜が形成され、ＣＭＰによる過剰な研磨を抑制するとともに、形成された保護膜が研磨圧力を緩和する働きを有するため、エロージョンの発生を低減することが出来る。
【００３０】
なお、ＣＭＰ後の洗浄において、ＮＨ４ＯＨ洗浄を行う必要は必ずしもない。既に、ＣＭＰ工程において、アルカリ性のスラリーを用いているため、半導体基板１００のゼータ電位は下げられており、改めてＮＨ４ＯＨを用いた洗浄により、電位を下げる必要がないからである。つまり、ＨＦ溶液（例えば０．５〜１．０％）を用いた洗浄により、パーティクルを容易にリフトオフすることが出来る。また、洗浄時にＮＨ４ＯＨ溶液を用いた場合には、レジストプラグのエッチング効果を抑制することが出来る。
【００３１】
その結果、プラグ用レジスト１０７がビアホール１０６内に層間絶縁膜１０３表面の高さまで埋め込まれた状態となるため、ビアホール１０６の幅が広いものと狭いものを有するパターンにおいて、形成されるレジストプラグ１０８の高さを揃えることが出来る。
【００３２】
続いて、図２（ａ）に示すように、層間絶縁膜１０３及びレジストプラグ１０８上にトレンチ（配線溝）用レジスト１０９を塗布する。この際、レジストプラグ１０８の高さは、層間絶縁膜１０３と同じ高さにあるため、トレンチ用レジスト１０９は、凹凸の少ない膜表面上に塗布され、比較的均一な膜厚のトレンチ用レジスト膜１０９を形成することが出来る。
【００３３】
次に、図２（ｂ）に示すように、マスクを用いてトレンチパターン１１０を形成する。
【００３４】
その後、図２（ｃ）に示すように、エッチングにより層間絶縁膜１０３及びレジストプラグ１０８を除去し、トレンチ１１１を形成する。この際、トレンチエッチング時に層間絶縁膜１０３とレジストプラグ１０８のエッチングによる選択比が１となるレジスト材料を用いる、もしくはエッチング条件を設定することが必要である。層間絶縁膜１０３とレジストプラグ１０８のエッチング選択比が大きく異なると、エッチングの際に層間絶縁膜１０３もしくはレジストプラグ１０８がトレンチ１１１中に残留する場合があるためである。
【００３５】
例えば、図３（ａ）に示すように、レジストプラグ１０８のエッチング速度が層間絶縁膜１０３のエッチング速度と較べて極めて遅い場合、エッチング工程中において、レジストプラグ１０８のプラグ表面と層間絶縁膜１０３からなるトレンチ１１１の底部との間に段差が発生し、レジストプラグ１０８がトレンチ１１１の内部に一部残留した形でエッチングが進行する。この段差がある状態でエッチングを続けると、レジストプラグ１０８の壁面にエッチングの際に発生するデポ物１１３が堆積される。そして、この堆積されたデポ物１１３がエッチングに対するマスクのように働き、トレンチ１１１底部の形状が変形する。また、図３（ｂ）に示すように、レジストプラグはアッシングにより容易に除去出来るが、デポ物１１３は残留しやすく、デポ物１１３からなるフェンス１１４がトレンチ１１１内部に形成されてしまう。よって、改質後のレジストプラグ材料には、層間絶縁膜１０３とエッチング速度に違いがほとんどない膜を使用することが好ましい。
【００３６】
若しくは、トレンチエッチングにおける層間絶縁膜１０３のエッチングレートがレジストプラグ１０８よりも高い場合は、トレンチエッチングを行う前に、レジストプラグ１０８の表面をエッチバックする。その結果、トレンチエッチングの際に、レジストプラグ１０８の表面が層間絶縁膜１０３の表面より低い位置に来るため、フェンスの形成を防ぐことが出来る。
【００３７】
続いて、図２（ｄ）に示すように、ビアホール１０６中に残ったレジストプラグをアッシングにより除去するとともに、ドライエッチングにより下層配線上の保護膜を除去することにより、ビアホールの接合面を開口する。
【００３８】
その後、図２（ｅ）に示すように、形成されたビアホール１０６及びトレンチ１１１内に導電膜を埋め込み、配線１１２を完成する。
【００３９】
以上本発明によると、プラグ用レジストを全面露光により変質させ、ＣＭＰを用いて平坦化することにより、レジストプラグの高さを揃え、ビアホール内のリセス量の低減及びリセス量のパターン間差が低減出来るため、その上に形成するトレンチ形状を精度良く形成することが出来る。
【００４０】
なお本実施形態は、レジストプラグ１０８に段差が発生する原因として、ビアホールの幅に広狭があるパターンを上げて説明したが、パターン内のホール密度に差がある場合にもレジストプラグ１０８に段差が発生する。具体的には、図５（ａ）に示すように、ホール径が等しくても、ホールの配置が密集している部分２０９と孤立している部分２１０とがパターン内に存在する場合がある。その際図５（ｂ）に示すように、堆積されたレジストのはみ出し量が、密集している部分２０９上では少なく、孤立している部分２１０上では比較的高くなる。
【００４１】
その結果、レジストプラグの高さにばらつきが発生する。本実施形態によると、このようなホールは位置に粗密があるパターンにおいても、レジストプラグの高さばらつきを抑制し、精度良く配線を形成することが出来る。また、レジストプラグのリセス量のばらつきによる上層配線の形状悪化を考慮し、従来はトレンチ用のレジストを塗布する前に、ＢＡＲＣ等の材料を塗布して膜の平坦性を確保するプロセスが用いられる場合があった。しかし、本発明によるとトレンチパターン形成前の膜表面の平坦性が高いため、ＢＡＲＣ等を用いず精度良くパターニングすることが出来るため、ＢＡＲＣのエッチング工程など新たな工程の追加を防ぐことが出来る。
【００４２】
加えて、本発明によると、層間絶縁膜１０３が低誘電率膜である際に問題となる、ポイズニングについても、プラグ用レジスト１０７への全面露光により、低減する効果がある。以下、そのメカニズムについて説明する。
【００４３】
プラグ用レジスト１０７に全面露光することで、プラグ用レジスト１０７は酸性化する。この際に発生するプラグ用レジスト１０７からの酸性成分と、プラグ用レジスト１０７と接触している低誘電率の層間絶縁膜１０３に含まれている塩基成分とが反応する。その結果、低誘電率の層間絶縁膜から発生し、ポイズニングを引き起こす原因ともなる塩基成分が中和されるため、その後のトレンチ用レジストが湿活されず、ポイズニング現象の発生を抑制することが出来る。
【００４４】
【発明の効果】
以上より、本発明ではプラグ用レジストを全面露光により変質させ、ＣＭＰを用いて平坦化することにより、レジストプラグの高さを揃え、ビアホール内のリセス量の低減及びリセス量のパターン間差が低減出来るため、その上に形成するトレンチ形状を精度良く形成することが出来る。また、プラグ用レジストを全面露光することにより、ポイズニングを低減する効果も備えているため、デュアルダマシン構造を精度良く形成する方法を提供することが出来る。
【図面の簡単な説明】
【図１】本発明の実施形態の工程断面図
【図２】本発明の実施形態の工程断面図
【図３】フェンスの発生メカニズムを示す図
【図４】本発明の課題発生メカニズムを示す図
【図５】本発明の課題発生の典型パターンを示す図
【図６】従来技術の工程断面図
【図７】従来技術の工程断面図
【図８】従来技術の工程断面図
【符号の説明】
１００  半導体基板
１０１  下層配線
１０２  保護膜
１０３  層間絶縁膜
１０４  反射防止膜
１０５  ビアホールパターン
１０６  ビアホール
１０７  プラグ用レジスト
１０８  レジストプラグ
１０９  トレンチ用レジスト
１１０  トレンチパターン
１１１  トレンチ
１１２  配線
１１３  デポ物
１１４  フェンス
２００  半導体基板
２０１  下層配線
２０２  保護膜
２０３  層間絶縁膜
２０４  ビアホール
２０５  プラグ用レジスト
２０６  リセス
２０７  トレンチ用レジスト
２０８  トレンチ
２０９  密集している部分
２１０  孤立している部分
【図１】
2004265990.tif 000003
【図２】
2004265990.tif 000004
【図３】
2004265990.tif 000005
【図４】
2004265990.tif 000006
【図５】
2004265990.tif 000007
【図６】
2004265990.tif 000008
【図７】
2004265990.tif 000009
【図８】
2004265990.tif 000010