(57)【要約】【課題】高速応答でしかも広いダイナミックレンジと高精度、低コストの制御装置を提供する。【解決手段】指令、制御量および検出器の信号から制御対象の操作量を演算するアナログ・ディジタルハイブリッド制御装置であって、アナログ回路で構成された偏差演算部Ｉと、偏差演算部Ｉの出力をそれぞれ入力するアナログ演算処理部ＩＩとディジタル演算処理部ＩＩＩとから成る演算処理部と、前記２つの演算処理部の出力を加算する操作量加算増幅部ＩＶと、を備えて成るものにおいて、アナログ演算処理部ＩＩでは、偏差演算部Ｉの出力をアナログ回路により簡単なＰＩＤ演算を行ない、ディジタル演算処理部ＩＩＩでは偏差演算部Ｉの出力をＡ／Ｄ変換し、マイクロプロセッサＭＰＵで、非線形演算を含む高度な制御演算を行ない、その結果をＤ／Ａ変換後、操作量加算増幅部ＩＶにおいてアナログ演算処理部ＩＩの出力と加算し、操作量を出力する。【選択図】　　図２
2004062754.tif 000002
【特許請求の範囲】
【請求項１】
指令、制御量および検出器の信号から制御対象の操作量を演算するアナログ・ディジタルハイブリッド制御装置であって、指令と制御量から得られる偏差をＫｅ倍に増幅するアナログ回路で構成された偏差演算部と、該偏差演算部の出力をそれぞれ入力するアナログ演算処理部とディジタル演算処理部とから成る演算処理部と、前記２つの演算処理部の出力を加算する操作量加算増幅部と、を備えて成るアナログ・ディジタルハイブリッド制御演算装置において、前記アナログ演算処理部では、前記偏差演算部の出力をアナログ回路によりＰＩＤ（比例、積分、微分）演算を行ない、前記ディジタル演算処理部では前記偏差演算部の出力をＡ／Ｄ変換し、マイクロプロセッサを使ったディジタル回路で、非線形演算を含む制御演算を行ない、その結果をＤ／Ａ変換後、１／Ｋｅ倍にして前記操作量加算増幅部で前記アナログ演算処理部の出力と加算し、操作量を出力することを特徴とするアナログ・ディジタルハイブリッド制御演算装置。
【請求項２】
前記偏差演算部の比例ゲインを２ｎ（ｎ：１〜１０の正の整数）に設定し、前記ディジタル演算処理部のＡ／Ｄ変換器およびＤ／Ａ変換器の分解能をビット数Ｎ−ｎで±１／２ビットに低分解能化を計り、前記操作量加算増幅部において、前記Ｄ／Ａ変換器の出力が前記アナログ演算処理部の出力に対し、ゲインを２−ｎに減じて、それぞれ２つの出力を加算し増幅することを特徴とする請求項１記載のアナログ・ディジタルハイブリッド制御演算装置。
【請求項３】
前記アナログ演算処理部と前記ディジタル演算処理部の制御演算の分担が、制御演算のダイナミックレンジを上位桁と下位桁に２分し、上位桁を前記ディジタル演算処理部に、下位桁を前記アナログ演算処理部とすることを特徴とする請求項１又は２記載のアナログ・ディジタルハイブリッド制御演算装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、広いダイナミックレンジと超精密・高速応答が要求される制御装置に関するもので、例えば、超精密電磁力制御装置や超精密電流源、プローブの超精密位置決め用コントローラといった分野に最適な制御装置あるいはセンサの信号処理に関する。
【０００２】
【従来の技術】
高速応答でしかも広いダイナミックレンジと高精度が要求される制御装置では、このための制御演算処理回路をいかに実現するかが問題である。すなわち、高速応答の複雑な制御アルゴリズムを実行し、広いダイナミックレンジと高精度を確保するには、特に、アナログ回路方式では、複雑な演算処理を広ダイナミックレンジ・高精度で行なうことは、不可能に近い。
また、マイクロプロセッサを中心としたディジタル回路方式による制御装置は、広いダイナミックレンジを有し、高精度の演算性能を得るのは易しいが、制御量やフィードバック信号あるいは電力増幅される操作量が、ほとんどの場合アナログ信号であるため、Ａ／Ｄ、Ｄ／Ａ変換器が必ず介在する。
したがって、現状では１６［ｂｉｔ］以上の高速・高精度のＡ／Ｄ、Ｄ／Ａ変換器が必要とされるディジタル回路を実現するには技術的、コスト的に困難が伴う。
また、従来、アナログ回路とディジタル回路を併用した制御装置自体は、例えば特開平５−３８１７３号公報に開示されている。これは高精度のゲイン調整ができ、応答速度が速いモータ制御を目的とするもので、その構成は、速度指令信号と速度フィードバック信号の差に従ってアナログの速度偏差信号を発生する手段と、前記速度偏差信号の比例ゲインを設定する手段と、設定された比例ゲインに従って比例ゲインをデジタル値として出力する手段と、前記速度偏差信号を前記デジタル値で乗算し増幅する乗算型のＤ／Ａ変換器とを設けて成り、これによって比例ゲインを前記設定手段を介しデジタル的に調節できるようにするものである。したがって、このような構成にすることにより比例ゲインと積分ゲインを独立して調節することが可能になるのであるが、ディジタル回路が行う演算はあくまで比例ゲインであり、またＰＩ補償であるので、これでは、高速応答でしかも広いダイナミックレンジと高精度が要求される制御装置を実現することは不可能である。
【０００３】
【発明が解決しようとする課題】
本発明は上記課題を解決するもので、本発明の目的は、高速応答でしかも広いダイナミックレンジと高精度が要求される制御装置を低コストで実現することにある。
【０００４】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載のアナログ・ディジタルハイブリッド制御演算装置の発明は、指令、制御量および検出器の信号から制御対象の操作量を演算するアナログ・ディジタルハイブリッド制御装置であって、指令と制御量から得られる偏差をＫｅ倍に増幅するアナログ回路で構成された偏差演算部と、該偏差演算部の出力をそれぞれ入力するアナログ演算処理部とディジタル演算処理部とから成る演算処理部と、前記２つの演算処理部の出力を加算する操作量加算増幅部と、を備えて成るアナログ・ディジタルハイブリッド制御演算装置において、前記アナログ演算処理部では、前記偏差演算部の出力をアナログ回路によりＰＩＤ（比例、積分、微分）演算を行ない、前記ディジタル演算処理部では前記偏差演算部の出力をＡ／Ｄ変換し、マイクロプロセッサを使ったディジタル回路で、非線形演算を含む制御演算を行ない、その結果をＤ／Ａ変換後、１／Ｋｅ倍にして前記操作量加算増幅部で前記アナログ演算処理部の出力と加算し、操作量を出力することを特徴とする。
請求項２記載の発明は、請求項１記載のアナログ・ディジタルハイブリッド制御演算装置において、前記偏差演算部の比例ゲインを２ｎ（ｎ：１〜１０の正の整数）に設定し、前記ディジタル演算処理部のＡ／Ｄ変換器およびＤ／Ａ変換器の分解能をビット数Ｎ−ｎで±１／２ビットに低分解能化を計り、前記操作量加算増幅部において、前記Ｄ／Ａ変換器の出力が前記アナログ演算処理部の出力に対し、ゲインを２−ｎに減じて、それぞれ２つの出力を加算し増幅することを特徴とする。
請求項３記載の発明は、請求項１又は２記載のアナログ・ディジタルハイブリッド制御演算装置において、前記アナログ演算処理部と前記ディジタル演算処理部の制御演算の分担が、制御演算のダイナミックレンジを上位桁と下位桁に２分し、上位桁を前記ディジタル演算処理部に、下位桁を前記アナログ演算処理部とすることを特徴とする。
【０００５】
【発明の実施の形態】
以下、本発明について図面を基に詳細に説明する。
図１は本発明に係る高精度・広ダイナミックレンジの制御装置のブロック図を示す。この制御装置は、指令ｒと検出器による制御量ｘのフィードバック信号ｘｆと、その他の状態変数から、偏差演算部Ｉ、アナログ演算処理部ＩＩ、ディジタル演算処理部ＩＩＩ、操作量加算増幅部ＩＶによって、操作量ｕを創出する制御演算装置である。
今、要求される制御性能として、精度と応答速度の仕様から、制御演算精度および整定時間が、それぞれ、
ダイナミックレンジＮ［ｂｉｔ］で、±１／２［ｂｉｔ］（Ｎｍ≧Ｎ≧Ｎｎ、但しＮｍ、Ｎｎは正の整数）、Ｔｓ［μｓ］とする。
偏差演算部Ｉは、制御演算精度を満足し、偏差ｒ−ｘｆを増幅する高精度の演算増幅器で構成される。ここで、偏差を増幅するゲインＫｅは、
Ｋｅ＝２ｎ（ｎ＝２、３、４…８、ｎ＜Ｎ）
に設定される。
この偏差演算部Ｉの出力は、アナログ演算処理部ＩＩとディジタル演算処理部ＩＩＩに入力される。
【０００６】
ディジタル演算処理部ＩＩＩは、増幅された偏差信号Ｋｅ（ｒ−ｘｆ）をＡ／Ｄ変換し、マイクロプロセッサＭＰＵを使って、アナログ回路では処理が難しい高度な制御演算を実行し、演算結果をＤ／Ａ変換し出力する。
Ａ／Ｄ変換器およびＤ／Ａ変換器の変換時間ｔｓは、当然ｔｓ≪Ｔｓである。Ａ／Ｄ変換器およびＤ／Ａ変換器のダイナミックレンジは、Ｎ−ｎ［ｂｉｔ］で精度±１／２［ｂｉｔ］である。
一方、アナログ演算処理部ＩＩは、複雑な演算、例えば、乗除算や非線形演算等は、広いダイナミックレンジと精度の保証が困難であるため、前述のＫｅ（ｒ−ｘｆ）の信号に簡単な補償演算に限った処理を実行する。
ディジタル演算処理部ＩＩＩおよびアナログ演算処理部ＩＩの２つの出力信号ｕｄ、ｕａは、操作量加算増幅部ＩＶによって、信号ｕｄと信号ｕａの加算時のゲインをそれぞれｋｄ、ｋａとするとｋａ＝２ｎ・ｋｄなる関係で、加算・増幅され操作量ｕが出力される。すなわち、Ｎ［ｂｉｔ］の広いダイナミックレンジで、±１／２［ｂｉｔ］の精度、しかも高速応答の高度な制御演算を実行する制御装置は、高精度の演算増幅器により、ゲインを２ｎ倍とし、ここでｎビットのダイナミックレンジと精度をかせぐ。この出力をＡ／Ｄ変換した信号を、ディジタル演算処理部ＩＩＩでダイナミックレンジの広い高度な制御演算を行ない、その結果を加算ゲイン２ｎ分の１にして、精度を確保するため単純なアナログ演算しか行なわないアナログ演算処理部ＩＩの信号と加算する。
以上のことを偏差演算部から操作量加算増幅部の入力まで回路全体で見れば、Ｎ［ｂｉｔ］の広いダイナミックレンジに対して、±１／２［ｂｉｔ］の精度を確保しながら、高速応答の高度な制御演算を実現したものになっている。
【０００７】
図２は図１の演算制御装置を電流制御に用いた超精密・高速応答の電流制御装置の応用例を示している。
この電流制御装置は、２０［ｂｉｔ］のダイナミックレンジで±１／２［ｂｉｔ］の精度と、決められた整定時間を保証する高速応答を目的としたものである。
電流指令ｉｒと電流検出器ｉＤＥＴからの電流フィードバックｉｆとの差を増幅する偏差演算処理回路Ｉは、低ドリフト、ローノイズ、高速・高精度の演算増幅
器により、比例ゲインを２４に設定し、必要なダイナミックレンジの２０［ｂｉｔ］のうち下位４［ｂｉｔ］と、±１／２［ｂｉｔ］の精度を保証する。このとき、桁あふれした上位ビットは、必要ならばディジタル演算処理回路ＩＩＩで、１６［ｂｉｔ］のディジタル電流指令ｉｄｒと偏差演算処理回路の出力ｉｅから、内部演算で求めることができる。
アナログ演算処理回路ＩＩは、偏差演算処理回路Ｉとリニア増幅器Ｌ．Ａを含むアナログ信号処理の全体の比例ゲインの調整と単純な補償演算を行ない信号ｕａを出力する。
ディジタル演算処理回路ＩＩＩのマイクロプロセッサＭＰＵには、偏差演算処理回路Ｉの出力ｉｅ（ｉｅ＝２４（ｉｒ−ｉｆ））が１６［ｂｉｔ］Ａ／Ｄ変換器を
通して、電流指令ｉｒが１６［ｂｉｔ］のディジタル信号ｉｄｒとして、リニア増幅器Ｌ．Ａの出力電圧が電圧検出器ｖＤＥＴを介して１２［ｂｉｔ］のディジタル信号ｖとして、それぞれ取り込まれる。そして、マイクロプロセッサＭＰＵにより、高速応答のための制御アルゴリズムと小偏差制御のための非線形積分演算が実行され、１６［ｂｉｔ］　Ｄ／Ａによって信号ｕｄが出力される。
これらの出力は、更に操作量加算増幅回路ＩＶにより、出力信号ｕｄはアナログ演算処理回路ＩＩの出力信号ｕａに対し、ゲインの比が１対２−４で加算され、リニア増幅器Ｌ．Ａによって操作量ｕが作られる。操作量ｕは、Ｒ−Ｌ負荷に加えられ電流が制御される。
なお、マイクロプロセッサＭＰＵは、各種信号のリニア増幅器出力電圧ディジタル信号ｖ、電流指令ディジタル信号ｉｄｒ、偏差演算処理回路出力ｉｅ等から、電源電圧の不足、過電流、過負荷などの制御状態表示用のステイタス信号Ｓｉを出力する。
【０００８】
ディジタル演算処理部ＩＩＩでは以上のように偏差演算部Ｉの出力をＡ／Ｄ変換し、マイクロプロセッサＭＰＵで、非線形積分演算を含む高度な制御演算を行ない、その結果をＤ／Ａ変換後、操作量加算増幅部ＩＶにおいてアナログ演算処理部ＩＩの出力と加算し、操作量を出力している。
非線形積分演算の例として、例えば図３に示すような回路を挙げることができる。図３は本出願人の開発に係る可変積分定数ＰＩＤコントローラを示すもので、これを用いて化学や鉄鋼プラントに於ける温度、流量、圧力の制御あるいは産業用ロボット、工作機械、情報処理関連機器の位置決めや、速度制御を行なうと高速で精密な応答が滑らかに制御できるようになる。
図３は、従来のＰＩＤコントローラの制御系に、積分定数を偏差の連続関数として単調に変化させる演算処理機能（破線のブロックＡ）を加えた制御系のブロック図である。偏差は、指令ｒと制御量ｘのフィードバックとの差ｅとして得られる。この信号が絶対値演算を行なうブロック３１を通り、｜ｅ｜が出力される。これを、更にゲインＫＩ倍する乗算ブロック３２に入力する。ブロック３２の出力は、加算器により、１が加算され、次の除算ブロック３３により、
１／（ＫＩ｜ｅ｜＋１）が出力される。
この出力信号と、偏差ｅを乗算ブロック３４に入力し、積を求め、これを初期設定の積分定数がＴＩＯの積分器であるブロック３５に入力する。
積分演算ブロック３５の出力は、１／ＴＩＯ（ＫＩ｜ｅ｜＋１）・∫ｅｄｔとなる。ブロック３５、ブロック３６、ブロック３７の３つの出力を加算し、これをＫＰ倍することにより、操作量ｕを得る。このように、これまでのＰＩＤコントローラを基本構成として、さらに機能演算ブロック３１〜３７により、操作量ｕを
ＫＰ（ｅ＋１／（ＫＩ｜ｅ｜＋１）ＴＩＯ・　∫ｅｄｔ＋ＫＤ・ｄｅ／ｄｔ）
とするものである。
本発明のハイブリッド制御装置によれば、少なくともこの破線ブロックＢがマイクロブロセッサで実行されることとなる。
【０００９】
また、本発明によれば、アナログ演算処理部ＩＩとディジタル演算処理部ＩＩＩの制御演算の分担を、制御演算のダイナミックレンジを上位桁と下位桁に２分し、上位桁をディジタル演算処理部ＩＩＩに、下位桁をアナログ演算処理部ＩＩに処理させるようにすることも可能である。
例えば、従来のＰＩＤ制御演算を１６ビット精度で行う場合、下位８ビットをアナログ演算処理部で、上位８ビットをディジタル演算処理部で信号処理を行うと汎用のアナログ回路部品と１チップの安価なマイクロプロセッサで制御回路を実現できる。
【００１０】
【発明の効果】
以上のように、本発明によれば、指令、制御量および検出器の信号から制御対象の操作量を演算するアナログ・ディジタルハイブリッド制御装置であって、指令と制御量から得られる偏差をＫｅ倍に増幅するアナログ回路で構成された偏差演算部と、該偏差演算部の出力をそれぞれ入力するアナログ演算処理部とディジタル演算処理部とから成る演算処理部と、前記２つの演算処理部の出力を加算する操作量加算増幅部と、を備えて成るアナログ・ディジタルハイブリッド制御演算装置において、前記アナログ演算処理部では、前記偏差演算部の出力をアナログ回路によりＰＩＤ（比例、積分、微分）演算を行ない、前記ディジタル演算処理部では前記偏差演算部の出力をＡ／Ｄ変換し、マイクロプロセッサを使ったディジタル回路で、非線形演算を含む制御演算を行ない、その結果をＤ／Ａ変換後、１／Ｋｅ倍にして前記操作量加算増幅部において前記アナログ演算処理部の出力と加算し、操作量を出力することによって、２０［ｂｉｔ］の広いダイナミックレンジで±１／２［ｂｉｔ］の精度とステップ応答の整定時間が非常に短い高速応答を可能にする制御装置を低コストで実現することができた。
【図面の簡単な説明】
【図１】本発明に係る高精度・広いダイナミックレンジ制御演算装置のブロック図である。
【図２】図１の制御装置を電流制御に用いた超精密・高速応答の電流制御装置の応用例を示している。
【図３】非線形積分演算の例として示す本出願人の開発に係る可変積分定数ＰＩＤコントローラのブロック図である。
【符号の説明】
Ｉ　偏差演算部
ＩＩ　アナログ演算処理部
ＩＩＩ　　ディジタル演算処理部
ＩＶ　操作量加算増幅部
Ｋ　操作量加算増幅器のゲイン
ｒ　指令
ｘ　制御量
ｘｆ　制御量のフィードバック信号
ｕ　操作量
Ｋｅ　偏差を増幅するゲイン
ＭＰＵ　マイクロプロセッサ
ｔｓ　変換時間
ｕａ　アナログ演算処理部ＩＩの出力信号
ｕｄ　ディジタル演算処理部ＩＩＩの出力信号
ｉｒ　電流指令
ｉＤＥＴ　電流検出器
ｖＤＥＴ　電圧検出器
ｉｆ　電流フィードバック
ｉｄｒ　１６［ｂｉｔ］のディジタル電流指令
ｉｅ　偏差演算処理回路の出力電流
Ｌ．Ａ　リニア増幅器
Ｒ１、Ｒ２、Ｒ３　演算増幅器の回路抵抗
ｖ　リニア増幅器の出力電圧が電圧検出器ｖＤＥＴを介して得られた１２［ｂｉｔ］のディジタル信号
Ｌ　負荷
Ｓｉ　ステイタス信号
【図１】
2004062754.tif 000003
【図２】
2004062754.tif 000004
【図３】
2004062754.tif 000005