(57)【要約】【課題】  低い電圧で安定して電子放出することのできる信頼性の高い電子放出素子の製造方法を提供する。【解決手段】  オーミック電極上に形成された金属又は半導体からなる電子供給層、電子供給層上に形成された絶縁体層及び絶縁体層上に形成された金属薄膜電極からなり、電子供給層がオーミック電極から金属薄膜電極への一方向に電流を流すダイオード機能層を備えかつ、ダイオード機能層がオーミック電極と電子供給層との界面、又は、電子供給層の中間、又は、絶縁体層と電子供給層との界面に配置されかつ、電子供給層及び金属薄膜電極間に電界が印加されたとき、電子を放出する電子放出素子の製造方法であって、オーミック電極上に電子供給層を形成する電子供給層形成工程を含み、電子供給層形成工程において、少なくとも１層が不純物を含む少なくとも２層のシリコン層を順次成膜するダイオード機能層成膜工程を含む。【選択図】  図６
2004335489.tif 000002
【特許請求の範囲】
【請求項１】
オーミック電極上に形成された金属又は半導体からなる電子供給層、前記電子供給層上に形成された絶縁体層及び前記絶縁体層上に形成された金属薄膜電極からなり、前記電子供給層が前記オーミック電極から前記金属薄膜電極への一方向に電流を流すダイオード機能層を備えかつ、前記ダイオード機能層が前記オーミック電極と前記電子供給層との界面、又は、前記電子供給層の中間、又は、前記絶縁体層と前記電子供給層との界面に配置されかつ、前記電子供給層及び前記金属薄膜電極間に電界が印加されたとき、電子を放出する電子放出素子の製造方法であって、前記オーミック電極上に前記電子供給層を形成する電子供給層形成工程を含み、前記電子供給層形成工程において、少なくとも１層が不純物を含む少なくとも２層のシリコン層を順次成膜するダイオード機能層成膜工程を含むことを特徴とする電子放出素子の製造方法。
【請求項２】
前記ダイオード機能層成膜工程において、同じマスクを用いてスパッタリング法により、素子毎に、ｎ+型シリコン層、ｎ-型シリコン層及びｐ+型シリコン層を成膜することを特徴とする請求項１記載の電子放出素子の製造方法。
【請求項３】
前記ｎ+型シリコン層及び前記ｎ-型シリコン層の成膜において、ターゲットとしてはアンチモン又はリンを高濃度ドープした１Ω・ｃｍ以下のシリコンターゲットを用い、前記ｎ+型シリコン層より前記ｎ-型シリコン層が低い濃度で成膜されることを特徴とする請求項２記載の電子放出素子の製造方法。
【請求項４】
前記ｐ+型シリコン層の成膜において、ホウ素を高濃度ドープした１Ω・ｃｍ以下のシリコンターゲットを用いることを特徴とする請求項３記載の電子放出素子の製造方法。
【請求項５】
前記スパッタリング法では、Ａｒ，Ｋｒ，Ｘｅあるいはそれらの混合ガス、又はこれらの希ガスを主成分としＯ2，Ｎ2を混入した混合ガスを用いてガス圧０．１〜１００ｍＴｏｒｒ、成膜レート０．１〜１０００ｎｍ／ｍｉｎのスパッタ条件で成膜されることを特徴とする請求項２〜４のいずれか記載の電子放出素子の製造方法。
【請求項６】
前記ダイオード機能層成膜工程の後に、熱を加え、ポリシリコン状態を生成する加熱工程を含むことを特徴とする請求項２〜５のいずれか記載の電子放出素子の製造方法。
【請求項７】
前記ダイオード機能層成膜工程において、プラズマＣＶＤ装置を用いて、プラズマＣＶＤ法により、ｎ型シリコン層及びｐ型シリコン層を成膜することを特徴とする請求項１記載の電子放出素子の製造方法。
【請求項８】
前記ｎ型シリコン層及びｐ型シリコン層の成膜において、前記ｎ型シリコン層はシランガスにホスフィンを混合した気体を用い、前記ｐ型シリコン層はシランガスにジボランを混合した気体を用いることを特徴とする請求項７記載の電子放出素子の製造方法。
【請求項９】
前記ダイオード機能層成膜工程の後に、エッチングにより、前記オーミック上のみに前記ｎ型シリコン層及びｐ型シリコン層を残すようにストライプ構造を形成する工程を含むことを特徴とする請求項７又は８記載の電子放出素子の製造方法。
【請求項１０】
前記ダイオード機能層成膜工程の後に、熱を加え、抵抗値を下げる加熱工程を含むことを特徴とする請求項７〜９のいずれか記載の電子放出素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子放出素子の製造方法及びこれを用いた電子放出表示装置の製造方法に関し、特に電子放出素子の複数を例えばマトリクス状に配列にした電子放出装置の製造方法に関する。
【背景技術】
【０００２】
従来からフラットパネルディスプレイ装置として電界電子放出素子のＦＥＤ（ｆｉｅｌｄ  ｅｍｉｓｓｉｏｎ  ｄｉｓｐｌａｙ）が、陰極の加熱を必要としない冷陰極の電子放出源のアレイを備えた平面形発光ディスプレイとして知られている。例えば、ｓｐｉｎｄｔ形冷陰極を用いたＦＥＤの発光原理は、冷陰極アレイが異なるもののＣＲＴ（ｃａｔｈｏｄｅ  ｒａｙ  ｔｕｂｅ）と同様に、陰極から離間したゲート電極により電子を真空中に引出し、透明陽極に塗布された蛍光体に衝突させて、発光させるものである。
【０００３】
しかしながら、この電界放出源は、微細なｓｐｉｎｄｔ型冷陰極の製造工程が複雑で、その工程数が多いので、製造歩留りが低いといった問題がある。また、面電子源として金属−絶縁体−金属（ＭＩＭ）構造の電子放出素子がある。このＭＩＭ構造の電子放出素子は、基板上に陰極としてのＡｌ層、膜厚１０ｎｍ程度のＡｌ2Ｏ3絶縁体層、膜厚１０ｎｍ程度の陽極としてのＡｕ層を順に形成した構造を有するものがある。これを真空中で対向電極の下に配置して下部Ａｌ層と上部Ａｕ層の間に電圧を印加するとともに対向電極に加速電圧を印加すると、電子の一部が上部Ａｕ層を飛び出し対向電極に達する。しかしながら、ＭＩＭ構造の電子放出素子を用いてもまだ放出電子の量は十分とはいえない。
【０００４】
これを改善するために、従来のＡｌ2Ｏ3絶縁体層の膜厚を数ｎｍ程度薄膜化したり、極薄膜のＡｌ2Ｏ3絶縁体層の膜質及びＡｌ2Ｏ3絶縁体層と上部Ａｕ層の界面を、より均一化することが必要であると考えられている。例えば、特許文献１に記載の発明のように、絶縁体層のさらなる薄膜化及び均一化のために陽極酸化法を用いて、化成電流を制御することにより電子放出特性を向上させる試みがなされている。
【特許文献１】特開平７−６５７１０号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、以上の事情に鑑みてなされたものであり、低い電圧で安定して電子放出することのできる電子放出効率の高い電子放出素子及びこれを用いたフラットパネルディスプレイ装置などの電子放出装置の製造方法を提供することを目的とする。
【０００６】
さらに、電子放出素子のディスプレイ装置への広範囲な応用を考え、電子放出素子を画素に対応させてドットマトリクス構造にした場合、電気的リークにより非選択画素からも電子放出がおこり、対応する蛍光体が発光してしまう問題がある。したがって、誤発光のない信頼性の高い電子放出素子及びこれを用いた電子放出表示装置の製造方法を提供することをも本発明のさらなる目的とする。
【課題を解決するための手段】
【０００７】
本発明の電子放出素子の製造方法は、オーミック電極上に形成された金属又は半導体からなる電子供給層、前記電子供給層上に形成された絶縁体層及び前記絶縁体層上に形成された金属薄膜電極からなり、前記電子供給層が前記オーミック電極から前記金属薄膜電極への一方向に電流を流すダイオード機能層を備えかつ、前記ダイオード機能層が前記オーミック電極と前記電子供給層との界面、又は、前記電子供給層の中間、又は、前記絶縁体層と前記電子供給層との界面に配置されかつ、前記電子供給層及び前記金属薄膜電極間に電界が印加されたとき、電子を放出する電子放出素子の製造方法であって、前記オーミック電極上に前記電子供給層を形成する電子供給層形成工程を含み、前記電子供給層形成工程において、少なくとも１層が不純物を含む少なくとも２層のシリコン層を順次成膜するダイオード機能層成膜工程を含むことを特徴とする。
【０００８】
本発明の電子放出素子の製造方法においては、前記ダイオード機能層成膜工程において、同じマスクを用いてスパッタリング法により、素子毎に、ｎ+型シリコン層、ｎ-型シリコン層及びｐ+型シリコン層を成膜することを特徴とする。本発明の電子放出素子の製造方法においては、前記ｎ+型シリコン層及び前記ｎ-型シリコン層の成膜において、ターゲットとしてはアンチモン又はリンを高濃度ドープした１Ω・ｃｍ以下のシリコンターゲットを用い、前記ｎ+型シリコン層より前記ｎ-型シリコン層が低い濃度で成膜されることを特徴とする。
【０００９】
本発明の電子放出素子の製造方法においては、前記ｐ+型シリコン層の成膜において、ホウ素を高濃度ドープした１Ω・ｃｍ以下のシリコンターゲットを用いることを特徴とする。本発明の電子放出素子の製造方法においては、前記スパッタリング法では、Ａｒ，Ｋｒ，Ｘｅあるいはそれらの混合ガス、又はこれらの希ガスを主成分としＯ2，Ｎ2を混入した混合ガスを用いてガス圧０．１〜１００ｍＴｏｒｒ好ましくは０．１〜２０ｍＴｏｒｒ、成膜レート０．１〜１０００ｎｍ／ｍｉｎ好ましくは０．５〜１００ｎｍ／ｍｉｎのスパッタ条件で成膜されることを特徴とする。本発明の電子放出素子の製造方法においては、前記ダイオード機能層成膜工程の後に、熱を加え、ポリシリコン状態を生成する加熱工程を含むことを特徴とする。
【００１０】
本発明の電子放出素子の製造方法においては、前記ダイオード機能層成膜工程において、プラズマＣＶＤ装置を用いて、プラズマＣＶＤ法により、ｎ型シリコン層及びｐ型シリコン層を成膜することを特徴とする。
【００１１】
本発明の電子放出素子の製造方法においては、前記ｎ型シリコン層及びｐ型シリコン層の成膜において、前記ｎ型シリコン層はシランガスにホスフィンを混合した気体を用い、前記ｐ型シリコン層はシランガスにジボランを混合した気体を用いることを特徴とする。
【００１２】
本発明の電子放出素子の製造方法においては、前記ダイオード機能層成膜工程の後に、エッチングにより、前記オーミック上のみに前記ｎ型シリコン層及びｐ型シリコン層を残すようにストライプ構造を形成する工程を含むことを特徴とする。本発明の電子放出素子の製造方法においては、前記ダイオード機能層成膜工程の後に、熱を加え、抵抗値を下げる加熱工程を含むことを特徴とする。
【００１３】
以上の本発明の電子放出素子の製造方法ににより製造された電子放出素子は、電子を素子の一方向しか流さないｐｎ接合、ｐｉｎ接合、ショットキ接合などからなるダイオードとして機能するダイオード機能層を有するので、例えば本発明の電子放出素子の複数を表示素子に用いた場合、電気的リークにより非選択画素から発光が生じない。さらに、本発明の電子放出素子では、絶縁体層は厚い膜厚を有するのでスルーホールが発生しにくいので製造歩留まりが向上する。また、本発明の電子放出素子は、画素バルブの発光源、電子顕微鏡の電子放出源、真空マイクロエレクトロニクス素子などの高速素子に応用でき、さらに面状又は点状の電子放出ダイオードとして、ミリ波又はサブミリ波の電磁波を放出する発光ダイオード又はレーザダイオードとして、さらには高速スイッチング素子として動作可能である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施例を図面を参照しつつ説明する。図１に示すように、本発明の電子放出素子は、ガラス素子基板１０上に例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）などからなるオーミック電極１１を形成し、その上に金属又はシリコン（Ｓｉ）などの半導体からなる電子供給層１２を形成し、その上にＳｉＯx（Ｘ＝０．１〜２．０）などからなる絶縁体層１３を積層し、その上に真空空間に面する例えば白金（Ｐｔ）、金（Ａｕ）などの金属薄膜電極１５を積層してなる。特に、電子供給層１２の中間には、ｐｎ接合、ｐｉｎ接合、ショットキ接合などのダイオード機能層１４が設けられている。絶縁体層１３は誘電体からなり５０ｎｍ以上の極めて厚い膜厚を有する。
【００１５】
ガラスからなる前面基板１はその内面にインジウム錫酸化物（いわゆるＩＴＯ）、酸化錫（ＳｎＯ）、酸化亜鉛（ＺｎＯ）などからなるコレクタ電極２を有し、背面基板１０の電子放出素子Ｓから発した電子を受ける。透明コレクタ電極２の上に蛍光体３Ｒ，Ｇ，Ｂが塗布されている。この電子放出素子の対向する一対の前面及び背面すなわち第１及び第２基板１０，１は真空空間４を挾むようにスペーサなどで保持され、封止されている。第２基板１の内面にはコレクタ電極２と蛍光体層３Ｒ，Ｇ，Ｂとが位置する。また、ＣＲＴ同様ブラックストライプＢＭやメタルバックを設けてもよい。素子基板１０の材質はガラスの他に、Ａｌ2Ｏ3，Ｓｉ3Ｎ4、ＢＮ等のセラミックスでも良い。
【００１６】
この素子の電子放出原理は、図１に示すように、表面の金属薄膜電極１５を正電位Ｖｄとし裏面オーミック電極１１を接地電位としたダイオード構造から説明できる。オーミック電極１１と金属薄膜電極１５との間に電圧Ｖｄを印加し電子供給層１２に電子を注入すると、ダイオード電流Ｉｄが流れ、絶縁体層１３は高抵抗であるので、印加電界の大部分は絶縁体層１３にかかる。電子は、金属薄膜電極１５側に向けて絶縁体層１３内を移動する。金属薄膜電極１５付近に達した電子は、そこで強電界により一部は金属薄膜電極１５をトンネルし、外部の真空中に放出される。
【００１７】
このトンネル効果によって薄膜電極１５から放出された電子ｅ（放出電流Ｉｅ）は、対向したコレクタ電極（透明電極）２に印加された高い加速電圧Ｖｃによって加速され、コレクタ電極２に集められる。コレクタ電極に所望色発光の蛍光体３が塗布されていれば対応する可視光を発光させる。ダイオード機能層１４は、図１に示すように、電子供給層１２と絶縁体層１３の界面に設けられてもよいが、図２に示すように、電子供給層１２に挟まれその中間に設けられてもよい。また、ダイオード機能層１４は、図３に示すように、オーミック電極１１と電子供給層１２の界面に設けられてもよい。このダイオード機能層１４は、電流を素子の一方向しか流さないたとえばｐ型シリコン層及びｎ型シリコン層の積層からなるｐｎ接合の層、さらに、ｐ型シリコン層及びｎ型シリコン層の間にｉ層を設けたｐｉｎ接合の積層であり、金属層および半導体の接合からなるショットキ接合の積層などからなるダイオードとして機能する。ｎ型シリコン層はＩＶ属のシリコン層に、共有結合をした際に自由電子を生じさせるような不純物、つまりリンのようなＶ属の原子をドープすれば形成できる。またｐ型シリコン層はホールを生成するような不純物、つまりホウ素などのＩＩＩ属の原子をシリコン層にドープすれば形成できる。この不純物をドープする方法としては、エピタキシャル成長法、イオン注入法、熱拡散法が用いられる。エピタキシャル成長法は気相エピタキシャル法が良く用いられるが、その中でも化学的方法（ＣＶＤ）と蒸着、スパッタなどの物理的方法（ＰＶＤ）が用いられる。不純物濃度としてはｎ型、ｐ型いずれも１０10〜１０20／ｃｍ3程度であり、その時の比抵抗率は１０5〜１０-3Ω・ｃｍ程度となる。
【００１８】
たとえばシリコンの電子供給層１２から薄膜電極１５に向けて電子が流れ、その逆は流れないようにするためには、図１に示すように、たとえばＳｉＯ2の絶縁体層１３側にｐ型シリコン層を形成し、基板のオーミック電極１１側にｎ型シリコン層を形成すれば良い。発光させるとき、金属薄膜電極１５にプラス電位を印加するので、順方向となり電子は金属薄膜電極１５方向へ流れ、そのまま素子から飛び出し蛍光体まで加速される。
【００１９】
電子放出素子におけるダイオード機能層の一例としてｎ−ｉ−ｐ型シリコン層からなるダイオード機能層の作製方法を説明する。ダイオード機能層の成膜方法は、例えばマスクを用いたスパッタ法が可能である。まず、図４に示すように、ガラス基板１０上のオーミック電極１１は、例えば、窒化チタンで作製する。オーミック電極の材料は高融点金属のタンタル、白金、コバルトなどでも良いが、この後で成膜するシリコンと反応しやすいため、特に窒化チタンが良い。
【００２０】
次に、オーミック電極１１上にマスクを用いてスパッタによりｎ型シリコン層を作製する。この場合、ターゲットとしてはアンチモン又はリンを高濃度ドープした１Ω・ｃｍ以下のシリコンターゲットを用い、水素ガスをアルゴンガスに少量混合した雰囲気中でスパッタする。次に、ｎ型シリコン層上に直接ｐ型シリコンを成膜して、直接ｎｐとしても良いが、確実にｐｎ接合を形成するために、低い濃度の真性層いわゆるｉ層（ｉｎｔｒｉｎｓｉｃ  ｌａｙｅｒ）シリコンをｎ型シリコン及びｐ型シリコン間に成膜してｎ+ｎ-ｐ+とする。ｉ層は、ｎ型上に同じマスクを用いて、上記と同じ元素をドープした５０Ω・ｃｍ以上のシリコンターゲットを用いスパッタする。
【００２１】
次に、ｐ型シリコンを成膜する。ホウ素を高濃度ドープした１Ω・ｃｍ以下のシリコンターゲットを用いスパッタする。いずれも雰囲気はｎ型と同等である。このようにして、図５に示すように、オーミック電極１１上にダイオード機能層１４を形成する。このｐ型シリコン層を電子放出素子の電子供給層として用いる。その後、図６に示すように、上にダイオード機能層１４上に絶縁体層１３及び金属薄膜電極１５をスパッタして素子が完成する。
【００２２】
図６に示すようにダイオード機能層のｐ型シリコン層を電子放出素子の電子供給層としても良いが、このｎ−ｉ−ｐ型シリコン層は抵抗が高い場合が多いので、あくまでもダイオード特性を持たせるためとして、更にダイオード機能層の上にシリコン層を同じマスクを用いて電子供給層として成膜する（図３参照）。この場合には、ｎ−ｉ−ｐ型シリコン層の抵抗を下げるために熱を加え、ポリシリコン状態にしてから電子放出素子を成膜する。
【００２３】
これらの層は、スパッタリング法をとおして、Ａｒ，Ｋｒ，Ｘｅあるいはそれらの混合ガス、又はこれらの希ガスを主成分としＯ2，Ｎ2などを混入した混合ガスを用いてガス圧０．１〜１００ｍＴｏｒｒ好ましくは０．１〜２０ｍＴｏｒｒ、成膜レート０．１〜１０００ｎｍ／ｍｉｎ好ましくは０．５〜１００ｎｍ／ｍｉｎのスパッタ条件で成膜される。さらに第２の実施例として、スパッタリング法に代えて、プラズマＣＶＤによるダイオード機能層の作製方法を説明する。
【００２４】
図７に示すように、プラズマＣＶＤ装置を用いて、ガラス基板１０上のオーミック電極１１上に、順次、ｎ−ｐ型シリコン層を成膜していく。ｎ型はシランガスにホスフィンを数％以下混合した気体を用いたプラズマＣＶＤで成膜する。この上にシランガスにジボランを数％以下混合した気体を用いてｐ型シリコン層を成膜する。ＣＶＤの場合はｐｎ接合が比較的容易に作製できるので、ｉ型シリコンを中間に設けても設けなくても良い。
【００２５】
その後、エッチングにより、電極上のみにシリコン層を残すようにストライプ構造を形成する。エッチングは一般方法で、図８に示すように、まずレジスト２０を上記シリコン層にスピンコートし、乾燥させた後、フォトマスク２１を用いて露光する。次に、図９に示すように、現像液によりオーミック電極上のみにレジスト２０を残し、その後、水洗し乾燥させる。ここにフッ酸系溶媒を噴霧することにより、電極間のシリコン層が除去され、図１０に示すように、所定のｐｎ接合のダイオード機能層１４の積層構造を得ることができる。この後、水洗、乾燥し、酸素プラズマによりアッシング（レジスト除去）する。最後に抵抗値に応じて熱を加え抵抗を下げるようにしても良い。
【００２６】
その後、図６に示す方法と同様に、スパッタリング法によりダイオード機能層１４上に絶縁体層１３及び金属薄膜電極１５を積層して素子が完成する。また、第３の実施例として、上記第２の実施例と同様の方法を用いて、ｐｎ接合のかわりに、ダイオード機能層をショットキ接合として形成できる。この場合、形成される半導体層と金属層の接触であるショットキ接合は、その半導体層がｐ型であるとき該半導体層が電子供給層として絶縁体層に接触するように、又は、その半導体層がｎ型であるとき金属層が電子供給層として絶縁体層に接触するように、絶縁体層とオーミック電極との間に積層される。
【００２７】
またさらに、他の実施例においては、ダイオード機能層を、電子供給層１２中にイオン注入方法などにより材料をドーパントとして分散させて設けることもできる。実際に、例えば、背面基板内面に、スパッタリング法によりＴｉＯxのオーミック電極を厚さ３００ｎｍ、その上にＳｉの電子供給層を約５μｍ、その上にＳｉＯxの絶縁体層を４００ｎｍ、その上にＰｔの金属薄膜電極を約１０ｎｍ成膜し、電子放出素子単体が完成させた。透明ガラス基板１の内面にＩＴＯコレクタ電極、各コレクタ電極上に、蛍光体層を形成した透明基板を作成した。これら素子基板及び透明基板を、金属薄膜電極及びコレクタ電極が向かい合うように平行に１０ｍｍ離間してスベーサにより保持し、間隙を１０-7Ｔｏｒｒ又は１０-5Ｐａの真空になし、電子放出素子を組立て、特性を調べた。
【００２８】
ＳｉＯx絶縁体層の全体厚が５０ｎｍ〜１０００ｎｍのとき、絶縁体層膜厚に対する放出電流Ｉｅ及び電子放出効率（Ｉｅ／Ｉｄ）の変化において、２００Ｖ以下の電圧を加えることにより、絶縁体層の全体厚５０ｎｍ以上の５０ｎｍ〜１０００ｎｍで、１×１０-3以上の放出効率が得られることが確認された。よって、絶縁体層膜厚が５０ｎｍ以上と厚く電子供給層がダイオード機能層を有する素子から、良好な結果が得られることが判明した。またさらに、上記実施例素子において、蛍光体を塗布したコレクタ電極及び金属薄膜電極の間に約４ｋＶの電圧を印加した状態では、絶縁体層膜厚５０ｎｍ以上の素子で薄膜電極に対応する形の均一な蛍光パターンが観測された。
【００２９】
スパッタリング法で成膜した絶縁体層の表面をＳＥＭで観察したところ、２０ｎｍ程度の微細構造からなることを特徴としていることが判った。５０ｎｍ以上の膜厚を有しながらトンネル電流が流れるといった特異な現象はこの特徴に起因すると考えられる。このように、基板の上に薄膜電極、シリコンの電子供給層、酸化シリコンの絶縁体層、薄膜電極層、バスラインを順次形成した構造を持つ電子放出素子はシリコン層中にｐｎ接合を形成すれば、外部に別途トランジスタを個別に設ける必要がなくなり、価格、歩留まりなどが飛躍的に改善される。
【００３０】
絶縁体層１３の誘電体材料としては、酸化珪素ＳｉＯx（ｘは原子比を示す）が特に有効であるが、ＬｉＯx，ＬｉＮx，ＮａＯx，ＫＯx，ＲｂＯx，ＣｓＯx，ＢｅＯx，ＭｇＯx，ＭｇＮx，ＣａＯx，ＣａＮx，ＳｒＯx，ＢａＯx，ＳｃＯx，ＹＯx，ＹＮx，ＬａＯx，ＬａＮx，ＣｅＯx，ＰｒＯx，ＮｄＯx，ＳｍＯx，ＥｕＯx，ＧｄＯx，ＴｂＯx，ＤｙＯx，ＨｏＯx，ＥｒＯx，ＴｍＯx，ＹｂＯx，ＬｕＯx，ＴｂＯx，ＤｙＯx，ＨｏＯx，ＥｒＯx，ＴｍＯx，ＹｂＯx，ＬｕＯx，ＴｉＯx，ＴｉＮx，ＺｒＯx，ＺｒＮx，ＨｆＯx，ＨｆＮx，ＴｈＯx，ＶＯx，ＶＮx，ＮｂＯx，ＮｂＮx，ＴａＯx，ＴａＮx，ＣｒＯx，ＣｒＮx，ＭｏＯx，ＭｏＮx，ＷＯx，ＷＮx，ＭｎＯx，ＲｅＯx，ＦｅＯx，ＦｅＮx，ＲｕＯx，ＯｓＯx，ＣｏＯx，ＲｈＯx，ＩｒＯx，ＮｉＯx，ＰｄＯx，ＰｔＯx，ＣｕＯx，ＣｕＮx，ＡｇＯx，ＡｕＯx，ＺｎＯx，ＣｄＯx，ＨｇＯx，ＢＯx，ＢＮx，ＡｌＯx，ＡｌＮx，ＧａＯx，ＧａＮx，ＩｎＯx，ＳｉＮx，ＧｅＯx，ＳｎＯx，ＰｂＯx，ＰＯx，ＰＮx，ＡｓＯx，ＳｂＯx，ＳｅＯx，ＴｅＯxなどの金属酸化物又は金属窒化物でもよい。
【００３１】
また、ＬｉＡｌＯ2，Ｌｉ2ＳｉＯ3，Ｌｉ2ＴｉＯ3，Ｎａ2Ａｌ22Ｏ34，ＮａＦｅＯ2，Ｎａ4ＳｉＯ4，Ｋ2ＳｉＯ3，Ｋ2ＴｉＯ3，Ｋ2ＷＯ4，Ｒｂ2ＣｒＯ4，ＣＳ2ＣｒＯ4，ＭｇＡｌ2Ｏ4，ＭｇＦｅ2Ｏ4，ＭｇＴｉＯ3，ＣａＴｉＯ3，ＣａＷＯ4，ＣａＺｒＯ3，ＳｒＦｅ12Ｏ19，ＳｒＴｉＯ3，ＳｒＺｒＯ3，ＢａＡｌ2Ｏ4，ＢａＦｅ12Ｏ19，ＢａＴｉＯ3，Ｙ3Ａl5Ｏ12，Ｙ3Ｆｅ5Ｏ12，ＬａＦｅＯ3，Ｌａ3Ｆｅ5Ｏ12，Ｌａ2Ｔｉ2Ｏ7，ＣｅＳｎＯ4，ＣｅＴｉＯ4，Ｓｍ3Ｆｅ5Ｏ１2，ＥｕＦｅＯ3，Ｅｕ3Ｆｅ5Ｏ12，ＧｄＦｅＯ3，Ｇｄ3Ｆｅ5Ｏ12，ＤｙＦｅＯ3，Ｄｙ3Ｆｅ5Ｏ12，ＨｏＦｅＯ3，Ｈｏ3Ｆｅ5Ｏ12，ＥｒＦｅＯ3，Ｅｒ3Ｆｅ5Ｏ12，Ｔｍ3Ｆｅ5Ｏ12，ＬｕＦｅＯ3，Ｌｕ3Ｆｅ5Ｏ12，ＮｉＴｉＯ3，Ａｌ2ＴｉＯ3，ＦｅＴｉＯ3，ＢａＺｒＯ3，ＬｉＺｒＯ3，ＭｇＺｒＯ3，ＨｆＴｉＯ4，ＮＨ4ＶＯ3，ＡｇＶＯ3，ＬｉＶＯ3，ＢａＮｂ2Ｏ6，ＮａＮｂＯ3，ＳｒＮｂ2Ｏ6，ＫＴａＯ3，ＮａＴａＯ3，ＳｒＴａ2Ｏ6，ＣｕＣｒ2Ｏ4，Ａｇ2ＣｒＯ4，ＢａＣｒＯ4，Ｋ2ＭｏＯ4，Ｎａ2ＭｏＯ4，ＮｉＭｏＯ4，ＢａＷＯ4，Ｎａ2ＷＯ4，ＳｒＷＯ4，ＭｎＣｒ2Ｏ4，ＭｎＦｅ2Ｏ4，ＭｎＴｉＯ3，ＭｎＷＯ4，ＣｏＦｅ2Ｏ4，ＮｎＦｅ2Ｏ4，ＦｅＷＯ4，ＣｏＭｏＯ4，ＣｏＴｉＯ3，ＣｏＷＯ4，ＮｉＦｅ2Ｏ4，ＮｉＷＯ4，ＣｕＦｅ2Ｏ4，ＣｕＭｏＯ4，ＣｕＴｉＯ3，ＣｕＷＯ4，Ａｇ2ＭｏＯ4，Ａｇ2ＷＯ4，ＺｎＡｌ2Ｏ4，ＺｎＭｏＯ4，ＺｎＷＯ4，ＣｄＳｎＯ3，ＣｄＴｉＯ3，ＣｄＭｏＯ4，ＣｄＷＯ4，ＮａＡｌＯ2，ＭｇＡｌ2Ｏ4，ＳｒＡｌ2Ｏ4，Ｇｄ3Ｇａ5Ｏ12，ＩｎＦｅＯ3，ＭｇＩｎ2Ｏ4，Ａｌ2ＴｉＯ5，ＦｅＴｉＯ3，ＭｇＴｉＯ3，Ｎａ2ＳｉＯ3，ＣａＳｉＯ3，ＺｒＳｉＯ4，Ｋ2ＧｅＯ3，Ｌｉ2ＧｅＯ3，Ｎａ2ＧｅＯ3，Ｂｉ2Ｓｎ3Ｏ9，ＭｇＳｎＯ3，ＳｒＳｎＯ3，ＰｂＳｉＯ3，ＰｂＭｏＯ4，ＰｂＴｉＯ3，ＳｎＯ2−Ｓｂ2Ｏ3，ＣｕＳｅＯ4，Ｎａ2ＳｅＯ3，ＺｎＳｅＯ3，Ｋ2ＴｅＯ3，Ｋ2ＴｅＯ4，Ｎａ2ＴｅＯ3，Ｎａ2ＴｅＯ4などの金属複合酸化物、ＦｅＳ，Ａｌ2Ｓ3，ＭｇＳ，ＺｎＳなどの硫化物、ＬｉＦ，ＭｇＦ2，ＳｍＦ3などのフッ化物、ＨｇＣｌ，ＦｅＣｌ2，ＣｒＣｌ3などの塩化物、ＡｇＢｒ，ＣｕＢｒ，ＭｎＢｒ2などの臭化物、ＰｂＩ2，ＣｕＩ，ＦｅＩ2などのヨウ化物、又は、ＳｉＡｌＯＮなどの金属酸化窒化物でも絶縁体層１３の誘電体材料として有効である。
【００３２】
さらに、絶縁体層１３の誘電体材料としてダイヤモンド，フラーレン（Ｃ2n）などの炭素、或いは、Ａｌ4Ｃ3，Ｂ4Ｃ，ＣａＣ2，Ｃｒ3Ｃ2，Ｍｏ2Ｃ，ＭｏＣ，ＮｂＣ，ＳｉＣ，ＴａＣ，ＴｉＣ，ＶＣ，Ｗ2Ｃ，ＷＣ，ＺｒＣなどの金属炭化物も有効である。なお、フラーレン（Ｃ2n）は炭素原子だけからなりＣ60に代表される球面篭状分子でＣ32〜Ｃ960などがあり、また、上式中、Ｏx，Ｎxのxは原子比を表す。
【００３３】
絶縁体層の厚さは、５０ｎｍ以上、好ましくは１００〜１０００ｎｍ程度である。電子放出素子の電子供給層１２の材料としてはＳｉが特に有効であるが、アモルファスシリコン（ａ−Ｓｉ）や、ａ−Ｓｉのダンリングボンドを水素（Ｈ）で終結させた水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）、さらにＳｉの一部を炭素（Ｃ）で置換した水素化アモルファスシリコンカーバイド（ａ−ＳｉＣ：Ｈ）や、Ｓｉの一部を窒素（Ｎ）で置換した水素化アモルファスシリコンナイトライド（ａ−ＳｉＮ：Ｈ）などの化合物半導体も用いられ、ホウ素、アンチモンをドープしたシリコンも用いられ得る。Ｓｉの代わりにゲルマニウム（Ｇｅ）、炭化シリコン（ＳｉＣ）、ヒ化ガリウム（ＧａＡｓ）、リン化インジウム（ＩｎＰ）、セレン化カドミウム（ＣｄＳｅ）など、ＩＶ族、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族などの単体半導体及び化合物半導体も電子供給層に用いられ得る。
【００３４】
又は、電子供給層１２の材料としてＡｌ，Ａｕ，Ａｇ，Ｃｕなどの金属でも有効であるが、Ｓｃ，Ｔｉ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｚｎ，Ｇａ，Ｙ，Ｚｒ，Ｎｂ，Ｍｏ，Ｔｃ，Ｒｕ，Ｒｈ，Ｐｄ，Ｃｄ，Ｌｎ，Ｓｎ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ，Ｐｔ，Ｔｌ，Ｐｂ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕなども用いられ得る。
【００３５】
電子放出側の金属薄膜電極１５の材料としてはＰｔ，Ａｕ，Ｗ，Ｒｕ，Ｉｒなどの金属が有効であるが、Ａｌ，Ｓｃ，Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｚｎ，Ｇａ，Ｙ，Ｚｒ，Ｎｂ，Ｍｏ，Ｔｃ，Ｒｈ，Ｐｄ，Ａｇ，Ｃｄ，Ｌｎ，Ｓｎ，Ｔａ，Ｒｅ，Ｏｓ，Ｔｌ，Ｐｂ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕなども用いられ得る。
【００３６】
またこれらの電子放出素子の成膜法としては、スパッタリング法が特に有効であるが、真空蒸着法、ＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法、レーザアブレーション法、ＭＢＥ（ｍｏｌｅｃｕｌａｒ  ｂｅａｍ  ｅｐｉｔａｘｙ）法、イオンビームスパッタリング法でも有効である。図１１は、内部に隔壁を有する実施例の電子放出素子フラットパネルディスプレイ装置を示す。実施例のフラットパネルディスプレイ装置は、ガラスなどの一対の透光性の前面基板１及び背面基板１０からなり、背面基板１０側の隔壁ＲＲと前面基板１側の第２隔壁ＦＲとが当接して、両基板は真空空間４を挾み互いに対向している。
【００３７】
背面基板１０の真空空間４側内面には、それぞれ平行に伸長する複数のオーミック電極１１が形成されている。オーミック電極１１は、カラーディスプレイパネルとするために赤、緑、青のＲ，Ｇ，Ｂ色信号に応じて３本１組となっており、それぞれに所定信号が印加される。オーミック電極１１の上に電子放出素子Ｓの複数が形成され、電子放出素子Ｓがマトリクス状に配置されている。それぞれが平行に伸長する複数のバスライン１６は、隣接する素子の金属薄膜電極１５の一部上に、これらを電気的に接続するために形成され、オーミック電極１１に垂直に伸長して架設されている。オーミック電極１１及びバスライン１６の交点が電子放出素子Ｓに対応する。よって、本発明の表示装置の駆動方式としては単純マトリクス方式又はアクティブマトリクス方式が適用できる。発光駆動させるとき、金属薄膜電極１５にプラス電位を印加するので、ダイオード機能層１４の順方向となり電子は金属薄膜電極１５方向へ流れ、そのまま素子から飛び出し蛍光体まで加速される。しかし、逆バイアスとなった時は電流が流れず、マトリクスディスプレイ上の他の画素を経由した閉回路が形成されず、したがって電気的リークも起らなくなる。
【００３８】
図１２に示すように、電子放出素子Ｓはストライプ状のオーミック電極１１上に順に形成された電子供給層を型シリコンとして有するダイオード機能層１４、絶縁体層１３及び金属薄膜電極１５からなる。金属薄膜電極１５の一部は真空空間４に面している。ストライプのオーミック電極の寸法として例をあげると、幅１６０μｍ、厚さ０．３μｍ、線間隔３００μｍである。
【００３９】
特に、本実施例では、電子放出素子Ｓの各々を取り囲み複数の電子放出領域に区画する絶縁性支持部１７が形成されている。この絶縁性支持部１７はバスライン１６を支え、断線を防止する。すなわち、図１２に示すように、電子放出素子以外の周縁部にあらかじめ絶縁性支持部、或いは電気抵抗の大きい物質を、その後の工程で電子放出素子を形成した場合の最終的な厚さと同程度に成膜しておくのである。絶縁性支持部１７の厚さは例えば５μｍとしている。
【００４０】
さらに、本実施例では、背面基板１０から真空空間４へ突出するように絶縁性支持部１７上に背面基板側の隔壁ＲＲが形成されている。隔壁ＲＲは所定間隔で間隔を隔てて配置されている。図１１では、隔壁ＲＲは電子放出素子Ｓ列毎にそれらの間に形成されているが、隔壁ＲＲを、電子放出素子Ｓの例えば２，３列毎の間に間隔をあけて形成してもよい。また、図１１では、隔壁ＲＲはオーミック電極１１にほぼ垂直な方向に連続して形成されているが、前面基板１側の第２隔壁ＦＲに当接する部分を含む上部面積を残して間欠的に形成してもよい。いずれにしても隔壁ＲＲは電子放出素子Ｓ間に形成されている。
【００４１】
更に、この隔壁ＲＲはその上底面積が、背面基板と接する下底面積よりも大きく形成されることが好ましい。すなわち、隔壁ＲＲはその上部に背面基板に略平行な方向に突出するオーバーハング部１８を有するように、形成されることが好ましい。図１３に示すように、絶縁性支持部１７と接触する部分（下底）の電極方向の長さが上面（上底）のそれより短く、電極方向の断面が台形いわゆる逆テーパとなっている。すなわち、オーバーハング部１８は、スクリーン印刷のほかにフォトリソグラフィ法などの手法を用いて隔壁ＲＲのアンダカットとして形成できる。
【００４２】
更に、図１１では、背面基板１０の金属薄膜電極１５上に設けられたバスライン１６の形状が単純な直線状で形成されているが、バスライン１６を直線状でなく、電子放出素子の金属薄膜電極１５の間において、金属薄膜電極上における幅よりも大なる幅を有するように、すなわち電子放出素子の間では素子上よりも太くなるように形成することが好ましい。これによって、バスラインの抵抗値を低減できる。
【００４３】
なお、図１１では図示しないが背面基板１０及びオーミック電極１１間には、ＳｉＯx，ＳｉＮx，Ａｌ2Ｏ3，ＡｌＮなどの絶縁体からなるインシュレータ層を形成してもよい。インシュレータ層はガラスの背面基板１０から素子への悪影響（アルカリ成分などに不純物の溶出や、基板面の凹凸など）を防ぐ働きをなす。金属薄膜電極１５の材質は、電子放出の原理から仕事関数φが小さい材料で、薄い程良い。電子放出効率を高くするために、金属薄膜電極１５の材質は周期律表のＩ族、ＩＩ族の金属が良く、たとえばＣｓ，Ｒｂ，Ｌｉ，Ｓｒ，Ｍｇ，Ｂａ，Ｃａ等が有効で、更に、それらの合金であっても良い。また、金属薄膜電極１５の材質は極薄化の面では、導電性が高く化学的に安定な金属が良く、たとえばＡｕ，Ｐｔ，Ｌｕ，Ａｇ，Ｃｕの単体又はこれらの合金等が望ましい。また、これらの金属に、上記仕事関数の小さい金属をコート、あるいはドープしても有効である。
【００４４】
バスライン１６の材料としては、Ａｕ，Ｐｔ，Ａｌ，Ｃｕ等の一般にＩＣの配線に用いられる物で良く、各素子にほぼ同電位を供給可能ならしめるに足る厚さで、０．１〜５０μｍが適当である。但し、抵抗値が許容できるのであればバスラインを使用しないで、金属薄膜電極に使用する材料を使用することもできる。一方、表示面である透明ガラスなどの透光性の前面基板１の内面（背面基板１０と対向する面）には、ＩＴＯからなる透明なコレクタ電極２が一体的に形成され、これに高い電圧が印加される。なお、ブラックストライプやバックメタルを使用する場合は、ＩＴＯを設けずにこれらをコレクタ電極とすることが可能である。
【００４５】
コレクタ電極２上には、フロントリブ（第２隔壁）ＦＲがオーミック電極１１に平行となるように複数形成されている。延在しているフロントリブ間のコレクタ電極２の上には、Ｒ，Ｇ，Ｂに対応する蛍光体からなる蛍光体層３Ｒ，３Ｇ，３Ｂが真空空間４に面するように、それぞれ形成されている。このように、各蛍光体の境には背面基板と前面基板の距離を一定（例えば、１ｍｍ）に保つためのフロントリブ（第２隔壁）ＦＲが設けられている。背面基板１０上に設けられたリアリブ（隔壁）ＲＲと直交する方向にフロントリブ（第２隔壁）ＦＲが前面基板１に設けられているので、光の３原色に相当するＲ，Ｇ，Ｂに前面基板の蛍光体を塗り分けることが確実になる。
【００４６】
このように、実施例の電子放出素子フラットパネルディスプレイ装置はマトリクス状に配置されかつ各々が赤Ｒ、緑Ｇ及び青Ｂの発光部からなる発光画素の複数からなる画像表示配列を有している。もちろん、ＲＧＢの発光部に代えてすべてを単色の発光部としてモノクロムディスプレイパネルも形成できる。
【図面の簡単な説明】
【００４７】
【図１】本発明による実施例の電子放出素子の概略断面図である。
【図２】本発明による他の実施例の電子放出素子のダイオード機能層近傍を示す概略部分拡大断面図である。
【図３】本発明による更なる他の実施例の電子放出素子のダイオード機能層近傍を示す概略部分拡大断面図である。
【図４】本発明による実施例の電子放出素子内のダイオード機能層の製造工程における基板の概略部分断面図である。
【図５】本発明による実施例の電子放出素子内のダイオード機能層の製造工程における基板の概略部分断面図である。
【図６】本発明による実施例の電子放出素子内のダイオード機能層の製造工程における基板の概略部分断面図である。
【図７】本発明による他の実施例の電子放出素子内のダイオード機能層の製造工程における基板の概略部分断面図である。
【図８】本発明による他の実施例の電子放出素子内のダイオード機能層の製造工程における基板の概略部分断面図である。
【図９】本発明による他の実施例の電子放出素子内のダイオード機能層の製造工程における基板の概略部分断面図である。
【図１０】本発明による他の実施例の電子放出素子内のダイオード機能層の製造工程における基板の概略部分断面図である。
【図１１】本発明による実施例の電子放出素子フラットパネルディスプレイ装置を示す概略部分斜視図である。
【図１２】実施例の電子放出素子フラットパネルディスプレイ装置の図１１における線ＡＡに沿った概略部分拡大断面図。
【図１３】実施例の電子放出素子フラットパネルディスプレイ装置の図１１における線ＢＢに沿った概略部分拡大断面図。
【符号の説明】
【００４８】
１  透光性の前面基板
２  コレクタ電極
３Ｒ，３Ｇ，３Ｂ  蛍光体層
４  真空空間
１０  背面基板
１１  オーミック電極
１２  電子供給層
１３  絶縁体層
１５  金属薄膜電極
１６  バスライン
１７  絶縁性支持部
１８  オーバーハング部
ＲＲ  隔壁
ＦＲ  第２隔壁
【図１】
2004335489.tif 000003
【図２】
2004335489.tif 000004
【図３】
2004335489.tif 000005
【図４】
2004335489.tif 000006
【図５】
2004335489.tif 000007
【図６】
2004335489.tif 000008
【図７】
2004335489.tif 000009
【図８】
2004335489.tif 000010
【図９】
2004335489.tif 000011
【図１０】
2004335489.tif 000012
【図１１】
2004335489.tif 000013
【図１２】
2004335489.tif 000014
【図１３】
2004335489.tif 000015