(57)【要約】【課題】信号入力端子のピーク電位が緩やかに変動する場合でもピーク電位を高精度に検出する。【解決手段】ピーク電位検出回路は、容量ＣＨ１と、信号入力端子の電位ＩＮがピーク電位出力端子の電位ＯＵＴＸより大きい場合のみ電源電位ＶＤＤとピーク電位出力端子とを接続して容量ＣＨ１を充電する第１の充電回路と、信号入力端子のピーク電位がとり得る最小値より小さい第１のバイアス電位ｂｉａｓ１よりも信号入力端子の電位ＩＮが大きい場合のみ、信号入力端子のピーク電位がとり得る最小値より小さい第２のバイアス電位ｂｉａｓ２とピーク電位出力端子とを接続して容量ＣＨ１を放電する第１の放電回路とを有する。【選択図】        図１
2004265522.tif 000002
【特許請求の範囲】
【請求項１】
信号入力端子のピーク電位を保持してピーク電位出力端子から出力するピーク電位検出回路において、
前記ピーク電位出力端子と任意の固定電位との間に接続された第１の容量と、
前記信号入力端子の電位が前記ピーク電位出力端子の電位より大きい場合のみ電源電位と前記ピーク電位出力端子とを接続して前記第１の容量を充電する第１の充電回路と、
前記信号入力端子のピーク電位がとり得る最小値より小さい第１のバイアス電位よりも前記信号入力端子の電位が大きい場合のみ、前記信号入力端子のピーク電位がとり得る最小値より小さい第２のバイアス電位と前記ピーク電位出力端子とを接続して前記第１の容量を放電する第１の放電回路とを有することを特徴とするピーク電位検出回路。
【請求項２】
信号入力端子のボトム電位を保持してボトム電位出力端子から出力するボトム電位検出回路において、
前記ボトム電位出力端子と任意の固定電位との間に接続された第２の容量と、
前記信号入力端子の電位が前記ボトム電位出力端子の電位より小さい場合のみ接地電位と前記ボトム電位出力端子とを接続して前記第２の容量を放電する第２の放電回路と、
前記信号入力端子のボトム電位がとり得る最大値より大きい第３のバイアス電位よりも前記信号入力端子の電位が小さい場合のみ、前記信号入力端子のボトム電位がとり得る最大値より大きい第４のバイアス電位と前記ボトム電位出力端子とを接続して前記第２の容量を充電する第２の充電回路とを有することを特徴とするボトム電位検出回路。
【請求項３】
信号入力端子のピーク電位を保持してピーク電位出力端子から出力するピーク電位検出回路において、
前記ピーク電位出力端子と任意の固定電位との間に接続された第１の容量と、
前記信号入力端子の電位が前記ピーク電位出力端子の電位より大きい場合のみ前記信号入力端子と前記ピーク電位出力端子とを接続して前記第１の容量を充電する第１の充電回路と、
前記信号入力端子のピーク電位がとり得る最小値より小さい第１のバイアス電位よりも前記信号入力端子の電位が大きい場合のみ、前記信号入力端子のピーク電位がとり得る最小値より小さい第２のバイアス電位と前記ピーク電位出力端子とを接続して前記第１の容量を放電する第１の放電回路とを有することを特徴とするピーク電位検出回路。
【請求項４】
信号入力端子のボトム電位を保持してボトム電位出力端子から出力するボトム電位検出回路において、
前記ボトム電位出力端子と任意の固定電位との間に接続された第２の容量と、
前記信号入力端子の電位が前記ボトム電位出力端子の電位より小さい場合のみ前記信号入力端子と前記ボトム電位出力端子とを接続して前記第２の容量を放電する第２の放電回路と、
前記信号入力端子のボトム電位がとり得る最大値より大きい第３のバイアス電位よりも前記信号入力端子の電位が小さい場合のみ、前記信号入力端子のボトム電位がとり得る最大値より大きい第４のバイアス電位と前記ボトム電位出力端子とを接続して前記第２の容量を充電する第２の充電回路とを有することを特徴とするボトム電位検出回路。
【請求項５】
請求項１記載のピーク電位検出回路と、
請求項２記載のボトム電位検出回路と、
前記ピーク電位検出回路のピーク電位出力端子の電位と前記ボトム電位検出回路のボトム電位出力端子の電位との中点電位を生成する中点電位生成回路と、
前記中点電位をしきい値として前記信号入力端子の電位を２値化する２値化回路とを有することを特徴とするデジタルスライス回路。
【請求項６】
請求項１記載のピーク電位検出回路と、
請求項４記載のボトム電位検出回路と、
前記ピーク電位検出回路のピーク電位出力端子の電位と前記ボトム電位検出回路のボトム電位出力端子の電位との中点電位を生成する中点電位生成回路と、
前記中点電位をしきい値として前記信号入力端子の電位を２値化する２値化回路とを有することを特徴とするデジタルスライス回路。
【請求項７】
請求項３記載のピーク電位検出回路と、
請求項２記載のボトム電位検出回路と、
前記ピーク電位検出回路のピーク電位出力端子の電位と前記ボトム電位検出回路のボトム電位出力端子の電位との中点電位を生成する中点電位生成回路と、
前記中点電位をしきい値として前記信号入力端子の電位を２値化する２値化回路とを有することを特徴とするデジタルスライス回路。
【請求項８】
請求項３記載のピーク電位検出回路と、
請求項４記載のボトム電位検出回路と、
前記ピーク電位検出回路のピーク電位出力端子の電位と前記ボトム電位検出回路のボトム電位出力端子の電位との中点電位を生成する中点電位生成回路と、
前記中点電位をしきい値として前記信号入力端子の電位を２値化する２値化回路とを有することを特徴とするデジタルスライス回路。
【請求項９】
請求項１記載のピーク電位検出回路において、
前記第１の充電回路は、第１の入力端子が前記信号入力端子と接続され、第２の入力端子が前記ピーク電位出力端子と接続された第１のコンパレーターと、電源電位と前記ピーク電位出力端子との間に接続され、前記第１のコンパレーターにおいて前記信号入力端子の電位が前記ピーク電位出力端子の電位より大きい状態が検出された場合のみ閉じる第１のスイッチとからなり、
前記第１の放電回路は、第１の入力端子が前記信号入力端子と接続され、第２の入力端子に前記第１のバイアス電位が与えられた第２のコンパレーターと、第１の端子が前記ピーク電位出力端子と接続された第１の抵抗と、前記第２のバイアス電位と前記第１の抵抗の第２の端子との間に接続され、前記第２のコンパレーターにおいて前記信号入力端子の電位が前記第１のバイアス電位より大きい状態が検出された場合のみ閉じる第２のスイッチとからなることを特徴とするピーク電位検出回路。
【請求項１０】
請求項２記載のボトム電位検出回路において、
前記第２の放電回路は、第１の入力端子が前記ボトム電位出力端子と接続され、第２の入力端子が前記信号入力端子と接続された第３のコンパレーターと、接地電位と前記ボトム電位出力端子との間に接続され、前記第３のコンパレーターにおいて前記信号入力端子の電位が前記ボトム電位出力端子の電位より小さい状態が検出された場合のみ閉じる第３のスイッチとからなり、
前記第２の充電回路は、第１の入力端子に前記第３のバイアス電位が与えられ、第２の入力端子が前記信号入力端子と接続された第４のコンパレーターと、第１の端子が前記ボトム電位出力端子と接続された第２の抵抗と、前記第４のバイアス電位と前記第２の抵抗の第２の端子との間に接続され、前記第４のコンパレーターにおいて前記信号入力端子の電位が前記第３のバイアス電位より小さい状態が検出された場合のみ閉じる第４のスイッチとからなることを特徴とするボトム電位検出回路。
【請求項１１】
請求項３記載のピーク電位検出回路において、
前記第１の充電回路は、第１の入力端子が前記信号入力端子と接続され、第２の入力端子が前記ピーク電位出力端子と接続された第１のコンパレーターと、前記信号入力端子と前記ピーク電位出力端子との間に接続され、前記第１のコンパレーターにおいて前記信号入力端子の電位が前記ピーク電位出力端子の電位より大きい状態が検出された場合のみ閉じる第１のスイッチとからなり、
前記第１の放電回路は、第１の入力端子が前記信号入力端子と接続され、第２の入力端子に前記第１のバイアス電位が与えられた第２のコンパレーターと、第１の端子が前記ピーク電位出力端子と接続された第１の抵抗と、前記第２のバイアス電位と前記第１の抵抗の第２の端子との間に接続され、前記第２のコンパレーターにおいて前記信号入力端子の電位が前記第１のバイアス電位より大きい状態が検出された場合のみ閉じる第２のスイッチとからなることを特徴とするピーク電位検出回路。
【請求項１２】
請求項４記載のボトム電位検出回路において、
前記第２の放電回路は、第１の入力端子が前記ボトム電位出力端子と接続され、第２の入力端子が前記信号入力端子と接続された第３のコンパレーターと、前記信号入力端子と前記ボトム電位出力端子との間に接続され、前記第３のコンパレーターにおいて前記信号入力端子の電位が前記ボトム電位出力端子の電位より小さい状態が検出された場合のみ閉じる第３のスイッチとからなり、
前記第２の充電回路は、第１の入力端子に前記第３のバイアス電位が与えられ、第２の入力端子が前記信号入力端子と接続された第４のコンパレーターと、第１の端子が前記ボトム電位出力端子と接続された第２の抵抗と、前記第４のバイアス電位と前記第２の抵抗の第２の端子との間に接続され、前記第４のコンパレーターにおいて前記信号入力端子の電位が前記第３のバイアス電位より小さい状態が検出された場合のみ閉じる第４のスイッチとからなることを特徴とするボトム電位検出回路。
【請求項１３】
請求項５乃至８のいずれかに記載のデジタルスライス回路において、
前記２値化回路は、第１の入力端子が前記信号入力端子と接続され、第２の入力端子に前記中点電位が入力される第５のコンパレーターからなることを特徴とするデジタルスライス回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アナログ復調回路に用いられる高精度なピーク電位検出回路、ボトム電位検出回路およびデジタルスライス回路に関するものである。
【０００２】
【従来の技術】
現在一般的に使用されている第１の従来技術であるピーク電位検出回路の構成を図１１に示す。本回路では、ピーク電位出力端子の電位ＯＵＴＸと信号入力端子の電位ＩＮとをコンパレーターＣｏｍｐＸで比較し、ＯＵＴＸ＜ＩＮが成立するとき、コンパレーターＣｏｍｐＸの出力が電源電位ＶＤＤとなり、スイッチＳＷＸが閉じて、電流が電源電位ＶＤＤから容量ＣＨＸに流れるため、出力電位ＯＵＴＸが上昇する。
【０００３】
出力電位ＯＵＴＸの上昇により、ＯＵＴＸ＝ＩＮになると、コンパレーターＣｏｍｐＸの出力が接地電位となり、スイッチＳＷＸが開いて、入力電位ＩＮのピーク電位ＭＡＸが容量ＣＨＸに保持される。ＩＮ＜ＯＵＴＸの場合には、スイッチＳＷＸは開いているので、出力電位ＯＵＴＸは変化しない。以上により、信号入力端子の最大電位（ピーク電位ＭＡＸ）を検出してピーク電位出力端子に保持することができる（非特許文献１参照）。
【０００４】
図１２に図１１の技術を用いたボトム電位検出回路の構成を示す。本回路は、電源電位ＶＤＤの代わりに接地電位を用いて信号入力端子の最小電位（ボトム電位ＭＩＮ）を検出・保持するものである。ボトム電位出力端子の電位ＯＵＴＮと入力電位ＩＮとをコンパレーターＣｏｍｐＮで比較し、ＯＵＴＮ＞ＩＮが成立するとき、コンパレーターＣｏｍｐＮの出力が電源電位ＶＤＤとなり、スイッチＳＷＮが閉じて、容量ＣＨＮが放電するため、出力電位ＯＵＴＮが低下する。
【０００５】
出力電位ＯＵＴＮの低下により、ＯＵＴＮ＝ＩＮになると、コンパレーターＣｏｍｐＮの出力が接地電位となり、スイッチＳＷＮが開いて、入力電位ＩＮのボトム電位ＭＩＮが容量ＣＨＮに保持される。ＩＮ＞ＯＵＴＮの場合には、スイッチＳＷＮは開いているので、出力電位ＯＵＴＮは変化しない。以上により、入力電位ＩＮのボトム電位ＭＩＮを検出してボトム電位出力端子に保持することができる。
【０００６】
現在一般的に使用されている第２の従来技術であるピーク電位検出回路の構成を図１３に示す。本回路では、ピーク電位出力端子の電位ＯＵＴＸと信号入力端子の電位ＩＮとをコンパレーターＣｏｍｐＸで比較し、ＯＵＴＸ＜ＩＮが成立するとき、コンパレーターＣｏｍｐＸの出力が電源電位ＶＤＤとなり、スイッチＳＷＸが閉じて、出力電位ＯＵＴＸが入力電位ＩＮに応じて上昇する。
【０００７】
出力電位ＯＵＴＸの上昇により、ＯＵＴＸ＝ＩＮになると、コンパレーターＣｏｍｐＸの出力が接地電位となり、スイッチＳＷＸが開いて、入力電位ＩＮのピーク電位ＭＡＸが容量ＣＨＸに保持される。ＩＮ＜ＯＵＴＸの場合には、スイッチＳＷＸは開いているので、出力電位ＯＵＴＸは変化しない。以上により、入力電位ＩＮのピーク電位ＭＡＸを検出してピーク電位出力端子に保持することができる（非特許文献１参照）。
【０００８】
図１４に一般的に使用されているデジタルスライス回路の１例を示し、図１５に図１４のデジタルスライス回路の入出力信号を模式的に示す。本回路では、図１１に示したピーク電位検出回路と図１２に示したボトム電位検出回路とを用いて入力電位ＩＮのピーク電位ＭＡＸとボトム電位ＭＩＮとを検出する。さらに、中点電位生成回路ＧＥＮは、ピーク電位ＭＡＸとボトム電位ＭＩＮの中点電位（アナログ復調信号の中点電位）ＣＶＯＬを生成する。
【０００９】
そして、コンパレーターＣｏｍｐＣは、中点電位ＣＶＯＬと入力電位ＩＮとを比較することでＣＭＯＳレベルのフル振幅デジタル信号ＣＭＯＳＯＵＴを発生する。すなわち、コンパレーターＣｏｍｐＣは、ＩＮ＞ＣＶＯＬのとき電源電位ＶＤＤを出力し、ＩＮ≦ＣＶＯＬのとき接地電位を出力する。なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
【００１０】
【非特許文献１】
デビット・ジョーンズ（Ｄａｖｉｄ  Ａ．Ｊｏｈｎｓ  ）他，「アナログインテグレーテッドサーキットデザイン（Ａｎａｌｏｇ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｄｅｓｉｇｎ）」，ジョンウイリーアンドサンズ（Ｊｏｈｎ  Ｗｉｌｅｙ  ＆  Ｓｏｎｓ  ），１９９７年，ｐ．４３６−４３７，ＩＳＢＮ０−４７１−１４４４８−７
【００１１】
【発明が解決しようとする課題】
図１１、図１３に示した従来のピーク電位検出回路では、図１６に示すように入力電位ＩＮのピーク電位ＭＡＸが緩やかに低下した場合、ＯＵＴＸ＜ＩＮが成立しない限りスイッチＳＷＸが開いていて出力電位ＯＵＴＸが変化しないので、出力電位ＯＵＴＸがピーク電位ＭＡＸの緩やかな低下に追従できず、ピーク電位ＭＡＸの検出が不正確になるという問題点があった。同様に、図１２に示したボトム電位検出回路では、入力電位ＩＮのボトム電位ＭＩＮが緩やかに上昇した場合、ＯＵＴＮ＞ＩＮが成立しない限りスイッチＳＷＮが開いていて出力電位ＯＵＴＮが変化しないので、出力電位ＯＵＴＮがボトム電位ＭＩＮの緩やかな上昇に追従できず、ボトム電位ＭＩＮの検出が不正確になるという問題点があった。
【００１２】
このような問題を回避するため、例えば図１１に示したピーク電位検出回路では、容量ＣＨＸに蓄えられた電荷を図１７に示すように抵抗Ｒを用いて引き抜く構成にすると、入力電位ＩＮのピーク電位ＭＡＸが緩やかに低下した場合でも出力電位ＯＵＴＸを追従させることができる。しかしながら、図１７に示した構成では、容量ＣＨＸを放電させていることから、図１８に示すように入力電位ＩＮのピーク間の時間間隔が長い場合、入力電位ＩＮのピーク電位ＭＡＸを保持できずに、出力電位ＯＵＴＸが低下してしまうという問題点があった。
【００１３】
また、図１１、図１３に示したピーク電位検出回路と図１２に示したボトム電位検出回路とを用いるデジタルスライス回路では、ピーク電位検出回路で検出されるピーク電位ＭＡＸとボトム電位検出回路で検出されるボトム電位ＭＩＮとが不正確なため、中点電位生成回路で生成される中点電位ＣＶＯＬの精度が低下し、出力信号ＣＭＯＳＯＵＴのデューティ比が悪化するという問題点があった。
【００１４】
本発明は以上のような点に鑑みてなされたものであり、その目的は、入力電位のピーク電位が緩やかに変動する場合でもピーク電位を高精度に検出することができるピーク電位検出回路を提供することにある。
また、本発明の目的は、入力電位のボトム電位が緩やかに変動する場合でもボトム電位を高精度に検出することができるボトム電位検出回路を提供することにある。
また、本発明の目的は、入力電位のピーク電位やボトム電位が緩やかに変動する場合でも入力電位の２値化信号を高精度に生成することができるデジタルスライス回路を提供することにある。
【００１５】
【課題を解決するための手段】
本発明は、信号入力端子のピーク電位を保持してピーク電位出力端子から出力するピーク電位検出回路において、前記ピーク電位出力端子と任意の固定電位との間に接続された第１の容量と、前記信号入力端子の電位が前記ピーク電位出力端子の電位より大きい場合のみ電源電位と前記ピーク電位出力端子とを接続して前記第１の容量を充電する第１の充電回路と、前記信号入力端子のピーク電位がとり得る最小値より小さい第１のバイアス電位よりも前記信号入力端子の電位が大きい場合のみ、前記信号入力端子のピーク電位がとり得る最小値より小さい第２のバイアス電位と前記ピーク電位出力端子とを接続して前記第１の容量を放電する第１の放電回路とを有するものである。
また、本発明は、信号入力端子のボトム電位を保持してボトム電位出力端子から出力するボトム電位検出回路において、前記ボトム電位出力端子と任意の固定電位との間に接続された第２の容量と、前記信号入力端子の電位が前記ボトム電位出力端子の電位より小さい場合のみ接地電位と前記ボトム電位出力端子とを接続して前記第２の容量を放電する第２の放電回路と、前記信号入力端子のボトム電位がとり得る最大値より大きい第３のバイアス電位よりも前記信号入力端子の電位が小さい場合のみ、前記信号入力端子のボトム電位がとり得る最大値より大きい第４のバイアス電位と前記ボトム電位出力端子とを接続して前記第２の容量を充電する第２の充電回路とを有するものである。
【００１６】
また、本発明のピーク電位検出回路は、前記ピーク電位出力端子と任意の固定電位との間に接続された第１の容量と、前記信号入力端子の電位が前記ピーク電位出力端子の電位より大きい場合のみ前記信号入力端子と前記ピーク電位出力端子とを接続して前記第１の容量を充電する第１の充電回路と、前記信号入力端子のピーク電位がとり得る最小値より小さい第１のバイアス電位よりも前記信号入力端子の電位が大きい場合のみ、前記信号入力端子のピーク電位がとり得る最小値より小さい第２のバイアス電位と前記ピーク電位出力端子とを接続して前記第１の容量を放電する第１の放電回路とを有するものである。
また、本発明のボトム電位検出回路は、前記ボトム電位出力端子と任意の固定電位との間に接続された第２の容量と、前記信号入力端子の電位が前記ボトム電位出力端子の電位より小さい場合のみ前記信号入力端子と前記ボトム電位出力端子とを接続して前記第２の容量を放電する第２の放電回路と、前記信号入力端子のボトム電位がとり得る最大値より大きい第３のバイアス電位よりも前記信号入力端子の電位が小さい場合のみ、前記信号入力端子のボトム電位がとり得る最大値より大きい第４のバイアス電位と前記ボトム電位出力端子とを接続して前記第２の容量を充電する第２の充電回路とを有するものである。
【００１７】
また、本発明のデジタルスライス回路は、請求項１記載のピーク電位検出回路と、請求項２記載のボトム電位検出回路と、前記ピーク電位検出回路のピーク電位出力端子の電位と前記ボトム電位検出回路のボトム電位出力端子の電位との中点電位を生成する中点電位生成回路と、前記中点電位をしきい値として前記信号入力端子の電位を２値化する２値化回路とを有するものである。
また、本発明のデジタルスライス回路は、請求項１記載のピーク電位検出回路と、請求項４記載のボトム電位検出回路と、前記ピーク電位検出回路のピーク電位出力端子の電位と前記ボトム電位検出回路のボトム電位出力端子の電位との中点電位を生成する中点電位生成回路と、前記中点電位をしきい値として前記信号入力端子の電位を２値化する２値化回路とを有するものである。
また、本発明のデジタルスライス回路は、請求項３記載のピーク電位検出回路と、請求項２記載のボトム電位検出回路と、前記ピーク電位検出回路のピーク電位出力端子の電位と前記ボトム電位検出回路のボトム電位出力端子の電位との中点電位を生成する中点電位生成回路と、前記中点電位をしきい値として前記信号入力端子の電位を２値化する２値化回路とを有するものである。
また、本発明のデジタルスライス回路は、請求項３記載のピーク電位検出回路と、請求項４記載のボトム電位検出回路と、前記ピーク電位検出回路のピーク電位出力端子の電位と前記ボトム電位検出回路のボトム電位出力端子の電位との中点電位を生成する中点電位生成回路と、前記中点電位をしきい値として前記信号入力端子の電位を２値化する２値化回路とを有するものである。
【００１８】
また、本発明のピーク電位検出回路の１構成例において、前記第１の充電回路は、第１の入力端子が前記信号入力端子と接続され、第２の入力端子が前記ピーク電位出力端子と接続された第１のコンパレーターと、電源電位と前記ピーク電位出力端子との間に接続され、前記第１のコンパレーターにおいて前記信号入力端子の電位が前記ピーク電位出力端子の電位より大きい状態が検出された場合のみ閉じる第１のスイッチとからなり、前記第１の放電回路は、第１の入力端子が前記信号入力端子と接続され、第２の入力端子に前記第１のバイアス電位が与えられた第２のコンパレーターと、第１の端子が前記ピーク電位出力端子と接続された第１の抵抗と、前記第２のバイアス電位と前記第１の抵抗の第２の端子との間に接続され、前記第２のコンパレーターにおいて前記信号入力端子の電位が前記第１のバイアス電位より大きい状態が検出された場合のみ閉じる第２のスイッチとからなるものである。
また、本発明のボトム電位検出回路の１構成例において、前記第２の放電回路は、第１の入力端子が前記ボトム電位出力端子と接続され、第２の入力端子が前記信号入力端子と接続された第３のコンパレーターと、接地電位と前記ボトム電位出力端子との間に接続され、前記第３のコンパレーターにおいて前記信号入力端子の電位が前記ボトム電位出力端子の電位より小さい状態が検出された場合のみ閉じる第３のスイッチとからなり、前記第２の充電回路は、第１の入力端子に前記第３のバイアス電位が与えられ、第２の入力端子が前記信号入力端子と接続された第４のコンパレーターと、第１の端子が前記ボトム電位出力端子と接続された第２の抵抗と、前記第４のバイアス電位と前記第２の抵抗の第２の端子との間に接続され、前記第４のコンパレーターにおいて前記信号入力端子の電位が前記第３のバイアス電位より小さい状態が検出された場合のみ閉じる第４のスイッチとからなるものである。
【００１９】
また、本発明のピーク電位検出回路の１構成例において、前記第１の充電回路は、第１の入力端子が前記信号入力端子と接続され、第２の入力端子が前記ピーク電位出力端子と接続された第１のコンパレーターと、前記信号入力端子と前記ピーク電位出力端子との間に接続され、前記第１のコンパレーターにおいて前記信号入力端子の電位が前記ピーク電位出力端子の電位より大きい状態が検出された場合のみ閉じる第１のスイッチとからなり、前記第１の放電回路は、第１の入力端子が前記信号入力端子と接続され、第２の入力端子に前記第１のバイアス電位が与えられた第２のコンパレーターと、第１の端子が前記ピーク電位出力端子と接続された第１の抵抗と、前記第２のバイアス電位と前記第１の抵抗の第２の端子との間に接続され、前記第２のコンパレーターにおいて前記信号入力端子の電位が前記第１のバイアス電位より大きい状態が検出された場合のみ閉じる第２のスイッチとからなるものである。
また、本発明のボトム電位検出回路の１構成例において、前記第２の放電回路は、第１の入力端子が前記ボトム電位出力端子と接続され、第２の入力端子が前記信号入力端子と接続された第３のコンパレーターと、前記信号入力端子と前記ボトム電位出力端子との間に接続され、前記第３のコンパレーターにおいて前記信号入力端子の電位が前記ボトム電位出力端子の電位より小さい状態が検出された場合のみ閉じる第３のスイッチとからなり、前記第２の充電回路は、第１の入力端子に前記第３のバイアス電位が与えられ、第２の入力端子が前記信号入力端子と接続された第４のコンパレーターと、第１の端子が前記ボトム電位出力端子と接続された第２の抵抗と、前記第４のバイアス電位と前記第２の抵抗の第２の端子との間に接続され、前記第４のコンパレーターにおいて前記信号入力端子の電位が前記第３のバイアス電位より小さい状態が検出された場合のみ閉じる第４のスイッチとからなるものである。
また、本発明のデジタルスライス回路の１構成例において、前記２値化回路は、第１の入力端子が前記信号入力端子と接続され、第２の入力端子に前記中点電位が入力される第５のコンパレーターからなるものである。
【００２０】
【発明の実施の形態】
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は本発明の第１の実施の形態となるピーク電位検出回路の構成を示す回路図である。本実施の形態のピーク電位検出回路は、ピーク電位出力端子（ＯＵＴＸ）と任意の固定電位ＤＣとの間に接続された第１の容量ＣＨ１と、信号入力端子の電位ＩＮがピーク電位出力端子の電位ＯＵＴＸより大きい場合のみ電源電位ＶＤＤとピーク電位出力端子とを接続して容量ＣＨ１を充電する第１の充電回路と、第１のバイアス電位ｂｉａｓ１よりも信号入力端子の電位ＩＮが大きい場合のみ第２のバイアス電位ｂｉａｓ２とピーク電位出力端子とを接続して容量ＣＨ１を放電する第１の放電回路とを有している。
【００２１】
第１の充電回路は、非反転入力端子（第１の入力端子）が信号入力端子と接続され、反転入力端子（第２の入力端子）がピーク電位出力端子と接続された第１のコンパレーターＣｏｍｐ１１と、電源電位ＶＤＤとピーク電位出力端子との間に接続され、コンパレーターＣｏｍｐ１１において信号入力端子の電位がピーク電位出力端子の電位より大きい状態が検出された場合のみ閉じる第１のスイッチＳＷ１１とからなる。
【００２２】
そして、第１の放電回路は、非反転入力端子が信号入力端子と接続され、反転入力端子に第１のバイアス電位ｂｉａｓ１が与えられた第２のコンパレーターＣｏｍｐ１２と、第１の端子がピーク電位出力端子と接続された第１の抵抗Ｒ１と、第２のバイアス電位ｂｉａｓ２と抵抗Ｒ１の第２の端子との間に接続され、コンパレーターＣｏｍｐ１２において信号入力端子の電位が第１のバイアス電位ｂｉａｓ１より大きい状態が検出された場合のみ閉じる第２のスイッチＳＷ１２とからなる。
【００２３】
信号入力端子の電位ＩＮとピーク電位出力端子の電位ＯＵＴＸとは、電源電位ＶＤＤと接地電位との間で変化する。固定電位ＤＣは任意の値でよい。第１のバイアス電位ｂｉａｓ１と第２のバイアス電位ｂｉａｓ２とは、信号入力端子のピーク電位ＭＡＸがとり得る最小値より小さい値であれば任意でよく、一方が他方より大きくてもよいし、等しくてもよい。
【００２４】
本実施の形態のピーク電位検出回路は、図１１に示した従来のピーク電位検出回路と同様に、信号入力端子の電位ＩＮとピーク電位出力端子の電位ＯＵＴＸとをコンパレーターＣｏｍｐ１１で比較し、ＯＵＴＸ＜ＩＮが成立するとき、コンパレーターＣｏｍｐ１１の出力が電源電位ＶＤＤとなる。これにより、スイッチＳＷ１１が閉じて、電流が電源電位ＶＤＤから容量ＣＨ１に流れるため、容量ＣＨ１が充電され、出力電位ＯＵＴＸが上昇する。この出力電位ＯＵＴＸの上昇により、ＯＵＴＸ≧ＩＮになると、コンパレーターＣｏｍｐ１１の出力が接地電位となり、スイッチＳＷ１１が開いて、入力電位ＩＮのピーク電位ＭＡＸが容量ＣＨ１に保持される。
【００２５】
一方、入力電位ＩＮと第１のバイアス電位ｂｉａｓ１とをコンパレーターＣｏｍｐ１２で比較し、入力電位ＩＮがピーク電位ＭＡＸに達している可能性がある場合、すなわちＩＮ＞ｂｉａｓ１の場合、コンパレーターＣｏｍｐ１２の出力が電源電位ＶＤＤとなる。これにより、スイッチＳＷ１２が閉じて、抵抗Ｒ１を通して容量ＣＨ１から電荷が引き抜かれるので、充電時よりも長い時定数で容量ＣＨ１が放電し、出力電位ＯＵＴＸが緩やかに低下する。
【００２６】
入力電位ＩＮがピーク電位ＭＡＸでない場合、すなわちＩＮ≦ｂｉａｓ１の場合には、コンパレーターＣｏｍｐ１２の出力が接地電位となる。これにより、スイッチＳＷ１２が開くので、容量ＣＨ１は放電せず、出力電位ＯＵＴＸは変化しない。
【００２７】
図２は本実施の形態のピーク電位検出回路の入出力信号波形の１例を示す信号波形図である。本実施の形態では、入力電位ＩＮのピーク電位ＭＡＸが緩やかに低下した場合、容量ＣＨ１を充電時よりも長い時定数で放電させて、出力電位ＯＵＴＸを緩やかに低下させるので、ピーク電位ＭＡＸの緩やかな低下に出力電位ＯＵＴＸを追従させることができる。また、入力電位ＩＮがピーク電位ＭＡＸでない場合、容量ＣＨ１を放電しないようにしたので、入力電位ＩＮのピーク間の時間間隔が長い場合には、入力電位ＩＮが次のピーク電位ＭＡＸに達するまで、直前のピーク電位ＭＡＸを長時間保持することができる。
【００２８】
なお、第１のバイアス電位ｂｉａｓ１を調整することで、入力電位ＩＮが上昇するときの出力電位ＯＵＴＸの追従性を調整することができ、第２のバイアス電位ｂｉａｓ２あるいは抵抗Ｒ１の値を調整することで、入力電位ＩＮが低下するときの出力電位ＯＵＴＸの追従性を調整することができる。
【００２９】
［第２の実施の形態］
図３は本発明の第２の実施の形態となるボトム電位検出回路の構成を示す回路図である。本実施の形態のボトム電位検出回路は、ボトム電位出力端子（ＯＵＴＮ）と任意の固定電位ＤＣとの間に接続された第２の容量ＣＨ２と、信号入力端子の電位ＩＮがボトム電位出力端子の電位ＯＵＴＮより小さい場合のみ接地電位とボトム電位出力端子とを接続して容量ＣＨ２を放電する第２の放電回路と、第３のバイアス電位ｂｉａｓ３よりも信号入力端子の電位ＩＮが小さい場合のみ、第４のバイアス電位ｂｉａｓ４とボトム電位出力端子とを接続して容量ＣＨ２を充電する第２の充電回路とを有している。
【００３０】
第２の放電回路は、非反転入力端子（第１の入力端子）がボトム電位出力端子と接続され、反転入力端子（第２の入力端子）が信号入力端子と接続された第３のコンパレーターＣｏｍｐ２１と、接地電位とボトム電位出力端子との間に接続され、コンパレーターＣｏｍｐ２１において信号入力端子の電位ＩＮがボトム電位出力端子ＯＵＴＮの電位より小さい状態が検出された場合のみ閉じる第３のスイッチＳＷ２１とからなる。
【００３１】
そして、第２の充電回路は、非反転入力端子に第３のバイアス電位ｂｉａｓ３が与えられ、反転入力端子が信号入力端子と接続された第４のコンパレーターＣｏｍｐ２２と、第１の端子がボトム電位出力端子と接続された第２の抵抗Ｒ２と、第４のバイアス電位ｂｉａｓ４と抵抗Ｒ２の第２の端子との間に接続され、コンパレーターＣｏｍｐ２２において信号入力端子の電位ＩＮが第３のバイアス電位ｂｉａｓ３より小さい状態が検出された場合のみ閉じる第４のスイッチＳＷ２２とからなる。
【００３２】
信号入力端子の電位ＩＮとボトム電位出力端子の電位ＯＵＴＮとは、電源電位ＶＤＤと接地電位との間で変化する。固定電位ＤＣは任意の値でよい。第３のバイアス電位ｂｉａｓ３と第４のバイアス電位ｂｉａｓ４とは、信号入力端子のボトム電位ＭＩＮがとり得る最大値より大きい値であれば任意でよく、一方が他方より大きくてもよいし、等しくてもよい。
【００３３】
本実施の形態のボトム電位検出回路は、図１２に示した従来のボトム電位検出回路と同様に、信号入力端子の電位ＩＮとボトム電位出力端子の電位ＯＵＴＮとをコンパレーターＣｏｍｐ２１で比較し、ＯＵＴＮ＞ＩＮが成立するとき、コンパレーターＣｏｍｐ２１の出力が電源電位ＶＤＤとなる。これにより、スイッチＳＷ２１が閉じて、接地電位と容量ＣＨ２とが接続されるため、容量ＣＨ２が放電し、出力電位ＯＵＴＮが低下する。この出力電位ＯＵＴＮの低下により、ＯＵＴＮ≦ＩＮになると、コンパレーターＣｏｍｐ２１の出力が接地電位となり、スイッチＳＷ２１が開いて、入力電位ＩＮのボトム電位ＭＩＮが容量ＣＨ２に保持される。
【００３４】
一方、入力電位ＩＮと第３のバイアス電位ｂｉａｓ３とをコンパレーターＣｏｍｐ２２で比較し、入力電位ＩＮがボトム電位ＭＩＮに達している可能性がある場合、すなわちＩＮ＜ｂｉａｓ３の場合、コンパレーターＣｏｍｐ２２の出力が電源電位ＶＤＤとなる。これにより、スイッチＳＷ２２が閉じて、抵抗Ｒ２を通して容量ＣＨ２に電流が流れるので、放電時よりも長い時定数で容量ＣＨ２が充電され、出力電位ＯＵＴＮが緩やかに上昇する。
【００３５】
入力電位ＩＮがボトム電位ＭＩＮでない場合、すなわちＩＮ≧ｂｉａｓ３の場合には、コンパレーターＣｏｍｐ２２の出力が接地電位となる。これにより、スイッチＳＷ２２が開くので、容量ＣＨ２は充電されず、出力電位ＯＵＴＮは変化しない。
【００３６】
本実施の形態では、入力電位ＩＮのボトム電位ＭＩＮが緩やかに上昇した場合、容量ＣＨ２を放電時よりも長い時定数で充電して、出力電位ＯＵＴＮを緩やかに上昇させるので、ボトム電位ＭＩＮの緩やかな上昇に出力電位ＯＵＴＮを追従させることができる。また、入力電位ＩＮがボトム電位ＭＩＮでない場合、容量ＣＨ２を充電しないようにしたので、入力電位ＩＮのボトム間の時間間隔が長い場合には、入力電位ＩＮが次のボトム電位ＭＩＮに達するまで、直前のボトム電位ＭＩＮを長時間保持することができる。
【００３７】
なお、第３のバイアス電位ｂｉａｓ３を調整することで、入力電位ＩＮが低下するときの出力電位ＯＵＴＮの追従性を調整することができ、第４のバイアス電位ｂｉａｓ４あるいは抵抗Ｒ２の値を調整することで、入力電位ＩＮが上昇するときの出力電位ＯＵＴＮの追従性を調整することができる。
【００３８】
［第３の実施の形態］
図４は本発明の第３の実施の形態となるピーク電位検出回路の構成を示す回路図である。本実施の形態のピーク電位検出回路は、ピーク電位出力端子（ＯＵＴＸ）と任意の固定電位ＤＣとの間に接続された第１の容量ＣＨ３と、信号入力端子の電位ＩＮがピーク電位出力端子の電位ＯＵＴＸより大きい場合のみ信号入力端子とピーク電位出力端子とを接続して容量ＣＨ３を充電する第１の充電回路と、第１のバイアス電位ｂｉａｓ１よりも信号入力端子の電位ＩＮが大きい場合のみ、第２のバイアス電位ｂｉａｓ２とピーク電位出力端子とを接続して容量ＣＨ３を放電する第１の放電回路とを有している。
【００３９】
第１の充電回路は、非反転入力端子（第１の入力端子）が信号入力端子と接続され、反転入力端子（第２の入力端子）がピーク電位出力端子と接続された第１のコンパレーターＣｏｍｐ３１と、信号入力端子とピーク電位出力端子との間に接続され、コンパレーターＣｏｍｐ３１において信号入力端子の電位がピーク電位出力端子の電位より大きい状態が検出された場合のみ閉じる第１のスイッチＳＷ３１とからなる。
【００４０】
そして、第１の放電回路は、非反転入力端子が信号入力端子と接続され、反転入力端子に第１のバイアス電位ｂｉａｓ１が与えられた第２のコンパレーターＣｏｍｐ３２と、第１の端子がピーク電位出力端子と接続された第１の抵抗Ｒ３と、第２のバイアス電位ｂｉａｓ２と抵抗Ｒ３の第２の端子との間に接続され、コンパレーターＣｏｍｐ３２において信号入力端子の電位が第１のバイアス電位ｂｉａｓ１より大きい状態が検出された場合のみ閉じる第２のスイッチＳＷ３２とからなる。
【００４１】
信号入力端子の電位ＩＮ、ピーク電位出力端子の電位ＯＵＴＸ、固定電位ＤＣ、第１のバイアス電位ｂｉａｓ１および第２のバイアス電位ｂｉａｓ２は、第１の実施の形態と同様である。
【００４２】
本実施の形態のピーク電位検出回路は、図１３に示した従来のピーク電位検出回路と同様に、ＯＵＴＸ＜ＩＮが成立するとき、コンパレーターＣｏｍｐ３１の出力が電源電位ＶＤＤとなり、スイッチＳＷ３１が閉じて、容量ＣＨ３が充電され、出力電位ＯＵＴＸが上昇する。ＯＵＴＸ≧ＩＮになると、コンパレーターＣｏｍｐ３１の出力が接地電位となり、スイッチＳＷ３１が開いて、入力電位ＩＮのピーク電位ＭＡＸが容量ＣＨ３に保持される。
【００４３】
一方、入力電位ＩＮがピーク電位ＭＡＸに達している可能性がある場合、すなわちＩＮ＞ｂｉａｓ１の場合、コンパレーターＣｏｍｐ３２の出力が電源電位ＶＤＤとなり、スイッチＳＷ３２が閉じて、抵抗Ｒ３を通して容量ＣＨ３から電荷が引き抜かれるので、充電時よりも長い時定数で容量ＣＨ３が放電し、出力電位ＯＵＴＸが緩やかに低下する。
【００４４】
入力電位ＩＮがピーク電位ＭＡＸでない場合、すなわちＩＮ≦ｂｉａｓ１の場合には、コンパレーターＣｏｍｐ３２の出力が接地電位となり、スイッチＳＷ３２が開くので、容量ＣＨ３は放電せず、出力電位ＯＵＴＸは変化しない。こうして、本実施の形態では、第１の実施の形態と同様の効果を得ることができる。
【００４５】
なお、第１の実施の形態と同様に、第１のバイアス電位ｂｉａｓ１を調整することで、入力電位ＩＮが上昇するときの出力電位ＯＵＴＸの追従性を調整することができ、第２のバイアス電位ｂｉａｓ２あるいは抵抗Ｒ３の値を調整することで、入力電位ＩＮが低下するときの出力電位ＯＵＴＸの追従性を調整することができる。
【００４６】
［第４の実施の形態］
図５は本発明の第４の実施の形態となるボトム電位検出回路の構成を示す回路図である。本実施の形態のボトム電位検出回路は、ボトム電位出力端子（ＯＵＴＮ）と任意の固定電位ＤＣとの間に接続された第２の容量ＣＨ４と、信号入力端子の電位ＩＮがボトム電位出力端子の電位ＯＵＴＮより小さい場合のみ信号入力端子とボトム電位出力端子とを接続して容量ＣＨ４を放電する第２の放電回路と、第３のバイアス電位ｂｉａｓ３よりも信号入力端子の電位ＩＮが小さい場合のみ、第４のバイアス電位ｂｉａｓ４とボトム電位出力端子とを接続して容量ＣＨ４を充電する第２の充電回路とを有している。
【００４７】
第２の放電回路は、非反転入力端子（第１の入力端子）がボトム電位出力端子と接続され、反転入力端子（第２の入力端子）が信号入力端子と接続された第３のコンパレーターＣｏｍｐ４１と、信号入力端子とボトム電位出力端子との間に接続され、コンパレーターＣｏｍｐ４１において信号入力端子の電位ＩＮがボトム電位出力端子の電位ＯＵＴＮより小さい状態が検出された場合のみ閉じる第３のスイッチＳＷ４１とからなる。
【００４８】
そして、第２の充電回路は、非反転入力端子に第３のバイアス電位ｂｉａｓ３が与えられ、反転入力端子が信号入力端子と接続された第４のコンパレーターＣｏｍｐ４２と、第１の端子がボトム電位出力端子と接続された第２の抵抗Ｒ４と、第４のバイアス電位ｂｉａｓ４と抵抗Ｒ４の第２の端子との間に接続され、コンパレーターＣｏｍｐ４２において信号入力端子の電位ＩＮが第３のバイアス電位ｂｉａｓ３より小さい状態が検出された場合のみ閉じる第４のスイッチＳＷ４２とからなる。
【００４９】
信号入力端子の電位ＩＮ、ボトム電位出力端子の電位ＯＵＴＮ、固定電位ＤＣ、第３のバイアス電位ｂｉａｓ３および第４のバイアス電位ｂｉａｓ４は、第２の実施の形態と同様である。
【００５０】
本実施の形態のボトム電位検出回路は、ＯＵＴＮ＞ＩＮが成立するとき、コンパレーターＣｏｍｐ４１の出力が電源電位ＶＤＤとなり、スイッチＳＷ４１が閉じて、容量ＣＨ４が放電し、出力電位ＯＵＴＮが低下する。ＯＵＴＮ≦ＩＮになると、コンパレーターＣｏｍｐ４１の出力が接地電位となり、スイッチＳＷ４１が開いて、入力電位ＩＮのボトム電位ＭＩＮが容量ＣＨ４に保持される。
【００５１】
一方、入力電位ＩＮがボトム電位ＭＩＮに達している可能性がある場合、すなわちＩＮ＜ｂｉａｓ３の場合、コンパレーターＣｏｍｐ４２の出力が電源電位ＶＤＤとなり、スイッチＳＷ４２が閉じて、抵抗Ｒ４を通して容量ＣＨ４に電流が流れるので、放電時よりも長い時定数で容量ＣＨ４が充電され、出力電位ＯＵＴＮが緩やかに上昇する。
【００５２】
入力電位ＩＮがボトム電位ＭＩＮでない場合、すなわちＩＮ≧ｂｉａｓ３の場合には、コンパレーターＣｏｍｐ４２の出力が接地電位となり、スイッチＳＷ４２が開くので、容量ＣＨ４は充電されず、出力電位ＯＵＴＮは変化しない。こうして、本実施の形態では、第２の実施の形態と同様の効果を得ることができる。
【００５３】
なお、第２の実施の形態と同様に、第３のバイアス電位ｂｉａｓ３を調整することで、入力電位ＩＮが低下するときの出力電位ＯＵＴＮの追従性を調整することができ、第４のバイアス電位ｂｉａｓ４あるいは抵抗Ｒ４の値を調整することで、入力電位ＩＮが上昇するときの出力電位ＯＵＴＮの追従性を調整することができる。
【００５４】
［第５の実施の形態］
図６は本発明の第５の実施の形態となるピーク・ボトム電位検出回路の構成を示す回路図であり、図１、図３と同一の構成には同一の符号を付してある。本実施の形態のピーク・ボトム電位検出回路は、第１の実施の形態のピーク電位検出回路と第２の実施の形態のボトム電位検出回路とを用いて入力電位ＩＮのピーク電位ＭＡＸとボトム電位ＭＩＮとを検出するものである。
【００５５】
［第６の実施の形態］
図７は本発明の第６の実施の形態となるピーク・ボトム電位検出回路の構成を示す回路図であり、図４、図５と同一の構成には同一の符号を付してある。本実施の形態のピーク・ボトム電位検出回路は、第３の実施の形態のピーク電位検出回路と第４の実施の形態のボトム電位検出回路とを用いて入力電位ＩＮのピーク電位ＭＡＸとボトム電位ＭＩＮとを検出するものである。
【００５６】
なお、第５、第６の実施の形態において、第１のバイアス電位ｂｉａｓ１と第３のバイアス電位ｂｉａｓ３とを共通電位とし、第２のバイアス電位ｂｉａｓ２と第４のバイアス電位ｂｉａｓ４とを共通電位としてバイアス電位の数を低減してもよく、また第１のバイアス電位ｂｉａｓ１と第２のバイアス電位ｂｉａｓ２とを共通電位とし、第３のバイアス電位ｂｉａｓ３と第４のバイアス電位ｂｉａｓ４とを共通電位としてバイアス電位の数を低減してもよい。
【００５７】
また、第５、第６の実施の形態では、第１の実施の形態のピーク電位検出回路と第２の実施の形態のボトム電位検出回路の組み合わせと、第３の実施の形態のピーク電位検出回路と第４の実施の形態のボトム電位検出回路の組み合わせについて説明したが、第１の実施の形態のピーク電位検出回路と第４の実施の形態のボトム電位検出回路を組み合わせてもよく、第３の実施の形態のピーク電位検出回路と第２の実施の形態のボトム電位検出回路の組み合わせてもよい。
【００５８】
［第７の実施の形態］
図８は本発明の第７の実施の形態となるデジタルスライス回路の構成を示す回路図であり、図１、図３と同一の構成には同一の符号を付してある。本実施の形態のデジタルスライス回路は、第１の実施の形態のピーク電位検出回路と、第２の実施の形態のボトム電位検出回路と、ピーク電位検出回路のピーク電位出力端子の電位ＯＵＴＸとボトム電位検出回路のボトム電位出力端子の電位ＯＵＴＮとの中点電位ＣＶＯＬを生成する中点電位生成回路ＧＥＮと、中点電位ＣＶＯＬをしきい値として信号入力端子の電位ＩＮを２値化する２値化回路である第５のコンパレーターＣｏｍｐ５１とを有している。
【００５９】
本実施の形態のデジタルスライス回路は、ピーク電位検出回路とボトム電位検出回路とを用いて入力電位ＩＮのピーク電位ＭＡＸとボトム電位ＭＩＮとを検出し、中点電位生成回路ＧＥＮによりアナログ復調信号の中点電位ＣＶＯＬを生成し、その中点電位ＣＶＯＬと入力電位ＩＮとをコンパレーターＣｏｍｐ５１で比較することで、ＣＭＯＳレベルのフル振幅デジタル信号ＣＭＯＳＯＵＴを発生している。コンパレーターＣｏｍｐ５１は、ＩＮ＞ＣＶＯＬのとき電源電位ＶＤＤを出力し、ＩＮ≦ＣＶＯＬのとき接地電位を出力する。
【００６０】
図９に本実施の形態で用いる中点電位生成回路ＧＥＮの１例を示す。中点電位生成回路ＧＥＮは、演算増幅器ＡＭＰ１，ＡＭＰ２を用いたボルテージフォロワ回路でピーク電位ＭＡＸおよびボトム電位ＭＩＮを保持し、このピーク電位ＭＡＸとボトム電位ＭＩＮ間の電位差を抵抗Ｒ５，Ｒ６で抵抗分割することにより、中点電位ＣＶＯＬを生成している。
【００６１】
こうして、本実施の形態では、第１の実施の形態のピーク電位検出回路と第２の実施の形態のボトム電位検出回路とを用いることにより、ピーク電位ＭＡＸとボトム電位ＭＩＮとを高精度に検出することができ、その結果、ピーク電位ＭＡＸとボトム電位ＭＩＮとの中点電位ＣＶＯＬを高精度に生成することができるので、ピーク電位ＭＡＸやボトム電位ＭＩＮが緩やかに変動する場合でも、２値化信号ＣＭＯＳＯＵＴを高精度に生成することができる。
【００６２】
［第８の実施の形態］
図１０は本発明の第８の実施の形態となるデジタルスライス回路の構成を示す回路図であり、図４、図５と同一の構成には同一の符号を付してある。本実施の形態のデジタルスライス回路は、第３の実施の形態のピーク電位検出回路と、第４の実施の形態のボトム電位検出回路と、中点電位生成回路ＧＥＮと、コンパレーターＣｏｍｐ５１とを有している。
【００６３】
第７の実施の形態と同様に、本実施の形態のデジタルスライス回路は、入力電位ＩＮのピーク電位ＭＡＸとボトム電位ＭＩＮとを検出し、中点電位生成回路ＧＥＮにより中点電位ＣＶＯＬを生成し、その中点電位ＣＶＯＬと入力電位ＩＮとをコンパレーターＣｏｍｐ５１で比較することで、ＣＭＯＳレベルのフル振幅デジタル信号ＣＭＯＳＯＵＴを発生している。中点電位生成回路ＧＥＮの構成は第７の実施の形態と同じである。こうして、本実施の形態では、第７の実施の形態と同様の効果を得ることができる。
【００６４】
なお、第７、第８の実施の形態では、第１の実施の形態のピーク電位検出回路と第２の実施の形態のボトム電位検出回路の組み合わせと、第３の実施の形態のピーク電位検出回路と第４の実施の形態のボトム電位検出回路の組み合わせについて説明したが、第１の実施の形態のピーク電位検出回路と第４の実施の形態のボトム電位検出回路を組み合わせてもよく、第３の実施の形態のピーク電位検出回路と第２の実施の形態のボトム電位検出回路の組み合わせてもよい。
【００６５】
【発明の効果】
本発明によれば、ピーク電位出力端子と固定電位との間に接続された第１の容量と、信号入力端子の電位がピーク電位出力端子の電位より大きい場合のみ電源電位とピーク電位出力端子とを接続して第１の容量を充電する第１の充電回路と、第１のバイアス電位よりも信号入力端子の電位が大きい場合のみ、第２のバイアス電位とピーク電位出力端子とを接続して第１の容量を放電する第１の放電回路とを設けることにより、信号入力端子のピーク電位が緩やかに低下した場合、第１の容量を充電時よりも長い時定数で放電させて、ピーク電位出力端子の電位を緩やかに低下させるので、ピーク電位の緩やかな低下にピーク電位出力端子電位を追従させることができる。また、入力電位がピーク電位でない場合、第１の容量を放電しないようにしたので、入力電位のピーク間の時間間隔が長い場合には、入力電位が次のピーク電位に達するまで、直前のピーク電位を長時間保持することができる。その結果、信号入力端子のピーク電位が緩やかに変動する場合でも、ピーク電位を高精度に検出することができる。
【００６６】
また、ボトム電位出力端子と固定電位との間に接続された第２の容量と、信号入力端子の電位がボトム電位出力端子の電位より小さい場合のみ接地電位とボトム電位出力端子とを接続して第２の容量を放電する第２の放電回路と、第３のバイアス電位よりも信号入力端子の電位が小さい場合のみ、第４のバイアス電位とボトム電位出力端子とを接続して第２の容量を充電する第２の充電回路とを設けることにより、信号入力端子のボトム電位が緩やかに上昇した場合、第２の容量を放電時よりも長い時定数で充電して、ボトム電位出力端子の電位を緩やかに上昇させるので、ボトム電位の緩やかな上昇にボトム電位出力端子電位を追従させることができる。また、入力電位がボトム電位でない場合、第２の容量を充電しないようにしたので、入力電位のボトム間の時間間隔が長い場合には、入力電位が次のボトム電位に達するまで、直前のボトム電位を長時間保持することができる。その結果、信号入力端子のボトム電位が緩やかに変動する場合でも、ボトム電位を高精度に検出することができる。
【００６７】
また、ピーク電位出力端子と固定電位との間に接続された第１の容量と、信号入力端子の電位がピーク電位出力端子の電位より大きい場合のみ信号入力端子とピーク電位出力端子とを接続して第１の容量を充電する第１の充電回路と、第１のバイアス電位よりも信号入力端子の電位が大きい場合のみ、第２のバイアス電位とピーク電位出力端子とを接続して第１の容量を放電する第１の放電回路とを設けることにより、信号入力端子のピーク電位の緩やかな低下にピーク電位出力端子の電位を追従させることができる。また、入力電位のピーク間の時間間隔が長い場合には、入力電位が次のピーク電位に達するまで、直前のピーク電位を長時間保持することができる。その結果、信号入力端子のピーク電位が緩やかに変動する場合でも、ピーク電位を高精度に検出することができる。
【００６８】
また、ボトム電位出力端子と固定電位との間に接続された第２の容量と、信号入力端子の電位がボトム電位出力端子の電位より小さい場合のみ信号入力端子とボトム電位出力端子とを接続して第２の容量を放電する第２の放電回路と、第３のバイアス電位よりも信号入力端子の電位が小さい場合のみ、第４のバイアス電位とボトム電位出力端子とを接続して第２の容量を充電する第２の充電回路とを設けることにより、信号入力端子のボトム電位の緩やかな上昇にボトム電位出力端子の電位を追従させることができる。また、入力電位のボトム間の時間間隔が長い場合には、入力電位が次のボトム電位に達するまで、直前のボトム電位を長時間保持することができる。その結果、信号入力端子のボトム電位が緩やかに変動する場合でも、ボトム電位を高精度に検出することができる。
【００６９】
また、デジタルスライス回路において、ピーク電位を高精度に検出するピーク電位検出回路と、ボトム電位を高精度に検出するボトム電位検出回路とを用いることにより、ピーク電位検出回路のピーク電位出力端子の電位とボトム電位検出回路のボトム電位出力端子の電位との中点電位を高精度に生成することができるので、信号入力端子のピーク電位やボトム電位が緩やかに変動する場合でも、入力電位の２値化信号を高精度に生成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態となるピーク電位検出回路の構成を示す回路図である。
【図２】本発明の第１の実施の形態のピーク電位検出回路の入出力信号波形の１例を示す信号波形図である。
【図３】本発明の第２の実施の形態となるボトム電位検出回路の構成を示す回路図である。
【図４】本発明の第３の実施の形態となるピーク電位検出回路の構成を示す回路図である。
【図５】本発明の第４の実施の形態となるボトム電位検出回路の構成を示す回路図である。
【図６】本発明の第５の実施の形態となるピーク・ボトム電位検出回路の構成を示す回路図である。
【図７】本発明の第６の実施の形態となるピーク・ボトム電位検出回路の構成を示す回路図である。
【図８】本発明の第７の実施の形態となるデジタルスライス回路の構成を示す回路図である。
【図９】本発明の第７の実施の形態における中点電位生成回路の構成を示す回路図である。
【図１０】本発明の第８の実施の形態となるデジタルスライス回路の構成を示す回路図である。
【図１１】従来のピーク電位検出回路の構成を示す回路図である。
【図１２】従来のボトム電位検出回路の構成を示す回路図である。
【図１３】従来の他のピーク電位検出回路の構成を示す回路図である。
【図１４】図１１のピーク電位検出回路を用いたデジタルスライス回路の構成を示す回路図である。
【図１５】図１４のデジタルスライス回路の入出力信号波形の１例を示す信号波形図である。
【図１６】図１１、図１３のピーク電位検出回路の入出力信号波形の１例を示す信号波形図である。
【図１７】電荷引き抜き用の抵抗を付加した従来のピーク電位検出回路の構成を示す回路図である。
【図１８】図１７のピーク電位検出回路の入出力信号波形の１例を示す信号波形図である。
【符号の説明】
Ｃｏｍｐ１１、Ｃｏｍｐ１２、Ｃｏｍｐ２１、Ｃｏｍｐ２２、Ｃｏｍｐ３１、Ｃｏｍｐ３２、Ｃｏｍｐ４１、Ｃｏｍｐ４２…コンパレーター、ＳＷ１１、ＳＷ１２、ＳＷ２１、ＳＷ２２、ＳＷ３１、ＳＷ３２、ＳＷ４１、ＳＷ４２…スイッチ、Ｒ１、Ｒ２、Ｒ３、Ｒ４…抵抗、ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４…容量、ＩＮ…入力電位、ＯＵＴＸ…ピーク電位出力端子電位、ＯＵＴＮ…ボトム電位出力端子電位、ＤＣ…固定電位、ｂｉａｓ１、ｂｉａｓ２、ｂｉａｓ３、ｂｉａｓ４…バイアス電位。
【図１】
2004265522.tif 000003
【図２】
2004265522.tif 000004
【図３】
2004265522.tif 000005
【図４】
2004265522.tif 000006
【図５】
2004265522.tif 000007
【図６】
2004265522.tif 000008
【図７】
2004265522.tif 000009
【図８】
2004265522.tif 000010
【図９】
2004265522.tif 000011
【図１０】
2004265522.tif 000012
【図１１】
2004265522.tif 000013
【図１２】
2004265522.tif 000014
【図１３】
2004265522.tif 000015
【図１４】
2004265522.tif 000016
【図１５】
2004265522.tif 000017
【図１６】
2004265522.tif 000018
【図１７】
2004265522.tif 000019
【図１８】
2004265522.tif 000020