(57)【要約】【課題】熱疲労破壊に強いはんだ付け構造による半導体装置の実装方法を提供する。【解決手段】電極端子を有する半導体装置を実装基板上にはんだにより接合する半導体装置の実装方法において、実装基板上の接合予定部内に、単数又は複数個のはんだが接合しない領域を設け、電極端子と実装基板とをはんだにより接合することにより、はんだ内に気泡を内包した接合を形成する。はんだが接合しない領域は、接合予定部の金属膜を切り欠き、あるいはソルダレジスト又はドライフィルムレジストで被覆することにより形成することができる。【選択図】    図１
2004319564.tif 000002
【特許請求の範囲】
【請求項１】
電極端子を有する半導体装置を実装基板上にはんだにより接合する半導体装置の実装方法において、
前記実装基板上の接合予定部内に、単数又は複数個のはんだが接合しない領域を設け、前記電極端子と前記実装基板とをはんだにより接合することにより、はんだ内に気泡を内包した接合を形成することを特徴とする半導体装置の実装方法。
【請求項２】
請求項１記載の半導体装置の実装方法において、
前記はんだが接合しない領域は、前記接合予定部の金属膜を切り欠き、あるいはソルダレジスト又はドライフィルムレジストで被覆することにより形成することを特徴とする半導体装置の実装方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置を実装基板上にはんだにより接合する場合の実装方法に関するものである。
【０００２】
【従来の技術】
半導体パッケージにおける電極端子の狭ピッチ化がすすむ中で、電子機器の実装技術は従来のピン挿入実装（ＴＭＴ：Ｔｈｒｏｕｇｈ−ｈｏｌｅ  Ｍｏｕｎｔ  Ｔｅｃｈｎｏｌｏｇｙ）から表面実装技術（ＳＭＴ：Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｔｅｃｈｎｏｌｏｇｙ）が主流となり、チップ部品に代表される表面実装用部品（ＳＭＤ：Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｄｅｖｉｃｅ）が実用化されている。半導体装置においても、小型化の市場要求によりＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）に代表されるリードレス構造が普及してきた。
【０００３】
リードレス構造の半導体装置を実装する場合、はんだ付け強度を確保することが重要である。そのための工夫として、はんだフィレット構造のはんだ付けが一般化している。はんだフィレット構造のはんだ付けによる実装方法については、特許文献１に記載のものがある。
【０００４】
図３は、従来のはんだフィレット構造のはんだ付けを説明するための断面図である。図中、１は半導体装置のチップキャリア、２は電極端子、３は実装基板、４は金属パターン、５ははんだフィレットを示す。
【０００５】
はんだフィレット５は、はんだ材料の塗布、はんだディップ等により接合形成予定領部の金属パターン４上をはんだで被覆し、その上に側面電極部をもつ電極端子２を設けた半導体装置を載せ、加熱することにより得られる。すなわち、金属パターン４上のはんだの一部が電極端子２の側面電極部に沿って這い上がることにより、図示のようなはんだフィレット５が形成される。
【０００６】
このようなはんだフィレット構造は、半導体装置上面からはんだの認識ができるので、接合が形成されたことを容易に確認することができる。そのため、はんだフィレット構造のはんだ接合が広く普及することとなっている。
【０００７】
一方、はんだ付け強度の評価方法としては、半導体装置を実装基板上に実装した状態で、所定条件下で温度サイクル試験を実施し、それにどの程度耐えられるかによって評価する方法が一般に行われている。
【０００８】
【特許文献１】特開２００３−８１６５号公報。
【０００９】
【発明が解決しようとする課題】
はんだ接合においては、半導体装置を構成するチップキャリア１の材料（リードフレーム、セラミック基板、有機基板等）と実装基板３（プリント配線基板等）との熱膨張係数の差が大きく異なる場合、熱疲労破壊によるはんだクラック発生の恐れが高くなる。
【００１０】
はんだクラックが発生すると、はんだ付け強度が著しく低下することとなり、遂には電気的断線の不具合となる。上述の温度サイクル試験では、短いサイクルではんだクラックが発生し、断線に至ることとなる。
【００１１】
上述のはんだフィレット構造の場合、電極端子２と実装基板３との間隙部に生じたはんだクラックが、はんだフィレット部に伸び、遂には断線となる。図４に、従来のフィレット構造のはんだ接合によるものの熱疲労破壊によるはんだクラック６の発生例を示す。なお本図は、温度サイクル試験の結果、断線状態に至ったものの断面図である。
【００１２】
本発明は、上記問題点に鑑みてなされたもので、その目的は、熱疲労破壊に強いはんだ付け構造による半導体装置の実装方法を提供することである。
【００１３】
【課題を解決するための手段】
本発明は上記目的を達成するため、電極端子を有する半導体装置を実装基板上にはんだにより接合する半導体装置の実装方法において、前記実装基板上の接合予定部内に、単数又は複数個のはんだが接合しない領域を設け、前記電極端子と前記実装基板とをはんだにより接合することにより、はんだ内に気泡を内包した接合を形成することを特徴とするものである。
【００１４】
また本発明では、前記はんだが接合しない領域を、前記接合予定部の金属膜を切り欠き、あるいはソルダレジスト又はドライフィルムレジストで被覆することにより形成することにより、簡便にはんだ内に気泡を内包した接合を形成することができる。
【００１５】
【発明の実施の形態】
図１は、本発明の実装方法によるはんだ付けの説明図で、はんだ付け接合部の断面図である。図中の構成は、以下の事項を除き図３の従来例の場合と同様である。
【００１６】
即ち本発明では、はんだクラックが発生しても断線に至る不具合が発生することを防止するように、はんだ接合内に気泡を発生させるため、接合予定部内にはんだが接合しない領域を設けている。図１はその一例を示したものであり、はんだが接合しない領域として、接合予定部の金属パターン４（金属膜）に円形の穴部７を設けている。
【００１７】
本発明による実装方法は、まず金属パターン４上にはんだを被覆し、その上に半導体装置の電極端子２を載せて加熱する。その結果、はんだフィレット５が形成されると同時に、はんだが接合しない穴部７に気泡８が発生し、気泡８を内包した接合が形成される。
【００１８】
図２は、本発明の実装方法の一実施例について、温度サイクル試験を行った結果の断面図である。本実施例のはんだ付け構造は、図１の説明図と同様に、接合予定部の金属パターン４に穴部７を設けてはんだ付けを行ったものである。本実施例においても、電極端子２と実装基板３との間のはんだ部で発生したはんだクラックは、はんだフィレット５に向かって伸びているが、気泡８によりクラックが止まり、はんだフィレット５が断線するのを防いでいる。
【００１９】
なお本実施例では、半導体パッケージのチップキャリア１はアルミナセラミックで構成しており、その熱膨張係数は７ｐｐｍ／℃である。一方、実装基板３には有機基板ＦＲ−４を用いており、その熱膨張係数は１８ｐｐｍ／℃である。
【００２０】
図４の従来例の場合も、構成材料は本実施例の場合と同一であるが、同一条件（試験温度範囲：−２５℃〜＋１５０℃）による温度サイクル試験の結果、従来例（気泡無し）の場合、３００サイクルではんだ接合部が断線状態となったが、本発明の実施例（気泡有り）の場合は、４００サイクルまで導通状態を保つことができた。
【００２１】
本実施例では、穴部７は単一に設けたが、接合電極部が大きい場合は、穴部７を複数個設けること等により、気泡８を分散して発生させ、クラック抑制の効果を高めることができる。
【００２２】
また気泡を発生させるためには、上述の穴部７の形成に限らず、はんだが接合しない領域を形成すれば良いので、金属パターン４上にソルダレジスト、ドライフィルムレジストなどのはんだをはじく材料を形成し、気泡を内包した接合を形成することができる。
【００２３】
【発明の効果】
以上説明したように本発明は、電極端子を有する半導体装置を実装基板上にはんだ接合により搭載する半導体装置の実装方法において、実装基板上のはんだ接合予定部内に、単数又は複数個のはんだが接合しない領域を設け、電極端子と接合予定部とをはんだ付け接合して実装するようにしたものであるが、本実装方法を用いることにより、はんだフィレット内に気泡を内包させることができ、その気泡の存在によりチップキャリアと実装基板との熱膨張係数差により、電極端子と実装基板間にはんだクラックが生じたとしても、断線に至る不具合が発生することはない。
【００２４】
本発明の実装方法によると、はんだフィレット構造の接合部の実装後の信頼性が高められるので、高密度実装に向け、本実装方法は実装強度確保のための有力な手段となる。
【図面の簡単な説明】
【図１】本発明の実装方法の一実施例の説明図である。
【図２】本発明の実装方法の一実施例の温度サイクル試験結果の断面図である。
【図３】従来のはんだフィレット構造のはんだ付けを説明するための断面図である。
【図４】従来方法によるはんだフィレット構造の温度サイクル試験結果の断面図である。
【符号の説明】
１：チップキャリア、２：電極端子、３：実装基板、４：金属パターン、
５：はんだフィレット、６：はんだクラック、７：穴部、８：気泡
【図１】
2004319564.tif 000003
【図２】
2004319564.tif 000004
【図３】
2004319564.tif 000005
【図４】
2004319564.tif 000006