(57)【要約】【課題】構想設計と回路設計の初期段落で揃う情報を基にビルドアップ基板に対する構成評価を行うことが可能なプリント基板評価支援システムを提供すること。【解決手段】回路設計における基本情報である主要ＩＣ部品間のピンペア数を設定する全部品ピンペア数設定部と、回路規模を類推する回路推論部と、プリント基板のサイズ、層数及び種類を設定する基板サイズ設定部と、前記プリント基板上の配線パラメータを設定する配線パラメータ設定部と、前記プリント基板のサイズ、層数及び種類を評価する評価部とで解決できる。【選択図】  図１
2004234309.tif 000002
【特許請求の範囲】
【請求項１】
回路設計における基本情報である主要ＩＣ部品間のピンペア数を設定する全部品ピンペア数設定部と、回路規模を類推する回路推論部と、プリント基板のサイズ、層数及び種類を設定する基板サイズ設定部と、前記プリント基板上の配線パラメータを設定する配線パラメータ設定部と、前記プリント基板のサイズ、層数及び種類を評価する評価部とで構成されたことを特徴とするプリント基板評価支援システム。
【請求項２】
回路情報を設定する回路設定部と、プリント基板のサイズ、層数及び種類を設定する基板サイズ設定部と、層の種類に応じて層ごとに配線パラメータを設定する配線パラメータ設定部と、前記プリント基板のサイズ、層数及び種類を評価する評価部とで構成されたことを特徴とするプリント基板評価支援システム。
【請求項３】
回路設計における基本情報である主要ＩＣ部品間のピンペア数を設定する全部品ピンぺア数設定部と、回路規模を類推する回路推論部と、プリント基板のサイズ、層数及び種類を設定する基板サイズ設定部と、層の種類に応じて層ごとに配線パラメータを設定する配線パラメータ設定部と、前記プリント基板のサイズ、層数及び種類を評価する評価部とで構成されたことを特徴とするプリント基板評価支援システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子機器で利用されるプリント基板において、構想設計と回路設計の初期段階にて、回路の基本情報から、必要なプリント基板構成を評価するプリント基板評価支援システムに関するものである。
【０００２】
【従来の技術】
従来のプリント基板構成を評価する方法としては、特許文献１及び特許文献２に記載された発明が知られている。
【０００３】
特許文献１には、プリント基板上の端子ピン総数と、部品実装面積集計から、ピン密度、基板層数、部品面積の相関関係に基づいて、基板面積と層数を評価する技術の開示があり、特許文献２には、設計事例を知識ベースとして蓄積していて、プリント基板設計仕様（層構成や設計基準）と、部品配置状態から、配線容量（面積）を算出して、指標する技術の開示がある。
【０００４】
【特許文献１】
特開２０００−０９０１４０号公報
【特許文献２】
特許第２５７６７８５号公報
【０００５】
【発明が解決しようとする課題】
このプリント基板構成を評価する方法においては、設計の見直しによる後戻りを無くすため、できるだけ早い時期に評価する事が要求されている。さらに、商品の高機能化が進むにつれ、ビルドアップ基板が新しく利用されるようになり、ビルドアップ基板に対する構成を評価する事も要求されている。
【０００６】
しかしながら従来の技術では、主要なＩＣ部品以外の受動部品や、部品配置などの情報は、配置配線などの実装設計の段階で始めて揃う情報のため、その段階で基板構成が評価できても、対策が取り難く、効果が少ないという問題を有することになる。
【０００７】
一方、ビルドアップ基板などに対しては、事例や知識がないため評価できず、ビルドアップ基板の特徴である層ごとの配線効率をシステム上で扱い、設定するのは難しく、また、その方法は述べられていない。
【０００８】
本発明は、上記従来の技術を解決するものであり、構想設計と回路設計の初期段階で揃う情報を基に、ビルドアップ基板に対する構成評価を行うことを可能とするプリント基板評価支援システムを提供することを目的とする。
【０００９】
【課題を解決するための手段】
この課題を解決するために本発明は、回路設計における基本情報である主要ＩＣ部品間のピンペア数を設定する全部品ピンペア数設定部と、回路規模を類推する回路推論部と、プリント基板のサイズ、層数及び種類を設定する基板サイズ設定部と、前記プリント基板上の配線パラメータを設定する配線パラメータ設定部と、前記プリント基板のサイズ、層数及び種類を評価する評価部とで構成することで、ビルドアップ基板に対しても、基板構成を評価できるようになる。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について、図１を用いて説明する。
【００１１】
まず、回路設計の初期段階で揃う基本情報と、類推する最終回路情報とを分ける。前者を情報１群、後者を情報２群とする。そして、評価したい情報として、情報３群、経験的に分かっている各利用パラメータを情報４群とする。それぞれ、整理すると表１のようになる。
【００１２】
【表１】
2004234309.tif 000003
【００１３】
そこで、本発明では、情報１群により、情報２群を類推し、その回路規模から、情報３群の情報が、実装設計（配置配線設計）として妥当であるかを評価する。
【００１４】
以下、図１の各ブロックを説明しながら、本発明の評価の流れを説明する。
【００１５】
設計基準設定部１０では、上記の情報３群の箔幅、ビアランド径、クリアランスの情報を入力する。なお、この部分は、ＣＡＤシステムより、それらを読み込むことも可能である。
【００１６】
配線パラメータ設定部１１では、主要ＩＣピンペア数と全部品総ピンペア数の比率、ピンペア数の仮想配線長の比率、仮想配線長と実配線長の比率を入力する。なお、この部分は、データベース、テキスト、ＣＡＤシステムより、それらを読み込むことも可能である。
【００１７】
配線効率パラメータ設定部１２では、配線利用可能面積において、経験的に分かっている冗長面積を除いた配線面積の比率を入力する。なお、この部分は、データベース、テキスト、ＣＡＤシステムより、それらを読み込むことも可能である。
【００１８】
主要ＩＣピンペア数設定部１３では、主要ＩＣピンペア数、主要ＩＣ数を入力する。設計の初期段階では、ブロック図などにより、主要バスや制御信号などを検討しているため、これらの情報は入力可能である。なお、この部分は、ＣＡＤシステムより、それらを読み込むことも可能である。
【００１９】
回路推定部１４では、主要ＩＣピンペア数設定部１３の情報を受け、全部品ピンペア数設定部１５への情報を算出する。算出式は式（１）の通りである。
【００２０】
【数１】
2004234309.tif 000004
【００２１】
以下、情報の括りを明確にするため、情報１群をＡ＋数字、情報２群をＢ＋数字、情報３群をＣ＋数字、情報４群をＰ＋数字で表すことにする。基板層数はＮとする。
【００２２】
全部品ピンペア数設定部１５では、回路推定部１４にて算出された値が入力される。回路設計完了後には、この情報は決まるため、その時点で、改めて値を入力して、推論の精度を向上させられるようにする。なお、この部分は、ＣＡＤシステムより、それらを読み込むことも可能である。
【００２３】
配線面積算出部１６では、全部品ピンペア数設定部１５の情報を受け、配線占有面積を算出する。算出式は式（２）の通りである。まず、仮想配線長を算出する。
【００２４】
【数２】
2004234309.tif 000005
【００２５】
次に式（３）に基づいて実配線長を算出する。
【００２６】
【数３】
2004234309.tif 000006
【００２７】
次に式（４）に基づいてビア数を算出する。
【００２８】
【数４】
2004234309.tif 000007
【００２９】
その後、箔占有面積、ビア占有面積を算出し、配線占有面積を算出する。なお、簡略化のため、ビアを１種類とした。複数のビア種類がある場合は、式（５）の右辺の第２項を変更することで、貫通ビア、ＩＶＨ、ＢＶＨが扱えるようになる。
【００３０】
【数５】
2004234309.tif 000008
【００３１】
基板サイズ設定部１７では、基板サイズ横、縦、基板種類、総数の情報を入力する。なお、ＣＡＤシステムより、それらを読み込むことが可能である。なお、ここでは、配線禁止域などの情報は、簡略化のため省いたが、加味して良いことは言うまでもない。
【００３２】
配線可能面積算出部１８では、基板サイズ設定部１７の情報を受け、配線可能面積を算出する。算出式は式（６）の通りである。
【００３３】
【数６】
2004234309.tif 000009
【００３４】
ここで、部品実装面積は式（７）のように算出する。
【００３５】
【数７】
2004234309.tif 000010
【００３６】
なお、主要ＩＣ数や各ＩＣの部品面積は、すでに入手可能なため、上記の右辺の第１項は、実際の主要ＩＣ部品面積の合計値を利用しても良い。評価部１９では、配線占有面積算出部１６の結果Ｍ１と、配線可能面積算出部１８の結果Ｍ２を比較して、基板構成を評価する。たとえば、Ｍ１＞Ｍ２の場合、ビルドアップ層を増やすか、基板面積を広げる必要がある。
【００３７】
【発明の効果】
以上のように、本発明によれば、構想設計と回路設計の初期段階で、ビルドアップ基板に対して、基板構成を評価する事ができるという有利な効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るブロック図
【図２】本発明の実施の形態に係るブロック図
【図３】本発明の実施の形態に係る層別配線効率パラメータを示す図
【符号の説明】
１０  設計基準設定部
１１  配線パラメータ設定部
１２  配線効率パラメータ設定部
１３  主要ＩＣピンペア数設定部
１４  回路推定部
１５  全部品ピンペア数設定部
１６  配線面積算出部
１７  基板サイズ設定部
１８  配線可能面積算出部
１９  評価部
【図１】
2004234309.tif 000011
【図２】
2004234309.tif 000012
【図３】
2004234309.tif 000013