(57)【要約】【課題】原料コスト及び製造コストを低減できるＴＦＴを提供する。【解決手段】半導体層２２と、半導体層２２の下側にゲート絶縁膜２１を介して設けられたゲート電極２０と、半導体層２２の一部と接するように設けられたソース電極２３及びドレイン電極２４とを具備する。ゲート電極２０が、ベース層３０と、ベース層３０の上に設けられ、ベース層３０をなす元素よりもイオン化傾向の小さい金属元素からなるシード層３１と、シード層３１の上に設けられた配線層３２とを有する。【選択図】    図２
2004342759.tif 000002
【特許請求の範囲】
【請求項１】
ベース層と、
前記ベース層の上に設けられ、前記ベース層をなす元素よりもイオン化傾向の小さい金属元素からなるシード層と、
前記シード層の上に設けられた配線層と、を具備していることを特徴とする配線構造体。
【請求項２】
前記配線層は、銅、銀、金の少なくとも一つを含む金属層であることを特徴とする請求項１に記載の配線構造体。
【請求項３】
前記ベース層は、シリコン層であることを特徴とする請求項１に記載の配線構造体。
【請求項４】
少なくとも前記配線層の上面を覆うように設けられたカバー金属層をさらに具備していることを特徴とする請求項１ないし３のいずれか１項に記載の配線構造体。
【請求項５】
少なくとも、前記シード層の周面、前記配線層の周面、及び前記配線層の上面を覆うように設けられたカバー金属層と、前記ベース層の下に設けられたベース金属層と、をさらに具備していることを特徴とする請求項１ないし４のいずれか１項に記載の配線構造体。
【請求項６】
前記ベース層の下に設けられたベース金属層をさらに具備していることを特徴とする請求項１ないし４のいずれか１項に記載の配線構造体。
【請求項７】
前記カバー金属層は、前記シード層及び前記配線層からの拡散を抑止する拡散抑止層であることを特徴とする請求項４又は５に記載の配線構造体。
【請求項８】
前記ベース金属層は、前記シード層及び前記配線層からの拡散を抑止する拡散抑止層であることを特徴とする請求項５又は６に記載の配線構造体。
【請求項９】
半導体層と、前記半導体層の一側にゲート絶縁膜を介して設けられたゲート電極と、前記半導体層の一部と接するように設けられたソース電極及びドレイン電極と、を具備し、
前記ゲート電極、前記ソース電極、及び前記ドレイン電極のうちの少なくとも１つが、ベース層と、前記ベース層の上に設けられ、前記ベース層をなす元素よりもイオン化傾向の小さい金属元素からなるシード層と、前記シード層の上に設けられた配線層と、を有していることを特徴とする薄膜半導体装置。
【請求項１０】
前記ベース層の上に設けられ、前記ベース層の少なくとも一部が露出する開口を有する絶縁層をさらに具備しているとともに、前記シード層及び前記配線層は前記開口内に埋め込まれるように設けられていることを特徴とする請求項９に記載の薄膜半導体装置。
【請求項１１】
前記絶縁層は、前記シード層及び前記配線層からの拡散を抑止する拡散抑止層であることを特徴とする請求項１０に記載の薄膜半導体装置。
【請求項１２】
ベース金属層と、前記ベース層を露出させる開口を有する絶縁層と、をさらに具備しているとともに、前記ベース層が前記ベース金属層上の一部に設けられ、前記絶縁層が前記ベース金属層上の前記ベース層が設けられている領域以外の領域に設けられ、前記シード層及び前記配線層が前記開口内に設けられていることを特徴とする請求項９又は１０に記載の薄膜半導体装置。
【請求項１３】
マトリックス状に設けられた複数の薄膜半導体装置を具備する表示装置であって、前記複数の薄膜半導体装置が夫々、請求項９ないし１２のいずれか１項に記載の薄膜半導体装置であることを特徴とする表示装置。
【請求項１４】
マトリックス状に設けられた複数の薄膜半導体装置と、前記薄膜半導体装置を駆動するための複数の走査配線及び複数の信号配線と、を具備する表示装置であって、
前記走査配線及び前記信号配線のうちの少なくとも一方が、ベース層と、前記ベース層の上に設けられ、前記ベース層をなす元素よりもイオン化傾向の小さい金属元素からなるシード層と、前記シード層の上に設けられた配線層と、を有していることを特徴とする表示装置。
【請求項１５】
被処理基板上にベース層を形成する第１工程と、
このベース層上に前記ベース層をなす元素よりもイオン化傾向の小さい金属元素からなる核を析出させてシード層を形成する第２工程と、
このシード層上に前記シード層をなす金属元素と同じ元素により配線層を形成する第３工程と、を具備してなることを特徴とする配線構造体の形成方法。
【請求項１６】
半導体層と、ゲート絶縁膜と、ゲート電極と、ソース電極と、ドレイン電極と、を具備する薄膜半導体装置の形成方法であって、
前記ゲート電極、前記ソース電極、及び前記ドレイン電極のうちの少なくとも１つを、
被処理基板上にベース層を形成する第１工程と、
このベース層上に前記ベース層をなす元素よりもイオン化傾向の小さい金属元素からなる核を析出させてシード層を形成する第２工程と、
このシード層上に前記シード層をなす金属元素と同じ元素により配線層を形成する第３工程と、を具備するように形成することを特徴とする薄膜半導体装置の形成方法。
【請求項１７】
前記第２工程は、
前記ベース層上に絶縁層を形成する工程と、
前記絶縁層に前記ベース層の少なくとも一部が露出する開口を形成する工程と、
前記開口内の前記ベース層が露出する領域のうちの少なくとも一部に前記ベース層をなす元素よりもイオン化傾向の小さい金属元素からなる核を析出させて前記シード層を形成する工程と、を含むことを特徴とする請求項１６に記載の薄膜半導体装置の形成方法。
【請求項１８】
前記第３工程は、
前記配線層を形成する工程と、
少なくとも前記配線層の上面を覆うように前記シード層及び前記配線層の拡散を抑止するカバー金属層を形成する工程と、を含むことを特徴とする請求項１６又は１７に記載の薄膜半導体装置の形成方法。
【請求項１９】
半導体層、前記半導体層の一側にゲート絶縁膜を介して設けられたゲート電極、前記半導体層の一部と接するように設けられたソース電極、及び前記半導体層の一部と接するように設けられたドレイン電極を夫々有し、マトリックス状に設けられた複数の薄膜半導体装置と、
前記薄膜半導体装置を駆動するための複数の走査配線及び複数の信号配線と、を具備する表示装置の形成方法であって、
前記ゲート電極、前記ソース電極、前記ドレイン電極、前記走査配線、及び前記信号配線のうちの少なくとも１つを、
被処理基板上にベース層を形成する第１工程と、
このベース層上に前記ベース層をなす元素よりもイオン化傾向の小さい金属元素からなる核を析出させてシード層を形成する第２工程と、
このシード層上に前記シード層をなす金属元素と同じ元素により配線層を形成する第３工程と、を具備するように形成することを特徴とする表示装置の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば、半導体集積回路装置のような半導体装置が備える配線や液晶表示装置のような表示装置が備える配線、端子、電極、又は薄膜トランジスタのような薄膜半導体装置等に用いられる配線構造体、及び、薄膜半導体装置、表示装置、並びに、これらの形成方法に関する。
【０００２】
【従来の技術】
近年のＬＳＩ、ＵＬＳＩに代表される半導体の分野では、集積度の向上による微細化の発展や動作スピートの向上等により、従来用いられているアルミニウム（Ａｌ）よりも、比抵抗が低く、かつ、エレクトロマイグレーションやストレスマイグレーション等に対する耐性が高い配線に関する検討が進められている。
【０００３】
また、液晶表示装置等に代表される表示装置の分野においても、表示面積の拡大による配線長の増加や、駆動ドライバ用回路や画素メモリといった様々な付加機能の取り込みによる周辺回路部分のモノリシック（ｍｏｎｏｌｉｔｈｉｃ）化等への対応が求められている。このため、表示装置の分野においても、半導体分野と同様に低抵抗な配線に関する要求が高まってきている。
【０００４】
ところで、銅（Ｃｕ）は、従来の配線材料であるアルミニウムと比較して、低抵抗性や耐マイグレーション性等に優れていることから、次世代の配線材料として期待されている。また、アルミニウムと比較して低抵抗な銀（Ａｇ）も同様に、次世代の配線材料として期待されている。
【０００５】
しかしながら、アルミニウム配線の形成方法、すなわち、ＰＥＰ（Ｐｈｏｔｏ  Ｅｎｇｒａｖｉｎｇ  Ｐｒｏｃｅｓｓ：写真食刻工程）いわゆるフォトリソグラフィーによるマスキング技術と反応性イオンエッチング法等のエッチング技術とを単に組み合わせただけの形成方法では、銅配線の実現は困難である。
【０００６】
つまり、銅のハロゲン化物の蒸気圧は、アルムニウムの蒸気圧に比べて非常に低い。すなわち、銅のハロゲン化物はアルミニウムに比べて蒸発しにくい。そのため、銅配線の形成方法としてＲＩＥ（反応性イオンエッチング法）等のエッチング技術を用いる場合、プロセス温度として２００〜３００℃の雰囲気下でのエッチング処理が必要となる。また、この場合、マスクとして、通常のフォトレジストマスクではなく、酸化シリコンや窒化シリコン等からなるマスクを使用する必要がある。このように、従来の配線の形成方法を銅の配線の形成に適用する場合には課題がある。
【０００７】
銅を用いた配線の形成方法としては、従来、いわゆる、ダマシン法と呼ばれる方法が知られている。この方法では、まず、基板上に形成された絶縁膜に対して、あらかじめ所望の配線パターン形状の配線溝を形成する。次に、この溝を埋め込むように、銅薄膜を前記溝内部および前記絶縁膜上に全面に渡って形成する。このとき、銅薄膜を前記溝内部および前記絶縁膜上に全面に渡って形成する方法としては、スパッタリング法等のＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｏｎ）法、めっき法、または、有機金属材料を用いたＣＶＤ法等の各種手法がある。その後、基板表面の銅薄膜を基板表面側から絶縁膜が露出するまで（埋め込まれた溝部分の開口端面まで）除去する。基板表面の銅薄膜を除去する方法としては、化学的機械研磨法（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）等の研磨法やエッチバック等がある。このようにすることによって、溝に埋め込まれた銅による配線パターンが形成される（例えば、特許文献１及び特許文献２参照。）。
【０００８】
【特許文献１】
特開平１１−１３５５０４号公報（段落００１４〜段落００２９、図１及び図２）
【０００９】
【特許文献２】
特開平２００１−１８９２９５号公報（段落０００４〜段落０００９、図１）
【００１０】
【発明が解決しようとする課題】
しかしながら、前述した特許文献１及び特許文献２で開示されている従来技術では、以下に挙げるような課題がある。
【００１１】
上記のようなダマシン法では、少なくとも、配線を埋め込むための溝を形成する溝加工工程、配線パターンや上下電極間を接続するビア（プラグ）を形成するための成膜工程、フォトリソグラフィー工程、エッチング工程、及び、研磨停止膜の性膜工程が必要である。そのため、製造工程が複雑であり、製造コストが高くなる。
【００１２】
また、配線抵抗を低減するためには配線の断面積を大きくする必要がある。そして、上述のような半導体装置や表示装置では、集積化の制約により、アスペクト比の高い溝（幅や径が狭く深い溝）を形成することで配線の断面積を大きくすることが求められている。しかしながら、上記のようなダマシン法では、アスペクト比の高い溝やビアホールを採用すると銅の埋め込み性を低下させてしまうといった問題がある。
【００１３】
さらに、銅薄膜を基板全面に成膜した後に不要部分を除去という上記ＣＭＰ等の工程は、プロセスのスループットが悪い。しかも、直径１２インチ程度の大口径ウエハサイズに対応する大型のＣＭＰ装置は開発されているが、上記ウエハよりも大面積でかつ平坦性等の精度がより求められる表示装置に対応するＣＭＰ装置は実用化されていない。また、仮に、表示装置、例えば大型液晶表示装置に搭載される大型表示画面（大型基板）に上記ＣＭＰによる全面研磨やエッチング法等の適用が可能であったとしても、配線として利用される銅薄膜部分は基板の面積と比較して非常に小さいため、成膜された銅薄膜の大部分は除去・廃棄されることなる。この結果、原料としての銅の利用効率は非常に悪くなり、高コストになる影響で製品価格も高くなる。
【００１４】
本発明は上記問題を鑑みてなされたものであり、原料コスト及び製造コストを低減できる配線構造体、薄膜半導体装置、表示装置、及びこれらの形成方法を提供しようとするものである。
【００１５】
【課題を解決するための手段】
第１の観点に基づく本発明の配線構造体は、ベース層と、前記ベース層の上に設けられ、前記ベース層をなす元素よりもイオン化傾向の小さい金属元素からなるシード層と、前記シード層の上に設けられた配線層と、を具備していることを特徴とする。
【００１６】
第２の観点に基づく本発明の薄膜半導体装置は、半導体層と、前記半導体層の一側にゲート絶縁膜を介して設けられたゲート電極と、前記半導体層の一部と接するように設けられたソース電極及びドレイン電極と、を具備し、前記ゲート電極、前記ソース電極、及び前記ドレイン電極のうちの少なくとも１つが、ベース層と、前記ベース層の上に設けられ、前記ベース層をなす元素よりもイオン化傾向の小さい金属元素からなるシード層と、前記シード層の上に設けられた配線層と、を有していることを特徴とする。
【００１７】
第３の観点に基づく本発明の表示装置は、マトリックス状に設けられた複数の薄膜半導体装置と、前記薄膜半導体装置を駆動するための複数の走査配線及び複数の信号配線と、を具備する表示装置であって、前記走査配線及び前記信号配線のうちの少なくとも一方が、ベース層と、前記ベース層の上に設けられ、前記ベース層をなす元素よりもイオン化傾向の小さい金属元素からなるシード層と、前記シード層の上に設けられた配線層と、を有していることを特徴とする。
【００１８】
これらの発明によれば、シード層がベース層をなす元素よりもイオン化傾向の小さい金属元素からなるので、ベース層上にシード層が選択的に析出される。すなわち、ベース層上にシード層を選択的に設けることができる。また、シード層をベース層上に選択的に設けることができるため、このシード層を核として配線層を設けることができる。
【００１９】
このように、配線構造体を選択的に設けることができるため、配線構造体を全面に成膜して不要部分を研磨するといった従来のダマシン法等と比べて原料コストを低減できる。しかも、従来のダマシン法等と比べて工程数を低減できるため、製造コストも低減できる。したがって、原料コスト及び製造コストを低減できる配線構造体、薄膜半導体装置、表示装置が得られる。
【００２０】
これらの発明を実施するにあたり、配線層は、銅、銀、金の少なくとも一つを含む金属層とするのが好ましい。このようにすることにより、アルミニウムよりも比抵抗が低い配線層を得ることができる。
【００２１】
さらに、ベース層はシリコン層であるのが好ましい。このようにすることにより、シリコン層よりもイオン化傾向の小さい金属、例えば銅や銀等で、シード層及び配線層を選択的に形成することができる。
【００２２】
また、ベース層の上に設けられ、ベース層の少なくとも一部が露出する開口を有する絶縁層をさらに具備するとともに、シード層及び配線層を開口内に埋め込むように設けるのが好ましい。このようにすることにより、シード層及び配線層をベース層の開口内に選択的に設けることができる。しかも、シード層及び配線層を絶縁層の表面から著しく突出しないように設けることができる。
【００２３】
さらに、絶縁層は、シード層及び配線層からの拡散を抑止する拡散抑止層とするのが好ましい。このようにすることにより、絶縁膜でシード層及び配線層からの拡散を抑止することができるので、シード層及び配線層からの拡散を抑止する拡散抑止層等を別途設ける必要がない。
【００２４】
また、少なくとも配線層の上面を覆うように設けられたカバー金属層をさらに具備するか、少なくともシード層の周面、配線層の周面、及び配線層の上面を覆うように設けられたカバー金属層とベース層の下に設けられたベース金属層とをさらに具備するか、或いは、ベース層の下に設けられたベース金属層をさらに具備するようにするのが好ましい。このようにすることにより、製造工程等においてシード層或いは配線層に与えられる表面酸化や腐食等を抑制することができる。
【００２５】
その場合、カバー金属層は、シード層及び配線層からの拡散を抑止する拡散抑止層であるのが好ましく、ベース金属層は、シード層及び配線層からの拡散を抑止する拡散抑止層であるのがさらに好ましい。このようにすることにより、シード層及び配線層からの拡散を、カバー金属層、ベース金属層、或いはその両方によって抑止することができる。
【００２６】
さらに、ベース金属層上の一部に設けられたベース層と、ベース金属層上のベース層以外の領域に設けられ、ベース層が露出する開口を有する絶縁層と、前記開口内に設けられたシード層及び配線層とを具備するようにしてもよい。このようにすることによっても、シード層及び配線層をベース層の開口内に選択的に設けることができる。しかも、シード層及び配線層を絶縁層の表面から著しく突出しないように設けることができる。さらに、シード層及び配線層からの拡散をベース金属層により抑止することができる。
【００２７】
また、表示装置は、マトリックス状に設けられた複数の薄膜半導体装置を具備する表示装置であって、前記複数の薄膜半導体装置が夫々、請求項９ないし１２のいずれか１項に記載の薄膜半導体装置を備えるようにしてもよい。このようにすることにより、原料コスト及び製造コストを低減できる薄膜半導体装置を備えた表示装置が得られる。
【００２８】
第４の観点に基づく本発明の配線構造体の形成方法は、被処理基板上にベース層を形成する第１工程と、このベース層上に前記ベース層をなす元素よりもイオン化傾向の小さい金属元素からなる核を析出させてシード層を形成する第２工程と、このシード層上に前記シード層をなす金属元素と同じ元素により配線層を形成する第３工程と、を具備してなることを特徴とする。
【００２９】
第５の観点に基づく本発明の薄膜半導体装置の形成方法は、半導体層と、ゲート絶縁膜と、ゲート電極と、ソース電極と、ドレイン電極と、を具備する薄膜半導体装置の形成方法であって、前記ゲート電極、前記ソース電極、及び前記ドレイン電極のうちの少なくとも１つを、被処理基板上にベース層を形成する第１工程と、このベース層上に前記ベース層をなす元素よりもイオン化傾向の小さい金属元素からなる核を析出させてシード層を形成する第２工程と、このシード層上に前記シード層をなす金属元素と同じ元素により配線層を形成する第３工程と、を具備するように形成することを特徴とする。
【００３０】
第６の観点に基づく発明の表示装置の形成方法は、半導体層、前記半導体層の一側にゲート絶縁膜を介して設けられたゲート電極、前記半導体層の一部と接するように設けられたソース電極、及び前記半導体層の一部と接するように設けられたドレイン電極を夫々有し、マトリックス状に設けられた複数の薄膜半導体装置と、前記薄膜半導体装置を駆動するための複数の走査配線及び複数の信号配線と、を具備する表示装置を形成する表示装置の形成方法であって、前記ゲート電極、前記ソース電極、前記ドレイン電極、前記走査配線、及び前記信号配線のうちの少なくとも１つを、被処理基板上にベース層を形成する第１工程と、このベース層上に前記ベース層をなす元素よりもイオン化傾向の小さい金属元素からなる核を析出させてシード層を形成する第２工程と、このシード層上に前記シード層をなす金属元素と同じ元素により配線層を形成する第３工程と、を具備するように形成することを特徴とする。
【００３１】
これらの発明において、「被処理基板」としては、例えば、ガラス、プラスチック、或いはシリコン等からなる基板を用いることができる。また、「被処理基板」としては、例えば、ガラス、プラスチック、或いはシリコン等からなる基体上に下地絶縁層等を形成した基板や、前記基体上にシード層及び配線層の拡散を抑止可能なベース金属層が設けられた基板を用いることもできる。
【００３２】
「被処理基板上にベース層を形成する」とは、被処理基板上の少なくとも一部にベース層を形成することを意味している。すなわち、ベース層は、被処理基板上の全面に形成しても被処理基板上の一部に形成してもよい。
【００３３】
これらの発明によれば、シード層を形成する金属元素として、被処理基板上に形成されたベース層をなす元素よりもイオン化傾向の小さい金属元素を選択することで、ベース層上にシード層を選択的に析出させることができる。つまり、ベース層上にシード層を選択的に形成することができる。また、シード層がベース層上に選択的に形成されるため、シード層を核として、このシード層上に配線層を形成することができる。
【００３４】
このように、配線層を選択的に形成することができるため、配線層を全面に成膜して不要部分を研磨するといった従来のダマシン法等と比べて原料コストを低減できる。しかも、従来のダマシン法等と比べて工程数を低減できるため、製造コストも低減できる。したがって、原料コスト及び製造コストを低減できる配線構造体の形成方法、薄膜半導体装置の形成方法、及び表示装置の形成方法が得られる。
【００３５】
これらの発明を実施するにあたり、第１工程は、被処理基板上にベース層を形成する工程と、ベース層を所定のパターンにパターニングする工程とを含むようにするのが好ましい。このようにすることにより、シード層を所定のパターンに形成されたベース層上に選択的に形成することができる。
【００３６】
第２工程は、ベース層上に絶縁層を形成する工程と、絶縁層にベース層の少なくとも一部が露出する開口を形成する工程と、開口内のベース層が露出する領域のうちの少なくとも一部にベース層をなす元素よりもイオン化傾向の小さい金属元素からなる核を析出させてシード層を形成する工程とを含むようにするのが好ましい。このようにすることにより、シード層及び配線層をベース層の開口内に選択的に形成することができる。しかも、シード層及び配線層を絶縁層の表面から著しく突出しないように形成することができる。
【００３７】
第３工程は、配線層を形成する工程と、少なくとも配線層の上面を覆うようにシード層及び配線層の拡散を抑止するカバー金属層を形成する工程とを含むようにするのが好ましい。このようにすることにより、形成されたシード層及び配線層からの拡散をカバー金属層によって抑止することができる。
【００３８】
また、第３工程は、配線層を形成する工程と、ベース層に所定の形状のエッチングを施す工程とを含むようにするのが好ましい。このようにすることにより、シード層及配線層が形成されている領域以外の領域に形成されているベース層の少なくとも一部を除去することができる。
【００３９】
さらに、第１工程は、基体上にシード層及び配線層の拡散を抑止可能なベース金属層が設けられた被処理基板を用意する工程を含むのが好ましい。このようにすることにより、形成されたシード層及び配線層からの拡散をベース金属層によって抑止することができる。
【００４０】
その場合、第３工程は、配線層を形成する工程と、ベース層及びベース金属層に夫々所定の形状のエッチングを施す工程と、少なくとも、ベース金属層の周面、ベース層の周面、シード層の周面、配線層の周面、及び配線層の上面を覆うように、シード層及び配線層の拡散を抑止するカバー金属層を形成する工程とを含むようにするとよい。このようにすることにより、形成されたシード層及び配線層をベース金属層及び配線層で囲むことができるので、シード層及び配線層からの拡散の抑止効果をさらに高めることができる。
【００４１】
【発明の実施の形態】
以下、図１〜図４を参照して本発明の第１の実施形態を説明する。以下、第１〜第７の実施形態では、本発明を表示装置としての液晶表示装置に適用した例で示している。
【００４２】
図１及び図２は、アクティブマトリックス型の液晶表示装置１を示している。この液晶表示装置１は、一対の基体としての一対の透明基体２，３、液晶層４、下地絶縁層５、画素電極６、走査配線７、信号配線８、対向電極９、薄膜半導体装置例えば薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、以下、ＴＦＴという）１０、走査線駆動回路１１、信号線駆動回路１２、液晶コントローラ１３等を備えている。
【００４３】
一対の透明基体２，３としては、例えば一対のガラス板を用いることができる。これら基体２，３は、図示しない枠状のシール材を介して接合されている。液晶層４は、一対の透明基体２，３の間の前記シール材により囲まれた領域に設けられている。
【００４４】
一対の透明基体２，３のうちの一方の透明基体、例えば後側（図２において下側）の透明基体３の内面には、下地絶縁層５、行方向および列方向にマトリックス状に設けられた複数の画素電極６、複数の画素電極６と夫々電気的に接続された複数のＴＦＴ１０、複数のＴＦＴ１０と電気的に接続された走査配線７、及び複数のＴＦＴ１０と電気的に接続された信号配線８等が設けられている。
【００４５】
下地絶縁層５としては、例えば窒化シリコン（ＳｉＮｘ）等を用いることができる。画素電極６は、例えばＩＴＯ等からなる。走査配線７は、画素電極６の行方向（図１において左右方向、図２において紙面の手前側から奥側に延びる方向）に夫々沿わせて設けられている。これら走査配線７の一端は夫々走査線駆動回路１１と電気的に接続されている。
【００４６】
この実施形態では、走査配線７は、例えば、比抵抗が低く、かつ、エレクトロマイグレーションやストレスマイグレーション等に対する耐性が高い銅（Ｃｕ）により、ＴＦＴ１０が備えるゲート電極２０と一体に設けられている。なお、走査配線７及びゲート電極２０は、例えば、比抵抗が低い銀（Ａｇ）等により形成してもよい。
【００４７】
一方、信号配線８は、画素電極６の列方向（図１において上下方向）に夫々沿わせて設けられている。これら信号配線８の一端は夫々信号線駆動回路１２と電気的に接続されている。
【００４８】
走査線駆動回路１１および信号線駆動回路１２は夫々液晶コントローラ１３に接続されている。液晶コントローラ１３は、例えば外部から供給される画像信号及び同期信号を受け取り、画素映像信号Ｖｐｉｘ、垂直走査制御信号ＹＣＴ、及び水平走査制御信号ＸＣＴを発生する。
【００４９】
他方の透明基体である前側（図２において上側）の透明基体２の内面には、複数の画素電極６に対向する一枚膜状の透明な対向電極９が設けられている。対向電極９は、例えばＩＴＯ等からなる。また、前側の透明基体２の内面には、複数の画素電極６と対向電極９とが互いに対向する複数の画素領域に対応させてカラーフィルタを設けるとともに、前記画素領域の間の領域に対応させて遮光膜を設けてもよい。
【００５０】
一対の透明基体２，３の外側には、図示しない偏光板が設けられている。また、液晶表示装置１を透過型とする場合、後側の透明基体３の後方に図示しない面光源が設けられている。なお、液晶表示装置１は、反射型或いは半透過反射型であってもよい。
【００５１】
次に、ＴＦＴ１０について説明する。ＴＦＴ１０は、図２に示すように後側の透明基体３の内面に下地絶縁層５が設けられた被処理基板１４上に設けられている。この実施形態では、例えば、チャネルエッチ型（もしくはボトムゲート型）のＴＦＴ１０が用いられている。すなわち、このＴＦＴ１０は、図２に示すように、半導体層２２と、この半導体層２２の一側例えば下側にゲート絶縁膜２１を介して設けられたゲート電極２０と、半導体層２２の一部と接するように設けられたソース電極２３及びドレイン電極２４とを備えている。
【００５２】
詳しくは、下地絶縁層５上にはゲート電極２０が設けられている。ゲート絶縁膜２１は、ゲート電極２０を覆うように、このゲート電極２０の上に設けられている。このゲート絶縁膜２１としては、例えば窒化シリコン（ＳｉＮ）等を用いることができる。また、ゲート絶縁膜２１の上には、ゲート電極２０の上方に位置して、チャネル領域２８となるノンドープａ−Ｓｉ膜２２ａが設けられている。このノンドープａ−Ｓｉ膜２２ａの上には、コンタクト層としてのｎ＋型ａ−Ｓｉ膜２２ｂが設けられている。このｎ＋型ａ−Ｓｉ膜２２ｂは、ノンドープａ−Ｓｉ膜２２ａを一部露出させる溝を有している。このｎ＋型ａ−Ｓｉ膜２２ｂのうち、前記溝で分断された一側がソース領域２６、他側がドレイン領域２７となる。これらノンドープａ−Ｓｉ膜２２ａ及びｎ＋型ａ−Ｓｉ膜２２ｂが半導体層２２を構成している。また、例えばアルミニウム（Ａｌ）からなるソース電極２３及びドレイン電極２４は、ｎ＋型ａ−Ｓｉ膜２２ｂのソース領域２６及びドレイン領域２７と夫々接触するように、このｎ＋型ａ−Ｓｉ膜２２ｂ上に設けられている。
【００５３】
なお、画素電極６は、ソース電極２３と接触するようにゲート絶縁膜２１の上に設けられている。信号配線８は、ドレイン電極２４と接触するようにゲート絶縁膜２１の上に設けられている。更に、その上に、画素電極６を露出させる開口を有するパシベーション層４０が設けられている。
【００５４】
図３及び図４を参照して被処理基板１４へのＴＦＴ１０の形成方法について説明する。
【００５５】
後側の透明基体３の内面に下地絶縁層５が成膜された被処理基板１４を用意する。この実施形態では、例えば下地絶縁層５として層厚が約３００ｎｍの窒化シリコン層が成膜された被処理基板１４を用いている。この被処理基板１４上に、ＴＦＴ１０、走査配線７、信号配線８、及び画素電極６を形成する。
【００５６】
まず、ゲート電極２０及び走査配線７となる配線を選択的に形成する。ゲート電極２０及び走査配線７となる金属層は、以下のようにして形成する。まず、図３（Ａ）に示すように、被処理基板１４上（下地絶縁層５上）にベース層３０を成膜する。この実施形態では、ベース層３０として、例えば層厚が約２５ｎｍのシリコン層を下地絶縁層５上に成膜している。
【００５７】
次に、図３（Ｂ）に示すように、ベース層３０上に、ゲート電極２０及び走査配線７に対応する領域（以下、配線構造体形成領域という）が露出する開口３３ａを有する絶縁層３３を形成する。この絶縁層３３は、例えば、絶縁性を有する感光性樹脂層をベース層３０上の全面に成膜するとともに、前記配線構造体形成領域が露出するように前記感光性樹脂層をパターニングすることにより形成することができる。
【００５８】
銅イオンとフッ酸とを含むような酸溶液、もしくは、銅イオンを含む純水を用意する。ベース層３０及び絶縁層３３が形成された被処理基板１４を前記酸溶液中に浸漬して処理する。銅はベース層３０をなすシリコンよりもイオン化傾向が小さいため、ベース層３０上の前記配線構造体形成領域に前記酸溶液が接触すると、銅イオンが銅単体となって前記配線構造体形成領域において選択的に析出する。すなわち、前記配線構造体形成領域に銅単体からなる粒子核もしくは銅層（シード層３１）が選択的に形成される。これにより、図３（Ｃ）に示すように、前記配線構造体形成領域に前記核の集合体からなるシード層３１が選択的に形成される。シード層３１の密着性を改善するためにシード層３１形成後にアニール処理を施してもよい。シード層３１が選択的に形成されることは、省資源化が可能になる。
【００５９】
さらに、図３（Ｄ）に示すように、銅からなる配線層３２を後述する方法により絶縁層３３の開口３３ａ内を埋めるようにシード層３１上に形成することで、このシード層３１を層厚化する。この配線層３２は、絶縁層３３の表面（開口３３ａ）から著しく突出しない層厚であれば、絶縁層３３の表面と略面一となる層厚としても、それよりも薄い層厚としてもよい。
【００６０】
この配線層３２は、例えばシード層３１を核とする無電解めっき法によりシード層３１上のみに形成される。配線層３２がシード層３１上にのみ形成されることは、配線材料を省資源化することができる。
【００６１】
ところで、前記無電解めっきを行うめっき浴としては、還元剤にホルムアルデヒドを用いたホルムアルデヒド浴を用いてもよい。しかし、ホルムアルデヒド浴を用いる場合、めっきｐＨ条件がｐＨ１２〜ｐＨ１３程度であるため、ｐＨ調整剤として水酸化ナトリウム等を用いる必要がある。ＴＦＴ１０の製造プロセスへの適用を考えた場合には、その工程中にアルカリ金属を含まない方が好ましい。
【００６２】
したがって、前記無電解めっきを行うめっき浴としては、還元剤にコバルト塩を用いたコバルト塩浴や、スズ塩を用いたスズ塩浴等を用いるのが好ましい。すなわち、コバルト塩浴は、アルカリ金属を含まないだけでなく、めっきｐＨ条件がｐＨ６〜ｐＨ７程度の中性領域であるため、フォトレジストマスクへのダメージが少なく、ＴＦＴ１０の製造プロセスには好適である。
【００６３】
また、コバルト塩浴やスズ塩浴は、ホルムアルデヒド浴やグリオキシル酸浴のように、めっき反応過程で還元剤が分解して水素が発生するといったことがない。したがって、前記無電解めっきを行うめっき浴としてコバルト塩浴やスズ塩浴を用いると、表面の平坦性が良好な配線層３２を形成することができる。しかも、配線層３２にボイド（孔）が発生するのを抑制することができる。
【００６４】
次に、図４（Ｅ）に示すように、絶縁層３３を除去するとともに、図４（Ｆ）に示すように、ベース層３０が所定の形状となるようにエッチングを施す。この実施形態では、シード層３１及び配線層３２をマスクとし、ベース層３０のシード層３１に接している領域以外の領域をエッチングにより除去している。
【００６５】
さらに、図４（Ｇ）に示すように、ベース層３０の周面、シード層３１の周面、配線層３２の周面、及び配線層３２の上面を覆うようにカバー金属層３４を形成する。このカバー金属層３４は、例えば、コバルト（Ｃｏ）−タングステン（Ｗ）−ホウ素（Ｂ）合金、コバルト（Ｃｏ）−ホウ素（Ｂ）合金、コバルト（Ｃｏ）−リン（Ｐ）合金、ニッケル（Ｎｉ）−リン（Ｐ）合金、ニッケル（Ｎｉ）−タングステン（Ｗ）−リン（Ｐ）合金等のように、銅の表面に選択的に無電解めっきが可能であって、しかも、銅の拡散を抑止できる金属を用いるのが好ましい。
【００６６】
この実施形態では、コバルト−タングステン−ホウ素合金を例えば５０ｎｍで形成している。したがって、このカバー金属層３４は拡散抑止層として機能するので、ゲート絶縁膜２１を形成するＣＶＤ工程等で生じる配線層３２の表面酸化や腐食を抑制できるだけでなく、シード層３１及び配線層３２からのゲート絶縁膜２１への拡散を抑止することができる。以上により、ゲート電極２０及び走査配線７となる配線が被処理基板１４上に選択的に形成が形成される。
【００６７】
そして、図４（Ｈ）に示すように、ゲート絶縁膜２１、半導体層２２、ソース電極２３、及びドレイン電極２４を形成する。詳しくは、ゲート電極２０を覆うように例えば窒化シリコンからなるゲート絶縁膜２１を成膜する。このゲート絶縁膜２１上にノンドープａ−Ｓｉ膜２２ａを成膜するとともに、このノンドープａ−Ｓｉ膜２２ａ上にｎ＋型ａ−Ｓｉ膜２２ｂを成膜する。ノンドープａ−Ｓｉ膜２２ａ及びｎ＋型ａ−Ｓｉ膜２２ｂをパターニングした後、さらに、ｎ＋型ａ−Ｓｉ膜２２ｂ上にソース電極２３及びドレイン電極２４となるアルミニウム層を成膜・パターニングする。その後、ソース電極２３及びドレイン電極２４をマスクし、これら電極間のｎ＋型ａ−Ｓｉ膜２２ｂをエッチングする。以上により、ＴＦＴ１０が形成される。
【００６８】
さらに、図２に示すように、信号配線８及び画素電極６を夫々成膜・パターニングする。続けて、パシベーション膜４０を成膜するとともに、このパシベーション膜４０に画素電極６を露出させる開口を形成する。以上により、被処理基板１４への成膜工程が完了する。なお、後側の透明基体３には、これらに加えて、平坦化膜等を形成してもよい。
【００６９】
以上のように、この実施形態によれば、ゲート電極２０及び走査配線７をなす配線が、ベース層３０と、ベース層３０の上に設けられ、ベース層３０をなすシリコンよりもイオン化傾向の小さい銅からなるシード層３１と、シード層３１の上に設けられ、シード層３１と同じ金属元素である銅からなる配線層３２と、を具備している。
【００７０】
このように、シード層３１がベース層３０をなすシリコンよりもイオン化傾向の小さい銅からなるので、ベース層３０上のみにシード層３１が選択的に析出される。つまり、ベース層３０上にシード層３１を選択的に設けることができ、シード層３１の材料を省資源化することができる。また、シード層３１をベース層３０上に選択的に設けることができるため、シード層３１を核として、このシード層３１上に、シード層３１と同じ銅からなる配線層３２を無電解めっき等により設けることができる。したがって、ゲート電極２０及び走査配線７をなす配線を被処理基板１４上に選択的に設けることができる。
【００７１】
このように、配線を選択的に設けることができるため、配線の原料である銅のコストを低減できる。しかも、従来のダマシン法等と比べて工程数を低減できるため、製造コストも低減できる。したがって、原料コスト及び製造コストを低減できる配線構造体（ゲート電極２０，走査配線７）、ＴＦＴ１０、表示装置（液晶表示装置１）が得られる。
【００７２】
さらに、ベース層３０がシリコン層であるので、シリコン層よりもイオン化傾向の小さい金属からなるシード層３１及び配線層３２を得ることができる。したがって、例えば、低抵抗性や耐マイグレーション性等に優れている銅からなるゲート電極２０及び走査配線７を得ることができる。また、例えば、低抵抗性が優れている銀や金からなるゲート電極２０及び走査配線７を得ることができる。
【００７３】
また、ベース層３０の上に設けられ、ベース層３０の一部が露出する開口３３ａを有する絶縁層３３をさらに具備するとともに、シード層３１及び配線層３２を開口３３ａ内に埋め込まれるように設けている。そのため、シード層３１及び配線層３２をベース層３０の開口３３ａ内に選択的に設けることができる。
【００７４】
さらに、配線層３２の上面を覆うように設けられたカバー金属層３４をさらに具備しているので、ゲート絶縁膜２１を形成するＣＶＤ工程等で生じる配線層３２の表面酸化や腐食を抑制することができる。しかも、このカバー金属層３４は、シード層３１及び配線層３２からの拡散を抑止する拡散抑止層であるので、シード層３１及び配線層３２からのゲート絶縁膜２１への拡散を抑止できる。
【００７５】
この実施形態によれば、ゲート電極２０及び走査配線７をなす配線構造体の形成方法が、被処理基板１４上にシリコンからなるベース層３０を形成する第１工程と、このベース層３０上にシリコンよりもイオン化傾向の小さい銅からなる核を析出させてシード層３１を形成する第２工程と、このシード層３１上にシード層３１と同じ銅により配線層３２を形成する第３工程と、を具備している。
【００７６】
このように、シード層３１がベース層３０をなすシリコンよりもイオン化傾向の小さい銅からなるので、ベース層３０上にシード層３１が選択的に析出される。つまり、ベース層３０上にシード層３１を選択的に形成することができる。また、シード層３１をベース層３０上に選択的に形成することができるため、シード層３１を核として、このシード層３１上に、シード層３１と同じ銅からなる配線層３２を形成することができる。したがって、ゲート電極２０及び走査配線７をなす配線構造体を被処理基板１４上に選択的に形成することができる。
【００７７】
すなわち、この実施形態の配線構造体（ゲート電極２０，走査配線７）の形成方法、ＴＦＴ１０の形成方法、表示装置（液晶表示装置１）の形成方法によれば、ダマシン法のように、配線パターンや上下電極間を接続するビア（プラグ）を形成するための成膜工程やＣＭＰ工程を必要としない。したがって、原料コスト及び製造コストを低減できる。
【００７８】
しかも、この実施形態の配線構造体（ゲート電極２０，走査配線７）の形成方法、ＴＦＴ１０の形成方法、表示装置（液晶表示装置１）の形成方法によれば、表面性が良好で、ボイドが少なく、しかも、比抵抗が低い配線層３２を形成することができる。
【００７９】
また、無電解めっき法ではめっき前処理としてパラジウム触媒処理が必要であるが、本実施形態では、ベース上に銅からなるシード層３１を形成するためにパラジウム触媒処理は不要であり、シード層３１上に銅からなる配線層３２を形成するため、めっき浴としてコバルト塩浴やスズ塩浴を用いて無電解めっきにより配線層３２を形成することができる。コバルト塩浴やスズ塩浴は、ホルムアルデヒド浴やグリオキシル酸浴のように、めっき反応過程で還元剤が分解して水素が発生するといったことがない。したがって、本実施形態では、表面性が良好であり、しかも、ボイドの少ない成膜を行うことができる。
【００８０】
また、レジストマスクと無電解めっき法とを合わせて選択的に配線を形成する方法では、上述のようにパラジウム触媒処理が必要である。しかしながら、パラジウムは、後工程の熱処理工程において銅めっき層内に拡散し、銅めっき層の比抵抗値を高くし易い。これに対し、本実施形態は、パラジウム触媒を必要としないので、比抵抗の低い配線層３２を得ることができる。
【００８１】
また、本実施形態は、ＣＭＰを用いることが困難な大面積の被処理基板１４に対しても適用が可能である。
【００８２】
以下、図５〜図７を参照して本発明の第２の実施形態を説明する。
【００８３】
この実施形態では、以下のようにして、被処理基板１４上にゲート電極２０及び走査配線７となる配線構造体を形成する。
【００８４】
まず、図５（Ａ）に示す被処理基板１４、すなわち、後側の透明基体３の内面に下地絶縁層５及びベース金属層３５がこの順序で積層された被処理基板１４を用意する。この被処理基板１４上にベース層３０を成膜する。
【００８５】
下地絶縁層５は、例えば、層厚が約３００ｎｍの窒化シリコン層からなる。また、カバー金属層３４は、シード層３１及び配線層３２からの下地絶縁層５への拡散を抑止する拡散抑止層とするのが好ましい。したがって、このベース金属層３５は、例えば、Ｔａ、ＴａＮ、ＴｉＮ、ＴａＳｉＮ、ＷＳｉＮのような、銅の拡散を抑止できる金属を用いるとよい。また、ベース金属層３５は、単層膜だけでなく、Ｔａ／ＴａＮ／Ｔａ、Ｔｉ／ＴｉＮ／Ｔｉ等のように、下地絶縁層５との密着性や低抵抗化等を考慮した多層膜であってもよい。
【００８６】
以下、途中の工程（図５（Ｂ）〜（Ｄ），図６（Ｅ）〜（Ｇ））は、第１の実施形態と同様である。すなわち、第１の実施形態で説明したように（図３（Ｂ）参照）、ベース層３０上に、配線構造体形成領域が露出する開口３３ａを有する絶縁層３３を形成する（図５（Ｂ）参照）。続けて、第１の実施形態で説明したように（図３（Ｃ）及び図３（Ｄ）参照）、シード層３１及び配線層３２を形成する（図５（Ｃ）及び図５（Ｄ）参照）。さらに、第１の実施形態で説明したように（図４（Ｅ）及び図４（Ｆ）参照）、絶縁層３３を除去するとともに、ベース層３０のシード層３１に接している領域以外の領域をエッチングにより除去する（図６（Ｅ）及び図６（Ｆ）参照）。そして、第１の実施形態で説明したように（図４（Ｇ）参照）、ベース層３０の周面、シード層３１の周面、配線層３２の周面、及び配線層３２の上面を覆うようにカバー金属層３４を形成する（図６（Ｇ）参照）。
【００８７】
その後、ベース層３０、シード層３１、配線層３２、カバー金属層３４をマスクとし、ベース金属層３５の周面がカバー金属層３４の周面と面一となるように、このベース金属層３５をエッチングする。これにより、図６（Ｈ）に示すように、ベース層３０、シード層３１、及び配線層３２の全周囲が、カバー金属層３４及びベース金属層３５により囲まれる。
【００８８】
そして、第１の実施形態と同様に、ゲート絶縁膜２１、半導体層２２、ソース電極２３、及びドレイン電極２４を形成する（図７参照）。これにより、ＴＦＴ１０及び走査配線７が形成される。なお、他の構成及び工程は、図示しない部分を含めて上述した第１の実施形態と同じであるから、重複する説明は図に同符号を付して省略する。
【００８９】
この実施形態によれば、ベース層３０の下に設けられたベース金属層３５をさらに具備しており、かつ、このベース金属層３５が、シード層３１及び配線層３２からの拡散を抑止する拡散抑止層であるので、シード層３１及び配線層３２からの下地絶縁層５等への拡散を抑止できる。
【００９０】
しかも、この実施形態によれば、シード層３１及び配線層３２をベース金属層３５及びカバー金属層３４で囲むことができるので、シード層３１及び配線層３２からの拡散の抑止効果を第１の実施形態と比べて高めることができる。
【００９１】
以下、図８〜図９を参照して本発明の第３の実施形態を説明する。
【００９２】
この実施形態では、以下のようにして、被処理基板１４上にゲート電極２０及び走査配線７となる配線構造体を形成する。
【００９３】
まず、図８（Ａ）に示す被処理基板１４、すなわち、後側の透明基体３の内面に下地絶縁層５及びベース金属層３５がこの順序で積層された被処理基板１４を用意する。続けて、この被処理基板１４上に、ベース層３０を成膜するとともに、配線構造体形成領域に対応する形状となるようにエッチングする。
【００９４】
さらに、図８（Ｂ）に示すように、ベース金属層３５上に、配線構造体形成領域が露出する開口３３ａを有する絶縁層３３を形成する。この絶縁層３３は、第１の実施形態と同様に、例えば、絶縁性を有する感光性樹脂層をベース層３０上の全面に成膜するとともに、前記配線構造体形成領域が露出するように前記感光性樹脂層をパターニングすることにより形成することができる。この実施形態では、絶縁層３３が、ベース層３０よりも一回り大きい開口３３ａを有するようにしている。
【００９５】
以下、途中の工程（図５（Ｃ）（Ｄ））は、第１の実施形態と同様である。すなわち、第１の実施形態で説明したように（図３（Ｃ）及び図３（Ｄ）参照）、シード層３１及び配線層３２を形成する（図５（Ｃ）及び図５（Ｄ）参照）。なお、この実施形態では、絶縁層３３がベース層３０よりも一回り大きい開口３３ａを有するようにしているので、図８（Ｃ）に示すように、シード層３１はベース層３０の上面だけでなく周面にも形成される。
【００９６】
さらに、図９（Ｅ）に示すように、絶縁層３３を除去するとともに、シード層３１の周面、配線層３２の周面、及び配線層３２の上面を覆うようにカバー金属層３４を形成する。
【００９７】
その後、シード層３１、配線層３２、カバー金属層３４をマスクとし、ベース金属層３５の周面がカバー金属層３４の周面と面一となるように、このベース金属層３５をエッチングする。これにより、図９（Ｆ）に示すように、ベース層３０、シード層３１、及び配線層３２の全周囲が、カバー金属層３４及びベース金属層３５により囲まれる。
【００９８】
そして、第１の実施形態と同様に、ゲート絶縁膜２１、半導体層２２、ソース電極２３、及びドレイン電極２４を形成する。これにより、ＴＦＴ１０及び走査配線７が形成される。なお、他の構成及び工程は、図示しない部分を含めて上述した第１の実施形態と同じであるから、重複する説明は図に同符号を付して省略する。
【００９９】
この実施形態によれば、ベース金属層３５上の一部に設けられたベース層３０と、ベース金属層３５上のベース層３０以外の領域に設けられ、ベース層３０が露出する開口３３ａを有する絶縁層３３と、開口３３ａ内に設けられたシード層３１及び配線層３２を具備しているので、シード層３１及び配線層３２をベース層３０の開口３３ａ内に選択的に設けることができる。また、ベース金属層３５により、シード層３１及び配線層３２からの下地絶縁層５等への拡散を抑止できる。
【０１００】
以下、図１０を参照して本発明の第４の実施形態を説明する。
【０１０１】
この実施形態では、以下のようにして、被処理基板１４上にゲート電極２０及び走査配線７となる配線構造体を形成する。
【０１０２】
まず、後側の透明基体３の内面に下地絶縁層５が成膜された被処理基板１４を用意する。図１０（Ａ）に示すように、被処理基板１４上（下地絶縁層５上）に、例えば、シリコン層を成膜するとともに、配線構造体形成領域に対応する形状となるようにパターニングすることにより、ベース層３０を形成する。
【０１０３】
図１０（Ｂ）及び図１０（Ｃ）に示すように、ベース層３０上にシード層３１を形成するとともに、シード層３１上に配線層３２を形成する。これらシード層３１及び配線層３２は、第１の実施形態と同様に形成することができる。
【０１０４】
なお、この実施形態では、開口３３ａを有する絶縁層３３を設けていないため、シード層３１はベース層３０の上面だけでなく周面にも形成され、配線層３２はシード層３１の上面だけでなく周面にも形成される。
【０１０５】
その後、図１０（Ｄ）に示すように、配線層３２の周面、及び配線層３２の上面を覆うようにカバー金属層３４を形成する。
【０１０６】
そして、第１の実施形態と同様に、ゲート絶縁膜２１、半導体層２２、ソース電極２３、及びドレイン電極２４を形成する。これにより、ＴＦＴ１０及び走査配線７が形成される。なお、他の構成及び工程は、図示しない部分を含めて上述した第１の実施形態と同じであるから、重複する説明は図に同符号を付して省略する。
【０１０７】
この実施形態のようにすることによって、開口３３ａを有する絶縁層３３を形成しなくとも、配線構造体を選択的に形成することができる。なお、この実施形態では、ベース金属層３５を省略したが、第２の実施形態と同様に、後側の透明基体３の内面に下地絶縁層５及びベース金属層３５がこの順序で積層された被処理基板１４を用意することにより、配線構造体（ゲート電極２０及び走査配線７）にベース金属層３５をさらに具備させることが可能である。
【０１０８】
以下、図１１及び図１２を参照して本発明の第５の実施形態を説明する。
【０１０９】
本実施形態では、被処理基板１４への成膜工程は以下のようにして行う。
【０１１０】
まず、図１１（Ａ）に示すように、後側の透明基体３の内面に下地絶縁層５及びベース金属層３５がこの順序で積層された被処理基板１４を用意する。続けて、この被処理基板１４上にベース層３０を成膜する。ベース層３０は、例えば、約２５ｎｍの層厚を有するシリコン層とすることができる。そして、ベース金属層３５及びベース層３０を配線構造体形成領域に対応する形状となるようにエッチングする。
【０１１１】
次に、図１１（Ｂ）に示すように、配線構造体形成領域が露出する開口３３ａを有する絶縁層３３を形成する。絶縁層３３としては、例えば、窒化シリコン（ＳｉＮｘ）や炭化シリコン（ＳｉＣ）等のように、銅の拡散を抑止することが可能な絶縁物により形成するのが好ましい。この実施形態では、窒化シリコン層を約４００ｎｍの層厚となるように成膜するとともにベース層３０の一部が露出するようにエッチングを行うことにより、前記絶縁層３３を形成している。また、この実施形態では、絶縁層３３が、ベース層３０よりも一回り小さい開口３３ａを有するようにしている。
【０１１２】
銅イオンとフッ酸とを含むような酸溶液、もしくは、銅イオンを含む純水を用意する。ベース層３０及び絶縁層３３を形成した被処理基板１４を前記酸溶液中で処理する。銅はベース層３０をなすシリコンよりもイオン化傾向が小さいため、第１の実施形態と同様に、前記配線構造体形成領域に銅単体からなる核が選択的に形成される。これにより、図１１（Ｃ）に示すように、前記配線構造体形成領域に前記核の集合体からなるシード層３１が選択的に形成される。さらに、第１の実施形態で説明したように（図３（Ｄ）参照）、シード層３１上に配線層３２を形成する（図１１（Ｄ）参照）。
【０１１３】
次に、配線層３２の上面を覆うとともに前記開口３３ａを塞ぐようにカバー金属層３４を形成する。この実施形態では、カバー金属層３４は、その上面が絶縁層３３の上面と略面一となるように形成されている。すなわち、絶縁層３３の上面は平坦面とされている。
【０１１４】
そして、この絶縁層３３上にゲート絶縁膜２１を形成する。このゲート絶縁膜２１上にノンドープａ−Ｓｉ膜２２ａを成膜するとともに、このノンドープａ−Ｓｉ膜２２ａ上にｎ＋型ａ−Ｓｉ膜２２ｂを成膜する。ノンドープａ−Ｓｉ膜２２ａ及びｎ＋型ａ−Ｓｉ膜２２ｂをパターニングした後、さらに、ｎ＋型ａ−Ｓｉ膜２２ｂ上にソース電極２３及びドレイン電極２４となるアルミニウム層を成膜・パターニングする。その後、ソース電極２３及びドレイン電極２４をマスクし、これら電極間のｎ＋型ａ−Ｓｉ膜２２ｂをエッチングする。以上により、ＴＦＴ１０及び走査配線７が形成される。
【０１１５】
なお、他の構成及び工程は、図示しない部分を含めて上述した第１の実施形態と同じであるから、重複する説明は図に同符号を付して省略する。
【０１１６】
この実施形態によれば、ゲート電極２０及び走査配線７が絶縁層３３の開口３３ａ内に埋め込まれた構造となっている。したがって、ＴＦＴ１０の平坦化が図れるとともに、ゲート電極２０及び走査配線７とこれらよりも上層に設けられる信号配線８等との間に生じるショート不良等を抑制することができる。
【０１１７】
また、従来の表示装置及びその形成方法では、ゲート絶縁膜２１のカバレッジや前記ショート不良発生を考慮して、ゲート電極２０を順テーパ上に加工する、或いは、配線（走査配線等）のアスペクト比を小さくするように形成する等している。
【０１１８】
これに対し、本実施形態の表示装置１及びその形成方法は、ゲート電極２０及び走査配線７を絶縁層３３の開口３３ａ内に埋め込んだ構造とすることができる。そのため、ゲート絶縁膜２１のカバレッジや前記ショート不良発生を考慮する必要がなく、したがって、ゲート電極２０を順テーパ上に加工したり、配線のアスペクト比を小さくする必要がない。
【０１１９】
このように、本実施形態では、高アスペクト化による配線抵抗の低減や配線幅低減による画素部分の開口率の拡大が実現できる。
【０１２０】
さらに、絶縁層３３は、それ自体がシード層３１及び配線層３２からの拡散を抑止する拡散抑止効果を有する層であるため、シード層３１及び配線層３２からの拡散を抑止する拡散抑止層等を別途設ける必要がない。
【０１２１】
なお、この実施形態では、ベース金属層３５を絶縁層３３の開口３３ａよりも大きく形成しているが、ベース金属層３５は、第３の実施形態のように前記開口３３ａよりも小さく形成したり、略同面積に形成したりしてもよい。
【０１２２】
以下、図１３を参照して本発明の第６の実施形態を説明する。
【０１２３】
この実施形態では、例えば、トップゲート型のＴＦＴ１０が用いられている。すなわち、このＴＦＴ１０は、半導体層２２と、この半導体層２２の一側例えば上側にゲート絶縁膜２１を介して設けられたゲート電極２０と、半導体層２２の一部と接するように設けられたソース電極２３及びドレイン電極２４とを備えている。
【０１２４】
詳しくは、下地絶縁層５上に、一端にソース領域２６、他端にドレイン領域２７、中間にチャネル領域２８を夫々有する半導体層２２が設けられている。ゲート絶縁膜２１は、半導体層２２を覆うように、この半導体層２２の上に設けられている。このゲート絶縁膜２１としては、例えば酸化シリコン等を用いることができる。ゲート絶縁膜２１の上には、チャネル領域２８の上方に位置して、ゲート電極２０が設けられている。図中符号２５は、層間絶縁膜２５である。この層間絶縁膜２５は、ゲート電極２０及びゲート絶縁膜２１を覆うように、ゲート電極２０の上に設けられている。例えばアルミニウム（Ａｌ）からなるソース電極２３及びドレイン電極２４は、半導体層２２のソース領域２６及びドレイン領域２７と夫々接触するように、層間絶縁膜２５上に設けられている。
【０１２５】
層間絶縁膜２５上にパシベーション膜４０及び有機樹脂からなる平坦化膜４１が設けられている。パシベーション膜４０及び平坦化膜４１には、画素電極６とソース電極２３とを電気的に接続するためのコンタクトホールが夫々形成されている。画素電極６は、これらのコンタクトホールを介してソース電極２３と接触するように平坦化膜４１の上に設けられている。なお、図１３では、液晶の配向膜は省略している。
【０１２６】
次に、被処理基板への成膜工程について説明する。
【０１２７】
後側の透明基体３の内面に下地絶縁層５が成膜された被処理基板を用意する。まず、後側の透明基体３の内面に、下地絶縁層５、半導体層２２、ゲート絶縁膜２１、及びベース金属層３５がこの順序で積層された被処理基板を用意する。
【０１２８】
この被処理基板は、例えば、以下のように形成することで得ることができる。後側の透明基体３の内面に下地絶縁層５を成膜する。この下地絶縁層５上に、例えば減圧ＣＶＤ法等により、ａ−Ｓｉ膜を形成する。その後、このａ−Ｓｉ膜に対してエキシマレーザを用いたレーザーアニールによる結晶化を行う。これにより、多結晶Ｓｉ膜２２ｃが形成される。多結晶Ｓｉ膜２２ｃ上にレジスト膜を塗布し、フォトリソグラフィー工程によってレジスト膜の露光・現像を行うことで、所定の島状の半導体層２２が形成される。半導体層２２に対して、例えばリン（Ｐ）のような不純物をイオン注入等によりドーピングする。これにより、低抵抗半導体層２２ｄからなるソース領域２６及びドレイン領域２７及び不純物が導入されていない多結晶Ｓｉ膜２２ｃからなるチャネル領域２８が形成される。この半導体層２２を覆うようにゲート絶縁膜２１を形成する。
【０１２９】
前記被処理基板（ゲート絶縁膜２１）上に複数のゲート電極２０及び走査配線７となる配線構造体を形成する。この配線構造体は、第２の実施形態と同様にして形成することができる。
【０１３０】
ゲート電極２０及び走査配線７を覆うように層間絶縁膜２５を形成する。フォトリソグラフィー法およびエッチング法を用いて、ソース領域２６及びドレイン領域２７に対してコンタクトホール２９を形成する。ソース領域２６と接続するようにソース電極２３となる金属膜を形成するとともに、ドレイン領域２７と接続するようにドレイン電極２４となる金属膜を形成する。なお、信号配線８はドレイン電極２４と一体に形成する。金属膜は、例えばアルミニウム膜とすることができる。以上により、ＴＦＴ１０、走査配線７、及び信号配線８が形成される。
【０１３１】
層間絶縁膜２５上にパシベーション膜４０や有機樹脂からなる平坦化膜４１を形成し、画素電極６を成膜・パターニングすることにより、前記被処理基板への成膜工程が完了する。なお、他の構成及び工程は、図示しない部分を含めて上述した第１の実施形態と同じであるから、重複する説明は図に同符号を付して省略する。
【０１３２】
以上のように、本発明は、ボトムゲート型のＴＦＴ１０だけでなく、トップゲート型のＴＦＴ１０にも適用することができる。
【０１３３】
以下、図１４を参照して本発明の第７の実施形態を説明する。
【０１３４】
本実施形態では、第６の実施形態と同様に、トップゲート型のＴＦＴ１０に適用した例を示している。この実施形態のＴＦＴ１０は、ソース電極２３、ドレイン電極２４、及びドレイン電極２４と一体に形成される信号配線８となる配線構造体は、第２の実施形態のゲート電極２０及び走査配線７をなす配線構造体と同様の配線構造体で形成されている。
【０１３５】
ソース電極２３、ドレイン電極２４、信号配線８となる配線構造体は、以下のように形成することができる。
【０１３６】
まず、層間絶縁膜２５上及びコンタクトホール２９内にベース金属層３５を成膜する。この実施形態では、この状態が被処理基板となる。
【０１３７】
前記被処理基板（ベース金属層３５）上に、配線構造体形成領域が露出する開口３３ａを有する絶縁層３３を形成する。なお、前記開口３３ａは配線構造体形成領域が露出するように形成するので、結果として、コンタクトホール２９内の空間とこの開口３３ａ内の空間とは連続することとなる。
【０１３８】
前記配線構造体形成領域が露出する開口３３ａ内及び前記コンタクトホール２９内に、第１の実施形態と同様にしてベース層３０を成膜する。さらに、前記配線構造体形成領域に、第１の実施形態と同様にしてシード層３１及び配線層３２を形成する。
【０１３９】
絶縁層３３を除去するとともに、ベース層３０のシード層３１に接している領域以外の領域をエッチングにより除去する。ベース層３０の周面、シード層３１の周面、配線層３２の周面、及び配線層３２の上面を覆うようにカバー金属層３４を形成する。
【０１４０】
その後、ベース層３０、シード層３１、配線層３２、カバー金属層３４をマスクとし、ベース金属層３５の周面がカバー金属層３４の周面と面一となるように、このベース金属層３５をエッチングする。これにより、ベース層３０、シード層３１、及び配線層３２の全周囲が、カバー金属層３４及びベース金属層３５により囲まれる。
【０１４１】
ここで、前述の工程では、カバー金属層３４を形成した後にベース金属層３５をエッチングする工程であるが、もちろんベース層３０、シード層３１、配線層３２、カバー金属層３４をマスクとしてベース金属層３５をエッチング後にカバー金属層３４を形成するようにしてもよい。
【０１４２】
なお、他の構成及び工程は、図示しない部分を含めて上述した第１の実施形態と同じであるから、重複する説明は図に同符号を付して省略する。
【０１４３】
この実施形態によれば、本発明の配線構造体を、ゲート電極２０及び走査配線７だけでなく、ソース電極２３、ドレイン電極２４、及び信号配線８に適用することができる。
【０１４４】
したがって、例えば、低抵抗性や耐マイグレーション性等に優れている銅からなるソース電極２３、ドレイン電極２４、及び信号配線８を得ることができる。また、例えば、低抵抗性が優れている銀からなるソース電極２３、ドレイン電極２４、及び信号配線８を得ることができる。
【０１４５】
上記実施形態では、シード層３１及び配線層３２を銅により形成したが、シード層３１及び配線層３２は銅に限定されるものではない。シード層３１及び配線層３２は、例えば、上述した銀や金等とすることができる。また、配線層３２は、シード層３１上に設けることが可能なものであればよく、例えば、銅を含む合金等とすることもできる。
【０１４６】
本発明の配線構造体及びその形成方法は、ＴＦＴ１０（ゲート電極２０、ソース電極２３、ドレイン電極２４）や表示装置１（走査配線７、データ配線）に限定されるものではなく、例えば、半導体装置等にも広く適用することができる。
【０１４７】
また、本発明の表示装置１及びその形成方法は、液晶表示装置１に限定されるものではなく、有機ＥＬ装置或いは無機ＥＬ装置等の表示装置１にも適用することができる。
【０１４８】
【発明の効果】
以上に説明したように、この発明によれば原料コスト及び製造コストを低減できる配線構造体、薄膜半導体装置、表示装置、及びこれらの形成方法が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る液晶表示装置を示す平面図。
【図２】図１の液晶表示装置の薄膜トランジスタの近傍を示す断面図。
【図３】図１の液晶表示装置が備える薄膜トランジスタを形成する前半の工程を説明する断面図。
【図４】図１の液晶表示装置が備える薄膜トランジスタを形成する後半の工程を説明する断面図。
【図５】本発明の第２の実施形態に係る液晶表示装置が備える薄膜トランジスタを形成する序盤の工程を説明する断面図。
【図６】本発明の第２の実施形態に係る液晶表示装置が備える薄膜トランジスタを形成する中盤の工程を説明する断面図。
【図７】本発明の第２の実施形態に係る液晶表示装置が備える薄膜トランジスタを形成する終盤の工程を説明する断面図。
【図８】本発明の第３の実施形態に係る液晶表示装置が備える薄膜トランジスタを形成する前半の工程を説明する断面図。
【図９】本発明の第３の実施形態に係る液晶表示装置が備える薄膜トランジスタを形成する後半の工程を説明する断面図。
【図１０】本発明の第４の実施形態に係る液晶表示装置が備える薄膜トランジスタを形成する工程を説明する断面図。
【図１１】本発明の第５の実施形態に係る液晶表示装置が備える薄膜トランジスタを形成する前半の工程を説明する断面図。
【図１２】本発明の第５の実施形態に係る液晶表示装置が備える薄膜トランジスタを形成する後半の工程を説明する断面図。
【図１３】本発明の第６の実施形態に係る液晶表示装置の薄膜トランジスタの近傍を示す断面図。
【図１４】本発明の第７の実施形態に係る液晶表示装置の薄膜トランジスタの近傍を示す断面図。
【符号の説明】
１…液晶表示装置（表示装置）、３…透明基体（基体）、７…走査配線、８…信号配線、１０…薄膜トランジスタ（薄膜半導体装置）、１４…被処理基板、２０…ゲート電極（配線構造体）、２１…ゲート絶縁膜、２２…半導体層、２３…ソース電極、２４…ドレイン電極、３０…ベース層、３１…シード層、３２…配線層、３３…絶縁層、３３ａ…開口、３４…カバー金属層、３５…ベース金属層
【図１】
2004342759.tif 000003
【図２】
2004342759.tif 000004
【図３】
2004342759.tif 000005
【図４】
2004342759.tif 000006
【図５】
2004342759.tif 000007
【図６】
2004342759.tif 000008
【図７】
2004342759.tif 000009
【図８】
2004342759.tif 000010
【図９】
2004342759.tif 000011
【図１０】
2004342759.tif 000012
【図１１】
2004342759.tif 000013
【図１２】
2004342759.tif 000014
【図１３】
2004342759.tif 000015
【図１４】
2004342759.tif 000016