(57)【要約】【課題】故障検出率を低下させずに、ＬＳＩテスタ用テストパターンを削減することが可能なテストパターン作成装置を提供すること。【解決手段】テストパターン情報作成部４は、全てのテストパターンで検出できる全故障数を少なくとも含んだテストパターン情報を作成する。変換テストパターン選択部５は、機能検証用テストパターン記憶部１に記憶されたテストパターンに含まれるテストベクタを順次取込み、取込んだテストベクタによって検出できる故障数が全故障数と同じになるテストパターンおよびテストベクタを選択する。そして、テストパターン変換部７は、変換テストパターン選択部５によって選択されたテストパターンおよびテストベクタをＬＳＩテスタ用テストパターンに変換する。したがって、故障検出率を低下させずに、ＬＳＩテスタ用テストパターンを削減することが可能となる。【選択図】　　　　図２
2004037249.tif 000002
【特許請求の範囲】
【請求項１】
機能検証用テストパターンからＬＳＩテスタ用テストパターンを作成するテストパターン作成装置であって、
全ての機能検証用テストパターンで検出できる全故障数を少なくとも含んだテストパターン情報を作成するための作成手段と、
前記テストパターン情報に基づいて、ＬＳＩテスタ用テストパターンに変換する機能検証用テストパターンおよびテストベクタを選択するための選択手段と、前記選択手段によって選択された機能検証用テストパターンおよびテストベクタをＬＳＩテスタ用テストパターンに変換するための変換手段とを含む、テストパターン作成装置。
【請求項２】
前記選択手段は、機能検証用テストパターンに含まれるテストベクタを順次取込み、該取込んだテストベクタによって検出できる故障数が前記全故障数と同じになる機能検証用テストパターンおよびテストベクタを選択する、請求項１記載のテストパターン作成装置。
【請求項３】
前記テストパターン情報はさらに、最小パターン走行時間を含み、
前記選択手段は、前記最小パターン走行時間きざみで機能検証用テストパターンに含まれるテストベクタを順次取込み、該取込んだテストベクタによって検出できる故障数が前記全故障数と同じになる機能検証用テストパターンおよびテストベクタを選択する、請求項１記載のテストパターン作成装置。
【請求項４】
前記選択手段は、前記機能検証用テストパターンのパターン走行時間に応じて、前記選択された機能検証用テストパターンおよびテストベクタによるテスト時間を計算し、テスト時間が最小となる機能検証用テストパターンおよびテストベクタの組合せを選択する、請求項３記載のテストパターン作成装置。
【請求項５】
機能検証用テストパターンからＬＳＩテスタ用テストパターンを作成するテストパターン作成装置であって、
機能検証用テストパターンに含まれる１つのテストベクタでしか検出できない故障の数である唯一故障数を少なくとも含んだテストパターン情報を作成するための作成手段と、
前記作成手段によって作成されたテストパターン情報に基づいて、テストベクタ数が予め定められた最大テストベクタ数となるように、ＬＳＩテスタ用テストパターンに変換する機能検証用テストパターンおよびテストベクタを選択するための選択手段と、
前記選択手段によって選択された機能検証用テストパターンおよびテストベクタをＬＳＩテスタ用テストパターンに変換するための変換手段とを含む、テストパターン作成装置。
【請求項６】
前記選択手段は、前記唯一故障数を用いて、機能検証用テストパターンに含まれるテストベクタを削除したときの故障検出数の減少を計算し、故障検出数の減少が最小であるテストベクタを順次削除し、テストベクタ数が予め定められた最大テストベクタ数となるときの機能検証用テストパターンおよびテストベクタを選択する、請求項５記載のテストパターン作成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、製造されたＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃｕｉｔ）が機能設計通りに動作することを、ＬＳＩテスタを用いて検査するのに必要なＬＳＩテスタ用テストパターンを作成するテストパターン作成装置に関し、特に、故障検出率を低下させずにパターン数を削減したテストパターンを作成するテストパターン作成装置に関する。
【０００２】
【従来の技術】
近年、ＬＳＩの高機能化、多機能化が進み、ＬＳＩテスタを用いてＬＳＩを検査する際に必要となるＬＳＩテスタ用テストパターンのパターン数も増加する傾向にある。
【０００３】
図９は、従来のＬＳＩテスタ用テストパターン作成装置の概略構成を示すブロック図である。ＬＳＩテスタ用テストパターン作成装置（以下、単にテストパターン作成装置と呼ぶ。）１０３は、機能検証用テストパターン記憶部１０１に記憶されたＬＳＩの機能を検証するための機能検証用テストパターン（以下、単にテストパターンと呼ぶ。）から、ＬＳＩが機能設計通りに動作することをＬＳＩテスタを用いて検査するのに必要なＬＳＩテスト用テストパターンを作成し、ＬＳＩテスタ用テストパターン記憶部１０８に記憶させる。
【０００４】
このテストパターン作成装置１０３は、機能検証用テストパターン記憶部１０１からテストパターンを読込むテストパターン入力部１０６と、テストパターン入力部１０６によって読込まれたテストパターンをＬＳＩテスタ用テストパターンに変換するテストパターン変換部１０７とを含む。
【０００５】
図１０（ａ）〜図１０（ｃ）は、機能検証用テストパターン記憶部１０１に記憶されるテストパターンの一例を示す図である。図１０（ａ）〜図１０（ｃ）に示す３種類のテストパターンのそれぞれには、パターン走行時間と、ＬＳＩに与える入力信号値と、ＬＳＩから出力される出力信号の期待値とが１つの記述単位（以下、テストベクタと呼ぶ。）として記述され、このテストベクタが繰返し記述されている。
【０００６】
図１０（ａ）〜図１０（ｃ）においては、パターン走行時間として“５ＮＳ”、“１０ＮＳ”または“２０ＮＳ”が記述され、入力信号値として“１”または“０”が記述され、出力信号の期待値として“Ｈ”、“Ｌ”または“Ｘ”が記述されている。なお、“Ｘ”は出力信号の期待値が不定であることを示している。
【０００７】
図１１は、従来のテストパターン作成装置の処理手順を説明するためのフローチャートである。まず、テストパターン入力部１０６は、機能検証用テストパターン記憶部１０１から１つ目のテストパターンを取出す（ＳＴ１０１）。たとえば、図１０（ａ）に示すテストパターンが取出される。
【０００８】
次に、テストパターン変換部１０７は、テストパターン入力部１０６によって取出されたテストパターンからテストベクタを１つ取出し（ＳＴ１０２）、ＬＳＩテスタのテスタ言語に則した形式に変換し、変換したテストベクタをＬＳＩテスタ用テストパターン記憶部１０８に順次格納する（ＳＴ１０３）。テストパターン変換部１０７は、全てのテストベクタの取出しが終了するまで、ステップＳＴ１０２およびＳＴ１０３の処理を繰返し行なう。
【０００９】
テストパターン変換部１０７が１つ目のテストパターンの変換を終了すると、ステップＳＴ１０１に処理が戻って、テストパターン入力部１０６が２つ目のテストパターン（図１０（ｂ）に示すテストパターン）を取出し、以降同様の処理を繰返す。図１０（ａ）〜図１０（ｃ）に示すテストパターンの全てが変換されたときに、処理を終了する。
【００１０】
【発明が解決しようとする課題】
上述したように、従来のテストパターン作成装置は、機能検証用テストパターン記憶部１０１に記憶されたテストパターンを順次取出し、テストベクタの全てをＬＳＩテスタのテスタ言語に変換して、ＬＳＩテスタ用テストパターンを作成するので、新しい故障が検出できないような冗長なテストパターンやテストベクタをも変換してしまい、ＬＳＩテスタ用テストパターンが増加してしまうといった問題点があった。
【００１１】
また、ＬＳＩテスタが備えるテストベクタ格納用メモリの容量制限などの理由によって、ＬＳＩテスタ用テストパターン数を減らす必要がある場合には、変換すべきテストパターンのテストベクタ数を減らさなければならず、故障検出率が必要以上に低下するといった問題点もあった。
【００１２】
本発明は、上記問題点を解決するためになされたものであり、第１の目的は、故障検出率を低下させずに、ＬＳＩテスタ用テストパターンを削減することが可能なテストパターン作成装置を提供することである。
【００１３】
第２の目的は、ＬＳＩテスタの制約などによって、テストベクタ数を減らさなければならない場合に、必要以上に故障検出率を低下させずに、ＬＳＩテスタ用テストパターンを削減することが可能なテストパターン作成装置を提供することである。
【００１４】
【課題を解決するための手段】
請求項１に記載のテストパターン作成装置は、機能検証用テストパターンからＬＳＩテスタ用テストパターンを作成するテストパターン作成装置であって、全ての機能検証用テストパターンで検出できる全故障数を少なくとも含んだテストパターン情報を作成するための作成手段と、テストパターン情報に基づいて、ＬＳＩテスタ用テストパターンに変換する機能検証用テストパターンおよびテストベクタを選択するための選択手段と、選択手段によって選択された機能検証用テストパターンおよびテストベクタをＬＳＩテスタ用テストパターンに変換するための変換手段とを含む。
【００１５】
選択手段が、テストパターン情報に基づいて、ＬＳＩテスタ用テストパターンに変換する機能検証用テストパターンおよびテストベクタを選択するので、ＬＳＩテスタ用テストパターンに変換する機能検証用テストパターンおよびテストベクタの数を削減することが可能となる。
【００１６】
請求項２に記載のテストパターン作成装置は、請求項１記載のテストパターン作成装置であって、選択手段は、機能検証用テストパターンに含まれるテストベクタを順次取込み、取込んだテストベクタによって検出できる故障数が全故障数と同じになる機能検証用テストパターンおよびテストベクタを選択する。
【００１７】
したがって、故障検出率を低下させずに、ＬＳＩテスタ用テストパターンを削減することが可能となる。
【００１８】
請求項３に記載のテストパターン作成装置は、請求項１記載のテストパターン作成装置であって、テストパターン情報はさらに、最小パターン走行時間を含み、選択手段は、最小パターン走行時間きざみで機能検証用テストパターンに含まれるテストベクタを順次取込み、取込んだテストベクタによって検出できる故障数が全故障数と同じになる機能検証用テストパターンおよびテストベクタを選択する。
【００１９】
選択手段が、最小パターン走行時間きざみで機能検証用テストパターンに含まれるテストベクタを順次取込むので、パターン走行時間がなるべく小さくなるように、機能検証用テストパターンおよびテストベクタを選択することが可能となる。
【００２０】
請求項４に記載のテストパターン作成装置は、請求項３記載のテストパターン作成装置であって、選択手段は、機能検証用テストパターンのパターン走行時間に応じて、選択された機能検証用テストパターンおよびテストベクタによるテスト時間を計算し、テスト時間が最小となる機能検証用テストパターンおよびテストベクタの組合せを選択する。
【００２１】
したがって、ＬＳＩテスタによるテスト時間が最小となるように、機能検証用テストパターンおよびテストベクタの組合せを決定することが可能となる。
【００２２】
請求項５に記載のテストパターン作成装置は、機能検証用テストパターンからＬＳＩテスタ用テストパターンを作成するテストパターン作成装置であって、機能検証用テストパターンに含まれる１つのテストベクタでしか検出できない故障の数である唯一故障数を少なくとも含んだテストパターン情報を作成するための作成手段と、作成手段によって作成されたテストパターン情報に基づいて、テストベクタ数が予め定められた最大テストベクタ数となるように、ＬＳＩテスタ用テストパターンに変換する機能検証用テストパターンおよびテストベクタを選択するための選択手段と、選択手段によって選択された機能検証用テストパターンおよびテストベクタをＬＳＩテスタ用テストパターンに変換するための変換手段とを含む。
【００２３】
選択手段が、唯一故障数に応じて、テストベクタ数が予め定められた最大テストベクタ数となるように機能検証用テストパターンおよびテストベクタを選択するので、ＬＳＩテスタの制約などによって、テストベクタ数を減らさなければならない場合に、必要以上に故障検出率を低下させずに、ＬＳＩテスタ用テストパターンを削減することが可能となる。
【００２４】
請求項６に記載のテストパターン作成装置は、請求項５記載のテストパターン作成装置であって、選択手段は、唯一故障数を用いて、機能検証用テストパターンに含まれるテストベクタを削除したときの故障検出数の減少を計算し、故障検出数の減少が最小であるテストベクタを順次削除し、テストベクタ数が予め定められた最大テストベクタ数となるときの機能検証用テストパターンおよびテストベクタを選択する。
【００２５】
選択手段が、唯一故障数を用いて、機能検証用テストパターンに含まれるテストベクタを削除したときの故障検出数の減少を計算し、故障検出数の減少が最小であるテストベクタを順次削除するので、必要以上に故障検出率を低下させずに、ＬＳＩテスタ用テストパターンを削減することが可能となる。
【００２６】
【発明の実施の形態】
（第１の実施の形態）
図１は、本発明の第１の実施の形態におけるテストパターン作成装置の構成例を示すブロック図である。このテストパターン作成装置は、コンピュータ本体２１、ディスプレイ装置２２、ＦＤ（Ｆｌｅｘｉｂｌｅ　Ｄｉｓｋ）２４が装着されるＦＤドライブ２３、キーボード２５、マウス２６、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ　Ｄｉｓｃ−Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）２８が装着されるＣＤ−ＲＯＭ装置２７、ネットワーク通信装置２９を含む。
【００２７】
テストパターン作成装置を実現するプログラム（以下、テストパターン作成プログラムと呼ぶ。）は、ＦＤ２４またはＣＤ−ＲＯＭ２８等の記録媒体によって供給される。テストパターン作成プログラムがコンピュータ本体２１によって実行されることによって、ＬＳＩテスタ用テストパターンが作成される。また、テストパターン作成プログラムは他のコンピュータよりネットワーク通信装置２９を経由し、コンピュータ本体２１に供給されてもよい。
【００２８】
コンピュータ本体２１は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）３０、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）３１、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）３２およびハードディスク３３を含む。ＣＰＵ３０は、ディスプレイ装置２２、ＦＤドライブ２３、キーボード２５、マウス２６、ＣＤ−ＲＯＭ装置２７、ネットワーク通信装置２９、ＲＯＭ３１、ＲＡＭ３２またはハードディスク３３との間でデータを入出力しながら処理を行う。ＦＤ２４またはＣＤ−ＲＯＭ２８に記録されたテストパターン作成プログラムは、ＣＰＵ３０によりＦＤドライブ２３またはＣＤ−ＲＯＭ装置２７を介して一旦ハードディスク３３に格納される。ＣＰＵ３０は、ハードディスク３３から適宜テストパターン作成プログラムをＲＡＭ３２にロードして実行することによって、ＬＳＩテスタ用テストパターンが作成される。
【００２９】
図２は、本発明の第１の実施の形態におけるテストパターン作成装置の機能的構成を示すブロック図である。このテストパターン作成装置３は、機能検証用テストパターン記憶部１に記憶されたＬＳＩの機能を検証するための機能検証用テストパターン（以下、テストパターンと呼ぶ。）と、検出可能故障記憶部２に記憶されたテストパターンによって検出される故障の種類とから、ＬＳＩが機能設計通りに動作することをＬＳＩテスタを用いて検査するのに必要なＬＳＩテスト用テストパターンを作成して、ＬＳＩテスタ用テストパターン記憶部８に記憶させる。
【００３０】
このテストパターン作成装置３は、テストパターン情報を作成するテストパターン情報作成部４と、ＬＳＩテスタ用テストパターンに変換するテストパターンおよびテストベクタを選択する変換テストパターン選択部５と、変換テストパターン選択部５によって選択されたテストパターンを読込むテストパターン入力部６と、テストパターン入力部６によって読込まれたテストパターンをＬＳＩテスタ用テストパターンに変換するテストパターン変換部７とを含む。
【００３１】
また、変換テストパターン選択部５は、検出できた故障の数を計算する検出故障数計算部１１を含む。
【００３２】
図３（ａ）〜図３（ｃ）は、検出可能故障記憶部２に記憶されている検出可能故障情報の一例を示す図である。この検出可能故障情報は、テストパターン毎に検出可能故障記憶部２に記憶されており、図３（ａ）に示す検出可能故障情報は図１０（ａ）に示すテストパターンに対応し、図３（ｂ）に示す検出可能故障情報は図１０（ｂ）に示すテストパターンに対応し、図３（ｃ）に示す検出可能故障情報は図１０（ｃ）に示すテストパターンに対応している。
【００３３】
図３（ａ）〜図３（ｃ）において、Ａ〜Ｈは故障の種類を示しており、テストベクタ毎に、そのテストベクタまでテストパターンを走行させた場合に検出できる故障の種類が格納されている。たとえば、図３（ａ）に示す検出可能故障情報においては、１番目のテストベクタまでテストパターンを走行させると故障Ａが検出でき、４番目のテストベクタまでテストパターンを走行させると故障Ｂが検出でき、６番目のテストベクタまでテストパターンを走行させると故障Ｃおよび故障Ｄが検出できることを示している。
【００３４】
図４は、本発明の第１の実施の形態におけるテストパターン作成装置の処理手順を説明するためのフローチャートである。まず、テストパターン情報作成部４が、機能検証用テストパターン記憶部１に記憶されているテストパターンと、検出可能故障記憶部２に記憶されている検出可能故障情報とから、最小パターン走行時間、全てのテストパターンで検出できる故障の数（以下、全故障数と呼ぶ。）、および各テストベクタ毎にそのテストベクタでしか検出できない故障の数（以下、唯一故障数と呼ぶ。）を求める（ＳＴ１１）。たとえば、図１０（ａ）〜図１０（ｃ）に示すテストパターンおよび図３（ａ）〜図３（ｃ）に示す検出可能故障情報の場合には、最小パターン走行時間が５ＮＳ、全故障数が８、唯一故障数が０（どの故障も２つ以上のテストベクタで検出できる。）となる。
【００３５】
次に、変換テストパターン選択部５は、ＬＳＩテスタ用テストパターンに変換するテストパターンおよびテストベクタを決定する（ＳＴ１２）。変換テストパターン選択部５は、最初のテストパターンの最初のテストベクタから検出故障数計算部１１によって検出できた故障の種類数を順次求め、その数が全故障数となるテストベクタまでをＬＳＩテスタ用テストパターンに変換するテストベクタとして選択する。
【００３６】
たとえば、図１０（ａ）〜図１０（ｃ）に示すテストパターンおよび図３（ａ）〜図３（ｃ）に示す検出可能故障情報の場合には、図１０（ａ）に示すテストパターンの全テストベクタおよび図１０（ｂ）に示すテストパターンの７番目までのテストベクタで全故障を検出できるので、これらのテストパターンのテストベクタをＬＳＩテスタ用テストパターンに変換するテストベクタとして選択する。
【００３７】
次に、テストパターン入力部６は、変換テストパターン選択部５によって選択されたテストパターンのうち、１つ目のテストパターンを取出す（ＳＴ１３）。図１０（ａ）に示すテストパターンの全テストベクタおよび図１０（ｂ）に示すテストパターンの７番目までのテストベクタが選択されている場合には、図１０（ａ）に示すテストパターンが取出される。
【００３８】
次に、テストパターン変換部７は、テストパターン入力部６によって取出されたテストパターンからテストベクタを１つ取出し（ＳＴ１４）、ＬＳＩテスタのテスタ言語に則した形式に変換し、変換したテストベクタをＬＳＩテスタ用テストパターン記憶部８に順次格納する（ＳＴ１５）。テストパターン変換部７は、全てのテストベクタの取出しが終了するまで、ステップＳＴ１４およびＳＴ１５の処理を繰返し行なう。
【００３９】
テストパターン変換部７が１つ目のテストパターンの変換を終了すると、ステップＳＴ１１に処理が戻って、テストパターン入力部６が２つ目のテストパターン（図１０（ｂ）に示すテストパターンの７番目までのテストベクタ）を取出し、以降同様の処理を繰返す。図１０（ａ）に示すテストパターンおよび図１０（ｂ）に示すテストパターンの７番目までのテストベクタが変換されたときに、処理を終了する。
【００４０】
以上説明したように、本実施の形態におけるテストパターン作成装置によれば、検出故障数計算部１１によって検出できた故障の種類数を求め、その数が全故障数となるテストベクタまでをＬＳＩテスタ用テストパターンに変換するテストベクタとして選択するようにしたので、故障検出率を低下させずに、ＬＳＩテスタ用テストパターンを削減することが可能となった。
【００４１】
（第２の実施の形態）
本発明の第２の実施の形態におけるテストパターン作成装置の構成例は、図１に示す第１の実施の形態におけるテストパターン作成装置の構成例と同様である。したがって、重複する構成および機能の詳細な説明は繰返さない。
【００４２】
図５は、本発明の第２の実施の形態におけるテストパターン作成装置の機能的構成を示すブロック図である。このテストパターン作成装置３’は、テストパターン情報を作成するテストパターン情報作成部４と、ＬＳＩテスタ用テストパターンに変換するテストパターンおよびテストベクタを選択する変換テストパターン選択部５’と、変換テストパターン選択部５’によって選択されたテストパターンを読込むテストパターン入力部６と、テストパターン入力部６によって読込まれたテストパターンをＬＳＩテスタ用テストパターンに変換するテストパターン変換部７とを含む。なお、本発明の第１の実施の形態におけるテストパターン作成装置３と同じ構成および機能を有する部分については、同じ参照符号を付すものとする。
【００４３】
また、変換テストパターン選択部５’は、機能検証用テストパターン記憶部１に記憶されたテストパターンから取込むテストベクタを決定する取込みテストベクタ決定部１２と、検出できた故障の数を計算する検出故障数計算部１１と、不要なテストベクタを削除する不要テストベクタ削除部１３と、ＬＳＩテスタ用テストパターンに変換するテストパターンの組合せを決定するテストパターン組合せ決定部１４とを含む。
【００４４】
図６は、本発明の第２の実施の形態におけるテストパターン作成装置３’内の変換テストパターン選択部５’の処理手順を説明するためのフローチャートである。まず、取込みテストベクタ決定部１２は、テストパターン情報作成部４によって求められた最小パターン走行時間きざみで、各テストパターンからテストベクタを取込む（ＳＴ２１）。
【００４５】
そして、検出故障数計算部１１は、取込みテストベクタ決定部１２によって取込まれたテストベクタまでテストパターンを走行させた場合の故障検出数を計算する（ＳＴ２２）。ステップＳＴ２１およびＳＴ２２の処理は、故障検出数が全故障数になるまで繰返される。
【００４６】
たとえば、図１０（ａ）〜図１０（ｃ）に示すテストパターンの場合には、最小パターン走行時間は５ＮＳとなるので、最初のテストベクタの取込み時には、図１０（ａ）に示すテストパターンの最初のテストベクタが取込まれるが、図１０（ｂ）および図１０（ｃ）に示すテストパターンは取込まれない。また、２回目のテストベクタの取込み時には、図１０（ａ）に示すテストパターンの２番目のテストベクタと、図１０（ｂ）に示すテストパターンの最初のテストベクタとが取込まれる。さらには、４回目のテストベクタの取込み時には、図１０（ａ）に示すテストパターンの４番目のテストベクタと、図１０（ｂ）に示すテストベクタの２番目のテストベクタと、図１０（ｃ）に示すテストパターンの最初のテストベクタとが取込まれる。
【００４７】
図１０（ａ）〜図１０（ｃ）に示すテストパターンに対して、ステップＳＴ２１およびＳＴ２２の処理を行なうことにより、図１０（ａ）に示すテストパターンの１０番目までのテストベクタと、図１０（ｂ）に示すテストパターンの７番目までのテストベクタと、図１０（ｃ）に示すテストパターンの３番目までのテストベクタとが取込まれる（図３（ａ）〜図３（ｃ）を参照。）。
【００４８】
次に、不要テストベクタ削除部１３は、ステップＳＴ２１およびＳＴ２２の処理によって取込まれた各テストパターンのテストベクタを調べ、故障検出数が変わらなくなった以降のテストベクタを削除する（ＳＴ２３）。たとえば、図１０（ａ）〜図１０（ｃ）に示すテストパターンの場合には、ステップＳＴ２１およびＳＴ２２の処理によって取込まれたテストベクタの中から、図１０（ａ）に示すテストパターンの７〜１０番目のテストベクタと、図１０（ｃ）に示すテストパターンの２〜３番目のテストベクタとが削除される（図３（ａ）〜図３（ｃ）を参照。）。
【００４９】
次に、テストパターン組合せ決定部１４は、テストパターン数が最小で故障検出数が全故障数となるテストパターンの組合せを全て求める（ＳＴ２４）。そして、テストパターン組合せ決定部１４は、求めた全ての組合せの全順序について、テストベクタを走行させた場合のパターン走行時間を計算し（ＳＴ２５）、パターン走行時間が最小の組合せおよび順序でテストベクタをＬＳＩテスタ用テストパターンに変換することを決定する（ＳＴ２６）。
【００５０】
たとえば、図１０（ａ）〜図１０（ｃ）に示すテストパターンの場合、テストパターン数が最小であり、故障検出数が全故障数となるのは、図１０（ａ）に示すテストパターンおよび図１０（ｂ）に示すテストパターンの組合せである。また、図１０（ａ）に示すテストパターン、図１０（ｂ）に示すテストパターンの順でテストベクタを走行させたときのパターン走行時間は１００ＮＳとなり、図１０（ｂ）に示すテストパターン、図１０（ａ）に示すテストパターンの順でテストベクタを走行させたときのパターン走行時間は９０ＮＳとなる。
【００５１】
したがって、図１０（ｂ）に示すテストパターンの７番目までのテストベクタと、図１０（ａ）に示すテストパターンの４番目までのテストベクタとが、この順番でテストパターン変換部７によってＬＳＩテスタ用テストパターンに変換される。なお、図１０（ａ）に示すテストパターンの４番目までのテストベクタで故障検出数が全故障数となるので、図１０（ａ）に示すテストパターンの５〜６番目のテストベクタは削除される。
【００５２】
以上説明したように、本実施の形態におけるテストパターン作成装置によれば、取込みテストベクタ決定部１２が故障検出数が全故障数になるまで、最小パターン走行時間きざみで各テストパターンからテストベクタを取込み、不要テストベクタを削除した後で、テストパターン数が最小で故障検出数が全故障数となるテストパターンの組合せであり、かつパターン走行時間が最小となる順序でＬＳＩテスタ用テストパターンに変換することを決定するようにしたので、第１の実施の形態のテストパターン作成装置よりもさらに、故障検出率を低下させずに、ＬＳＩテスタ用テストパターンを削減することが可能となった。
【００５３】
（第３の実施の形態）
本発明の第３の実施の形態におけるテストパターン作成装置の構成例は、図１に示す第１の実施の形態におけるテストパターン作成装置の構成例と同様である。したがって、重複する構成および機能の詳細な説明は繰返さない。
【００５４】
図７は、本発明の第３の実施の形態におけるテストパターン作成装置の機能的構成を示すブロック図である。このテストパターン作成装置３”は、テストパターン情報を作成するテストパターン情報作成部４と、ＬＳＩテスタ用テストパターンに変換するテストパターンおよびテストベクタを選択する変換テストパターン選択部５”と、変換テストパターン選択部５”によって選択されたテストパターンを読込むテストパターン入力部６と、テストパターン入力部６によって読込まれたテストパターンをＬＳＩテスタ用テストパターンに変換するテストパターン変換部７とを含む。なお、本発明の第１の実施の形態におけるテストパターン作成装置３と同じ構成および機能を有する部分については、同じ参照符号を付すものとする。
【００５５】
また、変換テストパターン選択部５”は、削除するテストベクタの数を計算する削除テストベクタ数計算部１５と、テストパターンの最終テストベクタを取込む最終テストベクタ入力部１６と、検出できた故障の数を計算する検出故障数計算部１１と、テストパターン情報を再計算するテストパターン情報再取得部１７とを含む。
【００５６】
図８は、本発明の第３の実施の形態におけるテストパターン作成装置３”内の変換テストパターン選択部５”の処理手順を説明するためのフローチャートである。まず、削除テストベクタ数計算部１５は、機能検証用テストパターン記憶部１に記憶されたテストパターンのテストベクタの総数から、予め与えられた最大テストベクタ数を減算することによって、削除するテストベクタ数を計算して格納する（ＳＴ３１）。
【００５７】
次に、最終テストベクタ入力部１６は、各テストパターンの最終テストベクタを取込む（ＳＴ３２）。
【００５８】
次に、故障検出数計算部１１は、最終テストベクタ入力部１６によって取込まれた各最終テストベクタから、テストベクタを削除した場合の故障検出数の増減を、テストパターン情報作成部４によって作成された唯一故障数を用いて計算する（ＳＴ３３）。そして、故障検出数の増減が最も少ないテストベクタを、削除するテストベクタに決定し、そのベクタを削除した後のテストベクタを最終テストベクタとする（ＳＴ３４）。故障検出数の増減が同じテストベクタがあった場合には、検出故障数が最も少ないテストベクタを削除するテストベクタに決定する。それも同じ場合には、パターン走行時間が最も短いテストベクタを削除するテストベクタに決定する。
【００５９】
テストベクタを削除することによって各テストベクタの唯一故障数が変わるため、テストパターン情報再取得部１７は、テストパターン情報を再計算する（ＳＴ３５）。
【００６０】
ステップＳＴ３２〜ＳＴ３５の処理が、削除したテストベクタの数が削除テストベクタ数計算部１５によって計算された削除テストベクタ数になるまで繰返し行なわれ、テストベクタ数が予め与えられた最大テストベクタ数となったときに処理を終了する。
【００６１】
以上説明したように、本実施の形態におけるテストパターン作成装置によれば、変換テストパターン選択部５”が、テストベクタ数が予め与えられた最大テストベクタ数となるまで、故障検出数の増減が最も少ないテストベクタを削除するようにしたので、ＬＳＩテスタが備えるテストベクタ格納用メモリの容量制限などの理由によって、ＬＳＩテスタ用テストパターン数を減らす必要がある場合であっても、故障検出率を必要以上に低下させずに、ＬＳＩテスタ用テストパターンを削減することが可能となった。
【００６２】
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００６３】
【発明の効果】
請求項１に記載のテストパターン作成装置によれば、選択手段が、テストパターン情報に基づいて、ＬＳＩテスタ用テストパターンに変換する機能検証用テストパターンおよびテストベクタを選択するので、ＬＳＩテスタ用テストパターンに変換する機能検証用テストパターンおよびテストベクタの数を削減することが可能となった。
【００６４】
請求項２に記載のテストパターン作成装置によれば、故障検出率を低下させずに、ＬＳＩテスタ用テストパターンを削減することが可能となった。
【００６５】
請求項３に記載のテストパターン作成装置によれば、選択手段が、最小パターン走行時間きざみで機能検証用テストパターンに含まれるテストベクタを順次取込むので、パターン走行時間がなるべく小さくなるように、機能検証用テストパターンおよびテストベクタを選択することが可能となった。
【００６６】
請求項４に記載のテストパターン作成装置によれば、ＬＳＩテスタによるテスト時間が最小となるように、機能検証用テストパターンおよびテストベクタの組合せを決定することが可能となった。
【００６７】
請求項５に記載のテストパターン作成装置によれば、選択手段が、唯一故障数に応じて、テストベクタ数が予め定められた最大テストベクタ数となるように機能検証用テストパターンおよびテストベクタを選択するので、ＬＳＩテスタの制約などによって、テストベクタ数を減らさなければならない場合に、必要以上に故障検出率を低下させずに、ＬＳＩテスタ用テストパターンを削減することが可能となった。
【００６８】
請求項６に記載のテストパターン作成装置によれば、選択手段が、唯一故障数を用いて、機能検証用テストパターンに含まれるテストベクタを削除したときの故障検出数の減少を計算し、故障検出数の減少が最小であるテストベクタを順次削除するので、必要以上に故障検出率を低下させずに、ＬＳＩテスタ用テストパターンを削減することが可能となった。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるテストパターン作成装置の構成例を示すブロック図である。
【図２】本発明の第１の実施の形態におけるテストパターン作成装置の機能的構成を示すブロック図である。
【図３】（ａ）〜（ｃ）は、検出可能故障記憶部２に記憶されている検出可能故障情報の一例を示す図である。
【図４】本発明の第１の実施の形態におけるテストパターン作成装置の処理手順を説明するためのフローチャートである。
【図５】本発明の第２の実施の形態におけるテストパターン作成装置の機能的構成を示すブロック図である。
【図６】本発明の第２の実施の形態におけるテストパターン作成装置３’内の変換テストパターン選択部５’の処理手順を説明するためのフローチャートである。
【図７】本発明の第３の実施の形態におけるテストパターン作成装置の機能的構成を示すブロック図である。
【図８】本発明の第３の実施の形態におけるテストパターン作成装置３”内の変換テストパターン選択部５”の処理手順を説明するためのフローチャートである。
【図９】従来のＬＳＩテスタ用テストパターン作成装置の概略構成を示すブロック図である。
【図１０】（ａ）〜（ｃ）は、機能検証用テストパターン記憶部１０１に記憶されるテストパターンの一例を示す図である。
【図１１】従来のテストパターン作成装置の処理手順を説明するためのフローチャートである。
【符号の説明】
１　機能検証用テストパターン記憶部、２　検出可能故障記憶部、３，３’，３”　ＬＳＩテスタ用テストパターン作成装置、４　テストパターン情報作成部、５，５’，５”　変換テストパターン選択部、６　テストパターン入力部、７テストパターン変換部、８　ＬＳＩテスタ用テストパターン記憶部、１１　検出故障数計算部、１２　取込みテストベクタ決定部、１３　不要テストベクタ削除部、１４　テストパターン組合せ決定部、１５　削除テストベクタ数計算部、１６　最終テストベクタ入力部、１７　テストパターン情報再取得部、２１　コンピュータ本体、２２　ディスプレイ装置、２３　ＦＤドライブ、２４　ＦＤ、２５　キーボード、２６　マウス、２７　ＣＤ−ＲＯＭ装置、２８　ＣＤ−ＲＯＭ、２９　ネットワーク通信装置、３０　ＣＰＵ、３１　ＲＯＭ、３２　ＲＡＭ、３３　ハードディスク。
【図１】
2004037249.tif 000003
【図２】
2004037249.tif 000004
【図３】
2004037249.tif 000005
【図４】
2004037249.tif 000006
【図５】
2004037249.tif 000007
【図６】
2004037249.tif 000008
【図７】
2004037249.tif 000009
【図８】
2004037249.tif 000010
【図９】
2004037249.tif 000011
【図１０】
2004037249.tif 000012
【図１１】
2004037249.tif 000013