(57)【要約】【課題】パフォーマンスボード上に備える個別Ｉ／Ｆ回路において、電圧シフト専用のＤＣＤＣコンバータを不要にし、正負電源の両出力電圧をシフト可能な正負直流電源装置を備える半導体試験装置を提供する。【解決手段】絶縁型の直流電源を備え、直流電源は電源を供給する１次側と二次側とが絶縁され、二次側から正負の直流電源を供給するものであり、直流電源の二次側の３つの出力端子は正電圧を供給する正出力端子、負電圧を供給する負出力端子、正負出力端子の共通のコモン端子ＣＯＭであると呼称したとき、正出力端子と負出力端子とは負荷装置へ接続され、負荷装置の回路アースＧＮＤとコモン端子ＣＯＭとの間に挿入して、所定の電圧ドロップを付与する電圧シフト手段、を具備する正負直流電源装置。【選択図】　　　　図２
2004015941.tif 000002
【特許請求の範囲】
【請求項１】
絶縁型の直流電源を備え、前記直流電源は電源を供給する１次側と二次側とが絶縁され、二次側から正負の直流電源を供給するものであり、
該直流電源の二次側の３つの出力端子は正電圧を供給する正出力端子、負電圧を供給する負出力端子、前記正負出力端子の共通のコモン端子ＣＯＭであると呼称したとき、正出力端子と負出力端子とは負荷装置へ接続され、
負荷装置の回路アースＧＮＤと該コモン端子ＣＯＭとの間に挿入して、所定の電圧ドロップを付与する電圧シフト手段、を具備することを特徴とする正負直流電源装置。
【請求項２】
該電圧シフト手段は、所定の電圧ドロップとなるように複数個を直列接続した第１のダイオードと、
該第１のダイオードとは逆並列に接続した第２のダイオードと、
絶縁型の直流電源の正出力端子若しくは負出力端子と負荷装置の回路アースＧＮＤとの間に接続して所定のバイアス電流を該第１のダイオードへ流す抵抗と、
を具備して正出力端子と負出力端子の両者から負荷装置へ供給される両電源電圧を、該第１のダイオードの接続方向及び該抵抗の接続条件に基づいて、負側若しくは正側へ電圧シフトすることを特徴とする請求項１記載の正負直流電源装置。
【請求項３】
該電圧シフト手段は、所定の電圧ドロップとなるツェナーダイオードと、
絶縁型の直流電源の正出力端子若しくは負出力端子と負荷装置の回路アースＧＮＤとの間に接続して所定のバイアス電流を該ツェナーダイオードへ流す抵抗と、
を具備して正出力端子と負出力端子の両者から負荷装置へ供給される両電源電圧を、該ツェナーダイオードの接続方向及び該抵抗の接続条件に基づいて、負側若しくは正側へ電圧シフトすることを特徴とする請求項１記載の正負直流電源装置。
【請求項４】
請求項３記載の電圧シフト手段において、更に、該ツェナーダイオードとは逆並列に接続する第２のダイオードを備えることを特徴とする正負直流電源装置。
【請求項５】
該電圧シフト手段は、所定の電圧ドロップ特性を示し、且つドロップする電圧を外部から可変とする可変定電圧回路と、
絶縁型の直流電源の正出力端子若しくは負出力端子と負荷装置の回路アースＧＮＤとの間に接続して所定のバイアス電流を該可変定電圧回路へ流す抵抗と、
該可変定電圧回路とは逆並列に接続する第２のダイオードと、
を具備して正出力端子と負出力端子の両者から負荷装置へ供給される両電源電圧を、該可変定電圧回路の接続方向及び該抵抗の接続条件に基づいて、負側若しくは正側へ電圧シフトすることを特徴とする請求項１記載の正負直流電源装置。
【請求項６】
請求項１乃至５記載の該電圧シフト手段において、更に、該電圧シフト手段の両端に交流成分をバイパスさせるコンデンサを並列に接続して備えることを特徴とする正負直流電源装置。
【請求項７】
半導体試験装置が備えるテストヘッドに装着するパフォーマンスボードＰＢ上において、請求項１乃至６記載の該正負直流電源装置を少なくとも１チャンネル備える、ことを特徴とする半導体試験装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、正負電源を供給するＤＣ電源装置における両方の正負電源の出力電圧をシフト可能な正負直流電源装置に関する。特に、半導体試験装置のパフォーマンスボード上に備える、ＤＵＴの品種に対応するインタフェース回路を実装するときに前記インタフェース回路へ供給する正負電源の出力電圧をシフト可能な正負直流電源装置を備える半導体試験装置に関する。
【０００２】
【従来の技術】
図７は半導体試験装置のテストヘッドの概念図である。テストヘッドの上にはＤＵＴに対応した専用のパフォーマンスボードＰＢが装着されてＤＵＴの各種試験が行われる。ここで、半導体試験装置は公知であり技術的に良く知られている為、本願に係る要部を除き、その他の信号や構成要素、及びその詳細説明については省略する。
【０００３】
パフォーマンスボードＰＢには、例えばピンエレクトロニクス側と信号接続をするケーブルや、１個以上複数個のＤＵＴとコンタクトするコンタクタ（ＩＣソケット等）や、個別Ｉ／Ｆ回路１００や、その他の回路を搭載している。
【０００４】
個別Ｉ／Ｆ回路１００は、テストヘッドに備えるピンエレクトロニクスのハード資源では試験できないような場合において、ＤＵＴ個別のインタフェース回路を実装するものである。但し、パフォーマンスボード上であるため、実装可能なインタフェース回路の領域は有限であり、且つ狭い領域であり、使用出来るＤＣ電源も限定されている。
ところで、ＤＵＴ個別のインタフェース回路に使用するＤＣ電源において、テストヘッドから供給されている５ｖ、１２ｖ電源以外のＤＣ電源を必要とする場合がある。この場合にはパフォーマンスボード上にＤＣ電源を備える必要性が生じる。
【０００５】
次に、図１（ａ）は図７に示す個別Ｉ／Ｆ回路１００が必要とするＤＣ電源部についての従来の構成例である。ここでは±１５ｖのＤＣＤＣコンバータに対して−３ｖ電圧シフトした＋１２ｖと−１８ｖを発生する具体例と仮定する。また、個別Ｉ／Ｆ回路１００は主にオペアンプ回路によるインタフェース回路を構成しているものと仮定する。尚、実際の半導体試験装置では、ＤＵＴの個数に対応して同様の回路構成が複数系統備えている。
【０００６】
図１の構成要素は、ＤＣＤＣコンバータＤＣＤＣ１、ＤＣＤＣ２と、負荷回路ＲＬを備える。
ＤＣＤＣコンバータＤＣＤＣ１は、絶縁型のＤＣＤＣコンバータであり、±１５ｖのＤＣ電圧で数百ｍＡの電流を供給する。
【０００７】
ＤＣＤＣコンバータＤＣＤＣ２は、±１５ｖの両者の電圧を、シフト電圧Ｖ３を付与する為の電圧シフト手段であって、一例として−３ｖのＤＣ電圧を発生する。
【０００８】
これらの接続において、ＤＣＤＣコンバータＤＣＤＣ１の出力側のＣＯＭ端子は、図１に示すように、ＤＣＤＣ２の−３ｖ端子に接続する。ＤＣＤＣコンバータＤＣＤＣ２の出力側のＣＯＭ端子は回路アースＧＮＤに接続する。この結果、正電圧Ｖ１は−３ｖシフトされて＋１２ｖの電圧として負荷回路ＲＬ１の一端へ供給され、負電圧Ｖ２は−３ｖシフトされて−１８ｖの電圧として負荷回路ＲＬ２の他端へ供給される。
【０００９】
負荷回路ＲＬは、パフォーマンスボード上でＤＵＴとインタフェースするインタフェース回路であって、一例としてはオペアンプ回路による交流信号の増幅を行うインタフェース回路がある。尚、図示ないが、正電圧Ｖ１及び負電圧Ｖ２と回路アースとの間には所望容量のバイパスコンデンサが接続されている。
【００１０】
図１（ｂ）はオペアンプ回路に使用するＤＣ電源に対して電圧シフトが要求される場合の回路例である。例えばＤＵＴから出力される入力信号Ｖｉｎは−１２ｖ〜０ｖの直流電圧が重畳した状態の５０ｍＶの交流信号であり、これをインタフェース回路であるオペアンプ回路が受けて、例えば１００倍に増幅した５ｖの交流信号を出力する。このとき、要求される正負の電源は、入力信号及び出力信号に対してリニアリティ良く増幅可能なＤＣ電源を供給することが求められる。
【００１１】
ここで、オペアンプ回路のような構成の回路では、回路アースＧＮＤへ流れる電流は少ない。従って、一方の負荷回路ＲＬ１に流れる電流ｉ１と、他方の負荷回路ＲＬ２に流れる電流ｉ２とはほぼ同一電流に近い。これに伴って、ＤＣＤＣコンバータＤＣＤＣ１のＣＯＭ端子へ流れるＧＮＤ電流ｉＧＮＤは少ない。例えば、電流ｉ１が１００ｍＡの場合、ＧＮＤ電流ｉＧＮＤは数ｍＡ以下の微小電流である。
【００１２】
上述の従来構成によれば、電圧シフト手段としてＤＣＤＣコンバータＤＣＤＣ２を備える必要がある。ＤＣＤＣコンバータは比較的大きな実装スペースを必要とする。一方で有限スペースのパフォーマンスボードＰＢ上に他のインタフェース回路と共に実装することを考えると、ＤＣ電源部は可能な限り実装スペースを低減することが望まれる。また、ＤＵＴの品種により異なる電圧シフトの電圧値が必要となる場合がある。尚、ＤＣ電源の許容可能な電源変動は、オペアンプの電源変動除去比ＰＳＲＲが一般に±９０ｄＢ程度あるので、例えば±０．３ｖ程度までの電源変動が許容可能である。
【００１３】
【発明が解決しようとする課題】
上述説明したように従来技術においては、ＤＵＴの品種に対応した電圧シフトされた正負電源を供給する為に、電圧シフト専用のＤＣＤＣコンバータを備える構成により実現している。
ところで、負荷回路ＲＬがオペアンプ回路のように、回路アースＧＮＤへ流れる電流は少ないインタフェース回路の場合が多くある。
電圧シフト専用のＤＣＤＣコンバータは有限スペースのパフォーマンスボードＰＢ上で比較的大きな実装スペースを必要とする難点がある。また、電圧シフト専用のＤＣＤＣコンバータの実装に伴って、他のインタフェース回路が実装上の制限を受ける場合もある。
そこで、本発明が解決しようとする課題は、パフォーマンスボード上に備える個別Ｉ／Ｆ回路において、電圧シフト専用のＤＣＤＣコンバータを不要にし、正負電源の両出力電圧をシフト可能な正負直流電源装置を備える半導体試験装置を提供することである。
また、電圧シフト専用のＤＣＤＣコンバータを不要にした正負電源を供給する正負ＤＣ電源供給装置を提供することである。
【００１４】
【課題を解決するための手段】
第１の解決手段を示す。ここで第２図と第３図は、本発明に係る解決手段を示している。
上記課題を解決するために、絶縁型の直流電源（例えばＤＣＤＣコンバータＤＣＤＣ１）を備え、前記直流電源は電源を供給する１次側と二次側とが絶縁され、二次側から正負の直流電源を供給するものであり、
直流電源の二次側の３つの出力端子は正電圧を供給する正出力端子、負電圧を供給する負出力端子、前記正負出力端子の共通のコモン端子ＣＯＭであると呼称したとき、正出力端子と負出力端子とは負荷装置（負荷回路ＲＬ）へ接続され、
負荷装置の回路アースＧＮＤとコモン端子ＣＯＭとの間に挿入して、所定の電圧ドロップを付与する電圧シフト手段、を具備することを特徴とする正負直流電源装置である。
上記発明によれば、電圧シフト専用のＤＣＤＣコンバータを不要にし、正負電源の両出力電圧をシフト可能な正負直流電源装置が実現できる。
【００１５】
次に、第２の解決手段を示す。ここで第２図と第６図（ｂ）は、本発明に係る解決手段を示している。
上述電圧シフト手段３０の一態様は、所定の電圧ドロップとなるように複数個を直列接続した第１のダイオード（順方向直列ダイオードＤ１）を具備し、
第１のダイオードとは逆並列に接続した第２のダイオード（逆方向ダイオードＤ２）を具備し、
絶縁型の直流電源の正出力端子若しくは負出力端子と負荷装置の回路アースＧＮＤとの間に接続して負荷装置の電流変動により回路アースＧＮＤへ流れる電流量の変動に対して、第１のダイオードが無電流状態とならない電流量とする所定のバイアス電流を第１のダイオードへ流す抵抗Ｒ１を具備し、
以上を具備して正出力端子と負出力端子の両者から負荷装置へ供給される両電源電圧を、上記第１のダイオードの接続方向及び上記抵抗Ｒ１の接続条件に基づいて、負側若しくは正側へ電圧シフトすることを特徴とする上述正負直流電源装置がある。
【００１６】
次に、第３の解決手段を示す。ここで第４図（ａ）は、本発明に係る解決手段を示している。
上述電圧シフト手段３０ｂの一態様は、所定の電圧ドロップとなるツェナー電圧特性を示すツェナーダイオードＺＤ１を具備し、
絶縁型の直流電源の正出力端子若しくは負出力端子と負荷装置の回路アースＧＮＤとの間に接続して負荷装置の電流変動により回路アースＧＮＤへ流れる電流量の変動に対して、ツェナーダイオードＺＤ１が無電流状態とならない所定のバイアス電流をツェナーダイオードＺＤ１へ流す抵抗Ｒ１を具備し、
以上を具備して正出力端子と負出力端子の両者から負荷装置へ供給される両電源電圧を、上記ツェナーダイオードＺＤ１の接続方向及び上記抵抗Ｒ１の接続条件に基づいて、負側若しくは正側へ電圧シフトすることを特徴とする上述正負直流電源装置がある。
【００１７】
次に、第４の解決手段を示す。ここで第４図（ｂ）は、本発明に係る解決手段を示している。
上述電圧シフト手段３０ｂにおいて、更に、上記ツェナーダイオードＺＤ１とは逆並列に接続する第２のダイオード（逆方向ダイオードＤ２）を備えることを特徴とする正負直流電源装置がある。
【００１８】
次に、第５の解決手段を示す。ここで第５図は、本発明に係る解決手段を示している。
上述電圧シフト手段３０ｄの一態様は、所定の電圧ドロップ特性を示し、且つドロップする電圧を外部から可変とする可変定電圧回路ＶＺ３を具備し、
絶縁型の直流電源の正出力端子若しくは負出力端子と負荷装置の回路アースＧＮＤとの間に接続して負荷装置の電流変動により回路アースＧＮＤへ流れる電流量の変動に対して、可変定電圧回路ＶＺ３が無電流状態とならない所定のバイアス電流を可変定電圧回路ＶＺ３へ流す抵抗Ｒ１を具備し、
上記可変定電圧回路ＶＺ３とは逆並列に接続する第２のダイオード（逆方向ダイオードＤ２）を具備し、
以上を具備して正出力端子と負出力端子の両者から負荷装置へ供給される両電源電圧を、上記可変定電圧回路ＶＺ３の接続方向及び上記抵抗Ｒ１の接続条件に基づいて、負側若しくは正側へ電圧シフトすることを特徴とする上述正負直流電源装置がある。
【００１９】
次に、第６の解決手段を示す。ここで第６図（ａ）は、本発明に係る解決手段を示している。
上述電圧シフト手段３０、３０ｂ、３０ｃ、３０ｄにおいて、更に、上記電圧シフト手段の両端に交流成分をバイパスさせるコンデンサＣ１を並列に接続して低周波及び高周波信号等の交流成分をバイパスすることを特徴とする正負直流電源装置がある。
【００２０】
次に、第７の解決手段を示す。ここで第７図は、本発明に係る解決手段を示している。
半導体試験装置が備えるテストヘッドに装着するパフォーマンスボードＰＢ上において、上述正負直流電源装置を少なくとも１チャンネル備える、ことを特徴とする半導体試験装置がある。
これにより、電圧シフト専用のＤＣＤＣコンバータが削除できる。
【００２１】
尚、本願発明手段は、所望により、上記解決手段における各要素手段を適宜組み合わせて、実用可能な他の構成手段としても良い。また、上記各要素に付与されている符号は、発明の実施の形態等に示されている符号に対応するものの、これに限定するものではなく、実用可能な他の均等物を適用した構成手段としても良い。
【００２２】
【発明の実施の形態】
以下に本発明を適用した実施の形態の一例を図面を参照しながら説明する。また、以下の実施の形態の説明内容によって特許請求の範囲を限定するものではないし、更に、実施の形態で説明されている要素や接続関係等が解決手段に必須であるとは限らない。更に、実施の形態で説明されている要素や接続関係等の形容／形態は、一例でありその形容／形態内容のみに限定するものではない。
【００２３】
本発明について、図２〜図６を参照して以下に説明する。尚、従来構成に対応する要素は同一符号を付し、また重複する部位の説明は省略する。
【００２４】
図２は個別Ｉ／Ｆ回路１００が必要とするＤＣ電源部の第１の構成例である。図３は電圧シフトの動作を説明する図である。ここで図２は従来同様に、±１５ｖのＤＣＤＣコンバータに対して−３ｖ電圧シフトした＋１２ｖと−１８ｖを発生する具体例と仮定する。
この構成要素は、ＤＣＤＣコンバータＤＣＤＣ１と、電圧シフト手段３０と、負荷回路ＲＬとを備える。
【００２５】
電圧シフト手段３０は、±１５ｖの両者の電圧を、所望のシフト電圧Ｖ３だけ−側へシフトする為の電圧シフト手段であって、一例として約−３ｖのＤＣ電圧をシフトする。この内部要素は順方向直列ダイオードＤ１と、逆方向ダイオードＤ２と、抵抗Ｒ１とを備える。
【００２６】
順方向直列ダイオードＤ１は、所望のシフト電圧Ｖ３となる電圧降下を付与する複数個のダイオードを直列接続したものである。例えば、ダイオード１個当たり０．６ｖの電圧降下と仮定したとき、約３ｖの電圧降下ＶＤ１を与えるには、３ｖ／０．６ｖ≒５個のダイオードを直列接続する。
【００２７】
逆方向ダイオードＤ２は、逆方向のパルス的な電流を通過させる保護用のダイオードである。但し、殆どの場合、このような逆方向の電流は発生しないように、抵抗Ｒ１のバイアス電流が設定される。
【００２８】
抵抗Ｒ１は、順方向直列ダイオードＤ１へ所望のバイアス電流ｉＲ１を供給して、約３ｖの電圧降下を付与するものである。バイアス電流ｉＲ１の電流量は、負荷回路ＲＬに流れる電流ｉ１、電流ｉ２両者間の想定され得るアンバランス電流であるＧＮＤ電流ｉＧＮＤの最大値若しくはパルス電流に対して、例えば２倍程度以上の電流量を流す。一例として、ＧＮＤ電流ｉＧＮＤの最大値が５ｍＡとした場合、１０ｍＡのバイアス電流ｉＲ１となる抵抗値１．２ＫΩを使用する。
図３（ａ）はバイアス電流ｉＲ１の付与に伴うＧＮＤ電流ｉＧＮＤに対するコモン端子電流ｉＣＯＭと実用範囲の関係図であり、図３（ｂ）はコモン端子電流ｉＣＯＭに対するシフト電圧Ｖ３と実用範囲の関係図である。これら関係図を説明する。
図３（ａ）では、ＧＮＤ電流ｉＧＮＤが１０ｍＡのバイアス電流ｉＲ１（図３Ａ参照）未満の範囲内の場合には、コモン端子電流ｉＣＯＭが流れているので順方向直列ダイオードＤ１は能動状態にある。従って、順方向直列ダイオードＤ１による約３ｖの電圧降下ＶＤ１が維持される結果、この範囲内では使用可能な実用範囲（図３Ｂ参照）となる。
【００２９】
図３（ｂ）では、コモン端子電流ｉＣＯＭが正方向の電流の実用範囲（図３Ｇ参照）においては、順方向直列ダイオードＤ１によって約３ｖの電圧降下ＶＤ１が得られる結果、ＤＣＤＣコンバータＤＣＤＣ１のコモン端子ＣＯＭは−３ｖが維持される。従って、ＤＣＤＣコンバータＤＣＤＣ１の−１５ｖの負出力端子側は回路アースＧＮＤに対して−１５ｖ＋（−３ｖ）＝−１８ｖの電源発生と等価となる。逆に、ＤＣＤＣコンバータＤＣＤＣ１の＋１５ｖの正出力端子側は回路アースＧＮＤに対して＋１５ｖ＋（−３ｖ）＝＋１２ｖの電源発生と等価となる。
尚、もしもコモン端子電流ｉＣＯＭが負方向の電流状態（図３Ｅ参照）では、逆方向ダイオードＤ２により約＋０．６ｖになってしまう。この場合には、目的とする−３ｖの電圧シフトにはならなくなってしまう。
【００３０】
上述した図２の発明構成例によれば、電圧シフト手段３０を具備する構成としたことにより、従来のような電圧シフト専用のＤＣＤＣコンバータＤＣＤＣ２が不要となる大きな利点が得られる。また、パフォーマンスボード上に備えるＤＣ電源部を１／２程度に小型化できる利点が得られる。
【００３１】
次に、図４（ａ）は個別Ｉ／Ｆ回路１００が必要とするＤＣ電源部の第２の構成例である。この構成で、電圧シフト手段３０ｂの内部構成要素は、抵抗Ｒ１と、１個のツェナーダイオードＺＤ１で所望の電圧降下を与える構成である。尚、図４（ｂ）の電圧シフト手段３０ｃの内部構成例に示すように、逆方向ダイオードＤ２を追加して備える構成としても良い。
【００３２】
ツェナーダイオードＺＤ１は、３ｖのツェナー電圧のものを使用する。また、逆方向の電流に対しては、ツェナーダイオードのダイオード特性により逆方向のパルス的な電流を通過させる保護ができる。この構成例においても、従来のような電圧シフト専用のＤＣＤＣコンバータＤＣＤＣ２が不要となる大きな利点が得られる。また、パフォーマンスボード上に備える電源部を最も小型化できる利点が得られる。
【００３３】
次に、図５は個別Ｉ／Ｆ回路１００が必要とするＤＣ電源部の第３の構成例である。この構成で、電圧シフト手段３０ｄの内部構成要素は、抵抗Ｒ１と、可変定電圧回路ＶＺ３と、逆方向ダイオードＤ２とを備える。
【００３４】
可変定電圧回路ＶＺ３は、シフトする電圧を可変とする機能を備えるものであって、内部構成例としては、図５（ｂ）に示すように、可変抵抗ＶＲ３と、トランジスタＱ３とを備える。
トランジスタＱ３は、ゲート電圧が例えば１．５ｖ以上でＯＮ状態になるとしたとき、可変抵抗ＶＲ３の設定を中点位置に設定した場合、３ｖのツェナーダイオードとして機能する。従って、可変抵抗ＶＲ３の設定を調整することで、例えば１．５ｖ〜１０ｖ程度に可変可能な可変ツェナーダイオードとして機能できる利点が得られる。この結果、ＤＵＴの品種毎に異なる電圧シフトのＤＣ電源を供給する必要性がある場合においては、最適な電圧シフト条件に調整できる利便性が得られる。
【００３５】
次に、図６（ａ）は個別Ｉ／Ｆ回路１００が必要とするＤＣ電源部の第４の構成例である。この構成では、上述した電圧シフト手段３０〜３０ｄのコモン端子ＣＯＭと回路アースＧＮＤ間にコンデンサＣ１を接続した構成である。
コンデンサＣ１は両端に生じる低周波及び高周波信号等の交流成分をバイパスする為のものであって、例えば１００μＦ程度の電解コンデンサと、１μＦ程度のセラミックコンデンサを並接したものを適用する。これにより、交流信号に対する電源供給側の内部インピーダンスを低下させることができる。
【００３６】
尚、本発明の技術的思想は、上述実施の形態の具体構成例、接続形態例に限定されるものではない。更に、本発明の技術的思想に基づき、上述実施の形態を適宜変形して広汎に応用してもよい。
例えば、上述実施例では、供給する正負電源の出力電圧を負側へ−３ｖ電圧シフトする具体例であったが、図６（ｂ）に示すように、電圧シフト手段３０を逆の回路構成とすることで、正側へ＋３ｖシフトすることも実現可能である。従って、ＤＵＴの品種に対応するインタフェース回路に対応して、所望に電圧シフトされた正負電源を供給することが可能である。
【００３７】
また、バイアス電流ｉＲ１の量は、適用するインタフェース回路におけるに想定される最大のＧＮＤ電流ｉＧＮＤに対応して、十分余裕のある電流量を流すようにすれば良い。従って、インタフェース回路としてオペアンプ回路以外の回路にも適用できる。
【００３８】
また、上述実施例では、半導体試験装置のパフォーマンスボード上に備える場合の具体例で説明したが、ＧＮＤ電流ｉＧＮＤの大きな変動が無く、±０．３ｖ前後の電源変動が許容できる他の回路装置の場合においても、本発明の正負電源の出力電圧をシフトするＤＣ電源部を適用可能である。
【００３９】
【発明の効果】
本発明は、上述の説明内容からして、下記に記載される効果を奏する。
上述説明したように本発明によれば正負のＤＣ電源を電圧シフトする電圧シフト手段を具備する構成としたことにより、従来のような電圧シフト専用のＤＣＤＣコンバータＤＣＤＣ２が不要となる大きな利点が得られる。また、パフォーマンスボード上に備える電源部を小型化できる利点が得られる。また、複数４個、８個等のＤＵＴを同時測定する場合にも、実用的に複数チャンネルのＤＣ電源をパフォーマンスボード上にインタフェース回路と共に実装できる利点が得られる。また、安価にＤＣ電源部を構成できる利点もある。
従って、本発明の技術的効果は大であり、産業上の経済効果も大である。
【図面の簡単な説明】
【図１】従来の、個別Ｉ／Ｆ回路１００が必要とするＤＣ電源部についての構成例である。
【図２】個別Ｉ／Ｆ回路１００が必要とするＤＣ電源部の第１の構成例である。
【図３】バイアス電流ｉＲ１の付与に伴うＧＮＤ電流ｉＧＮＤに対するコモン端子電流ｉＣＯＭと実用範囲の関係図と、コモン端子電流ｉＣＯＭに対するシフト電圧Ｖ３と実用範囲の関係図である。
【図４】個別Ｉ／Ｆ回路１００が必要とするＤＣ電源部の第２の構成例である。
【図５】個別Ｉ／Ｆ回路１００が必要とするＤＣ電源部の第３の構成例である。
【図６】個別Ｉ／Ｆ回路１００が必要とするＤＣ電源部の第４の構成例と、正側へ電圧シフトする場合の構成例である。
【図７】半導体試験装置のテストヘッドの概念図である。
【符号の説明】
Ｃ１　　　　　コンデンサ
Ｄ１　　　　　順方向直列ダイオード
ＤＣＤＣ１，ＤＣＤＣ２　ＤＣＤＣコンバータ
Ｒ１　　　　　抵抗
ＲＬ１，ＲＬ２，ＲＬ　負荷回路
ＺＤ１　　　ツェナーダイオード
Ｄ２　　　　　逆方向ダイオード
Ｑ３　　　　　トランジスタ
ＶＲ３　　　可変抵抗
ＶＺ３　　　可変定電圧回路
３０，３０ｂ，３０ｃ，３０ｄ　電圧シフト手段
１００　　　個別Ｉ／Ｆ回路
ＤＵＴ　　　被試験デバイス
ＰＢ　　　　　パフォーマンスボード
【図１】
2004015941.tif 000003
【図２】
2004015941.tif 000004
【図３】
2004015941.tif 000005
【図４】
2004015941.tif 000006
【図５】
2004015941.tif 000007
【図６】
2004015941.tif 000008
【図７】
2004015941.tif 000009