(57)【要約】【課題】バーンイン試験を行う際に用いられる恒温層の炉内に異なるロットの半導体集積回路が配置されていても、作業者が各ロット毎の試験状況を容易に把握することができるとともに、試験に要する時間を更に短縮することができ、ひいては半導体集積回路の製造コストを低下させることができる半導体集積回路試験装置及び試験方法を提供する。【解決手段】炉１２内には複数のラックが設けられており、１つのラックには同一のロットに含まれるＤＵＴが配置されるが、異なるラックには異なるロットに含まれるＤＵＴを配置することが可能である。表示部２３は、炉１２内におけるロットの配置状況及び試験状況を、ラック毎に表示する。【選択図】　図１
2004138527.tif 000002
【特許請求の範囲】
【請求項１】
内部が複数の部分格納部に区分けされ、少なくとも１つの部分格納部に、複数の被試験対象が搭載されたバーンインボードが配置される炉を有する試験装置と、
前記バーンインボードの識別情報と、前記バーンインボードに搭載されている前記被試験対象の区分を示す区分情報との対応関係を示す実装情報を記憶する記憶部を有するサーバ装置と、
前記炉内に配置されたバーンインボードの識別情報と、前記記憶部に記憶されている実装情報とに基づいて、前記部分格納部に対する前記被試験対象の区分の配置状況を、前記部分格納部毎に表示する表示部を有する制御装置と
を備えることを特徴とする半導体集積回路試験装置。
【請求項２】
前記制御装置は、前記部分格納部の何れか１つに、複数の区分に属する被試験対象が配置されているか否かを判定する判定部を備えることを特徴とする請求項１記載の半導体集積回路試験装置。
【請求項３】
前記試験装置は、前記炉内の温度を可変しつつ試験信号を前記被試験対象に与えて前記被試験対象からの応答信号を取得する制御部を備え、前記制御装置は、前記被試験対象に与える試験信号と前記被試験対象からの応答信号とに基づいて、前記被試験対象の試験終了を前記部分格納部毎に判定する試験終了判定部を備える
ことを特徴とする請求項１又は請求項２記載の半導体集積回路試験装置。
【請求項４】
前記表示部は、更に前記被試験対象の試験の実施状況を前記部分格納部毎に表示することを特徴とする請求項３記載の半導体集積回路試験装置。
【請求項５】
前記被試験対象の区分は、前記被試験対象のロット毎に定められることを特徴とする請求項１から請求項４の何れか一項に記載の半導体集積回路試験装置。
【請求項６】
内部が複数の部分格納部に区分けされた炉内に、複数の被試験対象が搭載されたバーンインボードを配置する配置工程と、
前記部分格納部に対する前記被試験対象の区分の配置状況を、前記部分格納部毎に表示する第１表示工程と、
前記被試験対象の試験の実施状況を、前記部分格納部毎に表示する第２表示工程と、
前記被試験対象の試験終了の判定を前記部分格納部毎に判定し、当該判定結果を前記部分格納部毎に表示する第３表示工程と
を含むことを特徴とする半導体集積回路試験方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、製造された半導体集積回路の特性を試験する半導体集積回路試験装置に係り、特に温度変化に対する複数の半導体集積回路の初期不良の有無を試験する半導体集積回路試験装置に関する。
【０００２】
【従来の技術】
従来、様々な電子機器に使用される半導体集積回路（ＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）やＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃｕｉｔ）等）は、抵抗、コンデンサ、トランジスタ、その他の各素子の働きを、印刷、蒸着等の方法により形成した回路によって実現するが、大量生産されるそれぞれの製品間には多少の特性のバラツキが生じる。このような半導体集積回路の特性が規格を満たしているか否かを試験して半導体集積回路の良否判定を行うことにより半導体集積回路の信頼性を確保する必要がある。この試験を行うために、ＩＣテスタと称される半導体集積回路試験装置が用いられる。
【０００３】
半導体集積回路試験装置を用いて行われる試験の一種として、被試験対象である半導体集積回路を恒温槽の炉の中に入れ、半導体集積回路に対して所定電圧の電源電圧や試験パターンを印加して試験を行うバーンイン試験という試験方法がある。このバーンイン試験を行う際には、炉の温度を高温又は低温に設定し、長時間試験パターンを印加して半導体集積回路にストレスを加えることで初期不良の有無を試験している。また、バーンイン試験では半導体集積回路の１個当たりの試験時間が長いため、数千個から一万個の同一種類の半導体集積回路を炉の中に入れて試験時間を短縮させることにより試験のコストを低減している。
【０００４】
炉内に複数の半導体集積回路を配置した状態でバーンイン試験を行うと、試験の初期段階において不良と判断される半導体集積回路の数は多く、試験時間が経つにつれて不良と判断される半導体集積回路の数が徐々に減少していき、ついには半導体集積回路の初期不良が殆ど検出されなくなる傾向がある。このように、半導体集積回路の初期不良を検出しきって初期不良が検出がされなくなる状態を初期不良が収束したという。
【０００５】
半導体集積回路は通常ロットを単位として製造されるが、半導体集積回路試験装置が備える炉内に一度に配置することができる半導体集積回路の数は１つのロット内に含まれる半導体集積回路の数と必ずしも一致する訳ではない。従って、炉内に一度に配置することができる半導体集積回路の数よりもロット内に含まれる半導体集積回路の数が多いと端数が生じ、逆の場合には炉内に空きが生ずる。このために、現場では端数となった半導体集積回路と生じた炉内の空きとの組み合わせを勘案してできる限り少ない回数で試験を行い効率を向上させる工夫がなされる。尚、関連する従来技術には、以下の特許文献１〜４がある。
【０００６】
【特許文献１】
特開平１０−３３２４４４号公報
【特許文献２】
特開２０００−３１０６６６号公報
【特許文献３】
特開２００１−１６５９９５号公報
【特許文献４】
特開２００１−２０８７９２号公報
【０００７】
【発明が解決しようとする課題】
ところで、異なるロットに含まれる同一種類の半導体集積回路を炉内に配置して試験を行う場合には、製造された半導体集積回路のロット毎の特性差によって、早期に初期不良が収束するロットとそうでないロットが生ずる。従来の半導体集積回路試験装置は、異なるロットに含まれる半導体集積回路が炉内に配置されていても、これらの全体で初期不良が収束したか否かを判定しており、個々のロットにおいて初期不良が収束したか否かを判定することができない。
【０００８】
従って、炉内で初期不良が収束したロットがあっても、バーンイン試験に要する時間は初期不良が最も遅く収束するロットに律速されることになり試験の効率が悪いという問題があった。試験時間が長くなると、半導体集積回路の製造コストに占める試験に要するコストの割合が高くなり、半導体集積回路の製造コストを上昇させることになり好ましくない。よって、更なる効率化を図るためには、上述した工夫をした上で、現場における試験状況を容易に把握することができるようにするとともに、ロット毎の試験に要する時間を考慮して効率的に試験ができるように改善する必要が生じてきた。
【０００９】
本発明は上記事情に鑑みてなされたものであり、バーンイン試験を行う際に用いられる恒温層の炉内に異なるロットの半導体集積回路が配置されていても、作業者が各ロット毎の試験状況を容易に把握することができるとともに、試験に要する時間を更に短縮することができ、ひいては半導体集積回路の製造コストを低下させることができる半導体集積回路試験装置及び試験方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体集積回路試験装置は、内部が複数の部分格納部（１２ａ〜１２ｄ）に区分けされ、少なくとも１つの部分格納部（１２ａ〜１２ｄ）に、複数の被試験対象が搭載されたバーンインボードが配置される炉（１２）を有する試験装置（１０）と、前記バーンインボードの識別情報と、前記バーンインボードに搭載されている前記被試験対象の区分を示す区分情報との対応関係を示す実装情報を記憶する記憶部（２）を有するサーバ装置（１）と、前記炉（１２）内に配置されたバーンインボードの識別情報と、前記記憶部（２）に記憶されている実装情報とに基づいて、前記部分格納部（１２ａ〜１２ｄ）に対する前記被試験対象の区分の配置状況を、前記部分格納部（１２ａ〜１２ｄ）毎に表示する表示部（２３）を有する制御装置（２０）とを備えることを特徴としている。
この発明によれば、炉内の部分格納部毎に被試験対象の配置状況を表示するよいうにしたので、作業者が各被試験対象の区分毎の試験状況を容易に把握することができるとともに、試験に要する時間を更に短縮することができ、ひいては半導体集積回路の製造コストを低下させることができる。
また、本発明の半導体集積回路試験装置は、前記制御装置（２０）が、前記部分格納部（１２ａ〜１２ｄ）の何れか１つに、複数の区分に属する被試験対象が配置されているか否かを判定する判定部（２１）を備えることを特徴としている。
また、本発明の半導体集積回路試験装置は、前記試験装置（１０）が、前記炉（１２）内の温度を可変しつつ試験信号を前記被試験対象に与えて前記被試験対象からの応答信号を取得する制御部（１６）を備え、前記制御装置（２０）が、前記被試験対象に与える試験信号と前記被試験対象からの応答信号とに基づいて、前記被試験対象の試験終了を前記部分格納部（１２ａ〜１２ｄ）毎に判定する試験終了判定部（２１）を備えることを特徴としている。
更に、本発明の半導体集積回路試験装置は、前記表示部（２３）が、更に前記被試験対象の試験の実施状況を前記部分格納部（１２ａ〜１２ｄ）毎に表示することを特徴としている。
また更に、本発明の半導体集積回路試験装置は、前記被試験対象の区分が、前記被試験対象のロット毎に定められることを特徴としている。
上記課題を解決するために、本発明の半導体集積回路試験方法は、内部が複数の部分格納部（１２ａ〜１２ｄ）に区分けされた炉（１２）内に、複数の被試験対象が搭載されたバーンインボードを配置する配置工程と、前記部分格納部（１２ａ〜１２ｄ）に対する前記被試験対象の区分の配置状況を、前記部分格納部（１２ａ〜１２ｄ）毎に表示する第１表示工程と、前記被試験対象の試験の実施状況を、前記部分格納部（１２ａ〜１２ｄ）毎に表示する第２表示工程と、前記被試験対象の試験終了の判定を前記部分格納部（１２ａ〜１２ｄ）毎に判定し、当該判定結果を前記部分格納部（１２ａ〜１２ｄ）毎に表示する第３表示工程とを含むことを特徴としている。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態による半導体集積回路試験装置及び試験方法について詳細に説明する。図１は、本発明の一実施形態による半導体集積回路試験装置の主要部の電気的構成を示すブロック図である。図１に示すように、本発明の一実施形態による半導体集積回路試験装置は、サーバ装置１、バーンイン試験装置１０、及びバーンイン制御装置２０を含んで構成される。尚、図１においては図示を省略しているが、バーンイン試験装置１０及びバーンイン制御装置２０は複数設けられており、これら複数のバーンイン試験装置１０及びバーンイン制御装置２０に対してサーバ装置１が設けられる。
【００１２】
サーバ装置１は、複数のバーンイン制御装置２０各々に対して制御情報を送出して、バーンイン制御装置２０各々の動作を制御する。また、サーバ装置１は、ユーザによって作成された試験プログラムを複数記憶する試験プログラム記憶部（図示省略）を備えるとともに、実装情報記憶部２を備える。この実装情報記憶部２は、本発明にいう記憶部に相当するものであり、バーンイン試験装置１０に設けられた炉１２（詳細は後述する）内に配置されるバーンインボードに実装される被試験対象としてのＤＵＴ（Ｄｅｖｉｃｅ　Ｕｎｄｅｒ　Ｔｅｓｔ）に関する実装情報を記憶する。
【００１３】
図２は、実装情報記憶部２に記憶される実装情報の一例を示す図である。この実装情報は試験開始前にユーザにより予め作成され、バーンインボード毎にファイル形式で記憶される。１つのファイル内には、図２に示すように、試験プログラム名、キャリアＩＤ、スロットＩＤ、製品型名、ロット名、分割情報、ファイル作成日、ファイル作成時刻、ボードＩＤ、行ソケット数、列ソケット数、及びソケット毎のＤＵＴ実装状況が含まれる。
【００１４】
試験プログラム名は、バーンインボードに実装されたＤＵＴを試験するときに用いる試験プログラムの試験プログラム名である。スロットＩＤは、後述する炉１２のラック内に設けられた複数のスロット各々に割り振られたＩＤであり、そのバーンインボードが格納されるスロットＩＤが格納される。製品型名は、そのバーンインボードに搭載されるＤＵＴの製品型名であり、ロット名は、そのバーンインボードに搭載されるＤＵＴが含まれるロットのロット名である。尚、このロット名は、本発明にいう区分情報に相当する。
【００１５】
ボードＩＤは、バーンインボード毎に割り振られたＩＤであり、他のバーンインボードと重複しないボードＩＤが各バーンインボードに割り振られる。尚、バーンインボード毎に割り振られたボードＩＤは、本発明にいうバーンインボードの識別情報に相当する。行ソケット数及び列ソケット数は、バーンインボード上に配列されたＤＵＴを保持するソケットの行方向及び列方向の数である。ソケット毎のＤＵＴ実装情報は、バーンインボード上に配置されたソケットに、ＤＵＴが実装されているか否かを示す情報である。
【００１６】
バーンイン試験装置１０は、本発明にいう試験装置に相当するものであり、恒温槽１１、ヒータ部１４、温度センサ１５、制御部１６、及びＩ／Ｆ部１７を含んで構成されている。また、バーンイン制御装置２０は、本発明にいう制御装置に相当するものであり、制御部２１、入力部２２、表示部２３、試験条件記憶部２４、プログラム記憶部２５、計時部２６、停電検出部２７、Ｉ／Ｆ部２８、実施状況格納部２９、及び電源部３０を含んで構成されている。バーンイン試験装置１０は、バーンイン制御装置２０によって制御される。
【００１７】
バーンイン試験装置１０において、恒温槽１１はバーンイン試験を行う被試験対象としてのＤＵＴの一種である半導体集積回路（ＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）やＬＳＩ（ＬａｒｇｅＳｃａｌｅ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）等）を複数個（数千個から一万個程度）搭載したバーンインボード（図示せず）をセットして加熱するための炉１２を内蔵し、その炉１２内部の試験温度は、ヒータ部１４の加熱により設定される。この炉１２は複数のラック（部分格納部）に区分けされている。
【００１８】
図３は、炉１２の区分けを説明するための図である。図３に示した例では、炉１２内にラック１２ａ〜１２ｄが設けられており、炉１２が４つに区分けされている。尚、各ラック１２ａ〜１２ｄには複数のスロット（例えば、十数個）が設けられ、各々のスロットに１枚のバーンインボードが格納される。従って、ラック１２ａ〜１２ｄ各々は、一度に十数枚程度のバーンインボードを収納することができる。
【００１９】
また、恒温槽１１には、炉１２内に配置されるバーンインボードに制御部１６から入力される電源電圧や試験パターン信号を供給するための試験信号入力端子１３が設けられている。ヒータ部１４は、制御部１６から入力される温度制御信号により、その発熱温度が制御されて、恒温槽１１の炉１２内の加熱温度を設定する。温度センサ１５は、炉１２内の加熱温度を検出し、その検出温度を所定の温度検出信号として制御部１６に出力する。
【００２０】
制御部１６は、Ｉ／Ｆ部１７を介してバーンイン制御装置２０から入力される温度設定信号に応じて、ヒータ部１４にその発熱温度に応じた温度制御信号を出力してヒータ部１４の発熱温度を制御し、温度センサ１５から入力される温度検出信号により炉１２内の加熱温度が設定温度の範囲内か否かを監視する。この制御部１６は、炉１２内の加熱温度が設定温度の範囲外になると設定温度の範囲内になるように温度制御信号をヒータ部１４に出力して、炉１２内の加熱温度が試験条件温度で一定となるように加熱温度制御を実行する。
【００２１】
また、制御部１６は、Ｉ／Ｆ部１７を介してバーンイン制御装置２０から入力される電源電圧や試験パターン信号等を、恒温槽１１に設けられた試験信号入力端子１３を介して炉１２内のバーンインボードに供給して、バーンイン制御装置２０において設定される試験条件に基づく試験項目内容を実行する。更に、制御部１６は、温度センサ１５から出力される温度検出信号を、Ｉ／Ｆ部１７を介してバーンイン制御装置２０に転送し、バーンイン試験の経過状態をバーンイン制御装置２０にモニタさせる。
【００２２】
尚、図示は省略しているが、炉１２内にバーンインボードが配置されると、バーンインボードのボードＩＤと、そのバーンインボードを格納するスロットのスロットＩＤとの対応関係が制御部１６に出力される。Ｉ／Ｆ部１７は、接続ケーブルＣＢを介してバーンイン制御装置２０内に設けられたＩ／Ｆ部２８と接続され、制御部１６とバーンイン制御装置２０との間で温度設定信号、電源電圧、試験パターン信号、温度検出信号等を授受する。
【００２３】
バーンイン制御装置２０において、制御部２１はプログラム記憶部２５内に格納されているバーンイン試験処理プログラム及び試験条件記憶部２４内に格納されているバーンイン試験条件に基づいて、後述するバーンイン試験処理を実行し、上述した温度設定信号を、Ｉ／Ｆ部２８を介してバーンイン試験装置１０に出力して炉１２内部の試験温度を設定するとともに、上記電源電圧や試験パターン信号等を、Ｉ／Ｆ部２８を介してバーンイン試験装置１０に出力して試験条件を設定することによりバーンイン試験を実行する。
【００２４】
また、制御部２１は、バーンイン試験処理において、炉１２内に配置されるＤＵＴに与える試験信号を生成し、接続ケーブルＣＢを介してバーンイン試験装置１０へ出力する。また、このＤＵＴに与える試験信号と、ＤＵＴに試験信号を与えたときに接続ケーブルＣＢを介して試験装置から出力されてくる応答信号とに基づいて、バーンイン試験を開始してから初期不良が収束したか否かを判定する。
【００２５】
この制御部２１は、初期不良が収束したか否かを、つまり試験が終了したか否かを前述した炉１２内に設定されたラック毎に行う。また、制御部２１は、ＤＵＴに対する試験の実施状況（例えば、初期不良であるＤＵＴの数や初期不良が収束したか否か）を表示部２３に表示させるとともに、各試験項目の試験結果を実施状況格納部２９に保存する。尚、上述した試験の実施状況の表示は炉１２内に設定されたラック毎に行われる。更に、制御部２１は、１つのラック中に複数のロットに属するＤＵＴが配置されているか否かを判定する。即ち、制御部２１は、本発明にいう判定部に相当する。
【００２６】
また、制御部２１は、プログラム記憶部２５内に格納されている停電検出処理プログラムに基づいて停電検出処理を実行する。停電検出部２７により停電が検出されると、その停電直前までに実行中の試験条件と試験経過状態（計時部２６を参照して当該試験項目の経過時間等）を実施状況格納部２９に格納し、停電検出部２７により停電復帰が検出されると、プログラム記憶部２５内に格納されている試験継続処理プログラムに基づいて試験継続処理を実行する。
【００２７】
この試験継続処理において制御部２１は、停電検出処理において実施状況格納部２９に記憶された停電直前の試験条件と試験経過状態とを読み出して、この読み出した停電直前の試験条件と試験経過状態とに基づいて、バーンイン試験を継続するための試験条件を再設定して、残りの試験項目からバーンイン試験を再開するように、バーンイン試験装置１０に試験条件（試験温度、電源電圧、試験パターン信号、試験時間等）を再設定する。また、制御部２１は、入力部２２から入力されるバーンイン試験条件（試験温度、電源電圧、試験パターン信号、試験時間等の各設定値）に応じて、新たなバーンイン試験項目を試験条件記憶部２４に格納する。
【００２８】
入力部２２は、数値キーや各種ファンクションキー等を備え、そのキー操作により入力されるバーンイン試験条件（試験温度、電源電圧、試験パターン信号、試験時間等の各設定値、試験プログラム名、試験結果を保存するファイル名）や、その他のバーンイン試験に必要な項目を制御部２１に出力する。表示部２３は、ＣＲＴ（Ｃａｔｈｏｄｅ　Ｒａｙ　Ｔｕｂｅ）や液晶表示パネル等により構成され、上記制御部２１から入力されるバーンイン試験処理の試験結果や、入力部２２から入力されるバーンイン試験条件等を表示する。
【００２９】
試験条件記憶部２４は、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）等により構成され、予め設定、あるいは入力部２２から入力されたバーンイン試験条件（プリ・テスト用、常温試験用、温度付加テスト用等の試験温度、電源電圧、試験パターン信号、試験時間等の各設定値）を格納する。また、試験条件記憶部２４は、後述するブロック不良解析処理に際して、バーンイン試験項目毎にブロック不良解析処理を実行するか否かを示すブロック解析処理指定情報、そのブロック解析処理において参照されるバーンイン試験の再実行回数値、及びその試験再実行の際にバーンインボードの着脱を行うか否かを指定するボード着脱指定情報を格納する。
【００３０】
プログラム記憶部２５は、プログラマブルＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）等により構成され、上記制御部２１により実行されるバーンイン試験処理プログラム、停電検出処理プログラム及び試験継続処理プログラムを格納する。計時部２６は、日付及び現在時刻を計時し、その日付及び現在時刻データを制御部２１に出力する。停電検出部２７は、バーンイン試験システム１に外部から電源部３０に供給される商用電源（図示せず）における停電の発生を検出するとともに、停電の復帰を検出して、その停電検出状態を停電検出信号として制御部２１に出力する。
【００３１】
Ｉ／Ｆ部２８は、所定の接続ケーブルＣＢを介してバーンイン試験装置１０と接続し、制御部２１とバーンイン試験装置１０との間で温度設定信号、電源電圧、試験パターン信号、温度検出信号等を授受する。実施状況格納部２９は、交換可能なハードディスク装置等の大容量記憶媒体により構成され、上記制御部２１により実行されるバーンイン試験処理の試験結果を格納するとともに、停電発生時に停電直前までに実行中の試験条件と試験経過状態（計時部２６を参照して当該試験項目の経過時間等）を格納する。
【００３２】
電源部３０は、外部から供給される商用電源（図示せず）からバーンイン制御装置２０内の各部で必要な電源電圧を生成して供給する。また、電源部３０は、蓄電池としての機能も有しており、停電が発生した場合に蓄電池機能によりバーンイン制御装置２０内の各部に必要な電源電圧を所定時間供給し、上記制御部２１により実行される停電検出処理の実行を可能とする。
【００３３】
次に、以上説明した本発明の一実施形態による半導体集積回路試験装置を用いた本発明の一実施形態による半導体集積回路の試験方法について説明する。試験を開始するにあたり、まず試験で用いる試験プログラムを選択する。図４は、試験を開始する際に、表示部２３に表示される初期画面の一例を示す図である。ユーザは、図４に示した初期画面が表示部２３に表示されている状態において、試験で用いる試験プログラムのプログラム名を入力欄ＦＮ２０に入力し、ロードボタンＢ１０を押下する。以上の操作により、サーバ装置１の図示しない試験プログラム記憶部から該当する試験プログラムが読み出され、バーンイン制御装置２０のプログラム記憶部２５に記憶される。
【００３４】
以上の操作が終了すると、ユーザは被試験対象としてのＤＵＴが搭載されたバーンインボードを炉１２内に配置する（配置工程）。バーンインボードの配置が完了し、ユーザが図４中のテスト開始ボタンＢ１１を押下すると、バーンイン試験が開始される。尚、ユーザは開始ボタンＢ１１を押下した後で、図４中の表示ボタンＢ２を押下して試験状況を見ることができる状態にする。
【００３５】
この間に、炉１２内に配置されたバーンインボードに割り振られているボードＩＤと、そのバーンインボードを格納するスロットのスロットＩＤとの対応関係を示す情報が制御部１６に出力される。この対応関係に関する情報はＩ／Ｆ部１７を介してバーンイン制御装置２０へ出力される。
【００３６】
制御部２１は、ボードＩＤとスロットＩＤとの対応関係に関する情報を取得すると、実装情報記憶部２に記憶されている実装情報をサーバ装置１から取得し、炉１２内のラック１２ａ〜１２ｄ各々に配置されたバーンインボードに搭載されたＤＵＴのロットが同一であるか否か、つまり１つのラックに複数のロットに属するＤＵＴが配置されているか否かを判定する。即ち、本実施形態においては、１つのロットに含まれるＤＵＴが複数のラックにまたがって配置されることはあるが、１つのラック内に複数のロットに含まれるＤＵＴが混在した状態で配置されることはない。
【００３７】
１つのラックに複数のロットに含まれるＤＵＴが配置されている場合には、その旨を表示部２３に表示してユーザに通知する。１つのラックに１つのロットに含まれるＤＵＴのみが配置されていると、制御部２１が判定した場合には、炉１２内の各ラック１２ａ〜１２ｄへのロットの配置状況を表示部２３に表示する（第１表示工程）。図５は、表示部２３に表示される、炉１２内の各ラック１２ａ〜１２ｄへのロットの配置状況の一例を示す図である。
【００３８】
本実施形態では、炉１２が４つのラック１２ａ〜１２ｄを備える場合を想定しており、１つのラックには１つのロットに含まれるＤＵＴが配置される。従って、一度に炉１２内に配置されるロットは最大で４ロットである。このため、図５に示したように、炉１２内に配置されているロットの情報を示す４つの表示欄Ｃ１〜Ｃ４が設けられる。各表示欄Ｃ１〜Ｃ４には、ロットがどのラックに配置されているか（ロットの配置状況）を示す表示欄ＤＳ１〜ＤＳ４、初期不良であるＤＵＴの数や初期不良が収束したか否かの判断を継続するか否かを切り替えるチェックボックスＳＬ１〜Ｓｌ４、及びそのロットに対する試験結果を保存するデータファイル名を入力する入力欄ＦＮ１〜ＦＮ４が設けられている。また、表示欄Ｃ１，Ｃ２には、ロット名表示欄ＲＮ１，ＲＮ２が設けられている。
【００３９】
本実施形態では、ロットＡに含まれるＤＵＴが表示欄ＤＳ２中の「４」が付されたラック（図３中のラック１２ｄ）に配置され、ロットＢに含まれるＤＵＴが表示欄ＤＳ１中の「１」，「２」が付されたラック（図３中のラック１２ａ，１２ｂ）に配置されている場合を例に挙げて説明する。
【００４０】
ロット名表示欄ＲＮ１，ＲＮ２の表示及び表示欄ＤＳ１〜ＤＳ４の表示は、制御部２１が取得したボードＩＤとスロットＩＤとの対応関係に関する情報と実装情報とに基づいて自動的に行われる。つまり、ボードＩＤ及びスロットＩＤとから、バーンインボードが炉１２内のどのラックに配置されているかが分かり、ボードＩＤと実装情報とからボードＩＤに実装されているＤＵＴが含まれるロットが分かる。従って、各ラックに配置されているロット及びそのロット名を得ることができる。
【００４１】
表示部２３に図５の内容が表示されている状態において、ユーザはロットＡに対する試験結果及びロットＢに対する試験結果を保存するデータファイル名を入力欄ＦＮ２，ＦＮ１にぞれぞれ入力し、テスト開始ボタンＢ１を押下する。かかる操作を行うこで、入力欄ＦＮ１，ＦＮ２に入力したファイル名のファイルが、実施状況格納部２９に作成され、表示部２３から図５に示した表示が消去されるとともに、バーンイン試験が開始される。
【００４２】
バーンイン制御装置２０は、入力部２２から試験開始命令の実行の入力を確認すると、プログラム記憶部２５に格納されたバーンイン試験処理プログラムに設定された試験項目に従いバーンイン試験を開始し、まず、バーンイン試験装置１０において恒温槽１１内の炉１１ａ内にセットされたバーンインボードを加熱せず、常温状態で所定の電源電圧と試験パターン信号を半導体集積回路に印加するプリ・テストを行う。
【００４３】
このプリ・テストを行った後、恒温槽１１内の炉１１ａ内温度が所定の試験温度になるようにヒーター部１２を加熱制御して、当該試験温度の状態で温度付加テストを行う。試験を行っている間、制御部２１は定期的に生成した半導体集積回路に与える試験信号と半導体集積回路からの応答信号とに基づいて収束判定を行う（判定工程）。尚、この収束判定はラック１２ａ〜１２ｄ毎に行われる。
【００４４】
ラック１２ａ〜１２ｄ各々の試験の実施状況は、表示部２３に表示される（第２表示工程）。図６は、試験の実施状況を表示する画面の一例を示す図である。試験の実施状況は、図６に示したメニュー中の表示ボタンＢ２を押下する操作を行うことにより表示される。図６に示した例では、表示欄ＦＮ１０に実行している試験プログラム名「ＴＥＳＴ１」が表示され、表示欄ＤＰ１〜ＤＰ４にラック１２ａ〜１２ｄ毎の試験の実施状況が表示される。
【００４５】
例えば表示欄ＤＰ１はラック１２ａ中に配置されている半導体集積回路の試験の実施状況を示す欄であり、ラック１２ａに格納されている半導体集積回路のロット名を表示する表示欄Ｄ１、ラック１２ａの試験結果を格納するファイルのファイル名を表示する表示欄Ｄ２、試験開始時刻を表示する表示欄Ｄ３、収束が判定され試験が終了した時刻を表示する表示欄Ｄ４、及び収束が判定された試験回数を表示する表示欄Ｄ５が設けられている。
【００４６】
これらの表示欄Ｄ１〜Ｄ５の内、表示欄Ｄ１〜Ｄ３には試験開始時からそれぞれの表示がなされ、その表示内容は試験が終了するまで変更されることはないが、表示欄Ｄ４は初期不良の収束が判定されて試験が終了したときに初めて表示がなされ、表示欄Ｄ５は制御部２１が収束判定する度にループ回数がインクリメントされる。尚、表示部Ｄ５は、試験行われている間は、例えばハイライト表示がなされ、収束判定により試験が終了したときに、ハイライト表示が終了する。よって、よって、オペレータは表示欄Ｄ４の表示がなされ、且つハイライト表示が終了したときに、初期不良が収束したことを知ることができる。
【００４７】
制御部２１がラック１２ａ〜１２ｄ各々について収束判定した結果、未だラックの１２ａ〜１２ｄの何れも収束していないと判定した場合には、試験及び収束判定を繰り返す。図７は、本発明の一実施形態による半導体集積回路の試験方法において、炉１２内に配置されるロットの遷移を示す図である。図７に示した例では、１回目の試験及び２回目の試験を行って収束判定を実行してもロットＡ及びロットＢ共に収束の判定がなされず、３回目の試験を行って収束判定したときにラック１２ｄに格納されているロットＡのみが収束したと判定されている。この例において、ラック１２ｄの収束の判定がなされると、図６に示した表示欄ＤＰ４中の表示欄Ｄ４の表示がなされ、表示欄Ｄ５のハイライト表示が終了する（第３表示工程）。尚、収束の判定を行うと、制御部２１は、試験信号の生成を一時的に中止する。
【００４８】
初期不良の収束が判定されると、オペレータは表示欄Ｄ４，Ｄ５の表示からラック１２ｄに配置されているロットＡに含まれるＤＵＴの試験が終了した旨を知り、炉１２から試験が終了したラック１２ｄ内のＤＵＴのみを取り出す。次に、オペレータは次に試験を行うロットＣに含まれるＤＵＴを、空のラック１２ｄ又はラック１２ｃに配置して炉１２内に格納する。ロットＣに含まれるＤＵＴを炉１２内に格納すると、図５に示した画面と同様の画面が表示されラック１２ｄ又はラック１２ｃに格納したロットＣに含まれるＤＵＴの試験結果を格納するファイルのファイル名を指定し、テスト開始ボタンＢ１を押下する操作を行うと試験が再開され、試験及び収束判定が繰り返される。
【００４９】
図７に示した例では、試験が再開した後、ロットＢに対する４回目の試験が終了した後の収束判定において、ロットＢに対する収束が判定されている。尚、ロットＢに含まれるＤＵＴはほぼ同様な熱的特性を有しており、ほぼ同時に収束の判定がなされたとする。この場合には、図６に示した表示欄ＤＰ１，ＤＰ２において、試験終了した旨が表示される。オペレータは表示欄ＤＰ１，ＤＰ２の表示内容からラック１２ａ，１２ｂに配置されているロットＢに含まれるＤＵＴの試験が終了した旨を知り、炉１２から試験が終了したラック１２ａ，１２ｂ内のＤＵＴのみを取り出す。
【００５０】
次に、オペレータは例えば試験を行うロットＤを空のラック１２ａに、ロットＥに含まれるＤＵＴを空のラック１２ｂにそれぞれ配分して配置して炉１２内に格納する。オペレータがラック１２ａ，１２ｂを炉１２内に格納して、図５に示した画面と同様の画面においてラック１２ａに格納したロットＤ及びラック１２ｂに格納したロットＥに含まれるＤＵＴの試験結果を格納するファイルのファイル名を指定し、テスト開始ボタンＢ１を押下する操作を行うと試験が再開され、試験及び収束判定が繰り返される。以降は前述した動作を繰り返し行う。
【００５１】
以上説明したように、本発明の一実施形態による半導体集積回路試験装置及び試験方法によれば、炉１２内のラック１２ａ〜１２ｄに配置されたロットを、ラック毎に表示するようにしたので、ユーザが各ロット毎の試験状況を容易に把握することができるとともに、試験に要する時間を更に短縮することができ、ひいては半導体集積回路の製造コストを低下させることができる。
【００５２】
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に制限されず本発明の範囲内で自由に変更することができる。例えば、上記実施形態では、炉１２内にラックを設け、このラックを単位として異なるラック内のロット内のに含まれる半導体集積回路が混在しないようにしていたが、本発明はラック１２ａ〜１２ｄを必ずしも必要とせず、炉１２内の図示しないスロット単位でこの区分を任意に設定することができる。
【００５３】
【発明の効果】
以上説明したように、本発明によれば、炉内の部分格納部毎に被試験対象の配置状況を表示するよいうにしたので、作業者が各被試験対象の区分毎の試験状況を容易に把握することができるとともに、試験に要する時間を更に短縮することができ、ひいては半導体集積回路の製造コストを低下させることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施形態による半導体集積回路試験装置の主要部の電気的構成を示すブロック図である。
【図２】実装情報記憶部２に記憶される実装情報の一例を示す図である。
【図３】炉１２の区分けを説明するための図である。
【図４】試験を開始する際に、表示部２３に表示される初期画面の一例を示す図である。
【図５】表示部２３に表示される、炉１２内の各ラック１２ａ〜１２ｄへのロットの配置状況の一例を示す図である。
【図６】試験の実施状況を表示する画面の一例を示す図である。
【図７】本発明の一実施形態による半導体集積回路の試験方法において、炉１２内に配置されるロットの遷移を示す図である。
【符号の説明】
１　　　　　　　　サーバ装置
２　　　　　　　　実装情報記憶部（記憶部）
１０　　　　　　　バーンイン試験装置（試験装置）
１２　　　　　　　炉
１２ａ〜１２ｄ　　ラック（部分格納部）
１６　　　　　　　制御部
２０　　　　　　　バーンイン制御装置（制御装置）
２１　　　　　　　制御部（判定部、試験終了判定部）
２３　　　　　　　表示部
【図１】
2004138527.tif 000003
【図２】
2004138527.tif 000004
【図３】
2004138527.tif 000005
【図４】
2004138527.tif 000006
【図５】
2004138527.tif 000007
【図６】
2004138527.tif 000008
【図７】
2004138527.tif 000009