(57)【要約】【課題】配線パターンが高密度化並びに複雑化していても、帰還電流経路の分断や迂回を解消することを可能にする。【解決手段】配線層Ｌ２の配線パターンＰａ１の箇所Ｐｗがプレーン層Ｌ１の各導電部分パターンＰｂ１，Ｐｂ２間の非導電部分に重なり、プレーン層Ｌ１の帰還電流経路が分断されている場合は、箇所Ｐｗにまたがりかつ箇所Ｐｗで配線パターンＰａ１に沿い、箇所Ｐｗの両側でそれぞれのスルーホール２３を介してプレーン層Ｌ１の各導電部分パターンＰｂ１，Ｐｂ２に接続されるという配線層Ｌ２の導電ブリッジ２１を設計する。【選択図】図６
2004319776.tif 000002
【特許請求の範囲】
【請求項１】
導電部分及び非導電部分を含むプレーン層と、プレーン層の非導電部分にまたがる配線を含む配線層とを少なくとも積層した多層基板において、
プレーン層の非導電部分にまたがりかつ配線層の配線に沿って配置された導電ブリッジを備え、導電ブリッジをプレーン層とは異なる他の層に設け、導電ブリッジをプレーン層の非導電部分を挟むそれぞれの部位で導電部分に接続したことを特徴とする多層基板。
【請求項２】
導電部分及び非導電部分を含むプレーン層と、プレーン層の非導電部分にまたがる配線を含む配線層とを少なくとも積層した多層基板の帰還電流経路設計装置において、
プレーン層の導電部分パターンを示すプレーン層情報、及び配線層の配線パターンを示す配線層情報に基づいて、配線層に最も近いプレーン層において前記配線層に含まれる配線がまたがる該プレーン層の非導電部分の箇所を検出する検出手段と、
配線層に最も近いプレーン層において前記配線層に含まれる配線がまたがる該プレーン層の非導電部分の箇所が検出された場合は、該箇所でプレーン層の非導電部分にまたがりかつ配線層の配線に沿って配置され、プレーン層とは異なる他の層に設けられ、プレーン層の非導電部分を挟むそれぞれの部位で導電部分に接続される導電ブリッジを設定する設定手段と
を備えることを特徴とする多層基板の帰還電流経路設計装置。
【請求項３】
導電部分及び非導電部分を含むプレーン層と、プレーン層の非導電部分にまたがる配線を含む配線層とを少なくとも積層した多層基板の帰還電流経路設計方法において、
プレーン層の導電部分パターンを示すプレーン層情報、及び配線層の配線パターンを示す配線層情報に基づいて、配線層に最も近いプレーン層において前記配線層に含まれる配線がまたがる該プレーン層の非導電部分の箇所を検出する検出ステップと、
配線層に最も近いプレーン層において前記配線層に含まれる配線がまたがる該プレーン層の非導電部分の箇所が検出された場合は、該箇所でプレーン層の非導電部分にまたがりかつ配線層の配線に沿って配置され、プレーン層とは異なる他の層に設けられ、プレーン層の非導電部分を挟むそれぞれの部位で導電部分に接続される導電ブリッジを設定する設定ステップと
を含むことを特徴とする多層基板の帰還電流経路設計方法。
【請求項４】
導電部分及び非導電部分を含むプレーン層と、プレーン層の非導電部分にまたがる配線を含む配線層とを少なくとも積層した多層基板の帰還電流経路設計方法を実施するためのプログラムにおいて、
プレーン層の導電部分パターンを示すプレーン層情報、及び配線層の配線パターンを示す配線層情報に基づいて、配線層に最も近いプレーン層において前記配線層に含まれる配線がまたがる該プレーン層の非導電部分の箇所を検出する検出ステップと、
配線層に最も近いプレーン層において前記配線層に含まれる配線がまたがる該プレーン層の非導電部分の箇所が検出された場合は、該箇所でプレーン層の非導電部分にまたがりかつ配線層の配線に沿って配置され、プレーン層とは異なる他の層に設けられ、プレーン層の非導電部分を挟むそれぞれの部位で導電部分に接続される導電ブリッジを設定する設定ステップと
を含むことを特徴とする多層基板の帰還電流経路設計方法を実施するためのプログラム。
【請求項５】
請求項４に記載の多層基板の帰還電流経路設計方法を実施するためのプログラムを記録した記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多層基板、多層基板の帰還電流経路設計装置、多層基板の帰還電流経路設計方法、その方法を実施するためのプログラム、及びそのプログラムを記録した記録媒体に関する。
【０００２】
【従来の技術】
プリント基板等の回路基板においては、各電子部品間を接続する信号線、各電子部品に電源電圧や基準電圧を供給する電源線等が配線パターンとして絶縁基板上に形成されている。そして、近年の電子機器の小型化、高性能化、多機能化に伴い、回路基板に代わって、多層基板が導入されたり、配線パターンの密度が高くされたりして、配線パターンが更に複雑化している。
【０００３】
一方、屋内及び屋外で用いられる電子機器の多くがデジタル化され、より高い周波数の信号が扱われる様になってきており、回路基板や多層基板の配線パターンから放射される妨害電波（放射ノイズ）の電界強度の増大が社会的に問題視されている。このため、配線パターンから放射される妨害電波の電界強度を抑えることが重要視されている。
【０００４】
しかしながら、配線パターンが複雑化する程、妨害電波の電界強度を抑えることが困難になる。
【０００５】
ここで、多層基板は、プレーン層や配線層を積層したものであり、信号を配線層の配線パターンを通じて伝送し、信号電流に対応する帰還電流をプレーン層を通じて流している。
【０００６】
図１２（ａ）は、多層基板のプレーン層及び配線層を模式的に示している。図１２（ａ）においては、プレーン層１０１及び配線層１０２を十分に離間して示しているが、実際には、薄い絶縁層を挟み込んで、プレーン層１０１及び配線層１０２を積層している。プレーン層１０１は、平面状の導電体であり、基準電位（例えば接地電位）を与えられている。また、配線層１０２は、配線パターン１０３を含んでおり、配線パターン１０３の両端にドライバ（電子部品）１０４及びレシーバ（電子部品）１０５を接続している。
【０００７】
配線層１０２では、ドライバ１０４から信号が出力され、この信号が配線パターン１０３を通じて伝送されレシーバ１０５に入力される。また、配線パターン１０３を通じての信号電流の流れに伴い、プレーン層１０１に逆向きの帰還電流が流れる。この帰還電流は、配線層１０２の配線パターン１０３に重なるプレーン層１０１の部位に多く流れる。このプレーン層１０１の部位を帰還電流経路（リターンパス）Ｒｐと称している。
【０００８】
この様な多層基板では、プレーン層の帰還電流経路が分断されたり迂回したりすると、妨害電波の放射が増大することが知られている。例えば電子情報通信学会の信学技法ＥＭＣＪ９７−３１（１９９７−０７）の「ＰＣＢグランドの分離によるＥＭＩへの影響」には、配線パターンから放射される妨害電波とプレーン層の帰還電流経路の関係が報告されている。この報告によれば、配線パターン全体にプレーン層の導電部分が重なる場合は、妨害電波のレベルが低く、また配線パターンに重なるプレーン層の導電部分が欠落する場合は、妨害電波のレベルが高くなるということである。
【０００９】
従って、図１２（ａ）に示す様に配線パターン１０３全体がプレーン層１０１の導電体に重なる場合は、妨害電波のレベルが低くて済む。
【００１０】
これに対して図１２（ｂ）に示す様にプレーン層１０１に導電体の欠落部位１０１ａがあって、配線パターン１０３が欠落部位１０１ａにまたがる場合は、配線パターン１０３に対応するプレーン層の帰還電流経路Ｒｐが迂回するため、妨害電波のレベルが高くなる。
【００１１】
また、図１２（ｃ）に示す様にプレーン層１０１に導電体を分断する欠落部位１０１ｂがあって、配線パターン１０３が欠落部位１０１ｂにまたがる場合は、配線パターン１０３に対応するプレーン層の帰還電流経路Ｒｐが分断されるため、妨害電波のレベルが高くなる。
【００１２】
このため、プレーン層の導電体に欠落部位を形成しないか、あるいは配線パターンをプレーン層の導電体の欠落部を避けて形成することが望ましい。
【００１３】
例えば、特許文献１には、多層基板のプレーン層及び配線層を設計した後で、プレーン層の導電部分パターン及び配線層の配線パターンに基づいて、プレーン層の帰還電流経路が分断されたり迂回したりする箇所を検出し、この箇所を回避する様に配線パターンを変更するというシステムが開示されている。
【００１４】
このシステムを図１３を参照してより具体的に説明する。まず、図１３（ａ）及び（ｂ）に示すプレーン層１２１の各導電部分パターン１２２，１２３及び配線層１２４の配線パターン１２５を設計する。そして、図１３（ｃ）に示す様に各導電部分パターン１２２，１２３と配線パターン１２５とを比較して、配線パターン１２５に対応するプレーン層１２１の帰還電流経路Ｒｐが分断されたり迂回したりする箇所を検出する。ここでは、配線パターン１２５が各導電部分パターン１２２，１２３間の欠落部位１２１ａの２箇所でまたがっており、配線パターン１２５に対応する帰還電流経路Ｒｐが欠落部位１２１ａに沿って迂回している。そこで、図１３（ｄ）に示す様に配線パターン１２５を変更して欠落部位１２１ａに沿わせ、配線パターン１２５とプレーン層１２１の帰還電流経路Ｒｐを整合させている。
【００１５】
【特許文献１】
特許第３２５１２６３号公報
【００１６】
【発明が解決しようとする課題】
しかしながら、先に述べた様に電子機器の小型化、高性能化、多機能化に伴い、配線パターンが更に高密度化並びに複雑化していることから、配線パターンを変更してプレーン層の導電部分の欠落部位から外そうとしても、この変更が困難なことがある。例えば、図１４（ａ）及び（ｂ）に示すプレーン層１３１の各導電部分パターン１３２，１３３及び配線層１３４の配線パターン束１３５及び配線パターン１３６を設計した後で、図１４（ｃ）に示す様に配線パターン１３６が各導電部分パターン１３２，１３３間の欠落部位１３１ａの２箇所でまたがっていることから、配線パターン１３６を変更して欠落部位１３１ａに沿わせようとしても、配線パターン１３６が配線パターン束１３５に干渉してしまって、配線パターン１３６を変更することができなかった。あるいは、配線パターン１３６を変更することができたとしても、配線パターン１３６と配線パターン束１３５との間隔が狭くなってしまった。
【００１７】
そこで、本発明は、上記従来の問題点に鑑みてなされたものであり、配線パターンが高密度化並びに複雑化していても、帰還電流経路の分断や迂回を解消することが可能な多層基板、多層基板の帰還電流経路設計装置、多層基板の帰還電流経路設計方法、その方法を実施するためのプログラム、及びそのプログラムを記録した記録媒体を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記課題を解決するために、本発明は、導電部分及び非導電部分を含むプレーン層と、プレーン層の非導電部分にまたがる配線を含む配線層とを少なくとも積層した多層基板において、プレーン層の非導電部分にまたがりかつ配線層の配線に沿って配置された導電ブリッジを備え、導電ブリッジをプレーン層とは異なる他の層に設け、導電ブリッジをプレーン層の非導電部分を挟むそれぞれの部位で導電部分に接続している。
【００１９】
この様な本発明の多層基板は、導電ブリッジを備えている。この導電ブリッジは、プレーン層の非導電部分にまたがりかつ配線層の配線に沿って配置され、プレーン層とは異なる他の層に設けられ、プレーン層の非導電部分を挟むそれぞれの部位で導電部分に接続されている。これにより、プレーン層の非導電部分にまたがりかつ配線層の配線に沿って、プレーン層の導電部分→他の層の導電ブリッジ→プレーン層の導電部分という電流経路が形成され、この形成された電流経路がプレーン層の帰還電流経路の一部を補足して、帰還電流経路の分断や迂回が解消される。
【００２０】
次に、本発明は、導電部分及び非導電部分を含むプレーン層と、プレーン層の非導電部分にまたがる配線を含む配線層とを少なくとも積層した多層基板の帰還電流経路設計装置において、プレーン層の導電部分パターンを示すプレーン層情報、及び配線層の配線パターンを示す配線層情報に基づいて、配線層に最も近いプレーン層において前記配線層に含まれる配線がまたがる該プレーン層の非導電部分の箇所を検出する検出手段と、配線層に最も近いプレーン層において前記配線層に含まれる配線がまたがる該プレーン層の非導電部分の箇所が検出された場合は、該箇所でプレーン層の非導電部分にまたがりかつ配線層の配線に沿って配置され、プレーン層とは異なる他の層に設けられ、プレーン層の非導電部分を挟むそれぞれの部位で導電部分に接続される導電ブリッジを設定する設定手段とを備えている。
【００２１】
この様な本発明の多層基板の帰還電流経路設計装置によれば、プレーン層情報、及び配線層情報に基づいて、配線層に最も近いプレーン層において前記配線層に含まれる配線がまたがる該プレーン層の非導電部分の箇所を検出し、該箇所に、先に述べた導電ブリッジを設定している。これにより、プレーン層の非導電部分にまたがりかつ配線層の配線に沿って、プレーン層の導電部分→他の層の導電ブリッジ→プレーン層の導電部分という電流経路が形成され、この形成された電流経路がプレーン層の帰還電流経路の一部を補足して、帰還電流経路の分断や迂回が解消される。
【００２２】
次に、本発明は、導電部分及び非導電部分を含むプレーン層と、プレーン層の非導電部分にまたがる配線を含む配線層とを少なくとも積層した多層基板の帰還電流経路設計方法において、プレーン層の導電部分パターンを示すプレーン層情報、及び配線層の配線パターンを示す配線層情報に基づいて、配線層に最も近いプレーン層において前記配線層に含まれる配線がまたがる該プレーン層の非導電部分の箇所を検出する検出ステップと、配線層に最も近いプレーン層において前記配線層に含まれる配線がまたがる該プレーン層の非導電部分の箇所が検出された場合は、該箇所でプレーン層の非導電部分にまたがりかつ配線層の配線に沿って配置され、プレーン層とは異なる他の層に設けられ、プレーン層の非導電部分を挟むそれぞれの部位で導電部分に接続される導電ブリッジを設定する設定ステップとを含んでいる。
【００２３】
また、本発明は、導電部分及び非導電部分を含むプレーン層と、プレーン層の非導電部分にまたがる配線を含む配線層とを少なくとも積層した多層基板の帰還電流経路設計方法を実施するためのプログラムにおいて、プレーン層の導電部分パターンを示すプレーン層情報、及び配線層の配線パターンを示す配線層情報に基づいて、配線層に最も近いプレーン層において前記配線層に含まれる配線がまたがる該プレーン層の非導電部分の箇所を検出する検出ステップと、配線層に最も近いプレーン層において前記配線層に含まれる配線がまたがる該プレーン層の非導電部分の箇所が検出された場合は、該箇所でプレーン層の非導電部分にまたがりかつ配線層の配線に沿って配置され、プレーン層とは異なる他の層に設けられ、プレーン層の非導電部分を挟むそれぞれの部位で導電部分に接続される導電ブリッジを設定する設定ステップとを含んでいる。
【００２４】
更に、本発明は、上記本発明の多層基板の帰還電流経路設計方法を実施するためのプログラムを記録した記録媒体である。
【００２５】
この様な本発明の多層基板の帰還電流経路設計方法、その方法を実施するためのプログラム、及びそのプログラムを記録した記録媒体によっても、本発明の多層基板及び多層基板の帰還電流経路設計装置と同様の作用並びに効果を達成することができる。
【００２６】
プログラムは、磁気ディスク、光ディスク、コンピュータに内蔵のハードディスク等の記録媒体に記録されたり、通信ネットワークを通じて送受されたりする。コンピュータやマイクロプロセッサ内蔵の端末装置等は、プログラムを記録媒体から読み出したり、プログラムを通信ネットワークを通じて受信したりして、このプログラムを実行して、本発明を実施することができる。コンピュータ等の端末装置及びネットワーク等からなるシステムにおいては、プログラムに係わる処理をコンピュータ等の端末装置に分散して行ない得る。従って、プログラムは、コンピュータ等の単一の端末装置だけではなく、システムにも適用し得る。
【００２７】
記録媒体としては、マスクＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュＲＯＭといった半導体記憶素子、ＩＣカード、ハードディスク、フレキシブルディスク、あるいはＭＯ、ＣＤ、ＭＤ、ＤＶＤ等の光ディスク、磁気テープ等を挙げることができ、プログラムを記録することが可能であれば他の種類の記録媒体であっても良い。
【００２８】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照して詳細に説明する。
【００２９】
図１は、本発明の多層基板の帰還電流経路設計装置の一実施形態を示すブロック図である。本実施形態の帰還電流経路設計装置１１は、配線層並びにプレーン層選択部１２、帰還電流経路分析部１３、帰還電流経路設計部１４、多層基板情報メモリ１５、及び配線設計情報メモリ１６を備えている。この様な帰還電流経路設計装置１１は、例えばパーソナルコンピュータ上で構築されるものであり、ＲＯＭやハードディスク等に予め記憶されているプログラムを実行することにより、配線層並びにプレーン層選択部１２、帰還電流経路分析部１３、及び帰還電流経路設計部１４等を実現させる。
【００３０】
多層基板情報メモリ１５は、多層基板の構造を示す多層基板情報を記憶している。図２（ａ）に示す様に多層基板情報３１は、多層基板に含まれる各層に対応するそれぞれの層情報の集合と、多層基板に含まれる各スルーホールに対応するそれぞれのスルーホール情報の集合とを含む。
【００３１】
図３（ｂ）に示す様に層情報は、層番号と、層分類記号と、パターン情報の集合とを含む。
【００３２】
層番号は、多層基板における層の重ね合わせの順番を示す整数である。例えば、図３（ａ）に示す様に多層基板Ｌが各層Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５からなり、層Ｌ１→層Ｌ２→層Ｌ３→層Ｌ４→層Ｌ５の順番で重ね合わせられているとすると、層Ｌ１の層番号が１、層Ｌ２の層番号が２、層Ｌ３の層番号が３、層Ｌ４の層番号が４、層Ｌ５の層番号が５となる。
【００３３】
層分類記号は、層がプレーン層及び配線層のいずれであるかを示す記号である。プレーン層の層分類記号がＰ、配線層の層分類記号がＳである。
【００３４】
パターン情報の集合は、層に含まれる各配線パターン又は各導電部分パターンに対応するそれぞれのパターン情報からなり、パターン情報の数が各配線パターン又は各導電部分パターンの数に等しい。パターン情報は、配線層の配線パターン又はプレーン層の導電部分パターンを示し、また層が帰還電流経路の判定対象になっているか否かを示す帰還電流経路チェックフラッグを含む。また、パターン情報は、配線パターン又は導電部分パターンの２次元幾何形状を表わす数値の集合である。例えば、配線パターン又は導電部分パターンを平面多角形に近似し、この近似の平面多角形を構成する各線分別に、線分の始点座標と終点座標、及び線分の始点→終点のベクトル（ベクトルを境界線とし、ベクトルを時計回りに０°〜１８０°の範囲で回転させたときにベクトルの方向にある側を導電部とする）を求め、各線分の始点座標、終点座標、及びベクトルをパターン情報としている。帰還電流経路チェックフラッグは、パターン情報が帰還電流経路の判定対象になっていればＴに設定され、判定対象になっていなければＦに設定される。
【００３５】
スルーホール情報は、層に形成されたスルーホールの形状、及び該層の層番号とスルーホールを通じて接続される他の層の層番号を示している。
【００３６】
配線設計情報メモリ１６は、図２（ｂ）に示す様な配線パターンやスルーホール等の形状や寸法等を規定するパラメータからなる配線設計情報３２を記憶している。より具体的には、図４に示す様に配線の幅Ｗ、各配線の中心間の最小間隔Ｓ、配線を接続するためのスルーホールの直径ｄ、スルーホールランドの直径Ｄ、プレーン層の導電部分パターン２４の縁からスルーホールの中心までの距離Ｍ等からなる。
【００３７】
配線層並びにプレーン層選択部１２は、多層基板情報メモリ１５内の多層基板情報を参照して、多層基板Ｌの各配線層別に、配線層に最も近いプレーン層を求める。例えば、多層基板Ｌの各層Ｌ１，Ｌ２，…，Ｌｉ，…，Ｌｎ（ｉ，ｎは任意の整数であって、１≦ｉ≦ｎ）を示すそれぞれの層情報をＬＤ１，ＬＤ２，…，ＬＤｉ，…，ＬＤｎとすると、層情報ＬＤｉに含まれる層分類記号がＳであるか否かを判定し、層分類記号が配線層を示すＳであれば、層情報ＬＤｉに含まれる層Ｌｉの層番号ｉと各プレーン層の層情報に含まれる各層番号とのそれぞれの差の絶対値を求め、最小の絶対値となったプレーン層を選択する。
【００３８】
ここで、図５に示す様に多層基板Ｌの各層Ｌ１，Ｌ５がプレーン層であり、各層Ｌ２，Ｌ３，Ｌ４が配線層であるものとする。配線層Ｌ２については、その層情報ＬＤ２に含まれる層分類記号がＳであり、層情報ＬＤ２に含まれる層番号が２である。各プレーン層Ｌ１，Ｌ５については、それらの層情報ＬＤ１，ＬＤ５に含まれる層分類記号がＰであり、各層情報ＬＤ１，ＬＤ５に含まれる層番号が１，５である。従って、配線層並びにプレーン層選択部１２は、配線層Ｌ２の層番号２と各プレーン層Ｌ１，Ｌ５の層番号１，５とのそれぞれの差の絶対値１，３を求め、最小の絶対値１となったプレーン層Ｌ１を選択する。
【００３９】
また、配線層Ｌ３については、その層情報ＬＤ３に含まれる層分類記号がＳであり、層情報ＬＤ３に含まれる層番号が３である。従って、配線層並びにプレーン層選択部１２は、配線層Ｌ３の層番号３と各プレーン層Ｌ１，Ｌ５の層番号１，５とのそれぞれの差の絶対値２，２を求め、最小の絶対値２となった２つのプレーン層Ｌ１，Ｌ５を選択する。
【００４０】
更に、配線層Ｌ４については、その層情報ＬＤ４に含まれる層分類記号がＳであり、層情報ＬＤ４に含まれる層番号が４である。従って、配線層並びにプレーン層選択部１２は、配線層Ｌ４の層番号４と各プレーン層Ｌ１，Ｌ５の層番号１，５とのそれぞれの差の絶対値３，１を求め、最小の絶対値１となったプレーン層Ｌ５を選択する。
【００４１】
こうして各配線層別に、配線層に最も近いプレーン層を求めると、配線層の層番号と該配線層に最も近いプレーン層の層番号をそれぞれの層情報と共に配線層並びにプレーン層選択部１２から帰還電流経路分析部１３に通知する。
【００４２】
帰還電流経路分析部１３は、各配線層別に、配線層の層番号と該配線層に最も近いプレーン層の層番号をそれぞれの層情報と共に通知されると、各配線層を表す層情報別に、配線層を表す層情報が備える各パターン情報によって示されるそれぞれの配線パターンと該配線層に最も近いプレーン層を表す層情報が備える各パターン情報によって示されるそれぞれの導電部分パターンとを比較する。そして、各配線パターン別に、配線パターン全体が導電部分パターンに重なっているか否かを判定し、配線パターンの少なくとも一部が導電部分パターンに重なっていなければ、配線パターンに対応するプレーン層の帰還電流経路が分断されたり迂回したりしているものとみなす。
【００４３】
尚、配線層の配線パターンとプレーン層の導電部分パターンとの重なりは、多層基板Ｌを法線方向から見たときのものである。
【００４４】
例えば、配線層Ｌ２の層情報ＬＤ２には、各配線パターンを示すそれぞれのパターン情報ＰＤ２１，ＰＤ２２，…，ＰＤ２ｊ，…，ＰＤ２ｑ（ｊ，ｑは任意の整数であって、１≦ｊ≦ｑ）が含まれており、各パターン情報ＰＤ２１〜ＰＤ２ｑがパターン情報集合ＰＤＧ２であるものとする。また、プレーン層Ｌ１の層情報ＬＤ１には、各導電部分パターンを示すそれぞれのパターン情報ＰＤ１１，ＰＤ１２，…，ＰＤ１ｋ，…，ＰＤ１ｒ（ｋ，ｒは任意の整数であって、１≦ｋ≦ｒ）が含まれており、各パターン情報ＰＤ１１〜ＰＤ１ｒがパターン情報集合ＰＤＧ１であるものとする。
【００４５】
帰還電流経路分析部１３は、帰還電流経路チェックフラッグがＴであるパターン情報ＰＤ２ｊによって示される配線パターンとプレーン層Ｌ１の層情報ＬＤ１の各パターン情報ＰＤ１１〜ＰＤ１ｒによって示されるそれぞれの導電部分パターンとを比較し、配線パターンの少なくとも一部に重なる導電部分パターンを抽出し、この抽出した導電部分パターンを示すパターン情報からなるパターン情報集合ＰＤＧ１−２ｊを求める。
【００４６】
更に、帰還電流経路分析部１３は、パターン情報集合ＰＤＧ１−２ｊに含まれるパターン情報の数が２以上であれば、つまり配線パターンの少なくとも一部に重なる導電部分パターンの数が２以上であれば、配線パターンに対応するプレーン層Ｌ１の帰還電流経路が分断されたり迂回したりしているものとみなす。例えば、図６（ａ）〜（ｃ）に示す様に配線層Ｌ２の配線パターンＰ２１がプレーン層Ｌ１の２つの導電部分パターンＰ１１，Ｐ１２に重なれば、各導電部分パターンＰ１１，Ｐ１２間で配線パターンＰ２１が該各導電部分パターンＰ１１，Ｐ１２から外れることから、配線パターンＰ２１に対応するプレーン層Ｌ１の帰還電流経路Ｒｐが分断されたり迂回したりしているものとみなす。
【００４７】
また、帰還電流経路分析部１３は、パターン情報集合ＰＤＧ１−２ｊに含まれるパターン情報の数が１であっても、配線パターンの一部が該パターン情報の導電部分パターンから外れていれば、配線パターンに対応するプレーン層Ｌ１の帰還電流経路が分断されたり迂回したりしているものとみなす。例えば、図７（ａ）に示す様に配線層Ｌ２の配線パターンＰ２１の一部がプレーン層Ｌ１の導電部分パターンＰ１１から外れていれば、配線パターンＰ２１に対応するプレーン層Ｌ１の帰還電流経路Ｒｐが分断されたり迂回したりしているものとみなす。
【００４８】
ただし、図８に示す様に配線層Ｌ２の配線パターンＰ２１の一部がプレーン層Ｌ１の導電部分パターンＰ１１から外れていても、導電部分パターンＰ１１から外れる配線パターンＰ２１部分の長さＬｘと配線パターンＰ２１から外れる導電部分パターンＰ１１部分の縁の長さＬｙとの差が予め設定された許容値以下である場合は、帰還電流経路の迂回距離が僅かであることから、配線パターンＰ２１に対応するプレーン層Ｌ１の帰還電流経路が分断されたり迂回したりしていないものとみなす。
【００４９】
こうして帰還電流経路が分断されたり迂回したりしているものとみなすと、この帰還電流経路を含むプレーン層Ｌ１の導電部分パターンのパターン情報集合ＰＤＧ１−２ｊ、及び該帰還電流経路に対応する配線層Ｌ２の配線パターンのパターン情報ＰＤ２ｊを帰還電流経路分析部１３から帰還電流経路設計部１４に通知する。
【００５０】
同様に、配線層Ｌ３の層情報ＬＤ３の各パターン情報のうちの帰還電流経路の判定対象であるパターン情報によって示される配線パターンとプレーン層Ｌ１の層情報ＬＤ１の各パターン情報によって示されるそれぞれの導電部分パターンとを比較し、配線パターンの少なくとも一部に重なる導電部分パターンを抽出して、この抽出した導電部分パターンを示すパターン情報からなるパターン情報集合ＰＤＧ１−３ｊを求め、パターン情報集合ＰＤＧ１−３ｊに含まれるパターン情報の数や、配線パターンの一部が導電部分パターンから外れるか否かに基づいて、配線パターンに対応するプレーン層Ｌ１の帰還電流経路が分断されたり迂回したりしているか否かを判定する。そして、帰還電流経路が分断されたり迂回したりしているものとみなすと、この帰還電流経路を含むプレーン層Ｌ１の導電部分パターンのパターン情報集合ＰＤＧ１−３ｊ、及び該帰還電流経路に対応する配線層Ｌ３の配線パターンのパターン情報ＰＤ３ｊを帰還電流経路分析部１３から帰還電流経路設計部１４に通知する。
【００５１】
また、配線層Ｌ３については、プレーン層Ｌ１と同様に、プレーン層Ｌ５も最も近いことから、プレーン層Ｌ５の層情報ＬＤ５の各パターン情報によって示されるそれぞれの導電部分パターンとの比較も行い、プレーン層Ｌ５の帰還電流経路が分断されたり迂回したりしているか否かを判定し、帰還電流経路が分断されたり迂回したりしているものとみなすと、この帰還電流経路を含むプレーン層Ｌ５の導電部分パターンのパターン情報集合ＰＤＧ５−３ｊ、及び該帰還電流経路に対応する配線層Ｌ３の配線パターンのパターン情報ＰＤ３ｊを帰還電流経路分析部１３から帰還電流経路設計部１４に通知する。
【００５２】
更に、配線層Ｌ４については、プレーン層Ｌ５に最も近いことから、プレーン層Ｌ５の層情報ＬＤ５の各パターン情報によって示されるそれぞれの導電部分パターンとの比較を行って、プレーン層Ｌ５の帰還電流経路が分断されたり迂回したりしているか否かを判定し、帰還電流経路が分断されたり迂回したりしているものとみなすと、この帰還電流経路を含むプレーン層Ｌ５の導電部分パターンのパターン情報集合ＰＤＧ５−４ｊ、及び該帰還電流経路に対応する配線層Ｌ４の配線パターンのパターン情報ＰＤ４ｊを帰還電流経路分析部１３から帰還電流経路設計部１４に通知する。
【００５３】
帰還電流経路設計部１４は、分断されたり迂回したりしている帰還電流経路を含む導電部分パターンのパターン情報集合、及び該帰還電流経路に対応する配線パターンのパターン情報を通知される度に、帰還電流経路の一部を補足して、帰還電流経路の分断や迂回を解消する。
【００５４】
帰還電流経路の一部を補足して、帰還電流経路の分断や迂回が解消するために、まず帰還電流経路設計部１４は、パターン情報集合によって示される少なくとも１つの導電部分パターンとパターン情報によって示される配線パターンとを比較し、導電部分パターンから外れる配線パターンの箇所を抽出する。この箇所は、導電部分パターンが存在しない部分、すなわちプレーン層の非導電部分に重なる。
【００５５】
そして、帰還電流経路設計部１４は、配線設計情報メモリ１６内の配線パターンやスルーホール等の形状や寸法等を規定するパラメータを参照しつつ、パターン情報によって示される配線パターンの配線層に設けられ、プレーン層の非導電部分に重なる箇所にまたがりかつ該箇所で配線パターンに沿い、該箇所の両側でそれぞれのスルーホールを介してプレーン層の導電部分パターンに接続されるという導電ブリッジを設計し、導電ブリッジのパターンを示すパターン情報、及び該導電ブリッジを接続するためのスルーホールを示すスルーホール情報を生成する。更に、帰還電流経路設計部１４は、多層基板情報メモリ１５内の該配線層に対応する層情報に含まれるパターン情報の集合に導電ブリッジのパターン情報を追加して、この層情報を更新すると共に、多層基板情報メモリ１５内のスルーホール情報の集合に該スルーホールのスルーホール情報を追加して、このスルーホール情報を更新する。
【００５６】
導電ブリッジのパターン情報及びスルーホール情報は、配線設計情報メモリ１６内の配線パターンやスルーホールの形状や寸法等を規定するパラメータを参照して設計されたものであるから、例えば図４に示す様に導電ブリッジ２１の幅が配線の幅Ｗとなる。また、導電ブリッジ２１の中心と配線パターン２２の中心間の間隔Ｓ、導電ブリッジ２１のスルーホール２３の直径ｄ、スルーホールランド２３ａの直径Ｄ、及び導電部分パターン２４の縁からスルーホール２３の中心までの距離Ｍが規定通りに設定される。また、導電ブリッジ２１の両端の座標が各スルーホール２３及び各スルーホールランド２３ａの中心座標に一致する。
【００５７】
また、スルーホール情報は、導電ブリッジ両端の各スルーホールを通じて相互接続される配線層及びプレーン層のそれぞれの層番号を示す貫通情報を含む。
【００５８】
例えば、図６（ａ）〜（ｄ）に示す様に配線層Ｌ２の配線パターンＰ２１の箇所Ｐｗがプレーン層Ｌ１の各導電部分パターンＰ１１，Ｐ１２間の非導電部分に重なり、プレーン層Ｌ１の帰還電流経路Ｒｐが分断されている場合は、箇所Ｐｗにまたがりかつ箇所Ｐｗで配線パターンＰ２１に沿い、箇所Ｐｗの両側でそれぞれのスルーホール２３を介してプレーン層Ｌ１の各導電部分パターンＰ１１，Ｐ１２に接続されるという配線層Ｌ２の導電ブリッジ２１を設計する。そして、導電ブリッジ２１のパターン情報、及び各スルーホール２３のスルーホール情報を生成して、多層基板情報メモリ１５内の該配線層に対応する層情報に含まれるパターン情報の集合に導電ブリッジ２１のパターン情報を追加して、この層情報を更新すると共に、多層基板情報メモリ１５内のスルーホール情報の集合に各スルーホール２３のスルーホール情報を追加して、このスルーホール情報を更新する。これにより、導電部分パターンＰ１１→導電ブリッジ２１→導電部分パターンＰ１２という電流経路が形成され、プレーン層Ｌ１の帰還電流経路Ｒｐの分断が解消される。
【００５９】
また、図７（ｂ）に示す様に配線層Ｌ２の配線パターンＰ２１の箇所Ｐｗがプレーン層Ｌ１の導電部分パターンＰ１１から外れて非導電部分に重なり、プレーン層Ｌ１の帰還電流経路Ｒｐが迂回している場合は、箇所Ｐｗにまたがりかつ箇所Ｐｗで配線パターンＰ２１に沿い、箇所Ｐｗの両側でそれぞれのスルーホール２３を介してプレーン層Ｌ１の導電部分パターンＰ１１に接続されるという配線層Ｌ２の導電ブリッジ２１を設計する。そして、導電ブリッジ２１のパターン情報、及び各スルーホール２３のスルーホール情報を生成して、多層基板情報メモリ１５内の該配線層に対応する層情報に含まれるパターン情報の集合に導電ブリッジ２１のパターン情報を追加すると共に、多層基板情報メモリ１５内のスルーホール情報の集合に各スルーホール２３のスルーホール情報を追加する。これにより、導電部分パターンＰ１１→導電ブリッジ２１→導電部分パターンＰ１１という電流経路が形成され、プレーン層Ｌ１の帰還電流経路Ｒｐの迂回が解消される。
【００６０】
更に、図９（ａ）〜（ｄ）に示す様に配線層Ｌ２の配線パターンＰ２１がプレーン層Ｌ１の各導電部分パターンＰ１１，Ｐ１２間の２箇所Ｐｗ１，Ｐｗ２で非導電部分に重なり、プレーン層Ｌ１の帰還電流経路Ｒｐが分断されている場合は、箇所Ｐｗ１の両側でそれぞれのスルーホール２３−１を介してプレーン層Ｌ１の各導電部分パターンＰ１１，Ｐ１２に接続される配線層Ｌ２の導電ブリッジ２１−１を設計すると共に、箇所Ｐｗ２の両側でそれぞれのスルーホール２３−２を介してプレーン層Ｌ１の各導電部分パターンＰ１１，Ｐ１２に接続される配線層Ｌ２の導電ブリッジ２１−２を設計する。そして、各導電ブリッジ２１−１，２１−２のパターン情報、及び各スルーホール２３−１，２３−２のスルーホール情報を生成して、多層基板情報メモリ１５内の該配線層に対応する層情報に含まれるパターン情報の集合に各導電ブリッジ２１−１，２１−２のパターン情報を追加すると共に、多層基板情報メモリ１５内のスルーホール情報の集合に各スルーホール２３−１，２３−２のスルーホール情報を追加する。これにより、導電部分パターンＰ１１→導電ブリッジ２１−１→導電部分パターンＰ１２という電流経路、及び導電部分パターンＰ１２→導電ブリッジ２１−２→導電部分パターンＰ１１という電流経路が形成され、プレーン層Ｌ１の帰還電流経路Ｒｐの迂回が解消される。また、配線パターンＰ２１が配線パターン束Ｐ２２に接近したり干渉したりすることがない。
【００６１】
尚、帰還電流経路に対応する配線パターンの配線層に導電ブリッジを設ける代わりに、他の配線層に導電ブリッジを設計しても構わない。例えば、図６において、プレーン層Ｌ１より配線層Ｌ２により近くかつ導電ブリッジ２１が干渉する配線パターンを含まない他の配線層を選択し、この他の配線層に導電ブリッジ２１を設けても良い。この場合は、帰還電流経路に対応する配線パターンの配線層と導電ブリッジ２１の他の配線層が相互に異なるため、導電ブリッジ２１を帰還電流経路に対応する配線パターンにより接近させたり重ねたりしても構わない。そして、導電ブリッジ２１のパターンを示すパターン情報、及びスルーホールを示すスルーホール情報を生成して、多層基板情報メモリ１５内の該配線層に対応する層情報に含まれるパターン情報の集合に導電ブリッジのパターン情報を追加すると共に、多層基板情報メモリ１５内のスルーホール情報の集合にスルーホール情報を追加する。
【００６２】
この様に導電ブリッジを配線層に追加することにより、プレーン層の導電部分パターン→配線層の導電ブリッジ→プレーン層の導電部分パターンという電流経路が形成され、この形成された電流経路がプレーン層の非導電部分に重なる該箇所を導通させて、帰還電流経路の一部が補足され、帰還電流経路の分断や迂回が解消される。従って、多層基板情報メモリ１５内の更新された層情報を含む多層基板情報に基づいて、多層基板を作製すれば、配線パターンに対応するプレーン層の帰還電流経路が分断されたり迂回したりせず、妨害電波が十分に抑えられる。
【００６３】
次に、本実施形態の帰還電流経路設計装置１１による導電ブリッジの設計過程を図１０及び図１１のフローチャートを参照しつつ説明する。
【００６４】
まず、多層基板Ｌの各層Ｌ１，Ｌ２，…，Ｌｉ，…，Ｌｎ（１≦ｉ≦ｎ）を示すそれぞれの層情報をＬＤ１，ＬＤ２，…，ＬＤｉ，…，ＬＤｎとする。例えば、図５に示す様に多層基板Ｌが各層Ｌ１〜Ｌ５からなる場合は、ｎ＝５となる。
【００６５】
配線層並びにプレーン層選択部１２は、ｉ＝１として（ステップＳ１２０１）、ｉ≦ｎであることを確認し（ステップＳ１２０２で「Ｙｅｓ」）、ｉ＝１であるから、層情報ＬＤ１に注目して、層情報ＬＤ１の層分類記号がＳであるか否か、つまり層情報ＬＤ１が配線層を示すものであるか否かを判定する（ステップＳ１２０３）。
【００６６】
ここで、層情報ＬＤ１の層分類記号がＰであって、プレーン層を示すものであることから（ステップＳ１２０３で「Ｎｏ」）、ｉを２に歩進して（ステップＳ１２１５）、ステップＳ１２０２に戻る。
【００６７】
配線層並びにプレーン層選択部１２は、ｉ≦ｎであることを確認し（ステップＳ１２０２で「Ｙｅｓ」）、ｉ＝２であるから、層情報ＬＤ２に注目して、層情報ＬＤ２の層分類記号がＳであるか否かを判定する（ステップＳ１２０３）。
【００６８】
そして、層情報ＬＤ２の層分類記号がＳであって配線層を示すものであるから（ステップＳ１２０３で「Ｙｅｓ」）、配線層Ｌ２に最も近いプレーン層の集合Ｇを求め（ステップＳ１２０４）、集合Ｇに含まれるプレーン層の数が１であれば（ステップＳ１２０５で「Ｙｅｓ」）、ステップＳ１２０６へと進み、また集合Ｇに含まれるプレーン層の数が１でなければ（ステップＳ１２０５で「Ｎｏ」）、ステップＳ１２０９へと進む。
【００６９】
配線層Ｌ２に最も近いのはプレーン層Ｌ１だけであるから、集合Ｇに含まれるプレーン層の数が１である（ステップＳ１２０５で「Ｙｅｓ」）。この場合、配線層並びにプレーン層選択部１２は、多層基板情報メモリ１５内の多層基板情報を参照して、配線層Ｌ２に最も近いプレーン層Ｌ１を求め、配線層Ｌ２の層番号２と層情報ＬＤ２、及びプレーン層Ｌ１の層番号１と層情報ＬＤ１を帰還電流経路分析部１３に通知する（各ステップＳ１２０６，Ｓ１２０７）。この後、ステップＳ１２０８に進む。
【００７０】
ステップＳ１２０８において、帰還電流経路分析部１３は、配線層Ｌ２の層番号２と層情報ＬＤ２、及びプレーン層Ｌ１の層番号１と層情報ＬＤ１を通知されると、層情報ＬＤ２の各パターン情報によって示されるそれぞれの配線パターンと層情報ＬＤ１の各パターン情報によって示されるそれぞれの導電部分パターンとを比較して、各配線パターン別に、配線パターンに対応するプレーン層Ｌ１の帰還電流経路が分断されたり迂回したりしているか否かを判定し、帰還電流経路が分断されたり迂回したりしていれば、この帰還電流経路を含む導電部分パターンのパターン情報集合ＰＤＧ１−２ｊ、及び該帰還電流経路に対応する配線パターンのパターン情報ＰＤ２ｊを帰還電流経路設計部１４に通知する。帰還電流経路設計部１４は、帰還電流経路を含む導電部分パターンのパターン情報集合ＰＤＧ１−２ｊ、及び帰還電流経路に対応する配線パターンのパターン情報ＰＤ２ｊを通知される度に、導電ブリッジを設計して、帰還電流経路の分断や迂回を解消する。
【００７１】
尚、ステップＳ１２０８については、後で図１１のフローチャートを参照して更に詳しく説明する。
【００７２】
こうして配線層Ｌ２の配線パターンに対応するプレーン層Ｌ１の帰還電流経路の分断や迂回を解消すると、ｉを３に歩進してから（ステップＳ１２１５）、ステップＳ１２０２に戻る。
【００７３】
次に、配線層並びにプレーン層選択部１２は、ｉ≦ｎであることを確認し（ステップＳ１２０２で「Ｙｅｓ」）、ｉ＝３であるから、層情報ＬＤ３に注目して、層情報ＬＤ３の層分類記号がＳであるか否かを判定する（ステップＳ１２０３）。
【００７４】
そして、層情報ＬＤ３の層分類記号がＳであって配線層を示すものであるから（ステップＳ１２０３で「Ｙｅｓ」）、配線層に最も近いプレーン層の集合Ｇを求める（ステップＳ１２０４）。配線層Ｌ３に最も近いのは各プレーン層Ｌ１，Ｌ５であるから、集合Ｇに含まれるプレーン層の数が２である（ステップＳ１２０５で「Ｎｏ」及びステップＳ１２０９で「Ｙｅｓ」）。この場合、配線層並びにプレーン層選択部１２は、多層基板情報メモリ１５内の多層基板情報を参照して、配線層Ｌ３に最も近い各プレーン層Ｌ１，Ｌ５を求め、配線層Ｌ３の層番号３と層情報ＬＤ３、及び一方のプレーン層Ｌ１の層番号１と層情報ＬＤ１を帰還電流経路分析部１３に通知する（各ステップＳ１２１０，Ｓ１２１１）。この後、ステップＳ１２１２に進む。
【００７５】
ステップＳ１２１２において、帰還電流経路分析部１３は、配線層Ｌ３の層番号３と層情報ＬＤ３、及びプレーン層Ｌ１の層番号１と層情報ＬＤ１を通知されると、層情報ＬＤ３の各パターン情報によって示されるそれぞれの配線パターンと情報層ＤＬ１の各パターン情報によって示されるそれぞれの導電部分パターンとを比較して、各配線パターン別に、配線パターンに対応するプレーン層Ｌ１の帰還電流経路が分断されたり迂回したりしているか否かを判定し、帰還電流経路が分断されたり迂回したりしていれば、帰還電流経路を含む導電部分パターンのパターン情報集合ＰＤＧ１−３ｊ、及び帰還電流経路に対応する配線パターンのパターン情報ＰＤ３ｊを帰還電流経路設計部１４に通知する。帰還電流経路設計部１４は、帰還電流経路を含む導電部分パターンのパターン情報集合ＰＤＧ１−３ｊ、及び帰還電流経路に対応する配線パターンのパターン情報ＰＤ３ｊを通知される度に、導電ブリッジを設計して、帰還電流経路の分断や迂回を解消する。
【００７６】
また、配線層並びにプレーン層選択部１２は、配線層Ｌ３の層番号３と層情報ＬＤ３、及び他方のプレーン層Ｌ５の層番号５と層情報ＬＤ５を帰還電流経路分析部１３に通知する（各ステップＳ１２１０，Ｓ１２１３）。この後、ステップＳ１２１４に進む。
【００７７】
ステップＳ１２１４において、帰還電流経路分析部１３は、配線層Ｌ３の層番号３と層情報ＬＤ３、及びプレーン層Ｌ５の層番号５と層情報ＬＤ５を通知されると、層情報ＬＤ３の各パターン情報によって示されるそれぞれの配線パターンと層情報ＬＤ５の各パターン情報によって示されるそれぞれの導電部分パターンとに基づいて、各配線パターン別に、帰還電流経路を含む導電部分パターンのパターン情報集合ＰＤＧ５−３ｊ、及び帰還電流経路に対応する配線パターンのパターン情報ＰＤ３ｊを求めて、これらを帰還電流経路設計部１４に通知する。帰還電流経路設計部１４は、帰還電流経路を含む導電部分パターンのパターン情報集合ＰＤＧ５−３ｊ、及び帰還電流経路に対応する配線パターンのパターン情報ＰＤ３ｊを通知される度に、導電ブリッジを設計して、帰還電流経路の分断や迂回を解消する。
【００７８】
尚、各ステップＳ１２１２，Ｓ１２１４については、後で図１１のフローチャートを参照して更に詳しく説明する。
【００７９】
こうして配線層Ｌ３の配線パターンに対応する各プレーン層Ｌ１，Ｌ５の帰還電流経路の分断や迂回を解消すると、ｉを４に歩進してから（ステップＳ１２１５）、ステップＳ１２０２に戻る。
【００８０】
次に、配線層並びにプレーン層選択部１２は、ｉ≦ｎであることを確認し（ステップＳ１２０２で「Ｙｅｓ」）、ｉ＝４であるから、層情報ＬＤ４に注目して、層情報ＬＤ４の層分類記号がＳであるか否かを判定する（ステップＳ１２０３）。
【００８１】
そして、層情報ＬＤ４の層分類記号がＳであって配線層を示すものであるから（ステップＳ１２０３で「Ｙｅｓ」）、配線層に最も近いプレーン層の集合Ｇを求める（ステップＳ１２０４）。配線層Ｌ４に最も近いのはプレーン層Ｌ５だけであるから、集合Ｇに含まれるプレーン層の数が１である（ステップＳ１２０５で「Ｙｅｓ」）。この場合、配線層並びにプレーン層選択部１２は、多層基板情報メモリ１５内の多層基板情報を参照して、配線層Ｌ４に最も近いプレーン層Ｌ５を求め、配線層Ｌ４の層番号４と層情報ＬＤ４、及びプレーン層Ｌ５の層番号５と層情報ＬＤ５を帰還電流経路分析部１３に通知する（各ステップＳ１２０６，Ｓ１２０７）。この後、ステップＳ１２０８に進む。
【００８２】
ステップＳ１２０８において、帰還電流経路分析部１３は、配線層Ｌ４の層番号４と層情報ＬＤ４、及びプレーン層Ｌ５の層番号５と層情報ＬＤ５を通知されると、層情報ＬＤ４の各パターン情報によって示されるそれぞれの配線パターンと層情報Ｌ５の各パターン情報によって示されるそれぞれの導電部分パターンとに基づいて、各配線パターン別に、帰還電流経路を含む導電部分パターンのパターン情報集合ＰＤＧ５−４ｊ、及び帰還電流経路に対応する配線パターンのパターン情報ＰＤ４ｊを求めて、これらを帰還電流経路設計部１４に通知する。帰還電流経路設計部１４は、帰還電流経路を含む導電部分パターンのパターン情報集合ＰＤＧ５−４ｊ、及び帰還電流経路に対応する配線パターンのパターン情報ＰＤ４ｊを通知される度に、導電ブリッジを設計して、帰還電流経路の分断や迂回を解消する。
【００８３】
こうして配線層Ｌ４の配線パターンに対応するプレーン層Ｌ５の帰還電流経路の分断や迂回を解消すると、ｉを５に歩進してから（ステップＳ１２１５）、ステップＳ１２０２に戻る。
【００８４】
次に、配線層並びにプレーン層選択部１２は、ｉ≦ｎであることを確認し（ステップＳ１２０２で「Ｙｅｓ」）、ｉ＝５であるから、層情報ＬＤ５に注目して、層情報ＬＤ５の層分類記号がＳであるか否かを判定する（ステップＳ１２０３）。
【００８５】
そして、層情報ＬＤ５の層分類記号がＰであって、プレーン層を示すものであるから（ステップＳ１２０３で「Ｎｏ」）、ｉを６に歩進して（ステップＳ１２１５）、ステップＳ１２０２に戻る。
【００８６】
このときにｉ＝６であって、またｎ＝５（図５に示す様に多層基板Ｌが各層Ｌ１〜Ｌ５からなる）であるから、配線層並びにプレーン層選択部１２は、ｉ≦ｎでないと判定し（ステップＳ１２０２で「Ｎｏ」）、図１０の処理を終了する。
【００８７】
次に、各ステップＳ１２０８，Ｓ１２１２，Ｓ１２１４の処理を図１１のフローチャートを参照して更に詳しく説明する。
【００８８】
まず、配線層Ｌａの層番号Ｎａと層情報ＬＤａ、及びプレーン層Ｌｂの層番号Ｎｂと層情報ＬＤｂがプレーン層選択部１２から帰還電流経路分析部１３に通知されたものとする。
【００８９】
配線層Ｌａの層情報ＬＤａには、各配線パターンを示すそれぞれのパターン情報ＰＤａ１，ＰＤａ２，…，ＰＤａｊ，…，ＰＤａｑ（ｊは任意の整数であって、１≦ｊ≦ｑ）が含まれており、各パターン情報ＰＤａ１〜ＰＤａｑがパターン情報集合ＰＤＧａであるものとする。また、プレーン層Ｌｂの層情報ＬＤｂには、各導電部分パターンを示すそれぞれのパターン情報ＰＤｂ１，ＰＤｂ２，…，ＰＤｂｋ，…，ＰＤｂｒ（ｋは任意の整数であって、１≦ｋ≦ｒ）が含まれており、各パターン情報ＰＤｂ１〜ＰＤｂｒがパターン情報集合ＰＤＧｂであるものとする。
【００９０】
帰還電流経路分析部１３は、ｊ＝１として（ステップＳ１３０１）、ｊ≦ｑであることを確認し（ステップＳ１３０２で「Ｙｅｓ」）、ｊ＝１であるから、層情報ＬＤａのパターン情報ＰＤａ１の帰還電流経路チェックフラッグがＴである場合に、パターン情報ＰＤａ１によって示される配線パターンと層情報ＬＤｂの各パターン情報ＰＤｂ１〜ＰＤｂｒによって示されるそれぞれの導電部分パターンとを比較し、配線パターン全体が導電部分パターンに重なっているか否かを判定する（ステップＳ１３０３）。そして、帰還電流経路分析部１３は、配線パターンの全体が導電部分パターンに重なっていれば（ステップＳ１３０３で「Ｙｅｓ」）、配線パターンに対応するプレーン層Ｌｂの帰還電流経路が分断されたり迂回したりしていないものとみなす。この場合は、ｊを２に歩進してから（ステップＳ１３０７）、ステップＳ１３０２に戻る。
【００９１】
また、帰還電流経路分析部１３は、配線パターンの少なくとも一部が導電部分パターンに重なっていなければ（ステップＳ１３０３で「Ｎｏ」）、配線パターンに対応するプレーン層Ｌｂの帰還電流経路が分断されたり迂回したりしているものとみなす。そして、帰還電流経路分析部１３は、帰還電流経路を含む導電部分パターンのパターン情報集合ＰＤＧｂ−ａ１、及び帰還電流経路に対応する配線パターンのパターン情報ＰＤａ１を帰還電流経路設計部１４に通知する（ステップＳ１３０４）。
【００９２】
尚、ステップＳ１３０３の判定は、先に述べた様に配線パターンの少なくとも一部に重なる導電部分パターンを抽出し、この抽出した導電部分パターンを示すパターン情報からなるパターン情報集合ＰＤＧｂ−ａ１を求め、パターン情報集合ＰＤＧｂ−ａ１に含まれるパターン情報の数が２以上であるか否か、又はパターン情報集合ＰＤＧｂ−ａ１に含まれるパターン情報の数が１であっても、配線パターンの一部が該パターン情報の導電部分パターンから外れているか否かに基づいてなされる。
【００９３】
帰還電流経路設計部１４は、帰還電流経路を含む導電部分パターンのパターン情報集合ＰＤＧｂ−ａ１、及び帰還電流経路に対応する配線パターンのパターン情報ＰＤａ１を通知されると、パターン情報集合ＰＤＧｂ−ａ１によって示される少なくとも１つの導電部分パターンとパターン情報ＰＤａ１によって示される配線パターンとを比較し、導電部分パターンから外れる配線パターンの箇所を抽出する。（ステップＳ１３０５）。
【００９４】
そして、帰還電流経路設計部１４は、配線層Ｌａに設けられ、プレーン層Ｌｂの非導電部分に重なる箇所にまたがりかつ該箇所で配線パターンに沿い、該箇所の両側でそれぞれのスルーホールを介してプレーン層Ｌｂの導電部分パターンに接続されるという導電ブリッジを設計し、導電ブリッジのパターンを示すパターン情報、及び該導電ブリッジを接続するためのスルーホールを示すスルーホール情報を生成し、多層基板情報メモリ１５内の該配線層に対応する層情報に含まれるパターン情報の集合に導電ブリッジのパターン情報を追加すると共に、多層基板情報メモリ１５内のスルーホール情報の集合にスルーホール情報を追加する（ステップＳ１３０６）。この後、ｊを２に歩進してから（ステップＳ１３０７）、ステップＳ１３０２に戻る。
【００９５】
以降同様に各ステップＳ１３０２〜Ｓ１３０７を繰り返すことにより、配線層Ｌａの層情報ＬＤａの各パターン情報ＰＤａ２〜ＰＤａｑのうちの帰還電流経路の判定対象であるものについて、パターン情報ＰＤａｊによって示される配線パターンとプレーン層Ｌｂの層情報ＬＤｂの各パターン情報ＰＤｂ１〜ＰＤｂｒによって示されるそれぞれの導電部分パターンとを比較し、配線パターンに対応するプレーン層Ｌｂの帰還電流経路が分断されたり迂回したりしているか否かを判定して、帰還電流経路が分断されたり迂回したりしていれば、帰還電流経路の一部を補足する導電ブリッジを設計し、帰還電流経路の分断や迂回を解消する。
【００９６】
そして、ｊ≦ｑでなくなると（ステップＳ１３０２で「Ｎｏ」）、つまり配線層Ｌａの各パターン情報ＰＤａ１〜ＰＤａｑによって示されるそれぞれの配線パターンについての処理が全て終了すると、図１１の処理を終了する。
【００９７】
尚、図１０のフローチャートにおいては、図５の多層基板Ｌを例示しているが、多層基板の各層の総数、プレーン層及び配線層のそれぞれの数や積層順位等が異なっても、処理の内容は同一である。また、本発明は、上記実施形態に限定されるものではなく、多様に変形することができる。更に、本発明は、多層基板の設計段階に適用されるものであって、多層基板の製造方法を特定するものではない。多層基板の製造方法としては、例えばレーザフォトプロッタを用いて、アートワークフィルムを製造し、アートワークフィルムを用いて、基板に銅箔のパターンを形成し、複数枚の基板を積層するというものがある。
【００９８】
また、本発明は、多層基板の帰還電流経路設計装置や方法に限定されるものではなく、その方法を実施するためのプログラム、及びそのプログラムを記録した記録媒体を包含する。
【００９９】
プログラムは、磁気ディスク、光ディスク、コンピュータに内蔵のハードディスク等の記録媒体に記録されたり、通信ネットワークを通じて送受されたりする。コンピュータやマイクロプロセッサ内蔵の端末装置等は、プログラムを記録媒体から読み出したり、プログラムを通信ネットワークを通じて受信したりして、このプログラムを実行して、本発明を実施することができる。コンピュータ等の端末装置及びネットワーク等からなるシステムにおいては、プログラムに係わる処理をコンピュータ等の端末装置に分散して行ない得る。従って、プログラムは、コンピュータ等の単一の端末装置だけではなく、システムにも適用し得る。
【０１００】
記録媒体としては、マスクＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュＲＯＭといった半導体記憶素子、ＩＣカード、ハードディスク、フレキシブルディスク、あるいはＭＯ、ＣＤ、ＭＤ、ＤＶＤ等の光ディスク、磁気テープ等を挙げることができ、プログラムを記録することが可能であれば他の種類の記録媒体であっても良い。
【０１０１】
【発明の効果】
以上説明した様に本発明によれば、プレーン層情報、及び配線層情報に基づいて、配線層に最も近いプレーン層において前記配線層に含まれる配線がまたがる該プレーン層の非導電部分の箇所を検出し、該箇所に、導電ブリッジを設定している。これにより、プレーン層の非導電部分にまたがりかつ配線層の配線に沿って、プレーン層の導電部分→他の層の導電ブリッジ→プレーン層の導電部分という電流経路が形成され、この形成された電流経路がプレーン層の帰還電流経路の一部を補足して、帰還電流経路の分断や迂回が解消される。
【０１０２】
従って、従来の様に配線パターンの変更を行なう必要がなく、帰還電流経路の分断や迂回が確実に解消される。
【０１０３】
また、これらの処理をプログラムとして記述して計算機上で実行することにより、数千の配線パターンを含み、高密度化並びに複雑化した大規模な回路であっても、帰還電流経路の分断や迂回の解消を速やかにかつ効率的に行なうことができる。
【図面の簡単な説明】
【図１】本発明の多層基板の帰還電流経路設計装置の一実施形態を示すブロック図である。
【図２】（ａ）は多層基板情報、層情報、スルーホール情報、及びパターン情報の構成を概念的に示す図であり、（ｂ）は配線設計情報の構成を概念的に示す図である。
【図３】（ａ）は多層基板の各層を模式的に示す斜視図であり、（ｂ）は（ａ）の各層に対応する多層基板情報及びそれぞれの層情報の構成を概念的に示す図である。
【図４】配線設計情報に従って設計された配線パターンを例示する図である。
【図５】多層基板の各層を模式的に示す斜視図である。
【図６】（ａ）はプレーン層の導電パターンの一例を示す図であり、（ｂ）は配線層の配線パターンの一例を示す図であり、（ｃ）は（ａ）の導電パターンと（ｂ）の配線パターンを重ねて示す図であり、（ｄ）は導電ブリッジを設定した図である。
【図７】（ａ）はプレーン層の導電パターン及び配線層の配線パターンの他の例を示す図であり、（ｂ）は導電ブリッジを設定した図である。
【図８】プレーン層の導電パターン及び配線層の配線パターンを拡大して示す図である。
【図９】（ａ）はプレーン層の導電パターンの別の例を示す図であり、（ｂ）は配線層の配線パターンの別の例を示す図であり、（ｃ）は（ａ）の導電パターンと（ｂ）の配線パターンを重ねて示す図であり、（ｄ）は導電ブリッジを設定した図である。
【図１０】本実施形態の帰還電流経路設計装置による導電ブリッジの設計過程を示すフローチャートである。
【図１１】図１０の各ステップＳ１２０８，Ｓ１２１２，Ｓ１２１４の処理を詳しく示すフローチャートである。
【図１２】（ａ）は多層基板を示す図であり、（ｂ）は妨害電波のレベルが高くなる多層基板の一例を示す図であり、（ｃ）は妨害電波のレベルが高くなる多層基板の他の例を示す図である。
【図１３】（ａ）はプレーン層の導電パターンを例示する図であり、（ｂ）は配線層の配線パターンを例示する図であり、（ｃ）は（ａ）の導電パターンと（ｂ）の配線パターンを重ねて示す図であり、（ｄ）は従来の方法により変更された配線パターンを示す図である。
【図１４】（ａ）はプレーン層の導電パターンを例示する図であり、（ｂ）は配線層の配線パターンを例示する図であり、（ｃ）は（ａ）の導電パターンと（ｂ）の配線パターンを重ねて示す図である。
【符号の説明】
１１    帰還電流経路設計装置
１２    配線層並びにプレーン層選択部
１３    帰還電流経路分析部
１４    帰還電流経路設計部
１５    多層基板情報メモリ
１６    配線設計情報メモリ
２１    導電ブリッジ
２２    配線パターン
２３    スルーホール
２４    導電部分パターン
【図１】
2004319776.tif 000003
【図２】
2004319776.tif 000004
【図３】
2004319776.tif 000005
【図４】
2004319776.tif 000006
【図５】
2004319776.tif 000007
【図６】
2004319776.tif 000008
【図７】
2004319776.tif 000009
【図８】
2004319776.tif 000010
【図９】
2004319776.tif 000011
【図１０】
2004319776.tif 000012
【図１１】
2004319776.tif 000013
【図１２】
2004319776.tif 000014
【図１３】
2004319776.tif 000015
【図１４】
2004319776.tif 000016