(57)【要約】【課題】信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。【解決手段】集積回路１２と集積回路１２に電気的に接続されてなり貫通穴２０が形成されてなるパッド１４を有する半導体基板１０を用意する。半導体基板１０における貫通穴２０とオーバーラップする領域に、パッド１４が形成された第１の面３２から凹部３０を形成する。凹部３０の内面に絶縁層４０を形成する。絶縁層４０の内側に配置される導電部５２と、導電部５２に電気的に接続するように第１の面３２上に配置される配線部５４と、を有する電気的接合部５０を形成する。半導体基板１０の第１の面３２とは反対側の第２の面３４から導電部５２の先端面５１を露出させる。【選択図】        図５
2004342990.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）集積回路と前記集積回路に電気的に接続されてなり貫通穴が形成されてなるパッドとを有する半導体基板を用意すること、
（ｂ）前記半導体基板における前記貫通穴とオーバーラップする領域に、前記パッドが形成された第１の面から凹部を形成すること、
（ｃ）前記凹部の内面に絶縁層を形成すること、
（ｄ）前記絶縁層の内側に配置される導電部と、前記導電部に電気的に接続するように前記第１の面上に配置される配線部と、を有する電気的接合部を形成すること、及び、
（ｅ）前記半導体基板の前記第１の面とは反対側の第２の面から前記導電部の先端面を露出させることを含む半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記（ｄ）工程で、前記導電部と前記配線部とを一括して形成する半導体装置の製造方法。
【請求項３】
請求項１又は請求項２記載の半導体装置の製造方法において、
前記（ｄ）工程で、前記導電部と前記配線部とを一体的に形成する半導体装置の製造方法。
【請求項４】
請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
前記（ｄ）工程で、前記電気的接合部を、前記貫通穴の上方に凹部を有するように形成する半導体装置の製造方法。
【請求項５】
請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
前記（ｄ）工程で、前記電気的接合部を、前記配線部がランドを有するように形成する半導体装置の製造方法。
【請求項６】
請求項５記載の半導体装置の製造方法において、
前記（ｄ）工程で、前記電気的接合部を、前記ランドの表面が平坦になるように形成する半導体装置の製造方法。
【請求項７】
請求項５又は請求項６記載の半導体装置の製造方法において、
前記（ｄ）工程で、前記電気的接合部を、前記ランドの外形が前記導電部の前記先端面よりも大きくなるように形成する半導体装置の製造方法。
【請求項８】
請求項１から請求項７のいずれかに記載の半導体装置の製造方法において、
前記（ｄ）工程は、
（ｄ１）前記第１の面に、パターニングされたレジストを形成すること、及び、
（ｄ２）前記レジストから露出した部分に、前記電気的接合部を形成することを含む半導体装置の製造方法。
【請求項９】
請求項１から請求項８のいずれかに記載の半導体装置の製造方法において、
前記（ｅ）工程で、前記第２の面から、前記導電部の先端部を突出させる半導体装置の製造方法。
【請求項１０】
請求項１から請求項９のいずれかに記載の半導体装置の製造方法において、
前記半導体基板は、複数の集積回路が形成された半導体ウエハであり、それぞれの前記集積回路に対応して前記凹部を形成し、
前記（ｅ）工程の後に、前記半導体基板を切断することをさらに含む半導体装置の製造方法。
【請求項１１】
請求項１から請求項１０のいずれかに記載の方法により製造された複数の半導体装置を積層し、前記電気的接合部を通して電気的接続を図ることを含む半導体装置の製造方法。
【請求項１２】
請求項１から請求項１１のいずれかに記載の半導体装置の製造方法によって製造された半導体装置。
【請求項１３】
集積回路と前記集積回路に電気的に接続されてなり第１の貫通穴が形成されてなるパッドとを有する半導体基板と、
前記半導体基板における前記第１の貫通穴とオーバーラップする領域に形成された、前記半導体基板を貫通する第２の貫通穴と、
前記第２の貫通穴の内面に形成された絶縁層と、
前記絶縁層の内側を通り前記半導体基板を貫通する導電部と、前記導電部と電気的に接続されてなり前記半導体基板における前記パッドが形成された面上に配置されてなる配線部と、を有する電気的接合部と、
を有する半導体装置。
【請求項１４】
請求項１３記載の半導体装置において、
前記導電部と前記配線部とは一体的に形成されてなる半導体装置。
【請求項１５】
請求項１３又は請求項１４記載の半導体装置において、
前記電気的接合部における前記第１の貫通穴の上方には凹部が形成されてなる半導体装置。
【請求項１６】
請求項１３から請求項１５のいずれかに記載の半導体装置において、
前記配線部はランドを有する半導体装置。
【請求項１７】
請求項１６記載の半導体装置において、
前記ランドの表面は平坦面である半導体装置。
【請求項１８】
請求項１６又は請求項１７記載の半導体装置において、
前記ランドの外形は、前記導電部の先端面よりも大きい半導体装置。
【請求項１９】
請求項１３から請求項１８のいずれかに記載の半導体装置において、
前記導電部の先端部は、前記半導体基板における前記パッドが形成された面とは反対側の面から突出してなる半導体装置。
【請求項２０】
スタックされてなる、請求項１３から請求項１９のいずれかに記載の複数の半導体装置を有し、
前記複数の半導体基板は、積層されて前記電気的接合部を通して電気的接続が図られてなる半導体装置。
【請求項２１】
請求項１２から請求項２０のいずれかに記載の半導体装置が実装された回路基板。
【請求項２２】
請求項１２から請求項２０のいずれかに記載の半導体装置を有する電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】
【特許文献１】
特開２００１−１３５７８０号公報
【０００３】
【発明の背景】
三次元実装形態の半導体装置が開発されている。また、三次元実装を可能にするため、半導体基板に貫通電極を形成することが知られている。そして、複数の半導体基板を積層する際には、各半導体基板の電極を電気的な接続に適した形状とすることが好ましい。
【０００４】
本発明の目的は、実装性に優れた半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００５】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、（ａ）集積回路と前記集積回路に電気的に接続されてなり貫通穴が形成されてなるパッドとを有する半導体基板を用意すること、
（ｂ）前記半導体基板における前記貫通穴とオーバーラップする領域に、前記パッドが形成された第１の面から凹部を形成すること、
（ｃ）前記凹部の内面に絶縁層を形成すること、
（ｄ）前記絶縁層の内側に配置される導電部と、前記導電部に電気的に接続するように前記第１の面上に配置される配線部と、を有する電気的接合部を形成すること、及び、
（ｅ）前記半導体基板の前記第１の面とは反対側の第２の面から前記導電部の先端面を露出させることを含む。本発明によれば、電気的接合部は導電部と配線部とを有する。導電部はパッド領域内に形成されるため、別途凹部を形成するためのスペースを確保する必要がなくなり、省スペースでこれを形成することができる。また、電気的接合部は、導電部と電気的に接続した配線部を有するため、パッド領域内に導電部を形成した場合でも、パッドの位置とは別の場所で電気的な接続を図ることができる。そのため、異なるパッド配列の半導体装置同士を積層して、電気的な接続を図ることが可能な、実装性の高い半導体装置を製造することができる。
（２）この半導体装置の製造方法において、
前記（ｄ）工程で、前記導電部と前記配線部とを一括して形成してもよい。これによれば、半導体装置の製造効率を高めることができる。
（３）この半導体装置の製造方法において、
前記（ｄ）工程で、前記導電部と前記配線部とを一体的に形成してもよい。これによれば、信頼性の高い半導体装置を製造することができる。
（４）この半導体装置の製造方法において、
前記（ｄ）工程で、前記電気的接合部を、前記貫通穴の上方に凹部を有するように形成してもよい。
（５）この半導体装置の製造方法において、
前記（ｄ）工程で、前記電気的接合部を、前記配線部がランドを有するように形成してもよい。これによれば、電気的な接続信頼性の高い半導体装置を製造することができる。
（６）この半導体装置の製造方法において、
前記（ｄ）工程で、前記電気的接合部を、前記ランドの表面が平坦になるように形成してもよい。これによれば、電気的な接続信頼性の高い半導体装置を製造することができる。
（７）この半導体装置の製造方法において、
前記（ｄ）工程で、前記電気的接合部を、前記ランドの外形が前記導電部の前記先端面よりも大きくなるように形成してもよい。これによれば、電気的な接続信頼性の高い半導体装置を製造することができる。
（８）この半導体装置の製造方法において、
前記（ｄ）工程は、
（ｄ１）前記第１の面に、パターニングされたレジストを形成すること、及び、
（ｄ２）前記レジストから露出した部分に、前記電気的接合部を形成することを含んでもよい。
（９）この半導体装置の製造方法において、
前記（ｅ）工程で、前記第２の面から、前記導電部の先端部を突出させてもよい。これによれば、積層する際にショートが発生しにくい、信頼性の高い半導体装置を製造することができる。
（１０）この半導体装置の製造方法において、
前記半導体基板は、複数の集積回路が形成された半導体ウエハであり、それぞれの前記集積回路に対応して前記凹部を形成し、
前記（ｅ）工程の後に、前記半導体基板を切断することをさらに含んでもよい。これによれば、複数の半導体装置を一括して製造することができるため、半導体装置の生産効率を高めることができる。
（１１）本発明に係る半導体装置の製造方法は、上記方法によって製造された複数の半導体装置を積層し、前記電気的接合部を通して電気的接続を図ることを含む。本発明によれば、実装性に優れた半導体装置を積層するため、電気的な信頼性の高い半導体装置を製造することができる。
（１２）本発明に係る半導体装置は、上記方法によって製造されてなる。
（１３）本発明に係る半導体装置は、集積回路と前記集積回路に電気的に接続されてなり第１の貫通穴が形成されてなるパッドとを有する半導体基板と、
前記半導体基板における前記第１の貫通穴とオーバーラップする領域に形成された、前記半導体基板を貫通する第２の貫通穴と、
前記第２の貫通穴の内面に形成された絶縁層と、
前記絶縁層の内側を通り前記半導体基板を貫通する導電部と、前記導電部と電気的に接続されてなり前記半導体基板における前記パッドが形成された面上に配置されてなる配線部と、を有する電気的接合部と、
を有する。本発明によれば、省スペースで、かつ、異なるパッド配列の半導体基板同士を積層して電気的な接続を図ることが可能な電気的接合部を有する、実装性に優れた半導体装置を提供することができる。
（１４）この半導体装置において、
前記導電部と前記配線部とは一体的に形成されていてもよい。これによれば、信頼性の高い半導体装置を提供することができる。
（１５）この半導体装置において、
前記電気的接合部における前記第１の貫通穴の上方には凹部が形成されていてもよい。
（１６）この半導体装置において、
前記配線部はランドを有してもよい。これによれば、電気的な接続信頼性の高い半導体装置を提供することができる。
（１７）この半導体装置において、
前記ランドの表面は平坦面であってもよい。これによれば、電気的な接続信頼性の高い半導体装置を提供することができる。
（１８）この半導体装置において、
前記ランドの外形は、前記導電部の先端面よりも大きくてもよい。これによれば、電気的な接続信頼性の高い半導体装置を提供することができる。
（１９）この半導体装置において、
前記導電部の先端部は、前記半導体基板における前記パッドが形成された面とは反対側の面から突出していてもよい。これによれば、積層する際にショートが発生しにくい、信頼性の高い半導体装置を提供することができる。
（２０）本発明に係る半導体装置は、スタックされてなる、上記複数の半導体装置を有し、
前記複数の半導体基板は、積層されて前記電気的接合部を通して電気的接続が図られてなる。本発明によれば、実装性に優れた半導体装置が積層された、信頼性の高い半導体装置を提供することができる。
（２１）本発明に係る回路基板には、上記半導体装置が実装されてなる。
（２２）本発明に係る電子機器は、上記半導体装置を有する。
【０００６】
【発明の実施の形態】
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【０００７】
図１〜図６は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。はじめに、半導体基板１０を用意する（図１参照）。半導体基板１０は、半導体チップの状態で用意してもよく、あるいは、半導体ウエハの状態で用意してもよい。半導体基板１０には少なくとも１つの（半導体チップには１つの、半導体ウエハには複数の）集積回路（例えばトランジスタやメモリを有する回路）１２が形成されている。
【０００８】
半導体基板１０には複数のパッド１４が形成されている。各パッド１４は、集積回路１２に電気的に接続されている。パッド１４を電極パッドと称してもよい。パッド１４は、アルミニウムで形成されていてもよい。パッド１４の平面形状は特に限定されないが、矩形であることが一般的である。半導体基板１０が半導体ウエハである場合、複数の半導体チップとなる各領域に、２つ以上（１グループ）のパッド１４が形成される。
【０００９】
半導体基板１０には、１層又はそれ以上の層の絶縁膜が形成されていてもよい。図１に示す例では、半導体基板１０には絶縁膜１６，１８が形成されている。絶縁膜１６上には、パッド１４と、集積回路１２とパッド１４とを電気的に接続する配線（図示せず）が形成されていてもよい。また、他の絶縁膜１８がパッド１４の表面の少なくとも一部を避けて絶縁膜１６上に形成されていてもよい。絶縁膜１８は、パッド１４の表面を覆うように形成した後、その一部をエッチングすることでパッド１４の一部を露出させてもよい。エッチングには、ドライエッチング及びウエットエッチングのいずれを適用してもよい。なお、絶縁膜１６は酸化膜によって形成されていてもよい。また、絶縁膜１８は、パッシベーション膜と称してもよく、ＳｉＮ、ＳｉＯ２、ポリイミド樹脂等で形成してもよい。
【００１０】
パッド１４には貫通穴２０が形成されてなる。貫通穴２０は、パッド１４の絶縁膜１８から露出した領域内に形成されていてもよい。貫通穴２０は、例えばエッチング（ドライエッチング又はウエットエッチング）を適用して形成してもよい。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。あるいは、貫通穴２０の形成にレーザ（例えばＣＯ２レーザ、ＹＡＧレーザ等）を使用してもよい。ただし、予め貫通穴２０が形成されたパッド１４を利用して、半導体基板１０を形成してもよい。パッド１４の下に絶縁膜１６が形成されている場合、これにも貫通穴２１を形成する（図１参照）。貫通穴２１は、貫通穴２０と同様の工程で形成してもよい。
【００１１】
次に、図２に示すように、半導体基板１０に凹部３０を形成する。凹部３０は、半導体基板１０における貫通穴２０とオーバーラップする領域に形成する。言い換えると、凹部３０は、半導体基板１０における貫通穴２０から露出した部分に形成する。また、凹部３０は、半導体基板１０のパッド１４が形成された面（第１の面３２）から形成する。凹部３０の形成には、パッド１４に貫通穴２０を形成する工程と同様の工程を適用してもよい。また、貫通穴２０，２１及び凹部３０の形成を連続して行ってもよい。なお、貫通穴２０，２１と凹部３０とを合わせて、凹部ということもできる。本実施の形態に係る半導体装置の製造方法によると、凹部３０はパッド１４領域内に形成される。そのため、半導体基板１０上に凹部を形成するためのスペースを別途確保する必要がなくなるため、省スペースで凹部３０を形成することができ、後述する配線部５４の引き回しの自由度が高い、実装性に優れた半導体装置を製造することができる。
【００１２】
次に、図３に示すように、凹部３０の内面に絶縁層４０を形成する。絶縁層４０は、酸化膜であってもよい。例えば、半導体基板１０の基材がＳｉである場合、絶縁層４０はＳｉＯ２であってもよいしＳｉＮであってもよい。絶縁層４０は、凹部３０の内壁面に形成する。絶縁層４０は、絶縁膜１６の貫通穴２１の内壁面に形成してもよい。絶縁層４０は、絶縁膜（パッシベーション膜）１８上に形成してもよい。絶縁層４０は、パッド１４の貫通穴２０の内壁面に形成してもよい。絶縁層４０は、パッド１４の一部（例えばその上面）を避けて形成する。これによって、パッド１４と後述する電気的接合部５０との電気的な接続を図ることができる。パッド１４の表面全体を覆って絶縁層４０を形成し、その一部をエッチング（ドライエッチング又はウエットエッチング）して、パッド１４の一部を露出させてもよい。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。
【００１３】
次に、半導体基板１０に電気的接合部５０を形成する。電気的接合部５０は、例えば、パターニングされたレジスト５６を形成する工程（図４（Ａ）参照）と、レジスト５６から露出した部分に電気的接合部５０を形成する工程（図４（Ｂ）参照）と、によって形成してもよい。詳しくは、第１の面３２に、例えば、スパッタリングや無電解メッキによって導電膜（図示せず）を形成した後に、パターニングされたレジスト５６を形成する（図４（Ａ）参照）。レジスト５６は、リソグラフィ工程によってパターニングして形成してもよい。その後、電解メッキを行って、電気的接合部５０を形成してもよい（図４（Ｂ）参照）。最後に、導電膜の一部とレジスト５６とを除去して、電気的接合部５０を形成してもよい。ただし、導電部５０を形成する工程はこれに限られず、例えばインクジェット方式等の既に公知となっているいずれの方法を適用してもよい。なお、電気的接合部５０の材料は特に限定されないが、例えば、Ｃｕによって形成してもよい。
【００１４】
電気的接合部５０は、導電部５２と配線部５４とを有するように形成する。導電部５２は、絶縁層４０の内側に配置されてなる。そして、配線部５４は、導電部５２に電気的に接続するように第１の面３２上に配置される。これによれば、導電部５２は、半導体基板１０におけるパッド１４領域内の凹部２０内に形成される。先に説明したとおり、凹部２０がパッド１４領域内に形成されることで、配線部５４の引き回しの自由度を高めることができる。さらに、配線部５４によって、パッド１４とは別の位置で、電気的接合部５０の電気的な接続を図ることができるため、異なるパッド配列の半導体基板同士を積層して、電気的に接続することが可能となる。このことから、半導体基板１０に電気的接合部５０を形成することで、実装性の高い半導体装置を製造することができる。
【００１５】
なお、導電部５２と配線部５４とを一括して形成してもよい。これにより、半導体装置の製造効率を高めることができる。また、導電部５２と配線部５４とを一体的に形成してもよい。これによれば、電気的な接続信頼性の高い半導体装置を製造することができる。また、電気的接合部５０を、貫通穴２０の上方に凹部５３を有するように形成してもよい（図４（Ｂ）参照）。電気的接合部５０は配線部５４を有するため、貫通穴２０の上方に凹部５３を有する場合であっても、容易に電気的な接続を図ることができる。ただし、電気的接合部５０を、貫通穴２０の上方が平坦となるように形成してもよい。
【００１６】
配線部５４がランド５５を有するように、電気的接合部５０を形成してもよい（図６参照）。これにより、複数の半導体基板１０を積層する際に、電気的接合部５０同士の電気的な導通を図りやすくなる。そのため、信頼性の高い半導体装置を製造することができる。なお、ランド５５の表面が平坦になるように、電気的接合部５０を形成してもよい。例えば、半導体基板１０の第１の面３２における平坦な部分にランド５５を形成して、その表面を平坦に形成してもよい。また、ランド５５の外形が導電部５２の先端面よりも大きくなるように、電気的接合部５０を形成してもよい。これにより、さらに信頼性の高い半導体装置を製造することができる。
【００１７】
次に、図５に示すように、半導体基板１０の第１の面３２とは反対側の第２の面３４から、導電部５２の先端面５１を露出させる。これにより、電気的接合部５０によって半導体基板１０の両面の電気的な接続が可能となる。例えば、機械研磨で第２の面３４を削ることによって、あるいは、エッチングによって第２の面３４の一部を除去して、先端面５１を露出させてもよい。また、機械研磨とエッチングの両方を用いて、先端面５１を露出させてもよい。このとき、凹部３０は半導体基板１０を貫通するため、半導体基板１０には貫通穴６０が形成されるといえる。さらに、絶縁層４０の一部を除去することで、導電部５２の先端面５１を露出させてもよい。絶縁層４０は、エッチングによってその一部を除去してもよい。なお、図５に示すように、導電部５２の先端部５８を第２の面３４から突出させてもよい。これにより、複数の半導体基板１０を積層する際に、ショートを防止することができ、電気的な信頼性の高い積層型の半導体装置を製造することが可能となる。
【００１８】
以上の工程で、半導体装置１を製造することができる（図５参照）。なお、半導体基板１０として半導体ウエハを利用する場合、最後に、該半導体ウエハを個片に切り出す工程を経て、半導体装置１を製造してもよい。
【００１９】
半導体装置１は、半導体基板１０を有する。半導体基板１０は、集積回路１２と、集積回路１２に電気的に接続されてなり貫通穴（第１の貫通穴）２０が形成されてなるパッド１４と、を有する。半導体装置１は、半導体基板１０を貫通する貫通穴（第２の貫通穴）６０を有する。言い換えると、半導体基板１０には貫通穴（第２の貫通穴）６０が形成されてなる。貫通穴６０は、半導体基板１０における貫通穴（第１の貫通穴）２０とオーバーラップする領域に形成されてなる。半導体装置１は、貫通穴６０の内面に形成された絶縁層４０を有する。半導体装置１は、電気的接合部５０を有する。電気的接合部５０は、絶縁層４０の内側を通り半導体基板１０を貫通する導電部５２と、導電部５２と電気的に接続されてなり半導体基板１０におけるパッド１４が形成された面（第１の面３２）上に配置されてなる配線部５４と、を有する。その他の構成は、上述した製造方法によって得られる内容である。
【００２０】
図６に示すように、複数の半導体装置１を積層し、電気的接合部５０を通して電気的接続を図り、積層された半導体装置１を有する半導体装置１００を製造してもよい。本実施の形態では、半導体装置１が導電部５２と配線部５４とを有する電気的接合部５０を有するため、このような三次元実装を行うときに効果的である。特に、電気的接合部５０によって、異種のパッド配列を有する半導体基板同士を積層する場合でも、それらの電気的な導通を図ることが可能となる。なお、配線部５４がランド５５を有する場合、ひとつの半導体装置１の導電部５２の先端面５１と他の半導体装置１の配線部５４のランド５５とを対向させて電気的に接続してもよい。これにより、信頼性の高い半導体装置１００を製造することができる。
【００２１】
半導体装置１００は、配線基板９０を有してもよく、積層された半導体装置１は配線基板９０に搭載されていてもよい。配線基板９０には、複数の配線９２が形成されていてもよく、また、外部端子９４が形成されていてもよい。これにより、回路基板等に実装しやすい半導体装置１００を提供することができる。さらに、積層された各半導体装置１の間には、図示しない絶縁層（応力緩和機能を有してもよい）が形成されていてもよい。これにより、信頼性の高い半導体装置１００を形成することができる。なお、図７には、本発明を適用した実施の形態に係る半導体装置１００が実装された回路基板１０００を示す。また、本発明を適用した実施の形態に係る半導体装置を有する電子機器として、図８にはノート型パーソナルコンピュータ２０００が、図９には携帯電話３０００が、それぞれ示されている。
【００２２】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図２】図２は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図３】図３は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図４】図４（Ａ）及び図４（Ｂ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図５】図５は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図６】図６は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図７】図７は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図８】図８は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図９】図９は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１０  半導体基板、  １２  集積回路、  １４  パッド、  ２０  貫通穴、３０  凹部、  ３２  第１の面、  ３４  第２の面、  ４０  絶縁層、  ５０電気的接合部、  ５１  先端面、  ５２  導電部、  ５４  配線部、  ６０  貫通穴
【図１】
2004342990.tif 000003
【図２】
2004342990.tif 000004
【図３】
2004342990.tif 000005
【図４】
2004342990.tif 000006
【図５】
2004342990.tif 000007
【図６】
2004342990.tif 000008
【図７】
2004342990.tif 000009
【図８】
2004342990.tif 000010
【図９】
2004342990.tif 000011