(57)【要約】【課題】半導体基板上に形成されたＳｉＧｅ膜において、高い緩和率を実現し、かつＳｉＧｅ膜内の貫通転位密度を最大限に抑制することができる半導体基板の製造方法及びそれを利用した半導体装置の製造方法を提供することを目的とする。【解決手段】表面にシリコン層を有する基板上に、ＳｉＧｅ膜を形成し、該ＳｉＧｅ膜上に格子状の溝を有するマスクパターンを形成し、該マスクパターンをとおして基板にイオン注入し、熱処理を行う半導体基板の製造方法が提供される。【選択図】　図１
2004014878.tif 000002
【特許請求の範囲】
【請求項１】
表面にシリコン層を有する基板上に、ＳｉＧｅ膜を形成し、該ＳｉＧｅ膜上に格子状の溝を有するマスクパターンを形成し、該マスクパターンをとおして基板にイオン注入し、熱処理を行うことを特徴とする半導体基板の製造方法。
【請求項２】
ＳｉＧｅ膜上にさらに保護膜が形成され、該保護膜上に格子状のマスクパターンを形成する請求項１に記載の半導体基板の製造方法。
【請求項３】
表面にシリコン層を有する基板が、ＳＯＩ構造基板である請求項１又は２に記載の半導体基板の製造方法。
【請求項４】
基板に注入するイオンが、水素、希ガス類元素からなる群から選択されたイオンである請求項１〜３のいずれか１つに記載の半導体基板の製造方法。
【請求項５】
基板に注入するイオンの注入ピークが、ＳｉＧｅ膜と基板との界面の基板側に設定される請求項１〜４のいずれか１つに記載の半導体基板の製造方法。
【請求項６】
マスクパターンが、フォトレジスト又は酸化膜により形成されてなる請求項１〜５のいずれか１つに記載の半導体基板の製造方法。
【請求項７】
保護膜が酸化膜、窒化膜または酸化窒化膜である請求項２〜６のいずれか１つに記載の半導体基板の製造方法。
【請求項８】
イオン注入、熱処理の後に、マスクパターンを除去して、ＳｉＧｅ膜上に、さらにＳｉＧｅ膜を形成する請求項１〜７に記載の半導体基板の製造方法。
【請求項９】
シリコン層が（１００）面であり、マスクパターンの格子状の溝を＜１１０＞方向に平行に形成する請求項１〜８のいずれか１つに記載の半導体基板の製造方法。
【請求項１０】
さらに、ＳｉＧｅ膜上に格子歪をもつ半導体膜を形成する請求項１〜９のいずれか１つに記載の半導体基板の製造方法。
【請求項１１】
請求項１０で得られた半導体基板の半導体膜を活性層として用いてなる半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板の製造方法及び半導体装置に関し、より詳細には、ＳｉＧｅ膜を備えることにより歪を導入した高品質かつ高性能な半導体基板の製造方法及びこれを利用した半導体装置に関する。
【０００２】
【従来の技術】
従来、チャネル領域を通過する電子や正孔の移動度を向上する目的でＳｉ基板上に歪ＳｉＧｅ膜を仮想格子状に形成し、Ｓｉ基板との格子定数の不整合によるこのＳｉＧｅ膜の歪をミスフィット転位の導入により緩和したのちに、キャップ層としてＳｉ膜を形成する方法が知られている。このＳｉ膜は、より格子定数の大きいＳｉＧｅ膜に引っ張られることにより歪が生じ、これによりバンド構造が変化し、キャリアの移動度を向上させる。
ＳｉＧｅ膜の歪を緩和する方法としては、ＳｉＧｅ膜を数μｍの厚さで成膜し、ＳｉＧｅ膜の歪弾性エネルギーを増大させることにより格子緩和する方法が知られている。例えばＹ．Ｊ．Ｍｉｉらは、論文Ａｐｐｌ．　Ｐｈｙｓ．　Ｌｅｔｔ．　５９（１３），　１６１１（１９９１）において、ＳｉＧｅ膜中のＧｅ濃度を徐々に増加し、約１μｍの濃度傾斜ＳｉＧｅ膜を形成することによるＳｉＧｅ膜の歪緩和を発表している。
【０００３】
また、薄膜のＳｉＧｅ膜の歪を緩和する方法として、水素などのイオン注入を行ったのちに高温でアニールすることにより、Ｓｉ基板内の欠陥層にできた積層欠陥がすべりを起こし、ＳｉＧｅ膜／Ｓｉ基板界面でミスフィット転位を発生させる方法が知られている。例えばＤ．Ｍ．Ｆｏｌｌｓｔａｅｄｔらは、論文Ａｐｐｌ．　Ｐｈｙｓ．　Ｌｅｔｔ．　６９（１４），　２０５９（１９９６）で、Ｈｅイオン注入による歪緩和を、Ｈ．Ｔｒｉｎｋａｕｓらは、論文Ａｐｐｌ．　Ｐｈｙｓ．　Ｌｅｔｔ．　７６（２４），　３５５２（２０００）で、Ｈイオン注入による歪緩和を発表している。
【０００４】
【発明が解決しようとする課題】
しかし、ＳｉＧｅ膜を数μｍの厚さまで成膜する方法では、完全に格子整合した状態を保てる最大膜厚である臨界膜厚を超えてしまうため、ＳｉＧｅ膜中に非常に多くの欠陥が発生する。また、ＳｉＧｅ膜は、歪を自己緩和しながら成長するため、ＳｉＧｅ膜表面にクロスハッチと呼ばれる数十μｍピッチの筋状の凹凸が発生する。したがって、ＳｉＧｅ膜表面を平坦化することが必要となり、製造工程が煩雑になるという課題がある。
【０００５】
一方、水素などのイオン注入を行う方法では、例えば、図８に示すように、上記のＳｉＧｅ膜を数μｍ厚まで成長させる方法よりは少ないものの、終端されないミスフィット転位８から貫通転位９が発生する。この貫通転位９は、エネルギー的に安定するために、ＳｉＧｅ膜の（１　１　１）面１０上を通ってＳｉＧｅ膜２の表面に達する。これにより、この基板を用いて素子を形成した時に接合リーク電流を増大させるという課題がある。
【０００６】
本発明は、上記課題に鑑みなされたものであり、半導体基板上に形成されたＳｉＧｅ膜において、高い緩和率を実現し、かつＳｉＧｅ膜内の貫通転位密度を最大限に抑制することができる半導体基板の製造方法及びそれを利用した半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明によれば、表面にシリコン層を有する基板上に、ＳｉＧｅ膜を形成し、該ＳｉＧｅ膜上に格子状の溝を有するマスクパターンを形成し、該マスクパターンをとおして基板にイオン注入し、熱処理を行う半導体基板の製造方法が提供される。
また、本発明によれば、上記で得られた半導体基板の半導体膜を活性層として用いてなる半導体装置が提供される。
【０００８】
【発明の実施の形態】
本発明の半導体基板の製造方法においては、まず、表面にシリコン層を有する基板上に、ＳｉＧｅ膜を形成する。
表面がシリコン層からなる基板とは、アモルファス、マイクロクリスタル、単結晶、多結晶、これらの結晶状態の２種類以上が混在するシリコン基板又はこれらのシリコン層を表面に有する、いわゆるＳＯＩ基板が含まれる。なかでも、単結晶シリコン基板が好ましい。なお、ＳＯＩ基板を用いる場合は、表面シリコン層の膜厚が、表面シリコン層内に存在するイオン注入のピーク位置とＳｉＧｅ膜／シリコン層界面との距離よりも厚いことが必要であるため、この距離の２倍程度の膜厚を有する表面シリコン層を用いることが好ましい。
【０００９】
ＳｉＧｅ膜は、公知の方法、例えば、ＣＶＤ法、スパッタ法、真空蒸着法、ＭＥＢ法等の種々の方法により形成することができる。なかでも、ＣＶＤ法によるエピタキシャル成長法により形成することが好ましい。この場合の成膜条件は、当該分野で公知の条件を選択することができ、特に、成膜温度は、例えば、４００〜９００℃、好ましくは４００〜６５０℃程度が適当である。具体的には、以下の範囲のＧｅの濃度を有するＳｉＧｅ膜を形成する場合、例えば、３０ａｔｏｍ％のＧｅ濃度のＳｉＧｅ膜を成長させる場合、成膜温度は５００℃以下が好ましい。このＳｉＧｅ膜においては、Ｇｅの濃度は特に限定されるものではないが、例えば、１０〜５０ａｔｏｍ％程度、好ましくは１０〜４０ａｔｏｍ％、より好ましくは２０〜３０ａｔｏｍ％が挙げられる。ＳｉＧｅ膜の膜厚は、後の歪み緩和アニール工程で発生するＳｉＧｅ膜とシリコン基板１との界面のすべり転位が、その上に形成するであろう半導体装置、例えばＭＯＳＦＥＴに悪影響を及ぼさないようにするために、厚膜であることが好ましい。厚膜とする手法としては、一般的に成長温度を下げることが有効である。一方、基板上にＳｉＧｅ膜を堆積した時、ＳｉＧｅ膜の格子歪み緩和が生じるような膜厚、すなわち臨界膜厚よりも薄いことが好ましい。具体的には、５０〜５００ｎｍ程度が挙げられ、さらに１００〜５００ｎｍ程度が適当である。特に、後工程においてＰＮ接合を形成することを考慮すると、ＳｉＧｅ膜の膜厚は３００ｎｍ以上が好ましい。なお、Ｇｅの濃度は、膜厚方向及び層表面方向（面内方向）に連続的又は段階的に傾斜して変化していてもよいが、均一であることが好ましい。また、このＳｉＧｅ膜は、Ｇｅの濃度が同一の又は異なる複数の積層膜として形成してもよい。
【００１０】
ＳｉＧｅ膜を形成した後、マスクパターンを形成する前に、ＳｉＧｅ膜上に保護膜を形成してもよい。保護膜は、後述するイオン注入からＳｉＧｅ膜表面を保護する機能を有する限り、どのような材料で形成されてもよい。例えば、シリコン酸化膜（熱酸化膜、低温酸化膜：ＬＴＯ膜等、高温酸化膜：ＨＴＯ膜）、シリコン窒化膜、シリコン酸化窒化膜、ＳＯＧ膜、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜等の単層膜又は積層膜が挙げられる。なかでも、酸化膜、窒化膜又は酸化窒化膜が好ましい。保護膜の膜厚は、ＳｉＧｅ膜の膜厚、後述するイオン注入におけるイオン種、加速エネルギー等により、適宜調整することができ、例えば、５〜１００ｎｍ程度が挙げられる。保護膜は、ＣＶＤ法、熱酸化法、スパッタ法、蒸着法、ゾルゲル法、スピンコート法等の種々の方法により形成することができる。
【００１１】
保護膜を形成することにより、イオン注入時にＳｉＧｅ膜へコンタミが侵入することを防ぐことができると同時に、保護膜がなく、ＳｉＧｅ膜厚も薄い条件でイオン注入機の装置仕様限界以下の低加速エネルギーが要求される場合でも、保護膜の膜厚を調整することで、ＳｉＧｅ膜／シリコン層（基板）へ浅く注入することができる。その結果、非常に薄い膜厚のＳｉＧｅ膜であってもミスフィット転位を確実に終端させ、貫通転位を発生させずに歪ＳｉＧｅ膜を格子緩和することができる。
【００１２】
次いで、ＳｉＧｅ膜上にマスクパターンを形成する。ここでのマスクパターンは、フォトレジスト又は絶縁膜（熱酸化膜、低温酸化膜：ＬＴＯ膜等、高温酸化膜：ＨＴＯ膜等のシリコン酸化膜；シリコン窒化膜、ＳＯＧ膜、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜等）の単層膜又は積層膜等によって形成することができる。なかでも、フォトレジスト又は酸化膜により形成することが好ましい。マスクパターンは、フォトレジストの場合には、公知のフォトリソグラフィ工程によって所定の形状に形成することができる。酸化膜等の場合には、酸化膜をＳｉＧｅ膜上に形成した後、その上に、公知のフォトリソグラフィ工程によって所定形状のレジストパターンを形成し、このレジストパターンをマスクとして用いて、ＲＩＥ法等のドライエッチング又はウェットエッチング等により、酸化膜等をパターニングして形成することができる。特に、酸化膜は、イオン注入エネルギーが高く、フォトレジストを厚く塗布する必要がある場合や、微細でパターンピッチの狭い格子状溝が必要な場合などで、フォトレジストのアスペクト比が高くなりすぎ、レジストパターンが倒壊するためにフォトレジスト膜厚が必要な厚さに成膜できない場合などに有効である。
【００１３】
マスクパターンは、格子状の溝を有している。ここでの溝は底部を有するものであってもよい、例えば、格子状に凹凸を有するような形状又は部分的に膜厚が異なるような形状であってもよいが、底部がない貫通した溝であることが好ましい。また、格子状に溝を有するとは、縦及び横方向に縞状にレジストが配置しない領域を有しており、レジストがほぼ正方形で均等に配置しているような形状のほか、いわゆる市松模様を構成するようにレジストが配置する領域と配置しない領域とが縦及び横方向に交互に配列する形状、さらには、レジストが配置する領域が円形；三角形、四角形、六角形、八角形等の多角形等、好ましくは正多角形等である網目状の溝を有するような形状であってもよい。なかでも、レジストが配置した領域が正方形で、縦及び横に垂直に交わる溝を有する形状が好ましい。特に、格子状の溝の幅は、例えば、５０〜１０００ｎｍ程度、溝の間隔は、５０〜２０００ｎｍ程度が適当である。特に、格子状の溝の形成方向は、例えば、シリコン層（基板）が（１００）面である場合には、一方向の溝の方向が＜１１０＞方向に平行、他方向の溝の方向が＜１１０＞方向に垂直であることが好ましい。これにより、ミスフィットが延びる方向とイオン注入される方向とを一致させることができるため、より確実にミスフィット転位を終端させることができる。
【００１４】
マスクパターンの膜厚は、特に限定されるものではなく、後述するイオン注入の条件、マスクパターンの材料によって適宜調整することができるが、後述するようにマスクパターンの溝からのみ所望の領域にイオン注入することができるように設定することが必要であり、例えば、１００〜１０００ｎｍ程度が適当である。
【００１５】
続いて、上記のようなマスクパターンをとおして基板にイオン注入し、熱処理を行う。イオン注入は、基板として用いるシリコンの表面に結晶欠陥を導入し得る元素、イオン注入後のアニールにおいて、シリコン基板中にマイクロキャビティーを形成し得る元素等を用いて行うことが適当であり、例えば、水素、希ガス類元素及び３族、４族、５族元素からなる群から選択することができる。具体的には、水素、ヘリウム、ネオン、リン、砒素、ボロン、シリコン、炭素、ゲルマニウム等が挙げられ、なかでも、水素が好ましい。イオン注入の加速エネルギーは、用いるイオン種、ＳｉＧｅ膜の膜厚、マスクパターンの膜厚等によって適宜調整することができる。例えば、マスクパターンで覆われている領域においては、イオンがＳｉＧｅ膜や基板に注入されず、一方、マスクパターンで覆われていない領域においては、ＳｉＧｅ膜／基板界面のシリコン基板側に注入ピークがくるような加速エネルギーを選択して行うことが必要である。さらに具体的には、界面から、基板側に７０ｎｍ程度以上深い位置（好ましくは３０〜８０ｎｍ程度の位置）にピークがくるように設定することが、ＳｉＧｅ膜中の欠陥抑制及びＳｉＧｅ膜の薄膜化防止のために望ましい。例えば、２０〜１５０ｋｅＶ程度、好ましくは３０〜３５ｋｅＶ程度の注入エネルギーが挙げられ、より具体的には、ＳｉＧｅ膜の膜厚が２００ｎｍ程度の場合で、水素を用いる場合には、１８〜２５ｋｅＶ程度が挙げられる。ドーズは、例えば、２×１０１６ｃｍ−２程度以下のドーズが挙げられる。
【００１６】
熱処理は、例えば、炉アニール、ランプアニール等が挙げられ、不活性ガス雰囲気（アルゴン等）、大気雰囲気、窒素ガス雰囲気、酸素ガス雰囲気、水素ガス雰囲気等下で、６００〜９００℃の温度範囲で、１０〜３０分間程度行うことができる。
これにより、イオン注入された元素が注入ピーク付近で微小な空孔を形成し、それによって発生した積層欠陥が（１　１　１）面上をすべりＳｉＧｅ膜／シリコン層（基板）界面でミスフィット転位になることで格子緩和が起こる。なお、ミスフィット転位は、ウェハ全面にわたって格子状に形成され、このミスフィット転位は格子パターンに沿ってループを形成し、あるいはウェハ端まで達することで確実に終端される。終端されたミスフィット転位からはＳｉＧｅ膜を貫いて表面に達する貫通転位は発生せず、貫通転位を抑制したまま歪ＳｉＧｅ膜を格子緩和することができる。
【００１７】
なお、本発明においては、上記のようにイオン注入して、マスクパターンを除去した後に、さらに、その上に、第２のＳｉＧｅ膜を形成し、最終的に、ＳｉＧｅ膜を複数の積層膜として形成してもよい。この第２のＳｉＧｅ膜は、Ｇｅの濃度が同一の又は異なる複数の積層膜として形成してもよい。
【００１８】
また、第２のＳｉＧｅ膜を形成せずに上記で形成したＳｉＧｅ膜上に、あるいは第２のＳｉＧｅ膜の上に、格子歪をもつ半導体膜を形成することが好ましい。半導体層は、シリコンと同様のダイヤモンド構造を有するものであれば特に限定されるものではなく、例えば、Ｓｉ、ＳｉＣ又は上記ＳｉＧｅ膜よりもＧｅ濃度が低いＳｉＧｅ膜等が挙げられる。なかでも、シリコン膜が好ましい。ＳｉＣにおけるＣ濃度は、特に限定されるものではなく、例えば、０．１〜７ａｔｏｍ％程度が挙げられる。また、ＳｉＧｅ膜におけるＧｅ濃度は、１０ａｔｏｍ％程度以下が適当である。半導体膜は、ＳｉＧｅ膜と同様の方法で形成することができ、例えば、成長ガスを切り替えて、ＳｉＧｅ膜に引き続いて、同一装置内で形成することが好ましい。これにより、ＳｉＧｅ膜の表面の酸素等の汚染を低減することができる。この場合の基板温度は、４００〜６５０℃程度が好ましい。半導体膜の膜厚は、後の半導体装置の製造工程での膜減り及びＳｉＧｅ膜からのＧｅの拡散等を考慮して、厚膜であることが好ましいが、一方、ＳｉＧｅ膜の歪み緩和工程後に発生する半導体膜の引っ張り歪みによる欠陥発生を抑制するため、臨界膜厚以下の膜厚で形成することが好ましい。なお、ＳｉＧｅ膜のゲルマニウム濃度が高いほど薄く、後に行うであろう半導体装置の製造プロセスにおける熱処理温度が高いほど薄くすることが好ましい。膜厚は、具体的には、１〜１００ｎｍ程度、より好ましくは５〜３０ｎｍ程度であるが、特に、３０ａｔｏｍ％のＧｅ濃度のＳｉＧｅ膜の上に形成する場合には、その膜厚は２０ｎｍ程度以下、２０ａｔｏｍ％のＧｅ濃度の場合には５０ｎｍ程度以下が適当である。なお、この半導体膜は、組成が同一の又は異なる複数の積層膜として形成してもよい。
これにより、良質で十分な歪をもつ歪半導体膜を得ることができ、得られた基板を用いて半導体装置を形成する場合には、目標とするキャリアの移動度向上を達成することができる。
【００１９】
このようにして得られた半導体基板の半導体膜を活性層として用いて、半導体装置を形成することができる。半導体装置は、公知の方法により形成することができ、例えば、半導体膜上に、ゲート絶縁膜、ゲート電極を形成した後、イオン注入によりソース／ドレイン領域を形成することにより、形成することができる。また、この半導体装置は、ＬＤＤ構造、ＤＤＤ構造を有していてもよい。これにより、電気的特性の優れた半導体装置を得ることができる。
以下、図面を参照して、本発明の半導体基板の製造方法及び半導体装置の実施の形態について詳細に説明する。
【００２０】
実施の形態１
まず、前処理として、５％の希フッ酸にて表面の自然酸化膜の除去を行ない、（１００）面を有するシリコン基板１を準備した。このシリコン基板１上に、図１（ａ）に示したように、低圧気相成長（ＬＰ−ＣＶＤ）装置を用い、ゲルマン（ＧｅＨ４）とシラン（ＳｉＨ４）とを原料に、Ｇｅ濃度３０％のＳｉＧｅ膜２を仮想格子状に、膜厚１５０ｎｍになるまで５００℃にて、エピタキシャル成長させる。
【００２１】
次に、図１（ｂ）に示すように、フォトレジストをシリコン基板１上全面に、膜厚５００ｎｍでスピンコートし、ｉ線ステッパにより、格子状のパターンを有するフォトマスクを用いて露光し、アルカリ現像液で現像することで、シリコン基板１上全面に、格子状の溝を有するマスクパターン３を形成する。なお、このマスクパターン３の平面図を図２に示す。このマスクパターン３の溝は、一方向が＜１１０＞方向に平行に、他の方向が＜１１０＞方向に垂直に配置されるように、シリコン基板上に形成されている。
このパターンをマスクとして用いて、図１（ｃ）に示すように、注入エネルギー１８ｋｅＶ、ドーズ３×１０１６ｃｍ−２、チルト角７°の条件にて水素イオン４を注入する。
【００２２】
この注入条件でのイオン注入により、注入ピークが、マスクパターン３で被覆されていない領域では、ＳｉＧｅ膜２／シリコン基板１界面の基板側７０ｎｍの位置に、マスクパターン３で被覆されている領域では、マスクパターン３の膜厚の中央付近に、それぞれくるように設定されており、マスクパターン３で被覆されている領域では水素イオン４がＳｉＧｅ膜２やシリコン基板１へ達することはない。
【００２３】
その後、図１（ｄ）に示すように、シリコン基板１上のレジストを除去し、窒素ガス雰囲気のアニール装置で８００℃にて１０分間、熱処理を行う。これにより、マスクパターン３で被覆されていなかった領域においてシリコン基板１中に注入された水素イオンの注入ピーク近傍にマイクロキャビティー６と呼ばれる１０ｎｍ程度の直径を有する微小の空孔が発生する。この空孔によって積層欠陥が発生し、この積層欠陥がすべりを起こすことにより、ＳｉＧｅ膜２／シリコン基板１界面にミスフィット転位８を発生させて、ＳｉＧｅ膜２の格子緩和が起こる。
【００２４】
この条件で歪緩和したＳｉＧｅ膜２の（−２　−２　４）面をＸＲＤ（Ｘ線回折法）を用いて解析すると、ＳｉＧｅ膜２の歪緩和率は７８．３％と、十分に緩和していた、また結晶性も良好であった。
この際のミスフィット転位８の模式図を図３（ａ）に示す。従来技術の模式図（図８）と比較し、ミスフィット転位８は終端しており、その貫通転位の発生が抑制されることが分かる。ミスフィット転位８は、ウェハ全面で見た場合、図３（ｂ）のようにウェハ端まで達するか、図３（ｃ）のように格子状のループを形成することで確実に終端することになる。
【００２５】
また、図４は刀状転位１３が発生することで格子歪緩和している状態のＳｉＧｅ膜２とシリコン基板１界面での原子配列状態を＜１１０＞方向から見た模式図を示す。この場合、ミスフィットの形成される方向は、紙面に対し垂直方向となる。したがって、マスクパターン３における溝の方向は、シリコン基板１として（１００）面を用いた場合においては、＜１１０＞方向とすることで、ミスフィット転移８が延びる方向と一致させることができるため、ミスフィット転位８を終端させることができる。
【００２６】
次いで、図５（ａ）に示すように、この歪緩和ＳｉＧｅ膜２／シリコン基板１上に、Ｇｅ濃度３０％の第２のＳｉＧｅ膜１８を、膜厚３００ｎｍまで仮想格子状にエキタキシャル成長させる。
これにより、ＳｉＧｅ膜は合計で４５７ｎｍとなり、例えば、この基板を用いて、電源電圧が高い条件のＣＭＯＳデバイスを形成し、動作させても、ＣＭＯＳデバイスの空乏層の広がりが、ミスフィット転位が存在するＳｉＧｅ膜２とシリコン基板１との界面に到達することはなく、接合リーク電流の発生を防止することができる。
【００２７】
続いて、図５（ｂ）に示すように、キャリアの通過するチャネル領域として、ＳｉＧｅ膜１８上にシリコン膜１９を仮想格子状に、膜厚２０ｎｍまでエピタキシャル成長させる。
この後、ゲート絶縁膜、ゲート電極を公知の方法で形成し、イオン注入によりソース／ドレイン領域を形成することにより、半導体装置を形成することができる。
このようにして得られた半導体基板のシリコン膜１９は、より格子定数の大きい歪緩和ＳｉＧｅ膜１８と格子整合し、引っ張り歪をもつこととなり、得られた半導体装置においてはキャリアの移動度が向上する。
【００２８】
なお、上記の方法で得られた基板と、従来技術におけるウェハ全面に水素イオンを均一に注入し、アニール処理した歪緩和ＳｉＧｅ膜上に、上記と同様の条件でＳｉＧｅ膜を膜厚３００ｎｍに成長させ、その上にＳｉ層を膜厚２０ｎｍに成長させた半導体基板とを、位相差顕微鏡（Ｎｏｒｍａｒｓｋｉ顕微鏡）で比較した。その結果、従来の方法ではＳｉＧｅ膜／シリコン基板界面に発生したミスフィット転位が確実には終端されず、基板表面まで貫通転位２１が数多く達しているのが観察された。これに対し、上記方法で得られた基板では、表面に全く貫通転位が観察されなかった。
【００２９】
実施の形態２
実施の形態１と同様のシリコン基板１を準備し、図６（ａ）に示すように、このシリコン基板１上に、低圧気相成長装置を用いゲルマンとシランとを原料に、Ｇｅ濃度４０％のＳｉＧｅ膜２を仮想格子状に、８０ｎｍ膜厚になるまで５００℃にてエピタキシャル成長させる。このＳｉＧｅ膜２上に、保護膜７として低温酸化膜を５０ｎｍ膜厚になるまで成膜する。
【００３０】
次に、図６（ｂ）に示すように、実施の形態１と同様に、保護膜７上に、格子状の溝を有するマスクパターン３を形成する。
続いて、図６（ｃ）に示すように、注入エネルギー１０ｋｅＶ、ドーズ３×１０１６ｃｍ−２、チルト角７°の条件にて水素イオン４を注入する。
この注入条件でのイオン注入により、注入ピークが、マスクパターン３で被覆されていない領域では、ＳｉＧｅ膜２／シリコン基板１界面の基板側３０ｎｍの位置に、マスクパターン３で被覆されている領域では、パターン３の膜厚の上層付近に、それぞれくるように設定されており、マスクパターン３で被覆されている領域では水素イオンがＳｉＧｅ膜２やシリコン基板１へ達することはない。
【００３１】
その後、図６（ｄ）に示すように、シリコン基板１上のレジストを除去し、希ＨＦで酸化膜を除去した後に、窒素ガス雰囲気のアニール装置で８００℃にて１０分間、熱処理を行う。これにより、マスクパターン３で被覆されていなかった領域においてシリコン基板１中に注入された水素イオン４の注入ピーク近傍にマイクロキャビティー６と呼ばれる１０ｎｍ程度の直径を有する微小の空孔が発生する。この空孔によって積層欠陥が発生し、この積層欠陥がすべりを起こすことにより、ＳｉＧｅ膜２／シリコン基板１界面にミスフィット転位を発生させて、ＳｉＧｅ膜２の格子緩和が起こる。
【００３２】
この実施の形態では、イオン注入の前に、保護膜を形成することで、イオン注入時のコンタミ混入を防ぐことができる。さらに、水素イオンを注入しようとするとき、現行のイオン注入機の装置仕様では加速電圧５ｋｅＶ程度が下限であり、加速電圧５ｋｅＶで保護膜を形成せずに、比較的薄い膜厚、例えば２５ｎｍのＳｉＧｅ膜に水素イオンを注入し、アニールしても注入ピーク位置が深くなりすぎて十分には緩和しないという問題があるが、保護膜の膜厚を厚くすることで注入ピーク位置を制御することができ、非常に薄いＳｉＧｅ膜でも現行のイオン注入機で容易に注入位置を制御して、その結果、歪み緩和を行うことができる。
【００３３】
実施の形態３
シリコン基板を用いる代わりに、表面層が膜厚１００ｎｍ程度の単結晶シリコン層からなるＳＯＩ基板を用いて、実施の形態１及び２と同様に半導体基板を完成させた。
このような基板によっても、実施の形態１と同様の効果が得られる。
【００３４】
実施の形態４
ここでは、図７に示す半導体装置を形成する。
実施の形態１と同様のシリコン基板１上に、Ｇｅ濃度３０％の第１のＳｉＧｅ膜２を仮想格子状に１５０ｎｍ膜厚になるまで５００℃にてエピタキシャル成長させ、第１のＳｉＧｅ膜２上に、保護膜（図示せず）として２０ｎｍ膜厚の酸化膜を形成し、その上に、格子状の溝を有するマスクパターン（図示せず）を形成し、このマスクパターンをマスクとして用いて、実施の形態１と同様に、水素イオン注入を行い、アニール処理を行なう。
マスクパターンを除去し、洗浄した後、十分に歪緩和したＳｉＧｅ膜２上にＧｅ濃度３０％の第２のＳｉＧｅ膜１８を３００ｎｍ成膜させ、さらにその上にシリコン膜１９を仮想格子状に２０ｎｍ膜厚になるまで成長させる。
【００３５】
このようにして形成された基板を用いて、公知の方法でＰＭＯＳを形成した。ＰＭＯＳは、シリコン膜１９上にゲート酸化膜２１を介して、サイドウォール２４を有するゲート電極２０が形成されている。シリコン膜１９及び第２のＳｉＧｅ膜１８には、ソース領域２２及びドレイン領域２３が形成されている。
このように、歪Ｓｉ／ＳｉＧｅ膜／Ｓｉ基板は、ＳｉＧｅ膜が十分に格子緩和されており、それによりシリコン膜に引っ張り歪が発生しているため、ＰＭＯＳトランジスタのＩｄ−Ｖｄ特性は、通常のシリコン基板上に形成したＰＭＯＳに比べ、ドレイン電流が増加しており、また、相互コンダクタンス特性であるＧｍ−Ｖｇ特性においてもＧｍの最大値が大きくなっていた。よって、キャリア（ここでは正孔）の移動度が上昇していることが確認できた。
【００３６】
【発明の効果】
本発明によれば、格子状の溝を有するマスクパターンを用いて、基板にイオン注入することにより、ＳｉＧｅ膜とシリコン層（基板）との界面に、確実に終端されたミスフィット転位を形成することが可能となる。これにより、リーク電流の原因となる貫通転位が低減された良質な結晶性と十分な緩和率とを備える歪緩和ＳｉＧｅ膜を形成することができる。
また、上記のような半導体基板上に半導体層を形成した基板を用いて半導体装置を形成することにより、従来のシリコン基板に比べ、キャリアの移動度が向上した半導体装置を得ることが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体基板の製造方法を説明するための概略断面製造工程図である。
【図２】本発明の半導体基板の製造方法で使用されるマスクパターンの平面図である。
【図３】本発明の半導体基板の製造方法によって半導体基板におけるミスフィット転位から発生した貫通転位を説明するための図及びミスフィット転位がウェハ端まで達するか、ループを形成することで確実に終端することを示した模式図である。
【図４】本発明の半導体基板の製造方法において、刃状転位が発生し格子緩和している状態のＳｉＧｅ膜とシリコン基板との界面の原子配列状態を＜１１０＞方向から見た模式図である。
【図５】図１に続く概略断面製造工程図である。
【図６】本発明の別の半導体基板の製造方法を説明するための概略断面製造工程図である。
【図７】本発明の半導体基板の製造方法で得られた基板を用いて作製したＭＯＳＦＥＴを示す要部の概略断面図である。
【図８】従来技術における終端されていないミスフィット転位から貫通転位が発生する様子を示した模式図である。
【符号の説明】
１　シリコン基板
２　ＳｉＧｅ膜
３　マスクパターン
４　水素イオン
６　マイクロキャビティー
７　保護膜
８　ミスフィット転位
９　貫通転位
１０　ＳｉＧｅ膜の（１１１）面
１１　Ｓｉ原子
１２　Ｇｅ原子
１３　刀状転位
１８　第２のＳｉＧｅ膜
１９　シリコン膜（半導体膜）
２０　ゲート電極
２１　ゲート参加膜
２２　ソース領域
２３　ドレイン領域
２４　サイドウォール
【図１】
2004014878.tif 000003
【図２】
2004014878.tif 000004
【図３】
2004014878.tif 000005
【図４】
2004014878.tif 000006
【図５】
2004014878.tif 000007
【図６】
2004014878.tif 000008
【図７】
2004014878.tif 000009
【図８】
2004014878.tif 000010