(57)【要約】【課題】ソース領域に不純物の注入の際、それに隣接するゲートの端部にも注入されてしまい、ゲート全体で不純物濃度が一様とならない。【解決手段】ゲートＧの電極端とソース／ドレインとなる第１の拡散領域８の間に、酸化領域であるＬＯＣＯＳ領域９を形成して、ゲート領域Ｇとソース／ドレインとの間にオフセットを設ける。このようなオフセットがあることにより、ゲートＧに不純物を注入する時は、そのゲートＧにのみ不純物を注入できる。オフセットを設けたことにより、電気的に分断されたゲートＧと第１の拡散領域８とは、ゲートＧの電極下のチャンネル領域と第１の拡散領域８とを第２の拡散領域１０によって接続する。【選択図】　図１
2004014633.tif 000002
【特許請求の範囲】
【請求項１】
異種導電型のゲートをもつ電界効果トランジスタペアにより負の温度係数の電圧を出力する第１の電圧源回路と、
同一の導電型で不純物濃度の異なるゲートをもつ電界効果トランジスタペアにより正の温度係数の電圧を出力する第２の電圧源回路と、
前記両出力を所定の比で合成する合成回路とを備えた基準電圧発生回路において、
これらの電界効果トランジスタは、ゲート電極端と第１の拡散領域端の間にＬＯＣＯＳ領域をもち、ゲート電極下のチャンネル領域と第１の拡散領域とを第２の拡散領域で接続することを特徴とする基準電圧発生回路。
【請求項２】
異種導電型のゲートをもつ電界効果トランジスタペアにより負の温度係数の電圧を出力する電圧発生回路において、
これらの電界効果トランジスタは、ゲート電極端と第１の拡散領域端の間にＬＯＣＯＳ領域をもち、ゲート電極下のチャンネル領域と第１の拡散領域とを第２の拡散領域で接続することを特徴とする電圧発生回路。
【請求項３】
同一の導電型で不純物濃度の異なるゲートをもつ電界効果トランジスタペアにより正の温度係数の電圧を出力する電圧発生回路において、
これらの電界効果トランジスタは、ゲート電極端と第１の拡散領域端の間にＬＯＣＯＳ領域をもち、ゲート電極下のチャンネル領域と第１の拡散領域とを第２の拡散領域で接続することを特徴とする電圧発生回路。
【請求項４】
高濃度ｐ型ゲートを持つ電界効果トランジスタにおいて、
前記電界効果トランジスタは、ゲート電極端と第１の拡散領域端の間にＬＯＣＯＳ領域をもち、ゲート電極下のチャンネル領域と第１の拡散領域とを第２の拡散領域で接続することを特徴とする電界効果トランジスタ。
【請求項５】
低濃度ｎ型ゲートを持つ電界効果トランジスタにおいて、
前記電界効果トランジスタは、ゲート電極端と第１の拡散領域端の間にＬＯＣＯＳ領域をもち、ゲート電極下のチャンネル領域と第１の拡散領域とを第２の拡散領域で接続することを特徴とする電界効果トランジスタ。
【請求項６】
異種導電型のゲートをもつ電界効果トランジスタペアにより負の温度係数の電圧を出力する第１の電圧源回路と、
同一の導電型で不純物濃度の異なるゲートをもつ電界効果トランジスタペアにより正の温度係数の電圧を出力する第２の電圧源回路と、
前記両出力を所定の比で合成する合成回路とを備えた基準電圧発生回路において、
これらの電界効果トランジスタは、ソース領域とゲートとの間と、ドレイン領域とゲート領域との間にそれぞれＬＯＣＯＳ領域を形成し、そして、ゲート電極下のチャンネル領域とソース領域との間、およびゲート電極下のチャンネル領域とドレイン領域との間をそれぞれ電気的に接続できるように、ソース領域およびドレイン領域の下方に第２の拡散領域を形成したことを特徴とする基準電圧発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基準電圧や所望の温度係数を有する電圧を発生するための回路に関する。
【０００２】
【従来の技術】
特開２０００１−２８４４６４号公報にゲートの仕事関数差の原理を応用した基準電圧発生回路が開示されており、その回路を図１０に再掲する。
【０００３】
図１０において、ｎ型チャンネルの電界効果トランジスタ（以下単にトランジスタと記す）Ｍ１，Ｍ２，Ｍ５および抵抗Ｒ１，Ｒ２からなるブロックについて説明する。トランジスタＭ１，Ｍ２は、基板やチャンネルドープの不純物濃度は等しく、共にｎ型基板のＰウェル内に形成される。そして両トランジスタＭ１，Ｍ２の基板電位はソース電位と等しく（基板端子Ｗをソースに接続）、かつゲートのチャンネル幅Ｗとチャンネ長Ｌの比（Ｗ／Ｌ）も互いに等しい。一方、トランジスタＭ１は高濃度ｎ型ゲートを持ち、トランジスタＭ２は高濃度ｐ型ゲートを持つ。このように、両トランジスタＭ１，Ｍ２はゲートの導電型のみが異なるペアのトランジスタである。
【０００４】
トランジスタＭ１は、ゲートをソースを結線することで定電流源としている。トランジスタＭ２のゲートには、ｎ型チャンネルのトランジスタＭ５と抵抗Ｒ１と抵抗Ｒ２からなるソース・フォロア回路によりの出力が与えられる。ペアトランジスタＭ１とＭ２を直列的に接続して同一電流を流すことにより、電界効果トランジスタＭ２のゲート・ソース間電圧Ｖ１には、負の温度係数を有する電圧Ｖｐｎが得られる。
【０００５】
次に、ｎ型チャンネルのトランジスタＭ３，Ｍ４からなるブロックについて説明する。このトランジスタＭ３，Ｍ４も、基板やチャンルドープの不純物濃度は等しく、共にｎ型基板のＰウェル内に形成される。そして各トランジスタＭ３，Ｍ４の基板電位はソース電位と等しく、かつ、ゲートのチャンネル幅Ｗとチャンネル長Ｌの比（Ｗ／Ｌ）も互いに等しい。一方、トランジスタＭ３は高濃度ｎ型ゲートを持ち、トランジスタＭ４は低濃度ｎ型ゲートを持つ。このように、両トランジスタＭ３，Ｍ４は、ゲートの不純物濃度のみが異なるペアのトランジスタである。
【０００６】
トランジスタＭ３は、ゲート電圧としてＶ２（＝Ｒ２／（Ｒ１＋Ｒ２）＊Ｖｐｎ）が入力される。トランジスタＭ４は、ゲートをソースに結線することで定電流源としている。これらのペアのトランジスタＭ３とＭ４を直列的に接続して両トランジスタに同一電流を流すことにより、トランジスタＭ３のゲート・ソース間電圧Ｖｇｓには、正の温度係数を有する電圧−Ｖｎｎが得られる。
【０００７】
したがってトランジスタＭ３のソース電位Ｖ３は、
Ｖ３＝Ｖ２−Ｖｇｓ＝Ｒ２／（Ｒ１＋Ｒ２）＊Ｖｐｎ−（−Ｖｎｎ）
＝Ｒ２／（Ｒ１＋Ｒ２）＊Ｖｐｎ＋Ｖｎｎ
となり、Ｒ１とＲ２の抵抗を調整することで、温度係数をもたない基準電源を得ることができる。
【０００８】
【発明が解決しようとする課題】
図７は、図１０で使用した高濃度ｎ型（ｎ＋）ゲートを持つトランジスタ（Ｍ１，Ｍ３）と低濃度ｎ型（ｎ−）ゲートを持つトランジスタ（Ｍ４）の作成プロセスを示す。図７（Ａ）に示すように、Ｐウェル領域１の上面にポリシリコン２を堆積し、そしてマスク３を用い、そのポリシリコン２をゲートＧにする部分にのみリン注入を行なう。リン注入の濃度の違いによってゲートＧを高濃度ｎ型（ｎ＋）ゲートか、低濃度ｎ型（ｎ−）ゲートかに作り分ける。
【０００９】
次に図７（Ｂ）に示すように、ゲートＧ以外のポリシリコン２を除去し、そしてゲートＧをマスク５で覆ってから、リン注入を行ない、Ｐウェル１にソース領域６およびドレイン領域７を作成する。その際、マスク５の位置ずれにより、ソース・ドレイン領域の作成が妨げられないように、マスク５のサイズを本来のチャンネル長Ｌより小さくしてリン注入を行なう。そのため、ゲートＧの両端部にもリンが注入されていまい、ゲートＧの両端部で高濃度ｎ型（ｎ＋）になってしまう。
【００１０】
トランジスタＭ１およびＭ３のごとく、ゲートＧが高濃度ｎ型（ｎ＋）の場合は、ゲート全体で高濃度ｎ型（ｎ＋）となり、その濃度がソース／ドレイン領域（ｎ＋）と同濃度なので問題はない。しかし、トランジスタＭ４のごとく、ゲートＧが低濃度ｎ型（ｎ−）の場合には、両端部のみ高濃度ｎ型（ｎ＋）で、ゲート全体で均一な濃度にはならない。
【００１１】
図８は、図１０で使用した高濃度ｐ型（ｐ＋）ゲートのトランジスタ（Ｍ２）の作成プロセスを示す。図８（Ａ）は、図７（Ｂ）と同じプロセスである。この時点では、ゲートＧ以外のポリシリコン２は既に除去されている。また、ゲートＧ自体には何も注入されていないがその両端部は、リン注入により高濃度ｎ型（ｎ＋）になっている。
【００１２】
次に、図８（Ｂ）で、基板上に形成する本基準電源発生回路以外に存在する他のｐ型チャンネルの電界効果トランジスタのソース領域およびドレイン領域を作成するため、ボロン注入を行なうが、このボロン注入により、同時にトランジスタＭ２のゲートＧを高濃度ｐ型（ｐ＋）にする。
【００１３】
ところが、トランジスタＭ２のソース領域６、ドレイン領城７が既に作成されており、それらの領域にボロンが注入されないようにマスク３で覆うが、その位置ずれを考慮して、マスク３のサイズを大き目にするか、あるいはボロン注入を本来のチャンル長Ｌより狭く行なう必要がある。そのため、ゲートＧの両端部はボロン注入されないため、ｎ＋のままで、トランジスタＭ２では、ゲートＧ全体が高濃度ｐ型（ｐ＋）ゲートになっていない。
【００１４】
図９（Ａ）および（Ｂ）は、このように作製された従来のペア電界効果トランジスタＭ１、Ｍ２と、ペア電界効果トランジスタＭ３、Ｍ４とにおける出力Ｖｐｎ、出力Ｖｎｎを示した実験結果である。チャンネル長Ｌがそれぞれ４０μｍ以下では出力が一定しない理由は、チャンネル長Ｌが小さくなると、トランジスタＭ２およびＭ４のゲート端部による影響が顕著となり、トランジスタＭ１とＭ２とで、およびトランジスタＭ３とＭ４とでペア性が保たれなくなるためと推察される。
【００１５】
そのため安定したＶｐｎおよびＶｎｎの出力を得るためには、つまり、安定したＶ３（基準電圧）を得るためには、チャンネル長Ｌはそれぞれ４０μｍ以上となるように設計する必要があり、レイアウト面積が増大化した。
【００１６】
本発明の目的は、レイアウト面積の小型化のためにチャンネル長をより小さくしても、安定した出力が得られる電界効果トランジスタを得ることである。
【００１７】
【課題を解決するための手段】
本発明の電界効果トランジスタにおいては、図１の断面構造で示すように、ゲートＧの電極端とソース／ドレインとなる第１の拡散領域８の間に、酸化領域であるＬＯＣＯＳ領域９を形成して、ゲート領域Ｇとソース／ドレインとの間にオフセット（ＬＯＣＯＳオフセット）を設ける。
【００１８】
このようなオフセットがあることにより、第１の拡散領域８に不純物を注入する時は、その第１の拡散領域８にのみ不純物を注入でき、又、ゲートＧに不純物を注入する時は、そのゲートＧにのみ不純物を注入できる。
【００１９】
オフセットを設けたことにより、ゲートＧと第１の拡散領域８とは電気的に分断されてしまい、トランジスタとして機能しなくなる。そこで、両者の電気的な結合を保つために、ゲートＧの電極下のチャンネル領域と第１の拡散領域８とを、それらの下方に位置する第２の拡散領域１０で接続する構造をとる。Ｚは基板上面を示す。
【００２０】
【発明の実施の形態】
図２の（Ａ）、（Ｂ）、（Ｃ）、図３（Ｄ）に図１の電界効果トランジスタの構成を実現するための作成プロセスを示す。この実施形態では、Ｎ型基板内のＰウェルに、高濃度ｎ型（ｎ＋）ゲートおよび低濃度ｎ型（ｎ−）ゲートを作成する。
【００２１】
まず、トランジスタＭ１およびＭ３のごとき高濃度ｎ型（ｎ＋）ゲート、およびトランジスタＭ４のごとき低濃度ｎ型（ｎ−）ゲートを作製する場合は、図２（Ａ）に示すように、Ｐウェル１の形成後、マスク３、５を用いて、リン注入を行ない、第２の拡散領域７を形成する。この第２の拡散領域７は、図７（Ｂ）のソース領域６およびドレイン領域７より大き目とし、後で形成するゲートＧの下方に位置するようにする。
【００２２】
次に、図２（Ｂ）に示すように、形成しようとするＬＯＣＯＳ領域９の以外を窒化膜１１で覆い、その領域にフィールド酸化を行なってＬＯＣＯＳ領域９を形成する。このＬＯＣＯＳ領域９は、後で形成するゲートＧとソース領域６およびドレイン領域７との間に位置し、酸化絶縁層であるため不純物が注入されても導電性を持つことはない。
【００２３】
次に、図２（Ｃ）に示すように、ＬＯＣＯＳ領域９を含むデバイス全面にポリシリコン２を堆積し、そしてマスク３を用い、ゲートＧにする部分のポリシリコン２にのみリン注入を行なう。リン注入の濃度でゲートＧを、高濃度ｎ型（ｎ＋）ゲートか低濃度ｎ型ゲート（ｎ−）かに作り分ける。
【００２４】
最後に、図３（Ｄ）に示すように、ゲートＧ以外のポリシリコン２を除去し、そのゲートＧをマスク５で覆ってからリン注入を行ない、第２の拡散領域１０内に、第１の拡散領域８を作成し、これがソース領域６、ドレイン領域７となる。
【００２５】
その際、注入したリンがゲートＧの両端部に注入されないように、▲１▼マスク５のサイズを、ゲートＧのチャンネル長より大き目とし、かつ、▲２▼ソース領域６、ドレインか領域７の作成が妨げられない程度にその大きさを制限する必要がある。
【００２６】
従来の構造では、ゲートＧの端部と、ソース／ドレイン領域とが隣接していたため、一方にリンを注入すると、その一部が他方にも注入されてしまったが、本発明のように、ゲートＧの両端部と、ソース／ドレイン領域との間にＬＯＣＯＳ領域９が介在するため、▲１▼、▲２▼の要求を満たすことのできるマスク５のサイズは容易に設定できる。この結果、トランジスタＭ１、Ｍ３のゲートＧ全体を高濃度ｎ型（ｎ＋）ゲートにでき、また、トランジスタＭ４のゲートＧ全体を低濃度ｎ型（ｎ−）ゲートにすることができる。
【００２７】
ＬＯＣＯＳ領域９を設けたことにより、ソース領域６／ドレイン領域７とゲートＧとが電気的に絶縁されてしまうので、第２の拡散領域１０によって両者を電気的に結合させている。第１の拡散領域と第の拡散領域は実質的に同一のものであり、従って、ソース領域６（第１の拡散領域）は、第２の拡散領域１０と一体となって機能する。ドレイン領域７についても同様である。
【００２８】
又、図２（Ｃ）のプロセスにおいて、ゲートＧの作製のために、ｎ＋（高濃度）またはｎ−（低濃度）のリンを注入する時、その一部がｎ＋の第２の拡散領域１０に注入されても影響は無いと考えられるが、本発明ではＬＯＣＯＳ領域９があるために、他方への注入を完全に無くすことができる。
【００２９】
次に、Ｎ型基板のＰウェル内に、トランジスタＭ２のごとき、高濃度ｐ型（ｐ＋）ゲートを作成する場合を述べる。ＬＯＣＯＳ領域９を形成するまでは、図２（Ａ）、（Ｂ）と同じプロセスで行ない、第２の拡散領域１０およびＬＯＣＯＳ領域９を形成する。
【００３０】
次に、図３（Ｅ）に示すように、ゲートＧになるポリシリコン２以外を除去して、そしてゲートＧになる領域のポリシリコン２をマスク５で覆ってからリン注入を行ない、ソース／ドレイン領域となる第１の拡散領域８を作成する。ただし、この時、ゲートＧとなる領域のポリシリコン自体はまだ高濃度ｐ型（ｐ＋）ゲートになっていない。
【００３１】
最後に、図３（Ｆ）に示すように、基板上に形成する本基準電源発生回路以外に存在する他のｐ型チャンネルの電界効果トランジスタのソース／ドレイン領域を作成するため、ボロン注入を行なうが、そのボロン注入時に同時に、マスク３でソース領域６、ドレイン領域７を覆ってから、本トランジスタＭ２のゲートを高濃度ｐ型（ｐ＋）にする。
【００３２】
この場合も、図３（Ｅ）のプロセスにて、ソース／ドレイン領域を形成するためのリン注入の際、ゲートＧとなる領域の両端部にリンが注入されないように、マスク５のサイズを適切に選択することができ、又、図３（Ｆ）のプロセスにて、ゲートＧを形成するためのボロン注入の際、ソース／ドレイン領域にボロンが注入されないように、マスク３のサイズを適切に選択することができる。これにより、トランジスタＭ２のゲートＧ全体を高濃度ｐ型にできる。
【００３３】
図４に、チャンネル長Ｌの変化に対し、本発明の構造をもつ電界効果トランジスタＭ１、Ｍ２の出力Ｖｐｎと、ペア電界効果トランジスタＭ３、Ｍ４の出力Ｖｎｎを示した実験結果である。上述のようにして作製すれば、トランジスタＭ１とＭ２で、およびトランジスタＭ３とＭ４でペア性が維持されるため、ペア性で問題のあった従来ではチャンネル長Ｌの限界が４０μｍであったのに対し、本発明では半分の２０μｍにまで小さくでき、レイアウト面積を縮小することができる。
【００３４】
尚、図２および図３のでは、ｎ型チャンネル電界効果トランジスタの作成例をあげたが、ｐ型チャンネル電界効果トランジスタでも同様の方法でＬＯＣＯＳオフセットタイプの電界効果トランジスタを得ることができる。
【００３５】
図５は、図１０の回路から負の温度係数を有する電圧Ｖｐｎを出力する回路を取り出しものであり、図６は、図５における高濃度ｐ型ゲートのトランジスタＭ２を、低濃度ｎ型ゲートのトランジスタＭ４’に置き換えたものであり、正の温度係数を有する電圧Ｖｎｎを出力する。
【００３６】
これら図５、図６の回路においても、本発明に係わる電界効果トランジスタを用いれば、ゲートのチャンネル長を小さくしても安定した温度係数の電圧を出力できる。
【００３７】
本発明に係わるトランジスタは、図１０、図５および図６のみならず、ペア性が要求される他の回路に対しても適用できる。
【００３８】
又、ゲートＧと、ソース領域６／ドレイン領域７とを電気的に分離するために本発明では、ＬＯＣＯＳ領域９を形成したが、両者を分離できるものであればよい。
【００３９】
【発明の効果】
以上説明したように、本発明は、ゲートとソース／ドレイン領域の間に、ＬＯＣＯＳ領域９を形成してオフセットを設けたので、ソースおよびドレインに不純物を注入する時、ゲートに注入されないようにできるため、ゲートの不純物濃度を一様にでき、ペア性の高いトランジスタを形成できる。これにより、基準電圧発生回路のようにペアトランジスタが要求される回路において、サイズを小型化しても安定性の高い基準電圧を出力できる。
【図面の簡単な説明】
【図１】本発明に係わる電界効果トランジスタの断面構造図
【図２】図１の電界効果トランジスタを作製例を示したプロセス図
【図３】図１の電界効果トランジスタを作製例を示したプロセス図
【図４】本発明の構造をもつ電界効果トランジスタを用いた第１の電圧源回路の出力Ｖｐｎと、第２の電圧源回路の出力Ｖｎｎを示した図
【図５】本発明に係わる電界効果トランジスタを用いた負の温度係数を有する電圧を出力する回路図
【図６】本発明に係わる電界効果トランジスタを用いた正の温度係数を有する電圧を出力する回路図
【図７】従来の電界効果トランジスタを作製例を示したプロセス図
【図８】従来の電界効果トランジスタを作製例を示したプロセス図
【図９】従来の電界効果トランジスタを用いた第１の電圧源回路の出力Ｖｐｎと、第２の電圧源回路の出力Ｖｎｎを示した図
【図１０】基準電圧発生回路の図
【符号の説明】
１　ウェル領域
３　マスク
５　マスク
６　ソース領域
７　ドレイン領域
８　第１の拡散領域
９　ＬＯＣＯＳ領域
１０　第２の拡散領域
Ｇ　ゲート
【図１】
2004014633.tif 000003
【図２】
2004014633.tif 000004
【図３】
2004014633.tif 000005
【図４】
2004014633.tif 000006
【図５】
2004014633.tif 000007
【図６】
2004014633.tif 000008
【図７】
2004014633.tif 000009
【図８】
2004014633.tif 000010
【図９】
2004014633.tif 000011
【図１０】
2004014633.tif 000012