(57)【要約】【課題】所定のＨブロックが搭載されたＬＳＩチップのＥＢ転写マスクを製造するためのマスクデータの作成処理時間を短縮できる転写マスクデータ作成装置及び作成方法を提供する。【解決手段】転写マスクデータ作成装置１は、チップの設計情報に基づいて、全チップマスクデータを作成する全チップデータ生成部１０，機能ブロックの転写用基本データを生成して第１記憶部４０に格納すると共に第２記憶部５０にＨブロックとして登録するＨブロックデータ生成部３０，及び全チップマスクデータを格納するデータ格納部７０を備え、全チップデータ生成部１０が、設計情報を取得する第１データ取得部１１，チップがＨブロックを含むかを調べる検索処理部１２，データ分離部１３，第１領域処理部１４，第２領域処理部１５，スク処理部１６を備える。【選択図】      図１
2004342737.tif 000002
【特許請求の範囲】
【請求項１】
所定の半導体集積回路チップに搭載されている搭載機能ブロック情報及び当該チップ全体のパターン設計データである第１設計データを含む設計情報に基づいて、当該チップの転写マスク製造用の転写マスクデータを作成する全チップデータ生成部と、
前記転写マスクデータが格納されるデータ格納部と、
機能ブロックのパターンを所望の基板上に転写する開口パターンを所定の転写マスクに形成するためのマスクデータ作成に用いる当該機能ブロックの転写用基本データを、当該機能ブロックのパターン設計データであるブロック設計データに基づいて作成するＨブロックデータ生成部と、
前記転写用基本データが格納される第１記憶部と、
前記機能ブロックが第１機能ブロックとして登録された第２記憶部と、を含み、前記転写用基本データは、当該第１機能ブロックを所定の手順で分割してサブフィールド（以下、ＢＳＦとする）を生成すると共に、当該第１機能ブロックのパターンデータが各前記ＢＳＦに含まれるパターン（以下、ＢＳＰとする）に対応させて分割された各前記ＢＳＦ毎のＢＳＰデータ、及び前記ＢＳＰを所定の手順で一対の相補パターンに分割し，更にこの相補パターンに対応させて前記ＢＳＰデータを分割して各前記ＢＳＦ毎に生成された相補パターンデータ（以下、ＢＣＭＰデータとする）を有し、
前記全チップデータ生成部が、
前記設計情報に基づいて、当該チップが前記第２記憶部に登録された前記第１機能ブロックを含むかを調べる検索処理部と、
前記チップが前記第１機能ブロックを含むとき、当該チップを前記第１機能ブロックが配置された領域である第１領域とこの第１領域以外の領域である第２領域とに区分すると共に、前記第１設計データを前記第１領域のパターンデータ（以下、第１領域Ｐデータとする）と前記第２領域のパターンデータ（以下、第２領域Ｐデータとする）とに分離するデータ分離部と、
当該チップに含まれる前記第１機能ブロックの前記転写用基本データを前記第１記憶部から取得し、前記第１設計データに基づいて前記転写用基本データに所定の処理を施し、第１領域の相補パターンデータ（以下、第１ＣＰＭＰデータとする）を生成する第１領域処理部と、
前記第２領域Ｐデータに所定の処理を施して前記第２領域の相補パターンデータ（以下、第２ＣＰＭＰデータとする）を生成する第２領域処理部と、
前記第１ＣＰＭＰデータ及び前記第２ＣＰＭＰデータに基づいて、それぞれに対する所定の処理を施すと共に、所定のフォーマットに変換して当該チップの転写マスクデータを生成し、前記データ格納部に出力するマスク処理部と、を備えることを特徴とする転写マスクデータ作成装置。
【請求項２】
前記第１領域処理部が、
当該チップに含まれる前記第１機能ブロックの前記転写用基本データを前記第１記憶部から取得する第２データ取得部と、
前記第１設計データに基づいて、前記第１機能ブロックの前記転写用基本データに含まれる前記ＢＣＭＰデータに座標変換処理を施し、前記ＢＣＭＰデータを当該チップ座標系の座標情報に変換した第１ＣＰＭＰデータを生成する座標変換処理部と、を備える請求項１記載の転写マスクデータ作成装置。
【請求項３】
前記第２領域処理部が、
前記第２領域を所定の手順で分割したサブフィールド（以下、第２ＳＦとする）を生成すると共に、前記第２領域Ｐデータを各前記第２ＳＦに含まれるパターンに対応させて分割し、各前記第２ＳＦ毎のパターンデータ（以下、第２ＳＰデータとする）を生成するＳＦ分割部と、
各前記第２ＳＦの前記第２ＳＰデータを所定の手順で一対の相補パターンに分割すと共に，この相補パターンに対応させて各前記第２ＳＰデータを一対の相補パターンデータ（以下、第２ＣＰＭＰデータとする）に分割し、各前記第２ＳＦ毎の前記第２ＣＰＭＰデータを生成するＣＰ分割部と、を備える請求項１又は２に記載の転写マスクデータ作成装置。
【請求項４】
前記マスク処理部が、
前記第１ＣＰＭＰデータ及び前記第２ＣＰＭＰデータに基づいて、それぞれに対する所定の露光補正処理を施し、前記ＢＳＦ及び前記第２ＳＦを含む当該チップの各サブフィールド毎にＳＦＨデータを生成する露光補正処理部と、
各前記ＢＳＦ及び各前記第２ＳＦを転写マスク上に配置するＳＦ配置処理部と、前記ＳＦＨデータを所定のフォーマットに変換して当該チップの転写マスクデータを生成し、前記データ格納部に出力する出力処理部と、を備える請求項１乃至３いずれか１項に記載の転写マスクデータ作成装置。
【請求項５】
前記露光補正処理部の処理が、近接効果補正，クーロン効果補正及び端部補正の中の少なくとも一つを含む請求項４記載の転写マスクデータ作成装置。
【請求項６】
前記Ｈブロックデータ生成部が、
指定された機能ブロックのパターン設計データであるブロック設計データを所定のデータ保持手段から取得するブロックデータ取得部と、
前記機能ブロックを所定の手順でＢＳＦに分割してＢＳＦを生成するＢＳＦ分割部と、
前記ブロック設計データを各前記ＢＳＦに含まれるパターンに対応させて分割し、各前記ＢＳＦ毎のＢＳＰデータを生成すると共に、前記ＢＳＰを所定の手順で分割した一対の相補パターンに対応させて前記ＢＳＰデータを分割し、各前記ＢＳＦ毎の前記ＢＣＭＰデータを生成するＢＣＰ分割部と、
各前記ＢＳＦの前記ＢＣＭＰデータを含む当該機能ブロックの転写用基本データを前記第１記憶部に格納すると共に、当該機能ブロックを第１機能ブロックとして前記第２記憶部に登録するＨブロック登録部と、を備える請求項１乃至５いずれか１項に記載の転写マスクデータ作成装置。
【請求項７】
所定の半導体集積回路チップに搭載されている搭載機能ブロック情報及び当該チップ全体のパターン設計データである第１設計データを含む設計情報に基づいて、当該チップの転写マスク製造用の転写マスクデータが作成される全チップデータ作成工程と、
機能ブロックのパターンを所望の基板上に転写する開口パターンを所定の転写マスクに形成するためのマスクデータ作成に用いる当該機能ブロックの転写用基本データが作成されて第１記憶部に格納されると共に、当該機能ブロックが前記転写用基本データを備える第１機能ブロックとして第２記憶部に登録されるＨブロックデータ作成工程とを備え、
前記転写用基本データは、当該第１機能ブロックを所定の手順で分割してサブフィールド（以下、ＢＳＦとする）を生成すると共に、当該第１機能ブロックのパターンデータが各前記ＢＳＦに含まれるパターン（以下、ＢＳＰとする）に対応させて分割された各前記ＢＳＦ毎のＢＳＰデータ、及び前記ＢＳＰを所定の手順で一対の相補パターンに分割し，更にこの相補パターンに対応させて前記ＢＳＰデータを分割して各前記ＢＳＦ毎に生成された相補パターンデータを有し、
前記全チップデータ作成工程が、
前記設計情報に基づいて、当該チップが前記第２記憶部に登録された前記第１機能ブロックを含むかが調べられる確認ステップと、
前記チップが前記第１機能ブロックを含むとき、前記第１設計データが、前記第１機能ブロックを配置した領域である第１領域のパターンデータと、前記第１領域以外の領域である第２領域のパターンデータと、に分離されるＰデータ分離ステップと、
前記第１機能ブロックの前記転写用基本データが前記第１記憶部から取得される基本データ取得ステップと、を有することを特徴とする転写マスクデータ作成方法。
【請求項８】
前記Ｈブロックデータ作成工程は、
前記機能ブロックが前記ＢＳＦに分割されるＢＳＦ生成ステップと、
前記機能ブロックのパターンデータが各前記ＢＳＦに含まれるパターンに対応させて分割され、各前記ＢＳＦ毎のＢＳＰデータが生成されるＢＳＰデータ生成ステップと、
前記ＢＳＰが所定の手順で一対の相補パターンに分割され，更にこの相補パターンに対応させて前記ＢＳＰデータが分割された相補パターンデータ（以下、ＢＣＭＰデータとする）が各前記ＢＳＦ毎に生成されるＢＣＰ分割ステップと、
各前記ＢＳＦの前記ＢＣＭＰデータを含む当該機能ブロックの転写用基本データが前記第１記憶部に格納されると共に、当該機能ブロックが第１機能ブロックとして前記第２記憶部に登録される登録ステップと、
を備える請求項７記載の転写マスクデータ作成方法。
【請求項９】
前記全チップデータ作成工程が、
前記第１設計データ及び前記ＢＣＭＰデータに基づいて前記第１領域の相補パターンデータ（以下、第１ＣＰＭＰデータとする）が生成される第１領域処理ステップと、前記第２領域を所定の手順で分割してサブフィールド（以下、第２ＳＦとする）が生成される第２ＳＦ生成ステップと、
前記第２領域のパターンデータが各前記第２ＳＦに含まれるパターンに対応させて分割され、各前記第２ＳＦ毎のパターンデータ（以下、第２ＳＰデータとする）が生成される第２ＳＰデータ生成ステップと、
各前記第２ＳＦに含まれるパターンが所定の手順で一対の相補パターンに分割されると共に，この相補パターンに対応させて各前記第２ＳＰデータが一対の相補パターンデータ（以下、第２ＣＰＭＰデータとする）に分割され、各前記第２ＳＦ毎の第２ＣＰＭＰデータが生成される第２ＣＰ分割ステップと、
前記第１ＣＰＭＰデータ及び前記第２ＣＰＭＰデータに基づいて、それぞれに対する所定の露光補正処理が施され、前記ＢＳＦ及び前記第２ＳＦを含む当該チップの各サブフィールド毎にＳＦＨデータが生成される露光補正ステップと、
前記ＢＳＦの各前記ＢＳＦ及び前記第２ＳＦの各前記第２ＳＦが転写マスク上に配置されるＳＦ配置ステップと、
前記ＳＦＨデータが所定のフォーマットに変換されて全チップマスクデータが生成され、出力されるデータ出力ステップと、
を備えた請求項７又は８に記載の転写マスクデータ作成方法。
【請求項１０】
前記ＢＳＦ及び前記第２ＳＦを含む各前記サブフィールドの相補パターンは互いに異なる転写マスク上に配置される請求項９記載の転写マスクデータ作成方法。
【請求項１１】
前記ＢＳＦ及び前記第２ＳＦを含む各前記サブフィールドの相補パターンが一つの転写マスク上に配置される請求項９記載の転写マスクデータ作成方法。
【請求項１２】
前記露光補正処理は、近接効果補正，クーロン効果補正及び端部補正の中の少なくとも一つを含む請求項９乃至１１いずれか１項に記載の転写マスクデータ作成方法。
【請求項１３】
前記チップが、複数の前記第１機能ブロックを有する請求項７乃至１２いずれか１項に記載の転写マスクデータ作成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マスク製造用のマスクデータ作成装置及び作成方法に関し、特に電子線（以下、ＥＢとする）転写リソグラフィに用いるＥＢ転写マスクをステンシルマスクで製造するためのマスク作成用データ（以下、単に転写マスクデータとする）の作成装置及び作成方法に関する。
【０００２】
【従来の技術】
半導体デバイスの高集積化・高密度化に伴い、素子や配線パターンの微細化が進んでいる。しかし、半導体デバイスの製造工程において、これらのパターンを半導体ウェハ上に形成するためのリソグラフィ技術としてこれまで一般的に用いられてきた紫外光を用いる光リソグラフィ技術では微細化に限界が近づいている。このため、より波長の短いＸ線を用いるＸ線リソグラフィやＥＢを用いるＥＢリソグラフィが次世代のリソグラフィ技術として開発されている。これまでＥＢリソグラフィでは、予め設計データから変換された描画データを基に、ＥＢを偏向させてパターンをウェハ上に描画し、更に、ウェハステージを移動してウェハ上の別の領域に同様に描画を行う作業を繰り返すことにより目的とするデバイスパターンを形成する方法が用いられている。又、デバイスパターンより抽出した数μｍ平方サイズの繰り返しパターン等をマスクに搭載し、特定の領域のみ複数のパターンを一度に描画することにより、描画速度を向上させたセルプロジェクションタイプの描画装置も開発された。しかしながら、これらの方法では個々のパターン、或いは数μｍの小領域のパターンを順次ウェハ上に描画する必要があるため、量産品への適用に対してはスループットの低さが大きな問題となっていた。
【０００３】
そこで、近年では、このような問題を回避し、なおかつＥＢリソグラフィのもつ高解像性を有する技術として、ＥＢ転写リソグラフィ（ＥＰＬ：ＥｌｅｃｔｒｏｎＰｒｏｊｅｃｔｉｏｎ  ｌｉｔｈｏｇｒａｐｈｙ  ）の開発が進んでいる。ＥＰＬでは光リソグラフィと同様にデバイスパターンを一定倍率で拡大した転写パターンがマスク上に形成され、このマスクがＥＢ転写マスクとして使用される。光リソグラフィにおけるマスクと異なる点として、ＥＢ転写マスクはＥＢを透過させる必要があるために、石英ではなく、Ｓｉ（シリコン）基板に転写パターン形状の開口（ステンシル開口）を空けたステンシルマスクや、ＳｉＣやＳｉＮなどの薄膜に金属の遮光帯を形成したメンブレンマスクが用いられる。又、この場合、ＥＢ転写装置がワンショットで転写可能な領域（以下、サブフィールド、又は単にＳＦとする）毎にマスク上で転写パターンを区切っている。図８は、本発明者による特許文献１に記載された転写マスクの一例を説明するための図である。
【０００４】
図８を参照すると、設計されたパターンデータ（以下、設計データとする）に基づいて転写パターン８１１を形成し、その転写パターン８１１を複数のＳＦ８１２に分割し、これらのＳＦ８１２を集合したステンシルマスク構造の転写マスク８１３を形成している。ステンシルマスク構造の転写マスク８１３は、格子状の開口窓を有する支持板８１４にＳｉ基板８１５を固着し、当該Ｓｉ基板８１５にステンシル開口８１６を形成した構成である。
【０００５】
ところで、ステンシルマスクで構成されるＥＢ転写マスクの場合には、ドーナッツ形状などの無端状パターンや、並列配置された複数の細長いパターン等のような特殊な形状のパターンについては、パターンを構成するステンシル開口がＳｉ基板に形成できず、或いは形成される場合でも強度的に弱いため、梁入れなどの特殊な構造のマスクにしない限り転写マスクを形成することができないという、所謂ステンシル問題が不可避である。そのため、これらの特殊なパターンについては、ステンシル開口として形成可能な２つ以上のパターンに分割し、分割した各パターンをそれぞれ対をなすマスクからなる相補マスク（コンプリメンタリーマスク；以下ＣＰマスクとする）上に形成することが行われる。尚、実際のＣＰマスクの使用形態としては、図９（ａ）に示すような、フルチップデータをＳＦに分割した後、各ＳＦを異なる２枚の転写マスクＡ，ＢにそれぞれＣＰマスクを形成する方法、或いは、図９（ｂ）に示すような、同一転写マスクＭ上に一体的にＣＰマスクを形成する方法がある。ここでは、使用形態に関わらず、広い意味でパターンを転写するマスクと言うことで、２枚のＣＰマスクをそれぞれマスクＡ、マスクＢと呼ぶこととする。
【０００６】
通常このようなマスクＡ，Ｂで構成されるＥＰＬ用の転写マスクは、図１０に示す代表的な作製フローに基づいて作製される。同フローに示すように、設計データから得られるデバイスのフルチップデータを近接効果補正（ＰＥＣ：ｐｒｏｘｉｍｉｔｙ  ｅｆｆｅｃｔ  ｃｏｒｒｅｃｔｉｏｎ  ）処理してリサイズやパターン変形を行う近接効果補正処理工程（Ｓ８０１）と、近接効果補正処理されたデータを所要のサイズ（例えば、１．０ｍｍ×１．０ｍｍ）のＳＦに分割するＳＦ分割工程（Ｓ８０２）と、分割された各ＳＦ毎にドーナッツパターン等の特殊パターンを抽出し、これを複数の矩形パターンに分割するパターン分割工程（Ｓ８０３）と、矩形分割されたパターンをマスクＡ，Ｂに振り分けるパターン振り分け工程（Ｓ８０４）を経て、ＥＢ転写マスクレイアウトを作成してマスクデータを出力し（Ｓ８０５）、出力されたマスクデータを元にマスクＡ，Ｂが製造され、転写マスクが完成される（Ｓ８０６）。
【０００７】
ところで、従来のマスク製造方法の中で変換されたマスクデータは、非常に大規模な容量を有し、各処理に要する時間も非常に長くなっている。従来は、これを回避するために、例えば特許文献２に記載されているような複数の処理マシーンで並列に処理するクラスター処理や、階層処理などを適用していた。
【０００８】
【特許文献１】
特開２００３−０５７８０５号公報（図４〜図６、ｐ．２−３）
【特許文献２】
特開平１１−２４３０４５号公報（図７，図８，図１０、ｐ．１６）
【０００９】
【発明が解決しようとする課題】
しかし、近年のＬＳＩチップは、通常１チップ内に存在するパターン数が膨大であり、上述したような従来のマスク製造方法におけるマスクデータの作成方法では個々にそれらのパターンを処理せざるを得ないため、処理に時間がかかった。又、階層処理などの適用により若干データ容量は圧縮されるものの、それでも元々の設計データの規模が大きいため、出力されるマスクデータは大容量にならざるを得なかった。
【００１０】
本発明の目的は、所定の機能ブロックが搭載されたＬＳＩチップの場合に好適な、ＥＢ転写マスクを製造するためのマスクデータの作成処理時間を短縮できる転写マスクデータ作成装置及び作成方法を提供することにある。
【００１１】
【課題を解決するための手段】
そのため、本発明による転写マスクデータ作成装置は、
所定の半導体集積回路チップに搭載されている搭載機能ブロック情報及び当該チップ全体のパターン設計データである第１設計データを含む設計情報に基づいて、当該チップの転写マスク製造用の転写マスクデータを作成する全チップデータ生成部と、
前記転写マスクデータが格納されるデータ格納部と、
機能ブロックのパターンを所望の基板上に転写する開口パターンを所定の転写マスクに形成するためのマスクデータ作成に用いる当該機能ブロックの転写用基本データを、当該機能ブロックのパターン設計データであるブロック設計データに基づいて作成するＨブロックデータ生成部と、
前記転写用基本データが格納される第１記憶部と、
前記機能ブロックが第１機能ブロックとして登録された第２記憶部と、を含み、前記転写用基本データは、当該第１機能ブロックを所定の手順で分割してサブフィールド（以下、ＢＳＦとする）を生成すると共に、当該第１機能ブロックのパターンデータが各前記ＢＳＦに含まれるパターン（以下、ＢＳＰとする）に対応させて分割された各前記ＢＳＦ毎のＢＳＰデータ、及び前記ＢＳＰを所定の手順で一対の相補パターンに分割し，更にこの相補パターンに対応させて前記ＢＳＰデータを分割して各前記ＢＳＦ毎に生成された相補パターンデータ（以下、ＢＣＭＰデータとする）を有し、
前記全チップデータ生成部が、
前記設計情報に基づいて、当該チップが前記第２記憶部に登録された前記第１機能ブロックを含むかを調べる検索処理部と、
前記チップが前記第１機能ブロックを含むとき、当該チップを前記第１機能ブロックが配置された領域である第１領域とこの第１領域以外の領域である第２領域とに区分すると共に、前記第１設計データを前記第１領域のパターンデータ（以下、第１領域Ｐデータとする）と前記第２領域のパターンデータ（以下、第２領域Ｐデータとする）とに分離するデータ分離部と、
当該チップに含まれる前記第１機能ブロックの前記転写用基本データを前記第１記憶部から取得し、前記第１設計データに基づいて前記転写用基本データに所定の処理を施し、第１領域の相補パターンデータ（以下、第１ＣＰＭＰデータとする）を生成する第１領域処理部と、
前記第２領域Ｐデータに所定の処理を施して前記第２領域の相補パターンデータ（以下、第２ＣＰＭＰデータとする）を生成する第２領域処理部と、
前記第１ＣＰＭＰデータ及び前記第２ＣＰＭＰデータに基づいて、それぞれに対する所定の処理を施すと共に、所定のフォーマットに変換して当該チップの転写マスクデータを生成し、前記データ格納部に出力するマスク処理部と、を備えることを特徴とする。
【００１２】
このとき、前記第１領域処理部は、
当該チップに含まれる前記第１機能ブロックの前記転写用基本データを前記第１記憶部から取得する第２データ取得部と、
前記第１設計データに基づいて、前記第１機能ブロックの前記転写用基本データに含まれる前記ＢＣＭＰデータに座標変換処理を施し、前記ＢＣＭＰデータを当該チップ座標系の座標情報に変換した第１ＣＰＭＰデータを生成する座標変換処理部と、を備えた構成とすることができる。
【００１３】
又、前記第２領域処理部は、
前記第２領域を所定の手順で分割したサブフィールド（以下、第２ＳＦとする）を生成すると共に、前記第２領域Ｐデータを各前記第２ＳＦに含まれるパターンに対応させて分割し、各前記第２ＳＦ毎のパターンデータ（以下、第２ＳＰデータとする）を生成するＳＦ分割部と、
各前記第２ＳＦの前記第２ＳＰデータを所定の手順で一対の相補パターンに分割すと共に，この相補パターンに対応させて各前記第２ＳＰデータを一対の相補パターンデータ（以下、第２ＣＰＭＰデータとする）に分割し、各前記第２ＳＦ毎の前記第２ＣＰＭＰデータを生成するＣＰ分割部と、を備えた構成としてもよい。
【００１４】
又、前記マスク処理部は、
前記第１ＣＰＭＰデータ及び前記第２ＣＰＭＰデータに基づいて、それぞれに対する所定の露光補正処理を施し、前記ＢＳＦ及び前記第２ＳＦを含む当該チップの各サブフィールド毎にＳＦＨデータを生成する露光補正処理部と、
各前記ＢＳＦ及び各前記第２ＳＦを転写マスク上に配置するＳＦ配置処理部と、前記ＳＦＨデータを所定のフォーマットに変換して当該チップの転写マスクデータを生成し、前記データ格納部に出力する出力処理部と、を備えた構成としてもよい。尚、前記露光補正処理部の処理は、近接効果補正，クーロン効果補正及び端部補正の中の少なくとも一つを含むのが好ましい。
【００１５】
更に、前記Ｈブロックデータ生成部は、
指定された機能ブロックのパターン設計データであるブロック設計データを所定のデータ保持手段から取得するブロックデータ取得部と、
前記機能ブロックを所定の手順でＢＳＦに分割してＢＳＦを生成するＢＳＦ分割部と、
前記ブロック設計データを各前記ＢＳＦに含まれるパターンに対応させて分割し、各前記ＢＳＦ毎のＢＳＰデータを生成すると共に、前記ＢＳＰを所定の手順で分割した一対の相補パターンに対応させて前記ＢＳＰデータを分割し、各前記ＢＳＦ毎の前記ＢＣＭＰデータを生成するＢＣＰ分割部と、
各前記ＢＳＦの前記ＢＣＭＰデータを含む当該機能ブロックの転写用基本データを前記第１記憶部に格納すると共に、当該機能ブロックを第１機能ブロックとして前記第２記憶部に登録するＨブロック登録部と、を備えた構成であってよい。
【００１６】
又、本発明の転写マスクデータ作成方法は、
所定の半導体集積回路チップに搭載されている搭載機能ブロック情報及び当該チップ全体のパターン設計データである第１設計データを含む設計情報に基づいて、当該チップの転写マスク製造用の転写マスクデータが作成される全チップデータ作成工程と、
機能ブロックのパターンを所望の基板上に転写する開口パターンを所定の転写マスクに形成するためのマスクデータ作成に用いる当該機能ブロックの転写用基本データが作成されて第１記憶部に格納されると共に、当該機能ブロックが前記転写用基本データを備える第１機能ブロックとして第２記憶部に登録されるＨブロックデータ作成工程とを備え、
前記転写用基本データは、当該第１機能ブロックを所定の手順で分割してサブフィールド（以下、ＢＳＦとする）を生成すると共に、当該第１機能ブロックのパターンデータが各前記ＢＳＦに含まれるパターン（以下、ＢＳＰとする）に対応させて分割された各前記ＢＳＦ毎のＢＳＰデータ、及び前記ＢＳＰを所定の手順で一対の相補パターンに分割し，更にこの相補パターンに対応させて前記ＢＳＰデータを分割して各前記ＢＳＦ毎に生成された相補パターンデータを有し、
前記全チップデータ作成工程が、
前記設計情報に基づいて、当該チップが前記第２記憶部に登録された前記第１機能ブロックを含むかが調べられる確認ステップと、
前記チップが前記第１機能ブロックを含むとき、前記第１設計データが、前記第１機能ブロックを配置した領域である第１領域のパターンデータと、前記第１領域以外の領域である第２領域のパターンデータと、に分離されるＰデータ分離ステップと、
前記第１機能ブロックの前記転写用基本データが前記第１記憶部から取得される基本データ取得ステップと、を有することを特徴とする。
【００１７】
このとき、前記Ｈブロックデータ作成工程は、
前記機能ブロックが前記ＢＳＦに分割されるＢＳＦ生成ステップと、
前記機能ブロックのパターンデータが各前記ＢＳＦに含まれるパターンに対応させて分割され、各前記ＢＳＦ毎のＢＳＰデータが生成されるＢＳＰデータ生成ステップと、
前記ＢＳＰが所定の手順で一対の相補パターンに分割され，更にこの相補パターンに対応させて前記ＢＳＰデータが分割された相補パターンデータ（以下、ＢＣＭＰデータとする）が各前記ＢＳＦ毎に生成されるＢＣＰ分割ステップと、
各前記ＢＳＦの前記ＢＣＭＰデータを含む当該機能ブロックの転写用基本データが前記第１記憶部に格納されると共に、当該機能ブロックが第１機能ブロックとして前記第２記憶部に登録される登録ステップと、
を備えた構成であってよい。
【００１８】
又、前記全チップデータ作成工程は、
前記第１設計データ及び前記ＢＣＭＰデータに基づいて前記第１領域の相補パターンデータ（以下、第１ＣＰＭＰデータとする）が生成される第１領域処理ステップと、前記第２領域を所定の手順で分割してサブフィールド（以下、第２ＳＦとする）が生成される第２ＳＦ生成ステップと、
前記第２領域のパターンデータが各前記第２ＳＦに含まれるパターンに対応させて分割され、各前記第２ＳＦ毎のパターンデータ（以下、第２ＳＰデータとする）が生成される第２ＳＰデータ生成ステップと、
各前記第２ＳＦに含まれるパターンが所定の手順で一対の相補パターンに分割されると共に，この相補パターンに対応させて各前記第２ＳＰデータが一対の相補パターンデータ（以下、第２ＣＰＭＰデータとする）に分割され、各前記第２ＳＦ毎の第２ＣＰＭＰデータが生成される第２ＣＰ分割ステップと、
前記第１ＣＰＭＰデータ及び前記第２ＣＰＭＰデータに基づいて、それぞれに対する所定の露光補正処理が施され、前記ＢＳＦ及び前記第２ＳＦを含む当該チップの各サブフィールド毎にＳＦＨデータが生成される露光補正ステップと、
前記ＢＳＦの各前記ＢＳＦ及び前記第２ＳＦの各前記第２ＳＦが転写マスク上に配置されるＳＦ配置ステップと、
前記ＳＦＨデータが所定のフォーマットに変換されて全チップマスクデータが生成され、出力されるデータ出力ステップと、
を備えた構成とすることができる。
【００１９】
【発明の実施の形態】
次に、本発明について図面を参照して説明する。
尚、本発明の転写マスクデータ作成装置或いは転写マスクデータ作成方法によるマスクデータ作成の対象となるＬＳＩチップは、メモリマクロやＣＰＵマクロ等々の特定の機能を果たす機能ブロックであって、機能ブロックの外形形状及び当該機能ブロックを構成する素子の機能ブロック内での配置・配線パターンが予め設計され、且つ所定の転写用基本データが予め準備されたＨブロックを少なくとも一つ含んでいるものとする。尚、転写用基本データは、当該Ｈブロックを所定の手順で分割してサブフィールド（以下、ＢＳＦとする）を生成すると共に、当該Ｈブロックのパターンデータが各ＢＳＦに含まれるパターン（以下、ＢＳＰとする）に対応させて分割された各ＢＳＦ毎のＢＳＰデータ、及び各ＢＳＰを所定の手順でそれぞれ一対の相補パターンに分割し，更にこの相補パターンに対応させてそれぞれのＢＳＰデータを分割して各ＢＳＦ毎に生成された相補パターンデータ（以下、ＢＣＭＰデータとする）を有している。
【００２０】
図１は本発明のマスクデータ作成装置の一実施形態の概略構成を示すブロック図であり、図２は図１の全チップデータ生成部の主要構成要素の詳細構成例を示すブロック図で、（ａ），（ｂ）及び（ｃ）はそれぞれ第１領域処理部，第２領域処理部及びマスク処理部のブロック図である。更に、図３は図１のＨブロックデータ生成部の構成例を示すブロック図である。
【００２１】
図１を参照すると、本実施形態のマスクデータ作成装置１は、
マスクデータ作成の対象となる所定の半導体集積回路チップに搭載されている機能ブロック情報及び当該チップ全体のパターン設計データである第１設計データを含む設計情報に基づいて、チップの転写マスクを製造するための転写マスクデータである全チップマスクデータが作成される全チップデータ生成部１０と、
機能ブロックのパターンを所望の基板上に転写する開口パターンを転写マスクに形成するためのマスクデータ作成に用いる当該機能ブロックの転写用基本データが作成されるＨブロックデータ生成部３０と、作成された転写用基本データが格納される第１記憶部４０と、転写用基本データを作成して第１記憶部４０に格納した機能ブロックがＨブロックとして登録される第２記憶部５０と、
全チップデータ生成部１０で作成した全チップマスクデータが格納されるデータ格納部７０と、を少なくとも備えている。
【００２２】
又、全チップデータ生成部１０は、
対象チップの設計情報を、図示されていない通信回線等を介して所定の記憶手段（図示せず）から取得する第１データ取得部１１と、
設計情報に基づいて、当該チップが第２記憶部５０に登録されたＨブロックを含むかを調べる検索処理部１２と、
チップがＨブロックを含むとき、当該チップをＨブロックが配置された領域である第１領域と第１領域以外の領域である第２領域とに区分すると共に、第１設計データを第１領域のパターンデータ（以下、第１領域Ｐデータとする）と第２領域のパターンデータ（以下、第２領域Ｐデータとする）とに分離するデータ分離部１３と、
取得した転写用基本データに、当該チップの第１設計データに基づいて所定の処理を施し、第１領域の第１ＣＰＭＰデータを生成する第１領域処理部１４と、
第２領域Ｐデータに所定の処理を施して第２領域の第２ＣＰＭＰデータを生成する第２領域処理部１５と、
第１ＣＰＭＰデータ及び第２ＣＰＭＰデータに基づいて、それぞれに対する所定の処理を施すと共に、所定のフォーマットに変換して当該チップの全チップマスクデータを生成し、データ格納部７０に出力するマスク処理部１６と、を備えている。
【００２３】
又、図２を参照すると、第１領域処理部１４は、当該チップに含まれるＨブロックの転写用基本データを第１記憶部４０から取得する第２データ取得部１４ａと、当該チップの第１設計データに基づいて、Ｈブロックの転写用基本データに含まれるＢＣＭＰデータに座標変換処理を施し、ＢＣＭＰデータを当該チップ座標系の座標情報に変換して第１領域の相補パターンデータである第１ＣＰＭＰデータを生成する座標変換部１４ｂとを備え、
第２領域処理部１５は、第２領域を所定の手順で分割した第２ＳＦを生成すると共に、第２領域Ｐデータを各第２ＳＦに含まれるパターンに対応させて分割し、各第２ＳＦ毎の第２ＳＰデータを生成するＳＦ分割部１５ａと、各第２ＳＦの第２ＳＰデータを所定の手順で一対の相補パターンに分割すと共に，この相補パターンに対応させて各第２ＳＰデータを一対の相補パターンデータに分割し、各第２ＳＦ毎の第２ＣＰＭＰデータを生成するＣＰ分割部１５ｂとを備え、
更に、マスク処理部１６は、当該チップの第１ＣＰＭＰデータ及び第２ＣＰＭＰデータに基づいて、それぞれに対する所定の露光補正処理を施し、ＢＳＦ及び第２ＳＦを含む当該チップの各サブフィールド毎にＳＦＨデータを生成する露光補正処理部１６ａと、各ＢＳＦ及び各第２ＳＦを転写マスク上に配置するＳＦ配置処理部１６ｂと、ＳＦＨデータを所定のフォーマットに変換して当該チップの全チップマスクデータを生成し、データ格納部７０に出力する出力処理部１６ｃと、を備えている。
【００２４】
尚、上述した全チップデータ生成部１０と、Ｈブロックデータ生成部３０は、いずれも、例えばＥＷＳ（ｅｎｇｉｎｅｅｒｉｎｇ  ｗｏｒｋｓｔａｔｉｏｎ  ）及びＥＷＳ上で動作するプログラムとして実現することができる。又、第１記憶部４０，第２記憶部５０及びデータ格納部７０は、いずれもハードディスク装置等により実現できる。
【００２５】
又、図３を参照すると、Ｈブロックデータ生成部３０は、対象となる機能ブロックのパターン設計データであるブロックＰデータを、図示されていない通信回線等を介して所定のデータ保持手段であるデータサーバ等（図示せず）から取得するブロックデータ取得部３１と、
当該機能ブロックを所定の手順で分割してＢＳＦを生成すると共に、取得したブロックＰデータを各ＢＳＦに含まれるパターンに対応させて分割し、各ＢＳＦ毎のＢＳＰデータを生成するＢＳＦ分割部３３と、
各ＢＳＦのＢＳＰを所定の手順で一対の相補パターンに分割すると共に，この相補パターンに対応させて当該ＢＳＦのＢＳＰデータを分割して各ＢＳＦ毎のＢＣＭＰデータを生成するＢＣＰ分割部３５と、
各ＢＳＦのＢＣＭＰデータを含む当該機能ブロックの転写用基本データを第１記憶部４０に格納すると共に、当該機能ブロックをＨブロックとして第２記憶部５０に登録するＨブロック登録部３７と、を備える。
【００２６】
次に、本発明のマスクデータ作成方法の一実施形態を、上記マスクデータ作成装置１により実施する場合を例として説明する。図４は、本実施形態のマスクデータ作成方法の一例を示すフローチャートである。
【００２７】
図４を参照すると、このマスクデータ作成方法は、
マスクデータ作成の対象となる所定の半導体集積回路チップに搭載されている機能ブロック情報及び当該チップ全体のパターン設計データである第１設計データを含む設計情報に基づいて、チップの転写マスクを製造するための全チップマスクデータが作成される全チップデータ作成工程Ｐ１と、
機能ブロックに対応した開口パターン（即ち、機能ブロックのパターンを半導体ウェハ等の所定の基板上に転写する開口パターン）を、所望の転写マスクに形成するためのマスクデータ作成に用いられる当該機能ブロックの転写用基本データが作成されて第１記憶部４０に格納されると共に、当該機能ブロックが転写用基本データを予め準備されたＨブロックとして第２記憶部５０に登録されるＨブロックデータ作成工程Ｐ２と、を備えている。
【００２８】
そして、全チップデータ作成工程Ｐ１は、
対象チップの設計情報が取得される第１ステップＰ１０１と、
この設計情報に基づいて、当該チップは第２記憶部５０に登録されたＨブロックを含むか否かが調べられる確認ステップＰ１０２と、
チップにＨブロックが含まれるとき、当該チップが、Ｈブロックを配置した第１領域と第１領域以外の第２領域に区分されると共に、第１設計データが第１領域の第１領域Ｐデータと、第２領域の第２領域Ｐデータと、に分離されるＰデータ分離ステップＰ１０３と、
第１領域に配置されているＨブロックのＢＣＭＰデータを含む転写用基本データが第１記憶部４０から取得される基本データ取得ステップＰ１０４と、
基本データ取得ステップＰ１０４で取得したＢＣＭＰデータに、第１設計データに基づいて座標変換処理が施され、当該チップ座標系の座標情報に変換されて、第１領域の相補パターンデータである第１ＣＰＭＰデータが生成される座標変換ステップＰ１０５と、
第２領域を所定の手順で分割した第２ＳＦが生成される第２ＳＦ生成ステップＰ１０６と、
第２領域Ｐデータが各第２ＳＦに含まれるパターンに対応させて分割され、各第２ＳＦ毎の第２ＳＰデータが生成される第２ＳＰデータ生成ステップＰ１０７と、
各第２ＳＦに含まれるパターンが所定の手順で一対の相補パターンに分割されると共に，この相補パターンに対応させて各第２ＳＰデータが分割され、各第２ＳＦ毎の第２ＣＰＭＰデータが生成される第２ＣＰ分割ステップＰ１０８と、
第１ＣＰＭＰデータ及び第２ＣＰＭＰデータに基づいて、それぞれに対する所定の露光補正処理が施され、ＢＳＦ及び第２ＳＦを含む当該チップの各サブフィールド毎にＳＦＨデータが生成される露光補正ステップＰ１０９と、
ＢＳＦの各ＢＳＦ及び第２ＳＦの各第２ＳＦが転写マスク上に配置されるＳＦ配置ステップＰ１１０と、
ＳＦＨデータが所定のフォーマットに変換されて全チップマスクデータが生成され、データ格納部７０に出力されるデータ出力ステップＰ１１１と、
を有している。
【００２９】
又、Ｈブロックデータ作成工程Ｐ２は、図５に示される詳細フローチャートを参照すると、
所定の機能ブロックのブロックＰデータが取得されるブロックデータ取得ステップＰ２０１と、
この機能ブロックが所定の手順で分割されてＢＳＦが生成されるＢＳＦ生成ステップＰ２０２と、
当該機能ブロックのブロックＰデータが各ＢＳＦに含まれるパターンに対応させて分割され、各ＢＳＦ毎のＢＳＰデータが生成されるＢＳＰデータ生成ステップＰ２０３と、
各ＢＳＦのＢＳＰが所定の手順で一対の相補パターンに分割されると共に，この相補パターンに対応させて当該ＢＳＦのＢＳＰデータが分割され、各ＢＳＦ毎のＢＣＭＰデータが生成されるＢＣＰ分割ステップＰ２０４と、
各ＢＳＦのＢＣＭＰデータを含む当該機能ブロックの転写用基本データが第１記憶部４０に格納されると共に、当該機能ブロックがＨブロックとして第２記憶部５０に登録される登録ステップＰ２０５と、を備える。
【００３０】
次に、本実施形態のマスクデータ作成装置１の動作をマスクデータ作成方法の動作と併せて、具体例を用いて説明する。図６は、動作の説明に用いるＬＳＩチップ１００を示す図で、（ａ）はチップ１００全体の模式的な平面図、（ｂ）乃至（ｄ）は第１領域１０２が第１ＳＦに分割された様子を，（ｅ）は第２領域１０４が第２ＳＦに分割された様子をそれぞれ示す模式的な平面図である。ＬＳＩチップ１００は、例えば三つの第１サブ領域１０２ａ，１０２ｂ及び１０２ｃからなる第１領域１０２を有し、各第１サブ領域に所定のＨブロックであるＰマクロ１１０，Ｑマクロ１２０及びＲマクロ１３０が配置されているものとする。又、図７はＨマクロがサブフィールド（ＢＳＦ）に分割された状態を説明する図で、（ａ），（ｂ）及び（ｃ）はそれぞれＰマクロ１１０，Ｑマクロ１２０及びＲマクロ１３０の各マクロがＢＳＦ１１２，１２２，１３２にそれぞれ分割された状態を示す模式的な平面図である。
【００３１】
先ず、Ｈブロックデータ生成部３０の動作について、Ｈブロックデータ作成工程Ｐ２の動作と併せて、図３，図５及び図７を参照しながら図７のＰマクロ１１０を代表例として説明する。尚、Ｈブロックデータ生成部３０で処理される或いはＨブロックデータ作成工程Ｐ２の適用対象となる機能ブロックは、機能ブロックの外形形状及びブロック内のパターン設計が確定しているものとする。
【００３２】
所定の端末装置等（図示せず）から、転写用基本データ作成対象機能ブロックとしてＰマクロ１１０が指定されると、第ブロックデータ取得部３１により、Ｐマクロ１１０のブロックＰデータが通信回線等を介して所定のデータ保持手段（いずれも図示せず）から、取得される（Ｐ２０１）。
【００３３】
次に、ＢＳＦ分割部３３で、取得したＰマクロ１１０が所定の手順で分割されてＢＳＦ１１２が生成される（Ｐ２０２）と共に、取得したブロックＰデータを各ＢＳＦ１１２に含まれるパターンに対応させて分割し、各ＢＳＦ１１２毎のＢＳＰデータが生成される（Ｐ２０３）。具体的には、Ｐマクロ１１０は、ＢＳＦ１１２が境界端部を除き同一で、１回の電子線のショットで露光できる大きさ、例えば２５０μｍ×２５０μｍとなるように分割され、更にＰマクロ１１０のブロックＰデータが各ＢＳＦ１１２に含まれるパターンに対応させて分割され、各ＢＳＦ１１２毎のＢＳＰデータが生成される。
【００３４】
次に、ＢＣＰ分割部３５で、各ＢＳＦ１１２のＢＳＰを所定の手順で一対の相補パターンに分割すると共に，この相補パターンに対応させて当該ＢＳＦ１１２のＢＳＰデータを分割して各ＢＳＦ毎のＢＣＭＰデータが生成される（Ｐ２０４）。具体的には、各ＢＳＦ１１２に含まれるＢＳＰ毎にドーナッツパターン等の特殊パターンを抽出してこれを複数の矩形パターンに分割し、矩形分割したパターンを相補マスクを構成するマスクＡ，Ｂに振り分けて、当該ＢＳＦ１１２のＢＳＰデータをマスクＡ，Ｂに含まれるパターンに対応させて分割し、各ＢＳＦ１１２毎のＢＣＭＰデータが生成される。従って、このＢＣＰ分割部３５で実行されるＢＣＰ分割ステップＰ２０４は、従来技術におけるパターン分割工程（Ｓ８０３）と、パターン振り分け工程（Ｓ８０４）を含む構成となっている。
【００３５】
次に、Ｈブロック登録部３７で各ＢＳＦ１１２のＢＣＭＰデータを含むＰマクロ１１２の転写用基本データを第１記憶部４０に格納すると共に、Ｐマクロ１１０をＨブロックとして第２記憶部５０に登録する（Ｐ２０６）。
【００３６】
尚、Ｑマクロ１２０及びＲマクロ１３０を含む他の指定されたマクロについても、Ｐマクロ１１０と同様にして、予め、各ＢＳＦ１２２毎のＢＣＭＰデータ及び各ＢＳＦ１３２毎のＢＣＭＰデータ等をそれぞれが含む各マクロの転写用基本データを第１記憶部４０に格納すると共に、それぞれがＨブロックとして第２記憶部５０に登録される。少なくとも、転写マスクを作成しようとするチップに含まれる機能ブロックについては、その転写用基本データが第１記憶部４０に格納されると共に、Ｈブロックとして第２記憶部５０に登録されているのが望ましい。
【００３７】
続いて、全チップデータ生成部１０の動作について、全チップデータ作成工程Ｐ１の動作と併せて図１乃至図７を参照しながら説明する。
所定の端末装置等（図示せず）から、転写マスクデータ生成処理対象チップ１００が指定されると、第１データ取得部１１により、通信回線等を介して所定の記憶手段（いずれも図示せず）から、チップ１００に搭載されている機能ブロック情報及び当該チップの第１設計データを含む設計情報が取得される（Ｐ１０１）。
【００３８】
次に、検索処理部１２で、取得された設計情報に基づきチップ１００が第２記憶部５０に登録されたＨブロックを含むかが調べられる（Ｐ１０２）。チップ１００は、第１サブ領域１０２ａ，１０２ｂ及び１０２ｃにＨブロックであるＰマクロ１１０，Ｑマクロ１２０及びＲマクロ１３０が配置されているので、データ分離部１３で、第１領域１０２ａ乃至第１サブ領域１０２ｃからなる第１領域１０２と、第１領域１０２以外の領域である第２領域１０４に区分されると共に、チップ１００の第１設計データが、第１領域Ｐデータと、第２領域Ｐデータに分離される（Ｐ１０２）。
【００３９】
次に、第２データ取得部１４ａで、Ｐマクロ１１０，Ｑマクロ１２０及びＲマクロ１３０の各転写用基本データが第１記憶部４０から取得され（Ｐ１０３）、更に、座標変換部１４ｂで、チップ１００における各マクロの配置情報に基づいて、取得したＰマクロ１１０，Ｑマクロ１２０及びＲマクロ１３０の各転写用基本データに含まれるＢＳＦ１１２毎のＢＣＭＰデータ，ＢＳＦ１２２毎のＢＣＭＰデータ及びＢＳＦ１３２毎のＢＣＭＰデータにそれぞれ座標変換処理が施され、チップ１００の座標系の座標情報に変換されて、第１サブ領域１０２ａの第１ＳＦ１５１毎の第１ＣＰＭＰデータ，第１サブ領域１０２ｂの第１ＳＦ１５３毎の第１ＣＰＭＰデータ及び第１サブ領域１０２ｃの第１ＳＦ１５５毎の第１ＣＰＭＰデータがそれぞれ生成される（Ｐ１０４）。尚、チップ１００では、Ｐマクロ１１０の原点位置Ｐ０が第１サブ領域１０２ａの原点位置Ａ０に，Ｑマクロ１２０の原点位置Ｑ０が第１サブ領域１０２ｂの原点位置Ｂ０に，更にＲマクロ１３０の原点位置Ｒ０が第１サブ領域１０２ｃの原点位置Ｃ０に、それぞれ重なるように配置されている。又、各ＢＳＦ１１２は各第１ＳＦ１５１と、各ＢＳＦ１２２は各第１ＳＦ１５２と、各ＢＳＦ１３２は各第１ＳＦ１５３とそれぞれ１対１に対応している。より具体的には、例えば、ＢＳＦ１１２ａが第１ＳＦ１５１ａに、ＢＳＦ１１２ｂが第１ＳＦ１５１ｂに、ＢＳＦ１１２ｃが第１ＳＦ１５１ｃにそれぞれ対応し、同様にＢＳＦ１２２ａ，１２２ｂ及び１２２ｃが第１ＳＦ１５３ａ，１５３ｂ及び１５３ｃにそれぞれ対応し、ＢＳＦ１３２ａ，１３２ｂ及び１３２ｃが第１ＳＦ１５５ａ，１５５ｂ及び１５５ｃにそれぞれ対応している。
【００４０】
次に、ＳＦ分割部１５ａで、第２領域１０４が所定の手順で第２ＳＦ１６０に分割され、第２ＳＦが生成される（Ｐ１０５）と共に、第２領域Ｐデータを各第２ＳＦ１６０に含まれるパターンに対応させて分割し、各第２ＳＦ１６０毎の第２ＳＰデータが生成される（Ｐ１０６）。この場合も、第２領域１０４が、第１領域１０２との境界部や第２領域１０４の端部を除き、１回の電子線のショットで露光できる大きさ、例えば２５０μｍ×２５０μｍとなるように分割され、更に第２領域１０４の第２領域Ｐデータが各第２ＳＦ１６０に含まれるパターンに対応させて分割され、各第２ＳＦ１６０毎の第２ＳＰデータが生成される。
【００４１】
次に、ＣＰ分割部１５ｂで、各第２ＳＦ１６０に含まれるパターンが所定の手順で一対の相補パターンに分割されると共に，この相補パターンに対応させて各第２ＳＰデータが第２ＣＰＭＰデータに分割され、各第２ＳＦ１６０毎の第２ＣＰＭＰデータが生成される（Ｐ１０７）。
【００４２】
次に、露光補正処理部１６ａで、第１ＣＰＭＰデータ及び第２ＣＰＭＰデータに基づいて、それぞれに対して近接効果補正、端部補正、クーロン効果補正等を含む所定の露光補正処理が施され、第１領域１０２の各ＢＳＦ及び第２ＳＦ１６０を含む当該チップの各サブフィールド毎にＳＦＨデータが生成される（Ｐ１０８）。
【００４３】
次に、ＳＦ配置処理部１６ｂで、第１領域１０２の各ＢＳＦ及び第２領域１０４の各第２ＳＦ１６０のそれぞれの相補パターンが分割されて転写マスク上に配置される（Ｐ１０９）。具体的には、例えば図９（ａ）のように、転写マスクがＡマスクとＢマスクで構成されるとき、それぞれの相補パターンの一方がＡマスク上に、他方がＢマスク上に配置される。
【００４４】
次に、出力処理部１６ｃで、ＳＦＨデータがチップ１００の転写マスクの作成に用いられる露光装置の所定のフォーマットに変換されて全チップマスクデータが生成、出力され、データ格納部７０に格納される（Ｐ１１０）。
【００４５】
このように、本発明の転写マスクデータ作成装置或いは転写マスクデータ作成方法によれば、機能マクロのＢＳＦへの分割情報及び各ＢＳＦのＢＣＭＰデータを含む転写用基本データを予め準備して当該機能ブロックをＨブロックとして登録しておくことにより、Ｈブロックを搭載したＬＳＩチップの転写マスクデータ作成に際しては、Ｈブロックが配置された第１領域の第１ＣＰＭＰデータを、当該チップにおけるＨブロックとその配置情報のみで簡単な座標変換処理により生成することができるので、Ｈブロックが配置された第１領域の処理時間を短縮することが可能となる。又、Ｈブロックの転写用基本データは、一度作成すればチップが異なってもそのまま使用することができるので、特に、ブロックの外形形状及びブロックを構成する素子及び配線のパターン及び配置が予め固定されているメモリブロックやＣＰＵブロック等々の特定の機能を果たす機能ブロックが多用される種々のシステムＬＳＩ等の転写マスクデータ作成に際しての処理の効率化には、大きな効果が得られる。
【００４６】
尚、本発明は上記実施形態の説明に限定されるものでなく、その要旨の範囲内で種々変更が可能である。例えば、ＳＦ配置処理部１６ｂにおける処理は、転写マスクが図９（ａ）のように互いに相補な２枚のＡマスクとＢマスクで構成された例を説明したが、図９（ｂ）のように相補パターンを同一マスク上に配置することも可能である。
【００４７】
又、チップ１００では、各Ｈブロックが正立配置された例のみ示したが、±９０°或いは１８０°回転させて配置されたり、上下或いは左右にミラー反転させて配置させた場合でも、Ｈブロックの配置情報として回転情報も含むようにしておけば、同様にして転写用基本データの座標変換処理で第１ＣＰＭＰデータが生成される。
【００４８】
【発明の効果】
以上説明したように、本発明によれば、Ｈブロックが搭載されたＬＳＩチップの転写マスクを作成するための転写マスクデータ作成処理を効率化し、データ作成時間を短縮することができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明のマスクデータ作成装置の一実施形態の概略構成を示すブロック図である。
【図２】図１の全チップデータ生成部の主要構成要素の詳細構成例を示すブロック図で、（ａ），（ｂ）及び（ｃ）はそれぞれ第１領域処理部，第２領域処理部及びマスク処理部のブロック図である。
【図３】図１のＨブロックデータ生成部の構成例を示すブロック図である。
【図４】本発明のマスクデータ作成方法の一実施形態を示すフローチャートである。
【図５】図４のＨブロックデータ作成工程の一例の詳細フローチャートである。
【図６】本発明の動作の説明に用いるＬＳＩチップを示す図で、（ａ）はチップ全体の模式的な平面図、（ｂ）乃至（ｄ）は第１領域が第１ＳＦに分割された様子を，（ｅ）は第２領域が第２ＳＦに分割された様子をそれぞれ示す模式的な平面図である。
【図７】Ｈマクロがサブフィールド（ＢＳＦ）に分割された状態を説明する図で、（ａ），（ｂ）及び（ｃ）はそれぞれＰマクロ，Ｑマクロ及びＲマクロの各マクロがそれぞれＢＳＦに分割された状態を示す模式的な平面図である。
【図８】特許文献１（特開２００３−０５７８０５号公報）に記載された、一般的なステンシルマスクの製造方法を説明するための図である。
【図９】特許文献１（特開２００３−０５７８０５号公報）に記載された、一般的なコンプリメンタリーマスクの製造方法を説明するための図である。
【図１０】特許文献１（特開２００３−０５７８０５号公報）に記載された、従来のコンプリメンタリーマスクの製造方法のフローを示すフローチャートである。
【符号の説明】
１    マスクデータ作成装置
１０    全チップデータ生成部
１１    第１データ取得部
１２    検索処理部
１３    データ分離部
１４    第１領域処理部
１４ａ    第２データ取得部
１４ｂ    座標変換部
１５    第２領域処理部
１５ａ    ＳＦ分割部
１５ｂ    ＣＰ分割部
１６    マスク処理部
１６ａ    露光補正処理部
１６ｂ    ＳＦ配置処理部
１６ｃ    出力処理部
３０    Ｈブロックデータ生成部
３１    ブロックデータ取得部
３３    ＢＳＦ分割部
３５    ＢＣＰ分割部
３７    Ｈブロック登録部
４０    第１記憶部
５０    第２記憶部
７０    データ格納部
【図１】
2004342737.tif 000003
【図２】
2004342737.tif 000004
【図３】
2004342737.tif 000005
【図４】
2004342737.tif 000006
【図５】
2004342737.tif 000007
【図６】
2004342737.tif 000008
【図７】
2004342737.tif 000009
【図８】
2004342737.tif 000010
【図９】
2004342737.tif 000011
【図１０】
2004342737.tif 000012