(57)【要約】【課題】チャネルストッパの不純物の高い表面濃度によって、モールド樹脂中に含有される可動イオンに起因し発生する表面リーク電流を抑制する。【解決手段】Ｎ＋ソース領域７、Ｎ＋ドレイン領域８、ゲート電極６を備えたＭＯＳトランジスタ周辺にＮチャネルストッパのＰ型拡散領域１４が配置される。Ｐ型拡散領域１４の表面濃度頂上領域１４Ａは、ゲート電極６と重ならずフィールド酸化膜４を開孔しイオン打ち込みによって拡散するため、比較的高濃度にすることができ、隣接したＭＯＳトランジスタのソース領域、ドレイン領域との表面リーク電流を抑制できる。また、横方向拡散１４Ｂがゲート電極６の直下まで到達することでＮ＋ソース領域７とＮ＋ドレイン領域８との間の表面リーク電流を低減する。【選択図】    図１
2004342727.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板表面に形成された第１導電型の第１半導体領域と、前記第１半導体領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第１半導体領域表面に前記ゲート電極の一方側の端部に隣接して形成された第２導電型のソース領域と、前記ゲート電極の他方側の端部に隣接して形成された第２導電型のドレイン領域とを備えた第２導電型のＭＯＳトランジスタと、前記ＭＯＳトランジスタを少なくとも部分的に包囲する第１導電型の第２半導体領域と、前記半導体基板表面を覆う絶縁膜とを有した集積回路チップを前記絶縁膜の上を覆うようにモールド樹脂で封止した半導体装置において、
前記第１半導体領域上に形成されたフィールド酸化膜に開孔を設けたイオン打ち込みによって前記第２半導体領域の第１導電型不純物の表面濃度が、前記ＭＯＳトランジスタに向かって連続して減少する分布を有し、前記表面濃度の頂上領域が前記ゲート電極、前記ソース領域および前記ドレイン領域に対して重なることなく横方向に距離を置いて配置されたことを特徴とする半導体装置。
【請求項２】
前記第２半導体領域の頂上領域から連続して減少する分布が、前記ソース領域および前記ドレイン領域とは隣接しないゲート電極の少なくとも一部の下方に到達していることを特徴とする請求項１記載の半導体装置。
【請求項３】
半導体基板と、前記半導体基板表面に形成された第１導電型の第１半導体領域と、前記第１半導体領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第１半導体領域表面に前記ゲート電極の一方側の端部に隣接して形成された第２導電型のソース領域と、前記ゲート電極の他方側の端部に隣接して形成された第２導電型のドレイン領域とを備えた第２導電型のＭＯＳトランジスタと、前記ＭＯＳトランジスタを少なくとも部分的に包囲する第１導電型の第２半導体領域と、前記半導体基板表面を覆う絶縁膜とを有した集積回路チップを前記絶縁膜の上を覆うようにモールド樹脂で封止した半導体装置において、
前記第１半導体領域上に形成されたフィールド酸化膜に開孔を設けたイオン打ち込みによって前記第２半導体領域の第１導電型不純物の表面濃度が、前記ＭＯＳトランジスタに向かって連続して減少する分布を有し、前記表面濃度の頂上領域が前記ゲート電極、前記ソース領域および前記ドレイン領域に対して重なることなく横方向に距離を置いて配置され、前記第２半導体領域と同じ電位の導電プレートが、前記第２半導体領域の不純物の表面濃度の頂上領域から、前記ドレイン領域および前記ソース領域とは隣接しない前記ゲート電極までの間の少なくとも一部を、前記絶縁膜を介して覆っていることを特徴とする半導体装置。
【請求項４】
半導体基板と、前記半導体基板表面に形成された第１導電型の第１半導体領域と、前記第１半導体領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第１半導体領域表面に前記ゲート電極の一方側の端部に隣接して形成された第２導電型のソース領域と、前記ゲート電極の他方側の端部に隣接して形成された第２導電型のドレイン領域とを備えた第２導電型のＭＯＳトランジスタと、前記ＭＯＳトランジスタを少なくとも部分的に包囲する第１導電型の第２半導体領域と、前記半導体基板表面を覆う絶縁膜とを有した集積回路チップを前記絶縁膜の上を覆うようにモールド樹脂で封止した半導体装置において、
前記第２半導体領域と交差する箇所で前記ゲート電極の幅が、前記ソース領域と前記ドレイン領域との間の前記ゲート電極の幅よりも狭く、前記交差する個所では前記第２半導体領域が横方向拡散により接続されていることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高耐圧素子と同じ集積回路チップ（以下、チップという）内への集積が容易で表面リーク電流を低減するためのＭＯＳトランジスタにおけるチャネルストッパの配置方法，不純物分布における素子構造に係る半導体装置に関するものである。
【０００２】
【従来の技術】
近年、数十ボルトまでの低耐圧ＭＯＳトランジスタと数百ボルトの高耐圧素子を１チップに集積したＨＶＩＣ（高耐圧ＩＣ）の開発、製品化が盛んに行われている。しかし、高耐圧素子と同じチップに集積された低耐圧ＭＯＳトランジスタの回路では、寄生ＭＯＳトランジスタの表面リーク電流がしばしば発生する。寄生ＭＯＳトランジスタは、ＭＯＳトランジスタ内のソース領域とドレイン領域間や、別のＭＯＳトランジスタとのソース領域またはドレイン領域間、ウェル間に存在する。通常、寄生ＭＯＳトランジスタは、ＭＯＳトランジスタ周辺に配置されたチャネルストッパによって絶縁分離される。
【０００３】
このチャネルストッパ用の拡散領域における不純物の表面濃度は、ゲート領域やドレイン領域から引き出されたポリシリコンやメタル配線が電源電圧の範囲内で変動しても反転しない表面濃度に設定される。しかし、高耐圧素子と集積される場合は、それだけでは不十分な場合がある。モールド樹脂中の可動イオンが高耐圧素子の電界の影響で再分布がおき、その電荷によってシリコン基板表面に寄生チャネルが誘起されるからである。この対策の方法として以下の２つがある。
【０００４】
１番目の方法は、フィールド酸化膜下のチャネルストッパ用拡散領域の不純物の表面濃度を更に高くすることが考えられる。この方法により、しきい値が大きくなり、寄生チャネルの発生を抑制することができる。また、２番目の方法としてポリシリコンのフィールドプレートをチャネルストッパに用いる方法があり、特許文献１として登録されている。
【０００５】
ここで、ポリシリコン電極にシリコン基板表面と同電位もしくはキャリアが蓄積する方向の電位を与えるこの方法について、ＮチャネルのＭＯＳトランジスタに適用した例について説明する。
【０００６】
図９はＮチャネルのＭＯＳトランジスタの平面図、図１０は図９の平面図におけるＥ−Ｅ’の断面概略図である。図９，図１０において、１は半導体基板、２はＰウェル領域、３はゲート絶縁膜、４はフィールド酸化膜、５はフィールドプレート、６はゲート電極、７はＮ＋ソース領域、８はＮ＋ドレイン領域、９はコンタクト孔、１０は層間絶縁膜、１１はメタル電極、１２はパッシベーション膜、１３はモールド樹脂である。
【０００７】
Ｎ＋ソース領域７とＮ＋ドレイン領域８の周囲にＮ＋ポリシリコンのフィールドプレート５がフィールド酸化膜４上に配置されている。このフィールドプレート５は直下のＰウェル領域２表面が反転しないように、ＧＮＤ電位と接続される。モールド樹脂１３中の可動イオンによる電界は、フィールドプレート５によって遮蔽されるので寄生チャネルの形成は抑制される。
【０００８】
【特許文献１】
特許第２９５４８５４号公報
【０００９】
【発明が解決しようとする課題】
以下、上述したチャネルストッパの２つの手法における課題について説明する。１番目のフィールド酸化膜下のチャネルストッパ用拡散領域の不純物の表面濃度を高くする方法は、高濃度のイオン打込み後、比較的厚いフィールド酸化膜を形成するために格子欠陥が誘起しやすく、リーク電流の原因となるという欠点を有する。２番目のポリシリコンのフィールドプレートをチャネルストッパに用いる方法は、ゲート電極以外にさらにもう１層の導電性のポリシリコン膜が必要になり工程ステップが増加するためコストアップにつながる。また、それぞれのポリシリコンのフィールドプレートに電圧を印加するためにパターンが複雑になり設計しづらいという欠点がある。
【００１０】
本発明は、前記従来技術の問題を解決することに指向するものであり、モールド樹脂に含有される可動イオンに起因した表面リーク電流を抑制できる半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
この目的を達成するために、本発明の請求項１に係る半導体装置は、半導体基板と、半導体基板表面に形成された第１導電型の第１半導体領域と、第１半導体領域上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、第１半導体領域表面にゲート電極の一方側の端部に隣接して形成された第２導電型のソース領域と、ゲート電極の他方側の端部に隣接して形成された第２導電型のドレイン領域とを備えた第２導電型のＭＯＳトランジスタと、ＭＯＳトランジスタを少なくとも部分的に包囲する第１導電型の第２半導体領域と、半導体基板表面を覆う絶縁膜とを有した集積回路チップを前記絶縁膜の上を覆うようにモールド樹脂で封止した半導体装置において、第１半導体領域上に形成されたフィールド酸化膜に開孔を設けたイオン打ち込みによって第２半導体領域の第１導電型不純物の表面濃度が、ＭＯＳトランジスタに向かって連続して減少する分布を有し、表面濃度の頂上領域がゲート電極、ソース領域およびドレイン領域に対して重なることなく横方向に距離を置いて配置された構成によって、不純物の高い表面濃度のため寄生チャネルを形成するしきい値は極めて高くなり、隣接したＭＯＳトランジスタのソース領域、ドレイン領域間の表面リーク電流を抑制することができる。
【００１２】
さらに、請求項２に記載される半導体装置は、請求項１の半導体装置において、第２半導体領域の頂上領域から連続して減少する分布が、ソース領域およびドレイン領域とは隣接しないゲート電極の少なくとも一部の下方まで到達している構成によって、ゲート電極から頂上領域までの不純物濃度が低く比較的反転しやすい領域での表面リーク電流を抑制することができる。
【００１３】
また、請求項３に記載される半導体装置は、半導体基板と、半導体基板表面に形成された第１導電型の第１半導体領域と、第１半導体領域上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、第１半導体領域表面にゲート電極の一方側の端部に隣接して形成された第２導電型のソース領域と、ゲート電極の他方側の端部に隣接して形成された第２導電型のドレイン領域とを備えた第２導電型のＭＯＳトランジスタと、ＭＯＳトランジスタを少なくとも部分的に包囲する第１導電型の第２半導体領域と、半導体基板表面を覆う絶縁膜とを有した集積回路チップを前記絶縁膜の上を覆うようにモールド樹脂で封止した半導体装置において、第１半導体領域上に形成されたフィールド酸化膜に開孔を設けたイオン打ち込みによって第２半導体領域の第１導電型不純物の表面濃度が、ＭＯＳトランジスタに向かって連続して減少する分布を有し、表面濃度の頂上領域がゲート電極、ソース領域およびドレイン領域に対して重なることなく横方向に距離を置いて配置され、第２半導体領域と同じ電位の導電プレートが、第２半導体領域の不純物の表面濃度の頂上領域から、ドレイン領域およびソース領域とは隣接しないゲート電極までの間の少なくとも一部を、絶縁膜を介して覆っている構成によって、モールド樹脂内のイオン電荷による電界は、導電プレートによって遮断されるため、表面反転を抑えることができる。
【００１４】
また、請求項４に記載される半導体装置は、半導体基板と、半導体基板表面に形成された第１導電型の第１半導体領域と、第１半導体領域上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、第１半導体領域表面にゲート電極の一方側の端部に隣接して形成された第２導電型のソース領域と、ゲート電極の他方側の端部に隣接して形成された第２導電型のドレイン領域とを備えた第２導電型のＭＯＳトランジスタと、ＭＯＳトランジスタを少なくとも部分的に包囲する第１導電型の第２半導体領域とを有した集積回路チップを前記絶縁膜の上を覆うようにモールド樹脂で封止した半導体装置において、第２半導体領域と交差する箇所でゲート電極の幅が、ソース領域とドレイン領域との間のゲート電極の幅よりも狭く、交差する個所では第２半導体領域が横方向拡散により接続されている構成によって、ゲート電極の下方に第２半導体領域の横方向拡散により両側から到達することで表面リーク電流を抑制し、ゲート電極の幅を狭くして第２半導体領域とが交差する配置ができる。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明における実施の形態について詳細に説明する。
【００１６】
図１は本発明の実施の形態１におけるＮチャネルのＭＯＳトランジスタの平面図、図２は図１の平面図におけるＡ−Ａ’の断面概略図である。ここで、前記従来例を示す図９，図１０において説明した構成部材に対応し実質的に同等の機能を有するものには同一の符号を付してこれを示す。
【００１７】
図１，図２において、１は半導体基板、２はＰウェル領域、３はゲート絶縁膜、４はフィールド酸化膜、６はゲート電極、７はＮ＋ソース領域、８はＮ＋ドレイン領域、９はコンタクト孔、１０は層間絶縁膜、１１はメタル電極、１２はパッシベーション膜、１３はモールド樹脂、１４は第２半導体領域であるＮチャネルストッパ用のＰ型拡散領域である。
【００１８】
本実施の形態１であるＮチャネルのＭＯＳトランジスタについて説明する。不純物の表面濃度が約１Ｅ＋１６（ｃｍ−３）で拡散深さ５μｍのＰウェル領域２上に、不純物の表面濃度が約１Ｅ＋２０（ｃｍ−３）で拡散深さ約１μｍのＮ＋ソース領域７、Ｎ＋ドレイン領域８がポリシリコンのゲート電極６の端部に隣接し拡散されて、ＮチャネルのＭＯＳトランジスタを構成している。このＭＯＳトランジスタ周辺にはＮチャネルストッパ用のＰ型拡散領域１４が拡散されている。このＰ型拡散領域１４の表面濃度は１Ｅ＋１９（ｃｍ−３）で、通常使用されるフィールド酸化膜４下のＰウェル領域２における不純物の表面濃度１Ｅ＋１６（ｃｍ−３）オーダよりもかなり高い。
【００１９】
このＰ型拡散領域１４は、フィールド酸化膜４の形成後に開孔してからＰ型不純物をイオン打込みするため、イオン打込み後に厚いフィールド酸化膜を形成する熱酸化がなく、結晶欠陥の問題が発生しない。この場合、不純物の高い表面濃度のため寄生チャネルを形成するしきい値は極めて高くなり、隣接したＭＯＳトランジスタのソース領域、ドレイン領域間の表面リーク電流は抑制される。
【００２０】
さらに、本実施の形態１においては、ゲート電極６からＮチャネルストッパ用Ｐ型拡散領域１４の表面濃度頂上領域１４Ａまでの間のＰ型不純物濃度が低く比較的反転しやすい領域（図２のＩ）での表面リーク電流を抑制するために、Ｐ型拡散領域１４の横方向拡散領域１４Ｂをゲート電極６の直下まで到達するようにしている。
【００２１】
図３は本発明の実施の形態２におけるＮチャネルのＭＯＳトランジスタの平面図、図４は図３の平面図におけるＢ−Ｂ’の断面概略図である。本実施の形態２においては、前述した実施の形態１におけるＮチャネルストッパ用のＰ型拡散領域１４を、拡散深さが１μｍ以下で比較的小さい高濃度領域１４Ｃと、拡散深さが４μｍ程度で比較的大きい低濃度領域１４Ｄから成る階段状の濃度分布として構成した点が異なる。これにより、表面リーク電流を抑制すると共に、拡散深さが１μｍ以下で比較的小さい高濃度領域１４Ｃを、ＰチャネルのＭＯＳトランジスタのソース領域と兼用することができる。
【００２２】
図５は本発明の実施の形態３におけるＮチャネルのＭＯＳトランジスタの平面図、図６は図５の平面図におけるＣ−Ｃ’の断面概略図である。本実施の形態３においては、前述した実施の形態１における構成に、ゲート電極６からＮチャネルストッパ用のＰ型拡散領域１４の表面濃度頂上領域１４Ａまでの間のＰ型不純物濃度が低く比較的反転しやすい領域（図６のＩＩ）の上方に導電プレートとしてメタル配線１１’を配置し構成した点が異なる。このメタル配線１１’は、第２半導体領域であるＰ型拡散領域１４と接続されておりＧＮＤ電位となる。これにより、モールド樹脂１３内のイオン電荷による電界は、このメタル配線１１’によって遮断されるため、表面反転を抑えることができる。
【００２３】
図７は本発明の実施の形態４におけるＮチャネルのＭＯＳトランジスタの平面図、図８は図７の平面図におけるＤ−Ｄ’の断面概略図である。本実施の形態４においては、ゲート電極６をＮチャネルストッパ用のＰ型拡散領域１４の外側に取り出す場合のレイアウトを示している。
【００２４】
前述した実施の形態１，２においては、通常、ゲート電極６が、Ｐ型拡散領域１４と重なることができないが、本実施の形態３では図８に示すように、ゲート電極６の下方にＰ型拡散領域１４の横方向拡散領域１４Ｂが両側から到達する構成とし、これにより、横方向拡散領域１４Ｂをゲート電極６の直下に到達することで表面リーク電流を抑制できる。
【００２５】
この場合、ゲート電極６下のＰ型拡散領域１４の不純物濃度は、ゲート電極６が電源電圧まで変動しても寄生チャネルが発生しなくなるまで高くする必要がある。このＰ型拡散領域１４と交差する個所のゲート電極６の幅は極力狭い方がよいことから、Ｎ＋ソース領域７とＮ＋ドレイン領域８間のゲート電極６の幅よりも狭くして、ゲート電極６とＰ型拡散領域１４とが重なる配置をすることができる。
【００２６】
なお、前述した各実施の形態において、ＮチャネルのＭＯＳトランジスタを例に説明したがＰチャネルのＭＯＳトランジスタにおいても同様の効果を得られることはいうまでもない。
【００２７】
【発明の効果】
以上説明したように、本発明によれば、ＭＯＳトランジスタの周囲にチャネルストッパ用の拡散領域を配置して、モールド樹脂中の可動イオンに起因した隣接するＭＯＳトランジスタのソース領域、ドレイン領域との間の表面リーク電流を完全に抑制することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるＮチャネルのＭＯＳトランジスタの平面図
【図２】本発明の実施の形態１である図１の平面図におけるＡ−Ａ’の断面概略図
【図３】本発明の実施の形態２におけるＮチャネルのＭＯＳトランジスタの平面図
【図４】本発明の実施の形態２である図３の平面図におけるＢ−Ｂ’の断面概略図
【図５】本発明の実施の形態３におけるＮチャネルのＭＯＳトランジスタの平面図
【図６】本発明の実施の形態３である図５の平面図におけるＣ−Ｃ’の断面概略図
【図７】本発明の実施の形態４におけるＮチャネルのＭＯＳトランジスタの平面図
【図８】本発明の実施の形態４である図７の平面図におけるＤ−Ｄ’の断面概略図
【図９】従来のＮチャネルのＭＯＳトランジスタの平面図
【図１０】従来の図９の平面図におけるＥ−Ｅ’の断面概略図
【符号の説明】
１  半導体基板
２  Ｐウェル領域
３  ゲート絶縁膜
４  フィールド酸化膜
５  フィールドプレート
６  ゲート電極
７  Ｎ＋ソース電極
８  Ｎ＋ドレイン領域
９  コンタクト孔
１０  層間絶縁膜
１１  メタル電極
１１’  メタル配線
１２  パッシベーション膜
１３  モールド樹脂
１４  Ｐ型拡散領域
１４Ａ  表面濃度頂上領域
１４Ｂ  横方向拡散領域
１４Ｃ  高濃度領域
１４Ｄ  低濃度領域
【図１】
2004342727.tif 000003
【図２】
2004342727.tif 000004
【図３】
2004342727.tif 000005
【図４】
2004342727.tif 000006
【図５】
2004342727.tif 000007
【図６】
2004342727.tif 000008
【図７】
2004342727.tif 000009
【図８】
2004342727.tif 000010
【図９】
2004342727.tif 000011
【図１０】
2004342727.tif 000012