(57)【要約】【課題】装置の高効率化および小型化を図った場合でも、過電流検出時に出力電流が過大にならないようにする。【解決手段】出力電流Ｉｏの増大に伴い、主スイッチング素子３のオン期間中に抵抗１１の両端間電圧Ｖｘが上昇すると、コンデンサ２２の両端間電圧Ｖｃが上昇する。そのため、次にパルス駆動信号を立ち上げるタイミングになっても、コンデンサ２２の放電電圧が設定閾値Ｖｃｔｈ以上になる。こうなると、主スイッチング素子３へのパルス駆動信号の供給が強制的に休止するので、過電流検出時における出力電流Ｉｏの最大値は制限される。【選択図】　図１
2004080899.tif 000002
【特許請求の範囲】
【請求項１】
制御手段からのパルス駆動信号により主スイッチング素子をスイッチングして、トランスの一次巻線に入力電圧を断続的に印加し、前記トランスの二次巻線に発生した電圧を整流平滑して負荷に出力電圧を供給すると共に、前記負荷を流れる出力電流を検出する電流検出器を備えたスイッチング電源装置において、前記主スイッチング素子のオン期間中に前記電流検出器の両端間に発生する電圧を充電する一方で、前記主スイッチング素子のオフ期間中に決められた時定数で放電する時定数回路を備え、前記パルス駆動信号を立ち上げるタイミングで前記時定数回路の放電電圧が設定閾値以上であるときに、このパルス駆動信号の供給を休止するように構成したことを特徴とするスイッチング電源装置。
【請求項２】
前記主スイッチング素子に同期してスイッチング動作するスイッチ素子と前記時定数回路との直列回路を、前記電流検出器の両端間に接続し、前記主スイッチング素子のターンオン直後に、前記スイッチ素子を経由して前記電流検出器により前記時定数回路を放電させるように構成したことを特徴とする請求項１記載のスイッチング電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、過電流を検出すると主スイッチング素子に供給するパルス駆動信号の導通幅を最小に規定するスイッチング電源装置に関する。
【０００２】
【発明が解決しようとする課題】
図４は、従来の一石フォワード型スイッチング電源装置の回路図である。同図において、１は所定の直流入力電圧Ｖｉを供給する入力電圧源、２は一次側（入力側）と二次側（出力側）とを絶縁するトランスで、このトランス２の一次巻線２Ａと主スイッチング素子３とによる直列回路が直流電源Ｖｉの両端間に接続される。この場合の主スイッチング素子３はＭＯＳ型ＦＥＴからなるが、例えばトランジスタなどで構成してもよい。そして、制御手段である制御用ＩＣ４から送り出されるパルス駆動信号によって、主スイッチング素子３をスイッチング動作させることにより、トランス２の一次巻線２Ａに直流入力電圧Ｖｉが断続的に印加され、一次巻線２Ａの巻数Ｎ１と二次巻線２Ｂの巻数Ｎ２に比例した電圧が、トランス２の二次巻線２Ｂに誘起されるようになっている。
【０００３】
一方、５はトランス２の二次巻線２Ｂに接続される整流部で、これはダイオード若しくはＭＯＳ型ＦＥＴからなる整流素子および転流素子の組み合わせにより構成される。また、整流部５の出力側には、平滑回路を構成する出力チョークコイル６および出力コンデンサ７から平滑回路が接続され、二次巻線２Ｂに誘起された電圧は、整流部５により整流された後に、出力チョークコイル６および出力コンデンサ７により平滑され、出力コンデンサ７の両端間に接続した負荷８に直流出力電圧Ｖｏとして出力される。
【０００４】
前記制御用ＩＣ４は、図示しない出力電圧検出回路によって出力電圧Ｖｏを監視し、この出力電圧Ｖｏに見合う導通幅のパルス駆動信号を主スイッチング素子３に供給して、出力電圧Ｖｏの安定化を図っている。このとき、制御用ＩＣ４から供給されるパルス駆動信号の周期Ｔｓは一定で、出力電圧Ｖｏが高くなるほどオン時間Ｔｏｎが長くなり、逆に出力電圧Ｖｏが低くなるほどオン時間Ｔｏｎが短くなる。整流部５の半導体（例えば整流素子や転流素子）や巻線などの損失分を、抵抗値Ｒの等価抵抗１２としてあらわすと、出力電圧Ｖｏは次の数１，数２にて示される。
【０００５】
【数１】
2004080899.tif 000003
【０００６】
【数２】
2004080899.tif 000004
【０００７】
但し、上記Ｒｏは、負荷８の抵抗値である。
【０００８】
その一方で、主スイッチング素子３から入力電圧源１に至るマイナス側入力電圧ライン間には、負荷８への出力電流Ｉｏを検出するための電流検出用抵抗１１が挿入接続される。制御用ＩＣ４は、この負荷８への出力電流Ｉｏを抵抗１１の両端間電圧として監視しており、負荷８の抵抗値Ｒｏが小さくなって出力電流Ｉｏが増加することにより、過電流状態を検出すると、定常動作時よりも前記パルス駆動信号のオン時間Ｔｏｎを狭めて、出力電流Ｉｏを制限する制御を行なう。
【０００９】
図５は、定常状態において、抵抗１１を含めたトランス２の一次側における各部の波形を示している。同図において、最上段は主スイッチング素子３のドレイン電流ｉｄであり、以下、電流検出用抵抗１１の両端間電圧Ｖｘ，主スイッチング素子３のゲート・ソース間電圧Ｖｇｓの各波形を示している。この場合、制御用ＩＣ４から主スイッチング素子３のゲートに供給するパルス駆動信号がオンすると、主スイッチング素子３がオンすることによりドレイン電流ｉｄが発生し、これと相似な波形の電圧Ｖｘが電流検出用抵抗１１の両端間に発生する。ドレイン電流ｉｄは、出力電流Ｉｏにトランス２の一次巻線Ｎ１と二次巻線Ｎ２との巻数比を掛け合わせたものとなるので（ｉｄ＝Ｉｏ・Ｎ２／Ｎ１）、ドレイン電流ｉｄひいては抵抗１１の両端間電圧Ｖｘは、出力電流Ｉｏをそのまま反映したものとなる。制御用ＩＣ４は、抵抗１１の両端間電圧Ｖｘを監視して、この両端間電圧Ｖｘが所定レベルに達したときに、定常状態よりもパルス駆動信号のオン時間Ｔｏｎを狭める過電流保護動作を行なっている。
【００１０】
ところで、制御用ＩＣ４が過電流を検出すると、負荷８の両端間に発生する出力電圧Ｖｏは低下するが、パルス駆動信号のオン時間Ｔｏｎには決められた最小値Ｔｏｎ（ｍｉｎ）が存在し、たとえ過電流状態であってもこの最小値Ｔｏｎ（ｍｉｎ）以上には狭まらない。負荷８の抵抗値Ｒｏが０になって、パルス駆動信号のオン時間Ｔｏｎが最小値Ｔｏｎ（ｍｉｎ）に達したと仮定すると、Ｒｏ＝０でＴｏｎ＝Ｔｏｎ（ｍｉｎ）となるから、このときの出力電流の最大値Ｉｏ（ｍａｘ）は、上記数１，数２より次の数３に示すようになる。
【００１１】
【数３】
2004080899.tif 000005
【００１２】
すなわち上記数３によれば、電源装置の高効率化を図るために、内部損失に相当する等価抵抗Ｒを小さくするに従って、あるいはスイッチング周波数を高くして電源装置の小型化を図るために、パルス駆動信号の周期Ｔｓを短くするに従って、過電流検出時における出力電流の最大値Ｉｏ（ｍａｘ）が増加し、電源装置の内部素子に加わる電流ストレスが増大する問題を生じていた。
【００１３】
本発明は、上記の課題に着目して成されたものであって、その目的は、装置の高効率化および小型化を図った場合でも、過電流検出時に出力電流が過大にならず、内部素子に対する電流ストレスを和らげることができるスイッチング電源装置を提供することにある。
【００１４】
【課題を解決するための手段】
本発明における請求項１のスイッチング電源装置は、上記目的を達成するために、制御手段からのパルス駆動信号により主スイッチング素子をスイッチングして、トランスの一次巻線に入力電圧を断続的に印加し、前記トランスの二次巻線に発生した電圧を整流平滑して負荷に出力電圧を供給すると共に、前記負荷を流れる出力電流を検出する電流検出器を備えたスイッチング電源装置において、前記主スイッチング素子のオン期間中に前記電流検出器の両端間に発生する電圧を充電する一方で、前記主スイッチング素子のオフ期間中に決められた時定数で放電する時定数回路を備え、前記パルス駆動信号を立ち上げるタイミングで前記時定数回路の放電電圧が設定閾値以上であるときに、このパルス駆動信号の供給を休止するように構成される。
【００１５】
この場合、負荷を流れる出力電流が増大して、主スイッチング素子のオン期間中に電流検出器の両端間に発生する電圧が上昇すると、時定数回路の充電終了電圧ひいては放電開始電圧が上昇して、次にパルス駆動信号を立ち上げるタイミングになっても、時定数回路の放電電圧が設定閾値以上になる。こうなると、主スイッチング素子へのパルス駆動信号の供給が強制的に休止して、スイッチング周期が延びるので、過電流検出時における出力電流の最大値は制限される。
【００１６】
また、本発明の請求項２のスイッチング電源装置は、前記主スイッチング素子に同期してスイッチング動作するスイッチ素子と前記時定数回路との直列回路を、前記電流検出器の両端間に接続し、前記主スイッチング素子のターンオン直後に、前記スイッチ素子を経由して前記電流検出器により前記時定数回路を放電させるように構成している。
【００１７】
この場合、主スイッチング素子がターンオンすると、それに同期してスイッチ素子もターンオンするが、この主スイッチング素子のターンオン直後において、電流検出器の両端間電圧が零から立ち上がれば、双方向に導通するスイッチ素子を経由して、電流検出器により時定数回路が放電する。したがって、主スイッチング素子のターンオン時にサージ電流が発生しても、時定数回路の放電から充電に転じる電圧レベルが瞬間的に落ち込んでいるので、これを過電流として誤検出する可能性が少なくなる。
【００１８】
【発明の実施形態】
以下、本発明における好ましい実施態様について、図１〜図３を参照して詳細に説明する。なお、上記従来例と同一部分には同一符号を付し、その共通する箇所の説明は重複するため省略する。
【００１９】
好ましい回路図を示した図１において、本実施例では電流検出用抵抗１１の両端間電圧Ｖｘを直接監視するのではなく、主スイッチング素子３に供給するパルス駆動信号に同期して、１パルス毎に充放電を繰り返す充放電回路２０を抵抗１１の両端間に接続し、この充放電回路２０の充放電電圧を制御用ＩＣ４で監視するようにしている。また、ここでの充放電回路２０は、主スイッチング素子３と同様にスイッチング動作するスイッチ素子２１と、並列接続したコンデンサ２２および放電用の抵抗２３からなる時定数回路を直列に接続して構成され、制御用ＩＣ４は、充放電回路２０の充放電電圧であるコンデンサ２２の両端間電圧Ｖｃが、予め内部で設定した閾値Ｖｃｔｈ以上であるとき、主スイッチング素子３へのパルス駆動信号の供給を休止して、主スイッチング素子３のスイッチング周期を定常時よりも拡げるように構成している。なお、本実施例におけるスイッチ素子２１は、動作上最も好適なＭＯＳ型ＦＥＴを用いているが、それ以外の例えばトランジスタやダイオードを用いてもよい。それ以外の構成は、従来例で説明した通りである。
【００２０】
次に上記構成について、その作用を図２および図３の各波形図を参照に説明する。なお図２において、最上段は主スイッチング素子ゲート・ソース間電圧Ｖｇｓであり、以下、主スイッチング素子３のドレイン電流ｉｄ，充放電回路２０の充放電電圧であるコンデンサ２２の両端間電圧Ｖｃの各波形を示している。また図３は出力電流Ｉｏが極端に増大していない定常時（Ｒｏ＞＞０）の主スイッチング素子３のターンオン時における各部の波形を拡大して示したものであり、最上段から、主スイッチング素子ゲート・ソース間電圧Ｖｇｓ，主スイッチング素子３のドレイン電流ｉｄ，スイッチ素子２１としてＭＯＳ型ＦＥＴを採用した場合のコンデンサ２２の両端間電圧Ｖｃ，スイッチ素子２１としてダイオードを採用した場合のコンデンサ２２の両端間電圧Ｖｃをそれぞれ示している。
【００２１】
制御用ＩＣ４からパルス駆動信号が主スイッチング素子３に与えられ、この主スイッチング素子３がスイッチング動作すると、トランス２の一次巻線２Ａに直流入力電圧Ｖｉが断続的に印加され、一次巻線２Ａの巻数Ｎ１と二次巻線２Ｂの巻数Ｎ２に比例した電圧が、トランス２の二次巻線２Ｂに誘起される。この二次巻線２Ｂに発生した電圧は、整流部５により整流された後、出力チョークコイル６および出力コンデンサ７により平滑され、負荷８に直流出力電圧Ｖｏとして出力される。また制御用ＩＣ４は、出力電圧Ｖｏに応じた導通幅のパルス駆動信号を主スイッチング素子３に供給して、出力電圧Ｖｏの安定化を図っている。すなわち、制御用ＩＣ４から供給されるパルス駆動信号の周期Ｔｓは一定で、出力電圧Ｖｏが高くなるほどオン時間Ｔｏｎが長くなり、逆に出力電圧Ｖｏが低くなるほどオン時間Ｔｏｎが短くなる。
【００２２】
またこの一連の動作において、スイッチ素子２１は主スイッチ素子３と共にオンし、電流検出器である抵抗１１の両端間電圧Ｖｘがコンデンサ２２に充電される。そのためコンデンサ２２の充電電圧すなわち両端間電圧Ｖｃは、主スイッチング素子３のオン期間中において傾斜上昇する。一方、主スイッチ素子３がオフすると、スイッチ素子２１もオフするので、コンデンサ２２と抵抗２３からなる時定数回路が抵抗１１の両端間から切り離され、コンデンサ２２の両端間電圧Ｖｃは、このコンデンサ２２と抵抗２３とにより決められた時定数で放電して傾斜下降する。
【００２３】
制御用ＩＣ４は、内蔵する発信器（図示せず）の基準周波数にしたがって、次にパルス駆動信号を立ち上げるタイミングで、前記コンデンサ２２の放電電圧である両端間電圧Ｖｃが、設定した閾値Ｖｃｔｈ以上であるか否かを判断する。このとき、出力電流Ｉｏが極端に増大していない定常時では、図２の左側の波形図に示すように、パルス駆動信号を立ち上げるタイミングで、コンデンサ２２の両端間電圧Ｖｃが設定閾値Ｖｃｔｈよりも低いレベルにまで放電しているので、制御用ＩＣ４は直ちにそのタイミングで次のパルス駆動信号を供給する。これに伴い、主スイッチング素子３とスイッチ素子２１は再びターンオンし、スイッチ素子２１を経由して電流検出用抵抗１１の両端間電圧Ｖｘがコンデンサ２２に充電される。すなわち、ここでの出力電流Ｉｏの検出タイミングは、１つのパルス駆動信号毎に行なわれる。
【００２４】
一方、負荷短絡時（Ｒｏ＝０）などにおいて、出力電流Ｉｏが極端に増加すると、主スイッチング素子３のオン期間中において、抵抗１１の両端間電圧Ｖｘが増加し、これを充電するコンデンサ２２の両端間電圧Ｖｃも上昇する。そのため、次にパルス駆動信号を立ち上げるタイミングで、コンデンサ２２の両端間電圧Ｖｃが設定閾値Ｖｃｔｈよりも高い状態が発生し、制御用ＩＣ４はそのタイミングでパルス駆動信号を供給することができなくなる。したがって、図２の右側の波形図に示すように、コンデンサ２２の両端間電圧Ｖｃが設定閾値Ｖｃｔｈよりも低いレベルにまで放電しない限り、主スイッチング素子３やスイッチ素子２１へのパルス駆動信号の供給はスキップすなわち休止され、実質的なスイッチング周期Ｔｓが定常時よりも２倍若しくはそれ以上に延びるので、出力電流の最大値Ｉｏ（ｍａｘ）を従来のものよりも小さく制限することが可能になる。
【００２５】
また図３に示すように、本実施例ではスイッチ素子２１として双方向に導通するＭＯＳ型ＦＥＴを用いているので、主スイッチング素子３と共にスイッチ素子２１がターンオンした直後において、主スイッチング素子３のドレイン電流ｉｄが零で、電流検出器である抵抗１１の両端間電圧Ｖｘが零から立ち上がれば、スイッチ素子２１を経由して、コンデンサ２２に残留する電荷を抵抗１１により放電させることができる。これによりコンデンサ２２は、主スイッチング素子３がターンオンする毎にその両端間電圧Ｖｃが零にリセットされるので、図３に示すように、主スイッチング素子３のターンオン時にサージ電流が発生しても、コンデンサ２２の両端間電圧Ｖｃは設定閾値Ｖｃｔｈにまでは上昇せず、このサージ電流を過電流状態と誤検出する虞れは生じない。
【００２６】
これに対して、スイッチ素子２１をより簡単なダイオードで構成することも考えられるが、この場合は図３の最下段の波形図にもあるように、主スイッチング素子３がターンオンした直後であっても、コンデンサ２２から抵抗１１への電荷の移動は、ダイオードの一方向性により阻止されるため、コンデンサ２２の両端間電圧Ｖｃを零にリセットすることができない。したがって、コンデンサ２２が放電から充電に転じる両端間電圧Ｖｃのレベルが元々高くなっているので、主スイッチング素子３のターンオン時にサージ電流が発生すると、これを過電流であると誤検出する虞れが生じる。このような理由で、スイッチ素子２１はＭＯＳ型ＦＥＴを用いるのが好ましい。
【００２７】
以上のように本実施例では、制御手段である制御用ＩＣからのパルス駆動信号により主スイッチング素子３をスイッチングして、トランス２の一次巻線２Ａに入力電圧Ｖｉを断続的に印加し、トランス２の二次巻線２Ｂに発生した電圧を整流平滑して負荷８に出力電圧Ｖｏを供給すると共に、負荷８を流れる出力電流Ｉｏを検出する電流検出器としての抵抗１１を備えたスイッチング電源装置において、主スイッチング素子３のオン期間中に抵抗１１の両端間に発生する電圧Ｖｘを充電する一方で、主スイッチング素子３のオフ期間中に決められた時定数で放電する時定数回路（コンデンサ２２および抵抗２３）を備え、パルス駆動信号を立ち上げるタイミングでコンデンサ２２の放電電圧である両端間電圧Ｖｃが設定閾値Ｖｃｔｈ以上であるときに、このパルス駆動信号の供給を休止するように制御用ＩＣ４を構成している。
【００２８】
この場合、負荷８を流れる出力電流Ｉｏが増大して、主スイッチング素子３のオン期間中に抵抗１１の両端間電圧Ｖｘが上昇すると、コンデンサ２２の充電終了電圧ひいては放電開始電圧が上昇して、次にパルス駆動信号を立ち上げるタイミングになっても、コンデンサ２２の放電電圧が設定閾値Ｖｃｔｈ以上になる。こうなると、主スイッチング素子３へのパルス駆動信号の供給が強制的に休止して、実質的なスイッチング周期Ｔｓが延びるので、過電流検出時における出力電流Ｉｏの最大値は制限される。そのため、スイッチング電源装置の高効率化および小型化を図った場合でも、過電流検出時に出力電流Ｉｏが過大にならず、内部素子に対する電流ストレスを和らげることができる。
【００２９】
また本実施例では、主スイッチング素子３に同期してスイッチング動作するスイッチ素子２１と時定数回路（コンデンサ２２および抵抗２３の並列回路）との直列回路を、抵抗１１の両端間に接続し、主スイッチング素子３のターンオン直後に、スイッチ素子２１を経由して抵抗１１によりコンデンサ２２を放電させるように構成している。
【００３０】
この場合、主スイッチング素子３がターンオンすると、それに同期してスイッチ素子２１もターンオンするが、この主スイッチング素子３のターンオン直後において、抵抗１１の両端間電圧Ｖｘが零から立ち上がれば、双方向に導通するスイッチ素子２１を経由して、抵抗１１によりコンデンサ２２が速やかに放電する。したがって、主スイッチング素子３のターンオン時にサージ電流が発生しても、コンデンサ２２の放電から充電に転じる電圧レベルが瞬間的に落ち込んでいるので、これを過電流として誤検出する可能性が少なくなる。
【００３１】
なお、本発明は上記実施例に限定されるものではなく、種々の変形が可能である。例えば実施例中に示される時定数回路の構成はあくまでも一例に過ぎず、適宜変更して構わない。また、本発明は一石フォワード型に限らず、あらゆる種類の且つ二石以上のスイッチング電源装置にも適用可能である。さらに、電流検出器として抵抗以外のものを用いてもよい。
【００３２】
【発明の効果】
本発明における請求項１のスイッチング電源装置によれば、装置の高効率化および小型化を図った場合でも、過電流検出時に出力電流が過大にならず、内部素子に対する電流ストレスを和らげることができる。
【００３３】
本発明における請求項２のスイッチング電源装置によれば、主スイッチング素子のターンオン時に発生するサージ電流を、過電流として誤検出することを防止できる。
【図面の簡単な説明】
【図１】本発明の一実施例を示すスイッチング電源装置の回路図である。
【図２】同上、各部の動作状態を示す波形図である。
【図３】同上、特に主スイッチング素子のターンオン時における各部の動作状態を拡大して示した波形図である。
【図４】従来例におけるスイッチング電源装置の回路図である。
【図５】従来例におけるトランスの一次側の各部の波形図である。
【符号の説明】
２　トランス
３　主スイッチング素子
８　負荷
１１　抵抗（電流検出器）
２１　スイッチ素子
２２　コンデンサ（時定数回路）
２３　抵抗（時定数回路）
【図１】
2004080899.tif 000006
【図２】
2004080899.tif 000007
【図３】
2004080899.tif 000008
【図４】
2004080899.tif 000009
【図５】
2004080899.tif 000010