(57)【要約】【課題】単一の主記憶を持つ階層型メモリシステムにおいて、主記憶のスループット低下とレイテンシ増加を低減し、データ転送性能を向上する。【解決手段】第１のＣＰＵとローカルメモリを有するプロセッサエレメントと、プロセッサエレメントと主記憶との間に配置する第１のキャッシュメモリと、第１のキャッシュメモリに直接アクセス可能な第２のＣＰＵを持ち、第２のＣＰＵはプロセッサエレメントからの割込み処理を受け付ける手段と、第２のＣＰＵは主記憶の行アドレスミスが発生しにくいように記述された割込み処理ルーチンに従い、あらかじめプロセッサエレメントが必要とするデータを第１のキャッシュメモリに転送する手段を持つことにより、ランダムな主記憶へのアクセスパターンを排除し、行アドレスミスの発生しない主記憶アクセスが可能とし、高いスループットと低いレイテンシの両方を得る。【選択図】  図７
2004326633.tif 000002
【特許請求の範囲】
【請求項１】
第１のＣＰＵと第１のローカルメモリを有するプロセッサエレメントと、プロセッサエレメントと主記憶の間に第１のキャッシュメモリを有する階層型メモリシステムにおいて、
第１のキャッシュメモリを１次階層キャッシュとして制御可能な第２のＣＰＵを有し、第２のＣＰＵは割込み種ごとにジャンプするプログラムカウンタ値を保存する割込みテーブルと、割込み発生を抑止する割込み禁止フラグを有し、
割込み禁止フラグが割込み受託状態と示しているときに割込みが発生した場合、割込みテーブルに示された対応するプログラムカウンタ値にジャンプし、割込み処理終了後、割込み発生前のプログラムカウンタ値に復帰する手段を有し、
プロセッサエレメントは、第２のＣＰＵに対し割込み要求を発行する手段と、第１のキャッシュメモリに対しアクセスする手段を持つことを特徴とする階層型メモリシステム。
【請求項２】
請求項１に記載のシステムにおいて、
システム上に主記憶が１つしか存在しないユニファイドメモリ構成であることを特徴とする階層型メモリシステム。
【請求項３】
請求項１に記載のシステムにおいて、
ローカルメモリは第２のキャッシュメモリで構成され、プロセッサエレメントは、第２のキャッシュメモリを１次階層キャッシュとして使用し、第１のキャッシュを２次階層キャッシュとして使用できることを特徴とする階層型メモリシステム。
【請求項４】
請求項１に記載のシステムにおいて、
プロセッサエレメントと第１のキャッシュメモリとの間に、ローカルメモリと第１のキャッシュメモリ間でデータ転送を可能とするダイレクトメモリアクセスコントローラを有することを特徴とする階層型メモリシステム。
【請求項５】
請求項１に記載のシステムにおいて、
第１のキャッシュメモリと並列に、ＩＯマッピングされたＩＯメモリを有し、第２のＣＰＵはＩＯメモリに対してアクセスする手段と、
ＩＯメモリもしくは第１のキャッシュメモリとＩＯデバイス間のダイレクトメモリアクセスを行うダイレクトメモリアクセスコントローラと、
ダイレクトメモリアクセスコントローラは第２のＣＰＵに対して割込み要求を発行できることを特徴とする階層型メモリシステム。
【請求項６】
請求項５に記載のシステムにおいて、
ＩＯデバイスは、ディスプレイを表示するためのディスプレイリフレッシュコントローラであることを特徴とする階層型メモリシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、主記憶、キャッシュメモリおよびプロセッサを有する階層型メモリ・システムに係り、特に、主記憶アクセスを効率的に行うための技術に関する。
【０００２】
【従来の技術】
画像処理など実時間処理という高い処理能力が必要なメディア処理では、固定機能のＭＰＥＧ専用ＬＳＩ等、ハードワイヤによる専用チップ等が用いられていたが、近年、メディア演算器を含むメディア・プロセッサを使用した、ソフトウェアによるアプローチが注目されている。このソフトウェアによるアプローチにより、一つのＬＳＩにて多種の応用に対応可能で、画像処理や音声処理などの異なった機能を１チップ上にて実現できる。
【０００３】
さらに、このメディア処理に加え、画像表示やネットワーク接続などの機能を一つのプロセッサに組込みむという、組込み型ＬＳＩが主流となりつつある。
【０００４】
このような組込み型ＬＳＩによるアプローチでは、ユニファイドメモリが使用される。これは、ＬＳＩに一つの主記憶を接続し、ＬＳＩ内に配置された全エージェントが、この一つの主記憶を共有使用するもので、ＬＳＩのポート数を削減することにより、システムのトータルコストを削減できる。
【０００５】
また、近年の製造技術の微細化により、ＬＳＩは益々高速化の道を辿っている。これに対し、ＤＲＡＭなどの主記憶の動作速度向上は進んでおらず、ＬＳＩの動作速度との速度比は益々大きくなる。これを回避するため、動作速度向上ではなく、ＤＤＲ−シンクロナスＤＲＡＭなどの使用によるスループット向上というアプローチが採られている。これは、処理速度ではなく、総データ転送量を大きくするという方式で、同一行アドレスへのアクセスは、ウェイトなしでアクセス可能なバーストモードの使用により、データ転送量を大きくするものである。
【０００６】
このような主記憶のスループット向上を効果的に利用するには、階層型キャッシュメモリを使用した方式が採られる。
【０００７】
特開平５−７３４１５号公報に記載の技術では、汎用処理を実行するプロセッサと主記憶の間に１次キャッシュと２次キャッシュが接続され、プロセッサのアクセスは、まず１次キャッシュに行い、１次キャッシュにそのデータが格納されていない場合は、２次キャッシュをアクセスし、２次キャッシュにもデータが格納されていないときに初めて主記憶をアクセスすることにより、主記憶への余分なアクセスを排除して性能を向上させている。
【０００８】
更に、特開平９−１２８２９３号公報に記載の技術では、ソフトウェアにより１次キャッシュや２次キャッシュに対してプリフェッチを行うことが可能で、実際にプロセッサがデータを使用する前に、キャッシュメモリへのプリフェッチが完了することにより、主記憶の処理速度を相対的に向上させる方式が採られている。
【０００９】
【特許文献１】
特開平５−７３４１５号公報
【特許文献２】
特開平９−１２８２９３号公報
【００１０】
【発明が解決しようとする課題】
先に示した従来の技術では、遅い主記憶へのアクセス時間を、高いスループットに置換えることにより、性能向上を実現している。
【００１１】
しかしながら、ユニファイドメモリによる主記憶を使用した組込み型ＬＳＩでは、複数のエージェントがランダムに一つの主記憶をアクセスするため、主記憶の行アドレスミスが頻発する。行アドレスミスが発生すると、再度行アドレスを設定するシーケンスが必要となり、この処理ペナルティが非常に大きく、主記憶のスループットが著しく低下すると共に、処理速度も低下する。特に画像表示を含む組込み型ＬＳＩでは、プロセッサによる汎用処理の速度が低下すると共に画像表示も滞るため、システムとして十分な性能を得ることは困難であった。
【００１２】
本発明の課題は、ユニファイドメモリによる主記憶を有する組込み型ＬＳＩにおいて、ランダムなアクセスパターンによる主記憶の行アドレスミス数を低減し、主記憶の高いスループットを得ることである。
【００１３】
また、本発明の第２の課題は、主記憶の高いスループットと共に、低いアクセスレイテンシをもつことにより、より高い性能を得ることである。
【００１４】
【課題を解決するための手段】
上記目的を達成するために本発明の形態によれば、第１のＣＰＵとローカルメモリを有するプロセッサエレメントと、プロセッサエレメントと主記憶との間に配置する第１のキャッシュメモリと、第１のキャッシュメモリに直接アクセス可能な第２のＣＰＵを持ち、第２のＣＰＵはプロセッサエレメントからの割込み処理を受け付ける手段と、第２のＣＰＵは主記憶の行アドレスミスが発生しにくいように記述された割込み処理ルーチンに従い、あらかじめプロセッサエレメントが必要とするデータを第１のキャッシュメモリに転送する手段を持つことにより、ランダムな主記憶へのアクセスパターンを排除し、行アドレスミスの発生しない主記憶アクセスが可能となる。また、第１のＣＰＵは、第１のキャッシュメモリを２次階層のメモリとして使用することで、高いスループットと低いレイテンシの両方を得る事ができる。
【００１５】
また、ローカルメモリと第１のキャッシュメモリの間に、ローカルメモリと第１のキャッシュメモリ間のデータ転送を可能とするダイレクトメモリアクセスコントローラを有することにより、第１のＣＰＵが必要とするデータが、より低いレイテンシでアクセス可能なローカルメモリ内にあらかじめ格納することが可能で、より低いレイテンシでのデータアクセスが可能となる。
【００１６】
更に、第２のＣＰＵが直接アクセス可能な第１のキャッシュメモリと並列にＩＯメモリと、ＩＯメモリとディスプレイリフレッシュコントローラのようなＩＯデバイス間でのダイレクトメモリアクセスを行うダイレクトメモリアクセスコントローラを有し、ダイレクトメモリアクセスコントローラから第２のＣＰＵに対して割込み要求を発行できる手段を持つことにより、表示系といった高いスループットを要するＩＯデバイスを含む場合においても、主記憶の高いスループットを得ることが可能となる。
【００１７】
【発明の実施の形態】
本発明の実施の形態について、図面を参照して詳細に説明する。
【００１８】
本発明の第１の実施形態について、図１を参照して説明する。図１は、本実施形態における階層型メモリシステムの構成を説明するためのブロック図である。
【００１９】
本階層型メモリシステムは、汎用的な演算や、メディア演算を行うＣＰＵ２と、ＣＰＵ２専用のローカルメモリ３からなるプロセッサエレメントであるＰＥ１が、制御線１１とデータ線１２により接続されるＮ次階層キャッシュ制御部５と、Ｎ次階層キャッシュ制御部５は、制御線１５とデータ線１６により主記憶７を制御するための主記憶制御部６に接続される。本実施例の説明では、説明を容易にするため、ローカルメモリ３をキャッシュメモリとして説明する。但し、本ローカルメモリは、キャッシュメモリでもメモリマッピングされたＩＯメモリでも本発明では制限を持たない。
【００２０】
Ｎ次階層キャッシュ制御部５は内部にキャッシュメモリを持つ（図３にて後述）。従って、ＣＰＵ２から見ると、ローカルメモリ３を１次キャッシュとし、Ｎ次階層キャッシュ制御部５内のキャッシュメモリを２次キャッシュとして接続され、終端に主記憶に接続される、一般的な２次階層キャッシュメモリを持つシステムとなる。
【００２１】
更に、Ｎ次階層キャッシュ制御部５には、Ｎ次階層キャッシュ制御部５を制御するためのＣＰＵであるＮＣ−ＣＰＵ４が直接接続する。このＮＣ−ＣＰＵ４は、命令列によりＮ次階層キャッシュ制御部５内のキャッシュメモリをアクセス可能なＣＰＵである。
【００２２】
図２にＮＣ−ＣＰＵ４のブロック図を示す。ＮＣ−ＣＰＵ４は、命令列に示された命令を順次実行する一般的なＣＰＵである。また、割込み処理も実行可能なＣＰＵである。
【００２３】
命令列は命令メモリ４０２に格納され、プログラムカウンタ４０１が生成するプログラムカウンタ値４１０を元に、命令メモリ４０２を読み出し、読み出された命令４１１を命令デコーダ４０３にてデコードし、デコード結果４１４を演算器４３１とレジスタ４３２からなる演算実行部４３０に転送し、通常の演算を実行する。また命令デコーダ４０３は、ブランチ命令によりプログラムカウンタ４０１を制御するための信号４１２を生成する。
【００２４】
命令は、算術演算、論理演算、ブランチ命令、メモリアクセス命令など、汎用的な命令である。ここで、メモリアクセス命令は、ロード命令、ストア命令、プリフェッチ命令などを持つ。
【００２５】
デコード結果４１４がメモリアクセス命令の場合、制御線１３にその、命令のオペランドやアクセスアドレスなどを転送し、データ線１４には、対応するデータが配送される。ここでデータ線１４は一つのパスとして説明するが、ロードデータとストアデータを分割しても構わない。
【００２６】
また、ＮＣ−ＣＰＵ４は、割込みテーブル４２０と、割込み禁止フラグ４０４の少なくとも２種のレジスタを持つ。
【００２７】
割込みテーブル４２０は、図３に示すように、割込み毎に設定された割込み処理ルーチンが格納されたアドレス、すなわち、プログラムカウンタ値を格納するテーブルで、割込みが発生した場合（割込み有無フラグがセット）、そのプログラムカウンタ値が示すアドレスにジャンプする。尚、割込み処理終了後は、割込み発生前のプログラムカウンタ値に戻る、一般的な割込み処理を実現する。
【００２８】
割込み禁止フラグ４０４は、割込み発生を抑止するレジスタで、本割込み禁止フラグ値４１４が割込み禁止と示している期間は、割込みテーブル４２０内の割込み有無フラグがセットされていても、割込みを発生することができない。
【００２９】
これらのレジスタはＩＯマッピングされ、ＮＣ−ＣＰＵ４、及び、ＰＥ１は制御線１１とデータ線１２を介してアクセス可能である。尚、本実施例では、説明を容易にするために、これらのレジスタをＩＯマッピングとしているが、他の手段においても制限を持たない。
【００３０】
図４はＮ次階層キャッシュ制御部５のブロック図である。Ｎ次階層キャッシュ制御部５は、ＰＥ１およびＮＣ−ＣＰＵ４の２つのマスタからアクセス可能な一般的なキャッシュメモリ構成である。ＰＥ１からのアクセス要求である制御線１１とＮＣ−ＣＰＵ４からのアクセス要求である制御線１３が調停回路５０に入力され、アクセス調停を行い、キャッシュメモリ５３を制御するメモリ制御部５２に制御信号５６を伝える。また、ＰＥ１からのデータ線１２とＮＣ−ＣＰＵ４からのデータ線１４を選択するため、調停パス５１を制御線５５により制御する。調停パス５１は、２マスタからのアクセスを調停する。尚、本実施例の説明では、説明を容易にするために２つのアクセスを調停する方式としているが、インタリーブ型のキャッシュ方式の採用により、競合ペナルティを回避可能な構成も可能である。
【００３１】
メモリ制御部５２は、一般的なキャッシュメモリ制御を行い、内部にキャッシュメモリのアドレスタグを持ち、アクセスがデータリードにてキャッシュミスした場合には、制御線１５を介してデータリード要求を発行し、データが返送された場合、データ線１６を介してキャッシュメモリ５３を更新し、同時に内部のアドレスタグを更新する。尚、キャッシュメモリ５３は、ライトスルー方式でもライトバック方式でも可能で、本発明においては制限を持たない。
【００３２】
図１から図４の説明をまとめると、Ｎ次階層キャッシュ制御部５内のキャッシュメモリ５３は、ＰＥ１から見ると２次階層キャッシュ、ＮＣ−ＣＰＵ４から見ると、１次階層キャッシュとなることが、本実施形態の特徴である。
【００３３】
図５を用いて、本実施形態の処理シーケンスを説明する。ＰＥ１とＮＣ−ＣＰＵ４は完全に並列動作可能なプロセッサエレメントとして見え、メディア処理などの主となる応用処理をＰＥ１にて実行し、ＰＥ１が必要とするデータの読み込みをあらかじめＮＣ−ＣＰＵ４にてキャッシュメモリ５３まで行う。従って、ＰＥ１が必要とするデータは、すでにキャッシュメモリ５３に格納される、すなわち２次階層キャッシュまでは格納されており、ＰＥ１はレイテンシの大きな主記憶７を直接アクセスするよりも性能が向上する。
【００３４】
ＮＣ−ＣＰＵ４の起動は、割込みテーブル４２０を使用した割込みにより行う。通常、ＮＣ−ＣＰＵ４は、自身のメインルーチンを実行しているが、命令列中に割込み禁止フラグ４０４を解除する命令（本実施例ではＩＯレジスタにて設定）が発行されると、割込み禁止フラグをリセットし、この期間、割込みを受けつける。この時、ＰＥ１より割込み要求が発生している場合、ＮＣ−ＣＰＵ４は割込みテーブル５２０に従い、割込み処理を開始する。本図では割込み起動Ａ、Ｂ、Ｃである。それぞれの割込み処理はデータリードＡ、Ｂ、Ｃで表し、プリフェッチ命令により、主記憶７よりキャッシュメモリ５３までデータを読み込む。割込み処理、すなわちキャッシュメモリへのプリフェッチが終了した時点で、自身のメインルーチンに戻り、再度割込み禁止フラグ４０４をセットし、割込み禁止状態とする。従って、メインルーチン中、もしくは割り込み処理中のＮＣ−ＣＰＵ４は、主記憶７のアクセス権をほぼ１００％使用可能となる。よって、主記憶７のスループット向上を実現するような、行アドレスミスの発生しない主記憶アクセスプログラムを使用することにより、主記憶７の性能を引き出すことが可能である。
【００３５】
また、ＮＣ−ＣＰＵ４が持つ命令にキャッシュメモリ５３のフラッシュを行う命令を持つことにより、主記憶７への書き込みもバーストモードにて実現可能である。更に、プリフェッチ命令の代わりにロード命令を実行し、ＮＣ−ＣＰＵ４内の演算器４３１にてデータを加工後、キャッシュメモリ５３にストアすることにより、データフロー型マルチプロセッサ構成として動作する。例えば、表示系のビット演算などが可能となる。この時、セマフォやポーリングによる同期化処理も必要となるが、ＮＣ−ＣＰＵ４自身がキャッシュ領域にセマフォやポーリングフラグを生成することで同期化が可能となる。
【００３６】
尚、ＮＣ−ＣＰＵ４による処理が終了する前に、同一アドレスに対しＰＥ１のアクセス要求が発行された場合、キャッシュメモリ５３は、ＰＥ１から見ると単に２次階層キャッシュとして動作するため、整合性破壊の問題は発生しない。
【００３７】
本構成により、キャッシュメモリ５３に対して、主記憶７のスループットを有効に使用可能となる。
【００３８】
本発明の第２の実施形態について、図６を参照して説明する。図６は、本実施形態における階層型メモリシステムの構成を説明するためのブロック図で、図１の実施形態に対し、プロセッサエレメントであるＰＥ１００とＮ次階層キャッシュ制御部５の間に、ローカルメモリ３００とＮ次階層キャッシュ制御部５内のキャッシュメモリ５３間のデータ転送を行うＤＭＡＣ８を接続した構成である。ここで、ローカルメモリ３００は、ＰＥ１００自身のマスタアクセスに加え、ＤＭＡＣ８のスレーブアクセスの両者を受付け、スレーブアクセス２０に対するデータがローカルメモリ３００に存在しない場合、ＰＥ１００自身のマスタアクセス同様、通常のキャッシュミスシーケンスを実行可能な構成をとる。また、ローカルメモリ３００をキャッシュメモリではなく、ローカルなＩＯメモリとしてもよい。
【００３９】
本実施例の説明では、ＤＭＡＣ８とＮ次階層キャッシュ制御部５の間にセレクタ９を設け、Ｎ次階層キャッシュ制御部５は、同時に１つのスレーブアクセスを受け付けることが可能な構成としたが、一般的なアクセスキューの使用やインタリーブ型キャッシュなどの使用により、並列動作も可能であるが、本発明ではこれに限定を持たない。
【００４０】
ＤＭＡＣ８は、キャッシュメモリとキャッシュメモリ間、若しくはＩＯ空間の間にてダイレクトメモリアクセスを行う一般的なアクセラレータである。
【００４１】
処理シーケンスとしては、図５に処理シーケンスに加え、ＤＭＡＣ８により、キャッシュメモリ５３からローカルメモリ３００にデータ転送を行うことで、ＰＥ１００は、確実に１次階層キャッシュであるローカルメモリ３００に対してデータアクセスが可能となり、２次階層キャッシュに比べ、より性能を向上できる。
【００４２】
従って、ＮＣ−ＣＰＵ４とＮ時階層キャッシュ制御部５の使用により、主記憶７からキャッシュメモリ５３までのデータ転送は、第１の実施例の説明時に延べた通り、高いスループットを得ることが可能であると共に、ＤＭＡＣ８の使用により、ＰＥ１００が使用するデータは、あらかじめローカルメモリ３００に格納されているため、ＰＥ１００はローカルメモリ３００に対し、より小さなレイテンシによるアクセスが可能で、スループットとレイテンシ共に、性能向上が可能となる。
【００４３】
本発明の第３の実施形態について、図７を参照して説明する。図７は、本実施形態における階層型メモリシステムの構成を説明するためのブロック図で、図１の実施形態に対し、ＤＭＡ制御部５０１を介してＩＯデバイス５０２を接続した構成である。ＩＯデバイス５０２は、ディスプレイ表示や音声入出力、ネットワークなど、汎用のＩＯデバイスとする。尚、本実施例では説明を容易にするため、本ＩＯデバイス５０２をディスプレイ表示用のディスプレイリフレッシュコントローラ（以下、ＤＲＣと表記）とする。
【００４４】
ＤＭＡ制御部５０１は、ＩＯデバイス５０２であるＤＲＣからデータ転送要求が発生したとき、ＮＣ−ＣＰＵ４００にＤＭＡ割込み要求５１０を発行する。またＤＭＡ制御部５０１は、Ｎ次階層メモリ制御部５００に対し、制御線５１１とデータ線５１２を介してデータアクセス可能な構成をとる。
【００４５】
図８は本実施例における、第２のＮＣ−ＣＰＵ４００を示したブロック図であり、図２に示した第１のＮＣ−ＣＰＵ４に対して、少なくとも２つの違いをもつ構成である。１つ目は、ＤＭＡ制御部５０１が発行する割込み要求５１０を受託可能であり、動作方法は第１の実施例の方法と同じである。
【００４６】
２つ目は、ＮＣ−ＣＰＵ４００の持つ命令に、第１の実施例の説明時に述べたメモリアクセス命令に加え、主記憶空間からＩＯメモリ空間にデータを転送可能なメモリ−メモリ転送命令を持つことである。
【００４７】
図９に、Ｎ次階層メモリ制御部５００のブロック図を示す。これは図４の説明にて述べたＮ次階層キャッシュ制御部５に対し、２つの違いを持つ。一つは、内部にキャッシュメモリ６１とＩＯメモリ６２からなるメモリ６０を持ち、図７の説明にて述べたメモリ−メモリ転送命令にて、ＩＯメモリ６２に対してもアクセス可能な構成をとる。２つ目の違いは、ＤＭＡ制御部５０１から制御線５１１とデータ線５１２を介してメモリ６０にアクセス可能な構成である。尚、ここでは説明を容易にするため、ＤＭＡ制御部５０１はＩＯメモリ６２のみをアクセス可能として説明するが、本発明はこれに限定されない。
【００４８】
以上を踏まえ、ＩＯデバイス５０２がＤＲＣの場合について、その振舞いを説明する。まず、ＤＭＡ制御部５０１が発行する割込み要求５１０に対する割込み処理では、メモリーメモリ転送により、主記憶７上に格納された表示データをキャッシュメモリ６１経由でＩＯメモリ６２に転送する。従って、一つの割込み処理ルーチンにて、主記憶７からバーストモードにて表示データを読込むことが可能で、主記憶７のスループットを有効に使用可能となる。
【００４９】
同期化処理終了後、ＤＭＡ制御部５０１は制御線５１１にてＩＯメモリ６２を読み出し、データ線５１２を介して、ＤＭＡ制御部５０１に返送し、表示データをＩＯデバイス５０２に送り画像表示を行う。
【００５０】
ここで、ＮＣ−ＣＰＵ４００のメインルーチンやＰＥ１００からの割込み処理も、それぞれ主記憶７がバーストモードにてアクセス可能な命令列を採ることにより、主記憶７のスループット性能を十分に引き出すことが可能となる。
【００５１】
ここでは、ＩＯデバイス５０２をＤＲＣとして説明した。これは、ＩＯデバイス５０２が出力ＩＯである。次に、ＩＯデバイス５０２が音声入力のような入力ＩＯのシーケンスについて説明する。
【００５２】
この場合、まずＤＭＡ制御部５０１は、制御線５１１によりＩＯメモリ６２に対しデータ線５１２を介して入力データを格納する。次に割込み要求５１０を発行する。割込み処理ルーチンでは、ＩＯメモリ６２に格納されたデータをレジスタ４３２に読み出し、主記憶７に対してデータをライトすることにより、入力データを主記憶７に書き出すことができる。
【００５３】
尚、本説明ではＤＭＡ制御部５０１はＩＯメモリ６２のみアクセス可能としたが、制御線５１１に物理アドレスを与えることで、キャッシュメモリ６１にも直接アクセスすることも可能となる。
【００５４】
従って、ＩＯデバイス５０２に対しても、高いスループットと小さなレイテンシによる性能向上を実現できる。
【００５５】
本発明の第４の実施形態について、図１０を参照して説明する。図１０は、本実施形態における階層型メモリシステムの構成を説明するためのブロック図で、第２の実施形態と第３の実施形態の両特長を持ち、ＤＭＡＣ８とＤＭＡ制御部５０１、及びＩＯデバイス５０２を持つ構成である。
【００５６】
本構成により、ＰＥ１００及びＩＯデバイス５０２共に、高いスループットと低いレイテンシによる性能向上を得ることができる。
【００５７】
【発明の効果】
上述の様に本発明の実施形態によれば、主記憶のアクセスにおいて、高いスループットを得るためのバーストモードを効率よく使用可能で、処理性能が向上する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を説明するためのブロック図である。
【図２】本発明の実施形態における第１のＮＣ−ＣＰＵの構成を説明するための図である。
【図３】本発明の実施形態における割込みテーブルを説明するための図である。
【図４】本発明の実施形態におけるＮ次階層キャッシュ制御部を説明するための図である。
【図５】本発明の実施形態における処理シーケンスを説明するための図である。
【図６】本発明の第２の実施形態を説明するための図である。
【図７】本発明の第３の実施形態を説明するための図である。
【図８】本発明の実施形態における第２のＮＣ−ＣＰＵの構成を説明するための図である。
【図９】本発明の実施形態におけるＮ次階層メモリ制御部を説明するための図である。
【図１０】本発明の第４の実施形態を説明するための図である。
【符号の説明】
１…プロセッサエレメントＰＥ、２…ＣＰＵ、３…ローカルメモリ、４…ＮＣ−ＣＰＵ、５…Ｎ次階層キャッシュ制御部、６…主記憶制御部、７…主記憶、８…ＤＭＡＣ、５３…キャッシュメモリ、６０…メモリ、２０３…データメモリ、４０４…割込み禁止フラグ、４２０…割込みテーブル、４３０…演算実行部、５０１…ＤＭＡ制御部、５０２…ＩＯデバイス。
【図１】
2004326633.tif 000003
【図２】
2004326633.tif 000004
【図３】
2004326633.tif 000005
【図４】
2004326633.tif 000006
【図５】
2004326633.tif 000007
【図６】
2004326633.tif 000008
【図７】
2004326633.tif 000009
【図８】
2004326633.tif 000010
【図９】
2004326633.tif 000011
【図１０】
2004326633.tif 000012