(57)【要約】【課題】ダンピングを低減可能な容量式力学量センサを提供すること。【解決手段】錘部１３側面から延伸しつつ一体に形成された可動電極１１，１２と、当該可動電極１１，１２の検出面に対向する検出面を有する固定電極２１，３１とを備え、当該検出面間の容量変化から加速度を検出する容量式加速度センサ１であって、可動電極１１、１２及び固定電極２１，３１の少なくとも一部に、電極の上面或いは下面から所定の深さを有しつつ検出面からこれとは反対側の面まで貫通する溝部４０を設けた。これにより、加速度の印加により可動部１０が変位した際、検出面間に存在する流体を溝部４０を通して流入出させることができるので、検出面間に働くダンピングを低減することができる。【選択図】        図１
2004347475.tif 000002
【特許請求の範囲】
【請求項１】
ばね部を介して半導体基板に支持され、検出対象となる力学量の印加に応じて変位する錘部と、当該錘部の側面から延伸しつつ一体に形成された可動電極とからなる可動部と、
前記半導体基板に支持される固定部アンカと、当該固定部アンカから延伸しつつ前記可動電極の検出面と対向する検出面を有する固定電極とからなる固定部とを備え、
前記力学量の印加により、前記可動部が前記可動電極と前記固定電極との検出面間距離が変化する方向に変位したときの、前記可動電極と前記固定電極との間の静電容量の変化から前記力学量を検出する容量式力学量センサであって、
前記可動電極及び前記固定電極の少なくとも一方に、電極の上面若しくは下面から所定の深さを有しつつ前記検出面からこれとは反対側の面まで貫通する溝部を形成したことを特徴とする容量式力学量センサ。
【請求項２】
前記可動部は、前記可動電極と前記固定電極との検出面に対して垂直方向に変位することを特徴とする請求項１に記載の容量式力学量センサ。
【請求項３】
前記溝部の貫通方向は、前記可動部の変位方向と略同一であることを特徴とする請求項１又は請求項２に記載の容量式力学量センサ。
【請求項４】
前記溝部は前記可動電極及び前記固定電極に形成され、前記固定電極の溝部が前記可動電極の溝部に対して、前記可動部の変位方向において直線上に並ばないように形成されることを特徴とする請求項１〜３いずれか１項に記載の容量式力学量センサ。
【請求項５】
前記溝部は前記固定電極の上面から下面に渡って設けられ、当該溝部により複数に分割された前記固定電極は、前記半導体基板との絶縁を確保しつつ前記半導体基板上に設けられた配線により相互に接続され、且つ、前記半導体基板に支持されていることを特徴とする請求項１〜４いずれか１項に記載の容量式力学量センサ。
【請求項６】
複数に分割された前記固定電極は夫々が前記配線と、少なくとも１箇所で且つ電極下面面積よりも狭い接続面積をもって接続することを特徴とする請求項５に記載の容量式力学量センサ。
【請求項７】
前記固定電極の下面と前記半導体基板との間に、検出面からこれとは反対側の面まで達する隙間を有することを特徴とする請求項６に記載の容量式力学量センサ。
【請求項８】
前記可動電極は複数からなり、隣接する少なくとも２本の前記可動電極間に、前記固定電極に形成された溝部を通して連結する連結部を有することを特徴とする請求項５〜７いずれか１項に記載の容量式力学量センサ。
【請求項９】
前記配線は、その一部が前記半導体基板上に設けられた絶縁膜に埋設された埋め込み配線であることを特徴とする請求項５〜８いずれか１項に記載の容量式力学量センサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は加速度やヨーレート等の力学量を検出する容量式力学量センサに関するものである。
【０００２】
【従来の技術】
従来、容量式力学量センサとして、例えば特許文献１に開示されたものがある。この容量式力学量センサは、可動電極及び固定電極が櫛歯状に形成され、力学量が印加された際、錘部と当該錘部に一体成形された可動電極とからなる可動部が変位する。このとき、可動部の変位方向は可動電極と固定電極との検出面に対して垂直方向であり、可動電極の検出面と対向する固定電極の検出面との間に生じる静電容量は、検出面間の距離が短くなれば大きくなり、検出面間の距離が長くなれば小さくなる。従って、この静電容量の変化をもとに力学量を検出する。
【０００３】
【特許文献１】特開平１１−３２６３６５号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載される容量式力学量センサにおいては、可動部（可動電極）が変位する際、検出面間に存在する流体（気体、液体等）の粘性により、検出面間にスクイーズ方向（可動部の変位方向）のダンピングが働く。従って、このダンピングにより可動電極の変位量が小さくなり、それに伴って静電容量の変化も小さくなるのでセンサ感度が低下するという問題がある。特に検出面間の距離が短いほど可動電極の変位に与えるダンピングの影響が大きくなるので、微小な力学量を検出しにくい。
【０００５】
そこで本発明は上記問題点に鑑み、ダンピングを低減可能な容量式力学量センサを提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成する為に、請求項１に記載の容量式力学量センサは、ばね部を介して半導体基板に支持され、検出対象となる力学量の印加に応じて変位する錘部と、当該錘部の側面から延伸しつつ一体に形成された可動電極とからなる可動部と、半導体基板に支持される固定部アンカと、当該固定部アンカから延伸しつつ可動電極の検出面と対向する検出面を有する固定電極とからなる固定部とを備え、力学量の印加により、可動部が可動電極と固定電極との検出面間の距離が変化する方向に変位したときの、可動電極と固定電極との間の静電容量の変化から力学量を検出するものである。そして、可動電極及び固定電極の少なくとも一方に、電極の上面若しくは下面から所定の深さを有しつつ検出面からこれとは反対側の面まで貫通する溝部を形成したことを特徴とする。尚、上述の可動部の変位方向の一例として、請求項２に記載のように可動部が可動電極と固定電極との検出面に対して垂直方向に変位する例をあげることができる。
【０００７】
本センサは、可動電極及び固定電極の少なくとも一方に溝部を有している。従って、加速度やヨーレート等の力学量の印加により可動部が変位した際、可動電極及び固定電極の少なくとも一方に設けた溝部を通して可動電極と対向する固定電極との間の流体（気体、液体等）を流入出させることができるので、対向する可動電極と固定電極との間に働くダンピングを低減することができる。すなわち、可動電極の変位量を大きくすることができ、静電容量変化が大きくなるので、微小な力学量も検出することが可能となる。
【０００８】
また、可動部と固定部との間の間隙形成と同時に溝部を形成することも可能であるので、製造工程を追加することなく形成することができる。
【０００９】
請求項３に記載のように、溝部の貫通方向が可動部の変位方向と略同一に設けられれば、可動電極と固定電極との間の流体を溝部を通して効率良く流入出させることができるので好ましい。
【００１０】
また、溝部は請求項４に記載のように、可動電極及び固定電極の両電極に形成され、その際固定電極の溝部が可動電極の溝部に対して、可動部の変位方向において直線上に並ばないように形成されることが好ましい。例えば両電極において検出面における開口幅が同一の溝を形成する場合、可動部の変位方向において直線上に完全に一致させるよりは、多少なりともずらして形成する方が良い。このような構成とすると可動部の変位により検出面間の距離が短くなる際、溝部の形成面積をできるだけ少なくしつつ検出面間の広い範囲において流体を効率良く流入出させることができるので、静電容量の変化をより大きくすることができる。
【００１１】
請求項５に記載のように、溝部は固定電極の上面から下面に渡って設けられ、当該溝部により複数に分割された固定電極が、半導体基板との絶縁を保ちつつ当該基板上に設けられた配線により相互に接続され、且つ、半導体基板に支持されても良い。
【００１２】
このように、固定電極の上面から下面まで貫通する溝部を設けることで、流体の通り道を広くすることができ、ダンピングをより低減することができる。また、固定電極は力学量の印加により変位しないので、分割された固定電極を半導体基板上に設けられた配線により電気的に相互に接続し、半導体基板に支持することができる。
【００１３】
請求項６に記載のように、複数に分割された固定電極は夫々が配線と、少なくとも１箇所で且つ電極下面面積よりも狭い接続面積をもって接続することが好ましい。配線は各固定電極の下面全体と接続されてもよい。しかしながら分割された夫々の固定電極が電極下面面積よりも狭い接続面積をもって配線と接続することにより、固定電極下面と半導体基板との間に隙間を有することができる。これにより、流体の通り道が増えるのでダンピングを低減することができる。その際、請求項７に記載のように、固定電極下面と半導体基板との間に、検出面からこれとは反対側の面まで達するように隙間が設けられると効率良く流体を流入出させることができるので尚良い。
【００１４】
請求項８に記載のように、可動電極は複数からなり、隣接する少なくとも２本の可動電極間に、固定電極に形成された溝部を通して連結する連結部を有しても良い。このように連結部により隣接する可動電極間が連結されると、可動電極の剛性が増すので、スティッキングを低減することができる。
【００１５】
尚、請求項５〜８に記載の構造を実現するには、配線として、請求項９に記載のようにその一部が半導体基板上に設けられた絶縁膜に埋設された埋め込み配線を用いることが好ましい。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図に基づいて説明する。本実施の形態は容量式力学量センサにおいて、ダンピングの低減を目的としたものである。尚、容量式力学量センサの一例として、容量式加速度センサを例にとり以下に説明する。
（第１の実施の形態）
第１の実施の形態における容量式加速度センサの構造について、図１を用いて説明する。尚、図１（ａ）は、センサ部の平面図、図１（ｂ）は（ａ）のＡ−Ａ断面における断面図、図１（ｃ）は可動電極を拡大した斜視図である。
【００１７】
容量式加速度センサ１は、図１（ｂ）に示すように、例えば単結晶シリコンからなる第１半導体層２と第２半導体層３との間に、犠牲層としての例えば酸化シリコンからなる絶縁層４が形成されてなるＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板に対して、半導体製造技術を利用した周知のマイクロマシニング技術を用いて、センサ部を形成することにより構成される。
【００１８】
センサ部５は、図１（ａ）に示すように、第２半導体層３から形成された可動部１０と一対の固定部２０，３０から構成されており、可動部１０、及び固定部２０，３０の間には所定の間隙が設けられ、相互に絶縁されている。
【００１９】
可動部１０は、可動電極１１，１２、錘部１３、及びばね部１４から構成されている。
【００２０】
可動電極１１，１２は、加速度が作用する質量部としての錘部１３の両側面から錘部１３の長手方向と直交するように延伸して一体形成され、例えば図１（ａ）に示すように夫々の側面に２本ずつ設けられる。そして、可動電極１１，１２には、絶縁層４を介して可動電極１１，１２上面から所定の深さを有し、固定電極の検出面に対向する検出面からそれとは反対側の面（この場合非検出面）まで貫通した溝部４０が形成されている。本実施の形態において、溝部４０は１本の可動電極１１，１２につき３箇所形成されている。しかしながら、溝部４０の形成箇所は３箇所に限定されるものではない。尚、溝部４０の効果については後述する。
【００２１】
ばね部１４は、錘部１３の両端に形成されており、錘部１３と第１半導体層２と絶縁層４を介して接続する支持部である可動部アンカ１５とを連結している。また、本実施の形態において、ばね部１４は加速度の印加方向（図１（ａ）の矢印方向）に対して垂直方向に貫通孔を有する矩形枠形状を有している。従って、加速度の印加方向に沿って変位するばね機能を有しているため、可動部１０が図１（ａ）中の矢印方向の成分を含む加速度を受けると、錘部１３及び可動電極１１，１２を加速度の印加方向と逆方向に変位させると共に、加速度の消失により元の位置に戻すことができる。
【００２２】
尚、可動電極１１，１２、錘部１３、及びばね部１４が形成される領域は、第１半導体層２及び絶縁層４が選択的エッチングにより除去され、第２半導体層３の裏面が露出した状態となっている。また、可動部アンカ１５の所定の位置には、後述するＣ−Ｖ変換回路に接続される図示されない可動電極用パッドが連結形成されている。
【００２３】
固定部２０，３０は、固定電極２１，３１、及び固定部アンカ２２，３２から構成される。
【００２４】
固定電極２１，３１は、固定部アンカ２２，３２から延伸し、錘部１３の両側面から突出する可動電極１１，１２に対して、夫々所定の検出間隔（間隙）を有し平行した状態で対向配置される。また、固定電極２１，３１は例えば可動電極１１，１２同様、選択的エッチングにより第２半導体層３の裏面が露出し、固定部アンカ２２，３２に片持ち支持されている。
【００２５】
固定部アンカ２２，３２は錘部１３と平行に配置され、絶縁層４を介して第１半導体層２上に固定されており、所定の位置にＣ−Ｖ変換回路に接続される図示されない固定電極用パッドを有している。
【００２６】
ここで、図１（ａ）に示すように、固定電極２１，３１は可動電極１１，１２と同数の片側２本ずつ設けられており、可動電極１１と固定電極２１との間で第１検出部５０を、可動電極１２と固定電極３１との間で第２検出部５１を構成している。尚、本実施の形態において、可動電極１１，１２及び固定電極３１，３２の本数が第１検出部５０及び第２検出部５１において各２本の例を示したが、２本に限定されるものではない。
【００２７】
上記のように構成される容量式加速度センサ１において、可動電極１１，固定電極２１からなる第１検出部５０の静電容量の総和をＣＳ１とし、可動電極１２，固定電極３１からなる第２検出部５１の静電容量の総和をＣＳ２とすると、加速度が印加されていない状態で静電容量の差ΔＣ（＝ＣＳ１−ＣＳ２）が略０となるように、各電極１１，２１、及び１２，３１が配置されている。質量部である錘部１３が検出方向である矢印方向（図１（ａ））の加速度を受けると、可動部１０が加速度の印加方向とは逆方向に変位する。従って、静電容量の差ΔＣをＣ−Ｖ変換回路にて電圧の変化として検出することで、印加された加速度を検出することができる。尚、第１検出部５０と第２検出部５１の内、一方の容量変化から加速度を検出しても良い。
【００２８】
次に、本実施の形態における容量式加速度センサ１の製造方法の一例を図１（ａ），（ｂ）、及び図２（ａ），（ｂ）を用いて説明する。尚、図２（ａ），（ｂ）は溝部４０形成を説明するための概略断面図である。
【００２９】
先ず、第２半導体層３の表面に図示されないシリコン酸化膜を形成し、可動電極用パッド及び固定電極用パッドを形成するためのコンタクトホールを形成する。
【００３０】
コンタクトホール形成後、コンタクトホールに対してＡｌを成膜し、図示されない可動電極用パッド及び固定電極用パッドを形成する。
【００３１】
次いで、可動電極用パッド及び固定電極用パッドを含む第２半導体層３表面に、感光性樹脂からなるレジストを用い、所定パターンを有するマスクをフォトリソにより形成する。そして、当該マスクを介して第２半導体層３表面から絶縁層４表面（第２半導体層３側）まで例えばドライエッチングを行う。このエッチングにより、可動部１０と固定部２０，３０との間に絶縁層４まで達する間隙が設けられ、可動電極１１，１２に所定の深さを有する溝部４０が形成される。尚、このエッチングは、例えば特開平１４−１７６１８２号公報に開示されている方法により行われる。ここではその詳細な説明は省略し、以下に溝部４０形成における特徴部分のみを記載する。
【００３２】
図１（ａ）に示すように、可動電極１１，１２に形成される溝部４０の幅（可動電極１１，１２の長手方向）が可動部１０と固定部２０，３０との間の間隙よりも狭い場合には、マスクの当該溝部４０に対応する部位を溝部４０形状に対応して開口させれば良い。この場合、所謂マイクロローディング効果によって、開口幅の広い可動部１０と固定部２０，３０との間の間隙部分が絶縁層４表面までエッチングされた時点で、溝部４０に対応する部分のエッチング先端は第２半導体層３の途中となる。従って、図１（ｃ）に示すように、可動電極１１，１２に上面から所定の深さを有しつつ検出面からそれとは反対側の面まで貫通する溝部４０を形成することができる。この場合、マスクを溝部４０に対応したパターンとするだけであるので、通常の製造工程と何ら変わりはなく、簡便に溝部４０を形成することができる。
【００３３】
また、上記とは別の手段として、例えば、マスクの厚さに差をつけることにより、溝部４０を形成することも可能である。
【００３４】
例えば、第２半導体層３表面にマスク４１を形成する際、レジスト塗布及び露光を２回に分けて実施する。具体的には、図２（ａ）に示すように、マスク４１の第１層４１ａとして溝部４０の形成領域を塞いだパターンを有するレジストマスクを形成し、第２層４１ｂとして溝部４０の形成領域を開口したパターンを有するレジストマスクを形成する。尚、可動部１０と固定部２０，３０との間の間隙形成領域は１，２回目ともに開口する。
【００３５】
このマスク４１を用いてエッチングを行うと、先ず、予め開口している可動部１０と固定部２０，３０との間の間隙形成領域の第２半導体層３がエッチングされる。このとき、エッチングによりレジストが徐々に消滅しマスク４１が薄くなっていくので、他の部分よりも肉厚の薄い第１層４１ａのレジストが先に消滅し、当該領域直下の第２半導体層３が露出することとなる。
【００３６】
ここで、第１層４１ａの厚さが薄い場合には、間隙形成領域におけるエッチング先端が絶縁層４にまで到達する前に、第１層４１ａが消滅し、第２半導体層３の溝部形成領域が露出する。そして、残った第２層４１ｂをマスクとして引き続きエッチングすることにより、間隙が形成されるとともに、所定の深さを有する溝部４０が形成される。第１層４１ａの厚さが厚い場合には、第１層４１ａが消滅する前に間隙が形成されるので、引き続きエッチングすることにより、第１層４１ａが完全に消滅し、その後所定の深さを有する溝部４０が形成される。このように溝部４０の深さを制御することができるので、可動部１０と固定部２０，３０との間の間隙よりも幅の広い溝部４０を形成することも可能である。
【００３７】
また、マスク４１の形成にはレジスト以外にもエッチング耐性が高い材料を用いることもできる。例えばシリコン酸化膜やシリコン窒化膜を用いてマスク４１を形成しても良い。これらを用いると、電極１１，１２，２１，３１等の寸法精度が向上される。さらに、上述した２層からなるマスク４１の形成においてもシリコン酸化膜等を用いることができる。この場合、マスク４１は、図２（ｂ）に示されるように、第１層４１ｃとして溝部４０形成領域が開口した例えばシリコン酸化膜マスクと、第２層４１ｄとして溝部４０形成領域が塞がれたレジストマスクとにより構成される。従って、予め開口している第２半導体層３の間隙形成領域がエッチングされるとともに、マスク４１の第２層４１ｄであるレジストが徐々に消滅していく。
【００３８】
第２層４１ｄの厚さが薄い場合には間隙形成領域におけるエッチング先端が絶縁層４にまで到達する前に、第２層４１ｄが消滅し、第１層４１ｃが露出する。そして、第１層４１ｃをマスクとして引き続きエッチングすることにより、間隙が形成されるとともに、所定の深さを有する溝部４０が形成される。第２層４１ｄの厚さが厚い場合には、第２層４１ｄが消滅する前に間隙が形成されるので、アッシング等により残余レジストを除去した後、第１層４１ｃをマスクとして再度エッチングを行い溝部４０を形成する。この場合も、溝部４０の深さを制御することができるので、可動部１０と固定部２０，３０との間の間隙よりも幅の広い溝部４０を形成することができる。
【００３９】
第２半導体層３のエッチング後、マスク４１としてレジストの残余がある場合にはアッシング等により除去するとともに、第１半導体層２の裏面側に、所定パターンのシリコン酸化膜（或いはシリコン窒化膜）を形成する。そして、当該シリコン酸化膜をマスクにして、アルカリ性の例えばＴＭＡＨ（水酸化テトラメチルアンモニウム）溶液により、ＳＯＩ基板の絶縁層４表面（第１半導体層２側）まで異方性エッチングを行う。続いて、ＨＦ（フッ酸）水溶液により、絶縁層４の除去と、第１半導体層２（及び第２半導体層３）表面のシリコン酸化膜の除去を行い、図１（ａ），（ｂ）に示す構造を有する容量式加速度センサ１が形成される。
【００４０】
通常、容量式加速度センサ１は、図１（ａ）に示すように、可動電極１１，１２と固定電極２１，３１の対向する検出面の長さに対して両電極１１，１２，２１，３１の検出面間の距離が短いので、所定の変位量でより大きな容量変化の効果が得られるように、可動部１０が可動電極１１，１２と固定電極２１，３１との検出面に対して垂直方向に変位する構造を有している。このとき、容量式加速度センサ１の可動電極１１，１２と固定電極２１，３１の検出面には、当該検出面間に存在する流体（気体、液体等）の粘性によりスクイーズ方向のダンピングが働く。当該ダンピングは、検出面間の距離が短いほど、可動部１０（可動電極１１，１２）の変位に対して大きく作用することとなり、それにより可動電極１１，１２の変位量が小さくなるので微小な加速度を検出することが困難であった。
【００４１】
しかしながら、本実施の形態における容量式加速度センサ１は、可動電極１１，１２及び固定電極２１，３１の少なくとも一部に、溝部４０を有している（可動電極１１，１２のみに溝部４０形成を例示）。この溝部４０は、電極上面から所定の深さを有し、検出面からそれとは反対側の面まで貫通している。従って、加速度の印加により可動電極１１，１２が変位する際、可動電極１１，１２と当該可動電極１１，１２が変位する側の固定電極２１，３１との間の流体を溝部４０を通して流入出させることができる。すなわち、ダンピングを低減することができ、可動電極１１，１２の変位量を大きくすることができる。検出面間の距離が短くなり、従来であればダンピングの影響を強く受ける場合においても、上述した溝部４０の効果によりダンピングが低減され、静電容量変化を大きくすることができるので、微小な加速度を検出することが可能となる。
【００４２】
また、溝部４０は、従来の製造工程を活用して形成することができるので、製造工程を追加することなく形成することができる。
【００４３】
尚、容量式加速度センサは、本実施の形態において示した構造に限定されるものではなく、可動電極と固定電極が対向配置され、可動部が可動電極と固定電極との検出面間距離が変化する方向に変位したときの検出面間の容量値変化から加速度を検出する容量式加速度センサであれば適用することができる。例えば、図３に示すように、第２半導体層３の表面側から加工することにより形成される容量式加速度センサ１にも適用することができる。この場合、可動電極１１，１２及び固定電極２１，３１下の第１半導体層２が除去されていないため、可動電極１１，１２と固定電極２１，３１との間の流体が第１半導体層２の除去部分を通して下面側に流入出するのが阻害される。しかしながら、可動電極１１，１２及び固定電極２１，３１の少なくとも一部に溝部４０を設けることで、ダンピングを低減することができる。
【００４４】
本実施の形態において、溝部４０は可動電極１１，１２にのみ形成される例を示した。しかしながら、固定電極２１，３１のみに設けられても良いし、可動電極１１，１２と固定電極２１，３１の両方に設けられても良い。
【００４５】
溝部４０の深さ及び幅は特に限定されるものではない。例えば、図４に示すように、複数設けられた溝部４０の幅が夫々異なっても良いし、検出面間の距離よりも幅が広く設けられても良い。しかしながら、幅を広くしすぎると検出面間の対向面積が減少することになるので、注意が必要である。
【００４６】
溝部４０の貫通方向も特に限定されるものではない。しかしながら、図１（ａ）に示すように可動部１０の変位方向と略同一となるように設けると、変位する可動電極１１，１２と対向する固定電極２１，３１との間の流体を、溝部４０を通して効率良く流入出させることができる。例えば図５に示すように、可動電極１１及び固定電極２１が、夫々錘部１３及び固定部アンカ２２に対して所定の角度をもって延伸している場合でも、溝部４０の貫通方向が可動部１０の変位方向（矢印方向）と略同一に形成されれば、変位する可動電極１１と当該可動電極１１が変位する側の固定電極２１との間の流体を溝部４０を通して効率良く流入出させることができるので、ダンピングを低減することができ、可動電極１１の変位量を大きくすることができる。
【００４７】
また、溝部４０の形成位置も特に限定されるものではない。しかしながら、両電極１１，１２，２１，３１に溝部４０を設ける場合、可動電極１１，１２の溝部４０と固定電極２１，３１の溝部４０が、可動部１０の変位方向において直線上に並ばないように設けることが好ましい。そのような構成とすると、各溝部４０を通してその周囲の流体を流入出させるので、溝部４０の形成面積をできるだけ小さくしつつ検出面間の広い範囲において流体を流入出させることができる。尚、直線上に並んだ状態とは、図６（ａ）に示すように、例えば両電極１１，２１において検出面における開口幅が同一の溝４０を形成した場合、可動部１０の変位方向において開口部４０同士を同一直線上に設けた、すなわち完全に一致させた状態を示す。従って、図４，図６（ｂ），（ｃ）のように、少なくとも一方の電極（例えば可動電極）に形成された溝部４０の開口部に、他方の電極（例えば固定電極）に形成された溝部４０の開口部と一致しない部分を有する場合には、直線上に並んでいる状態ではないものとする。この場合、特に図６（ｃ）示すように、溝部４０同士が可動部１０の変位方向において間隔を空けて形成されることが好ましい。
【００４８】
また、本実施の形態において、溝部４０は可動電極１１，１２の上面から所定の深さをもって形成される例を示した。しかしながら、溝部４０は電極１１，１２，２１，３１の下面（第２半導体層３の裏面）から所定の深さをもって形成されても良い。
【００４９】
（第２の実施の形態）
次に、本発明の第２の実施形態を図７及び図８に基づいて説明する。尚、図７は、第２の実施形態の容量式加速度センサ１において、図１（ａ）の第１検出部５０に対応する部位の拡大平面図である。図８は本実施形態の製造工程の概略を説明するための工程別断面図であり、その図は図７のＢ−Ｂ断面に対応している。尚、図７及び図８においては第１検出部５０側のみを示すが、第２検出部５１側においても同様とする。
【００５０】
第２の実施の形態における容量式加速度センサ１は、第１の実施の形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
【００５１】
第２の実施の形態において、第１の実施の形態と異なる点は、溝部が固定電極の上面から下面に渡って設けられ、当該溝部により固定電極が複数に分割されている点である。尚、本実施の形態における容量式加速度センサ１のセンサ部５の構成は、図１（ａ）に示す第１の実施形態と同様であるものとする。
【００５２】
本実施の形態における容量式加速度センサ１において固定電極２１に設けられる溝部４０ａは、検出面からそれとは反対側の面まで貫通しつつ固定電極２１の上面から下面に渡って貫通しており、当該溝部４０ａにより固定電極２１が複数に分割されている。
【００５３】
先ず、本実施の形態における容量式加速度センサ１の製造工程の概略を、図８（ａ）〜（ｃ）の工程別断面図を用いて説明する。尚、本実施の形態における製造方法については、特開平１２−０２２１７１号公報等により開示されている公知の半導体製造技術を用いるので、その概略のみを説明するものとする。
【００５４】
先ず、第２半導体層３を用意し、その表面に絶縁層４としてのシリコン酸化膜をＣＶＤ法により成膜する。次いで、絶縁層４をエッチングする際のストッパとなるシリコン窒化膜６０を形成し、フォトリソを経てドライエッチング等により、分割される各固定電極２１の形成領域に所定パターンの開口部を形成する。
【００５５】
次に、当該開口部を含むシリコン窒化膜６０上にポリシリコン薄膜をＣＶＤ法により成膜し、その際不純物を導入して導電性薄膜とする。さらに、そのポリシリコン薄膜をフォトリソを経てパターニングし、開口部を含むシリコン窒化膜６０上の所定領域に配線６１を形成するとともに、配線６１を含むシリコン窒化膜６０上に配線６１を保護するためのシリコン窒化膜６２を形成する。
【００５６】
そして、シリコン窒化膜６２上にシリコン酸化膜６３を成膜し、さらにシリコン酸化膜６３上に、貼り合わせ用薄膜としてのポリシリコン薄膜６４を成膜する。成膜されたポリシリコン薄膜６４の表面は、貼り合わせのためにその表面を機械的研磨等により平坦化される。ここまでの工程が図８（ａ）に示される。
【００５７】
次に、図８（ｂ）に示すように、半導体基板として、第２半導体層３とは別の第１半導体層２を用意し、熱酸化法等によりその表面にシリコン酸化膜６５を形成する。そして、第２半導体層３上に形成されたポリシリコン薄膜６４表面と第１半導体層２のシリコン酸化膜形成表面とを陽極接合を用いて貼り合わせる。
【００５８】
貼り合わせ後、第２半導体層３の表面（非貼り合わせ面）を機械的研磨等により所望の厚さまで研磨する。そして、第２半導体層３にリン拡散等により不純物を導入するとともに、フォトリソにより図示されない可動電極用パッド及び固定電極用パッドを形成する。
【００５９】
次に、第２半導体層３表面にエッチング用のマスクを形成し、エッチングすることにより可動部１０と固定部２０，３０との間の間隙及び溝部４０ａを形成する。このとき、マスクの溝部４０ａ形成領域は開口しており、当該領域において絶縁層４表面（第２半導体層３側）が露出するまでエッチングが行われる。尚、マスク形成材料としては、第１の実施形態同様、フォトレジスト、シリコン酸化膜、或いはシリコン窒化膜等を用いることができる。本例ではエッチング耐性に優れたシリコン酸化膜によりマスクを形成するものとする。
【００６０】
最後に、ＨＦ系水溶液により、絶縁層４を選択的に除去するとともに、第２半導体層３表面のシリコン酸化膜マスクの除去を行い、図８（ｃ）に示す構造を有する容量式加速度センサ１が形成される。本実施の形態においては、上述したようにその一部が半導体基板上の絶縁膜に埋め込まれた配線６１として、ポリシリコンを用いている。尚、ここで言う絶縁膜とはシリコン窒化膜６０，６２を示す。しかしながら、配線６１としては、それ以外にも配線６１として好適で、且つ、配線６１をエッチングせずに絶縁層４のみを選択的にエッチングすることができる材料であれば用いることができる。また、参考までに、図７のＣ−Ｃ断面における断面図を図９に示す。
【００６１】
以上の工程を経て形成される容量式加速度センサ１は、図７、図８（ｃ）、及び図９に示すように、固定電極２１が溝部４０ａにより複数に分割され、複数に分割された固定電極２１間が第１半導体層２上に設けられたポリシリコンからなる埋め込み配線６１により電気的に相互に接続され、且つ、第１半導体層２上に支持されている。このように、第１半導体層２上に配線６１を設けることにより、可動部１０の変位によって変位しない固定電極２１を溝部４０ａにより分割することが可能となっている。従って、第１の実施形態よりも溝部４０ａの深さをより深くできるので、流体の通り道が増加し、可動電極１１と固定電極２１の間に作用するダンピングをより低減することができる。
【００６２】
また、第１の実施形態のようにエッチングを途中で止めて溝部４０を形成する場合には加工ばらつきが生じる恐れが有るが、本実施の形態においてはエッチングにより第２半導体層３の上面から下面まで貫通させて溝部４０ａを形成するので、加工バラツキを低減することができる。
【００６３】
尚、本実施の形態においては、溝部４０ａのみが固定電極２１に形成される例を示した。しかしながら、溝部４０ａとともに第１の実施形態で示した溝部４０を可動電極１１，１２及び固定電極２１，３１の少なくとも一部に設けても良い。
【００６４】
また、分割された各固定電極２１は、夫々が電極下面面積よりも狭い接続面積をもって配線６１と少なくとも１箇所で接続することが好ましい。配線６１は各固定電極２１の下面全体と接続されてもよい。しかしながら、分割された夫々の固定電極２１が電極下面面積よりも狭い接続面積をもって配線６１と接続することにより、固定電極２１下面と半導体基板である第１半導体層２（本実施の形態においてはその表面に形成されている絶縁膜を含む）との間に隙間を有することができる。従って、固定電極２１の下部にも流体の通り道が増えるのでダンピングを低減することができる。
【００６５】
その際、各固定電極２１下面と半導体基板との間に、検出面からこれとは反対側の面まで達するように隙間が設けられると尚良い。図８（ｃ）及び図９に示すように、分割された各固定電極２１は、可動電極１１の長手方向において固定電極２１の幅よりも狭い接続部位をもって配線６１と１箇所で接続している。従って、各固定電極２１は対向する半導体基板表面との間に検出面からこれとは反対側の面まで達する流体の通り道としての隙間を有するので、ダンピングをより低減することができる。流体の通り道は広い方がダンピング低減に有利であるので、強度が許す限り各固定電極２１と配線６１との接続箇所は１箇所とし、配線６１の接続部位の幅を狭く（固定電極２１に対する接続面積を小さく）設けることが好ましい。尚、分割された固定電極２１が大きく、幅の狭い（接続面積が小さい）配線６１との接続箇所が一箇所では強度的に問題がある場合には、配線６１の接続部位の幅を広く（接続面積を大きく）とるのではなく、図１０に示すように接続箇所を２箇所以上設けることが好ましい。その際、配線６１との接続箇所は、固定電極２１を安定して支持しつつ流体の通り道となる隙間をできる限り広く確保できる位置に設けると良い。
【００６６】
また、可動電極１１が複数形成される場合には、例えば図１１に示すように、隣接する可動電極１１間を固定電極２１に形成された溝部４０ａを通して連結部７０により連結することも可能である。この連結部７０は、可動電極１１形成領域とともに当該連結部７０形成領域を塞いだマスクを形成し、第２半導体層３をエッチングすることにより、可動電極１１と一体に形成される。尚、連結部７０を第２検出部５１に形成しても良いことは言うまでもない。
【００６７】
このように可動電極１１間が連結部７０により連結されると、可動電極１１の剛性が増すので、例えば第２半導体層３をウェットエッチングした場合にエッチング液の表面張力により生じるスティッキングや、組付け工程または使用時において静電気力等により生じるスティッキングを減少させることができる。尚、連結部７０の形成位置は限定されるものでなく、また複数箇所連結しても良い。
【００６８】
以上本発明の好ましい実施形態について説明したが、本発明は上述の実施形態のみに限定されず、種々変更して実施する事ができる。
【００６９】
本実施の形態においては、容量式力学量センサとして容量式加速度センサを例示した。しかしながら、それ以外にもヨーレートセンサや角速度センサ等の容量式センサにも適用することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における容量式加速度センサを示す模式図であり、（ａ）はセンサ部の平面図、（ｂ）は（ａ）のＡ−Ａ断面における断面図、（ｃ）は可動電極の斜視図である。
【図２】溝部形成を説明するための概略断面図であり、（ａ）はレジストのみを用いる場合、（ｂ）はシリコン酸化膜とレジストを用いる場合を示す。
【図３】第１の実施形態の変形例を示す断面図である。
【図４】溝部の幅を説明するための補足図である。
【図５】溝部の形成方向を説明するための補足図である。
【図６】溝部の形成位置を説明するための補足図であり、（ａ）が直線上に並んだ例、（ｂ），（ｃ）は直線上に並んでいない例である。
【図７】第２の実施形態における容量式加速度センサの第１検出部の拡大平面図である。
【図８】容量式加速度センサの製造工程の概略を説明するための工程別断面図である。
【図９】図７のＣ−Ｃ断面における断面図である。
【図１０】配線の変形例を示す断面図である。
【図１１】第２の実施形態の変形例を示す平面図である。
１
【符号の説明】
１・・・容量式加速度センサ
２・・・第１半導体層
３・・・第２半導体層
１０・・・可動部
１１，１２・・・可動電極
２０，３０・・・固定部
２１，３１・・・固定電極
４０，４０ａ・・・溝部
６１・・・配線
７０・・・連結部
【図１】
2004347475.tif 000003
【図２】
2004347475.tif 000004
【図３】
2004347475.tif 000005
【図４】
2004347475.tif 000006
【図５】
2004347475.tif 000007
【図６】
2004347475.tif 000008
【図７】
2004347475.tif 000009
【図８】
2004347475.tif 000010
【図９】
2004347475.tif 000011
【図１０】
2004347475.tif 000012
【図１１】
2004347475.tif 000013