(57)【要約】【課題】電流波形の立ち上がり時間及び立下り時間を減少させ、高速化に適したレーザドライバを提供する提供する。【解決手段】差動パルス信号により何れか１つが相補的にオンするトランジスタ・ペアにおける一方のトランジスタにより半導体レーザ素子１の発光を駆動するレーザドライバ２は、前記差動パルス信号をトランジスタ６、７のベースに供給する２線のそれぞれに直列に挿入された抵抗Ｒ１、Ｒ２と、前記２線間であってかつトランジスタ・ペアのベース間に接続された抵抗Ｒ３と、抵抗Ｒ１、Ｒ２のそれぞれの抵抗に並列に接続された容量素子Ｃ１、Ｃ２を備える。【選択図】図１
2004335891.tif 000002
【特許請求の範囲】
【請求項１】
差動パルス信号により何れか１つが相補的にオンするトランジスタ・ペアにおける一方のトランジスタにより半導体レーザ素子の発光を駆動するレーザドライバあって、
前記差動パルス信号をトランジスタ・ペアのベースに供給する２線のそれぞれに直列に挿入された一対の抵抗素子と、
前記２線間であってかつトランジスタ・ペアのベース間に接続された抵抗素子と、
前記一対の抵抗素子のそれぞれの抵抗に並列に接続された容量素子とを備えることを特徴とするレーザドライバ。
【請求項２】
前記容量素子の容量値は、前記差動パルス信号の立ち上がり及び立下りにおける高周波成分を通過するように定められることを特徴とする請求項１記載のレーザドライバ。
【請求項３】
前記トランジスタ・ペアの各エミッタは共通の定電流源に接続され、一方のトランジスタのコレクタと電源との間に前記半導体レーザ素子が接続され、他方のトランジスタのコレクタと電源とが接続されることを特徴とする請求項１又は２記載のレーザドライバ。
【請求項４】
前記半導体レーザ素子には、インダクタを介してバイアス電流を供給する定電流源に接続されることを特徴とする請求項１、２又は３記載のレーザドライバ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体レーザ素子を駆動する回路、特に光通信用の半導体レーザ素子をパルス駆動する駆動回路に関する。
【０００２】
【従来の技術】
今日、光伝送は高速・大容量の情報通信に不可欠なものとなっており、光通信網の整備が急速に進められている。それに伴い、光通信を支えるキーデバイスである赤外半導体レーザ素子およびそれを駆動する駆動回路（以下レーザドライバと呼ぶ。）の高性能化が要求されている。
【０００３】
従来、レーザドライバとしては、例えば、特許文献１に記載されているものが知られている。図４は、従来技術における、半導体レーザ素子を含む周辺の回路およびレーザドライバ１０２の概略構成を示す図である。
図４において、半導体レーザ素子１０１のカソードは、抵抗１０４を通じてレーザドライバ１０２の一端子に接続されるとともに、インダクタ１０３、定電流源１０５を通じて接地されている。また、半導体レーザ素子１０１のアノードは、電源に接続されるとともに、レーザドライバ１０２の別端子に接続されている。
【０００４】
レーザドライバ１０２は、定電流源１０８を介してエミッタが共通に接続されたバイポーラトランジスタ１０６、１０７と、ダンピング回路１０９と、増幅器１１０とから構成される。トランジスタ１０６及び１０７のベースには、増幅器１１０からダンピング回路１０９を介して差動パルス信号（ここでは、一方が論理１、他方が論理０となる相補型の差動信号）が入力され、トランジスタ１０６及び１０７の何れか一方がオン、他方がオフになる。この２つのトランジスタのうち半導体レーザ素子１０１に接続されたトランジスタ１０７がオンになることにより半導体レーザ素子１０１が発光する。上記の差動パルス信号には、トランジスタ１０６、１０７の容量成分や配線による浮遊容量、浮遊インダクタンス等に起因してオーバーシュート、アンダーシュート及びリンギングなどの波形歪が生じやすい。このような波形歪を解消するためにダンピング回路１０９が設けられている。
【０００５】
図５は、ダンピング回路１０９の拡大図である。ダンピング回路１０９は、抵抗Ｒ１〜Ｒ３からなる。このダンピング回路は、増幅器１１０からのパルス信号に生じるオーバーシュート、アンダーシュート及びリンギングを低減するために設けられている。
【０００６】
図６は、ダンピング回路１０９が存在しない場合、すなわち増幅器１１０から差動パルス信号をトランジスタ１０６、１０７のベースに直結した場合のトランジスタ１０７の電流波形（いわゆるアイパターン）を示す。同図のようにオーバーシュート、アンダーシュート、リンギングが発生する。
【０００７】
図７は、ダンピング回路１０９が存在する場合のアイパターンを示す。同図では、図６と比較して、オーバーシュート、アンダーシュート、リンギングが解消されている。
【０００８】
【特許文献１】
特開昭６４−６０８２８号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来技術によれば、図７に示したように波形がなまり、立ち上がり時間及び立ち下り時間が増大し、高速化が困難であるという問題がある。例えば、図７において、増幅器１１０のパルス幅をどんどん短くしていくと、電流波形が立ち上がり（立ち下り）きらないうちに次の立下り（立ち上がり）が開始するようになり（アイパターンの目が閉じていくようになり）、もはや半導体レーザ素子の発光をオン・オフする制御ができないようになってしまう。
【００１０】
図７の例では、１０Ｇｂｐｓ（パルス幅１００ｐＳ）の場合を示しているが、数１０Ｇｂｐｓ以上に高速化しようとしても、立ち上がり時間及び立下り時間が長くて正常に発光駆動できないようになり、高速化が困難である。
上記課題に鑑み本発明は、電流波形のなまりを改善して、立ち上がり時間及び立下り時間を減少させ、急峻かつリンギングのないパルスを出力し高速化に適したレーザドライバを提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するため、本発明のレーザドライバは、差動パルス信号により何れか１つが相補的にオンするトランジスタ・ペアにおける一方のトランジスタにより半導体レーザ素子の発光を駆動するレーザドライバあって、前記差動パルス信号をトランジスタ・ペアのベースに供給する２線のそれぞれに直列に挿入された一対の抵抗素子と、前記２線間であってかつトランジスタ・ペアのベース間に接続された抵抗素子と、前記一対の抵抗素子のそれぞれの抵抗に並列に接続された容量素子とを備える。
【００１２】
ここで、前記容量素子の容量値は、前記差動パルス信号の立ち上がり及び立下りにおける高周波成分を通過するように定められる。
この構成によれば、３つの抵抗素子によってオーバーシュート、アンダーシュート及びリンギングが生じないことに加えて、キャパシタＣ１、Ｃ２によって差動パルス信号の高周波成分がダンピング回路を通過することが可能になるので、波形なまりを解消することにより立ち上がり時間及び立下り時間を短縮することができる。その結果、急峻かつリンギングのないパルスを出力するので通信速度の高速化を容易に図ることができる。
【００１３】
ここで、前記トランジスタ・ペアの各エミッタは共通の定電流源に接続され、一方のトランジスタのコレクタと電源との間に前記半導体レーザ素子が接続され、他方のトランジスタのコレクタと電源とが接続される構成としてもよい。
さらに、トランジスタ・ペアの動作の対称性を向上させるための擬似負荷として、他方のトランジスタのコレクタと電源との間にダイオードと抵抗を直列に接続する構成としてもよい。
【００１４】
また、前記半導体レーザ素子には、インダクタを介してバイアス電流を供給する定電流源に接続される構成としてもよい。
【００１５】
【発明の実施の形態】
図１は、実施の形態における、半導体レーザ素子を含む周辺の回路およびレーザドライバ２の構成を示す図である。同図のレーザドライバ２は、ダンピング抵抗に対して並列に容量素子を接続することにより立ち上がり時間及び立ち下り時間を短縮するように構成されている。
【００１６】
同図において、半導体レーザ素子１のカソードは、抵抗４を通じてレーザドライバ２の一端子に接続されるとともに、インダクタ３、定電流源５を通じて接地されている。定電流源５は、半導体レーザ素子１の動作を所望の状態に保つため、周囲温度などで決まる一定の電流をバイアス電流を流すために設けられている。また、半導体レーザ素子１のアノードは、電源に接続されるとともに、レーザドライバ２の別端子に接続されている。
【００１７】
レーザドライバ２は、定電流源８を介してエミッタが共通に接続されたバイポーラトランジスタ６、７と、ダンピング回路９と、増幅器１０とから構成される。  トランジスタ６及び７からなるトランジスタ・ペアのベースには、増幅器１０からダンピング回路９を介して２線の差動パルス信号が入力される。２線の差動パルス信号は、一方が論理１、他方が論理０となる相補型の信号である。これによりトランジスタ６及び７の何れか一方がオン、他方がオフになる。トランジスタ７がオンになることにより半導体レーザ素子１が発光する。
【００１８】
ダンピング回路９は、この差動パルス信号に生じるオーバーシュート、アンダーシュート及びリンギングを解消し、加えて波形なまりを解消するために設けられている。
図２は、ダンピング回路９の拡大図を示す。ダンピング回路９は、抵抗Ｒ１〜Ｒ３とキャパシタＣ１、Ｃ２とからなる。
【００１９】
抵抗Ｒ１は、上記差動パルス信号を出力する増幅器１０からの二線の一方とトランジスタ６のベースとの間に直列に挿入される。抵抗Ｒ２は、上記二線の他方とトランジスタ７のベースとの間に直列に挿入される。この抵抗Ｒ１及び抵抗Ｒ２は、主に差動パルス信号におけるオーバーシュートとアンダーシュートの発生を防止する。
【００２０】
抵抗Ｒ３は、上記二線の間でトランジスタ６、７の両ベース間に挿入される。この抵抗Ｒ３は、主に差動パルス信号におけるリンギングの発生を防止する。
キャパシタＣ１は抵抗Ｒ１に並列に接続される。キャパシタＣ２は抵抗Ｒ２に並列に接続される。このキャパシタＣ１及びＣ２は、差動パルス信号の高周波成分を通過させるので立ち上がり及び立下りを急峻にする。すなわち、立ち上がり時間及び立下り時間を短縮し、波形なまりを防止する。なぜなら、キャパシタＣ１、Ｃ２はそれぞれスピードアップコンデンサとして機能するとともに、キャパシタＣ１、Ｃ２及びＲ３がハイパスフィルタを構成し微分回路として機能するからである。キャパシタＣ１、Ｃ２の容量値は、差動パルス信号の立ち上がり及び立下りにおける高周波成分を通過するように定められる。
【００２１】
上記抵抗Ｒ１〜Ｒ３、キャパシタＣ１、Ｃ２の具体的な数値例を挙げれば、抵抗Ｒ１、Ｒ２は４０Ω、抵抗Ｒ３は９０Ω、キャパシタＣ１、Ｃ２は０．３ｐＦでよい。これらの値は、トランジスタ６、７の電流ドライブ能力、その等価容量、配線の浮遊容量等に応じて定めればよい。
【００２２】
図３（ａ）（ｂ）は、レーザドライバ２によるアイパターンを示す図である。同図（ａ）はトランジスタ７のドライブ電流が７０ｍＡｐ−ｐである場合、同図（ｂ）は同２０ｍＡｐ−ｐである場合のアイパターンを示している。同図（ａ）（ｂ）どちらの場合においても、図７と比較して、波形なまりが改善され、立ち上がり時間及び立下り時間が短縮している。同図では、２０％立ち上がり／８０％立ち下がりの時間が２５ピコ秒以下と良好な結果が得られている。
【００２３】
以上説明してきたように、本実施の形態におけるレーザドライバによれば、特にキャパシタＣ１、Ｃ２を抵抗Ｒ１、Ｒ２に対しそれぞれ並列に接続することにより、差動パルス信号の立ち上がり及び立下りに含まれる高周波成分がダンピング回路を通過することができるので、波形のなまりが改善されて急峻な立ち上がり及び立下りとすることができる。これにより、抵抗によるオーバーシュート、アンダーシュート及びリンギングの防止とあいまって、良好な出力波形が得られる。その結果、レーザドライバとして立ち上がり／立下り時間を短縮させたことにより、通信速度を数１０Ｇｂｐｓ以上にする等さらなる高速化が可能となる。
【００２４】
なお、トランジスタ・ペアの動作の対称性を向上させるための擬似負荷として、半導体レーザ素子が接続されていない方のトランジスタのコレクタと電源との間にダイオードと抵抗を直列に接続する構成としてもよい。
【００２５】
【発明の効果】
本発明によれば、キャパシタＣ１、Ｃ２によって差動パルス信号の高周波成分がダンピング回路を通過することが可能になるので、オーバーシュート、アンダーシュート及びリンギングが生じないことに加えて、波形なまりを解消することにより立ち上がり時間及び立下り時間を短縮することができる。その結果、通信速度の高速化を容易に図ることができる。
【図面の簡単な説明】
【図１】本発明のレーザドライバの構成を示す図である。
【図２】レーザドライバに係るダンピング回路を示す図である。
【図３】アイパターンを示す図である。
【図４】従来のレーザドライバに係るダンピング回路の部分拡大図である。
【図５】従来のレーザドライバによるアイパターンを示す図である。
【図６】従来のレーザドライバによるアイパターンを示す図である。
【図７】従来のダンピング回路が存在する場合のアイパターンを示す。
【符号の説明】
１  半導体レーザ素子
２  レーザドライバ
３  インダクタ
４、Ｒ１〜Ｒ３  抵抗
５、８  定電流源
６、７  トランジスタ
９  ダンピング回路
１０  増幅器。
Ｃ１、Ｃ２  キャパシタ
【図１】
2004335891.tif 000003
【図２】
2004335891.tif 000004
【図３】
2004335891.tif 000005
【図４】
2004335891.tif 000006
【図５】
2004335891.tif 000007
【図６】
2004335891.tif 000008
【図７】
2004335891.tif 000009