(57)【要約】【課題】微小容量を有するキャパシタの小型化。【解決手段】基板１０５上に設けられた導体１０６と、この導体１０６上に設けられた保護膜１０７と、前記導体１０６の両端部に接続された電極１０９とからなる電子部品１０４と、この電子部品１０４が装着されるとともに、前記電極１０９に対向する位置に形成された一対の銅箔パッド１０３ａ，１０３ｂと、この一対の銅箔パッド１０３ａ，１０３ｂ間に形成された電極パターン１１１とが形成されたプリント基板１０１とを備え、前記電子部品１０４は、前記導体１０６と前記電極パターン１１１とが対向する向きに装着されるものである。これにより、微小容量のキャパシタを小型にすることができる。【選択図】  図１
2004319727.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた導体と、この導体上に設けられた保護膜と、前記導体の両端部に接続された電極とからなる電子部品と、この電子部品が装着されるとともに、前記電極に対向する位置に形成された一対の銅箔パッドと、この一対の銅箔パッド間に形成された電極パターンとが形成されたプリント基板とを備え、前記電子部品は、前記導体と前記電極パターンとが対向する向きに装着されて容量が形成されるキャパシタ。
【請求項２】
部品基板はアルミナ基板とした請求項１に記載のキャパシタ。
【請求項３】
導体は抵抗体とした請求項１に記載のキャパシタ。
【請求項４】
電極パターンは、一方のパッドに接続されるとともに、プリント基板に形成された配線パターンは前記一方パッド側に接続された請求項１に記載のキャパシタ。
【請求項５】
電極パターンは、一方のパッドに接続されるとともに、プリント基板に形成された配線パターンは前記電極パターンと接続された請求項３に記載のキャパシタ。
【請求項６】
共振回路と、この共振回路の出力に接続された第１のトランジスタと、この第１のトランジスタの出力が供給される第２のトランジスタとを有した発振器において、前記第１のトランジスタの出力と前記第２のトランジスタの入力との間に、請求項３に記載のキャパシタが挿入された発振器。
【請求項７】
導体は抵抗体とした請求項６に記載の発振器。
【請求項８】
共振回路と、この共振回路の出力に接続された第１のトランジスタと、この第１のトランジスタの出力が供給される第２のトランジスタと、この第２のトランジスタの出力が供給される出力端子とを有した発振器において、第２のトランジスタの出力と出力端子との間に、請求項３に記載のキャパシタが挿入された発振器。
【請求項９】
共振回路と、この共振回路の出力に接続された第１のトランジスタと、この第１のトランジスタの出力が供給される第２のトランジスタと、この第２のトランジスタの出力が供給される出力端子とを有した発振器において、第２のトランジスタの出力とグランドとの間に、請求項１に記載のキャパシタが挿入された発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波機器などに用いられるキャパシタとこれを用いた発振器に関するものである。
【０００２】
【従来の技術】
昨今携帯機器間での通信に用いられる周波数は高くなってきている。例えばＥＴＣであれば５．８ＧＨｚの周波数であり、ＩＳＭバンド帯の通信機器であれば、２．４ＧＨｚとなっている。そこで、当然それら携帯機器に用いられる発振器の発振周波数も高くなってきており、以下そのような高い周波数を発振させる従来の発振器について図面を用いて説明する。なお、ここでは、３．８ＧＨｚの周波数を発振させる携帯電話用電圧制御発振器（以降ＶＣＯという）を例にとって説明する。図６は従来の発振器の回路図である。
【０００３】
図６において、１は共振回路であり、この共振回路１は、ひとつのインダクタ２と２組のキャパシタ３，４ならびに可変容量ダイオード５によって形成された並列共振回路となっている。
【０００４】
６は可変容量ダイオードへ電圧を供給する電源端子であり、この電源端子６へ供給する電圧を変化させることによって共振回路１の共振周波数を変化させて、発振器の発振周波数を変化させるようになっている。
【０００５】
７は発振用トランジスタであり、共振回路の出力がこの発振トランジスタ７の入力７ａに接続されるとともに、その出力７ｂから発振信号が出力されることとなる。そして、このトランジスタ７の出力７ｂの出力は、キャパシタ８を介してバッファアンプ９の入力９ａに入力され、このバッファアンプ９で増幅された信号が出力９ｂから出力され、この出力９ｂに接続された出力端子１０より３．８ＧＨｚの信号へ出力されることとなる。
【０００６】
ここで、この発振器のトランジスタへの電源供給は、電源供給端子１１に電圧が供給されると、インダクタ１２を介してバッファアンプ９の出力であるコレクタ端子９ｂに供給されることによって行われている。そして発振用トランジスタ７のコレクタ端子７ｃがバッファアンプ９のベース端子９ｃと接続されることによって、バッファアンプ９のベース端子を介して発振用トランジスタへの電圧が供給される。
【０００７】
なお、このようなＶＣＯは、携帯電話に搭載される為、その大きさも小さいことが重要である。
【０００８】
このような発振器においては、一般的にキャパシタ８はチップ部品で構成されることが多い。しかしながら本発明のように、３．８ＧＨｚと高い発振周波数の発振器において、キャパシタ８の容量値は０．２ｐＦ程度となる。
【０００９】
そしてこの０．２ｐＦの容量を得るためには、積層型チップコンデンサを用いた場合は、チップコンデンサを２個以上直列に接続したり、あるいは図７に示されるようにくし型のパターン２０ａ，２０ｂをそれぞれ対向するように、プリント基板上に配置し、微小な容量を得ていた。
【００１０】
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
【００１１】
【特許文献１】
特開２００２−１９８７６３号公報
【００１２】
【発明が解決しようとする課題】
しかしながらこのような従来のキャパシタで、０．２ｐＦのような小容量のコンデンサを積層型チップコンデンサで実現する場合には、例えば０．５ｐＦのキャパシタと０．７５ｐＦのキャパシタとを直列に接続し、欲しい値に近い容量を得る方法がある。しかしながら、このような場合には２個の部品を実装する必要があり、やはりそのスペースは大きくなってしまう。
【００１３】
さらに、図７に示されるようなパターン容量があるが、０．２ｐＦの容量を得るためにはやはり１００５程度の小さなスペースでは実現できず、大きなスペースが必要であるという課題を有していた。
【００１４】
そこで本発明は、この問題を解決したもので、小型かつ微小な容量値のキャパシタを提供することを目的としたものである。
【００１５】
【課題を解決するための手段】
この目的を達成するために本発明のキャパシタは、基板上に設けられた導体と、この導体上に設けられた保護膜と、前記導体の両端部に接続された電極とからなる電子部品と、この電子部品が装着されるとともに、前記電極に対向する位置に形成された一対の銅箔パッドと、この一対の銅箔パッド間に形成された電極パターンとが形成されたプリント基板とを備え、前記電子部品は、前記導体と前記電極パターンとが対向する向きに装着されるものである。これにより、保護膜を誘電体として、導体と電極パターンとを対向させることによって微小な容量を形成させることができるので、微小容量のキャパシタを小型にすることができる。
【００１６】
【発明の実施の形態】
本発明の請求項１に記載の発明は、基板上に設けられた導体と、この導体上に設けられた保護膜と、前記導体の両端部に接続された電極とからなる電子部品と、この電子部品が装着されるとともに、前記電極に対向する位置に形成された一対の銅箔パッドと、この一対の銅箔パッド間に形成された電極パターンとが形成されたプリント基板とを備え、前記電子部品は、前記導体と前記電極パターンとが対向する向きに装着されて容量が形成されるキャパシタであり、これにより保護膜を誘電体として、導体と電極パターンとを対向させることによって微小な容量を形成させることができるので、微小容量のキャパシタを小型にすることができる。
【００１７】
請求項２に記載の発明は、部品基板はアルミナ基板とした請求項１に記載のキャパシタであり、部品基板が吸湿しないアルミナ基板であるので、これにより湿度による容量の変化を小さくすることができる。
【００１８】
請求項３に記載の発明は、導体は抵抗体とした請求項１に記載のキャパシタであり、これにより安価なチップ抵抗で微小な容量を有するキャパシタを得ることができる。また、抵抗とキャパシタとの複合回路を容易に形成することができる。
【００１９】
請求項４に記載の発明における電極パターンは、一方のパッドに接続されるとともに、プリント基板に形成された配線パターンは前記一方パッド側に接続された請求項３に記載のキャパシタであり、これにより抵抗とキャパシタンスとを並列に接続することができる。
【００２０】
請求項５に記載の発明における電極パターンは、一方のパッドに接続されるとともに、プリント基板に形成された配線パターンは前記電極パターンと接続された請求項３に記載のキャパシタであり、これにより抵抗とキャパシタンスとを直列に接続することができる。
【００２１】
請求項６に記載の発明は、共振回路と、この共振回路の出力に接続された第１のトランジスタと、この第１のトランジスタの出力が供給される第２のトランジスタとを有した発振器において、前記第１のトランジスタの出力と前記第２のトランジスタの入力との間に、請求項１に記載のキャパシタが挿入された発振器であり、これによりキャパシタは小さくすることができるので、小型な発振器を実現することができる。
【００２２】
請求項７に記載の発明は、導体は抵抗体とした請求項６に記載の発振器であり、これにより導体は抵抗体としているので、キャパシタには抵抗値も有することとなり、インピーダンスを高くすることができる。従って、トランジスタのインピーダンス変動などでの影響を受けにくくなるので、発振器の発信を安定させることができる。つまり、異常発振を起こりにくくすることができる。
【００２３】
請求項８に記載の発明は、共振回路と、この共振回路の出力に接続された第１のトランジスタと、この第１のトランジスタの出力が供給される第２のトランジスタと、この第２のトランジスタの出力が供給される出力端子とを有した発振器において、第２のトランジスタの出力と出力端子との間に、請求項３に記載のキャパシタが挿入された発振器であり、これによりキャパシタは小さくすることができるので、小型な発振器を実現することができる。また、導体は抵抗体としているので、キャパシタには抵抗値も有することとなり、インピーダンスを高くすることができる。従って、出力端子でのインピーダンス変動などでの影響を受けにくくすることができる。
【００２４】
請求項９に記載の発明は、共振回路と、この共振回路の出力に接続された第１のトランジスタと、この第１のトランジスタの出力が供給される第２のトランジスタと、この第２のトランジスタの出力が供給される出力端子とを有した発振器において、第２のトランジスタの出力とグランドとの間に、請求項３に記載のキャパシタが挿入された発振器であり、これによりキャパシタは小さくすることができるので、小型な発振器を実現することができる。また、導体は抵抗体としているので、キャパシタには抵抗値も有することとなり、インピーダンスを高くすることができる。従って、出力端子でのインピーダンス変動などでの影響を受けにくくすることができる。
【００２５】
（実施の形態１）
以下、本実施の形態１について図面を用いて説明する。図１は、本実施の形態１におけるキャパシタの断面図であり、図２は同、上面図である。図１、及び図２において、１０１はプリント基板である。このプリント基板１０１上には銅箔によって形成された導体パターン１０２が複数箇所に形成されている。そしてこれら導体パターン１０２の所定の場所には一対のパッド１０３ａと１０３ｂが形成されている。
【００２６】
１０４はパッド１０３ａ，１０３ｂ上に装着される電子部品であり、１０５はこの電子部品１０４の基板である。この基板１０５の大きさは、縦１ミリメートルで、幅が０．５ミリメートルそして高さが０．２８ミリメートルである。一般的にはこのサイズを１００５タイプのチップ部品と呼んでいる。なお、本実施の形態１において基板１０５は、アルミナ基板（いわゆるセラミック基板）などの無機基板を用いるので、基板１０５自体が吸湿することがない。従って、湿度による影響を小さくすることができる。
【００２７】
そしてこの基板１０５の上面に導体１０６が形成され、さらに導体１０６の上面を低誘電率材料１０７によって覆うことによって絶縁保護膜１０８が形成される。この低誘電率材料１０７は、約１５ミクロン・メートルの厚みのホウ硅酸鉛ガラスである。なお、導体１０６の両端部には電極１０９が接続され、この電極１０９は基板１０５に上面側から下面側にまで連続して形成される。
【００２８】
ここで、上側の電極１０９ａ，１０９ｂは基板１０５の端部から０．２ミリメートルの幅であり、下面側の電極１０９ｃ，１０９ｄは基板１０５の端部から０．２５ｍｍの幅で形成されている。また導体１０６は、銀−パラジウム系の厚膜であり、銀−パラジウム系の導体ペーストを基板１０５上に印刷することによって得ている。
【００２９】
そしてこの電子部品１０４は、リフローはんだ付けによってクリームはんだ１１０を介しプリント基板１０１に接続されることとなる。従って、電極１０９ａ、パッド１０３ａおよび、電極１０９ｂとパッド１０３ｂとが対向するような位置となっている。
【００３０】
そして、プリント基板１０１上には、パッド１０３ａとパッド１０３ｂとの間に電極パターン１１１が形成されている。この電極パターン１１１は、電子部品１０４がプリント基板１０１へ装着された状態で、保護膜１０８を介して導体１０６と対向することとなる。なお、電極パッドの長さ１１２は、わずか０．３ミリメートルである。
【００３１】
以上の構成によって、導体１０６と電極パターン１０９とが低誘電材料１０７を介して対向し、その間に小さな容量を有することとなる。これにより本実施の形態１においてはわずか１００５サイズの電子部品の導体１０６と対向するように、プリント基板１０１上に０．３ミリメートルの長さの小さな電極パターン１１１を形成することによって、微小な容量を有するキャパシタを形成することができるので、小型な微小容量キャパシタを実現することができる。本実施の形態１においては、０．２ｐＦの容量が得られている。
【００３２】
なお、電子部品１０４はリフローはんだ付けされるので、はんだの表面張力によってセルフアライメント効果が働き、電子部品はパッド１０３ａ，１０３ｂの略中央に取付られることとなり、電子部品１０４は、パッド１０３ａ，１０３ｂからはみ出して装着されることはない。従って、電極パターンの幅１１３はチップ部品の幅１１４あるいはパッド１０３ａ，１０３ｂの幅１１５のいずれよりも大きな幅としておけば、キャパシタの容量の変化を小さくすることができる。
【００３３】
本実施の形態においては、チップの幅１１４は０．５ミリメートルであり、パッドの幅１１５は０．６ミリメートルとし、電極パターンの幅１１３を０．８ミリメートルとしている。
【００３４】
また、本実施の形態１において、銀−パラジウム系のペーストを用いたが、これは酸化ルテニウム系のペーストとしても良い。この場合、電子部品１０４には抵抗を形成される。そしてこのような電子部品をプリント基板１０１上へ装着されることによって、抵抗とキャパシタとを有した回路を構成させることができる。
【００３５】
さらに、パッドの電極１０９ａ，１０９ｂと対向する面積よりも電子部品１０４より外側に導出された部分の面積を大きくしておくと良い。これは、リフローはんだ付け工程においてクリームはんだ１１０の溶融により、電子部品１０４を浮かせようとする浮力よりも電子部品１０４をプリント基板１０１側へ引き付ける方向となる表面張力の方が大きくなるためである。これによって保護膜１０８と電極パターン１１１との間の隙間を小さくすることができるとともに、電子部品はプリント基板１０１側に略密着して装着されることとなるので、キャパシタの容量のばらつきを小さくすることができる。
【００３６】
さらにまた、電極パターン１１１の幅１１３や長さ１１２を小さくすることによって、さらに小さな容量を形成することもできる。また、これら電極パターン１１１の大きさを変えることによって、任意の容量に設定することができる。
【００３７】
（実施の形態２）
以下、実施の形態２について図面を用いて説明する。図３（ａ）は、本実施の形態２におけるキャパシタの上面図であり、図３（ｂ）は、同等価回路図である。図３（ａ），図３（ｂ）において図１ならびに図２と同じものについては同じ番号を付し、その説明は簡略化してある。
【００３８】
図３（ａ）において導体１０６には酸化ルテニウム系のペーストを用いた抵抗体としている。また、パッド１０３ａにはこの上流の回路（図示せず）が接続され、パッド１０３ｂと電極パターン１１１の一方側とが接続パターン１２１で接続されている。そして電極パターン１１１の他方の側が他の回路（図示せず）と回路パターン１２２に接続されたものである。
【００３９】
これによって、図３（ｂ）に示されるように、電子部品１０４に形成された抵抗とキャパシタとの直列回路を有した複合回路を形成することができる。
【００４０】
（実施の形態３）
以下、実施の形態３について図面を用いて説明する。図４（ａ）は、本実施の形態３におけるキャパシタの上面図であり、図４（ｂ）は、同等価回路図である。図４（ａ），図４（ｂ）において図１ならびに図２と同じものについては同じ番号を付し、その説明は簡略化してある。
【００４１】
図４（ａ）において導体１０６には酸化ルテニウム系のペーストを用いた抵抗体としている。また、パッド１０３ａは、上流の回路（図示せず）が接続され、パッド１０３ｂと電極パターン１１１の一方側とが接続パターン１２１で接続されている。そして、パッド１０３ｂが他の回路（図示せず）と回路パターン１２５と接続されている。
【００４２】
これによって、図４（ｂ）に示されるように、電子部品１０４に形成された抵抗とキャパシタとの並列回路を有した複合回路を形成することができる。
【００４３】
（実施の形態４）
本実施の形態４は、実施の形態１及び実施の形態２のキャパシタを用いた発振器であり、以下実施の形態４について図面を用いて説明する。図５は本実施の形態４における発振器の回路図である。図５において図６と同じものについては、同じ番号を付しその説明は簡略化する。
【００４４】
図５において、１は共振回路であり、この共振回路１は、ひとつのインダクタ２と２組のキャパシタ３，４ならびに可変容量ダイオード５によって形成された並列共振回路となっている。
【００４５】
６は可変容量ダイオードへ電圧を供給する電源端子であり、この電源端子６へ供給する電圧を変化させることによって共振回路１の共振周波数を変化させて、発振器の発振周波数を変化させるようになっている。
【００４６】
７は発振用トランジスタであり、共振回路の出力がこの発振トランジスタ７のベースである入力７ａに接続されるとともに、そのエミッタ出力７ｂから発振信号が出力されることとなる。なお、共振回路１と発振用トランジスタ７の入力７ａとの間にはコンデンサ１３０が挿入されている。また、エミッタ端子はコンデンサ１３１を介してグランドへ接地されている。
【００４７】
そして、このトランジスタ７の出力７ｂの出力は、キャパシタ１３２を介してバッファアンプ９のエミッタ端子である入力９ａに入力され、このバッファアンプ９で増幅された信号がコレクタ端子である出力９ｂから出力される。
【００４８】
１３３は、出力９ｂに接続されたキャパシタであり、このキャパシタの出力端子側とグランドとの間にはキャパシタ１３４が挿入されている。そしてこの発振器の発振信号は、出力端子１０より出力されることとなる。なお、本実施の形態４における発振器は、３．６ＧＨｚの周波数を発振させる発振器である。
【００４９】
ここで、この発振器のトランジスタへの電源供給は、電源供給端子１１に電圧が供給されると、インダクタ１２を介してバッファアンプ９の出力であるコレクタ端子９ｂに供給されることによって行われている。そして発振用トランジスタ７のコレクタ端子７ｃがバッファアンプ９のベース端子９ｃと接続されることによって、バッファアンプ９のベース端子を介して発振用トランジスタへの電圧が供給される。
【００５０】
本実施の形態４における発振器では、本実施の形態１のキャパシタをキャパシタ１３２へ用い、また本実施の形態２のキャパシタをキャパシタ１３３，１３４に用いているので、その占有面積を小さくでき、小型のＶＣＯを実現することができる。なお、本実施の形態４における発振器を用いたＶＣＯの大きさは、縦が４．５ミリメートルで、幅が３．４ミリメートル、高さ１．６ミリメートルと非常に小さなサイズで実現している。
【００５１】
また、抵抗とキャパシタとが直列に接続されることとなるので、キャパシタ１３３，１３４が抵抗成分も有することにより、発振器の出力インピーダンスを高くすることができる。従って、出力端子１０に接続される回路のインピーダンス変動の影響を受けにくくなる。
【００５２】
さらに、本実施の形態４においてキャパシタ１３２は実施の形態１に示されるキャパシタを用いた。つまり、キャパシタには抵抗成分を有さないものを用いている。しかし、このキャパシタ１３２に実施の形態２のキャパしたを用いても良い。この場合、このキャパシタの抵抗成分によって発振用トランジスタのインピーダンスが高くなり、発振用トランジスタに対してバッファアンプによるインピーダンス変動の影響を受けにくくなる。
【００５３】
【発明の効果】
以上のように本発明によれば、キャパシタは、基板上に設けられた導体と、この導体上に設けられた保護膜と、前記導体の両端部に接続された電極とからなる電子部品と、この電子部品が装着されるとともに、前記電極に対向する位置に形成された一対の銅箔パッドと、この一対の銅箔パッド間に形成された電極パターンとが形成されたプリント基板とを備え、前記電子部品は、前記導体と前記電極パターンとが対向する向きに装着されるものである。これにより、保護膜を誘電体として、導体と電極パターンとを対向させることによって微小な容量を形成させることができるので、微小容量のキャパシタを小型にすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるキャパシタの断面図
【図２】同、上面図
【図３】本発明の実施の形態２におけるキャパシタの上面図
【図４】本発明の実施の形態３におけるキャパシタの上面図
【図５】本発明の実施の形態４における発振器の回路図
【図６】従来の発振器の回路図
【図７】従来のキャパシタの平面図
【符号の説明】
１０１  プリント基板
１０３  パッド
１０４  電子部品
１０５  基板
１０６  導体
１０８  保護膜
１０９  電極
１１１  電極パターン
【図１】
2004319727.tif 000003
【図２】
2004319727.tif 000004
【図３】
2004319727.tif 000005
【図４】
2004319727.tif 000006
【図５】
2004319727.tif 000007
【図６】
2004319727.tif 000008
【図７】
2004319727.tif 000009