(57)【要約】　　　（修正有）【課題】非同期な映像入力信号を基準信号に同期化する時間軸補正回路において、ミラー効果でも追越しを防止できる映像信号同期化装置を提供する。【解決手段】入力信号１の書き込みフィールドの位相と読み出しアドレス発生部３の読み出しフィールドの位相を比較し、メモリ５への書き込みフィールドが、常に読み出しフィールドの２フィールド前になるように、読み出しフィールド及び書き込みフィールドを発生させることにより、追い越しが発生しない優れた映像信号同期化回路を得ることができる。【選択図】　図１
2004015361.tif 000002
【特許請求の範囲】
【請求項１】
複数フィールド分の画面を記録するメモリと、読み出しアドレス発生手段と、書き込みフィールドの同期信号を分離して書き込みアドレスを発生するフィールド同期信号分離及び書き込みアドレス発生手段と、前記読み出しアドレス発生手段からの読み出しアドレスにより前記メモリに記録された情報を読み出すメモリ読み出し手段と、前記書き込みアドレスにより前記メモリに記録される情報を書き込むメモリ書き込み手段と、前記同期信号により前記読み出しアドレスを同期し、同期した前記読み出しアドレスより２画面離れた書き込みアドレスを発生する書き込みフィールド発生手段とを有することを特徴とする映像信号同期化装置。
【請求項２】
複数フィールド分の画面を記録するメモリと、読み出しアドレスと対応する読み出しフィールドの同期信号を発生する読み出しアドレス発生手段と、書き込みフィールドの同期信号を分離して書き込みアドレスを発生するフィールド同期信号分離及び書き込みアドレス発生手段と、前記読み出しアドレスにより前記メモリに記録された情報を読み出すメモリ読み出し手段と、前記書き込みアドレスにより前記メモリに記録される情報を書き込むメモリ書き込み手段と、前記同期信号により前記書き込みフィールド番号を同期し、同期した前記書き込みフィールド番号より２画面離れた読み出しアドレスを発生する読み出しフィールド発生手段とを有することを特徴とする映像信号同期化装置。
【請求項３】
前記書き込みフィールド発生手段は、前記読み出しアドレスを２フィールド遅延したアドレスから１フィールド分のアドレスを減算した書き込みアドレスを発生することを特徴とする請求項１記載の映像信号同期化装置。
【請求項４】
読み出しアドレスと書き込みアドレスと読み出し参照フィールドとから読み出しによる書き込みの追い越しを判定する追い越し判定部と、前記追い越しと判定された場合、追い越した次のフィールドのみ１フィールド前の読み出しアドレスを繰り返すよう制御する制御部とを備えることを特徴とする請求項１記載の映像信号同期化装置。
【請求項５】
書き込みフィールド発生手段は、前記同期信号により同期した前記読み出しアドレスより２画面離れた書き込みアドレスを発生する手方として、前記読み出しアドレスから２フィールド分のアドレスを減算した書き込みアドレスを発生することを特徴とする請求項１記載の映像信号同期化装置。
【請求項６】
書き込みフィールド発生手段は、読み出しアドレスが書き込みアドレスを追い越した場合、前記読み出しアドレスから１フィールド分のアドレスのみ減算した書き込みアドレスを発生し、前記読み出しフィールド補正部は、追い越したフィールドの次のフィールドのみ１フィールド前の読み出しアドレスを繰り返すよう制御することを特徴とする請求項５記載の映像信号同期化装置。
【請求項７】
書き込み参照フィールド番号と書き込みフィールド番号とからフィールドの一致を検出するフィールド一致検出部を備え、インターレース信号の場合、前記メモリ読み出し手段は、書き込みフィールドの入替えに対応して読み出しフィールドを補正することを特徴とする請求項１記載の映像信号同期化装置。
【請求項８】
書き込み参照フィールド番号と書き込みフィールド番号とからフィールドの一致を検出するフィールド一致検出部を備え、インターレース信号の場合、前記メモリ書き込み手段は、書き込みフィールドの入替えに対応して書き込みフィールドを補正することを特徴とする請求項１記載の映像信号同期化装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、メモリを使用した映像信号の時間軸を補正する映像信号同期化装置に関し、特に、非同期な入力信号を基準信号に同期化する映像信号同期化装置（フレームシンクロナイザー）に関する。
【０００２】
【従来の技術】
従来、映像信号同期化装置は特許第２５９５５５１号公報に記載されたものが知られている。これは、追い越し検出手段により、書き込みアドレスに対して書き込まれるフレームのアドレスと、読み出しアドレスから読み出されるフレームのアドレスが隣り合う状態になったことを検出し、この検出出力に応じて読み出しアドレスまたは書き込みアドレスをアドレス引き離し手段により、１または複数フレーム分引き離すことにより、追い越しを防止するという装置である。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記従来の映像信号同期化装置においては、入力信号と出力信号の追い越しを防止することを主眼としていたため、メモリの読み出しアドレスを反転することにより鏡像効果（ミラー効果ともいう）を行う場合などには、追い越しが発生してしまうという問題があった。
ここで、ミラー効果とは、読み出しアドレスを左右あるいは上下反転することにより、あたかも鏡に映った像のように左右あるいは上下を反転した画像を得る効果である。ミラー効果を行うと、書き込みアドレスと読み出しアドレスの時間差によっては、追い越しが発生する場合がある。
【０００４】
ここで、図２及び図３を参照して、ミラー効果を起こさせる場合に発生する追い越しについて説明する。図３は、説明を簡単にするために、１フィールド分だけに着目した図である。図３において、フィールド番号２番に対応するメモリ領域に書き込む書き込みアドレス２０に対して、同じフィールド番号２番を読み出す読み出しアドレス２４が交差しているため、交差する以前は、一周期前にフィールド番号２番のメモリ領域に書き込まれたデータを読み出しているが、アドレスが交差した以後は、直前に書き込まれたデータを読み出すことになる。すなわち、画面上では上から下にアドレスが進むため、正常では図５の（Ａ）に見られるような画像が、図５の（Ｂ）に見られるように、「追い越し」で示したアドレスの交差した部分を境に、追い越しの上部は古い画像が表示され、追い越しの下部は新しい画像が表示されるという連続するスプリットが発生する。
【０００５】
本発明は、上記従来の問題を解決するためになされたもので、ミラー効果を起こす場合にも追い越しが発生しない、優れた映像信号同期化装置を提供するものである。
【０００６】
【課題を解決するための手段】
本発明における映像信号同期化装置は、複数フィールド分の画面を記録するメモリと、読み出しアドレス発生手段と、書き込みフィールドの同期信号を分離して書き込みアドレスを発生するフィールド同期信号分離及び書き込みアドレス発生手段と、前記読み出しアドレス発生手段からの読み出しアドレスにより前記メモリに記録された情報を読み出すメモリ読み出し手段と、前記書き込みアドレスにより前記メモリに記録される情報を書き込むメモリ書き込み手段と、前記同期信号により前記読み出しアドレスを同期し、同期した前記読み出しアドレスより２画面離れた書き込みアドレスを発生する書き込みフィールド発生手段とを有するという構成を有している。この構成により、入力信号と出力信号の位相が追い越し状態になった場合にも、書き込みアドレスの制御により、書き込みアドレスと読み出しアドレスが、常に２画面分離れた領域にアクセスすることにより、ミラー効果などの場合にも追い越しが発生することはない。
【０００７】
本発明における映像信号同期化装置は、複数フィールド分の画面を記録するメモリと、読み出しアドレスと対応する読み出しフィールドの同期信号を発生する読み出しアドレス発生手段と、書き込みフィールドの同期信号を分離して書き込みアドレスを発生するフィールド同期信号分離及び書き込みアドレス発生手段と、前記読み出しアドレスにより前記メモリに記録された情報を読み出すメモリ読み出し手段と、前記書き込みアドレスにより前記メモリに記録される情報を書き込むメモリ書き込み手段と、前記同期信号により前記書き込みフィールド番号を同期し、同期した前記書き込みフィールド番号より２画面離れた読み出しアドレスを発生する読み出しフィールド発生手段とを有する構成を有している。この構成により、入力信号と出力信号の位相が追い越し状態になった場合にも、読み出しアドレスの制御により、書き込みアドレスと読み出しアドレスが、常に２画面分離れた領域にアクセスすることにより、ミラー効果などの場合にも追い越しが発生することはない。
【０００８】
本発明における映像信号同期化装置は、前記書き込みフィールド発生手段が、前記読み出しアドレスを２フィールド遅延したアドレスから１フィールド分のアドレスを減算した書き込みアドレスを発生するという構成を有している。この構成により、読み出しアドレスを遅延させるという簡単な構成により書き込みアドレスおよび読み出しアドレスを制御することができる。
【０００９】
本発明における映像信号同期化装置は、読み出しアドレスと書き込みアドレスと読み出し参照フィールドとから読み出しによる書き込みの追い越しを判定する追い越し判定部と、前記追い越しと判定された場合、追い越した次のフィールドのみ１フィールド前の読み出しアドレスを繰り返すよう制御する制御部とを備えるという構成を有している。この構成により、読み出しアドレスを遅延させるという簡単な構成により書き込みアドレスおよび読み出しアドレスを制御することができる。
【００１０】
本発明における映像信号同期化装置は、書き込みフィールド発生手段が、前記同期信号により同期した前記読み出しアドレスより２画面離れた書き込みアドレスを発生する手方として、前記読み出しアドレスから２フィールド分のアドレスを減算した書き込みアドレスを発生するという構成を有している。この構成により、読み出しアドレスから直接にかつ簡単な構成により書き込みアドレスおよび読み出しアドレスを制御することができる。
【００１１】
本発明における映像信号同期化装置は、書き込みフィールド発生手段が、読み出しアドレスが書き込みアドレスを追い越した場合、前記読み出しアドレスから１フィールド分のアドレスのみ減算した書き込みアドレスを発生し、前記読み出しフィールド補正部は、追い越したフィールドの次のフィールドのみ１フィールド前の読み出しアドレスを繰り返すよう制御するという構成を有している。この構成により、追い越しの際に、読み出しアドレスから直接にかつ簡単な構成により書き込みアドレスおよび読み出しアドレスを制御することができる。
【００１２】
本発明における映像信号同期化装置は、書き込み参照フィールド番号と書き込みフィールド番号とからフィールドの一致を検出するフィールド一致検出部を備え、インターレース信号の場合、前記メモリ読み出し手段は、書き込みフィールドの入替えに対応して読み出しフィールドを補正するという構成を有している。この構成により、インターレース信号の場合、書き込みフィールドに合わせて、読み出し側で補正を行うことができる。
【００１３】
本発明における映像信号同期化装置は、書き込み参照フィールド番号と書き込みフィールド番号とからフィールドの一致を検出するフィールド一致検出部を備え、インターレース信号の場合、前記メモリ書き込み手段は、書き込みフィールドの入替えに対応して書き込みフィールドを補正するという構成を有している。この構成により、インターレース信号の場合、書き込みフィールドに合わせて、書き込み側で補正を行うことができる。
【００１４】
【発明の実施の形態】
以下、添付図面に基づき、本発明の第１ないし第７の実施の形態を詳細に説明する。
（第１の実施の形態）
まず、図１のブロック図を参照して、本発明の第１の実施の形態における映像信号同期化装置の構成を詳細に説明する。図１に示す本実施の形態の映像信号同期化装置は、入力信号１と、入力信号１から書き込みフィールド周期の同期信号４０を分離し、書き込みアドレス２０を発生するフィールド信号分離及び書き込みアドレス発生部２と、読み出しフィールド番号２３と読み出しアドレス２１を発生する読み出しアドレス発生部３と、読み出しフィールド番号２３をフィールド信号分離及び書き込みアドレス発生部２で分離した書き込みフィールド周期の同期信号４０でラッチして入力信号１と同期化する同期化回路４と、同期化回路４で入力信号と同期化したフィールド番号４２から、書き込みフィールド番号２２を発生する書き込みフィールド発生部１０と、４フィールド分以上の領域を持つメモリ５と、メモリ５の書き込み回路６と、メモリ５からの読み出し回路７とを備え、フィールド信号分離及び書き込みアドレス発生部２で発生した書き込みアドレス２０と、書き込みフィールド発生部１０で発生した書き込みフィールド番号２２とを使用して、書き込み回路６により入力信号１をメモリ５に書き込み、読み出しアドレス発生部３で発生した読み出しアドレス２１と読み出しフィールド番号２３とを使用して、読み出し回路７によりメモリ５から信号を読み出す。
【００１５】
次に、図１を参照して、本発明の第１の実施の形態における映像信号同期化装置で解決するべき問題について説明する。従来の映像信号同期化装置では、図２に示すように、さらに、図３に詳細に示すように、フィールド番号２番において、書き込みフィールド番号２２と読み出しフィールド番号２３が時間的に重なっている場合、ミラー効果を行うと、読み出しアドレス２１がミラーの読み出しアドレス２４のように反転するため、読み出しているフィールド番号２番に対応するメモリ領域に、入力信号が書き込み終わる前に、同じメモリ領域から読み出してしまうことになる。このため、図５の（Ｂ）のように画像の一部が古い画となるスプリットを発生してしまう。
【００１６】
これに対し、本実施の形態によると、図４に示すように、書き込みフィールド番号２２と読み出しフィールド番号２３の位相差が２フィールド分あれば、ミラー効果を行った場合でも、メモリ５の同じフィールド領域にアクセスする書き込みアドレス２０とミラーの読み出しアドレス２４は交差せず、したがってスプリットは発生しない。図４の例では、フィールド番号０番の領域にアクセスする場合を示す。ミラー効果により読み出しと書き込みの位相差が変化しても、書き込みフィールド番号２２と読み出しフィールド番号２３の位相差が２フィールドあれば、フィールド番号０番の領域にアクセスする書き込みアドレス２０とミラーの読み出しアドレス２４との交差は発生しない。
【００１７】
次に、図１及び図１７を参照して、本発明の第１の実施の形態における映像信号同期化装置の動作を説明する。まず、同期化回路４が、フィールド信号分離及び書き込みアドレス発生部２で分離した書き込みフィールド周期の同期信号４０で読み出しアドレス発生部２からの読出フィールド番号２３をラッチすることにより、読み出しフィールド番号２３を入力信号１と同期化する。同期化回路４で入力信号と同期化したフィールド番号４２は書き込みフィールド発生部１０で２フィールド分フィールド番号が減算され、得られた−２減算出力４５（詳細は図２０参照）を書き込みフィールド番号２２とすることにより、書き込みアドレス２０と読み出しアドレス２１を常に安定して２フィールド差とすることができ、ミラー効果を行う場合もスプリットを発生しない。
【００１８】
（第２の実施の形態）
次に、図６のブロック図を参照して、本発明の第２の実施の形態における映像信号同期化装置の構成を詳細に説明する。図１に示す本実施の形態の映像信号同期化装置は、入力信号１と、入力信号１から書き込みフィールド信号２２を分離し、書き込みアドレス２０を発生するフィールド信号分離及び書き込みアドレス発生部２と、読み出しフィールド周期の同期信号４１と読み出しアドレス２１を発生する読み出しアドレス発生部３と、フィールド信号分離及び書き込みアドレス発生部２で発生した書き込みフィールド番号２２を読み出しフィールド周期の同期信号４１でラッチし、出力信号８と同期化する同期化回路１５と、同期化回路１５で出力信号と同期化したフィールド番号４６から読み出しフィールド番号２８を発生する読み出しフィールド発生部１４と、４フィールド分以上の領域を持つメモリ５と、フィールド信号分離及び書き込みアドレス発生部２で発生した書き込みアドレス２０と書き込みフィールド番号２２とにより入力信号１をメモリ５に書き込む書き込み回路６と、読み出しアドレス発生部３で発生した読み出しアドレス２１と、読み出しフィールド発生部１４で発生した読み出しフィールド番号２８とによりメモリ５から信号を読み出す読み出し回路７とを備えて構成される。
【００１９】
次に、図６及び図１８を参照して、本発明の第２の実施の形態における映像信号同期化装置の動作を説明する。まず、同期化回路１５が、読み出しアドレス発生部３で発生した読み出しフィールド周期の同期信号４１によりフィールド信号分離及び書き込みアドレス発生部２で発生した書き込みフィールド番号２２をラッチして、書き込みフィールド番号２２を出力信号８と同期化する。同期化回路１５で出力信号８と同期化したフィールド番号４６を読み出しフィールド発生部１４で２フィールド分位相を減算して読み出しフィールド番号２８とすることにより、書き込みアドレス２０と読み出しアドレス２１を常に安定して２フィールド差とすることができる。
【００２０】
（第３の実施の形態）
次に、図７を参照して、本発明の第３の実施の形態における映像信号同期化装置の構成を詳細に説明する。図７に示す本実施の形態の映像信号同期化装置は、入力信号１と、入力信号１からフィールド周期の同期信号４０を分離し、書き込みアドレス２０を発生するフィールド信号分離及び書き込みアドレス発生部２と、読み出し参照フィールド番号２７と読み出しアドレス２１を発生する読み出しアドレス発生部３と、フィールド信号分離及び書き込みアドレス発生部２で分離した書き込みフィールド周期の同期信号４０で読み出し参照フィールド番号２７をラッチして入力信号１と同期化する同期化回路４と、読み出しアドレス２１と書き込みアドレス２０と読み出し参照フィールド２７とから追い越しを判定する追い越し検出部９と、内部の構造は図２０に示すように同期化回路４７と減算回路４８とからなり、同期化回路４で入力信号１と同期化したフィールド番号４２から、書き込みフィールド番号２２を発生する書き込みフィールド発生部１０と、追い越しが発生した場合に読み出しフィールド番号２８を補正する読み出しフィールド補正部１１と、４フィールド分以上の領域を持つメモリ５と、フィールド信号分離及び書き込みアドレス発生部２で発生した書き込みアドレス２０と書き込みフィールド番号２２とにより入力信号１をメモリ５に書き込む書き込み回路６と、読み出しアドレス発生部３で発生した読み出しアドレス２１と、読み出しフィールド発生部１４で発生した読み出しフィールド番号２８とによりメモリ５から信号を読み出す読み出し回路７とを備えて構成される。
【００２１】
次に、図７、図１１及び図２０を参照して、本発明の第３の実施の形態における映像信号同期化装置の動作を説明する。まず、図１１に示すように、入力信号１から分離したフィールド周期の同期信号４０により読み出し参照フィールド番号２７を同期化回路４にラッチして得られた入力信号と同期化したフィールド番号４２を、さらにもう１回同期化回路４７で同期信号４０によりラッチすることにより、２フィールド遅延したフィールド番号４３を作る。この遅延したフィールド番号４３から減算回路４８により１フィールド分番号を減算して、減算した−１減算出力４４を書き込みフィールド発生部１０の書き込みフィールド番号２２として出力することにより、読み出しと書き込みに２フィールド分差を持たせることができる。このように、２フィールド遅延させることにより、追い越しが発生してから読み出しに影響が出るまでの時間を遅らせることが出来、追い越しに対する補正回路の動作に時間的余裕を持たせることが可能となる。
【００２２】
タイミング図１１の例では、読み出し参照フィールド番号２７の読み出しフィールドＲ３とＲ０の間で追い越しが発生しているが、上記方法により発生した書き込みフィールド番号２２では、Ｗ１とＷ３の部分で不連続が発生し、読み出しフィールド番号２８のフィールド番号Ｒ２で読むデータは以前に書かれた古い画のデータとなるため、時間的に順番が逆転した不自然な画像になる。これを防止するため、読み出しフィールド補正部１１で、フィールド番号Ｒ２を一つ前のフィールド番号Ｒ１に置き換える。この置き換え補正が必要なフィールドは、追い越しが発生した２フィールド後になるので、追い越しに対する補正回路の動作に時間的余裕を持たせることが可能である。
ただし、書き込みアドレスが読み出しアドレスを追い越した場合は、図１３のように追い越しが発生した次の書き込みフィールドは、一つ前のフィールド番号でメモリが上書きされ、順番に読み出しても、読み出した画像には時間的な逆転は発生しないため上記補正は行わない。
【００２３】
（第４の実施の形態）
次に、図７を参照して、本発明の第４の実施の形態における映像信号同期化装置の構成を説明する。図７に示す本実施の形態の映像信号同期化装置の書き込みフィールド番号２２を発生する書き込みフィールド発生部１０は、入力したフィールド番号４２を１フィールドシフトせず、２減算して２減算した−２減算出力４５（図８）を書き込みフィールド番号２２として出力する。その他の構成要素は、第３の実施の形態において十分に説明したので、再度の説明は省略する。
【００２４】
次に、図７ないし図１０を参照して、本発明の第４の実施の形態における映像信号同期化装置の動作を説明する。図８において、入力信号１から分離したフィールド周期の同期信号４０で、読み出し参照フィールド番号２７を同期化回路４にラッチし、入力信号と同期化したフィールド番号４２を書き込みフィールド発生部１０に入力し、書き込みフィールド発生部１０において２フィールド分フィールド番号を減算した−２減算出力４５（図２０）を、書き込みフィールド番号２２として出力する。このようにして、読み出しフィールド番号２７と書き込みフィールド番号２２との間に２フィールド差を持たせることができる。
【００２５】
図８の例では、読み出し参照フィールド番号２７のフィールド番号Ｒ３とＲ０の間で追い越しが発生しているため、書き込みフィールド番号２２でもＷ０とＷ２の間が一つ飛んで不連続になっている。これを読み出すと、フィールド番号Ｒ１で読み出した画像は、以前に書かれたものとなるため、時間的に順番が逆転した不自然な映像になる。これを防止するため、読み出しフィールド補正部１１で、図９に示す読み出しフィールド番号２８のように読み出しフィールド番号を補正しフィールド番号Ｒ１を一つ前のフィールド番号Ｒ０に置き換える。この補正が必要なフィールドは追い越しの次のフィールドになる。
【００２６】
ただし、書き込みアドレスが読み出しアドレスを追い越した場合は、図１０のように追い越しが発生した次の書き込みフィールドＷ１は、次のフィールドも同じフィールド番号Ｗ１でメモリが上書きされ、１フィールド分データが抜けるが、順番に読み出しても、読み出した画像にはフィールド番号Ｒ０とＲ１の間で時間的に飛ぶものの、時間的な逆転は発生しないため上記補正は行わない。
【００２７】
（第５の実施の形態）
次に、図７を参照して、本発明の第５の実施の形態における映像信号同期化装置の構成を説明する。図７に示す本実施の形態における映像信号同期化装置の構成は、本発明の第３の実施の形態で説明したものと同様のため、再度の説明は省略する。
【００２８】
次に、図７および図１２を参照して、本発明の第５の実施の形態における映像信号同期化装置の動作を説明する。図７において、書き込みフィールド発生部１０から書き込みフィールド番号２２を発生する場合、読み出しが書き込みを追い越すと、第３の実施の形態におけるタイミング図１１の例では、読み出し参照フィールド番号２７のフィールド番号Ｒ３とＲ０の間で追い越しが発生し、これにより書き込みフィールド２２のＷ１とＷ３の間で不連続が発生する。これを防止するため、本実施の形態では、図１２のように、書き込みフィールド発生部１０は、追い越しを検出した直後のフィールドの書き込みフィールド番号２２を１フィールド分減算した−１減算出力４４（図２０）のフィールド番号１では無く、減算まえの遅延したフィールド番号４３のフィールド番号２で書き込みを行う。従って、図１２の例では追い越しを検出した次の書き込みフィールド番号２２のＷ１を減算前のＷ２とする。
【００２９】
また追い越しを検出した次のフィールドの読み出しは、読み出しフィールド補正部１１でフィールド番号を一つ前のフィールドの繰り返し番号とする。図１２の例では、読み出しフィールド番号Ｒ１をＲ０にする。これにより画像の順番が時間的に逆転し不自然になることを防止できる。
書き込みが読み出しを追い越した場合には、図１３のように追い越しが発生した次の書き込みフィールドＷ２は、一つ前のフィールド番号でメモリが上書きされ、順番に読み出しても、読み出した画像には時間的な逆転は発生しないため上記補正は行わない。
【００３０】
（第６の実施の形態）
次に、図１４を参照して、本発明の第６の実施の形態における映像信号同期化装置の構成を詳細に説明する。図１４に示す本実施の形態の映像信号同期化装置は、入力信号１と、入力信号１からフィールド周期の同期信号４０を分離し、書き込み参照フィールド番号４９および書き込みアドレス２０を発生するフィールド信号分離及び書き込みアドレス発生部２と、読み出し参照フィールド番号２７と読み出しアドレス２１を発生する読み出しアドレス発生部３と、フィールド信号分離及び書き込みアドレス発生部２で分離した書き込みフィールド周期の同期信号４０で読み出し参照フィールド番号２７をラッチして入力信号１と同期化する同期化回路４と、読み出しアドレス２１と書き込みアドレス２０と読み出し参照フィールド２７とから追い越しを判定する追い越し検出部９と、同期化回路４で入力信号１と同期化したフィールド番号４２から書き込みフィールド番号２２を発生する書き込みフィールド発生部１０と、追い越しが発生した場合に読み出しフィールド番号２８を補正する読み出しフィールド補正部１１と、書き込み参照フィールド番号４９と書き込みフィールド番号２２とからフィールドの一致を検出するフィールド一致検出部１２と、４フィールド分以上の領域を持つメモリ５と、フィールド信号分離及び書き込みアドレス発生部２で発生した書き込みアドレス２０と、書き込みフィールド番号２２とにより、入力信号１をメモリ５に書き込む書き込み回路６と、読み出しアドレス発生部３で発生した読み出しアドレス２１と、読み出しフィールド補正部１１で発生した読み出しフィールド番号２８と、フィールド一致検出部１２からのフィールド一致信号１３の制御とにより、メモリ５から信号を読み出す読み出し回路７とを備えて構成される。
【００３１】
図１４および図１５を参照して、本発明の第６の実施の形態における映像信号同期化装置の動作を説明する。入力信号がインターレース信号の場合、図１５の（Ａ）のように奇数番のフィールドと偶数番のフィールドの組合せで１フレームの画面を構成する。このため、奇数番の画像を偶数番のフィールドで読み出すと、図１５の（Ｂ）のように上下の関係が逆転してしまう。
【００３２】
これを防止するために、図１４のように、書き込みフィールド番号２２が本来の入力信号のフィールドである書き込み参照フィールド番号４９と奇数同士、あるいは偶数同士かどうかをフィールド一致検出部１２で検出し、不一致の場合は読み出し回路７で、読み出しのアドレスを一方のフィールドだけ１ライン分下げてやることにより、正常な上下関係に戻すことができる。すなわち、図１５の（Ｃ）に示すように、画面全体の重心は下がるが、上下関係は正しくすることができる。
書き込みフィールドと読み出しフィールドは常に２フィールドの時間差を持たせているので、この操作も不一致検出の２フィールド後に行うことができる。
【００３３】
なお、フィールドの上下関係の補正を、読み出しフィールド番号２８の奇数フィールドでするか偶数フィールドでするは、インターレース信号の特性による。例えば、図１５の例では、同じアドレスで奇数フィールドのデータの方が上側になるので、読み出しフィールド番号２８が偶数の場合は１ライン下げることになる。
【００３４】
（第７の実施の形態）
次に、図１６および図１５を参照して、本発明の第７の実施の形態における映像信号同期化装置の構成を説明する。図１６に示す本実施の形態の映像信号同期化装置の構成は、書き込み回路６が、フィールド信号分離及び書き込みアドレス発生部２で発生した書き込みアドレス２０と、書き込みフィールド番号２２と、フィールド一致検出部１２からのフィールド一致信号１３の制御とにより、入力信号１をメモリ５に書き込み、読み出し回路７が、読み出しアドレス発生部３で発生した読み出しアドレス２１と、読み出しフィールド補正部１１で発生した読み出しフィールド番号２８とによりメモリ５から読み出す点で、第６の実施の形態のものと異なる。他の構成要素は、第６の実施の形態のものと同様のため、説明を省略する。
【００３５】
図１６および図１５を参照して、本発明の第７の実施の形態における映像信号同期化装置の動作を説明する。入力信号がインターレース信号の場合、図１５の（Ａ）のように奇数番のフィールドと偶数番のフィールドの組合せで１フレームの画面を構成する。このため奇数番の画像を偶数番のフィールドで読み出すと、図１５の（Ｂ）のように上下の関係が逆転してしまう。
【００３６】
これを防止するために、図１６のブロック図のように、書き込みフィールド番号２２が本来の入力信号のフィールドである書き込み参照フィールド番号４９と奇数同士、あるいは偶数同士かどうかをフィールド一致検出部１２で検出し、不一致の場合は書き込み回路６で、書き込みのアドレスを一方のフィールドだけ１ライン分下げてやることにより、正常な上下関係に戻すことができる。すなわち、図１５の（Ｃ）に示すように、画面全体の重心は下がるが、上下関係は正しくすることができる。
【００３７】
次に、図１９を参照して、書き込みフィールド番号２２の補正の仕方を説明する。図１９において、書き込みフィールド番号２２と書き込み参照フィールド番号４９の奇数偶数関係が不一致となり、フィールド一致検出信号１３が不一致でＬになり、かつ書き込みフィールド番号２２が偶数の場合には、書き込み回路６が書き込みアドレスを１ライン分下げるよう補正する。
なお、書き込みフィールド番号２２の奇数フィールドか偶数フィールドかのどちらで補正するかは、インターレース信号の特性による。例えば、図１５の例では同じアドレスで奇数フィールドのデータが上側になるので、書き込みフィールド番号２２が偶数の場合は１ライン下げる。
また、本発明の実施の形態では、フレームスチル、フィールドスチルにおいても、追い越しが発生せず、なおかつ激しいフリッカーを防止できるという効果が得られる。
【００３８】
【発明の効果】
本発明における映像信号同期化装置は、上記のように構成され、特に、複数画面を記録するメモリ領域を持ち、書き込みアドレスと読み出しアドレスが、常に２画面分離れた領域にアクセスするよう構成したことにより、ミラー効果を行う場合に、入力信号と出力信号の位相が追い越し状態になった場合でも、追い越しが発生しないという優れた効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における映像信号同期化装置の構成を示すブロック図、
【図２】本発明の第１の実施の形態におけるミラー時の追い越し説明のためのタイミング図、
【図３】本発明の第１の実施の形態におけるミラー時の追い越し説明のためのタイミング図、
【図４】本発明の第１の実施の形態におけるミラー時の追い越し説明のためのタイミング図、
【図５】フィールドの追い越しによる画面のスプリットの模式図、
【図６】本発明の第２の実施の形態における映像信号同期化装置の構成を示すブロック図、
【図７】本発明の第３、第４および第５の実施の形態における映像信号同期化装置の構成を示すブロック図、
【図８】本発明の第４の実施の形態における映像信号同期化装置の動作を示すタイミング図、
【図９】本発明の第４の実施の形態における映像信号同期化装置の動作を示すタイミング図、
【図１０】本発明の第４の実施の形態における映像信号同期化装置の動作を示すタイミング図、
【図１１】本発明の第３の実施の形態における映像信号同期化装置の動作を示すタイミング図、
【図１２】本発明の第５の実施の形態における映像信号同期化装置の動作を示すタイミング図、
【図１３】本発明の第３の実施の形態における映像信号同期化装置の動作を示すタイミング図、
【図１４】本発明の第６の実施の形態における映像信号同期化装置の構成を示すブロック図、
【図１５】本発明の第６の実施の形態におけるインターレース逆転を説明するための模式図、
【図１６】本発明の第７の実施の形態における映像信号同期化装置の構成を示すブロック図、
【図１７】本発明の第１の実施の形態における映像信号同期化装置の動作を示すタイミング図、
【図１８】本発明の第２の実施の形態における映像信号同期化装置の動作を示すタイミング図、
【図１９】本発明の第７の実施の形態における映像信号同期化装置の動作を示すタイミング図、
【図２０】ミラー時のスプリットの模式図。
【符号の説明】
１　入力信号
２　フィールド信号分離及び書き込みアドレス発生部
３　読み出しアドレス発生部
４、１５、４７　同期化回路
５　メモリ
６　書き込み回路
７　読み出し回路
８　出力信号
９　追い越し検出部
１０　書き込みフィールド発生部
１１　読み出しフィールド補正部
１２　フィールド一致検出部
１３　フィールド一致信号
１４　読み出しフィールド発生部
２０　書き込みアドレス
２１　読み出しアドレス
２２　書き込みフィールド番号
２３　読み出しフィールド番号
２４　ミラーの読み出しアドレス
２７　読み出し参照フィールド番号
２８、２９　読み出しフィールド番号
４０　書き込みフィールド周期の同期信号
４１　読み出しフィールド周期の同期信号
４２　入力信号と同期化したフィールド番号
４３　遅延したフィールド番号
４４　−１減算出力
４５　−２減算出力
４６　出力信号と同期化したフィールド番号
４８　減算回路
４９　書き込み参照フィールド番号
【図１】
2004015361.tif 000003
【図２】
2004015361.tif 000004
【図３】
2004015361.tif 000005
【図４】
2004015361.tif 000006
【図５】
2004015361.tif 000007
【図６】
2004015361.tif 000008
【図７】
2004015361.tif 000009
【図８】
2004015361.tif 000010
【図９】
2004015361.tif 000011
【図１０】
2004015361.tif 000012
【図１１】
2004015361.tif 000013
【図１２】
2004015361.tif 000014
【図１３】
2004015361.tif 000015
【図１４】
2004015361.tif 000016
【図１５】
2004015361.tif 000017
【図１６】
2004015361.tif 000018
【図１７】
2004015361.tif 000019
【図１８】
2004015361.tif 000020
【図１９】
2004015361.tif 000021
【図２０】
2004015361.tif 000022