(57)【要約】【課題】均一な膜厚を有する酸化シリコン膜を高いスループットで形成する。【解決手段】熱酸化装置のチャンバ内に半導体ウエハを配置する（Ｓ１）。そして、半導体ウエハを乾燥酸素雰囲気中で熱処理して半導体ウエハの表面に酸化シリコン膜を形成する（Ｓ２）。それから、半導体ウエハを水蒸気を含む雰囲気中で熱処理して半導体ウエハの表面の酸化シリコン膜を厚くする（Ｓ３）。その後、チャンバから半導体ウエハを取り出す（Ｓ４）。乾燥酸素雰囲気中での熱処理により形成された酸化シリコン膜の膜厚は、乾燥酸素雰囲気中での熱処理および水蒸気を含む雰囲気中での熱処理により最終的に形成された酸化シリコン膜の全膜厚の１０％以下である。【選択図】    図２
2004335957.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体基板を準備する工程と、
（ｂ）前記半導体基板を乾燥酸素ガスを含む雰囲気中で熱処理して、前記半導体基板の表面に酸化シリコン膜を形成する工程と、
（ｃ）前記（ｂ）工程後に、前記半導体基板を水蒸気を含む雰囲気中で熱処理して、前記半導体基板の表面に形成された酸化シリコン膜を厚くする工程と、
を有し、
前記（ｂ）工程で前記半導体基板の表面に形成される酸化シリコン膜の厚みは、前記（ｂ）工程および前記（ｃ）工程により前記半導体基板の表面に形成される酸化シリコン膜の全厚みの１０％以下であることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程で前記半導体基板の表面に形成される酸化シリコン膜の厚みは、前記（ｂ）工程および前記（ｃ）工程により前記半導体基板の表面に形成される酸化シリコン膜の全厚みの５％以下であることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程で前記半導体基板の表面に形成される酸化シリコン膜の厚みは、前記（ｂ）工程および前記（ｃ）工程により前記半導体基板の表面に形成される酸化シリコン膜の全厚みの２％以下であることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程で前記半導体基板の表面に形成される酸化シリコン膜の厚みは、０．１ｎｍ〜３ｎｍの範囲内であることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程および前記（ｃ）工程により前記半導体基板の表面に形成される酸化シリコン膜の全厚みは、１〜３０ｎｍの範囲内であることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１記載の半導体装置の製造方法において、
前記半導体基板の直径が３００ｍｍ以上であることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程および前記（ｃ）工程では、枚葉式の装置を用いて前記半導体基板の熱酸化が行われることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程における熱処理温度と前記（ｃ）工程における熱処理温度とが８００〜１１００℃の範囲内であることを特徴とする半導体装置の製造方法。
【請求項９】
請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程および前記（ｃ）工程により形成された酸化シリコン膜が、ゲート絶縁膜であることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程から前記（ｃ）工程に、前記半導体基板が配置されたチャンバ内に導入するガスを変更することにより連続的に移行することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、熱酸化法を用いて酸化シリコン膜を形成する工程を有する半導体装置の製造技術に適用して有効な技術に関する。
【０００２】
【従来の技術】
熱酸化法を用いて半導体基板上にゲート絶縁膜などの酸化シリコン膜を形成する技術が知られている。
【０００３】
特開平５−１２９５９６号公報には、ＭＯＳトランジスタのゲート酸化膜を形成する場合に、ゲート酸化膜を、その厚さの２０〜９９％の部分をドライ酸化法で形成した後、残りの部分をウエット酸化法で形成する技術が記載されている（特許文献１参照）。
【０００４】
特開平１０−２８４４８４号公報には、乾燥酸素ガスを含む雰囲気中でシリコン層の表面にシリコン酸化膜を形成する工程と、水蒸気を含む雰囲気中でそのシリコン酸化膜を熱処理する工程とからなるシリコン酸化膜の形成方法が記載されている（特許文献２参照）。
【０００５】
【特許文献１】
特開平５−１２９５９６号公報
【０００６】
【特許文献２】
特開平１０−２８４４８４号公報
【０００７】
【発明が解決しようとする課題】
本発明者の検討によれば、次のことが分かった。
【０００８】
水蒸気含有雰囲気中で半導体基板（半導体ウエハ）を熱処理すると半導体基板の表面に酸化シリコン膜が形成されるが、形成された酸化シリコン膜は、半導体基板面内での膜厚均一性が比較的低く、その半導体基板から製造される半導体装置の信頼性や製造歩留まりを低下させる恐れがある。
【０００９】
乾燥酸素雰囲気中で半導体基板を熱処理すると半導体基板の表面に酸化シリコン膜が形成されるが、酸化シリコン膜の成膜（成長）速度が比較的低いため、処理時間が長くなり、スループットが低くなってしまう。
【００１０】
乾燥酸素雰囲気中で半導体基板を熱処理した後、水蒸気含有雰囲気中で半導体基板を熱処理して、半導体基板の表面に酸化シリコン膜を形成する技術では、乾燥酸素雰囲気中で半導体基板を熱処理することにより半導体基板の表面に形成された酸化シリコン膜の膜厚が厚いと、その後の水蒸気含有雰囲気中での熱処理により形成される酸化シリコン膜の成膜（成長）速度も低下してしまい、処理時間が長くなり、スループットが低くなってしまう。
【００１１】
上記特許文献１では、乾燥酸素雰囲気中での熱処理により形成された酸化シリコン膜の膜厚を、乾燥酸素雰囲気中の熱処理と水蒸気雰囲気中の熱処理とにより形成された全体の酸化シリコン膜の膜厚の２０〜９９％としている。上記特許文献２では、乾燥酸素雰囲気中の熱処理と水蒸気雰囲気中の熱処理とにより形成された全体の酸化シリコン膜の膜厚を１ｎｍ以上とし、そのうち水蒸気雰囲気中での熱処理により形成された酸化シリコン膜の膜厚を０．１ｎｍ以下としている。上記特許文献１，２では、乾燥酸素雰囲気中での熱処理により形成された酸化シリコン膜の膜厚が比較的厚いので、乾燥酸素雰囲気中での酸化シリコン膜の成膜（成長）速度だけでなく、その後の水蒸気雰囲気中での熱処理により形成される酸化シリコン膜の成膜（成長）速度も低下してしまい、熱酸化による酸化シリコン膜の成膜に要する時間が長くなり、スループットの低下を招いてしまう。
【００１２】
本発明の目的は、半導体装置の信頼性を向上できる半導体装置の製造方法を提供することにある。
【００１３】
本発明の他の目的は、半導体装置の製造時間を短縮できる半導体装置の製造方法を提供することにある。
【００１４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１５】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１６】
本発明の半導体装置の製造方法は、半導体基板の表面に形成すべき酸化シリコン膜の膜厚の１０％以下を酸素雰囲気中での熱酸化により形成し、その後、残りの膜厚分を水蒸気を含む雰囲気中での熱酸化により形成するものである。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１８】
（実施の形態１）
本実施の形態の半導体装置の製造工程を図面を参照して説明する。図１は、本発明の一実施の形態である半導体装置の製造工程で用いられる半導体製造装置の説明図である。図１の半導体製造装置１は、半導体ウエハ（半導体基板）の熱処理装置、酸化装置または熱酸化装置、あるいはシリコン酸化膜成膜装置に対応し、図１ではその概略断面が示されている。
【００１９】
図１に示される半導体製造装置１は、チャンバ（プロセスチャンバ、処理室）２と、チャンバ２内に配置され、単結晶シリコンなどからなる半導体ウエハ（半導体基板）３を保持または配置するためのウエハ保持具４とを有している。
【００２０】
チャンバ２内には、ウエハ保持具４上に保持または配置された半導体ウエハ３を加熱するための加熱用ランプ５が設けられている。加熱用ランプ５は、石英窓６を介して、ウエハ保持具４に配置された半導体ウエハ３を加熱することができる。加熱用ランプ５の後ろ側（半導体ウエハ３とは逆側）には、反射板７が設けられており、加熱用ランプ５からの直接光および反射板７での反射光により半導体ウエハ３を効率よく加熱することができる。また、半導体ウエハ３の温度を測定するための非接触式の温度計、例えばパイロメータ８が配置されている。加熱用ランプ５およびパイロメータ８は図示しない温度制御装置に接続されており、パイロメータ８により測定された半導体ウエハ３の温度に基づいて加熱用ランプ５の出力を調節し、半導体ウエハ３の温度を所定（所望）の温度（温度パターン）に制御できるように構成されている。
【００２１】
チャンバ２には、チャンバ２内に所定のガスを導入可能とするガス導入口９と、チャンバ２内のガスを外部に排気するためのガス排気口１０とが設けられている。ガス排気口１０は、チャンバ２内の圧力を調整可能とする圧力調整弁１１を介して、真空ポンプなどの排気装置１２に接続されている。ガス導入口９は、弁１３ａを介して酸素（Ｏ２）ガス導入用の配管１４ａ、更にガス流量コントローラ１５ａに接続され、弁１３ｂを介して水素（Ｈ２）ガス導入用の配管１４ｂ、更にガス流量コントローラ１５ｂに接続され、弁１３ｃを介して窒素（Ｎ２）ガス導入用の配管１４ｃ、更にガス流量コントローラ１５ｃに接続されている。
【００２２】
本実施の形態では、熱酸化法を用いて半導体ウエハ３の表面を酸化（熱酸化）して酸化シリコン膜を形成する際には、まず、水蒸気を含まずかつ酸素ガスを含む雰囲気中で半導体ウエハ３を加熱する（ドライ酸化する）ことにより半導体ウエハ３の表面に酸化シリコン膜を形成し、その後、水蒸気を含む雰囲気中で半導体ウエハ３を加熱する（ウエット酸化する）ことにより、半導体ウエハ３の表面を更に酸化させて半導体ウエハ３の表面の酸化シリコン膜の膜厚を厚くする。
【００２３】
図２は、本実施の形態における半導体ウエハ３の熱酸化処理を説明するためのフローチャートである。図３は、半導体ウエハ３を熱酸化処理する際の、半導体ウエハ３の温度パターン（熱処理温度パターン）を示すグラフであり、チャンバ２内へ導入するガスについても記載されている。
【００２４】
まず、半導体製造装置１のチャンバ２内のウエハ保持具４上に半導体ウエハ３を配置する（ステップＳ１）。次に、図３に示されるように、酸素（Ｏ２）ガス導入用の配管１４ａからガス導入口９を介してチャンバ２内へ酸素（Ｏ２）ガスを導入する。この際、酸素（Ｏ２）ガス導入用の配管１４ａからチャンバ２内へ導入される酸素（Ｏ２）ガスは、乾燥酸素ガスである。チャンバ２内へ導入する酸素（Ｏ２）ガスの流量は、ガス流量コントローラ１５ａにより調節することができ、例えば１０ｓｌｍ（ｓｔａｎｄａｒｄ  ｌｉｔｅｒｓ  ｐｅｒ  ｍｉｎｕｔｅ）程度である。そして、圧力調整弁１１を用いてチャンバ２内の圧力を例えば６Ｔｏｒｒ程度に調整または制御する。それから、加熱用ランプ５により半導体ウエハ３を加熱する。加熱用ランプ５によるランプ加熱は、比較的昇温速度が速く、例えば１５０〜２００℃／ｓｅｃ程度の昇温速度で例えば８００〜１１００℃程度（例えば１０００℃）に半導体ウエハ３が加熱（昇温）される。半導体ウエハ３が所定の熱処理温度（例えば１０００℃）に達した後は、その温度（熱処理温度）で所定の時間（熱処理時間）保持されて熱処理（熱酸化処理）される。熱処理温度は、上記のように８００〜１１００℃の範囲内であればより好ましい。これにより、半導体ウエハ３の表面に、良好な膜質を有する熱酸化膜（酸化シリコン膜）を速やかに形成することができる。また、半導体ウエハ３の温度は、パイロメータ８などの非接触式の温度計によって測定され、図示しない温度制御装置によって加熱用ランプ５の出力を調整することによって、制御することができる。このようにして、酸素（Ｏ２）雰囲気（乾燥酸素雰囲気）中で半導体ウエハ３が熱処理される（ステップＳ２）。すなわち、半導体ウエハ３がドライ酸化される。酸素（Ｏ２）雰囲気（乾燥酸素雰囲気）中での熱処理（加熱）、すなわちドライ酸化により、半導体ウエハ３の表面が酸化（熱酸化）され、半導体ウエハ３の表面に酸化シリコン膜が形成される。他の形態として、ステップＳ２における熱酸化（ドライ酸化）処理の雰囲気が、酸素（Ｏ２）ガス（乾燥酸素ガス）に加えて、更に、窒素（Ｎ２）ガス、アルゴン（Ａｒ）ガスまたはヘリウム（Ｈｅ）ガスなどの不活性ガス（乾燥不活性ガス）を含有することもできる。
【００２５】
図４は、酸素（Ｏ２）雰囲気中での熱処理（ステップＳ２）により、半導体ウエハ３の表面に酸化シリコン膜（熱酸化膜）２０が形成された状態を示す要部断面図である。図４に示されるように、酸素（Ｏ２）雰囲気中での熱処理（ドライ酸化）により、半導体ウエハ３の表面が酸化されて、膜厚Ｗ１の酸化シリコン膜（熱酸化膜）２０が半導体ウエハ３の表面に形成される。
【００２６】
酸素（Ｏ２）雰囲気中で所定の時間（例えば３秒程度）熱処理（ドライ酸化）することにより、半導体ウエハ３の表面に所定の膜厚（膜厚Ｗ１）の酸化シリコン膜２０が形成された後、水素（Ｈ２）ガス導入用の配管１４ｂからガス導入口９を介してチャンバ２内へ水素（Ｈ２）ガスを導入する。チャンバ２内へ導入する水素（Ｈ２）ガスの流量は、ガス流量コントローラ１５ｂにより調節することができ、例えば３ｓｌｍ（ｓｔａｎｄａｒｄ  ｌｉｔｅｒｓ  ｐｅｒ  ｍｉｎｕｔｅ）程度である。
【００２７】
加熱用ランプ５による加熱が行われて高温状態とされているチャンバ２内へ酸素（Ｏ２）ガスとともに水素（Ｈ２）ガスが導入されたことにより、チャンバ２内では、酸素（Ｏ２）ガスおよび水素（Ｈ２）ガスが燃焼（反応）して水蒸気（Ｈ２Ｏ）または水蒸気（Ｈ２Ｏ）ガスが発生する。このため、半導体ウエハ３は、水蒸気（Ｈ２Ｏ）を含む雰囲気中で熱処理される（ステップ３）ことになる。すなわち、半導体ウエハ３がウエット酸化される。水蒸気（Ｈ２Ｏ）を含む雰囲気中での熱処理（加熱）、すなわちウエット酸化により、半導体ウエハ３の表面が酸化（熱酸化）され、半導体ウエハ３の表面の酸化シリコン膜２０の膜厚が厚くなる。この際の酸化速度（酸化シリコン膜の成膜速度または成長速度）は、例えば３〜２０ｎｍ／分程度である。なお、１０ｓｌｍの酸素（Ｏ２）ガスと３ｓｌｍの水素（Ｈ２）ガスとをチャンバ２内に導入した場合、水素ガスと反応する酸素ガスは導入された酸素ガスの一部であり、半導体ウエハ３は水蒸気（Ｈ２Ｏ）ガスと酸素（Ｏ２）ガスとの混合雰囲気中で熱処理されることになる。他の形態として、ステップＳ３における熱酸化（ウエット酸化）処理の雰囲気が、更に、窒素（Ｎ２）ガス、アルゴン（Ａｒ）ガスまたはヘリウム（Ｈｅ）ガスなどの不活性ガス（乾燥不活性ガス）を含有することもできる。また、本実施の形態では、ステップＳ２（ドライ酸化）とステップＳ３（ウエット酸化）とで半導体ウエハ３の熱処理温度が同じである。他の形態として、ステップＳ２（ドライ酸化）とステップＳ３（ウエット酸化）とで半導体ウエハ３の熱処理温度を異なるものとすることもできる。
【００２８】
図５は、水蒸気（Ｈ２Ｏ）を含む雰囲気中での熱処理（ステップＳ３）により半導体ウエハ３の表面の酸化シリコン膜（熱酸化膜）２０が厚くなった状態を示す要部断面図である。図５に示されるように、水蒸気（Ｈ２Ｏ）を含む雰囲気中での熱処理（ウエット酸化）により、半導体ウエハ３の表面は更に酸化（熱酸化）され、半導体ウエハ３の表面に形成されている酸化シリコン膜（熱酸化膜）２０が成長して厚くなり、その膜厚Ｗ２は、ステップＳ２における膜厚Ｗ１よりも厚いものとなる（Ｗ２＞Ｗ１）。
【００２９】
水蒸気（Ｈ２Ｏ）を含む雰囲気中で所定の時間（例えば５０秒程度）熱処理（ウエット酸化）することにより、半導体ウエハ３の表面に形成された酸化シリコン膜２０の膜厚が所定の厚み（膜厚Ｗ２）に達した後、加熱用ランプ５による半導体ウエハ３の加熱を停止し、チャンバ２内への酸素（Ｏ２）ガスおよび水素（Ｈ２）ガスの導入を停止し、窒素（Ｎ２）ガス導入用の配管１４ｃからガス導入口９を介してチャンバ２内へ窒素（Ｎ２）ガスを導入する。チャンバ２内へ導入する窒素（Ｎ２）ガスの流量は、ガス流量コントローラ１５ｃにより調節することができ、例えば１０ｓｌｍ（ｓｔａｎｄａｒｄ  ｌｉｔｅｒｓ  ｐｅｒ  ｍｉｎｕｔｅ）程度である。半導体ウエハ３の温度が取り出し可能な温度に低下した後、チャンバ２から半導体ウエハ３が取り出される（ステップＳ４）。その後、次の半導体ウエハ３がチャンバ２内のウエハ保持具４上に配置されて、上記と同様にして熱酸化処理される。
【００３０】
本実施の形態では、酸素（Ｏ２）雰囲気（乾燥酸素雰囲気）中での熱処理（ステップＳ２）で半導体ウエハ３の表面に形成された酸化シリコン膜（酸化シリコン膜２０）の膜厚Ｗ１は、酸素（Ｏ２）雰囲気（乾燥酸素雰囲気）中での熱処理（ステップＳ２）と水蒸気を含む雰囲気中での熱処理（ステップＳ３）とで最終的に形成された酸化シリコン膜（酸化シリコン膜２０）の膜厚（全膜厚）Ｗ２の１０％以下（Ｗ１／Ｗ２×１００≦１０）である。例えば、上記のようにして、ドライ酸化（ステップＳ２）で膜厚０．１２ｎｍの酸化シリコン膜２０を形成し、ウエット酸化（ステップＳ３）により最終的に例えば７．１８ｎｍの酸化シリコン膜２０を形成することができ、この場合、膜厚Ｗ１の膜厚Ｗ２に対する比率（Ｗ１／Ｗ２）は１．６８％である。
【００３１】
本発明者の検討によれば、ウエット酸化（水蒸気含有雰囲気中での熱酸化処理）だけで半導体基板の表面に酸化シリコン膜を形成すると、形成された酸化シリコン膜は、膜厚の基板面内の均一性が比較的低く、その半導体基板から製造される半導体装置の製造歩留まりを低下させる恐れがある。本実施の形態では、最初にドライ酸化（ステップＳ２）により半導体ウエハの表面に比較的薄い酸化シリコン膜（熱酸化膜）を形成し、その後ウエット酸化（ステップＳ３）により酸化シリコン膜（熱酸化膜）を成長させてその膜厚を厚くすることにより、ウエット酸化工程での酸化シリコン膜（熱酸化膜）の成長を制御し、最終的に形成された酸化シリコン膜（熱酸化膜）の膜厚を半導体ウエハの面内で均一にすることができる。
【００３２】
また、本発明者の検討によれば、ドライ酸化（乾燥酸素雰囲気中での熱処理）による酸化シリコン膜の成膜速度は、ウエット酸化（水蒸気含有雰囲気中での熱処理）による酸化シリコン膜の成膜速度よりも低い。更に、半導体ウエハの表面にドライ酸化（ステップＳ２）およびウエット酸化（ステップＳ３）により酸化シリコン膜を形成した場合、最終的に形成される酸化シリコン膜の全膜厚（Ｗ２）に対するドライ酸化工程（ステップＳ２）で形成された酸化シリコン膜の膜厚（Ｗ１）の比率（Ｗ１／Ｗ２）を高くするほど、ウエット酸化工程（ステップＳ３）で形成される酸化シリコン膜の成膜（成長）速度が低下する傾向にある。これは、ドライ酸化（ステップＳ２）で半導体ウエハ３の表面に形成された酸化シリコン膜が、その後のウエット酸化工程（ステップＳ３）における酸化シリコン膜の成長を阻害するためと考えられる。このため、ドライ酸化（ステップＳ２）とウエット酸化（ステップＳ３）とで最終的に形成された酸化シリコン膜の膜厚（Ｗ２）に対する、ドライ酸化（ステップＳ２）で半導体ウエハ３の表面に形成された酸化シリコン膜の膜厚（Ｗ１）の比率（Ｗ１／Ｗ２）が（１０％よりも）大きいと、最終的に必要とされる膜厚（膜厚Ｗ２）の酸化シリコン膜（熱酸化膜）を形成するのに要する時間（熱酸化処理時間）が長くなり、スループットが著しく低下してしまう。
【００３３】
本実施の形態では、ドライ酸化（ステップＳ２）とウエット酸化（ステップＳ３）とで最終的に形成された酸化シリコン膜（熱酸化膜）の膜厚（全膜厚）Ｗ２に対する、ドライ酸化（ステップＳ２）で半導体ウエハ３の表面に形成された酸化シリコン膜の膜厚Ｗ１の比率が１０％以下（Ｗ１／Ｗ２×１００≦１０）であり、より好ましくは５％以下（Ｗ１／Ｗ２×１００≦５）、更に好ましくは２％以下（Ｗ１／Ｗ２×１００≦２）である。また、ドライ酸化（ステップＳ２）で半導体ウエハ３の表面に形成された酸化シリコン膜の膜厚Ｗ１は、３ｎｍ以下であることが好ましく、より好ましくは２ｎｍ以下、更に好ましくは１ｎｍ以下である。このように、熱酸化処理により半導体ウエハ３の表面に最終的に形成された酸化シリコン膜の膜厚Ｗ２に対するドライ酸化（ステップＳ２）で形成された酸化シリコン膜の膜厚Ｗ１の比率（Ｗ１／Ｗ２）を低くすることにより、比較的成膜速度が低いドライ酸化（ステップＳ２）に要する時間を低減でき、また、比較的薄い酸化シリコン膜（熱酸化膜）を成膜した段階で、ドライ酸化（ステップＳ２）からウエット酸化（ステップＳ３）に移行するので、ウエット酸化工程（ステップＳ３）での酸化シリコン膜（熱酸化膜）の成長が阻害されず、酸化シリコン膜の成膜速度を向上することができる。このため、最終的に必要とされる膜厚（膜厚Ｗ２）の酸化シリコン膜（熱酸化膜）を形成するのに要する時間（熱酸化処理時間）を短縮でき、スループットを著しく向上することが可能となる。例えば、ウエット酸化（水蒸気含有雰囲気中での熱処理）だけで酸化膜を形成した場合とほぼ同等のスループットを得ることができる。このため、半導体装置の製造時間を短縮できる。
【００３４】
また、ドライ酸化（ステップＳ２）で半導体ウエハ３の表面に形成された酸化シリコン膜の膜厚Ｗ１は、０．１ｎｍ以上であればより好ましい。０．１ｎｍより薄いと、酸化シリコン膜の膜厚の制御が容易ではなく、また、膜厚測定用のエリプソメータの精度の限界により、膜厚Ｗ１の正確な制御が難しくなる。また、最終的に形成される酸化シリコン膜の膜厚Ｗ２の半導体ウエハ３の面内での均一性向上の効果が低下する恐れがある。本実施の形態では、ドライ酸化（ステップＳ２）で半導体ウエハ３の表面に形成された酸化シリコン膜の膜厚Ｗ１を０．１ｎｍ以上とすることで、酸化シリコン膜の膜厚の制御が容易となり、また、ドライ酸化（ステップＳ２）およびウエット酸化（ステップＳ３）により最終的に形成される酸化シリコン膜の膜厚Ｗ２の半導体ウエハ３面内での均一性を高めることができる。
【００３５】
半導体ウエハの加熱方式で処理装置（熱酸化装置）を分類した場合、ヒータ加熱によるバッチ式処理装置（バッチ式熱酸化装置）または枚葉式処理装置（枚葉式熱酸化装置）と、ランプ加熱による枚葉式処理装置（枚葉式熱酸化装置）がある。大口径の半導体ウエハでウエハ面内の酸化シリコン膜の膜厚のばらつきを小さくするには、ランプ加熱による枚葉式処理装置がより適している。ランプ加熱式枚葉処理装置（熱酸化装置）において、バッチ式処理装置なみ、あるいはそれ以上のスループットを達成するには、熱酸化工程における半導体ウエハの酸化速度を高くする必要があるが、酸化速度を高くすると、酸化シリコン膜の膜厚均一性の低下を招く恐れがある。本実施の形態では、ドライ酸化（ステップＳ２）とその後のウエット酸化（ステップＳ３）により酸化シリコン膜（熱酸化膜）を形成し、最終的に形成された酸化シリコン膜の全膜厚Ｗ２に対するドライ酸化（ステップＳ２）で形成された酸化シリコン膜の膜厚Ｗ１の比率（Ｗ１／Ｗ２）を小さくする（１０％以下にする）ことで、ランプ加熱式枚葉処理装置（熱酸化装置）を用いてバッチ式処理装置なみ、あるいはそれ以上のスループットを達成することが可能となり、更に、半導体ウエハの面内の膜厚均一性が高い酸化シリコン膜を形成することが可能となる。
【００３６】
また、本実施の形態では、酸化シリコン膜（熱酸化膜）の膜厚を半導体ウエハの面内で均一にすることができる。例えば、熱酸化法により形成した酸化シリコン膜からなるゲート絶縁膜の膜厚の半導体ウエハの面内でのばらつきを低減することができる。半導体ウエハに形成される半導体素子、例えばＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などの電界効果トランジスタの閾値（しきい値）電圧（Ｖｔｈ）は、ゲート絶縁膜の厚さに左右される。本実施の形態では、半導体ウエハの面内でのゲート絶縁膜の膜厚ばらつきを小さくできるので、各半導体素子の閾値電圧（Ｖｔｈ）を均一にすることができ、半導体ウエハから製造される各半導体装置（半導体チップ）間の閾値電圧（Ｖｔｈ）のばらつきを低減することが可能となる。このため、半導体装置の信頼性を向上することができる。また、半導体装置の製造歩留まりを向上することができる。
【００３７】
また、本実施の形態では、酸化シリコン膜（熱酸化膜）の膜厚を半導体ウエハの面内で均一にすることができるので、その酸化シリコン膜（熱酸化膜）を除去する工程（ウエット洗浄除去工程）において、洗浄除去のむらを抑制することができ、ウエット洗浄除去工程の後に酸化シリコン膜（熱酸化膜）の残留膜（洗浄除去しきれずに残った酸化膜）が発生するのを防止することができる。このため、半導体装置の信頼性を向上することができる。また、半導体装置の製造歩留まりを向上することができる。
【００３８】
また、本実施の形態は、直径が３００ｎｍ以上の半導体ウエハを熱酸化処理する場合に適用すれば、より好適である。半導体ウエハの直径が大きくなると、熱酸化法により形成した酸化シリコン膜（熱酸化膜）の膜厚の半導体ウエハの面内でのばらつきが大きくなる傾向にあり、特に直径が３００ｎｍ以上の半導体ウエハでは、酸化シリコン膜（熱酸化膜）の膜厚のばらつきの増大が顕著になる。本実施の形態では、熱酸化法により形成した酸化シリコン膜（熱酸化膜）の膜厚を半導体ウエハの面内で均一にすることができる。このため、酸化シリコン膜（熱酸化膜）の膜厚がばらつきやすい直径３００ｎｍ以上の半導体ウエハにおいても、均一な酸化シリコン膜（熱酸化膜）を形成することができ、半導体装置の製造歩留まりを著しく向上することが可能となる。
【００３９】
また、本実施の形態は、厚膜の酸化シリコン膜を形成する場合よりも、比較的薄い酸化シリコン膜を形成する場合に好適であり、膜厚（Ｗ２）が１〜３０ｎｍの酸化シリコン膜（熱酸化膜）を形成する場合に適用すれば、より好適である。本実施の形態によれば、このような膜厚の酸化シリコン膜を高いスループットで形成することができ、また、半導体ウエハの面内での膜厚のばらつきを小さくすることができる。
【００４０】
図６は、本実施の形態に従って半導体ウエハの表面に形成した酸化シリコン膜（熱酸化膜）の膜厚（膜厚Ｗ２に対応）の半導体ウエハの面内でのばらつきを測定した結果を示す説明図（表）である。図６には、半導体ウエハの表面に例えば８ｎｍ程度の酸化シリコン膜（熱酸化膜）を形成したときの、半導体ウエハの面内における酸化シリコン膜（熱酸化膜）の膜厚の最大値と最小値との差（酸化膜厚のレンジ）を測定した結果が示されている。また、図６には、本実施の形態のようにドライ酸化（ステップＳ２）とその後のウエット酸化（ステップＳ３）により酸化シリコン膜を形成した場合（図６では、本実施の形態、として記載してあり、ウエハ番号５〜８に対応する）だけでなく、比較例として、枚葉式で半導体ウエハの表面にウエット酸化法だけで酸化シリコン膜（熱酸化膜）を形成した場合（図６では、ウエット酸化法による枚葉酸化、として記載してあり、ウエハ番号２〜４に対応する）と、バッチ式の熱酸化装置を用いてウエット酸化法で半導体ウエハの表面に酸化シリコン膜（熱酸化膜）を形成した場合（図６では、バッチ式装置、として記載してあり、ウエハ番号１に対応する）とについても同様の測定を行って結果を記載している。
【００４１】
図６から分かるように、本実施の形態のように、ドライ酸化（ステップＳ２）とその後のウエット酸化（ステップＳ３）により酸化シリコン膜（熱酸化膜）を形成し、最終的に形成された酸化シリコン膜の全膜厚Ｗ２に対するドライ酸化（ステップＳ２）で形成された酸化シリコン膜の膜厚Ｗ１の比率（Ｗ１／Ｗ２）を小さくする（１０％以下にする）ことで、半導体ウエハの面内での酸化シリコン膜（熱酸化膜）の膜厚のばらつきを低減でき、酸化シリコン膜（熱酸化膜）の膜厚のレンジ（最大値と最小値の差）を低減または最小にすることができる。例えば、バッチ式の熱酸化装置を用いた場合（ウエハ番号１）とウエット酸化法だけで酸化シリコン膜（熱酸化膜）を形成した場合（ウエハ番号２〜４）とは酸化膜厚のレンジ（半導体ウエハの面内における酸化シリコン膜の膜厚の最大値と最小値の差）は同等であり、このうちウエハ番号２〜４の平均は０．２３６ｎｍであるが、本実施の形態（ウエハ番号５〜８）では、酸化膜厚のレンジ（半導体ウエハの面内における酸化シリコン膜の膜厚の最大値と最小値の差）の平均は０．０６８ｎｍであり、酸化膜厚のレンジ（半導体ウエハの面内における酸化シリコン膜の膜厚の最大値と最小値の差）を１／３以下にすることができる。
【００４２】
図７は、半導体ウエハに酸化シリコン膜（熱酸化膜）を形成した場合のスループットを示す説明図（表）である。図７には、２５枚の半導体ウエハに例えば８ｎｍの膜厚の酸化シリコン膜（熱酸化膜）を形成する処理を行ったときの、１枚当たりの半導体ウエハの処理時間がスループットとして示されている。また、図７では、図６と同様、本実施の形態のようにドライ酸化（ステップＳ２）とその後のウエット酸化（ステップＳ３）により酸化シリコン膜を形成した場合（図７では、本実施の形態、として記載してある）だけでなく、比較例として、枚葉式で半導体ウエハの表面にウエット酸化法だけで酸化シリコン膜（熱酸化膜）を形成した場合（図７では、ウエット酸化法による枚葉酸化、として記載してある）と、バッチ式の熱酸化装置を用いてウエット酸化法で半導体ウエハの表面に酸化シリコン膜（熱酸化膜）を形成した場合（図７では、バッチ式装置、として記載してある）とについても記載している。
【００４３】
図７から分かるように、本実施の形態のように、ドライ酸化（ステップＳ２）とその後のウエット酸化（ステップＳ３）により酸化シリコン膜（熱酸化膜）を形成し、最終的に形成された酸化シリコン膜の全膜厚Ｗ２に対するドライ酸化（ステップＳ２）で形成された酸化シリコン膜の膜厚Ｗ１の比率（Ｗ１／Ｗ２）を小さくする（１０％以下にする）ことで、バッチ式の熱酸化装置よりも高いスループットを実現することができる。例えば、本実施の形態では、スループットは４．９２分／ウエハであり、バッチ式の熱酸化装置を用いた場合の５．６５分／ウエハに比べて優位である。このため、半導体装置の製造時間を短縮できる。また、ウエット酸化法だけで酸化シリコン膜（熱酸化膜）を形成した場合（４．８３分／ウエハ）とほぼ同等のスループットを実現することができる。なお、図６に示されるように、ウエット酸化法だけで酸化シリコン膜（熱酸化膜）を形成した場合は、半導体ウエハの面内での膜厚の均一性が劣っている。
【００４４】
図８は、半導体ウエハから製造された半導体装置（半導体チップ）の製品歩留まりを示す説明図（表）である。図８では、図６と同様、本実施の形態のようにドライ酸化（ステップＳ２）とその後のウエット酸化（ステップＳ３）により酸化シリコン膜を形成した場合（図８では、本実施の形態、として記載してある）だけでなく、比較例として、枚葉式で半導体ウエハの表面にウエット酸化法だけで酸化シリコン膜（熱酸化膜）を形成した場合（図８では、ウエット酸化法による枚葉酸化、として記載してある）と、バッチ式の熱酸化装置を用いてウエット酸化法で半導体ウエハの表面に酸化シリコン膜（熱酸化膜）を形成した場合（図８では、バッチ式装置、として記載してある）とについても、その半導体ウエハから半導体装置（製品）を製造し、半導体装置の製品歩留まり（製造歩留まり）を調べた結果が記載してある。また、図８に示された半導体装置の製品歩留まりの値は、理解を簡単にするために、バッチ式の熱酸化装置を用いた場合が１となるように規格化（ノーマライズ）してある。
【００４５】
図８から分かるように、本実施の形態のようにドライ酸化（ステップＳ２）とその後のウエット酸化（ステップＳ３）により酸化シリコン膜（熱酸化膜）を形成し、最終的に形成された酸化シリコン膜の全膜厚Ｗ２に対するドライ酸化（ステップＳ２）で形成された酸化シリコン膜の膜厚Ｗ１の比率（Ｗ１／Ｗ２）を小さくする（１０％以下にする）ことで、半導体装置の製造歩留まりを向上することができる。例えば、本実施の形態では、半導体装置の製品歩留まりは、バッチ式の熱酸化装置を用いた場合の１．３倍に向上することができる。また、例えば酸化シリコン膜からなるゲート絶縁膜などの膜厚の均一性を向上することができるので、半導体装置間の閾値電圧（Ｖｔｈ）のばらつきを低減することが可能となり、半導体装置の製造歩留まりを向上することができる。
【００４６】
次に、本実施の形態の半導体装置の製造工程について説明する。図９〜図１６は、本発明の一実施の形態である半導体装置、例えばＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、の製造工程中の要部断面図である。
【００４７】
図９に示されるように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体ウエハ（半導体基板）２１（半導体ウエハ３に対応）を熱処理（熱酸化処理）してその主面に例えば膜厚１０ｎｍ程度の薄い酸化シリコン膜（パッド酸化膜、ＰＡＤ酸化膜）２２を形成する。それから、酸化シリコン膜２２上に例えば膜厚１００ｎｍ程度の窒化シリコン膜２３をＣＶＤ（化学的気相成長：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法など用いて堆積する。そして、フォトリソグラフィ技術およびドライエッチング技術を用いて、窒化シリコン膜２３の素子分離領域に対応する部分を選択的に除去する。酸化シリコン膜２２は、後で素子分離溝の内部に埋め込まれる酸化シリコン膜を焼き締め（シンタリング）するときなどに半導体ウエハ２１に加わるストレスなどを緩和するように機能することができる。窒化シリコン膜２３は、酸化されにくい性質を有するので、その下部（活性領域）の半導体ウエハ２１表面の酸化を防止するマスクとして機能することができる。
【００４８】
次に、図１０に示されるように、窒化シリコン膜２３をマスクとして用いて、酸化シリコン膜２２および半導体ウエハ２１をドライエッチングすることにより、素子分離領域に対応する半導体ウエハ１に例えば深さ数百ｎｍ程度の溝２４ａを形成する。
【００４９】
次に、図１１に示されるように、上記ドライエッチングで溝２４ａの内壁に生じたダメージ層を除去するために、半導体ウエハ２１を熱処理（熱酸化処理）して溝２４ａの内壁に例えば膜厚１０ｎｍ程度の酸化シリコン膜２５を形成する。それから、半導体ウエハ２１上に溝２４ａ内を埋めるように例えばＣＶＤ法などを用いて酸化シリコン膜２６を堆積する。そして、酸化シリコン膜２６の膜質を改善するために、半導体ウエハ２１を熱処理して酸化シリコン膜２６を焼締め（デンシファイ）する。その後、窒化シリコン膜２３をストッパに用いたＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法などにより酸化シリコン膜２６を研磨して不要な酸化シリコン膜２６を除去し、溝２４ａの内部に酸化シリコン膜２６を残すことにより、素子分離領域（素子分離溝）２４を形成する。
【００５０】
次に、図１２に示されるように、ウエットエッチングなどを用いて、半導体ウエハ２１上に残存する窒化シリコン膜２３と酸化シリコン膜２２を除去する。
【００５１】
次に、図１３に示されるように、半導体ウエハ２１を熱処理（熱酸化処理）して、半導体ウエハ２１上に例えば膜厚１０ｎｍ程度の酸化シリコン膜（インプラスルー酸化膜、犠牲酸化膜）２７を形成する。それから、半導体ウエハ２１のｎチャネル型ＭＩＳＦＥＴを形成する領域に例えばホウ素（Ｂ）などの不純物をイオン注入（イオン打ち込み）してｐ型ウエル２８を形成する。このイオン注入の際に、酸化シリコン膜２７は保護膜として機能することができ、イオン注入による半導体ウエハ２１のダメージを防止することができる。
【００５２】
次に、図１４に示されるように、例えばフッ酸（ＨＦ）系の洗浄液を用いて酸化シリコン膜２７を除去して半導体ウエハ２１の清浄な表面を露出させた後、半導体ウエハ２１を熱処理（熱酸化処理）して、半導体ウエハ２１の表面に酸化シリコン膜からなるゲート絶縁膜２９を形成する。ゲート絶縁膜２９の膜厚は、例えば１〜３０ｎｍ程度である。
【００５３】
次に、図１５に示されるように、ｐ型ウエル２８のゲート絶縁膜２９上にゲート電極３０を形成する。例えば、半導体ウエハ２１上に多結晶シリコン膜を形成し、その多結晶シリコン膜にリン（Ｐ）などをイオン注入して低抵抗のｎ型半導体膜とし、その多結晶シリコン膜をドライエッチングによってパターニングすることにより、多結晶シリコン膜からなるゲート電極３０を形成することができる。ゲート電極３０として、下から多結晶シリコン膜、窒化タングステン膜およびタングステン膜などを積層した、いわゆるポリメタルゲート（ポリメタルゲート電極）を用いることもできる。
【００５４】
次に、ｐ型ウエル２８のゲート電極３０の両側の領域にリンなどの不純物をイオン注入することにより、ｎ−型半導体領域３１を形成する。
【００５５】
次に、ゲート電極３０の側壁上に、例えば酸化シリコンなどからなる側壁スペーサまたはサイドウォール３２を形成する。サイドウォール３２は、例えば、半導体ウエハ２１上に酸化シリコン膜を堆積し、この酸化シリコン膜を異方性エッチングすることによって形成することができる。
【００５６】
サイドウォール３２の形成後、ｎ＋型半導体領域３３（ソース、ドレイン）を、例えば、ｐ型ウエル２８のゲート電極３０およびサイドウォール３２の両側の領域にリンなどの不純物をイオン注入することにより形成する。ｎ＋型半導体領域３３は、ｎ−型半導体領域３１よりも不純物濃度が高い。
【００５７】
このようにして、図１５に示されるような構造が得られ、ｐ型ウエル２８にｎチャネル型のＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）３４が形成される。
【００５８】
なお、図示はしないけれども、ゲート電極３０およびｎ＋型半導体領域３３の表面を露出させ、例えばコバルト（Ｃｏ）膜を堆積して熱処理することによって、ゲート電極３０とｎ＋型半導体領域３３との表面に、それぞれシリサイド膜を形成して、ｎ＋型半導体領域３３の拡散抵抗と、コンタクト抵抗とを低抵抗化することもできる。シリサイド膜の形成後に、未反応のコバルト膜は除去する。
【００５９】
次に、図１６に示されるように、半導体ウエハ２１上に絶縁膜３５を形成する。絶縁膜３５は、例えば酸化シリコン膜により形成でき、あるいは相対的に薄い窒化シリコン膜と相対的に厚い酸化シリコン膜との積層膜とすることもできる。それから、必要に応じて絶縁膜３５の上面をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法などにより平坦化した後、絶縁膜３５を選択的にドライエッチングすることにより、コンタクトホール３６を形成する。コンタクトホール３６の底部では、半導体ウエハ２１の主面の一部、例えばｎ＋型半導体領域３３の一部、やゲート電極３０の一部などが露出される。
【００６０】
次に、コンタクトホール３６内に、タングステン（Ｗ）などからなるプラグ３７が形成される。プラグ３７は、例えば、コンタクトホール３６の内部を含む絶縁膜３５上にバリア膜として例えば窒化チタン膜３７ａを形成した後、タングステン膜をＣＶＤ法などによって窒化チタン膜３７ａ上にコンタクトホール３６を埋めるように形成し、絶縁膜３５上の不要なタングステン膜および窒化チタン膜３７ａをＣＭＰ法またはエッチバック法などによって除去することにより形成することができる。
【００６１】
次に、プラグ３７が埋め込まれた絶縁膜３５上に、配線３８が形成される。例えば、プラグ３７が埋め込まれた絶縁膜３５上に、チタン膜３８ａと、窒化チタン膜３８ｂと、アルミニウム膜（アルミニウム合金膜）３８ｃと、チタン膜３８ｄと、窒化チタン膜３８ｅとを順に形成し、フォトリソグラフィ法などによって所定のパターンに加工して配線３８を形成する。配線３８は、プラグ３７を介してｎ＋型半導体領域３３やゲート電極３０と電気的に接続されている。配線３８は、上記のようなアルミニウム配線に限定されず種々変更可能であり、例えばアルミニウム（Ａｌ）またはアルミニウム合金などの単体膜からなるアルミニウム配線や、タングステン配線、あるいは銅配線とすることもできる。その後、絶縁膜３５上に、配線３８を覆うように、層間絶縁膜が形成され、必要に応じてスルーホールおよびそこに埋め込まれるプラグが形成され、更に配線３８に電気的に接続する上層配線が形成されるが、ここではその説明は省略する。
【００６２】
上記のように図１〜図５などを参照して説明した本実施の形態の酸化シリコン膜（酸化シリコン膜２０）の成膜方法は、例えば、酸化シリコン膜２２、酸化シリコン膜２５、酸化シリコン膜２７または（および）ゲート絶縁膜２９を形成する際に適用すればより好適である。これにより、半導体ウエハ２１の面内で均一な厚みを有する酸化シリコン膜２２、酸化シリコン膜２５、酸化シリコン膜２７またはゲート絶縁膜２９を高いスループットで形成することができ、製造される半導体装置の信頼性を高めることができる。また、半導体装置の製造時間を短縮でき、半導体装置の製造コストを低減できる。
【００６３】
また、例えばＭＩＳＦＥＴなどの電界効果トランジスタの閾値電圧（Ｖｔｈ）は、ゲート絶縁膜２９の厚みに左右されるが、本実施の形態の酸化シリコン膜の成膜方法を適用してゲート絶縁膜２９を形成すれば、半導体ウエハ（半導体基板）の面内でのゲート絶縁膜２９の膜厚ばらつきを小さくできるので、半導体ウエハ（半導体基板）から製造される各半導体装置（半導体チップ）間の閾値電圧（Ｖｔｈ）のばらつきを低減することが可能となる。このため、半導体装置の製造歩留まりをより向上することができる。
【００６４】
また、本実施の形態の酸化シリコン膜（酸化シリコン膜２０）の成膜方法は、ＭＩＳＦＥＴを有する半導体装置だけでなく、熱酸化により酸化シリコン膜を形成する工程を有する種々の半導体装置の製造工程に適用することができる。
【００６５】
また、本実施の形態では、ドライ酸化（ステップＳ２）とウエット酸化（ステップＳ３）とを、チャンバ２内へ導入するガスを切換えることにより連続的に行っている。これにより、半導体装置の製造工程を短縮できる。他の形態として、ドライ酸化工程とその後のウエット酸化工程とを別々に（断続的に）行うこともできる。この場合も、半導体ウエハの表面に（最終的に）形成される酸化シリコン膜の膜厚の半導体ウエハの面内でのばらつきを低減する効果を得ることができる。
【００６６】
また、本実施の形態では、半導体ウエハに酸化シリコン膜（熱酸化膜）を形成するのに用いられる半導体製造装置１は、ランプ加熱式枚葉処理装置である。他の形態として、ヒータ加熱式バッチ処理装置またはヒータ加熱式枚葉処理装置を用いて、半導体ウエハに酸化シリコン膜（熱酸化膜）を形成することもできる。
【００６７】
（実施の形態２）
上記実施の形態１では、熱酸化装置のチャンバ２内に酸素ガスと水素ガスとを導入し、チャンバ２内で酸素ガスと水素ガスとを反応させて水蒸気を発生させ、水蒸気を含む雰囲気中で半導体ウエハ３の熱酸化処理（ステップＳ３）を行っている。本実施の形態では、チャンバ２外部で発生させた水蒸気をチャンバ２内に導入して水蒸気を含む雰囲気中での半導体ウエハの熱酸化処理を行う。
【００６８】
図１７は、本発明の他の実施の形態である半導体装置の製造工程で用いられる半導体製造装置の説明図である。図１７の半導体製造装置５１は、上記実施の形態１の図１の半導体製造装置１と同様、半導体ウエハ（半導体基板）の熱処理装置、酸化装置または熱酸化装置に対応し、図１７ではその概略断面が示されている。
【００６９】
図１７に示される半導体製造装置５１は、ガス導入口９が弁１３ｄを介して水蒸気（Ｈ２Ｏ）導入用の配管１４ｄに接続され、配管１４ｄには水蒸気発生装置５２が接続されていること以外は、上記実施の形態１の図１の半導体製造装置１とほぼ同様の構成を有している。水蒸気発生装置５２には、酸素（Ｏ２）ガスおよび水素（Ｈ２）ガスがガス流量コントローラ１５ａ，１５ｂを介して導入され、酸素（Ｏ２）ガスおよび水素（Ｈ２）ガスを燃焼させることにより、水蒸気（Ｈ２Ｏ）を発生するように構成されている。半導体製造装置５１の他の構成は、上記実施の形態１の半導体製造装置１とほぼ同様であるので、ここではその説明は省略する。
【００７０】
図１８は、本実施の形態において、半導体ウエハ３を熱酸化処理する際の、半導体ウエハ３の温度パターン（熱処理温度パターン）を示すグラフであり、チャンバ２内へ導入するガスについても記載されている。
【００７１】
本実施の形態においては、まず、半導体製造装置１のチャンバ２内のウエハ保持具４上に半導体ウエハ３を配置（ステップＳ１）した後、図１８に示されるように、配管１４ｄからガス導入口９を介してチャンバ２内へ酸素（Ｏ２）ガスを導入する。チャンバ２内へ導入する酸素（Ｏ２）ガスの流量は、ガス流量コントローラ１５ａにより調節することができ、例えば２０ｓｌｍ（ｓｔａｎｄａｒｄ  ｌｉｔｅｒｓ  ｐｅｒ  ｍｉｎｕｔｅ）程度である。そして、圧力調整弁１１を用いてチャンバ２内の圧力を例えば７６０Ｔｏｒｒ程度（例えば常圧）に調整または制御する。それから、加熱用ランプ５により半導体ウエハ３を例えば８００〜１１００℃程度（例えば１０００℃）に加熱する。酸素（Ｏ２）雰囲気（乾燥酸素雰囲気）中で半導体ウエハ３を熱処理する（ステップＳ２）こと、すなわち半導体ウエハ３をドライ酸化することにより、半導体ウエハ３の表面が酸化（熱酸化）され、半導体ウエハ３の表面に酸化シリコン膜が形成される。
【００７２】
ドライ酸化により半導体ウエハ３の表面に所定の膜厚（膜厚Ｗ１）の酸化シリコン膜が形成された後、水蒸気発生装置５２に水素（Ｈ２）ガスを導入し水蒸気を発生させる。導入する水素（Ｈ２）ガスの流量はガス流量コントローラ１５ｂで調節され、例えば３ｓｌｍ（ｓｔａｎｄａｒｄ  ｌｉｔｅｒｓ  ｐｅｒ  ｍｉｎｕｔｅ）程度である。酸素（Ｏ２）ガス流量が２０ｓｌｍ（ｓｔａｎｄａｒｄ  ｌｉｔｅｒｓ  ｐｅｒ  ｍｉｎｕｔｅ）、水素（Ｈ２）ガス流量が３ｓｌｍ（ｓｔａｎｄａｒｄ  ｌｉｔｅｒｓ  ｐｅｒ  ｍｉｎｕｔｅ）の場合、水素（Ｈ２）ガスは全て水蒸気（Ｈ２Ｏ）ガスとなる。酸素（Ｏ２）ガスと水蒸気（Ｈ２Ｏ）ガスの混合ガスはガス導入口９を介してチャンバ２内へ導入され、ウエット酸化（ステップＳ３）に移行する。
【００７３】
半導体ウエハ３が水蒸気（Ｈ２Ｏ）を含む雰囲気中で加熱（熱処理）される（ステップ３）こと、すなわちウエット酸化により、半導体ウエハ３の表面が酸化（熱酸化）され、半導体ウエハ３の表面の酸化シリコン膜の膜厚が厚くなる。
【００７４】
ウエット酸化により半導体ウエハ３の表面に形成された酸化シリコン膜の膜厚が所定の厚み（膜厚Ｗ２）に達した後、加熱用ランプ５による半導体ウエハ３の加熱を停止し、チャンバ２内への酸素（Ｏ２）ガスおよび水蒸気（Ｈ２Ｏ）ガスの導入を停止し、窒素（Ｎ２）ガス導入用の配管１４ｃからガス導入口９を介してチャンバ２内へ窒素（Ｎ２）ガスを導入する。チャンバ２内へ導入する窒素（Ｎ２）ガスの流量は、ガス流量コントローラ１５ｃにより調節することができ、例えば１０ｓｌｍ（ｓｔａｎｄａｒｄ  ｌｉｔｅｒｓ  ｐｅｒ  ｍｉｎｕｔｅ）程度である。半導体ウエハ３の温度が低下した後（取り出し可能な温度に低下した後）、チャンバ２から半導体ウエハ３が取り出される（ステップＳ４）。
【００７５】
他の構成は上記実施の形態１とほぼ同様であるので、ここではその説明は省略する。
【００７６】
本実施の形態においても、上記実施の形態１と同様に、ドライ酸化（ステップＳ２）とその後のウエット酸化（ステップＳ３）により酸化シリコン膜（熱酸化膜）を形成し、最終的に形成された酸化シリコン膜の全膜厚Ｗ２に対するドライ酸化（ステップＳ２）で形成された酸化シリコン膜の膜厚Ｗ１の比率（Ｗ１／Ｗ２）を１０％以下（より好ましくは５％以下、更に好ましくは２％以下）にすることで、上記実施の形態１と同様の効果を得ることができる。例えば、半導体ウエハの面内の均一性が高い酸化シリコン膜を高いスループットで形成することができる。また、半導体装置の信頼性を向上し、半導体装置の製造歩留まりを向上できる。
【００７７】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００７８】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００７９】
半導体基板の表面に形成すべき酸化シリコン膜の膜厚の１０％以下を酸素雰囲気中での熱酸化により形成し、その後、残りの膜厚分を水蒸気を含む雰囲気中での熱酸化により形成することにより、半導体装置の信頼性を向上できる。また、半導体装置の製造時間を短縮できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置の製造工程で用いられる半導体製造装置の説明図である。
【図２】半導体ウエハの熱酸化処理を説明するためのフローチャートである。
【図３】半導体ウエハを熱酸化処理する際の、半導体ウエハの温度パターンを示すグラフである。
【図４】酸素雰囲気中での熱処理により半導体ウエハの表面に酸化シリコン膜が形成された状態を示す要部断面図である。
【図５】水蒸気を含む雰囲気中での熱処理により半導体ウエハの表面の酸化シリコン膜が厚くなった状態を示す要部断面図である。
【図６】半導体ウエハの表面に形成した酸化シリコン膜の膜厚の半導体ウエハの面内でのばらつきを測定した結果を示す説明図である。
【図７】半導体ウエハに酸化シリコン膜を形成した場合のスループットを示す説明図である。
【図８】半導体ウエハから製造された半導体装置の製品歩留まりを示す説明図である。
【図９】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図１０】図９に続く半導体装置の製造工程中における要部断面図である。
【図１１】図１０に続く半導体装置の製造工程中における要部断面図である。
【図１２】図１１に続く半導体装置の製造工程中における要部断面図である。
【図１３】図１２に続く半導体装置の製造工程中における要部断面図である。
【図１４】図１３に続く半導体装置の製造工程中における要部断面図である。
【図１５】図１４に続く半導体装置の製造工程中における要部断面図である。
【図１６】図１５に続く半導体装置の製造工程中における要部断面図である。
【図１７】本発明の他の実施の形態である半導体装置の製造工程で用いられる半導体製造装置の説明図である。
【図１８】半導体ウエハを熱酸化処理する際の、半導体ウエハの温度パターンを示すグラフである。
【符号の説明】
１  半導体製造装置
２  チャンバ
３  半導体ウエハ
４  ウエハ保持具
５  加熱用ランプ
６  石英窓
７  反射板
８  パイロメータ
９  ガス導入口
１０  ガス排気口
１１  圧力調整弁
１２  排気装置
１３ａ  弁
１３ｂ  弁
１３ｃ  弁
１３ｄ  弁
１４ａ  配管
１４ｂ  配管
１４ｃ  配管
１４ｄ  配管
１５ａ  ガス流量コントローラ
１５ｂ  ガス流量コントローラ
１５ｃ  ガス流量コントローラ
２０  酸化シリコン膜
２１  半導体ウエハ
２２  酸化シリコン膜
２３  窒化シリコン膜
２４  素子分離領域
２４ａ  溝
２５  酸化シリコン膜
２６  酸化シリコン膜
２７  酸化シリコン膜
２８  ｐ型ウエル
２９  ゲート絶縁膜
３０  ゲート電極
３１  ｎ−型半導体領域
３２  サイドウォール
３３  ｎ＋型半導体領域
３４  ｎチャネル型のＭＩＳＦＥＴ
３５  絶縁膜
３６  コンタクトホール
３７  プラグ
３７ａ  窒化チタン膜
３８  配線
３８ａ  チタン膜
３８ｂ  窒化チタン膜
３８ｃ  アルミニウム膜
３８ｄ  チタン膜
３８ｅ  窒化チタン膜
５１  半導体製造装置
５２  水蒸気発生装置
【図１】
2004335957.tif 000003
【図２】
2004335957.tif 000004
【図３】
2004335957.tif 000005
【図４】
2004335957.tif 000006
【図５】
2004335957.tif 000007
【図６】
2004335957.tif 000008
【図７】
2004335957.tif 000009
【図８】
2004335957.tif 000010
【図９】
2004335957.tif 000011
【図１０】
2004335957.tif 000012
【図１１】
2004335957.tif 000013
【図１２】
2004335957.tif 000014
【図１３】
2004335957.tif 000015
【図１４】
2004335957.tif 000016
【図１５】
2004335957.tif 000017
【図１６】
2004335957.tif 000018
【図１７】
2004335957.tif 000019
【図１８】
2004335957.tif 000020