(57)【要約】【課題】ＴＶ信号処理を行う半導体集積回路にあって、ライン数を減らし、ビデオ処理ＩＣにて必要な端子数を減らすと共にＡＤＣを削減すること。【解決手段】１／９サイズ以下の子画面を生成するＰＩＰＩＣ１と、この子画面信号が入力されて親画面を処理するビデオ処理ＩＣ７とから構成されるＴＶ信号処理の半導体集積回路にあって、ＴＶ信号の１水平期間内にてＲＧＢ信号又はＹＵＶ信号の信号単位でＰＩＰＩＣ１の出力をシリアル信号にするマルチプレクサ１１や制御回路５と、ビデオ処理ＩＣ７にてシリアル信号をパラレル信号に戻すＳＲＡＭ１２及びデマルチプレクサ１３を有する。【選択図】　　　図１
2004015545.tif 000002
【特許請求の範囲】
【請求項１】
１／９サイズ以下の子画面を生成するＰＩＰＩＣと、この子画面信号が入力されて親画面を処理するビデオ処理ＩＣとから構成されるＴＶ信号処理の半導体集積回路において、
ＴＶ信号の１水平期間内にてＲＧＢ信号又はＹＵＶ信号の信号単位でＰＩＰＩＣの出力をシリアル信号にする手段と、ビデオ処理ＩＣにて上記シリアル信号をパラレル信号に戻す手段を有することを特徴とする半導体集積回路。
【請求項２】
シリアル信号にする手段はマルチプレクサであり、パラレル信号に戻す手段はデマルチプレクサであることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
シリアル信号にする手段は、ＰＩＰＩＣ内のメモリから信号をシリアルに取り出す制御回路であることを特徴とする請求項１に記載の半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ビデオ表示装置における親画面の中或いは外に親画面の１／９以下の子画面を表示する半導体集積回路に関するものである。
【０００２】
【従来の技術】
ＣＲＴや液晶表示装置等種々のビデオ表示装置においては、主画面である親画面の表示と共に親画面に関連する子画面を表示することがある。デジタル信号処理回路としては、親画面のビデオ処理ＩＣに子画面のＰＩＰＩＣ（Ｐｉｃｔｕｒｅ　ｉｎ　Ｐｉｃｔｕｒｅ　ＩＣ）を接続し、親画面に子画面を入れ込む事が行われている。この場合、子画面用のＰＩＰＩＣを親画面のビデオ処理ＩＣに内蔵するのではなく、外付けＩＣとして構成されることが多い。これは子画面の有り無し（ＰＩＰ有り無し）の各ケースを自由に選択できるようにするためである。すなわち、ＰＩＰ有りの場合には、ＰＩＰＩＣで生成された子画面用ＲＧＢ（或いはＹＵＶ）信号は夫々３端子を使って、ビデオ処理ＩＣに入力される構成となる。
【０００３】
図４は、従来例であって、ＰＩＰＩＣとビデオ処理ＩＣの内部の簡単なブロック構成を示す。図４において、ＰＩＰＩＣ１は、子画面ビデオ入力端子２、ＰＩＰ信号処理フィルタ３、サイズ変換するためのメモリ４、メモリ４を制御する回路５、サイズ変換されたＲＧＢ或いはＹＵＶ信号をアナログに変換する三つのデジタルアナログ変換器（以下ＤＡＣと称す）６を有する。また、ビデオ処理ＩＣ７は、入力されたＰＩＰ信号をデジタルへ変換する三つのアナログデジタル変換器（以下、ＡＤＣと称す）８、デジタルＰＩＰ信号を親信号に足しこむためのミキシング回路９を有する。
【０００４】
図４の構成において、入力端子２より入力された子画面用ビデオ信号は子画面のサイズまでに圧縮（間引き）するためにフィルタ３に入力される。その信号は親信号に重畳させるためにメモリ（ここではＳＲＡＭ）４にて制御回路５により子画面のタイミングで書き込まれ親信号のタイミングで取り出される。取り出された信号（ＲＧＢ或いはＹＵＶ信号）はアナログ信号に戻すために３チャンネルＤＡＣ６に入力されて、アナログ信号として出力される。一方、親信号に重畳するビデオ処理ＩＣ７では、ＰＩＰＩＣ１の出力がアナログ信号であるために三つのＡＤＣ８でデジタル信号に変換される。その信号は親信号（ＹＵＶ或いはＲＧＢ信号）にミキシング回路９にて重畳される。その重畳された信号は次の処理回路へ入力され、必要な処理をされた後でＲＧＢ信号としてビデオ処理ＩＣ７より出力される。ＰＩＰＩＣ１とビデオ処理ＩＣ７での人出力信号のやり取りについてはタイミングを図６に示す。ここで信号２０〜２２は１水平期間にて１／３に圧縮され親画面のタイミングにてＰＩＰＩＣ１から出力されるパラレル信号であり、信号２３〜２５はビデオ処理ＩＣ７のＡＤＣ８に入力されるパラレル信号である。
【０００５】
図４の構成は、ＰＩＰＩＣ１とビデオ処理ＩＣ７とをアナログラインである接続ラインにて繋いだものであるが、図５の構成は、接続ラインをデジタルラインにて繋いだものであり、このためＤＡＣ６及びＡＤＣ８は存在しない。
【０００６】
【発明が解決しようとする課題】
以上のように従来の半導体集積回路は、図４に示す構成ではビデオ処埋ＩＣ７側でＡＤＣ８が３チャンネル分必要なだけではなく、アナログラインが３本必要となる。また、図５に示す構成でもデジタルラインが３×８（１バイト分）本必要となる。
【０００７】
ところが、ＰＩＰＩＣ１とビデオ処理ＩＣ７とを接続するについては、小形のＩＣに対して、アナログラインやデジタルラインのライン数や端子数が多くなり、端子増に伴うコストアップになり、また、これらを空間的に制限のある部分に作り込むことは大きな問題である。
【０００８】
この発明は、上記のような問題点を解決するためになされたもので、ライン数を減らし、ビデオ処理ＩＣにて必要な端子数を減らすと共にＡＤＣを削減する半導体集積回路の提供を目的とするものである。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかる半導体集積回路は、１／９サイズ以下の子画面を生成するＰＩＰＩＣと、この子画面信号が入力されて親画面を処理するビデオ処理ＩＣとから構成されるＴＶ信号処理の半導体集積回路において、ＴＶ信号の１水平期間内にてＲＧＢ信号又はＹＵＶ信号の信号単位でＰＩＰＩＣの出力をシリアル信号にする手段と、ビデオ処理ＩＣにて上記シリアル信号をパラレル信号に戻す手段を有することを特徴とする。
【００１０】
この発明によれば、１水平期間内にてＲＧＢ信号又はＹＵＶ信号の信号単位でシリアル及びパラレル変換する方式にて、アナログライン又はデジタルラインを削減でき、端子数あるいはＡＤ変換器を削減することができる。
【００１１】
つぎの発明にかかる半導体集積回路は、上記の発明において、シリアル信号にする手段はマルチプレクサであり、パラレル信号に戻す手段はデマルチプレクサであることを特徴とする。
【００１２】
この発明によれば、パラレルあるいはシリアル各変換器を独自に備えるようにした。
【００１３】
つぎの発明にかかる半導体集積回路は、上記の発明において、シリアル信号にする手段は、ＰＩＰＩＣ内のメモリから信号をシリアルに取り出す制御回路であることを特徴とする。
【００１４】
この発明によれば、制御方式によって、シリアルへの変換を行うようにした。
【００１５】
【発明の実施の形態】
以下に添付図１〜３を参照して、この発明にかかる好適な実施の形態を詳細に説明する。これらの図において図４〜６と同一部分には同符号を付す。
【００１６】
実施の形態１．
図１は、この発明の実施の形態１である半導体集積回路の構成を示すブロック図である。図１において、ＰＩＰＩＣ１は、子画面用ビデオ信号が入力される子画面ビデオ入力端子２、子画面用ビデオ信号を子画面のサイズまでに圧縮（間引き）するためにＰＩＰ信号処理フィルタ３、制御回路５により子画面のタイミングで書き込まれ親信号のタイミングで取り出されるサイズ変換のためのメモリ（ここではＳＲＡＭ）４、サイズ変換されたＲＧＢ或いはＹＵＶ信号をアナログに変換するＤＡＣ６を有する。そして更に、図１では、メモリ４とＤＡＣ６との間にマルチプレクサ１１が配置されている。このマルチプレクサ１１は、メモリ４からのパラレル信号をシリアル信号に変換するもので、いずれかのＤＡＣ６の出力端子からＲＧＢ信号又はＹＵＶ信号のシリアルＰＩＰ信号が出力される。この場合、１水平期間内にてＲ信号、Ｇ信号、Ｂ信号又はＹ信号、Ｕ信号、Ｖ信号からなるパラレル信号をシリアル信号に変換することになるので、１／３以上の圧縮が必要となり、画面としては１／９サイズ以下の小さな画面表示に適用される。
【００１７】
また、ビデオ処理ＩＣ７は、入力されたＰＩＰ信号をデジタルへ変換する一つのＡＤＣ８、デジタルＰＩＰ信号を親信号（ＹＵＶ或いはＲＧＢ信号）に足しこむためのミキシング回路９を有する。そして、図１の構成においては、更にＡＤＣ８にて変換されたデジタル信号のバッファとなるＳＲＡＭ１２、このＳＲＡＭ１２とミキシング回路９との間にあってシリアル信号をパラレル信号に変換するデマルチプレクサ１３を有する。
【００１８】
こうして、ＰＩＰＩＣ１内では、ＳＲＡＭ４にて生成され図３の信号２０，２１，２２で示すような例えばＲＧＢ信号（パラレル）はマルチプレクサ１１にて図３の信号２６にて示すようにシリアル信号に変換され、ＲＧＢ出力端子のいずれか一つからアナログ信号となって出力される。ＰＩＰＩＣ１からは、ビデオ処理ＩＣ７に一本のアナログラインが出る。また、ビデオ処理ＩＣ７では入力されたシリアル信号をＳＲＡＭ１２にて一旦記憶し、デマルチプレクサ１３にて図３の信号２７から信号２３，２４，２５となるようにパラレル信号に変換されて、ミキシング回路９にて親信号に重畳される。
【００１９】
この結果、ＰＩＰＩＣ１からのアナログラインを１／３に減少することができ、そしてビデオ処理ＩＣ７の端子並びにＡＤＣ８を１／３に減ずることができる。
【００２０】
なお、パラレル信号のシリアル信号への変換は、マルチプレクサ１１にて行うこととしているが、マルチプレクサ１１を介さず制御回路５による信号の取り出し方法を制御することによっても行うことができる。
【００２１】
また、図１ではマルチプレクサ１１とＤＡＣ６との間にＹＵＶ信号からＲＧＢ信号への変換器が介在するが、この変換器はＹＵＶ信号のままで出力する時は不要であり、ＲＧＢ信号にて出力する時のみ必要となる。
【００２２】
実施の形態２．
つぎに、この発明の実施の形態２について図２を用いて説明する。上述した実施の形態１では、接続ラインをアナログ信号を送るアナログラインとしたケースについて述べたが、デジタル信号のデジタルラインとするケースについて述べる。すなわち、図１ではアナログ信号でやり取りする場合での端子及びＡＤＣの削減を目的としたが、図２ではデジタル信号でのやり取りの例を示しており、ＰＩＰＩＣ１で三つのＤＡＣ６がなく、ビデオ処理ＩＣ７で一つのＡＤＣ８がないだけである。この構成においても端子数及びデジタルラインが従来に比べて１／３にできる。
【００２３】
なお、この場合もパラレル信号のシリアル信号への変換は、マルチプレクサ１１にて行っているが、マルチプレクサ１１を介さず制御回路５による信号の取り出し方法を制御することによっても行うことができる。
【００２４】
【発明の効果】
以上説明したように、この発明によれば、１／９サイズ以下の子画面を生成するＰＩＰＩＣと、この子画面信号が入力されて親画面を処理するビデオ処理ＩＣとから構成されるＴＶ信号処理の半導体集積回路において、ＴＶ信号の１水平期間内にてＲＧＢ信号又はＹＵＶ信号の信号単位でＰＩＰＩＣの出力をシリアル信号にする手段と、ビデオ処理ＩＣにて上記シリアル信号をパラレル信号に戻す手段を有することにより、１水平期間内にてＲＧＢ信号又はＹＵＶ信号の信号単位でシリアル及びパラレル変換する方式にて、アナログライン又はデジタルラインを削減でき、端子数あるいはＡＤ変換器を削減することができる。
【００２５】
つぎの発明によれば、シリアル信号にする手段はマルチプレクサであり、パラレル信号に戻す手段はデマルチプレクサであることにより、パラレルあるいはシリアル各変換器を独自に備えるようにした。
【００２６】
つぎの発明によれば、シリアル信号にする手段は、ＰＩＰＩＣ内のメモリから信号をシリアルに取り出す制御回路であることにより、制御方式によって、シリアルへの変換を行うようにした。
【図面の簡単な説明】
【図１】この発明の実施の形態１による半導体集積回路を示すブロック図である。
【図２】この発明の実施の形態２による半導体集積回路を示すブロック図である。
【図３】入出力信号のタイミングチャートである。
【図４】従来例１による半導体集積回路を示すブロック図である。
【図５】従来例２による半導体集積回路を示すブロック図である。
【図６】入出力信号のタイミングチャートである。
【符号の説明】
１　ＰＩＰＩＣ、５　制御回路、６　ＤＡＣ、７　ビデオ処理ＩＣ、８　ＡＤＣ、１１　マルチプレクサ、１２　ＳＲＡＭ、１３　デマルチプレクサ。
【図１】
2004015545.tif 000003
【図２】
2004015545.tif 000004
【図３】
2004015545.tif 000005
【図４】
2004015545.tif 000006
【図５】
2004015545.tif 000007
【図６】
2004015545.tif 000008