(57)【要約】【課題】論理ブロックの配置や接続の修正に関わる時間を短縮するとともに、第三者でも論理回路の動作を素早く理解できる論理回路の系統図を作成する方法を提供する。【解決手段】複数の論理ブロックが相互に接続する論理回路において、論理回路に入力される信号を示す入力信号１Ａと、論理回路に出力される信号を示す出力信号１Ｂと、論理回路を機能毎に小規模回路で分割し所定のブロック配置ルールに従って配置した論理ブロック２Ａ〜２Ｄと、論理ブロック２Ａ〜２Ｄに接続する信号をその方向性を矢印で表す矢印信号３Ａ〜３Ｅと、矢印信号３Ａ〜３Ｅの分岐と結合を示す交点表示とを含み、論理ブロック２Ａ〜２Ｄの配置に関しては、矢印信号３Ａ〜３Ｅの長さが最も短くなるような配置とする。【選択図】        図１
2004234295.tif 000002
【特許請求の範囲】
【請求項１】
複数の論理ブロックが相互に接続している論理回路の系統図作成方法において、
前記論理回路の系統図は、前記論理回路に入力される信号を示す入力信号と、前記論理回路に出力される信号を示す出力信号と、前記論理回路を機能毎に小規模回路で分割した論理ブロックと、前記入力信号、前記出力信号、並びに前記論理ブロックの接続関係と方向性を矢印で表す矢印信号と、前記矢印信号の分岐と結合を示す交点表示を備え、
前記論理ブロックを所定のブロック配置ルールに従って配置するステップと、
前記配置した論理ブロック間を所定の信号接続ルールに従って前記矢印信号で接続するステップと、
全ての論理ブロックの配置の組み合わせについて前記矢印信号の長さの合計を計算するステップと、
全ての論理ブロックの配置の組み合わせから矢印信号の長さの合計が最も短くなる論理ブロックの配置を選択するステップとを備える論理回路の系統図作成方法。
【請求項２】
前記論理ブロック間の接続が複数の信号で構成されている場合、前記接続を示す矢印信号の長さの計算を矢印の長さに前記信号の数を乗じて計算することを特徴とする請求項１に記載の論理回路の系統図作成方法。
【請求項３】
同一の論理ブロックから出力され同一の論理ブロックに入力される信号については、１本の矢印信号に代表させることを特徴とする請求項１又は請求項２に記載の論理回路の系統図作成方法。
【請求項４】
前記ブロック配置ルールとして、前記論理ブロックの配置を、斜め１列、縦１列、又は横１列に配置することを特徴とする請求項１から請求項３のいずれか１項に記載の論理回路の系統図作成方法。
【請求項５】
複数の論理ブロックが相互に接続している論理回路の系統図作成方法において、
前記論理回路の一つの出力信号に着目し、その信号を出力する論理ブロックを探し、その論理ブロックの入力信号を検索する第１のステップと、
前記入力信号に対して、その信号を出力する論理ブロックを探し、その論理ブロックの入力信号を検索するステップを繰り返し、検索した入力信号が論理回路の入力信号となるか、既に検索した論理ブロックとなるまで続ける第２のステップを備え、これら検索した信号の接続及びこれらに接続する論理ブロックを配置することを特徴とする論理回路の系統図作成方法。
【請求項６】
複数の論理ブロックが相互に接続している論理回路において、この論理回路のハードウエア言語記述（ＨＤＬ）から論理ブロック及び論理ブロック間の接続を抽出し、この抽出された論理ブロックと接続情報に基づいて論理回路の系統図を作成する請求項１から請求項５のいずれか１項に記載の論理回路の系統図作成方法。
【請求項７】
前記論理回路から前記論理ブロックを抽出する場合に、ＡＮＤ、ＯＲ、ＮＯＴなどの組み合わせ回路からなる組み合わせ論理ブロックと、フリップフロップ、ラッチなどの順序回路からなる順序論理ブロックのように、論理ブロックの種類によって区別し、それぞれを異なるシンボルを用いて表示することを特徴とする請求項１から請求項６のいずれか１項に記載の論理回路の系統図作成方法。
【請求項８】
前記組み合わせ論理ブロックの表示を省略することを特徴とする請求項７に記載の論理回路の系統図作成方法。
【請求項９】
前記論理ブロックに入出力されるクロック信号やセット／リセット信号は表示しないことを特徴とする請求項１から請求項８のいずれか１項に記載の論理回路の系統図作成方法。
【請求項１０】
前記論理ブロックに入力されるクロック信号やセット／リセット信号の組み合わせが複数ある場合には、クロック信号やセット／リセット信号の組み合わせの種類によって論理ブロックのシンボルを区別して表示することを特徴とする請求項９に記載の論理回路の系統図作成方法。
【請求項１１】
前記系統図の作成方法において、表示している論理ブロックについて、論理ブロックの各種情報を示した一覧表を付加することを特徴とする請求項１から請求項１０のいずれか１項に記載の論理回路の系統図作成方法。
【請求項１２】
前記系統図に作成された論理ブロックやシンボルの位置を、前記系統図に座標を記述し、前記一覧表に対応する論理ブロックの座標位置を表示することを特徴とする請求項１１に記載の論理回路の系統図作成方法。
【請求項１３】
複数の論理ブロックが相互に接続している論理回路の系統図作成装置において、
論理回路を機能毎に分割した論理ブロックに関する情報を含む論理回路の設計情報を入力する入力手段と、所定のブロック配置ルールに従って論理ブロックを配置する論理回路配置手段と、所定の信号接続ルールに従って論理ブロック間の矢印信号を接続する矢印信号接続手段と、前記接続した矢印信号の長さの合計を計算すると共に全ての論理ブロックの配置の組み合わせが終了した場合に矢印信号の長さの合計が最も短くなる論理ブロックの配置を選択する演算手段と、前記演算手段で決定された論理回路の配置に基づく系統図を出力する出力手段を備えたことを特徴とする論理回路の系統図作成装置。
【請求項１４】
複数の論理ブロックが相互に接続している論理回路の系統図作成装置において、
論理回路を機能毎に分割した論理ブロックに関する情報を含む論理回路の設計情報を入力する入力手段と、論理回路のある一つの出力信号に着目し指定する論理回路の出力信号指定手段と、前記指定手段で指定した出力信号又は入力信号検索手段で検索した入力信号を出力する論理ブロックを探す論理ブロック探索手段と、前記論理ブロック探索手段で探索した論理ブロックに入力する入力信号を検索する入力信号検索手段と、前記論理ブロック探索手段で探索した論理ブロック並びに前記入力信号検索手段で検索した信号に基づき出力信号系統図を作成し当該系統図を出力する出力手段を備えたことを特徴とする論理回路の系統図作成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、制御回路、通信回路等の電子部品、又はソフトウェアで構成される回路（以下、論理回路と称する）の系統図作成方法に係り、特に、論理回路を設計、検証するのに好適な論理回路の系統図作成方法に関するものである。
【０００２】
【従来の技術】
論理回路は機能毎に分割された小規模の回路（以下、論理ブロックと称する）から構成されており、各種手段を用いて記述された論理ブロックの接続図（以下、系統図と称する）の形でその機能が表現されるようになっている。
【０００３】
図２３は例えば特許文献１（特開平１１−８５８２４号公報）に示された従来の論理回路の系統図作成例である。図において、１１ｂと１１ｃは同一の論理ブロック、１２ｂは１１ｂと１１ｃとは異なる論理ブロック、２１１と２１２は入力切替機能を有する論理ブロック、２２１と２２２は出力切替機能を有する論理ブロック、１３ｂは前記の論理ブロックとは異なる論理ブロック、１１２ａと１１２ｂは１３ｂと同一機能で１１ｂと１１ｃで使用される下位階層の論理ブロック、１１１ａと１１１ｂは１３ｂと同一機能で１２ｂで使用される下位階層の論理ブロック、２５は論理ブロック１１２ａと１１２ｂと１１１ａと１１１ｂと１３ｂ共通の入力信号、２６は論理ブロック１１２ａと１１２ｂと１１１ａと１１１ｂと１３ｂ共通の出力信号、１２１は論理ブロック１１２ａと１１２ｂと１１１ａと１１１ｂと１３ｂ共通の下位階層の論理ブロックであり、論理ブロック間が複雑に接続された系統図である。
【０００４】
次に、前記系統図の作成方法について説明する。論理ブロックは四角枠で囲まれた表記（以下、シンボルと称する）となっており、その中に下位階層の論理ブロックのシンボルを記述する。例えば、図２３の論理ブロック１１ｂでは四角枠の中に使用する下位階層の論理ブロック１１２ａのシンボルを記述することで論理ブロック１１ｂのシンボルとする。同様に論理ブロック１１ｃも記述する。その後、１１ｂと１１ｃの接続を行う。この時の論理ブロック１１ｂと１１ｃの配置方法は特にルールが無いため、配置は作成者の感性に委ねられている。以下、同様に論理ブロックの配置と接続を繰返し、論理回路の系統図を記述していくが、論理ブロックの配置や接続は記述を進めるにあたって修正しながら進める必要がある。また、第三者が系統図を参照し内容を理解しやすくするためには、論理ブロックの配置や接続を適正化する必要があり、系統図の視覚性は作成者の記述能力によってバラツキがある。
【０００５】
【特許文献１】
特開平１１−８５８２４号公報（第１０頁、図２参照）
【０００６】
【発明が解決しようとする課題】
従来の論理回路の系統図作成方法は、以上のようであり、論理ブロックの配置と接続に関するルールが無いため、作成者の能力によっては、論理ブロックの配置と接続が頻繁に修正されることにより作業時間が増加しており、論理ブロックの配置と接続の作成方法を確立することが必要となっていた。
【０００７】
また、従来の論理回路の系統図では論理ブロック間の接続を線で結んだだけであり、系統図から論理回路の動作を読み取ろうとした場合に、信号の流れが分かり難いという問題点があった。
【０００８】
この発明は、前記のような問題点を解消するためになされたものであり、論理ブロックの配置や接続の修正に関わる時間を短縮するとともに、第三者でも論理回路の動作を素早く理解できる論理回路の系統図を作成する方法を提供することを目的とする。
【０００９】
また、この系統図を論理回路の設計情報から自動生成するプログラムを開発するためのアルゴリズムを提供することを目的とする。
【００１０】
【課題を解決するための手段】
この発明に係る論理回路の系統図作成方法は、論理回路に入力される信号を示す入力信号と、論理回路に出力される信号を示す出力信号と、論理回路を機能毎に小規模回路で分割した論理ブロックと、前記入力信号、前記出力信号、並びに前記論理ブロックの接続関係と方向性を矢印で表す矢印信号と、前記矢印信号の分岐と結合を示す交点表示とを含み、論理ブロックを所定のブロック配置ルールに従って配置するステップと、配置した論理ブロック間を所定の信号接続ルールに従って前記矢印信号で接続するステップと、全ての論理ブロックの配置の組み合わせについて前記矢印信号の長さの合計を計算するステップと、全ての論理ブロックの配置の組み合わせから矢印信号の長さの合計が最も短くなる論理ブロックの配置を選択するステップとを備えたことを特徴とする。
【００１１】
この発明に係る論理回路の系統図作成方法は、論理回路の一つの出力信号に着目し、その信号を出力する論理ブロックを探し、その論理ブロックの入力信号を検索する第１のステップと、前記入力信号に対して、その信号を出力する論理ブロックを探し、その論理ブロックの入力信号を検索するステップを繰り返し、検索した入力信号が論理回路の入力信号となるか、既に検索した論理ブロックとなるまで続ける第２のステップを備え、これら検索した信号の接続及びこれらに接続する論理ブロックを配置することを特徴とする。
【００１２】
【発明の実施の形態】
実施の形態１．
図１はこの発明の実施の形態１に係る論理回路の系統図作成方法により作成された論理回路の系統図を示す。
【００１３】
本実施の形態１では、複数の論理ブロックが相互に接続する論理回路を、当該論理回路に入力される信号を示す入力信号１Ａと、当該論理回路に出力される信号を示す出力信号１Ｂと、当該論理回路を機能毎に小規模回路で分割しブロック配置ルール（実施の形態１では論理ブロックを斜めに一列に配置するルール）で配置した論理ブロック２Ａ〜２Ｄと、入力信号１Ａ，出力信号１Ｂ，及び論理ブロック２Ａ〜２Ｄの接続関係と方向性を矢印で表す信号（以下、矢印信号と呼ぶ）３Ａ〜３Ｅと、当該矢印信号の分岐と結合を示す交点表示４Ａ，４Ｂで表わし、論理ブロック２Ａ〜２Ｄの配置決定に関しては、論理ブロック間の接続を示す矢印の長さが最も短くなるような配置とする。
【００１４】
図１の系統図についてその構成を更に詳しく説明する。まず、論理回路の入力信号１Ａを上方横列に、出力信号１Ｂを右側方縦列に配置する。そして、論理回路を機能毎に小規模回路である論理ブロック２Ａ〜２Ｄに分割し、これらの論理ブロック２Ａ〜２Ｄを左側を上方にして斜め一列に配置する。また、矢印信号３Ａは入力信号１Ａから論理ブロック２Ａへ接続される信号であり、矢印信号３Ｂは論理ブロック２Ａから別の論理ブロック２Ｂへ接続される信号であり、矢印信号３Ｃは入力信号１Ａと論理ブロック２Ｂからの信号が結合して論理ブロック２Ｄへ接続する信号であり、矢印信号３Ｄは論理ブロック２Ｄから出力信号１Ｂへ接続する信号である。更に、矢印信号３Ｅは論理ブロック２Ｄから論理ブロック２Ｂへのフィードバック接続する信号である。また、交点表示４Ａは信号が複数の論理ブロックへ分岐接続する際の表示であり、交点表示４Ｂは論理ブロックと入力信号の結合接続する際の表示である。
【００１５】
次に、実施の形態１による論理回路の系統図作成方法について説明する。まず、複数の論理ブロックが相互に接続する論理回路において、当該論理回路を機能毎に小規模回路である論理ブロック２Ａ〜２Ｄに分割する。そして、これら複数の論理ブロック２Ａ〜２Ｄを、ブロック配置ルール（本実施の形態では論理ブロックを斜めに一列に配置するルール）に従って斜め一列に配置する。
【００１６】
次に、論理ブロック間を接続する信号を矢印信号で示し、以下に述べる信号接続ルールに従って接続する。ここで、矢印信号は、信号を出力する論理ブロック２Ａ〜２Ｄ又は入力信号１Ａを起点として、信号を入力する論理ブロック２Ａ〜２Ｄ又は出力信号１Ｂへ引く。そして、入力信号１Ａから論理ブロック２Ａへ接続する矢印は、信号３Ａのように入力信号１Ａの下側から論理ブロック２Ａの上側に引く。論理ブロック２Ａから論理ブロック２Ｂへ接続する矢印は、信号３Ｂのように論理ブロック２Ａから右方向へ出力し、論理ブロック２Ｂの上方から論理ブロック２Ｂの上側へ入力する。論理ブロック２Ｂから論理ブロック２Ｃ及び２Ｄへ接続する矢印は、信号３Ｂと同様に論理ブロック２Ｂから右方向へ出力した後、論理ブロック２Ｃの上方である交点４Ａを経由して論理ブロック２Ｃの上側へ入力させるとともに、論理ブロック２Ｃの上方の交点４Ａを経由して更に右方向へ出力させて交点４Ｂまで延ばし、交点４Ｂから論理ブロック２Ｄの上側へ入力させる。また、論理ブロック２Ｄへの入力は、論理ブロック２Ｂの出力が交点４Ｂで入力信号１Ａの出力と結合してから信号３Ｃとなり最終的に論理ブロック２Ｄの上側へ入力される。論理ブロック２Ｄから出力信号１Ｂへ接続する矢印は、信号３Ｄのように論理ブロック２Ｄの右側から出力信号１Ｂの左側に引く。論理ブロック２Ｄから論理ブロック２Ｂへ接続する矢印は、信号３Ｅのように論理ブロック２Ｄから左方向へ出力し、論理ブロック２Ｂの下方から論理ブロック２Ｂの下側へ入力し、信号３Ｂとは正反対の矢印の引き方とする。
【００１７】
実施の形態１では、このような矢印信号の引き方をしたので、信号の密集を抑制して論理ブロック単位の系統図（以下、論理ブロック系統図と称する）の可読性を向上することができる。すなわち、論理ブロックに対して左右方向の矢印はその論理ブロックの出力、上下方向の矢印はその論理ブロックの入力という作成方法としたため、作成時間の短縮と信号の入出力の方向が一目瞭然になる。
【００１８】
次に、論理ブロック２Ａ〜２Ｄの配置に関しては、論理ブロック間の接続を示す矢印信号の長さの合計が最も短くなるような配置となるように配置する。
【００１９】
ここで、図２は論理ブロック系統図を生成する場合の論理ブロックの配置を決定する過程を示すフローチャートである。
【００２０】
図２のフローチャートにおいて、まずステップＳ２０として、論理回路を機能毎に分割した論理ブロックを、それぞれブロック配置ルール（本実施の形態では論理ブロックを斜めに一列に配置するルール）に従って任意に配置する。次にステップＳ２１として、ステップＳ２０での論理ブロックの配置を基に、上述の信号接続ルールに従って矢印信号を接続する。次にステップＳ２２として、ステップＳ２１で接続した矢印信号の長さの合計を計算する。次に、ステップＳ２３として、全ての論理ブロックの配置の組み合わせが終了したか否かを判断する。ステップＳ２３にて全ての論理ブロックの配置の組み合わせが終了していない場合は、ステップＳ２０に戻って新たな論理ブロックの配置を行う。ステップＳ２３にて全ての論理ブロックの配置の組み合わせが終了した場合は、ステップＳ２４に進む。ステップＳ２４では、全ての論理ブロックの配置の組み合わせにおいて、矢印信号の長さの合計が最も短くなる論理ブロックの配置を選択する。このような論理ブロックの配置を決定するアルゴリズムを使うことにより、論理回路の設計情報から自動生成するプログラムを開発できる。
【００２１】
図３は前記アルゴリズムを使用した論理回路の系統図作成装置を示す構成ブロック図である。図３において、論理回路の系統図作成装置３０は、入力手段３１と、論理ブロック配置手段３２と、ブロック配置ルール３３と、矢印信号接続手段３４と、信号接続ルール３５と、演算手段３６と、出力手段３７から構成されている。入力手段３１は、論理回路を機能毎に分割した論理ブロックに関する情報や論理ブロック間の信号接続情報を含む論理回路の設計情報５０を入力する。論理回路配置手段３２は、ブロック配置ルール３３（本実施の形態では論理ブロックを斜めに一列に配置するルール）に従って、論理ブロックを配置する役割を果す。矢印信号接続手段３４は、信号接続ルール３５に従って論理ブロック間の矢印信号を接続する役割を果す。演算手段３６は、前記接続した矢印信号の長さの合計を計算すると共に、全ての論理ブロックの配置の組み合わせが終了した場合に、矢印信号の長さの合計が最も短くなる論理ブロックの配置を選択する。出力手段３７は、演算手段３６で決定された論理回路の配置に基づく系統図をファイル、表示、印刷等の手段で出力する。
【００２２】
以上のように実施の形態１によれば、論理ブロック２Ａ〜２Ｄの配置に関して、論理ブロック間の接続を示す矢印信号の長さの合計が最も短くなるような配置としたので、この系統図を見る者にとって、従来より信号の流れが格段と分かりやすい論理ブロック系統図を提供することができる。
【００２３】
実施の形態２．
前記実施の形態１では、矢印信号３Ａ〜３Ｅを一つの信号として論理ブロック系統図を作成する方法について述べたが、図４の矢印信号３Ｆのように論理ブロック２Ｂから別の論理ブロック２Ｃへの接続が複数の信号で構成されているものがある。そのような場合、論理ブロック２Ｂと２Ｃの接続を示す矢印の長さの合計が最も短くなるような配置となるように論理ブロックの配置を計算する過程で、信号の数が１本よりも複数本あるものの接続の方がより密接に論理ブロックが結合していると考えられる。
【００２４】
それゆえ、本実施の形態では、論理ブロック間の接続を示す矢印信号の長さの計算を行うときに、矢印信号の長さに信号の数を乗じて計算を行い、論理ブロックの配置を決定する。その結果、論理ブロックから別の論理ブロックへの接続が複数の信号で構成されている論理回路の場合、信号の流れや結合の強さが分かりやすい論理ブロック系統図とすることができる。また、矢印信号３Ｆは、同一の論理ブロック２Ｂから出力され同一の論理ブロック２Ｃに入力されているので、２つの信号を１本の矢印信号に代表させて図４のように記述することで、信号数の増加を防止し、論理ブロック系統図の可読性を向上することができる。
【００２５】
実施の形態３．
前記実施の形態１及び２では、論理ブロックを配置する際のブロック配置ルールとして、論理ブロックを斜めに一列に配置するルールを採用して作成する方法について述べたが、さらに見やすくするために斜めに配置していた論理ブロックの配置を、縦１列あるいは横１列に配置するようにしても良い。図５は縦１列に配置した例である。
【００２６】
実施の形態４．
前記実施の形態１〜３では、論理回路を論理ブロック系統図として作成する方法について述べたが、複数の階層化された論理ブロックが相互接続して出力信号が多数ある場合、図１、図４、又は図５に示す論理ブロック系統図では出力信号がどのように生成されているか詳細が分からない。
【００２７】
本実施の形態では、複数の論理ブロックが相互に接続する論理回路において、この論理回路の一つの出力信号に着目し、その信号を出力する論理ブロックを探し、その論理ブロックの入力信号を検索する第１のステップと、この入力信号に対して出力する論理ブロックを探し、その論理ブロックの入力信号を検索するステップを繰り返し、検索した入力信号が論理回路の入力となるか又は既に検索した論理ブロックとなるまで続ける第２のステップを備え、これら検索した信号の接続及びこれらに接続する論理ブロックのみを表示するようにする。
【００２８】
図６に論理回路の一つの出力信号６Ａに影響を与える出力信号の系統図（以下、出力信号系統図と称する）を示す。この出力信号系統図は、前記実施の形態では、下位階層の論理ブロックまで表示するため論理ブロックが詳細である反面、系統図が複雑化するという課題を解決するもので、一つの出力信号６Ａだけに着目し、その論理回路の入力信号までの関連性を示す系統図であることを特徴とする。
【００２９】
この出力信号系統図は、図７のフローチャートに基づいて生成する。図７のフローチャートにおいて、まずステップＳ７０において、論理回路のある一つの出力信号６Ａに着目する。そしてステップＳ７１において、その出力信号６Ａを出力する論理ブロックを探し、更にその論理ブロックの入力信号を検索する。次にステップ７２において、ステップ７１で検索した入力信号が論理回路の入力信号であるか否か判定する。また、ステップ７３において既に検索した論理ブロックまで到達したか否か判定する。ステップ７２にて入力信号が論理回路の入力信号でない場合、またステップ７３にて既に検索した論理ブロックまで到達していない場合は、この入力信号を出力する論理ブロックを探索するステップＳ７１を繰り返し、検索した入力信号が論理回路の入力信号となるか、既に検索した論理ブロックとなるまで続行する。このようにして、図６に示すような、論理回路の一つの出力信号に影響を与える出力信号系統図を出力することができる。
【００３０】
図８は前記アルゴリズムを使用した論理回路の系統図作成装置を示す構成ブロック図である。図８において、論理回路の系統図作成装置６０は、入力手段６１と、論理回路の出力信号指定手段６２と、論理ブロック探索手段６３と、入力信号検索手段６４と、出力手段６５から構成されている。入力手段６１は、論理回路を機能毎に分割した論理ブロックに関する情報や論理ブロック間の信号接続情報を含む論理回路の設計情報７０を入力する。論理回路の出力信号指定手段６２は、論理回路のある一つの出力信号に着目し、その出力信号を指定する。論理ブロック探索手段６３は、前記指定手段６２で指定した出力信号、又は後述の入力信号検索手段６４で検索した入力信号を出力する論理ブロックを探す役割を果す。入力信号検索手段６４は、前記論理ブロック探索手段６３で探索した論理ブロックに入力する入力信号を検索する。出力手段６５は、前記論理ブロック探索手段で探索した論理ブロック並びに前記入力信号検索手段で検索された信号に基づき、出力信号系統図を作成し、当該系統図をファイル、表示、印刷等の手段で出力する。
【００３１】
実施の形態５．
前記実施の形態１〜５では、論理回路を論理ブロック系統図あるいは出力信号系統図として作成する方法について述べたが、本実施の形態では、論理回路の表現方法として、Ｖｅｒｉｌｏｇ−ＨＤＬやＶＨＤＬなどのハードウエア言語記述（ＨＤＬ）という設計情報に基づいて、論理ブロック系統図あるいは出力信号系統図を生成する。
【００３２】
図９はＶｅｒｉｌｏｇ−ＨＤＬによる論理回路の一部を記述したものである。この記述からは図１０に示すような論理ブロックを抽出することができる。このハードウエア言語記述の論理回路から、図１０に示すような論理ブロックを抽出してこれらの論理ブロックに対して、図１、図４、図５のような論理ブロック系統図、図６のような出力信号系統図を出力できる。
【００３３】
実施の形態６．
前記実施の形態１〜５では、論理ブロックを回路種別毎に分けずに作成する方法について述べたが、本実施の形態では、図１１の論理ブロック系統図における論理ブロック８Ａ、又は図１２の出力信号系統図における論理ブロック８Ｂのように、論理ブロックがＡＮＤ、ＯＲ、ＮＯＴなどの組み合わせ回路からなる組み合わせ論理ブロックの場合には丸型のシンボルを使用し、フリップフロップ、ラッチなどの順序回路からなる順序論理ブロックの場合には四角形のシンボルを使用するようにする。
【００３４】
このように作成することにより、論理ブロックが順序回路からなる論理ブロックなのか、組み合わせ回路からなる論理ブロックなのかのを一目で判断でき、論理回路の理解を助けることができる。また、これらシンボルの区別はさらに細分化でき、順序論理ブロック中のフリップフロップとラッチや、同じ順序論理ブロックでも出力した信号が自分の論理ブロックの入力となっている、いわゆる自己保持ループのあるものと無いもの等で表示するシンボルを区別することも出来る。どのような区別で表示するかは、その系統図が何に着目して表示するかで使い分ける。
【００３５】
実施の形態７．
前記実施の形態６では、組み合わせ論理ブロックと順序論理ブロックを分けて作成する方法について述べたが、本実施の形態では、図１３及び図１４に示すように、それぞれ図１１及び図１２の組み合わせ回路の論理ブロック８Ａ，８Ｂを省略して系統図を作成する。順序回路の論理ブロックは信号を信号の値で保持するので、組み合わせ回路の論理ブロックを省略することにより、より信号の時間的な推移のみに着目した系統図とすることができる。
【００３６】
実施の形態８．
前記実施の形態１〜７では、論理ブロック間を接続する信号を種別毎に分けずに作成する方法について述べたが、このような作成方法では図１５に示す論理ブロック系統図ではそれぞれの順序論理ブロック２Ａ，２Ｃ，２Ｄにクロック信号９Ａが入力される。同期回路設計の論理回路では順序論理ブロックにはクロック信号９Ａが入力され、このクロック信号９Ａを系統図中に表示すると見づらいため、図１１のようにクロック信号９Ａの接続の表示を省略する。これは、セット／リセット信号についても同様である。また、このようなクロック信号の省略は、出力信号系統図でも適用され、クロック信号９Ａやセット／リセット信号を省略した図１２のように作成する必要がある。
【００３７】
実施の形態９．
前記実施の形態８では、一つのクロック信号を使用した論理ブロック系統図を作成する方法について述べたが、図１６に示す論理ブロック系統図に関して実施の形態８に示すようにクロック信号を省略すると、図１５の系統図においてクロック信号を省略した図１１と区別できなくなる。図１５と図１６は明らかな違いがあるから、これらを区別するために、図１７のように図１６でクロック２信号９Ｂが入力されている論理ブロックには▲２▼（９Ｅ）を、クロック３信号９Ｃが入力されている論理ブロックには▲３▼（９Ｆ）を、クロック２信号９Ｂとクロック３信号９Ｃともに入力されている論理ブロックには▲１▼（９Ｄ）をシンボルに書き入れる。このように信号をそれぞれ異なるシンボルとして作成して論理ブロックを区別することで、論理ブロックに入力されるクロック信号を認識できるようになる。これは、セット／リセット信号についても同様であり、クロックとセット／リセット信号が複数入力されている場合には、これらの信号の組み合わせ毎に異なったシンボルを使い区別する。また、このようなクロック信号の区別は、出力信号系統図でも適用され、クロック信号９Ｂ，９Ｄやセット／リセット信号を区別する必要がある。これを出力信号系統図に適用した例を図１８に示す。
【００３８】
実施の形態１０．
前記実施の形態１〜９では、論理ブロック系統図を作成する方法について述べたが、図中の論理ブロックや信号が何を示しているのか分からなかった。本実施の形態では、例えば図１９の論理ブロック系統図における論理ブロックＡ，Ｂ，Ｃ，Ｄ（１０Ａ〜１０Ｄ）に対して、図２０の表で示すようにそれぞれの論理ブロックに対して論理ブロックの各種情報を示す一覧表を付加する。例えば、論理ブロックＢは“ｆｉｌｅ１”というファイル名のファイルに記載された“ｍｏｄ１”というモジュールの“ｉｎｓｔ１２”で定義される論理ブロックであり、入力信号には“ｄａｔａ２”と“ｄａｔａ５”、出力信号には“ｄａｔａ３”が接続されていることを示している。この他、必要に応じて、論理ブロックの機能、フリップフロップやラッチの数などを記載することもできる。また、このような一覧表の付加は、出力信号系統図でも適用される。
【００３９】
実施の形態１１．
前記実施の形態１１では、論理ブロック系統図の一覧表を付加して作成する方法について述べたが、系統図中の論理ブロックがどこに配置されているのか一目で分からなかった。本実施の形態では、例えば図２１に示すように系統図に座標を振り、表示されている論理ブロックなどのシンボルを座標で指し示すことが出来るようにしたものである。図２２にはそれぞれの論理ブロックの情報とそのシンボルの位置を示す座標を示す項目“Ｌｏｃ”を追加している。こうすることで、図２２に記載の論理ブロックのシンボルが系統図中のどこに記載されているかを容易に捜し出すことが出来る。例えば、図２２の表で３つ目のシンボルＣは座標“３−Ｃ”であるから、図２１の座標“３−Ｃ”の位置、即ち論理ブロックＣの位置を容易に探すことができる。
【００４０】
【発明の効果】
以上のように、この発明によれば、論理回路の系統図を作成するに当り、論理ブロックの配置や接続の修正にかかわる時間を短縮することができる。また、第三者でも論理回路の動作を素早く理解できる論理回路の系統図を作成することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１による論理回路の系統図作成方法により作成された論理ブロック系統図である。
【図２】この発明の実施の形態１による論理回路の系統図作成方法の過程を示すフローチャートである。
【図３】この発明の実施の形態１による論理回路の系統図作成装置を示す構成ブロック図である。
【図４】この発明の実施の形態２による論理回路の系統図作成方法により作成された論理ブロック系統図である。
【図５】この発明の実施の形態３による論理回路の系統図作成方法により作成された論理ブロック系統図である。
【図６】この発明の実施の形態４による論理回路の系統図作成方法により作成された出力信号系統図である。
【図７】この発明の実施の形態４による論理回路の系統図作成方法の過程を示すフローチャートである。
【図８】この発明の実施の形態４による論理回路の系統図作成装置を示す構成ブロック図である。
【図９】この発明の実施の形態５の論理回路の一部を示すＨＤＬ作成例である。
【図１０】この発明の実施の形態５の論理回路の一部を示す論理ブロック例である。
【図１１】この発明の実施の形態６の組合せ回路を含む論理回路の系統を示す論理ブロック系統図である。
【図１２】この発明の実施の形態６の組合せ回路を含む出力信号の系統を示す出力信号系統図である。
【図１３】この発明の実施の形態７の組合せ回路を省略した論理回路の系統を示す論理ブロック系統図である。
【図１４】この発明の実施の形態７の組合せ回路を省略した出力信号の系統を示す出力信号系統図である。
【図１５】この発明の実施の形態８の一つのクロック信号を含み論理回路の系統の複雑さを示す論理ブロック系統図である。
【図１６】この発明の実施の形態８の複数のクロック信号を含み論理回路の系統の複雑さを示す論理ブロック系統図である。
【図１７】この発明の実施の形態９の複数のクロック信号を含む論理回路の系統を示す論理ブロック系統図である。
【図１８】この発明の実施の形態９の複数のクロック信号を含む出力信号の系統を示す出力信号系統図である。
【図１９】この発明の実施の形態１０の論理回路の系統を示す論理ブロック系統図である。
【図２０】この発明の実施の形態１０の論理ブロック系統図の各種情報を示す一覧表である。
【図２１】この発明の実施の形態１１の論理回路の系統を示す論理ブロック系統図である。
【図２２】この発明の実施の形態１１の論理ブロック系統図の各種情報を示す一覧表である。
【図２３】従来の論理回路の系統図を示す作成例である。
【符号の説明】
１Ａ  入力信号、１Ｂ  出力信号、２Ａ〜２Ｄ  論理ブロック、３Ａ  入力信号から論理ブロックへの接続を示す信号、３Ｂ  論理ブロック同士の接続を示す信号、３Ｃ  入力信号と論理ブロックから論理ブロックへの接続を示す信号、３Ｄ  論理ブロックから出力信号への接続を示す信号、３Ｅ  論理ブロックから論理ブロックへのフィードバック接続を示す信号、４Ａ  複数の論理ブロックへ接続する際の交点表示、４Ｂ  論理ブロックの接続と入力信号からの接続の交点表示。
【図１】
2004234295.tif 000003
【図２】
2004234295.tif 000004
【図３】
2004234295.tif 000005
【図４】
2004234295.tif 000006
【図５】
2004234295.tif 000007
【図６】
2004234295.tif 000008
【図７】
2004234295.tif 000009
【図８】
2004234295.tif 000010
【図９】
2004234295.tif 000011
【図１０】
2004234295.tif 000012
【図１１】
2004234295.tif 000013
【図１２】
2004234295.tif 000014
【図１３】
2004234295.tif 000015
【図１４】
2004234295.tif 000016
【図１５】
2004234295.tif 000017
【図１６】
2004234295.tif 000018
【図１７】
2004234295.tif 000019
【図１８】
2004234295.tif 000020
【図１９】
2004234295.tif 000021
【図２０】
2004234295.tif 000022
【図２１】
2004234295.tif 000023
【図２２】
2004234295.tif 000024
【図２３】
2004234295.tif 000025