(57)【要約】【課題】蓄積時間の異なる複数のデータを時間的なずれを含むことなく取り出すことができ、かつ、最大蓄積時間を１フレームの長さ一杯に設定できるようにする。【解決手段】フォトダイオード１０の電位をソースフォロアによる増幅トランジスタ３０で検出し、Ａ／Ｄ変換器８０に出力し、アナログ信号からデジタル信号に変換する。増幅トランジスタ３０の出力動作は、出力選択トランジスタ４０、出力リセットトランジスタ５０で制御する。ソースフォロワの特性によって増幅トランジスタ３０の入力側の状態は出力側の負荷変動の影響を受けずに維持され、フォトダイオード１０の電荷は破壊されない。そこで、１回の露光を継続したまま、蓄積時間の異なるデータ検出動作を複数回を行い、多重露光を実現する。【選択図】　　　　図１
2004015298.tif 000002
【特許請求の範囲】
【請求項１】
受光量に応じた信号電荷を生成する光電変換部と、前記光電変換部の電位を画素信号として読み出す読み出し部とを有する１または複数の画素と、１つの画素または複数の画素に対応して前記読み出し部からのアナログ画素信号をデジタル画素信号に変換するＡ／Ｄ変換器とを有し、
前記読み出し部は、ソースフォロア回路を介して画素信号をＡ／Ｄ変換器に出力する、
ことを特徴とする固体撮像装置。
【請求項２】
前記ソースフォロワ回路とＡ／Ｄ変換器との間に、ソースフォロワ回路の出力信号の直流レベルをクランプするクランプコンデンサを設けたことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記読み出し部は、ソースフォロア回路を構成する増幅トランジスタと、前記増幅トランジスタの出力動作を制御する出力選択トランジスタと、前記増幅トランジスタの出力をリセットする出力リセットトランジスタとを有することを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記Ａ／Ｄ変換器は、コンパレータとラッチ回路とから構成されることを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記Ａ／Ｄ変換器は複数の画素に対応して設けられ、複数の画素を選択的にＡ／Ｄ変換器に接続する選択トランジスタを有することを特徴とする請求項１記載の固体撮像装置。
【請求項６】
受光量に応じた信号電荷を生成する光電変換部と、前記光電変換部の電位を画素信号として読み出す読み出し部とを有する１または複数の画素と、１つの画素または複数の画素に対応して前記読み出し部からのアナログ画素信号をデジタル画素信号に変換するＡ／Ｄ変換器とを有する固体撮像装置の駆動方法であって、
前記読み出し部からＡ／Ｄ変換器に出力する画素信号をソースフォロア回路を介してＡ／Ｄ変換器に出力する、
ことを特徴とする固体撮像装置の駆動方法。
【請求項７】
前記ソースフォロワ回路とＡ／Ｄ変換器との間にクランプコンデンサを設けることにより、前記ソースフォロワ回路の出力信号の直流レベルをクランプすることを特徴とする請求項６記載の固体撮像装置の駆動方法。
【請求項８】
前記光電変換部の受光状態を継続した状態で、前記ソースフォロワ回路による出力とリセットを繰り返し行うことにより、電荷蓄積期間の異なる複数の画素信号の出力を行うことを特徴とする請求項６記載の固体撮像装置の駆動方法。
【請求項９】
前記ソースフォロワ回路のリセット直後に検出されるリセットレベルと所定の電荷蓄積時間後に検出される信号レベルとの差分をとることにより、光電変換部の特性のばらつきを除去した画素信号を得ることを特徴とする請求項６記載の固体撮像装置の駆動方法。
【請求項１０】
固体撮像装置による撮像部を有する電子機器において、
前記固体撮像装置は、受光量に応じた信号電荷を生成する光電変換部と、前記光電変換部の電位を画素信号として読み出す読み出し部とを有する１または複数の画素と、１つの画素または複数の画素に対応して前記読み出し部からのアナログ画素信号をデジタル画素信号に変換するＡ／Ｄ変換器とを有し、
前記読み出し部がソースフォロア回路を介して画素信号をＡ／Ｄ変換器に出力する、
ことを特徴とする電子機器。
【請求項１１】
前記固体撮像装置のソースフォロワ回路とＡ／Ｄ変換器との間に、ソースフォロワ回路の出力信号の直流レベルをクランプするクランプコンデンサを設けたことを特徴とする請求項１０記載の電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、撮像エリアを構成する２次元画素アレイの各画素内にＡ／Ｄ変換器を設けた画素構造を有する固体撮像装置及びその駆動方法に関する。
【０００２】
【従来の技術】
フォトダイオードの信号電荷を読み出す従来の構造としては、米国特許ＵＳ　６，３６９，７３７　Ｂ１号の「　Ｆｉｇｕｒｅ　１０」（以下、文献という）に開示されたものが知られている。
図５は、この文献に開示される回路を示す回路図である。
この回路は、４つの画素を構成するフォトダイオードＤ０〜Ｄ３からＭＯＳトランジスタＭ１〜Ｍ８を介して読み出されたアナログ信号をコンパレータ（Ｍ９〜Ｍ１７、Ｍ２１）１０２及びラッチ（Ｍ１８〜Ｍ２０）１０４で構成されるＡ／Ｄ変換器１００によってデジタル信号に変換するものである。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記文献に係る従来技術では、４つの画素で１つのＡ／Ｄ変換器１００を共有すること、及びフレーム内同時シャッタを実現するために、フォトダイオードＤ０〜Ｄ３とＡ／Ｄ変換器１００の入力端子との間にスイッチ（Ｍ１〜Ｍ４）を設けている。
しかし、このようなスイッチを介した信号電荷の読み出しは、破壊読み出しとなるため、１つのフレームで複数の蓄積時間を実現することはできず、複数の蓄積時間によるデータを取得するためには、異なるフレームのデータを用いなければならない。
従って、
（１）複数蓄積時間データの間の時間的なずれが大きい、
（２）１フレームの中で設定できる最長の蓄積時間を、１フレームの長さ一杯に取ることができず、その分感度が落ちる、
という問題があった。
【０００４】
そこで本発明の目的は、蓄積時間の異なる複数のデータを時間的なずれを含むことなく取り出すことができ、かつ、最大蓄積時間を１フレームの長さ一杯に設定できる固体撮像装置及びその駆動方法を提供することにある。
【０００５】
【課題を解決するための手段】
前記目的を達成するため、本発明の固体撮像装置は、受光量に応じた信号電荷を生成する光電変換部と、前記光電変換部の電位を画素信号として読み出す読み出し部とを有する１または複数の画素と、１つの画素または複数の画素に対応して前記読み出し部からのアナログ画素信号をデジタル画素信号に変換するＡ／Ｄ変換器とを有し、前記読み出し部は、ソースフォロア回路を介して画素信号をＡ／Ｄ変換器に出力することを特徴とする。
【０００６】
また本発明は、受光量に応じた信号電荷を生成する光電変換部と、前記光電変換部の電位を画素信号として読み出す読み出し部とを有する１または複数の画素と、１つの画素または複数の画素に対応して前記読み出し部からのアナログ画素信号をデジタル画素信号に変換するＡ／Ｄ変換器とを有する固体撮像装置の駆動方法であって、前記読み出し部からＡ／Ｄ変換器に出力する画素信号をソースフォロア回路を介してＡ／Ｄ変換器に出力することを特徴とする。
【０００７】
また本発明は、固体撮像装置による撮像部を有する電子機器において、前記固体撮像装置は、受光量に応じた信号電荷を生成する光電変換部と、前記光電変換部の電位を画素信号として読み出す読み出し部とを有する１または複数の画素と、１つの画素または複数の画素に対応して前記読み出し部からのアナログ画素信号をデジタル画素信号に変換するＡ／Ｄ変換器とを有し、前記読み出し部がソースフォロア回路を介して画素信号をＡ／Ｄ変換器に出力することを特徴とする。
【０００８】
本発明の固体撮像装置及びその駆動方法では、光電変換部による画素信号をソースフォロア回路を介してＡ／Ｄ変換器に読み出すようにしたことから、光電変換部側の信号破壊を招くことなくＡ／Ｄ変換器への出力を行うことができる。
したがって、光電変換部の受光状態を継続した状態で、ソースフォロワ回路による出力とリセットを繰り返し行うことにより、電荷蓄積期間の異なる複数の画素信号の出力を行うことができる。
この結果、蓄積時間の異なる複数のデータを時間的なずれを含むことなく取り出すことができ、また、受光状態を継続することによって最大蓄積時間を１フレームの長さ一杯に設定することができ、広ダイナミックレンジの撮影を行うことが可能となる。
また、このような固体撮像装置が搭載されるカメラ装置や携帯通信端末等の各種電子機器について、撮像機能の向上を図ることができ、製品価値の向上を図ることが可能となる。
【０００９】
【発明の実施の形態】
以下、本発明による固体撮像装置及びその駆動方法の実施の形態例について説明する。
本実施の形態は、画素内にＡ／Ｄ変換器を有する画素構造において、フォトダイオードの電位をソースフォロワ回路を介してＡ／Ｄ変換器の入力に導くことにより、データの読出しを非破壊で行うことができ、例えば同時多重露光を実現できるようにしたものである。
【００１０】
図１は本発明の第１の実施の形態例によるＣＭＯＳイメージセンサの画素構造を示す回路図である。
このＣＭＯＳイメージセンサは、多数の画素を２次元アレイ状に設けた撮像領域を有するエリアセンサであり、各画素内の素子構造が図１に示すように構成されている。
すなわち、各画素には、光電変換素子としてのフォトダイオード１０と、画素リセットトランジスタ２０と、増幅トランジスタ３０と、出力選択トランジスタ４０と、出力リセットトランジスタ５０と、画素選択トランジスタ６０と、コンデンサ７０と、Ａ／Ｄ変換器８０が設けられている。
なお、本例においては、コンデンサ７０及びＡ／Ｄ変換器８０は、隣接する４つの画素で共有しており、コンデンサ７０の入力側には、他の画素の画素選択トランジスタ６１、６２、６３が接続されている。
【００１１】
フォトダイオード１０は、受光量に応じた信号電荷を生成し、この信号電荷は増幅トランジスタ３０のゲートに入力される。
また、増幅トランジスタ３０は、フォトダイオード１０からの信号電荷によるゲート電位の変動を検出し、その電位に応じた信号を出力するものであり、図示のようにソース側を出力としたソースフォロア回路を構成している。
また、出力選択トランジスタ４０は、この増幅トランジスタ３０のドレインと電源電圧Ｖｄｄと間に挿入され、出力選択信号ＳＦＡＣＴの入力によって増幅トランジスタ３０の出力動作の実行を制御する。
【００１２】
また、出力リセットトランジスタ５０は、増幅トランジスタ３０のドレインと接地電圧ＧＮＤと間に挿入され、出力リセット信号ＳＦＲＳＴの入力によって増幅トランジスタ３０の出力動作をリセットする。
また、画素リセットトランジスタ２０は、画素リセット信号ＰＲＳＴの入力によってフォトダイオード１０の信号電荷を電源電圧Ｖｄｄにリセットする。なお、本例では画素リセットトランジスタ２０をＰＭＯＳトランジスタで構成している。
また、画素選択トランジスタ６０は、画素選択信号ＰＳＥＬの入力によって増幅トランジスタ３０の出力をＡ／Ｄ変換器８０側に接続する。
また、コンデンサ７０は、増幅トランジスタ３０の出力に含まれるノイズ等の成分を除去するものであり、Ａ／Ｄ変換器８０は、増幅トランジスタ３０の出力をアナログからデジタルが設けられている。
【００１３】
図２は、以上のような構成の画素における動作タイミングを示すタイミングチャートである。
以下、図１及び図２を用いて、異なる蓄積時間１、２による画像信号を撮像する場合の動作について説明する。
まず、蓄積時間１の初めに画素リセット信号ＰＲＳＴによってフォトダイオード１０の電位を電源電圧Ｖｄｄにリセットしている。また、このときＰＳＥＬ信号によって４画素共有のうちの１つの画素（全画素の１／４）をＡ／Ｄ変換器８０に接続する。
さらに、ＳＦＲＳＴ信号によってソースフォロワ回路（増幅トランジスタ）３０の出力をリセットした後、ＳＦＡＣＴ信号によってリセットレベルを読み出し、Ａ／Ｄ変換する。この結果が行毎に出力され、例えば図示しないフレームメモリに蓄えられる。
同様の動作を、ＰＳＥＬ信号で選ぶ画素を替えて４回行えば、全画素のリセットレベルがフレームメモリに蓄えられることになる。
【００１４】
次に、蓄積期間１の終了時には、再びＰＳＥＬ信号によって４画素共有のうちの１つの画素（全画素の１／４）を選択し、ＳＦＲＳＴ信号によってソースフォロワ出力をリセットした後、ＳＦＡＣＴ信号によってデータをＡ／Ｄ変換器８０側に出力する。
ここで読み出されたデータ（信号レベル）は、リセット直後に取得されたデータ（リセットレベル）と比較され、それらを引き算した差分信号が実際の画像データとなる。このような動作により、画素間ばらつき成分を除去することができる。この動作もＰＳＥＬ信号で選ぶ画素を替えて４回行う。
そして、このような動作において、ソースフォロワの特性によって増幅トランジスタ３０の入力側の状態は出力側の負荷変動の影響を受けずに維持され、フォトダイオード１０の電荷は破壊されないため、電荷蓄積動作を継続することができる。
そこで、蓄積時間２まで継続して電荷の蓄積を行い、この蓄積期間２の終了時、あるいは、それより蓄積時間３（図示せず）の終了時にも、同様の動作によってデータを読出すことにより、１つの露光動作によって複数の蓄積期間に基づく画像データの収集を行うことが可能となる。
【００１５】
以上の動作により以下のことが実現できる。
（１）複数の蓄積期間のデータを、データ間の時間的ずれを生じることなく取り出すことができる。
（２）１フレームの中で設定できる最長の蓄積時間を、１フレームの長さ一杯に取ることができる。
（３）蓄積される画像の全画素同時シャッタを実現できる。
（４）ＣＤＳ（相関二重サンプリング）により、フォトダイオードのＫＴＣノイズも除去することができる。
【００１６】
図３は本発明の第２の実親の形態例によるＣＭＯＳイメージセンサの画素構造を示す回路図であり、図４は図３に示す画素の動作タイミングを示すタイミングチャートである。なお、図１及び図２と共通の要素については同一の符号を付している。
本例は、上述した画素のリセットレベルをフレームメモリに貯めなくても良いようにするための構造である。
ソースフォロワ回路（増幅トランジスタ）３０の出力とＡ／Ｄ変換器８０の入力の間にクランプコンデンサ９０を介在させていることが特徴である。
また、本例のＡ／Ｄ変換器８０は、上述した文献の従来例（図５）と同様に、コンパレータ８１とラッチ回路８２とで構成されている。
コンパレータ８１は、クランプコンデンサ９０を介して入力される画素信号をランプ信号ＲＡＭＰと比較する。なお、コンパレータ８１の負帰還ループにはトランジスタ８３が挿入され、Ａ／Ｄ変換のリセット信号ＡＤＲＳＴが入力されている。
また、ラッチ回路８２は、コンパレータ８１の比較出力に基づいてクロックＢＩＴＸの出力状態をオン、オフするものである。
このような回路では、画素信号のレベルに応じて比較結果のオン、オフタイミングが決定され、ラッチ回路８２からのクロック数が変化することになり、画素信号レベルがクロック数に変換される。
【００１７】
以下、図３及び図４を用いて、異なる蓄積時間１、２による画像信号を撮像する場合の動作について説明する。
まず最初に、第１の実施の形態例と同様に、フォトダイオード１０をＰＲＳＴ信号によってリセットする。同時にＳＦＲＳＴ信号によってソースフォロワ回路（増幅トランジスタ）３０の出力をリセットし、その後、ＳＦＡＣＴ信号によってリセットレベルを読み出す。
ここで、リセットレベルの読出しタイミングに合わせてＡ／Ｄ変換器８０のランプ信号ＲＡＭＰの値をＡ／Ｄ変換レンジの最大値にしておく。
このようにすると、クランプコンデンサ９０の左側（入力側）は、リセットレベルの画素間のばらつきを含むが、クランプコンデンサ９０の右側（出力側）は全ての画素で揃えることができるため、リセットレベル画像をフレームメモリに貯めておく必要をなくすことができる。
【００１８】
そして、蓄積期間１の終了時には、ＳＦＲＳＴ信号によってソースフォロワ回路３０の出力をリセットした後、ＳＦＡＣＴ信号によってデータ（信号レベル）をクランプコンデンサ９０の左側に出力する。
これに従い、クランプコンデンサ９０の右側、すなわちＡ／Ｄ変換器８０への入力電位が変化し、その変化分のみ（リセットレベルのばらつきを持たないデータ）がＡ／Ｄ変換結果のデータとして出力される。
また、このときフォトダイオード１０の電荷は破壊されないため、蓄積時間を継続することができる。蓄積期間２の終了時、及びそれより長い蓄積時間の終了時にも、同様にデータを読出してやればよい。
【００１９】
以上の動作により以下のことが実現できる。
（１）複数の蓄積期間のデータを、データ間の時間的ずれを生じることなく取り出すことができる。
（２）１フレームの中で設定できる最長の蓄積時間を、１フレームの長さ一杯に取ることができる。
（３）蓄積される画像の全画素同時シャッタを実現できる。
（４）ＣＤＳ（相関二重サンプリング）により、フォトダイオードのＫＴＣノイズも除去することができる。
【００２０】
なお、以上は各例はＣＭＯＳイメージセンサの場合について説明したが、本発明は類似の素子構造を有する各種の固体撮像装置に適用し得るものである。
また、上述の説明では、ＣＭＯＳイメージセンサ単体の素子構造及び駆動方法として説明したが、同様の素子構造及び駆動方法を、例えば各種デジタルカメラ装置、携帯通信端末やパソコンといった各種の電子機器の撮像部に適用することにより、これら電子機器の機能の向上に寄与し得るものであり、したがって、上述のような素子構造及び駆動方法を採用した固体撮像装置を有する電子機器についても、本発明の範囲に含まれるものとする。
【００２１】
【発明の効果】
以上説明したように本発明の固体撮像装置及びその駆動方法によれば、光電変換部による画素信号をソースフォロア回路を介してＡ／Ｄ変換器に読み出すようにしたことから、光電変換部側の信号破壊を招くことなくＡ／Ｄ変換器への出力を行うことができ、光電変換部の受光状態を継続した状態で、ソースフォロワ回路による出力とリセットを繰り返し行うことにより、電荷蓄積期間の異なる複数の画素信号の出力を行うことができる。
このため、蓄積時間の異なる複数のデータを時間的なずれを含むことなく取り出すことができ、また、受光状態を継続することによって最大蓄積時間を１フレームの長さ一杯に設定することができ、広ダイナミックレンジの撮影を行うことが可能となる。
また、このような固体撮像装置が搭載されるカメラ装置や携帯通信端末等の各種電子機器について、撮像機能の向上を図ることができ、製品価値の向上を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実親の形態例によるＣＭＯＳイメージセンサの画素構造を示す回路図である。
【図２】図１に示す画素の動作タイミングを示すタイミングチャートである。
【図３】本発明の第２の実親の形態例によるＣＭＯＳイメージセンサの画素構造を示す回路図である。
【図４】図３に示す画素の動作タイミングを示すタイミングチャートである。
【図５】フォトダイオードの信号電荷を読み出す従来技術を示す回路図である。
【符号の説明】
１０……フォトダイオード、２０……画素リセットトランジスタ、３０……増幅トランジスタ、４０……出力選択トランジスタ、５０……出力リセットトランジスタ、６０……画素選択トランジスタ、７０……コンデンサ、８０……Ａ／Ｄ変換器、８１……コンパレータ、８２……ラッチ回路、９０……クランプコンデンサ。
【図１】
2004015298.tif 000003
【図２】
2004015298.tif 000004
【図３】
2004015298.tif 000005
【図４】
2004015298.tif 000006
【図５】
2004015298.tif 000007