(57)【要約】【課題】ハードウェア及びソフトウェアの増加を最小限に抑えながらも半導体集積回路間でバスを共有してデータの転送を行うことができる半導体集積回路間インタフェースを提供する。【解決手段】半導体集積回路間のデータの転送を周波数分割により行う。例えばＬＳＩ１、ＬＳＩ２、ＬＳＩ３、ＬＳＩ４の４個のＬＳＩが１つのバス２０に接続されている場合、ＬＳＩ１とＬＳＩ４との間は３００［ＭＨｚ］帯に、ＬＳＩ２とＬＳＩ３との間は６００［ＭＨｚ］帯に変調することにより、複数ＬＳＩ間の同一バスにおける同時転送が可能となる。【選択図】　　　図２
2004080621.tif 000002
【特許請求の範囲】
【請求項１】
他の半導体集積回路との間でデータ通信を行うための半導体集積回路間インタフェースであって、データ転送を行う他の半導体集積回路と同一周波数の搬送波信号を用いてベースバンドのデータ信号を任意の変調方式で変調して送信するとともに、受信した前記データ転送先の半導体集積回路からの変調信号からベースバンドのデータ信号を復調する送受信手段を具備することを特徴とする半導体集積回路間インタフェース。
【請求項２】
他の半導体集積回路との間でデータ通信を行うための半導体集積回路間インタフェースであって、データ転送を行う他の半導体集積回路と同一周波数の搬送波信号を生成する搬送波発生手段と、前記他の半導体集積回路へ転送するベースバンドのデータ信号を前記搬送波発生手段にて発生された搬送波信号を用いて変調する変調手段と、前記他の半導体集積回路から転送されてきたベースバンドのデータ信号を変調した変調信号を前記搬送波発生手段にて発生された搬送波信号を用いて元のベースバンド信号に復調する復調手段と、を具備することを特徴とする半導体集積回路間インタフェース。
【請求項３】
前記搬送波発生手段は、他の半導体集積回路と共通して使用するクロック信号から搬送波信号を生成することを特徴とする請求項２に記載の半導体集積回路間インタフェース。
【請求項４】
前記搬送波発生手段は、発生する搬送波信号の周波数を可変可能であることを特徴とする請求項２又は請求項３のいずれかに記載の半導体集積回路間インタフェース。
【請求項５】
前記搬送波発生手段は、他の半導体集積回路と共通して使用するクロック信号をもとに高周波信号を発振する発振手段と、前記発振手段が発振した高周波信号を分周する分周手段とを具備することを特徴とする請求項２に記載の半導体集積回路間インタフェース。
【請求項６】
前記搬送波発生手段は、外部より供給される搬送波信号を、データ転送を行う他の半導体集積回路との間で共通する周波数に分周する分周手段を具備することを特徴とする請求項２に記載の半導体集積回路間インタフェース。
【請求項７】
前記変調手段、前記復調手段及び前記搬送波発生手段からなる構成を複数組具備し、各組の前記搬送波発生手段は、他の組の前記搬送波発生手段と異なる周波数の搬送波信号を生成することを特徴とする請求項２から請求項６のいずれかに記載の半導体集積回路間インタフェース。
【請求項８】
他の半導体集積回路との間でデータ通信を行うための半導体集積回路間インタフェースであって、前記他の半導体集積回路と同一周波数の搬送波信号を発生する搬送波信号発生手段と、送信するベースバンドのデータ信号が連続する入力系列であってその入力系列に変化がない場合には「１」を出力し、変化がある場合には「−１」を出力する差動変調手段と、前記差動変調手段の出力を前記搬送波発生手段にて発生された搬送波信号を用いて変調する変調手段と、前記他の半導体集積回路が送信し、それを受信した連続するデータに変化があった場合には「−１」を出力し、変化がなかった場合には「１」を出力する差動復調手段と、前記差動復調手段の出力を前記搬送波発生手段にて発生された搬送波信号を用いて元のベースバンドのデータ信号に復調する復調手段と、を具備することを特徴とする半導体集積回路間インターフェース。
【請求項９】
前記差動変調手段、前記差動復調手段、前記変調手段、前記復調手段及び前記搬送波発生手段からなる構成を複数組具備し、各組の前記搬送波発生手段は、他の組の前記搬送波発生手段と異なる周波数の搬送波信号を生成することを特徴とする請求項８に記載の半導体集積回路間インタフェース。
【請求項１０】
複数の半導体集積回路を接続するバスを介した半導体集積回路間データ転送方法であって、各半導体集積回路は、バスへ出力するベースバンドのデータ信号を位相変調又は周波数変調又は振幅変調などの各種変調方式を用いて搬送波帯域に変調する一方、バスを介して受信した変調信号を元にベースバンドのデータ信号に復調し、データ転送を行う半導体集積回路間でのみ共通する周波数の搬送波信号を用いて変調及び復調を行うことを特徴とする半導体集積回路間データ転送方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路間のデータ転送に用いて好適な半導体集積回路間インタフェース及び半導体集積回路間データ転送方法に関する。
【０００２】
【従来の技術】
従来、半導体集積回路間のデータ転送方法として、ベースバンドのデータ信号を転送する方式が採られている。また、２個以上の半導体集積回路を同一バス上で接続する場合には時分割でバスを使用する方式が採られている。例えば図８において、ＬＳＩ（半導体集積回路）８１からＬＳＩ８２とＬＳＩ８３の双方にデータ転送する場合、ＬＳＩ８１は、先ずＬＳＩ８２に対してバス８５を使用してデータの転送を行う。そして、ＬＳＩ８２に対するデータの転送を完了した後、ＬＳＩ８３に対してバス８５を使用してデータ転送を行う。
【０００３】
ＬＳＩ８１とＬＳＩ８２との間とＬＳＩ８３とＬＳＩ８４との間それぞれにおいてデータの転送を行う場合は、事前にＬＳＩ８１とＬＳＩ８２との間にバス８５を割り当てる時間とＬＳＩ８３とＬＳＩ８４との間にバス８５を割り当てる時間とを分けておいて、バス８５上でデータの衝突が起こらないようにしている。
【０００４】
なお、バス８５を時間的に割り当てる方法以外に調停手段を用いてデータ衝突回避を行う方法もある。因みに、接続する半導体集積回路の個数が少ない場合は図９に示すように各半導体集積回路間毎に専用のバスを設けることもある。
また、上述した半導体集積回路には、ＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）やＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ　Ｌｏｇｉｃ　Ｄｅｖｉｃｅ）の他、その規模からＬＳＩとは呼ばれないものもあるが、当然ながらこれらも含まれている。
【０００５】
また、複数の半導体集積回路を単一のバス上で接続する一般的な方法として、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ　Ｃｏｍｐｏｎｅｎｔ　Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスやＲＡＰＩＤ　ＩＯ（米国モトローラ社の商標）バスが知られているが、これらのインターフェースは基本的には時分割でデータの転送を行っている。
【０００６】
また、特開昭６３−２６９６４２号（特公平６−１６６２５号）公報には、バス形状及びその制御方法を工夫してバスの利用効率を上げるようにした技術が開示されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の半導体集積回路間データ転送方法においては、次のような問題がある。
【０００８】
▲１▼バスを時分割で使用する場合、複数の半導体集積回路間で厳密なタイミング制御が必要となり、システムとしてのタイミング設計が複雑となってバス上の半導体集積回路の構成が複雑になる。特に、半導体集積回路がＣＰＵやＤＳＰなどのプロセッサの場合にはそれらを動作させるプログラムに複雑なタイミング設計が要求されることになる。なお、ゲートアレイの場合にも同様にタイミング設計が複雑になり、それが内部回路構成に反映されてしまう。
【０００９】
▲２▼また、調停手段を用いる場合、その制御に何等かの処理が必要となり、プログラムが複雑になる。また、調停手段としてバス上に専用のものを設けるか、あるいはバス上のプロセッサにその機能を設けることが考えられるが、専用のものを設けるとハード規模が増大してしまう。また、プロセッサに調停機能を持たせると処理量の増大を招くことになる。
【００１０】
▲３▼プロセッサの能力が向上して処理量が増大すると、プロセッサは大量のデータを入出力することになり、バスを効率良く使う必要がある。しかしながら、そのためには時分割でより厳密なタイミング設計やバス調停が必要となるので、プロセッサのプログラムがより複雑になってしまう。なお、ゲートアレイの場合は回路構成がより複雑になる。
【００１１】
▲４▼図９に示すように、それぞれ固有のバスを割り当てる場合には半導体集積回路及び基板の複雑さが増大する。すなわち、半導体集積回路にはより多くの端子が必要となり、それを実装する基板はより複雑な配線が必要となる。
【００１２】
本発明は係る点に鑑みてなされたものであり、ハードウェア及びソフトウェアの増加を最小限に抑えながらも半導体集積回路間でバスを共有してデータの転送を行うことができる半導体集積回路間インタフェース及び半導体集積回路間データ転送方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１に係る発明の半導体集積回路間インタフェースは、他の半導体集積回路との間でデータ通信を行うための半導体集積回路間インタフェースであって、データ転送を行う他の半導体集積回路と同一周波数の搬送波信号を用いてベースバンドのデータ信号を任意の変調方式で変調して送信するとともに、受信した前記データ転送先の半導体集積回路からの変調信号からベースバンドのデータ信号を復調する送受信手段を具備する構成を採る。
【００１４】
この構成によれば、データ転送を行う他の半導体集積回路との間で共通する周波数の搬送波信号でベースバンドのデータ信号を変調するとともに、変調信号から元のベースバンドのデータ信号を復調するので、同一バス上で時分割や調停手段を用いることなく複数の半導体集積回路間で同時にデータ転送が可能となる。
【００１５】
請求項２に係る発明の半導体集積回路間インタフェースは、他の半導体集積回路との間でデータ通信を行うための半導体集積回路間インタフェースであって、データ転送を行う他の半導体集積回路と同一周波数の搬送波信号を生成する搬送波発生手段と、前記他の半導体集積回路へ転送するベースバンドのデータ信号を前記搬送波発生手段にて発生された搬送波信号を用いて変調する変調手段と、前記他の半導体集積回路から転送されてきたベースバンドのデータ信号を変調した変調信号を前記搬送波発生手段にて発生された搬送波信号を用いて元のベースバンド信号に復調する復調手段と、を具備する構成を採る。
【００１６】
この構成によれば、データ転送を行う他の半導体集積回路との間で共通する周波数の搬送波信号を発生して、この搬送波信号でベースバンドのデータ信号を変調して送信する。また、他の半導体集積回路から送信された変調信号を元のベースバンドのデータ信号を復調する。このように、データ転送を行う他の半導体集積回路との間で共通する周波数の搬送波信号でベースバンドのデータ信号を変調するとともに、変調信号から元のベースバンドのデータ信号を復調するので、同一バス上で時分割や調停手段を用いることなく複数の半導体集積回路間で同時にデータ転送が可能となる。
【００１７】
請求項３に係る発明の半導体集積回路間インタフェースは、請求項２に係る発明の半導体集積回路間インタフェースにおいて、前記搬送波発生手段は、他の半導体集積回路と共通して使用するクロック信号から搬送波信号を生成する構成を採る。
【００１８】
この構成によれば、搬送波信号の発生に、同一基板上で他の半導体集積回路と共通して使用するクロック信号を用いるので、バス上の全ての半導体集積回路にて同一周波数の搬送波信号を容易に発生させることが可能となる。したがって、各半導体集積回路で個別に搬送波信号を発生させる場合と比べて夫々の半導体集積回路で周波数補正を行う機能を省くことが可能となり、小型化が図れることとコストダウンが図れる。
【００１９】
請求項４に係る発明の半導体集積回路間インタフェースは、請求項２又は請求項３に係る発明の半導体集積回路間インタフェースにおいて、前記搬送波発生手段は、発生する搬送波信号の周波数を可変可能とする構成を採る。
【００２０】
この構成によれば、周波数の異なる搬送波信号を発生することができるので、データを転送する半導体集積回路が変わる毎に、その半導体集積回路との間で共通する周波数の搬送波信号を生成することができる。すなわち、バス上の全ての半導体集積回路との間でデータ転送が可能となる。
【００２１】
請求項５に係る発明の半導体集積回路間インタフェースは、請求項２に係る発明の半導体集積回路間インタフェースにおいて、前記搬送波発生手段は、他の半導体集積回路と共通して使用するクロック信号をもとに高周波信号を発振する発振手段と、前記発振手段が発振した高周波信号を分周する分周手段とを具備する構成を採る。
【００２２】
この構成によれば、他の半導体集積回路と共通して使用するクロック信号を元に高周波信号を発振させ、その高周波を分周することで搬送波信号の生成を行うので、分周比の異なる複数の分周手段を用いることで、１つの半導体集積回路で同時に複数のデータの送受信が可能となる。すなわち、１つの発振手段に対して、位相変調手段、位相復調手段及び分周手段を複数組用意することで、複数のデータを送受信することが可能となる。また、請求項２に係る発明の半導体集積回路間インタフェースと同様に、各半導体集積回路で個別に搬送波信号を発生させる場合と比べて夫々の半導体集積回路で周波数補正を行う機能を省くことが可能となり、小型化が図れることとコストダウンが図れる。
【００２３】
請求項６に係る発明の半導体集積回路間インタフェースは、請求項２に係る発明の半導体集積回路間インタフェースにおいて、前記搬送波発生手段は、外部より供給される搬送波信号を、データ転送を行う他の半導体集積回路との間で共通する周波数に分周する分周手段を具備する構成を採る。
【００２４】
この構成によれば、外部より供給される搬送波信号を分周してデータの送受信に使用する搬送波信号を生成するので、請求項４に係る発明の半導体集積回路間インタフェースと同様に１つの半導体集積回路で同時に複数のデータの送受信が可能となる。また、外部より供給される搬送波信号はバス上の全ての半導体集積回路で共通なものであるので、請求項３に係る発明の半導体集積回路間インタフェースと同様に、各半導体集積回路で個別に搬送波信号を発生させる場合と比べて夫々の半導体集積回路で周波数補正を行う機能を省くことが可能となり、小型化が図れることとコストダウンが図れる。
【００２５】
請求項７に係る発明の半導体集積回路間インタフェースは、請求項２から請求項６のいずれかに係る発明の半導体集積回路間インタフェースにおいて、前記変調手段、前記復調手段及び前記搬送波発生手段からなる構成を複数組具備し、各組の前記搬送波発生手段は、他の組の前記搬送波発生手段と異なる周波数の搬送波信号を生成する構成を採る。
【００２６】
この構成によれば、バス上の全ての半導体集積回路との間で同時にデータの転送が可能となる。
【００２７】
請求項８に係る発明の半導体集積回路間インタフェースは、他の半導体集積回路との間でデータ通信を行うための半導体集積回路間インタフェースであって、前記他の半導体集積回路と同一周波数の搬送波信号を発生する搬送波信号発生手段と、送信するベースバンドのデータ信号が連続する入力系列であってその入力系列に変化がない場合には「１」を出力し、変化がある場合には「−１」を出力する差動変調手段と、前記差動変調手段の出力を前記搬送波発生手段にて発生された搬送波信号を用いて変調する変調手段と、前記他の半導体集積回路が送信し、それを受信した連続するデータに変化があった場合には「−１」を出力し、変化がなかった場合には「１」を出力する差動復調手段と、前記差動復調手段の出力を前記搬送波発生手段にて発生された搬送波信号を用いて元のベースバンドのデータ信号に復調する復調手段と、を具備する構成を採る。
【００２８】
この構成によれば、連続する入力系列を請求項２に係る発明の半導体集積回路間インタフェースと同様に同一バス上で時分割や調停手段を用いることなく、複数の半導体集積回路間で同時にデータ転送が可能となる。
【００２９】
請求項９に係る発明の半導体集積回路間インタフェースは、請求項８に係る発明の半導体集積回路間インタフェースにおいて、前記差動変調手段、前記差動復調手段、前記変調手段、前記復調手段及び前記搬送波発生手段からなる構成を複数組具備し、各組の前記搬送波発生手段は、他の組の前記搬送波発生手段と異なる周波数の搬送波信号を生成する構成を採る。
【００３０】
この構成によれば、バス上の全ての半導体集積回路との間で同時にデータの転送が可能となる。
【００３１】
請求項１０に係る発明の半導体集積回路間データ転送方法は、複数の半導体集積回路を接続するバスを介した半導体集積回路間データ転送方法であって、各半導体集積回路は、バスへ出力するベースバンドのデータ信号を位相変調又は周波数変調又は振幅変調などの各種変調方式を用いて搬送波帯域に変調する一方、バスを介して受信した変調信号を元にベースバンドのデータ信号に復調し、データ転送を行う半導体集積回路間でのみ共通する周波数の搬送波信号を用いて変調及び復調を行う。
【００３２】
この方法によれば、データ転送を行う他の半導体集積回路との間で共通する周波数の搬送波信号でベースバンドのデータ信号を変調するとともに、他の半導体集積回路からの変調信号から元のベースバンドのデータ信号を復調するので、同一バス上で時分割や調停手段を用いることなく複数の半導体集積回路間で同時にデータ転送が可能となる。
【００３３】
【発明の実施の形態】
本発明の骨子は、複数の半導体集積回路夫々がバスへ出力するベースバンドのデータ信号を、データ転送先の半導体集積回路と同一の周波数の搬送波信号を用いて位相変調又は周波数変調又は振幅変調などの各種変調にて変調する一方、データ転送先の半導体集積回路から送信された変調信号を元にベースバンドのデータ信号に復調することによって、同一バス上で時分割や調停の手段を用いることなく、バス上の全ての半導体集積回路間で同時にデータ転送を可能とするものである。
【００３４】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
【００３５】
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体集積回路間インタフェースの構成を示すブロック図である。なお、本実施の形態と以下で説明する他の実施の形態において半導体集積回路をＬＳＩと呼ぶこととする。
【００３６】
この図において、本実施の形態に係るＬＳＩ間インタフェース１０は、半導体集積回路１に内蔵されるものであり、搬送波発生器１１と、位相変調回路１２と、位相復調回路１３と、マルチプレクサ１４とを備えている。
【００３７】
搬送波発生器１１は、全てのＬＳＩ間で共通に使用されるクロック信号ＣＬＫを用いて搬送波を発生する。この場合、発生する搬送波の周波数を任意に可変できるようになっており、その変更はＬＳＩ内部で行われる。位相変調回路１２は、ＬＳＩ１本体からバス２０へ出力しようとするベースバンドのデータ信号を搬送波発生器１１が発生した搬送波信号で変調して変調信号を生成する。位相変調回路１２で生成された変調信号はマルチプレクサ１４に入力される。マルチプレクサ１４は位相変調回路１２より入力された変調信号をバス２０へ出力する一方、バス２０を介して他のＬＳＩより転送されてきた変調信号を位相復調回路１３に入力する。
【００３８】
位相復調回路１３は、搬送波発生器１１が発生した搬送波信号を用いて、マルチプレクサ１４より入力される他の半導体集積回路からの変調信号を復調して元のベースバンドのデータ信号を得る。この場合、当然ながら位相復調回路１３からは所定周波数と違う周波数の信号は出力されない。このように、ＬＳＩ間インタフェース１０は、他のＬＳＩへ転送しようとするベースバンドのデータ信号を一旦所定周波数の搬送波信号にて変調してからバス２０へ出力し、またバス２０を介して他のＬＳＩから転送されてきた変調信号を所定周波数の搬送波で復調して元のベースバンドのデータ信号を得る。
【００３９】
次に、上記構成のＬＳＩ間インタフェース１０を備えたＬＳＩの動作について説明する。
図２は、それぞれＬＳＩ間インタフェース１０を備えた４個のＬＳＩ１〜ＬＳＩ４をバス２０上で接続した状態を示している。ここでは、ＬＳＩ１からＬＳＩ４に対してデータを転送するとともに、ＬＳＩ２からＬＳＩ３に対してデータを転送する例について説明する。但し、ＬＳＩ１とＬＳＩ４との間で使用する搬送波周波数を例えば３００［ＭＨｚ］、ＬＳＩ２とＬＳＩ３との間で使用する搬送波周波数を例えば６００［ＭＨｚ］とする。
【００４０】
さて、ＬＳＩ１は、自己のＬＳＩインタフェース１０を用いて転送するベースバンドのデータ信号を変調して３００［ＭＨｚ］帯の変調信号をバス２０へ出力する。バス２０に出力された変調信号はＬＳＩ４のみならずＬＳＩ２やＬＳＩ３にも送られる。ＬＳＩ４は３００［ＭＨｚ］の搬送波信号を用いていることから、この３００［ＭＨｚ］の搬送波信号を用いて受信した変調信号からベースバンドのデータ信号を復調する。
【００４１】
これに対して、ＬＳＩ２とＬＳＩ３は６００［ＭＨｚ］の搬送波信号を用いているので、ＬＳＩ１から転送されてきた変調信号を受信することはない。すなわち、ＬＳＩ２やＬＳＩ３では復調する際に６００［ＭＨｚ］の搬送波信号を用いて復調を行うので、復調後のベースバンドのデータ信号にはＬＳＩ１からのデータ信号は現れない。このことは逆の場合でも同様である。すなわち、ＬＳＩ２からバス２０へ出力された６００［ＭＨｚ］帯の変調信号はＬＳＩ１やＬＳＩ２では受信されることはない。
【００４２】
このように、本実施の形態に係るＬＳＩ間インタフェース１０によれば、データ転送を行う他のＬＳＩとの間で共通する周波数の搬送波信号を発生し、この搬送波信号でベースバンドのデータ信号を変調して送信し、また他のＬＳＩからの変調信号を受信して元のベースバンドのデータ信号に復調するので、同一バス上で、時分割や調停手段を用いることなく複数のＬＳＩ間で同時にデータ転送が可能となる。
【００４３】
また、周波数分割により、データ転送を行う複数のＬＳＩ間夫々において同時にデータ転送を行うことから、バスを複数系統にする必要がなく一系統にすることが可能であるので、ＬＳＩの端子数を削減でき、基板の複雑さも軽減することができる。
【００４４】
また、同一基板上でのデータ転送であるので、搬送波信号を送信側と受信側で共通化できたり、あるいは同期信号をやりとりすることが可能である。これにより通常の変調と異なり、受信側での周波数調整や同期に要する機構が簡略化でき、周波数変調によるＬＳＩの回路規模の増大を少なく抑えることができる。
【００４５】
なお、本実施の形態では、位相変調を用いたが、周波数変調や振幅変調など、他の変調方式を用いても良いことは言うまでもない。
【００４６】
（実施の形態２）
図３は、本発明の実施の形態２に係るＬＳＩ間インタフェースの構成を示すブロック図である。
この図において、本実施の形態に係るＬＳＩ間インタフェース３０は、ＬＳＩ１に内蔵されるものであり、発振器３１と、分周回路３２及び３３と、位相変調回路３４及び３５と、位相復調回路３６及び３７と、マルチプレクサ３８とを備えている。
【００４７】
発振器３１は、全てのＬＳＩ間で共通に使用されるクロック信号ＣＬＫを用いて所定周波数の基準信号を発生する。分周回路３２及び３３夫々は、発振器３１が発生した基準信号を分周し、搬送波信号を生成する。この場合、分周回路３２の分周比と分周回路３３の分周比は互いに異なる値に設定されて、周波数の異なる２つの搬送波信号を生成できるようになっている。
【００４８】
位相変調回路３４は、分周回路３２で生成された搬送波信号を用いてベースバンドのデータ信号を変調し変調信号を出力する。位相復調回路３６は、分周回路３２で生成された搬送波信号を用いて他のＬＳＩから転送されてきた変調信号から元のベースバンドのデータ信号を復調する。位相変調回路３５は、分周回路３３で生成された搬送波信号を用いてデータ信号を変調し変調信号を出力する。位相復調回路３７は、分周回路３３で生成された搬送波信号を用いて他のＬＳＩから転送されてきた変調信号から元のベースバンドのデータ信号を復調する。
【００４９】
本実施の形態に係るＬＳＩ間インタフェース３０は、変調、復調の信号の流れにおいて実施の形態１のＬＳＩ間インタフェース１０と同様であるが、位相変調と位相復調を二系統持った構成となっており、この様な構成を持つことで同時に二系のデータを出力することができる。すなわち、図２において、ＬＳＩ１とＬＳＩ２との間の転送と、ＬＳＩ１とＬＳＩ３との間の転送を周波数分割にて行うことが可能となる。なお、ＬＳＩ２及びＬＳＩ３のＬＳＩ間インターフェースには変復調回路は必要な系統の数だけ所持した構成となっていれば良い。
【００５０】
このように、本実施の形態に係るＬＳＩ間インタフェース３０によれば、位相変調と位相復調を二系統持った構成を採ったので、同一のバス２０を使用して複数のＬＳＩとの間で同時にデータ転送を行うことができる。また、当然ながら実施の形態１のＬＳＩ間インタフェース１０と同様の作用効果を有する。
【００５１】
なお、本実施の形態でも位相変調の他に周波数変調や振幅変調など、他の変調方式を用いることも可能である。
また、発振器３１をいずれか１つのＬＳＩが有して、そのＬＳＩから他のＬＳＩに基準信号を与えるように構成しても良い。
【００５２】
（実施の形態３）
図４は、本発明の実施の形態３に係るＬＳＩ間インタフェースの構成を示すブロック図である。
この図において、本実施の形態に係るＬＳＩ間インタフェース４０は、ＬＳＩ１に内蔵されるものであり、分周回路４１と、位相変調回路４２と、位相復調回路４３と、マルチプレクサ４４とを備えている。
【００５３】
位相変調回路４２及び位相復調回路４３は、実施の形態１に係るＬＳＩ間インタフェース１０と同様であるが、変復調に用いる搬送波信号をクロック信号ＣＬＫに基づいて発生するのではなく、搬送波信号線１００を介して得られる搬送波信号を用いるようにしている。搬送波信号線１００を介して得られた搬送波信号は、分周回路４１にて実際の搬送波信号が生成される。このように、外部から搬送波信号を取り入れるようにすることで、実施の形態１のＬＳＩ間インタフェース１０と同等の効果が得られるだけでなく、データの送信側のＬＳＩと受信側のＬＳＩにおいて搬送波信号のずれがなくなるため、受信ベースバンド信号の性能を向上させることが可能となる。
【００５４】
ここで、図５はそれぞれＬＳＩ間インターフェース４０を有する４個のＬＳＩ１〜ＬＳＩ４をバス２０上に接続する一方、バス２０とは別の搬送波信号線１００を用いてＬＳＩ外部から搬送波信号を入力するようにした構成の一例である。ここでは、ＬＳＩ１からＬＳＩ４に対してデータ転送を行うとともにＬＳＩ２からＬＳＩ３に対してデータ転送を行う場合を例に挙げて説明する。また、ＬＳＩ１とＬＳＩ４との間で使用する搬送波周波数を３００［ＭＨｚ］、ＬＳＩ２とＬＳＩ３との間で使用する搬送波周波数を６００［ＭＨｚ］とする。また、搬送波信号線５０を介して６００［ＭＨｚ］の信号が入力されているとする。
【００５５】
ＬＳＩ１及びＬＳＩ４では６００［ＭＨｚ］帯でデータ転送を行うので、搬送波信号線１００を介して入力される搬送波信号をそのまま使用する。一方、ＬＳＩ２及びＬＳＩ３では３００［ＭＨｚ］帯でデータ転送を行うので、分周回路４１にて１／２に分周し、６００［ＭＨｚ］の信号から３００［ＭＨｚ］の搬送波信号を生成して位相変調回路４２と位相復調回路４３に供給する。
【００５６】
このように、本実施の形態に係るＬＳＩ間インタフェース４０によれば、実施の形態１のＬＳＩ間インタフェース１０と同等の効果が得られるだけでなく、データの送信側のＬＳＩと受信側のＬＳＩにおける変復調に用いる搬送波信号のずれがなくなるため、受信ベースバンド信号の性能を向上させることが可能となる。
【００５７】
なお、本実施の形態でも位相変調を用いたが、周波数変調や振幅変調など、他の変調方式を用いることも勿論可能である。
【００５８】
（実施の形態４）
図６は、本実施の形態４に係るＬＳＩ間インタフェースの構成を示すブロック図である。
この図において、本実施の形態に係るＬＳＩ間インタフェース６０は、ＬＳＩ１に内蔵されるものであり、発振器６１と、位相変調回路６２と、位相復調回路６３と、マルチプレクサ６４と、差動変調回路６５と、差動復調回路６６とを備えている。差動変調回路６５は、例えば連続して入力されるデータ系列に変化がない、つまり「１，１」又は「０，０」と続いた場合は「１」を出力し、連続する入力系列に変化があった場合、つまり「１，０」又は「０，１」と続いた場合は「−１」を出力する。
【００５９】
位相変調回路６２は、差動変調回路６５の出力を発振器６１が発生した搬送波信号で変調して変調信号を生成する。位相変調回路６５で生成された変調信号はマルチプレクサ１４に入力される。位相復調回路６３は、図７に示すように、１データ分遅延回路６３１と、乗算器６３２とを有して構成される。１データ分遅延回路６３１には入力系列が入力される。乗算器６３２には１データ分遅延回路６３１の出力と、遅延されていない入力系列とが入力される。これにより、送信した連続するデータに変化があった場合（即ち「１，０」又は「０，１」と続いた場合）は、乗算器６３２から「−１」が出力され、送信した連続するデータに変化がなかった場合は、乗算器６３２から「１」が出力される。差動復調回路６６は、このデータから送信データを復調し、ＬＳＩ１内部に入力する。
【００６０】
このような構成において、バス２０にデータを出力する場合、ＬＳＩ１内部からのベースバンドのデータ信号が差動変調回路６５に入力される。差動変調回路６５は、例えば連続する入力系列に変化がない、つまり「１，１」又は「０，０」と続いた場合は「１」を出力し、連続する入力系列に変化があった場合、つまり「１，０」又は「０，１」と続いた場合は「−１」を出力する。差動変調回路６５の出力信号は位相変調回路６２に入力され、そこで変調された後にマルチプレクサ６４を経由してバス２０に出力される。
【００６１】
一方、バス２０からデータを受信する場合は、マルチプレクサ６４にて分離された信号が位相復調回路６３に入力される。位相復調回路６３は、連続するデータに変化があった場合は「−１」を出力し、連続するデータに変化がなかった場合は「１」を出力する。
【００６２】
このように、本実施の形態に係るＬＳＩ間インタフェース６０は、送信するデータ信号が時系列に連続するものであっても、上述した実施の形態３のＬＳＩ間インタフェースと同等の効果が得られる。また、送信側と受信側のＬＳＩ夫々に搬送波を入力する必要がないので、外部の発振器や搬送波信号線を削減することができ、小型化が図れるとともにコストダウンが図れる。
【００６３】
なお、本実施の形態でも位相変調を用いたが、周波数変調や振幅変調など、他の変調方式を用いることも勿論可能である。
【００６４】
また、上記各実施の形態においてはＬＳＩに関して述べたが、ＦＰＧＡやＰＬＤ等の再構築可能な半導体デバイス、あるいはその規模からＬＳＩとは呼ばれない半導体デバイスにも勿論適用することができる。
【００６５】
【発明の効果】
以上により本発明によれば、半導体集積回路間のデータ転送を周波数分割して行うことにより、複数の半導体集積回路間でバスを共有してデータの転送を行うことが可能となる。また、半導体集積回路毎にバスを占有する時間を割り当てる必要がないので、各半導体集積回路の構成を簡略化できる。特に半導体集積回路がＣＰＵやＤＳＰなどのプロセッサの場合はプログラムの構成が簡単になる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体集積回路間インタフェースの構成を示すブロック図
【図２】図１の半導体集積回路間インタフェースによるデータ転送を説明するための図
【図３】本発明の実施の形態２に係る半導体集積回路間インタフェースの構成を示すブロック図
【図４】本発明の実施の形態３に係る半導体集積回路間インタフェースの構成を示すブロック図
【図５】図４の半導体集積回路間インタフェースによるデータ転送を説明するための図
【図６】本発明の実施の形態４に係る半導体集積回路間インタフェースの構成を示すブロック図
【図７】本発明の実施の形態４に係る半導体集積回路間インタフェースの位相復調回路の構成を示すブロック図
【図８】従来の時分割でバスを使用する場合の半導体集積回路の接続例を示すブロック図
【図９】従来の半導体集積回路毎に専用バスを使用する場合の半導体集積回路の接続例を示すブロック図
【符号の説明】
１０、３０、４０　半導体集積回路間インタフェース
１１　搬送波発生器
１２　位相変調回路
１３　位相復調回路
１４、３８、４４　マルチプレクサ
２０　バス
３１　発振器
３２、３３、４１　分周回路
３４、３５、４２　位相変調回路
３６、３７、４３　位相復調回路
１００　搬送波信号線
【図１】
2004080621.tif 000003
【図２】
2004080621.tif 000004
【図３】
2004080621.tif 000005
【図４】
2004080621.tif 000006
【図５】
2004080621.tif 000007
【図６】
2004080621.tif 000008
【図７】
2004080621.tif 000009
【図８】
2004080621.tif 000010
【図９】
2004080621.tif 000011