(57)【要約】【課題】Ｗ−ＣＤＭＡ方式を含むデュアルモード以上の無線通信システムを構成する通信用半導体集積回路において、受信信号を増幅する利得制御アンプとしてステップ型アンプを用いることができるようにして、受信信号の強度に応じてゲインを変化させても消費電流をほぼ一定にさせ、電池寿命すなわち１回の充電による受信待機時間および通話時間を長くさせる。【解決手段】受信信号を増幅する利得制御アンプ（ＧＣＡ，２４１ａ，２４１ｂ，２４３ａ，２４３ｂ）としてステップ型アンプを用い、該ステップ型アンプを２組設けて交互に使用するように制御するとともに、ゲインの切り替えが発生した場合には未使用中のステップ型アンプでゲインを切り替えかつオフセットキャンセルを行なった後に受信信号が入力されるアンプを切り替えるようにした。【選択図】　図１
2004015409.tif 000002
【特許請求の範囲】
【請求項１】
受信信号を増幅する利得制御アンプと、該利得制御アンプの直流オフセットをキャンセルするオフセットキャンセル回路とを備え、
非連続方式で送信されてくる信号と連続方式で送信されてくる信号を共通の前記利得制御アンプで増幅可能に構成されていることを特徴とする通信用半導体集積回路。
【請求項２】
前記利得制御アンプは、その利得が段階的に変更可能に構成されていることを特徴とする請求項１に記載の通信用半導体集積回路。
【請求項３】
前記利得制御アンプは、非連続方式で送信されてくる信号を増幅する際には所定の周期で前記オフセットキャンセル回路によるオフセットのキャンセルが行なわれ、連続方式で送信されてくる信号を増幅する際には利得が変更されるのに応じて前記オフセットキャンセル回路によるオフセットのキャンセルが行なわれることを特徴とする請求項２に記載の通信用半導体集積回路。
【請求項４】
前記利得制御アンプは、互いにカットオフ周波数が異なる２以上のフィルタとこれらのフィルタのいずれかを受信信号が通過するように切り替えを行なう切り替え手段とを備え、前記非連続方式で送信されてくる信号を増幅するときと前記連続方式で送信されてくる信号を増幅するときとで前記フィルタが切り替えられるように構成されていることを特徴とする請求項１〜３のいずれかに記載の通信用半導体集積回路。
【請求項５】
受信信号を増幅する２系統以上の利得制御アンプと、該利得制御アンプの直流オフセットをキャンセルするオフセットキャンセル回路とを備え、
連続方式で送信されてくる信号をいずれか１系統の利得制御アンプで増幅しているときに利得変更が発生した場合には、他の利得制御アンプの利得の変更と前記オフセットキャンセル回路による当該他の利得制御アンプのオフセットのキャンセルが終了してから受信信号が供給される利得制御アンプが切り替えられて増幅動作を開始するように構成されていることを特徴とする通信用半導体集積回路。
【請求項６】
前記利得制御アンプは、その利得が段階的に変更可能に構成されていることを特徴とする請求項５に記載の通信用半導体集積回路。
【請求項７】
前記２系統以上の利得制御アンプのうちいずれか１系統の利得制御アンプは、非連続方式で送信されてくる信号と連続方式で送信されてくる信号を共通の回路で増幅可能に構成されていることを特徴とする請求項６に記載の通信用半導体集積回路。
【請求項８】
前記利得制御アンプは、互いにカットオフ周波数が異なる２以上のフィルタとこれらのフィルタのいずれかを受信信号が通過するように切り替えを行なう切り替え手段とを備え、前記非連続方式で送信されてくる信号を増幅するときと前記連続方式で送信されてくる信号を増幅するときとで前記フィルタが切り替えられるように構成されていることを特徴とする請求項７に記載の通信用半導体集積回路。
【請求項９】
受信信号を増幅する利得制御アンプおよび該利得制御アンプの直流オフセットをキャンセルするオフセットキャンセル回路を備え、非連続方式で送信されてくる信号と連続方式で送信されてくる信号を共通の前記利得制御アンプで増幅可能に構成された通信用半導体集積回路と、
該通信用半導体集積回路によって増幅すべき受信信号を選択する指令を与えるベースバンド回路と、を含み、
非連続方式で送信されてくる信号を増幅する際には前記利得制御アンプの利得を指定する指令を所定の周期で、また連続方式で送信されてくる信号を増幅する際には前記利得制御アンプの利得を指定する指令を受信信号の強度の変化に応じたタイミングで、前記ベースバンド回路から前記通信用半導体集積回路へ与えるように構成されてなることを特徴とする無線通信システム。
【請求項１０】
受信信号を増幅する２系統以上の利得制御アンプ及び該利得制御アンプの直流オフセットをキャンセルするオフセットキャンセル回路を備え、連続方式で送信されてくる信号をいずれか１系統の利得制御アンプで増幅しているときに利得変更が発生した場合には、他の利得制御アンプの利得の変更と前記オフセットキャンセル回路による当該他の利得制御アンプのオフセットのキャンセルが終了してから受信信号が供給される利得制御アンプが切り替えられて増幅動作を開始するように構成された通信用半導体集積回路と、
該通信用半導体集積回路によって増幅すべき受信信号を選択する指令を与えるベースバンド回路と、を含み、
非連続方式で送信されてくる信号を増幅する際には前記利得制御アンプの利得を指定する指令を所定の周期で、また連続方式で送信されてくる信号を増幅する際には前記利得制御アンプの利得を指定する指令を受信信号の強度の変化に応じたタイミングで、前記ベースバンド回路から前記通信用半導体集積回路へ与えるように構成されてなることを特徴とする無線通信システム。
【請求項１１】
前記オフセットキャンセル回路による前記利得制御アンプのオフセットのキャンセルを実行させる指令は、前記利得制御アンプの利得を指定する指令が付与された後に、前記ベースバンド回路から前記通信用半導体集積回路へ与えられるように構成されていることを特徴とする請求項９または１０に記載の無線通信システム。
【請求項１２】
前記オフセットキャンセル回路による前記利得制御アンプのオフセットのキャンセルを実行させる制御信号が、前記ベースバンド回路から前記通信用半導体集積回路へ与えられた前記利得制御アンプの利得を指定する指令に基づいて前記通信用半導体集積回路内部で生成されるように構成されてなることを特徴とする請求項９または１０に記載の無線通信システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、利得可変な信号増幅回路さらには無線通信機における受信信号を増幅する高利得増幅回路を内蔵した通信用半導体集積回路およびこの通信用半導体集積回路を組み込んだ携帯電話機等の無線通信装置に適用して有効な技術に関する。
【０００２】
【従来の技術】
自動車電話機、携帯電話機等の無線通信装置（移動体通信装置）においては、ノイズや不要周波数の信号を除去しながら微弱な受信信号をベースバンド回路が処理可能な所定のレベルまで増幅するため、ロウパス・フィルタと利得制御アンプが用いられている。
ところで、従来ＧＳＭ（Ｇｌｏｂａｌ　Ｓｙｓｔｅｍ　ｆｏｒ　Ｍｏｂｉｌｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ）やＤＣＳ（Ｄｉｇｉｔａｌ　Ｃｅｌｌｕｌａｒ　Ｓｙｓｔｅｍ）方式の携帯電話機では、一般に利得制御アンプは受信信号のレベルに応じて段階的にゲインを切り替えることが可能なステップ型のアンプが使用されている。これに対し、Ｗ−ＣＤＭＡ（Ｗｉｄｅｂａｎｄ　Ｃｏｄｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅ　Ａｃｃｅｓｓ）方式の携帯電話機では、受信信号を増幅するアンプとしてゲインをリニアに制御することができるリニア型アンプが提案されている。
【０００３】
【発明が解決しようとする課題】
ステップ型アンプとリニア型アンプとを比較すると、リニア型アンプは電流でゲインを変化させるため消費電力の変動が大きいのに対し、ステップ型アンプはゲインを切り替えてもあまり消費電流が変化しないため、電池駆動されるシステムにおいては電池の消耗を減らすことができるという利点がある。また、リニア型アンプはステップ型アンプに比べてゲインの制御範囲が狭いとともに、ゲインが高い領域ではアンプが飽和して信号が歪んでしまうという不具合がある。
かかる不具合があるにもかかわらずＷ−ＣＤＭＡ方式の携帯電話機においてリニア型アンプが用いられているのは、ステップ型アンプでは利得を切り替える度にアンプの入力ＤＣオフセットをキャンセルする必要があるが、Ｗ−ＣＤＭＡ方式では連続した受信動作が必要であるためＤＣオフセットをキャンセルする時間がないのが大きな理由である。一方、ＧＳＭ方式やＤＣＳ方式の携帯電話機では、タイムスロットと呼ばれる時間単位（例えば５７７μ秒）で送信モードと受信モードの切り替えが行なわれており、送受信の切り替えの際にＤＣオフセットのキャンセル動作を行なうことができるので、ステップ型アンプを使用することができる。
【０００４】
本発明者らはＷ−ＣＤＭＡ方式とＧＳＭ方式のデュアルモードの携帯電話機の開発に当たって受信信号を増幅するアンプを両方式で共用できないか検討したところ、上記のようにアンプの形式が異なるため共用化することが困難であることが分かった。本発明は受信アンプの共用化の検討の過程で生まれたものである。なお、本願発明に類似する技術として、特開平９−６４６６６号で開示されている発明があるが、この先願発明と本願発明とはアンプを切り替える目的および条件が異なっている。
【０００５】
本発明の目的は、Ｗ−ＣＤＭＡ方式を含むデュアルモード以上の無線通信システムを構成する通信用半導体集積回路において、受信信号を増幅する利得制御アンプとしてステップ型アンプを用いることができるようにし、これによって受信信号の強度に応じてゲインを変化させても消費電流をほぼ一定にさせ、これを用いた携帯電話機等では電池寿命すなわち１回の充電による受信待機時間および通話時間を長くできるようにすることにある。
本発明の他の目的は、受信信号を増幅する利得制御アンプのゲインの制御範囲を拡大し、ＣＮ比を向上させることができる通信用半導体集積回路およびそれを用いた無線通信システムを提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【０００６】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、本願の第１の発明は、Ｗ−ＣＤＭＡ方式のようなゲインを変化させながら連続受信を行なう無線通信システムを構成する通信用半導体集積回路において、受信信号を増幅する利得制御アンプとしてステップ型アンプを用い、該ステップ型アンプを２組設けて交互に使用するように制御するとともに、ゲインの切り替えが発生した場合には未使用中のステップ型アンプでゲインを切り替えかつオフセットキャンセルを行なった後に受信信号が入力されるアンプを切り替えるように構成したものである。
【０００７】
上記した手段によれば、利得制御アンプとしてステップ型アンプを用いるため、受信信号の強度に応じてゲインを変化させても消費電流をほぼ一定にさせることができるとともに、ステップ型アンプを２組設けてゲインを切り替えかつオフセットをキャンセルしてから受信信号の入力を切り替えるため、受信が連続する場合にもオフセットのキャンセル動作に伴う受信データの欠落を回避することができるようになる。
【０００８】
本願の第２の発明は、Ｗ−ＣＤＭＡ方式のようなゲインを変化させながら連続受信を行なうモードを含むデュアルモード以上の無線通信システムを構成する通信用半導体集積回路において、受信信号を増幅する利得制御アンプとしてステップ型アンプを用いるとともに、不要波やノイズを除去するフィルタ回路を各モードの周波数帯に応じて複数個設け、選択モードに応じてフィルタ回路を切り替えかつゲインの切り替えとオフセットのキャンセルをほぼ同時に行なうように構成したものである。ここで、モードとは、ＧＳＭ方式やＤＣＳ方式あるいはＷ−ＣＤＭＡ方式のような互いに多重化方式や変調方式が異なる通信方式を意味する。ＧＳＭ方式とＤＣＳ方式は多重化方式と変調方式が同一で周波数帯のみ異なるので、本明細書では同一のモードとされる。
【０００９】
上記した手段によれば、利得制御アンプとしてステップ型アンプを用いるため、受信信号の強度に応じてゲインを変化させても消費電流をほぼ一定にさせることができるとともに、例えばＷ−ＣＤＭＡ方式のように受信データの修復機能を有するモードにおいては、受信中にゲインの切り替えとオフセットのキャンセルを行なうことにより受信データに欠落が生じたとしてもそれを修復することができるため、受信動作に支障を来すことがない。
【００１０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
（実施例１）
図１には、本発明を適用して好適な第１の実施例の携帯電話機の受信系回路の構成例が示されている。特に制限されるものでないが、この実施例はＷ−ＣＤＭＡ方式のような受信信号を連続して受信する通信システムに適用して好適な実施例である。
図１において、１００は信号電波の送受信用アンテナ、１１０は送信信号と受信信号とを分離するフィルタから成るデュプレクサ（分波器）、１２０はデュプレクサ１１０により分離された受信信号を中間周波数を介さずに復調、増幅しベースバンド信号に変換するダイレクトコンバージョン方式の受信系回路、１３０は受信信号の周波数変換（ダウンコンバート）等に必要とされる４２２０〜４３４０ＭＨｚのような高周波発振信号φＲＦを発生する発振回路である。
【００１１】
この実施例の受信系回路１２０は、アンテナ１００より受信された信号を増幅する低雑音増幅回路（ＬＮＡ）１２１と、発振回路１３０で生成された発振信号φＲＦを分周しかつ互いに位相が９０°ずれた２つの直交信号を生成する分周位相回路１２２と、ＬＮＡ１２１で増幅された受信信号と上記分周回路１２２で分周され信号とを合成することで直接音声周波数のベースバンド信号Ｉ，Ｑにダウンコンバートしかつ復調するミキサ（ＭＩＸ）１２３ａ，１２３ｂと、利得制御可能なアンプ（ＧＣＡ）やロウパスフィルタ（ＬＰＦ）を有し復調信号を所定のレベルまで増幅する２組の高利得増幅部１２４ａ，１２４ｂと、ミキサ（ＭＩＸ）１２３ａ，１２３ｂからの復調信号を高利得増幅部１２４ａまたは１２４ｂのいずれかに選択的に入力するためのスイッチＳＷａ１，ＳＷｂ１からなる切り替え回路１２５と、該切り替え回路１２５と連動して制御され選択された側の高利得増幅部の出力を図示しないベースバンド回路に供給するスイッチＳＷａ２，ＳＷｂ２からなる切り替え回路１２６と、切り替え回路１２５および１２６の切り替え制御を行なう制御回路１２７とから構成されている。
【００１２】
高利得増幅部（ＨＧＡ−Ａ）１２４ａは、Ｉ信号を増幅する利得制御アンプ回路２４１ａと帯域制限をするロウパスフィルタ２４２ａおよびＱ信号用の利得制御アンプ回路２４３ａとロウパスフィルタ２４４ａから構成されている。また、高利得増幅部（ＨＧＡ−Ｂ）１２４ｂも１２４ａと同様に、Ｉ信号用の利得制御アンプ回路２４１ｂとロウパスフィルタ２４２ｂおよびＱ信号用の利得制御アンプ回路２４３ｂとロウパスフィルタ２４４ｂから構成されている。ロウパスフィルタ２４４ａ，２４２ｂは、抵抗と容量等で構成され、Ｗ−ＣＤＭＡ方式の携帯電話機では２ＭＨｚ帯の信号を通過させるように帯域が設定される。
【００１３】
図１には示されていないが、低雑音増幅回路（ＬＮＡ）１２１の前段には、アンテナ１００より受信された信号から不要波を除去するＳＡＷフィルタが設けられることもある。特に制限されるものではないが、この実施例では、上記受信系回路１２０と発振回路１３０と図示しない送信系回路は、フィルタ容量や水晶振動子などの外付け部品を除き、単結晶シリコンのような１個の半導体基板上に半導体集積回路として形成される。
【００１４】
図２には、図１における高利得増幅部１２４ａと１２４ｂのより詳しい構成例が示されている。図２に示されているように、高利得増幅部１２４ａと１２４ｂは、複数（例えば３個）の利得制御アンプＧＣＡ１，ＧＣＡ２，ＧＣＡ３とロウパスフィルタＬＰＦ１，ＬＰＦ２，ＬＰＦ３とが交互に直列形態に接続され、最終段に利得が固定のアンプＡＭＰが接続された構成を有している。
【００１５】
また、各利得制御アンプＧＣＡ１，ＧＣＡ２，ＧＣＡ３のオフセットキャンセル時に入力端子間を短絡するためのスイッチＳＷ１，ＳＷ２，ＳＷ３と、各利得制御アンプＧＣＡ１，ＧＣＡ２，ＧＣＡ３に対応してそれらの出力電位差をデジタル信号に変換するＡＤ変換回路ＡＤＣ１，ＡＤＣ２，ＡＤＣ３と、ＡＤ変換回路による比較結果に基づき対応する利得制御アンプＧＣＡ１，ＧＣＡ２，ＧＣＡ３の差動入力に対して、出力のＤＣオフセットを「０」とするような入力オフセット電圧を与えるＤＡ変換回路ＤＡＣ１，ＤＡＣ２，ＤＡＣ３とが設けられている。ＡＤ変換回路ＡＤＣ１〜ＡＤＣ３とＤＡ変換回路ＤＡＣ１〜ＤＡＣ３を制御してオフセットキャンセル動作（キャリブレーション）をさせるための制御回路は、専用の制御回路としても受けても良いが、この実施例では受信系回路１２０全体を制御する制御回路１２７が兼用するように構成されている。
【００１６】
キャリブレーションは、ベースバンド回路からの指令（コマンド）に基づいて制御回路１２７によって、先ず、初段目の利得制御アンプＧＣＡ１のＤＣオフセットキャリブレーションを行い、初段目が完了したら次に２段目、２段目が完了したら次に３段目と、１段ずつ順番にキャリブレーションを行なう。
【００１７】
また、特に制限されないが、各段のＤＣオフセットキャリブレーションは、ＡＤ変換回路ＡＤＣ１，ＡＤＣ２，ＡＤＣ３による各アンプＧＣＡ１，ＧＣＡ２，ＧＣＡ３の差動出力の比較と、ＤＡ変換回路ＤＡＣ１，ＤＡＣ２，ＤＡＣ３によるアンプＧＣＡ１，ＧＣＡ２，ＧＣＡ３への電圧印加とを逐次繰り返して行なう逐次比較方式を採用している。ＤＡ変換回路ＤＡＣ１，ＤＡＣ２，ＤＡＣ３は、例えば電流値がｉ，２ｉ，４ｉ，８ｉ……のような関係にあるｎ種類（ｎは正の整数で、例えば６のような値とされる）の重み電流をｎビットの入力信号に応じて合成し電圧に変換することで、２ｎ段階の電圧値の中から１つを選択して出力することが可能となっている。
【００１８】
そして、制御回路１２７からのタイミング信号によりＡＤ変換回路ＡＤＣ１，ＡＤＣ２，ＡＤＣ３におけるアンプ出力と基準電圧との比較と、そのＡＤ変換結果に応じたＤＡ変換回路ＤＡＣ１，ＤＡＣ２，ＤＡＣ３による差動アンプ入力への電圧印加とを、例えば６回繰り返し行なうことで、各段の利得制御アンプＧＣＡ１，ＧＣＡ２，ＧＣＡ３のキャリブレーションがそれぞれ実行される。そして、キャリブレーションが完了したら、上記ＤＡ変換回路ＤＡＣ１，ＤＡＣ２，ＤＡＣ３に設けられたレジスタＲＥＧに各アンプのＤＣオフセットを「０」にさせるのに必要な最終ＤＡ入力値を記憶させ、次のキャリブレーション時までその状態を保持するように制御される。
【００１９】
なお、上記のようなＡＤ変換回路およびＤＡ変換回路による利得制御アンプのキャリブレーション方式については本出願人により既に幾つかの出願がなされているとともに、キャリブレーション方式そのものは本発明とは直接関係しないので、詳しい回路の例示と説明は省略する。
【００２０】
図３および図４には、利得制御アンプＧＣＡ１，ＧＣＡ２，ＧＣＡ３として用いられるステップ型アンプの具体的な回路例が示されている。このうち、図３の利得制御アンプは、一対の差動バイポーラトランジスタＱ１，Ｑ２のエミッタ端子間に互いに抵抗値が異なる複数の抵抗Ｒｅ１，Ｒｅ２，……Ｒｅｎが並列に設けられ、これらの抵抗がスイッチＳＷ１１，ＳＷ１２；ＳＷ２１，ＳＷ２２……ＳＷｎ１，ＳＷｎ２により接続／離反可能に構成されている。抵抗Ｒｅ１，Ｒｅ２，……Ｒｅｎは互いに同一の抵抗値でも良いが、例えば２のｎ倍のような重みを持つように形成することにより、オンさせるスイッチの組合わせに応じてゲインを異ならせることができる。
【００２１】
図３の利得制御アンプは、差動バイポーラトランジスタＱ１，Ｑ２のエミッタ端子間に接続される抵抗の値が大きいほど利得が小さなアンプとして動作し、接続される抵抗の値が小さいほど利得が大きなアンプとして動作する。Ｒｃ１，Ｒｃ２はコレクタ抵抗、ＣＩ１，ＣＩ２は定電流源である。スイッチＳＷ１１，ＳＷ１２；ＳＷ２１，ＳＷ２２……ＳＷｎ１，ＳＷｎ２は、ベースバンド回路からの指令に基づいて制御回路１２７によって、オン、オフ制御される。
【００２２】
図４の利得制御アンプは、互いに対をなす複数組の差動バイポーラトランジスタＱ１１，Ｑ１２；Ｑ２１，Ｑ２２……Ｑｎ１，Ｑｎ２と、各対のトランジスタのエミッタ端子間にそれぞれ接続された互いに抵抗値が異なる抵抗Ｒｅ１，Ｒｅ２，……Ｒｅｎが接続され、トランジスタＱ１１，Ｑ１２；Ｑ２１，Ｑ２２……Ｑｎ１，Ｑｎ２のエミッタはスイッチＳＷ１１，ＳＷ１２；ＳＷ２１，ＳＷ２２……ＳＷｎ１，ＳＷｎ２を介して共通の定電流源ＣＩ１ＣＩ２に接続／離反可能に構成されている。
【００２３】
図４の利得制御アンプは、オン状態されるスイッチすなわち定電流源ＣＩ１ＣＩ２に接続されるバイポーラトランジスタのエミッタ端子間に接続される抵抗の値が大きいほど利得が小さなアンプとして動作し、接続されるトランジスタのエミッタ端子間に接続される抵抗の値が小さいほど利得が大きなアンプとして動作する。Ｒｃ１，Ｒｃ２は共通のコレクタ抵抗、ＣＩ１，ＣＩ２は定電流源である。スイッチＳＷ１１，ＳＷ１２；ＳＷ２１，ＳＷ２２……ＳＷｎ１，ＳＷｎ２は、ベースバンド回路からの指令に基づいて制御回路１２７によって、オン、オフ制御される。
【００２４】
特に制限されるものでないが、ベースバンド回路と上記受信系回路１２０の制御回路１２７との間は、例えば３本の信号線からなるシリアルバスで接続されており、ベースバンド回路から制御回路１２７に対して、コマンドコードＤＡＴＡと該コマンドのラッチタイミングを与えるクロックＣＬＫとデータが有効であることを示すイネーブル信号ＥＮが供給され、制御回路１２７はイネーブル信号ＥＮが有効レベル間にそのとき供給されているコマンドコードＤＡＴＡをクロックＣＬＫに同期して取り込み、取り込んだ指令に基づき受信系回路１２０の動作制御を行なう。
【００２５】
図５には、利得制御アンプＧＣＡ１，ＧＣＡ２，ＧＣＡ３として用いられるステップ型アンプと、キャリブレーション用のＤＡＣの具体的な回路例が示されている。
なお、図５において、トランジスタＱｎ１，Ｑｎ２は図４の利得制御アンプＧＣＡのトランジスタＱ１１，Ｑ１２；Ｑ２１，Ｑ２２……Ｑｎ１，Ｑｎ２を、またエミッタ抵抗Ｒｅは図４のエミッタ抵抗Ｒｅ１，Ｒｅ２，……Ｒｅｎをそれぞれ簡略して示したものであり、符号ＤＡＣｂが付されている部分はＤＡＣａの部分と同一構成の回路であるので省略してある。図５のＤＡＣａの回路とＤＡＣｂの回路により１つのＤＡ変換回路として機能する。この実施例では、入力ＩＮ１，ＩＮ２を短絡した状態で出力ＯＵＴ１，ＯＵＴ２の電位差が０となるように、ＤＡＣａとＤＡＣｂの回路を構成するトランジスタＱ３１，Ｑ３２，Ｑ３３……に流れる電流が調整され、そのときの値がレジスタＲＥＧに保持される。　次に、本実施例のＷ−ＣＤＭＡ方式の受信系回路における利得の切り替えとオフセットキャンセル動作のタイミングについて、図６を用いて説明する。
【００２６】
図６には、受信信号のレベルに応じて高利得増幅部１２４ａ，１２４ｂにおけるゲインＧが、Ｇ１−Ｇ２−Ｇ３のように、３段階に変化する場合のタイミング制御の一例が示されている。
高利得増幅部１２４ａがゲインＧ１で受信信号を増幅している（高利得増幅部１２４ｂは休止中）ときに、ベースバンド回路からゲインをＧ２に切り替える指令ＣＭＤ１が受信系回路１２０に対して供給されると、制御回路１２７から高利得増幅部１２４ｂに対して利得制御アンプＧＣＡ１，ＧＣＡ２，ＧＣＡ３のトータルのゲインをＧ２にさせるような制御信号（エミッタ抵抗の切り替え信号）が与えられ、スイッチＳＷ１１，ＳＷ１２；ＳＷ２１，ＳＷ２２……ＳＷｎ１，ＳＷｎ２の状態が切り替えられてゲインが変更される（図６のタイミングｔ１）。
【００２７】
続いて、ベースバンド回路からＤＣオフセットのキャンセルを行なう指令ＣＭＤ２が供給されると、制御回路１２７から高利得増幅部１２４ｂに対して利得制御アンプＧＣＡ１，ＧＣＡ２，ＧＣＡ３のキャリブレーションを実行させるような制御信号（ＡＤ変換回路等の制御信号）が与えられ、オフセットのキャンセルが行なわれる（図６のタイミングｔ２）。
その後、ベースバンド回路からアンプを切り替える指令ＣＭＤ３が供給されると、制御回路１２７から切り替え回路１２５，１２６に対してアンプを切り替えるような制御信号（スイッチＳＷａ１，ＳＷｂ１，ＳＷａ２，ＳＷｂ２の切り替え信号）が与えられ、ミキサ１２３ａ，１２３ｂで復調された受信信号が高利得増幅部１２４ａの代わりに１２４ｂに供給されるようになる（図６のタイミングｔ３）。
【００２８】
それから、ベースバンド回路からゲインをＧ２からＧ３に切り替える指令ＣＭＤ４が受信系回路１２０に対して供給されると、制御回路１２７から今度は高利得増幅部１２４ａに対して利得制御アンプＧＣＡ１，ＧＣＡ２，ＧＣＡ３のトータルのゲインをＧ３にさせるような制御信号（エミッタ抵抗の切り替え信号）が与えられ、スイッチＳＷ１１，ＳＷ１２；ＳＷ２１，ＳＷ２２……ＳＷｎ１，ＳＷｎ２の状態が切り替えられてゲインが変更される（図６のタイミングｔ４）。
【００２９】
続いて、ベースバンド回路からＤＣオフセットのキャンセルを行なう指令ＣＭＤ５が供給されると、制御回路１２７から高利得増幅部１２４ａに対して利得制御アンプＧＣＡ１，ＧＣＡ２，ＧＣＡ３のキャリブレーションを実行させるような制御信号（ＡＤ変換回路等の制御信号）が与えられ、オフセットのキャンセルが行なわれる（図６のタイミングｔ５）。
その後、ベースバンド回路からアンプを切り替える指令ＣＭＤ６が供給されると、制御回路１２７から切り替え回路１２５，１２６に対してアンプを切り替えるような制御信号（スイッチＳＷａ１，ＳＷｂ１，ＳＷａ２，ＳＷｂ２の切り替え信号）が与えられ、ミキサ１２３ａ，１２３ｂで復調された受信信号が高利得増幅部１２４ｂの代わりに１２４ａに供給されるようになる（図６のタイミングｔ６）。
【００３０】
以上、ゲイン切り替え時にベースバンド回路から受信系回路１２０に対して３回に分けて指令が供給される場合を説明したが、受信系回路１２０の制御回路１２７にタイマ回路を持たせておいて、図７のように、ベースバンド回路から受信系回路１２０に対してゲイン切り替え指令ＣＭＤ１１が供給されると、受信系回路１２０の側において自動的にゲインの切り替えとキャリブレーション（タイミングｔ１１）を行ない、その後ベースバンド回路から受信系回路１２０に対してアンプ切り替え指令ＣＭＤ１２が供給されると、切り替え回路１２５，１２６の切り替えによるアンプの切り替え（タイミングｔ１２）が行われるように構成することができる。
【００３１】
さらに、ゲイン切り替え時にベースバンド回路から受信系回路１２０に対して供給される第１の指令で利得制御アンプＧＣＡ１，ＧＣＡ２，ＧＣＡ３のゲインの切り替えを行ない、第２の指令でキャリブレーションと切り替え回路１２５，１２６の切り替えによるアンプの切り替えが連続して行なわれるように構成したり、ゲイン切り替え時にベースバンド回路から受信系回路１２０に対して供給される１つの指令で、利得制御アンプＧＣＡ１，ＧＣＡ２，ＧＣＡ３のゲインの切り替えと、キャリブレーションと、切り替え回路１２５，１２６によるアンプの切り替えが連続して行なわれるように構成することも可能である。
【００３２】
（実施例２）
図８は、本発明を適用して好適な第２の実施例の携帯電話機の受信系回路の構成例が示されている。特に制限されるものでないが、この実施例はＷ−ＣＤＭＡ方式とＧＳＭおよびＤＣＳ方式の通信が可能なデュアルモードの通信システムに適用して好適な実施例である。図８において、図１と同一の回路ブロックには同一の符号を付して重複した説明は省略する。
【００３３】
この実施例においては、デュアルモードの通信を可能にするため、Ｗ−ＣＤＭＡ方式の送受信信号の分離用デュプレクサ（分波器）１１０の他に、ＧＳＭおよびＤＣＳ方式用の送受信切り替えスイッチ１４０が設けられている。ＧＳＭおよびＤＣＳ方式の信号用に送受信切り替えスイッチ１４０を使用しているのは、ＧＳＭおよびＤＣＳ方式では送信と受信が時分割で時間差をおいて実行されるとともに、スイッチの方が安価であるためである。Ｗ−ＣＤＭＡ方式の信号分離用にデュプレクサ（分波器）を使用しているのは、Ｗ−ＣＤＭＡ方式では送受信を周波数が異なる信号で同時に行なうためである。
【００３４】
発振回路１３０は、Ｗ−ＣＤＭＡ方式の送受信の際には４２２０〜４３４０ＭＨｚのような周波数の発振信号φＲＦを、またＧＳＭ方式の送受信の際には３７００〜３８４０ＭＨｚのような周波数の発振信号φＲＦを、さらにＤＣＳ方式の送受信の際には３６１０〜３７６０ＭＨｚのような周波数の発振信号φＲＦをそれぞれ発生するように制御される。
受信系回路１２０には、Ｗ−ＣＤＭＡ方式の受信信号用の低雑音増幅回路（ＬＮＡ）１２１およびミキサ１２３ａ，１２３ｂの他に、ＧＳＭおよびＤＣＳの受信信号用の低雑音増幅回路（ＬＮＡ）１２８と、ミキサ１２９ａ，１２９ｂが設けられている。切り替え回路１２５には、アンプ切り替え用スイッチＳＷａ１，ＳＷｂ１の他、Ｗ−ＣＤＭＡの受信信号とＧＳＭまたはＤＣＳの受信信号とを切り替える信号切り替え用スイッチＳＷｃ１，ＳＷｃ２が設けられている。さらに、高利得増幅部１２４ｂには、Ｗ−ＣＤＭＡの受信信号用のロウパスフィルタ２４２ｂ，２４４ｂのほかに、ＧＳＭおよびＤＣＳの受信信号用のロウパスフィルタ２４２ｃ，２４４ｃと、フィルタ切り替え用のスイッチＳＷｃ３，ＳＷｃ４，ＳＷｃ５，ＳＷｃ６が設けられている。それ以外の構成は、図１の第１実施例とほぼ同様である。
【００３５】
図８に示されている各スイッチの状態は、ＧＳＭおよびＤＣＳの受信信号を増幅する場合における状態である。ＬＮＡ１２８で増幅されミキサ１２９ａ，１２９ｂでダウンコンバートされたＧＳＭまたはＤＣＳの受信信号Ｉ，Ｑは、スイッチＳＷｃ１，ＳＷｃ２およびＳＷａ１，ＳＷｂ１を介して利得制御アンプ２４１ｂ，２４３ｂに供給されて増幅され、スイッチＳＷｃ３，ＳＷｃ５によりロウパスフィルタ２４２ｃ，２４４ｃを通過してスイッチＳＷｃ４，ＳＷｃ６から切り替え回路１２６を経てベースバンド回路へ供給される。ＧＳＭおよびＤＣＳの受信動作中、すべてのスイッチは状態が固定され、切り替えは行なわれない。
【００３６】
スイッチＳＷｃ１，ＳＷｃ２とＳＷｃ３，ＳＷｃ４，ＳＷｃ５，ＳＷｃ６は連動して制御されるように構成されており、Ｗ−ＣＤＭＡの受信信号を増幅する場合（以下、Ｗ−ＣＤＭＡモードと称する）には、図８の状態とは逆の側に切り替えられる。また、スイッチＳＷａ１，ＳＷｂ１とＳＷａ２，ＳＷｂ２は、互いに連動しており、図１の実施例と同様に制御される。すなわち、Ｗ−ＣＤＭＡモードで利得制御アンプのゲインが変化されるときにスイッチＳＷａ１，ＳＷｂ１とＳＷａ２，ＳＷｂ２が切り替えられて、ミキサ１２３ａ，１２３ｂからの信号を利得制御アンプ２４１ａ，２４３ａまたは２４１ｂ，２４３ｂへ交互に供給するように制御される。
【００３７】
図８には、ロウパスフィルタ２４２ｂ，２４２ｃと２４４ｂ，２４４ｃとしてそれぞれ互いに特性の異なるものを用意しておいてスイッチＳＷＣ３，ＳＷｃ４，ＳＷｃ５，ＳＷｃ６で切り替えるようにした実施例が示されているが、図９のように、一部の素子（容量）を共通に使用して特性を変化させることでＷ−ＣＤＭＡの受信信号またはＧＳＭ，ＤＣＳの受信信号を処理できるようにしてもよい。
【００３８】
図９のうち、（Ａ）は１次のフィルタの例であり、抵抗Ｒ１と容量Ｃ１とからなるフィルタの容量Ｃ１と並列に、直列のオン／オフ・スイッチＳ１および容量Ｃ２が接続されている。また、図９（Ｂ）は、バイポーラ・トランジスタＱ０とそのエミッタに接続された定電流源ＣＩ０を有する２次のフィルタの例である。入力端子とトランジスタＱ０のベースとの間には抵抗Ｒ１とＲ２が直列に接続され、Ｑ０のベースと接地点との間に容量Ｃ１が、またこの容量Ｃ１と並列に、直列のオン／オフ・スイッチＳ１および容量Ｃ２が接続され、抵抗Ｒ１，Ｒ２の接続ノードと出力端子（Ｑ０のエミッタ）との間に容量Ｃ３が、そしてこの容量Ｃ３と並列に、オン／オフ・スイッチＳ２−容量Ｃ４−スイッチＳ３が接続されている。いずれのフィルタにおいても、スイッチＳ１またはＳ１〜Ｓ３がオンまたはオフされることにより、フィルタのカットオフ周波数が変更されるように構成されている。
【００３９】
図１０には、第２実施例の受信系回路において、受信信号の強度が変化した場合における利得可変アンプの動作タイミングが示されている。図１０において、（Ａ）は受信信号の強度変化、（Ｂ）および（Ｃ）はＧＳＭまたはＤＣＳモードでの受信動作タイミング、（Ｄ）〜（Ｆ）はＷ‐ＣＤＭＡモードでの受信動作タイミングを示す。また、図１０において、ハッチングが付されている部位は、ゲインの切り替え動作およびＤＣオフセットのキャンセル（キャリブレーション）動作が行なわれる期間を意味している。図１０（Ｂ），（Ｃ）のように、ＧＳＭまたはＤＣＳモードでは、受信動作は間欠的に行なわれるため、各受信動作の直前にキャリブレーションを何ら支障なく行なうことができる。なお、図１０（Ｂ），（Ｃ）において、“Ｒｘ”は受信動作、“Ｍｏｎ”は受信信号の強度を検出するためのモニタ動作を意味している。
【００４０】
一方、図１０（Ｄ）から分かるように、Ｗ‐ＣＤＭＡモードでは連続した受信が行なわれるため、図１０（Ｅ），（Ｆ）のように、受信信号の強度が一定である期間Ｔ１，Ｔ３においては一方の高利得増幅部（ＨＧＡ−ＡまたはＨＧＡ−Ｂ）が一定のゲインＧａｉｎＡ，ＧａｉｎＣで動作し、受信信号の強度が変化している期間Ｔ２においてはＡ側とＢ側の高利得増幅部（ＨＧＡ−ＡとＨＧＡ−Ｂ）が交互に動作される。そして、アンプの切り替え直前にそれぞれゲインの切り替えとキャリブレーションが行なわれる。
図１１には、第２実施例の受信系回路におけるＧＳＭまたはＤＣＳモードでの１フレーム期間中の受信動作のタイミングの例が示されている。なお、図１１において、“Ｔｘ”は送信動作を意味している。
【００４１】
図１１（Ｂ）のように、ベースバンド回路からゲインを切り替える指令ＣＭＤ１が受信系回路１２０に対して供給されると、制御回路１２７から高利得増幅部（ＨＧＡ−Ｂ）１２４ｂに対して利得制御アンプＧＣＡ１，ＧＣＡ２，ＧＣＡ３のトータルのゲインをＧ２にさせるような制御信号（図３のエミッタ抵抗の切り替え信号）が与えられ、スイッチＳＷ１１，ＳＷ１２；ＳＷ２１，ＳＷ２２……ＳＷｎ１，ＳＷｎ２の状態が切り替えられてゲインが変更される（タイミングｔ１）。
【００４２】
続いて、ベースバンド回路からＤＣオフセットのキャンセルを行なう指令ＣＭＤ２が供給されると、制御回路１２７から高利得増幅部（ＨＧＡ−Ｂ）１２４ｂに対して利得制御アンプＧＣＡ１，ＧＣＡ２，ＧＣＡ３のキャリブレーションを実行させるような制御信号（ＡＤ変換回路等の制御信号）が与えられ、オフセットのキャンセルが行なわれる（タイミングｔ２）。その後、高利得増幅部（ＨＧＡ−Ｂ）１２４ｂによる受信信号の増幅が開始される（タイミングｔ３）。
【００４３】
ＧＳＭまたはＤＣＳモードでの制御タイミングは、上記のようなものに限定されるものでなく、図１１（Ｄ）のように、ベースバンド回路から受信系回路１２０に対してゲイン切り替え指令ＣＭＤ１１が供給されると、受信系回路１２０の側において図１１（Ｅ）のように自動的にゲインの切り替えとキャリブレーション（タイミングｔ１１）を行ない、その後高利得増幅部（ＨＧＡ−Ｂ）１２４ｂによる受信信号の増幅が開始される（タイミングｔ１２）ように構成することができる。
【００４４】
図１２には、上記実施例を適用した携帯電話機全体のシステム構成例を示す。図１２に示されているように、受信系回路１２０は送信系回路１５０と共に１つの半導体基板上に半導体集積回路（以下、ＲＦ−ＩＣと称する）２００として構成されている。ＲＦ−ＩＣ２００の受信系回路１２０で復調されたＩ，Ｑ信号はベースバンド回路３００に供給される。
ベースバンド回路３００はキー入力信号などに基づいて送受信のモードを判定するモード選択回路４００からのモード切り替え信号ＭＯＤＥにより第２実施例の切り替え回路１２５内のスイッチＳＷｃ１，ＳＷｃ２等を切り替えるコマンドコードをＲＦ−ＩＣ２００へ供給したり、送信データをＩ，Ｑ信号に変換してＲＦ−ＩＣ２００へ渡したりする。ベースバンド回路３００からＲＦ−ＩＣ２００への指令は、コマンドコードの送信に限定されるものでなく、前記実施例の制御回路１２７から各スイッチへ供給される制御信号のような信号を直接ベースバンド回路３００から与えるようにすることも可能である。モード選択回路４００は、キー入力信号ではなく、送信したいデータ量に応じてモードを決定する回路であっても良い。この場合、モード選択回路４００はベースバンド回路３００内に設けられても良い。
【００４５】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記いずれの実施例においても、Ｗ−ＣＤＭＡ方式においては、オフセットキャンセルに要する時間を稼ぐために２つの高利得増幅回路１２４ａと１２４ｂを設けておいて、ゲインの変更がある度に交互に切り替えて使用すると説明したが、高利得増幅回路を１つだけ設けるようにしても良い。これは、Ｗ−ＣＤＭＡ方式の携帯電話機では受信データの修復機能を有するように構成されるので、高利得増幅回路を１つだけとしても、受信途中の適当なタイミングでゲインの切り替えとオフセットのキャンセルを行なうことにより受信データに欠落が生じてもそれを修復することができるため、受信動作に支障を来すことがないからである。
【００４６】
また、前記実施例では、受信信号を増幅する高利得増幅部にそれぞれオフセットキャンセル回路が設けられているが、複数の高利得増幅部に対して共通のオフセットキャンセル回路を設けてオフセットキャンセルを順番に行なわせるように構成することも可能である。さらに、実施例では、受信系回路と送信系回路を１つの半導体チップ上に形成したものを示したが、別個の半導体チップ上に構成されていても良い。利得可変アンプの構成も図３や図４に示すような回路に限定されず、他の回路形式のものやＭＯＳＦＥＴで構成されたものであっても良い。
【００４７】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＷ−ＣＤＭＡ方式とＧＭＳまたはＤＣＳ方式の２つの方式による通信が可能なデュアルモードの携帯電話機およびそれに使用される通信用半導体集積回路としてのＲＦ−ＩＣに適用した場合を説明したが、本発明はそれに限定されるものでなく、ＧＭＳＫ変調の位相シフトにさらに振幅シフトを加えたようなＱＰＳＫ変調を行なうＥＤＧＥ（Ｅｎｈａｎｃｅｄ　Ｄａｔａ　Ｒａｔｅｓ　ｆｏｒ　ＧＭＳ　Ｅｖｏｌｕｔｉｏｎ）と呼ばれる方式の通信も可能に構成されたトリプルモードや、さらに他の通信方式を加えたクォッドモードの携帯電話機にも利用することができる。
【００４８】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
すなわち、Ｗ−ＣＤＭＡ方式を含むデュアルモード以上の無線通信システムを構成する通信用半導体集積回路において、受信信号を増幅する利得制御アンプとしてステップ型アンプを用いることができるようになり、これによってこれを用いた携帯電話機では受信信号の強度に応じてゲインを変化させても消費電流をほぼ一定にさせ、電池寿命すなわち１回の充電による受信待機時間および通話時間を長くすることができるようになる。
【００４９】
また、本願発明に従うと、受信信号を増幅する利得制御アンプのゲインの制御範囲を拡大し、ＣＮ比を向上させることができる通信用半導体集積回路およびそれを用いた無線通信システムを実現することができる。
【図面の簡単な説明】
【図１】本発明を適用して好適な第１の実施例の携帯電話機の受信系回路の構成例を示すブロック図である。
【図２】図１の受信系回路の高利得増幅部の構成例を示すブロック図である。
【図３】図１の受信系回路の利得制御アンプとして用いられるステップ型アンプの具体的な回路例を示す回路図である。
【図４】図１の受信系回路の利得制御アンプとして用いられるステップ型アンプの他の回路例を示す回路図である。
【図５】図１の受信系回路の利得制御アンプとキャリブレーション用のＤＡＣ回路の回路例を示す回路図である。
【図６】受信信号のレベルに応じて高利得増幅部においてゲインを変化させる場合の制御タイミングの一例を示すタイミングチャートである。
【図７】受信信号のレベルに応じて高利得増幅部においてゲインを変化させる場合の制御タイミングの他の例を示すタイミングチャートである。
【図８】本発明を適用して好適な第２の実施例の携帯電話機の受信系回路の構成例を示すブロック図である。
【図９】実施例の受信系回路を構成するロウパスフィルタの構成例を示す回路図である。
【図１０】第２の実施例の受信系回路における制御タイミングを示すタイミングチャートである。
【図１１】第２の実施例の受信系回路におけるＧＳＭまたはＤＣＳの受信信号の増幅時の制御タイミングを示すタイミングチャートである。
【図１２】本発明を適用して好適な携帯電話機の構成例を示すブロック図である。
【符号の説明】
１００　アンテナ
１１０　デュプレクサ
１２０　受信系回路
１２１，１２８　低雑音増幅回路
１２２　分周位相回路
１２３ａ，１２３ｂ，１２９ａ，１２９ｂ　ミキサ
１２４ａ，１２４ｂ　高利得増幅部
１２５，１２６　切り替え回路
１２７　制御回路
１３０　発振回路
１４０　送受信切り替えスイッチ
１５０　送信系回路
２００　通信用半導体集積回路（ＲＦ−ＩＣ）
２４１ａ，２４１ｂ，２４３ａ，２４３ｂ　利得制御アンプ回路
２４２ａ，２４２ｂ，２４２ｃ，２４４ａ，２４４ｂ，２４４ｃ　ロウパスフィルタ（ＬＰＦ）
３００　ベースバンド回路
４００　モード選択回路
【図１】
2004015409.tif 000003
【図２】
2004015409.tif 000004
【図３】
2004015409.tif 000005
【図４】
2004015409.tif 000006
【図５】
2004015409.tif 000007
【図６】
2004015409.tif 000008
【図７】
2004015409.tif 000009
【図８】
2004015409.tif 000010
【図９】
2004015409.tif 000011
【図１０】
2004015409.tif 000012
【図１１】
2004015409.tif 000013
【図１２】
2004015409.tif 000014