(57)【要約】【課題】ＳｉＧｅ層を有する半導体基板の製造方法において、ＳｉＧｅ層の薄層化、かつ、転位密度の低減化を図ることができ、しかも、ＳｉＧｅ層表面が平坦化された半導体基板の製造方法を提供する。【解決手段】濃度２０％以上のＨＣｌガスを用いて、１０００℃以上１２００℃以下でパージ処理し、表面粗さＲｍｓを０．１８ｎｍ以上としたシリコン基板１上に、ＳｉＧｅ層２をエピタキシャル成長させることを特徴とする半導体基板の製造方法を用いる。【選択図】      図１
2004342818.tif 000002
【特許請求の範囲】
【請求項１】
濃度２０％以上のＨＣｌガスを用いて、１０００℃以上１２００℃以下でパージ処理したシリコン基板上に、ＳｉＧｅ層をエピタキシャル成長させることを特徴とする半導体基板の製造方法。
【請求項２】
前記ＨＣｌガスパージ処理を施したシリコン基板の表面粗さＲｍｓが０．１８ｎｍ以上であることを特徴とする請求項１記載の半導体基板の製造方法。
【請求項３】
前記ＳｉＧｅ層上に、さらに、Ｓｉ層を形成することを特徴とする請求項１または請求項２記載の半導体基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板の製造方法、より詳細には、ＳｉＧｅ層を有する半導体基板の製造方法に関するものである。
【０００２】
【従来の技術】
近年、シリコン基板上に、ＳｉＧｅ層を介してＳｉをエピタキシャル成長させた歪Ｓｉ層をチャネル領域に用いた高速デバイスが提案されている。
この歪Ｓｉ層は、Ｓｉに比べて格子定数が大きいＳｉＧｅに引っ張られて歪を生じており、これにより、Ｓｉのバンド構造が変化し、縮退が解けて、キャリア移動度が増大する。
よって、この歪Ｓｉ層をチャネル領域に用いることにより、バルクＳｉを用いた場合の１．５倍以上のキャリア移動の高速化が可能となる。
【０００３】
上記のような歪Ｓｉ層を、転位が生じることなく得るためには、シリコン基板上に転位密度が低いＳｉＧｅ層をエピタキシャル成長させる必要がある。
しかしながら、ＳｉとＳｉＧｅは格子定数が異なることから、格子不整合により転位が発生し、その影響が歪Ｓｉ層にまで及び、その結果、デバイス活性層である歪Ｓｉ層において、転位が生じるという問題があった。
【０００４】
これに対しては、従来は、エピタキシャル成長の過程において、ＳｉＧｅ層中のＧｅ濃度を段階的に増加させる組成傾斜層を形成することにより、転位の発生を防止する方法が採用されていた（例えば、特許文献１参照）。
【０００５】
しかしながら、この方法でも、トランジスタの動作不良を防止するほどの転位の低減化を図ることは困難であった。
また、Ｇｅ濃度を段階的に増加させるため、ＳｉＧｅ層の厚さが約３μｍと非常に厚いものとなり、このような厚いＳｉＧｅ層のエピタキシャル成長には時間を要し、生産効率、コストの面においても劣っていた。
【０００６】
上記課題に対しては、さらに、シリコン基板表面にＶ字状の溝を形成した後、ＳｉＧｅ層をエピタキシャル成長させることにより、ＳｉＧｅ層中の転位密度を低減させるという提案がなされている（特許文献２参照）。
【０００７】
【特許文献１】
特開平６−２５２０４６号公報
【特許文献２】
特開２００２−３５９１８９号公報
【０００８】
【発明が解決しようとする課題】
上記のシリコン基板表面に溝を形成する方法は、ＳｉＧｅ層成膜中に発生した転位が、前記溝側面で抜けて消滅するため、ＳｉＧｅ層中の転位密度を低減させることができるというものである。
【０００９】
しかしながら、上記方法においては、エピタキシャル成長により形成されるＳｉＧｅ層も、薄層であるほど、ＳｉＣ基板表面に形成されたＶ字状の溝と同様に、溝を有する状態で形成されやすかった。このため、デバイス領域は溝が形成された以外の部分に制限され、パターン設計上も制約され、デバイス形成時に無駄が生じやすいものであった。
【００１０】
したがって、基板が溝により分断されることなく、全体を有効に活用することができることが望ましく、すなわち、ＳｉＧｅ層における転位の発生を抑制し、かつ、自由なパターン設計が可能となるように、ＳｉＧｅ層表面全体が平坦に形成されることが求められていた。
【００１１】
本発明は、上記技術的課題を解決するためになされたものであり、ＳｉＧｅ層を有する半導体基板の製造方法において、ＳｉＧｅ層の薄層化、かつ、転位密度の低減化を図ることができ、しかも、ＳｉＧｅ層表面が平坦化された半導体基板の製造方法を提供することを目的とするものである。
【００１２】
【課題を解決するための手段】
本発明に係る半導体基板の製造方法は、濃度２０％以上のＨＣｌを用いて、１０００℃以上１２００℃以下でパージ処理したシリコン基板上に、ＳｉＧｅ層をエピタキシャル成長させることを特徴とする。
これにより、格子不整合により発生する転位を、ＨＣｌガスパージにより形成した表面粗さによって、捕捉または終端させることができ、ＳｉＧｅ層の薄層化およびＳｉＧｅ層表面における転位密度の低減化を図ることができる。
【００１３】
前記ＨＣｌガスパージ処理を施したシリコン基板の表面粗さＲｍｓは、０．１８ｎｍ以上であることが好ましい。
シリコン基板の表面粗さが上記範囲である場合、特に、シリコン基板表面に形成された凹凸形状によりる前記転位収束の効果が高く、ＳｉＧｅ層の表面にまで貫通する転位を抑制効果が顕著となるため好ましい。
【００１４】
また、本発明に係る半導体基板の製造方法は、前記ＳｉＧｅ層上に、さらに、Ｓｉ層を形成することを特徴とする。
このようにして形成された半導体基板におけるＳｉ層は、転位密度の低い歪Ｓｉ層として得ることができ、キャリア移動度の高速化を図ることができる。
【００１５】
【発明の実施の形態】
以下、本発明をより詳細に説明する。
本発明に係る半導体基板の製造方法は、シリコン基板表面に、濃度２０％以上のＨＣｌガスをパージして処理を施した後、該シリコン基板上に、ＳｉＧｅ層をエピタキシャル成長させるものである。
上記製造方法によれば、ＳｉとＳｉＧｅとの格子不整合により発生する転位を、ＨＣｌガスパージにより形成した表面粗さによって、捕捉または終端させることができ、ＳｉＧｅ層表面にまで及ぶような貫通転位の密度の低減化を図ることができる。
したがって、ＳｉＧｅ層上に、さらに、歪Ｓｉ層を形成させる場合においても、貫通転位を抑制するために、従来は、組成傾斜層等によりμｍオーダーの厚さを要していたＳｉＧｅ層を、ｎｍオーダーにまで薄層化させることができる。
【００１６】
本発明に係る製造方法においては、濃度２０％以上のＨＣｌガスを用いて、シリコン基板表面をパージ処理する。
基板上へのエピタキシャル成長処理前には、ＨＣｌガスパージ処理が施される場合がある。このＨＣｌガスパージ処理は、基板表面の自然酸化膜除去および清浄化を目的としていることから、通常、この際のＨＣｌの濃度は１０％未満で行われる。
一方、本発明においては、シリコン基板表面に凹凸を形成することを目的としているため、通常のパージ処理に用いられるＨＣｌ濃度よりも高い２０％以上の濃度のＨＣｌガスが用いられる。これにより、シリコン基板表面に所定の表面粗さが付与されるだけでなく、上記のような通常のＨＣｌガスパージの場合と同様に、シリコン基板表面の自然酸化膜除去および清浄化を図ることもできる。
【００１７】
前記ＨＣｌガスのパージ処理は、１０００℃以上１２００℃以下で行われることが好ましい。
ＳｉとＳｉＧｅとの格子不整合により発生する転位がシリコン基板表面近傍において捕捉または終端されるために適当な表面粗さを、シリコン基板表面に付与するためには、上記温度範囲内であることが好ましい。
なお、前記ＨＣｌガスによるパージ時間は、通常、数分間〜数十分間程度であるが、これは、シリコン基板表面の所望の表面粗さに応じて、適宜調整される。
【００１８】
図１に、ＨＣｌガスパージ処理後のシリコン基板表面にＳｉＧｅ層をエピタキシャル成長させた場合の転位収束の様子を模式的に示す。
図１に示すように、シリコン基板表面には、濃度２０％以上のＨＣｌガスを用いたパージ処理により、凹凸が形成される。
ＳｉとＳｉＧｅとの格子不整合により発生する転位は、シリコン基板表面近傍で発生し、ＳｉＧｅ層の表面にまで到達する。図１の左側に示すように、シリコン基板の表面粗さが小さい場合には、シリコン基板表面に形成された凹凸によって、前記転位を捕捉または終端させることは困難である。
一方、図１の右側に示すように、シリコン基板の表面粗さが大きくなり、所定の粗さ以上になると、シリコン基板表面に形成された凹凸形状により、前記転位を収束させることが可能となり、ＳｉＧｅ層の表面にまで貫通する転位を抑制することができる。
このように、本発明に係る製造方法によれば、シリコン基板とＳｉＧｅ層との界面に転位が収束することから、ＳｉＧｅ層の薄膜化およびＳｉＧｅ組成の多様化を図ることができる。
【００１９】
具体的には、前記シリコン基板の表面粗さＲｍｓは０．１８ｎｍ以上であることが好ましい。
前記表面粗さＲｍｓが０．１８ｎｍ以上である場合、特に、前記転位収束の効果が高く、ＳｉＧｅ層の表面にまで貫通する転位を抑制する効果が顕著となるため好ましい。
なお、ＨＣｌガスパージ後のシリコン基板の表面粗さＲｍｓが０．１８ｎｍ以上である場合にも、該シリコン基板上にエピタキシャル成長されるＳｉＧｅ層およびＳｉ層の表面粗さに影響を及ぼすことはない（実施例参照）。
すなわち、シリコン基板上にＳｉＧｅ層およびＳｉ層をエピタキシャル成長させた後のＳｉ層（歪Ｓｉ層）は、通常においても、表面粗さＲｍｓが０．５ｎｍ程度とシリコン基板表面よりも粗い表面を有していることから、本発明においてＨＣｌガスパージにより形成された表面粗さが、ＳｉＧｅ層表面、さらに、歪Ｓｉ層表面に反映されることはない。
【００２０】
上記のようにして形成されたＳｉＧｅ層上には、Ｓｉ層を積層させることにより、転位密度の低い歪Ｓｉ層を形成することができる。
上述したように、転位密度の低い歪Ｓｉ層を形成した基板においては、該歪Ｓｉ層は、キャリア移動の高速化が図られ、高速デバイスを形成する上で好適な基板として用いることができる。
【００２１】
【実施例】
以下、本発明を実施例に基づきさらに具体的に説明するが、本発明は下記の実施例により制限されるものではない。
［実施例１］
濃度２０％のＨＣｌガスを用いて、１１００℃で５分間パージ処理したシリコン基板表面の表面粗さＲｍｓを原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）で評価した。
前記シリコン基板上に、ＳｉＧｅ層（Ｓｉ：７０％、Ｇｅ：３０％；厚さ２００ｎｍ）をエピタキシャル成長させて、さらに、歪Ｓｉ層（厚さ２０ｎｍ）をエピタキシャル成長させた。
前記歪Ｓｉ層についても、表面粗さＲｍｓをＡＦＭで評価した。
上記により得られた基板をＳｅｃｃｏエッチングし、歪Ｓｉ層表面のエッチピット密度（ＥＰＤ：Ｅｔｃｈ  Ｐｉｔ  Ｄｅｎｓｉｔｙ）を微分干渉型顕微鏡により評価した。
これらの評価結果を図１にグラフにして示す。
【００２２】
［実施例２および３］
ＨＣｌガス濃度を２５％（実施例２）および３５％（実施例３）として、それ以外については、実施例１と同様にしてＨＣｌガスパージ処理したシリコン基板表面の表面粗さＲｍｓをＡＦＭで評価した。
前記シリコン基板上に、実施例１と同様にして、ＳｉＧｅ層および歪Ｓｉ層をエピタキシャル成長させた。
前記歪Ｓｉ層についても、表面粗さＲｍｓをＡＦＭで評価した。
上記により得られた基板をＳｅｃｃｏエッチングし、歪Ｓｉ層表面のＥＰＤを微分干渉型顕微鏡により評価した。
これらの評価結果を図２にグラフにして示す。
【００２３】
［比較例１〜３］
ＨＣｌガス濃度を５％（比較例１）、１０％（比較例２）、１５％（比較例３）として、それ以外については、実施例１と同様にしてＨＣｌガスパージ処理したシリコン基板表面の表面粗さＲｍｓをＡＦＭで評価した。
前記シリコン基板上に、実施例１と同様にして、ＳｉＧｅ層および歪Ｓｉ層をエピタキシャル成長させた。
前記歪Ｓｉ層についても、表面粗さＲｍｓをＡＦＭで評価した。
上記により得られた基板をＳｅｃｃｏエッチングし、歪Ｓｉ層表面のＥＰＤを微分干渉型顕微鏡により評価した。
これらの評価結果を図１にグラフにして示す。
【００２４】
図１のグラフにおいて、横軸はＨＣｌガス濃度（％）、縦軸は表面粗さＲｍｓ（ｎｍ）およびＥＰＤ（／ｃｍ２）を示している。
図１のグラフからも分かるように、ＨＣｌガスの濃度の増加に伴って、ＨＣｌガスパージ後のシリコン基板の表面粗さＲｍｓは増加しているが、該シリコン基板上にＳｉＧｅ層および歪Ｓｉ層をエピタキシャル成長させた後の歪Ｓｉ層の表面Ｒｍｓには、前記シリコン基板の表面粗さＲｍｓの影響は認められなかった。
また、ＨＣｌガスの濃度は、２０％以上の場合、ＨＣｌガスパージ後のシリコン基板の表面粗さＲｍｓは０．１８ｎｍ以上であり、前記歪Ｓｉ層表面におけるＥＰＤが顕著に減少する、すなわち、歪Ｓｉ層の転位が抑制されることが認められた。
【００２５】
【発明の効果】
本発明に係る製造方法によれば、ＳｉＧｅ層の薄層化、かつ、転位密度の低減化を図ることができ、しかも、ＳｉＧｅ層表面が平坦化された半導体基板が得られる。これにより、ＳｉＧｅ層を有する半導体基板の生産コストの削減、生産効率の向上を図ることも可能となる。
また、本発明に係る製造方法により得られたＳｉ層を有する半導体基板を用いれば、転位密度の低い高品質の歪Ｓｉ層が形成されているため、これをチャネル領域として用いることにより、キャリア移動度の高速化が図られることとなり、半導体素子のより一層の微細化、高性能化等に寄与することができる。
【図面の簡単な説明】
【図１】シリコン基板の表面粗さによる転位収束の様子を模式的に示した断面図である。
【図２】実施例および比較例におけるＨＣｌガス濃度の変化による表面粗さおよびＥＰＤの評価結果を示したグラフである。
【符号の説明】
１  シリコン基板
２  ＳｉＧｅ層
３  転位
【図１】
2004342818.tif 000003
【図２】
2004342818.tif 000004