(57)【要約】【課題】ビタビ復号器の加算部において、最尤判定部で出力される最小のメトリックの１／Ｎを減算することで正規化を行い、回路規模の縮小と高速動作を実現する。【解決手段】ビタビ復号器１５の加算部５３に、波形等化器１３からブランチメトリック（ＢＭ）値、メトリックレジスタ５５から過去のメトリック（Ｐメトリック）、最尤判定部である最小値選択部５７からＰメトリックの最小値が入力される。加算部５３ではＢＭ値とＰメトリックの加算及びＰメトリックの最小値を１／Ｎした値の減算を行うことでオーバーフロー防止のための正規化処理を行う。【選択図】      図５
2004265478.tif 000002
【特許請求の範囲】
【請求項１】
パーシャルレスポンス特性に応じて決まる理想振幅値と入力信号の２乗誤差であるブランチメトリックを計算するブランチメトリック計算部と、
このブランチメトリック計算部で計算されたブランチメトリックと過去のメトリックとを加算する加算部と、
この加算部の加算結果から状態遷移に基づいたパスの比較を行う比較部と、
この比較部の比較結果および前記加算部の加算結果からメトリックの選択を行う選択部と、
この選択部で選択されたメトリックを保持し、保持したメトリックを過去のメトリックとして前記加算部に供給するメトリックレジスタと、
前記比較部の比較結果の履歴を保持するパスメモリ部と、
前記メトリックレジスタで保持された過去のメトリックを比較して最小のメトリックを選択し、この選択された最小のメトリックに対応する前記パスメモリ部に保持されたパスメトリックの最小値を選択し、この選択された過去のパスメトリックの最小値を前記加算回路にフィードバックする最小値選択部と
を具備したことを特徴とするビタビ復号器。
【請求項２】
前記加算部は、前記ブランチメトリック計算部が計算したブランチメトリックと前記メトリックレジスタから供給される過去のメトリックの加算結果に、前記最小値選択部から供給される過去のパスメトリックの最小値の１／Ｎを減じる手段を具備したことを特徴とする請求項１記載のビタビ復号器。
【請求項３】
前記加算部は、前記ブランチメトリック計算部が計算したブランチメトリックと前記メトリックレジスタから供給される過去のメトリックの加算結果に、前記最小値選択部から供給される過去のパスメトリックの最小値の１／Ｎを減じ、さらに所定定数を加算する手段を具備したことを特徴とする請求項１記載のビタビ復号器。
【請求項４】
前記加算部は、前記ブランチメトリック計算部が計算したブランチメトリックと前記メトリックレジスタから供給される過去のメトリックの加算結果に、前記最小値選択部から供給される過去のパスメトリックの最小値の１／２を減じる手段を具備したことを特徴とする請求項１記載のビタビ復号器。
【請求項５】
前記加算部は、前記ブランチメトリック計算部が計算したブランチメトリックと前記メトリックレジスタから供給される過去のメトリックの加算結果に、前記最小値選択部から供給される過去のパスメトリックの最小値の１／４を減じる手段を具備したことを特徴とする請求項１記載のビタビ復号器。
【請求項６】
情報記録媒体から情報を読み出す読出し手段と、
この読出し手段により読み出されたアナログ再生信号をデジタル再生信号に変換するアナログーデジタル変換器と、
このアナログデジタル変換器で変換されたデジタル信号をパーシャルレスポンス特性に応じた波形に等化する波形等化器と、
この波形等化器で等化された再生信号とパーシャルレスポンス特性に応じて決まる理想振幅値の２乗誤差であるブランチメトリックを計算するブランチメトリック計算部と、
このブランチメトリック計算部で計算されたブランチメトリックと過去のメトリックとを加算する加算部と、
この加算部の加算結果から状態遷移に基づいたパスの比較を行う比較部と、
この比較部の比較結果および前記加算部の加算結果からメトリックの選択を行う選択部と、
この選択部で選択されたメトリックを保持し、保持したメトリックを過去のメトリックとして前記加算部に供給するメトリックレジスタと、
前記比較部の比較結果の履歴を保持するパスメモリ部と、
前記メトリックレジスタで保持された過去のメトリックを比較して最小のメトリックを選択し、この選択された最小のメトリックに対応する前記パスメモリ部に保持されたパスメトリックの最小値を選択し、選択されたパスメトリックの最小値を前記加算回路にフィードバックする最小値選択部と
を具備したことを特徴とする情報再生装置。
【請求項７】
前記加算部は、前記ブランチメトリック計算部が計算したブランチメトリックと前記メトリックレジスタから供給される過去のメトリックの加算結果に、前記最小値選択部から供給される過去のパスメトリックの最小値の１／Ｎを減じる手段を具備したことを特徴とする請求項６記載の情報再生装置。
【請求項８】
前記読出し手段は光ディスクから情報を読み出すことを特徴とする請求項６および７記載の情報再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、情報再生装置に係り、特にＰＲＭＬ（Ｐａｒｔｉａｌ  Ｒｅｓｐｏｎｓｅ  ａｎｄ  Ｍａｘｉｍｕｍ  Ｌｉｋｅｌｉｈｏｏｄ）信号処理等に用いられるビタビ復号器および情報再生装置に関する。
【０００２】
【従来の技術】
近年ハードディスクや光ディスクなどの情報記録再生装置において、ＰＲＭＬ信号処理と呼ばれる等化・復号方式が一般に用いられるようになっている。ＰＲＭＬ信号処理では等化器においてＰＲ（Ｐａｒｔｉａｌ  Ｒｅｓｐｏｎｓｅ）特性とよばれる既知の相関を有するように波形等化を行い、復号器において波形等化された再生信号のＰＲ特性を利用して復号を行う。ＰＲ特性は例えばＰＲ（１，２，２，１）特性の場合、００１００００という入力系列に対して０００１２２１０が出力、同様に０００１１００００に対して０００１３４３１０、０００１１１００００に対して０００１３５５３１が出力というように、入力符号とＰＲ特性の畳み込み演算でその出力が表現されるものである。復号器ではＰＲ等化された再生信号を状態推移のメトリックを再帰的に計算することで復号を行う。この復号方式として代表的なものがビタビ復号方式である。ビタビ復号方式は畳み込み符号を復号する手法であり、この手法に基づいた復号器をビタビ復号器と呼ぶ。ビタビ復号器は、一般に複数のパスのメトリックを加算比較選択する加算比較選択部（以下、ＡＣＳ部と称する）、選択されたパスを保持・更新するパスメモリ部、選択され生き残っているパスの中から最も確からしいものを選択する最尤判定部で構成される。
【０００３】
このビタビ復号器を回路で実現する場合、アルゴリズムの複雑さから回路規模が大きくなるという問題がある。またビタビ復号器のＡＣＳ部にはクリティカルパスが存在するため、回路の高速動作を実現するためにはできる限り規模を抑えるのが望ましい。さらにＡＣＳ部では過去のメトリックと現在のメトリックを毎回加算・比較・選択をしているため、加算前後でオーバーフローを避けるための何らかの手段が必要となる。
【０００４】
この問題の解決手段として、ビタビ復号器のＡＣＳ部において、各状態のブランチメトリックと過去のメトリックを加算する加算器と、加算器の出力を比較して最も尤度の大きいメトリックを選択する比較・選択器の間に、任意の状態のメトリックと各状態のメトリックの差を計算する減算器からなるメトリック正規化回路を設け、メトリックのオーバーフローを避け、回路規模を抑える方法が考えられている（例えば、特許文献１参照。）。
【０００５】
【特許文献１】
特開平１０−１５０３７１号公報（第３−１０頁、第１２図）
【０００６】
【発明が解決しようとする課題】
特許文献１では、任意の状態のメトリックと各状態のメトリックを減算することでメトリックのオーバーフローを避けている。しかし任意の状態のメトリック値は他の状態のメトリック値に対しての相対関係（大小関係）が一定ではない。この相対関係の変動は減算後の正規化されたメトリック値の変動に繋がるため、入力信号によっては必要とされる演算桁数が大きくなることが起こりうる。
【０００７】
本発明は上記の問題を解決するためになされたものであり、任意の状態のメトリック値ではなく、最尤判定部で出力される最小のメトリックの１／Ｎを減算することで正規化を行い、回路規模の縮小と高速動作を実現したビタビ復号器および情報再生装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明のビタビ復号器は、パーシャルレスポンス特性に応じて決まる理想振幅値と入力信号の２乗誤差であるブランチメトリックを計算するブランチメトリック計算部と、このブランチメトリック計算部で計算されたブランチメトリックと過去のメトリックとを加算する加算部と、この加算部の加算結果から状態遷移に基づいたパスの比較を行う比較部と、この比較部の比較結果および加算部の加算結果からメトリックの選択を行う選択部と、この選択部で選択されたメトリックを保持し、保持したメトリックを過去のメトリックとして加算部に供給するメトリックレジスタと、比較部の比較結果の履歴を保持するパスメモリ部と、メトリックレジスタで保持された過去のメトリックを比較して最小のメトリックを選択し、この選択された最小のメトリックに対応するパスメモリ部に保持されたパスメトリックの最小値を選択する最小値選択部と備えており、最小値選択部で選択された過去のパスメトリックの最小値を加算回路にフィードバックして加算器での正規化処理を行う。
【０００９】
また、本発明の情報再生装置は、情報記録媒体から情報を読み出す読出し手段と、この読出し手段により読み出されたアナログ再生信号をデジタル再生信号に変換するアナログーデジタル変換器と、このアナログデジタル変換器で変換されたデジタル信号をパーシャルレスポンス特性に応じた波形に等化する波形等化器と、この波形等化器で等化された再生信号とパーシャルレスポンス特性に応じて決まる理想振幅値の２乗誤差であるブランチメトリックを計算するブランチメトリック計算部と、このブランチメトリック計算部で計算されたブランチメトリックと過去のメトリックとを加算する加算部と、この加算部の加算結果から状態遷移に基づいたパスの比較を行う比較部と、この比較部の比較結果および加算部の加算結果からメトリックの選択を行う選択部と、この選択部で選択されたメトリックを保持し、保持したメトリックを過去のメトリックとして加算部に供給するメトリックレジスタと、比較部の比較結果の履歴を保持するパスメモリ部と、メトリックレジスタで保持された過去のメトリックを比較して最小のメトリックを選択し、この選択された最小のメトリックに対応するパスメモリ部に保持されたパスメトリックの最小値を選択し、選択されたパスメトリックの最小値を加算回路にフィードバックする最小値選択部とを備えている。
【００１０】
さらに、本発明のビタビ復号器および情報再生装置の加算部はブランチメトリック計算部が計算したブランチメトリックとメトリックレジスタから供給される過去のメトリックの加算結果に、最小値選択部から供給される過去のパスメトリックの最小値の１／Ｎを減じる手段を備えている。
【００１１】
【発明の実施の形態】
以下、図面を参照して、本発明の一実施形態を説明する。
図１は本実施形態に係る光ディスク装置の信号処理部の構成を示すブロック図である。
光ディスク装置の信号処理部は光ピックアップヘッド（以下、ＰＵＨと称する）３、プリアンプ５、アナログ−デジタル変換器（以下、ＡＤ変換器と称する）７、ＰＬＬ回路９、オフセット／ゲイン調整器１１、波形等化器１３、ビタビ復号器１５から構成される。
【００１２】
次に、この光ディスク装置の信号処理部の動作を説明する。
光ディスク媒体１にマーク、スペースとして記録された情報はＰＵＨ３を介して微弱なアナログ信号として読み出される。ＰＵＨ３で読み出された微弱なアナログ信号はプリアンプ５で十分な大きさに増幅される。プリアンプ５で増幅されたアナログ再生信号はＡＤ変換器７でデジタル再生信号に変換される。ＰＬＬ回路９はアナログ再生信号を入力とし、アナログ再生信号の位相に同期した基準クロック生成する。ＡＤ変換器７によるアナログ再生信号のデジタル変換はＰＬＬ回路９の基準クロックのタイミングにより行われる。
【００１３】
ＡＤ変換器７から出力されるデジタル再生信号はオフセット／ゲイン調整器１１でオフセット調整およびゲイン調整されて波形等化器１３に供給される。波形等化器１３に供給されたデジタル再生信号は波形等化器１３により、使用されるＰＲ（Ｐａｒｔｉａｌ  Ｒｅｓｐｏｎｓｅ）特性に応じた波形へと等化されビタビ復号器１５へ送られる。ビタビ復号器１５に送られたデジタル再生信号はビタビアルゴリズムに従って２値の識別データに復号される。識別データは図示しない後段回路へ送られ、必要に応じて復調および誤り訂正等の処理を施される。
【００１４】
ここで、波形等化器１３について説明する。
図２は波形等化器１３の構成を示す図である。
ＰＲＭＬ（ＰａｒｔｉａｌＲｅｓｐｏｎｓｅ  ａｎｄ  Ｍａｘｉｍｕｍ  Ｌｉｋｅｌｉｈｏｏｄ）信号処理では等化器１３としてＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）フィルタが用いられる。ＦＩＲフィルタは予め定められたフィルタ係数によりデジタル再生信号を波形等化しビタビ復号器１８に供給する。図２はタップ数が５の場合のＦＩＲフィルタの構成例である。
【００１５】
図２において、デジタル再生信号は４個の遅延素子２１に順次供給され、等化器１３に供給されたデジタル再生信号および各遅延素子２１の出力にそれぞれ乗算器２３でフィルタ係数を乗算し、各乗算器２３の乗算結果を加算器２５で加算することで所望の特性に等化する。
【００１６】
次に、ビタビアルゴリズムについて説明する。
図３はＰＲ（１，１）の場合の状態遷移図と各状態における理想振幅値を説明するための図である。
ビタビ復号は所定のＰＲ特性に応じた状態遷移を再帰的に求めていくことで復号を行う。図３はＰＲ（１，１）の場合であるため、ＰＲ等化された信号は１ビット前の時点の符号の影響を受ける。例えば前の符号（ビット）が０、現在の符号（ビット）が０であるときの信号の理想振幅値は０、前の符号（ビット）が０、現在の符号（ビット）が１であるときの信号の理想振幅値は１、前の符号（ビット）が１、現在の符号（ビット）が０であるときの信号の理想振幅値は１、前の符号（ビット）が１、現在の符号（ビット）が１であるときの信号の理想振幅値は２として考える。このときの符号の推移と状態を表しているのが状態遷移図である。ＰＲ（１，１）の場合状態数は４となる。
【００１７】
次に、再生信号と復号データの例を説明する。
図４は再生信号と復号データの例を説明するための図である。
ビタビ復号はある時刻（ｔ）における信号振幅（Ｙｔ）と理想レベルの２乗誤差を計算（ブランチメトリック計算）し、その２乗誤差を積算（パスメトリック計算）し、状態遷移に基づいて最も確からしい符号系列を選択する（パスメモリ及び最小値選択）。以下にＰＲ（１，１）の場合のブランチメトリック（ＢＭ）値、パスメトリック（ＰＭ）値の定義式を示す。
【００１８】
ＢＭ（ｔ，０）＝（Ｙｔ−０）２
ＢＭ（ｔ，１）＝（Ｙｔ−１）２
ＢＭ（ｔ，２）＝（Ｙｔ−２）２
ＰＭ（ｔ，０）＝ｍｉｎ｛ＰＭ（ｔ−１，０）＋ＢＭ（ｔ，０），ＰＭ（ｔ−１，１）＋ＢＭ（ｔ，１）｝
ＰＭ（ｔ，１）＝ｍｉｎ｛ＰＭ（ｔ−１，０）＋ＢＭ（ｔ，１），ＰＭ（ｔ−１，１）＋ＢＭ（ｔ，２）｝
次に、ビタビ復号器１５について説明する。
図５はビタビ復号器１５の構成を示すブロック図である。
ビタビ復号器１５はブランチメトリック計算部（以下、ＢＭ計算部と称する）５１、加算部５３、メトリックレジスタ５５、最尤判定部である最小値選択部５７、比較部５９、選択部６１、パスメモリ部６３から構成される。
【００１９】
次に、このビタビ復号器１５の動作を説明する。
波形等化器１３によって所望のＰＲ特性に等化された再生信号はＢＭ計算部５１に入力される。ＢＭ計算部５１ではＰＲ特性に応じて決まる複数の理想振幅値と入力信号の２乗誤差を計算する。計算されたそれぞれの２乗誤差はブランチメトリック値（以下、ＢＭ値と称する）として加算部５３に入力される。
【００２０】
加算部５３にはメトリックレジスタ５５から過去のメトリック（以下、Ｐメトリックと称する）が入力される。また、加算部５３には最小値選択部５７からＰメトリックの最小値が入力される。加算部５３ではＢＭ値とＰメトリックの加算及びＰメトリックの最小値を用いたオーバーフロー防止のための正規化処理が成された後、現在のメトリック値が比較部５９及び選択部６１に入力される。比較部５９では状態遷移に基づいたパスの比較を行い、比較結果をパスメモリ部６３及び選択部６１に供給する。選択部６１では比較部５９からの出力を用いてメトリック値の選択を行う。選択部６１において選択されたメトリック値はメトリックレジスタ５５を介してＰメトリックとして加算部５３へ出力されると共にメトリックレジスタ５５を介して最小値選択部５７に供給される。
【００２１】
パスメモリ部６３では、比較結果を予め用意されたパスメモリ段数分過去にさかのぼり保持及び更新する。パスメモリ部６３からは最終段のメモリ値が最小値選択部５７へ供給される。最小値選択部５７では選択部６１からメトリックレジスタ５５を介して供給されたメトリック値を比較して最小のメトリック値を選択し、また最小のメトリック値に対応するパスメモリ部６３からの出力を選択する。この出力が復号結果となる。
【００２２】
次に、図５の加算部５３におけるメトリックオーバーフロー防止のための正規化処理について説明する。
図６は加算部５３の回路構成を説明するための図である。
図６はラン長が１以上に制限された６状態のビタビ復号を行う場合の加算部５３の回路構成である。ラン長が１以上に制限とは、同符号のビットが最小で２以上連続しているものであり、例えば０１０、１０１等の同符号が全く連続しないコードがないものである。また、６状態とはＰＲ特性がＰＲ（Ａ，Ｂ，Ｂ，Ａ）でラン長制限が１の場合の例である。
【００２３】
ＢＭ計算部５１において算出された各ブランチにおけるＢＭ値はＢＭ０〜ＢＭ９として加算部５３に入力される。図６において、加算器５３の端子６１にＢＭ０が、端子６２にＢＭ１が、端子６３にＢＭ２が、端子６４にＢＭ３が、端子６５にＢＭ４が、端子６６にＢＭ５が、端子６７にＢＭ６が、端子６８にＢＭ７が、端子６９のＢＭ８が、端子７２にＢＭ９が入力される。
【００２４】
加算部５３に入力されたＢＭ値ＢＭ０〜ＢＭ９は、メトリックレジスタ５５から供給されるＰメトリックと加算されるが、その前段でメトリック正規化のための処理が成される。
【００２５】
すなわち、加算部５３の端子７０にメトリックレジスタ５５から供給されるＰメトリックが供給され、デマルチプレクサ８１でＭ０〜Ｍ７に分けられる。また、加算器５３の端子７１に最小値選択部５７から出力されたＰメトリックの最小値が入力される。端子７１に供給されたＰメトリックの最小値は遅延素子８３を介して１／Ｎゲイン器８５に供給される。Ｐメトリックの最小値は１／Ｎゲイン器８５で１／Ｎ倍され、１０個の加減算器９１〜１００にそれぞれ供給される。
【００２６】
また、１０個の加減算器９１〜１００にはそれぞれ定数が供給されると共に、加減算器９１には端子６１からのＢＭ値ＢＭ０が、加減算器９２には端子６２からのＢＭ値ＢＭ１が、加減算器９３には端子６３からのＢＭ値ＢＭ２が、加減算器９４には端子６４からのＢＭ値ＢＭ３が、加減算器９５には端子６５からのＢＭ値ＢＭ４が、加減算器９６には端子６６からのＢＭ値ＢＭ５が、加減算器９７には端子６７からのＢＭ値ＢＭ６が、加減算器９８には端子６８からのＢＭ値ＢＭ７が、加減算器９９には端子６９からのＢＭ値ＢＭ８が、加減算器１００には端子７２からのＢＭ値ＢＭ９が供給される。
【００２７】
加減算器９１では供給されたＢＭ０に定数を加算すると共に１／Ｎゲイン器８５からの出力が減算される。同様に、加減算器９２ではＢＭ１に定数が加算されると共に１／Ｎゲイン器８５の出力が減算、加減算器９３ではＢＭ２に定数が加算されると共に１／Ｎゲイン器８５の出力が減算、加減算器９４ではＢＭ３に定数が加算されると共に１／Ｎゲイン器８５の出力が減算、加減算器９５ではＢＭ４に定数が加算されると共に１／Ｎゲイン器８５の出力が減算、加減算器９６ではＢＭ５に定数が加算されると共に１／Ｎゲイン器８５の出力が減算、加減算器９７ではＢＭ６に定数が加算されると共に１／Ｎゲイン器８５の出力が減算、加減算器９８ではＢＭ７に定数が加算されると共に１／Ｎゲイン器８５の出力が減算、加減算器９９ではＢＭ８に定数が加算されると共に１／Ｎゲイン器８５の出力が減算、加減算器１００ではＢＭ９に定数が加算されると共に１／Ｎゲイン器８５の出力が減算される。
【００２８】
加減算器９１の出力は遅延素子１０１を介して加算器１１１に供給される。同様に、加減算器９２の出力は遅延素子１０２を介して加算器１１２に、加減算器９３の出力は遅延素子１０３を介して加算器１１３に、加減算器９４の出力は遅延素子１０４を介して加算器１１４に、加減算器９５の出力は遅延素子１０５を介して加算器１１５に、加減算器９６の出力は遅延素子１０６を介して加算器１１６に、加減算器９７の出力は遅延素子１０７を介して加算器１１７に、加減算器９８の出力は遅延素子１０８を介して加算器１１８に、加減算器９９の出力は遅延素子１０９を介して加算器１１９に、加減算器１００の出力は遅延素子１１０を介して加算器１２０に供給される。
【００２９】
加算器１１１には遅延素子１０１からの出力が供給されると共にデマルチプレクサ８１から端子７０を介してメトリックレジスタ５５から供給されるＰメトリックのＭ０が供給され、遅延素子１０１の出力とＭ０との加算が行われる。同様に、加算器１１２には遅延素子１０６の出力とＭ７が供給されて加算処理が、加算器１１３には遅延素子１０２の出力とＭ０が供給されて加算処理が、加算器１１４には遅延素子１０７の出力とＭ４が供給されて加算処理が、加算器１１５には遅延素子１０３の出力とＭ１が供給されて加算処理が、加算器１１６には遅延素子１０８の出力とＭ６が供給されて加算処理が、加算器１１７には遅延素子１０４の出力とＭ３が供給されて加算処理が、加算器１１８には遅延素子１０９の出力とＭ７が供給されて加算処理が、加算器１１９には遅延素子１０５の出力とＭ３が供給されて加算処理が、加算器１２０には遅延素子１１０の出力とＭ７が供給されて加算処理が行われる。各加算器１１１〜１２０の加算結果はマルチプレクサ８７に供給されて加算器５３から比較器５９、選択部６１に出力される。
【００３０】
以上のように、各ＢＭ値ＢＭ０〜ＢＭ９にそれぞれ最小値選択部５７から出力されたＰメトリックの最小値を１／Ｎしたものを減算し、かつ所定の定数Ｃを加算して、正規化処理をすることによって、マルチプレクサ８７から出力される値の上限値および下限値が制限され、Ｐメトリックを加算した出力値のオーバーフローを避けることができる。
【００３１】
なお、Ｎについては加算する定数値によって依存するが、加算器５３を簡易な構成するには１／２もしくは１／４等ビットシフトで代用するのが望ましい。
【００３２】
【発明の効果】
本発明によれば、ビタビ復号器の加算部においてパスメトリックの最小値を用いることで、簡易な構成でメトリックオーバーフローを防止することができる。
【図面の簡単な説明】
【図１】本実施形態に係る光ディスク装置の信号処理部の構成を示すブロック図。
【図２】等化器の構成を示す図。
【図３】ＰＲ（１，１）の場合の状態遷移図と各状態における理想振幅値を説明するための図。
【図４】再生信号と復号データの例を説明するための図。
【図５】ビタビ復号器１５の構成を示すブロック図。
【図６】加算部５３の回路構成を説明するための図。
【符号の説明】
１    光ディスク
３    光ピックアップヘッド
５    プリアンプ
７    アナログ−デジタル変換器
９    ＰＬＬ回路
１１    オフセット／ゲイン調整器
１３    波形等化器
１５    ビタビ復号器
５１    ブランチメトリック計算部
５３    加算部
５５    メトリックレジスタ
５７    最小値選択部
５９    比較部
６１    選択部
６３    パスメモリ部
８５    １／Ｎゲイン器
【図１】
2004265478.tif 000003
【図２】
2004265478.tif 000004
【図３】
2004265478.tif 000005
【図４】
2004265478.tif 000006
【図５】
2004265478.tif 000007
【図６】
2004265478.tif 000008