(57)【要約】【課題】基準電圧回路を不要とし、かつ、半導体回路でオフセットを構成し、このオフセット電圧が本質的に有する温度特性を補償可能とし、かつコンパレータの出力が切り替わる閾値レベルも可調整にできるコンパレータ回路を提供する。【解決手段】一対のトランジスタ２、３の寸法比を変えて非対象とし、予めオフセット電圧Ｅｏｆｆの発生を大きくした差動増幅回路を有し、この差動入力の電位差が比較的大きい状態で出力が反転するコンパレータ回路において、一方の差動入力を予め定められた電位、例えば、グランドレベルＧＮＤに接続し、この電位ＧＮＤと他方の差動入力Ｉｎとの間に接続されるコンパレータ入力信号Ｅｉｎの閾値Ｅｔｈを予め定められた値にする手段を有する。【選択図】　　　　図１
2004072681.tif 000002
【特許請求の範囲】
【請求項１】
差動入力を構成する一対のトランジスタの寸法比を変えて非対称とし、差動入力にオフセット電圧を有する差動増幅回路を備え、この差動入力のオフセット電圧の電位差に基づいて出力が反転するコンパレータ回路において、一方の差動入力を前記コンパレータ回路のバイアス電源に接続し、前記差動増幅回路の差動入力を構成するトランジスタの少なくとも一方のトランジスタのソースまたはエミッタ側にコンパレータ入力信号の閾値の温度特性を補償する抵抗を接続することを特徴とするコンパレータ回路。
【請求項２】
請求項１に記載のコンパレータ回路において、
前記差動入力を構成するトランジスタのドレインまたはコレクタ側にカレントミラー回路を構成し、このカレントミラー回路を構成する一対のトランジスタの寸法比を変えて非対称とすることを特徴とするコンパレータ回路。
【請求項３】
差動入力を構成する一対のトランジスタと、前記差動入力を構成するトランジスタのドレインまたはコレクタ側にカレントミラー回路を構成し、差動入力にオフセット電圧を有する差動増幅回路を備え、前記差動入力を構成する一対のトランジスタと前記カレントミラー回路を構成する一対のトランジスタの少なくとも一方は、トランジスタの寸法比を変えて非対称とし、この差動入力のオフセット電圧の電位差に基づいて出力が反転するコンパレータ回路において、一方の差動入力を前記コンパレータ回路のバイアス電源に接続し、前記差動増幅回路の差動入力を構成するトランジスタの少なくとも一方のトランジスタのソースまたはエミッタ側にコンパレータ入力信号の閾値の温度特性を補償する抵抗を接続することを特徴とするコンパレータ回路。
【請求項４】
請求項１ないし３のいずれかに記載のコンパレータ回路において、
前記抵抗は、正の温度特性を有することを特徴とするコンパレータ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はコンパレータ回路に関わり、特に、コンパレータ入力信号の閾値を形成する基準電圧回路を不要とするコンパレータ回路およびこの回路を有する半導体集積回路に関する。
【０００２】
【従来の技術】
図３に従来技術によるコンパレータ回路を図示する。図２において、コンパレータ回路は、ＰチャネルＭＯＳＦＥＴ（以下、Ｐｃｈ−ＭＯＳＦＥＴと略記する）１２，１３のゲート電極を差動入力とし、Ｐｃｈ−ＭＯＳＦＥＴ１２，１３のソース電極を共通にして電流源１１に接続する。このＰｃｈ−ＭＯＳＦＥＴ１２，１３のドレイン電極をＮチャネルＭＯＳＦＥＴ（以下、Ｎｃｈ−ＭＯＳＦＥＴと略記する）１４，１５のドレイン電極に接続し、Ｎｃｈ−ＭＯＳＦＥＴ１４のゲート電極とドレイン電極とを短絡し、Ｎｃｈ−ＭＯＳＦＥＴ１４，１５のゲート電極を共通に接続し、かつソース電極を共通に接地（グランドレベルＧＮＤ）に接地してカレントミラー回路を構成し、Ｎｃｈ−ＭＯＳＦＥＴ１５のドレイン電極にＮｃｈ−ＭＯＳＦＥＴ１８のゲート電極を接続し、このＮｃｈ−ＭＯＳＦＥＴ１８のソース電極を接地し、ドレイン電極に定電流源１７を接続して、このドレインをコンパレータ出力ＯＵＴとして構成される。
【０００３】
このコンパレータ回路の閾値の設定は、基準電圧回路１６で発生する基準電圧Ｖｒｅｆを差動増幅回路を構成するＰｃｈ−ＭＯＳＦＥＴ１２のゲート電極に印加することで行うことができる。
従来技術のコンパレータ回路では差動増幅回路を構成するＰｃｈ−ＭＯＳＦＥＴ１２，１３　の寸法を等しく、また、カレントミラー回路を構成するＮｃｈ−ＭＯＳＦＥＴ１４，１５の寸法も等しくしているため、原理的には、差動増幅回路の差動入力端子の電位が等しい条件、即ち、Ｐｃｈ−ＭＯＳＦＥＴ１３のゲート電極が基準電圧回路１７で発生する基準電圧Ｖｒｅｆと等しい条件でコンパレータ出力が反転する。
【０００４】
また、先行技術文献として以下のものがある。特開平２−１１７２０８「相補性ＭＯＳ　技術による回路装置」、特開平４−１８５２２４「ドロッパ型定電圧回路の過電流保護回路」、特開平６−３４７４９３「交流電圧信号の整流用回路装置」、特開平１０−１２３１８２　「ウインドウコンパレータ回路」、特開２００１−２１１０３７　「温度検出回路」などがある。個別の図示は省略するが、図面番号および部材番号は文献の番号をそのまま引用して、以下に簡単なコメントを記す。
【０００５】
特開平２−１１７２０８「相補性ＭＯＳ技術による回路装置」は、文献図１において、差動増幅回路を構成するトランジスタＭ１，Ｍ２を対称にし、カレントミラー回路を構成するトランジスタＭ３，Ｍ４を非対称にすることにより、差動増幅回路に多少のオフセット電圧を形成してコンパレータ動作を行わせるものである。
また、特開平４−１８５２２４「ドロッパ型定電圧回路の過電流保護回路」もコンパレータ回路の構成のみを取り上げれば、上記特開平２−１１７２０８と同じであり、図２、図３において、差動増幅回路を構成するトランジスタＱ６，Ｑ７を対称にし、カレントミラー回路を構成するトランジスタＱ４，Ｑ５　を非対称にすることにより、差動増幅回路に多少のオフセット電圧ΔＶを形成してコンパレータ動作を行わせ、Ｐ点電位を上昇させ、トランジスタＱ１１を導通して、主出力トランジスタＱ９をオフさせて、ドロッパ型定電圧回路の過電流時の電流垂下特性を与えるものである。
【０００６】
また、特開平６−３４７４９３「交流電圧信号の整流用回路装置」は、２組の差動増幅回路のトランジスタ（Ｔ１，Ｔ２），（Ｔ３，Ｔ４）を非対称にすることにより、交流電圧信号の自乗特性を得ることにより整流回路動作を得るものである。差動増幅回路のトランジスタ（Ｔ１，Ｔ２）を非対称にする点では似ているが課題・作用効果が異なり、本発明とは関わりが無い。
【０００７】
また、特開平１０−１２３１８２「ウインドウコンパレータ回路」は、２組の差動増幅回路のトランジスタ（Ｑ１，Ｑ２），（Ｑ３，Ｑ４）を非対称にし、かつこの差動増幅回路の一方の出力を他方の差動増幅回路の他方の出力と共通に接続し、この２組の差動増幅回路の出力を更にカレントミラー回路を構成するトランジスタＱ９，Ｑ１９を非対称にすることにより、入力信号が基準電圧Ｖｒｅｆに対して予め定められたズレ位置で検出感度が高くなるウインドウコンパレータ回路である。この先行技術文献は、差動増幅回路を非対称にし、かつカレントミラー回路も非対称にすると言う構成要件は類似するが、後述する本発明の基準電圧Ｖｒｅｆを不要にし、かつ、半導体回路でオフセットを構成したとき、このオフセット電圧が本質的に温度特性を有するが、この温度特性を補償可能とし、かつコンパレータの出力が切り替わる閾値も可調整できるコンパレータ回路を提供すると言う課題・作用効果が異なり、本発明とは関わりが無い。
【０００８】
また、特開２００１−２１１０３７「温度検出回路」は、半導体温度センサを用いた温度検出方法を開示している。図示省略するが同文献の図１は、トランジスタ２，５をソースフォロワ回路に構成し、抵抗３，６を介してカレントミラー回路を構成するトランジスタ４，７のドレインに接続し、このトランジスタ７のドレインを出力トランジスタ９に接続して温度検出回路を構成している。
【０００９】
抵抗３，６を等しく、かつトランジスタ４，７の特性（即ち、寸法）を等しく選択することにより、トランジスタ９のゲート信号は、ソースフォロワ回路を構成するトランジスタ２，５のゲートに入力される入力信号差とトランジスタ４を予め定められた電流で駆動したときの順方向電圧降下Ｖｓｄの差が発生する。従って、トランジスタ２，５のゲートに入力される入力信号差とトランジスタ４の順方向電圧降下Ｖｓｄとの差信号を予め定められたに設定することにより、定められた温度で作動するコンパレータを構成することができる。
【００１０】
また、同文献の図３は、複数個直列に接続したダイオードあるいはトランジスタ列１０２，１０４に異なる動作電流を流し、かつ接続したダイオードあるいはトランジスタ列１０２，１０４の個数を変更することにより、コンパレータ２４の入力端では予め定められた温度で作動するコンパレータを構成することができる。
この開示された文献も前述した他の文献と同様に、基準電圧Ｖｒｅｆを不要にし、かつ、半導体回路でオフセットを構成し、このオフセット電圧が本質的に有する温度特性を補償可能とし、かつコンパレータの出力が切り替わる閾値も可調整できるコンパレータ回路を提供すると言う課題・作用効果が異なり、本発明とは関わりが無い。
【００１１】
【発明が解決しようとする課題】
上述した様に、従来技術のコンパレータ回路では、入力閾値を設定するために一般的には基準電圧回路を必要としている。このため、コンパレータ回路自体と基準電圧回路との２つの回路ブロックに消費電流があり、半導体集積回路全体としての消費電流を小さくし難いと言う問題がある。
【００１２】
また、開示された文献には、作為的に差動増幅回路にオフセットが発生する状態でコンパレータ回路を用いて、特別な基準電圧回路を必要としないものもある。しかし、これらは、オフセット電圧が本質的に有する温度特性に対する配慮がなされておらず、一般的には例えば過電流保護などコンパレートする閾値にシビアな条件が必要でないところに用いられている。
【００１３】
本発明は上記の点にかんがみてなされたものであり、その目的は前記した課題を解決して、基準電圧回路を不要とし、かつ、半導体回路でオフセットを構成し、このオフセット電圧が本質的に有する温度特性を補償可能とし、かつコンパレータの出力が切り替わる閾値レベルも可調整にできるコンパレータ回路およびこの回路を内蔵する半導体集積回路を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明によるコンパレータ回路は、差動入力を構成する一対のトランジスタの寸法比を変えて非対称とする、または、差動入力を構成するトランジスタのドレインまたはコレクタ側にカレントミラー回路を構成し、このカレントミラー回路のトランジスタの寸法比を変えて非対称とし、差動入力にオフセット電圧を有する差動増幅回路を備え、この差動入力のオフセット電圧の電位差に基づいて出力が反転するコンパレータ回路において、一方の差動入力を前記コンパレータ回路のバイアス電源に接続し、前記差動増幅回路の差動入力を構成するトランジスタの少なくとも一方のトランジスタのソースまたはエミッタ側にコンパレータ入力信号の閾値の温度特性を補償する抵抗を接続するものとする。
【００１５】
かかる構成により、コンパレータ回路は、差動入力を構成するトランジスタの動作電流比（例えば、ソース電流またはエミッタ電流）を予め定められた比率にし、この動作電流とソースまたはエミッタ側に挿入される温度補償する抵抗との電圧降下により、差動増幅回路を非対称に構成することで、コンパレータ入力信号の閾値の初期値を調整することができる。この結果発生するオフセット電圧による温度特性は、挿入した抵抗によって補正する。
【００１６】
また、差動入力を構成するトランジスタのドレインまたはコレクタ側にカレントミラー回路を構成し、このカレントミラー回路のトランジスタの寸法比を変えて非対称とするものとすると、差動増幅回路に発生するオフセット電圧量を大きくすることができ、コンパレータ入力信号の閾値の初期値の設計自由度を増加することができる。
【００１７】
また、ソースまたはエミッタ側に接続される抵抗は、正の温度特性を有することができる。
かかる構成により、差動増幅回路で発生するオフセット電圧の温度特性は一般的に負の温度係数を有するので、ソースまたはエミッタ側に挿入される抵抗を正温度係数にすることにより、コンパレータ入力信号としてゲートまたはベース電極に入力する電位をほぼ一定にすることができる。
【００１８】
【発明の実施の形態】
図１は本発明の一実施例によるコンパレータ回路の回路図であり、図３に対応する同一部材には同じ符号が付してある。
図１において、本発明によるコンパレータ回路は、２つのトランジスタ２，３の寸法比を変えて非対称とし、予めオフセット電圧Ｅｏｆｆの発生を大きくした差動増幅回路を有し、この差動入力の電位差が比較的大きい状態で出力が反転するコンパレータ回路において、
一方の差動入力を例えば、グランドレベルＧＮＤに接続し、オフセット電圧の温度特性を補償する抵抗６、７を備えている。
【００１９】
この抵抗６，７を設けるとコンパレータ回路入力信号Ｅｉｎの閾値Ｅｔｈも変わるため閾値Ｅｔｈを予め定められた値にするためには抵抗６，７も含めて考慮する必要がある。
かかる構成により、コンパレータ入力信号Ｅｉｎは、差動入力の一方トランジスタ２のゲートまたはベース電極を、例えば、グランドレベルＧＮＤ　に接続し、このトランジスタ２が予め定められた動作電流値になるゲートまたはベース電位Ｖｔｈ２から，差動入力のトランジスタ寸法比を変えて非対称として発生させたオフセット電圧Ｅｏｆｆの差（Ｖｔｈ２−Ｅｏｆｆ）がこのコンパレータ回路の入力信号Ｅｉｎとなり、コンパレータ出力が切り替わる入力信号Ｅｉｎが閾値Ｅｔｈとなる。この構成により、コンパレータ回路は、従来技術における基準電圧回路１６を不要にすることができる。
【００２０】
特に、オフセット電圧Ｅｏｆｆの大きい差動入力を構成するトランジスタ２，３のソースまたはエミッタ側に温度特性を有する抵抗６，７をそれぞれ接続し、この抵抗値を調整することにより、コンパレータ入力信号Ｅｉｎの閾値Ｅｔｈの初期値および温度特性を調整可能とすることができる。
また、差動入力を構成するトランジスタ２，３のドレインまたはコレクタ側にカレントミラー回路（４，５）を構成し、このカレントミラー回路（４，５）のトランジスタ４，５の寸法比を変えて電流比（例えば、トランジスタ５の動作電流をトランジスタ４の２倍）を調整することにより、コンパレータ入力信号Ｅｉｎの閾値Ｅｔｈの初期値を調整可能とし、設計の自由度を増加することができる。
【００２１】
かかる構成により、カレントミラー回路のトランジスタ４，５の寸法比を変えて電流比を例えば２倍に調整することにより、コンパレータ入力信号Ｅｉｎの閾値Ｅｔｈ相当する差動入力を構成するトランジスタ２，３の動作電流比をこのカレントミラー回路のトランジスタの寸法比に設定することができ、この動作電流比から上述した様に、動作電流とソースまたはエミッタ側に挿入される温度特性を有する抵抗６，７との電圧降下により，差動増幅回路に発生するオフセット電圧Ｅｏｆｆによる温度特性の影響を，挿入した抵抗で補正することができる。この構成では、カレントミラー回路のトランジスタの寸法比を変えることにより、差動増幅回路に発生するオフセット電圧量Ｅｏｆｆをかなり変更することができ、コンパレータ入力信号Ｅｉｎの閾値Ｅｔｈ　の初期値やその温度特性の設計の自由度を増やすことができる。
【００２２】
【実施例】
本発明によるコンパレータ回路をＭＯＳＦＥＴトランジスタの例で以下補足説明する。本発明の一実施例によるコンパレータ回路は、差動入力を構成するＰｃｈ−ＭＯＳＦＥＴトランジスタ２，３の寸法比を１：５に選定し、カレントミラー回路を構成するＮｃｈ−ＭＯＳＦＥＴトランジスタ４，５の寸法比を１：２に選定し、Ｐｃｈ−ＭＯＳＦＥＴトランジスタ２，３のソース電極に接続される抵抗６を１ｋΩ，抵抗７を２０ｋΩとし、Ｐｃｈ−ＭＯＳＦＥＴトランジスタ２にゲート電極をグランドＧＮＤ　に接地する。その他の構成は従来技術の回路例と同じである。また、寸法比については、例えば、寸法５倍のトランジスタの特性は、寸法１倍のトランジスタを５個並列接続したものに相当するものとする。
【００２３】
各トランジスタ（２，３），（４，５）の寸法比、抵抗（６，７）の抵抗値およびこれら抵抗（６，７）の温度特性により、入力オフセット電圧が比較的大きくできるので、グランドＧＮＤレベルからの入力信号Ｅｉｎに対して入力閾値Ｅｔｈを任意に設定することができ、また、この入力閾値Ｅｔｈの温度係数も適切な値に調整することができる。
上述の部品定数の一実施例では、入力閾値Ｅｔｈとして０．３Ｖの閾値で、ほぼゼロの温度係数を得ることができた。
【００２４】
また、上記説明はＭＯＳＦＥＴで説明したが、ＰＮＰ，ＮＰＮのバイポーラトランジスタを用いても構成することができる。バイポーラトランジスタの場合、トランジスタ２のベース電極を直接グランドＧＮＤに接続するより、好ましくは、例えばダイオード１個分の電位をフローティングした方がよい。これはトランジスタ２のベース・エミッタ順方向電圧が約０．７Ｖ程度にあり、カレントミラー回路を含めてこの電圧範囲内に収めるのはトランジスタが飽和領域に入り易く、これを避けるためにダイオード１個分の電位の余裕を持たせるものである。
【００２５】
以上、本発明を要約すると、
（１）差動入力を構成するトランジスタ２，３の寸法を非対称にし、
（２）この差動増幅回路のトランジスタ２，３のソースまたはエミッタに抵抗６、７を挿入し、
（３）カレントミラー回路を構成するトランジスタ４、５の寸法を非対称にする。
【００２６】
これらの３項目の内、いずれか１つあるいは複数の組み合わせにより差動増幅回路のオフセットＥｏｆｆの発生を故意に大きくし、かつ、抵抗６、７ノード調整により、入力閾値Ｅｔｈの初期値および入力閾値Ｅｔｈの温度特性をほぼゼロにすることができる。
この結果、従来技術では、一般的に差動増幅回路を対称に構成し、温度特性の影響を受けない構成とし、別途、入力閾値Ｅｔｈ　を設定できる基準電圧回路を必要としていたものを、コンパレータ専用の基準電圧回路を新たに設けることなく、一方の基準電圧回路側の入力端子の接続を固定電位、例えば、ＭＯＳＦＥＴではグランドＧＮＤレベル、または、コンパレータ回路のバイアス電源となる外部の正電源、または外部の負電源に接続する。この方法により、任意の入力閾値Ｅｔｈを設定でき、かつコンパレータの出力が反転する入力閾値設定用として特別な回路を必要としないので消費電流の少ない、入力閾値Ｅｔｈの温度特性の小さいコンパレータ回路およびこの回路を用いた半導体集積回路を提供することができる。
【００２７】
尚、ここに示す実施例ではＰｃｈ−ＭＯＳＦＥＴを差動入力、Ｎｃｈ−ＭＯＳＦＥＴをカレントミラー回路に用いたが、Ｎｃｈ−ＭＯＳＦＥＴを差動入力、Ｐｃｈ−ＭＯＳＦＥＴをカレントミラー回路に用いる回路およびＭＯＳＦＥＴをバイポーラトランジスタに置き換えた回路でも有効である。
図２に、Ｎｃｈ−ＭＯＳＦＥＴを差動入力とした本発明の別の実施例を示す。本発明の別実施例によるコンパレータ回路は、差動入力を構成するＮｃｈ−ＭＯＳＦＥＴトランジスタ２２，２３、カレントミラー回路を構成するＰｃｈ−ＭＯＳＦＥＴトランジスタ２４，２５、Ｎｃｈ−ＭＯＳＦＥＴトランジスタ２２，２３のソース電極に接続される抵抗２６，２７を備え、Ｎｃｈ−ＭＯＳＦＥＴトランジスタ２２のゲート電極をＶｐに接続している。
【００２８】
【発明の効果】
以上述べた様に本発明によれば、専用の基準電圧回路なし、あるいは基準電圧回路自体なしで、入力閾値を設定することができ、かつこの入力閾値の温度特性自身も補償することができ、簡単な回路構成のコンパレータ回路が実現でき、また同時に消費電力の低減も実行することができる。また、このコンパレータ回路を半導体集積回路に適用した場合、コンパレータ回路が簡単な回路構成のため、従来技術よりもチップ面積を小さくすることができ、かつコストの低減化を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例によるコンパレータ回路の回路図
【図２】本発明の別の実施例によるコンパレータ回路の回路図
【図３】従来技術によるコンパレータ回路の回路図
【符号の説明】
２、３，１２，１３　　　　ＰｃｈＭＯＳトランジスタ
４、５，１４，１５，８　　　　ＮｃｈＭＯＳトランジスタ
６，７　　抵抗
１１，１７　　　定電流源
１６　　　　基準電圧回路
Ｖｐ　　電源電圧
ＧＮＤ　　グランド
【図１】
2004072681.tif 000003
【図２】
2004072681.tif 000004
【図３】
2004072681.tif 000005