(57)【要約】【課題】バンプ基端部にクラックが発生しにくいため部品接続性を向上させることができる配線基板の製造方法を提供すること。【解決手段】本発明の配線基板１１は、第１はんだ付け工程及び第２はんだ付け工程を経て製造される。第１はんだ付け工程では、共晶組成を有しない３元系以上の合金はんだを用いて、基板１２上に電子部品１６が実装される。続く第２はんだ付け工程では、合金はんだよりも低融点のはんだを用いて、基板１２上に別の電子部品１７が実装される。第２はんだ付け工程の際のリフロー温度は、合金はんだが略完全に溶融する温度以上に設定される。【選択図】  図１
2004335507.tif 000002
【特許請求の範囲】
【請求項１】
共晶組成を有しない３元系以上の合金はんだを用いて基板上に電子部品を実装するはんだ付け工程と、
前記はんだ付け工程後に実施される基板加熱工程と、その基板加熱工程の際の加熱温度は、前記合金はんだが略完全に溶融する温度以上に設定されることと
を含むことを特徴とする配線基板の製造方法。
【請求項２】
共晶組成を有しない３元系以上の合金はんだを用いて基板上に電子部品を実装する第１はんだ付け工程と、
前記第１はんだ付け工程後に前記合金はんだよりも低融点のはんだを用いて前記基板上に別の電子部品を実装する第２はんだ付け工程と、その第２はんだ付け工程の際のリフロー温度は、前記合金はんだが略完全に溶融する温度以上に設定されることと
を含むことを特徴とする配線基板の製造方法。
【請求項３】
前記リフロー温度は、２４０℃以下に設定されることを特徴とする請求項２に記載の配線基板の製造方法。
【請求項４】
前記第２はんだ付け工程におけるリフロー後の冷却では、降温速度を少なくとも２段階に設定するとともに、前記合金はんだが凝固する前の降温速度を、前記合金はんだが凝固した後の降温速度よりも相対的に速くすることを特徴とする請求項２または３に記載の配線基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、配線基板の製造方法に係り、特にははんだを用いて基板上に電子部品を実装した後にさらにリフロー等の基板加熱工程を行う配線基板の製造方法に関するものである。
【０００２】
【従来の技術】
従来、配線基板上のダイエリアに半導体集積回路チップ（いわゆるダイ）を搭載した構造の半導体パッケージがよく知られている。かかる半導体パッケージを構成する配線基板の表面には、半導体集積回路チップ側と接続されるダイパッドが多数設けられる。それらのダイパッド上には、はんだペーストの印刷等を経てはんだバンプが形成される（例えば特許文献１参照）。
【０００３】
この種のはんだバンプは、一般には共晶組成のはんだ（共晶はんだ、３７Ｐｂ：６３Ｓｎ、融点１８３℃）を含むはんだペーストをダイパッド上に印刷し、加熱してリフローを行うことにより形成される。また、配線基板上に半導体集積回路チップをダイ付けした後、さらに別の電子部品（例えばチップキャパシタ等）をはんだ付けしたい場合がある。この場合には、ダイエリア以外の領域にはんだペーストを印刷しておき、配線基板を再加熱してリフローを行うことで、電子部品を実装する必要が生じる。なお、電子部品実装用のはんだバンプの形成においては、ダイ付け用のはんだバンプの溶融を避けるために、通常、ダイ付け用のはんだバンプに使用されるはんだ材料よりも低融点のものが用いられる。
【０００４】
【特許文献１】
特開２００１−２４４２９９号公報
【０００５】
【発明が解決しようとする課題】
ところで最近では、共晶組成を有しない３元系以上の合金はんだを用いてダイパッド上にはんだバンプを形成するケースも増えつつある。しかし、上記のはんだバンプによりダイ付けを行った後、さらにはんだ印刷及びリフローを行うと、リフロー時の温度域によっては以下のような問題が生じる。
【０００６】
即ち、当該リフロー時の加熱温度がダイ付け用のはんだバンプの溶融しうる温度よりもずっと低ければ特に問題は生じないが、これがはんだバンプの溶融しうる温度に近くなると、ダイ付け用のはんだバンプの基端部にヒケが発生しやすくなる。この場合、はんだバンプの基端部にクラックが起こりやすくなる結果、はんだバンプとダイパッドとの接続性が悪化し、信頼性に劣る配線基板となってしまう。
【０００７】
本発明は上記の課題に鑑みてなされたものであり、その目的は、バンプ基端部にクラックが発生しにくいため部品接続性を向上させることができる配線基板の製造方法を提供することにある。
【０００８】
【課題を解決するための手段、作用及び効果】
そこで、上記課題を解決すべく本願発明者が鋭意研究を行ったところ、次のような新規な知見を得た。図８，図９を用いてこれを説明する。
【０００９】
加熱された配線基板が冷却する過程において、はんだバンプ９１は一度に全体が凝固するわけではなく、バンプ先端部９２からバンプ基端部９３に向けて徐々に凝固する。冷却時において基板は蓄熱しているため、基板から遠い位置にあるバンプ先端部９２のほうが冷えやすく、基板から近い位置にあるバンプ基端部９３のほうが冷えにくいからである。また、共晶はんだの特性は液相線と固相線との間に温度ギャップがないことであり、従って、共晶はんだを用いて形成されたはんだバンプ９１では、組織が比較的均一になる。それに対し、共晶組成を有しない３元系以上の合金はんだの特性は液相線と固相線との間に温度ギャップがあることであり、前記合金はんだを用いて形成されたはんだバンプ９１では、組織が不均一になりやすくなる。より具体的にいうと、後者においては、バンプ先端部９２が最も高融点の組織であって、そこからバンプ基端部９３に向かうにつれて次第に低融点の組織となる（図８参照）。これは、冷えやすいバンプ先端部９２にいくほど高融点合金が偏析しやすく、冷えにくいバンプ基端部９３にいくほど低融点合金が偏析しやすいからである。図８では、融点に勾配がある不均一な組織であることを複数本の破線を用いて模式的に示している。かかる不均一な組織を有するはんだバンプ９１を、当該はんだバンプ９１が溶解しうる温度で再加熱すると、低融点合金が偏析しているバンプ基端部９３が部分的に溶融してしまう。そして、図９に概略的に示されるように、この部分的な溶融により生じたはんだが表面張力の作用によって未溶融部分の表面に這い上がる結果（図９の矢印参照）、クラックの発生原因となるヒケ９４がバンプ基端部９３に生じてしまうのである。
【００１０】
そこで、上記知見を得た本願発明者は、はんだバンプの部分的溶融に起因する這い上がり現象に着目し、この這い上がり現象を解消すれば、ヒケの発生を防止できるであろうと考えた。そして本願発明者は、さらに鋭意研究を行ったところ、はんだ付け工程後に実施される基板加熱工程時の温度条件の見直しが有効であるとの結論に達し、下記の解決手段を想到するに至ったのである。
【００１１】
上記課題を解決するための手段としては、共晶組成を有しない３元系以上の合金はんだを用いて基板上に電子部品を実装するはんだ付け工程と、前記はんだ付け工程後に実施される基板加熱工程と、その基板加熱工程の際の加熱温度は、前記合金はんだが略完全に溶融する温度以上に設定されることとを含むことを特徴とする配線基板の製造方法がある。
【００１２】
従って、この配線基板の製造方法によると、はんだ付け工程後に実施される基板加熱工程の際の加熱温度を、前記合金はんだが略完全に溶融する温度以上に設定している。ゆえに、はんだバンプ中の低融点合金のみしか溶融しなかった従来方法とは異なり、はんだバンプ中の高融点合金までも溶融することとなり、未溶融部分ができなくなる。従って、はんだ付け工程後に実施される基板加熱工程を行ったとしても、その際にはんだバンプがいったん完全に溶融することから、はんだバンプ中の偏析が解消されて組成が均一化する。このため、未溶融部分への這い上がりが起こりにくくなり、もってヒケの発生が防止される。それゆえ、バンプ基端部におけるクラックの発生率が低減され、部品接続性を向上させることができる。
【００１３】
また、別の解決手段としては、共晶組成を有しない３元系以上の合金はんだを用いて基板上に電子部品を実装する第１はんだ付け工程と、前記第１はんだ付け工程後に前記合金はんだよりも低融点のはんだを用いて前記基板上に別の電子部品を実装する第２はんだ付け工程と、その第２はんだ付け工程の際のリフロー温度は、前記合金はんだが略完全に溶融する温度以上に設定されることとを含むことを特徴とする配線基板の製造方法がある。
【００１４】
従って、この配線基板の製造方法によると、第１はんだ付け工程後に実施される第２はんだ付け工程の際のリフロー温度を、前記合金はんだが略完全に溶融する温度以上に設定している。ゆえに、はんだバンプ中の低融点合金のみしか溶融しなかった従来方法とは異なり、はんだバンプ中の高融点合金までも溶融することとなり、未溶融部分ができなくなる。従って、第１はんだ付け工程後に第２はんだ付け工程を行ったとしても、その際にはんだバンプがいったん完全に溶融することから、はんだバンプ中の偏析が解消されて組成が均一化する。このため、未溶融部分への這い上がりが起こりにくくなり、もってヒケの発生が防止される。それゆえ、バンプ基端部におけるクラックの発生率が低減され、部品接続性を向上させることができる。
【００１５】
以下、本発明の配線基板の製造方法について詳細に説明する。
【００１６】
前記配線基板としては、コアまたはベースとなる基板に絶縁層や導体層等が形成されたものをいう。前記基板としては、例えば、樹脂基板、セラミック基板、金属基板などが挙げられ、コスト性、孔加工の容易性、導電性などを考慮して適宜選択される。樹脂基板の具体例としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）からなる板材などがある。前記セラミック基板の具体例としては、アルミナ、ベリリア、窒化アルミニウム、窒化ほう素、炭化珪素、ガラスセラミック、結晶化ガラス等の低温焼成材料等からなる板材などがある。前記金属基板の具体例としては、銅板や銅合金板、銅以外の金属単体や、合金（例えばＦｅ−Ｎｉ系合金など）からなる板材などが挙げられる。
【００１７】
前記絶縁層は熱硬化性樹脂を用いて形成されることが好適である。好適な熱硬化性樹脂の具体例を挙げると、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、フェノール樹脂、キシレン樹脂、ポリエステル樹脂、けい素樹脂等がある。これらの中でも、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）などが特に好ましい。
【００１８】
前記導体層は銅等の導電性金属からなり、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。具体的にいうと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっきなどの手法が適用される。なお、スパッタやＣＶＤ等の手法により薄膜を形成した後にエッチングを行うことで導体層を形成したり、導電性ペースト等の印刷により導体層を形成したりすることも可能である。
【００１９】
なお「基板上に電子部品を実装する」とは、例えば、基板に形成された導体層の一部（具体的にはパッド等）の表面上に電子部品をはんだ付けにより実装する、の意である。かかるパッドは、基板の第１主面のみまたは第２主面のみに形成されていてもよく、あるいは第１主面及び第２主面の両方に形成されていてもよい。
【００２０】
ここで前記電子部品としては、例えば、裏面に複数の電極を有する半導体集積回路チップなどを挙げることができる。そのほか前記電子部品は、裏面または側面に複数の接続端子を有する半導体パッケージや、裏面または側面に複数の端子を有するチップ部品（例えばチップトランジスタ、チップダイオード、チップ抵抗、チップキャパシタ、チップコイルなど）などであってもよい。この場合、搭載される電子部品は、能動部品であっても受動部品であってもよい。
【００２１】
より具体的にいうと、第１のはんだ付け工程において実装される電子部品を半導体集積回路チップや半導体パッケージとし、第２のはんだ付け工程において実装される電子部品をチップ部品とすることがよい。
【００２２】
はんだ付け工程（第１はんだ付け工程）にて使用されるはんだは、共晶組成を有しない３元系以上の合金はんだである必要がある。その理由は、上記合金はんだでは液相線と固相線との間に温度ギャップがあることに加え、はんだバンプ中に融点の異なる複数種の合金を生じさせやすいからである。これに対し、共晶組成を有するはんだの場合、基本的に液相線と固相線との間に温度ギャップがないため、本願発明の解決すべき課題を生じ得ないからである。また、２元系の合金はんだの場合、はんだバンプ中に融点の異なる複数種の合金が生じないため、やはり本願発明の解決すべき課題を生じ得ないからである。
【００２３】
「共晶組成を有しない」合金はんだとは、液相線と固相線との間に少なからず温度ギャップがあるものを指す。具体的には、前記温度ギャップは１０℃以上であることがよく、さらには１５℃以上であることがよく、特には２０℃以上であることがよい。かかる温度ギャップが大きくなるほど、ヒケやクラックの発生が顕著になるからである。
【００２４】
ここで、共晶組成を有しない３元系の合金はんだの好適例としては、Ｓｎ−Ｐｂ−Ｂｉ、Ｓｎ−Ｐｂ−Ｓｂ、Ｓｎ−Ｐｂ−Ａｇ、Ｓｎ−Ｐｂ−Ｉｎ、Ｓｎ−Ｂｉ−Ｉｎ、Ｓｎ−Ｂｉ−Ａｇ、Ｐｂ−Ｉｎ−Ａｇ、Ｓｎ−Ｚｎ−Ｂｉ、Ｓｎ−Ａｇ−Ｉｎなどがある。また、共晶組成を有しない４元系の合金はんだの好適例としては、Ｓｎ−Ｐｂ−Ｂｉ−Ｓｂ、Ｓｎ−Ａｇ−Ｃｕ−Ｉｎ、Ｓｎ−Ｐｂ−Ａｇ−Ｂｉ、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕ、Ｓｎ−Ａｇ−Ｂｉ−Ｉｎなどがある。勿論、共晶組成を有しない５元系、６元系といった合金はんだを使用することも可能である。この場合、鉛（Ｐｂ）及びビスマス（Ｂｉ）を含む合金はんだや、スズ（Ｓｎ）及びビスマス（Ｂｉ）を含む合金はんだが選択されることがよい。はんだ合金の組成中にＰｂ−Ｂｉの組合せまたはＳｎ−Ｂｉの組合せがあると、低融点合金が偏析しやすくなるため、本願発明の解決課題が生じやすくなるからである。
【００２５】
とりわけ、前記合金はんだは、重量比で最も多い成分である鉛（Ｐｂ）と、前記鉛よりも少ない成分であるスズ（Ｓｎ）、ビスマス（Ｂｉ）及びアンチモン（Ｓｂ）とを含む４元系合金はんだであることがよい。このような組成を有するものの場合、Ｓｎ−Ｓｂからなる高融点合金がバンプ先端部に偏析しやすい一方、Ｐｂ−Ｂｉからなる低融点合金がバンプ基端部に偏析しやすいからである。
【００２６】
また、前記基板加熱工程の際の加熱温度（第２はんだ付け工程の際のリフロー温度）は、前記合金はんだが略完全に溶融する温度以上であるならば、配線基板の構成材料や電子部品の耐熱温度などに応じて任意に設定することができる。ただし、かかる加熱温度（リフロー温度）は２５０℃以下に、特には２４０℃以下に設定されることが好ましい。
【００２７】
例えば、金属やセラミックスに比べて熱に弱い樹脂材料を主体とした配線基板の場合、加熱温度を例えば２４０℃以下に設定しておけば、基板部分や絶縁層部分の劣化を確実に防止でき、信頼性の低下を回避できるからである。また、前記合金はんだが略完全に溶融する温度を大きく上回る温度まで加熱を行うと、エネルギーの浪費によって製造コストが増大するほか、生産性も低下するからである。
【００２８】
前記第２はんだ付け工程におけるリフロー後、基板は自然にまたは強制的に冷却されることにより最終的には常温に戻る。そして、このような冷却過程を経ることにより、再溶融したはんだバンプが凝固し、所定の形状となる。
【００２９】
冷却時の降温速度は特に限定されず任意に設定可能であるが、降温速度を少なくとも２段階に設定することが好ましい。またこの場合には、前記合金はんだが凝固する前の降温速度を、前記合金はんだが凝固した後の降温速度よりも相対的に速くすることがより好ましい。
【００３０】
前記合金はんだが凝固する前の段階について、降温速度を相対的に速めに設定することがよい理由は、溶融した合金はんだが凝固するまでの過程をできるだけ短時間で通過させることができるからである。その結果、はんだバンプ中に偏析が起こりにくくなり、主としてヒケの発生率を効果的に低減することができる。また、合金はんだが凝固した後の段階について、降温速度を相対的に遅めに設定することがよい理由は、はんだバンプに残留した応力の緩和を図ることができるからである。その結果、主としてクラックの発生率を効果的に低減することができる。
【００３１】
より具体的にいうと、合金はんだが凝固する前の降温速度を、−１００℃／分かまたはそれよりも速くすることがよく、特には−１００℃／分以上−１０００℃／分以下にすることがよい。前記降温速度が−１００℃／分よりも遅いと、はんだバンプ中に偏析が起こってしまい、ヒケの発生率を効果的に低減できなくなるおそれがある。逆に前記降温速度が−１０００℃／分よりも速いと、熱応力が発生しやすくなり、かえってクラック等を発生させやすくなる。
【００３２】
また、合金はんだが凝固した後の降温速度を、−１０℃／分かまたはそれよりも遅くすることがよく、特には−１０℃／分以上−０．１℃／分以下にすることがよい。前記降温速度を−１０℃／分よりも早くすると、十分に熱応力の緩和を図ることができなくなるおそれがある。逆に前記降温速度を−０．１℃／分よりも遅くすると、残留応力の緩和という観点からは好ましい反面、常温になるまでの時間が非常に長くなり生産性が低下してしまう。
【００３３】
【発明の実施の形態】
以下、本発明を具体化した一実施形態の配線基板１１の製造方法を図１〜図７に基づき詳細に説明する。
【００３４】
図１は、本実施形態の配線基板１１の全体を示す断面図である。図２〜図６は、前記配線基板１１を製造する手順を説明するための要部拡大断面図である。
【００３５】
図１に示されるように、この配線基板１１は、ガラスクロス布にエポキシ樹脂を含浸してなる基板１２をコア材として備えている。図１において基板１２の上面１３（第１主面）側には、樹脂絶縁層３１，５１と導体層２１，４１とを交互に積層してなるビルドアップ層が形成されている。基板１２の下面１４（第２主面）側には、樹脂絶縁層３２，５２と導体層２２，４２とを交互に積層してなるビルドアップ層が形成されている。また、基板１２における複数の箇所には、上面１３側のビルドアップ層と下面１４側のビルドアップ層とを接続導通するためのスルーホール導体１５が形成されている。スルーホール導体１５内の空洞部には、無機フィラー入りのエポキシ樹脂からなる樹脂充填体２３によって埋められている。
【００３６】
第１層めの導体層２１，２２は銅からなり、基板１２の上面１３（第１主面）及び下面１４（第２主面）の表面上にそれぞれ形成されている。第１層めの樹脂絶縁層３１，３２は感光性エポキシ樹脂からなり、第１層めの導体層２１，２２を覆うような状態で形成されている。第２層めの導体層４１，４２は銅からなり、第１層めの樹脂絶縁層３１，３２の表面上にそれぞれ形成されている。第２層めの樹脂絶縁層５１，５２は感光性エポキシ樹脂からなり、第２層めの導体層４１，４２を覆うような状態で形成されている。なお、第２層めの樹脂絶縁層５１，５２は、導体層４１，４２におけるダイパッド４３やパッド４４，４５以外の部分を保護する、いわゆるソルダーレジストとしての役割を果たす。
【００３７】
第１層めの樹脂絶縁層３１，３２には、無電解銅めっきによってブラインドビアホール導体３３，３４がそれぞれ設けられている。そして、上面１３側のブラインドビアホール導体３３は導体層２１，４１間を接続導通し、下面１４側のブラインドビアホール導体３４は導体層２２，４２間を接続導通している。
【００３８】
図１に示されるように、上面１３（第１主面）側においてその略中央部に設定されたダイエリアには、電子部品の一種である矩形状の半導体集積回路チップ１６が搭載されている。半導体集積回路チップ１６の下面側にできる隙間は、アンダーフィル材６２によって埋められている。ダイエリア内には、半導体集積回路チップ１６側との電気的な接続を図るためのダイパッド４３が多数形成されている。ダイパッド４３は、ソルダーレジストである第２層めの絶縁樹脂層５１に設けられた開口部分に配置されている。また、ダイエリアの外側となる領域には、電子部品の一種であるチップキャパシタ１７を搭載するためのパッド４５が配置されている。前記パッド４５も、第２層めの絶縁樹脂層５１の開口部分に配置されている。
【００３９】
一方、下面１４（第２主面）側には特にダイエリアは設定されておらず、その代わりに図示しないマザーボードが接続可能となっている。そのため、下面１４のほぼ全域には、マザーボード側の端子と接続する接続端子として、パッド４４が多数形成されている。前記パッド４５は、第２層めの絶縁樹脂層５２の開口部分に配置されている。なお、ダイパッド４３及びパッド４４，４５の表面上には、ニッケル−金めっき層４６が形成されている。
【００４０】
ニッケル−金めっきが施されたダイパッド４３上には、共晶組成を有しない３元系以上の合金はんだを用いて、第１のはんだバンプ４７が形成されている。第１のはんだバンプ４７は、第２層めの絶縁樹脂層５１の表面から突出している。ニッケル−金めっきが施されたパッド４５上には、第１のはんだバンプ４７形成用のはんだよりも低融点のはんだを用いて、第２のはんだバンプ４８が形成されている。第２のはんだバンプ４８の上面も、第２層めの絶縁樹脂層５１の表面から突出している。
【００４１】
次に、上記の配線基板１１を製造する手順を説明する。
【００４２】
まず上記構成の配線基板１１を作製する。具体的には下記のようにする。即ち、基板１２の両面に銅箔を貼着した両面銅張積層板を出発材料とし、それにＹＡＧレーザーまたは炭酸ガスレーザーを用いてレーザー加工を行い、両面銅張積層板を貫通する貫通孔を形成する。次に、前記貫通孔内面に対する無電銅めっきによりスルーホール導体１５を形成した後、銅箔のエッチングにより第１層めの導体層２１，２２をパターニングする。ここでスルーホール導体１５を樹脂充填体２３で埋めた後、基板１２の上面１３及び下面１４に第１層めの樹脂絶縁層３１，３２を形成する。次に、レーザー加工によって樹脂絶縁層３１，３２を孔開けし、ブラインドビアホール導体３３，３４を形成するための盲孔を形成する。さらに、マスクを形成しないで無電解銅めっきを施すことにより、前記盲孔の内部に銅めっきを析出させてブラインドビアホール導体３３，３４を形成する。このとき樹脂絶縁層３１，３２の外表面全体にも無電解銅めっきが析出する。この後、露光及び現像を行って所定パターンのめっきレジストを形成する。この状態で無電解銅めっき層を共通電極として電解銅めっきを施した後、まずレジストを溶解除去して、さらに不要な無電解銅めっき層をエッチングで除去する。これにより、上側の樹脂絶縁層３１の表面上にダイパッド４３及びパッド４５を含む導体層４１を形成し、下側の樹脂絶縁層３２の表面上にパッド４４を含む導体層４２を形成する。
【００４３】
そして、前記基板１２の上面１３（第１主面）及び下面１４（第２主面）の表面上に、感光性エポキシ樹脂を塗布して硬化させることにより、第２層めの樹脂絶縁層５１，５２（ソルダーレジスト）を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、第２層めの樹脂絶縁層５１，５２に開口部分を形成する。次に、過マンガン酸カリウムを含む粗化液を用いて表面粗化処理を行い、第２層めの樹脂絶縁層５１，５２の表面を粗面に変える。
【００４４】
次に、ダイパッド４３及びパッド４４，４５の表面に対し、無電解ニッケルめっき、無電解金めっきを順次施すことにより、ニッケル−金めっき層４６を形成する。
【００４５】
続く第１はんだバンプ形成工程では、上面１３側のダイパッド４３上のニッケル−金めっき層４６上に、はんだバンプ４７を形成する（図２参照）。具体的には、第２層めの樹脂絶縁層５１上に所定パターンのマスクを載置したうえで、ダイパッド４３上にはんだペーストを印刷する。本実施形態では、Ｐｂ−Ｓｎ−Ｂｉ−Ｓｂという組成（Ｐｂが７０重量％）の４元系合金はんだを含むはんだペーストを使用した。この合金はんだは共晶組成を有しておらず、液相線と固相線との間の温度ギャップは約２８℃である。
【００４６】
そして、この配線基板１１のダイエリアに半導体集積回路チップ１６を搭載する。このとき、配線基板１１側のはんだバンプ４７と、半導体集積回路チップ１６側のバンプ６１とを位置合わせする。この状態でリフロー炉を用いて所定温度（本実施形態では２４０℃）に加熱してリフローを行った後（図３参照）、配線基板１１を冷却する。これにより、はんだバンプ４７とチップ側バンプ６１とを互いに接合し、配線基板１１側と半導体集積回路チップ１６側とを電気的に接続する（図４参照）。なお、前記リフロー後の冷却過程において、前記合金はんだが凝固を開始する温度（即ち前記合金はんだが略完全に溶融する温度）は２２４℃、前記合金はんだが完全に凝固する温度は１６８℃であった。
【００４７】
続く第２はんだバンプ形成工程では、上面１３側のパッド４５上のニッケル−金めっき層４６上にはんだバンプ４８を形成する（図５参照）。具体的には、第２層めの樹脂絶縁層５１上に所定パターンのマスクを載置したうえで、パッド４５上にはんだペーストを印刷する。本実施形態では、第１はんだバンプ形成工程における合金はんだよりも低融点（具体的には１８３℃）の合金はんだを含むはんだペーストを選択した。かかる合金はんだは６３Ｓｎ−３７Ｐｂという組成を有している。そして、そのはんだバンプ４８上にチップキャパシタ６１を搭載し、リフロー炉で加熱することによりリフローを行った後（図５参照）、所定の降温プロファイルにて常温まで冷却した。なお本実施形態では、加熱時の最高温度を従来条件（即ち２２０℃）よりも高めに設定した。その結果、チップキャパシタ１７の電極とはんだバンプ４８とを接合し、配線基板１１側とチップキャパシタ１７側とを電気的に接続する。
【００４８】
そして、配線基板１１と半導体集積回路チップ１６との隙間にアンダーフィル材６２を充填して硬化処理（１６５℃×３０秒）を行い、前記隙間を樹脂封止する。以上の結果、所望の半導体パッケージ（いわゆるオーガニックパッケージ）が完成する。
【００４９】
次に、図７の表に示すような条件を設定して実施例１〜４及び比較例の配線基板１１を作製し、これらを下記の評価試験に供した。
【００５０】
実施例１では、第２はんだ付け工程におけるリフロー時の最高温度を２４０℃に設定するとともに、温度領域Ａにおける降温速度を−８６０℃／分に設定し、温度領域Ｂにおける降温速度を−３５０℃／分に設定した。なお、「温度領域Ａ」とは、第１はんだ付け工程で用いた４元系合金はんだが凝固を開始してから完全に凝固するまでの温度領域、つまり２２４℃から１６８℃までの温度領域を意味する。「温度領域Ｂ」とは、第１はんだ付け工程で用いた４元系合金はんだが完全に凝固してから常温に戻るまでの温度領域、つまり１６８℃から常温までの温度領域を意味する。
【００５１】
また、実施例２では、第２はんだ付け工程におけるリフロー時の最高温度を２４０℃に設定するとともに、温度領域Ａにおける降温速度を−８６０℃／分に設定し、温度領域Ｂにおける降温速度を−２℃／分に設定した。実施例３では、第２はんだ付け工程におけるリフロー時の最高温度を２４０℃に設定するとともに、温度領域Ａにおける降温速度を−４℃／分に設定し、温度領域Ｂにおける降温速度を−３５０℃／分に設定した。実施例４では、第２はんだ付け工程におけるリフロー時の最高温度を２４０℃に設定するとともに、温度領域Ａにおける降温速度を−４℃／分に設定し、温度領域Ｂにおける降温速度を−２℃／分に設定した。即ち、各実施例ではいずれも降温速度を２段階に設定した。
【００５２】
一方、比較例（従来例）では、第２はんだ付け工程におけるリフロー時の最高温度を２４０℃に設定するとともに、温度領域Ａ及び温度領域Ｂにおける降温速度をともに−４０℃／分に設定した。
【００５３】
そして、各実施例及び比較例について、アンダーフィル材６２の充填、硬化処理を行った後、８６個のダイパッド４３についてバンプ基端部におけるヒケの発生率を調査し、その平均値（％）を求めた。ここでは、パッド径の半分を超える大きさのヒケを「シビアモード」と定義し、パッド径の半分以下の大きさのヒケを「ライトモード」と定義した。その結果を図７の表に併せて示す。
【００５４】
さらに、各実施例及び比較例について、１００回のサーマルショックを与えた後、８６個のダイパッド４３についてバンプ基端部におけるクラックの発生率を調査し、その平均値（％）を求めた。ここでも、パッド径の半分を超える大きさのクラックを「シビアモード」と定義し、パッド径の半分以下の大きさのクラックを「ライトモード」と定義した。その結果も図７の表に併せて示す。
【００５５】
そして、以上の評価試験の結果を総合すると、ヒケ及びクラックの発生率に関しては、温度領域Ａの降温速度を速めに設定し、温度領域Ｂの降温速度を遅めに設定した実施例２が、最も好適な結果を示すことがわかった。
【００５６】
従って、本実施形態の製造方法によれば以下の効果を得ることができる。
【００５７】
（１）本実施形態の製造方法では、第１はんだ付け工程後に実施される第２はんだ付け工程の際のリフロー温度を、前記合金はんだが略完全に溶融する温度以上（つまり２２４℃以上）に設定している。ゆえに、はんだバンプ４３中の低融点合金のみしか溶融しなかった従来方法とは異なり、はんだバンプ４３中の高融点合金までも溶融することとなり、未溶融部分ができなくなる。従って、第１はんだ付け工程後に第２はんだ付け工程を行ったとしても、その際にはんだバンプ４３がいったん完全に溶融することから、はんだバンプ４３中の偏析が解消されて組成が均一化する。このため、未溶融部分への這い上がりが起こりにくくなり、もってヒケの発生が防止される。それゆえ、バンプ基端部におけるクラックの発生が低減され、部品接続性を向上させることができる。従って、信頼性に優れた配線基板１１（オーガニックパッケージ）を得ることができる。
【００５８】
（２）また、本実施形態では第２はんだ付け工程のリフロー温度（リフロー時の最高温度）を２４０℃に設定している。これにより、基板１２部分や樹脂絶縁層１３，３２，５１，５２部分の高温による劣化を確実に防止することができ、信頼性の低下を回避することができる。また、製造コストの増大や生産性の低下も回避することができる。
【００５９】
（３）特に上記実施例２では、第２はんだ付け工程におけるリフロー後の冷却の際に、降温速度を２段階に設定している。そして、前記合金はんだが凝固する前の降温速度を、前記合金はんだが凝固した後の降温速度よりも相対的に速くなるように設定している。このため、バンプ基端部におけるヒケの発生を皆無にすることができるとともに、クラックの発生率を効果的に低減することができる。
【００６０】
なお、本発明の実施形態は、発明の趣旨を逸脱しない範囲内において任意に変更することができる。例えば、第１はんだ付け工程後に実施される基板加熱工程は、リフローを含む第２はんだバンプ形成工程のみに限定されず、それ以外の工程であってもよい。
【００６１】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００６２】
（１）前記合金はんだが凝固する前の降温速度を、−１００℃／分よりも速くすることを特徴とする請求項４に記載の配線基板の製造方法。
【００６３】
（２）前記合金はんだが凝固した後の降温速度を、−１０℃／分よりも遅くすることを特徴とする請求項４または５に記載の配線基板の製造方法。
【００６４】
（３）前記合金はんだは、液相線と固相線との温度ギャップが１０℃以上であることを特徴とする請求項１乃至６のいずれか１項に記載の配線基板の製造方法。
【００６５】
（４）前記合金はんだは、鉛及びビスマスを含むことを特徴とする請求項１乃至７のいずれか１項に記載の配線基板の製造方法。
【００６６】
（５）前記合金はんだは、スズ及びビスマスを含むことを特徴とする請求項１乃至７のいずれか１項に記載の配線基板の製造方法。
【００６７】
（６）前記合金はんだは、重量比で最も多い成分である鉛と、前記鉛よりも少ない成分であるスズ、ビスマス及びアンチモンとを含む４元系合金はんだであることを特徴とする請求項１乃至７のいずれか１項に記載の配線基板の製造方法。
【００６８】
（７）共晶組成を有しない４元系以上の合金はんだであってかつ液相線と固相線との温度ギャップが２０℃以上のものを用いて、樹脂基板におけるダイパッド上に半導体集積回路チップを実装する第１はんだ付け工程と、前記第１はんだ付け工程後に、前記合金はんだよりも低融点のはんだを用いて、前記樹脂基板のパッド上にチップ部品を実装する第２はんだ付け工程と、その第２はんだ付け工程の際のリフロー温度は、前記合金はんだが略完全に溶融する温度以上かつ２４０℃以下に設定されることと、その第２はんだ付け工程におけるリフロー後の冷却では、前記合金はんだが凝固する前の降温速度を−１００℃／分以上−１０００℃／分以下に設定し、前記合金はんだが凝固した後の降温速度を−１０℃／分以上−０．１℃／分以下に設定することと、を含むことを特徴とする配線基板の製造方法。
【図面の簡単な説明】
【図１】本実施形態の配線基板の全体を示す断面図。
【図２】配線基板を製造する手順を説明するための要部拡大断面図。
【図３】配線基板を製造する手順を説明するための要部拡大断面図。
【図４】配線基板を製造する手順を説明するための要部拡大断面図。
【図５】配線基板を製造する手順を説明するための要部拡大断面図。
【図６】配線基板を製造する手順を説明するための要部拡大断面図。
【図７】実施例及び比較例についての評価試験の結果を示す表。
【図８】従来の問題点を説明するためのはんだバンプの拡大断面図。
【図９】従来の問題点を説明するためのはんだバンプの拡大断面図。
【符号の説明】
１１…配線基板
１２…基板
１６…電子部品としての半導体集積回路チップ
１７…電子部品としてのチップキャパシタ
【図１】
2004335507.tif 000003
【図２】
2004335507.tif 000004
【図３】
2004335507.tif 000005
【図４】
2004335507.tif 000006
【図５】
2004335507.tif 000007
【図６】
2004335507.tif 000008
【図７】
2004335507.tif 000009
【図８】
2004335507.tif 000010
【図９】
2004335507.tif 000011