(57)【要約】【課題】ＰＣＩバスと周辺装置との相互接続の管理を行うインターフェースを複数のブロックに分割して、使用していないブロックへの動作クロックの供給を制限すること。【解決手段】ＳＴＯＰ＿ＣＬＫ信号１５とロック発振器のクロックとをＯＲ回路１６において論理和をとることにより、クロック送信の開始・停止を制御する。具体的には、ＳＴＯＰ＿ＣＬＫ信号１５がハイの場合、論理和の出力がハイとなり、クロックが停止するようになっている。イニシエータ制御部は、これから自分がアクセスを開始するか否かの判断を自身で行うことが可能であるため、そのタイミングを判断してＳＴＯＰ＿ＣＬＫ信号１５をローに設定する。そして、ＰＣＩバスのデータ転送の完了信号を検出した後、再びＳＴＯＰ＿ＣＬＫ信号１５をハイに設定し、クロックを停止させる。【選択図】  図２
2004234269.tif 000002
【特許請求の範囲】
【請求項１】
ＰＣＩ（ペリフェラル・コンポーネント・インターコネクト）バスを用いて接続された装置間におけるデータの送受信を行うデータ転送装置において、
前記ＰＣＩバスと前記装置との相互接続を管理する複数のブロックに分割されたインターフェースと、
前記インターフェースを制御するための動作クロックを供給するクロック供給装置と、を備え、
前記クロック供給装置は、位相、周波数が等しく、かつ、同期のとれた前記動作クロックを前記複数のブロックに分割されたインターフェース各々に供給することを特徴とするデータ転送装置。
【請求項２】
前記クロック供給装置および前記複数のブロックに分割されたインターフェースとの間に、前記動作クロックの供給および供給の停止を切り替えるクロック切替手段を備えたことを特徴とする請求項１記載のデータ転送装置。
【請求項３】
前記クロック切替手段は、前記複数のブロックに分割されたインターフェースのうち、アイドル状態であるものへの前記動作クロックの供給を停止することを特徴とする請求項２記載のデータ転送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、コンピュータが利用する様々なデバイス間のデータ転送を、バスラインを介して行うデータ転送装置に係り、特に、ＣＰＵ（中央演算処理装置）を介さずに、各デバイス間で直接データを転送するＤＭＡ（Ｄｉｒｅｃｔ・Ｍｅｍｏｒｙ・Ａｃｃｅｓｓ）転送を、マザー・ボード上で制御するためのＤＭＡコントローラを複数搭載したデータ転送装置に関する。
【０００２】
【従来の技術】
近年、情報量の多いデータ、例えば画像データ等を転送する場合には、ＣＰＵ（中央演算処理装置）を介さずに、各デバイス間で直接データを転送するＤＭＡ（Ｄｉｒｅｃｔ・Ｍｅｍｏｒｙ・Ａｃｃｅｓｓ）転送方式を採用する装置が増えてきている。
また、このようなＤＭＡ転送行う場合には、低速から高速まで広い帯域に対応することが可能となるため、ＰＣＩ（ペリフェラル・コンポーネント・インターコネクト）バスが様々なシステムで使用されている。
このＰＣＩバスは、バーストアクセスを行うことにより、高速での連続したデータ転送を可能にしている。
【０００３】
一般的に、このようなデータ転送を行うデータ転送装置には、データを効率よく処理するためのバッファが必要となる。このバッファの容量は、ＰＣＩバスを利用する際のデータの転送速度に依存している。そのため、高速性を要求されるようなデータ転送装置においては、バッファの容量が大きくなる傾向にある。
そして、データ転送装置に設けられるバッファの容量の増大に伴い、必然的にデータ転送装置における消費電力も増大してしまう。
従来、データ転送装置における消費電力を低減させる技術が、下記の特許文献をはじめ種々開示されている。
【特許文献１】
特開平１１−０５３０４９
【特許文献２】
特開２００２−００７３１６
【０００４】
特許文献１には、システム動作中のＰＣＩクロックをダイナミックに制御することにより、システムの消費電力を低減させる技術が開示されている。
特許文献２には、ＰＣＩバス上のトランザクションを監視し、ＰＣＩバスがアイドル状態になった場合にＰＣＩクロックを停止させてシステムの消費電力を低減させる技術が開示されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記特許文献１および特許文献２に記載されているシステムの消費電力を低減させる技術においては、ＰＣＩクロックを発生させるクロック生成回路を直接制御しているため、接続されている周辺装置を制御する回路ごとにＰＣＩクロックを制御することができなかった。
そこで本発明は、複雑な構成を必要とすることなく、ＰＣＩバスと周辺装置との相互接続の管理を行うインターフェースを複数のブロックに分割し、使用していないブロックへの動作クロックの供給を制限することにより、消費電力を低減させることができるデータ転送装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１記載の発明は、ＰＣＩ（ペリフェラル・コンポーネント・インターコネクト）バスを用いて接続された装置間におけるデータの送受信を行うデータ転送装置において、前記ＰＣＩバスと前記装置との相互接続を管理する複数のブロックに分割されたインターフェースと、前記インターフェースを制御するための動作クロックを供給するクロック供給装置と、を備え、前記クロック供給装置は、位相、周波数が等しく、かつ、同期のとれた前記動作クロックを前記複数のブロックに分割されたインターフェース各々に供給することにより、前記目的を達成する。
【０００７】
請求項２記載の発明は、請求項１記載の発明において、前記クロック供給装置および前記複数のブロックに分割されたインターフェースとの間に、前記動作クロックの供給および供給の停止を切り替えるクロック切替手段を備えることにより、前記目的を達成する。
請求項３記載の発明は、請求項２記載の発明において、前記クロック切替手段は、前記複数のブロックに分割されたインターフェースのうち、アイドル状態であるものへの前記動作クロックの供給を停止することにより、前記目的を達成する。
【０００８】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、図１ないし図３を参照して詳細に説明する。
図１は、本実施の形態に係るデータ転送装置の概略構成を示した図である。
図１に示すように、データ転送装置は、ＰＣＩ（ペリフェラル・コンポーネント・インターコネクト）バス１、クロック発振器２、基本ブロック３、イニシエータユーザ制御部４、ＣＰＵ（中央演算処理装置）５、メモリ６、ＩＯ（入出力）デバイス７、ＣＰＵＩ／Ｆ（インターフェース）８、メモリＩ／Ｆ９、ＩＯＩ／Ｆ１０およびターゲット１１〜１４から構成されている。
【０００９】
ここで、データ転送装置を構成する各部の機能について説明する。
ＰＣＩバス１は、ＰＣＩ・ＳＩＧ（Ｓｐｅｃｉａｌ・Ｉｎｔｅｒｅｓｔ・Ｇｒｏｕｐ）において規格が策定されている、パーソナルコンピュータ互換機の拡張バスの標準として用いられる３２ビット・バスである。
クロック発振器２は、コンピュータの動作を制御するための基準信号の周波数であるクロック（動作周波数）を発振する。
基本ブロック３は、ＰＣＩバス１をコントロールするための制御ユニットであり、イニシエータ制御部３ａ、ターゲット制御部３ｂ、ＰＣＩバスＩ／Ｆ３ｃから構成されている。
【００１０】
イニシエータユーザ制御部４は、ＣＰＵ５からのコマンドを受けてＰＣＩバス１上にアクセスするためのインターフェースを行う。
ＣＰＵ５は、入出力機器を制御してデータを受け取り、そのデータを使って演算し、記憶や結果の出力を行う中央演算処理装置である。
メモリ６は、コンピュータ内部で使用されるデータやプログラムを一時的に蓄え、必要な場合に取り出すことのできる記憶装置である。このメモリ６には、主記憶装置と、ハードディスク装置などの補助記憶装置とがある。また、主記憶装置には、読み書き可能であるＲＡＭ（ランダム・アクセス・メモリ）と、読み込み専用であるＲＯＭ（リード・オンリ・メモリ）がある。
ＩＯデバイス７は、コンピュータで使用することが可能な入出力装置であり、入力装置には、キーボード、マウス、スキャナ、ディジタルカメラなど、出力装置には、ディスプレイ、プリンタ、スピーカーなどがある。
ＣＰＵＩ／Ｆ８は、イニシエータユーザ制御部４とＣＰＵ５とを相互に接続するためのインターフェースである。
【００１１】
メモリＩ／Ｆ９は、メモリ６とターゲット１１〜１２とを相互に接続するためのインターフェースである。
ＩＯＩ／Ｆ１０は、ＩＯデバイス７とターゲット１３〜１４とを相互に接続するためのインターフェースである。
ターゲット１１〜１４は、ＰＣＩバス１により設定されたベースアドレスごとに設けられた制御回路である。ＰＣＩバス１は、１１個のベースアドレスを設定できるようになっている。また、ターゲット制御部３ｂは、それぞれのベースアドレスのどのベースアドレスにアクセスされたかを示すＢＡＲｘ＿ＨＩＴ信号を出力するようになっている。
本実施の形態では、図１に示すように、ベースアドレスの０と１には、メモリ６がメモリＩ／Ｆ９を介して接続され、ベースアドレスの２と３には、ＩＯＩ／Ｆ１０を介してＩＯデバイス７が接続されている。
【００１２】
次に、このように構成されたデータ転送装置における動作について説明する。本実施の形態においてクロック発振器２は、イニシエータ制御部３ａ、ターゲット制御部３ｂ、ＰＣＩバスＩ／Ｆ３ｃおよびターゲット１１〜１４のそれぞれに、位相、周波数の等しい同期したクロックを供給するようにしている。
このように制御ブロックを細かく分割した構成においても、同期したクロックを分配することにより、制御ブロックを分割しない場合と同様に制御を行うことが可能になる。
【００１３】
図２は、本実施の形態に係る論理回路を設けたデータ転送装置の概略構成を示した図である。なお、図１と重複する箇所の記号は省略する。
本実施の形態に係るデータ転送装置では、図２に示すように、クロック停止を行うＳＴＯＰ＿ＣＬＫ信号１５を設け、そして、クロック発振器２のクロックが送られるイニシエータ制御部３ａ、ターゲット制御部３ｂ、ＰＣＩバスＩ／Ｆ３ｃおよびターゲット１１〜１４の前段に論理和演算を行うためのＯＲ回路１６を備えている。このＯＲ回路１６およびＳＴＯＰ＿ＣＬＫ信号１５を用いてクロックのオン・オフ切り替え回路を構成している。
【００１４】
次に、上述したＳＴＯＰ＿ＣＬＫ信号１５およびＯＲ回路１６を用いて、イニシエータ制御部３ａ、ターゲット制御部３ｂ、ＰＣＩバスＩ／Ｆ３ｃおよびターゲット１１〜１４の各ブロックへのクロック送信の開始・停止を制御する方法について説明する。
ＳＴＯＰ＿ＣＬＫ信号１５とクロック発振器２のクロックとをＯＲ回路１６において論理和をとることにより、クロック送信の開始・停止を制御する。
具体的には、ＳＴＯＰ＿ＣＬＫ信号１５がハイ（または１）の場合、論理和の出力がハイとなり、クロックが停止するようになっている。このＳＴＯＰ＿ＣＬＫ信号１５をどのようなタイミングでハイにするかはイニシエータ制御部３ａとターゲット１１〜１４とで異なっている。
イニシエータ制御部３ａは、これから自分がアクセスを開始するか否かの判断を自身で行うことが可能であるため、そのタイミングを判断してＳＴＯＰ＿ＣＬＫ信号１５をロー（または０）に設定する。そして、ＰＣＩバス１のデータ転送完了の信号を検出した後、再びＳＴＯＰ＿ＣＬＫ信号１５をハイに設定し、クロックを停止させる。
【００１５】
一方、ターゲット１１〜１４は、はじめに、ターゲット制御部３ｂがどのベースアドレスにアクセスされたかをデコードして、ＢＡＲｘ＿ＨＩＴ信号のいずれかにハイ信号を出力する。
そして、ＢＡＲｘ＿ＨＩＴ信号のハイ信号を受信したターゲット１１〜１４は、ＳＴＯＰ＿ＣＬＫ信号１５をローにし、クロックを動作（開始）させる。これによりターゲット１１〜１４は、アクセスされ、かつ、自身のベースアドレスにアクセスされた場合のみクロックを動作させることが可能となる。
【００１６】
図３は、本実施の形態に係るデータ転送装置を用いて、ＰＣＩアクセスを実行した場合における各ブロックのクロック動作状態を示した図である。
ここでは、他のＰＣＩデバイス同士のアクセスを考慮して、ＰＣＩバス１へ出力するクロックを、Ｏｕｔｐｕｔ  ＣＬＫ信号として常に供給するようにしている。
はじめに、イニシエータ動作（開始動作）を行う場合について説明する。
図３に示すように、イニシエータ制御部３ａへ供給されるクロック（Ｉｎｉｔｉａｔｅｒ  ＣＬＫ）は、ＳＴＯＰ＿ＣＬＫ信号１５を解除設定、つまりローに設定することによって動作する。
そして、イニシエータ制御部３ａは、イニシエータ動作が終了したことを検知すると、ＳＴＯＰ＿ＣＬＫ信号１５をハイに設定して、Ｉｎｉｔｉａｔｅｒ  ＣＬＫを停止させる。
【００１７】
また、ターゲット制御部３ｂにおいて、ベースアドレスの０へのターゲットアクセスを検知すると、ターゲット１１へ供給されるクロック（Ｔａｒｇｅｔ０  ＣＬＫ）が動作する。
そして、ターゲット１１は、このアクセスが終了したことを検知すると、ＳＴＯＰ＿ＣＬＫ信号１５をハイに設定し、クロックを停止させる。
ベースアドレスの１、ベースアドレスの２へのアクセスの場合も同様の方法で、ターゲット１２へ供給されるクロック（Ｔａｒｇｅｔ１  ＣＬＫ）、ターゲット１３へ供給されるクロック（Ｔａｒｇｅ２  ＣＬＫ）がそれぞれ動作するようになっている。
【００１８】
図３に示すように、アクセスが検知された箇所へのクロックが動作している間、アクセスが検知されない箇所へのクロックは停止するようになっている。
また、バスアイドル状態１７に示すように、ＰＣＩバス１がデータ転送が行われていないアイドル中は、出力クロック以外の全ての内部クロックが停止するようになっている。そして、このバスアイドル状態１７の期間に、ターゲット制御部３ｂにおいて、ベースアドレスの３へのターゲットアクセスを検知すると、ターゲット１４へ供給されるクロック（Ｔａｒｇｅｔ３  ＣＬＫ）のみが動作する。
なお、本実施の形態においては、クロック発振器２からクロックを受け、このクロックをＰＣＩバス１に出力するだけでなく、このクロックを内部の動作クロックとしても使用することになっているが、ＰＣＩバス１からＰＣＩクロックを受信し、この受信したＰＣＩクロックを内部クロックとして使用するようにしてもよい。
【００１９】
本実施の形態によれば、内部回路を分割し、それぞれ位相の同じクロックを供給することにより、クロック停止が可能な回路やそれ以外の回路などに系統立てて分類することができるため、より消費電力を低減し易くなる。
また、本実施の形態によれば、分割した回路それぞれが個別にクロックを停止できることにより、消費電力を低減させる効果を得ることができる。
さらに、本実施の形態によれば、ＰＣＩバス１がアイドル状態でない場合においても、クロックを停止させることが可能であるため、さらに消費電力を低減することができる。
【００２０】
【発明の効果】
請求項１記載の発明によれば、位相、周波数が等しく、かつ、同期のとれた動作クロックを複数のブロックに分割されたインターフェース各々に供給することにより、動作クロックをブロックごとに制御することができる。
請求項２記載に発明によれば、動作クロックの供給および供給の停止を切り替えるクロック切替手段を備えることにより、ブロックごとに動作クロックを停止させることができる。
請求項３記載の発明によれば、複数のブロックに分割されたインターフェースのうち、アイドル状態であるものへの動作クロックの供給を停止することにより、当該データ転送装置で消費される電力を低減することができる。
【図面の簡単な説明】
【図１】本実施の形態に係るデータ転送装置の概略構成を示した図である。
【図２】本実施の形態に係る論理回路を設けたデータ転送装置の概略構成を示した図である。
【図３】本実施の形態に係るデータ転送装置を用いて、ＰＣＩアクセスを実行した場合における各ブロックのクロック動作状態を示した図である。
【符号の説明】
１    ＰＣＩバス
２    クロック発振器
３    基本ブロック
３ａ  イニシエータ制御部
３ｂ  ターゲット制御部
３ｃ  ＰＣＩバスＩ／Ｆ
４    イニシエータユーザ制御部
５    ＣＰＵ
６    メモリ
７    ＩＯデバイス
８    ＣＰＵＩ／Ｆ
９    メモリＩ／Ｆ
１０  ＩＯＩ／Ｆ
１１〜１４  ターゲット
１５  ＳＴＯＰ＿ＣＬＫ信号
１６  ＯＲ回路
１７  バスアイドル状態
【図１】
2004234269.tif 000003
【図２】
2004234269.tif 000004
【図３】
2004234269.tif 000005