(57)【要約】【課題】ＦＥＤパネルの画素間の輝度ばらつきを、映像データの階調数を減じる事無く、安価な回路構成で以って、高精度に補正する。【解決手段】カソード駆動回路６は、タイミング信号Ｖ１及び映像データ信号ＶＢに基づきパルス幅変調すると共に、タイミング信号Ｖ１に応じてフレームメモリ５から読み出された画素毎の電圧値データＶ５に基づき画素毎にその駆動電圧を変更することで得られるデータパルスＶ６を、ＦＥＤパネル２の列電極の駆動信号として、発生する。この場合、ＲＯＭをフレームメモリ５として使用可能である。【選択図】        図１
2004347760.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の電子放出素子、行電極としての複数のゲート電極及び各ゲート電極に立体交差する列電極としての複数のカソード電極を有する背面パネルと、アノード電極及び前記アノード電極上に形成された蛍光体を有すると共に発光面を成す前面パネルとが互いに対向配置されて成る電界放出ディスプレイパネルを駆動するための駆動装置であって、
同期信号に基づきタイミング信号を生成すると共に、前記タイミング信号及び各画素毎の映像データを出力する制御回路と、
前記制御回路から出力される前記タイミング信号に基づきスキャンパルスを発生し、当該スキャンパルスを対応するゲート電極に印加するゲート駆動回路と、
予め設定された各画素毎のカソード駆動電圧値データを記憶しており、前記制御回路から出力される前記タイミング信号に応じて、前記対応ゲート電極と交差する各カソード電極に対応する画素の前記カソード駆動電圧値データを順次に出力するフレームメモリと、
前記制御回路から出力される前記タイミング信号及び前記映像データに基づき当該映像データに関する画素のデータパルスのパルス幅を変調すると共に、前記フレームメモリから出力される当該画素の前記カソード駆動電圧値データに基づき当該画素の前記データパルスのカソード駆動電圧を変更し、変調・変更後のデータパルスを当該画素に対応するカソード電極に印加するカソード駆動回路とを備えることを特徴とする、
電界放出ディスプレイパネル用駆動装置。
【請求項２】
請求項１に記載の電界放出ディスプレイパネル用駆動装置であって、
前記フレームメモリはＲＯＭより成ることを特徴とする、
電界放出ディスプレイパネル用駆動装置。
【請求項３】
マトリクス状に配置された複数の電子放出素子、行電極としての複数のゲート電極及び各ゲート電極に立体交差する列電極としての複数のカソード電極を有する背面パネルと、アノード電極及び前記アノード電極上に形成された蛍光体を有すると共に発光面を成す前面パネルとが互いに対向配置されて成る電界放出ディスプレイパネルを駆動するための駆動装置であって、
前記複数のゲート電極の各々に対応するゲート駆動電圧を印加するゲート駆動回路と、
前記複数のカソード電極の各々に対応するカソード駆動電圧を印加するカソード駆動回路と、
前記アノード電極に一定の電圧を印加するアノード電源と、
前記アノード電源のマイナス端子と接地間に接続された抵抗と、
前記ゲート駆動回路、前記カソード駆動回路及び前記抵抗のアノード電源側端子に接続されており、前記ゲート駆動回路に対して前記ゲート駆動電圧の値を指令する第１制御信号を出力し、且つ、前記カソード駆動回路に対して前記カソード駆動電圧の値を指令する第２制御信号を出力することで、前記電界放出ディスプレイパネル内の一画素の点灯を制御するコントローラと、
前記コントローラから送信されて来る前記一画素の点灯時の最適なカソード駆動電圧値データを記憶する記録装置とを備えており、
前記コントローラは、
（１）前記第１制御信号及び初期カソード駆動電圧の設定を指令する前記第２制御信号を発して前記一画素を点灯させた上で、そのときに前記アノード電極を流れるアノード電流の測定値を、前記抵抗の電圧ドロップ測定値に基づき算出し、
（２）前記アノード電流測定値と予め保有するアノード電流の基準設定値とを比較し、
（３）前記アノード電流測定値と前記基準設定値とが一致するときには、そのときのカソード駆動電圧値を前記最適カソード駆動電圧値データに決定して、前記最適カソード駆動電圧値データを前記記録装置に送信する一方、
（４）前記アノード電流測定値と前記基準設定値との間に差があるときには、前記アノード電流測定値が前記基準設定値に一致する様に、そのときのカソード駆動電圧値を可変制御することで、再びアノード電流の測定及びそれに引き続く比較処理を実行し、
（５）前記再測定により得られたアノード電流測定値が前記基準設定値に一致するときには上記ステップ（３）を実行する一方、前記再測定により得られたアノード電流測定値が前記基準設定値に一致しないときには、両値が一致するまで上記ステップ（４）を繰り返すことを特徴とする、
電界放出ディスプレイパネル用駆動装置。
【請求項４】
請求項３に記載の電界放出ディスプレイパネル用駆動装置であって、
前記コントローラは、
前記電界放出ディスプレイパネル内の全画素を一つずつ点灯し、且つ、各画素の点灯に対して上記ステップ（１）乃至（５）を実行することで、各画素毎の最適カソード駆動電圧値データを前記記録装置に記録することを特徴とする、
電界放出ディスプレイパネル用駆動装置。
【請求項５】
請求項４に記載の電界放出ディスプレイパネル用駆動装置であって、
前記コントローラは、
各画素の前記初期カソード駆動電圧を、全画素に共通な値に設定することを特徴とする、
電界放出ディスプレイパネル用駆動装置。
【請求項６】
請求項４に記載の電界放出ディスプレイパネル用駆動装置であって、
前記コントローラは、
各画素の前記初期カソード駆動電圧を、同一パネル内で当該画素以前に求めた画素の最適カソード駆動電圧値データの平均値に設定することを特徴とする、
電界放出ディスプレイパネル用駆動装置。
【請求項７】
請求項４に記載の電界放出ディスプレイパネル用駆動装置であって、
前記コントローラは、
隣り合う画素を順次点灯すると共に、各画素の前記初期カソード駆動電圧を先行して点灯された当該画素に隣接する画素の最適カソード駆動電圧に設定することを特徴とする、
電界放出ディスプレイパネル用駆動装置。
【請求項８】
請求項３乃至７の何れかに記載の電界放出ディスプレイパネル用駆動装置であって、
前記抵抗に代えて、点灯一画素の輝度を直接測定する輝度計を備えており、
前記コントローラは、
前記アノード電流測定値と前記基準設定値との比較処理に代えて、前記輝度計によって得られる輝度測定値と予め保有する輝度の基準設定値との比較処理を行い、前記輝度測定値と前記輝度基準設定値とが一致する迄、当該画素に関するカソード駆動電圧値を可変制御することを特徴とする、
電界放出ディスプレイパネル用駆動装置。
【請求項９】
請求項１に記載の電界放出ディスプレイパネル用駆動装置であって、
請求項３乃至７の何れかに記載の前記コントローラと、
請求項３に記載の前記抵抗と、
請求項３に記載の前記アノード電源と、
前記制御回路から出力される前記タイミング信号と前記コントローラから出力される前記第１制御信号とを切り換えるゲート制御信号切換器と、
前記制御回路から出力される前記タイミング信号及び前記映像データ並びに前記フレームメモリから出力される前記カソード駆動電圧値データと、前記コントローラから出力される前記第２制御信号とを切り換えるカソード制御信号切換器とを更に備えており、
前記フレームメモリは請求項３に記載の前記記録装置をも兼ねることを特徴とする、
電界放出ディスプレイパネル用駆動装置。
【請求項１０】
請求項１に記載の電界放出ディスプレイパネル用駆動装置であって、
請求項８に記載の前記コントローラと、
請求項８に記載の前記輝度計と、
前記制御回路から出力される前記タイミング信号と前記コントローラから出力される前記第１制御信号とを切り換えるゲート制御信号切換器と、
前記制御回路から出力される前記タイミング信号及び前記映像データ並びに前記フレームメモリから出力される前記カソード駆動電圧値データと、前記コントローラから出力される前記第２制御信号とを切り換えるカソード制御信号切換器とを更に備えており、
前記フレームメモリは請求項３に記載の前記記録装置をも兼ねることを特徴とする、
電界放出ディスプレイパネル用駆動装置。
【請求項１１】
請求項１、２、９及び１０の何れかに記載の前記駆動装置と、
前記駆動装置によって駆動される電界放出ディスプレイパネルとを備えたことを特徴とする、
電界放出ディスプレイ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、マトリクス状に配置された複数個の電子放出素子と、アノード電極上に形成された蛍光体を有する発光面とを備えた電界放出ディスプレイ（以下、ＦＥＤと称す）パネルを、ラインスキャン駆動及びパルス幅変調方式で駆動する際の、当該駆動技術に関している。
【０００２】
尚、本発明においては、ＦＥＤパネルとその駆動回路とを備えたディスプレイを「ＦＥＤ装置」と称している。
【０００３】
【従来の技術】
従来のＦＥＤ装置における駆動回路は、カソード駆動回路、ゲート駆動回路、及びパルス信号変換器を有すると共に、輝度ばらつき補正するために、アノード電流を測定する電流計と、当該電流計の測定値に基づき得られた各画素のアノード電流値を記憶するフレームメモリとを更に具備している。そして、パルス信号変換器は、フレームメモリに記憶されている電流値に基づき、カソード駆動回路への出力を補正している（例えば、特許文献１を参照）。
【０００４】
【特許文献１】
特開２００１−２０９３５２号公報（第３頁−第５頁、図１）
【０００５】
【発明が解決しようとする課題】
従来のＦＥＤ装置の駆動回路は、各画素の輝度ばらつきを補正する際に、アノード電流値を基にカソード駆動回路への出力を補正しているので、パルス信号変換器を必要とする。そうした場合、補正内容によっては、補正回路のコストと補正精度とがトレードオフの関係になったり、あるいは、映像信号の階調数が減少すると言う問題点がある。
【０００６】
この発明は、上述の様な懸案事項を解消するためになされたものであり、その主目的は、映像信号の階調数を減少させることなく、安価な回路構成で以って、ＦＥＤパネルの画素間の輝度ばらつきを高精度に補正することが出来る駆動技術を提供することにある。更に、この発明の副次的目的は、輝度ばらつきを補正するために必要な補正データを高速に取得することが出来る駆動技術を提供する点にある。
【０００７】
【課題を解決するための手段】
この発明に係るＦＥＤパネル用駆動装置は、各画素の駆動電圧値を設定したフレームメモリと、その設定値に基づいて、各画素毎に、映像データによってパルス幅変調されたカソード駆動波形の駆動電圧を変えるカソード駆動回路とを備えている点に、その特徴を有する。
【０００８】
以下、この発明を、その実施の形態を例示する図面に基づいて、具体的に記載する。
【０００９】
【発明の実施の形態】
（実施の形態１）
図１は、本実施の形態に係るＦＥＤ装置の構成を模式的に示すブロック図である。図１において、ＦＥＤ装置は、大別して、ＦＥＤパネル２と、その駆動装置（ないしは駆動回路）とから構成されている。
【００１０】
この内、ＦＥＤパネル２は、▲１▼背面パネルと、▲２▼前面パネルとが互いに対向配置されて成る。そして、ＦＥＤパネル２の一方の▲１▼背面パネルは、マトリクス状に配置された複数の電子放出素子、行電極としての複数のゲート電極及び各ゲート電極に立体交差する列電極としての複数のカソード電極を、そのガラス基板上に有する。他方、▲２▼の前面パネルは、そのガラス基板の背面パネル側表面上に形成されたアノード電極と、当該アノード電極上に各画素毎に形成されたＲ（赤），Ｇ（緑），Ｂ（青）の蛍光体とを有しており、当該ガラス基板の背面パネル側表面に対向する表面が発光面を成している。
【００１１】
これに対して、ＦＥＤパネル用駆動装置は、制御回路１と、アノード電源３と、ゲート駆動回路４と、フレームメモリ５と、カソード駆動回路６とを有する。これらの構成要素中、外部との入力端側に配置された制御回路１は、入力する映像データＶＢ及び同期信号ＶＳ（垂直同期信号と水平同期信号とより成る）等の映像信号を処理する。具体的には、同回路１は、上記同期信号ＶＳに基づき、タイミング信号（その頭出しは垂直同期信号に同期して生成され、それ以降のパルスは水平同期信号に同期して生成される）Ｖ１を生成・出力する。又、アノード電源３は、ＦＥＤパネル２のアノード電極に高電圧を印加する電源である。又、ゲート駆動回路４は、制御回路１から出力されるタイミング信号Ｖ１に応じて、ＦＥＤパネル２を駆動する（各ゲート電極ないしは各行電極にスキャンパルスＶ４を印加する）。
【００１２】
これに対して、フレームメモリ５及びカソード駆動回路６は、本駆動装置における特徴部分を担う中核部分であり、この内、フレームメモリ５は、予め設定された各画素の最適な駆動電圧値データを格納するストレージデバイスであり、制御回路１から出力されるタイミング信号Ｖ１を読出しアドレス信号として受信する。又、カソード駆動回路６は、制御回路１から出力されるタイミング信号Ｖ１及び映像データ信号ＶＢ、並びにタイミング信号Ｖ１のタイミングに応じてフレームメモリ５から読み出される各画素毎の電圧値データ（カソード駆動電圧）Ｖ５を入力信号として受信し、これらの入力信号Ｖ１，ＶＢ，Ｖ５に基づきＦＥＤパネル２を駆動する（各カソード電極ないしは各列電極にデータパルスＶ６を印加する）。より具体的には、カソード駆動回路６は、各画素毎に、当該画素に対応する映像データＶＢによってパルス幅変調されたカソード駆動波形（データパルス）Ｖ６の駆動電圧（後述するローレベルＶＬ）の値を、当該画素に対応する電圧値データＶ５に基づき変更する。
【００１３】
次に、図１の駆動装置の動作について記載する。先ず、制御回路１は、入力された同期信号ＶＳに基づき、ゲート駆動回路４、フレームメモリ５、及びカソード駆動回路６の全てが互いに同期して動作する様にするための、タイミング信号Ｖ１を発生する。
【００１４】
このタイミング信号Ｖ１の入力を受けて、ゲート駆動回路４は、タイミング信号Ｖ１に基づき、ＦＥＤパネル２の行電極を駆動するスキャンパルスを発生する。
【００１５】
又、フレームメモリ５は、タイミング信号Ｖ１の入力タイミングに応じて、ＦＥＤパネル２のある行電極に対応するスキャンラインに属する各画素の電圧値データ（カソード駆動電圧）Ｖ５を、そのアドレス領域から順次に出力する。
【００１６】
他方、カソード駆動回路６は、各画素毎に、ＦＥＤパネル２の各列電極を駆動するためのデータパルス（変調前は所定のパルス幅を有し、且つ、所定の駆動電圧値を有する）に対して、▲１▼タイミング信号Ｖ１及び当該列電極に対応する画素の映像データ信号ＶＢに基づきパルス幅変調駆動すると同時に、▲２▼フレームメモリ５から読み出された当該画素の電圧値データＶ５に基づき駆動電圧を変更し、その結果得られた信号をデータパルスＶ６として発生する。
【００１７】
ここで、各行電極に印加されるスキャンパルスＶ４及び各列電極に印加されるデータパルスＶ６のそれぞれの駆動波形を、図２のタイミングチャートに示す。図２に示す様に、全行電極に対しては、一定幅及び一定電圧（ハイレベルＶＧ）のスキャンパルスが順次に印加されており、各列電極に対しては、対応する画素の映像データＶＢによりパルス幅変調されると共に（パルス幅ΔＴ可変）、対応画素の電圧値データＶ６により電圧（ローレベルＶＬ：正又は負の電位）可変されたデータパルスが印加されている。この場合、列電極に印加されるデータパルスにおける、ローレベルＶＬ側のパルス幅ΔＴが広い程に、又、ローレベルＶＬの電圧値が低い程に（換言すれば、電位差ＶＧ−ＶＬが大きい程に）、当該列電極とそれに対応する行電極との交差で規定される対応画素は、より明るくなる。
【００１８】
次に、フレームメモリ５に設定する電圧値データ（カソード駆動電圧）Ｖ５について記載する。そのために、駆動電圧（＝ゲート電圧ＶＧ−カソード電圧ＶＬ）と輝度との関係を、図３の曲線に示す。図３に示す様に、一般的に、輝度は、駆動電圧に対して、指数関数的に増加する。ここで、各画素の輝度がばらつくということは、図３に示す曲線が図４に示す様に各画素でばらついていることを意味する。しかしながら、たとえ各画素の駆動電圧−輝度特性がばらついても、必ず同じ輝度値を呈する駆動電圧の値が各画素に存在する。例えば、図４に例示する画素Ａ及び画素Ｂに関しては、駆動電圧ＶＡ、ＶＢでそれぞれの画素Ａ、Ｂを駆動するならば、２つの画素Ａ、Ｂの輝度を共に同じ値にすることが出来る。この様に、各画素の輝度が互いに同一値になる様なカソード駆動電圧ＶＬの値を、各画素毎に、フレームメモリ５に設定しておく。
【００１９】
しかも、本実施の形態においては、このフレームメモリ５に、低価格なＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）を使用することが出来る。即ち、一般に、装置の電源を切ってもデータを記憶し続けている機能を有するＲＡＭの価格は、ＲＯＭに較べて高いので、ＲＯＭをフレームメモリ５に使用出来るメリットは大と言える。そこで、本実施の形態では、このＲＯＭに、ＦＥＤパネル２の各画素の輝度ばらつきを補正するカソード駆動電圧（ＶＬ）のデータを予め書き込んでおき、それをフレームメモリ５として使用する。
【００２０】
尚、本実施の形態の場合には、経時変化による輝度ばらつきの補正を行うことは出来ない。しかしながら、本実施の形態に係るＦＥＤ装置をＴＶ等の動画を表示するディスプレイとして使用する場合においては、各画素が均一に劣化するので、経時変化に対する輝度ばらつきの補正は特に不要である。
【００２１】
以上の通り、本実施の形態によれば、１フレーム内の各画素の輝度が共に同じレベルになる様な各画素毎の駆動電圧値のデータをフレームメモリ５内に予め設定しておいた上で、その設定データに従ってカソード駆動回路６側でカソード駆動電圧を可変することでデータパルスＶ６を発生させている。このため、映像データＶＢはデータパルスＶ６のパルス幅変調に利用されるだけであるから、輝度補正に際して映像データＶＢの階調数を減少させてしまうと言う事態の発生は無く、高精度に、ＦＥＤパネル２の各画素の輝度ばらつきを補正することが出来る。
【００２２】
しかも、本実施の形態において、フレームメモリ５としてＲＯＭを用いるときには、輝度ばらつき補正のための回路構成を安価に実現出来ると言うメリットもある。
【００２３】
（実施の形態２）
本実施の形態の主目的は、実施の形態１に係るフレームメモリ５に設定すべき各画素毎のカソード駆動電圧値データを求めるための、ＦＥＤパネル用駆動装置を提供する点にある。従って、本実施の形態に係る駆動装置は、実施の形態１に係るＦＥＤ装置を製造するための前段階において、使用されるものである。以下、図面を参照しつつ、本実施の形態の特徴点を記載する。
【００２４】
図５は、本実施の形態に係るＦＥＤ装置の構成を模式的に示すブロック図である。図５中、図１と同一符号の回路構成要素は、同一のものを示す。従って、それらの構成要素の記載に関しては、実施の形態１における対応記載を援用する。
【００２５】
図１と図５との比較より明白な通り、本装置における特徴的回路構成要素は、コントローラ（ＣＰＵとしての機能を呈する回路）７と、アノード電流ＩＡの測定回路を成す抵抗素子８と、フレームメモリ５に設定すべき各画素毎のカソード駆動電圧値データを逐次記憶していく記録装置９とにある。特に、ここでの中核部は、コントローラ７における動作ないしは機能にある。
【００２６】
図５において、抵抗８は、アノード電流ＩＡを測定するために、アノード電源３のマイナス側とＧＮＤ（接地端子）との間に挿入されており、コントローラ７は、ＦＥＤパネル２の各画素が順次に点灯する様に、ゲート駆動回路４及びカソード駆動回路６が発生するゲート駆動電圧及びカソード駆動電圧を制御すると共に、アノード電流ＩＡの測定値に基づきカソード駆動電圧を可変する。又、記録装置９は、コントローラ７から送信されて来るデータ（各画素の輝度を同一とし得る各画素についてのカソード駆動電圧値データ）を記録するストレージデバイスである。
【００２７】
次に、各画素毎のカソード駆動電圧値データを取得するための着眼点について記載した上で、本装置の概略動作について述べることとする。
【００２８】
着眼点の記載に関して、アノード電流と輝度との関係を図６に示す。同図に示す通り、一画素を点灯したときのアノード電流と輝度とは比例関係にある。従って、各画素の輝度がばらつくということは、アノード電流値がばらついていることを意味する。そこで、アノード電流値が同じになる様な駆動電圧で各画素を駆動するならば、輝度ばらつきを高精度で補正することが出来ることになる。例えば、図６に例示する様に、目標輝度ｃｄ０に対して、ある画素の輝度ｃｄ１が小さい場合には、当該画素を点灯させたときに流れるアノード電流ＩＡ１を目標輝度ｃｄ０に対応する目標アノード電流値ＩＡ０に一致するまで、当該画素に印加する駆動電圧を上昇させれば良い。つまり、図２に例示するカソード駆動電圧ＶＬをより低いレベルへと設定し直せば良い。逆に、目標輝度ｃｄ０に対して、ある画素の輝度ｃｄ２が大きい場合には、当該画素を点灯させたときに流れるアノード電流ＩＡ２を目標輝度ｃｄ０に対応する目標アノード電流値ＩＡ０に一致するまで、当該画素に印加する駆動電圧を下げれば良い。つまり、図２に例示するカソード駆動電圧ＶＬをより高いレベルへと設定し直せば良い。
【００２９】
斯かる観点を踏まえて、本装置において実行されるデータ取得動作は、以下の通りである。
【００３０】
先ず、コントローラ７からの第１及び第２制御信号Ｖ７１，Ｖ７２に応じて、ゲート駆動回路４及びカソード駆動回路６は、それぞれ、ＦＥＤパネル２中のある一画素に対応する１本の行電極及び列電極（Ｒ，Ｇ，Ｂ用に３本の列電極）に対して、当該一画素のみが点灯する様な駆動波形を有するゲート駆動電圧ＶＧ及びカソード駆動電圧ＶＬを発生・印加する（駆動電圧＝ゲート駆動電圧ＶＧ−カソード駆動電圧ＶＬ）。尚、本実施の形態では、映像データによるパルス幅変調は行われない。
【００３１】
そして、コントローラ７は、当該一画素が点灯している期間中に流れるアノード電流ＩＡのレベルを、アノード電源３のマイナス側に挿入された抵抗８の電圧ドロップ値の測定データと、既に内部に保有している抵抗８の抵抗値データとに基づき、算出する。
【００３２】
次に、コントローラ７は、算出したアノード電流値とその内部に保有しているアノード電流の基準設定値データとを比較し、その結果、（Ａ）両者が一致するときには、そのときのカソード駆動電圧ＶＬを最適な値として記録装置９に格納し、他方、（Ｂ）両者間に差があるときには、抵抗８によって測定されるアノード電流値が基準設定値に一致する様に、再び第２制御信号Ｖ７２を出力してカソード駆動電圧ＶＬを可変する。そして、コントローラ７は、両値が互いに一致する迄、当該一画素に対する上記の一連の動作を繰り返し、最終的にアノード電流値が基準設定値と一致したときのカソード駆動電圧（以後、この電圧を最適な駆動電圧と称す）ＶＬの値を、取得すべきデータとして、記録装置９に送信する。
【００３３】
そして、コントローラ７は、この様な動作を、ＦＥＤパネル２内の全画素について実行することで、各画素毎の最適なカソード駆動電圧ＶＬのデータを取得して、それらのデータを記録装置９内に格納することが出来る。
【００３４】
この様に、各画素を点灯した際に流れるアノード電流が同じ値（＝基準設定値）になるときの駆動電圧を逐一求めていくことで、輝度ばらつきを精度良く補正することが可能な、フレームメモリ５内に設定すべき最適カソード駆動電圧データを取得することが出来る。
【００３５】
以下では、上記の動作概要を踏まえて、図５の装置（主としてコントローラ７）が全画素について最適なカソード駆動電圧ＶＬを求める際の手順について、図７のフローチャートを参照しつつ、詳述する。
【００３６】
先ず、ステップ▲１▼において、コントローラ７は、第２制御信号Ｖ７２の指令によって、特定の駆動電圧（以後、この電圧を「初期駆動電圧」と称す）で以って、任意の一画素を駆動する。尚、第１制御信号Ｖ７１によって制御される行電極の印加電圧ＶＧは、常に固定値である。
【００３７】
次のステップ▲２▼において、コントローラ７は、その一画素が点灯しているときに流れるアノード電流ＩＡの値を、抵抗８の両端の電圧値によって、測定する。
【００３８】
次のステップ▲３▼において、コントローラ７は、アノード電流ＩＡを基準設定値と比較する。その際、▲４▼両値間に差があれば、コントローラ７は、アノード電流ＩＡが基準設定値と一致する様に、第２制御信号Ｖ７２の指令を発して、初期駆動電圧にあるカソード駆動電圧を可変する。尚、可変後のカソード駆動電圧値ＶＬのデータは、コントローラ７内のデータ格納部（例えばレジスタ）内に一時的に保有されている。
【００３９】
以後、コントローラ７は、ステップ▲２▼〜▲４▼を繰り返し、ステップ▲５▼において、測定・算出されたアノード電流値ＩＡが基準設定値と一致したときのカソード駆動電圧（最適な駆動電圧）ＶＬのデータを、コントローラ７内のデータ格納部から記録装置９側に送信して、同データを記録装置９内に記録する。
【００４０】
その後、コントローラ７は、ステップ▲６▼及び▲７▼へと移り、残りの全画素の各々について上記ステップ▲１▼〜▲５▼を繰り返すことで、全画素について最適なカソード駆動電圧ＶＬのデータを記録装置９内に記録する。
【００４１】
ここでは、各画素を点灯する順序を特に定めるものではない。例えば、行方向又は列方向に順に各画素を点灯しても良いし、あるいは、ランダムに各画素を点灯しても良い。
【００４２】
又、上記の比較・可変ステップ▲３▼及び▲４▼の処理時間が長くなり、蛍光体の焼けが懸念されるときには、点灯している画素を一度消灯してから、ステップ▲４▼で求めた可変後の駆動電圧で以って再度駆動を行っても良い。
【００４３】
又、基準設定値と測定値との間に差があったときの駆動電圧の可変方法としては、駆動電圧の最小分解能で１ステップづつ可変することとしても良いし、あるいは、差が比較的大きいときにおいては、予測制御により大きく駆動電圧を可変しても構わない。
【００４４】
又、ステップ▲３▼における、基準設定値と測定値との一致の有無の判断手法として、測定値がある決められた範囲内に入っていれば、両値は一致したと、コントローラ７は見なす様にしても良い。
【００４５】
尚、記録装置９に送られたデータは、最終的には、実施の形態１のフレームメモリ５において使用されるＲＯＭに書かれるものである。この場合、記録装置９そのものがＲＯＭであっても良いし、あるいは、記録装置９内のデータをその他の記録媒体を通してＲＯＭに書き込んでも構わない。
【００４６】
更に、一般的には、最適な駆動電圧を求める上記の動作は、ＦＥＤパネル２の初期エージングが終了し、各画素の特性がある程度落ち着いた後に、実施される。
【００４７】
この様に、任意の画素を一点づつ点灯して行くことで、全画素について、精度良く、輝度ばらつきを補正するための最適なカソード駆動電圧ＶＬのデータを求めることが出来る。
【００４８】
＜実施の形態２の変形例１＞
実施の形態２においては、最適なカソード駆動電圧を求める際に、コントローラ７は、各画素の初期駆動電圧を、当該画素毎に設定している。
【００４９】
しかしながら、図５の装置はこの様な初期駆動電圧設定方法に限定されるものではなく、それに代えて、例えば、既に最適カソード駆動電圧値データを取得済みである他のＦＥＤパネルにおける、それらの最適カソード駆動電圧値データの平均値を以って、現測定の対象である本ＦＥＤパネルにおける初期カソード駆動電圧としても良い。あるいは、設計目標としていた駆動電圧を初期カソード駆動電圧として使用しても良い。
【００５０】
この様な初期駆動電圧設定方法の変形（各画素の初期駆動電圧を全画素に共通な値に設定する点）を行うことで、基準設定値と測定値とがより早く一致することになり、最適カソード駆動電圧値データを短時間で求めることが出来る。
【００５１】
以上の通り、本変形例によれば、各画素を同一の初期駆動電圧から駆動・点灯することで、短時間に全画素について最適な駆動電圧を求めることが出来る。
【００５２】
＜実施の形態２の変形例２＞
本変形例においては、各画素毎に最適な駆動電圧を求めるに際して、コントローラ７は、各画素の初期カソード駆動電圧を、同一パネル内でそれ以前の画素について求めた最適カソード駆動電圧値データの平均値に設定する。そのフローチャートを図８に示す。図８におけるステップ▲１▼〜▲６▼のフローは、実施の形態２（図７）と同じである。
【００５３】
これに対して、図８のステップ▲７▼では、コントローラ７は、当該画素の初期カソード駆動電圧を、同一パネル内でそれ以前に求めた画素（ここで対象となる画素とは、当該画素よりも前に測定された全画素又はその内の一部の画素である）の最適カソード駆動電圧値データ（コントローラ７内に一時的に保有されているデータである）の平均値に、設定する。
【００５４】
例えば、当該画素よりも以前に測定された全画素の最適カソード駆動電圧値の平均値で以って、当該画素の初期カソード駆動電圧を設定するものとすれば、ｎ画素目の初期カソード駆動電圧は、初期カソード駆動電圧＝（Ｖｋ１＋Ｖｋ２＋…＋Ｖｋｎ−１）／（ｎ−１）の関係式で以って表される。ここで、Ｖｋｍはｍ番目の画素の最適な駆動電圧である。又、この場合、最初の画素（ｍ＝ｎ＝１）は、ある任意の駆動電圧で駆動されることになる。
【００５５】
この様に、本変形例によれば、各画素の初期カソード駆動電圧をそれ以前に求めた最適な駆動電圧の平均値としているので、パネル間で最適な駆動電圧がばらついても、短時間に全画素について最適な駆動電圧を求めることが出来る。
【００５６】
＜実施の形態２の変形例３＞
本変形例における特徴点は、各画素毎の最適な駆動電圧を求める際に、各画素の初期カソード駆動電圧を、一つ前の隣接画素で求めた最適な駆動電圧と同じ値に設定する点にある。但し、最初の画素に関しては、その初期カソード駆動電圧として、適当な値を設定する。
【００５７】
この場合、画素を点灯する順序として、隣り合う画素が順次に点灯されていく様に、コントローラ７は、ゲート駆動回路４及びカソード駆動回路６を制御する。
【００５８】
通常、隣り合う画素同士の特性はよく似たものになるので、この様な設定とすることで、絶えず基準設定値と測定値との差を小さくすることが出来るので、より一層短時間に最適な駆動電圧を求めることが出来る。
【００５９】
この様に、本変形例によれば、隣り合う画素を順次点灯し、各画素の初期カソード駆動電圧を、一つ前の隣接画素で求めた最適な駆動電圧と同じにすることで、より一層短時間で全画素について最適な駆動電圧を求めることが出来る。
【００６０】
＜実施の形態２の変形例４＞
本変形例は、実施の形態２及びその変形例１〜３の各々に対する共通の変形技術に関しており、その特徴点は、コントローラ７がその基準設定値と比較する情報を、アノード電流に替えて、各画素の発光輝度とした点にある。
【００６１】
図９は、本変形例に係るＦＥＤ装置のブロック構成図である。図９の駆動回路において、アノード電源３、ゲート駆動回路４、カソード駆動回路６、コントローラ７、及び記録装置９は、それぞれ実施の形態２（図５）における対応構成要素と同じものである。従って、図５と相違する唯一の構成要素とは、各画素の点灯毎に当該画素の輝度を測定する輝度計１０にある。
【００６２】
次に、本装置の動作について記載する。但し、基本的な動作は、実施の形態２で既述した動作と同じである。
【００６３】
先ず、コントローラ７からの制御信号Ｖ７１，Ｖ７２に応じて、ゲート駆動回路４及びカソード駆動回路６は、ＦＥＤパネル２内の一画素が点灯するための駆動波形を発生する。これにより、当該一画素は点灯し、その点灯期間中に、輝度計１０は当該一画素の輝度を測定し、その測定データをコントローラ７に入力する。
【００６４】
次に、コントローラ７は、その輝度測定値と予めその内部に保有する輝度に関する基準設定値とを比較し、差がなければ、そのときのカソード駆動電圧を最適カソード駆動電圧値に決定した上で、当該最適カソード駆動電圧値のデータを記録装置９に送信・格納する。他方、差があれば、両輝度値が互いに一致する様に、コントローラ７は、そのときのカソード駆動電圧を可変する。そして、コントローラ７は、上記の動作を繰り返して、輝度測定値が基準設定値と一致したときのカソード駆動電圧（以後、この電圧を最適な駆動電圧Ａと称す）を、記録装置９に送信・格納する。
【００６５】
一般的には輝度とアノード電流とは比例関係にあるけれども、パネルの製造精度によっては、電子源から出た電子が各画素共に同じ様に蛍光体に到達しない場合があり、そのため、輝度とアノード電流との比例関係が若干ずれることがある。しかし、このような場合でも、本変形例の様に、直接的に各画素の輝度を測定して最適な駆動電圧Ａを求めることで、精度良く輝度ばらつきを補正することが出来る。
【００６６】
全画素について最適な駆動電圧Ａを求める際の手順は、実施の形態２におけるアノード電流値を輝度測定値に置き換えたものに相当する。
【００６７】
又、全画素について最適な駆動電圧Ａをより一層短時間に求めるときの手順は、実施の形態２の各変形例１〜３におけるアノード電流値を輝度測定値に置き換えたものに相当する。
【００６８】
この様に、直接、各画素の輝度を測定した上で最適な駆動電圧Ａを求めているので、本変形例によれば、より一層精度良く、輝度ばらつきを補正するための最適カソード駆動電圧値データを取得することが出来る。
【００６９】
（実施の形態３）
本実施の形態の特徴点は、実施の形態１に係るＦＥＤパネル用駆動装置と、実施の形態２あるいはその変形例１〜４に係るＦＥＤパネル用駆動装置とを組み合わせて、駆動装置を構成する点にある。
【００７０】
図１０は、本実施の形態に係るＦＥＤ装置のブロック構成図である。図１０に示す通り、本装置は、実施の形態１に記載の回路に加えて、実施の形態２あるいはその変形例１〜３に記載の回路を有していると共に、両スイッチ１１、１２を更に具備しており、しかも、フレームメモリ５は、実施の形態２あるいはその変形例１〜３に記載の記録装置９としての機能をも兼ね備えている。
【００７１】
ここで、ゲート制御信号切り替え器１１は、制御回路１からの制御信号（タイミング信号）Ｖ１とコントローラ７からの第１制御信号Ｖ７１とを切り替え、カソード制御信号切り替え器１２は、制御回路１からの制御信号Ｖ１（タイミング信号）、ＶＢ（映像データ）及びフレームメモリ５からの電圧値データＶ５と、コントローラ７からの第２制御信号Ｖ７２とを、ゲート制御信号切り替え器１１と同期して、切り替える。尚、両切り替え器１１，１２の切り換え動作（スイッチング動作）を同期制御するための切換クロック（図示せず）の生成・出力は、制御回路１又はコントローラ７が、あるいは、図示しない制御部（切り換えクロック生成部）が担っている。
【００７２】
次に、本装置の動作について記載する。先ず、ゲート制御信号切り替え器１１及びカソード制御信号切り替え器１２は、第１レベルにある上記切換クロックの入力タイミングに応じて、それぞれ、コントローラ７からの制御信号Ｖ７１，Ｖ７２が対応する駆動回路４，６に送信される様に、コントローラ７と対応駆動回路４，６とを互いに接続する。この接続により、コントローラ７は、実施の形態２あるいはその変形例１〜３において既述した動作を実行することにより、ＦＥＤパネル２内の全画素について、各画素毎に最適なカソード駆動電圧を求め、その最適カソード駆動電圧値データを直接フレームメモリ５に順次に書き込んでいく。
【００７３】
全画素分の最適カソード駆動電圧値データの取得モードが終了すると、次に、本装置は、フレームメモリ５内に設定された上記最適カソード駆動電圧値データを利用して各画素の輝度ばらつきを補正するモードに、移行する。即ち、第１レベルから第２レベルに切替わった上記切換クロックの入力タイミングに応じて、ゲート制御信号切り替え器１１及びカソード制御信号切り替え器１２は、それぞれ、制御回路１からの上記制御信号及びフレームメモリ５からの電圧値データが各駆動回路４，５に送信される様に、制御回路１とゲート駆動回路４とを、及び、制御回路１及びフレームメモリ５とカソード駆動回路６とを、互いに接続する。この接続切換により、モード変更が行われ、その結果、実施の形態１において既述した動作によって、本装置は、輝度ばらつきの補正を行い、映像データの表示を行う。
【００７４】
ここで、各画素の最適な駆動電圧を求める上記動作モードは、ＦＥＤパネル２の初期エージングが終了した後の初期輝度ばらつき補正時に実施されると共に、その後の経時変化による輝度ばらつきを補正するために、定期的に実施される（例えば、装置内部のタイマー（図示せず）が刻む時間に応じて、上記切換クロック生成部は上記の切り換え制御を定期的に行う）。あるいは、後者の定期的実施に代えて、例えば本装置内に設けたスイッチを使用者が随時に押すことで、上記切換クロック生成部がそれに連動して上記切り換え制御を行うこととすることで、使用者が、任意の時期に、上記最適駆動電圧値データ取得動作モードを実施出来る様にしても良い。尚、定期的に上記最適駆動電圧値データ取得動作モードを実施するときには、映像中断時間が使用者に気にならない様にするために、ＦＥＤ装置の電源スイッチをＯＮする毎に、少量の画素づつ、上記動作を実施するのが好ましい。
【００７５】
当然の事ながら、本実施の形態においては、フレームメモリ５に使用するメモリには、電気的に書き換え可能なものを使用することになる。
【００７６】
本実施の形態に係るＦＥＤパネル用駆動装置は、ＦＥＤ装置を主に静止画を表示するディスプレイとして使用するときに、その有効性を発揮し得るものである。とは言え、図１０の本駆動装置を、動画を表示するディスプレイにも適用すること自体は、禁止されるものでは無い。
【００７７】
尚、実施の形態２の変形例４における記載に鑑み、図１０の抵抗８に代えて、図９の輝度計１０を図１０の装置に適用することも、当然に可能である。
【００７８】
この様に、輝度ばらつき補正回路と最適カソード駆動電圧値データを求める回路とを組み合わせることで、経時変化に対する輝度ばらつきをも高精度で補正することが出来る。
【００７９】
（付記）
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
【００８０】
例えば、実施の形態２及びその各変形例におけるコントローラ７を、コンピュータによって実現しても良い。この場合、記録装置（コンピュータ内部のハードディスクあるいは外部の記憶媒体（ディスク等））９内に、ドライバを介して、所望のカソード駆動電圧データ全てが格納された段階で、コンピュータと各回路４，６との接続を取外し、その後、図１のＦＥＤ装置を構築すれば良い。
【００８１】
【発明の効果】
この発明の主題は、カソード駆動回路側において、フレームメモリ内の設定値に従って画素毎にカソード駆動電圧を変えており、しかも、映像データをデータパルスのパルス幅変調駆動にのみ用いているだけであるため、映像データの階調数を減らすことなく、高精度に輝度ばらつきを補正することが出来ると言う効果を奏する。
【図面の簡単な説明】
【図１】この発明の実施の形態１に係るＦＥＤ装置の構成を示すブロック図である。
【図２】実施の形態１に係るＦＥＤ装置における駆動波形を示すタイミングチャートである。
【図３】ＦＥＤパネルにおける各画素の駆動電圧−輝度特性を示す図である。
【図４】ＦＥＤパネルにおける複数画素の駆動電圧−輝度特性を示す図である。
【図５】この発明の実施の形態２に係るＦＥＤ装置の構成を示すブロック図である。
【図６】ＦＥＤパネルにおける各画素のアノード電流−輝度特性を示す図である。
【図７】実施の形態２におけるＦＥＤ装置の動作手順を示すフローチャートである。
【図８】実施の形態２の変形例２におけるＦＥＤ装置の動作手順を示すフローチャートである。
【図９】実施の形態２の変形例４に係るＦＥＤ装置の構成を示すブロック図である。
【図１０】この発明の実施の形態３に係るＦＥＤ装置の構成を示すブロック図である。
【符号の説明】
１  制御回路、２  ＦＥＤパネル、３  アノード電源、４  ゲート駆動回路、５フレームメモリ、６  カソード駆動回路、７  コントローラ、８  抵抗、９  記録装置、１０  輝度計、１１  ゲート制御信号切り替え器、１２  カソード制御信号切り替え器。
【図１】
2004347760.tif 000003
【図２】
2004347760.tif 000004
【図３】
2004347760.tif 000005
【図４】
2004347760.tif 000006
【図５】
2004347760.tif 000007
【図６】
2004347760.tif 000008
【図７】
2004347760.tif 000009
【図８】
2004347760.tif 000010
【図９】
2004347760.tif 000011
【図１０】
2004347760.tif 000012