(57)【要約】【課題】クロック断を検出するためにＬレベル停止、Ｈレベル停止の２系統のモニタが必要となるため、回路規模が増大するという課題が存在した。【解決手段】ゲートを入力端子３に接続しソースを電源５に接続したＰチャネルＭＯＳトランジスタ１のドレインと、ゲートを電源１２に接続しソースを接地させたＮチャネルＭＯＳトランジスタ２のドレインと、コンデンサ６の第一端子と抵抗１１の第一端子がそれぞれ接続されている。また、コンデンサ６の第二端子と、抵抗１１の第二端子と、抵抗１０の第一端子と、比較器７の−（マイナス）側端子とがそれぞれ接続されている。抵抗１０の第二端子は入力端子３に接続され、比較器７の＋（プラス）側端子は電源８に接続されている。そして比較器７の第三端子が出力端子となっている。【選択図】　　図１
2004072213.tif 000002
【特許請求の範囲】
【請求項１】
第一抵抗と、
第二の抵抗と、
比較器と、
ＰチャネルＭＯＳトランジスタと、
ＮチャネルＭＯＳトランジスタと、
コンデンサと、
各々接地された第一から第三の電源とを有してなり、
前記ＰチャネルＭＯＳトランジスタのゲートは入力端子に、ソースは前記第一の電源に接続され、
前記ＮチャネルＭＯＳトランジスタのゲートは前記第二の電源に接続され、ソースは接地され、
前記第一抵抗の一端はクロック入力に接続され、
前記比較器の一方の入力端は前記第三の電源に接続され、
前記ＰチャネルＭＯＳトランジスタ及び前記ＮチャネルＭＯＳトランジスタの両ドレインと、前記コンデンサの一端と、前記第二の抵抗の一端がそれぞれ接続され、
前記コンデンサの他端と前記第二の抵抗の他端と前記第一の抵抗の他端と前記比較器の他方の入力端がそれぞれ接続され、
前記比較器の出力端が検出端子となっていることを特徴とするクロック断検出回路。
【請求項２】
第一抵抗と、
第二の抵抗と、
第三の抵抗と、
比較器と、
ＰチャネルＭＯＳトランジスタと、
コンデンサと、
各々接地された第一及び第二電源とを有してなり、
前記ＰチャネルＭＯＳトランジスタのゲートは入力端子に、ソースは前記第一電源に接続され、
前記第三抵抗の一端は接地され、
前記第一抵抗の一端はクロック入力に接続され、
前記比較器の一方の入力端は前記第二電源に接続され、
前記ＰチャネルＭＯＳトランジスタのドレインと、前記コンデンサの一端と、前記第二抵抗の一端と、前記第三抵抗の他端がそれぞれ接続され、
前記コンデンサの他端と前記第二抵抗の他端と前記第一抵抗の他端と前記比較器の他方の入力端がそれぞれ接続され、
前記比較器の出力端が検出端子となっていることを特徴とするクロック断検出回路。
【請求項３】
第一抵抗と、
第二の抵抗と、
比較器と、
ＰチャネルＭＯＳトランジスタと、
ＮチャネルＭＯＳトランジスタと、
コンデンサと、
各々接地された第一及び第二電源とを有してなり、
前記ＰチャネルＭＯＳトランジスタのゲートは入力端子に、ソースは前記第一電源に接続され、
前記ＮチャネルＭＯＳトランジスタのゲートは前記第一抵抗の一端及びクロック入力に接続され、ソースは接地され、
前記第一抵抗の一端は前記クロック入力に接続され、
前記比較器の一方の入力端は前記第二の電源に接続され、
前記ＰチャネルＭＯＳトランジスタ及び前記ＮチャネルＭＯＳトランジスタの両ドレインと、前記コンデンサの一端と、前記第二抵抗の一端がそれぞれ接続され、
前記コンデンサの他端と前記第二抵抗の他端と前記第一抵抗の他端と前記比較器の他方の入力端がそれぞれ接続され、
前記比較器の出力端が検出端子となっていることを特徴とするクロック断検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路に関し、特にクロックの有無を検出するためのクロック断検出回路に関する。
【０００２】
【従来の技術】
従来のクロック断検出回路の一例が、特許第２７７８６１１号公報「クロック断検出回路」に記載されている。以下、図６を参照して従来技術の簡単な説明を行う。
【０００３】
このクロック断検出回路においては、第一の電源ＶＤＤ側に並列に接続された第１及び第３の定電流源ＩＳ１，ＩＳ３と、この第１及び第３の定電流源の各々に接続された第１及び第３のスイッチＳＷ１，ＳＷ３と、第２の電源（ＧＮＤ）側に並列に接続された第２及び第４の定電流源ＩＳ２，ＩＳ４と、この第２及び第４の定電流源の各々に接続された第２及び第４のスイッチＳＷ２，ＳＷ４と、入力側でクロック（ＣＬＫ）を受け、出力側を上記第１及び第２のスイッチに接続した第１のインバーターＩＮＶ１と、入力側を上記第１及び第２のスイッチに接続した第２のインバーターＩＮＶ２と、入力側を第３及び第４のスイッチに接続した第３のインバーターＩＮＶ３と、一方の端子を上記第２のインバーターＩＮＶ２の入力に接続し、他方の端子を上記第２の定電流源に接続した第１のコンデンサＣ１と、一方の端子を上記第３のインバーターＩＮＶ３の入力に接続し、他方の端子を上記第２の電源に接続した第２のコンデンサＣ２と、上記第２のインバーターＩＮＶ２の出力と上記第３のインバーターＩＮＶ３の出力とを受け、クロック断を検出するゲート回路によって構成されている。
【０００４】
続いて各スイッチの動作説明を行う。スイッチへの入力がＨレベルの際に、ＳＷ１とＳＷ４はオンし、ＳＷ２とＳＷ３はオフとなる。またスイッチへの入力がＬレベルの際には、ＳＷ１とＳＷ４はオフし、ＳＷ２とＳＷ３はオンとなるように設定されている。
【０００５】
ここでＩＳ１＞ＩＳ２、ＩＳ３＞ＩＳ４という関係が成立している状況での動作につき、図７及び図８を用いて説明する。クロックＣＬＫが入力されている間は、コンデンサＣ１及びＣ２はＩＳ１及びＩＳ３によって充電される。これによって各コンデンサＣ１，Ｃ２には電荷が蓄えられ、Ｖ１，Ｖ２の電位がＨレベルとなる。これに伴いＡ１，Ａ２はＬレベルとなり、ゲートを介してＯＵＴにはＬレベルが出力されるので、「クロック有り」と認識される。
【０００６】
また、図７に示すようにクロックがＨレベルで停止した場合、コンデンサＣ１はＩＳ１により電荷が充電され続けるため、Ｖ１はＨレベルとなる。コンデンサ２はＩＳ４により放電され続けるため、Ｖ２はＬレベルとなる。これに伴いＡ１はＬレベル、Ａ２はＨレベルとなり、ゲート回路を介してＯＵＴにはＨレベルが出力されるので、「クロック断」と認識される。
【０００７】
さらに図８に示すようにクロックがＬレベルで停止した場合、コンデンサＣ１はＩＳ２により電荷が放電され続けるため、Ｖ１はＬレベルとなる。コンデンサ２はＩＳ３により充電され続けるため、Ｖ２はＨレベルとなる。これに伴ってＡ１はＨレベル、Ａ２はＬレベルとなり、ＯＵＴにはＨレベルが出力されるので、「クロック断」と認識される。
【０００８】
つまり、クロックＣＬＫがＨレベルで停止した場合は、Ｖ２側（ＩＳ３とＩＳ４とＳＷ３とＳＷ４とＣ２で構成される）でクロックモニタを行い、クロックＣＬＫがＬレベルで停止した場合は、Ｖ１側（ＩＳ１とＩＳ２とＳＷ１とＳＷとＣ１で構成される）でクロックモニタを行い、両者の論理をとってクロック断状態を検出するのが従来技術の特徴である。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来のクロック断検出回路は、クロック断を検出するためにＬレベル停止、Ｈレベル停止の２系統のモニタが必要となるため、回路規模が増大するという課題が存在した。またクロックがＬレベルで停止した場合にクロックモニタを行うＶ１側と、Ｈレベルで停止した場合にクロックモニタを行うＶ２側でそれぞれコンデンサ（Ｃ１，Ｃ２）が必要となるので、さらなる回路規模の増大を招くという課題を生じていた。
【００１０】
本発明のクロック断検出回路の目的は、従来のものと比べて回路規模を著しく削減でき、低消費電力化を図る回路を実現することにある。
【００１１】
【課題を解決するための手段】
以上の課題を鑑み、本発明のクロック断検出回路は、第一抵抗と第二の抵抗と、比較器と、ＰチャネルＭＯＳトランジスタと、ＮチャネルＭＯＳトランジスタと、コンデンサと、各々接地された第一から第三の電源とを有してなり、
前記ＰチャネルＭＯＳトランジスタのゲートは入力端子に、ソースは前記第一の電源に接続され、前記ＮチャネルＭＯＳトランジスタのゲートは前記第二の電源に接続され、ソースは接地され、前記第一抵抗の一端はクロック入力に接続され、前記比較器の一方の入力端は前記第三の電源に接続され、前記ＰチャネルＭＯＳトランジスタ及び前記ＮチャネルＭＯＳトランジスタの両ドレインと、前記コンデンサの一端と、前記第二の抵抗の一端がそれぞれ接続され、前記コンデンサの他端と前記第二の抵抗の他端と前記第一の抵抗の他端と前記比較器の他方の入力端がそれぞれ接続され、前記比較器の出力端が検出端子となっていることを特徴としている。
【００１２】
また、本発明のクロック断検出回路の別の構成としては、第一抵抗と、
第二の抵抗と、第三の抵抗と、比較器と、ＰチャネルＭＯＳトランジスタと、コンデンサと、各々接地された第一及び第二電源とを有してなり、
前記ＰチャネルＭＯＳトランジスタのゲートは入力端子に、ソースは前記第一電源に接続され、前記第三抵抗の一端は接地され、
前記第一抵抗の一端はクロック入力に接続され、前記比較器の一方の入力端は前記第二電源に接続され、前記ＰチャネルＭＯＳトランジスタのドレインと、前記コンデンサの一端と、前記第二抵抗の一端と、前記第三抵抗の他端がそれぞれ接続され、前記コンデンサの他端と前記第二抵抗の他端と前記第一抵抗の他端と前記比較器の他方の入力端がそれぞれ接続され、前記比較器の出力端が検出端子となっていることを特徴としている。
さらに本発明のクロック断検出回路の別の構成例としては、第一抵抗と、第二の抵抗と、比較器と、ＰチャネルＭＯＳトランジスタと、ＮチャネルＭＯＳトランジスタと、コンデンサと、各々接地された第一及び第二電源とを有してなり、
前記ＰチャネルＭＯＳトランジスタのゲートは入力端子に、ソースは前記第一電源に接続され、前記ＮチャネルＭＯＳトランジスタのゲートは前記第一抵抗の一端及びクロック入力に接続され、ソースは接地され、
前記第一抵抗の一端は前記クロック入力に接続され、前記比較器の一方の入力端は前記第二の電源に接続され、前記ＰチャネルＭＯＳトランジスタ及び前記ＮチャネルＭＯＳトランジスタの両ドレインと、前記コンデンサの一端と、前記第二抵抗の一端がそれぞれ接続され、前記コンデンサの他端と前記第二抵抗の他端と前記第一抵抗の他端と前記比較器の他方の入力端がそれぞれ接続され、前記比較器の出力端が検出端子となっていることを特徴としている。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照して詳細に説明する。
【００１４】
図１に示すように、ゲートを入力端子３に接続しソースを基準電源５に接続したＰチャネルＭＯＳトランジスタ１のドレインと、ゲートを電源１２に接続しソースを接地させたＮチャネルＭＯＳトランジスタ２のドレインと、コンデンサ６の第一端子（図中右側）と抵抗１１の第一端子（図中右側）がそれぞれ接続されている。また、コンデンサ６の第二端子と、抵抗１１の第二端子と、抵抗１０の第一端子（図中右側）と、比較器７の−（マイナス）側端子とがそれぞれ接続されている。抵抗１０の第二端子は入力端子３に接続され、比較器７の＋（プラス）側端子は基準電源８に接続されている。そして比較器７の第三端子が出力端子となっている。
【００１５】
続いて本発明の動作について、図面を参照して詳細に説明する。
【００１６】
図１においてクロックが存在する場合には、ＰチャネルＭＯＳトランジスタ１がオンオフを繰り返し、コンデンサを充電する。この際、抵抗１０及び１１は大きな値（数ｋΩ〜数ＭΩ程度）のものが用いられており、クロック入力端子３の動作には影響が及ばないように設定されている。さらにＮチャネルＭＯＳトランジスタ２のオン抵抗＜＜抵抗１０（または抵抗１１）という関係が成り立っているため、Ａ点とＢ点の電圧は、ほぼＨレベルとなる。よって比較器７は基準電源８による電圧とＡ点の電圧を比較し、出力端子９にＬレベルを出力して「クロック有り」と認識する。
【００１７】
また、図４に示すようにＣＬＫがＨレベルで停止した場合には、ＰチャネルＭＯＳトランジスタ１がオフ状態となり、Ｂ点の電圧はＮチャネルＭＯＳトランジスタ２を通り、Ｌレベルまで電圧降下する。また、Ａ点の電圧も抵抗１１とＮチャネルＭＯＳトランジスタ２を通り、Ｍレベルまで電圧降下する。このＭレベルは、抵抗１０及び１１を同じ値に設定した場合における電圧降下値であり、クロック入力端子３（Ｈレベル）とＢ点（Ｌレベル）の抵抗分割によって表される。ここで抵抗１０の抵抗値をＲ１０、抵抗１１の抵抗値をＲ１１とすれば、
【００１８】
【数１】
2004072213.tif 000003
の式で表される（ＮチャネルＭＯＳトランジスタ２のオン抵抗＜＜抵抗１０または抵抗１１であるため、ＮチャネルＭＯＳトランジスタ２のオン抵抗は無視できる）。
【００１９】
このように、クロックがＨレベルで停止すると、基準電源８の電圧をＡ点の電位が下回り、出力端子９はＨレベルを出力して「クロック断」が認識される。なお、Ａ点における電圧降下の時定数は、コンデンサ６とＮチャネルＭＯＳトランジスタ２のオン抵抗Ｒｏｎと抵抗１１の抵抗値Ｒ１１により決定され、コンデンサ６の容量をＣとすれば以下の式により表される。
【００２０】
【数２】
2004072213.tif 000004
図６に示すようにＣＬＫがＬレベルで停止した場合には、ＰチャネルＭＯＳトランジスタ１がオン状態となり、Ｂ点の電圧はＨレベルとなる。また、Ａ点の電圧は、抵抗１０と入力端子３を通り、Ｍレベルまで降下する。ここでのＭレベルも（１）式と同様に表される（本回路を駆動する出力インピーダンスＲｏｕｔ＜＜抵抗１０または抵抗１１のため、Ｒｏｕｔは無視できる）。
【００２１】
つまりクロックがＬレベルで停止しても、基準電源８の電圧をＡ点の電位が下回り、出力端子９はＨレベルを出力するので「クロック断」が認識される。なお、Ａ点における電圧降下の時定数はコンデンサ６と本回路を駆動する出力インピーダンスＲｏｕｔと、抵抗１０の抵抗値Ｒ１０により決定される。コンデンサの容量をＣとすれば、次式で表される。
【００２２】
【数３】
2004072213.tif 000005
以上説明してきたように、クロックがＨレベルで停止すると、クロック入力端子３と抵抗１０、抵抗１１、ＮチャネルＭＯＳトランジスタ２により構成されるパスでクロック断検出が行われ、クロックがＬレベルで停止すると、ＰチャネルＭＯＳトランジスタ１と抵抗１１、抵抗１０、クロック入力端子３により構成されるパスでクロック断検出が行われることとなる。
【００２３】
続いて本発明の第二の実施形態につき、図面を参照して詳細に説明する。図２に示すように、この実施形態では、ゲートを入力端子３に接続しソースを基準電源５に接続したＰチャネルＭＯＳトランジスタ１のドレインと、第一端子（図中下側）を接地した抵抗４の第二端子（図中上側）と、コンデンサ６の第一端子と、抵抗１１の第一端子とをそれぞれ接続し、コンデンサ６の第二端子と、抵抗１１の第二端子と、抵抗１０の第一端子と、比較器７の第一端子とを接続している。抵抗１０の第二端子は入力端子に、比較器７の第二端子は基準電源８にそれぞれ接続されている。そして第一の実施形態と同様に、比較器７の第三端子が出力端子という構成となっている。
【００２４】
続いてこの第二実施形態の動作について説明する。図２においてクロックが存在する場合、ＰチャネルＭＯＳトランジスタ１はオンオフを繰り返しコンデンサ６を充電する。この際、抵抗１０と抵抗１１は大きな値（数ｋΩ〜数ＭΩ程度）のものが用いられており、クロック入力端子３の動作には影響が及ばないように設定されている。さらに抵抗４の抵抗値はＰチャネルＭＯＳトランジスタ１のオン抵抗より大きく設定され、抵抗４＜＜抵抗１０または抵抗１１の関係が成立するので、Ａ、Ｂ両点の電圧はほぼＨレベルとなる。よって、比較器７は基準電源８の電圧とＡ点の電圧とを比較し、出力端子９にＬレベルを出力して「クロック有り」が認識される。
【００２５】
また、図４に示すようにＣＬＫがＨレベルで停止した場合には、ＰチャネルＭＯＳトランジスタ１がオフ状態となり、Ｂ点の電圧は抵抗４を通ることでＬレベルまで降下する。Ａ点の電圧も、抵抗１１と抵抗４を通ることでＭレベルまで降下する。Ｍレベルは、抵抗１０及び１１を同じ値に設定した場合における電圧降下値であり、クロック入力端子３（Ｈレベル）とＢ点（Ｌレベル）の抵抗分割によって表される。このＭレベルも（１）式によって表される。
【００２６】
続いて、クロックがＨレベルで停止すると、基準電源８の電圧をＡ点の電位が下回り、出力端子９はＨレベルを出力するので「クロック断」が認識される。なお、Ａ点での電圧降下の時定数はコンデンサ６と抵抗４の抵抗値Ｒ４と、抵抗１１の抵抗値Ｒ１１で決定される。ここでコンデンサ６の容量をＣとすれば、時定数は次式で表される。
【００２７】
【数４】
2004072213.tif 000006
次に、図５に示すようにＣＬＫがＬレベルで停止した場合には、ＰチャネルＭＯＳトランジスタ１がオン状態となり、Ｂ点の電圧はＨレベルとなる。また、Ａ点の電圧は、抵抗１０と入力端子３を通り、Ｍレベルまで電圧降下する。このＭレベルも（１）式によって導かれる（本回路を駆動する出力インピーダンスＲｏｕｔ＜＜抵抗１０または抵抗１１のため、Ｒｏｕｔを無視してよい）。
【００２８】
つまりクロックがＬレベルで停止しても、基準電源８の電圧をＡ点の電位が下回り、出力端子９はＨレベルを出力するので「クロック断」が認識される。なお、この場合のＡ点における電圧降下の時定数は、
【００２９】
【数５】
2004072213.tif 000007
で表される。
【００３０】
以上説明してきたように、クロックがＨレベルで停止すると、クロック入力端子３と抵抗１０、抵抗１１、抵抗４によって構成されるパスでクロック断検出が行われ、クロックがＬレベルで停止すると、ＰチャネルＭＯＳトランジスタ１と抵抗１１、抵抗１０、クロック入力端子３により構成されるパスでクロック断検出が行われることとなる。
【００３１】
最後に、本発明の第三の実施形態について、図面を参照して詳細に説明する。図３に示すように、ゲートを入力端子３に接続しソースを基準電源５に接続したＰチャネルＭＯＳトランジスタ１のドレインと、ゲートを入力端子３に接続しソースを接地させたＮチャネルＭＯＳトランジスタ２のドレインと、抵抗１１の第一端子とをそれぞれ接続し、コンデンサ６の第二端子と、抵抗１１の第二端子と、抵抗１０の第一端子と、比較器の第一端子とを接続している。抵抗１０の第二端子は入力端子３に、比較器７の第二端子は基準電源８にそれぞれ接続され、他の実施形態と同様に、比較器７の第三端子が出力端子９という構成となっている。
【００３２】
続いてこの第三実施形態の動作について説明する。図３に示すように、クロックが存在する場合に、ＰチャネルＭＯＳトランジスタ１とＮチャネルＭＯＳトランジスタ２がオンオフを繰り返し、コンデンサ６を充電する。この際、抵抗１０と抵抗１１は大きな値（数ｋΩ〜数ＭΩ程度）のものが用いられており、クロック入力端子３の動作には影響が及ばないように設定されている。さらにＮチャネルＭＯＳトランジスタ２のオン抵抗＜＜抵抗１０または抵抗１１の関係にあるため、Ａ、Ｂ両点の電圧は、ほぼＨレベルとなる。これにより比較器７は基準電源８の電圧とＡ点の電圧とを比較し、出力端子９にＬレベルを出力する。これにより「クロック有り」が認識される。
【００３３】
また、図４に示すようにＣＬＫがＨレベルで停止した場合は、ＰチャネルＭＯＳトランジスタ１がオフ状態、ＮチャネルＭＯＳトランジスタ２がオン状態となり、Ｂ点の電圧はＮチャネルＭＯＳトランジスタ２を通ってＬレベルに降下する。Ａ点の電圧も、抵抗１１とＮチャネルＭＯＳトランジスタ２を通り、Ｍレベルまで降下する。このＭレベルも第一実施形態や第二実施形態におけるそれと同様に表される。（ＮチャネルＭＯＳトランジスタ２のオン抵抗＜＜抵抗１０または抵抗１１のため、無視してよい）。
【００３４】
ここで、クロックがＨレベルで停止すると、基準電源８の電圧をＡ点の電位が下回り、出力端子９はＨレベルを出力する。これにより「クロック断」が認識される。なお、Ａ点での電圧降下の時定数は、ＮチャネルＭＯＳトランジスタ２のオン抵抗をＲｏｎとすると、
【００３５】
【数６】
2004072213.tif 000008
で表される。
【００３６】
次に、図５に示すようにＣＬＫがＬレベルで停止した場合は、ＰチャネルＭＯＳトランジスタ１がオン状態に、ＮチャネルＭＯＳトランジスタ２がオフ状態となり、Ｂ点の電圧はＨレベルとなる。Ａ点の電圧も、抵抗１０と入力端子３を通り、Ｍレベルまで電圧降下する。
【００３７】
つまりクロックがＬレベルで停止しても、基準電源８の電圧をＡ点の電位が下回り、出力端子９がＨレベルを出力するので「クロック断」が認識される。なお、Ａ点での電圧降下の時定数は、（５）式で表される
で表される。
【００３８】
以上説明してきたように、クロックがＨレベルで停止すると、クロック入力端子３と抵抗１０と抵抗１１とＮチャネルＭＯＳトランジスタ２で構成されるパスでクロック断検出が行われ、クロックがＬレベルで停止すると、ＰチャネルＭＯＳトランジスタ１と抵抗１０と抵抗１１とクロック入力端子３で構成されるパスでクロック断検出が行われる。
【００３９】
【発明の効果】
本発明のクロック断検出回路は、クロックをＨレベルまたはＬレベルで停止しても、１つの回路構成でクロック断検出が可能となり、回路規模を半分以下に削減でき、低消費電力化を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明のクロック断検出回路の一実施形態を示す回路図である。
【図２】本発明の第二実施形態を示す回路図である。
【図３】本発明の第三実施形態を示す回路図である。
【図４】第一〜第三実施形態のクロック断検出回路において、クロックがＨレベルで停止した状態の処理を示すタイムチャートである。
【図５】第一〜第三実施形態のクロック断検出回路において、クロックがＬレベルで停止した状態の処理を示すタイムチャートである。
【図６】従来のクロック断検出回路を示す回路図である。
【図７】従来のクロック断検出回路において、クロックがＨレベルで停止した状態の処理を示すタイムチャートである。
【図８】従来のクロック断検出回路において、クロックがＬレベルで停止した状態の処理を示すタイムチャートである。
【符号の説明】
１　　ＰチャネルＭＯＳトランジスタ
２　　ＮチャネルＭＯＳトランジスタ
３　　クロック入力端子
４　　抵抗
５　　電源
６　　コンデンサ
７　　比較器
８　　基準電源
９　　出力端子
１０　　抵抗
１１　　抵抗
１２　　基準電源
【図１】
2004072213.tif 000009
【図２】
2004072213.tif 000010
【図３】
2004072213.tif 000011
【図４】
2004072213.tif 000012
【図５】
2004072213.tif 000013
【図６】
2004072213.tif 000014
【図７】
2004072213.tif 000015
【図８】
2004072213.tif 000016