(57)【要約】【課題】容量性負荷の駆動回路における回路パラメータを数値化し適正な駆動回路をスピーディに低コストで提供する。【解決手段】容量性負荷の端子Ａに電圧Ｖｋを出力して、制限抵抗Ｒｏで出力電流を制限する出力回路１は出力と接地間に安定コンデンサＣｏが挿入される。制限抵抗Ｒｐで出力電流を制限する出力回路２は、容量性負荷の端子Ｂに電圧Ｖｃ＋Ｖｓと電圧Ｖｃ−Ｖｓとを交互にくり返し数ｆで出力する。出力回路１と２により容量性負荷を駆動する駆動回路において、容量性負荷の容量をＣｌとし、Ｒｏｐ＝Ｒｏ＋Ｒｐとし、Ｖｋ＝Ｖｃとすれば、Ｒｏｐ＜ｐｗ／（４＊Ｃｌ）で駆動回路のスルーレートＳをＳ≧２＊Ｖｓ／（Ｒｏｐ＊Ｃｌ）とする。【選択図】        図１
2004157224.tif 000002
【特許請求の範囲】
【請求項１】
容量性負荷の一方の端子Ａに電圧Ｖｋを出力し、制限抵抗Ｒｏで出力電流を制限する出力回路１と、前記出力回路１の出力と接地間に挿入される安定コンデンサＣｏと、前記容量性負荷の片方の端子Ｂに電圧Ｖｃ＋Ｖｓと電圧Ｖｃ−Ｖｓとを交互にくり返し数ｆで出力し、制限抵抗Ｒｐで出力電流を制限する出力回路２とを備え、前記容量性負荷の容量をＣｌとし、Ｒｏｐ＝Ｒｏ＋Ｒｐとし、Ｖｋ＝Ｖｃとすれば、Ｒｏｐ≦ｐｗ／（４＊Ｃｌ）で駆動回路のスルーレートＳをＳ≧２＊Ｖｓ／（Ｒｏｐ＊Ｃｌ）とすることを特徴とする容量性負荷の駆動回路
【請求項２】
容量性負荷の一方の端子Ａに電圧Ｖｋ＋Ｖｐと電圧Ｖｋ−Ｖｐとを交互に繰り返し数ｆで出力し、制限抵抗Ｒｏで出力電流を制限する出力回路１と、前記容量性負荷の片方の端子Ｂに電圧Ｖｃ＋Ｖｓと電圧Ｖｃ−Ｖｓとを交互に繰り返し数ｆで出力し、制限抵抗Ｒｐで出力電流を制限する出力回路２とを備え、前記容量性負荷の容量をＣｌとし、Ｒｏｐ＝Ｒｏ＋Ｒｐとし、Ｖｋ＝Ｖｃとすれば、Ｒｏｐ≦ｐｗ／（４＊Ｃｌ）で駆動回路のスルーレートＳをＳ≧２＊（Ｖｐ＋Ｖｓ）／（Ｒｏｐ＊Ｃｌ）とすることを特徴とする容量性負荷の駆動回路。
【請求項３】
複数の信号線と複数の走査線とをマトリクス状に配置し、それらの交点を画素とし、前記出力回路１の出力が加えられる共通電極を有する平面型表示パネルと、前記信号線を駆動する信号線出力回路とを備え、前記出力回路２は前記信号線出力回路から構成されて、前記容量性負荷は全ての前記信号線と共通電極間との容量とすることを特徴とする請求項１及び２記載の容量性負荷の駆動回路。
【請求項４】
出力回路２は複数個の出力回路Ｈから構成され、前記共通電極端子を複数個取り出し配置し、前記複数個の端子それぞれを出力回路Ｈの数に相当するように並列接続して前記出力回路Ｈと接続し、前記共通電極端子間に安定コンデンサを挿入して、前記容量性負荷を並列駆動することを特徴とする請求項３記載の容量性負荷の駆動回路。
【請求項５】
前記出力回路２はアナログ・スィッチと、出力と接地間に安定コンデンサが挿入され、前記制限抵抗Ｒｐを備えた出力回路Ａ及びＢから構成され、前記出力回路ＡとＢはそれぞれ電圧Ｖｃ＋ＶｓとＶｃ−Ｖｓをアナログ・スィッチに出力し、前記アナログ・スィッチは電圧Ｖｃ＋ＶｓとＶｃ−Ｖｓとを交互に切り替えて繰り返し数ｆで出力することを特徴とする請求項１記載の容量性負荷の駆動回路。
【請求項６】
複数の信号線と複数の走査線とをマトリクス状に配置し、それらの交点を画素とする表示パネルと、前記走査線を駆動する走査線出力回路と、前記信号線を駆動する信号線出力回路とを備え、前記出力回路１は前記走査線出力回路に入力され、前記信号線出力回路は前記アナログ・スィッチとし、前記容量性負荷を前記信号線と全走査線間との容量Ｃｌとすることを特徴とする請求項５記載の容量性負荷の駆動回路。
【請求項７】
前記出力回路１、２及び出力回路のスルーレートをそれぞれＳ１、Ｓ２、Ｓｄ、最大出力電流をそれぞれＩｍａｘ１、Ｉｍａｘ２、Ｉｍａｘｄとし、Ｓ１＝ｑ＊Ｓｄ／ｚ及びＳ２＝ｑ＊Ｓｄ／ｚとして、前記出力回路１に置き換えて、ｚ個の同じ出力回路によって前記容量性負荷を並列駆動をするとき、前記出力回路の制限抵抗をｚ＊Ｒｏ／ｑ、Ｉｍａｘｄ＝Ｉｍａｘ／ｚとし、前記出力回路２に置き換えて、ｚ個の同じ出力回路によって前記容量性負荷を並列駆動をするとき、前記出力回路の制限抵抗をｚ＊Ｒｐ／ｑ、Ｉｍａｘｄ＝Ｉｍａｘ／ｚとすることを特徴とする請求項１または２記載の容量性負荷の駆動回路。
【請求項８】
前記出力回路１及び２のスルーレートをそれぞれＳ１とＳ２とすれば、Ｓ１≧２＊Ｖｓ／（Ｒｏ＊Ｃｌ）、Ｒｏ＜ｐｗ／（４＊Ｃｌ）、Ｓ２≧２＊Ｖｓ／（Ｒｐ＊Ｃｌ）及びＲｐ＜ｐｗ／（４＊Ｃｌ）とすることを特徴とする請求項１記載の容量性負荷の駆動回路。
【請求項９】
前記出力回路１及び２のスルーレートをそれぞれＳ１とＳ２とすればＳ１≧１／（Ｖｐ＋Ｖｓ）／（Ｒｏ＊Ｃｌ）、Ｓ１≧１／（Ｖｐ＋Ｖｓ）／（Ｒｐ＊Ｃｌ）、Ｒｏ＜ｐｗ／（４＊Ｃｌ）及びＲｐ＜ｐｗ／（４＊Ｃｌ）とすることを特徴とする請求項２記載の容量性負荷の駆動回路。
【請求項１０】
出力回路１及び２の電源配線の面積を大きくとり最短距離とし、前記安定コンデンサと端子Ａとを最短距離で配線し、電圧Ｖｋの電圧変動をδＶｋすれば、δＶｋ≦±２＊Ｖｓ＊（Ｃｌ／Ｃｏ）とすることを特徴とする請求項１記載の容量性負荷の駆動回路
【請求項１１】
容量性負荷を、パルス幅ｐｗで振幅Ｖと−Ｖで繰り返し数ｆのパルス駆動をする駆動回路において、前記容量性負荷の容量をＣｌとすれば、前記駆動回路の定常電圧を（Ｖ／２）＊２＊ｆ＊ｐｗとみなし、前記駆動回路の定常電流を４＊Ｖ＊ｆ＊Ｃｌとみなして、駆動回路の制限抵抗Ｒｏｐの最大値を定常電圧を定常電流で割った値ｐｗ／（４＊Ｃｌ）として、前記駆動回路のスルーレートの最小値を２＊Ｖ／（Ｒｏｐ＊Ｃｌ）とすることを特徴とする容量性負荷の駆動方法
【請求項１２】
前記容量性負荷に基準電圧が加えられ、基準電圧は制限抵抗２を介して増幅器２から出力されるとすれば、前記基準電圧と接地間に安定コンデンサを挿入することを特徴とする請求項１１記載の容量性負荷の駆動方法
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
容量性負荷と見なされる半導体や液晶パネル、プラズマ・ディスプレイ・パネル、有機ＥＬパネル等の表示パネルを駆動する駆動回路に関するものである。
【０００２】
【従来の技術】
等価的に容量性と見なされる電子デバイスが数多く存在する。例えば、ダイナミック・ラム（ＤＲＡＭ）、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ等の半導体や液晶パネル、プラズマ・ディスプレイ・パネル（ＰＤＰと略する）、有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）パネルとの平面型表示パネルが該当する。これらの電子デバイスの駆動回路は容量性の負荷の駆動回路である。
【０００３】
電子デバイスがパルス駆動され、そのパルスの振幅値が電子デバイスの制御電圧あるいは信号電圧となる場合が多い。容量性負荷のパルス駆動では、その駆動回路は抵抗と容量の過渡現象回路である一方、パルス電圧がアナログ量をとることが多いから、デジタル回路とアナログ回路との特性を併せ持ち、比較的単純な回路の場合でも、回路パラメータを数値化することが容易ではない。
【０００４】
図１９は容量性負荷の駆動回路を説明する図である。Ｃｌは容量性負荷である。容量性負荷Ｃｌの端子Ａに増幅器１０、端子Ｂにパルス電源１１が接続される。パルス電源１１は、増幅器１０に比べて出力電流が大きく遅延時間が小さい理想的なパルス電源とする。
【０００５】
容量性負荷Ｃｌが表示パネルであれば、端子Ａに動作点を定める基準電圧が加えられ、端子Ｂに信号電圧が加えられる。よって、増幅器１０の出力電圧が基準電圧、パルス電源１１の出力電圧が信号電圧に相当する。勿論、容量性負荷Ｃｌが表示パネルに限るものではない。
【０００６】
図２０に容量性負荷Ｃｌの端子ＡとＢに加えられる電圧を示す。図２０（Ａ）に、端子Ａに加えられる増幅器１０の電圧で電圧Ｖｋ、図２０（Ｂ）に端子Ｂに加えられるパルス電源１１の出力電圧を示す。ｐｗはパルス幅、Ｖｓはセンター電圧Ｖｃを基準とした電圧を示す。Ｖｋｃ＝Ｖｋ−Ｖｃである。
【０００７】
容量性負荷Ｃｌをパルス駆動すれば、増幅器１０には過渡現象によるパルス電流が流れ、電圧Ｖｋが大きく変動する。増幅回路１０の電気的特性が優れていても、過渡現象によるＶｋの電圧変動を抑制することは困難である。
【０００８】
そこで、図２１の回路が従来から用いられている。図２１は増幅器１０を演算増幅器Ｏｐによるボルテージ・フォロアとし、過渡現象による電圧変動を小さくし安定した動作をさせるために、抵抗Ｒｏを演算増幅器Ｏｐの出力端とＣｌの端子Ａに挿入し、コンデンサＣｏをＣｌの端子Ｂと接地間に挿入するものである。
【０００９】
抵抗Ｒｏは演算増幅器Ｏｐの出力電流を制限するので制限抵抗と呼ばれ、Ｃｏは変動電圧を抑制するために安定コンデンサあるいはリップルコンデンサとも呼ばれる。本願発明ではＣｏを安定コンデンサとする。
【００１０】
図２１（Ａ）と（Ｂ）は演算増幅器の帰還ループに抵抗Ｒｏを挿入するかしないかが相違点である。演算増幅器の動作原理からすれば、図２１（Ａ）の帰還ループにＲｏを挿入する回路が変動電圧が小さく優れている。
【００１１】
図２１の駆動回路は、実開昭６１−３３０９１、特開昭６２−８３７２４、特開平１０−２６８２５７、及び特開平１１−５２９２７に記載されている。
【００１２】
図２１の駆動回路は簡単な回路構成をとるため多用される。しかも、容量性負荷の駆動において重要な役割を担う場合が多い。そのために、数値化されたパラメータにより、演算増幅器の選定、制限抵抗Ｒｏ、安定コンデンサＣｏ等の回路定数決定が望まれる。
【００１３】
不適切な回路定数を用いると、演算増幅器が異常発振を起こし、図２２に示すように、センター電圧Ｖｃに過渡電圧によるリップル電圧と発振電圧が重畳して容量性負荷Ｃｌを適正に駆動できない。平面型表示パネルおいてはビートやムラとして視認される。勿論、演算増幅器の消費電力が増えて発熱し、電源回路の負担が大きくなる。
【００１４】
特開平１１−５２９２７によれば、演算増幅器の出力抵抗をＲｓとして、演算増幅器のスルーレートＳ（以降、スルーレートをＳと略す）は、（Ｃｏ＋Ｃｌ）＊（Ｒｓ＋Ｒｏ）＞（２＊Ｖｓ）／Ｓである。
【００１５】
また、Ｓ＞Ｖｓ／（Ｒｓ＊Ｃｌ）であれば、Ｒｏ＝０とできる。ここで、Ｃｌ＝０．３μＦ、Ｃｏ＝６μＦ、Ｒｓ＝１Ω、Ｓ＝０．１、Ｖｓ＝２ＶとすればＲｏ＞５．３５Ωである。Ｓ＞６．６７であれば、Ｒｏ＝０とできる。数値化されたパラメータを使用するとこのように回路定数の決定が容易である。
【００１６】
【発明が解決しようとする課題】
図２１の回路設計において、定性的な回路解析に基づく経験的なデータにより回路定数を決めることが多い。そのために時間とコストを要する。よって、定量的な回路解析に基づく数値化された回路パラメータによる回路設計が必要である。
【００１７】
特開平１１−５２９２７によれば、一部の回路パラメータを数値化できる。式（Ｃｏ＋Ｃｌ）＊（Ｒｓ＋Ｒｏ）＞（２＊Ｖｓ）／Ｓは安定コンデンサＣｏを大にすれば、スルーレートＳをいくらでも小さくできることを表している。
【００１８】
スルーレートは増幅器のパルス駆動能力を表すパラメータである。演算増幅器の帰還ループに制限抵抗Ｒｏが挿入される場合、演算増幅器は過渡現象に追従する応答速度が要求される。でなければ駆動回路は適正な動作をしない。演算増幅器のスルーレートを小さくすると駆動回路の応答速度が悪くなる。
【００１９】
このように回路理論と矛盾が生じるので、式（Ｃｏ＋Ｃｌ）＊（Ｒｓ＋Ｒｏ）＞（２＊Ｖｓ）／Ｓは不十分な式である。さらに、演算増幅器に負帰還をかけると出力抵抗は０Ωに近くなるし、過渡現象では線形増幅器の出力抵抗を容易に数値化できないという問題がある。適正に数値化されるスルーレート等の回路パラメータを用いる必要がある。
【００２０】
【課題を解決するための手段】
上記目的を達成するために、本願請求項１記載の発明は、容量性負荷の一方の端子Ａに電圧Ｖｋを出力し、制限抵抗Ｒｏで出力電流を制限する出力回路１と、前記出力回路１の出力と接地間に挿入される安定コンデンサＣｏと、前記容量性負荷の片方の端子Ｂに電圧Ｖｃ＋Ｖｓと電圧Ｖｃ−Ｖｓとを交互にくり返し数ｆで出力し、制限抵抗Ｒｐで出力電流を制限する出力回路２とを備え、前記容量性負荷の容量をＣｌとし、Ｒｏｐ＝Ｒｏ＋Ｒｐとし、Ｖｋ＝Ｖｃとすれば、Ｒｏｐ≦ｐｗ／（４＊Ｃｌ）で駆動回路のスルーレートＳをＳ≧２＊Ｖｓ／（Ｒｏｐ＊Ｃｌ）とすることを特徴とする。これにより駆動回路のスルーレートの最小値と制限抵抗の和の最大値が定められて適正な回路パラメータを数値化できるうえ、安定した動作をする駆動回路を低コストでスピーディに実現できる。
【００２１】
請求項２記載の発明は、容量性負荷の一方の端子Ａに電圧Ｖｋ＋Ｖｐと電圧Ｖｋ−Ｖｐとを交互に繰り返し数ｆで出力し、制限抵抗Ｒｏで出力電流を制限する出力回路１と、前記容量性負荷の片方の端子Ｂに電圧Ｖｃ＋Ｖｓと電圧Ｖｃ−Ｖｓとを交互に繰り返し数ｆで出力し、制限抵抗Ｒｐで出力電流を制限する出力回路２とを備え、前記容量性負荷の容量をＣｌとし、Ｒｏｐ＝Ｒｏ＋Ｒｐとし、Ｖｋ＝Ｖｃとすれば、Ｒｏｐ≦ｐｗ／（４＊Ｃｌ）で駆動回路のスルーレートＳをＳ≧２＊（Ｖｐ＋Ｖｓ）／（Ｒｏｐ＊Ｃｌ）とすることを特徴とする。これにより駆動回路のスルーレートの最小値と制限抵抗の和の最大値が定められて適正な回路パラメータを数値化できるうえ、安定した動作をする駆動回路を低コストでスピーディに実現できる。
【００２２】
請求項３に記載の発明は、請求項１あるいは請求項２記載の容量性負荷の駆動回路において、複数の信号線と走査線とをマトリクス状に配置し、それらの交点を画素とし、前記出力回路１の出力が加えられる共通電極を有する平面型表示パネルと、前記信号線を駆動する信号線出力回路とを備え、前記出力回路２は前記信号線出力回路から構成されて、前記容量性負荷は全ての前記信号線と共通電極間との容量とすることを特徴とする。これにより、共通電極を有する表示パネルを全ての信号線と共通電極間との容量とする容量性負荷とみなすことができる。
【００２３】
請求項４に記載の発明は、請求項３記載の容量性負荷の駆動回路において、
出力回路２は複数個の出力回路Ｈから構成され、前記共通電極端子を複数個取り出し配置し、前記複数個の端子それぞれを出力回路Ｈの数に相当するように並列接続して前記出力回路Ｈと接続し、前記共通電極端子間に安定コンデンサを挿入して、前記容量性負荷を並列駆動することを特徴とする。これにより、共通電極端子の数が増えて各端子に安定コンデンサを挿入できるので過渡電流が流れ易くなるうえ、効果的な並列駆動ができる。
【００２４】
請求項５に記載の発明は、請求項１記載の容量性負荷の駆動回路において、前記出力回路２はアナログ・スィッチと、出力と接地間に安定コンデンサが挿入され、前記制限抵抗Ｒｐを備えた出力回路Ａ及びＢから構成され、前記出力回路ＡとＢはそれぞれ電圧Ｖｃ＋ＶｓとＶｃ−Ｖｓをアナログ・スィッチに出力し、前記アナログ・スィッチは電圧Ｖｃ＋ＶｓとＶｃ−Ｖｓとを交互に切り替えて繰り返し数ｆで出力することを特徴とする。これにより、出力回路２を直流電圧を出力する出力回路ＡとＢ及びアナログ・スィッチとにより構成できる。
【００２５】
請求項６に記載の発明は、請求項５記載の容量性負荷の駆動回路において、複数の信号線と走査線とをマトリクス状に配置し、それらの交点を画素とする表示パネルと、前記走査線を駆動する走査線出力回路と、前記信号線を駆動する信号線出力回路とを備え、前記出力回路１は前記走査線出力回路に入力され、前記信号線出力回路は前記アナログ・スィッチとし、前記容量性負荷を前記信号線と全走査線間との容量Ｃｌとすることを特徴とする。これにより、共通電極を有しない表示パネルを全ての信号線と走査線間との容量とする容量性負荷とみなすことができる。
【００２６】
請求項７に記載の発明は、請求項１あるいは請求項２記載の容量性負荷の駆動回路において、前記出力回路１、２及び出力回路のスルーレートをそれぞれＳ１、Ｓ２、Ｓｄ、最大出力電流をそれぞれＩｍａｘ１、Ｉｍａｘ２、Ｉｍａｘｄとし、Ｓ１＝ｑ＊Ｓｄ／ｚ及びＳ２＝ｑ＊Ｓｄ／ｚとして、前記出力回路１に置き換えて、ｚ個の同じ出力回路によって前記容量性負荷を並列駆動をするとき、前記出力回路の制限抵抗をｚ＊Ｒｏ／ｑ、Ｉｍａｘｄ＝Ｉｍａｘ／ｚとし、前記出力回路２に置き換えて、ｚ個の同じ出力回路によって前記容量性負荷を並列駆動をするとき、前記出力回路の制限抵抗をｚ＊Ｒｐ／ｑ、Ｉｍａｘｄ＝Ｉｍａｘ／ｚとすることを特徴とする。これにより、並列駆動する出力回路の回路パラメータを容易に数値化できる。
【００２７】
請求項８に記載の発明は、請求項１の容量性負荷の駆動回路において、前記出力回路１及び２のスルーレートをそれぞれＳ１とＳ２とすれば、Ｓ１≧２＊Ｖｓ／（Ｒｏ＊Ｃｌ）、Ｒｏｐｗ＜１／（４＊Ｃｌ）、Ｓ２≧２＊Ｖｓ／（Ｒｐ＊Ｃｌ）及びＲｐ＜ｐｗ／（４＊Ｃｌ）とすることを特徴とする。これにより、出力回路１及び２のスルーレートの最小値と制限抵抗の最大値を数値化できる。
【００２８】
請求項９に記載の発明は、請求項２の容量性負荷の駆動回路において、前記出力回路１及び２のスルーレートをそれぞれＳ１とＳ２とすればＳ１≧１／（Ｖｐ＋Ｖｓ）／（Ｒｏ＊Ｃｌ）、Ｓ１≧１／（Ｖｐ＋Ｖｓ）／（Ｒｐ＊Ｃｌ）、Ｒｏ＜ｐｗ／（４＊Ｃｌ）及びＲｐ＜ｐｗ／（４＊Ｃｌ）とすることを特徴とする。これにより、出力回路１及び２のスルーレートの最小値と制限抵抗の最大値を数値化できる。
【００２９】
請求項１０に記載の発明は、請求項１あるいは請求項２記載の容量性負荷の駆動回路において、出力回路１及び２の電源配線の面積を大きくとり最短距離とし、前記安定コンデンサと端子Ａとを最短距離で配線し、電圧Ｖｋの電圧変動をδＶｋすれば、δＶｋ≦±２＊Ｖｓ＊（Ｃｌ／Ｃｏ）とすることを特徴とする。これにより、安定コンデンサの配線と配置を適正にできて、駆動回路の変動電圧を数値化できる。
【００３０】
請求項１１記載の発明は、容量性負荷を、パルス幅ｐｗで振幅Ｖと−Ｖで繰り返し数ｆのパルス駆動をする駆動回路において、前記容量性負荷の容量をＣとすれば、前記駆動回路の定常電圧を（Ｖ／２）＊２＊ｆ＊ｐｗとみなし、前記駆動回路の定常電流を４＊Ｖ＊ｆ＊Ｃｌとみなして、駆動回路の制限抵抗Ｒの最大値を定常電圧を定常電流で割った値ｐｗ／（４＊Ｃｌ）として、前記駆動回路のスルーレートの最小値を２＊Ｖ／（Ｒｏｐ＊Ｃｌ）とする。これにより、これにより駆動回路のスルーレートの最小値と制限抵抗の最大値が定められて適正な回路パラメータを数値化できるうえ、安定した動作をする駆動が得られる。
【００３１】
請求項１２に記載の発明は、請求項１１記載の容量性負荷の駆動方法において、前記容量性負荷に基準電圧が加えられ、基準電圧は制限抵抗２を介して増幅器２から出力されるとすれば、前記基準電圧と接地間に安定コンデンサを挿入することを特徴とする。これにより、容量性負荷の他方の端子が直流で駆動されるときの回路パラメータが容易に求められる。
【００３２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００３３】
（実施の形態１）
図１は発明の実施の形態１における容量性負荷の駆動回路を説明する図である。図１（Ａ）は駆動回路の回路図である。１０と１１はそれぞれ増幅器である。増幅器１０は電圧Ｖｋを出力する。増幅器１１は図１（Ｂ）に示すパルス電圧を出力する。ＶｄｄとＶｓｓは増幅器の電源電圧で、Ｖｄｄ＞Ｖｓｓとする。
【００３４】
ＲｏとＲｐはそれぞれ増幅器１と２の出力電流を制限する制限抵抗である。１２と１３を出力回路１と２とする。なお、容量性負荷Ｃｌの容量をＣｌ、Ｖｋｃ＝Ｖｋ−Ｖｃとする。
【００３５】
出力回路１は増幅器１０と制限抵抗Ｒｏから構成され、出力回路２は増幅器１１と制限抵抗Ｒｐから構成される。出力回路１と２は図１（Ｂ）に示すようにそれぞれ電圧Ｖｋとパルス電圧を出力する。Ｉ１とＩ２は容量性負荷に流れる電流である。
【００３６】
図１では、容量性負荷Ｃｌは端子Ａに出力回路１の出力が加えられ、端子Ｂに出力回路１の出力が加えられて駆動される。出力回路１の出力と接地間に安定コンデンサＣｏが挿入が挿入される。
【００３７】
図２は、図１（Ａ）における増幅器１０を内部抵抗ｒ１の電源Ｖｃ、増幅器１１を内部抵抗ｒ１の電圧源Ｖｃ、増幅器１１をスィッチＳＷと内部抵抗ｒ２の電圧源Ｖｃ＋Ｖｓと内部抵抗ｒ２の電圧源Ｖｃ−Ｖｓで表した等価回路である。
【００３８】
図２（Ａ）はＣｌが電圧Ｖ２で充電後、Ｖ１にスィッチＳＷをａに切り替えた状態である。過渡現象により、端子Ａには安定コンデンサＣｏとＣｌの容量結合によりピーク値がＶ＊（Ｃｌ／Ｃｏ）の電圧が重畳する。端子Ａは一定時間後にＶｃ＋Ｖｓになる。
【００３９】
図２（Ｂ）は、スィッチＳＷをｂに切り替えた状態である。図２（Ａ）と同様に、ピーク値が最大Ｖ＊（Ｃｌ／Ｃｏ）の電圧（極性は反転する）が重畳する。端子Ｂは一定時間後にＶｃ−Ｖｓになる。
【００４０】
このように、電圧Ｖｋにピーク値が同じで極性が反転した電圧が重畳する。この電圧を駆動回路の変動電圧δＶｋとする。δＶｋは小さいことが望ましいが、２＊Ｖｓの１％程度以下が望ましい。勿論、駆動回路の仕様によって適正値は変わる。図２（Ｃ）に変動電圧δＶｋの波形の模式図を示す。この波形は実際の波形でないことを断っておく。
【００４１】
変動電圧δＶｋは、（数１）の値をとる。
【数１】
2004157224.tif 000003
【００４２】
次に駆動回路のスルーレートＳを定める。スルーレートＳは増幅器の動特性を表し、時間をｔとすれば出力はＳ＊ｔで表され、単位をＶ／μｓとする。また、Ｒｏｐ＝Ｒｏ＋Ｒｐとする。
【００４３】
安定コンデンサＣｏを除去し、パルス電圧Ｖ１（振幅（Ｖｃ＋Ｖｓ）の駆動パルスを指す）を加えれば、端子Ａには２＊Ｖｓ＊ｅｘｐ（−ｔ／（Ｒｏｐ＊Ｃｌ）の微分電圧が発生する。このとき、増幅器１と２が微分電圧に追従する電圧を発生することができなければ、駆動回路は適正に動作しない。
【００４４】
ｔ＝０で２＊Ｖｓであるから、駆動回路のスルーレートＳは２＊Ｖｓ−Ｓ＊ｔ≦２＊Ｖｓ＊ｅｘｐ（−ｔ／（Ｒｏｐ＊Ｃｌ））を満たさねばならない。両辺を時間で微分すれば、Ｓ≧２＊Ｖｓ／（Ｒｏｐ＊Ｃｌ）を得る。よって、駆動回路のスルーレートＳを（数２）とする。
【００４５】
【数２】
2004157224.tif 000004
【００４６】
容量性負荷と見なせる電子デバイスの駆動では、Ｒｐの値が確定されることは少なく、推測値あるいは予測値が用いられる。それは、電子デバイスがマトリクス状の複雑な構造を有すること、駆動が複雑であること等による。
【００４７】
その場合、Ｒｏ≫Ｒｐを満たすとしてＲｐ≒０、Ｒｏを定める。（数２）は実質的は出力回路１のスルーレートＳ１である。（数２）により図１の駆動回路の設計は数値化できて容易になるが、Ｒｏｐをいくらでも大きくできる。そこでＲｏｐの上限を定める。
【００４８】
ここで、図１の駆動回路が適正に動作するＲｏｐの上限値を簡易に求める方法を示す。駆動回路の電流と電圧を定常的と見なせる電流と電圧で表してＲｏｐの上限値を求める。それは、出力回路１と２が線形増幅器であることによる。線形増幅器の特性は過渡特性で表されない。
【００４９】
まず駆動回路の電流（駆動電流とする）Ｉｄを求める。電流Ｉｄは単位時間当たりに容量性負荷Ｃｌに充電及び放電される電気量である。ｆをパルス電圧Ｖ１とＶ２（振幅（Ｖｃ＋Ｖｓ）と（Ｖｃ−Ｖｓ）のパルス電圧を指す）の繰り返す数（単位時間当たり）とする。
【００５０】
図１（Ｂ）のパルスが単純に繰り返されるならｆ＝１／（２＊ｐｗ）であるが、駆動法によっては成立しない場合があるのでｆを繰り返し数とした。駆動電流Ｉｄは過渡電流の平均電流なので、増幅器１０と１１は少なくとも電流Ｉｄを流す能力を必要とするから、出力回路１と２の最大出力電流をＩｍａｘとすれば（数３）が成立する。
【００５１】
【数３】
2004157224.tif 000005
【００５２】
（数３）は極性が反転した二つの電流を含むので定常電流と見なせない。定常電流と仮想できる電流（仮想電流）ＩｃをＩｃ＝２＊｜Ｉｄ｜とする。駆動回路に定常的な仮想電流Ｉｃが流れるとする。Ｉｃは（数４）である。
【数４】
2004157224.tif 000006
【００５３】
次に仮想電圧を求める。図１（Ｂ）において、Ｖｋｃ＝０とおき、Ｖｃ基準にして、パルス電圧Ｖｓであるのは平均して２分の一、パルス電圧−Ｖｓであるのは平均して２分の一である。故に、パルス電圧Ｖ１の仮想電圧をＶｓ／２とし、同様にパルス電圧Ｖ２の仮想電圧をＶｓ／２とする。仮想電圧を仮想電流で割った値を制限抵抗の最大値すれば、Ｒｏｐの上限を定めることができる。
【００５４】
図１（Ｂ）のパルスが繰り返されれば上記の仮想電圧はＶｓ／２であるが、極端では単位時間に１回しか繰り返されないとしたとき、パルス電圧Ｖ１の仮想電圧は定常電圧なので（Ｖｓ／２）＊２＊ｐｗになる。従って、単位時間に繰り返される数  ｆと２＊ｐｗの積が１である場合、言い換えれば図１（Ｂ）が単純に繰り返されるならば仮想電圧はＶｓ／２である。仮想電圧と仮想電流は実際に存在する電流ではないことを断っておく。便宜的に取り決めた電圧と電流である。
【００５５】
説明したようにｆ＊２＊ｐｗが１でない場合が生ずる。後述する表示パネル等のようにマトリクス構造の電子デバイスの駆動ではｆ＊２＊ｐｗ＝０．５とすることが多い。よって、仮想電圧を（Ｖｓ／２）＊２＊ｆ＊ｐｗとする。これよりＲｏｐ＜（Ｖｓ／２）＊２＊ｆ＊ｐｗ＊｜１／（Ｉｃ）｜＝（Ｖｓ／２）＊２＊ｆ＊ｐｗ／（４＊ｆ＊Ｃｌ＊Ｖｓ）＝ｐｗ／（４＊Ｃｌ）である。ｆは周波数でない点を留意すべきである。Ｖｓと−Ｖｓを交互に繰り返す数である。
【００５６】
Ｒｐは小さいが確定できない場合が多い。その場合、Ｒｐ＝０と近似するのがよい。勿論、Ｒｏについても同様である。また、ＲｏとＲｐを同時に定められる場合、Ｒｏ＝Ｒｐとするのが合理的で、このとき、Ｒｏを求めるときＲｐ＝０、Ｒｐを求めるときＲｏ＝０とする計算法が便利である。Ｒｏ＝ｘ＊Ｒｐについても同様である。
【００５７】
上記の計算法をとるとＲｏｐ＝Ｒｏの上限はｐｗ／（４＊Ｃｌ）、あるいはＲｏｐ＝Ｒｐの上限はｐｗ／（４＊Ｃｌ）となるから、最悪の場合にＲｏｐ＝Ｒｏ＋Ｒｐはｐｗ／（２＊Ｃｌ）となる。この値はｐｗ／（４＊Ｃｌ）を越えるので不適である。駆動回路の制限抵抗をＲｏｐとする。Ｒｏｐは容量性負荷Ｃｌに直列に挿入される抵抗と見なせる、Ｒｏｐ≦ｐｗ／（４＊Ｃｌ）を満たさねばならない。
【００５８】
出力回路１及び２のスルーレートＳ１とＳ２として、（数２）より  Ｓ１≧２＊Ｖｓ／（Ｒｏ＊Ｃｌ）、Ｓ２≧２＊Ｖｓ／（Ｒｐ＊Ｃｌ）と定める。Ｓ１≧Ｓ、Ｓ２≧Ｓで駆動回路のスルーレートＳは出力回路のスルーレートより小さい値をとる。
【００５９】
出力回路１と２のスルーレートとは言うまでもなく増幅器１０と１１のスルーレートである。増幅器１０と１１のスルーレートは駆動回路のスルーレートより大でなければならないこと示すものである。以上の説明より、スルーレートと制限抵抗は（数５）を満たす。
【００６０】
【数５】
2004157224.tif 000007
【００６１】
（数５）で駆動回路の制限抵抗はｐｗ／（４＊Ｃｌ）以下とした。従って、Ｒｐ＝０としてＲｏを決めた場合、例えば、Ｓ１の決定でＲｏの上限が５６Ωで、Ｒｏ＝３０Ωとしたとする。Ｒｐが実際に０でも、駆動回路の制限抵抗の上限値２８Ωを越えるので、Ｒｏ＝３０は不適正な値である。
【００６２】
（数２）及び（数５）より図１の駆動回路の回路パラメータが数値化できる。適切なＲｏｐとスルーレートＳが求められる。なお、Ｖｓの値が変わる場合には最大値を用いるものとする。
【００６３】
回路定数を求める手順を略記する。まずスルーレートＳを定める。（数２）よりＲｏｐが計算される。Ｒｏｐの計算値が（数５）を満たせば適正な回路定数である。満たさないときはそれより小さいＳ値よりＲｏｐを求めればよい。これを単純に繰り返す。勿論、増幅器のスルーレート、出力電流、許容消費電力等を考慮する必要がある。また、事前に（数１）から安定コンデンサＣｏの値を定めておく必要がある。
【００６４】
次にパルス幅ｐｗにより制限抵抗の上限を定める。ここで、時抵抗をＲｔとする。パルス電圧Ｖ１で容量性負荷Ｃｌを駆動するときセンター電圧Ｖｃに対してＣｌの電圧はＶ１＝２＊Ｖｓ＊（１−ｅｘｐ（−ｔ／（Ｒｔ＊Ｃｌ））−Ｖｓ、パルス電圧Ｖ２で容量性負荷Ｃｌを駆動するときセンター電圧Ｖｃに対してＣｌの電圧はＶ２＝−２＊Ｖｓ＊（１−ｅｘｐ（−ｔ／（Ｒｔ＊Ｃｌ）））＋Ｖｓで、Ｖ１＝−Ｖ２ある。勿論、増幅器１０と１１が動作すると仮定する場合である。
【００６５】
パルス幅ｐｗとしてｔ＝ｐｗでの充電率ｊとして、Ｖ１＝ｊ＊Ｖ１とする。よって、ｊ＝２＊Ｖｓ＊ｅｘｐ（−ｐｗ／（Ｒｔ＊Ｃｌ））／Ｖｓ＋１である。時抵抗をＲｔ、仮想時定数をＴｒｃ＝Ｒｔ＊Ｃｌ、駆動回路の時定数をｔｒｃ＝Ｒｏｐ＊Ｃｌ、減衰率をｋ＝１−ｊとすれば、（数６）が定まる。
【００６６】
【数６】
2004157224.tif 000008
Ｒｔ＝ｐｗ／（４＊Ｃｌ）であれば、ｋ＝２＊Ｖｓ＊ｅｘｐ（−４）≒０．０３７である。従って、Ｖｓの約９４％を充電できる抵抗が駆動回路の制限抵抗の上限値である。
【００６７】
通常、充電率を一義的に定めることは困難である。電子デバイスが使用される機器の仕様によって充電率が決定されるからである。例えば、容量性負荷が表示パネルであれば、画質は目視によって決定され、最初から充電率が決定されないので、（数２）と（数５）で駆動回路が適正に動作するＲｏｐを定めてから、（数６）を使用すれば良い。
【００６８】
出力回路１と２の電源は同一電源電圧ＶｄｄとＶｓｓであるとすれば、駆動回路が容量性負荷Ｃｌを駆動に要する電力（駆動電力Ｐｄｒとする）は、（数３）よりＰｄｒ＝４＊Ｖｓ＊ｆ＊Ｃｌ＊（Ｖｄｄ−Ｖｓｓ）である。
【００６９】
駆動回路の無負荷電力をＰ０とすれば、駆動回路の消費電力ＰｄはＰｄ＝Ｐｄｒ＋Ｐ０である。出力回路１と２の無負荷電力をそれぞれＰ０１とＰ０２とすれば、Ｐ０＝Ｐ０１＋Ｐ０２である。出力回路１と２の許容消費電力をＰ１とＰ２とすれば、Ｐ１とＰ２は（数７）を得る。
【００７０】
【数７】
2004157224.tif 000009
【００７１】
（数１）〜（数７）から、図１の駆動回路の回路パラメータが計算できる。さらに、Ｒｐ＝０あるいはＲｏ＝０とすれば、出力回路の１と２のスルーレートＳ１とＳ２等のパラメータを規定できる。
【００７２】
図３に示すように増幅器１を直流安定化電源１４に置き換えた場合に、出力電流が大きい直流安定化電源１４でも電圧Ｖｋがふらつき正常に動作しないことがある。１５はパルス電源とする。この現象は、直流安定化電源１４が過渡現象に追従できず、駆動電流を十分に流すことができないために生じるが、同時に安定コンデンサＣｏと出力回路１の周波数特性の重要性を示すものである。勿論、出力回路２も同様である。
【００７３】
数十μＦ以上の容量である安定コンデンサには電解コンデンサを用いるが、周波数特性は良くない。それに、これまで容量性負荷Ｃｌに流れる電流は全て出力回路に流れるとしたが、過渡電流なので実際には安定コンデンサにも流れる。
【００７４】
よって、急峻な過渡電流を流せる周波数特性の良い、積層セラミック・コンデンサ等を電解コンデンサに並列接続して安定コンデンサとする。このコンデンサをＣｐｐとする。
【００７５】
Ｃｐｐの容量は容量性負荷Ｃｌの２０倍以上が望ましいし、過渡電流が流れやすいように、安定コンデンサ（Ｃｐｐを含む）を容量性負荷Ｃｌと最短距離で配線することが望ましい。
【００７６】
容量性負荷の値、各電圧、パルス幅等、図１に示す駆動回路の動作条件が決まれば、（数１）〜（数７）から適正な回路定数が計算できる。図４に駆動回路の動作条件の一例を示す。  図５に図４の条件で計算される回路パラメータを示す。計算ではＳ２≫Ｓ１、Ｒｏ≫Ｒｐ、ｆ＝１／ｐｗ，Ｖｋ＝Ｖｃとした。
【００７７】
図５（Ａ）はＣｌ＝０．３μＦとした計算結果である。  図５（Ｂ）はＣｌを１μＦにしたときの計算結果である。このように、任意Ｃｌについて適正な回路パラメータを計算できる。
【００７８】
図６にスルーレートＳ１のシミュレーションを示す。図６の符号ＣＲは２＊Ｖｓ＊ｅｘｐ（−ｔ／（Ｒｏ＊Ｃｌ）の計算結果である。（Ｖ１−Ｖ２）＝４Ｖ、Ｒｏ＝１３．５Ω、Ｃｌ＝０．３μＦとし、Ｓ＝１、Ｓ＝０．５８、Ｓ＝０．３、Ｓ＝０．１について計算した。Ｓ＝１以上が適正とした。Ｓ＝０．５８、Ｓ＝０．３では増幅器１０が異常発振等の不安定な動作をする可能性がある。なお、制限抵抗Ｒｐは０に近似した。
【００７９】
図７に増幅器１に演算増幅器Ｏｐを使用した駆動回路の一例を示す。図７では出力回路２をパルス電源１５とし、図５に基づく回路定数を記載した。図８には演算増幅器Ｏｐ１とＯｐ２で構成した駆動回路を示す。Ｒｏ＝Ｒｐ＝１４Ωとする以外は図８と同様である。Ｓ１をＲｐ＝０とし、Ｓ２をＲｏ＝０として計算されるＳ１≧１．１、Ｓ２≧１．１が望ましい。この場合、駆動回路のスルーレートは図７と同様である。
【００８０】
図９に出力回路２をスィッチＳＷと出力回路ＡとＢで構成した駆動回路を示す。Ｏｐ１〜Ｏｐ３は演算増幅器である。１３ｂは出力回路Ａ、１３ｃは出力回路Ｂである。出力回路ＡはＶｃ＋Ｖｓを出力し、安定コンデンサＣｏ２とＣｐｐが挿入される。出力回路ＢはＶｃ−Ｖｓを出力し、安定コンデンサＣｏ３とＣｐｐが挿入される。スィッチＳＷで切り替えて端子Ｂに交互にＶ１＋ＶｃとＶ２＋Ｖｃを出力する。
【００８１】
特別な場合を除き、Ｒｏ２＝Ｒｏ３、Ｃｏ２＝Ｃｏ３とすればよい。なお、Ｖｃ＋Ｖｓに変動電圧δＶ１がＶｃ−Ｖｓに変動電圧δＶ２が重畳する。δＶ１≦２＊Ｖｓ＊Ｃｌ／Ｃｏ、δＶ２≧−２＊Ｖｓ＊Ｃｌ／Ｃｏである。図４と図５に示す条件であれば、Ｒｏ１＝Ｒｏ２＝Ｒｏ３＝１４Ω、スルーレートは１以上が望ましい。
【００８２】
ＳＷの接触抵抗はＲｏより十分に小さいとする。ＳＷにはアナログ・スィッチでもよい。アナログ・スィッチの出力抵抗が接触抵抗に相当する。（数１）〜（数７）を使用すれば回路パラメータを決定できる。詳細な説明は省略するが、主な相違点は、ＳＷの端子ａとｂには図に示すような変動電圧が生じること、出力回路Ａには電流Ｉ１のみ、出力回路Ｂには電流Ｉ２のみが流れることである。
【００８３】
駆動回路ＡとＢの最大出力電流、許容消費電力及び無負荷電力をそれぞれＩｍａｘＡ、ＩｍａｘＢ、ＰＡ、ＰＢ、Ｐ０Ａ、Ｐ０Ｂとすれば、（数８）で表される。
【数８】
2004157224.tif 000010
【００８４】
以上に説明したように駆動回路のスルーレートを基にして（数１）〜（数８）から駆動回路のパラメータを容易に計算できる。回路パラメータから実現可能な回路定数を決定すれば、適正に動作する駆動回路の設計がスピーディかつ的確にできる。さらに、動作条件を変えたときの適正な回路定数を簡易にシミュレートできるし、シミュレーションからより適正な回路定数が決定できる。
【００８５】
（実施の形態２）
図１０は発明の実施の形態２における容量性負荷の駆動回路を説明する図である。図１１（Ａ）に出力回路１と２の出力電圧を示す。図１０は出力回路１と２がパルス幅ｐｗで交互に極性を反転させた駆動電圧を出力して容量性負荷Ｃｌを駆動する駆動回路である。出力回路１はパルス電圧（Ｖｋ±Ｖｐ）を出力するので安定コンデンサが挿入されない。Ｖｋｃ＝Ｖｋ−Ｖｃとする。
【００８６】
図１１（Ａ）の出力電圧でＣｌを駆動することは、図１１（Ｂ）に示す電圧Ｖｐｐ＝２＊（Ｖｐ＋Ｖｓ）で端子Ｂを接地したＣｌを駆動することと同じである。図１３の駆動回路が使用されるのは、出力回路１と２の出力電圧を低くすることができるからである。
【００８７】
図１１（Ｂ）の電圧で容量性負荷Ｃｌを駆動するとすれば、出力回路１と２を複合した出力回路１２でＣｌを駆動すると見なせる。図１２にその駆動回路を示す。１０ｂは複合した増幅器であり、Ｒｃｐ＝Ｒｏ＋Ｒｐである。
【００８８】
図１３に示すように出力回路１と２が互いに電圧を反転（ＶｋとＶｃを基準として）させるパルス駆動について、（数１）〜（数８）と同様にスルーレート等の回路パラメータを規定できる。実施の形態１と同様なので詳細な説明を省略し（数９）にその結果を示す。
【００８９】
【数９】
2004157224.tif 000011
なお、Ｓ１はＲｐ＝０としたとき、Ｓ２はＲｏ＝０としたときのスルーレートである。図１の場合も適用できる。
【００９０】
また、Ｒｐ≒０としたとき、出力回路１の電圧はＶｏ１（ｔ）＝Ｓ１＊ｔ、過渡現象による電圧Ｖｏａ（ｔ）＝２＊（Ｖｐ＋Ｖｓ）＊（１−ｅｘｐ（−ｔ／（Ｒｏ＊ｃｌ））より、Ｖｏ１（ｔ）≧Ｖｏａ（ｔ）を満たすスルーレートＳ１をシミュレーションできる。２＊（Ｖｐ＋Ｖｓ）＝５Ｖ、Ｃｌ＝０．３μＦ、Ｒｏ＝１５Ω、Ｒｐ≒０の条件でＳ１＝２、Ｓ１＝１．２、Ｓ１＝０．８、Ｓ１＝０．４についてのシミュレーションを図１３に示す。図１３（Ｂ）は図１３（Ａ）の時間軸を拡大した図である。（数９）からＳ１の最小値は１．６７Ｖ／μｓｅｃであるから、Ｓ１＝２が適当である。
【００９１】
このように出力回路１と２がパルス電圧を出力して容量性負荷を駆動する場合も図１に基づき説明したのと同じ効果を得ることができる。
【００９２】
（実施の形態３）
実施の形態３について、表示パネルを容量性負荷として図１と１０の駆動回路を基礎にして説明する。
【００９３】
これまで、容量性負荷をコンデンサＣｌに置き換えて説明してきた。実際の容量負荷の形態は多種多様であるが、量産されている電子デバイスの中で、容量が大きく駆動回路を設計する上で正確な回路パラメータを必要とするのは表示パネルである。
【００９４】
図１４に共通電極を有する表示パネルを説明する図を示す。２０は共通電極を有する表示パネルである。２１は信号線、２２は走査線、２３は信号線と走査線の交点に形成される画素である。２４は共通電極端子である。２５と２６は信号線及び走査線の電極である。２７と２８はそれぞれ信号線と走査線の駆動回路である。
【００９５】
共通電極は画素２３に対向するように形成され、表示パネル２０の動作点を定める電圧が加えられるので、画素２３と対向電極間には容量が生じる。従って、図１４（Ｂ）に示すように信号線２１の信号線の抵抗ｒｙと信号線の容量ｃｙとにより信号線Ｙ１〜Ｙｍを表せる。１７は信号線駆動回路２７の出力回路である。
【００９６】
よって、共通電極と全信号線間の容量をＣｌ（表示パネルの容量とする）とすれば、信号線の駆動を容量性負荷Ｃｌの駆動と捉えられる。全ての出力回路１７が同じ駆動パルスを出力するとすれば、信号線の容量はｃｙなので信号線の本数をｍとし、Ｃｌ＝ｍ＊ｃｙの駆動と見なせる。全信号線の抵抗はｒｙ／ｍである。ｍは１０００以上あり、ｒｙ＝１ｋΩ（画面サイズで変わる）と仮定してもｒｙ／ｍ＜１Ωである。
【００９７】
勿論、出力回路１７の特性を考慮しなければならない。仮に出力回路の出力抵抗ｒｋを規定でき、ｒｋ＝３ｋΩとしても（ｒｙ＋ｒｋ）／ｍ＜４Ωである。画面サイズの大きい液晶パネルではｍ＞３０００である。（ｒｙ＋ｒｋ）は図１におけるＲｐに相当する。近似的にＲｏ≫Ｒｐが成り立ち、出力回路２を理想パルス電源とできるのである。または、図１の制限抵抗Ｒｐに（ｒｙ＋ｒｋ）／ｍを含めればよい。
【００９８】
このように、表示パネル２０を容量性負荷Ｃｌとする場合、容量性負荷Ｃｌの端子Ａは共通電極に端子Ｂは信号線電極になる。図１における出力回路２は信号線駆動回路２７の出力回路に相当する。
【００９９】
表示パネル２０は画素にＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）等のスィッチ素子を形成した能動型の表示パネルに適用される。ＴＦＴ型液晶パネル、有機ＥＬパネルが該当する。共通電極はＴＦＴ等スィッチ素子の動作点を定めるために形成される。
【０１００】
従って、ＴＦＴ等のスィッチ素子を形成しない表示パネルには共通電極がない。図１５は対向電極を有しない表示パネル２０ｂを説明する図である。図１４と同じ符号の説明は省略する。
【０１０１】
２９は駆動電源端子で、後述するが、走査線駆動回路２８の出力回路を構成するアナログ・スィッチに接続される。アナログ・スィッチにより２９の電圧が全走査線に加えられる。このとき、２９は全走査線を束ねた端子と見なせる。すなわち、２９は共通電極端子と見なせる。
【０１０２】
画素２３は信号線と走査線の交点には容量が生じるので、図１５（Ｂ）に示すように信号線の抵抗ｒｙと信号線の容量ｃｙとにより信号線Ｙ１〜Ｙｍを表せる。１８は信号線駆動回路２７の出力回路である。
【０１０３】
全走査線と全信号線間の容量をＣｌとすればＣｌ＝Ｍ＊ｃｙである。全ての出力回路１８が同じ駆動パルスを出力するとすれば、信号線２１の駆動は容量性負荷Ｃｌの駆動と見なせる。
【０１０４】
表示パネル２０ｂを容量性負荷とする場合、容量性負荷の端子Ａは端子２９に端子Ｂは信号線電極になる。図１おいては出力回路２は全ての信号線駆動回路２７の出力回路になる。  表示パネル２０ｂは受動型液晶パネル、ＰＤＰ及びＥＬパネルが該当する。
【０１０５】
表示パネルが大型化すると容量が大きくなる。図５（Ｂ）は対角長約２０インチの液晶パネルの容量Ｃｌについての計算結果である。消費電力が大きく、時定数が小さくなるので駆動回路の設計は厳しくなる。出力回路１の消費電力が大きくなる場合、同じ出力回路１を並列接続して表示パネルを駆動すればよい。
【０１０６】
容量性負荷の同じ端子を二以上の出力回路で駆動することを並列駆動と定める。出力回路が一つの場合を単独駆動とする。
【０１０７】
図１６は実施の形態３における容量性負荷の駆動回路を説明する図ある。図１６（Ａ）に示す容量性負荷の駆動回路は図１（又は図７）の出力回路１を並列にして容量負荷Ｃｌを駆動する。また、図１６（Ｂ）は図１０の出力回路１を並列にして容量負荷Ｃｌを駆動する。１５はパルス電源であるが図１４と１５の駆動回路の出力回路と見なせる。端子ＢはＹ１〜Ｙｍの信号線電極に相当する。
【０１０８】
並列駆動のスルーレートを単独駆動と同じとすれば、２個の出力回路が並列駆動すれば、単独駆動より制限抵抗を倍に出力電流を半分にできる。並列駆動する各出力回路が等価的にＣｌ／２の負荷容量を駆動すると見なせるからである。
【０１０９】
出力回路１に置き換えて、ｚ個の同じ出力回路によって並列駆動をする場合、出力回路のスルーレートをＳｄ、制限抵抗をＲｏｄ、最大出力電流をＩｍａｘｄ、ｑを定数としてＳ１＝ｑ＊Ｓｄであれば、Ｒｏｄ＝ｚ＊Ｒｏ／ｑ、Ｉｍａｘｄ＝Ｉｍａｘ／ｚである。出力回路２についても同様に適用できる。
【０１１０】
並列駆動は、Ｃｌが大きくなり消費電力が増える場合、あるいは一定値以下の出力電流をでなければ適正なスルーレートを得られない場合に有効で、特に大画面表示パネルに有用である。
【０１１１】
図１７は図１６の駆動回路による表示パネルの並列駆動を説明する図である。図１７（Ａ）は共通電極を有する表示パネル、図１７（Ｂ）は共通電極を有しない表示パネルの並列駆動を示す。
【０１１２】
容量性負荷と見なせる電子デバイスの中で、表示パネルは画面サイズが大きければ容量が増え外形寸法が大きくなる。従って、過渡電流が流れる共通電極端子２４あるいは電源端子２９の配置は適正な駆動をするうえで重要で、通常は複数の端子を取り出し配置される。
【０１１３】
図１７（Ａ）及び（Ｃ）では共通電極端子２４あるいは電源端子２９を上下に配置している。これは一例であって、図１７（Ｃ）に示すように、共通電極端子２４を複数個取り出し配置し、複数個の端子それぞれを出力回路１９の数に相当するように並列接続して、並列接続された端子を出力回路１９で駆動する並列駆動が望ましい。
【０１１４】
図１７（Ｃ）おいて、１９ｂは出力回路１９から安定コンデンサＣｏとＣｐｐを除去した回路である。図中のコンデンサは安定コンデンサであり、並列接続される各端子２４に挿入される安定コンデンサの和はＣｏとＣｐｐである。２４ｂは共通電極である。共通電極端子と見なされる端子も図１７（Ｃ）と同様である。
【０１１５】
図１７（Ｃ）に示す並列駆動は、共通電極端子の数が増えて各端子に安定コンデンサを挿入ができるので過渡電流が流れ易くなるうえ、効果的な並列駆動ができる。超大型表示パネルに非常に有効である。
【０１１６】
さらに、安定コンデンサを分割して（図に示すＣｏｄとＣｐｐ）端子の間近に配置（最短距離で配線する）し、過渡電流が流れやすくすることも必要である。電源回路に周波数特性のよいバイパスコンデンサを用い電源インピーダンスを低くすること、及び電源（ＶｄｄとＶｓｓ）配線の面積を大きくとり最短距離として配線インピーダンスを低くすることも重要である。なお、Ｃｏ＝２＊Ｃｏｄである。
【０１１７】
また、共通電極端子あるいは共通電極端子と見なせる端子を複数個配置し各端子に対応する出力回路によって表示パネルを駆動する並列駆動を用いても良い。
【０１１８】
図１８に図１４と１５に示す駆動回路の概略構成図を示す。図１８（Ａ）に図１４に示す信号線駆動回路の概略構成図を示す。３０はデータ信号処理と制御回路、３１はデジタル・アナログ（Ａ／Ｄ）コンバータ、３２は出力回路である。３３は出力端子である。出力回路３２は増幅器が用いられ、図１４に示す出力回路１７でもある。
【０１１９】
図１８（Ｂ）に図１５に示す信号線及び走査線駆動回路の概略構成図を示す。３４はアナログ・スィッチ（ＳＷ）で、一本の走査線について２以上配置される。図２３ではアナログＳＷａとＳＷｂとしている。アナログＳＷには駆動ＶａとＶｂが入力される。なお、図１８（Ｂ）に示す駆動回路の構成は、図１５（Ａ）の走査線駆動回路にも適用されることを加えておく。
【０１２０】
これまで説明したように、全ての出力回路３２が同じパルス電圧を出力した場合に表示パネルの容量Ｃｌは２＊ｍ＊ｃｙで、このうちｘ個の出力回路のパルス電圧が０と見なせる場合、Ｃｌ＝２＊（ｍ−ｘ）＊ｃｙである。これが成り立つのは、各信号線は常にｃｙと見なせる場合に限る。例えば、表示パネルに縦線を表示する場合である。
【０１２１】
出力回路３２のパルス電圧に対応したＣｌの値を計算できるが、最大出力電流が流れるのは全ての出力回路３２が同じパルス電圧を出力した場合であり、負荷条件が一番厳しくなる。従って、Ｃｌ＝２＊ｍ＊ｃｙを表示パネルの容量とし、この容量で駆動回路が適正に動作すれば良い。電流のシミュレーションにおいてＣｌ＝２＊（ｍ−ｘ）＊ｃｙは有用である。
【０１２２】
図１８（Ｂ）に示す駆動回路は出力回路にアナログＳＷ３４が使用されるから、表示パネル２０ｂに使用すると、走査線駆動に用いる駆動回路のＶａを出力回路１の出力Ｖｋとし、アナログＳＷａに全ての走査線２２に電圧Ｖｋを加えられる。
【０１２３】
信号線駆動に使用する駆動回路のＶａとＶｂにはそれぞれ出力回路Ａの出力Ｖｃ＋Ｖｓと出力回路Ｂの出力Ｖｃ＋Ｖｓとし、アナログＳＷ３４を図９のスィッチＳＷとすれば、図９は表示パネル２０ｂの信号線駆動を等価的に表す駆動回路である。容量ＣｌはＣｌ＝２＊（ｍ−ｘ）＊ｃｙを用いればよい。
【０１２４】
さらに、信号線と走査線の数をそれぞれｍとｎ、信号線と走査線の抵抗をそれぞれｒｙとｒｘ、出力回路３４あるいは３２の出力抵抗をｒｋとして、（ｒｙ＋ｒｋ）／ｍと（ｒｙ＋ｒｋ）／ｎとを制限抵抗ＲｏとＲｐに含めることができる。
【０１２５】
このように表示パネルを容量性負荷Ｃｌとして、図１、７、１０、１１、１２、１３に示す駆動回路が適用できる。さらに、表示パネル２０，２０ｂのようにマトリクス状の構造をとり、等価的に容量性負荷と見なせるＤＲＡＭ、ＣＣＤ等にも同様に適用でき、その効果も同様である。
【０１２６】
（実施の形態４）
本発明の実施の形態４の容量性負荷の駆動方法について説明する。図１あるいは図１０は基本的に容量性負荷を、パルス幅ｐｗで振幅Ｖと−Ｖで繰り返し数ｆのパルス駆動をする駆動回路を示すものである。図１及び１０はセンター電圧Ｖｃでパルス駆動し、出力回路は増幅器と制限抵抗から構成されている。
【０１２７】
駆動回路は線形な増幅器から構成されるので、駆動回路をスルーレートで定めるのが合理的である。また、パルス駆動は過渡現象なので容量性負荷と増幅器の間には抵抗を挿入しなければ電気物理が成立しない。勿論、配線抵抗や増幅器の出力抵抗は０とする場合である。よって、挿入する抵抗は制限抵抗になる。当然、制限抵抗は増幅器（出力回路も同様である）の出力電流を制限する。
【０１２８】
制限抵抗ＲｏｐとスルーレートＳにより駆動回路が定められる。そして、スルーレートは過渡現象に追従しなければ増幅器が適正に動作しないから、スルーレートＳの最小値は、容量性負荷の容量をＣとすれば、２＊Ｖ／（Ｒｏｐ＊Ｃｌ）である。
【０１２９】
定常電圧を（Ｖ／２）＊ｆ＊２＊ｐｗと、定常電流を４＊Ｖ＊ｆ＊Ｃｌとみなせるので、駆動回路を線形な回路とすれば、制限抵抗Ｒの最大値は（Ｖ／２）＊ｆ＊２＊ｐｗ／（２＊Ｖ＊ｆ＊Ｃｌ）＝ｐｗ／（４＊Ｃｌ）である。何故なら、駆動回路の最大出力電流はＩｍａｘはＩｍａｘ＞±２＊Ｖ＊ｆ＊Ｃｌで、Ｉｍａｘ（＋）＜２＊Ｖ＊ｆ＊Ｃｌ、Ｉｍａｘ（−）＜−２＊Ｖ＊ｆ＊Ｃｌと差Ｉｍａｘ（＋）−Ｉｍａｘ（−）は４＊Ｖ＊ｆ＊Ｃｌである。以上説明される駆動方法に基づき、（数１）〜（数９）及び図１〜図１８によってこれまで説明した駆動回路が実現できると言える。
【０１３０】
さらに、容量性負荷に基準電圧（図１のＶｋが相当する）が加えられて、基準電圧は制限抵抗２を介して増幅器２から出力（図１の出力回路１に相当する）されるとすれば、前記基準電圧と接地間に安定コンデンサを挿入することにより、過渡現象による変動電圧を抑制するのである。
【０１３１】
また、制限抵抗を備えた増幅器を複数個並列駆動すると制限抵抗を大きくでき、あるいは増幅器のスルーレートを変えることができるのである。
【０１３２】
そして、表示パネル等の容量性負荷と見なせる電子デバイスにこの駆動方法が適用できるのである。効果はこれまで説明したことと同様で、駆動回路のパラメータを数値化して適正な駆動回路を容易に低コストで実現できる。
【０１３３】
【発明の効果】
本発明は、以上説明したように構成されるので、以下に記載する効果を奏する。
【０１３４】
容量性負荷の片方の端子が直流電圧で駆動される駆動回路において、駆動回路のスルーレートの最小値と制限抵抗の和の最大値が定められて適正な回路パラメータを数値化できるうえ、安定動作をする駆動回路を低コストでスピーディに実現できる。
【０１３５】
また、容量性負荷の両方の端子からパルス駆動される駆動回路においても、駆動回路のスルーレートの最小値と制限抵抗の和の最大値が定められて適正な回路パラメータを数値化できるうえ、安定動作をする駆動回路を低コストでスピーディに実現できる。
【０１３６】
そして、表示パネルの共通電極と信号線とを容量性負荷の端子とすることにより、共通電極を有する表示パネルを全ての信号線と共通電極間との容量とする容量性負荷とみなすことができる。
【０１３７】
そして、表示パネルに複数個の共通電極を配置して並列駆動することにより、共通電極端子の数が増えて各端子に安定コンデンサを挿入ができるので過渡電流が流れ易くなるうえ、効果的な並列駆動ができる。
【０１３８】
さらに、出力回路を直流電圧を出力する出力回路ＡとＢ及びアナログ・スィッチとにより構成できるうえ、出力回路ＡとＢを表示パネルの信号線駆動回路の出力回路として、共通電極を有しない表示パネルを全ての信号線と走査線間との容量とする容量性負荷とみなすことができる。
【０１３９】
さらに、出力回路を並列駆動する出力回路に置き換えることにより、並列駆動の制限抵抗とスルーレートを変えることができるうえ、並列駆動の回路パラメータを容易に数値化できる。
【０１４０】
さらに、出力回路の一方の制限抵抗を０とすることにより、出力回路１及び２のスルーレートの最小値と制限抵抗の最大値を数値化できる。
【０１４１】
さらに、安定コンデンサを適正に配置し配線することにより、安定コンデンサの配線と配置を適正にできて、駆動回路の変動電圧を数値化できる。
【０１４２】
また、容量性負荷に直列に挿入される抵抗を前記制限抵抗として、駆動回路の定常電圧と定常電流を仮想することにより、駆動回路のスルーレートの最小値と制限抵抗の最大値が定められて適正な回路パラメータを数値化できるうえ、安定した動作をする駆動方法が得られる。
【０１４３】
さらに、容量性負荷の他方の端子が制限抵抗を介して増幅器の出力する電圧を直流とすることにより、容量性負荷の他方の端子が直流で駆動されるときの回路パラメータが容易に求められる。
【図面の簡単な説明】
【図１】発明の実施の形態１における容量性負荷の駆動回路を説明する図
【図２】図１の等価回路及び模式的な変動電圧を説明する図
【図３】図１の増幅器を直流安定化電源に置き換えた駆動回路を示す図
【図４】図１に示す駆動回路の駆動条件の一例を示す図
【図５】図４の条件より計算される回路パラメータを示す図
【図６】図１に示す出力回路のシミュレーションを説明する図
【図７】図１の出力回路１に演算増幅器を用いた駆動回路の一例を示す図
【図８】図１の出力回路１及び２に演算増幅器を用いた駆動回路の一例を示す図
【図９】図１を演算増幅器とアナログ・スィッチで構成した駆動回路を説明する図
【図１０】発明の実施の形態２における容量性負荷の駆動回路を説明する図
【図１１】図１０の出力回路１及び２の出力電圧を説明する図
【図１２】図１０と等価と見なせる駆動回路を説明する図
【図１３】図１０の出力回路のシミュレーションを説明する図
【図１４】共通電極を有する表示パネルを説明する図
【図１５】共通電極を有しない表示パネルを説明する図
【図１６】図１６は実施の形態３における容量性負荷の駆動回路を説明する図
【図１７】図１６に示す駆動回路による表示パネルの並列駆動を説明する図
【図１８】表示パネルの信号線及び走査線駆動回路の概略構成図を示す
【図１９】容量性負荷の駆動回路を説明する図
【図２０】容量性負荷に加えられる電圧を説明する図
【図２１】従来の駆動回路の回路図
【図２２】センター電圧に重畳するリップル電圧と発振電圧を示す模式図
【符号の説明】
１０，１１  増幅器
１０ｂ  合成した増幅器
１２  出力回路１
１３  出力回路２
１３ｂ，  出力回路Ａ
１３ｃ，  出力回路Ｂ
１４  直流安定化電源
１５  パルス電源
１７，１８  信号線駆動回路の出力回路
１９、１９ｂ  出力回路
２０，２０ｂ  表示パネル
２１  信号線
２２  走査線
２３  交点
２４，２９  共通電極端子
２４ｂ  共通電極
２５  信号線電極
２６  走査線電極
２７  信号線駆動回路
２８  走査線駆動回路
３０    データ信号処理及び制御回路
３１  Ｄ／Ａコンバータ
３２  出力回路
３３  出力端子
３４  アナログ・スィッチ
Ａ，Ａ１，Ａ２，Ｂ  容量性負荷の端子
Ｃｌ  容量性負荷
Ｃｏ，Ｃｏ１，Ｃｏ２，Ｃｏ３，Ｃｏｄ，Ｃｐｐ  安定化コンデンサ
ｆ  繰り返し数
ＧＮＤ  接地
Ｉｃ  仮想電流
Ｉｄ  駆動電流
Ｉｍａｘ  出力回路の最大出力電流
ｊ  充電率
ｋ  減衰率
Ｏｐ，Ｏｐ１，Ｏｐ２，Ｏｐ３  演算増幅器
ｐｗ  パルス幅
Ｐ，Ｐ１，Ｐ２  許容消費電力
Ｐｄ  駆動回路の消費電力
Ｐ０，Ｐ０１，Ｐ０２  無負荷電力
Ｐｄｒ  駆動電力
Ｒｏ，Ｒｏ１，Ｒｏ２，Ｒｏ３，Ｒｏｄ，Ｒｏｐ，Ｒｐ  制限抵抗
Ｒ，Ｒ１，Ｒ２，Ｒ３，Ｒ４  抵抗
Ｒｔ  時抵抗
Ｓ，Ｓ１，Ｓ２  スルーレート
ＳＷ  スィッチ
Ｔ１  周期
Ｔｒｃ  仮想時定数
ｔｒｃ  駆動回路の時定数
Ｖｋ，Ｖｄｄ，Ｖｓｓ  電圧
Ｖ，Ｖｐ，Ｖｐｐ，Ｖｓ  駆動電圧
Ｖｃ  センター電圧
δＶｋ，δＶ１，δＶ２  変動電圧
【図１】
2004157224.tif 000012
【図２】
2004157224.tif 000013
【図３】
2004157224.tif 000014
【図４】
2004157224.tif 000015
【図５】
2004157224.tif 000016
【図６】
2004157224.tif 000017
【図７】
2004157224.tif 000018
【図８】
2004157224.tif 000019
【図９】
2004157224.tif 000020
【図１０】
2004157224.tif 000021
【図１１】
2004157224.tif 000022
【図１２】
2004157224.tif 000023
【図１３】
2004157224.tif 000024
【図１４】
2004157224.tif 000025
【図１５】
2004157224.tif 000026
【図１６】
2004157224.tif 000027
【図１７】
2004157224.tif 000028
【図１８】
2004157224.tif 000029
【図１９】
2004157224.tif 000030
【図２０】
2004157224.tif 000031
【図２１】
2004157224.tif 000032
【図２２】
2004157224.tif 000033