(57)【要約】【課題】入力クロックの切り替えや現用／予備系の系切り替えにともなうシステム内分配クロックの位相変動量が、国際規格を充分に満たすクロック位相同期システムを得る。【解決手段】外部クロック制御部１４，２４にて、他系の外部クロック制御部２４，１４に対して双方向の制御を行い、現用系では出力方向、予備系では入力方向に信号方向が切り替わる動作を行う。信号方向および選択信号の制御は、現用系と予備系がともに出力方向となりバスファイトを起こさないよう、タイミング生成部１３，２３でタイミング調整された制御信号ｌ，ｍによって制御を行う。現用系のＰＬＬ回路部１６と予備系のＰＬＬ回路部２６とが、常に同一のクロック供給装置３１からの外部クロックを選択するように動作することになり、双方の外部クロックｃ，ｄとして、位相差のほとんどないシステム内分配クロックを出力することができる。【選択図】　　　図１
2004015446.tif 000002
【特許請求の範囲】
【請求項１】
外部クロックに位相同期した分配クロックを生成するようにしたクロック位相同期システムであって、前記外部クロック位相同期した分配クロックを生成するために位相同期手段をそれぞれ有する冗長構成の現用系及び予備系クロック生成回路を含むことを特徴とするクロック位相同期システム。
【請求項２】
前記現用系及び予備系クロック生成回路は、共に、前記外部クロックの入力制御をなすクロック入力制御手段を有しており、前記現用系側のクロック入力制御手段が前記外部クロックを入力して自系の位相同期手段へ供給しているとき、前記予備系側のクロック入力制御手段は前記外部クロックの入力を阻止するよう制御されており、前記予備系側のクロック生成手段は、前記現用系側のクロック入力制御手段により入力されているクロックを受けて自系の位相同期手段へ供給するようにしたことを特徴とする請求項１記載のクロック位相同期システム。
【請求項３】
前記クロック入力制御手段により入力されるクロックを、前記現用系と予備系の両系間の双方向の信号線で授受するようにしたことを特徴とする請求項２記載のクロック位相同期システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はクロック位相同期システムに関し、特に現用系と予備系との２系統のクロックに対するクロック位相同期システムに関するものである。
【０００２】
【従来の技術】
現用系と予備系との２系統（二重系；冗長系）化されたクロックシステムがある。この場合、現用／予備系の切替時にクロックの位相急変があると、システムに障害が発生する可能性がある。この問題を解決する技術が特開平１０−２４０３７５号公報に記載されている。この特開平１０−２４０３７５号公報記載の技術を図３を用いて説明する。
【０００３】
図３において、この従来のクロック無瞬断切替装置は、現用系と予備系の外部クロックａ，ｂを供給するクロック供給装置３１、現用系と予備系の外部クロックａ，ｂをそれぞれ受信する外部クロック受信回路１０，２０を含む。また、外部クロック受信回路１０，２０の出力クロックｃ，ｄを選択・切り替える受信クロック系選択器３２、クロック位相差吸収回路としてのＰＬＬ（フェーズロックループ）回路３３を含んで構成される。さらに、外部クロック受信回路１０，２０は、クロックを受信するクロック受信部１７，２７、クロックｅ，ｆを遅延させる遅延回路１８，２８、遅延回路１８，２８の出力を選択する比較・選択回路１９，２９にて構成される。
【０００４】
図３において、クロック供給装置３１からの２系統のクロックａ，ｂを、現用系と予備系とのそれぞれのクロック受信部１７，２７にて受信し、受信したクロックｅ，ｆを現用系と予備系とのそれぞれの遅延回路１８，２８にて、それぞれｎ本の遅延量が異なるクロック出力を生成する。
【０００５】
現用系と予備系とのそれぞれの比較・選択回路１９，２９から出力されるクロックｃ，ｄは、他系の選択後のクロックｄ，ｃに対して遅延回路１８，２８からのｎ本のクロック出力との位相差を比較して、位相差が最も小さい遅延回路１８，２８からの出力を選択して出力している。
【０００６】
それぞれの比較・選択回路１９，２９から出力されるクロックｃ，ｄは、他系クロックｄ，ｃに対して、ｎ本のクロックの各遅延量で決定される精度の範囲において、位相同期はとれているが、さらに除去しきれない位相差については、後段のＰＬＬ回路３３にて徐々に位相差が吸収されるため、クロック無瞬断（位相急変のない）切り替えが実現できる。
【０００７】
従って、受信クロック系選択器３２によるクロック切り替え時に位相差（変化）が多少あっても、ＰＬＬ回路３３にてその差を吸収できる。
【０００８】
なお、一般にＰＬＬ（フェーズロックループ）回路は図４に示すように、入力クロックｈと出力クロックｉとの位相差を、例えば電圧として検出する位相比較器４１、位相比較器４１の出力を入力とするＬＰＦ（低域通過フィルタ）４２、ＬＰＦ４２の出力によって発振周波数が制御される（電圧）制御発振器４３にて構成される。
【０００９】
従って、出力クロックｉの位相は、通常入力クロックｈの位相に（位相）同期（一致）しているが、入力クロックｈの位相が急変した場合は、ＬＰＦ４２の時定数に従って徐々に入力クロックｈの位相に合致（同期）するように移動（変化）していく。
【００１０】
【発明が解決しようとする課題】
上述した特開平１０−２４０３７５号公報記載の従来のクロック無瞬断切替装置においては、確かに２系統クロック間の切り替えを無瞬断にて（位相急変なく）行うことは可能であるが、次のような問題がある。
【００１１】
まず、現用／予備系クロック切替時の位相差の大きさは、遅延回路にての遅延クロック数ｎにより決まるため、位相差を小さくするためには遅延クロック数ｎを大きくする必要がある。また、遅延クロック数ｎを大きくすると、比較・選択回路の規模もそれに応じて大きくなる問題がある。
【００１２】
さらに、クロック供給装置からの２系統のクロック間の位相差は、一般的にはそれほど大きな位相差はないが、運用上の最悪条件を考えるとある程度の大きさの位相差を見込む必要がある。その場合、遅延クロック数ｎを大きくして大規模な回路構成にするか、あるいは位相合わせの精度を荒くして位相調整範囲を広げなければ、位相調整することが困難となる問題がある。
【００１３】
さらにまた、近年の通信システムにおいては、入力クロックの切り替えや現用／予備系の系切替にともなうシステム内分配クロックの位相変動量は、厳しく規定されている。例えば、ＩＴＵ−Ｔ（国際電信電話諮問委員会）等の国際規格においては、入力クロックの切り替えや現用／予備系の系切替にともなうシステム内分配クロックの位相変動量が、ＭＴＩＥ（最大位相変動量）という形にて勧告化され、厳しく規定されている。
【００１４】
そのため、遅延回路と比較・選択回路にて除去しきれない位相差が、後段のＰＬＬ回路にて吸収され、クロック無瞬断切り替えが実現可能であっても、ＭＴＩＥの観点からは国際規格を満たさない可能性が想定される問題がある。
【００１５】
本発明の目的は、入力クロックの切り替えや現用／予備系の系切り替えにともなうシステム内分配クロックの位相変動量が、国際規格を充分に満たすクロック位相同期システムを提供することである。
【００１６】
【課題を解決するための手段】
本発明によれば、外部クロックに位相同期した分配クロックを生成するようにしたクロック位相同期システムであって、前記外部クロック位相同期した分配クロックを生成するために位相同期手段をそれぞれ有する冗長構成の現用系及び予備系クロック生成回路を含むことを特徴とするクロック位相同期システムが得られる。
【００１７】
そして、前記現用系及び予備系クロック生成回路は、共に、前記外部クロックの入力制御をなすクロック入力制御手段を有しており、前記現用系側のクロック入力制御手段が前記外部クロックを入力して自系の位相同期手段へ供給しているとき、前記予備系側のクロック入力制御手段は前記外部クロックの入力を阻止するよう制御されており、前記予備系側のクロック生成手段は、前記現用系側のクロック入力制御手段により入力されているクロックを受けて自系の位相同期手段へ供給するようにしたことを特徴とする。
【００１８】
また、前記クロック入力制御手段により入力されるクロックを、前記現用系と予備系の両系間の双方向の信号線で授受するようにしたことを特徴とする。
【００１９】
【発明の実施の形態】
以下に、本発明の実施例について図面を参照して説明する。図１は本発明によるクロック位相同期装置の実施例の構成を示すブロック図であり、図２，３と同等部分は同一符号にて示している。
【００２０】
図１において本発明によるクロック位相同期装置は、外部のクロック供給源であり、クロック供給装置３１、このクロック供給装置３１からのクロックが入力される外部クロック受信回路１，２、制御信号ｋを位相反転するインバータ３４にて構成される。
【００２１】
また、外部クロック受信回路１，２は同一の回路構成をもち、クロック供給装置３１からの外部クロックを内部に取り込むか否かを、制御信号ｋに従って切り替える外部クロック切替部１１，２１を含む。さらに、外部クロック切替部１１，２１により取り込まれた外部クロックを、内部回路のインタフェース（条件に合うよう）に変換する外部クロック変換部１２，２２を含む。
【００２２】
さらにまた、現用系と予備系との外部クロック制御部１４，２４間にて、制御信号ｌ，ｍに従って双方向に信号ｏのやりとりを行う外部クロック制御部１４，２４を含む。さらにまた、現用系として使用されている場合、外部クロック変換部１２，２２からの信号をＰＬＬ回路部１６，２６および外部クロック制御部へ送出し、予備系として使用されている場合、外部クロック制御部２４，１４からの信号を、ＰＬＬ回路部１６，２６へ送出する外部クロック選択部１５，２５を含む。
【００２３】
さらにまた、主に位相比較器、ＬＰＦ、電圧制御水晶発振器等から構成され、入力基準信号に同期した出力信号を生成するＰＬＬ回路部１６，２６、外部クロック制御部１４，２４および外部クロック選択部１５，２５の切替タイミングを生成するタイミング生成部１３，２３を含んで構成される。
【００２４】
本発明の実施例の動作を、図１により説明する。なおここでは説明の都合上、外部クロック受信回路１が現用系、外部クロック受信回路２が予備系として使用されているものとして説明する。
【００２５】
クロック供給装置３１からの外部クロックは、外部クロック受信回路１，２に入力され、外部クロック切替部１１，２１に入力される。外部クロック切替部１１，２１は、例えばリレー等にて構成され、クロック供給装置３１からの外部クロックが、外部クロック受信回路１，２の両側にて二重終端されないように、制御信号ｋにより制御される。
【００２６】
すなわち、制御信号ｋはインバータ３４によって外部クロック受信回路１，２に対して論理は必ず逆になっており、現用系である外部クロック切替部１１はクロック供給装置３１からの外部クロックを取り込む。同時に、予備系である外部クロック切替部２１は（入力が）開放されて、クロック供給装置３１からの外部クロックが入力されないように動作する。
【００２７】
外部クロック変換部１２，２２は、外部クロック切替部１１，２１より取り込まれた外部クロックを、内部回路のインタフェース（条件）に合わせるためのインタフェース変換を行う。一般的に、クロック供給装置３１からの外部クロックはバイポーラ信号であるため、外部クロック変換部１２，２２では、バイポーラ信号からユニポーラ信号へのインタフェース変換を行っている。
【００２８】
今、現用系（と想定している）の外部クロック選択部１５は、外部クロック変換部１２からのクロックを選択し、ＰＬＬ回路部１６に出力すると同時に、外部クロック制御部１４に同じクロックを出力する。外部クロック制御部１４は、外部クロック変換部１２からのクロックを予備系の外部クロック制御部２４に出力する。
【００２９】
予備系の外部クロック制御部２４では、外部クロック制御部１４からのクロックを外部クロック選択部２５に出力し、外部クロック選択部２５は外部クロック変換部２４からのクロックではなく、外部クロック制御部２４からのクロックをＰＬＬ回路部２６に出力する。すなわち、外部クロック制御部１４，２４は双方向の（信号通過）制御を行うことができ、現用系にては予備系に対する出力方向、予備系にては現用系からの入力方向に信号方向が切り替わることになる。
【００３０】
外部クロック制御部１４，２４での信号方向、および外部クロック選択部１５，２５での選択信号の制御は、バスファイトを起こさないように制御信号ｋに対して、タイミング生成部１３，２３にてそれぞれタイミング調整された制御信号ｌ，ｍにより行っている。制御信号ｋとインバータ３４とによって、タイミング生成部１３，２３にてタイミング調整された制御信号ｌ，ｍも論理は必ず逆になっている。
【００３１】
ＰＬＬ回路部１６，２６は、図４に示すように一般的に位相比較器４１、ＬＰＦ４２、（電圧）制御発振器４３にて構成され、外部クロック選択部１５，２５からの入力信号（ｈ）に同期した外部クロック出力信号ｃ，ｄ，（ｉ）を生成・出力する。
【００３２】
ここで、例えば現用／予備系の系切替が発生すると、これまで予備系であった外部クロック受信回路２が現用系となる。従って、同時に外部クロック受信回路２の外部クロック選択部２５は、外部クロック制御部２４からのクロックではなく、外部クロック変換部２２からのクロックをＰＬＬ回路部２６へ送出するように切り替わる。
【００３３】
しかしながら、外部クロック切替部１１，２１における外部クロックの切り替え制御は変化しない。従って、外部クロック変換部２２の出力クロックは、外部クロック変換部１２の出力クロックと同じである。しかし、ごくわずかな位相変動が発生することは考えられるが、ＰＬＬ回路部２６のＬＰＦ４２の時定数により平滑化され、外部クロック出力ｄにおける位相変動はほとんど発生しない。
【００３４】
現用／予備系切替にともなう位相変動量が大きいほど、ＰＬＬ回路部２６の過渡応答特性のバラツキ等の影響にて、外部クロック出力ｄにおける位相変動量は増えていく。
【００３５】
図１に示す本発明によるクロック位相同期装置のシステム構成をとることによって、現用系のＰＬＬ回路部１６あるいは２６と予備系のＰＬＬ回路部２６あるいは１６とが、常に同一のクロック供給装置３１からの同一の外部クロックを選択するように動作する。従って、外部クロックｃ，ｄとして、位相差のほとんどないシステム内分配クロックを出力することが可能となる。その結果、現用／予備系の系切替にともなうシステム内分配クロックの位相変動量を、最小限に抑えることが可能となる。
【００３６】
本発明によるクロック位相同期装置の他の実施例を図２に示す。図２において、本発明によるクロック位相同期装置は、図１に比べ他系との間にて信号の双方向制御を行う外部クロック制御部１４，２４を省略し、互いの外部クロック変換部１２，２２から、直接他系の外部クロック選択部１５，２５へ信号の受け渡しを行っている。
【００３７】
この場合、外部クロック受信回路１，２間にて受け渡す信号の数が２倍になるが、同様の効果が得られる。
【００３８】
【発明の効果】
以上説明したように本発明によれば、現用系のＰＬＬ回路部と予備系のＰＬＬ回路部とが、常に同一のクロック供給装置からの同一の外部クロックを選択することにより、双方のクロック生成回路の出力である外部クロック出力に、位相差のほとんどないシステム内分配クロックを出力することが可能となるという効果がある。
【００３９】
また、現用／予備系の系切替が発生しても、無瞬断切替はもとよりシステム内分配クロックの位相変動量を最小限に抑え、現用／予備系の系切替にともなう位相変動量に対する国際規格をも十分に満足することが可能となるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施例のブロック図である。
【図２】本発明の他の実施例のブロック図である。
【図３】従来のクロック位相同期装置のブロック図である。
【図４】ＰＬＬ回路のブロック図である。
【符号の説明】
１，２　外部クロック受信回路
１１，２１　外部クロック切替部
１２，２２　外部クロック変換部
１３，２３　タイミング生成部
１４，２４　外部クロック制御部
１５，２５　外部クロック選択部
１６，２６　ＰＬＬ回路部
３１　クロック供給装置
３４　インバータ
【図１】
2004015446.tif 000003
【図２】
2004015446.tif 000004
【図３】
2004015446.tif 000005
【図４】
2004015446.tif 000006