(57)【要約】【課題】バンプ同士の接合によって半導体チップを実装基板に実装する場合に、バンプ相互の位置ずれによって接合不良が発生する。【解決手段】複数のバンプが形成された半導体チップを、複数のバンプ４が形成された実装基板３にフリップチップ方式で実装するのに先立って、バンプ形成済みの実装基板３にバンプ４よりも厚くレジスト層５を形成し、このレジスト層５をパターニングすることにより、バンプ４の近傍で当該バンプ４の形成面から突出し、かつ、当該バンプ４側に向くガイド面（曲面）を有する断面半円状の突状ガイド５Ａを実装基板３上に形成する。【選択図】        図１
2004265888.tif 000002
【特許請求の範囲】
【請求項１】
複数のバンプが形成された半導体チップを、複数のバンプが形成された実装基板にフリップチップ方式で実装するのに先立って、
前記半導体チップ及び前記実装基板の少なくとも一方に、前記バンプの近傍で当該バンプの形成面から突出し、かつ、当該バンプ側に向くガイド面を有する突状ガイドを形成する
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記突状ガイドのガイド面を、前記バンプの形成面と鈍角をなす斜線に沿った傾斜面又は曲面によって形成する
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記突状ガイドを、前記半導体チップ上又は前記実装基板上で最外周の４隅に配置されたバンプの近傍に形成する
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記突状ガイドを、バンプ接合時の加熱温度で前記バンプよりも硬質となる材料を用いて形成する
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記突状ガイドを、前記バンプの近傍で平面視略Ｌ字形に形成する
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記突状ガイドの高さ寸法が、その近傍のバンプの高さ寸法よりも大きくなるように、前記突状ガイドを形成する
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項７】
前記突状ガイドの高さ寸法が、前記半導体チップと前記実装基板との間の規定ギャップ寸法とほぼ同一寸法又は当該規定ギャップ寸法よりも小さい寸法となるように、前記突状ガイドを形成する
ことを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
複数のバンプが形成された半導体チップを、複数のバンプが形成された実装基板にフリップチップ方式で実装してなる半導体装置であって、
前記半導体チップ及び前記実装基板の少なくとも一方に、前記バンプの近傍で当該バンプの形成面から突出し、かつ、当該バンプ側に向くガイド面を有する突状ガイドが形成されている
ことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バンプ同士の接合によって半導体チップを実装基板に実装する際に用いて好適な半導体装置の製造方法と、これによって製造される半導体装置に関する。
【０００２】
【従来の技術】
現在、高性能な半導体装置のパッケージ形態の一つとして、ＣＰＵ（中央演算処理装置）やメモリなどの複数のＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）デバイスを単一のパッケージに形成してシステム化を実現したＳＩＰ（Ｓｙｓｔｅｍ  ｉｎ  Ｐａｃｋａｇｅ）が知られている。ＳＩＰの中には、複数の半導体チップを共通の実装基板（インターポーザ）に実装したパッケージ形態を採用したものがある。また、ＳＩＰの実装基板として、これに実装される半導体チップよりも大径の半導体チップを採用したもの（チップオンチップ型のＳＩＰ）もある。
【０００３】
このようなＳＩＰのパッケージ形態を採用した半導体装置の実装方式として、近年では、多ピン化や狭ピッチ化に対応するために、フリップチップ方式が実用化されている。フリップチップ方式では、半導体チップの電極上にバンプ（金属突起）を形成し、このバンプを介して当該半導体チップを実装基板に実装することから、バンプの形成方法や接合方法が重要な技術となっている。
【０００４】
また、フリップチップ方式では、複数のバンプを形成した半導体チップを、同じく複数のバンプを形成した実装基板にフリップチップボンダーで実装する場合がある。このような実装構造をもつＳＩＰなどの半導体パッケージは、通常の有機基板を用いたパッケージに比べて、小型、薄型で、しかも低消費電力で高速動作するといった特長を有するものとなっている。また、ＳＩＰは、ＣＰＵやメモリの機能を一つの高性能チップ（例えばＤＲＡＭ／ＬＯＧＩＣ混載のＬＳＩチップ）に盛り込むことによりシステム化を実現したＳＯＣ（Ｓｙｓｔｅｍ  ｏｎ  Ｃｈｉｐ）などに比べて、コスト、開発ＴＡＴ（Ｔｕｒｎ  Ａｒｏｕｎｄ  Ｔｉｍｅ）、動作速度などの点で優れることから、小型・軽量の携帯用電子機器だけにとどまらず、全てのエレクトロニクス機器に広く利用し得るものとなっている。
【０００５】
図５は従来の半導体装置の製造方法を説明する図である。先ず、図５（Ａ）に示すように、半導体チップ１の電極上にバンプ２を形成するとともに、これに対応する実装基板３の電極上にもバンプ４を形成する。そして、実装基板３を図示しないステージ上に固定するとともに、半導体チップ１を図示しない真空チャックで吸着保持する。そして、ステージの上方に実装基板３と対向する状態で半導体チップ１を配置する。このとき、バンプやパターンを用いた画像認識処理等によって半導体チップ１のバンプ２と実装基板３のバンプ４との位置合わせ（アライメント）を行う。
【０００６】
その後、図５（Ｂ）に示すように、真空チャックを下降させることにより、半導体チップ１のバンプ２を実装基板３のバンプ４に接触させる。そして、この接触状態で真空チャックにより半導体チップ１を下方に加圧するとともに、所定の温度に加熱してバンプ２，４同士を接合する。
【０００７】
ここで従来においては、半導体チップ１と実装基板３との位置合わせに狂いが生じないよう、ダミーサンプルなどを用いて位置合わせの確認を行っているものの、バンプ２，４がボール状に形成されている場合などでは、僅かな位置合わせの狂いがバンプの接合性、さらには半導体装置の電気的な特性に大きな影響を与える。すなわち、図６（Ａ）に示すように、実装基板３のバンプ４の中心位置（一点鎖線で示す）に対して半導体チップ１のバンプ２の中心位置がずれていると、図６（Ｂ），（Ｃ）に示すように、バンプ２，４を互いに接触させて加圧したときに、バンプ同士２，４が滑って半導体チップ１と実装基板３の位置ずれが大きくなる。
【０００８】
これにより、図６（Ｄ），（Ｅ）に示すように、実装基板３の面方向（図の左右方向）で半導体チップ１の位置が矢印方向にずれるため、バンプ２，４の位置関係に大きな狂いが生じ、この状態でバンプ２，４が接合されてしまう。その結果、半導体チップ１と実装基板３間のバンプ接合部では、接触面積の縮小によって抵抗値が高くなったり、場合によってはオープン不良やショート不良を招く恐れがある。
【０００９】
そこで、例えば、下記特許文献１には、配線基板の配線層形成面に絶縁樹脂層を形成するとともに、この絶縁樹脂層にテーパー形状の開口部を形成し、この開口部内にはんだ層を形成する一方、半導体チップのアルミ電極端子上にボール状の金バンプを形成し、この金バンプを上記絶縁樹脂層の開口部内のはんだ層に圧接して加熱することにより、溶融軟化したはんだ層に金バンプを貫入させるとともに、軟化した絶縁樹脂層の上面を半導体チップの電極端子形成面に密着させることにより、半導体チップの金バンプと配線パッド部との接合部を絶縁樹脂層で被覆・封止する「半導体装置の製造方法」が記載されている。
【００１０】
【特許文献１】
特開２０００−１００８６８号公報（段落００２２〜００２７、図３）
【００１１】
【発明が解決しようとする課題】
しかしながら、上記特許文献１に記載された製造方法では、絶縁樹脂層の開口部内のはんだ層に半導体チップの金バンプを貫入する際に、加熱によって絶縁樹脂層が軟化した状態にあるため、仮に、金バンプと開口部の位置関係が相対的にずれていた場合は、金バンプが開口部を押し広げる形で絶縁樹脂層にめり込んだ状態となる。したがって、絶縁樹脂層の開口部は、金バンプとの位置ずれを防止する機能を果たすことない。また、上記特許文献１に記載された製造方法は、バンプ同士を接触させて接合するものでもない。よって、上記特許文献１に記載された製造方法では、本発明が解決しようとする課題、すなわち上述のように半導体チップ１をフリップチップ方式で実装基板３に実装する場合に、バンプ２，４相互の位置ずれによって接合不良が発生するという課題を解決することはできない。
【００１２】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、複数のバンプが形成された半導体チップを、複数のバンプが形成された実装基板にフリップチップ方式で実装するのに先立って、半導体チップ及び実装基板の少なくとも一方に、バンプの近傍で当該バンプの形成面から突出し、かつ、当該バンプ側に向くガイド面を有する突状ガイドを形成するものである。
【００１３】
上記半導体装置の製造方法においては、実装基板に半導体チップを実装する際に、例えば、実装基板に予め突状ガイドを形成しておくことにより、バンプ相互の位置に若干のずれが生じていても、バンプ接合時には突状ガイドのガイド面に半導体チップのバンプが接触し、この状態で加圧力が加えられることにより、バンプ相互の位置ずれが修正される。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
【００１５】
本発明に係る半導体装置の製造方法は、半導体チップを実装基板に実装するにあたって、両者の電極部分をバンプ同士の接合によって電気的に接続するフリップチップ方式を採用したもので、以下にその具体的な手順を述べる。
【００１６】
図１〜図３は本発明の実施形態に係る半導体装置の製造方法の具体例を説明する図である。なお、本実施形態においては、上記従来技術で挙げた構成要素と同様の部分に同じ符号を付して説明することとする。
【００１７】
先ず、図１（Ａ）に示すように、半導体チップが実装される実装基板３のチップ実装面上に複数のバンプ４を形成する。各々のバンプ４は、バンプ接合時の加熱温度で溶融しない金属、例えば、はんだ等の金属バンプからなるもので、実装基板３のチップ実装面に設けられた電極パッド上にボール状に形成される。バンプの形成方法としては、ウエハの段階でめっき法により形成する方法が一般的であるが、これ以外にも、例えば、浸漬法や、めっき後のリフロー方式などで形成することも可能である。
【００１８】
次に、図１（Ｂ）に示すように、実装基板３のチップ実装面上の全面にレジストを塗布（コーティング）してレジスト層５を形成する。レジスト材料としては、後述するバンプ接合時の加熱温度でバンプよりも硬質となる材料、例えば、エポキシ樹脂、フェノール樹脂等の熱硬化性樹脂を用いる。また、実装基板３のチップ実装面を基準としたレジスト層５の厚み寸法が、樹脂硬化後の仕上がり状態でバンプ４の高さ寸法よりも大きくなるように、レジストの塗布厚を調整する。さらに好ましくは、上記レジスト層５の厚み寸法が、樹脂硬化後の仕上がり状態で、図示しない半導体チップと実装基板３間の規定ギャップ寸法と同じか、それよりも小さくなるように、レジストの塗布厚を調整する。ここで記述するレジスト層５の厚み寸法は後述する突状ガイド５Ａの高さ寸法に相当するものとなる。
【００１９】
その後、実装基板３上のレジスト層５を所定の形状にパターニングすることにより、図１（Ｃ），（Ｄ）に示すように、最外周の４つの隅部（コーナー部）に位置するバンプ４の近傍にそれぞれ平面視Ｌ字形（鍵型）の突状ガイド５Ａを形成する。レジスト層５のパターニングは、先ず、図示しないフォトマスクを用いた紫外線の照射によりレジスト層５を露光した後、不要なレジスト材料を現像によって除去し、その後、実装基板３上に残っているレジスト材料を熱硬化させることにより行う。このパターニングによって得られた突状ガイド５Ａの断面形状が長方形となった場合は、所望のガイド機能を果たすことができないため、これをスパッタリングなどによって所定の形状に成形加工する。ここでは、一例として、突状ガイド５Ａの断面形状が略半円状となるように成形加工する。
【００２０】
これにより、実装基板３のチップ実装面にバンプ４の形成面から突出した状態で突状ガイド５Ａが形成される。この突状ガイド５Ａは、上述のように断面略半円状に成形されることから、バンプ４に向いた側の曲面が、実装基板３のバンプ形成面（実質的にチップ実装面と同一面）に対して鈍角をなす斜線（不図示）に沿ったガイド面となる。このガイド面は、バンプ同士を接合するとき（バンプ接合時）に、後述する半導体チップ１側のバンプ２を実装基板３のバンプ４に確実に接合させるための位置合わせ用のガイド面となる。
【００２１】
このようなガイド面を有する突状ガイド５Ａを形成するにあたって、上記パターニング前の処理工程では、突状ガイド５Ａの元になるレジスト層５の厚み寸法が、樹脂硬化後の仕上がり状態でバンプ４の高さ寸法よりも大きくなるように、レジストの塗布厚を調整していることから、突状ガイド５Ａの高さ寸法はバンプ４の高さ寸法よりも大きくなる。
【００２２】
続いて、図２（Ａ）に示すように、予めバンプ２が形成された半導体チップ１をフェースダウンで真空チャック６により吸着保持するとともに、上述のように突状ガイド５Ａを形成した実装基板３をフリップチップボンダーのステージ７上に固定する。なお、ステージ７上に実装基板３を固定する際には、これに先だってダミーサンプルを用いたステージ７の位置合わせ（粗調整）を行う。そして、ステージ７に実装基板３をセットした後は、真空チャック６で保持した半導体チップ１をステージ７の上方に実装基板３に対向する状態で配置し、この状態でフリップチップボンダーが備える画像認識システムにより、半導体チップ１と実装基板３との相対的な位置合わせ（微調整）を行う。この位置合わせは、ステージ７の水平移動によって行ってもよいし、真空チャック６の水平移動によって行ってもよい。
【００２３】
次いで、図２（Ｂ）に示すように、実装基板３のチップ実装面上に封止用のアンダーフィル材８をディスペンサ等によって塗布する。アンダーフィル材８の塗布領域は、実装基板３のチップ実装面上で最外周に配置されたバンプ４を囲む領域までにとどめる。その際、アンダーフィル材８の代わりに、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）やＮＣＦ（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）などの接着フィルムを予め実装基板３のチップ実装面に貼り付けておいてもよい。
【００２４】
続いて、図２（Ｃ）に示すように、真空チャック６を下降させることにより、半導体チップ１のバンプ２を実装基板３のバンプ４に接触させる。このとき、実装基板３上に塗布したアンダーフィル材８が半導体チップ１によって押し潰され、これによって半導体チップ１と実装基板３の間にアンダーフィル材８が充填された状態になる。
【００２５】
また、バンプ２，４同士を接触させるにあたって両者の位置が若干ずれていても、図３（Ａ）に示すように、半導体チップ１のバンプ２が突状ガイド５Ａの内側の曲面（ガイド面）に接触し、この状態で真空チャック６が半導体チップ１を矢印方向に加圧することになる。そのため、真空チャック６に保持された半導体チップ１は、図３（Ｂ）に示すように、突状ガイド５Ａの曲面上をバンプ２が滑り落ちることで左方向（図中矢印方向）、すなわちバンプ２，４相互の位置ずれが小さくなる方向（位置ずれが修正される方向）に変位する。
【００２６】
その結果、半導体チップ１を実装基板３に実装するにあたって、バンプ２，４相互の位置ずれを有効に修正してバンプ接合の安定性を高めることができる。また、ダミーサンプルを用いたアライメント調整も、それほど高い精度が要求されなくなるため、これに要する調整時間を大幅に短縮し、生産性向上を図ることができる。ちなみに、上記製造方法によって得られた半導体装置では、実装基板３上に突状ガイド５Ａが形成されたものとなる。
【００２７】
また、突状ガイド５Ａの高さ寸法を、半導体チップ１と実装基板３との間に規定される規定ギャップ寸法と同一寸法とすることにより、半導体チップ１と実装基板３との間で突状ガイド５Ａをスペーサとして機能させることができる。これにより、半導体チップ１と実装基板３との間のギャップ寸法を、突状ガイド５Ａの高さ寸法をパラメータとして精度良く制御することが可能となる。
【００２８】
なお、上記実施形態においては、実装基板３上で最外周の４隅に配置されたバンプ４の近傍にそれぞれ突状ガイド５Ａを形成したが、突状ガイド５Ａを形成する際の配置や個数は任意に変更可能である。また、半導体チップ１上に上記同様の突状ガイド５Ａを形成したり、半導体チップ１と実装基板３の両方に上記同様の突状ガイド５Ａを形成してもよい。ただし、半導体チップ１と実装基板３の両方に突状ガイド５Ａを形成するにあたっては、バンプ接合時に双方の突状ガイド５Ａが互いに干渉（接触）しないように配慮する必要がある。
【００２９】
また、上記実施形態においては、突状ガイド５Ａの断面形状を半円状に成形するとしたが、これに限らず、例えば、図４（Ａ）に示すような三角形としたり、図４（Ｃ）に示すような台形としてもよい。図４（Ａ），（Ｂ）に示す断面形状を採用した突状ガイド５Ａの場合は、バンプ形成面に対して鈍角をなす斜線に沿った傾斜面がバンプ接合時のガイド面として形成されることになる。
【００３０】
【発明の効果】
以上説明したように本発明によれば、複数のバンプが形成された半導体チップを、複数のバンプが形成された実装基板にフリップチップ方式で実装する際に、これに先立って、半導体チップ及び実装基板の少なくとも一方に、バンプの近傍で当該バンプの形成面から突出し、かつ、当該バンプ側に向くガイド面を有する突状ガイドを形成するようにしたので、バンプ接合時は突状ガイドのガイド面でバンプ相互の位置ずれを修正し、安定した接合状態を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体装置の製造方法の具体例を説明する図（その１）である。
【図２】本発明の実施形態に係る半導体装置の製造方法の具体例を説明する図（その２）である。図である。
【図３】本発明の実施形態に係る半導体装置の製造方法の具体例を説明する図（その３）である。
【図４】突状ガイドの断面形状の他の例を示す図である。
【図５】従来の半導体装置の製造方法を説明する図である。
【図６】従来方法の課題を説明する図である。
【符号の説明】
１…半導体チップ、２，４…バンプ、３…実装基板、５…レジスト層、５Ａ…突状ガイド、６…真空チャック、７…ステージ、８…アンダーフィル材
【図１】
2004265888.tif 000003
【図２】
2004265888.tif 000004
【図３】
2004265888.tif 000005
【図４】
2004265888.tif 000006
【図５】
2004265888.tif 000007
【図６】
2004265888.tif 000008