(57)【要約】【課題】半導体装置の出力特性を向上させる。【解決手段】デジタル携帯電話のＲＦパワーモジュールＰＭの増幅回路部に電源電圧を供給する電源制御回路のスイッチング素子が形成された半導体チップＣｓｗのエミッタ電極が接続されるモジュール基板ＭＣＢの主面の電極ＣＥ２を複数本のビアホールＶＨ２を通じてモジュール基板ＭＣＢの内層の配線ＣＬ１に電気的に接続し、さらにこの配線ＣＬ１を、複数本のビアホールＶＨ３を通じてモジュール基板ＭＣＢの裏面の電源電圧供給用の電極ＣＥ３と電気的に接続した。【選択図】    図９
2004319550.tif 000002
【特許請求の範囲】
【請求項１】
第１電圧を第２電圧に変換する電源制御回路を構成するバイポーラトランジスタが形成された第１半導体チップと、前記第２電圧を電源とする増幅回路が形成された第２半導体チップと、前記第１、第２半導体チップを搭載する配線基板とを備え、
前記配線基板は、前記第１、第２半導体チップが搭載される第１面と、前記第１面の反対側の第２面とを備え、
前記第１面には、前記バイポーラトランジスタのエミッタ電極用の第１電極と、前記バイポーラトランジスタのコレクタ電極用の第２電極とが設けられ、
前記第２面には、前記第１電圧用の第３電極と、前記第２電圧用の第４電極とが設けられ、
前記第１面の第１電極と、前記第２面の第３電極とを電気的に接続する前記配線基板中の配線経路には、前記配線基板の第１、第２面に交差する方向に延在する接続部が設けられており、前記第１電極および第３電極には複数本の前記接続部が接合されていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、前記第１面の第２電極と前記第２面の第４電極とを電気的に接続する前記配線基板中の配線経路には、前記配線基板の第１、第２面に交差する方向に延在する接続部が設けられており、前記第２電極および第４電極には複数本の前記接続部が接合されていることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、前記第１半導体チップに設けられたエミッタ電極と、前記配線基板の第１電極とがボンディングワイヤにより電気的に接続されていることを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、前記ボンディングワイヤは、前記第１電極の前記接続部が接合されていない領域に接合されていることを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置において、前記配線基板は携帯電話に内蔵されることを特徴とする半導体装置。
【請求項６】
請求項１記載の半導体装置において、前記増幅回路は複数の周波数帯の信号増幅に対応可能な構成を有することを特徴とする半導体装置。
【請求項７】
請求項６記載の半導体装置において、前記複数の周波数帯は、９００ＭＨｚ帯、１８００ＭＨｚ帯および１９００ＭＨｚ帯であることを特徴とする半導体装置。
【請求項８】
請求項１記載の半導体装置において、前記第１電極および第３電極に接合されている複数本の前記接続部の各々が、前記第１電極から第３電極に達するように直線的に延在した状態で設けられていることを特徴とする半導体装置。
【請求項９】
請求項１記載の半導体装置において、前記第１面の第１電極と、前記第２面の第３電極とを電気的に接続する配線経路には、前記配線基板の第１、第２面に沿う方向に延在する配線が設けられており、前記第１電極および前記配線の配線経路長さが、前記配線基板の第２面に配置された前記第３、第４電極を含む複数の電極のうちの３個分の長さよりも短いことを特徴とする半導体装置。
【請求項１０】
請求項１記載の半導体装置において、前記配線基板の第２面の第３電極を、前記第１面の第１半導体チップのエミッタ電極の直下に設けたことを特徴とする半導体装置。
【請求項１１】
請求項１記載の半導体装置において、前記接続部は前記配線基板に形成されたビアホール内に導体膜を設けることで形成されていることを特徴とする半導体装置。
【請求項１２】
第１電圧を第２電圧に変換する電源制御回路のバイポーラトランジスタが形成された第１半導体チップと、前記第２電圧を電源とする増幅回路が形成された第２半導体チップと、前記第１、第２半導体チップを搭載する配線基板とを備え、
前記配線基板は、前記第１、第２半導体チップが搭載される第１面と、前記第１面の反対側の第２面とを備え、
前記第１面には、前記バイポーラトランジスタのエミッタ電極用の第１電極と、前記バイポーラトランジスタのコレクタ電極用の第２電極とが設けられ、
前記第２面には、前記配線基板の配線経路を通じて前記第１電極と電気的に接続される第１電圧用の第３電極と、前記配線基板中の配線経路を通じて前記第２電極と電気的に接続される第２電圧用の第４電極とが設けられ、
前記第３電極と第４電極とが互いに隣接して配置されていることを特徴とする半導体装置。
【請求項１３】
請求項１２記載の半導体装置において、前記第１面の第１電極と、前記第２面の第３電極とを電気的に接続する配線経路には、前記配線基板の第１、第２面に交差する方向に延在する接続部が設けられており、前記第１電極および第３電極には複数本の前記接続部が接合されていることを特徴とする半導体装置。
【請求項１４】
請求項１２記載の半導体装置において、前記第１半導体チップに設けられたエミッタ電極と、前記配線基板の第１電極とがボンディングワイヤにより電気的に接続されていることを特徴とする半導体装置。
【請求項１５】
請求項１４記載の半導体装置において、前記第１面の第１電極と、前記第２面の第３電極とを電気的に接続する配線経路には、前記配線基板の第１、第２面に交差する方向に延在する接続部が設けられており、前記第１電極および第３電極には複数本の前記接続部が接合されており、前記ボンディングワイヤは、前記第１電極の前記接続部が接合されていない領域に接合されていることを特徴とする半導体装置。
【請求項１６】
請求項１２記載の半導体装置において、前記第１面の第２電極と前記第２面の第４電極とを電気的に接続する配線経路には、前記配線基板の第１、第２面に交差する方向に延在する接続部が設けられており、前記第２電極および第４電極には複数本の前記接続部が接合されていることを特徴とする半導体装置。
【請求項１７】
請求項１２記載の半導体装置において、前記配線基板の第２面の第３電極を、前記第１面の第１半導体チップのエミッタ電極の直下に設けたことを特徴とする半導体装置。
【請求項１８】
第１電圧を第２電圧に変換する電源制御回路の電界効果トランジスタが形成された第１半導体チップと、前記第２電圧を電源とする増幅回路が形成された第２半導体チップと、前記第１、第２半導体チップを搭載する配線基板とを備え、
前記配線基板は、前記第１、第２半導体チップが搭載される第１面と、前記第１面の反対側の第２面とを備え、
前記第１面には、前記電界効果トランジスタのソース電極用の第１電極と、前記電界効果トランジスタのドレイン電極用の第２電極とが設けられ、
前記第２面には、前記第１電圧用の第３電極と、前記第２電圧用の第４電極とが設けられ、
前記第１面の第１電極と、前記第２面の第３電極とを電気的に接続する配線経路には、前記配線基板の第１、第２面に交差する方向に延在する接続部が設けられており、前記第１電極および第３電極には複数本の前記接続部が接合されていることを特徴とする半導体装置。
【請求項１９】
請求項１８記載の半導体装置において、前記第１面の第２電極と前記第２面の第４電極とを電気的に接続する配線経路には、前記配線基板の第１、第２面に交差する方向に延在する接続部が設けられており、前記第２電極および第４電極には複数本の前記接続部が接合されていることを特徴とする半導体装置。
【請求項２０】
請求項１８記載の半導体装置において、前記第１半導体チップに設けられたソース電極と、前記配線基板の第１電極とがボンディングワイヤにより電気的に接続されており、前記ボンディングワイヤは、前記第１電極の前記接続部が接合されていない領域に接合されていることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置技術に関し、特に、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）パワーモジュールに適用して有効な技術に関するものである。
【０００２】
【従来の技術】
本発明者が検討したＲＦパワーモジュールは、例えば携帯電話等のような通信機器に用いられる信号増幅用の電子部品であり、信号増幅用の増幅回路と、その増幅回路に所望の電源電圧を供給する電源制御回路とを有している。上記電源制御回路のスイッチング素子は、上記増幅回路に所望の電源電圧を供給するしないを切り換える素子であり、例えばバイポーラトランジスタまたはＭＯＳ・ＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）で構成されている。このスイッチング素子が形成された半導体チップは、上記増幅回路を構成する半導体チップとは別にパッケージングされて、上記パワーモジュールを搭載するプリント配線基板上に搭載されている。
【０００３】
なお、例えば特開２００２−１１１４１５号公報には、複数の増幅系を有する高周波電力増幅装置およびこれを有する多バンド通信方式の無線通信機器について開示されている（特許文献１参照）。
【０００４】
【特許文献１】
特開２００２−１１１４１５号公報
【０００５】
【発明が解決しようとする課題】
ところが、本発明者は、上記スイッチング素子用の半導体チップを、上記増幅回路用の半導体チップが搭載されたモジュール基板上に搭載することで、上記通信機器の構成部品数を減らし、通信機器の小型化を進めたところ、上記モジュール基板の配線経路のうち、上記スイッチング素子用の半導体チップが電気的に接続される配線経路での抵抗が顕在化する問題が生じることを初めて見出した。そして、上記通信機器の電池の消耗等によりスイッチング素子用の半導体チップに供給される電源電圧が低くなると、スイッチング素子用の半導体チップが電気的に接続されるモジュール基板中の配線経路での電圧降下が大きくなる結果、ＲＦパワーモジュールの出力が充分に得られない場合がある、という問題が生じることを初めて見出した。
【０００６】
本発明の目的は、半導体装置の出力特性を向上させることのできる技術を提供することにある。
【０００７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００９】
すなわち、本発明は、電源制御回路のスイッチング素子用のトランジスタが形成された第１半導体チップと、前記電源制御回路からの電源電圧を電源とする増幅回路が形成された第２半導体チップと、前記第１、第２半導体チップを主面に搭載する配線基板とを備え、前記第１半導体チップの電源電極と、前記配線基板の裏面の電源電極とを接続する配線基板の配線経路に、前記配線基板の主裏面に交差する方向に延在する接続部を設け、前記第１半導体チップの電源電極と、前記配線基板の裏面の電源電極とに複数本の前記接続部を接合したものである。
【００１０】
【発明の実施の形態】
本願発明の実施の形態を詳細に説明する前に、本実施の形態における用語の意味を説明すると次の通りである。
【００１１】
１．ＧＳＭ（Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ）は、デジタル携帯電話に使用されている無線通信方式の１つまたは規格をいう。ＧＳＭには、使用する電波の周波数帯が３つあり、９００ＭＨｚ帯をＧＳＭ９００または単にＧＳＭ、１８００ＭＨｚ帯をＧＳＭ１８００またはＤＣＳ（Ｄｉｇｉｔａｌ  Ｃｅｌｌｕｌａｒ  Ｓｙｓｔｅｍ）１８００若しくはＰＣＮ、１９００ＭＨｚ帯をＧＳＭ１９００またはＤＣＳ１９００若しくはＰＣＳ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｅｒｖｉｃｅｓ）という。なお、ＧＳＭ１９００は主に北米で使用されている。北米ではその他に８５０ＭＨｚ帯のＧＳＭ８５０を使用する場合もある。
【００１２】
２．ＧＭＳＫ（Ｇａｕｓｓｉａｎ  ｆｉｌｔｅｒｅｄ  Ｍｉｎｉｍｕｍ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）変調方式は、音声信号の通信に用いる方式で搬送波の位相を送信データに応じて位相シフトする方式である。
【００１３】
３．ＥＤＧＥ（Ｅｎｈａｎｃｅｄ  Ｄａｔａ  ＧＳＭ  Ｅｎｖｉｒｏｎｍｅｎｔ）変調方式は、データ通信に用いる方式でＧＭＳＫ変調の位相シフトにさらに振幅シフトを加えた方式である。
【００１４】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、本実施の形態では、電界効果トランジスタの代表例であるＭＯＳ・ＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ・Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）をＭＯＳと略し、ｐチャネル型のＭＯＳをｐＭＯＳと略し、ｎチャネル型のＭＯＳをｎＭＯＳと略す。また、バイポーラトランジスタをＢｉｐと略す。また、本実施の形態では、便宜上、配線、電極およびビアホールを分けて記載するが、電極やビアホールも配線の下位概念として含むものとする。
【００１５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１６】
（実施の形態１）
本発明者が検討したＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）パワーモジュール（以下、単にパワーモジュールという）は、例えばＧＳＭ方式のネットワークを利用して情報を伝送するデジタル携帯電話に使用されるパワーモジュールであって、信号増幅用の増幅回路と、その増幅回路に所望の電源電圧を供給する電源制御回路とを有している。上記電源制御回路のスイッチング素子は、上記増幅回路に所望の電源電圧を供給するしないを切り換える素子であり、例えばＢｉｐまたはＭＯＳで構成されている。上記電源制御回路の一部の回路は、上記複数の半導体チップの一部に設けられているが、上記スイッチング素子は、上記増幅回路が形成された半導体チップ（以下、増幅用のチップという）とは別の半導体チップに形成され、上記増幅用のチップとは別にパッケージングされて、上記パワーモジュールを搭載するプリント配線基板上に搭載されている。
【００１７】
ところで、本発明者は、上記スイッチング素子が形成された半導体チップ（以下、スイッチ用のチップという）を、上記増幅用のチップが搭載されたモジュール基板上に実際に搭載することで、上記デジタル携帯電話の構成部品を減らしてデジタル携帯電話の小型化を進めたところ、上記モジュール基板の配線経路のうち、上記スイッチング素子の電源電極（エミッタ電極およびコレクタ電極）が電気的に接続される配線経路での抵抗が顕在化する問題が生じることを初めて見出した。スイッチ用のチップをモジュール基板上に搭載したパワーモジュールの開発当初、増幅用のチップへの電源電圧を充分に供給できないことが判明し、その原因は、モジュール基板の配線のうち、スイッチ用のチップのエミッタ電極およびコレクタ電極が接続される配線の抵抗であることが判明した。本発明者が、さらにその原因を解析したところ、モジュール基板の配線構造に問題があることを本発明者は見出した。本発明者が検討したモジュール基板では、例えば次のような構造となっている。すなわち、スイッチ用のチップのエミッタ電極は１本のビアホールを通じてモジュール基板の内層配線に接続され、さらにその内層配線は１本のビアホールを通じてモジュール基板の裏面電極に電気的に接続されている。また、スイッチ用のチップのコレクタ電極は１本のビアホールを通じてモジュール基板の裏面電極に電気的に接続されている。このように、上記のような配線抵抗の問題認識の無いモジュール基板では、スイッチ用のチップのエミッタ電極およびコレクタ電極とモジュール基板の裏面電極とを結ぶ配線を強化する必要性もなくスイッチ用のチップのエミッタ電極およびコレクタ電極とモジュール基板の裏面電極とは専ら電気的に接続されてさえいれば良いので、小型化の観点から配線の占有面積をできる限り小さくすることが優先される結果、上記のようにビアホールが１本しか配置されていない等、スイッチ用のチップのエミッタ電極およびコレクタ電極とモジュール基板の裏面電極とを結ぶ配線について充分な考慮がなされていないことが原因であることが判明した。上記のような配線抵抗の問題が評価段階で顕在化していない理由は、パワーモジュールの電気的特性評価時に、スイッチング素子を外付けにしているために、モジュール基板中の配線が評価対象の回路に組み込まれず、モジュール基板中の配線の抵抗が評価結果に現れなかったことによると想定される。
【００１８】
図１は、パワーモジュールＰＭの電気的特性評価の説明図である。電気的特性評価対象のパワーモジュールＰＭは、その裏面をマザーボードＭＢｔの主面に対向させた状態で、マザーボードＭＢｔの主面中央に搭載されている。パワーモジュールＰＭの裏面の電極は、マザーボードＭＢｔの主面の配線ＣＬｍと電気的に接続され、これを通じてマザーボードＭＢｔの外周近傍に配置された電極ＣＥｍと電気的に接続されている。電極ＣＥｍのうち、電極ＣＥｍ１は電源電圧（第１電圧）Ｖｄｄ用の電極であり、電極ＣＥｍ２は電源電圧（第２電圧）Ｖｃｃ用の電極である。パワーモジュールＰＭのモジュール基板ＭＣＢの主面には、上記増幅用のチップ（第２半導体チップ）Ｃａｍ１，Ｃａｍ２，Ｃａｍ３が搭載されている。これに対して、上記スイッチ用のチップ（第１半導体チップ）Ｃｓｗは、モジュール基板ＭＣＢ上には搭載されておらず、外付けされている。スイッチ用のチップＣｓｗのスイッチング素子は、例えばｐｎｐ型のＢｉｐからなり、そのＢｉｐのエミッタ電極Ｅがジャンパー線ＪＬを通じて上記マザーボードＭＢｔの電極ＣＥｍ１に電気的に接続され、そのＢｉｐのコレクタ電極Ｃおよびベース電極Ｂがジャンパー線ＪＬを通じて上記モジュール基板ＭＣＢの配線と電気的に接続されている。
【００１９】
図２は、上記図１のパワーモジュールＰＭの電気的特性評価時の等価回路を示している。ここでは、ＧＳＭ９００、ＧＳＭ１８００およびＧＳＭ１９００の３つの周波数に利用できるトリプルバンド対応で、かつ、ＧＭＳＫ変調方式およびＥＤＧＥ変調方式を使用可能なパワーモジュールＰＭの等価回路を例示している。
【００２０】
このパワーモジュールＰＭは、高周波電力増幅回路（上記増幅回路）１と、動作電圧制御回路（上記電源制御回路）２とを有している。高周波電力増幅回路１は、ＧＳＭ９００（ＥＤＧＥ変調方式）の信号を増幅する３段直列接続の増幅回路部ＡＭ１ａ，ＡＭ２ａ，ＡＭ３ａと、ＧＳＭ１８００およびＧＳＭ１９００の信号を増幅する３段直列接続の増幅回路部ＡＭ１ｂ，ＡＭ２ｂ，ＡＭ３ｂとを有している。符号のＲ１〜Ｒ６は抵抗、Ｐｉｎ１はＧＳＭ９００の位相情報入力信号、Ｔｉｎ１はＧＳＭ９００の増幅回路部ＡＭ１ａ，ＡＭ２ａ，ＡＭ３ａの入力端子、Ｐｉｎ２はＧＳＭ１８００／ＧＳＭ１９００の位相情報入力信号、Ｔｉｎ２はＧＳＭ１８００／ＧＳＭ１９００の増幅回路部ＡＭ１ｂ，ＡＭ２ｂ，ＡＭ３ｂの入力端子、Ｐｏｕｔ１はＧＳＭ９００の位相情報出力信号、Ｔｏｕｔ１はＧＳＭ９００の増幅回路部ＡＭ１ａ，ＡＭ２ａ，ＡＭ３ａの出力端子、Ｐｏｕｔ２はＧＳＭ１８００／ＧＳＭ１９００の位相情報出力信号、Ｔｏｕｔ２はＧＳＭ１８００／ＧＳＭ１９００の増幅回路部ＡＭ１ｂ，ＡＭ２ｂ，ＡＭ３ｂの出力端子、ＧＮＤは基準電位（接地電位で、例えば０（零）Ｖ）をそれぞれ示している。
【００２１】
上記動作電圧制御回路２は、オペアンプＯＰＡと、帰還回路ＦＢと、ＢｉｐＱｓｗとを有している。オペアンプＯＰＡの反転入力端子Ｔｒに入力電圧Ｖｒａｍｐが入力される。オペアンプＯＰＡの出力は、上記ＢｉｐＱｓｗのベース電極Ｂに電気的に接続されている。ＢｉｐＱｓｗは、上記外付けされたスイッチ用のチップのスイッチング素子である。ＢｉｐＱｓｗのエミッタ電極Ｅには電源電圧Ｖｄｄが供給される。電源電圧Ｖｄｄは、デジタル携帯電話のリチウム電池等のような電池から供給される電圧であり、電気的特性評価時においては、電池の消耗等を想定して、例えば３．１Ｖ程度として評価を行っている。エミッタ電流Ｉｄｄは、例えば２．３Ａ程度である。ＢｉｐＱｓｗのコレクタ電極ＣにはオペアンプＯＰＡからの出力信号に基づいて電源電圧Ｖｃｃが出力されるようになっている。この電源電圧Ｖｃｃは高周波電力増幅回路１の増幅回路部ＡＭ１ａ，ＡＭ２ａ，ＡＭ３ａ，ＡＭ１ｂ，ＡＭ２ｂ，ＡＭ３ｂに供給される。ＢｉｐＱｓｗのコレクタ電極ＣとオペアンプＯＰＡの非反転入力端子との間には、上記帰還回路ＦＢが電気的に接続されている。この帰還回路ＦＢは、ＢｉｐＱｓｗのコレクタ電極ＣからオペアンプＯＰＡの非反転入力端子に電源電圧Ｖｃｃをフィードバックする回路で、例えばコンデンサと抵抗とを有するＣＲ回路で構成されている。このように電源電圧Ｖｃｃが帰還回路ＦＢを介してオペアンプＯＰＡの非反転入力端子にフィードバックされることにより、動作電圧制御回路２は、その出力の電源電圧Ｖｃｃが入力電圧（信号ＬＤＯまたは出力レベル指定信号ＶＰＬ）に対してほぼリニアに変化するように、その出力の電源電圧Ｖｃｃの値を自動制御できるようになっている。配線抵抗ＲＡは、上記スイッチ用のチップがモジュール基板ＭＣＢ（図１参照）に搭載された場合に、ＢｉｐＱｓｗのエミッタ電極Ｅが接続されるモジュール基板ＭＣＢの配線の抵抗である。配線抵抗ＲＢは、スイッチ用のチップがモジュール基板ＭＣＢに搭載された場合に、ＢｉｐＱｓｗのコレクタ電極Ｃが接続されるモジュール基板ＭＣＢの配線の抵抗である。配線抵抗ＲＡ，ＲＢは上記モジュール基板ＭＣＢの配線経路（配線およびビアホール）の長さや本数により決まる。さらに配線抵抗ＲＣは、上記マザーボードＭＢｔの電極ＣＥｍ２およびこれに接続された配線ＣＬｍの抵抗である。
【００２２】
ところで、この電気的特性評価ではスイッチング素子（ＢｉｐＱｓｗ）が外付けであるため、モジュール基板ＭＣＢ中の配線抵抗ＲＡが形成される配線部分に電流が流れない。すなわち、モジュール基板ＭＣＢの配線抵抗ＲＡが評価対象の回路に組み込まれていないので、評価結果に現れない。これに対して、上記スイッチ用のチップＣｓｗを、上記増幅用のチップＣａｍ１，Ｃａｍ２，Ｃａｍ３が搭載されたモジュール基板ＭＣＢ上に搭載した場合、モジュール基板ＭＣＢ中の配線抵抗ＲＡが形成される配線部分に電流が流れるため、電源電圧Ｖｄｄ，Ｖｃｃの直列抵抗（配線抵抗ＲＡ＋配線抵抗ＲＢ）が顕在化することを本発明者が初めて見出した。さらに、上記のようなモジュール基板ＭＣＢの内層抵抗損失に対する充分な考慮がなされていないため、下記のような問題が生じることを本発明者が初めて見出した。すなわち、上記デジタル携帯電話の電池の消耗によりスイッチ用のチップＣｓｗに供給される電源電圧Ｖｄｄが低くなると、上記ＢｉｐＱｓｗが電気的に接続されるモジュール基板ＭＣＢ中の配線経路（すなわち、配線抵抗ＲＡ，ＲＢ）で電圧降下が生じ、これによりパワーモジュールＰＭの出力が充分に得られない場合が生じ、携帯電話の送信パワー不足により基地局まで電波が届かない、というような問題である。
【００２３】
そこで、本実施の形態１では、上記のような問題を解決するための具体的手段の一例について説明する。本実施の形態１では、例えばＧＳＭ方式のネットワークを利用して情報を伝送するデジタル携帯電話であって、ＧＳＭ９００、ＧＳＭ１８００およびＧＳＭ１９００の３つの周波数帯で利用可能なトリプルバンド機で、かつ、ＧＭＳＫ変調方式およびＥＤＧＥ変調方式の両方の通信方式が使用可能なデジタル携帯電話の信号増幅機能を有するパワーモジュールについて説明する。
【００２４】
図３は、本実施の形態１のパワーモジュールＰＭの要部回路図の一例を示している。このパワーモジュールＰＭは、高周波電力増幅回路１と、動作電圧制御回路２とを有している。高周波電力増幅回路１は、例えば３段の増幅回路部（パワーアンプ）ＡＭ１，ＡＭ２，ＡＭ３と、これらの増幅回路部ＡＭ１，ＡＭ２，ＡＭ３にバイアス電圧を印加するバイアス回路ＢＩＡＳとを有している。なお、この図３では、図面を見易くするため、上記図２に示したＧＳＭ９００、ＧＳＭ１８００およびＧＳＭ１９００の各周波数帯の信号の増幅回路部ＡＭ１ａ，ＡＭ２ａ，ＡＭ３ａ，ＡＭ１ｂ，ＡＭ２ｂ，ＡＭ３ｂを増幅回路部ＡＭ１〜ＡＭ３として、まとめて示している。
【００２５】
上記動作電圧制御回路２は、上記高周波電力増幅回路１への印加電圧を発生する回路であり、電源制御回路２Ａと、バイアス電圧生成回路２Ｂとを有している。電源制御回路２Ａは、電源電圧Ｖｃｃを生成し、これを上記増幅回路部ＡＭ１，ＡＭ２，ＡＭ３の各々の出力用パワーＭＯＳのドレイン端子に印加することにより、上記増幅回路部ＡＭ１，ＡＭ２，ＡＭ３の出力の値を制御する回路である（電源電圧Ｖｃｃコントロール方式の回路）。上記バイアス電圧生成回路２Ｂは、上記バイアス回路ＢＩＡＳを制御するための制御電圧Ｖｃｔｌを生成する回路である。本実施の形態１では、電源制御回路２Ａがベースバンド回路から供給される出力レベル指定信号ＶＰＬに基づいて上記電源電圧Ｖｃｃを生成すると、バイアス電圧生成回路２Ｂが電源制御回路２Ａで生成された上記電源電圧Ｖｃｃに基づいて上記制御電圧Ｖｃｔｌを生成するようになっている。上記ベースバンド回路は、上記出力レベル指定信号ＶＰＬを生成する回路である。この出力レベル指定信号ＶＰＬは、高周波電力増幅回路１の出力レベルを指定する信号で、携帯電話と、その基地局との間の距離、すなわち、電波の強弱に応じた出力レベルに基づいて生成されているようになっている。
【００２６】
また、本実施の形態１では、ＧＭＳＫ変調方式とＥＤＧＥ変調方式との両方の通信を可能とするため、ＧＭＳＫ変調方式またはＥＤＧＥ変調方式のいずれかを選択する切換スイッチＳＷ１が設けられている。切換スイッチＳＷ１は、変復調用回路に設けられている。この切換スイッチＳＷ１による変調方式の切り換えは、変調方式を指示するモード信号ＭＯＤＥによって行われる。ＧＭＳＫ変調方式が使用される場合は、切換スイッチＳＷ１により上記電源制御回路２Ａに上記出力レベル指定信号ＶＰＬが入力される。一方、ＥＤＧＥ変調方式が使用される場合は、切換スイッチＳＷ１により上記電源制御回路２Ａに上記出力レベル指定信号ＶＰＬの代わりに信号ＬＤＯが入力される。上記信号ＬＤＯは、送信データの振幅情報に相当する信号であり、コンパレータ回路３から伝送される。このコンパレータ回路３は、上記高周波電力増幅回路１の入力側に設けられた位相振幅分離回路４からの振幅情報信号Ｖｉｎと、上記高周波電力増幅回路１の出力側に設けられた出力レベル検出用のカプラ５からの検出信号Ｖｄｔとを比較して電位差に応じた信号を出力するように構成されている。上記位相振幅分離回路４は、送信信号ＩＮを位相情報信号Ｐｉｎと振幅情報信号Ｖｉｎとに分離する回路である。このような構成により、高周波電力増幅回路１の出力レベルを振幅情報信号Ｖｉｎのレベルに一致させるようなフィードバック制御が行われる。なお、カプラ５の出力は、ミクサＭＩＸにより周波数変換され、フィルタＦＬＴと増幅回路部ＡＭ４を介して上記検出信号Ｖｄｔとしてコンパレータ回路３に伝送される。
【００２７】
また、ＥＤＧＥ変調モードにおいては、電源制御回路２Ａに対して出力レベル指定信号ＶＰＬが入力されないため、バイアス電圧生成回路２Ｂは電源制御回路２Ａからの電源電圧Ｖｃｃに基づいて出力レベルに応じた制御電圧Ｖｃｔｌを生成することができない。そこで、バイアス電圧生成回路２Ｂからの電圧に代えて、ベースバンド回路または変復調用回路から供給される出力レベル制御電圧Ｖａｐｃをバイアス回路ＢＩＡＳに供給する切換スイッチＳＷ２が設けられている。この切換スイッチＳＷ２による変調方式の切り換えは、上記モード信号ＭＯＤＥによって行われる。なお、符号Ｔｉｎは増幅回路部ＡＭ１〜ＡＭ３の入力端子、Ｔｏｕｔは増幅回路部ＡＭ１〜ＡＭ３の出力端子、Ｔｂｉはバイアス回路ＢＩＡＳの入力端子を示している。
【００２８】
図４は、図３の高周波電力増幅回路１および電源制御回路２Ａの等価回路図を示している。スイッチ用のチップ（ＢｉｐＱｓｗ）が、モジュール基板に搭載されている以外は、前記図２と同じである。ＢｉｐＱｓｗのオンオフにより高周波電力増幅回路１の位相情報出力信号を制御することが可能となっている。スイッチング素子は、ＢｉｐＱｓｗに代えて、ｐＭＯＳを使用しても良い。この場合、ｐＭＯＳのソース電極は、上記ＢｉｐＱｓｗのエミッタ電極に相当し、ｐＭＯＳのドレイン電極は、上記ＢｉｐＱｓｗのコレクタ電極に相当する。
【００２９】
上記電源電圧Ｖｄｄは、スイッチング素子がＢｉｐでもＭＯＳでも、通常状態で、例えば３．５Ｖ程度であるが、本実施の形態１では、例えば電池の消耗等により電源電圧Ｖｄｄが３．１Ｖ程度となってもパワーモジュールＰＭの出力水準を後述のように所定値に保てるようになっている。エミッタ電流Ｉｄｄは、例えば２．３Ａ程度である。このようにエミッタ電流が大きいので配線抵抗ＲＡでの電圧降下による出力電圧の損失が大きい。ＶｓａｔはＢｉｐＱｓｗのエミッタ−コレクタ間電圧であり、例えば５２ｍＶ程度である。
【００３０】
図５は、図３および図４の高周波電力増幅回路１の回路図の一例を示している。本実施の形態１の高周波電力増幅回路１は、能動素子として複数のｎＭＯＳＱｎ（Ｑｎ１，Ｑｎ２，Ｑｎ３）を順次従属接続した回路構成を有している。すなわち、高周波電力増幅回路１の入力端子Ｔｉｎは、整合回路Ｍ１およびコンデンサＣ２を介して初段のｎＭＯＳＱｎ１のゲート電極に接続され、その初段のｎＭＯＳＱｎ１のドレイン電極は整合回路Ｍ２およびコンデンサＣ３を介して中段のｎＭＯＳＱｎ２のゲート電極に接続され、その中段のｎＭＯＳＱｎ２のドレイン電極は整合回路Ｍ３およびコンデンサＣ４を介して終段のｎＭＯＳＱｎ３のゲート電極に接続され、さらに、その終段のｎＭＯＳＱｎ３のドレイン電極は整合回路Ｍ４を介して出力端子Ｔｏｕｔに接続された３段構成を有している。ｎＭＯＳＱｎ１は、上記増幅回路部ＡＭ１（ＡＭ１ａ，ＡＭ１ｂ）に相当し、ｎＭＯＳＱｎ２は、上記増幅回路部ＡＭ２（ＡＭ２ａ，ＡＭ２ｂ）に相当し、ｎＭＯＳＱｎ３は、上記増幅回路部ＡＭ３（ＡＭ３ａ，ＡＭ３ｂ）に相当する。高周波電力増幅回路１の出力レベルは、上記バイアス回路ＢＩＡＳおよび電源制御回路２Ａからの電源電圧Ｖｃｃによって制御される。ここでは、その電源電圧Ｖｃｃが３つのｎＭＯＳＱｎ１，Ｑｎ２，Ｑｎ３の各々のドレイン電極に供給されるようになっている。整合回路Ｍ１〜Ｍ４は、それそれの各段間のインピーダンス整合をとるためのインダクタンス素子として機能するマイクロストリップ線路である。また、この整合回路Ｍ１〜Ｍ３の各々と直列に接続されたコンデンサＣ２〜Ｃ４は、電源電圧Ｖｃｃとゲートバイアス電圧との直流電圧を遮断する機能を有している。
【００３１】
上記バイアス回路ＢＩＡＳは、複数の抵抗Ｒ７ａ，Ｒ７ｂ，Ｒ８ａ，Ｒ８ｂ，Ｒ９ａ，Ｒ９ｂを有している。抵抗Ｒ７ａ，７ｂは、バイアス回路ＢＩＡＳの入力端子Ｔｂｉに接続された配線と基準電位（例えば接地電位で０Ｖ）との間に直列に接続されている。この抵抗Ｒ７ａ，Ｒ７ｂ間を繋ぐ配線部分とｎＭＯＳＱｎ１のゲート電極とが電気的に接続されている。同様に、抵抗Ｒ８ａ，Ｒ８ｂは、バイアス回路ＢＩＡＳの入力端子Ｔｂｉに接続された配線と上記基準電位との間に直列に接続され、この抵抗Ｒ８ａ，Ｒ８ｂ間を繋ぐ配線部分とｎＭＯＳＱｎ２のゲート電極とが電気的に接続されている。同様に、抵抗Ｒ９ａ，Ｒ９ｂは、バイアス回路ＢＩＡＳの入力端子Ｔｂｉに接続された配線と上記基準電位との間に直列に接続され、この抵抗Ｒ９ａ，Ｒ９ｂ間を繋ぐ配線部分とｎＭＯＳＱｎ３のゲート電極とが電気的に接続されている。この回路では、バイアス回路ＢＩＡＳの入力端子Ｔｂｉに上記制御電圧Ｖｃｔｌまたは出力レベル制御電圧Ｖａｐｃが入力されると、その電圧が上記抵抗Ｒ７ａ，Ｒ７ｂ、抵抗Ｒ８ａ，Ｒ８ｂおよび抵抗Ｒ９ａ，Ｒ９ｂの各々で分圧されて所望のゲートバイアス電圧が生成され、そのゲートバイアス電圧が各々のｎＭＯＳＱｎ１，Ｑｎ２，Ｑｎ３のゲート電極に入力されるようになっている。バイアス回路ＢＩＡＳの変形例として、例えば温度補償したバイアス電圧を発生する回路または素子のばらつきによるバイアス電圧のずれを補正する回路等を含むバイアス回路を用いても良い。
【００３２】
特に限定されるものではないが、初段と中段のｎＭＯＳＱｎ１，Ｑｎ２およびバイアス回路ＢＩＡＳの抵抗Ｒ７ａ，Ｒ７ｂ，Ｒ８ａ，Ｒ８ｂ，Ｒ９ａ，Ｒ９ｂは１つの増幅用のチップに形成され、最終段のｎＭＯＳＱｎ３は別の１つの増幅用のチップに形成されている。また、上記コンデンサＣ１〜Ｃ４等はチップ部品として上記２つの増幅用のチップとは別に形成されている。そして、上記２つの増幅用のチップと上記チップ部品とが共通のモジュール基板上に搭載されてパワーモジュールＰＭが形成されている。
【００３３】
次に、図６は本実施の形態１のパワーモジュールＰＭのデバイス構造の一例を示す斜視図、図７は図６のパワーモジュールＰＭの主面の平面図、図８は図７のパワーモジュールＰＭの要部拡大平面図、図９は図７のＸ１−Ｘ１線の断面を含むパワーモジュールＰＭの部分破断斜視図、図１０は図７のＸ２−Ｘ２線の断面図、図１１〜図１４はそれぞれパワーモジュールＰＭの第１層目（主面）、第２層目、第４層目、第６層目（裏面）の平面図を示している。なお、図６〜図１４では、図面を見易くするため封止部材を示していない。
【００３４】
パワーモジュールＰＭは、モジュール基板ＭＣＢと、その主面に搭載された上記増幅用のチップＣａｍ１，Ｃａｍ２，Ｃａｍ３と、上記スイッチ用のチップＣｓｗと、複数のチップ部品８とを有している。
【００３５】
まず、モジュール基板ＭＣＢについて説明する。モジュール基板ＭＣＢは、例えば５枚の絶縁体板１０ａを積層して一体化した多層配線構造を有している。この絶縁体板１０ａは、例えばミリ波域まで誘電損失の少ないアルミナ（酸化アルミニウム、Ａｌ２Ｏ３、比誘電率＝９〜９．７）等のようなセラミックからなるが、これに限定されるものではなく種々変更可能であり、例えばガラスエポキシ樹脂等を用いても良い。各絶縁体板１０ａの表面および裏面には配線ＣＬや電極ＣＥが形成されている。モジュール基板ＭＣＢの主面（第１層目、第１面）および裏面（第６層目、第２面）の配線ＣＬおよび電極ＣＥは、例えば銅（Ｃｕ）とタングステン（Ｗ）との合金からなり、その表面にはニッケル（Ｎｉ）メッキおよび金（Ａｕ）メッキが順に施されている。この金メッキは、配線ＣＬや電極ＣＥの酸化や侵食を防止する機能を有している。また、モジュール基板ＭＣＢの内層の配線ＣＬや電極ＣＥは、例えば銅（Ｃｕ）とタングステン（Ｗ）との合金からなる。
【００３６】
モジュール基板ＭＣＢの配線層のうち、第２層目、第４層目および第６層目（裏面）の配線層は、主として基準電位（ここでは接地電位で、例えば０Ｖ）供給用の配線ＣＬＧ（ＣＬ）の配線層とされ、残りの配線層は、主として伝送線路用の配線ＣＬの配線層とされている。基準電位供給用の配線ＣＬＧは、伝送線路用の配線ＣＬのパターン比べて幅の広いパターンで形成されている。このように伝送線路用の異なる配線層間に、基準電位供給用の配線層を設けることにより、異なる配線層に流れる信号間の干渉を抑制または防止することができる。このようなモジュール基板ＭＣＢの配線ＣＬの幅および絶縁体板１０ａの厚さ等を適宜設定することにより、伝送線路のインピーダンスが、例えば５０Ω程度となるようになっている。異なる配線層間は、ビアホール（接続部）ＶＨ内の導体膜を通じて電気的に接続されている。ビアホールＶＨ内の導体膜は、例えば銅（Ｃｕ）とタングステン（Ｗ）との合金からなる。
【００３７】
次に、上記チップＣａｍ１，Ｃａｍ２，Ｃａｍ３，Ｃｓｗおよびチップ部品８と本実施の形態１のパワーモジュールＰＭの要部について説明する。各チップＣａｍ１，Ｃａｍ２，Ｃａｍ３，Ｃｓｗは、その主面（デバイス形成面）を上に向けた状態で、モジュール基板ＭＣＢの主面に設けられたキャビティと称する平面略矩形状の窪み１１内に収まり良く搭載されている。各チップＣａｍ１，Ｃａｍ２，Ｃａｍ３，Ｃｓｗの主面のボンディングパッド（以下、単にパッドという）は、ボンディングワイヤ（以下、単にワイヤという）ＢＷを通じてモジュール基板ＭＣＢ主面の電極ＣＥと電気的に接続されている。ワイヤＢＷは、例えば金（Ａｕ）からなり、モジュール基板ＭＣＢの主面の電極ＣＥのビアホールＶＨが配置されていない領域で接合されている。これは、電極ＣＥのパターンのうち、ビアホールＶＨが配置されている領域の表面には微細な凹凸があるが、その凹凸部分にワイヤＢＷを接合するとその凹凸によりワイヤＢＷの接合強度が弱くなったりワイヤＷＢを上手く接合できなかったりする等のような不具合が生じるので、そのような不具合を避けるためである。すなわち、電極ＣＥのビアホールＶＨの無い領域にワイヤＢＷを接合することにより、ワイヤＷＢと電極ＣＥとの接合上の信頼性を向上させることができる。
【００３８】
相対的に大きな増幅用のチップＣａｍ１には、ＧＳＭ９００、ＧＳＭ１８００およびＧＳＭ１９００用の上記初段および中段の増幅回路部ＡＭ１（ＡＭ１ａ，ＡＭ１ｂ），ＡＭ２（ＡＭ２ａ，ＡＭ２ｂ）（すなわち、上記ｎＭＯＳＱｎ１，Ｑｎ２）と、上記バイアス回路ＢＩＡＳ回路用の抵抗Ｒ７ａ，Ｒ７ｂ，Ｒ８ａ，Ｒ８ｂ，Ｒ９ａ，Ｒ９ｂ等のような素子とが形成されている。また、相対的に小さなチップＣａｍ２には、ＧＳＭ９００用の上記最終段の増幅回路部ＡＭ３（ＡＭ３ａ）（すなわち、ｎＭＯＳＱｎ３）が形成されている。また、相対的に小さなチップＣａｍ３には、ＧＳＭ１８００およびＧＳＭ１９００用の上記最終段の増幅回路部ＡＭ３（ＡＭ３ｂ）（すなわち、ｎＭＯＳＱｎ３）が形成されている。
【００３９】
また、チップＣｓｗには、上記スイッチ用のＢｉｐＱｓｗが形成されている。チップＣｓｗの主面上には、パッドＢＰ１，ＢＰ２が配置されている（図８および図９参照）。パッドＢＰ１は、上記ベース電極Ｂを形成する部分であり、平面円形状のパターンで形成されている。パッドＢＰ１には、例えば１本のワイヤＢＷの一端が接合されている。このワイヤＢＷの他端は、モジュール基板ＭＣＢの主面の電極ＣＥ１（Ｂ，ＣＥ）のビアホールＶＨ１（ＶＨ）の無い領域に接合されている。一方、パッドＢＰ２は、上記エミッタ電極Ｅを形成する部分（すなわち、上記電源電圧Ｖｄｄが印加される部分）であり、チップＣｓｗの長辺に沿って延在する平面帯状のパターンで形成されている。このパッドＢＰ２には、例えば１０本のワイヤＢＷの一端が接合されている。この各ワイヤＢＷの他端は、モジュール基板ＭＣＢの主面の電極（第１電極）ＣＥ２（Ｅ，ＣＥ）のビアホールＶＨ２（ＶＨ）の無い領域に接合されている。
【００４０】
ところで、本実施の形態１では、上記スイッチ用のチップＣｓｗのエミッタ電極Ｅが電気的に接続された電極ＣＥ２が、例えば２本のビアホールＶＨ２を通じて第４層目の配線ＣＬ１（ＣＬ）と電気的に接続されている。配線ＣＬ１は配線経路を変更する配線である。この配線ＣＬ１は、例えば上記ビアホールＶＨ２とは異なる平面位置に配置された３本のビアホールＶＨ３を通じて第６層目（モジュール基板ＭＣＢの裏面）の電極（第３電極）ＣＥ３（ＣＥ，Ｅ）と電気的に接続されている（図９参照）。また、電極ＣＥ２および配線ＣＬ１が通常の伝送線路用の配線ＣＬに比べて幅広に形成されている。さらに、モジュール基板ＭＣＢの裏面の電源電圧Ｖｄｄ用の電極ＣＥ３が、チップＣｓｗのパッドＢＰ２の直下に配置されており、電極ＣＥ２および配線ＣＬ１の長手方向寸法（配線経路長さ）が、モジュール基板ＭＣＢの裏面の電極ＣＥの３つ分の長さ、好ましくは２つ分の長さよりも短くなるようにされている。（図１１および図１３参照）。本発明者が検討したパワーモジュールでは、上記のようにモジュール基板の配線抵抗に関する問題認識が無いので、上記電極ＣＥ２，ＣＥ３と配線ＣＬ１とは単に電気的に接続されてさえいれば良く、それらを接続するビアホールＶＨ２，ＶＨ３も１本しか設けられていないし、また、配線ＣＬ１も本実施の形態１の配線ＣＬ１に比べて細長く形成されている。このため、上記のような配線抵抗ＲＡの増大を招いている。これに対して、本実施の形態１では、上記の構成にすることにより、上記配線抵抗ＲＡを小さくすることができる。
【００４１】
また、スイッチ用のチップＣｓｗの裏面は、コレクタ電極Ｃ（すなわち、上記電源電圧Ｖｃｃが印加される電極）となっている。このチップＣｓｗの裏面のコレクタ電極Ｃは、モジュール基板ＭＣＢの主面（第２配線層）の電極（第２電極）ＣＥ４と半田等のような接着剤１２により接合されている。電極ＣＥ４はチップサイズよりも若干大きな平面略矩形状のパターンで形成されている。そして、本実施の形態１では、この第２層目の電極ＣＥ４が、例えば２本のビアホールＶＨ４を通じて、第６層目（モジュール基板ＭＣＢの裏面）の電極（第４電極）ＣＥ５（ＣＥ，Ｃ）と電気的に接続されている。この電源電圧Ｖｃｃ用の電極ＣＥ５は、上記電源電圧Ｖｄｄ用の電極ＣＥ４に隣接するように配置されている。（図１０参照）。本発明者が検討したパワーモジュールでは、上記のようにモジュール基板の配線抵抗に関する問題認識が無いので、上記電極ＣＥ４，ＣＥ５は単に電気的に接続されてさえいれば良く、上記電極ＣＥ４，ＣＥ５を接続するビアホールＶＨ４も１本しか設けられていないため、配線抵抗ＲＢの増大を招いている。これに対して、本実施の形態１では、上記の構成にすることにより、上記配線抵抗ＲＢも小さくすることができる。したがって、本実施の形態１によれば、配線抵抗ＲＡ，ＲＢを小さくできるので、パワーモジュールＰＭの出力特性を向上させることが可能となる。
【００４２】
ところで、上記モジュール基板ＭＣＢの主面の電極ＣＥ２とモジュール基板ＭＣＢの内層の配線ＣＬ１とを電気的に接続するビアホールＶＨ２の本数は２本に限定されるものではなく、例えば３本またはそれ以上でも良い。このビアホールＶＨ２の本数を増やせば、それだけ上記配線抵抗ＲＡも低減できるので好ましい。しかし、このビアホールＶＨ２を増やすには電極ＣＥ２を長くしなければならいが、この電極ＣＥ２は、モジュール基板ＭＣＢの主面に配置されていることから、電極ＣＥ２の周囲に他のチップ部品８やそのための電極ＣＥも配置されており安易に長くできないし、もし長くしようとすればモジュール基板ＭＣＢも大きくせざるを得ない。このため製品により変わるので特に限定できるものではないが本発明者が検討した製品では、電極ＣＥ２と配線ＣＬ１とを電気的に接続するビアホールＶＨ２の本数は２本が好ましい。これに対して、モジュール基板ＭＣＢの内層の配線ＣＬ１とモジュール基板ＭＣＢの裏面の電極ＣＥ３とを電気的に接続するビアホールＶＨ３は配置位置に若干余裕があるので、上記のようにビアホールＶＨ２の本数をあまり増やせないのを補うべく、ビアホールＶＨ２の本数よりも多くしている。これにより、上記配線抵抗ＲＡの低減を図っている。このモジュール基板ＭＣＢの内層の配線ＣＬ１とモジュール基板ＭＣＢの裏面の電極ＣＥ３とを電気的に接続するビアホールＶＨ３の本数も３本に限定されるものではなく、例えば４本またはそれ以上でも良いが、上記と同様にモジュール基板ＭＣＢの平面寸法の増大を招かないようにすることが好ましい。このような観点から考慮すると、製品により変わるので特に限定できるものではないが本発明者が検討した製品では、配線ＣＬ１と電極ＣＥ３とを電気的に接続するビアホールＶＨ３の本数は３本が好ましい。
【００４３】
なお、上記電極ＣＥ４は、サーマルビアと称する放熱作用を持つ複数のビアホールＶＨｔと接合され、これを通じて下層の電極ＣＥ６等と電気的にかつ物理的に接合されている。これにより、チップＣｓｗの動作時に発生した熱を外部に放散することが可能となっている。
【００４４】
上記チップ部品８には、上記整合回路や電源スイッチ回路６等を形成するための容量素子、ダイオード素子、トランジスタ素子等が形成されている。チップ部品８は接合材によりモジュール基板ＭＣＢの主面の配線に接合され電気的に接続されている。なお、上記容量素子は、チップ部品を使用せずに、絶縁体板１０ａの表裏面の導体層を利用してモジュール基板ＭＣＢの内層に形成することもできる。
【００４５】
次に、図１５は、パワーモジュールの電源電圧Ｖｃｃと、位相情報出力信号Ｐｏｕｔ（ＧＳＭ１９００）との関係を示すグラフ図である。Ｖｃｃコントロール回路における電圧降下Ｖｄｒｏｐは、図４により次のように表すことができる。すなわち、Ｖｄｒｏｐ＝Ｖｄｄ−Ｖｃｃ、また、Ｖｄｒｏｐ＝Ｖｓａｔ＋（ＲＡ＋ＲＢ）Ｉｄｄである。故に、ＲＡ＋ＲＢ＝（Ｖｄｄ−Ｖｃｃ−Ｖｓａｔ）／Ｉｄｄである。本実施の形態１では、Ｖｄｄ＝３．１Ｖ、Ｉｄｄ＝２．３Ａ、Ｖｓａｔ＝０．０５２Ｖである。また、本実施の形態１では、上記のような構造にすることにより、モジュール基板ＭＣＢの配線の直列抵抗（ＲＡ＋ＲＢ）を５２ｍΩ以下とすることができる。したがって、上式により電源電圧Ｖｃｃを２．９２９Ｖ以上にすることができるので、図１５に示すように、位相情報出力信号Ｐｏｕｔの出力レベルを、例えば要求規格の３１．７ｄＢ以上にすることができる。したがって、例えばデジタル携帯電話の電池の消耗によりスイッチ用のチップＣｓｗに供給される電源電圧Ｖｄｄがある程度低くなっても、パワーモジュールＰＭの出力を確保することができ、デジタル携帯電話の送信パワー不足により基地局まで電波が届かない、というような不具合の発生率を低減することが可能となる。
【００４６】
次に、図１６は上記パワーモジュールＰＭをデジタル携帯電話のマザーボードＭＢに実装した状態の側面図を示している。マザーボードＭＢは、例えば多層配線構造を有するプリント配線基板等からなる。マザーボードＭＢの主面上には、パワーモジュールＰＭと、その他に複数のチップ部品８とが搭載されている。パワーモジュールＰＭは、上記モジュール基板ＭＣＢの裏面の電極ＣＥや配線ＣＬＧをマザーボードＭＢの主面に向けた状態でマザーボードＭＢ上に搭載されている。パワーモジュールＰＭの電極ＣＥおよび配線ＣＬＧやチップ部品８の電極は、接合部材１３を通じてマザーボードＭＢの電極と接合されて電気的に接続されている。なお、パワーモジュールＰＭのチップＣａｍ１，Ｃａｍ２，Ｃａｍ３，Ｃｓｗおよびチップ部品８は、例えばシリコーンゴム等からなる上記封止部材１４により封止されている。
【００４７】
次に、図１７は、本実施の形態１のパワーモジュールＰＭを用いたデジタル携帯電話機システムの一例を示している。図１７の符号ＡＮＴは信号電波の送受信用のアンテナ、符号２０はフロントエンド・モジュール、符号２１は音声信号をベースバンド信号に変換したり、受信信号を音声信号に変換したり、変調方式切換信号やバンド切換信号を生成したりする前記ベースバンド回路、符号２２は受信信号をダウンコンバートして復調しベースバンド信号を生成したり送信信号を変調したりする変復調用回路、ＦＬＴ１，ＦＬＴ２は受信信号からノイズや妨害波を除去するフィルタである。フィルタＦＬＴ１はＧＳＭ用、フィルタＦＬＴ２はＤＣＳ用である。上記ベースバンド回路２１は、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）やマイクロプロセッサ、半導体メモリ等の複数の半導体集積回路で構成されている。上記フロントエンド・モジュール２０は、インピーダンス整合回路ＭＮ１，ＭＮ２、ロウパスフィルタＬＰＦ１，ＬＰＦ２、スイッチ回路２３ａ，２３ｂ、コンデンサＣ５，Ｃ６および分波器２４を有している。インピーダンス整合回路ＭＮ１，ＭＮ２はパワーモジュールＰＭの送信出力端子に接続されてインピーダンスの整合を行う回路、ロウパスフィルタＬＰＦ１，ＬＰＦ２は高調波を減衰させる回路、スイッチ回路２３ａ，２３ｂは送受信切り換え用のスイッチ回路、コンデンサＣ５，Ｃ６は受信信号から直流成分をカットする素子、分波器２４はＧＳＭ９００帯の信号とＧＳＭ１８００／ＧＳＭ１９００帯の信号とを分波する回路であり、これら回路および素子は１つの配線基板上に搭載されてモジュールとされている。なお、スイッチ回路２３ａ，２３ｂの切換信号ＣＮＴ１，ＣＮＴ２は上記ベースバンド回路２１から供給される。
【００４８】
（実施の形態２）
本実施の形態２では、上記スイッチ用のチップをモジュール基板の中央に配置した場合について説明する。
【００４９】
図１８および図１９は、本実施の形態２のパワーモジュールＰＭのモジュール基板ＭＣＢの主面および裏面の平面図をそれぞれ示している。本実施の形態２では、スイッチ用のチップＣｓｗがモジュール基板ＭＣＢのほぼ中央に配置されている。この場合、モジュール基板ＭＣＢの裏面の電源電圧Ｖｄｄ，Ｖｃｃ用の電極ＣＥ３，ＣＥ５も、チップＣｓｗの下方に配置されている。すなわち、電極ＣＥ３，ＣＥ５も、モジュール基板ＭＣＢの裏面のほぼ中央に配置されている。なお、モジュール基板ＭＣＢの裏面の基準電位供給用の配線ＣＬＧの一部には開口領域が設けられており、その開口領域に電極ＣＥ３，ＣＥ５が配置されている。これにより、電極ＣＥ３，ＣＥ５と配線ＣＬＧとが絶縁されている。
【００５０】
このような構成とすることにより、チップＣｓｗのエミッタ電極Ｅと電源電圧Ｖｄｄ用の電極ＣＥ３とを繋ぐモジュール基板ＭＣＢでの配線の長さおよびチップＣｓｗのコレクタ電極Ｃと電源電圧Ｖｃｃ用の電極ＣＥ５とを繋ぐモジュール基板ＭＣＢでの配線の長さを短くすることができるので、前記配線抵抗ＲＡ，ＲＢを低下させることができる。したがって、パワーモジュールＰＭの出力特性を向上させることが可能となる。
【００５１】
もちろん、本実施の形態２においても前記実施の形態１と同様に、チップＣｓｗのエミッタ電極Ｅと、モジュール基板ＭＣＢの裏面の電極ＣＥ３とを繋ぐモジュール基板ＭＣＢの配線経路（ビアホールＶＨや配線ＣＬ）やチップＣｓｗのコレクタ電極Ｃとモジュール基板ＭＣＢの裏面の電極ＣＥ５とを繋ぐモジュール基板ＭＣＢの配線経路（ビアホールＶＨや配線ＣＬ）を複数経路としても良い。これにより、さらに配線抵抗ＲＡ，ＲＢを低下させることができる。したがって、前記実施の形態１と同様の効果を得ることが可能となる。
【００５２】
（実施の形態３）
本実施の形態３では、パワーモジュールのスイッチ用のチップのエミッタ電極とモジュール基板の裏面のエミッタ電極とを繋ぐ配線経路の変形例について説明する。
【００５３】
図２０は、本実施の形態３のパワーモジュールＰＭの部分破断斜視図を示している。本実施の形態３では、モジュール基板ＭＣＢの主面の電極ＣＥ２と、モジュール基板ＭＣＢの裏面の電極ＣＥ３とが、モジュール基板ＭＣＢの主面から裏面に向かって厚さ方向にほぼ直線状に延在する複数のビアホールＶＨ５（ＶＨ）を通じて電気的に接続されている。本実施の形態３によれば、モジュール基板ＭＣＢの主面の電極ＣＥ２と、モジュール基板ＭＣＢの裏面の電極ＣＥ３とを結ぶ配線経路が紆余曲折することなく直線的になるので、その配線経路の全長を前記実施の形態１の場合よりも短くすることができる。このため、配線抵抗ＲＡを前記実施の形態１の場合よりも低下させることができる。したがって、パワーモジュールＰＭの出力特性をさらに向上させることが可能となる。
【００５４】
（実施の形態４）
本実施の形態４では、前記ビアホールの配置の変形例について説明する。
【００５５】
図２１は、本実施の形態４のパワーモジュールＰＭのモジュール基板ＭＣＢの要部断面図を示している。符号のＷＢＡはワイヤＢＷの接合領域を示している。また、長さＤ１は、モジュール基板ＭＣＢの主面から配線ＣＬ１が配置された配線層までの距離（厚さ）であり、長さＤ２は配線ＣＬ１が配置された配線層からモジュール基板ＭＣＢの裏面までの距離（厚さ）である。ここでは、長さＤ１＜長さＤ２の場合が例示されている。
【００５６】
本実施の形態４では、モジュール基板ＭＣＢの主面の電極ＣＥ２と配線ＣＬ１との間には２本のビアホールＶＨ２が配置され、配線ＣＬ１とモジュール基板ＭＣＢの裏面の電極ＣＥ３との間には３本のビアホールＶＨ３が配置されている。すなわち、本実施の形態４では、相対的に長い長さＤ２の箇所に配置されたビアホールＶＨ３の本数の方が、相対的に短い長さＤ１の箇所に配置されたビアホールＶＨ２の本数よりも多くなるようにされている。このように、本実施の形態４によれば、配線長が長くなる箇所に配置されるビアホールＶＨ３の本数を、配線長が短い箇所に配置されるビアホールＶＨ２の本数よりも多く配置することにより、配線長が長くなる箇所での配線抵抗成分の増大を抑え、電極ＣＥ２，ＣＥ３間の配線抵抗ＲＡを低減させることができる。
【００５７】
（実施の形態５）
本実施の形態５では、モジュール基板内の配線の配置の変形例について説明する。図２２は、本実施の形態５のパワーモジュールＰＭの部分破断斜視図を示している。本実施の形態５では、電極ＣＥ２，ＣＥ３間の配線経路に配線ＣＬ２が追加されている。すなわち、モジュール基板ＭＣＢの主面の電極ＣＥ２は２本のビアホールＶＨ２を通じて２本の配線ＣＬ１，ＣＬ２の両方に電気的に接続されている。配線ＣＬ１，ＣＬ２は、モジュール基板ＭＣＢの異なる配線層に形成されており、３本のビアホールＶＨ３を通じてモジュール基板ＭＣＢの裏面の電極ＣＥ３と電気的に接続されている。チップＣｓｗの裏面のコレクタ電極Ｃ（ＣＥ４）とモジュール基板ＭＣＢの裏面の電極ＣＥ５とを接続する配線経路で同様の構造にしても良い。
【００５８】
本実施の形態５によれば、上記のように配線ＣＬ２を追加することにより、前記配線抵抗ＲＡ，ＲＢをさらに低減できるので、パワーモジュールＰＭの出力特性をさらに向上させることが可能となる。
【００５９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６０】
例えば前記実施の形態１〜５では、パワーモジュールの増幅回路部を３段設けたが、２段構成または４段構成にしても良い。
【００６１】
また、前記実施の形態１〜５では、パワーモジュールの２つの増幅回路部を１つの半導体チップに形成し、他の増幅回路部を他の半導体チップに形成した場合について説明したが、これに限定されるものではなく、３段全ての増幅回路部を１つの半導体チップに形成しても良い。
【００６２】
また、前記実施の形態１〜５では、ＧＳＭ９００、ＧＳＭ１８００およびＧＳＭ１９００との３つの周波数帯の電波を取り扱うことが可能なトリプルバンド方式に適用した場合について説明したが、上記ＧＳＭ９００とＧＳＭ１８００の２つの周波数帯の電波を取り扱うことが可能な、いわゆるデュアルバンド方式に適用しても良い。
【００６３】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるデジタル携帯電話に適用した場合について説明したが、それに限定されるものではなく、例えばＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）等のような移動体情報処理装置や通信機能を有するパーソナルコンピュータ等のような情報処理装置にも適用できる。
【００６４】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００６５】
すなわち、電源制御回路のスイッチング素子用のトランジスタが形成された第１半導体チップと、前記電源制御回路からの電源電圧を電源とする増幅回路が形成された第２半導体チップと、前記第１、第２半導体チップを主面に搭載する配線基板とを備え、前記第１半導体チップの電源電極と、前記配線基板の裏面の電源電極とを接続する配線基板の配線経路に、前記配線基板の主裏面に交差する方向に延在する接続部を設け、前記第１半導体チップの電源電極と、前記配線基板の裏面の電源電極とに複数本の前記接続部を接合したことにより、半導体装置の出力特性を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明者が検討した半導体装置の電気的特性評価の説明図である。
【図２】図１の半導体装置の電気的特性評価時の等価回路図である。
【図３】本発明の一実施の形態である半導体装置の一例の要部回路図である。
【図４】図３の半導体装置の要部の等価回路図である。
【図５】図３および図４の半導体装置の一部の一例の回路図である。
【図６】本発明の一実施の形態である半導体装置のデバイス構造例の斜視図である。
【図７】図６の半導体装置の主面の平面図である。
【図８】図７の半導体装置の要部拡大平面図である。
【図９】図７のＸ１−Ｘ１線の断面を含む半導体装置の部分破断斜視図である。
【図１０】図７のＸ２−Ｘ２線の断面図である。
【図１１】図６の半導体装置の第１層目（主面）の平面図である。
【図１２】図６の半導体装置の第２層目の平面図である。
【図１３】図６の半導体装置の第４層目の平面図である。
【図１４】図６の半導体装置の第６層目（裏面）の平面図である。
【図１５】半導体装置の内部電源電圧と位相情報出力信号との関係を示すグラフ図である。
【図１６】本発明の一実施の形態である半導体装置をマザーボードに搭載した状態の側面図である。
【図１７】本発明の一実施の形態である半導体装置を用いた携帯電話システムの一例の説明図である。
【図１８】本発明の他の実施の形態である半導体装置の配線基板主面の平面図である。
【図１９】図１８の半導体装置の配線基板裏面の平面図である。
【図２０】本発明の他の実施の形態である半導体装置の部分破断斜視図である。
【図２１】本発明の他の実施の形態である半導体装置の要部断面図である。
【図２２】本発明のさらに他の実施の形態である半導体装置の部分破断斜視図である。
【符号の説明】
１  高周波電力増幅回路
２  動作電圧制御回路
２Ａ  電源制御回路
２Ｂ  バイアス電圧生成回路
３  コンパレータ回路
４  位相振幅分離回路
５，５ａ，５ｂ  カプラ
６  電源スイッチ回路
８  チップ部品
１０ａ  絶縁体板
１１  窪み
１２  接着剤
１３  接合部材
１４  封止部材
２０  フロントエンド・モジュール
２１  ベースバンド回路
２２  変復調用回路
２３ａ，２３ｂ  スイッチ回路
２４  分波器
ＰＭ  パワーモジュール
ＭＢｔ，ＭＢ  マザーボード
ＣＬｍ  配線
ＣＬ，ＣＬＧ，ＣＬ１，ＣＬ２  配線
ＣＥｍ，ＣＥｍ１，ＣＥｍ２  電極
ＣＥ，ＣＥ１  電極
ＣＥ２  電極（第１電極）
ＣＥ３  電極（第３電極）
ＣＥ４  電極（第２電極）
ＣＥ５  電極（第４電極）
Ｖｄｄ  電源電圧（第１電圧）
Ｖｃｃ  電源電圧（第２電圧）
Ｃａｍ１，Ｃａｍ２，Ｃａｍ３  半導体チップ（第２半導体チップ）
Ｃｓｗ  半導体チップ（第１半導体チップ）
ＭＣＢ  モジュール基板
Ｅ  エミッタ電極
Ｃ  コレクタ電極
Ｂ  ベース電極
ＪＬ  ジャンパー線
ＡＭ１，ＡＭ２，ＡＭ３  増幅回路部
ＡＭ１ａ，ＡＭ２ａ，ＡＭ３ａ  増幅回路部
ＡＭ１ｂ，ＡＭ２ｂ，ＡＭ３ｂ  増幅回路部
Ｐｉｎ，Ｐｉｎ１，Ｐｉｎ２  位相情報入力信号
Ｐｏｕｔ，Ｐｏｕｔ１，Ｐｏｕｔ２  位相情報出力信号
Ｔｉｎ，Ｔｉｎ１，Ｔｉｎ２  入力端子
Ｔｏｕｔ，Ｔｏｕｔ１，Ｔｏｕｔ２  出力端子
Ｖｉｎ  振幅情報入力信号
Ｒ１〜Ｒ６  抵抗
Ｒ７ａ，Ｒ７ｂ，Ｒ８ａ，Ｒ８ｂ，Ｒ９ａ，Ｒ９ｂ  抵抗
ＧＮＤ  基準電位
ＯＰＡ  オペアンプ
ＦＢ  帰還回路
Ｑｓｗ  バイポーラトランジスタ
Ｖｒａｍｐ  入力電圧
Ｔｒ  入力端子
ＲＡ，ＲＢ，ＲＣ  抵抗
Ｖｃｔｌ  制御電圧
Ｖａｐｃ  出力レベル制御電圧
ＳＷ１，ＳＷ２  切換スイッチ
ＭＯＤＥ  モード信号
ＶＰＬ  出力レベル指定信号
ＬＤＯ  信号
Ｖｄｔ  検出信号
ＩＮ  送信信号
ＭＩＸ  ミクサ
ＦＬＴ，ＦＬＴ１，ＦＬＴ２  フィルタ
ＬＰＦ１，ＬＰＦ２  ロウパスフィルタ
ＡＭ４  増幅回路部
ＢＷ  ボンディングワイヤ
ＢＰ１，ＢＰ２  ボンディングパッド
ＶＨ，ＶＨ１〜ＶＨ５  ビアホール（接続部）
ＶＨｔ  ビアホール
ＭＮ１，ＭＮ２  インピーダンス整合回路
ＣＮＴ１，ＣＮＴ２  切換信号
ＷＢＡ  接合領域
【図１】
2004319550.tif 000003
【図２】
2004319550.tif 000004
【図３】
2004319550.tif 000005
【図４】
2004319550.tif 000006
【図５】
2004319550.tif 000007
【図６】
2004319550.tif 000008
【図７】
2004319550.tif 000009
【図８】
2004319550.tif 000010
【図９】
2004319550.tif 000011
【図１０】
2004319550.tif 000012
【図１１】
2004319550.tif 000013
【図１２】
2004319550.tif 000014
【図１３】
2004319550.tif 000015
【図１４】
2004319550.tif 000016
【図１５】
2004319550.tif 000017
【図１６】
2004319550.tif 000018
【図１７】
2004319550.tif 000019
【図１８】
2004319550.tif 000020
【図１９】
2004319550.tif 000021
【図２０】
2004319550.tif 000022
【図２１】
2004319550.tif 000023
【図２２】
2004319550.tif 000024