(57)【要約】【課題】  待機時に消費電力の少ない半導体装置を提供する。【解決方法】  本発明は、トランジスタを構成する半導体薄膜の両側にそれぞれゲート電極を設け、第一のゲート電極に論理信号を、第二のゲート電極にしきい値制御信号を加え、半導体装置を構成するトランジスタのしきい値を第二のゲート電極の電位によって可変にする半導体装置及びその駆動方法を提供する。そして、半導体装置にこのようなバックゲート付きトランジスタにより構成される複数のロジック回路を設けた半導体装置及びその駆動方法を提供する。【選択図】  図１
2004319999.tif 000002
【特許請求の範囲】
【請求項１】
絶縁表面上の薄膜トランジスタを具備したロジック回路と、
前記ロジック回路の動作頻度を検出し、その検出結果をしきい値制御回路に出力する検出手段とを有し、
前記薄膜トランジスタは、論理信号が入力される第１のゲート電極と、前記しきい値制御回路からしきい値制御信号が入力される第２のゲート電極とを有することを特徴とする半導体装置。
【請求項２】
絶縁表面上の薄膜トランジスタを具備したロジック回路と、
前記ロジック回路の動作頻度を検出し、その検出結果をしきい値制御回路に出力する検出手段とを有し、
前記薄膜トランジスタは、論理信号が入力される第１のゲート電極と、前記しきい値制御回路からしきい値制御信号が入力される第２のゲート電極とを有し、
前記しきい値制御信号により、前記薄膜トランジスタのソース電極とドレイン電極の間を流れる電流量が制御されることを特徴とする半導体装置。
【請求項３】
絶縁表面上の薄膜トランジスタを具備したロジック回路と、
前記ロジック回路の動作頻度を検出し、その検出結果をしきい値制御回路に出力する検出手段として機能させるためのプログラムを記録した記憶媒体を有し、
前記薄膜トランジスタは、論理信号が入力される第１のゲート電極と、前記しきい値制御回路からしきい値制御信号が入力される第２のゲート電極とを有することを特徴とする半導体装置。
【請求項４】
絶縁表面上の薄膜トランジスタを具備したロジック回路と、
前記ロジック回路の動作頻度を検出し、その検出結果をしきい値制御回路に出力する検出手段として機能させるためのプログラムを記録した記憶媒体を有し、
前記薄膜トランジスタは、論理信号が入力される第１のゲート電極と、前記しきい値制御回路からしきい値制御信号が入力される第２のゲート電極とを有し、
前記しきい値制御信号により、前記薄膜トランジスタのソース電極とドレイン電極の間を流れる電流量が制御されることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、前記第２のゲート電極上に半導体薄膜が設けられ、前記半導体薄膜上に前記第１のゲート電極が設けられることを特徴とする半導体装置。
【請求項６】
絶縁表面を有する基板と、
前記基板上の薄膜トランジスタを有する論理回路と、
前記論理回路と電気的に接続され、前記論理回路の動作頻度を検出する検出手段と、
前記検出手段と電気的に接続されたしきい値制御回路と、を有することを特徴とする半導体装置。
【請求項７】
絶縁表面を有する基板と、
前記基板上の薄膜トランジスタを有する論理回路と、
前記論理回路と電気的に接続されたアドレスコンパレータと、
前記アドレスコンパレータと電気的に接続されたカウンタと、
前記カウンタと電気的に接続された判別回路と、
前記判別回路と電気的に接続されたしきい値制御回路と、を有することを特徴とする半導体装置。
【請求項８】
絶縁表面を有する基板と、
前記基板上の薄膜トランジスタを有する論理回路と、
前記論理回路と電気的に接続され、前記論理回路の動作頻度を検出する検出手段と、
前記検出手段と電気的に接続されたしきい値制御回路と、
を有し、
前記薄膜トランジスタは複数のゲート電極を有し、
前記しきい値制御回路は前記複数のゲート電極の少なくともひとつに電気的に接続されていることを特徴とする半導体装置。
【請求項９】
絶縁表面を有する基板と、
前記基板上の薄膜トランジスタを有する論理回路と、
前記論理回路と電気的に接続されたアドレスコンパレータと、
前記アドレスコンパレータと電気的に接続されたカウンタと、
前記カウンタと電気的に接続された判別回路と、
前記判別回路と電気的に接続されたしきい値制御回路と、
を有し、
前記薄膜トランジスタは複数のゲート電極を有し、
前記しきい値制御回路は前記複数のゲート電極の少なくともひとつに電気的に接続されていることを特徴とする半導体装置、
【請求項１０】
請求項１乃至請求項９のいずれか一項に記載の前記半導体装置を具備することを特徴とするＣＰＵ。
【請求項１１】
請求項１乃至請求項９のいずれか一項に記載の前記半導体装置を具備することを特徴とする画像処理回路。
【請求項１２】
請求項１乃至請求項９のいずれか一項に記載の前記半導体装置を具備することを特徴とする電子機器。
【請求項１３】
絶縁表面上の薄膜トランジスタを具備したロジック回路と、
前記ロジック回路の動作頻度を検出し、その検出結果をしきい値制御回路に出力する検出手段とを有し、
前記検出手段は第１のモード又は第２のモードを判別し、
前記しきい値制御回路は前記第１又は前記第２のモードに応じたしきい値制御信号を前記ロジック回路に出力することを特徴とする半導体装置の駆動方法。
【請求項１４】
絶縁表面上の薄膜トランジスタを具備したロジック回路と、
前記ロジック回路の動作頻度を検出し、その検出結果をしきい値制御回路に出力する検出手段とを有し、
前記検出手段は待機モード又は活性モードを判別し、
前記検出手段が前記待機モードを判別すると、前記しきい値制御回路は、前記薄膜トランジスタのしきい値を高くする前記しきい値制御信号を、前記ロジック回路に出力することを特徴とする半導体装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に薄膜半導体素子で構成された半導体装置および半導体装置を含んだ電子機器に関する。また、半導体装置の駆動方法に関する。
【背景技術】
【０００２】
近年、通信技術の進歩に伴って、携帯電話が普及している。今後は更に動画の伝送やより多くの情報伝達が予想される。一方、パーソナルコンピュータもその軽量化によって、モバイル対応の製品が生産されている。電子手帳に始まったＰＤＡと呼ばれる情報端末も多数生産され普及しつつある。それらの携帯情報機器にはＣＰＵ（中央演算処理回路）をはじめとして、多くの半導体装置が使われている。
【０００３】
半導体装置は様々な種類があるが、その一例としてＣＰＵのブロック図を図１０に示す。ここに示されるＣＰＵ１００１は、タイミングコントロール回路１００２、命令解析デコーダー１００３、レジスタアレイ１００４、アドレスロジックバッファ回路１００５、データバスインターフェイス１００６、ＡＬＵ１００７、命令レジスタ１００８などより構成されている。
【０００４】
ここで、それぞれの回路について簡単に説明する。タイミングコントロール回路は外部からの命令を受け取り、それを内部用の情報に変換し、他のブロックに送り出す。また、内部の動作応じて、メモリデータの読み込み、書き込みなどの指示を外部に与える。命令解析デコーダー１００３は外部の命令を内部用の命令に変換する役割を持つ。レジスタアレイ１００４はデータを一時的に保管する揮発性メモリである。アドレスロジックバッファ回路１００５は外部メモリのアドレスを指定する回路である。データバスインターフェイス１００６は、外部のメモリまたはプリンタなどの機器にデータを出し入れする回路である。ＡＬＵ１００７は演算を行う回路である。命令レジスタ１００８は命令を一時的に記憶しておく回路である。このような回路の組み合わせによってＣＰＵは構成されている。
【０００５】
これらのＣＰＵをはじめとする半導体装置では最近、基板にシリコン基板でなく、絶縁体を用いたものが現れている。このような半導体装置はＳＯＩ（シリコン・オン・インシュレータ）とよばれ開発が行われている。基板を絶縁体とすることによって、トランジスタと基板との間の寄生容量を削減し、高速化や低電力化を行うことができる。とくに、低電力化のため、携帯用電子機器に用いられている。消費電力が大きな半導体装置を用いた電子機器では、必要なバッテリーが大きくなる、冷却用のファンが必要となるなどの問題があり、電子機器自体が大型になるという問題が発生する。
【０００６】
そこで、高熱伝導性と低弾性を同時に満足するように配線基板とパッケージとを接着する構造を有する複合型半導体装置を提供するものがある。
【０００７】
【特許文献１】特開平７-７４２８２号公報
【０００８】
また、図１１に従来のシリコン基板を用いた半導体装置のインバータ２段の回路の例を示す。この例ではインバータ回路はＰｃｈトランジスタ１１０２、１１０４、Ｎｃｈトランジスタ１１０１、１１０３によって構成される。
【０００９】
図１２にＳＯＩ基板を用いた半導体装置のインバータ２段の回路の例を示す。この例ではインバータ回路はＰｃｈトランジスタ１２０２、１２０４、Ｎｃｈトランジスタ１２０１、１２０３によって構成される。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
前述したような、ＳＯＩは携帯用電子機器の省電力化には非常に有効な手段であるが、以下のような課題が残っていた。
図１３はＮ型のＭＯＳトランジスタのドレイン電流とゲート電圧の関連を示したグラフである。理想的にはゲート電圧Ｖｇが正の領域では、ドレイン電流Ｉｄが十分大きく、ゲート電圧Ｖｇが０以下では、ドレイン電流Ｉｄは０であることが望ましい。ところが実際にはドレイン電流Ｉｄはカーブ１３０１に示すようにゲート電圧Ｖｇが０であっても、ＩＬだけの漏れ電流が流れる。個々のトランジスタの電流は大きなものではないが、現在のＬＳＩでは数百万のトランジスタが設けられており、それらの漏れ電流をあわせると、決して小さなものにはならない。このような漏れ電流は待機時の半導体装置の消費電力を増加させるもとになっていた。
【００１１】
トランジスタのチャネル領域に不純物を微量添加し、図１３に示すカーブを右にずらすことによって、この漏れ電流を減らすことは可能である。しかし、その場合、Ｖｇが正の場合の電流も低下してしまい、回路の周波数特性を低下させるという問題があった。
【００１２】
また、図１１に示す回路では、従来のシリコン基板を用いた半導体装置ではチャネルの下側に接する半導体領域はＧＮＤまたは電源に接続され、固定の電位が与えられる。よって、Ｉｄ−Ｖｇカーブは固定となり、前述したような問題が発生する。図１２に示す回路では、ＳＯＩ基板を用いた半導体装置ではチャネルの下側に接する半導体領域はフローティングになるか、存在しないのいずれかである。よって、Ｉｄ−Ｖｇカーブは固定となり、やはり前述したような問題が発生する。
【００１３】
以上のような問題を鑑み本発明では漏れ電流による消費電力の少ない半導体装置及びその駆動方法、並びにそれを用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１４】
以上のような問題を解決するため、本発明は、トランジスタを構成する半導体薄膜の両側にそれぞれゲート電極を設け、第一のゲート電極に論理信号を、第二のゲート電極にしきい値制御信号を加え、半導体装置を構成するトランジスタのしきい値を第二のゲート電極の電位によって可変にする半導体装置及びその駆動方法を提供する。そして、半導体装置にこのようなバックゲート付きトランジスタにより構成される複数のロジック回路を設けた半導体装置及びその駆動方法を提供する。すなわち、漏れ電流による消費電力が問題となるのは、トランジスタの状態変化が少なくなっている期間が多い場合である。このような状態は待機モードに多い。一方回路が頻繁に動作している期間においては、消費電力はトランジスタのオン特性によってきまり、漏れ電流は無視できる。このようなモードは活性モードである。
【００１５】
このような待機モードと活性モードの区別はしきい値制御回路を制御する検出手段（例えばプログラム）によって制御し、この検出手段としきい値制御回路を用いることで、トランジスタのしきい値が変更できる。従って、待機時にトランジスタのしきい値を高く設定することができるため、漏れ電流による消費電力を下げることが可能となる。
【００１６】
本発明は、絶縁表面上の薄膜トランジスタを具備したロジック回路と、前記ロジック回路の動作頻度を検出し、その検出結果をしきい値制御回路に出力する検出手段とを有し、前記薄膜トランジスタは、論理信号が入力される第１のゲート電極と、前記しきい値制御回路からしきい値制御信号が入力される第２のゲート電極とを有し、前記しきい値制御信号により、前記薄膜トランジスタのソース電極とドレイン電極の間を流れる電流量が制御されることを特徴とする。前記第２のゲート電極上に半導体薄膜が設けられ、前記半導体薄膜上に前記第１のゲート電極が設けられることを特徴とする。
【００１７】
本発明は、絶縁表面上の薄膜トランジスタを具備したロジック回路と、前記ロジック回路の動作頻度を検出し、その検出結果をしきい値制御回路に出力する検出手段として機能させるためのプログラムを記録した記憶媒体を有し、前記薄膜トランジスタは、論理信号が入力される第１のゲート電極と、前記しきい値制御回路からしきい値制御信号が入力される第２のゲート電極とを有し、前記しきい値制御信号により、前記薄膜トランジスタのソース電極とドレイン電極の間を流れる電流量が制御されることを特徴とする。
【００１８】
また、上記半導体装置は、ＣＰＵ又は画像処理回路であることを特徴とする。
【００１９】
本発明は、絶縁表面上の薄膜トランジスタを具備したロジック回路と、前記ロジック回路の動作頻度を検出し、その検出結果をしきい値制御回路に出力する検出手段とを有し、前記検出手段は待機モード又は活性モードを判別し、前記検出手段が前記待機モードを判別すると、前記しきい値制御回路は、前記薄膜トランジスタのしきい値を高くする前記しきい値制御信号を、前記ロジック回路に出力することを特徴とする。
【００２０】
以上によって、本発明では、待機時にトランジスタのしきい値を高く設定することができ、漏れ電流を小さくすることが可能となる。これによって、バッテリーの小型化が可能となり、小型かつ軽量で消費電力の小さな電子機器を実現することができる。
【発明の効果】
【００２１】
本発明は、トランジスタにバックゲートを設け、且つそのバックゲート電圧を検出手段（プログラムが記録された記憶媒体）によって制御することにより、待機時の消費電力を下げている。それによって、バッテリーを小さくし、体積のちいさな電子機器を実現することができる。小型化、軽量化及び薄型化が実現される。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
【００２３】
図１は本発明を用いた半導体装置である。半導体装置は様々な種類があるが、その一例としてＣＰＵのブロック図を図１に示す。ここに示されるＣＰＵ１０１は、タイミングコントロール回路１０２、命令解析デコーダー１０３、レジスタアレイ１０４、アドレスロジックバッファ回路１０５、データバスインターフェイス１０６、ＡＬＵ１０７、命令レジスタ１０８などより構成されている。以上は従来例と同じであるが、図１のブロック図ではしきい値制御回路１０９を追加している。このしきい値制御回路は他のロジック回路にしきい値制御信号を供給する。
【００２４】
このしきい値制御信号はしきい値を可変するトランジスタに送られる。図２にインバータ回路２段の例を用いて説明する。この例ではインバータ回路はＰｃｈトランジスタ２０２、２０４、Ｎｃｈトランジスタ２０１、２０３によって構成される。従来と異なるのは本発明では、チャネルの両側にゲート電極を有するバックゲート付きトランジスタを用いている点であり、第一のゲート電極に論理信号を加え、第二のゲート電極にしきい値制御用信号が加えられることである。しきい値制御用信号はＰｃｈしきい値制御線、Ｎｃｈしきい値制御線を介して供給される。
【００２５】
図３に第一および第二のゲート電極を有するトランジスタのＩｄ−Ｖｇ特性を示す。図３では３種類のカーブ３０１〜３０３を示しているが、カーブ３０２は第二のゲート電極に正の固定電圧を加えたときのカーブである。このような場合にはカーブが左にシフトし、より電流が流れるようになる。またカーブ３０１は第二のゲート電極に０の電圧をかける場合である。このような場合は従来例と同じである。カーブ３０３は第二のゲート電極に負の電圧を加えたときのカーブである。このような場合にはカーブが右にシフトし、電流は流れにくくなり、漏れ電流も低減する。このようにインバータ回路にしきい値制御機能を設け、Ｉｄ−Ｖｇカーブをシフトさせることによって、漏れ電流を低減することが可能となる。
【００２６】
次に、その動作方法について、図４を用いて説明する。本発明の半導体装置はトランジスタのしきい値を制御する検出手段（例えば、プログラム、プログラムが記録された記憶媒体、ソフトウエア）を搭載する。この検出手段は半導体装置（ロジック回路）の動作頻度を検出するプログラムと、検出があるレベルを超えたら半導体装置内部または外部のメモリから、しきい値制御用データを呼び出し、しきい値制御回路を動作させるプログラムからなる。
【００２７】
動作頻度検出プログラムは、一定時間にある命令が何回使用されたかをカウントするものであり、カウント数に従って動作頻度を検出することができる。すなわち、一定時間内の使用回数を設定しておき、その期間内の検出回数がある値以下であれば第一のモード、ある値を超えていれば第二のモードと判定する。もちろん、判定方法はこれに限定するものではない。ここで、第一のモードを待機モード、第二のモードを活性化モードとすれば、待機時、活性時に判断ができ、これにあわせて、しきい値を制御する。
【００２８】
このようにして、半導体装置内部にしきい値制御回路をもうけ、且つ検出手段で、半導体装置のモードを検出し、しきい値制御回路を制御することによって、半導体装置の消費電力を状況に合わせて低く抑えることが可能となる。
【００２９】
本実施形態の半導体装置は、ＣＰＵ、画像処理装置などとして使用することが可能である。
【実施例】
【００３０】
（実施例１）
図５は本発明の半導体装置を構成する薄膜トランジスタの断面図を示したものである。以下にその製造工程を説明する。絶縁基板５０１上に下地膜５０２を成膜し、第二ゲート電極５０３、５０４を形成する。次に第二ゲート電極用ゲート絶縁膜５０５を成膜し、さらに半導体薄膜領域５０６、５０７を形成する。次に、第一ゲート電極用ゲート絶縁膜５０８、５０９を形成し、第一ゲート電極５１０、５１１を形成する。Ｐ型不純物、Ｎ型不純物を添加し、ソース・ドレイン領域を形成したあと、層間膜５１２を成膜し、コンタクトホールを開口し、ソース・ドレイン電極５１３、５１４、５１５を形成する。このようにして、バックゲート付きトランジスタを構成することができる。
本発明はこの実施例には限定されない。他の形状、他の製造工程を経たものでも適応は可能である
【００３１】
（実施例２）
図６はしきい値制御回路の実施例である。本実施例では、しきい値制御の対象となる回路が半導体装置中に複数あり、且つ、それらを独立に制御したい場合に用いる。本実施例のしきい値制御回路はデータバスより制御用データを格納するメモリ回路６０３、６０６、６０９、その格納データをアナログ電圧に変換するＡ／Ｄ変換回路６０２、６０５、６０８、アナログ電圧をバッファ出力するバッファ回路６０１、６０４、６０７によって構成される。バッファ回路の出力電圧はしきい値制御線を介して、各回路の第二ゲート電極に接続され、トランジスタのしきい値を制御する。本実施例では複数の回路を独立に制御するため複数のしきい値制御回路を設けたが、これに限定されず１つであってもよい。
【００３２】
（実施例３）
【００３３】
図７を用いて、具体的にしきい値制御回路を駆動する方法について、説明をおこなう。図７はアドレスコンパレータ７０１、アドレスメモリ７０２、カウンタ７０３、リセット信号発生回路７０４、判別回路７０５、判別基準値メモリ７０６およびしきい値制御回路７０７よりなる。アドレスコンパレータにはアドレスバスが接続され、アドレスデータが入力される。また、アドレスメモリに記憶されたアドレスデータが入力される。この２つのデータを比較し、一致した場合にカウンタ７０３に一致を表す信号を出力する。
【００３４】
カウンタ７０３はアドレスコンパレータ７０１の出力をカウントする。このとき、リセット信号発生回路７０４より、定期的にリセット信号が入力される。リセット信号が例えば０．０１秒間に１回入力されるとすると、カウンタ７０３は０．０１秒間にアドレスメモリ７０２のデータとアドレスバスのデータが何回一致したかをカウントすることになる。この時間は０．０１秒間には限定されず、他の時間でも良い。
判別回路７０５はカウンタ７０３の出力と判別基準値メモリ７０６のデータを比較し、判別基準値メモリ７０６の値をカウンタ７０３の出力の値が上回った場合にはしきい値を下げるようにしきい値制御回路７０７を動作させる。また、判別基準値メモリ７０６の値をカウンタ７０３の出力の値が下回った場合にはしきい値を上げるようにしきい値制御回路７０７を動作させる。
【００３５】
図７において、アドレスメモリ７０２、判別基準値メモリ７０６はマスクＲＯＭのような固定メモリでも良いし、ＥＥＰＲＯＭのような書き換え可能な不揮発性メモリでも良いし、ＳＲＡＭなどの揮発性メモリに必要に応じてデータを記憶したものでも良い。
【００３６】
図８にアドレスコンパレータ７０１の回路図を示す。図８は簡略化のため４ビットの例で記載してあるが、４ビットには限定されない。アドレスバス８０２とアドレスメモリ８０１の各ビットごとの値をＥＸＯＲ８０３〜８０６に入力し、ＥＸＯＲ８０３〜８０６の出力をＮＯＲ８０７に入力している。図８では、ＮＯＲ８０７の出力にラッチ回路８０８を入れているがこれは、動作切換時のグリッジなどを防止するためで、必ずとも無くても良い。ラッチパルスにより、切換終了後のデータをラッチする。
【００３７】
カウンタ７０３は公知のリセット端子付カウンタを用いれば良い。リセット信号発生回路７０４はクロック信号などの固定周波数の信号を必要な数だけ分周すれば良い。判別回路７０５はカウンタ７０３の出力から、判別基準値メモリ７０６の値を減算し、差がプラスから０になった時点、マイナスから０になった時点でしきい値制御回路７０７を動作させれば良い。また、差が０からマイナスになった時点、０からプラスになった時点においてしきい値制御回路７０７を動作させれば良い。
【００３８】
（実施例４）
本発明の半導体装置は各種電子機器に用いることができる。以下に、本発明の半導体装置を組み込んだ電子機器について説明する。
【００３９】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、ゲーム機、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図７に示す。
【００４０】
図９（Ａ）はデジタルカメラであり、本体９１０１、表示部９１０２、受像部９１０３、操作キー９１０４、外部接続ポート９１０５、シャッター９１０６等を含む。本発明の半導体装置をカメラの制御回路、画像処理回路などに用いることで、小型で低消費電力なデジタルカメラが得られる。
【００４１】
図９（Ｂ）はノートパソコンであり、本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングマウス９２０６等を含む。本発明の半導体装置をＣＰＵなどに使用することで、小型で低消費電力なノートパソコンが得られる。
【００４２】
図９（Ｃ）は携帯情報端末であり、本体９３０１、表示部９３０２、スイッチ９３０３、操作キー９３０４、赤外線ポート９３０５等を含む。本発明の半導体装置をＣＰＵや画像処理回路などに使用することで、小型で低消費電力な携帯情報端末が得られる。
【００４３】
図９（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体９４０１、筐体９４０２、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）読込部９４０５、操作スイッチ９４０６、表示部ａ９４０３、表示部ｂ９４０４等を含む。表示部ａは主として画像情報を表示し、表示部ｂは主として文字情報を表示するが、本発明の半導体装置を記録媒体を備えた画像再生装置の画像処理回路などに用いることで、小型で低消費電力な画像再生装置が得られる。なお、記録媒体を備えた画像再生装置としては、ＣＤ再生装置、ゲーム機器などに本発明を用いることができる。
【００４４】
図９（Ｅ）は折りたたみ式携帯表示装置であり、本体９５０１、表示部９５０２等を含む。本体９５０１に本発明を用いたＣＰＵなどを搭載することで、小型で低消費電力な携帯表示装置が得られる。
【００４５】
図９（Ｆ）はビデオカメラであり、本体９６０１は、表示部９６０２、筐体９６０３、外部接続ポート９６０４、リモコン受信部９６０５、受像部９６０６、バッテリー９６０７、音声入力部９６０８、接眼部９６０９、操作キー９６１０などを含む。本発明の半導体装置は画像処理回路などに用いることで、小型で低消費電力なビデオカメラが得られる。
【００４６】
図９（Ｇ）は携帯電話であり、本体９７０１は、筐体９７０２、表示部９７０３、音声入力部９７０４、アンテナ９７０５、操作キー９７０６、外部接続ポート９７０７などを含む。本発明の半導体装置をＣＰＵなどに用いることで、小型で低消費電力な携帯電話が得られる。
【００４７】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は、実施の形態形態と実施例１、２のうちのどのような組み合わせからなる構成を用いても実現することができる。
【図面の簡単な説明】
【００４８】
【図１】本発明の半導体装置を示す図。
【図２】本発明の半導体装置のインバータ回路。
【図３】本発明の半導体装置に用いられるトランジスタのドレイン電流特性。
【図４】本発明の半導体装置に用いる検出手段。
【図５】本発明の半導体装置の断面図。
【図６】本発明のしきい値制御回路。
【図７】本発明のしきい値制御回路の駆動方法を説明する図。
【図８】本発明に用いるアドレスコンパレータの回路図。
【図９】本発明の半導体装置を用いた電子機器。
【図１０】従来の半導体装置を示す図。
【図１１】従来の半導体装置のインバータ回路。
【図１２】従来の半導体装置のインバータ回路。
【図１３】従来の半導体装置に用いられるトランジスタのドレイン電流特性。
【図１】
2004319999.tif 000003
【図２】
2004319999.tif 000004
【図３】
2004319999.tif 000005
【図４】
2004319999.tif 000006
【図５】
2004319999.tif 000007
【図６】
2004319999.tif 000008
【図７】
2004319999.tif 000009
【図８】
2004319999.tif 000010
【図９】
2004319999.tif 000011
【図１０】
2004319999.tif 000012
【図１１】
2004319999.tif 000013
【図１２】
2004319999.tif 000014
【図１３】
2004319999.tif 000015