(57)【要約】【課題】複数のスキャンチェーンを有する半導体集積回路において、スキャンテスト用の外部端子数が制約される場合においてもスキャンチェーン数を減らさずにスキャンテスト回路を構成する。【解決手段】スキャン入力選択制御信号１０３に応じて１つの入力を複数方向に切替えて出力するスキャン入力切替手段１０２を備え、共用のスキャン入力端子１０１に与えられるスキャンテストのテストパターンをスキャン入力切替手段１０２に入力し、その複数方向の出力をそれぞれのスキャンチェーンに入力する。【選択図】　図１
2004037254.tif 000002
【特許請求の範囲】
【請求項１】
複数のスキャンチェーンを有する半導体集積回路において、前記複数のスキャンチェーンのそれぞれの入力に対して、共用のスキャン入力端子に与えられるデータをスキャン入力選択制御信号に応じて順次選択的に入力させるスキャン入力切替手段を備えることを特徴とするスキャンテスト装置。
【請求項２】
複数のスキャンチェーンを有する半導体集積回路において、前記複数のスキャンチェーンのそれぞれの入力に対して、共用のスキャン入力端子に与えられるデータをスキャン入力選択制御信号に応じて順次選択的に入力させるか、個別のスキャン入力端子に与えられるデータをそれぞれ入力させるか、をスキャン入力モード切替信号に応じて切替えて制御するスキャン入力切替手段を備えることを特徴とするスキャンテスト装置。
【請求項３】
前記共用のスキャン入力端子は前記個別のスキャン入力端子のうちの１つであることを特徴とする請求項２記載のスキャンテスト装置。
【請求項４】
複数のスキャンチェーンを有する半導体集積回路において、前記複数のスキャンチェーンのそれぞれの出力をスキャン出力選択制御信号に応じて順次選択して共用のスキャン出力端子に出力させるスキャン出力切替手段を備えることを特徴とするスキャンテスト装置。
【請求項５】
複数のスキャンチェーンを有する半導体集積回路において、前記複数のスキャンチェーンのそれぞれの出力をスキャン出力選択制御信号に応じて順次選択して共用のスキャン出力端子に出力させるか、前記複数のスキャンチェーンの出力をそれぞれ個別のスキャン出力端子に出力させるか、をスキャン出力モード切替信号に応じて切替えて制御するスキャン出力切替手段を備えることを特徴とするスキャンテスト装置。
【請求項６】
前記共用のスキャン出力端子は前記個別のスキャン出力端子のうちの１つであることを特徴とする請求項５記載のスキャンテスト装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路（ＬＳＩ）におけるスキャンテスト装置に関する。
【０００２】
【従来の技術】
近年、ＬＳＩは大規模化の一途をたどっており、ＬＳＩを効率よくテストするためのテスト容易化技術が重要視されている。ＬＳＩの優れたテスト容易化技術としてスキャンテスト手法が普及している。
【０００３】
スキャンテストにおいては、ＬＳＩに含まれる全てのフリップフロップを縦続接続してシフトレジスタに構成したスキャンチェーンを用いて外部から直接これらのフリップフロップにデータを与えることによりＬＳＩ内部の論理回路を動作させ、再びスキャンチェーンを用いてこれらのフリップフロップのデータを直接外部に読み出すことにより、効率よくＬＳＩのテストを実施することができる。
【０００４】
しかし、ＬＳＩに含まれる全てのフリップフロップからなるスキャンチェーンに対してシフト動作でデータを与え、再びシフト動作でデータを読み出すために、テストパターンは長大になり、スキャンテスト時間が増加するという欠点がある。
【０００５】
このような欠点を補うために、上記スキャンチェーンを複数に分割し、複数のスキャンチェーンをそれぞれ平行して動作させることにより、テストパターンを短くし、スキャンテスト時間を短縮することが行われている。
【０００６】
【発明が解決しようとする課題】
ＬＳＩチップをパッケージ化する際に外部端子数がウェハ状態より少なくなる場合のように、同一ＬＳＩチップでも使用形態により外部端子数が異なる場合は、外部端子数が最少となるパッケージに合わせてスキャンテスト用の外部端子が決まり、それに従ってスキャンチェーンの本数が決まることになる。
【０００７】
設計されたスキャンテスト回路において最長となるスキャンチェーンが短くなるほどスキャンテスト時間は短くなるが、各種のパッケージに実装されるＬＳＩチップにおいては、外部端子数が最少となるパッケージに合わせてスキャンテスト回路設計を行うことになるため、スキャンテスト用の外部端子数が制約されてスキャンチェーンの本数が少なくなり、スキャンテスト時間が長くなるという問題がある。
【０００８】
また、１つのスキャンチェーンを構成するフリップフロップの段数が非常に多くなった場合や、異なったクロック系統のフリップフロップを１つのスキャンチェーンに構成した場合に、スキャンチェーンの動作が不安定になる可能性があり、スキャンテストで誤動作が生じるという問題がある。
【０００９】
本発明は上記従来の問題を解決するためになされたもので、外部端子数が最少となるパッケージによりスキャンテスト用の外部端子数が制約される場合においても、スキャンチェーン数を減らさずにスキャンテスト回路を構成することができるスキャンテスト装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
この課題を解決するために、本発明の請求項１に係るスキャンテスト装置は、複数のスキャンチェーンを有する半導体集積回路において、この複数のスキャンチェーンのそれぞれの入力に対して、共用のスキャン入力端子に与えられるデータをスキャン入力選択制御信号に応じて順次選択的に入力させるスキャン入力切替手段を備えるものである。
【００１１】
上記構成によれば、スキャン入力切替器を備えることにより、１つの共用のスキャン入力端子から複数のスキャンチェーンに順次選択的にテストパターンを入力させることが可能となるので、スキャンテスト用の外部端子数が制約される場合においても、スキャンチェーン数を減らさずにスキャンテスト回路を構成することができる。
【００１２】
本発明の請求項２に係るスキャンテスト装置は、複数のスキャンチェーンを有する半導体集積回路において、この複数のスキャンチェーンのそれぞれの入力に対して、共用のスキャン入力端子に与えられるデータをスキャン入力選択制御信号に応じて順次選択的に入力させるか、個別のスキャン入力端子に与えられるデータをそれぞれ入力させるか、をスキャン入力モード切替信号に応じて切替えて制御するスキャン入力切替手段を備えるものである。
【００１３】
上記構成によれば、スキャン入力モード切替信号に応じて動作するスキャン入力切替器を備えることにより、スキャンテストにおけるテストパターンを、共用のスキャン入力端子から複数のスキャンチェーンに順次入力させるか、複数のスキャンチェーンそれぞれに専用のスキャン入力端子から入力させるかを切替えることができる。
【００１４】
そのことにより、スキャンテスト用の外部端子数が制約される場合は共用のスキャン入力端子からの入力を採用し、スキャンテスト用の外部端子数が十分に得られる場合は専用のスキャン入力端子からの入力を採用することができ、ＬＳＩチップを実装するパッケージに応じて最適な選択をすることができる。
【００１５】
本発明の請求項３に係るスキャンテスト装置は、請求項２記載のスキャンテスト装置において、前記共用のスキャン入力端子は前記個別のスキャン入力端子のうちの１つとするものである。
【００１６】
上記構成によれば、共用のスキャン入力端子を個別のスキャン入力端子のうちの１つとすることにより、ＬＳＩチップのレイアウトにおいて１端子を節約することができる。
【００１７】
本発明の請求項４に係るスキャンテスト装置は、複数のスキャンチェーンを有する半導体集積回路において、この複数のスキャンチェーンのそれぞれの出力をスキャン出力選択制御信号に応じて順次選択して共用のスキャン出力端子に出力させるスキャン出力切替手段を備えるものである。
【００１８】
上記構成によれば、スキャン出力切替器を備えることにより、複数のスキャンチェーンの出力を順次選択して１つの共用のスキャン出力端子に出力させることが可能となるので、スキャンテスト用の外部端子数が制約される場合においても、スキャンチェーン数を減らさずにスキャンテスト回路を構成することができる。
【００１９】
本発明の請求項５に係るスキャンテスト装置は、複数のスキャンチェーンを有する半導体集積回路において、この複数のスキャンチェーンのそれぞれの出力をスキャン出力選択制御信号に応じて順次選択して共用のスキャン出力端子に出力させるか、前記複数のスキャンチェーンの出力をそれぞれ個別のスキャン出力端子に出力させるか、をスキャン出力モード切替信号に応じて切替えて制御するスキャン出力切替手段を備えるものである。
【００２０】
上記構成によれば、スキャン出力モード切替信号により制御されるスキャン出力切替器を備えることにより、複数のスキャンチェーンの出力を順次選択して１つの共用のスキャン出力端子に出力させるか、それぞれに専用のスキャン出力端子へ出力させるかを切替えることができる。
【００２１】
そのことにより、スキャンテスト用の外部端子数が制約される場合は共用のスキャン出力端子への出力を採用し、スキャンテスト用の外部端子数が十分に得られる場合は専用のスキャン出力端子への出力を採用することができ、ＬＳＩチップを実装するパッケージに応じて最適な選択をすることができる。
【００２２】
本発明の請求項６に係るスキャンテスト装置は、請求項５記載のスキャンテスト装置において、前記共用のスキャン出力端子は前記個別のスキャン出力端子のうちの１つとするものである。
【００２３】
上記構成によれば、共用のスキャン出力端子を個別のスキャン出力端子のうちの１つとすることにより、ＬＳＩチップのレイアウトにおいて１端子を節約することができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
（実施の形態１）
図１は本発明の実施の形態１に係るスキャンテスト装置の構成を示すブロック図である。図１において、１０１、１１０、１１１、１１２は外部端子、１０２はスキャン入力切替器、１０３はスキャン入力選択制御信号、１０４、１０５、１０６は複数のスキャンチェーン、１０７、１０８、１０９はそれぞれスキャンチェーン１０４、１０５、１０６の入力端子である。
【００２５】
外部端子１０１および入力端子１０７、１０８、１０９はスキャン入力切替器１０２に接続され、スキャン入力選択制御信号１０３はスキャン入力切替器１０２に入力され、複数のスキャンチェーン１０４、１０５、１０６の出力はそれぞれ外部端子１１０、１１１、１１２に接続される。
【００２６】
次に図１のように構成されたスキャンテスト装置の動作を説明する。外部端子１０１は複数のスキャンチェーン１０４、１０５、１０６に対する共用のスキャン入力端子であり、スキャンテストにおいてテストパターンが入力される。
【００２７】
スキャン入力選択制御信号１０３は複数の状態を遷移する制御信号であり、スキャン入力切替器１０２は、外部端子１０１から入力される信号の接続先として、スキャン入力選択制御信号１０３に応じて入力端子１０７、１０８、１０９を順次選択する。これにより、外部端子１０１に与えられるテストパターンがスキャンチェーン１０４、１０５、１０６に対して順に送り込まれる。
【００２８】
外部端子１１０、１１１、１１２は複数のスキャンチェーン１０４、１０５、１０６に対応するスキャン出力端子であり、キャプチャ動作後、複数のスキャンチェーン１０４、１０５、１０６のデータは個別に外部端子１１０、１１１、１１２から出力され、外部から観測される。
【００２９】
なお、スキャン入力切替器１０２は当業者が容易に実現できるいずれの方法であっても良い。例えば、スキャン入力選択制御信号１０３に応じて１入力と３方向の出力の接続を切替えるスイッチ回路でも良いし、入力端子１０７、１０８、１０９それぞれにおいて入力を選択するマルチプレクサ回路を備えても良い。
【００３０】
このように本実施の形態１によれば、スキャン入力切替器を備えることにより、１つの共用のスキャン入力端子から複数のスキャンチェーンに順次選択的にテストパターンを入力させることが可能となるので、スキャンテスト用の外部端子数が制約される場合においても、スキャンチェーン数を減らさずにスキャンテスト回路を構成することができる。
【００３１】
（実施の形態２）
図２は本発明の実施の形態２に係るスキャンテスト装置の構成を示すブロック図である。図２において、２０１、２０２、２０３は複数のスキャンチェーン、２０４、２０５、２０６はそれぞれスキャンチェーン２０１、２０２、２０３の出力端子、２０７はスキャン出力切替器、２０８はスキャン出力選択制御信号、２０９は外部端子である。
【００３２】
出力端子２０４、２０５、２０６および外部端子２０９はスキャン出力切替器２０７に接続され、スキャン出力選択制御信号はスキャン出力切替器２０７に入力される。
【００３３】
次に図２のように構成されたスキャンテスト装置の動作を説明する。スキャン出力選択制御信号２０８は複数の状態を遷移する制御信号であり、スキャン出力切替器２０７は、外部端子２０９へ出力する信号の接続先として、スキャン出力選択制御信号２０８に応じて出力端子２０４、２０５、２０６を順次選択する。
【００３４】
外部端子２０９は複数のスキャンチェーン２０１、２０２、２０３に対する共用のスキャン出力端子である。スキャンテストにおいては、キャプチャ動作後、複数のスキャンチェーン２０１、２０２、２０３のデータがスキャン出力選択制御信号２０８に応じて順に選択されて外部端子２０９から出力され、外部から観測される。
【００３５】
なお、スキャン出力切替器２０７は当業者が容易に実現できるいずれの方法であっても良い。例えば、スキャン出力選択制御信号２０８に応じて３方向の入力と１出力の接続を切替えるスイッチ回路でも良いし、出力端子２０９へ出力する信号を選択するマルチプレクサ回路を備えても良い。
【００３６】
このように本実施の形態２によれば、スキャン出力切替器を備えることにより、複数のスキャンチェーンの出力を順次選択して１つの共用のスキャン出力端子に出力させることが可能となるので、スキャンテスト用の外部端子数が制約される場合においても、スキャンチェーン数を減らさずにスキャンテスト回路を構成することができる。
【００３７】
以上に説明した実施の形態２のスキャンテスト装置と実施の形態１のスキャンテスト装置の双方を備えてスキャンテスト装置を構成することもできる。双方の機能を備えた構成により、１つの共用のスキャン入力端子から複数のスキャンチェーンに順次選択的にテストパターンを入力させることと、複数のスキャンチェーンの出力を順次選択して１つの共用のスキャン出力端子に出力させることが可能となるので、さらにスキャンテスト用の外部端子数を減らすことができ、スキャンテスト用の外部端子数が強く制約される場合においても、スキャンチェーン数を減らさずにスキャンテスト回路を構成することができる。
【００３８】
（実施の形態３）
図３は本発明の実施の形態３に係るスキャンテスト装置の構成を示すブロック図である。図３において、３０１〜３０３、３１２〜３１４は外部端子、３０４はスキャン入力切替器、３０５はスキャン入力選択制御信号、３０６、３０７、３０８は複数のスキャンチェーン、３０９、３１０、３１１はそれぞれスキャンチェーン３０６、３０７、３０８の入力端子、３１５はスキャン入力モード切替信号、３１６、３１７はセレクタである。
【００３９】
入力端子３１０、３１１にはそれぞれセレクタ３１６、３１７の出力が接続され、セレクタ３１６、３１７それぞれの片方の入力および入力端子３０９およびおよび外部端子３０１はスキャン入力切替器３０４に接続され、セレクタ３１６、３１７それぞれの他方の入力はそれぞれ外部端子３０２、３０３に接続され、スキャン入力選択制御信号３０５はスキャン入力切替器３０４に入力され、スキャン入力モード切替信号３１５はスキャン入力切替器３０４およびセレクタ３１６、３１７に入力され、複数のスキャンチェーン３０６、３０７、３０８の出力はそれぞれ外部端子３１２、３１３、３１４に接続される。
【００４０】
次に図３のように構成されたスキャンテスト装置の動作を説明する。外部端子３０１は複数のスキャンチェーン３０６、３０７、３０８に対する共用のスキャン入力端子となるとともに、スキャンチェーン３０６の専用のスキャン入力端子となる。外部端子３０２、３０３はそれぞれスキャンチェーン３０７、３０８に対する専用のスキャン入力端子である。
【００４１】
スキャン入力モード切替信号３１５は、スキャンテストにおけるテストパターンを、共用のスキャン入力端子から複数のスキャンチェーンに順次入力させるか、複数のスキャンチェーンそれぞれに専用のスキャン入力端子から入力させるかを切替える制御信号である。
【００４２】
また、スキャン入力選択制御信号３０５は複数の状態を遷移する制御信号であり、スキャン入力モード切替信号３１５が共用のスキャン入力端子の選択を指示している場合に、スキャン入力切替器３０４は、外部端子３０１から入力される信号の接続先として、スキャン入力選択制御信号３０５に応じて入力端子３０９、セレクタ３１６、３１７を順次選択する。
【００４３】
スキャン入力モード切替信号３１５が共用のスキャン入力端子の選択を指示している場合は、セレクタ３１６、３１７はスキャン入力切替器３０４からの信号を選択する。これにより、外部端子３０１に与えられるテストパターンがスキャンチェーン３０６、３０７、３０８に対して順に送り込まれる。
【００４４】
スキャン入力モード切替信号３１５が専用のスキャン入力端子の選択を指示している場合は、スキャン入力選択制御信号３０５の状態によらず、スキャン入力切替器３０４は外部端子３０１から入力される信号の接続先として入力端子３０９を選択する。また、セレクタ３１６、３１７はそれぞれ外部端子３０２、３０３を選択する。これにより、スキャンチェーン３０６、３０７、３０８には、それぞれ外部端子３０１、３０２、３０３に与えられるテストパターンが送り込まれる。
【００４５】
外部端子３１２、３１３、３１４は複数のスキャンチェーン３０６、３０７、３０８に対応するスキャン出力端子であり、キャプチャ動作後、複数のスキャンチェーン３０６、３０７、３０８のデータは個別に外部端子３１２、３１３、３１４から出力され、外部から観測される。
【００４６】
このように本実施の形態３によれば、スキャン入力モード切替信号により制御されるスキャン入力切替器とセレクタを備えることにより、スキャンテストにおけるテストパターンを、共用のスキャン入力端子から複数のスキャンチェーンに順次入力させるか、複数のスキャンチェーンそれぞれに専用のスキャン入力端子から入力させるかを切替えることが可能となる。
【００４７】
その結果、スキャンテスト用の外部端子数が制約される場合は共用のスキャン入力端子からの入力を採用し、スキャンテスト用の外部端子数が十分に得られる場合は専用のスキャン入力端子からの入力を採用することができ、ＬＳＩチップを実装するパッケージに応じて最適な選択をすることが可能となる。
【００４８】
（実施の形態４）
図４は本発明の実施の形態４に係るスキャンテスト装置の構成を示すブロック図である。図４において、４０１、４０２、４０３は複数のスキャンチェーン、４０４、４０５、４０６はそれぞれスキャンチェーン４０１、４０２、４０３の出力端子、４０７はスキャン出力切替器、４０８はスキャン出力選択制御信号、４０９、４１０、４１１は外部端子、４１２はスキャン出力モード切替信号、４１３、４１４は出力切替回路である。
【００４９】
出力端子４０５、４０６にはそれぞれ出力切替回路４１３、４１４が接続され、出力切替回路４１３、４１４それぞれの片方の出力および出力端子４０４および外部端子４０９はスキャン出力切替器に接続され、出力切替回路４１３、４１４それぞれの他方の出力は外部端子４１０、４１１に接続され、スキャン出力選択制御信号４０８はスキャン出力切替器４０７に入力され、スキャン出力モード切替信号４１２はスキャン入力切替器４０７および出力切替回路４１３、４１４に入力される。
【００５０】
次に図４のように構成されたスキャンテスト装置の動作を説明する。外部端子４０９は複数のスキャンチェーン４０１、４０２、４０３に対する共用のスキャン出力端子となるとともに、スキャンチェーン４０１専用のスキャン出力端子となる。外部端子４１０、４１１はそれぞれスキャンチェーン４０２、４０３に対する専用のスキャン出力端子である。
【００５１】
スキャン出力モード切替信号４１２は、複数のスキャンチェーンのそれぞれの出力を、共用のスキャン出力端子に順次出力させるか、複数のスキャンチェーンそれぞれの専用のスキャン出力端子に出力させるかを切替える制御信号である。
【００５２】
また、スキャン出力選択制御信号４０８は複数の状態を遷移する制御信号であり、スキャンテストにおいては、スキャン出力モード切替信号４１２が共用のスキャン出力端子の選択を指示している場合に、出力切替回路４１３、４１４はそれぞれ出力端子４０５、４０６からの信号をスキャン出力切替器４０７に入力し、スキャン出力切替器４０７はスキャン出力選択制御信号４０８に応じて出力端子４０４、出力切替回路４１３、４１４を順次選択して外部端子４０９へ出力する。
【００５３】
スキャン出力モード切替信号４１２が専用スキャン出力端子の選択を指示している場合は、スキャン入力選択制御信号４０８の状態によらず、スキャン出力切替器４０７は出力端子４０４を選択して外部端子４０９へ出力し、出力切替回路４１３、４１４は出力端子４０５、４０６からの信号をそれぞれ外部端子４１０、４１１へ出力する。
【００５４】
本実施の形態では、出力切替回路４１３、４１４を用いて、出力端子４０５、４０６からの信号をスキャン出力切替器４０７へ接続するか、あるいは外部端子４１０、４１１へ接続するかを切替えたが、電気的特性等において問題が無い場合は、出力切替回路４１３、４１４を用いずに、出力端子４０５、４０６からの信号をスキャン出力切替器４０７と外部端子４１０、４１１の双方に接続しても良い。
【００５５】
このように本実施の形態４によれば、スキャン出力モード切替信号により制御されるスキャン出力切替器を備えることにより、複数のスキャンチェーンの出力を順次選択して１つの共用のスキャン出力端子に出力させるか、それぞれに専用のスキャン出力端子へ出力させるかを切替えることが可能となる。
【００５６】
その結果、スキャンテスト用の外部端子数が制約される場合は共用のスキャン出力端子への出力を採用し、スキャンテスト用の外部端子数が十分に得られる場合は専用のスキャン出力端子への出力を採用することができ、ＬＳＩチップを実装するパッケージに応じて最適な選択をすることが可能となる。
【００５７】
以上に説明した実施の形態４のスキャンテスト装置と実施の形態３のスキャンテスト装置の双方を備えてスキャンテスト装置を構成することもできる。双方の機能を備えた構成により、スキャンテスト用の外部端子数が制約される場合は、共用のスキャン入力端子からの入力と共用のスキャン出力端子への出力を採用し、スキャンテスト用の外部端子数が十分に得られる場合は、専用のスキャン入力端子からの入力と専用のスキャン出力端子への出力を採用することができ、ＬＳＩチップを実装するパッケージに応じて最適な選択をすることが可能となる。
【００５８】
【発明の効果】
以上説明したように、本発明によれば、１つの共用のスキャン入力端子から複数のスキャンチェーンに順次選択的にテストパターンを入力させることが可能となるので、スキャンテスト用の外部端子数が制約される場合においても、スキャンチェーン数を減らさずにスキャンテスト回路を構成することができる。
【００５９】
さらに本発明によれば、スキャンテストにおけるテストパターンを、共用のスキャン入力端子から複数のスキャンチェーンに順次入力させるか、複数のスキャンチェーンそれぞれに専用のスキャン入力端子から入力させるかを切替えることができため、ＬＳＩチップを実装するパッケージに応じてスキャン入力端子の最適な選択をすることができる。
【００６０】
さらに本発明によれば、複数のスキャンチェーンの出力を順次選択して１つの共用のスキャン出力端子に出力させることが可能となるので、スキャンテスト用の外部端子数が制約される場合においても、スキャンチェーン数を減らさずにスキャンテスト回路を構成することができる。
【００６１】
さらに本発明によれば、複数のスキャンチェーンの出力を順次選択して１つの共用のスキャン出力端子に出力させるか、複数のスキャンチェーンそれぞれに専用のスキャン出力端子へ出力させるかを切替えることができるため、ＬＳＩチップを実装するパッケージに応じてスキャン出力端子の最適な選択をすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るスキャンテスト装置の構成を示すブロック図。
【図２】本発明の実施の形態２に係るスキャンテスト装置の構成を示すブロック図。
【図３】本発明の実施の形態３に係るスキャンテスト装置の構成を示すブロック図。
【図４】本発明の実施の形態４に係るスキャンテスト装置の構成を示すブロック図。
【符号の説明】
１０１、１１０、１１１、１１２、２０９、３０１、３０２、３０３、３１２、３１３、３１４、４０９、４１０、４１１　外部端子
１０２、３０４　スキャン入力切替器
１０３、３０５　スキャン入力選択制御信号
１０４、１０５、１０６、２０１、２０２、２０３、
３０６、３０７、３０８、４０１、４０２、４０３　スキャンチェーン
１０７、１０８、１０９、３０９、３１０、３１１　入力端子
２０４、２０５、２０６、４０４、４０５、４０６　出力端子
２０７、４０７　スキャン出力切替器
２０８、４０８　スキャン出力選択制御信号
３１５　スキャン入力モード切替信号
３１６、３１７　セレクタ
４１２　スキャン出力モード切替信号
４１３、４１４　出力切替回路
【図１】
2004037254.tif 000003
【図２】
2004037254.tif 000004
【図３】
2004037254.tif 000005
【図４】
2004037254.tif 000006