(57)【要約】【課題】ＩＩＩ−Ｖ族化合物半導体を主体とするヘテロ接合バイポーラトランジスタの製造において配線工程を簡略化する。【解決手段】エミッタコンタクトメサ、ベース・コレクタメサ、サブコレクタメサの三つのメサを形成してトランジスタ基本構造を完成後、全体を保護絶縁膜で覆う。その後、コレクタ、ベース、エミッタの各電極に対応する箇所に絶縁膜開口部を形成する。電極金属を形成しないまま、当該開口部および電極引出配線に相当するパターンをレジストで形成する。その後、電極引出金属と電極金属を同時に同一の金属構成で形成する。電極形成工程と、電極引出配線工程を同時に形成するために工程が簡略化される。【選択図】  図１
2004335890.tif 000002
【特許請求の範囲】
【請求項１】
コレクタ電極、ベース電極およびエミッタ電極を有するバイポーラトランジスタを備えた半導体装置であって、
前記コレクタ電極、ベース電極およびエミッタ電極のうちの少なくとも一つの電極と、該少なくとも一つの電極に接続される配線金属とが一体に形成されていることを特徴とする半導体装置。
【請求項２】
前記コレクタ電極および前記ベース電極と前記配線金属とが一体に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記トランジスタは、基板上に順次に積層されたサブコレクタ層、コレクタ層、ベース層、エミッタ層およびエミッタコンタクト層を備えており、前記エミッタ層および前記基板がＩｎＰからなり、前記サブコレクタ層、コレクタ層、ベース層およびエミッタコンタクト層がＩｎＧａＡｓからなる、請求項１に記載の半導体装置。
【請求項４】
前記一体に形成された金属は、Ｐｔ、Ｔｉ、ＰｔおよびＡｕが前記基板側から順次に積層された構造を有する多層金属である、請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
基板上に複数の半導体層を順次に積層して半導体多層構造を形成し、
前記半導体多層構造の上面に保護膜を形成し、
前記半導体多層構造の上面に至る第１の開口部を前記保護膜に形成し、
前記保護膜を覆う下部フォトレジストを形成し、
前記下部フォトレジストを覆い、前記下部フォトレジストと化学的性質の異なる材料からなる中間層を形成し、
前記中間層を覆う上部フォトレジストを形成し、
前記中間層のうち前記第１開口部の上方に位置する部分が露出するように前記上部フォトレジストをパターニングし、
パターニングされた前記上部フォトレジストを用いて前記中間層をエッチングし、前記下部フォトレジストが露出するように第２の開口部を前記中間層に形成し、
前記第２開口部から前記下部フォトレジストをエッチングして、前記第１開口部と前記第２開口部とを連通させ、
前記第１開口部から露出する前記半導体多層構造の上面に前記第２開口部を通じて金属を堆積させることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はヘテロ接合バイポーラトランジスタ（ＨＢＴ）に関し、なかでも、コレクタ（Ｃ）、ベース（Ｂ）およびエミッタ（Ｅ）の電極構造、ならびにその配線構造に関する。
【０００２】
【従来の技術】
図４は、従来のＨＢＴの構造を示す断面図である。以下、製造工程順に従い、このＨＢＴの構造を説明する。
【０００３】
半絶縁性のＩｎＰ基板１０上に、ｎ＋導電型のＩｎＧａＡｓサブコレクタ層（ＳＣ層）１１を３００ｎｍ、ｎ導電型のＩｎＧａＡｓコレクタ層（Ｃ層）１２を４００ｎｍ、ｐ導電型のＩｎＧａＡｓベース層（Ｂ層）１３を５０ｎｍ、ｉ導電型のＩｎＰエミッタ層（Ｅ層）１４を１０ｎｍ、そしてｎ＋導電型のＩｎＧａＡｓ工ミッタコンタクト層（ＥＣ層）１５を２５０ｎｍ、連続的に堆積する。ここで、ｉ導電型は、不純物を意図的にドーピングしていなことを示し、ｎ＋導電型は、ｎ型のドーパントをｎ導電型の層よりも多量にドーピングしていることを示す。
【０００４】
これらの層を形成後、まずＥＣ層１５を第１のメサ形状に加工し、次いで、Ｅ、ＢおよびＣ層１２〜１４を第１メサよりも大きい第２のメサ形状に加工する。
そして、最後にＳＣ層１１を第１および第２のメサよりも大きい第３のメサ形状に加工する。これにより、ＨＢＴの基本半導体層構造が得られる。メサ形状の加工には、ウエットエッチングを用いることができる。
【０００５】
ＨＢＴ基本構造の形成後、厚さ２５０ｎｍのＳｉＮ保護膜２０でこの基本構造の表面を覆う。その後、ＳｉＮ膜２０においてコレクタ電極３１、ベース電極３２およびエミッタ電極３３に対応する位置に開口部を設け、この開口部にＰｔ／Ｔｉ／Ｐｔ／Ａｕの多層電極金属を形成する。これにより、コレクタ電極３１、ベース電極３２およびエミッタ電極３３が形成される。具体的には、反応性イオンエッチング（ＲＩＥ）によりＳｉＮ膜２０に開口部を形成し、次いで、上記４種の金属を蒸着等の方法で連続的に積層する。その後、ＲＩＥで使用したパターニングされたフォトレジストを除去すると同時に、フォトレジスト上に堆積した不要な金属を取り除く。以上は、いわゆるリフトオフ法と呼ばれる方法である。
ここで、連続的とは、ＲＩＥ工程で用いたフォトレジストを除去することなく、次工程の金属を蒸着することと、数種の金属（Ｐｔ、Ｔｉ、Ｐｔ、Ａｕ）を、半導体基板を大気にさらすことなく真空蒸着装置の中で連続的に形成することを意味している。
【０００６】
電極形成後、厚さ１００ｎｍのＳｉＮ膜２１でトランジスタ基本構造の表面を再度覆う。その後、コレクタ電極３１、ベース電極３２およびエミッタ電極３３用の引出配線４０を形成するために、ＲＩＥによって第２のＳｉＮ膜２１に開口部を形成する。開口部の形成後、ＲＩＥで使用したパターニングされたフォトレジストを除去する。その後、電極３１〜３３から引き出される引出配線４０のパターンをフォトレジストにより形成し、このパターンに基づいて配線金属であるＴｉ／Ｐｔ／Ａｕを蒸着などの方法により形成する。これにより、Ｔｉ／Ｐｔ／Ａｕからなる引出配線４０が形成される。
【０００７】
【発明が解決しようとする課題】
従来の電極形成および配線工程では、電極を形成し、この電極に対して配線を施すまでに、非常に多くの工程を必要とする。すなわち、１）第１のＳｉＮ膜２０に開口部を設ける工程、２）この開口部に電極金属を形成する工程、３）第２のＳｉＮ膜２１を形成する工程、４）この第２のＳｉＮ膜２１に開口部を設ける工程、そして５）この開口部に引出配線４０を形成する工程、である。これら一連の工程だけとってみても、フォトレジストを用いたパターニングは、１）、４）、５）での三回を要する。
【０００８】
また、上記３）の工程では、その前の工程で形成した電極金属（３１〜３３）に引出配線４０を接触させるため、ＳｉＮ膜２１に開口部を形成する。この開口部は、電極金属の外周よりも小さくなければならない。そのため、４）の工程で設けるＳｉＮ膜２１の開口部の面積を小さくするか、あるいは１）の工程で形成する電極金属の面積を大きくする必要がある。前者の場合には、電極の接触抵抗の増大を招いてしまう。後者の場合には、トランジスタ基本構造の面積が大きくなり、高密度な集積化が困難となる。
【０００９】
さらに、電極部の周辺でＳｉＮ膜を２回エッチングしなければならないため、図５に示されるような問題が生じる。すなわち、最初のエッチングの際に生じた、電極金属３１〜３３とＳｉＮ膜２０の開口部のエッジとの隙間を、２回目のＳｉＮ膜２１の形成時に十分に埋めることができない。そのため、図５に示すように、２回目に形成したＳｉＮ膜２１の表面に急峻な段差が生じることがある。また、電極金属３１〜３３とＳｉＮ膜２０の開口部エッジとの隙間が大きい場合には、その隙間において配線金属４０が薄くなったり、極端な場合には、配線金属４０がこの個所で断線してしまうことがある。
【００１０】
【課題を解決するための手段】
本発明は、上記課題を解決するために為されたものであり、従来問題であった電極の接触抵抗の増加およびデバイス面積の増大の双方を抑えつつ、より少ない工程で製造可能な半導体装置を提供する。すなわち、本発明は、化合物半導体基板上に形成されたバイポーラトランジスタを備える半導体装置であって、このトランジスタの電極金属と、その電極金属に接続される配線金属とが一体に形成されていることを特徴とする。
【００１１】
トランジスタは、基板上に順次に積層されたサブコレクタ層、コレクタ層、ベース層、エミッタ層およびエミッタコンタクト層を備えていてもよい。エミッタ層および基板は、ＩｎＰから構成されていてもよい。サブコレクタ層、コレクタ層、ベース層およびエミッタコンタクト層は、ＩｎＧａＡｓから構成されていてもよい。また、一体に形成される電極金属および配線金属は、Ｐｔ、Ｔｉ、ＰｔおよびＡｕが基板側から順次に積層された構造を有する多層金属であってもよい。本明細書では、このような多層金属をＰｔ／Ｔｉ／Ｐｔ／Ａｕと表記する。
【００１２】
本発明に係る半導体装置では、電極金属と配線金属とが一体なので、ＳｉＮ保護膜の形成後、電極金属と配線金属を同時に形成することができる。このため、ＳｉＮ膜の形成は一回だけでよく、したがって、ＳｉＮ膜への開口部の形成も一回だけでよい。よって、本発明の半導体装置は、従来よりも少ない工程で製造することができる。ＳｉＮ膜中の一つの開口部に電極金属および配線金属を形成できるので、従来技術のように電極金属および配線金属を別個の開口部に設ける必要はない。このため、電極金属と配線金属の位置合わせのためにＳｉＮ膜に設ける開口部に余裕度を与える必要はなく、また、電極金属の面積を大きくする必要もない。その結果、電極抵抗の増加を招くことなく高密度の集積化を図ることが可能となる。
【００１３】
本発明に係る半導体装置は、以下の方法によって製造することができる。この方法では、基板上に複数の半導体層を順次に積層して半導体多層構造を形成し、その多層構造の上面に保護膜を形成する。次に、多層構造の上面に至る第１の開口部を保護膜に形成する。続いて、保護膜の上に下部フォトレジスト、中間層および上部フォトレジストを順次に形成する。下部フォトレジストは、保護層を覆う。中間層は、下部フォトレジストを覆い、下部フォトレジストと化学的性質の異なる材料から構成されている。上部フォトレジストは、中間層を覆う。この後、中間層のうち第１開口部の上方に位置する部分が露出するように上部フォトレジストをパターニングし、パターニングされた上部フォトレジストを用いて中間層をエッチングする。次に、下部フォトレジストが露出するように第２の開口部を中間層に形成し、第２開口部から下部フォトレジストをエッチングして、第２開口部と第１開口部とを連通させる。この後、第１開口部から露出する半導体多層構造の上面に第２開口部を通じて金属を堆積させる。この方法によれば、半導体多層構造用の電極と、その電極用の引出配線とを同時に形成することができる。
【００１４】
【発明の実施の形態】
以下では、添付の図面を参照しながら、本発明の実施形態を詳述する。図１は、本実施形態に係るヘテロバイポーラトランジスタ（ＨＢＴ）の構造を示す断面図である。このＨＢＴは、基板１０上に順次に積層されたサブコレクタ層１１、コレクタ層１２、ベース層１３、エミッタ層１４およびエミッタコンタクト層１５を基本構造として備えている。サブコレクタ層１１、コレクタ層１２、ベース層１３、エミッタ層１４およびエミッタコンタクト層１５は、それぞれメサ形状を有している。これらの層１１〜１５は、保護膜２０によって覆われている。
【００１５】
保護膜２０の複数の箇所には、サブコレクタ層１１、エミッタ層１４およびエミッタコンタクト層１５まで延在する開口部が設けられている。これらの開口部には、多層金属４１が充填されている。後述するように、多層金属４１は、複数の金属が順次に積層されて形成される。この多層金属４１は、ＨＢＴのコレクタ電極３１、ベース電極３２およびエミッタ電極３３として機能するとともに、ＨＢＴの周辺に設けられた他の電気素子との接続用の引出配線４０としても機能する。すなわち、多層金属４１は、電極３１〜３３と引出配線４０とが一体化された金属層である。
【００１６】
以下では、図２および図３を参照しながら、本実施形態のＨＢＴの製造方法を説明する。図２および図３は、図１に示されるＨＢＴの製造工程を順次に示す断面図である。
【００１７】
図２（Ａ）に示されるように、半絶縁性ＩｎＰ基板１０の（００１）面上に、ｎ＋導電型のＩｎＧａＡｓからなるサブコレクタ層１１、ｎ導電型のＩｎＧａＡｓからなるコレクタ層１２、ｐ導電型のＩｎＧａＡｓからなるベース層１３、ｉ導電型のＩｎＰからなるエミッタ層１４、そして、ｎ＋導電型のＩｎＧａＡｓからなるエミッタコンタクト層１５を連続的に、例えば周知のＯＭＶＰＥ法等により成長させる。各層の厚さは、サブコレクタ層１１からエミッタコンタクト層１５に向かって、それぞれ３００ｎｍ、４００ｎｍ、５０ｎｍ、１０ｎｍおよび２５０ｎｍである。ｎ導電型の層のドーパントとしては、例えば、Ｓｉ（シリコン）を使用でき、ｐ導電型の層のドーパントとしては、例えば、Ｃ（炭素）またはＺｎ（亜鉛）を使用できる。
【００１８】
層１１〜１５からなる積層構造の形成後、図２（Ｂ）に示されるように、エミッタコンタクト（ＥＣ）層１５を第１のメサＭ１に加工する。図２（Ｂ）において、［００１］のように数字を［］で囲んだ表示は結晶方向を示す。第１のメサＭ１の長手方向は［０１１］である。図２（Ｂ）に示す断面は、第１のメサＭ１の長手方向［０１１］と垂直であり、［０１−１］方向および［０１−１］方向と平行である。閃亜鉛鉱型の結晶の特徴を反映して、［０１１］方向と垂直な断面は、逆メサの形状を示す。すなわち、逆メサＭ１の長手方向と垂直な断面では、側辺が上辺および下辺に対して傾斜している。メサの形成には一般的なウエットエッチング方法を用いることができる。図１の様な逆メサ形状を際だたせる場合には、ＩｎＧａＡｓ層のエッチング液としてリン酸系の溶液を用いることができる。厚さ２５０ｎｍのエミッタコンタクト層１５の場合、［０１１］方向と垂直な断面の上辺の幅が１．５μｍ程度かつ下辺の幅が１．１μｍ程度の逆メサ形状が得られる。
【００１９】
第１のメサＭ１の形成後、図２（Ｃ）に示されるように、エミッタ（Ｅ）層１４、ベース（Ｂ）層１３、コレクタ（Ｃ）層１２の各層、およびサブコレクタ（ＳＣ）層１１の一部を第２のメサＭ２に加工する。第２のメサＭ２の［０１１］方向と垂直な断面の上辺の幅は５μｍ程度である。ＩｎＰエミッタ層１４のエッチングには塩酸系の溶液を、ＩｎＧａＡｓ層のエッチングには硫酸系の液を用いることができる。液の濃度（すなわち、エッチング速度）に応じて、第２のメサＭ２を図２（Ｃ）の様に上辺と側辺がほぼ垂直の断面を有するメサ形状に加工することもできるし、エミッタコンタクト層１５と同様な逆メサの形状に加工することもできる。また、配線形成での便宜を考慮して、第２のメサＭ２を順メサ形状に加工してもよい。
【００２０】
次いで、図３（Ａ）に示されるように、サブコレクタ（ＳＣ）層１１をＩｎＰ基板１０までエッチングして第３のメサＭ３を形成する。第３のメサＭ３は、このＨＢＴと隣接トランジスタ構造との電気的なアイソレーションを実現する。第３のメサＭ３を形成するためのエッチングでは、上記と同様にリン酸系の液を用いることも可能であるし、逆メサ形状を際立たせない場合には、酢酸系の液を用いることも可能である。酢酸系エッチャントの場合には、ＩｎＰ基板１０の一部もエッチングされることとなる。この場合には、隣接トランジスタとのアイソレーションがより確実なものとなる。第３のメサＭ３の［０１１］方向と垂直な断面の上辺の幅は９μｍ程度である。
【００２１】
これらのメサ形成後、基板１０および層１１〜１５の表面全体を覆うように厚さ２５０ｎｍのＳｉＮ保護膜２０を形成する。これにより、ＨＢＴの基本構造が完成する。ＳｉＮ膜２０は、例えばプラズマＣＶＤ法により作製することが可能である。
【００２２】
なお、ＳｉＮ膜２０に代え、同程度の厚さのｉ−ＩｎＰもしくは、エミッタコンタクト層１５、エミッタ層１４およびベース層１３の各半導体材料に対して格子整合し、かつ、エネルギーギャップが大きく、不純物を意図的にドープしていない半導体からなる第２の保護膜を形成し、基板１０からエミッタコンタクト層１５までの全体を覆い、この第２保護膜を覆う様にＳｉＮ膜２０を形成することも可能である。この場合には、メサＭ１〜Ｍ３の表面と保護膜との界面に形成される再結合準位の密度が、ＳｉＮ膜２０が直接メサＭ１〜Ｍ３に接する場合に比較して格段に小さくなる。このため、このような再結合準位を介するリーク電流を低減することが可能である。
【００２３】
ＳｉＮ保護膜２０の形成後、図３（Ｂ）に示されるように、第２のメサＭ２の上面におけるベース電極形成個所および第３のメサＭ３の上面におけるコレクタ電極形成個所を露出させる様にフォトレジストをパターニングし、このパターンに従ってＳｉＮ保護膜２０に開口部２５を設ける。開口部２５の形成には、例えば、反応性イオンエッチング（ＲＩＥ）を用いることができる。上記の第２保護層が存在する場合には、ＳｉＮ膜２０をエッチングした後、この第２保護層にも開口部を設ける必要がある。第２保護層がｉ−ＩｎＰからなる場合は、開口部の形成に塩酸系の溶液を用いることができる。
【００２４】
開口部２５の形成後、フォトレジストをいったん全て除去する。その後、多層フォトレジストにより、ベース電極３２、コレクタ電極３１、および隣接するトランジスタとの間を電気的に接続する引出配線４０のパターンを兼ねるフォトレジストパターンを形成する。
【００２５】
詳述すると、トランジスタ基本構造の上面全体を覆うように第１のフォトレジスト５１を均一に塗布する。次いで、塗布されたフォトレジスト５１とは化学的性質の異なる材料からなる中間層５２をフォトレジスト５１上に均一に形成する。その後、この中間層５２の上に第２のフォトレジスト５３を形成する。露光・現像によるパターニングは最後に形成された第２のフォトレジスト５３に施される。このパターニングは、中間層５２のうち開口部２５の上方に位置する部分が露出するように行われる。
【００２６】
この後、形成されたパターンに基づいて中間層５２をエッチングする。これにより、中間層５２に開口部５５が形成される。開口部５５からは、第１フォトレジスト５１の上面が露出する。開口部５５は、保護膜２０の開口部２５の上方に位置する。中間層５２が例えばＳｉＯ２から構成されているとすると、ＲＩＥにおいてエッチングガスを適宜選択することにより、第２のフォトレジストのパターンに影響を与えることなく、ＳｉＯ２のみを第２のフォトレジストのパターンに従って加工し、このＳｉＯ２に開口部を設けることが可能となる。
【００２７】
次いで、第１のフォトレジスト５１を酸素プラズマによって開口部５５からエッチングする。この時、第１のフォトレジスト５１において中間層５２で覆われた領域は、酸素プラズマに晒されることがないので、除去されない。中間層５２上の第２のフォトレジスト、および、中間層５２の開口部５５から露出する第１のフォトレジスト５１のみをエッチングすることができる。なお、この際に、酸素プラズマによるエッチングはほぼ等方的に進行するので、中間層５２の開口部５５ではサイドエッチが発生することとなる。この結果、最初に塗布した第１のフォトレジスト５１と中間層５２により庇形状が形成される（図３（Ｃ））。中間層５２の開口部５５を、前の工程で形成した保護膜２０の開口部２５を含むようにしておくことで、この保護膜２０の開口部２５の全体が、次の工程で形成される金属により覆われることとなる。
【００２８】
この後、この庇形状パターン上に周知の方法、例えば真空蒸着法により、Ｐｔ、Ｔｉ、ＰｔおよびＡｕを連続的に形成する。連続的という意味は、先に述べたように、真空蒸着炉から試料を取り出すことなく、一連の作業を真空蒸着炉内で連続的に行うことを意味する。この結果、図３（Ｃ）に示されるように多層金属４１が形成される。金属材料は、開口部５５を通じて開口部２５へ供給される。
これにより、多層金属４１は、開口部２５から露出するサブコレクタ層１１およびエミッタ層１４の上面を覆うように堆積させられる。
【００２９】
ところで、多層金属４１は中間層５２上にも当然に蒸着する。しかし、中間層５２上の多層金属４１は、庇により、開口部５５内に形成された多層金属４１とは切り離されている。したがって、中間層５２上の多層金属４１は、第１のフォトレジスト５１を有機溶剤で除去する過程で、中間層５２と一緒に取り除かれる。以上の工程により、保護膜２０に設けた電極開口部２５を覆うとともに、隣接するトランジスタとの間を電気的に接続する多層金属４１が保護膜２０上に形成される。この多層金属４１は、電極３１および３２と引出配線４０の双方の役割を果たす。
【００３０】
第１のフォトレジスト５１と中間層５２を除去した後、多層金属４１とベース層１３およびサブコレクタ層１１とのオーミック接続を果たすために、熱処理を４００℃、１分の条件で行う。これにより、多層金属４１中のＰｔがベース層１３およびサブコレクタ層１１にシンターし、ＩｎＧａＡｓ半導体との間でオーミック接続が実現される。なお、ベース電極３２は、エミッタ層１４上に形成されることとなるが、このエミッタ層１４はその厚さが１０ｎｍと非常に薄いため、熱処理による金属のシンターに対しては、ほぼ透明とみなされる。
【００３１】
上述の一連の工程によりベース電極３２、コレクタ電極３１、および配線層４０が同時に形成されることとなる。次いで、例えばＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）とエッチバックを組み合わせた方法により、トランジスタ基本構造およびその周辺部に対して、層間絶縁膜の平坦化を施す。その後、ベース電極３２およびコレクタ電極３１と同様の方法により電極金属と配線金属の同時形成を行い、エミッタコンタクト層１５上にエミッタ電極３３を形成する。これにより、図１に示されるＨＢＴを有する集積回路が完成する。
【００３２】
以下では、本実施形態の利点を説明する。本実施形態のＨＢＴでは、電極３１〜３３と配線４０とが多層金属４１として一体化されている。したがって、電極金属と配線金属を同時に形成することができる。このため、本実施形態のＨＢＴは、従来よりも少ない工程で製造することができる。
【００３３】
また、ＳｉＮ保護膜２０中の一つの開口部２５に電極金属および配線金属の双方を形成できるので、従来技術のように電極金属および配線金属を別個の開口部に設ける必要はない。このため、電極金属と配線金属の位置合わせのためにＳｉＮ膜に設ける開口部に余裕度を与える必要はなく、また、電極金属の面積を大きくする必要もない。その結果、電極抵抗の増加を招くことなく高密度の集積化を図ることができる。
【００３４】
上述した実施形態では、隣接するトランジスタ間を電極金属で接続する場合について説明したが、本発明はこの様な形態に限定されることはない。基板上に隣接して形成されるトランジスタと抵抗素子とを接続する配線金属と、トランジスタの電極金属を同時に形成することも可能である。ここで、抵抗素子は、金属抵抗であってもよいし、あるいはイオン注入による注入抵抗等であってもよい。また、高濃度にドープされた半導体層も抵抗素子として用いることが可能である。
このほかに、同じトランジスタ基本構造内のコレクタ電極とベース電極とを直接接続する場合にも、本発明に係る配線構造および電極構造を適用することが可能である。また、上記実施形態では、エミッタ電極を他のベース電極、コレクタ電極、および配線金属と別の工程で作製するが、これら三つの電極および引出配線を全て同時に形成することも可能である。
【００３５】
【発明の効果】
本発明に係る半導体装置は、電極金属と配線金属とが一体なので、従来よりも少ない工程で製造することができる。また、本発明に係る半導体装置では、電極抵抗の増加を招くことなく高密度の集積化を図ることができる。
【図面の簡単な説明】
【図１】本発明に係るヘテロバイポーラトランジスタの構造を示す断面図である。
【図２】本発明に係るヘテロバイポーラトランジスタの製造工程の前半を示す断面図である。
【図３】本発明に係るヘテロバイポーラトランジスタの製造工程の後半を示す断面図である。
【図４】従来のヘテロバイポーラトランジスタの構造を示す断面図である。
【図５】従来の電極引出配線部の構造を示す断面図である。
【符号の説明】
１０…半絶縁性半導体基板、１１…サブコレクタ層、１２…コレクタ層、１３…ベース層、１４…エミッタ層、１５…エミッタコンタクト層、２０…保護絶縁層、３１…コレクタ電極、３２…ベース電極、３３…エミッタ電極、４０…電極引出配線、４１…多層金属、Ｍ１…第１のメサ、Ｍ２…第２のメサ、Ｍ３…第３のメサ。
【図１】
2004335890.tif 000003
【図２】
2004335890.tif 000004
【図３】
2004335890.tif 000005
【図４】
2004335890.tif 000006
【図５】
2004335890.tif 000007