(57)【要約】【課題】ラインの稼働率の向上を図る。【解決手段】複数のデバイス領域が区画形成され、かつそれぞれの前記デバイス領域に認識可能マークが付されたリードフレームを準備し、前記認識可能マークによる組み立て条件に基づいて前記リードフレームの前記デバイス領域に対応させて複数の品種の半導体チップを連続的に搭載するものであり、前記認識可能マークの情報をコンピュータ３で管理し、かつ同一の組み立てラインの各組み立て工程において前記認識可能マークの情報に基づいた組み立て条件をコンピュータ３で指示することにより、前記リードフレーム上で前記複数の品種の半導体チップに対して連続的に組み立てを行って、同一の前記リードフレームから複数の品種の半導体装置を組み立てることができ、少量多品種の製品においてラインの稼働率の向上を図ることができる。【選択図】    図２
2004319773.tif 000002
【特許請求の範囲】
【請求項１】
複数のデバイス領域が区画形成された基板を準備する工程と、
前記基板の前記デバイス領域に対応させて複数の品種の半導体チップを連続的に搭載する工程とを有し、
同一の組み立てラインにおいて前記基板上で前記複数の品種の半導体チップに対して連続的に組み立てを行って、同一の前記基板から複数の品種の半導体装置を組み立てることを特徴とする半導体装置の製造方法。
【請求項２】
複数のデバイス領域が区画形成されたリードフレームを準備する工程と、
前記リードフレームの前記デバイス領域に対応させて複数の品種の半導体チップを連続的に搭載する工程とを有し、
同一の組み立てラインにおいて前記リードフレーム上で前記複数の品種の半導体チップに対して連続的に組み立てを行って、同一の前記リードフレームから複数の品種の半導体装置を組み立てることを特徴とする半導体装置の製造方法。
【請求項３】
複数のデバイス領域が区画形成され、複数の品種に応じた複数種類のリードパターンを有したリードフレームを準備する工程と、
前記リードフレームの前記デバイス領域の各リードパターンに対応する品種の半導体チップを連続的に搭載する工程とを有し、
同一の組み立てラインにおいて前記リードフレーム上で前記複数の品種の半導体チップに対して連続的に組み立てを行って、同一の前記リードフレームから複数の品種の半導体装置を組み立てることを特徴とする半導体装置の製造方法。
【請求項４】
複数のデバイス領域が区画形成され、それぞれの前記デバイス領域に認識可能マークが付されたリードフレームを準備する工程と、
前記認識可能マークによる組み立て条件に基づいて前記リードフレームのデバイス領域に対応させて複数の品種の半導体チップを連続的に搭載する工程とを有し、
前記認識可能マークの情報をコンピュータで管理し、同一の組み立てラインの各組み立て工程において前記認識可能マークの情報に基づいた組み立て条件を前記コンピュータで指示することにより、前記リードフレーム上で前記複数の品種の半導体チップに対して連続的に組み立てを行って、同一の前記リードフレームから複数の品種の半導体装置を組み立てることを特徴とする半導体装置の製造方法。
【請求項５】
複数のデバイス領域が区画形成されたリードフレームを準備する工程と、
前記リードフレームのデバイス領域に対応させて複数の品種の半導体チップを連続的に搭載する工程と、
それぞれの前記品種に応じてボンディング条件を自動的に変更して同一の組み立てラインにおいて前記複数の品種の半導体チップを連続的にワイヤボンディングする工程とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、少量多品種の半導体装置の組み立てに適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体装置の組み立てラインの形式の１つに、同一種類の複数の処理装置を設置して高い稼働率を生み出す生産方式であるジョブショップ形式と呼ばれるものがあるが、処理装置の配置をジョブショップ形式とする一方で、各処理装置間の搬送および処理をタクト制御で行って各処理装置間の搬送を自在に行えるようなライン構成としている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平８−１８１１８４号公報（第３頁、図４）
【０００４】
【発明が解決しようとする課題】
本発明者は少量多品種製品の半導体組み立てラインについて検討した結果、以下のような問題点を見出した。
【０００５】
半導体組み立てラインでは、１ライン１製品を流しており、製品の品種交換時には新たに処理の条件出しを行わなければならず、段取り時間が長くかかり、作業者の手間がかかることが問題である。
【０００６】
さらに、ラインの稼働率が悪くなることが問題である。
【０００７】
本発明の目的は、ラインの稼働率の向上を図る半導体装置の製造方法を提供することにある。
【０００８】
本発明のその他の目的は、原価低減を実現する半導体装置の製造方法を提供することにある。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１１】
本発明は、複数のデバイス領域が区画形成された基板を準備する工程と、前記基板のデバイス領域に異なった複数の品種の半導体チップを連続的に搭載する工程とを有し、同一の組み立てラインにおいて前記基板上で前記複数の品種の半導体チップに対して連続的に組み立てを行って、同一の前記基板から複数の品種の半導体装置を製造するものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１３】
図１は本発明の実施の形態の半導体装置の製造方法における組み立てフローの基本概念の一例を示す製造プロセスフロー図、図２は図１に示す組み立てフローの詳細の一例を示す製造プロセスフロー図、図３は本発明の実施の形態の半導体装置の製造方法で用いられる番地レイアウトの一例を示す番地レイアウト図、図４は図３に示す番地レイアウト図に対応する組み立て条件の情報の一例を示す情報概念図、図５は本発明の実施の形態の半導体装置の製造方法における組み立て概念の一例を示す平面図であり、（ａ）はリードフレーム、（ｂ）はＡ製品組み立て時、（ｃ）はＢ製品組み立て時、（ｄ）はＣ製品組み立て時、図６は本発明の実施の形態の半導体装置の製造方法における組み立て概念の一例を示す平面図であり、（ａ）はリードフレーム、（ｂ）はＡ製品組み立て時、（ｃ）はＢ製品組み立て時、（ｄ）はＣ製品組み立て時、図７（ａ），（ｂ），（ｃ）は図６に示す３種類の製品それぞれの半導体チップの回路構成の一例を示す回路ブロック図、図８は本発明の実施の形態の半導体装置の製造方法における組み立て概念の一例を示す平面図であり、（ａ）はリードフレーム、（ｂ）はＡ製品組み立て時、（ｃ）はＢ製品組み立て時、（ｄ）はＣ製品組み立て時、図９は図８に示すリードフレームの詳細構造を示す拡大平面図、図１０は図９に示すＤ部の構造を示す部分拡大平面図、図１１は本発明の実施の形態の半導体装置の製造方法における組み立て概念の一例を示す平面図であり、（ａ）はリードフレーム、（ｂ）はＡ製品組み立て時、（ｃ）はＢ製品組み立て時、（ｄ）はＣ製品組み立て時、図１２は本発明の実施の形態の半導体装置の製造方法によって組み立てられる半導体装置の一例であるＱＦＰの構造を示す断面図、図１３は本発明の実施の形態の半導体装置の製造方法におけるペレット付け工程で用いられる平コレットの構造の一例を示す部分断面図である。
【００１４】
本実施の形態は、半導体装置の組み立てについて説明するものであり、特に、少量多品種の製品に有効なものである。
【００１５】
図１、図２に示す本実施の形態の半導体装置の製造方法は、例えば、図５（ａ）に示すようなリードフレーム（基板）１を用いて組み立てられる半導体装置を一例として取り上げたものであり、ステップＳ１のダイシング後のステップＳ２のペレット付けからステップＳ９の梱包までの各組み立て工程をコンピュータ３で一元管理する。その際、可能な限りリードフレーム１の標準化を図って少量多品種に対応させている。
【００１６】
ここでは、ステップＳ２のペレット付けの工程において１枚（同一）のリードフレーム１に異なった複数の品種の半導体チップ２を搭載し、その後の組み立て工程においても、このリードフレーム１を同一ラインに流して各品種に応じて順次組み立てを行い、その結果、１枚のリードフレーム１から複数の異なった品種の半導体装置の組み立てを可能にするものである。
【００１７】
すなわち、ステップＳ２のペレット付け、ステップＳ３のワイヤボンディング、ステップＳ４のモールド、ステップＳ５のメッキ、ステップＳ６の切断成形、ステップＳ７の選別およびステップＳ８のマークまでの各組み立てを同一ラインで行い、ステップＳ９の梱包では製品ごとに分けてそれぞれ異なったトレイに収容する。
【００１８】
本実施の形態では、図１および図２に示すように、一例として３つの異なった品種の製品Ａ，Ｂ，Ｃを取り上げ、その組み立ての流れを説明する。なお、リードフレーム１を用いて図１あるいは図２に示す組み立てプロセスによって組み立てられる半導体装置の一例を図１２に示す。
【００１９】
図１２に示す半導体装置は、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）１０と呼ばれる樹脂封止型の半導体パッケージであり、タブ１ｃ上にダイボンド材４を介してその裏面２ｂが固定された半導体チップ２と、タブ１ｃの周囲に放射状に配置された複数のインナリード１ａと、半導体チップ２の主面２ａの電極であるパッド２ｃとこれに対応するインナリード１ａとをそれぞれに電気的に接続する複数のワイヤ５と、封止用樹脂によって形成され、かつ半導体チップ２とタブ１ｃと複数のインナリード１ａと複数のワイヤ５とを封止する封止部６と、各インナリード１ａそれぞれに一体で繋がり、かつ封止部６の４つの側面から４方向に向けて突出するとともにガルウィング状に曲げ成形された複数のアウタリード１ｂとからなる。
【００２０】
また、ＱＦＰ１０の組み立てに用いられるリードフレーム１の一例が図５（ａ）に示すものであり、リードフレーム１は、１つの半導体装置に対応したデバイス領域１ｄが複数個マトリクス配置で形成されたフレーム部材であり、マトリクスフレームなどとも呼ばれている。各デバイス領域１ｄは、枠部１ｅを境界として区画形成されている。
【００２１】
本実施の形態の半導体装置の製造方法では、組み立てで用いられるリードフレーム１それぞれに対応させて、図３に示すような番地レイアウトパターン９を準備しておく。この番地レイアウトパターン９は、リードフレーム１の各デバイス領域１ｄ内に付けられた認識可能マークである番地８（図１０参照）に対応させて、各リードフレーム１ごとにそれぞれのデバイス領域１ｄの番地８に対応させて番地レイアウトを示したものである。
【００２２】
さらに、各リードフレーム１ごとにそれぞれの番地８の組み立てで用いられる組み立て条件の情報を記号や数字等などのように文字化し、これを記入するものが図４に示す情報概念図であり、各リードフレーム１に対応した前記情報概念図も形成しておく。
【００２３】
つまり、図４に示す情報概念図には、各リードフレーム１に対応するとともに、それぞれのリードフレーム１の各番地８に対応した各組み立て工程ごとの組み立て条件が文字化されて示されており、図４に示す情報をコンピュータ３に格納しておき、リードフレーム１上の番地８を認識したコンピュータ３からの指示により、それぞれの組み立て工程では、リードフレーム１の番号、各番地８に対応した組み立て条件を割り出し、この組み立て条件によって各組み立て工程で所望の処理を行う。
【００２４】
したがって、図２に示す組み立てでは、次工程への送りは、全て番地８を用いて行い、さらに、各番地ごとの製品データ（図４に示す各工程における組み立て条件の情報であり、例えば、製品名、チップ名、ウェハロット番号、ペレットボンディングレイアウトデータ、ワイヤボンディング条件などの各製造装置の処理条件、選別プログラムの設定等）を割り付け、同一フレームに搭載可能な製品を同一ラインで止めずに流す。つまり、異種製品組み立て時には、同一フレームに搭載可能な製品をラインを止めずに連続して流して組み立てる。
【００２５】
図２に示す組み立てを行う際には、まず、ステップＳ１に示すように、３つの異なった品種の製品Ａ，Ｂ，Ｃを組み立てるためのダイシングをそれぞれ別々のＡ，Ｂ，Ｃの半導体ウェハで行い、それぞれの製品に組み込まれるＡ，Ｂ，Ｃの３種類の異なった品種の半導体チップ２を取得する。
【００２６】
一方、例えば、図５（ａ）に示すリードフレーム１を準備する。
【００２７】
その後、ステップＳ２に示すペレット付けを行う。
【００２８】
図５に示すペレット付けでは、１枚のリードフレーム１上に異なる３つの品種の半導体チップ２を連続して順次搭載している。
【００２９】
すなわち、図５（ａ）では、Ａ製品の半導体チップ２を搭載しており、続いて図５（ｂ）では、Ｂ製品の半導体チップ２を搭載しており、さらに、図５（ｃ）では、Ｃ製品の半導体チップ２を搭載している。この３種類の半導体チップ２の搭載をペレット付け装置を停止させることなく連続して行う。
【００３０】
その際、まず、コンピュータ３では、図５（ａ）に示すリードフレーム１の番号を認識し、さらに各デバイス領域１ｄに対応した認識可能マークである番地８（図１０参照）を認識することにより、図３に示す番地レイアウトパターン９を割り出し、さらにこの番地レイアウトパターン９の番地８からこの番地８に対応するペレット付け工程における組み立て条件を図４に示す情報から割り出し、この組み立て条件をコンピュータ３からペレット付け装置に指示してペレット付けを行う。
【００３１】
なお、ペレット付け工程では、半導体チップ２をピックアップする際に、半導体チップ２の色々な大きさに対応可能なように、図１３に示すような平コレット７を用いることが好ましい。平コレット７は、ペレット付け装置（ダイボンダともいう）に設けられており、その先端が平坦な形状のものである。これにより、一枚のリードフレーム１に種々の大きさの半導体チップ２を搭載する際にもコレットを交換することなく１つの平コレット７で対応することが可能になる。
【００３２】
また、ペレット付け装置には、複数の中間ポケットや平コレット７が設置されていることが好ましく、これにより、複数の品種の半導体チップ２を連続的に同一のリードフレーム１に搭載することができる。
【００３３】
その後、図２のステップＳ３に示すワイヤボンディングを行う。
【００３４】
ワイヤボンディング工程では、各リードフレーム１の図３に示す各番地８と、この番地８に基づいた図４に示すワイヤボンディング条件を割り出し、そのワイヤボンディング条件をコンピュータ３から指示することにより、１枚のリードフレーム１において複数の品種の半導体チップ２に対応させてワイヤボンディングを連続的に行う。
【００３５】
したがって、ワイヤボンダは、ペレットボンディングデータやワイヤボンディングデータを複数記憶可能な機能を有しているものであり、これにより、ワイヤボンディング工程において、複数の品種に応じてボンディング条件を自動的に変更することができ、同一のラインで異なった品種の半導体チップ２をラインを停止することなく連続的にワイヤボンディングすることができる。
【００３６】
その後、ステップＳ４に示すモールド工程を行う。
【００３７】
モールド工程では、各リードフレーム１の図３に示す各番地８と、この番地８に基づいた図４に示すモールド条件を割り出し、そのモールド条件をコンピュータ３から指示することにより、１枚のリードフレーム１に対して複数の品種の半導体チップ２に対応させた樹脂モールドを行う。
【００３８】
その後、ステップＳ５に示すメッキ工程を行う。
【００３９】
メッキ工程では、各リードフレーム１の図３に示す各番地８と、この番地８に基づいた図４に示すメッキ条件を割り出し、そのメッキ条件をコンピュータ３から指示することにより、１枚のリードフレーム１に対して複数の品種の製品に対応させたメッキを行う。なお、前記メッキは、例えば、半田メッキである。
【００４０】
その後、ステップＳ６に示す切断成形工程を行う。
【００４１】
切断成形工程では、各リードフレーム１の図３に示す各番地８と、この番地８に基づいた図４に示す切断成形条件を割り出し、その切断成形条件をコンピュータ３から指示することにより、１枚のリードフレーム１に対して複数の品種の製品に対応させたリード切断とリード曲げを行う。なお、ＱＦＰ１０の場合には、このリード曲げでアウタリード１ｂをガルウィング状に成形する。
【００４２】
その後、ステップＳ７に示す選別を行う。
【００４３】
なお、選別装置は、複数の製品の選別プログラムを有するものであり、これにより、製品プログラムの変更を自動的に行うことができるため、製品の流れに応じて連続的に複数の品種の製品の選別を行うことが可能になる。
【００４４】
すなわち、選別工程においても、各リードフレーム１の図３に示す各番地８と、この番地８に基づいた図４に示す選別プログラムを割り出し、コンピュータ３からの指示により、１枚のリードフレーム１に対して複数の品種の製品の選別を自動的にプログラムを変更して連続的に行う。
【００４５】
なお、各製品の選別結果は、図４に示す情報の選別結果の欄にそれぞれの結果もしくは不良の場合のカテゴリ（不良の種類）などを記録する。
【００４６】
その後、ステップＳ８に示すマークを行う。
【００４７】
なお、マーキング装置は、複数の製品のマークを連続的に打つことが可能な装置である。その際、各製品の型名と組み立て来歴としてリードフレーム１の番地８をマーキングしてもよい。つまり、異なるマークを連続的に打つことが可能なマーキング装置であることが好ましい。例えば、液晶マーキング装置、レーザマーキング装置などである。
【００４８】
すなわち、マーク工程においても、各リードフレーム１の図３に示す各番地８と、この番地８に基づいたコンピュータ３からの指示により、複数の品種の製品に対応してマーキングを連続的に行うことができる。
【００４９】
その後、ステップＳ９の梱包を行う。
【００５０】
梱包工程では、同一ラインで組み立てた異なる製品を同じ製品ごとに別々のトレイに収容する。
【００５１】
次に、図６（ａ）に示すリードフレーム１は、全て同じピン数で、かつマトリクスの列ごとにリード長さの異なった３つの製品Ａ，Ｂ，Ｃに対しての半導体チップ２の搭載状態の一例を示すものである。すなわち、製品Ａ，Ｂ，Ｃではそれぞれ半導体チップ２の大きさが異なっている。この場合のそれぞれの半導体チップ２の主な回路構成の一例を示したものが図７である。
【００５２】
すなわち、図７（ａ）に示す半導体チップ２（Ａ製品）は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）２ｄ、タイマー２ｅ、Ｉ／Ｏ２ｆ、フラッシュメモリ２ｇ、Ａ／Ｄ２ｈおよびＤ／Ａ２ｉなどの回路構成となっている。また、図７（ｂ）に示す半導体チップ２（Ｂ製品）は、ＣＰＵ２ｄ、タイマー２ｅ、Ｉ／Ｏ２ｆ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）  ２ｊ、Ａ／Ｄ２ｈおよびＤ／Ａ２ｉなどの回路構成となっている。さらに、図７（ｃ）に示す半導体チップ２（Ｃ製品）は、ＣＰＵ２ｄ、タイマー２ｅ、Ｉ／Ｏ２ｆ、マスクＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）  ２ｋ、Ａ／Ｄ２ｈおよびＤ／Ａ２ｉなどの回路構成となっており、それぞれメモリの大きさに乗じて半導体チップ２の大きさが異なっている。図７の例では、フラッシュメモリ２ｇのチップ＞ＥＰＲＯＭ２ｊのチップ＞マスクＲＯＭ２ｋのチップというチップサイズの関係となる。
【００５３】
これらの３種類の半導体チップ２を１枚のリードフレーム１に列ごとに分けて搭載した例を図６（ｂ），（ｃ），（ｄ）に示す。
【００５４】
すなわち、本実施の形態の半導体装置の製造方法では、例えば、ペレット付け工程において、このように異なった３種類の大きさの半導体チップ２をペレット付け装置を停止させることなく連続的に搭載する。
【００５５】
次に、図８（ａ）、図９に示すマトリクス状のリードフレーム１は、リードパターンやピン数が列ごとに異なるリードフレーム１であり、各列のデバイス領域１ｄの拡大を図１０に示す。
【００５６】
このような３種類の品種の異なった半導体チップ２の搭載であっても、同一の１枚のリードフレーム１に対して、図８（ｂ）に示すようにＡ製品の半導体チップ２を搭載し、これに続いて図８（ｃ）に示すようにＢ製品の半導体チップ２を搭載し、さらに図８（ｄ）に示すようにＣ製品を連続して搭載することが可能である。
【００５７】
すなわち、デバイス領域１ｄに対応して異なったリードパターンのリードフレーム１であっても同一外枠形状とすることにより、同一ラインに流して連続的に半導体装置の組み立てを行う。
【００５８】
なお、図１０に示す拡大図は、図９に示すリードフレーム１のリードパターンの詳細を示しているが、これに加えて各デバイス領域１ｄごとの認識可能マークである番地８をインナリード１ａに付けた例を示している。
【００５９】
すなわち、各デバイス領域１ｄごとの番地８を、製品で残る部分すなわちインナリード１ａに付けた例である。このように番地８をインナリード１ａに付けておくことにより、組み立て後の製品の組み立て来歴を容易に調べることができる。
【００６０】
なお、番地８は、各チップ内に組み立て工程中に記録してもよい。すなわち、チップ内のメモリ（ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）やフラッシュメモリ等の不揮発性メモリ）に書き込んでもよい。
【００６１】
次に、図１１（ａ）に示すマトリクス状のリードフレーム１は、１列めと２列めとでは同様のリードパターンであるが、３列めのリードパターンが異なっている場合であり、１列めと２列めが正方形のパッケージであるのに対し、３列めは、対向する２辺のピン数が他の辺のピン数より多い長方形のパッケージの場合である。
【００６２】
この場合も同一のリードフレーム１に品種の異なった２種類または３種類の半導体チップ２を搭載することになる。すなわち、本実施の形態の半導体装置の製造方法では、同一の１枚のリードフレーム１に対して、図１１（ｂ）に示すようにＡ製品の半導体チップ２を搭載し、これに続いて図１１（ｃ）に示すようにＢ製品の半導体チップ２を搭載し、さらに図１１（ｄ）に示すようにＣ製品を連続して搭載することが可能である。
【００６３】
本実施の形態の半導体装置の製造方法によれば、同一の組み立てラインにおいてリードフレーム１上で複数の品種の半導体チップ２に対して連続的に組み立てを行って、１枚（同一）のリードフレーム１から複数の品種のＱＦＰ１０（半導体装置）を製造することにより、製品の品種交換時にもラインを停止しなくて済むため、ラインの稼働率を向上させることができる。
【００６４】
さらに、製品の品種交換時に費やす段取り時間を短くできるため、組み立て加工費を低減できる。
【００６５】
したがって、ラインの稼働率の向上と組み立て加工費の低減化とにより、ＱＦＰ１０（半導体装置）の製造における原価低減を実現でき、コスト競争力の向上を図ることができる。
【００６６】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００６７】
例えば、前記実施の形態では、基板の一例としてリードフレーム１を取り上げて説明したが、前記基板は、ガラス繊維入りエポキシ基板やセラミック基板などの配線基板であってもよく、またはテープ基板などであってもよい。
【００６８】
さらに、前記実施の形態では、半導体装置がＱＦＰ１０の場合を取り上げて説明したが、前記半導体装置は、前記リードフレーム１や配線基板もしくはテープ基板などの基板を用いて組み立てられるものであれば、ＳＯＰ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）やＱＦＮ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏｎ−ｌｅａｄｅｄ  Ｐａｃｋａｇｅ）  、またはＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）やＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）さらにＰＧＡ（Ｐｉｎ  Ｇｒｉｄ  Ａｒｒａｙ）  などであってもよい。
【００６９】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００７０】
同一の組み立てラインにおいて基板上で複数の品種の半導体チップに対して連続的に組み立てを行って、１枚の基板から複数の品種の半導体装置を製造することにより、ラインの稼働率を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置の製造方法における組み立てフローの基本概念の一例を示す製造プロセスフロー図である。
【図２】本発明の実施の形態の半導体装置の製造方法における組み立てフローの詳細の一例を示す製造プロセスフロー図である。
【図３】本発明の実施の形態の半導体装置の製造方法で用いられる番地レイアウトの一例を示す番地レイアウト図である。
【図４】図３に示す番地レイアウト図に対応する組み立て条件の情報の一例を示す情報概念図である。
【図５】本発明の実施の形態の半導体装置の製造方法における組み立て概念の一例を示す平面図であり、（ａ）はリードフレーム、（ｂ）はＡ製品組み立て時、（ｃ）はＢ製品組み立て時、（ｄ）はＣ製品組み立て時である。
【図６】本発明の実施の形態の半導体装置の製造方法における組み立て概念の一例を示す平面図であり、（ａ）はリードフレーム、（ｂ）はＡ製品組み立て時、（ｃ）はＢ製品組み立て時、（ｄ）はＣ製品組み立て時である。
【図７】（ａ），（ｂ），（ｃ）は図６に示す３種類の製品それぞれの半導体チップの回路構成の一例を示す回路ブロック図である。
【図８】本発明の実施の形態の半導体装置の製造方法における組み立て概念の一例を示す平面図であり、（ａ）はリードフレーム、（ｂ）はＡ製品組み立て時、（ｃ）はＢ製品組み立て時、（ｄ）はＣ製品組み立て時である。
【図９】図８に示すリードフレームの詳細構造を示す拡大平面図である。
【図１０】図９に示すＤ部の構造を示す部分拡大平面図である。
【図１１】本発明の実施の形態の半導体装置の製造方法における組み立て概念の一例を示す平面図であり、（ａ）はリードフレーム、（ｂ）はＡ製品組み立て時、（ｃ）はＢ製品組み立て時、（ｄ）はＣ製品組み立て時である。
【図１２】本発明の実施の形態の半導体装置の製造方法によって組み立てられる半導体装置の一例であるＱＦＰの構造を示す断面図である。
【図１３】本発明の実施の形態の半導体装置の製造方法におけるペレット付け工程で用いられる平コレットの構造の一例を示す部分断面図である。
【符号の説明】
１  リードフレーム（基板）
１ａ  インナリード
１ｂ  アウタリード
１ｃ  タブ
１ｄ  デバイス領域
１ｅ  枠部
２  半導体チップ
２ａ  主面
２ｂ  裏面
２ｃ  パッド
２ｄ  ＣＰＵ
２ｅ  タイマー
２ｆ  Ｉ／Ｏ
２ｇ  フラッシュメモリ
２ｈ  Ａ／Ｄ
２ｉ  Ｄ／Ａ
２ｊ  ＥＰＲＯＭ
２ｋ  マスクＲＯＭ
３  コンピュータ
４  ダイボンド材
５  ワイヤ
６  封止部
７  平コレット
８  番地（認識可能マーク）
９  番地レイアウトパターン
１０  ＱＦＰ（半導体装置）
【図１】
2004319773.tif 000003
【図２】
2004319773.tif 000004
【図３】
2004319773.tif 000005
【図４】
2004319773.tif 000006
【図５】
2004319773.tif 000007
【図６】
2004319773.tif 000008
【図７】
2004319773.tif 000009
【図８】
2004319773.tif 000010
【図９】
2004319773.tif 000011
【図１０】
2004319773.tif 000012
【図１１】
2004319773.tif 000013
【図１２】
2004319773.tif 000014
【図１３】
2004319773.tif 000015