(57)【要約】【課題】ハードマスクを用いて微細なゲート電極や配線を精度良く形成できる半導体装置及びその製造方法を提供する。【解決手段】半導体基板１上にゲート絶縁膜２、ゲート電極形成用膜３及びマスク形成用膜４を順次形成する。その後、マスク形成用膜４上にレジスト５を形成する。その後、レジスト５をマスクにして、等方性エッチングによって、マスク形成用膜４をエッチングしエッチングマスク４ａを形成する。そして、レジスト５を除去した後、エッチングマスク４ａをマスクにして異方性エッチングによりゲート電極形成用膜３をエッチングしてゲート電極３ａを形成する。その後、エッチングマスク４ａ及び露出しているゲート絶縁膜２を選択ドライエッチングによって除去した後、半導体基板１に不純物をイオン注入してソース・ドレイン領域６を形成する。【選択図】  図２
2004319868.tif 000002
【特許請求の範囲】
【請求項１】
活性領域を有する半導体基板と、
前記活性領域を囲むように、前記半導体基板に形成された素子分離領域と、
前記活性領域及び前記素子分離領域上に形成されたゲート電極とを備え、
前記ゲート電極は、前記素子分離領域上に形成されたコンタクト形成部と、前記活性領域上に形成されたゲート部と、前記ゲート部を挟んで前記コンタクト形成部の反対側に位置し前記素子分離領域上に形成された突き出し部とで構成されており、前記突き出し部のパターン幅が前記ゲート部のパターン幅よりも大きく形成されていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記ゲート電極上に、前記ゲート電極と同形状で同等の大きさを有するエッチングマスクを有することを特徴とする半導体装置。
【請求項３】
半導体基板上に形成された絶縁膜と、
前記絶縁膜上に形成されたＬ字形状を有する配線とを備え、
前記配線は、直線形状を有する配線直線部と、Ｌ字形状を有する配線コーナー部とで構成されており、前記配線コーナー部のパターン幅が前記配線直線部のパターン幅よりも大きく形成されていることを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記配線上に、前記配線と同形状で同等の大きさを有するエッチングマスクを有することを特徴とする半導体装置。
【請求項５】
半導体基板上に導電膜を形成する工程（ａ）と、
前記導電膜上にマスク形成用膜を形成する工程（ｂ）と、
前記マスク形成用膜上にレジストを形成する工程（ｃ）と、
前記レジストをマスクにして、等方性エッチングにより前記マスク形成用膜をエッチングしてエッチングマスクを形成する工程（ｄ）と、
前記レジストを除去した後、前記エッチングマスクをマスクにして異方性エッチングにより前記導電膜をエッチングする工程（ｅ）と
を備えていることを特徴とする半導体装置の製造方法。
【請求項６】
請求項５記載の半導体装置の製造方法において、
前記導電膜は、ゲート電極形成用膜であり、
前記工程（ｅ）では、前記ゲート電極形成用膜をエッチングしてゲート電極を形成することを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記ゲート電極は、素子分離領域上に形成されたコンタクト形成部と、活性領域上に形成されたゲート部と、前記ゲート部を挟んで前記コンタクト形成部の反対側に位置し前記素子分離領域上に形成された突き出し部とで構成されており、前記突き出し部のパターン幅は、前記ゲート部のパターン幅よりも大きく形成することを特徴とする半導体装置の製造方法。
【請求項８】
請求項５記載の半導体装置の製造方法において、
前記導電膜は、配線形成用膜であり、
前記工程（ｅ）では、前記配線形成用膜をエッチングしてＬ字形状を有する配線を形成することを特徴とする半導体装置の製造方法。
【請求項９】
請求項８記載の半導体装置の製造方法において、
前記配線は、直線形状を有する配線直線部と、Ｌ字形状を有する配線コーナー部とで構成されており、
前記配線コーナー部のパターン幅は、前記配線直線部のパターン幅よりも大きく形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特にハードマスクを用いて形成した微細パターンを有する半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来、ＭＩＳトランジスタのゲート電極や配線は、通常フォトリソグラフィにより形成されたレジスト膜をマスクとして、ドライエッチングにより形成している。しかしながら、光学リソグラフィを用いてレジスト膜をパターニングする場合、レジスト膜のパターン幅としては露光装置の臨界寸法（解像度）以下の微細なパターンを形成することが困難である。
【０００３】
このため、臨界寸法以下のパターン幅を有するゲート電極や配線を形成する場合、シリコン酸化膜やシリコン窒化膜などのハードマスクを用いて微細なパターンを形成する方法が提案されている（例えば、特許文献１参照）。
【０００４】
図５（ａ）〜（ｄ）は、従来の半導体装置の製造工程を示す断面図である。
【０００５】
まず、図５（ａ）に示す工程で、シリコン基板１０１上に酸化膜１０２、ポリシリコン膜１０３及び窒化膜１０４を順次形成する。その後、窒化膜１０４上に、光学リソグラフィによってレジスト１０５を形成する。
【０００６】
次に、図５（ｂ）に示す工程で、レジスト１０５をマスクにして非等方性エッチングによって窒化膜１０４をエッチングしマスク層パターン１０４ａを形成する。
【０００７】
次に、図５（ｃ）に示す工程で、レジスト１０５を除去した後、マスク層パターン１０４ａをマスクにして等方性エッチングによりポリシリコン膜１０３及び酸化膜１０２をエッチングしてゲート絶縁膜１０２ａ及びゲート電極１０３ａを形成する。
【０００８】
次に、図５（ｄ）に示す工程で、マスク層パターン１０４ａをゲート電極１０３ａの大きさと同一な大きさにエッチングしてマスク層パターン１０４ｂを形成した後、シリコン基板１０１に不純物をイオン注入してソース・ドレイン領域１０６を形成する。
【０００９】
この製造方法によれば、露光装置の臨界寸法以下のゲート電極を形成することができる。
【００１０】
【特許文献１】
特開平７−３２６７５１号公報（第４頁、図２）
【００１１】
【発明が解決しようとする課題】
しかしながら、上述のような従来の製造方法では、微細化が進むにつれて、以下のような不具合がある。
【００１２】
図６（ａ）は、図５（ｃ）に示す工程における平面図であり、図６（ｂ）は図５に示す製造方法で配線を形成した場合のＬ字形状部の平面図である。
【００１３】
図６（ａ）に示すように、マスク層パターン１０４ａをマスクにしてポリシリコン膜１０３を等方性エッチングすると、マスク層パターン１０４ａのコーナー部からのエッチングが速いため、ゲート電極１０３ａの各コーナー部が丸まった形状となる。
【００１４】
このとき、ゲート電極１０３ａのコンタクト形成領域１０７は、マスク層パターン１０４ａのパターン幅が比較的広いため、マスク層パターン１０４ａに対してゲート電極１０３ａのコンタクト形成部１０３Ａは、等方性エッチングのエッチング量相当のアンダーカットが生じ、コーナー部が丸み形状となる。
【００１５】
一方、ゲート電極１０３ａの突き出し部１０３Ｂは、マスク層パターン１０４ａのパターン幅が細いため、等方性エッチングのエッチング量以上のアンダーカットが生じ先細り形状に形成される。このため、活性領域となるシリコン基板１０１上のゲート長にバラツキが生じ、所望のトランジスタ特性を得ることができないという課題がある。
【００１６】
また、図６（ｂ）に示すように、図５に示す製造方法と同様な方法によって、酸化膜や窒化膜からなるマスク層パターン１２１をマスクにして等方性エッチングにより導電膜をエッチングして配線１２２を形成した場合、Ｌ字形状の角部において等方性エッチングのエッチング量以上のアンダーカットが生じ配線コーナー部１２２Ａの配線幅が小さく形成される。このため、配線１２２の配線コーナー部１２２Ａにおける配線抵抗が増加し、発熱による断線が生じやすく、所望のトランジスタ特性を得ることができないという課題がある。
【００１７】
さらに、ゲート電極や配線のパターン幅が１３０ｎｍ以下になると、ポリシリコン膜や金属膜などの導電膜の膜厚に対してゲート電極や配線のパターン幅の方が狭くなるため、等方性エッチングにより直接導電膜をエッチングして精度良くパターン形成することが困難になってきている。
【００１８】
本発明の目的は、ハードマスクを用いて微細なゲート電極や配線を精度良く形成できる半導体装置及びその製造方法を提供することにある。
【００１９】
【課題を解決するための手段】
本発明の第１の半導体装置は、活性領域を有する半導体基板と、前記活性領域を囲むように、前記半導体基板に形成された素子分離領域と、前記活性領域及び前記素子分離領域上に形成されたゲート電極とを備え、前記ゲート電極は、前記素子分離領域上に形成されたコンタクト形成部と、前記活性領域上に形成されたゲート部と、前記ゲート部を挟んで前記コンタクト形成部の反対側に位置し前記素子分離領域上に形成された突き出し部とで構成されており、前記突き出し部のパターン幅が前記ゲート部のパターン幅よりも大きく形成されている。
【００２０】
この構成によれば、ゲート部におけるゲート長方向のパターン幅のバラツキを低減することができ、良好なトランジスタ特性を得ることができる。
【００２１】
上記第１の半導体装置において、前記ゲート電極上に、前記ゲート電極と同形状で同等の大きさを有するエッチングマスクを有する。
【００２２】
本発明の第２の半導体装置は、半導体基板上に形成された絶縁膜と、前記絶縁膜上に形成されたＬ字形状を有する配線とを備え、前記配線は、直線形状を有する配線直線部と、Ｌ字形状を有する配線コーナー部とで構成されており、前記配線コーナー部のパターン幅が前記配線直線部のパターン幅よりも大きく形成されている。
【００２３】
この構成によれば、配線コーナー部における配線抵抗の増加や発熱による断線等を防止することができ、良好な配線構造を有する半導体装置を得ることができる。
【００２４】
上記第２の半導体装置において、前記配線上に、前記配線と同形状で同等の大きさを有するエッチングマスクを有する。
【００２５】
本発明の半導体装置の製造方法は、半導体基板上に導電膜を形成する工程（ａ）と、前記導電膜上にマスク形成用膜を形成する工程（ｂ）と、前記マスク形成用膜上にレジストを形成する工程（ｃ）と、前記レジストをマスクにして、等方性エッチングにより前記マスク形成用膜をエッチングしてエッチングマスクを形成する工程（ｄ）と、前記レジストを除去した後、前記エッチングマスクをマスクにして異方性エッチングにより前記導電膜をエッチングする工程（ｅ）とを備えている。
【００２６】
この構成によれば、等方性エッチングによりエッチングマスクを形成した後、エッチングマスクを用いて異方性エッチングにより導電膜をエッチングするため、精度良くパターン形成することができる。しかも、露光装置の臨界寸法以下のパターン幅を有するエッチングマスクを形成することができる。
【００２７】
上記半導体装置の製造方法において、前記導電膜は、ゲート電極形成用膜であり、前記工程（ｅ）では、前記ゲート電極形成用膜をエッチングしてゲート電極を形成する。
【００２８】
上記半導体装置の製造方法において、前記ゲート電極は、素子分離領域上に形成されたコンタクト形成部と、活性領域上に形成されたゲート部と、前記ゲート部を挟んで前記コンタクト形成部の反対側に位置し前記素子分離領域上に形成された突き出し部とで構成されており、前記突き出し部のパターン幅は前記ゲート部のパターン幅よりも大きく形成する。
【００２９】
上記半導体装置の製造方法において、前記導電膜は、配線形成用膜であり、前記工程（ｅ）では、前記配線形成用膜をエッチングしてＬ字形状を有する配線を形成する。
【００３０】
上記半導体装置の製造方法において、前記配線は、直線形状を有する配線直線部と、Ｌ字形状を有する配線コーナー部とで構成されており、前記配線コーナー部のパターン幅は前記配線直線部のパターン幅よりも大きく形成する。
【００３１】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について、図面を参照しながら説明する。
【００３２】
図１は、本発明の第１の実施形態に係る半導体装置及びゲート電極形成に用いたマスクを示す平面図である。
【００３３】
本発明の半導体装置は、図１に示すように、半導体基板に形成された素子分離領域７と、素子分離領域７によって囲まれている活性領域１Ａと、素子分離領域７と活性領域１Ａとに跨って形成されているゲート電極３ａと、活性領域１Ａにおけるゲート電極３ａの側方に形成されているソース・ドレイン領域（ＬＤＤ拡散層、あるいは、エクステンション拡散層）６を備えている。
【００３４】
そして、ゲート電極３ａは、コンタクト形成部ＧＡとゲート部ＧＢと突き出し部ＧＣとで構成されており、コンタクト形成部ＧＡ及び突き出し部ＧＣのゲート長方向のパターン幅は、同程度のパターン幅で形成されており、ゲート部ＧＢのパターン幅に比べて大きく形成されている。
【００３５】
図２（ａ）〜（ｄ）は、本発明の第１の実施形態にかかる半導体装置の製造工程を示す断面図であり、図１におけるＡ−Ａ箇所の断面図である。
【００３６】
まず、図２（ａ）に示す工程で、素子分離領域（図示せず）の形成された半導体基板１上に、酸化膜あるいは酸窒化膜などからなる厚さ２ｎｍのゲート絶縁膜２、ポリシリコン膜などからなる厚さ２５０ｎｍのゲート電極形成用膜３、酸化膜からなる厚さ２０ｎｍのマスク形成用膜４を順次形成する。その後、マスク形成用膜４上に、光学リソグラフィによって設計ゲート長寸法が１３０ｎｍのレジスト５を形成する。このとき、図１に示すようなレチクルマスクパターン８を用いてレジスト５を形成する。このレチクルマスクパターン８は、コンタクト形成部ＧＡとゲート部ＧＢと突き出し部ＧＣとで構成されており、コンタクト形成部ＧＡ及び突き出し部ＧＣのゲート長方向のパターン幅は、同程度のパターン幅で形成されており、ゲート部ＧＢのパターン幅に比べて大きく形成されている。例えば、レチクルマスクパターン８におけるコンタクト形成部ＧＡのゲート長方向のパターン幅Ｘ１を２５０ｎｍ、ゲート部ＧＢのゲート長方向のパターン幅Ｘ２を１３０ｎｍ、突き出し部ＧＣのゲート長方向のパターン幅Ｘ３を２５０ｎｍとする。なお、これらのパターン幅は、説明を簡単にするためにレジストに転写される寸法であり、縮小露光においてはレチクルの倍率に応じてレチクルマスク上の寸法は大きくなっている。このレチクルマスクパターン８をマスクにしてレジスト５を形成した場合、図１に示すように、レジスト５はレチクルマスクパターン８と相似形状で同程度の大きさで形成される。
【００３７】
次に、図２（ｂ）に示す工程で、レジスト５をマスクにして、等方性のエッチングガスを用いたドライエッチング、あるいは、弗酸溶液を用いたウェットエッチングなどの等方性エッチングによって、マスク形成用膜４をエッチングしエッチングマスク４ａを形成する。このとき、等方性エッチングにより、片側２０ｎｍ程度のアンダーカットが生じるため、エッチングマスク４ａのゲート長方向の寸法は、コンタクト形成部ＧＡ及び突き出し部ＧＣにおいて２１０ｎｍ程度で形成され、ゲート部ＧＢにおいて９０ｎｍ程度で形成される。
【００３８】
次に、図２（ｃ）に示す工程で、レジスト５を除去した後、エッチングマスク４ａをマスクにしてＲＩＥなどの異方性エッチングによりゲート電極形成用膜３をエッチングしてゲート電極３ａを形成する。このとき、ゲート電極３ａは、エッチングマスク４ａと同形状で同等の大きさで形成される。従って、図１に示すように、ゲート電極３ａのゲート長方向における寸法は、コンタクト形成部ＧＡのパターン幅ＸＧ１及び突き出し部ＧＣのパターン幅ＸＧ３は２１０ｎｍ程度で形成され、ゲート部ＧＢのパターン幅ＸＧ２は９０ｎｍ程度で形成される。
【００３９】
次に、図２（ｄ）に示す工程で、エッチングマスク４ａ及び露出しているゲート絶縁膜２を選択ドライエッチングによって除去した後、半導体基板１に不純物をイオン注入してＬＤＤ拡散層あるいはエクステンション拡散層となるソース・ドレイン領域６を形成する。
【００４０】
その後、ゲート電極３ａの側面上に絶縁性サイドウォールを形成した後、不純物をイオン注入して高濃度ソース・ドレイン領域を形成する。その後、周知の技術を用いて、ソース・ドレイン領域及びゲート電極の上にシリサイド膜を選択的に形成した後、層間絶縁膜を形成し、その後ソース・ドレイン領域及びゲート電極に到達するコンタクト、配線を形成することで半導体装置を形成する。
【００４１】
本発明の第１の実施形態によれば、レジスト５をマスクにしてマスク形成用膜４を等方性エッチングによりエッチングしてエッチングマスク４ａを形成する。このとき、レジスト５は、図１に示すようにゲート部ＧＢ領域に比べてコンタクト形成部ＧＡ領域及び突き出し部ＧＣ領域のゲート長方向のパターン幅が大きく形成されているため、マスク形成用膜４を等方性エッチングによりエッチングしてエッチングマスク４ａを形成した際、エッチングマスク４ａにおける突き出し部ＧＣ領域の先細りを防止することができる。しかも、マスク形成用膜４の膜厚は、ゲート長寸法よりも薄いため、等方性エッチングにおけるアンダーカット量の制御が容易であり、精度良くパターン形成することができる。これにより、露光装置の臨界寸法以下のパターン幅を有するエッチングマスク４ａを形成することができる。
【００４２】
そして、エッチングマスク４ａをマスクにして、異方性エッチングによりゲート電極形成用膜３をエッチングしてゲート電極３ａを形成するため、ゲート電極３ａはエッチングマスク４ａと同形状に形成されるため、ゲート電極３ａの突き出し部ＧＣにおける先細りを防止することができる。これにより、ゲート部ＧＢにおけるゲート長方向のパターン幅のバラツキを低減することができ、良好なトランジスタ特性を得ることができる。
【００４３】
上記実施形態では、マスク形成用膜４として酸化膜を用いて説明したが、窒化膜や酸窒化膜などの絶縁膜、あるいは、タングステンや窒化チタンなどの高融点金属膜を用いても良い。また、図２（ｄ）に示す工程において、エッチングマスクをエッチング除去したが、そのまま残存させてもよい。
【００４４】
（第２の実施形態）
以下、本発明の第２の実施形態について、図面を参照しながら説明する。
【００４５】
図３は、本発明の第２の実施形態に係るＬ字形状の配線を有する半導体装置及びＬ字形状の配線形成に用いたマスクを示す平面図である。
【００４６】
本発明の半導体装置は、図３に示すように、半導体基板上に形成された絶縁膜１２と、絶縁膜１２上に形成されたＬ字形状の配線１３ａを備えている。
【００４７】
そして、配線１３ａは、配線直線部ＬＡと配線コーナー部ＬＢとで構成されており、配線コーナー部ＬＢのパターン幅ＸＬＢは、配線直線部ＬＡのパターン幅ＸＬＡに比べて大きく形成されている。
【００４８】
図４（ａ）〜（ｄ）は、本発明の第２の実施形態にかかる半導体装置の製造工程を示す断面図であり、図３におけるＢ−Ｂ箇所の断面図である。
【００４９】
まず、図４（ａ）に示す工程で、ＭＩＳトランジスタなどの素子（図示せず）が形成された半導体基板１１上に、酸化膜あるいはＢＰＳＧ膜などからなる絶縁膜１２を形成する。その後、絶縁膜１２上にＡｌ合金膜や銅膜などからなる厚さ３００ｎｍの配線形成用膜１３、及び、酸化膜からなる厚さ２０ｎｍのマスク形成用膜１４を順次形成する。その後、マスク形成用膜１４上に、光学リソグラフィによって設計配線寸法が２５０ｎｍのレジスト１５を形成する。このとき、図３に示すようなレチクルマスクパターン１６を用いてレジスト１５を形成する。このレチクルマスクパターン１６は、配線直線部ＬＡ領域と配線コーナー部ＬＢ領域とで構成されており、配線コーナー部ＬＢ領域のパターン幅は、配線直線部ＬＡ領域のパターン幅に比べて大きく形成されている。例えば、レチクルマスクパターン１６における配線直線部ＬＡ領域のパターン幅ＸＡを２５０ｎｍ、配線コーナー部ＬＢ領域のパターン幅ＸＢを２８０ｎｍとする。なお、これらのパターン幅は、説明を簡単にするためにレジストに転写される寸法であり、縮小露光においてはレチクルの倍率に応じてレチクルマスク上の寸法は大きくなっている。このレチクルマスクパターン１６をマスクにしてレジスト１５を形成した場合、図３に示すように、レジスト１５はレチクルマスクパターン１６と同形状で同等の大きさで形成される。
【００５０】
次に、図４（ｂ）に示す工程で、レジスト１５をマスクにして、等方性のエッチングガスを用いたドライエッチング、あるいは、弗酸溶液を用いたウェットエッチングなどの等方性エッチングによって、マスク形成用膜１４をエッチングしエッチングマスク１４ａを形成する。このとき、等方性エッチングにより、片側２０ｎｍ程度のアンダーカットが生じるため、エッチングマスク１４ａの配線幅方向の寸法は、配線直線部ＬＡ領域において２１０ｎｍ程度で形成され、配線コーナー部ＬＢ領域において２４０ｎｍ程度で形成される。
【００５１】
次に、図４（ｃ）に示す工程で、レジスト１５を除去した後、エッチングマスク１４ａをマスクにしてＲＩＥなどの異方性エッチングにより配線形成用膜１３をエッチングして配線１３ａを形成する。このとき、配線１３ａは、エッチングマスク１４ａと同形状で同等の大きさで形成される。従って、図３に示すように、配線１３ａにおける、配線直線部ＬＡのパターン幅ＸＬＡは２１０ｎｍ程度で形成され、配線コーナー部ＬＢのパターン幅ＸＬＢは２４０ｎｍ程度で形成される。
【００５２】
次に、図４（ｄ）に示す工程で、エッチングマスク１４ａを選択ドライエッチングにより除去する。
【００５３】
その後、周知の技術を用いて、配線１３ａ上に保護膜あるいは層間絶縁膜等を形成することによって半導体装置を形成する。
【００５４】
本発明の第２の実施形態によれば、レジスト１５をマスクにしてマスク形成用膜１４を等方性エッチングによりエッチングしてエッチングマスク１４ａを形成する。このとき、レジスト１５は、図３に示すように配線直線部ＬＡ領域に比べて配線コーナー部ＬＢ領域のパターン幅が大きく形成されているため、マスク形成用膜１４を等方性エッチングによりエッチングしてエッチングマスク１４ａを形成した際、エッチングマスク１４ａにおける配線コーナー部ＬＢ領域のパターン幅の細りを防止することができる。しかも、マスク形成用膜１４の膜厚は、配線寸法よりも薄いため、等方性エッチングにおけるアンダーカット量の制御が容易であり、精度よくパターン形成することができる。
【００５５】
そして、エッチングマスク１４ａをマスクにして、異方性エッチングにより配線形成用膜１３をエッチングして配線１３ａを形成するため、配線１３ａはエッチングマスク１４ａと同形状に形成されるので、Ｌ字形状を有する配線１３ａの配線コーナー部ＬＢにおける配線細りを防止することができる。これにより、配線コーナー部ＬＢにおける配線抵抗の増加や発熱による断線等を防止することができ、良好な配線構造を有する半導体装置を得ることができる。
【００５６】
上記実施形態では、マスク形成用膜１４として酸化膜を用いて説明したが、窒化膜や酸窒化膜などの絶縁膜、あるいは、タングステンや窒化チタンなどの高融点金属を用いても良い。また、図４（ｄ）に示す工程において、エッチングマスク１４ａをエッチング除去したが、そのまま残存させても良い。また、配線形成用膜として、Ａｌ合金膜や銅膜からなる単層の導電膜を用いて説明したが、チタンなどの密着層と、チタンナイトライドなどの拡散バリア層と、Ａｌ合金膜や銅膜などの導電膜からなる積層膜を用いてよい。
【００５７】
【発明の効果】
本発明によれば、マスク形成用膜を等方性エッチングして形成したエッチングマスクを用いて、異方性エッチングによりゲート電極あるいは配線を形成するため、ゲート長のバラツキあるいはＬ字形状の配線コーナー部の細線化を抑制することが可能であり、微細なゲート電極や配線を精度良く形成できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置及びゲート電極形成に用いたマスクを示す平面図
【図２】（ａ）〜（ｄ）は、本発明の第１の実施形態における半導体装置の製造工程を示す断面図
【図３】本発明の第２の実施形態に係るＬ字形状の配線を有する半導体装置及びＬ字形状の配線形成に用いたマスクを示す平面図
【図４】（ａ）〜（ｄ）は、本発明の第２の実施形態における半導体装置の製造工程を示す断面図
【図５】（ａ）〜（ｄ）は、従来の半導体装置の製造工程を示す断面図
【図６】（ａ）は、図５（ｃ）に示す工程における平面図
（ｂ）は、図５に示す製造方法で形成した配線のＬ字形状部の平面図
【符号の説明】
１  半導体基板
１Ａ  活性領域
２  ゲート絶縁膜
３  ゲート電極形成用膜
３ａ  ゲート電極
４  マスク形成用膜
４ａ  エッチングマスク
５  レジスト
６  ソース・ドレイン領域
７  素子分離領域
８  レチクルマスクパターン
１１  半導体基板
１２  絶縁膜
１３  配線形成用膜
１３ａ  配線
１４  マスク形成用膜
１４ａ  エッチングマスク
１５  レジスト
１６  レチクルマスクパターン
【図１】
2004319868.tif 000003
【図２】
2004319868.tif 000004
【図３】
2004319868.tif 000005
【図４】
2004319868.tif 000006
【図５】
2004319868.tif 000007
【図６】
2004319868.tif 000008