(57)【要約】【課題】高周波入力信号が増加した場合でも、ベース電流の増加によるベース電圧の電圧降下を抑制して、高周波増幅器の飽和出力電力および効率の低下を防止した高周波増幅器を得る。【解決手段】入力された高周波信号を増幅して出力する増幅手段３と、増幅手段３に入力される高周波信号の振幅を検波する検波回路４と、検波回路４により検波された高周波信号の振幅に応じた補償電流Ｉｐｃを生成する補償回路５と、補償電流Ｉｐｃに比例したバイアス電流Ｉｂを増幅手段３に供給するバイアス回路６とを備え、補償回路５は、高周波信号の振幅が大きくなるにつれて補償電流Ｉｐｃを大きく設定する。【選択図】　　　　図１
2004072250.tif 000002
【特許請求の範囲】
【請求項１】
入力された高周波信号を増幅して出力する増幅手段と、
前記増幅手段に入力される高周波信号の振幅を検波する検波回路と、
前記検波回路により検波された高周波信号の振幅に応じた補償電流を生成する補償回路と、
前記補償電流に比例したバイアス電流を前記増幅手段に供給するバイアス回路とを備え、
前記補償回路は、前記高周波信号の振幅が大きくなるにつれて前記補償電流を大きく設定することを特徴とする高周波増幅器。
【請求項２】
前記検波回路は、前記高周波信号の振幅に応じたコレクタ電流を生成するＮＰＮバイポーラトランジスタを含み、
前記補償回路は、前記コレクタ電流に応じて前記補償電流を生成することを特徴とする請求項１に記載の高周波増幅器。
【請求項３】
前記検波回路は、前記ＮＰＮバイポーラトランジスタのベース端子にバイアス印加するためのバイアス印加回路を含むことを特徴とする請求項２に記載の高周波増幅器。
【請求項４】
前記検波回路は、前記高周波信号の振幅に応じた検波電流を生成するＰＮ接合ダイオードを含み、
前記検波電流は、前記ＮＰＮバイポーラトランジスタのベース端子に供給されることを特徴とする請求項２または請求項３に記載の高周波増幅器。
【請求項５】
前記検波回路は、前記ＰＮ接合ダイオードの入力端子にバイアス印加するためのバイアス印加回路を含むことを特徴とする請求項４に記載の高周波増幅器。
【請求項６】
前記バイアス印加回路は、温度特性補償用のダイオードを含むことを特徴とする請求項３または請求項５に記載の高周波増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、衛星通信、地上波マイクロ波通信、または、移動体通信などに使用される高周波増幅器に関し、特に、高周波入力信号が増加した場合でも、飽和出力電力および効率の低下を防止することのできる高周波増幅器に関するものである。
【０００２】
【従来の技術】
一般に、ＢＪＴ（Ｂｉｐｏｌａｒ　Ｊｕｎｃｔｉｏｎ　Ｔｒａｎｓｉｓｔｏｒ）、ＨＢＴ（Ｈｅｔｅｒｏ−Ｊｕｎｃｔｉｏｎ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）などのＮＰＮバイポーラトランジスタを用いた高周波増幅器においては、高出力化および高効率化を目的として、ベース電圧を定電圧で印加する定電圧ベースバイアス回路（以下、単に「バイアス回路」と記す）が用いられている。
【０００３】
たとえば、定電圧でなく、定電流でベースバイアスを印加した場合には、高周波信号の入力レベルが増加したときに整流電流が発生すると、定電流を維持するためにベース電圧が降下する。
【０００４】
したがって、バイアス級がＡ級動作からＢ級動作に急速に近づくことから、飽和電力が小さくなってしまい、実際に高出力化および高効率化を実現することは困難である。
【０００５】
一方、定電圧でベースバイアスを印加した場合には、高周波信号の入力レベルが増加したときにもベース電圧が降下することはないので、バイアス級は変化せず、定電流で動作する増幅器と比べて大きな飽和出力電力と高効率を得ることができる。したがって、高周波信号の入力レベルが増加した場合にもベース電圧が低下しないバイアス回路が必要となる。
【０００６】
図５は従来の高周波増幅器を示す回路構成図であり、たとえば「アナログＩＣの機能回路設計入門　回路シミュレータＳＰＩＣＥを用いたＩＣ設計法」（青木英彦著、ＣＱ出版社、１９９２年９月２０日発行）に記述されたバイアス回路を有する高周波増幅器を示している。
【０００７】
図５において、１は高周波信号の入力端子、２は高周波信号の出力端子、３は高周波増幅器の本体を構成する増幅素子である。
増幅素子３としては、ＢＪＴ、ＨＢＴなどのＮＰＮバイポーラトランジスタ（以下、単に「トランジスタ」ともいう）が用いられており、エミッタ端子が接地され、ベース端子が入力端子１に接続され、コレクタ端子が出力端子２に接続されている。
【０００８】
６は入力端子１（増幅素子３のベース端子）に接続されたバイアス回路、以下の構成要素１８〜２３を備えている。
２２はバイアス回路６の電源供給端子（電圧設定端子）となる電源であり、負極がグランドに接続され、正極から制御された電源電圧Ｖｐｃを供給している。
【０００９】
１８はＢＪＴ、ＨＢＴなどのＮＰＮバイポーラトランジスタ（以下、単に「トランジスタ」ともいう）であり、増幅素子３とともにＮＰＮカレントミラー回路を構成している。
【００１０】
１９はＢＪＴ、ＨＢＴなどのＮＰＮバイポーラトランジスタ（以下、単に「トランジスタ」ともいう）であり、増幅素子３に対するベース電流補償用の素子として機能する。
トランジスタ１９のエミッタ端子は、トランジスタ１８のベース端子に接続されている。
【００１１】
２０および２１は電源２２に並列接続された抵抗器であり、抵抗器２０の他端はトランジスタ１８のコレクタ端子およびトランジスタ１９のベース端子に接続され、抵抗器２１の他端はトランジスタ１９のコレクタ端子に接続されている。抵抗器２０は、基準電流Ｉｒｅｆを供給するための定電流源として機能する。
【００１２】
２３はバイアス印加用のインダクタであり、トランジスタ１８および１９の接続点と、入力端子１および増幅素子３の接続点との間に挿入されている。
【００１３】
Ｉｂ、Ｖｂは増幅素子３のベース端子に供給されるベース電流およびベース電圧である。
Ｒｒｅｆは抵抗器２０により設定される基準抵抗値、Ｉｒｅｆは抵抗器２０に流れる基準電流である。
【００１４】
Ｉｃｄｃ１、Ｉｂｄｃ１はトランジスタ１８に流れるコレクタ電流およびベース電流である。
Ｉｂｄｃ２、Ｉｅｄｃ２はトランジスタ１９に流れるベース電流およびエミッタ電流である。
【００１５】
次に、図５に示した従来の高周波増幅器による動作について説明する。
まず、高周波信号は、入力端子１から増幅素子３のベース端子に入力され、増幅素子３により増幅された後、出力端子２から出力される。
【００１６】
このとき、増幅素子３のベース電圧Ｖｂおよびベース電流Ｉｂは、バイアス回路６から供給される。
バイアス回路６において、ベース電圧Ｖｂおよびベース電流Ｉｂは、以下の式（１）、（２）のように決定される。
【００１７】
【数１】
2004072250.tif 000003
【００１８】
式（１）、（２）において、βは各トランジスタ３、１８および１９の電流増幅率、ＮはＮＰＮカレントミラー回路を構成するトランジスタ３および１８のサイズ比である。
この場合、各トランジスタ３、１８および１９は、全て同じ構造とし、それぞれの電流増幅率はβとする。
【００１９】
ここで、増幅素子３の入力信号が増加して、ベース電流Ｉｂが△Ｉｂだけ増加し、各電流Ｉｃｄｃ１、Ｉｂｄｃ１、Ｉｅｄｃ２、Ｉｂｄｃ２が、それぞれ、△Ｉｃｄｃ１、△Ｉｂｄｃ１、△Ｉｅｄｃ２、△Ｉｂｄｃ２だけ増加した場合を想定する。
このとき、各電流の変化量△Ｉｂ、△Ｉｃｄｃ１、△Ｉｂｄｃ１、△Ｉｅｄｃ２、△Ｉｂｄｃ２の間には、以下の式（３）、（４）の関係が成り立つ。
【００２０】
【数２】
2004072250.tif 000004
【００２１】
また、各トランジスタ１８および１９に関して、電流増幅率βを用いて以下の式（５）、（６）が成り立つ。
【００２２】
【数３】
2004072250.tif 000005
【００２３】
したがって、ベース電流Ｉｂの変化量△Ｉｂは、以下の式（７）で表される。
【００２４】
【数４】
2004072250.tif 000006
【００２５】
この結果、ベース電圧Ｖｂの変化量△Ｖｂは、以下の式（８）で表される。
【００２６】
【数５】
2004072250.tif 000007
【００２７】
【発明が解決しようとする課題】
従来の高周波増幅器は以上のように、高周波入力信号が増加して増幅素子３のベース電流Ｉｂに変化量ΔＩｂが発生した際に、ベース電圧Ｖｂに電圧降下が発生して、増幅素子３のバイアス級がＡ級からＢ級に近づくので、高周波増幅器としての飽和出力電力および効率が低下するという問題点があった。
【００２８】
この発明は上記のような問題点を解決するためになされたもので、高周波入力信号が増加した場合でも、ベース電流の増加によるベース電圧の電圧降下を抑制し、結果として、高周波増幅器の飽和出力電力および効率の低下を防止した高周波増幅器を得ることを目的とする。
【００２９】
【課題を解決するための手段】
この発明に係る高周波増幅器は、入力された高周波信号を増幅して出力する増幅手段と、増幅手段に入力される高周波信号の振幅を検波する検波回路と、検波回路により検波された高周波信号の振幅に応じた補償電流を生成する補償回路と、補償電流に比例したバイアス電流を増幅手段に供給するバイアス回路とを備え、補償回路は、高周波信号の振幅が大きくなるにつれて補償電流を大きく設定するものである。
【００３０】
また、この発明に係る高周波増幅器の検波回路は、高周波信号の振幅に応じたコレクタ電流を生成するＮＰＮバイポーラトランジスタを含み、補償回路は、コレクタ電流に応じて補償電流を生成するものである。
【００３１】
また、この発明に係る高周波増幅器の検波回路は、ＮＰＮバイポーラトランジスタのベース端子にバイアス印加するためのバイアス印加回路を含むものである。
【００３２】
また、この発明に係る高周波増幅器の検波回路は、高周波信号の振幅に応じた検波電流を生成するＰＮ接合ダイオードを含み、検波電流は、ＮＰＮバイポーラトランジスタのベース端子に供給されるものである。
【００３３】
また、この発明に係る高周波増幅器の検波回路は、ＰＮ接合ダイオードの入力端子にバイアス印加するためのバイアス印加回路を含むものである。
【００３４】
また、この発明に係る高周波増幅器のバイアス印加回路は、温度特性補償用のダイオードを含むものである。
【００３５】
【発明の実施の形態】
実施の形態１．
以下、図面を参照しながら、この発明の実施の形態１について詳細に説明する。
図１はこの発明の実施の形態１を示す回路構成図である。
【００３６】
図１において、１は高周波信号の入力端子、２は高周波信号の出力端子、３は入力端子１から入力された高周波信号を増幅して出力端子２から出力する増幅素子であり、前述（図５参照）と同様のものである。
前述と同様に、増幅素子３としては、ＢＪＴ、ＨＢＴなどのＮＰＮバイポーラトランジスタ（以下、単に「トランジスタ」ともいう）が用いられる。
【００３７】
４は入力端子１から入力された高周波信号の振幅を検波する検波回路、５は検波回路４により検波された高周波信号の振幅の大きさに応じた補償電流を生成する補償回路である。
【００３８】
６は前述のバイアス回路６と近似したバイアス回路であり、補償回路５から生成された補償電流に比例したバイアス電流を、ベース電流Ｉｂとして増幅素子３のベース端子に供給する。
【００３９】
検波回路４は、以下の構成要素７〜１１を備えている。
７はベース端子およびコレクタ端子が短絡されたＰＮ接合ダイオード、８はエミッタ接地のＮＰＮバイポーラトランジスタ（以下、単に「トランジスタ」ともいう）、９はＰＮ接合ダイオード７の入力側に挿入された直流阻止容量、１０はＰＮ接合ダイオード７の入力端子（コレクタ端子）にバイアスを印加するための抵抗器、１１は抵抗器１０とグランドとの間に挿入された電源である。
【００４０】
ＰＮ接合ダイオード７のエミッタ（出力）端子は、トランジスタ８のベース端子に接続されている。
Ｉｃｄｃ３はＰＮ接合ダイオード７に流れる検波電流、Ｉｂｄｃ４はトランジスタ８のベース端子に流れる電流である。
【００４１】
補償回路５は、以下の構成要素１２〜１７を備えている。
１２はＰＮＰカレントミラー回路であり、ベース端子同士が接続された一対のＰＮＰバイポーラトランジスタ（以下、単に「トランジスタ」ともいう）１３および１４により構成されている。
【００４２】
ＰＮＰカレントミラー回路１２は、検波回路４内のＮＰＮバイポーラトランジスタ８から出力されるコレクタ電流Ｉｃｄｃ４を基準電流としている。
ＩｐｃはＰＮＰカレントミラー回路１２の出力電流であり、トランジスタ１４のコレクタ端子からバイアス回路６内のトランジスタ１９のベース端子に供給されている。
【００４３】
１５はグランドとトランジスタ１３のエミッタ端子との間に挿入された定電流源、１６はトランジスタ１４のエミッタ端子に挿入されたバイアス印加用の抵抗器、１７は抵抗器１６とグランドとの間に挿入された電源である。
【００４４】
バイアス回路６は、前述（図５参照）と同様に、増幅素子３とともにＮＰＮカレントミラー回路を構成するトランジスタ１８と、トランジスタ１８のベース電流を補償するトランジスタ１９と、定電流源２０と、バイアス印加用の抵抗器２１と、電源２２と、バイアス印加用のインダクタ２３とを備えている。
【００４５】
次に、図１に示したこの発明の実施の形態１による具体的な動作について説明する。
まず、前述と同様に、入力端子１から入力された高周波信号は、増幅素子３により増幅されて出力端子２から出力される。
【００４６】
このとき、検波回路４は、入力端子１から入力された高周波信号の振幅を検波する。
具体的には、検波回路４内のＰＮ接合ダイオード７は、電源１１から抵抗器１０を介してベース電圧（バイアス電圧）が供給されることによって動作し、入力端子１から高周波信号が入力されると、その高周波信号の振幅の大きさに応じた検波電流Ｉｃｄｃ３を出力する。
【００４７】
検波電流Ｉｃｄｃ３は、トランジスタ８のベース電流Ｉｂｄｃ４となる。
したがって、高周波信号の振幅が大きくなると、ベース電流Ｉｂｄｃ４が増加して、トランジスタ８のコレクタ端子から出力されるコレクタ電流Ｉｃｄｃ４は増加する。
【００４８】
補償回路５内のＰＮＰカレントミラー回路１２は、検波回路４が高周波信号の振幅を検波すると、その高周波信号の振幅に応じた補償電流Ｉｐｃをバイアス回路６に供給する。
【００４９】
すなわち、ＰＮＰカレントミラー回路１２は、高周波信号の振幅が大きくなると、バイアス回路６内のトランジスタ１８のコレクタ端子およびトランジスタ１９のベース端子に供給される補償電流Ｉｐｃを増加させる。
【００５０】
具体的には、検波回路４内のトランジスタ８のコレクタ電流Ｉｃｄｃ４は、ＰＮＰカレントミラー回路１２の基準電流となり、ＰＮＰカレントミラー回路１２は、ＰＮＰバイポーラトランジスタ１３および１４のサイズ比に応じた電流を出力する。
【００５１】
トランジスタ８のコレクタ電流Ｉｃｄｃ４は、増幅素子（トランジスタ）３のコレクタ電流の増大に応じて増大するので、高周波信号の振幅が大きくなればなるほど、補償回路５からバイアス回路６に供給される補償電流Ｉｐｃが増加する。
【００５２】
バイアス回路６は、補償回路５から補償電流Ｉｐｃが供給されると、補償電流Ｉｐｃに比例したベース電流（バイアス電流）Ｉｂを増幅素子３のベース端子に供給する。
したがって、高周波信号の振幅が大きくなればなるほど、バイアス電流Ｉｂが増加する。
【００５３】
この結果、以下のように、高周波入力信号の増加に応じて、ベース電流Ｉｂを増加させることができる。
すなわち、増幅素子３の入力信号が増加してベース電流Ｉｂが△Ｉｂだけ増加した場合に、図１内の各電流Ｉｃｄｃ１、Ｉｂｄｃ１、Ｉｅｄｃ２、Ｉｂｄｃ２が、それぞれ、△Ｉｃｄｃ１、△Ｉｂｄｃ１、△Ｉｅｄｃ２、△Ｉｂｄｃ２だけ増加するものとする。
【００５４】
また、図１に示すように、検波回路４および補償回路５内の各構成素子に、電流Ｉｃｄｃ３、Ｉｂｄｃ４、Ｉｃｄｃ４、Ｉｐｃが流れるものとすると、これらの電流および上記各電流の相互間には、以下の式（９）〜（１２）の関係が成り立つ。
【００５５】
【数６】
2004072250.tif 000008
【００５６】
また、トランジスタ８、１８および１９に関して、電流増幅率βを用いて以下の式（１３）〜（１５）が成り立つ。
【００５７】
【数７】
2004072250.tif 000009
【００５８】
ここで、ＮＰＮバイポーラトランジスタ３、１８、１９、７および８は、全て同じ構造であり、電流増幅率はβ、各トランジスタ１８、３および７のサイズ比は「１：Ｍ：Ｋ」とする。
また、補償回路５内のＰＮＰトランジスタ１３および１４のサイズ比は、「１：Ｎ」とする。
上記式（９）〜（１５）から、ベース電流Ｉｂの増加量△Ｉｂは、以下の式（１６）で表される。
【００５９】
【数８】
2004072250.tif 000010
【００６０】
その結果、増幅素子３のベース端子に印加される電圧Ｖｂの増加量△Ｖｂは、以下の式（１７）で表される。
【００６１】
【数９】
2004072250.tif 000011
【００６２】
したがって、以下の条件式（１８）を満たすように各比例係数Ｍ、ＫおよびＮを設定することにより、増幅素子３に供給されるベース電流Ｉｂおよびベース電圧Ｖｂを増加させることができる。
【００６３】
【数１０】
2004072250.tif 000012
【００６４】
このように、高周波信号の振幅の大きさを検波する検波回路４と、高周波信号の振幅に応じた補償電流をバイアス回路６に出力する補償回路５とを設け、補償電流Ｉｐｃに比例したベース電流（バイアス電流）Ｉｂを増幅素子３に供給することによって、ベース電流Ｉｂおよびベース電圧Ｖｂを増加させることができ、結果として、高周波増幅器の飽和出力電力および効率を高めることができる。
【００６５】
また、補償回路５として、検波回路４内のトランジスタ８のコレクタ電流Ｉｃｄｃ４を基準電流としたＰＮＰカレントミラー回路１２を用いたので、ＰＮＰカレントミラー比（１：Ｎ）を調整することによって、高出力電力時に増幅素子３に供給するバイアス電流Ｉｂを適宜制御することができる。
【００６６】
さらに、ＰＮ接合ダイオード７のバイアス印加を電源１１により制御することができるので、検波電流Ｉｃｄｃ３の制御範囲を可変設定することができ、高周波信号の振幅に対応可能なダイナミックレンジを拡大することもできる。
【００６７】
実施の形態２．
なお、上記実施の形態１では、入力端子１から入力された高周波信号の振幅を検波する検波回路４として、ＰＮ接合ダイオード７、ＮＰＮバイポーラトランジスタ８、直流阻止容量９、バイアス印加用の抵抗器１０および電源１１を用いたが、ＰＮ接合ダイオード７を省略してもよい。
【００６８】
図２は検波回路４Ａ内のＰＮ接合ダイオード７を省略したこの発明の実施の形態２を示す回路構成図である。
図２において、前述（図１参照）と同様のものについては、同一符号を付して、または符号の後に「Ａ」を付して、詳述を省略する。
【００６９】
この場合、検波回路４Ａは、前述（図１参照）と同様のトランジスタ８および直流阻止容量９に加えて、前述の各素子１０および１１に対応した抵抗器２４および電源２５を備えている。
【００７０】
バイアス印加用の抵抗器２４の一端は、直流阻止容量９およびトランジスタ８のベース端子に接続されている。
すなわち、抵抗器２４および電源２５は、トランジスタ８のベース電流Ｉｂｄｃ４に対してバイアス印加する。
【００７１】
検波回路４Ａにおいて、高周波信号の振幅が大きくなると、前述と同様に、トランジスタ８のベース電流Ｉｂｄｃ４が増大してコレクタ電流Ｉｃｄｃ４が増大するので、前述と同様の作用効果を奏する。
【００７２】
また、この場合、前述のＰＮ接合ダイオード７による制御範囲の拡大が計れないものの、ＰＮ接合ダイオード７が不要になるので、さらに回路構成の簡略化を図ることができる。
【００７３】
実施の形態３．
なお、上記実施の形態１では、ＰＮ接合ダイオード７およびトランジスタ８の各端子間電圧ＶＢＥの温度特性について考慮せずに、単に、電源１１から抵抗器１０を介してＰＮ接合ダイオード７にバイアス印加したが、温度特性補償用のダイオードを介してバイアス印加してもよい。
【００７４】
図３は検波回路４Ｂのバイアス印加回路に温度特性補償用のダイオードを挿入したこの発明の実施の形態３を示す回路構成図である。
図３において、前述（図１参照）と同様のものについては、同一符号を付して、または符号の後に「Ｂ」を付して、詳述を省略する。
【００７５】
この場合、検波回路４Ｂは、前述（図１参照）と同様のＰＮ接合ダイオード７、トランジスタ８および直流阻止容量９に加えて、バイアス印加用の抵抗器２６〜２８および３１と、温度特性補償用のダイオード２９および３０と、電源３２とを備えている。
【００７６】
ＰＮ接合ダイオード７の入力端子には、抵抗器２６および２７が直列接続されており、抵抗器２７の他端には、ダイオード２９および３０が直列接続されている。
【００７７】
抵抗器２６および２７の接続点には抵抗器２８が接続されており、抵抗器２８の他端は接地されている。
抵抗器３１は、電源３２とダイオード２９の入力端子（コレクタ端子）との間に挿入されている。
【００７８】
電源３２は、抵抗器２６〜２８および３１と、ダイオード２９および３０とを介して、ＰＮ接合ダイオード７にバイアス供給し、ＰＮ接合ダイオード７を動作させている。
【００７９】
これにより、ＰＮ接合ダイオード７およびトランジスタ８の各々における端子間電圧ＶＢＥの温度変化による特性バラツキが、ダイオード２９および３０により相殺補償されるので、前述の実施の形態１の検波回路４よりも、検波回路４Ｂの温度特性を改善することができる。
【００８０】
実施の形態４．
同様に、上記実施の形態２では、トランジスタ８の端子間電圧ＶＢＥの温度特性について考慮せずに、単に、電源２５から抵抗器２４を介してトランジスタ８のベース端子にバイアス印加したが、温度特性補償用のダイオードを介してバイアス印加してもよい。
【００８１】
図４は検波回路４Ｃ内のバイアス印加回路に温度特性補償用のダイオードを挿入したこの発明の実施の形態４を示す回路構成図である。
図４において、前述（図２参照）と同様のものについては、同一符号を付して、または符号の後に「Ｃ」を付して、詳述を省略する。
【００８２】
この場合、検波回路４Ｃは、前述（図２参照）と同様のトランジスタ８および直流阻止容量９に加えて、バイアス印加用の抵抗器３３〜３５および３８と、温度特性補償用のダイオード３６と、電源３９とを備えている。
【００８３】
トランジスタ８のベース端子には、抵抗器３３および３４が直列接続されており、抵抗器３４の他端には、ダイオード３６の入力端子（コレクタ端子）が接続されている。
【００８４】
抵抗器３３および３４の接続点には抵抗器３５が接続されており、抵抗器３５の他端は接地されている。
抵抗器３８は、電源３９とダイオード３８の入力端子（コレクタ端子）との間に挿入されている。
【００８５】
電源３９は、抵抗器３３〜３５および３８と、ダイオード３８とを介して、トランジスタ８のベース端子にバイアス供給し、トランジスタ８を動作させている。
【００８６】
これにより、トランジスタ８の端子間電圧ＶＢＥの温度特性変化を、ダイオード３８により相殺補償することができ、検波回路４Ｃの温度特性を改善することができる。
【００８７】
実施の形態５．
なお、上記各実施の形態１〜４では、検波回路４、４Ａから４Ｃの構成要素として、直流阻止容量９と、抵抗器および電源を含むバイアス印加回路とを設けたが、検波回路内の直流阻止容量９およびバイアス印加回路を省略して、ＰＮ接合ダイオード７またはトランジスタ８の入力端子に、増幅素子３のベース端子と同等の電位を直接印加してもよい。
【００８８】
この場合、検波電流のバイアス制御が不可能になるものの、検波回路内の直流阻止容量９およびバイアス印加回路が不要になるので、さらに回路構成の簡略化を図ることができる。
【００８９】
【発明の効果】
以上のように、この発明によれば、入力された高周波信号を増幅して出力する増幅手段と、増幅手段に入力される高周波信号の振幅を検波する検波回路と、検波回路により検波された高周波信号の振幅に応じた補償電流を生成する補償回路と、補償電流に比例したバイアス電流を増幅手段に供給するバイアス回路とを備え、補償回路は、高周波信号の振幅が大きくなるにつれて補償電流を大きく設定するようにしたので、高周波入力信号が増加した場合でも、ベース電流の増加によるベース電圧の電圧降下を抑制して、高周波増幅器の飽和出力電力および効率の低下を防止した高周波増幅器が得られる効果がある。
【００９０】
また、この発明によれば、検波回路は、高周波信号の振幅に応じたコレクタ電流を生成するＮＰＮバイポーラトランジスタを含み、補償回路は、コレクタ電流に応じて補償電流を生成するようにしたので、高周波入力信号が増加した場合でも、ベース電流の増加によるベース電圧の電圧降下を抑制して、高周波増幅器の飽和出力電力および効率の低下を防止した高周波増幅器が得られる効果がある。
【００９１】
また、この発明によれば、検波回路は、ＮＰＮバイポーラトランジスタのベース端子にバイアス印加するためのバイアス印加回路を含むので、高周波入力信号に応じたバイアス制御を可能とし、高周波増幅器の飽和出力電力および効率の低下を防止した高周波増幅器が得られる効果がある。
【００９２】
また、この発明によれば、検波回路は、高周波信号の振幅に応じた検波電流を生成するＰＮ接合ダイオードを含み、検波電流は、ＮＰＮバイポーラトランジスタのベース端子に供給されるようにしたので、高周波入力信号が増加した場合でも、ベース電流の増加によるベース電圧の電圧降下を抑制して、高周波増幅器の飽和出力電力および効率の低下を防止した高周波増幅器が得られる効果がある。
【００９３】
また、この発明によれば、検波回路は、ＰＮ接合ダイオードの入力端子にバイアス印加するためのバイアス印加回路を含むので、高周波入力信号に応じたバイアス制御を可能とし、高周波増幅器の飽和出力電力および効率の低下を防止した高周波増幅器が得られる効果がある。
【００９４】
また、この発明によれば、バイアス印加回路は、温度特性補償用のダイオードを含むので、さらに温度特性を向上させた高周波増幅器が得られる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１を示す回路構成図である。
【図２】この発明の実施の形態２を示す回路構成図である。
【図３】この発明の実施の形態３を示す回路構成図である。
【図４】この発明の実施の形態４を示す回路構成図である。
【図５】従来の高周波増幅器を示す回路構成図である。
【符号の説明】
１　入力端子、２　出力端子、３　増幅素子（ＮＰＮバイポーラトランジスタ）、４、４Ａ〜４Ｃ　検波回路、５　補償回路、６　バイアス回路、７　ＰＮ接合ダイオード、８　ＮＰＮバイポーラトランジスタ、１０、２４、２６〜２８、３１、３３〜３５、３８　バイアス印加用の抵抗器、１１、２５、３２、３９　バイアス印加用の電源、Ｉｂ　バイアス電流（ベース電流）、Ｖｂ　バイアス電圧、Ｉｃｄｃ３　検波電流、Ｉｃｄｃ４　コレクタ電流、Ｉｐｃ　補償電流。
【図１】
2004072250.tif 000013
【図２】
2004072250.tif 000014
【図３】
2004072250.tif 000015
【図４】
2004072250.tif 000016
【図５】
2004072250.tif 000017