(57)【要約】【課題】高周波信号用パターンと高周波信号用パターンに近接して配置される接地用パターンとを備えた半導体パッケージの小型化を図る。【解決手段】半導体パッケージは、半導体素子の端子に電気的に接続される高周波信号用パターン１を備えている。高周波信号用パターン１と、それに対応する外部接続パターンとはパッケージ側面のキャスタレーション部１３で接続される。これにより、ビアにより接続を行なうよりもパッケージの構造を小型化することができる。また、キャスタレーション部１３の周囲にＧＮＤビア１１を設けることでインピーダンスの調整が容易となる。【選択図】　　　　図４
2004072019.tif 000002
【特許請求の範囲】
【請求項１】
半導体搭載部と、半導体素子の端子に電気的に接続されるパターンとを備えた半導体パッケージであって、
高周波信号用パターンと、
前記高周波信号用パターンに近接して配置される接地用パターンと、
パッケージ側面またはパッケージ裏面の外部接続パターンとを備え、
前記高周波信号用パターンと、それに対応する前記外部接続パターンとはパッケージ側面のキャスタレーション部で接続されており、
前記接地用パターンと、それに対応する前記外部接続パターンとはビアで接続されていることを特徴とする、半導体パッケージ。
【請求項２】
前記高周波信号用パターンの両側に前記接地用パターンが形成されていることを特徴とする、請求項１に記載の半導体パッケージ。
【請求項３】
前記接地用パターンと、それに対応する前記外部接続パターンとを接続するパッケージ側面のキャスタレーションがさらに備わっていることを特徴とする、請求項１または２に記載の半導体パッケージ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は半導体パッケージに関し、特に高周波信号用パターンとそれに近接して配置される接地用パターンとを備えている半導体パッケージに関する。
【０００２】
【従来の技術】
図１６は、従来技術における半導体パッケージの平面図であり、図１７は図１６におけるＡ部の拡大図である。図を参照して、半導体パッケージはその中央部に半導体素子を搭載する部分を備えており、その内部に半導体素子の端子に電気的に接続されるパターンを備えている。
【０００３】
半導体素子の端子に電気的に接続されるパターンとして、１つの高周波信号（ＳＩＧ）ワイヤボンディング用パターン１と、高周波信号用パターンに近接して配置される２つの接地（ＧＮＤ）ワイヤボンディング用パターン３ａ，３ｂとが備えられている。また、ＳＩＧワイヤボンディング用パターン１は、ＳＩＧリード７に電気的に接続される。また、ＧＮＤワイヤボンディング用パターン３ａ，３ｂは、ＧＮＤリード５に電気的に接続される。
【０００４】
図１８は、図１６におけるＡ部を裏面から見た構造を示す図である。また、図１９は図１６におけるＡ部のＸ−Ｘ′断面を示す図である。
【０００５】
図を参照して、ＳＩＧワイヤボンディング用パターン１とＳＩＧリード７との導通を図るため、半導体パッケージ内部にＳＩＧビア３１が設けられている。これにより、ＳＩＧワイヤボンディング用パターン１は、ＳＩＧビア３１およびＳＩＧリード接合用導体パターン１５を介して、ＳＩＧリード７に電気的に接続される。
【０００６】
また、ＧＮＤワイヤボンディング用パターン３ａ，３ｂは、ＧＮＤビア１１を介してＧＮＤリード接合用導体パターン９に接続される。そして、ＧＮＤリード５がＧＮＤリード接合用導体パターン９に接続される。また、ＧＮＤビア１１は複数設けられ、ＳＩＧビア３１を取囲むように構成されている。
【０００７】
パッケージ内層にもＧＮＤパターン１７があり、ＧＮＤビア１１に接続されている。
【０００８】
【発明が解決しようとする課題】
図１６〜図１９に示されるような、パッケージ裏面に外部基板との接合用金属リード（ＳＩＧリード７およびＧＮＤリード５）が接合されている半導体回路用パッケージにおいて、パッケージ裏面層からパッケージ内ワイヤボンディング用パターン層との導通方法としては、上述したように導体ビアによる方法が一般的である。また、ＳＩＧビア３１の周囲には、ＧＮＤビア１１が配置されることにより、特性インピーダンスの調整が通常行なわれている。
【０００９】
今後、半導体パッケージにおいてもますます小型化が求められていくと考えられている。しかしながら、従来技術における上述したような半導体パッケージの構造を採用すると、小型化に限界があるという問題がある。たとえば、特開平４−３３６７０２号公報においても上述のような半導体パッケージの構造が開示されている。この公報の図３および第００１５段落には、信号用のビアのまわりに複数の接地用ビアを設けて同軸構造を構成する技術が開示されているが、ビアを設けるスペースが必要となるため小型化に不利である。
【００１０】
この発明は上述の問題点を解決するためになされたものであり、小型化を図ることができる半導体パッケージを提供することを目的としている。
【００１１】
この発明はさらに、特性インピーダンスの調整を容易に行なうことができる半導体パッケージを提供することを目的としている。
【００１２】
【課題を解決するための手段】
上記目的を達成するためこの発明のある局面に従うと、半導体パッケージは、半導体搭載部と、半導体素子の端子に電気的に接続されるパターンとを備えた半導体パッケージであって、高周波信号用（ＳＩＧ）パターンと、高周波信号用パターンに近接して配置される接地用（ＧＮＤ）パターンと、パッケージ側面またはパッケージ裏面の外部接続パターンとを備え、高周波信号用パターンと、それに対応する外部接続パターンとはパッケージ側面のキャスタレーション部で接続されており、接地用パターンと、それに対応する外部接続パターンとはビアで接続されていることを特徴とする。
【００１３】
この発明に従うと高周波信号用パターンをビアでなくキャスタレーションで接続することができるため、半導体パッケージの構造を小型化することができる。また、キャスタレーションの周囲に接地用のビアを設けると、キャスタレーションを中心とした同軸構造を維持することが可能となる。
【００１４】
好ましくは半導体パッケージは、高周波信号用パターンの両側に接地用パターンが形成されるように構成される。
【００１５】
このように、高周波信号用パターンの両側に接地用パターンを形成することで、特性インピーダンスの調整がさらに容易になる。
【００１６】
好ましくは半導体パッケージは、接地用パターンと、それに対応する外部接続パターンとを接続するパッケージ側面のキャスタレーションをさらに備える。
【００１７】
このように、高周波信号線をつなぐキャスタレーションの隣にさらに接地用のキャスタレーションを設けることで、特性インピーダンスの調整がさらに容易になる。
【００１８】
【発明の実施の形態】
［第１の実施の形態］
図１〜図４は、本発明の第１の実施の形態における半導体パッケージの構造を示す図であり、図１６〜図１９に対応する図である。
【００１９】
図を参照して、本実施の形態における半導体パッケージの構造が従来技術における半導体パッケージの構造と異なる部分は、本実施の形態においてはパッケージ裏面層とパッケージ内のＳＩＧワイヤボンディング用パターン１との導通を、パッケージ側面に設置するＳＩＧキャスタレーション１３により行なっているところである。これにより、ＳＩＧキャスタレーション１３と特性インピーダンス調整用のＧＮＤビア１１とを、従来技術に示される構造に比べ狭い領域に設置することが可能となる。これにより、半導体パッケージ全体としての小型化を図ることが可能となる。
【００２０】
すなわち、ＳＩＧビア３１（図１９）を用いる場合と比較して、ＳＩＧキャスタレーション１３（図４）を用いることで、ＧＮＤビア１１からパッケージ外周までの距離を図１９におけるＷ１から図４におけるＷ２に減少させることが可能である。
【００２１】
また、キャスタレーションの周囲に接地用のビアを設けるので同軸構造を維持することが可能である。
【００２２】
なお、本実施の形態においてはＳＩＧリード７の両側にＧＮＤリード５を設けることとしたが、このようにＳＩＧリードの両隣にＧＮＤリードを設けず、片方のみにＧＮＤリードを設けるようにしてもよい。
【００２３】
［第２の実施の形態］
図５〜図８は、本発明の第２の実施の形態における半導体パッケージの構造を示す図であり、第１の実施の形態における図１〜図４に対応する図である。本実施の形態における半導体パッケージが第１の実施の形態におけるそれと異なる点は、ＳＩＧリード７をＬ字形に曲げることで、パッケージの側面に（ＳＩＧキャスタレーション１３が存在する部分に）接合させた点である。
【００２４】
［第３の実施の形態］
図９〜図１２は、本発明の第３の実施の形態における半導体パッケージの構造を示す図であり、第１の実施の形態における図１〜図４に対応する図である。
【００２５】
本実施の形態においては、ＧＮＤワイヤボンディング用パターン３ａ，３ｂとＧＮＤ用導体パターン９を接続するために、ＧＮＤビア１１のみならず、ＧＮＤキャスタレーション２１ａ，２１ｂを用いている。このように、パッケージ側面にＧＮＤキャスタレーション２１ａ，２１ｂを設けることで、特性インピーダンスの調整がさらに容易になる。
【００２６】
また、本実施の形態においてはＧＮＤリード５もＳＩＧリード７と同じくＬ字形に曲げることでパッケージの側面に接合させるようにしている。なお、第１の実施の形態と同じくＳＩＧリード７およびＧＮＤリード５をパッケージの裏面に接合するようにしてもよい。
【００２７】
［第４の実施の形態］
図１３は、本発明の第４の実施の形態における半導体パッケージの構造を示す図であり、第１の実施の形態における図１に対応する図である。
【００２８】
図に示されるように、本実施の形態においては半導体パッケージから３本のＧＮＤリード５および２本のＳＩＧリード７ａ，７ｂが突出している。すなわち、信号線とＧＮＤリード（またはＧＮＤリード、信号線およびＧＮＤリード）の組は、１対以上であれば本願発明を実施することが可能である。
【００２９】
図１４および図１５は、このように２本のＳＩＧリードと３本のＧＮＤリードとで半導体パッケージを構成した構造を示す図である。なお、図１４は本発明の第１の実施の形態に対応しており、図１５は第２の実施の形態に対応している。
【００３０】
図を参照して、半導体パッケージは以下の部材により構成される。
・パッケージ本体である誘電体部（５３）
・半導体集積回路が実装されるキャビティ部（６１）
・外部基板接合用リード部（５，７ａ，７ｂ）
なお、リードは信号線（ＳＩＧ）用リード（５）とＧＮＤ用リード（７ａ，７ｂ）があり、ＳＩＧリード（７ａ，７ｂ）の両端、または片方の隣に特性インピーダンス調整のためにＧＮＤリード（５）が設置されている。また、ＳＩＧリードおよびＧＮＤリード以外の複数のリード（５７）も備えられている。たとえば電源供給用のリードなどである。
【００３１】
・外部基板接合用リード部とパッケージとをはんだなどの接合材料により接合するための導体パターン部（９，１５）
ＳＩＧリード接合用導体パターン部（１５）は、パッケージ裏面またはパッケージ側面に設置されており、図１４ではパッケージ裏面に設置している例である。また、図１５はパッケージ側面に設置した例である。
【００３２】
・パッケージ内に実装された半導体集積回路と、ワイヤボンディング、フリップチップ接続などにより電気的に導通されるための導体パターン層（１）
・パッケージ側面部に設置されたキャスタレーション部（１３）
キャスタレーション部は導体パターン部（１５）と導体パターン層（１）とを、直接またはパッケージ内部に設置された導体層を介して電気的に導通させる。また、図１５に示されるように、このキャスタレーション部（１３）が導体パターン層（１）の外部基板接続用リード接合パターンともなり得る。
【００３３】
・光ファイバなどをパッケージ外部から挿入するための穴部（５５）
・穴部（５５）に接続された、穴部を持った金属もしくは誘電体部材（光ファイバなどを挿通させるための部材）（５１）
・パッケージ上部にろう付けなどで接合され、パッケージ内部を気密封止するための金属あるいは誘電体などの蓋部がろう付けなどでその表面に接合される金属または誘電体部材（５９）
・パッケージ内層に設置されたＧＮＤ用導体パターン層（１７）
・パッケージ裏面のＧＮＤ用導体パターン部（９）と、誘電体部材（５９）とを電気的に導通させるためのビア部（１１）
このビア部は、信号線用キャスタレーション周辺においては、信号線キャスタレーション部の特性インピーダンスを調整するように設置される。
【００３４】
［実施の形態における効果］
上述のように、本発明の実施の形態においては、パッケージ裏面またはパッケージ側面に、外部基板との導通用金属リードが接続され、リード接合部とパッケージ内部に設置されるワイヤボンディング層導体パターンとの電気的導通が、パッケージ側面のキャスタレーションにより行なわれている。これにより、パッケージの小型化を図ることができ、また信号線用の外部接続用リードの両隣あるいは片方のみの隣にＧＮＤ用リードが設置されていることにより、特性インピーダンスの調整が容易である。
【００３５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における半導体パッケージの平面図である。
【図２】図１のＡ部の拡大図である。
【図３】図１のＡ部の裏面の構造を示す図である。
【図４】図１のＡ部のＸ−Ｘ′断面図である。
【図５】本発明の第２の実施の形態における半導体パッケージの平面図である。
【図６】図５のＡ部の拡大図である。
【図７】図５のＡ部の裏面の構造を示す図である。
【図８】図５のＡ部のＸ−Ｘ′断面図である。
【図９】本発明の第３の実施の形態における半導体パッケージの平面図である。
【図１０】図９のＡ部の拡大図である。
【図１１】図９のＡ部の裏面の構造を示す図である。
【図１２】図９のＡ部のＸ−Ｘ′断面図である。
【図１３】本発明の第４の実施の形態における半導体パッケージの平面図である。
【図１４】ＳＩＧリードを複数有する半導体パッケージの第１の構造を示す図である。
【図１５】ＳＩＧリードを複数有する半導体パッケージの第２の構造を示す図である。
【図１６】従来の半導体パッケージの平面図である。
【図１７】図１６のＡ部の拡大図である。
【図１８】図１６のＡ部の裏面の構造を示す図である。
【図１９】図１６のＡ部のＸ−Ｘ′断面図である。
【符号の説明】
１　ＳＩＧワイヤボンディング用パターン、３ａ，３ｂ　ＧＮＤワイヤボンディング用パターン、５　ＧＮＤリード、７　ＳＩＧリード、９　ＧＮＤリード接合用導体パターン、１１　ＧＮＤビア、１３　ＳＩＧキャスタレーション、１５ＳＩＧリード接合用導体パターン、１７　パッケージ内層ＧＮＤパターン、２１ａ，２１ｂ　ＧＮＤキャスタレーション。
【図１】
2004072019.tif 000003
【図２】
2004072019.tif 000004
【図３】
2004072019.tif 000005
【図４】
2004072019.tif 000006
【図５】
2004072019.tif 000007
【図６】
2004072019.tif 000008
【図７】
2004072019.tif 000009
【図８】
2004072019.tif 000010
【図９】
2004072019.tif 000011
【図１０】
2004072019.tif 000012
【図１１】
2004072019.tif 000013
【図１２】
2004072019.tif 000014
【図１３】
2004072019.tif 000015
【図１４】
2004072019.tif 000016
【図１５】
2004072019.tif 000017
【図１６】
2004072019.tif 000018
【図１７】
2004072019.tif 000019
【図１８】
2004072019.tif 000020
【図１９】
2004072019.tif 000021