(57)【要約】【課題】低挿入損失な半導体光合分波装置を作製することを可能とする半導体光合分波装置の製造方法を提供すること。【解決手段】導波路層４とクラッド層５とを積層してなる多層構造の表面上に形成した絶縁膜６に導波路パターンをフォトリソグラフィによりレジストに転写し、絶縁膜６が所望の深さとなるまでドライエッチングし、レジスト７をマスクとしてアレイ導波路領域の絶縁膜６をエッチングにより除去し、絶縁膜６と半導体（導波路層４及びクラッド層５）との選択エッチング比（半導体のエッチング速度：絶縁膜６のエッチング速度）が１０：１以下２：１以上のエッチングによって、絶縁膜６と半導体とをエッチングすることによって、（ｅ）に示した状態の、スラブ導波路とアレイ導波路との接続部を形成することを特徴とする半導体光合分波装置の製造方法を構成する。【選択図】　　図２
2004037722.tif 000002
【特許請求の範囲】
【請求項１】
スラブ導波路とアレイ導波路とを有する半導体光合分波装置の製造方法であって、膜厚がアレイ導波路側からスラブ導波路側に向かって階段状に増加する絶縁膜をマスクとし、前記スラブ導波路とアレイ導波路とを構成する半導体のエッチング速度の１０分の１以上２分の１以下のエッチング速度で前記絶縁膜をもエッチングするエッチング加工を１回行うことによって、クラッド層に段差を形成するとともに、前記アレイ導波路のアレイ構造をも形成する工程を持つことを特徴とする半導体光合分波装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体光合分波装置の製造方法に関し、特に、光情報通信等で用いられる半導体光合分波装置の製造方法に関する発明である。
【０００２】
【従来の技術】
近年、光通信はその大容量、超高速性により多くの情報通信網で用いられている。このような光通信網では発光素子や受光素子などに光半導体部品が広く利用されており、その研究開発が盛んである。
【０００３】
光半導体部品の研究開発は半導体レーザ（ＬＤ）やフォトダイオード（ＰＤ）のような個別部品は勿論のこと、ＬＤに代表されるアクティブ光デバイスや多モード干渉計（ＭＭＩ）やアレイ導波路グレーティング（ＡＷＧ）に代表されるパッシブ光デバイスなどを半導体基板上にモノリシック集積することも精力的に行われている。
【０００４】
光通信の大容量化を実現するため、ファイバ内に波長の異なる多数の光信号を伝搬させる波長分割多重（ＷＤＭ）伝送方式が用いられている。この方式では多数の光信号を１本のファイバで伝送することができるため、低コストで大容量化を実現できる。ここで各信号光を個別に変調したり受光したりする場合にはこれらを合分波する必要があり、このような機能を持ったデバイスとしてはＡＷＧが挙げられる。
【０００５】
ＡＷＧは入力光を複数のアレイ導波路に振り分け、各アレイ導波路間に所望の位相差を持たせた後に再度合波させ、このときの干渉現象を利用して波長毎に異なった点に集光させることで各出力導波路に異なった波長の光を振り分けるデバイスである。
【０００６】
ＡＷＧは半導体でも作製可能であるため、先に述べたような半導体光デバイスとモノリシック集積が可能となり、素子の小型化や低廉化が期待できる。
【０００７】
一方、ＡＷＧは入力光をなるべく減衰させずに合分波して出力できることが望ましい。しかしながら、図１に示すように、ＡＷＧには入力導波路１からの入力光を各アレイ導波路２へと振り分ける際及びアレイ導波路２からスラブ導波路３に伝搬させる際に、スラブ導波路３とアレイ導波路２との接続部での急激な屈折率不連続による光電界分布の不一致から伝搬損失が存在する。このような光電界分布の不一致は振り分け側と集光側の両方の接続部で同様に存在するため、伝搬損失の全体としては２倍となり、この伝搬損失が大きいと素子の挿入損失に大きく影響する。
【０００８】
上記の伝搬損失を低減するためには、スラブ導波路３とアレイ導波路２との接続部での急激な屈折率不運続を低減することが有効であり、アレイ導波路２の領域の導波路間を理想的にはテーパ状として徐々にアレイ導波路２の屈折率を変化させる方法が提案されている（例えば、Ｃ．　ｖａｎ　Ｄａｍ，　ｅｔ　ａｌ．，”Ｌｏｓｓ　Ｒｅｄｕｃｔｉｏｎ　ｆｏｒ　Ｐｈａｓｅｄ　Ａｒｒａｙ　Ｄｅｍｕｌｔｉｐｌｅｘｅｒｓ　Ｕｓｉｎｇ　ａ　Ｄｏｕｂｌｅ　Ｅｔｃｈ　Ｔｅｃｈｎｉｑｕｅ，”　ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　Ｉｎｔｅｇｒａｔｅｄ　Ｐｈｏｔｏｎｉｃｓ　Ｒｅｓｅａｒｃｈ，　ｐｐ．　５２−５５，　１９９６．　参照）。作製上、テーパ構造を形成するのは困難な場合には、テーパ状の代わりに、一段若しくは数段の階段状としても有効である。
【０００９】
上記の階段を一段とした場合の従来例を作製する方法を図４に示す。図において、アレイ導波路領域とスラブ導波路との間に挟まれた、クラッド層５に階段形状を形成する領域を階段領域と呼ぶ。なお、右側に示した側面図は、導波路パターンの櫛形の歯と歯の間の垂直断面を見た場合の側面図である。
まず、クラッドの役割を持つ基板上に導波路層４とクラッド層５とを積層してなる多層構造の表面上に形成した絶縁膜６に、導波路パターンを、絶縁膜６用のドライエッチングを用いるフォトリソグラフィにより転写して（ａ）に示した状態とする。
次に、半導体用のドライエッチングにより、導波路層４側のクラッド層５の、絶縁膜６で覆われていない部分を階段の深さまでエッチングして（ｂ）に示した状態とする。
次に、スラブ導波路領域と階段領域をフォトリソグラフィによりレジスト７で被覆して（ｃ）に示した状態とする。
次に、半導体用のドライエッチングにより、レジスト７又は絶縁膜６で覆われていない部分を、導波路層４の下の、クラッドの役割を持つ部分に達する深さにまでエッチングして（ｄ）に示した状態とする。これによって、アレイ導波路のアレイ構造、すなわち、複数の導波路が規則的に配列した構造が形成される。
次に、レジスト７を剥離して（ｅ）に示した状態とする。
【００１０】
以上のような方法で、クラッド層に段差を有する、スラブ導波路２とアレイ導波路１との接続部を作製することができる。
【００１１】
【発明が解決しようとする課題】
しかし、上記の作製方法には以下のような問題がある。
【００１２】
２回目のフォトリソグラフィ工程によって、（ｂ）に示した状態から（ｃ）に示した状態にする際に、この工程がμｍオーダーの段差領域で行われるため、塗布されるレジスト膜厚が不均一となり、さらにレジスト面が平面でないため解像精度が著しく劣化する。
【００１３】
２回目の半導体用のドライエッチング工程によって、（ｃ）に示した状態から（ｄ）に示した状態にする際に、エッチング耐性の低いレジストがマスクとして用いられるため、マスク自体のサイドエッチングや面内での不均一な膜厚減少などが生じやすい。そのためエッチング条件のトレランスが低下し、エッチング結果の再現性が損なわれる。
【００１４】
同じく、２回目の半導体のドライエッチングでは、導波路側壁等への反応生成物等の付着状況が１回目と異なるため、エッチング形状が変化する。これにより導波路途中に好ましくない段差等が発生し、位相誤差等の設計値からのずれが生じるため合分波特性が劣化する。
【００１５】
本発明は上記の問題に鑑みてなされたものであり、本発明の目的は、低挿入損失な半導体光合分波装置を作製することを可能とする半導体光合分波装置の製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
上記課題を解決するために、本発明においては、請求項１に記載のように、
スラブ導波路とアレイ導波路とを有する半導体光合分波装置の製造方法であって、膜厚がアレイ導波路側からスラブ導波路側に向かって階段状に増加する絶縁膜をマスクとし、前記スラブ導波路とアレイ導波路とを構成する半導体のエッチング速度の１０分の１以上２分の１以下のエッチング速度で前記絶縁膜をもエッチングするエッチング加工を１回行うことによって、クラッド層に段差を形成するとともに、前記アレイ導波路のアレイ構造をも形成する工程を持つことを特徴とする半導体光合分波装置の製造方法を構成する。
【００１７】
【発明の実施の形態】
図２は本発明の実施の形態を説明する図である。図において、アレイ導波路領域とスラブ導波路との間に挟まれた、クラッド層５に階段形状を形成する領域を階段領域と呼ぶ。なお、右側に示した側面図は、導波路パターンの櫛形の歯と歯の間の垂直断面を見た場合の側面図である。
【００１８】
まず、クラッドの役割を持つ基板上に導波路層４とクラッド層５とを積層してなる多層構造の表面上に形成した絶縁膜６に、導波路パターンを、絶縁膜用のドライエッチングを用いるフォトリソグラフィにより転写する。その際のエッチングは、導波路パターン以外の絶縁膜６を完全に除去するのではなく、絶縁膜６の厚さが所望の厚さとなるまで行い、（ａ）に示した状態とする。
次に、階段領域とスラブ導波路領域とを覆うパターンをフォトリソグラフィによりレジスト７に転写して（ｂ）に示した状態とする。通常、絶縁膜６は数百ｎｍの厚さのものが用いられるため、従来例（図４）とは異なり、絶縁膜６の段差によって解像精度が劣化する心配はほとんど無い。本発明では、さらに段数を増やす場合でも段差は絶縁膜６の厚さ以下であるため、解像精度は全く段差の影響を受けない。
次に、レジスト７をマスクとして、絶縁膜６用のドライエッチングにより絶縁膜６をエッチングすることで、所望の厚さの絶縁膜６が階段領域の導波路パターン以外の場所にのみ残るようにして（ｃ）に示した状態とし、レジスト７を除去して（ｄ）に示した状態とする。
次に、上記のように膜厚が階段状に変化する絶縁膜６をマスクとし、半導体用のドライエッチングを用いて、クラッド層５、導波路層４及び導波路層４の下の基板をエッチングし、導波路構造を形成して（ｅ）に示した状態とする。この工程は本発明が特徴とする工程であって、この工程を１回行うことのみによって、階段領域とスラブ導波路領域との間で、クラッド層５に段差を形成し、階段領域のクラッド層５に階段形状を形成するとともに、アレイ導波路領域におけるアレイ構造、すなわち、複数の導波路が規則的に配列した構造をも形成することができる。従来例（図４）においては、上記段差を形成する加工と上記アレイ構造を形成する加工とは別々のエッチング、すなわち、図４の（ａ）から（ｂ）に移る際のエッチング及び（ｃ）から（ｄ）に移る際のエッチングによって行われる。本発明においては、この２回のエッチングに相当する加工を上記１回のエッチングによって行い、再現性の高い加工と工程の短縮とが可能となる。
【００１９】
一般的にドライエッチングでは、反応ガス等をＲＦ電源から供給される電力によりプラズマ化させ、試料に入射させる。このとき、反応性ガスのラジカル種による化学的エッチングとイオン種による物理的エッチングの両方によってエッチングが進行する。
【００２０】
導波路を形成する場合には、導波路幅や深さを再現性よく制御できるよう垂直なメサを作製できる物理的エッチングの要素の強いエッチング条件が望ましい。その場合、一般的に、マスクとなる絶縁膜６と被エッチング材料である半導体との選択エッチング比が取りにくい。そこで通常は２０：１程度以上の選択比（半導体のエッチング速度が絶縁膜６の２０倍）となるように化学的エッチングの要素を強めた条件が用いられる。
【００２１】
一方、本発明では絶縁膜６と半導体（導波路層４及びクラッド層５）との選択エッチング比が１０：１（半導体のエッチング速度が絶縁膜６の１０倍）以下の、比較的選択エッチング比が低いドライエッチング条件を用いる。この場合、従来例より物理的エッチングの要素を強くすることになるため、メサの垂直性は保たれる。また、絶縁膜６は十分なエッチング耐性をもつため、この程度の選択エッチング比であれば、前記従来例のようなエッチング条件のトレランスが低下してエッチング結果の再現性が損なわれる心配は全くない。上記選択エッチング比は１０：１以下２：１以上が適当である。この比が１０：１を超えると、絶縁膜６に形成する段差が小さくなり過ぎ、その段差の正確な制御が困難となり、２：１よりも小さくなると、絶縁膜６を厚くしなければならず、フォトリソグラフィの精度が低下する等の不都合が生じる。上記の適当な選択エッチング比の範囲は、絶縁膜６のエッチング速度が、半導体のエッチング速度の１０分の１以上２分の１以下であることに対応する。
【００２２】
上記の条件でエッチングすると、階段部分はマスク残厚分だけ半導体のエッチングが遅れて開始されるため、階段形状が１回のエッチングで実現できるため、前記従来例のような導波路に段差等が発生して位相誤差等の設計値からのずれが生じたりする心配は全くない。例えば、全メサ深さを３μｍとし、１μｍ毎に二段の階段形状を形成する場合を考える。このとき絶縁膜６は全厚を６００ｎｍとし、各階段部の厚さを各々１００ｎｍ、２００ｎｍとする。選択エッチング比が１０：１とすると１００ｎｍの絶縁膜６をエッチングする間に半導体は１μｍまでエッチングされる。従って階段部分は１μｍずつの段差が形成される。
【００２３】
以上のように、本発明を用いると前記従来例の課題を解決できるため、低挿入損失な半導体光合分波装置を作製することができる。
【００２４】
以下に、本発明の具体的実施の形態例について図３を用いて述べる。
【００２５】
まず、有機金属気相成長法を用いて、ＩｎＰ基板８上に、ＡＷＧ導波路層であるＧａＩｎＡｓＰ９と、クラッド層であるＩｎＰ１０を順次全面に成長させて（ａ）に示した状態とする。ＩｎＰ基板８はクラッドの役割も果たす。
次に、プラズマＣＶＤ法により絶縁膜であるＳｉＯ２膜１１を６００ｍｍ厚で形成して（ｂ）に示した状態とする。
次に、導波路パターンをフォトリソグラフィにより、レジスト１２を用いて、ＳｉＯ２膜１１に転写する。その際のエッチングは、導波路パターン以外のＳｉＯ２膜１１を完全に除去するのではなく、ＳｉＯ２膜１１の厚さが所望の厚さとなるまで行う。すなわち、導波路パターンを転写されたレジスト１２をマスクとして、ＣＦ４／Ｈ２−ＲＩＥにより、ＳｉＯ２膜１１を階段領域の厚さである２００ｎｍ厚になるまでエッチングして（ｃ）に示した状態とする。
次に、レジスト１２を剥離した後に、再度、フォトリソグラフィにより階段領域とスラブ導波路領域とをレジスト１３で覆って（ｄ）に示した状態とし、このレジスト１３をマスクとしてＣＦ４／Ｈ２−ＲＩＥにより、アレイ導波路領域における導波路パターン以外のＳｉＯ２膜１１を半導体面までエッチングして（ｅ）に示した状態とする。
次に、レジスト１３を剥離して（ｆ）に示した状態とした後に、Ｂｒ２／Ｎ２−ＲＩＥにより半導体層を深さ３μｍになるようにエッチングして（ｇ）に示した状態とし、クラッド層であるＩｎＰ１０に段差を形成するとともに、アレイ導波路のアレイ構造をも形成して、半導体光合分波装置のアレイ導波路とスラブ導波路の接合部分を形成する。
最後にＳｉＯ２膜１１をウェットエッチングで除去し、入出射端面に無反射コーティングを施す。
【００２６】
上記ではＩｎＰ系について説明したが、ＧａＡｓ系などの半導体材料系を用いても良い。絶縁膜としてＳｉＯ２膜を用いたがＳｉＮＸ膜など他の材料系を用いても良い。半導体用のドライエッチングとしてＢｒ２／Ｎ２−ＲＩＥを用いたが、選択エッチング比がおよそ１０：１であれば他の材料ガス系を用いたり、ＩＣＰ−ＲＩＥなど他のエッチング機構を用いたりしても良い。階段形状は一段としたが、上記工程の（ｄ）から（ｆ）にいたる部分を繰り返して多段としても良い。
【００２７】
以上説明したように、本発明を用いると、半導体光デバイスとモノリシック集積が可能で、素子の小型化や低廉化が期待できる低挿入損失な半導体光合分波装置が実現できる。
【００２８】
【発明の効果】
本発明の実施により、低挿入損失な半導体光合分波装置を作製することを可能とする半導体光合分波装置の製造方法を提供することが可能となる。
【図面の簡単な説明】
【図１】ＡＷＧのスラブ導波路とアレイ導波路との接続部での急激な屈折率不連続を説明する図である。
【図２】本発明の実施の形態例によるＡＷＧのスラブ導波路とアレイ導波路との接続部の作製工程を説明する図である。
【図３】本発明の具体的実施の形態例によるＡＷＧのスラブ導波路とアレイ導波路との接続部の作製工程を説明する図である。
【図４】従来技術によるＡＷＧのスラブ導波路とアレイ導波路との接続部の作製工程を説明する図である。
【符号の説明】
１…入力導波路、２…アレイ導波路、３…スラブ導波路、４…導波路層、５…クラッド層、６…絶縁膜、７…レジスト、８…ＩｎＰ基板、９…ＩｎＧａＡｓＰ、１０…ＩｎＰ、１１…ＳｉＯ２膜、１２、１３…レジスト。
【図１】
2004037722.tif 000003
【図２】
2004037722.tif 000004
【図３】
2004037722.tif 000005
【図４】
2004037722.tif 000006