(57)【要約】【課題】画素内メモリを用いたサブフィールド駆動において、メモリの記憶容量を増大を抑えながら、一層の多階調表示を可能にする。【解決手段】階調データＤ０〜Ｄ５中のデータＤ０〜Ｄ２を、各画素１１０が有するメモリに書込む。このメモリに書込まれたデータＤ０〜Ｄ２と、階調信号Ｐ０〜Ｐ２とに応じた時間密度で画素１１０に電圧を印加して、画素１１０を駆動する。先のデータ書込みと同一フレーム内において、階調データの残りのデータＤ３〜Ｄ５をメモリに書込む。メモリに書込まれたデータＤ３〜Ｄ５と、階調信号Ｐ０〜Ｐ２と応じた時間密度で画素１１０に電圧を印加することにより、画素１１０を駆動する。【選択図】　図１
2004086152.tif 000002
【特許請求の範囲】
【請求項１】
所定の期間を第１のサブフィールド群と第２のサブフィールド群とに分割し、階調データの一部を構成する第１のデータと、前記階調データの一部を構成し、前記第１のデータとは異なる第２のデータとに応じたサブフィールドの組み合わせによって階調表示を行うとともに、それぞれの画素が階調データを記憶するメモリを有する電気光学装置の駆動方法において、
前記第１のデータを、それぞれの画素が有するメモリに書き込む第１のステップと、
前記第１のサブフィールド群を構成するそれぞれのサブフィールドを規定する第１の階調信号に基づいて、前記メモリに書き込まれた第１のデータを読み出すとともに、当該読み出された第１のデータに応じた電圧を前記画素に対して印加する第２のステップと、
前記第２のデータを前記メモリに書き込む第３のステップと、
前記第２のサブフィールド群を構成するそれぞれのサブフィールドを規定する第２の階調信号に基づいて、前記メモリに書き込まれた第２のデータを複数回繰り返し読み出すとともに、当該読み出された第２のデータに応じた電圧を前記画素に対して複数回繰り返し印加する第４のステップと、
を有することを特徴とする電気光学装置の駆動方法。
【請求項２】
前記第２のステップは、
前記メモリに書込まれた前記第１のデータと、前記第１のサブフィールド群を構成する各サブフィールドを規定する階調信号とに基づいて、第１のパルス信号を生成するステップと、
前記第１のパルス信号の時間密度で前記画素に電圧を印加するステップとを有し、
前記第４のステップは、
前記メモリに書込まれた前記第２のデータと、前記第２のサブフィールド群を構成する各サブフィールドを規定する階調信号とに基づいて、第２のパルス信号を生成するステップと、
前記第２のパルス信号の時間密度で前記画素に電圧を印加するステップとを有することを特徴とする請求項１に記載された電気光学装置の駆動方法。
【請求項３】
前記第１のパルス信号は、前記第１のデータに応じた時間密度を有し、前記第２のパルス信号は、前記第２のデータに応じた時間密度を有することを特徴とする請求項２に記載された電気光学装置の駆動方法。
【請求項４】
前記第１のサブフィールド群の全体的な重み付けよりも、前記第２のサブフィールド群の全体的な重み付けの方が大きいことを特徴とする請求項１から３のいずれかに記載された電気光学装置の駆動方法。
【請求項５】
前記第１のサブフィールド群を構成するそれぞれのサブフィールドにおける前記画素の駆動状態は、前記階調データの内の下位ビット列に応じて決定され、前記第２のサブフィールド群を構成するそれぞれのサブフィールドにおける前記画素の駆動状態は、前記階調データの内の上位ビット列に応じて決定されることを特徴とする請求項４に記載された電気光学装置の駆動方法。
【請求項６】
前記第１のサブフィールド群の内、前記画素を駆動するサブフィールドは、前記下位ビット列が示す値の増加に伴い、前記第２のサブフィールド群に近いサブフィールドから順に設定され、
前記第２のサブフィールド群の内、前記画素を駆動するサブフィールドは、前記上位ビット列が示す値の増加に伴い、前記第１のサブフィールド群に近いサブフィールドから順に設定されることを特徴とする請求項５に記載された電気光学装置の駆動方法。
【請求項７】
前記第１のステップにおいて、前記メモリに対する前記第１のデータの書込みは、前記第１のサブフィールド群における最初のサブフィールドにおいて行われ、
前記第３のステップにおいて、前記メモリに対する前記第２のデータの書込みは、前記第２のサブフィールド群における最初のサブフィールドにおいて行われることを特徴とする請求項１から３のいずれかに記載された電気光学装置の駆動方法。
【請求項８】
前記最初のサブフィールドでは、前記メモリに書込まれる前記第１のデータまたは前記第２のデータに拘わらず、前記画素に対して所定の電圧が印加されることを特徴とする請求項７に記載された電気光学装置の駆動方法。
【請求項９】
前記第１のステップにおいて、前記メモリに対する前記第１のデータの書込みは、前記第１のサブフィールド群を構成する複数のサブフィールドに亘って行われ、
前記第３のステップにおいて、前記メモリに対する前記第２のデータの書込みは、前記第２のサブフィールド群を構成する複数のサブフィールドに亘って行われることを特徴とする請求項１から３のいずれかに記載された電気光学装置の駆動方法。
【請求項１０】
前記画素に印加する電圧は、前記画素の表示状態をオン状態にするオン電圧と前記画素の表示状態をオフ状態にするオフ電圧とを少なくとも含むことを特徴とする請求項１から９のいずれかに記載された電気光学装置の駆動方法。
【請求項１１】
所定の期間を複数のサブフィールドに分割し、階調データに応じたサブフィールドの組み合わせによって階調表示を行うとともに、それぞれの画素が階調データを記憶するメモリを有する電気光学装置の駆動方法において、
第１の動作モードでは、第１の階調データの一部を構成する互いに異なるビット列を書込単位として、当該書込単位となるデータを、それぞれの画素が有するメモリに前記所定の期間内で複数回書込むとともに、前記書込単位となるデータのそれぞれに基づいたサブフィールド駆動を、前記所定の期間内で複数回行う第１のステップと、
前記第１の動作モードよりも表示階調数が少ない第２の動作モードでは、前記第１の階調データよりもビット数が少ない第２の階調データを、前記メモリに書込むとともに、前記第２の階調データに基づいたサブフィールド駆動を行う第２のステップとを有し、
前記サブフィールド駆動では、前記メモリに書込まれたデータと、各サブフィールドを規定する階調信号とに応じて決定される時間密度で、前記画素に電圧を印加することによって、前記画素の駆動が行われることを特徴とする電気光学装置の駆動方法。
【請求項１２】
前記第１のステップにおいて、前記メモリに対する前記第１の階調データの書込みは前記所定の期間毎に行われ、
前記第２のステップにおいて、前記メモリに対する前記第２の階調データの書込みは、前記画素の表示階調を変更する場合に行われることを特徴とする請求項１１に記載された電気光学装置の駆動方法。
【請求項１３】
前記メモリに対するデータの書込みは、当該データに応じて前記時間密度を決定する一連のサブフィールド群における最初のサブフィールドにて行われることを特徴とする請求項１２に記載された電気光学装置の駆動方法。
【請求項１４】
所定の期間を複数のサブフィールドに分割し、階調データに応じたサブフィールドの組み合わせによって階調表示を行う電気光学装置において、
複数の走査線と複数のデータ線との各交差に対応して設けられた複数の画素を有する表示部であって、前記画素のそれぞれが、画素電極と、データを記憶するメモリと、前記メモリに記憶されたデータに応じた時間密度で前記画素電極に電圧を印加することによって、前記画素を駆動するパルス幅生成回路とを有する表示部と、
前記データの書込対象となる画素に対応する前記走査線を選択する走査線駆動回路と、
前記走査線駆動回路によって前記走査線が選択されている間に、前記書込対象となる画素に対応する前記データ線を介して、前記書込対象となる画素が有する前記メモリにデータを書込むデータ線駆動回路とを有し、
前記データ線駆動回路は、階調データの一部を構成する互いに異なるビット列を書込単位として、当該書込単位となるデータを、前記所定の期間内で複数回、前記メモリに書込み、
前記パルス幅生成回路は、前記所定の期間内において、前記メモリに記憶された前記書込単位となるデータ毎に、前記メモリに記憶されたデータと、各サブフィールドを規定する階調信号とに基づいて、前記画素電極に電圧を印加することにより、前記画素を駆動することを特徴とする電気光学装置。
【請求項１５】
前記パルス幅生成回路は、前記メモリに記憶された前記書込単位となるデータ毎に、前記メモリに書込まれたデータと、前記階調信号とに基づいて、パルス信号を生成するとともに、当該パルス信号の時間密度で、前記画素電極に電圧を印加することを特徴とする請求項１４に記載された電気光学装置。
【請求項１６】
前記メモリは、少なくとも一つのメモリセルを有し、
前記メモリセルは、前記走査線に接続され、前記走査線駆動回路によって導通状態が制御されるスイッチング素子と、互いに一方の出力が他方の入力になっている一対のインバータとを有し
前記一対のインバータは、前記スイッチング素子がオン状態の場合、前記データ線を介して供給されたデータが書込まれ、前記スイッチング素子がオフ状態の場合、前記書込まれたデータを保持することを特徴とする請求項１４または１５に記載された電気光学装置。
【請求項１７】
前記所定の期間は、第１のサブフィールド群と、第２のサブフィールド群とを含み、
前記第１のサブフィールド群を構成する各サブフィールドを規定する第１の階調信号と、前記第２のサブフィールド群を構成する各サブフィールドを規定する第２の階調信号とを生成する階調信号生成回路をさらに有することを特徴とする請求項１４から１６のいずれかに記載された電気光学装置。
【請求項１８】
前記第１のサブフィールド群の全体的な重み付けよりも前記第２のサブフィールド群の全体的な重み付けの方を大きく設定するために、前記第１の階調信号の周波数の方が前記第２の階調信号の周波数よりも大きいことを特徴とする請求項１７に記載された電気光学装置。
【請求項１９】
前記データ線駆動回路は、前記第１のサブフィールド群によって前記画素を駆動する場合、前記階調データの内の下位ビット列を前記メモリセルに書込み、前記第２のサブフィールド駆動によって前記画素を駆動する場合、前記階調データの内の上位ビット列を前記メモリセルに書込むことを特徴とする請求項１７または１８に記載された電気光学装置。
【請求項２０】
前記パルス幅生成回路は、前記第１のサブフィールド群の内、前記画素を駆動するサブフィールドを、前記下位ビット列が示す値の増加に伴い、前記第２のサブフィールド群に近いサブフィールドから順に設定するとともに、前記第２のサブフィールド群の内、前記画素を駆動するサブフィールドを、前記上位ビット列が示す値の増加に伴い、前記第１のサブフィールド群に近いサブフィールドから順に設定することを特徴とする請求項１９に記載された電気光学装置。
【請求項２１】
前記走査線駆動回路は、前記第１のサブフィールド群における最初のサブフィールドで、前記走査線を順次選択することともに、前記第２のサブフィールド群における最初のサブフィールドで、前記走査線を順次選択し、
前記データ線駆動回路は、前記走査線駆動回路と協働して、前記メモリへのデータ書込みを行うことを特徴とする請求項１７に記載された電気光学装置。
【請求項２２】
前記パルス幅生成回路は、前記最初のサブフィールドでは、前記メモリに書込まれたデータに拘わらず、前記画素電極に対して所定の電圧を印加することを特徴とする請求項２１に記載された電気光学装置。
【請求項２３】
前記走査線駆動回路は、前記第１のサブフィールド群における複数のサブフィールドに亘って前記走査線を順次選択するとともに、前記第２のサブフィールド群における複数のサブフィールドに亘って前記走査線を順次選択し、
前記データ線駆動回路は、前記走査線駆動回路と協働して、前記メモリへのデータ書込みを行うことを特徴とする請求項１７に記載された電気光学装置。
【請求項２４】
前記階調信号生成回路は、前記走査線のそれぞれの選択期間に応じて、前記階調信号の遷移タイミングをずらした複数のシフト階調信号を生成する階調信号シフト回路を有することを特徴とする請求項２３に記載された電気光学装置。
【請求項２５】
前記パルス幅生成回路は、少なくとも、前記画素の表示状態をオン状態にするオン電圧または前記画素の表示状態をオフ状態にするオフ電圧を前記画素電極に印加することを特徴とする請求項１４から２４のいずれかに記載された電気光学装置。
【請求項２６】
請求項１４から２５のいずれかに記載された電気光学装置を有することを特徴とする電子機器。
【請求項２７】
所定の期間を第１のサブフィールド群と第２のサブフィールド群とに分割し、階調データの一部を構成する第１のデータと、前記階調データの一部を構成し、前記第１のデータとは異なる第２のデータとに応じたサブフィールドの組み合わせによって階調表示を行うとともに、それぞれの画素が階調データを記憶するメモリを有する電気光学装置の駆動方法において、
前記第１のデータを、それぞれの画素が有するメモリに書き込む第１のステップと、
前記第１のサブフィールド群を構成するそれぞれのサブフィールドを規定する第１の階調信号に基づいて、前記メモリに書き込まれた第１のデータを読み出すとともに、当該読み出された第１のデータに応じた電流を前記画素に対して供給する第２のステップと、
前記第２のデータを前記メモリに書き込む第３のステップと、
前記第２のサブフィールド群を構成するそれぞれのサブフィールドを規定する第２の階調信号に基づいて、前記メモリに書き込まれた第２のデータを複数回繰り返し読み出すとともに、当該読み出された第２のデータに応じた電流を前記画素に対して複数回繰り返し供給する第４のステップと、
を有することを特徴とする電気光学装置の駆動方法。
【請求項２８】
所定の期間を複数のサブフィールドに分割し、階調データに応じたサブフィールドの組み合わせによって階調表示を行うとともに、それぞれの画素が階調データを記憶するメモリを有する電気光学装置の駆動方法において、
第１の動作モードでは、第１の階調データの一部を構成する互いに異なるビット列を書込単位として、当該書込単位となるデータを、それぞれの画素が有するメモリに前記所定の期間内で複数回書込むとともに、前記書込単位となるデータのそれぞれに基づいたサブフィールド駆動を、前記所定の期間内で複数回行う第１のステップと、
前記第１の動作モードよりも表示階調数が少ない第２の動作モードでは、前記第１の階調データよりもビット数が少ない第２の階調データを、前記メモリに書込むとともに、前記第２の階調データに基づいたサブフィールド駆動を行う第２のステップとを有し、
前記サブフィールド駆動では、前記メモリに書込まれたデータと、各サブフィールドを規定する階調信号とに応じて決定される時間密度で、前記画素に電流を供給することによって、前記画素の駆動が行われることを特徴とする電気光学装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電気光学装置の駆動方法、電気光学装置および電子機器に係り、特に、メモリを内蔵した画素を用いたサブフィールド駆動による階調制御に関する。
【０００２】
【従来の技術】
従来より、中間調表示方式の１つとして、サブフィールド駆動が知られている。時間軸変調方式の一種であるサブフィールド駆動では、所定の期間（例えば、動画の場合には１画像の表示単位である１フレーム）を複数のサブフィールドに分割し、表示すべき階調に応じたサブフィールドの組み合わせで画素が駆動される。表示される階調は、所定の期間に占める画素の駆動期間の割合によって決まり、この割合は、サブフィールドの組み合わせによって特定される。この方式では、電圧階調法のように、液晶等の電気光学素子に対する印加電圧を表示階調数分だけ用意する必要がないので、データ線駆動用ドライバの回路規模を縮小できる。また、Ｄ／Ａ変換回路やオペアンプ等の特性のばらつき、或いは、各種の配線抵抗の不均一性等に起因した表示品質の低下を抑制できるという利点もある。
【０００３】
特許文献１には、メモリを内蔵した画素を用いたサブフィールド駆動について開示されている。具体的には、それぞれの画素は、複数ビットの階調データを記憶するメモリと、この画素内メモリの後段に接続されたパルス幅制御回路とを有する。パルス幅制御回路は、画素内メモリに記憶されたデータに応じて、画素の表示状態をオン状態に設定するオン電圧または画素の表示状態をオフ状態に設定するオフ電圧を択一的に画素電極に印加する。１フレームに占めるオン電圧の印加時間の割合、すなわち、デューティ比は、画素内メモリに記憶されている階調データに基づいて特定される。ある画素に関して、その画素内メモリに階調データを一旦書込んでしまえば、記憶されたデータに応じた階調表示が継続される。
したがって、階調を変更する必要がない画素に対しては、原理的に、データの再書込みを行う必要はない。一方、階調を変更すべき画素に対しては、その画素のみを書込対象として、その都度、新たな階調データを画素内メモリに書込めばよい。
【０００４】
【特許文献１】
特開２００２−０８２６５３号公報
【０００５】
【発明が解決しようとする課題】
上記従来技術に開示されたサブフィールド駆動では、画素内メモリに一度に書込まれたｋビット（例えば３ビット）の階調データを用いて、２ｋ階調（例えば８階調）の表示を行う。そのため、多階調化に伴い、必要とされる画素内メモリの記憶容量も増大する。
【０００６】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、画素内メモリを用いたサブフィールド駆動において、メモリの記憶容量を増大を抑えながら、一層の多階調表示を可能にすることである。
【０００７】
また、本発明の別の目的は、このようなサブフィールド駆動において、動作モードに応じて、表示階調数を変更可能にすることである。
【０００８】
【課題を解決するための手段】
かかる課題を解決するために、第１の発明は、所定の期間を第１のサブフィールド群と第２のサブフィールド群とに分割し、階調データの一部を構成する第１のデータと、前記階調データの一部を構成し、前記第１のデータとは異なる第２のデータとに応じたサブフィールドの組み合わせによって階調表示を行うとともに、それぞれの画素が階調データを記憶するメモリを有する電気光学装置の駆動方法を提供する。第１のステップでは、前記第１のデータを、それぞれの画素が有するメモリに書き込む。第２のステップでは、前記第１のサブフィールド群を構成するそれぞれのサブフィールドを規定する第１の階調信号に基づいて、前記メモリに書き込まれた第１のデータを読み出すとともに、当該読み出された第１のデータに応じた電圧を前記画素に対して印加することにより、画素を駆動する。第３のステップでは、前記第２のデータを前記メモリに書き込む。そして、第４のステップでは、前記第２のサブフィールド群を構成するそれぞれのサブフィールドを規定する第２の階調信号に基づいて、前記メモリに書き込まれた第２のデータを複数回繰り返し読み出すとともに、当該読み出された第２のデータに応じた電圧を前記画素に対して複数回繰り返し印加することにより、画素を駆動する。
【０００９】
ここで、第１の発明において、上記第２のステップは、メモリに書込まれた第１のデータと、第１のサブフィールド群を構成する各サブフィールドを規定する階調信号とに基づいて、第１のパルス信号を生成するステップと、第１のパルス信号の時間密度で画素に電圧を印加するステップとを含んでいてもよい。同様に、上記第４のステップは、メモリに書込まれた第２のデータと、第２のサブフィールド群を構成する各サブフィールドを規定する階調信号とに基づいて、第２のパルス信号を生成するステップと、第２のパルス信号の時間密度で画素に電圧を印加するステップとを含んでいてもよい。また、第１のパルス信号は、第１のデータに応じた時間密度を有し、第２のパルス信号は、第２のデータに応じた時間密度を有することが好ましい。
【００１０】
また、第１の発明において、第１のサブフィールド群の全体的な重み付けよりも、第２のサブフィールド群の全体的な重み付けの方を大きく設定することが好ましい。これにより、両者の重み付けを同一に設定した場合と比較して、階調数を増やすことができる。また、第１のサブフィールド群を構成するそれぞれのサブフィールドにおける画素の駆動状態を、階調データの内の下位ビット列に応じて決定し、第２のサブフィールド群を構成するそれぞれのサブフィールドにおける画素の駆動状態を、階調データの内の上位ビット列に応じて決定してもよい。
この場合、第１のサブフィールド群の内、画素を駆動するサブフィールドを、下位ビット列が示す値の増加に伴い、第２のサブフィールド群に近いサブフィールドから順に設定することが好ましい。同様に、第２のサブフィールド群の内、画素を駆動するサブフィールドを、上位ビット列が示す値の増加に伴い、第１のサブフィールド群に近いサブフィールドから順に設定することが好ましい。
【００１１】
また、第１の発明において、メモリに対する第１のデータの書込みを、第１のサブフィールド群における最初のサブフィールドにおいて行い、メモリに対する第２のデータの書込みを、第２のサブフィールド群における最初のサブフィールドにおいて行ってもよい。この場合、最初のサブフィールドでは、メモリに書込まれる第１のデータまたは第２のデータに拘わらず、画素に対して所定の電圧を印加することが好ましい。
【００１２】
また、第１の発明において、メモリに対する第１のデータの書込みを、第１のサブフィールド群を構成する複数のサブフィールドに亘って行い、メモリに対する第２のデータの書込みを、第２のサブフィールド群を構成する複数のサブフィールドに亘って行ってもよい。
【００１３】
また、第１の発明において、画素に印加する電圧は、画素の表示状態をオン状態にするオン電圧と画素の表示状態をオフ状態にするオフ電圧とを少なくとも含むことが好ましい。
【００１４】
第２の発明は、所定の期間を複数のサブフィールドに分割し、階調データに応じたサブフィールドの組み合わせによって階調表示を行うとともに、それぞれの画素が階調データを記憶するメモリを有する電気光学装置の駆動方法を提供する。この駆動方法は、第１の動作モードと第２の動作モードとを有する。第１の動作モードでは、まず、第１の階調データの一部を構成する互いに異なるビット列を書込単位として、書込単位となるデータを、それぞれの画素が有するメモリに所定の期間内で複数回書込む。そして、書込単位となるデータのそれぞれに基づいたサブフィールド駆動を、所定の期間内で複数回行う。これに対して、第１の動作モードよりも表示階調数が少ない第２の動作モードでは、まず、第１の階調データよりもビット数が少ない第２の階調データをメモリに書込む。そして、第２の階調データに基づいたサブフィールド駆動を行う。サブフィールド駆動では、メモリに書込まれたデータと、各サブフィールドを規定する階調信号とに応じて決定される時間密度で、画素に電圧を印加することによって、画素の駆動が行われる。
【００１５】
ここで、第２の発明において、第１の動作モードでは、メモリに対する第１の階調データの書込みを所定の期間毎に行うことが好ましい。そして、第２の動作モードでは、メモリに対する第２の階調データの書込みを、画素の表示階調を変更する場合に行うことが好ましい。
【００１６】
また、第２の発明において、メモリに対するデータの書込みを、このデータに応じて時間密度を決定する一連のサブフィールド群における最初のサブフィールドにて行ってもよい。
【００１７】
第３の発明は、所定の期間を複数のサブフィールドに分割し、階調データに応じたサブフィールドの組み合わせによって階調表示を行う電気光学装置を提供する。この電気光学装置は、表示部と、走査線駆動回路と、データ線駆動回路とを有する。表示部は、複数の走査線と複数のデータ線との各交差に対応して設けられた複数の画素を有する。画素のそれぞれは、画素電極と、データを記憶するメモリと、メモリに記憶されたデータに応じた時間密度で画素電極に電圧を印加することによって、画素を駆動するパルス幅生成回路とを有する。走査線駆動回路は、データの書込対象となる画素に対応する走査線を選択する。データ線駆動回路は、走査線駆動回路によって走査線が選択されている間に、書込対象となる画素に対応するデータ線を介して、書込対象となる画素が有するメモリにデータを書込む。また、データ線駆動回路は、階調データの一部を構成する互いに異なるビット列を書込単位として、書込単位となるデータを、所定の期間内で複数回、メモリに書込む。そして、パルス幅生成回路は、所定の期間内において、メモリに記憶された書込単位となるデータ毎に、メモリに記憶されたデータと、各サブフィールドを規定する階調信号とに基づいて、画素電極に電圧を印加することにより、画素を駆動する。
【００１８】
ここで、第３の発明において、パルス幅生成回路は、に応じた時間密度を有するパルス信号を生成するとともに、このパルス信号の時間密度で画素電極に電圧を印加することが好ましい。
【００１９】
また、第３の発明において、メモリは、１ビットの記憶容量を有する少なくとも一つのメモリセルで構成してもよい。それぞれのメモリセルは、走査線に接続され、走査線駆動回路によって導通状態が制御されるスイッチング素子と、互いに一方の出力が他方の入力になっている一対のインバータとを有する。一対のインバータは、スイッチング素子がオン状態の場合、データ線を介して供給されたデータが書込まれ、スイッチング素子がオフ状態の場合、書込まれたデータを保持する。
【００２０】
また、第３の発明において、所定の期間は、第１のサブフィールド群と、第２のサブフィールド群とを少なくとも含み、階調信号生成回路は、第１のサブフィールド群を構成する各サブフィールドを規定する第１の階調信号と、第２のサブフィールド群を構成する各サブフィールドを規定する第２の階調信号とを生成することが好ましい。この場合、第１のサブフィールド群の全体的な重み付けよりも第２のサブフィールド群の全体的な重み付けの方を大きく設定するために、第１の階調信号の周波数の方が第２の階調信号の周波数よりも大きくすることが望ましい。
【００２１】
また、第３の発明において、データ線駆動回路は、第１のサブフィールド群によって画素を駆動する場合、階調データの内の下位ビット列をメモリセルに書込み、第２のサブフィールド駆動によって画素を駆動する場合、階調データの内の上位ビット列をメモリセルに書込むことが好ましい。この場合、パルス幅生成回路は、第１のサブフィールド群の内、画素を駆動するサブフィールドを、下位ビット列が示す値の増加に伴い、第２のサブフィールド群に近いサブフィールドから順に設定するとともに、第２のサブフィールド群の内、画素を駆動するサブフィールドを、上位ビット列が示す値の増加に伴い、第１のサブフィールド群に近いサブフィールドから順に設定することが望ましい。
【００２２】
また、第３の発明において、走査線駆動回路は、第１のサブフィールド群における最初のサブフィールドで、走査線を順次選択することともに、第２のサブフィールド群における最初のサブフィールドで、走査線を順次選択してもよい。そして、データ線駆動回路は、走査線駆動回路と協働して、メモリへのデータ書込みを行う。この場合、パルス幅生成回路は、最初のサブフィールドでは、メモリに書込まれたデータに拘わらず、画素電極に対して所定の電圧を印加することが好ましい。
【００２３】
一方、第３の発明において、走査線駆動回路は、第１のサブフィールド群における複数のサブフィールドに亘って走査線を順次選択するとともに、第２のサブフィールド群における複数のサブフィールドに亘って走査線を順次選択してもよい。そして、データ線駆動回路は、走査線駆動回路と協働して、メモリへのデータ書込みを行う。この場合、階調信号生成回路は、走査線のそれぞれの選択期間に応じて、階調信号の遷移タイミングをずらした複数のシフト階調信号を生成する階調信号シフト回路を有することが好ましい。
【００２４】
さらに、第３の発明において、パルス幅生成回路は、少なくとも、画素の表示状態をオン状態にするオン電圧または画素の表示状態をオフ状態にするオフ電圧を画素電極に印加することが好ましい。
【００２５】
第４の発明は、上述した第３の発明に係る構成を備えた電気光学装置を有する電子機器を提供する。
【００２６】
第５の発明は、所定の期間を第１のサブフィールド群と第２のサブフィールド群とに分割し、階調データの一部を構成する第１のデータと、前記階調データの一部を構成し、前記第１のデータとは異なる第２のデータとに応じたサブフィールドの組み合わせによって階調表示を行うとともに、それぞれの画素が階調データを記憶するメモリを有する電気光学装置の駆動方法において、前記第１のデータを、それぞれの画素が有するメモリに書き込む第１のステップと、前記第１のサブフィールド群を構成するそれぞれのサブフィールドを規定する第１の階調信号に基づいて、前記メモリに書き込まれた第１のデータを読み出すとともに、当該読み出された第１のデータに応じた電流を前記画素に対して供給する第２のステップと、前記第２のデータを前記メモリに書き込む第３のステップと、前記第２のサブフィールド群を構成するそれぞれのサブフィールドを規定する第２の階調信号に基づいて、前記メモリに書き込まれた第２のデータを複数回繰り返し読み出すとともに、当該読み出された第２のデータに応じた電流を前記画素に対して複数回繰り返し供給する第４のステップと、を有することを特徴とする。
【００２７】
第６の発明は、所定の期間を複数のサブフィールドに分割し、階調データに応じたサブフィールドの組み合わせによって階調表示を行うとともに、それぞれの画素が階調データを記憶するメモリを有する電気光学装置の駆動方法において、第１の動作モードでは、第１の階調データの一部を構成する互いに異なるビット列を書込単位として、当該書込単位となるデータを、それぞれの画素が有するメモリに前記所定の期間内で複数回書込むとともに、前記書込単位となるデータのそれぞれに基づいたサブフィールド駆動を、前記所定の期間内で複数回行う第１のステップと、前記第１の動作モードよりも表示階調数が少ない第２の動作モードでは、前記第１の階調データよりもビット数が少ない第２の階調データを、前記メモリに書込むとともに、前記第２の階調データに基づいたサブフィールド駆動を行う第２のステップとを有し、前記サブフィールド駆動では、前記メモリに書込まれたデータと、各サブフィールドを規定する階調信号とに応じて決定される時間密度で、前記画素に電流を供給することによって、前記画素の駆動が行われることを特徴とする。
【００２８】
【発明の実施の形態】
（第１の実施形態）
図１は、本実施形態に係る電気光学装置の構成図である。表示部１００には、それぞれがＸ方向（行方向）に延在するｍ本の走査線１１２と、それぞれがＹ方向（列方向）に延在するｎ本のデータ線１１４とが形成されている。画素１１０は、走査線１１２とデータ線１１４との各交差に対応して設けられており、表示部１００においてマトリクス状に配列されている。なお、図示した１本のデータ線１１４は、実際には、複数本のデータ線セットで構成されており、それぞれの画素１１０には、階調データを記憶するメモリが内蔵されている。これらの点を含めて、画素１１０の具体的な構成については後述する。
【００２９】
タイミング信号生成回路２００には、図示しない上位装置より、垂直同期信号Ｖｓ、水平同期信号Ｈｓ、入力階調データＤ０〜Ｄ５のドットクロック信号ＤＣＬＫ、およびモード信号ＭＯＤＥといった外部信号が供給される。ここで、モード信号ＭＯＤＥは、表示階調数を、多階調モードである第１の動作モード、または、第１のモードよりも表示階調数が少ない第２の動作モードのいずれかを指示する信号である。第１の動作モードは、例えば、多階調の動画表示に適したモードである。また、第２の動作モードは、例えば、キャラクタ表示といった低階調の静止画表示に適したモードであり、第１の動作モードと比較して消費電力も少ない。本実施形態では、一例として、第１の動作モードの階調数を６４とし、第２の動作モードの階調数を、それよりも少ない８とする。発振回路１５０は、読出しタイミングの基本クロックＲＣＬＫを生成し、これをタイミング信号生成回路２００に供給する。
【００３０】
タイミング信号生成回路２００は、外部信号Ｖｓ，Ｈｓ，ＤＣＬＫ，ＭＯＤＥに基づいて、交流化信号ＦＲ、スタートパルスＤＹ、クロック信号ＣＬＹ、ラッチパルスＬＰ、クロック信号ＣＬＸ、選択信号ＳＥＬ１，ＳＥＬ２、リセット信号ＣＬ等を含む各種の内部信号を生成する。ここで、交流化信号ＦＲは、１フレーム毎に極性反転する信号であり、表示部１００等に供給される。スタートパルスＤＹは、後述する各サブフィールドＳＦの開始タイミングに出力されるパルス信号であり、このパルスＤＹによって、サブフィールドＳＦの切替わりが制御される。クロック信号ＣＬＹは、走査側（Ｙ側）における水平走査期間（１Ｈ）を規定する信号である。ラッチパルスＬＰは、水平走査期間の最初に出力されるパルス信号であって、クロック信号ＣＬＹのレベル遷移時、すなわち、立上がり時および立下がり時に出力される。クロック信号ＣＬＸは、画素１１０（正確には画素内メモリ）へのデータ書込用のドットクロック信号である。第１の選択信号ＳＥＬ１は、階調信号Ｐ０〜Ｐ２を生成する際のベースクロックＣＫ３として用いられるクロックＣＫ１，ＣＫ２のいずれかを選択する信号である。第２の選択信号ＳＥＬ２は、６ビットの入力階調データＤ０〜Ｄ５の一部を選択する信号である。リセット信号ＣＬは、階調信号生成回路１６０における内部カウンタのカウント値をリセットする信号である。
【００３１】
走査線駆動回路１３０は、それぞれのサブフィールドＳＦの最初に供給されるスタートパルスＤＹを、クロック信号ＣＬＹにしたがって転送し、各走査線１１２に対して走査信号Ｇ１，Ｇ２，Ｇ３，…，Ｇｍとして順次排他的に供給する。これにより、同図における最上の走査線１１２から最下の走査線１１２に向って、走査線１１２が１本ずつ順次選択されていく。
【００３２】
データ切替回路３００は、上位装置から入力される６ビットの階調データＤ０〜Ｄ５の内、下位３ビットのデータＤ０〜Ｄ２または上位３ビットのデータＤ３〜Ｄ５のいずれかを選択し、これをデータ線駆動回路１４０に出力する。３ビットの階調データＤ０〜Ｄ２，Ｄ３〜Ｄ５のどちらが出力されるかは、第２の選択信号ＳＥＬ２によって指示される。すなわち、選択信号ＳＥＬ２がＬレベルの場合には、下位３ビットの階調データＤ０〜Ｄ２が出力され、これがＨレベルの場合には、上位３ビットの階調データＤ３〜Ｄ５が出力される。
【００３３】
第２の選択信号ＳＥＬ２のレベル状態は、動作モードによって異なる。モード信号ＭＯＤＥによって第１の動作モードが指示されている場合、第２の選択信号ＳＥＬ２は、所定の期間ｔ１だけＬレベルに設定された後、Ｈレベルに切替わり、このＨレベルが所定の期間ｔ２だけ維持される。したがって、前半の期間ｔ１では、入力階調データＤ０〜Ｄ５の内、下位データＤ０〜Ｄ２のみがデータ線駆動回路１４０に出力される。この期間ｔ１において、出力されない上位データＤ３〜Ｄ５は、データ切替回路３００内のフレームメモリに一時的に格納される。
そして、前半の期間ｔ１に続く後半の期間ｔ２において、フレームメモリに格納された上位データＤ３〜Ｄ５が読み出され、データ線駆動回路１４０に出力される。これに対して、モード信号ＭＯＤＥによって第２の動作モードが指示されている場合、第２の選択信号ＳＥＬ２はＨレベルのまま維持される。したがって、この場合には、上位データＤ３〜Ｄ５のみが出力される。なお、前半の期間ｔ１は、後述する第１のサブフィールド群の合計期間に相当し、後半の期間ｔ２は、後述する第２のサブフィールド群の合計期間に相当する。そして、前半の期間ｔ１と後半の期間ｔ２とを合計した期間が、１フレームに相当する。
【００３４】
データ線駆動回路１４０は、１水平走査期間（１Ｈ）において、今回データを書込む画素行に対するデータの一斉出力と、次の１Ｈでデータを書込む画素行に関するデータの点順次的なラッチとを並行して行う。ある水平走査期間において、データ線１１４の本数相当分のデータが順次ラッチされる。そして、次の水平走査期間において、これらのラッチされたデータが、データ信号ｄ１，ｄ２，ｄ３，…，ｄｎとして、それぞれのデータ線１１４に一斉に出力される。第１の動作モードの場合、１フレーム内において、下位データＤ０〜Ｄ２のラッチ・出力が終了した後に、上位データＤ３〜Ｄ５のラッチ・出力が開始される。
【００３５】
データ線駆動回路１４０は、Ｘシフトレジスタ、第１のラッチ回路および第２のラッチ回路で構成された回路系を３系統分有する（これにより３ビットの階調データＤ０〜Ｄ２（またはＤ３〜Ｄ５）のラッチ・出力が可能になる）。１ビットシリアルデータの処理系でみた場合、Ｘシフトレジスタは、１水平走査期間の最初に供給されるラッチパルスＬＰをクロック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ１，Ｓ２，Ｓ３，…，Ｓｎとして順次排他的に供給する。第１のラッチ回路は、ラッチ信号Ｓ１，Ｓ２，Ｓ３，…，Ｓｎの立下がりにおいて、１ビットデータを順次ラッチする。第２のラッチ回路は、第１のラッチ回路によりラッチされた１ビットデータをラッチパルスＬＰの立下がりにおいてラッチし、ＨレベルまたはＬレベルの２値データｄ１，ｄ２，ｄ３，・・・，ｄｎとして、データ線１１４にパラレルに出力する。
【００３６】
本実施形態において、それぞれの画素１１０の画素電極には、データ線１１４のデータに応じた電圧が直接印加されるのではなく、これとは別系統で供給されるオフ電圧Ｖｏｆｆまたはオン電圧Ｖｏｎが印加される。データ線１１４に供給されるデータは、画素電極に印加される電圧Ｖｏｆｆ，Ｖｏｎを選択するために用いられる。一方、この画素電極と対向する対向電極には、駆動電圧ＬＣＯＭが印加される。液晶を交流駆動するために、駆動電圧ＬＣＯＭを１フレーム或いは周期的に極性反転する電圧（例えば０［Ｖ］，３［Ｖ］）、オフ電圧Ｖｏｆｆをこれとは同相の電圧（０［Ｖ］，３［Ｖ］）、オン電圧Ｖｏｎをこれとは逆相の電圧（３［Ｖ］，０［Ｖ］）にそれぞれ設定する。
【００３７】
クロック生成回路１７０は、外部信号である垂直同期信号Ｖｓと同期した、周波数の異なる２種類のクロックＣＫ１，ＣＫ２を生成する。これらのクロックＣＫ１，ＣＫ２の周波数比は、第１のサブフィールド群の全体的な重み付け（長さ）と第２のサブフィールド群の全体的な重み付けとを規定する。本実施形態において、第１のクロックＣＫ１の周波数は、第２のクロックＣＫ２の周波数の８倍に設定されている。このため、後述するように、第１のサブフィールド群の全体的な重み付けを”１”とすると、第２のサブフィールド群の全体的な重み付けは、それよりも大きな”８”となる。
【００３８】
クロック選択回路１８０は、第１の選択信号ＳＥＬ１に基づいて、２つのクロックＣＫ１，ＣＫ２のいずれかを選択し、これをベースクロックＣＫ３として階調信号生成回路１６０に出力する。具体的には、選択信号ＳＥＬ１がＨレベルの場合には、ベースクロックＣＫ３として、周波数の高い第１のクロックＣＫ１が選択される。一方、選択信号ＳＥＬ１がＬレベルの場合には、ベースクロックＣＫ３として、第１のクロックＣＫ１よりも周波数が低い第２のクロックＣＫ２が選択される。
【００３９】
第１の選択信号ＳＥＬ１のレベル状態は動作モードによって異なる。モード信号ＭＯＤＥによって第１の動作モードが指示されている場合、第１の選択信号ＳＥＬ１は、１フレームにおける前半の期間ｔ１だけＨレベルに設定された後、Ｌレベルに切替わり、このＬレベルが期間ｔ２だけ維持される。したがって、図５に示すように、ベースクロックＣＫ３は、前半の期間ｔ１では高周波な第１のクロックＣＫ１相当になり、後半の期間ｔ２では低周波な第２のクロックＣＫ２相当になる。これに対して、第２の動作モードが指示されている場合、第１の選択信号ＳＥＬ１はＬレベルのまま維持される。したがって、この場合には、ベースクロックＣＫ３は、低周波な第２のクロックＣＫ２相当になる。
【００４０】
階調信号生成回路１６０は、ベースクロックＣＫ３に基づいて、各サブフィールドＳＦ（およびこれらの期間）を規定する３つの階調信号Ｐ０〜Ｐ２を生成する。この生成回路１６０は、ベースクロックＣＫ３の立上がりをカウントするカウンタを内蔵している。この内部カウンタは、第１の選択信号ＳＥＬ１がＨレベルの場合には、３ビットのカウント値を順次デクリメントし、Ｌレベルの場合には、カウント値を順次インクリメントする。カウンタによるカウント値は、リセット信号ＣＬからの指示によってリセットされる。３ビットのカウント値は、階調信号Ｐ０〜Ｐ２の出力レベル（Ｐ２Ｐ１Ｐ０）に対応付けられており、これらの階調信号Ｐ０〜Ｐ２によって、個々のサブフィールドＳＦの期間が指定される。例えば、現在のカウント値が”１００”の場合、この値は階調信号（Ｐ２Ｐ１Ｐ０）の”ＨＬＬ（＝１００）”に対応付けられる。この出力レベルに相当するサブフィールドＳＦは、第１のサブフィールド群ではサブフィールドＳＦ５、第２のサブフィールド群ではサブフィールドＳＦ１３となる（図５参照）。
【００４１】
つぎに、図９を参照しながら、第１の動作モードにおけるサブフィールド駆動の概要について説明する。第１の動作モードでは、６４階調表示を行うべく、１画像の表示単位である１フレーム（１Ｆ）が１６個のサブフィールドＳＦに分割されている。前半のサブフィールドＳＦ１〜ＳＦ８を「第１のサブフィールド群」とし、後半のサブフィールドＳＦ９〜ＳＦ１６を「第２のサブフィールド群」とする。なお、サブフィールドＳＦの分割数は、階調数に応じて適宜設定されるべきものであるから、当然ながら本発明はこの分割数に限定されるものではない。
【００４２】
表示すべき階調との関係において、等間隔の各サブフィールドＳＦ１〜ＳＦ９は、階調”１”の重み付けを与える長さ（表示期間）に設定されている。それぞれのサブフィールドＳＦ１〜ＳＦ９の重み付けは、実質的に同一であればよく、液晶の特性に応じて、例えば２０％程度の範囲内で適宜調整してもよい（例えば、１：１．１：・・・：０．９）。また、等間隔の各サブフィールドＳＦ１０〜ＳＦ１６は、サブフィールドＳＦ１〜ＳＦ９の長さよりも大きく、階調”８”の重み付けを与える長さに設定されている。それぞれのサブフィールドＳＦ１０〜ＳＦ１６の重み付けは、実質的に同一であればよく、液晶の特性に応じて、例えば２０％程度の範囲内で適宜調整してもよい（例えば、８：８．１：・・・：７．９）。なお、前半と後半のサブフィールドの重み付けを例えば１：８．１に設定するといったように、液晶の特性によって重み付けを調整することもある。サブフィールドＳＦ２〜ＳＦ８における画素１１０の表示状態のオン／オフ状態は、下位３ビットの階調データＤ０〜Ｄ２によって決定される。サブフィールドＳＦ１０〜ＳＦ１６における画素１１０の表示状態のオン／オフ状態は、上位３ビットの階調データＤ３〜Ｄ５によって決定される。また、サブフィールドＳＦ１，ＳＦ９では、階調データＤ０〜Ｄ５に拘わらず、所定の電位（例えばオン電圧）を画素１１０に印加して、画素１１０の表示状態を所定の状態（オン状態）に設定する。このようなサブフィールドＳＦ１，ＳＦ９を設ける理由は、液晶等の電気光学材料に関する電圧−透過率特性（または電圧−反射率特性）において、透過率（または反射率）が立上がり始める閾値電圧Ｖｔｈを与えるためである。なお、コントラスト特性の改善を図るという観点でいえば、階調”０”の場合だけは、サブフィールドＳＦ１，ＳＦ９をオフ状態に設定し、１フレーム全体をオフ状態に設定してもよい。或いは、サブフィールドＳＦ１をオフ、サブフィールドＳＦ９をオンにしてもよい。
【００４３】
画素１１０の表示階調は、基本的に、画素１１０の表示状態をオン状態に設定するサブフィールドＳＦの組み合わせに応じた実効電圧により決定されるが、この組み合わせは、階調データＤ０〜Ｄ５よって一義的に特定される。以下、ある階調表示を行う際に、画素１１０の表示状態をオン状態に設定、すなわち、画素１１０を駆動する電圧を印加するサブフィールドＳＦを「オン・サブフィールドＳＦｏｎ」という。また、画素１１０の表示状態をオフ状態に設定、すなわち、画素１１０を駆動させない電圧を印加するサブフィールドＳＦを「オフ・サブフィールドＳＦｏｆｆ」という。
【００４４】
具体的には、下位３ビットの階調データＤ０〜Ｄ２によって、第１のサブフィールド群を構成する各サブフィールドＳＦ２〜ＳＦ８のオン状態またはオフ状態が決定される。例えば、図９において、下位３ビット（Ｄ２Ｄ１Ｄ０）が”００１”の場合には、サブフィールドＳＦ８がオン状態になり、”０１０”の場合には、サブフィールドＳ７，Ｓ８がオン状態になる。第１のサブフィールド群に関しては、基本的に、下位ビット列（Ｄ２Ｄ１Ｄ０）が示す値の増加に伴い、第２のサブフィールド群に近いものから順に、オン・サブフィールドＳＦｏｎを設定していく。一方、上位３ビットのデータＤ３〜Ｄ５によって、第２のサブフィールド群を構成する各サブフィールドＳＦ１０〜ＳＦ１６のオン／オフ状態が決定される。例えば、上位３ビット（Ｄ５Ｄ４Ｄ３）が“０００”の場合には、サブフィールドＳＦ１０〜ＳＦ１６が全てオフ状態になり、“１１１”の場合には、サブフィールドＳＦ１０〜ＳＦ１６が全てオン状態になる。第２のサブフィールド群に関しては、基本的に、上位ビット列（Ｄ５Ｄ３Ｄ３）が示す値の増加に伴い、第１のサブフィールド群に近いものから順に、オン・サブフィールドＳＦｏｎを設定していく。
【００４５】
本サブフィールド駆動の特徴の一つは、所定の期間（本実施形態では１フレーム）において、画素１１０に階調データを２回書込んで、２回のサブフィールド駆動を連続的に行う点にある。具体的には、まず、サブフィールドＳＦ１で画素１１０に下位３ビットのデータＤ０〜Ｄ２を書込んだ後、サブフィールド群ＳＦ２〜ＳＦ８を対象にした画素１１０の駆動を行う。つぎに、サブフィールドＳＦ９で画素１１０に上位３ビットのデータＤ３〜Ｄ５を書込んだ後、サブフィールドＳＦ１０〜ＳＦ１６を対象にした画素１１０の駆動を行う。基本的に、液晶等に作用する実効電圧は、１フレームに占めるオン・サブフィールドＳＦｏｎの累積的な長さ（表示期間）に依存するため、この長さが増大するほど階調が大きくなる（ノーマリブラックモードの場合）。本実施形態では、１フレームの前半の期間ｔ１において、下位３ビットのデータＤ０〜Ｄ２に基づいて、重み”１”のサブフィールドＳＦ２〜ＳＦ８のオン／オフ状態が設定される。そして、その後半の期間ｔ２において、上位３ビットのデータＤ３〜Ｄ５に基づいて、重み”８”のサブフィールドＳＦ１０〜ＳＦ１６のオン／オフ状態が設定される。これにより、１フレーム全体の期間（ｔ１＋ｔ２）において、６ビットの階調データＤ０〜Ｄ５による６４階調表示が可能になる。
【００４６】
また、本サブフィールド駆動の別の特徴は、オン・サブフィールドＳＦｏｎを連続的に設定することにより、表示階調のずれを抑制し、表示品質の向上を図る点にある。画素１１０の表示階調は、理想的には、デューティ比によって決定されるが、オン・サブフィールドＳＦｏｎの連続性の影響も受ける。すなわち、デューティ比が同一であったとしても、画素の表示状態をオン状態に設定するサブフィールドが１フレーム内で連続的になる場合と、これらが断続的になる場合とでは、実際の表示階調にずれが生じる。このため、階調データによって、このようなサブフィールドの組み合わせが連続するケースと断続するケースとの双方が出現するサブフィールド駆動では、特に多階調化した場合に、高品質な表示が困難になるという問題がある。そこで、本サブフィールド駆動では、図９に示すように、基本的に全ての階調において１フレーム内でオン・サブフィールドＳＦｏｎが連続的になるように、オン・サブフィールドＳＦｏｎを組み合わせる。これにより、オン・サブフィールドＳＦｏｎの連続または断続の違いに起因した階調ずれを防ぐ。
【００４７】
つぎに、画素１１０の具体的な構成について説明する。図２は、本実施形態に係るメモリ内蔵型の画素１１０の構成を示す回路図である。画像の最小構成単位である画素１１０は、メモリ１３１、パルス幅制御回路１３２、および、電気光学素子である液晶１３７で構成されている。メモリ１３１は、３ビットデータを記憶すべく、それぞれが１ビットの記憶容量を有する３個のメモリセル１３１ａ〜１３１ｃで構成されている。それぞれのメモリセル１３１は、データ線１１４を介して供給されたデータ信号ｄ（”ｄ”は、データ信号ｄ１，ｄ２，ｄ３，・・・，ｄｎのいずれかを指す）の”１”または”０”を記憶する。なお、図１に示した１本のデータ線１１４は、３系統のデータ線１１４で構成されており、データ信号ｄとして、上記３ビットデータがそれぞれ供給される。また、図３に示すように、１系統のデータ線１１４は、２本のデータ線１１４ａ，１１４ｂを有する。一方のデータ線１１４ａには、データ信号ｄが供給され、他方のデータ線１１４ｂには、データ信号ｄのレベルを反転させた反転データ信号／ｄが供給される。パルス幅制御回路１３２は、デコーダ１３８、インバータ１３３および一対のトランスミッションゲート１３４ａ，１３４ｂで構成されている。このパルス幅制御回路１３２は、階調信号Ｐ０〜Ｐ２に基づいて、階調データＤ０〜Ｄ５に応じた時間密度を有するパルス信号ＰＷを生成する。
【００４８】
図３は、１つのメモリセル１３１の回路図である。このメモリセル１３１は、一対のインバータ１３０１，１３０２と、一対のトランジスタ１３０３，１３０４とを有するスタティックメモリ（ＳＲＡＭ）構成となっている。インバータ１３０１，１３０２は、一方の出力端が他方の入力端に接続されたフリップフロップ構成を有し、１ビットのデータを記憶する。スイッチング素子として機能するトランジスタ１３０３，１３０４は、データ書込時またはデータ読出時にオン状態となるＮチャネルトランジスタである。一方のトランジスタ１３０３のドレインは、インバータ１３０１の入力とインバータ１３０２の出力とが供給される端子（Ｑ出力）に接続されており、そのソース（Ｄ入力）は、データ線１１４ａに接続されている。また、他方のトランジスタ１３０４のドレインは、インバータ１３０１の出力とインバータ１３０２の入力とが供給される端子（／Ｑ出力）に接続されており、そのソース（／Ｄ入力）は、データ線１１４ｂに接続されている。そして、これらのトランジスタ１３０３，１３０４のゲート（Ｇ入力）は、走査線１１２に共通接続されている。
【００４９】
このような構成において、走査線１１２の走査信号Ｇ（”Ｇ”は、走査信号Ｇ１，Ｇ２，Ｇ３，・・・，Ｇｍのいずれかを指す）がＨレベルの場合、トランジスタ１３０３，１３０４が共にオン状態となる。これにより、データ線１１４ａ（１１４ｂ）より供給されたデータ信号ｄ（／ｄ）が、一対のインバータ１３０１，１３０２で構成されたメモリ素子に記憶される。記憶されたデータ信号ｄは、走査信号ＧがＬレベルとなり、トランジスタ１３０３，１３０４が共にオフ状態になった後も保持される。このような走査信号Ｇによる制御下において、メモリセル１１０ａに記憶された１ビットのデータ信号ｄは、必要に応じて書き換えられる。
【００５０】
図２において、パルス幅制御回路１３２の一部を構成するデコーダ１３８には、それぞれのメモリセル１３１ａ〜１３１ｃからの３ビット分のＱ出力と、階調信号生成回路１６０から出力された階調信号Ｐ０〜Ｐ２とが入力される。デコーダ１３８は、これらを入力とした論理演算を行い、その演算結果としてパルス信号ＰＷを出力する。パルス信号ＰＷは、１フレーム内で、メモリセル１３１ａ〜１３１ｃに書込まれた階調データＤ０〜Ｄ２に応じたデューティ比（時間密度）を有する信号である。図４は、３ビットデータ（Ｄ０〜Ｄ２またはＤ３〜Ｄ５）と階調信号Ｐ０〜Ｐ２との入力に対して、デコーダ１３８から出力されるパルス信号ＰＷの真理値表である。例えば、３ビットデータが”０１１”で、階調信号が”１０１（ＨＬＨ）”の場合、パルス信号ＰＷは、”０”、すなわちＬレベルになる。
【００５１】
デコーダ１３８の後段に設けられた一対のトランスミッションゲート１３４ａ，１３４ｂの出力端は、画素電極１３５に接続されている。この画素電極１３５と対向電極１３６との間には、液晶１３７が挟まれて液晶層が形成されている。
対向電極１３６は、素子基板に形成された画素電極１３５と対向するように対向基板に一面に形成される透明電極である。上述したように、この対向電極１３６には駆動電圧ＬＣＯＭが供給される。
【００５２】
デコーダ１３８から出力されたパルス信号ＰＷは、一方のトランスミッションゲート１３４ａの一部を構成するＰチャネルトランジスタのゲートと、他方のトランスミッションゲート１３４ｂの一部を構成するＮチャネルトランジスタのゲートとに供給される。また、このパルス信号ＰＷは、インバータ１３３によってレベル反転された後、一方のトランスミッションゲート１３４ａにおけるＮチャネルトランジスタのゲートと、他方のトランスミッションゲート１３４ｂにおけるＰチャネルトランジスタのゲートとに供給される。それぞれのトランスミッションゲート１３４ａ，１３４ｂは、ＰチャネルトランジスタにＬレベルのゲート信号が与えられ、かつ、ＮチャネルトランジスタにＨレベルのゲート信号が与えられた場合に、オン状態になる。したがって、一対のトランスミッションゲート１３４ａ，１３４ｂは、パルス信号ＰＷのレベルに応じて、いずれかが択一的にオン状態となる。また、一方のトランスミッションゲート１３４ａの入力端には、オフ電圧Ｖｏｆｆが供給されており、他方のトランスミッションゲート１３４ｂの入力端には、オン電圧Ｖｏｎが供給されている。
【００５３】
（第１の動作モード）
第１の動作モードでは、１フレームで２回のデータ書込みが行われ、第１のサブフィールド群を対象にした画素１１０の駆動と、第２のサブフィールド群を対象にした画素１１０の駆動とが１フレームで連続的に行われる。前者の駆動を行う場合、図６（ａ）に示すように、最初のサブフィールドＳＦ１において、全ての画素１１０内のメモリセル１３１ａ〜１３１ｃに、下位３ビットの階調データＤ０〜Ｄ２が書き込まれる。具体的には、走査線駆動回路１３０は、サブフィールドＳＦ１において、走査線１１２を１本ずつ選択していく線順次走査を行う。
データ線駆動回路１４０は、走査線駆動回路１３０と協働し、ある走査線１１２が選択されている間に、選択された走査線１１２に対応する画素行に対して、１画素行分の階調データＤ０〜Ｄ２をデータ線１１４を介して供給する。書込対象となる１行分の画素１１０に関しては、走査線１１２の選択によってメモリセル１３１ａ〜１３１ｃのＧ入力がＨレベルになっている。したがって、選択された走査線１１２とデータ線１１４との各交差に対応する書込対象となる画素１１０に関して、各メモリセル１３１ａ〜１３１ｃに階調データＤ０〜Ｄ２が書込まれる。メモリセル１３１ａ〜１３１ｃに書込まれた階調データＤ０〜Ｄ２は、走査線１１２の選択終了後も保持される。上述したように、データ書込みが行われる最初のサブフィールドＳＦ１は必ずオン状態になるが、これに続くサブフィールドＳＦ２〜ＳＦ８のオン／オフ状態は、メモリセル１３１ａ〜１３１ｃに書込まれた階調データＤ０〜Ｄ２によって決定される。
【００５４】
これに対して、後者の駆動を行う場合、最初のサブフィールドＳＦ９において、全ての画素１１０内のメモリセル１３１ａ〜１３１ｃに、上位３ビットの階調データＤ３〜Ｄ５が書き込まれる。すなわち、図６（ａ）に示したように、走査線駆動回路１３０は、最初のサブフィールドＳＦ９において、上述した線順次走査を行うとともに、データ線駆動回路１４０は、走査線駆動回路１３０と協働し、選択された走査線１１２に対応する画素行に対して、１画素行分の階調データＤ３〜Ｄ５を供給する。データ線１１４を介して供給された階調データＤ３〜Ｄ５は、各メモリセル１３１ａ〜１３１ｃに書込まれ、走査線１１２の選択終了後も保持される。これにより、メモリセル１３１ａ〜１３１ｃの記憶内容は、下位３ビットの階調データＤ０〜Ｄ２から上位３ビットの階調データＤ３〜Ｄ５へと書換えられる。このようなデータ書込みが行われる最初のサブフィールドＳＦ９は必ずオン状態になるが、続くサブフィールドＳＦ１０〜ＳＦ１６のオン／オフ状態は、メモリセル１３１ａ〜１３１ｃに書込まれた階調データＤ３〜Ｄ５によって決定される。
【００５５】
メモリセル１３１ａ〜１３１ｃで構成されたメモリ１３１に３ビットデータ（Ｄ０〜Ｄ２またはＤ３〜Ｄ５）が記憶されると、パルス幅制御回路１３２は、記憶された３ビットデータと、階調信号Ｐ０〜Ｐ２とに応じて、時間密度を規定するパルス信号ＰＷをＨレベルまたはＬレベルに設定する。このパルス信号ＰＷがＨレベルになる期間（オン・サブフィールドＳＦｏｎ）では、トランスミッションゲート１３４ｂがオン状態になるため、画素電極１３５にはオン電圧Ｖｏｎが印加される。この画素電極１３５と対向する対向電極１３６にはオン電圧Ｖｏｎとは逆相の駆動電圧ＬＣＯＭが印加されているため、液晶１３７の印加電圧ＶＬＣＤは、画素１１０の表示状態をオン状態にする電圧になる。これに対して、パルス信号ＰＷがＬレベルになる期間（オフ・サブフィールドＳＦｏｆｆ）では、トランスミッションゲート１３４ａがオン状態になるため、画素電極１３５にはオフ電圧Ｖｏｆｆが印加される。対向電極１３６にはオフ電圧Ｖｏｆｆとは同相の駆動電圧ＬＣＯＭが印加されているため、液晶１３７の印加電圧ＶＬＣＤは、画素１１０の表示状態をオフ状態にする電圧になる。このように、画素１１０の駆動は、パルス信号ＰＷの時間密度で画素電極１３５に電圧を印加することによって行われる。
【００５６】
図４の真理値表に示すように、メモリ１３１に記憶されている３ビットデータが”０００”の場合、階調信号（Ｐ０Ｐ１Ｐ２）＝”０００”のみがＰＷ＝”１”となる。したがって、この階調信号”０００”に対応するサブフィールドＳＦ１（またはＳＦ９）がオン・サブフィールドＳＦｏｎになり、それ以外はオフ・サブフィールドＳＦｏｆｆになる。つぎに、３ビットデータが”００１”の場合、階調信号（Ｐ０Ｐ１Ｐ２）＝”０００”，”１００”において、ＰＷ＝”１”となる。したがって、これらに対応するサブフィールドＳＦ１，ＳＦ８（またはＳＦ９〜ＳＦ１０）のみがオン・サブフィールドＳＦｏｎになる。また、３ビットデータが”０１０”の場合、階調信号（Ｐ０Ｐ１Ｐ２）＝”０００”，”０１０”，”１００”において、ＰＷ＝”１”となる。したがって、これらに対応するサブフィールドＳＦ１，ＳＦ７〜ＳＦ８（またはＳＦ９〜ＳＦ１１）のみがオン・サブフィールドＳＦｏｎになる。それ以降の階調データについても同様であり、メモリ１３１に記憶された３ビットデータに応じて、パルス信号ＰＷがＨレベルになるオン・サブフィールドＳＦｏｎまたはパルス信号ＰＷがＬレベルになるオフ・サブフィールドＳＦｏｆｆが決定される。
【００５７】
第１の動作モードにおける６４階調表示は、１フレームにおいて、メモリ１３１に３ビットデータを２回書込むことによって実現される。例えば、６ビットの階調データＤ０〜Ｄ５が”０１００１１”の場合（階調＝１９）、前半において、下位３ビット（Ｄ２Ｄ１Ｄ０）＝”０１１”がメモリ１３１に書込まれる。これによって、サブフィールドＳＦ１に加えて、”０１１”に対応するサブフィールドＳＦ６〜ＳＦ８がオン・サブフィールドＳＦｏｎに設定される。続く後半において、上位３ビット（Ｄ５Ｄ４Ｄ３）＝”０１０”がメモリ１３１に書込まれる。これによって、サブフィールドＳＦ９に加えて、”０１０”に対応するサブフィールドＳＦ１０〜ＳＦ１１がオン・サブフィールドＳＦｏｎに設定される。その結果、１フレーム内において画素１１０の表示状態がオンする期間は、サブフィールドＳＦ１，ＳＦ６〜１１の合計期間相当になり、階調”１９”が表示される。
【００５８】
（第２の動作モード）
第２の動作モードでは、図１０に示すように、第２のサブフィールド群を対象にしたサブフィールド駆動のみが継続される。上述したように、モード信号ＭＯＤＥによって第２の動作モードが指示されている場合、第１の選択信号ＳＥＬ１はＬレベルであり、第２の選択信号ＳＥＬ２がＨレベルになる。したがって、階調データとして上位３ビットＤ３〜Ｄ５のみを用い、かつ、第２のサブフィールド群のみが繰り返される、８階調表示用のサブフィールド駆動が行われる。
【００５９】
第１の動作モードと同様、第２の動作モードでは、最初のサブフィールドＳＦ９において、全ての画素１１０内のメモリ１３１に、上位３ビットの階調データＤ３〜Ｄ５が書き込まれる。このデータ書込みが行われる最初のサブフィールドＳＦ９は必ずオン状態になるが、続くサブフィールドＳＦ１０〜ＳＦ１６のオン／オフ状態は、メモリ１３１に書込まれた階調データＤ３〜Ｄ５によって決定される。静止画像を表示する場合、メモリ１３１に階調データＤ３〜Ｄ５を一旦記憶してしまえば、画素１１０の表示階調を変える必要性が生じない限り、データの再書込みを行う必要はない。したがって、２回目以降のサブフィールドＳＦ９では、線順次走査によるデータ書込みを行わず、メモリ１３１から読出された３ビットデータのみを用いて、２回目以降のサブフィールド駆動を行ってもよい。
これにより、サブフィールドＳＦ９毎にデータ書込みを繰り返す方法と比較して、第２の動作モードの実行時における消費電力を低減することができる。ただし、先に書込んだ階調データＤ３〜Ｄ５と同様のデータを、サブフィールドＳＦ９毎に、メモリ１３１に繰り返し書込むことも当然可能である。
【００６０】
なお、第２の動作モードにおいて、上述した第２のサブフィールド群のみの駆動に代えて、第１のサブフィールド群のみの駆動を行ってもよい。この場合には、第１の選択信号ＳＥＬ１をＨレベル、第２の選択信号ＳＥＬ２をＬレベルにした上で、下位３ビットのデータＤ０〜Ｄ２のみを用いて、画素１１０を駆動する。また、第１および第２のサブフィールド群の双方を用いた駆動を行うことも可能である。この場合、サブフィールド群の設定自体は、第１の動作モードと同様になるが、３ビットの階調データのみを用いることによって、低階調表示が可能となる。
【００６１】
このように、本実施形態では、階調データＤ０〜Ｄ５の一部を構成する互いに異なるビット列を書込単位とし、この書込単位となるデータＤ０〜Ｄ２（またはＤ３〜Ｄ５）を、メモリ１３１に１フレーム内で２回書込む。そして、書込単位となるデータＤ０〜Ｄ２（またはＤ３〜Ｄ５）に基づいたサブフィールド駆動を、１フレーム内で２回行う。これにより、１フレーム毎に１回のデータ書込みしか行わない場合と比較して、メモリ１３１の記憶容量の増大を招くことなく、一層の多階調表示を行うことが可能になる。なお、上述した実施形態では、１フレームにおける階調データの書込回数を２回とし、サブフィールド駆動を２回実行する例について説明した。しかしながら、１フレームにおいて、３回以上データを書込んで、サブフィールド駆動を３回以上実行することも可能である。この場合には、上述した第１および第２のサブフィールド群に加えて、第３以降のサブフィールド群が付加される。例えば、６４階調表示を（Ｄ０，Ｄ１）と（Ｄ２，Ｄ３）と（Ｄ４，Ｄ５）との３回書込みで達成したり、或いは、５１２階調表示を（Ｄ０〜Ｄ２）と（Ｄ３〜Ｄ５）と（Ｄ６〜Ｄ８）との３回書込みで達成するといった如くである。
【００６２】
また、本実施形態では、切替可能なモードとして、第１の動作モードと第２の動作モードとを設定し、これらを表示内容の特性に応じて適宜切替える。例えば、多階調の動画を表示する場合には第１の動作モードを選択し、キャラクタといった低階調の静止画を表示する場合には、表示階調数よりも低消費電力化を優先して、第２の動作モードを選択するといった如くである。これにより、表示内容に適した表示制御を行うことが可能になり、表示品質の向上と低消費電力化との両立を図ることができる。
【００６３】
また、本実施形態に係るサブフィールド駆動によれば、表示品質の向上を図ることができるという効果がある。なぜなら、１フレームを構成する第１のサブフィールド群と第２のサブフィールド群とにおいて、基本的に、オン・サブフィールドＳＦｏｎが連続するように、サブフィールドの組み合わせを設定しているからである。これにより、オン・サブフィールドＳＦｏｎの連続または断続の違いに起因した階調ずれを防ぐことができるため、表示品質を一層向上させることができる。
【００６４】
なお、上述した実施形態では、図６（ａ）に示したように、サブフィールドＳＦ２〜ＳＦ８（またはサブフィールドＳＦ１０〜ＳＦ１６）のオン／オフ設定に先立ち、サブフィールドＳＦ１（またはＳＦ９）で、階調データＤ０〜Ｄ２（またはＤ３〜Ｄ５）の書込みを行う例について説明した。しかしながら、本発明はこれに限定されるものではなく、同図（ｂ）に示すように、階調データＤ０〜Ｄ２（またはＤ３〜Ｄ５）の書込みと、サブフィールドＳＦ２〜ＳＦ８（またはＳＦ１０〜ＳＦ１６）のオン／オフ設定とを並行して行うことも可能である。つまり、メモリ１３１に対するデータの書込みを、サブフィールド群を構成する複数のサブフィールドに亘って行ってもよい。
【００６５】
この場合、同一タイミングの階調信号Ｐ２Ｐ１Ｐ０で、サブフィールド駆動とデータ書込みとを並行して行うことはできない。これを実現するには、階調信号生成回路１６０に、例えば、図７に示す階調信号シフト回路１６１を設ける必要がある。このシフト回路１６１は、走査線１１２の選択期間に応じて、遷移タイミングをずらしたｍ個のシフト階調信号Ｐ（０〜２）１，Ｐ（０〜２）１，・・・，Ｐ（０〜２）ｍを新たに生成し、これを各走査線１１２に対応する画素行に供給する。つまり、個々の走査線１１２の選択と同期したサブフィールドＳＦを、走査線１１２毎に設定するのである。ここで、Ｐ（０〜２）ｍは、ｍ本目の走査線１１２に対応した画素行に対して供給される、３つのシフト階調信号を示す。
【００６６】
この階調信号シフト回路１６１は、ベース階調信号Ｐ０が入力される第１のシフトレジスタ１６１ａと、ベース階調信号Ｐ１が入力される第２のシフトレジスタ１６１ｂと、ベース階調信号Ｐ２が入力される第３のシフトレジスタ１６１ｃとで構成されている。これらのシフトレジスタ１６１ａ〜１６１ｃには、１水平走査期間（１Ｈ）を規定するクロック信号ＧＣＫが入力される。
【００６７】
図８は、シフト階調信号のタイミングチャートである。第１のシフトレジスタ１６１ａは、ベース階調信号Ｐ０をクロック信号ＧＣＫにしたがって転送し、それぞれの画素行に対応するシフト階調信号Ｐ０１，Ｐ０２，・・・，Ｐ０ｍを生成する。
そして、それぞれの信号Ｐ０１，Ｐ０２，・・・，Ｐ０ｍは、対応する画素行に対して出力される。第２のシフトレジスタ１６１ｂは、ベース階調信号Ｐ１をクロック信号ＧＣＫにしたがって転送し、それぞれの画素行に対応するシフト階調信号Ｐ１１，Ｐ１２，・・・，Ｐ１ｍを生成する。それぞれの信号Ｐ１１，Ｐ１２，・・・，Ｐ１ｍは、対応する画素行に対して出力される。第３のシフトレジスタ１６１ｃは、ベース階調信号Ｐ２をクロック信号ＧＣＫにしたがって転送し、それぞれの画素行に対応するシフト階調信号Ｐ２１，Ｐ２２，・・・，Ｐ２ｍを生成する。それぞれの信号Ｐ２１，Ｐ２２，・・・，Ｐ２ｍは、対応する画素行に対して出力される。これにより、それぞれの画素行における走査線１１２の選択と、その画素行に対するサブフィールドＳＦの期間とを同期させることができるため、走査線１１２を順次選択している最中であっても、画素１１０の駆動を開始することが可能になる。
【００６８】
また、上述した実施形態では、駆動電圧ＬＣＯＭと、これとは同相のオフ電圧Ｖｏｆｆと、これとは逆相のオン電圧Ｖｏｎとを用いて、液晶を交流駆動させている。しかしながら、液晶の交流駆動方式はこれに限定されるものではなく、他の方式を用いてもよいのは当然である。図１３は、メモリ内蔵型の画素１１０の変形例を示す回路図である。なお、同図において、図２と同様の構成要素に関しては、同一の符号を付してここでの説明を省略する。画素１１０の対向電極１３６に対しては、一定電圧Ｖｃ（例えば０［Ｖ］）を印加する。また、画素電極１３５に対しては、メモリ１３１に記憶されたデータに応じて、ＶｃまたはＶ１（Ｖ２）を択一的に印加する。ここで、電圧Ｖ１は、電圧Ｖｃと比較して電圧ＶＨだけ高い電圧であり、電圧Ｖ２は、電圧Ｖｃと比較して電圧ＶＨだけ低い電圧である。
【００６９】
また、上述した実施形態に係るサブフィールド駆動において、各サブフィールドＳＦの重み付けの設定や階調データに応じた組み合わせ方は一例であって、本発明はこれに限定されるものではない。例えば、第１のサブフィールド群と第２のサブフィールド群との重み付けを同一に設定した場合（等間隔サブフィールド駆動）、６ビットの階調データＤ０〜Ｄ５で１６階調表示を行うことができる（第１の動作モード時）。また、例えば、各サブフィールドＳＦの重みを２ｋ（ｋ＝０，１，２，・・・）に設定したサブフィールド駆動に対しても適用することができる。
【００７０】
図１１は、２ｋの重み設定付サブフィールド駆動の説明図である（第１の動作モード時）。また、図１２は、図１１に示したサブフィールド駆動を行う際に、デコーダ１３８から出力されるパルス信号ＰＷの真理値表である。上述した実施形態と同様に、入力階調データは、Ｄ０〜Ｄ５の６ビットで構成されている。１フレームは、６４階調表示を可能にすべく、６つのサブフィールドＳＦ１〜ＳＦ６に分割されている。第２のサブフィールド群ＳＦ４〜ＳＦ６の重み付けは、第１のサブフィールド群ＳＦ１〜ＳＦ３の重み付けの８倍に設定されている。また、それぞれのサブフィールドＳＦ１〜ＳＦ３（またはサブフィールドＳＦ４〜ＳＦ６）の重み付けは、４：１：２に設定されている。
【００７１】
下位３ビットの階調データＤ０〜Ｄ２によって、第１のサブフィールド群ＳＦ１〜ＳＦ３のオン状態またはオフ状態が決定される。例えば、下位３ビット（Ｄ２Ｄ１Ｄ０）が”００１”の場合には、サブフィールドＳＦ２がオン状態になり、”０１０”の場合には、サブフィールドＳ３がオン状態になる。一方、上位３ビットのデータＤ３〜Ｄ５によって、第２のサブフィールド群ＳＦ４〜ＳＦ６のオン／オフ状態が決定される。例えば、上位３ビット（Ｄ５Ｄ４Ｄ３）が“０００”の場合には、サブフィールドＳＦ４〜ＳＦ６が全てオフ状態になり、“１１１”の場合には、サブフィールドＳＦ４〜ＳＦ６が全てオン状態になる。上述した実施形態と同様、１フレームにおいて、６ビットの階調データＤ０〜Ｄ５が３ビットずつ２回書込まれ、２回のサブフィールド駆動が連続的に行われる。
【００７２】
また、上述したサブフィールド駆動では、画素電極１３５に対して、２値電圧（オン電圧、オフ電圧）を択一的に印加することにより、画素１１０を２つの駆動状態（表示状態がオン状態またはオフ状態）のいずれかに設定する例について説明した。しかしながら、本発明はこれに限定されるものではなく、画素電極１３５に対して３つ以上の電圧（オン電圧、オフ電圧、中間電圧）を印加することにより、画素１１０の駆動状態を３つ以上に設定してもよい。つまり、電圧階調変調とサブフィールド駆動とを併用した駆動方法に対しても本発明は適用可能である。また、上述した実施形態では、画素内メモリへのデータ書込みを線順次走査で行う例について説明したが、本発明はこれに限定されるものではなく、例えば点順次走査やランダムアクセスによって行うことも可能である。
【００７３】
さらに、上述した実施形態では、電気光学素子として液晶（ＬＣ）を用いた例について説明した。液晶としては、例えば、ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）型のほか、１８０°以上のねじれ配向を有するＳＴＮ（Ｓｕｐｅｒ　Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）型、ＢＴＮ（Ｂｉ−ｓｔａｂｌｅ　Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）型、強誘電型等のメモリ性を有する双安定型、高分子分散型、ゲストホスト型等を含めて、周知なものを広く用いることができる。また、本発明は、３端子スイッチング素子であるＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）以外に、例えばＴＦＤ（Ｔｈｉｎ　Ｆｉｌｍ　Ｄｉｏｄｅ）といった２端子スイッチング素子を用いたアクティブマトリクス型パネルに対しても適用可能である。それとともに、本発明は、スイッチング素子を用いないパッシブマトリクス型パネルに対しても適用可能である。さらに、液晶以外の電気光学材料、例えば、エレクトロルミネッセンス（ＥＬ）、デジタルマイクロミラーデバイス（ＤＭＤ）、或いは、プラズマ発光や電子放出による蛍光等を用いた様々な電気光学素子に対しても適用可能である。
【００７４】
（第２の実施形態）
例えば、電気光学素子として有機ＥＬ素子を用い、かつ、画素２へのデータ書き込みを電流プログラム方式で行うこともできる。ここで、「電流プログラム方式」とは、データ線に対するデータ供給を電流ベースで行う方式をいう。本実施形態に係る電気光学装置の構成も、基本的には第１の実施形態と同様である。
【００７５】
図１４は、本実施形態に係る有機ＥＬ素子を用いた電流プログラム方式の画素１１０の一例を示す等価回路図である。１つの画素１１０は、有機ＥＬ素子ＯＬＥＤ、３つのトランジスタＴ１，Ｔ２，Ｔ４およびキャパシタＣによって構成されている。第１のスイッチングトランジスタＴ１のゲートは、走査信号ＳＥＬが供給された走査線Ｙｎに接続され、そのソースは、データ電流Ｉｄａｔａが供給されたデータ線Ｘｍに接続されている。第１のスイッチングトランジスタＴ１のドレインは、第２のスイッチングトランジスタＴ２のソースと、駆動トランジスタＴ４のドレインと、有機ＥＬ素子ＯＬＥＤのアノードとに共通接続されている。第２のスイッチングトランジスタＴ２のゲートは、第１のスイッチングトランジスタＴ１と同様に、走査信号ＳＥＬが供給される走査線Ｙｎに接続されている。第２のスイッチングトランジスタＴ２のドレインは、キャパシタＣの一方の電極と、駆動トランジスタＴ４のゲートとに共通接続されている。キャパシタＣの他方の電極および駆動トランジスタＴ４のソースは、電源電圧Ｖｄｄに設定された第１の電源線Ｌ１に共通接続されている。一方、有機ＥＬ素子ＯＬＥＤのカソードは、電圧Ｖｓｓに設定された電源線Ｌ２に接続されている。
【００７６】
図１４に示した画素１１０の制御プロセスは以下のようになる。走査信号ＳＥＬがＨレベルの期間において、スイッチングトランジスタＴ１，Ｔ２が共にオンする。
これにより、データ線Ｘｍと駆動トランジスタＴ４のドレインとが電気的に接続されるとともに、駆動トランジスタＴ４は、自己のゲートと自己のドレインとが電気的に接続されたダイオード接続となる。プログラミングトランジスタとしての機能も担う駆動トランジスタＴ４は、データ線Ｘｍより供給されたデータ電流Ｉｄａｔａを自己のチャネルに流し、このデータ電流Ｉｄａｔａに応じたゲート電圧Ｖｇを自己のゲートに発生させる。その結果、駆動トランジスタＴ４のゲートに接続されたキャパシタＣには、発生したゲート電圧Ｖｇに応じた電荷が蓄積されて、データが書き込まれる。その後、走査信号ＳＥＬがＬレベルに立ち下がると、スイッチングトランジスタＴ１，Ｔ２が共にオフする。これにより、データ線Ｘｍと駆動トランジスタＴ４のドレインとが電気的に遮断される。しかしながら、キャパシタＣの蓄積電荷によって、駆動トランジスタＴ４のゲートにはゲート電圧Ｖｇ相当が印加されるため、駆動トランジスタＴ４は、ゲート電圧Ｖｇに応じた駆動電流を自己のチャネルに流し続ける。その結果、この駆動電流の電流経路中に設けられた有機ＥＬ素子ＯＬＥＤは、駆動電流に応じた輝度で発光して、画素１１０の階調表示が行われる。
【００７７】
このように、本実施形態では、画素１１０が有機ＥＬ素子ＯＬＥＤを含み、かつ、電流プログラム方式によって画素１１０にデータが書き込まれる電気光学装置においても、上述した各実施形態と同様の効果を得ることができる。
【００７８】
なお、高品質な階調表示が可能な表示部１００（投射型、反射型の別を問わない）を有する電気光学装置は、例えば、プロジェクタ、携帯電話機、携帯端末、モバイル型コンピュータ、パーソナルコンピュータ等を含む様々な電子機器に実装可能である。これらの電子機器に上述した電気光学装置を実装すれば、電子機器の商品価値を一層高めることができ、市場における電子機器の商品訴求力の向上を図ることができる。
【００７９】
【発明の効果】
本発明では、１フレームにおいて、画素内メモリに階調データを複数回書込みながら、サブフィールド駆動を複数回実行する。これにより、画素内メモリの記憶容量を増大を抑えながら、一層の多階調表示を行うことが可能になる。また、表示階調数が異なる動作モードとして、第１の動作モードと第２の動作モードとを設定し、表示内容に応じて動作モードを適宜変更する。これにより、表示内容に適した階調制御を行うことができるため、表示品質の向上と低消費電力化との両立を図ることができる。
【図面の簡単な説明】
【図１】電気光学装置の構成図。
【図２】メモリ内蔵型画素の構成を示す回路図。
【図３】メモリセルの構成を示す回路図。
【図４】デコーダから出力されるパルス信号の真理値表。
【図５】第１の動作モードにおける内部信号のタイミングチャート。
【図６】第１の動作モードにおける走査タイミングの説明図。
【図７】階調信号オフセット回路の構成図。
【図８】階調信号オフセット走査と表示とを並行して行う場合のタイミングチャート。
【図９】第１の動作モードにおけるサブフィールド駆動の説明図。
【図１０】第２の動作モードにおけるサブフィールド駆動の説明図。
【図１１】２ｋの重み設定付サブフィールド駆動の説明図。
【図１２】２ｋの重み設定付サブフィールド駆動におけるデコーダから出力されるパルス信号の真理値表。
【図１３】メモリ内蔵型画素の変形例を示す回路図。
【図１４】第２の実施形態に係る画素の等価回路図。
【符号の説明】
１００　表示部
１１０　画素
１１２　走査線
１１４　データ線
１１４ａ　第１のデータ線
１１４ｂ　第２のデータ線
１３０　走査線駆動回路
１３１　メモリ
１３１ａ〜１３１ｃ　メモリセル
１３２　パルス幅制御回路
１３３　インバータ
１３４ａ，１３４ｂ　トランスミッションゲート
１３５　画素電極
１３６　対向電極
１３７　液晶
１３８　デコーダ
１４０　データ線駆動回路
１５０　発振回路
１６０　階調信号生成回路
１６１　階調信号シフト回路
１７０　クロック生成回路
１８０　クロック選択回路
２００　タイミング信号生成回路
３００　データ切替回路
１３０１，１３０２　インバータ
１３０３，１３０４　Ｎチャネルトランジスタ
【図１】
2004086152.tif 000003
【図２】
2004086152.tif 000004
【図３】
2004086152.tif 000005
【図４】
2004086152.tif 000006
【図５】
2004086152.tif 000007
【図６】
2004086152.tif 000008
【図７】
2004086152.tif 000009
【図８】
2004086152.tif 000010
【図９】
2004086152.tif 000011
【図１０】
2004086152.tif 000012
【図１１】
2004086152.tif 000013
【図１２】
2004086152.tif 000014
【図１３】
2004086152.tif 000015
【図１４】
2004086152.tif 000016