(57)【要約】      （修正有）【課題】製造工程を簡略化して安価な電子回路ユニットを提供する。【解決手段】大判基板を格子状の境界線２によって多数の部品実装領域Ｓ１〜Ｓ４に仮想的に区分し、各境界線２上に第２のスルーホールを形成すると共に、各境界線２の交点位置に外部端子用の第１のスルーホール３を形成し、これら第１のスルーホール３に切欠き部３ａを２次加工して隣接する４つの部品実装領域毎に４分割しておく。そして、大判基板の各部品実装領域上に回路部品をリフロー半田すると共に、シールドカバーの脚片を第２のスルーホールに半田付けした後、各部品実装領域の境界線２に位置する第１のスルーホール３を利用してｆ０調整や性能確認等を行い、しかる後、大判基板を各境界線２に沿ってダイシング等で切断することにより、細分割された基板上にシールドカバーが取り付けられた個々の電子回路ユニットの完成品を多数個取りする。【選択図】      図３
2004335966.tif 000002
【特許請求の範囲】
【請求項１】
大判基板を多数の部品実装領域に区分する格子状の境界線上に外部端子用のスルーホールを形成し、このスルーホールを該スルーホールに隣接する部品実装領域毎に分割した後、各部品実装領域に回路素子と該回路素子を覆うシールドカバーとを実装し、しかる後、前記大判基板を前記境界線に沿って切断することにより個々の完成品を多数個取りすることを特徴とする電子回路ユニットの製造方法。
【請求項２】
請求項１の記載において、前記境界線上に別のスルーホールを形成し、前記シールドカバーをこのスルーホールに半田付けしたことを特徴とする電子回路ユニットの製造方法。
【請求項３】
請求項１または２の記載において、外部端子用の前記スルーホールを前記各境界線の交点位置に形成し、このスルーホールを該スルーホールに隣接する部品実装領域毎に４分割したことを特徴とする電子回路ユニットの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、大判基板を細分割することによって多数個取りされる電子回路ユニットの製造方法に関する。
【０００２】
【従来の技術】
従来より、大判基板を格子状の境界線によって多数の部品実装領域に区分しておき、各部品実装領域に種々の回路素子やシールドカバーを実装した後、大判基板を境界線に沿ってダイシング等で切断することにより、個々の完成品を多数個取りするという電子回路ユニットの製造方法が知られている（例えば、特許文献１参照）。図６はかかる従来技術で用いられる大判基板の要部平面図、図７は図６中のＢ部拡大図であり、以下、これらの図を参照して電子回路ユニットの一例であるＶＣＯ（電圧制御発振器）の製造方法を説明する。
【０００３】
図６に示すように、ガラス入りエポキシ樹脂等からなる大判基板１の表面は縦横に延びる格子状の境界線２によって多数の部品実装領域に仮想的に区分されており、これら部品実装領域のうち、互いに隣接する４つの部品実装領域Ｓ１，Ｓ２，Ｓ３，Ｓ４が代表的に例示されている。各境界線２の交点位置にはそれぞれ第１のスルーホール３が形成されており、また、各境界線２上の交点から外れたほぼ中間位置には第２のスルーホール４が形成されている。図示省略されているが、各部品実装領域Ｓ１，Ｓ２，Ｓ３，Ｓ４を含む全ての部品実装領域には同一形状の配線パターンが形成されており、第１のスルーホール３はこの配線パターンの入力ラインと出力ラインおよびグランドラインに接続され、第２のスルーホール４はグランドラインに接続されている。
【０００４】
図７に示すように、第１のスルーホール３は各境界線２の交点位置で４つの部品実装領域Ｓ１，Ｓ２，Ｓ３，Ｓ４に跨っており、部品実装領域Ｓ１〜Ｓ４の入力（Ｖｃｃ，Ｖｃｔｌ）ラインと出力ラインおよびグランド（ＧＮＤ）ラインに接続されて外部端子となっている。図示の例では４つの部品実装領域Ｓ１，Ｓ２，Ｓ３，Ｓ４に跨る第１のスルーホール３のうち、領域Ｓ１の右下隅がＶｃｃ端子、領域Ｓ２の左下隅がＶｃｔｌ端子、領域Ｓ３の右上隅が出力端子、領域Ｓ４の左上隅がＧＮＤ端子となっている。
【０００５】
このように概略構成された大判基板１から個々の電子回路ユニット（ＶＣＯ）を多数個取りする場合、まず、各部品実装領域に形成された配線パターンのランド部にクリーム半田を塗布し、このクリーム半田に図示せぬチップ抵抗やチップコンデンサ等の回路部品を搭載した後、大判基板１をリフロー炉に搬送して回路部品を半田付けする。次に、大判基板１の裏面側から第２のスルーホール４にクリーム半田を塗布した後、大判基板１の表面側から各部品実装領域毎に図示せぬシールドカバーの脚片を第２のスルーホール４に挿入し、この状態で大判基板１をリフロー炉に搬送してシールドカバーの脚片を第２のスルーホール４に半田付けする。
【０００６】
しかる後、大判基板１を各境界線２に沿って縦横にダイシング等で切断することにより、大判基板１を各部品実装領域毎に細かく分割し、各境界線２上に位置する第１および第２のスルーホール３，４を各部品実装領域毎に切断する。これにより図７に示された第１のスルーホール３が境界線２に沿って４分割されるため、細分割された個々の基板の四隅にＶｃｃ端子、Ｖｃｔｌ端子、出力端子、ＧＮＤ端子が形成されることになり、これら端子に図示せぬ検査治具のピンを当接させて個々の基板について周波数調整（ｆ０調整）や性能確認等が行われる。その際、細分割された個々の基板がばらばらにならないようにするために、大判基板１や各シールドカバーには図示せぬ粘着テープが貼り付けられ、ｆ０調整や性能確認等の終了後にこの粘着テープを取り除くことにより、個々の電子回路ユニット（ＶＣＯ）の完成品を多数個取りすることができる。
【０００７】
【特許文献１】
特開平１１−２０４３５２号公報（第３−４頁、図４）
【０００８】
【発明が解決しようとする課題】
前述した従来技術による電子回路ユニットの製造方法では、大判基板１を多数の部品実装領域に区分する境界線２上に第１のスルーホール３を形成しておき、この大判基板１を各境界線２に沿って細分割するときに、第１のスルーホール３を各部品実装領域毎に切断するようになっているため、細分割された個々の基板にシールドカバーを取り付けた完成品に近い状態で第１のスルーホール３を外部端子としてｆ０調整や性能確認等を行うことができる。しかしながら、かかるｆ０調整や性能確認等を行う際に、大判基板１を各境界線２に沿って個々の基板に細分割しておく必要があるため、大判基板１や各シールドカバーに粘着テープを貼り付けて細分割された個々の基板がばらばらにならないようにしなければならず、このことが製造工程を複雑にしてコストの低減化を妨げる大きな要因となっていた。
【０００９】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、製造工程を簡略化して安価な電子回路ユニットを提供することにある。
【００１０】
【課題を解決するための手段】
上述した目的を達成するために、本発明による電子回路ユニットの製造方法では、大判基板を多数の部品実装領域に区分する格子状の境界線上に外部端子用のスルーホールを形成し、このスルーホールを該スルーホールに隣接する部品実装領域毎に分割した後、各部品実装領域に回路素子と該回路素子を覆うシールドカバーとを実装し、しかる後、前記大判基板を前記境界線に沿って切断することにより個々の完成品を多数個取りするようにした。
【００１１】
このように大判基板の境界線上に形成された外部端子用のスルーホールを予め隣接する部品実装領域毎に分割しておけば、大判基板の各部品実装領域毎にシールドカバーを取り付けた完成品に近い状態で、それぞれの部品実装領域の境界線に位置するスルーホールを利用してｆ０調整や性能確認等を行うことができるため、わざわざ大判基板や各シールドカバーに粘着テープを貼り付ける必要がなくなり、かかる粘着テープが不要になる分だけ製造工程を簡略化することができる。また、大判基板を個々の基板に細分割する前にｆ０調整や性能確認等を行うことができるため、細分割によって懸念されるスルーホールの微少な位置ずれも全くなくなり、それゆえ、個々の部品実装領域についてｆ０調整や性能確認等を簡単かつ正確に行うことができる。
【００１２】
上記の構成において、外部端子用のスルーホールを隣接する部品実装領域毎に分割する手段としてはドリリングやエッチングが好ましく、また、このようなスルーホールとは別のスルーホールを境界線上に形成しておき、シールドカバーをこの別のスルーホールに半田付けすることが好ましい。
【００１３】
また、上記の構成において、各スルーホールは境界線上であればどの位置に形成されていても良いが、外部端子用のスルーホールを各境界線の交点位置に形成し、このスルーホールを該スルーホールに隣接する部品実装領域毎に４分割しておけば、細分割された基板の四隅に外部端子を有する完成品を得ることができて好ましい。
【００１４】
【発明の実施の形態】
発明の実施の形態について図面を参照して説明すると、図１は本発明の実施形態例に係る電子回路ユニットの完成品を示す斜視図、図２は該電子回路ユニットの製造方法で用いられる大判基板の要部平面図、図３は図２中のＡ部拡大図、図４は図１の大判基板にシールドカバーを実装した状態を示す説明図であり、図６と図７に対応する部分には同一符号を付してある。
【００１５】
本実施形態例に係る電子回路ユニットは例えばＶＣＯ（電圧制御発振器）であり、図１に示すように、この電子回路ユニット１０は、平面視方形状の基板１１と、この基板１１上に実装された図示せぬ回路部品を覆うシールドカバー１２とを備えている。基板１１の四隅には入力端子（Ｖｃｃ端子、Ｖｃｔｌ端子）と出力端子およびＧＮＤ端子等の外部端子１３が形成されており、これら外部端子１３は後述する大判基板１の第１のスルーホール３から形成される。シールドカバー１２は金属板を箱形に折り曲げ加工したものからなり、このシールドカバー１２の各辺中央部には脚片１２ａが下方に向けて形成されている。シールドカバー１２の脚片１２ａは基板１１の各辺中央部に形成された取付部１４に半田付けされており、これら取付部１４は後述する大判基板１の第２のスルーホール４から形成される。
【００１６】
前述した大判基板１はガラス入りエポキシ樹脂等からなり、図２に示すように、この大判基板１の表面は縦横に延びる格子状の境界線２によって多数の部品実装領域Ｓに仮想的に区分されている。これら部品実装領域Ｓのうち、図２には互いに隣接する４つの部品実装領域Ｓ１，Ｓ２，Ｓ３，Ｓ４が代表的に例示されており、他の部品実装領域Ｓも同様に構成されている。各境界線２の交点位置にはそれぞれ第１のスルーホール３が形成されており、また、各境界線２上の交点から外れたほぼ中間位置には第２のスルーホール４が形成されている。図示省略されているが、各部品実装領域Ｓ１，Ｓ２，Ｓ３，Ｓ４を含む全ての部品実装領域Ｓには同一形状の配線パターンが形成されており、第１のスルーホール３はこの配線パターンの入力ラインと出力ラインおよびグランドラインに接続され、第２のスルーホール４はグランドラインに接続されている。
【００１７】
図３に示すように、第１のスルーホール３は各境界線２の交点位置で４つの部品実装領域Ｓ１，Ｓ２，Ｓ３，Ｓ４に跨っており、部品実装領域Ｓ１〜Ｓ４の入力（Ｖｃｃ，Ｖｃｔｌ）ラインと出力ラインおよびグランド（ＧＮＤ）ラインに接続されて外部端子となっている。図示の例では４つの部品実装領域Ｓ１，Ｓ２，Ｓ３，Ｓ４に跨る第１のスルーホール３のうち、領域Ｓ１の右下隅がＶｃｃ端子、領域Ｓ２の左下隅がＶｃｔｌ端子、領域Ｓ３の右上隅が出力端子、領域Ｓ４の左上隅がＧＮＤ端子となっている。ただし、この第１のスルーホール３には各境界線２上に位置する４つの切欠き部３ａが形成されており、第１のスルーホール３はこれら切欠き部３ａによって各部品実装領域Ｓ１，Ｓ２，Ｓ３，Ｓ４毎に４分割されている。これら切欠き部３ａは大判基板１にドリリングやエッチング等の２次加工を施すことによって形成することができ、具体的には、大判基板１に多数の第１のスルーホール３を形成した後、これら第１のスルーホール３の４個所をドリルを用いて機械的に切除したり、第１のスルーホール３の４個所をエッチングによって化学的に切除すれば良い。
【００１８】
このように概略構成された大判基板１から個々の電子回路ユニット１０を多数個取りする場合、まず、各部品実装領域Ｓに形成された配線パターンのランド部にクリーム半田を塗布し、このクリーム半田に図示せぬチップ抵抗やチップコンデンサ等の回路部品を搭載した後、大判基板１をリフロー炉に搬送して回路部品を半田付けする。次に、大判基板１の裏面側から第２のスルーホール４にクリーム半田を塗布した後、図４に示すように、大判基板１の表面側から各部品実装領域Ｓ毎にシールドカバー１２の各脚片１２ａを第２のスルーホール４に挿入し、この状態で大判基板１をリフロー炉に搬送して各脚片１２ａを第２のスルーホール４に半田付けする。
【００１９】
その際、大判基板１の個々の部品実装領域Ｓ、例えば図４に示す部品実装領域Ｓ１について見ると、この部品実装領域Ｓ１の４隅に形成された第１のスルーホール３はこれに隣接する他の部品実装領域Ｓと切欠き部３ａによって電気的に分離されているため、部品実装領域Ｓ１に実装されたシールドカバー１２の四隅にＶｃｃ端子、Ｖｃｔｌ端子、出力端子、ＧＮＤ端子が位置することになる。すなわち、大判基板１の各部品実装領域Ｓ毎にシールドカバー１２を取り付けた完成品に近い状態となるため、大判基板１の状態で各シールドカバー１２の四隅に位置する外部端子（Ｖｃｃ端子、Ｖｃｔｌ端子、出力端子、ＧＮＤ端子）に図示せぬ検査治具のピンを当接することにより、個々の部品実装領域Ｓ毎に周波数調整（ｆ０調整）や性能確認等を行うことができる。
【００２０】
しかる後、大判基板１を各境界線２に沿って縦横にダイシング等で切断し、この大判基板１を各部品実装領域Ｓ毎に細かく分割することにより、図１に示すように、細分割された基板１１上にシールドカバー１２が取り付けられた個々の電子回路ユニット１０の完成品を多数個取りすることができる。その際、第１のスルーホール３は境界線２に沿って機械的に４分割されるため、基板１１の四隅に入力端子（Ｖｃｃ端子、Ｖｃｔｌ端子）と出力端子およびＧＮＤ端子等の外部端子１３が形成され、また、第２のスルーホール４は境界線２に沿って機械的に２分割されるため、基板１１の各辺中央部にシールドカバー１２の脚片１２ａを半田付けした半円筒状の取付部１４が形成されることになる。
【００２１】
このように本実施形態例に係る電子回路ユニットの製造方法では、大判基板１を多数の部品実装領域Ｓに区分する各境界線２上に外部端子用の第１のスルーホール３を形成し、この第１のスルーホール３を境界線２に隣接する部品実装領域Ｓ毎に分割する切欠き部３ａを２次加工したので、大判基板１の各部品実装領域Ｓ毎にシールドカバー１２を取り付けた完成品に近い状態で、それぞれの部品実装領域Ｓの境界線２に位置する第１のスルーホール３を利用してｆ０調整や性能確認等を行うことができる。このため、大判基板１を各境界線２に沿って個々の基板１１に細分割する前に、わざわざ大判基板１や各シールドカバー１２に粘着テープを貼り付ける必要がなくなり、その分だけ製造工程を簡略化してコストの低減化を図ることができる。また、大判基板１を個々の基板１１に細分割する前にｆ０調整や性能確認等を行うことができるため、細分割によって懸念される第１のスルーホール３の微少な位置ずれも全くなくなり、それゆえ、個々の部品実装領域Ｓについてｆ０調整や性能確認等を簡単かつ正確に行うことができる。
【００２２】
また、外部端子用の第１のスルーホール３を各境界線２の交点位置に形成すると共に、第１のスルーホール３から離れた境界線２上にシールドカバー１２の脚片１２ａを半田付けするための第２のスルーホール４を形成したので、大判基板１から個々の電子回路ユニット１０の完成品を多数個取りすることにより、細分割された基板１１の四隅に外部端子１３を有する面実装タイプの電子回路ユニット１０を得ることができる。
【００２３】
なお、大判基板１上における第１のスルーホール３と第２のスルーホール４の形成位置は上記実施形態例に限定されず、例えば図５に示すように、部品実装領域Ｓを区分する縦横４つの境界線２上のうち、横方向に延びる２つの境界線２上にそれぞれ第２のスルーホール４を介して２つの第１のスルーホール３を形成すると共に、縦方向に延びる２つの境界線２上の中央部にそれぞれ第２のスルーホール４を形成することも可能であり、要は、大判基板１を多数の部品実装領域Ｓに区分する各境界線２上に第１のスルーホール３と第２のスルーホール４が形成されていれば良い。なお、図５に示すように第１のスルーホール３を各境界線２の交点以外の位置に形成した場合、第１のスルーホール３は境界線２に隣接する２つの部品実装領域Ｓに跨ることになるため、第１のスルーホール３にこれら部品実装領域Ｓ毎に２分割する切欠き部３ａを形成すれば良い。
【００２４】
なお、上記実施形態例では、本発明による電子回路ユニットの製造方法をＶＣＯ（電圧制御発振器）に適用した場合について説明したが、ＶＣＯ以外の他の電子回路ユニットに適用可能であることはいうまでもない。
【００２５】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
【００２６】
大判基板を多数の部品実装領域に区分する格子状の境界線上に外部端子用のスルーホールを形成し、このスルーホールを該スルーホールに隣接する部品実装領域毎に分割した後、各部品実装領域に回路素子と該回路素子を覆うシールドカバーとを実装し、しかる後、大判基板を各境界線に沿って切断することにより個々の完成品を多数個取りするようにしたので、大判基板を個々の基板に細分割する前の状態で境界線上に位置するスルーホールを利用してｆ０調整や性能確認等を行うことができる。したがって、ｆ０調整や性能確認等を行う前に大判基板や各シールドカバーをわざわざ仮止めする必要がなくなり、かかる仮止めに使用されていた粘着テープを省略できる分だけ製造工程を簡略化することができると共に、細分割によって懸念されるスルーホールの微少な位置ずれも全くなくなるため、個々の部品実装領域についてｆ０調整や性能確認等を簡単かつ正確に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施形態例に係る電子回路ユニットの完成品を示す斜視図である。
【図２】該電子回路ユニットの製造方法で用いられる大判基板の要部平面図である。
【図３】図２中のＡ部拡大図である。
【図４】図１の大判基板にシールドカバーを実装した状態を示す説明図である。
【図５】大判基板に形成される第１および第２のスルーホールの変形例を示す要部平面図である。
【図６】従来技術で用いられる大判基板の要部平面図である。
【図７】図６中のＢ部拡大図である。
【符号の説明】
１  大判基板
２  境界線
３  第１のスルーホール
３ａ  切欠き部
４  第２のスルーホール
１０  電子回路ユニット
１１  基板
１２  シールドカバー
１２ａ  脚片
１３  外部端子
１４  取付部
Ｓ，Ｓ１，Ｓ２，Ｓ３，Ｓ４  部品実装領域
【図１】
2004335966.tif 000003
【図２】
2004335966.tif 000004
【図３】
2004335966.tif 000005
【図４】
2004335966.tif 000006
【図５】
2004335966.tif 000007
【図６】
2004335966.tif 000008
【図７】
2004335966.tif 000009