(57)【要約】【課題】低消費電力のＵＳＢバスコントローラを提供する。【解決手段】ＵＳＢバス信号を受信する差動レシーバを備えたＵＳＢバスコントローラであって、受信したパケットが他のデバイスのためのものであるとき、差動レシーバの動作を停止させる差動レシーバ制御回路を備えることにより、ＵＳＢバス信号レシーバの動作を最適化し消費電力が少ないＵＳＢバスコントローラを実現する。【選択図】　図１
2004072225.tif 000002
【特許請求の範囲】
【請求項１】
ＵＳＢバス信号を受信する差動レシーバを備えたＵＳＢバスコントローラであって、受信したパケットが他のデバイスのためのものであるとき、差動レシーバの動作を停止させる差動レシーバ制御回路を備えたことを特徴とするＵＳＢバスコントローラ。
【請求項２】
差動レシーバの出力信号をデコードして、受信したパケットが自デバイスのためのものか他デバイスのためのものかを判断するパケット解読回路を備えたことを特徴とする請求項１記載のＵＳＢバスコントローラ。
【請求項３】
ＵＳＢバス信号を受信するシングルエンデッドレシーバを備え、差動レシーバ制御回路は、前記シングルエンデッドレシーバの出力信号から他デバイスのためのパケットの終了を検出すると差動レシーバを再起動するよう制御することを特徴とする請求項１又は２記載のＵＳＢバスコントローラ。
【請求項４】
他デバイスのためのパケットの終了を検出すると、シングルエンデッドレシーバの動作を停止するよう制御するシングルエンデッドレシーバ制御回路を備えた請求項３記載のＵＳＢバスコントローラ。
【請求項５】
差動レシーバの入力信号間の電位差が一定値以下の場合に差動レシーバの出力を無通信時の出力値とは別の値に固定し、シングルエンデッドレシーバ制御回路に通知することを特徴とする請求項３又は４記載のＵＳＢバスコントローラ。
【請求項６】
シングルエンデッドレシーバ制御回路は、差動レシーバの出力が無通信時とは別の値の状態が一定時間以上持続した場合に、停止状態のシングルエンデッドレシーバを再起動するよう制御することを特徴とする請求項３又は４記載のＵＳＢバスコントローラ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＵＳＢバスコントローラに含まれるＵＳＢバス信号レシーバの動作を最適化することで消費電力を削減するＵＳＢバスコントローラに関するものである。
【０００２】
【従来の技術】
図７は従来のＵＳＢバス信号レシーバの構成を示すブロック図である。図において、１は差動レシーバ、２，３はシングルエンデッドレシーバ、４はＵＳＢバス信号レシーバ５で信号レベルを変換した信号を使用してＵＳＢプロトコルの処理を行なうＵＳＢ論理コントローラである。
【０００３】
従来のＵＳＢバス信号レシーバ５は、ＵＳＢバスからの信号を差動レシーバ１およびシングルエンデッドレシーバ２，３でＵＳＢ論理コントローラ４の入力信号レベルに変換する。各レシーバは、ＵＳＢバスがアクティブな場合は、常に動作状態にある。
【０００４】
【発明が解決しようとする課題】
しかしながら、ＵＳＢバスには、最大１２７個のＵＳＢ機器が接続でき、ＵＳＢバスを制御するホストコントローラから個々のＵＳＢ機器への通信は、同じＵＳＢバスに接続される全てのＵＳＢ機器に伝達される。そのため、個々のＵＳＢ機器はパケット単位で送られてくる全ての通信をデコードしたうえで他のＵＳＢ機器への通信は破棄する。
【０００５】
従来のＵＳＢバス信号レシーバ５は、他のＵＳＢ機器への通信中もＵＳＢバス信号レシーバ５は動作しており、内部信号レベルに変換する動作を行なっている。
【０００６】
そのため、同じＵＳＢバス上に接続される他のＵＳＢ機器が増えると冗長な動作が増え消費電力が増えるという欠点を抱えている。特に、バッテリを電源としているＵＳＢ機器では消費電力の増加は重要な課題である。
【０００７】
本発明は上記従来の問題点を解決するもので、ＵＳＢ規格のＦｕｌｌ　ｓｐｅｅｄ又はＬｏｗ　ｓｐｅｅｄモードで動作している時のＵＳＢバス信号レシーバの動作するタイミングを限定して消費電力の少ないＵＳＢバスコントローラを提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明のＵＳＢバスコントローラは、ＵＳＢバス信号を受信する差動レシーバを備えたＵＳＢバスコントローラであって、受信したパケットが他のデバイスのためのものであるとき、差動レシーバの動作を停止させる差動レシーバ制御回路を備えることを特徴とする。
【０００９】
この構成により、自デバイスのためのパケットを処理するときに限り、差動レシーバを動作させることになるので、消費電力を節約することが可能となる。
【００１０】
また、他の発明としては、ＵＳＢバス信号を受信するシングルエンデッドレシーバを備え、差動レシーバ制御回路は、前記シングルエンデッドレシーバの出力信号から他デバイスのためのパケットの終了を検出すると差動レシーバを再起動するよう制御することを特徴とする。
【００１１】
この構成により、他デバイスのためのパケット送信が終了した後、自デバイスのためのパケットを処理するための動作移行を確実に行うことが可能となる。
【００１２】
また、他の発明としては、他デバイスのためのパケットの終了を検出すると、シングルエンデッドレシーバの動作を停止するよう制御するシングルエンデッドレシーバ制御回路を備えることを特徴とする。
【００１３】
この構成により、パケットの終了を検出するシングルエンデッドレシーバの消費電力を節約することが可能となる。
【００１４】
また、他の発明としては、差動レシーバの入力信号間の電位差が一定値以下の場合に差動レシーバの出力を無通信時の出力値とは別の値に固定し、シングルエンデッドレシーバ制御回路に通知することを特徴とする。
【００１５】
この構成により、リセットコマンド信号の受信に支障がないようにすることが可能となる。
【００１６】
さらに、他の発明としては、シングルエンデッドレシーバ制御回路は、差動レシーバの出力が無通信時とは別の値の状態が一定時間以上持続した場合に、停止状態のシングルエンデッドレシーバを再起動するよう制御することを特徴とする。
【００１７】
この構成により、リセットコマンド信号の受信に支障がないようにすることが可能となる。
【００１８】
【発明の実施の形態】
以下、本発明の第１の実施形態について、図を参照しながら説明する。
【００１９】
図１は、ＵＳＢバス信号レシーバに内蔵の差動レシーバ１の動作を制御するシステムの構成を示したブロック図である。
【００２０】
図において、差動レシーバ１は動作を制御できる端子９を備え、停止状態と動作状態を制御することができる。ＵＳＢ論理コントローラ４には、差動レシーバ１、シングルエンデッドレシーバ２，３の出力が入力されている。ＵＳＢ論理コントローラ４では、差動レシーバの出力を基にパケットをデコードするパケットデコード回路６があり、他デバイスのパケットと判断できると、パケット破棄トリガ信号１１を通じて差動レシーバ制御回路１０に伝達する。シングルエンドレシーバ２，３からの信号は、ＥＯＰ検出回路７に入力される。ＥＯＰ検出回路７からはＥＯＰ検出信号８を出力し差動レシーバ制御回路１０に接続する。
【００２１】
図２はＵＳＢバス上の信号パターンの概要を示した図である。ＵＳＢバスの通信はＦｕｌｌ　ｓｐｅｅｄもしくはＬｏｗ　ｓｐｅｅｄのどちらかで動作しているとして説明する。ＵＳＢコントローラは、ＵＳＢバスとの入出力を受け持つＵＳＢトランシーバとＵＳＢプロトコルの制御を行うＵＳＢ論理コントローラ４で構成されており、ＵＳＢバス信号レシーバ５はＵＳＢバスからの入力を受け持つブロックである。ＵＳＢバスはＤ＋、Ｄ−の２本の信号線を使用して伝達するべきデータはＤ＋、Ｄ−の差動信号として送信される。差動信号ではないＤ＋、Ｄ−が共にＬレベルの信号をパケット終端を示すＥＯＰ信号とリセットコマンド信号に使用している。ＵＳＢバスでの通信パケットは、パケットの始まりを示すＳＹＮＣパターンとそれにつづくデータ、そしてパケット終了を示すＥＯＰ信号で構成される。パケットの信号は、ＥＯＰ信号以外は差動信号として送信され差動レシーバ１で信号を受信する。
【００２２】
ＥＯＰ信号は、差動信号ではないので２個のシングルエンデッドレシーバ２，３で信号の受信を行う。パケットのあて先は、ＳＹＮＣパターンの後のデータに含まれていて、ＵＳＢデバイスは、ホストコントローラからパケットが送信されてくると、すべてのパケットをデコードし、あて先が自デバイスのパケットのみ有効なデータとして取込む。
【００２３】
パケットが他のデバイスであることが分かる位置からパケット終了までのデータは破棄する事になるのでこの間の差動レシーバ１の信号は、ＵＳＢ論理コントローラでは必要無く、差動レシーバ１の動作を停止させることができる。
【００２４】
パケット終了後は、再びパケットの受信待ちに移行し差動レシーバ１を起動する必要があるが、シングルエンデッドレシーバ２，３で信号の受信をしているパケット終了時のＥＯＰ信号の検出信号をトリガとして使用すると、差動レシーバ１を起動して受信待ちに移行することができるようになる。
【００２５】
また、シングルエンドレシーバ２，３は、差動信号でない信号を受信するために使用するが、差動信号でない信号は、パケット終了を示すＥＯＰ信号とリセットコマンド信号の２種類のみである。
【００２６】
図３は差動レシーバ制御回路１０の概略構成を示すブロック図である。
【００２７】
図において、差動レシーバ制御回路１０は、差動レシーバ１が動作中に、パケット破棄トリガ信号１１がアサートされると差動レシーバ１を停止させるように出力信号を変化させる。ＥＯＰ検出信号８がアサートされると差動レシーバ１を動作モードに切り替えるように出力を変化させる。上記の動作により、他デバイスへのパケット信号を差動レシーバ１が信号レベル変換するのを停止される事ができ、消費電力を抑えることができる。
【００２８】
以下、本発明の第２の実施形態について図を用いて説明する。
【００２９】
図４は、ＵＳＢバス信号レシーバ５に内蔵のシングルエンデッドレシーバ２，３の動作を制御するシステムの構成を示すブロック図である。
【００３０】
図において、シングルエンデッドレシーバ２，３は動作を制御できる端子２２，２３を備えており、停止状態と動作状態を制御することができる。ＵＳＢ論理コントローラ４には、差動レシーバ１の出力及び、シングルエンデッドレシーバ２，３の出力が接続されている。ＵＳＢ論理コントローラ４内部には、差動レシーバ１の出力を基にパケットをデコードするパケットデコード回路６があり、パケットの始まりを示すＳＹＮＣパターンを検出した時に、ＳＹＮＣ検出信号３２に出力する。
【００３１】
本実施の形態においては、差動レシーバ１の後段に、差動レシーバ出力矯正回路２０を設けることにより、差動レシーバ１に入力される入力信号間の電位差が一定値以下の場合は差動レシーバ１の出力をＬレベルに補正している。
【００３２】
上記構成を採用している理由は次の通りである。
【００３３】
図２におけるパケット終了を示すＥＯＰ信号は、パケット開始のＳＹＮＣパターンと対になるものなので、差動レシーバの出力信号からデコードされるＳＹＮＣパターン検出をトリガとして起動させることで、必要ないときには停止させておく事ができるが、その一方で、リセットコマンド信号はＳＹＮＣパターン無しで送信されるのでシングルエンドレシーバ２，３を起動することができず、リセットコマンド信号を検知できないという副作用が発生する。リセットコマンド信号受信時には差動レシーバ１は動作状態であるが、リセットコマンド信号中は差動レシーバの入力端子間には電位差が無く差動レシーバ１の出力は不安定になり、差動レシーバ１での出力を基にシングルエンデッドレシーバ２，３を起動することができない。
【００３４】
このような課題を解決するために、差動レシーバ出力矯正回路２０を追加して差動レシーバ１の出力信号を補正することにより、差動レシーバ１からの信号は、ＵＳＢバス上で通信が行われていないアイドル状態の時にはＨレベルであるのに対してリセットコマンド信号受信中はＬレベルに安定させることができる。
【００３５】
また、リセットコマンド信号は十分長い幅を持って出力されることと、パケットの信号パターンは同期をとるために必ず一定時間以内で差動レシーバ１の出力信号が変化するように規定されていることを考慮して、補正された差動レシーバ１の出力を監視する差動レシーバ出力監視回路３０を追加している。
【００３６】
一定時間以上差動レシーバ１からの信号がＬレベルであった場合にシングルエンデッドレシーバ２，３を起動させると、リセットコマンド信号検出に必要なシングルエンデッドレシーバ２，３を起動することができる。この構成により、リセットコマンド信号をシングルエンデッドレシーバ２，３が停止状態のときに受信してもリセットコマンド信号を検出できるタイミングでシングルエンデッドレシーバ２，３を起動する事ができ、リセットコマンド信号の受信に支障の無いようにすることができる。
【００３７】
図５は、シングルエンデッドレシーバ制御回路の概略を示したものである。ＳＹＮＣ検出信号３２は、シングルエンデッドレシーバ制御回路２６に接続し、シングルエンデッドレシーバ制御回路２６は、ＳＹＮＣ検出信号３２からＳＹＮＣ検出が伝達されると、シングルエンデッドレシーバ２，３の制御端子２２，２３に接続された出力端子２７を通じてシングルエンドレシーバを動作状態になるように制御する。シングルエンデッドレシーバの出力は、ＥＯＰ検出回路７とリセットコマンド検出回路２９に接続されている。ＥＯＰ検出回路７からのＥＯＰ検出信号８は、シングルエンデッドレシーバ制御回路２６に接続し、シングルエンデッドレシーバ制御回路はＥＯＰ検出が伝達されると、シングルエンドレシーバ制御回路２６は制御端子２２，２３に接続された出力端子２７を通じてシングルエンドレシーバ２，３を停止状態になるように制御する。
【００３８】
図６は差動レシーバ出力監視回路３０の概略を示したものである。差動レシーバ出力監視回路３０には差動レシーバ１の出力が接続されている。差動レシーバ出力監視回路３０にはカウンタを内蔵し、差動レシーバ１からの信号が０の時にはカウントアップし、１が入力されるとカウンタをリセットする。差動レシーバ１の出力が一定時間以上０になっていると、差動レシーバ出力監視回路の出力３１はアサートされ、信号の伝達先のシングルエンデッドレシーバ制御回路２６はシングルエンデッドレシーバ２，３の制御端子２２，２３に接続された出力端子２７を通じてシングルエンドレシーバを、動作状態になるように制御する。
【００３９】
以上のように、シングルエンデッドレシーバ２，３を制御する機構を設けることにより、シングルエンデッドレシーバ２，３の動作を最適化することができ消費電力を低減できる。
【００４０】
【発明の効果】
以上のように本発明は、ＵＳＢバス信号レシーバを制御する機構を設けることにより、ＵＳＢバス信号レシーバの動作を最適化し消費電力を低減することができる、優れたＵＳＢバスコントローラを実現できるものである。
【図面の簡単な説明】
【図１】本発明の第１の実施形態におけるＵＳＢバスコントローラの構成を示すブロック図
【図２】ＵＳＢバス上のＦｕｌｌ　ｓｐｅｅｄとＬｏｗ　ｓｐｅｅｄモード時の信号パターンを示す図
【図３】差動レシーバ制御回路の構成を示すブロック図
【図４】本発明の第２の実施形態におけるＵＳＢバスコントローラの構成を示すブロック図
【図５】シングルエンデッドレシーバ制御回路の構成を示すブロック図
【図６】差動レシーバ出力監視回路の構成を示すブロック図
【図７】従来のＵＳＢバス信号レシーバの構成を示すブロック図
【符号の説明】
１　差動レシーバ
２、３　シングルエンデッドレシーバ
４　ＵＳＢ論理コントローラ
５　ＵＳＢバス信号レシーバ
６　パケットデコード回路
７　ＥＯＰ検出回路
８　ＥＯＰ検出信号
９　差動レシーバ制御端子
１０　差動レシーバ制御回路
１１　パケット破棄トリガ信号
２０　　　差動レシーバ出力矯正回路
２２、２３　シングルエンデッドレシーバ制御端子
２６　シングルエンデッドレシーバ制御回路
２７　シングルエンデッドレシーバ制御信号出力端子
２９　リセットコマンド検出回路
３０　差動レシーバ出力監視回路
３１　シングルエンデッドレシーバ起動信号
３２　ＳＹＮＣ検出信号
【図１】
2004072225.tif 000003
【図２】
2004072225.tif 000004
【図３】
2004072225.tif 000005
【図４】
2004072225.tif 000006
【図５】
2004072225.tif 000007
【図６】
2004072225.tif 000008
【図７】
2004072225.tif 000009