(57)【要約】【課題】受光素子等の底面電極チップ部品の基板側へのはんだ付け実装時において、チップ部品の傾斜の発生を防止し、ひいてはチップ部品の高機能特性の維持を図る。【解決手段】底面電極チップ部品１０の底面電極１１がはんだ付けで接合される緩衝基板３０の上面に形成された表面実装用ランドパターン４０が、前記底面電極１１の長手方向に複数に分割されて配置されたランド４１からなっている。そして、底面電極チップ部品１０の底面電極１１を、前記表面実装用ランドパターン４０にはんだ付けした後、前記緩衝基板３０の端子電極３１を回路基板にはんだ付けする。【選択図】        図１
2004335657.tif 000002
【特許請求の範囲】
【請求項１】
底面電極チップ部品の底面電極がはんだ付けで接合される基板の上面に形成された底面電極チップ部品の表面実装用ランドパターンにおいて、
前記底面電極の長手方向に複数に分割されて配置されたランドからなることを特徴とする底面電極チップ部品の表面実装用ランドパターン。
【請求項２】
前記複数に分割されて配置されたランド間の隙間が０．２ｍｍ以上である請求項１記載の底面電極チップ部品の表面実装用ランドパターン。
【請求項３】
前記ランドが細幅の連絡部で相互に連結されている請求項１又は２記載の底面電極チップ部品の表面実装用ランドパターン。
【請求項４】
前記ランドは前記底面電極チップ部品の輪郭からはみ出さない形状である請求項１，２又は３記載の底面電極チップ部品の表面実装用ランドパターン。
【請求項５】
請求項１，２，３又は４の表面実装用ランドパターンを有する基板を用い、底面電極チップ部品の底面電極を、前記表面実装用ランドパターンにはんだ付けすることを特徴とする底面電極チップ部品の表面実装方法。
【請求項６】
請求項１，２，３又は４の表面実装用ランドパターンを有するとともに側面に端子電極を有する緩衝基板を用い、底面電極チップ部品の底面電極を、前記表面実装用ランドパターンにはんだ付けした後、前記緩衝基板の端子電極を回路基板にはんだ付けすることを特徴とする底面電極チップ部品の表面実装方法。
【請求項７】
請求項１，２，３又は４の表面実装用ランドパターンを上面に有するとともに、側面に端子電極を有することを特徴とする緩衝基板。
【請求項８】
前記端子電極が前記上面から下面に貫通する分割スルーホール構造を備える請求項７記載の緩衝基板。
【請求項９】
請求項７又は８の緩衝基板の上面の表面実装用ランドパターンに底面電極チップ部品の底面電極をはんだ付けで接合したことを特徴とする電子部品。
【請求項１０】
前記底面電極チップ部品が受光素子であり、該受光素子の受光面の前記緩衝基板の上面に対する傾きが５°以内である請求項９記載の電子部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、受光素子（オプチカルセンサーチップ部品）等の底面電極チップ部品を基板上へ表面実装するための表面実装用ランドパターン、該ランドパターンを用いた表面実装方法、緩衝基板及び電子部品に関するものである。
【０００２】
【従来の技術】
図８は、一般的な、両端部に外部電極を備えた２端子チップ部品（従来の角チップ部品）の回路基板上のランドパターンへの実装接続を示す実装接続状態図であり、チップ部品１の両端部にそれぞれ形成された外部電極２は、端面とその周囲面を含む５面を一体としたものであり、表面にＳｎめっきや、はんだめっき等が形成されていて、このチップ部品を回路基板３のランド４上に搭載し、外部電極２をランド４に対してはんだ付けで接続している。このときランド４は外部電極２に対して同等もしくは大きく設計され、チップ部品１は、外部電極２とランド４とをそれぞれ一辺としたはんだフィレット５を形成することで回路基板３へ接続されていた。
【０００３】
しかしながら、回路基板３のランド４がチップ部品１より大きく設計されることによってチップ隣接間距離を小さく設計できず、高密度実装基板の設計が出来ない状態である。
【０００４】
また、近年、底面電極チップ部品といった外部電極がチップ底面のみに設けられている部品がでてきており、底面にバンプ状の端子電極を備えたフリップチップ（半導体チップ）は知られている。
【０００５】
さらに、受光素子等の底面電極チップ部品は、直方体の角チップ形状であり、外部電極として２端子の底面電極を底面に有し、外部電極面が底面のみで、上面、側面、端面には電極面が無い構造であり、しかも前記フリップチップとは異なり、あくまで底面電極が平坦面となっている。
【０００６】
なお、両端部に外部電極（側面電極）を備えたチップ部品のはんだ付け構造を示すものとして下記特許文献１及び特許文献２がある。
【０００７】
【特許文献１】特開平３−７７３９４号公報
【特許文献２】特開平５−２１２６０号公報
【０００８】
特許文献１ははんだ付けパッドをソルダーレジストで分割した構造を示す。但し、受光素子等の底面電極チップ部品の基板面への実装の問題（例えば、傾斜発生等の問題）を解決するものではない。
【０００９】
また、特許文献２はチップ部品の両端部に形成された外部電極のうち、底面領域にはんだ形成面を形成し、その周囲をはんだ排除面としたものであり、はんだフィレットを形成しないようにして高密度実装を図るというものである。やはり、受光素子等の底面電極チップ部品の基板面への実装の問題を解決するものではない
【００１０】
【発明が解決しようとする課題】
本発明は、上述した平坦面の底面電極を有する受光素子のような底面電極チップ部品を実装する場合を対象とするものであり、底面電極チップ部品を対象にした実装上での課題を以下に述べる。
【００１１】
課題１
底面電極チップ部品によって隣接部品間距離は小さく出来、また光を検出するチップ部品（受光素子）では受光面を大きくでき、コストも安いが、底面電極にバンプ等が形成されていない平坦な底面電極を持つ底面電極チップ部品は、従来通り回路基板へ実装すると回路基板に対して傾斜した状態で接続されやすい。光を検出する受光素子であればチップ機能特性にも影響を与えるのは必至である。
【００１２】
図９を用いて底面電極チップ部品が傾斜状態で実装され易い理由を説明する。図９（Ａ）は２端子の底面電極チップ部品の底面図、図９（Ｂ）は同図（Ａ）のＡ矢視側面図であり、底面電極チップ部品１０の外形と底面電極１１の配置を示す。これらの図のように今までの両端部に外部電極を持つチップ部品と違い、回路基板との接続部がチップ部品底面にしかなく、チップ部品を保持する側面側のはんだフィレット等は存在しない（形成されない）構造のものである。
【００１３】
図９（Ｃ）はこの底面電極チップ部品１０を搭載する回路基板２０における従来のランド２１の形状及び配置を表す平面図、同図（Ｄ）はランド２１上にはんだペースト２２を塗布して底面電極チップ部品１０を実装する場合の説明図（側面図）であり、これらの図から従来は底面電極チップ部品１０の平坦な底面電極１１と回路基板２０のランド２１及びはんだペースト２２の印刷面積は同等であることがわかる。
【００１４】
そして、回路基板面に底面電極チップ部品１０を載置した後、リフロー炉へ通炉することによって回路基板２０と底面電極チップ部品１０が接続、固定されるわけであるが、図９（Ｅ）に示す通り底面電極チップ部品１０が回路基板２０に対して傾斜して接続される。これは、溶融状態となったはんだペースト２２の表面張力作用でランド２１の中心部へはんだが凝集し易いためである。ランド面積に対しはんだペースト量が多いほど半球状になり易い。従って、図９（Ｅ）に示す通り、底面電極チップ部品１０はリフロー時平行性が悪く、基板面に対し傾斜して接続されることになる。
【００１５】
課題２
底面電極構造の場合、通常の側面電極構造と比較し耐曲げ応力に弱い傾向があり、過度の曲げ応力に耐えられない問題がある。すなわち、はんだでの基板実装後、基板曲げ後のせん断テストでの接合力が低い。
【００１６】
【発明が解決しようとする課題】
本発明の第１の目的は、上記の点に鑑み、底面電極チップ部品の基板側へのはんだ付け実装時において、チップ部品の傾斜の発生を防止し、ひいてはチップ部品の高機能特性の維持を図った底面電極チップ部品の表面実装用ランドパターン、表面実装方法、緩衝基板及び電子部品を提供することにある。
【００１７】
本発明の第２の目的は、底面電極チップ部品の基板側へのはんだ付け実装後の部品曲げ応力不足を改善し、安定した接合力を確保可能とする底面電極チップ部品の表面実装方法、緩衝基板及び電子部品を提供することにある。
【００１８】
本発明のその他の目的や新規な特徴は後述の実施の形態において明らかにする。
【００１９】
【課題を解決するための手段】
上記目的を達成するために、本願請求項１の発明に係る底面電極チップ部品の表面実装用ランドパターンは、底面電極チップ部品の底面電極がはんだ付けで接合される基板の上面に形成されており、かつ前記底面電極の長手方向に複数に分割されて配置されたランドからなることを特徴としている。
【００２０】
本願請求項２の発明に係る底面電極チップ部品の表面実装用ランドパターンは、請求項１において、前記複数に分割されて配置されたランド間の隙間が０．２ｍｍ以上であることを特徴としている。
【００２１】
本願請求項３の発明に係る底面電極チップ部品の表面実装用ランドパターンは、請求項１又は２において、前記ランドが細幅の連絡部で相互に連結されていることを特徴としている。
【００２２】
本願請求項４の発明に係る底面電極チップ部品の表面実装用ランドパターンは、請求項１，２又は３において、前記ランドは前記底面電極チップ部品の輪郭からはみ出さない形状であることを特徴としている。
【００２３】
本願請求項５の発明に係る底面電極チップ部品の表面実装方法は、請求項１，２，３又は４の表面実装用ランドパターンを有する基板を用い、底面電極チップ部品の底面電極を、前記表面実装用ランドパターンにはんだ付けすることを特徴としている。
【００２４】
本願請求項６の発明に係る底面電極チップ部品の表面実装方法は、請求項１，２，３又は４の表面実装用ランドパターンを有するとともに側面に端子電極を有する緩衝基板を用い、底面電極チップ部品の底面電極を、前記表面実装用ランドパターンにはんだ付けした後、前記緩衝基板の端子電極を回路基板にはんだ付けすることを特徴としている。
【００２５】
本願請求項７の発明に係る緩衝基板は、請求項１，２，３又は４の表面実装用ランドパターンを上面に有するとともに、側面に端子電極を有することを特徴としている。
【００２６】
本願請求項８の発明に係る緩衝基板は、請求項７において、前記端子電極が前記上面から下面に貫通する分割スルーホール構造を備えることを特徴としている。
【００２７】
本願請求項９の発明に係る電子部品は、請求項７又は８の緩衝基板の上面の表面実装用ランドパターンに底面電極チップ部品の底面電極をはんだ付けで接合したことを特徴としている。
【００２８】
本願請求項１０の発明に係る電子部品は、請求項９において、前記底面電極チップ部品が受光素子であり、該受光素子の受光面の前記緩衝基板の上面に対する傾きが５°以内であることを特徴としている。
【００２９】
【発明の実施の形態】
以下、本発明に係る底面電極チップ部品の表面実装用ランドパターン、表面実装方法、緩衝基板及び電子部品の実施の形態を図面に従って説明する。
【００３０】
図１乃至図３は本発明の実施の形態であって、底面電極チップ部品の表面実装用ランドパターン、これを用いた表面実装方法及び緩衝基板、さらに該緩衝基板を用いた電子部品を示す。これらの図において、１０は受光素子等の２端子の底面電極チップ部品、３０は樹脂等の絶縁板に所要の電極を設けた緩衝基板（インターポーザー）であり、底面電極チップ部品１０は図９（Ａ），（Ｂ）に示したように２端子の平坦な底面電極１１を有する。
【００３１】
この底面電極チップ部品１０の底面電極１１がはんだ付けで接合される緩衝基板３０の上面には、図１及び図３のように底面電極チップ部品の表面実装用ランドパターン４０が形成されている。このランドパターン４０はチップ部品側の底面電極１１との電気的接続とチップ接続補強を兼ねているものであり、各底面電極１１に対応して、その長手方向（図１中、Ｘ方向）に複数（図示の場合は２個）に分割されて配置された導体ランド４１からなっている。このように、ランド４１を分割配置したランドパターン形状及び配置、並びにはんだペースト印刷面積（ランド面積に一致）に設計することで、ランド１個あたりのはんだペースト量を低減し、厚みを抑制すると共に、底面電極片側に対して２箇所の支持による平行性を考慮している（チップ部品傾斜が発生しにくいように配慮している。）。
【００３２】
なお、前記複数に分割されて配置されたランド４１間の隙間は０．２ｍｍ以上であって、はんだが明確に分離形成できる間隔である。また、高密度実装のため、及びはんだリフロー時の位置ずれを防止するため、前記ランド４１は底面電極チップ部品１０の輪郭からはみ出さない形状、配置である（底面電極１１の輪郭からはみ出さないことがいっそう好ましい）。
【００３３】
前記緩衝基板３０の側面には、図２（Ｃ）及び（Ｄ）のように、当該基板３０の上面から下面に貫通する分割スルーホール構造を有する端子電極３１が形成されている。この端子電極３１は図２（Ｃ）のように緩衝基板３０の底面両端側にも部分的に延長している。図示は省略するが、一方の端子電極３１は一方の側のランド４１に所定の配線パターンで接続され、他方の端子電極３１は他方の側のランド４１に所定の配線パターンで接続されている。
【００３４】
上記の如き底面電極チップ部品１０及びこれを表面実装する緩衝基板３０の構成として、各底面電極１１に対応して、その長手方向に複数に分割されて配置された導体ランド４１からなるランドパターン４０にはんだペーストを印刷し、リフロー炉へ通炉することによって緩衝基板３０側ランドパターン４０と底面電極チップ部品１０の底面電極１１とが接続される。このとき、各ランド４１毎にはんだ４５が分離形成されるため、リフロー後は図２（Ｅ）に示すように底面電極チップ部品１０は緩衝基板３０に対して平行を維持した状態で実装される。これにより、底面電極チップ部品１０を緩衝基板３０に一体化した電子部品５０が図２のように得られる。
【００３５】
この電子部品５０は、緩衝基板３０の端子電極３１を利用して各種回路基板のランドパターンに通常の側面電極を持つチップ部品としてはんだ付けで表面実装可能である。このときは、緩衝基板３０の側面に設けられている分割スルーホール構造を持つ端子電極３１と回路基板側の導体ランドにおいてはんだフィレットが形成され緩衝基板側面で接続される。従って、回路基板から受ける曲げ応力は回路基板と緩衝基板３０とのフィレット形成部に集中し、緩衝基板上のチップ部品１０に対する影響は緩和されることになる。
【００３６】
ここで、側面分割スルーホール構造による平行固着のメカニズムについて付言する。通常はんだペーストはフラックスがはんだ接続部の酸化膜を除去しはんだが濡れ広がり易くする。従って、回路基板上に印刷されたはんだペーストのフラックスが緩衝基板３０の底面部、側面分割スルーホール部分の酸化膜除去を行い、それぞれにはんだが濡れ広がっていく。はんだは溶融時、側面分割スルーホール部分をどんどん濡れ上がっていくが、硬化時には逆に収縮方向に力が働く（まとまろうという力が働く。）。これを表面張力作用という。このとき側面分割スルーホール部分のはんだは底面部のはんだとの間で表面張力作用によって１つの固まりになろうと下側への力が働き、従って緩衝基板（底面電極チップ部品搭載）は、回路基板上のはんだへ沈み込む形で平行接続されることになる。この現象は通常のチップコンデンサ（２極端子）等のフィレット形成と同様である。
【００３７】
図４は前記緩衝基板３０の上面に形成するランドパターン４０の変形例であり、図４（Ａ）は略Ｃ字形で底面電極の長手方向に複数に分割されて配置されたランド４１同士を細幅の連絡部４２で相互に連結した形状、同図（Ｂ）は各ランド４１が楕円乃至長円形状、同図（Ｃ）は各ランド４１が円形状、同図（Ｄ）は底面電極の長手方向に複数に分割され、かつ短手方向にも複数に分割されて配置されたランド４１を有する矩形細分型のランドパターンを示す。この矩形細分型のランドパターンにおいても分割に用いるスリット幅は０．２ｍｍ以上とする。いずれの場合も底面電極チップ部品を緩衝基板に対して平行度を維持して表面実装できる。
【００３８】
本実施の形態によれば、底面電極チップ部品１０と緩衝基板３０との平行度を保ち、かつ緩衝基板３０と回路基板との平行度を保つことにより、底面電極チップ部品の上面と回路基板上面とを平行に維持でき、これにより、チップ部品１０が受光素子のような場合、チップ部品の傾斜を小さくすることで、分光感度変化率を小さくして機能特性に優れるように設定可能である。
【００３９】
図５は底面電極チップ部品が受光素子であるときの、分光感度と実装基板への部品搭載後の傾斜との関係をグラフとして示す。但し、傾斜角度は、実装基板面に対してチップ部品上面（受光面）がなす角であり、両者平行のときに０°とする。実測値では約１０°以上の傾きで分光感度は徐々に減衰してきているが、計算値では５°以上で減衰する。従って製品ばらつきと机上計算値から５°以下の傾きに抑制する必要性がある（受光素子の実装仕様で規定されている）。
【００４０】
図６に底面電極チップ部品１０を表面実装用ランドパターンを形成した基板に実装した後の傾斜測定データを示す。但し、試料Ａ，Ｂは図４（Ａ）の形状の分割ランドパターンを有する基板を用いた実施の形態の場合であって、試料Ａは共晶はんだ，試料Ｂは無鉛はんだによるはんだ付けであり、試料Ｃ，Ｄは図９（Ｃ）の一般的な非分割ランドパターンを有する基板を用いた比較例の場合であって、試料Ｃは共晶はんだ，試料Ｄは無鉛はんだによるはんだ付けの場合をそれぞれ示す。但し、試料個数はそれぞれ１０個とした。
【００４１】
図６の傾斜測定データから、実施の形態に係る分割したランドパターンにおいては共晶はんだにおいて全て傾斜を５°以下に抑制できたことがわかる。表面張力の大きい無鉛はんだにおいても、ほぼ５°前後に抑制できている（受光素子実装仕様の傾斜値クリア）。それに反し、非分割のランドパターンを用いた比較例では傾斜は５°を大きく上回っている。
【００４２】
従って、本実施の形態の分割ランドパターンは、底面電極チップ部品１０が受光素子である場合に、傾斜による分光感度の減衰無く表面実装できる効果があり、５°以下の傾斜に抑制することにより、受光効率を向上させることができる。また分割数を増やすと更に傾斜を低減できることも確認している。
【００４３】
図７に本実施の形態に係る電子部品（底面電極チップ部品１０を緩衝基板３０上に搭載したもの）の曲げ強度試験の従来品（緩衝基板無し）との比較データーを示す。１００ｍｍ×４０ｍｍ実装基板に部品を数個はんだで表面実装、接続したものに５０Ｎの力を５秒間印加し、前記実装基板に曲げ応力を与えた（但し、曲げ応力を印加するためのピン先端の曲率半径は１０ｍｍ、押し込み速度０．５ｍｍ／ｓｅｃとした。）。その後、電子部品のせん断強度を曲げ応力印加点からの距離ごとにプロットしてせん断強度（Ｎ）を求めた（但し、せん断強度の測定は、実装基板を固定し、緩衝基板に対して実装基板に平行な方向にプローブから力を印加することで行った）。
【００４４】
緩衝基板を用いない従来品では、初期６０Ｎのせん断強度に対し、曲げ応力印加点の付近では規格値５Ｎ前後まで劣化することがわかる。
【００４５】
これに対し底面電極チップ部品を緩衝基板に搭載した本実施の形態に係る電子部品は初期約４０Ｎに対し、曲げ応力印加点付近でも劣化することなく強度を維持できていることがわかる（底面電極での接合の部品曲げ応力不足が改善されている。）。ここで初期値のせん断強度低下は、ランドを分割することに起因して底面電極チップ部品と緩衝基板の接続面積が若干小さくなったためであるが、規格値５Ｎを十分満足することから問題はない。
【００４６】
従って本実施の形態に示した前記ランドパターンによる部品姿勢平行維持によって電子部品装着機による回路基板への自動搭載が可能であり、かつ曲げ応力の改良にもなる部品構造を発明できた。
【００４７】
なお、前記表面実装用ランドパターンは、導体パターンそのものを分割してランドを形成してもよいが、底面電極チップ部品の底面電極と同等面積で形成された導体上にはんだレジスト（樹脂ペースト）等で形状、大きさを表面的に分割形成したランドであってもよい。
【００４８】
以上本発明の実施の形態について説明してきたが、本発明はこれに限定されることなく請求項の記載の範囲内において各種の変形、変更が可能なことは当業者には自明であろう。
【００４９】
【発明の効果】
以上説明したように、本発明に係る底面電極チップ部品の表面実装用ランドパターンは、底面電極チップ部品の底面電極の長手方向に複数に分割されて配置されたランドからなっており、はんだリフロー後の基板に対する底面電極チップ部品の傾斜を防止し、底面電極チップ部品と基板との平行度を維持して底面電極チップ部品を基板に表面実装可能である。
【００５０】
また、本発明に係る底面電極チップ部品の表面実装方法は、前記複数に分割されて配置されたランドからなる前記表面実装用ランドパターンを用いて基板に対して底面電極チップ部品を表面実装することで、傾斜の発生を防止できる。
【００５１】
上記表面実装用ランドパターン及びそのランドパターンを用いた表面実装方法により、底面電極チップ部品が受光素子であるときに、受光素子の実装基板製品で、傾斜不良を低減させて歩留りの向上を図ることができる。
【００５２】
更に、前記複数に分割されて配置されたランドからなる前記表面実装用ランドパターンを有し側面端子電極が付いた緩衝基板を用い、該緩衝基板を介して底面電極チップ部品を回路基板に装着することにより、底面電極チップ部品を、側面電極チップの構造に変換させることができるので、側面電極チップ部品と同程度の接合強度を確保できる。
【００５３】
前記緩衝基板の上面の前記表面実装用ランドパターンに底面電極チップ部品の底面電極をはんだ付けで接合した電子部品の構造とすれば、前記緩衝基板が側面端子電極を具備するため、底面電極チップ部品を、側面電極チップ用の回路パターンに実装できる。
【図面の簡単な説明】
【図１】本発明の実施の形態であって、底面電極チップ部品の表面実装用ランドパターン、これを用いる表面実装方法及び緩衝基板、さらに該緩衝基板を用いる電子部品を示す分解斜視図である。
【図２】前記緩衝基板に前記底面電極チップ部品を搭載した電子部品であって、（Ａ）は平面図、（Ｂ）は正面図、（Ｃ）は底面図、（Ｄ）は側面図、（Ｅ）は側断面図である。
【図３】実施の形態における表面実装用ランドパターンの１例を示す平面図である。
【図４】実施の形態で使用できる表面実装用ランドパターンの変形例を示す平面図である。
【図５】底面電極チップ部品が受光素子（オプチカルセンサーチップ部品）であるときの分光感度と部品搭載後の角度（チップ部品上面と基板面とが平行のとき角度０°）との関係を示すグラフである。
【図６】底面電極チップ部品を、図４（Ａ）の分割構成の表面実装用ランドパターンを形成した基板に実装した本実施の形態の場合と、非分割のランドパターンに実装した従来の場合の傾斜測定データをそれぞれ示すグラフである。
【図７】実装回路基板に曲げ応力を印加後の部品せん断強度測定結果を、緩衝基板を用いた本実施の形態の場合と緩衝基板を使用しない従来品の場合とで対比したグラフである。
【図８】一般的な両端部に外部電極を持つ２端子チップ部品の実装接続状態を示す正面図である。
【図９】受光素子等の２端子の底面電極チップ部品であって、（Ａ）は底面図、（Ｂ）は底面電極を上向きに示すＡ矢視図、（Ｃ）は底面電極チップ部品を表面実装するための従来のランドパターンの平面図、（Ｄ）は従来のランドパターンに底面電極チップ部品を表面実装する場合の分解側面図、（Ｅ）は従来のランドパターンに底面電極チップ部品をはんだリフローで装着したときの傾斜状態を示す側面図である。
【符号の説明】
１，１０  チップ部品
２  外部電極
３，２０  回路基板
４，２１，４１  ランド
５  フィレット
１１  底面電極
２２  はんだペースト
３０  緩衝基板
３１  端子電極
４０  ランドパターン
４５  はんだ
５０  電子部品
【図１】
2004335657.tif 000003
【図２】
2004335657.tif 000004
【図３】
2004335657.tif 000005
【図４】
2004335657.tif 000006
【図５】
2004335657.tif 000007
【図６】
2004335657.tif 000008
【図７】
2004335657.tif 000009
【図８】
2004335657.tif 000010
【図９】
2004335657.tif 000011