(57)【要約】【課題】ランダムジッタと周波数ずれが発生した場合においても、クロックの抽出を可能にする。【解決手段】入力データの立下りあるいは立上りエッジの合った位相を検出するエッジ検出部４０と、検出された入力データのエッジ位置と入力クロック位置の比較および重み付けを行う位相判定部５０とを備えたクロック抽出回路とを備え、重み付けは、入力データのエッジ位置と入力クロック位置との差に応じて、クロックの移動量が変わるように行う。【選択図】　　　　図１
2004015112.tif 000002
【特許請求の範囲】
【請求項１】
高速データ伝送時に入力データに応じてクロックを抽出するクロック抽出回路において、
入力データの立下りあるいは立上りエッジの合った位相を検出するエッジ検出部と、
上記検出された入力データのエッジ位置と入力クロック位置の比較および重み付けを行う位相判定部とを備え、上記重み付けは、入力データのエッジ位置と入力クロック位置との差に応じて、クロックの移動量を変えるように行うことを特徴とするクロック抽出回路。
【請求項２】
位相判定部は、入力データのエッジ位置と入力クロック位置との差に応じて重み付けを行うための重みが設定されている重み付けテーブルを備えたことを特徴とする請求項１記載のクロック抽出回路。
【請求項３】
重み付けは、入力データのエッジ位置とクロック位置の差が小さい場合に、クロックの移動量が小さくなるように小さい値とし、大きい場合に、クロックの移動量が大きくなるように大きい値としたことを特徴とする請求項１または請求項２記載のクロック抽出回路。
【請求項４】
高速データ伝送時に入力データに応じてクロックを抽出するクロック抽出回路において、
入力データの立下りあるいは立上りエッジの合った位相を検出するエッジ検出部と、
上記検出された入力データのエッジ位置と入力クロック位置の比較および重み付けを行う位相判定部とを備え、上記重み付けは、入力データのエッジ位置と入力クロック位置の差が所定の区間内にあるか否かに応じて、クロックを移動させることを特徴とするクロック抽出回路。
【請求項５】
位相判定部は、入力データのエッジ位置と入力クロック位置との差が所定の区間内にあるか否かに応じて重み付けを行うための重みが設定されている重み付けテーブルを備えたことを特徴とする請求項４記載のクロック抽出回路。
【請求項６】
重み付けは、入力データのエッジ位置とクロック位置の差が所定の区間内にある場合は、クロックが移動しないように小さい値とし、所定の区間内にない場合は、クロックを移動させないように大きな値としたことを特徴とする請求項４または請求項５記載のクロック抽出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はデータ伝送に用いられるクロック抽出回路、特に、ランダムジッタや周波数ずれ等が発生した場合においても、入力データからクロックの抽出が可能なクロック抽出回路に関するものである。
【０００２】
【従来の技術】
一般にデータ伝送において、データを誤って選択してしまう原因となるジッタの要因は確定ジッタ（Ｄｅｔｅｒｍｉｎｉｓｔｉｃ　Ｊｉｔｔｅｒ）とランダムジッタ（Ｒａｎｄｏｍ　Ｊｉｔｔｅｒ）との２種類がある。確定ジッタは伝送路に特有のもので、伝送路の周波数帯域やインピーダンス不整合等に起因する。一方、ランダムジッタは伝送路に関係無く乱数的に発生するもので、電源ノイズや熱擾乱に起因する。データが高速に伝送されるにつれて、ジッタ全体におけるランダムジッタの占める割合が大きくなる傾向がある。
【０００３】
図８はランダムジッタの影響を受けた場合のエッジの存在確率を説明する模式図である。ランダムジッタは、一般に、図８に示すようなガウシアン分布を形成する。図において、縦軸がエッジの存在確率を、横軸が時間を示している。図７に示すように、ジッタが無い状態を中心として、ジッタ量が小さくなるほど、そのジッタを取りうるエッジの存在確率が大きくなり、ジッタ量が大きくなるほど、そのジッタ量を取りうるエッジの存在確率が小さくなる。さらにジッタ＝０を中心として＋側と−側とで左右対称であるという性質を持っている。
なお、この＋ｎから−ｎの間を不感領域としている。ランダムジッタは一般にガウシアン分布を形成するが、この不感領域をガウシアン分布中央に設けることにより、ランダムジッタが発生した場合には、ランダムジッタの影響を受け難くなる（ランダムジッタに対して時定数が大きくなる）。また、周波数ずれが発生した場合には、ガウシアン分布の中心がずれた位置でＣＤＲ（Ｃｌｏｃｋ　Ｄａｔａ　Ｒｅｃｏｖｅｒｙ）回路に入力されるため、この不感領域には影響を及ぼさない。
【０００４】
図９は周波数ずれの起こる原因を模式的に示すブロック図である。データ伝送において留意すべき点として送信側と受信側との間での周波数ずれがあげられる。データ伝送を行う場合には、図９に示すように、送信側ＬＳＩ１００と受信側ＬＳＩ１１０とで共通のクロック源９０を基にして、各々送信用のクロック・受信用のクロックを生成することが一般的である。しかし、この場合、クロック源９０から送信側ＬＳＩ１００までの遅延時間とクロック源９０から受信側ＬＳＩ１１０までの遅延時間とは必ずしも一致せず、クロック源９０が周波数のゆらぎを生じている場合は、微視的には送信側ＬＳＩ１００と受信側ＬＳＩ１１０との間で周波数差を生じてしまう結果となる。
【０００５】
図１０は、例えば、特開平７−１６２４０２号に示される従来のクロック抽出回路の構成を示すブロック図である。図において、１２０はデータ入力端子、１３０はクロック入力端子、１４０は複数の遅延素子（図示せず）を有する遅延部である。１５０は入力データのエッジとクロックの立上がりとを比較して位相を判定する位相判定部、１６０はデータ位相を進ませたり、遅らせたりするとともに、選択単位を決定するカウンタ部、１７０は位相判定部１５０からの位相判定結果を受けてデータと位相マージンが適当なデータを出力するデータ選択部、１８０はデータ出力端子である。従来においては、高速データ伝送で必須とされるクロック抽出回路では、現在の選択クロックと入力データのエッジ位置とが接近した場合に両者を遠ざけることによって位相マージンを得る構成が一般的になっている。
【０００６】
次に動作について説明する。
データ入力端子１２０から遅延部１４０にデータが入力すると、入力データは各々異なる遅延素子を通過するため、出力Ｄ０〜Ｄｎから異なる遅延量を持つ複数のデータが出力される。位相判定部１５０は、これら全てのデータを入力して、データの変化点とクロックの立上りとが接近したり、クロックのサンプルタイミングのデューティが劣化したポイントにある場合は、それらの状態に応じてデータ位相を進ませる（ＵＰ）か、遅らせる（ＤＯＷＮ）信号を出力する。そして、位相判定部１５０が選択単位を決定するカウンタ信号をカウンタ部１６０に送出する。データ選択部１７０は位相判定部１５０からの位相判定結果を受けてデータとクロックとの位相マージンが適当なデータを選択し出力する。このように、従来例における位相判定部１５０は、入力データの全てについて位相差判定を行い、それぞれのデータ位置においてデータ位相を進ませるかあるいは遅らせるかの信号を出力する方法を採っていた。
【０００７】
【発明が解決しようとする課題】
従来のクロック抽出回路は以上のように構成されているので、以下に示すような課題があった。
図１１は従来のランダムジッタの影響を受けた場合の応答とそれに対する重み付けを説明する模式図である。
データ選択部１７０に対して位相判定回路１５０の出力がただちに影響を与えるようにカウンタ部１６０を構成した場合には、ランダムジッタの影響を受けると、乱数の微視的な偏りによって誤ったデータ選択を行う可能性がある。図１１はデータ入力をアイパターンで示したものであり、ここで、エッジ存在確率分布に対してｆの位置にエッジが存在する場合は、位相判定部１５０はクロック位置とエッジ位置とが接近したと見なすため、クロック位置を後ろにずらそうとする。しかし、理想的なデータラッチ位置ｅは変化していない為に、クロック抽出回路のデータラッチ位置は理想的なデータラッチ位置ｅに対してずれｇを生じ、ビット誤りを生じる可能性がある。なお、この例は、カウンタ部１６０のカウントしきい値と時定数を小さくした場合に相当する。
【０００８】
図１２は従来の周波数ずれの影響を受けた場合の応答とそれに対する重み付けを説明する模式図である。
次に、データ選択部１７０に対して位相判定部１５０の出力がなだらかに影響を与えるようにカウンタ部１６０を構成した場合には、周波数ずれの影響を受けると、その応答がデータ選択に反映されるまでの時間が長くなり、誤ったデータ選択を行う可能性がある。ここで、周波数ずれが発生した場合には理想的なデータラッチ位置ｈが後ろにずれる。位相判定部１５０はこのずれを検出することが出来るが、カウンタ部１６０のカウントしきい値が大きいため、この検出結果がデータ選択部１７０に影響を与えるためには時間を要する。ここで、クロック抽出回路のデータラッチ位置は理想的なデータラッチ位置ｈに対してずれｉを生じ、ビット誤りを生じる可能性が発生する。なお、この例は、カウンタ部１６０のカウント数しきい値と時定数を大きくした場合に相当する。
このように従来においては、カウント数としきい値とを小さくした場合においても、大きくした場合においてもランダムジッタ或いは周波数ずれの影響を受けると、ビット誤りを生じやすくなるという課題があった。
【０００９】
この発明は上記のような課題を解決するためになされたもので、ランダムジッタと周波数ずれに対応できるクロック抽出回路を得ることを目的とする。
【００１０】
【課題を解決するための手段】
この発明に係るクロック抽出回路は、入力データの立下りあるいは立上りエッジの合った位相を検出するエッジ検出部と、検出された入力データのエッジ位置と入力クロック位置の比較および重み付けを行う位相判定部とを備え、重み付けを、入力データのエッジ位置と入力クロック位置との差に応じて、クロックの移動量を変えるように行うものである。
【００１１】
この発明に係るクロック抽出回路は、位相判定部が、入力データのエッジ位置と入力クロック位置との差に応じて重み付けを行うための重みが設定されている重み付けテーブルを備えたものである。
【００１２】
この発明に係るクロック抽出回路は、重み付けを、入力データのエッジ位置とクロック位置の差が小さい場合に、クロックの移動量が小さくなるように小さい値とし、大きい場合に、クロックの移動量が大きくなるように大きい値としたものである。
【００１３】
この発明に係るクロック抽出回路は、入力データの立下りあるいは立上りエッジの合った位相を検出するエッジ検出部と、検出された入力データのエッジ位置と入力クロック位置の比較および重み付けを行う位相判定部とを備え、重み付けを、入力データのエッジ位置と入力クロック位置の差が所定の区間内にあるか否かに応じて、クロックを移動させるものである。
【００１４】
この発明に係るクロック抽出回路は、位相判定部が、入力データのエッジ位置と入力クロック位置との差が所定の区間内にあるか否かに応じて重み付けを行うための重みが設定されている重み付けテーブルを備えたものである。
【００１５】
この発明に係るクロック抽出回路は、重み付けを、入力データのエッジ位置とクロック位置の差が所定の区間内にある場合は、クロックが移動しないように小さい値とし、所定の区間内にない場合は、クロックを移動させないように大きな値としたものである。
【００１６】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるクロック抽出回路の構成例を示すブロック図である。図において、１０はデータを入力するデータ入力端子、２０は６位相クロックを入力するクロック入力端子、３０はこの６位相クロックを用いて入力データをラッチし、さらにこの６位相クロックのうち特定の位相にてリタイミングを行うサンプリング部である。４０はサンプリング部３０の出力データのうち、立ち上り／立下りエッジの合った位相を検出し、その検出結果を出力するエッジ検出部である。５０は立ち上り／立下りエッジの合った位相と、現在の選択データ位置とを相対的に比較し、その結果に応じて後段カウンタ部６０のカウント値を増減させる為の信号を出力する位相判定部である。６０は内部にしきい値を持ち、カウンタ値がその値を超えた場合には、データ選択位置ＳＥＬを前後に動かすカウンタ部である。７０はサンプリング部３０の出力データＤ０〜Ｄ５のうち、カウンタ部６０の出力データＳＥＬに該当するものを後段に出力するデータ選択部である。
【００１７】
図２は位相判定部５０の内部構成例を示すブロック図である。図において、５１はエッジ検出部４０の検出結果に重み付けを行うための重みが設定されている重み付けテーブル、５２，５３はＡＮＤ回路、５４，５５はＳＥＬ（データ選択）信号，ＥＤＧＥ（エッジ位置）信号，重み付けテーブル５１の論理積からＵＰ，ＤＯＷＮ信号を出力する論理ゲートである。
図３は重み付けテ−ブル５１の内容例を示す表図である。図において、５１ａは各ＳＥＬ信号、５１ｂは各ＥＤＧＥ信号に対する重み付け量を示す。重み付けテーブル５１は、図に示すように、ＳＥＬ信号の内容によって各ＥＤＧＥ信号に対する重み付け量が変化し、ＳＥＬ信号に対して立ち上がり／立下りエッジが正反対の位置に存在する場合には重み付け量を“０”に設定し、ＳＥＬ信号と立ち上がり／立下りエッジが接近するに従って重み付け量が増大する構成となっている。
【００１８】
次に動作について説明する。
図４はランダムジッタの影響を受けた場合の応答とそれに対する重み付けを説明する模式図であり、図５は周波数ずれの影響を受けた場合の応答とそれに対する重み付けを説明する模式図である。
ランダムジッタの影響を受けた場合には、図４に示すように、ガウシアン分布の特徴によりジッタ中心付近でエッジ存在確率が大きくなる。この場合は、図３において、例えば“ＳＥＬ＝６’ｂ００００１０”を選択してこの範囲の重み付けをａに示すように小さくする。こうすることにより、カウンタ部６０に対するカウント増減値の絶対値が小さくなり、それに伴いクロックの移動量が小さくなるので、クロック抽出回路はランダムジッタの影響を受け難く、適切な応答を行えるようになる。
【００１９】
一方、周波数ずれの影響を受けた場合には、図５に示す様にジッタ中心位置が前後に動く。この場合は、図３において、例えば“ＳＥＬ＝６’ｂ０００００１”を選択してこの範囲の重み付けをｂに示すように大きくする。こうすることにより、カウンタ部６０に対するカウント増減値の絶対値が大きくなり、それに伴いクロックの移動量が小さくなるので、クロック抽出回路は周波数ずれの起こった入力データに対して適切な応答を行えるようになる。
【００２０】
以上のように、この実施の形態１によれば、重み付けテーブル５１の内容をガウシアン分布を形成するランダムジッタに対しては重み付けを小さくし、周波数ずれに対しては重み付けを大きくするように設定したので、ランダムジッタと周波数ずれの両方に対して対応できるという効果が得られる。
【００２１】
実施の形態２．
この実施の形態２では、位相判定部５０の重み付けテーブル５１の設定内容に関してのみ異なり、従って、実施の形態１と同じ構成要素については説明を省略する。また、実施の形態２における重み付けテーブル５１の内容例を示す表図の図示も省略する。
実施の形態２では、重み付けテーブル５１の内容を、ランダムジッタに対しては重み付けを“０”にし、周波数ずれに対しては重み付けを“１”にする。
【００２２】
次に動作について説明する。
図６はランダムジッタの影響を受けた場合の応答とそれに対する対応を示す模式図であり、図７は周波数ずれの影響を受けた場合の応答とそれに対する対応を示す模式図である。ランダムジッタの影響を受けた場合には、図６に示すようにガウシアン分布の特徴によりジッタ中心付近で大きいエッジ存在確率を持つが、ｃのようにこの範囲（所定の範囲内）の重み付けを“０”とする、こうすることにより、カウンタ部６０のカウント増減値は０となり、それに伴いクロックは移動しなくなる。従って、クロック抽出回路はランダムジッタの影響を受け難くなり、適切な応答を行うことが可能となる。
【００２３】
一方、周波数ずれの影響を受けた場合には図７に示すようにジッタ中心位置が前後に移動するため、ｄのようにこの範囲（所定の範囲外）の重み付けを“１”とする。こうすることにより、カウンタ部６０のカウント増減値は変化せず、それに伴いクロック移動量は変化しなくなる。従って、クロック抽出回路は周波数ずれの起こった入力データに対して適切な応答を行うことが可能となる。
【００２４】
以上のように、この実施の形態２によれば、ガウシアン分布を形成するランダムジッタに対しては重み付けを“０”にし、周波数ずれに対しては重み付けを“１”に設定したので、ランダムジッタの影響を受けに難くなるばかりでなく、周波数ずれに対しても迅速な応答が可能となる。これにより、ランダムジッタと周波数ずれ両方に対して対応でき、かつ回路規模・消費電力を低く抑えることができる効果が得られる。
【００２５】
なお、上記の実施の形態１，２では、説明のため６位相クロックを用いたサンプリング部３０の出力をデータ選択部７０で選択する構成に関して説明をしたが、従来技術例のように遅延部１４０の出力をデータ選択部７０で選択する構成としても有効であることは言うまでもない。
また、重み付けテーブル５１の重み付け量は、６位相クロックを用いている関係上、図３に示すような内容になっているが、もちろん、これよりも少なくしても、多くしてもかまわない。
さらに、重み付けテーブル５１に予め重みが設定されているものとして説明をしたが、これに限定されることなく、例えば、ランダムジッタと周波数ずれを検出する回路を別に設けて、ランダムジッタか周波数ずれかに応じて、対応する重みを動的に設定するようにしても良い。
【００２６】
【発明の効果】
以上のように、この発明によれば、重み付けテーブルの内容をガウス分布を形成するランダムジッタに対しては重み付けを小さくし、周波数ずれに対しては重み付けを大きくするように構成したので、ランダムジッタと周波数ずれの両方に対して対応できるという効果が得られる。
【００２７】
この発明によれば、ガウス分布を形成するランダムジッタに対しては重み付けを“０”にし、周波数ずれに対しては重み付けを“１”にするように構成したので、ランダムジッタと周波数ずれの両方に対して対応できるばかりでなく、回路規模と消費電力を低く抑えるとともに、データ転送速度の高速化とデータ伝送の高品質化を実現できるという効果が得られる。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるクロック抽出回路の構成例を示すブロック図である。
【図２】同実施の形態１による図１に示す位相判定部の内部構成例を示すブロック図である。
【図３】同実施の形態１による重み付けテーブルの内容例を示す表図である。
【図４】同実施の形態１によるランダムジッタの影響を受けた場合の応答とそれに対する重み付けを説明する模式図である。
【図５】同実施の形態１による周波数ずれの影響を受けた場合の応答とそれに対する重み付けを説明する模式図である。
【図６】この発明の実施の形態２によるランダムジッタの影響を受けた場合の応答とそれに対する重み付けを説明する模式図である。
【図７】同実施の形態２による周波数ずれの影響を受けた場合の応答とそれに対する重み付けを説明する模式図である。
【図８】ランダムジッタの影響を受けた場合のエッジ存在確率を説明する模式図である。
【図９】周波数ずれの起こる原因を模式的に示すブロック図である。
【図１０】従来のクロック抽出回路の構成を示すブロック図である。
【図１１】従来のランダムジッタの影響を受けた場合の応答を説明する模式図である。
【図１２】従来の周波数ずれの影響を受けた場合の応答を説明する模式図である。
【符号の説明】
１０　データ入力端子、２０　クロック入力端子、３０　サンプリング部、４０　エッジ検出部、５０　位相判定部、５１　重み付けテーブル、５２，５３　ＡＮＤ回路、５４，５５　論理ゲート、６０　カウンタ部、７０　データ選択部。
【図１】
2004015112.tif 000003
【図２】
2004015112.tif 000004
【図３】
2004015112.tif 000005
【図４】
2004015112.tif 000006
【図５】
2004015112.tif 000007
【図６】
2004015112.tif 000008
【図７】
2004015112.tif 000009
【図８】
2004015112.tif 000010
【図９】
2004015112.tif 000011
【図１０】
2004015112.tif 000012
【図１１】
2004015112.tif 000013
【図１２】
2004015112.tif 000014