(57)【要約】【課題】宇宙線中性子ソフトエラー解析の広範囲なパラメータに対する迅速な評価を提供する。【解決手段】階層化構成部品によるデバイスモデルの構築と、部品の特性値に基づいた２次イオンの起動解析技術、２次元パターンの簡易入力法と数値化およびそれに基づくエラー判定法、核破砕反応から２次イオンによる電荷収集までの途中計算結果の再利用を可能にするカプセル化とカプセル単位の簡略化再計算手法を提供する。【選択図】　図１
2004138529.tif 000002
【特許請求の範囲】
【請求項１】
宇宙線中性子に起因する半導体デバイスの故障シミュレーションを行う場合、デバイスの単位セルをコンポーネントの集合として定義するステップと、前記宇宙線中性子と前記デバイスを構成する原子核との核反応の結果生成される２次イオンの軌道をコンポーネント単位で解析するステップと、前記デバイス内特定位置で生起させた多数の核反応イベントについて、前記デバイスの拡散層への電荷収集量、収集セル、拡散層の位置、故障発生の有無を求めるステップとを備えることを特徴とする宇宙線中性子によるエラー解析方法。
【請求項２】
請求項１記載の宇宙線中性子によるエラー解析方法において、前記宇宙線中性子と前記デバイスを構成する前記原子核との前記核反応イベントの結果生成される、前記２次イオンの種類、エネルギー、進行方向を、前記宇宙線中性子のエネルギーと共に、イベント単位でデータベースとして保存するステップと、前記データベースから、所定の中性子エネルギーに対応する核反応イベントを選択し、それに含まれる２次イオンの種類、エネルギー、進行方向を初期値として半導体デバイス内での電荷発生量、故障解析をするステップと、の両方又は何れか一方を備えることを特徴とする宇宙線中性子によるエラー解析方法。
【請求項３】
請求項１記載の宇宙線中性子によるエラー解析方法において、前記中性子と前記デバイスを構成する原子核との前記核反応イベントの結果生成される前記２次イオンのエネルギースペクトルを、発生する核種毎にデータベースとして保存するステップと、前記データベースから、前記エネルギースペクトルの積分値に応じて発生する２次イオンの核種を決定し、前記核種のエネルギースペクトルからエネルギーを決定するステップと、の両方またはいずれか一方を備えることを特徴とする宇宙線中性子によるエラー解析方法。
【請求項４】
請求項１記載の宇宙線中性子によるエラー解析方法において、前記拡散層に収集された電荷量、前記デバイス内のセルの位置、前記セル内の拡散層の位置をデータベースとして一端保存するステップと、前記データベースから保存されたデータを初期値として故障解析を行うステップと、の両方またはどちらか一方を備えることを特徴とする宇宙線中性子によるエラー解析方法。
【請求項５】
請求項１記載の宇宙線中性子によるエラー解析方法において、故障解析として対象とする故障がソフトエラーおよびハードエラーの一方又は両方であることを特徴とする宇宙線中性子によるエラー解析方法。
【請求項６】
請求項１記載の宇宙線中性子によるエラー解析方法において、故障解析として１回の核反応イベントで、同時に故障した複数のセルを抽出するステップと、論理的に同時に処理される複数のセルを抽出するステップと、の両方またはいずれか一方を備えることを特徴とする宇宙線中性子によるエラー解析方法。
【請求項７】
請求項１記載の宇宙線中性子によるエラー解析方法において、前記２次イオンの発生位置を、特定のコンポーネントについて限定することを特徴とする宇宙線中性子によるエラー解析方法。
【請求項８】
請求項１記載の宇宙線中性子によるエラー解析方法において、前記コンポーネントが上面の形状が多角形であるコンポーネントまたはセルの場合、上面形状を任意の三角形に分割し、発生する三角柱をその上面面積に応じた確率で決定するステップと、前記上面三角形と点対象な上面三角形をもつ三角柱を接続して平行四辺形柱を形成し、前記平行四辺形柱内部でランダムに発生位置を決めるステップとを備えることを特徴とする宇宙線中性子によるエラー解析方法。
【請求項９】
請求項１記載の宇宙線中性子によるエラー解析方法において、前記コンポーネントが上面三角形と点対象な上面三角形をもつ三角柱を接続して平行四辺形を形成し、平行四辺形柱内部でランダムに決めた面内発生位置が新たに付加した三角形内である場合、前記平行四辺形の対角線の交点に対し点対象位置に面内発生位置を移動させるステップを備えることを特徴とする宇宙線中性子によるエラー解析方法。
【請求項１０】
請求項１記載の宇宙線中性子によるエラー解析方法において、更に、核破砕反応の発生位置のコンポーネント毎の構成材料に応じて前記核破砕反応を解析するステップを備えることを特徴とする宇宙線中性子によるエラー解析方法。
【請求項１１】
請求項１記載の宇宙線中性子によるエラー解析方法において、セルの論理状態の最小パターンを２次元のマトリックス要素として与えるステップと、任意のデバイス内の位置にある前記セルの論理状態を求めるステップとを備えることを特徴とする宇宙線中性子によるエラー解析方法。
【請求項１２】
請求項１記載の宇宙線中性子によるエラー解析方法において、論理情報が同時に処理されるセルの２次元配置を前記セルのＸ方向、Ｙ方向のセル数間隔で与えるステップと、１核反応イベントで複数のセルで同時に発生した故障位置が同時に処理されるセルであるかを判定するステップとを備えることを特徴とする宇宙線中性子によるエラー解析方法。
【請求項１３】
請求項１記載の宇宙線中性子によるエラー解析方法において、故障した複数のセルが同時に処理されるセルであるか判定する際に、特定の一つのセルの、同時処理される複数のセル内の物理的または論理的順番を決定するステップを有することを特徴とする宇宙線中性子によるエラー解析方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体デバイスの宇宙線中性子に起因するエラーを解析するためのモデルを迅速に構築し、核破砕反応から拡散層への電荷収集までの途中計算結果を利用し、各種の照射条件やデバイス条件でのエラー耐性の解析を行う宇宙線中性子よるエラー解析方法、特に宇宙線中性子によるソフトエラーの解析方法に関する
【０００２】
【従来の技術】
近年、ダイナミックランダムアクセスメモリ（Ｄｙｎａｍｉｃ　ＲａｎｄｏｍＡｃｃｅｓｓ　Ｍｅｍｏｒｙ、以下ＤＲＡＭと略する）を代表として、半導体デバイスの高集積化が著しく進展している。高集積化に伴いメモリセルの面積は縮小傾向にあり、キャパシタ容量が小さくなるため、一般には、アルファ線や中性子線等が原因で生じるソフトエラーに対する耐性の確保が一層困難になると見られている（非特許文献１参照）。
ソフトエラーはメモリセルに記憶された情報が反転する現象であり、例えばメモリセルの蓄積ノードに書き込まれた“１”情報がアルファ線や中性子線等により半導体装置内に発生した電荷がｐｎ接合に本質的に付随する電場の影響により蓄積ノードに収集され、“０”情報に書き換えられるという問題である。
【０００３】
ソフトエラーは一時的な非破壊現象であるが、半導体デバイスの微細化、高集積化に伴い、新たなハードエラー（破壊現象）の増加も、懸念されている（例えば、非特許文献１、２、３、４参照）。
【０００４】
なお、本発明の基本原理については既に公知である。（特許文献１参照）
【非特許文献１】
ＩＢＭ　Ｊ．Ｒｅｓ．Ｄｅｖｅｌｏｐ．Ｖｏｌ．４０、Ｎｏ．１、ｐｐ．１９−２９（１９９６）
【非特許文献２】
ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｎｕｃｌｅａｒ　Ｓｃｉｅｎｃｅ、Ｖｏｌ．４５、Ｎｏ．６、ｐｐ．２４９２−２４９９（１９９８）
【非特許文献３】
ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｎｕｃｌｅａｒ　Ｓｃｉｅｎｃｅ、Ｖｏｌ．４７、Ｎｏ．６、ｐｐ．２３７３−２３７９（２０００）、
【非特許文献４】
ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｎｕｃｌｅａｒ　Ｓｃｉｅｎｃｅ、Ｖｏｌ．４７、Ｎｏ．６、ｐｐ．２６４０−２６４７（２０００）
【特許文献１】
特開２００１−２１５２５５号公報
【０００５】
【発明が解決しようとする課題】
アルファ線起因のソフトエラーは１９７０年代の終わりに認識された。アルファ線は半導体装置を構成する配線材料やパッケージ材料中に微量に含有されるウラン（Ｕ）やトリウム（Ｔｈ）等の放射性同位元素から放射される。１９８０年代にはアルファ線起因のソフトエラー耐性を向上するため、主として（１）半導体装置に使用する材料の高純度化、（２）パッケージ材料で発生したアルファ線のポリイミド層などによる遮蔽、（３）メモリ容量の増加もしくは確保、（４）生成キャリアに対するバリア層設置など、半導体装置のウエル構造の工夫がなされてきた。これによりアルファ線起因のソフトエラーはほぼ解決したと考えられている。
【０００６】
一方で宇宙線、中性子起因のソフトエラーの可能性が、アルファ線起因のソフトエラーとほぼ同じく１９７０年代の終わりに指摘された。地上に到達する中性子は高エネルギーの宇宙線と大気に含有される酸素等の原子核との反応によって生じる数ＭｅＶ（１０６ｅＶ）からＧｅＶ（１０９ｅＶ）オーダーに至る極めて高いエネルギーの二次中性子である。
【０００７】
図２は宇宙線中性子ソフトエラーのメカニズムを概念的に示す断面図である。図において、高エネルギーの中性子１が半導体装置内に入ると、或る確率で半導体デバイスを構成する原子の原子核と衝突し、核破砕反応を起こす。例えば２８Ｓｉ原子核からは陽子、α粒子から、２９Ｓｉ（２８Ｓｉが中性子を吸収したまま格子位置から飛び出したもの）に至る全ての原子番号の２次イオンが発生する。生じた２次イオン２はそのエネルギーに対応した数の電子−正孔対を発生しつつ半導体デバイス内を移動する。２次イオンが情報を保持する拡散層部分３（以下蓄積ノードと称する）を通過するとその外側の電界内で発生した電荷は電場に沿って流れるため、蓄積ノード３に電荷が収集される。電界は蓄積ノード３外側の空乏層４と、蓄積ノード３を含むウェル５領域内で空乏層４の電界が伸びて発生するファネリング６と呼ばれる領域を含む。図に示した半導体デバイスは蓄積ノード３上にキャパシタ７を付加したＤＲＡＭであるが、多くのＤＲＡＭでは、蓄積ノード（通常はｎ型半導体）の下部周囲を反対極性の半導体で形成し（ウェルと称する）さらにその外側を蓄積ノードと同じ極性のアイソレーション領域８で囲うトリプルウェル構造をとっている。すなわちｐｎ接合が蓄積ノード３側とウェル５周囲の両側にあり、２次イオン２が蓄積ノード３とアイソレーション領域８を貫通した場合、アイソレーション領域８周囲のｐｎ接合からもファネリングが伸びるため、発生した電荷のおよそ半分が蓄積ノード３に収集されることになる。このようにして、収集電荷量がある量（臨界電荷量）を超えると“１”情報が“０”情報に反転する現象が起こる。
【０００８】
基本的にはアルファ線起因のソフトエラーと同じであるが、高エネルギー中性子の場合は主として、
（１）発生する２次イオンのエネルギーが高い点、
（２）２次イオンの飛散方向が等方的である点、
がアルファ線の場合と異なる。（１）は半導体装置内に発生する電荷量がアルファ線に比べて多いことを示し、蓄積ノードの臨界電荷量が少ない半導体装置では容易にソフトエラーを起こすことになる。また（２）は２次イオンが蓄積ノードから見てあらゆる方向から移動してくる可能性を示しており、従来のアルファ線ソフトエラー対策で用いられたポリイミド遮蔽（チップコート）は、中性子ソフトエラーの完全な対策にはなり得ないことを意味する。
【０００９】
一方で、大容量化、低消費電力化のため、半導体メモリデバイスの微細化、低動作電圧化は今後も止まることなく進む見込みであるが、それに対する一つの障害として、臨界電荷量を高く保つための蓄積ノードのもつ静電容量の確保が挙げられる。
図３は、Ｒ．Ｃ．Ｂａｕｍａｎｎ、２０００　ＩＥＥＥ　Ｉｎｔ’ｌ　Ｒｅｌｉａｂｉｌｉｔｙ　Ｐｈｙｓｉｃｓ　Ｓｙｍｐｏｓｉｕｍ　Ｐｒｏｃｅｅｄｉｎｇｓ、Ｓａｎ　Ｊｏｓｅ、ＣＡ、Ａｐｒｉｌ１０−１３、ｐｐ．１５２−１５７（２０００）に示されている特性図であり、ソフトエラー耐性の動作電圧依存特性を示す特性図である。横軸にＶｏｌｔａｇｅ（電圧）（Ｖ）を、縦軸にＮｏｒｍａｌｉｚｅｄ　ＳＥＲ（ａ．ｕ．）、即ち規格化されたＳＲＡＭのソフトエラー率を示す。白い菱形の線は宇宙線中性子を示し、黒い三角の線は１０Ｂを含む半導体デバイスに熱中性子を照射した場合のボロンとの核反応を示し、白い四角の線はα粒子の示す。
図３に示すように、動作電圧を低減すると、静電容量と動作電圧の積に比例する臨界電荷量が低減するため、半導体デバイスのエラー率は増加する。また、図より、それぞれ動作電圧依存性が異なることが分かる。α線が最も急峻で、熱中性子はそれに比べると緩やかであり、宇宙線中性子の場合は動作電圧が高い場合にある値で変曲点があり、それ以上高くしてもエラー率は大きくは変化しない。
【００１０】
いずれにしても、臨界電荷量があまり小さくなると、宇宙線中性子ソフトエラー耐性は低くなる一方であるので、蓄積ノードの静電容量を確保することが重要視されている。ＤＲＡＭでは、セル面積の低減のため、Ｔａ２Ｏ５などの高誘電率材料の採用と適合プロセスの開発などで多くのコストとマンパワーを費やす結果になっている。ＳＲＡＭでは、通常ＤＲＡＭのようにコンデンサを作りこんでいないため、蓄積ノードのキャパシタンスは低減する一方であり、層間絶縁膜の低誘電率材料化への制約ともなる。
【００１１】
一方、２次イオンがゲート酸化膜の近傍の電解強度を著しく高める結果、酸化膜が破壊される事例（ＳＥＧＲ：　Ｓｉｎｇｌｅ　Ｅｖｅｎｔ　Ｇａｔｅ　Ｒｕｐｔｕｒｅ）も報告されており、ゲート酸化膜の一層の薄膜化の制約となる可能性もある。さらに、半導体デバイスの微細化は縦構造化、エレベーテッドソ−ス・ドレインなどセルの構造や、セル内の拡散層、素子分離酸化膜、ウェル、配線などコンポーネントの配置の大幅な複雑化を招いており、単純なデバイスモデルでは現実を十分に反映した評価が不可能になりつつある。
【００１２】
本発明の目的は半導体デバイスの宇宙線中性子に起因する故障に対する耐性を短期間で確保するための宇宙線中性子ソフトエラーの解析方法を提供することにある。即ち、半導体デバイスの設計用モンテカルロシミュレーション手法を提供する。
【００１３】
【課題を解決するための手段】
発明者らは、半導体デバイスの宇宙線中性子ソフトエラー耐性を評価するため、任意のエネルギースペクトルを持つ中性子ビームに対し、デバイス内の原子核との核反応、その結果発生する２次イオンが、デバイス内を飛散する間に蓄積ノードに収集される電荷のふるまいを詳細に解析するモンテカルロシミュレータＣＯＲＩＭＳを開発した。
【００１４】
その基本的な原理は、従来例で記載した特開２００１−２１５２５５号公報に記載されている通りであるが、基本的な解析手法やアルゴリズムに以下の改良を加え、複雑構造や任意パターンに対応したＭＣＵ（マルセルラー：一回の核反応イベントで複数のビットがえらーになる現象）、ＭＢＵ（マルチビットエラー：ＭＣＵのうち、同一ワード内の複数のビットがエラーになる場合）の短期間評価を実現した。
１．デバイスモデル構築にＣＡＤの手法を導入し、デバイスをコンポーネントの集合として定義し、コンポーネントを中心にした階層型デバイスモデルにより、２次イオンの軌道解析をモデル構造に対応付けて実行可能なようにした。コンポーネントの平面形状について任意の多角形を指定可能とし、コンポーネントの形状や配置の複雑化に即応可能とした。
２．核破砕反応からデバイス故障解析に至る途中計算結果を再利用可能なようにカプセル化し、複雑で時間を要する解析部分を分離して、解析のパラメータ評価の高速化を実現した。
３．任意２次元パターンの入出力法を確立し、ＭＣＵ、ＭＢＵ解析が即座に実施可能とした。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について、幾つかの実施例を用い、図を参照して説明する。
半導体デバイスエラー解析では核破砕反応１回（１イベント）で発生する事象をＳＥＥ（Ｓｉｎｇｌｅ　Ｅｖｅｎｔ　Ｅｆｆｅｃｔ）、そのうちソフトエラーをＳＥＵ（Ｓｉｎｇｌｅ　Ｅｖｅｎｔ　Ｕｐｓｅｔ）と定義している。ＳＥＵのうち単一のセル（ビット）だけがエラーになる場合をＳＢＵ（Ｓｉｎｇｌｅ　Ｂｉｔ　Ｕｐｓｅｔ）、複数のセルが同時にソフトエラーになる場合をＭＣＵ（Ｍｕｌｔｉ−Ｃｅｌｌ　Ｕｐｓｅｔ、　ＭＢＵといわれることもある）、ＭＣＵの内メモリの同一ワード内の複数ビットがエラーを起こす場合をＭＢＵ（Ｍｕｌｔｉ−ｂｉｔ　Ｕｐｓｅｔ）と称する。このうち、ＳＢＵはＥＣＣ（Ｅｒｒｏｒ　Ｃｏｒｒｅｃｔｉｏｎ　Ｃｏｄｅ）と呼ばれる救済法があり、対応が可能であるが、ＭＣＵ、中でもＭＢＵは通常のＥＣＣでは対応できず最大の問題である。ＭＢＵに対する救済法は不可能ではないが、コスト高になったり、チップ面積が大きくなったりするなどのマイナスがある。そのため、ＭＣＵ、ＭＢＵに対する評価が必要であるが、デバイス内のデータパターンや同一ワード内のビット配置パターンなどの影響を詳細に評価する必要があり、これに対する有力な公開された手法は無い。
【００１６】
宇宙線中性子ソフトエラーシミュレーションプログラムＣＯＲＩＭＳでは、デバイス内へ入射した高エネルギー中性子が、デバイス内特定セル内の任意のランダムな位置で、構成する原子核に入射するところから解析を開始する。入射した中性子と核内の核子との多重散乱を２体間衝突のカスケードとして計算するＩｎｔｒａ−Ｎｕｃｌｅａｒ　Ｃａｓｃａｄｅ（ＩＮＣ）計算により、核内核子が核外へ放出されるエネルギーを持ち得ないレベルまでエネルギーが核子に分散されるまで、初期の核子が核外へ放出される過程を計算する。その後、残ったエネルギーを励起エネルギーとして、核子が放出された後の残留核からの軽粒子の放出を蒸発理論に基づいて計算する。この場合も連続２体間衝突の逆過程として２粒子の逆反応断面積を用いて計算する。各衝突過程の計算では特殊相対論的効果を取り入れた計算を行う。この計算の結果、核破砕反応の位置、２次イオンの種類、数、エネルギー、方向が全て決定する。次に、発生した２次イオンの全てについて、デバイス内の拡散層に付随する空乏層など、拡散層への電荷収集領域の通過の有無、通過位置を求め、必要に応じてファネリングの計算などを含め、電荷収集量を計算し、拡散層の電気的状態や回路状態に応じてエラー判定を行う。さらにエラーが発生した場合、ＭＣＵやＭＢＵの判定を含め、エラーの統計処理を行う。
【００１７】
図１は宇宙線中性子ソフトエラー耐性の解析フローを、途中計算結果を抽出すると共に、個別の２次イオンの発生以降について軌道解析の一実施例を示すフローチャートであり、個々の２次イオンについての軌道解析、エラー解析の通常の手順を示したもので、高効率解析の準備法も含めて説明するものである。
図において、ステップ１０１において、２次イオンが鋭敏領域を通過した場合、ステップ１０２で、通過した鋭敏領域の性質に応じてエラーモード（セルモード、ビットラインモードなど）を弁別し、次に、ステップ１０３で、収集電荷量の計算を行う。ステップ１０４で、電荷量が実際の臨界電荷量より小さく、ゼロでない仮の臨界電荷量より大きい場合、ステップ１０５で、核破砕反応識別番号、エラーモード、セル内ビット位置、収集電荷量、物理アドレス、核破砕反応位置からの距離などをデータベースとして保存する。
その後、ステップ１０６で、収集電荷量が臨界電荷量より大きいことが判明し、ステップ１０７で、メモリセルの“１”、“０”の状態や、ビットラインペアーの活性化の状態、読み込み状態等から、通過した鋭敏領域がエラーに対して「有感」状態にある場合だけ、ステップ１０８で、エラーとしてカウントし、ＳＥＵ登録する。ステップ１０９で、１回の核破砕反応に対して、同時に複数のビットでエラーが起きている場合、ステップ１１０で、ＭＣＵとして登録する。さらに、ステップ１１１でＭＣＵのうち、物理アドレスが同一ワードに属している場合、ステップ１１２で、ＭＢＵとして登録する。
【００１８】
次に、２次イオン発生以降の個別のイオン毎の解析フローを、図４を用いて説明する。
図４は宇宙線中性子ソフトエラー耐性の解析を個別の２次イオンの発生以降についての解析処理動作の一実施例を示すフローチャートであり、個々の２次イオンについての軌道解析、エラー解析の通常の手順を示したものである。ステップ４０１において、２次イオンが鋭敏領域を通過した場合、ステップ４０２で、通過した鋭敏領域の性質に応じてエラーモード（セルモード、ビットラインモードなど）を弁別し、次に、ステップ４０３で、収集電荷量の計算を行う。ステップ４０４で、収集電荷量が臨界電荷量が大きく、ＤＲＡＭの場合は、ステップ４０５で、通過した鋭敏領域のビット情報が“１”の場合だけエラーが発生するように、通過した鋭敏領域がエラーに対して「有感」状態にある場合には、ステップ４０６で、エラーとしてカウントし、ＳＥＵ登録をする。ステップ４０７で、１回の核破砕反応に対して、同時に複数のビットでエラーが起きている場合、ステップ４０８で、マルチセルアップセット（ＭＣＵ：Ｍｕｌｔｉ−Ｃｅｌｌ　Ｕｐｓｅｔ）として登録する。さらに、ステップ４０９で、ＭＣＵのうち、物理アドレスが同一ワードに属している場合、ステップ４１０で、マルチビットアップセット（ＭＢＵ：Ｍｕｌｔｉ−Ｂｉｔ　Ｕｐｓｅｔ）として登録する。
【００１９】
エラー解析に当たり、デバイス内の２次イオンの軌道解析が必要になるが、まず、デバイスを図５に示すような階層構造で記述する。
図５はデバイスモデルを構成する部品の階層構造を示す模式図である。図に示すように、デバイスは点、線（必要に応じて）、面、基本コンポーネント、複合コンポーネント（必要に応じて）、ユニット、ブロック（必要に応じて）、デバイスまでの最大８層からなる「部品」の階層構造で記述される。
３次元座標情報は「点」だけがもち、ある階層の「部品」は直下の階層の「部品」より構成される。「面」は直接「点」から構成できるので、「線」は通常は不必要である。「基本コンポーネント」は直方体、円柱など比較的単純な形状のコンポーネントで、「複合コンポーネント」はこれらのコンポーネントをある相対的な位置関係を固定して単一の部品として共通な性状をもつ、より複雑な形状の「コンポーネント」である。メモリデバイスなどのセルと等価なものが「ユニット」である。データパターンなどを固定する場合、２次元のデータの最小繰り返しパターンを構成する複数のセルからなるものが「ブロック」、「ブロック」を半無限２次元に敷き詰めたものが「デバイス」である（以下の説明では部品の階層名に付した「」を省略する）。あるデバイスモデルを構成する際、点→面→コンポーネント→ユニット→ブロック→デバイスと最下層から上位に向けて定義を積み上げていくのが普通の考え方であるが、その手法は煩雑で、時として点の座標を計算するのに大変な時間を要する場合がある。そのため、本発明者らは、基本コンポーネントをまず与え、それを出発点として、面→点を、ユニット→ブロック→デバイスを構成する手法を考案した。
【００２０】
まず、基本コンポーネントは円柱、楕円柱、多角形柱とした。円柱、楕円柱については半径（または長径、短径）、高さ、ユニット内代表点（上面の中心など）の相対座標を与えれば、ユニット内配置は一義的に決まる。
図６は多角形柱のユニット内相対位置の座標を設定する方法を説明するための模式図である。図６に示すように、多角形柱の定義は、先ず代表点Ａ（例えば、上面多角形ＡＢＣＤ……Ｘの頂点の一つ）のユニット内相対座標を決め、隣の頂点Ｂまでの辺１１の長さＬ１、基準線１２（Ｘ軸など）と為す角度θ、さらに次の頂点Ｃへ向かう辺１３の長さＬ２と２辺１１、１３が為す角度φ１、というように順次必要な数だけ数値を与えれば、多角柱のユニット内の相対的配置が一義的に定まる。多角形を構成する頂点の座標は容易に計算できる。多角形を構成する面は直方体であれば６面あるが、それぞれの面は面の頂点座標を順序付けて与えれば一義的に決定する。この時、点の順序の方向に右ネジを回した時、右ネジの進む方向が表、というように面の特徴づけを行うことができる。このような指定をしておくと、ある座標点がコンポーネントの中にあるか外にあるかの判定や、イオンがコンポーネントに向かって進んでいるか、否かなどの判定の指標として用いることができる。
【００２１】
以下、コンポーネントの選定の方法を一般的な６トランジスタＳＲＡＭ（Ｓｔａｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）を例に図７により説明する。
図７はＳＲＡＭについて「物理ノード」「論理ノード」の定義を説明するための回路図である。ＳＲＡＭは１つのセル内に２つのストレージノードを有し、どちらかが“１”、他方が“０”の情報を保持しており、簡単には“１”の状態のストレージノード１４のｎＭＯＳＦＥＴ１５ａ側の拡散層にある量の電子が注入され、他方のストレージノード１６の電位より低くなると、情報が反転する。ＳＲＡＭの場合、負荷ＭＯＳ１７ａ、１７ｂがストレージノード１４、１６の電位を維持する機能があるため、実際には動的挙動が問題になる。発明者らは、別途回路解析シミュレータを用い、ノードに台形のパルス電流を付与して動特性を解析し、エラーが発生した場合、総電荷量を求めそれを臨界電荷量として、ソフトエラーシミュレータの入力値とした。また、ドライバＭＯＳ１８ａ、１８ｂのストレージノード１４、１６の対向部にはデータを読み込むための拡散層１９ａ、１９ｂ（ビットノードと称する）が配置されているが、デバイスが、該当するビットラインペアー２０を読み込む状態になっている時に、２次イオンが当たって、ビットラインの電位が増減するとエラーになる場合がある。これをビットラインモードエラーという。つまり、ＳＲＡＭの場合、２つのストレージノード１４、１６と２つのビットノード１９ａ、１９ｂに電荷が注入された時エラーになる。このように、状態が変わるとエラーになる仮想的なノードをここでは「論理ノード」、これに対し、拡散層として現実に存在して論理ノードの状態を変えうるノードを「物理ノード」と呼ぶことにする。ビットノードの場合、「論理ノード」と「物理ノード」は一致する。ストレージノードの場合、ｐＭＯＳＦＥＴ側の拡散層とｎＭＯＳＦＥＴ側の拡散層の連結したものがストレージノードであるので、ストレージノードは２つの物理ノードを持つ。電源電圧を供給する拡散層２１や、アースに接続する拡散層２２にイオンが当たっても論理状態には何も変化は起きないので、これらのノードは論理ノードには該当せず、したがって物理ノードにもならない。
【００２２】
拡散層と論理ノード、物理ノードの対応、物理ノード毎のエラー有無を表１にまとめる。
【００２３】
【表１】
2004138529.tif 000003
【００２４】
図８はＳＲＡＭメモリセルについて構築したモデルを説明する構成図であり、図８（ａ）は図８（ｂ）のＡ１−Ａ２断面図、図８（ｂ）は上面図である。
図８（ａ）の断面図に示すように、物理ノード２３には近くをイオンが通過しただけで電荷がドリフトで収集される領域が存在し、これと空乏層、物理ノードを含めて鋭敏領域２４と称する。鋭敏領域２４のうち、物理ノード２３内以外で発生した電子または空孔は物理ノード２３に収集されると考える。電子情報通信学会論文誌、Ｖｏｌ．　Ｊ７１−Ｃ、Ｎｏ．１０、ｐｐ．１４３６−１４４１（１９８８）記載のように、対向するソース・ドレイン間にイオンが貫通すると、無条件でエラーになるモード（ＡＬＰＥＮ効果）が提案されており、このＡＬＰＥＮ効果評価のため、図８（ｂ）の上面図に示すソース・ドレイン間のチャネル領域２９もコンポーネントとして考える。通常、物理ノードの側面は部分的に素子分離用酸化膜２８が接しているため、酸化膜２８の厚さ分のウェル２６、２７に該当する部分を便宜上アクテイブ３０と呼び、酸化膜下のウェルとは区別することにする。
【００２５】
基板上面は通常、配線／コンタクトと層間絶縁膜があるだけなので、電荷収集領域とはならないが、熱中性子がＢＰＳＧ膜中の１０Ｂと反応してα粒子と７Ｌｉが発生して、主として７Ｌｉによりエラーが発生するような場合や、酸化膜、配線やコンタクトに不純物としてα線源が含まれている場合、Ｗ、Ｃｕなど重い元素を含む部品がある場合、発生する２次イオンも重くなるため、ソフトエラー耐性は低下する可能性がある。そのような評価のためには、基板上面の配線や層間絶縁膜などの部品もコンポーネントとして考慮する必要がある。
以上、述べたように、デバイスのコンポーネントとしては、ユニットも含め、物理ノード、鋭敏領域、アクテイブ、ウェルが最低減必要である。必要に応じて、チャネル、アイソレーション層、配線、コンタクト、層間絶縁膜を加える。
【００２６】
次に、核反応発生点の決定法について詳述する。
核破砕反応発生点の座標はユニット内に均等に選定する必要がある。ユニットの形状が直方体のように単純な場合は簡単で、直方体のＸ、Ｙ、Ｚ方向の辺の長さＬｘ、Ｌｙ、Ｌｚに対し、それぞれ独立に乱数ｒｎｄを発生させ、次式で反応座標ｘ、ｙ、ｚを決めれば良い。
【００２７】
【数１】
2004138529.tif 000004
多くのモンテカルロ計算では、上記の手法で十分である場合が多い。
【００２８】
ところが、宇宙線中性子ソフトエラー解析では、６角形のユニット（ハニカム構造）や、熱中性子の反応部位、コンポーネント毎に反応解析をする必要がある場合など、対象コンポーネントの形が複雑な場合が多く想定され、上記の手法では破綻する。そこで、本発明者らは次のような方法を考案した。
図９は多角形コンポーネントの三角柱コンポーネントへの分割方法を説明するための模式図である。先ず、図９に示すように多角形３４をその頂点を共有する三角形に分割する。それぞれの三角形の面積は三角形を構成する２辺から形成されるベクトルを使って、例えば三角形ＡＢＣについては、
【００２９】
【数２】
2004138529.tif 000005
のように計算できる。
【００３０】
核破砕反応の発生点はこの三角形の面積Ｓｉの全体の面積Ｓに対する比率Ｐｉを用いて、
【数３】
2004138529.tif 000006
のように、発生する三角柱番号ｉが決定できる。但し、Ｐｉ＝Ｓｉ／Ｓである。
【００３１】
次に、該三角柱内で発生する核破砕反応点のＸＹ面内の位置の決定について、図１０を用いて説明する。
図１０は三角形内にランダムに核破砕反応点を分散させる方法を説明するための模式図である。三角柱の上面または下面の三角形が図１０の三角形ΔＡＢＣ３５のようであった時、任意の辺の中点３７に対して点対象な三角形ΔＡＢＤ３６を形成し、全体として平行四辺形を形成する。平行四辺形の幅、高さ、斜辺の傾きをＬ、ｈ、θとした時、次式のようにすれば平行四辺形内に一様な確率で座標を決定できる。
【００３２】
【数４】
2004138529.tif 000007
このようにして決めた点Ｐが、新たに付け加えられた三角形３６内にある時は、中点３７に対して点対象な位置Ｐ’におり返して、もとの三角形３５内の座標を決めれば、もとの三角形３５内で一様性を保ちながら、核破砕反応点を決めることができる。一般に多角形内に点があるか否かの判定は、多角形を含むと同一無限面内に点があり、点と多角形の頂点を一定の方向に順番に線でつないだ時連続する線が作る角度の総和が３６０度になれば良い。この時、新たな線が逆方向になった時は角度を負にすると約束する。核破砕反応のｚ軸方向位置は高さ方向に任意の位置に設定すれば良い。
【００３３】
デバイス内でイオンが鋭敏領域を通過するセルの絞込みのフローをその後の収集電荷量解析のフローを含め、図１１に示す。
図１１は構築したデバイスモデルを用いて２次イオンが通過した物理アドレス、物理ノードを求める場合の処理動作の一実施例を示すフローチャートであり、個々の２次イオンが通過するユニットの物理アドレスの求め方、ユニット内に複数の物理ノードがある場合のエラー判定のフローを示すものである。まず、デバイスの鋭敏領域の上端面と下端面で挟まれる部分を電荷収集層とし、ステップ１１０１で、２次イオンがこの電荷収集層を通過した場合、ステップ１１０２で、電荷収集層の入射点、出射点を計算し、ステップ１１０３で、入射点から出射点までの範囲で通過する全てのユニットについて順次鋭敏領域全体としての物理ノードを通過するか否かを判定し、ユニットセル内の物理ノードを通過した場合には、ステップ１１０４で、物理ノード毎の収集電荷量を計算し、ステップ１１０５で、対応する論理ノードへの収集電荷を積分していく。論理ノードへの収集電荷量が求まった後、ステップ１１０６で、総収集電荷量が臨界電荷量より大きく、ステップ１１０７でノードが有感状態にあれば、ステップ１１０８で、エラー登録（ＳＥＵ登録）をする。
【００３４】
エラー判定特定セルの鋭敏領域を通過しなければそのセルについて軌道解析する必要は無いので、先ず、図８（ａ）に示したように、鋭敏領域の上面３１、下面３２を含む無限平面ではさまれる鋭敏領域層３３を想定し、イオンがこの層を通過する座標を計算する。
イオンの軌道方程式は以下で表される。なお、ψは方位角である。
【００３５】
【数５】
2004138529.tif 000008
平面の方程式が、
【数６】
2004138529.tif 000009
とすれば、交点までのイオン軌道の長さｌｐは、
【数７】
2004138529.tif 000010
となる。
【００３６】
イオン軌道の長さｌｐの値が負の時は、イオンは面から逆方向に飛んでいることになり計算を継続する必要は無い。ｌｐを使って交点の座標は（数６）より求められる。
鋭敏領域層の上下面の通過点が決まれば、その２点を結ぶ線が通過するセルが解析対象のセルとなる。イオンの発生位置が鋭敏領域層の中の場合は、線の一方の端は発生点になる。イオンの停止位置が鋭敏領域層の中の場合も同様である。解析対象のセルが決まった時、次はセル内の鋭敏領域を実際に通過するか否かの判定をする。イオンの発生点または停止点も通過点とみなし、まずこれらがコンポーネント内にあるか否かを判定する。これは、点のＺ座標が鋭敏領域と同範囲にあり、２次元面内位置が鋭敏領域内にあることで判定できる。
【００３７】
真の通過点を求めるには、図１２に示すように鋭敏領域に対応するコンポーネント３８の面の全てについて、イオンの軌道３９との交点の有無を判定する。
図１２は典型的なコンポーネントについて２次イオン通過の判定法を説明するための模式図であり、典型的なコンポーネントとして六面体のコンポーネントを用いた。判定方法は鋭敏領域層について前記したように、該当する面を含む無限平面とのイオン軌道の交点４０、４１を求め、ｌｐが正の場合、交点がコンポーネントの面内にあるかどうかを判定する。面内にあれば、その点は実際にコンポーネントを通過していることになる。
【００３８】
図１３は典型的なコンポーネントについて２次イオン通過の判定を行うためのフローチャートであり、ここでは、次イオンが複数の面から構成されるコンポーネントを通過するか、否かを判定する。まず、ステップ１３０１で、イオン発生点、またはステップ１３０２で停止点がコンポーネント内である場合には、それぞれ通過端点として記録する。次に、コンポーネントを構成する全ての面について、ステップ１３０３で、構成面を含む無限平面でのイオン飛跡との交点座標を計算し、ステップ１３０４で、イオンの進行方向が正方向か否かに決定する。次に、正の場合には、ステップ１３０５で、構成面との交点座標は構成面内か否かについて判定し、構成面内の場合には、ステップ１３０６で通過端点を登録する。ステップ１３０７で、通過端点が２点の場合には、ステップ１３０８で、そのイオンはそのコンポーネントを通過したことになる。それぞれの面の通過判定は、イオンの軌道と面を含む無限平面との交点を求め、その点が面内部にある場合、通過したとみなす。
【００３９】
イオンが物理ノードを通過し、さらに空乏層（コンポーネント下面、酸化膜に接していない側面）を通過している場合、ファネリング長の計算が必要になる。ウェルが反対極性のアイソレーション層に接しており、イオンが物理ノードの空乏層とアイソレーション層の両方を通過している場合、ウェル内のイオン軌道長の半分を電荷収集長とする。ファネリングが起きた時の電荷収集長はイオンが水平に近い状態で入射した時、これまでの扱いではウェル内で、イオンの飛程を上限として長くなりうるが、実際には、長くなるほど電界も弱くなり、電子と正孔の再結合確率も高くなるため補正が必要である。本発明者らは、電荷の収集効率は収集長が長くなるほど指数関数的に低下すると仮定し、次式のような補正法を採用した。
【００４０】
【数８】
2004138529.tif 000011
ここで、ｘｃは電荷収集長、Ｑａｌｌは電荷収集長内の電子または正孔の全電荷、Ｑｃｏｌｌｅｃｔは実際に収集される電荷量、Ｌｃｍａｘは実効的な最大収集長である。
【００４１】
以上のようにして計算したイオンの電荷収集軌道の解析例を図１４に示す。
図１４は典型的なＳＲＡＭについて、電荷収集のあった飛跡の表示例をデバイス上面に表示した上面図である。図は、中央のセル４２で核破砕反応を発生させ、２次イオンが発生した電荷が物理ノードに収集された場合だけ、軌跡を描いている。２次イオンが中央のセルから周辺のセルに向かって放射状に飛散し、各種のコンポーネントを通過している様子が良くわかる。
【００４２】
以上、デバイスモデルの効率的な構築方法と物理的な２次イオンの挙動解析手法を述べてきたが、最終的なエラーの判定はセルの論理状態を考慮して決定する必要がある。例えば、デバイスのソフトエラー耐性の評価試験では、特定のデータパターン（“１”、“０”の２次元パターン）で試験をすることが多いが、単純な場合はともかく、少し複雑なパターンになると、計算上の入力も解析も容易でない。少なくとも、データパターンの影響を解析で求める公開された技術は見当たらない。そこで、発明者らは以下のような手法を考案した。
図１５はメモリデバイス内の初期データパターンの入力方法を説明するための図であり、図１５（ａ）はコンピュータの入力画面に表示されたデータパターンを示し、図１５（ｂ）は図１５（ａ）のパターンを２次元方向の広げた場合の模式図である。
先ず、図１５（ａ）に示すようにコンピュータの入力画面に、最小繰り返しパターンの大きさの格子を表示させ、その格子の桝目に“１”または“０”を直接入力し、データパターンとする。このようにすれば、データパターンの入力は容易に行える。実際のデバイスに対しては図１５（ｂ）に示すように、このパターンを２次元方向に敷き詰めれば良い。
【００４３】
次に、このパターンを以下の式のように配列化する。但し、ｉはｘ方向、ｊはｙ方向の繰返しパターンの中の座標である。
【数９】
2004138529.tif 000012
あるセルの論理ノードにエラー発生に十分な電荷が収集された場合、そのデバイス中の物理アドレス（２次元でのＸＹ位置番号。例えば中心セルを（０、０）とし、右横のセルは（１、０）等とする）が、（Ｎｘ、Ｎｙ）（Ｎｘ、Ｎｙは非負とする）とした時、
【数１０】
2004138529.tif 000013
のようにして該セルの論理状態を求め、物理ノードとの表１で例示したような対応を考慮して、最終的にそのセルがエラーになるかどうか、を決定する。
【００４４】
さらに、ＭＢＵ解析の場合、同一ワード内のビット配置パターンを決定し、解析する必要がある。　の場合のパターンはそれほど複雑では無く、図１６に示すように、ＸまたはＹ方向に一定間隔置き、斜めにジグザグ、斜め一直線程度である。
図１６はメモリデバイス内の同一ワード内ビットパターンの入力方法を説明するためのビットパターンである。図は各種のデータパターンが示されており、同じワードのビットが横方向に一直線に並んでいる場合、縦方向に一直線に並んでいる場合、斜め方向に一直線に並んでいる場合、ジグザグの並んでいる場合を示している。図において、Ｘ、Ｙ方向の間隔を数値で入力すれば、Ｘ方向はＹ間隔がゼロ、Ｙ方向はＸ間隔がゼロ、斜め一直線はＸ、Ｙ間隔とも正、Ｘ方向ジグザグはＹ間隔を負、Ｙ方向ジグザグはＸ間隔を負で与えるなどの約束を決めれば各種のパターンの入力が可能である。
【００４５】
実際に１回の核破砕反応イベントで複数のセルがエラーを起こした場合、図１７に示すフローに従ってＭＢＵの判定をする。
図１７はメモリデバイス内のＭＢＵを抽出する解析の一実施例を示すフローチャートである。図において、先ず、ステップ１７０１で、ＭＣＵを起こしたセルのうち、特定のセル（例えば最初に登録されたセル）のワード内ビット番号をランダムに定め、同時エラーセルの解析を行う。同時にエラーを起こした全てのビットについて、その他のセル（Ａ以外）の物理アドレスがセルＡに対してビットパターンが一致する配置にあるか否かをステップ１７０４で判定し、一致する配置にある場合には、かつビット番号が同一ワード内であるときに、ステップ１７０５で、ＭＢＵと判定して、ＭＢＵ登録する。ステップ１７０６で、ＭＢＵとしての重複度Ｎｍｂｕを求める。
【００４６】
このようにして求めた物理アドレス空間のエラービット位置（黒丸）表示例を図１８に示す。
図１８はメモリデバイス内でエラーのあったセルの物理アドレス分布を示す分布図である。図の黒点はエラーのおきた物理アドレスを示す。本発明によれば、これだけの大きなエラーの広がりと分布の歪を解析することができる。
【００４７】
シミュレータＣＯＲＩＭＳが入射粒子のエネルギーの任意のスペクトルに対応できることは特開２０００−２１５２５５号公報にその方法と共に示したとおりであるが、高度を変えた国内３ヶ所のフィールドでの実デバイスの測定結果とシミュレーション結果を図１９に示す。
図１９は国内３ヶ所で実施したフィールドでのエラーの実測値とシミュレーション結果を示す特性図であり、横軸に高度（ｍ）を、縦軸にエラーレート（Ａ．Ｕ．）を示す。図において、黒い菱形は測定結果を、折れ線はシミュレーション結果を示す。図に示すように、測定結果とシミュレーション結果は誤差２０％以内で良く一致しており、ＣＯＲＩＭＳが一通り満足できる精度を有していることがわかる。
【００４８】
以上、半導体デバイスの中性子ソフトエラー耐性を評価するためのシミュレーション手法について述べてきたが、宇宙線中性子ソフトエラーはデバイスの諸設計条件に依存して、多くの場合一層厳しくなることが予想され、評価に止まらず、耐性の向上策を練っていく必要がある。しかしながら、ここで問題になるのは、とりうる設計上のオプションや解析対象となるデバイスの数の多さに対し、例えば、図１９に示したシミュレーション結果は一点数時間の計算時間を要しているため、全てのオプションの吟味には大変な時間と労力を要する点に問題と限界がある。
【００４９】
各種のオプションの吟味を短時間で効率良く実施するため、発明者らはさらに以下に述べる４手法を考案した。
（１）中性子ソフトエラー計算は核破砕反応、２次イオン軌道解析、電荷収集解析、パターンに応じたエラー解析が大きなフローであるが、図１に示すように物理ノードへの電荷収集があった全ての場合について、少なくとも、核破砕反応イベント番号、セルの物理アドレス、物理ノード位置、電荷収集量を核破砕反応イベント単位で一まとめのデータとしてカプセル化し、データベースとして登録しておけば、これを利用して別オプションでの簡易再計算が可能になる。この時、実際より低い仮の臨界電荷量を与え、登録する範囲を広げておく。仮の臨界電荷量が余り小さいと、登録量が多くなりデータベースの負担になることにも注意が必要である。登録データのカプセルを出発点とすれば、核破砕反応、イオン軌道解析の負担が無くなるので、図２０に再計算フローを示すように、データパターン、ビットパターン、各種エラーモードの臨界電荷量を変えた時の結果が極めて短時間（発明者らの例では数秒）で得られる。
図２０は仮登録したエラーのデータベースを用いて別条件での計算を行う場合の処理の一実施例を示すフローチャートであり、図１に示した方法により作成したデータベースを活用し、同じデバイス、照射条件で、異なる臨界電荷量、データパターン、同一ワード内ビット配置に対する高効率シミュレーションのフローを示す。図において、ステップ２００１で、データパターン、ビットパターン、各モードの臨界電荷量を設定する。次に、全ての、ステップ２００２で確認する仮録エラーについて、ステップ２００３で、入射中性子ＩＤ番号、エラーモード、セル内ビット位置、収集電荷量、物理アドレス、核反応点からの距離などを読み込み、ステップ２００４で、収集電荷量が臨界電荷量よりも大きい場合には、ステップ２００５でノード有感状態か否かを判定し、ノード有感状態である場合には、ステップ２００６でＳＥＵを登録する。次に、ステップ２００７で、同時エラービットがある場合には、ステップ２００８でＭＣＵ登録を行い、ステップ２００９で同一ワードの場合にはステップ２０１０でＭＢＵ登録をする。このように、本実施例では、設定したパラメータに応じてエラー判定を行う。
【００５０】
この方法では、照射条件、デバイスの種類の組み合わせについて、一度計算しておけば、条件を変えた時の計算は再計算で実施できる。
（２）前記した手法はさらに以下のように拡張できる。
図２１は個別の核破砕反応について、仮登録する物理量の一実施例を示す模式図である。図２１に示すように、核破砕反応が起きた時の２次イオン４３の種類、エネルギー、方向はユニットの中の位置には依存せず決まる。そこで、核破砕反応イベント毎に生成する２次イオンの種類（例えば、原子番号（Ａ）、質量数（Ｍ））、エネルギー（Ｅ）、方向（方位角（Φ）、天頂角（θ））を順番に一まとめのデータとしてカプセル化し、データベースに登録しておけば、図２２に示すように２次イオンの発生位置を改めてランダムに設定することにより、全く別条件での結果が短時間で得られる。
図２２は個別の核破砕反応の仮登録データベースから、任意のデバイスについて別条件で解析する場合の一実施例を示す概略のフローチャートであり、仮登録した２次イオンデータを再利用して高効率シミュレーションをする場合の解析フローを示す。ステップ２２０１で核破砕反応毎に、発生するユニットをランダムに設定し、ステップ２２０２でそのユニット内で核破砕反応位置をランダムに設定し、ステップ２２０３でその点から、登録された２次イオンの種類、運動エネルギー、方向を使って軌道解析し、ステップ２２０４でエラーを判定し、登録する。
前記した手法（１）の場合は、再計算で評価できるオプションは、データパターン、ビットパターン、各エラーモードの臨界電荷量であったが、本手法では、照射条件が同じであれば、材料が同じ全てのデバイスについて簡易再計算が可能になる。本手法では、核破砕反応解析の負担が無くなる。
【００５１】
（３）さらに各種のコンポーネントの材料が異なる場合や、化合物である場合、上記２手法を以下のように拡張できる。
図２３は入射中性子のエネルギー毎に弁別して核破砕反応の仮登録データベースを作成する場合の一実施例を示すフローチャートである。図２３にフローを示すように、ステップ２３０１で、予め、中性子のエネルギーをグループ分けしておき、ステップ２３０２で中性子のエネルギー群毎のフラックスに分割し、ステップ２３０３で中性子のエネルギー群毎のユニット材料の全反応断面積に応じて核破砕数を決定し、全てのエネルギー群の計算がステップ２３０４での判定で計算が終了するまで、エネルギー群毎に、ステップ２３０５で全反応数を計算したか否かを判定し、計算途中の場合には、ステップ２３０６で単体元素を構成材料としたユニットに対し、核破砕反応を解析し、ステップ２３０７で、その時の中性子（例えば順序付けした番号）、中性子エネルギー、所属するエネルギー群（例えば番号）、発生した２次イオンの種類（例えば原子番号、質量数）、エネルギー、方向を一まとめのデータとしてカプセル化し、データベースに登録する。こうしたデータベースを材料毎に用意すれば、任意の中性子スペクトル、任意の構造、材料組成のデバイスの組み合わせについて再計算が可能になる。
【００５２】
実際の再計算の手法を図２４に示す。
図２４は入射中性子のエネルギー毎に弁別して仮登録した核破砕反応のデータベースを用いて任意のスペクトル、任意のデバイスについて解析する場合の一実施例を示すフローチャートである。図において、先ず、ステップ２４０１で与えられた任意の中性子スペクトルを、予め定めたエネルギー群に分割して、ステップ２４０２でエネルギー群毎のフラックスを求める。ステップ２４０３で各エネルギー群、コンポーネントの材料毎に、フラックスと全反応断面積に対応して計算上の核破砕反応数を決定し、その数だけ核破砕反応を起こす。ステップ２４０４で、全エネルギー群の計算を行なっている場合には、ステップ２４０５で全反応数計算したかを判別し、計算途中の場合には、ステップ２４０６で、核破砕反応を起こしたコンポーネントの材料毎にデータベースから該当する中性子エネルギー群の１核破砕反応イベントに対応するカプセルデータをランダム抽出し、ステップ２４０７で全２次イオンの計算を行なう。計算中の場合、ステップ２４０８で、以後の２次イオン軌道解析を行い、ステップ２４０９でエラー解析を実施する。コンポーネントの材料が化合物の場合は、その組成比と全反応断面積の積に対応させて反応核種を決定する。
【００５３】
（４）以上の３手法では、核破砕反応をイベント毎に、ある判定条件を満たしたもの全てを登録する必要があったが、２次イオンの種類毎に、エネルギースペクトルを保存しておく手法もある。
図２５は核破砕反応の結果生成される２次イオンのエネルギースペクトルを概念的に示す特性図であり、横軸に２次イオンのエネルギーを示し、縦軸に発生頻度を示す。図において、ｐは陽子を、αはアルファ線を、ＬｉはＬｉの２次イオンを、ＳｉはＳｉの２次イオンを示し、面積が発生頻度を示す。
核破砕反応の結果、２次イオン毎に図２５に示すようにエネルギースペクトルが得られる。このスペクトルは照射条件、材料が同じであれば、モンテカルロシミュレーションの誤差の範囲内で一致する。
【００５４】
図２６は核破砕反応の結果生成する２次イオンのエネルギースペクトルを用いて、別条件の解析をする場合の一実施例を示すフローチャートである。上記の事実を利用して、図２６にフローを示すように、エネルギースペクトルをイオン種毎にカプセル化してデータベースに登録し、これを利用した再計算が可能になる。すなわち、ステップ２６０１で、エネルギースペクトルの面積（図２５にα粒子について示した）に比例して発生する２次イオンの種類を決定したのち、ステップ２６０２で、該当するイオンのスペクトルを用いてイオンのエネルギーを決定する。次に、ステップ２６０３で、デバイス内の発生位置を確定し、イオンの進行方向はランダムに設定すれば、ステップ２６０４で、手法（１）と同等のエラー解析の再計算が可能となる。但し、この手法は核破砕反応イベント毎ではないので、ＭＣＥ、ＭＢＵの評価はできない点に限界もある。
【００５５】
なお、モンテカルロシミュレーションで実施される反復計算の単位フローについて、特定の状態、または時間フェースの途中計算結果の一部または全てを一旦保存し、別な条件の計算に再利用して、計算効率を高めるという考え方はモンテカルロシミュレーション一般に応用可能である。
また、本実施例は、説明を簡単にするために、ソフトエラーに限定したが、エラー判定以外の核破砕反応から電荷収集量計算までの手法はハードエラーでも全く同一である。
【００５６】
【発明の効果】
以上述べたように、本発明によれば、任意の材料組成、複雑形状のデバイスおよびその設定条件のモデル化が高効率で実施でき、任意の照射環境で、数多くの評価パラメータを高効率で評価できるため、半導体デバイスの宇宙線中性子ソフトエラーの評価・予測から耐性向上技術の確立までの労力・期間を著しく低減できる。
【図面の簡単な説明】
【図１】宇宙線中性子ソフトエラー耐性の解析フローを、途中計算結果を抽出すると共に、個別の２次イオンの発生以降について軌道解析の一実施例を示すフローチャートである。
【図２】宇宙線中性子ソフトエラーのメカニズムを概念的に示す断面図である。
【図３】ソフトエラー耐性の動作電圧依存特性を示す特性図である。
【図４】宇宙線中性子ソフトエラー耐性の解析を個別の２次イオンの発生以降についての解析処理動作の一実施例を示すフローチャートである。
【図５】デバイスモデルを構成する部品の階層構造を示す模式図である。
【図６】多角形柱のユニット内相対位置の座標を設定する方法を説明するための模式図である。
【図７】ＳＲＡＭについて「物理ノード」「論理ノード」の定義を説明するための回路図である。
【図８】ＳＲＡＭメモリセルについて構築したモデルを説明する構成図である。
【図９】多角形コンポーネントの三角柱コンポーネントへの分割方法を説明するための模式図である。
【図１０】三角形内にランダムに核破砕反応点を分散させる方法を説明するための模式図である。
【図１１】構築したデバイスモデルを用いて２次イオンが通過した物理アドレス、物理ノードを求める場合の処理動作の一実施例を示すフローチャートである。
【図１２】典型的なコンポーネントについて２次イオン通過の判定法を説明するための模式図である。
【図１３】典型的なコンポーネントについて２次イオン通過の判定を行うためのフローチャートである。
【図１４】典型的なＳＲＡＭについて、電荷収集のあった飛跡の表示例をデバイス上面に表示した上面図である。
【図１５】メモリデバイス内の初期データパターンの入力方法を説明するための図である。
【図１６】メモリデバイス内の同一ワード内ビットパターンの入力方法を説明するためのビットパターンである。
【図１７】メモリデバイス内のＭＢＵを抽出する解析の一実施例を示すフローチャートである。
【図１８】メモリデバイス内でエラーのあったセルの物理アドレス分布を示す分布図である。
【図１９】国内３ヶ所で実施したフィールドでのエラーの実測値とシミュレーション結果を示す特性図である。
【図２０】仮登録したエラーのデータベースを用いて別条件での計算を行う場合の処理の一実施例を示すフローチャートである。
【図２１】個別の核破砕反応について、仮登録する物理量の一実施例を示す模式図である。
【図２２】個別の核破砕反応の仮登録データベースから、任意のデバイスについて別条件で解析する場合の一実施例を示す概略のフローチャートである。
【図２３】入射中性子のエネルギー毎に弁別して核破砕反応の仮登録データベースを作成する場合の一実施例を示すフローチャートである。
【図２４】入射中性子のエネルギー毎に弁別して仮登録した核破砕反応のデータベースを用いて任意のスペクトル、任意のデバイスについて解析する場合の一実施例を示すフローチャートである。
【図２５】核破砕反応の結果生成される２次イオンのエネルギースペクトルを概念的に示す特性図である。
【図２６】核破砕反応の結果生成する２次イオンのエネルギースペクトルを用いて、別条件の解析をする場合の一実施例を示すフローチャートである。
【符号の説明】
１…宇宙線中性子、２…２次イオン、３…拡散層、４…空乏層、５…ウェル、６…ファネリング、７…キャパシタ、８…下地アイソレーション、９…層間絶縁膜、１０…配線層、１１…多角形の第１辺、１２…基準線、１３…多角形の第２辺、１４…ストレージノード、１５ａ、ｂ…ｎＭＯＳＦＥＴ、１６…ストレージノード、１７ａ、ｂ…ｐＭＯＳＦＥＴ、１８ａ、ｂ…ドライバＭＯＳＦＥＴ、１９ａ、ｂ…ビットノード、２０…ビットラインペア、２１…電源側拡散層、２２…アース側拡散層、２３…ｎＭＯＳＦＥＴ拡散層、２４…鋭敏領域、２５…ｐＭＯＳＦＥＴ拡散層、２６…アイソレーション酸化膜、２７…ｎ−Ｗｅｌｌ、２８…ｐ−Ｗｅｌｌ、２９…チャネル、３０…アクテイブ、３１…鋭敏領域上面、３２…鋭敏領域下層、３３…鋭敏領域層、３４…多角形柱端面、３５…三角形、３６…追加三角形、３７…平行四辺形対角線の交点、３８…コンポーネント、３９…２次イオン飛跡、４０…２次イオン入射点、４２…２次イオン出射点、４２…核破砕反応を起こすセル、４３…同一の核破砕反応に属する２次イオン。
【図１】
2004138529.tif 000014
【図２】
2004138529.tif 000015
【図３】
2004138529.tif 000016
【図４】
2004138529.tif 000017
【図５】
2004138529.tif 000018
【図６】
2004138529.tif 000019
【図７】
2004138529.tif 000020
【図８】
2004138529.tif 000021
【図９】
2004138529.tif 000022
【図１０】
2004138529.tif 000023
【図１１】
2004138529.tif 000024
【図１２】
2004138529.tif 000025
【図１３】
2004138529.tif 000026
【図１４】
2004138529.tif 000027
【図１５】
2004138529.tif 000028
【図１６】
2004138529.tif 000029
【図１７】
2004138529.tif 000030
【図１８】
2004138529.tif 000031
【図１９】
2004138529.tif 000032
【図２０】
2004138529.tif 000033
【図２１】
2004138529.tif 000034
【図２２】
2004138529.tif 000035
【図２３】
2004138529.tif 000036
【図２４】
2004138529.tif 000037
【図２５】
2004138529.tif 000038
【図２６】
2004138529.tif 000039