(57)【要約】【課題】不揮発性メモリを含む半導体集積回路の製造工程におけるウェハテストにおいて、短時間にテスト結果を外部に出力させる。【解決手段】この半導体集積回路は、入力されるデータを記憶するテスト対象の不揮発性記憶手段１と、入力されるデータ又は不揮発性記憶手段１が記憶しているデータに基づいて合計データを生成する合計データ生成手段３と、入力されるデータに基づいて合計データ生成手段が生成した合計データを記憶する不揮発性記憶手段２と、不揮発性記憶手段１が記憶しているデータに基づいて合計データ生成手段が生成した合計データと、不揮発性記憶手段２が記憶している合計データとを比較してテスト結果を出力する比較部４とを具備する。【選択図】  図１
2004265070.tif 000002
【特許請求の範囲】
【請求項１】
入力されるデータを記憶するテスト対象の第１の不揮発性記憶手段と、
入力されるデータ又は前記第１の不揮発性記憶手段が記憶しているデータに基づいて合計データを生成する合計データ生成手段と、
入力されるデータに基づいて前記合計データ生成手段が生成した合計データを記憶する第２の不揮発性記憶手段と、
前記第１の不揮発性記憶手段が記憶しているデータに基づいて前記合計データ生成手段が生成した合計データと、前記第２の不揮発性記憶手段が記憶している合計データとを比較してテスト結果を出力する比較部と、
を具備する半導体集積回路。
【請求項２】
入力されるデータが、複数の行データ及び複数の列データを含むデータブロックであって、前記合計データ生成手段が、データブロックの各行データの合計を表す行合計データと、各列データの合計を表す列合計データとを生成する、請求項１記載の半導体集積回路。
【請求項３】
前記合計データ生成手段が、全データの合計を表す全合計データを生成する、請求項１又は２記載の半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フラッシュメモリ等の不揮発性メモリを含む半導体集積回路に関し、特に、不揮発性メモリに格納されているデータを自己テストする機能を有する半導体集積回路に関する。
【０００２】
【従来の技術】
半導体集積回路の製造においては、多数の回路が形成されたウェハを個々のチップに切り出し、パッケージング処理を施して製造される。パッケージング処理が施された半導体集積回路に対しては、良品か否かを判定するパッケージテスト（ファイナルテスト）を行うが、チップ以前の段階で生じた不良品にパッケージング処理を施すと、無駄なコストが生じてしまう。そこで、一般的に、パッケージ処理を施す前に良品か否かを判定するウェハテスト（ウェハソート）が行われる。
【０００３】
下記の特許文献１には、半導体ウェハ上の単一のペレット領域に、半導体装置としてのＦＬＡＳＨ−ＲＯＭと、このＦＬＡＳＨ−ＲＯＭの試験を行うマイクロコンピュータと、マイクロコンピュータが試験を行うために使用する試験用命令を記憶するファームＲＯＭとを形成し、マイクロコンピュータにより行った試験の結果を試験対象であるＦＬＡＳＨ−ＲＯＭに記憶させる半導体装置について述べられている。この特許文献においては、ウェハテストにおいて、メモリに指定するアドレスを１つづつ増加させ、各アドレスに記憶されているデータが正常か否かを判定している。
【０００４】
また、下記の特許文献２には、装置を制御する実行プログラムが書き込まれたＦＬＡＳＨ  ＲＯＭにおいて、装置の電源立ち上がり時に、予め用意された正しい水平方向及び垂直方向のチェックサムを実行プログラムのチェックサムと比較し、誤りを発見した場合はＦＬＡＳＨ  ＲＯＭの実行プログラムをＲＡＭに複製して誤り箇所のみを自動修正し、再びＦＬＡＳＨ  ＲＯＭに正しい実行プログラムを書き込む自動復旧方式が述べられている。
【０００５】
【特許文献１】
特開平９−２８９２３４号公報  （第４−５頁、図３）
【特許文献２】
特開平８−３２０８３４号公報  （第２−３頁、図４）
【０００６】
【発明が解決しようとする課題】
ところで、半導体集積回路のファイナルテストにおいては、各アドレスに記憶されているデータを全てテストする必要があるが、ウェハテストにおいては、厳密に各アドレスに記憶されているデータを全てテストする必要はない。全てのデータをテストする場合には、実際にアプリケーションソフトを動作させるか、ＬＳＩテスタを用いる必要があるので、テスト時間が長くなってしまい、テストに要するコストが上昇するという問題がある。また、特許文献１に記載されているように、テスト結果を内蔵ＦＬＡＳＨ−ＲＯＭに記憶させる場合には、外部においてテスト結果を知ることができない。
【０００７】
そこで、上記の点に鑑み、本発明は、不揮発性メモリを含む半導体集積回路の製造工程におけるウェハテストにおいて、短時間にテスト結果を外部に出力させることを目的とする。
【０００８】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係る半導体集積回路は、入力されるデータを記憶するテスト対象の第１の不揮発性記憶手段と、入力されるデータ又は第１の不揮発性記憶手段が記憶しているデータに基づいて合計データを生成する合計データ生成手段と、入力されるデータに基づいて合計データ生成手段が生成した合計データを記憶する第２の不揮発性記憶手段と、第１の不揮発性記憶手段が記憶しているデータに基づいて合計データ生成手段が生成した合計データと、第２の不揮発性記憶手段が記憶している合計データとを比較してテスト結果を出力する比較部とを具備する。
【０００９】
ここで、入力されるデータが、複数の行データ及び複数の列データを含むデータブロックであって、合計データ生成手段が、データブロックの各行データの合計を表す行合計データと、各列データの合計を表す列合計データとを生成するようにしても良い。また、合計データ生成手段が、全データの合計を表す全合計データを生成するようにしても良い。
【００１０】
本発明によれば、不揮発性メモリを含む半導体集積回路の製造工程におけるウェハテストにおいて、比較するデータ量を効率的に削減することにより、短時間にテスト結果を外部に出力させることができる。
【００１１】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態について説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１に、本発明の一実施形態に係る半導体集積回路の構成を示す。図１に示すように、この半導体集積回路は、外部から入力されるデータを記憶するフラッシュＲＯＭ１と、外部から入力されるデータ又はフラッシュＲＯＭ１が記憶しているデータによって構成されるデータブロックの各行のデータを合計した行合計データ、各列のデータを合計した列合計データ、及び、全データを合計した全合計データを生成する合計データ生成部３と、外部から入力されるデータに基づいて合計データ生成部３が生成した合計データを記憶するフラッシュＲＯＭ２と、フラッシュＲＯＭ１が記憶しているデータに基づいて合計データ生成部３が生成した合計データとフラッシュＲＯＭ２が記憶している合計データとを比較してテスト結果を出力する比較部４とを含む。
【００１２】
この半導体集積回路には、例えば、図２に示す表において４行４列のデータブロックで表されるデータが入力される。ここでは、データの行数をアドレス、データの列数をビットとし、例として、４×４個のデータを１６進表示で表している。
【００１３】
まず、フラッシュＲＯＭ１及びフラッシュＲＯＭ２にデータを記憶させる過程について説明する。
フラッシュＲＯＭ１は、外部から入力されたデータをデータブロックの形態で記憶する。合計データ生成部３は、入力されたデータに基づいて、各アドレスデータの合計データ、各ビットデータの合計データ、及び、全データの合計データを生成する。
【００１４】
本実施例においては、アドレス「０」のデータが「０１，３ｂ，０５，１ｄ」であるので、アドレス「０」のデータの合計は「５ｅ」となる。また、ビット「０」のデータが「０１，１ｃ，０６，２ｆ」であるので、ビット「０」のデータの合計は「５２」となる。同様に、合計データ生成部３は、アドレス「１」〜「３」のデータの合計「２ｅ，１ｄ，３ｆ」、及び、ビット「１」〜「３」のデータの合計「４６，２５，２ｂ」を算出する。さらに、合計データ生成部３は、アドレス「０」〜「３」のデータの合計、又は、ビット「０」〜「３」のデータの合計を用いて、全データの合計「ｅ８」を算出する。
【００１５】
フラッシュＲＯＭ２は、合計データ生成部３において生成された各アドレスデータの合計データ、各ビットデータの合計データ、及び、全データの合計データを記憶する。
【００１６】
次に、ウェハテストにおいて、フラッシュＲＯＭ１が記憶しているデータの破損の有無を判定する過程について説明する。
合計データ生成部３は、外部から入力されるデータに基づく合計データの生成と同様に、フラッシュＲＯＭ１が記憶しているデータに基づいて、各アドレスデータの合計データ、各ビットデータの合計データ、及び、全データの合計データを生成する。
【００１７】
比較部４は、フラッシュＲＯＭ１に記憶されているデータに基づいて合計データ生成部３において生成された各アドレスデータの合計データ及び各ビットデータの合計データと、フラッシュＲＯＭ２に記憶されている各アドレスデータの合計データ及び各ビットデータの合計データとを比較し、全てのデータが一致するか否かを判定する。比較部４は、テスト結果として、全てのデータが一致するか否かを表す比較結果データを出力する。このテスト結果に基づいて、全てのデータが一致していない半導体集積回路は、ウェハテストにおいて不良品として扱われる。
【００１８】
ここでは、比較部４において、各アドレスデータの合計データ及び各ビットデータの合計データを比較しているが、これに替えて又はこれと共に、全データの合計データを比較することにしても良い。比較に用いられるデータは、求められる判定精度及びテスト時間により選択される。各アドレスデータの合計データ及び各ビットデータの合計データを用いる方が、精度良く不良品を判定できるが、全データの合計データを用いる方が、テスト時間が短くなり、テストに要するコストを削減できる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体集積回路の構成を示す。
【図２】本発明の一実施形態における入力データ及び合計データを示す。
【符号の説明】
１、２  フラッシュＲＯＭ、  ３  合計データ生成部、  ４  比較部
【図１】
2004265070.tif 000003
【図２】
2004265070.tif 000004