(57)【要約】【課題】回路規模の縮小化に寄与するとともに、処理時間を短縮させる。【解決手段】画像の１行分を構成する画素数に応じたメモリセル３２ａを備え、各メモリセル３２ａが８×３ビットのデータ容量をもつラインメモリ３２と、８×３ビットのデータを３個分記憶し、８×３ビットのデータ単位でシフトするデータレジスタ３４と、データレジスタ３４から読み出した３×３個の画素データを演算して対象画素に輪郭強調演算を施す演算回路３５と、メモリセル３２ａに記憶された３個の画素データを読み出し、そのうちの最も古い１個の画素データを除いた２個の画素データと、フレームメモリ１２から読み出した新しい１個の画素データとからなる新しい３個の画素データをラインメモリ３２に書き込むとともに、この新しい３個の画素データをデータレジスタ３４にラッチさせる制御回路３６とを設ける。【選択図】　　　　図３
2004015331.tif 000002
【特許請求の範囲】
【請求項１】
対象画素とこれを囲む複数の参照画素とからなるＭ行Ｎ列（Ｍは主走査方向の画素数、Ｎは副走査方向の画素数）の画素を用い、対象画素に輪郭強調処理を施す輪郭強調回路において、
画像の１行分を構成する画素数に応じたメモリセルを備え、各画素の画素データをＬビットとしたときに、各メモリセルがＬ×Ｎビットのデータ容量をもつラインメモリと、
Ｌ×ＮビットのデータをＭ個分記憶し、Ｌ×Ｎビットのデータ単位でシフトするデータレジスタと、
このデータレジスタから読み出したＭ×Ｎ個の画素データを演算して対象画素に輪郭強調演算を施す演算回路と、
前記メモリセルに記憶されたＮ個の画素データを読み出し、そのうちの最も古い１個の画素データを除いたＮ−１個の画素データと、フレームメモリから読み出した新しい１個の画素データとからなる新しいＮ個の画素データを前記ラインメモリに書き込むとともに、この新しいＮ個の画素データをデータレジスタにラッチさせる制御回路とを設けたことを特徴とする輪郭強調回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プリンタなどに用いられる輪郭強調回路に関する。
【０００２】
【従来の技術】
デジタルカメラやスキャナ、パソコンなどから画像データを取り込んで画像を記録するプリンタでは、入力された画像データをそのままプリントすると、記録紙の伝熱などにより画像の輪郭がぼけて鮮鋭度が低下してしまう。このため、プリントの前に画像データに対して輪郭強調処理を施している。
【０００３】
図７に示すように、輪郭強調処理を施す輪郭強調回路１０１は、記録ヘッドの主走査方向Ｍ’に並べられた１行分の画素データを記憶するシフトレジスタ１０２と、輪郭強調すべき対象画素（中央に書き込まれる画素）とこれを囲む複数の参照画素（この場合は８個）とが書き込まれるバッファメモリ１０３と、このバッファメモリの各セル毎に補正係数が割り当てられたフィルタ１０４を用いて輪郭強調演算を行う演算回路１０５とで構成される。シフトレジスタ１０２は、バッファメモリ１０３が３×３の２次元マトリクスからなる場合は、副走査方向Ｓ’に３行分設けられる。
【０００４】
フレームメモリ１０６から読み出された第ｍ’行の画素データは、順番に第１シフトレジスタ１０２ａに入力され、且つ副走査方向Ｓ’にシフトされる。ここで、第２シフトレジスタ１０２ｂには第ｍ’−１行目の画素データ、第３シフトレジスタ１０２ｃには、第ｍ’−２行目の画素データがそれぞれ書き込まれていると仮定する。
【０００５】
輪郭強調回路１０１は、第ｍ’行の各画素データの書き込み後、３個のシフトレジスタ１０２ａ〜１０２ｃから３×３個の画素データを読み出し、バッファメモリ１０３に書き込む。次に、バッファメモリ１０３から９個の画素データを演算回路１０５に転送し、演算回路１０５でフィルタリング演算を施す。そして、この演算結果をシフトレジスタ１０７に転送する。なお、画素データの第１行と最終行および第１列と最終列は、参照画素が３〜５個であるので残りの画素データにはデフォルト値が入力される。
【０００６】
上記のようにして１行分の画素データの輪郭強調処理を施した後、第１シフトレジスタ１０２ａのデータを第２シフトレジスタ１０２ｂへ、第２シフトレジスタ１０２ｂのデータを第３シフトレジスタ１０２ｃへそれぞれ転送する。この転送時にフレームメモリ１０６から読み出した新しい１行分の画素データを第１シフトレジスタ１０２ａに書き込み、再び１行分の輪郭強調処理を行う。シフトレジスタ１０７内の１行分の画素データは、図示しないヘッドドライバを介して記録ヘッドに送られ、これに基づいて記録ヘッドで１ライン分の記録が行われる。
【０００７】
【発明が解決しようとする課題】
上記のように、シフトレジスタ１０２が３個設けられていると、これらの配線を独立して行わなければならないため、回路規模の縮小化が妨げられていた。また、シフトレジスタ１０２からバッファメモリ１０３へのデータ読み出し・書き込み、バッファメモリ１０３から演算回路１０５へのデータ転送などを１画素の輪郭強調処理で行う必要があるため、処理時間の短縮化が困難であった。
【０００８】
本発明は、回路規模の縮小化に寄与するとともに、処理時間を短縮させることができる輪郭強調回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明は、対象画素とこれを囲む複数の参照画素とからなるＭ行Ｎ列（Ｍは主走査方向の画素数、Ｎは副走査方向の画素数）の画素を用い、対象画素に輪郭強調処理を施す輪郭強調回路において、画像の１行分を構成する画素数に応じたメモリセルを備え、各画素の画素データをＬビットとしたときに、各メモリセルがＬ×Ｎビットのデータ容量をもつラインメモリと、Ｌ×ＮビットのデータをＭ個分記憶し、Ｌ×Ｎビットのデータ単位でシフトするデータレジスタと、このデータレジスタから読み出したＭ×Ｎ個の画素データを演算して対象画素に輪郭強調演算を施す演算回路と、前記メモリセルに記憶されたＮ個の画素データを読み出し、そのうちの最も古い１個の画素データを除いたＮ−１個の画素データと、フレームメモリから読み出した新しい１個の画素データとからなる新しいＮ個の画素データを前記ラインメモリに書き込むとともに、この新しいＮ個の画素データをデータレジスタにラッチさせる制御回路とを設けたことを特徴とする。
【００１０】
【発明の実施の形態】
図１に、本発明を実施したサーマルプリンタの概略構成を示す。サーマルプリンタ２は、インターフェイス１１、フレームメモリ１２、画像処理部１３、シフトレジスタ１４、ヘッドドライバ１５、およびサーマルヘッド１６などから構成される。サーマルプリンタ２では、デジタルカメラやパソコンなどからの画像データ１７をインターフェイス１１から取り込み、この画像データ１７に後述する各種処理を施した後、ヘッドドライバ１５を介してサーマルヘッド１６を駆動させ、記録紙１８に画像を記録する。
【００１１】
記録紙１８は、周知のように支持体上にシアン感熱発色層、マゼンタ感熱発色層、イエロー感熱発色層が順次層設されている。最上層となるイエロー感熱発色層は熱感度が最も高く、小さな熱エネルギーでイエローに発色する。最下層となるシアン感熱発色層は熱感度が最も低く、大きな熱エネルギーでシアンに発色する。イエロー感熱発色層は、４２０ｎｍの近紫外線が照射されたときに発色能力が消失する。マゼンタ感熱発色層は、イエロー感熱発色層とシアン感熱発色層との中間程度の熱エネルギーでマゼンタに発色し、３６５ｎｍの紫外線が照射されたときに発色能力が消失する。
【００１２】
図２に模式的に示すように、画像データ１７は、サーマルヘッド１６の主走査方向Ｍと副走査方向Ｓとで、複数の画素が行列状に並べられた構成となっている。画素の情報を表す画素データ２１のアドレスは、主走査方向Ｍの番号０〜ｍ、副走査方向Ｓの番号０〜ｓの組み合わせｍｓで表される。この画素データ２１は、サーマルプリンタ２内でイエロー、マゼンタ、シアンの３色で表され、各色について０〜２５５までの値が割り当てられた８ｂｉｔデータとして扱われる。
【００１３】
インターフェイス１１に取り込まれた画像データ１７は、Ａ／Ｄ変換などの各種信号処理が行われた後、フレームメモリ１２に書き込まれる。フレームメモリ１２は、３色の画素データ２１をそれぞれ独立に１フレームずつ記憶する３つのメモリ部で構成される。プリント時には、このフレームメモリ１２から画像データ１７が読み出され、画像処理部１３で色補正などの処理が施された後、輪郭強調回路３１で輪郭強調処理が施される。
【００１４】
図３に示すように、輪郭強調回路３１は、ラインメモリ３２、バッファメモリ３３、データスレジスタ３４、演算回路３５、および制御回路３６から構成される。ラインメモリ３２には、３つの画素データ２１の書き込み・読み出しが可能なメモリセル３２ａ（８ｂｉｔ×３＝２４ｂｉｔ）が、主走査方向Ｍの画素数（ｍ個）分設けられている。メモリセル３２ａのアドレスは、番号０〜ｘ（＝ｍ）で表される。
【００１５】
図４に示すように、バッファメモリ３３には、メモリセル３２ａ内のデータｄ１〜ｄ３が読み出され（Ａ）、そのうちの最も古い１個の画素データｄ１を除いた２個の画素データｄ２、ｄ３と、フレームメモリ１２から読み出した新しい１個の画素データｄ４とからなる新しい３個の画素データｄ２〜ｄ４がラインメモリ３２に書き込まれる。すなわち、読み出されたデータｄ１〜ｄ３にフレームメモリ１２からの画素データｄ４が書き込まれる（Ｂ）。これと同時に、メモリセル３２ａ内のデータを１画素データ分ラインシフトさせ（Ｃ）、このラインシフトさせたデータｄ２〜ｄ４を元のメモリセル３２ａに書き戻す（Ｄ）。この書き戻しと同時に、データレジスタ３４にラインシフト後のデータｄ２〜ｄ４がラッチされる（Ｅ）。これらの動作Ａ〜Ｅは、全ての画素データ２１について繰り返し行われ、制御回路３６から送信されるクロック信号（例えば１６クロック／１画素データの処理）によって処理タイミングが調整されている。
【００１６】
データレジスタ３４の出力信号は、演算回路３５に直接入力される（Ｆ）。このようにすると、輪郭強調演算を行う際に、１画素データ毎にラインメモリ３２にアクセスしてデータを読み込む必要がないので、輪郭強調処理を高速化させることができる。データレジスタ３４は、演算回路３５にデータを転送した後に、それまで書き込まれていたデータを１メモリセル分（２４ｂｉｔのデータ単位）データシフトさせる（Ｇ）。なお、ラインシフト時（Ｃ）およびデータシフト時（Ｇ）に、バッファメモリ３３およびデータレジスタ３４からはみ出したデータは順次廃棄される。
【００１７】
図５に示すように、演算回路３５は、減算部４１、フィルタ４２、３次元ルックアップテーブル（３ＤＬＵＴ）４３、および加算部４４から構成される。この演算回路３５は、データレジスタ３４から転送される画素データＤ１〜Ｄ９について、次式で表される演算を行う。すなわち、輪郭強調すべき画素データＤ５の演算後の画素データをＤ５’とすると、
Ｄ５’＝Ｄ５＋Σ｛（Ｄ５−Ｄｉ）×Ｋｊ｝　　　・・・（１）
（但し、ｉ、ｊ＝１〜９（≠５）、Ｋｊ：Ｄｉの画素データに対応する強調の度合を示す補正係数）。
【００１８】
減算部４１は、（１）式のうち（Ｄ５−Ｄｉ）の減算を行う。フィルタ４２は、データレジスタ３４と同様の構成を有しており、各セル毎に補正係数ｋｊが割り当てられている。補正係数ｋｊは、ｋ１＝ｋ３、ｋ４＝ｋ６、ｋ７＝ｋ９で、主走査方向Ｍに対称、副走査方向Ｓに非対称となっており、実質５個の異なる数値が入力される。３ＤＬＵＴ４３は、イエロー、マゼンタ、シアンの各色について、データレジスタ３４に書き込まれた画素データＤ１〜Ｄ９を参照して、各画素データに対応した補正係数ｋｊをフィルタ４２に割り当てる。加算部４４は、減算部４１での演算結果と補正係数ｋｊとの積の総和を求め、この総和に輪郭強調すべき画素データＤ５を加える加算を行う。このようにして輪郭強調された画素データ２１は、シフトレジスタ１４に転送される。
【００１９】
演算回路３５における処理は、ライン間の干渉を避けるためバッファメモリ３３に書き込まれる画素データ２１の処理に２画素分先行して行われる。また、画像データ１７の第１行と最終行および第１列と最終列は、参照画素が３〜５個であるので残りの画素データにはデフォルト値が自動的に入力される。
【００２０】
シフトレジスタ１４は、１ライン分の画素データ２１の書き込み・読み出しが可能な構成となっている。シフトレジスタ１４に書き込まれた画素データ２１は、ヘッドドライバ１５に転送される。ヘッドドライバ１５は、１ライン分の画素データ２１に基づいてサーマルヘッド１６を駆動させ、記録紙１８に熱記録を行う。熱記録後の記録紙１８は、図示しない光定着装置により光定着され、画像データ１７に基づいた画像が記録紙１８に記録される。
【００２１】
次に、上記実施形態による作用について、図６を参照しながら説明する。インターフェイス１１に取り込まれた画像データ１７は、フレームメモリ１２に書き込まれ、輪郭強調回路３１で輪郭強調処理が施される。輪郭強調処理は、メモリセル３２ａ内のデータをバッファメモリ３３に読み出し（ａ）、この読み出されたデータにフレームメモリ１２からの画素データ２１を書き込む（ｂ）。そして、メモリセル３２ａ内のデータを１画素データ分ラインシフトする（ｃ）。このラインシフトさせたデータを元のメモリセル３２ａに書き戻す（ｄ）。
【００２２】
メモリセル３２ａへの書き戻しと同時に、ラインシフト後のメモリセル３２ａのデータをデータレジスタ３４にラッチする（ｅ）。データレジスタ３４に書き込まれたデータを演算回路３５に送信し、演算回路３５で輪郭強調演算を行う（ｆ）。そして、輪郭強調された画素データ２１をシフトレジスタ１４に転送し（ｇ）、データレジスタ３４のそれまで書き込まれていたデータを１メモリセル分データシフトさせる（ｈ）。
【００２３】
ｂでメモリセル３２ａに書き込まれた画素データ２１の番号ｍが最大値（ｍａｘ）でない場合は、ｍを＋１して次に読み出す画素データのアドレスに進める（ｉ）。ｍ＝ｍａｘ（１ラインの最終画素データ）である場合は、ｍを０、ｓを＋１して、次のラインの画素データにアドレスを進める（ｊ）。次に、メモリセル３２ａの番号ｘが最大値（ｍａｘ）でない場合は、ｘを＋１して次のメモリセル３２ａにアドレスを進め（ｋ）、ｘ＝ｍａｘである場合は、ｘを０にする（ｌ）。このようにして、１つ１つの画素データ２１に対して輪郭強調を施す。
【００２４】
シフトレジスタ１４に書き込まれた画素データ２１を、ヘッドドライバ１５に転送する。ヘッドドライバ１５は、１ライン分の画素データ２１に基づいてサーマルヘッド１６を駆動させ、記録紙１８に熱記録を行う。これら一連の動作をイエロー、マゼンタ、シアン各色について順次行い、イエロー、マゼンタ画像の熱記録後には、光定着装置で光定着を施す。このようにして、画像データ１７に基づいた画像が記録紙１８に記録される。
【００２５】
上記実施形態では、画素データのビット数を８ビットとしているが、本発明はこれに限定されない。また、サーマルプリンタを例に挙げて説明したが、他のプリンタにも本発明を適用することができる。
【００２６】
【発明の効果】
以上のように、本発明の輪郭強調回路によれば、Ｌ×Ｎビットのデータ容量をもつ単一のラインメモリを用いているので、回路規模の縮小化に寄与することができる。また、輪郭強調演算を行う際に、１画素データ毎にラインメモリにアクセスしてデータを読み込む必要がないので、処理時間を短縮させることができる。
【図面の簡単な説明】
【図１】本発明を実施したサーマルプリンタの概略図である。
【図２】画像データの構成を模式的に示す図である。
【図３】輪郭強調回路の構成を示す図である。
【図４】輪郭強調回路の一連の処理を示す説明図である。
【図５】演算回路の構成を示す図である。
【図６】輪郭強調回路の一連の処理を示すフローチャートである。
【図７】従来の輪郭強調回路の構成を示す図である。
【符号の説明】
２　サーマルプリンタ
１６　サーマルヘッド
２１　画素データ
３１　輪郭強調回路
３２　ラインメモリ
３２ａ　メモリセル
３３　バッファメモリ
３４　データレジスタ
３５　演算回路
３６　制御回路
４２　フィルタ
【図１】
2004015331.tif 000003
【図２】
2004015331.tif 000004
【図３】
2004015331.tif 000005
【図４】
2004015331.tif 000006
【図５】
2004015331.tif 000007
【図６】
2004015331.tif 000008
【図７】
2004015331.tif 000009