(57)【要約】【課題】画面上に縞を生じさせずに画像品質が向上した平板表示素子を提供することを目的とする。【解決手段】駆動薄膜トランジスタ、前記駆動薄膜トランジスタによって駆動される第１電極、及び前記第１電極と共に発光部を駆動する第２電極を具備したサブピクセルがマトリックス状に配列された平板表示素子であって、前記駆動薄膜トランジスタの半導体チャンネルを形成する半導体層には直線状の不均一部が所定の間隔で形成されており、１列の駆動薄膜トランジスタの半導体チャンネルそれぞれを接続する仮想線Ｌ２は前記不均一部と平行しないことを特徴とする平板表示素子。これにより、各半導体チャンネルが不均一部を含まないためにサブピクセル間に輝度差がなく、したがって非常に均一な輝度を示して画像の品質が向上するという長所がある。【選択図】図９
2004326096.tif 000002
【特許請求の範囲】
【請求項１】
駆動薄膜トランジスタ、前記駆動薄膜トランジスタによって駆動される第１電極、及び前記第１電極と共に発光部を駆動する第２電極を具備したサブピクセルがマトリックス状に配列された平板表示素子であって、
前記駆動薄膜トランジスタは半導体層から形成された半導体チャンネルを含み、前記半導体層上には直線状の不均一部が互いに離隔されており、１列の駆動薄膜トランジスタの半導体チャンネルそれぞれを接続する仮想線は前記不均一部と平行しないことを特徴とする平板表示素子。
【請求項２】
前記駆動薄膜トランジスタの半導体チャンネルを接続する仮想線は直線でないことを特徴とする請求項１に記載の平板表示素子。
【請求項３】
前記駆動薄膜トランジスタの半導体チャンネルを接続する仮想線はジグザグ状になっていることを特徴とする請求項２に記載の平板表示素子。
【請求項４】
前記ジグザグ状は規則的なジグザグ状であることを特徴とする請求項３に記載の平板表示素子。
【請求項５】
前記ジグザグ状は不規則的なジグザグ状であることを特徴とする請求項３に記載の平板表示素子。
【請求項６】
前記ジグザグ状は２段のジグザグ状であることを特徴とする請求項３に記載の平板表示素子。
【請求項７】
前記ジグザグ状は３段のジグザグ状であることを特徴とする請求項３に記載の平板表示素子。
【請求項８】
前記不均一部は一定の間隔で形成されたことを特徴とする請求項１に記載の平板表示素子。
【請求項９】
前記不均一部は一定の間隔で形成され、前記ジグザグ状の幅は前記不均一部の幅より大きいことを特徴とする請求項３に記載の平板表示素子。
【請求項１０】
駆動薄膜トランジスタ、前記駆動薄膜トランジスタによって駆動される第１電極、及び前記第１電極と共に発光部を駆動する第２電極を具備したサブピクセルがマトリックス状に配列された平板表示素子であって、
前記駆動薄膜トランジスタは半導体層から形成された半導体チャンネルを含み、前記半導体層上には直線状の不均一部が互いに離隔されており、前記駆動薄膜トランジスタの半導体チャンネルそれぞれは少なくとも一つの不均一部を具備したことを特徴とする平板表示素子。
【請求項１１】
前記半導体チャンネルそれぞれは同数の不均一部を具備したことを特徴とする請求項１０に記載の平板表示素子。
【請求項１２】
前記駆動薄膜トランジスタの半導体チャンネルは、非結晶質シリコンを多結晶質シリコンに結晶化させるために照射されるレーザービームの幅と、前記レーザービームがオーバーラップされていない部分の比率とを乗算した数値の長さを有することを特徴とする請求項１１に記載の平板表示素子。
【請求項１３】
前記不均一部は一定の間隔で形成されたことを特徴とする請求項１０に記載の平板表示素子。
【請求項１４】
駆動薄膜トランジスタ、前記駆動薄膜トランジスタによって駆動される第１電極、及び前記第１電極と共に発光部を駆動する第２電極を具備したサブピクセルがマトリックス状に配列された平板表示素子であって、
前記駆動薄膜トランジスタは半導体層から形成された半導体チャンネルを含み、前記半導体層上には直線状の不均一部が互いに離隔されており、前記駆動薄膜トランジスタの半導体チャンネルは前記不均一部間に形成されたことを特徴とする平板表示素子。
【請求項１５】
前記不均一部は一定の間隔で形成されたことを特徴とする請求項１４に記載の平板表示素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は平板表示素子に係り、より詳細には駆動薄膜トランジスタを具備したアクティブマトリックス平板表示素子に関する。
【背景技術】
【０００２】
図１には通常の平板表示素子の回路図が図示されており、図２には図１のＡ部分の構成が概略的に図示されており、図３には図１のＢ部分の構成が概略的に図示されているが、図３に図示された駆動薄膜トランジスタ５０は図４（Ａ）及び図４（Ｂ）のような断面を有する。ここで、図４（Ａ）は平板表示素子が電界発光素子である場合であり、図４（Ｂ）は平板表示素子が液晶表示素子である場合であるが、いずれの場合にも駆動薄膜トランジスタの構成は同一または類似しているといえる。
【０００３】
図４（Ａ）及び図４（Ｂ）から分かるように、前記駆動薄膜トランジスタ５０の通電チャンネルを形成する半導体チャンネル８０は基板８１、９１上に形成されたバッファ層８２、９２上に形成されるが、この半導体チャンネルが多結晶質半導体層で形成される場合には、図５に図示されたように非晶質半導体層８０ａにレーザー光線８０ｃを照射して多結晶質半導体層８０ｂに結晶化する。このようなレーザー光線を利用した半導体層の結晶化方法、すなわちＥＬＡ（Ｅｘｃｉｍｅｒ  Ｌａｓｅｒ  Ａｎｎｅａｌｉｎｇ）方法は米国特許第６，４９５，４０５号公報に開示されている。前記結晶化において、幅が狭いレーザー光線で広い面積の非晶質半導体層を結晶化するためには、非晶質半導体層の一領域にレーザーを照射した後、図５に図示された矢印方向の側方向に一定距離だけシフトを反復する。この時、前記シフトされる距離はレーザー光線の幅より狭く、通常的に前記レーザー光線の幅の１％〜１５％程度シフトされるので、８０％〜９９％の領域はオーバーラップされて結晶化される。このような方法で結晶化を進めれば一領域は数回にかけてレーザー光線を照射されて結晶化される。
【０００４】
しかし、このような方法で結晶化された多結晶質半導体層には図６に図示されたような直線状の縞Ｍが形成されるが、この縞は他の部分とその特性が異なるので不均一部と称する。この不均一部Ｍは、レーザー光線自体の不安定性及びエッジ部の光不均一性によって形成されるものと推定され、この部分は駆動薄膜トランジスタの作動条件によって他の領域とは異なる導電性を有するために画像の輝度不均一性の原因となる。このような事項は図７に図示された半導体層の位置による導電性グラフ（９０％のオーバーラップ条件）から分かるところ、前記導電性は前記不均一部の位置に対応して反復性を有する。
【０００５】
図８には、前記不均一部の位置を考慮せずに一列Ｌ１に沿って配列された従来の平板表示素子の半導体チャンネルが図示されているが、半導体チャンネルの黒／白で図示されたように半導体チャンネルの一部列は前記不均一部を含んでおらず、他の一部列は不均一部を含んでいる。
【特許文献１】米国特許第６，４９５，４０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、半導体チャンネルの導電性に差が発生するが、このためにサブピクセルに同じ信号が与えられても、不均一部を有する駆動薄膜トランジスタを具備したサブピクセルの発光部６０と不均一部のない駆動薄膜トランジスタを具備したサブピクセルの発光部６０間には輝度差があり、これは画面上に縞を生じさせて画像品質を低下させるという問題を引き起こす。
【０００７】
本発明は、前記のような問題を解決して、画面上に縞を生じさせずに画像品質が向上した平板表示素子を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記のような目的を達成するために本発明は、駆動薄膜トランジスタ、前記駆動薄膜トランジスタによって駆動される第１電極、及び前記第１電極と共に発光部を駆動する第２電極を具備したサブピクセルがマトリックス状に配列された平板表示素子であって、前記駆動薄膜トランジスタは半導体層から形成された半導体チャンネルを含み、前記半導体層上には直線状の不均一部が互いに離隔されており、１列の駆動薄膜トランジスタの半導体チャンネルそれぞれを接続する仮想線は前記不均一部と平行しないことを特徴とする平板表示素子を提供する。
【０００９】
前記駆動薄膜トランジスタの半導体チャンネルを接続する仮想線は直線でないことが望ましく、ジグザグ状になっていることがさらに望ましい。また、前記ジグザグ状は規則的なジグザグ状であることもあり、不規則的なジグザグ状であることもある。さらに、前記ジグザグ状は２段のジグザグ状であることもあり、３段のジグザグ状であることもある。前記不均一部は一定の間隔で形成され、前記ジグザグ状の幅は前記不均一部の幅より大きいことが望ましい。
【００１０】
また、前記のような目的を達成するために本発明は、駆動薄膜トランジスタ、前記駆動薄膜トランジスタによって駆動される第１電極、及び前記第１電極と共に発光部を駆動する第２電極を具備したサブピクセルがマトリックス状に配列された平板表示素子であって、前記駆動薄膜トランジスタは半導体層から形成された半導体チャンネルを含み、前記半導体層上には直線状の不均一部が互いに離隔されており、前記駆動薄膜トランジスタの半導体チャンネルそれぞれは少なくとも一つの不均一部を具備したことを特徴とする平板表示素子を提供する。前記半導体チャンネルそれぞれは同数の不均一部を具備することが望ましい。前記駆動薄膜トランジスタの半導体チャンネルは、非結晶質シリコンを多結晶質シリコンに結晶化させるために照射されるレーザービームの幅と、前記レーザービームがオーバーラップされていない部分の比率とを乗算した数値の長さを有することが望ましい。
【００１１】
さらに、前記のような目的を達成するために本発明は、駆動薄膜トランジスタ、前記駆動薄膜トランジスタによって駆動される第１電極、及び前記第１電極と共に発光部を駆動する第２電極を具備したサブピクセルがマトリックス状に配列された平板表示素子であって、前記駆動薄膜トランジスタは半導体層から形成された半導体チャンネルを含み、前記半導体層上には直線状の不均一部が互いに離隔されており、前記駆動薄膜トランジスタの半導体チャンネルは前記不均一部間に形成されたことを特徴とする平板表示素子を提供する。前記不均一部は一定の間隔で形成される。
【発明の効果】
【００１２】
本実施例によれば、各半導体チャンネルが不均一部を含まないためにサブピクセル間に輝度差がなく、したがって非常に均一な輝度を示して画像の品質が向上するという長所がある。
【発明を実施するための最良の形態】
【００１３】
添付された図面を参照して本発明の実施の形態を詳細に説明する。
【実施例１】
【００１４】
図９には本発明の第１実施例による平板表示素子のサブピクセルが図示されており、図１０には第１実施例による平板表示素子の半導体チャンネルの配列が図示されている。また、この平板表示素子の回路図は図１に図示されており、一サブピクセルの構造は図３に概略的に図示されており、平板表示素子の例として図４（Ａ）には電界発光素子が図示されており、図４（Ｂ）には液晶表示素子が図示されている。
【００１５】
前記平板表示素子は、駆動薄膜トランジスタ５０、前記駆動薄膜トランジスタによって駆動される第１電極６１、及び前記第１電極と共に発光部を駆動する第２電極６２を具備したサブピクセルがマトリックス状に配列された平板表示素子である。前記駆動薄膜トランジスタの半導体チャンネル８０は多結晶質シリコンで形成された半導体層８０ｂがエッチングされることによって形成されるが、前記半導体層には直線状の不均一部Ｍが所定の間隔で形成されており、したがって、前記駆動薄膜トランジスタの半導体チャンネルにはその位置によって不均一部が含まれることもあり、含まれないこともある。前記不均一部の間隔は一定であることが一般的であるが、一定でない場合もありうる。
【００１６】
前記駆動薄膜トランジスタ５０は各サブピクセル毎に個別的に接続されてほぼマトリックス状に配列されるが、第１方向に配列された１列の薄膜トランジスタが前記第１方向に直交する第２方向に配列されることによって全体的にマトリックス状に配列される。前記第１方向とは、例えば第３導線７０が延びた方向でもあり、これに直交する方向でもある。また、駆動薄膜トランジスタの一部を構成する半導体チャンネルもほぼマトリックス状に配列される。
【００１７】
本実施例において、前記１列の駆動薄膜トランジスタの半導体チャンネルはこれらそれぞれを接続する仮想線Ｌ２が前記不均一部Ｍと平行しないように配列される。前記１列の半導体チャンネルを不均一部と平行しないように配列する方法は多様であるが、例えば、１列の半導体チャンネルを全体的に対角線状に配列する場合（図示せず）がある。この場合には、前記１列の半導体チャンネルを接続する仮想線が直線をなすが、前記不均一部と所定の角度をなすので不均一部と平行にならない。
【００１８】
１列の半導体チャンネルの他の配列方法として、半導体チャンネルが直線を形成しないように配列する方法がある。その代表的な方法としては、図９及び図１０に図示されたようにこれらをジグザグ状に配列する方法がある。この場合には１列をなす半導体チャンネルが規則的にジグザグ状Ｌ２で配列されている。本実施例では不均一部の間隔が一定である場合を想定しているが、この場合に前記ジグザグ状の幅、すなわち半導体チャンネルを接続する仮想線Ｌ２の最右側地点と最左側地点間の水平距離は前記不均一部Ｍの幅より長いことが望ましい。前記ジグザグ状の幅が狭すぎれば前記仮想線Ｌ２が実質的に直線と同一になるからである。
【００１９】
図１０には、半導体チャンネルのうち不均一部Ｍを含んでいる半導体チャンネルはその内部を黒く表示し、不均一部を含んでいない半導体チャンネルはその内部を白く図示した。半導体チャンネルを図１０に図示されたように規則的なジグザグ状に配列することによって、１列の半導体チャンネル全体が不均一部を含んでいる場合と、１列の半導体チャンネル全体が不均一部を含んでいない場合とが防止される。したがって、不均一部を含んでいるかどうかによる輝度差が１列に発生せずに画面全体に均一に分布され、結局作動時に画面上に縞が生じなくなる。輝度差を有するサブピクセルが画面全体に均一に分布されれば、輝度差を肉眼で識別し難くて画像の品質が向上する。
【００２０】
第１実施例の変形例として、２以上の隣接した半導体チャンネルを縛ってジグザグに配列する場合がありえる。すなわち、ジグザグ状が図１０に図示されたように左側及び右側に折れる２段ジグザグ状である場合に、左側に２つの半導体チャンネルが連続して配置され、その次に右側に２つの半導体チャンネルが連続して配置される形態が反復されたジグザグ状も可能である。もちろん３つの半導体チャンネルを縛ってジグザグ状に配列することもできる。
【００２１】
以下、前記平板表示素子の全体的な構成及び作動について説明する。
【００２２】
図１には平板表示素子に使われる回路の一実施例が図示されている。前記回路はスイッチング薄膜トランジスタ１０、駆動薄膜トランジスタ５０、ストレージキャパシタ４０、及び発光部６０を具備するが、前記スイッチング薄膜トランジスタの第１ソース電極１２は第１導線２０によって水平駆動回路Ｈに接続され、スイッチング薄膜トランジスタの第１ゲート電極１１は第２導線３０によって垂直駆動回路Ｖに接続され、スイッチング薄膜トランジスタの第１ドレイン電極１３はストレージキャパシタの第１キャパシタ電極４１及び駆動薄膜トランジスタ５０の第２ゲート電極５１と接続される。前記ストレージキャパシタの第２キャパシタ電極４２及び駆動薄膜トランジスタの第２ソース電極５２は第３導線７０と接続され、駆動薄膜トランジスタの第２ドレイン電極５３は発光部６０の第１電極６１と接続され、発光部の第２電極６２は前記第１電極と所定の間隙をおいて第１電極に対向して配置され、第１電極と第２電極間には平板表示素子の種類によって有機物、無機物、または液晶などが配置される。
【００２３】
図３には、前記スイッチング薄膜トランジスタ１０及び駆動薄膜トランジスタ５０を具備した平板表示素子の一サブピクセルが図示されている。図３には電気が通じる部分だけ図示され、図４（Ａ）及び図４（Ｂ）に図示された基板８１、９１、バッファ層８２、９２、各種絶縁層８３、８４、８５、平坦化層８６、発光層８７、液晶層９８、第２電極６２、偏光層１０３、配向層９７、９９、カラーフィルタ層１０１は図示されなかった。図３の各構成部分が重なった部分のうち、斜線が引かれた部分だけ通電されるように接続されている。
【００２４】
前記第１ゲート電極１１に電圧が印加されれば第１ソース電極１２と第１ドレイン電極１３とを接続する半導体チャンネルに導電チャンネルが形成されるが、この時、前記第１導線によって第１ソース電極１２に電荷が供給されれば第１ドレイン電極１３に電荷が移動する。第３導線７０には前記一サブピクセルによって表現される輝度を決定する電荷量が供給され、前記第１ドレイン電極によって第２ゲート電極５１に電荷が供給されれば第２ソース電極５２の電荷が第２ドレイン電極５３に移動して発光部の第１電極５３（６１）を駆動する。前記ストレージキャパシタ４０は第１電極の作動を維持するかまたは駆動速度を向上させる機能を行う。参考的に、前記スイッチング薄膜トランジスタと駆動薄膜トランジスタとの断面構造は互いに類似しており、接続される隣接構成要素は相異なる。
【００２５】
図４（Ａ）に図示された電界発光素子は基板８１、駆動薄膜トランジスタ５０、第１導線２０、第２導線３０、及び第１電極６１、発光層８７、及び第２電極６２を具備する。電界発光素子が背面発光型である場合には前記基板８１が透明な素材、例えばガラスで形成され、前記第２電極はアルミニウムのように反射率の良好な金属素材で形成されることが望ましい。電界発光素子が全面発光型の場合には前記第２電極が透明な導電体、例えばＩＴＯで形成され、第１電極は反射率が良い金属素材で形成されることが望ましい。
【００２６】
前記基板上には全体的にバッファ層８２が形成され、その上には半導体層８０が形成され、その上には全体的に第１絶縁層８３が形成され、その上には第２ゲート電極５１が所定パターンで形成され、その上には全体的に第２絶縁層８４が形成される。第２絶縁層が形成された後にはドライエッチングなどの工程によって前記第１絶縁層及び第２絶縁層をエッチングして前記半導体層から半導体チャンネル８０を形成し、その一部分を所定のパターンで形成される第２ソース電極５２及び第２ドレイン電極５３と接続させる。前記第２ソース電極５２及び第２ドレイン電極５３が形成された後にはこれら上に第３絶縁層８５を形成し、その一部をエッチングして第２ドレイン電極５３と第１電極６１との導電通路を形成する。前記第３絶縁層上に第１電極を形成した後には平坦化層８６を形成し、第１電極に対応する部分をエッチングする。その後、前記第１電極上に発光層８７を形成し、発光層上に第２電極６２を形成する。
【００２７】
前記駆動薄膜トランジスタ５０は第２ソース電極５２、第２ドレイン電極５３、第２ゲート電極５１、及び半導体チャンネル８０を具備するが、一般的に前記第２ソース電極５２と第２ドレイン電極５３とは同じ水平面上で互いに間隙をおいて配置されるものの前記半導体チャンネル８０によって通電されるようにそれぞれ半導体チャンネルと接続され、前記第２ゲート電極５１は第２ソース電極、第２ドレイン電極、及び半導体チャンネルと絶縁されるものの前記半導体チャンネルの上側、そして第２ソース電極と第２ドレイン電極間に配置される。一方、薄膜トランジスタは前記電極及び半導体層の配置構造によってスタガ型、逆スタガ型及びコプラナー型、逆コプラナー型に区切られるが、本実施例ではコプラナー型を例として説明するが、本発明がこれに限定されることではない。本実施例においては前記第１導線はデータを伝送するデータラインに該当し、第２導線はスキャンラインに該当するとする。
【００２８】
図４（Ａ）を参照して電界発光素子の構造を詳細に説明する。電界発光素子においては前記第１電極６１上に発光層８７が形成され、前記発光層上に第２電極６２が形成される。電界発光素子は有機電界発光素子と無機電界発光素子とに区切られるところ、有機電界発光素子の場合には前記発光層が大きく電子輸送層、発光物質層、及びホール輸送層で構成され、無機電界発光素子の場合には前記第１電極及び第２電極それぞれと発光層間に絶縁層が介在される。
【００２９】
有機電界発光素子の発光物質層を形成する有機物としては、フタロシアニン（ＣｕＰｃ）、Ｎ，Ｎ−ジ（ナフタレン−１−イル）−Ｎ，Ｎ’−ジフェニル−ベンジジン（ＮＰＢ）、トリス−８−ヒドロキシキノリンアルミニウム（Ａｌｑ３）等が利用されるが、前記第１電極及び第２電極に電荷を供給すればホールと電子とが結合されて励起子を生成し、この励起子が励起状態から基底状態に変わるにつれて前記発光物質層が発光する。
【００３０】
無機電界発光素子の場合には、前記第１電極及び第２電極の内側面に配置された絶縁層間の無機物層が発光するが、前記無機物としては金属硫化物であるＺｎＳ、ＳｒＳ、ＣｓＳなどが利用され、最近ではＣａＣａ２Ｓ４、ＳｒＣａ２Ｓ４などのアルカリ土類カルシウム硫化物と金属酸化物なども利用されている。前記無機物と共に発光層を形成する発光中心原子ではＭｎ、Ｃｅ、Ｔｂ、Ｅｕ、Ｔｍ、Ｅｒ、Ｐｒ、Ｐｂなどを含む遷移金属またはアルカリ希土類金属が利用される。前記第１電極及び第２電極に電圧を加えれば電子が加速されて発光中心原子と衝突するが、この時、発光中心原子の電子がさらに高いエネルギー準位に励起されていて基底状態に遷移され、これにより前記無機物層が発光する。
【００３１】
以下、図４（Ｂ）を参照して液晶表示素子の前記電界発光素子と相異なる事項を中心として説明する。前記液晶表示素子は第１基板９１、駆動薄膜トランジスタ５０、第１導線２０、第２導線３０、第１電極６１、第１配向層９７、第２基板１０２、第２電極６２、第２配向層９９、液晶層９８、及び偏光層１０３を具備するが、第１基板は電界発光素子の基板８１に対応する。前記第２基板１０２は前記第１基板とは別途に製造され、その内側面にはカラーフィルタ層１０１が形成される。第２電極６２は前記カラーフィルタ層上に形成される。第１電極６１と第２電極６２上にはそれぞれ第１配向層９７と第２配向層９９とが形成されるが、これらはこれらの間に形成される液晶層９８の液晶を配向する。偏光層１０３は前記第１基板と第２基板との外面に形成される。スペーサ１０４は前記第１基板と第２基板間の間隔を維持させる。
【００３２】
前記液晶表示素子は前記液晶の配列によって光を通過または通過させないが、この液晶は前記第１電極と第２電極間の電位差によってその配列が決定され、前記液晶層を通過した光は前記カラーフィルタ層１０１の色を帯びるようになって画像を具現する。
【実施例２】
【００３３】
図１１を参照して本発明による第２実施例の前記第１実施例と相異なる事項を中心として説明する。本実施例が第１実施例と相異なる点は半導体チャンネルが形成するジグザグ状Ｌ３が不規則的であるということである。本発明の半導体チャンネルの配列形態が必ず規則的に左右に往復するジグザグ状に限定されることではないので、本実施例のように不規則的に往復するジグザグ状も本発明の範囲に属する。前記第１実施例の場合のように半導体チャンネルを規則的に配列せずに本実施例のように不規則的に配列しても第１実施例から得られる効果と類似した効果を得られる。
【実施例３】
【００３４】
図１２を参照して本発明による第３実施例を前記第２実施例と相異なる事項を中心として説明する。本実施例が第２実施例と相異なる点は、半導体チャンネルが形成するジグザグ状Ｌ４が不規則な３段のジグザグ状であるという点である。本発明でいうジグザグ状が必ず２段のジグザグ状に限定されることではないので、本実施例の場合のように不規則な３段のジグザグ状も本発明の範囲に属する。前記第２実施例の場合のように半導体チャンネルを２段に配列せずに本実施例のように不規則な３段に配列しても第２実施例から得られる効果と類似した効果を得られる。本実施例の変形例として、１列の半導体チャンネルを規則的な３段のジグザグ状に構成することもできる。１列の半導体チャンネルを３段のジグザグ状に配列する場合にも前記第１実施例と類似した効果を得られ、特に前記不均一部の間隔が広い場合に有利である。
【実施例４】
【００３５】
図１３を参照して本発明による第４実施例の前記第１実施例と相異なる事項を中心として説明する。本実施例が第１実施例と相異なる点は、半導体チャンネル８０いずれも不均一部を含むように形成されるということである。
【００３６】
本実施例による平板表示素子は駆動薄膜トランジスタ、前記駆動薄膜トランジスタによって駆動される第１電極、及び前記第１電極と共に発光部を駆動する第２電極を具備したサブピクセルがマトリックス状に配列された平板表示素子であって、前記駆動薄膜トランジスタの半導体チャンネルを形成する半導体層には直線状の不均一部が所定の間隔で形成されており、前記駆動薄膜トランジスタの半導体チャンネルいずれも不均一部を具備する。
【００３７】
すなわち、半導体チャンネルはジグザグ状に配列されることではなく仮想線Ｌ５に沿って平行に配列され、各半導体チャンネルいずれも不均一部Ｍを具備する。図１３には、一つの半導体チャンネルが一つの不均一部を具備していると図示されているが、一つの半導体チャンネルが２以上の不均一部を含むことも本発明の範囲に含まれる。また、本発明は各半導体チャンネルが有する不均一部の数が一定な場合に限定されず、例えば一部の半導体チャンネルは一つの不均一部を、他の半導体チャンネルは二つの不均一部を有する場合も本発明に含まれる。但し、各サブピクセルの輝度差を減らすために各半導体チャンネルが有する不均一部の数が同一であることが望ましい。
【００３８】
本実施例においては、各半導体チャンネルの横方向間隔と不均一部の横方向間隔間に整数倍の関係があることが望ましく、半導体層の形成後に半導体チャンネルを形成する時、各半導体チャンネルが不均一部を含む必要がある。特に前記駆動薄膜トランジスタの半導体チャンネルは、非結晶質シリコンを多結晶質シリコンに結晶化させるために照射されるレーザービームの幅と、前記レーザービームがオーバーラップされていない部分との比率を乗算した数値の長さを有することが望ましい。
【００３９】
本実施例によれば、各半導体チャンネルが同数の不均一部を含むためにサブピクセル間に輝度差がなく、したがって非常に均一な輝度を示すので画像の品質が向上するという長所がある。
【００４０】
図１４を参照して本発明による第５実施例の前記第４実施例と相異なる事項を中心として説明する。本実施例が第４実施例と相異なる点は、半導体チャンネル８０のいずれも不均一部を含まないように形成されるということである。すなわち、前記駆動薄膜トランジスタの半導体チャンネルは前記不均一部間に形成される。本実施例においても、半導体チャンネルはジグザグ状に配列されることではなく仮想線Ｌ６に沿って平行に配列されるが、各半導体チャンネルは不均一部Ｍ間に形成される。
【００４１】
本実施例において各半導体チャンネルの横方向間隔と不均一部の横方向間隔間に整数倍の関係があることが望ましく、半導体層形成後に半導体チャンネルを形成する時、各半導体チャンネルを不均一部間に配置する必要がある。
【００４２】
本発明は図面に図示された実施例を参考として説明されたが、これは例示的なものに過ぎず、当業者ならばこれより多様な変形及び均等な他の実施例が可能であるという点を理解できる。したがって、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想によって定められねばならない。
【産業上の利用可能性】
【００４３】
本発明は、薄膜トランジスタによって駆動されるアクティブマトリックス平板表示素子に適用できる。
【図面の簡単な説明】
【００４４】
【図１】平板表示素子の回路を示す回路図である。
【図２】図１のＡ部分を示す概略図である。
【図３】図１のＢ部分を示す概略図である。
【図４】（Ａ）は図３のIV−IV線に沿った電界発光素子の断面図であり、（Ｂ）は図３のIV−IV線に沿った液晶表示素子の断面図である。
【図５】半導体層の結晶化工程を示す斜視図である。
【図６】結晶化工程が完了した状態の半導体層を示す平面図である。
【図７】結晶化工程が完了した半導体層の位置別導電性を示すグラフである。
【図８】従来の平板表示素子の半導体チャンネルの配列を示す概略図である。
【図９】図２に対応して本発明の第１実施例による平板表示素子を示す概略図である。
【図１０】図８に対応して本発明の第１実施例による平板表示素子の半導体チャンネルの配列を示す概略図である。
【図１１】図８に対応して本発明の第２実施例による平板表示素子を示す概略図である。
【図１２】図８に対応して本発明の第３実施例による平板表示素子の半導体チャンネルの配列を示す概略図である。
【図１３】図８に対応して本発明の第４実施例による平板表示素子の半導体チャンネルの配列を示す概略図である。
【図１４】図８に対応して本発明の第５実施例による平板表示素子の半導体チャンネルの配列を示す概略図である。
【符号の説明】
【００４５】
Ｖ  垂直駆動回路
Ｌ２  仮想線
Ｈ  水平駆動回路
【図１】
2004326096.tif 000003
【図２】
2004326096.tif 000004
【図３】
2004326096.tif 000005
【図４】
2004326096.tif 000006
【図５】
2004326096.tif 000007
【図６】
2004326096.tif 000008
【図７】
2004326096.tif 000009
【図８】
2004326096.tif 000010
【図９】
2004326096.tif 000011
【図１０】
2004326096.tif 000012
【図１１】
2004326096.tif 000013
【図１２】
2004326096.tif 000014
【図１３】
2004326096.tif 000015
【図１４】
2004326096.tif 000016