(57)【要約】【課題】量産性の低下を極力回避しつつ、平坦度の低い基板上に微細なパターンを形成することを可能とする技術を提供すること。【解決手段】基板（１０）上の半導体膜をパターニングし、ソース／ドレイン領域及びチャネル形成領域のそれぞれが形成されるべき素子領域（１４）を形成する第１工程と、素子領域（１４）の半導体膜のそれぞれを覆うゲート絶縁膜（１６）を形成する第２工程と、ゲート絶縁膜（１６）上の所定位置にゲート電極（１８）を形成する第３工程と、素子領域（１４）にソース／ドレイン領域（２０）及びチャネル形成領域（２２）を形成する第４工程と、を含み、少なくとも第３工程におけるゲート電極（１８）の形成をホログラムマスク（Ｍ２）を用いた露光工程を含んで行い、第１工程における素子領域（１４）の形成及び第４工程におけるソース／ドレイン領域（２０）及びチャネル領域（２２）の形成を投影型の露光マスク（Ｍ１，Ｍ３）を用いた露光工程を含んで行う。【選択図】    図５
2004342833.tif 000002
【特許請求の範囲】
【請求項１】
基板上にゲート電極、ソース／ドレイン領域及びチャネル形成領域を含むトランジスタを形成する半導体装置の製造方法であって、
少なくとも前記ゲート電極の形成をホログラムマスクを用いた露光工程を含んで行い、前記ソース／ドレイン領域及び前記チャネル形成領域の形成を投影型の露光マスクを用いた露光工程を含んで行うことを特徴とする半導体装置の製造方法。
【請求項２】
基板上にゲート電極、ソース／ドレイン領域及びチャネル形成領域を含むトランジスタを一又は複数形成する半導体装置の製造方法であって、
前記基板上の半導体膜をパターニングし、前記ソース／ドレイン領域及び前記チャネル形成領域のそれぞれが形成されるべき素子領域を形成する第１工程と、
前記素子領域の前記半導体膜のそれぞれを覆うゲート絶縁膜を形成する第２工程と、
前記ゲート絶縁膜上の所定位置にゲート電極を形成する第３工程と、
前記素子領域に前記ソース／ドレイン領域及び前記チャネル形成領域を形成する第４工程と、を含み、
少なくとも前記第３工程における前記ゲート電極の形成をホログラムマスクを用いた露光工程を含んで行い、前記第１工程における前記素子領域の形成及び前記第４工程における前記ソース／ドレイン領域及び前記チャネル領域の形成を投影型の露光マスクを用いた露光工程を含んで行う、半導体装置の製造方法。
【請求項３】
前記第３工程は、
前記ゲート絶縁膜上に導電体膜を形成する工程と、
前記導電体膜上に感光性材料を用いて第１感光膜を形成する工程と、
前記ゲート電極に対応する露光パターンを有する前記ホログラムマスクを用いて前記第１感光膜を露光する工程と、
露光された後の前記第１感光膜を現像し、当該感光膜の前記ゲート電極に対応する領域を残して他を除去する工程と、
前記導電体膜上に残された前記第１感光膜をエッチングマスクとして用いて前記導電体膜をエッチングして前記ゲート電極を形成する工程と、
を含む、請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第１工程は、
前記半導体膜上に感光性材料を用いて第２感光膜を形成する工程と、
前記素子領域に対応する露光パターンと、前記第３工程における露光時に前記ホログラムマスクの位置合わせに用いられる第１アライメントマークに対応する露光パターンとを有する第１の投影型露光マスクを用いて前記第２感光膜を露光する工程と、
露光された後の前記第２感光膜を現像し、当該第２感光膜の前記素子領域に対応する領域及び前記第１アライメントマークに対応する領域を残して他を除去する工程と、
前記半導体膜上に残された前記第２感光膜をエッチングマスクとして用いて前記導電体膜をエッチングして前記素子領域及び前記第１アライメントマークを形成する工程と、
を含む、請求項２又は３に記載の半導体装置の製造方法。
【請求項５】
前記第１の投影型露光マスクは、前記第２工程及びそれ以降の工程において用いられるべき第２アライメントマークに対応する露光パターンを更に備えており、前記第１工程では当該第２アライメントマークも形成される、請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第４工程は、
感光性材料を用いて、複数の前記トランジスタに対応する複数の前記素子領域のそれぞれを覆う第３感光膜を形成する工程と、
前記ソース／ドレイン領域及び前記チャネル形成領域の形成対象とする前記素子領域と当該形成対象としない前記素子領域とを区分する露光パターンを有する第２の投影型露光マスクを用いて前記第３感光膜を露光する工程と、
露光された後の前記第３感光膜を現像し、当該第３感光膜の前記形成対象としない前記素子領域に対応する領域を残して他を除去する工程と、
前記第３感光膜が除去されて露出した前記形成対象の素子領域に対して、前記ソース／ドレイン領域となるべき部位に不純物を導入し、前記ソース／ドレイン領域及び前記チャネル形成領域を形成する工程と、を含み、
前記第２の投影型露光マスクの位置合わせが前記第２アライメントマークを用いて行われる、請求項５に記載の半導体装置の製造方法。
【請求項７】
前記ホログラムマスクに含まれる露光対象領域の数が前記第１の投影型露光マスク及び／又は前記第２の投影型露光マスクに含まれる露光対象領域の数の整数倍である、請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第１の投影型露光マスク及び／又は前記第２の投影型露光マスクは、ステッパ又はスキャナに用いられるレチクルである、請求項６又は７に記載の半導体装置の製造方法。
【請求項９】
請求項１乃至８のいずれかに記載の半導体装置の製造方法によって製造された半導体装置を備える電気光学装置。
【請求項１０】
請求項１乃至８のいずれかに記載の半導体装置の製造方法によって製造された半導体装置を備える集積回路。
【請求項１１】
請求項１乃至８のいずれかに記載の半導体装置の製造方法によって製造された半導体装置を備える回路基板。
【請求項１２】
請求項１乃至８のいずれかに記載の半導体装置の製造方法によって製造された半導体装置を備える電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ等の半導体素子の製造方法に関し、特にパターン形成を行う際の露光技術に関する。
【０００２】
【従来の技術】
薄膜トランジスタ等の半導体素子の製造プロセスでは、所望のパターンを形成するために露光技術が使われる。最近では、高い解像度での露光を可能とする技術としてホログラム露光技術が注目されている。このようなホログラム露光技術は、例えば文献「Ｌａｒｇｅ−ｆｉｅｌｄ，  ｈｉｇｈ−ｒｅｓｏｌｕｔｉｏｎ  ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ；Ｆｒａｎｃｉｓ  Ｃｌｕｂｅ  ｅｔ  ａｌ．，  ｐｒｏｃ．ＳＰＩＥ  １９９７，  ｖｏｌ．３００９，  ｐｐ．３６−４５」（非特許文献１）などに記載されている。
【０００３】
【非特許文献１】
「Ｌａｒｇｅ−ｆｉｅｌｄ，  ｈｉｇｈ−ｒｅｓｏｌｕｔｉｏｎ  ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ」，Ｆｒａｎｃｉｓ  Ｃｌｕｂｅ  ｅｔ  ａｌ．，  ｐｒｏｃ．ＳＰＩＥ  １９９７，  ｖｏｌ．３００９，  ｐｐ．３６−４５
【０００４】
【発明が解決しようとする課題】
液晶表示装置等の電気光学装置の製造には、低コスト化等の観点から比較的に平坦度の低い基板（例えば、安価なガラス基板等）が用いられる。しかしながら、このような平坦度の低い基板を用いる場合には、露光の解像度を高めるのが難しい。ステッパやスキャナ等の露光装置を用いるプロセス（投影型の露光プロセス）においては、コスト上昇を抑えつつ、量産上の誤差マージン等を考慮して安定した露光精度を確保しようとすると解像度が犠牲となる。特に、近年の表示装置の大型化に伴い、解像度の向上は難しくなっている。これに対して、上述したホログラム露光技術では、原理上光学収差がないため解像度の向上を図りやすいものの、ステッパ等を用いる従来の露光方法にくらべてスループットに劣る傾向にある。このため、ホログラム露光を多用すると、露光の解像度は向上するものの量産性の低下を招く。したがって従来は、平坦度の低い基板上にパターン形成を行う際に、露光の解像度の向上と量産性の確保とを両立させることが難しかった。
【０００５】
そこで、本発明は、量産性の低下を極力回避しつつ、平坦度の低い基板上に微細なパターンを形成することを可能とする技術を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明は、基板上にゲート電極、ソース／ドレイン領域及びチャネル形成領域を含むトランジスタを形成する半導体装置の製造方法であって、少なくともゲート電極の形成をホログラムマスクを用いた露光工程を含んで行い、ソース／ドレイン領域及びチャネル形成領域の形成を投影型の露光マスクを用いた露光工程を含んで行うことを特徴とする。
【０００７】
より詳細には、本発明は、基板上にゲート電極、ソース／ドレイン領域及びチャネル形成領域を含むトランジスタを一又は複数形成する半導体装置の製造方法であって、基板上の半導体膜をパターニングし、ソース／ドレイン領域及びチャネル形成領域のそれぞれが形成されるべき素子領域を形成する第１工程と、当該素子領域の半導体膜のそれぞれを覆うゲート絶縁膜を形成する第２工程と、ゲート絶縁膜上の所定位置にゲート電極を形成する第３工程と、素子領域にソース／ドレイン領域及びチャネル形成領域を形成する第４工程と、を含んでおり、少なくとも第３工程におけるゲート電極の形成をホログラムマスクを用いた露光工程を含んで行い、第１工程における素子領域の形成及び第４工程におけるソース／ドレイン領域及びチャネル領域の形成を投影型の露光マスクを用いた露光工程を含んで行う。
【０００８】
このように、少なくともトランジスタのサイズ縮小化に最も影響の大きいゲート電極の形成にホログラム露光技術を適用することにより、平坦度の低い基板上であっても微細なパターンを形成することが可能となる。また、ゲート電極以外の形成プロセスにおいては、従来から多く使われている投影型の露光マスクを用いた露光技術を適用することにより、スループットの低下を極力防ぎ、量産性の低下を回避することが可能となる。これにより、微細化と量産性の確保という相反する要望を満たしつつ、平坦度の低い基板上に微細なトランジスタを形成することが可能となる。
【０００９】
上述した第３工程は、ゲート絶縁膜上に導電体膜を形成する工程と、導電体膜上に感光性材料を用いて第１感光膜を形成する工程と、ゲート電極に対応する露光パターンを有するホログラムマスクを用いて第１感光膜を露光する工程と、露光された後の第１感光膜を現像し、当該感光膜のゲート電極に対応する領域を残して他を除去する工程と、導電体膜上に残された第１感光膜をエッチングマスクとして用いて導電体膜をエッチングしてゲート電極を形成する工程と、を含むことが好ましい。これにより、ゲート電極の微細化を図る。
【００１０】
上述した第１工程は、半導体膜上に感光性材料を用いて第２感光膜を形成する工程と、素子領域に対応する露光パターンと、第３工程における露光時にホログラムマスクの位置合わせに用いられる第１アライメントマークに対応する露光パターンとを有する第１の投影型露光マスクを用いて第２感光膜を露光する工程と、露光された後の第２感光膜を現像し、当該第２感光膜の前記素子領域に対応する領域及び前記第１アライメントマークに対応する領域を残して他を除去する工程と、半導体膜上に残された第２感光膜をエッチングマスクとして用いて導電体膜をエッチングして素子領域及び第１アライメントマークを形成する工程と、を含むことが好ましい。これにより、第３工程におけるホログラムマスクの位置合わせ（アライメント）が容易となる。
【００１１】
また、第１の投影型露光マスクは、第２工程及びそれ以降の工程において用いられるべき第２アライメントマークに対応する露光パターンを更に備えており、第１工程では当該第２アライメントマークも併せて形成されることが好ましい。これにより、第１工程以降でホログラムマスク以外の露光マスクその他の対象物のアライメントを第２アライメントマークを利用して容易に行うことが可能となる。
【００１２】
上述した第４工程は、感光性材料を用いて、複数の前記トランジスタに対応する複数の素子領域のそれぞれを覆う第３感光膜を形成する工程と、ソース／ドレイン領域及びチャネル形成領域の形成対象とする素子領域と当該形成対象としない素子領域とを区分する露光パターンを有する第２の投影型露光マスクを用いて第３感光膜を露光する工程と、露光された後の第３感光膜を現像し、当該第３感光膜の形成対象としない素子領域に対応する領域を残して他を除去する工程と、第３感光膜が除去されて露出した形成対象の素子領域に対して、ソース／ドレイン領域となるべき部位に不純物を導入し、ソース／ドレイン領域及びチャネル形成領域を形成する工程と、を含み、第２の投影型露光マスクの位置合わせを上述した第２アライメントマークを用いて行うことが好ましい。これにより、第２の投影型露光マスクの位置合わせが容易となる。
【００１３】
また、ホログラムマスクに含まれる露光対象領域の数が第１の投影型露光マスク及び／又は第２の投影型露光マスクに含まれる露光対象領域の数の整数倍であることが好ましい。これにより、各マスクのアライメントの容易化を図る。
【００１４】
また、第１の投影型露光マスク及び／又は第２の投影型露光マスクは、ステッパ又はスキャナに用いられるレチクルであることが好ましい。ゲート電極以外の要素の形成時における露光に、ステッパやスキャナなどの従来から多く使われている露光装置を適用することにより、素子形成プロセスの変更を最小限に抑えることができて都合がよい。
【００１５】
また、本発明は、上述した製造方法を適用して製造される半導体装置でもある。更に、本発明は、上記半導体装置を備える集積回路でもあり、回路基板でもあり、電気光学装置であり、また電子機器でもある。
【００１６】
ここで「集積回路」とは、一定の機能を奏するように半導体装置及び関連する配線等が集積され配線された回路をいう。また「回路基板」とは、一方面及び／又は他方面に複数の半導体素子を有し、必要に応じて半導体素子の相互間を接続する配線等も有する基板をいい、例えば、有機ＥＬ表示装置等の表示装置に用いられるアクティブマトリクス基板が挙げられる。
【００１７】
ここで「電気光学装置」とは、本発明に係る半導体装置を備えた、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等をいう。
【００１８】
ここで「電子機器」とは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定が無いが、例えば、ＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。以下の説明では、まず本発明にかかる露光方法について概略的に説明する。
【００２０】
図１は、本実施形態の製造方法に用いられる露光マスクについて説明する図である。例えば本実施形態では、薄膜トランジスタ等の薄膜素子を含んでなる半導体装置の製造プロセスであって、少なくとも３回の露光を含むプロセスを想定して説明を行う。本実施形態では、当該３回の露光プロセスのうち、投影型の露光を行う露光装置の１つであるステッパ或いはスキャナを用いて１回目及び３回目の露光を行い、２回目の露光についてはホログラム露光装置を用いて露光を行う。図１（ａ）及び図１（ｃ）がそれぞれ１回目及び３回目の露光に用いられる投影型の露光マスクＭ１及びＭ３を示し、図１（ｂ）が２回目の露光（ホログラム露光）に用いられる露光マスク（ホログラムマスク）Ｍ２を示している。
【００２１】
図１（ａ）に示す露光マスク（レチクル）Ｍ１は、半導体装置の第１層目の露光に必要な露光パターンを有している。具体的には、露光マスクＭ１は、薄膜素子を含んでなる薄膜回路に対応するパターンである露光パターンＤＰ１と、後の露光プロセスにおいて上記露光マスクＭ２のアライメント（位置合わせ）に用いられるアライメイトメークを露光するためのマークパターンＨＰ１と、後の露光プロセスにおいて上記露光マスクＭ２のアライメントに用いられるアライメントマークを露光するためのマークパターンＳＰ１とを備えている。
【００２２】
図１（ｂ）に示す露光マスクＭ２は、半導体装置の第２層目の露光に必要な露光パターンを有している。具体的には、露光マスクＭ２は、薄膜素子を含んでなる薄膜回路に対応するパターンである露光パターンＤＰ２と、本露光マスクＭ２のアライメントに用いられるアライメントマークＨ２とを備えている。
【００２３】
図１（ｃ）に示す露光マスク（レチクル）Ｍ３は、半導体装置の第３層目の露光に必要な露光パターンを有している。具体的には、露光マスクＭ３は、少なくとも薄膜素子を含んでなる薄膜回路に対応するパターンである露光パターンＤＰ３を備えている。
【００２４】
上述した各露光パターン（露光対象領域）は、露光マスクＭ２に含まれる露光パターンの数が露光マスクＭ１及びＭ３に含まれる露光パターンの数の整数倍（本例では４倍）となっている。
【００２５】
次に、上述した各露光マスクを用い、ステッパとホログラム露光装置を併用して複数のパターニング層を重ねて露光する手順について説明する。なお、以下の説明では、主に露光プロセスに着目して説明を行う。
【００２６】
図２乃至図４は、本実施形態の製造方法における露光手順について説明する工程図である。
【００２７】
まず、上述した露光マスクＭ１を用いて、ステッパにより第１層目の露光が行われる。具体的には、図２に示すように、露光マスクＭ１を用いて複数回（本例では１６回）の露光及び移動（ステップアンドリピート）を繰り返し、基板１０上に露光パターンＤＰ１に対応するパターンＤ１が１６箇所に形成される。また、マークパターンＨＰ１とマークパターンＳＰ１のそれぞれに対応して、基板１０上に、各アライメントマークＨ１、Ｓ１がそれぞれ形成される。その後、必要な現像やエッチングがなされて第１のパターニング工程が完了する。
【００２８】
次に、上述した露光マスクＭ２を用いて、ホログラム露光装置により第２層目の露光が行われる。具体的には、図３に示すように、第１層目に対応するパターンＤ１が形成された基板１０上に、露光マスクＭ２を用いて第２層目の露光パターンＤＰ２に対応するパターンが形成される。なお、当該パターンをパターンＤ１上に重ねて形成されたパターンを以後「パターンＤ２１」と称する。このとき、ホログラム露光装置は、基板１０側に予め形成されているアライメントマークＨ１と、露光マスクＭ２に設けられているアライメントマークＨ２とを用いて基板１０と露光マスクＭ２の相互間の位置合わせを行った後に、露光パターンＤ２の露光を行う。本例では、このような位置合わせと露光の手順を４回繰り返すことによって、露光対象領域の全てを露光する。その後、必要な現像やエッチングがなされて第２のパターニング工程が完了する。
【００２９】
次に、上述した露光マスクＭ３を用いて、ステッパにより第３層目の露光が行われる。具体的には、図４に示すように、第１層目及び第２層目に対応するパターンＤ２１が形成された基板１０上に、露光マスクＭ３を用いて第３層目の露光パターンＤＰ３に対応するパターンが形成される。なお、当該パターンをパターンＤ２１上に重ねて形成されたパターンを以後「パターンＤ３２１」と称する。このとき、ステッパは、第１層目の露光時に基板１０上に形成されたステッパ用のアライメントマークＳ１を参照して位置合わせを行った後に、第３層目の露光パターンをステップアンドリピートして所望の位置に露光する。その後、必要な現像やエッチングがなされて第３のパターニング工程が完了する。
【００３０】
次に、上述した本発明にかかる露光方法を適用した素子製造プロセスについて具体的に説明する。一例として、本実施形態では半導体素子の１つである薄膜トランジスタの製造プロセスについて説明する。
【００３１】
図５は、一実施形態の素子製造プロセスについて説明する工程図である。同図では、薄膜トランジスタの製造プロセスが断面図によって示されている。
【００３２】
まず、図５（ａ）に示すように、酸化珪素や窒化珪素等からなる下地絶縁膜１２が形成された基板１０上に半導体膜１４を形成し、当該半導体膜１４をパターニングして素子領域を形成する。ここで半導体膜１４は、例えばＰＥＣＶＤ法、ＬＰＣＶＤ法、スパッタリング法などの各種成膜法によって形成される多結晶シリコン膜や非晶質（アモルファス）シリコン膜などが用いられる。本実施形態では、この半導体膜１４をパターニングするためのレジスト膜５０の露光時に上述した第１の露光プロセス（図２参照）を適用し、露光マスクＭ１を用いてステッパにより露光を行う。その後、当該露光後のレジスト膜５０を現像し、現像後のレジスト膜５０をエッチングマスクとして用いてエッチングを行い、所望形状の半導体膜（素子領域）１４を得る。その後、各半導体膜１４上に酸化珪素や窒化珪素等からなる絶縁膜１６を形成する。当該絶縁膜１６はゲート絶縁膜として機能するものであり、例えば電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）またはＰＥＣＶＤ法等の成膜法によって形成することができる。
【００３３】
次に、半導体膜１４上にスパッタリング法等の各種成膜法によって導電体膜を形成し、当該導電体膜をパターニングしてゲート電極１８を形成する。ここで、ゲート電極１８としては、例えばタンタルやアルミニウム等が好適に用いられる。本実施形態では、このゲート電極１８をパターニングするためのレジスト膜５２の露光時に上述した第２の露光プロセス（図３参照）を適用し、露光マスクＭ２を用いてホログラム露光装置により露光を行う。その後、当該露光後のレジスト膜５２を現像し、現像後のレジスト膜５２をエッチングマスクとして用いてエッチングを行い、所望形状のゲート電極１８を得る。本工程により、比較的に平坦度に劣る大面積のガラス基板上であっても微細パターンの露光が可能となり、例えば０．５μｍ程度のゲート長のゲート電極１８を形成することができる。
【００３４】
次に、ゲート電極１８をマスクとしてドナーまたはアクセプタとなる不純物元素の打ち込み（いわゆる自己整合イオン注入）を行うことにより、半導体膜１４にソース／ドレイン領域２０及びチャネル形成領域（活性層）２２を形成する。本実施形態では、このソース／ドレイン領域２０及びチャネル形成領域２２を形成するためのレジスト膜５４の露光時に上述した第３の露光プロセス（図４参照）を適用し、露光マスクＭ３を用いてホログラム露光装置により露光を行う。これにより、図示のように、図中右側の半導体膜１４に対するイオン打ち込みを行う際に図中左側の半導体膜１４を被覆する領域に対応するレジスト膜５４が露光される。その後、当該露光後のレジスト膜５４を現像し、現像後のレジスト膜５４を介してイオン注入を行う。これにより、例えば不純物元素としてリン（Ｐ＋）が図中右側の半導体膜１４に注入される。その後、ＸｅＣｌエキシマレーザを４００ｍＪ／ｃｍ２程度のエネルギー密度に調整して照射して不純物元素を活性化することによってＮ型の薄膜トランジスタが得られる。なお、レーザ照射の代わりに２５０℃〜４００℃程度の温度で熱処理を行うことにより不純物元素の活性化を行ってもよい。また、同様な工程を繰り返し、Ｐ型の薄膜トランジスタを得る。
【００３５】
次に、図５（ｄ）に示すように、ゲート絶縁膜１６及びゲート電極１８の上面に酸化珪素膜等からなる保護絶縁膜２２を形成する。酸化珪素膜は、例えば、ＰＥＣＶＤ法などの成膜法によって５００ｎｍ程度に形成すると好適である。次に、ゲート絶縁膜１６及び保護絶縁膜２２のそれぞれを貫通してソース／ドレイン領域２０のそれぞれに至るコンタクトホールを形成し、これらのコンタクトホール内にスパッタリング法などの成膜法によってアルミニウム、タングステン等の導電体を埋め込んでパターニングすることにより、ソース／ドレイン電極２４を形成する。当該工程における露光は、ステッパやホログラム露光装置などを適宜選択して行われる。以上の工程を経て、図５（ｄ）に示す薄膜トランジスタが得られる。
【００３６】
このように、少なくとも薄膜トランジスタのサイズ縮小化に最も影響の大きいゲート電極の形成にホログラム露光技術を適用することにより、平坦度の低い基板上であっても微細なパターンを形成することが可能となる。また、ゲート電極以外の形成プロセスにおいては、従来から多く使われている投影型の露光マスクを用いた露光技術を適用することにより、スループットの低下を極力防ぎ、量産性の低下を極力回避することが可能となる。これにより、微細化と量産性の確保という相反する要望を満たしつつ、平坦度の低い基板上に微細なトランジスタを形成することが可能となる。
【００３７】
次に、本発明の製造方法によって製造される薄膜トランジスタの適用例について説明する。本発明の製造方法により得られる薄膜トランジスタは、例えば、ＥＬ表示装置や液晶表示装置などにおける各画素を構成する画素回路や、当該画素回路を制御するドライバ（集積回路）の形成等に適用することができる。
【００３８】
図６は、電気光学装置の構成例を説明する図である。本実施形態の電気光学装置（表示装置）１００は、２つの薄膜トランジスタ、キャパシタ及び発光素子を含んで構成される画素回路１１２を基板上の画素領域１１１にマトリクス状に配置してなる回路基板（アクティブマトリクス基板）と、画素回路１１２に駆動信号を供給するドライバ１１５及び１１６を含んで構成されている。ドライバ１１５は、発光制御線Ｖｇｐを介して各画素領域に駆動信号を供給する。ドライバ１１６は、データ線Ｉｄａｔａおよび電源線Ｖｄｄを介して各画素領域に駆動信号を供給する。走査線Ｖｓｅｌとデータ線Ｉｄａｔａとを制御することにより、各画素に対する電流プログラムが行われ、発光素子による発光が制御可能になっている。画素回路を構成する各薄膜トランジスタ及びドライバ１１５、１１６を構成する各薄膜トランジスタが上述した実施形態の製造方法を適用して形成される。なお、電気光学装置の一例として有機ＥＬ表示装置について説明したが、これ以外にも、液晶表示装置など各種の電気光学装置についても同様にして製造することが可能である。
【００３９】
次に、本発明に係る電気光学装置１００を適用して構成される種々の電子機器について説明する。
【００４０】
図７は、電気光学装置１００を適用可能な電子機器の例を示す図である。図７（ａ）は携帯電話への適用例であり、当該携帯電話２３０はアンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、および本発明の電気光学装置１００を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。
【００４１】
図７は（ｂ）ビデオカメラへの適用例であり、当該ビデオカメラ２４０は受像部２４１、操作部２４２、音声入力部２４３、および本発明の電気光学装置１００を備えている。このように本発明に係る電気光学装置はファインダや表示部として利用可能である。
【００４２】
図７（ｃ）は携帯型パーソナルコンピュータ（いわゆるＰＤＡ）への適用例であり、当該コンピュータ２５０はカメラ部２５１、操作部２５２、および本発明に係る電気光学装置１００を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。
【００４３】
図７（ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ２６０はバンド２６１、光学系収納部２６２および本発明に係る電気光学装置１００を備えている。このように本発明に係る電気光学装置は画像表示源として利用可能である。
【００４４】
図７（ｅ）はリア型プロジェクターへの適用例であり、当該プロジェクター２７０は筐体２７１に、光源２７２、合成光学系２７３、ミラー２７４、２７５、スクリーン２７６、および本発明に係る電気光学装置１００を備えている。このように本発明に係る電気光学装置は画像表示源として利用可能である。
【００４５】
図７（ｆ）はフロント型プロジェクターへの適用例であり、当該プロジェクター２８０は筐体２８２に光学系２８１および本発明に係る電気光学装置１００を備え、画像をスクリーン２８３に表示可能になっている。
【００４６】
このように本発明に係る電気光学装置は画像表示源として利用可能である。また、本発明に係る電気光学装置１００は、上述した例に限らず有機ＥＬ表示装置や液晶表示装置などの表示装置を適用可能なあらゆる電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【００４７】
また、上述した実施形態にかかる製造方法は、電気光学装置の製造以外にも種々のデバイスの製造に適用することが可能である。例えば、ＦｅＲＡＭ（ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ＲＡＭ）、ＳＲＡＭ、ＤＲＡＭ、ＮＯＲ型ＲＡＭ、ＮＡＮＤ型ＲＡＭ、浮遊ゲート型不揮発メモリ、マグネティックＲＡＭ（ＭＲＡＭ）など各種のメモリの製造が可能である。また、マイクロ波を用いた非接触型の通信システムにおいて、微小な回路チップ（ＩＣチップ）を搭載した安価なタグを製造する場合にも適用が可能である。
【００４８】
なお、本発明は上述した各実施形態の内容に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。例えば、上述した実施形態では、半導体膜の一例として珪素膜を採り上げて説明していたが、半導体膜はこれに限定されるものではない。また、上述した実施形態では、本発明に係る半導体素子の一例として薄膜トランジスタを採り上げて説明していたが、半導体素子はこれに限定されるものではなく、他の素子（例えば、薄膜ダイオード等）を形成してもよい。
【図面の簡単な説明】
【図１】一実施形態の製造方法に用いられる露光マスクについて説明する図である。
【図２】一実施形態の製造方法における露光手順について説明する工程図である。
【図３】一実施形態の製造方法における露光手順について説明する工程図である。
【図４】一実施形態の製造方法における露光手順について説明する工程図である。
【図５】一実施形態の素子製造プロセスについて説明する工程図である。
【図６】電気光学装置の構成例を説明する図である。
【図７】電気光学装置を適用可能な電子機器の例を示す図である。
【符号の説明】
Ｍ１、Ｍ３…投影型の露光マスク、  Ｍ２…ホログラムマスク、  ＤＰ１、ＤＰ２、ＤＰ３…露光パターン、  １０…基板、  １２、２２…絶縁膜、  １４…半導体膜（素子領域）、  １６…ゲート絶縁膜、  １８…ゲート電極、  ２０…ソース／ドレイン領域、  ２２…チャネル形成領域
【図１】
2004342833.tif 000003
【図２】
2004342833.tif 000004
【図３】
2004342833.tif 000005
【図４】
2004342833.tif 000006
【図５】
2004342833.tif 000007
【図６】
2004342833.tif 000008
【図７】
2004342833.tif 000009