(57)【要約】【課題】線形補間法を使用して色変換をする際の除算演算を簡易化あるいは高速化すること。【解決手段】Ｎ次元テーブル・メモリと、補間処理により色信号処理を行う補間処理演算部と、前記補間処理に用いるＮ次元テーブル・メモリの参照アドレスを生成するアドレス生成部と、前記補間処理に用いる重み係数を生成する重み係数生成部を有した色信号処理装置において、補間に使用する格子点の間隔を除数とする除算器を、２進数で表された被除数のビット構成の一部を使用して商を算出し、余りは、商を算出するのに使用した一部のビットと残りのビットそして除数値を使用して算出する構成とする。【選択図】　　　　図２
2004015433.tif 000002
【特許請求の範囲】
【請求項１】
入力色信号を入力し、該入力色信号に基づいて新たな色信号を出力する色信号処理装置において、
Ｎ次元テーブル・メモリと、補間処理により色信号処理を行う補間処理演算部と、前記補間処理に用いるＮ次元テーブル・メモリの参照アドレスを生成するアドレス生成部と、前記補間処理に用いる重み係数を生成する重み係数生成部を有し、
前記アドレス生成部は、前記入力色信号を被除数とし、格子点の間隔を除数とする除算を実行する除算器と、前記除算器の除算結果に複数のオフセット値を加算して複数の参照アドレスを生成するオフセット加算部を有し、
前記補間処理演算部は、前記テーブル・メモリの前記複数の参照アドレスに格納されていた複数の値に、前記重み係数生成部からの重み係数を乗算する複数の乗算器と、前記複数の乗算器によって算出された値を加算する加算器と、前記加算器の出力値を被除数とし、前記格子点の間隔を除数とする、前記第１の除算器と同様構成の第２の除算器を有し、
前記第１および第２の除算器は、２進数で表された被除数のビット構成の一部を使用して商を算出し、余りは、商を算出するのに使用した一部のビットと残りのビットそして除数値を使用して算出する
ことを特徴とする色信号処理装置。
【請求項２】
前記除算器は、
被除数を構成する複数のビットを分割することにより、比較値と比較対象値と余り対象値を生成する被除数分割部と、
前記被除数分割部によって生成された前記比較値と前記比較対象値を比較する比較器と、
前記比較器の出力を受けて、前記比較値から０あるいは１を減じて商を算出する商算出部と、
前記余り対象値から比較値の２のｎ乗倍を減算し、さらに前記比較器の出力に応じて０あるいは除数を加算して余りを算出する余り算出部と
を備えることを特徴とする請求項１に記載の色信号処理装置。
【請求項３】
前記入力色信号に付随して、少なくとも２つの種類を備えた画素属性を入力し、前記格子点の間隔を表す数値として少なくとも２つの数値が、前記画素属性の種類の数に対応して決定されるとともに、前記被除数分割部において分割する態様が決定されることを特徴とする請求項１又は２に記載の色信号処理装置。
【請求項４】
入力色信号データを入力し、該入力色信号データに基づいて新たな色信号データを出力する色信号変換方法であって、入力色信号データからＮ次元テーブル・メモリの参照アドレスと補間処理演算に使用する重み係数を生成する生成ステップと、該生成ステップによって生成された参照アドレスを使用してＮ次元テーブル・メモリから格子点データを受け、該格子点データに前記生成ステップで生成された重み係数を乗算する補間処理ステップを備えた補間処理により色信号処理を行う色信号変換方法において、
前記生成ステップは、前記入力色信号データを被除数とし、格子点の間隔を除数とする除算を実行して除算結果を得る第１の除算ステップと、該第１の除算ステップによる除算結果に複数のオフセット値を加算して複数の参照アドレスを生成するオフセット加算ステップを含み、
前記補間処理ステップは、前記生成ステップで生成された複数の参照アドレスを使用して前記テーブル・メモリに格納された複数の値に、前記生成ステップで生成された重み係数を乗算して複数の乗算結果を得る乗算ステップと、該乗算ステップで乗算された複数の乗算結果を加算して加算結果を得る加算ステップと、該加算結果を被除数として前記格子点の間隔を除数とする前記第１の除算ステップと同様の処理を実行し、除算結果を得る第２の除算ステップを含み、
前記第１および第２の除算ステップは、２進数で表された被除数のビット構成の一部を使用して商を算出し、余りは、商を算出するのに使用した一部のビットと残りのビットそして除数値を使用して算出するステップを含む
ことを特徴とする色信号処理方法。
【請求項５】
前記第１および第２の除算ステップは、
被除数を構成する複数のビットを分割することにより、比較値と比較対象値と余り対象値を生成する被除数分割ステップと、
前記被除数分割ステップによって生成された前記比較値と前記比較対象値を比較する比較ステップと、
前記比較ステップの出力を受けて、前記比較値から０あるいは１を減じて商を算出する商算出ステップと、
前記余り対象値から比較値の２のｎ乗倍を減算し、さらに前記比較器の出力に応じて０あるいは除数を加算して余りを算出する余り算出ステップと
を含むことを特徴とする請求項４に記載の色信号処理方法。
【請求項６】
前記入力色信号に付随して入力される少なくとも２つの種類の画像属性を入力し、前記格子点の間隔を表す数値として少なくとも２つの数値を、前記入力した画素属性の種類の数に対応して決定するとともに、前記被除数分割ステップで分割する態様を決定するステップをさらに備えることを特徴とする請求項４又は５に記載の色信号処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、色信号処理装置および方法に関し、より詳細には、色変換に補間法を使用した際に、補間格子点の間隔等を２のべき乗と異なる数値とした場合の改良された除算演算を実行する色信号処理装置、及びその方法に関する。
【０００２】
【従来の技術】
この種の色信号処理装置の従来例として、図１に示すものが知られている。図１は、原稿画像等を色分解して得られるＲ、Ｇ、Ｂ３色の信号を入力し、減法混色の３原色であるＣ、Ｍ、Ｙに変換する色信号処理装置の構成を示す図である。
【０００３】
以下、図１を使用して、従来の色信号処理装置を説明する。説明を簡単にするために、Ｃ色が出力される場合について説明する。
【０００４】
入力信号Ｒ、Ｇ、Ｂはアドレス生成部１０１に入力され、テーブル・メモリ１０２の参照アドレス（Ａ０、Ａ１、Ａ２、Ａ３）を生成する。重み係数算出部１０３は、前記参照アドレスを用いて重み係数を生成し、補間処理演算部１０４は、前記テーブル・メモリ値と前記重み係数を用いて補間処理する。
【０００５】
前記アドレス生成部では、除算器１０５によって前記入力信号を被除数、格子点の間隔を除数として商と余りを算出し、算出した商はオフセット加算部１０６によって各入力信号の座標にオフセットを加算して、後段の補間処理において使用する複数の格子点データを得るための複数の参照アドレスを生成する。余りと除数からは、補間値を得るための後述する重み係数が生成される。
【０００６】
前記補間処理演算部では、乗算器１０７によって前記参照アドレスに格納された前記テーブル・メモリからの格子点データの値と前記重み係数を乗算し、加算器１０８によって各乗算結果が加算され、除算器１０９によってＣ色が算出される。同様な処理を実行して、Ｍ色、Ｙ色等も算出される。
【０００７】
以上のような構成をとる本色信号処理装置では、１点の値（Ｃ、Ｍ、Ｙ）を３次元の補間処理によって求めるには１６回の乗算と７回の除算が必要であることがわかる。
【０００８】
ここで、Ｒ、Ｇ、Ｂ３色の信号が８ビットで表現されている場合、表現可能な色は、８ビット×３＝３２ビット＝２５６３となる。この数値は、ＲＧＢからＣＭＹに１：１で変換する場合に大き過ぎる値であり、一般的には、先ず１０００以下のサンプルに変換され、その後、このサンプル値を使用して補間処理を行い最終的なＣＭＹに変換される。この１０００以下のサンプルに変換するために、入力するＲＧＢの値を、たとえば、８ビットの場合、演算の簡単化のために数値３２（＝２５）で除算した商が使用される。すなわち、８ビット値の上位３ビットを使用して、計８×８×８＝５１２のサンプルが使用され、このサンプルを使用して得られた結果に対して、下位５ビットを使用して補間処理が実行され、そして最終的な変換結果を得ることが行われる。この変換方法は、通常、補間法とよばれ、補間格子点空間を立方体とする８点補間、またこの空間を三角柱とする６点補間、またはこの空間を３角錐とする４点補間が知られている。
【０００９】
また、上述の例では、格子点間隔は３２の場合であるが、この数値の取り方、あるいは格子点の数（上述の場合、９）、格子点の間隔（上述の場合、３２）、あるいは補間の際に使用するサンプル数に対しても、色々な提案がなされている。補間に使用するサンプル数が８点の場合は特開昭６３−１６２２４８号公報に、６点の場合が特開平５−４６７５０号公報に、４点の場合が特公昭５８−１６１８０号公報に開示されている。
【００１０】
【発明が解決しようとする課題】
しかしながら、２のべき乗と異なる値を格子点間隔とした場合に、いわゆる除算器を必要とし、その除算器は、（被除数−除数）の演算処理の繰り返しによって商と余りを算出していたので、ハードウェアで実現した場合には、除算器の回路規模が大きくなり、またソフトウェアで実現した場合には１回の除算結果を得るため繰り返し処理をする必要があり、そのために処理速度が遅いという問題がある。
【００１１】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、色変換に補間法を使用して、補間格子点の間隔を２のべき乗と異なる数値とした場合においても、回路規模を縮小したハードウェアあるいはソ処理速度を向上させたソフトウェアにより除算演算を実行することが可能な色信号処理装置、及びその方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は、このような目的を達成するために、請求項１に記載の発明は、入力色信号を入力し、該入力色信号に基づいて新たな色信号を出力する色信号処理装置において、Ｎ次元テーブル・メモリと、補間処理により色信号処理を行う補間処理演算部と、前記補間処理に用いるＮ次元テーブル・メモリの参照アドレスを生成するアドレス生成部と、前記補間処理に用いる重み係数を生成する重み係数生成部を有し、前記アドレス生成部は、前記入力色信号を被除数とし、格子点の間隔を除数とする除算を実行する除算器と、前記除算器の除算結果に複数のオフセット値を加算して複数の参照アドレスを生成するオフセット加算部を有し、前記補間処理演算部は、前記テーブル・メモリの前記複数の参照アドレスに格納されていた複数の値に、前記重み係数生成部からの重み係数を乗算する複数の乗算器と、前記複数の乗算器によって算出された値を加算する加算器と、前記加算器の出力値を被除数とし、前記格子点の間隔を除数とする、前記第１の除算器と同様構成の第２の除算器を有し、前記第１および第２の除算器は、２進数で表された被除数のビット構成の一部を使用して商を算出し、余りは、商を算出するのに使用した一部のビットと残りのビットそして除数値を使用して算出することを特徴とするものである。
【００１３】
また、請求項２に記載の発明は、請求項１に記載の色信号処理装置において、前記除算器は、被除数を構成する複数のビットを分割することにより、比較値と比較対象値と余り対象値を生成する被除数分割部と、前記被除数分割部によって生成された前記比較値と前記比較対象値を比較する比較器と、前記比較器の出力を受けて、前記比較値から０あるいは１を減じて商を算出する商算出部と、前記余り対象値から比較値の２のｎ乗倍を減算し、さらに前記比較器の出力に応じて０あるいは除数を加算して余りを算出する余り算出部とを備えることを特徴とするものである。
【００１４】
また、請求項３に記載の発明は、請求項１又は２に記載の色信号処理装置において、前記入力色信号に付随して、少なくとも２つの種類を備えた画素属性を入力し、前記格子点の間隔を表す数値として少なくとも２つの数値が、前記画素属性の種類の数に対応して決定されるとともに、前記被除数分割部において分割する態様が決定されることを特徴とするものである。
【００１５】
また、請求項４に記載の発明は、入力色信号データを入力し、該入力色信号データに基づいて新たな色信号データを出力する色信号変換方法であって、入力色信号データからＮ次元テーブル・メモリの参照アドレスと、補間処理演算に使用する重み係数を生成する生成ステップと、該生成ステップによって生成された参照アドレスを使用してＮ次元テーブル・メモリから格子点データを受け、該格子点データに前記生成ステップで生成された重み係数を乗算する補間処理ステップを備えた補間処理により色信号処理を行う色信号変換方法において、前記生成ステップは、前記入力色信号データを被除数とし、格子点の間隔を除数とする除算を実行して除算結果を得る第１の除算ステップと、該第１の除算ステップによる除算結果に複数のオフセット値を加算して複数の参照アドレスを生成するオフセット加算ステップを含み、前記補間処理ステップは、前記生成ステップで生成された複数の参照アドレスを使用して前記テーブル・メモリに格納された複数の値に、前記生成ステップで生成された重み係数を乗算して複数の乗算結果を得る乗算ステップと、該乗算ステップで乗算された複数の乗算結果を加算して加算結果を得る加算ステップと、該加算結果を被除数として前記格子点の間隔を除数とする前記第１の除算ステップと同様の処理を実行し、除算結果を得る第２の除算ステップを含み、前記第１および第２の除算ステップは、２進数で表された被除数のビット構成の一部を使用して商を算出し、余りは、商を算出するのに使用した一部のビットと残りのビットそして除数値を使用して算出するステップを含むことを特徴とする。
【００１６】
また、請求項５に記載の発明は、請求項４に記載の色信号処理方法において、前記第１および第２の除算ステップは、被除数を構成する複数のビットを分割することにより、比較値と比較対象値と余り対象値を生成する被除数分割ステップと、前記被除数分割ステップによって生成された前記比較値と前記比較対象値を比較する比較ステップと、前記比較ステップの出力を受けて、前記比較値から０あるいは１を減じて商を算出する商算出ステップと、前記余り対象値から比較値の２のｎ乗倍を減算し、さらに前記比較器の出力に応じて０あるいは除数を加算して余りを算出する余り算出ステップとを含むことを特徴とする。
【００１７】
また、請求項６に記載の発明は、請求項４又は５に記載の色信号処理方法において、前記入力色信号に付随して入力される少なくとも２つの種類の画像属性を入力し、前記格子点の間隔を表す数値として少なくとも２つの数値を、前記入力した画素属性の種類の数に対応して決定するとともに、前記被除数分割ステップで分割する態様を決定するステップをさらに備えることを特徴とする。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の実施例について説明する。
【００１９】
図２は、本発明の除算部の一実施形態を示す図であり、除数に２のべき乗の数値と異なる特定の数値として３６を使用した場合に、簡単化される除算部の構成を示す図である。この説明をするにあたり、一定の条件下にある被除数と除数の関係を、下記の表１を使用して説明する。
【００２０】
ここで、ある数値を２進表示した際における下位からｉ番目のビットをｂｉと表現する。したがって、ｂｉは０か１のいずれかの値をとる。また、８ビットの２進数値のビット構成を示す場合に、上位ビットから下位ビットの順に、ｂ７ｂ６ｂ５ｂ４ｂ３ｂ２ｂ１ｂ０と表現する。なお、ｂ７、ｂ６、ｂ５が全て１のとき、ｂ７ｂ６ｂ５で示される値は、１０進表記で７である。
【００２１】
表１は、除数を１０進表現の３６とし、その倍数のうち２５５以下の場合を示している。以下に、被除数が２５５以下の値で、除数が３６の場合の除算を説明する。ここで、３６＝３２＋４＝２５＋２２である。
【００２２】
【表１】
2004015433.tif 000003
【００２３】
表１によると、３６の倍数を被除数、３６を除数とした場合、商は上位３ビットｂ７ｂ６ｂ５（数１と呼ぶ）と一致する。また、中位３ビットｂ４ｂ３ｂ２で表現される値（数２と呼ぶ）が、上位３ビットｂ７ｂ６ｂ５で表現される値（数１）と一致している。ここで、上位３ビットの部分は、３２の倍数を示し、中位３ビットの部分は、４（＝３６−３２）の倍数を示している。
ここで、３２＝ａ、４＝ｂとすると、３６＝ａ＋ｂであり、３６のｎ倍の数は、
３６ｎ＝（ａ＋ｂ）ｎ＝ａｎ＋ｂｎ　　　　　　　　　・・・（式１）
となる。
【００２４】
表１において、３６の倍数の２進表記におけるビットｂ７ｂ６ｂ５は、式１におけるａｎの部分を示し、ビットｂ４ｂ３ｂ２は、ｂｎの部分を示している。ここで、４×７＝２８＞３２であり、３２の倍数を示すビットｂ７ｂ６ｂ５と４の倍数を示すビットｂ４ｂ３ｂ２は、０から２５５までの範囲を示す場合に、重なり合うことは無い。したがって、被除数が任意の８ビット符号無しデータｂ７ｂ６ｂ５ｂ４ｂ３ｂ２ｂ１ｂ０の場合、ｂ７ｂ６ｂ５とｂ４ｂ３ｂ２が同じビット構成であれば、商はｂ７ｂ６ｂ５となり、ｂ１ｂ０の部分が余りとなることが判る。また、ｂ７ｂ６ｂ５とｂ４ｂ３ｂ２が異なるビット構成であって、値ｂ７ｂ６ｂ５＞値ｂ４ｂ３ｂ２の場合、たとえば、２２４（１０）（＝１１１０００００（２））の場合、商は値ｂ７ｂ６ｂ５−１となることが判る。ここで、ｂ７ｂ６ｂ５で表される値を数１、ｂ４ｂ３ｂ２で表される値を数２、ｂ１ｂ０で表される値を数３と呼ぶこととする。
【００２５】
図２においては、数１を比較値、数２を比較対象値としている。そして、これらを比較器で比較し、商を決定している。
【００２６】
一般に、被除数と除数、商を整数としたときの余りは、以下の式２で示される。
余り＝被除数‐（除数×商）　　　　　　　　　　　　　・・・（式２）
で表される。
【００２７】
除数３６の場合、除数と商の乗算は以下の式で算出される。
除数×商＝数１×３６＝（数１×３２）＋（数１×４）　・・・（式３）
ここで、数１＝ｂ７ｂ６ｂ５、数２＝ｂ４ｂ３ｂ２である。
【００２８】
式２と式３より、余りの算出式は以下で表される。
余り＝｛被除数−（数１×３２）｝−（数１×４）　　　・・・（式４）
ここで、｛被除数−（数１×３２）｝は、被除数の下位５ビットとなるので、式４は、以下のように変換される。
余り＝被除数の下位５ビット−（数１×４）　　　　　　・・・（式５）
＝数２×４＋数３−数１×４
＝（数２−数１）×４＋数３　・・・式６
ここで、数２−数１≧０の場合に余りは正の数値あるいは０になり、数２−数１＜０の場合に余りは負の数値になる。したがって、余りを正の数値にするために、数２−数１＜０、すなわち、数１＞数２の場合には、商＝数１−１とし、式５で算出した余り値に対して、除数３６を加算して、正の余り値を得ることになる。ここで、被除数の下位５ビット（ｂ４ｂ３ｂ２ｂ１ｂ０）を余り対象値と呼ぶこととする。なお、余り対象値は、上述したように、除数から数１（比較値）相当のビットを減じた値である。
【００２９】
次に、具体的な例として、被除数が２１４、除数が３６の場合を考察する。除数２１４（１０進数）は比較値（数１）と比較対象値（数２）と余り対象値に分割される。比較値（数１）、比較対象値（数２）、余り対象値は、以下の様になる。
被除数＝２１４（１０）＝１１０１０１１０（２）
比較値＝　　　　　　　　１１０（２）　　　　　＝　６（１０）
比較対象値＝　　　　　　　　　１０１（２）　　＝　５（１０）
余り対象値＝　　　　　　　　　１０１１０（２）＝２２（１０）
上記において、比較値＝６＞比較対象値＝５であるため、
商＝比較値―１＝６−１＝５
余り＝余り対象値−（比較値×４）＋３６＝２２−６×４＋３６＝３４
となることが理解される。
【００３０】
図２は、上述したことを判り易く図示した構成図である。図２において、たとえば、Ｒ、Ｇ、Ｂの８ビット・データ値である被除数２０２と、除数値が３６の場合の除算器２００の詳細な構成を示している。除算器２００は、比較値（ｂ７ｂ６ｂ５）と比較対象値（ｂ４ｂ３ｂ２）を比較して比較値＞比較対象値のときにたとえばＨレベルを出力する比較器２０３、余り算出部２０４、商算出部２０５から構成される。
【００３１】
余り算出部２０４は、加算器２０４ａ、２０４ｂ、乗算器（ビットシフト）２０４ｃ、そしてセレクタ２０４ｄから構成される。ここで、乗算器２０４ｃは式５における（数１×４）を演算し、加算器２０４ａは乗算器２０４ｃからの出力を受けて、式５の演算を実行する。セレクタ２０４ｄは、比較器からのＨレベル出力を受けた場合に値３６を出力し、Ｌレベル出力を受けた場合に値０を出力する。セレクタ２０４ｄが値３６を出力する場合、加算器２０４ａの出力はマイナスの値となっているので、除数値３６を加算器２０４ｂで加算して、余り値を正の値に変換する。
【００３２】
商算出部２０５は、加算器２０５ａ、セレクタ２０５ｂから構成される。セレクタ２０５ｂは、比較器からのＨレベル出力を受けた場合に値−１を出力し、Ｌレベル出力を受けた場合に値０を出力する。
【００３３】
図から理解されるように、加算器２０４ａに入力する乗算器２０４ｃからの値を負の数とするためにインバータが必要であるが、乗算器２０４ｃは２のべき乗の乗算なのでそれぞれのビットの接続変更（ビット・シフト）のみで乗算結果を得ることが実質的に可能であり、したがって図２に示す回路は、セレクタと加算器のみから構成可能である。言い替えれば、いわゆる複雑な加減算を繰り返し実行する除算器の構成と異なり、図２に示す回路は、８ビットの被除数に対して除数３６の除算を、１回の比較、ビット・シフト、３回の加算、のみで、実行することができる。
【００３４】
以上の説明は除数３６の場合であるが、以下に除数１７の場合を示す。以下の表２は、値２５６以下の範囲の、除数１７（＝１６＋１）の倍数とその２進表示を示している。この表から、数１７を構成する１６と１のそれぞれの倍数部分が、表１の場合と同様に、桁表現の上で明確に区分されていることが理解される。この場合、上述した比較値（数１）、比較対象値（数２）、余り対象値、そして除数値は、以下の式の様になることが理解される。
被除数がｂ７ｂ６ｂ５ｂ４ｂ３ｂ２ｂ１ｂ０で表される場合、
比較値（数１）＝ｂ７ｂ６ｂ５ｂ４
比較対象値（数２）＝ｂ３ｂ２ｂ１ｂ０
余り対象値（数２）＝ｂ３ｂ２ｂ１ｂ０
除数値＝１７（１０）＝１０００１（２）
【００３５】
【表２】
2004015433.tif 000004
【００３６】
上述した図２を使用して説明した演算手法は、被除数が１０ビット構成の場合にも適用可能であり、この場合、表１の除数３６を４倍した数値１４４を除数として利用可能であり、表２の除数１７を４倍した数値６８を除数として利用可能である。
【００３７】
また、被除数として８ビットに限定した場合、１９２、８０、３６、１７の除数について実施可能であることが理解されるであろう。これら数値の２進表記と、それぞれの場合の比較値、比較対象値、余り対象値等を表３に示す。
【００３８】
【表３】
2004015433.tif 000005
【００３９】
図３は、図２を一般化したブロック図であり、また除数を、たとえば表３に示すような複数の値から切り替え可能とする場合の構成を示す図である。図２と同様な構成は、同じ符号としている。図３においては、図２と異なり、除算器３００は、除数の選択入力３２０を有している。図において、被除数は、除数選択入力３２０に応じて除数分割部３１０において、比較値３１１、比較対象値３１２、余り対象値３１３に分割される。余り算出部３０４において、乗算器（ビットシフト）３０４ｃと、セレクタ３０４ｄは、除数選択入力３２０に応じて、それぞれ乗算する値（ビット・シフト量＝２ｎ）と選択出力値（ｍ）が選択される。セレクタ３０４ｄは、加算器３０４ａの出力が、負の数を表す場合に正の数値として余りを出力するために加算する除数値を出力する。
【００４０】
図３の乗算器３０４ｃとセレクタ３０４ｄにおけるｎ、ｍの値は、表３に１０進表記で示している。
【００４１】
なお、表３において、除数として８０（１０）の値を使用して演算する場合よりも、３６（１０）の値を使用して演算した場合の方が、最終的に、より正確な色変換が行えるとことは言うまでもない。
【００４２】
図４、図５は、上述した除算、正確にいえば、ある限定された除数を使用して限定された範囲の被除数を除算して商と余りを求める場合のフローチャートを示している。
【００４３】
図４に示す商を算出するステップは、先ずステップＳ４０１において、除数に応じて被除数から比較値、比較対象値を抽出する。次にステップＳ４０２で抽出した比較値と比較対象値を比較し、比較値＞比較対象値であれば、商は、ステップＳ４０３において比較値から１が減算されて生成され、比較値＞比較対象値でない場合、ステップＳ４０４において比較値そのものが商として生成される。
【００４４】
図５に示す余りを算出するステップは、先ずステップＳ５０１において、除数に応じて被除数から比較値、比較対象値、余り対象値を抽出する。次にステップＳ５０２で、抽出した余り対象値から比較値の２のベキ乗倍が減算された結果としての余りが求められる。ここで、被除数が８ビットの２進数で除数が１７の場合に比較値の２のベキ乗倍は比較値そのものとなり、３６の場合は比較値の４倍、８０の場合は比較値の１６倍、１９２の場合は比較値の３２倍である。次にステップＳ５０３において、抽出した比較値と比較対象値を比較し、比較値＞比較対象値であれば、余りは、ステップＳ５０２において算出された余りに対して、ステップＳ５０４で除数が加算され、加算された結果が余り値として出力される。ステップＳ５０３において、比較値＞比較対象値でない場合、ステップＳ５０６において、ステップＳ５０２で算出した余り値そのものが余りとして出力される。
【００４５】
図３に示す被除数分割部は、たとえば、表３に示すそれぞれの除数に応じて分割する場合、被除数のそれぞれのビットを選択するセレクタで構成可能である。また、プログラム処理で実行する場合、ビット・シフト処理とマスキング処理を実行することで、同様の機能を実現可能である。
【００４６】
以上説明したように、特定の除数を使用して限定された範囲の被除数を除算する場合に、たとえば被除数から除数を減算する処理あるいはステップを繰り返すことなく、実行することが可能となる。図３に示した構成あるいは図４、図５に示した処理を実行することにより、従来課題となっていた除算器の回路規模を縮小し、またソフトウェアにおいては除算処理速度を向上することができる。
【００４７】
図６は、上述した除算器を用いた色信号処理装置の他の実施形態を説明する図である。入力色信号の画素属性が、例えば、文字、写真の２種類の場合、つまり、１ビットの画素属性で除算器の演算内容が、例えば、画素属性により除数が３６と８０に変更される場合を示している。
【００４８】
上述した色信号処理において、テーブル・メモリは非線形の変換を行うためのものであり、一方、補間処理においては線形補間される。したがって、除数を変更することは、変換特性を変更することにもなり、階調の多い画像を変換する場合は、小さな除数を使用して処理をすることが望ましいのは言うまでもない。
【００４９】
なお、上述した除算処理をソフトウェア・プログラムで実現可能であることは言うまでもない。とくに、図３に示す被除数分割部、比較器、セレクタ、加算器、乗算器などの機能は、ソフトウェア・プログラムで動作するコンピュータにおいて容易に実現可能な処理である。このような場合においても、本発明を適用することにより、除算処理速度を向上させることができる。この場合、画素属性の定義が変わった場合においても、また除数を変更する場合においても、容易に対応することができる。
【００５０】
【発明の効果】
以上説明したように本発明によれば、色処理装置において除数が２のべき乗と異なる除算演算をする場合においても、２進数で表された被除数のビット構成の一部を使用して商を算出し、余りは、商を算出するのに使用した一部のビットと残りのビットそして除数値を使用して算出するので、除算器の構成を簡単化し、あるいは除算に要する処理時間を低減することができる。
【００５１】
また、被除数となる入力色信号に付随して少なくとも２つの種類を備えた画素属性を入力し、この画素属性の種類に対応して、補間処理における格子点間隔に相当する除数を決定するので、画素属性に対応した色信号処理を実現できる。
【００５２】
言い替えれば、本発明によれば色信号処理装置用除算器のハードウェアの縮小及びソフトウェアでの処理時間の短縮を図ることができるので、コストの低減、性能の向上などを実現することが可能となる。
【図面の簡単な説明】
【図１】色信号処理装置の基本構成を示す図である。
【図２】本発明による被除数８ビット、除数３６の場合の除算器の１実施形態の構成を示す図である。
【図３】本発明による除算器の一般的な構成を示し、除数を選択可能とした場合の構成を示す図である。
【図４】本発明による商算出のフローチャートである。
【図５】本発明による余り算出のフローチャートである。
【図６】本発明による色信号処理装置における除算器の構成を示す図である。
【符号の説明】
１０１　　アドレス生成部
１０２　　Ｎ次元テーブル・メモリ
１０３　　重み係数算出部
１０４　　補間処理演算部
１０５　　除算器
１０６　　オフセット加算部
１０７　　乗算器
１０８　　加算器
１０９　　除算器
２００、３００　　除算器
２０２　　被除数
２０３　　比較器
２０４　　余り算出部
２０４ａ、２０４ｂ　　加算器
２０４ｃ　　乗算器（ビットシフト）
２０４ｄ　　セレクタ
２０５　　商算出部
２０５ａ　　加算器
２０５ｂ　　セレクタ
３０４　　余り算出部
３０４ａ、３０４ｂ　　加算器
３０４ｃ　　乗算器（ビットシフト）
３０４ｄ　　セレクタ
３１０　　被除数分割部
３１１　　比較値
３１２　　比較対象値
３１３　　余り対象値
３２０　　除数選択
６０１　　画素属性判定部
６０２　　被除数分割部
６０３　　比較器
６０４　　余り算出部
６０５　　商算出部
【図１】
2004015433.tif 000006
【図２】
2004015433.tif 000007
【図３】
2004015433.tif 000008
【図４】
2004015433.tif 000009
【図５】
2004015433.tif 000010
【図６】
2004015433.tif 000011