(57)【要約】【課題】回路規模を拡大させることなく、低コストで所定の変倍率を達成できるカラー画像処理装置を提供する。【解決手段】制御部７でＮ・Ｌ／Ｐ＝Ｄ．ｄを算出し（Ｎ：変倍率、Ｌ：センサ間隔、Ｐ：画素ピッチ、Ｄ：整数部、ｄ：小数部）、各ラインイメージセンサ２Ｂ、２Ｇ、２Ｒから画像データを読み取り、ライン補正メモリ６Ｂ、６Ｇ、６Ｒに書き込む際に、１ライン走査周期を更に複数周期（ＳＨ１　、ＳＨ２　、ＳＨ３　）に分割し、ライン補正メモリ６Ｂを基準ＳＨ１　として、他のライン補正メモリ６Ｇ、６Ｒは小数部ｄで決まる周期ＳＨ１　、ＳＨ２　、ＳＨ３　で書き込み、更に、ライン補正メモリ６Ｇ、６Ｒは、ライン補正メモリ６Ｂを基準にして、前記整数部Ｄのライン数だけ遅延させて、Ｇデータ、Ｒデータを出力する。【選択図】　　　図１
2004072369.tif 000002
【特許請求の範囲】
【請求項１】
所定間隔Ｌをおいて並設されたｎ本のラインセンサと、ラインセンサから一定周期で画像データを出力させる画像データ出力部と、画像データを複数ライン分記憶し、遅延させて出力させるライン補正メモリとを備え、前記一定周期はライン補正メモリからの画像データ出力周期の所定倍であり、いずれの周期の画像データをライン補正メモリに入力し、何ライン分遅延させて画像データをライン補正メモリから出力するかを制御することにより、所定の変倍率Ｎを実現する制御部とを備えたことを特徴とするカラー画像処理装置。
【請求項２】
等倍読み取り時の副走査方向の画素ピッチをＰとし、変倍率により増減する画素数をＮ・Ｌ／Ｐにより計算し、その値の小数部ｄによりいずれの周期を選択するかを決定し、整数部Ｄにより遅延ライン数を決定することを特徴とする請求項１記載のカラー画像処理装置。
【請求項３】
前記小数部ｄと選択される周期とのテーブルを有することを特徴とする請求項２記載のカラー画像処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、カラースキャナ等のカラー画像処理装置に関する。
【０００２】
【従来の技術】
近年、カラースキャナには、Ｒ、Ｇ、Ｂのそれぞれの色について、ＣＣＤで構成されるラインイメージセンサを副走査方向に少しずつずらして並列に設けたものがある。この種のカラースキャナは、各色のラインイメージセンサが並列に設けられているので、物理的に原稿上の同一ラインをそれぞれの色が同時に読み取ることができない。そこで従来、画像データを遅延させるライン補正メモリを設け、拡大、縮小率に応じた遅延量をおいて、ライン補正メモリより画像データを取り出し、同じ原稿上のラインを読んだＲ、Ｇ、Ｂの画像データを揃えるようにしている（特許第２５７８４４８号）。しかし、拡大・縮小率によっては、ラインの遅延量のみでは対応できない。そこで、それに合わせて主走査の開始タイミングを変える技術が提案されている（特許第２６５６０２６号）。
【０００３】
【発明が解決しようとする課題】
上記したように、ラインの遅延量の可変のみならず、主走査の開始タイミングも変える技術を採用すれば、種々の拡大・縮小率にも対応できるが、回路が非常に複雑になるという問題がある。
【０００４】
この発明は上記問題点に着目してなされたものであって、回路規模を拡大させることなく、つまり低コストで所定の変倍率を達成できるカラー画像処理装置を提供することを目的としている。
【０００５】
【課題を解決するための手段】
この発明のカラー画像処理装置は、所定間隔Ｌをおいて並設されたｎ本のラインセンサ（ラインイメージセンサ）と、ラインセンサから一定周期で画像データを出力させる画像データ出力部と、画像データを複数ライン分記憶し、遅延させて出力させるライン補正メモリとを備え、前記一定周期はライン補正メモリからの画像データ出力周期の所定倍であり、いずれの周期の画像データをライン補正メモリに入力し、何ライン分遅延させて画像データをライン補正メモリから出力するかを制御することにより、所定の変倍率Ｎを実現する制御部とを備えている。
【０００６】
このカラー画像処理装置において、等倍読み取り時の副走査方向の画素ピッチをＰとし、変倍率により増減する画素数をＮ・Ｌ／Ｐにより計算し、その値の小数部ｄによりいずれの周期を選択するかを決定し、整数部Ｄにより遅延ライン数を決定することができる。
【０００７】
また、このカラー画像処理装置において、前記小数部ｄと選択される周期とのテーブルを有すると良い。
【０００８】
【発明の実施の形態】
以下、実施の形態により、この発明をさらに詳細に説明する。図１は、この発明の一実施形態であるカラー画像読取装置の要部を示すブロック図である。この実施形態カラー画像読取装置は、Ｂ信号処理部１Ｂと、Ｇ信号処理部１Ｇと、Ｒ信号処理部１Ｒと、制御部７とを備えている。
【０００９】
Ｂ信号処理部１Ｂは、ラインイメージセンサ２Ｂと、アナログフロントエンド（ＡＦＥ）回路３Ｂと、シェーディング補正回路４Ｂと、シェーディングＲＡＭ５Ｂと、ライン補正メモリ６Ｂとを備えている。また、Ｇ信号処理部１Ｇは、ラインイメージセンサ２Ｇと、アナログフロントエンド回路３Ｇと、シェーディング補正回路４Ｇと、シェーディングＲＡＭ５Ｇと、ライン補正メモリ６Ｇとを備えている。また、Ｒ信号処理部１Ｒも、Ｂ信号処理部１Ｇ、Ｇ信号処理部１Ｇと同様の回路、つまりラインイメージセンサ２Ｒ、アナログフロントエンド回路３Ｒ、シェーディング補正回路４Ｒ、シェーディングＲＡＭ５Ｒ、ライン補正メモリ６Ｒを有する。
【００１０】
ラインイメージセンサ２Ｂは、図２に示すタイミング信号ＴＳが加えられる毎に、カラー原稿の１走査線の画像のＢ信号を分離して読み取る。このラインイメージセンサ２Ｂは、図２に示す読み取りタイミング信号ＴＳの周期を３分割したＳＨ１、ＳＨ２、ＳＨ３毎に駆動され、読み取られた１ラインの画像データを出力する。アナログフロントエンド回路３Ｂは、ラインイメージセンサ２Ｂの出力を受けて、アナログ増幅するとともに、デジタルデータに変換し、多値化出力する。なお、この実施の形態では、タイミング信号の周期を３分割した例を示しているが、分割数は３に限定されるものではなく、適宜変更可能である。
【００１１】
シェーディングＲＡＭ５Ｂは、白基準及び黒基準を読み取った場合のアナログフロントエンド回路３Ｂの出力をシェーディング補正用に記憶してある。シェーディング補正回路４Ｂは、原稿読み取り時のアナログフロントエンド回路３Ｂの出力を、シェーディングＲＡＭ５Ｂに記憶してあるシェーディング補正データにより、シェーディング補正し、出力する。シェーディング補正回路４Ｂの出力は、ライン補正メモリ６Ｂに、制御部７からの書き込み信号ＷＥによって記憶され、順次出力される。
【００１２】
この書き込み信号ＷＥは、図２に示した読取タイミング信号ＴＳの周期を３分割したＳＨ１、ＳＨ２、ＳＨ３のいずれかの周期に入力される。タイミングＳＨ１、ＳＨ２、ＳＨ３のいずれを選択するかは制御部７において変倍率に応じて算出される値より決められる。
【００１３】
図４にラインイメージセンサ２Ｂを基準とし、ＳＨ１から更にＳＨ２、ＳＨ３、ＳＨ１’と選択タイミングが経過して行く状態を示している。
【００１４】
ラインイメージセンサ２Ｇは、タイミング信号ＴＳが加えられる毎にカラー原稿の１走査線の画像のＧ信号を分離して読み取る。ラインイメージセンサ２Ｒは、タイミング信号ＴＳが加えられる毎にカラー原稿の１走査線の画像のＲ信号を分離して読み取る。ラインイメージセンサ２Ｇ、２Ｒも、タイミングＳＨ１、ＳＨ２、ＳＨ３毎に駆動され、読み取られた１ラインの画像データを出力する。アナログフロントエンド回路３Ｇ・３Ｒ、シェーディング補正回路４Ｇ・４Ｒ、シェーディングＲＡＭ５Ｇ・５Ｒ、ライン補正メモリ６Ｇ・６Ｒ、は、それぞれアナログフロントエンド回路４Ｂ、シェーディング補正回路４Ｂ、シェーディングＲＡＭ５Ｂ、ライン補正メモリ６Ｂと同様の回路である。最も、ライン補正メモリ６Ｇ、６Ｒの書き込み信号ＷＥの出力タイミングは、制御部７において、それぞれの変倍率に基づいて決められる。
【００１５】
ライン補正メモリ６Ｂ、６Ｇ、６Ｒは、ラインイメージセンサ２Ｂ、２Ｇ、２Ｒの位置ずれを補正するための遅延量と、変倍率による副走査位置補正値を考慮したタイミングにデータを出力する。
【００１６】
この実施形態カラー画像読取装置において行うラインイメージセンサ２Ｂ、２Ｇ、２Ｒのライン補正及び副走査位置補正について説明する。図３に、その概念図を示している。
【００１７】
このライン補正及び副走査位置補正を行うために、先ず、変倍率により増減する画素数Ｎ＊ｍを求める。
【００１８】
ただし、Ｎ：変倍率（＝１／変倍時の移動距離）
ｍ：＝Ｌ／Ｐ
Ｌ：Ｒ−Ｂ間の距離（Ｒ−Ｂ間のＧａｐライン数）
Ｐ：等倍時の副走査方向の画素ピッチ（１ライン）
Ｔ：読み取り画素間隔
Ｎ＊ｍ＝Ｄ．ｄを求めると、整数部Ｄより遅延ライン数を、小数部ｄよりタイミングＳＨ１　、ＳＨ２　、ＳＨ３　、ＳＨ１　’を求めることができる。
【００１９】
ラインイメージセンサ２Ｂの読み取りデータのライン補正メモリ６Ｂへの書き込みタイミングをＳＨ１とし、これを基準として、このラインイメージセンサ２Ｂが読み取っている原稿位置と同じ位置に対応するラインイメージセンサ２Ｇ、２Ｒの読み取りデータのライン補正メモリ６Ｇ、６Ｒへの書き込みタイミング（ＳＨ）を求める。
【００２０】
タイミングＳＨは、Ｎ＊ｍを算出した結果Ｄ．ｄの小数部ｄによって、次の条件により、求める。
【００２１】
ＳＨ１　：０≦ｄ＜１／６
ＳＨ２　：１／６≦ｄ＜３／６
ＳＨ３　：３／６≦ｄ＜５／６
ＳＨ１’：５／６≦ｄ＜１
上記したＮ＊ｍを求めるためのテーブル、及びｄからＳＨを求めるためのテーブルを制御部７に備えておき、Ｎ＊ｍ＝Ｄ．ｄを制御部７で求め、ラインイメージスキャナの変倍率に応じた遅延ライン数及び副走査位置補正（最適ＳＨ）を選択し、各補正を実現する。
【００２２】
例えば、図３に示すラインイメージセンサＲ−Ｂ間のライン数＝４、ラインイメージセンサＧ−Ｂ間のライン数＝２で、変倍率が１００％の場合は、
Ｒ−Ｂ間については、
Ｎ＊ｍ＝１．００＊４／１＝４．０となり、（Ｒ−Ｂ）Ｄ（整数部）＝４、ｄ（小数部）＝０となる。
【００２３】
又、Ｇ−Ｂ間については、
Ｎ＊ｍ＝１．００＊２／１＝２．０となり、（Ｇ−Ｂ）Ｄ（整数部）＝２、ｄ（小数部）＝０となる。
【００２４】
この場合は、等倍なので、図５に示す通り、ラインイメージセンサ２Ｂに対してラインイメージセンサ２Ｒの読み取りデータを４ライン分、ラインイメージセンサ２Ｇの読み取りデータを２ライン分遅延させるだけで良く、副走査方向の位置補正は不要である。
【００２５】
次に、ラインイメージセンサ間のライン数が同じで、変倍率が１２５％の場合は、
Ｒ−Ｂ間については、
Ｎ＊ｍ＝１．２５＊４／１＝５．０となり、（Ｒ−Ｂ）Ｄ（整数部）＝５、ｄ（小数部）＝０となる。
【００２６】
又、Ｇ−Ｂ間については、
Ｎ＊ｍ＝１．２５＊２／１＝２．５となり、（Ｇ−Ｂ）Ｄ（整数部）＝２、ｄ（小数部）＝０．５となる。
【００２７】
そのため、図６に示す通り、ラインイメージセンサ２Ｂに対して、ラインイメージセンサ２Ｒの読み取りデータを５ライン分、ラインイメージセンサ２Ｇの読み取りデータを２．５ライン分遅延させる。
【００２８】
また、ラインイメージセンサ２Ｒの読み取りデータのライン補正メモリ６Ｒへの書き込みタイミングは、ｄ＝０なので、ラインイメージセンサ２Ｂと同様、タイミング信号ＳＨ１が選択されるが、ラインイメージセンサ２Ｇの読み取りデータのライン補正メモリ６Ｇへの書き込みタイミングは、ｄ＝０．５なので、上記条件式より、タイミング信号ＳＨ３が選択される。
【００２９】
また、同じくＲ−Ｂ間のライン数＝４、Ｇ−Ｂ間のライン数＝２であり、変倍率が２００％の時は、Ｒ−Ｂ間については、
Ｎ＊ｍ＝２．０＊４／１＝８．０となり、　（Ｒ−Ｂ）Ｄ（整数部）＝８、ｄ（小数部）＝０となる。又はＧ−Ｂ間については、
Ｎ＊ｍ＝２．０＊２／１＝４．０となり、（Ｇ−Ｂ）Ｄ（整数部）＝４、ｄ（小数部）＝０となる。
【００３０】
そのため、図６に示すように、ラインイメージセンサ２Ｂに対して、ラインイメージセンサ２Ｒの読み取りデータを８ライン分、ラインイメージセンサ２Ｇの読み取りデータを４ライン分遅延させる。また、Ｒ−Ｂ間、Ｇ−Ｂ間とも小数点ｄ＝０なので、副走査方向の位置補正は不要である。この場合、Ｇ信号、Ｒ信号ともＳＨ１が選択される。
【００３１】
更に、ラインイメージセンサ間のライン数が同じで、変倍率が５０％の時は、Ｒ−Ｂ間については、
Ｎ＊ｍ＝０．５＊４／１＝２．０となり、　（Ｒ−Ｂ）Ｄ（整数部）＝２、ｄ（小数部）＝０となる。又はＧ−Ｂ間については、
Ｎ＊ｍ＝０．５＊２／１＝１．０となり、（Ｇ−Ｂ）Ｄ（整数部）＝１、ｄ（小数部）＝０となる。
【００３２】
そのため、図５に示すように、ラインイメージセンサ２Ｂに対して、ラインイメージセンサ２Ｒの読み取りデータを２ライン分、ラインイメージセンサ２Ｇの読み取りデータを１ライン分遅延させる。また、Ｒ−Ｂ間、Ｇ−Ｂ間とも小数点ｄ＝０なので、やはり副走査方向の位置補正は不要である。この場合もやはりＧ信号、Ｒ信号とも、ＳＨ１が選択される。
【００３３】
図７〜図１０に、上記したＲ−Ｂ間が４ライン、Ｇ−Ｂ間が２ラインで、変倍率がそれぞれ５０％、１００％、１２５％、２００％の場合の時間の経過と各イメージセンサの位置を示している。特に、図９の１２５％の場合を参照すると、従来のライン数のみによる補正に、ライン間を更に複数に分割して補正する本発明の方がより同一の走査線上に近いＲ信号、Ｇ信号、Ｂ信号を一致させて出力することができる。
【００３４】
【発明の効果】
この発明によれば、複数の読み取り周期のいずれを選択するか、ライン補正メモリの遅延量のいずれを選択するかにより、所定の変倍率を達成できるため、回路規模を増大させることなく、ひいては低コストのカラー画像処理装置を提供することができる。いずれの周期、ライン遅延を選択するかは簡単な計算で決まる。周期の選択も、その計算に基づき、テーブルを引くことにより簡単に決定することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態であるカラー画像読取装置の構成を示すブロック図である。
【図２】同実施形態カラー画像読取装置の読み取りタイミング信号を示すタイムチャートである。
【図３】同実施形態カラー画像読取装置における１Ｇａｐとラインイメージセンサのライン補正及び副走査位置補正を説明する概念図である。
【図４】同実施形態カラー画像読取装置におけるタイミングＳＨの選択を説明する概念図である。
【図５】同実施形態カラー画像読取装置における変倍率５０％、１００％の場合のライン遅延及び読み取りタイムチャートを説明するタイムチャートである。
【図６】同実施形態カラー画像読取装置における変倍率１２５％、２００％の場合のライン遅延及び読み取りタイムチャートを説明するタイムチャートである。
【図７】カラー画像読取装置の変倍率５０％時における時間の経過とラインイメージセンサの位置関係を示す図である。
【図８】カラー画像読取装置の変倍率１００％時における時間の経過とラインイメージセンサの位置関係を示す図である。
【図９】カラー画像読取装置の変倍率１２５％時における時間の経過とラインイメージセンサの位置関係を示す図である。
【図１０】カラー画像読取装置の変倍率２００％時における時間の経過とラインイメージセンサの位置関係を示す図である。
【符号の説明】
１Ｂ　　　　　　　　Ｂ信号処理回路
１Ｇ　　　　　　　　Ｇ信号処理回路
１Ｒ　　　　　　　　Ｒ信号処理回路
２Ｂ、２Ｇ、２Ｒ　　ラインイメージセンサ
３Ｂ、３Ｇ、３Ｒ　　アナログフロントエンド回路
４Ｂ、４Ｇ、４Ｒ　　シェーディング補正回路
５Ｂ、５Ｇ、５Ｒ　　シェーディングＲＡＭ
６Ｂ、６Ｇ、６Ｒ　　ライン補正メモリ
７　　　　　　　　　制御部
【図１】
2004072369.tif 000003
【図２】
2004072369.tif 000004
【図３】
2004072369.tif 000005
【図４】
2004072369.tif 000006
【図５】
2004072369.tif 000007
【図６】
2004072369.tif 000008
【図７】
2004072369.tif 000009
【図８】
2004072369.tif 000010
【図９】
2004072369.tif 000011
【図１０】
2004072369.tif 000012