(57)【要約】【課題】マルチモード無線装置等に用いられる発振周波数を調整可能な発振回路において、所望の発振特性を得ながら実装面積を小さくできるように構成し、搭載する装置の小型化を図れる発振回路を提供する。【解決手段】第１及び第２Ｔ型回路１５，１６と第１及び第２可変利得アンプ１１，１２とによりＴｗｉｎ−Ｔ型単一同調回路を構成し、その出力端を高利得アンプ１７に接続する。そして、高利得アンプ１７の出力端をＴｗｉｎ−Ｔ単一同調回路に正帰還するように接続して発振回路１０を構成する。第１利得制御端子１３または第２利得制御端子１４の一方の制御入力電圧を変化させて、第１可変利得アンプ１１または第２可変利得アンプ１２の利得を制御することにより、発振回路１０の発振周波数を可変することができる。【選択図】　図１
2004072610.tif 000002
【特許請求の範囲】
【請求項１】
２つの抵抗素子と１つの容量素子からなる第１のＴ型回路と、１つの抵抗素子と２つの容量素子からなる第２のＴ型回路と、前記第１及び第２のＴ型回路の一端に接続される増幅回路とを備え、
前記第１及び第２のＴ型回路の他端にそれぞれ第１の利得可変アンプ及び第２の利得可変アンプを接続して設け、前記増幅回路の出力端を前記第１及び第２の利得可変アンプに入力端に接続して前記増幅回路の出力を帰還するとともに、第１及び第２の利得可変アンプの少なくとも一方の利得を可変するよう構成したことを特徴とする発振回路。
【請求項２】
前記第１及び第２の利得可変アンプの少なくとも一方の利得を可変するための制御信号を入力する利得制御端子に、前記増幅回路の出力端に接続されたＰＬＬ回路を含む負帰還ループ回路を接続して設けたことを特徴とする請求項１に記載の発振回路。
【請求項３】
２つの抵抗素子と１つの容量素子からなる第３のＴ型回路と、１つの抵抗素子と２つの容量素子からなる第４のＴ型回路と、前記第３のＴ型回路または前記第４のＴ型回路の一方に接続される第３の利得可変アンプとを有してなるＴｗｉｎ−Ｔ型のフィルタ回路を備え、前記第３の利得可変アンプの利得制御端子に前記負帰還ループ回路を接続し、前記利得制御端子に入力する制御信号により前記フィルタ回路の周波数調整を行うことを特徴とする請求項２に記載の発振回路。
【請求項４】
請求項２に記載の発振回路を用いた周波数変調回路であって、前記第１及び第２の利得可変アンプの少なくとも一方の利得を可変するための制御信号を入力する利得制御端子に被変調信号を入力する信号入力回路を備え、前記被変調信号の周波数変調を行うことを特徴とする周波数変調回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、携帯無線装置等に用いられる発振回路に関し、特にマルチモードの無線装置における基準信号の発振等に用いるのに好適な発振周波数の調整を可能とする発振回路に関する。
【０００２】
【従来の技術】
複数の通信方式や周波数帯に対応可能なマルチモードの携帯無線装置では、それぞれの無線通信システムに対応できるように異なる周波数の基準信号源を必要とする。例えば、基準信号の周波数としては、ＧＳＭ（Ｇｌｏｂａｌ　Ｓｙｓｔｅｍｓ　ｆｏｒ　Ｍｏｂｉｌｅ）やＢｌｕｅｔｏｏｔｈの通信方式では１３ＭＨｚ、ＰＨＳ（登録商標）方式では１９．２ＭＨｚが用いられる。これらの周波数は各システムで使用される通信手順や信号処理方式、伝送レート等により決められている。
【０００３】
従来のマルチモード携帯無線装置に用いる発振回路部の構成例を図９に示す。この第１の従来例は、複数の無線通信システム個々に対応するハードウェアをそれぞれ別個に設けた例である。図９では、３種類の無線通信システムに対応した構成を示しており、第１の無線通信システムの基準信号源９１及び信号処理部９４、第２の無線通信システムの基準信号源９２及び信号処理部９５、第３の無線通信システムの基準信号源９３及び信号処理部９６から構成されている。そして、運用する無線通信システムが動作する際、それに対応した基準信号源が動作する。
【０００４】
また、従来の発振周波数を可変とした発振回路部の構成例を図１０に示す。この第２の従来例は、マルチバイブレータを用いて周波数可変の発振回路を構成した例である。
【０００５】
マルチバイブレータ型発振回路１００は、トランジスタ１０１、１０２と、負荷抵抗１０３、１０４と、発振周波数を決めるコンデンサ１０５と、発振周波数を可変する電流源１０６、１０７とを有して構成される。また、マルチバイブレータ型発振回路１００の出力周波数を１／Ｎに分周する分周回路１０８と、位相比較回路１０９と、基準信号源１１０と、ループフィルタ１１１とからなるＰＬＬ回路が設けられ、マルチバイブレータ型発振回路１００と接続されている。
【０００６】
マルチバイブレータ型発振回路１００の発振周波数ｆは、次式によって表される。
ｆ＝Ｉ０　／２Ｃ　　　…（１１）
ここで、Ｉ０　は電流源１０６、１０７の電流値、Ｃはコンデンサ１０５の容量を表している。この構成において、電流源１０６、１０７の電流値Ｉ０　を変更することにより、発振周波数ｆが可変される。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記した第１の従来例では、対応する無線通信システムの数だけ基準信号源を用意する必要があり、これらを１つの携帯無線装置に収容して構成すると、実装面積が大きくなって装置が大型化してしまい、装置の小型化や低コスト化が困難となる。
【０００８】
また、上記第２の従来例では、マルチバイブレータ型発振回路１００は周波数選択を行う共振回路を持たないため、高いＣ／Ｎ（キャリアと雑音の比）を得にくいという問題点がある。ここで、抵抗１０３、１０４の代わりにインダクタと可変容量ダイオードによる共振回路を設け、ＰＬＬを用いて発振回路を構成することも考えられるが、通常の基準信号は周波数が１０〜３０ＭＨｚであるため、ＩＣ上でインダクタ及び可変容量ダイオードを含む回路構成を行う場合に占有面積や容量可変比を考慮すると実用的ではない。さらに、ＩＣ上でインダクタと可変容量ダイオードによって共振回路を構成する場合は、共振周波数が数１００ＭＨｚ以上の発振回路を構成する必要があり、高周波動作のために回路動作電流が大きくなってしまうという問題点がある。
【０００９】
本発明は、上記事情に鑑みてなされたもので、その目的は、発振周波数を調整可能な発振回路において、所望の発振特性を得ながら実装面積を小さくでき、搭載する装置の小型化を図ることが可能な発振回路を提供することにある。
【００１０】
【課題を解決するための手段】
本発明に係る発振回路は、２つの抵抗素子と１つの容量素子からなる第１のＴ型回路と、１つの抵抗素子と２つの容量素子からなる第２のＴ型回路と、前記第１及び第２のＴ型回路の一端に接続される増幅回路とを備え、前記第１及び第２のＴ型回路の他端にそれぞれ第１の利得可変アンプ及び第２の利得可変アンプを接続して設け、前記増幅回路の出力端を前記第１及び第２の利得可変アンプに入力端に接続して前記増幅回路の出力を帰還するとともに、第１及び第２の利得可変アンプの少なくとも一方の利得を可変するよう構成したことを特徴とする。
【００１１】
上記構成によれば、２つのＴ型回路と増幅回路とによりＴｗｉｎ−Ｔ型単一同調回路を構成でき、このＴｗｉｎ−Ｔ型単一同調回路によって、半導体集積回路上で実装面積が大型化することなく、かつＱ及びＣ／Ｎの高い周波数可変型の発振回路を得ることが可能となる。
【００１２】
また、前記第１及び第２の利得可変アンプの少なくとも一方の利得を可変するための制御信号を入力する利得制御端子に、前記増幅回路の出力端に接続されたＰＬＬ回路を含む負帰還ループ回路を接続して設けたことを特徴とする。
【００１３】
上記構成によれば、ＰＬＬ回路により常に安定した発振周波数を得ることができ、より高性能の発振回路を提供することが可能となる。
【００１４】
また、本発明は、２つの抵抗素子と１つの容量素子からなる第３のＴ型回路と、１つの抵抗素子と２つの容量素子からなる第４のＴ型回路と、前記第３のＴ型回路または前記第４のＴ型回路の一方に接続される第３の利得可変アンプとを有してなるＴｗｉｎ−Ｔ型のフィルタ回路を備え、前記第３の利得可変アンプの利得制御端子に前記負帰還ループ回路を接続し、前記利得制御端子に入力する制御信号により前記フィルタ回路の周波数調整を行うことを特徴とする。
【００１５】
上記構成によれば、フィルタ回路の調整用に独立した周波数自動調整回路を構成する必要がなく、回路規模の削減を図ることが可能となる。
【００１６】
また、本発明は、上記の発振回路を用いた周波数変調回路であって、前記第１及び第２の利得可変アンプの少なくとも一方の利得を可変するための制御信号を入力する利得制御端子に被変調信号を入力する信号入力回路を備え、前記被変調信号の周波数変調を行うことを特徴とする周波数変調回路を提供する。
【００１７】
上記構成によれば、Ｔｗｉｎ−Ｔ型単一同調回路を用いて、ＦＳＫ変調などを行う精度の高い周波数変調回路を実現することが可能となる。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
本実施形態では、発振回路の構成例としてマルチモード携帯無線装置に用いる基準信号源発振回路を示す。なお、以下の第１〜第４実施形態に係る発振回路及び変調回路は、いずれも同一の半導体集積回路（ＩＣ）上に構成可能であるものを前提としている。
【００１９】
（第１実施形態）
図１は、本発明の第１実施形態に係る発振回路の構成を示すブロック図である。発振回路１０は、第１可変利得アンプ１１及び第２可変利得アンプ１２、これらの可変利得アンプ１１，１２の出力端にそれぞれ接続された第１Ｔ型回路部１５及び第２Ｔ型回路部１６、これらのＴ型回路部１５，１６の出力端に接続された高利得アンプ１７を有して構成される。
【００２０】
第１可変利得アンプ１１と第２可変利得アンプ１２は、それぞれ第１利得制御端子１３と第２利得制御端子１４を備えている。これらの第１及び第２可変利得アンプ１１，１２は、出力端が第１Ｔ型回路部１５と第２Ｔ型回路部１６とが並列接続されて構成されたＴｗｉｎ−Ｔ型回路の入力端にそれぞれ接続されて設けられる。ここで、第１Ｔ型回路部１５は、２つの抵抗素子１５ａ，１５ｂと１つのコンデンサ等の容量素子１５ｃとから構成され、第２Ｔ型回路１６は、２つのコンデンサ等の容量素子１６ａ，１６ｂと１つの抵抗素子１６ｃとから構成されている。
【００２１】
高利得アンプ１７の出力端は、正入力端（＋）に接続されるとともに、第１及び第２可変利得アンプ１１，１２の入力端に接続される。また、第１可変利得アンプ１１及び第２可変利得アンプ１２の出力端はそれぞれ第１Ｔ型回路１５及び第２Ｔ型回路１６に接続され、第１及び第２Ｔ型回路１５，１６の出力端が共に高利得アンプ１７の負入力端（−）に接続される。
【００２２】
上記構成において、高利得アンプ１７の出力は正入力端（＋）に入力して正帰還をかけている。また、Ｔｗｉｎ−Ｔ型回路の出力である第１及び第２Ｔ型回路１５，１６の出力は高利得アンプ１７の負入力端（−）に入力して帰還する。これにより、第１及び第２Ｔ型回路１５，１６のＴｗｉｎ−Ｔ型回路と高利得アンプ１７の増幅回路とによるＴｗｉｎ−Ｔ型単一同調回路が構成される。ここで、高利得アンプ１７はＴｗｉｎ−Ｔ型単一同調回路の共振周波数で発振する発振回路として動作し、周波数可変型の発振回路１０が構成される。
【００２３】
次に、図１に示した発振回路の特性について説明する。まず、Ｔｗｉｎ−Ｔ型単一同調回路の伝達関数Ｔ（ｓ）を以下の（１）式に示す。
【００２４】
【数１】
2004072610.tif 000003
ここで、Ａは高利得アンプ１７の利得、ｑｚはＴｗｉｎ−Ｔ回路を構成する２つのＴ型回路部の鋭さ、ωｏは角周波数をそれぞれ示している。
【００２５】
このとき、角周波数ωｏは、
ωｏ＝１／ＲＣ　　…（２）
となる。よって、Ｔｗｉｎ−Ｔ型単一同調回路の回路動作時の鋭さＱは、
Ｑ＝（１＋Ａ）ｑｚ　　…（３）
となる。なお、Ｔｗｉｎ−Ｔ型単一同調回路の動作説明は、文献「アクティブフィルタの設計　廣済堂産報出版　１３１〜１４０頁」に示されている。
【００２６】
したがって（３）式より、例えば、ｑｚ＝０．２５、Ａ＝１００であれば、Ｑ≒２５となる。これより高利得アンプ１７の利得が高いほどＴｗｉｎ−Ｔ型単一同調回路のＱが高くなることがわかる。
【００２７】
一般に、発振回路では同調回路の鋭さＱを高くすることによって、キャリア信号と雑音の比Ｃ／Ｎが改善されるので、Ｔｗｉｎ−Ｔ型単一同調回路を用いた本実施形態の発振回路では、非常に高いＱが容易に得られ、良好な発振特性を得ることができる。
【００２８】
図２は、第１及び第２可変利得アンプ１１，１２の回路構成例を示したものである。可変利得アンプ１１，１２は、２個のトランジスタのエミッタを共通にした差動増幅器により構成され、第１利得制御端子１３または第２利得制御端子１４の一方に入力される利得制御電圧により電流源の電流を制御し、入力端である一方のトランジスタのベースに入力された信号を増幅して出力端である他方のトランジスタのコレクタから出力するようになっている。
【００２９】
また、図３は、高利得アンプ１７の回路構成例を示したものである。高利得アンプ１７は、一対のクロスカップル接続されたトランジスタからなる差動増幅器により構成され、正入力端と負入力端の入力信号に対して高利得で差動増幅を行い、正入力側のトランジスタのコレクタにおける出力端より出力するようになっている。
【００３０】
本実施形態の発振回路１０では、Ｔｗｉｎ−Ｔ型回路の単一同調特性を利用し、第１利得制御端子１３または第２利得制御端子１４の一方に制御電圧を入力して、第１可変利得アンプ１１または第２可変利得アンプ１２の利得を制御することによって、発振周波数を変化させることができる。例えば、第２利得制御端子１４に入力する制御電圧を変化させて第２可変利得アンプ１２の利得を制御する。図４は、発振周波数の変化の様子を電気回路シミュレーション用の市販ソフトウェアである「ＳＰＩＣＥ」を用いてシミュレーションした結果を示したものである。このシミュレーション結果の特性図より、第２可変利得アンプ１２の利得を大きくすると発振周波数は低くなり　、利得を小さくすると発振周波数は高くなることがわかる。
【００３１】
このように、本実施形態ではＴｗｉｎ−Ｔ型単一同調回路を用いて発振回路を構成し、一方の可変利得アンプの利得を制御してＴ型回路の入力信号レベルを可変することによって発振周波数を可変でき、Ｑ及びＣ／Ｎの高い発振回路を実現できる。
【００３２】
（第２実施形態）
図５は、本発明の第２実施形態に係る発振回路部の構成を示すブロック図である。第２実施形態は、第１実施形態の発振回路１０にＰＬＬ回路からなる負帰還ループ回路２０を付加して発振周波数を可変できるように構成したものである。第１実施形態と同一の構成要素には同一符号を付して説明を省略する。
【００３３】
負帰還ループ回路２０は、発振回路１０の出力周波数を１／Ｎに分周する分周回路２１と、位相比較回路２２と、基準信号源２３と、ループフィルタ２４と、発振周波数可変部インタフェース回路２５とを有して構成される。この負帰還ループ回路２０が高利得アンプ１７の出力端と第１利得制御端子１３または第２利得制御端子１４との間に接続される。図５では、負帰還ループ回路２０を第２利得制御端子１４に接続した例を示している。
【００３４】
次に、上記のように構成された負帰還ループ回路２０の動作について説明する。まず、発振回路１０の高利得アンプ１７からの発振出力を分周回路２１に入力し、周波数を１／Ｎに分周する。そして、基準信号源２３の周波数がｆｒｅｆ　であり、発振回路１０の出力周波数がｆｏｓｃ　であるとした場合、
ｆｏｓｃ＝ｆｒｅｆ×Ｎ　　…（４）
の関係を満たすように、位相比較回路２２において周波数ｆｏｓｃ　／Ｎとｆｒｅｆ　の位相を比較し、その位相誤差を出力する。次いで、位相比較回路２２の出力をループフィルタ２４により積分し、発振周波数可変部インタフェース回路２５で制御電圧に変換して発振回路１０の第２利得制御端子１４に入力することにより、第２可変利得アンプ１２の利得を制御する。
【００３５】
図６は、発振周波数可変部インタフェース回路２５の回路構成例を示したものである。発振周波数可変部インタフェース回路２５は、一対のトランジスタによるカレントミラー回路により構成され、入力信号を電圧に変換して出力するようになっている。
【００３６】
上記構成により、第２実施形態では、負帰還ループ回路２０を用いて第２可変利得アンプ１２の利得を制御することで発振回路１０の発振周波数を可変することができるとともに、ＰＬＬ回路による負帰還ループ回路２０の同期機能によって発振回路１０の発振周波数は（４）式の関係で安定するため、より安定した発振周波数を得ることができる。
【００３７】
ここで、本実施形態を複数の無線通信システムに対応するマルチモード携帯無線装置に適用した場合の例について説明する。
【００３８】
例えば、第１無線通信システムの基準周波数が１３ＭＨｚであり、第２無線通信システムの基準周波数が１９．２ＭＨｚ、第３無線通信システムの基準周波数が１２．６ＭＨｚとした場合、最大公約数となる周波数は２００ｋＨｚである。従って、図５における負帰還ループ回路２０の基準信号源２３の周波数を２００ｋＨｚとする。ここで、第１無線通信システムが主受信システムであり、他の無線通信システムへのハンドオーバーがある場合には、第１無線通信システムはスタンバイ状態を保つことになる。この場合、第１無線通信システムの基準周波数１３ＭＨｚを分周回路２１により６５分周することで、基準信号源２３の周波数に対応する２００ｋＨｚが得られる。そして、第２無線通信システムの基準周波数１９．２ＭＨｚを得るには、分周回路２１の分周数Ｎを９６に設定する。同様に、第３無線通信システムの基準周波数１２．６ＭＨｚを得るには、分周回路２１の分周数Ｎを６３に設定すればよい。
【００３９】
以上の構成により、主受信システムとなる無線通信システムは常にスタンバイの状態を保つことができ、他の無線通信システムは必要に応じて分周回路２１の分周数Ｎを変化させることにより、各無線通信システムに必要な基準周波数の基準信号を出力することが可能となる。
【００４０】
（第３実施形態）
図７は、本発明の第３実施形態に係る発振回路を用いたフィルタ回路の構成を示すブロック図である。第３実施形態は、第１実施形態の発振回路１０と第２実施形態の負帰還ループ回路２０に、Ｔｗｉｎ−Ｔ型フィルタ３０を付加して周波数調整可能なフィルタ回路を構成したものである。第１及び第２実施形態と同一の構成要素には同一符号を付して説明を省略する。
【００４１】
Ｔｗｉｎ−Ｔ型フィルタ３０は、アンプ３１及び可変利得アンプ３２と、アンプ３１の出力端に接続される２つの抵抗素子と１つの容量素子からなる第３Ｔ型回路３５と、可変利得アンプ３２の出力端に接続される２つの容量素子と１つの抵抗素子からなる第４Ｔ型回路３６とを有して構成される。負帰還ループ回路２０の発振周波数可変部インタフェース回路２５の出力端は、発振回路１０の第２利得制御端子１４とＴｗｉｎ−Ｔ型フィルタ３０の可変利得アンプ３２の利得制御端子３４とに接続される。
【００４２】
上記構成において、基準信号源２３の出力が固定周波数であり、分周回路２１の分周数Ｎが一定であるとした場合、発振周波数可変部インターフェース回路２５から出力される制御電圧は、第１Ｔ型回路１５と第２Ｔ型回路１６を構成する抵抗素子と容量素子の抵抗値と容量値の製造ばらつき分を補正する量となる。一方、発振回路１０のＴｗｉｎ−Ｔ型単一同調回路と同様の構成であるＴｗｉｎ−Ｔ型フィルタ３０にも周波数特性のばらつきが生じるが、発振周波数可変部インターフェース回路２５の制御電圧によって可変利得アンプ３２を制御することにより、Ｔｗｉｎ−Ｔ型フィルタ３０の周波数特性のばらつきを調整することが可能となる。
【００４３】
第３実施形態の構成によれば、フィルタ調整用に単独で周波数自動調整回路を構成する必要がなく、回路規模の削減を図ることが可能となる。
【００４４】
（第４実施形態）
図８は、本発明の第４実施形態に係る発振回路を用いたＦＳＫ変調回路の構成を示すブロック図である。第４実施形態は、第１実施形態の発振回路１０を利用してＦＳＫ変調回路を構成したものである。第１実施形態と同一の構成要素には同一符号を付して説明を省略する。
【００４５】
本実施形態のＦＳＫ変調回路は、帯域制限フィルタ４６と電圧−電流変換回路４７を直列接続した信号入力回路を有し、電圧−電流変換回路４７の出力端を第１可変利得アンプ１１の第１利得制御端子１３または第２可変利得アンプ１２の第２利得制御端子１４に接続して構成される。
【００４６】
信号データ４５は、帯域制限フィルタ４６によって変調後の帯域が制限され、電圧−電流変換回路４７で電流信号に変換される。変換された信号電流は、発振回路１０の周波数を可変する第１利得制御端子１３または第２利得制御端子１４に入力される。これによって、発振回路１０は信号電流の変化に応じて発振周波数が偏移するので、発振回路１０の出力において信号データ４５をＦＳＫ変調した信号が得られることになる。
【００４７】
なお、電圧−電流変換回路４７は、図６に示した発振周波数可変部インターフェース回路２５と同様にカレントミラー回路で構成することができる。
【００４８】
第４実施形態の構成によれば、Ｔｗｉｎ−Ｔ型単一同調回路を用いてＦＳＫ変調回路を実現することができる。なお、上記した実施形態ではＦＳＫ変調の例を示したが、信号データ４５を交流信号に置き換えることによりＦＭ変調回路として用いることが可能である。
【００４９】
上述した実施形態によれば、Ｔｗｉｎ−Ｔ型単一同調回路を用いて発振回路を構成することにより、半導体集積回路上でＱ及びＣ／Ｎの高く、かつ実装面積の小さい高性能の周波数可変型の発振回路を得ることができ、マルチモード携帯端末装置に搭載して基準信号源発振回路として用いた場合に装置の小型化が可能となる。また、回路動作電流の増大を抑えることができ、半導体集積回路上に実装可能な周波数可変型の発振回路を実現できる。
【００５０】
また、Ｔｗｉｎ−Ｔ型単一同調回路を用いた発振回路にＰＬＬによる負帰還回路を接続して構成することにより、特にマルチモード携帯端末装置において必要とされるＣ／Ｎの高い基準信号源を得ることができる。
【００５１】
なお、本発明は上述した実施形態に何ら限定されるものではなく、その要旨を逸脱しない範囲において種々の態様で実施し得るものである。
【００５２】
【発明の効果】
以上説明したように本発明によれば、発振周波数を調整可能な発振回路において、所望の発振特性を得ながら実装面積を小さくでき、搭載する装置の小型化を図ることが可能な発振回路を提供できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る発振回路の構成を示すブロック図
【図２】第１実施形態の発振回路におけるＳＰＩＣＥによるシミュレーション結果を示す特性図
【図３】第１実施形態の発振回路における可変利得アンプの構成例を示す回路図
【図４】第１実施形態の発振回路における高利得アンプの構成例を示す回路図
【図５】本発明の第２実施形態に係る発振回路部の構成を示すブロック図
【図６】第２実施形態の発振回路における発振周波数可変部インタフェース回路の構成例を示す回路図
【図７】本発明の第３実施形態に係る発振回路を用いたフィルタ回路の構成を示すブロック図
【図８】本発明の第４実施形態に係る発振回路を用いたＦＳＫ変調回路の構成を示すブロック図
【図９】第１の従来例としてマルチモード携帯無線装置に用いる発振回路部の構成例を示すブロック図
【図１０】第２の従来例として発振周波数を可変とした発振回路部の構成例を示すブロック図
【符号の説明】
１０　発振回路
１１　第１可変利得アンプ
１２　第２可変利得アンプ
１３　第１利得制御端子
１４　第２利得制御端子
１５　第１Ｔ型回路
１６　第２Ｔ型回路
１７　高利得アンプ
２０　負帰還ループ回路
２１　分周回路
２２　位相比較回路
２３　基準信号源
２４　ループフィルタ
２５　発振周波数可変部インタフェース回路
３０　Ｔｗｉｎ−Ｔ型フィルタ
【図１】
2004072610.tif 000004
【図２】
2004072610.tif 000005
【図３】
2004072610.tif 000006
【図４】
2004072610.tif 000007
【図５】
2004072610.tif 000008
【図６】
2004072610.tif 000009
【図７】
2004072610.tif 000010
【図８】
2004072610.tif 000011
【図９】
2004072610.tif 000012
【図１０】
2004072610.tif 000013