(57)【要約】【課題】高密度実装が可能な小型で高性能な半導体パッケージを提供すること。【解決手段】複数個の半導体パッケージをウエハレベルで一括して作製した後に個々の半導体パッケージに切り離されたものであって、前記半導体パッケージが、２個以上の半導体装置を絶縁層を介して貼り合せた積層体であり、前記半導体装置が、それぞれ、基板とその表面に形成されたデバイスパターンとを含んでおり、かつ下方の半導体装置のデバイスパターン面がその上に積層された半導体装置の非デバイスパターン面と対面しているように構成する。【選択図】      図１
2004319707.tif 000002
【特許請求の範囲】
【請求項１】
複数個の半導体パッケージをウエハレベルで一括して作製した後に個々の半導体パッケージに切り離されたものであって、
前記半導体パッケージが、２個以上の半導体装置を絶縁層を介して貼り合せた積層体であり、
前記半導体装置が、それぞれ、基板とその表面に形成されたデバイスパターンとを含んでおり、かつ
下方の半導体装置のデバイスパターン面がその上に積層された半導体装置の非デバイスパターン面と対面していることを特徴とする半導体パッケージ。
【請求項２】
最下層の半導体装置が、その非デバイスパターン面にさらに、高熱伝導性の材料からなる放熱層を有していることを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記放熱層が、前記半導体パッケージを切り離す前に最下層のウエハの非デバイスパターン面に被着されたものであることを特徴とする請求項２に記載の半導体パッケージ。
【請求項４】
前記放熱層が、薄膜形成技術によって形成されたものであることを特徴とする請求項２又は３に記載の半導体パッケージ。
【請求項５】
前記放熱層が、銅、アルミニウム又はその合金からなることを特徴とする請求項２〜４のいずれか１項に記載の半導体パッケージ。
【請求項６】
前記放熱層が支持体として機能していることを特徴とする請求項２〜５のいずれか１項に記載の半導体パッケージ。
【請求項７】
前記絶縁層がポリイミド樹脂又はエポキシ樹脂からなることを特徴とする請求項１〜６のいずれか１項に記載の半導体パッケージ。
【請求項８】
最上層の半導体装置が、そのデバイスパターン面に樹脂封止層をさらに有しておりかつ該樹脂封止層が、前記半導体パッケージを切り離す前に最上層のウエハのデバイスパターン面に形成されたものであることを特徴とする請求項１〜７のいずれか１項に記載の半導体パッケージ。
【請求項９】
積層された半導体装置のデバイスパターンどうしが、１つの半導体装置において同時に形成された再配線層及び基板貫通電極によって電気的に接続されていることを特徴とする請求項１〜８のいずれか１項に記載の半導体パッケージ。
【請求項１０】
前記再配線層及び前記基板貫通電極がそれぞれ銅もしくはその合金からなることを特徴とする請求項９に記載の半導体パッケージ。
【請求項１１】
それぞれ基板とその表面に形成されたデバイスパターンとを含む２個以上の半導体装置の積層体を含む半導体パッケージを製造する方法であって、
半導体材料からなるウエハを加工して、所定のデバイスパターンを表面に有する半導体装置の複数個を一括して作り込み、半導体装置実装ウエハを製造する工程を反復すること、
下方の半導体装置実装ウエハの上にもう１つの半導体装置実装ウエハをその非デバイスパターン面を下側にして絶縁層を介して貼り合せるとともに、前記もう１つの半導体装置実装ウエハを製造する工程において、前記下方の半導体装置実装ウエハのデバイスパターン面の上に半導体材料からなるウエハを前記絶縁層を介して貼り合せた後、そのウエハを加工して、所定のデバイスパターンを表面に有する半導体装置の複数個を一括して作り込むこと、及び
前記半導体パッケージの完成に必要な数の前記半導体装置実装ウエハの貼り合せが完了した後、得られたウエハ積層体から個々の前記半導体パッケージを予め定められた切断線に沿って切り離すこと
を特徴とする半導体パッケージの製造方法。
【請求項１２】
前記ウエハ積層体において、最下層の半導体装置実装ウエハの非デバイスパターン面に高熱伝導性の材料から放熱層を形成することを特徴とする請求項１１に記載の半導体パッケージの製造方法。
【請求項１３】
前記放熱層を薄膜形成技術によって形成することを特徴とする請求項１２に記載の半導体パッケージの製造方法。
【請求項１４】
前記放熱層を銅、アルミニウム又はその合金から形成することを特徴とする請求項１２又は１３に記載の半導体パッケージの製造方法。
【請求項１５】
前記絶縁層をポリイミド樹脂又はエポキシ樹脂から形成することを特徴とする請求項１１〜１４のいずれか１項に記載の半導体パッケージの製造方法。
【請求項１６】
前記ウエハ積層体において、最上層の半導体装置実装ウエハのデバイスパターン面にさらに樹脂封止層を形成することを特徴とする請求項１１〜１５のいずれか１項に記載の半導体パッケージの製造方法。
【請求項１７】
前記もう１つの半導体装置実装ウエハを製造する工程において、再配線層及び基板貫通電極を同時に形成することを特徴とする請求項１１〜１６のいずれか１項に記載の半導体パッケージの製造方法。
【請求項１８】
前記再配線層及び前記基板貫通電極を銅もしくはその合金から形成することを特徴とする請求項１７に記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板上に半導体装置を実装した半導体パッケージに関し、さらに詳しく述べると、高密度実装が可能な小型で高性能な半導体パッケージ、いわゆるＣＳＰ（チップサイズパッケージ）に関する。また、本発明は、そのような半導体パッケージをウエハレベルで簡単にかつ歩留まりよく製造する方法に関する。
【０００２】
【従来の技術】
近年、電子機器の高性能化、小型化に対応するため、ＩＣチップ、ＬＳＩチップ等の半導体素子あるいは半導体素子を基板上に搭載した構成の半導体装置を組み合わせて、いろいろなタイプの半導体パッケージが提案されている。また、かかる半導体パッケージにおいて高密度実装を可能とするため、各研究機関及び各社から３次元実装のモデルが提案されている。半導体チップどうしを重ね合わせ、両者をボンディングワイヤで接続する方法も提案されているが、もっとも有力視されているのは、半導体チップどうしを重ね合わせ、フリップチップ（ＦＣ）によって両者を固定するとともに、両者の間にアンダーフィル材を充填する方法である。
【０００３】
最近では、ＦＣ接続を省略したより小型化された半導体パッケージも提案されている。例えば、図９に示すように、パターンフィルム１０４の上にウエハ（半導体チップ）１０５が絶縁性接着材００６を介して複数枚積層されたスタックド半導体装置１１４が提案されている（特許文献１）。また、このスタックド半導体装置１１４では、ウエハ１０５の積層体の外周及び内周に、縦の配線パターン１１６を形成するとともに、パターンフィルム１０５の下面に、外部接続パターン１０３を介して外部接続端子１１１を配置している。しかし、このスタックド半導体装置の場合、ウエハの積層、ダイシング、シリコンエッチング及び絶縁性接着材の塗布を繰り返し行って所望複数段のウエハ積層体を形成しなければならず、製造工程が非常に複雑となっている。また、縦の配線パターンの形成工程を別に設けなければならないという問題もある。
【０００４】
また、図１０に示すように、突起電極１６４を両面に有する半導体チップ１６２を製造した後、その複数個（図では、６個）を突起電極１６４を突き合わすように積層することで製造した半導体装置１６１も提案されている（特許文献２）。それぞれの半導体チップ１６２は、その表裏面に絶縁層１７２を有し、かつその表裏面を貫通するように形成されたスルーホール１６６を備えている。スルーホール１６６の内側には、絶縁膜１６８と導電部材１７０が順に形成されている。しかし、この半導体装置の場合、半導体チップを順に積層する方法を採用しているので、製造の歩留まりが悪いという問題がある。また、型を用いた絶縁層の転写工程も煩雑である。
【０００５】
【特許文献１】
特開２０００−２５２４１１号公報（特許請求の範囲、段落００１０〜００１９、図３）
【特許文献２】
特開２００１−９４０３９号公報（特許請求の範囲、段落００５４、図９）
【０００６】
【発明が解決しようとする課題】
本発明は、上記のような従来の技術の問題点を解決することを目的とする。
【０００７】
本発明の目的は、高密度実装が可能な小型で高性能な半導体パッケージを提供することにある。
【０００８】
また、本発明の目的は、高密度実装が可能な小型で高性能な半導体パッケージをウエハレベルで簡単にかつ歩留まりよく製造する方法を提供することにある。
【０００９】
本発明のこれらの目的やその他の目的は、以下の詳細な説明から容易に理解することができるであろう。
【００１０】
【課題を解決するための手段】
本発明は、その１つの面において、複数個の半導体パッケージをウエハレベルで一括して作製した後に個々の半導体パッケージに切り離されたものであって、
前記半導体パッケージが、２個以上の半導体装置を絶縁層を介して貼り合せた積層体であり、
前記半導体装置が、それぞれ、基板とその表面に形成されたデバイスパターンとを含んでおり、かつ
下方の半導体装置のデバイスパターン面がその上に積層された半導体装置の非デバイスパターン面と対面していることを特徴とする半導体パッケージにある。
【００１１】
また、本発明は、そのもう１つの面において、それぞれ基板とその表面に形成されたデバイスパターンとを含む２個以上の半導体装置の積層体を含む半導体パッケージを製造する方法であって、
半導体材料からなるウエハを加工して、所定のデバイスパターンを表面に有する半導体装置の複数個を一括して作り込み、半導体装置実装ウエハを製造する工程を反復すること、
下方の半導体装置実装ウエハの上にもう１つの半導体装置保有ウエハをその非デバイスパターン面を下側にして接着剤層を介して貼り合せるとともに、前記もう１つの半導体装置実装ウエハを製造する工程において、前記下方の半導体装置実装ウエハのデバイスパターン面の上に半導体材料からなるウエハを前記絶縁層を介して貼り合せた後、そのウエハを加工して、所定のデバイスパターンを表面に有する半導体装置の複数個を一括して作り込むこと、及び
前記半導体パッケージの完成に必要な数の前記半導体装置実装ウエハの貼り合せが完了した後、得られたウエハ積層体から個々の前記半導体パッケージを予め定められた切断線に沿って切り離すこと
を特徴とする半導体パッケージの製造方法にある。
【００１２】
【発明の実施の形態】
本発明による半導体パッケージ及びその製造方法は、それぞれ、いろいろな形態で有利に実施することができる。以下、本発明の好ましい実施の形態について説明する。
【００１３】
本発明の半導体パッケージは、複数個の半導体パッケージをウエハレベルで一括して作製した後に個々の半導体パッケージに切り離されたものである。すなわち、本発明の半導体パッケージは、従来より広く使用されている半導体パッケージ、すなわち、半導体装置（例えば、ＩＣ、ＬＳＩ等の半導体チップ）を予め製造した後に２個以上の半導体装置を重ね合わせ、半導体装置どうしの間にアンダーフィル材を充填して製造された半導体パッケージとは構造的及び製法的に相違する。本発明に従い特にウエハレベルで３次元実装を行えるということは、以下の説明から容易に理解できるように、高密度実装や製造工数の削減などの面で有用である。
【００１４】
本発明の半導体パッケージは、下記の要件：
（１）半導体パッケージは、２個以上の半導体装置を絶縁層を介して貼り合せた積層体であること、
（２）半導体装置は、それぞれ、基板とその表面に形成されたデバイスパターンとを含んでいること、及び
（３）下方の半導体装置のデバイスパターン面がその上に積層された半導体装置の非デバイスパターン面と対面していること
を満足させるものである。
【００１５】
まず、半導体パッケージは、２個以上の半導体装置を絶縁層を介して貼り合せた積層体である。但し、それぞれの半導体パッケージは、所要数の作製済み半導体装置どうしを貼り合せて製造したものではなく、所要数のウエハにおいてデバイスパターンの形成及び絶縁層を介したウエハどうしの接合を行ってウエハ積層体（半導体装置実装ウエハの積層体）を製造した後、半導体パッケージを個々に切り出したものである。
【００１６】
本発明の実施において、最終的に半導体装置の基板となるウエハの積層数は特に限定されるものではなく、半導体パッケージの構成に応じて必要な数のウエハを任意に積層することができる。ウエハの積層数は、通常、約２〜８層であり、好ましくは４層である。また、ウエハは、いろいろな材料からなることができるけれども、通常、シリコンのような半導体材料が基板として好適である。必要ならば、ガラスなどのセラミック材料を基板として使用してもよい。ウエハの厚さは、通常、約５０〜７２５μｍの範囲である。
【００１７】
本発明の半導体パッケージでは、半導体装置（あるいは、ウエハ）どうしの接合に絶縁層が使用される。絶縁層は、好ましくは、絶縁性の樹脂材料であり、例えばポリイミド樹脂、エポキシ樹脂などが絶縁層材料として有用である。絶縁層は、かかる樹脂材料の溶液を塗布及び硬化させて形成してもよく、さもなければ、樹脂材料のフィルムを貼付して形成してもよい。また、必要ならば、接着剤やそのフィルムを使用して絶縁層を形成してもよい。絶縁層の厚さは、通常、約１０〜７５μｍの範囲であり、好ましくは、約１０〜４５μｍの範囲である。
【００１８】
また、本発明の半導体パッケージにおいて、それに含まれる２個もしくはそれ以上の半導体装置は、それぞれ、基板とその表面に形成されたデバイスパターンとを含むように構成され、また、必要ならば、その他の要素を有していてもよい。基板は、上記したように、半導体ウエハやその他のウエハから切り出されたものである。また、基板の片面には、本発明でいうデバイスパターンが形成される。デバイスパターンは、以下に列挙するものに限定されるわけではないが、配線層（再配線層などを含む）、電極、基板貫通電極、導体パッド、能動素子及び受動素子などを包含する。また、デバイスパターンは、通常、基板の表面に形成されるけれども、必要なら、基板の裏面や内部に形成してもよい。
【００１９】
さらに、本発明の半導体パッケージにおいて、下方の半導体装置のデバイスパターン面は、その上に積層された半導体装置の裏面と対面している。すなわち、本発明の半導体パッケージは、ウエハの表面側（デバイスパターン面）どうしを突き合わせて貼り合せた構造のものではなくて、従来の技術ではウエハレベル３次元実装は困難であると考えられてきた、ウエハの表面側（デバイスパターン面）とウエハの裏面（非デバイスパターン面、すなわち、必要に応じて背面研削が可能なＢＳＧ側）とを突き合わせて貼り合せた構造のものである。このような貼り合せ構造は、例えば、半導体パッケージの薄型化、配線長の短縮、製造工数の削減などの面で有用である。
【００２０】
さらに加えて、本発明の半導体パッケージは、その構造や性能などの改善のために追加の層などを有していてもよい。例えば、本発明の半導体パッケージにおいて、その最下層の半導体装置が、その非デバイスパターン面にさらに、高熱伝導性の材料からなる放熱層を有していることが好ましい。放熱層は、従来の半導体パッケージにおいて別に貼付されていた冷却板、放熱フィンなどに相当するものであり、半導体装置の放熱特性を向上させる働きがあり、また、その厚さなどによっては、半導体装置の支持体としても機能することができる。
【００２１】
放熱層は、好ましくは、半導体パッケージを個々に切り離す前に最下層のウエハの非デバイスパターン面に被着されたものである。また、放熱層は、好ましくは、例えばスパッタリング、蒸着などの薄膜形成技術によって形成されたものである。すなわち、本発明の放熱層は、ウエハレベルで薄膜の形に形成することができるので、半導体パッケージの薄型化、工数削減などに寄与するところが大である。
【００２２】
放熱層は、いろいろな材料から異なる厚さで形成することができる。例えば、成膜にスパッタリングなどを使用することを考慮すると、以下に列挙するものに限定されるわけではないけれでも、銅、アルミニウム又はその合金が放熱層材料として好適である。また、放熱層の厚さは、通常、約０．１〜１μｍの範囲であり、好ましくは、約０．１〜０．５μｍの範囲である。
【００２３】
放熱層は、通常、本発明のようにウエハレベルで半導体パッケージを製造する際にその任意の段階、好ましくは最終段階でウエハのＢＳＧ側に形成するのが最も有用であるであるけれども、必要に応じて、積層構造を有しない半導体装置や半導体パッケージの製造においてウエハ段階でＢＳＧ側に形成した場合でも、本発明で意図した作用効果を得ることができる。
【００２４】
本発明の半導体パッケージでは、好ましくは、積層された半導体装置において、それらのデバイスパターンどうしが、１つの半導体装置において同時に形成された配線層、好ましくは再配線層及び基板貫通電極によって電気的に接続されている。換言すると、本発明の半導体パッケージでは、好ましいことに、再配線層及び基板貫通電極を同時に形成することで、構成の簡略化、工数の削減などを図ることができる。再配線層や基板貫通電極は、それぞれ、銅もしくはその合金からめっきなどによって有利に形成することができる。
【００２５】
また、本発明の半導体パッケージでは、好ましくは、最上層の半導体装置が、そのデバイスパターン面に樹脂封止層をさらに有している。また、樹脂封止層は上記した放熱層と同様に、半導体パッケージを個々に切り離す前に最上層のウエハのデバイスパターン面に形成されたものであることが好ましい。樹脂封止層の形成に用いられる樹脂は、特に限定されるものではなく、例えば、常用の封止樹脂であるエポキシ樹脂などを有利に使用することができる。封止樹脂は、塗布、ポッティング、フィルム貼付などによってデバイスパターン面に適用することができる。樹脂封止層は、半導体パッケージやそのデバイスパターンを水分の浸入や衝撃などから保護するのに有用である。樹脂封止層の厚さは、通常、約５０〜９０μｍの範囲であり、好ましくは、約６０〜８０μｍの範囲である。
【００２６】
本発明は、また、それぞれ基板とその表面に形成されたデバイスパターンとを含む２個以上の半導体装置の積層体を含む半導体パッケージを製造する方法にある。本発明の製造方法は、半導体パッケージについての上述の説明や、図面を参照した以下の実施例の説明から理解されるように、
（１）半導体材料からなるウエハを加工して、所定のデバイスパターンを表面に有する半導体装置の複数個を一括して作り込み、半導体装置実装ウエハを製造する工程を反復すること、
（２）下方の半導体装置実装ウエハの上にもう１つの半導体装置実装ウエハをその非デバイスパターン面を下側にして絶縁層を介して貼り合せるとともに、前記もう１つの半導体装置実装ウエハを製造する工程において、前記下方の半導体装置実装ウエハのデバイスパターン面の上に半導体材料からなるウエハを前記絶縁層を介して貼り合せた後、そのウエハを加工して、所定のデバイスパターンを表面に有する半導体装置の複数個を一括して作り込むこと、及び
（３）前記半導体パッケージの完成に必要な数の前記半導体装置実装ウエハの貼り合せが完了した後、得られたウエハ積層体から個々の前記半導体パッケージを予め定められた切断線に沿って切り離すこと
を特徴とする。なお、「半導体装置実装ウエハ」とは、本発明の半導体パッケージの前駆体を意味しており、切り出しを所望される数の半導体パッケージに相当する数の半導体装置がすでに作り込まれている１枚のウエハを指している。すなわち、所要数の半導体装置実装ウエハを積層してウエハ積層体を得た後、そのウエハ積層体を予め定められたデザインに従って切り出せば、所望される数の半導体パッケージを個々に得ることができる。
【００２７】
【実施例】
引き続いて、本発明の実施例を添付の図面を参照して説明する。なお、本発明は下記の実施例に限定されるものではないことを理解されたい。また、下記の半導体パッケージの製造方法の説明では、説明の簡略化のために１個の半導体パッケージを拡大して説明するけれども、実際にはウエハレベルで製造が行われるため、１枚のウエハに多数の半導体パッケージを一括して作り込んだ後、個々の半導体パッケージに切り分ける方法がとられている。
【００２８】
図１は、本発明による半導体パッケージの好ましい１実施例を示した断面図である。半導体パッケージ１０は、シリコンウエハに多数の半導体装置を予め定められたデザインに従って作りこんだ後、ダイシングラインＤに沿って切り出されたものである。図示の半導体パッケージ１０では、下方のシリコン基板１１を有する第１の半導体装置と、上方のシリコン基板２１を有する第２の半導体装置とがエポキシ樹脂からなる絶縁層１５を介して接合されている。
【００２９】
第１の半導体装置について見ると、シリコン基板１１は、その表面が本発明でいうデバイスパターン面に相当し、アルミニウム（Ａｌ）からなる電極パッド１２、ポリイミド樹脂からなる保護膜１３、そして銅（Ｃｕ）からなる配線層（ここでは、再配線層）１４を有している。また、シリコン基板１１の裏面は、背面研削面（ＢＳＧ面）であり、所望の厚さを有するシリコン基板１１を得るため、ＣＭＰによって研削済みである。
【００３０】
次いで、第１の半導体装置のデバイスパターン面にＢＳＧ面を対面させて積層された第２の半導体装置について見ると、シリコン基板２１は、その表面がデバイスパターン面に相当し、アルミニウム（Ａｌ）からなる電極パッド２２、ポリイミド樹脂からなる保護膜２３、そして銅（Ｃｕ）からなる配線層（ここでは、再配線層）２４を有している。また、シリコン基板２１は、それを貫通して形成された、銅（Ｃｕ）からなる基板貫通電極２６を有している。基板貫通電極２６は、配線層２４と同時に形成されたものであり、配線層２４と配線層１４を電気的に連通している。さらに、シリコン基板２１は、そのデバイスパターン面の全体がエポキシ樹脂からなる樹脂封止層２７で被覆されている。さらにまた、配線層２４の所定の位置には銅（Ｃｕ）からなる導体ポスト２８が立設され、さらにはんだボール２９が搭載されている。はんだボール２９は、外部接続端子を構成するものであり、これに代えてはんだバンプなどを搭載してもよい。
【００３１】
図示の半導体パッケージでは、ウエハどうしを貼り合せる工程で、ウエハのデバイスパターン面とウエハのＢＳＧ面とを突き合わせていること、シリコン基板を貫通して基板貫通電極（ビア電極）を形成していること、ＣＭＰなしで配線層とビア電極を同時に形成していること、ウエハをダイシングし、半導体パッケージを一括して多数個取りしていること、などが特徴であり、これらの特徴に由来して、チップ−チップ間の配線長が短縮するので、高速パッケージを具現することができる、３次元化により、高密度実装が可能となる、などの効果を得ることができる。
【００３２】
図２は、本発明による半導体パッケージにおいて、そのウエハ裏面に冷却板機能を付与した例を示した断面図である。半導体パッケージ１０は、図１の半導体パッケージと同様に、半導体装置実装ウエハの積層体をダイシングラインＤに沿って切り出すことによって得られたものである。図示の半導体パッケージ１０では、下方のシリコン基板１１を有する第１の半導体装置と、上方のシリコン基板２１を有する第２の半導体装置とがエポキシ樹脂からなる絶縁層１５を介して接合されている。
【００３３】
第１の半導体装置について見ると、説明の簡略化のため、その構成の詳細が省略されている。シリコン基板１１の裏面には、所望の厚さを有するシリコン基板１１を得るためにＣＭＰによって研削した後、エポキシ樹脂フィルムの貼付によって形成された裏面保護膜３１が貼付されている。また、裏面保護膜３１には、アルミニウム（Ａｌ）のスパッタリングによって形成された放熱層３２がさらに積層されている。
【００３４】
次いで、第１の半導体装置のデバイスパターン面にＢＳＧ面を対面させて積層された第２の半導体装置について見ると、シリコン基板２１は、その表面がデバイスパターン面に相当し、アルミニウム（Ａｌ）からなる電極パッド２２、ポリイミド樹脂からなる保護膜２３、そして銅（Ｃｕ）からなる配線層（ここでは、再配線層）２４を有している。また、シリコン基板２１は、そのデバイスパターン面の全体がエポキシ樹脂からなる樹脂封止層２７で被覆されている。さらに、配線層２４の所定の位置には銅（Ｃｕ）からなる導体ポスト２８が立設され、さらにはんだボール２９が搭載されている。はんだボール２９は、外部接続端子を構成するものであり、これに代えてはんだバンプなどを搭載してもよい。
【００３５】
図示の半導体パッケージでは、ウエハどうしを貼り合せる工程で、ウエハのデバイスパターン面とウエハのＢＳＧ面とを突き合わせていること、高熱伝導性材料から放熱層を構成するとともに、その放熱層を支持体として使用していること、支持体を含めてウエハをダイシングし、半導体パッケージを一括して多数個取りしていること、などが特徴であり、これらの特徴に由来して、チップ−チップ間の配線長が短縮するので、高速パッケージを具現することができる、３次元化により、高密度実装が可能となる、などの本発明の半導体パッケージに特有の効果に追加して、チップの放熱特性が向上する、冷却板に代えて放熱層をウエハ一括状態で形成するので、工数削減が可能である、などの新たな効果を得ることができる。
【００３６】
図３〜図５は、図１に示したものと類似の構造をもった半導体パッケージの好ましい１製造方法を順に示した断面図である。
【００３７】
最初に、所要数の第１の半導体装置を作り込むため、図３（Ａ）に示すようにシリコンウエハ１１を用意する。なお、図では、先にも説明したように、説明の簡略化のためにシリコンウエハ１１の一部（１個の半導体パッケージに相当する部分；よって、得られる半導体パッケージではシリコン基板となる）のみが示されている。
【００３８】
次いで、用意したシリコンウエハ１１のデバイスパターン面にアルミニウム（Ａｌ）からなる電極パッド１２をめっきとエッチングによって形成し、その上をポリイミド樹脂からなる絶縁膜１３で覆う。絶縁膜１３は、例えば、ポリイミド樹脂の前駆体溶液を塗布し、加熱によって硬化させることによって形成することができる。絶縁膜１３において、電極パッド１２の部分は、次の工程で配線層を接続するため、開口状態とする。次いで、銅（Ｃｕ）めっきによって、配線層（ここでは、再配線層）１４を予め定められたパターンで形成する。
【００３９】
配線層１４を形成した後、図３（Ｂ）に示すように、シリコンウエハ１１のデバイスパターン面にエポキシ樹脂を所定の厚さで塗布して絶縁層１５を形成する。絶縁層１５は、エポキシ樹脂のフィルムを貼付して形成してもよく、あるいはシリコンウエハどうしの接合に有用であり、所望の絶縁効果があるのであるならば、その他の材料から形成してもよい。
【００４０】
次いで、図３（Ｃ）に示すように、シリコンウエハ１１の上にシリコンウエハ２１を重ね合わせ、絶縁層１５を介して貼り合せる。シリコンウエハ２１のサイズは、シリコンウエハ１１に同じである。
【００４１】
引き続いて、所要数の第２の半導体装置をシリコンウエハ２１に作り込むための工程に移行する。
【００４２】
まず、図３（Ｄ）に示すように、シリコンウエハ２１の基板貫通電極（ビア電極）形成部位にスルーホール３６を形成する。スルーホール３６は、例えば、リアクティブ・イオン・エッチング（ＲＩＥ）、レーザー加工、エッチングなどの常用の技法を使用して形成することができる。スルーホール３６の形成の結果、絶縁層１５の表面が部分的に露出した状態となる。
【００４３】
次いで、図４（Ｅ）に示すように、シリコンウエハ２１のデバイスパターン面にアルミニウム（Ａｌ）からなる電極パッド２２をめっきとエッチングによって形成する。
【００４４】
その後、図４（Ｆ）に示すように、ポリイミド樹脂からなる絶縁膜２３で覆う。絶縁膜２３は、例えば、ポリイミド樹脂の前駆体溶液を塗布し、加熱によって硬化させることによって形成することができる。絶縁膜２３において、電極パッド２２の部分は、次の工程で配線層を接続するため、開口状態とする。また、すでに形成されているスルーホール３６の側壁も、絶縁膜２３で被覆する。
【００４５】
引き続いて、図４（Ｇ）に示すように、スルーホール３６の先端で露出していた絶縁層１５を選択的に除去して、より深いスルーホール３７を形成し、下地の配線層１４が露出した状態とする。後段の工程で、シリコンウエハ１１のデバイスパターンとシリコンウエハ２１のデバイスパターンを電気的に接続するためである。絶縁層１５の除去（開口）には、例えば、ウエットエッチング、ドライエッチング（ケミカル・ドライ・エッチング）、レーザー加工などの常用の技法を使用することができる。
【００４６】
さらに続けて、図５（Ｈ）に示すように、シリコン基板２１のデバイスパターン面に銅（Ｃｕ）からなる配線層（ここでは、再配線層）２４を予め定められたパターンで形成し、かつ、それと同時に、先の工程で形成しておいたスルーホール３７にもＣｕを充填してビア電極２６を形成する。配線層２４及びビア電極２６の同時形成は、例えば、Ｃｕの電解めっきや無電解めっきで有利に行うことができる。また、図示されていないが、このＣｕめっき工程に先がけて、バリアメタル層及びシード層をＣｒ、Ｔｉ、Ｃｕ等からスパッタリングなどで形成しておくことが好ましい。
【００４７】
上記のようにしてシリコンウエハ２１に配線層２４とビア電極２６を同時に形成した後、図５（Ｉ）に示すように、導体（Ｃｕ）ポスト２８を形成し、さらに全体をエポキシ樹脂で被覆して樹脂封止層２７を形成する。この工程は、例えば、レジストパターン（図示せず）をマスクとしてＣｕの電解めっきによってＣｕポスト２８を形成することによって有利に行うことができる。シード層をエッチングによって除去した後、エポキシ樹脂のポッティングによって樹脂封止層２７を形成する。
【００４８】
最後に、先の工程で形成したＣｕポスト２８の上にはんだボール２９を搭載し、高められた温度ではんだをリフローし、さらに予め定められたダイシングライン（図示せず）に沿ってシリコンウエハ１１及び２１のダイシングを行うと、図５（Ｊ）に示すように、目的とする構造をもった多数の半導体パッケージ１０を一括して得ることができる。
【００４９】
図６〜図８は、図２に示したものと類似の構造をもった半導体パッケージの好ましい１製造方法を順に示した断面図である。
【００５０】
最初に、図６（Ａ）に示すように、所要数の第１の半導体装置（図示せず）を作り込んだシリコンウエハ１１のデバイスパターン面に、シリコンウエハ２１をそのＢＳＧ面を対面させて載置する。シリコンウエハ２１のサイズは、シリコンウエハ１１に同じである。また、シリコンウエハ２１のＢＳＧ面は、所望の厚さを有するシリコンウエハ２１を得るためにＣＭＰによって研削済みである。シリコンウエハ１１とシリコンウエハ２１は、エポキシ樹脂からなる絶縁層（図示せず）を介して接合する。
【００５１】
次いで、図６（Ｂ）に示すように、後段の工程で配線層を形成するための前処理を行う。先ず、シリコンウエハ２１のデバイスパターン面にアルミニウム（Ａｌ）からなる電極パッド２２をめっきとエッチングによって形成する。その後、ポリシリケートガラス（ＰＳＧ）からなるパシベーション膜４１及びＳｉＮからなる絶縁膜４２を順次成膜する。
【００５２】
続いて、図６（Ｃ）に示すように、バリアメタル層４３及びシード層（導通層）４４を順次成膜する。例えば、バリアメタル層４３は、Ｃｒ、Ｔｉ等をスパッタリングすることによって形成することができ、また、シード層４４は、Ｃｕ等をスパッタリングすることによって形成することができる。
【００５３】
上記のようにして前処理が完了した後、配線層（ここでは、再配線層）の形成工程に移行する。
【００５４】
まず、図６（Ｄ）に示すように、再配線層の形成領域を除いてガイド用レジスト膜４５を形成する。ガイド用レジスト膜４５は、例えば、シリコンウエハ２１の全面にレジストを塗布して硬化させた後、不要部分を溶解除去することによって形成することができる。
【００５５】
次いで、図６（Ｅ）に示すように、ガイド用レジスト膜４５の存在において銅（Ｃｕ）のめっきを行い、シリコン基板２１のデバイスパターン面にＣｕの再配線層２４を形成する。Ｃｕめっきは、例えば、Ｃｕの電解めっきや無電解めっきで行うことができる。
【００５６】
上記のようにしてＣｕ再配線層２４を形成した後、図７（Ｆ）に示すように、不要となったガイド用レジスト膜４５を溶解除去するとともに、シリコンウエハ１１のＢＳＧ面をＣＭＰによって研削する。図中、点線で示した部分がシリコンウエハ１１から取り除かれる。
【００５７】
次いで、図７（Ｇ）に示すように、導体ポストの形成領域４８を除いてポスト形成ガイド用レジスト膜４６を形成する。ポスト形成ガイド用レジスト膜４５は、例えば、シリコンウエハ２１の全面にレジストを塗布して硬化させた後、領域４８のレジストを溶解除去することによって形成することができる。
【００５８】
上記のようにしてポスト形成ガイド用レジスト膜４５を形成した後、図７（Ｈ）に示すように、導体（Ｃｕ）ポスト２８を形成し、さらにその上にバリアメタル層３８を形成する。この工程は、例えば、レジスト膜４５をマスクとしてＣｕの電解めっきによってＣｕポスト２８を形成した後、バリアメタル（Ｃｒ、Ｔｉ等）をスパッタリングすることによって有利に行うことができる。
【００５９】
次いで、図７（Ｉ）に示すように、Ｃｕポスト２８の形成においてマスクとして使用したレジスト膜４５を溶解除去する。また、この段階で、めっきのためにシリコンウエハ２１の上に形成しておいたバリアメタル層４３及びシード層４４も除去する。
【００６０】
引き続いて、図８（Ｊ）に示すように、シリコンウエハ１１及び１２の積層体の裏面（シリコンウエハ１１のＢＳＧ面）にエポキシ樹脂フィルムを貼付して裏面保護膜３１を形成する。
【００６１】
その後、図８（Ｋ）に示すように、得られたウエハ積層体のデバイスパターン面において、そのＣｕポスト２８が完全に埋設される厚さでエポキシ樹脂を被覆し、樹脂封止層２７を形成する。樹脂封止層２７は、例えば、エポキシ樹脂のポッティングによって形成することができる。
【００６２】
樹脂封止の完了後、図８（Ｌ）に示すように、先の工程で形成した裏面保護膜３１の上にさらに放熱層３１を形成する。この工程は、例えば、高熱伝導材料であるアルミニウム（Ａｌ）のスパッタリングによって有利に形成することができる。
【００６３】
最後に、先の工程で形成したＣｕポスト２８の上にはんだボール２９を搭載し、高められた温度ではんだをリフローし、さらに予め定められたダイシングライン（図示せず）に沿ってシリコンウエハ１１及び２１のダイシングを行うと、図８（Ｍ）に示すように、目的とする構造をもった多数の半導体パッケージ１０を一括して得ることができる。
【００６４】
【発明の効果】
以上に詳細に説明したように、本発明によれば、高密度実装が可能な小型で高性能な半導体パッケージと、そのような半導体パッケージをウエハレベルで簡単にかつ歩留まりよく製造する方法を提供することができる。また、半導体パッケージの裏面に冷却板機能をもった高熱伝導性の材料からなる放熱層をウエハレベルで成膜することによって、半導体パッケージの放熱特性を向上させるとともに、従来のように冷却板を貼付する場合に比較して工数を削減することが可能である。
【００６５】
特に注目すべきは、従来、ウエハの表面側（デバイスパターン面）とウエハの裏面側（非デバイスパターン面であるＢＳＧ側）とを突き合わせて貼り合せた構造のウエハレベル３次元実装は困難であると考えられてきたが、本発明によりこれが可能となり、高密度実装がウエハレベルで容易に可能である。また、本発明で提案される手法を採用することで、既存のビルトアップ基板製造用材料や設備をそのまま本発明の実施に流用できるというメリットもある。
【００６６】
また、本発明によれば、ウエハレベルで実装を行うとともに、ウエハのデバイスパターン面に再配線層を形成することで、得られる半導体パッケージにおいて、半導体素子と半導体素子の間の配線長を短縮することができ、高周波ＤＲＡＭ用半導体パッケージをはじめとした高速半導体パッケージを実現することができる。
【００６７】
さらに、本発明によれば、ウエハのデバイスパターン面に再配線層を形成する際、その形成に先がけて従来一般的に使用されているＣＭＰ（化学機械研磨）を行う必要がないばかりか、ビア電極も同時に形成することができ、製造工程の大幅な短縮と簡略化を図ることができる。
【図面の簡単な説明】
【図１】本発明による半導体パッケージの好ましい１実施形態を示した断面図である。
【図２】本発明による半導体パッケージのもう１つの好ましい実施形態を示した断面図である。
【図３】本発明による半導体パッケージの好ましい１製造方法（その１）を順に示した断面図である。
【図４】本発明による半導体パッケージの好ましい１製造方法（その２）を順に示した断面図である。
【図５】本発明による半導体パッケージの好ましい１製造方法（その３）を順に示した断面図である。
【図６】本発明による半導体パッケージのもう１つの好ましい製造方法（その１）を順に示した断面図である。
【図７】本発明による半導体パッケージのもう１つの好ましい製造方法（その２）を順に示した断面図である。
【図８】本発明による半導体パッケージのもう１つの好ましい製造方法（その３）を順に示した断面図である。
【図９】従来の半導体パッケージの一例を示した斜視図である。
【図１０】従来の半導体パッケージのもう１つの例を示した断面図である。
【符号の説明】
１０…半導体パッケージ
１１…第１基板
１２…電極パッド
１３…絶縁膜
１４…配線層
１５…絶縁層
２１…第２基板
２２…電極パッド
２３…絶縁膜
２４…配線層
２６…基板貫通電極
２７…樹脂封止層
２８…導体ポスト
２９…はんだボール
３１…裏面保護膜
３２…放熱層
【図１】
2004319707.tif 000003
【図２】
2004319707.tif 000004
【図３】
2004319707.tif 000005
【図４】
2004319707.tif 000006
【図５】
2004319707.tif 000007
【図６】
2004319707.tif 000008
【図７】
2004319707.tif 000009
【図８】
2004319707.tif 000010
【図９】
2004319707.tif 000011
【図１０】
2004319707.tif 000012