(57)【要約】【課題】ソース信号線に流れる電流に応じて階調表示を行なう表示装置において、低電流時にはソース信号線の浮遊容量による波形なまりが大きく、水平走査期間内に所定の電流値まで変化しなかった。【解決手段】電流量により階調表示を行なう画素回路２８の駆動を、電流出力で行なう駆動用回路において、第１の所定の電圧を発生する電圧発生部１１と、階調データ１３に応じた電流を発生する電流発生部１４と、を備え、階調データ１３が第１の所定値以上の場合は、前記電流発生部１４から前記電流が１水平期間内の第１の所定期間出力され、階調データ１３が前記第１の所定値より小さい場合は、電圧発生部１１から前記第１の所定の電圧が前記第１の所定期間内の第２の所定期間内において、前記電流出力に代えて、または前記電流出力と同時に前記第１の所定の電圧が出力される、駆動用回路。【選択図】　図１
2004037656.tif 000002
【特許請求の範囲】
【請求項１】
電流量により階調表示を行なう画素回路の駆動を、電流出力で行なう駆動方法において、
第１の階調データが第１の所定値以上の場合は、前記電流出力を１水平期間内の第１の所定期間行ない、
前記第１の階調データが前記第１の所定値より小さい場合は、前記第１の所定期間内の第２の所定期間内において、前記電流出力に替えて、または前記電流出力と同時に第１の所定の電圧を出力する、駆動方法。
【請求項２】
電流量により階調表示を行なう画素回路の駆動を、電流出力で行なう駆動用回路において、
第１の所定の電圧を発生する第１の電圧発生部と、
第１の階調データに応じた電流を発生する第１の電流発生部と、を備え、
前記第１の階調データが第１の所定値以上の場合は、前記第１の電流発生部から前記電流が１水平期間内の第１の所定期間出力され、
前記第１の階調データが前記第１の所定値より小さい場合は、前記第１の電圧発生部から前記第１の所定の電圧が前記第１の所定期間内の第２の所定期間内において、前記電流出力に代えて、または前記電流出力と同時に前記第１の所定の電圧が出力される、駆動用回路。
【請求項３】
電流量により階調表示を行なう画素回路の駆動を、電流出力で行なう駆動用回路において、
第２の所定の電圧、第３の所定の電圧、および第４の所定の電圧のうちの少なくともいずれかの電圧を発生する第２の電圧発生部と、
第２の階調データに応じた電流を発生する第２の電流発生部と、
第３の階調データに応じた電流を発生する第３の電流発生部と、
第４の階調データに応じた電流を発生する第４の電流発生部と、を備え、
前記第２の階調データが第２の所定値以上の場合は、前記第２の電流発生部から前記第２の階調データに応じた電流が１水平期間内の第１の所定期間出力され、
前記第３の階調データが第３の所定値以上の場合は、前記第３の電流発生部から前記第３の階調データに応じた電流が１水平期間内の第１の所定期間出力され、
前記第４の階調データが第４の所定値以上の場合は、前記第４の電流発生部から前記第４の階調データに応じた電流が１水平期間内の第１の所定期間出力され、
前記第２の階調データが前記第２の所定値より小さい場合は、前記第２の所定の電圧が前記第１の所定期間内の第２の所定期間内において、前記第２の電流出力に代えて、または前記第２の電流出力と同時に前記第２の所定の電圧が出力され、
前記第３の階調データが前記第３の所定値より小さい場合は、前記第３の所定の電圧が前記第１の所定期間内の第２の所定期間内において、前記第３の電流出力に代えて、または前記第３の電流出力と同時に前記第２の所定の電圧が出力され、
前記第４の階調データが前記第４の所定値より小さい場合は、前記第４の所定の電圧が前記第１の所定期間内の第２の所定期間内において、前記第４の電流出力に代えて、または前記第４の電流出力と同時に前記第２の所定の電圧が出力される駆動用回路。
【請求項４】
前記第１の所定の電圧は、前記第１の階調データのうち最も低い第１の階調データに相当する電圧である、請求項２に記載の駆動用回路。
【請求項５】
前記第１の所定の電圧は、前記第１の階調データのうちのゼロ階調データに相当する電圧である、請求項４に記載の駆動用回路。
【請求項６】
前記第２の所定の電圧は、前記第２の階調データのうち最も低い第２の階調データに相当する電圧であり、
前記第３の所定の電圧は、前記第３の階調データのうち最も低い第３の階調データに相当する電圧であり、
前記第４の所定の電圧は、前記第４の階調データのうち最も低い第４の階調データに相当する電圧である、請求項３に記載の駆動用回路。
【請求項７】
前記第２の所定期間は、前記第１の所定期間の終了時点を含まない、請求項２〜６のいずれかに記載の駆動用回路。
【請求項８】
前記第２の所定期間は、前記第１の所定期間の開始時点を含む、請求項２〜７のいずれかに記載の駆動用回路。
【請求項９】
前記電圧発生部の出力側と前記画素回路のソース信号線との間に接続された第１のスイッチと、
階調データが入力され、前記階調データに応じて前記第１のスイッチの動作を制御する電圧出力制御部と、
前記電流発生部の出力側と前記画素回路のソース信号線との間に接続された第２のスイッチと、
前記第２のスイッチの動作を制御する電流出力制御部と、をさらに備える、請求項２から８のいずれかに記載の駆動用回路。
【請求項１０】
電流量により階調表示を行なう画素回路の駆動を、電流出力で行なう駆動用回路において、
階調データに応じた電流を発生する電流発生部を備え、
画素回路に用いられる表示素子の１垂直走査期間中の表示時間が、１垂直走査期間から１水平走査期間内の第１の所定の期間が減算された期間の１／Ｎ倍（Ｎ＞１）であり、
前記電流発生部から出力される電流は、前記表示素子が１垂直走査期間から１水平走査期間内の第１の所定の期間が減算された期間にわたって表示される際に流れる電流に比べて、Ｎ倍である、駆動用回路。
【請求項１１】
前記第１の所定期間は、１水平走査期間である、請求項２〜１０のいずれかに記載の駆動用回路。
【請求項１２】
請求項２〜１１のいずれかに記載の駆動用回路で構成されたソースドライバと、
前記ソースドライバに接続されたソース信号線と、
第１の制御信号および第２の制御信号を出力するためのゲートドライバと、
前記ゲートドライバに接続され、前記第１の制御信号が伝達される第１制御線と、
前記ゲートドライバに接続され、前記第２の制御信号が伝達される第２制御線と、
画素に対応する複数の画素回路と、を備える表示装置であって、
前記画素回路は、
その一端が接地された表示素子と、
電源にそのドレイン側が接続された第１のトランジスタと、
前記表示素子の他端にそのソース側が接続さたれ第２のトランジスタと、
前記第２のトランジスタのドレイン側にそのドレイン側が接続された第３のトランジスタと、
前記第２のトランジスタのドレイン側にそのソース側が接続された第４のトランジスタと、
前記第１のトランジスタのゲート側にその一端が接続され、前記第１のトランジスタのドレイン側にその他端が接続されたコンデンサと、を有し、
前記第１のトランジスタのソース側は、前記第２のトランジスタのドレイン側に接続され、
前記第２のトランジスタのゲート側は、前記第２制御線に接続され、
前記第３のトランジスタのゲート側は、前記第１制御線に接続され、
前記第３のトランジスタのソース側は、前記ソース信号線に接続され、
前記第４のトランジスタのゲート側は、前記第１制御線に接続され、
前記第４のトランジスタのドレイン側は、前記第１のトランジスタのゲート側に接続される、表示装置。
【請求項１３】
請求項２〜１１のいずれかに記載の駆動用回路で構成されたソースドライバと、
前記ソースドライバに接続されたソース信号線と、
第３の制御信号、第４の制御信号、および第５の制御信号を出力するためのゲートドライバと、
前記ゲートドライバに接続され、前記第３の制御信号が伝達される第３制御線と、
前記ゲートドライバに接続され、前記第４の制御信号が伝達される第４制御線と、
前記ゲートドライバに接続され、前記第５の制御信号が伝達される第５制御線と、
画素に対応する複数の画素回路と、を備える表示装置であって、
前記画素回路は、
その一端が接地された表示素子と、
電源にそのドレイン側が接続された第１のトランジスタと、
前記表示素子の他端にそのソース側が接続された第２のトランジスタと、
前記ソース信号線にそのソース側が接続された第３のトランジスタと、
前記第３のトランジスタのドレイン側にそのソース側が接続された第４のトランジスタと、
前記第３のトランジスタのドレイン側にそのソース側が接続された第５のトランジスタと、
前記第１のトランジスタのゲート側にその一端が接続され、前記第１のトランジスタのドレイン側にその他端が接続されたコンデンサと、を有し、
前記第１のトランジスタのソース側は、前記第２のトランジスタのドレイン側に接続され、
前記第２のトランジスタのゲート側は、前記第５制御線に接続され、
前記第３のトランジスタのゲート側は、前記第３制御線に接続され、
前記第４のトランジスタのゲート側は、前記第４制御線に接続され、
前記第４のトランジスタのドレイン側は、前記第１のトランジスタのゲート側に接続され、
前記第５のトランジスタのゲート側は、前記第１のトランジスタのゲート側に接続され、
前記第５のトランジスタのドレイン側は、前記第１のトランジスタのドレイン側に接続される、表示装置。
【請求項１４】
前記表示素子は、有機発光素子である、請求項１２または１３に記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、有機電界発光素子など、電流量により階調表示を行なう画素回路の駆動のために電流出力を行なう駆動方法、駆動用回路、表示装置に関する。
【０００２】
【従来の技術】
有機発光素子は、自発光素子であるため、液晶表示装置で必要とされるバックライトが不要であり、視野角が広いなどの利点から、次世代表示装置として期待されている。
【０００３】
有機発光素子のように、素子の発光強度と素子に印加される電界が比例関係とならず、素子の発光強度と素子を流れる電流密度が比例関係にあるため、素子の膜厚のばらつき及び入力信号値のばらつきに対し、発光強度のばらつきは電流制御により階調表示を行なうほうが小さくすることができる。
【０００４】
図２４に従来の電流量により階調表示を行なう表示装置に用いる、電流出力を行なう駆動用回路のブロック構成を示す。従来の駆動用回路においては、入力された階調データに応じて電流発生部１１４は電流を発生させ、所定のタイミングでソース信号線２１ａに接続される出力１１８に上記電流を供給する。そして、階調データが異なれば電流発生部１１４は、異なる階調データに対応した電流を発生させ、同様に出力１１８に出力する。
【０００５】
図２５は、このような駆動用回路を備えたソースドライバを１０１を用いて構成した表示装置の例を示す。図２５に示す各画素２８の有機発光素子２４を表示させるには、１水平走査期間内で信号線２５によりトランジスタ２２ｃ及び２２ｄを導通状態とし、電源２７よりトランジスタ２２ａ及びソース信号線２１ａを介してソースドライバ１０１に電流（Ｉ３）を引き込ませる。この状態でのトランジスタ２２ａの周囲の等価回路を図１８（ａ）に示す。図１８（ａ）において、ソースドライバ１０１は、電流源１２５として示されている。
【０００６】
この時の電流量の大小により階調表示を行なう。コンデンサ２３にはトランジスタ２２ａのドレイン電流に対応するゲート電圧に応じた電荷が蓄積される。すなわち、電流源１２５に引かれることによりトランジスタ２２ａに電流が流れると、Ｉ３の電流が流れると、図１８（ｂ）に示すトランジスタ２２ａのソースドレイン間のＶ−Ｉ特性から決定される電圧Ｖ３がコンデンサ２３に印加され、コンデンサ２３には、電圧Ｖ３に応じた電荷が蓄積される。
【０００７】
その後、信号線２６によりトランジスタ２２ｂを導通させ、信号線２５によりトランジスタ２２ｃ、２２ｄを非導通状態とし、電源２７よりコンデンサ２３の電荷に応じた電流Ｉ３がトランジスタ２２ａを介して有機発光素子２４に流れる。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来の駆動用回路を使用した表示装置においては、ソース信号線２１ａの浮遊容量２９ａとトランジスタ２２ａのソースドレイン間の抵抗との積によりソース信号線２１ａに流れる電流は徐々に変化する。そのため浮遊容量２９ａの値及び上記抵抗値が大きくなると、１水平走査期間内に電流が所定の値まで変化しないことがある。
【０００９】
例えば、電流源１２５を制御してトランジスタ２２ａに流れる電流を図１８（ｂ）に示すＩ３からＩ１に変化させコンデンサ２３の両端に電圧Ｖ１を印加しようとする場合を考える。図１８（ｂ）のトランジスタ２２ａの特性によると、電流Ｉ３が流れている場合よりも電流Ｉ１が流れている場合の方がトランジスタ２２ａのソースドレイン間の抵抗が大きいことがわかる。
【００１０】
このように、ソース信号線２１ａに流れる電流が小さく（低階調に）なるにつれ、トランジスタ２２ａのソースドレイン間抵抗が大きくなる。電流がＩ３からＩ１に変化する際の時定数は、経路の抵抗と浮遊容量２９ａの積で表されるため、電流が小さくなるほど、変化に時間がかかる。トランジスタ２２ａのダイオード特性と、ソース信号線２１ａの浮遊容量２９ａの容量値によるが、例えばソース信号線２１ａに流す電流が１μＡに変化するのに５０μ秒かかるのに対し、１０ｎＡに変化するのには２５０μ秒かかる。
【００１１】
ソース信号線２１ａに流れる電流値は電源２７からトランジスタ２２ａを介して、電荷をソース信号線２１ａに供給し、浮遊容量２９ａの電荷を変化させることで、ソース信号線２１ａの電圧を変化させ、トランジスタ２２ａを流れる電流（＝ソース信号線２１ａを流れる電流）が変化する。電荷の供給量が、電流が小さい領域では少ないため、ソース信号線２１ａの電圧変化が遅くなり、その結果電流値の変化も遅くなる。
【００１２】
これにより水平走査期間を短くすることができず、表示行数によってはフレーム周波数の低下によりフリッカが発生するという問題がある。
【００１３】
本発明は、上記の課題を鑑み、低階調時においても、階調表示に遅れを生じない、画素回路の駆動方法、駆動用回路、表示装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記課題を解決するための第１の本発明は、電流量により階調表示を行なう画素回路の駆動を、電流出力で行なう駆動方法において、第１の階調データが第１の所定値以上の場合は、前記電流出力を１水平期間内の第１の所定期間行ない、前記第１の階調データが前記第１の所定値より小さい場合は、前記第１の所定期間内の第２の所定期間内において、前記電流出力に替えて、または前記電流出力と同時に第１の所定の電圧を出力する、駆動方法である。
【００１５】
第２の本発明は、電流量により階調表示を行なう画素回路の駆動を、電流出力で行なう駆動用回路において、第１の所定の電圧を発生する第１の電圧発生部と、第１の階調データに応じた電流を発生する第１の電流発生部と、を備え、前記第１の階調データが第１の所定値以上の場合は、前記第１の電流発生部から前記電流が１水平期間内の第１の所定期間出力され、前記第１の階調データが前記第１の所定値より小さい場合は、前記第１の電圧発生部から前記第１の所定の電圧が前記第１の所定期間内の第２の所定期間内において、前記電流出力に代えて、または前記電流出力と同時に前記第１の所定の電圧が出力される、駆動用回路である。
【００１６】
第３の本発明は、電流量により階調表示を行なう画素回路の駆動を、電流出力で行なう駆動用回路において、第２の所定の電圧、第３の所定の電圧、および第４の所定の電圧のうちの少なくともいずれかの電圧を発生する第２の電圧発生部と、第２の階調データに応じた電流を発生する第２の電流発生部と、第３の階調データに応じた電流を発生する第３の電流発生部と、第４の階調データに応じた電流を発生する第４の電流発生部と、を備え、前記第２の階調データが第２の所定値以上の場合は、前記第２の電流発生部から前記第２の階調データに応じた電流が１水平期間内の第１の所定期間出力され、前記第３の階調データが第３の所定値以上の場合は、前記第３の電流発生部から前記第３の階調データに応じた電流が１水平期間内の第１の所定期間出力され、前記第４の階調データが第４の所定値以上の場合は、前記第４の電流発生部から前記第４の階調データに応じた電流が１水平期間内の第１の所定期間出力され、前記第２の階調データが前記第２の所定値より小さい場合は、前記第２の所定の電圧が前記第１の所定期間内の第２の所定期間内において、前記第２の電流出力に代えて、または前記第２の電流出力と同時に前記第２の所定の電圧が出力され、前記第３の階調データが前記第３の所定値より小さい場合は、前記第３の所定の電圧が前記第１の所定期間内の第２の所定期間内において、前記第３の電流出力に代えて、または前記第３の電流出力と同時に前記第２の所定の電圧が出力され、前記第４の階調データが前記第４の所定値より小さい場合は、前記第４の所定の電圧が前記第１の所定期間内の第２の所定期間内において、前記第４の電流出力に代えて、または前記第４の電流出力と同時に前記第２の所定の電圧が出力される駆動用回路である。
【００１７】
第４の本発明は、前記第１の所定の電圧は、前記第１の階調データのうち最も低い第１の階調データに相当する電圧である、第２の本発明の駆動用回路である。
【００１８】
第５の本発明は、前記第１の所定の電圧が、前記第１の階調データのうちのゼロ階調データに相当する電圧である、第４の本発明の駆動用回路である。
【００１９】
第６の本発明は、前記第２の所定の電圧が、前記第２の階調データのうち最も低い第２の階調データに相当する電圧であり、前記第３の所定の電圧が、前記第３の階調データのうち最も低い第３の階調データに相当する電圧であり、前記第４の所定の電圧が、前記第４の階調データのうち最も低い第４の階調データに相当する電圧である、第３の本発明の駆動用回路である。
【００２０】
第７の本発明は、前記第２の所定期間が、前記第１の所定期間の終了時点を含まない、第２〜６の本発明のいずれかの駆動用回路である。
【００２１】
第８の本発明は、前記第２の所定期間が、前記第１の所定期間の開始時点を含む、第２〜７の本発明のいずれかの駆動用回路である。
【００２２】
第９の本発明は、前記電圧発生部の出力側と前記画素回路のソース信号線との間に接続された第１のスイッチと、階調データが入力され、前記階調データに応じて前記第１のスイッチの動作を制御する電圧出力制御部と、前記電流発生部の出力側と前記画素回路のソース信号線との間に接続された第２のスイッチと、前記第２のスイッチの動作を制御する電流出力制御部と、をさらに備える、第２から８の本発明のいずれかの駆動用回路である。
【００２３】
第１０の本発明は、電流量により階調表示を行なう画素回路の駆動を、電流出力で行なう駆動用回路において、階調データに応じた電流を発生する電流発生部を備え、画素回路に用いられる表示素子の１垂直走査期間中の表示時間が、１垂直走査期間から１水平走査期間内の第１の所定の期間が減算された期間の１／Ｎ倍（Ｎ＞１）であり、前記電流発生部から出力される電流は、前記表示素子が１垂直走査期間から１水平走査期間内の第１の所定の期間が減算された期間にわたって表示される際に流れる電流に比べて、Ｎ倍である、駆動用回路である。
【００２４】
第１１の本発明は、前記第１の所定期間が、１水平走査期間である、第２〜１０のいずれかの駆動用回路である。
【００２５】
第１２の本発明は、第２〜１１の本発明のいずれかの駆動用回路で構成されたソースドライバと、前記ソースドライバに接続されたソース信号線と、第１の制御信号および第２の制御信号を出力するためのゲートドライバと、前記ゲートドライバに接続され、前記第１の制御信号が伝達される第１制御線と、前記ゲートドライバに接続され、前記第２の制御信号が伝達される第２制御線と、画素に対応する複数の画素回路と、を備える表示装置であって、前記画素回路は、その一端が接地された表示素子と、電源にそのドレイン側が接続された第１のトランジスタと、前記表示素子の他端にそのソース側が接続さたれ第２のトランジスタと、前記第２のトランジスタのドレイン側にそのドレイン側が接続された第３のトランジスタと、前記第２のトランジスタのドレイン側にそのソース側が接続された第４のトランジスタと、前記第１のトランジスタのゲート側にその一端が接続され、前記第１のトランジスタのドレイン側にその他端が接続されたコンデンサと、を有し、前記第１のトランジスタのソース側は、前記第２のトランジスタのドレイン側に接続され、前記第２のトランジスタのゲート側は、前記第２制御線に接続され、前記第３のトランジスタのゲート側は、前記第１制御線に接続され、前記第３のトランジスタのソース側は、前記ソース信号線に接続され、前記第４のトランジスタのゲート側は、前記第１制御線に接続され、前記第４のトランジスタのドレイン側は、前記第１のトランジスタのゲート側に接続される、表示装置である。
【００２６】
第１３の本発明は、第２〜１１の本発明のいずれかの駆動用回路で構成されたソースドライバと、前記ソースドライバに接続されたソース信号線と、第３の制御信号、第４の制御信号、および第５の制御信号を出力するためのゲートドライバと、前記ゲートドライバに接続され、前記第３の制御信号が伝達される第３制御線と、前記ゲートドライバに接続され、前記第４の制御信号が伝達される第４制御線と、前記ゲートドライバに接続され、前記第５の制御信号が伝達される第５制御線と、画素に対応する複数の画素回路と、を備える表示装置であって、前記画素回路は、その一端が接地された表示素子と、電源にそのドレイン側が接続された第１のトランジスタと、前記表示素子の他端にそのソース側が接続された第２のトランジスタと、前記ソース信号線にそのソース側が接続された第３のトランジスタと、前記第３のトランジスタのドレイン側にそのソース側が接続された第４のトランジスタと、前記第３のトランジスタのドレイン側にそのソース側が接続された第５のトランジスタと、前記第１のトランジスタのゲート側にその一端が接続され、前記第１のトランジスタのドレイン側にその他端が接続されたコンデンサと、を有し、前記第１のトランジスタのソース側は、前記第２のトランジスタのドレイン側に接続され、前記第２のトランジスタのゲート側は、前記第５制御線に接続され、前記第３のトランジスタのゲート側は、前記第３制御線に接続され、前記第４のトランジスタのゲート側は、前記第４制御線に接続され、前記第４のトランジスタのドレイン側は、前記第１のトランジスタのゲート側に接続され、前記第５のトランジスタのゲート側は、前記第１のトランジスタのゲート側に接続され、前記第５のトランジスタのドレイン側は、前記第１のトランジスタのドレイン側に接続される、表示装置である。
【００２７】
第１４の本発明は、前記表示素子が、有機発光素子である、第１２または１３の本発明の表示装置である。
【００２８】
【発明の実施の形態】
（実施の形態１）
図１に本発明の実施の形態１の駆動用回路の構成を示す。以下、図１、図２を参照しながら本実施の形態の駆動用回路の構成および動作を説明する。
【００２９】
図１に記載の駆動用回路は、本発明の第１の所定の電圧の一例である、本発明の第１の階調データの一例である階調データ１３に応じた電流を発生する本発明の第１の電流発生部の一例である電流発生部１４と、ゼロ階調に相当する電圧（以下黒電圧とする）を発生する本発明の第１の電圧発生部の一例である電圧発生部１１と、階調データ１３に応じて電圧発生部１１からの出力を制御する電圧出力制御部１２と、電圧制御部１２による制御により電圧発生部１１からの出力をＯＮ、ＯＦＦさせる本発明の第１のスイッチとの一例であるスイッチ１６と、電流発生部１４からの出力を制御する電流出力制御部１５と、電流出力制御部１５による制御により電流発生部１４からの出力をＯＮ、ＯＦＦさせる本発明の第２のスイッチの一例であるスイッチ１７とから構成される。
【００３０】
図２は、このような駆動用回路を備えたソースドライバ１を用いて構成された表示装置の例を示す。
【００３１】
図２に示す表示装置は、第１の制御信号を出力するための本発明の第１制御線の一例である信号線２５、および第２の制御信号を出力するための本発明の第２制御線の一例である信号線２６を有するゲートドライバ２と、画素に対応する複数の画素回路と、を備える表示装置である。
【００３２】
ここでは、複数の画素回路のうち、画素回路２８ａの構成について説明する。他の画素回路についても同様の構成である。画素回路２８ａは、その一端が接地された本発明の表示素子の一例である有機発光素子２４と、電源２７にそのドレイン側が接続された本発明の第１のトランジスタの一例であるトランジスタ２２ａと、有機発光素子２４の他端にそのソース側が接続された本発明の第２のトランジスタの一例であるトランジスタ２２ｂと、トランジスタ２２ｂのドレイン側にそのドレイン側が接続された本発明の第３のトランジスタの一例であるトランジスタ２２ｃと、トランジスタｂのドレイン側にそのソース側が接続された本発明の第４のトランジスタの一例であるトランジスタ２２ｄと、トランジスタ２２ａのゲート側にその一端が接続され、トランジスタ２２ａのドレイン側にその他端が接続されたコンデンサ２３と、を有している。
【００３３】
そして、トランジスタ２２ａのソース側は、トランジスタ２２ｂのドレイン側に接続され、トランジスタ２２ｂのゲート側は、信号線２６に接続され、トランジスタ２２ｃのゲート側は、信号線２５に接続され、トランジスタ２２ｃのソース側は、ソース信号線２１ａに接続され、トランジスタ２２ｄのゲート側は、信号線２５に接続され、トランジスタ２２ｄのドレイン側は、トランジスタ２２ａのゲート側に接続されている。
【００３４】
階調データ１３に応じた電流が電流発生部１４より出力される。１水平走査期間内で電圧印加を始めの１〜３μ秒、その後電流出力を行なうために、制御部１２で１水平走査期間を検出し、クロック及びカウンタなどによりスイッチ１６の導通期間を設定する。スイッチ１７は常に導通状態であっても構わないが、スイッチ１６の導通期間には非導通状態とするほうが望ましい。図１１に１水平走査期間内でのスイッチ１６およびスイッチ１７の動作を示す。
【００３５】
図２中の各画素の有機発光素子２４を表示させるには、１水平走査期間内で信号線２５によりトランジスタ２２ｃ及び２２ｄを導通状態とし、電源２７よりトランジスタ２２ａ及びソース信号線２１ａを介してソースドライバ１に電流（Ｉ１）を引き込ませる。この時の電流量の大小により階調表示を行なう。コンデンサ２３にはトランジスタ２２ａのドレイン電流に対応するゲート電圧に応じた電荷が蓄積される。
【００３６】
その後信号線２６によりトランジスタ２２ｂを導通させ、信号線２５によりトランジスタ２２ｃ、２２ｄを非導通状態とし、電源２７よりコンデンサ２３の電荷に応じた電流がトランジスタ２２ａを介して有機発光素子２４に流れる。
【００３７】
このとき、有機発光素子２４に流れる電流値の変化を早くするためには、所定のソース電流値に対する電圧をソース信号線２１ａに印加すれば、トランジスタ２２ａのゲート電位もソース信号線２１ａの浮遊容量と配線抵抗の積による時定数により変化する。これによりトランジスタ２２ａは所定の電流をソース信号線２１ａに流すように変化する。
【００３８】
配線抵抗は、トランジスタ２２ａのソースドレイン間抵抗に比べ、非常に小さいため、変化も非常に早くなる。１〜３μ秒程度で変化する。
【００３９】
但し、所定の電流値をソース信号線２１ａに流すためのソース電圧はトランジスタ２２ａの電流−電圧特性のばらつきにより変化する。したがって所定電流値からのずれを補償するために所定電流値を流す電流源をソース信号線２１ａに接続して、ソース信号線２１ａに流れる電流値を所定電流値にまで変化させる。
【００４０】
このことを実現するために、ソースドライバ１の各出力部を図１のような構成として、ソース信号線２１ａに最初に黒電圧を出力し、次に階調データ１３に応じた電流を出力する。
【００４１】
階調データ１３に応じた電流を発生する電流発生部１４が１８に出力され、ソース信号線２１に階調に応じた電流を流す。その一方でソース信号線２１に黒電圧を印加するために電圧発生部１１をスイッチ１６を介して１８に出力できるようにされている。
【００４２】
階調に応じた電圧を印加後、階調に応じた電流を流す方法では複数の電圧源と複数の電流源が必要となるので、回路規模が大きくなる。
【００４３】
電流値の変化は、トランジスタ２２ａの見かけの抵抗が、低階調表示時に比べ高階調表示時の方が小さくなるため、波形の変化の速度は階調が増加するにつれ早くなる。そこで、書きこみにくい黒にあわせた電圧を印加し、その後所定の電流値をソース信号線に流すことで所定の階調を表示するようにする。
【００４４】
このように、水平走査期間の始めに黒電圧を印加することで低階調は表示しやすくなったが、上記の動作では、高階調表示においては、一度黒表示状態となってから高階調表示へ変化するため、高階調まで変化する前に水平走査期間が終わる可能性がある。２つ以上の水平走査期間にわたって高階調表示をする場合（例えば階調Ａ、階調Ｂ、いずれも黒を示す階調とは異なる）、黒電圧を印加する場合、ソース信号線の状態は黒→階調Ａ→黒→階調Ｂと変化する。一方黒電圧を印加しない場合にはソース信号線の状態は階調Ａ→階調Ｂと変化する。黒→階調Ｂに比べ、階調Ａ→階調Ｂの方が変化量小さく、早く変化できる。
【００４５】
そこで、電圧発生部１１を出力１８に印加するかどうかのスイッチ１６の制御を表示階調に応じて変更できるようにする。具体的には高階調表示時に、電圧を印加しないようにする。
【００４６】
そのためにスイッチ１６の制御を行なう電圧出力制御部１２に階調データ１３を入力し、階調データ１３の値に応じて、電圧出力制御部１２の出力を変化できるようにした。
【００４７】
例えば６４階調表示を行なう場合（階調ゼロを黒、階調６３を白とする）、スイッチ１６が１水平走査期間の間非導通となる階調は階調４から階調６３とすると、階調データ１３の第１の所定値は４であり、階調が３以下になると、１水平走査期間のうちの開始時点を含む本発明の第２の所定期間の一例である１〜３μ秒間だけ電圧発生部１１の電圧が１８に出力されるように電圧制御部１２が制御される。また、第１の所定値が１とすると（すなわち、階調１から階調６３が白とすると）、階調ゼロのときにのみ１水平走査期間のうちの開始時点を含む１〜３μ秒だけ電圧発生部１１の電圧が１８に出力されるように電圧出力制御部１２が制御される。そして、電圧が出力された後、電流発生部１４から階調データ１３に対応する電流が１水平期間の終了時点を含む期間で出力されるように電流出力制御部１５が制御される。
【００４８】
図３から図７に電流発生部の構成の例を示す。ここでは、一例として階調データが４ビット、１６階調の場合で説明を行なう。
【００４９】
図３の３４は電流源となるトランジスタで、ゲート電圧に応じた電流が流れる。出力１８とトランジスタ３４の間にはスイッチ３３が接続される。データのビットの重みに応じてスイッチ３３に接続するトランジスタ数を変えることでデータに応じた電流が１８に出力される。最下位ビットにはトランジスタ１つ、次に上位ビットにはトランジスタ２つ、次に上位ビットにはトランジスタ４つ、最上位ビットにはトランジスタ８つが接続される。階調データ１３に応じてスイッチ３３をオンオフさせることで、階調データ１３に応じて出力と接続されるトランジスタ数が変化し、階調表示される。
【００５０】
１階調あたりの刻み幅の調整は可変抵抗３６を変化させることで行なわれる。トランジスタ３５とトランジスタ３４はカレントミラー構成となり、トランジスタ３５に流れる電流に対し、ミラー比に応じた電流がトランジスタ３４を流れる。可変抵抗３６の値を変化させるとトランジスタ３５を流れる電流が変化するため、１階調あたりの電流増加分を変化させることができる。
【００５１】
図４も同様に出力に接続されるトランジスタの数により階調表示を行なうが、図３と異なる点は、１階調あたりの刻み幅を決めるトランジスタ３４の電圧を電圧源４１により直接制御するようにした点である。
【００５２】
図５は図３の可変抵抗３６の代わりに定電流回路を接続したものである。電圧源５５の電圧値と抵抗５３によりトランジスタ５１に流れる電流が決められる。階調に応じて電流値を変化させる方法は図３、４と同一である。
【００５３】
図６はトランジスタ６３のゲート電圧により出力１８に流れる電流を変化させることで階調表示を行なうものである。ゲート電圧は階調データ１３により変化する。階調データ１３をデジタルアナログ変換部６１によりアナログ信号に変化しこの信号がトランジスタ６３のゲート電圧に入力されることで、電流を変化させる。
【００５４】
図３から図６で生成された階調に応じた電流出力に対し、黒電圧を電圧発生部１１にて発生させ、階調データ１３及び１水平走査期間の時間に応じてスイッチ１６を制御することで本発明が実現可能である。
【００５５】
図３から図６は、１出力の場合について説明する図である。複数列存在する場合に全ての列において同一階調時に同一電流出力を行なうためにはトランジスタ３４に流れる電流が全ての列で等しくある必要がある。
【００５６】
図３の構成で複数列において同一電流出力させるために電流発生部１４を改良したのが図７である。可変抵抗７２を流れる電流に対し、少なくとも１対のカレントミラー部を用意し、カレントミラーにより電流を複数の系統に分配する。必要であればさらにカレントミラーを構成し、複数の系統に電流を分配する。分配されたトランジスタ７５のゲート信号線を各列のトランジスタ３４のゲート信号線に接続することで、同一電流出力が得られる。このときゲート信号線が共通の各カレントミラーを形成するトランジスタは近接配置することでミラー比のばらつきが少なく電流を分配することができる。トランジスタ７５ｂ及び７６ｃのゲート信号線から先の構成は７５ａの構成と同じである。
【００５７】
図４の構成では、電圧源４１の出力を各行のトランジスタ３４のゲート信号線に供給する。電圧源４１の電圧によりトランジスタ３４のゲート電圧を変化させることで１階調あたりの出力電流を制御できるようにした点が図３の構成と異なる点である。
【００５８】
複数列にわたって同一電流を出力できるようにしたのが図１３である。各列のトランジスタ３４のゲート信号線全てに共通の電圧がかかるようにし、その電圧を電圧源４１で供給できるようにした。例えば３４ａのトランジスタが１列目、３４ｂが２列目、３４ｃが３列目とする。この方法は、トランジスタ３４のしきい値電圧がトランジスタごとにばらついた場合、全出力が同一階調であっても出力電流値が異なり、信号線ごとの筋のムラが発生する可能性がある。しかし、結晶シリコンを用いて作成する場合、隣接出力間でのしきい値電圧の差は小さいこと、しきい値電圧は１つのチップにおいてある方向になだらかに変化することから、表示を行なった場合にはムラは筋状にはならず、輝度は一端から他端へなだらかに変化するため、表示特性に問題はない。これにより簡単な構成で、電流発生部１４が形成できる。
【００５９】
図５は演算増幅器５４及びトランジスタ５２及び抵抗５３を用いて定電流源を形成し、定電流源により流れる電流をトランジスタ５１及び３４のカレントミラーを用いてトランジスタ３４にミラー比に応じた電流を流すようにした構成である。電流源に流れる電流は電圧源５５と抵抗５３及び抵抗５３に接続された電源５６の値により決まる。
【００６０】
複数列にわたり同一電流を供給するには図７の構成のトランジスタ７１及び可変抵抗７２の代わりにトランジスタ５１、５２及び抵抗５３、演算増幅器５４、電圧源５５を用いればよい。更に、トランジスタ７３から７５を用いず、トランジスタ５１のゲート信号線を各列のトランジスタ３４に供給してもよい（図１４）。またトランジスタ５２はバイポーラトランジスタとなっているが、ＭＯＳトランジスタを用いても同様に電流源を構成できる。
【００６１】
本発明実施の形態における画素回路としては、図８に示す構成のものも考えられる。すなわち、図８に示す画素回路は、その一端が接地された表示素子８４と、電源にそのドレイン側が接続された本発明の第１のトランジスタの一例であるトランジスタ８２ａと、前記表示素子８４の他端にそのソース側が接続された本発明の第２のトランジスタの一例であるトランジスタ８２ｂと、ソース信号線８１ａにそのソース側が接続された本発明の第３のトランジスタの一例である８２ｃと、トランジスタ８２ｃのドレイン側にそのソース側が接続された本発明の第４のトランジスタの一例であるトランジスタ８２ｄと、トランジスタ８２ｃのドレイン側にそのソース側が接続された本発明の第５のトランジスタの一例であるトランジスタ８２ｅと、トランジスタ８２ａのゲート側にその一端が接続され、トランジスタ８２ａのドレイン側にその他端が接続されたコンデンサ８３と、を有している。
【００６２】
そして、トランジスタ８２ａのソース側は、トランジスタ８２ｂのドレイン側に接続され、トランジスタ８２ｂのゲート側は、本発明の第５制御線の一例である信号線８７に接続され、トランジスタ８２ｃのゲート側は、本発明の第３制御線の一例である信号線８５に接続され、トランジスタ８２ｄのゲート側は、本発明の第４制御線の一例である信号線８６に接続され、トランジスタ８２ｄのドレイン側は、トランジスタ８２ａのゲート側に接続され、トランジスタ８２ｅのゲート側は、トランジスタ８２ａののゲート側に接続され、トランジスタ８２ｅのドレイン側は、トランジスタ８２ａのドレイン側に接続される。このような構成の画素回路も上記と同様の効果が得られる。
【００６３】
以上のように本実施の形態の駆動用回路によれば、電流出力型の半導体回路において、所定の電流値に変化するまでに時間がかかる低階調領域においてのみ、低階調表示時の電流に対するソース電圧を出力できるようにしたことで、低階調表示時には黒電圧印加後所定電流を流すことで、短期間に電流を所定値に変化させ、高階調表示時には電流のみですばやく所定値に変化できるようになった。
【００６４】
（実施の形態２）
実施の形態２の駆動用回路は、カラー表示のための駆動用回路に関する。
【００６５】
有機発光素子でマルチカラーディスプレイを構成する方法として、赤、緑、青色に発光する素子を順に並べる方法（ＲＧＢ並置法）や、白色発光素子とカラーフィルタを組み合わせる方法、青色発光素子と色変換層（ＣＣＭ）を組み合わせる方法（Ｐｒｏｃｅｅｄｉｎｇ　ｏｆ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｄｉｓｐｌａｙ　Ｗｏｒｋｓｈｏｐ１９９７，　ｐ５８１〜５８４，　１９９７）などがある。
【００６６】
有機発光素子の輝度に対する電流特性は、ＲＧＢ並置法においては各色の発光効率が異なることから例えば図１０に示すように同一輝度に対する電流値が異なる。またカラーフィルタを用いる方法では、各色でのカラーフィルタの透過率に違いがあれば、同一輝度に対する電流値が色ごとに異なる。またＣＣＭを用いる場合においても、色変換効率が青から赤及び青から緑で異なるため、基本的には各色ごとに同一輝度に対する電流値は異なる。それゆえ発光開始電流も色ごとに異なる。図１０の例では赤、緑、青はそれぞれＩＲ、ＩＧ、ＩＢとなる。
【００６７】
そこで、本発明の第２の階調データを赤（Ｒ）の階調データとし、本発明の第３の階調データを緑（Ｇ）の階調データとし、本発明の第４の階調データを青（Ｂ）とする。図９に示す本発明の第２の電圧発生部の一例である電圧発生部８１で発生する電圧は、ソース信号線にゼロ階調に必要な電流を流すときのソース信号線電圧であることから、色ごとに電圧が異なる。また、本発明の第２の電流発生部の一例である電流発生部１３２は、赤の階調データに応じた電流を発生し、本発明の第３の電流発生部の一例である電流発生部１３３、緑の階調データに応じた電流を発生し、本発明の第４の電流発生部の一例である電流発生部１３４は、青の階調データに応じた電流を発生する。
【００６８】
そして表示色ごとに異なる電圧を電圧発生部８１から９１、９２、９３に供給する。９１には、本発明の第２の所定の電圧の一例である、赤（Ｒ）の発光素子の発光開始電流が流れる時のソース電位に対応した電圧（すなわち、赤のゼロ階調データに相当する電圧、以下ＶＲという）を、９２、９３にも同様に本発明の第３の所定の電圧の一例である、緑（Ｇ）の発光素子の発光開始電流が流れる時のソース電位に対応した電圧（すなわち、緑のゼロ階調データに相当する電圧、以下ＶＧという）を、本発明の第４の所定の電圧の一例である、青（Ｂ）の発光素子の発光開始電流が流れる時のソース電位に対応した電圧（すなわち、青のゼロ階調データに相当する電圧、以下ＶＢという）を供給する。
【００６９】
供給する電圧値は、図１０に示すような有機発光素子の電流−輝度特性より発光開始電流（Ｉｄａｒｋ）を算出する。画素が図２のようなカレントコピア構成であれば、有機発光素子２４に流れる電流を制御するトランジスタ２２ａの電流−電圧特性において、ソース信号線２１にＩｄａｒｋだけ電流が流れる時のトランジスタ２２ａのゲート電圧を算出し、このゲート電圧を電圧発生部８１において生成するようにする。
【００７０】
すなわち、赤の階調データが第２の所定値より大きい場合は、電流発生部１３２から上記赤の階調データに応じた電流が１水平期間出力され、第２の所定値より小さい場合は、電圧発生部８１からＶＲが１水平走査期間のうちの開始時点を含む１〜３μ秒間だけ出力され、その後電流発生部１３２から上記赤の階調データに応じた電流が１水平期間の終了時点を含んで出力される。また、緑の階調データが第３の所定値より大きい場合は、電流発生部１３３から上記緑の階調データに応じた電流が１水平期間出力され、第３の所定値より小さい場合は、電圧発生部８１からＶＧが１水平走査期間のうちの開始時点を含む１〜３μ秒間だけ出力され、その後電流発生部１３３から上記緑の階調データに応じた電流が１水平期間の終了時点を含んで出力される。また、青の階調データが第４の所定値より大きい場合は、電流発生部１３４から上記青の階調データに応じた電流が１水平期間出力され、第４の所定値より小さい場合は、電圧発生部８１からＶＢが１水平走査期間のうちの開始時点を含む１〜３μ秒間だけ出力され、その後電流発生部１３４から上記青の階調データに応じた電流が１水平期間の終了時点を含んで出力される。
【００７１】
また画素構成はカレントコピア構成ばかりでなく図８に示すようなカレントミラー構成の場合でも本発明を実施することが可能である。トランジスタ８２ａにＩｄａｒｋの電流が流れるときのゲート電圧を電圧発生部８１において生成すればよい。つまり画素の回路構成にかかわらず、有機発光素子に流れる電流を制御するトランジスタがＩｄａｒｋの電流を流す時のゲート電圧を電圧発生部８１で発生させればよい。
【００７２】
また図９に示すように電圧値を表示色ごとに異なる構成とするばかりでなく、さらに電圧出力制御部１２の出力を表示色ごとに変化させてもよい。例えば表示色ごとで、スイッチ１６の導通時間を変えたり、スイッチ１６を導通状態とする階調を変えたりする。これは所定電流値に変化するまでの時間が電流値により異なり、電流がたくさん流れるほど変化に要する時間が短いことから、発光開始電流が大きい表示色に比べ、小さい表示色ではより高階調側まで電圧発生部８１の電圧を印加して、低階調表示しやすくするためである。
【００７３】
図２の画素構成においてＲＧＢ並置法によるマルチカラー表示装置を作成した場合、階調０の時のみ１から３μ秒程度電圧発生部の電圧を印加すればよい。
【００７４】
発光色の表示特性によっては、必ずしも電圧を印加しなくても低階調表示ができる。
【００７５】
例えば図１０に示す輝度ー電流特性を持つ赤色発光素子（Ｒ）、緑色発光素子（Ｇ）、青色発光素子（Ｂ）でマルチカラー表示装置を作成した場合、黒を表示するための電流値が色ごとに異なり、赤色発光素子に比べ緑色発光素子では電流値が小さくなければならないことがわかる。
【００７６】
図２や図８に示すような画素構成、並びに有機発光素子に流す電流をトランジスタの電流によりゲート電位を変化させ階調表示を行なう表示装置において、低電流になればなるほど、有機発光素子に流す電流を制御するトランジスタに流れる電流が所定電流値まで変化するのに要する時間が長くなる。特に最低電流に変化するのが最も時間がかかる。その結果、前の水平走査期間で流れた電流値から水平走査期間内で完全に黒階調の電流値にまで変化できず、ある途中の階調を示す電流が流れるため、黒表示が難しい。
【００７７】
しかし、発光開始電流が大きい場合、必ずしもトランジスタに流れる電流が０でなくても黒表示が可能となる。赤色発光素子では電流がＩＲ以下であればよいわけである。水平走査期間の長さによっては、黒表示を行なう場合にＩＧ以下の電流にまでは変化できないが、ＩＧより大きくＩＢ以下の電流にできることがある。この時、電圧発生部８１より発生された電圧を印加しなくても赤及び青画素は黒表示可能で、緑画素のみ黒表示できない。
【００７８】
そこで、図１２に示すように、電圧出力制御部１２にイネーブル信号１２１を表示色ごとに入力し、電圧発生部１１の電圧を印加するかどうかどうかを表示色ごとに選択できるようにしてもよい。上の例の表示装置においては、赤、青の１２１ａ及び１２１ｃにイネーブル信号を入力し、階調にかかわらず、すべての水平走査期間内でスイッチ１６を非導通状態とし、１２１ｂのみ、階調データ１３が階調ゼロを示すときに水平走査期間の一部の期間でスイッチ１６が閉じるようにすればよい。これにより表示色ごとに黒電圧を印加するかどうかを選択できるようになる。
【００７９】
またこの方法は、図９の構成に比べ、必要な表示色のみ電圧を印加する場合、電圧発生部１１で発生する電圧の種類を削減することが可能である。１色のみ黒電圧印加の場合は３つから１つに、２色黒電圧印加の場合でも３つから２つに削減でき、電源部の回路規模を小さくすることが可能となる。
【００８０】
以上のように本実施の形態の駆動用回路によれば、カラー表示のための電流出力型の半導体回路において、所定の電流値に変化するまでに時間がかかる低階調領域においてのみ、低階調表示時の電流に対するソース電圧を出力できるようにしたことで、低階調表示時には黒電圧印加後所定電流を流すことで、短期間に電流を所定値に変化させ、高階調表示時には電流のみですばやく所定値に変化できるようになった。
【００８１】
なお、本実施の形態の説明において、第２の階調データが赤の階調データであり、第３の階調データが緑であり、第４の階調データが青である、として説明してきたが、第２〜４の階調データは他の色のデータであってもよく、各色による輝度−電流特性が図１０と同様の特性を示していれば、上記と同様の効果を得ることができる。
【００８２】
（実施の形態３）
実施の形態３の駆動用回路は、黒電圧を印加せずに階調表示に遅れを生じさせない駆動用回路に関する。
【００８３】
黒電圧印加により階調ゼロの場合に、所定電流値までに変化する時間が短くなったが、中間調表示時などでは電流変化する時間は変わらない。そこで階調ゼロ以外の全ての階調において変化時間を短くするために、出力１８に出力する電流値を所定のＮ倍（Ｎ＞１）流す（すなわち、有機発光素子２４が１垂直走査期間から１水平走査期間が減算された期間にわたって表示される際に流れる電流のＮ倍を流す）ようにし、輝度が増加する分点灯時間を従来の１／Ｎ倍とすることで所定輝度を出すようにした。
【００８４】
図１５にソースドライバ１の１列分の出力部の構成と対応する１画素分の回路構成を示した。ソース信号線２１に所定電流値のＮ倍の電流を流すために、電圧源５５もしくは抵抗５３により低電流源に流れる電流をＮ倍とし、トランジスタ５１に流れる電流がＮ倍となる。これによりカレントミラーを形成するトランジスタ３４に流れる電流もＮ倍となるため、ソース信号線２１に流れる電流をＮ倍とすることができる。このようにＮ倍の電流を流すのに階調データ１３をＮ倍とするのではなく、トランジスタ３４の１つあたりに流れる電流をＮ倍とすることで、容易にＮ倍電流をソース信号線２１に出力することが可能である。
【００８５】
次に有機発光素子２４の点灯時間を１／Ｎ倍とするためにゲートドライバ２の出力波形を変更する。画素２８に注目すると、トランジスタ２２ｂは電源からの電流を制御する駆動用トランジスタ２２ａの電流を有機発光素子２４に流すかどうかを選択するスイッチであるため、トランジスタ２２ｂの導通時間を１／Ｎ倍とすれば、点灯時間が１／Ｎ倍となる。そこで図１６に示すようにゲート信号線２６の波形を図１６（ａ）から図１６（ｂ）のように変更し、導通期間を１６１の期間（すなわち有機発光素子２４の１垂直走査期間（１フレーム）中の表示時間）から、１６２の期間（すなわち１垂直走査期間から１水平走査期間が減算された期間の１／Ｎ倍）に変更することで点灯時間を１／Ｎ倍とした。
【００８６】
ソース信号線２１に流す電流値を多くすることで電源から流れる電流を制御するトランジスタ２２ａに流れる電流も多くなり、トランジスタ２２ａの見かけの抵抗値が下がる。これにより電源からトランジスタ２２ａを通して電流を供給する際に、ソース信号線２１の浮遊容量２９とトランジスタ２２ａの見かけの抵抗による波形なまりは時定数が小さくなることにより減少する。これにより全ての階調において、波形が所定電流値にまで変化するまでの時間が短くなる。
【００８７】
なお、この方法は電流発生部１４の構成が低電流源とカレントミラーによってできたもの以外でも、図３、図４の構成でも実現可能である。トランジスタ３４のゲート電位を変化させればＮ倍電流出力を実現できるためである。
【００８８】
また、上記の説明において、有機発光素子２４表示時間が、１垂直走査期間から１水平走査期間内の第１の所定の期間が減算された期間であるときは、この期間を１／Ｎ倍（Ｎ＞１）とし、流れる電流をＮ倍としてもよい。
【００８９】
また表示部の画素構成もカレントコピア構成ばかりでなく、カレントミラー構成でも実現可能である。図１７において、有機発光素子８４の点灯時間を１／Ｎ倍できるようにスイッチ８２ｂの導通時間をゲート信号線８７により制御すればよいからである。
【００９０】
以上のように本実施の形態の駆動用回路によれば、電流出力型の半導体回路において、所定の電流値に変化するまでに時間がかかる低階調領域においても黒電圧を発生する電圧発生部を必要とせずに、短期間に電流を所定値に変化させることができる。
【００９１】
なお、以上までの説明では、本発明の駆動用回路、表示装置を構成するトランジスタは、ｎ型ＭＯＳトランジスタとして図示、説明してきたが、ｐ型ＭＯＳトランジスタであってもよい。図１９に、図１５に示す表示装置をｐ型ＭＯＳトランジスタで構成した場合の例を示す。また図２０に示す表示装置は、図１９に示す表示装置において、画素回路としてカレントミラー型のものが使用された例を示す。また図２１に、図４に示す駆動用回路を、図２２に、図３に示す駆動用回路を、図２３に、図３に示す駆動用回路を、それぞれｐ型ＭＯＳトランジスタで構成した場合の例を示す。
【００９２】
また、以上までの説明において、各図に示す電流発生部の構成は、一例として階調データが４ビット、１６階調の場合で説明を行なったが、任意のビット数でも同様に実現可能である。その場合は、ビットの重みに対応した数のトランジスタとスイッチを用意すれば実現可能であるし、また、例えば図６に記載の回路においては、デジタルアナログ変換部６１の入力ビット数を増減させればよい。
【００９３】
また、以上までの説明において、各階調データが各所定値以上の場合は、電流出力を１水平期間内行なう、として説明してきたが、電流出力が１水平期間内の適当な期間（第１の所定期間）内に行なわれてもよい。また、各階調データが各所定値より小さい場合は、上記第１の所定期間内の第２の所定期間（１〜３μｓｅｃ）内に各所定の電圧出力が行なわれ、その後第１の所定の期間の終了時点まで電流出力が行なわれてもよい。その場合は、第２の所定期間は、第１の所定期間の終了時点を含まない。また、第２の所定期間は第１の所定期間の開始時点を含まなくてもよい。すなわち、電圧出力が第１の所定期間内の適当な期間で行なわれ、その後電流出力によりトランジスタ２２ａに流れる電流を第１の所定期間内に変化させることができれば、上記と同様の効果を得ることができる。
【００９４】
また、以上までの説明では、第１の所定期間の開始時点からは電圧が出力され、その後電流が出力されるとして説明してきたが、電圧が出力されると同時に電流が出力されていてもよい。その場合も、第１の所定期間の終了時点までに電圧出力が終了していれば、上記と同様の効果を得ることができる。
【００９５】
また、以上までの説明では、各所定の電圧は、各階調データのうちゼロ階調データに相当する電圧（すなわち黒電圧）であるとして説明してきたが、各所定の電圧は、黒電圧に近い電圧であってもよい。その場合は、電圧を出力後、電流を出力している間に画素の階調表示に遅れが生じない程度の電圧が出力されれば上記と同様の効果を得ることができる。
【００９６】
また、以上までの説明では、各所定の電圧は、各階調データのうちゼロ階調データに相当する電圧であるとして説明してきたが、各所定の電圧は、ゼロ階調に相当するものではなく、各階調データのうち最も低い階調データに相当する電圧であってもよい。その場合も上記と同様の効果を得ることができる。
【００９７】
また、以上の発明においてトランジスタはＭＯＳトランジスタとして説明を行なったがＭＩＳトランジスタやバイポーラトランジスタでも同様に適用可能である。
【００９８】
またトランジスタは結晶シリコン、低温ポリシリコン、高温ポリシリコン、アモルファスシリコン、ガリウム砒素化合物などどの材質でも本発明を適用可能である。
【００９９】
表示素子として、有機発光素子で説明を行なったが、無機エレクトロルミネッセンス素子、発光ダイオードなど電流と輝度が比例関係となる表示素子ならどのような素子を用いても実施可能である。
【０１００】
【発明の効果】
本発明によれば、低階調時においても、階調表示に遅れを生じない画素回路の駆動方法、駆動用回路、表示装置を提供することができる。
【図面の簡単な説明】
【図１】図１は、本発明の一実施の形態による電流出力部及び電圧出力部の構成を示した図である。
【図２】図２は、ソース信号線に流れる電流に応じて階調表示を行なう表示装置の画素構成の１例を示した図である。
【図３】図３は、図１の構成において、カレントミラー構成により電流発生部を形成した場合の図である。
【図４】図４は、図１の構成において、低電流源となるトランジスタのゲート信号線に電圧を印加することで電流を調整できるようにした図である。
【図５】図５は、図１の構成において、カレントミラー構成により電流発生部を形成し、電流出力を行なうトランジスタとカレントミラーを構成するトランジスタの電流入力を低電流源で行なった場合の図である。
【図６】図６は、図１の構成において、電流発生部を階調に応じてトランジスタのゲート信号線電位を変えることで階調に応じた電流出力を出せる構成とした図である。
【図７】図７は、図３の構成の電流発生部を用いて複数の列に同一の電流値を出力できるようにしたときの電流発生部の構成を示した図である。
【図８】図８は、ソース信号線に流れる電流に応じて階調表示を行なう表示装置の画素構成の１例を示した図である。
【図９】図９は、表示色の異なる複数列の場合に階調に応じた電流出力と、黒電圧を印加できるようにした図である。
【図１０】図１０は、有機発光素子の表示色ごとの輝度−電流特性の例を示した図である。
【図１１】図１１は、ある水平走査期間内での、電流出力と電圧出力のタイミングを示した図である。
【図１２】図１２は、図９の構成において、電圧発生部の電圧出力を１系統にした場合の図である。
【図１３】図１３は、図４の構成の電流発生部を用いて複数の列に同一の電流値を出力できるようにしたときの電流発生部の構成を示した図である。
【図１４】図１４は、図５の構成の電流発生部を用いて複数の列に同一の電流値を出力できるようにしたときの電流発生部の構成を示した図である。
【図１５】図１５は、カレントコピア構成の画素及び１列分のソースドライバ出力部の構成を示した図である。
【図１６】図１６は、図１５の構成における１フレーム内でのゲート信号線波形を示した図である。
【図１７】図１７は、カレントミラー構成の画素及び１列分のソースドライバ出力部の構成を示した図である。
【図１８】図１８は、本発明の一実施の形態の駆動用回路の動作を説明する図である。
【図１９】図１９は、本発明の一実施の形態の表示装置をｐ型ＭＯＳトランジスタで構成した一例を示す図である。
【図２０】図２０は、本発明の一実施の形態の表示装置をｐ型ＭＯＳトランジスタで構成した一例を示す図である。
【図２１】図２１は、本発明の一実施の形態の駆動回路をｐ型ＭＯＳトランジスタで構成した一例を示す図である。
【図２２】図２２は、本発明の一実施の形態の駆動回路をｐ型ＭＯＳトランジスタで構成した一例を示す図である。
【図２３】図２３は、本発明の一実施の形態の駆動回路をｐ型ＭＯＳトランジスタで構成した一例を示す図である。
【図２４】図２４は、従来技術の駆動回路の構成を示す図である。
【図２５】図２５は、従来の表示装置の構成を示す図である。
【符号の説明】
１　　　ソースドライバ
２　　　ゲートドライバ
１１、８１　電圧発生部
１２　電圧出力制御部
１３　階調データ
１４　電流発生部
１５　電流出力制御部
１６、１７　スイッチ
１８　出力信号線
２１ａ　　ソース信号線
２２ａ〜ｅ　　トランジスタ
２３　　　コンデンサ
２４　　　有機発光素子
２５、２６　　信号線
【図１】
2004037656.tif 000003
【図２】
2004037656.tif 000004
【図３】
2004037656.tif 000005
【図４】
2004037656.tif 000006
【図５】
2004037656.tif 000007
【図６】
2004037656.tif 000008
【図７】
2004037656.tif 000009
【図８】
2004037656.tif 000010
【図９】
2004037656.tif 000011
【図１０】
2004037656.tif 000012
【図１１】
2004037656.tif 000013
【図１２】
2004037656.tif 000014
【図１３】
2004037656.tif 000015
【図１４】
2004037656.tif 000016
【図１５】
2004037656.tif 000017
【図１６】
2004037656.tif 000018
【図１７】
2004037656.tif 000019
【図１８】
2004037656.tif 000020
【図１９】
2004037656.tif 000021
【図２０】
2004037656.tif 000022
【図２１】
2004037656.tif 000023
【図２２】
2004037656.tif 000024
【図２３】
2004037656.tif 000025
【図２４】
2004037656.tif 000026
【図２５】
2004037656.tif 000027