(57)【要約】【課題】ゲインのばらつきを最小限に抑えることができるＤ／Ａコンバータを提供する。【解決手段】複数のバイアス抵抗Ｒｒｅｆ１〜Ｒｒｅｆ３をスイッチＳＷｒｅｆで切り替えできるようにして、コンパレータ１２がＤ／Ａコンバータの出力電圧Ｖｏを所望のリファレンス電圧Ｖｒｅｆ１と比較し、出力電圧Ｖｏがリファレンス電圧Ｖｒｅｆ１に近くなるまで、電圧判定回路１３がコンパレータ１２の比較結果からスイッチＳＷｒｅｆの切り替えを行ってバイアス抵抗を調整する。この調整により、ゲイン誤差のばらつきが極めて小さいＤ／Ａコンバータの実現が可能となる。【選択図】　　　図１
2004080238.tif 000002
【特許請求の範囲】
【請求項１】
入力ディジタルデータに応じた大きさの電流を生成する電流生成手段と、前記電流生成手段に与えるバイアスを生成するバイアス生成手段とを具備するＤ／Ａコンバータにおいて、前記電流生成手段の出力を所望の値と比較する比較手段と、前記比較手段の比較結果に基づいて前記バイアス生成手段におけるバイアス抵抗を調整して前記電流生成手段の出力を前記所望の値に一致させるバイアス抵抗調整手段と、を具備することを特徴とするＤ／Ａコンバータ。
【請求項２】
入力ディジタルデータに応じた大きさの電流を生成する電流生成手段と、前記電流生成手段に与えるバイアスを生成するバイアス生成手段とを具備するＤ／Ａコンバータにおいて、前記電流生成手段の出力を所望の値と比較する比較手段と、前記比較手段の比較結果に基づいて前記バイアス生成手段におけるバイアス電圧を調整して前記電流生成手段の出力を前記所望の値に一致させるバイアス電圧調整手段と、を具備することを特徴とするＤ／Ａコンバータ。
【請求項３】
入力ディジタルデータに応じた大きさの電流を生成する電流生成手段と、前記電流生成手段に与えるバイアスを生成するバイアス生成手段とを具備するＤ／Ａコンバータにおいて、前記電流生成手段の出力を所望の値と比較する比較手段と、前記比較手段の比較結果に基づいて前記電流生成手段におけるゲインを調整して前記電流生成手段の出力を前記所望の値に一致させるゲイン調整手段と、を具備することを特徴とするＤ／Ａコンバータ。
【請求項４】
入力ディジタルデータに応じた大きさの電流を生成する電流生成手段と、前記電流生成手段に与えるバイアスを生成するバイアス生成手段とを具備するＤ／Ａコンバータにおいて、前記電流生成手段の出力を電圧として取り出す出力抵抗と、前記出力抵抗により取り出された前記電流源の出力と所望の値とを比較する比較手段と、前記比較手段の比較結果に基づいて前記出力抵抗の値を調整して前記電流生成手段の出力が前記所望の値に一致させる出力抵抗調整手段と、を具備することを特徴とするＤ／Ａコンバータ。
【請求項５】
請求項１から請求項４のいずれかに記載のＤ／Ａコンバータを具備することを特徴とする半導体集積回路。
【請求項６】
請求項１から請求項４のいずれかに記載のＤ／Ａコンバータを複数具備し、各Ｄ／Ａコンバータの前記電流生成手段の出力と比較する所望の値を全てのＤ／Ａコンバータで共通化したことを特徴とする半導体集積回路。
【請求項７】
入力ディジタルデータに応じた大きさの電流を生成する電流生成手段と、前記電流生成手段に与えるバイアスを生成するバイアス生成手段とを具備するＤ／Ａコンバータの自動補正方法であって、前記電流生成手段の出力を所望の値と比較し、その比較結果に基づいて前記バイアス生成手段におけるバイアス抵抗又はバイアス電圧又は前記電流生成手段におけるゲイン又は前記電流生成手段の出力を電圧として取り出す出力抵抗のうち少なくとも一つを調整して前記電流生成手段の出力を前記所望の値に一致させることを特徴とする自動補正方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電流加算型のＤ／Ａ（ディジタル／アナログ）コンバータ及び自動補正方法に関する。
【０００２】
【従来の技術】
図６は、従来の電流加算型Ｄ／Ａコンバータの構成を示す回路図である。
この図において、電流加算型Ｄ／Ａコンバータは、ＰチャネルトランジスタＰ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５と、ＮチャネルトランジスタＮ１と、オペアンプ１１と、バイアス抵抗Ｒｒｅｆと、入力されるディジタルデータに応じて電流を制御する電流セルマトリクス部１０と、この電流セルマトリクス部１０の出力と接地との間に介挿入される出力抵抗Ｒｏとを備えている。
【０００３】
電流セルマトリクス部１０は、入力されるディジタルデータにより電流値を変化させる構成を採るもので、例えば４ビットのＤ／Ａコンバータであれば、０〜１５のディジタルデータに対応して電流値を変化させるため、同一電流源を１５個有している。そして、それらの電流源をオンオフ制御することで、「０」を含めて１６段階の電流値を制御する。つまり、「０」の場合は全てオフし、電流値を「０」とする。また、「１５」の場合は同一電流源を全てオンにして一つ電流源の電流値×１５の電流を流すようにする。
【０００４】
出力電圧Ｖｏを取り出すための出力抵抗Ｒｏに流れる出力電流Ｉｏは、電流セルマトリクス部１０で制御されて以下の最終出力電圧Ｖｏが得られる。
Ｖｏ＝Ｉｏ×Ｒｏ
【０００５】
電流セルマトリクス部１０内の複数の電流源を同一特性にするために、それらに共通のリファレンスを与える必要があり、そのリファレンスを発生しているのがＰチャネルトランジスタＰ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５及びＮチャネルトランジスタＮ１及びオペアンプ１１並びにバイアス抵抗Ｒｒｅｆである。
【０００６】
ここで発生したリファレンス電流をカレントミラーし、電流セルマトリクス部１０で使用する。リファレンス電流はＰチャネルトランジスタＰ１−Ｐ２に流れる電流であり、カレントミラーされているＰチャネルトランジスタＰ３−Ｐ４−Ｐ５は、ＰチャネルトランジスタＰ２のゲート電圧を決定するための補助回路である。
【０００７】
ＰチャネルトランジスタＰ１−Ｐ２に流れる電流を決定しているのはバイアス電圧Ｖｒｅｆとバイアス抵抗Ｒｒｅｆである。つまり、バイアス電圧Ｖｒｅｆはオペアンプ１１の正側端子に入力され、仮想接地により負側端子をバイアス電圧Ｖｒｅｆにするようにオペアンプ１１の出力が調整される。オペアンプ１１の出力は、ＮチャネルトランジスタＮ１のゲート電圧となり、ＮチャネルトランジスタＮ１の電流値を制御し、オペアンプ１１の負側端子がバイアス電圧Ｖｒｅｆになるよう調整される。
【０００８】
つまり、ＰチャネルトランジスタＰ１−Ｐ２に流れるバイアス電流Ｉｒｅｆは下記のようになる。
Ｉｒｅｆ＝Ｖｒｅｆ／Ｒｒｅｆ
【０００９】
また、バイアス電流Ｉｒｅｆは電流セルマトリクス部１０の電流源のリファレンスに使われるので
Ｉｏ＝Ａ×Ｉｒｅｆ（Ａ：ミラー比）
となる。
【００１０】
結局、最終出力電圧Ｖｏはリファレンスも考慮にいれると、
Ｖｏ＝Ａ×Ｖｒｅｆ／Ｒｒｅｆ×Ｒｏ
＝Ａ×Ｖｒｅｆ×Ｒｏ／Ｒｒｅｆ（Ａ：ミラー比）
となり、出力抵抗Ｒｏとバイアス抵抗Ｒｒｅｆの相対比、基準電圧Ｖｒｅｆの絶対値、ミラー比を決定するＰチャネルトランジスタＰ１−Ｐ２のトランジスタサイズと電流セルマトリクス部１０のトランジスタサイズの比が、振幅（ゲイン）を決めることがわかる。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来のＤ／Ａコンバータにおいては、次のような問題がある。すなわち、バイアス電圧Ｖｒｅｆに比例してゲインが変わるので、生産した製品にバイアス電圧Ｖｒｅｆのばらつきがあると、そのばらつきに比例してゲインが変わってしまい、均一な品質を保つことが難しい。なお、ゲインが変わるその他の要因としては、出力抵抗Ｒｏとバイアス抵抗Ｒｒｅｆの比の精度やミラー比がある。
【００１２】
本発明は係る点に鑑みてなされたものであり、ゲインのばらつきを最小限に抑えることができるＤ／Ａコンバータ及び自動補正方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１に係る発明のＤ／Ａコンバータは、入力ディジタルデータに応じた大きさの電流を生成する電流生成手段と、前記電流生成手段に与えるバイアスを生成するバイアス生成手段とを具備するＤ／Ａコンバータにおいて、前記電流生成手段の出力を所望の値と比較する比較手段と、前記比較手段の比較結果に基づいて前記バイアス生成手段におけるバイアス抵抗を調整して前記電流生成手段の出力を前記所望の値に一致させるバイアス抵抗調整手段と、を具備する構成を採る。
【００１４】
この構成によれば、電流生成手段にバイアスを与えるバイアス生成手段のバイアス抵抗値の調整を可能としたので、ゲイン誤差のばらつきを最小限に抑えたＤ／Ａコンバータを実現できる。
【００１５】
請求項２に係る発明のＤ／Ａコンバータは、入力ディジタルデータに応じた大きさの電流を生成する電流生成手段と、前記電流生成手段に与えるバイアスを生成するバイアス生成手段とを具備するＤ／Ａコンバータにおいて、前記電流生成手段の出力を所望の値と比較する比較手段と、前記比較手段の比較結果に基づいて前記バイアス生成手段におけるバイアス電圧を調整して前記電流生成手段の出力を前記所望の値に一致させるバイアス電圧調整手段と、を具備する構成を採る。
【００１６】
この構成によれば、電流生成手段にバイアスを与えるバイアス生成手段のバイアス電圧の調整を可能としたので、ゲイン誤差のばらつきを最小限に抑えたＤ／Ａコンバータを実現できる。
【００１７】
請求項３に係る発明のＤ／Ａコンバータは、入力ディジタルデータに応じた大きさの電流を生成する電流生成手段と、前記電流生成手段に与えるバイアスを生成するバイアス生成手段とを具備するＤ／Ａコンバータにおいて、前記電流生成手段の出力を所望の値と比較する比較手段と、前記比較手段の比較結果に基づいて前記電流生成手段におけるゲインを調整して前記電流生成手段の出力を前記所望の値に一致させるゲイン調整手段と、を具備する構成を採る。
【００１８】
この構成によれば、電流生成手段におけるゲイン調整を可能としたので、ゲイン誤差のばらつきを最小限に抑えたＤ／Ａコンバータを実現できる。
【００１９】
請求項４に係る発明のＤ／Ａコンバータは、入力ディジタルデータに応じた大きさの電流を生成する電流生成手段と、前記電流生成手段に与えるバイアスを生成するバイアス生成手段とを具備するＤ／Ａコンバータにおいて、前記電流生成手段の出力を電圧として取り出す出力抵抗と、前記出力抵抗により取り出された前記電流源の出力と所望の値とを比較する比較手段と、前記比較手段の比較結果に基づいて前記出力抵抗の値を調整して前記電流生成手段の出力が前記所望の値に一致させる出力抵抗調整手段と、を具備する構成を採る。
【００２０】
この構成によれば、電流生成手段の出力を電圧として取り出す出力抵抗の値を調整可能としたので、ゲイン誤差のばらつきを最小限に抑えたＤ／Ａコンバータを実現できる。
【００２１】
請求項５に係る発明の半導体集積回路は、請求項１から請求項４のいずれかに係る発明のＤ／Ａコンバータを具備する構成を採る。
【００２２】
この構成によれば、ゲイン誤差のばらつきが極めて小さいＤ／Ａコンバータを備えた半導体集積回路を提供することができる。
【００２３】
請求項６に係る発明の半導体集積回路は、請求項１から請求項４のいずれかに係る発明のＤ／Ａコンバータを複数具備し、各Ｄ／Ａコンバータの前記電流生成手段の出力と比較する所望の値を全てのＤ／Ａコンバータで共通化した構成を採る。
【００２４】
この構成によれば、Ｄ／Ａコンバータを複数備えていてもゲイン誤差のばらつきを極めて小さくすることができる。したがって、従来よりも高性能な半導体集積回路を提供することができる。
【００２５】
請求項７に係る発明の自動補正方法は、入力ディジタルデータに応じた大きさの電流を生成する電流生成手段と、前記電流生成手段に与えるバイアスを生成するバイアス生成手段とを具備するＤ／Ａコンバータの自動補正方法であって、前記電流生成手段の出力を所望の値と比較し、その比較結果に基づいて前記バイアス生成手段におけるバイアス抵抗又はバイアス電圧又は前記電流生成手段におけるゲイン又は前記電流生成手段の出力を電圧として取り出す出力抵抗のうち少なくとも一つを調整して前記電流生成手段の出力を前記所望の値に一致させる。
【００２６】
この方法によれば、ゲイン誤差のばらつきが極めて小さいＤ／Ａコンバータを実現することができる。
【００２７】
【発明の実施の形態】
本発明の骨子は、入力ディジタルデータに応じた大きさの電流を生成する電流生成手段の出力を所望の値と比較し、その比較結果に基づいて電流生成手段にバイアスを与えるバイアス生成手段におけるバイアス抵抗又はバイアス電圧又は電流生成手段におけるゲイン又は電流生成手段の出力を電圧として取り出す出力抵抗のうち少なくとも１を調整して、電流生成手段の出力を所望の値に一致させることである。
【００２８】
（実施の形態１）
図１は、本発明の実施の形態１に係るＤ／Ａコンバータの構成を示す回路図である。なお、本実施の形態に係るＤ／Ａコンバータは電流加算型のＤ／Ａコンバータである。
【００２９】
この図において、本実施の形態に係るＤ／Ａコンバータは、出力電圧Ｖｏを所望のリファレンス電圧Ｖｒｅｆ１と比較するコンパレータ１２と、バイアス抵抗Ｒｒｅｆ１〜Ｒｒｅｆ３を切り替えるスイッチＳＷｒｅｆと、コンパレータ１２における比較結果からスイッチＳＷｒｅｆの切り替えを行う電圧判定回路１３とを備えている。
【００３０】
次に、本実施の形態に係るＤ／Ａコンバータの動作について説明する。
まず、通常の設計値通りのバイアス抵抗Ｒｒｅｆ１〜Ｒｒｅｆ３を接続するようスイッチＳＷｒｅｆをオンする。この場合、ディジタル値はどんな値でも良いがフルスケール値として、これ以降説明する。フルスケール値にするために、電流セルマトリクス部１０の電流源を全てオンする。ここで設計値として出力電圧Ｖｏは所望のリファレンス電圧Ｖｒｅｆ１と同一になる筈である。しかしながら、前記のばらつきにより出力電圧Ｖｏは所望の値とはならない。そこで、その差分をコンパレータ１２で所望のリファレンス電圧Ｖｒｅｆ１と比較する。
【００３１】
電圧判定回路１３は、出力電圧Ｖｏが所望のリファレンス電圧Ｖｒｅｆ１より高ければバイアス抵抗Ｒｒｅｆ１〜Ｒｒｅｆ３が大きくなるようスイッチＳＷｒｅｆを切り替える。これによりバイアス電流Ｉｒｅｆが小さくなり、ミラーされた出力電流Ｉｏも小さくなる。これにより出力電圧Ｖｏが低くなる。他方、電圧判定回路１３は、出力電圧Ｖｏが所望のリファレンス電圧Ｖｒｅｆ１より低ければバイアス抵抗Ｒｒｅｆ１〜Ｒｒｅｆ３が小さくなるようスイッチＳＷｒｅｆを切り替える。これによりバイアス電流Ｉｒｅｆが大きくなり、ミラーされた出力電流Ｉｏも大きくなって出力電圧Ｖｏが高くなる。
【００３２】
この動作を繰り返し行えば、所望のリファレンス電圧Ｖｒｅｆ１に近い値又は略一致した値となる。そして、所望のリファレンス電圧Ｖｒｅｆ１に近い値又は略一致した値となると、電圧判定回路１３は、そのときのスイッチＳＷｒｅｆのオン条件を保持しておく。これにより、通常のＤ／Ａコンバータとして使用すれば、フルスケール値が設計値通りのＤ／Ａコンバータが得られる。
【００３３】
このように、本実施の形態に係るＤ／Ａコンバータによれば、複数のバイアス抵抗Ｒｒｅｆ１〜Ｒｒｅｆ３をスイッチＳＷｒｅｆで切り替えできるようにし、コンパレータ１２がＤ／Ａコンバータの出力電圧Ｖｏを所望のリファレンス電圧Ｖｒｅｆ１と比較して、出力電圧Ｖｏがリファレンス電圧Ｖｒｅｆ１に近くなるまで電圧判定回路１３がコンパレータ１２の比較結果からスイッチＳＷｒｅｆの切り替えを行いバイアス抵抗を調整するので、ゲイン誤差のばらつきが極めて小さいＤ／Ａコンバータを実現することができる。
【００３４】
なお、上記実施の形態では、３個のバイアス抵抗Ｒｒｅｆ１〜Ｒｒｅｆ３でバイアス電流Ｉｒｅｆを変えるようにしたが、当然ながらバイアス抵抗の数に限定は無く任意である。
【００３５】
（実施の形態２）
図２は、本発明の実施の形態２に係るＤ／Ａコンバータの構成を示す回路図である。この図において、本実施の形態に係るＤ／Ａコンバータは、出力電圧Ｖｏを所望の電圧Ｖｒｅｆ１と比較するコンパレータ１２と、コンパレータ１２の比較結果からバイアス電圧Ｖｒｅｆを設定する電圧判定回路２０とを備えている。
【００３６】
次に、本実施の形態に係るＤ／Ａコンバータの動作について説明する。
まず、通常の設計値通りの電圧値Ｖｒｅｆになるよう設定する。この場合、実施の形態１で説明したようにディジタル値はどんな値でも良いが、フルスケール値として、これ以降説明する。フルスケール値にするため、電流セルマトリクス部１０のスイッチを全てオンにする。ここで設計値として出力電圧Ｖｏは所望の電圧Ｖｒｅｆ１と同一になる筈であるが、前記のばらつきにより出力電圧Ｖｏは所望の値とはならない。その差分をコンパレータ１２で所望のリファレンス電圧Ｖｒｅｆ１と比較する。
【００３７】
電圧判定回路２０は、出力電圧Ｖｏが所望のリファレンス電圧Ｖｒｅｆ１より高ければ、バイアス電圧Ｖｒｅｆが低くなるようバイアス電圧Ｖｒｅｆを調整する。これによりバイアス電流Ｉｒｅｆが小さくなり、ミラーされたＩｏも小さくなって出力電圧Ｖｏが低くなる。他方、出力電圧Ｖｏが所望のリファレンス電圧Ｖｒｅｆ１より低ければ、バイアス電圧Ｖｒｅｆが高くなるようバイアス電圧Ｖｒｅｆを調整する。これによりバイアス電流Ｉｒｅｆが大きくなり、ミラーされたＩｏも大きくなって、出力電圧Ｖｏが高くなる。この動作を繰り返し行うことにより、所望のリファレンス電圧Ｖｒｅｆ１に近い値となる。電圧判定回路２０はバイアス電圧Ｖｒｅｆを保持しておくので、通常のＤ／Ａコンバータとして使用すればフルスケール値が設計値通りのＤ／Ａコンバータとなる。
【００３８】
このように、本実施の形態に係るＤ／Ａコンバータによれば、電流セルマトリクス部１０に与えるバイアス電圧Ｖｒｅｆを調整できるようにしたので、Ｄ／Ａコンバータの出力調整が可能となり、実施の形態１と同様にゲイン誤差のばらつきが極めて小さいＤ／Ａコンバータを実現することができる。
【００３９】
（実施の形態３）
図３は、本発明の実施の形態３に係るＤ／Ａコンバータの構成を示す回路図である。この図において、本実施の形態に係るＤ／Ａコンバータは、その出力電圧Ｖｏを所望のリファレンス電圧Ｖｒｅｆ１と比較するコンパレータ１２と、コンパレータ１２の比較結果から電流セルマトリクス部１０のゲイン設定信号を出力する電圧判定回路３０と、電圧判定回路３０からのゲイン設定信号に応じて電流セルマトリクス部１０のゲインを調整するゲイン調整回路３１とを備えている。
【００４０】
次に、本実施の形態に係るＤ／Ａコンバータの動作について説明する。
まず、通常の設計値通りの振幅最大値を出力するようゲイン調整回路３１を設定する。この場合、ディジタル値はどんな値でも良いが、フルスケール値にすると調整が負側にしか調整できなくなるので注意を要する。ここで設計値として出力電圧Ｖｏは所望のリファレンス電圧Ｖｒｅｆ１と同一になる筈であるが、前記のばらつきにより、出力電圧Ｖｏは所望の値とはならない。その差分をコンパレータ１２で所望のリファレンス電圧Ｖｒｅｆ１と比較する。
【００４１】
電圧判定回路３０は、出力電圧Ｖｏが所望のリファレンス電圧Ｖｒｅｆ１より高ければ、出力電圧Ｖｏを下げるゲイン設定信号をゲイン調整回路３１に入力する。ゲイン調整回路３１は、設計の中心値から振幅最大値の差に倍数を掛ける計算を行って倍数を大きくする。例えば最大片側振幅が「５００」として設計し、初期値を１倍としておく。その後、電圧判定回路３０から出力電圧Ｖｏが所望のリファレンス電圧Ｖｒｅｆ１より高いと判定された信号が送られてくると、倍数を「１．０１」倍にする。これにより、最大片側振幅が「５０５」となり、出力電圧Ｖｏが高くなる。
【００４２】
他方、出力電圧Ｖｏが所望のリファレンス電圧Ｖｒｅｆ１より低ければ、出力電圧Ｖｏを上げるゲイン設定信号をゲイン調整回路３１に入力する。ゲイン調整回路３１は、設計の中心値から振幅最大値の差に倍数を掛ける演算を行い、倍数を小さくする。例えば最大片側振幅が「５００」として設計し、初期値を「１」倍としておく。
【００４３】
その後、電圧判定回路３０から出力電圧Ｖｏが所望のリファレンス電圧Ｖｒｅｆ１より低いと判定された信号が送られてくると、倍数を「０．９９」倍にする。これにより、最大片側振幅が「４９５」となり、出力電圧Ｖｏが低くなる。この動作を繰り返し行うことにより、所望のリファレンス電圧Ｖｒｅｆ１に近い値となる。ゲイン調整回路３１は調整した倍数を保持することから、通常のＤ／Ａコンバータとして使用すれば最大振幅値が設計値通りのＤ／Ａコンバータとなる。
【００４４】
このように、本実施の形態に係るＤ／Ａコンバータによれば、電流セルマトリクス部１０のゲインを調整できるようにしたので、Ｄ／Ａコンバータの出力調整が可能となり、実施の形態１と同様にゲイン誤差のばらつきが極めて小さいＤ／Ａコンバータを実現することができる。
【００４５】
（実施の形態４）
図４は、本発明の実施の形態４に係るＤ／Ａコンバータの構成を示す回路図である。この図において、本実施の形態に係るＤ／Ａコンバータは、その出力電圧Ｖｏを所望のリファレンス電圧Ｖｒｅｆ１と比較するコンパレータ１２と、出力抵抗Ｒｏ１〜Ｒｏ３と、出力抵抗Ｒｏ１〜Ｒｏ３の切り替えを行うスイッチＳＷｏと、コンパレータ１２の比較結果からスイッチＳＷｏの切り替えを行う電圧判定回路４０とを備えている。
【００４６】
次に、本実施の形態に係るＤ／Ａコンバータについて説明する。
まず、通常の設計値通りの出力抵抗Ｒｏ１〜Ｒｏ３を接続するようスイッチＳＷｏをオンする。この場合、ディジタル値はどんな値でも良いがフルスケール値として、これ以降説明する。フルスケール値にするため、電流セルマトリクス部１０の電流源を全てオンする。ここで設計値として出力電圧Ｖｏは所望のリファレンス電圧Ｖｒｅｆ１と同一になる筈であるが、前記のばらつきにより出力電圧Ｖｏは所望の値とはならない。その差分をコンパレータ１２で所望のリファレンス電圧Ｖｒｅｆ１と比較する。
【００４７】
電圧判定回路４０は、出力電圧Ｖｏが所望のリファレンス電圧Ｖｒｅｆ１より高ければ、出力抵抗Ｒｏ１〜Ｒｏ３が小さくなるようにスイッチＳＷｏの切り替えを行う。これにより、出力電流Ｉｏが変化することなく出力電圧Ｖｏが低くなる。他方、出力電圧Ｖｏが所望のリファレンス電圧Ｖｒｅｆ１より低ければ、出力抵抗Ｒｏ１〜Ｒｏ３が大きくなるようにスイッチＳＷｏの切り替えを行う。これにより、出力電流Ｉｏが変化することなく出力電圧Ｖｏが高くなる。この動作を繰り返し行うことによって、所望のリファレンス電圧Ｖｒｅｆ１に近い値となる。電圧判定回路４０はスイッチＳＷのオン条件を保持することから、通常のＤ／Ａコンバータとして使用することによって、フルスケール値が設計値通りのＤ／Ａコンバータを実現できる。
【００４８】
このように、本実施の形態に係るＤ／Ａコンバータによれば、電流セルマトリクス部１０の出力を電圧として取り出す出力抵抗の値を調整できるようにしたので、Ｄ／Ａコンバータの出力調整が可能となり、実施の形態１と同様にゲイン誤差のばらつきが極めて小さいＤ／Ａコンバータを実現することができる。
【００４９】
なお、上記実施の形態１〜４のＤ／Ａコンバータは、それ単体での使用も勿論可能であるが、半導体集積回路に内蔵させても勿論構わない。
【００５０】
また、上記実施の形態１〜４のＤ／Ａコンバータ夫々における出力調整方法を、他のＤ／Ａコンバータの出力調整方法と組み合わせるようにしても良い。例えば、実施の形態１のバイアス抵抗調整方法と実施の形態２のバイアス電圧調整方法とを組み合わせる。
【００５１】
（実施の形態５）
図５は、本発明の実施の形態５に係る半導体集積回路のＤ／Ａコンバータ部の構成を示す回路図である。この図において、本実施の形態に係る半導体集積回路は、実施の形態１に係るＤ／Ａコンバータを２つ備えたものであり、それぞれのリファレンス電圧Ｖｒｅｆ１を共通化した構成を採る。
【００５２】
実施の形態１に係るＤ／Ａコンバータは、所望のリファレンス電圧Ｖｒｅｆ１に調整することができるが、絶対値的には合わせることは難しい。その理由はリファレンス電圧Ｖｒｅｆ１自体にばらつきが含まれるため、実際の設計値通りにするためにはリファレンス電圧Ｖｒｅｆ１自体の精度が必要であるからである。
【００５３】
しかしながら、実際のところＤ／Ａコンバータ自体に絶対精度を望まれることは極稀であり、大体の場合においてＤ／Ａコンバータを複数配置したときのＤ／Ａコンバータ同士の相対精度が重要になる。例えば無線通信装置のＩ、Ｑの直交変調に使用するため、ＩとＱそれぞれにＤ／Ａコンバータを使用する場合、Ｉ、Ｑのゲイン誤差が送信特性を劣化させるイメージリークを発生させる。これを除去するためにはＩ、Ｑのゲイン誤差を無くすことが重要になるため、Ｄ／Ａコンバータ同士の相対精度が必要となる。
【００５４】
ここで、実施の形態１に係るＤ／Ａコンバータを使用して、所望のリファレンス電圧Ｖｒｅｆ１はばらつきにより適当な値となってしまうが、リファレンス電圧Ｖｒｅｆ１を共通にすることで、この値を基準としてＤ／Ａコンバータのゲインは合わせ込まれる。したがって、Ｉ、Ｑのゲイン誤差は生じない。
【００５５】
このように、本実施の形態に係る半導体集積回路によれば、２つのＤ／Ａコンバータそれぞれのリファレンス電圧Ｖｒｅｆ１を共通化したので、ゲイン精度の高い高性能な半導体集積回路を実現することができる。
【００５６】
なお、本実施の形態の半導体集積回路は、実施の形態１に係るＤ／Ａコンバータを用いたが、それ以外に実施の形態２、実施の形態３、または、実施の形態４のいずれのＤ／Ａコンバータを用いても構わない。
【００５７】
【発明の効果】
以上説明したように、本発明よれば、ゲイン誤差のばらつきが極めて小さいＤ／Ａコンバータを実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るＤ／Ａコンバータの構成を示す回路図
【図２】本発明の実施の形態２に係るＤ／Ａコンバータの構成を示す回路図
【図３】本発明の実施の形態３に係るＤ／Ａコンバータの構成を示す回路図
【図４】本発明の実施の形態４に係るＤ／Ａコンバータの構成を示す回路図
【図５】本発明の実施の形態５に係る半導体集積回路のＤ／Ａコンバータ部の構成を示す回路図
【図６】従来のＤ／Ａコンバータの構成を示す回路図
【符号の説明】
１０　電流セルマトリクス部
１１　オペアンプ
１２　コンパレータ
１３、２０、３０、４０　電圧判定回路
３１　ゲイン調整回路
Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５　Ｐチャネルトランジスタ
Ｎ１　Ｎチャネルトランジスタ
Ｒｏ、Ｒｏ１、Ｒｏ２、Ｒｏ３　出力抵抗
Ｒｒｅｆ、Ｒｒｅｆ１、Ｒｒｅｆ２、Ｒｒｅｆ３　バイアス抵抗
ＳＷｒｅｆ、ＳＷｏ　　スイッチ
【図１】
2004080238.tif 000003
【図２】
2004080238.tif 000004
【図３】
2004080238.tif 000005
【図４】
2004080238.tif 000006
【図５】
2004080238.tif 000007
【図６】
2004080238.tif 000008