(57)【要約】【課題】　集積回路基板上に形成された絶縁層上に形成された導電性ラインの下部に延長された絶縁スペーサーを備える集積回路及びその装置を提供することである。【解決手段】　集積回路装置は、集積回路基板上の絶縁層上に導電性ラインを製造してから製造する。導電性ラインは前記絶縁層に隣接するボトム、前記絶縁層と離れたトップ、そして前記ボトムとトップ間の第１及び第２側壁を具備する。前記絶縁スペーサーは前記第１及び第２側壁を沿って延長され、前記導電性ラインと絶縁層間のボトムの少なくとも一部分を沿って延長されるように形成される。導電性ラインの少なくとも一部分の下部に絶縁スペーサーが提供されて、スペーサーの幅が狭くなっても絶縁特性が改善されることができ、コンタクト領域が増大される。【選択図】　図５Ｅ
2004072109.tif 000002
【特許請求の範囲】
【請求項１】
　集積回路基板と；
　前記集積回路基板上に形成された絶縁層と；
　前記絶縁層上に形成され、前記絶縁層に隣接するボトム、前記絶縁層と離れたトップ、そして前記ボトムとトップ間の第１及び第２側壁を備える導電性ラインと；
　前記第１及び第２側壁に沿って延長され、前記導電性ラインと絶縁層間のボトムの少なくとも一部分に沿って延長される絶縁スペーサーを含むことを特徴とする集積回路装置。
【請求項２】
　請求項１に記載の集積回路装置において、
　前記絶縁層は、第１トレンチ側壁を定義するために前記第１側壁に隣接するボトム下部へと延長される第１トレンチと、第２トレンチ側壁を定義するために前記第２側壁に隣接するボトム下部へと延長される第２トレンチを具備し、前記絶縁スペーサーは第１側壁から第１トレンチ内の第１トレンチ側壁まで延長されると同時に第２側壁から第２トレンチ内の第２トレンチ側壁まで延長されることを特徴とする集積回路装置。
【請求項３】
　請求項１に記載の集積回路装置において、
　前記導電性ラインからはなれて、前記絶縁スペーサー上に形成されたコンタクトパッドをさらに含むことを特徴とする集積回路装置。
【請求項４】
　集積回路基板上の絶縁層上に、前記絶縁層に隣接するボトム、前記絶縁層と離れたトップ、そして前記ボトム及びトップ間の第１及び第２側壁を備える導電性ラインを製造する段階と；
　前記第１及び第２側壁に沿って延長され、前記導電性ラインと絶縁層間のボトムの少なくとも一部分に沿って延長される絶縁スペーサーを形成する段階を含むことを特徴とする集積回路装置の製造方法。
【請求項５】
　請求項４に記載の集積回路装置の製造方法において、
　前記導電性ラインを製造する段階と絶縁スペーサーを形成する段階の間に、第１トレンチ側壁を定義するために第１側壁と隣接するボトム下部へと延長される第１トレンチと、第２トレンチ側壁を定義するために第２側壁と隣接するボトム下部へと延長される第２トレンチを形成する段階が遂行され、前記絶縁スペーサーを形成する段階は、第１側壁から前記第１トレンチ内の前記第１トレンチ側壁まで延長され、第２側壁から前記第２トレンチ内の第２トレンチ側壁まで延長される絶縁スペーサーを形成する段階を含むことを特徴とする集積回路装置の製造方法。
【請求項６】
　請求項５に記載の集積回路装置の製造方法において、
　第１及び第２トレンチを形成する段階は、前記導電性ラインをエッチングマスクにして前記絶縁層をオーバーエッチングして前記ボトムをアンダーカットする段階を含むことを特徴とする集積回路装置の製造方法。
【請求項７】
　集積回路基板と；
　前記集積回路基板上に形成された絶縁層と；
　前記絶縁層に形成されたコンタクトパッドと；
　前記絶縁層上に形成されて前記コンタクトパッドと連結される導電性ラインと；
　前記導電性ライン上に形成された導電性ラインスペーサーを含め、
　前記絶縁層は、前記導電性ラインのボトム表面を露出させるトレンチを備え、前記導電性ラインスペーサーは前記導電性ラインの側壁と前記トレンチの側壁上に延長されて前記導電性ラインの露出されたボトム表面を被覆することを特徴とする集積回路装置。
【請求項８】
　請求項７に記載の集積回路装置において、
　前記導電性ラインスペーサーは、前記絶縁層に対してエッチング選択性を具備する物質から成ることを特徴とする集積回路装置。
【請求項９】
　集積回路基板と；
　集積回路基板上に形成され前記基板を露出させる複数個の第１コンタクトを備える第１層間絶縁膜と；
　前記複数個の第１コンタクトと前記第１層間絶縁膜上に互いに離隔され形成される複数個の導電性ラインと；
　各導電性ラインの側壁にそれぞれ形成される複数個の導電性ラインスペーサーと；
　前記導電性ラインと前記第１層間絶縁膜上に形成される第２層間絶縁膜と；
　前記第１及び第２層間絶縁膜上に形成され、前記基板の一部分を露出させる第２コンタクトと；
　前記第２コンタクトに形成されるコンタクトパッドを含め、
　前記第１層間絶縁膜は、前記第１層間絶縁膜に隣接する導電性ラインのボトム表面を露出させる複数個のトレンチを含み、各導電性ラインスペーサーは前記導電性ラインの各側壁と、前記導電性ラインの側壁に隣接するトレンチの各側壁に形成されて前記導電性ラインの露出されたボトム表面を被覆することを特徴とする集積回路装置。
【請求項１０】
　請求項９に記載の集積回路装置において、
　前記導電性ラインスペーサーは、前記第１及び第２層間絶縁膜に対してエッチング選択性を具備する物質から成ることを特徴とする集積回路装置。
【請求項１１】
　請求項９に記載の集積回路装置において、
　前記第１層間絶縁膜のトレンチは、隣り合う導電性ライン間の距離より大きい幅を持ち、前記導電性ラインのボトム表面を露出させることを特徴とする集積回路装置。
【請求項１２】
　請求項９に記載の集積回路装置において、
　前記層間絶縁膜は、導電性ラインの幅より小さい幅を具備する部分を含み、前記部分は導電性ライン下部に位置して前記導電性ラインスペーサーによって被覆されることを特徴とする集積回路装置。
【請求項１３】
　請求項９に記載の集積回路装置において、
　前記導電性ラインは、前記第１層間絶縁膜に形成されたビットラインコンタクトパッドと、前記ビットラインコンタクトパッド上に形成された導電性物質層と、前記導電性物質層上に形成されたキャッピング層とを含むことを特徴とする集積回路装置。
【請求項１４】
　請求項９に記載の集積回路装置において、
　前記導電性ラインは、前記第１層間絶縁膜内に形成された導電性物質層と；前記導電性物質層上に形成されたキャッピング層を含むことを特徴とする集積回路装置。
【請求項１５】
　集積回路基板上に複数個の第１コンタクトホールを備える第１層間絶縁膜を形成する段階と；
　前記複数個の第１コンタクトホールと第１層間絶縁膜上に、互いに離隔される複数個の導電性ラインを形成する段階と；
　前記第１層間絶縁膜をエッチングして、前記導電性ラインのボトム表面を露出させる複数個のトレンチを前記第１層間絶縁膜に形成する段階と；
　前記導電性ラインの露出されたボトム表面と側壁を被覆する複数個のスペーサーを形成する段階と；
　基板上に第２層間絶縁膜を形成する段階と；
　第１及び第２層間絶縁膜をエッチングして、第２コンタクトホールを形成する段階と；
　前記第２コンタクトホールにコンタクトパッドを形成する段階を含むことを特徴とする集積回路装置の製造方法。
【請求項１６】
　請求項１５に記載の集積回路装置の製造方法において、
　前記スペーサーは、前記第１及び第２層間絶縁膜に対してエッチング選択性を具備する物質から成ることを特徴とする集積回路装置の製造方法。
【請求項１７】
　請求項１５に記載の集積回路装置の製造方法において、
　前記トレンチは、隣り合う導電性ライン間の第１層間絶縁膜をアンダーカットエッチングして形成されて、前記トレンチが隣り合う導電性ライン間の距離より大きい幅を持つように形成することを特徴とする集積回路装置の製造方法。
【請求項１８】
　請求項１５に記載の集積回路装置の製造方法において、
　前記第１層間絶縁膜は、導電性ラインの幅より小さい幅を持つ部分を含み、前記部分は導電性ライン下部に形成されて導電性ラインスペーサーによって被覆されることを特徴とする集積回路装置の製造方法。
【請求項１９】
　請求項１５に記載の集積回路装置の製造方法において、
　複数個の導電性ラインを形成する段階は、
　第１層間絶縁膜の第１コンタクトホール内にコンタクトパッドを形成する段階と；
　導電性物質層とキャッピング層を基板上に順に蒸着する段階と；
　前記導電性物質層とキャッピング層をエッチングしてキャッピング層を備えた導電性ラインを形成する段階を含むことを特徴とする集積回路装置の製造方法。
【請求項２０】
　請求項１５に記載の集積回路装置の製造方法において、
　複数個の導電性ラインを形成する段階は、導電性物質層とキャッピング層を第１層間絶縁膜と第１コンタクトホールに蒸着する段階と；
　前記導電性物質層とキャッピング層をエッチングしてギャッピグ層を備える導電性ラインを形成する段階を含むことを特徴とする集積回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は集積回路装置及びその製造方法に関するものであり、より具体的に説明すると導電性ラインを備えた集積回路装置及びその製造方法（Ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃｕｉｔｓ　ｉｎｃｌｕｄｉｎｇ　ｉｎｓｕｌａｔｉｎｇ　ｓｐａｃｅｒｓ　ｔｈａｔ　ｅｘｔｅｎｄ　ｂｅｎｅａｔｈ　ａ　ｃｏｎｄｕｃｔｉｖｅ　ｌｉｎｅ，　ａｎｄ　ｍｅｔｈｏｄｓ　ｏｆ　ｆａｂｒｉｃａｔｉｎｇ　ｔｈｅ　ｓａｍｅ）に関するものである。
【背景技術】
【０００２】
　集積回路装置はカストマー及びコマーシャルアプリケーション（ｃｕｓｔｏｍｅｒ　ａｎｄ　ｃｏｍｍｅｒｃｉａｌ　ａｐｐｌｉｃａｔｉｏｎｓ）に幅広く使用されている。集積回路装置が徐々に高集積化されることにより、導電性ライン配線間の絶縁信頼性が素子の信頼性に大きく影響を及ぼす。導電性ラインの例が集積回路メモリー装置のビットラインである。
【０００３】
　図１は、通常的なＣＯＢ（ｃａｐａｃｉｔｏｒ　ｏｖｅｒ　ｂｉｔｌｉｎｅ）構造を備える集積回路メモリー装置の平面図を図示したものである。図２Ａ，図２Ｂ，図２Ｃ，図２Ｄ、及び図２Ｅは、図１に図示された装置を製造する方法を説明するための装置の断面図であり、図１のＩＩ−ＩＩ線による断面図を図示したものである。図３Ａ、図３Ｂ、図３Ｃ、図３Ｄ、及び図３Ｅは、図１に図示された装置を製造する方法を説明するための装置の断面図であり、図１のＩＩＩ−ＩＩＩ線による断面図を図示したものである。図４は、図１のＩＶ−ＩＶ線による装置の断面構造を図示したものである。
【０００４】
　図２Ａ及び図３Ａを参照すると、アクティブ領域（１０１）とフィールド領域を備えた半導体基板（１００）のような集積回路基板が提供され、通常的なＳＴＩ（ｓｈａｌｌｏｗ　ｔｒｅｎｃｈ　ｉｓｏｌｔａｔｉｏｎ）工程を通じて基板（１００）のフィールド領域にＳＴＩ素子分離膜（１０５）を形成する。
【０００５】
　前記基板（１００）上にゲート（１１０）、第１層間絶縁膜（１２０）及びコンタクトパッド（１３０）を形成する。この時、図面上には図示されてないが、コンタクトパッド（１３０）は、前記アクティブ領域（１０１）に形成された所定の導電型を持つ不純物領域とコンタクト（１２５）を通じてそれぞれ連結される。
【０００６】
　前記ゲート（１１０）は、図４に図示されたようにゲート酸化膜（１１１）、ゲート電極物質層（１１３）、及びゲートキャッピング層（１１５）の積層構造を具備し、その側壁にスペーサー（１１７）が形成された構造を具備する。
【０００７】
　続いて、第１層間絶縁膜（１２０）上に第２層間絶縁膜（１４０）を蒸着した後、エッチングして前記コンタクトパッド（１３０）中、該当するコンタクトパッド、つまり後続工程で形成されるビットラインのような導電性ラインに連結されるコンタクトパッド（１３０）を露出させるコンタクトホール（１４５）を形成する。
【０００８】
　前記ビットラインコンタクトホール（１４５）を含んだ基板上にバリアー金属膜（１５１）とビットラインコンタクトパッド用金属膜（１５５）を順に蒸着した後、化学機械的研磨方法（ＣＭＰ）などを利用して前記バリアー金属膜（１５１）と金属膜（１５５）をエッチングしてビットラインコンタクトホール（１４５）にバリアー金属膜（１５１）と金属膜（１５５）で成り立っているビットラインコンタクトパッド（１５０）を形成する。
【０００９】
　図２Ｂ及び図３Ｂを参照すると、第２層間絶縁膜（１４０）上にバリアー金属膜（１６１）、ビットライン用導電性物質層（１６３）とビットラインキャッピング層（１６５）を順に積層した後、パターニングしてバリアー金属膜（１６１）、導電性物質層（１６３）とキャッピング層（１６５）を備えたビットライン（１６０）を形成する。前記ビットライン（１６０）は、ビットラインコンタクトホール（１４５）を通じてビットラインコンタクトパッド（１５０）と連結される。
【００１０】
　図２Ｃ及び図３Ｃを参照すると、ビットライン（１６０）と第２層間絶縁膜（１４０）上に絶縁膜で窒化膜を蒸着した後、エッチバックしてビットラインスペーサー（１７０）を形成する。つまり、前記ビットライン（１６０）の上部にキャッピング層（１６５）が形成され、ビットラインの側壁にスペーサー（１７０）が形成されるため、ビットライン（１６０）はその上側表面と側壁が絶縁物質により覆いかぶされて絶縁される。
【００１１】
　図２Ｄ及び図３Ｄを参照すると、前記ビットライン（１６０）と第２層間絶縁膜（１４０）上に第３層間絶縁膜（１８０）を形成する。前記第２及び第３層間絶縁膜（１４０）、（１８０）をエッチングして前記コンタクトパッド（１３０）中、該当するコンタクトパッド、つまり後続工程で形成されるキャパシターのストレージノードと連結されるコンタクトパッドを露出させるストレージノードコンタクトホール（１８５）を形成する。
【００１２】
　図２Ｅ及び図３Ｅを参照すると、前記ストレージノードコンタクトホール（１８５）が満たされるようにポリシリコン膜を第３層間絶縁膜（１８０）上に形成した後、ＣＭＰ方法などを利用してノードを分離させてストレージノードコンタクトパッド（１９０）を形成する。前記ストレージノードコンタクトパッド（１９０）は、前記ストレージノードコンタクトホール（１８５）を通じて前記コンタクトパッド（１３０）中、露出されたコンタクトパッドに連結される。図面上には、図示されてないが通常的なキャパシター形成工程を進行して前記ストレージノードコンタクトパッド（１９０）に連結されるキャパシターを形成して装置を製造する。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
　前記したように、ビットラインの側壁にビットラインスペーサーを形成してビットラインとストレージノードコンタクトパッドが絶縁されるように形成した。しかし、装置が高集積化されることによってビットラインスペーサーの幅が減少して、ビットラインと隣り合うストレージノードコンタクトパッド間の電気的絶縁信頼性を確保することが難しいという問題点があった。
【００１４】
　また、高性能装置を提供するために、ストレージノードコンタクトパッドのコンタクト抵抗を減少させなければならないが、コンタクト抵抗を減少させるためにはストレージノードコンタクトパッドのコンタクト面積を増加させなければならない。しかし、コンタクト面積が増加すると絶縁信頼性が低くなるため、絶縁信頼性の低下なしでストレージノードコンタクトパッドのコンタクト抵抗を減少させることが難しいという問題点があった。
【課題を解決するための手段】
【００１５】
　本発明の実施例は、集積回路基板と；前記集積回路基板上に形成された絶縁層と；前記絶縁層上に形成された導電性ラインとを備える集積回路装置を提供する。前記導電性ラインは、前記絶縁層に隣接するボトム（ｂｏｔｔｏｍ）と、前記絶縁層と離れたトップ（ｔｏｐ）と、そして前記ボトムとトップ間の第１及び第２側壁とを備える。前記絶縁スペーサーは、前記第１及び第２側壁に沿って延長され、前記導電性ラインと絶縁層間のボトムの少なくとも一部分に沿って延長される。前記導電性ラインの少なくとも一部分の下部に絶縁スペーサーを提供してスペーサーの幅が減少されても絶縁信頼性を改善することができ、そして／またはコンタクト領域を増加させることができる。
【００１６】
　本発明の他の実施例で、前記絶縁層は第１トレンチ側壁を定義するために前記第１側壁に隣接するボトム下部に延長される第１トレンチと、第２トレンチ側壁を定義するために前記第２側壁に隣接するボトム下部に延長される第２トレンチとを備える。この実施例で、前記絶縁スペーサーは第１側壁から第１トレンチ内の第１トレンチ側壁まで延長されると同時に第２側壁から第２トレンチ内の第２トレンチ側壁まで延長される。コンタクトパッドが前記導電性ラインから離れて、前記絶縁スペーサー上に提供される。
【００１７】
　本発明の他の実施例で、集積回路装置は集積回路基板と；前記集積回路基板上に形成されてコンタクトホールを備える絶縁層と；前記コンタクトホールに形成されたコンタクトパッドと；前記絶縁層上に形成されて前記コンタクトパッドと連結されるビットラインのような導電性ラインと；前記導電性ライン上に形成された導電性ラインスペーサーとを備える。前記絶縁層は前記導電性ラインのボトム表面を露出させるトレンチをさらに含み、前記導電性ラインスペーサーは、前記導電性ラインの側壁と前記トレンチの側壁上に形成されて前記導電性ラインの露出されたボトム表面を被覆する。
【００１８】
　本発明の他の実施例で、集積回路装置は基板上に形成され複数個の第１コンタクトホールを備える第１層間絶縁膜と；前記複数個の第１コンタクトホールと前記第１層間絶縁膜上に互いに離隔されて形成される複数個の導電性ラインと；各導電性ラインの側壁にそれぞれ形成される複数個の導電性ラインスペーサーとを含む。第２層間絶縁膜は前記導電性ラインと前記第１層間絶縁膜上に形成される。第２コンタクトホールは前記第１及び第２層間絶縁膜上に形成され、第２コンタクトパッドは前記第２コンタクトホールに形成される。前記第１層間絶縁膜は導電性ラインのボトム表面を露出させる複数個のトレンチを含み、前記導電性ラインスペーサーは、前記導電性ラインの各側壁と、前記導電性ラインの側壁に隣接するトレンチの各側壁に形成されて前記導電性ラインの露出されたボトム表面を被覆する。
【００１９】
　本発明の実施例による集積回路装置は、集積回路基板上の絶縁層上に導電性ラインを製造してから製造する。前記導電性ラインは前記絶縁層に隣接するボトム、前記絶縁層と離れたトップ、そして前記ボトム及びトップ間の第１及び第２側壁を備える。前記絶縁スペーサーは、前記第１及び第２側壁に沿って延長され、前記導電性ラインと絶縁層間のボトムの少なくとも一部分に沿って延長されるように形成される。
【００２０】
　実施例で、前記絶縁スペーサーを形成する前に、第１トレンチ側壁を定義するために第１側壁と隣接するボトム下部に延長される第１トレンチが絶縁層に形成される。第２トレンチ側壁を定義するために第２側壁と隣接するボトム下部に延長される第２トレンチが絶縁層に形成される。次に、前記絶縁スペーサーは、第１側壁から前記第１トレンチ内の前記第１トレンチ側壁まで延長され、第２側壁から前記第２トレンチ内の第２トレンチ側壁まで延長されるように形成される。この実施例で、第１及び第２トレンチは前記導電性ラインをエッチングマスクにして前記絶縁膜層をオーバーエッチングし前記ボトムをアンダーカットして形成する。
【００２１】
　本発明の他の実施例で、集積回路装置は複数個の第１導電性ラインコンタクトホールを備える第１層間絶縁膜を基板上に形成し、第１導電性ラインコンタクトホールと第１層間絶縁膜上に、互いに離隔される複数個の導電性ラインを形成して製造する。前記第１層間絶縁膜がエッチングされて前記導電性ラインのボトム表面を露出させる複数個のトレンチが形成される。複数個の導電性ラインスペーサーが導電性ラインの露出されたボトム表面と導電性ラインの側壁を被覆するように形成される。第２層間絶縁膜が基板上に形成される。第１及び第２層間絶縁膜がエッチングされて第２コンタクトホールが形成される。第２コンタクトパッドが第２コンタクトホール内に形成される。
【００２２】
　実施例で、第１及び第２層間絶縁膜は、ＴＯＳＺ酸化膜、高密度酸化膜、またはＢＰＳＧ膜で成り立つ。導電性ラインスペーサーは前記第１及び第２層間絶縁膜とエッチング選択比を持つ物質、例えば窒化膜及び／または酸化膜で成る。
【００２３】
　実施例で、前記第１層間絶縁膜内のトレンチは、隣り合う導電性ライン間の距離より大きい幅を持つように隣り合う導電性ライン間に形成され、導電性ラインのボトム表面を露出させる。第１層間絶縁膜は、導電性ラインの幅より小さい幅を持つ部分を具備し、前記部分は導電性ライン下部に形成されて導電性ラインスペーサーによって被覆される。
【発明の効果】
【００２４】
　前記したような本発明によると、ビットラインの側面だけでなく、ボトム表面を層間絶縁膜に対してエッチング選択性を具備するスペーサー物質で被覆するように形成することによって、ビットラインのボトムエッジ部分で発生される漏洩電流を減少させ、ビットラインとストレージノードコンタクト間の絶縁信頼性を向上させることができる。
【００２５】
　また、本発明はストレージノードコンタクト形成時、十分なエッチングマージンを確保することができ、ストレージノードコンタクトのコンタクト面積を増加させコンタクト抵抗を減少させると言うメリットがある。
【００２６】
　前記では、本発明の望ましい実施例を参照して説明したが、該当技術分野の熟練した当業者は、前記の特許請求の範囲に記載された本発明の思想及び領域から外れない範囲内で、本発明を多様に修正及び変更することができることを理解できるであろう。
【発明を実施するための最良の形態】
【００２７】
　以下、本発明の実施例を示す添付図面を参照して本発明を更に詳しく説明する。しかし、本発明は他の形態で実施されることもでき、ここの実施例に限定され構成されるのではない。却って、この実施例は開示が完璧でかつ完全となることを意図して提供したものであり、その分野の通常の知識をもつ者に対して本発明の範囲を十分に伝達するために提供するものである。図面で、層と領域の大きさ及び相対的な大きさは、明確性のために拡大された。さらに、ここで説明され、図示された実施例は、更に反対導電タイプの実施例を含む。同一な図面符号は、常に同一な要素として見なされる。
【００２８】
　層、領域、または基板のような要素（ｅｌｅｍｅｎｔ）が他の要素“上（ｏｎ）”にあることとして見なされる時、他の要素上に直接存在したり、または中間要素（ｉｎｔｅｒｖｅｎｉｎｇ　ｅｌｅｍｅｎｔ）が存在することもある。例えば、導電性ラインの表面のような要素の一部分が“外部（ｏｕｔｅｒ）”として見なされる場合に、要素の他の部分というよりは、集積回路の外部に近接なものである。また、“ｂｅｎｅａｔｈ”のような相対語（ｒｅｌａｔｉｖｅ　ｔｅｒｍ）は、ここで図面に図示された他の層に対する一つの層、または領域、または基板、またはベース層に対する領域との関係を説明するために使用される。このような用語は図面に図示されたオリエンテーション（ｏｒｉｅｎｔａｔｉｏｎ）以外に、装置の他のオリエンテーションを含む。最後に、用語“ｄｉｒｅｃｔｌｙ”は、他の中間要素がないことを意味する。
【００２９】
　本発明の実施例は、集積回路メモリー装置のビットラインとストレージノードの製造方法に関して説明されるが、本発明の実施例は導電性ライン、またはコンタクトが集積回路メモリー装置への使用可否に関係なく、集積回路基板上にどんな導電性ライン及び導電性コンタクトを製造するのに使用されることができる。
【００３０】
　図５Ａ、図５Ｂ、図５Ｃ、図５Ｄ、図５Ｅ、と図６Ａ、図６Ｂ、図６Ｃ、図６Ｄ、図６Ｅは、本発明の実施例による中間製造段階での集積回路装置の断面図を図示したものである。特に、図５Ａ、図５Ｂ、図５Ｃ、図５Ｄ、及び図５Ｅは、図１のＩＩ−ＩＩ線による断面に対応する断面図であり、図６Ａ、図６Ｂ、図６Ｃ、図６Ｄ、及び図６Ｅは、図１のＩＩＩ−ＩＩＩ線による断面に対応する断面図である。
【００３１】
　図５Ａ及び図６Ａを参照すると、アクティブ領域（３０１）とフィールド領域を備えた半導体基板（３００）のような集積回路基板が提供され、通常的なＳＴＩ（ｓｈａｌｌｏｗ　ｔｒｅｎｃｈ　ｉｓｏｌｔａｔｉｏｎ）工程を通じて基板（３００）のフィールド領域にＳＴＩ素子分離膜（３０５）を形成する。
【００３２】
　図面上に図示されてないが、前記基板（３００）上に複数個のゲートを形成する。前記ゲートは、互いに一定間隔離れて、同一な方向に平行に延長される。通常的なゲート構造が本発明の実施例で形成されることができる。
【００３３】
　第１層間絶縁膜（３２０）が基板（３００）上に形成され、複数個のコンタクトパッド（３３０）が第１層間絶縁膜（３２０）に形成される。図面上には図示されてないが、前記コンタクトパッド（３３０）は、前記基板（３００）のアクティブ領域（３０１）に形成された所定の導電形を持つ不純物領域とそれぞれコンタクト（３２５）を通じて連結される。
【００３４】
　続いて、第２層間絶縁膜（３４０）を第１層間絶縁膜（３２０）上に形成した後、選択的にエッチングして、前記コンタクトパッド（３３０）中、該当するコンタクトパッドをそれぞれ露出させるビットラインコンタクトホール（３４５）のような複数個の第１コンタクトホールを形成する。コンタクトパッド（３３０）中、該当するコンタクトパッドは後続工程でビットラインのような導電性ラインに連結される。
【００３５】
　バリアー金属膜（３５１）と金属膜（３５５）を前記ビットラインコンタクトホール（３４５）が満たされるように基板上に順に形成した後、化学機械的研磨方法（ＣＭＰ）を利用して前記バリアー金属膜（３５１）と金属膜（３５５）をエッチングして第２層間絶縁膜（３４０）のビットラインコンタクトホール（３４５）にビットラインコンタクトパッド（３５０）のような複数個の第１コンタクトパッドをそれぞれ形成する。前記ビットラインコンタクトパッド（３５０）はバリアー金属膜（３５１）と金属膜（３５５）で成り立つ。
【００３６】
　実施例で、バリアー金属膜（３５１）が省略することもできる。故に、ビットラインコンタクトパッド（３５０）が金属膜（３５５）から成ってもよい。バリアー金属膜（３５１）には、Ｔｉ／ＴｉＮ膜が使用され、金属膜（３５５）にはタングステン（Ｗ）膜が使用できる。
【００３７】
　図５Ｂ及び図６Ｂを参照すると、第２層間絶縁膜（３４０）上にバリアー金属膜（３６１）、導電性物質層（３６３）とビットラインキャッピング層（３６５）を順に形成した後、パターニングしてバリアー金属膜（３６１）、導電性物質層（３６３）とキャッピング層（３６５）を含むビットライン（３６０）のような複数個の導電性ラインを形成する。前記ビットライン（３６０）は、前記ゲート（３１０）と垂直な方向に延長されて、ビットラインコンタクトホール（３４５）を通じてビットラインコンタクトパッド（３５０）とそれぞれ連結される。
【００３８】
　図５Ｂに図示されたように、各ビットライン（３６０）は、前記第２層間絶縁膜（３４０）に隣接するボトム（３６０ａ）、第２層間絶縁膜（３４０）と離れたトップ（３６０ｂ）、ボトム（３６０ａ）とトップ（３６０ｂ）間に第１及び第２側壁（３６０ｃ、３６０ｄ）を備える。
【００３９】
　実施例で、ビットラインコンタクトパッド（３５０）を形成するステップを省略することもできる。この時、導電性物質層（３６３）とキャッピング層（３６５）がビットラインコンタクトホール（３４５）と第２層間絶縁膜（３４０）上に形成された後、パターニングされて、導電性物質層（３６３）とキャッピング層（３６５）で成り立ったビットライン（３６０）を形成する。前記バリアー膜（３６１）には、Ｔｉ／ＴｉＮ膜が使用され、導電性物質層（３６３）には、タングステン（Ｗ）膜が使用されて、キャッピング層には窒化膜が使用されることができる。
【００４０】
　図５Ｂ及び図６Ｂを参照すると、前記ビットライン（３６０）間の露出された第２層間絶縁膜（３００）の一部分を前記ビットライン（３６０）をエッチングマスクにして乾式エッチング工程及び／または湿式エッチング工程を通じてエッチングして複数個のトレンチ（３４６）を第２層間絶縁膜（３４０）に形成する。前記エッチング工程の間、ビットライン（３６０）下部の第２層間絶縁膜（３４０）の一部分がアンダーカットされて、前記ビットライン（３６０）のボトム表面（３６０ａ）の一部分が露出されるようにビットライン方向に長く延長されるトレンチ（３４６）を形成する。即ち、前記トレンチ（３４６）は、隣り合うビットライン（３６０）間の距離（Ｓ１）より大きい幅（Ｗ１）を具備し、第２層間絶縁膜（３４０）は、ビットライン（３６０）下部に存在し、ビットライン（３６０）の幅（Ｗ２）より小さい幅（Ｗ３）を具備する部分を備える。つまり、第２層間絶縁膜（３４０）は、第１トレンチ側壁（３４６ｃ）を定義するために第１側壁（３６０ｃ）に隣接するボトム（３６０ａ）下部に延長される第１トレンチ（３４６ａ）と、第２トレンチ側壁（３４６ｄ）を定義するために第２側壁に隣接するボトム（３６０ａ）下部に延長される第２トレンチ（３４６ｂ）を備える。
【００４１】
　図５Ｃ及び図６Ｃを参照すると、ビットライン（３６０）を含んだ第２層間絶縁膜（３４０）上に絶縁膜を形成した後、前記絶縁膜をエッチバックしてビットライン（３６０）の側壁にビットラインスペーサー（３７０）を形成する。前記ビットラインスペーサー（３７０）は、前記第２層間絶縁膜（３４０）と第３層間絶縁膜（３８０）とに対してエッチング選択性を具備する物質として、窒化膜が使用される。前記ビットラインスペーサー（３７０）で、前記第２及び第３層間絶縁膜（３４０）、（３８０）に対してエッチング選択性を具備する酸化膜を使用することもできる。前記ビットラインスペーサー（３７０）は、ビットライン（３６０）の側壁（３６０ｃ、３６０ｄ）だけではなく、第２層間絶縁膜（３４０）のトレンチ（３４６ａ、３４６ｂ）の側壁（３４６ｃ、３４６ｄ）にも形成されてビットライン（３６０）のボトム（３６０ａ）の露出された一部分を被覆するように形成される。つまり、前記絶縁スペーサー（３７０）は、第１側壁（３６０ｃ）から第１トレンチ（３４６ａ）内の第１トレンチ側壁（３４６ｃ）まで延長され、また第２側壁（３６０ｄ）から第２トレンチ（３４６ｂ）内の第２トレンチ側壁（３４６ｄ）まで延長される。すなわち、絶縁スペーサー（３７０）は、第１及び第２側壁（３６０ｃ、３６０ｄ）に沿って延長され、導電性ライン（３６０）と絶縁層（３４０）間のボトム（３６０ａ）の少なくとも一部分を沿って延長される。
【００４２】
　従って、実施例で、窒化膜でできているキャッピング層（３６５）がビットライン（３６０）の上部表面に形成され、ビットラインスペーサー（３７０）がビットライン（３６０）の側壁及びボトム表面上に形成されて、各ビットライン（３６０）が絶縁物質によって包まれるため、ビットライン（３６０）のボトムエッジ部分での漏洩電流を減少、または防ぐことができる。
【００４３】
　図５Ｄ及び図６Ｄを参照すると、前記ビットライン（３６０）と第２層間絶縁膜（３４０）上に第３層間絶縁膜（３８０）を形成する。前記第２及び第３層間絶縁膜（３４０）、（３８０）をエッチングして前記コンタクトパッド（３３０）中、該当するコンタクトパッド、つまり実施例の後続工程で形成されるキャパシターのストレージノードと連結されるコンタクトパッドを露出させるストレージノードコンタクトホール（３８５）のような第２コンタクトホールを形成する。前記第１、第２、及び第３層間絶縁膜（３２０）、（３４０）、（３８０）にはＴＯＳＺ酸化膜（Ｃｌａｒｉａｎｔ　Ｃｏｒｐｏｒｔａｔｉｏｎにより販売されるｏｌｉｇｏｍｅｒ　ｐｏｌｙｓｉｌｉｚａｎｅを利用して形成される酸化膜）、ＢＰＳＧ（Ｂｏｒｏｎ　Ｐｈｏｓｐｈｏｒｏｕｓ　Ｓｉｌｉｃａｔｅ　Ｇｌａｓｓ）膜、ＨＤＰ（ｈｉｇｈ　ｄｅｎｓｉｔｙ　ｐｌａｓｍａ）酸化膜が使用される。また、第１、第２、及び第３層間絶縁膜（３２０）、（３４０）、（３８０）は、前記で述べた酸化膜以外に他の酸化膜系列の絶縁膜が使用されることもできる。
【００４４】
　本発明の実施例では、ビットライン（３６０）のボトム表面（３６０ａ）が第２及び第３層間絶縁膜（３４０）、（３８０）に対してエッチング選択性を具備する物質から成るビットライン絶縁スペーサーにより被覆されているため、ストレージノードコンタクトホール（３８５）を形成するための第２及び第３層間絶縁膜（３４０）、（３８０）のエッチング時、エッチングマージンを十分に確保できる。つまり、ビットライン（３６０）のボトム表面（３６０ａ）を被覆するビットラインスペーサー（３７０）の一部分が露出されるようにストレージノードコンタクトホール（３８５）を形成することによって、ストレージノードコンタクトホール（３８５）のコンタクト面積を増加させる。故に、ストレージノードコンタクトパッドとビットライン間の絶縁信頼性を増加させながらストレージノードコンタクトを形成するためのエッチングマージンを十分に確保でき、またコンタクト抵抗を減少させることができる。
【００４５】
　図５Ｅ及び図６Ｅを参照すると、ポリシリコン膜を図５Ｄ及び図６Ｄの基板上に形成した後、ノードが互いに分離されるようにＣＭＰしてストレージノードコンタクトパッド（３９０）を形成する。前記ストレージノードコンタクトパッド（３９０）は、前記ストレージノードコンタクトホール（３８５）を通じて前記コンタクトパッド（３３０）に連結される。
【００４６】
　図面上には図示されてないが、ＤＲＡＭ用誘電膜と上部プレートを前記ストレージノードコンタクトパッド（３９０）上に形成してキャパシターを製造する。
【００４７】
　本発明の他の実施例によると、導電性ライン（３６０）のボトム表面（３６０ａ）及び側壁（３６０ｃ、３６０ｄ）が層間絶縁膜に対してエッチング選択性を具備する物質で成る導電性ラインスペーサーにより被覆され、ビットラインのボトムエッジから漏洩電流を減少または防ぐことができ、ビットラインとストレージノードコンタクトパッド間の絶縁特性を改善することができる。さらに、本発明の実施例は、ストレージノードコンタクトパッドを形成するためのエッチングマージンを提供できるだけでなく、ビットラインとストレージノードコンタクトパッド間の絶縁信頼性を提供でき、またストレージノードコンタクトのコンタクト領域を増加させコンタクト抵抗を減少させることができる。
【図面の簡単な説明】
【００４８】
【図１】ＣＯＢ構造を具備し、導電性ラインを備える通常的な集積回路装置を示した平面図である。
【図２Ａ】図１のＩＩ−ＩＩ線による集積回路装置を製造するための通常的な方法を示した断面図である。
【図２Ｂ】図１のＩＩ−ＩＩ線による集積回路装置を製造するための通常的な方法を示した断面図である。
【図２Ｃ】図１のＩＩ−ＩＩ線による集積回路装置を製造するための通常的な方法を示した断面図である。
【図２Ｄ】図１のＩＩ−ＩＩ線による集積回路装置を製造するための通常的な方法を示した断面図である。
【図２Ｅ】図１のＩＩ−ＩＩ線による集積回路装置を製造するための通常的な方法を示した断面図である。
【図３Ａ】図１のＩＩＩ−ＩＩＩ線による集積回路装置を製造するための通常的な方法を示した断面図である。
【図３Ｂ】図１のＩＩＩ−ＩＩＩ線による集積回路装置を製造するための通常的な方法を示した断面図である。
【図３Ｃ】図１のＩＩＩ−ＩＩＩ線による集積回路装置を製造するための通常的な方法を示した断面図である。
【図３Ｄ】図１のＩＩＩ−ＩＩＩ線による集積回路装置を製造するための通常的な方法を示した断面図である。
【図３Ｅ】図１のＩＩＩ−ＩＩＩ線による集積回路装置を製造するための通常的な方法を示した断面図である。
【図４】図１のＩＶ−ＩＶ線による通常的な集積回路装置を示した断面図である。
【図５Ａ】本発明の実施例による集積回路装置の導電性ラインを形成する方法の中間製造段階間の集積回路装置を示した断面図である。
【図５Ｂ】本発明の実施例による集積回路装置の導電性ラインを形成する方法の中間製造段階間の集積回路装置を示した断面図である。
【図５Ｃ】本発明の実施例による集積回路装置の導電性ラインを形成する方法の中間製造段階間の集積回路装置を示した断面図である。
【図５Ｄ】本発明の実施例による集積回路装置の導電性ラインを形成する方法の中間製造段階間の集積回路装置を示した断面図である。
【図５Ｅ】本発明の実施例による集積回路装置の導電性ラインを形成する方法の中間製造段階間の集積回路装置を示した断面図である。
【図６Ａ】本発明の実施例による集積回路装置の導電性ラインを形成する方法の中間製造段階間の集積回路装置を示した断面図である。
【図６Ｂ】本発明の実施例による集積回路装置の導電性ラインを形成する方法の中間製造段階間の集積回路装置を示した断面図である。
【図６Ｃ】本発明の実施例による集積回路装置の導電性ラインを形成する方法の中間製造段階間の集積回路装置を示した断面図である。
【図６Ｄ】本発明の実施例による集積回路装置の導電性ラインを形成する方法の中間製造段階間の集積回路装置を示した断面図である。
【図６Ｅ】本発明の実施例による集積回路装置の導電性ラインを形成する方法の中間製造段階間の集積回路装置を示した断面図である。
【符号の説明】
【００４９】
　３００　半導体基板
　３０５　素子分離膜
　３１０　ゲート
　３２０，３４０，３８０　層間絶縁膜
　３３０，３５０，３９０　コンタクトパッド
　３６０　ビットライン
　３７０　ビットラインスペーサー
　３８５　ストレージノードコンタクト
【図１】
2004072109.tif 000003
【図２Ａ】
2004072109.tif 000004
【図２Ｂ】
2004072109.tif 000005
【図２Ｃ】
2004072109.tif 000006
【図２Ｄ】
2004072109.tif 000007
【図２Ｅ】
2004072109.tif 000008
【図３Ａ】
2004072109.tif 000009
【図３Ｂ】
2004072109.tif 000010
【図３Ｃ】
2004072109.tif 000011
【図３Ｄ】
2004072109.tif 000012
【図３Ｅ】
2004072109.tif 000013
【図４】
2004072109.tif 000014
【図５Ａ】
2004072109.tif 000015
【図５Ｂ】
2004072109.tif 000016
【図５Ｃ】
2004072109.tif 000017
【図５Ｄ】
2004072109.tif 000018
【図５Ｅ】
2004072109.tif 000019
【図６Ａ】
2004072109.tif 000020
【図６Ｂ】
2004072109.tif 000021
【図６Ｃ】
2004072109.tif 000022
【図６Ｄ】
2004072109.tif 000023
【図６Ｅ】
2004072109.tif 000024