(57)【要約】【課題】直流電源の電源制御用のトランジスタの安定化目標電圧を下方修正できるようにすると共に、負荷が大きく変動した場合であっても、整流後の入力側リップル分が出力電圧に含まれないようにする。【解決手段】直流電源に接続される電源制御用のトランジスタＴ０と、このトランジスタＴ０の入力側電圧を検出すると共に安定化目標電圧を設定する目標電圧設定回路１２と、トランジスタＴ０の出力側の検出電圧と安定化目標電圧との差を検出する誤差増幅回路１３と、この回路１３から得られる誤差増幅電圧に基づいてトランジスタＴ０を制御しこの出力トランジスタを駆動する駆動回路１４とを備え、トランジスタＴ０の入力側電圧とその出力側電圧の差が、当該トランジスタ固有の非飽和限界電圧以下とならないように、トランジスタＴ０の入力側電圧に対応して安定化目標電圧を自動可変設定するものである。【選択図】　　　　図１
2004062625.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の出力電圧を制御する装置であって、
直流電源に接続される電源制御用のトランジスタと、
前記トランジスタの入力側電圧を検出すると共に安定化目標電圧を設定する目標電圧設定回路と、
前記トランジスタの出力側の電圧を検出して得た検出電圧と前記目標電圧設定回路により設定された安定化目標電圧との差を増幅して誤差増幅電圧を出力する誤差増幅回路と、
前記誤差増幅回路から得られる誤差増幅電圧に基づいて前記トランジスタを制御し出力電圧を安定化する駆動回路とを備え、
前記目標電圧設定回路は、
前記トランジスタを増幅素子として機能可能な動作電圧と前記トランジスタがスイッチング素子として機能する動作電圧との境界の電圧を非飽和限界電圧としたとき、
前記トランジスタの入力側電圧とその出力側電圧の差が当該トランジスタの非飽和限界電圧以下とならないように、前記トランジスタの入力側電圧に対応して安定化目標電圧を自動可変設定することを特徴とする電源制御装置。
【請求項２】
前記トランジスタには、
前記非飽和限界電圧が０．７Ｖ以下のｎ型又はｐ型の電界効果型のトランジスタが使用されることを特徴とする請求項１に記載の電源制御装置。
【請求項３】
オーディオ信号をＰＷＭ変調したパルス信号に基づいて通電制御をするスイッチング手段と、
前記スイッチング手段に供給される直流電源を出力制御する電源制御装置とを備え、
前記電源制御装置は、
前記直流電源に接続される電源制御用のトランジスタと、
前記トランジスタの入力側電圧を検出すると共に安定化目標電圧を設定する目標電圧設定回路と、
前記トランジスタの出力側の電圧を検出して得た検出電圧と前記目標電圧設定回路により設定された安定化目標電圧との差を増幅して誤差増幅電圧を出力する誤差増幅回路と、
前記誤差増幅回路から得られる誤差増幅電圧に基づいて前記トランジスタを制御し出力電圧を安定化する駆動回路とを有し、
前記目標電圧設定回路は、
前記トランジスタを増幅素子として機能可能な動作電圧と前記トランジスタがスイッチング素子として機能する動作電圧との境界の電圧を非飽和限界電圧としたとき、
前記トランジスタの入力側電圧とその出力側電圧の差が、当該トランジスタ固有の非飽和限界電圧以下とならないように、前記トランジスタの入力側電圧に対応して安定化目標電圧を自動可変設定することを特徴とするデジタルアンプ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）変調回路を有したＭＯＳＦＥＴスイッチング回路の電源回路に適用して好適な電源制御装置及びこれを応用したディジタルアンプに関する。
【０００２】
詳しくは、直流電源の出力電圧を制御する場合に、電源制御用のトランジスタの入力側の電圧を検出すると共に安定化目標電圧を設定する目標電圧設定回路を備え、当該トランジスタの入力側電圧とその出力側電圧の差がこのトランジスタ固有の非飽和限界電圧以下とならないようにトランジスタの入力側電圧に対応して安定化目標電圧を自動可変設定し、このトランジスタの入力側電圧がその出力側電圧よりも下がるような状態が生じたとき、安定化目標電圧を下方修正できるようにすると共に、負荷が大きく変動した場合であっても、整流後の入力側リップル分が出力電圧に含まれないようにしたものである。
【０００３】
【従来の技術】
近年、オーディオ技術分野において、ＰＷＭ変調回路を有したディジタルアンプを使用する場合が多くなってきた。この種のディジタルアンプによれば、アナログオーディオ信号をアナログ・ディジタル変換してデジタルオーディオデータとし、このデータをパルス幅変調（ＰＷＭ）し、所望デューティ比のパルス信号を得てＨブリッジドライバと呼ばれるＭＯＳＦＥＴスイッチング回路で通電制御することにより、オーディオ波形を再生拡大出力するものである。
【０００４】
図５は従来例に係るディジタルアンプ１０の構成例を示すブロック図である。図５に示すディジタルアンプ１０によれば、直流電源１１、電源制御装置１０１及びＨブリッジドライバ１８を備えている。電源制御装置１０１は電源制御用のトランジスタＴ０、目標電圧設定回路１２’、誤差増幅回路１３’及び駆動回路１４から構成される。
【０００５】
この電源制御装置１０１でトランジスタＴ０のドレインは直流電源１１の例えばＤＣ３０Ｖ出力端子に接続され、ソースフォロアを構成する。電源制御装置１０１には目標電圧設定回路１２’が設けられ、ツェナーダイオードＤＺ及び抵抗Ｒ４を備えている。ツェナーダイオードＤＺのアノードは接地線ＧＮＤに接続されている。ツェナーダイオードＤＺのカソードは抵抗Ｒ４の一端に接続されている。ツェナーダイオードＤＺのツェナー電圧Ｖｚｄは例えば、Ｖｚｄ＝２７Ｖ程度のものが使用される。
【０００６】
また、トランジスタＴ０のソースと接地線ＧＮＤとの間には誤差増幅回路１３’が接続されている。誤差増幅回路１３’はｎｐｎ型のバイポーラトランジスタ（以下で単にトランジスタという）Ｑ１，Ｑ２、抵抗Ｒ５及びＲ６を有している。トランジスタＱ１のコレクタはトランジスタＴ０のソースに接続される。Ｑ１のベースには上述したツェナーダイオードＤＺのカソードが接続されている。Ｑ１のエミッタはトランジスタＱ２のエミッタに接続されると共に抵抗Ｒ５の一端に接続され、その抵抗Ｒ５の他端は接地線ＧＮＤに接続される。
【０００７】
トランジスタＱ２のベースには抵抗Ｒ６の一端が接続されると共に、この抵抗Ｒ６の他端がトランジスタＴ０のソースに接続されている。このトランジスタＱ２のベースには検出電圧Ｖｄが供給され、Ｑ２のコレクタにはツェナー電圧Ｖｚｄと、出力電圧Ｖｏｕｔを抵抗Ｒ６で検出した検出電圧Ｖｄの差を増幅した誤差増幅電圧Ｖεが出力される。
【０００８】
また、トランジスタＴ０のゲートと接地線ＧＮＤとの間には駆動回路１４が接続され、誤差増幅回路１３から得られた誤差増幅電圧Ｖεに基づいてトランジスタＴ０をゲート制御し出力電圧Ｖｏｕｔを安定化するようになされる。駆動回路１４はｐｎｐ型のバイポーラトランジスタ（以下で単にトランジスタという）Ｑ３、抵抗Ｒ７〜Ｒ９及び静電容量Ｃ６を有している。
【０００９】
Ｑ３のコレクタは接地線ＧＮＤに接続され、そのエミッタは静電容量Ｃ６と抵抗Ｒ７の接続点及び抵抗Ｒ８とＲ９の各々一端に接続されている。トランジスタＱ３のベースは抵抗Ｒ７の一端及び誤差増幅回路１３’のトランジスタＱ２のコレクタに接続される。トランジスタＱ３のベースには誤差増幅電圧Ｖεが供給される。静電容量Ｃ６の他端はトランジスタＱ２のベース及び抵抗Ｒ６の一端に接続されている。抵抗Ｒ８の他端は例えばＤＣ６０Ｖ出力端子に接続されている。
この出力端子には抵抗Ｒ４の一端が接続され、その他端にはツェナーダイオードＤＺが接続されている。抵抗Ｒ９の他端はトランジスタＴ０のゲートに接続されている。
【００１０】
なお、トランジスタＴ０のソースは出力端子（＋）に至る。接地線ＧＮＤは出力端子（−）に至る。出力端子（＋）及び出力端子（−）間には電解コンデンサＣ７及びＨブリッジドライバ１８が接続されており、出力電圧Ｖｏｕｔを充電供給するようになされる。
【００１１】
Ｈブリッジドライバ１８では、予め前段で信号処理されたアナログオーディオ信号に係る所望デューティ比のパルス信号Ｐｉｎを入力し、図示しないＭＯＳＦＥＴスイッチング回路でパルス信号Ｐｉｎに基づいて通電制御することにより、オーディオ波形を再生しスピーカ１６で拡大出力するようになされる。
【００１２】
図６Ａ及びＢはトランジスタＴ０における入出力波形例及びアンプ出力波形例を示す図である。図６Ａ及びＢにおいて縦軸は電圧であり、横軸は時間ｔである。図６Ａに示す入力電圧Ｖｉｎはデジタルアンプ１０におけるトランジスタＴ０の入力側の波形である。入力電圧ＶｉｎはＨブリッジドライバ１８へ流入する負荷電流によって変動する。図６Ａにおいて波線で示したツェナー電圧Ｖｚｄは２７Ｖ一定である。出力電圧ＶｏｕｔはトランジスタＴ０の出力側の電位を示している。
【００１３】
図６ＢはＨブリッジドライバ１８のＭＯＳＦＥＴスイッチング回路における増幅出力波形である。デューティ比が大きいパルス信号Ｐｉｎは振幅が大きくなる波形を再現する。デューティ比が小さいパルス信号Ｐｉｎほど振幅が小さくなる波形を再現するようになされる。デューティ比が大きいパルス信号Ｐｉｎを通電制御するときに、Ｈブリッジドライバ１８へ流入する負荷電流が多くなり、トランジスタＴ０の入力電圧Ｖｉｎが変動し、この例でツェナー電圧Ｖｚｄを下回る場合に、図６Ａに示す区間ａｂにおいて、入力電圧Ｖｉｎの変動と共に出力電圧Ｖｏｕｔも変動するようになる。
【００１４】
【発明が解決しようとする課題】
ところで、従来方式のディジタルアンプ１０によれば、Ｈブリッジドライバ１８の負荷変動による出力（電源）電圧ＶＯＵＴの変動がそのままオーディオ拡大再生波形の歪みとして現れる（ノン−ＮＦＢ：Ｎｏｎ−Ｎｅｇａｔｉｖｅ　Ｆｅｅｄ　Ｂａｃｋ；無帰還）ので、以下のような問題が生じる。
【００１５】
▲１▼　電源制御装置１０１の電源制御用のトランジスタＴ０の入力側電圧がその出力側電圧よりも下がるような場合に、図５に示したツェナー電圧Ｖｚｄが誤差増幅回路１３’のトランジスタＱ１に対して一定に設定されているので、入力（ドレイン）側のリップル成分がオーディオ拡大再生波形に混在し音質を低下させる要因となってしまう。つまり、ツェナー電圧ＶｚｄをトランジスタＱ１に直接設定する方法は、安定化目標電圧に対する出力電圧ＶＯＵＴの追従性に欠けている。
【００１６】
因みにこの問題を解決するために、ディジタルアンプ用の電源回路としてスイッチングレギュレータ方式の電源回路によって対処する方法が考えられるが、スイッチングレギュレータ方式はコストが高く、周囲への電磁波輻射、音質低下等の問題が依然として残ってしまう。
【００１７】
▲２▼　また、負荷変動による入力電圧Ｖｉｎが安定化目標電圧以下とならないように、予め入力電圧Ｖｉｎそのものを高めに設定する方法が実施されているが、この方法はトランジスタＴ０のソース・ドレイン間に無駄な電圧降下が生じ、大きな発熱の原因となる。
【００１８】
そこで、この発明はこのような従来の課題を解決したものであって、直流電源の電源制御用のトランジスタの入力側電圧がその出力側電圧よりも下がるような場合に、安定化目標電圧を下方修正できるようにすると共に、負荷が大きく変動した場合であっても、整流後の入力側リップル分が出力電圧に含まれないようにした電源制御装置及びディジタルアンプを提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る電源制御装置は直流電源の出力電圧を制御する装置であって、直流電源に接続される電源制御用のトランジスタと、このトランジスタの入力側電圧を検出すると共に安定化目標電圧を設定する目標電圧設定回路と、トランジスタの出力側の電圧を検出して得た検出電圧と目標電圧設定回路により設定された安定化目標電圧との差を増幅して誤差増幅電圧を出力する誤差増幅回路と、この誤差増幅回路から得られる誤差増幅電圧に基づいてトランジスタを制御し出力電圧を安定化する駆動回路とを備え、目標電圧設定回路はトランジスタを増幅素子として機能可能な動作電圧とこのトランジスタがスイッチング素子として機能する動作電圧との境界の電圧を非飽和限界電圧としたとき、このトランジスタの入力側電圧とその出力側電圧の差が、当該トランジスタの非飽和限界電圧以下とならないように、トランジスタの入力側電圧に対応して安定化目標電圧を自動可変設定することを特徴とするものである。
【００２０】
本発明に係る電源制御装置によれば、直流電源の出力電圧を制御する場合に、電源制御用のトランジスタが直流電源に接続され、目標電圧設定回路によってトランジスタの入力側電圧が検出されると共に安定化目標電圧が誤差増幅回路に設定される。誤差増幅回路ではトランジスタの出力側の電圧が検出され、ここで得た検出電圧と目標電圧設定回路により設定された安定化目標電圧との差を増幅して得た誤差増幅電圧が駆動回路に出力される。駆動回路では誤差増幅回路から得られた誤差増幅電圧に基づいてトランジスタを制御し出力電圧を安定化するようになされる。
【００２１】
これを前提にして目標電圧設定回路では当該トランジスタの入力側電圧とその出力側電圧の差が当該トランジスタ固有の非飽和限界電圧以下とならないように、このトランジスタの入力側電圧に対応して安定化目標電圧を自動可変設定するものである。
【００２２】
従って、電源制御用のトランジスタの入力側電圧が、その出力側電圧よりも下がるような場合に、安定化目標電圧を減ずるように下方修正することができる。
これにより、負荷が大きく変動した場合であっても、整流後の入力側リップル分が出力電圧に含まれないので、従来方式の電源制御装置に比べて出力電圧の歪みを無くすことができる。従って、予め入力電圧そのものを高めに設定する方法を採らなくても済むので、低発熱性、電源変動適応超低インピーダンス電源回路を提供することができ、当該装置をディジタルアンプの電源装置として十分応用することができる。
【００２３】
本発明に係るディジタルアップはオーディオ信号をＰＷＭ変調したパルス信号に基づいて通電制御をするスイッチング手段と、このスイッチング手段に供給される直流電源を出力制御する電源制御装置とを備え、この電源制御装置は直流電源に接続される電源制御用のトランジスタと、このトランジスタの入力側電圧を検出すると共に安定化目標電圧を設定する目標電圧設定回路と、トランジスタの出力側の電圧を検出して得た検出電圧と目標電圧設定回路により設定された安定化目標電圧との差を増幅して誤差増幅電圧を出力する誤差増幅回路と、この誤差増幅回路から得られる誤差増幅電圧に基づいてトランジスタを制御し出力電圧を安定化する駆動回路とを有し、この目標電圧設定回路はトランジスタを増幅素子として機能可能な動作電圧とこのトランジスタがスイッチング素子として機能する動作電圧との境界の電圧を非飽和限界電圧としたとき、このトランジスタの入力側電圧とその出力側電圧の差が、当該トランジスタ固有の非飽和限界電圧以下とならないように、当該トランジスタの入力側電圧に対応して安定化目標電圧を自動可変設定することを特徴とするものである。
【００２４】
本発明に係るディジタルアンプによれば、本発明に係る電源制御装置が応用されるので、電源制御用のトランジスタの入力側電圧が、その出力側電圧よりも下がるような場合に、安定化目標電圧を減ずるように下方修正することができる。これにより、負荷が大きく変動した場合であっても、整流後の入力側リップル分が出力電圧に含まれないので、従来方式のディジタルアンプに比べて音質の歪みを無くすことができる。
【００２５】
【発明の実施の形態】
以下、図面を参照しながら、この発明の実施形態に係る電源制御装置及びディジタルアンプについて詳しく説明する。
（１）実施形態
図１は本発明の実施形態としての電源制御装置１００の構成例を示すブロック図である。
この実施形態では直流電源を出力制御する場合に、電源制御用のトランジスタの入力側電圧を検出すると共に安定化目標電圧を設定する目標電圧設定回路を備え、当該トランジスタの入力側電圧とその出力側電圧の差がこのトランジスタ固有の非飽和限界電圧以下とならないようにトランジスタの入力側電圧に対応して安定化目標電圧を自動可変設定し、このトランジスタの入力側電圧がその出力側電圧よりも下がるような状態が生じたとき、安定化目標電圧を下方修正できるようにすると共に、負荷が大きく変動した場合であっても、整流後の入力側リップル分が出力電圧に含まれないようにしたものである。
【００２６】
図１に示す電源制御装置１００は直流電源の出力電圧を制御する装置である。
この装置１００はＰＷＭ変調回路を有したディジタルアンプの電源回路に適用することができる。電源制御装置１００は電源制御用のトランジスタＴ０、目標電圧設定回路１２、誤差増幅回路１３及び駆動回路１４を有している。
【００２７】
このトランジスタＴ０は図示しない直流電源に接続して使用される。このトランジスタＴ０にはｎ型又はｐ型の電界効果型のトランジスタが使用される。トランジスタＴ０のドレインと接地線ＧＮＤとの間には目標電圧設定回路１２が接続されており、このトランジスタＴ０の入力側電圧（ドレイン電位）Ｖｉｎを検出すると共に安定化目標電圧Ｖｃを設定するようになされる。この電源制御装置１００では例えば、安定化目標電圧Ｖｃを誤差増幅回路１３に入力するようになされる。
【００２８】
この目標電圧設定回路１２ではトランジスタＴ０の入力側電圧Ｖｉｎとその出力側電圧（ソース電位）Ｖｏｕｔが当該トランジスタ固有の非飽和限界電圧Ｖｓｄ以下とならないように、トランジスタＴ０の入力側電圧Ｖｉｎに対応して安定化目標電圧Ｖｃを自動可変設定するようになされる。ここで非飽和限界電圧ＶｓｄとはトランジスタＴ０を増幅素子として機能可能な動作電圧と、このトランジスタＴ０がスイッチング素子として機能する動作電圧との境界の電圧をいう。このトランジスタ固有の非飽和限界電圧は例えば、Ｖｓｄ＝０．７Ｖ以下であり、トランジスタＴ０がオンしてしまわないリニアな電圧である。
【００２９】
また、トランジスタＴ０のソースと接地線ＧＮＤとの間には誤差増幅回路１３が接続されており、このトランジスタＴ０のソース電位（＝出力側電圧Ｖｏｕｔ）を例えば、図示しない抵抗を通じて検出して得た検出電圧Ｖｄと、目標電圧設定回路１２により設定された安定化目標電圧Ｖｃとの差を利得倍に増幅した誤差増幅電圧Ｖεを駆動回路１４に出力するようになされる。
【００３０】
トランジスタＴ０のゲートと接地線ＧＮＤとの間には駆動回路１４が接続されており、誤差増幅回路１３から得られた誤差増幅電圧Ｖε及び直流電源より別途供給されるゲート制御電源ＶＧＧに基づいてトランジスタＴ０をゲート制御し出力電圧Ｖｏｕｔを安定化するようになされる。ゲート制御電源ＶＧＧは入力電圧Ｖｉｎのほぼ２倍の電圧が使用される。
【００３１】
次に、本発明に係る実施形態としての電源制御装置１００の動作例を説明する。例えば、直流電源の出力電圧を制御する場合に、電源制御用のトランジスタＴ０が直流電源に接続され、目標電圧設定回路１２によってトランジスタＴ０の入力側電圧Ｖｉｎが検出されると共に安定化目標電圧Ｖｃが誤差増幅回路１３に設定される。このトランジスタ固有の非飽和限界電圧ＶｓｄはこのトランジスタＴ０を増幅素子として機能可能な動作電圧から選択され、その非飽和限界電圧Ｖｓｄとして０．７Ｖが設定される。
【００３２】
誤差増幅回路１３ではトランジスタＴ０の出力側電圧Ｖｏｕｔが検出され、ここで図示しない抵抗を通じて得た検出電圧Ｖｄと目標電圧設定回路１２により設定された安定化目標電圧Ｖｃとの差が検出され、その差を利得倍に増幅した誤差増幅電圧Ｖεが駆動回路１４に出力される。駆動回路１４では直流電源より別途供給されるゲート制御電源ＶＧＧ及び誤差増幅回路１３から得られる誤差増幅電圧Ｖεに基づいてトランジスタＴ０をゲート制御し出力電圧Ｖｏｕｔを安定化するようになされる。
【００３３】
これを前提にして目標電圧設定回路１２では当該トランジスタＴ０の入力側電圧Ｖｉｎとその出力側電圧Ｖｏｕｔの差が当該トランジスタ固有の非飽和限界電圧Ｖｓｄ＝０．７Ｖ以下とならないように、このトランジスタＴ０の入力側電圧Ｖｉｎに対応して安定化目標電圧Ｖｃを自動可変設定するものである。
【００３４】
従って、電源制御用のトランジスタＴ０の入力側電圧Ｖｉｎが、その出力側電圧Ｖｏｕｔよりも下がるような状態が生じたとき、安定化目標電圧Ｖｃを減ずるように下方修正することができる。これにより、負荷が大きく変動した場合であっても、整流後の入力側リップル分が出力電圧Ｖｏｕｔに含まれないので、従来方式の電源制御装置に比べて出力電圧Ｖｏｕｔの歪みを無くすことができる。
【００３５】
また、安定化目標電圧Ｖｃを自動可変設定するので、入力電圧Ｖｉｎそのものを高めに設定する方法を採らなくても済む。入力電圧Ｖｉｎの高め設定を原因とする発熱現象を取り除くことができる。このようなことから、低発熱性型かつ電源変動適応型の超低インピーダンス電源回路を提供するのことができ、当該装置をディジタルアンプの電源装置として十分応用することができる。
【００３６】
（２）実施例
図２は本発明の実施例としてのディジタルアンプ用の電源回路２００の構成例を示す回路図である。
この実施例では電源制御装置の一例となるディジタルアンプ用の電源回路２００を構成し、電源制御用のｎ型の電界効果トランジスタＴ０の入力側電圧Ｖｉｎを検出すると共に安定化目標電圧Ｖｃを設定する目標電圧設定回路１２を備え、トランジスタＴ０の入力側電圧Ｖｉｎがその出力側電圧Ｖｏｕｔよりも下がるような状態が生じたとき、安定化目標電圧Ｖｃを下方修正できるようにすると共に、負荷が大きく変動した場合であっても、整流後の入力側リップル分が出力電圧Ｖｏｕｔに含まれないようにしたものである。
【００３７】
図２に示すディジタルアンプ用の電源回路２００は直流電源の出力電圧を制御する回路である。電源回路２００は直流電源１１及び電源制御回路１０２を有している。直流電源１１は例えば、変圧器（パワートランス）１５、全波整流ブリッジ用のダイオードＤ１，Ｄ２，Ｄ３，Ｄ４、倍電圧整流用のダイオードＤ５，Ｄ６、及び、電解コンデンサＣ１〜Ｃ４を有している。変圧器１５は３０Ｖ用の出力タップを有しており、この出力タップにはダイオードＤ１，Ｄ２，Ｄ３，Ｄ４がブリッジ状に接続され、ＡＣ３０Ｖの交流電圧を全波整流するようになされる。ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４には定格電流４Ａ程度のものが使用される。デジタルアンプの負荷容量を例えば３０Ｗ×２を想定したことによる。
【００３８】
この直流電源１１は全波整流出力端ａ，ｅを有している。この全波整流出力端ａ，ｅには電解コンデンサＣ１及びＣ２が並列に接続され、全波整流後の直流電圧（Ｖｉｎ＝３０Ｖ程度）の脈流成分を平滑するようになされる。負荷回路へ直流電力を供給するためである。電解コンデンサＣ１及びＣ２には定格電圧＝３５Ｖ、静電容量＝３３００μＦ程度のものが使用される。
【００３９】
また、変圧器１５の３０Ｖ用の一方の出力タップにはダイオードＤ５が接続されると共に、このダイオードＤ５の出力には他のダイオードＤ６及び電解コンデンサＣ３が接続され、ピーク値±３０Ｖの電圧を倍電圧整流するようになされる。ダイオードＤ５，Ｄ６には定格電流１Ａ程度のものが使用される。電解コンデンサＣ３には定格電圧＝６３Ｖ、静電容量＝３３μＦ程度のものが使用される。
【００４０】
この直流電源１１は倍電圧整流出力端ｆを有しており、ゲート制御電源ＶＧＧが供給される。この倍電圧整流出力端ｆには電解コンデンサＣ４が接続され、倍電圧整流後の直流電圧（６０Ｖ程度）の脈流成分を平滑するようになされる。トランジスタＴ０のゲート制御に使用するためである。電解コンデンサＣ４には定格電圧＝６３Ｖ、静電容量＝１００μＦ程度のものが使用される。
【００４１】
また、直流電源１１には電源制御回路１０２が接続されている。電源制御回路１０２には図１で説明した電源制御装置が応用される。電源制御回路１０２は電源制御用の電界効果トランジスタ（以下で単にトランジスタという）Ｔ０、目標電圧設定回路１２、誤差増幅回路１３及び駆動回路１４を有している。
【００４２】
このトランジスタＴ０は直流電源１１に対してソースフォロア接続して使用される。低インピーダンス化するためである。上述の一方の全波整流出力端ａにはトランジスタＴ０のドレインが接続される。全波整流出力端ｅは接地線ＧＮＤに接続される。この例でトランジスタＴ０にはｎ型の電界効果型のトランジスタが使用される。Ｔ０の非飽和限界電圧（ソース・ドレイン間電圧）Ｖｓｄは０．７Ｖ以下である。
【００４３】
トランジスタＴ０のドレインと接地線ＧＮＤとの間には目標電圧設定回路１２が接続されており、このトランジスタＴ０の入力側電圧（ドレイン電位）Ｖｉｎを検出して誤差増幅回路１３へ安定化目標電圧Ｖｃを設定するようになされる。
【００４４】
目標電圧設定回路１２はダイオードＤ７、ツェナーダイオードＤＺ、抵抗Ｒ１〜Ｒ４及び静電容量Ｃ５を有している。ダイオードＤ７の一端（カソード）はトランジスタＴ０のドレイン（全波整流出力端ａ）に接続され、その他端（アノード）は静電容量Ｃ５の一端に接続されている。静電容量Ｃ５の他端は接地線ＧＮＤに接続されている。このダイオードＤ７には１ＳＳ１３３が使用され、その順方向電圧降下Ｖｆｄは０．６Ｖ程度である。
【００４５】
このダイオードＤ７と静電容量Ｃ５の接続点をｂ点と定義し、このｂ点の電圧をＶｂとする。この電圧ＶｂはダイオードＤ７のオン時、入力電圧Ｖｉｎ＋Ｖｆｄである。電圧Ｖｂは静電容量Ｃ５の充電電位に依存し、静電容量Ｃ５及び抵抗Ｒ１の時定数により電位が変化するようになされる。
【００４６】
この接続点ｂには抵抗Ｒ１，Ｒ２の各々の一端が接続されている。抵抗Ｒ１の他端はツェナーダイオードＤＺのカソードに接続され、抵抗Ｒ２の他端は誤差増幅回路１３の差動増幅用のトランジスタＱ１のベース及び抵抗Ｒ３の一端が各々接続される。抵抗Ｒ１には１０ＫΩ程度のものが使用され、抵抗Ｒ２には４７ＫΩ程度のものが使用され、抵抗Ｒ３には２２ＫΩ程度のものが使用され、静電容量Ｃ５には定格電圧＝３５Ｖ、静電容量＝１００μＦ程度のものが使用される。
【００４７】
ここでトランジスタＱ１のベースをｃ点と定義する。このｃ点の電圧が安定化目標電圧Ｖｃであり、この例では、抵抗Ｒ２を通じてｂ点の電圧Ｖｂを分圧することにより、安定化目標電圧Ｖｃが供給される。この電圧Ｖｃが出力電圧Ｖｏｕｔ（Ｖｏｕｔを抵抗Ｒ６で検出した検出電圧Ｖｄ）に等しくなされる。ここで接続点ｂｃ間の電位、すなわち、抵抗Ｒ２の電圧降下をＶｒ２とする。つまり、安定化目標電圧Ｖｃは電圧Ｖｂ−Ｖｒ２である。電圧Ｖｒ２はＶｆｄ＋Ｖｓｄの電圧になるように設定されている。
【００４８】
また、倍電圧整流出力端ｆには抵抗Ｒ４の一端が接続され、その他端にはツェナーダイオードＤＺのカソードが接続されている。ツェナーダイオードＤＺのアノードは接地線ＧＮＤに接続されている。ツェナーダイオードＤＺにはツェナー電圧Ｖｚｄが２８．６Ｖ程度のものが使用される。ツェナーダイオードＤＺと抵抗Ｒ１及びＲ４の接続点をｇとし、この点ｇの電位はツェナー電圧Ｖｚｄを示し、接続点ｂｇ間の電位、すなわち、抵抗Ｒ１の電圧降下をＶｒ１とする。この電圧Ｖｒ１はダイオードＤ７がオンしていないとき、０．３Ｖが設定されている。上述の抵抗Ｒ４には２７ＫΩ程度のものが使用される。
【００４９】
この例で、ツェナー電圧Ｖｚｄを２８．６Ｖとしたとき、入力電圧Ｖｉｎが２７．７Ｖ以下になるとダイオードＤ７がオンするようになされている。このダイオードＤ７のオンによってｂ点の電位が低下すると、その後、静電容量Ｃ５と抵抗Ｒ１の時定数による充電によってｂ点の電位Ｖｂが上昇する。安定化目標電圧Ｖｃはｂ点の電圧Ｖｂに対してＶｒ２だけ低い。したがって、ｃ点の電位Ｖｃ、つまり、安定化目標電圧Ｖｃも、ゆっくりと上昇するようになる。
【００５０】
抵抗Ｒ２の電圧降下Ｖｒ２はダイオードＤ７のＶｆｄ＝０．６ＶとトランジスタＴ０の非飽和限界電圧Ｖｓｄ＝０．７Ｖを加算した電位１．３Ｖに設定されている。この例で安定化目標電圧Ｖｃは入力電圧ＶｉｎからダイオードＤ７のＶｆｄ＝０．６Ｖだけ高い電位Ｖｂより、電位Ｖｒ２を差し引いた電圧（Ｖｂ−Ｖｒ２）である。入力電圧Ｖｉｎを２７．７Ｖとすると、安定化目標電圧Ｖｃは２７Ｖである。
【００５１】
これにより、トランジスタＴ０の入力側電圧Ｖｉｎとその出力側電圧（ソース電位）Ｖｏｕｔ＝Ｖｃの差（Ｖｉｎ−Ｖｃ）が当該トランジスタ固有の非飽和限界電圧Ｖｓｄ＝０．７Ｖ以下とならないように、トランジスタＴ０の入力側電圧Ｖｉｎに対応して安定化目標電圧Ｖｃを目標電圧設定回路１２によって自動可変設定（Ｖｃ＝Ｖｉｎ＋Ｖｆｄ−Ｖｒ２）することができる。
【００５２】
誤差増幅回路１３はトランジスタＴ０のソースと接地線ＧＮＤとの間に接続されている。誤差増幅回路１３はｎｐｎ型のバイポーラトランジスタ（以下で単にトランジスタという）Ｑ１，Ｑ２、抵抗Ｒ５、Ｒ６及び静電容量Ｃ６を有している。
【００５３】
トランジスタＱ１のコレクタはトランジスタＴ０のソースに接続される。この接続点をｄ点と定義する。Ｑ１のベース（ｃ点）には目標電圧設定回路１２の抵抗Ｒ３の一端が接続されている。その抵抗Ｒ３の他端には、Ｑ１のエミッタ及びＱ２のエミッタが接続されると共に、抵抗Ｒ５の一端が接続されている。抵抗Ｒ５の他端は接地線ＧＮＤに接続されている。抵抗Ｒ５には２７ＫΩ程度のものが各々使用される。
【００５４】
トランジスタＱ２のコレクタには抵抗Ｒ７の一端及び駆動回路１４のトランジスタＱ３のベースが接続されている。抵抗Ｒ７の他端は静電容量Ｃ６の一端に接続される。静電容量Ｃ６の他端はトランジスタＱ２のベース及び抵抗Ｒ６の一端に接続されている。抵抗Ｒ６の他端はトランジスタＴ０のソース（ｄ点）に接続されている。抵抗Ｒ６には１０ＫΩ程度のものが使用される。
【００５５】
このトランジスタＱ２のベースには検出電圧Ｖｄが供給され、Ｑ２のコレクタには誤差増幅電圧Ｖεが出力される。これにより、トランジスタＴ０の出力側電圧Ｖｏｕｔに関して抵抗Ｒ６を通じて検出して得た検出電圧Ｖｄと、目標電圧設定回路１２により設定された安定化目標電圧Ｖｃとの差を利得倍に増幅した誤差増幅電圧Ｖεを駆動回路１４に出力することができる。
【００５６】
駆動回路１４はトランジスタＴ０のゲートと接地線ＧＮＤとの間に接続されている。駆動回路１４では誤差増幅回路１３から得られた誤差増幅電圧Ｖε及び、倍電圧整流出力端ｆから供給されるゲート制御電源ＶＧＧに基づいてトランジスタＴ０をゲート制御し出力電圧Ｖｏｕｔを安定化するようになされる。駆動回路１４はｐｎｐ型のバイポーラトランジスタ（以下で単にトランジスタという）Ｑ３、抵抗Ｒ７〜Ｒ９及び静電容量Ｃ６を有している。
【００５７】
トランジスタＱ３のベースには誤差増幅電圧Ｖεが供給される。Ｑ３のコレクタは接地線ＧＮＤに接続され、そのＱ３のエミッタは静電容量Ｃ６と抵抗Ｒ７の接続点及び抵抗Ｒ８とＲ９の各々一端に接続されている。抵抗Ｒ９の他端はトランジスタＴ０のゲートに接続されている。抵抗Ｒ８の他端は倍電圧整流出力端ｆに接続されている。倍電圧整流出力端ｆからゲート制御電源ＶＧＧが供給される。
抵抗Ｒ７には１．２ＫΩ程度のものが使用され、抵抗Ｒ８には１０ＫΩ程度のものが使用され、抵抗Ｒ９には３．９ＫΩ程度のものが各々使用される。静電容量Ｃ６には１００ｐＦ程度のものが各々使用される。
【００５８】
なお、トランジスタＴ０のソースであるｄ点は出力端子（＋）に至る。接地線ＧＮＤは出力端子（−）に至る。出力端子（＋）及び出力端子（−）間には電解コンデンサＣ７が接続されており、出力電圧Ｖｏｕｔを充電するようになされる。
電解コンデンサＣ７には定格電圧＝３５Ｖ、静電容量＝１００μＦ程度のものが使用される。
【００５９】
続いて、当該電源回路２００が適用されるディジタルアンプ３００の構成例について説明をする。図３はディジタルアンプ３００の構成例を示す回路図である。図３に示すディジタルアンプ３００は信号処理回路１７、Ｈブリッジドライバ１８及び電源回路２００を有している。電源回路２００はＨブリッジドライバ１８に直流電力を供給するようになされる。
【００６０】
信号処理回路１７はアナログ・ディジタル（Ａ／Ｄ）変換回路６１、クロック発生回路６２、ＰＷＭ変調回路６３及びインバータＩｎｖを有している。信号処理回路１７には図示しない低圧電源が接続され、例えば電圧５Ｖが供給される。クロック発生回路６２ではシステムクロック信号ＣＬＫを発生してＰＷＭ変調回路６３及びＡ／Ｄ変換回路６１に出力する。
【００６１】
Ａ／Ｄ変換回路６１ではオーディオ信号Ａｉｎ等を入力してクロック信号ＣＬＫに同期したアナログ・ディジタル変換をし、Ａ／Ｄ変換後のディジタルオーディオデータＤｉｎをＰＷＭ変調回路６３に出力するようになされる。ＰＷＭ変調回路６３ではディジタルオーディオデータＤｉｎに基づいてシステムクロック信号ＣＬＫをオーディオデータＤｉｎに基づいてパルス幅変調を施し、所望のデューティ比のパルス信号Ｐｉｎ（振幅ｐｅａｋ　ｔｏ　ｐｅａｋ；０〜５Ｖ程度）を得る。このパルス信号ＰｉｎをインバータＩｎｖを通じてＨブリッジドライバ１８に出力するようになされる。インバータＩｎｖはパルス信号Ｐｉｎを反転して反転パルス信号Ｐｉｎ（上線を省略する）を出力するようになされる。
【００６２】
Ｈブリッジドライバ１８は２個のｐ型の電界効果トランジスタ（以下で単にトランジスタという）Ｔ１、Ｔ２と、２個のｎ型の電界効果トランジスタ（以下で単にトランジスタという）Ｔ３、Ｔ４と、４個の抵抗Ｒ１１、Ｒ２１，Ｒ３１，Ｒ４１、５個の静電容量Ｃ０，Ｃ１１，Ｃ２１，Ｃ３１，Ｃ４１、２個の誘導リアクタンスＬ１，Ｌ２、１個のインバータＩＮＶ、１個のスピーカ１６を有している。スピーカ１６及びＨブリッジドライバ１８はスイッチング手段を構成する。
【００６３】
トランジスタＴ１及びＴ２のソースは電源回路２００の出力端子（＋）に接続される。トランジスタＴ１のドレインはトランジスタＴ４のドレインに接続される。トランジスタＴ２のドレインはトランジスタＴ３のドレインに接続される。トランジスタＴ３及びＴ４のソースは接地線ＧＮＤに接続されている。
【００６４】
トランジスタＴ１のゲート・ソース間には抵抗Ｒ１１が接続され、そのゲートには静電容量Ｃ１１を通じてインバータＩｎｖが接続され、反転パルス信号Ｐｉｎ（上線を省略する）を供給するようになされる。トランジスタＴ２のゲート・ソース間には抵抗Ｒ２１が接続され、そのゲートには静電容量Ｃ２１を通じてＰＷＭ変調回路６３が接続され、非反転パルス信号Ｐｉｎを供給するようになされる。
【００６５】
トランジスタＴ３のゲート・ソース間には抵抗Ｒ３１が接続され、そのゲートには静電容量Ｃ３１を通じてＰＷＭ変調回路６３が接続され、非反転パルス信号Ｐｉｎを供給するようになされる。トランジスタＴ４のゲート・ソース間には抵抗Ｒ４１が接続され、そのゲートには静電容量Ｃ４１を通じてインバータＩｎｖが接続され、反転パルス信号Ｐｉｎ（上線を省略する）を供給するようになされる。
【００６６】
また、トランジスタＴ４のドレインには誘導リアクタンスＬ１の一端が接続され、トランジスタＴ３のドレインには誘導リアクタンスＬ２の一端が各々接続されている。誘導リアクタンスＬ１，Ｌ２の他端はスピーカ１６の端子に接続されている。このスピーカ１６の端子間には静電容量Ｃ０が接続される。Ｈブリッジドライバ１８では０〜５Ｖ振幅ｐ−ｐの非反転パルス信号Ｐｉｎ及び反転パルス信号Ｐｉｎ（上線を省略する）に基づいてトランジスタＴ１〜Ｔ４によって電源電圧ＶＰＳの通電制御をすることにより、オーディオ信号を再生してスピーカ１６に拡声出力するようになされる。電源電圧ＶＰＳはもちろん、電源制御回路１０２の出力電圧Ｖｏｕｔである。
【００６７】
次に、本発明に係る実施例としてのディジタルアンプ用の電源回路２００の動作例を説明する。図４は入力電圧Ｖｉｎ、ツェナー電圧Ｖｚｄ、静電容量Ｃ５の電圧Ｖｂ及び安定化目標電圧Ｖｃ＝出力電圧Ｖｏｕｔの波形例等を示す図である。図４において縦軸は電圧であり、横軸は時間ｔである。
【００６８】
図４において、入力電圧ＶｉｎはトランジスタＴ０の入力側電圧（ソース電位）であり、ディジタルアンプ３００のＨブリッジドライバ１８へ流入する負荷電流によって変動する。ツェナー電圧Ｖｚｄは、この例で２８．６Ｖ一定である。静電容量Ｃ５の電圧Ｖｂは目標電圧設定回路１２の接続点ｂに自動可変設定される電位を示している。この例で出力電圧Ｖｏｕｔを２７．０Ｖとしたとき、負荷変動が無い出力状態ＩではＶｂ＝Ｖｚｄ−０．３Ｖ＝２８．３Ｖであり、負荷変動が生じた出力状態ＩＩでは、静電容量Ｃ５の電圧Ｖｂ＝２８．３ＶがＶｂ＝Ｖｉｎ＋０．６Ｖ＝２７．７Ｖへ下方修正され、負荷変動が終了して元に戻る出力状態ＩＩＩでは下方修正された静電容量Ｃ５の電圧Ｖｂ＝２７．７Ｖが徐々に元のＶｂ＝２８．３Ｖへ戻るようになされる。静電容量Ｃ５の充電によって電位が復帰する。
【００６９】
出力電圧ＶｏｕｔはトランジスタＴ０の出力側（ｄ点）の電位又は目標電圧設定回路１２のｃ点の安定化目標電圧Ｖｃ＝２７．０Ｖを示している。このｃ点及びｄ点の電位Ｖｃ及びＶｄはｂ点の電位Ｖｂに対してダイオードＤ７のＶｆｄ＝０．６ＶとトランジスタのＴ０の非飽和限界電圧Ｖｓｄ＝０．７Ｖを加算した電位１．３Ｖ分低くなるように設定されている。上述の例で負荷変動が無い状態Ｉでは出力電圧はＶｏｕｔ＝２７．０Ｖであり、負荷変動が生じた状態ＩＩでは、Ｖｏｕｔ＝２７．０Ｖから２６．３Ｖへ遷移し、負荷変動が終了して元に戻る状態ＩＩＩではＶｏｕｔ＝２６．３Ｖから２７．０Ｖへ徐々に戻るようになされる。
【００７０】
従って、図３に示したようなディジタルドライバ３００に直流電源を供給制御する場合に、電源制御用のトランジスタＴ０が直流電源１１に接続され、目標電圧設定回路１２のダイオードＤ７によってトランジスタＴ０の入力側電圧Ｖｉｎが検出されると共に安定化目標電圧Ｖｃが誤差増幅回路１３のトランジスタＱ１のベースに設定される。このトランジスタ固有の非飽和限界電圧Ｖｓｄは０．７Ｖ以下である。
【００７１】
誤差増幅回路１３では抵抗Ｒ６を介してトランジスタＱ２によって、トランジスタＴ０の出力側（ｄ点）の電圧が検出され、ここで得た検出電圧Ｖｄと目標電圧設定回路１２のｃ点に設定された安定化目標電圧Ｖｃとの差が増幅され、その誤差増幅回路１３から誤差増幅電圧Ｖεが駆動回路１４に出力される。
【００７２】
駆動回路１４では誤差増幅回路１３から得られた誤差増幅電圧Ｖε及び、倍電圧整流出力端ｆから供給されるゲート制御電源ＶＧＧに基づいてトランジスタＴ０をゲート制御し出力電圧Ｖｏｕｔを安定化するようになされる。これを前提にして目標電圧設定回路１２では当該トランジスタＴ０の入力側電圧Ｖｉｎとその出力側電圧Ｖｏｕｔの差が当該トランジスタ固有の非飽和限界電圧Ｖｓｄ＝０．７Ｖ以下とならないように、このトランジスタＴ０の入力側電圧Ｖｉｎに対応して安定化目標電圧Ｖｃを自動可変設定するようになされる。
【００７３】
この例で、図４に示したようにツェナー電圧Ｖｚｄを２８．６Ｖとしたとき、入力電圧Ｖｉｎが２７．７Ｖ以下になるとダイオードＤ７がオンする。このダイオードＤ７のオンによってｂ点の電位Ｖｂが、例えば、２８．３Ｖから２７．７Ｖに低下すると、その後、静電容量Ｃ５と抵抗Ｒ１の時定数による充電によってｂ点の電位Ｖｂが上昇する。ｃ，ｄ点の電位Ｖｃ及びＶｄもゆっくりと上昇するようになる。
【００７４】
ｃ，ｄ点の電位Ｖｃ及びＶｄはｂ点の電位Ｖｂに対してダイオードＤ７のＶｆｄ＝０．６ＶとトランジスタのＴ０のＶｔｈ＝０．７Ｖを加算した電位１．３Ｖ低く設定されている。
【００７５】
この電源回路２００においては、出力電圧Ｖｏｕｔは、（１）式、すなわち、
Ｖｏｕｔ＝Ｖｃ＝Ｖｂ−Ｖｒ２＝Ｖｚｄ−Ｖｒ１−Ｖｒ２　　　・・・（１）
で示される。また、ダイオードＤ７がオンしている状態では、（２）式、すなわち、
Ｖｏｕｔ＝Ｖｃ＝Ｖｂ−Ｖｒ２＝Ｖｉｎ＋Ｖｆｄ−Ｖｒ２　　　・・・（２）
で示される。
【００７６】
ここで負荷変動が無い出力状態Ｉ、つまり、ダイオードＤ７がオフしている状態で入力電圧Ｖｉｎが例えば、２７．７Ｖから負荷が急変して出力電圧Ｖｏｕｔが低下した場合を想定する。この出力状態Ｉでは、トランジスタＴ０の入力側ではツェナー電圧Ｖｚｄが２８．６Ｖ一定、ｂｇ点間の電圧Ｖｒ１が０．３Ｖ、ｂｃ点間の電圧Ｖｒ２が１．３Ｖ一定の条件である。この動作条件において、負荷変動が無い出力状態Ｉから、負荷が急変して出力状態ＩＩに移行した場合であって、入力電圧Ｖｉｎが例えば、出力電圧Ｖｏｕｔを下回るＶｉｎ＝２６．９Ｖに低下した場合を想定する。
【００７７】
このとき、トランジスタＴ０の出力電圧Ｖｏｕｔは、ダイオードＤ７のオン時の順方向電圧降下Ｖｆｄは０．６Ｖ及び、ｂｃ点間の電圧Ｖｒ２が１．３Ｖ一定とすると、出力電圧Ｖｏｕｔ＝Ｖｃは（２）式により２６．２Ｖとなる。このとき、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの差は０．７Ｖに維持されている。
【００７８】
従って、当該電源回路２００において、負荷変動が無い出力状態Ｉでは入力電圧Ｖｉｎが（３）式、すなわち、
Ｖｉｎ＞Ｖｂ−Ｖｆｄ＝Ｖｚｄ−Ｖｒ１−Ｖｆｄ＝２７．７Ｖ　　・・・・（３）
の関係に有る場合は、出力電圧Ｖｏｕｔ＝Ｖｃは（１）により２７．０Ｖ（一定）となる。
【００７９】
また、負荷変動が無い出力状態Ｉから、負荷が急変して出力状態ＩＩに移行した場合入力電圧Ｖｉｎが（４）式、すなわち、
Ｖｉｎ≦Ｖｂ−Ｖｆｄ＝Ｖｚｄ−Ｖｒ１−Ｖｆｄ＝２７．７Ｖ　　・・・・（４）
の関係に有る場合は、出力電圧Ｖｏｕｔ＝Ｖｃは（５）式、すなわち、
Ｖｏｕｔ＝Ｖｉｎ＋Ｖｆｄ−Ｖｒ２＝Ｖｉｎ＋Ｖｆｄ−１．３Ｖ
Ｖｏｕｔ＝Ｖｉｎ−０．７　　・・・・（５）
であって、このとき、同時に（１）式を満たすようになされる。しかも、ｂｇ点間の電圧Ｖｒ１は（１）及び（２）式を変形すると、（６）式、すなわち、
Ｖｒ１＝Ｖｚｄ−Ｖｆｄ−Ｖｉｎ　　・・・（６）
の関係を満たしている。このｂｇ点間の電圧Ｖｒ１は入力電圧Ｖｉｎの低下に合わせて増加していることを意味している。例えば、入力電圧Ｖｉｎが２７．７Ｖから２２６．９Ｖに低下すると、ｂｇ点間の電圧Ｖｒ１は１．１Ｖになり、出力電圧Ｖｏｕｔは２６．２Ｖになる。また、入力電圧Ｖｉｎが再び上昇し、２７．７Ｖ以上となったとき、静電容量Ｃ５によってｂ点の電圧Ｖｂが保持されるため、出力電圧Ｖｏｕｔは２６．２Ｖよりゆっくり上昇する。
【００８０】
このように、電源制御用のトランジスタＴ０の入力側電圧Ｖｉｎが、負荷の急変等によってその出力電圧Ｖｏｕｔよりも下がるような状態が生じても、安定化目標電圧Ｖｃを減ずるように下方修正することができる。これにより、負荷が大きく変動した場合であっても、整流後の入力側リップル分が出力電圧Ｖｏｕｔに含まれないので、従来方式の電源回路に比べて出力電圧Ｖｏｕｔの歪みを無くすことができる。従って、当該電源回路２００を適用したディジタルアンプ３００の性能を向上させることができる。
【００８１】
この実施例では、差動一段増幅器から成る誤差増幅回路１３を駆動回路１４のトランジスタＱ３によるエミッタフォロアで受け、電源制御用のトランジスタＴ０によるソースフォロア出力する構成としたことにより、ハイゲインでありながら、高安定・低出力インピーダンスＺｏを得られた。因みに可聴周波数帯域内での出力インピーダンスＺｏは１ｍΩ以下である。従って、負荷変動による電源変動を皆無とすることで音質向上が期待できる。
【００８２】
また、出力電圧Ｖｏｕｔはディジタルアンプ３００の最大定格である電源電圧２７Ｖで制限され、ディジタルアンプ３００の連続最大出力３０Ｗ×２のときの供給電圧１８Ｖの整流電圧となる変圧器１５とを組み合わせており、整流電圧の低下に合わせて、目標安定化電圧を低下させるようにした。従って、従来方式のディジタルアンプでは得られなかった、連続最大出力より大きなミュージックパワーを最大出力とすることができた。
【００８３】
しかも、電源制御回路１０２のトランジスタＴ０の入力側電圧Ｖｉｎとその出力側電圧Ｖｏｕｔの差が当該トランジスタ固有の非飽和限界電圧Ｖｓｄ＝０．７Ｖ以下とならないように、このトランジスタＴ０入力側電圧Ｖｉｎに対応して安定化目標電圧Ｖｃを自動可変設定しているので、入力電圧Ｖｉｎそのものを高めに設定する方法を採らなくても済む。トランジスタＴ０の損出を実使用状態で２Ｗ程度に抑えることができ、トランジスタＴ０のソース・ドレイン間に無駄な電圧降下が生じることを防げる、従って、その発熱原因を取り除くことができ、デジタルアンプ３００の低発熱性を維持することができる。
【００８４】
【発明の効果】
以上説明したように、本発明に係る電源制御装置によれば、直流電源を出力制御する場合に、電源制御用のトランジスタの入力側の電圧を検出すると共に安定化目標電圧を設定する目標電圧設定回路を備え、この目標電圧設定回路は当該トランジスタの入力側の電圧とその出力側の電圧の差が当該トランジスタ固有の非飽和限界電圧以下とならないように、このトランジスタの入力側の電圧に対応して安定化目標電圧を自動可変設定するものである。
【００８５】
この構成によって、電源制御用のトランジスタの入力側の電圧が、その出力側の電圧よりも下がるような場合に、安定化目標電圧を減ずるように下方修正することができる。従って、負荷が大きく変動した場合であっても、整流後の入力側リップル分が出力電圧に含まれないので、従来方式の電源制御装置に比べて出力電圧の歪みを無くすことができる。これにより、低発熱型かつ電源変動適応型の超低インピーダンス電源回路を提供するのことができ、当該装置をディジタルアンプの電源装置として十分応用することができる。
【００８６】
本発明に係るディジタルアンプによれば、本発明に係る電源制御装置が応用されるので、電源制御用のトランジスタの入力側電圧が、その出力側電圧よりも下がるような場合に、安定化目標電圧を減ずるように下方修正することができる。
これにより、負荷が大きく変動した場合であっても、整流後の入力側リップル分が出力電圧に含まれないので、従来方式のディジタルアンプに比べて音質の歪みを無くすことができる。
【００８７】
この発明はＰＷＭ変調回路を有したディジタルアンプの電源回路に適用して極めて好適である。
【図面の簡単な説明】
【図１】本発明の実施形態としての電源制御装置１００の構成例を示すブロック図である。
【図２】本発明の実施例としてのディジタルアンプ用の電源回路２００の構成例を示す回路図である。
【図３】ディジタルアンプ３００の構成例を示す回路図である。
【図４】入力電圧Ｖｉｎ、ツェナー電圧Ｖｚｄ、安定化目標電圧Ｖｃ及び出力電圧Ｖｏｕｔ（＝Ｖｃ）の波形例を示す図である。
【図５】従来例に係るディジタルアンプ１０の構成例を示すブロック図である。
【図６】トランジスタＴ０における入出力波形例及びアンプ出力波形例を示す図である。
【符号の説明】
１１　直流電源
１２　目標電圧設定回路
１３　誤差増幅回路
１４　駆動回路
１５　変圧器
１６　スピーカ
１７　信号処理回路
１８　Ｈブリッジドライバ
１００　電源制御装置
２００　電源回路
３００　ディジタルアンプ
【図１】
2004062625.tif 000003
【図２】
2004062625.tif 000004
【図３】
2004062625.tif 000005
【図４】
2004062625.tif 000006
【図５】
2004062625.tif 000007
【図６】
2004062625.tif 000008