(57)【要約】【課題】簡単な回路構成で、負荷の消費電流に応じて異なる２つの電源回路を排他的に切り換えて作動させることができる直流電源装置を得る。【解決手段】消費電流の小さい負荷である軽負荷に電源を供給する場合に効率の高い第１電源回路２と、消費電流の大きい負荷である重負荷に電源を供給する場合に高効率であるが、軽負荷に電源を供給する場合は効率が低下する第２電源回路３とを入力端子ＩＮと出力端子ＯＵＴとの間に並列に接続し、第１電源回路２は、第２電源回路３の出力電圧を検知して、出力端子ＯＵＴに電圧を出力するか否かを制御するようにした。【選択図】　図１
2004062331.tif 000002
【特許請求の範囲】
【請求項１】
直流電源からの電圧を所定の電圧に変換して出力端子から出力する直流電源装置において、
前記直流電源からの電圧を所定の第１電圧に変換して前記出力端子に出力する第１電源回路と、
前記直流電源からの電圧を所定の第２電圧に変換して前記出力端子に出力すると共に、オンオフ制御される第２電源回路と、
を備え、
前記第１電源回路は、前記第２電源回路のオフ制御時における前記出力端子の電圧を検出して、前記第１電圧を出力することを特徴とする直流電源装置。
【請求項２】
前記第１電源回路は、前記検出した電圧が第１電圧になるように前記出力端子へ出力する電流を制御し、第１電圧は前記第２電圧未満であることを特徴とする請求項１記載の直流電源装置。
【請求項３】
前記第１電源回路は、
所定の基準電圧Ｖｒ１を生成して出力する第１基準電圧発生回路部と、
前記出力端子の電圧を分圧して出力する第１分圧回路部と、
入力される制御信号に応じて、前記直流電源から供給される電流の出力制御を行う出力制御用トランジスタと、
前記第１分圧回路部からの分圧電圧Ｖｄ１が前記基準電圧Ｖｒ１になるように該出力制御用トランジスタの動作制御を行う第１演算増幅器と、
を備えたシリーズレギュレータであることを特徴とする請求項１又は２記載の直流電源装置。
【請求項４】
前記第２電源回路は、
所定の基準電圧Ｖｒ２を生成して出力する第２基準電圧発生回路部と、
前記出力端子の電圧を分圧して出力する第２分圧回路部と、
入力される制御信号に応じて、前記直流電源からの入力電圧を出力するスイッチングを行うスイッチングトランジスタと、
前記基準電圧Ｖｒ２と前記第２分圧回路部からの分圧電圧Ｖｄ２との差電圧を増幅する第２演算増幅器と、
入力される制御信号に応じて作動又は作動停止を行い、作動時には該第２演算増幅器からの出力信号に応じて前記スイッチングトランジスタのスイッチング制御を行うと共に、作動停止時には前記スイッチングトランジスタをオフさせて遮断状態にする制御回路部と、
前記スイッチングトランジスタからの出力信号を平滑して前記出力端子に出力する平滑回路部と、
を備えたスイッチングレギュレータであることを特徴とする請求項１、２又は３記載の直流電源装置。
【請求項５】
前記第２電源回路は、
所定の基準電圧Ｖｒ３を生成して出力する第３基準電圧発生回路部と、
前記出力端子の電圧を分圧して出力する第３分圧回路部と、
入力される制御信号に応じて、前記直流電源から供給される電流の出力制御を行う出力制御用トランジスタと、
前記第３分圧回路部からの分圧電圧Ｖｄ３が前記基準電圧Ｖｒ３になるように該出力制御用トランジスタの動作制御を行う第３演算増幅器と、
を備えたシリーズレギュレータであることを特徴とする請求項１、２又は３記載の直流電源装置。
【請求項６】
前記第１電源回路、並びに前記第２電源回路における第２基準電圧発生回路部、第２分圧回路部、第２演算増幅器及び制御回路部は、１つのＩＣに集積されることを特徴とする請求項４記載の直流電源装置。
【請求項７】
前記第１電源回路、並びに前記第２電源回路における第２基準電圧発生回路部、第２分圧回路部、スイッチングトランジスタ、第２演算増幅器及び制御回路部は、１つのＩＣに集積されることを特徴とする請求項４記載の直流電源装置。
【請求項８】
前記平滑回路部は、前記制御回路部によって動作制御されフライホイールダイオードと同様の働きを行うトランジスタを備え、前記第１電源回路、並びに前記第２電源回路における第２基準電圧発生回路部、第２分圧回路部、第２演算増幅器、制御回路部及び平滑回路部の該トランジスタは、１つのＩＣに集積されることを特徴とする請求項４記載の直流電源装置。
【請求項９】
前記平滑回路部は、前記制御回路部によって動作制御されフライホイールダイオードと同様の働きを行うトランジスタを備え、前記第１電源回路、並びに前記第２電源回路における第２基準電圧発生回路部、第２分圧回路部、スイッチングトランジスタ、第２演算増幅器、制御回路部及び平滑回路部の該トランジスタは、１つのＩＣに集積されることを特徴とする請求項４記載の直流電源装置。
【請求項１０】
第１電圧を出力する前記第１電源回路の出力端と前記出力端子との間に接続されたスイッチング素子を備え、該スイッチング素子は、前記第２電源回路から第２電圧が出力されている間はオフして遮断状態になることを特徴とする請求項１、２、３、４又は５記載の直流電源装置。
【請求項１１】
前記スイッチング素子は、第１電源回路の前記出力端から前記出力端子への方向が順方向となるように接続されたダイオードであることを特徴とする請求項１０記載の直流電源装置。
【請求項１２】
前記第１電源回路、スイッチング素子、並びに前記第２電源回路における第２基準電圧発生回路部、第２分圧回路部、第２演算増幅器及び制御回路部は、１つのＩＣに集積されることを特徴とする請求項１０又は１１記載の直流電源装置。
【請求項１３】
前記第１電源回路、スイッチング素子、並びに前記第２電源回路における第２基準電圧発生回路部、第２分圧回路部、スイッチングトランジスタ、第２演算増幅器及び制御回路部は、１つのＩＣに集積されることを特徴とする請求項１０又は１１記載の直流電源装置。
【請求項１４】
前記平滑回路部は、前記制御回路部によって動作制御されフライホイールダイオードと同様の働きを行うトランジスタを備え、前記第１電源回路、スイッチング素子、並びに前記第２電源回路における第２基準電圧発生回路部、第２分圧回路部、第２演算増幅器、制御回路部及び平滑回路部の該トランジスタは、１つのＩＣに集積されることを特徴とする請求項１０又は１１記載の直流電源装置。
【請求項１５】
前記平滑回路部は、前記制御回路部によって動作制御されフライホイールダイオードと同様の働きを行うトランジスタを備え、前記第１電源回路、スイッチング素子、並びに前記第２電源回路における第２基準電圧発生回路部、第２分圧回路部、スイッチングトランジスタ、第２演算増幅器、制御回路部及び平滑回路部の該トランジスタは、１つのＩＣに集積されることを特徴とする請求項１０又は１１記載の直流電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、出力電流の変動や、入力電圧の変動に対して高速に応答して出力電圧を所定の電圧で一定にすることができる、低消費電流の直流電源装置に関する。
【０００２】
【従来の技術】
近年、環境問題に対する配慮から、電気機器の省電力化が求められている。特に電池駆動による機器においてその傾向が顕著である。一般に省電力化を図る手段としては、機器で消費する電力を削減することと、電源自体の効率を向上させて無駄な電力消費を抑えることが重要である。機器で消費する電力を削減する方法の１つとして、機器が動作していない状態はスタンバイ状態として、機器内の回路動作を停止して消費電力を低減させることが一般的に行われている。しかし、機器がスタンバイ状態に移行しても、電源回路自体の効率が悪いと十分な省電力効果を期待することができなかった。
【０００３】
一方、機器に使用される一般的な電源回路としては、スイッチングレギュレータと、シリーズレギュレータがあった。
スイッチングレギュレータは、定格負荷における効率は高いが、出力電圧のリプルや作動時のノイズが大きく、内部で消費する電力が比較的大きいため、消費電流が小さい軽負荷に電源供給を行う場合は効率が著しく低下する。更に、出力電圧の立ち上がり、入力電圧変動及び負荷変動に対するそれぞれの応答がやや遅いため、出力電圧の安定度が低いという欠点があった。
【０００４】
一方、シリーズレギュレータは、消費電流が大きい重負荷に電源供給を行う場合は出力制御用トランジスタで消費する電力が大きくなるため効率は低いが、出力電圧のリプルが少なく作動時のノイズも小さい。しかも、電源制御回路内部で消費する電力を小さくすることができるため、負荷電流が小さい場合はスイッチングレギュレータよりも高効率が得られる場合があった。更に、出力電圧の立ち上がり、入力電圧変動及び負荷変動に対するそれぞれの応答を早くすることも容易であり、出力電圧の安定度も高い。
【０００５】
そこで、このような２つのタイプのレギュレータを両方とも備え、負荷電流に応じて、どちらか一方のレギュレータだけを使用することによって、電源回路自体の効率を向上させることができる電源装置が特開２００１−１９７７３１号公報で開示されている。
【０００６】
図７は、特開２００１−１９７７３１号公報で開示された電源装置を示した図である。
図７において、ＤＣ−ＤＣコンバータ６６は、直列型電源回路１００及びスイッチング型電源回路１０２を備えている。直列型電源回路１００は負荷電流に関わらず電力変換効率が約７０％でほぼ一定であり、スイッチング型電源回路１０２は、消費電流が大きい重負荷での効率は８０％以上であるが、消費電流が小さい軽負荷になるほど効率が低下する特性となっている。軽負荷では直列型電源回路１００を作動させ、重負荷ではスイッチング型電源回路１０２を作動させるように構成している。
【０００７】
直列型電源回路１００とスイッチング型電源回路１０２のＰＷＭコントローラ１０８にはそれぞれイネーブル端子（−ＥＮ）が備えられており、該イネーブル端子がローレベルになってアクティブになると、各電源回路は、あらかじめ設定された規定電圧をそれぞれ出力する。すなわち、重負荷の場合は、入力端子１０９に入力されるスタンバイ信号をロー（Ｌｏｗ）レベルにして、スイッチング型電源回路１０２を作動させると共に直列型電源回路１００の作動を停止する。また、軽負荷の場合は、スタンバイ信号をハイ（Ｈｉｇｈ）レベルにして、スイッチング型電源回路１０２の作動を停止させると共に直列型電源回路１００を作動状態にする。このようにして、軽負荷時は、効率の低下したスイッチング型電源回路１０２に代わって、直列型電源回路１００を使用するようにしたことから、電源回路全体として効率を高めることができる。
【０００８】
【発明が解決しようとする課題】
しかし、特開２００１−１９７７３１号公報では、直列型電源回路１００とスイッチング型電源回路１０２の両方にイネーブル端子を設け、作動及び非作動を切り換えるために、各電源回路にはイネーブル端子に入力された信号を処理するための回路が必要になって回路規模が増大すると共に、各電源回路にイネーブル信号を供給するための回路が必要になる。また、スタンバイ信号がローレベルからハイレベルに変化した場合、スイッチング型電源回路１０２の出力電圧が低下しても、直列型電源回路１００の出力が規定の電圧まで上昇するのに時間がかかるため、共通出力端子電圧が一瞬低下するアンダーシュートが発生するという問題が考えられる。
【０００９】
本発明は、上記のような問題を解決するためになされたものであり、一方の電源回路にだけイネーブル信号を出力するだけで２つの電源回路の作動及び非作動の制御を行うことができるようにすることによって、簡単な回路構成で、負荷の消費電流に応じて異なる２つの電源回路を排他的に切り換えて作動させることができる直流電源装置を得ることを目的とする。
【００１０】
【課題を解決するための手段】
この発明に係る直流電源装置は、直流電源からの電圧を所定の電圧に変換して出力端子から出力する直流電源装置において、
前記直流電源からの電圧を所定の第１電圧に変換して前記出力端子に出力する第１電源回路と、
前記直流電源からの電圧を所定の第２電圧に変換して前記出力端子に出力すると共に、オンオフ制御される第２電源回路と、
を備え、
前記第１電源回路は、前記第２電源回路のオフ制御時における前記出力端子の電圧を検出して、前記第１電圧を出力するものである。
【００１１】
具体的には、前記第１電源回路は、前記検出した電圧が第１電圧になるように前記出力端子へ出力する電流を制御し、第１電圧は前記第２電圧未満であるようにした。
【００１２】
また、前記第１電源回路は、
所定の基準電圧Ｖｒ１を生成して出力する第１基準電圧発生回路部と、
前記出力端子の電圧を分圧して出力する第１分圧回路部と、
入力される制御信号に応じて、前記直流電源から供給される電流の出力制御を行う出力制御用トランジスタと、
前記第１分圧回路部からの分圧電圧Ｖｄ１が前記基準電圧Ｖｒ１になるように該出力制御用トランジスタの動作制御を行う第１演算増幅器と、
を備えたシリーズレギュレータであるようにした。
【００１３】
一方、前記第２電源回路は、
所定の基準電圧Ｖｒ２を生成して出力する第２基準電圧発生回路部と、
前記出力端子の電圧を分圧して出力する第２分圧回路部と、
入力される制御信号に応じて、前記直流電源からの入力電圧を出力するスイッチングを行うスイッチングトランジスタと、
前記基準電圧Ｖｒ２と前記第２分圧回路部からの分圧電圧Ｖｄ２との差電圧を増幅する第２演算増幅器と、
入力される制御信号に応じて作動又は作動停止を行い、作動時には該第２演算増幅器からの出力信号に応じて前記スイッチングトランジスタのスイッチング制御を行うと共に、作動停止時には前記スイッチングトランジスタをオフさせて遮断状態にする制御回路部と、
前記スイッチングトランジスタからの出力信号を平滑して前記出力端子に出力する平滑回路部と、
を備えたスイッチングレギュレータであるようにしてもよい。
【００１４】
また、前記第２電源回路は、
所定の基準電圧Ｖｒ３を生成して出力する第３基準電圧発生回路部と、
前記出力端子の電圧を分圧して出力する第３分圧回路部と、
入力される制御信号に応じて、前記直流電源から供給される電流の出力制御を行う出力制御用トランジスタと、
前記第３分圧回路部からの分圧電圧Ｖｄ３が前記基準電圧Ｖｒ３になるように該出力制御用トランジスタの動作制御を行う第３演算増幅器と、
を備えたシリーズレギュレータであるようにしてもよい。
【００１５】
具体的には、前記第１電源回路、並びに前記第２電源回路における第２基準電圧発生回路部、第２分圧回路部、第２演算増幅器及び制御回路部は、１つのＩＣに集積されるようにした。
【００１６】
また、前記第１電源回路、並びに前記第２電源回路における第２基準電圧発生回路部、第２分圧回路部、スイッチングトランジスタ、第２演算増幅器及び制御回路部は、１つのＩＣに集積されるようにしてもよい。
【００１７】
一方、前記平滑回路部は、前記制御回路部によって動作制御されフライホイールダイオードと同様の働きを行うトランジスタを備え、前記第１電源回路、並びに前記第２電源回路における第２基準電圧発生回路部、第２分圧回路部、第２演算増幅器、制御回路部及び平滑回路部の該トランジスタは、１つのＩＣに集積されるようにしてもよい。
【００１８】
また、前記平滑回路部は、前記制御回路部によって動作制御されフライホイールダイオードと同様の働きを行うトランジスタを備え、前記第１電源回路、並びに前記第２電源回路における第２基準電圧発生回路部、第２分圧回路部、スイッチングトランジスタ、第２演算増幅器、制御回路部及び平滑回路部の該トランジスタは、１つのＩＣに集積されるようにしてもよい。
【００１９】
また、第１電圧を出力する前記第１電源回路の出力端と前記出力端子との間に接続されたスイッチング素子を備え、該スイッチング素子は、前記第２電源回路から第２電圧が出力されている間はオフして遮断状態になるようにした。
【００２０】
具体的には、前記スイッチング素子は、第１電源回路の前記出力端から前記出力端子への方向が順方向となるように接続されたダイオードであるようにした。
【００２１】
また、前記第１電源回路、スイッチング素子、並びに前記第２電源回路における第２基準電圧発生回路部、第２分圧回路部、第２演算増幅器及び制御回路部は、１つのＩＣに集積されるようにした。
【００２２】
また、前記第１電源回路、スイッチング素子、並びに前記第２電源回路における第２基準電圧発生回路部、第２分圧回路部、スイッチングトランジスタ、第２演算増幅器及び制御回路部は、１つのＩＣに集積されるようにしてもよい。
【００２３】
一方、前記平滑回路部は、前記制御回路部によって動作制御されフライホイールダイオードと同様の働きを行うトランジスタを備え、前記第１電源回路、スイッチング素子、並びに前記第２電源回路における第２基準電圧発生回路部、第２分圧回路部、第２演算増幅器、制御回路部及び平滑回路部の該トランジスタは、１つのＩＣに集積されるようにしてもよい。
【００２４】
また、前記平滑回路部は、前記制御回路部によって動作制御されフライホイールダイオードと同様の働きを行うトランジスタを備え、前記第１電源回路、スイッチング素子、並びに前記第２電源回路における第２基準電圧発生回路部、第２分圧回路部、スイッチングトランジスタ、第２演算増幅器、制御回路部及び平滑回路部の該トランジスタは、１つのＩＣに集積されるようにしてもよい。
【００２５】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における直流電源装置の構成例を示したブロック図である。
図１において、直流電源装置１の入力端子ＩＮには電池等の直流電源７からの電圧Ｖｂａｔが入力されており、直流電源装置１の出力端子ＯＵＴには負荷８が接続されている。直流電源装置１は、入力された電圧Ｖｂａｔから所定の定電圧を生成して負荷８に出力する。
【００２６】
直流電源装置１は、入力された電圧Ｖｂａｔから所定の定電圧Ｖａを生成して出力端子ＯＵＴに出力する第１電源回路２と、入力された電圧Ｖｂａｔから所定の定電圧Ｖｂを生成して出力端子ＯＵＴに出力する第２電源回路３と、コンデンサ４とを備えている。入力端子ＩＮと出力端子ＯＵＴとの間には、第１電源回路２及び第２電源回路３が並列に接続されており、出力端子ＯＵＴと接地電圧との間にコンデンサ４が接続されている。
【００２７】
第１電源回路２は、消費電流の小さい負荷である軽負荷に定電圧を供給する場合に効率の高い電源回路であり、第２電源回路３は、消費電流の大きい負荷である重負荷に定電圧を供給する場合に高効率であるが、軽負荷に定電圧を供給する場合は効率が低下する電源回路である。第１電源回路２は、出力端子ＯＵＴの電圧Ｖｏの検出を行い、該電圧Ｖｏが所定の定電圧Ｖａになるように作動する。また、第１電源回路２は、第２電源回路３が出力端子ＯＵＴに電圧を出力していない場合は、出力端子ＯＵＴの電圧Ｖｏが低下したことを検知して、出力端子ＯＵＴへ所定の定電圧Ｖａを出力する。
【００２８】
第２電源回路３は、制御信号入力端に外部から入力される制御信号Ｓｃに応じて作動し、例えば制御信号Ｓｃがロー（Ｌｏｗ）レベルの場合は作動状態となって所定の定電圧Ｖｂを生成して出力する。また、第２電源回路３は、制御信号Ｓｃがハイ（Ｈｉｇｈ）レベルの場合は作動を停止して非作動となり、出力端子ＯＵＴへの電圧の出力を停止すると共に、第２電源回路３自体の消費電力をほとんど消費しない程度に低減する。
【００２９】
このように、第１電源回路２は、第２電源回路３の出力電圧を検知して、出力端子ＯＵＴに電圧を出力するか否かを制御するようにしたことから、第１電源回路２には作動又は非作動に切り換えるための制御信号が不要であり、このため、回路規模の縮小ができ小型化及びコストダウンを図ることができる。なお、コンデンサ４は、第１電源回路２及び第２電源回路３からの各出力電圧のリプル除去や、負荷８への出力電流の変動に対する第１電源回路２及び第２電源回路３の応答の遅れによる出力電圧Ｖｏの変動を抑える働きを有する。更に、コンデンサ４は、第２電源回路３が非作動になり、出力電圧Ｖｏが低下して、第１電源回路２から電圧が出力されるまでの間に、出力電圧Ｖｏにアンダーシュートが発生しないように出力電圧Ｖｏを保持する機能を併せ持っている。
【００３０】
図２は、第１電源回路２の回路例を示した回路図である。
図２における第１電源回路２は、所定の基準電圧Ｖｒ１を生成して出力する基準電圧発生回路部１１と、出力電圧Ｖｏを分圧して出力する抵抗１２及び１３からなる分圧回路部１４と、ゲートに入力される電圧に応じた電流を出力端子ＯＵＴに出力するＰチャネル型ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと呼ぶ）からなる出力制御用トランジスタ１５と、分圧回路部１４で生成された分圧電圧Ｖｄ１が基準電圧Ｖｒ１になるように該出力制御用トランジスタ１５の動作制御を行う演算増幅器１６とで構成されている。
【００３１】
出力電圧Ｖｏは、分圧回路部１４で分圧され、該分圧電圧Ｖｄ１と基準電圧Ｖｒ１との差電圧を演算増幅器１６で増幅して出力制御用トランジスタ１５のゲートに出力される。このように、演算増幅器１６は、出力制御用トランジスタ１５の動作制御を行って、出力電圧Ｖｏが所望の電圧で一定になるようにしている。なお、基準電圧発生回路部１１は第１基準電圧発生回路部を、分圧回路部１４は第１分圧回路部を、演算増幅器１６は第１演算増幅器をそれぞれなしている。
【００３２】
図３は、第２電源回路３の回路例を示した回路図である。
図３における第２電源回路３は、直流電源７から入力された電圧Ｖｂａｔを出力するスイッチングを行うＰＭＯＳトランジスタからなるスイッチングトランジスタ２１と、該スイッチングトランジスタ２１からの出力信号を平滑して出力端子ＯＵＴに出力する平滑回路部２２とを備えている。
【００３３】
更に、第２電源回路３は、所定の基準電圧Ｖｒ２を生成して出力する基準電圧発生回路部２３と、出力端子ＯＵＴから出力される電圧Ｖｏを分圧して分圧電圧Ｖｄ２を生成し出力する抵抗２４及び２５からなる分圧回路部２６と、基準電圧Ｖｒ２に対する分圧電圧Ｖｄ２の差電圧を増幅して出力する演算増幅器２７と、該演算増幅器２７からの出力信号に応じて前記スイッチングトランジスタ２１のスイッチング制御を行う制御回路部２８とを備えている。なお、基準電圧発生回路部２３は第２基準電圧発生回路部を、分圧回路部２６は第２分圧回路部を、演算増幅器２７は第２演算増幅器をそれぞれなしている。
【００３４】
出力電圧Ｖｏは分圧回路部２６で分圧され、該分圧電圧Ｖｄ２と基準電圧Ｖｒ２との差電圧を演算増幅器２７で増幅する。演算増幅器２７及び制御回路部２８には、制御信号Ｓｃがそれぞれ入力されており、演算増幅器２７及び制御回路部２８は、制御信号Ｓｃがローレベルの場合は作動状態となり、制御信号Ｓｃがハイレベルの場合は作動停止状態になりスイッチングトランジスタ２１はオフして遮断状態になって、出力端子ＯＵＴへの電圧の出力を停止すると共に、第２電源回路３自体の消費電力はほとんど消費しない程度に低減する。
【００３５】
制御回路部２８は、例えば三角波のパルス信号を発生させる発振回路とコンパレータとを備え、該発振回路の出力信号と演算増幅器２７の出力信号の各電圧を該コンパレータで比較し、コンパレータは、該比較結果に応じてスイッチングトランジスタ２１のオン時間を制御する。スイッチングトランジスタ２１から出力された信号は、フライホイールダイオードをなすダイオードＤ１、コイルＬ１及びコンデンサＣ１からなる平滑回路部２２で平滑されて出力端子ＯＵＴへ出力される。
【００３６】
このような構成において、第１電源回路２の出力電圧Ｖｏ１は、第２電源回路３の出力電圧Ｖｏ２よりも少し小さくなるように設定されている。例えば、出力電圧Ｖｏ１を１．８Ｖ、出力電圧Ｖｏ２を１．９Ｖになるように第１電源回路２及び第２電源回路３がそれぞれ設定されている。ここで、制御信号Ｓｃがローレベルで、第２電源回路３が作動し、出力電圧Ｖｏ２及び出力端子ＯＵＴの電圧Ｖｏがそれぞれ１．９Ｖになっている。一方、第１電源回路２では、出力電圧Ｖｏの電圧を１．８Ｖまで低下させるように帰還が働き、演算増幅器１６は、出力制御用トランジスタ１５のゲート電圧を上昇させる。しかし、出力電圧Ｖｏは、第２電源回路３の出力電圧１．９Ｖで固定されているため、演算増幅器１６は、出力制御用トランジスタ１５をオフさせ、第１電源回路２からの電圧出力は停止する。
【００３７】
次に、制御信号Ｓｃがハイレベルになると、第２電源回路３は非作動となり、第２電源回路３からの出力端子ＯＵＴへの電圧出力が停止し、出力端子ＯＵＴの電圧が低下する。出力端子ＯＵＴの電圧が低下して１．８Ｖ未満になると、第１電源回路２の帰還ループが機能し、第１電源回路２は、出力端子ＯＵＴの電圧Ｖｏを１．８Ｖに固定する。このように、第１電源回路２の出力電圧Ｖｏ１を、第２電源回路３の出力電圧Ｖｏ２よりも少し小さくなるように設定することで、第１電源回路２に特別な制御入力端子を追加することなく、第１電源回路２における出力電圧の出力制御を行うことができる。
【００３８】
また、図１〜図３において、第１電源回路２、並びに第２電源回路３の基準電圧発生回路部２３、分圧回路部２６、演算増幅器２７及び制御回路部２８を１つのＩＣに集積しており、場合によってはスイッチングトランジスタ２１を含めて１つのＩＣに集積するようにしてもよい。また、図３のダイオードＤ１の代わりにＮＭＯＳトランジスタ３１を使用してもよく、このようにした場合、図３の第２電源回路３は、図４のようになる。なお、図４では、図１と同じものは同じ符号で示しており、その説明を省略する。また、フライホイールダイオードの代わりに制御回路部２８によって動作制御されるＮＭＯＳトランジスタ３１を使用することは公知であり、ここではその動作の説明を省略する。図４のようにした場合、第１電源回路２、基準電圧発生回路部２３、分圧回路部２６、演算増幅器２７、制御回路部２８及びＮＭＯＳトランジスタ３１は、１つのＩＣに集積することができ、場合によってはスイッチングトランジスタ２１を含めて１つのＩＣに集積するようにしてもよい。
【００３９】
一方、前記説明では第２電源回路３がスイッチングレギュレータである場合を例にして説明したが、第２電源回路３がシリーズレギュレータであってもよく、この場合図１の第２電源回路３は、図５のようになる。
図５において、第２電源回路３は、所定の基準電圧Ｖｒ３を生成して出力する基準電圧発生回路部３５と、出力電圧Ｖｏを分圧して出力する抵抗３６及び３７からなる分圧回路部３８と、出力制御用トランジスタ３９と、分圧回路部３８で生成された分圧電圧Ｖｄ３が基準電圧Ｖｒ３になるように該出力制御用トランジスタ３９の動作制御を行う演算増幅器４０とで構成されている。なお、基準電圧発生回路部３５は第３基準電圧発生回路部を、分圧回路部３８は第３分圧回路部を、演算増幅器４０は第３演算増幅器をそれぞれなしている。
【００４０】
出力電圧Ｖｏは、分圧回路部３８で分圧され、該分圧電圧Ｖｄ３と基準電圧Ｖｒ３との差電圧を演算増幅器４０で増幅して出力制御用トランジスタ３９のゲートに出力される。このように、演算増幅器４０は、出力制御用トランジスタ３９の動作制御を行って、出力電圧Ｖｏが所望の電圧で一定になるようにしている。演算増幅器４０には、制御信号Ｓｃが入力されており、演算増幅器４０は、制御信号Ｓｃがローレベルの場合は作動状態となり、制御信号Ｓｃがハイレベルの場合は作動停止状態になって、出力制御用トランジスタ３９はオフして遮断状態になり、出力端子ＯＵＴへの電圧の出力を停止すると共に、第２電源回路３自体の消費電力はほとんど消費しない程度に低減する。
このような構成の第２電源回路３を使用した場合、第１電源回路２及び第２電源回路３は１つのＩＣに集積するようにしてもよい。
【００４１】
このように、本第１の実施の形態における直流電源装置は、消費電流の小さい負荷である軽負荷に電源を供給する場合に効率の高い第１電源回路２と、消費電流の大きい負荷である重負荷に電源を供給する場合に高効率であるが、軽負荷に電源を供給する場合は効率が低下する第２電源回路３とを入力端子ＩＮと出力端子ＯＵＴとの間に並列に接続し、第１電源回路２は、第２電源回路３の出力電圧を検知して、出力端子ＯＵＴに電圧を出力するか否かを制御するようにした。このことから、第１電源回路２には作動又は非作動に切り換えるための制御信号を不要にすることができるため、回路規模の縮小ができ小型化及びコストダウンを図ることができる。
【００４２】
第２の実施の形態．
前記第１の実施の形態では、第２電源回路３から所定の電圧が出力されている間は、第１電源回路２の出力制御用トランジスタ１５をオフさせて遮断状態にしていたが、第１電源回路２と出力端子ＯＵＴとの間にスイッチング素子を設け、第２電源回路３から所定の電圧が出力されている間は、該スイッチング素子をオフさせて遮断状態にし、第２電源回路３から所定の電圧が出力されていない間は、該スイッチング素子をオンさせて第１電源回路２の出力電圧を出力端子ＯＵＴに出力するようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
【００４３】
図６は、本発明の第２の実施の形態における直流電源装置の構成例を示したブロック図である。なお、図６では、図１と同じものは同じ符号で示しており、ここではその説明を省略すると共に図１との相違点のみ説明する。
図６における図１との相違点は、第１電源回路２の出力端と出力端子ＯＵＴとの間にスイッチング素子をなすダイオード４５を設けたことにある。これに伴って、図１の直流電源装置１を直流電源装置１ａにした。
直流電源装置１ａは、第１電源回路２と、第２電源回路３と、コンデンサ４と、ダイオード４５とを備えている。入力端子ＩＮと出力端子ＯＵＴとの間には、第１電源回路２及びダイオード４５の直列回路と第２電源回路３とが並列に接続されており、出力端子ＯＵＴと接地電圧との間にコンデンサ４が接続されている。
【００４４】
このような構成において、第２電源回路３の出力電圧Ｖｏ２が１．９Ｖに設定されている場合を例にして説明する。
制御信号Ｓｃがローレベルの場合は、第２電源回路３が作動し、出力端子ＯＵＴの電圧Ｖｏが１．９Ｖになっている。また、第１電源回路２から電圧が出力されているが、出力電圧Ｖｏ１が、電圧Ｖｏ（＝１．９Ｖ）にダイオード４５の順方向電圧Ｖｔｈ（＝約０．６Ｖ）を加えた値以下であれば、出力電圧Ｖｏ１は出力端子ＯＵＴに出力されることはない。例えば、出力電圧Ｖｏ１を２．４Ｖに設定すると、第２電源回路３が作動中は、出力電圧Ｖｏ１が出力端子ＯＵＴに出力されることはない。
【００４５】
次に、制御信号Ｓｃがハイレベルになると、第２電源回路３は非作動となり、出力電圧Ｖｏが低下する。出力端子ＯＵＴの電圧Ｖｏが１．８Ｖ未満になると、ダイオード４５が順バイアスとなり出力電圧Ｖｏ１が出力端子ＯＵＴに出力されるようになる。なお、前記ダイオード４５にショットキバリアダイオード等のようなしきい値電圧Ｖｔｈが小さいダイオードを使用することによって、ダイオード４５の順方向電圧が減少した分だけ電源効率を高めることができる。
【００４６】
また、図６において、第１電源回路２、ダイオード４５並びに第２電源回路３の基準電圧発生回路部２３、分圧回路部２６、演算増幅器２７及び制御回路部２８を１つのＩＣに集積しており、場合によっては第２電源回路３のスイッチングトランジスタ２１を含めて１つのＩＣに集積するようにしてもよい。また、図４で示した場合と同様に、第２電源回路３のダイオードＤ１の代わりにＮＭＯＳトランジスタ３１を使用してもよい。このようにした場合、第１電源回路２、ダイオード４５、基準電圧発生回路部２３、分圧回路部２６、演算増幅器２７、制御回路部２８及びＮＭＯＳトランジスタ３１は、１つのＩＣに集積することができ、場合によってはスイッチングトランジスタ２１を含めて１つのＩＣに集積するようにしてもよい。
【００４７】
一方、図５で示した場合と同様に、第２電源回路３がシリーズレギュレータをなしている場合であってもよく、この場合、第１電源回路２、ダイオード４５及び第２電源回路３は１つのＩＣに集積するようにしてもよい。
【００４８】
このように、本第２の実施の形態における直流電源装置は、第２電源回路３の非作動中に第１電源回路２が出力端子ＯＵＴに出力する電圧Ｖｏ１を、第２電源回路３が作動中に第２電源回路３が出力端子ＯＵＴに出力する電圧Ｖｏ２よりも小さく設定することによって、第１電源回路２には特別な制御入力端子を追加することなく、第１電源回路２の出力電圧Ｖｏ１の出力／非出力を制御することができる。
【００４９】
更に、第２電源回路３が作動中であっても、第１電源回路２は常に出力電圧Ｖｏ１を生成して出力しているため、第２電源回路３が非作動になって第１電源回路２から出力端子ＯＵＴに電圧Ｖｏ１が出力される変化点でも、前記第１の実施の形態で説明したような出力電圧Ｖｏに発生するアンダーシュートを抑制することができ、負荷８に並列に接続されているコンデンサ４の容量を小さくすることができる。
【００５０】
なお、前記第１及び第２の各実施の形態では、制御素子としてＰＭＯＳトランジスタを使用した場合を例にして説明したが、該ＰＭＯＳトランジスタの代わりに、Ｎチャネル型ＭＯＳトランジスタや接合型の電界効果トランジスタを使用してもよく、バイポーラトランジスタのＰＮＰトランジスタやＮＰＮトランジスタを使用することも可能である。
【００５１】
【発明の効果】
上記の説明から明らかなように、本発明の直流電源装置によれば、第２電源回路に制御信号を入力するだけで、負荷に供給する電源回路を第１電源回路と第２電源回路のいずれか一方に切り換えることができるため、制御信号を第１電源回路に供給するための回路、及び第１電源回路の制御信号処理回路が不要となり、回路の簡素化及び小型化を図ることができ、コストダウンを図ることができる。
【００５２】
また、第１電源回路は、消費電流の小さい負荷である軽負荷に電源を供給する場合に効率の高い電源回路、例えばシリーズレギュレータであり、第２電源回路３は、消費電流の大きい負荷である重負荷に電源を供給する場合に高効率であるが、軽負荷に電源を供給する場合は効率が低下する電源回路、例えばスイッチングレギュレータであり、負荷の消費電流に応じて第１電源回路及び第２電源回路のいずれ一方を排他的に作動させるようにしたことから、電力変換効率を高めることができると共に省電力化を図ることができる。
【００５３】
更に、第１電源回路の出力端と直流電源装置の出力端子との間にスイッチング素子を挿入したことから、第１電源回路と第２電源回路との切り換え時に発生する直流電源装置の出力電圧のアンダーシュートを低減することができ、該出力端子に接続するコンデンサの小型化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における直流電源装置の構成例を示したブロック図である。
【図２】図１の第１電源回路２の回路例を示した回路図である。
【図３】図１における第２電源回路３の回路例を示した回路図である。
【図４】図１における第２電源回路３の他の回路例を示した回路図である。
【図５】図１における第２電源回路３の他の回路例を示した回路図である。
【図６】本発明の第２の実施の形態における直流電源装置の構成例を示したブロック図である。
【図７】従来の直流電源装置の構成例を示したブロック図である。
【符号の説明】
１，１ａ　直流電源装置
２　第１電源回路
３　第２電源回路
４　コンデンサ
７　直流電源
８　負荷
１１，２３，３５　基準電圧発生回路部
１４，２６，３８　分圧回路部
１５，３９　出力制御用トランジスタ
１６，２７，４０　演算増幅器
２１　スイッチングトランジスタ
２２　平滑回路部
２８　制御回路部
４５　ダイオード
【図１】
2004062331.tif 000003
【図２】
2004062331.tif 000004
【図３】
2004062331.tif 000005
【図４】
2004062331.tif 000006
【図５】
2004062331.tif 000007
【図６】
2004062331.tif 000008
【図７】
2004062331.tif 000009