(57)【要約】【課題】メモリコントローラとメモリデバイス間でデータのやり取りを行わない状態のときにはメモリバスラインの終端部の電圧供給をオフして消費電力を削減する。【解決手段】ＣＰＵ１０が省電力モード移行信号を出力する。ＤＣ／ＤＣコントローラ１２は、省電力モード移行信号が入力されたときにメモリデバイス３０に対するアクセスが検出されなかった場合に、メモリバスライン１４の終端部１６への電圧の供給をオフする。【選択図】        図１
2004326482.tif 000002
【特許請求の範囲】
【請求項１】
メモリデバイスと前記メモリデバイスに対する入出力の制御を行うメモリコントローラとを接続するメモリバスラインの終端部への電圧供給をオフするための省電力モード移行信号を出力する制御手段と、
前記メモリバスラインの終端部に電圧を供給すると共に、前記制御手段から省電力モード移行信号が入力された場合に、前記終端部への電圧の供給をオフする電圧供給手段と、
を含む省電力制御装置。
【請求項２】
前記メモリデバイスに対するアクセスを検出する検出手段を更に含み、
前記電圧供給手段は、省電力モード移行信号が入力されたときに前記検出手段により前記メモリデバイスに対するアクセスが検出されなかった場合に、前記終端部への電圧の供給をオフする請求項１記載の省電力制御装置。
【請求項３】
前記電圧供給手段は、省電力モード移行信号が入力された時点から前記検出手段により前記メモリデバイスに対するアクセスが所定時間検出されなかった場合に、前記終端部への電圧の供給をオフする請求項２記載の省電力制御装置。
【請求項４】
前記電圧供給手段は、省電力モード移行信号が入力された後、前記検出手段により前記メモリデバイスに対するアクセスが検出されない状態が所定時間継続したときに、前記終端部への電圧の供給をオフする請求項２記載の省電力制御装置。
【請求項５】
前記電圧供給手段は、省電力モード移行信号を入力する所定時間以上前から前記メモリデバイスに対するアクセスが前記検出手段により検出されなかった状態で、省電力モード移行信号が入力されたときに、前記終端部への電圧の供給をオフする請求項２記載の省電力制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、省電力制御装置に関し、特に、メモリデバイスとメモリコントローラとを接続するメモリバスラインの終端部への電圧の供給を制御する省電力制御装置に関するものである。
【０００２】
【従来の技術】
従来、ＤＤＲ  ＳＤＲＡＭインタフェースにおいて、メモリコントローラ（ＤＤＲ  ＳＤＲＡＭコントローラ）とメモリデバイス（ＤＤＲ  ＳＤＲＡＭ）とを接続するメモリバスラインの終端部は、常にＩ／Ｏ電源の１／２電圧（１．２５Ｖ（ｔｙｐ））にプルアップされている。これによりメモリデバイスとメモリコントローラとの間でデータのやり取りを行うときに、メモリバスラインの信号が良好に伝達される。
【０００３】
【発明が解決しようとする課題】
しかしながら、終端部の電圧は常に１．２５Ｖにプルアップされているため、メモリデバイスとメモリコントローラとの間でデータのやり取りを行わない状態のときには電力が無駄に消費され続ける、という問題がある。
【０００４】
本発明は、上述した問題を解決するためになされたものであり、メモリデバイスとメモリコントローラとの間でデータのやり取りを行わない状態のときにはメモリバスラインの終端部の電圧供給をオフして消費電力を削減することができる省電力制御装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明の省電力制御装置は、メモリデバイスと前記メモリデバイスに対する入出力の制御を行うメモリコントローラとを接続するメモリバスラインの終端部への電圧供給をオフするための省電力モード移行信号を出力する制御手段と、前記メモリバスラインの終端部に電圧を供給すると共に、前記制御手段から省電力モード移行信号が入力された場合に、前記終端部への電圧の供給をオフする電圧供給手段と、を含んで構成されている。
【０００６】
本発明では、制御手段は、メモリデバイスとメモリデバイスに対する入出力の制御を行うメモリコントローラとを接続するメモリバスラインの終端部への電圧供給をオフするための省電力モード移行信号を出力する。電圧供給手段は、前記メモリバスラインの終端部に電圧を供給すると共に、制御手段から省電力モード移行信号が入力された場合に、終端部への電圧の供給をオフする。
【０００７】
これにより、メモリデバイスとメモリコントローラとの間でデータのやり取りを行わない状態のときにはメモリバスラインの終端部の電圧供給をオフして消費電力を削減することができる。
【０００８】
本発明は、前記メモリデバイスに対するアクセスを検出する検出手段を更に含み、前記電圧供給手段は、省電力モード移行信号が入力されたときに前記検出手段により前記メモリデバイスに対するアクセスが検出されなかった場合に、前記終端部への電圧の供給をオフすることもできる。
【０００９】
このように、省電力モード移行信号が入力されたときにメモリデバイスに対するアクセスが検出されなかった場合に、終端部への電圧の供給をオフすることにより、メモリデバイスとメモリコントローラとの間でデータのやり取りが行われていない状態を実際に確認してから終端部の電圧供給をオフすることができるため、安全性が高まる。
【００１０】
また、本発明において、前記電圧供給手段は、省電力モード移行信号が入力された時点から前記検出手段により前記メモリデバイスに対するアクセスが所定時間検出されなかった場合に、前記終端部への電圧の供給をオフすることもできる。
【００１１】
このように、省電力モード移行信号が入力された時点からメモリデバイスに対するアクセスが所定時間検出されなかった場合に、終端部への電圧の供給をオフすることにより、メモリデバイスに対するアクセス途中で電圧供給がオフされるような事態を防止することができ、安全性が高まる。
【００１２】
また、本発明において、前記電圧供給手段は、省電力モード移行信号が入力された後、前記検出手段により前記メモリデバイスに対するアクセスが検出されない状態が所定時間継続したときに、前記終端部への電圧の供給をオフすることもできる。
【００１３】
このように、省電力モード移行信号が入力された後、メモリデバイスに対するアクセスが検出されない状態が所定時間継続したときに、終端部への電圧の供給をオフすることにより、省電力モード移行信号が入力された時点でメモリデバイスに対するアクセスが検出された場合であっても、その後、メモリデバイスに対するアクセスが検出されなくなった時点から所定時間アクセスされない状態が継続したときに終端部への電圧の供給がオフされるため、メモリデバイスに対するアクセス途中で電圧供給がオフされるような事態を防止することができ、安全性が高まる。
【００１４】
本発明において、前記電圧供給手段は、省電力モード移行信号を入力する所定時間以上前から前記メモリデバイスに対するアクセスが前記検出手段により検出されなかった状態で、省電力モード移行信号が入力されたときに、前記終端部への電圧の供給をオフすることもできる。
【００１５】
このように、省電力モード移行信号を入力する所定時間以上前からメモリデバイスに対するアクセスが検出されなかった状態で、省電力モード移行信号が入力されたときに、終端部への電圧の供給をオフすることにより、メモリデバイスに対するアクセスの途中で電圧の供給がオフされる事態を防止できると共に省電力モード移行信号が入力されたときに即座に前記終端部への電圧の供給をオフすることができるため、効率的に消費電力を削減することができる。
【００１６】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００１７】
図１は、本発明の第１の実施の形態に係るコンピュータシステムのメモリインタフェース及びメモリインタフェース周辺の構成を示すブロック図である。図示されるように、ＣＰＵ１０、ＤＣ／ＤＣコントローラ１２、メモリインタフェースを構成するメモリバスライン１４とその終端部１６、信号線１８、信号線２０、信号線２２、バスブリッジ２４、メモリコントローラ２６、入出力端子２８、及びメモリデバイス（ＤＤＲ  ＳＤＲＡＭ）３０が実装されている。
【００１８】
ＣＰＵ１０は、コンピュータシステム全体の動作を制御する。また、図示しないＲＯＭに記憶されたプログラムにより、メモリバスライン１４の終端部１６（以下、単に終端部１６と呼称する）への電圧供給をオフするための省電力モード移行信号、及び終端部１６への電圧供給をオンするための非省電力モード移行信号を、入出力端子２８及び信号線２２を介してＤＣ／ＤＣコントローラ１２に出力する。
【００１９】
ＤＣ／ＤＣコントローラ１２は、終端部１６に電圧を供給して１．２５Ｖにプルアップさせると共に、ＣＰＵ１０からの省電力モード移行信号或いは非省電力モード移行信号を受けて終端部１６への電圧供給をオン・オフする。
【００２０】
メモリバスライン１４は、メモリデバイス３０とメモリコントローラ２６とを接続する。具体的には、ＲＡＳ（Ｒｏｗ  Ａｄｄｒｅｓｓ  Ｓｔｒｏｂｅ）線、ＣＡＳ（Ｃｏｌｕｍｎ  Ａｄｄｒｅｓｓ  Ｓｔｒｏｂｅ）線、ＷＥ（Ｗｒｉｔｅ  Ｅｎａｂｌｅ）線、及びＯＥ（Ｏｕｔｐｕｔ  Ｅｎａｂｌｅ）線などの制御線や、アドレス線、データ線を含む多数の信号線から構成されている。
【００２１】
終端部１６は、ＤＣ／ＤＣコントローラ１２から電圧が供給されて、１．２５Ｖにプルアップされる。
【００２２】
バスブリッジ２４は、ＣＰＵバス（図示せず）と、ＰＣＩ等の拡張バス（図示せず）とを双方向で接続すると共に、メモリコントローラ２６と入出力端子２８とを備えている。
【００２３】
メモリコントローラ２６は、メモリバスライン１４を介してメモリデバイス３０と接続され、メモリデバイス３０に対する入出力制御を行う。
【００２４】
入出力端子２８は、ＣＰＵ１０とＤＣ／ＤＣコントローラ１２とが信号のやり取りを行うために設けられている。具体的には、ＣＰＵ１０からの省電力モード移行信号或いは非省電力モード移行信号をＤＣ／ＤＣコントローラ１２に出力すると共に、ＤＣ／ＤＣコントローラ１２からの、終端部１６への電圧供給をオフした旨を示す通知（以下、電圧供給オフ通知と呼称）をＣＰＵ１２に入力するための端子である。
【００２５】
信号線１８及び信号線２０は、メモリバスライン１４を構成する信号線のいずれかであり、メモリコントローラ２６とメモリデバイス３０との間のデータ（信号）のやり取り、すなわち、メモリデバイス３０に対するアクセスを検出するためにＤＣ／ＤＣコントローラ１２に接続されている。この信号線の種類は、メモリバスライン１４を構成する信号線であれば特に限定されず、例えば、アドレス線やデータ線とすることができる。また、この信号線の本数は２本に限定されず、１本であってもよいし３本以上であってもよい。
【００２６】
以下、ＣＰＵ１０及びＤＣ／ＤＣコントローラ１２により行われる省電力制御処理について説明する。
【００２７】
図２は、ＣＰＵ１０により行われる省電力モード移行制御処理の流れを示すフローチャートである。
【００２８】
ステップ１００で、省電力モード移行のための条件が成立した場合に、ステップ１０２で、ＤＣ／ＤＣコントローラ１２に対して省電力モード移行信号を出力する。
【００２９】
ステップ１０４では、ＤＣ／ＤＣコントローラ１２からの電圧供給オフ通知の入力を待つ。
【００３０】
図３は、ＤＣ／ＤＣコントローラ１２により行われる電圧供給オフ処理の流れを示すフローチャートである。
【００３１】
ステップ２００では、省電力モード移行信号を入力したか否かを判定する。省電力モード移行信号を入力したと判定した場合には、ステップ２０２で、信号線１８及び信号線２０で伝送される信号を検出したか否か、すなわち、メモリデバイス３０に対するアクセスを検出したか否か、を判定する。メモリデバイス３０に対するアクセスを検出したと判定した場合には、メモリデバイス３０に対するアクセスが終了するのを待つ。
【００３２】
ステップ２０２で、メモリデバイス３０に対するアクセスを検出しなかったと判定した場合には、ステップ２０４で、終端部１６への電圧供給をオフする。
【００３３】
ステップ２０６で、ＣＰＵ１２に対して電圧供給オフ通知を出力する。
【００３４】
なお、本実施の形態において、メモリデバイス３０に対する入出力要求等があった場合には、ＣＰＵ１０により非省電力モード移行信号がＤＣ／ＤＣコントローラ１２に出力される。ＤＣ／ＤＣコントローラ１２はこの信号を入力すると、即座に省電力モードから非省電力モードに移行し、終端部１６への電圧供給を再開する。
【００３５】
このように、メモリコントローラ２６とメモリデバイス３０との間でデータのやり取りを行わない状態のときには終端部１６への電圧供給をオフするようにしたため、終端部１６に常時電圧を供給する場合に比して、消費電力を大幅に削減することができる。
【００３６】
上述した第１の実施の形態では、ＤＣ／ＤＣコントローラ１２が、ＣＰＵ１２から省電力モード移行信号を入力したときにメモリデバイス３０に対するアクセスが検出されなければ、即座に終端部１６への電圧供給をオフする例について説明したが、以下、省電力モード移行信号の入力後、メモリデバイス３０に対するアクセス状態の監視を続け、所定時間アクセスが検出されなかった場合に、終端部１６への電圧供給をオフする第２の実施の形態について説明する。なお、コンピュータシステムの構成及びＣＰＵ１０により行われる省電力モード移行制御処理については第１の実施の形態と同様であるため説明を省略する。
【００３７】
図４は、第２の実施の形態に係るＤＣ／ＤＣコントローラ１２により行われる電圧供給オフ処理の流れを示すフローチャートである。
【００３８】
ステップ３００では、省電力モード移行信号を入力したか否かを判定する。省電力モード移行信号を入力したと判定した場合には、ステップ３０２で、タイマＴに０をセットする。ステップ３０４では、メモリデバイス３０に対するアクセスを検出したか否かを判定する。メモリデバイス３０に対するアクセスを検出したと判定した場合には、ステップ３０２に戻る。
【００３９】
ステップ３０４で、メモリデバイス３０に対するアクセスを検出しなかったと判定した場合には、ステップ３０６で、Ｔをインクリメントする。
【００４０】
ステップ３０８では、Ｔが所定時間Ｔ０以上であるか否かを判定する。Ｔが所定時間Ｔ０未満であると判定した場合には、ステップ３０４に戻って、アクセス状態の監視を続ける。
【００４１】
すなわち、アクセスが検出されない状態が続けば、ステップ３０４からステップ３０８の処理が繰り返されて、Ｔは所定時間Ｔ０に到達するまでインクリメントされ続ける。また、Ｔが所定時間Ｔ０に到達する前にアクセスが検出されれば、ステップ３０２に戻りＴがリセットされて（０がセットされて）、ステップ３０４からステップ３０８の処理が繰り返される。
【００４２】
ステップ３０８で、Ｔが所定時間Ｔ０以上であると判定した場合には、ステップ３１０で、終端部１６への電圧供給をオフする。
【００４３】
ステップ３１２で、ＣＰＵ１２に対して電圧供給オフ通知を出力する。
【００４４】
なお、省電力モードから非省電力モードに移行する場合の処理は、上述した第１の実施の形態と同様であるため説明を省略する。
【００４５】
このように、省電力モード移行信号の入力時点からメモリデバイス３０に対するアクセスが所定時間検出されなかった場合、或いは省電力モード移行信号が入力された後、メモリデバイス３０に対するアクセスが検出されない状態が所定時間継続したときに、終端部１６への電圧供給をオフすることにより、メモリデバイス３０に対するアクセス途中で電圧供給がオフされるような事態を防止することができ、安全性が高まる。
【００４６】
次に、省電力モード移行信号の入力前からメモリデバイス３０に対するアクセス状態を監視し、省電力モード移行信号を入力する所定時間以上前からアクセスが検出されていない状態であれば、省電力モード移行信号を入力したときに即座にメモリバスラインの終端部１６への電圧供給をオフする第３の実施の形態について説明する。なお、コンピュータシステムの構成及びＣＰＵ１０により行われる省電力モード移行制御処理については第１の実施の形態と同様であるため説明を省略する。
【００４７】
以下、図５から図７を用いて、第３の実施の形態に係るＤＣ／ＤＣコントローラ１２により行われる電圧供給オフ処理の流れを説明する。
【００４８】
図５は、タイマＴをスタートさせる割込み処理を示したフローチャートである。図示されるように、メモリデバイス３０に対するアクセスが検出されなくなったときに割込み処理が実行され、ステップ４００で、タイマＴをスタートさせる。
【００４９】
図６は、タイマＴを停止させる割込み処理を示したフローチャートである。図示されるように、メモリデバイス３０に対するアクセスが検出されたときに割込み処理が実行され、ステップ５００で、タイマＴを停止させる。
【００５０】
すなわち、タイマＴは、アクセスが検出されなくなった時点でスタートして以後自動的にカウントアップし、アクセスが検出された時点で、カウントアップを停止する。
【００５１】
図７は、電圧供給オフ処理のメインルーチンを示したフローチャートである。
【００５２】
ステップ６００で、省電力モード移行信号を入力したか否かを判定する。省電力モード移行信号を入力しなかったと判定した場合には、待機状態を続ける。
【００５３】
ステップ６００で、省電力モード移行信号を入力したと判定した場合には、ステップ６０２で、タイマＴが所定時間Ｔ０以上であるか否かを判定する。Ｔが所定時間Ｔ０以上であると判定した場合には、省電力モード移行信号を入力する所定時間Ｔ０以上前からメモリデバイス３０に対するアクセスが検出されていない状態であるため、ステップ６０４で、終端部１６への電圧供給をオフする。
【００５４】
ステップ６０６では、ＣＰＵ１２に対して電圧供給オフ通知を出力する。
【００５５】
ステップ６０２で、Ｔが所定時間Ｔ０未満であると判定した場合には、タイマＴが所定時間Ｔ０以上となるまで、待機状態を続ける。すなわち、Ｔが所定時間Ｔ０に到達するまで電圧の供給はオフされない。
【００５６】
なお、省電力モードから非省電力モードに移行する場合の処理は、上述した第１の実施の形態と同様であるため説明を省略する。
【００５７】
このように、省電力モード移行信号の入力前からメモリデバイス３０に対するアクセスの状態を監視し、省電力モード移行信号を入力する所定時間以上前からアクセスが検出されていない状態であれば、省電力モード移行信号を入力したときに即座にメモリバスラインの終端部１６への電圧供給をオフするようにしたため、効率的に電圧供給をオフして、消費電力を削減することができる。また、本実施の形態では、省電力モード移行命令が入力された時刻をまたがってタイマＴが所定時間Ｔ０に到達した場合や、省電力モード移行命令の入力後にアクセスが検出されない状態となってタイマＴが所定時間Ｔ０に到達した場合にも、電圧供給をオフすることができる。
【００５８】
なお、第２の実施の形態及び第３の実施の形態では、ＤＣ／ＤＣコントローラ１２が、タイマＴを用いて、アクセスが所定時間検出されなかったか否かを判定する例について説明したが、本発明はこのような方法に限定されず、例えば、所定時間おきにアクセスの有無を判定し、アクセスが検出されなかった場合にはフラグをたて、次のアクセスの有無の判定時にアクセスが検出されず、且つフラグがたっていれば、アクセスが所定時間検出されなかったとみなして電圧の供給をオフするようにすることもできる。
【００５９】
なお、上述した各実施の形態では、ＤＣ／ＤＣコントローラ１２が、ＣＰＵ１０からの省電力モード移行信号を入力した後、メモリデバイス３０に対するアクセス状態を判定してから終端部１６への電圧供給をオフする例について説明したが、省電力モード移行信号の入力のみで電圧供給をオフするようにしてもよい。
【００６０】
また、上述した各実施の形態では、ＤＣ／ＤＣコントローラ１２がメモリデバイス３０に対するアクセスの検出を行う例について説明したが、例えば、ＣＰＵ１０がソフトウェア実行中のデータのやり取りの有無から検出するようにしてもよい。
【００６１】
【発明の効果】
本発明に係る省電力制御装置は、メモリデバイスとメモリコントローラとの間でデータのやり取りを行わない状態のときにはメモリバスラインの終端部の電圧供給をオフするため、消費電力を削減することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るコンピュータシステムのメモリインタフェース及びメモリインタフェース周辺の構成を示すブロック図である。
【図２】ＣＰＵにより行われる省電力モード移行制御処理の流れを示すフローチャートである。
【図３】第１の実施の形態に係るＤＣ／ＤＣコントローラにより行われる電圧供給オフ処理の流れを示すフローチャートである。
【図４】第２の実施の形態に係るＤＣ／ＤＣコントローラにより行われる電圧供給オフ処理の流れを示すフローチャートである。
【図５】第３の実施の形態に係るタイマＴをスタートさせる割込み処理を示したフローチャートである。
【図６】第３の実施の形態に係るタイマＴを停止させる割込み処理を示したフローチャートである。
【図７】第３の実施の形態に係るＤＣ／ＤＣコントローラにより行われる電圧供給オフ処理のメインルーチンを示すフローチャートである。
【符号の説明】
１０  ＣＰＵ
１２  ＤＣ／ＤＣコントローラ
１４  メモリバスライン
１６  終端部
１８  信号線
２０  信号線
２２  信号線
２６  メモリコントローラ
２８  入出力端子
３０  メモリデバイス（ＤＤＲ  ＳＤＲＡＭ）
【図１】
2004326482.tif 000003
【図２】
2004326482.tif 000004
【図３】
2004326482.tif 000005
【図４】
2004326482.tif 000006
【図５】
2004326482.tif 000007
【図６】
2004326482.tif 000008
【図７】
2004326482.tif 000009