(57)【要約】【課題】発振周波数のばらつきの少ない出力発振信号を生成可能な発振装置を提供する。【解決手段】誤差アンプ３は、ピークホールド回路１を介して、反転入力端に供給される容量Ｃｒｅｆの充電時間終了時までの充電電圧Ｖ（Ｃｒｅｆ）と、非反転入力端に供給される電圧源Ｖｂｇの電圧Ｖｂｇとの差に応じた電流Ｉｄを生成し、ＬＣ発振回路５と、スイッチ素子ＳＷ１上方に供給する。【選択図】　図１
2004072575.tif 000002
【特許請求の範囲】
【請求項１】
電圧源と抵抗により第１の電流を生成する電流源と、
カレントミラー回路により、前記電流源の第１の電流が供給される第１のスイッチ素子と、
前記第１のスイッチ素子と基準電圧源端の間に配置された容量と、
前記容量に並列に接続された第２のスイッチ素子と、
充電時間終了時までに、前記容量に充電された電圧を保持するピークホールド回路と、
前記電圧源の電圧が非反転入力端に供給され、前記ピークホールド回路で保持した電圧が反転入力端に供給され、前記電圧源からの電圧と前記ピークホールド回路からの電圧の差に基き、第２の電流を生成し、前記第２の電流を前記カレントミラー回路と前記第１のスイッチ素子の間に供給する誤差アンプと、
前記第２の電流が供給される可変容量回路と、インダクタンス回路とにより構成されるＬＣ発振回路と、を具備し、
前記ＬＣ発振回路の出力発振信号により、前記第１と第２のスイッチ素子を逆の状態に動作させることを特徴とする発振装置。
【請求項２】
電圧源と抵抗により第１の電流を生成する電流源と、
カレントミラー回路により、前記電流源の第１の電流が供給される第１のスイッチ素子と、
前記第１のスイッチ素子と基準電圧源端の間に配置された第１の可変容量回路と、
前記第１の可変容量回路に並列に接続された第２のスイッチ素子と、
充電時間終了時までに、前記第１の可変容量回路に充電された電圧を保持するピークホールド回路と、
前記電圧源の電圧または前記電圧源の電圧の分割電圧が非反転入力端に供給され、前記ピークホールド回路で保持した電圧が反転入力端に供給され、前記電圧源からの電圧または前記電圧源の電圧の分割電圧と前記ピークホールド回路からの電圧の差に基き、第２の電流を生成し、前記第２の電流を前記第１の可変容量回路に供給する誤差アンプと、
前記第２の電流が供給される第２の可変容量回路と、インダクタンス回路とにより構成されるＬＣ発振回路と、を具備し、
前記ＬＣ発振回路の出力発振信号により、前記第１と第２のスイッチ素子を逆の状態に動作させることを特徴とする発振装置。
【請求項３】
前記ＬＣ発振回路と前記第１と第２のスイッチ素子の帰還経路に、フリップフロップを具備したことを特徴とする請求項１または請求項２に記載の発振装置。
【請求項４】
電圧源と抵抗により第１の電流を生成する電流源と、
カレントミラー回路により、前記電流源の第１の電流が供給される第１のスイッチ素子と、
前記第１のスイッチ素子と基準電圧源端の間に配置された容量と、
前記容量に並列に接続された第２のスイッチ素子と、
充電時間終了時までに、前記容量に充電された電圧を保持するピークホールド回路と、
前記電圧源の電圧が非反転入力端に供給され、前記ピークホールド回路で保持した電圧が反転入力端に供給され、前記電圧源からの電圧と前記ピークホールド回路からの電圧の差に基き、第２の電流を生成し、前記第２の電流を前記カレントミラー回路と前記第１のスイッチ素子の間に供給する誤差アンプと、
前記第２の電流が供給される可変容量回路と、インダクタンス値が若干異なる第１と第２インダクタンス回路と、前記第１と第２のインダクタンス回路からの出力発振信号を乗算する乗算器とにより構成されるＬＣ発振回路と、を具備し、
前記乗算器の乗算結果により、前記第１と第２のスイッチ素子を逆の状態に動作させることを特徴とする発振装置。
【請求項５】
電圧源と抵抗により第１の電流を生成する電流源と、
カレントミラー回路により、前記電流源の第１の電流が供給される第１のスイッチ素子と、
前記第１のスイッチ素子と基準電圧源端の間に配置された第１の可変容量回路と、
前記第１の可変容量回路に並列に接続された第２のスイッチ素子と、
充電時間終了時までに、前記第１の可変容量回路に充電された電圧を保持するピークホールド回路と、
前記電圧源の電圧が非反転入力端に供給され、前記ピークホールド回路で保持した電圧が反転入力端に供給され、前記電圧源からの電圧または前記電圧源の電圧の分割電圧と前記ピークホールド回路からの電圧の差に基き、第２の電流を生成し、前記第２の電流を前記第１の可変容量回路に供給する誤差アンプと、
前記第２の電流が供給される第２の可変容量回路と、インダクタンス値が若干異なる第１と第２インダクタンス回路と、前記第１と第２のインダクタンス回路からの出力発振信号を乗算する乗算器とにより構成されるＬＣ発振回路と、を具備し、
前記乗算器の乗算結果により、前記第１と第２のスイッチ素子を逆の状態に動作させることを特徴とする発振装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発振装置に関する。
【０００２】
【従来の技術】
従来、マルチバイブレータ型発振装置やリングオシレータ型発振装置が有った。これら発振装置は、容量Ｃと抵抗Ｒ（または電流）の時定数を用いて、発振周波数が決定される。
【０００３】
更にコルピッツ発振回路が存在した。この発振回路は、容量ＣとインダクタンスＬの共振を用いて発振させるものである。
【０００４】
【発明が解決しようとする課題】
マルチバイブレータ型発振装置やリングオシレータ型発振装置の発振周波数は、容量Ｃまたは抵抗Ｒ（または電流）に比例するが、半導体集積回路に内蔵された前記容量Ｃの容量値はばらつきやすく、このため、発振周波数もばらついてしまうという欠点があった。
【０００５】
またコルピッツ発振回路の発振周波数ｆｏｓｃは、一般的に（数１）の式から決定される。
【０００６】
【数１】
2004072575.tif 000003
容量Ｃが、√（ルート）の中にあるため、マルチバイブレータ型発振装置やリングオシレータ型発振装置に比べ、ばらつきは小さくなるが、ばらつき自体はなくならないという欠点があった。
【０００７】
そこで本発明は、発振周波数のばらつきの少ない出力発振信号を生成可能な発振装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
（第１の解決手段）
本発明の発振装置は、
電圧源と抵抗により第１の電流を生成する電流源と、
カレントミラー回路により、前記電流源の第１の電流が供給される第１のスイッチ素子と、
前記第１のスイッチ素子と基準電圧源端の間に配置された容量と、
前記容量に並列に接続された第２のスイッチ素子と、
充電時間終了時までに、前記容量に充電された電圧を保持するピークホールド回路と、
前記電圧源の電圧が非反転入力端に供給され、前記ピークホールド回路で保持した電圧が反転入力端に供給され、前記電圧源からの電圧と前記ピークホールド回路からの電圧の差に基き、第２の電流を生成し、前記第２の電流を前記カレントミラー回路と前記第１のスイッチ素子の間に供給する誤差アンプと、
前記第２の電流が供給される可変容量回路と、インダクタンス回路とにより構成されるＬＣ発振回路と、を具備し、
前記ＬＣ発振回路の出力発振信号により、前記第１と第２のスイッチ素子を逆の状態に動作させることを特徴とする。
【０００９】
（第２の解決手段）
本発明の発振装置は、
電圧源と抵抗により第１の電流を生成する電流源と、
カレントミラー回路により、前記電流源の第１の電流が供給される第１のスイッチ素子と、
前記第１のスイッチ素子と基準電圧源端の間に配置された第１の可変容量回路と、
前記第１の可変容量回路に並列に接続された第２のスイッチ素子と、
充電時間終了時までに、前記第１の可変容量回路に充電された電圧を保持するピークホールド回路と、
前記電圧源の電圧または前記電圧源の電圧の分割電圧が非反転入力端に供給され、前記ピークホールド回路で保持した電圧が反転入力端に供給され、前記電圧源からの電圧または前記電圧源の電圧の分割電圧と前記ピークホールド回路からの電圧の差に基き、第２の電流を生成し、前記第２の電流を前記第１の可変容量回路に供給する誤差アンプと、
前記第２の電流が供給される第２の可変容量回路と、インダクタンス回路とにより構成されるＬＣ発振回路と、を具備し、
前記ＬＣ発振回路の出力発振信号により、前記第１と第２のスイッチ素子を逆の状態に動作させることを特徴とする。
【００１０】
（第３の解決手段）
本発明の発振装置は、
電圧源と抵抗により第１の電流を生成する電流源と、
カレントミラー回路により、前記電流源の第１の電流が供給される第１のスイッチ素子と、
前記第１のスイッチ素子と基準電圧源端の間に配置された容量と、
前記容量に並列に接続された第２のスイッチ素子と、
充電時間終了時までに、前記容量に充電された電圧を保持するピークホールド回路と、
前記電圧源の電圧が非反転入力端に供給され、前記ピークホールド回路で保持した電圧が反転入力端に供給され、前記電圧源からの電圧と前記ピークホールド回路からの電圧の差に基き、第２の電流を生成し、前記第２の電流を前記カレントミラー回路と前記第１のスイッチ素子の間に供給する誤差アンプと、
前記第２の電流が供給される可変容量回路と、インダクタンス値が若干異なる第１と第２インダクタンス回路と、前記第１と第２のインダクタンス回路からの出力発振信号を乗算する乗算器とにより構成されるＬＣ発振回路と、を具備し、
前記乗算器の乗算結果により、前記第１と第２のスイッチ素子を逆の状態に動作させることを特徴とする。
【００１１】
（第４の解決手段）
本発明の発振装置は、
電圧源と抵抗により第１の電流を生成する電流源と、
カレントミラー回路により、前記電流源の第１の電流が供給される第１のスイッチ素子と、
前記第１のスイッチ素子と基準電圧源端の間に配置された第１の可変容量回路と、
前記第１の可変容量回路に並列に接続された第２のスイッチ素子と、
充電時間終了時までに、前記第１の可変容量回路に充電された電圧を保持するピークホールド回路と、
前記電圧源の電圧が非反転入力端に供給され、前記ピークホールド回路で保持した電圧が反転入力端に供給され、前記電圧源からの電圧または前記電圧源の電圧の分割電圧と前記ピークホールド回路からの電圧の差に基き、第２の電流を生成し、前記第２の電流を前記第１の可変容量回路に供給する誤差アンプと、
前記第２の電流が供給される第２の可変容量回路と、インダクタンス値が若干異なる第１と第２インダクタンス回路と、前記第１と第２のインダクタンス回路からの出力発振信号を乗算する乗算器とにより構成されるＬＣ発振回路と、を具備し、
前記乗算器の乗算結果により、前記第１と第２のスイッチ素子を逆の状態に動作させることを特徴とする。
【００１２】
【発明の実施の形態】
（第１の実施例）
図１に、本発明の発振装置の第１の実施例の構成を示す。以下図面に従って説明する。
【００１３】
電圧源Ｖｂｇと、ＮチャンネルＭＯＳトランジスタＭ１、Ｍ２と、電流源Ｉ１と、外付け抵抗Ｒとで電流源を構成する。ＭＯＳトランジスタＭ１、Ｍ２と電流源Ｉ１とにより、ＭＯＳトランジスタＭ２のソースに、電圧源Ｖｂｇの電圧Ｖｂｇが供給される。抵抗Ｒの抵抗値をＲとすると、ＭＯＳトランジスタＭ２に流れる電流Ｉの電流値Ｉは、Ｉ＝Ｖｂｇ／Ｒである。
【００１４】
ＰチャンネルＭＯＳトランジスタＭ３とＭ４のカレントミラー回路により、スイッチ素子ＳＷ１に、電流Ｉが供給される。なおスイッチ素子ＳＷ１には、この電流Ｉに加えて、後述するように、電流Ｉｄが供給される。
【００１５】
容量Ｃｒｅｆが、スイッチ素子ＳＷ１と接地端の間に、配置されている。スイッチ素子ＳＷ２が、容量Ｃｒｅｆに対し並行に配置されている。
【００１６】
スイッチ素子ＳＷ１は、容量Ｃｒｅｆに対する充電用の素子である。スイッチ素子ＳＷ２は、容量Ｃｒｅｆに対する放電用の素子である。スイッチ素子ＳＷ１とＳＷ２の動作は、図２に示す如く、相反する動作を行う。なお、図２に示す正弦波は、後述するＬＣ発振回路５の出力である。
【００１７】
容量Ｃｒｅｆは、電流（Ｉ＋Ｉｄ）に対応する電荷を充電して、スイッチ素子ＳＷ１側に、電圧を発生させる。充電時間終了時までに、容量Ｃｒｅｆに充電された電圧をＶ（Ｃｒｅｆ）とする。
【００１８】
ピークホールド回路１は、ほぼＶ（Ｃｒｅｆ）の電圧を、容量Ｃｒｅｆが放電後次のＶ（Ｃｒｅｆ）になるまで保持する。ピークホールド回路１で保持されている電圧は、誤差アンプ３（ゲインＭ）の反転入力端に供給される。誤差アンプ３の非転入力端には、電圧源Ｖｂｇの電圧Ｖｂｇが供給される。
【００１９】
誤差アンプ３は、２入力電圧の差に基き、電流Ｉｄを出力する。電流Ｉｄは、ＭＯＳトランジスタＭ３とスイッチＳＷ１の間に供給される。
【００２０】
電流Ｉｄは、また発振回路５の可変容量回路７に供給される。可変容量回路７の容量値Ｃは、電流Ｉｄにより変化する。ＬＣ発振回路５は、可変容量回路７の容量値Ｃとインダクタンス回路９のインダクタンス値Ｌに基き、発振信号（電圧）を出力する。この出力発振信号は、スイッチＳＷ１と図示していないがスイッチＳＷ２に供給される。この出力発振信号により、スイッチＳＷ１とＳＷ２は、図２に示す如く、相反する動作を行う。また出力発振信号は、発振装置外に供給される。
【００２１】
なお、外付け抵抗Ｒ、場合によってはインダクタンス回路９以外の構成要素を、同一半導体集積回路上に配置する。この場合、容量Ｃｒｅｆの容量値Ｃｒｅｆと可変容量回路７の容量値Ｃは、同方向および同程度変化する。インダクタンス回路９には、固定容量値の容量を配置することもある。以下の実施例においても、外付け抵抗Ｒ、場合によってはインダクタンス回路９以外の構成要素を、同一半導体集積回路上に配置する。またインダクタンス回路９，９ａ，９ｂには、固定容量値の容量を配置することもある。
【００２２】
次に動作を説明する。
【００２３】
Ａ（１）可変容量回路７の容量値Ｃが大きくなると、ＬＣ発振回路５の出力発振信号の発振周波数ｆｏｓｃは、低くなる。これにより、容量Ｃｒｅｆの充電時間が、√（ルート）倍長くなる（一般式　ｔ＝１／ｆ＝２π＊ルートのＬＣ）。
【００２４】
具体的には、図３に示す如く、ＬＣ発振回路５の出力発振信号の発振周波数ｆｏｓｃが１／２倍になると、容量値Ｃｒｅｆの充電時間は、ルートの２倍になる。これに伴ない、充電時間終了時までに、容量Ｃｒｅｆに充電された電圧Ｖ（Ｃｒｅｆ）は、低くなる。そして、誤差アンプ３の出力電流Ｉｄの電流値が大きくなる。
【００２５】
（２）上述の如く、容量Ｃｒｅｆの容量値Ｃｒｅｆと可変容量回路７の容量値Ｃは、同方向および同程度変化する。可変容量回路７の容量値Ｃが大きくなると、容量Ｃｒｅｆも同程度大きくなる。そして、容量Ｃｒｅｆの充電電圧の傾きは、小さくなる。
【００２６】
具体的には、図３に示す如く、ＬＣ発振回路５の出力発振信号の発振周波数ｆｏｓｃが１／２倍になった場合、容量Ｃｒｅｆに充電される電圧の傾きは、１／２倍となる。これに伴ない、充電時間終了時までに、容量Ｃｒｅｆに充電される電圧Ｖ（Ｃｒｅｆ）は、低くなる。そして、誤差アンプ３の出力電流Ｉｄの電流値が大きくなる。
【００２７】
（３）上記（１）および（２）のように、電流Ｉｄの電流値が大きくなり、容量Ｃｒｅｆの充電電圧Ｖ（Ｃｒｅｆ）と、電圧源Ｖｂｇの電圧Ｖｂｇが等しくなると（誤差０）、ＬＣ発振回路５の出力発振信号の発振周波数ｆｏｓｃは、ばらつき前の周波数に収束する。この結果、ＬＣ発振回路５の出力発振信号の発振周波数ｆｏｓｃがばらついても、もとの発振周波数ｆｏｓｃに収束し、一定となる。
【００２８】
Ｂ（１）可変容量回路７の容量値Ｃが小さくなると、ＬＣ発振回路５の出力発振信号の発振周波数ｆｏｓｃは、高くなる。これにより、容量Ｃｒｅｆの充電時間が、１／√倍短くなる（一般式　ｔ＝１／ｆ＝２π＊ルートのＬＣ）。
【００２９】
具体的には、図示しないが、ＬＣ発振回路５の出力発振周波数の発振周波数ｆｏｓｃが２倍になると、容量値Ｃｒｅｆの充電時間は、ルートの１／（ルートの２）倍になる。これに伴ない、充電時間終了時までに、容量Ｃｒｅｆに充電される電圧Ｖ（Ｃｒｅｆ）は、高くなる。そして、誤差アンプ３の出力電流Ｉｄの電流値が小さくなる。
【００３０】
（２）上述の如く、容量Ｃｒｅｆの容量値Ｃｒｅｆと可変容量回路７の容量値Ｃは、同方向および同程度変化する。可変容量回路７の容量値Ｃが小さくなると、容量Ｃｒｅｆも同程度小さくなる。そして、容量Ｃｒｅｆの充電電圧の傾きは、大きくなる。
【００３１】
具体的には、図示しないが、ＬＣ発振回路５の出力発振信号の発振周波数ｆｏｓｃが２倍になると、容量Ｃｒｅｆに充電される電圧の傾きは、２倍となる。これに伴ない、充電時間終了時までに、容量Ｃｒｅｆに充電された電圧Ｖ（Ｃｒｅｆ）は、高くなる。そして、誤差アンプ３の出力電流Ｉｄの電流値が小さくなる。
【００３２】
（３）上記（１）および（２）のように、電流Ｉｄの電流値が小さくなり、容量Ｃｒｅｆの充電電圧Ｖ（Ｃｒｅｆ）と、電圧源Ｖｂｇの電圧Ｖｂｇが等しくなると（誤差０）、ＬＣ発振回路５の出力発振信号の発振周波数ｆｏｓｃは、ばらつき前の周波数に収束する。この結果、ＬＣ発振回路５の出力発振信号の発振周波数ｆｏｓｃがばらついても、もとの発振周波数ｆｏｓｃに収束し、一定となる。
【００３３】
次に、式を用いて、ＬＣ発振回路５が生成する出力発振信号の発振周波数ｆｏｓｃがばらつくことがないことを説明する。前述したごとく、電圧源Ｖｂｇの電圧Ｖｂｇと、容量Ｃｒｅｆに充電される電圧Ｖ（Ｃｒｅｆ）が等しくなることで、ＬＣ発振回路５の出力発振信号の発振周波数ｆｏｓｃは、ばらつき前の周波数に収束する。
【００３４】
この様子を、式で説明すると、（数２）の式（１）となる。
【００３５】
【数２】
2004072575.tif 000004
また、ＬＣ発振回路５の出力発振信号の発振周波数ｆｏｓｃは、（数３）の式（２）で表すことができる。
【００３６】
【数３】
2004072575.tif 000005
式（１）を変形すると、（数４）の式（３）となる。
【００３７】
【数４】
2004072575.tif 000006
式（３）を、式（２）に代入すると、（数５）の式（４）となる。
【００３８】
【数５】
2004072575.tif 000007
式（４）において、ＣとＣｒｅｆ以外は、一定の値となる。そして、外付け抵抗Ｒ、場合によってはインダクタンス回路９以外を、同一半導体集積回路内に構成した場合、容量Ｃｒｅｆの容量値Ｃｒｅｆと可変容量回路７の容量値Ｃは、連動して同方向および同程度変化する。
【００３９】
そして、式（４）において、ＣとＣｒｅｆとは、分母と分子の関係となっている。この結果、ＬＣ発振回路５の出力発振信号の発振周波数ｆｏｓｃは、可変容量回路７の容量値Ｃのばらつきに影響を受けない。
【００４０】
また、電圧源Ｖｂｇの電圧Ｖｂｇにばらつきがあった場合、電流Ｉの電流値Ｉも連動して同方向に変化するから、上記と同様、ＬＣ発振回路５の出力発振信号の発振周波数ｆｏｓｃは、影響を受けない。これを式に現せれば、Ｉ　＝　Ｖｂｇ／Ｒである。これを、式（４）に代入すると（数６）の式（５）となる。
【００４１】
【数６】
2004072575.tif 000008
式（５）から、ＬＣ発振回路５の出力発振信号の発振周波数ｆｏｓｃは、電圧源Ｖｂｇとは無関係で、抵抗Ｒの抵抗値Ｒによって決まることが判る。
【００４２】
また、外付け抵抗Ｒ、場合によってはインダクタンス回路９以外の構成要素を、同一半導体集積回路内に配置した場合、容量Ｃｒｅｆの容量値Ｃｒｅｆと可変容量回路７の容量値Ｃは、連動して同方向および同程度変化する。
【００４３】
そして、式（５）において、ＣとＣｒｅｆとは、分母と分子の関係となっている。この結果、ＬＣ発振回路５の出力発振信号の発振周波数ｆｏｓｃは、可変容量回路７の容量値Ｃのばらつきに影響を受けない。
【００４４】
ＬＣ発振回路５の出力発振信号の発振周波数ｆｏｓｃは、式（５）から判るように、外付け抵抗Ｒの抵抗値Ｒを変えることにより、変わることが可能となっている。
【００４５】
（第１の実施例の変形例）
図４に、本発明の発振装置の第１の実施例の変形例の構成を示す。図１と異なるのは、ＬＣ発振回路５からスイッチ素子ＳＷ１とＳＷ２の帰還経路に、フリップフロップ（Ｎ分周）１１を配置している点である。
【００４６】
本変形例によれば、第１の実施例の効果に加えて、容量Ｃｒｅｆの充放電のタイミングの精度を上げることが出来る。
【００４７】
（第２の実施例）
図５に、本発明の発振装置の第２の実施例の構成を示す。本実施例は、次に述べる２点で第１の実施例と異なる。
【００４８】
（１）容量Ｃｒｅｆの代わりに、可変容量回路２１を配置する。そして、誤差アンプ３の出力電流Ｉｄは、可変容量回路２１に供給される。従って、可変容量回路２１には、電流（Ｉ＋Ｉｄ）が供給される。
【００４９】
（２）誤差アンプ３の非反転入力端に供給する電圧は、電圧源Ｖｂｇの電圧Ｖｂｇを抵抗Ｒ１とＲ２で分割された電圧である。勿論、電圧源Ｖｂｇの電圧Ｖｂｇを、直接誤差アンプ３の非反転入力端に供給しても良い。
【００５０】
動作説明は避けるが、第１の実施例と同様、ＬＣ発振回路５の出力発振信号の発振周波数ｆｏｓｃは、ばらつきが少なく、一定に出来る。
【００５１】
なお、図示しないが、変形例として、ＬＣ発振回路５からスイッチ素子ＳＷ１とＳＷ２の帰還経路に、フリップフロップ（Ｎ分周）を配置する。
【００５２】
本変形例によれば、前記効果に加えて、可変容量回路２１の充放電のタイミングの精度を上げることが出来る。
【００５３】
（第３の実施例）
図６に、本発明の発振装置の第３の実施例の構成を示す。この実施例は、第２の実施例の変形例で述べたフリップフロップを配置出来ない場合に対応する発振装置の構成である。第２の実施例と異なる点を述べる。
【００５４】
（１）電圧源として、ＮチャンネルＭＯＳトランジスタＭ５を配置する。トランジスタＭ５のゲートとドレインは、ＮチャンネルＭＯＳトランジスタＭ１のソースに接続され、これのソースは接地されている。
【００５５】
（２）ＬＣ発振回路５ａに、２個のインダクタンス回路９ａと９ｂを配置する。インダクタンス回路９ａのインダクタンス値Ｌ１とインダクタンス回路９ｂのインダクタンス値Ｌ２は、若干異なっている。
【００５６】
記載は避けるが、この実施例でも、ＬＣ発振回路５ａの出力発振信号の発振周波数ｆｏｓｃは、ばらつきが少なく、一定に出来る。
【００５７】
可変容量回路７とインダクタンス回路９ａで生成される出力発振信号（電圧）と、可変容量回路７とインダクタンス回路９ｂで生成される出力発振信号（電圧）を、乗算器３１で乗算する。この乗算された信号を、スイッチ素子ＳＷ１とＳＷ２に供給する。
【００５８】
発振装置外に対するＬＣ発振回路５ａの出力発振信号としては、図６に示すように、インダクタンス回路９ａより出力する。または、発振装置外に対するＬＣ発振回路５ａの出力発振信号としては、インダクタンス回路９ｂより出力しても良い。
【００５９】
動作説明は避けるが、ＬＣ発振回路５ａの出力発振信号の発振周波数ｆｏｓｃは、ばらつきが少なく、一定に出来る。更に、可変容量回路２１の充放電のタイミングの精度を上げることが出来る。
【００６０】
図４で示した第１の実施例の変形例で示すフリップフロップ１１が、配置出来ない場合、図１で示したＬＣ発振回路５の代わりに、図６で示すＬＣ発信回路５ａを採用しても良い。この場合、上述と同様、発振装置外に対するＬＣ発振回路５の出力発振信号としては、インダクタンス回路９ａまたは９ｂより出力する。
【００６１】
【発明の効果】
本発明の発振装置によれば、発振周波数のばらつきの少ない出力発振信号を生成することが出来る。
【図面の簡単な説明】
【図１】本発明の発振装置の第１の実施例の構成を示す図である。
【図２】図１の発振装置の動作を説明するための波形図である。
【図３】図１の発振装置の動作を説明するための波形図である。
【図４】本発明の発振装置の第１の実施例の変形例の構成を示す図である。
【図５】本発明の発振装置の第２の実施例の構成を示す図である。
【図６】本発明の発振装置の第３の実施例の構成を示す図である。
【符号の説明】
１・・ピークホールド回路、３・・誤差アンプ、５，５ａ・・ＬＣ発振回路、７・・可変容量回路、９，９ａ，９ｂ・・インダクタンス回路、２１・・可変容量回路、Ｍ１，Ｍ２，Ｍ５・・ＮチャンネルＭＯＳトランジスタ、Ｍ３，Ｍ４・・ＰチャンネルＭＯＳトランジスタ、ＳＷ１，ＳＷ２・・スイッチ素子、Ｃｒｅｆ・・容量、Ｖｂｇ・・電圧源、Ｉ１・・電流源、Ｒ，Ｒ１，Ｒ２・・抵抗。
【図１】
2004072575.tif 000009
【図２】
2004072575.tif 000010
【図３】
2004072575.tif 000011
【図４】
2004072575.tif 000012
【図５】
2004072575.tif 000013
【図６】
2004072575.tif 000014