(57)【要約】【課題】定常損失と消費電力をともに低減可能な電源回路を提供する。【解決手段】インバータ回路１００では、負荷電流Ｉｏが低い時は制御装置１１０からの通知信号ＯＣをＬにし、フォトカプラ１０７をオフにし抵抗Ｒ７を有効にする。その結果、シャントレギュレータ１０５のシンク電圧は低くなり、ＩＧＢＴ１０１，１０２への印加電圧ＶＮ，ＶＰが低くなるように電源制御回路１０４によりトランジスタＱ３が調整される。印加ゲート電圧が低くなりコレクタ・エミッタ間電圧が高くなるので定常損失が少なくなる。負荷電流Ｉｏが所定値以上の場合は、電流通知信号ＯＣをＨとし抵抗Ｒ７を短絡する。その結果、シャントレギュレータ１０５のシンク電圧は高くなり、ＩＧＢＴ１０１，１０２への印加電圧が高くなるようにトランジスタＱ３が調整される。印加ゲート電圧を大きくするのでコレクタ・エミッタ間電圧が低くなり定常損失は少なくなる。【選択図】　図１
2004015884.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子と、
要求される前記スイッチング素子からの出力コレクタ電流が所定の電流値以下又は未満の場合には、前記スイッチング回路のゲート端子に所定の第１のゲート電圧を印加し、前記出力コレクタ電流が前記所定の電流値より大きい又は以上の場合には、前記スイッチング回路のゲート端子に前記第１のゲート電圧より大きい所定の第２のゲート電圧を印加するゲート電圧印加回路と
を有するスイッチング回路
【請求項２】
前記スイッチング素子は、ＩＧＢＴ（絶縁ゲート・バイポーラ・トランジスタ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ））である
請求項１に記載のスイッチング回路。
【請求項３】
前記ゲート電圧印加回路は、要求される前記スイッチング素子からの出力コレクタ電流を複数の前記所定の電流値と比較し、当該各電流値との比較結果に基づいて、前記スイッチング回路のゲート端子に印加する電圧を切り換える
請求項１又は２に記載のスイッチング回路。
【請求項４】
ゲート端子に印加される電圧に応じて動作されるスイッチング素子と、
要求される負荷電流値が所定の閾値以下又は未満か、又は、前記所定の閾値より大きい又は以上かを選択する制御回路と、
前記選択された出力電流値に応じて決定される所定の電圧値の電圧を生成する電圧源回路と、
前記制御回路からの指示に基づいて、前記生成された前記所定の電圧値の電圧を前記スイッチング素子の前記ゲート端子に印加する駆動回路と、
を有し、
前記制御回路は、前記スイッチング素子から前記選択された負荷電流値の電流が出力されるように、前記駆動回路に前記スイッチング素子のオン又はオフを指示する信号を出力する
電源回路。
【請求項５】
前記制御回路は、前記負荷電流値として、第１の電流値又は前記第１の電流値より大きい第２の電流値のいずれかを選択し、
前記電圧源回路は、前記第１の電流値が選択された場合には第１の電圧を生成し、前記第２の電流値が選択された場合には前記所定の第１の電圧よりも高い第２の電圧を生成し、
前記駆動回路は、前記制御回路からの指示に基づいて、前記生成された前記第１の電圧又は前記第２の電圧を前記スイッチング素子の前記ゲート端子に印加し、
さらに前記制御回路は、前記スイッチング素子から前記選択された前記第１または第２の電流値の電流が出力されるように、前記駆動回路に前記スイッチング素子のオン又はオフを指示する信号を出力する
請求項４に記載の電源回路。
【請求項６】
前記スイッチング素子は、ＩＧＢＴ（絶縁ゲート・バイポーラ・トランジスタ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ））である
請求項４又は５に記載の電源回路。
【発明の詳細な説明】
【０００１】
【技術分野】
本発明は、例えば電気自動車等の大電力を要する装置・機器のその電力の制御等に適用されて好適な、電圧駆動型素子、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｐｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）等を用いたスイッチング回路及びインバータ回路等の電源回路に関する。
【０００２】
【背景技術】
従来、電気自動車、電車、エレベータあるいはエアコン等の大電力を要する装置の電源等に用いるパワー素子としては、バイポーラのサイリスタやトライアック，パワー・トランジスタなどが一般的であった。しかし近年、高速なスイッチング特性や制御の容易さ等の特長により、ＭＯＳ−ＦＥＴやＩＧＢＴが用いられるようになっており、さらには、その低いオン電圧特性からＩＧＢＴが広く用いられるようになっている。
ＩＧＢＴは、一定のゲート電圧をゲート端子へ印加することにより、そのオンオフを制御するスイッチング素子である。
【０００３】
ところで、ＩＧＢＴのコレクタ電流（Ｉｃ）−コレクタ・エミッタ間電圧（Ｖｃｅ）の特性は、ゲート・エミッタ間電圧（Ｖｇｅ）に大きく依存している。具体的には、図３に示すように、ゲート・エミッタ間電圧（Ｖｇｅ）が低いとオン電圧が大きくなり、ゲート・エミッタ間電圧（Ｖｇｅ）が高いとオン電圧は小さくなる。また、スイッチング素子における定常損失は、コレクタ電流（Ｉｃ）とコレクタ・エミッタ間電圧（Ｖｃｅ）の積で求められる。従って、定常損失を小さくするためには、ゲート・エミッタ間電圧（Ｖｇｅ）を可能な限り大きくしておくのが有効である。そこで一般的には、１５Ｖ前後の電圧をゲートに印加するようにしている場合が多い。
【０００４】
しかしながら一方で、ＩＧＢＴのゲートに電圧を印加しオンさせるためには、ゲート・エミッタ間容量とゲートコレクタ間容量の和である入力容量に電荷を充電することが必要である。そのため、ＰＷＭ駆動でＩＧＢＴをオン／オフさせるインバータのような用途の場合、所定の周期で入力容量の充放電を行うことが必要となる。そしてその結果、ＩＧＢＴの入力容量が大きいほど、また、ゲート・エミッタ間電圧を大きくするほど、駆動回路の消費電力は大きくなってしまうという問題が生じる。
また、システムに要求される耐圧や最大スイッチング電流が大きくなるほど、容量・サイズの大きいＩＧＢＴを使用する必要が生じ、それに伴って当然に入力容量は大きくなり、駆動回路の消費電力も大きくなるという問題も生じる。
【０００５】
【発明の開示】
本発明は、前述したような問題点に鑑みてなされたものであって、その目的は、定常損失を低減した状態で、消費電力を低減することのできるスイッチング回路を提供することにある。
また、本発明の他の目的は、定常損失を低減した状態で消費電力を低減することのできる電源回路を提供することにある。
【０００６】
前記目的を達成するために、本発明の第１の観点によれば、本発明のスイッチング回路は、スイッチング素子と、前記スイッチング素子からの出力コレクタ電流が所定の電流値以下又は未満の場合には、前記スイッチング回路のゲート端子に所定の第１のゲート電圧を印加し、前記出力コレクタ電流が前記所定の電流値より大きい又は以上の場合には、前記スイッチング回路のゲート端子に前記第１のゲート電圧より大きい所定の第２のゲート電圧を印加するゲート電圧印加回路とを有する。
好適な一具体例としては、前記スイッチング素子は、ＩＧＢＴである。
【０００７】
このような構成のスイッチング回路によっては、出力コレクタ電流が小さい領域では印加ゲート電圧を低くするので、コレクタ・エミッタ間電圧が高くなり、これにより定常損失が少なくなり、出力コレクタ電流が大きい領域では印加ゲート電圧を大きくするので、コレクタ・エミッタ間電圧が低くなり、これにより定常損失を少なくすることができる。そして、この結果、定常損失を低く維持した状態で、駆動回路の消費電源を低減することができる。
【０００８】
なお、好適な他の例としては、前記ゲート電圧印加回路においては、要求される前記スイッチング素子からの出力コレクタ電流を、例えば２以上の複数の前記所定の電流値と比較し、当該各電流値との比較結果に基づいて、前記スイッチング回路のゲート端子に印加する電圧を決定し切り換えるようにしてよい。
このようにすれば、条件をより細かく設定することができ、消費電力の低減と定常損失の低減をより最適な状態に設定することができる。
【０００９】
また、本発明の第２の観点によれば、本発明の電源回路は、いわゆるインバータ回路であって、ゲート端子に印加される電圧に応じて動作されるスイッチング素子と、要求される負荷電流値が所定の閾値以下又は未満か、又は、前記所定の閾値より大きい又は以上かを選択する制御回路と、前記選択された出力電流値に応じて決定される所定の電圧値の電圧を生成する電圧源回路と、前記制御回路からの指示に基づいて、前記生成された前記所定の電圧値の電圧を前記スイッチング素子の前記ゲート端子に印加する駆動回路とを有し、前記制御回路は、前記スイッチング素子から前記選択された電流値の電流が出力されるように、前記駆動回路に前記スイッチング素子のオン又はオフを指示する信号を出力する。
【００１０】
好適な一例としては、前記比較される閾値は１つであり、これにより出力電流値が２種類の値をとるように構成するものである。すなわち、前記制御回路は、前記負荷電流値として、第１の電流値又は前記第１の電流値より大きい第２の電流値のいずれかを選択し、前記電圧源回路は、前記第１の電流値が選択された場合には第１の電圧を生成し、前記第２の電流値が選択された場合には前記所定の第１の電圧よりも高い第２の電圧を生成し、前記駆動回路は、前記制御回路からの指示に基づいて、前記生成された前記第１の電圧又は前記第２の電圧を前記スイッチング素子の前記ゲート端子に印加し、さらに前記制御回路は、前記スイッチング素子から前記選択された前記第１または第２の電流値の電流が出力されるように、前記駆動回路に前記スイッチング素子のオン又はオフを指示する信号を出力する。
好適な一具体例としては、前記スイッチング素子は、ＩＧＢＴである。
【００１１】
このような構成のスイッチング回路によっては、要求される負荷電流が小さい領域ではゲートに印加する電圧を低くするので、コレクタ・エミッタ間電圧が高くなり、これにより定常損失が少なくなり、要求される負荷電流が大きい領域ではゲートに印加する電圧を大きくするので、コレクタ・エミッタ間電圧が低くなり、これにより定常損失を少なくすることができる。すなわち、定常損失を低く維持した状態で、駆動回路の消費電力を低減することができる。
【００１２】
このように本発明によれば、定常損失を低減した状態で、消費電力を低減することのできるスイッチング回路を提供することができる。
また、定常損失を低減した状態で消費電力を低減することのできる電源回路を提供することができる。
【００１３】
【発明の実施の形態】
本発明の一実施の形態について、図１〜図３を参照して説明する。
図１は、ＩＧＢＴを用いた３相交流インバータの、１相分のインバータ回路１００を示す回路図である。
このインバータ回路１００においては、基準電位ＶＳと負荷用電源ＶＢの間に直列に２つのＩＧＢＴＱ１，Ｑ２及びダイオードＤ１，Ｄ２が接続されており、これらＩＧＢＴＱ１，Ｑ２が交互にオン／オフすることにより、負荷Ｌ１へ交流電流Ｉｏを出力する。
【００１４】
ＩＧＢＴＱ１，Ｑ２のゲートは、それぞれ、ゲート抵抗Ｒ１，Ｒ２を介してバッファ１０１，１０２の出力に接続されている。
バッファ１０１，１０２の電源は、電源回路１０３によって供給される互いに絶縁された電源ＶＮ，ＶＰに接続されており、またバッファ１０１，１０２の入力は、制御装置１１０が出力する制御信号であるＮＤ、ＰＤに、フォトカプラ１０８，１０９を介して絶縁された状態で接続されている。
これにより、制御装置１１０からの所定の周波数のＰＷＭ制御信号に基づいて、ＩＧＢＴＱ１，Ｑ２が交互にオン／オフされて、負荷Ｌ１に対して所定の正弦波の出力電流Ｉｏが生成される。
【００１５】
電源回路１０３は、制御用電源ＶＣＣから絶縁した電源ＶＮ，ＶＰを生成する回路であり、本実施の形態においてはフライバックコンバータである。すなわち、電源回路１０３は、トランスＬ２の一次側巻線の通電時に蓄えたエネルギーを、遮断時に２次側に伝達する構成であり、トランスＬ２の他に、逆流防止ダイオードＤ３，Ｄ４、平滑コンデンサＣ１，Ｃ２、一次側巻線への通電をオン／オフするトランジスタＱ３、トランジスタＱ３をＰＷＭ駆動する電源制御回路１０４、及び、出力電圧をモニタし電源制御回路１０４へ通知するためのフィードバック回路を有する。
【００１６】
そのフィードバック回路は、出力電圧を分圧する抵抗Ｒ５〜Ｒ７、分圧した電圧が所定の電圧以上となると電流をシンクするシャントレギュレータ１０５、シャントレギュレータ１０５がシンクする電流によってオンするフォトカプラ１０６、及び、フォトカプラの入力電流を制限する制限抵抗Ｒ８を有する。そして、制御装置１１０が出力する電流通知信号ＯＣがハイレベル（Ｈレベル）の時にはフォトカプラ１０７がオンし、抵抗Ｒ７の両端を短絡する構成となっている。
【００１７】
このような構成のインバータ回路１００においては、出力電流Ｉｏのピークを所定の電流Ｉｔｈ以下で動作させる場合、制御装置１１０は電流通知信号ＯＣをロウレベル（Ｌレベル）とする。この時、フォトカプラ１０７はオフのため、電源回路１０３のシャントレギュレータ１０５の入力電圧ＶＩは、式（１）のようになる
【００１８】
【数１】
ＶＩ＝ＶＮ×（Ｒ６＋Ｒ７）／（Ｒ５＋Ｒ６＋Ｒ７）　…（１）
【００１９】
シャントレギュレータ１０５が出力電流をシンクし始める入力電圧をＶｒｅｆとすれば、式（２）の条件を満たす時にフォトカプラ１０６はオンする。
【００２０】
【数２】
ＶＮ×（Ｒ６＋Ｒ７）／（Ｒ５＋Ｒ６＋Ｒ７）＞Ｖｒｅｆ　…（２）
【００２１】
電源制御回路１０４は、フォトカプラ１０６のオン／オフに応じて、式（３）を満たすように、トランジスタＱ３のオン／オフ時間を調整する。
なお、ＶＰにはＶＮと同等の負荷が接続されているものとし、１次側と２次側の巻数比もＶＮと同一であるため、ＶＰは常にＶＮと同じ電圧に保たれる。
【００２２】
【数３】
2004015884.tif 000003
【００２３】
一方、出力電圧Ｉｏを大きくし、ピーク電流を所定の電流Ｉｔｈ以上とするときは、制御装置１１０は電流通知信号ＯＣをハイレベル（Ｈレベル）とする。このときフォトカプラ１０７はオンとなるため抵抗Ｒ７の両端は短絡され、電源回路１０３のシャントレギュレータ１０５の入力電圧ＶＩは、式（４）のようになる。
【００２４】
【数４】
ＶＩ＝ＶＮ×Ｒ６／（Ｒ５＋Ｒ６）　　　　　　　　　　…（４）
【００２５】
これより、シャントレギュレータ１０５が出力電流をシンクし始める入力電圧をＶｒｅｆとすると、式（５）の条件を満たすときにフォトカプラ１０６がオンすることとなり、さらにこの結果、電源制御回路１０４は、フォトカプラ１０６のオン／オフに基づいて、式（６）を満たすようにトランジスタＱ３のオン／オフ時間を調整することとなる。
【００２６】
【数５】
ＶＮ×Ｒ６／（Ｒ５＋Ｒ６）＞Ｖｒｅｆ　　　　　　　　…（５）
【００２７】
【数６】
2004015884.tif 000004
【００２８】
電流通知信号ＯＣがロウレベル（Ｌレベル）の時の電源回路出力電圧をＶＧＬ、電流通知信号ＯＣがハイレベル（Ｈレベル）の時の電源回路出力電圧をＶＧＨとすれば、ＶＧＬとＶＧＨの関係は、式（７）のようになる。
【００２９】
【数７】
2004015884.tif 000005
【００３０】
図２に、負荷Ｌ１に流れる出力電流Ｉｏと、制御装置１１０が出力する電流通知信号ＯＣの関係を示す。
また、図３に、ＩＧＢＴコレクタ電流Ｉｃ−コレクタ・エミッタ間電圧Ｖｃｅ特性における、ゲート・エミッタ間電圧Ｖｇｅ依存性を示す。
図示のごとく、同じ出力コレクタ電流Ｉｃで比較した場合、Ｖｇｅが大きいほどＶｃｅが小さくなる。ＩＧＢＴがオンしているときの定常損失はＩｃ×Ｖｃｅであるから、Ｖｇｅが大きいほど定常損失は小さく、Ｉｃが大きくなるほどその差は顕著になり、逆にＩｃが小さいときはその差は小さい。
【００３１】
このように、従来の設計手法では、出力電流Ｉｏの大小に関係なく、電源回路の出力電圧はＶＧＨで一定であり、その結果、図３に示す曲線ａ−ｃ上でＩＧＢＴを使用することになっていた。これに対して、本実施の形態の電源回路においては、出力電流Ｉｏのピークが所定の電流値Ｉｔｈ以下の場合には、電源回路の出力電圧をＶＧＨより低いＶＧＬとし、図３に示す曲線ａ−ｂ上でＩＧＢＴを使用するようにしている。
通常は、最大電流条件下での損失を前提に熱設計を行うことが多く、出力電流Ｉｏが小さい場合には、Ｉｃ，Ｖｃｅともに小さいため発生する損失も小さく、Ｖｇｅの低下に伴いＶｃｅが少々大きくなっても問題にならないことが多い。
【００３２】
例えば、電気自動車やハイブリッドカー等のモータ駆動にインバータを用いる場合には、常に最大の出力電流が要求されるのではなく、運転状況に応じて最適な出力電流を制御することになる。システムによっては、最大電流で動作する割合が極めて小さいこともある。従来の構成では、出力電流の大小に関係なく駆動回路の消費電力は一定であったが、上記のような構成とすれば、出力電流が小さいときは電源回路の出力電圧を小さくするため、駆動回路の平均消費電力を抑え、制御用電源ＶＣＣを供給しているバッテリーの負担を軽減することが可能となる。
【００３３】
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
たとえば、前述した実施の形態においては、電源回路の出力電流を１つの切り替え信号により２系統に切り替えることとした。しかし、要望される負荷電流の条件、用途等に応じて、複数系統、すなわち３以上の複数の負荷電流に対応するように出力電流を切り替えるようにしてもよい。複数の電流値を閾値として設定し、電流通知信号を複数用意し、電源回路１０３内の分圧抵抗及び短絡用フォトカプラを設定する出力電流の数に対応して設けることで、そのような場合にも対応可能である。
また、前述した実施の形態はスイッチング素子としてＩＧＢＴを用いた例で説明したが、ＭＯＳ−ＦＥＴ等を用いて同様の効果が得られることは言うまでもない。
【図面の簡単な説明】
【図１】図１は、本発明の一実施の形態の電源回路の構成を示す回路図である。
【図２】図２は、図１に示した電源回路の、負荷に流れる出力電流と制御装置が出力する電流通知信号の関係を示す図である。
【図３】図３は、ＩＧＢＴのコレクタ電流−コレクタ・エミッタ間電圧の特性を示す図である。
【符号の説明】
１００…インバータ回路
Ｑ１，Ｑ２…ＩＢＤＴ
Ｄ１〜Ｄ４…ダイオード
Ｒ１〜Ｒ１２…抵抗
Ｌ１…負荷
Ｌ２…トランス
Ｃ１、Ｃ２…平滑コンデンサ
１０１，１０２…バッファ
１０３…電源回路
１０４…電源制御回路
１０５…シャントレギュレータ
１０６〜１０９…フォトカプラ
１１０…制御装置
【図１】
2004015884.tif 000006
【図２】
2004015884.tif 000007
【図３】
2004015884.tif 000008