(57)【要約】【課題】低背化、小型化されているとともに、良好な特性を有する分波器を提供する。【解決手段】複数の基板７が積層されているパッケージに、中心周波数の異なる送信側フィルタ４と受信側フィルタ４とが搭載されている。上記基板の少なくとも１つが、上記送信側フィルタ４と上記受信側フィルタ６との間の位相を整合する整合素子２と、上記送信側フィルタ４および受信側フィルタ６における外部端子の少なくとも１つに接続されている配線とを備え、さらに、前記整合素子２と前記配線との間に、グランドに接続されている電極を有する。【選択図】　図１
2004080233.tif 000002
【特許請求の範囲】
【請求項１】
複数の基板が積層されているパッケージに、中心周波数の異なる送信側フィルタと受信側フィルタとが搭載されている分波器であって、
上記基板の少なくとも１つが、
上記送信側フィルタと上記受信側フィルタとの間の位相を整合する遅延線と、上記送信側フィルタおよび受信側フィルタにおける外部端子の少なくとも１つに接続されている配線とを備え、
さらに上記遅延線と上記配線との間に、グランドに接続されている電極を備えていることを特徴とする分波器。
【請求項２】
複数の基板が前記遅延線を備えるとともに、複数の基板が前記配線を備えており、
遅延線を備えている或る基板と、該遅延線とが積層方向で重なっている配線を備えている別の基板との間に位置する基板が、該遅延線と該配線とを分離するようにグランドに接続された電極を備えていることを特徴とする請求項１に記載の分波器。
【請求項３】
前記配線は、送信側フィルタの入力用外部端子に接続されていることを特徴とする請求項１または２に記載の分波器。
【請求項４】
上記基板の少なくとも１つが、上記送信側フィルタの外部端子に接続されている配線と、上記受信側フィルタの外部端子に接続されている配線との間に、上記遅延線を備えていることを特徴とする請求項１ないし３のいずれか１項に記載の分波器。
【請求項５】
上記基板の少なくとも１つが、上記送信側フィルタの外部端子に接続されている配線と、上記受信側フィルタの外部端子に接続されている配線との間に、グランドに接続された電極を備えていることを特徴とする請求項１ないし４のいずれか１項に記載の分波器。
【請求項６】
前記配線は、ビアホールで形成されていることを特徴とする請求項１ないし５のいずれか１項に記載の分波器。
【請求項７】
前記送信側フィルタおよび受信側フィルタとパッケージに備えられている外部電極とは、前記ビアホールを介して接続されていることを特徴とする請求項６に記載の分波器。
【請求項８】
前記ビアホールは、各基板の外周付近に配置されていることを特徴とする請求項６または７に記載の分波器。
【請求項９】
前記送信側フィルタおよび受信側フィルタは、弾性表面波フィルタであることを特徴とする請求項１ないし８のいずれか１項に記載の分波器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パッケージングされた分波器に関し、特に、弾性表面波素子を用いるパッケージングされた分波器に関するものである。
【０００２】
【従来の技術】
近年の電子機器では、多機能化、小型化、軽量化が進んでいる。それに伴い、電子部品に対しても多機能化が要求されている。このような背景の中、携帯電話機等の通信装置に使用される分波器に対しても同様に、さらなる低背化・小型化が要求されている。このような分波器は、少なくとも受信用フィルタおよび送信用フィルタを備え、これらフィルタにより必要な受信信号および送信信号のみを選択している。そして、上記分波器は、これら受信信号と送信信号とが干渉しないように整合素子を備えている。
【０００３】
上記分波器を低背化するためには、１）フィルタを薄くする、２）上記分波器のパッケージにおける上記フィルタが実装される部分を薄くする、２つの方法が挙げられる。しかしながら、上記１）の方法では、フィルタを薄くするのには製造上の限界があるため、２）の方法が有効である。
【０００４】
特に、パッケージに整合素子を内蔵する場合には、整合素子インピーダンスを調整するため、また整合素子間および整合素子と他の線路との相互干渉を抑制するために、整合素子間にグランド層を設けることが一般的に行われている。しかし、グランド層を設けるにはその分のセラミック層が必要であり、そのセラミック層が分波器の低背化を妨げていた。
【０００５】
この低背化を達成するために、例えば、特開２００１−３２０２６０号公報（公開日：２００１年１１月１６日公開）では、図６に示すように、整合回路１１がレイヤ３およびレイヤ４に分割配置されている多層構造のパッケージを備える分波器が開示されている。この分波器では、遅延線からなる整合素子間にグランド層が形成されていない。そして、整合素子の線幅や位置、整合素子間の層厚みを調整することにより整合素子インピーダンスを任意の値に調整している。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記公報における構成では、整合素子と他の線路とが互いに隣合うことになる。これにより、整合素子と他の線路との間では、相互干渉が発生する。
【０００７】
また、上記分波器を小型化するためには、３）パッケージに内蔵する整合素子を小型化する、４）整合素子と他の線路との間隔を縮め、省スペース化を図る、２つの方法が挙げられる。しかしながら、３）の方法では、整合素子は所定のインピーダンスで調整されるために、所定の長さが必要であるため、整合素子を形成する電極の線幅を細くし、整合素子間の層の厚さを薄くしなければならない。電極の線幅を細くする、または層の厚さを薄くするためには製造上の限界がある。さらに、電極の線幅を細くすると、線路の抵抗が大きくなり信号の伝達の損失が大きくなるという問題がある。また、４）の方法では、整合素子と他の線路との間の距離が縮まるため、相互干渉が発生するという問題がある。従って、３）の方法と、４）の方法とを併用したとしても、上記低背化の場合と同様に、整合素子と他の線路との間の相互干渉が発生する。
【０００８】
特に、分波器において、整合素子とフィルタ入出力用外部端子に接続された電極との間に相互干渉が発生すると、フィルタの減衰特性やアイソレーション特性が劣化するという問題が生じる。
【０００９】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、低背化、小型化されているとともに、良好な特性を有する分波器を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の分波器は、上記課題を解決するために、複数の基板が積層されているパッケージに、中心周波数の異なる送信側フィルタと受信側フィルタとが搭載されている分波器であって、上記基板の少なくとも１つが、上記送信側フィルタと上記受信側フィルタとの間の位相を整合する遅延線と、上記送信側フィルタおよび受信側フィルタにおける外部端子の少なくとも１つに接続されている配線とを備え、さらに上記遅延線と上記配線との間に、グランドに接続されている電極を備えていることを特徴としている。
【００１１】
上記の構成によれば、上記グランドに接続されている電極により、遅延線と、上記いずれかのフィルタにおける入出力用の外部端子に接続された配線（信号ライン）との間に発生する相互干渉（結合）を抑制することができる。これにより、上記フィルタの減衰特性およびアイソレーションを向上させることができ、分波器の特性を向上させることができる。さらに、上記グランドに接続されている電極は、遅延線と同一の基板に形成されているため、分波器を小型化することができる。
【００１２】
本発明の分波器は、上記の構成に加えて、複数の基板が前記遅延線を備えるとともに、複数の基板が前記配線を備えており、遅延線を備えている或る基板と、該遅延線とが積層方向で重なっている配線を備えている別の基板との間に位置する基板が、該遅延線と該配線とを分離するようにグランドに接続された電極を備えていることが好ましい。
【００１３】
上記の構成によれば、グランドに接続された電極により、異なる基板に備えられている遅延線と、前記配線（信号ライン）との相互干渉（結合）を防止することができる。
【００１４】
また、本発明の分波器は、上記の構成に加えて、上記基板の少なくとも１つが、上記送信側フィルタの外部端子に接続されている配線と、上記受信側フィルタの外部端子に接続されている配線との間に、上記遅延線を備えていることが好ましい。
【００１５】
上記の構成によれば、遅延線により、受信側フィルタに接続された配線と、と送信側フィルタに接続された配線との間の距離をかせぐことができ、アイソレーションを向上させることができる。
【００１６】
また、本発明の分波器は、上記の構成に加えて、上記送信側フィルタおよび受信側フィルタにおける外部端子に接続されている配線を有する基板にて、上記送信側フィルタの外部端子に接続されている配線と、上記受信側フィルタの外部端子に接続されている配線との間にグランドに接続された電極を有することが好ましい。
【００１７】
上記の構成によれば、グランドに接続された電極により、受信側フィルタに接続された配線と、と送信側フィルタに接続された配線との間の距離をかせぐことができ、アイソレーションを向上させることができる。
【００１８】
また、前記配線は、ビアホールで形成されていることが好ましい。さらに、前記送信側フィルタおよび受信側フィルタとパッケージに備えられている外部電極とは、前記ビアホールを介して接続されていることが好ましい。そしてさらに、前記ビアホールは、各基板の外周付近に配置されていることが好ましい。
【００１９】
上記の構成によれば、ビアホールにすることにより、ビアホールと遅延線とは、平面（遅延線）と点（ビアホール）でしか結合できないので、アイソレーションを向上させることができる。
【００２０】
また、本発明の分波器は、前記送信側フィルタおよび受信側フィルタが、弾性表面波フィルタであることが好ましい。
【００２１】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について、図１ないし図５に基づいて説明すれば、以下の通りである。
【００２２】
本発明の分波器９は、図１に示すように、アンテナ外部端子（ＡＮＴ端子）１に接続された整合素子２と、整合素子２と送信側外部端子（Ｔｘ端子）３との間に設けられた送信側フィルタ４と、整合素子２と受信側外部端子（Ｒｘ端子）５との間に設けられた受信側フィルタ６とを有している。また、送信側フィルタ４および受信側フィルタ６は、通過帯域が互いに相違する（中心周波数の異なる）ように設定されている。さらに、上記分波器９は、複数のセラミック基板（多層セラミック基板）７とリッド８とからなるパッケージを備えている。この複数のセラミック基板７には、アンテナ外部端子１、上記整合素子２、送信側外部端子３、および受信側外部端子５が形成されている。上記整合素子２は、送信側フィルタ４と受信側フィルタ６との位相整合させるものであり、本実施の形態では、上記整合素子２は、遅延線である。
【００２３】
さらに、この複数のセラミック基板７は、空洞を備え、この空洞に送信側フィルタ４および受信側フィルタ６を有している。送信側フィルタ４および受信側フィルタ６は、フェースダウンボンディングにより、上記複数のセラミック基板７に形成されている回路となる線路に接続されている。これにより、送信側フィルタ４および受信側フィルタ６は、アンテナ外部端子１、上記整合素子２、受信側外部端子３、および送信側外部端子５に接続されている。また、上記整合素子２は、上記複数のセラミック基板７において、異なるセラミック基板に分割されて形成されている。これは、上記整合素子２における所望の特性を得るための長さを確保するためである。
【００２４】
より詳細には、送信側外部接続端子３は、回路Ｅにより送信側フィルタ４に接続されている。この送信側フィルタ４は、回路Ｄによりアンテナ外部接続端子１に接続されている。このアンテナ外部接続端子１は回路Ｃにより整合素子２に接続され、この整合素子２は受信側フィルタ６に回路Ｂを介して接続されている。この受信側フィルタ６は、回路Ａにより受信側外部接続端子５に接続されている。
【００２５】
本実施の形態にかかる分波器の回路図を図２に示す。本実施の形態では、送信側フィルタ４は、弾性表面波フィルタであり、各直列共振子１１１ａ〜１１１ｃと、各並列共振子１１２ａ、１１２ｂとをラダー型に備えている。上記送信側フィルタ４は、入力側は直列共振子１１１ａで始まり、出力側は直列共振子１１１ｃで終わっていることより、いわゆるＴ字型構成となっている。また、各並列共振子１１２ａ、１１２ｂはインダクタンスを介して接地されている。
【００２６】
また、受信側フィルタ６は、弾性表面波フィルタであり、各並列共振子２１２ａ、２１２ｂ、２１２ｃ、および各直列共振子２１１ａ、２１１ｂをラダー型に備えている。上記受信側フィルタ６は、入力側は並列共振子２１２ａで始まり、出力側は並列共振子２１２ｃで終わっていることより、いわゆるπ字型構成となっている。また、上記各並列共振子２１２ａ、２１２ｂ、２１２ｃは、それぞれ接地されている。
【００２７】
ここで、上記分波器について、パッケージにおける複数のセラミック基板７が、図３に示すように、４層のセラミック基板１０１〜１０４を積層している場合を例に挙げてより詳細に説明する。
【００２８】
上記分波器のパッケージは、図４に示すように、セラミック基板１０１〜１０４の４層からなっている。ここで、セラミック基板１０４にはパターンが両面に施されており、他のセラミック基板１０１〜１０３には上面（セラミック基板１０１からセラミック基板１０４まで上から順に積層した場合の各セラミック基板の上側の面）にのみパターンが施されている。また、セラミック基板１０４の上面を１０４ａとし、下面を１０４ｂとしている。
【００２９】
上記セラミック基板１０１は、中央に四角形状の開口（空洞）を有し、その他の上面には、グランド電極１０を備えている。さらに、上記セラミック基板１０１は、ビアホール３１１〜３１４を備えている。
【００３０】
上記セラミック基板１０２は、グランド電極２０ａ〜２０ｃ、送信側フィルタ接続端子２１、２２、受信側フィルタ接続端子２３、２４、およびインダクタンス電極２５、２６を備えている。また、送信側フィルタ接続端子２１、２２、受信側フィルタ接続端子２３、２４は、上記セラミック基板１０１とセラミック基板１０２とを積層したときに、セラミック基板１０１の開口から露出するように形成されている。さらに、上記セラミック基板１０２は、ビアホール３１１ａ〜３１４ａ、３２１〜３２８を備えている。
【００３１】
上記セラミック基板１０３は、整合素子電極２ａ、隔離電極３１ａ、３１ｂ、接続電極３２〜３７を備えている。さらに、上記セラミック基板１０３は、ビアホール３１１ｂ〜３１４ｂ、３３１〜３３８を備えている。
【００３２】
上記セラミック基板１０４は、上面１０４ａに、整合素子電極２ｂ、隔離電極４１、および接続電極４２〜４９を備えている。さらに、上記セラミック基板１０４は、ビアホール３４１〜３５２を備えている。
【００３３】
上記セラミック基板１０４は、下面１０４ｂに、アンテナ外部接続端子１、送信側外部接続端子３、受信側外部接続端子５、およびグランド電極４０を備えている。また、上記ビアホール３４１〜３５１はアンテナ外部接続端子１、送信側外部接続端子３、受信側外部接続端子５、およびグランド電極４０に接続されている。さらに、上記下面１０４ｂにおいてグランド電極４０は、絶縁性樹脂により覆われている。
【００３４】
上記各セラミック基板１０１〜１０４は積層され、パッケージを形成する。そして、上記セラミック基板１０１の開口において、送信側フィルタ４および受信側フィルタ６が、それぞれ、セラミック基板１０２の送信側フィルタ接続端子２１、２２および受信側フィルタ接続端子２３、２４に接続され、実装される。
【００３５】
次いで、各セラミック基板１０１〜１０４における相互の接続について図１、図２および図４を参照しながら説明する。
【００３６】
送信側外部接続端子３は、ビアホール３４８、３３６を介して接続電極３６に接続されており、この接続電極３６にはビアホール３２７を介して、送信側フィルタ接続端子２２に接続されている。そして、この送信側フィルタ接続端子２２には、送信側フィルタ４に接続される。つまり、上記送信側外部接続端子３から送信側フィルタ接続端子２２までが、回路Ｅに相当する。
【００３７】
また、送信側フィルタ４は、もう一方の送信側フィルタ接続端子２１に接続される。この送信側フィルタ接続端子２１は、ビアホール３２１、３２１ａ、３５１を介してアンテナ外部接続端子１に接続されている。つまり、上記送信側フィルタ接続端子２１からアンテナ外部接続端子１までが、回路Ｄに相当する。
【００３８】
さらに、上記送信側フィルタ４における並列共振子１１２ａ、１１２ｂは、それぞれインダクタンス電極２５、２６に接続されている。インダクタンス電極２５、２６は、ビアホール３２８ｂ、３２８ａを介して接続電極３７に接続され、さらにビアホール３３７を介して接続電極４８に接続されており、最終的にビアホール３４９を介してグランド電極４０に接続されている。つまり、上記送信側フィルタ４における並列共振子１１２ａ、１１２ｂは、インダクタンスを介してグランド接地されている。
【００３９】
また、アンテナ外部接続端子１は、ビアホール３５１を介して整合素子電極２ｂに接続されている。この整合素子電極２ｂはビアホール３３８を介して整合素子電極２ａに接続されている。この整合素子電極２ａは、ビアホール３２２を介して受信側フィルタ接続端子２４に接続されている。この受信側フィルタ接続端子２４には、受信側フィルタ６が接続される。上記整合素子電極２ａ、２ｂにより、整合素子２が形成されることになる。また、アンテナ外部接続端子１から整合素子電極２ｂまでが回路Ｃに相当し、整合素子電極２ａから受信側フィルタ接続端子６までが回路Ｂに相当する。
【００４０】
また、受信側フィルタ４は、もう一方の受信側フィルタ接続端子２３に接続される。この送信側フィルタ接続端子２３は、ビアホール３２４を介して接続電極３３に接続され、この接続電極３３はビアホール３３２を介して接続電極４４に接続され、３４２を介して接続電極４４、ひいては受信側外部接続端子５に接続されている。つまり受信側フィルタ接続端子２３から受信側外部接続端子５までが回路Ａに相当する。
【００４１】
また、上記受信側フィルタ４における並列共振子２１２ａ、２１２ｂ、２１２ｃは、グランド電極２０ａ、２０ｂ、２０ｃにそれぞれ接続されている。
【００４２】
上記グランド電極２０ａは、ビアホール３１１ａ、３１１ｂを介して接続電極４２に接続されており、この接続電極４２は、ビアホール３５２を介してグランド電極４０に接続されている。さらに、上記グランド電極２０ａは、ビアホール３２６ａ、３２６ｂ介して接続電極３５に接続されている。この接続電極３５は、ビアホール３３５ａ、３３５ｂを介して接続電極４７に接続されている。そして、上記接続電極４７は、ビアホール３４６を介してグランド電極４０に接続されている。またさらに、上記グランド電極２０ａは、ビアホール３１１を介してグランド電極１０に接続されている。
【００４３】
また、上記グランド電極２０ｂは、ビアホール３２５ａ、３２５ｂを介して接続電極３４に接続されている。さらに、上記接続電極３４は、ビアホール３３４ａ、３３４ｂを介して接続電極４６に接続されている。そして、この接続電極４６は、ビアホール３４４、３４５を介してグランド電極４０に接続されている。
【００４４】
また、上記グランド電極２０ｃは、ビアホール３２３ａ、３２３ｂを介して接続電極３２に接続されている。さらに、上記接続電極３２は、ビアホール３３１を介して接続電極４３に接続されている。そして、この接続電極４３は、ビアホール３４１を介してグランド電極４０に接続されている。
【００４５】
つまり、上記受信側フィルタ６における並列共振子２１２ａ、２１２ｂ、２１２ｃは、それぞれ個別に接地されている。
【００４６】
さらに、上記グランド電極４０は、ビアホール３５２、３４３、３４７、３５０を介して、それぞれ接続電極４２、４５、５０、４９に接続され、さらにビアホール３１１ｂ、３１２ｂ、３１４ｂ、３１３ｂを介し、ビアホール３１１ａ、３１２ａ、３１４ａ、３１３ａを介し、さらにビアホール３１１、３１２、３１４、３１３を介してグランド電極１０と接続されている。
【００４７】
上記の構成では、整合素子電極２ａと、送信側外部接続端子３に直接接続されている接続電極３６とが同一のセラミック基板１０３に設けられている。この場合、整合素子電極２ａと接続電極３６との間には、相互干渉が生じる。また、セラミック基板１０４では、整合素子電極２ｂとビアホール３４８との間に相互干渉が生じる。つまり、送信側フィルタの入力側において相互干渉が生じるため、減衰特性が劣化する。さらに整合素子においても相互干渉が生じるため、受信側フィルタにおける、アイソレーションが劣化してしまう。
【００４８】
そのため、本発明の分波器では、セラミック基板１０３において、整合素子電極２ａと接続電極３６との間に隔離電極３１ａを備えている。これにより、整合素子電極２ａと接続電極３６との間の相互干渉を防止することができる。また、セラミック基板１０４において、整合素子電極２ｂとビアホール３４８との間に隔離電極４１を備えている。これにより、整合素子電極２ｂとビアホール３４８との間の相互干渉を防止することができる。つまり、上記隔離電極３１ａにより、セラミック基板１０３における二次元的相互干渉を防止することができる。
【００４９】
また、上記の構成では、セラミック基板１０２における送信側フィルタ接続端子２２と、セラミック基板１０４における整合素子電極２ｂとは、３次元的に重なっているため、相互干渉が生じる。つまり、送信側フィルタの入力側において相互干渉が生じるため、減衰特性が劣化する。さらに整合素子においても相互干渉が生じるため、受信側フィルタにおける、アイソレーションが劣化してしまう。
【００５０】
上記の送信側フィルタの減衰特性および受信側フィルタのアイソレーション特性については、図５に示す。
【００５１】
そこで、本発明の分波器９では、上記送信側フィルタ接続端子２２と整合素子電極２ｂとを隔離するために、セラミック基板１０２とセラミック基板１０４との間のセラミック基板１０３に隔離電極３１ｂを備えている。この隔離電極３１ｂは、上記送信側フィルタ接続端子２２と整合素子電極２ｂとが重なっている部分を確実に隔離することができる面積であることが好ましい。この隔離電極３１ｂにより、送信側フィルタ接続端子２２と整合素子電極２ｂとの間の相互干渉を防止することができる。つまり、上記隔離電極３１ｂにより、セラミック基板１０２におけると送信側フィルタ接続端子２２とセラミック基板１０４における整合素子電極２ｂとにおける３次元的相互干渉を防止することができる。
【００５２】
なお、上記隔離電極３１ａ、３１ｂ、４１は、ビアホール３４７、３１４ｂ、３１４ａ、３１４を介してグランド電極１０に接地されている。さらに、上記隔離電極３１ａ、３１ｂ、４１は、ビアホール３１４ａ、３４７を介してグランド電極４０に接地されている。
【００５３】
このように、フィルタに接続された端子と遅延線との間にグランドに接続された電極を形成することで、挿入損失、アイソレーションが共に改善することが図５より分かる。
【００５４】
本実施の形態では、周波数の高い側のフィルタ（受信側フィルタ）には、隔離電極を形成していない。これは、受信側フィルタの出力端は、並列共振子であり、この並列共振子がグランド電極に接続されているため、整合素子（遅延線）との相互干渉が少なくなっているからである。
【００５５】
本実施の形態では、分波器の低背化のために、整合素子としての遅延線の厚さを薄くする。さらに、小型化のために、遅延線の幅をできるだけ細くすることが好ましいが、遅延線の幅を細くした場合には、遅延線での損失が大きくなり特性面において好ましくない。そこで、上記分波器では、所望の特性を得るために上記遅延線の幅をある程度太くする。しかしながら、上記遅延線を太くすると、この遅延線でのインピーダンスが低くなってしまい、所望の特性が得られないという問題が生じる。そこで、整合素子としての遅延線を、異なるセラミック基板上において同じ方向に巻いている。これにより誘導性となり、遅延性のインピーダンスを高くすることができ、所望の分波器の特性を得ることができる。
【００５６】
また、フェースダウンボンディングにより、フィルタを実装する場合には、ワイヤボンディングと比べて、低背化することができるが、電極配置の自由度が小さく、整合素子と、上記フィルタの入出力端子に接続されるパッケージにおける電極との間の物理的距離が近くなる。そのため、上記整合素子とフィルタの入出力端子に接続される電極との間の相互干渉が生じ、分波器としての特性が劣化する。そこで、本実施の形態にかかる分波器では、上記整合素子とフィルタの入出力端子に接続される電極との間にグランド電極に接続された隔離電極を備えている。これにより、上記整合素子とフィルタの入出力端子に接続される電極との間の相互干渉を効果的に抑制することができる。
【００５７】
また、本実施の形態では、基板１０３、１０４において、送信フィルタに接続される接続配線３６およびビアホール３３６、３４８と、受信フィルタに接続される接続配線３３、４４およびビアホール３３２、３４２との間に整合素子が設けられており、隔離されている。これにより、受信側フィルタの端子と送信側フィルタの端子との間の距離をかせぐことができ、アイソレーションを向上させることができる。
【００５８】
また、本実施の形態では、基板１０２において、送信側フィルタ接続端子２１、２２と、受信側フィルタ接続端子２３、２４との間にグランド電極２０ａが設けられており、隔離されている。これにより、送信側フィルタ接続端子２１、２２と受信側フィルタ接続端子２３、２４との間の距離をかせぐことができ、アイソレーションを向上させることができる。
【００５９】
【発明の効果】
本発明の分波器は、以上のように、基板が積層されているパッケージに、中心周波数の異なる送信側フィルタと受信側フィルタとが搭載されている分波器であって、上記基板の少なくとも１つが、上記送信側フィルタと上記受信側フィルタとの間の位相を整合する遅延線と、上記送信側フィルタおよび受信側フィルタにおける外部端子の少なくとも１つに接続されている配線とを備え、さらに上記遅延線と上記配線との間に、グランドに接続されている電極を備えている構成である。
【００６０】
上記の構成によれば、上記電極により、遅延線と、上記いずれかのフィルタにおける入出力用の外部端子に接続された配線（信号ライン）との間に発生する相互干渉（結合）を抑制することができる。これにより、上記フィルタの減衰特性およびアイソレーションを向上させることができ、分波器の特性を向上させることができるという効果を奏する。さらに、上記電極は、遅延線と同一の基板に形成されているため、分波器を小型化することができるという効果を併せて奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかる分波器の概略構成図である。
【図２】上記分波器の概略回路図である。
【図３】上記分波器の多層セラミック基板からなるパッケージにおける一部断面図である。
【図４】上記分波器のパッケージにおける各層のセラミック基板の平面図である。
【図５】上記分波器の各フィルタにおける、減衰特性およびアイソレーション特性を示すグラフおよび挿入損失の周波数特性を示すグラフである。
【図６】従来の分波器において整合素子が作成される層のパターンを説明する図である。
【符号の説明】
１　　アンテナ外部接続端子
２　　整合素子
３　　送信側外部接続端子
４　　送信側フィルタ
５　　受信側外部接続端子
６　　受信側フィルタ
７　　多層セラミック基板
９　　分波器
【図１】
2004080233.tif 000003
【図２】
2004080233.tif 000004
【図３】
2004080233.tif 000005
【図４】
2004080233.tif 000006
【図５】
2004080233.tif 000007
【図６】
2004080233.tif 000008