(57)【要約】【課題】Ａ／Ｄ変換部に対してフリーランのクロックを供給してサンプリングを行ったときに、干渉縞により生じる画質劣化の影響を低減すること。【解決手段】クロック発生器５で発生させるクロックＣＫ１のアナログ映像信号に対する位相をフリーランとし、Ａ／Ｄ変換部３におけるアナログ映像信号のサンプリング点の位相が、入力映像信号の水平同期周波数ｆＨの（ｎ＋１／２倍、ｎは整数）なるように設定することで、隣接する上下の水平ライン間やフレーム間においてサンプリングデータのレベルを変化させるようにした。【選択図】　図１
2004080535.tif 000002
【特許請求の範囲】
【請求項１】
クロックに基づいたタイミングで、入力されたアナログ映像信号をサンプリングして、デジタル映像信号に変換するアナログ／デジタル変換手段と、
上記アナログ映像信号の水平同期信号に対して位相がフリーランであり、上記アナログ／デジタル変換手段における上記アナログ映像信号のサンプリング点について、隣接する水平ライン間で所要の位相差となるように周波数を設定した上記クロックを発生するクロック発生手段と、
を備えることを特徴とする映像信号処理装置。
【請求項２】
上記クロック発生手段において発生される上記クロックの周波数は、上記水平同期信号の水平同期周波数の（ｎ＋１／２）倍に設定したことを特徴とする請求項１に記載の映像信号処理装置。但し、上記ｎは整数。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、テレビジョン受像機などに備えられている映像信号処理装置に関する。
【０００２】
【従来の技術】
従来からテレビジョン受像機には、放送電波などを内部チューナで受信した後、デコーダで復調かつ復号したベースバンドのアナログ映像信号、または外部入力端子より入力されたベースバンドのアナログ映像信号を、Ａ／Ｄ変換部でデジタル映像信号に変換する。そして、このＡ／Ｄ変換したデジタル映像信号に対してデジタル的に信号処理を施す映像信号処理装置が設けられている。
【０００３】
そして、上記したような映像信号処理装置では、Ａ／Ｄ変換部においてアナログ映像信号をデジタル映像信号に変換する際には、入力されるアナログ映像信号の水平同期信号と位相が同期していない自走発振方式のクロック（以下、「フリーランクロック」という）をサンプリングクロックとして利用するものがある。
【０００４】
このようにＡ／Ｄ変換部のクロックをフリーランクロックとしているのは、入力映像信号に同期したクロックを生成するためのアナログ構成のクロック信号生成回路が不要になること、また後段のデジタル信号処理ブロックにおいて使用するクロック周波数に与える影響を考慮する必要がないといった利点があることによるものとされる。
この場合、フリーランのクロック周波数は、水平同期信号の水平同期周波数ｆＨのほぼ整数倍、若しくはそれに近い周波数を選定するようにしていた。そして、このようなＡ／Ｄ変換部でデジタルの映像信号に変換された映像データは、サンプルレート変換部で、水平同期信号に同期した同期信号を基準に動作するサンプルレート変換フィルタでサンプル点の変換が行われて出力される。
【０００５】
【発明が解決しようとする課題】
ところで、上記したような従来の映像信号処理装置では、Ａ／Ｄ変換部において水平同期周波数ｆＨの整数倍のサンプリング周波数でサンプリングを行うときに、各ラインのサンプリング点間のレベル差が大きい場合には、画面上に原信号には存在しない縦縞が発生する。このような画面上の縦縞は、Ａ／Ｄ変換部に用いるサンプリングクロックのクロック周波数と水平同期信号とが同期しているときは殆ど目立たないものであった。
【０００６】
しかしながら、Ａ／Ｄ変換部においてサンプリングクロックとして使用するクロックが水平同期信号と同期しておらず、水平同期信号に対して位相がフリーラン状態のときは、例えばクロック発生器を構成している水晶振動子の周波数偏差や温度偏差によりクロック周波数が僅かに変動することがある。
そして、このようにクロック周波数が僅かに変動している状態のもとで、このクロックをサンプリングクロックとして、例えば僅かな位相変化で信号レベルが大きく変化する水平同期信号の水平同期周波数ｆＨが高いアナログ映像信号をデジタル映像信号に変換したとする。
するとその場合は、Ａ／Ｄ変換部においてサンプリングを行うサンプリング点の位相がクロック周波数の変動によってゆっくり変化し、画面上に発生する縦縞が水平方向にゆっくり流れて、干渉縞（モアレ縞）が発生する。このよなモアレ縞により、画質が劣化するという問題点があった。
【０００７】
図３は、従来の映像信号処理装置に設けられているＡ／Ｄ変換部において、限界再現周波数、いわゆるナイキスト周波数に近い水平同期周波数ｆＨとされるアナログ映像信号を、水平同期周波数ｆＨの整数倍の周期のサンプリングクロックでサンプリングしたときに出力されるデジタル映像信号を模式的に示した図である。なお、この図においては、Ｘ軸を水平方向、Ｙ軸を垂直方向、Ｚ軸を信号のレベル方向として、６ライン分のデジタル映像信号１Ｈ〜６Ｈが示されている。
【０００８】
この図３において、各ライン１Ｈ〜６Ｈのデジタル映像信号上に示されているドット（黒角）が、Ａ／Ｄ変換部におけるサンプリング点ＳＰ１，ＳＰ２を示している。
従来のＡ／Ｄ変換部において、水平同期周波数ｆＨの整数倍のサンプリング周波数でサンプリングを行ったとする。つまり、フリーランのクロックについて、水平同期周波数ｆＨの整数倍の周波数を設定したとする。但し、実際には、フリーランのクロック周波数は、前述した変動要因によって変動するものである。
そして、このようにしてクロック発生器からのフリーラン状態のクロック周波数が変動していったとすると、例えば、各ライン１Ｈ〜６Ｈのサンプリング点ＳＰ１，ＳＰ２として示すように、各ラインのサンプリング点の位相がゆっくり変動することになる。これにより、画面上の縦縞が斜め方向に流れていくようにしてモアレ縞が発生することになる。このような現象は、１水平ラインにおけるレベル変化が比較的大きいことで、例えば、各ライン１Ｈ〜６Ｈの各サンプリング点ＳＰ１，ＳＰ２間のレベル差としても示されているように、隣り合うサンプル点間のレベル差が大きくなるようなときに顕著となる。
【０００９】
そこで、本発明は上記したような点を考慮してなされたもので、水平同期信号に対して位相がフリーランとされるクロックを用いてサンプリングを行った場合でも、干渉縞により画質が劣化するのを防止できる映像信号処理装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明の映像信号処理装置は、クロックに基づいたタイミングで、入力されたアナログ映像信号をサンプリングして、デジタル映像信号に変換するアナログ／デジタル変換手段と、アナログ映像信号の水平同期信号に対して位相がフリーランであり、アナログ／デジタル変換手段におけるアナログ映像信号のサンプリング点について、隣接する水平ライン間で所要の位相差となるように周波数を設定したクロックを発生するクロック発生手段とを備えるようにした。
【００１１】
このような本発明によれば、クロック発生手段において発生されるクロックを、アナログ／デジタル変換手段におけるアナログ映像信号のサンプリング点について、隣接する水平ライン間で所要の位相差が得られるような周波数に設定することで、隣接する上下の水平ライン間においてサンプリング点の位相を変化させることが可能になる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
図１は、テレビジョン受像機などに備えられる本実施の形態としての映像信号処理装置の構成を示したブロック図である。
この図１に示す本実施の形態の映像信号処理装置１は、Ａ／Ｄ変換部３、サンプルレート変換部４、クロック発生器５、同期分離部６、ラインメモリ７、クロック発生器８を備えて構成される。
【００１３】
このような映像信号処理装置１には、入力端子２を介して、図示していない前段ブロックなどにおいて復調されたベースバンドのアナログ映像信号Ａが入力される。即ち、内部チューナなどで受信した放送電波などを、デコーダで復調かつ復号することにより得られるベースバンドのアナログ映像信号Ａが入力される。
【００１４】
或いは、映像信号処理装置１には、入力端子２を介して、図示していない外部入力端子より入力されたベースバンドのアナログ映像信号Ａが入力される。
Ａ／Ｄ変換部３は、入力端子２を介して入力されたアナログ映像信号Ａをデジタル映像信号Ｄに変換して出力する。
【００１５】
このため、Ａ／Ｄ変換部３には、クロック発生器５からサンプリング用のクロックＣＫ１が入力されている。そして、この入力されるクロックＣＫ１に基づいたタイミングでアナログ映像信号Ａのサンプリングしてデジタルの映像データＤ１に変換するようにしている。この映像データＤ１は、サンプルレート変換部４、及び同期分離部６に入力される。
【００１６】
サンプルレート変換部４は、Ａ／Ｄ変換部３からの映像データＤ１を、同期分離部６において検出された水平同期信号Ｈｓｙｎｃを基準にした位相に基づいて、所望のサンプルレートの映像データＤ２に変換して出力する。
【００１７】
クロック発生器５は、水晶振動子などにより構成され、約８０ＭＨｚの発振周波数とされるクロックＣＫ１をＡ／Ｄ変換部３、サンプルレート変換部４、同期分離部６に対して供給する。この場合、クロックＣＫ１はフリーラン周波数であり、水晶振動子の周波数偏差や温度偏差により発振周波数が変動する。
【００１８】
同期分離部６は、クロック発生器５からのクロックＣＫ１を利用して、入力される映像データＤ１から水平同期信号Ｈｓｙｎｃを検出する。そして、検出した水平同期信号Ｈｓｙｎｃを、サンプルレート変換部４などの各ブロックに対して供給するようにされる。このような同期分離部６における水平同期信号Ｈｓｙｎｃの検出方法としては、Ａ／Ｄ変換部３からの映像データを、所定レベルの或る閾値レベルでスライスすることで検出することが考えられる。
【００１９】
ラインメモリ７は、サンプルレート変換部４において所望のサンプルレートに変換された映像データＤ２から、１ライン分のデータを取り出して保持すると共に、出力端子９を介して、所定のタイミングでもって図示しない後段の表示回路ブロックに対して出力するようにされる。
【００２０】
クロック発生器８もまた、水晶振動子などにより構成され、約１３．５ＭＨｚの発振周波数をクロックＣＫ２をラインメモリ７に対して供給するようにされる。
【００２１】
そして、このような本実施の形態の映像信号処理装置１においては、クロック発生器５から出力されるクロックＣＫ１のクロック周波数が、入力される入力映像信号Ａの水平同期信号Ｈｓｙｎｃの水平同期周波数ｆＨの（ｎ＋１／２）倍（ｎは整数）となるように設定した。これにより、理想状態でのＡ／Ｄ変換部３におけるアナログ映像信号のサンプリング点（サンプリングタイミング）が、隣接する水平ライン間において１／２位相差となるようにクロック発生器５のクロックＣＫ１の周波数を設定するようにした。
【００２２】
即ち、本実施の形態の映像信号処理装置１では、Ａ／Ｄ変換部におけるアナログ映像信号のサンプリングを行う際のフリーランクロックのサンプリング周波数が、隣接する水平ライン間において、水平同期周波数ｆＨの整数倍とならないように、クロックＣＫ１の周波数を設定することで、隣接する水平ライン間のサンプリング点に１／２位相差を与えるようにした。
【００２３】
このようにすれば、Ａ／Ｄ変換部３に対してクロック発生器５からフリーランのクロックＣＫ１を入力したときに、クロックＣＫ１の僅かな周波数変動により各水平ラインにおけるサンプリング点の位相が変動したとしても、クロックＣＫ１の周波数が水平同期信号ｆＨの整数倍、若しくはその付近の周波数まで変動することがない。
よって、従来のように、フリーランクロックの周波数を水平同期信号の整数倍、若しくは、その付近の周波数に設定した場合においては、例えば隣接する水平ライン間のサンプリング点の位相がほぼ一致しているＡ／Ｄ変換部においては、ライン相関によってほぼ同一レベルのデータがサンプリングされていた。
これに対して、本実施の形態では、隣接する水平ライン間において位相差を与えることでサンプリングデータのレベルをランダムに変化させることができる。これによって、画面上に発生する干渉縞を防止して画質の劣化を防止することができる。
【００２４】
図２は、本実施の形態の映像信号処理装置１に設けられているＡ／Ｄ変換部３において、ナイキスト周波数に近い水平同期周波数とされるアナログ映像信号を水平同期周波数の整数倍の周期のクロックでサンプリングしたときに得られるデジタル映像信号Ｄを模式的に示した図である。なお、この図においては、Ｘ軸を水平方向、Ｙ軸を垂直方向、Ｚ軸を信号のレベル方向として、６ライン分のデジタル映像信号Ｄが示されている。
【００２５】
この図２において、各ライン１Ｈ〜６Ｈのデジタル映像信号Ｄ上に示されているドットが、Ａ／Ｄ変換部３における各ラインの入力映像信号のサンプリング点を示している。
そして、本実施の形態のように水平同期周波数ｆＨの（（ｎ＋１／２）倍、ｎは整数）でサンプリングを行うようにすると、図２に示すように、実線で示した１Ｈ、３Ｈ、５Ｈの各奇数ラインのサンプリング点ＳＰ１，ＳＰ２（図中黒角）と、破線で示した２Ｈ、４Ｈ、６Ｈの各偶数ラインのサンプリング点Ｐ１，ＳＰ２（図中黒丸）とを比較すれば分かるように、奇数ラインのサンプリング点ＳＰ１，ＳＰ２と、偶数ラインのサンプリング点ＳＰ１，ＳＰ２とは位相がほぼ１／２ずれている、即ち、この場合は、偶数ラインのサンプリング点ＳＰ１の位相が、奇数ラインのサンプリング点ＳＰ１，ＳＰ２のほぼ中間に位置している。
【００２６】
この結果、サンプリングクロックをフリーランクとした場合において、隣接する上下の走査線（水平ライン）間やフレーム間のサンプリング点の位相、即ち１ライン毎に位相が１／２ずつ変化させることで、サンプリング信号レベルを変化させることができる。これにより、ユーザである人の動体視力では画面上に発生する干渉縞が殆ど見えなくなり、画質の劣化を防止することができる。
【００２７】
具体的には、例えば従来の映像信号処理装置のＡ／Ｄ変換部３のサンプリング周波数をナイキスト周波数ｆｎのみを考慮して単純に選定すると、標本化定理によりナイキスト周波数ｆｎはサンプリング周波数ｆｓの１／２倍となる。
ところが、このようなサンプリング周波数ｆｓが、水平同期周波数ｆＨの約ｎ倍近辺であると、クロック発生器５からのフリーランクロックの揺らぎにより、ナイキスト周波数ｆｎ近辺の周波数成分の信号に対して、上下の走査線間やフレーム間でのサンプリング位相変動が遅くなり、ジッターやドット妨害、モアレやビート状の妨害として認識されるといった不具合が発生する。
【００２８】
例えば有効走査線数が１０８０本、走査方式がインターレース方式とされる、いわゆる１０８０ｉのハイビジョン信号に対して、Ａ／Ｄ変換部３のサンプリング周波数ｆｓを８０ＭＨｚに設定しようとした場合、クロック発生器５からのフリーランクロックの発振周波数のばらつきや揺らぎにより、サンプリング周波数２ｓが、水平同期周波数ｆＨ＝３３．７１６２８３７ＫＨｚの整数倍の周波数ｆＨ×２３７２＝７９．９７５０２４９８ＭＨｚ、または水平同期周波数ｆＨ×２３７３＝８０．００８７４１２７ＭＨｚ近傍の周波数となってしまった場合、上記したような不具合が生じて、画質劣化の原因となっていた。
【００２９】
ここで、クロック発生器５として、一般的な水晶振動子を考え、水晶振動子単体の周波数偏差や温度偏差を考慮した場合、通常使用範囲内における発振周波数の変動は、約±１００ｐｐｍ程度見込まれ、水晶振動子の発振周波数を８０ＭＨｚとすると、約±８ＫＨｚの周波数変動が生じる。このため、本実施の形態のようにして水平同期周波数ｆＨを考量してクロック発生器５のフリーランクロックの周波数の選定を行わない場合は、フリーランクロックの周波数が上記後者のサンプリング周波数ｆｓ（８０．００８７４１２７ＭＨｚ）に近付いて画質劣化が発生することになる。
【００３０】
そこで、本実施の形態では、サンプリング周波数ｆｓを水平同期周波数ｆＨの（ｎ＋（１／２））倍（ｎは整数）となるように、クロック発生器５の中心周波数ｆｃ＝ｆＨ×２３７２．５＝７９．９９１８８３１３ＭＨｚとなるようにした。
この結果、上下の走査線間やフレーム間におけるサンプリング位相変動が早くなり、人の動体視力では妨害を目立たなくすることができる。これにより、ナイキスト周波数ｆｎ成分近傍におけるサンプリング周波数ｆｓによる妨害が目立たなくなり、画質の向上を図ることができる。
【００３１】
また、クロック発生器５の中心周波数ｆｃを水平同期周波数ｆＨ×２３７２．５＝７９．９９１８８３１３ＭＨｚに選定した場合、例えば有効走査線数が７２０本、走査方式がプログレッシブ方式とされる、いわゆる７２０ｐ信号に対して妨害の顕著となる周波数、ｆＨ×１７７９＝７９．９７５０２４９８ＭＨｚと、ｆｓ×１７８０＝８０．０１９９８００２ＭＨｚに対しても、同様の改善効果が得られた。
【００３２】
さらに、例えば有効走査線数が４８０本、走査方式がプログレッシブ方式とされる４８０ｐ信号、或いはインターレース方式の４８０ｉ信号に対しては、信号帯域に対して十分オーバーサンプリングされている、若しくはナイキスト周波数ｆｎ近辺の周波数成分が一般的なソースで存在しないので、画質が劣化するのを防止することが可能になる。
【００３３】
なお、本実施の形態においては、クロック発生器５のクロックＣＫ１の周波数を入力映像信号の水平同期周波数ｆＨの（ｎ＋１／２）倍、（ｎは整数）に設定する場合を例に挙げたが、これはあくまでも一例である。他の例としては、クロックの周波数を水平同期周波数ｆＨの（ｎ＋１／ｍ）倍で表すとすれば、画面上にモアレ縞が発生しないとされる範囲内で、変数ｍを任意に設定することも考えられる。
つまり、本発明におけるクロックの周波数としては、水晶振動子単体の周波数偏差や温度偏差による周波数変動を考慮したうえで、モアレ縞などの障害が実際に発生しないとされる程度の、隣接する水平ライン間におけるサンプリング点の位相差が得られるようにされる限り、任意に設定されてよいものである。
【００３４】
【発明の効果】
以上説明したように、本発明の映像信号処理装置によれば、クロック発生手段において発生されるクロックを、アナログ／デジタル変換手段におけるアナログ映像信号のサンプリング点について、隣接する水平ライン間で所要の位相差が得られるような周波数に設定することで、隣接する上下の水平ライン間においてサンプリング点の位相を変化させることが可能になる。これにより、画面上に発生する干渉縞が発生するのを防止することが可能になる。
これにより、テレビジョン受像機などの画面上において、干渉縞などが見えない、高画質な画像を提供することができる映像信号処理装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態としての映像信号処理装置の構成を示したブロック図である。
【図２】本実施の形態の映像信号処理装置において、アナログ映像信号を水平周波数の整数倍の周期のサンプリングしたときに得られるデジタル映像信号を模式的に示した図である。
【図３】従来の映像信号処理装置において、アナログ映像信号を水平周波数の整数倍の周期のサンプリングしたときに得られるデジタル映像信号を模式的に示した図である。
【符号の説明】
１　映像信号処理装置、２　入力端子、３　Ａ／Ｄ変換部、４　サンプルレート変換部、５　クロック発生器（８０ＭＨｚ）、６　同期分離部、７　ラインメモリ、８　クロック発生器（１３．５ＭＨｚ）、９　出力端子
【図１】
2004080535.tif 000003
【図２】
2004080535.tif 000004
【図３】
2004080535.tif 000005