(57)【要約】【課題】所要の周波数帯域内におけるスイッチ素子による挿入損失の劣化を改善したダイバーシティシステム対応の高周波スイッチ回路、およびこのような高周波スイッチ回路が組み込まれた通信機器を提供する。【解決手段】高周波スイッチ回路１１は、一対のＳＰＤＴスイッチ２１，３１を有し、各ＳＰＤＴスイッチ２１，３１のシングルポール同士をインダクタＬ０を介して互いに接続してダイバーシティシステム対応に構成している。これにより、信号線路の途中でオフ状態にあるスイッチ素子は単なる寄生容量としての存在から、インダクタＬ０との関係によりローパスフィルタとして作用し、その結果、所要の周波数帯域内での挿入損失の劣化を改善することができる。【選択図】　　図１
2004015688.tif 000002
【特許請求の範囲】
【請求項１】
一対のＳＰＤＴスイッチのシングルポール同士を互いに接続して構成された高周波スイッチ回路において、
前記一対のＳＰＤＴスイッチはいずれも各端子間にスルー用のスイッチ素子とシャント用のスイッチ素子とを備えてなり、前記一対のＳＰＤＴスイッチのシングルポール同士の間にインダクタを介在させたことを特徴とする高周波スイッチ回路。
【請求項２】
前記ＳＰＤＴスイッチを構成する各スイッチ素子は、電界効果トランジスタからなることを特徴とする請求項１記載の高周波スイッチ回路。
【請求項３】
前記電界効果トランジスタは、マルチゲート型のものであることを特徴とする請求項２記載の高周波スイッチ回路。
【請求項４】
前記ＳＰＤＴスイッチを構成する各スイッチ素子は、複数の電界効果トランジスタが順次直列に接続されてなることを特徴とする請求項１記載の高周波スイッチ回路。
【請求項５】
前記ＳＰＤＴスイッチを構成する各スイッチ素子の内、信号線路と接地との間に設けられているシャント用のスイッチ素子には、さらに接地との間にインダクタとキャパシタとからなる直列共振回路が介在されていることを特徴とする請求項１ないし請求項４のいずれか１項に記載の高周波スイッチ回路。
【請求項６】
請求項１ないし請求項５のいずれかに記載の高周波スイッチ回路を組み込んで構成されていることを特徴とする通信機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波スイッチ回路、およびこれを用いた通信機器に関し、特には、高周波スイッチ回路を構成するスイッチ素子による挿入損失を低減するための技術に関する。
【０００２】
【従来の技術】
無線通信用などの通信機器においては、フェージング対策のためにダイバーシティシステムが採用される場合がある。特に、無線通信機器では、２つのアンテナを互いに所定距離だけ離して配置し、受信状態に応じて各アンテナで受信される信号を切り換えるいわゆる空間ダイバーシティ受信方式を採用したものがある。
【０００３】
このようなダイバーシティシステムを採用するには、メインアンテナおよびダイバーシティアンテナがそれぞれ接続される２つのポートと、送信回路および受信回路がそれぞれ接続される２つのポートとの計４つのポートを送受信状態に応じてそれぞれ切り換えて選択する必要がある。そのため、従来技術では、たとえば図９に示すような構成を備えた高周波スイッチ回路が使用されている。
【０００４】
すなわち、この高周波スイッチ回路５１は、上下一対のＳＰＤＴ（ＳｉｎｇｌｅＰｏｌｅＤｕａｌＴｈｒｏｕｇｈ，単極双投型）スイッチ２１，３１を備える。一方のＳＰＤＴスイッチ２１は、２つのポートＰ１，Ｐ２、２つのスルースイッチ素子ＳＷ１，ＳＷ２、および２つのシャントスイッチ素子ＳＷ５，ＳＷ６を有する。同様に、他方のＳＰＤＴスイッチ３１は、２つのポートＰ３，Ｐ４、２つのスルースイッチ素子ＳＷ３，ＳＷ４、および２つのシャントスイッチ素子ＳＷ７，ＳＷ８を有する。そして、各々のＳＰＤＴスイッチ２１，３１の中央のポート（シングルポール）Ｐ０同士が互いに接続されてダイバーシティシステムに対応できるように構成されている。
【０００５】
すなわち、たとえば、一方のＳＰＤＴスイッチ２１は通信装置側に配置されるもので、２つのポートＰ１，Ｐ２の内、一方側のポートＰ１に送信回路が、他方側のポートＰ２に受信回路がそれぞれ接続される。また、他方のＳＰＤＴスイッチ３１はアンテナ側に配置されるもので、２つのポートＰ３，Ｐ４の内、一方側のポートＰ３にメインアンテナが、他方側のポート４にダイバーシティアンテナがそれぞれ接続される。なお、この高周波スイッチ回路５１は上下対称形なので、上記とは逆に、一方のＳＰＤＴスイッチ２１がアンテナ側に配置され、他方のＳＰＤＴスイッチ３１が通信装置側に配置されてもよい。
【０００６】
上記の各スルースイッチ素子ＳＷ１〜ＳＷ４は、信号線路の途中に挿入されており、送受信状態に応じて各スルースイッチ素子ＳＷ１〜ＳＷ４がオン／オフされることで各ポートＰ１〜Ｐ４間が選択的に接続される。また、各シャントスイッチ素子ＳＷ５〜ＳＷ８は信号線路と接地との間に挿入されており、スルースイッチ素子ＳＷ１〜ＳＷ４をオフにした場合にも高周波信号が漏れ出ることがあるので、スルースイッチ素子ＳＷ１〜ＳＷ４のオフに応じてシャントスイッチ素子ＳＷ５〜ＳＷ８をオンにしてアイソレーションを確保するようになっている。
【０００７】
上記構成の高周波スイッチ回路５１において、送受信状態に応じて実際に接続されるポート間は、ポートＰ１とポートＰ３、ポートＰ１とポートＰ４、ポートＰ２とポートＰ３、ポート２とポートＰ４の４通りであり、このように４通りの接続状態が得られるように各スイッチ素子ＳＷ１〜ＳＷ８のオン／オフ状態が選択される。
【０００８】
たとえば、送信回路からの信号をメインアンテナを介して送信する場合、２つのポートＰ１，Ｐ３間を接続する必要があるが、その場合には、ＳＷ１，ＳＷ３のスルースイッチ素子がオン、ＳＷ２，ＳＷ４のスルースイッチ素子がオフ、ＳＷ５，ＳＷ７のシャントスイッチ素子がオフ、ＳＷ６，ＳＷ８のシャントスイッチ素子がオンになる。これにより、一方側のポートＰ１から入力された送信信号はスルースイッチ素子ＳＷ１，ＳＷ３を介して他方側のポートＰ３に接続された図示しないメインアンテナを介して送信される。
【０００９】
図１０はスイッチ素子ＳＷ１〜ＳＷ８として電界効果トランジスタ（以下、ＦＥＴと表記する）を使用した場合の従来のダイバーシティシステム対応の高周波スイッチ回路の構成を示す回路図である。
【００１０】
この高周波スイッチ回路５２の基本的な構成は、図９に示した高周波スイッチ回路５１と同じであるが、図１０の場合、各スイッチ素子ＳＷ１〜ＳＷ８がＦＥＴであるため、各スイッチ素子ＳＷ１〜ＳＷ８のゲートには抵抗Ｒ１〜Ｒ８を介して制御端子Ｄ１〜Ｄ８が接続されている。また、各シャントスイッチ素子ＳＷ５〜ＳＷ８のドレインには、単一の正電源で駆動させるために信号周波数におけるインピーダンスが十分に小さい直流カット用のキャパシタＣ１〜Ｃ４がそれぞれ接続されて高周波的に接地されている。
【００１１】
この構成において、たとえば、２つのポートＰ１，Ｐ３間を接続する場合、制御端子Ｄ１，Ｄ３に正の制御電圧Ｖｃｏｌ（たとえば３Ｖ）が印加されてＳＷ１，ＳＷ３のスルースイッチ素子がオン、制御端子Ｄ２，Ｄ４に０ｖが印加されてＳＷ２，ＳＷ４のスルースイッチ素子がオフ、制御端子Ｄ５，Ｄ７に０ｖが印加されてＳＷ５，ＳＷ７のシャントスイッチ素子がオフ、制御端子Ｄ６，Ｄ８に正の制御電圧Ｖｃｏｌ（たとえば３Ｖ）が印加されてＳＷ６，ＳＷ８のシャントスイッチ素子がオンとなる。これにより、一方側のポートＰ１がスルースイッチ素子ＳＷ１，ＳＷ３を介して他方側のポートＰ３に接続される。
【００１２】
【発明が解決しようとする課題】
ところで、図９および図１０に示したような高周波スイッチ回路において、オン状態にあるスイッチ素子を介していずれかのポート間が接続されている場合、オン状態にあるスイッチ素子は抵抗素子として作用し、また、オフ状態にあるスイッチ素子は容量素子として作用する。
【００１３】
たとえば、前述のように２つのポートＰ１，Ｐ３間を接続する場合、ＳＷ１，ＳＷ３のスルースイッチ素子がオン、ＳＷ２，ＳＷ４のスルースイッチ素子がオフ、ＳＷ５，ＳＷ７のシャントスイッチ素子がオフ、ＳＷ６，ＳＷ８のシャントスイッチ素子がオンとなるが、この状態を等価回路で示すと図１１に示すようになる。つまり、オン状態にあるスルースイッチ素子ＳＷ１，ＳＷ３およびシャントスイッチ素子ＳＷ６，ＳＷ８は抵抗素子として、オフ状態にあるスルースイッチ素子ＳＷ２，ＳＷ４およびシャントスイッチ素子ＳＷ５，ＳＷ７は容量素子としてそれぞれ作用する。
【００１４】
したがって、図１１から分かるように、オフ状態にあるスイッチ素子ＳＷ２，ＳＷ４，ＳＷ５，ＳＷ７は２つのポートＰ１，Ｐ３間の信号線路に対して接地との間に接続された寄生容量として存在するため、信号線路の挿入損失を劣化させる原因となる。特に、ダイバーシティシステム対応のために２つのＳＰＤＴスイッチ２１，３１（または２２，３２）を組み合わせた構成とした場合には信号線路の途中に挿入されるスイッチ素子の数も多くなるため、挿入損失の劣化の影響が大きくなる。
【００１５】
しかも、各スイッチ素子ＳＷ１〜ＳＷ８がＦＥＴで構成されている場合、スルースイッチ素子ＳＷ１〜ＳＷ４がオンして抵抗素子として作用する場合の抵抗値の低減を図るためにゲート幅を大きくすると、逆にこれらのスルースイッチ素子ＳＷ１〜ＳＷ４がオフして容量素子として作用する場合の容量値が大きくなる。その結果、たとえば、図１１に示す例においては、２つのポートＰ１，Ｐ３間の信号線路に信号を流した場合、オフしているスルースイッチ素子ＳＷ２，ＳＷ４の信号漏れが大きくなって挿入損失が劣化する。これらの影響は信号周波数が高くなるほどさらに顕著になる。
【００１６】
本発明は、このような不都合に鑑みて創案されたものであり、所要の周波数帯域内におけるスイッチ素子による挿入損失の劣化を改善したダイバーシティシステム対応の高周波スイッチ回路、およびこのような高周波スイッチ回路が組み込まれた通信機器を提供することを課題とする。
【００１７】
【課題を解決するための手段】
本発明は、上記の課題を解決するために、次のようにしている。
すなわち、請求項１記載の発明に係る高周波スイッチ回路は、一対のＳＰＤＴスイッチのシングルポール同士を互いに接続して構成された高周波スイッチ回路において、前記一対のＳＰＤＴスイッチはいずれも各端子間にスルー用のスイッチ素子とシャント用のスイッチ素子とを備えてなり、前記一対のＳＰＤＴスイッチのシングルポール同士の間にインダクタを介在させたことを特徴としている。
【００１８】
このようなインダクタを設けることにより、信号線路の途中でオフ状態にあるスイッチ素子は従来の単なる寄生容量としての存在から、インダクタとの関係によってローパスフィルタとして作用するようになる。そして、このローパスフィルタのカットオフ周波数が所要の周波数帯域よりも大きくなるように、このインダクタのインダクタンス成分を寄生容量の容量値の大きさに応じて設定することにより、所要の周波数帯域内での挿入損失の劣化を改善することができる。
【００１９】
請求項２記載の発明に係る高周波スイッチ回路は、請求項１記載の発明の構成において、前記ＳＰＤＴスイッチを構成する各スイッチ素子は電界効果トランジスタからなることを特徴としている。これにより、高周波スイッチ回路の全体構成が極めて小型化される。
【００２０】
請求項３記載の発明に係る高周波スイッチ回路は、請求項２記載の発明の構成において、前記電界効果トランジスタはマルチゲート型のものであることを特徴としている。これにより、低い動作電圧で高い電力をオン／オフでき、しかも、複数の電界効果トランジスタを直列に多段接続したものに比べて全体構成を簡素化することができる。
【００２１】
請求項４記載の発明に係る高周波スイッチ回路は、請求項１記載の発明の構成において、前記ＳＰＤＴスイッチを構成する各スイッチ素子は複数の電界効果トランジスタが順次直列に接続されてなることを特徴としている。これにより、各スイッチ素子を単一の電界効果トランジスタで構成する場合に比べて、低い動作電圧で高い電力をオン／オフすることができる。
【００２２】
請求項５記載の発明に係る高周波スイッチ回路は、請求項１ないし請求項４の発明の構成において、ＳＰＤＴスイッチを構成する各スイッチ素子の内、信号線路と接地との間に設けられているシャント用のスイッチ素子には、さらに接地との間にインダクタとキャパシタとからなる直列共振回路が介在されていることを特徴としている。これにより、ポート間を接続した場合のアイソレーション特性を改善することができる。
【００２３】
請求項６記載の発明に係る通信機器は、請求項１〜請求項５のいずれかに記載した高周波スイッチ回路を組み込んで構成されていることを特徴としている。このようにすれば、信号の送受信の際に挿入損失の少ない優れた特性をもつ通信機器が得られる。
【００２４】
【発明の実施の形態】
（実施の形態１）
図１は本発明の実施の形態１に係る高周波スイッチ回路の構成を示す回路図であり、図９に示した従来技術と対応する構成部分には同一の符号を付す。
【００２５】
この実施の形態１に係る高周波スイッチ回路１１は、ダイバーシティシステム対応のもので、上下一対のＳＰＤＴスイッチ２１，３１を備える。そして、この実施の形態１の特徴として、各ＳＰＤＴスイッチ２１，３１の中央のシングルポール同士がインダクタＬ０を介して互いに接続されている。
【００２６】
一方のＳＰＤＴスイッチ２１は、２つのポートＰ１，Ｐ２、２つのスルースイッチ素子ＳＷ１，ＳＷ２、および２つのシャントスイッチ素子ＳＷ５，ＳＷ６を有する。同様に、他方のＳＰＤＴスイッチ３１は、２つのポートＰ３，Ｐ４、２つのスルースイッチ素子ＳＷ３，ＳＷ４、および２つのシャントスイッチ素子ＳＷ７，ＳＷ８を有する。そして、一方のＳＰＤＴスイッチ２１は通信装置側に、他方のＳＰＤＴスイッチ３１はアンテナ側に配置されている。なお、その逆に一方のＳＰＤＴスイッチ２１がアンテナ側に、他方のＳＰＤＴスイッチ３１が通信装置側に配置された構成であってもよい。
【００２７】
上記の各スルースイッチ素子ＳＷ１〜ＳＷ４およびシャントスイッチ素子ＳＷ５〜ＳＷ８の役目は図９に示した従来の場合と同様であり、また、各ポートＰ１〜Ｐ４の相互間を接続する場合の各スイッチ素子ＳＷ１〜ＳＷ８のオン／オフ状態の設定も従来の場合と同様であるから、ここでは詳しい説明は省略する。
【００２８】
次に、図１に示した高周波スイッチ回路１１において、両ＳＰＤＴスイッチ２１，３１のシングルポール同士の間に介在させたインダクタＬ０の作用について説明する。
【００２９】
たとえば、前述のように２つのポートＰ１，Ｐ３間を接続する場合、ＳＷ１，ＳＷ３のスルースイッチ素子がオン、ＳＷ２，ＳＷ４のスルースイッチ素子がオフ、ＳＷ５，ＳＷ７のシャントスイッチ素子がオフ、ＳＷ６，ＳＷ８のシャントスイッチ素子がオンになる。
【００３０】
このとき、オン状態にあるスルースイッチ素子ＳＷ１，ＳＷ３およびシャントスイッチ素子ＳＷ６，ＳＷ８は抵抗素子として、オフ状態にあるスルースイッチ素子ＳＷ２，ＳＷ４およびシャントスイッチ素子ＳＷ５，ＳＷ７は容量素子として作用するので、この状態を等価回路で示すと図２に示すようになる。
【００３１】
ここで、この実施の形態１のように、ＳＰＤＴスイッチ２１，３１の中央のシングルポール同士の間にインダクタＬ０を設けた場合には、図２の破線で囲んだ部分がローパスフィルタとして作用するようになる。つまり、信号線路の途中でオフ状態にあるスルースイッチ素子ＳＷ２，ＳＷ４は単なる寄生容量としての存在から、インダクタＬ０との関係によりＬＣローパスフィルタとしての役割を担うようになる。
【００３２】
したがって、このローパスフィルタのカットオフ周波数が所要の周波数帯域よりも大きくなるように、このインダクタＬ０のインダクタンス成分を、オフ状態にある２つのスルースイッチ素子ＳＷ２，ＳＷ４の容量値の大きさに応じて設定することにより、高い周波数帯域まで広帯域に挿入損失の劣化を改善することができる。
【００３３】
この実施の形態１の高周波スイッチ回路１１において図２に示した等価回路を構成した場合と、従来の高周波スイッチ回路５１で図１１に示した等価回路を構成した場合とについて、周波数と挿入損失との関係をシミュレーションして調べた結果を図３に示す。なお、ここでは、インダクタＬ０のインダクタンス値を１ｎＨとし、また、スルースイッチ素子ＳＷ１〜ＳＷ４がオンして抵抗素子として作用する場合の抵抗値を３Ω、スルースイッチ素子ＳＷ１〜ＳＷ４がオフして容量素子として作用する場合の容量値を０．３ｐＦ、シャントスイッチ素子ＳＷ５〜ＳＷ８がオンして抵抗素子として作用する場合の抵抗値を６Ω、シャントスイッチ素子ＳＷ５〜ＳＷ８がオフして容量素子として作用する場合の容量値を０．１５ｐＦとしている。
【００３４】
図３から分かるように、周波数が１０ＧＨｚ以下の範囲では、図２に示した等価回路の周波数に対する挿入損失（同図中に実線で示す）は、図１１に示した従来の等価回路の周波数に対する挿入損失（同図中に破線で示す）に比べて挿入損失の劣化の割合が少なく、広い帯域にわたって挿入損失の劣化が改善されていることが理解される。なお、１５〜２０ＧＨｚあたりにローパスフィルタとしてのカットオフ周波数が存在するため、それ以上の周波数では挿入損失は劣化するが、所要の周波数の帯域外であるので何ら問題はない。
【００３５】
（実施の形態２）
図４は本発明の実施の形態２に係る高周波スイッチ回路の構成を示す回路図であり、図１０に示した従来技術と対応する構成部分には同一の符号を付す。
【００３６】
この実施の形態２における高周波スイッチ回路１２の基本的な構成は、図１に示した高周波スイッチ回路１１と同じであって、上下一対のＳＰＤＴスイッチ２２，３２を備え、各ＳＰＤＴスイッチ２２，３２の中央のシングルポール同士がインダクタＬ０を介して互いに接続されている。
【００３７】
また、この実施の形態２の高周波スイッチ回路１２の場合、各スイッチ素子ＳＷ１〜ＳＷ８としてＦＥＴが使用されており、そのため、各スイッチ素子ＳＷ１〜ＳＷ８のゲートには抵抗Ｒ１〜Ｒ８を介して制御端子Ｄ１〜Ｄ８が接続されている。さらに、各シャントスイッチ素子ＳＷ５〜ＳＷ８のドレインには単一の正電源で駆動させるために信号周波数におけるインピーダンスが十分に小さい直流カット用のキャパシタＣ１〜Ｃ４がそれぞれ個別に接続されて高周波的に接地されている。
【００３８】
上記の各スルースイッチ素子ＳＷ１〜ＳＷ４およびシャントスイッチ素子ＳＷ５〜ＳＷ８の役目は図１１に示した従来の場合と同様であり、また、各ポートＰ１〜Ｐ４の相互間を接続する場合の各スイッチ素子ＳＷ１〜ＳＷ８のオン／オフ状態の設定も従来の場合と同様であるから、ここでは詳しい説明は省略する。
【００３９】
この実施の形態２の高周波スイッチ回路１２において図２に示した等価回路を構成した場合と、従来の高周波スイッチ回路５２で図１１に示した等価回路を構成した場合とについて、周波数と挿入損失との関係を調べた結果を図５に示す。なお、ここでは、インダクタＬ０のインダクタンス値や、各スイッチ素子ＳＷ１〜ＳＷ８がオンした場合の抵抗値やオフした場合の容量値は、実施の形態１の場合と同じ値に設定している。
【００４０】
図５から分かるように、この実施の形態２の場合も周波数が１０ＧＨｚ以下の範囲では、図２に示した等価回路の周波数に対する挿入損失（同図中に実線で示す）は、図１１に示した従来の等価回路の周波数に対する挿入損失（同図中に破線で示す）に比べて挿入損失の劣化の割合が少なく、広い帯域にわたって挿入損失の劣化が改善されていることが理解される。
【００４１】
（実施の形態３）
図６は本発明の実施の形態３に係る高周波スイッチ回路の構成を示す回路図であり、図４に示した実施の形態２に係る高周波スイッチ回路と対応する構成部分には同一の符号を付す。
【００４２】
この実施の形態３の高周波スイッチ回路１３の基本的な構成は、図４に示した高周波スイッチ回路１２と同じであって、上下一対のＳＰＤＴスイッチ２３，３３を備え、各ＳＰＤＴスイッチ２３，３３の中央のシングルポール同士がインダクタＬ０を介して互いに接続されている。
【００４３】
また、各シャントスイッチ素子ＳＷ５〜ＳＷ８のドレインには、キャパシタＣ６〜Ｃ９とインダクタＬ１〜Ｌ４を直列に接続して直列共振回路４１〜４４が構成されている。この場合のインダクタＬ１〜Ｌ４は、専用の素子を用いる他、インダクタンス成分をもつボンディングワイヤやパッケージリードなどを利用することもできる。
その他の構成は図４に示した実施の形態２の場合と同様であるから、ここでは詳しい説明は省略する。
【００４４】
ここで、キャパシタＣ６〜Ｃ９とインダクタＬ１〜Ｌ４からなる各直列共振回路４１〜４４が所望の周波数で直列共振するように容量値やインダクタンス値を設定すれば、各シャントスイッチ素子ＳＷ５〜ＳＷ８がオンした際、信号線路から各シャントスイッチ素子ＳＷ５〜ＳＷ８をみた状態でのインピーダンスを低くすることができる。このため、各ポートＰ１〜Ｐ４の相互間を接続した場合に余分な信号漏れが生じないようにアイソレーション特性を改善することができる。たとえば、各直列共振回路４１〜４４を５ＧＨｚで共振させるためには、各キャパシタＣ６〜Ｃ９の容量値を１ｐＦ、各インダクタＬ１〜Ｌ４のインダクタンス値を１ｎＨとすればよい。
【００４５】
（実施の形態４）
図７は本発明の実施の形態４に係る高周波スイッチ回路の構成を示す回路図であり、図６に示した実施の形態３に係る高周波スイッチ回路と対応する構成部分には同一の符号を付す。
【００４６】
この実施の形態４の高周波スイッチ回路１４の基本的な構成は、図６に示した高周波スイッチ回路１３と同じであって、上下一対のＳＰＤＴスイッチ２４，３４を備え、各ＳＰＤＴスイッチ２４，３４の中央のシングルポール同士がインダクタＬ０を介して互いに接続されている。
【００４７】
また、図６に示した実施の形態３では、ＦＥＴからなる各シャントスイッチ素子ＳＷ５〜ＳＷ８に対して個別にキャパシタＣ１〜Ｃ４とインダクタＬ１〜Ｌ４からなる各直列共振回路４１〜４４を接続しているが、この実施の形態４では、シャントスイッチ素子ＳＷ５〜ＳＷ８のドレインを共通に接続した上で、これらをキャパシタＣ５とインダクタＬ５からなる１つの直列共振回路４５を介して接地した構成としている。このような構成とすると、キャパシタやインダクタの数を削減できるため、チップサイズの小型化やパッケージ端子の削減が可能となる。
その他の構成および作用は図６に示した実施の形態３の場合と同様であるから、ここでは詳しい説明は省略する。
【００４８】
上記の各実施の形態１〜４に対して、さらに次のような変形例や応用例を考えることができる。
【００４９】
▲１▼　上記の実施の形態１〜４において、一対のＳＰＤＴスイッチの中央のシングルポール同士の間に介在されるインダクタＬ０は専用の素子を用いているが、その代わりに、インダクタ成分を有するボンディングワイヤやパッケージリードを利用することも可能である。
【００５０】
▲２▼　上記の実施の形態１〜４では、高周波スイッチ回路１１〜１４は全体が１チップとして形成されたものを前提としたが、本発明はこれに限らず、各々のＳＰＤＴスイッチ２１と３１，２２と３２，２３と３３，２４と３４を予め別チップとして製作しておき、各チップのシングルポート間をインダクタＬ０となるワイヤで結線して本発明の高周波スイッチ回路を構成することもできる。
【００５１】
▲３▼　上記の実施の形態２〜４では、ＦＥＴからなる各スイッチ素子ＳＷ１〜ＳＷ８に対してこれをオン／オフする制御端子Ｄ１〜Ｄ８を個別に設けているが、Ｄ１とＤ６、Ｄ２とＤ５、Ｄ３とＤ８、Ｄ４とＤ７の各制御端子同士を共通に接続してＳＷ１とＳＷ６、ＳＷ２とＳＷ５、ＳＷ３とＳＷ８、ＳＷ４とＳＷ７の各スイッチ素子が互いに連動してオン／オフするようにすることもできる。この場合には、制御端子の端子数を削減することが可能になる。
【００５２】
▲４▼　上記の実施の形態２〜４では、ＦＥＴとしてシングルゲート型のもの使用しているが、マルチゲート型のものを使用することもできる。このようなマルチゲート型ＦＥＴを使用すれば、シングルゲート型のものよりも低い動作電圧で高い電力をオン／オフでき、しかも、複数のＦＥＴを直列に多段接続したものに比べて全体構成を簡素化することができる。
【００５３】
▲５▼　上記の実施の形態２〜４では、各スイッチ素子ＳＷ１〜ＳＷ８は、各々単一のＦＥＴで構成されているが、各スイッチ素子ＳＷ１〜ＳＷ８は、複数のＦＥＴを順次直列に接続して構成することもできる。このように多段構成にすると、各スイッチ素子ＳＷ１〜ＳＷ８を単一のＦＥＴで構成する場合に比べて、低い動作電圧で高い電力をオン／オフすることができる利点が得られる。
【００５４】
▲６▼　携帯無線器などの通信機器においては、図８に示すように、上記の各実施の形態の高周波スイッチ回路１１〜１４をチップとして配線基板６１上に搭載し、これをケース６２内に収納して使用することもできる。このようにすれば、信号の送受信の際に挿入損失の少ない優れた特性の通信機器が得られる。
【００５５】
【発明の効果】
請求項１の発明に係る高周波スイッチ回路は、一対のＳＰＤＴスイッチのシングルポール同士をインダクタを介して接続しているので、このインダクタによって、信号線路の途中でオフ状態にあるスイッチ素子は従来の単なる寄生容量としての存在から、インダクタとの関係によりローパスフィルタとして作用するようになる。そして、このローパスフィルタのカットオフ周波数が所要の周波数帯域よりも大きくなるように、このインダクタのインダクタンス成分を寄生容量の容量値の大きさに応じて設定することにより、所要の周波数帯域内での挿入損失の劣化を改善することができる。
【００５６】
請求項２記載の発明に係る高周波スイッチ回路は、請求項１記載の発明の効果に加えて、前記ＳＰＤＴスイッチを構成する各スイッチ素子は電界効果トランジスタからなるので、高周波スイッチ回路の全体構成が極めて小型化される。
【００５７】
請求項３記載の発明に係る高周波スイッチ回路は、請求項２記載の発明の効果に加えて、電界効果トランジスタはマルチゲート型のものであるので、低い動作電圧で高い電力をオン／オフでき、しかも、複数の電界効果トランジスタを直列に多段接続したものに比べて全体構成を簡素化することができる。
【００５８】
請求項４記載の発明に係る高周波スイッチ回路は、請求項１記載の発明の効果に加えて、ＳＰＤＴスイッチを構成する各スイッチ素子は複数の電界効果トランジスタを順次直列に接続されてなるので、各スイッチ素子を単一の電界効果トランジスタで構成する場合に比べて、低い動作電圧で高い電力をオン／オフすることができる。
【００５９】
請求項５移載の発明に係る高周波スイッチ回路は、請求項１ないし請求項４の発明の効果に加えて、ＳＰＤＴスイッチを構成する各スイッチ素子の内、信号線路と接地との間に設けられているシャント用のスイッチ素子には、さらに接地との間にインダクタとキャパシタとからなる直列共振回路が介在されているので、ポート間をスイッチ素子を介して接続した場合に信号漏れが生じないようにアイソレーション特性を改善することができる。
【００６０】
請求項６の発明に係る通信機器は、請求項１〜請求項５のいずれかに記載した高周波スイッチ回路を組み込んで構成されているので、信号の送受信の際に挿入損失の少ない優れた特性をもつ通信機器が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る高周波スイッチ回路の構成を示す回路図である。
【図２】本発明の実施の形態１に係る高周波スイッチ回路において、スイッチ素子をオン／オフしてポート間を接続した場合に得られる等価回路の一例を示す図である。
【図３】図１の高周波スイッチ回路における挿入損失の影響をシミュレーションした結果を従来の高周波スイッチ回路の場合と比較して示す特性図である。
【図４】本発明の実施の形態２に係る高周波スイッチ回路の構成を示す回路図である。
【図５】図４の高周波スイッチ回路における挿入損失の影響をシミュレーションした結果を従来の高周波スイッチ回路の場合と比較して示す特性図である。
【図６】本発明の実施の形態３に係る高周波スイッチ回路の構成を示す回路図である。
【図７】本発明の実施の形態４に係る高周波スイッチ回路の構成を示す回路図である。
【図８】本発明の高周波スイッチ回路を組み込んだ携帯電話器を示す斜視図である。
【図９】従来の高周波スイッチ回路の構成を示す回路図である。
【図１０】スイッチ素子として電界効果トランジスタを用いた従来の高周波スイッチ回路の構成を示す回路図である。
【図１１】従来の高周波スイッチ回路において、スイッチ素子をオン／オフしてポート間を接続した場合に得られる等価回路の一例を示す図である。
【符号の説明】
１１〜１４　　高周波スイッチ回路
２１〜２４　　ＳＰＤＴスイッチ
３１〜３４　　ＳＰＤＴスイッチ
４１〜４５　　直列共振回路
Ｐ１〜Ｐ４　　ポート
ＳＷ１〜ＳＷ４　　　スルースイッチ素子
ＳＷ５〜ＳＷ８　　　シャントスイッチ素子
Ｒ１〜Ｒ８　　抵抗
Ｃ１〜Ｃ９　　キャパシタ
Ｌ０，Ｌ１〜Ｌ５　　インダクタ
Ｄ１〜Ｄ８　　制御端子
【図１】
2004015688.tif 000003
【図２】
2004015688.tif 000004
【図３】
2004015688.tif 000005
【図４】
2004015688.tif 000006
【図５】
2004015688.tif 000007
【図６】
2004015688.tif 000008
【図７】
2004015688.tif 000009
【図８】
2004015688.tif 000010
【図９】
2004015688.tif 000011
【図１０】
2004015688.tif 000012
【図１１】
2004015688.tif 000013