(57)【要約】【課題】記録媒体の再生の際のドロップアウト発生時に位相同期信号発生器で抽出されるクロックが位相及び周期変動を起こすことを防止でき、且つ位相同期がはずれてから再度位相同期に引き込むときの速度が速いクロック抽出装置を提供する。【解決手段】位相ロックの判定を行う位相検波検出回路７の出力と、再生信号の欠落等のドロップアウトを検出するドロップアウト検出回路８の出力と、再生信号の転送レートなどのデータレートを検出する速度検出回路１０の出力に基づいて、時定数制御回路９で可変抵抗部４の時定数を制御することで、ＶＣＯ６の出力周波数を制御する。【選択図】        図１
2004319041.tif 000002
【特許請求の範囲】
【請求項１】
ディジタル信号に同期したクロックを発生させるクロック抽出装置において、
上記ディジタル信号の欠落を検出するドロップアウト検出手段と、
上記ディジタル信号のデータレートを検出する速度検出手段と、
上記データレートに応じて出力周波数を切り換える電圧制御発振器と、該電圧制御発振器の出力またはその分周出力と上記ディジタル信号とを位相比較する位相比較器と、該位相比較器の出力が供給され、上記電圧制御発振器に対する制御電圧を生成するチャージポンプフィルタからなるＰＬＬと、
上記ディジタル信号と上記ＰＬＬの出力との位相ロックの判別を行う判別手段と、
上記ドロップアウト検出手段と上記速度検出手段と上記判別手段の出力に基づき上記ＰＬＬの上記チャージポンプフィルタの時定数を制御する制御手段とを有する
ことを特徴とするクロック抽出装置。
【請求項２】
上記時定数は、可変抵抗の抵抗値により設定することを特徴とする請求項１に記載のクロック抽出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、クロック抽出装置に関し、特に、記録媒体のデータを再生する際の再生クロックの発生等に適用して好適なものである。
【０００２】
【従来の技術】
従来から、ディジタル記録媒体のデータを再生する際の再生用クロックを発生させるために、フェイズ・ロックド・ループ（以下、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  ｌｏｏｐ）と称する）が用いられている。再生信号が消失するドロップアウト時にＰＬＬが振られないように、位相比較器とループフィルタとの間にゲートを配置し、ドロップアウト信号で直接ゲートをコントロールしていた。
【０００３】
この為、ドロップアウト突入時に加速方向に異常なパルスが発生することがあった。また、ドロップアウト脱出時には減速方向に同様なパルスが発生することがあった。これらの異常なパルスが発生するとクロックが大きく位相変動をしてしまう欠点があった。
【０００４】
下記の特許文献１には、ドロップアウトがあってもクロックが振られないクロック抽出回路が開示されている。下記の特許文献１に開示されているクロック抽出回路は、フリップフロップを利用することで、ゲート開閉の制御を直接ドロップアウト信号で行わないようにして、上述したような異常なパルスの発生を防止している。
【０００５】
【特許文献１】
特許第２６７４０３２号明細書
【０００６】
【発明が解決しようとする課題】
しかしながら、上述の従来のフリップフロップを利用したクロック抽出回路は、ドロップアウト前後のデータがＰＬＬのキャプチャ・レンジ内の転送レートであれば引き込み速度は速いが、キャプチャ・レンジ外のような位相同期がはずれてから再度位相同期に引き込むときの速度は遅いという問題があった。ここで、キャプチャ・レンジとは、ＰＬＬのロックが外れた状態からロックすることができる周波数の幅のことである。
【０００７】
したがって、この発明の目的は、ドロップアウト発生時に抽出されるクロックが位相及び周期変動を起こすことを防止でき、且つ位相同期がはずれてから再度位相同期に引き込むときの速度が速いクロック抽出装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、請求項１の発明は、ディジタル信号に同期したクロックを発生させるクロック抽出装置において、ディジタル信号の欠落を検出するドロップアウト検出手段と、ディジタル信号のデータレートを検出する速度検出手段と、データレートに応じて出力周波数を切り換える電圧制御発振器と、該電圧制御発振器の出力またはその分周出力とディジタル信号とを位相比較する位相比較器と、該位相比較器の出力が供給され、電圧制御発振器に対する制御電圧を生成するチャージポンプフィルタからなるＰＬＬと、ディジタル信号とＰＬＬの出力との位相ロックの判別を行う判別手段と、ドロップアウト検出手段と速度検出手段と判別手段の出力に基づきＰＬＬのチャージポンプフィルタの時定数を制御する制御手段とを有するクロック抽出装置である。
【０００９】
上述のように構成されたこの発明によるクロック抽出装置によれば、電圧制御発振器がデータレートに応じて出力周波数を切り換え、且つＰＬＬのチャージポンプフィルタの時定数をドロップアウト検出手段と速度検出手段と判別手段とに基づいて制御することにより、位相ロックされていない状態および／またはディジタル信号の欠落が検出された場合に、ＰＬＬのチャージポンプフィルタの時定数が制御され、データレートに応じた最適な電圧制御発振器の出力周波数が得られる。
【００１０】
【発明の実施の形態】
以下、この発明の一実施形態によるクロック抽出装置について説明する。図１は、この発明の一実施形態による記録媒体の再生装置に適用されたクロック抽出装置の一例の構成である。まず、このクロック抽出装置の構成と基本的な信号の流れについて説明する。なお、図２および図３においては、簡略のために実際よりパルス数が少なく、またはパルスの振幅が低いものとして表現されている。
【００１１】
入力端子１１から入力ディジタル信号がエッジ検出回路１に供給される。この入力ディジタル信号は、例えばディジタル記録媒体から読み出されたＲＦ信号を波形成形し、リミッタを通すことによってディジタル信号に変換したものである。図２Ａは、入力信号の一例であるＲＦディジタル信号を示し、図２Ｂは、その波形を拡大したものを示す。
【００１２】
エッジ検出回路１は、入力端子１１から供給された図２Ｂに示すディジタル信号を、図２Ｃに示すように、立ち上がりエッジと立ち下りエッジのそれぞれと同期して立ち上げ、内部クロック信号発生器（以下、適宜ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ；電圧制御発振器）と称する）６の出力パルスのパルス幅である時間幅Ｔの約１／４のパルス時間幅に変換する。なお、このパルス時間幅の変換は、ＶＣＯ６の所定の特性と、後述する速度検出回路１０からの出力によって決定される。
【００１３】
エッジ検出回路１の出力であるエッジ検出パルスは、位相比較器２へ供給される。位相比較器２は、エッジ検出回路１からのエッジ検出パルスとＶＣＯ６の出力信号との位相比較を行い、位相差に応じたパルス幅の比較出力を発生する。
【００１４】
位相比較器２の比較出力は、後述する位相ロック検出回路７へ供給される。また、位相比較器２の比較出力は、チャージポンプ回路３に供給される。この一実施形態では、チャージポンプ回路３と可変抵抗部４とコンデンサＣとＶ／Ｉコンバータ５とがチャージポンプフィルタを構成する。また、ＶＣＯ６と位相比較器２と、チャージポンプフィルタとがＰＬＬを構成する。チャージポンプ回路３は、位相比較器２の比較出力である位相差時間信号を電流値へ変換する。
【００１５】
チャージポンプ回路３の出力は、可変抵抗部４へ供給される。可変抵抗部４は、ＶＣＯ６に伝達するときの時定数を抵抗とコンデンサＣとによって決定する。可変抵抗部４の抵抗値によって、位相検波器ゲインとキャプチャ・レンジが決定される。可変抵抗部４の機能については、後で詳細に説明する。
【００１６】
電流変換された可変抵抗部４の出力は、電流電圧変換回路（以下、適宜Ｖ／Ｉコンバータと称する）５へ伝送される。Ｖ／Ｉコンバータ５は、可変抵抗部４から入力される電流信号を電圧信号に変換する。
【００１７】
Ｖ／Ｉコンバータ５の出力電圧は、ＶＣＯ６の制御端子に供給される。ＶＣＯ６は、後述する速度検出回路１０の出力に基づき、Ｖ／Ｉコンバータ５の出力電圧に応じた周波数のクロック信号を発生する。
【００１８】
ＶＣＯ６で発生したクロック信号は、位相比較器２に帰還される。また、そのクロック信号は、出力端子１４へ出力され、図示しない再生信号の信号処理回路に対して供給される。なお、ＶＣＯ６からの出力周波数は、図示しない分周器で分周してから位相比較器２、出力端子１４へ供給してもよい。
【００１９】
ここで、この発明の特徴である時定数制御回路９の制御電圧によって抵抗値が可変される可変抵抗部４について図３〜図６を参照して説明する。時定数制御回路９による制御は、位相ロック検出回路７、ドロップアウト検出回路８および速度検出回路１０の３つの出力に基づく。
【００２０】
位相ロック検出回路７は、位相比較器２から入力される比較出力に応じた位相ロックの判別を行う。位相ロック検出回路７の判別結果の出力は、時定数制御回路９へ供給される。
【００２１】
記録媒体から読み取られたＲＦ信号を増幅するプリアンプのＲＦ信号が、入力端子１３を介してドロップアウト検出回路８に供給される。ドロップアウト検出回路８は、ＲＦ信号の欠落をドロップアウトとして検出する。ドロップアウト検出回路８の出力は、時定数制御回路９へ供給される。
【００２２】
トラッキングサーボ、シーク等の再生制御を行う図示しない再生制御部から記録媒体の再生位置情報が、入力端子１２を介して速度検出回路１０に供給される。角速度一定（ＣＡＶ；Ｃｏｎｓｔａｎｔ  Ａｎｇｕｌａｒ  Ｖｅｌｏｃｉｔｙ）方式のディスク状記録媒体の再生では、内周と外周において転送レートが異なるが、このように入力端子１２を介して位置情報を得ることで、転送レート、すなわちデータレートを判別することができる。
【００２３】
また、ゾーンＣＡＶのように、ゾーンによってデータレートが異なり、ゾーンの切り換わりにデータレートが急速に変化する記録媒体の再生では、図示しない信号処理回路で処理後の再生信号中からＩＤなどに含まれるデータレートに関する情報が、入力端子１２を介して速度検出回路１０に供給される。
【００２４】
速度検出回路１０は、入力端子１２から入力される情報に基づいてデータレートを検出する。速度検出回路１０の出力は、上述したようにエッジ検出回路１、ＶＣＯ６に供給されるとともに、時定数制御回路９に供給される。
【００２５】
図３は、実際の記録媒体から抽出されたＲＦ信号と、このクロック抽出装置の主要なブロックでの出力信号を表している。図３Ａは、高周波信号であるＲＦ信号を示し、図３Ｂは、入力端子１１から入力されるディジタル信号である。図３Ｃは、エッジ検出回路１の出力信号である。図３Ｄは、ＶＣＯ６の出力信号であり、図３Ｅは、位相ロック検出回路７の出力であり、図３Ｆは、ドロップアウト検出回路８の出力であり、図３Ｇは、速度検出回路１０の出力であり、図３Ｈは、時定数制御回路９の出力である。
【００２６】
図４は、時定数制御電圧に対する抵抗値の変化と、チャージポンプフィルタ内の時定数ＲＣの変化とを示す。図４に示すように、ドロップアウト無し、または位相ロック状態では、時定数制御電圧が増加しても、抵抗値および時定数ＲＣは、一定に制御される。ドロップアウト有り、または位相ロックされていない状態では、時定数制御電圧の増加に比例して抵抗値および時定数ＲＣが増加する。
【００２７】
図５は、可変抵抗部４の抵抗値の変化に対するＶ／Ｉコンバータ５の出力レベルの変化と、ＶＣＯ６の出力周波数の変化とを示す。図５に示すように、ドロップアウト無し、または位相ロック状態では、抵抗値が増加しても、Ｖ／Ｉコンバータ５の出力およびＶＣＯ６の出力周波数は、一定に制御される。ドロップアウト有り、または位相ロックされていない状態では、キャプチャ・レンジ範囲内において、抵抗値の増加に比例してＶ／Ｉコンバータ５の出力およびＶＣＯ６の出力周波数が増加する。
【００２８】
図４と図５に示すように、この一実施形態では、可変抵抗部４において、チャージポンプフィルタ内の時定数ＲＣと、出力信号のレベルすなわちＶ／Ｉコンバータ５の出力電圧とが一意的に決定される。
【００２９】
図６は、速度検出電圧に対する時定数制御電圧の変化を示す。図６に示すように、この一実施形態では、速度検出回路１０から出力される速度検出電圧によって時定数制御電圧をコントロールする。図６に示すように、高転送レート時などのデータレートが高い状態では、速度検出電圧が増加しても、時定数制御電圧は、一定に制御される。低転送レート時などのデータレートが低い状態では、速度検出の増加に比例して時定数制御電圧が増加する。
【００３０】
＜ドロップアウトが発生しない場合＞
図３に示すエリアａは、ドロップアウトが発生していない正常な再生動作がなされているエリアである。この状態では、図３Ｂ、図３Ｃに示すように、入力ディジタル信号およびエッジ検出回路１の出力に異常はみられない。このとき、図３Ｅおよび図３Ｆに示すように、位相ロック検出回路７の出力とドロップアウト検出回路８の出力は共にハイレベルであり、検出信号は共に無い。
【００３１】
この条件では、図４に示す通り、時定数制御回路９の制御電圧が変化しても抵抗値が変化しないように可変抵抗部４が固定され、チャージポンプフィルタ内の時定数ＲＣが図４中の値Ｓに固定される。その結果、位相検波器ゲインが変化しない、すなわちＶ／Ｉコンバータ５の出力が変化しないため、図５に示すようにＶＣＯ６からは、値Ｆで示すように、安定で固定した周波数の信号が出力され、図３Ｄに示すように、位相同期が保持される。
【００３２】
＜比較的浅いドロップアウトが発生する場合＞
図３に示すエリアｂは、レベルが比較的浅いドロップアウトが発生している。この状態では、入力ディジタル信号およびエッジ検出回路１の出力に異常が発生する。この異常は、例えば図３Ｂ、図３Ｃに示すように、微細なパルスや周波数変動等が発生する。このとき、図３Ｆに示すように、ドロップアウト検出回路８の出力がローレベルとなり、検出信号はあるものの、図３Ｅに示すように、位相ロック検出回路７からの出力は、ハイレベルのままであり、検出信号は無い。
【００３３】
この条件では、図４に示す通り、時定数制御回路９の制御電圧が変化しても抵抗値が変化しないように可変抵抗部４が固定され、チャージポンプフィルタ内の時定数ＲＣが変化しないと共に、Ｖ／Ｉコンバータ５の出力が変化しないため、図５に示すようにＶＣＯ６からは、値Ｆの安定で固定した周波数の信号が出力され、図３Ｄに示すように、位相同期が保持される。
【００３４】
＜データレートの急速な変化によりドロップアウトが発生する場合＞
図３に示すエリアｃは、メディアスピードが急速に変化すると同時に転送レートが変化した場合である。このとき、図３Ａに示すように、記録媒体から読み出したＲＦ信号は、瞬時にレベルダウンする。
【００３５】
メディアスピードが急速に変化するため、速度検出回路１０の制御電圧によってＶＣＯ６の周波数がキャプチャ・レンジのセンターになるように瞬時にコントロールされる。これと同時に、ドロップアウト検出回路８と位相ロック検出回路７からそれぞれ検出信号が出力され、これら出力に基づいて、時定数制御回路９から図３Ｈに示すように制御電圧が発生する。
【００３６】
このとき、図４に示すように、時定数制御回路９の制御電圧が図６のように上昇すると共に可変抵抗部４の抵抗値が上昇する。この結果、チャージポンプフィルタ内の時定数ＲＣが変化することにより、図５に示す通りキャプチャ・レンジの範囲内でＶ／Ｉコンバータ５から出力される制御電圧が変化し、ＶＣＯ６の周波数がコントロールされる。
【００３７】
これにより、速度検出回路１０、そして位相ロック検出回路７およびドロップアウト検出回路８の各出力からＶＣＯ６のクロック周波数をキャプチャ・レンジの範囲内で変化させることができ、図３Ｄに示すように、高速で安定した位相同期が実現できる。
【００３８】
＜深いドロップアウトが発生する場合＞
図３に示すエリアｄは、メディア速度が一定のときに、ＲＦ信号に深いドロップアウトが存在している。この状態では、図３Ｅと図３Ｄに示すように、ドロップアウト検出回路８と位相ロック検出回路７から各検出情報が出力され、これら出力を基に時定数制御回路９から図３Ｈに示すように、制御電圧が発生する。
【００３９】
このとき、図４に示すように時定数制御回路９の制御電圧が図６のように上昇すると共に可変抵抗部４の抵抗値も上昇する。この結果、チャージポンプフィルタ内の時定数ＲＣが変化することにより、図５に示す通りキャプチャ・レンジの範囲内でＶ／Ｉコンバータ５から出力される制御電圧が変化し、ＶＣＯ６の周波数がコントロールされる。
【００４０】
この場合、チャージポンプフィルタ内の時定数ＲＣが上昇するためＶ／Ｉコンバータ５の制御電圧の変化が微動になる。従って、ＶＣＯ６に対して急激な周波数コントロールの変化はなく、キャプチャ・レンジの範囲内で図３Ｄに示すように、位相同期を保持することができる。
【００４１】
これにより、位相ロック検出回路７とドロップアウト検出回路８の各出力からＶＣＯ６のクロック周波数をキャプチャ・レンジの範囲内で保持するため、後段の同期系を構成する信号処理回路等の回路システムに対して高速で安定した信号処理が実現できる。
【００４２】
以上説明したように、この一実施形態によれば、位相ロック検出回路７、ドロップアウト検出回路８および速度検出回路１０の出力に基づき時定数制御回路９で可変抵抗部４の時定数とＶ／Ｉコンバータ５の出力電圧のレベルとを一意に制御していることにより、異常なパルスや浅いドロップアウト時のパルスがあってもキャプチャ・レンジの範囲内で可変抵抗部４の抵抗値が変化するため、ＶＣＯ６のクロック周波数は大きく変動せず安定したクロックを抽出することが可能となる。
【００４３】
また、１系統の時定数制御回路９と可変抵抗部４を含むフィルタ回路で実現できるので、クロック抽出装置を集積回路に搭載する場合、小面積で対応可能となる。
【００４４】
データレートの変化に応じてＶＣＯ６の出力周波数とキャプチャ・レンジを瞬時に自動制御することで、広範囲の転送レートの信号の変化に対して安定かつ高速アクセス性の高い位相同期が実現できる。従って、低圧縮で広転送レートが保存可能な記録再生装置やランダムアクセスを行うディスク記録再生装置などに有効である。
【００４５】
この発明は、上述したこの発明の一実施形態に限定されるものでは無く、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。例えば、上述した一実施形態では、速度検出電圧に比例して時定数制御電圧が増加し、時定数制御電圧の増加に比例して可変抵抗部４の抵抗値が増加し、可変抵抗部４の抵抗値の増加に比例して、Ｖ／Ｉコンバータ５の出力レベルが増加するとしたが、可変抵抗部４の抵抗値を一意に決定でき、ＶＣＯ６の出力周波数をキャプチャ・レンジ内に制御できる関係であれば、各々の関係はこれら増加に限られたものではない。
【００４６】
また、一実施形態では、図３Ｅに示すように、位相ロック検出回路２の出力信号に関して、位相ロック状態をハイレベルとし、位相ロックされていない状態をローレベルとした。また、図３Ｆに示すように、ドロップアウト検出回路８の出力信号に関して、ドロップアウト無しの状態をハイレベルとし、ドロップアウトが検出された状態をローレベルとした。また、図３Ｇに示すように、速度検出回路１０の出力信号に関して、高データレートをハイレベルとし、低データレートをローレベルとした。また、図３Ｈに示すように、時定数制御回路９の出力信号に関して、時定数を制御しない場合をローレベルとし、時定数を制御する場合をハイレベルとした。しかしながら、これらハイレベル、ローレベルの関係は、上述したような対応に限られたものではなく、各々の信号が検出されるならば、それぞれ反対であってもよい。
【００４７】
また、一実施形態では、ＰＬＬの構成をチャージポンプ３、可変抵抗部４とコンデンサＣ、Ｖ／Ｉコンバータ５からなるチャージポンプフィルタと、ＶＣＯ６と、位相比較器２とから構成されるとしたが、ＰＬＬ、チャージポンプフィルタの構成は、これに限らず、抵抗およびコンデンサで時定数を決定する他の構成のものであっても良い。
【００４８】
【発明の効果】
以上説明したように、この発明によれば、ドロップアウトの検出とデータレートの検出と位相比較の結果に基づき、チャージポンプフィルタの時定数を制御していることにより、ドロップアウト発生時にクロックが位相及び周期変動を起こすことを防止でき、且つ位相同期がはずれてから再度位相同期に引き込むときの速度を向上することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態によるクロック抽出装置の構成の一例を示す略線図である。
【図２】再生信号のエンベロープの一例と、その一部を拡大した信号波形およびエッジ検出信号の出力波形を示す略線図である。
【図３】再生信号のエンベロープの一例と、一実施形態によるクロック抽出装置の主要ブロックでの出力波形を示す略線図である。
【図４】抵抗値および時定数と時定数制御電圧との関係を示す略線図である。
【図５】Ｖ／Ｉコンバータ出力およびＶＣＯ周波数と抵抗値との関係を示す略線図である。
【図６】時定数制御電圧と速度検出電圧との関係を示す略線図である。
【符号の説明】
１・・・エッジ検出部、２・・・位相比較器、３・・・チャージポンプ、４・・・可変抵抗部、５・・・電流電圧変換回路、６・・・内部クロック信号発生器、７・・・位相ロック検出回路、８・・・ドロップアウト検出回路、９・・・時定数制御回路、１０・・・速度検出回路、１１，１２，１３・・・入力端子、１４・・・出力端子
【図１】
2004319041.tif 000003
【図２】
2004319041.tif 000004
【図３】
2004319041.tif 000005
【図４】
2004319041.tif 000006
【図５】
2004319041.tif 000007
【図６】
2004319041.tif 000008