(57)【要約】【課題】コレクタ領域を有する基板およびその上のベース構造を備えたバイポーラトランジスタおよびその製造方法を提供する。【解決手段】コレクタ領域（１１３）を有する基板（１０２）およびその上に与えられたベース構造（１２２）を備えたバイポーラトランジスタ（１００）およびその製造方法である。エミッタ構造（１３４）はベース構造（１２２）の上に形成され、外部ベース構造（１５６）は、ベース構造（１２２）の上およびコレクタ領域（１１３）の上で、エミッタ構造（１３４）のそばにありエミッタ構造から間隔をあけて形成される。誘電体層（１６０）は基板（１０２）の上に堆積し、外部ベース構造（１５６）、エミッタ構造（１３４）およびコレクタ領域（１１３）への接続が形成される。【選択図】　　　　図９
2004080012.tif 000002
【特許請求の範囲】
【請求項１】
バイポーラトランジスタ（１００）の製造方法であって、
コレクタ領域（１１３）を有する基板（１０２）を形成するステップと、
コレクタ領域（１１３）の上にベース構造（１２２）を形成するステップと、前記ベース構造（１２２）の上にエミッタ構造（１３４）を形成するステップと、
前記ベース構造（１２２）の上および前記コレクタ領域（１１３）の上に、前記エミッタ構造（１３４）のそばにあり前記エミッタ構造から間隔をあけた外部ベース構造（１５６）を形成するステップと、
前記基板（１０２）の上に誘電体層（１６０）を堆積するステップと、
前記誘電体層（１６０）を通して前記外部ベース構造（１５６）、前記エミッタ構造（１３４）および前記コレクタ領域（１１３）への接続を形成するステップとを含む、バイポーラトランジスタの製造方法。
【請求項２】
前記エミッタ構造（１３４）を形成するステップは、前記外部ベース構造（１５６）を形成するステップの前に行なわれる、請求項１に記載の方法。
【請求項３】
前記ベース構造（１２２）の外部ベース部分（１３６）を形成するステップと、
前記ベース構造（１２２）の真性ベース部分（１３８）を形成するステップとをさらに含む、請求項１に記載の方法。
【請求項４】
前記ベース構造（１２２）の外部ベース部分（１３６）を形成するステップと、
前記外部ベース部分（１３６）の上にかつ前記エミッタ構造（１３４）のまわりに、選択的に高くしたソース／ドレイン層（１４４）（１４６）を形成するステップとをさらに含む、請求項１に記載の方法。
【請求項５】
前記コレクタ領域（１１３）の一部分として前記基板（１０２）に選択的に注入されたコレクタ（１０５）を形成するステップをさらに含む、請求項１に記載の方法。
【請求項６】
バイポーラトランジスタ（１００）であって、
コレクタ領域（１１３）を有する基板（１０２）と、
前記コレクタ領域（１１３）の上のベース構造（１２２）と、
前記ベース構造（１２２）の上のエミッタ構造（１３４）と、
前記ベース構造（１２２）の上および前記コレクタ領域（１１３）の上の、前記エミッタ構造（１３４）のそばにあり前記エミッタ構造から間隔をあけた外部ベース構造（１５６）と、
前記基板（１０２）の上の誘電体層（１６０）と、
前記誘電体層（１６０）を通した前記外部ベース構造（１５６）、前記エミッタ構造（１３４）および前記コレクタ領域（１１３）への接続とを含む、バイポーラトランジスタ。
【請求項７】
前記エミッタ構造（１３４）を前記外部ベース構造（１５６）から隔てるスペーサ（１４０，１４２）をさらに含む、請求項６に記載のバイポーラトランジスタ。
【請求項８】
前記ベース構造（１２２）は、外部ベース部分（１３６）および真性ベース部分（１３８）を有する、請求項６に記載のバイポーラトランジスタ。
【請求項９】
前記ベース構造（１２２）の一部分の上にありかつ前記エミッタ構造（１３４）のまわりにある選択的に高くしたソース／ドレイン層（１４４）（１４６）をさらに含む、請求項６に記載のバイポーラトランジスタ。
【請求項１０】
前記コレクタ領域（１１３）の一部分として前記基板（１０２）に選択的に注入されたコレクタ（１０５）をさらに含む、請求項６に記載のバイポーラトランジスタ。
【発明の詳細な説明】
【０００１】
【技術分野】
この発明は、一般的にバイポーラトランジスタに関し、より特定的には二重ポリシリコンバイポーラトランジスタに関する。
【０００２】
【背景技術】
バイポーラトランジスタは、本来何年も前に開発されたが、一般的には、消費電力がより少なく、製造の難度がより低く、従ってより安価なＣＭＯＳトランジスタによって取って代わられた。何年もの間、バイポーラトランジスタを改良するのに多くの努力がなされてきたにもかかわらず、バイポーラトランジスタはＣＭＯＳトランジスタほど普及するまでには改良されなかった。
【０００３】
最近、バイポーラトランジスタの需要が非常に増大してきた。なぜなら、このトランジスタは、ＣＭＯＳトランジスタと比較してより高速で動作し、より多くの電流を駆動することが可能であるからである。これらの特徴は、携帯電話およびコンピュータによって要求されるような高速、高周波通信ネットワークにとって重要である。
【０００４】
今日使用されているほとんどのバイポーラトランジスタは、いわゆる「二重ポリ」バイポーラトランジスタであり、これは２つのポリシリコン構造を使用し、１つはエミッタ構造用であり、もう１つはベース構造用である。
【０００５】
従来のバイポーラトランジスタは、製造が困難であり、費用が主要な問題である。このトランジスタは、基板にドーパントを注入して、埋込コレクタを与えることによって製造される。さらなるシリコンの層は注入された基板を覆う。浅いトレンチアイソレーション（ＳＴＩ）と呼ばれる絶縁デバイダーがシリコン基板に形成される。これらのＳＴＩは、埋込コレクタの上の真性ベース領域と、２つのＳＴＩの間で埋込コレクタに接続され真性ベース領域から分離されたコレクタタップとを規定する。
【０００６】
その後で、第１のポリシリコン層を、上側のシリコンの上に堆積し、処理を施して真性ベース領域と接触するベースポリシリコン構造を形成する。ベースポリシリコン構造の一部分は、内部に形成されるエミッタポリシリコン構造の開口部とともに形成される。
【０００７】
第１の絶縁層を、ベースポリシリコン構造の上に堆積し、基板までエッチングすることによって、真性ベース領域の上のベースポリシリコン構造の開口部で除去する。このプロセスは、本質的に基板上に粗い表面を作る。
【０００８】
性能をより高くするために、シリコンゲルマニウムを一般的に絶縁層の上にかつ基板の粗い表面上に成長させる。この粗い表面は主要な問題を引起こす。なぜなら、シリコンゲルマニウムの成長は不規則であり、その厚さは粗さの結果として一定ではないからである。これは装置の性能の問題および装置ごとの性能の差異につながる。
【０００９】
シリコンゲルマニウムに処理を施して、ベースポリシリコン構造を囲みかつ覆うようにし、第２の絶縁層をシリコンゲルマニウムの上に成長させる。この第２の絶縁層を次に、真性ベース領域上のシリコンゲルマニウムの上で除去する。
【００１０】
第２のポリシリコン層を堆積し、処理を施して、ベースポリシリコン構造によって取囲まれ、ベースポリシリコン層と部分的に重なるエミッタポリシリコン構造を形成する。この部分的重なりは、エミッタコンタクトの場所を与えるのに必要であるが、それはエミッタ構造とベースポリシリコン構造との間に不必要なキャパシタンスをもたらすという別の主要な問題を引起こす。このキャパシタンスはバイポーラトランジスタの動作を減速させる。
【００１１】
スペーサ層をエミッタポリシリコン構造の上に堆積し、処理を施して、エミッタポリシリコン構造のまわりにスペーサを形成する。次に、層間誘電体層をエミッタ構造、ベースポリシリコン構造および第２の絶縁層の上に堆積する。
【００１２】
最後に、コレクタ、ベースおよびエミッタのコンタクトを形成する。
コレクタコンタクトは、層間誘電体層および第２の絶縁層を介して、埋込コレクタに接続されたコレクタタップまで延びる。
【００１３】
このベースコンタクトは、層間誘電体層、第１の絶縁層、シリコンゲルマニウムおよび第２の絶縁層を介してベースポリシリコン構造に延びる。
【００１４】
エミッタコンタクトは、層間誘電体層を介してエミッタポリシリコン構造に延びる。先に説明したように、エミッタポリシリコン構造はベースポリシリコン構造と部分的に重なり、これはエミッタコンタクトの場所を与えるのに必要であるからである。この部分的重なりをできるだけ小さくすることが望ましいため、エミッタポリシリコン構造をできるだけ小さくすることが望ましい。しかしながら、これはエミッタコンタクトのサイズの変動がエミッタシャドーイング効果と呼ばれるさらなる主要な問題につながることを意味し、その場合エミッタコンタクトのサイズによって、エミッタポリシリコン構造を通した電流利得が異なり、これはエミッタドーパントが異なる深さで注入されるためである。この効果はバイポーラトランジスタ電流駆動能力の性能の変動を引起こす。
【００１５】
長年の研究および開発にもかかわらず、これらの問題への解決策が長い間模索されてきたが長い間当業者によって発見されなかった。
【００１６】
【発明の開示】
この発明は、コレクタ領域を有する基板およびその上のベース構造を備えたバイポーラトランジスタならびにその製造方法を提供する。エミッタ構造がベース構造の上に形成され、外部ベース構造が、ベース構造の上およびコレクタ領域の上に、エミッタ構造のそばにかつエミッタ構造から間隔をあけて形成される。誘電体層が基板の上に堆積され、外部ベース構造、エミッタ構造および埋込コレクタへの接続が形成される。このバイポーラトランジスタは、先行技術よりも動作が速く、サイズが小さく、電流駆動能力が一貫しており、性能が向上し、かつ／またはコストが安い。この製造方法により、加工ステップの数が減少し、真性ベース領域の上に平坦な基板が与えられ、エミッタ構造とベース構造との間のキャパシタンスが減少し、エミッタシャドーイング効果が排除される。
【００１７】
この発明のある実施例は、上述の利点に加えてまたはそれに代わる他の利点を有する。この利点は、以下の詳細な説明を添付の図面を参照して読むと、当業者には明らかになるであろう。
【００１８】
【発明を実施するためのベストモード】
次に図１を参照して、この発明に従った製造の中間の段階におけるバイポーラトランジスタ１００の断面図が示されている。半導体基板１０２にドーパントを注入して、埋込コレクタ１０４を形成する。基板材料のエピタキシャル層１０６を半導体基板１０２および埋込コレクタ１０４の上に堆積する。
【００１９】
バイポーラトランジスタ１００はまた、半導体基板１０２およびエピタキシャル層１０６に形成され、浅いトランジスタアイソレーション（ＳＴＩ）である絶縁デバイダーを有している。第１のおよび第２のＳＴＩ１０８および１１０は各々、コレクタタップ１１２のどちらかの側にあり、コレクタタップ１１２は埋込コレクタ１０４に接続され、エピタキシャル層１０６において多量にドープされた注入物である。コレクタタップ１１２の反対側にあるエピタキシャル層１０６は、埋込コレクタ１０４と同様の種類のドーピングで、埋込コレクタ１０４の濃度よりも低く、サブコレクタ領域１１４を形成する。埋込コレクタ１０４、コレクタタップ１１２およびサブコレクタ領域１１４を集合的にコレクタ領域１１３と呼ぶ。
【００２０】
第１の薄膜誘電体層１１６および第２の薄膜誘電体層１１８をエピタキシャル層１０６の上に堆積する。第１の薄膜誘電体層１１６および第２の薄膜誘電体層１１８にまた、処理を施し、サブコレクタ領域１１４の上の表面１２０を露出する。第２の薄膜誘電体層１１８はドライエッチングすることができ、第１の薄膜誘電体層１１６は表面１２０に対し選択性が高い状態でウェットエッチングすることができる。これによって、２０Å未満の変動で欠陥のない極めて平坦な表面１２０が残る。
【００２１】
本明細書で用いられる「水平な」という用語は、その方位にかかわらず、ウェハまたは基板の従来の面または表面に平行な面と定義する。「垂直の」という用語は、今定義した水平なものに垂直な方向のことをいう。「〜の上に」、「〜の上方に」、「〜の下方に」、（「側壁」にあるような）「側面」、「〜より高い」、「〜より低い」、「〜の真上に」および「〜の真下に」という用語は、水平な面に対して定義される。「〜のそばに」という用語は、２つの構造が部分的に重なり合うことなく並んでいることをいう。
【００２２】
本明細書で使用されている「処理」という用語は、説明する構造を形成する際に必要となる、材料もしくはフォトレジストの堆積、パターニング、露光、現像、エッチング、洗浄および／または材料もしくはフォトレジストの除去を含む。
【００２３】
ＮＰＮトランジスタの一実施例において、半導体基板１０２は軽くＰドープされ、サブコレクタ領域１１４は、軽くＮドープされた（５Ｅ１６から８Ｅ１７／ｃｍ３）半導体基板１０２である。埋込コレクタ１０４およびコレクタタップ１１２はＮ＋ドーピングを有する。第１のおよび第２のＳＴＩ１０８および１１０は、堆積したシリコン酸化膜で満たされた成長したシリコン酸化膜ライナーを有する従来のＳＴＩトレンチとすることができる。第１の薄膜誘電体層１１６および第２の薄膜誘電体層１１８は、厚さが約６００Å未満のシリコン酸化膜およびシリコン窒化膜からなるものとすることができる。
【００２４】
選択性の高いエッチングを使用して、シリコン基板の上からシリコン酸化膜を除去するので、シリコン基板は本質的にエッチングされず、これは表面１２０が後の堆積のために極めて平坦になるということを意味する。
【００２５】
次に図２を参照して、ベース構造またはベース材料１２２を堆積し、処理した後の図１の構造が示されている。ベース材料１２２を、極めて平坦で欠陥のない表面１２０の上に成長させ、結果として良好なベースコレクタ接合漏れ特性が得られる。一実施例において、ベース材料１２２は、バイポーラトランジスタ１００の速度を非常に高めるシリコンゲルマニウムである。
【００２６】
同様に図２に示されているのが、任意の選択的に注入されたコレクタ（ＳＩＣ）１０５であり、これは単独に注入して、バイポーラトランジスタ１００の性能を約１０％向上させることができる。一実施例におけるＳＩＣ１０５はＮ＋ドーピングを有する。
【００２７】
次に図３を参照して、エミッタ構造層１２４を堆積した後でありエミッタ構造インプラント１２６中の図２の構造が示されている。一実施例において、エミッタ構造層１２４はポリシリコンからなり、エミッタ構造インプラント１２６はＮ＋ドーパントからなる。
【００２８】
次に図４を参照して、第３の薄膜誘電体層を図３のエミッタ構造層１２４の上に堆積した後の図３の構造を示している。この第３の薄膜誘電体層およびエミッタ構造層１２４に処理を施して、エミッタ構造１３４の上にＣＭＰストップ層１３０を残す。一実施例において、ＣＭＰストップ層１３０の厚さは約１５００Å未満である。
【００２９】
ベース材料１２２がエミッタ構造１３４のそばのショルダー１３２でわずかに溝を掘られていることに注目すべきである。ショルダー１３２は、エミッタ構造１３４のそばにベース材料１２２の外部ベース部分１３６を形成し、エミッタ構造１３４の下のベース材料１２２の、より厚い、真性ベース部分１３８と一体化する。ＮＰＮの例において、真性ベース部分１３８は適度にＰドープされ、一方で外部ベース部分１３６は多量にＰドープされる。
【００３０】
次に図５を参照して、２つのスペーサ層を堆積し、第１のスペーサ１４０および第２のスペーサ１４２をエミッタ構造１３４のまわりに形成した後の図４の構造が示されている。一実施例において、第１のスペーサ１４０および第２のスペーサ１４２はシリコン酸化膜およびシリコン窒化膜からなるであろう。
【００３１】
図５にまた示されているのは、任意の選択的に高くしたソース／ドレイン１４４および１４６である。エピタキシャル層を選択的に堆積して、高くしたソース／ドレイン１４４および１４６を形成する。一実施例において、高くしたソース／ドレイン１４４および１４６は多量にＰドープされる（１Ｅ１９から１Ｅ２０／ｃｍ３）。これは、ベース材料１２２の外部ベース部分１３６が持ち上げられるため、コレクタエピタキシャル層をより薄くすることができるという利点を有する。
【００３２】
次に図６を参照して、外部ベース構造層１５０を堆積した後であり外部ベース構造インプラント１５２中の図５の構造が示されている。一実施例において、外部ベース構造層１５０はポリシリコンからなり、外部ベース構造インプラント１５２はＰ＋ドーパントからなる。
【００３３】
次に図７を参照して、外部ベース構造層１５０を化学的機械的研摩（ＣＭＰ）後の図６の構造が示されている。ＣＭＰは外部ベース構造層１５０から材料を除去し、ＣＭＰストップ層１３０で停止して、ＣＭＰストップ層１３０の上部と実質的に同一平面の、外部ベース構造層１５０の上面１５４を残す。
【００３４】
次に図８を参照して、外部ベース構造層１５０に処理を施して、外部ベース構造１５６を形成した後の図７の構造が示されている。外部ベース構造１５６が、定義上エミッタ構造１３４の下ではなく、そのそばに形成される。
【００３５】
超高速アニール（ＲＴＡ）を行ない、ドーパントを外部ベース構造１５６から、任意の選択的に高くしたソース／ドレイン１４４および１４６および／またはベース材料１２２に打込んで、ベース材料１２２の外部ベース部分１３６を形成する。ＲＴＡはまた、ドーパントをエミッタ構造１３４からベース材料１２２に打込んで、ベース材料１２２の真性ベース部分１３８および真性ベース部分１３８の浅いエミッタ構造（図示せず）を形成する。
【００３６】
外部ベース構造１５６がエミッタ構造１３４の一方側のみに形成されていることに注目すべきである。それは両側に形成することもできるが、ベース抵抗がより低いことから得られるいかなる利点も、面積を要し、いくらかの高周波数性能劣化をもたらす。過去において、外部ベース構造は、一般的にエミッタ構造を囲み、これにより二重ポリシリコントランジスタのサイズがより大きくなった。この発明はまた、過去の構造よりも、エミッタ−ベース構造キャパシタンスおよびベース−コレクタ構造キャパシタンスを減少させる。
【００３７】
次に図９を参照して、この発明に従って完成したバイポーラトランジスタ１００が示されている。層間誘電体（ＩＬＤ）層１６０が図８の構造の上に堆積している。ＩＬＤ層１６０の開口部がさまざまなコンタクトのために作られている。
ベースコンタクト１６２は、ＩＬＤ層１６０を通って外部ベース構造１５６のオーバーエッチングされた部分に堆積する。エミッタコンタクト１６４は、ＩＬＤ層１６０、ＣＭＰストップ層１３０を通ってエミッタ構造１３４に堆積している。コレクタコンタクト１６６は、ＩＬＤ層１６０、第１の薄膜誘電体層１１６および第２の薄膜誘電体層１１８を通ってコレクタタップ１１２に堆積し、接触する。
【００３８】
最後に、金属層を堆積し、処理を施して、それぞれベースコンタクト１６２、エミッタコンタクト１６４およびコレクタコンタクト１６６に接続されたベースワイヤ１７０、エミッタワイヤ１７２およびコレクタワイヤ１７４を形成する。
【００３９】
次に図１０を参照して、この発明に従った簡単なフロー図２００が示されている。この製造方法は、コレクタ領域を有する基板を形成するステップ２０２と、コレクタ領域の上にベース構造を形成するステップ２０４と、ベース構造の上にエミッタ構造を形成するステップ２０６と、コレクタ領域の上に、エミッタ構造のそばにありエミッタ構造から間隔をあけた外部ベース構造を形成するステップ２０８と、基板の上に誘電体層を堆積するステップ２１０と、誘電体層を通して外部ベース構造、エミッタ構造およびコレクタ領域への接続を形成するステップ２１２とを含む。
【００４０】
この発明を特定のベストモードに関連して説明してきたが、前述の説明の観点から多くの代替例、修正および変形が当業者にとって明らかになるであろう。したがって、含まれるクレームの精神および範囲内に含まれるすべてのそのような代替例、修正および変形を包含することが意図される。本明細書で今までに述べたまたは添付の図面で示したすべてのことは、例示的かつ非限定的な意味で解釈されるべきである。
【図面の簡単な説明】
【図１】この発明に従った製造の中間の段階におけるバイポーラトランジスタの断面図である。
【図２】ベース材料を堆積し、処理を施した後の図１の構造を示す図である。
【図３】エミッタ構造層を堆積した後でありエミッタ構造インプラント中の図２の構造を示す図である。
【図４】第３の薄膜誘電体層をエミッタ構造層の上に堆積し、エミッタ構造をパターニングした後の図３の構造を示す図である。
【図５】スペーサ層を堆積し、エミッタポリのまわりにスペーサを形成した後の図４の構造を示す図である。
【図６】外部ベース構造層が堆積した後でありベース構造インプラント中の図５の構造を示す図である。
【図７】ベース構造層を化学的機械的研摩した後の図６の構造を示す図である。
【図８】処理およびパターニングを施して、ベース構造を形成した後の図７の構造を示す図である。
【図９】この発明に従った二重ポリシリコンバイポーラトランジスタが完成した状態での図８の構造を示す図である。
【図１０】この発明に従った簡単なフロー図である。
【符号の説明】
１００　バイポーラトランジスタ、１０２　半導体基板、１０４　埋込コレクタ、１０６　エピタキシャル層、１０８　浅いトレンチアイソレーション（ＳＴ）、１１２　コレクタタップ、１１６　第１の薄膜誘電体層、１１８　第２の薄膜誘電体層、１２２　ベース材料、１３０　ＣＭＯＳストップ層、１３４　エミッタ構造、１３８　外部ベース部分、１４４　選択的に高くしたソース／ドレイン。
【図１】
2004080012.tif 000003
【図２】
2004080012.tif 000004
【図３】
2004080012.tif 000005
【図４】
2004080012.tif 000006
【図５】
2004080012.tif 000007
【図６】
2004080012.tif 000008
【図７】
2004080012.tif 000009
【図８】
2004080012.tif 000010
【図９】
2004080012.tif 000011
【図１０】
2004080012.tif 000012