(57)【要約】【課題】交流電源からの交流を半波整流しても効率が低下しないと共に直流成分を交流電源側に発生させない電源装置を得る。【解決手段】交流電源２の交流を入力し、該交流の正のサイクルを半波整流部１７で整流した直流を用いて出力端に所定電圧の出力電圧Ｖｏｕｔを得る第１の交流−直流変換部１３と、この第１の交流−直流変換部１３に並列接続されて交流電源２に接続され、この交流の負のサイクルを半波整流部１７で整流した直流を用いて出力端に所定電圧の出力電圧Ｖｏｕｔを得る第２の交流−直流変換部１４とを備える。【選択図】　　　図１
2004072866.tif 000002
【特許請求の範囲】
【請求項１】
交流電源からの交流を半波整流して出力に一定の所定電圧を得る電源装置において、
前記交流を入力し、該交流の正のサイクルを整流回路で整流した直流を用いて出力端に所定電圧の出力電圧を得る第１の交流−直流変換部と、
前記第１の交流−直流変換部に並列接続されて前記交流電源に接続され、前記交流の負のサイクルを前記整流回路で整流した直流を用いて前記出力端に所定電圧の出力電圧を得る第２の交流−直流変換部と
を有することを特徴とする電源装置。
【請求項２】
前記整流回路は、
前記交流電源の一端にアノードを接続し、カソードを前記第１の交流−直流変換部の後段の回路に接続した第１の整流用ダイオードと、
前記交流電源の一端にカソードを接続し、アノードを前記第２の交流−直流変換部の後段の回路に接続した第２の整流用ダイオードと
を有することを特徴とする請求項１記載の電源装置。
【請求項３】
前記第１及び第２の交流−直流変換部は、それぞれがＤＣ−ＤＣコンバータを備え、かつ両方のＤＣ−ＤＣコンバータの出力端を共通接続した構成であり、
前記第１の交流−直流変換部は、
前記第１の整流用ダイオードで整流した前記正のサイクルの整流成分を平滑して、当該変換部のＤＣ−ＤＣコンバータに出力し、
前記第２の交流−直流変換部は、
前記第２の整流用ダイオードで整流した前記負のサイクルの整流成分を平滑して、当該変換部のＤＣ−ＤＣコンバータに出力する
ことを特徴とする請求項１又は２記載の電源装置。
【請求項４】
前記第１及び第２の交流−直流変換部は、
前記ＤＣ−ＤＣコンバータに代えて、それぞれが力率改善機能付きＤＣ−ＤＣコンバータを備え、かつ両方の力率改善機能付きＤＣ−ＤＣコンバータの出力端を共通接続した構成であり、
前記第１の交流−直流変換部の力率改善機能付きＤＣ−ＤＣコンバータは、前記第１の整流用ダイオードで整流した前記正のサイクルの整流成分を直接入力し、
前記第２の交流−直流変換部の力率改善機能付きＤＣ−ＤＣコンバータは、前記第２の整流用ダイオードで整流した前記負のサイクルの整流成分を直接入力する
ことを特徴とする請求項１又は２記載の電源装置。
【請求項５】
前記第１及び第２の交流−直流変換部のＤＣ−ＤＣコンバータは、
変圧器の一次巻線とスイッチング素子と電流検出抵抗とを直列接続した一次側に、前記正又は負のサイクルの整流成分に基づく直流を入力させて、前記変圧器の二次側に所定電圧を得る第１の本体部と、
前記第１の本体部の二次側に得られる前記所定電圧の出力検出電圧と前記電流検出抵抗を流れる電流に応じた検出電圧との比較で前記スイッチング素子のオンオフ幅を制御して前記二次側の所定電圧を一定に維持する第１の制御部と
を有することを特徴とする請求項１乃至４記載のいずれか１項記載の電源装置。
【請求項６】
前記第１及び第２の交流−直流変換部のＤＣ−ＤＣコンバータは、
変圧器の一次巻線とスイッチング素子とを直列接続した一次側に、前記正又は負のサイクルの整流成分に基づく直流を入力させて、前記変圧器の二次側に所定電圧を得る第２の本体部と、
前記第２の本体部の二次側に得られる前記所定電圧の出力検出電圧と予め設定されている基準電圧波形信号との比較で前記スイッチング素子のオンオフ幅を制御して前記二次側の所定電圧を一定に維持する第２の制御部
とを有することを特徴とする請求項１乃至４記載のいずれか１項記載の電源装置。
【請求項７】
前記第１又は第２の交流−直流変換部のＤＣ−ＤＣコンバータは、いずれかが前記第１又は第２の制御部を備えない構成であり、
前記第１又は第２の交流−直流変換部のＤＣ−ＤＣコンバータに設けられた１個の前記第１又は第２の制御部にドライブトランスを接続し、
前記ドライブトランスは、前記第１又は第２の制御部からの出力信号で前記第１及び第２の本体部のスイッチング素子を制御することを特徴とする請求項１乃至６記載のいずれか１項記載の電源装置。
【請求項８】
前記第１及び第２の交流−直流変換部のＤＣ−ＤＣコンバータは、
それぞれが前記第１又は第２の本体部と第１又は第２の制御部とを備えた構成であり、
前記第１の整流用ダイオードを通過した前記正のサイクルの電流を検出する第１の電流検出器と、
前記第２の整流用ダイオードを通過した前記負のサイクルの電流を検出する第２の電流検出器と、
前記第１の電流検出器が検出した前記正のサイクルの電流と、前記第２の電流検出器が検出した負のサイクルの電流とを比較し、両方の電流を一致させるための制御電圧を前記第１及び第２の交流−直流変換部の各ＤＣ−ＤＣコンバータの各制御部に送出する電流バランス手段と
を有することを特徴とする請求項１乃至７記載の電源装置。
【請求項９】
前記第１及び第２の電流検出器に代えて、
前記交流電源の他端に流れる正のサイクル、負のサイクルのそれぞれの電流を検出する双方向電流検出器を前記交流電源の他端側に設け、
前記双方向電流検出器が検出した前記正のサイクル、負のサイクルの波形を積分し、該積分結果が一致する制御信号を前記各制御部に送出する積分器と
を有することを特徴とする請求項８記載の電源装置。
【請求項１０】
前記第１の交流−直流変換部は前記第１の整流用ダイオードと前記ＤＣ−ＤＣコンバータの間に第１の力率改善回路を有し、
前記第２の交流−直流変換部は、前記第２の整流用ダイオードと前記ＤＣ−ＤＣコンバータの間に第２の力率改善回路を有し、
前記第１の力率改善回路は、第１のチョークコイルで前記第１の整流用ダイオードで整流した前記正のサイクルの整流成分を入力し、
前記第２の力率改善回路は、第２のチョークコイルで前記第２の整流用ダイオードで整流した前記負のサイクルの整流成分を入力する
ことを特徴とする請求項１乃至２、４乃至９記載のいずれか１項記載の電源装置。
【請求項１１】
前記第１の力率改善回路の第１のチョークコイル及び前記第２の力率改善回路の第２のチョークコイルを第１の巻線と第２の巻線を有するチョークコイルに代えて、
いずれか一方の巻線を前記第１又は第２のチョークコイル、他方の巻線を前記第２のチョークコイル又は第１のチョークコイルとすることを特徴とする請求項１０記載の電源装置。
【請求項１２】
前記交流電源の他端にコイルの一端を接続し、該コイルの他端に前記第１及び第２の力率改善回路のスイッチング素子の一方を接続して、該コイルで正のサイクル及び負のサイクルの電流を通過させることを特徴とする請求項１０記載の電源装置。
【請求項１３】
前記力率改善回路は、少なくとも、
前記交流電源に基づく半波整流波形に連動した電流目標値を生成する電流目標値生成手段と、
前記スイッチング素子のオン期間に流れるスイッチング電流を検出して電流検出値として出力するスイッチング電流検出手段と、
前記スイッチング電流検出手段からのスイッチング電流の電流検出値が、前記電流目標値生成手段からの電流目標値に達したときに前記スイッチング素子をオフするオフ制御手段と
を備えたことを特徴とする請求項１０記載の電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、交流電源からの交流を半波整流して出力に一定の所定電圧を得る電源装置に関する。
【０００２】
【従来の技術】
一般に、交流入力のスイッチング電源１は、図２０に示すように、交流電源２をダイオードブリッジＤＢ１で全波整流し、平滑コンデンサＣ１によって平滑して直流を得る。このとき、ダイオードブリッジＤＢ１には交流のサイクル毎に、正極又は負極の電流が流れて（全波整流）、平滑コンデンサＣ１側に一定方向の直流が流れる。
【０００３】
また、ダイオードブリッジＤＢ１は一般に図２１に示すように構成されており、交流電源２の一端から電流（実線）がダイオードブリッジＤＢ１に流れるときは、整流用ダイオードＤＢａ、平滑コンデンサＣ１、整流用ダイオードＤＢｂ、交流電源２の他端のルートで流れる。
【０００４】
一方、交流電源２の他端から電流（点線）がダイオードブリッジＤＢ１に流れるときは、整流用ダイオードＤＢｄ、平滑コンデンサＣ１、整流用ダイオードＤＢｃ、交流電源２の一端のルートで流れる。
【０００５】
すなわち、図２２に示すように、交流の半サイクル毎（正極、負極）に、それぞれ２個の整流用ダイオードを電流が流れる。
【０００６】
そして、ＤＣ−ＤＣコンバータ（以下単にＤＤ１と称する）は、前述のダイオードブリッジＤＢ１、平滑コンデンサＣ１を介して得られた直流を所定の電圧に変換して出力端子（＋ＯＵＴ、−ＯＵＴ）に出力していた。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の交流入力のスイッチング電源は、ダイオードブリッジＤＢ１によって全波整流しているので、交流電源の電流は、半サイクル毎に必ず整流用ダイオードを２回通ることになるので、その時の電流値Ｉｉｎと整流用ダイオードの順方向電圧ＶＦの積が損失として発生する。
【０００８】
このため、半波整流に対して全波整流は２倍のダイオード損失となり、結果としてスイッチング電源の効率が低下するという課題があった。
【０００９】
一方、半波整流は、交流電源電流のアンバランスを発生させ、交流電源側に直流成分を発生させるという課題があった。
【００１０】
例えば、アースを水道管の近く又は水道管に設置している場合において、半波整流を用いた場合は、交流電源側に直流成分が流れるので、水道管の電蝕等の様々な問題を引き起こすことがある。
【００１１】
このようなことから、半波整流回路は、よほどパワーが小さい装置を除き使用を抑えなければ成らない。
【００１２】
本発明は以上の課題を解決するためになされたもので、交流電源からの交流を半波整流しても効率が低下しないと共に直流成分を交流電源側に発生させない電源装置を得ることを目的とする。
【００１３】
【課題を解決するための手段】
請求項１の発明は、交流電源からの交流を半波整流して出力に一定の所定電圧を得る電源装置において、前記交流を入力し、該交流の正のサイクルを整流回路で整流した直流を用いて出力端に所定電圧の出力電圧を得る第１の交流−直流変換部と、前記第１の交流−直流変換部に並列接続されて前記交流電源に接続され、前記交流の負のサイクルを前記整流回路で整流した直流を用いて前記出力端に所定電圧の出力電圧を得る第２の交流−直流変換部とを備えたことを要旨とする。
【００１４】
請求項２の発明は、前記整流回路は、前記交流電源の一端にアノードを接続し、カソードを前記第１の交流−直流変換部の後段の回路に接続した第１の整流用ダイオードと、前記交流電源の一端にカソードを接続し、アノードを前記第２の交流−直流変換部の後段の回路に接続した第２の整流用ダイオードとを備えたことを要旨とする。
【００１５】
請求項３の発明は、前記第１及び第２の交流−直流変換部は、それぞれがＤＣ−ＤＣコンバータを備え、かつ両方のＤＣ−ＤＣコンバータの出力端を共通接続した構成である。前記第１の交流−直流変換部は、前記第１の整流用ダイオードで整流した前記正のサイクルの整流成分を平滑して、当該変換部のＤＣ−ＤＣコンバータに出力する。前記第２の交流−直流変換部は、前記第２の整流用ダイオードで整流した前記負のサイクルの整流成分を平滑して、当該変換部のＤＣ−ＤＣコンバータに出力することを要旨とする。
【００１６】
請求項４の発明は、前記第１及び第２の交流−直流変換部は、前記ＤＣ−ＤＣコンバータに代えて、それぞれが力率改善機能付きＤＣ−ＤＣコンバータを備え、かつ両方の力率改善機能付きＤＣ−ＤＣコンバータの出力端を共通接続した構成である。前記第１の交流−直流変換部の力率改善機能付きＤＣ−ＤＣコンバータは、前記第１の整流用ダイオードで整流した前記正のサイクルの整流成分を直接入力する。
【００１７】
前記第２の交流−直流変換部の力率改善機能付きＤＣ−ＤＣコンバータは、前記第２の整流用ダイオードで整流した前記負のサイクルの整流成分を直接入力することを要旨とする。
【００１８】
請求項５の発明は、前記第１及び第２の交流−直流変換部のＤＣ−ＤＣコンバータは、変圧器の一次巻線とスイッチング素子と電流検出抵抗とを直列接続した一次側に、前記正又は負のサイクルの整流成分に基づく直流を入力させて、前記変圧器の二次側に所定電圧を得る第１の本体部と、前記第１の本体部の二次側に得られる前記所定電圧の出力検出電圧と前記電流検出抵抗を流れる電流に応じた検出電圧との比較で前記スイッチング素子のオンオフ幅を制御して前記二次側の所定電圧を一定に維持する第１の制御部とを備えたことを要旨とする。
【００１９】
請求項６の発明は、前記第１及び第２の交流−直流変換部のＤＣ−ＤＣコンバータは、変圧器の一次巻線とスイッチング素子とを直列接続した一次側に、前記正又は負のサイクルの整流成分に基づく直流を入力させて、前記変圧器の二次側に所定電圧を得る第２の本体部と、前記第２の本体部の二次側に得られる前記所定電圧の出力検出電圧と予め設定されている基準電圧波形信号との比較で前記スイッチング素子のオンオフ幅を制御して前記二次側の所定電圧を一定に維持する第２の制御部とを備えたことを要旨とする。
【００２０】
請求項７の発明は、前記第１又は第２の交流−直流変換部のＤＣ−ＤＣコンバータは、いずれかが前記第１又は第２の制御部を備えない構成である。前記第１又は第２の交流−直流変換部のＤＣ−ＤＣコンバータに設けられた１個の前記第１又は第２の制御部にドライブトランスを接続する。前記ドライブトランスは、前記第１又は第２の制御部からの出力信号で前記第１及び第２の本体部のスイッチング素子を制御することを要旨とする。
【００２１】
請求項８の発明は、前記第１及び第２の交流−直流変換部のＤＣ−ＤＣコンバータは、それぞれが前記第１又は第２の本体部と第１又は第２の制御部とを備えた構成である。前記第１の整流用ダイオードを通過した前記正のサイクルの電流を検出する第１の電流検出器と、前記第２の整流用ダイオードを通過した前記負のサイクルの電流を検出する第２の電流検出器と、前記第１の電流検出器が検出した前記正のサイクルの電流と、前記第２の電流検出器が検出した負のサイクルの電流とを比較し、両方の電流を一致させるための制御電圧を前記第１及び第２の交流−直流変換部の各ＤＣ−ＤＣコンバータの各制御部に送出する電流バランス手段とを備えたことを要旨とする。
【００２２】
請求項９の発明は、前記第１及び第２の電流検出器に代えて、前記交流電源の他端に流れる正のサイクル、負のサイクルのそれぞれの電流を検出する双方向電流検出器を前記交流電源の他端側に設け、前記双方向電流検出器が検出した前記正のサイクル、負のサイクルの波形を積分し、該積分結果が一致する制御信号を前記各制御部に送出する積分器とを備えたことを要旨とする。
【００２３】
請求項１０の発明は、前記第１の交流−直流変換部は前記第１の整流用ダイオードと前記ＤＣ−ＤＣコンバータの間に第１の力率改善回路を有し、前記第２の交流−直流変換部は、前記第２の整流用ダイオードと前記ＤＣ−ＤＣコンバータの間に第２の力率改善回路を有する。前記第１の力率改善回路は、第１のチョークコイルで前記第１の整流用ダイオードで整流した前記正のサイクルの整流成分を入力し、
前記第２の力率改善回路は、第２のチョークコイルで前記第２の整流用ダイオードで整流した前記負のサイクルの整流成分を入力することを要旨とする。
【００２４】
請求項１１の発明は、前記第１の力率改善回路の第１のチョークコイル及び前記第２の力率改善回路の第２のチョークコイルを第１の巻線と第２の巻線を有するチョークコイルに代えて、いずれか一方の巻線を前記第１又は第２のチョークコイル、他方の巻線を前記第２のチョークコイル又は第１のチョークコイルとすることを要旨とする。
【００２５】
請求項１２の発明は、前記交流電源の他端にコイルの一端を接続し、該コイルの他端に前記第１及び第２の力率改善回路のスイッチング素子の一方を接続して、該コイルで正のサイクル及び負のサイクルの電流を通過させることを要旨とする。　請求項１３の発明は、前記力率改善回路は、少なくとも、前記交流電源に基づく半波整流波形に連動した電流目標値を生成する電流目標値生成手段と、前記スイッチング素子のオン期間に流れるスイッチング電流を検出して電流検出値として出力するスイッチング電流検出手段と、前記スイッチング電流検出手段からのスイッチング電流の電流検出値が、前記電流目標値生成手段からの電流目標値に達したときに前記スイッチング素子をオフするオフ制御手段とを備えたことを要旨とする。
【００２６】
【発明の実施の形態】
＜実施の形態１＞
図１は本実施の形態１の電源装置の概略構成図である。図１に示す電源装置１０は、交流電源２に第１の交流−直流変換部１３を接続し、第２の交流−直流変換部１４を第１の交流−直流変換部１３に並列接続している。
【００２７】
前述の第１の交流−直流変換部１３は、整流用ダイオードＤ１と平滑コンデンサＣ１とを直列接続した第１の整流平滑回路１５と、ＤＤ１（ＤＣ−ＤＣコンバータ）とからなり、第１の整流平滑回路１５を交流電源２に接続している。
【００２８】
この第１の整流平滑回路１５の整流用ダイオードＤ１のアノードは、交流電源２の一方の端子に接続され、カソードは平滑コンデンサＣ１の一端とＤＤ１の一方の入力端（以下一端という）に接続されている。
【００２９】
前述の交流電源２の一方の端子は、交流のサイクルによって正極と負極とに変わるので、本実施の形態では整流用ダイオードＤ１が接続される交流電源２の一方の端子を、単に交流電源２の一端と称する。
【００３０】
また、ＤＤ１は、平滑コンデンサＣ１に並列接続されている。
【００３１】
一方、第２の交流−直流変換部１４は、整流用ダイオードＤ２と平滑コンデンサＣ２とを直列接続した第２の整流平滑回路１６と、ＤＤ２（ＤＣ−ＤＣコンバータ）とからなり、第１の整流平滑回路１５に第２の整流平滑回路１６を並列接続している。
【００３２】
第２の整流平滑回路１６は、整流用ダイオードＤ２のカソードを、交流電源２の一端と第１の交流−直流変換部１３の整流用ダイオードＤ１のアノードとに接続し、平滑コンデンサＣ２の一端を、交流電源２の他方の端子（以下他端という）と第１の交流−直流変換部１３の平滑コンデンサＣ１の他端に接続している。
【００３３】
すなわち、第１の整流平滑回路１５の整流用ダイオードＤ１と第２の整流平滑回路１６の整流用ダイオードＤ２とで半波整流部１７を形成している。
【００３４】
上記のように構成された実施の形態１の電源装置１０の動作を以下に説明する。図２は本実施の形態１の電源装置１０の動作を説明する波形図である。
【００３５】
交流電源２は、１サイクル毎に図２（ａ）に示す交流を出力し、交流電源２の一端からの正のサイクルの電流（実線）は、整流用ダイオードＤ１、平滑コンデンサＣ１、交流電源２の他端のルートで流れる。
【００３６】
一方、交流電源２の他端からの負のサイクルのときの電流（点線）は、平滑コンデンサＣ２、整流用ダイオードＤ２、交流電源２の一端のルートで流れる。
【００３７】
つまり、交流波形の正のサイクルの波形が第１の整流平滑回路１５の整流用ダイオードＤ１で半波整流されて、平滑コンデンサＣ１に充電され、正のサイクルの波形の低下に伴って、平滑コンデンサＣ１の電荷の放電が始まり、図２（ｂ）の平滑波形を得る。
【００３８】
また、交流波形の負のサイクルの波形が第２の整流平滑回路１６の整流用ダイオードＤ２で半波整流されて、平滑コンデンサＣ２に充電され、負のサイクルの波形の低下に伴って、平滑コンデンサＣ２の電荷の放電が始まり、図２（ｃ）の平滑波形を得る。
【００３９】
すなわち、第１の交流−直流変換部１３と第２の交流−直流変換部１４とを並列接続して交流電源２から交流を入力する電源装置１０において、半波整流部１７によって、正のサイクルには１個の整流用ダイオードＤ１で整流し、負のサイクルのときには１個の整流用ダイオードＤ２で整流しているので、ダイオード損失を全波整流と比較して少なくとも１／２程度に抑えている。
【００４０】
そして、第１の整流平滑回路１５で得られた直流は、ＤＤ１に供給され、第２の整流平滑回路１６で得られた直流はＤＤ２に供給されて、それぞれ電力変換されて、共通の出力端子（＋ＯＵＴ，−ＯＵＴ）に、入力側の直流電圧とは異なる所定の直流電圧（出力電圧Ｖｏｕｔ）を得る。
【００４１】
従って、第１の交流−直流変換部１３で交流の正のサイクルを半波整流し、この第１の交流−直流変換部１３に並列接続している第２の交流−直流変換部１４で交流の負のサイクルをそれぞれ等しく半波整流しているので、効率が良いと共に直流成分が交流電源側に発生することはない。
【００４２】
前述のＤＤ１及びＤＤ２は、例えば図３に示す回路構成を用いるのが好ましい。
【００４３】
図３に示すように、ＤＣ−ＤＣコンバータ２４（電流モード）は、ＤＣ−ＤＣ本体部１８（第１のＤＣ−ＤＣ本体部１８ともいう）と、制御部１９（ＣＯＮＴ：第１の制御部１９ともいう）とからなる。
【００４４】
ＤＣ−ＤＣ本体部１８は、トランスＴの一次巻線Ｐとスイッチング素子Ｑ１と電流検出抵抗Ｒ６とから成る直列回路を平滑コンデンサＣ（Ｃ１又はＣ２）に並列接続し、トランスＴの二次巻線Ｓに、整流用ダイオードＤ３と平滑コンデンサＣ５とを直列接続した回路を接続して、平滑コンデンサＣ５の両端を出力端子（＋ＯＵＴ、−ＯＵＴ）に接続している。
【００４５】
また、平滑コンデンサＣ５には出力電圧検出回路２０が接続されている。この出力電圧検出回路２０は、抵抗Ｒ１、抵抗Ｒ２、スイッチング素子Ｑ２、ツェナーダイオードＤＺ１とからなる直列回路を平滑コンデンサＣ５に並列接続し、抵抗Ｒ３、抵抗Ｒ４、抵抗Ｒ５とからなる直列回路を平滑コンデンサＣ５に対して並列接続している。また、抵抗Ｒ４と抵抗Ｒ５との接続点はスイッチング素子Ｑ２としてのトランジスタのベースに接続している。
【００４６】
一方、制御部１９は、ホトカプラＰＣ１と、コンパレータＣＯＭＰ１と、ＲＳ−ＦＦ（ＲＳ−フリップフロップ２１）と、ＯＳＣ２２（基準信号発生器）等からなる。また、ホトカプラＰＣ１の発光ダイオードは抵抗Ｒ１に並列接続され、受光トランジスタのエミッタは平滑コンデンサＣの他端（アース側）に接続され、コレクタがコンパレータＣＯＭＰ１のマイナス入力端子に接続されている。また、このコンパレータＣＯＭＰ１のマイナス入力端子には、抵抗Ｒ７の一端が接続され、この抵抗Ｒ７の他端が基準電圧源ＥＳ１に接続されている。
【００４７】
前述のコンパレータＣＯＭＰ１のプラス入力端子は、スイッチング素子Ｑ１としてのＦＥＴのソースと電流検出抵抗Ｒ６との接続点ＶＲ６に接続されている。
【００４８】
さらに、ＲＳ−フリップフロップ２１の出力は、ＤＣ−ＤＣ本体部１８のスイッチング素子Ｑ１のゲートに接続され、Ｒ端子はコンパレータＣＯＭＰ１の出力端に接続され、Ｓ端子はＯＳＣ２２に接続されている。
【００４９】
図４は図３のＤＣ−ＤＣコンバータ２４の動作を説明する波形図である。初めに、トランスＴの一次巻線Ｐには直流が印加される。
【００５０】
また、ＯＳＣ２２は一定周期の基準信号（矩形パルス）をＲＳ−フリップフロップ２１のＳ端子に送出する。すなわち、図４に示すように、ＯＳＣ２２から基準信号が出力（Ｈレベル）される毎に、ＲＳ−フリップフロップ２１がセット状態になり出力をＨレベルにしてＤＣ−ＤＣ本体部１８のスイッチング素子Ｑ１をＯＮ（Ｖｄｓ：０Ｖ）状態とする。このスイッチング素子Ｑ１がＯＮの間は、ドレイン電圧が０Ｖ付近に低下し、トランスＴの一次巻線Ｐ、電流検出抵抗Ｒ６を介してスイッチング電流がアース側に流れる。つまり、トランスＴにはエネルギが蓄えられていく。従って、スイッチング素子Ｑ１のＯＮに伴って、接続点ＶＲ６の電圧は次第に上昇して行く。
【００５１】
一方、制御部１９のホトカプラＰＣ１の発光ダイオードは抵抗Ｒ１に並列接続されており、出力電圧検出回路２０の抵抗Ｒ１の両端の電圧差に応じた電流量のパルス光が受光トランジスタのベースに出力される。受光トランジスタは、発光ダイオードのパルス光量に応じた電流を流す。
【００５２】
例えば、出力電圧Ｖｏｕｔが基準電圧Ｖｂ（ツェナーダイオードＤＺ１の降伏電圧＋スイッチング素子Ｑ２のベースエミッタ間電圧＝Ｖｂ）を超えているときは、受光トランジスタを流れる電流が増加する。
【００５３】
従って、コンパレータＣＯＭＰ１のマイナス入力端子（２ＰＩＮ）の電圧は、出力電圧Ｖｏｕｔが基準電圧Ｖｂを超えているときに電圧が下がる。
【００５４】
また、コンパレータＣＯＭＰ１は、プラス入力端子（３ＰＩＮ）の電圧（ＶＲ６）とマイナス入力端子の電圧とを比較し、接続点ＶＲ６の電圧がマイナス入力端子の電圧に到達したときに出力をＨレベルにする。つまり、ＲＳ−フリップフロップ２１をリセット状態にする。これによって、図４に示すように、スイッチング素子Ｑ１がオフ状態になり、結果としてスイッチング素子Ｑ１のＯＮ幅が小さくなり、出力電圧Ｖｏｕｔが低下する。
【００５５】
また、出力電圧Ｖｏｕｔが基準電圧Ｖｂより低下したときは、ホトカプラＰＣ１の発光ダイオードを流れる電流が低下し、受光トランジスタへのパルス光量が低下し、結果としてコンパレータＣＯＭＰ１のマイナス入力端子の電圧を上昇させる。従って、スイッチング素子Ｑ１のＯＮ幅が大きくなり、出力電圧Ｖｏｕｔが上昇する。
【００５６】
すなわち、出力電圧Ｖｏｕｔのレベルに応じてスイッチング素子Ｑ１のオンオフ幅を変動させることによって、出力端子（＋ＯＵＴ、−ＯＵＴ）に一定電圧を得るようにしている。
【００５７】
＜実施の形態２＞
図５は実施の形態２のＤＣ−ＤＣコンバータの概略構成図である。図５のＤＣ−ＤＣコンバータ２７（電圧モード）は、ＤＣ−ＤＣ本体部２５（第２のＤＣ−ＤＣ本体部２５ともいう）と、制御部２６（第２の制御部２６ともいう）とからなる。
【００５８】
第２のＤＣ−ＤＣ本体部２５は、図３の第１のＤＣ−ＤＣ本体部１８と同様な構成であるが、トランスＴの一次巻線Ｐとスイッチング素子Ｑ１とから成る直列回路を平滑コンデンサＣ（Ｃ１又はＣ２）に並列接続している。つまり、図３の第１のＤＣ−ＤＣ本体部１８の電流検出抵抗Ｒ６を設けていない。
【００５９】
また、第２の制御部２６は、図３と同様に、ホトカプラＰＣ１と、コンパレータＣＯＭＰ１とを備えている。そして、本実施の形態２では、一定周期の三角波を発生するＯＳＣ２２ａ（基準信号発生器）を備える。
【００６０】
但し、コンパレータＣＯＭＰ１のプラス入力端子は、ホトカプラＰＣ１の受光トランジスタのコレクタに接続され、マイナス入力端子は、ＯＳＣ２２ａに接続されている。
【００６１】
また、第２の制御部２６のコンパレータＣＯＭＰ１のプラス入力端子には、抵抗Ｒ７の一端が接続され、この抵抗Ｒ７の他端が基準電圧源ＥＳ１に接続されている。
【００６２】
図６は実施の形態２のＤＣ−ＤＣコンバータ２７の動作を説明する波形図である。
【００６３】
トランスＴの一次巻線Ｐには、直流が印加される。また、ＯＳＣ２２ａは、一定周期の三角波をコンパレータＣＯＭＰ１のマイナス入力端子に送出する。
【００６４】
一方、ホトカプラＰＣ１の発光ダイオードは抵抗Ｒ１に並列接続されており、出力側の出力電圧検出回路２０の抵抗Ｒ１の両端の電圧差に応じた電流量のパルス光が受光トランジスタのベースに出力される。受光トランジスタは、発光ダイオードのパルス光量に応じた電流を流す。
【００６５】
コンパレータＣＯＭＰ１は、プラス入力端子の電圧とマイナス入力端子の電圧とを比較し、マイナス入力端子（２ｐｉｎ：三角波の電圧）の電圧がプラス入力端子（３ｐｉｎ）の電圧を越えている間は、出力をＬレベルにしてスイッチング素子Ｑ１をオフ状態にする。
【００６６】
また、マイナス入力端子の電圧がプラス入力端子の電圧以下の間は、出力をＨレベルにしてスイッチング素子Ｑ１をＯＮ状態にする。つまり、スイッチング素子Ｑ１は、図６に示すように、オンオフを繰り返すことになる。
【００６７】
また、出力電圧Ｖｏｕｔが低下したときは、プラス入力端子の電圧が上昇し、その結果、コンパレータＣＯＭＰ１のＨレベル出力の幅が大きくなり、スイッチング素子Ｑ１のＯＮ幅が大きくなる。さらに、出力電圧Ｖｏｕｔが上昇したとき、プラス入力端子の電圧が低下し、その結果、コンパレータＣＯＭＰ１のＨレベル出力の幅が小さくなり、スイッチング素子Ｑ１のＯＮ幅が小さくなる。このように、出力電圧Ｖｏｕｔに応じてスイッチングのオンオフ幅を変動させることによって、出力端子（＋ＯＵＴ、−ＯＵＴ）に一定電圧を得るようにしている。
【００６８】
＜実施の形態３＞
図７は実施の形態３の電源装置の概略構成図である。図７の電源装置３０は、力率改善機能を有するＤＤ１ａ（ＤＣ−ＤＣコンバータ：ワンコンバータともいう）と、力率改善機能を有するＤＤ２ａ（ＤＣ−ＤＣコンバータ：ワンコンバータともいう）とを用いるものである。
【００６９】
この電源装置３０は、実施の形態１と同様に、整流用ダイオードＤ１と整流用ダイオードＤ２とからなる半波整流部１７を備え、ＤＤ１ａの一端に整流用ダイオードＤ１のカソードを接続している。また、ＤＤ１ａの他端は、交流電源２の他端に接続されている。
【００７０】
さらに、ＤＤ２ａの一端に、交流電源２及びＤＤ１ａの他端を接続している。
また、ＤＤ２ａの他端は、整流用ダイオードＤ２のアノードに接続されている。
【００７１】
そして、ＤＤ２ａの一方の出力端は＋ＯＵＴの出力端に接続され、他方の出力端は−ＯＵＴの出力端に接続されている。
【００７２】
すなわち、本実施の形態３の電源装置３０は、ＤＤ１ａ（ＤＣ−ＤＣコンバータ）及びＤＤ２ａ（ＤＣ−ＤＣコンバータ）の入力側には平滑用コンデンサを有していない。
【００７３】
このような実施の形態３の電源装置３０においても、交流電源２の一端からの正のサイクルのときの電流（実線）は、整流用ダイオードＤ１を介してＤＤ１ａに流れ、その電流は交流電源２の他端に戻る。
【００７４】
一方、交流電源２の他端からの負のサイクルのときの電流（点線）は、整流用ダイオードＤ２を介してＤＤ２ａを介して流れ、その電流は交流電源２の一端に戻る。
【００７５】
つまり、交流の正のサイクルを整流用ダイオードＤ１で半波整流し、交流の負のサイクルを整流用ダイオードＤ２でそれぞれ等しく半波整流している。
【００７６】
従って、力率改善機能を有するＤＣ−ＤＣコンバータであっても、ダイオード損失を全波整流と比較して少なくとも１／２程度に抑えている。
【００７７】
＜実施の形態４＞
図８は実施の形態４の電源装置の概略構成図である。この電源装置３１は、２つのＤＣ−ＤＣコンバータ（電圧モード）を１個の制御部で制御させる。本実施の形態は第２のＤＣ−ＤＣ本体部２５を２個、第２の制御部２６を１個備えた電源装置であり、第１及び第２の交流−直流変換部（図示せず）と区別するために、番号の後にａ、ｂを付加する。
【００７８】
図８に示す第２のＤＣ−ＤＣ本体部２５ａ（ＤＤ１−ＭＡＩＮ）及び第２のＤＣ−ＤＣ本体部２５ｂ（ＤＤ２−ＭＡＩＮ）は、図５の第２のＤＣ−ＤＣ本体部２５と同様な回路構成であり、交流電源２に接続されている第１の整流平滑回路１５の平滑コンデンサＣ１に第２のＤＣ−ＤＣ本体部２５ａを並列接続している。
【００７９】
また、第２のＤＣ−ＤＣ本体部２５ｂは、交流電源２に接続されている第２の整流平滑回路１６の平滑コンデンサＣ２に並列接続されている。
【００８０】
一方、第２の制御部２６（ＣＯＮＴ１）は、図５の第２の制御部２６と同様な回路である。この第２の制御部２６のアースは、平滑コンデンサＣ１と平滑コンデンサＣ２との接続点ａに接続されている。
【００８１】
また、第２の制御部２６は、第２のＤＣ−ＤＣ本体部２５ａの出力電圧検出回路２０（図示せず）からのみ出力電圧を検出している。つまり、１個のＤＣ−ＤＣ本体部の出力電圧のみを監視している。
【００８２】
さらに、第２のＤＣ−ＤＣ本体部２５ａのスイッチング素子Ｑ１のゲートと第２のＤＣ−ＤＣ本体部２５ｂのスイッチング素子Ｑ１のゲートとにはドライブトランス２７が接続されている。
【００８３】
ドライブトランス２７の入力側は、第２の制御部２６のコンパレータＣＯＭＰ１の出力に接続されている。このドライブトランス２７を設けるのは、第２のＤＣ−ＤＣ本体部２５ａと第２のＤＣ−ＤＣ本体部２５ｂとの電位が異なるため絶縁して制御することによる。
【００８４】
すなわち、交流電源２からの交流の正のサイクルが第１の整流平滑回路１５で半波整流されて平滑され、この直流が第２のＤＣ−ＤＣ本体部２５ａで電圧変換される。そして、この電圧変換された出力電圧Ｖｏｕｔを一個の第２の制御部２６のホトカプラＰＣ１で検出し、その検出電圧（コンパレータＣＯＭＰ１のプラス入力端子）と基準信号発生器ＯＳＣ２２ａの三角波の電圧（コンパレータＣＯＭＰ１のマイナス入力端子）との比較差に応じたデューティ比の出力をドライブトランス２７に送出して第２のＤＣ−ＤＣ本体部２５ａのスイッチング素子Ｑ１のオンオフにより出力電圧Ｖｏｕｔを一定に保つ。
また、負のサイクルが第２の整流平滑回路１６で半波整流されて平滑され、この直流が第２のＤＣ−ＤＣ本体部２５ｂで電圧変換されて出力電圧Ｖｏｕｔを得る。
【００８５】
このとき、第２のＤＣ−ＤＣ本体部２５ａには、出力電圧検出回路２０が設けられており、この出力電圧検出回路２０の検出電圧が１個の第２の制御部２６によって検出される。
【００８６】
そして、その検出電圧（コンパレータＣＯＭＰ１のプラス入力端子）と基準信号発生器２２ａの三角波の電圧（コンパレータＣＯＭＰ１のマイナス入力端子）との比較差に応じたデューティ比の出力をドライブトランス２７に送出する。
【００８７】
このドライブトランス２７の他方の出力は第２のＤＣ−ＤＣ本体部２５ｂのスイッチング素子Ｑ１のゲートに接続されているので、このスイッチング素子Ｑ１がオンオフされて出力電圧Ｖｏｕｔを一定に保つ。つまり、１個の制御部２６で正、負のサイクルのときに第２のＤＣ−ＤＣ本体部２５ａと第２のＤＣ−ＤＣ本体部２５ｂとを制御できる。
【００８８】
＜実施の形態５＞
図９は実施の形態５の電源装置の概略構成図である。この電源装置３５は、第１の交流−直流変換部１３と第２の交流−直流変換部１４とを交流電源２に並列接続したときの正のサイクル及び負のサイクルのときの半波整流平滑による電流のアンバランスを調整する。
【００８９】
前述の第１の交流−直流変換部１３及び第２の交流−直流変換部１４は、図９に示すように図５に示すＤＣ−ＤＣ本体部２５と制御部２６とを用いるのが好ましい。本実施の形態では第１の交流−直流変換部１３と第２の交流−直流変換部１４とのものと区別するためにａ、ｂを番号の後に付す。
【００９０】
また、本実施の形態の電源装置３５は、電流検出用トランスＣＴ１を第１の交流−直流変換部１３の平滑コンデンサＣ１と交流電源２とを接続しているライン３６に設けていると共に、電流検出用トランスＣＴ２を第２の交流−直流変換部１４の平滑コンデンサＣ２と交流電源２とを接続するライン３７に設けている。
【００９１】
また、これらの電流検出用トランスＣＴ１、ＣＴ２からの出力を比較して、第２のＤＣ−ＤＣ本体部２５ａ、第２のＤＣ−ＤＣ本体部２５ｂの電流バランスを可能とするための出力信号を第２の制御部２６ａ及び第２の制御部２６ｂのコンパレータＣＯＭＰ１のプラス入力端子に送出する電流バランス回路ＢＡＬを設けている。
【００９２】
上記のように構成された電源装置３５について以下に動作を説明する。交流電源２からの正のサイクルが半波整流部１７の整流用ダイオードＤ１と平滑コンデンサＣ１とで半波整流されて平滑され、この直流が第２のＤＣ−ＤＣ本体部２５ａで電圧変換される。このとき、出力電圧Ｖｏｕｔの検出電圧を第２の制御部２６ａのホトカプラＰＣ１で検出し、その検出電圧（コンパレータＣＯＭＰ１のプラス入力端子）と基準信号発生器ＯＳＣ２２ａの三角波の電圧（ＣＯＭＰ１のマイナス入力端子）との比較差に応じたデューティ比の出力を第２のＤＣ−ＤＣ本体部２５ａのスイッチング素子Ｑ１のゲートに出力して出力電圧Ｖｏｕｔを一定に保つ。
また、負のサイクルが半波整流部１７の整流用ダイオードＤ２、平滑コンデンサＣ２で半波整流されて平滑され、この直流が第２のＤＣ−ＤＣ本体部２５ｂで電圧変換される。
【００９３】
このとき、出力電圧Ｖｏｕｔを第２の制御部２５ｂのホトカプラＰＣ１で検出し、その検出電圧（コンパレータＣＯＭＰ１のプラス入力端子）と基準信号発生器ＯＳＣ２２ａの三角波の電圧（コンパレータＣＯＭＰ１のマイナス入力端子）との比較差に応じたデューティ比の出力を第２のＤＣ−ＤＣ本体部２５ｂのスイッチング素子Ｑ１のゲートに出力して出力電圧Ｖｏｕｔを一定に保つ。
【００９４】
一方、電流バランス回路ＢＡＬは、電流検出用トランスＣＴ１から送出された正のサイクルのときの電流Ｉ１を電圧に変換する。
【００９５】
また、電流バランス回路ＢＡＬは、電流検出用トランスＣＴ２から送出された負のサイクルのときの電流Ｉ２を電圧に変換する。
【００９６】
そして、この両方の電圧を比較し、電流検出用トランスＣＴ１から送出された電流Ｉ１（電圧）が大きいときは、第２の制御部２６ａのコンパレータＣＯＭＰ１のプラス入力端子の電圧を低下させることによって第２のＤＣ−ＤＣ本体部２５ａのスイッチング素子Ｑ１のＯＮ幅を小さくし、第１の交流−直流変換部１３の出力電圧Ｖｏｕｔのレベルを下げる。
【００９７】
また、電流検出用トランスＣＴ２から送出された電流Ｉ２（電圧）が大きいときは、第２の制御部２６ｂのコンパレータＣＯＭＰ１のプラス入力端子の電圧を低下させることによって第２のＤＣ−ＤＣ本体部２５ｂのスイッチング素子Ｑ２のＯＮ幅を小さくし、第２の交流−直流変換部１４の出力電圧Ｖｏｕｔのレベルを下げる。従って、正負の電流にアンバランスが生じない。
【００９８】
さらに、この他にも、電流検出用トランスＣＴ１の電流値が小さい場合は、第２のＤＣ−ＤＣ本体部２５ａの出力を増加させ、また、電流検出用トランスＣＴ２の電流が大きい場合に第２のＤＣ−ＤＣ本体部２５ａの出力を増加することも可能である。
【００９９】
また、第２のＤＣ−ＤＣ本体部２５ａの出力は制御せずに第２のＤＣ−ＤＣ本体部２５ｂの出力だけを増やしたり、減らしたりして、電流検出用トランスＣＴ１とＣＴ２の電流のバランスをとることも可能である。
【０１００】
従って、正負のサイクルのときに流れる電流のアンバランスの状態に応じて出力の状態を変化させ、半波整流部１７の電流アンバランスを防止しているので、交流電源２への直流成分の発生を防止できる。
【０１０１】
＜実施の形態６＞
図１０は実施の形態６の電源装置の概略構成図である。図１０に示す電源装置４０は、第１の交流−直流変換部１３と第２の交流−直流変換部１４とを交流電源２に並列接続したときの正のサイクル及び負のサイクルを半波整流部１７で半波整流し、平滑コンデンサＣ１、Ｃ２でそれぞれ平滑したときの電流のアンバランスの調整を積分器ＩＮＴと電流検出用トランスＣＴ０で行う。
【０１０２】
前述の電流検出用トランスＣＴ０は、第１の交流−直流変換部１３の平滑コンデンサＣ１と第２の交流−直流変換部１４の平滑コンデンサＣ２との接続点ａと交流電源２の他端との間に設けられている。つまり、正のサイクルのときの電流と、負のサイクルのときの電流とが相互に通る箇所に設けられている。
【０１０３】
また、第１の交流−直流変換部１３及び第２の交流−直流変換部１４に用いられる第２の制御部２６ａ、第２の制御部２６ｂ及び第２のＤＣ−ＤＣ本体部２５ａ、第２のＤＣ−ＤＣ本体部２５ｂは図５と同様なものである。
【０１０４】
電流検出用トランスＣＴ０は、交流電源２からの交流電流を検出する。積分器ＩＮＴは、この電流を電圧変換し、これを積分する。
【０１０５】
そして、この積分結果（正負の電流が等しければ積分器ＩＮＴの出力はゼロ）に応じて第２の制御部２６ａ（ＣＯＮＴ１）、第２の制御部２６ｂ（ＣＯＮＴ２）のコンパレータＣＯＭＰ１のプラス入力端子の電圧を変化させる。
【０１０６】
つまり、正のサイクルの電流Ｉ１（電圧）が大きければその積分結果が正となり、第２の制御部２６ａのコンパレータＣＯＭＰ１のプラス入力端子の電圧を低下させることによって第２のＤＣ−ＤＣ本体部２５ａのスイッチング素子Ｑ１のＯＮ幅を小さくし、第１の直流−直流変換部１３の出力電圧Ｖｏｕｔのレベルを下げる。
【０１０７】
また、負のサイクルの電流Ｉ２（電圧）が大きければその積分結果が負となり、第２の制御部２６ｂのコンパレータＣＯＭＰ１のプラス入力端子の電圧を低下させることによって第２のＤＣ−ＤＣ本体部２５ｂのスイッチング素子Ｑ１のＯＮ幅を小さくし、第２の直流−直流変換部１４の出力電圧Ｖｏｕｔのレベルを下げる。
【０１０８】
＜実施の形態７＞
図１１は本実施の形態７の電源装置の概略構成図である。図１２は図１１の実施の形態７のＰＦＣの詳細構成図である。
【０１０９】
図１１及び図１２に示すように、この電源装置４１は、平滑コンデンサを整流用ダイオードＤ１（正のサイクル用）の後段に設けないで、整流用ダイオードＤ１と力率改善回路ＰＦＣ１とＤＣ−ＤＣコンバータ（以下単にＤＤ１という）とから構成された交流−直流変換部４２と、平滑コンデンサを整流用ダイオードＤ２（負のサイクル用）の後段に設けないで、整流用ダイオードＤ２と力率改善回路ＰＦＣ２とＤＣ−ＤＣコンバータ（以下単にＤＤ２という）とから構成された第２の交流−直流変換部４３とからなり、第１の交流−直流変換部４２に第２の交流−直流変換部４３を並列接続している。
【０１１０】
第１の交流−直流変換部４２は、交流電源２の一端に整流用ダイオードＤ１のアノードと、整流用ダイオードＤ２のカソードとを接続している。そして、整流用ダイオードＤ１のカソードと交流電源２の他端とに力率改善回路ＰＦＣ１を接続している。また、力率改善回路ＰＦＣ１（以下単にＰＦＣ１という）の後段にはＤＤ１を接続している。
【０１１１】
一方、第２の交流−直流変換部４３は、整流用ダイオードＤ２のアノードと交流電源２の他端とに力率改善回路ＰＦＣ２（以下単にＰＦＣ２という）を接続し、このＰＦＣ２の後段にはＤＤ２が接続されている。また、ＤＤ２の出力は、ＤＤ１の出力端子（＋ＯＵＴ、−ＯＵＴ）に共通接続されている。
【０１１２】
さらに、ＰＦＣ１はチョークコイルＰＦＣＬ１と整流用ダイオードＤ３と平滑コンデンサＣ１とスイッチング素子Ｑ３等から構成されている。また、ＰＦＣ２はチョークコイルＰＦＣＬ２と整流用ダイオードＤ４と平滑コンデンサＣ２とスイッチング素子Ｑ４等から構成されている。
【０１１３】
すなわち、半波整流部１７によって、交流の正のサイクル、負のサイクルのときに対応させた半波整流をそれぞれ等しく行っているので、交流電源側の直流成分の発生を抑えていると共に、前述のワンコンバータに代えて専用の力率改善回路を前段に設けているので、より力率の良い電力変換が可能となっている。
【０１１４】
＜実施の形態８＞
図１３は実施の形態８の電源装置の概略構成図である。図１３の電源装置４５は同一の磁心に、第１の巻線ＰＦＣＬ１と第２の巻線ＰＦＣＬ２とを巻き付けたチョークコイルＰＦＣＴを用いた力率改善型の電源装置である。
【０１１５】
このチョークコイルＰＦＣＴの第１の巻線は、ＰＦＣ１のチョークコイルとして用いられ、第２の巻線はＰＦＣ２のチョークコイルとして用いられる。
【０１１６】
図１４はチョークコイルＰＦＣＴを用いないでインダクタンスを共通にした力率改善型の電源装置４６の概略構成図である。
【０１１７】
このようにインダクタンスを共通に用いることができるのは、整流用ダイオードＤ１のアノードと整流用ダイオードＤ２のカソードとを交流電源２の一端に接続しているので、正のサイクル（０°〜１８０°）には電流は実線の向きで流れ、負のサイクルのとき（１８０°〜３６０°）には電流は点線のように流れるからである。つまり、正のサイクルのときの電流、負のサイクルのときの電流は１個のチョークコイルＰＦＣＬを交互に流れることになる。
【０１１８】
＜実施の形態９＞
図１５は力率改善回路ＰＦＣを用いた場合に２個の制御部ＣＯＮＴを用いて電流のバランス調整を可能とする実施の形態９の電源装置４７の概略構成図である。
【０１１９】
この電源装置４７は、図１５に示すように、ＰＦＣ１と第２のＤＣ−ＤＣ本体部２５ａ（ＤＤ１ＭＡＩＮ）との間に電流検出用トランスＣＴ１を設けている。
【０１２０】
また、ＰＦＣ２と第２のＤＣ−ＤＣ本体部２５ｂ（ＤＤ２ＭＡＩＮ）との間に電流検出用トランスＣＴ２を設けている。
【０１２１】
また、これらの電流検出用トランスＣＴ１、ＣＴ２からの出力を比較して互いの第２のＤＣ−ＤＣ本体部２５ａ、第２のＤＣ−ＤＣ本体部２５ｂの電流バランスを可能とするための出力信号を第２の制御部２６ａ（ＣＯＮＴ１）及び第２の制御部２６ｂ（ＣＯＮＴ２）のコンパレータＣＯＭＰ１のプラス入力端子に送出する電流バランス回路ＢＡＬを設けている。
【０１２２】
すなわち、正のサイクル側の第２のＤＣ−ＤＣ本体部２５ａからＰＦＣ１に向かう電流を電流検出用トランスＣＴ１で検出し、また、負のサイクル側のＰＦＣ２から第２のＤＣ−ＤＣ本体部２５ｂに向かう電流を電流検出用トランスＣＴ２で検出する。
【０１２３】
また、電流バランス回路ＢＡＬは、電流検出用トランスＣＴ１から送出された正のサイクル側の電流Ｉ１を電圧に変換し、また電流検出用トランスＣＴ２から送出された負のサイクル側の電流Ｉ２を電圧に変換する。
【０１２４】
そして、この両方の電圧を比較し、電流検出用トランスＣＴ１から送出された正のサイクル側の電流Ｉ１（電圧）が大きいときは、第２の制御部２６ａのコンパレータＣＯＭＰ１のプラス入力端子の電圧を低下させることによって第２のＤＣ−ＤＣ本体部２５ａのスイッチング素子Ｑ１のＯＮ幅を小さくし、正のサイクル側の出力電圧Ｖｏｕｔのレベルを下げる。
【０１２５】
一方、電流検出用トランスＣＴ２から送出された負のサイクル側の電流Ｉ２（電圧）が大きいときは、第２の制御部２６ｂのコンパレータＣＯＭＰ１のプラス入力端子の電圧を低下させることによって第２のＤＣ−ＤＣ本体部２５ｂのスイッチング素子Ｑ１のＯＮ幅を小さくし、負のサイクル側の出力電圧Ｖｏｕｔのレベルを下げる。
【０１２６】
従って、ＰＦＣを用いた電源装置で４７あっても、正、負で電流にアンバランスが生じない。
【０１２７】
なお、電流検出用トランスＣＴ１、ＣＴ２の位置は図１６に示すように、電流検出用トランスＣＴ１を交流電源２の他端とＰＦＣ１の他端との間に設け、電流検出用トランスＣＴ２は交流電源２の他端とＰＦＣ２の一端に接続してもよい。このようにすると、正のサイクルのときのＰＦＣ１から交流電源２の他端に向かう電流は電流検出用トランスＣＴ１で検出され、負のサイクルのときの交流電源２の他端からＰＦＣ２に向かう電流は電流検出用トランスＣＴ２で検出される。
【０１２８】
＜実施の形態１０＞
図１７は積分器ＩＮＴで２つの制御部ＣＯＮＴを制御する力率改善型の電源装置４８の概略構成図である。
【０１２９】
図１７に示す電源装置４８は、積分器ＩＮＴと電流検出用トランスＣＴ０とを設けて、第２の制御部２６ａ（ＣＯＮＴ１）と第２の制御部２６ｂ（ＣＯＮＴ２）とを制御している。
【０１３０】
前述の電流検出用トランスＣＴ０は、ＰＦＣ２の一端とＰＦＣ１の他端との接続点ａと交流電源２の他端との間に設けられている。
【０１３１】
つまり、交流の正のサイクルのときの電流と、負のサイクルのときの電流とが相互に通る箇所に設けられている。
【０１３２】
電流検出用トランスＣＴ０は、ＰＦＣ１の他端、ＰＦＣ２の一端から交流電源２の他端に向かう交流の正のサイクルの電流、負のサイクルの電流を検出し、積分器ＩＮＴは、正と負の両方のサイクルの電流を電圧変換し、これを積分する。
【０１３３】
そして、この積分結果を比較（正負の両方の電流が等しければ積分器ＩＮＴの出力はゼロ）し、その比較結果に応じてＣＯＮＴ１、ＣＯＮＴ２のコンパレータＣＯＭＰ１のプラス入力端子の電圧を変化させる。
【０１３４】
つまり、正のサイクルの電流Ｉ１（電圧）が大きいときは、積分結果が生となりコンパレータＣＯＭＰ１のプラス入力端子の電圧を低下させることによって第２のＤＣ−ＤＣ本体部２５ａのスイッチング素子Ｑ１のＯＮ幅を小さくし、正のサイクルのときの出力電圧Ｖｏｕｔのレベルを下げる等の制御が可能である。
【０１３５】
＜実施の形態１１＞
図１８はＰＦＣの詳細図である。図１８の力率改善回路ＰＦＣは、ＰＦＣ本体部５１と、出力検出部５２と、コントロール部５３とで構成されている。
【０１３６】
この力率改善回路ＰＦＣの出力端子（＋ＯＵＴ、−ＯＵＴ）は、ＤＣ−ＤＣコンバータ（図示せず）に入力されている。
【０１３７】
（ＰＦＣ本体部の構成）
ＰＦＣ本体部５１は、チョークコイルＬ１の主巻線Ｌ１ａとスイッチング素子Ｑ１０と、整流用ダイオードＤ１０と出力コンデンサＣ１０等からなる昇圧チョッパ回路を基本的な構成として有している。
【０１３８】
チョークコイルＬ１は主巻線Ｌ１ａと臨界検出用巻線Ｌ１ｂとで構成され、主巻線Ｌ１ａの一端は、入力端子の一端と抵抗Ｒ１１の一端に接続にされている。
また、主巻線Ｌ１ａの他端は、スイッチング素子Ｑ１０としてのＦＥＴのドレインと整流用ダイオードＤ１０のアノードに接続されている。
【０１３９】
また、臨界検出用巻線Ｌ１ｂの一端は抵抗Ｒ１３を介してコントロール部５３のコンパレータＣＯＭＰ１１のプラス入力端子に接続され、臨界検出用巻線Ｌ１ｂの他端は、入力端子の他端に接続されている。
【０１４０】
前述の整流用ダイオードＤ１０のカソードは、出力コンデンサＣ１０の一端と＋ＯＵＴ端子に接続されている。
【０１４１】
また、ＰＦＣ本体部５１の出力側の出力検出部５２は、抵抗Ｒ１５、抵抗Ｒ１６及び抵抗Ｒ１７で直列回路を形成している。
【０１４２】
さらに、入力端子には抵抗Ｒ１１と抵抗Ｒ１２とからなる直列回路が接続され、抵抗Ｒ１２の他方は入力端子の他端に接続されている。
【０１４３】
（コントロール部の構成）
コントロール部５３は、例えば、ＩＣであり、少なくともＡＣ端子とＤＥＴ端子とＤＲＩＶＥ端子とＣＳ端子と、ＦＢ端子と、ＣＶ端子と、ＧＮＤ端子とを外周に設けている。
【０１４４】
そして、内部にコンパレータＣＯＭＰ１１と、コンパレータＣＯＭＰ１２と、フリップフロップＦＦ１１と、乗算器５５と、オペアンプＯＰ１と、基準電圧源ＥＳ１１と、基準電圧源ＥＳ１２とを備えている。
【０１４５】
コンパレータＣＯＭＰ１１のプラス入力端子は、ＤＥＴ端子を介してＰＦＣ本体部５１の抵抗Ｒ１３に接続され、コンパレータＣＯＭＰ１１のマイナス入力端子は基準電圧源ＥＳ１１に接続されている。
【０１４６】
このコンパレータＣＯＭＰ１１は、両入力電圧を比較し、プラス入力端子に入力する臨界検出用巻線Ｌ１ｂに生じた電圧が基準電圧源ＥＳ１１の電圧よりも低いときに、ローレベルのセット信号をフリップフロップＦＦ１１のセット（Ｓ）端子に出力する。
【０１４７】
コンパレータＣＯＭＰ１２は、マイナス入力端子が乗算器５５の出力に接続され、プラス入力端子がＣＳ端子を介してＰＦＣ本体部５１のスイッチング素子Ｑ１０のソースと抵抗Ｒ１４との接続点に接続されている（コンパレータＣＯＭＰ１２のプラス入力端子に電圧Ｖｓが入力する）。
【０１４８】
すなわち、コンパレータＣＯＭＰ１２は、マイナス入力端子には乗算器５５からスイッチング電流の電流目標値Ｖｍが供給され、プラス入力端子にはスイッチング素子Ｑ１０がオン期間にあるときのドレイン−ソース電流に対応する電圧Ｖｓが電流検出値として入力されている。
【０１４９】
このため、スイッチング電流がＡＣ端子からの電圧波形と連動した電流目標値Ｖｍに達すると、コンパレータＣＯＭＰ１２からハイレベルのリセット信号がフリップフロップＦＦ１１のリセット（Ｒ）端子に出力される。
【０１５０】
また、フリップフロップＦＦ１１は、Ｓ端子（負論理）がコンパレータＣＯＭＰ１１の出力に接続され、Ｒ端子がコンパレータＣＯＭＰ１２の出力に接続され、出力（Ｑ）端子がＤＲＩＶＥ端子を介してＰＦＣ本体部５１のスイッチング素子Ｑ１０のゲートに接続されている。
【０１５１】
すなわち、ローレベルのセット信号がコンパレータＣＯＭＰ１１から入力した場合に、ハイレベルの駆動信号をＱ端子に得る。
【０１５２】
また、フリップフロップＦＦ１１は、コンパレータＣＯＭＰ１２からハイレベルのリセット信号が入力したときは、Ｑ端子にローレベルを出力する。
【０１５３】
乗算器５５は、一端がＡＣ端子を介して抵抗Ｒ１１と抵抗Ｒ１２との接続点に接続され、他端がオペアンプＯＰ１の出力に接続されている。つまり、一端には整流された電圧が抵抗Ｒ１１と抵抗Ｒ１２により分圧されて電圧が入力され、他端にはオペアンプＯＰ１からの誤差信号が入力される。
【０１５４】
従って、乗算器５５は整流された電圧とこの誤差信号とを乗算し、整流された電圧と連動した電流目標値ＶｍをコンパレータＣＯＭＰ１２のマイナス入力端子に供給する。
【０１５５】
オペアンプＯＰ１は、マイナス入力端子がＣＶ端子を介して出力検出部５２の抵抗Ｒ１６と抵抗Ｒ１７との接続点に接続され、プラス入力端子が基準電圧源ＥＳ１２に接続されている。また、オペアンプＯＰ１の出力はＦＢ端子と乗算器５５の他端に接続されている。このＦＢ端子には、外付けにコンデンサＣ２０が出力検出部５２の抵抗Ｒ１６と抵抗Ｒ１７との接続点に接続されている。
【０１５６】
すなわち、オペアンプＯＰ１の出力とマイナス入力端子にはコンデンサＣ２０（位相補償用）が接続され、応答速度を低下させている。
【０１５７】
上記のように構成された力率改善回路について以下に動作を説明する。
【０１５８】
初めに、コンパレータＣＯＭＰ１１はＤＥＴ端子を介して入力する検出電圧と基準電圧源ＥＳ１１の電圧とを比較し、プラス入力端子の電圧がマイナス入力端子の電圧より低いときは、コンパレータＣＯＭＰ１１からローレベルのセット信号をフリップフロップＦＦ１１のＳ端子に出力する。
【０１５９】
フリップフロップＦＦ１１は、コンパレータＣＯＭＰ１１からのセット信号に応じてセットされ、図１９に示すタイミングｔ１のように、Ｑ端子からハイレベルの駆動信号を出力してスイッチング素子Ｑ１０をオン制御する。
【０１６０】
スイッチング素子Ｑ１０がオンすると、図１９に示すタイミングｔ１のように、スイッチング素子Ｑ１０のドレイン電圧Ｖｄは０Ｖ近くに低下する。そして、スイッチング素子Ｑ１０のドレイン−ソース、電流検出用抵抗Ｒ１４を介してＧＮＤへとスイッチング電流が流れ、チョークコイルＬ１にエネルギーが蓄えられる。
【０１６１】
このとき、スイッチング素子Ｑ１０に流れるスイッチング電流は、図１９に示すように、スイッチング素子Ｑ１０のソース−ＧＮＤ間に設けられた電流検出用抵抗Ｒ１４により電圧Ｖｓに変換されてコンパレータＣＯＭＰ１２のプラス入力端子に入力され、コンパレータＣＯＭＰ１２で乗算器５５からの入力側の脈流波形と連動させた電流目標値Ｖｍとを比較する。
【０１６２】
一方、出力電圧Ｖｏｕｔは、出力検出部５２の抵抗Ｒ１５、Ｒ１６、Ｒ１７によって検出され、その分圧値がオペアンプＯＰ１のマイナス入力端子に入力し、出力電圧Ｖｏｕｔの分圧値と基準電圧源ＥＳ１２の電圧との差を増幅した誤差信号が乗算器５５の他端に供給される。
ここで、外付けのコンデンサＣ２０（オペアンプＯＰ１のマイナス入力端子と出力端子の間に設けられている）により誤差信号の周波数特性が調整される。
【０１６３】
また、入力端子間の電圧（脈流波形）は外付けの抵抗Ｒ１１と抵抗Ｒ１２とで分圧されてＡＣ端子を介して乗算器５５に入力する。
【０１６４】
乗算器５５では、オペアンプＯＰ１からの誤差信号と、ＡＣ端子から入力する電圧波形とを乗算して電流目標値Ｖｍを生成する。つまり、入力側の電圧波形と連動した電流目標値ＶｍをコンパレータＣＯＭＰ１２のマイナス入力端子に供給する。
【０１６５】
このとき、スイッチング素子Ｑ１０は、図１９に示すタイミングｔ２のように、スイッチング電流の電流検出値が入力側の電圧波形と連動した電流目標値Ｖｍに達すると、コンパレータＣＯＭＰ１２からハイレベルのリセット信号がフリップフロップＦＦ１１のＲ端子に出力される。
【０１６６】
フリップフロップＦＦ１１はコンパレータＣＯＭＰ１２からのリセット信号に応じてリセット状態になり、Ｑ端子から出力されていたハイレベルの駆動信号をローレベルに切り替えてスイッチング素子Ｑ１０をオフ制御する。
【０１６７】
次に、スイッチング素子Ｑ１０がオフすると、チョークコイルＬ１に蓄えられていたエネルギーが入力側の電圧に合成され、整流用ダイオードＤ１０を通して出力コンデンサＣ１０に充電される。
【０１６８】
つまり、出力コンデンサＣ１０には、入力側の電圧波形のピーク値より高く昇圧された電圧が出力される。
【０１６９】
そして、チョークコイルＬ１に蓄えられていたエネルギーの放出が終了すると、臨界検出用巻線Ｌ１ｂにリンギング電圧が発生し、臨界検出用巻線Ｌ１ｂの電圧が反転する。
【０１７０】
この電圧は基準電圧源ＥＳ１１の電圧とコンパレータＣＯＭＰ１１により比較され、図１９に示すタイミングｔ３において、コンパレータＣＯＭＰ１１からローレベルのセット信号がフリップフロップＦＦ１１のＳ端子に出力される。
この結果、コンパレータＣＯＭＰ１１からのセット信号に応じてフリップフロップＦＦ１１がセットされ、図１９に示すタイミングｔ３のように、再び駆動信号がスイッチング素子Ｑ１０に入力されてオン制御される。
【０１７１】
以後、このような動作の繰り返しにより、力率改善回路ＰＦＣが制御される。
【発明の効果】
以上のように本発明によれば、交流電源からの交流の正のサイクルを整流回路で半波整流した直流を用いて出力端に所定電圧の出力電圧を得ると共に、交流の負のサイクルを半波整流した直流を用いて同一の前記出力端に所定電圧の出力電圧を得る。
【０１７２】
すなわち、ダイオードブリッジ（全波整流）を用いないで、２つの整流用ダイオードで交流の正、負のサイクルをそれぞれ等しく整流（半波整流）しているので、ダイオード損失が少ないという効果が得られる。
【０１７３】
また、２つの整流用ダイオードで交流の正、負のサイクルをそれぞれ等しく半波整流して所定電圧に変換し、これを同一の出力端子に得るので、直流変換の効率が良いと共に、直流成分が交流電源側に発生しないという効果が得られる。このため、水道管の電蝕等の様々な問題を引き起こすことがない。
【０１７４】
さらに、ＤＣ−ＤＣコンバータを有する第１の交流−直流変換部と第２の交流−直流変換部の出力端を共通接続して用いるので、半波整流であっても、出力端からの電力を従来と比べてより大きく得ることができる。
【図面の簡単な説明】
【図１】本実施の形態１の電源装置の概略構成図である。
【図２】本実施の形態１の電源装置１０の動作を説明する波形図である。
【図３】本実施の形態１で用いる電流モード型のＤＣ−ＤＣコンバータ２４の概略構成図である。
【図４】図３のＤＣ−ＤＣコンバータ２４の動作を説明する波形図である。
【図５】実施の形態２のＤＣ−ＤＣコンバータ２７の概略構成図である。
【図６】実施の形態２のＤＣ−ＤＣコンバータ２７の動作を説明する波形図である。
【図７】実施の形態３の電源装置の概略構成図である。
【図８】実施の形態４の電源装置の概略構成図である。
【図９】実施の形態５の電源装置の概略構成図である。
【図１０】実施の形態６の電源装置の概略構成図である。
【図１１】本実施の形態７の電源装置の概略構成図である。
【図１２】図１１の実施の形態７のＰＦＣの詳細構成図である。
【図１３】実施の形態８の電源装置の概略構成図である。
【図１４】チョークコイルＰＦＣＴを用いないでインダクタンスを共通にした力率改善型の電源装置４６の概略構成図である。
【図１５】ＰＦＣを用いた場合に２個の制御部ＣＯＮＴを用いて電流のバランス調整を可能とする実施の形態９の電源装置４７の概略構成図である。
【図１６】実施の形態９の電流バランスをＰＦＣの前段に設けた電源装置の概略構成図である。
【図１７】積分器ＩＮＴで２つの制御部ＣＯＮＴを制御する力率改善型の電源装置４８の概略構成図である。
【図１８】実施の形態１１の力率改善回路ＰＦＣの詳細図である。
【図１９】力率改善回路ＰＦＣの動作を説明する波形図である。
【図２０】従来の全波整流を用いたＤＣ−ＤＣコンバータの概略構成図である。
【図２１】ダイオードブリッジの電流の流れを説明する説明図である。
【図２２】ダイオードブリッジによる波形を説明する説明図である。
【符号の説明】
２　交流電源
１３　第１の交流−直流変換部
１４　第２の交流−直流変換部
１５　第１の整流平滑回路
１６　第２の整流平滑回路
１７　半波整流部
１８　第１のＤＣ−ＤＣ本体部
１９　第１の制御部
２０　出力電圧検出回路
Ｄ１　整流用ダイオード
Ｃ１　平滑コンデンサ
Ｄ２　整流用ダイオード
Ｃ２　平滑コンデンサ
【図１】
2004072866.tif 000003
【図２】
2004072866.tif 000004
【図３】
2004072866.tif 000005
【図４】
2004072866.tif 000006
【図５】
2004072866.tif 000007
【図６】
2004072866.tif 000008
【図７】
2004072866.tif 000009
【図８】
2004072866.tif 000010
【図９】
2004072866.tif 000011
【図１０】
2004072866.tif 000012
【図１１】
2004072866.tif 000013
【図１２】
2004072866.tif 000014
【図１３】
2004072866.tif 000015
【図１４】
2004072866.tif 000016
【図１５】
2004072866.tif 000017
【図１６】
2004072866.tif 000018
【図１７】
2004072866.tif 000019
【図１８】
2004072866.tif 000020
【図１９】
2004072866.tif 000021
【図２０】
2004072866.tif 000022
【図２１】
2004072866.tif 000023
【図２２】
2004072866.tif 000024