(57)【要約】【課題】効率的なメモリアクセス調停処理を可能とする。【解決手段】複数のメモリアクセスを調停するためのメモリアクセス調停回路１０３を備える。表示制御ユニット１０４は、所定期間、表示処理を優先する出力優先マスク信号をメモリアクセス調停回路１０３に通知する。メモリアクセス調停回路１０３は、出力優先マスク信号が有効な期間中は、表示以外のメモリ転送要求が発生してもその実行を待ち合わせ、表示処理を優先する。メモリアクセス調停回路１０３は、表示制御ユニット１０４が１水平期間に転送すべき転送量を、予め前記メモリアクセス調停回路１０３に通知する。メモリアクセス調停回路１０３は、メモリアクセス転送量と閾値との比較に基づいて、他のメモリ転送にメモリバス１１２を開放する。【選択図】　　　図１
2004062333.tif 000002
【特許請求の範囲】
【請求項１】
複数のメモリアクセスを調停するためのメモリアクセス調停回路と表示制御ユニットを備えた画像処理装置において、
前記表示制御ユニットは、所定期間、表示処理を優先する出力優先マスク信号を前記メモリアクセス調停回路に通知することを特徴とする画像処理装置。
【請求項２】
前記メモリアクセス調停回路は、前記出力優先マスク信号が有効な期間中は表示以外のメモリ転送要求が発生してもその実行を待ち合わせ、表示処理を優先することを特徴とする請求項１記載の画像処理装置。
【請求項３】
前記メモリアクセス調停回路に、前記表示制御ユニットが１水平期間に転送すべき転送量を予め通知することを特徴とする請求項１または２に記載の画像処理装置。
【請求項４】
前記メモリアクセス調停回路は、メモリアクセス転送量と閾値との比較に基づいて他のメモリ転送にメモリバスを開放することを特徴とする請求項１乃至３のうちの何れか一項に記載の画像処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像処理装置に関し、特に、同一のメモリチップを複数のデバイスで効果的に共有可能とした画像処理装置に関するものである。
【０００２】
【従来の技術】
従来、画像処理装置のメモリはＣＰＵ用のメインメモリと画像処理用のビデオメモリとを備え、各メモリが果たす機能あるいは制御方法が異なるため、各メモリの種類ごとに異なるメモリチップを使用することが一般的であった。
しかしながら、近年ＤＲＡＭチップの高集積化が進行し、また装置全体の小型化が求められてきたことにより、１つのチップでＣＰＵ用のメインメモリと画像処理用のビデオメモリを共用することが多くなってきた。
【０００３】
メモリを共用した場合には、画像処理装置の各構成部分が要求するメモリアクセスが同時に発生し、メモリアクセスのタイミングによっては、画像入力や映像出力の瞬間にバス使用権がＣＰＵユニットに移ってしまい、映像を取りこぼしたり表示にノイズが生じるといった不都合があった。
【０００４】
従来、このような不都合に対して、バス使用権の調停回路を設けることにより、画像処理装置の各構成部分からのメモリアクセスを適切に調停し、画像メモリがアクセスされる機会を増やして時間を有効に活用するようにした画像処理装置が提案されている。このような装置として、例えば、特開平５−３０７５３１号公報に記載された画像処理装置がある。
【０００５】
この従来の画像処理装置について、図６、図７および図８を用いて説明する。図６は従来の画像処理装置におけるメモリアクセス調停回路のブロック図、図７はメモリアクセス調停回路の動作を説明するフローチャート、図８は、メモリアクセス調停回路の動作を説明するタイミングチャートである。
【０００６】
従来の画像処理装置は、図６に示すように、装置構成の一例として、画像入力ユニット６０１、表示制御ユニット６０２、ＣＰＵユニット６０３、画像処理ユニット６０４、メモリアクセス調停回路６０５およびメモリ６０６を備えている。
【０００７】
前記従来の画像処理装置のメモリアクセス調停回路６０５には、画像入力ユニット６０１、表示制御ユニット６０２、ＣＰＵユニット６０３、および画像処理ユニット６０４からの各要求信号ＲＥＱ１〜ＲＥＱ４が入力される。
また、出力として、画像入力ユニット６０１、表示制御ユニット６０２、ＣＰＵユニット６０３、および画像処理ユニット６０４への要求を受け付けた旨の返信信号ＢＵＳＹ１〜ＢＵＳＹ２が送信される。
【０００８】
前記メモリ６０６に対するアクセスは、メモリアクセス調停回路６０５で行われる調停処理によって決定され、バスの使用権を得たデバイスのバス６０７，６０８，６０９，６１０が、メモリ６０６のバス６１１に接続される。
【０００９】
ここで、バスの調停処理についてフローチャートに沿って説明する。
バスの調停処理は、図７に示すように、各デバイスの要求信号に対して優先順位が設定されていて、優先順位のもっとも高いデバイスからの要求信号ＲＥＱｎに応じてステップＳ７００、ステップＳ７０２、ステップＳ７０４、ステップＳ７０６の順に要求信号の有無を判定し、条件が成立した場合には、メモリへのバスを接続してアクセスを許可する応答信号ＢＵＳＹｎを各々返信する（Ｓ７０１、Ｓ７０３、Ｓ７０５、Ｓ７０７）。
【００１０】
したがって、各デバイスがメモリに対して同時に要求信号ＲＥＱを出力した場合であっても、優先順位が上位のデバイスに対してのみ応答信号を返信するので、優先順位が上位のデバイスが先にメモリアクセス動作を行い、優先順位が下位のデバイスは優先順位が上位のデバイスのメモリアクセス動作が終了するまで、メモリアクセス処理の実行を待ち合わせる。
このようにして、メモリに対するアクセス要求が調停され、優先順位を加味しながら常に１つのデバイスに対応した処理のみが実行される。
【００１１】
次に、メモリアクセスの調停についてタイミングチャートに沿って説明する。前記メモリアクセス調停回路６０５では、図８に示すようなタイミングでメモリアクセスの調停が行われる。
【００１２】
図８に示す例では、時刻ｔ１においてデバイス画像入力ユニット６０１、表示制御ユニット６０２、ＣＰＵユニット６０３、および画像処理ユニット６０４から同時にメモリに対する要求が発生し、メモリアクセス調停回路６０５に対して４つの要求信号ＲＥＱ１〜ＲＥＱ４が入力された場合を示している。
【００１３】
メモリアクセス調停回路６０５は、時刻ｔ１で入力された要求信号のうち優先度の最も高い画像入力ユニット６０１からの要求信号ＲＥＱ１に対してのみ時刻ｔ２で応答信号ＢＵＳＹ１を返信する。
そして、処理の完了した画像入力ユニット６０１が要求信号ＲＥＱ１を取り下げると、直ちにバス調停回路６０５が次に優先順位の高い表示制御ユニット６０２に対して応答信号ＢＵＳＹ２を返信する。
【００１４】
以下、同様に処理を行い、優先順位が最下位の画像処理ユニット６０４の要求信号ＲＥＱ４に対しては、他からの要求信号が全て停止した時刻ｔ５になって、初めて応答信号ＢＵＳＹ４を返信する。
【００１５】
このように、各装置部分からのアクセスを順位付けし、優先度の高いものからアクセスを受け付ける。そして、上位のアクセスが終了次第、即座に次の順位以降のアクセスがあればこれを順次受け付けることにより、無駄なく画像メモリへのアクセス処理を実現している。
【００１６】
【発明が解決しようとする課題】
ところで、図６に示す従来のメモリアクセス調停回路６０５においては、各デバイスの優先順位のみを用いてバスの調停を行っているため、優先順位が最下位のデバイスでも、競合する転送要求がなく、バスが空いている状態では、メモリ６０６のバス６１１に対する占有権利を得ることができる。
【００１７】
したがって、ＣＲＴやＬＣＤ等のデバイスへの表示のように、ある特定の限られた表示期間内に集中的に映像データを転送する必要がある場合には、転送の合間に他のデバイスの転送が割り込んでしまい、必要以上に他のデバイスの処理に時間を割いてしまうことになる。
このため、表示期間内に必要なデータの転送が完了せず、その結果ノイズが表示されてしまうという問題があった。
【００１８】
本発明は、上記従来の問題点に鑑みてなされたもので、効率的なメモリアクセス調停処理を可能とした画像処理装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明に係る画像処理装置は、上述した目的を達成するため、以下の特徴点を備えている。
すなわち、本発明に係る画像処理装置は、複数のメモリアクセスを調停するためのメモリアクセス調停回路と表示制御ユニットを備え、例えば、画像入力ユニットから入力される画像データをメモリに順次書き込み、ＣＰＵユニットから発せられる制御信号を順次処理し、画像処理ユニットから要求される画像データ転送を処理し、表示制御ユニットを用いて画像データを画素密度変換ユニットにライン転送処理するようにした画像処理装置において、前記表示制御ユニットは、所定期間、表示処理を優先する出力優先マスク信号を前記メモリアクセス調停回路に通知することを特徴とするものである。
この構成により、表示処理の優先する期間を自由に設定することができる出力優先マスク信号を用いることで、効率的なメモリアクセス調停処理を可能にすることができる。
【００２０】
また、本発明は、前記メモリアクセス調停回路を、前記出力優先マスク信号が有効な期間中は表示以外のメモリ転送要求が発生してもその実行を待ち合わせ、表示処理を優先するように構成することが好ましい。
この構成により、特定の限られた表示期間内に集中的に映像データを転送する必要がある場合に、出力以外のデバイスが割り込んでメモリ帯域を消費して、表示期間内に必要なデータの転送が完了せず、その結果ノイズが表示されてしまうという問題に対処することができる。
【００２１】
また、本発明は、前記メモリアクセス調停回路を、前記表示制御ユニットが１水平期間に転送すべき転送量を予め通知するように構成することが好ましい。
この構成により、表示制御ユニットが１水平期間に転送すべきライン本数の情報を考慮することで、表示制御ユニットが使用するメモリ帯域を事前に予約して、表示処理に十分なメモリ帯域を割り与えることが可能となる。
【００２２】
また、本発明は、前記メモリアクセス調停回路を、メモリアクセス転送量と閾値との比較に基づいて他のメモリ転送にメモリバスを開放するように構成することが好ましい。
この構成により、ＣＰＵユニット、画像入力ユニット、および画像処理ユニット等の他のユニットに対して、より多くのアクセス時間を割くことができ、効率的な画像処理を実現することが可能となる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１〜図５は発明を実施する形態の一例であって、図１は本発明の一実施形態に係る画像処理装置の構成を示すブロック図、図２は前記画像処理装置におけるメモリアクセス調停回路の動作を示すフローチャート、図３は前記メモリアクセス調停回路の動作の一例を示すタイミングチャート、図４は前記メモリアクセス調停回路の動作の他の例を示すタイミングチャート、図５は前記画像処理装置における表示状態と出力優先マスクの関係を示す概念図である。
【００２４】
本発明の実施形態に係る画像処理装置が従来の画像処理装置と異なる点は、メモリアクセス調停回路および表示制御ユニット以降のブロック構成にある。
すなわち、本発明の実施形態に係る画像処理装置１は、図１に示すように、画像入力ユニット１００、ＣＰＵユニット１０１、画像処理ユニット１０２および表示制御ユニット１０４の各ユニットと、前記各ユニットに接続されるメモリアクセス調停回路１０３と、前記表示制御ユニット１０４に連接される画素密度交換ユニット１０５、ラインメモリ１０６およびＬＣＤ１０７を含む構成要素により構成されている。
【００２５】
そして、前記画像処理装置１は、１つのメモリ１０８のバス１１２に対して、画像入力ユニット１００、ＣＰＵユニット１０１、画像処理ユニット１０２および表示制御ユニット１０４の複数のバス１０９，１１０，１１１，１１３が存在し、前記メモリアクセス調停回路１０３が調停を行うことにより、ただ１つのバスが選択され、メモリ１０８のバス１１２に接続するように構成されている。
【００２６】
前記画像入力ユニット１００は、外部から入力されるビデオ信号をＡ／Ｄ変換し、バス１０９を介してメモリアクセス調停回路１０３へ出力する機能を有する。前記メモリ１０８は、画像入力ユニット１００から入力される画像データや、ＣＰＵユニット１０１のプログラムコードを記録保存するためのメモリ装置である。
【００２７】
前記ＣＰＵユニット１０１は、各部を制御するためのユニットであり、バス１１０を介してプログラムコードを転送したり制御命令を通知したりする機能を有する。
【００２８】
前記画像処理ユニット１０２は、メモリ１０８に保存された画像データをバス１１１を介して読み書きし、各種フィルタ処理などの画像処理を行う機能を有する。
【００２９】
前記表示制御ユニット１０４は、メモリ１０８に保存された画像データをバス１１３を介してライン単位で読み出し、バス１１６を介して画素密度変換ユニット１０５にライン転送する機能を有する。
【００３０】
前記画素密度変換ユニット１０５は、画像の大きさを変換する機能、すなわち表示制御ユニット１０４から入力されるラインデータを指定倍率に従って拡大縮小し、バス１１７に出力する機能を備えたユニットである。
例えば、画像を縦方向に１／２に縮小する場合には、表示出力の１水平期間中（以下１Ｈと記す）に２本のライン入力を行って演算処理をした後、１本のライン出力を行う。
【００３１】
一方、縦方向に２倍に拡大する場合には、出力の２水平期間において１本のラインを転送する必要がある。この場合には、１Ｈ期間に換算すると０．５本の転送ということになるが、通常ライン転送の処理は１本単位で行うため、最初の１Ｈで１本、次の１Ｈで０本のライン転送を行う。すなわち、画素密度変換ユニット１０５においては、変換する倍率によって１Ｈに必要なライン転送本数が０〜ｎの間で変化する。
【００３２】
前記表示制御ユニット１０４は、画素密度変換ユニット１０５が１Ｈに必要とするライン転送本数を把握しており、そのライン転送本数（ＬＮＵＭ）１１５をメモリアクセス調停回路１０３に通知する機能を有する。
【００３３】
前記メモリアクセス調停回路１０３は、ライン転送本数（ＬＮＵＭ）１１５をチェックすることで、１水平期間中にどれだけのライン転送が必要かを知ることができる。その結果、表示期間における表示処理のメモリ転送の繁忙度合を予測することが可能となる。
【００３４】
前記画素密度変換ユニット１０５からの出力は、バス１１７を介してラインメモリ１０６に書き込まれ、水平および垂直の映像同期信号に従い、表示データとしてバス１１８を介して表示デバイスであるＬＣＤ表示回路１０７に送られ表示される。
【００３５】前記表示制御ユニット１０４は、出力優先マスク信号（ＭＡＳＫ）１１４をメモリアクセス調停回路１０３に通知する機能を有する。
【００３６】
前記出力優先マスク信号（ＭＡＳＫ）１１４は、図５（ａ）に示すように、画面表示を行う際に表示制御ユニット１０４が動作してメモリ転送要求が発生するであろう期間に、表示制御ユニット１０４に対して優先してバスを割り当てるためのマスク信号である。
【００３７】
図５（ａ）中、表示期間５０８と出力優先マスク期間５０５にずれが生じるのは、表示出力の処理の過程において、途中にラインメモリ１０６が存在することでライン遅延が発生するためである。また、画素密度変換ユニット１０５などの処理時間を考慮すると、実際の表示期間よりもメモリ転送の要求発生は早まる傾向があるためである。
【００３８】
したがって、水平表示期間５００と垂直表示期間５０３の論理積ではなく、ライン遅延／処理遅延を見越した水平マスク信号（ＨＭＡＳＫ）５０２と垂直マスク信号（ＶＭＡＳＫ）５０６の論理積５０８に基づいて、出力優先マスク信号（ＭＡＳＫ）１１４を生成している。
【００３９】
この水平マスク信号（ＨＭＡＳＫ）５０２と垂直マスク信号（ＶＭＡＳＫ）５０６の発生開始位置や期間は、レジスタ設定によって自由に設定できる構成となっている。
前記メモリアクセス調停回路１０３は、出力優先マスク信号（ＭＡＳＫ）１１４をチェックすることで、表示制御ユニット１０４が重点的にライン転送を要求してくる期間を予測することが可能である。
【００４０】
したがって、出力優先マスク信号（ＭＡＳＫ）１１４が有効な期間には、メモリアクセスを表示制御ユニット１０４に優先的に割り当てることで、表示処理に十分な回数のメモリアクセスを予約することが可能である。
【００４１】
次に、本実施形態に係る画像処理装置のメモリアクセス調停回路の動作アルゴリズムについてフローチャートに沿って説明する。
なお、メモリアクセス調停回路１０３において、図１、図２に示すように、表示制御ユニット１０４の転送要求をＲＥＱ１、画像入力ユニット１００の転送要求をＲＥＱ２、ＣＰＵユニット１０１の転送要求をＲＥＱ３、画像処理ユニット１０２の転送要求をＲＥＱ４とする。
【００４２】
本実施形態に係るメモリアクセス調停回路１０３の動作アルゴリズムが従来のメモリアクセス調停回路の動作アルゴリズムと異なる点は、図２に示すように、各デバイスからの要求信号ＲＥＱｎに応じてステップＳ２００、ステップＳ２０２、ステップＳ２０６、ステップＳ２１０の順に要求信号の有無を判定し、各デバイスからの要求信号が発生した場合（Ｓ２０２、Ｓ２０６、Ｓ２１０）に、直ちにバスの使用権を与えず、一旦、出力優先マスク期間であるか否かの判定（Ｓ２０３、Ｓ２０７、Ｓ２１１）と、出力ライン転送本数（ＬＮＵＭ）１１５による判定（Ｓ２０４、Ｓ２０８、Ｓ２１２）を行うところにある。
【００４３】
この判定（Ｓ２０４、Ｓ２０８、Ｓ２１２）で用いられているＩＮＴ２／ＩＮＴ３／ＩＮＴ４とは、出力優先マスク期間中に転送要求が発生した場合に、出力優先マスク信号（ＭＡＳＫ）１１４を無視して転送要求を実行するか否かを判定するためのＬＮＵＭの閾値を示している。
【００４４】
この値はレジスタ等で自由に設定可能とし、例えば、ある処理ユニットの閾値を「１」とすると、出力ライン転送本数（ＬＮＵＭ）１１５が「２」の場合には、表示出力処理の実行を優先し、そのユニットの転送要求の実行を待ち合わせる。
逆に、出力ライン転送本数（ＬＮＵＭ）１１５が「１」の場合には、出力優先マスク信号（ＭＡＳＫ）１１４を無視して転送要求を実行することが可能である。
【００４５】
このような処理により、出力優先マスク期間において表示出力処理のみを一律して優先させるのではなく、どれくらい出力処理が忙しいのかをメモリアクセス調停回路１０３が判別することができ、メモリバスのメモリ帯域に余裕があるならば表示出力処理以外の転送を行うことが可能である。
【００４６】
次に、前記メモリアクセス調停回路の作用をタイミングチャートに沿って説明する。
図３、図４は、メモリアクセス調停回路１０３の作用を示すタイミングチャートである。
図３、図４において、ＭＡＳＫは出力優先マスク信号を示し、ＬＮＵＭは表示処理中に表示制御ユニット１０４が転送しなければならないライン数を示している。
【００４７】
また、メモリアクセス調停回路１０３に対しては、表示制御ユニット１０４、画像入力ユニット１００、ＣＰＵユニット１０１、画像処理ユニット１０２からの各要求信号ＲＥＱ１〜ＲＥＱ４が入力される。
さらに、出力として、表示制御ユニット１０４、画像入力ユニット１００、ＣＰＵユニット１０１、画像処理ユニット１０２への要求を受け付けた旨を通知するための返答信号ＢＵＳＹ１〜ＢＵＳＹ４が送信される。
【００４８】
なお、各ユニットの出力優先マスク期間中に転送要求が発生した場合に、出力優先マスク信号を無視して転送要求を実行するか否かを判定するためのＬＮＵＭの閾値ＩＮＴ２／ＩＮＴ３／ＩＮＴ４として、画像入力ユニット１００の閾値ＩＮＴ２は「１」、ＣＰＵユニット１０１と画像処理ユニット１０２の閾値ＩＮＴ３／ＩＮＴ４はそれぞれ「０」に設定されているものとする。
【００４９】
まず、図３に示す処理について説明する。
メモリアクセス調停回路１０３では、図３に示すように、時刻ｔ１において出力優先マスク信号が有効になると出力優先マスク期間に移行する。
【００５０】
出力優先マスク期間では、時刻ｔ２において要求信号が入力されると、出力優先マスク期間におけるそれぞれの要求信号に対する割り込みの閾値ＩＮＴ２／ＩＮＴ３／ＩＮＴ４と、出力の転送必要ライン本数ＬＮＵＭとを比較し、ＬＮＵＭより小さい閾値の場合には、入力された要求信号を実行せずに待ち合わせる。
【００５１】
時刻ｔ３において要求信号ＲＥＱ１が入力されると、バスの使用権が表示制御ユニット１０４に与えられ、時刻ｔ４にて応答信号ＢＵＳＹ１を出力する。
ライン１本分の転送が終了すると、時刻ｔ５において応答信号ＢＵＳＹ１の出力を終了させる。
【００５２】
時刻ｔ６において再度転送要求ＲＥＱ１が発生すると、時刻ｔ７にて応答信号ＢＵＳＹ１を出力し、ライン転送が終了すると、時刻ｔ８において応答信号ＢＵＳＹ１の出力を終了させる。
【００５３】
時刻ｔ８において出力優先マスク期間が終了すると、直ちに、メモリアクセス調停回路１０３が、受け付けている転送要求の中で優先順位が高く、時刻ｔ２より要求信号ＲＥＱ２を出力している画像入力ユニット１００に対して応答信号ＢＵＳＹ２を送出して、バスの使用権利を与える。
【００５４】
以下、同様の手順により、最下位の画像処理ユニット１０２の要求信号ＲＥＱ４に対しては、他からの要求信号が全て停止した時刻ｔ１０になって、初めて応答信号ＢＵＳＹ４が送出される。
【００５５】
すなわち、時刻ｔ１からｔ８の出力優先マスク期間においては、表示出力以外のメモリ転送処理の実行が待ち合わされ、表示制御ユニット１０４の処理を最優先で行うことが可能となり、表示出力に対してメモリ転送に十分なメモリ帯域を割り当てることが可能となる。
【００５６】
次に、図４に示す処理について説明する。
図４に示す処理と図３に示す処理との違いは、図４に示す処理において、表示処理中に転送しなければならないライン数（ＬＮＵＭ）が１本である点である。
【００５７】
転送ライン数が１本であるため、時刻ｔ１からｔ８に設定された出力優先マスク期間中において、時刻ｔ６に要求信号ＲＥＱ１が１回のみ入力されている。
この場合、時刻ｔ２において要求信号が入力されると、各閾値ＩＮＴ２／ＩＮＴ３／ＩＮＴ４と転送必要ライン本数ＬＮＵＭの比較において、転送要求ＲＥＱ２の割り込みレベルがＬＮＵＭと等しくなり、出力優先マスク期間においても画像入力ユニット１００がメモリバスの使用権利を得ることができ、時刻ｔ３において応答信号ＢＵＳＹ２が出力される。
【００５８】
画像入力ユニット１００が転送を完了すると、時刻ｔ５において応答信号ＢＵＳＹ２の出力を終了させる。この時、時刻ｔ２において入力されていた転送要求ＲＥＱ３とＲＥＱ４が有効になっているが、閾値ＩＮＴ３／ＩＮＴ４が「０」であり、出力の転送必要ライン本数ＬＮＵＭが「１」であるため、閾値の比較処理（Ｓ２０８、Ｓ２１２）において条件が成立せず、転送要求を実行せずに待ち合わせる。
【００５９】
時刻ｔ６において要求信号ＲＥＱ１が入力されると、バスの使用権が表示制御ユニット１０４に与えられ、時刻ｔ７において応答信号ＢＵＳＹ１を出力する。ライン転送が終了すると、時刻ｔ８において応答信号ＢＵＳＹ１の出力を終了させる。
【００６０】
時刻ｔ８において出力優先マスク期間が終了すると、直ちに、メモリアクセス調停回路１０３が、受け付けている転送要求の中で優先順位が高く、時刻ｔ２より要求信号ＲＥＱ３を出力しているＣＰＵユニット１０１に対して応答信号ＢＵＳＹ３を送出して、バスの使用権利を与える。
【００６１】
以下、同様の手順により、最下位の画像処理ユニット１０２の要求信号ＲＥＱ４に対しては、ＣＰＵユニット１０１の転送処理が完了した時刻ｔ９になって、初めて応答信号ＢＵＳＹ４が送出される。
【００６２】
すなわち、出力優先マスク期間であっても、転送必要ライン本数が少なく出力の転送に時間的な余裕があるならば、他のユニットのメモリ転送にメモリバスの使用権を開放するように設定することも可能であり、表示制御ユニット１０４の処理を優先しつつもメモリ帯域を有効活用することが可能となる。
【００６３】
【発明の効果】
以上説明したように、本発明の画像処理装置によれば、表示処理を優先する期間を設けて十分なメモリ帯域を割り当てつつ、表示処理において転送必要ライン本数が少なく出力の転送に時間的な余裕があるならば他のユニットのメモリ転送にメモリバスの使用権を開放することにより、効果的に表示制御ユニット以外のユニットへメモリ帯域を割り当てることが可能となる。
【００６４】
したがって、表示処理が滞らず、表示画面にノイズが出ないとともに、ＣＰＵユニット、画像入力ユニット、および画像処理ユニット等の他のユニットに対して、より多くのアクセス時間を割くことができ、効率よく画像処理を行うことが可能となるという優れた効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施形態に係る画像処理装置の構成を示すブロック図である。
【図２】前記画像処理装置におけるメモリアクセス調停回路の動作を示すフローチャートである。
【図３】前記メモリアクセス調停回路の動作の一例を示すタイミングチャートである。
【図４】前記メモリアクセス調停回路の動作の他の例を示すタイミングチャートである。
【図５】（ａ）は前記画像処理装置における表示状態と出力優先マスクの関係を示す概念図、（ｂ）は出力優先マスクの水平マスク信号と垂直マスク信号の論理積を示す説明図である。
【図６】従来の画像処理装置の構成を示すブロック図である。
【図７】従来のメモリアクセス調停回路の動作を説明するためのフローチャートである。
【図８】従来のメモリアクセス調停回路の動作を説明するためのタイミングチャートである。
【符号の説明】
１　画像処理装置
１００　画像入力ユニット
１０１　ＣＰＵユニット
１０２　画像処理ユニット
１０３　メモリアクセス調停回路
１０４　表示制御ユニット
１０５　画素密度変換ユニット
１０６　ラインメモリ
１０７　ＬＣＤ表示回路
１０８　メモリ
１０９　画像入力ユニットバス
１１０　ＣＰＵユニットバス
１１１　画像処理ユニットバス
１１２　メモリバス
１１３　表示制御ユニットバス
１１４　出力優先マスク信号
１１５　ライン転送本数
１１６　画素密度変換前ライン入力バス
１１７　画素密度変換後ライン出力バス
１１８　ラインメモリ読み出しバス
５００　水平表示期間
５０１　水平同期信号
５０２　水平マスク信号（ＨＭＡＳＫ）
５０３　垂直表示期間
５０４　垂直同期信号
５０５　出力優先マスク期間
５０６　垂直マスク信号（ＶＭＡＳＫ）
５０７　非表示期間
５０８　表示期間
６０１　画像入力ユニット
６０２　表示制御ユニット
６０３　ＣＰＵユニット
６０４　画像処理ユニット
６０５　メモリアクセス調停回路
６０６　メモリ
６０７，６０８，６０９，６１０　デバイスのバス
６１１　メモリのバス
ＲＥＱｎｎ＝１〜４　転送要求信号
ＢＵＳＹｎｎ＝１〜４　応答信号
【図１】
2004062333.tif 000003
【図２】
2004062333.tif 000004
【図３】
2004062333.tif 000005
【図４】
2004062333.tif 000006
【図５】
2004062333.tif 000007
【図６】
2004062333.tif 000008
【図７】
2004062333.tif 000009
【図８】
2004062333.tif 000010