(57)【要約】【課題】パルス幅が１０ｎｓ以下の電圧パルスを正確に印加し、高精度な分極評価を実現する強誘電体容量素子の評価方法および評価装置を提供する。【解決手段】強誘電体容量素子１０２の下部電極はｐｎ接合ダイオード１０３を介してプロービングパッド１０６と、ｐｎ接合ダイオード１０４を介してプロービングパッド１０７と接続されている。プロービングパッド１０５にパルス電圧を印加しながらプロービングパッド１０６を流れる電流を測定することにより強誘電体容量素子１０２の放電電流を測定する。これにより、電圧パルス幅を変えて放電電流を測定して、常誘電体容量分とダイオードのビルトインポテンシャル相当分を排除する。【選択図】        図１
2004265984.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、強誘電体容量素子と、第１および第２のダイオードと、第１，第２および第３のプロービングパッドとを備え、前記強誘電体容量素子の第１の電極と前記第１のプロービングパッドとが接続され、前記強誘電体容量素子の第２の電極と前記第１のダイオードのアノードとが接続され、前記第１のダイオードのカソードと前記第２のプロービングパッドとが接続され、前記強誘電体容量素子の第２の電極と前記第２のダイオードのカソードとが接続され、前記第２のダイオードのアノードと前記第３のプロービングパッドとが接続されていることを特徴とする分極評価用強誘電体容量素子。
【請求項２】
強誘電体容量素子は、実使用強誘電体容量素子と同等のマスクレイアウトおよびプロセスにより製造されることを特徴とする請求項１記載の分極評価用強誘電体容量素子。
【請求項３】
請求項１または２に記載の分極評価用強誘電体容量素子を評価する分極評価用強誘電体容量素子の評価方法であって、
交互に極性が反転するパルス電圧を固定周期で発生して強誘電体容量素子に印加するパルス幅・振幅変更可能なパルス発生器と前記強誘電体容量素子に流れる電流を測定する電流計とを準備する工程と、
第１のプロービングパッドに前記パルス発生器を接続し、第２および第３のプロービングパッドの何れか一方に前記電流計を接続する工程と、
前記パルス発生器から前記第１のプロービングパッドに前記強誘電体容量素子と同じ構成の強誘電体容量素子を搭載した強誘電体メモリ装置のサイクルタイムより長い時間の第１のパルス幅を有する第１のパルス電圧を印加しながら前記電流計により前記強誘電体容量素子に流れる第１の電流の値を測定する測定操作を前記第１のパルス電圧の振幅を変化させて繰り返し実行することにより、前記第１の電流のパルス電圧振幅依存特性を求める工程と、
前記パルス発生器から前記第１のプロービングパッドに前記強誘電体メモリ装置のサイクルタイムの２５％ないし１００％の時間の第２のパルス幅を有する第２のパルス電圧を印加しながら前記電流計により前記強誘電体容量素子に流れる第２の電流の値を測定する測定操作を前記第２のパルス電圧の振幅を変化させて繰り返し実行することにより、前記第２の電流のパルス電圧振幅依存特性を求める工程と、
前記パルス発生器から前記第１のプロービングパッドに前記強誘電体容量素子の強誘電性分極反転が起こるパルス幅より短い第３のパルス幅を有する第３のパルス電圧を印加しながら前記電流計により前記強誘電体容量素子に流れる第３の電流の値を測定する測定操作を前記第３のパルス電圧の振幅を変化させて繰り返し実行することにより、前記第３の電流のパルス電圧振幅依存特性を求める工程と、
前記第１の電流のパルス電圧振幅依存特性および前記第３の電流のパルス電圧振幅依存特性を基に、同一パルス電圧振幅毎に前記第１の電流の値から前記第３の電流の値を差し引いて第４の電流の値を算出することにより、前記第４の電流のパルス電圧振幅依存特性を求める工程と、
前記第２の電流のパルス電圧振幅依存特性および前記第３の電流のパルス電圧振幅依存特性を基に、同一パルス電圧振幅毎に前記第２の電流の値から前記第３の電流の値を差し引いて第５の電流の値を算出することにより、前記第５の電流のパルス電圧振幅依存特性を求める工程と、
前記第４の電流のパルス電圧振幅依存特性を基に、前記第４の電流の値が飽和電流の５０％となるパルス電圧振幅を第１の電圧として算出する工程と、
前記第５の電流のパルス電圧振幅依存特性を基に、パルス電圧振幅から前記第１の電圧を差し引いて差分パルス電圧振幅を算出し、前記第５の電流の差分パルス電圧振幅依存特性を求める工程と、
前記第５の電流の差分パルス電圧振幅依存特性を基に、前記第５の電流の値を前記パルス電圧の周波数で割算して前記強誘電体容量素子の分極を算出する工程とを含むことを特徴とする分極評価用強誘電体容量素子の評価方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、分極評価用強誘電体容量素子およびその評価方法に関するものである。
【０００２】
【従来の技術】
近年、強誘電体容量素子を記憶素子として利用したメモリ装置、いわゆる強誘電体メモリ装置の開発が活発になってきた。強誘電体メモリ装置の性能は、強誘電体容量素子の分極特性に大きく依存するので、強誘電体メモリ装置の開発において、分極評価用強誘電体容量素子の評価は、開発の指針を与える極めて重要な項目である。
【０００３】
従来、強誘電体容量素子における分極特性の評価はソーヤ・タワー（Ｓａｗｙｅｒ−Ｔｏｗｅｒ）法を用いて行われており、例えば図１６に示す回路構成を備えている（例えば、特許文献１参照）。
【０００４】
ここで、強誘電体容量素子の分極特性を測定系の浮遊容量等を排除して正確に測定するためには、強誘電体容量素子の面積として１００平方μｍ程度の大面積が必要となる。
【０００５】
しかしながら、近年のデバイスの微細化に伴い、実使用される強誘電体容量素子の面積も電極面積１平方μｍ程度に縮小化しており、このような小面積の強誘電体容量素子ではキャパシタ周辺部による分極特性への影響が大面積の強誘電体容量素子におけるキャパシタ周辺部による分極特性への影響よりも大きくなる。
【０００６】
そこで、実使用レベルの強誘電体容量素子を複数個並列に接続して、全面積として従来の大面積に匹敵するような評価パターンが提案されている（例えば、特許文献２参照）。
【０００７】
ここでは、図９から図１５を用いて、上記の実使用レベルの強誘電体容量素子を複数個並列に接続した分極評価用強誘電体容量素子とその評価方法を説明する。
【０００８】
図９と図１０は、従来の分極評価用強誘電体容量素子と評価装置を示す回路図である。
【０００９】
図９と図１０において、１は半導体基板、２は分極評価用強誘電体容量素子、３は強誘電体容量素子アレイ、４は強誘電体容量素子、５，６はプロービングパッド、７はパルス発生器、８はリファレンス容量素子、９はオシロスコープである。
【００１０】
強誘電体容量素子４は、実使用される強誘電体メモリ装置を構成する強誘電体容量素子と同等のマスクレイアウト、プロセスにより製造される。強誘電体容量素子アレイ３は、ｍ個（ｍは２以上）の強誘電体容量素子４が半導体基板１上の配線により並列に接続されたものである。１個の強誘電体容量素子アレイ３を構成する強誘電体容量素子４の個数ｍは、測定系の浮遊容量の影響を小さくするために、合計した分極が１００ｐＣ以上となる個数としている。例えば、強誘電体容量素子４が強誘電体薄膜にＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）を用いた電極面積１平方μｍの強誘電体容量素子の場合、ｍは数１００以上である。分極評価用強誘電体容量素子２は、強誘電体容量素子アレイ３とプロービングパッド５，６とから構成されている。リファレンス容量素子８は容量が既知である。
【００１１】
図１１は、分極評価用強誘電体容量素子の評価方法のフローチャートを示すものである。
【００１２】
工程Ｐ１において、図９に示すように、プロービングパッド５とパルス発生器７の出力端子とを接続し、プロービングパッド６を接地する。続いて、パルス発生器７により、分極評価用強誘電体容量素子２に図１２の第１のパルス電圧５１を印加し、分極評価用強誘電体容量素子２の各強誘電体容量素子４を一方向に分極させ、分極評価用強誘電体容量素子２の分極を一方向に揃える。第１のパルス電圧５１は、電圧Ｖ１が強誘電体メモリ装置の電源電圧の上限Ｖｄｄｍａｘ、パルス幅ｔ１が１μｓ以上であり、分極評価用強誘電体容量素子２の分極を飽和状態にまで反転させるのに十分なパルス電圧である。
【００１３】
工程Ｐ２において、図１０に示すように、プロービングパッド５とパルス発生器７の出力端子とを接続し、プロービングパッド６と一方の電極が接地されたリファレンス容量素子８の他方の電極およびオシロスコープ９の入力端子とを接続する。続いて、分極評価用強誘電体容量素子２に図１３の第２のパルス電圧５２を印加しながら、オシロスコープ９でプロービングパッド６における電圧波形を観測する。第２のパルス電圧５２は、電圧Ｖ２が強誘電体メモリ装置の電源電圧の上限Ｖｄｄｍａｘ、パルス幅ｔ２が１μｓ以上である。オシロスコープ９により観測した電圧波形の電圧にリファレンス容量素子８の容量を乗算し、図１４に示す第１の分極ヒステリシス曲線５３と電圧０Ｖにおける分極Ｐ１０を算出する。
【００１４】
工程Ｐ３において、図９に示すように、プロービングパッド５とパルス発生器７の出力端子とを接続し、プロービングパッド６を接地する。続いて、パルス発生器７により、分極評価用強誘電体容量素子２に図１２の第１のパルス電圧５１を印加し、分極評価用強誘電体容量素子２の各強誘電体容量素子４を一方向に分極させ、分極評価用強誘電体容量素子２の分極を一方向に揃える。
【００１５】
工程Ｐ４において、パルス発生器７により、分極評価用強誘電体容量素子２に図１５の第３のパルス電圧５４を印加し、分極評価用強誘電体容量素子２の分極を反転させる。第３のパルス電圧５４は、電圧Ｖ３が強誘電体メモリ装置の電源電圧の下限Ｖｄｄｍｉｎ、パルス幅ｔ３が１００ｎｓ程度の、強誘電体メモリ装置の動作時に強誘電体容量素子に印加されるパルス電圧に相当するパルス電圧である。
【００１６】
工程Ｐ５において、図１０に示すように、プロービングパッド５とパルス発生器７の出力端子とを接続し、プロービングパッド６と一方の電極が接地されたリファレンス容量素子８の他方の電極およびオシロスコープ９の入力端子とを接続する。続いて、分極評価用強誘電体容量素子２に図１３の第２のパルス電圧５２を印加しながら、オシロスコープ９でプロービングパッド６における電圧波形を観測する。オシロスコープ９により観測した電圧波形の電圧にリファレンス容量素子８の容量を乗算し、図１４に示す第１の分極ヒステリシス曲線５５と電圧０Ｖにおける分極Ｐ１１を算出する。
【００１７】
工程Ｐ６において、分極Ｐ１１と分極Ｐ１０の差を、分極評価用強誘電体容量素子２を構成する強誘電体容量素子４の個数ｍで割り、第３のパルス電圧５４による強誘電体容量素子４の分極反転を算出する。
【００１８】
【特許文献１】
特開平６−２４９９００号公報
【特許文献２】
特願２００２−２７４３３０号
【００１９】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、以下のような欠点がある。強誘電体メモリ装置の微細化に伴い、高速動作する強誘電体メモリ装置の開発が進められており、強誘電体容量素子の評価においても、パルス幅が１０ｎｓ以下のパルス電圧による分極反転を評価する必要が生じてきた。なお、パルス幅の下限値５ｎｓ程度である。
【００２０】
しかし、従来の構成の強誘電体容量素子の評価装置およびその評価方法では、パルス発生器によりパルス幅が１０ｎｓ以下のパルス電圧を発生させても、分極評価用強誘電体容量素子の分極が大きいために、立ち上がりの鈍りやリンギングが発生し、正確にパルス電圧を印加することができない。
【００２１】
一方、パルス電圧を正確に印加するために、分極評価用強誘電体容量の電極面積を小さくして分極を小さくすると、今度は測定系の浮遊容量の影響が大きくなり、正確な分極評価ができなくなる。
【００２２】
本発明は、上記課題について鑑み、パルス幅が１０ｎｓ以下のパルス電圧を正確に印加し、かつ高精度な分極評価を実現する分極評価用強誘電体容量素子およびその評価方法を提供することを目的とする。
【００２３】
【課題を解決するための手段】
この目的を達成するために、本発明の分極評価用強誘電体容量素子は、半導体基板上に、強誘電体容量素子と、第１および第２のダイオードと、第１，第２および第３のプロービングパッドとを備えている。そして、強誘電体容量素子の第１の電極と第１のプロービングパッドとが接続され、強誘電体容量素子の第２の電極と第１のダイオードのアノードとが接続され、第１のダイオードのカソードと第２のプロービングパッドとが接続され、強誘電体容量素子の第２の電極と第２のダイオードのカソードとが接続され、第２のダイオードのアノードと第３のプロービングパッドとが接続されている。上記の強誘電体容量素子は、実使用強誘電体容量素子と同等のマスクレイアウトおよびプロセスにより製造されることが好ましい。
【００２４】
この構成によれば、強誘電体容量素子とダイオードの間の容量への充放電電流をダイオードにより脈流に変換した放電電流を測定するので、ダイオードと測定器の間の浮遊容量の影響を受けなくなり、強誘電体メモリ装置で実使用される強誘電体容量素子と同等のマスクレイアウト、プロセスにより製造された、実使用される強誘電体容量素子と同等に分極が小さな強誘電体容量素子の分極を測定することができる。その結果、電圧パルスの立ち上がりの鈍りやリンギングの発生を抑え、パルス幅が１０ｎｓ以下の電圧パルスを正確に強誘電体容量素子に印加することができ、しかも測定系の浮遊容量の影響を受けにくく、強誘電体容量素子の分極反転を高い精度で評価することができる。
【００２５】
また、本発明の分極評価用強誘電体容量素子の評価方法は、上記の分極評価用強誘電体容量素子を評価する分極評価用強誘電体容量素子の評価方法であり、以下の各工程を含んでいる。
【００２６】
（ａ）  交互に極性が反転するパルス電圧を固定周期で発生して強誘電体容量素子に印加するパルス幅・振幅変更可能なパルス発生器と強誘電体容量素子に流れる電流を測定する電流計とを準備する工程
（ｂ）  第１のプロービングパッドにパルス発生器を接続し、第２および第３のプロービングパッドの何れか一方に電流計を接続する工程
（ｃ）  パルス発生器から第１のプロービングパッドに強誘電体容量素子と同じ構成の強誘電体容量素子を搭載した強誘電体メモリ装置のサイクルタイムより長い時間の第１のパルス幅を有する第１のパルス電圧を印加しながら電流計により強誘電体容量素子に流れる第１の電流の値を測定する測定操作を第１のパルス電圧の振幅を変化させて繰り返し実行することにより、第１の電流のパルス電圧振幅依存特性を求める工程
（ｄ）  パルス発生器から第１のプロービングパッドに強誘電体メモリ装置のサイクルタイムの２５％ないし１００％の時間の第２のパルス幅を有する第２のパルス電圧を印加しながら電流計により強誘電体容量素子に流れる第２の電流の値を測定する測定操作を第２のパルス電圧の振幅を変化させて繰り返し実行することにより、第２の電流のパルス電圧振幅依存特性を求める工程
（ｅ）  パルス発生器から第１のプロービングパッドに強誘電体容量素子の強誘電性分極反転が起こるパルス幅より短い第３のパルス幅を有する第３のパルス電圧を印加しながら電流計により強誘電体容量素子に流れる第３の電流の値を測定する測定操作を第３のパルス電圧の振幅を変化させて繰り返し実行することにより、第３の電流のパルス電圧振幅依存特性を求める工程
（ｆ）  第１の電流のパルス電圧振幅依存特性および第３の電流のパルス電圧振幅依存特性を基に、同一パルス電圧振幅毎に第１の電流の値から第３の電流の値を差し引いて第４の電流の値を算出することにより、第４の電流のパルス電圧振幅依存特性を求める工程と、
（ｇ）  第２の電流のパルス電圧振幅依存特性および第３の電流のパルス電圧振幅依存特性を基に、同一パルス電圧振幅毎に第２の電流の値から第３の電流の値を差し引いて第５の電流の値を算出することにより、第５の電流値のパルス電圧振幅依存特性を求める工程と、
（ｈ）  第４の電流のパルス電圧振幅依存特性を基に、第４の電流の値が飽和電流の５０％となるパルス電圧振幅を第１の電圧として算出する工程
（ｉ）  第５の電流のパルス電圧振幅依存特性を基に、パルス電圧振幅から第１の電圧を差し引いて差分パルス電圧振幅を算出し、第５の電流の差分パルス電圧振幅依存特性を求める工程
（ｊ）  第５の電流の差分パルス電圧振幅依存特性を基に、第５の電流の値をパルス電圧の周波数で割って分極評価用強誘電体容量素子の分極を算出する工程この方法によれば、強誘電体容量素子とダイオードの間の容量への充放電電流をダイオードにより脈流に変換した放電電流を測定するので、ダイオードと測定器の間の浮遊容量の影響を受けなくなり、強誘電体メモリ装置で実使用される強誘電体容量素子と同等のマスクレイアウト、プロセスにより製造された、実使用される強誘電体容量素子と同等に分極が小さな強誘電体容量素子の分極を測定することができる。その結果、電圧パルスの立ち上がりの鈍りやリンギングの発生を抑え、パルス幅が１０ｎｓ以下の電圧パルスを正確に強誘電体容量素子に印加することができ、しかも測定系の浮遊容量の影響を受けにくく、強誘電体容量素子の分極反転を高い精度で評価することができる。
【００２７】
【発明の実施の形態】
（第１の実施の形態）
図１は本発明の第１の実施の形態における分極評価用強誘電体容量素子の構成を示す回路図である。図１において、１０１は半導体基板、１０２は強誘電体容量素子、１０３，１０４はｐｎ接合ダイオード、１０５，１０６，１０７はプロービングパッドである。強誘電体容量素子１０２は、実使用される強誘電体メモリ装置を構成する実使用強誘電体容量素子と同等のマスクレイアウト、プロセスにより製造される。例えば、強誘電体容量素子１０２が強誘電体薄膜にＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）を用いた電極面積１平方μｍの強誘電体容量素子の場合、強誘電体容量素子１０２の分極量は０．３ｐＣ程度である。
【００２８】
上記の分極評価用強誘電体容量素子は、スクライブライン等、多数の強誘電体メモリ装置を形成した半導体ウェハの空き領域に形成される。そして、分極評価用強誘電体容量素子の評価のタイミングとしては、半導体ウェハを分割する前に評価する場合と、分割した後に評価する場合とのどちらの場合もある。一般に、半導体ウェハを分割する前の評価は、ロットの日常的な評価として行うことが多く、分割した後の評価は、信頼性評価、実験的な評価として行うことが多い。
【００２９】
図２は本発明の第１の実施の形態における分極評価用強誘電体容量素子の構成を示す概略断面図である。図２において、１２１は強誘電体容量素子１０２の上部電極、１２２は強誘電体容量素子１０２の下部電極、１２３は強誘電体容量素子１０２の強誘電体容量薄膜、１２４はｐ型拡散層（ＰＤ）、１２５はｎウェル（ＮＷ）、１２６はｎ型拡散層（ＮＤ）、１２７はｐ型基板（Ｐｓｕｂ）、１２８はプラグ、１２９は配線層、１３０，１３１，１３２は層間絶縁膜である。
【００３０】
図３は本発明の第１の実施の形態における分極評価用強誘電体容量素子と評価装置の構成を示す回路図である。図３において、１５１は交互に極性が反転するパルス電圧を固定周期で発生して強誘電体容量素子１０２に印加するパルス幅・振幅変更可能なパルス発生器、１５２は強誘電体容量素子１０２に流れる電流（平均値）を測定する電流計である。その他は図１と同じである。
【００３１】
プロービングパッド１０５に正の電圧が印加された時、ｐｎ接合ダイオード１０３を通して強誘電体容量薄膜１２３の電荷が放電され、プロービングパッド１０５に負の電圧が印加された時、ｐｎ接合ダイオード１０４を通して強誘電体容量薄膜１２３に電荷が充電される。したがって、電流計１５２は、強誘電体容量薄膜１２３の放電電流を測定することになる。
【００３２】
ここでは、電極から電流が流れ出す場合を放電、流れ込む場合を充電と考え、それぞれの場合の電流を放電電流、充電電流と定義している。放電電流と充電電流は極性が異なるが、絶対値はほぼ一致するので、分極評価のためには、どちらを測定してもかまわない。
【００３３】
また、図３では、電流計はプロービングパッド１０６に接続し、プロービングパッド１０７を接地しているが、逆にプロービングパッド１０７に接続し、プロービングパッド１０６を接地して、電流測定をしてもかまわない。
【００３４】
図４は、本発明の第１の実施の形態における分極評価用強誘電体容量素子の評価方法のフローチャートを示すものである。
【００３５】
最初に、交互に極性が反転するパルス電圧を固定周期で発生して強誘電体容量素子に印加するパルス幅・振幅変更可能なパルス発生器と強誘電体容量素子に流れる電流を測定する電流計とを準備しておく。
【００３６】
その後、工程Ｐ１０１において、図３に示すように、プロービングパッド１０５とパルス発生器１５１の出力端子とを接続し、プロービングパッド１０６と電流計１５２とを接続し、プロービングパッド１０７を接地する。続いて、パルス発生器１０５により強誘電体容量素子１０２に図５に示す振幅Ｖａのパルス電圧１７１を印加する。これによって、強誘電体容量素子１０２には間欠的に放電電流１７２が流れる。そして、パルス電圧１７１を印加しながら、放電電流１７２を電流計１５２で測定する。このとき、電流計１５２は、放電電流１７２の平均値である電流Ｉ１を測定することになる。工程Ｐ１０１において、強誘電体容量素子１０２に印加するパルス電圧１７１のパルス幅ｔｐｗは、５００μｓ（最大値）である。このとき、電流計１５２から得られるのが、特許請求の範囲における第１の電流値に相当する。
【００３７】
工程Ｐ１０１におけるパルス電圧１７１のパルス幅ｔｐｗは、強誘電体容量素子と同じ構成の強誘電体容量素子を搭載した強誘電体メモリ装置のサイクルタイムより長い時間に設定される。強誘電体容量素子１０２の容量が小さい場合は、パルス幅を小さくし、パルスの周波数を高くして、電流値が大きくなるようにすることが考えられるが、通常は５００μｓでかまわない。パルス幅の範囲としては１μｓ〜５００μｓの範囲が好ましい。
【００３８】
工程Ｐ１０２において、パルス発生器１０５により強誘電体容量素子１０２に図５に示す振幅Ｖａのパルス電圧１７１を印加する。これによって、工程Ｐ１０１と同様に強誘電体容量素子１０２には間欠的に放電電流１７２が流れる。そして、パルス電圧１７１を印加しながら、放電電流１７２を電流計１５２で測定する。このとき、電流計１５２は、放電電流１７２の平均値である電流Ｉ１を測定することになる。工程Ｐ１０２において、強誘電体容量素子１０２に印加するパルス電圧１７１のパルス幅ｔｐｗは、実使用される高速動作する強誘電体メモリ装置を構成する実使用強誘電体容量素子に印加されるパルス電圧のパルス幅に相当する、１０ｎｓ（標準値）である。このとき、電流計１５２から得られるのが、特許請求の範囲における第２の電流値に相当する。
【００３９】
工程Ｐ１０２におけるパルス電圧１７１のパルス幅ｔｐｗは、強誘電体メモリ装置のサイクルタイムの２５％ないし１００％の時間に設定される。その時間としては、５ｎｓ〜１μｓの範囲が好ましい。
【００４０】
工程Ｐ１０３において、パルス発生器１０５により強誘電体容量素子１０２に図５に示す振幅Ｖａのパルス電圧１７１を印加する。これによって、工程Ｐ１０１と同様に強誘電体容量素子１０２には間欠的に放電電流１７２が流れる。そして、パルス電圧１７１を印加しながら、放電電流１７２を電流計１５２で測定する。このとき、電流計１５２は、放電電流１７２の平均値である電流Ｉ１を測定することになる。工程Ｐ１０３において、強誘電体容量素子１０２に印加するパルス電圧１７１のパルス幅ｔｐｗは、２ｎｓ（最小値）である。このとき、電流計１５２から得られるのが、特許請求の範囲における第３の電流値に相当する。パルス幅が２ｎｓのパルス電圧による充放電は、ほとんどが常誘電体容量によるものであり、このときの放電電流１７２は強誘電体容量素子１０２の常誘電体容量によるものである。
【００４１】
工程Ｐ１０３におけるパルス電圧１７１のパルス幅ｔｐｗは、強誘電体容量素子の強誘電性分極反転が起こるパルス幅より短い時間に設定される。分極反転が速い強誘電体容量素子１０２の場合、パルス幅を短くするが、その範囲は５ｎｓ以下が好ましい。
【００４２】
上記の各工程Ｐ１０１，Ｐ１０２，Ｐ１０３におけるパルス電圧は、デューティ一定ではなく、パルス幅ｔｐｗに関わらず１ｋＨｚの周波数に固定している。
【００４３】
そして、上記の各工程Ｐ１０１，Ｐ１０２，Ｐ１０３を、パルス電圧の振幅Ｖａを０ＶからＶｄｄｍａｘまで順次一定の刻みで変更しながら繰り返して行う。強誘電体容量素子の分極反転は、強誘電体メモリ装置での使用を想定して行うため、強誘電体メモリ装置の電源電圧の最大値をＶｄｄｍａｘとしている。電圧ＶｂはＶｄｄｍａｘに若干依存するが、強誘電体容量素子はパルス幅をｔｐｗｍａｘ、電圧Ｖｄｄｍａｘでほぼ電流が飽和するように設計されている。したがって、電圧Ｖｄｄｍａｘのときの電流が飽和電流となる。
【００４４】
上記の各工程Ｐ１０１，Ｐ１０２，Ｐ１０３を、パルス電圧の振幅Ｖａを０ＶからＶｄｄｍａｘまで順次一定の刻みで変更しながら繰り返して行うことにより、第１の電流のパルス電圧振幅依存特性（図６の曲線１７３）と、第２の電流のパルス電圧振幅依存特性（図６の曲線１７４）と、第３の電流のパルス電圧振幅依存特性（図６の曲線１７５）を求める。
【００４５】
つまり、上記の各工程Ｐ１０１，Ｐ１０２，Ｐ１０３を、パルス電圧の振幅Ｖａを０ＶからＶｄｄｍａｘまで順次一定の刻みで変更しながら繰り返して行うことにより、以下の（１）、（２）、（３）の３つの工程が実現される。
【００４６】
（１）  パルス発生器から第１のプロービングパッドに強誘電体容量素子と同じ構成の強誘電体容量素子を搭載した強誘電体メモリ装置のサイクルタイムより長い時間の第１のパルス幅を有する第１のパルス電圧を印加しながら電流計により強誘電体容量素子に流れる第１の電流の値を測定する測定操作を第１のパルス電圧の振幅を変化させて繰り返し実行することにより、第１の電流のパルス電圧振幅依存特性を求める工程
（２）  パルス発生器から第１のプロービングパッドに強誘電体メモリ装置のサイクルタイムの２５％ないし１００％の時間の第２のパルス幅を有する第２のパルス電圧を印加しながら電流計により強誘電体容量素子に流れる第２の電流の値を測定する測定操作を第２のパルス電圧の振幅を変化させて繰り返し実行することにより、第２の電流のパルス電圧振幅依存特性を求める工程
（３）  パルス発生器から第１のプロービングパッドに強誘電体容量素子の強誘電性分極反転が起こるパルス幅より短い第３のパルス幅を有する第３のパルス電圧を印加しながら電流計により強誘電体容量素子に流れる第３の電流の値を測定する測定操作を第３のパルス電圧の振幅を変化させて繰り返し実行することにより、第３の電流のパルス電圧振幅依存特性を求める工程
工程Ｐ１０４において、第１の電流のパルス電圧振幅依存特性（図６の曲線１７３）から第３の電流のパルス電圧振幅依存特性（図６の曲線１７５）を差し引いた第４の電流のパルス電圧振幅依存特性（図７の曲線１７６）を算出する。
【００４７】
また、第２の電流のパルス電圧振幅依存特性（図６の曲線１７４）から第３の電流のパルス電圧振幅依存特性（図６の曲線１７５）を差し引いた第５の電流のパルス電圧振幅依存特性（図７の曲線１７７）を算出する。これにより、常誘電体容量を差し引いた強誘電体容量を求めることができる。
【００４８】
上記の工程Ｐ１０４では、以下の２つの工程（４），（５）が実現される。
【００４９】
（４）  第１の電流のパルス電圧振幅依存特性および第３の電流のパルス電圧振幅依存特性を基に、同一パルス電圧振幅毎に第１の電流の値から第３の電流の値を差し引いて第４の電流の値を算出することにより、第４の電流のパルス電圧振幅依存特性を求める工程
（５）  第２の電流のパルス電圧振幅依存特性および第３の電流のパルス電圧振幅依存特性を基に、同一パルス電圧振幅毎に第２の電流の値から第３の電流の値を差し引いて第５の電流の値を算出することにより、第５の電流のパルス電圧振幅依存特性を求める工程
工程Ｐ１０５において、図７に示すように、第４の放電電流１７６が、電圧ＶａがＶｄｄｍａｘの時の第４の放電電流１７６（飽和電流）の５０％となる電圧Ｖｂを算出する。電圧Ｖｂを算出するときの放電電流１７６を飽和電流の５０％に設定したのは、強誘電体容量素子の分極が半分だけ反転する場合が、強誘電体メモリ装置の動作限界になると考えられるからである（０，１反転の必要条件）。
【００５０】
工程Ｐ１０６において、図８に示すように、パルス幅が１０ｎｓのパルス電圧による、強誘電体容量素子１０２の分極Ｐの差分パルス電圧Ｖａ−Ｖｂに関する依存特性を算出する。ここで、分極Ｐは第５の放電電流１７７をパルス電圧の周波数１ｋＨｚで割って得られ、また、差分パルス電圧をパラメータとしているのは、測定値からダイオードのビルトインポテンシャル分を排除するためである。ここで算出される電圧Ｖｂは、上記のダイオードのビルトインポテンシャル分に相当する。
【００５１】
これにより、強誘電体容量素子１０２の容量が実使用強誘電体容量素子と同程度に小さいため、パルス電圧の立ち上がりの鈍りやリンギングの発生を抑え、パルス幅が１０ｎｓ以下のパルス電圧を正確に強誘電体容量素子に印加することができる。しかも、測定系の浮遊容量の影響を受けにくく、強誘電体容量素子の分極反転を高い精度で評価することができる。測定系の浮遊容量の影響を受けにくいのは、強誘電体容量素子とダイオードの間の容量への充放電電流をダイオードにより脈流に変換した放電電流を測定するからである。したがって、強誘電体メモリ装置で実使用される強誘電体容量素子と同等のマスクレイアウト、プロセスにより製造された、実使用される強誘電体容量素子と同等に分極が小さな強誘電体容量素子の分極を測定することができる。その結果、電圧パルスの立ち上がりの鈍りやリンギングの発生を抑え、パルス幅が１０ｎｓ以下の電圧パルスを正確に強誘電体容量素子に印加することができ、しかも測定系の浮遊容量の影響を受けにくく、強誘電体容量素子の分極反転を高い精度で評価することができる。
【００５２】
【発明の効果】
以上のように本発明によれば、強誘電体容量素子とダイオードの間の容量への充放電電流をダイオードにより脈流に変換した放電電流を測定するので、ダイオードと測定器の間の浮遊容量の影響を受けなくなり、強誘電体メモリ装置で実使用される強誘電体容量素子と同等のマスクレイアウト、プロセスにより製造された、実使用される強誘電体容量素子と同等に分極が小さな強誘電体容量素子の分極を測定することができる。その結果、電圧パルスの立ち上がりの鈍りやリンギングの発生を抑え、パルス幅が１０ｎｓ以下の電圧パルスを正確に強誘電体容量素子に印加することができ、しかも測定系の浮遊容量の影響を受けにくく、強誘電体容量素子の分極反転を高い精度で評価することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における分極評価用強誘電体容量素子の構成を示す回路図である。
【図２】本発明の第１の実施の形態における分極評価用強誘電体容量素子の構成を示す断面図である。
【図３】本発明の第１の実施の形態における分極評価用強誘電体容量素子およびその評価装置の構成を示す回路図である。
【図４】本発明の第１の実施の形態における分極評価用強誘電体容量素子の評価方法を示すフローチャートである。
【図５】本発明の第１の実施の形態における分極評価用強誘電体容量素子の評価方法で強誘電体容量素子に印加するパルス電圧の波形と電流計で測定される電流波形を示した波形図である。
【図６】本発明の第１の実施の形態における分極評価用強誘電体容量素子の評価方法で測定される放電電流のパルス電圧振幅依存特性を示した特性図である。
【図７】本発明の第１の実施の形態における分極評価用強誘電体容量素子の評価方法で測定される放電電流のパルス電圧振幅依存特性を示した特性図である。
【図８】本発明の第１の実施の形態における分極評価用強誘電体容量素子の評価方法で測定される放電電流のパルス電圧振幅依存特性を示した特性図である。
【図９】従来の構成による分極評価用強誘電体容量素子およびその評価装置の構成を示す回路図である。
【図１０】従来の構成による分極評価用強誘電体容量素子およびその評価装置の構成を示す回路図である。
【図１１】従来の構成による分極評価用強誘電体容量素子の評価方法を示すフローチャートである。
【図１２】従来の構成による分極評価用強誘電体容量素子の評価方法で強誘電体容量素子に印加するパルス電圧の波形を示した波形図である。
【図１３】従来の構成による分極評価用強誘電体容量素子の評価方法で強誘電体容量素子に印加するパルス電圧の波形を示した波形図である。
【図１４】従来の構成による分極評価用強誘電体容量素子の評価方法により測定された分極ヒステリシス曲線を示した波形図である。
【図１５】従来の構成による分極評価用強誘電体容量素子の評価方法で強誘電体容量素子に印加するパルス電圧の波形を示した波形図である。
【図１６】分極特性の評価を行う従来の評価装置を示す回路図である。
【符号の説明】
１  半導体基板
２  分極評価用強誘電体容量素子
３  強誘電体容量素子アレイ
４  強誘電体容量素子
５，６  プロービングパッド
１０１  半導体基板
１０２  強誘電体容量素子
１０３，１０４  ｐｎ接合ダイオード
１０５，１０６，１０７  プロービングパッド
１５１  パルス発生器
１５２  電流計
【図１】
2004265984.tif 000003
【図２】
2004265984.tif 000004
【図３】
2004265984.tif 000005
【図４】
2004265984.tif 000006
【図５】
2004265984.tif 000007
【図６】
2004265984.tif 000008
【図７】
2004265984.tif 000009
【図８】
2004265984.tif 000010
【図９】
2004265984.tif 000011
【図１０】
2004265984.tif 000012
【図１１】
2004265984.tif 000013
【図１２】
2004265984.tif 000014
【図１３】
2004265984.tif 000015
【図１４】
2004265984.tif 000016
【図１５】
2004265984.tif 000017
【図１６】
2004265984.tif 000018