(57)【要約】【課題】帯状連続体の残量計測精度を高めることができるようにする。【解決手段】８ビットバイナリカウンタ回路３２ａ，３２ｂによりスリットセンサ１６からのスリットセンサ出力の透過及び遮光のパルス幅をカウンタ基準クロック発生器３１からの基準クロックを用いてカウントし、８ビットデータラッチ回路３５ａ，３５ｂによりカウントされたカウント値Ｔ１，Ｔ２，・・・及びカウント値Ｓ１，Ｓ２，・・・を所定期間ラッチし、８ビットデータバスゲート回路３６ａ，３６ｂによりシステムからの読出要求信号を受取った時点でラッチされているカウント値Ｔ１，Ｔ２，・・・及びカウント値Ｓ１，Ｓ２，・・・の何れかを送出するようにする。【選択図】　　図３
2004058424.tif 000002
【特許請求の範囲】
【請求項１】
印字動作に伴う帯状連続体の送り動作に応じて回転する回転体のスリットを検出するためのスリットセンサのスリットセンサ出力から、前記帯状連続体の残量を計測する帯状連続体の残量計測回路であって、
基準クロックを発生する基準クロック発生器と、
前記スリットセンサ出力のパルス幅を前記基準クロックを用いてカウントするカウンタ回路と、
前記カウントされたカウント値を所定期間ラッチするラッチ回路と、
外部からの読出要求信号を受取ると、前記ラッチ回路によってラッチされている前記カウント値を送出するゲート回路と
を備えることを特徴とする帯状連続体の残量計測回路。
【請求項２】
前記カウンタ回路、ラッチ回路及びゲート回路は、２系統分設けられ、第１の系統では前記スリットセンサ出力のうち、前記スリット以外の遮光のパルス幅のカウント値が求められ、第２の系統では前記スリットの透過のパルス幅のカウント値が求められることを特徴とする請求項１に記載の帯状連続体の残量計測回路。
【請求項３】
前記ラッチ回路による前記カウント値のラッチ期間は、次の前記スリットセンサ出力が得られるまでとされ、前記ラッチされる前記カウント値が前記スリットセンサ出力に応じて更新されることを特徴とする請求項１又は２に記載の帯状連続体の残量計測回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プリンタ装置で用いられるインクリボンやラベル連続体等の帯状連続体の残量を計測する帯状連続体の残量計測回路に関する。
【０００２】
【従来の技術】
たとえばロール状のインクリボンを用いたプリンタ装置では、インクリボンの残量を印字前に予め認識しておきたいという要求が高い。これは、たとえばラベルへの連続印字の途中でインクリボン切れを防ぐためや、インクリボンの次回の交換時期を早めに知りたいためである。そのため、たとえばインクリボンを新規に取付けてからのラベルの印字可能枚数を初期値として記憶させておき、実際に印字が開始されてからその印字枚数に応じた値を初期値から減算することで、インクリボンの残量を計測する方法等が用いられている。
【０００３】
【発明が解決しようとする課題】
ところが、上述した従来のインクリボンの残量を計測する方法では、ラベルの印字可能枚数に応じた初期値から実際の印字枚数に応じた値を減算することで、間接的にインクリボンの残量を計測するようにしているため、インクリボンの残量計測精度が低いという問題があった。
【０００４】
本発明は、このような状況に鑑みてなされたものであり、その目的は、帯状連続体の残量計測精度を高めることができる帯状連続体の残量計測回路を提供することにある。
【０００５】
【課題を解決するための手段】
本発明の帯状連続体の残量計測回路は、印字動作に伴う帯状連続体の送り動作に応じて回転する回転体のスリットを検出するためのスリットセンサのスリットセンサ出力から、帯状連続体の残量を計測する帯状連続体の残量計測回路であって、基準クロックを発生する基準クロック発生器と、スリットセンサ出力のパルス幅を基準クロックを用いてカウントするカウンタ回路と、カウントされたカウント値を所定期間ラッチするラッチ回路と、外部からの読出要求信号を受取ると、ラッチ回路によってラッチされているカウント値を送出するゲート回路とを備えることを特徴とする。
また、カウンタ回路、ラッチ回路及びゲート回路は、２系統分設けられ、第１の系統ではスリットセンサ出力のうち、スリット以外の遮光のパルス幅のカウント値が求められ、第２の系統ではスリットの透過のパルス幅のカウント値が求められるようにすることができる。
また、ラッチ回路によるカウント値のラッチ期間は、次のスリットセンサ出力が得られるまでとされ、ラッチされるカウント値がスリットセンサ出力に応じて更新されるようにすることができる。
本発明に係る帯状連続体の残量計測回路においては、カウンタ回路によりスリットセンサ出力のパルス幅を基準クロック発生器からの基準クロックを用いてカウントし、ラッチ回路によりカウントされたカウント値を所定期間ラッチし、ゲート回路により外部からの読出要求信号に応じてラッチされているカウント値を送出するようにする。
【０００６】
【発明の実施の形態】
【０００７】
以下、本発明の実施の形態について説明する。
【０００８】
図１は、本発明の帯状連続体の残量計測回路が適用されるプリンタ装置の一例を示す図、図２は、図１の帯状連続体の供給軸周辺を示す図、図３は、図２の残量計測回路の詳細を示す図、図４及び図５は、図３の残量計測回路の計測動作を説明するための図である。
【０００９】
図１に示すプリンタ装置は、たとえばラベル２が仮着されたラベル連続体１への印字を帯状連続体としてのインクリボン２０を介して行うサーマルヘッド１０と、サーマルヘッド１０との間にラベル連続体１を挟持し、ラベル連続体１を矢印方向に搬送するプラテンローラ１１とを備えている。
【００１０】
サーマルヘッド１０の上方には、回転体１２を有し、インクリボン２０を巻回したロール体２１を回転自在に支持する供給軸１３と、ロール体２１から引出されるインクリボン２０を巻取る巻取リール１４を有する巻取軸１５とが設けられている。ここで、供給軸１３側と巻取軸１５側とには、図示しないスリップ機構（トルクリミッタ）が設けられている。
【００１１】
回転体１２の円周部には、図２に示すように、複数の垂直片１２ａと複数のスリット１２ｂとが交互に形成されている。また、回転体１２の円周部には、垂直片１２ａとスリット１２ｂとを跨ぐように配置されたスリットセンサ１６が設けられており、スリットセンサ１６からのスリットセンサ出力に応じて残量計測回路３０がインクリボン２０の残量を計測するようになっている。スリットセンサ１６は、反射型又は透過型の何れであってもよい。
【００１２】
次に、残量計測回路３０の詳細について説明する。
残量計測回路３０は、図３に示すように、カウンタ基準クロック発生器３１、８ビットバイナリカウンタ回路３２ａ，３２ｂ、論理反転回路３３、論理反転＆ディレイ回路３４ａ，３４ｂ、８ビットデータラッチ回路３５ａ，３５ｂ、８ビットデータバスゲート回路３６ａ，３６ｂが設けられている。
【００１３】
カウンタ基準クロック発生器３１は、カウンタ基準クロックを発生する。８ビットバイナリカウンタ回路３２ａ，３２ｂは、スリットセンサ１６からのスリットセンサ出力の透過及び遮光のパルス幅をカウンタ基準クロックを用いてカウントする。論理反転回路３３は、スリットセンサ１６からのスリットセンサ出力を反転させる。
【００１４】
論理反転＆ディレイ回路３４ａ，３４ｂは、スリットセンサ１６からのスリットセンサ出力の論理反転とディレイとを行う。８ビットデータラッチ回路３５ａ，３５ｂは、８ビットバイナリカウンタ回路３２ａ，３２ｂによるカウント値を所定期間ラッチする。８ビットデータバスゲート回路３６ａ，３６ｂは、システムの遮光幅ラッチ及び透過幅ラッチの読出要求信号を受取ると、その読出要求信号受取った時点でラッチされているカウント値をシステムのデータバスへ送出する。
【００１５】
ここで、残量計測回路３０は、スリットセンサ１６からのスリットセンサ出力の遮光のパルス幅と透過のパルス幅を２系統で計測するようになっている。すなわち、回転体１２の複数の垂直片１２ａの遮光のパルス幅は、第１の系統の８ビットバイナリカウンタ回路３２ａ、論理反転＆ディレイ回路３４ａ、８ビットデータラッチ回路３５ａ、８ビットデータバスゲート回路３６ａによって計測される。これに対し、回転体１２の複数のスリット１２ｂの透過のパルス幅は、第２の系統の８ビットバイナリカウンタ回路３２ｂ、論理反転＆ディレイ回路３４ｂ、８ビットデータラッチ回路３５ｂ、８ビットデータバスゲート回路３６ｂによって計測される。
【００１６】
次に、残量計測回路３０による計測動作について説明する。
まず、図３のカウンタ基準クロック発生器３１から図４（ａ）に示すようなカウンタ基準クロックが発生される。ここで、図４（ｂ）に示すようなスリットセンサ１６からのスリットセンサ出力が得られると、図４（ｃ）に示す透過のカウント動作と、図４（ｄ）に示す遮光のカウント動作とが行われる。
【００１７】
すなわち、まず透過のカウント動作にあっては、図３の８ビットバイナリカウンタ回路３２ｂにより、スリットセンサ出力の透過のパルス幅がカウンタ基準クロックを用いてカウントされる。ここで、インクリボン２０を巻回しているロール体２１は、インクリボン２０が巻取リール１４によって巻取られるに伴い、その径が減少していく。そのため、ロール体２１を回転自在に支持する供給軸１３の回転体１２の回転速度がロール体２１の径の減少に伴って速められ、図４（ｃ）に示す透過のカウント動作によるカウント値Ｔ１，Ｔ２，・・・の値は徐々に減少していく。
【００１８】
一方、図３の８ビットバイナリカウンタ回路３２ａにより、スリットセンサ出力の遮光のパルス幅がカウンタ基準クロックを用いてカウントされる場合も、上記同様に、インクリボン２０を巻回しているロール体２１の径の減少に伴い、図４（ｄ）に示す遮光のカウント動作によるカウント値Ｓ１，Ｓ２，・・・の値が徐々に減少していく。
【００１９】
次いで、これらのカウント値Ｔ１，Ｔ２，・・・及びカウント値Ｓ１，Ｓ２，・・・は、８ビットデータラッチ回路３５ａ，３５ｂによってラッチされる。ここで、８ビットデータラッチ回路３５ｂによってラッチされるカウント値Ｔ１，Ｔ２，・・・のラッチ期間は、図４（ｅ）に示すように、次の遮光及び透過のスリットセンサ出力が得られるまでの間となっている。同様に、８ビットデータラッチ回路３５ａによってラッチされるカウント値Ｓ１，Ｓ２，・・・のラッチ期間は、図４（ｆ）に示すように、次の透過及び遮光のスリットセンサ出力が得られるまでの間となっている。このように、カウント値Ｔ１，Ｔ２，・・・及びカウント値Ｓ１，Ｓ２，・・・のラッチ期間が次の遮光及び透過のスリットセンサ出力が得られるまで、又は次の透過及び遮光のスリットセンサ出力が得られるまでとされることで、ラッチされるカウント値Ｔ１，Ｔ２，・・・及びカウント値Ｓ１，Ｓ２，・・・が更新されるようになっている。
【００２０】
ここで、８ビットデータバスゲート回路３６ａ，３６ｂに対し、システムの遮光幅ラッチ及び透過幅ラッチの読出要求信号が与えられると、その読出要求信号が与えらた時点でラッチされているカウント値Ｔ１，Ｔ２，・・・及びカウント値Ｓ１，Ｓ２，・・・の何れかが８ビットデータバスゲート回路３６ａ，３６ｂからシステムのデータバスへ送出される。つまり、たとえばカウント値Ｔ２及びカウント値Ｓ２がラッチされている時点で読出要求信号が与えられると、そのカウント値Ｔ２及びカウント値Ｓ２が送出されることになる。そして、透過及び遮光のカウント値Ｔ１，Ｔ２，・・・及びカウント値Ｓ１，Ｓ２，・・・からロール体２１に巻回されているインクリボン２０の残量が把握される。
【００２１】
ここで、透過及び遮光のスリットセンサ出力を用いる理由は、上述した供給軸１３側と巻取軸１５側とに設けられている図示しないスリップ機構による影響を避けるためである。すなわち、たとえば印字動作に伴うインクリボン２０の送り時や停止時に、インクリボン２０に対して無理な力が加わらないようにスリップ機構によるスリップ作用が働くが、その場合のスリットセンサ出力にはたとえば図５に示すように透過及び遮光のパルス幅に延びが生じ、遮光の立上がり部分と立下がり部分とにノイズが含まれる。
【００２２】
この場合、透過及び遮光のスリットセンサ出力を用いることで、サンプリング数を増やすことができ、そのノイズによる影響が避けられることから、インクリボン２０の残量の正確な計測が可能となる。
【００２３】
このように、本実施の形態では、８ビットバイナリカウンタ回路３２ａ，３２ｂによりスリットセンサ１６からのスリットセンサ出力の透過及び遮光のパルス幅をカウンタ基準クロック発生器３１からの基準クロックを用いてカウントし、８ビットデータラッチ回路３５ａ，３５ｂによりカウントされたカウント値Ｔ１，Ｔ２，・・・及びカウント値Ｓ１，Ｓ２，・・・を所定期間ラッチし、８ビットデータバスゲート回路３６ａ，３６ｂによりシステムからの読出要求信号を受取った時点でラッチされているカウント値Ｔ１，Ｔ２，・・・及びカウント値Ｓ１，Ｓ２，・・・の何れかを送出するようにした。
【００２４】
このように、カウンタ基準クロック発生器３１からの基準クロックを用いてスリットセンサ出力の透過及び遮光のパルス幅をカウントすることで、得られるカウント値Ｔ１，Ｔ２，・・・及びカウント値Ｓ１，Ｓ２，・・・の精度が高くなることから、インクリボン２０の残量計測精度を高めることができる。この場合、カウンタ基準クロック発生器３１からの基準クロックをさらに高くすることで、スリットセンサ出力の透過及び遮光のパルス幅の分解能を高めることができ、インクリボン２０の残量計測精度をさらに高めることができる。
【００２５】
また、残量計測回路３０は、スリットセンサ１６からのスリットセンサ出力の遮光のパルス幅と透過のパルス幅を２系統で計測するようにしているため、スリットセンサ出力に上述したたとえばスリップ機構の作用によるノイズが含まれていても、サンプリング数を増やすことができ、そのノイズによる影響が避けられることから、インクリボン２０の残量の正確な計測を行うことが可能となる。なお、残量計測回路３０にあっては、高い精度が要求されない場合、スリットセンサ１６からのスリットセンサ出力の遮光のパルス幅又は透過のパルス幅を１系統で計測する構成としてもよい。
【００２６】
また、残量計測回路３０は、システムのデータバスに対し、８ビットデータバスゲート回路３６ａ，３６ｂを介して接続されるため、システムとは非同期で動作するとともに、システム側が任意に読出要求を出すことで、ラッチされているカウント値Ｔ１，Ｔ２，・・・及びカウント値Ｓ１，Ｓ２，・・・を得ることができることから、システム側の制御処理のスループットの低下を避けることが可能となる。
【００２７】
また、残量計測回路３０にあっては、ＴＴＬ等のディスクリート部品で作成してもよく、ＬＳＩやゲートアレイを用いてもよい。このように、残量計測回路３０を、ＴＴＬ等のディスクリート部品、ＬＳＩやゲートアレイを用いて構成することで、残量計測回路３０自体の小型化が図れ、プリンタ装置に搭載した場合であってもプリンタ装置の大型化を避けることができる。
【００２８】
また、本実施の形態では、帯状連続体をインクリボン２０とし、インクリボン２０の残量を計測する場合について説明したが、この例に限らず、帯状連続体をたとえばラベル連続体１とし、そのラベル２の残量を計測する場合に適用することも可能である。
【００２９】
【発明の効果】
以上の如く本発明に係る帯状連続体の残量計測回路によれば、カウンタ回路によりスリットセンサ出力のパルス幅を基準クロック発生器からの基準クロックを用いてカウントし、ラッチ回路によりカウントされたカウント値を所定期間ラッチし、ゲート回路により外部からの読出要求信号に応じてラッチされているカウント値を送出するようにしたので、帯状連続体の残量計測精度を高めることができる。
【図面の簡単な説明】
【図１】本発明の帯状連続体の残量計測回路が適用されるプリンタ装置の一例を示す図である。
【図２】図１の帯状連続体の供給軸周辺を示す図である。
【図３】図２の残量計測回路の詳細を示す図である。
【図４】図３の残量計測回路の計測動作を説明するための図である。
【図５】図３の残量計測回路の計測動作を説明するための図である。
【符号の説明】
１　ラベル連続体
２　ラベル
１０　サーマルヘッド
１２　回転体
１２ａ　垂直片
１２ｂ　スリット
１３　供給軸
１５　巻取軸
１６　スリットセンサ
２０　インクリボン
２１　ロール体
３０　残量計測回路
３１　カウンタ基準クロック発生器
３２ａ，３２ｂ　８ビットバイナリカウンタ回路
３３　論理反転回路
３４ａ，３４ｂ　論理反転＆ディレイ回路
３５ａ，３５ｂ　８ビットデータラッチ回路
３６ａ，３６ｂ　８ビットデータバスゲート回路
【図１】
2004058424.tif 000003
【図２】
2004058424.tif 000004
【図３】
2004058424.tif 000005
【図４】
2004058424.tif 000006
【図５】
2004058424.tif 000007