(57)【要約】【課題】高精度な位相格子の作製が容易となる光電式エンコーダのスケールの製造方法を提供する。【解決手段】フォトレジスト５９をマスクとして第１光反射膜５５をエッチング除去することにより、ガラスなどの基板５１上に位相格子の凹凸パターンの凸部と対応するパターンを形成する。このパターン上にフォトレジスト５９が残った状態で真空蒸着により、溝６１の底に厚みが第１光反射膜５５より小さい第２光反射膜５７を成膜する。そして、パターン上のフォトレジスト５９を除去して位相格子を作製する。【選択図】　図６
2004037341.tif 000002
【特許請求の範囲】
【請求項１】
光電式エンコーダを構成するスケールの製造方法であって、
基板上に第１光反射膜を成膜する工程と、
レジストをマスクとして前記第１光反射膜を選択的にエッチング除去して複数の溝を形成することにより、前記第１光反射膜を位相格子の構成要素となる複数の凸部と対応するパターンにする工程と、
前記位相格子の構成要素となる第２光反射膜を、前記第１光反射膜より厚みが薄くなるように、前記パターン上に前記レジストを残した状態で前記複数の溝の底に成膜する工程と、
前記第２光反射膜の成膜後に前記レジストを除去する工程と、
を備えることを特徴とする光電式エンコーダのスケールの製造方法。
【請求項２】
前記第２光反射膜は真空蒸着により成膜されることを特徴とする請求項１記載の光電式エンコーダのスケールの製造方法。
【請求項３】
第１光反射膜とこれより膜厚が薄い第２光反射膜とを交互に配置した凹凸パターンにより構成される位相格子を含むスケールと、
前記位相格子に照射する光を発生する光源部と、
前記位相格子で反射された前記光源部からの光を受光する受光素子が配置されると共に前記スケールとギャップを設けて配置された受光部と、
を備えることを特徴とする光電式エンコーダ。
【請求項４】
前記第１光反射膜と前記第２光反射膜は同一平面上に配置されていることを特徴とする請求項３記載の光電式エンコーダ。
【請求項５】
前記凹凸パターンの凸部は、前記第１反射膜のみにより構成されていることを特徴とする請求項３又は４記載の光電式エンコーダ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、精密測定に使用される光電式エンコーダおよびこれの構成要素となるスケールの製造方法に関する。
【０００２】
【従来の技術】
従来から直線変位や角度変位などの精密な測定に光電式エンコーダが利用されている。光電式エンコーダには様々なタイプがあり、例えば、複数のフォトダイオードがアレイ状に配置された受光部と、受光部に対して相対移動可能に対向配置されると共に反射型の位相格子が形成されたスケールと、この位相格子に光を照射する光源部と、を含んで構成されたタイプがある。このタイプでは、スケールの位相格子で反射されて生成された信号光を受光部のフォトダイオードで受光し、光電変換されて発生した電気信号を利用して直線など変位量を演算する。
【０００３】
【発明が解決しようとする課題】
スケールの位相格子により受光部で受光される信号光が生成されるので、位相格子は大変重要な要素である。高精度な位相格子を容易に作製できることが望まれる。
【０００４】
本発明は、かかる問題点に鑑みてなされたもので、高精度な位相格子の作製が容易となる光電式エンコーダのスケールの製造方法及び簡単な構造の位相格子を有する光電式エンコーダを提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明に係る光電式エンコーダのスケールの製造方法は、基板上に第１光反射膜を成膜する工程と、レジストをマスクとして第１光反射膜を選択的にエッチング除去して複数の溝を形成することにより、第１光反射膜を位相格子の構成要素となる複数の凸部と対応するパターンにする工程と、位相格子の構成要素となる第２光反射膜を、第１光反射膜より厚みが薄くなるように、パターン上にレジストを残した状態で複数の溝の底に成膜する工程と、第２光反射膜の成膜後にレジストを除去する工程と、を備えることを特徴とする。
【０００６】
本発明に係る光電式エンコーダのスケールの製造方法によれば、第１光反射膜のパターン上にレジストを残した状態で複数の溝の底に第２光反射膜を成膜することにより位相格子を作製している。よって、本発明によれば、第２光反射膜をリフトオフと同様な方法で形成しているので、位相格子の作製が容易となる。また、複数の溝の側面は第１光反射膜で構成されており、これらの溝に第１光反射膜より厚みが薄い第２光反射膜を成膜して位相格子を作製している。したがって、第１光反射膜と第２光反射膜との段差（つまり位相格子の凹凸パターンの段差）の大きさを精度良く制御できるので、高精度な位相格子を作製することができる。
【０００７】
本発明に係るスケールの製造方法において、第２光反射膜は真空蒸着により成膜することができる。これによれば、溝の側面に第２光反射膜が付着しにくいので、位相格子の線幅を精度良く制御できる。よって、高精度な位相格子を作製することができる。
【０００８】
本発明に係る光電式エンコーダは、第１光反射膜とこれより膜厚が薄い第２光反射膜とを交互に配置した凹凸パターンにより構成される位相格子を含むスケールと、位相格子に照射する光を発生する光源部と、位相格子で反射された光源部からの光を受光する受光素子が配置されると共にスケールとギャップを設けて配置された受光部と、を備えることを特徴とする。
【０００９】
本発明に係る光電式エンコーダによれば、スケールに配置される位相格子を、第１光反射膜とこれより膜厚が薄い第２光反射膜とを交互に配置した凹凸パターンにより構成している。このため、位相格子の構造が簡単となるので、位相格子の作製が容易となる。
【００１０】
本発明に係る光電式エンコーダにおいて、第１光反射膜と第２光反射膜を同一平面上に配置することができる。これによれば、第１および第２光反射膜のみの膜厚を考慮するだけで位相格子の凹凸パターンの段差の大きさを調節することができるので、高精度な位相格子にすることができる。
【００１１】
本発明に係る光電式エンコーダにおいて、凹凸パターンの凸部は、第１反射膜のみにより構成することができる。これによれば、凹凸パターンの凸部が第１反射膜のみで構成されるので簡単な構造の位相格子にすることができる。
【００１２】
【発明の実施の形態】
以下、図面に基づいて本発明の一実施形態（以下、本実施形態という）について説明する。まず、本実施形態に係る光電式エンコーダの構成について説明する。図１はこの光電式エンコーダ１の概略構成を示す図である。光電式エンコーダ１は、光源部３と、ここで発生した光を反射する位相格子を含むスケール５と、この位相格子で反射された光が照射される受光アレイ７と、により構成される。
【００１３】
光源部３は発光ダイオード（ＬＥＤ）３１を備えており、発光ダイオード３１は光を放射する発光素子の一例である。また、光源部３は、発光ダイオード３１からの光が照射される位置に配置されたインデックススケール３３を備える。スケール３３は長尺状の透明基板９を含み、透明基板９の発光ダイオード３１側に向く面と反対側の面上に光学格子３５が形成されている。光学格子３５は複数の遮光部３７が所定のピッチを設けてリニヤ状（アレイ状の一例）に配置されたものである。
【００１４】
インデックススケール３３の光学格子３５側には、インデックススケール３３と所定のギャップを設けてスケール５が配置されている。スケール５はインデックススケール３３よりも長手方向の寸法が大きく、図１にはその一部が表れている。図２はスケール５の一部の拡大断面図である。図１および図２を参照して、スケール５の構造を詳細に説明する。
【００１５】
スケール５はガラス等から構成される長尺状の基板５１を含む。基板５１の一方の面がインデックススケール３３の光学格子３５と対向している。そして、この一方の面上には、位相格子５３が配置されている。光源部３からの光は位相格子５３に照射される。位相格子５３は、第１光反射膜５５とこれより膜厚が薄い第２光反射膜５７とを交互に配置した凹凸パターンにより構成される。第１光反射膜５５および第２光反射膜５７の材料としては、例えばクロムや金がある。
【００１６】
第１光反射膜５５の材料と第２光反射膜５７の材料は同一でもよいが、同等の光反射率であれば異なる材料でもよい。異なる材料の場合、位相格子５３の凹凸パターンの寸法を設計どおりにするために、一方の光反射膜が他方の光反射膜の線膨張を補正できる材料が好ましい。例えば、光の波長λ＝６００〜６５０ｎｍのとき、位相格子のピッチ＝４００ｎｍとした場合、好ましくは、第１光反射膜５５の厚みとしては、例えば、１００〜３００ｎｍである。第２光反射膜５７の厚みとしては、例えば、２０〜１００ｎｍである。したがって、段差は例えば、８０〜２００ｎｍとなる。
【００１７】
次に受光アレイ７（受光部の一例）について図１を用いて説明する。受光アレイ７は基板５１の面のうち位相格子５３が形成された面側に、所定のギャップを設けて配置されている。受光アレイ７は、受光面が位相格子５３側に向くように配置された複数のフォトダイオード７１（受光素子の一例）を含む。これにより、位相格子５３で反射された光源部３からの光がフォトダイオード７１により受光される。複数のフォトダイオード７１は所定のピッチを設けてリニヤ状（アレイ状の一例）に、透明基板９に配置されている。つまり、本実施形態では受光アレイ７とインデックススケール３３が同じ透明基板９に形成されている。なお、複数のフォトダイオード７１がアレイ状に配置された構造以外に、大き目の一つの受光素子の全面に光学格子を備えた構造でもよい。
【００１８】
受光アレイ７およびインデックススケール３３を含む透明基板９と発光ダイオード３１は図示しない筐体に納められており、この筐体はスケール５に対して図中のＡで示すスケール５の長手方向に移動可能にされている。つまり、スケール５は上記筐体に対してＡで示す方向に相対移動可能にされている。なお、上記のとおり光電式エンコーダ１はリニヤ（一次元）型であるが、本実施形態は二次元型にも適用できる。
【００１９】
次に、光電式エンコーダ１の測定動作を簡単に説明する。発光ダイオード３１から光をインデックススケール３３に照射しながらスケール５をＡで示す方向に相対移動させる。インデックススケール３３に照射された光のうち、遮光部３７間を通る光がスケール５の位相格子５３で反射されて受光アレイ７のフォトダイオード７１により検出される。詳しくは、第１光反射膜５５で反射された光（例えば光Ｌ１）と、第２光反射膜５７で反射された光（例えば光Ｌ２）との位相差により干渉された光の信号をフォトダイオード７１で検出する。これにより光電変換されて発生した電気信号を利用して直線など変位量を演算し、その数値を図示しない表示部に出力する。
【００２０】
次に、スケール５の製造方法の一例について詳細に説明する。図３から図６はこれを説明するための工程図であり、図２の断面図と対応する。まず、図３に示すように、ガラス等からなる基板５１の上に、例えば、スパッタ蒸着により、クロムからなる第１光反射膜５５を成膜する。第１光反射膜５５の厚みは例えば、１００〜３００ｎｍである。この厚みは、位相格子５３の凹凸パターンの段差（格子高さ）＋第２光反射膜５７の厚み、となる。第１光反射膜５５上にレジストの一例であるフォトレジスト５９を塗布して、これをプリベークする。
【００２１】
次に、図４に示すように、位相格子５３の構成要素となる複数の凸部のパターンと同じパターンにフォトレジスト５９が露光されるように、露光用マスクを用いてフォトレジスト５９を露光する。露光後、フォトレジスト５９を現像し、リンス処理をする。これにより、フォトレジスト５９のパターンは位相格子５３の構成要素となる複数の凸部と対応するパターンと同じになる。
【００２２】
次に、図５に示すように、フォトレジスト５９をマスクとして第１光反射膜５５を選択的にエッチング除去して複数の溝６１を形成する。これにより、第１光反射膜５５は、位相格子５３の構成要素となる複数の凸部と対応するパターン６３となる。基板５１と第１光反射膜５５とのエッチング選択比を大きくすることにより、基板５１をエッチングストッパにすることができる。ここまでの工程は振幅格子の製造方法と同じなので、振幅格子と同じ構造が作製される。振幅格子とは、光源部３からの光が凸部である第１光反射膜５５で反射され、それ以外の部分では光が透過される光学格子である。
【００２３】
次に、図６に示すように、フォトレジスト５９を残した状態で、例えば、真空蒸着により、基板５１上に厚みが第１光反射膜５５より薄い第２光反射膜５７を成膜する。これにより、各溝６１の底やフォトレジスト５９上に第２光反射膜５７が成膜される。第２光反射膜５７の厚みは例えば２０〜１００ｎｍである。第１光反射膜５５と第２光反射膜５７との厚みの差が位相格子５３の段差となる。
【００２４】
以上のように本実施形態では、リフトオフと同様の方法により、溝６１の底に第２光反射膜５７を選択的に形成する。溝６１の側面に付着する第２光反射膜５７の量が多くなると、位相格子５３の実際の線幅と設計上の線幅とのずれが大きくなる。本実施形態では成膜法として、リフトオフで利用される真空蒸着のような比較的低圧条件下で成膜する方法を用いているので、第２光反射膜５７が溝６１の側面に付着しにくい、いわゆる異方性の高い金属蒸着となる。よって、位相格子５３の線幅を精度良く制御できるので、高精度な位相格子５３を作製することができる。なお、第１光反射膜５５上にはフォトレジスト５９があるので、位相格子５３の凹凸パターンの凸部（第１光反射膜５５）の厚みが大きくなることはない。
【００２５】
最後に　第１光反射膜５５上に残っているフォトレジスト５９を通常の方法で剥離することにより、図２に示すスケール５が完成する。
【００２６】
以上説明したように、本実施形態に係る光電式エンコーダのスケールの製造方法によれば、第１光反射膜５５のパターン６３上にフォトレジスト５９を残した状態で複数の溝６１に、厚みが第１光反射膜５５より薄い第２光反射膜５７をリフトオフと同様な方法により成膜して位相格子５３を作製している。このため、位相格子５３の作製が容易となる。すなわち、振幅格子の製造方法にリフトオフを追加するだけで、位相格子５３を作製できるので、位相格子５３が形成されたスケール５を低コストで作製することができる。
【００２７】
また、複数の溝６１の側面は第１光反射膜５５で構成されており、これらの溝６１に第１光反射膜５５より厚みが小さい第２光反射膜５７を成膜して位相格子５３を作製している。このため、位相格子５３の凹凸パターンの段差、つまり第１光反射膜５５と第２光反射膜５７との段差の大きさを精度良く制御できる。段差の大きさにより反射光の位相を調節するので、本実施形態によれば高精度な位相格子５３を作製することができる。さらに、第１光反射膜５５のパターン形成後に、第２光反射膜５７を成膜するので、位相格子５３の段差をスケール５の作製工程の比較的後の工程で確定させることができる。
【００２８】
なお、例えば、図４に示すフォトレジスト５９をマスクとして第１光反射膜５５を選択的にエッチング除去する際、基板５１に到達する前にエッチング除去を止めることにより、第１光反射膜５５を位相格子の凹凸パターンに加工することも考えられる。しかし、エッチングを精度よく途中で止める制御はできないので、上記段差の大きさを所望の値にするのは困難である。また、凹凸パターンのうちエッチングを途中で止めた箇所では表面が粗くなるので、位相格子の性能が低下する。本実施形態では、溝６１の底に成膜により第２光反射膜５７を形成している。成膜によれば厚さの制御は比較的行い易いので、上記段差の大きさを所望の値にすることができる。
【００２９】
また、第２光反射膜５７は溝６１の側面に形成されないように、真空蒸着により成膜されるので、基板５１との密着性が悪い。しかしながら、第１光反射膜５５はスパッタ蒸着により成膜されるので、基板５１との密着性が良い。そして、第２光反射膜５７を挟むように第１光反射膜５５が形成され、かつ第２光反射膜５７より高い位置まで第１光反射膜５５が形成されている。よって、ワイパなどで位相格子５３を掃除した際でも第２光反射膜５７の剥離を防止することができる。
【００３０】
図２に示すように、本実施形態に係る光電式エンコーダ１によれば、スケール５に配置される位相格子５３を、第１光反射膜５５とこれより膜厚が薄い第２光反射膜５７とを交互に配置した凹凸パターンにより構成しているので、簡単な構造の位相格子５３にすることができる。
【００３１】
また、第１光反射膜５５および第２光反射膜５７は基板５１の同一平面上に形成されている。よって、第１光反射膜５５および第２光反射膜５７のみの膜厚を考慮するだけで位相格子５３の段差の大きさを調節することができるので、高精度な位相格子にすることができる。つまり、段差の大きさを決定するのに考慮する要素が多くなると段差を精度よく調節するのが困難となるのである。
【００３２】
また、凹凸パターンの凸部６５は、第１光反射膜５５のみにより構成されている。よって、簡単な構造の位相格子５３にすることができる。
【００３３】
【発明の効果】
以上述べたように、本発明に係る光電式エンコーダのスケールの製造方法によれば、位相格子の作製が容易となる。また、第１光反射膜と第２光反射膜との段差、つまり位相格子の凹凸パターンの段差の大きさを精度良く制御できるので、高精度な位相格子を作製することができる。
【００３４】
また、本発明に係る光電式エンコーダによれば、位相格子の構造が簡単となるので、位相格子の作製が容易となる。
【図面の簡単な説明】
【図１】本実施形態に係る光電式エンコーダの概略構成を示す図である。
【図２】本実施形態に係る光電式エンコーダに備えられるスケールの一部の拡大断面図である。
【図３】図２に示すスケールの製造方法の第１工程図である。
【図４】図２に示すスケールの製造方法の第２工程図である。
【図５】図２に示すスケールの製造方法の第３工程図である。
【図６】図２に示すスケールの製造方法の第４工程図である。
【符号の説明】
１・・・光電式エンコーダ、３・・・光源部、５・・・スケール、７・・・受光アレイ、９・・・透明基板、３１・・・発光ダイオード、３３・・・インデックススケール、３５・・・光学格子、３７・・・遮光部、５１・・・基板、５３・・・位相格子、５５・・・第１光反射膜、５７・・・第２光反射膜、５９・・・フォトレジスト、６１・・・溝、６３・・・パターン、６５・・・凸部、７１・・・フォトダイオード
【図１】
2004037341.tif 000003
【図２】
2004037341.tif 000004
【図３】
2004037341.tif 000005
【図４】
2004037341.tif 000006
【図５】
2004037341.tif 000007
【図６】
2004037341.tif 000008