(57)【要約】【課題】はんだ接合部による基板への熱応力の集中を防止でき、基板にクラックが発生しない高信頼度な電子部品を提供する。【解決手段】基板１と、基板１上に搭載された半導体素子７と、基板１の側面に形成された接合端子２を備え、実装基板４に対して接合端子２をはんだ接合することにより半導体素子７と実装基板４とが電気的に接続される電子部品において、基板１の半導体素子７が搭載されている側の面は、接合端子２の端部と連続するはんだ付け用のランド部が設けられていない。【選択図】        図１
2004319832.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が搭載された基板と、上記基板の側面に形成された接合端子を備え、半導体素子が搭載された上記基板が実装される実装基板に対して上記接合端子をはんだ接合することにより上記半導体素子と上記実装基板とが電気的に接続される電子部品において、上記基板の上記半導体素子が搭載されている側の面は、上記接合端子の端部と連続するはんだ付け用のランド部が設けられていないことを特徴とする電子部品。
【請求項２】
半導体素子が搭載された基板と、上記基板の側面に形成された接合端子を備え、半導体素子が搭載された上記基板が実装される実装基板に対して上記接合端子をはんだ接合することにより上記半導体素子と上記実装基板とが電気的に接続される電子部品において、上記基板の上記半導体素子が搭載されている側の面は、上記接合端子の端部と連続するはんだ付け用のランド部が設けられていると共に、上記ランド部の表面ははんだ濡れしないコーティング膜が形成されていることを特徴とする電子部品。
【請求項３】
上記基板の上記実装基板と対向する側の面は、上記接合端子の端部と連続するはんだ付け用のランド部が設けられていることを特徴とする請求項１または２に記載の電子部品。
【請求項４】
上記接合端子は、上記基板の側面に形成された断面が略半円形をしたスルーホール型の接合端子であることを特徴とする請求項１〜３のいずれか１項に記載の電子部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、キャスタレーション（ｃａｓｔｅｌｌａｔｉｏｎ：城郭、築城）型接合端子を有する電子部品に関するものである。
【０００２】
【従来の技術】
図５は、例えば特許文献１に示されている従来の電子部品（ハイブリッドＩＣ）の構造を模式的に示す図である。
図５において、１はセラミック基板、２はキャスタレーション（セラミック基板１の側面において城郭風に形成された断面が略半円形をしたスルーホール型の接合端子のこと）、３ａおよび３ｂはキャスタレーション２の端部に連続して設けられているランド部、６はボンディングワイヤ、７はＬＳＩ素子である。
特許文献１によれば、ハイブリッドＩＣ内部の回路を外部回路（実装基板）に接続するための端子として、半導体チップを配置したセラミック基板１の外周にキャスタレーション（断面が略半円形をしたスルーホール型の接合端子）２を直接形成し、この断面が略半円形をしたスルーホール型の接合端子であるキャスタレーションと実装基板上の外部回路とはんだ接続することにより、ハイブリッドＩＣの基板実装が良好に実施できるとしている。
【０００３】
【特許文献１】
特開平０８―０３２０１８号公報（図２、段落００７２、０１５２）
【０００４】
【発明が解決しようとする課題】
しかしながら、電子部品がガラスセラミックなどの脆い材質の基板を用いている場合、実装基板との熱膨張係数差による熱応力によって、キャスタレーションのランド端部にクラックが発生する場合があった。
図６は、図５に示した従来の電子部品が実装基板にはんだ付け接続された状態で、１２５℃〜−４０℃の温度サイクル試験を１０サイクル行った後のキャスタレーション接合部のＡ−Ａ線における断面を模式的に示した図である。
図において、４は電子部品が実装される実装基板（マザーボード）、５は実装基板４に形成されているはんだ接続のためのパッド、８ははんだ接合部、１１はクラックである。
【０００５】
図６に示すように、従来のキャスタレーション接合部構造では、電子部品を実装基板４にはんだ接合する際、はんだがキャスタレーション２の上側のランド部（即ち、実装基板４より遠い方のランド部）３ａも覆うため、はんだ接合部８は略コの字型となる。
このため、ランド部３ａの先端部に熱応力が集中し、セラミック基板１の端部にクラック１１が発生する。
そのため、製品出荷前に信頼性に関する試験を行い、クラックの発生しない個体を選別して出荷する必要があった。
【０００６】
この発明は、このような従来の問題点を解決するためになされたものであり、キャスタレーション（断面が略半円形をしたスルーホール型の接合端子）を用いて実装基板にはんだ付け実装しても熱応力の集中を防止でき、セラミック基板にクラックが発生しない高信頼度な電子部品を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る電子部品は、半導体素子が搭載された基板と、上記基板の側面に形成された接合端子を備え、半導体素子が搭載された上記基板が実装される実装基板に対して上記接合端子をはんだ接合することにより上記半導体素子と上記実装基板とが電気的に接続される電子部品において、上記基板の上記半導体素子が搭載されている側の面は、上記接合端子の端部と連続するはんだ付け用のランド部が設けられていない。
【０００８】
また、この発明に係る電子部品は、上記基板の上記半導体素子が搭載されている側の面は、上記接合端子の端部と連続するはんだ付け用のランド部が設けられると共に、上記ランド部の表面ははんだ濡れしないコーティング膜が形成されている。
【０００９】
【発明の実施の形態】
本発明の一実施の形態を図面に基づいて説明する。
なお、各図間において、同一符号は同一あるいは相当のものを表す。
実施の形態１．
図１は、実施の形態１による電子部品の構造を説明するための模式図である。
図１において、１はセラミック基板（単に、基板とも略す）、２は接合端子であるキャスタレーション（セラミック基板１の側面において基板の厚み方向に城郭風に形成されている断面が略半円形をしたスルーホール型の接合端子のこと、以下、単に「接合端子」とも略す）、３ｂはランド部、６はボンディングワイヤ、７はＬＳＩ素子（半導体素子）である。
【００１０】
図２は、実施の形態１による電子部品の実装基板４へのはんだ接合状態を説明するための要部の模式図であり、図２（ａ）ははんだ接合前の状態、図２（ｂ）ははんだ接合後の状態を示している。
図２において、４は図１に示した電子部品が実装される実装基板（マザーボードとも称す）、５はパッド、８ははんだ接合部、９はソルダペーストである。
なお、図２（ａ）および図２（ｂ）の電子部品の要部（セラミック基板１、キャスタレーション２、ランド部３ａ）は、図１のＡ−Ａ線における断面を示している。
【００１１】
図１に示すように、セラミック基板１は、例えば１６ｍｍ×１６ｍｍ×１ｍｍのガラスセラミック製であり、周辺部に半径０．５ｍｍのキャスタレーションが一辺につき３個ずつ２ｍｍピッチで形成されている。
なお、図１において、図示は省略されていないが、実装基板４の回路に電気的に接続する必要があるワイヤボンディング６は、それぞれ対応するキャスタレーション（断面が略半円形をしたスルーホール型の接合端子）２に接続されている。
【００１２】
図１に示した電子部品を実装基板４にはんだ付け実装するに際しては、図２（ａ）に示すように、実装基板４のパッド５上に、例えば、ソルダペースト９（６３Ｓｎ−３７Ｐｂはんだ：融点１８３℃）をはんだ印刷により供給し、図２（ｂ）に示すように電子部品を実装基板４上の所定の位置に位置決めして搭載する。
その後、ホットプレートにて２３０℃まで加熱し、はんだを溶融させてはんだ接合部８を形成する。
このように、実装基板４に対して電子部品のキャスタレーション（断面が略半円形をしたスルーホール型の接合端子）２をはんだ接合することにより、電子部品のＬＳＩ素子（半導体素子）７と実装基板上の回路とが電気的に接続される。
【００１３】
図１および図２に示すように、本実施の形態による電子部品のキャスタレーション（断面が略半円形をしたスルーホール型の接合端子）２は、セラミック基板１のＬＳＩ素子７側の面（即ち、セラミック基板１の実装基板４より遠い方の面）にはランド部が形成されていない。
このため、図２（ｂ）に示すように、はんだ接合部８はセラミック基板１の上面（即ち、ＬＳＩ素子７が搭載されている側の面）の平坦部にまで回り込むことはなく、はんだ接合部８の断面形状は緩やかな傾斜を有した略三角形状となり、はんだ接合の際の熱応力が分散され、熱応力の集中するポイントがなくなる。
【００１４】
図３は、図１に示した本実施の形態１による電子部品が実装基板にはんだ付け接続された状態で、１２５℃〜−４０℃の温度サイクル試験を１０サイクル行った後のキャスタレーション接合部のＡ−Ａ線における断面を観察したときの様子（写真撮影像）を模式的に示した図である。
図において、１はセラミック基板、２はキャスタレーション（断面が略半円形をしたスルーホール型の接合端子）、３ａはランド部、４は実装基板、５はパッド、８ははんだ接合部である。
【００１５】
図３に示すように、はんだ接合部８はセラミック基板１の上面（ＬＳＩ素子７側の面）の平坦部にまでは回り込んでおらず、その結果、本実施の形態１による電子部品を実装基板４にはんだ付け接続した後、１２５℃〜−４０℃の温度サイクル試験を１０サイクル行っても、セラミック基板１の端部に熱応力は集中せず、セラミック基板１にクラックが発生しないことが確認された。
【００１６】
以上説明したように、本実施の形態による電子部品は、半導体素子（ＬＳＩ素子７）を搭載した基板（セラミック基板１）と、基板（セラミック基板１）の側面に形成された接合端子（キャスターレーション２）を備え、半導体素子が搭載されている基板を実装する実装基板４に対して接合端子（キャスターレーション２）をはんだ接合することにより半導体素子（ＬＳＩ素子７）と実装基板４とが電気的に接続される電子部品において、基板（セラミック基板１）の半導体素子（ＬＳＩ素子７）が搭載されている側の面は、接合端子（キャスターレーション２）の端部と連続するはんだ付け用のランド部が設けられていない。
そのため、はんだ接合部８の断面形状は緩やかな傾斜を有した略三角形状となり、はんだ接合の際の熱応力が分散され、基板（セラミック基板１）に熱応力の集中に起因するクラックの発生を防止できる。
従って、従来のように、製品出荷前に信頼性に関する試験を行い、クラックの発生しない個体を選別して出荷する必要がなくなる。
【００１７】
また、本実施の形態による電子部品においては、基板（セラミック基板１）の実装基板４と対向する側の面は、接合端子（キャスターレーション２）の端部と連続するはんだ付け用のランド部３ｂが設けられているので、実装基板４に対して電子部品を確実にはんだ接合することができる。
また、本実施の形態による電子部品の接合端子は、基板（セラミック基板１）の側面に形成された断面が略半円形をしたスルーホール型の接合端子であるので、接続端子を生産性良く形成することができる。
【００１８】
実施の形態２．
図４は、実施の形態２による電子部品の接合端子部分の構造と、実装基板へのはんだ接合状態を説明するための要部の模式図であり、図２（ａ）ははんだ接合前の状態、図２（ｂ）ははんだ接合後の状態を示している。
図４において、１はセラミック基板、２はキャスタレーション（断面が略半円形をしたスルーホール型の接合端子）、３ａおよび３ｂはキャスタレーション２のランド部、４は実装基板、５はパッド、８ははんだ接合部、９はソルダペースト、１０はガラスコーティングである。
【００１９】
本実施の形態では、ガラスコーティングされたランド部３ａは、はんだ濡れしないため、はんだ接合部８は実施の形態１の場合と同様に、はんだ接合部８はセラミック基板１の上面の平坦部にまで回り込むことはなく、はんだ接合部８の断面形状は緩やかな傾斜を有した略三角形状となり、はんだ接合の際の熱応力が分散され、熱応力の集中するポイントがなくなる。
従って、セラミック基板１の端部に熱応力は集中せず、セラミック基板１にクラックは発生するのを抑制することができる。
【００２０】
以上説明したように、本実施の形態による電子部品は、基板（セラミック基板１）と、基板（セラミック基板１）上に搭載された半導体素子（ＬＳＩ素子７）と、基板セラミック基板１）の側面に形成された接合端子（キャスターレーション２）を備え、実装基板４に対して接合端子（キャスターレーション２）をはんだ接合することにより半導体素子（ＬＳＩ素子７）と実装基板４とが電気的に接続される電子部品において、基板（セラミック基板１）の半導体素子（ＬＳＩ素子７）が搭載されている側の面は、接合端子（キャスターレーション２）の端部と連続するはんだ付け用のランド部３ａが設けられていと共に、ランド部３ａの表面ははんだ濡れしないコーティング膜（例えば、ガラスコーティング１０）が形成されているので、コーティング膜（例えば、ガラスコーティング１０）の作用によりはんだ接合部８はランド部３ａの上面まで回り込むことがない。
【００２１】
そのため、実施の形態１の場合と同様に、はんだ接合部８の断面形状は緩やかな傾斜を有した略三角形状となり、はんだ接合の際の熱応力が分散され、基板（セラミック基板１）に熱応力の集中に起因するクラックの発生を防止できる。
従って、本実施の形態による電子部品においても、従来のように製品出荷前に信頼性に関する試験を行い、クラックの発生しない個体を選別して出荷する必要がなくなる。
【００２２】
【発明の効果】
本発明による電子部品は、半導体素子が搭載された基板と、基板の側面に形成された接合端子を備え、半導体素子が搭載された基板が実装される実装基板に対して接合端子をはんだ接合することにより半導体素子と実装基板とが電気的に接続される電子部品において、基板の半導体素子が搭載されている側の面は、接合端子の端部と連続するはんだ付け用のランド部が設けられていない。
そのため、実装基板に電子部品をはんだ付け実装しても、はんだ接合部の断面形状は緩やかな傾斜を有した略三角形状となり、熱応力の集中を防止でき、基板にクラックが発生しない高信頼度な電子部品を提供できる。
【００２３】
また、本発明による電子部品は、基板の半導体素子が搭載されている側の面は、接合端子の端部と連続するはんだ付け用のランド部が設けられていると共に、該ランド部の表面ははんだ濡れしないコーティング膜が形成されている。
そのため、実装基板に電子部品をはんだ付け実装してもコーティング膜の作用によりはんだ接合部はランド部の上面まで回り込むことがなく、はんだ接合部の断面形状は緩やかな傾斜を有した略三角形状となる。
従って、熱応力の集中を防止することができ、基板にクラックが発生しない高信頼度な電子部品を提供できる。
【図面の簡単な説明】
【図１】実施の形態１による電子部品の構造を示す斜視図である。
【図２】実施の形態１による電子部品の実装基板へのはんだ接合状態を説明するための要部の断面図である。
【図３】実施の形態１による電子部品が実装基板にはんだ付け接合された状態で温度サイクル試験を行った後の接合端子部の様子を示す断面図である。
【図４】実施の形態２による電子部品の接合端子部分の構造と、実装基板へのはんだ接合状態を説明するための図である。
【図５】従来の電子部品の構造を示す斜視図である。
【図６】図５に示した従来の電子部品が実装基板にはんだ付け接続された状態で、温度サイクル試験を行った後のはんだ接合部付近の様子を示す断面図である。
【符号の説明】
１  基板（セラミック基板）
２  接合端子（断面が略半円形をしたスルーホール型の接合端子）
３ａ、３ｂ  ランド部
４  実装基板
５  パッド
６  ボンディングワイヤ
７  半導体素子（ＬＳＩ素子）
８  はんだ接合部
９  ソルダペースト
１０  コーティング膜（ガラスコーティング）
【図１】
2004319832.tif 000003
【図２】
2004319832.tif 000004
【図３】
2004319832.tif 000005
【図４】
2004319832.tif 000006
【図５】
2004319832.tif 000007
【図６】
2004319832.tif 000008