(57)【要約】【課題】絶縁ゲート型バイポーラトランジスタ及びその製造方法において、数μｍ程度あるいはそれ以下の厚さのコレクタ層を形成することが容易な絶縁ゲート型バイポーラトランジスタ及びその製造方法を提供すること。【解決手段】Ｎ−型ドリフト層１０６及びＮ＋型バッファ層１０７を形成した注入基板１０２に、Ｐ＋型ベース領域１０８及びＮ＋型エミッタ領域１０９、ゲート絶縁膜１１０、ゲート電極膜１１１、層間絶縁膜１１２、Ｐ＋型コレクタ層１１３、エミッタ電極膜１１４を形成する。次に、Ｐ＋層１０４が形成された支持基板１０１を加熱して、Ｐ＋層１０４に含まれるボロンイオンをシリコン酸化膜１０５を介して注入基板１０２に浸透させる。これによって、支持基板１０２にＰ＋型コレクタ層１１３が形成される。【選択図】  図３
2004319813.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ−型の注入基板と支持基板を貼り合わせる工程を含む絶縁ゲート型バイポーラトランジスタの製造方法において、
前記注入基板及び前記支持基板を準備する第１の工程と、
前記注入基板の、少なくとも前記支持基板との貼合せ面上にエピタキシャル成長によってＮ＋層を形成する第２の工程と、
前記支持基板のトランジスタ形成面を平滑にする第３の工程と、
前記支持基板の、前記注入基板との貼合せ面上に絶縁膜を形成する第４の工程と、
前記注入基板と前記支持基板を貼り合わせる第５の工程と、
前記注入基板のうち不要な部分を除去する第６の工程と、
前記注入基板のトランジスタ形成面側にトランジスタ構造を形成する第７の工程と、
前記支持基板を加熱し、前記支持基板に含まれるＰ型の不純物を、前記絶縁膜を介して前記Ｎ＋層に浸透させ、該Ｎ＋層の表層にＰ＋層を形成する第８の工程を有することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項２】
前記第８の工程よりも前に、前記支持基板の前記注入基板との貼合せ面側からＰ型の不純物を注入し、前記支持基板に１Ｅ１８／ｃｍ−３以上の濃度を持つＰ＋層を形成する工程を有することを特徴とする請求項１に記載の絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項３】
請求項１または請求項２に記載の絶縁ゲート型バイポーラトランジスタの製造方法を用いて製造されたことを特徴とする絶縁ゲート型バイポーラトランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する分野】
本発明は、絶縁ゲート型バイポーラトランジスタ及びその製造法に係り、主として電源回路等に利用される絶縁ゲート型バイポーラトランジスタに関するものである。
【０００２】
【従来の技術】
近年、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）においても薄型化が図られるようになっている。同時に、これに伴って発生するシリコンウェーハの反り、割れや研磨誤差などの製造工程上の課題を解決するための様々な提案がなされている。図９及び図１０は、従来技術に係る絶縁ゲート型バイポーラトランジスタの製造方法を示す断面図（１）及び（２）である。図９において、２０１は支持基板、２０２は注入基板、２０６はＮ−型ドリフト層、２０７はＮ＋型バッファ層、２１１はゲート電極膜、２１３はＰ＋型コレクタ層、２２１，２２２は絶縁膜である。図１０は、２０８はＰ＋型ベース領域、２０９はＮ＋型エミッタ領域、２１０はゲート絶縁膜、２１１はゲート電極膜、２１２は層間絶縁膜、２１４はエミッタ電極膜、２１５はコレクタ電極膜であり、その他の符号は図９と同じものを示す。
【０００３】
図９（ａ）に示すように、まず素子の母材となる注入基板２０２を準備する。注入基板２０２には、Ｎ−型ドリフト層２０６及びＮ＋型バッファ層２０７が積層されて形成されている。次に、図９（ｂ）に示すように、注入基板２０２のＮ＋型バッファ層２０７が形成されている側の面からボロンなどのＰ型の不純物イオンを注入する。そして、図９（ｃ）に示すように、注入基板２０２を所定時間の間、所定温度で加熱してＰ＋型コレクタ層２１３を形成する。次に、図９（ｄ）に示すように、Ｐ＋型コレクタ層２１３の表面にシリコン酸化膜によって絶縁膜２２２を形成する。さらに、別途準備した支持基板２０１の注入基板貼付面にも絶縁膜２２１を形成する。
【０００４】
そして、図１０（ｅ）に示すように、注入基板２０２と支持基板２０１とを、絶縁膜２２１と絶縁膜２２２とが対向した状態で貼り合わせる。次に、図１０（ｆ）に示すように、注入基板２０２のＮ−型ドリフト層２０６が露出している面に、Ｐ＋型ベース領域２０８、Ｎ＋型エミッタ領域２０９、ゲート絶縁膜２１０、ゲート電極膜２１１、層間絶縁膜２１２、エミッタ電極膜２１４を形成する。さらに、図１０（ｇ）に示すように、不要な支持基板２０１を研削、研磨によって除去し、さらに絶縁膜２２１，２２２をエッチングで除去する。最後に、コレクタ電極膜２１５を形成する。
【０００５】
以上の製造方法によれば、注入基板２０２が非常に薄いものであっても、支持基板２０１を貼り付けた状態で拡散領域などを形成するので、注入基板２０２の反り、割れ、欠けなどを防止することができる。また、絶縁膜２２１，２２２はエッチングで除去するので、研磨による除去で発生するようなＰ＋型コレクタ層２１３の厚さのばらつきを生じにくい。以上のような製造方法は、例えば特許文献１において開示されている。
【０００６】
ところで、絶縁ゲート型バイポーラトランジスタの薄型化をさらに進めるためには、Ｐ＋型コレクタ層２１３を数μｍ程度あるいはそれ以下の厚さにする必要がある。しかし、上述のように、ボロンなどのイオンを注入し、さらに注入したイオンを加熱して拡散させる方法では、Ｐ＋型コレクタ層２１３を数μｍ程度まで薄くすることはかなり困難であり。また、この方法で実現した場合でも、Ｐ＋型コレクタ層２１３の厚さのばらつきが大きくなり、素子の特性に相当なばらつきが生じることが予想される。
【０００７】
【特許文献１】
特開２００２−２６１２８２号公報（第６−７、図１２，図１３）
【０００８】
【発明が解決しようとする課題】
本発明は、前述の課題を解決するために、絶縁ゲート型バイポーラトランジスタ及びその製造方法において、数μｍ程度あるいはそれ以下の厚さのコレクタ層を形成することが容易な絶縁ゲート型バイポーラトランジスタ及びその製造方法を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
上記の課題を解決するための手段として、本発明は、Ｎ−型の注入基板と支持基板を貼り合わせる工程を含む絶縁ゲート型バイポーラトランジスタの製造方法において、前記注入基板及び前記支持基板を準備する第１の工程と、前記注入基板の、少なくとも前記支持基板との貼合せ面上にエピタキシャル成長によってＮ＋層を形成する第２の工程と、前記支持基板のトランジスタ形成面を平滑にする第３の工程と、前記支持基板の、前記注入基板との貼合せ面上に絶縁膜を形成する第４の工程と、前記注入基板と前記支持基板を貼り合わせる第５の工程と、
前記注入基板のうち不要な部分を除去する第６の工程と、前記注入基板のトランジスタ形成面側にトランジスタ構造を形成する第７の工程と、前記支持基板を加熱し、前記支持基板に含まれるＰ型の不純物を、前記絶縁膜を介して前記Ｎ＋層に浸透させ、該Ｎ＋層の表層にＰ＋層を形成する第８の工程を有することを特徴とするものとした。
【００１０】
以上の手段によれば、支持基板に含まれるＰ型の不純物を絶縁膜を介して注入基板のＮ＋層に浸透させる、いわゆる熱抜けを行うので、注入基板のＮ＋層に数μｍ程度あるいはそれ以下の厚さのコレクタ層を形成することが容易に実現できる
【００１１】
さらに、本発明は、上記手段において、第８の工程よりも前に、前記支持基板の前記注入基板との貼合せ面側からＰ型の不純物を注入し、前記支持基板に１Ｅ１８／ｃｍ−３以上の濃度を持つＰ＋層を形成する工程を有するものとできる。
【００１２】
また、本発明は、上記の手段を用いて絶縁ゲート型バイポーラトランジスタ製造することによって、絶縁ゲート型バイポーラトランジスタの薄型化を図ることが容易になる。
【００１３】
【発明の実施の形態】
本発明の実施の形態においては、支持基板に含まれるＰ型の不純物を、シリコン酸化膜を介して注入基板へ熱抜けさせる工程を設けたところに特徴がある。以下に、本発明の第１の実施の形態に係る絶縁ゲート型バイポーラトランジスタの製造方法の一例を図面に基づいて詳細に説明する。図１ないし図４は、本発明の第１の実施の形態に係る絶縁ゲート型バイポーラトランジスタの製造方法を示す断面図（１）〜（４）である。図１の符号において、１０１は支持基板、１０２は注入基板、１０３はＮ型層、１０４はＰ＋層、１０５はシリコン酸化膜、１０６はＮ−型ドリフト層、１１７はＮ＋型エピタキシャル膜である。また、図２の符号において、１０７はＮ＋型バッファ層であり、それ以外の符号は図１と同じのものを示す。さらに、図３は、１０８はＰ＋型ベース領域、１０９はＮ＋型エミッタ領域、１１０はゲート絶縁膜、１１１はゲート電極膜、１１２は層間絶縁膜、１１３はＰ＋型コレクタ層、１１４はエミッタ電極膜であり、その他の符号は図１及び図２と同じものを示す。また、図４において、１１５はコレクタ電極膜であり、その他の符号は図１ないし図３と同じものを示す。
【００１４】
まず、図１（ａ）に示すように、支持基板１０１及び注入基板１０２を準備する。この実施の形態においては、支持基板１０１としてＮ型のシリコン基板を用いるものとするが、Ｐ型のシリコン基板を用いても良い。さらに、この段階では、支持基板１０１の不純物濃度は特に限定されない。また、注入基板１０２にはＮ−型のシリコン基板を用いる。なお、注入基板１０２の不純物濃度は、予めＮ−型ドリフト層１０６の濃度に一致させておくことが好ましい。これは、注入基板１０２には、後述する工程においてイオンを注入して拡散させることによっていくつかの導電領域を形成するが、イオンを拡散させずにそのまま残す領域はＮ−型ドリフト層１０６となることによる。
【００１５】
次に、図１（ｂ）に示すように、注入基板１０２のトランジスタ形成面を研削及び研磨して平滑にする。なお、この面を鏡面状にする場合には、研削及び研磨に加えてエッチングを施しても良い。また、支持基板１０１に対しては、注入基板１０２との貼合せ面からボロンイオンを注入して拡散させ、Ｐ＋層１０４を形成する。図８は、コレクタ層の不純物濃度と支持基板への不純物ドーズ量及びシリコン酸化膜の膜厚との関係を示すグラフである。図８に示すように、コレクタ層の不純物濃度は、支持基板１０１への不純物ドーズ量及びシリコン酸化膜１０５の膜厚に依存することが分かった。発明者が行ったシミュレーション及び実験結果の評価から、Ｐ＋層１０４の不純物濃度を１Ｅ１８／ｃｍ−３以上とすれば、後述する熱抜け工程によってＰ＋型コレクタ層１１３を所定の不純物濃度範囲内に確実に形成できることが分かった。そして、支持基板１０１を高温酸素雰囲気中に曝露し、支持基板１０１の表面を熱酸化させてシリコン酸化膜１０５を成膜させる。なお、シリコン酸化膜１０５は、注入基板１０２のとの貼合せ面においては所定膜厚となるように成膜する必要がある。
【００１６】
なお、前述のように、シリコン酸化膜１０５の膜厚は、コレクタ層の不純物濃度に影響を与えるものであり、７０ｎｍ以下にすることが好ましいことが分かった。すなわち、この範囲であれば、製造工程において多少のばらつきがあったとしても、熱抜けによってＰ＋型コレクタ層１１３を所定の厚さに確実に形成できるからである。また、注入基板１０２のとの貼合せ面以外の面については、まったく成膜しなくてもよく、または所定膜厚となるように成膜させなくてもよい。
【００１７】
また、注入基板１０２に対しては、その表面にエピタキシャル成長によってＮ＋型エピタキシャル膜１１７を成膜させる。なお、Ｎ＋型エピタキシャル膜１１７については、支持基板１０１のとの貼合せ面には所定膜厚となるように成膜する必要がある。しかし、支持基板１０１の周側面には、まったく成膜しなくてもよく、または所定膜厚に成膜しなくてもよい。さらに、支持基板１０１との貼合せ面に背向する面には、成膜させるとこれ以降の工程においてこの膜を除去しなければならないので成膜させないようにする。
【００１８】
次に、図２（ｃ）に示すように、支持基板１０１と注入基板１０２とを加熱して貼り合せる。そして、図２（ｄ）に示すように、エッチングによって注入基板１０２の周側面に形成されたＮ＋型エピタキシャル膜１１７を除去する。この部分を除去することによって、これ以降の工程で注入基板１０２の周辺に亀裂を生じることを防止できる。
【００１９】
次に、図３（ｅ）に示すように、注入基板１０２の支持基板１０１のとの貼合せ面に背向する面からイオンを注入して拡散させて、Ｐ＋型ベース領域１０８及びＮ＋型エミッタ領域１０９を形成する。さらに、ゲート絶縁膜１１０、ゲート電極膜１１１、層間絶縁膜１１２、Ｐ＋型コレクタ層１１３、エミッタ電極膜１１４を形成することによって、注入基板１０２にＭＯＳ型電解効果トランジスタ（ＭＯＳＦＥＴ）の構成を形成する。なお、Ｐ＋型ベース領域１０８及びＮ＋型エミッタ領域１０９は、図３の奥行き方向に長く形成して、注入基板１０２を平面的に見たときにストライプ状の模様を呈するように形成してもよいし、短く形成してマトリックス状に多数配置してもよい。
【００２０】
そして、図３（ｆ）に示すように、支持基板１０１を加熱し、Ｐ＋層１０４に含まれるボロンイオンを、シリコン酸化膜１０５を介して注入基板１０２に浸透させる、いわゆる熱抜けを行う。これによって、支持基板１０２にＰ＋型コレクタ層１１３が形成される。このような熱抜けにおいては、相当長時間に渡って加熱しない限り、ボロンイオンが１０μｍあるいはそれ以上深く浸透することはない。なお、その厚さは５μｍ以下とすることが好ましいが、製造工程上のばらつきにより、Ｐ＋型コレクタ層１１３が形成されない部分ができることを防止するために、１μｍ以上の厚さを確保することが望ましい。そして、図４（ｇ）に示すように、研削、エッチングなどによって支持基板１０２を除去し、最後に、図４（ｈ）に示すように、コレクタ電極膜１１５を形成する。以上のように、この実施の形態においては、Ｐ＋型コレクタ層１１３を非常に薄く形成することができるので、絶縁ゲート型バイポーラトランジスタ全体の薄型化を図ることも容易になる。
【００２１】
本発明の第２の実施の形態に係る絶縁ゲート型バイポーラトランジスタの製造方法の一例を図面に基づいて詳細に説明する。図５ないし図７は、本発明の第２の実施の形態に係る絶縁ゲート型バイポーラトランジスタの製造方法を示す断面図（１）〜（３）である。図５ないし図７において、１１６はＰ＋層であり、その他の符号は図１ないし図４と同じものを示す。
【００２２】
この実施の形態においては、図５（ａ）に示すように、支持基板１０１として不純物濃度を１Ｅ１８／ｃｍ−３以上としたＰ＋型のシリコン基板を用いる。したがって、図１（ｂ）に示すような、注入基板１０２にＰ＋層１０４を形成する工程が不要である。なお、図６及び図７に示す工程は、第１の実施の形態と同じものであるので説明を省略する。また、図７以降の工程は、図４に示したものと同じである。したがって、この実施の形態においても、Ｐ＋型コレクタ層１１３を非常に薄く形成することができる。
【００２３】
なお、以上の実施の形態の説明においては、プレーナー型のものに基づいて説明したが、トレンチゲートを形成した絶縁ゲート型バイポーラトランジスタに対しても好ましく適用できる。また、支持基板１０１の注入基板１０２との貼合せ面側からＰ型の不純物を選択的に注入し、支持基板１０１にＰ＋層１０４を部分的に形成することにより、支持基板１０１に部分的に形成されたＰ＋層１０４の不純物を、シリコン酸化膜１０５を介してＮ＋型バッファ層１０７に浸透させ、Ｎ＋型バッファ層１０７の表層にＰ＋型コレクタ層１１３が部分的に形成されるようにできる。このようにすれば、Ｐ＋型コレクタ層１１３が形成されない部分はＭＯＳＦＥＴの構成になるので、ＩＧＢＴとＭＯＳＦＥＴとの中間的な特性を持つ素子を形成することができる。
【００２４】
【発明の効果】
以上のように、本発明は、Ｎ−型の注入基板と支持基板を貼り合わせる工程を含む絶縁ゲート型バイポーラトランジスタの製造方法において、前記注入基板及び前記支持基板を準備する第１の工程と、前記注入基板の、少なくとも前記支持基板との貼合せ面上にエピタキシャル成長によってＮ＋層を形成する第２の工程と、前記支持基板のトランジスタ形成面を平滑にする第３の工程と、前記支持基板の、前記注入基板との貼合せ面上に絶縁膜を形成する第４の工程と、前記注入基板と前記支持基板を貼り合わせる第５の工程と、前記注入基板のうち不要な部分を除去する第６の工程と、前記注入基板のトランジスタ形成面側にトランジスタ構造を形成する第７の工程と、前記支持基板を加熱し、前記支持基板に含まれるＰ型の不純物を、前記絶縁膜を介して前記Ｎ＋層に浸透させ、該Ｎ＋層の表層にＰ＋層を形成する第８の工程を有するので、数μｍ程度あるいはそれ以下の厚さのコレクタ層を形成することが容易となる。ひいては、絶縁ゲート型バイポーラトランジスタ全体の薄型化を図ることも容易になる。
【００２５】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る絶縁ゲート型バイポーラトランジスタの製造方法を示す断面図（１）である。
【図２】本発明の第１の実施の形態に係る絶縁ゲート型バイポーラトランジスタの製造方法を示す断面図（２）である。
【図３】本発明の第１の実施の形態に係る絶縁ゲート型バイポーラトランジスタの製造方法を示す断面図（３）である。
【図４】本発明の第１の実施の形態に係る絶縁ゲート型バイポーラトランジスタの製造方法を示す断面図（４）である。
【図５】本発明の第２の実施の形態に係る絶縁ゲート型バイポーラトランジスタの製造方法を示す断面図（１）である。
【図６】本発明の第２の実施の形態に係る絶縁ゲート型バイポーラトランジスタの製造方法を示す断面図（２）である。
【図７】本発明の第２の実施の形態に係る絶縁ゲート型バイポーラトランジスタの製造方法を示す断面図（３）である。
【図８】コレクタ層の不純物濃度と支持基板への不純物ドーズ量及びシリコン酸化膜の膜厚との関係を示すグラフである。
【図９】従来技術に係る絶縁ゲート型バイポーラトランジスタの製造方法を示す断面図（１）である。
【図１０】従来技術に係る絶縁ゲート型バイポーラトランジスタの製造方法を示す断面図（２）である。
【符号の簡単な説明】
１０１  支持基板
１０２  注入基板
１０３  Ｎ型層
１０４  Ｐ＋層
１０５  シリコン酸化膜
１０６  Ｎ−型ドリフト層
１０７  Ｎ＋型バッファ層
１０８  Ｐ＋型ベース領域
１０９  Ｎ＋型エミッタ領域
１１０  ゲート絶縁膜
１１１  ゲート電極膜
１１２  層間絶縁膜
１１３  Ｐ＋型コレクタ層
１１４  エミッタ電極膜
１１５  コレクタ電極膜
１１６  Ｐ＋層
１１７  Ｎ＋型エピタキシャル膜
２０１  支持基板
２０２  注入基板
２０６  Ｎ−型ドリフト層
２０７  Ｎ＋型バッファ層
２０８  Ｐ＋型ベース領域
２０９  Ｎ＋型エミッタ領域
２１０  ゲート絶縁膜
２１１  ゲート電極膜
２１２  層間絶縁膜
２１３  Ｐ＋型コレクタ層
２１４  エミッタ電極膜
２１５  コレクタ電極膜
２２１  絶縁膜
２２２  絶縁膜
【図１】
2004319813.tif 000003
【図２】
2004319813.tif 000004
【図３】
2004319813.tif 000005
【図４】
2004319813.tif 000006
【図５】
2004319813.tif 000007
【図６】
2004319813.tif 000008
【図７】
2004319813.tif 000009
【図８】
2004319813.tif 000010
【図９】
2004319813.tif 000011
【図１０】
2004319813.tif 000012