(57)【要約】【課題】高電圧系および低電圧系絶縁ゲート型トランジスタを搭載した半導体集積回路の安定した動作と高い歩留りとを容易に実現できるようにする。【解決手段】半導体基板１上に、低電圧系絶縁ゲート型トランジスタＣ、Ｄと、高電圧系絶縁ゲート型トランジスタＡ、Ｂとを搭載した半導体集積回路装置である。第１導電型の半導体基板１上に、第２導電型の半導体層２１が形成されている。第２導電型の半導体層２１上に、第１導電型の半導体層２３が形成されている。少なくとも第１導電型高電圧系絶縁ゲート型トランジスタＢを形成する領域の、第２導電型の半導体層２１と第１導電型の半導体層２３とに跨る部分に、第２導電型の埋め込み拡散層２２が形成されている。【選択図】      図１
2004335670.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に低電圧系絶縁ゲート型トランジスタと高電圧系絶縁ゲート型トランジスタとを搭載した半導体集積回路装置であって、第１導電型の半導体基板上に第２導電型の半導体層が形成され、前記第２導電型の半導体層上に第１導電型の半導体層が形成され、少なくとも第１導電型高電圧系絶縁ゲート型トランジスタを形成する領域の、前記第２導電型の半導体層と前記第１導電型の半導体層とに跨る部分に、第２導電型の埋め込み拡散層が形成されていることを特徴とする半導体集積回路装置。
【請求項２】
第１導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層および前記第１導電型高電圧系絶縁ゲート型トランジスタの分離領域となる第２導電型拡散層が、第２導電型の埋め込み拡散層と繋がっていることを特徴とする請求項１記載の半導体集積回路装置。
【請求項３】
第２導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層および前記第２導電型高電圧系絶縁ゲート型トランジスタの分離領域となる第１導電型拡散層が、第１導電型の半導体層中に形成されていることを特徴とする請求項１または２記載の半導体集積回路装置。
【請求項４】
第１導電型の半導体層内に、第１導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層と、第２導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層とが形成されていることを特徴とする請求項１から３までのいずれか１項記載の半導体集積回路装置。
【請求項５】
半導体基板上に低電圧系絶縁ゲート型トランジスタと高電圧系絶縁ゲート型トランジスタとを搭載した半導体集積回路装置の製造方法であって、第１導電型の半導体基板上に第２導電型の半導体層を形成する工程と、前記第２導電型の半導体層上の少なくとも第１導電型高電圧系絶縁ゲート型トランジスタを形成すべき領域に第２導電型の埋め込み拡散層を選択的に形成する工程と、前記第２導電型の半導体層上に第１導電型の半導体層を形成して、前記第２導電型の埋め込み拡散層を、前記第２導電型の半導体層と前記第１導電型の半導体層とに跨るように形成する工程とを含むことを特徴とする半導体集積回路装置の製造方法。
【請求項６】
第１導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層と、前記第１導電型高電圧系絶縁ゲート型トランジスタの分離拡散層となる第２導電型拡散層とを、前記第２導電型の埋め込み拡散層に繋がるように第１導電型の半導体層に形成する工程を含むことを特徴とする請求項５記載の半導体集積回路装置の製造方法。
【請求項７】
第２導電型高電圧系絶縁ゲート型トランジスタを形成すべき第１導電型の半導体層の領域に、第２導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層と前記第２導電型高電圧系絶縁ゲート型トランジスタの分離拡散層となる第１導電型拡散層とを形成する工程を含むことを特徴とする請求項５または６記載の半導体集積回路装置の製造方法。
【請求項８】
第１導電型低電圧系絶縁ゲート型トランジスタを形成すべき第１導電型の半導体層の領域に、前記第１導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層を形成する工程と、第２導電型低電圧系絶縁ゲート型トランジスタを形成すべき前記第１導電型の半導体層の領域に、前記第２導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層を形成する工程とを含むことを特徴とする請求項５から７までのいずれか１項記載の半導体集積回路装置の製造方法。
【請求項９】
半導体基板上に低電圧系絶縁ゲート型トランジスタと高電圧系絶縁ゲート型トランジスタとを搭載した半導体集積回路装置であって、第１導電型の半導体基板上に第２導電型の半導体層が形成され、前記第２導電型の半導体層上に第１導電型の半導体層が形成されていることを特徴とする半導体集積回路装置。
【請求項１０】
第１導電型の半導体層内に、第１導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層と前記第１導電型高電圧系絶縁ゲート型トランジスタの分離領域となる第２導電型拡散層とが、前記第２導電型の半導体層と繋がるように形成されていることを特徴とする請求項９記載の半導体集積回路装置。
【請求項１１】
第１導電型の半導体層内に、第２導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層と前記第２導電型高電圧系絶縁ゲート型トランジスタの分離拡散層となる第１導電型拡散層とが形成されていることを特徴とする請求項９または１０記載の半導体集積回路装置。
【請求項１２】
第１導電型の半導体層内に、第１導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層と、第２導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層とが形成されていることを特徴とする請求項９から１１までのいずれか１項記載の半導体集積回路装置。
【請求項１３】
半導体基板上に低電圧系絶縁ゲート型トランジスタと高電圧系絶縁ゲート型トランジスタとを搭載した半導体集積回路装置の製造方法であって、第１導電型の半導体基板上に第２導電型の半導体層を形成する工程と、前記第２導電型の半導体層上に第１導電型の半導体層を形成する工程とを含むことを特徴とする半導体集積回路装置の製造方法。
【請求項１４】
第１導電型の半導体層内に、第１導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層と、前記第１導電型高電圧系絶縁ゲート型トランジスタの分離拡散層となる第２導電型拡散層とを、第２導電型の半導体層と繋がるように形成する工程を含むことを特徴とする請求項１３記載の半導体集積回路装置の製造方法。
【請求項１５】
第１導電型の半導体層内に、第２導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層と、前記第２導電型高電圧系絶縁ゲート型トランジスタの分離拡散層となる第１導電型拡散層とを形成する工程を含むことを特徴とする請求項１３または１４記載の半導体集積回路装置の製造方法。
【請求項１６】
第１導電型の半導体層内に、第１導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層を形成する工程と、前記第１導電型の半導体層に、第２導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層を形成する工程とを含むことを特徴とする請求項１３から１５までのいずれか１項記載の半導体集積回路装置の製造方法。
【請求項１７】
半導体基板上に低電圧系絶縁ゲート型トランジスタと高電圧系絶縁ゲート型トランジスタを搭載した半導体集積回路装置であって、
第１導電型の半導体基板上に第２導電型の半導体層が形成され、
前記第２導電型の半導体層上に第１導電型または第２導電型の半導体層が形成され、
少なくとも第１導電型高電圧系絶縁ゲート型トランジスタを形成すべき領域における前記第２導電型の半導体層と前記第１導電型または第２導電型の半導体層とに跨る第２導電型の埋め込み拡散層が形成され、
少なくとも第２導電型高電圧系絶縁ゲート型トランジスタを形成すべき領域と第１導電型および第２導電型低電圧系絶縁ゲート型トランジスタを形成すべき領域とにおいて、前記第２導電型の半導体層と前記第１導電型または第２導電型の半導体層とに跨る第１導電型の埋め込み拡散層が形成されていることを特徴とする半導体集積回路装置。
【請求項１８】
第１導電型高電圧系絶縁ゲート型トランジスタを形成すべき領域の第１導電型または第２導電型の半導体層内に、前記第１導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層および前記第１導電型高電圧系絶縁ゲート型トランジスタの分離領域となる第２導電型拡散層が、第２導電型の埋め込み拡散層と繋がるように形成されていることを特徴とする請求項１７記載の半導体集積回路装置。
【請求項１９】
第１導電型または第２導電型の半導体層内に、前記第２導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層と、前記第２導電型高電圧系絶縁ゲート型トランジスタの分離拡散層となる第１導電型拡散層とが、第１導電型の埋め込み拡散層と繋がるように形成されていることを特徴とする請求項１７または１８記載の半導体集積回路装置。
【請求項２０】
第１導電型の埋め込み拡散層上の第１導電型または第２導電型の半導体層中に、第１導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層と、第２導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層とが形成されていることを特徴とする請求項１７から１９までのいずれか１項記載の半導体集積回路装置。
【請求項２１】
半導体基板上に低電圧系絶縁ゲート型トランジスタと高電圧系絶縁ゲート型トランジスタとを搭載した半導体集積回路装置の製造方法であって、第１導電型の半導体基板上に第２導電型の半導体層を形成する工程と、前記第２導電型の半導体層上の少なくとも第１導電型高電圧系絶縁ゲート型トランジスタを形成すべき領域に、第２導電型の埋め込み拡散層を選択的に形成する工程と、前記第２導電型の半導体層上の少なくとも第２導電型高電圧系絶縁ゲート型トランジスタを形成すべき領域に、第１導電型の埋め込み拡散層を選択的に形成する工程と、前記第２導電型の半導体層上に第１導電型または第２導電型の半導体層を形成して、前記第２導電型の埋め込み拡散層と前記第１導電型の埋め込み拡散層とを、それぞれ、前記第２導電型の半導体層と前記第１導電型または第２導電型の半導体層とに跨るように形成する工程とを含むことを特徴とする半導体集積回路装置の製造方法。
【請求項２２】
第１導電型または第２導電型の半導体層内に、第１導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層と、前記第１導電型高電圧系絶縁ゲート型トランジスタの分離拡散層となる第２導電型拡散層とを、第２導電型の埋め込み拡散層と繋がるように形成する工程を含むことを特徴とする請求項２１記載の半導体集積回路装置の製造方法。
【請求項２３】
第１導電型または第２導電型の半導体層内に、第２導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層と、前記第２導電型高電圧系絶縁ゲート型トランジスタの分離拡散層となる第１導電型拡散層とを、第１導電型の埋め込み拡散層と繋がるように形成する工程を含むことを特徴とする請求項２１または２２記載の半導体集積回路装置の製造方法。
【請求項２４】
第１導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層を第１導電型または第２導電型の半導体層内に形成する工程と、第２導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層を前記第１導電型または第２導電型の半導体層内に形成する工程とを含むことを特徴とする請求項２１から２３までのいずれか１項記載の半導体集積回路装置の製造方法。
【請求項２５】
半導体基板上に低電圧系絶縁ゲート型トランジスタと高電圧系絶縁ゲート型トランジスタとを搭載した半導体集積回路装置であって、第１導電型の半導体基板上に第１の第２導電型の半導体層が形成され、前記第１の第２導電型の半導体層上に第２の第２導電型の半導体層が形成され、少なくとも第２導電型高電圧系絶縁ゲート型トランジスタを形成すべき領域と第１導電型および第２導電型低電圧系絶縁ゲート型トランジスタを形成すべき領域とに、前記第１の第２導電型の半導体層と前記第２の第２導電型の半導体層とに跨る第１導電型の埋め込み拡散層が形成されていることを特徴とする半導体集積回路装置。
【請求項２６】
第２の第２導電型の半導体層内に、第１導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層と、第１導電型高電圧系絶縁ゲート型トランジスタの分離領域となる第２導電型拡散層とが形成されていることを特徴とする請求項２５記載の半導体集積回路装置。
【請求項２７】
第２の第２導電型の半導体層内に、第２導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層と、前記第２導電型高電圧系絶縁ゲート型トランジスタの分離拡散層となる第１導電型拡散層とが、第１導電型の埋め込み拡散層と繋がるように形成されていることを特徴とする請求項２５または２６記載の半導体集積回路装置。
【請求項２８】
第２の第２導電型の半導体層内に、第１導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層と、第２導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層とが形成されていることを特徴とする請求項２５から２７までのいずれか１項記載の半導体集積回路装置。
【請求項２９】
半導体基板上に低電圧系絶縁ゲート型トランジスタと高電圧系絶縁ゲート型トランジスタとを搭載した半導体集積回路装置の製造方法であって、第１導電型の半導体基板上に第１の第２導電型の半導体層を形成する工程と、前記第１の第２導電型の半導体層上における少なくとも第２導電型高電圧系絶縁ゲート型トランジスタを形成すべき領域と第１導電型および第２導電型低電圧系絶縁ゲート型トランジスタを形成すべき領域とに、第１導電型の埋め込み拡散層を選択的に形成する工程と、前記第１の第２導電型の半導体層上に第２の第２導電型の半導体層を形成して、前記第１導電型の埋め込み拡散層が前記第１の第２導電型の半導体層と前記第２の第２導電型の半導体層とに跨るように形成する工程とを含むことを特徴とする半導体集積回路装置の製造方法。
【請求項３０】
第２の第２導電型の半導体層内に、第１導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層と、前記第１導電型高電圧系絶縁ゲート型トランジスタの分離拡散層となる第２導電型拡散層とを形成する工程を含むことを特徴とする請求項２９記載の半導体集積回路装置の製造方法。
【請求項３１】
第２の第２導電型の半導体層内に、第２導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層と、前記第２導電型高電圧系絶縁ゲート型トランジスタの分離拡散層となる第１導電型拡散層とを、前記第１導電型埋め込み拡散層に繋がるように形成する工程を含むことを特徴とする請求項２９または３０記載の半導体集積回路装置の製造方法。
【請求項３２】
第２の第２導電型の半導体層内に、第１導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層と、第２導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層とを形成する工程を含むことを特徴とする請求項２９から３１までのいずれか１項記載の半導体集積回路装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路装置およびその製造方法に関し、特に高電圧系絶縁ゲート型トランジスタを搭載する半導体集積回路装置およびその製造方法に関し、また特に、正負両電圧を供給する電源（以下、「±電源」と記述する）を使用する高電圧系絶縁ゲート型トランジスタを搭載する半導体集積回路装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
図１３は、特許文献１に記載された従来の±電源を使用する高電圧系絶縁ゲート型トランジスタと低電圧系絶縁ゲート型トランジスタとを同時に搭載する半導体集積回路装置の断面構造図である。この図１３の半導体集積回路装置は、Ｐ型の部分とＮ型の部分とを共に有した構成であるが、ここでは、その一方を「第１導電型」と称し、他方を「第２導電型」と称する。
【０００３】
すなわち、図１３の半導体集積回路装置は、第２導電型高電圧系絶縁ゲート型トランジスタＡの領域と、第１導電型高電圧系絶縁ゲート型トランジスタＢの領域と、第２導電型低電圧系絶縁ゲート型トランジスタＣの領域と、第１導電型低電圧系絶縁ゲート型トランジスタＤの領域とを有する。１は第１導電型の半導体基板、２は深いウェルを構成する第２導電型拡散層、３は第２導電型高電圧系絶縁ゲート型トランジスタＡのウェルとなる第１導電型拡散層、４は第１導電型高電圧系絶縁ゲート型トランジスタＢのウェルとなる第２導電型拡散層、５は第２導電型低電圧系絶縁ゲート型トランジスタＣのウェルとなる第１導電型拡散層、６は第１導電型低電圧系絶縁ゲート型トランジスタＤのウェルとなる第２導電型拡散層である。また、７は第２導電型高電圧系絶縁ゲート型トランジスタＡのソース・ドレインオフセット拡散層となる第２導電型拡散層、８は第１導電型高電圧系絶縁ゲート型トランジスタＢのソース・ドレインオフセット拡散層となる第１導電型拡散層である。９は、素子分離絶縁膜であって、各高電圧系絶縁ゲート型トランジスタＡ、Ｂのソース・ドレインオフセット拡散層領域にも形成されている。
【０００４】
１０はトランジスタのゲート電極、１１は第２導電型低電圧系絶縁ゲート型トランジスタＣのＬＤＤを構成する第２導電型拡散層、１２は第１導電型低電圧系絶縁ゲート型トランジスタＤのＬＤＤを構成する第１導電型拡散層、１３は第２導電型低電圧系絶縁ゲート型トランジスタＣのソース・ドレインを構成する第２導電型拡散層、１４は第１導電型低電圧系絶縁ゲート型トランジスタＤのソース・ドレインを構成する第１導電型拡散層、１５は第２導電型高電圧系絶縁ゲート型トランジスタＡのソース・ドレインを構成する第２導電型拡散層、１６は第１導電型高電圧系絶縁ゲート型トランジスタＢのソース・ドレインを構成する第１導電型拡散層、１７は第２導電型高電圧系絶縁ゲート型トランジスタＡのウェルコンタクトを構成する第１導電型拡散層、１８は第１導電型高電圧系絶縁ゲート型トランジスタＢのウェルコンタクトを構成する第２導電型拡散層である。
【０００５】
次に、図１３の半導体集積回路装置において、第１導電型をＰ型、第２導電型をＮ型とし、±２０Ｖ電源を使用する場合について説明する。この半導体集積回路装置を動作させると、Ｐ型高電圧系絶縁ゲート型トランジスタＢのＰ型ソースドレインオフセット拡散層８の電位は±約２０Ｖの範囲で変化する。通常、Ｐ型絶縁ゲート型トランジスタを構成するＮ型ウェルはＰ型ソース・ドレインと同電位またはソース・ドレインよりも高い電位に設定する必要がある。したがって、Ｐ型高電圧系絶縁ゲート型トランジスタＢを構成するＮ型ウェル４の電位は２０Ｖ以上に設定する必要がある。
【０００６】
同様に、Ｎ型高電圧系絶縁ゲート型トランジスタＡのＮ型ソースドレインオフセット拡散層７の電位も、また±約２０Ｖの範囲で変化する。通常、Ｎ型絶縁ゲート型トランジスタを構成するＰ型ウェルはＮ型ソース・ドレインと同電位またはソース・ドレインよりも低い電位に設定する必要がある。したがって、Ｎ型高電圧系絶縁ゲート型トランジスタＡのＰ型ウェル３の電位は−２０Ｖ以下に設定する必要がある。
【０００７】
一方、例えば±５Ｖ電源を使用するＰ型低電圧系絶縁ゲート型トランジスタＤを構成するＮ型ウェル６の電位は５Ｖに設定し、Ｎ型低電圧系絶縁ゲート型トランジスタＣを構成するＰ型ウェル５の電位は０Ｖに設定する。
【０００８】
従来の構造では、Ｐ型半導体基板１とＰ型ウェル５とは電気的に導通しているため同電位となり、Ｐ型半導体基板１の電位は０Ｖとなる。また、深いＮ型ウェル２はＮ型ウェル４と電気的に導通しているため同電位となる。すなわち、深いＮ型ウェル２の電位は２０Ｖとなる。
【０００９】
【特許文献１】
特開２００２−３４３８８４号公報
【００１０】
【発明が解決しようとする課題】
従来の構造において、Ｐ型ウェル３の電位を−２０Ｖ、Ｎ型ウェル４の電位を２０Ｖ、Ｐ型ウェル５の電位を０Ｖに設定した場合について考える。この場合、深いＮ型ウェル２の電位は２０Ｖ、半導体基板１の電位は０Ｖである。また、深いＮ型ウェル２により、Ｐ型ウェル３とＰ型ウェル５とは電気的に分離されている。このようにバイアスすると、Ｐ型ウェル３とＮ型ウェル２との間には４０Ｖの電位差が生じ、またＮ型ウェル２と半導体基板１との間には２０Ｖの電位差が生じ、Ｎ型ウェル２中にかなり大きく空乏層が広がる。そのため、半導体基板１からＰ型ウェル３の方向へ電流（パンチスルー）が流れやすい。
【００１１】
このパンチスルーによる耐圧不良を生じることなくトランジスタを動作させるためには、深いＮ型ウェル２の拡散深さとして１０μｍ以上が必要となる。その場合に、例えば、不純物濃度１Ｅ１５ｃｍ−３のＰ型基板に対し濃度１Ｅ１６ｃｍ−３、拡散深さ１０μｍのＮ型ウェルを形成するためには、リンを不純物とした場合に１２００℃で３０時間程度の熱拡散が必要となる。このため、プロセスの処理時間が長くなるばかりでなく、高温長時間の熱処理によりシリコン基板の結晶性が劣化し、欠陥のために製造歩留りが低下するという問題があった。こうした問題は、生産性を向上させるなどのために半導体基板を大口径にするほど顕在化するものであった。
【００１２】
本発明は、このような従来の半導体集積回路装置に存在した問題を解決し、高電圧系および低電圧系絶縁ゲート型トランジスタを搭載する半導体集積回路の安定した動作と高い歩留りとを容易に実現できるようにすることを目的とする。
【００１３】
【課題を解決するための手段】
この課題を解決するための手段を列挙すると以下のようになる。
（１）半導体基板上に低電圧系絶縁ゲート型トランジスタと高電圧系絶縁ゲート型トランジスタとを搭載した半導体集積回路装置であって、第１導電型の半導体基板上に第２導電型の半導体層が形成され、前記第２導電型の半導体層上に第１導電型の半導体層が形成され、少なくとも第１導電型高電圧系絶縁ゲート型トランジスタを形成する領域の、前記第２導電型の半導体層と前記第１導電型の半導体層とに跨る部分に、第２導電型の埋め込み拡散層が形成されている半導体集積回路装置。
【００１４】
（２）第１導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層および前記第１導電型高電圧系絶縁ゲート型トランジスタの分離領域となる第２導電型拡散層が、第２導電型の埋め込み拡散層と繋がっている（１）の半導体集積回路装置。
【００１５】
（３）第２導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層および前記第２導電型高電圧系絶縁ゲート型トランジスタの分離領域となる第１導電型拡散層が、第１導電型の半導体層中に形成されている（１）または（２）の半導体集積回路装置。
【００１６】
（４）第１導電型の半導体層内に、第１導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層と、第２導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層とが形成されている（１）または（２）または（３）の半導体集積回路装置。
【００１７】
（５）半導体基板上に低電圧系絶縁ゲート型トランジスタと高電圧系絶縁ゲート型トランジスタとを搭載した半導体集積回路装置の製造方法であって、第１導電型の半導体基板上に第２導電型の半導体層を形成する工程と、前記第２導電型の半導体層上の少なくとも第１導電型高電圧系絶縁ゲート型トランジスタを形成すべき領域に第２導電型の埋め込み拡散層を選択的に形成する工程と、前記第２導電型の半導体層上に第１導電型の半導体層を形成して、前記第２導電型の埋め込み拡散層を、前記第２導電型の半導体層と前記第１導電型の半導体層とに跨るように形成する工程とを含む半導体集積回路装置の製造方法。
【００１８】
（６）第１導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層と、前記第１導電型高電圧系絶縁ゲート型トランジスタの分離拡散層となる第２導電型拡散層とを、前記第２導電型の埋め込み拡散層に繋がるように第１導電型の半導体層に形成する工程を含む（５）の半導体集積回路装置の製造方法。
【００１９】
（７）第２導電型高電圧系絶縁ゲート型トランジスタを形成すべき第１導電型の半導体層の領域に、第２導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層と前記第２導電型高電圧系絶縁ゲート型トランジスタの分離拡散層となる第１導電型拡散層とを形成する工程を含む（５）または（６）の半導体集積回路装置の製造方法。
【００２０】
（８）第１導電型低電圧系絶縁ゲート型トランジスタを形成すべき第１導電型の半導体層の領域に、前記第１導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層を形成する工程と、第２導電型低電圧系絶縁ゲート型トランジスタを形成すべき前記第１導電型の半導体層の領域に、前記第２導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層を形成する工程とを含む（５）または（６）または（７）の半導体集積回路装置の製造方法。
【００２１】
（９）半導体基板上に低電圧系絶縁ゲート型トランジスタと高電圧系絶縁ゲート型トランジスタとを搭載した半導体集積回路装置であって、第１導電型の半導体基板上に第２導電型の半導体層が形成され、前記第２導電型の半導体層上に第１導電型の半導体層が形成されている半導体集積回路装置。
【００２２】
（１０）第１導電型の半導体層内に、第１導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層と前記第１導電型高電圧系絶縁ゲート型トランジスタの分離領域となる第２導電型拡散層とが、前記第２導電型の半導体層と繋がるように形成されている（９）の半導体集積回路装置。
【００２３】
（１１）第１導電型の半導体層内に、第２導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層と前記第２導電型高電圧系絶縁ゲート型トランジスタの分離拡散層となる第１導電型拡散層とが形成されている（９）または（１０）の半導体集積回路装置。
【００２４】
（１２）第１導電型の半導体層内に、第１導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層と、第２導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層とが形成されている（９）または（１０）または（１１）の半導体集積回路装置。
【００２５】
（１３）半導体基板上に低電圧系絶縁ゲート型トランジスタと高電圧系絶縁ゲート型トランジスタとを搭載した半導体集積回路装置の製造方法であって、第１導電型の半導体基板上に第２導電型の半導体層を形成する工程と、前記第２導電型の半導体層上に第１導電型の半導体層を形成する工程とを含む半導体集積回路装置の製造方法。
【００２６】
（１４）第１導電型の半導体層内に、第１導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層と、前記第１導電型高電圧系絶縁ゲート型トランジスタの分離拡散層となる第２導電型拡散層とを、第２導電型の半導体層と繋がるように形成する工程を含む（１３）の半導体集積回路装置の製造方法。
【００２７】
（１５）第１導電型の半導体層内に、第２導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層と、前記第２導電型高電圧系絶縁ゲート型トランジスタの分離拡散層となる第１導電型拡散層とを形成する工程を含む（１３）または（１４）の半導体集積回路装置の製造方法。
【００２８】
（１６）第１導電型の半導体層内に、第１導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層を形成する工程と、前記第１導電型の半導体層に、第２導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層を形成する工程とを含む（１３）または（１４）または（１５）の半導体集積回路装置の製造方法。
【００２９】
（１７）半導体基板上に低電圧系絶縁ゲート型トランジスタと高電圧系絶縁ゲート型トランジスタを搭載した半導体集積回路装置であって、第１導電型の半導体基板上に第２導電型の半導体層が形成され、前記第２導電型の半導体層上に第１導電型または第２導電型の半導体層が形成され、少なくとも第１導電型高電圧系絶縁ゲート型トランジスタを形成すべき領域における前記第２導電型の半導体層と前記第１導電型または第２導電型の半導体層とに跨る第２導電型の埋め込み拡散層が形成され、少なくとも第２導電型高電圧系絶縁ゲート型トランジスタを形成すべき領域と第１導電型および第２導電型低電圧系絶縁ゲート型トランジスタを形成すべき領域とにおいて、前記第２導電型の半導体層と前記第１導電型または第２導電型の半導体層とに跨る第１導電型の埋め込み拡散層が形成されている半導体集積回路装置。
【００３０】
（１８）第１導電型高電圧系絶縁ゲート型トランジスタを形成すべき領域の第１導電型または第２導電型の半導体層内に、前記第１導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層および前記第１導電型高電圧系絶縁ゲート型トランジスタの分離領域となる第２導電型拡散層が、第２導電型の埋め込み拡散層と繋がるように形成されている（１７）の半導体集積回路装置。
【００３１】
（１９）第１導電型または第２導電型の半導体層内に、前記第２導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層と、前記第２導電型高電圧系絶縁ゲート型トランジスタの分離拡散層となる第１導電型拡散層とが、第１導電型の埋め込み拡散層と繋がるように形成されている（１７）または（１８）の半導体集積回路装置。
【００３２】
（２０）第１導電型の埋め込み拡散層上の第１導電型または第２導電型の半導体層中に、第１導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層と、第２導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層とが形成されている（１７）または（１８）または（１９）の半導体集積回路装置。
【００３３】
（２１）半導体基板上に低電圧系絶縁ゲート型トランジスタと高電圧系絶縁ゲート型トランジスタとを搭載した半導体集積回路装置の製造方法であって、第１導電型の半導体基板上に第２導電型の半導体層を形成する工程と、前記第２導電型の半導体層上の少なくとも第１導電型高電圧系絶縁ゲート型トランジスタを形成すべき領域に、第２導電型の埋め込み拡散層を選択的に形成する工程と、前記第２導電型の半導体層上の少なくとも第２導電型高電圧系絶縁ゲート型トランジスタを形成すべき領域に、第１導電型の埋め込み拡散層を選択的に形成する工程と、前記第２導電型の半導体層上に第１導電型または第２導電型の半導体層を形成して、前記第２導電型の埋め込み拡散層と前記第１導電型の埋め込み拡散層とを、それぞれ、前記第２導電型の半導体層と前記第１導電型または第２導電型の半導体層とに跨るように形成する工程とを含む半導体集積回路装置の製造方法。
【００３４】
（２２）第１導電型または第２導電型の半導体層内に、第１導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層と、前記第１導電型高電圧系絶縁ゲート型トランジスタの分離拡散層となる第２導電型拡散層とを、第２導電型の埋め込み拡散層と繋がるように形成する工程を含む（２１）の半導体集積回路装置の製造方法。
【００３５】
（２３）第１導電型または第２導電型の半導体層内に、第２導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層と、前記第２導電型高電圧系絶縁ゲート型トランジスタの分離拡散層となる第１導電型拡散層とを、第１導電型の埋め込み拡散層と繋がるように形成する工程を含む（２１）または（２２）の半導体集積回路装置の製造方法。
【００３６】
（２４）第１導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層を第１導電型または第２導電型の半導体層内に形成する工程と、第２導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層を前記第１導電型または第２導電型の半導体層内に形成する工程とを含む（２１）または（２２）または（２３）の半導体集積回路装置の製造方法。
【００３７】
（２５）半導体基板上に低電圧系絶縁ゲート型トランジスタと高電圧系絶縁ゲート型トランジスタとを搭載した半導体集積回路装置であって、第１導電型の半導体基板上に第１の第２導電型の半導体層が形成され、前記第１の第２導電型の半導体層上に第２の第２導電型の半導体層が形成され、少なくとも第２導電型高電圧系絶縁ゲート型トランジスタを形成すべき領域と第１導電型および第２導電型低電圧系絶縁ゲート型トランジスタを形成すべき領域とに、前記第１の第２導電型の半導体層と前記第２の第２導電型の半導体層とに跨る第１導電型の埋め込み拡散層が形成されている半導体集積回路装置。
【００３８】
（２６）第２の第２導電型の半導体層内に、第１導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層と、第１導電型高電圧系絶縁ゲート型トランジスタの分離領域となる第２導電型拡散層とが形成されている（２５）の半導体集積回路装置。
【００３９】
（２７）第２の第２導電型の半導体層内に、第２導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層と、前記第２導電型高電圧系絶縁ゲート型トランジスタの分離拡散層となる第１導電型拡散層とが、第１導電型の埋め込み拡散層と繋がるように形成されている（２５）または（２６）の半導体集積回路装置。
【００４０】
（２８）第２の第２導電型の半導体層内に、第１導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層と、第２導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層とが形成されている（２５）または（２６）または（２７）の半導体集積回路装置。
【００４１】
（２９）半導体基板上に低電圧系絶縁ゲート型トランジスタと高電圧系絶縁ゲート型トランジスタとを搭載した半導体集積回路装置の製造方法であって、第１導電型の半導体基板上に第１の第２導電型の半導体層を形成する工程と、前記第１の第２導電型の半導体層上における少なくとも第２導電型高電圧系絶縁ゲート型トランジスタを形成すべき領域と第１導電型および第２導電型低電圧系絶縁ゲート型トランジスタを形成すべき領域とに、第１導電型の埋め込み拡散層を選択的に形成する工程と、前記第１の第２導電型の半導体層上に第２の第２導電型の半導体層を形成して、前記第１導電型の埋め込み拡散層が前記第１の第２導電型の半導体層と前記第２の第２導電型の半導体層とに跨るように形成する工程とを含む半導体集積回路装置の製造方法。
【００４２】
（３０）第２の第２導電型の半導体層内に、第１導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層と、前記第１導電型高電圧系絶縁ゲート型トランジスタの分離拡散層となる第２導電型拡散層とを形成する工程を含む（２９）の半導体集積回路装置の製造方法。
【００４３】
（３１）第２の第２導電型の半導体層内に、第２導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層と、前記第２導電型高電圧系絶縁ゲート型トランジスタの分離拡散層となる第１導電型拡散層とを、前記第１導電型埋め込み拡散層に繋がるように形成する工程を含む（２９）または（３０）の半導体集積回路装置の製造方法。
【００４４】
（３２）第２の第２導電型の半導体層内に、第１導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層と、第２導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層とを形成する工程を含む（２９）または（３０）または（３１）の半導体集積回路装置の製造方法。
【００４５】
【発明の実施の形態】
（第１の実施の形態）
本発明の第１の実施の形態について、図面を参照しながら説明する。図１は、本発明の第１の実施の形態の半導体集積回路装置の断面を示したものであり、高電圧系絶縁ゲート型トランジスタＡ、Ｂと低電圧系絶縁ゲート型トランジスタＣ、Ｄとを形成した状態を示す。図２は、図１の構造を形成する基本となる構造を取り出して示したものである。
【００４６】
図１において、１は第１導電型の半導体基板、４は第１導電型高電圧系絶縁ゲート型トランジスタＢのウェルとなる第２導電型拡散層、８は第１導電型高電圧系絶縁ゲート型トランジスタＢのソース・ドレインオフセット拡散層となる第１導電型拡散層、１０はトランジスタのゲート電極、１６は第１導電型高電圧系絶縁ゲート型トランジスタＢのソースドレインを構成する第１導電型拡散層、１８は第１導電型高電圧系絶縁ゲート型トランジスタＢのウェルコンタクトを構成する第２導電型拡散層、２１は第２導電型の半導体層、２３は第１導電型の半導体層、２５は第１導電型高電圧系絶縁ゲート型トランジスタＢの分離拡散層となる第２導電型拡散層である。そして第２導電型ウェル拡散層４、第１導電型ソース・ドレインオフセット拡散層８、第２導電型分離拡散層２５の下部には、第２導電型の埋め込み拡散層２２が形成されている。
【００４７】
３は第２導電型高電圧系絶縁ゲート型トランジスタＡのウェルとなる第１導電型拡散層、７は第２導電型高電圧系絶縁ゲート型トランジスタＡのソース・ドレインオフセット拡散層となる第２導電型拡散層、１５は第２導電型高電圧系絶縁ゲート型トランジスタＡのソースドレインを構成する第２導電型拡散層、１７は第２導電型高電圧系絶縁ゲート型トランジスタＡのウェルコンタクトを構成する第１導電型拡散層、２４は第２導電型高電圧系絶縁ゲート型トランジスタＡの分離拡散層となる第１導電型拡散層である。
【００４８】
図１において、他の部分は、図１３を用いた説明した従来のものとほぼ同じであるので、その詳細な説明を省略する。
【００４９】
図示のような±電源を使用する高電圧系絶縁ゲート型トランジスタＡ、Ｂを搭載する集積回路装置においては、第１導電型高電圧系絶縁ゲート型トランジスタＢを構成する第２導電型ウェル拡散層４と第１導電型低電圧系絶縁ゲート型トランジスタＤを構成する第２導電型ウェル拡散層６とを電気的に分離する必要がある。同様に、第１導電型の半導体基板１と第１導電型ソース・ドレインオフセット拡散層８とを電気的に分離する必要がある。
【００５０】
このような構成は、図１３を用いてすでに説明したように、従来においては、高温で長時間の熱拡散を必要とする拡散深さの深い第２導電型ウェル拡散層２を設けることにより実現していた。
【００５１】
これに対して、この第１の実施の形態では、第１導電型高電圧系絶縁ゲート型トランジスタＢにおいて、第１導電型の半導体基板１上に第２導電型の半導体層２１を有し、第１導電型高電圧系絶縁ゲート型トランジスタＢを形成する領域に、第２導電型の半導体層２１と第１導電型の半導体層２３とに跨るように第２導電型の埋め込み拡散層２２を有する構成としている。これによって第１導電型高電圧系絶縁ゲート型トランジスタＢを構成する第２導電型ウェル拡散層４と第１導電型低電圧系絶縁ゲート型トランジスタＤを構成する第２導電型ウェル拡散層６とを電気的に分離することを目的とした、従来の、製造時に高温かつ長時間の熱拡散を必要とする拡散深さの深い第２導電型ウェル拡散層２の形成は、不要となる。
【００５２】
すなわち、第１導電型高電圧系絶縁ゲート型トランジスタＢを形成すべき領域に設けられた第２導電型の埋め込み拡散層２２に繋がるように第２導電型ウェル拡散層４を設ければよく、これにより第２導電型の埋め込み拡散層２２を介して第２導電型ウェル拡散層４と第２導電型分離拡散層２５とが電気的に繋がり、これらがウェルとして働く。また、第２導電型の埋め込み拡散層２２により、第１導電型の半導体基板１と第１導電型ソース・ドレインオフセット拡散層８とは電気的に分離されている。すなわち、第１導電型高電圧系絶縁ゲート型トランジスタＢを構成する第２導電型ウェル拡散層４と第１導電型低電圧系絶縁ゲート型トランジスタＤを構成する第２導電型ウェル拡散層６の電位は独立に設定することができる。さらに、第１導電型の半導体基板１と第１導電型高電圧系絶縁ゲート型トランジスタＢの第１導電型ソース・ドレインオフセット拡散層８の電位も独立に設定することができる。
【００５３】
また、第２導電型高電圧系絶縁ゲート型トランジスタＡの領域では、第１導電型ウェル拡散層３と第２導電型低電圧系絶縁ゲート型トランジスタＣを構成する第１導電型ウェル拡散層５とを電気的に分離する必要があり、かつ第２導電型ソース・ドレインオフセット拡散層７と第２導電型ウェル拡散層４とを電気的に分離する必要がある。
【００５４】
このような構成も、従来は、高温かつ長時間の熱拡散を必要とする深い第２導電型ウェルを設けることにより実現していた。
これに対し、本発明の第１の実施の形態によれば、第２導電型の半導体層２１と、第２導電型の埋め込み拡散層２２とを有する構成としたので、第１導電型ウェル拡散層３と第１導電型ウェル拡散層５とを電気的に分離するための、製造時に高温かつ長時間の熱拡散を必要とする図１３の第２導電型ウェル拡散層２は不要となる。また、第２導電型ソース・ドレインオフセット拡散層７と第２導電型ウェル拡散層４とを電気的に分離するための、製造時に高温かつ長時間の熱拡散を必要とする拡散深さの深い第１導電型ウェルは不要となる。
【００５５】
すなわち、第１導電型ウェル拡散層３をその下部の第１導電型の半導体層２３に繋がるように設ければよく、これにより第１導電型の半導体層２３を介して第１導電型ウェル拡散層３と第１導電型分離拡散層２４とが電気的に繋がる。また、第２導電型の半導体層２１により、第１導電型ウェル拡散層３と、第１導電型ウェル拡散層５と第１導電型の半導体基板１とは電気的に分離されており、また第１導電型の半導体層２３により、第２導電型ウェル拡散層４と第２導電型ソース・ドレインオフセット拡散層７とが電気的に分離されている。このような構造によって、第１導電型ウェル拡散層３と第１導電型ウェル拡散層５と第１導電型の半導体基板１との電位を独立に設定することができ、さらに、第２導電型ウェル拡散層４と第２導電型ソース・ドレインオフセット拡散層７との電位を独立に設定することができる。
【００５６】
以上のように本第１の実施の形態によれば、±電源を使用する高電圧系絶縁ゲート型トランジスタＡ、Ｂを搭載する集積回路装置の構成を、従来のように１２００℃で３０時間という高温かつ長時間の熱処理を必要とすることなく、その代わりに、図２に示すように、第２導電型の半導体層２１と第１導電型の半導体層２３とをエピタキシャル法で形成する時の、例えば１０８０℃で１０分程度の熱処理と、埋め込み拡散層２２を拡散させるときの例えば１１５０℃で６時間程度の熱処理を行うだけで実現することができる。このため、製造プロセスの処理時間を短くでき、さらに高温で長時間の熱処理によるシリコン基板の結晶性劣化を回避できるので、安定した動作と高い製造歩留りとを容易に実現できる。
【００５７】
次に、図１の半導体集積回路装置の製造方法について、図３Ａおよび図３Ｂを参照しながら説明する。これら図３Ａおよび図３Ｂは、図１に示した本発明の第１の実施の形態の半導体集積回路装置の製造工程を説明するための断面図を示したものである。
【００５８】
まず、図３Ａ（ａ）に示すように、第１導電型の半導体基板１上に第２導電型の半導体層２１をエピタキシャル成長により形成する。その厚さは約４μｍ、成長温度は１０８０℃、その時間は約４分である。次に、第１導電型高電圧系絶縁ゲート型トランジスタＢを形成するための領域の下部に第２導電型の埋め込み拡散層２２を選択的に形成する。これは、例えばこの領域にイオン注入で不純物を注入した後、１１５０℃で６時間熱処理して形成する。その後、エピタキシャル成長により、第１導電型の半導体層２３を、厚さ６μｍ、成長温度１０８０℃、時間約６分で形成する。第１導電型の半導体層２３のエピタキシャル成長プロセス温度により、第２導電型の埋め込み拡散層２２はせり上がり、拡散により第２導電型の半導体層２１と第１導電型の半導体層２３とに跨る。
【００５９】
次に、図３Ａ（ｂ）に示すように、第２導電型高電圧系絶縁ゲート型トランジスタＡのウェル拡散層３、第２導電型低電圧系絶縁ゲート型トランジスタＣのウェル拡散層５、第１導電型高電圧系絶縁ゲート型トランジスタＢのソース・ドレインオフセット拡散層８、第２導電型高電圧系絶縁ゲート型トランジスタＡの分離拡散層２４となる各領域に、イオン注入によりボロン等の第１導電型の不純物イオンをドーピングする。
【００６０】
また、第１導電型高電圧系絶縁ゲート型トランジスタＢのウェル拡散層４、第１導電型低電圧系絶縁ゲート型トランジスタＤのウェル拡散層６、第２導電型高電圧系絶縁ゲート型トランジスタＢのソース・ドレインオフセット拡散層７、第１導電型高電圧系絶縁ゲート型トランジスタＢの分離拡散層２５となる各領域に、イオン注入によりリン等の第２導電型の不純物イオンをドーピングする。
【００６１】
さらに、熱拡散により、第２導電型高電圧系絶縁ゲート型トランジスタＡのウェルとなる第１導電型拡散層３、第２導電型低電圧系絶縁ゲート型トランジスタＣのウェルとなる第１導電型拡散層５、第１導電型高電圧系絶縁ゲート型トランジスタＢのソース・ドレインオフセット拡散層となる第１導電型拡散層８、第２導電型高電圧系絶縁ゲート型トランジスタＡの分離拡散層となる第１導電型拡散層２４を形成する。それと同時に、同じ熱処理によって、第１導電型高電圧系絶縁ゲート型トランジスタＢのウェルとなる第２導電型拡散層４、第１導電型低電圧系絶縁ゲート型トランジスタＤのウェルとなる第２導電型拡散層６、第２導電型高電圧系絶縁ゲート型トランジスタＡのソース・ドレインオフセット拡散層となる第２導電型拡散層７、第１導電型高電圧系絶縁ゲート型トランジスタＢの分離拡散層となる第２導電型拡散層２５を形成する。
【００６２】
この際、（１）第１導電型拡散層３、第１導電型拡散層５および第１導電型拡散層２４が第２導電型の半導体層２１により半導体基板１と電気的に分離され、また、（２）第１導電型拡散層８が、第２導電型の半導体層２１、第２導電型の埋め込み拡散層２２により半導体基板１と電気的に分離され、また、（３）第２導電型拡散層４と第２導電型拡散層２５が第２導電型の埋め込み拡散層２２に繋がれ、さらにまた、（４）第２導電型拡散層６と第２導電型拡散層７が第１導電型の半導体層２３により第２導電型の半導体層２１と電気的に分離されるような、温度および時間条件を設定して、熱拡散を行う。
【００６３】
次に、図３Ａ（ｃ）に示すように、素子分離絶縁膜９を選択的に設け、同一ウェル内の各トランジスタ間を電気的に分離する。
次に、図３Ｂ（ｄ）に示すように、ゲート酸化膜とトランジスタのゲートとなる導電膜とを成長した後、フォトリソグラフィーとドライエッチングにより各トランジスタのゲート電極１０を選択的に形成する。
【００６４】
次に、図３Ｂ（ｅ）に示すように、イオン注入により第２導電型の不純物イオンをドーピングすることによって、第２導電型低電圧系絶縁ゲート型トランジスタＣのＬＤＤを構成する第２導電型拡散層１１を形成する。さらにイオン注入により第１導電型の不純物イオンをドーピングすることによって、第１導電型低電圧系絶縁ゲート型トランジスタＤのＬＤＤを構成する第１導電型拡散層１２を形成した後、ＴＥＯＳ膜等の絶縁膜によりゲート側壁スペーサ（図示せず）を形成する。
【００６５】
次に、イオン注入により第２導電型の不純物イオンをドーピングすることによって、第２導電型低電圧系絶縁ゲート型トランジスタＣのソースドレインを構成する第２導電型拡散層１３、第２導電型高電圧系絶縁ゲート型トランジスタＡのソースドレインを構成する第２導電型拡散層１５、第１導電型高電圧系絶縁ゲート型トランジスタＢのウェルコンタクトを構成する第２導電型拡散層１８、第１導電型低電圧系絶縁ゲート型トランジスタＤのウェルコンタクトを構成する第２導電型拡散層（図示せず）を同時に形成する。
【００６６】
さらに、イオン注入により第１導電型の不純物イオンをドーピングすることによって、第１導電型低電圧系絶縁ゲート型トランジスタＤのソースドレインを構成する第１導電型拡散層１４、第１導電型高電圧系絶縁ゲート型トランジスタＢのソースドレインを構成する第１導電型拡散層１６、第２導電型高電圧系絶縁ゲート型トランジスタＡのウェルコンタクトを構成する第１導電型拡散層１７、第２導電型低電圧系絶縁ゲート型トランジスタＣのウェルコンタクトを構成する第１導電型拡散層（図示せず）を同時に形成する。
【００６７】
以上のように本実施の形態によれば、±電源を使用する高電圧系絶縁ゲート型トランジスタを搭載する集積回路装置を、従来のように高温かつ長時間の熱処理によるウェル形成を用いて製造する代わりに、エピタキシャル法による半導体層の成長と、埋め込み拡散層の熱処理とにより製造できるので、製造プロセスの処理時間を短くでき、さらに高温で長時間の熱処理によるシリコン基板の結晶性劣化を回避でき、半導体集積回路装置の安定した動作と高い歩留りとを容易に実現できる。
【００６８】
（第２の実施の形態）
本発明の第２の実施の形態について、図面を参照しながら説明する。図４は本発明の第２の実施の形態の半導体集積回路装置の断面を示し、図５はその半導体基板の下部の基本構造を取り出して示した断面図である。
【００６９】
図４において、１は第１導電型の半導体基板、４は第１導電型高電圧系絶縁ゲート型トランジスタＢのウェルとなる第２導電型拡散層、８は第１導電型高電圧系絶縁ゲート型トランジスタＢのソース・ドレインオフセット拡散層となる第１導電型拡散層、１０はトランジスタのゲート電極、１６は第１導電型高電圧系絶縁ゲート型トランジスタＢのソースドレインを構成する第１導電型拡散層、１８は第１導電型高電圧系絶縁ゲート型トランジスタＢのウェルコンタクトを構成する第２導電型拡散層、２１は第２導電型の半導体層、２３は第１導電型の半導体層、２５は第１導電型高電圧系絶縁ゲート型トランジスタＢの分離拡散層となる第２導電型拡散層である。
【００７０】
また、３は第２導電型高電圧系絶縁ゲート型トランジスタＡのウェルとなる第１導電型拡散層、７は第２導電型高電圧系絶縁ゲート型トランジスタＡのソース・ドレインオフセット拡散層となる第２導電型拡散層、１５は第２導電型高電圧系絶縁ゲート型トランジスタのソース・ドレインを構成する第２導電型拡散層、１７は第２導電型高電圧系絶縁ゲート型トランジスタＡのウェルコンタクトを構成する第１導電型拡散層、２４は第２導電型高電圧系絶縁ゲート型トランジスタＡの分離拡散層となる第１導電型拡散層である。
【００７１】
また、５は第２導電型低電圧系絶縁ゲート型トランジスタＣのウェルとなる第１導電型拡散層、６は第１導電型低電圧系絶縁ゲート型トランジスタＤのウェルとなる第２導電型拡散層、１１は第２導電型低電圧系絶縁ゲート型トランジスタＣのＬＤＤを構成する第２導電型拡散層、１２は第１導電型低電圧系絶縁ゲート型トランジスタＤのＬＤＤを構成する第１導電型拡散層、１３は第２導電型低電圧系絶縁ゲート型トランジスタＣのソース・ドレインを構成する第２導電型拡散層、１４は第１導電型低電圧系絶縁ゲート型トランジスタＤのソース・ドレインを構成する第１導電型拡散層である。９は素子分離絶縁膜である。
【００７２】
±電源を使用する高電圧系絶縁ゲート型トランジスタを搭載する集積回路装置において、第１導電型高電圧系絶縁ゲート型トランジスタＢでは、第２導電型ウェル拡散層４と第２導電型ウェル拡散層６、および、第１導電型半導体基板１と第１導電型ソース・ドレインオフセット拡散層８は、それぞれ互いに電気的に分離する必要がある。このような構成は、図１３を用いてすでに説明したように、従来においては、高温で長時間の熱拡散を必要とする拡散深さの深い第２導電型ウェル２を設けることにより実現していた。
【００７３】
これに対して、この第２の実施の形態では、図１３に示された深いウェル２を使用する代わりに、第１導電型の半導体基板１上に第２導電型の半導体層２１を有し、第２導電型の半導体層２１上に第１導電型の半導体層２３を有する構成としている。これにより、半導体層２１、２３は、ウェル４、６などを電気的に分離するためにも使用するものであるが、エピタキシャル法を用いることで、例えば１０８０℃で数十分程度の熱処理をするだけで製造することができ、従来のウェル２を形成するときに要した１２００℃で３０時間というような長時間の熱処理を回避することができる。
【００７４】
すなわち、基板に形成された第２導電型の半導体層２１に繋がるように第２導電型ウェル拡散層４を設ければよく、第２導電型の半導体層２１を介して第２導電型ウェル拡散層４と第２導電型分離拡散層２５とが電気的に繋がり、さらに第１導電型の半導体層２３により第２導電型ウェル拡散層４と第２導電型ウェル拡散層６とが電気的に分離される。また、第２導電型の半導体層２１により第１導電型の半導体基板１と第１導電型ソース・ドレインオフセット拡散層８とが電気的に分離される。これによって、第２導電型ウェル拡散層４と第２導電型ウェル拡散層６の電位を独立に設定することができ、さらに、第１導電型の半導体基板１と第１導電型ソース・ドレインオフセット拡散層８の電位も独立に設定することができる。
【００７５】
また、第２導電型高電圧系絶縁ゲート型トランジスタＡにおいては、第２導電型の半導体層２１により、第１導電型ウェル拡散層３を第１導電型ウェル拡散層５と電気的に分離できるのみならず、これを第１導電型の半導体基板１とも電気的に分離できる。すなわち、第１導電型の半導体基板１、第１導電型ウェル拡散層３、第１導電型ウェル拡散層５の電位を、それぞれ独立に設定することができる。また、第２導電型ソース・ドレインオフセット拡散層７と第２導電型ウェル拡散層４とは電気的に分離する必要があるが、このためには第１導電型の半導体層２３に繋がるように第１導電型ウェル拡散層３を設ければよい。また、第１導電型の半導体層２３を介して、第１導電型ウェル拡散層３と第１導電型分離拡散層２４とが電気的に繋がる。こうして第１導電型の半導体層２３により、第２導電型ウェル拡散層４と第２導電型ソース・ドレインオフセット拡散層７とが電気的に分離され、互いの電位を独立に設定することができる。
【００７６】
図５は、上述のように、図４の半導体集積回路装置の基板の下部の基本構造を取り出して示したものである。
次に図４の半導体集積回路装置の製造方法について、図６Ａおよび図６Ｂを参照しながら説明する。これら図６Ａおよび図６Ｂは、図４に示した本発明の第２の実施の形態の半導体集積回路装置の製造工程を説明するための断面図を示したものである。
【００７７】
まず、図６Ａ（ａ）に示すように、第１導電型の半導体基板１上に、第２導電型の半導体層２１を、エピタキシャル成長により、例えば温度１０８０℃、時間約４分で約４μｍの厚さに形成する。次に、第２導電型の半導体層２１上に、エピタキシャル成長により、温度１０８０℃、時間約６分で、約６μｍの厚さに第１導電型の半導体層２３を形成する。
【００７８】
次に、図６Ａ（ｂ）に示すように、第１導電型高電圧系絶縁ゲート型トランジスタＢのウェル拡散層４および分離拡散層２５となる各領域にイオン注入により第２導電型の不純物イオンをドーピングした後、第１の熱拡散により、第１導電型高電圧系絶縁ゲート型トランジスタＢのウェルを構成する第２導電型拡散層４、第２導電型拡散層２５を形成する。
【００７９】
次に、第２導電型高電圧系絶縁ゲート型トランジスタＡのウェル拡散層３および分離拡散層２４、第２導電型低電圧系絶縁ゲート型トランジスタＣのウェル拡散層５、第１導電型高電圧系絶縁ゲート型トランジスタＢのソース・ドレインオフセット拡散層８となる各領域に、イオン注入により第１導電型の不純物イオンをドーピングする。さらに、第１導電型低電圧系絶縁ゲート型トランジスタＤのウェル拡散層６および第２導電型高電圧系絶縁ゲート型トランジスタＡのソース・ドレインオフセット拡散層７となる各領域に、イオン注入により第２導電型の不純物イオンをドーピングする。
【００８０】
その後、第２の熱拡散により、第２導電型高電圧系絶縁ゲート型トランジスタＡのウェルとなる第１導電型拡散層３、第２導電型低電圧系絶縁ゲート型トランジスタＣのウェルとなる第１導電型拡散層５、第１導電型高電圧系絶縁ゲート型トランジスタＢのソース・ドレインオフセット拡散層となる第１導電型拡散層８、第２導電型高電圧系絶縁ゲート型トランジスタＡの分離拡散層となる第１導電型拡散層２４を形成すると共に、第１導電型低電圧系絶縁ゲート型トランジスタＤのウェルとなる第２導電型拡散層６および第２導電型高電圧系絶縁ゲート型トランジスタＡのソース・ドレインオフセット拡散層となる第２導電型拡散層７を形成する。
【００８１】
なお、第２導電型拡散層４および第２導電型拡散層２５の拡散深さは、すでに第１の熱拡散処理を行っているので、この第２の熱拡散によって深くなる。この際、第１導電型拡散層３、第１導電型拡散層５、第１導電型拡散層８、第１導電型拡散層２４が第２導電型の半導体層２１により第１導電型の半導体基板１から電気的に分離し、第２導電型拡散層４と第２導電型拡散層２５が第２導電型の半導体層２１に繋がり、さらに、第２導電型拡散層６と第２導電型拡散層７が第１導電型の半導体層２３により第２導電型の半導体層２１と電気的に分離するように、第１および第２の熱拡散の温度および時間が設定される。
【００８２】
次に、図６Ａ（ｃ）に示すように、素子分離絶縁膜９を選択的に設け、同一ウェル内の各トランジスタ間を電気的に分離する。
次に、図６Ｂ（ｄ）に示すように、ゲート酸化膜とトランジスタのゲートとなる導電膜を成長した後、フォトリソグラフィーとドライエッチングにより各トランジスタのゲート電極１０を選択的に形成する。
【００８３】
次に、図６Ｂ（ｅ）に示すように、イオン注入により第２導電型の不純物イオンをドーピングすることによって、第２導電型低電圧系絶縁ゲート型トランジスタＣのＬＤＤを構成する第２導電型拡散層１１を形成する。さらに、イオン注入により第１導電型の不純物イオンをドーピングすることによって、第１導電型低電圧系絶縁ゲート型トランジスタＤのＬＤＤを構成する第１導電型拡散層１２を形成した後、ＴＥＯＳ膜等の絶縁膜によりゲート側壁スペーサ（図示せず）を形成する。次に、イオン注入により第２導電型の不純物イオンをドーピングすることによって、第２導電型低電圧系絶縁ゲート型トランジスタＣのソース・ドレインを構成する第２導電型拡散層１３、第２導電型高電圧系絶縁ゲート型トランジスタＡのソース・ドレインを構成する第２導電型拡散層１５、第１導電型高電圧系絶縁ゲート型トランジスタＢのウェルコンタクトを構成する第２導電型拡散層１８、第１導電型低電圧系絶縁ゲート型トランジスタＤのウェルコンタクトを構成する第２導電型拡散層（図示せず）を同時に形成する。
【００８４】
さらに、イオン注入により第１導電型の不純物イオンをドーピングすることによって、第１導電型低電圧系絶縁ゲート型トランジスタＤのソース・ドレインを構成する第１導電型拡散層１４、第１導電型高電圧系絶縁ゲート型トランジスタＢのソースドレインを構成する第１導電型拡散層１６、第２導電型高電圧系絶縁ゲート型トランジスタＡのウェルコンタクトを構成する第１導電型拡散層１７、第２導電型低電圧系絶縁ゲート型トランジスタＣのウェルコンタクトを構成する第１導電型拡散層（図示せず）を同時に形成する。
【００８５】
以上のように本実施の形態によれば、±電源を使用する高電圧系絶縁ゲート型トランジスタを搭載する集積回路装置を、高温で長時間の熱処理を必要とすることなく製造することができるので、製造プロセスの処理時間を短くでき、さらに高温で長時間の熱処理によるシリコン基板の結晶性劣化を回避でき、半導体集積回路装置の安定した動作と高い歩留りとを容易に実現できる。
【００８６】
（第３の実施の形態）
本発明の第３の実施の形態について、図面を参照しながら説明する。図７は本発明の第３の実施の形態の半導体集積回路装置の断面を示したものであり、図８はその基板の基本構造のみを取り出して示した断面図である。
【００８７】
図７において、１は第１導電型の半導体基板、２１は第２導電型の半導体層、２２は第２導電型の埋め込み拡散層、２６は第１導電型の埋め込み拡散層、２７は第１または第２導電型の半導体層である。４は第１導電型高電圧系絶縁ゲート型トランジスタＢのウェルとなる第２導電型拡散層、８は第１導電型高電圧系絶縁ゲート型トランジスタＢのソース・ドレインオフセット拡散層となる第１導電型拡散層、１０はトランジスタのゲート電極、１６は第１導電型高電圧系絶縁ゲート型トランジスタＢのソースドレインを構成する第１導電型拡散層、１８は第１導電型高電圧系絶縁ゲート型トランジスタＢのウェルコンタクトを構成する第２導電型拡散層、２５は第１導電型高電圧系絶縁ゲート型トランジスタＢの分離拡散層となる第２導電型拡散層である。
【００８８】
また、３は第２導電型高電圧系絶縁ゲート型トランジスタＡのウェルとなる第１導電型拡散層、７は第２導電型高電圧系絶縁ゲート型トランジスタＡのソース・ドレインオフセット拡散層となる第２導電型拡散層、１５は第２導電型高電圧系絶縁ゲート型トランジスタＡのソース・ドレインを構成する第２導電型拡散層、１７は第２導電型高電圧系絶縁ゲート型トランジスタＡのウェルコンタクトを構成する第１導電型拡散層、２４は第２導電型高電圧系絶縁ゲート型トランジスタＡの分離拡散層となる第１導電型拡散層である。
【００８９】
また、５は第２導電型低電圧系絶縁ゲート型トランジスタＣのウェルとなる第１導電型拡散層、６は第１導電型低電圧系絶縁ゲート型トランジスタＤを構成する第２導電型ウェル拡散層、１１は第２導電型低電圧系絶縁ゲート型トランジスタＣのＬＤＤを構成する第２導電型拡散層、１２は第１導電型低電圧系絶縁ゲート型トランジスタＤのＬＤＤを構成する第１導電型拡散層、１３は第２導電型低電圧系絶縁ゲート型トランジスタＣのソース・ドレインを構成する第２導電型拡散層、１４は第１導電型低電圧系絶縁ゲート型トランジスタＤのソース・ドレインを構成する第１導電型拡散層である。９は素子分離絶縁膜である。本実施の形態３による半導体集積回路は以上の構成を有している。
【００９０】
すなわち、第１導電型の半導体基板１上に第２導電型の半導体層２１を有し、第１導電型高電圧系絶縁ゲート型トランジスタＢを形成する領域に、第２導電型の半導体層２１と第１または第２導電型の半導体層２７とに跨るように第２導電型の埋め込み拡散層２２を有する構成としている。この場合、第２導電型ウェル拡散層４と第２導電型ウェル拡散層６とを電気的に分離することを目的として、図１３に示す従来のような高温かつ長時間の熱拡散を必要とする拡散深さの深い第２導電型ウェル２を形成することは不要となる。すなわち、第２導電型の埋め込み拡散層２２を介して第２導電型ウェル拡散層４と第２導電型分離拡散層２５とが電気的に繋がり、これで１つのウェルを形成する。また、第２導電型の半導体層２１と第２導電型の埋め込み拡散層２２により、第１導電型の半導体基板１と第１導電型ソース・ドレインオフセット拡散層８は電気的に分離される。すなわち、第２導電型ウェル拡散層４と第２導電型ウェル拡散層６の電位を独立に設定することができ、さらに、第１導電型半導体基板１と第１導電型ソース・ドレインオフセット拡散層８の電位を独立に設定することができる。
【００９１】
また、図７の半導体集積回路装置では、第２導電型高電圧系絶縁ゲート型トランジスタＡを形成する領域と第１導電型および第２導電型低電圧系絶縁ゲート型トランジスタＤ、Ｃとを形成する領域に、第２導電型の半導体層２１と第１または第２導電型の半導体層２７とに跨るように、第１導電型の埋め込み拡散層２６を有している。この構造では、第１導電型ウェル拡散層３と第１導電型ウェル拡散層５とを電気的に分離することを目的として、図１３に示す従来のような高温かつ長時間の熱拡散を必要とする拡散深さの深い第２導電型ウェル２を形成することは不要となる。また、第２導電型ソース・ドレインオフセット拡散層７と第２導電型ウェル拡散層４とを電気的に分離することを目的として、図１３に示す従来のような高温かつ長時間の熱拡散を必要とする拡散深さの深い第１導電型ウェル拡散層３を形成することも不要となる。なぜなら、図７において、第１導電型の埋め込み拡散層２６に繋がるように第１導電型ウェル拡散層３を設けると、第１導電型の埋め込み拡散層２６と第１導電型ウェル拡散層３と第１導電型の分離拡散層２４とは電気的に繋がり、１つのウェルを構成するからである。こうして、第１導電型の埋め込み拡散層２６により、第２導電型ウェル拡散層４と第２導電型ソース・ドレインオフセット拡散層７とは電気的に分離される。
【００９２】
また、第１導電型ウェル拡散層３と第１導電型ウェル拡散層５との電位は独立に設定することができ、さらに、第２導電型の半導体層２１により電気的に分離された第１導電型の半導体基板１からもそれぞれ独立に電位を設定することができる。加えて、第２導電型ウェル拡散層４と第２導電型ウェル拡散層６の電位を独立に設定することができる。
【００９３】
以上のように本実施の形態によれば、±電源を使用する高電圧系絶縁ゲート型トランジスタを搭載する集積回路装置において、図１３に示す従来のような深いウェル２を１２０℃、３０時間というような熱処理によって形成する代わりに、第２導電型高電圧系絶縁ゲート型トランジスタＡを形成する領域と第１導電型および第２導電型低電圧系絶縁ゲート型トランジスタＤ、Ｃを形成する領域に、第２導電型の半導体層２１と第１または第２導電型の半導体層２７とに跨るように第１導電型の埋め込み拡散層２６を有し、第１導電型高電圧系絶縁ゲート型トランジスタＢを形成する領域に第２導電型の半導体層２１と第１または第２導電型の半導体層２７とに跨るように第２導電型の埋め込み拡散層２２を有しているので、これらを用いて各部に独立に電位が与えられるような構造となっている。
【００９４】
半導体層２１は例えばエピタキシャル法を用いて１０８０℃、数十分程度の熱処理で形成でき、また埋め込み拡散層２２は１１５０℃、６時間程度の熱処理で形成できるので、製造プロセスの処理時間を短くでき、さらに高温かつ長時間の熱処理によるシリコン基板の結晶性劣化を回避でき、半導体集積回路装置の安定した動作と高い歩留りとを容易に実現できる。
【００９５】
図８は、上述のように、図７の半導体集積回路装置の下部の基本構造を取り出して示したものである。
次に、図７の半導体集積回路装置の製造方法について、図９Ａおよび図９Ｂを参照しながら説明する。これら図９Ａおよび図９Ｂは、図７に示した本発明の第３の実施の形態の半導体集積回路装置の製造工程を説明するための断面図を示したものである。
【００９６】
まず、図９Ａ（ａ）に示すように、第１導電型の半導体基板１上に、第２導電型の半導体層２１を、エピタキシャル成長により、例えば温度１０８０℃、時間約４分、厚さ約４μｍで形成する。次に、第１導電型高電圧系絶縁ゲート型トランジスタＢの形成予定領域の下部に、第２導電型の埋め込み拡散層２２を、たとえば温度１１５０℃、時間約６時間で選択的に形成する。また、第２導電型高電圧系絶縁ゲート型トランジスタＡの形成予定領域の下部と、第１導電型および第２導電型低電圧系絶縁ゲート型トランジスタＤ、Ｃの形成予定領域の下部とに、第１導電型の埋め込み拡散層２６を、例えば温度１１５０℃、時間約６時間で選択的に形成する。その後、エピタキシャル成長により、第１導電型または第２導電型の半導体層２７を、例えば温度１０８０℃、時間約６分、厚さ約６μｍで形成する。
【００９７】
通常、エピタキシャル成長のプロセス温度は１０００℃以上であるため、第１導電型の埋め込み拡散層２６および第２導電型の埋め込み拡散層２２は、せり上がり拡散により、第２導電型の半導体層２１と、第１導電型または第２導電型の半導体層２７とに跨る。
【００９８】
次に、図９Ａ（ｂ）に示すように、第２導電型高電圧系絶縁ゲート型トランジスタＡのウェル３、第２導電型低電圧系絶縁ゲート型トランジスタＣのウェル５、第１導電型高電圧系絶縁ゲート型トランジスタＢのソース・ドレインオフセット拡散層８および第２導電型高電圧系絶縁ゲート型トランジスタＡの分離拡散層２４となる各領域に、イオン注入によりボロン等の第１導電型の不純物イオンをドーピングする。次に、第１導電型高電圧系絶縁ゲート型トランジスタＢのウェル拡散層４、第１導電型低電圧系絶縁ゲート型トランジスタＤのウェル拡散層６、第２導電型高電圧系絶縁ゲート型トランジスタＡのソース・ドレインオフセット拡散層７、第１導電型高電圧系絶縁ゲート型トランジスタＢの分離拡散層２５となる各領域に、イオン注入によりリン等の第２導電型の不純物イオンをドーピングする。
【００９９】
さらに熱拡散により、第１導電型拡散層３、第１導電型拡散層５、第１導電型拡散層８、第１導電型拡散層２４を形成すると共に、第２導電型拡散層４、第２導電型拡散層６、第２導電型拡散層７、第２導電型拡散層２５を形成する。この際、熱拡散の温度および時間を調整することで、第１導電型拡散層３、第１導電型拡散層５および第１導電型拡散層２４が、第１導電型の埋め込み拡散層２６と繋がり、かつ第２導電型の半導体層２１により第１導電型の半導体基板１と電気的に分離するようにする。また、第１導電型拡散層８が第２導電型の半導体層２１と第２導電型の埋め込み拡散層２２により第１導電型半導体基板１と電気的に分離し、第２導電型拡散層４と第２導電型拡散層２５が第２導電型の埋め込み拡散層２２に繋がり、第２導電型拡散層６と第２導電型拡散層７が第１導電型の埋め込み拡散層２６により第２導電型の半導体層２１と電気的に分離するようにする。
【０１００】
次に、図９Ａ（ｃ）に示すように、素子分離絶縁膜９を選択的に設け、同一ウェル内の各トランジスタ間を電気的に分離する。
次に、図９Ｂ（ｄ）に示すように、ゲート酸化膜とトランジスタのゲートとなる導電膜を成長した後、フォトリソグラフィーとドライエッチングにより、各トランジスタのゲート電極１０を選択的に形成する。
【０１０１】
次に、図９Ｂ（ｅ）に示すように、イオン注入により第２導電型の不純物イオンをドーピングすることによって、第２導電型低電圧系絶縁ゲート型トランジスタＣのＬＤＤを構成する第２導電型拡散層１１を形成する。さらにイオン注入により第１導電型の不純物イオンをドーピングすることによって、第１導電型低電圧系絶縁ゲート型トランジスタＤのＬＤＤを構成する第１導電型拡散層１２を形成した後、ＴＥＯＳ膜等の絶縁膜によりゲート側壁スペーサ（図示せず）を形成する。
【０１０２】
さらに、イオン注入により第２導電型の不純物イオンをドーピングすることによって、第２導電型低電圧系絶縁ゲート型トランジスタＣのソース・ドレインを構成する第２導電型拡散層１３、第２導電型高電圧系絶縁ゲート型トランジスタＡのソースドレインを構成する第２導電型拡散層１５、第１導電型高電圧系絶縁ゲート型トランジスタＢのウェルコンタクトを構成する第２導電型拡散層１８、第１導電型低電圧系絶縁ゲート型トランジスタＤのウェルコンタクトを構成する第２導電型拡散層（図示せず）を同時に形成する。
【０１０３】
さらに、イオン注入により第１導電型の不純物イオンをドーピングすることによって、第１導電型低電圧系絶縁ゲート型トランジスタＤのソースドレインを構成する第１導電型拡散層１４、第１導電型高電圧系絶縁ゲート型トランジスタＢのソースドレインを構成する第１導電型拡散層１６、第２導電型高電圧系絶縁ゲート型トランジスタＡのウェルコンタクトを構成する第１導電型拡散層１７、第２導電型低電圧系絶縁ゲート型トランジスタＣのウェルコンタクトを構成する第１導電型拡散層（図示せず）を同時に形成する。
【０１０４】
以上のように本実施の形態によれば、従来のように高温かつ長時間の熱処理を必要とすることなく半導体集積回路装置を製造できるので、製造プロセスの処理時間を短くでき、さらに高温で長時間の熱処理によるシリコン基板の結晶性劣化を回避でき、半導体集積回路装置の安定した動作と高い歩留りとを容易に実現できる。
【０１０５】
（第４の実施の形態）
本発明の第４の実施の形態について、図面を参照しながら説明する。図１０は本発明の第４の実施の形態の半導体集積回路の断面を示したものであり、図１１はその基板の基本構造のみを取り出して示した断面図である。
【０１０６】
図１０において、１は第１導電型の半導体基板、２６は第１導電型の埋め込み拡散層、２８は第１の第２導電型の半導体層、２９は第２の第２導電型の半導体層である。
【０１０７】
また４は第１導電型高電圧系絶縁ゲート型トランジスタＢのウェルとなる第２導電型拡散層、８は第１導電型高電圧系絶縁ゲート型トランジスタＢのソース・ドレインオフセット拡散層となる第１導電型拡散層、１０はトランジスタのゲート電極、１６は第１導電型高電圧系絶縁ゲート型トランジスタＢのソースドレインを構成する第１導電型拡散層、１８は第１導電型高電圧系絶縁ゲート型トランジスタＢのウェルコンタクトを構成する第２導電型拡散層、２５は第１導電型高電圧系絶縁ゲート型トランジスタＢの分離拡散層となる第２導電型拡散層である。そして第２導電型ウェル拡散層４、第１導電型ソース・ドレインオフセット拡散層８、第２導電型分離拡散層２５の下部は、第２の第２導電型の半導体層２９となっている。
【０１０８】
また、３は第２導電型高電圧系絶縁ゲート型トランジスタＡのウェルとなる第１導電型拡散層、７は第２導電型高電圧系絶縁ゲート型トランジスタＡのソース・ドレインオフセット拡散層となる第２導電型拡散層、１５は第２導電型高電圧系絶縁ゲート型トランジスタＡのソース・ドレインを構成する第２導電型拡散層、１７は第２導電型高電圧系絶縁ゲート型トランジスタＡのウェルコンタクトを構成する第１導電型拡散層、２４は第２導電型高電圧系絶縁ゲート型トランジスタＡの分離拡散層となる第１導電型拡散層である。
【０１０９】
また、５は第２導電型低電圧系絶縁ゲート型トランジスタＣのウェルとなる第１導電型拡散層、６は第１導電型低電圧系絶縁ゲート型トランジスタＤを構成する第２導電型ウェル拡散層、１１は第２導電型低電圧系絶縁ゲート型トランジスＣのＬＤＤを構成する第２導電型拡散層、１２は第１導電型低電圧系絶縁ゲート型トランジスタＤのＬＤＤを構成する第１導電型拡散層、１３は第２導電型低電圧系絶縁ゲート型トランジスタＣのソース・ドレインを構成する第２導電型拡散層、１４は第１導電型低電圧系絶縁ゲート型トランジスタＤのソース・ドレインを構成する第１導電型拡散層である。９は素子分離絶縁膜である。
【０１１０】
±電源を使用する高電圧系絶縁ゲート型トランジスタを搭載する半導体集積回路装置においては、第１導電型高電圧系絶縁ゲート型トランジスタＢの第２導電型ウェル拡散層４と第１導電型低電圧系絶縁ゲート型トランジスタＤの第２導電型ウェル拡散層６とを電気的に分離する必要がある。同様に、第１導電型の半導体基板１と第１導電型ソース・ドレインオフセット拡散層８とを電気的に分離する必要がある。このような構成は、従来、図１３に示すように、高温で長時間の熱拡散を必要とする拡散深さの深い第２導電型ウェル２を設けることにより実現していた。
【０１１１】
本実施の形態では、第１導電型の半導体基板１上に第１の第２導電型の半導体層２８を有し、第１導電型高電圧系絶縁ゲート型トランジスタＢを形成する領域には、第２の第２導電型の半導体層２９を有する構成としている。そして、これらを利用して、第２導電型ウェル拡散層４と第２導電型ウェル拡散層６とを電気的に分離している。すなわち、第２の第２導電型の半導体層２９中に所望の表面不純物分布を持つ第２導電型ウェル拡散層４は、第２の第２導電型の半導体層２９を介して第２導電型分離拡散層２５は電気的に繋がり、１つのウェルを形成する。
【０１１２】
この構成においては、第１導電型の埋め込み拡散層２６により第２導電型ウェル拡散層４と第２導電型ウェル拡散層６とは電気的に分離され、それぞれの電位を独立に設定することができる。また、第１の第２導電型の半導体層２８と第２の第２導電型の半導体層２９とにより、第１導電型の半導体基板１と第１導電型ソース・ドレインオフセット拡散層８とは電気的に分離され、第１導電型の半導体基板１と第１導電型高電圧系絶縁ゲート型トランジスタＢの第１導電型ソース・ドレインオフセット拡散層８との電位を独立に設定することができる。
【０１１３】
次に、第２導電型高電圧系絶縁ゲート型トランジスタＡの第１導電型ウェル３と第２導電型低電圧系絶縁ゲート型トランジスタＣの第１導電型ウェル５とは、電気的に分離する必要がある。同様に、第２導電型ソース・ドレインオフセット拡散層７と第２導電型ウェル拡散層４とは電気的に分離する必要がある。このような場合も、図１３に示される従来の構成では、高温かつ長時間の熱拡散を必要とする拡散深さの深い第２導電型ウェル拡散層２や、深い拡散層３、４を設けることにより実現していた。
【０１１４】
これに対して本実施の形態では、高温かつ長時間の熱拡散を必要とする拡散深さの深いウェルなどを設ける代わりに、第１導電型の半導体基板１上に第１の第２導電型の半導体層２８を有し、また第２導電型高電圧系絶縁ゲート型トランジスタＡの領域下部に、第１の第２導電型の半導体層２８と第２の第２導電型の半導体層２９とに跨るように第１導電型の埋め込み拡散層２６を有する構成とし、これらを利用して電気的な分離を行うようにしている。
【０１１５】
すなわち、第１導電型の埋め込み拡散層２６に繋がるように第１導電型ウェル拡散層３を設け、第１導電型の埋め込み拡散層２６を介して第１導電型ウェル拡散層３と第１導電型分離拡散層２４とが電気的に繋がり、１つのウェルを形成する。また、第１導電型の埋め込み拡散層２６により、第２導電型ウェル拡散層４と第２導電型ソース・ドレインオフセット拡散層７とは、電気的に分離され、電位も独立に設定することができる。さらにまた、第１導電型ウェル拡散層３と第１導電型ウェル拡散層５との電位は第１導電型の埋め込み拡散層２６の存在により独立に設定することができ、また、第２導電型の半導体層２８により電気的に分離された第１導電型の半導体基板１からもそれぞれ独立に電位を設定することができる。
【０１１６】
以上のように本実施の形態によれば、±電源を使用する高電圧系絶縁ゲート型トランジスタを搭載する集積回路装置の各部分に異なる電位を与えることを可能に構成できる。そしてその電気的分離は、従来のように１２００℃で３０時間というような高温かつ長時間の熱処理を必要とする深いウェルを形成するのではなく、半導体層２８、２９および拡散層２６を利用して達成される。この半導体層２８、２９はエピタキシャル法により例えば１０８０℃、数十分で形成でき、拡散層２６は１１５０℃、６時間程度の熱処理条件で形成できるので、製造プロセスの処理時間を短くでき、さらに高温かつ長時間の熱処理によるシリコン基板の結晶性劣化を回避でき、半導体集積回路装置の安定した動作と高い歩留りとを容易に実現できる。
【０１１７】
図１１は、上述のように、図１０の半導体集積回路装置の下部の基本構造を取り出して示したものである。
次に、図１０の半導体集積回路装置の製造方法について、図１２Ａおよび図１２Ｂを参照しながら説明する。これら図１２Ａおよび図１２Ｂは、図１０に示した本発明の第４の実施の形態の半導体集積回路装置の製造工程を説明するための断面図を示したものである。
【０１１８】
まず、図１２Ａ（ａ）に示すように、第１導電型半導体基板１上に、第１の第２導電型の半導体層２８を、エピタキシャル成長により、例えば温度１０８０℃、時間約４分で、約４μｍの厚さに形成する。次に、第２導電型高電圧系絶縁ゲート型トランジスタＡの形成予定領域下部と、第１導電型および第２導電型低電圧系絶縁ゲート型トランジスタＤ、Ｃの形成予定領域下部とに、第１導電型の埋め込み拡散層２６を選択的に形成した後、エピタキシャル成長により、例えば温度１０８０℃、時間約６分で、約６μｍの厚さに、第２の第２導電型の半導体層２９を形成する。通常エピタキシャル成長のプロセス温度は１０００℃以上であるため、第１導電型の埋め込み拡散層２６は、せり上がり拡散により第１の第２導電型の半導体層２８と第２の第２導電型の半導体層２９とに跨るように形成される。
【０１１９】
次に、図１２Ａ（ｂ）に示すように、第２導電型高電圧系絶縁ゲート型トランジスタＡのウェル拡散層３、第２導電型低電圧系絶縁ゲート型トランジスタＣのウェル拡散層５、第１導電型高電圧系絶縁ゲート型トランジスタＢのソース・ドレインオフセット拡散層８および第２導電型高電圧系絶縁ゲート型トランジスタＡの分離拡散層２４となる各領域に、イオン注入によりボロン等の第１導電型の不純物イオンをドーピングする。次に、第１導電型高電圧系絶縁ゲート型トランジスタＢのウェル拡散層４、第１導電型低電圧系絶縁ゲート型トランジスタＤのウェル拡散層６、第２導電型高電圧系絶縁ゲート型トランジスタＡのソース・ドレインオフセット拡散層７、第１導電型高電圧系絶縁ゲート型トランジスタＢの分離拡散層２５となる各領域に、イオン注入によりリン等の第２導電型の不純物イオンをドーピングする。
【０１２０】
さらに熱拡散により、第１導電型拡散層３、第１導電型拡散層５、第１導電型拡散層８、第１導電型拡散層２４を形成すると共に、第２導電型拡散層４、第２導電型拡散層６、第２導電型拡散層７、第２導電型拡散層２５を形成する。この際、熱拡散の温度および時間を調整することで、第１導電型拡散層３、第１導電型拡散層５、第１導電型拡散層２４が、第１導電型埋め込み拡散層２６と繋がり、かつ第１の第２導電型の半導体層２８により第１導電型の半導体基板１と電気的に分離するようにする。また、第１導電型拡散層８が第１の第２導電型の半導体層２８と第２の第２導電型の半導体層２９とにより第１導電型の半導体基板１と電気的に分離し、第２導電型拡散層４と第２導電型拡散層２５が第１の第２導電型の半導体層２８と第２の第２導電型の半導体層２９とにより第１導電型の半導体基板１と電気的に分離し、さらに、第２導電型拡散層６と第２導電型拡散層７とが第１導電型の埋め込み拡散層２６により第１の第２導電型の半導体層２８と電気的に分離するようにする。
【０１２１】
次に、図１２Ａ（ｃ）に示すように、素子分離絶縁膜９を選択的に設け、同一ウェル内の各トランジスタ間を電気的に分離する。
次に、図１２Ｂ（ｄ）に示すように、ゲート酸化膜とトランジスタのゲートとなる導電膜とを成長した後、フォトリソグラフィーとドライエッチングにより各トランジスタのゲート電極１０を選択的に形成する。
【０１２２】
次に、図１２Ｂ（ｅ）に示すように、イオン注入により第２導電型の不純物イオンをドーピングすることによって、第２導電型低電圧系絶縁ゲート型トランジスタＣのＬＤＤを構成する第２導電型拡散層１１を形成する。さらにイオン注入により第１導電型の不純物イオンをドーピングすることによって、第１導電型低電圧系絶縁ゲート型トランジスタＤのＬＤＤを構成する第１導電型拡散層１２を形成した後、ＴＥＯＳ膜等の絶縁膜によりゲート側壁スペーサ（図示せず）を形成する。さらに、イオン注入により第２導電型の不純物イオンをドーピングすることによって、第２導電型低電圧系絶縁ゲート型トランジスタＣのソース・ドレインを構成する第２導電型拡散層１３と、第２導電型高電圧系絶縁ゲート型トランジスタＡのソースドレインを構成する第２導電型拡散層１５と、第１導電型高電圧系絶縁ゲート型トランジスタＢのウェルコンタクトを構成する第２導電型拡散層１８と、第１導電型低電圧系絶縁ゲート型トランジスタＤのウェルコンタクトを構成する第２導電型拡散層（図示せず）とを同時に形成する。
【０１２３】
さらに、イオン注入により第１導電型の不純物イオンをドーピングすることによって、第１導電型低電圧系絶縁ゲート型トランジスタＤのソースドレインを構成する第１導電型拡散層１４と、第１導電型高電圧系絶縁ゲート型トランジスタＢのソースドレインを構成する第１導電型拡散層１６と、第２導電型高電圧系絶縁ゲート型トランジスタＡのウェルコンタクトを構成する第１導電型拡散層１７と、第２導電型低電圧系絶縁ゲート型トランジスタＣのウェルコンタクトを構成する第１導電型拡散層（図示せず）とを同時に形成する。
【０１２４】
以上のように本実施の形態によれば、±電源を使用する高電圧系絶縁ゲート型トランジスタを搭載する集積回路装置を、従来のような高温かつ長時間の熱処理を必要とすることなく製造できるので、製造プロセスの処理時間を短くでき、さらに高温かつ長時間の熱処理によるシリコン基板の結晶性劣化を回避でき、半導体集積回路装置の安定した動作と高い歩留りとを容易に実現できる。
【０１２５】
【発明の効果】
以上のように本発明によると、±電源を使用する高電圧系絶縁ゲート型トランジスタを搭載する集積回路装置において、エピタキシャル成長などによる半導体層の積層化と埋め込み拡散層の形成とを行い、この半導体層の表面からの各種拡散層の半導体層への接続を利用して、従来に比べて熱処理の低温化と短時間化とを達成し、これによって製造プロセスを簡略にし、また熱処理による半導体基板への欠陥形成などを防止して、半導体集積回路装置の安定した動作と高い歩留りとを容易に実現できるものである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体集積回路装置の断面図
【図２】図１の構造を形成する基本となる構造を取出して示した断面図
【図３Ａ】本発明の第１の実施の形態の半導体集積回路装置の製造工程を示す断面図
【図３Ｂ】図３Ａの次の製造工程を示す断面図
【図４】本発明の第２の実施の形態の半導体集積回路装置の断面図
【図５】図４の構造を形成する基本となる構造を取出して示した断面図
【図６Ａ】本発明の第２の実施の形態の半導体集積回路装置の製造工程を示す断面図
【図６Ｂ】図６Ａの次の製造工程を示す断面図
【図７】本発明の第３の実施の形態の半導体集積回路装置の断面図
【図８】図７の構造を形成する基本となる構造を取出して示した断面図
【図９Ａ】本発明の第３の実施の形態の半導体集積回路装置の製造工程を示す断面図
【図９Ｂ】図９Ａの次の製造工程を示す断面図
【図１０】本発明の第４の実施の形態の半導体集積回路装置の断面図
【図１１】図１０の構造を形成する基本となる構造を取出して示した断面図
【図１２Ａ】本発明の第４の実施の形態の半導体集積回路装置の製造工程を示す断面図
【図１２Ｂ】図１２Ａの次の製造工程を示す断面図
【図１３】従来の半導体集積回路装置の断面図
【符号の説明】
Ａ    第２導電型高電圧系絶縁ゲート型トランジスタ
Ｂ    第１導電型高電圧系絶縁ゲート型トランジスタ
Ｃ    第２導電型低電圧系絶縁ゲート型トランジスタ
Ｄ    第１導電型低電圧系絶縁ゲート型トランジスタ
１    第１導電型の半導体基板
３    第２導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層
４    第１導電型高電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層
５    第２導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第１導電型拡散層
６    第１導電型低電圧系絶縁ゲート型トランジスタのウェルとなる第２導電型拡散層
２１    第２導電型の半導体層
２２    第２導電型の埋め込み拡散層
２３    第１導電型の半導体層
２４    第２導電型高電圧系絶縁ゲート型トランジスタの分離拡散層となる第１導電型拡散層
２５    第１導電型高電圧系絶縁ゲート型トランジスタの分離拡散層となる第２導電型拡散層
【図１】
2004335670.tif 000003
【図２】
2004335670.tif 000004
【図３Ａ】
2004335670.tif 000005
【図３Ｂ】
2004335670.tif 000006
【図４】
2004335670.tif 000007
【図５】
2004335670.tif 000008
【図６Ａ】
2004335670.tif 000009
【図６Ｂ】
2004335670.tif 000010
【図７】
2004335670.tif 000011
【図８】
2004335670.tif 000012
【図９Ａ】
2004335670.tif 000013
【図９Ｂ】
2004335670.tif 000014
【図１０】
2004335670.tif 000015
【図１１】
2004335670.tif 000016
【図１２Ａ】
2004335670.tif 000017
【図１２Ｂ】
2004335670.tif 000018
【図１３】
2004335670.tif 000019