(57)【要約】【課題】ＩＰ信号を伝送するための光網の構成コストと運用コストを大幅に低減できる伝送装置を提供する。【解決手段】光信号伝送系２と電気信号伝送系４とを、光−電気双方向変換部３を介して、結合してなる伝送装置１であって、電気信号伝送系２は、ＳＯＮＥＴ／ＳＤＨ信号処理手段５と、該手段５に連携するＧＭＰＬＳ機能処理手段６と、からなり、光信号伝送系２は、上記変換部３を介して、電気信号伝送系４との間で光信号の授受を行う光ＡＤＤ／ＤＲＯＰ手段７と、該変換部３を介して、電気信号伝送系４との間で光信号の波長単位でのパス切替えを行う光クロスコネクト手段８と、からなる。【選択図】　　　図１
2004015663.tif 000002
【特許請求の範囲】
【請求項１】
光信号伝送系と電気信号伝送系とを、光−電気双方向変換部を介して、結合してなる伝送装置であって、
前記電気信号伝送系は、ＳＯＮＥＴ／ＳＤＨ信号処理手段と、該ＳＯＮＥＴ／ＳＤＨ信号処理手段に連携するＧＭＰＬＳ機能処理手段と、からなることを特徴とする伝送装置。
【請求項２】
前記ＳＯＮＥＴ／ＳＤＨ信号処理手段はクロスコネクト部を含んでなり、該クロスコネクト部は、ＳＯＮＥＴ／ＳＤＨ信号からＧＭＰＬＳに対応したＧＭＰＬＳ対応信号を抽出して、前記ＧＭＰＬＳ機能処理手段との連携をとることを特徴とする請求項１に記載の伝送装置。
【請求項３】
前記光信号伝送系は、一方において前記光−電気双方向変換部を介して、前記電気信号伝送系との間で光信号の授受を行う光ＡＤＤ／ＤＲＯＰ手段と、他方において該光−電気双方向変換部を介して、該電気信号伝送系との間で光信号の波長単位でのパス切替えを行う光クロスコネクト手段と、を有することを特徴とする請求項１に記載の伝送装置。
【請求項４】
前記光ＡＤＤ／ＤＲＯＰ手段は、第１の光インターフェイスを含み、該第１の光インターフェイスは、特定の波長をもって前記光−電気双方向変換部との間で光信号の授受を行う第１の波長変換部であり、
前記光クロスコネクト手段は、第２の光インターフェイスを含み、該第２の光インターフェイスは、特定の波長をもって前記光−電気双方向変換部との間で光信号の授受を行う第２の波長変換部であることを特徴とする請求項３に記載の伝送装置。
【請求項５】
前記ＧＭＰＬＳ機能処理手段に、ＦＢ−ＡＴＭセルを処理するＦＢ−ＡＴＭ処理部を備えることを特徴とする請求項１に記載の伝送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は伝送装置、特にＳＯＮＥＴ／ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ　Ｏｐｔｉｃａｌ　Ｎｅｔｗｏｒｋ／Ｓｙｎｃｈｒｏｎｏｕｓ　Ｄｉｇｉｔａｌ　Ｈｉｅｒａｒｃｈｙ）やＷＤＭ（Ｗａｖｅｌｅｎｇｔｈ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅｘｉｎｇ）等のインターフェイスを備える伝送装置に関する。
【０００２】
上記伝送装置としては、一般的には、ＡＤＭ（Ａｄｄ−Ｄｒｏｐ　Ｍｕｌｔｉｐｌｅｘｅｒ）装置、クロスコネクト装置、ＯＡＤＭ（Ｏｐｔｉｃａｌ　ＡＤＭ）装置、光クロスコネクト（ＯＸＣ：Ｏｐｔｉｃａｌ　Ｃｒｏｓｓ　Ｃｏｎｎｅｃｔ）装置がある。さらに本発明においては、この伝送装置として、ＰＤＨ（Ｐｌｅｓｉｏｃｈｒｏｎｏｕｓ　Ｄｉｇｉｔａｌ　Ｈｉｅｒａｒｃｈｙ）信号、ＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ　Ｔｒａｎｓｆｅｒ　Ｍｏｄｅ）信号およびイーサネット（Ｅｔｈｅｒｎｅｔ）信号を、Ａｄｄ／Ｄｒｏｐし、またはクロスコネクトあるいはスイッチするための伝送装置も含む。さらにまた、ＩＰ（Ｉｎｔｅｒｎｅｔ　Ｐｒｏｔｏｃｏｌ）信号を伝送するあらゆる伝送装置（通信機器）も含み得る。
【０００３】
【従来の技術】
従来のＳＯＮＥＴ／ＳＤＨ伝送装置は、ＳＯＮＥＴ／ＳＤＨフレームのオーバーヘッドを、監視し終端しそして挿入することによって、ＳＯＮＥＴ／ＳＤＨのレイヤでのみ、回線障害時のリング切替え等を含む網管理をしていた。
【０００４】
またＷＤＭ網においても、ＷＤＭのレイヤでのみ、網管理をしていた。
【０００５】
さらにまた、ＩＰ網においては、ＩＰ信号をスイッチする各ルータ同士でのみ、すなわちルータ−ルータ間でのみ、網管理をしていた。言い換えれば、ＴＣＰ／ＩＰ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｃｏｎｔｒｏｌ　Ｐｒｏｔｏｃｏｌ／ＩＰ）のレイヤでのみしか、網管理をすることができなかった。
【０００６】
【発明が解決しようとする課題】
このような背景のもとで、近年、ＩＰ網と光網とを統一的に管理することを意図して、各種の網統一管理手法が提案されてきた。これらの網統一管理手法については、適宜図面を参照しながら、後に詳しく説明する。
【０００７】
しかし、後に明白になるように、従来は、ＳＯＮＥＴ／ＳＤＨ／ＷＤＭのレイヤと、ＴＣＰ／ＩＰのレイヤとを、単一の伝送装置で処理することによって網全体を統一的に管理するという構成にはなっておらず、結局、ＩＰ信号を伝送するための光網の構成コストとその運用コストとを、大幅に低減することができない、という問題があった。
【０００８】
したがって本発明は上記問題点に鑑み、ＩＰ信号を伝送するための光網の構成コストとその運用コストを大幅に低減可能とする伝送装置を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
図１の（ａ）および（ｂ）は本発明に係る伝送装置の第１および第２の基本構成を示す図である。
【００１０】
まず図１（ａ）の第１の基本構成による伝送装置について見ると、該伝送装置１は、光信号伝送系２′と電気信号伝送系４とを、光−電気双方向変換部３を介して、結合してなる伝送装置である。そしてここに、電気信号伝送系４は、ＳＯＮＥＴ／ＳＤＨ信号処理手段５と、該ＳＯＮＥＴ／ＳＤＨ信号処理手段５に連携するＧＭＰＬＳ（Ｇｅｎｅｒａｌｉｚｅｄ　Ｍｕｌｔｉ　Ｐｒｏｔｏｃｏｌ　Ｌａｂｅｌ　Ｓｗｉｔｃｈｉｎｇ）機能処理手段６と、から構成する。
【００１１】
なお光信号伝送系２′は、同図（ｂ）に示す光信号伝送系２のように構成するのが好ましいが、この構成に限るものではない。
【００１２】
次に図１（ｂ）の第２の基本構成による伝送装置１について見ると、上記の光信号伝送系２は、一方において光−電気双方向変換部３を介して、電気信号伝送系４′との間で光信号の授受を行う光　ＡＤＤ／ＤＲＯＰ手段７と、他方において該光−電気双方向変換部３を介して、該電気信号伝送系４′との間で光信号の波長単位でのパス切替えを行う光クロスコネクト手段８と、から構成する。
【００１３】
なお電気信号伝送系４′は、同図（ａ）に示す電気信号伝送系４のように構成するのが好ましいが、この構成に限るものではない。ただし、以下の説明は、図１（ａ）の光信号伝送系２′として図１（ｂ）の光信号伝送系２を採用した構成を例にとって、行うものとする。かかる構成により、ＳＯＮＥＴ／ＳＤＨ／ＷＤＭのレイヤと、ＴＣＰ／ＩＰのレイヤとを、単一の伝送装置１により処理することが可能となり、低コストのマルチサービス網が実現される。その構成の具体的な実施例については、以下に説明する。
【００１４】
【発明の実施の形態】
本発明の実施例を説明する前に、公知技術を説明し、かつ、その公知技術と対比させながら本発明の概念について説明する。
【００１５】
前述したように、従来のＳＯＮＥＴ／ＳＤＨ伝送装置は、ＳＯＮＥＴ／ＳＤＨフレームのオーバーヘッドを、監視し、終端しそして挿入することにより、ＳＯＮＥＴ／ＳＤＨのレイヤでのみ、回線障害時のリング切替え等を含む網管理をしていた。またＷＤＭ網においても、ＷＤＭのレイヤでのみ網管理をしていた。さらにまた、ＩＰ網においては、ＩＰ信号をスイッチするルータ−ルータ間でしか、すなわち、ＴＣＰ／ＩＰのレイヤでしか、網管理をすることができなかった。
【００１６】
そこで、近年、ＩＰ網と光網とを統一的に網管理することを目的として、インターネットの標準化フォーラムであるＩＥＴＦ（Ｉｎｔｅｒｎｅｔ　Ｅｎｇｉｎｅｅｒｉｎｇ　Ｔａｓｋ　Ｆｏｒｃｅ）において、ＭＰＬＳを拡張したＧＭＰＬＳについて、標準化に向けて、議論がなされている。また、光インターフェイス関連の業界団体であるＯＩＦ（Ｏｐｔｉｃａｌ　Ｉｎｔｅｒｎｅｔｗｏｒｋｉｎｇ　Ｆｏｒｕｍ）においても、ＧＭＰＬＳを簡略化したＯ−ＵＮＩ（Ｏｐｔｉｃａｌ　Ｕｓｅｒ　Ｎｅｔｗｏｒｋ　Ｉｎｔｅｒｆａｃｅ）の標準化について、議論がなされている。
【００１７】
しかし、それは、Ｏ−ＵＮＩのように光クロスコネクト装置（ＯＸＣ装置）（すなわち、ＷＤＭインターフェイスを有し、ある波長の信号を別の波長の信号に切替えることができる機能を持つ装置）と、ルータ等の他の種類の通信機器とがインターフェイスするところでのみの規格（例えばｈｔｔｐ：／／ｗｗｗ４．ｎｉｋｋｅｉｂｐ．ｃｏ．ｊｐ／ＮＣＣ／ｎｅｗｓ／ｎｃｃ２３１９．ｈｔｍ）に過ぎない。なお、Ｏ−ＵＮＩは、オーバーレイモデルと呼ばれるものと等しい。これを図で示す。
【００１８】
図２２は公知のオーバーレイモデルの一例を示す図である。図中、ＬＳＲはＬａｂｅｌ　Ｓｗｉｔｃｈｉｎｇ　Ｒｏｕｔｅｒを表す。
【００１９】
実際、Ｏ−ＵＮＩやオーバーレイモデルでは、真の網統一管理の目的には、至っていないと考えられている。
【００２０】
またＧＭＰＬＳの標準化を先取りしたと称して提案されているモデルや装置にしても、あくまでも、ＭＰＬＳに準拠するＬＳＲのレベルでの議論（例えばＩＥＴＦ公開　ｄｒａｆｔ：ｍｐｌｓ−ｇｅｎｅｒａｌｉｚｅｄ−…等）や、ピアモデルと呼ばれる構成や、ＬＳＲ装置構成に過ぎない。これを図で示す。
【００２１】
図２３は現在提案されている将来のモデルであるピアモデルの一例を示す図であり、
図２４は現在提案されているＬＳＲ装置構成の一例を示す図である。
【００２２】
なお図２４に示すＬＳＲは、シスコ・システムズ社（Ｃｉｓｃｏ　Ｓｙｓｔｅｍｓ　Ｉｎｃ．）の構想に基づくＬＳＲである。本図中、ＴＥはＴｒａｆｆｉｃ　Ｅｎｇｉｎｅｅｒｉｎｇを、ＲＳＶＰはＲｅｓｏｕｒｃｅ　Ｒｅｓｅｒｖａｔｉｏｎ　Ｐｒｏｔｏｃｏｌを、それぞれ表す。ＲＳＶＰは、インターネットを介した２地点間で通信を行う際に、Ｑｏｓ等の制御を実行するためのプロトコルである。この図２４のＬＳＲについては後に再び説明するが、このＬＳＲによると、同図中のＴＥ　Ｔｏｐｏｌｏｇｙ　Ｄａｔａｂａｓｅにて一元的に網管理を行うことになるので、このＤａｔａｂａｓｅの負荷がかなり高くなってしまう。
【００２３】
さらにまた、光クロスコネクト（ＯＸＣ）の純光のレベルレイヤでの装置（例えばｈｔｔｐ：／／ｗｗｗ４．ｎｉｋｋｅｉｂｐ．ｃｏ．ｊｐ／ＮＣＣ／ｎｅｗｓ／ｎｃｃ２３１８．ｈｔｍ）に過ぎなかったり、網に関する抽象的な将来プランに過ぎなかったりする（例えばｈｔｔｐ：／／ｗｗｗ．ｎｏｒｔｅｌｎｅｔｗｏｒｋｓ．ｃｏｍ／ｃｏｒｐｏｒａｔｅ／ｔｅｃｈｎｏｌｏｇｙ／ｍｐｌｓ／ｉｎｄｅｘ．ｈｔｍ、および、ここにリンクが張られている、ノーテル社の各種Ｗｈｉｔｅ　Ｐａｐｅｒ）。
【００２４】
また、上記ノーテル社の提案のように、純光型のネットワークノードで、複雑な網管理をしようとすると、光経路中に光検出器を随所に置く等して、光の信号状態を監視しなければならない。そうすると、かえって、機器のコスト高を招く恐れがある。
【００２５】
また、近年、ＮＴＴ社や米ビレッジネットワークス社が、ＧＭＰＬＳに対応したものと称する、ＯＸＣ／ＬＳＲ一体型装置を発表している（例えばｈｔｔｐ：／／ｗｗｗ４．ｎｉｋｋｅｉｂｐ．ｃｏ．ｊｐ／ＮＣＣ／ｎｅｗｓ／ｎｃｃ２３２５．ｈｔｍ）。しかしこれは、ＯＸＣと、ＭＰＬＳのＬＳＲと、を単に一体化しただけであって、ラベルで張られているＩＰのパスは、あくまで、上記図２４のようなＬＳＲが受け持っているに過ぎないと思われる。例えば、ＳＯＮＥＴ／ＳＤＨ網に障害が発生した場合に、ＳＯＮＥＴ／ＳＤＨレイヤでの障害自動回避の仕組みと、ＩＰラベルのパス管理との間で、どう連携がとられるか、というところについては、何も触れられていない。なぜなら、これらのＮＴＴ社や米ビレッジネットワークス社の装置には、ＳＯＮＥＴ／ＳＤＨのレイヤでのインターフェイスの機能やクロスコネクトの機能が備えられていないからである。
【００２６】
さらにまた、ＧＭＰＬＳのピアモデルとして提案されている、上記のいずれの装置や構想も、根本的に次のような不利点を持つ。
【００２７】
すなわち、世界の各通信事業者は、既存のＷＤＭ装置や、ＳＯＮＥＴ／ＳＤＨ　ＡＤＭ／クロスコネクト装置や、ＡＴＭノード（ＮＥ）を相当数配備しているが、上記のような特殊なＬＳＲ機能を有するＯＸＣを導入しようとする場合、既存の設備を置き換えなければならない、という不利点である。しかしこれには、かなりのコスト負担を通信事業者に強いることになる。
【００２８】
そこで、既存の装置に対して部分的に機能を追加するだけで、統一した網管理という目的が達せられれば、そのメリットが大きいと考えられる。しかしそのような装置の構想はどこからも提案されていない。
【００２９】
また、特にＳＯＮＥＴ／ＳＤＨ装置や、ＯＸＣ機能を有しない既存のＷＤＭ装置や、光分岐多重装置（ＯＡＤＭ装置）を、そのままアップグレードすることによって、上記の目的が達成できれば非常に有効と考えられる。しかしそのような装置は、どこからも提案されていない。
【００３０】
既存の装置を有効に活かす、ということを考えた場合、最初に説明した、Ｏ−ＵＮＩ（オーバーレイモデル）が有効と思われる。しかし本モデルは、ＷＤＭ網の入口のところで、ある波長を丸ごと占有するようなプロトコルを定めているため、これでは、ＷＤＭ網において、ＩＰのＭＰＬＳパスを自由に制御したり、障害回避をしたりすることができない。したがって、上記の目的を達成することはできない。
【００３１】
ここで、本発明に係る図１に示す基本構成に最も近いと思われる、従来提案の装置構成を選ぶとすれば、それは、図３に示す構成である。本図には、統一的な網管理をもくろんだ、ＬＳＲの構成が示されている。
【００３２】
本構成のような特徴を有する装置を用いれば、光網のトポロジー情報を、ＬＳＲ側でも認識できるようにしているようなので、このＬＳＲ側で網管理ができそうである。しかし、これは、あくまでもルータの管理者が、光網も間接的に管理できそうである、ということを提案するものである。逆に、ＳＯＮＥＴ／ＳＤＨ網やＷＤＭ網を管理している側で、ＭＰＬＳのパス情報をうまく引き出して管理してやれば、それでも統一的網管理という目的は達成できるはずである。しかしそのような提案にはなっていない。この場合、ＬＳＲを管理する立場で網管理をするとなると、光網の全ノード（ＮＥ）に本ＬＳＲの機能をそれぞれ付加しなければ、結局は、網の統一的管理は達成できない。したがって、その目的の達成のためには、全ノードにＬＳＲを付加しなければならないから、既に述べたように、既存のＳＯＮＥＴ／ＳＤＨ／ＷＤＭの資産をリプレースする必要が生じてしまい、通信事業者にとってメリットは小さい。
【００３３】
また、ＷＤＭのレイヤやＳＯＮＥＴ／ＳＤＨのレイヤで障害が発生したとき、ＬＳＲで当該障害情報を収集してから処理をし、回線障害の自動切替えを実行をしようとするときに、本当に既存のＳＯＮＥＴ／ＳＤＨ装置のように、５０ｍｓ以内といった短い時間でそのような処理ができるか、という疑問が残る。
【００３４】
以上のような背景を考慮しながら、本発明の概念を、次に説明する。
【００３５】
ＩＰの爆発的増大により、全通信トラフィックに占めるＩＰの割合が高まってきており、メトロ網も含む基幹網においては、光通信網が主流となっている。しかし本発明では、ＳＯＮＥＴ／ＳＤＨあるいはＷＤＭ／ＯＡＤＭといったフォトニック網がネットワークの中心になるような構成について述べる。
【００３６】
従来は、ＴＣＰ／ＩＰのレイヤと、ＳＯＮＥＴ／ＳＤＨ／ＷＤＭのレイヤとでは、それぞれに固有の装置を用いて、相互に独立した別々の管理をしてきた。
【００３７】
しかし、網を構成する機器のコストや網運用のコストを節約する上でも、上記レイヤの双方を統一的に扱って、ネットワーク全体を管理できた方が有利である。
【００３８】
このような動機のもとで、ＩＥＴＦにおいても、ＧＭＰＬＳの標準化が議論されているが、本発明では、ＩＰおよびＳＯＮＥＴ／ＳＤＨ／ＷＤＭ／ＯＡＤＭのネットワーク全体を管理するという構成を、従来提案されているものとは異なる形式で、かつ、具体的に提案するものである。しかも、通信事業者が持つ、既存の網の資産や機器の資産も最大限に活かすという効果も狙うものである。
【００３９】
特に本発明の伝送装置は、既存のＳＯＮＥＴ／ＳＤＨ網およびＷＤＭに対するパス設定の仕方や回線障害回避の仕方と、ＩＰのパス（ＭＰＬＳのパス）レベルでの同様の処理とをいかにうまく連携して処理をするかということに重点をおいた伝送装置である。
【００４０】
また、ＳＯＮＥＴ／ＳＤＨおよびＷＤＭだけでなく、既存の固定長ＡＴＭセルのインターフェイスや、ギガビット・イーサネットのインターフェイスならびにこれから整備が進んでいく１０Ｇｂイーサネットのインターフェイスを備えて、伝送処理をすることもできる。かくしてマルチサービスを１つのノード（ＮＥ）で実現できる経済的な装置を提案する。これにより次世代マルチサービスＳＯＮＥＴ／ＳＤＨや、マルチサービス対応ＷＤＭ装置（フォトニック装置）が現実のものとなる。
【００４１】
また、ＩＥＴＦにおけるＧＭＰＬＳでは、非ＡＴＭベースのシグナリングが議論されているので、本発明では、ＡＴＭのセル長を拡張したセルを用いても、ＧＭＰＬＳのラベルパスと同様のメリットを持つ網構成を、実現可能とする。
【００４２】
また既に述べた、図２２のＯ−ＵＮＩ（オーバーレイモデル）では、網全体の十分な管理はできない。このため、ＳＯＮＥＴ／ＳＤＨ／ＷＤＭのノード（ＮＥ）にも、ＭＰＬＳパスと連携した仕組みを備えることが不可欠となる。これに対し本発明は、既に提案されているような、ＬＳＲの管理者という立場、というよりは、ＳＯＮＥＴ／ＳＤＨ／ＷＤＭのノード（ＮＥ）の網管理という立場から、ＳＯＮＥＴ／ＳＤＨ／ＷＤＭのレイヤのパス設定および回線障害の自動復旧（例えばリングプロテクション）の仕組みと、ＭＰＬＳレイヤのパス設定と該ＭＰＬＳレイヤのパスにおける網管理とをうまく連携させる仕組みと、を具体的に実現する。そのために、ＳＯＮＥＴ／ＳＤＨ／ＷＤＭのノード（ＮＥ）が有すべき構成を具体的に実現する。
【００４３】
また、通信事業者が保有する既存のＳＯＮＥＴ／ＳＤＨ／ＷＤＭの資産をうまく活かして、一部の機能を追加する手段、例えば、一部のカードスロットを交換し、空きスロットへカードを追加する手段を実現する。
【００４４】
また、従来のＳＯＮＥＴ／ＳＤＨ／ＷＤＭ網、ＰＤＨ、ＡＴＭ、イーサネット、ＬＡＭ／ＷＡＮ等とのインターフェイスを備えた次世代装置（新ノード）も、本発明により実現可能とする。このような新ノード（ＮＥ）は、通信容量の増大やその需要に応じて、回線を拡大したりするときに新たに導入すると、有益である。あるいは、１０Ｇｂ以上のイーサネットや、従来には無いリングプロテクションのような障害回線自動保護機能を備えた新仕様イーサネットの信号を、ＷＤＭ網（フォトニック網）や、場合によっては、ＳＯＮＥＴ／ＳＤＨ網にＡｄｄ／Ｄｒｏｐすると、有益である。
【００４５】
上記新ノード（ＮＥ）を提案する背景には、当然ながら、ユーザの常時接続やユーザ毎の通信容量の増大に伴う、ＩＰ等のトラフィックの増大がある。そしてまた、低コストで、ユーザにブロードバンドの環境を提供するインフラとしても一翼を担うべきである、という背景もある。
【００４６】
前記の図２３に示すピアモデルを再び参照すると、このピアモデルにおいては、伝送される主信号については、電気に変換して処理することのない純光型ネットワークを前提とするＯＸＣ装置が採用されているが、このＯＸＣ装置においてＧＭＰＬＳを目指そうという提案がある。この純光型ネットワークにおいては、例えば、トータル伝送容量がＴｂｐｓを超えるオーダの超大容量コアネットワークが目指すべき提案としては一理ある。
【００４７】
しかし、単純に波長だけを丸ごと切り替えるならともかく、ＭＰＬＳのパスレベルを個別に効率良く制御したり、空いているＴＤＭ（Ｔｉｍｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅｘ）領域にうまくトラフィックを振り分けたりするのは、至難の技である。これを敢えて実現するためには、光の状態を検出する検出器を随所に設けたり、まだ十分実用段階とは言えない光メモリを装置内の光経路中に設けたり、高度な技術を必要としたり等、装置が一層高コストとなってしまう。これは、通信事業者、ひいてはユーザにとって好ましいことではない。
【００４８】
そこで本発明では、装置内の通信処理の形態、すなわち電気処理形態および光処理形態について、これら元形態のトレードオフを考慮した、低コストな伝送装置を実現する。
【００４９】
また、ＷＤＭ（フォトニック）のレイヤにおいて回線障害が発生したときの自動障害回避手段と、ＭＰＬＳパスのレイヤでの障害回避手段とを、どのように連携させたり、分担させたりするかについて、具体的な提案を行う。
【００５０】
また従来の考え方に基づくと、新機能を備えるＯＸＣ装置を用いることが大前提となっている。しかしＷＤＭ網のレイヤを扱うネットワークノード（ＷＤＭノード）においては、波長交換をするＯＸＣ機能を有しておらず、光信号を束ねたり（狭義のＷＤＭ機能）、光分岐挿入（ＯＡＤＭ）したりするといった機能しか有しないものも存在する。（その他、光増幅するとか、ＷＤＭをするときに各波長の光強度を揃える、といった機能もある。ただしこのことは本発明にとって本質的ではない。）
このようなＷＤＭノード（ＮＥ）は、既に通信事業者が数多く保有している。しかし上記のとおり、ＯＸＣ機能を備えることを大前提としていると、このＷＤＭノードを、ＯＸＣ装置付のフォトニックノード（ＮＥ）にリプレースしない限り、統一的な網管理は実現できないことになる。これもまた同様に、多くの投資負担を通信事業者に強いるばかりでなく、ユーザにとってもメリットにならない。
【００５１】
そこで本発明では、ＯＸＣ機能という波長交換機能を備えなくても、部分的な機能の追加を行うだけで、ＧＭＰＬＳの統一的な網管理を実現し、ＷＤＭのレイヤでの回線障害の回避およびＭＰＬＳパスでの回線障害の回避と、そのためのパス設定とを実現可能とする。
【００５２】
また、従来提案された装置では、ＯＸＣおよびＬＳＲの一体型の装置もある。しかし前述のように、これでは、ＳＯＮＥＴ／ＳＤＨ等のレイヤでの回線障害ならびにＭＰＬＳのパスでの回線障害とも連携したり、ＳＯＮＥＴ／ＳＤＨのレイヤでのパスもＭＰＬＳのパスと合わせて設定したりといった、ＷＤＭ網の管理をすることができない。
【００５３】
これに対し本発明では、そのようなＷＤＭ網の管理を可能とする具体的な装置構成を実現する。
【００５４】
また後述の実施例において、ＡＴＭ、イーサネット、ＰＤＨ、ＬＡＮ／ＷＡＮ、といったマルチサービスを可能にするＳＯＮＥＴ／ＳＤＨノードならびにＷＤＭノードを具体的に示す。
【００５５】
また、ＯＸＣを有しない低コストな、ＷＤＭ／ＯＡＤＭおよびＳＯＮＥＴ／ＳＤＨ一体型のマルチサービスノードも、その実施例において示す。
【００５６】
最後に、再び図２４を参照すると、前述のＯＸＣベースのものとは逆に、ＬＳＲに光網も含めた網全体の管理を担わせるＬＳＲ装置を、本発明に最も近い従来の技術として、本図２４に示した。
【００５７】
本発明では、その図２４に示すＬＳＲ装置に対して負荷がかかり過ぎる、という、本ＬＳＲ装置の不利点を解決して、高速の自動回線切替えを低コストで実現する伝送装置を提供し、これにより、既存のネットワーク資産を有効に活用できるようにする。
【００５８】
以上、公知技術との対比において、本発明の概念を説明したので、以下に、その概念を具現化する実施例について詳細に説明する。
【００５９】
〔実施例〕
図２は本発明の実施例である伝送装置を示す図である。
【００６０】
既に述べたとおり、本発明の説明は、図１（ａ）の光信号伝送系２′として図１（ｂ）の光信号伝送系２を採用した構成を例にとって、行うものとする、としているが、この構成を示したのが図２である。なお全図を通して、同様の構成要素には同一の参照番号または記号を付して示す。
【００６１】
図２において、上段は既述の光信号伝送系２であり、その下段は電気信号伝送系４である。これらの中間に光−電気双方向（Ｏ／Ｅ・Ｅ／Ｏ）変換部３が置かれるが、図２においては、該Ｏ／Ｅ・Ｅ／Ｏ変換部３を電気信号伝送系４側に収容する例を示している。
【００６２】
まず本図上段の光信号伝送系２について見ると、これは、光ＡＤＤ／ＤＲＯＰ手段７と光クロスコネクト手段８とから構成される。
【００６３】
光ＡＤＤ／ＤＲＯＰ手段７は、本図中、光ＡＤＤ／ＤＲＯＰ手段７の中央に位置するＡＤＤ／ＤＲＯＰマルチプレクサ９を中心として構成される。該マルチプレクサ９は、第１に、ＷＤＭ網側の入力光ファイバ２１および出力光ファイバ２３と、光ポストアンプ２２および光プリアンプ２４を介して、接続し、第２に、光クロスコネクト手段８内の光クロスコネクト３１に接続し、第３に、波長変換部２５を介して、Ｏ／Ｅ・Ｅ／Ｏ変換部３に接続する。さらに、波長変換部２６を介して、外部のＳＯＮＥＴ／ＳＤＨ網側に接続する。
【００６４】
ＷＤＭ網側では、多数の波長（λ１〜λｎ）の光信号が存在するが、Ｏ／Ｅ・Ｅ／Ｏ変換部３との連携においては、単一の波長の光信号にしておくのが、処理の容易さから、好ましくは、また、外部のＳＯＮＥＴ／ＳＤＨ網との連携においては、ある固定の単一の波長の光信号にしておく必要がある。これら単一の波長は総称的にλ０として図示されており、このために設けたのが前述の波長変換部２５，２６である。
【００６５】
このことは、図２の光クロスコネクト手段８にも当てはまり、そのために波長変換部３２が設けられる。この光クロスコネクト手段８内において、その波長変換部３２は前記の光クロスコネクト３１に接続する。この光クロスコネクト３１において、波長毎のパス切替えが行われる。この波長毎のパス切替えは、どの波長（λ１〜λｎ）にどのＭＰＬＳの信号の束を収容しているかを予め把握する監視部３３によって行われる。
【００６６】
一方、図２の下段に示す電気信号系４について見ると、これは、Ｏ／Ｅ・Ｅ／Ｏ変換部３と、クロスコネクト部１５により実現されるＳＯＮＥＴ／ＳＤＨ信号処理手段５と、ラベルスイッチ部（図１３の１２６）を含むＩＰ／ＧＭＰＬＳ処理部１６により実現されるＩＰ／ＧＭＰＬＳ機能処理手段６とを含み、さらには、クロスコネクト部１５に接続する外線インターフェイスを備える。この外線インターフェイスとしては、カード形式のＳＯＮＥＴ／ＳＤＨ外線インターフェイス１１と、カード形式のＰＤＨ外線インターフェイス１２と、カード形式のイーサネット・ＡＴＭ外線インターフェイス１３と、を示す。上記のＳＯＮＥＴ／ＳＤＨ外線インターフェイスカード（１１）は、その中に、光−電気双方向（Ｏ／Ｅ・Ｅ／Ｏ）変換部１４を備える。
【００６７】
上記の電気信号伝送系４および光信号伝送系２の中の各構成要素を制御するのは、装置制御部１７である。
【００６８】
以上を要約すると、ＳＯＮＥＴ／ＳＤＨ信号処理手段５はクロスコネクト部１５を含んでなり、このクロスコネクト部１５は、ＳＯＮＥＴ／ＳＤＨ信号からＧＭＰＬＳに対応したＧＭＰＬＳ対応信号を抽出して、ＧＭＰＬＳ機能処理手段６との連携をとる。
【００６９】
また上記のクロスコネクト部１５は外部のＳＯＮＥＴ／ＳＤＨ信号、ＰＤＨ信号、ＡＴＭ信号、イーサネット信号等とのインターフェイスを行う各外線インターフェイスカードに接続する。
【００７０】
また上記のＧＭＰＬＳ機能処理手段６は、ラベルスイッチ部（図１３の１２６）を含む。
【００７１】
一方、既述の光信号伝送系２について要約すと、光ＡＤＤ／ＤＲＯＰ手段７は、第１の光インターフェイスを含み、該第１の光インターフェイスは、特定の波長（λ０）をもって光−電気双方向（Ｏ／Ｅ・Ｅ／Ｏ）変換部３との間で光信号の授受を行う第１の波長変換部２５である。
【００７２】
同様に、光クロスコネクト手段８は、第２の光インターフェイスを含み、該第２の光インターフェイスは、特定の波長（λ０）をもって光−電気双方向（Ｏ／Ｅ・Ｅ／Ｏ）変換部３との間で光信号の授受を行う第２の波長変換部３２である。
【００７３】
また光ＡＤＤ／ＤＲＯＰ手段７は、第３の光インターフェイスを含み、該第３の光インターフェイスは、特定の波長（λ０）をもって外部のＳＯＮＥＴ／ＳＤＨ網との間で光信号の授受を行う第３の波長変換部２６である。
【００７４】
そして、光クロスコネクト手段８は、光ＡＤＤ／ＤＲＯＰ手段７を経由して、外部のＷＤＭ網と接続する。
【００７５】
以上要約した図２の実施例を、詳しく説明する。
【００７６】
まず、主信号の流れに着目して、外部インターフェイスおよび装置内インターフェイスの特徴について述べる。
【００７７】
ＷＤＭインターフェイス部（７）は、１本のファイバ（２１，２３）に、λ１〜λｎのＮ本の波長の光信号が多重されている。ＷＤＭ網は、リニアに信号全体を増幅するだけでなく、リング構成（図１５，１６）やメッシュ構成（図１７）を取った網構成が有効なので、そのＷＤＭインターフェイス部は、複数の入出力部（２７，２８）を持ち得る。また、波長毎に、パスの切替えや、回線障害の回避をするのが、光クロスコネクト手段８の役割である。したがって、この部分も、λ１〜λｎといった複数の波長の光を扱う。なお、光信号の増幅の目的のためには、ラマン増幅器等の光増幅機構を、λ１〜λｎの光の経路中に挿入することもできる。
【００７８】
光信号伝送系（ＷＤＭ装置部）２は、特定の波長λ０（通常１．５μｍまたは１．３μｍ）のＳＯＮＥＴ／ＳＤＨ信号（ＯＣ−７６８／ＯＣ−１９２／ＯＣ−４８等）、または、ＳＯＮＥＴ／ＳＤＨにとらわれないビットフリーな光信号を、ＷＤＭ網に、Ａｄｄ／Ｄｒｏｐする機能を持つ。複数のチャンネルのλ０の光信号を、λ１〜λｎの光と多重・分離するために、ＷＤＭインターフェイス部（７）に、波長変換機能（２５，２６）を持つ。
【００７９】
ＩＰのトラフィックエンジニアリングをＷＤＭ網で行う一つの効率的な方法は、ＩＰ信号を最終的にＷＤＭのフォトニックフレーム（ＩＴＵ−Ｔで審議中の新Ｇ．７０９勧告）にマッピングする際、Ｇ−ＭＰＬＳのラベルで指示されている経路毎に波長を分けて、マッピングすることである。そして、上記フォトニックフレームの特定の位置に、本経路情報を乗せておけば、光ＸＣ（光クロスコネクト）３１で波長毎のパスを選別するときに、容易にその選別をすることができる。
【００８０】
光信号は、光のままで扱う際に、電気と比べて、高速に信号を伝送・処理し易いというメリットがある反面、そのバッファリングが困難であるという欠点がある。このため、本実施例のような手法を取ることが、現実的である。
【００８１】
同一経路のＩＰ（ＧＭＰＬＳ）を１つの波長に詰め込むのは、効率が悪いので、よりきめ細かにＩＰのトラフィックエンジニアリングを行うためには、該当するＷＤＭの光信号を、電気に変換して処理することである。そのための仕組みが図２の中段のブロック（Ｏ／Ｅ・Ｅ／Ｏ変換部３）にあたる。本ブロックの特徴は、複数のチャンネルに対応したＯ／Ｅ・Ｅ／Ｏ変換部分を持つことである。このＯ／Ｅ・Ｅ／Ｏ変換部分は、特定の波長λ０の光信号を電気信号に変換するための一般的な部品として存在しているので、λ１〜λｎの光の経路中に、波長変換部２５を置いて、波長λ０で、Ｏ／Ｅ・Ｅ／Ｏ変換部３と装置内インターフェイスを行うと、低コストで実現できると思われる。また、ビットレートも、４０Ｇ，１０Ｇ、または２．５ＧのＳＯＮＥＴ／ＳＤＨと各ポートのｓｐｅｅｄを決めておくと、標準的なＯ／Ｅ・Ｅ／Ｏ変換部品を使用できる。さらに、波長変換部に速度変換機能を持たせることもできる。勿論、可変波長対応可能な、Ｏ／Ｅ・Ｅ／Ｏ変換部品が実現すれば、各経路毎に、波長変換部とＯ／Ｅ・Ｅ／Ｏ変換部とを別々に用意する必要がなくなるので、より柔軟で、コンパクトな装置を実現できる。
【００８２】
このように主信号を電気信号に変換してしまえば、ＳＯＮＥＴ／ＳＤＨのより低次群の信号に容易に分解することができるので、きめ細かいクロスコネクトをして回線を有効に使うこともできる。また、ＧＭＰＬＳのラベルスイッチングもきめ細かく行うことができる。なお、電気信号に変換後は、伝送装置１の基準クロックに信号を同期させれば、効率的に信号を処理することができる。ただし、電気信号の場合は、光信号に比べて高速処理に限界があるから（数十ＧＨｚが限界）、その電気信号を適宜（シリアル／パラレル）（Ｓ／Ｐ）変換して、低速に落として処理する必要がある。低速にするためにパラレル変換すれば、どうしても信号線数が増えてしまう。
【００８３】
そこで、スイッチ（クロスコネクト）容量をできるだけ大きく（Ｔｅｒａ　ｂｙｔｅ超）しようとすると、いずれは、信号線数の実装上のネックが発生する。この場合、メモリ機能という電気では当たり前だが、光では難しい基本的な特性のメリットは、絶大なものがあるので、光処理と電気処理の両者のトレードオフとなる。光処理と電気処理の各メリットをできるだけ活かすためには、高速の信号を扱い、信号を多重・分離したり、パスの経路を切り替えるだけ、といったシンプルな機能は、できるだけ、光のままで行うのが望ましい。また伝送装置内の機能ブロック間の高速インターフェイスも、できるだけ光のままで行った方が良い。一方、複雑な処理、すなわちきめの細かいスイッチ、網管理、装置内制御等の処理は、電気信号で扱った方が有利である。
【００８４】
このような視点から考察されたのが図１の実施例である。あとは、Ｏ／Ｅ・Ｅ／Ｏ変換部や光経路部を、いかに低コストで実現するかという点にかかってくる。また、電気処理部（４）は、できるだけ多くの処理を１つのＬＳＩ内で行い、実装上、ボードの配線はなるべく減らすようにすることが、少ないスペースで、できるだけ多くの複雑な機能を受け持つことを可能にする。これも大事な点である。
【００８５】
再び図２を参照すると、本図の下段（４）は、従来のＳＯＮＥＴ／ＳＤＨ伝送装置（ＡＤＭ／クロスコネクト装置を含む）に、ＧＭＰＬＳに準拠したＩＰトラフィックエンジニアリングに対応することのできる新機能が追加されている（図１（ａ）の４を参照）。本ブロック（４）は、４０Ｇ，１０Ｇ，２．５Ｇ，６２２Ｍ，１５５Ｍ，…（＝ＯＣ７６８，ＯＣ１９２，ＯＣ４８，ＯＣ１２，ＯＣ３，…）といった、ＳＯＮＥＴ／ＳＤＨだけのインターフェイスだけでなく、ＤＳ３，ＤＳ１，Ｅ１といったＰＤＨ信号、ＡＴＭ信号、ＬＡＮ（イーサネット）信号といった各信号のＡｄｄ／Ｄｒｏｐ機能を持つため、きめ細かい多様なサービスを提供することができ、アクセス網やエッジ網に近いネットワーク上の伝送をサポートすることができる。この点について、従来は、ＳＯＮＥＴ／ＳＤＨ網と、ルータ−ルータ間とでは、別々の網管理となっていたが、本発明により、ＧＭＰＬＳに対応したＳＯＮＥＴ／ＳＤＨ装置を実現することにより、網全体を統一的に管理することができる。本装置部分（４）の構成を以下にさらに詳しく述べる。
【００８６】
４０Ｇ，１０Ｇ，２．５Ｇ，６２２Ｍ，…（＝ＯＣ７６８，ＯＣ１９２，ＯＣ４８，ＯＣ１２）といった、光のＳＯＮＥＴ／ＳＤＨインターフェイスを、Ｏ／Ｅ・Ｅ／Ｏ変換部３で電気信号に変換した後は、伝送装置１の基準クロックにその電気信号を同期させた上で、ＳＯＮＥＴ／ＳＤＨの　ＳＴＳ−４８（ＳＴＭ１６）／ＳＴＳ−１２（ＳＴＭ４）といった信号に準拠した電気信号によって、ブロック間インターフェイスを形成する。本電気信号の具体的フォーマットを図で示すと、図３〜図５のとおりである。
【００８７】
図３はＳＴＳ−１２に準拠したオーバーヘッド構成の周知例を示す図であり、
図４はＳＴＳ−１２に準拠したオーバーヘッド情報の周知例を示す図であり、
図５はＳＴＳ−１２に準拠したＥ１バイトの連結（ｃｏｎｃａｔｅｎａｔｉｏｎ）情報の周知例を示す図である。ただし、これらの図３〜図５は、単なる参考に過ぎない。
【００８８】
図３において、上記のＳＴＳ−４８に準拠した場合は、＃１〜＃１２の４倍の＃１〜＃４８によってオーバーヘッドが構成される。
【００８９】
図４に示すＥ１バイトは、受信端にて受信しているＣｏｎｃａｔｅｎａｔｉｏｎ　Ｉｎｄｉｃａｔｉｏｎの情報を、図５に示す表に準じた形で挿入するものである。
【００９０】
なお、ＳＴＳ−２４／ＳＴＳ−４８　ｓｔａｔｕｓのときには、バックボード（ＢＷＢ）側出力の他のラインについても、同じ情報を挿入する。
【００９１】
図２に戻ると、ＧＭＰＬＳ機能を併せ持つクロスコネクト部１５と、各外線インターフェイス（１１，１２，１３）との接続は、クロスコネクト部１５を中心にそれぞれと行い、このクロスコネクト部１５にて集中管理するのが、効率的である。もし処理容量が多過ぎて、その集中管理が難しければ、各外線インターフェイス（１１，１２，１３）に機能を分散し、この分散処理とその集中管理とを競合させるようにしても良い。
【００９２】
続いて、クロスコネクト部１５での処理について見てみる。同一経路を指示するＧＭＰＬＳラベルのＩＰ信号を、ＳＴＳ−１なり、ＳＴＳ−３ｃなり、ＳＴＳ−１２ｃなり、ＳＴＳ−４８ｃなり、同一のＳＯＮＥＴ／ＳＤＨパスに予め格納するように、ＩＰ信号をＳＯＮＥＴ／ＳＤＨ信号中にマッピングしているならば、通常のＳＯＮＥＴ／ＳＤＨでのクロスコネクトと全く同じ処理で、スイッチならびに網管理を行うことができる。
【００９３】
しかし、送信時（伝送時）に、もっと効率的にＳＯＮＥＴ／ＳＤＨ回線を使用したいならば、次のような処理手法を取るのが良い。
【００９４】
クロスコネクト部１５において、ＳＯＮＥＴ／ＳＤＨのフレームを分解（ｄｅｃｏｍｐｏｓｅ）していき、一旦、ＧＭＰＬＳ信号を剥き出しにして取り出す。その上で、ＧＭＰＬＳ信号の所定のヘッダを認識して、これに従って、ＩＰ信号を伝送装置から送出すべきパスを決定する。そして再び、ＳＯＮＥＴ／ＳＤＨ信号上にマッピングして、所望の目的地へのパスに送信する。
【００９５】
上述した、ＧＭＰＬＳのヘッダの認識をする際に、ＩＰパスにおける回線の障害情報も識別して、適当な迂回処置を施す。また、当該伝送装置が回線の障害情報を自ら検知していたならば、その情報をＧＭＰＬＳのヘッダに加えて、他の伝送装置が障害パスを迂回する処理が施せるようにする。
【００９６】
このようにして、ルータ−ルータ間だけなく、ＧＭＰＬＳを認識している途中の伝送装置においても回線情報を統一的に扱うことにより、網全体の一元的管理が可能となる。
【００９７】
本発明のさらなる特徴は、図２のＩＰ／ＧＭＰＬＳ処理部１６において、ＦＢ（Ｆｒａｍｅ　Ｂａｓｅ）−ＡＴＭセルを用いる点にもある。これについて図６を参照しながら説明する。
【００９８】
図６はＦＢ−ＡＴＭに対応可能な電気信号伝送系４の一例を示す図である。
【００９９】
本図において注目すべき点は、ＧＭＰＬＳ機能処理手段６に、ＦＢ−ＡＴＭセルを処理するＦＢ−ＡＴＭ処理部３４を備える点にある。その他の構成は、図２に示す構成と同じである。
【０１００】
ＳＯＮＥＴ／ＳＤＨフレームからオーバーヘッドを外したペイロード信号が、ＳＯＮＥＴ／ＳＤＨクロスコネクト部１５より出力されて、まずＦＢ−ＡＴＭセル同期部３５に入力され、ここでセル同期がとられる。さらに該セルのヘッダが、ヘッダ識別部３６にて識別され、ラベルスイッチ３７にてラベル処理が行われて、所望の目的地へのパスが決定された当該セルは再びクロスコネクト部１５に戻される。
【０１０１】
クロスコネクト部１５ならびにＩＰ／ＧＭＰＬＳ処理部１６に対し、ＷＤＭ／ＯＡＤＭ／ＯＸＣ側（光信号伝送系２側）からの光信号が、各パスに対応したポートに入力される。上記のとおり、ここに、Ｏ／Ｅ・Ｅ／Ｏ変換部３を置き、それぞれ電気信号に変換してから、装置の基準クロックと同期をとる。なお、このＯ／Ｅ・Ｅ／Ｏ変換部３に、コンパクトに波長変換部やスピード変換部を付けられるならば、上記ＷＤＭ／ＯＡＤＭ／ＯＸＣ側において、外線接続部（波長毎にＤＭＵＸされた側）以外には、波長変換部を付ける必要がなくなる。したがって、ＷＤＭ／ＯＡＤＭ／ＯＸＣ側においては、パスの調整（各波長のＡｄｄ／Ｄｒｏｐやパス切替え）だけの処理をすれば良くなる。ただし光増幅をしたい場合は、光増幅部を加える。かくしてＷＤＭ／ＯＡＤＭ／ＯＸＣ側はシンプルになり、低コストで構成することができる。
【０１０２】
ＳＯＮＥＴ／ＳＤＨ，ＰＤＨ，　ＬＡＮ／ＷＡＮの各インターフェイス部からは、クロスコネクト・ＩＰ／ＧＭＰＬＳ処理部（１５，１６）に、ＳＴＳフレーム（ＳＯＮＥＴ／ＳＤＨのフレーム）に準拠した電気信号にて、各ポートに入力される（この電気信号については、図３〜図５参照）。
【０１０３】
ＳＯＮＥＴ／ＳＤＨクロスコネクト部１５には、オーバーヘッド終端・挿入機能を備えており、アラーム処理や回線制御を適宜行うことができる。また、所望のクロスコネクトをしたいオーダーまで、信号をＤＭＵＸ（ｄｅｍｕｌｔｉｐｌｅｘ）していき、所望のレベル（ＶＣ−１１，　ＶＣ−１２，　ＶＣ−３，　ＶＣ−４，　ＶＣ−４−４ｃ，　ＶＣ−４−１６ｃ）においてクロスコネクトすることが可能である。
【０１０４】
このＳＯＮＥＴ／ＳＤＨクロスコネクト部１５からＩＰ／ＧＭＰＬＳ処理部１６へ、ＧＭＰＬＳ信号の外側のＳＯＮＥＴ／ＳＤＨフレームを取り外して、送る。また、ＩＰ／ＧＭＰＬＳ処理部１６からＳＯＮＥＴ／ＳＤＨクロスコネクト部１５へは、ＩＰ／ＧＭＰＬＳ処理部１６で適切な処理を行って、所望の目的地へのパスへ向けられた信号が入力される。なお、ここまでは、図２のクロスコネクト・ＩＰ／ＧＭＰＬＳ処理部（１５，１６）でも同様であるが、図６においては、ＩＰ／ＧＭＰＬＳ処理部１６において、ＡＴＭ−Ｆｏｒｕｍで策定中のＦＢ−ＡＴＭの処理を行うことができる。すなわち、ＦＢ−ＡＴＭセルに対するセル同期を行い、セル境界を見つけ、ヘッダを読み取って、ルーティングテーブルに従いスイッチを行い、目的地へのパスを選択する。
【０１０５】
このとき、制御部３８の制御のもとに、流量監視や流量調整（シェーピング機能）を行ったり、セルの優先度を設定したりして、セル毎にＱｏＳを容易に設定することができる。
【０１０６】
ＡＴＭ　Ｂａｓｅのセルを用いることは、ＯＡＭ（Ｏｐｅｒａｔｉｏｎｓ，　Ａｄｍｉｎｉｓｔｒａｔｉｏｎ　ａｎｄ　Ｍａｉｎｔｅｎａｎｃｅ）セルのハンドリングの手法で既に実績があり、回線上の障害情報等を、下流や上流の伝送装置に送ることによって、適切なヴァーチャル・パスの切替え制御が可能となる。
【０１０７】
さらに上記ＦＢ−ＡＴＭ処理部３４について見ると、例えば本出願人により提案済み（特願平１２−３６４０９８号）の、拡張ＡＴＭセルおよび／または可変長ＡＴＭセルの処理手段を利用することができる。これにより、やはり容易にＱｏＳ制御や回線管理（障害時のパス回避等）を行うことができる。
【０１０８】
上記の拡張ＡＴＭセルとは、通常の固定長ＡＴＭセルと、可変長ＡＴＭセルと、が混在したセルのことを意味する。ここに、可変長ＡＴＭセルは次のようなものをいう。
【０１０９】
図７は可変長ＡＴＭセルを説明するための図である。
【０１１０】
可変長ＡＴＭセルはペイロード長が４８バイトに限られないペイロード長可変のＡＴＭセルである。ＡＴＭレイヤにおいて、ｎ（８≧ｎ≧６）の長さを最小転送単位とし、ｎオクテットのヘッダＨＤと、最小転送単位の整数（ｍ，ｍ≧１）倍の長さのＡＴＭセルペイロードＰＬＤとで、可変長ＡＴＭセルＣＬを構成する。ペイロードＰＬＤに上位レイヤから発生する情報を最小転送単位の整数倍の長さになるように調整して格納し、ヘッダＨＤ内に可変長セルの長さを表示するデータＲＣＣを設定する。調整は、上位のＡＴＭアダプテーションレイヤで、ヘッダとトレーラを含むＳＡＲプロトコルデータユニット（ＳＡＲ−ＰＤＵ）をｎオクテットの整数倍となるように無効データを付加して行ない、そのトレーラ内に有効情報オクテット数を４４で割った余りのオクテット数（斜線部）を設定するよう構成する。尚、４４の根拠は、従来の固定長セルのペイロード４８バイト内に上位レイヤＡＡＬのＳＡＲ構造（＝セルの分解・組立の仕組）を持つとき、ＳＡＲ−ＰＤＵペイロード長が４４バイトであることによる。固定長セルと、可変長セルが混在したときは、ヘッダ長がｎオクテットであるか、５オクテットであるかを識別することにより識別でき、固定長セルの処理は、例えば、セレクト後、従来と同様の処理をする。
【０１１１】
図８は可変長ＡＴＭセルの処理手段の一例を示す図である。
【０１１２】
本図において、４１は入力バッファ部、４２はヘッダ解析部、４３はスイッチ、４４は制御部である。図６に示すように、上位レイヤにおいて任意の長さＬ１のユーザ情報ＵＤが発生すると、その長さに関係なく、１ブロックの情報としてＡＴＭアダプテーションレイヤ（＝ＡＡＬ）に渡され、ここで対応するヘッダ、トレーラが付加され、Ｌ２で示す長さのデータユニットが作成される。この長さＬ２のデータユニットは、ＡＴＭレイヤにおいて、Ｌ３で示す可変長ＡＴＭセルＣＬとして作成される。この可変長ＡＴＭセルＣＬは、ヘッダＨＤが最小転送単位であるｎオクテット（ｏｃｔ）であり、ＡＴＭセルペイロードＰＬＤはｎ×ｍ　ｏｃｔである。すなわち、ＡＴＭアダプテーションレイヤ（＝ＡＡＬ）のデータユニットが、ｎオクテットのｍ（ｍ≧１）倍となるように区切られて、最後にｎオクテットに満たないデータが発生すると、ｎオクテットとなるよう、無効オクテット（斜線部分）が付加され、ＡＴＭセルペイロードＰＬＤはｎ×ｍ　ｏｃｔとなる。可変長ＡＴＭセルＣＬの全体の長さはｎ×（ｍ＋１）ｏｃｔであり、最小のセル長はｎ×２　ｏｃｔ（ヘッダを含む）となり、最大のセル長は、ｍの最大値をＭとすれば、ｎ×（Ｍ＋１）となる。
【０１１３】
次に、複数の伝送装置を含む網の全体について考察する。
【０１１４】
図９の（ａ）は従来の網構成の一例を、（ｂ）は本発明による網構成の一例を、それぞれ示す図である。
【０１１５】
図９（ａ）は、ＳＯＮＥＴ／ＳＤＨあるいはＷＤＭといったトランスポート網が従来のものであり、したがって該トランスポート網が、ＴＣＰ／ＩＰのルーティング・テーブルあるいはＭＰＬＳに対応していないケースである。
【０１１６】
このケースでは、ルータＡから矢印の方向にパケットをフォワードすれば、その出力先の信号はルータＢに繋がるという情報しか、各々のルーティング・テーブルには反映されていない。
【０１１７】
一方、トランスポート網側では、ルータＡからの入力を、ルータＢの該当ポートへ出力させるよう、パスを張らなければならない。すなわち、そのように各トランスポート網のノードを、クロスコネクト設定しなければならない。
【０１１８】
トランスポート網側の設定は、ルータ側のレイヤ（仮想パス）とは独立した設定が必要で、トラフィック（パケット流量の増減）に拘わらず、トランスポート網内のそのパスのユーザの要求に従い、最大限の帯域を固定的に確保しなければならない。なぜなら、従来のＳＯＮＥＴ／ＳＤＨレイヤあるいはＷＤＭレイヤでは、容量固定の帯域を確保しておくことしかできず、トラフィックの時間的な変動に柔軟に対応するといった、統計多重的な要求には不向きだからである。これは、パスの設定を変更する度に、クロスコネクトを設定し直さなければならないからである。しかしＳＯＮＥＴ／ＳＤＨ網には、パスとリングプロテクションを事前に設定しておけば、回線障害時に瞬間的に（５０ｍｓ以内）に予備回線に切り替わり、高い通信品質が保証されている、というメリットがある。
【０１１９】
一方、図９（ｂ）を参照して、本発明に係るネットワークにおける、効果の一つについて述べる。
【０１２０】
伝送網がＭＰＬＳスイッチといった、ハイブリッドな処理に対応していると、次のようなメリットがある。すなわち、ＭＰＬＳレイヤでの仮想パスの処理に対応できることから、統計多重の効果が現れ、帯域の有効な使用が可能になる。例えば、トラフィックが多いときは、太いパスを割り当て、トラフィックが少ないときは、細いパスにする、といったことができる。
【０１２１】
ＭＰＬＳを用いれば、ＡＴＭと同様の、ユーザのクラス（真のＱｏＳ）設定ができるので、
（ｉ）完全に帯域を保証して欲しいユーザには、契約の上限までの完全な帯域保証が可能であるし、
（ｉｉ）優先度を下げても構わないので安い料金で使用したいというユーザには、ベストエフォート的な処理、すなわち回線が空いているときはどんどん使用できるが、回線が混んできた場合には、他の優先度の高いトラフィックを優先させ、自分は捨てられても構わない、といったようなサービスが可能である。
【０１２２】
このように、ユーザの要求に合わせて、柔軟なサービスを提供することができ、トランスポート網の回線容量を効率的に用いることもできるので、通信事業者にとっても、効率的なネットワーク投資が可能となる。
【０１２３】
本発明は、ＩＰパケットに対応したＭＰＬＳに限らず、ＡＴＭや、イーサネット（ＧｂＥや１０ＧｂＥの処理も含む）に対応させても良い、という内容も含んでいる。ＩＰパケットだけなく、イーサネット（Ｅｔｈｅｒｎｅｔ）パケットにも対応するＭＰＬＳは、ＥｏＭＰＬＳと呼ばれることがあるが、本発明の処理は、これらにも適用できる。波長（λ）ルータに対応したＭＰλＳ。あるいは、ＧＭＰＬＳについても同様である。
【０１２４】
さらに図９（ｂ）におけるレータＣが、ＭＰＬＳに対応している場合と、対応していない場合について、若干補足説明する。もし、ルータＣやルータＤが、ＭＰＬＳに対応していないパケットを、本発明のハイブリッド網と通信したい場合は、ルータＣから入力されるＮＥ１（伝送装置１）において、ＭＰＬＳヘッダを付加し、本ハイブリッド網内で、ＭＰＬＳレイヤの管理をすれば良い。つまり、ＩＰ−ＶＰＮ（Ｖｉｒｔｕａｌ　Ｐｒｉｖａｔｅ　Ｎｅｔｗｏｒｋ）といった考え方と同じである。そして、
ルータＤへ当該信号を送るときは、ＭＰＬＳヘッダを外して送り出すので、ルータＣやルータＤが、ＭＰＬＳに対応していなくても全く問題はない。
【０１２５】
また、ルータＣとＮＥ１との間の信号のフォーマットも、ＰＯＳ（Ｐａｃｋｅｔ　Ｏｖｅｒ　ＳＯＮＥＴ）の考え方を用いて、パケットを、ＳＯＮＥＴ／ＳＤＨフレームに格納したもので良いし、Ｇ．７０９で標準化予定の光パケットに格納したものでも良いし、さらには従来のような、ＰＤＨフレームやイーサネットフレームやＡＴＭフレームに格納したものでも良い。
【０１２６】
本発明の伝送装置（ＮＥ：Ｎｅｔｗｏｒｋ　Ｅｌｅｍｅｎｔ）は、様々なインターフェイスを持ち得るので、ユーザの希望に応じて柔軟に対応できる。また、ＮＥ１内で、具体的にどのように信号を処理し、どのようにＭＰＬＳを付加し、またどのようにスイッチし処理するかといった実現手段の一例については、後述する。
【０１２７】
一方、ルータＣやルータＤがＭＰＬＳに対応している場合には、本トランスポート網の各ＮＥにおいても、同じレイヤ（フォーマット）のＬＳＲテーブルを共有し、より広範にＭＰＬＳ仮想パスの処理をする。
【０１２８】
ユーザあるいは、対向している伝送装置のメーカーによって若干フォーマットが異なるケースもあり得る。その際は、ネットワークに応じた最適化が必要になる。例えば、伝送装置内でネットワークプロセッサを用いた、ＰＯＳ等のアーキテクチャにより、ソフト的にフォーマットの変更を可能にする、といった工夫をすれば良い。また、後者のケースでも、ルータ⇔ＮＥ間のインターフェイスとしては、様々なフォーマットを用いることが可能である。
【０１２９】
なお、図９（ｂ）の装置ＣおよびＤは、ルータに限らず、他のＬＡＮ／ＷＡＮノードや交換機、スイッチ装置等でも構わない。
【０１３０】
図９（ｂ）に示す、網の全体構成をさらに具体的に説明する。
【０１３１】
図１０は図９（ｂ）についてより一層具体化した網の全体構成例を示す図である。本図は、ＭＰＬＳラベル・ルーティングテーブルを用いてＩＰパケットを伝送する例を示すが、このＩＰパケットの他にイーサネットパケット等を伝送する場合も、同様に説明することができる。
【０１３２】
図１０においては、ＮＥ１（伝送装置１）の配下のルータ１に最終的につながる端末１から、ＮＥ３の配下のルータ３に最終的につながる端末３へ、ＩＰパケットを送信する場合を例にとる。
【０１３３】
ＮＥ１の配下のルータ１から、ＭＰＬＳラベル付きではないＩＰパケットが送られて来た場合は、ＮＥ１にてノード２を宛先とするＳｈｉｍラベル（＃ＭＰＬＳのラベルスイッチングを行うためのヘッダ）を付加する。一方、ＮＥ１の配下のルータ１が、ＭＰＬＳに対応したラベル付きパケットを送信して来た場合は、そのラベルを、所望の目的地に合致する、ＮＥ２を宛先とするＳｈｉｍラベルに、ＮＥ１にて付け替える。
【０１３４】
ＮＥ１からＮＥ２、ＮＥ３、ＮＥ４、…は、ＳＯＮＥＴ／ＳＤＨやＷＤＭ光パケットといった、下位レイヤのトランスポートを担うことができる。例えば、ＮＥ１からＮＥ３を目的地とするパスは、各ノードに適切にクロスコネクトを張ることにより、設定することができる。なお、このとき、例えば、ＮＥ１からＮＥ２への経路で、ＢＬＳＲやＵＰＳＲのリングプロテクションといった障害回避対策を設定しておくことも可能である。ただし、ＳＯＮＥＴ／ＳＤＨやＷＤＭ光パケットのレイヤのみをサポートするトランスポート網では、（パス内を流れるトラフィックによらず）帯域を定常的に確保しておかなければならないので、ネットワーク資源を効率良く使うことができない。
【０１３５】
そこで、本発明のように、ＡＴＭやＭＰＬＳといったヴァーチャルパスによって、統計多重的にネットワークを使えるようにすれば、資源の利用効率は大幅に向上する。
【０１３６】
ここで本発明のポイントは、ＮＥ１において、目的地が同一のパケットは、ＳＯＮＥＴ／ＳＤＨやＷＤＭ光パケットの同一の目的地（例えばノード３）のパス（例えば、ＶＣ−４−ｎやＡＵ４−ｎ）にまず格納することにある。もしトラフィックが多過ぎてＳＯＮＥＴ／ＳＤＨやＷＤＭ光パケットの単一のパスでは足りなければ、別の帯域のパスに格納する。このときパケットの優先順位、すなわちユーザのＱｏＳの要求のクラス、によって、絶対にパケットを捨てない帯域完全保証のグループや、そうでないグループ等に分け、完全保証のクラスのパケットは、ＳＯＮＥＴ／ＳＤＨやＷＤＭ光パケットのレイヤにて、帯域が保証されているパスに格納する。したがって、このパスに格納されていないパケットは、クラスの優先順位の設定に従って捨てられる場合もある。
【０１３７】
一旦、ＳＯＮＥＴ／ＳＤＨやＷＤＭ光パケットのレイヤに格納されてしまえば、図１０の場合、ＮＥ２への伝送は保証される。例えば、右回りのパスか、左回りのパスのどちらかで回線障害が起きたとしても、瞬時に（ＳＯＮＥＴ／ＳＤＨの場合、５０ｍｓ以内）に回線が予備側に切り替わる。
【０１３８】
ここで、ＮＥ２での動作を見てみる。ここでは、新たな、同じＮＥ３を目的地とするパケットがＡｄｄ（図中の“ＡＤＤ”）される。
【０１３９】
図１０の右上に示したルーティングテーブルは、ＮＥ２のルーティングテーブルである。ＮＥ１から入力して来た、ＮＥ３を目的地とするパケットは、「２」のラベルが付いているので、そのルーティングテーブルを使って、ＮＥ３を目的地とする、ポート１へ、信号をフォワードするようにルーティングする。またラベルも「３」に付け替える。
【０１４０】
上記のように、ＮＥ２に初めてＡｄｄされて来たパケットには、「３」のラベルを付けて、同様に上記ポート１へフォワードする。
【０１４１】
ＮＥ２からＮＥ３へのトランスポート網においても、ＳＯＮＥＴ／ＳＤＨやＷＤＭ光パケットのレイヤで、ＮＥ３を目的地とするパス（ＶＣ−４−ｎやＡＵ４−ｎ）に、パケットを格納する。なお、ＮＥ２やＮＥ３において、トラフィックの量またはパケットの優先順位によって、格納するＳＯＮＥＴ／ＳＤＨやＷＤＭ光パケットのレイヤのパスを振り分けることもあることは、ＮＥ１の場合と同様である。
【０１４２】
所望の端末３を目的地とするパケットは、ＮＥ３において、配下のルータ３にＤｒｏｐさせ、最終的には、その所望の端末３に届く。
【０１４３】
なお端末については、ＰＣ（パーソナルコンピュータ）がＴＣＰ／ＩＰを扱う場合に限らない。リアルタイムで通信する画像や音声網の端末であっても構わない。最優先のクラスでは、帯域が保証されているので、リアルタイム通信も可能となる。
【０１４４】
図１０に示す網を含むさらに大規模な網構成例を図１１に示す。
【０１４５】
図１１は本発明に係る伝送装置を含む大規模網構成の一例を示す図である。
【０１４６】
本図には、例えばＴｂｉｔ級のＷＤＭリング、別のＷＤＭリングと、これらのリングより低速の例えば１００Ｇｂｉｔ級のＳＯＮＥＴ／ＳＤＨリングおよびイーサネット等の非ＳＯＮＥＴ／ＳＤＨリングと、が図示されている。
【０１４７】
この中で四角のブロックはそれぞれＮＥを表すが、特に右下がりハッチングで示すＮＥに、本発明の伝送装置１が好適に利用される。すなわち、これらＮＥは、ＷＤＭと、ＳＯＮＥＴ／ＳＤＨと、を同一の装置内に収容する。これにより、低コストで、ＷＤＭとＳＯＮＥＴ／ＳＤＨの双方の統一的な構成と、統一的な網管理を行うことができる。
【０１４８】
ここで、上述した網構成の考察から、再び伝送装置単体の考察に戻り、その詳細例について説明する。
【０１４９】
〔詳細例〕
詳細例の説明に先立って、従来技術と本発明との間の差異を、予め明確にしておく。
【０１５０】
前述したように、本発明に一番近い構成を持つ、図２４のＬＳＲ（ラベル・スイッチング・ルータ）の特徴を分析する。これは、光網のトポロジー構成も含めて、全て、ＭＰＬＳのレイヤで、トポロジー情報を収集し、網を一括管理しようというものである。
【０１５１】
すなわち、図２４のＴＥ　Ｔｏｐｏｌｏｇｙ　Ｄａｔａｂａｓｅに、網全体のトポロジー情報を格納し、かつ、異なるルータとの間でも、トポロジー情報をやり取りし、全てのルータのＤａｔａｂａｓｅを統一して、運用するという構成である。したがって、網で扱う範囲が広くなればなる程、そのＤａｔａｂａｓｅの容量が大きくなり、しかも、異なるルータとの間で連携を取らなくてはならない。このため、同図中のＴｒａｆｆｉｃ　Ｅｎｇｉｎｅｅｒｉｎｇ　Ｃｏｎｔｒｏｌ部が担うべき処理も重くなってしまう。本発明は、この点を解決することのできる伝送装置を提供している。
【０１５２】
そのポイントは、下位レイヤの処理と、ＩＰのラベルのパスに相当する上位のレイヤの処理と、を分ける。そして、その下位レイヤの処理で一括して回線障害が回避できるところは、そのレイヤでの処理のメリットを最大限に活かし、これを、上位レイヤのパスの処理にも役立てよう、というものである。
【０１５３】
図２４を参照すると、これは、ＳＯＮＥＴ／ＳＤＨも、ＷＤＭ網も全て、ＭＰＬＳの処理によってトラフィック・エンジニアリング（Ｔｒａｆｆｉｃ　Ｅｎｇｉｎｅｅｒｉｎｇ）を行い、網全体の一括管理を行う、という考えに基づいている。逆に、電気処理を介さない、純光型のネットワークは、上位レイヤでのＭＰＬＳのパスも全て、光のまま、ＯＸＣで行う、というところに、困難さがある。
【０１５４】
本発明では、以下に詳述するような、装置構成や処理の方法を取ることにより、これらの困難を解決し、低コストな機器ならびにネットワーク構成を可能にしている。また、既存のネットワーク資産も有効に活かすことができる。
【０１５５】
以下、図１２〜図２１を参照しながら、本発明の伝送装置の詳細に説明する。
【０１５６】
図１２は電気信号伝送系４の主要部の詳細例を示す図（その１）、
図１３は同図（その２）、
図１４は同図（その３）である。
【０１５７】
図１２〜図１４は特に、高速のリングから低速の信号を取り出すＤｒｏｐ側について、詳細に示す。なお、Ａｄｄ側のポイントについては、後述する図１８〜図２０の説明のところで改めて示す。
【０１５８】
図１２〜図１４は、後述する図１５、図１６あるいは図１７のようなネットワーク構成において、上流（信号の送信側のＮＥ（Ｎｅｔｗｏｒｋ　Ｅｌｅｍｅｎｔ））から来た信号に、回線障害（「信号断」から、「信号品質の劣化」までを含む）が起きた場合、下流（信号の受信側）のＮＥ内で、どのような処理をすれば、効果的に所望のパスのプロテクションを実行できるかについて、信号の流れ（図中の太線の矢印参照）に沿って説明し、またそのときの検出ポイントや処理のポイント等を示している。
【０１５９】
また、併せて、上記の上流で起きた深刻な障害（「回線断」や「信号同期外れ」等）が起きたとき、下流側にいかに素早く知らせるか、また、下流に送信した信号に何か障害が起きた場合、（「信号断」から、「信号品質の劣化」までを含む）、その障害を、受信し検知したＮＥが、信号の送信元の上流に、いかに素早く伝え、可能な限り自動的に障害を回避するような制御を実行するか、という仕組みを示している。以下に、その詳細を述べる。
【０１６０】
図１２〜図１４の装置は、概括的に言えば、ＭＰＬＳパス（ＳＯＮＥＴ／ＳＤＨのレイヤから見れば、より上位レイヤのヴァーチャルパス）と、ＳＯＮＥＴ／ＳＤＨレイヤとの網管理を統一的にできるＬＳＲ機能付きＳＯＮＥＴ／ＳＤＨ伝送装置（Ａｄｄ／Ｄｒｏｐ　ＭＵＸクロスコネクト装置）、と言うことができるが、従来提案されていた図２４のような、ＬＳＲに過度の負担をかけるものではなく、後述のように、網管理の役割と処理の優先順位とを分けることにより、低負荷で高速な処理を可能としている。そのポイントの一つは、ＳＯＮＥＴ／ＳＤＨレベルのクロスコネクト部分で、ライン冗長（１＋１型の冗長、１：Ｎ型の冗長、ＢＬＳＲ等を含む）や、ＳＯＮＥＴ／ＳＤＨレベルのパス冗長（ＵＰＳＲといったリングプロテクションを含む）を行い、しかる後に、ＭＰＬＳレベルのラベルスイッチや、パス切替えを行うことである。それぞれのレイヤのライン切替えとパス切替えは、独立した検出器で、独立した切替え要因を検出して行うが、下位レイヤ（ラインは、パスの下位に相当。ＳＯＮＥＴ／ＳＤＨのパスは、ＭＰＬＳのパスの下位に相当）の切替え処理を優先とする。具体的には次のように行う。
【０１６１】
下位のレイヤの切替えは、切替え要因が生じたら、直ちに行うが、上位のレイヤは、継続的にそのレイヤの切替え要因が続いていた場合に、切替えを行う。というのは、下位のレイヤで検出された障害により、太い回線毎切り替わってしまうと、上位レイヤ内の比較的細い回線も一緒に切り替わってしまい、そのとき、上位レイヤの切替え要因も一緒に解除してしまう、ということが、往々にして発生するからである。
【０１６２】
上述のように切替えを行うことにより、上位レイヤのパス切替えの負荷は軽くなる。また、下位レイヤの冗長構成によって救済できなかった場合に、上位レイヤのパススイッチが働くようにするのである。具体的には次のようにすると良い。
【０１６３】
例えば、切替え要因の発生と同時に、タイマのカウントを開始し、設定された時間後にまだ、その切替え要因が発生状態だった場合には、パス切替えを行う。そのときの設定時間は、例えば、０秒から１０秒位の間とし、１００ｍｓとか、５０ｍｓとかの単位で細かく設定できるようにする。
【０１６４】
ここで下位レイヤのライン切替えの方について考察する。ライン切替えの要因を検出するための検出ポイントを、全てクロスコネクト部（図１３の１１０（図２の１５に相当）参照）に置くと、該クロスコネクト部１５での負荷が重くなるので、伝送装置（ＮＥ）１の外線インターフェイス部（図１２の１０１、図１４の１３１，１４１（図２の１１，１２，１３に相当）参照）に、回線障害なり通信品質劣化なりの検出ポイントを設ける。これら外線インターフェイス部分は、当該伝送装置（ＮＥ）に関して、１＋１のライン冗長であろうと、（１：Ｎのライン冗長であろうと、）ＵＰＳＲ（Ｕｎｉ−ｄｉｒｅｃｔｉｏｎａｌ　Ｐａｔｈ　Ｓｗｉｔｃｈｅｄ　Ｒｉｎｇ）であろうと、２Ｆ　ＢＬＳＲ（２　Ｆｉｂｅｒ　Ｂｉ−ｄｉｒｅｃｔｉｏｎａｌ　Ｌｉｎｅ　Ｓｗｉｔｃｈｅｄ　Ｒｉｎｇ）であろうと、４Ｆ　ＢＬＳＲであろうと、複数リング構成であると、それぞれに応じた仕組みを伝送装置（ＮＥ）が持っていれば、対応できる。
【０１６５】
上部のインターフェイス部分で検出した切替えトリガは、レベルに応じて、ＮＥの制御系（図１２の１０８参照）が一括して収集し、それを基に、クロスコネクト部（図１３の１１０（図２の１５）参照）内のラインスイッチ部（図１３の１１３）を制御する。
【０１６６】
次に、具体的に、どのようなアラームや通信品質の劣化情報を、どこで、どのように扱えば、上記のような、効率的なレイヤ間の連携を実現することができるか、図１２〜図１４を参照しながら、以下に説明する。
【０１６７】
また、その説明に引き続いて、例えば図１５、図１６、図１７のようなネットワークで、どのようにレイヤ間の連携が実現できるかについて説明する。なお、図１５は本発明が適用される第１のネットワーク例（ＵＰＳＲ）を示す図であり、図１６（ａ）および（ｂ）は本発明が適用される第２のネットワーク例（４Ｆ−ＢＬＳＲ）を示す図であり、
図１７は本発明が適用される第３のネットワーク例（メッシュネットワーク）を示す図である。
【０１６８】
また、上記の処理を効果的に働かせるために、Ａｄｄ時にやっておくと良いいくつかの工夫、例えば、ＶＣ（Ｖｉｒｔｕａｌ　Ｃｈａｎｎｅｌ）毎にできるだけ同じＭＰＬＳラベルのパスをまとめる等の工夫や、ＡＴＭやイーサネットとのマルチサービス化を併用することによる相乗効果についても、図１８〜図２０を参照して、述べる。
【０１６９】
図１８は、図１２〜図１４において、クロスコネクト部１１０を挟んでアグリゲート側とトリビュタリ側との間でやりとりされる信号の流れを模式的に示す図（その１）、
図１９は同図（その２）、
図２０は同図（その３）である。
【０１７０】
さらにまた、本発明を適用するために既存のシステムに対して拡張を行うための例についても、図２１を参照して説明する。
【０１７１】
図２１は本発明が適用される装置におけるラックの構成例を示す正面図である。
【０１７２】
ここで再び図１２〜図１４に戻って、これらの図に示す装置を詳しく説明する。
【０１７３】
本装置は、外部と信号のやりとりをする。インターフェイス部（１０１，１０１′，１３１，１３１′，１４１，１４１′，１４１″）を含む。インターフェイス部１０１（１０１′）および１３１（１３１′）は、アグリゲート側インターフェイス（Ａｇｇｒｅｇａｔｅ側ＩＮＦ）、１４１（１４１′，１４１″）は、トリビュタリ側インターフェイス（Ｔｒｉｂｕｔａｒｙ側ＩＮＦ）である。本装置はさらに、ＳＯＮＥＴ／ＳＤＨレベルのクロスコネクト部１１０（１１０′）と、ＭＰＬＳパス処理部１２１（ＩＰ／ＧＭＰＬＳ処理部１６）と、本装置の制御系１０８と、からなる。この他に、本装置のクロック同期系を司る部分があり、また他のサービスメニュー（ＡＴＭやイーサネット等）をサポートすることも可能である。
【０１７４】
本装置内で、各ＩＮＦ部（１０１，１３１，１４１）と、ＳＯＮＥＴ／ＳＤＨクロスコネクト部１１０とは、ＳＴＳ−３やＳＴＳ−１２やＳＴＳ−４８（あるいはＳＴＳ−２４）といった、共通のフォーマットの信号で結ばれている。このため、図２１のように、ＩＮＦカードが挿入されるスロット（ＩＮＦ−Ｓｌｏｔ）に、固有のポートを複数系統分割り当てる。クロスコネクト側では、異なるスロットのポートさえ区別して識別できれば良いので、上記ＩＮＦカードの外線側の速度による制約は、ほとんど受けない。上記ＩＮＦスロット（ＩＮＦ−Ｓｌｏｔ）には、ＯＣ−１９２，ＯＣ−４８，　ＯＣ−１２，　ＯＣ−３、ＰＤＨ（Ｔ３，Ｅ３，Ｔ１，Ｅ１）、ＥＣ１、（その他、ＥｔｈｅｒｎｅｔやＡＴＭに対応した外線インターフェイス）等のサービスに至るまで、ユニバーサルな外線インターフェイスを搭載することができる。例えば、各ＩＮＦ部（１０１，１３１，１４１）の基本最小スロットにＳＴＳ−１２の信号を４系統接続させておけば、その基本最小スロットで、ＯＣ−４８　１ＣＨのカードをサポートすることもできるし、ＯＣ−１２　４ＣＨのカードをサポートすることもできるし、ＯＣ−３やＤＳ３（＝Ｔ３）等なら、実装上許される限り、多数のＣＨ（ＯＣ−３なら１２ＣＨ、ＤＳ３や、ＥＣ１なら最大４８ＣＨ）をサポートすることもできる。仮に上記のポート数しか無くても、４倍分の上記基本最小スロットを用いれば、ＯＣ−１９２　１ＣＨをサポートすることもできる。
【０１７５】
また同じ４系統の装置内接続でも、上記最小スロットに、１系統当りＳＴＳ−２４（１．２Ｇ相当）まで速度を上げてインターフェイスすることができれば、倍の実装密度のＣＨをサポートできる。すなわち、ＯＣ−４８なら、２ＣＨをサポートでき、ＯＣ−１９２でも前述したものの半分の２スロット分までをサポートできる。もし１系統当り、ＳＴＳ−４８まで上げれば、さらにその倍の実装密度が可能になる。なお本装置内の信号フォーマットについては、図３〜図５に例を示した。
【０１７６】
ＬＶＤＳ（Ｌｏｗ　Ｖｏｌｔａｇｅ　Ｄｉｆｆｅｒｅｎｔｉａｌ　Ｓｉｇｎａｌｉｎｇ）等の伝送技術を用いれば、現状の技術でも、シリアルの速度で、１系統当り（ただし差動伝送の場合は、２本で１系統）３．６Ｇ位まで、本装置内インターフェイス（バックボード・インターフェイス）速度を上げることは容易である。したがって、ＯＣ−７６８（＝４０Ｇ）のインターフェイス・カードも同様に、高密度に実装して、サポートできる。
【０１７７】
将来的には、５ＧＨｚや１０ＧＨｚ超の装置内伝送も可能となるので、より一層高密度な、コンパクトで低コストな装置が実現可能となる。
【０１７８】
図１２〜図１４においては、説明の便宜上、インターフェイス部分を、高速側のＡｇｇｒｅｇａｔｅ側と、低速側のＴｒｉｂｕｔａｒｙ側とに分けることができるが、これは、当該装置が組み込まれるネットワークの構成に応じて、どのくらいの速度でもって高速側（高速リング等）に１本装置の外線を接続させているか（例えば、ＯＣ−１９２なのか、ＯＣ−４８なのか、ＯＣ−７６８なのか）、低速側のＤｒｏｐ側、あるいは、下流のリングはどのくらいのスピードなのか、あるいは、ＯＣ−４８なのか、ＯＣ−１２なのか、ＯＣ−３なのか、ＥＣ−１やＰＤＨなのかといった、そのときのネットワークの状況に応じて、本装置内にて自由にクロスコネクトし信号系を設定してやれば良い。つまり、このスピードなら、Ａｇｇｒｅｇａｔｅ側／Ｔｒｉｂｕｔａｒｙ側にするとか、このスロットなら、Ａｇｇｒｅｇａｔｅ側／Ｔｒｉｂｕｔａｒｙ側にするというように、本装置で固定的に予め決めて設計しておく必要はない。
【０１７９】
また外線については、ＳＯＮＥＴの例で述べたが、ＳＴＭ−６４，　ＳＴＭ１６，　ＳＴＭ−４，　ＳＴＭ−１，ＳＴＭ−０，　ＳＴＭ−２５６…といった、ＳＤＨの信号も同様にサポートすることができる。
【０１８０】
また、ＳＯＮＥＴ／ＳＤＨクロスコネクト部１１０のクロスコネクト単位についても、ＳＴＳ−１，　ＳＴＳ−３ｃ，　ＳＴＳ−１２ｃ，　ＳＴＳ−４８ｃといった様々なパス単位で行わせることができる。近年、１０Ｇｂｓイーサネットについての仕様も固まりつつあるので、１０Ｇｂｓ単位のひと固まりの信号、すなわちＳＴＳ−１９２ｃ単位のクロスコネクトをサポートできるようにしておくことに対しても、本発明は有用であり、この場合、ＳＤＨ相当の表現を用いれば、ＶＣ−４，　ＶＣ−４−４，　ＶＣ−４−１６，　ＶＣ−４−６４単位や、ＡＵ３レベルのクロスコネクトが可能となろう。
【０１８１】
本装置内の信号の速度が、１系統当り、ＳＴＳ−１２やＳＴＳ−２４等最大でもＳＴＳ−４８までしかないとしても、ＳＴＳ−４８ｃやＳＴＳ−１９２ｃ等の、一まとまりの信号を内部に格納するＯＣ−４８やＯＣ−１９２（ＯＣ−７６８も）の外線インターフェイスを、上記のＩＮＦ部（１０１，１３１）が、ＩＮＦカードとして、持つことも可能である。なぜなら、これらのＩＮＦカードに対応すべく、４系統以上のポートを各スロットにもともと用意してあるので、本装置内の信号に変換するための、ＩＮＦ部（１０１，１３１）内のＤＭＵＸにより、ＳＴＳ−４８ｃ以上の大きな信号の集合であっても素直にその集合をシリアル／パラレル変換し、系統毎に信号を分岐し、クロスコネクト部１１０で、パラレル／シリアル変換して、再び元の信号に戻してやれば良いからである。
【０１８２】
上記ＩＮＦ部がインターフェイスしている信号の中身が、ＳＴＳ−１２ｃ以下といった、各１系統の信号速度以下の固まりの信号が、ＯＣ−ｎにＭＵＸされてインターフェイスしているような場合には、各系統のポートと、そのＭＵＸがなされた信号の位置と、を合理的に対応付けておけば、該ＩＮＦ部内で外線信号を本装置内の信号に変換する回路部分において、各系統のポートに対応した信号を正しく振り分けるようにすれば良い。そうすることによって、クロスコネクト部１１０での処理が簡略化され、該クロスコネクト部を実現するハードウェアでの処理をシンプルにすることができる。
【０１８３】
また上記ＩＮＦ部が、ＯＣ−１２やＯＣ−３以下の信号や、ＰＤＨの信号を扱うことから、外線の総容量が、本装置内の信号の１スロット当りの総容量に満たないような場合には、これにより空いた装置内信号ポートには、ＵＮＥＱ−Ｐ「信号なし」等の信号が流れるようにしておく。そうすれば、クロスコネクトを張るときに、こういったＵＮＥＱ−Ｐ等の信号が存在しないパスについては、そのクロスコネクトが実行できないといった、ソフト的な制限をかけることができる。
【０１８４】
また逆に、より低速のパスレベルの信号、すなわち、ＶＴ１．５やＴＵ３，ＴＵ−１２，　ＴＵ−１１等の単位で、クロスコネクトができても、きめ細かなパスを扱えない。そのために、このような単位のオーダーで働くクロスコネクト部を追加すれば良い。ただし図１２〜図１４では、このような低速のオーダーのクロスコネクト部の詳細は省略する。
【０１８５】
再び図１２〜図１４に注目して、太線で示した、主にＤｒｏｐ側の代表的な主信号の流れに沿って、回線障害の回避等の仕組みを、アラームやエラー検出項目の具体例も挙げて説明する。
【０１８６】
図１２および図１４のＡｇｇｒｅｇａｔｅ側ＩＮＦは、図１５のようなＵＰＳＲリングであったり、図１６（ａ）および（ｂ）のような４Ｆ（Ｆ＝ファイバ）ＢＬＳＲであっても構わない。また図１７のようなメッシュネットワークであっても、ＡＩＳやＲＤＩの仕組み（説明後述）や、各ＮＥから情報を収集したり制御したりすることが可能な、ネットワーク管理（Ｎｅｔｗｏｒｋ　Ｍａｎａｇｅｍｅｎｔ）システムを備えてたりすれば、同様に、実現可能である。なお各ネットワーク例（図１５〜図１７）での動作は後述するが、図１２および図１４の各Ａｇｇｒｅｇａｔｅ側ＩＮＦが、それぞれ、Ｅａｓｔ（右回り）の光信号とＷｅｓｔ（左回り）の光信号とを、受信および送信する様子が描かれている。ちなみに、４Ｆ（Ｆ＝ファイバ）ＢＬＳＲのときは（図１６）、既述のＩＮＦカードの別のＣＨなり、別のＩＮＦカードによって、もう１本ずつの系統を受信および送信すれば良い。その際は、図１２および図１４のＡｇｇｒｅｇａｔｅ側ＩＮＦは、Ｅａｓｔを現用回線、Ｗｅｓｔを予備回線としたときに、現用回り方向の回線中のＳｐａｎ　ＳＷ（＝１＋１冗長に似た冗長）用の現用（Ｗ）側と予備（Ｐ）側とにつながっているものと、見なす。なお、リング（図１６）の反対回りの予備回線のＩＮＦ部は、裏に隠れていると考えれば良い。また図１７のメッシュネットワークの１つのノード（ＮＥ）に着目すると、この中に接続されている複数のノードの他のノードに対しては、別のＩＮＦ部が接続していると考えれば良いし、Ｄｕａｌ以上の複数リングと接続しているのなら、その複数分のインターフェイスを別に持っていると考えれば良い。図１３において、ＳＯＮＥＴ／ＳＤＨクロスコネクト部が、参照番号１１０および１１０′として、２枚重なっているように見えるのは、これらクロスコネクト部１１０，１１０′を搭載する２枚のクロスコネクトカードの各々に同じ動きをさせておき、いずれかのクロスコネクトカードが壊れたとしても、通信が瞬断しないようにするためのカード冗長を取っているからである。このようなカード冗長の仕組みがあると、本装置としての故障率は一層低下し、本装置の信頼性は向上する。
【０１８７】
そのような冗長構成のために、クロスコネクト部（１１０，１１０′）から、ＩＮＦ部（１１０，１０１′と１３１，１３１′）に至る信号線が２本描かれている（ａ，ｂとｃ，ｄ）。これら、ＩＮＦ部内でセレクタ（１０５，１３５）を設けているのは、そのクロスコネクトカード冗長の仕組みを示している。かくして、各ＩＮＦ部で、より品質の良い方を選ぶことにより、自動的なカード冗長が実現できる。
【０１８８】
一方、ＭＰＬＳパス処理部（１２１，１２１′）も２枚重なって見えるのは、上記と同様のカード冗長を、ここにも採用したからで、これにより信頼性が増す。ただし、上記のＳＯＮＥＴ／ＳＤＨクロスコネクト部とＭＰＬＳパス処理部との間で信号をやり取りしている部分には、カード冗長の信号線は、煩雑になるため記載を省略した。
【０１８９】
なお上述した、カード冗長のための２枚のカードの連携と、ＳＯＮＥＴ／ＳＤＨのライン切替え・パス切替えとＭＰＬＳパス切替えとの連携とは、全く別次元のことである。ここで本発明の核心である後者の連携について、図１２〜図１４の装置内の、ある信号の流れ（太線で表記）を例にとって以下に説明する。
【０１９０】
説明を簡単にするために、図１５に示すように、ＵＰＳＲが１＋１ライン冗長構成になっていて、上流から来たＡｇｇｒｅｇａｔｅ側の信号（ＡＧＧ）を、Ｔｒｉｂｕｔａｒｙ（ＴＲＢ）側に繋がる下流にＤｒｏｐしているケースを考える。
【０１９１】
ＳＯＮＥＴ／ＳＤＨレイヤでの、ラインやＵＰＳＲを形成するパスは、図１５のパスの線のような経路（ｅ，ｆ，ｇ，ｈ）となっている。ＭＰＬＳレベルのヴァーチャル・パス（仮想パス）も、上記のパスと一致しているということはあり得ることであるが、この場合、ＳＯＮＥＴ／ＳＤＨレイヤのライン切替えやＵＰＳＲパス切替えによって、回線障害（×）を一括して回避すれば、上記のＭＰＬＳの仮想パスもその回線障害から自動的に救われたことになる。こういう仕組みによって、ＭＰＬＳパスの切替えにかかる負担は軽減されていく。
【０１９２】
しかし、ＳＯＮＥＴ／ＳＤＨのレイヤのパスとＭＰＬＳの仮想パスとが、必ずしも一致する訳ではない。ＭＰＬＳの仮想パスなら、ＳＯＮＥＴ／ＳＤＨリング内にメッシュを張ることができるからであり、また、ＳＯＮＥＴ／ＳＤＨリングにＡｄｄされてくるＭＰＬＳのパスがあった場合、ＭＰＬＳのレイヤでは、もっと上流にまで遡って、仮想パスを考えなければならないからである。
【０１９３】
したがって、ＭＰＬＳの仮想パスに対して網管理をしようとした場合、図１３のようなＭＰＬＳパス処理部１２１はどうしても必要となる。
【０１９４】
ＳＯＮＥＴ／ＳＤＨリング内を流れるトラフィックが全てＩＰであるとは限らないが、ＳＯＮＥＴ／ＳＤＨパスのうち、ＭＰＬＳを上位レイヤに含むパスは、ＳＯＮＥＴ／ＳＤＨクロスコネクト処理部１１０から、ＭＰＬＳパス処理部１２１にＤｒｏｐする。このとき、ＭＰＬＳを上位レイヤに含むＳＯＮＥＴ／ＳＤＨパスの全てをＤｒｏｐする必要は必ずしもない。なぜなら、ＭＰＬＳパスと、ＳＯＮＥＴ／ＳＤＨのパスとが完全に一致している部分については、下位レイヤのパス制御だけでこと足りてしまうからである。そうすると、ＭＰＬＳパス処理部１２１の負担は著しく軽くなる。このためにＭＰＬＳパスを、ＳＯＮＥＴ／ＳＤＨにＡｄｄするときの工夫が、図１８〜図２０に表されている。
【０１９５】
図１３において、制御ラベル処理部１２３、ラベルスイッチ（ルーティング）１２４およびラベル・パス・スイッチ１２５からなるラベルスイッチ部１２６における主としてラベルスイッチ１２４によって、ラベルを元にパケットをルーティングし、このルーティング後、該当するＳＯＮＥＴ／ＳＤＨパスのポートにこれを出力して、ＳＯＮＥＴ／ＳＤＨクロスコネクト部１１０に戻してやるという機能を、本ＭＰＬＳ処理部１２１が備える。なお、ＳＯＮＥＴ／ＳＤＨクロスコネクト部１１０は、ＭＰＬＳパス処理部１２１から戻ってきたパケットを、所望の目的地に向かうＳＯＮＥＴ／ＳＤＨパスに該当するＩＮＦスロット（図２１のＩＮＦ−Ｓｌｏｔ参照）に向けて再びクロスコネクトして出力する。この出力先のインターフェイスは、もちろんＳＯＮＥＴ／ＳＤＨのインターフェイスだけに限らない。前述のＩＮＦ部（１０１，１３１）内で、ＳＯＮＥＴ／ＳＤＨを、適当な、ＰＤＨなり、イーサネットなり、ＡＴＭなりに変換する仕組みをもし備えるならば、ＰＤＨやイーサネットやＡＴＭ等のインターフェイスでも構わない。
【０１９６】
図１３においてＭＰＬＳパス処理部１２１は、ラベル・ルーティングスイッチ（１２４）以外に、以後の核心部分の説明の要旨に関わる、記述のラベル・パス・スイッチ（ラベルＰＳＷ）１２５を備える。なお、この核心部分である、ＳＯＮＥＴ／ＳＤＨパスの救済とＭＰＬＳパスの救済とについては後述する。
【０１９７】
図１３において、ラベル・ルーティングするためのルーティング・テーブル等を格納したＤａｔａｂａｓｅ１２７もまた、本ＭＰＬＳパス処理部１２１は有する。このＤａｔａｂａｓｅ１２７は、単なるルーティング・テーブル以外に、ＧＭＰＬＳの処理に必要なデータベース情報を格納していても良い。ただし、ネットワーク・トポロジーに関するデータベースは、既述したネットワーク管理システムの方で保持することもできる。
【０１９８】
その他、ＭＰＬＳパス処理部１２１は、ＭＰＬＳのラベルが付いて転送されてくる各パケットの流量監視や流量調整の機能を備えることもできる。これが、流量監視・調整部１２８である。この場合もし、ラベルスイッチ１２４のスイッチ容量および能力が、ＳＯＮＥＴ／ＳＤＨクロスコネクト部１１０からＭＰＬＳパス処理部１２１にパケットが入力されてくる際の、最大ポート数をまかなうだけの容量および能力を有しているならば、このような流量監視・調整部１２８は不要である。したがってこの場合、ラベルスイッチ１２４のコストを下げる目的で、ＭＰＬＳの統計多重効果を考慮し、スイッチ容量および能力を、ある上限までとして、設計しておくのが良い。このとき、流量が許容量が超えたら、優先度が低いパケットから廃棄し、また上流側に対し、こちらのパスへはこれ以上パケットを転送しないように、制御ラベル等を用いて通知すれば良い。
【０１９９】
時間的に流量に揺らぎがあって、流量が一時的に（あるいは瞬間的に）許容量を超える恐れがあることもある。このような状況なら、ＭＰＬＳパス処理部１２１の入力部分にバッファを持たせておき、流量を、時間平均化して時間的に滑らかにすれば良い。これはいわゆるシェーピング機能である。このような流量監視・調整機能を持たせれば、ＭＰＬＳラベルのスイッチ容量を節約して、低コスト化を図ることができる。
【０２００】
以上の説明を一旦終了する前に、ＳＯＮＥＴ／ＳＤＨクロスコネクト部１１０と、ＭＰＬＳパス処理部１２１との間のインターフェイスやポート配置について、工夫すると良い事項を挙げておく。
【０２０１】
両部（１１０，１２１）間の本装置内インターフェイスは、クロスコネクト部１１０とＩＮＦ部（１０１，１３１）との間の接続の際のフォーマットと同様のフォーマットにて行う。例えば、本装置内の接続が、ＳＴＳ−１２の複数系統分からなる接続ならば、この両者間の通信容量は、（ＳＴＳ−１２）×（接続ＣＨ数）分になるし、ＳＴＳ−２４やＳＴＳ−４８等を単位とする接続ならば、その（速度）×（接続ＣＨ数）分となる。例えば、既述したＩＮＦカードの基本最小スロットが、ＳＴＳ−４８で４系統分の接続線を持っているとするならば、そのＩＮＦカードの２スロット分に、ＭＰＬＳパス処理部１２１のカードを１枚差し込むことで、４０Ｇｂｓ分のＭＰＬＳパスの処理容量を、その１枚のカードに負担させることができる。もしそのＭＰＬＳパスの処理容量をもっと上げようとするときには、単位ＣＨ当りの速度を高めれば、さらに容量を上げることができる。
【０２０２】
このように、物理的な繋がりだけから見るならば、クロスコネクト部１１０に対して、前記ＩＮＦ部（１０１，１３１）もＭＰＬＳパス処理部１２１も対等と言える。このことが、ＭＰＬＳパス処理部１２１を、従来のＳＯＮＥＴ／ＳＤＨ装置に追加する場合に、その資産を有効活用できる鍵となる。
【０２０３】
通常、ＭＰＬＳパス処理部１２１に限らず、ＶＴレベルあるいはＴＵレベルといった、低速のオーダーでのきめ細かい動作を行うクロスコネクト部や、ＡＴＭスイッチ部や、イーサネットのスイッチ処理部や、ＶＴ１．５←→ＴＵ−１２変換や、ＡＵ−３、ＡＵ−４←→ＶＣ−３の変換といった、ＳＯＮＥＴ←→ＳＤＨ間の変換も、同様に図２１のＩＮＦスロット（ＩＮＦ−Ｓｌｏｔ）を使って実行することができる。
【０２０４】
そこで、上記クロスコネクト部１１０とＭＰＬＳパス処理部１２１とのインターフェイスをするポートの並びについて検討する。前述したように、クロスコネクト部１１０からＭＰＬＳパス処理部１２１へ、クロスコネクト後の信号を転送し、ラベルスイッチ１２４にてその信号をルーティング後、再びＸＣクロスコネクト部１１０を通して、ＩＮＦ（１０１，１３１）部へ送る、という信号の流れを形成仕組みがある。この仕組みから、ＭＰＬＳパス処理部１２１とクロスコネクト部１１０とを結ぶポートに割り当てるべき信号の並びは、物理的には、何の制約もなく定めることができる。例えばパスを張るときのその順は、ポート番号の若い順に定めれば良い、といった単純な処理で十分である。この理由は次のとおりである。
【０２０５】
まず、クロスコネクト部（ＸＣ部）１１０からＭＰＬＳパス処理部（ＭＰＬＳ部）１２１へ入力するところへは、ＭＰＬＳ部の入力部分に存在しているポート数以上の信号（またはＭＰＬＳ部の処理能力以上の信号）は、いずれにせよ入力することができないので、上記のポートは物理的に固定のポートとして、信号を入力させれば良い。そうすれば、ＭＰＬＳ部内に余計に、入力のセレクタを設けて、対応する、スイッチの入力ポートに信号を振り分ける、といった処理が不要となる。ただし、パスの回線障害を回避するための処理を、ＭＰＬＳのヴァーチャルパスのレイヤでも、独立して行わせることを意図しているので、図１３に示すように冗長されているパスは、そのまま冗長されて、ＭＰＬＳ部１２１に入力される。そしてＭＰＬＳ部にて独立した検出条件を元に、パス切替えが行われるので、その冗長分の入力ポートは必要である。
【０２０６】
ＭＰＬＳ部（ＭＰＬＳパス処理部）１２１でのルーティング後で、しかも、パス冗長のうち品質の良い方を選択した後、本装置としては、ＳＯＮＥＴ／ＳＤＨといった下位のレイヤにＭＰＬＳパケットを乗せて出力先を振り替える、というのが所望の動作である。ところがＭＰＬＳ部（１２１）から信号が出力された後、必ず、ＸＣ部（ＳＯＮＥＴ／ＳＤＨクロスコネクト部１１０）へその信号が送られ、その後該当する出力先に繋がるＩＮＦ部（１０１，１３１）へその信号が送られるので、ＭＰＬＳ部の出力ポートにおける物理的な信号線は、上記の出力先のＩＮＦ部のことを全く気にすることなく、ルーティング・テーブル（あるいはＳＷスイッチの出力部でも良い）の出力ポートＮｏ．順に繋がっていさえすれば、上記の所望の動作を達成できる。別言すれば本装置として、パスのルーティング後の行き先と、ＩＮＦ部の繋がり先とが一致さえしていれば良いから、ＭＰＬＳ部から出力後の信号の、ＸＣ部でのクロスコネクトにおいて両者（１１０，１２１）が連携してクロスコネクトするよう、ソフト制御すれば良い。したがって、本装置の管理システム（Ｍａｎａｇｅｍｅｎｔ　Ｓｙｓｔｅｍ）としては、ルーティング後のパスの行き先となるＩＮＦ部のＣＨなり、パスの指定だけをオペレータが設定しさえすれば、ＭＰＬＳ部を通った後の、ＸＣ部でのクロスコネクトを行う処理を、ソフトが自動的に行うようにすれば良い。このような仕組みにしておけば、本装置の運用上大変便利であるし、上述した程度の簡単な処理なので、それ程煩雑なソフトウェアを必要とする訳でもない。
【０２０７】
さらに、図１２〜図１４において、ＳＯＮＥＴ／ＳＤＨパスの救済とＭＰＬＳパスの救済とを連携する仕組みについて、以下に述べる。
【０２０８】
まず、ＳＯＮＥＴ／ＳＤＨのレイヤでの伝送装置（ＮＥ）１としては、従来とおり、次のような処理の仕組みを持たなければならない。
【０２０９】
上流からのラインにおけるＬＯＳ（Ｌｏｓｓ　ｏｆ　ｓｉｇｎａｌ）「信号断」やＬＯＦ（Ｌｏｓｓ　ｏｆ　Ｆｒａｍｅ）「フレーム外れ」の信号を、ＮＥが受信したときは、このＮＥは下流のラインへ、ＡＩＳ−Ｌ（Ａｌａｒｍ　Ｉｎｄｉｃａｔｉｏｎ　Ｓｉｇｎａｌ−Ｌｉｎｅ）を送出しなければならない（図１５のＡＩＳ，　ＬＯＳ参照）。また、ＮＥの上流からのラインにおいて、ＬＯＳ，　ＬＯＦ，　ＡＩＳ−Ｌ、（設定によっては、さらにＴＩＭ−Ｌ「行き先エラー」）が検出されたときは、ＮＥは下流のパスへ、ＡＩＳ−Ｐ（Ａｌａｒｍ　Ｉｎｄｉｃａｔｉｏｎ　Ｓｉｇｎａｌ−Ｐａｔｈ）を送信する（ＰＤＨへ送信するときは、ＰＤＨのＡＩＳを送信する）。同時に、上流のラインの送り側へは、ＲＤＩ−Ｌを送出しなければならない（図１７のＲＤＩ参照）。また、ＮＥが上流からのパスにＬＯＰ−Ｐ，　ＡＩＳ−Ｐ，　ＵＮＥＱ−Ｐ、（さらに、設定によっては、ＴＩＭ−Ｐ，　ＰＬＭ−Ｐ）のいずれかを受信したときは、ＮＥは、下流のパスにはＡＩＳ−Ｐを送信し（ＰＤＨへ送信するときは、ＰＤＨのＡＩＳ）、上流のパスには、ＲＤＩ−Ｐ（Ｒｅｍｏｔｅ　Ｄｅｆｅｃｔ　Ｉｎｄｉｃａｔｏｒ−Ｐａｔｈ）を送り返さなくてはならない。また、回線の劣化情報（エラーレート）を測る情報元となる、Ｂ１エラーやＢ２エラーをラインで検出し、受信信号のエラーレートを検知する、パフォーマンス・モニタ機能部を持つ（図１２のブロック１０３，１０６参照）。そのＢ２エラーを受信した場合は、Ｍ１　Ｂｙｔｅの所定のビットに検出したエラービットの数を、送信側に対して送り返す（図１２の１０６）。そうすることによって、上流側のＮＥは、本ＮＥ（伝送装置１）が信号を送信したラインに何らかのエラーが起きたことを、下流側の本ＮＥから戻ってくる信号の上記Ｍ１　Ｂｙｔｅを見て、自動的に認識することができる。また、受信した信号のパスに何らかのエラー（信号劣化）が生じていないかを、Ｂ３　Ｂｙｔｅを検出することによって、認識することができる。
【０２１０】
また、同時に上流の送信側ＮＥへ、Ｇ１　Ｂｙｔｅの所定のビットに、検出したＢ３Ｂｙｔｅ　に示すエラーのビット数を送り返す。これにより、その上流側ＮＥでは、送信先のパスで何らかのエラーが生じたことを認知することができる。これらの仕組みを持たせる為に、ＳＯＮＥＴ／ＳＤＨのインターフェイス部１０１は、Ｏ／Ｅ・Ｅ／Ｏ変換部１０２，１０７の他に、受信ラインに対して、ＬＯＳ，　ＬＯＦ，　ＡＩＳ−Ｌ，　ＴＩＭ−Ｌ，Ｂ１エラー、Ｂ２エラー、Ｍ１　Ｂｙｔｅ（＝ＦＥＮＤのＢ２エラー）を検出する検出部１０３を持つ。
【０２１１】
また、送信ラインに対しては、本ＮＥとして、受信部に上流側からのＬＯＳ，　ＬＯＦを検出したときに、本ＮＥのＭａｎａｇｅｍｅｎｔ　Ｓｙｓｔｅｍからの要求に従って、下流側へＡＩＳ−Ｌを送信するための機能を有する送信部１０６ｂを持つ。また、受信ラインに、ＬＯＳ，　ＬＯＦ，　ＡＩＳ−Ｌ、（設定によっては、さらにＴＩＭ−Ｌ）を検出したときに自動的に送信ラインにＲＤＩ−Ｌを挿入する挿入部１０６ａを持つ（ただし、ＡＩＳ−Ｌ送出命令が来たときは、ＲＤＩ−ＬよりもＡＩＳ−Ｌ送信を優先する）。そして、クロスコネクト部１１０への信号には、ＡＩＳ−Ｐを挿入する（図１３のＡＩＳ−Ｐ挿入部１１２）。
【０２１２】
一方、Ｂ２エラーを受信ラインに検出したときは、そのエラービットの数を自動的にＭ１　ｂｙｔｅの所定の位置に挿入する機能を持つ（図１２の１０６ａ）。その他に、Ｓ１　ｂｙｔｅを受信したり、送信したりして、ネットワークのＮＥ間での同期を、ラインを通して取る仕組みもあるが、その説明は省略する。
【０２１３】
また、図１３のＳＯＮＥＴ／ＳＤＨクロスコネクト部１１０は、ＳＴＳ−１やＳＴＳ−Ｎｃレベルのパス（ＳＤＨならば、ＶＣ−３やＶＣ−４やＶＣ−４−４−Ｎｃに相当）をクロスコネクトする機能を有するので、該クロスコネクト部には、ＬＯＰ−Ｐ，　ＡＩＳ−Ｐ，　ＵＮＥＱ−Ｐ，　ＴＩＭ−Ｐ，　ＰＬＭ−Ｐや、Ｂ３エラーを検出する検出部１１４ａを持っている。また、これらＬＯＰ−Ｐ，ＡＩＳ−Ｐ等のパス・アラームが発生したときは、ＲＤＩ−Ｐを送り返すし、Ｂ３　Ｂｙｔｅに示すエラービットの数を受信した際は、ＰＯＨのＧ１　Ｂｙｔｅの所定の位置（ＲＥＩ　ｂｉｔｓ）に、Ｂ３　Ｂｙｔｅのビットエラー数を送り返す機能を有する返送部１１４ｂがある。なお、より低速のＶＴ１．５やＴＵ−１２といったレベルのクロスコネクト機能を本ＮＥが有するならば、ＶＴ（ＴＵ）のパスレベルのアラームを検出したときＲＤＩ−Ｖを送り返したり、本パスレベルのパスエラーを検出したり、ＲＥＩ　ｂｉｔでパスエラーを検出していることを送り返す機能を持たせる必要がある。また、ＰＤＨインターフェイス部を備えるときは、クロスコネクト部が高速のパスでのみクロスコネクトし、該ＰＤＨインターフェイス部で終端すべきパスは、そこをスルーしてＰＤＨ　ＩＮＦ部まで送られていることがある。そこでＰＤＨインターフェイス部から本ＮＥの外側へ送り出す信号については、パスを終端する前に、パスのアラームを検出して、ＲＤＩを反対方向に送り返したり、送信側のＰＤＨ信号をＡＩＳに変えたり、パスのエラーを検出して、反対方向にＲＥＩを返したりするといった機能を持たせる必要がある。
【０２１４】
なお、上述した低速のパスをサポートするに際し、図１８〜図２０に表すごとくＭＰＬＳパスをうまくＡｄｄすることにより、その低速パスのサポート機能を有効活用し、ＭＰＬＳパス処理部１２１の負担をより軽減させることもできる。
【０２１５】
もう少し詳しく、図１２のＡｇｇｒｅｇａｔｅ側ＩＮＦ（１０１）に入力された信号の流れに沿って、処理の流れを説明する。受信したラインの信号は、Ｏ／Ｅ変換部１０７でＯ／Ｅ変換後上述した各種アラームやエラーを検出部１０３にて検出し、上記で説明した制御を実行する。なお、外線が光でなく、電気のときは、上記Ｏ／Ｅ変換部１０７の代わりに、バイポーラ信号をユニポーラ信号に変換するＬＩＵレシーバ部を用いる。
【０２１６】
該Ａｇｇｒｅｇａｔｅ側ＩＮＦ（１０１）には、外線から受信した信号のクロックを、本装置（ＮＥ）内で同期が取れているクロックＣＫに乗せ換える同期部１０４を持つ。本装置（ＮＥ）内で同期を取っていた方が、クロスコネクト部１１０やＭＰＬＳパス処理部１２１の制御がやりやすくなり、したがってハードウェアの処理の負担も軽くできるからである。
【０２１７】
Ａｇｇｒｅｇａｔｅ側ＩＮＦは、本装置内にいくつかあり、１つのリングだけでなく複数の、リングやネットワークと連係している。このため、リング毎または局所ネットワーク毎に、網同期の基準クロックＣＫが異なることがあり、各Ａｇｇｒｅｇａｔｅ側ＩＮＦの、同期部（ＣＫ乗せ換え部）１０４の外側では、互いに完全な同期がとれず、相互に異なるＣＫになっていることがあり得る。したがって、このようなＣＫ乗せ換え機能は、全てのＡｇｇｒｅｇａｔｅ側ＩＮＦに持たせておく。このようなＣＫ乗せ換え部には、異なる局所ネットワーク間でのＣＫの違いに耐え得る機能を提供するだけでなく、ネットワークに固有のジッタやワンダを吸収して信号の速度揺らぎを解消するという効果もある。
【０２１８】
上記ＣＫ乗せ換え部（１０４）の前後で、受信フレームのセクション・オーバーヘッドＳＯＨを付け替えて、外線のＳＯＨを一旦終端し、本装置内の信号フォーマットに変更することができる。このとき、当然ポインタも付け替えるので、そのときに外線信号のＬＯＰ−ＰやＡＩＳ−Ｐを検出することができる。（なお、そのＬＯＰ−Ｐを検出したら、本装置内へ送り込まれる信号の送信側ポインタは、ＡＩＳ−Ｐとしておく。
【０２１９】
また、外線がＯＣ−４８やＯＣ−１９２等の信号で、本装置内がＳＴＳ−１２，　ＳＴＳ−２４，　（ＳＴＳ−４８）等の信号を扱う場合は、ＤＭＵＸ（ｄｅｍｕｌｔｉｐｌｅｘ）機能を持たせる。逆に、外線側に、例えばＯＣ−３　４ＣＨのインターフェイスを備えている場合には、ＳＴＳ−１２等へのＭＵＸ（ｍｕｌｔｉｐｌｅｘ）機能を持たせる。
【０２２０】
さらにまた、前述したように、送信方向のセレクタ（ＳＥＬ）１０５は、クロスコネクト部１１０および１１０′のカード冗長に対応するものである。図１２〜図１４には記載していないが、Ａｇｇｒｅｇａｔｅ側ＩＮＦの外線側の受信信号をクロスコネクト部１１０に送る際は、そのカード冗長を機能させるために、同一の信号を、両クロスコネクト部１１０，１１０′に送る仕組みも持つ。当然、ポートもその分用意しておく。図が煩雑になるので、図１２〜図１４中の記載は省略したが、クロスコネクトカード（１１０）とＭＰＬＳカード（１２１）のインターフェイス部分にも同様のことが言える。
【０２２１】
また、物理的な配線やスロットの配置という観点からすると、ＭＰＬＳ部（１２１）をＩＮＦ部（１０１）と置き換えても等価とである。このＭＰＬＳ部をカード冗長（１２１，１２１′）にしたいときは、ＩＮＦ部（１０１）に対し１：Ｎ型のカード冗長構成をとらせる。ＩＮＦ部は、そもそも、クロスコネクト部の空きポートに接続させているから、カード故障（Ｆａｉｌ）のトリガがかかったならば、別のポートで接続していた同じ信号の処理に対し、現用信号を切り換えれば良い。
【０２２２】
図１３において、ＭＰＬＳパス処理部１２１は、ＰＯＳ機能を持ち（ＰＯＳ・ＩＮＦ１２２）、ＳＯＮＥＴ／ＳＤＨフレームを取り外すことができる。この場合、ＭＰＬＳ仮想パスがＳＯＮＥＴ／ＳＤＨパスと変わらないときは、ラベル処理（制御ラベル処理部１２３）をしなくて済むので、ラベルスイッチ部１２６の負担を減らすことができる。このラベルスイッチ部での処理は、ＩＦＴＥで議論されているように、シム（Ｓｈｉｍ）ヘッダを基に、ＭＰＬＳとしての処理をすれば良い。
【０２２３】
以上について若干付け加えるならば、Ｇ−Ｅｔｈｅｒや１０Ｇ−Ｅｔｈｅｒ等とＳＯＮＥＴ／ＳＤＨのＰＯＳを絡める場合にも同様に、本発明に基づいて効率的な処理ができるし、ＥｔｈｅｒｎｅｔとＭＰＬＳとを絡めたＥｏＭＰＬＳ等においても同様のメリットを生じさせる。
【０２２４】
また、本発明を用いれば、ＳＯＮＥＴ／ＳＤＨのレイヤがないシンプルでより低コストな装置でも、ＭＰＬＳレイヤとフォトニックレイヤとをダイレクトに連携させたネットワークを実現できる。
【０２２５】
また本発明においては、メモリを必要とする電気的な処理、例えば詳細なＭＰＬＳの処理は、光を電気に変換した電気処理部（電気信号伝送系４）で行い、一方、で、波長（λ）ルーティング等、光のままで処理した方が有利な部分は、光のままで処理を行う。この光処理部分（光信号伝送系２）では、光のレベルで検出できるアラームを基に、光レベルのままでの障害回避等、下位レイヤの大部分の処理は、光に任せる。一方、より詳細な制御や細かいパス（上位パス）の制御は、電気処理部（電気信号伝送系４）で行う。
【０２２６】
さらにまた、本発明によれば、ＳＯＮＥＴ／ＳＤＨのレイヤと連携するとき、全ての電気処理をＭＰＬＳパス処理部（ＬＳＲ）１２１の任せるのではなく、ＳＯＮＥＴ／ＳＤＨのレイヤで、光とＭＰＬＳの中間のレイヤをうまく役割分担して処理する。これにより、負担をかけ過ぎない効率的な伝送装置を実現することができる。また、Ｇ−Ｅｔｈｅｒや１０Ｇ−Ｅｔｈｅｒ等、ＥｔｈｅｒとＭＰＬＳとを連携させたＥｏＭＰＬＳ等においても、同様のメリットを生じさせる。
【０２２７】
最後に、図１２〜図２１において、まだ説明していない部分を簡単に補足説明する。
【０２２８】
図１３において、参照番号１１１は、入力された主信号内にＬＯＳやＬＯＦを検出したらＡＩＳ−Ｐ挿入部１１２に起動をかける検出部である。
【０２２９】
図１２におて、ＳＦは、ＬＯＳ，　ＬＯＦ等のメジャーアラームのとき発せられ、また、ＳＤはＢ２　ＭＩＮ（ｍｉｎｏｒ）等のマイナーアラームのとき発せられて、これらＳＦおよびＳＤは、制御系１０８に入力される。この制御系１０８はＣＰＵ１０９を有しており、ＢＬＳＲ等のトリガを生成して、図１３のラインスイッチ（ＳＷ）１１３に印加する。制御系１０８には、ＳＦ，　ＳＤ以外にも種々の情報Ｉが外部から与えられる。
【０２３０】
図１３において、参照番号１１１は、入力された主信号内にＬＯＳやＬＯＦを検出したらＡＩＳ−Ｐ挿入部１１２に起動をかける検出部である。該挿入部１１２を経た信号は、ラインスイッチ（ＳＷ）部１１３に入力される。ここでは、ＢＬＳＲのラインスイッチを行い、さらにその中には、パススイッチ（ＰＳＷ）およびタイムスロット・インターチェンジャ（ＴＳＩ）１１５を含む。ＰＳＷはパスレベル（パス・オーバーヘッド）でのスイッチを行い、ＴＳＩはさらにもっと細かいレベルでのクロスコネクトを行う。パスレベルでのアラーム検出は前述した検出部１１４で行う。この中に記載したＬＯＰ−Ｐ，　ＡＩＳ−Ｐ等は規格により周知である。この検出部１１４でパスレベルのアラームを検出したら、これをラインスイッチ１１３への切替えトリガとする。
【０２３１】
さらに図１３において、クロスコネクト部１１０にはＷｅｓｔ側とＥａｓｔ側の２系統のラインが入っているので、前述した機能部分１１１，１１２、および１１４（第１系統用）と同様の機能部分１１７，１１８および１１６（第２系統用）がある。
【０２３２】
図１４を参照すると、上述した２系統のラインがあることによって、図１２に示した外線インターフェイス部１０１（１０１′）と同様の別の外線インターフェイス部１３１（１３１′）がある。該外線インターフェイス部１３１（１３１′）内の構成要素１３２〜１３７は、図１２の前記構成要素１０２〜１０７と全く同じである。
【０２３３】
図１４において、セレクタ（ＳＥＬ）１４２は、冗長構成の２つのクロスコネクト部１１０および１１０′のいずれか正常な一方を選択する。
【０２３４】
図１５において、それぞれ伝送装置１を含むＮＥｉおよびＮＥｊの間で、断線障害が発生したとすると、ＮＥｊ（ＮＥｉも）はＬＯＳをトリガとしてＡＩＳを送出する。このＡＩＳを受信したＮＥｋは、図２に示す構成をとることにより、この障害対策に対して、ＳＯＮＥＴ／ＳＤＨレイヤでも、図１３のＳＯＮＥＴ／ＳＤＨクロスコネクト部１１０によって、負荷分散を行うことができる。
【０２３５】
図１６（ａ）および（ｂ）において、ネットワークが（ａ）の正常状態から（ｂ）の異常状態へと変化したとき、このネットワークでは、ＢＬＳＲとパススイッチ（ＰＳＷ）とが相互に全く独立した動作をする。このようなネットワークに対しても本発明を適用できる。なお、図中のバッチングはプロテクション側、それ以外はワーキング側である。
【０２３６】
図１７におてい、メッシュ構成のネットワーク内で障害（×）が発生したとすると、ＮＥｍはその下流側ＮＥにＡＩＳを送出すると共に、その上流側のＮＥｏにＲＤＩ（Ｒｅｍｏｔｅ　Ｄｅｆｅｃｔ　Ｉｎｄｉｃａｔｏｒ）を送出する。このＲＤＩを受信したＮＥｏは、以後、ラインｐから到来した信号を、ラインｑおよびラインｒに振り分ける。この振り分けに要する処理のための負荷も、本発明を適用したＮＥｏ内においては、ＳＯＮＥＴ／ＳＤＨレイヤ側に分散される。
【０２３７】
図１８〜図２０は、図１２〜図１４におけるＡｇｇｒｅｇａｔｅ側ＩＮＦ（１０１，１３１）とＴｒｉｂｕｔａｒｙ側ＩＮＦ（１４１，１４１′，１４１″）との間の信号の流れを示し、本発明の伝送装置１が、ハイブリッド伝送装置であって、Ｈｉｇｈ　Ｏｒｄｅｒクロスコネクト、Ｌｏｗ　Ｏｒｄｅｒクロスコネクト　ＡＴＭ、ＰＤＨ、イーサネット、ＳＯＮＥＴ／ＳＤＨ等々幅広くマルチサービスを実現できることを、本図はシンプルに表している。
【０２３８】
図１８は、図１２〜図１４におけるＡｇｇｒｅｇａｔｅ側ＩＮＦ（１０１，１３１等）に相当し、
図１９は、図１２〜図１４におけるクロスコネクト部１１０に相当し、
図２０は、図１２〜図１４におけるＴｒｉｂｕｔａｒｙ側ＩＮＦ（１４１，１４１′，１４１″等）に相当し、
図１２〜図１４における各信号の流れを辿ると、図１８〜図２０のように描き表すことができる。
【０２３９】
図１９には、全体としてＵ字状のラインスイッチ部１１３と、
このラインスイッチ部１１３に連係する、ＭＰＬＳパス処理部１２１、Ｌｏｗ　Ｏｒｄｅｒクロスコネクト部１５１およびＡＴＭスイッチ（ＳＷ）部またはイーサネット（Ｅｔｈｅｒｎｅｔ）プロテクション処理部１５２と、を示す。上記ラインスイッチ部１１３は、Ｈｉｇｈ　Ｏｒｄｅｒクロスコネクト部として機能する。
【０２４０】
また図２０には、ＰＤＨインターフェイス部１６１と、イーサネットインターフェイス部１６２と、ＰＯＳインターフェイス部１６３と、ＡＴＭ／Ｅｔｈｅｒｎｅｔ　ｏｖｅｒ　ＳＯＮＥＴ／ＳＤＨインターフェイス部１６４とが記載されている。
【０２４１】
図２１において、図１２，１３，１４および１９に示した構成要素に相当するものを、同一の参照番号を付して示す。また参照番号１７１は２．５Ｇｂ等の多チャンネル用カードであり、１７２はＰＤＨ，　ＰＯＳまたはギガビット・イーサネット用のカードである。なお図中、ＷはＷｏｒｋｉｎｇ、ＰはＰｒｏｔｅｃｔｉｏｎの略である。
【０２４２】
以上を総括すると、本発明は下記（ｉ）〜（ｉｉｉ）の伝送装置を実現する。
【０２４３】
（ｉ）ＩＥＴＥで規定されている、従来のＭＰＬＳの機能を拡張した、ＧＭＰＬＳ（ＭＰλＳ）と呼ばれる機能等の処理を伝送装置内で対応することにより、従来のルータ−ルータ間だけでなく、伝送装置間の接続把握も含めたネットワーク全体のＩＰトラフィックエンジニアリングを可能にする、ＳＯＮＥＴ／ＳＤＨ伝送装置または、ＡＤＭ／クロスコネクト装置である。
【０２４４】
（ｉｉ）ＧＭＰＬＳ（ＭＰλＳ）と呼ばれる機能等の処理に対応することにより、フォトニックネットワーク網全体の、ＩＰトラフィックエンジニアリングを可能にする、フォトニック伝送装置または、ＷＤＭ，　ＯＡＤＭあるいはＯＸＣ装置である。
【０２４５】
（ｉｉｉ）ＧＭＰＬＳ（ＭＰλＳ）機能等に対応し、かつ、同一装置内に、ＳＯＮＥＴ／ＳＤＨ伝送装置（ＡＤＭ／クロスコネクト装置）とフォトニック伝送装置（ＷＤＭ，　ＯＡＤＭ（／ＯＸＣ））機能を併せ持ち、ＩＰ　ｏｖｅｒ　ＷＤＭ，　ＩＰ　ｏｖｅｒ　ＳＯＮＥＴ／ＳＤＨ，ＩＰ　ｏｖｅｒ　ＳＯＮＥＴ／ＳＤＨ　ｏｖｅｒ　ＷＤＭといった、あらゆる構成のＩＰ伝送網（ＩＰ伝送光網）全体のトラフィックエンジニアリングが可能な、伝送装置である。
【０２４６】
また、以上述べた本発明の実施態様は以下の付記のとおりである。
【０２４７】
（付記１）光信号伝送系と電気信号伝送系とを、光−電気双方向変換部を介して、結合してなる伝送装置であって、
前記電気信号伝送系は、ＳＯＮＥＴ／ＳＤＨ信号処理手段と、該ＳＯＮＥＴ／ＳＤＨ信号処理手段に連携するＧＭＰＬＳ機能処理手段と、からなることを特徴とする伝送装置。
【０２４８】
（付記２）前記ＳＯＮＥＴ／ＳＤＨ信号処理手段はクロスコネクト部を含んでなり、該クロスコネクト部は、ＳＯＮＥＴ／ＳＤＨ信号からＧＭＰＬＳに対応したＧＭＰＬＳ対応信号を抽出して、前記ＧＭＰＬＳ機能処理手段との連携をとることを特徴とする付記１に記載の伝送装置。
【０２４９】
（付記３）前記クロスコネクト部は、外部のＳＯＮＥＴ／ＳＤＨ信号、ＰＤＨ信号、ＡＴＭ信号、イーサネット信号等とのインターフェイスを行う各外線インターフェイス部に接続することを特徴とする付記２に記載の伝送装置。
【０２５０】
（付記４）　前記ＧＭＰＬＳ機能処理手段は、ラベルスイッチ部を含むことを特徴とする付記２に記載の伝送装置。
【０２５１】
（付記５）前記光信号伝送系は、一方において前記光−電気双方向変換部を介して、前記電気信号伝送系との間で光信号の授受を行う光ＡＤＤ／ＤＲＯＰ手段と、他方において該光−電気双方向変換部を介して、該電気信号伝送系との間で光信号の波長単位でのパス切替えを行う光クロスコネクト手段と、を有することを特徴とする付記１に記載の伝送装置。
【０２５２】
（付記６）前記光ＡＤＤ／ＤＲＯＰ手段は、第１の光インターフェイスを含み、該第１の光インターフェイスは、特定の波長をもって前記光−電気双方向変換部との間で光信号の授受を行う第１の波長変換部であり、
前記光クロスコネクト手段は、第２の光インターフェイスを含み、該第２の光インターフェイスは、特定の波長をもって前記光−電気双方向変換部との間で光信号の授受を行う第２の波長変換部であることを特徴とする付記５に記載の伝送装置。
【０２５３】
（付記７）前記光ＡＤＤ／ＤＲＯＰ手段は、第３の光インターフェイスを含み、該第３の光インターフェイスは、特定の波長をもって外部のＳＯＮＥＴ／ＳＤＨ網との間で光信号の授受を行う第３の波長変換部であることを特徴とする付記５に記載の伝送装置。
【０２５４】
（付記８）前記光クロスコネクト手段は、前記光ＡＤＤ／ＤＲＯＰ手段を経由して、外部のＷＤＭ網と接続することを特徴とする付記５に記載の伝送装置。
【０２５５】
（付記９）前記ＧＭＰＬＳ機能処理手段に、ＦＢ−ＡＴＭセルを処理するＦＢ−ＡＴＭ処理部を備えることを特徴とする付記１に記載の伝送装置。
【０２５６】
（付記１０）前記ＦＢ−ＡＴＭ処理部は、拡張ＡＴＭセルおよび／または可変長ＡＴＭセルの処理手段からなることを特徴とする付記９に記載の伝送装置。
【０２５７】
【発明の効果】
以上説明したように本発明によれば、従来、別々の管理となっていた、ＳＯＮＥＴ／ＳＤＨ／ＷＤＭレイヤとＴＣＰ／ＩＰレイヤとを、同一の伝送装置で処理し、網全体を統一的に管理することができる。それにより、ＩＰ信号を伝送する光網の構成コストと運用コストを激減させることができる。
【図面の簡単な説明】
【図１】（ａ）および（ｂ）は本発明に係る伝送装置の第１および第２の基本構成を示す図である。
【図２】本発明の実施例である伝送装置を示す図である。
【図３】ＳＴＳ−１２に準拠したオーバーヘッド構成の周知例を示す図である。
【図４】ＳＴＳ−１２に準拠したオーバーヘッド構成の周知例を示す図である。
【図５】ＳＴＳ−１２に準拠したＥ１バイトの連結（ｃｏｎｃａｔｅｎａｔｉｏｎ）情報の周知例を示す図である。
【図６】ＦＢ−ＡＴＭに対応可能な電気信号伝送系４の一例を示す斜視図である。
【図７】可変長ＡＴＭセルを説明するための図である。
【図８】可変長ＡＴＭセルの処理手段の一例を示す図である。
【図９】（ａ）は従来の網構成の一例を、（ｂ）は本発明による網構成の一例を、それぞれ示す図である。
【図１０】図９（ｂ）についてより一層具体化した網の全体構成例を示す図である。
【図１１】本発明に係る伝送装置を含む大規模網構成の一例を示す図である。
【図１２】電気信号伝送系４の主要部の詳細例を示す図（その１）である。
【図１３】電気信号伝送系４の主要部の詳細例を示す図（その２）である。
【図１４】電気信号伝送系４の主要部の詳細例を示す図（その３）である。
【図１５】本発明が適用される第１のネットワーク例（ＵＰＳＲ）を示す図である。
【図１６】（ａ）および（ｂ）は本発明が適用される第２のネットワーク例（４Ｆ−ＢＬＳＲ）を示す図である。
【図１７】本発明が適用される第３のネットワーク例（メッシュネットワーク）を示す図である。
【図１８】図１２〜図１４において、クロスコネクト部１１０を挟んでアグリゲート側とトリビュタリ側との間でやりとりされる信号の流れを模式的に示す図（その１）である。
【図１９】図１２〜図１４において、クロスコネクト部１１０を挟んでアグリゲート側とトリビュタリ側との間でやりとりされる信号の流れを模式的に示す図（その２）である。
【図２０】図１２〜図１４において、クロスコネクト部１１０を挟んでアグリゲート側とトリビュタリ側との間でやりとりされる信号の流れを模式的に示す図（その３）である。
【図２１】本発明が適用される装置におけるラックの構成例を示す正面図である。
【図２２】公知のオーバーレイモデルの一例を示す図である。
【図２３】現在提案されている将来のモデルであるピアモデルの一例を示す図である。
【図２４】現在提案されているＬＳＲ装置構成の一例を示す図である。
【符号の説明】
１…伝送装置
２，２′…光信号伝送系
３…光−電気双方向変換部（Ｏ／Ｅ・Ｅ／Ｏ変換部）
４，４′…電気信号伝送系
５…ＳＯＮＥＴ／ＳＤＨ信号処理手段
６…ＧＭＰＬＳ機能処理手段
７…光ＡＤＤ／ＤＲＯＰ手段
８…光クロスコネクト手段
９…ＡＤＤ／ＤＲＯＰマルチプレクサ
１１…ＳＯＮＥＴ／ＳＤＨ外線インターフェイス
１２…ＰＤＨ外線インターフェイス
１３…イーサネット・ＡＴＭ外線インターフェイス
１４…光／電気変換部
１５…クロスコネクト部
１６…ＩＰ／ＧＭＰＬＳ処理部
１７…装置制御部
２５…波長変換部
２６…波長変換部
３１…光クロスコネクト（光ＸＣ）
３２…波長変換部
３３…監視部
３４…ＦＢ−ＡＴＭ処理部
３５…ＦＢ−ＡＴＭセル同期部
３６…ヘッダ識別部
３７…ラベルスイッチ
３８…制御部
１０１，１０１′…外線インターフェイス（ｃｆ，１１）（Ａｇｇｒｅｇａｔｅ側ＩＮＦ）
１０２…Ｏ／Ｅ変換部
１０３…検出部
１０４…同期部
１０５…セレクタ（ＳＥＬ）
１０６…挿入／送信部
１０７…Ｅ／Ｏ変換部
１０８…制御系
１１０，１１０′…ＳＯＮＥＴ／ＳＤＨクロスコネクト部
１１２…ＡＩＳ−Ｐ挿入部
１１３…ラインスイッチ部
１２１，１２１′…ＭＰＬＳパス処理部
１２３…制御ラベル処理部
１２４…ラベルスイッチ（ルーティング）
１２５…ラベル・パス・スイッチ
１２６…ラベルスイッチ部
１３１，１３１′…外線インターフェイス部（ｃｆ，１１）（Ａｇｇｒｅｇａｔｅ側ＩＮＦ）
１４１，１４１′，１４１″…外線インターフェイス部
【図１】
2004015663.tif 000003
【図２】
2004015663.tif 000004
【図３】
2004015663.tif 000005
【図４】
2004015663.tif 000006
【図５】
2004015663.tif 000007
【図６】
2004015663.tif 000008
【図７】
2004015663.tif 000009
【図８】
2004015663.tif 000010
【図９】
2004015663.tif 000011
【図１０】
2004015663.tif 000012
【図１１】
2004015663.tif 000013
【図１２】
2004015663.tif 000014
【図１３】
2004015663.tif 000015
【図１４】
2004015663.tif 000016
【図１５】
2004015663.tif 000017
【図１６】
2004015663.tif 000018
【図１７】
2004015663.tif 000019
【図１８】
2004015663.tif 000020
【図１９】
2004015663.tif 000021
【図２０】
2004015663.tif 000022
【図２１】
2004015663.tif 000023
【図２２】
2004015663.tif 000024
【図２３】
2004015663.tif 000025
【図２４】
2004015663.tif 000026