(57)【要約】【課題】分離壁への埋め込み不足や、下地層と分離壁底部の剥がれ、あるいは分離壁底部のエッチングによる突き抜け等を防ぐ。【解決手段】パターン層が積層された半導体デバイス領域とその周辺領域が形成された半導体基板に、半導体デバイス領域と周辺領域とを分離するためのライン状の分離壁１０を形成した半導体装置であって、分離壁１０はパターン層と同一材料で形成され、かつ、半導体デバイス領域のパターン層のうち最小幅のパターン層と略同じ断面形状である。これにより、分離壁１０への埋め込み不足や埋め込み後の分離壁底部のエッチングによる突き抜けを防止し、分離壁１０が正常な形状をした半導体装置が得られる。【選択図】        図１
2004335685.tif 000002
【特許請求の範囲】
【請求項１】
パターン層が積層された半導体デバイス領域とその周辺領域が形成された半導体基板に、前記半導体デバイス領域と前記周辺領域とを分離するためのライン状の分離壁を形成した半導体装置であって、前記分離壁は前記パターン層と同一材料で形成され、かつ、略同じ断面形状であることを特徴とする半導体装置。
【請求項２】
分離壁は、半導体デバイス領域の複数のパターン層のうち最小幅のパターン層と略同じ断面形状である請求項１記載の半導体装置。
【請求項３】
パターン層が積層された半導体デバイス領域とその周辺領域とが形成された半導体基板上に、前記半導体デバイス領域と前記周辺領域とを分離するためのライン状の分離壁を有する半導体装置であって、前記分離壁は前記パターン層と同一材料で形成され、かつ、複数のラインで形成されていることを特徴とする半導体装置。
【請求項４】
分離壁は、半導体デバイス領域のパターン層と同等かそれより小さい幅を有する複数ラインで形成されている請求項３記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体集積回路や液晶ドライバなどの製造における半導体装置に関するものである。
【０００２】
【従来の技術】
従来の技術は、半導体デバイス領域を取り囲むように形成され、且つ半導体デバイス領域とその周辺領域を分離する分離壁を正常なパターン形成する為に、その形状を蛇行パターンや鋸歯状パターン等で形成している。また、その分離壁の幅に対して特別な制限を設けていない（例えば、特許文献１参照）。
【０００３】
図４は従来の半導体デバイス領域の周辺領域から半導体デバイス領域内部へ、水分や可動イオン等の浸入を有効に阻止する目的で、半導体デバイス領域とその周辺領域を分離する分離壁を用いた半導体装置を示すものである。図４において４０は半導体デバイス領域とその周辺領域を分離するライン状の分離壁、４１は半導体装置の半導体デバイス領域、４２は半導体装置の周辺領域である。このように分離壁４０は半導体デバイス領域４１を取り囲むように形成され、且つ半導体デバイス領域４１とその周辺領域４２を分離するようにライン状に形成される。
【０００４】
図５は分離壁と同時に形成される半導体デバイス領域４１の最小パターンを示すものである。図５において、図５（ａ）は半導体デバイス領域４１のパターン層の最小パターンの平面図、図５（ｂ）は図５（ａ）の最小パターンのＧ−Ｇ’断面図である。図５（ａ）、（ｂ）において５０は半導体デバイス領域の最小パターンである。各パターンへの埋め込み量は、このように半導体デバイス領域のパターンの埋め込み量が完全になされる事で決められている。
【０００５】
図６は従来の分離壁を示したものであり、分離壁と同時に形成される半導体デバイス領域のパターン層の最小パターン５０と比較して大きなパターンである。図６において、図６（ａ）は分離壁と同時に形成される半導体デバイス領域のパターン層の最小パターン５０より大きなパターンの分離壁の平面図、図６（ｂ）は図６（ａ）の分離壁のＤ−Ｄ’断面図である。図６（ａ）、（ｂ）において６０は半導体デバイス領域の最小パターン５０に比べて大きなパターンの分離壁、６１は分離壁の埋め込み不足領域である。このように分離壁６０の断面方向の幅が、半導体デバイス領域の最小パターン５０に対して大きいと埋め込み不足６１が生じてしまう。
【０００６】
図７は従来の分離壁を示したものであり、分離壁と同時に形成される半導体デバイス領域のパターン層の最小パターン５０と比較して大きなパターンである。図７において、図７（ａ）は分離壁と同時に形成される半導体デバイス領域のパターン層の最小パターン５０より大きなパターンの分離壁の平面図、図７（ｂ）は図７（ａ）の分離壁のＥ−Ｅ’断面図である。図７（ａ）、（ｂ）において７０は半導体デバイス領域の最小パターン５０に比べて大きなパターンの分離壁、７１は分離壁底部の突き抜け領域である。このように分離壁６０の断面方向の幅が、半導体デバイス領域の最小パターン５０に対して大きいと、埋め込み後のエッチング技術等により分離壁底部に突き抜け７１が生じてしまう。
【０００７】
図８は従来の分離壁を示したものである。図８において、図８（ａ）は分離壁の平面図、図８（ｂ）は図８（ａ）の分離壁のＦ−Ｆ’断面図である。図８（ａ）、（ｂ）において８０は分離壁、８１は下地層８２と分離壁底部８０ａとの剥がれ領域である。このように下地層８２と分離壁底部８０ａとの接触面積が大きいと、下地層８２と分離壁底部８０ａとの応力差により分離壁底部８０ａが下地層８２から剥がれてしまう。なお、図６，７，８は同じ大きさの幅でも同時に発生する可能性があり、また図６，７，８の現象はいずれもデバイス領域のパターンより大きい場合に発生する。
【０００８】
【特許文献１】
特開平０５−２５１５７５号公報
【０００９】
【発明が解決しようとする課題】
このように従来の技術では、半導体デバイス領域とその周辺領域を分離するライン状の分離壁の寸法が、この分離壁と同時に形成される実際の半導体デバイス領域のパターン層の最小パターン寸法に対して大きい為、分離壁への埋め込み不足や、下地膜からの分離壁底部の剥がれ、あるいはエッチングによる分離壁底部の突き抜けなどが生じ、パターン形状異常を引き起こし不良の原因となっていた。
【００１０】
したがって、この発明の目的は、分離壁への埋め込み不足や、下地層と分離壁底部の剥がれ、あるいは分離壁底部のエッチングによる突き抜け等を防ぎ、分離壁を正常にパターン形成した半導体装置を提供することである。
【００１１】
【課題を解決するための手段】
上記課題を解決するためにこの発明の請求項１記載の半導体装置は、パターン層が積層された半導体デバイス領域とその周辺領域が形成された半導体基板に、前記半導体デバイス領域と前記周辺領域とを分離するためのライン状の分離壁を形成した半導体装置であって、前記分離壁は前記パターン層と同一材料で形成され、かつ、略同じ断面形状である。
【００１２】
このように、分離壁はパターン層と同一材料で形成され、かつ、略同じ断面形状であるので、分離壁への埋め込み不足や埋め込み後の分離壁底部のエッチングによる突き抜けを防止し、分離壁が正常な形状をした半導体装置が得られる。
【００１３】
請求項２記載の半導体装置は、請求項１記載の半導体装置において、分離壁は、半導体デバイス領域の複数のパターン層のうち最小幅のパターン層と略同じ断面形状である。このように、分離壁は、半導体デバイス領域の複数のパターン層のうち最小幅のパターン層と略同じ断面形状であるので、さらに分離壁を正常なパターンで形成できるという作用を有する。また、分離壁底部とその下地層との接触面積が最小幅のパターン層と同様に小さくなるので、分離壁底部が下地層から剥がれるのを防止できる。
【００１４】
請求項３記載の半導体装置は、パターン層が積層された半導体デバイス領域とその周辺領域とが形成された半導体基板上に、前記半導体デバイス領域と前記周辺領域とを分離するためのライン状の分離壁を有する半導体装置であって、前記分離壁は前記パターン層と同一材料で形成され、かつ、複数のラインで形成されている。
【００１５】
このように、分離壁はパターン層と同一材料で形成され、かつ、複数のラインで形成されているので、分離壁への埋め込み不足や埋め込み後の分離壁底部のエッチングによる突き抜けを防止し、分離壁が正常な形状をした半導体装置が得られる。また、ライン状の分離壁底部とその下地層との接触面積を低下させることができるため、分離壁底部と下地層との応力を緩和することができ、分離壁底部が下地層から剥がれるのを防止できる。
【００１６】
請求項４記載の半導体装置は、請求項３記載の半導体装置において、分離壁は、半導体デバイス領域のパターン層と同等かそれより小さい幅を有する複数ラインで形成されている。このように、分離壁は、半導体デバイス領域のパターン層と同等かそれより小さい幅を有する複数ラインで形成されているので、さらに分離壁を正常なパターンで形成できるという作用を有する。
【００１７】
【発明の実施の形態】
この発明の第１の実施の形態を図１および図２に基づいて説明する。図１は本発明の第１の実施形態において半導体デバイス領域とその周辺領域を分離するライン状の分離壁を示すものである。図１（ａ）は半導体デバイス領域を取り囲むように、半導体デバイス領域とその周辺領域を分離するライン状に形成された分離壁の平面図、図１（ｂ）は図１（ａ）の半導体デバイス領域とその周辺領域を分離するライン状の分離壁のＡ−Ａ’部分の断面図である。
【００１８】
半導体デバイス領域と周辺領域の位置は従来例に示した図４と同様である。すなわち、図４に示すようにパターン層が積層された半導体デバイス領域４１とその周辺領域４２が形成された半導体基板に、半導体デバイス領域４１と周辺領域４２とを分離するためのライン状の分離壁を形成している。分離壁はパターン層と同一材料で形成され、かつ、略同じ断面形状である。
【００１９】
この場合、図１（ａ）、（ｂ）において１０は、分離壁と同時に形成される半導体デバイス領域のパターン層の最小幅のパターン（以下、最小パターン）寸法と同一の寸法で形成された半導体デバイス領域とその周辺領域を分離するライン状の分離壁である。１１は下地層、１２は層間絶縁膜である。
【００２０】
図２は本発明の第１の実施形態において分離壁と同時に形成される半導体デバイス領域のパターン層の最小パターンを示すものである。図２（ａ）は分離壁と同時に形成される半導体デバイス領域のパターン層に形成された最小パターンの平面図、図２（ｂ）は図２（ａ）の半導体デバイス領域のパターン層の最小パターンのＢ−Ｂ’断面図である。
【００２１】
図２（ａ）、（ｂ）において２０は、半導体デバイス領域のパターン層に形成された最小パターンである。
【００２２】
この半導体装置は、半導体デバイス領域とその周辺領域を分離するライン状の分離壁１０の断面方向の寸法が、この分離壁１０と同時に形成される半導体デバイス領域のパターン層に形成された最小パターン２０の断面方向の寸法と同一寸法の構成になっている。
【００２３】
以上のように構成された半導体装置について、以下その工程を説明する。
【００２４】
まず、半導体デバイス領域とその周辺領域を分離するライン状の分離壁１０と、半導体デバイス領域のパターン２０が同時にエッチング技術により形成される。ここで、分離壁１０の寸法は同時に形成される半導体デバイス領域のパターン２０の最小パターン寸法と同一になっている。次にこの分離壁１０と半導体デバイス領域のパターン２０に、導電性の材料例えばタングステン等が埋め込まれる。その後、エッチング技術あるいは機械的化学的研磨技術により分離壁１０及び半導体デバイス領域のパターン２０以外の領域に堆積された埋め込み材料が除去される。
【００２５】
以上のように本実施の形態によれば、半導体デバイス領域とその周辺領域を分離するライン状の分離壁１０の寸法と、この分離壁１０と同時に形成される半導体デバイス領域のパターン層の最小パターン２０の寸法が同一である為、分離壁１０の埋め込み不足あるいは分離壁底部の突き抜け等を防止でき、正常な形状の分離壁１０を形成する事が出来る。なお、分離壁１０は、半導体デバイス領域のパターン層のうち最小幅のパターン層と略同じ断面形状とすることが望ましいが、半導体デバイス領域のいずれかのパターン層と略同じ断面形状にしてもよい。
【００２６】
この発明の第２の実施の形態を図３に基づいて説明する。図３は本発明の第２の実施形態において半導体装置の半導体デバイス領域とその周辺領域を分離するライン状の分離壁を示すものである。図３（ａ）は半導体デバイス領域を取り囲むように、半導体デバイス領域とその周辺領域を分離するライン状に形成された分離壁の平面図、図３（ｂ）は図３（ａ）の半導体デバイス領域とその周辺領域を分離するライン状の分離壁のＣ−Ｃ’部分の断面図である。
【００２７】
第１の実施形態と同様に半導体デバイス領域と周辺領域の位置は従来例に示した図４と同様であるが、分離壁はパターン層と同一材料で形成され、かつ、複数のラインで形成されている。
【００２８】
この場合、図３（ａ）、（ｂ）において３０は、半導体デバイス領域とその周辺領域を分離する複数のラインで形成された分離壁である。同図では３本のラインを示しているが何本でもよい。３１は下地層、３２は層間絶縁膜である。
【００２９】
この半導体装置は、半導体デバイス領域とその周辺領域を分離するライン状の分離壁３０が複数のラインで形成された構成になっている。また、分離壁３０の複数のラインは、半導体デバイス領域のパターン層と同等かそれより小さい幅を有する。
【００３０】
以上のように構成された半導体装置について、以下その工程を説明する。
【００３１】
まず、半導体デバイス領域とその周辺領域を分離する複数のラインで形成された分離壁３０と、半導体デバイス領域のパターンが同時にエッチング技術により形成される。次にこの分離壁３０と半導体デバイス領域のパターンに、導電性の材料例えばタングステン等が埋め込まれる。その後、エッチング技術あるいは機械的化学的研磨技術により分離壁３０及び半導体デバイス領域のパターン部以外の領域に堆積された埋め込み材料が除去される。
【００３２】
以上のように本実施の形態によれば、半導体デバイス領域とその周辺領域を分離するライン状の分離壁底部３０ａとその下地層３１との接触面積を低下させることが出来る為、分離壁底部３０ａと下地層３１との応力を緩和することが出来、分離壁底部３０ａが下地層３１から剥がれるのを防止でき、正常な形状の分離壁を形成する事が出来る。
【００３３】
【発明の効果】
この発明の請求項１記載の半導体装置によれば、分離壁はパターン層と同一材料で形成され、かつ、略同じ断面形状であるので、分離壁への埋め込み不足や埋め込み後の分離壁底部のエッチングによる突き抜けを防止し、分離壁を正常に形成することができる。このため、半導体デバイス領域内部へ水分や可動イオン等の浸入を有効に阻止することができる優れた半導体装置を実現できる。
【００３４】
請求項２では、分離壁は、半導体デバイス領域の複数のパターン層のうち最小幅のパターン層と略同じ断面形状であるので、さらに分離壁を正常なパターンで形成できるという作用を有する。また、分離壁底部とその下地層との接触面積が最小幅のパターン層と同様に小さくなるので、分離壁底部が下地層から剥がれるのを防止できる。
【００３５】
この発明の請求項３記載の半導体装置によれば、分離壁はパターン層と同一材料で形成され、かつ、複数のラインで形成されているので、分離壁への埋め込み不足や埋め込み後の分離壁底部のエッチングによる突き抜けを防止し、分離壁を正常に形成することができる。このため、半導体デバイス領域内部へ水分や可動イオン等の浸入を有効に阻止することができる優れた半導体装置を実現できる。また、ライン状の分離壁底部とその下地層との接触面積を低下させることができるため、分離壁底部と下地層との応力を緩和することができ、分離壁底部が下地層から剥がれるのを防止できる。
【００３６】
請求項４では、分離壁は、半導体デバイス領域のパターン層と同等かそれより小さい幅を有する複数ラインで形成されているので、さらに分離壁を正常なパターンで形成できるという作用を有する。
【図面の簡単な説明】
【図１】（ａ）は本発明の第１の実施形態において半導体デバイス領域とその周辺領域を分離するライン状の分離壁を示す平面図、（ｂ）はそのＡ−Ａ’断面図である。
【図２】（ａ）は本発明の第１の実施形態において分離壁と同時に形成される半導体デバイス領域のパターン層の最小パターンを示す平面図、（ｂ）はそのＢ−Ｂ’断面図である。
【図３】（ａ）は本発明の第２の実施形態において半導体装置の半導体デバイス領域とその周辺領域を分離するライン状の分離壁を示す平面図、（ｂ）はそのＣ−Ｃ’断面図である。
【図４】従来の半導体デバイス領域とその周辺領域を分離する分離壁を用いた半導体装置の説明図である。
【図５】（ａ）は従来の半導体デバイス領域のパターン層の最小パターンの平面図、（ｂ）はそのＧ−Ｇ’断面図である。
【図６】（ａ）は従来の分離壁と同時に形成される半導体デバイス領域のパターン層の最小パターンより大きなパターンの分離壁の平面図、（ｂ）そのＤ−Ｄ’断面図である。
【図７】（ａ）は従来の分離壁と同時に形成される半導体デバイス領域のパターン層の最小パターンより大きなパターンの分離壁の平面図、（ｂ）はそのＥ−Ｅ’断面図である。
【図８】（ａ）は従来の分離壁の平面図、（ｂ）はそのＦ−Ｆ’断面図である。
【符号の説明】
１０  半導体デバイス領域のパターン層の最小パターン寸法と同一の寸法で形成されたライン状の分離壁
２０  分離壁と同時に形成される半導体デバイス領域のパターン層の最小パターン
３０  複数のラインで形成された分離壁
４０  従来の半導体装置の分離壁
４１  半導体デバイス領域
４２  周辺領域
５０  従来の半導体装置の分離壁と同時に形成される半導体デバイス領域のパターン層の最小パターン
６０  従来の半導体装置の半導体デバイス領域の最小パターンに比べて大きなパターンの分離壁
６１  埋め込み不足領域
７０  従来の半導体装置の半導体デバイス領域の最小パターンに比べて大きなパターンの分離壁
７１  突き抜け領域
８０  従来の半導体装置の半導体デバイス領域の分離壁
８１  下地層と分離壁底部の剥がれ領域
【図１】
2004335685.tif 000003
【図２】
2004335685.tif 000004
【図３】
2004335685.tif 000005
【図４】
2004335685.tif 000006
【図５】
2004335685.tif 000007
【図６】
2004335685.tif 000008
【図７】
2004335685.tif 000009
【図８】
2004335685.tif 000010