(57)【要約】【課題】低コストで平坦性に優れた高信頼性のＳＴＩを有する半導体装置の製造方法及び半導体装置を提供する。【解決手段】シリコン半導体基板１１上にマスクパターン１４を形成する。このマスクパターンに従って異方性エッチングし、トレンチ１５を形成する。次に、高密度プラズマを伴うＣＶＤ技術を利用して緻密なプラズマ酸化膜を堆積する。これにより、トレンチ１５を半導体基板上のレベルまで埋める酸化膜１６が形成される。また、マスクパターン１４上にも同程度の厚さの酸化膜１６が堆積される。酸化膜１６上にＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ  ）液をスピン塗布し、熱処理して酸化膜１７を形成し、表面は平坦化される。次に、上記酸化膜１６及び酸化膜１７に共通の選択性を有する化学的エッチング条件でエッチバックする。【選択図】    図１
2004335590.tif 000002
【特許請求の範囲】
【請求項１】
トレンチ素子分離による素子分離部を有する半導体装置の製造方法であって、
半導体基板上に所定のマスクパターンを形成する工程と、
前記マスクパターンに従って前記半導体基板をエッチングし、素子分離用のトレンチを形成する工程と、
前記トレンチを略均等に埋めると共に前記マスクパターン上に前記トレンチ上よりも高く堆積させる第１の酸化膜を形成する工程と、
前記第１の酸化膜上に前記第１の酸化膜よりも流動性の高い第２の酸化膜を形成する工程と、
前記第１の酸化膜及び第２の酸化膜に共通の選択性を有する化学的エッチング条件でエッチバックする工程と、
を具備したことを特徴とする半導体装置の製造方法。
【請求項２】
前記エッチバックする工程はドライエッチング技術を用いることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記エッチバックする工程は前記第２の酸化膜はもとより前記第１の酸化膜を前記マスクパターンの上部エッジ位置より下かつ前記半導体基板のレベルと同等かより上のレベルになるようエッチングすることを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記第１の酸化膜は高密度プラズマを利用して形成されることを特徴とする請求項１〜３いずれか一つに記載の半導体装置の製造方法。
【請求項５】
前記第２の酸化膜は塗布法の利用を経て形成されることを特徴とする請求項１〜４いずれか一つに記載の半導体装置の製造方法。
【請求項６】
前記第２の酸化膜は所定の不純物を含有することを特徴とする請求項１〜４いずれか一つに記載の半導体装置の製造方法。
【請求項７】
前記請求項１〜６いずれかに記載の半導体装置の製造方法を利用して形成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路を構成する際の素子間分離技術に係り、特に低コスト化が要求される、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）を有する半導体装置の製造方法及び半導体装置に関する。
【０００２】
【従来の技術】
半導体集積回路の高集積化を進めていく上で、半導体基板上に形成した素子どうしを互いに分離する方法は、ＬＯＣＯＳ分離法（選択酸化分離）からトレンチ・アイソレーションに移行してきている。トレンチ・アイソレーションはＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）と呼称され、素子形成領域以外の半導体基板に溝（トレンチ）を形成し、溝内部を絶縁物、特に酸化シリコン膜などで充填し、素子間分離を実現する。ＬＯＣＯＳ分離法に比べれば基板中に深く分離距離を稼げる。このため、分離幅を著しく縮小することが可能である。
【０００３】
ＳＴＩを有する半導体装置において、一般的なＳＴＩ形成方法を次に説明する。シリコン半導体基板にマスクパターンに従った所定深さのトレンチをエッチング形成する。ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ  ）法等を利用してトレンチに酸化膜を埋め込んでＳＴＩ部を形成する。ＳＴＩ部の平坦化はＣＭＰ（化学的機械的研磨）技術を利用して達成される（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開平１１−２６５７１（第３，４頁、図１）。
【０００５】
【発明が解決しようとする課題】
ＣＭＰを伴う構成のＳＴＩ製品において、以下のような問題点があげられる。第１に、ウェハ１枚に要するＣＭＰのコストが非常に高く、製品コストを下げられない理由の一つになっている。
第２に、トレンチに埋め込んだ酸化膜はマスクパターン（主に窒化膜）表面でＣＭＰの終点検出を行なっているが、困難性を伴う。ＣＭＰはそれ自体が押圧力を伴う研磨であり、終点検出も研磨している膜の違いによる圧力変動を検出するので、誤差が生じ易いのが現状である。
第３に、ＣＭＰによる研磨均一性が平坦化工程にとって特別に良いとはいえないことである。ＣＭＰによる研磨量は分布的に均一ではない。また、研磨布の劣化にも影響する。平坦化均一性は７％程度の誤差が認められる場合がある。すなわち、研磨量１００ｎｍあたり±３．５ｎｍ誤差が生じる可能性がある。
【０００６】
本発明は上記のような事情を考慮してなされたもので、低コストで平坦性に優れたＳＴＩを有する半導体装置の製造方法及び半導体装置を提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明に係る半導体装置は、トレンチ素子分離による素子分離部を有する半導体装置の製造方法であって、半導体基板上に所定のマスクパターンを形成する工程と、前記マスクパターンに従って前記半導体基板をエッチングし、素子分離用のトレンチを形成する工程と、前記トレンチを略均等に埋めると共に前記マスクパターン上に前記トレンチ上よりも高く堆積させる第１の酸化膜を形成する工程と、前記第１の酸化膜上に前記第１の酸化膜よりも流動性の高い第２の酸化膜を形成する工程と、前記第１の酸化膜及び第２の酸化膜に共通の選択性を有する化学的エッチング条件でエッチバックする工程と、を具備したことを特徴とする。
【０００８】
上記本発明に係る半導体装置の製造方法によれば、第１の酸化膜及び第２の酸化膜に共通の選択性を有する化学的エッチング条件でエッチバックすることにより、素子分離部の平坦化が行なえる。終点検出もＣＭＰのような押圧力の影響を受けることなく達成され、精度に優れる。
【０００９】
なお、上記本発明に係る半導体装置の製造方法において次のような実施態様が好ましい。
前記エッチバックする工程はドライエッチング技術を用いることを特徴とする。終点検出が容易で精度も定評がある。
前記エッチバックする工程は前記第２の酸化膜はもとより前記第１の酸化膜を前記マスクパターンの上部エッジ位置より下かつ前記半導体基板のレベルと同等かより上のレベルになるようエッチングする。いわゆるオーバーエッチングを伴うことにより、平坦度が向上する。
前記第１の酸化膜は高密度プラズマを利用して形成されることを特徴とする。埋め込み易い緻密な膜で素子分離部の信頼性が向上する。
前記第２の酸化膜は塗布法の利用を経て形成されることを特徴とする。より流動性に優れ、平坦化に寄与する。
前記第２の酸化膜は所定の不純物を含有することを特徴とする。リフローを行なうことで平坦性が向上する。
【００１０】
本発明に係る半導体装置は、上記いずれかに記載の半導体装置の製造方法を利用して形成されていることを特徴とする。低コスト、高信頼性の半導体装置の製作に寄与する。
【００１１】
【発明の実施の形態】
図１（ａ）〜（ｃ）はそれぞれ本発明の一実施形態に係る半導体装置の要部の断面図であり、トレンチ素子分離による素子分離部、すなわちＳＴＩ部の形成方法を工程順に示している。
図１（ａ）に示されるように、シリコン半導体基板１１上にＣＶＤ法を用いるなどして酸化膜１２及び窒化膜１３を所定厚さ形成する。酸化膜１２は１０ｎｍ程度、窒化膜１３は２０ｎｍ程度の厚さである。次に、酸化膜１２及び窒化膜１３に対しフォトリソグラフィ技術を用いてレジストパターンを形成し、そのパターンに従って異方性エッチングする。これにより、半導体基板１１のトレンチ形成予定部が露出した酸化膜１２及び窒化膜１３によるマスクパターン１４を形成する。このマスクパターンに従って異方性エッチングし、７００ｎｍ程度のトレンチ１５を形成する。上記異方性エッチングはプラズマを伴うドライエッチングでフッ素系のエッチングガスを用いる。次に、高密度プラズマを伴うＣＶＤ技術を利用して緻密なプラズマ酸化膜を堆積する。成膜条件は、圧力が１Ｐａ程度のＳｉＨ４ガスプラズマ雰囲気において、約１分間で、厚さ７００〜８００ｎｍ程度堆積する。これにより、トレンチ１５を半導体基板上のレベルまで埋める酸化膜１６が形成される。また、マスクパターン１４上にも７００〜８００ｎｍ程度の酸化膜１６が堆積される。
【００１２】
次に、図１（ｂ）に示されるように、酸化膜１６上にＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ  ）液をスピン塗布し、４００℃程度、３０秒程度の熱処理により酸化膜１６上に平坦性に優れた酸化膜１７を形成する。この酸化膜１７は、厚いところで８００ｎｍ程度、薄いところで２００ｎｍ程度の膜厚を有し、表面はほぼ平坦化される。
【００１３】
次に、図１（ｃ）に示されるように、上記酸化膜１６及び酸化膜１７に共通の選択性を有する化学的エッチング条件でエッチバックする。例えば、フッ素系のガスプラズマによるドライエッチングである。条件例としては、圧力４０Ｐａ程度のＣＦ４ガスプラズマ雰囲気において、窒化膜１３のプラズマ発光検出によるエッチング終点検出を利用する。好ましくは、エッチング終点検出後、エッチング速度の小さい条件に切替え、時間制御でオーバーエッチングすることにより、半導体基板１１表面により近いレベルまで平坦化する。いわゆるオーバーエッチングを伴うことにより、平坦度が向上する。この酸化膜１６は、好ましくはマスクパターン１４の上部エッジ位置より下で、かつ半導体基板１１のレベルと同等かもしくは少し上のレベルになるようエッチングする。その後は、ウェットエッチング技術等の利用を経て、マスクパターン１４を除去する。
【００１４】
図２は、上記実施形態の方法でＳＴＩ部を含んだ素子領域の構成例を示す断面図である。シリコン半導体基板１１上の素子領域にゲート酸化膜２１を介したゲート電極２２を含む形成がトレンチ１５及び酸化膜１６によるＳＴＩ部上にかかっている。酸化膜１６は半導体基板１１の表面のレベルに近いため、このＳＴＩ部との境界付近でゲート酸化膜１３の厚さが変動することは避けられる。これにより、ハンプ特性等の悪影響防止に寄与する。実際のトランジスタのサイズ（特にゲート幅）と設計値の誤差の低減に大いに寄与する。
【００１５】
以上説明したように本発明によれば、トレンチ素子分離に、ＣＭＰ技術を用いず、化学的エッチング条件でエッチバックすることにより、素子分離部の平坦化が行なえる。終点検出もＣＭＰのような押圧力の影響を受けることなく達成され、精度に優れる。また、オーバーエッチングも容易で、半導体基板表面により近いレベルまで平坦化できる。これにより、素子分離部との境界付近でゲート絶縁膜の厚さを均一化し、寄生トランジスタ抑制の利点がある。この結果、低コストで平坦性に優れた高信頼性のＳＴＩを有する半導体装置の製造方法及び半導体装置を提供することができる。
【図面の簡単な説明】
【図１】一実施形態に係る半導体装置のＳＴＩ部形成法を示す各断面図。
【図２】図１のＳＴＩ部を含んだ素子領域の構成例を示す断面図。
【符号の説明】
１１…シリコン半導体基板、１２…酸化膜、１３…窒化膜、１４…マスクパターン、１５…トレンチ、１６，１７…酸化膜。
【図１】
2004335590.tif 000003
【図２】
2004335590.tif 000004