(57)【要約】【課題】半導体チップに不良が発生した場合には、半導体基板から分割された半導体チップを見るだけで半導体基板のどの位置に不良が発生していたかを特定できる半導体装置及びその製造方法を提供する。【解決手段】半導体基板１にマトリクス状に配列された半導体チップ２が分割された後の半導体基板１内における不良発生位置を特定できる半導体装置において、半導体チップ２は、回路部３と、回路部３以外の領域に形成された半導体基板１内の半導体チップ２の全体レイアウトを示す共通マーク４と、共通マーク４内に形成された半導体基板１内での半導体チップ２の位置を示す個別マーク５とを、を有する。【選択図】      図２
2004265983.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板にマトリクス状に配列された半導体チップが分割された後の前記半導体基板内における不良発生位置を特定できる半導体装置において、
前記半導体チップは、回路部と、前記回路部以外の領域に形成された前記半導体基板内の前記半導体チップの全体レイアウトを示す共通マークと、前記共通マーク内に形成された前記半導体基板内での前記半導体チップの位置を示す個別マークと、を有することを特徴とする半導体装置。
【請求項２】
半導体基板にマトリクス状に形成された複数の半導体チップ上にマーク層を形成する工程と、
前記マーク層上にフォトレジストを塗布した後、前記半導体基板内での前記半導体チップの全レイアウトを示す共通パターンが形成された第１フォトマスクを前記フォトレジスト上方に配置し、露光して前記フォトレジストに前記共通パターンの第１潜像を形成する工程と、
前記共通パターン内に形成され、全レイアウト中における前記半導体チップの位置を示す個別パターンが形成された第２フォトマスクを前記フォトレジスト上方に配置し、露光して前記フォトレジストの前記第１潜像間に第２潜像を形成する工程と、
前記フォトレジストの現像を行ってフォトレジストパターンを形成し、前記フォトレジストパターンから露出した前記マーク層をエッチングして共通マーク及び前記共通マーク内に個別マークを形成する工程と、
からなることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板から分割された半導体素子に不良が発生した場合、半導体基板のどの位置で不良が発生したかを特定できる半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
半導体チップが市場に出荷され、品質等の問題を生じた場合、ロット番号及び半導体基板上のチップ位置を知ることは、不良解析をして対策をとる上で重要である。
半導体チップは、半導体基板上に複数の回路部をマトリクス状に形成した後、この複数の回路部に沿って半導体基板を分割して作製される。これらの半導体チップは、同一パターンで作製されるため、分割された後は、半導体基板のどこに位置していたチップであるかを突き止めることができなかった。
【０００３】
この対策として、特許文献１には、透明ガラス基板上に複数の回路部とこの複数個の回路部以外の箇所に複数の回路部毎に異なる文字・図形等の識別パターンとが一対にしたパターンがマトリクス状に形成されたレチクルを用いて、半導体チップを作製すると、半導体基板から半導体チップを分割した後でも各半導体チップのレチクル上での位置が識別可能であるので、レチクル・パターン欠陥により半導体チップに発生した不良原因の解析を容易にすることができることが開示されている。
【０００４】
【特許文献】
特開平５−２９９３１８号公報（第２−３頁、第１図）
【０００５】
【発明が解決しようとする課題】
しかしながら、半導体基板のチップ位置を示す識別パターンが半導体チップに形成されるだけであるので、半導体チップを分割した後に、不良半導体チップが発見された場合には、半導体基板に配置されていた場所とその不良半導体チップを比較して、初めて不良半導体チップが配置していた場所が特定されるため、その特定に手間がかかっていた。即ち、不良半導体チップを見ただけではこの不良半導体チップが半導体基板のどの位置に配置されていたのかはわからなかった。
【０００６】
そこで、本発明は上記問題に鑑みて成されたものであり、半導体チップに不良が発生した場合には、半導体基板から分割された半導体チップを見るだけで半導体基板のどの位置に不良が発生していたかを特定できる半導体装置及びその製造方法を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】
本発明の第１の発明は、半導体基板にマトリクス状に配列された半導体チップが分割された後の前記半導体基板内における不良発生位置を特定できる半導体装置において、前記半導体チップは、回路部と、前記回路部以外の領域に形成された前記半導体基板内の前記半導体チップの全体レイアウトを示す共通マークと、前記共通マーク内に形成された前記半導体基板内での前記半導体チップの位置を示す個別マークと、を有することを特徴とする半導体装置を提供する。
第２の発明は、半導体基板にマトリクス状に形成された複数の半導体チップ上にマーク層を形成する工程と、前記マーク層上にフォトレジストを塗布した後、前記半導体基板内での前記半導体チップの全レイアウトを示す共通パターンが形成された第１フォトマスクを前記フォトレジスト上方に配置し、露光して前記フォトレジストに前記共通パターンの第１潜像を形成する工程と、前記共通パターン内に形成され、全レイアウト中における前記半導体チップの位置を示す個別パターンが形成された第２フォトマスクを前記フォトレジスト上方に配置し、露光して前記フォトレジストの前記第１潜像間に第２潜像を形成する工程と、前記フォトレジストの現像を行ってフォトレジストパターンを形成し、前記フォトレジストパターンから露出した前記マーク層をエッチングして共通マーク及び前記共通マーク内に個別マークを形成する工程と、からなることを特徴とする半導体装置の製造方法を提供する。
【０００８】
【発明の実施の形態】
本発明の実施形態の半導体装置及びその製造方法について図１乃至図９を用いて説明する。
図１は、本発明の実施形態における半導体装置を示す平面図である。図２は、半導体チップに形成された共通マークを示し、（Ａ）は、平面図、（Ｂ）は、共通マーク及び個別マークの拡大平面図である。図３は、本発明の実施形態における半導体装置の製造方法を示し、（Ａ）は、（マーク層形成工程）、（Ｂ）は、（共通パターン露光工程）、（Ｃ）は、（個別パターン露光工程）、（Ｄ）は、（共通マーク及び個別マーク形成工程）を示す断面図である。図４は、第１バリエーションの半導体チップに形成された共通マークと個別マークを示す平面図である。図５は、第２バリエーションの半導体チップに形成された共通マークを示す平面図である。図６は、第３バリエーションの半導体チップに形成された共通マークと個別マークを示す平面図である。図７は、第４バリエーションの半導体チップに形成された共通マークと個別マークを示す平面図である。図８は、第５バリエーションの半導体チップに形成された共通マークと個別マークを示す平面図である。図９は、第６バリエーションの半導体チップに形成された共通マークと個別マークを示し、（Ａ）は、平面図、（Ｂ）は、（Ａ）のＭＭ断面図である。
【０００９】
まずは、本発明の実施形態における半導体装置について図１及び図２を用いて説明する。
図１に示すように、半導体基板１上には、複数の半導体チップ２がマトリクス状に形成されている。そして、図２（Ａ）、（Ｂ）に示すように、半導体チップ２には、中央部に回路部３と、この回路部３以外の領域に半導体基板１に形成された半導体チップ２の全体レイアウトを示す共通マーク４と、この共通マーク４内に半導体基板１中における半導体チップ２位置を示す個別マーク５と、が形成されている。
【００１０】
図１中、横軸方向に左から右方向に向かって、数字１、２、…、９を、縦軸方向に上から下に向かって、アルファベットＡ、Ｂ、…、Ｇを付し、その交点座標で半導体チップ２を特定するようにしている。
ここでは、（５、Ａ）座標で特定される半導体チップを示している。
【００１１】
以上のように、本発明の実施形態における半導体装置によれば、半導体基板１から半導体チップ２が分割されても、半導体チップ２に形成されている共通マーク４と個別マーク５により半導体基板１のどの位置から分割されたものであるかが半導体チップ２を見れば、特定することができる。このため、半導体チップ２に不良が発生しても容易に不良解析を行うことができ、品質の向上を図ることができる。
【００１２】
次に、本発明の実施形態における半導体装置の製造方法について図３を用いて説明する。図３は、図２における半導体チップ２内の回路部３以外の共通マーク４領域だけの断面図を示している。
（マーク層形成工程）
図３（Ａ）に示すように、予め複数の半導体チップ２が形成された半導体基板１を用意する。図３（Ａ）に示すように、この半導体基板１のＳｉＯ２からなる下層６上にＡｌ等からなるマーク層７を形成する。
【００１３】
（共通パターン露光工程）
次に、図３（Ｂ）に示すように、マーク層７上にフォトレジスト８を塗布した後、半導体基板１にマトリクス状に形成された複数の半導体チップ２のレイアウトを示す共通パターン９ａが形成された第１フォトマスク９をフォトレジスト８上方に配置し、露光して共通パターン９ａに対応して形成された潜像８ａを形成する。ここでは、フォトレジスト８は、ポジフォトレジストとする。このため、露光された部分に潜像８ａが形成される。
【００１４】
（個別パターン露光工程）
引き続いて、図３（Ｃ）に示すように、共通パターン４内に形成され、半導体基板１上における半導体チップ２の位置を示す個別パターン１０ａを有する第２フォトマスク１０をフォトレジスト８上方に配置し、潜像８ａ間に個別パターン１０ａに対応して形成された潜像８ｂを形成する。
この際、個別パターン１０ａの露光は、各半導体チップ２の配置されている位置毎に第２フォトマスク１０をずらせながら行う。実際には、半導体基板１は露光用ステージに載置されるので、第２フォトマスク１０は、固定したままの状態で、この露光用ステージを個別パターン１０ａのピッチでずらせながら露光する。
【００１５】
（共通マーク及び個別マーク形成工程）
次に、図３（Ｄ）に示すように、潜像８ａ、８ｂを現像してフォトレジストパターンを形成し、このフォトレジストパターンから露出したマーク層７をケミカルエッチング法等によりエッチングを行って、マーク層７に共通マーク４及びこの共通マーク４内に個別マーク５を形成した後、半導体基板１を分割して半導体チップ２を作製する。
以上のように、本発明の実施形態における半導体装置の製造方法によれば、マーク層７を形成して、このマーク層７上に共通マーク４及びこの共通マーク４内に個別マーク５を形成するので、通常の工程を用いて容易に不良発生チップ位置の特定ができるため不良解析や品質の向上を図ることができる。
【００１６】
上記説明において、（共通パターン露光工程）と（個別パターン露光工程）とは逆の手順で行っても良い。
また、共通マーク４及びこの共通マーク４内に個別マーク５を形成するために半導体基板１上にマーク層７を形成したが、例えば回路部３を形成する工程で用いられる配線用Ａｌ層をマーク層７の代わりに用いても良い。このようにすることにより工程数やフォトマスク数を節約することができる。この場合、個別マーク５は、上記と同様に、第２フォトマスク１０を用いて形成されるが、共通マーク４は、配線用Ａｌパターン形成用フォトマスク中に形成される。
【００１７】
更に、上記したように、個別マーク５を形成するために共通パターン９ａが形成された第１フォトマスク９と異なる第２フォトマスク１０を用いたが、第１フォトマスク９に共通パターン９ａと異なる位置に個別パターン１０ａを形成しても良い。このようにすると、更にフォトマスク数を節約することができる。この場合、個別パターン１０ａを露光する時は、それ以外の部分を遮光して露光を行い、個別パターン１０ａ以外を露光する時は、個別パターン１０ａを遮光して露光を行う。
【００１８】
次に、共通マーク４と個別マーク５の形状及び表示の第１〜第６バリエーションについて図４乃至図９を用いて説明する。
図４乃至図９では、代表して１個の半導体チップ２を示している。
まずは、第１バリエーションとして、図４に示すように、共通マーク４は、半導体基板１内の半導体チップ２の位置をアルファベットと数字との組合わせによる一列に配列された座標と、この座標と対応して形成された複数の矩形部１１が一列に配列されてなるものであり、個別マーク５は、半導体チップ２座標の位置を示す矩形部１１内に矩形マークで形成されてなるものである。
【００１９】
第２バリエーションとして、図５に示すように、共通マーク４は、半導体基板１内の半導体チップ２の位置を２つの数字の組合わせによる一列に配列された座標と、この座標と対応して形成された複数の矩形部１１が一列に配列されてなるものであり、個別マーク５は、第１バリエーションの場合と同様に、半導体チップ２座標位置を示す矩形部１１内に矩形マークで形成されてなるものである。
【００２０】
次に、第３バリエーションとして、図６に示すように、共通マーク４は、半導体基板１内の半導体チップ２の位置を２つの数字の組合わせによる一列に配列された座標と、この座標と対応して形成された目盛り１２が一列に配列されてなるものであり、個別マーク５は、半導体チップ２の座標位置を示す目盛り１２の位置に三角マークで形成されてなるものである。
【００２１】
次に、第４バリエーションとして、図７に示すように、共通マーク４は、半導体基板１内の半導体チップ２の位置を２つの数字の組合わせによる一列に配列された座標からなり、個別マーク５は、半導体チップ２の座標位置に三角マークで形成されてなるものである。
【００２２】
次に、第５バリエーションとして、図８に示すように、共通マーク４は、第４バリエーションの場合と同様に、半導体基板１内の半導体チップ２の位置を２つの数字の組合わせによる一列に配列された座標からなり、個別マーク５は、半導体チップ２の座標位置を塗り潰すようにして形成されてなるものである。
【００２３】
次に、第６バリエーションは、図９（Ａ）、（Ｂ）に示すように、第４バリエーションの場合と同様に、マーク層７上に半導体基板１内の半導体チップ２の位置を２つの数字の組合わせにより、一列に配列された座標からなる共通マーク４を形成して、更に、このマーク層７上に不透明層１３を形成し、共通マーク４を覆った後マーク層７を形成し、マーク層７に半導体チップ２の座標位置を示す座標が開口するようにして個別マーク５を形成したものである。
【００２４】
以上では、共通マーク４内に個別マーク５を形成して半導体基板１内の半導体チップ位置を特定したが、ロット管理を行うためのロット識別マークが必要な場合は、個別マークをマークの種類を変えることによって行うことができる。また、個別マーク５を示すマークとして矩形マークや三角マークを用いる例を示したが、これらに代えて多角形マーク、円形マークや矢印マークでも良い。
【００２５】
【発明の効果】
本発明によれば、半導体基板にマトリクス状に配列された半導体チップが分割された後の前記半導体基板内における不良発生位置を特定できる半導体装置において、前記半導体チップは、回路部と、前記回路部以外の領域に形成された前記半導体基板内の前記半導体チップの全体レイアウトを示す共通マークと、前記共通マーク内に形成された前記半導体基板内での前記半導体チップの位置を示す個別マークと、を有するので、半導体基板から分割された半導体チップを見るだけで半導体基板のどの位置に不良が発生していたかを特定できる。
また、本発明の実施形態における半導体装置の製造方法によれば、マーク層を形成して、このマーク層上に共通マーク４及びこの共通マーク内に個別マーク５を形成するので、通常の工程を用いて容易に不良発生チップ位置の特定ができるため不良解析や品質の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態における半導体装置を示す平面図である。
【図２】半導体チップに形成された共通マークを示し、（Ａ）は、平面図、（Ｂ）は、共通マーク及び個別マークの拡大平面図である。
【図３】本発明の実施形態における半導体装置の製造方法を示し、（Ａ）は、（マーク層形成工程）、（Ｂ）は、（共通パターン露光工程）、（Ｃ）は、（個別パターン露光工程）、（Ｄ）は、（共通マーク及び個別マーク形成工程）を示す断面図である。
【図４】第１バリエーションの半導体チップに形成された共通マークと個別マークを示す平面図である。
【図５】第２バリエーションの半導体チップに形成された共通マークと個別マークを示す平面図である。
【図６】第３バリエーションの半導体チップに形成された共通マークと個別マークを示す平面図である。
【図７】第４バリエーションの半導体チップに形成された共通マークと個別マークを示す平面図である。
【図８】第５バリエーションの半導体チップに形成された共通マークと個別マークを示す平面図である。
【図９】第６バリエーションの半導体チップに形成された共通マークと個別マークを示し、（Ａ）は、平面図、（Ｂ）は、（Ａ）のＭＭ断面図である。
【符号の説明】
１…半導体基板、２…半導体チップ、３…回路部、４…共通マーク、５…個別マーク、６…下層、７…マーク層、８…フォトレジスト、８ａ、８ｂ…潜像、９…第１フォトマスク、９ａ…共通パターン、１０…第２フォトマスク、１０ａ…個別パターン、１１…矩形部、１２…目盛り、１３…不透明層
【図１】
2004265983.tif 000003
【図２】
2004265983.tif 000004
【図３】
2004265983.tif 000005
【図４】
2004265983.tif 000006
【図５】
2004265983.tif 000007
【図６】
2004265983.tif 000008
【図７】
2004265983.tif 000009
【図８】
2004265983.tif 000010
【図９】
2004265983.tif 000011