(57)【要約】【課題】実装クラックによる、容量の低下、絶縁抵抗の低下を抑制できる、信頼性を向上させた、チップ型積層セラミックコンデンサを提供する。【解決手段】内部電極層とセラミック誘電体層を交互に複数枚積層し、両端の内部電極取り出し面３ａ，３ｂに外部電極４を形成したチップ型積層セラミックコンデンサにおいて、実装クラック５が発生し易い内部電極取り出し面３ａ，３ｂの基板実装側近傍にコンデンサとしての電気容量に寄与するような実効的な内部電極が無いようにする。【選択図】　図１
2004072015.tif 000002
【特許請求の範囲】
【請求項１】
内部電極層とセラミック誘電体層を交互に複数枚積層し、両端の内部電極取り出し面に外部電極を形成したチップ型積層セラミックコンデンサにおいて、前記内部電極取り出し面の基板実装側近傍に実効的な内部電極を持たないことを特徴とするチップ型積層セラミックコンデンサ。
【請求項２】
内部電極層とセラミック誘電体層を交互に複数枚積層し、両端の内部電極取り出し面に外部電極を形成したチップ型積層セラミックコンデンサにおいて、前記内部電極層が基板実装面に垂直に積層され、前記内部電極取り出し面の基板実装側近傍に実効的な内部電極を持たないことを特徴とするチップ型積層セラミックコンデンサ。
【請求項３】
内部電極層とセラミック誘電体層を交互に複数枚積層し、両端の内部電極取り出し面に外部電極を形成したチップ型積層セラミックコンデンサにおいて、前記内部電極層が基板実装面に垂直に積層され、前記内部電極取り出し面の前記積層基板実装側近傍、及び反対側近傍に実効的な内部電極を持たないことを特徴とするチップ型積層セラミックコンデンサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、チップ型積層セラミックコンデンサに関し、特に内部電極の構造に関するものである。
【０００２】
【従来の技術】
従来のチップ型積層セラミックコンデンサについて、図面を利用して説明する。図２は、従来技術のチップ型積層セラミックコンデンサの基板実装後の断面図である。
【０００３】
図２に示すように、チップ型積層セラミックコンデンサは、表面に内部電極１を印刷したセラミック誘電体２を対向電極を形成するように互い違いに配置して複数枚積層して出来るセラミック素子３の内部電極取り出し面３ａ、３ｂに導電性ペーストを焼き付け、外部電極４を形成した構造になっている。また、基板実装時には、チップ型積層セラミックコンデンサは、内部電極１の層が実装基板８とほぼ平行になるように実装される．
【０００４】
【発明が解決しようとする課題】
このようなチップ型積層セラミックコンデンサは、基板実装時の熱による基板の反りや、部品実装後の基板分割時の応力により、実装基板へのはんだ固定点となる実装下面の外部電極端部から、逆ハの字形にクラック５（以下、実装クラックと呼ぶ）が発生しやすい。従来のようなチップ型積層セラミックコンデンサでは、実装クラック５が発生した場合、内部電極取り出し面３ａ、３ｂの基板実装側近傍に実効的な内部電極が存在するため、実装クラック５を介して内部電極１が分断される。図２のような場合には、実装基板側の対向する内部電極１の数層が影響を受け、容量の低下、絶縁抵抗の低下および信頼性の低下を引き起こすことになる。
【０００５】
本発明の目的は、実装クラックが発生しても容量の低下、絶縁抵抗の低下および信頼性の低下などに至らず、本来の機能を損なわない、チップ型積層セラミックコンデンサを提供することにある。
【０００６】
【課題を解決するための手段】
本発明では、実装クラックが発生し易い、チップ型積層セラミックコンデンサの内部電極取り出し面の基板実装側近傍に実効的な内部電極を持たないように構成することで、実装クラックが発生しても、実効的な内部電極での分断が起こり難く、容量の低下、絶縁抵抗の低下に至らないようにする。
【０００７】
即ち、本発明は、内部電極層とセラミック誘電体層を交互に複数枚積層し、両端の内部電極取り出し面に外部電極を形成したチップ型積層セラミックコンデンサにおいて、前記内部電極取り出し面の基板実装側近傍に実効的な内部電極を持たないことを特徴とするチップ型積層セラミックコンデンサである。
【０００８】
また、前記内部電極層が基板実装面に垂直に積層され、前記内部電極取り出し面の前記積層基板実装側近傍に実効的な内部電極を持たないことを特徴とするチップ型積層セラミックコンデンサである。
【０００９】
また、前記内部電極層が基板実装面に垂直に積層され、前記内部電極取り出し面の前記積層基板実装側近傍、及び反対側近傍に実効的な内部電極を持たないことを特徴とするチップ型積層セラミックコンデンサである。
【００１０】
【発明の実施の形態】
本発明のチップ型積層セラミックコンデンサは、従来のチップ型積層セラミックコンデンサと同様に、セラミック誘電体層と内部電極層を交互に印刷する方法や、セラミック誘電体層上に内部電極層を印刷したシートを積層する方法により、内部電極層がセラミック誘電体層を挟んで対向電極を形成するようなセラミック素子とし、さらに両端の内部電極取り出し面に導電ペーストを焼き付けるなどして外部電極を形成することで製造できる。この過程で、内部電極層を形成する際に、実装クラックが発生し易い内部電極取り出し面の基板実装側近傍にコンデンサとしての電気容量に寄与するような実効的な内部電極ができないように形成する。具体的には、この部分に内部電極が無いように印刷するか、印刷後に削除する。あるいは適当な箇所で、内部電極が分断されるような形状とし、この部分では、対向する電極間に電気的パスが発生しないようにしておけば良い。
【００１１】
次に、本発明の一実施の形態について、図面を用いて説明する。
【００１２】
図１は、本発明による実施の形態１のチップ型積層セラミックコンデンサの基板実装後の断面図である。
【００１３】
図１に示すように、実装クラック５が入り易い部分、即ち内部電極取り出し面３ａ、３ｂの基板実装側近傍が切り欠かれた形状の内部電極１を印刷した誘電体２を対向電極を形成するように実装基板８に平行（紙面に垂直方向）に複数枚積層し、熱プレス、焼結によりセラミック素子を製造する。破線の部分は、対向する内部電極であり、こちらも内部電極取り出し面３ａ、３ｂの基板実装側近傍が切り欠かれている。このセラミック素子３では、内部電極層が実装基板８に垂直となるように積層される。次に、両端の内部電極取り出し面３ａ，３ｂに導電ペーストを焼き付けるなどして外部電極４を形成する。
【００１４】
このチップ型積層セラミックコンデンサは、基板実装時の熱による基板の反りや、部品実装後の基板分割時の応力により発生する実装クラック５が入っても、その部分に内部電極１が無いため、容量の低下、絶縁抵抗の低下が殆ど無く、信頼性が高いという利点がある。
【００１５】
実施の形態１の説明のために示した図１では、内部電極１が四角形状に切り欠かれているが、実装クラック５で分断されるような内部電極の部分が無いような形状であれば、他の形状に切り欠かれていても良い。
【００１６】
図３は、本発明の別の実施の形態（実施の形態２）を示すチップ型積層セラミックコンデンサの基板実装後の断面図である。
【００１７】
実施の形態２は、内部電極が無い部分を上下方向に、即ち内部電極取り出し面３ａ，３ｂの積層基板実装側近傍、及び反対側近傍に設けた例で、実施の形態１と同様に実装クラック５が入り易い部分に内部電極１がないため、実施の形態１と同様の特徴を有する。なお、実施の形態２では、実施の形態１と比べ、チップ型積層セラミックコンデンサの表裏の区別が無くなり、基板実装時に方向をそろえる必要がないため、キャリアテーピング作業等が容易に行えるという利点がある。
【００１８】
【発明の効果】
以上説明したように、本発明のチップ型積層セラミックコンデンサは、実装クラックが入る部分に実効的な内部電極が無いため、基板実装時の熱による基板の反りや、部品実装後の基板分割時の応力により実装クラックが入っても、容量の低下、絶縁抵抗の低下を抑制できるため、コンデンサの信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１のチップ型積層セラミックコンデンサの基板実装後の断面図。
【図２】従来のチップ型積層セラミックコンデンサの基板実装後の断面図。
【図３】本発明の実施の形態２のチップ型積層セラミックコンデンサの基板実装後の断面図。
【符号の説明】
１　　内部電極
２　　セラミック誘電体
３　　セラミック素子
３ａ，３ｂ　　内部電極取り出し面
４　　外部電極
５　　（実装）クラック
６　　はんだ
７　　ランド
８　　実装基板
【図１】
2004072015.tif 000003
【図２】
2004072015.tif 000004
【図３】
2004072015.tif 000005