(57)【要約】【課題】ＳＴＩ構造の素子分離領域を形成してなる半導体装置において、素子分離領域形成時に発生するスクラッチによる歩留まり・信頼性の低下を防止できる半導体装置の製造方法を提供する。【解決手段】半導体基板上１にＳＴＩ構造の素子分離絶縁膜４をＣＭＰ法で平坦化した後に、素子分離絶縁膜４上に多結晶シリコン膜の埋め込み材料７を減圧ＣＶＤ法により堆積し、埋め込み材料７を素子分離絶縁膜４が露出するまでプラズマエッチングによりエッチングし、熱酸化処理を行い、ＣＭＰ法による平坦化処理で素子分離絶縁膜４の表面に形成されたスクラッチ６に埋め込み材料７の熱酸化膜１１を充填する。【選択図】  図１
2004335809.tif 000002
【特許請求の範囲】
【請求項１】
ＳＴＩ構造の素子分離領域を形成してなる半導体装置の製造方法であって、
半導体基板上に前記ＳＴＩ構造の素子分離絶縁膜をＣＭＰ法で平坦化した後に、前記素子分離絶縁膜上に埋め込み材料を堆積し、前記埋め込み材料を前記素子分離絶縁膜が露出するまでプラズマエッチングによりエッチングし、熱酸化処理を行い、前記ＣＭＰ法による平坦化処理で前記素子分離絶縁膜表面に形成されたスクラッチに前記埋め込み材料の熱酸化膜を充填することを特徴とする半導体装置の製造方法。
【請求項２】
前記埋め込み材料が、多結晶シリコン膜またはアモルアフスシリコンであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記埋め込み材料を減圧ＣＶＤ法で堆積させることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
ＳＴＩ構造の素子分離領域を形成してなる半導体装置であって、前記ＳＴＩ構造の素子分離絶縁膜表面のスクラッチ内に熱酸化膜が充填されていることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＳＴＩ構造の素子分離領域を形成してなる半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＬＳＩの高集積化に伴い、素子の微細化が要求されている。従来、素子分離形成の方法としては、熱酸化処理法を用いたＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  Ｏｆ  Ｓｉｌｉｃｏｎ）法が一般的であったが、微細化を実現する手法として近年、素子分離領域にＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造が用いられ、一般的にプラズマＣＶＤ法を用いた多結晶シリコン酸化膜を素子分離絶縁膜に採用し、ＣＭＰ法（Ｃｈｅｍｉｃａｌ−ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ：化学機械研摩）により素子分離絶縁膜の研磨を行い平坦化し、素子分離領域が形成されている。
【０００３】
しかしながら、ＣＭＰ法による素子分離絶縁膜の研摩により素子分離絶縁膜表面に微小なスクラッチ（擦過による凹凸傷）が発生しやすい。下記特許文献１には、ＣＭＰ法で生じるスクラッチによる弊害を防ぐ方法の一つとして、ＣＶＤ法等を用いてスクラッチを絶縁膜で埋め込む方法が提案されている。
【０００４】
【特許文献１】
特開平１０−３３５４６０号公報
【０００５】
【発明が解決しようとする課題】
上記のように、特許文献１においては、スクラッチを絶縁膜で埋め込む方法が提案されているが、埋め込む絶縁膜と素子分離絶縁膜の成膜条件の違いにより、後工程での薬液洗浄による両絶縁膜のエッチング速度が異なる。この結果、後工程での薬液処理等によるエッチング処理により、埋め込んだ絶縁膜が素子分離絶縁膜より早くエッチングされ、埋め込んだ絶縁膜が減少してスクラッチによる凹凸傷が再度発生する。このスクラッチは、図４に示すように、後工程でのゲート電極配線形成工程で配線材料１２がスクラッチ６内に残り、当該スクラッチ内の配線材料１２を介して配線９間のショートが発生し、これが原因で、歩留まり・信頼性の低下を招来する。
【０００６】
本発明は、上記問題点に鑑みてなされたもので、その目的は、ＳＴＩ構造の素子分離領域を形成してなる半導体装置において、素子分離領域形成時に発生するスクラッチによる歩留まり・信頼性の低下を防止できる半導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
この目的を達成するための本発明に係る半導体装置の製造方法は、ＳＴＩ構造の素子分離領域を形成してなる半導体装置の製造方法であって、半導体基板上に前記ＳＴＩ構造の素子分離絶縁膜をＣＭＰ法で平坦化した後に、前記素子分離絶縁膜上に埋め込み材料を堆積し、前記埋め込み材料を前記素子分離絶縁膜が露出するまでプラズマエッチングによりエッチングし、熱酸化処理を行い、前記ＣＭＰ法による平坦化処理で前記素子分離絶縁膜表面に形成されたスクラッチに前記埋め込み材料の熱酸化膜を充填することを特徴とする。ここで、前記埋め込み材料が、多結晶シリコン膜またはアモルアフスシリコンであること、更に、前記埋め込み材料を減圧ＣＶＤ法で堆積させることが好ましい。
【０００８】
上記本発明に係る半導体装置の製造方法によれば、素子分離絶縁膜をＣＭＰ法によって表面研摩した後、表面に発生したスクラッチへの絶縁材料の埋め込みを埋め込み性が良好な減圧ＣＶＤ法を用いた多結晶シリコンを堆積し、プラズマエッチングによりエッチバックを行なった後、熱酸化法を用いて多結晶シリコン酸化膜に変化させ、後工程での薬液洗浄工程等によるエッチングによってＣＭＰ法で発生したスクラッチが再度発生しない平坦なフィールド絶縁膜表面を形成し、配線間ショートが発生し、歩留まり・信頼性の低下を来たすことを防止できる。
【０００９】
【発明の実施の形態】
本発明に係る半導体装置及びその製造方法（以下、適宜「本発明装置」及び「本発明方法」という。）の実施の形態につき、図面に基づいて説明する。
【００１０】
本発明方法におけるＳＴＩ構造の素子分離形成工程につき、図１に示す工程断面図を参照して、以下に説明する。
【００１１】
先ず、図１（ａ）に示すように、一般的なＳＴＩ構造の素子分離形成工程と同じく、半導体基板１上に素子分離を行なうため、溝２を形成し、絶縁膜３、素子分離絶縁膜であるフィールド酸化膜４、ＣＭＰストッパー膜５を半導体基板１上に形成した後、ＣＭＰ法を用い研摩を行なう。この研摩により、スクラッチ６がフィールド酸化膜４の表面に発生する。このスクラッチ６は、溝幅０．１μｍ〜０．２μｍ程度、深さ０．１μｍ〜０．３μｍ程度の大きさである。
【００１２】
ここで、フィールド酸化膜４は、一般的にプラズマＣＶＤ法を用いた緻密な多結晶シリコン酸化膜が用いられ、薬液洗浄でのエッチング速度は、熱酸化膜と同程度のエッチング速度を持つ。また、ＣＭＰストッパー膜５は、一般的に減圧ＣＶＤ法による窒化シリコン膜が用いられている。
【００１３】
次に、図１（ｂ）に示すように、減圧ＣＶＤ法を用いて厚さ０．１μｍ〜０．２μｍの多結晶シリコン膜７を堆積する。減圧ＣＶＤ法は埋め込み特性が良好であり微少なスクラッチ６を均一に埋め込むことができる。
【００１４】
次に、図１（ｃ）に示すように、多結晶シリコン膜７をプラズマエッチングによってフィールド酸化膜４が露出するまで除去する。その際、スクラッチ６は、多結晶シリコン膜７で埋め込まれている。多結晶シリコン膜のプラズマエッチングはエッチング速度が多結晶シリコン酸化膜より早く（選択比：５０〜１００程度）、加工が容易である。
【００１５】
次に、図１（ｄ）に示すように、半導体基板１上に発生したスクラッチ６に埋め込まれた多結晶シリコンは、熱酸化処理法にて温度７００〜１２００℃の熱酸化処理を行うことにより多結晶シリコン酸化膜へ容易に変化し、スクラッチ６内は、多結晶シリコン酸化膜によって埋め込まれた平坦な形状となる。また、この多結晶シリコン酸化膜は熱酸化処理法によって形成された膜なので、薬液洗浄によるエッチング速度は、フィールド酸化膜４とほぼ同等である。
【００１６】
これにより、図２及び図３に示すように、ＳＴＩ構造の素子分離形成工程からゲート電極配線形成工程までの途中に薬液洗浄工程によるエッチングに影響されない、平坦なフィールド酸化膜表面が形成でき、ゲート電極配線材料がスクラッチ６内に入り込むことなく、配線９間のショートを防止できる。
【００１７】
尚、上記実施形態では、スクラッチの埋め込み材料として、多結晶シリコンを用いたが、多結晶シリコンに代えてアモルファスシリコンを用いても構わない。また、スクラッチの埋め込み材料としては、これらの他、熱酸化により絶縁膜になる材料であれば良い。
【００１８】
【発明の効果】
以上詳細に説明したように、本発明装置及び本発明方法によれば、スクラッチを多結晶シリコン膜で埋め込み、熱酸化法により多結晶シリコン酸化膜に変化させることで、後工程での薬液洗浄工程によるエッチング速度をフィールド酸化膜とほぼ同等にすることができる。これにより、ＳＴＩ構造の素子分離形成工程からゲート電極配線形成工程までの薬液洗浄工程でのエッチングによるスクラッチの再生または拡大を防止でき、半導体装置の安定的な信頼性、歩留まりを得ることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法の一実施の形態の処理過程を説明するための工程途中における半導体装置の要部を示す断面図
【図２】本発明に係る半導体装置の配線形成後の状態を説明するための半導体装置の要部を示す断面図
【図３】本発明に係る半導体装置の配線形成後の状態を説明するための半導体装置の要部を示す平面図
【図４】従来法で作製された半導体装置の配線形成後の状態を説明するための平面図
【符号の説明】
１：    半導体基板
２：    溝
３：    絶縁膜
４：    フィールド酸化膜（素子分離絶縁膜）
５：    ＣＭＰストッパー膜
６：    スクラッチ
７：    多結晶シリコン膜
８：    ゲート酸化膜
９：    ゲート電極配線
１０：  フィールド領域（素子分離領域）
１１：  スクラッチ内多結晶シリコン酸化膜
１２：  スクラッチ内多結晶シリコン膜
【図１】
2004335809.tif 000003
【図２】
2004335809.tif 000004
【図３】
2004335809.tif 000005
【図４】
2004335809.tif 000006