(57)【要約】【課題】基準となる電圧を発生させる基準電圧発生回路と、その出力電圧を用いて動作する機能回路とを備え、上記基準電圧発生回路の出力端子に該出力電圧を安定させる基準電圧安定化容量が接続された半導体集積回路において、スタンバイ状態から通常動作状態への復帰時間を短縮することができる半導体集積回路を提供する。【解決手段】機能回路は動作を停止し、基準電圧発生回路は、スタンバイ状態でも基準電圧発生回路を完全に停止することを避けて、基準電圧安定化容量の放電を防ぐ。これにより、アナログ回路等の機能回路の低消費電力化とともに、スタンバイ状態から通常動作状態への高速復帰を実現することができる。【選択図】      図１
2004342684.tif 000002
【特許請求の範囲】
【請求項１】
基準となる電圧を発生させる基準電圧発生回路と、該基準電圧発生回路の出力電圧を用いて動作する機能回路とを備え、上記基準電圧発生回路の出力端子に該出力電圧を安定させる基準電圧安定化容量が接続された半導体集積回路において、
スタンバイ時に、上記機能回路の動作が停止し、上記基準電圧発生回路が動作し続ける、
ことを特徴とする半導体集積回路。
【請求項２】
請求項１に記載の半導体集積回路において、
上記基準電圧発生回路は、スタンバイ時に、消費電流を所望の量だけ減少させるものである、
ことを特徴とする基準電圧発生回路。
【請求項３】
請求項２に記載の半導体集積回路において、
上記基準電圧発生回路は、スタンバイ時に、電流源を切り替えて消費電流を減少させるものである、
ことを特徴とする半導体集積回路。
【請求項４】
請求項２に記載の半導体集積回路において、
上記基準電圧発生回路は、スタンバイ時に、通常動作時と同じ電圧を出力するものである、
ことを特徴とする半導体集積回路。
【請求項５】
請求項２に記載の半導体集積回路において、
上記基準電圧発生回路は、Ｎ（Ｎは２以上の自然数）個の並列接続された電流源と、Ｎ個の並列接続された抵抗性負荷とが、該基準電圧発生回路の出力端子に接続されたものであり、
スタンバイ時に、該それぞれＮ個の電流源、及び抵抗性負荷のうち、それぞれＭ（Ｍは１以上の自然数）個の電流源、及び抵抗性負荷を上記出力端子から切り離すものである、
ことを特徴とする半導体集積回路。
【請求項６】
請求項５に記載の半導体集積回路において、
上記抵抗性負荷をトランジスタとした、
ことを特徴とする半導体集積回路。
【請求項７】
請求項１に記載の半導体集積回路において、
上記基準電圧発生回路は、クロック信号を入力可能とするクロック入力端子と、
入力したクロック信号の周波数に比例して電流値が変化するクロック周波数依存電流源とを備え、
スタンバイ時に、クロック周波数を小さくすることによって、上記クロック周波数依存電流源の消費電流を所望の量だけ減少させる、
ことを特徴とする半導体集積回路。
【請求項８】
請求項７に記載の半導体集積回路において、
上記基準電圧発生回路は、Ｎ（Ｎは２以上の自然数）個の並列接続された抵抗性負荷が該基準発生回路の出力端子に接続されたものであり、
スタンバイ時に、上記Ｎ個の抵抗性負荷のうち、Ｍ（Ｍは１以上の自然数）個の抵抗性負荷を出力端子から切り離すものである、
ことを特徴とする半導体集積回路。
【請求項９】
請求項８に記載の半導体集積回路において、
上記抵抗性負荷をトランジスタとした、
ことを特徴とする半導体集積回路。
【請求項１０】
請求項７ないし９のいずれかに記載の半導体集積回路において、
上記基準電圧発生回路は、入力されたクロック周波数を小さくする分周器を備え、
通常動作時は、上記分周器を介さずに上記周波数依存電流源にクロック信号が入力され、
スタンバイ時は、上記分周器を介して上記周波数依存電流源にクロック信号が入力される、
ことを特徴とする半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路に関するものであり、特に、基準電圧発生回路を備えた半導体集積回路に関するものである。
【０００２】
【従来の技術】
デジタル回路ブロックと比較的消費電力の多いアナログ回路ブロックを混載しているシステムＬＳＩにおいて、アナログ回路ブロックの電力を低減することが重要な課題になっている。特に携帯機器ではその要請は強く、使用状態に応じて搭載しているアナログ回路ブロックの電源を適時オン・オフし、消費電力の低減を図っている。例えば、通信の送受信を含むシステムでは、送信時には、受信回路を、受信時には送信回路を停止させている。
【０００３】
図１０は、このようなシステムに含まれる従来の半導体集積回路のブロック図を示している。８０１は基準となる電圧を発生させる基準電圧発生回路、８０２は基準電圧発生回路８０１で発生した基準電圧を用いて動作するアナログ回路、８０３は基準電圧発生回路８０１の出力電圧を安定させる基準電圧安定化容量を表す。Ｐｄｎはスタンバイ信号でＨの時に基準電圧発生回路８０１およびアナログ回路８０２の回路はオフし、Ｌの時にオンする。Ｖｒは基準電圧発生回路８０１の出力で、基準電圧安定化容量８０３により安定化されている（例えば、特許文献１）。図１１は、スタンバイ信号をＨ、Ｌに変えたときのＶｒの電圧変化を表す波形図である。ｔｒは、Ｖｒが安定な基準電圧Ｖｒ０を出すまでの復帰時間を表している。このように、従来例では、スタンバイから正常に動作するまで、基準電圧安定化容量８０３に充電する期間ｔｒがかかり、復帰時間を遅くしている。
【０００４】
【特許文献１】
特許第３０８００１５号公報（第３，４頁、第１，３図）
【０００５】
【発明が解決しようとする課題】
以上に示した従来の半導体集積回路においては、スタンバイ復帰後、基準電圧Ｖｒが安定な基準電圧Ｖｒ０になるまでに時間がかかり、システムから要求される復帰時間を満足できないことがある。特に基準電圧安定化容量８０３が大きな回路では、容量に充電する時間が大きくなり、復帰時間ｔｒは非常に大きくなる。
【０００６】
本発明は、上記課題を解決するために為されたものであり、アナログ回路等の機能回路の低消費電力化とともに、スタンバイ状態から通常動作状態への復帰時間を短縮することができる半導体集積回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記問題を解決するために、本発明の請求項１に記載の半導体集積回路は、基準となる電圧を発生させる基準電圧発生回路と、該基準電圧発生回路の出力電圧を用いて動作する機能回路とを備え、上記基準電圧発生回路の出力端子に該出力電圧を安定させる基準電圧安定化容量が接続された半導体集積回路において、スタンバイ時に、上記機能回路の動作が停止し、上記基準電圧発生回路が動作し続けるものである。
これにより、スタンバイが解除されたとき、基準電圧安定化容量を再充電する必要がないため、アナログ回路等の機能回路の消費電力を低減するとともに、アナログ回路が通常動作するまでの復帰時間を短縮することができる。
【０００８】
また、本発明の請求項２に記載の半導体集積回路は、請求項１に記載の半導体集積回路において、上記基準電圧発生回路は、スタンバイ時に、消費電流を所望の量だけ減少させるものである。
これにより、基準電圧安定化容量が完全には放電しないため、スタンバイ状態から通常動作状態への復帰時間を短縮でき、また、スタンバイ時のさらなる低消費電力化を図ることができる。
【０００９】
また、本発明の請求項３に記載の半導体集積回路は、請求項２に記載の半導体集積回路において、上記基準電圧発生回路は、スタンバイ時に、電流源を切り替えて消費電流を減少させるものである。
これにより、スタンバイ状態から通常動作状態への復帰時間の短縮と、スタンバイ時のさらなる低消費電力化とを図ることができる。
【００１０】
また、本発明の請求項４に記載の半導体集積回路は、請求項２に記載の半導体集積回路において、上記基準電圧発生回路は、スタンバイ時に、通常動作時と同じ電圧を出力するものである。
これにより、スタンバイ時の低消費電力化を図ることができるとともに、スタンバイ状態から通常動作状態への復帰時間をさらに短縮することができる。
【００１１】
また、本発明の請求項５に記載の半導体集積回路は、請求項２に記載の半導体集積回路において、上記基準電圧発生回路は、Ｎ（Ｎは２以上の自然数）個の並列接続された電流源と、Ｎ個の並列接続された抵抗性負荷とが、該基準電圧発生回路の出力端子に接続されたものであり、スタンバイ時に、該それぞれＮ個の電流源、及び抵抗性負荷のうち、それぞれＭ（Ｍは１以上の自然数）個の電流源、及び抵抗性負荷を上記出力端子から切り離すものである。
これにより、出力端子電圧が通常動作時と同じになり、スタンバイが解除された場合においても、基準電圧安定化容量を再充電する必要がないため、アナログ回路が通常動作するまでの時間を短縮することができるとともに、スタンバイ時のさらなる低消費電力化を図ることができる。
【００１２】
また、本発明の請求項６に記載の半導体集積回路は、請求項５に記載の半導体集積回路において、上記抵抗性負荷をトランジスタとしたものである。
これにより、トランジスタを用いて、スタンバイ状態から通常動作状態への復帰時間の短縮と、スタンバイ時のさらなる低消費電力化とを図ることができる。
【００１３】
また、本発明の請求項７に記載の半導体集積回路は、請求項１に記載の半導体集積回路において、上記基準電圧発生回路は、クロック信号を入力可能とするクロック入力端子と、入力したクロック信号の周波数に比例して電流値が変化するクロック周波数依存電流源とを備え、スタンバイ時に、クロック周波数を小さくすることによって、上記クロック周波数依存電流源の消費電流を所望の量だけ減少させるものである。
これにより、クロック周波数を変化させることによって、スタンバイ状態から通常動作状態への復帰時間の短縮と、スタンバイ時のさらなる低消費電力化とを図ることができるとともに、電流源の個数を減らすことができるので、回路規模を縮小することができる。
【００１４】
また、本発明の請求項８に記載の半導体集積回路は、請求項７に記載の半導体集積回路において、上記基準電圧発生回路は、Ｎ（Ｎは２以上の自然数）個の並列接続された抵抗性負荷が該基準発生回路の出力端子に接続されたものであり、スタンバイ時に、上記Ｎ個の抵抗性負荷のうち、Ｍ（Ｍは１以上の自然数）個の抵抗性負荷を出力端子から切り離すものである。
これにより、出力端子電圧が通常動作時と同じになり、スタンバイが解除された場合においても、基準電圧安定化容量を再充電する必要がないため、アナログ回路が通常動作するまでの時間を短縮することができるとともに、スタンバイ時のさらなる低消費電力化を図ることができる。
【００１５】
また、本発明の請求項９に記載の半導体集積回路は、請求項８に記載の半導体集積回路において、上記抵抗性負荷をトランジスタとしたものである。
これにより、トランジスタを用いて、スタンバイ状態から通常動作状態への復帰時間の短縮と、スタンバイ時のさらなる低消費電力化とを図ることができる。
【００１６】
また、本発明の請求項１０に記載の半導体集積回路は、請求項７ないし９のいずれかに記載の半導体集積回路において、上記基準電圧発生回路は、入力されたクロック周波数を小さくする分周器を備え、通常動作時は、上記分周器を介さずに上記周波数依存電流源にクロック信号が入力され、スタンバイ時は、上記分周器を介して上記周波数依存電流源にクロック信号が入力されるものである。
これにより、一定の周波数のクロック信号の入力で、スタンバイ状態から通常動作状態への復帰時間の短縮と、スタンバイ時のさらなる低消費電力化とを図ることができるとともに、システムの設計を簡単にすることができる。
【００１７】
【発明の実施の形態】
以下に、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１（ａ）は本発明の実施の形態１における半導体集積回路を示したものである。
図において、１０１は、基準となる電圧を発生させる基準電圧発生回路、１０２は、基準電圧発生回路１０１の出力電圧Ｖｒを用いて動作するアナログ回路、１０３は、基準電圧発生回路１０１の出力電圧Ｖｒを安定させる基準電圧安定化容量である。
【００１８】
本実施の形態１において、基準電圧発生回路１０１の出力端子がアナログ回路１０２に入力され、アナログ回路１０２は基準電圧発生回路１０１の出力電圧Ｖｒを用いて動作している。さらに、出力電圧Ｖｒの安定化のため、基準電圧発生回路１０１の出力端子とグランドとの間には、基準電圧安定化容量１０３が接続されている。そして、スタンバイ信号Ｐｄｎは、基準電圧発生回路には入力されず、アナログ回路１０２に入力され、Ｈの時にアナログ回路１０２がオフし、Ｌの時にオンする。
【００１９】
図１（ｂ）は、本発明の実施の形態１に係る半導体集積回路の基準電圧発生回路１０１を示すものであり、図において、基準電圧発生回路１０１は、電流源ＩＢＩＡＳ１と抵抗素子ＲＥＳ１とから構成される。電流源ＩＢＩＡＳ１の出力は抵抗素子ＲＥＳ１の片方の端子に接続されるとともに、基準電圧発生回路１０１の出力端子１０４に接続されている。抵抗素子ＲＥＳ１の他方の端子はグランドに接続されている。
【００２０】
次に、本発明の実施の形態１に係る半導体集積回路の動作を説明する。
スタンバイ時には、基準電圧発生回路１０１は動作したままでスタンバイ信号Ｐｄｎが入力されたアナログ回路１０２が停止して、省電力化を図る。このとき、基準電圧発生回路１０１にはスタンバイ信号Ｐｄｎが入力されず、該基準電圧発生回路１０１が停止しないため、図２の出力電圧波形図に示すように、スタンバイ信号がＨのとき、すなわちスタンバイ時においても出力電圧Ｖｒは変化せず、基準電圧安定化容量１０３に蓄えられた電荷は放電されることはない。
【００２１】
これにより、スタンバイ信号がＬのとき、すなわちスタンバイが解除された場合においても、基準電圧安定化容量１０３を再充電する必要がないため、アナログ回路１０２が通常動作するまで時間を短縮することができる。
【００２２】
以上のように、実施の形態１に係る半導体集積回路は、スタンバイ時においても、基準電圧発生回路１０１の電圧が減少することはなく、スタンバイ解除後、基準電圧安定化容量１０３の充電の必要がなくなるので、アナログ回路１０２の低消費電力化とともに、スタンバイ状態から通常動作状態への復帰時間の短縮を図ることができる。
【００２３】
なお、本実施例では、基準電圧安定化容量を基準電圧発生回路の出力端子とグランドとの間に接続したが、出力端子と電源との間に接続した場合でも同様の効果が得られる。さらに、基準電圧安定化容量の接続は、基準電圧発生回路の出力端子でなくてもかまわない。
【００２４】
（実施の形態２）
本発明の実施の形態２に係る半導体集積回路は、スタンバイ状態から通常動作状態への復帰時間の短縮と、消費電力の低減とを図るために、スタンバイ信号が入力されたときに、基準電圧発生回路の消費電流を通常動作時より所望の量だけ小さくするものである。
【００２５】
図３（ａ）は、本発明の実施の形態２に係る半導体集積回路を示す図である。
図において、２０１は、基準となる電圧を発生させる基準電圧発生回路、１０２は、基準電圧発生回路１０１の出力電圧Ｖｒを用いて動作するアナログ回路、１０３は、基準電圧発生回路１０１の出力電圧Ｖｒを安定させる基準電圧安定化容量である。
【００２６】
そして、本実施の形態２において、基準電圧発生回路２０１の出力端子がアナログ回路１０２に入力され、アナログ回路１０２は基準電圧発生回路２０１の出力電圧Ｖｒを用いて動作している。さらに、出力電圧Ｖｒの安定化のため、基準電圧発生回路２０１の出力端子とグランドとの間には、基準電圧安定化容量１０３が接続されている。そして、スタンバイ信号Ｐｄｎは、基準電圧発生回路２０１、及びアナログ回路１０２に入力され、Ｈの時に基準電圧発生回路２０１、及びアナログ回路１０２の回路はオフし、Ｌの時にオンする。このとき、基準電圧発生回路２０１は、スタンバイ信号入力時に消費電流を所望の量だけ低減するように構成する。また、このとき、基準電圧発生回路２０１に消費電流の異なる複数の電流源を備え、スタンバイ時に消費電流の低い電流源に切り替えて消費電流を減少させるように構成してもよい。なお、このときに低減された消費電流の量は、システムから要求される復帰時間を満足できる量であればよい。
【００２７】
図３（ｂ）は、本実施の形態２における半導体集積回路の基準電圧発生回路を示す図であり、図において、基準電圧発生回路２０１は、２つの電流源ＩＢＩＡＳ１、ＩＢＩＡＳ２と、１つのスイッチＳＷＡ１と、１つの抵抗素子ＲＥＳ１とから構成される。電流源ＩＢＩＡＳ１の出力は、抵抗素子ＲＥＳ１の片方の端子に接続されるとともに、基準電圧発生回路２０１の出力端子１０４に接続されている。電流源ＩＢＩＡＳ２の出力は、スイッチＳＷＡ１を介して抵抗素子ＲＥＳ１の片方の端子に接続されるとともに、基準電圧発生回路２０１の出力端子１０４に接続されている。抵抗素子ＲＥＳ１の他方の端子はグランドに接続されている。
【００２８】
次に、本発明の実施の形態２に係る半導体集積回路の動作を説明する。
通常動作時は、スイッチＳＷＡ１は閉じており、電流源ＩＢＩＡＳ１、ＩＢＩＡＳ２からの電流が抵抗素子ＲＥＳ１に流れ込むことによって、出力端子電圧Ｖｒを発生する。
【００２９】
スタンバイ時には、基準電圧発生回路２０１、及びアナログ回路１０２にスタンバイ信号Ｐｄｎが入力され、アナログ回路１０２が停止し、基準電圧発生回路２０１はスイッチＳＷＡ１が開くことにより電流源ＩＢＩＡＳ２がオフになる。一方、電流源ＩＢＩＡＳ１と抵抗素子ＲＥＳ１で構成される回路は、スタンバイ時でも動作し続ける。これにより、基準電圧発生回路２０１を通常動作時よりも小さな消費電流で動作させて、出力電圧を低下させる。このとき、図４の出力電圧波形図に示すように、スタンバイ信号がＨのとき、すなわちスタンバイ時に出力電圧Ｖｒが下がり、基準電圧安定化容量に蓄えられた電荷のいくらかは放電されるが、完全に放電することはなく、スタンバイ信号がＬのとき、すなわちスタンバイが解除された場合には、基準電圧安定化容量を充電しながら、復帰時間ｔｒで、出力電圧は、通常動作時の電圧まで回復する。これにより、基準電圧安定化容量１０３を初期状態から再充電する必要がないため、スタンバイ状態から通常動作状態への復帰時間を短縮することができ、スタンバイ時のさらなる低消費電力化を図ることができる。
【００３０】
なお、本実施の形態２では、スタンバイ時に、基準電圧発生回路２０１の消費電流が減少して出力電圧Ｖｒが低下する場合について記述したが、消費電流が減少しても出力電圧Ｖｒが変化しない場合には、スタンバイ状態から通常復帰状態への復帰時間をさらに短縮することができる。
【００３１】
以上のように、本実施の形態２に係る半導体集積回路は、スタンバイ時に、アナログ回路１０２が停止し、基準電圧発生回路２０１の消費電力を小さくするようにしたので、スタンバイ状態から通常動作状態への復帰時間の短縮と、スタンバイ時のさらなる低消費電力化を図ることができる。
【００３２】
（実施の形態３）
本発明の実施の形態３に係る半導体集積回路は、スタンバイ状態から通常動作状態への復帰時間の短縮と、スタンバイ時の低消費電力化とを図るため、実施の形態２の基準電圧発生回路にＮ（Ｎは２以上の自然数）個の並列接続された電流源と、Ｎ個の並列接続された抵抗性負荷とを備え、スタンバイ時に該それぞれＮ個の電流源、及び抵抗性負荷のうち、それぞれＭ（Ｍは１以上の自然数）個の電流源、及び抵抗性負荷を切り離すものである。
【００３３】
図５は本発明の実施の形態３における半導体集積回路の基準電圧発生回路を示したものである。
図において、基準電圧発生回路３０１は、Ｎ個の電流源ＩＢＩＡＳ１〜ＩＢＩＡＳｎとそれぞれＮ個のスイッチＳＷＡ２〜ＳＷＡｎ、ＳＷＢ２〜ＳＷＢｎと、Ｎ個の抵抗素子ＲＥＳ１〜ＲＥＳｎとから構成される。電流源ＩＢＩＡＳ１の出力は、抵抗素子ＲＥＳ１の片方の端子に接続されるとともに、基準電圧発生回路３０１の出力端子１０４に接続されている。抵抗素子ＲＥＳ１の他方の端子はグランドに接続されている。
【００３４】
電流源ＩＢＩＡＳ２の出力はスイッチＳＷＡ２を介して出力端子１０４に接続され、また一端をグランドに接続された抵抗素子ＲＥＳ２はスイッチＳＷＢ２を介して出力端子１０４に接続される。以下、ＩＢＩＡＳｎ、及びＲＥＳｎまで同様の接続が繰り返される。なお、本実施の形態３において、電流源ＩＢＩＡＳ１〜ＩＢＩＡＳｎのそれぞれの電流値は同一とし、また、抵抗素子ＲＥＳ１〜ＲＥＳｎのそれぞれの抵抗値は同一とする。
【００３５】
次に、本発明の実施の形態３に係る半導体集積回路の動作を説明する。
通常動作時は、スイッチＳＷＡ２〜ＳＷＡｎ、およびＳＷＢ２〜ＳＷＢｎは閉じており、電流源ＩＢＩＡＳ１〜ＩＢＩＡＳｎからの電流が抵抗素子ＲＥＳ１〜ＲＥＳｎに流れ込むことによって、出力端子電圧Ｖｒを発生する。
【００３６】
スタンバイ時には、スタンバイ信号を受けてスイッチＳＷＡ２〜ＳＷＡｎ、およびＳＷＢ２〜ＳＷＢｎが開くことにより、電流源ＩＢＩＡＳ２〜ＩＢＩＡＳｎがオフになり、また、抵抗素子ＲＥＳ２〜ＲＥＳｎに電流は流れない。一方、電流源ＩＢＩＡＳ１と抵抗素子ＲＥＳ１とで構成される回路は、スタンバイ時でも動作し続ける。この場合、電流源の電流は通常動作時の１／ｎとなり、抵抗素子の抵抗値はｎ倍となるため、出力端子電圧は通常動作時とかわらない。したがって、図２に示す出力電圧波形図と同様に、スタンバイ時においても出力電圧Ｖｒは変化せず、基準電圧安定化容量に蓄えられた電荷は変化しない。
【００３７】
これにより、スタンバイが解除された場合には、基準電圧安定化容量を再充電する必要がないため、アナログ回路が通常動作するまでの時間を短縮することができる。
【００３８】
以上のように、本発明の実施の形態３に係る半導体集積回路は、基準電圧発生回路３０１にＮ個の電流源ＩＢＩＡＳと、Ｎ個の抵抗性負荷ＲＥＳとを備え、スタンバイ時に、該それぞれＮ個の電流源、及び抵抗性負荷のうち、それぞれＭ個の電流源、及び抵抗性負荷を切り離すので、スタンバイ時のさらなる低消費電力化を可能にするとともに、出力端子電圧は通常動作時と変わらないため、スタンバイ状態から通常動作状態への復帰時間の短縮を可能にする。
【００３９】
（実施の形態４）
本発明の実施の形態４に係る半導体集積回路は、スタンバイ状態から通常動作状態への復帰時間の短縮と、スタンバイ時の低消費電力化とを図るため、実施の形態２の基準電圧発生回路にＮ（Ｎは２以上の自然数）個の並列接続された電流源と、抵抗性負荷としてＮ個の並列接続されたトランジスタとを備え、スタンバイ時に該それぞれＮ個の電流源、及びトランジスタのうち、それぞれＭ（Ｍは１以上の自然数）個の電流源、及びトランジスタを切り離すものである。
【００４０】
図６は本発明の実施の形態４における半導体集積回路を示したものである。実施の形態３では抵抗性負荷として抵抗素子を用いたが、トランジスタを抵抗性負荷として用いた場合を示している。
【００４１】
図において、基準電圧発生回路４０１は、電流源ＩＢＩＡＳ１〜ＩＢＩＡＳｎとスイッチＳＷＡ２〜ＳＷＡｎ、ＳＷＢ２〜ＳＷＢｎ、およびＮチャンネルトランジスタＮＴＲ１〜ＮＴＲｎから構成される。電流源ＩＢＩＡＳ１の出力は、ＮチャンネルトランジスタＮＴＲ１のドレイン端子およびゲート端子に接続されるとともに、基準電圧発生回路４０１の出力端子１０４に接続される。また、電流源ＩＢＩＡＳ２の出力はスイッチＳＷＡ２を介して出力端子１０４に接続され、ＮチャンネルトランジスタＮＴＲ２のドレイン端子はスイッチＳＷＢ２を介して出力端子１０４に接続されるとともに、ＮチャンネルトランジスタＮＴＲ２のゲート電圧も出力端子１０４に接続される。以下、ＩＢＩＡＳｎ、及びＮＴＲｎまで同様の接続が繰り返される。なお、本実施の形態３０２において、電流源ＩＢＩＡＳ１〜ＩＢＩＡＳｎのそれぞれの電流値は同一とし、トランジスタＮＴＲ１〜ＮＴＲｎの各チャンネルのサイズは同一とする。
【００４２】
次に、本発明の実施の形態４に係る半導体集積回路の動作の説明を行う。
通常動作時、スイッチＳＷＡ２〜ＳＷＡｎ、およびＳＷＢ２〜ＳＷＢｎは閉じている。このとき、ＮチャンネルトランジスタＮＴＲ１〜ＮＴＲｎは抵抗性負荷の機能を果たすため、電流源ＩＢＩＡＳ１〜ＩＢＩＡＳｎからの電流が流れることによって、出力端子電圧Ｖｒを発生する。
【００４３】
スタンバイ時には、スタンバイ信号を受けてスイッチＳＷＡ２〜ＳＷＡｎ、およびＳＷＢ２〜ＳＷＢｎが開くことにより、電流源ＩＢＩＡＳ２〜ＩＢＩＡＳｎがオフになり、また、抵抗性負荷であるＮチャンネルトランジスタＮＴＲ２〜ＮＴＲｎに電流は流れない。一方、電流源ＩＢＩＡＳ１と抵抗性負荷であるＮチャンネルトランジスタＮＴＲ１とで構成される回路は、スタンバイ時でも動作をし続ける。この場合、電流源の電流は通常動作時の１／ｎとなり、Ｎチャンネルトランジスタのサイズは１／ｎ倍となるため、出力端子電圧は通常動作時とかわらない。したがって、図２に示す出力電圧波形図と同様に、スタンバイ時においても出力電圧Ｖｒは変化せず、基準電圧安定化容量に蓄えられた電荷は変化しない。
【００４４】
これにより、スタンバイが解除された場合には、基準電圧安定化容量を再充電する必要がないため、アナログ回路が通常動作するまでの時間を短縮することができる。
【００４５】
以上のように、本発明の実施の形態４に係る半導体集積回路は、基準電圧発生回路４０１にＮ（Ｎは２以上の自然数）個の電流源と、抵抗性負荷として、Ｎ個のトランジスタとを備え、スタンバイ時に、該それぞれＮ個の電流源、及びトランジスタのうち、それぞれＭ（Ｍは１以上の自然数）個の電流源、及びトランジスタを切り離すことによって、スタンバイ時のさらなる低消費電力化を可能にするとともに、出力端子電圧は通常動作時と変わらないため、スタンバイ状態から通常動作状態への復帰時間の短縮を可能にする。
【００４６】
（実施の形態５）
本発明の実施の形態５に係る半導体集積回路は、スタンバイ状態から通常動作状態への復帰時間の短縮と、スタンバイ時の省電力化とを図るとともに、回路規模の縮小を図るために、基準電圧発生回路に、クロック信号を入力可能とするクロック入力端子と、該入力したクロック信号のクロック周波数に比例して電流値を変化させるクロック周波数依存電流源とを備え、スタンバイ時にクロック周波数を小さくして、消費電流を所望の量だけ減少させるものである。
【００４７】
図７（ａ）は本発明の実施の形態５における半導体集積回路を示したものであり、図７（ｂ）は基準電圧発生回路を示したものである。
図において、５０２は、基準電圧発生回路５０１にクロック信号を入力するクロック入力端子である。また、基準電圧発生回路には、図７（ｂ）のように、入力したクロック信号のクロック周波数に比例して電流値を変化させるクロック周波数依存電流源５０３が備えられている。
【００４８】
そして、基準電圧発生回路５０１の出力端子がアナログ回路１０２に接続され、アナログ回路１０２は基準電圧発生回路５０１の出力端子電圧Ｖｒを用いて動作している。さらに、出力電圧Ｖｒの安定化のため、基準電圧発生回路５０１の出力端子とグランドとの間には、基準電圧安定化容量１０３が接続されている。そして、スタンバイ信号Ｐｄｎは、基準電圧発生回路５０１、及びアナログ回路１０２に入力されている。
【００４９】
次に本発明の実施の形態５に係る半導体集積回路の動作を説明する。
スタンバイ時には、アナログ回路１０２が停止して省電力化を図ると同時に、クロック信号ＣＬＫの周波数が低下して、クロック周波数依存電流源５０３の電流値が減少する。このとき、図４に示す出力電圧波形図と同様に、スタンバイ時に出力電圧Ｖｒが下がり、基準電圧安定化容量１０３に蓄えられた電荷のいくらかは放電されるが、基準電圧発生回路５０１が停止しないため、基準電圧安定化容量１０３に蓄えられた電荷が完全に放電することはない。なお、このときのクロック周波数依存電流源の電流値は、システムから要求される復帰時間を満足できる値であればよい。
【００５０】
スタンバイが解除された場合には、基準電圧安定化容量を充電しながら、図４と同様、復帰時間ｔｒで、出力電圧は通常動作時の電圧まで回復する。これにより、基準電圧安定化容量１０３を初期状態から再充電する必要がないため、アナログ回路が通常動作するまでの時間を短縮することができる。
【００５１】
以上のように、本発明の実施の形態５に係る半導体集積回路は、クロック信号を入力可能とするクロック入力端子５０２と、入力したクロック信号の周波数に比例して電流値を変化させるクロック周波数依存電流源５０３とを備え、スタンバイ時に、入力するクロック周波数を下げることにより、消費電流を所望の量だけ減少させるため、スタンバイ状態から通常動作状態への復帰時間の短縮と、基準電圧発生回路の省電力化とを図ることができる。
また、クロック周波数依存電流源を用いることにより、電流源の個数を減らすことができ、回路規模を縮小させることができる。
【００５２】
（実施の形態６）
本発明の実施の形態６に係る半導体集積回路は、スタンバイ状態から通常動作状態への復帰時間の短縮と、スタンバイ時の基準電圧発生回路の省電力化とを図るために、実施の形態５に係る半導体集積回路の基準電圧発生回路に、Ｎ（Ｎは２以上の自然数）個の並列接続された抵抗性負荷を備え、スタンバイ時に、クロック周波数を小さくし、Ｎ個の抵抗性負荷のうち、Ｍ（Ｍは１以上の自然数）個の抵抗性負荷を切り離すようにしたものである。
【００５３】
図８は本発明の実施の形態６における半導体集積回路の基準電圧発生回路を示したものである。実施の形態５と同じ部分については説明を省略する。
図において、基準電圧発生回路６０１には、Ｎ個の抵抗素子ＲＥＳ１〜ＲＥＳｎと、スタンバイ時にＲＥＳ２〜ＲＥＳｎの抵抗素子と出力端子とを切り離すＮ個のスイッチＳＷＢ２〜ＳＷＢｎが備えられている。
【００５４】
次に、本発明の実施の形態６に係る半導体集積回路の動作を説明する。
通常動作時は、スイッチＳＷＢ２〜ＳＷＢｎは閉じており、周波数依存電流源５０３の電流が、抵抗素子ＲＥＳ１〜ＲＥＳｎに流れ込むことによって、出力端子電圧Ｖｒを発生する。
【００５５】
スタンバイ時には、スタンバイ信号を受けてスイッチＳＷＢ２〜ＳＷＢｎが開き、出力端子１０４から抵抗素子ＲＥＳ２〜ＲＥＳｎが切り離されると同時に、クロック入力端子５０２には、通常動作時のクロック周波数の１／ｎの周波数のクロック信号が入力される。この場合、クロック周波数依存電流源５０３の電流は通常動作時の１／ｎとなり、抵抗素子の抵抗値はｎ倍となるため、出力端子電圧は通常動作時と変わらない。したがって、図２に示す出力電圧波形図と同様に、スタンバイ時においても出力電圧Ｖｒは変化せず、基準電圧安定化容量に蓄えられた電荷は変化しない。
【００５６】
これにより、スタンバイが解除された場合には、基準電圧安定化容量を初期状態から再充電する必要がないため、アナログ回路が通常動作するまでの時間を短縮することができる。
【００５７】
以上のように、本発明の実施の形態６に係る半導体集積回路は、クロック信号を入力可能なクロック入力端子と、入力したクロック周波数に比例して消費電流の電流値出力するクロック周波数依存電流源と、Ｎ個の抵抗素子とを備え、スタンバイ時に、Ｎ個の抵抗素子のうち、Ｍ個の抵抗素子を出力端子から切り離すようにしたので、回路規模を縮小させるとともに、スタンバイ状態から通常動作状態への復帰時間の短縮と、スタンバイ時のさらなる低消費電力化とを図ることができる。
なお、本実施の形態６では、抵抗素子を用いた場合の例を示したが、抵抗性負荷としてトランジスタを用いてもかまわない。
【００５８】
（実施の形態７）
本発明の実施の形態７に係る半導体集積回路は、スタンバイ状態から通常動作状態への復帰時間の短縮と、スタンバイ時の基準電圧発生回路の省電力化とを図るとともに、システム設計を簡単にするために、実施の形態５または６に係る半導体集積回路の基準電圧発生回路に、入力したクロック信号からその周波数の１／Ｎの周波数にして出力する分周器を備え、スタンバイ時に分周器にて入力したクロック信号の周波数を１／Ｎの周波数にして出力し、クロック周波数依存電流源で電流を変化させるものである。
【００５９】
図９は本発明の実施の形態７に係る半導体集積回路の基準電圧発生回路を示す図である。実施の形態６と同一の部分は説明を省略する。
図において、基準電圧発生回路７０１には、入力したクロック信号の周波数を１／ｎの周波数にする分周器７０２と、分周器７０２の接続切り替えを行うスイッチＳＷＣ１〜ＳＷＣ３とが設けられている。
【００６０】
次に、本発明の実施の形態７に係る半導体集積回路の動作を説明する。
通常動作時は、スイッチＳＷＣ１、及びＳＷＢ２〜ＳＷＢｎは閉じており、クロック入力端子５０２に入力したクロック信号の周波数に依存した電流が、クロック周波数依存電流源５０３から抵抗性負荷ＲＥＳ１〜ＲＥＳｎに流れ込むことによって、出力端子電圧Ｖｒを発生する。
【００６１】
スタンバイ時は、スタンバイ信号を受けてスイッチＳＷＣ１が開いてＳＷＣ２、ＳＷＣ３が閉じることにより、クロック入力端子５０２に入力したクロック信号は、分周器７０２を通ってクロック周波数依存電流源５０３に入力される。同時に、スイッチＳＷＢ２〜ＳＷＢｎが開き、出力端子１０４から抵抗素子ＲＥＳ２〜ＲＥＳｎが切り離される。これにより、周波数依存電流源５０３の電流は通常動作の１／ｎとなり、抵抗素子の抵抗値はｎ倍となるため、出力端子電圧は通常動作時と変わらない。したがって、図２に示す出力電圧波形図と同様に、スタンバイ時においても、出力電圧Ｖｒは変化せず、基準電圧安定化容量に蓄えられた電荷は変化しない。
【００６２】
これにより、スタンバイが解除された場合には、基準電圧安定化容量を再充電する必要がないため、アナログ回路が通常動作するまでの時間を短縮することができる。
【００６３】
以上のように、本発明の実施の形態７に係る半導体集積回路は、クロック信号を入力可能なクロック入力端子と、入力したクロック周波数に比例して消費電流の電流値出力するクロック周波数依存電流源と、入力したクロック信号の周波数を１／Ｎの周波数にする分周器と、Ｎ個の抵抗素子とを備え、スタンバイ時に、分周器にてクロック入力端子から入力したクロック信号の周波数を１／Ｎにし、クロック周波数依存電流源で該クロック信号の周波数に応じて電流値を変化させるようにしたので、スタンバイ状態から通常動作状態への復帰時間の短縮と、スタンバイ時のさらなる低消費電力化を図ることができる。
【００６４】
また、分周器を用いることにより、外部から入力されるクロックの周波数を変化させる必要がないので、システム設計を簡単にすることができる。
なお、本実施の形態７では、抵抗素子を用いた場合の例を示したが、抵抗性負荷としてトランジスタを用いてもかまわない。
【００６５】
【発明の効果】
以上のように、本発明の請求項１に記載の半導体集積回路によれば、基準となる電圧を発生させる基準電圧発生回路と、該基準電圧発生回路の出力電圧を用いて動作する機能回路とを備え、上記基準電圧発生回路の出力端子に該出力電圧を安定させる基準電圧安定化容量が接続された半導体集積回路において、スタンバイ時に、上記機能回路の動作が停止し、上記基準電圧発生回路が動作し続けるので、スタンバイが解除されたとき、基準電圧安定化容量を再充電する必要がないため、アナログ回路が通常動作するまでの復帰時間を短縮することができる効果がある。
【００６６】
また、本発明の請求項２に記載の半導体集積回路によれば、請求項１に記載の半導体集積回路において、上記基準電圧発生回路は、スタンバイ時に、消費電流を所望の量だけ減少させるものであるので、基準電圧安定化容量が完全には放電しないため、スタンバイ状態から通常動作状態への復帰時間を短縮でき、また、スタンバイ時のさらなる低消費電力化を図ることができる効果がある。
【００６７】
また、本発明の請求項３に記載の半導体集積回路によれば、請求項２に記載の半導体集積回路において、上記基準電圧発生回路は、スタンバイ時に、電流源を切り替えて消費電流を減少させるものであるので、スタンバイ状態から通常動作状態への復帰時間の短縮と、スタンバイ時のさらなる低消費電力化とを図ることができる効果がある。
【００６８】
また、本発明の請求項４に記載の半導体集積回路によれば、請求項２に記載の半導体集積回路において、上記基準電圧発生回路は、スタンバイ時に、通常動作時と同じ電圧を出力するものであるので、スタンバイ時の低消費電力化を図ることができるとともに、スタンバイ状態から通常動作状態への復帰時間をさらに短縮することができる効果がある。
【００６９】
また、本発明の請求項５に記載の半導体集積回路によれば、請求項２に記載の半導体集積回路において、上記基準電圧発生回路は、Ｎ（Ｎは２以上の自然数）個の並列接続された電流源と、Ｎ個の並列接続された抵抗性負荷とが、該基準電圧発生回路の出力端子に接続されたものであり、スタンバイ時に、該それぞれＮ個の電流源、及び抵抗性負荷のうち、それぞれＭ（Ｍは１以上の自然数）個の電流源、及び抵抗性負荷を上記出力端子から切り離すものであるので、スタンバイ時のさらなる低消費電力化を図ることができるとともに、出力端子電圧が通常動作時と同じになり、スタンバイが解除された場合においても、基準電圧安定化容量を再充電する必要がないため、アナログ回路が通常動作するまでの時間を短縮することができる効果がある。
【００７０】
また、本発明の請求項６に記載の半導体集積回路によれば、請求項５に記載の半導体集積回路において、上記抵抗性負荷をトランジスタとしたので、トランジスタを用いて、スタンバイ状態から通常動作状態への復帰時間の短縮と、スタンバイ時のさらなる低消費電力化とを図ることができる効果がある。
【００７１】
また、本発明の請求項７に記載の半導体集積回路によれば、請求項１に記載の半導体集積回路において、上記基準電圧発生回路は、クロック信号を入力可能とするクロック入力端子と、入力したクロック信号の周波数に比例して電流値が変化するクロック周波数依存電流源とを備え、スタンバイ時に、クロック周波数を小さくすることによって、上記クロック周波数依存電流源の消費電流を所望の量だけ減少させるので、クロック周波数を変化させることによって、スタンバイ状態から通常動作状態への復帰時間の短縮と、スタンバイ時のさらなる低消費電力化とを図ることができるとともに、回路規模を縮小させることができる効果がある。
【００７２】
また、本発明の請求項８に記載の半導体集積回路によれば、請求項７に記載の半導体集積回路において、上記基準電圧発生回路は、Ｎ（Ｎは２以上の自然数）個の並列接続された抵抗性負荷が該基準発生回路の出力端子に接続されたものであり、スタンバイ時に、上記Ｎ個の抵抗性負荷のうち、Ｍ（Ｍは１以上の自然数）個の抵抗性負荷を出力端子から切り離すものであるので、スタンバイ時のさらなる低消費電力化を図ることができるとともに、出力端子電圧が通常動作時と同じになるため、スタンバイが解除された場合においても、基準電圧安定化容量を再充電する必要がなく、アナログ回路が通常動作するまでの時間を短縮することができる効果がある。
【００７３】
また、本発明の請求項９に記載の半導体集積回路によれば、請求項８に記載の半導体集積回路において、上記抵抗性負荷をトランジスタとしたので、トランジスタを用いて、スタンバイ状態から通常動作状態への復帰時間の短縮と、スタンバイ時のさらなる低消費電力化とを図ることができる効果がある。
【００７４】
また、本発明の請求項１０に記載の半導体集積回路によれば、請求項７ないし９のいずれかに記載の半導体集積回路において、上記基準電圧発生回路は、入力されたクロック周波数を小さくする分周器を備え、通常動作時は、上記分周器を介さずに上記周波数依存電流源にクロック信号が入力され、スタンバイ時は、上記分周器を介して上記周波数依存電流源にクロック信号が入力されるので、一定の周波数のクロック信号の入力で、スタンバイ状態から通常動作状態への復帰時間の短縮と、スタンバイ時のさらなる低消費電力化とを図ることができるとともに、システムの設計を簡単にすることができる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体集積回路
【図２】本発明の実施の形態１における基準電圧発生回路の出力電圧波形図
【図３】本発明の実施の形態２における半導体集積回路
【図４】本発明の実施の形態２における基準電圧発生回路の出力電圧波形図
【図５】本発明の実施の形態３における基準電圧発生回路
【図６】本発明の実施の形態４における基準電圧発生回路
【図７】本発明の実施の形態５における半導体集積回路
【図８】本発明の実施の形態６における基準電圧発生回路
【図９】本発明の実施の形態７における基準電圧発生回路
【図１０】従来の半導体集積回路
【図１１】従来の半導体集積回路における基準電圧発生回路の出力電圧波形図
【符号の説明】
１０１、２０１、３０１、４０１、５０１、６０１、７０１、８０１  基準電圧発生回路
１０２、８０２  アナログ回路
１０３、８０３      基準電圧安定化容量
１０４  出力端子
５０２  クロック入力端子
５０３  クロック周波数依存電流源
７０２  分周器
Ｖｒ  基準電圧発生回路の出力電圧
Ｐｄｎ  スタンバイ信号
ＩＢＩＡＳ１〜ＩＢＩＡＳｎ  電流源
ＳＷＡ１〜ＳＷＡｎ，ＳＷＢ２〜ＳＷＢｎ，ＳＷＣ１〜ＳＷＣ３  スイッチ
ＲＥＳ１〜ＲＥＳｎ  抵抗素子
ＮＴＲ１〜ＮＴＲｎ  Ｎチャンネルトランジスタ
ＣＬＫ  クロック信号
ＶＤＤ  電源
ＶＳＳ  グランド
【図１】
2004342684.tif 000003
【図２】
2004342684.tif 000004
【図３】
2004342684.tif 000005
【図４】
2004342684.tif 000006
【図５】
2004342684.tif 000007
【図６】
2004342684.tif 000008
【図７】
2004342684.tif 000009
【図８】
2004342684.tif 000010
【図９】
2004342684.tif 000011
【図１０】
2004342684.tif 000012
【図１１】
2004342684.tif 000013
【手続補正書】
【提出日】平成16年6月7日(2004.6.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項８
【補正方法】変更
【補正の内容】
【請求項８】
請求項７に記載の半導体集積回路において、
上記基準電圧発生回路は、Ｎ（Ｎは２以上の自然数）個の並列接続された抵抗性負荷が該基準電圧発生回路の出力端子に接続されたものであり、
スタンバイ時に、上記Ｎ個の抵抗性負荷のうち、Ｍ（Ｍは１以上の自然数）個の抵抗性負荷を出力端子から切り離すものである、
ことを特徴とする半導体集積回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
また、本発明の請求項８に記載の半導体集積回路は、請求項７に記載の半導体集積回路において、上記基準電圧発生回路は、Ｎ（Ｎは２以上の自然数）個の並列接続された抵抗性負荷が該基準電圧発生回路の出力端子に接続されたものであり、スタンバイ時に、上記Ｎ個の抵抗性負荷のうち、Ｍ（Ｍは１以上の自然数）個の抵抗性負荷を出力端子から切り離すものである。
これにより、出力端子電圧が通常動作時と同じになり、スタンバイが解除された場合においても、基準電圧安定化容量を再充電する必要がないため、アナログ回路が通常動作するまでの時間を短縮することができるとともに、スタンバイ時のさらなる低消費電力化を図ることができる。


【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正の内容】
【００７２】
また、本発明の請求項８に記載の半導体集積回路によれば、請求項７に記載の半導体集積回路において、上記基準電圧発生回路は、Ｎ（Ｎは２以上の自然数）個の並列接続された抵抗性負荷が該基準電圧発生回路の出力端子に接続されたものであり、スタンバイ時に、上記Ｎ個の抵抗性負荷のうち、Ｍ（Ｍは１以上の自然数）個の抵抗性負荷を出力端子から切り離すものであるので、スタンバイ時のさらなる低消費電力化を図ることができるとともに、出力端子電圧が通常動作時と同じになるため、スタンバイが解除された場合においても、基準電圧安定化容量を再充電する必要がなく、アナログ回路が通常動作するまでの時間を短縮することができる効果がある。