(57)【要約】【課題】システム全体を制御するマイコンの簡単な制御で、大量のレジスタを持ち、大量の処理を行うデジタル信号処理回路の電源立ち上がり時等の初期設定を簡素化するととともに高速化を図る。【解決手段】大量のレジスタを持ったデジタル信号処理回路１７の基本的な動作状態の設定データを、転送するシリアルデータＳＤＡのデータ列そのものに変換し、変換されたデータをＲＯＭ１３に記憶させる。システム全体を制御するマイコン１１の制御に応じて、マイコン１１より処理速度の速いＲＯＭ１３からシリアルデータＳＤＡを読み出してデジタル信号処理回路１７へ転送し、シリアルデータＳＤＡに基づいた信号処理を実行する。これにより、システム全体を制御するマイコン１１の簡単な制御で、大量のレジスタＲ１〜Ｒｎを持ったデジタル信号処理回路１７の電源立ち上がり時等の初期設定が簡素でかつ高速化を図ることができる。【選択図】      図１
2004234044.tif 000002
【特許請求の範囲】
【請求項１】
アドレス信号に基づき予め記憶させておいた転送フォーマットに基づいたシリアルデータとシリアルクロックを生成する記憶手段と、
前記記憶手段から出力される信号を、デジタル信号処理回路の一部を構成するレジスタに直接データを書き込めるデータとして供給するための第１のシリアル転送ラインと、
前記デジタル信号処理回路および前記記憶手段を含むシステム全体を制御するとともに、シリアルデータとシリアルクロックを生成するマイコンと、
前記マイコンより出力される前記シリアルデータと前記シリアルクロックを、前記レジスタに直接データを書き込めるデータとして供給するための第２のシリアル転送ラインと、
電源立ち上げ時は、前記第１のシリアルデータ転送ラインを介して前記記憶手段に記憶されたシリアルデータとシリアルクロックを前記レジスタに書き込み、所定時間後は、前記第２のシリアルデータ転送ラインを介して前記マイコンから出力されるシリアルデータとシリアルクロックを前記レジスタに書き込む手段とを具備したことを特徴とするシリアルデータ転送制御装置。
【請求項２】
前記第１および第２のシリアルデータ転送ラインは、前記マイコンで生成されたセレクト信号により切り換えられセレクタにより選択するようにしたことを特徴とする請求項１記載のシリアルデータ転送制御装置。
【請求項３】
前記第１のシリアルデータ転送ラインのシリアルクロック、シリアルデータ何れものラインにもワイヤードＯＲ回路を設置し、前記第１および第２のシリアルデータ転送ラインを直結したワイヤード・オア動作を実現したことを特徴とする請求項１記載のシリアルデータ転送制御装置。
【請求項４】
第１および第２のシリアルデータ転送ラインは、同方式の転送ラインであることを特徴とする請求項１記載のシリアルデータ転送制御装置。
【請求項５】
前記記憶手段は、前記マイコンの処理スピードより速いものであることを特徴とする請求項１記載のシリアルデータ転送制御装置。
【請求項６】
大量のレジスタを持ったデジタル信号処理回路の所望の画像動作状態設定データを転送するシリアルデータ転送制御方法にあって、
転送するシリアルデータ列そのものに変換し、
変換された前記データ列を記録手段に記憶し、
システム全体を制御するマイコンの制御に基づいて、前記デジタル信号処理回路へ前記記憶手段から前記シリアルデータ列を読み出し転送したのち、前記マイコンで生成したシリアルデータ列を転送してデジタル信号処理を実行することを特徴とするシリアルデータ転送制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＩＩＣＢＵＳ等のシリアルデータの転送制御に係り、特に大量のデータを必要とするデジタル信号処理回路を制御するためのシリアルデータ転送制御装置およびシリアルデータ転送制御方法に関する。
【０００２】
【従来の技術】
従来コンピュータシステムにおけるハイバネ−ションのためのデータセーブおよびリストア時に行われるハードディスクとの間のデータ転送は、常にＰＩＯ（ＰｒｏｇｒａｍＩ／Ｏ）転送モードによって行われ、携帯型コンピュータでは、ＡＴＡ規格のパソコンとハードディスクを接続する方式の一つであるＩＤＥ（Ｉｎｔｅｇｒａｔｅｄ  Ｄｒｉｖｅ  Ｅｌｅｃｔｒｏｎｉｃｓ）で用いられている典型的な転送モードがＰＩＯモードであるとも述べている。（例えば、特許文献１）
【０００３】
【特許文献１】
特開平１１−３３８６４０号公報（第８頁、図３）
【０００４】
【発明が解決しようとする課題】
上記した特許文献１では、ＤＭＡモードなどの高速転送モードをサポートしているハードディスクドライブでも常にＰＩＯモードでデータ転送され、その性能を十分に発揮できないことがあった。
【０００５】
上記した特許文献１の技術は、データ転送を高速化するために、使用中のハードディスクドライブの性能に合ったデータ転送モードに切り換えることでこれを実現している。
【０００６】
シリアルデータを扱う場合は転送方法による速度差はより大きくなる。例えば、ＩＩＣＢＵＳデータの場合、そのスペックである１００［ｋＨｚ］よりも少々低いクロック速度をもって転送することが多い。ここでは簡単にするめため、５０［ｋＨｚ］とすると、対象の大規模デジタルＩＣが、数十クロックの期間をもって（例えば、８［ｂｉｔ］＝１［ｂｙｔｅ］）１データを送られる設計であり、約１０００［ｂｙｔｅ｝分のレジスタを持っているとすると、システム全体の電源立ち上がりの初期設定には、最速でも約１秒かかってしまう。また、この大規模デジタル信号処理回路のデータ転送の順序や方法に制約がある場合は、システム全体を制御するマイコンのソフトが複雑になるという問題があった。
【０００７】
この発明の目的は、大量のレジスタを持ち、大量のデータを処理するデジタル信号処理回路に対し、単純な制御により高速でレジスタへのデータ設定ができ、システム全体を制御するマイコンのソフトも簡素化できるシリアルデータ転送制御装置およびシリアルデータ転送制御方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記した課題を解決するために、この発明のシリアルデータ転送制御装置は、アドレス信号に基づき予め記憶させておいた転送フォーマットに基づいたシリアルデータとシリアルクロックを生成する記憶手段と、前記記憶手段から出力される信号を、デジタル信号処理回路の一部を構成するレジスタに直接データを書き込めるデータとして供給するための第１のシリアル転送ラインと、前記デジタル信号処理回路および前記記憶手段を含むシステム全体を制御するとともに、シリアルデータとシリアルクロックを生成するマイコンと、前記マイコンより出力される前記シリアルデータと前記シリアルクロックを、前記レジスタに直接データを書き込めるデータとして供給するための第２のシリアル転送ラインと、電源立ち上げ時は、前記第１のシリアルデータ転送ラインを介して前記記憶手段に記憶されたシリアルデータとシリアルクロックを前記レジスタに書き込み、所定時間後は、前記第２のシリアルデータ転送ラインを介して前記マイコンから出力されるシリアルデータとシリアルクロックを前記レジスタに書き込む手段とを具備したことを特徴とする。
【０００９】
この発明のシリアルデータ転送制御方法は、大量のレジスタを持ったデジタル信号処理回路の所望の画像動作状態設定データを転送する場合に、転送するシリアルデータ列そのものに変換し、変換された前記データ列を記録手段に記憶し、システム全体を制御するマイコンの制御に基づいて、前記デジタル信号処理回路へ前記記憶手段から前記シリアルデータ列を読み出し転送したのち、前記マイコンで生成したシリアルデータ列を転送してデジタル信号処理を実行することを特徴とする。
【００１０】
このように、大量のレジスタを持ったデジタル信号処理回路の基本的な動作状態の設定データを、実際に転送するシリアルデータのデータ列そのものに変換して記憶させる記憶手段を設け、システム全体を制御するマイコンの制御に応じて、その記憶手段から、シリアルデータを読み出し、デジタル信号処理回路へ高速で転送することにより、システム全体を制御するマイコンの簡単な制御で、大量のレジスタを持ったデジタル信号処理回路の電源立ち上がり時等の初期設定を簡単かつ高速に行すうことができる。
【００１１】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照しながら詳細に説明する。図１は、この発明の一実施の形態について説明するためのブロック図である。図１において、１１は、クロック信号ＣＫに基づき駆動されるマイコンであり、このマイコン１１は、これに入力されるコマンドに基づいて種々の制御信号を出力する。１１はアドレス信号生成用のカウンタ回路であり、マイコン１１からの信号に基づきカウントをスタートする。１３は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）であり、カウンタ回路１１より出力されるアドレス信号ａに基づき、予め記憶されたシリアルクロックＳＣＬ、シリアルデータＳＤＡを生成し出力する。１４，１５は、それぞれＩＩＣＢＵＳラインである。なお、ＩＩＣＢＵＳ（商標）は、シリアルクロックＳＣＬとシリアルデータＳＤＡ用の２線を用いたシリアルデータの転送フォーマットとして知られている。
【００１２】
ＲＯＭ１３およびマイコン１１から出力されるシリアルクロックＳＣＬ、シリアルデータＳＤＡは、それぞれのＩＣＣＢＵＳライン１４，１５を介してセレクタ１６に供給する。セレクタ１６は、セレクト信号ｄに基づきセレクトされた側のＩＩＣＢＵＳ１４，１５の何れかのデータをデジタル信号処理回路１７に供給する。ＳＷは電源スイッチである。
【００１３】
次に、図２のフローチャートを参照しながら図１の動作について説明する。電源スイッチＳＷをＯＮして電源が投入され（Ｓ１）、マイコン１１がスタンバイ状態を検出すると（Ｓ２）、ＲＯＭ１３、アドレス信号生成用のカウンタ回路１２、デジタル信号処理回路１７等の周辺回路の電源を立ち上げる（Ｓ３）。これによりマイコン１１は、カウンタ回路１２に対し、スタートのコマンドを出力する（Ｓ４）。
【００１４】
カウンタ回路１２は、クロックＣＫに基づき生成される図３に示すアドレ信号（ａ）をＲＯＭ１３に出力する（Ｓ５）。ＲＯＭ１３は、アドレス信号ａに基づいて予め記憶させた図３に示すシリアルクロックＳＣＬ（ｂ）、シリアルデータＳＤＡ（ｃ）を生成し出力する（Ｓ６）。
【００１５】
ここで、図３に示すように、シリアルクロックＳＣＬは、例えば［１１０００１００１００１００１０……］をデータ列とした１〜ｎまでのデータを順次出力する。シリアルデータＣＤＡは、例えば［１０００１１１０００１１１０００……］のデータ列等の画像情報に則したデータ１〜ｎを出力する。
【００１６】
ＲＯＭ１３から出力されるデータ１〜ｎは、電源立ち上げ時にデータ１〜ｎが出力される期間Ｈレベルとなる図３に示すセレクト信号（ｄ）により、セレクタ１６をＲＯＭ１３の出力をセレクトし、対応するデジタル信号処理回路１７のレジスタＲ１〜Ｒｎのそれぞれに記憶する。
【００１７】
ＲＯＭ１３に記憶された全てのデータ１〜ｎが出力されたのち、マイコン１１はセレクト信号ｄをＬレベルに切り換えて、セレクタ１６をＩＩＣＢＵＳライン１５の出力に切り換え、デジタル信号処理回路１７に供給する（Ｓ７）。
【００１８】
ここでは、映像機器システムを例に取って説明する。デジタル信号処理回路１７はシリアルデータＳＤＡに基づいて、映像出力を出力する。ＲＯＭ１３からのＩＩＣＢＵＳラインより出力されるシリアルデータＳＤＡは、例えば図４に示すように、データ１〜ｎは画像の大きさや画面の数などの画像調整に係るデータを出力し、図示しない画像情報を制御する。
【００１９】
次に、マイコン１１のＩＩＣＢＵＳライン１５から出力されるシリアルデータＳＤＡは、ＲＯＭ１３からのデータ列を記憶したデータをマイコン１１からのデータ列のうち、所望のレジスタのデータ列を変更することによって変更が可能である。例えば、制御項目の中の［シャープネス］を向上させた場合は、データ列３の［７５］の値を、例えば［８８］の値に変更するのみで、デジタル信号処理回路１７からシャープネス制御ができる（Ｓ８）。
【００２０】
デジタル映像情報を処理する大規模・高機能であるデジタル処理回路１７は、大量のレジスタを持つものであるが、通常、使用されるシステムの基本的動作を設定すれば、動作状態を変える場合、変更必要な一部のレジスタの書き換えだけで、所望の制御を実現することができる。
【００２１】
ＲＯＭ１３には、システムの基本的動作を設定できるデータのみを記憶させるが、上記したように、ＩＩＣＢＵＳの転送時の波形そのものの形で記憶させる。従って、レジスタ１個分を転送するのに、毎回デバイスアドレス（スレーブアドレス）の転送が必要ならば全てのレジスタへの転送前にデバイスアドレスを一緒にした波形データそのものを付ける。ＲＯＭ１３は、デジタル信号処理回路１７へのデータ転送専用に使用できるので、デジタル信号処理回路１７のＩＩＣＢＵＳの転送可能最大の速度（クロック周波数）に設定可能である。このため、電源立ち上げ時のデジタル信号処理回路１７から出力されるデータの転送時間が早くなる。
【００２２】
上記したように、システムがテレビジョン受信機の場合は、基本的動作を１画面で最も一般的な画質状態に設定し、ＰＩＰのような２画面とか、映像の（水平・垂直の）周波数の高い領域のゲインを上げてシャープネスを上げた画像設定は、前者は画面を２画面化するに必要なレジスタ、後者はシャープネスを上げるための設定レジスタのデータのみを、マイコン１１からのＩＩＣＢＵＳデータが直接デジタル信号処理回路１７に書き込まれるようにセレクタ１６を切り換え制御すればよい。
【００２３】
図２は、この発明の他の実施の形態について説明するためのブロック図である。この実施の形態は、ＲＯＭ１３からのＩＩＣＢＵＳライン１４とマイコン１１からのＩＩＣＢＵＳライン１５にそれぞれワイヤードＯＲ回路２１，２２を設けてセレクタ１６をなくしたものである。
【００２４】
ワイヤードＯＲ回路２１，２２は、それぞれ同じ回路構成で実現でき、その一例を図６に示す。図６に示す回路で構成されている。図６において、６１はシリアルクロックＳＣＬ（あるいはシリアルデータＳＤＡ）を供給する入力端子、この入力端子６１は抵抗６２を介してエミッタが接地されたＮＰＮ型トランジスタＱ１のベースに接続する。トランジスタＱ１のコレクタは抵抗６３を介して電源Ｖｃｃに接続するとともに、抵抗６４を介してエミッタが接地されたＮＰＮ型トランジスタＱ２のベースに接続する。トランジスタＱ２のコレクタは抵抗６５を介して電源Ｖｃｃに接続するとともに出力端子６６に接続する。
【００２５】
Ｈレベルの出力では何れのラインも抵抗６５で電源Ｖｃｃにプルアップされている。このため入力端子６１に供給された信号がそのまま出力端子６６に出力されることになる。
【００２６】
従って、ワイヤードＯＲ回路２１，２２は、ＲＯＭ１３の出力をＩＩＣＢＵＳライン１４を介してデジタル信号処理回路１７に供給するとともに、マイコン１１からの出力もＩＩＣＢＵＳライン１５を介してデジタル信号処理回路１７に供給する。
【００２７】
ここで、ＩＩＣＢＵＳラインは、一般的に、双方向のデータの行き来ができるのに対し、ＲＯＭ１３の出力は、ワイヤードＯＲ回路２１，２２を通して、出力側ライン１４方向へ一方通行となる。一方通行とはなるが、データ転送のみを行なうには十分であり、デジタル信号処理回路１７へはＲＯＭ１３に記憶されたデータを転送可能となる。
【００２８】
これによりワイヤードＯＲ回路２１，２２は、図１のセレクタ回路１６と同じ動作を実現できる。
この実施の形態では、セレクタが不要であることからこれを切り換えるためのセレクト信号をマイコンからセレクタへ送るためのセレクト信号用のポートが不要となる。
【００２９】
【発明の効果】
以上説明したように、この発明によれば、大量のレジスタを持った大規模・高機能デジタル信号処理回路に、単純な制御でありながら高速でレジスタへの初期データ設定が可能となる。
【図面の簡単な説明】
【図１】この発明の一実施の形態について説明するための構成図。
【図２】図１の動作について説明するためのフローチャート。
【図３】この発明のシリアルデータ転送制御装置のタイミングに則ったフォーマットに基づくシリアルクロックＳＣＬ，シリアルデータＳＤＡのデータ波形について説明するための説明図。
【図４】この発明の制御項目例について説明するための説明図。
【図５】この発明の他の実施の形態について説明するための構成図。
【図６】図５のワイヤードＯＲ回路の具体例について説明するための回路図。
【符号の説明】
１１…マイコン
１２…カウンタ（アドレス発生）回路
１３…ＲＯＭ
１４，１５…ＩＩＣＢＵＳライン
１６…セレクタ回路
１７…デジタル信号処理回路
２１，２２…ワイヤードＯＲ回路
ＳＷ…電源スイッチ
【図１】
2004234044.tif 000003
【図２】
2004234044.tif 000004
【図３】
2004234044.tif 000005
【図４】
2004234044.tif 000006
【図５】
2004234044.tif 000007
【図６】
2004234044.tif 000008