(57)【要約】【課題】ゲート絶縁膜の形成において、均一な膜厚の熱酸化膜を形成する。【解決手段】基板１表面上に直接、熱酸化膜を形成するのではなく、基板１表面上に、ＣＶＤ酸化膜３を形成する。そして、このＣＶＤ酸化膜３上に窒化膜４を堆積させる。その後、酸化雰囲気中にて、熱処理をすることで、窒化膜４上に熱酸化膜５を形成する。これにより、均一な膜厚の熱酸化膜５を有するゲート絶縁膜を形成することができる。【選択図】　　　　図３
2004014696.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程とを有する半導体装置の製造方法において、
前記ゲート絶縁膜を形成する工程は、基板表面に直接、ＣＶＤ酸化膜を形成し、該ＣＶＤ酸化膜上に窒化膜を堆積させ、該窒化膜の表層側を熱酸化することで、前記窒化膜上に熱酸化膜を形成することを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板（１）にトレンチ（２）を形成する工程と、
前記トレンチ（２）内壁上にゲート絶縁膜（３、４、５）を形成する工程と、
前記ゲート絶縁膜（３、４、５）上にゲート電極（６）を形成する工程とを有する半導体装置の製造方法において、
前記ゲート絶縁膜（３、４、５）を形成する工程は、前記トレンチ（２）内壁に直接、ＣＶＤ酸化膜（３）を形成し、該ＣＶＤ酸化膜（３）上に窒化膜（４）を堆積させ、該窒化膜（４）の表層側を熱酸化することで、前記窒化膜（４）上に熱酸化膜（５）を形成することを特徴とする半導体装置の製造方法。
【請求項３】
前記トレンチ（２）のアスペクト比は３０以上であることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程とを有する半導体装置の製造方法において、
前記ゲート絶縁膜を形成する工程は、基板表面に直接、酸化されることができる材料を堆積し、該材料を熱酸化することで、熱酸化膜を形成することを特徴とする半導体装置の製造方法。
【請求項５】
半導体基板（１）にトレンチ（２）を形成する工程と、
前記トレンチ（２）内壁上にゲート絶縁膜（１２）を形成する工程と、
前記ゲート絶縁膜（１２）上にゲート電極（６）を形成する工程とを有する半導体装置の製造方法において、
前記ゲート絶縁膜（１２）を形成する工程は、前記トレンチ（２）内壁に直接、酸化されることができる材料（１１）を堆積し、該材料（１１）を熱酸化することで、前記トレンチ（２）内壁上に熱酸化膜（１２）を形成することを特徴とする半導体装置の製造方法。
【請求項６】
前記トレンチ（２）のアスペクト比は３０以上であることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記ゲート絶縁膜を形成する工程は、前記酸化されることができる材料（１１）の表層側を熱酸化し、前記酸化されることができる材料（１１）上に熱酸化膜（１２）を形成することを特徴とする請求項４乃至６のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ゲート電極を有する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来、ゲート電極を有する半導体装置は、半導体基板表面にゲート絶縁膜が形成され、そのゲート酸化膜上にゲート電極が形成される。このうち、ゲート絶縁膜として、熱酸化膜を形成する方法として、基板表面を熱酸化することで、基板表面上に直接熱酸化膜を形成する方法や、特開２００１−８５６８６号公報に示されるように、基板表面に直接熱酸化膜を形成し、その熱酸化膜上にＣＶＤ酸化膜を形成する方法等がある。
【０００３】
従来、基板表面に直接熱酸化膜を形成する際には、パーティクルの存在が問題となっていた。このパーティクルは、半導体装置の製造工程中にて、例えば、エッチングや洗浄等により、発生する。上記した熱酸化膜のみを形成する方法では、基板表面のうち、パーティクルが存在している領域では、熱酸化膜が形成されないため、Ａモード不良（初期不良）となってしまう。
【０００４】
この対策として、従来では、熱酸化膜を形成する前に、基板表面の洗浄、エッチング、及び犠牲酸化等を行うことで、パーティクルを除去していた。
【０００５】
【発明が解決しようとする課題】
しかしながら、パーティクルを除去する工程を行っても、パーティクルが残ってしまった場合では、Ａモード不良（初期不良）が発生してしまう。
【０００６】
また、熱酸化膜上にＣＶＤ酸化膜を形成する方法では、基板表面にパーティクルが存在していても、パーティクル上にＣＶＤ酸化膜が形成されるので、Ａモード不良は抑制される。しかしながら、パーティクル上には、ＣＶＤ酸化膜しか形成されていないので、ゲート耐圧が低下してしまう。
【０００７】
トレンチゲートを有する半導体装置にて、ゲート絶縁膜として熱酸化膜１３を形成した場合、図７（ａ）に示すように、パーティクルが存在すると、その領域では熱酸化膜が形成されず、Ａモード不良が発生してしまう。
【０００８】
また、トレンチ２の内壁には複数の面方位が存在する。一般的に、シリコンを熱酸化したとき、酸化速度はシリコンの面方位によって異なることが知られている。このため、ゲート絶縁膜として、単に熱酸化膜だけを形成した場合では、パーティクルが除去されても、図７（ｂ）に示すように、例えば、トレンチ２の側壁と結晶面が異なるコーナー部において、局所的な薄膜化が発生してしまう。なお、図７（ａ）はトレンチゲートの断面を示しており、図７（ｂ）は（ａ）中のコーナー部の拡大図を示している。
【０００９】
同様に、図８（ａ）に、熱酸化膜１４の上にＣＶＤ酸化膜１５を形成したときのトレンチゲートの断面図を示し、図８（ｂ）に（ａ）中のコーナー部の拡大図を示す。トレンチゲートを有する半導体装置において、トレンチ２の内壁上に熱酸化膜１４を形成し、その上にＣＶＤ酸化膜１５を形成する方法でも、図８（ａ）に示すように、パーティクルが存在している場合、パーティクル上にはＣＶＤ酸化膜１５しか形成されない。したがって、ゲート耐圧が低下してしまう。
【００１０】
また、図８（ｂ）に示すように、コーナー部にて局所的に薄膜化している熱酸化膜１４の上にＣＶＤ酸化膜１５が形成されている。このため、ＣＶＤ酸化膜１５自体の膜厚が均一であっても、熱酸化膜１４とＣＶＤ酸化膜１５とを合わせた膜厚は、均一とはならない。したがって、形成されたゲート絶縁膜には、膜厚が部分的に薄いところが存在することから、ゲート耐圧が低下してしまう。
【００１１】
このように、ゲート絶縁膜として、熱酸化膜を基板表面に直接形成した場合に、上記した問題が発生してしまう。そこで、ゲート絶縁膜をＣＶＤ酸化膜のみで形成する方法が考えられ、これによれば、パーティクルやトレンチ内壁の面方位に影響されずに均一な膜厚のゲート絶縁膜が得られる。しかしながら、一般的に、熱酸化膜は、ＣＶＤ酸化膜に比べて、膜質が良いことが知られている。このため、ゲート絶縁膜として、熱酸化膜を用いることが望ましい。
【００１２】
本発明は上記点に鑑みて、ゲート絶縁膜として熱酸化膜を形成する際に、パーティクルの存在に影響されずに熱酸化膜を形成することができる半導体装置の製造方法を提供することを目的とする。また、面方位の影響を受けることなく、均一な膜厚となる熱酸化膜を形成することができるトレンチゲートを有する半導体装置の製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、ゲート絶縁膜を形成する工程は、基板表面に直接、ＣＶＤ酸化膜を形成し、ＣＶＤ酸化膜上に窒化膜を堆積させ、窒化膜の表層側を熱酸化することで、窒化膜上に熱酸化膜を形成することを特徴としている。
【００１４】
本発明によれば、パーティクルが存在していても、パーティクル上にそれぞれ均一な膜厚であるＣＶＤ酸化膜及び窒化膜が順に形成され、窒化膜上に熱酸化膜が形成される。このため、パーティクルの影響を受けることなく、熱酸化膜を形成することができる。したがって、熱酸化膜の膜厚を均一にすることができる。
【００１５】
これにより、ＯＮＯ膜から構成され、均一な膜厚であるゲート絶縁膜を形成することができる。
【００１６】
また、請求項２に記載の発明では、ゲート絶縁膜（３、４、５）を形成する工程は、トレンチ（２）内壁に直接、ＣＶＤ酸化膜（３）を形成し、ＣＶＤ酸化膜（３）上に窒化膜（４）を堆積させ、窒化膜（４）の表層側を熱酸化することで、窒化膜（４）上に熱酸化膜（５）を形成することを特徴としている。
【００１７】
このように、トレンチゲートを有する半導体装置の製造においても、請求項１の発明を適用することができる。
【００１８】
請求項３に示すように、トレンチ（２）のアスペクト比が３０以上であるトレンチゲートを有する半導体装置においても、請求項２の方法によれば、膜厚が均一である熱酸化膜を有するゲート絶縁膜を形成することができる。
【００１９】
請求項４に記載の発明では、ゲート絶縁膜を形成する工程にて、基板表面に直接、酸化されることができる材料を堆積し、この材料を熱酸化することで、熱酸化膜を形成することを特徴としている。
【００２０】
本発明によれば、パーティクルが存在していても、パーティクル上に酸化されることができる材料が形成され、この材料が熱酸化されることで熱酸化膜が形成される。このため、パーティクルの影響を受けることなく、熱酸化膜を形成することができる。したがって、熱酸化膜の膜厚を均一にすることができる。
【００２１】
なお、酸化させることができる材料としては、例えば、多結晶シリコン、アモルファスシリコンを用いることができる。この場合では、この材料を全て熱酸化することで熱酸化膜を形成することができる。また、酸化させることができる材料として、例えば、窒化膜を用いることもできる。この場合でも、この材料を全部熱酸化することができ、また、請求項７に示すように、この材料の表層側を熱酸化することで、この材料上に熱酸化膜を形成することもできる。
【００２２】
また、請求項５に示すように、トレンチゲートを有する半導体装置の製造方法においても、ゲート絶縁膜（１２）を形成する工程にて、トレンチ（２）内壁に直接、酸化されることができる材料（１１）を堆積し、この材料（１１）を熱酸化することで、トレンチ（２）内壁上に熱酸化膜（１２）を形成することができる。
【００２３】
これにより、面方位の影響を受けることなく、ゲート絶縁膜として、均一な膜厚である熱酸化膜を形成することができる。また、本発明においても、請求項４と同様に、パーティクルの影響を受けることなく、熱酸化膜を形成することができる。
【００２４】
なお、酸化させることができる材料としては、例えば、多結晶シリコン、アモルファスシリコンを用いることができる。この場合では、この材料を全て熱酸化することで熱酸化膜を形成することができる。また、酸化させることができる材料として、例えば、窒化膜を用いることもできる。この場合でも、この材料を全部熱酸化することができ、また、請求項７に示すように、この材料の表層側を熱酸化することで、この材料上に熱酸化膜を形成することもできる。
【００２５】
また、請求項６に示すように、トレンチ（２）のアスペクト比が３０以上であるトレンチゲートを有する半導体装置においても、請求項５の方法によれば、膜厚が均一である熱酸化膜を有するゲート絶縁膜を形成することができる。
【００２６】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００２７】
【発明の実施の形態】
（第１実施形態）
図１〜図３に本発明を適用した第１実施形態における半導体装置の製造工程を示す。
【００２８】
本実施形態では、トレンチゲート構造を有する半導体装置を例として説明する。本実施形態におけるトレンチゲートは、図３（ｂ）に示されるように、シリコン基板１に形成されたトレンチ２の内壁上に、ＣＶＤ酸化膜３、窒化膜４、熱酸化膜５が積層されたＯＮＯ膜が形成されている。このＯＮＯ膜がゲート絶縁膜であり、このゲート絶縁膜上にゲート電極６が形成されている。
【００２９】
次に、この半導体装置の製造方法を説明する。
【００３０】
〔図１に示す工程〕
まず、シリコン基板１を用意する。基板１上に、図示しないが、酸化膜を形成し、この酸化膜をパターニングする。そして、この酸化膜をマスクとして、異方性エッチングを行い、基板１上にトレンチ２を形成する。なお、トレンチ２のトレンチ幅及び深さは、それぞれ例えば０．８μｍ、３０μｍとする。
【００３１】
このようにトレンチエッチングを行った後、例えば、ＣＤＥ（ケミカルドライエッチング）による等方性エッチングや犠牲酸化を行う。これにより、トレンチ２コーナー部を丸め、また、トレンチ２側壁を平坦化させる。
【００３２】
〔図２（ａ）に示す工程〕
次に、トレンチ内壁上にＣＶＤ酸化膜（ＳｉＯ２）３を堆積させる。このとき、ＣＶＤ酸化膜３の膜厚は例えば４００Åとする。なお、ＣＶＤ酸化膜３の種類としては、ＴＥＯＳ酸化膜、若しくはＨＴＯ酸化膜等を用いる。
【００３３】
その後、窒素雰囲気中で、例えば１０５０℃、３０分にてアニール処理を行う。これにより、ＣＶＤ酸化膜３の膜質を改善させる。
【００３４】
〔図２（ｂ）に示す工程〕
続いて、ＣＶＤ酸化膜３の表面上に、ＣＶＤ法により、窒化膜（シリコン窒化膜）４を堆積させる。このとき、窒化膜４の膜厚は例えば１００Åとする。
【００３５】
〔図３（ａ）に示す工程〕
そして、酸化雰囲気中で、例えば、９５０℃、８０分にて熱酸化処理を行う。これにより、窒化膜４を熱酸化させ、窒化膜４上に熱酸化膜（ＳｉＯ２）５を形成する。このようにして、ＣＶＤ酸化膜３、窒化膜４、熱酸化膜５が順に積層されたゲート絶縁膜が形成される。
【００３６】
〔図３（ｂ）に示す工程〕
その後、このゲート絶縁膜上に、ＬＰ−ＣＶＤ法により、ドープドシリコンを堆積させることで、ゲート電極６を形成する。
【００３７】
このようにして、トレンチゲートが形成される。また、図示しないが、基板１のうち、トレンチゲートと異なる領域に、不純物拡散領域等を形成し、半導体領域板１上に層間絶縁膜、金属配線等を形成することで、半導体装置が製造される。
【００３８】
本実施形態では、図２（ａ）、（ｂ）に示す工程にて、ＣＶＤ法にて、ＣＶＤ酸化膜３及び窒化膜４を堆積させている。そして、図３（ａ）示す工程にて、窒化膜４を熱酸化することで、窒化膜４上に熱酸化膜５を形成している。したがって、トレンチ２表面にパーティクルが存在していても、パーティクル上に窒化膜４が形成され、更にその窒化膜４上に熱酸化膜５が形成される。このため、パーティクルの影響を受けることなく、均一な膜厚の熱酸化膜５をトレンチ２内壁表面全域に形成することができる。
【００３９】
従来では、基板表面に熱酸化膜を形成する前に、パーティクルを除去するための工程が別途必要であった。また、パーティクルを確実に除去するためには、上記した工程を繰り返し行う必要があった。このため、パーティクル除去の工程では、時間がかかっていた。
【００４０】
これに対して、本実施形態では、パーティクルの除去が確実ではなく、パーティクルが残っていても、熱酸化膜を均一に形成することができるので、パーティクル除去工程を簡略化若しくは、省略することができる。
【００４１】
また、従来の熱酸化膜の上にＣＶＤ酸化膜を形成する方法にて、トレンチ内に、ゲート絶縁膜を形成した場合では、形成されたゲート絶縁膜は、熱酸化膜のみにて形成した場合より、局所的な薄膜化は抑制されるものの、膜厚が厚い部分と薄い部分とが存在していた。
【００４２】
これに対して、本実施形態では、堆積させた窒化膜４を熱酸化させることで、熱酸化膜５を形成している。これにより、トレンチ２内に複数の面方位が存在していても、窒化膜４の形成には影響がないので、窒化膜４の膜厚は均一になる。そして、窒化膜４を熱酸化させていることから、トレンチ２内の面方位によらないで、均一な膜厚の熱酸化膜を形成することができる。
【００４３】
この結果、形成されたゲート絶縁膜は膜厚が均一であることから、熱酸化膜上にＣＶＤ酸化膜を形成した場合と比較して、ゲート耐圧を向上させることができる。
【００４４】
また、図４に本実施形態の製造方法により、製造された半導体装置の定電圧ＴＤＤＢ試験の結果を示す。この図には、参考として、ゲート絶縁膜がＣＶＤ酸化膜のみで形成された半導体装置の結果も示している。なお、横軸が故障発生時間であり、縦軸は、故障の発生率を示している。また、このＣＶＤ酸化膜の膜厚は本実施形態におけるゲート絶縁膜と同一の膜厚である。
【００４５】
ゲート絶縁膜として、ＣＶＤ酸化膜のみを用いた場合では、偶発故障モードが多発する、つまり、故障の発生時間にばらつきが生じている。この結果より、ゲート絶縁膜がＣＶＤ酸化膜で構成されている場合、半導体装置の信頼性に問題があると言える。
【００４６】
このことから、熱酸化膜の上にＣＶＤ酸化膜を形成する方法では、パーティクルが存在している場合、パーティクル上は、ＣＶＤ酸化膜のみが形成されている。このため、この方法では、半導体装置の信頼性が低下する可能性がある。
【００４７】
これに対して、本実施形態の製造方法により形成された半導体装置は、ＣＶＤ酸化膜のみで形成された場合と比較して、故障が発生する時間のばらつきが少ないことがわかる。したがって、本実施形態の製造方法によれば、信頼性に優れたゲート絶縁膜を形成することができる。
【００４８】
また、ゲート酸化膜として、単に熱酸化膜のみを形成する方法において、Ａモード不良を抑制するために、従来では、熱酸化の前に、ＣＤＥ、フッ硝酸エッチング等による等方性エッチングあるいは、犠牲酸化を行う方法が用いられていた。
【００４９】
しかしながら、トレンチの幅が狭く、深くなっている高アスペクト比（深さ／幅）のトレンチゲートを形成する場合では、等方性エッチング、犠牲酸化によるＡモード不良の発生を抑制する効果が小さい。特にトレンチ幅が１μｍ、深さが３０μｍのときよりもアスペクト比が大きな場合、すなわち、アスペクト比が３０以上のトレンチのときに、Ａモード不良の発生を抑制する効果が小さいことが本発明者らの実験よりわかった。
【００５０】
これに対して、本実施形態では、トレンチ幅及び深さが、それぞれ例えば０．８μｍ、３０μｍであり、アスペクト比が３７．５である高アスペクト比のトレンチゲートを形成しても、Ａモード不良を抑制することができる。
【００５１】
なお、この等方性エッチングや犠牲酸化は、本実施形態においても、トレンチ２内壁を平坦化するために行っている。
【００５２】
従来では、等方性エッチング及び犠牲酸化により、トレンチ内壁の表層のうち、表面から例えば、０．２μｍの厚さ分を除去していた。このため、この工程を行った後では、行う前よりもトレンチ幅は０．４μｍ広がってしまう。このように、従来では、パーティクルを除去するために、一回あたりの除去量が多い。また、確実にパーティクルを除去するために、繰り返し、トレンチ表層をエッチングすることもあった。このため、この工程の後では、アスペクト比が低下してしまっていた。
【００５３】
これに対して、本実施形態では、アスペクト比を大きく低下しないように、かつ、トレンチ２内壁の平坦化に十分な厚さ、例えば、０．０５μｍの厚さ分だけ、トレンチ２内壁の表層を除去している。これにより、アスペクト比を大きく低下させることなく、高アスペクト比を維持したままトレンチゲートを形成することができる。
【００５４】
なお、本実施形態では、アスペクト比が３０以上であるトレンチゲートを形成する場合に有効である。
【００５５】
（第２実施形態）
第１実施形態では、基板１表面にＣＶＤ酸化膜３、窒化膜４を堆積し、窒化膜４の一部を熱酸化することで、窒化膜４上に熱酸化膜５を形成し、ゲート絶縁膜として、いわゆるＯＮＯ膜を形成していたが、基板１表面上に熱酸化膜のみを形成することもできる。
【００５６】
図５、６に本実施形態における半導体装置の製造工程を示す。なお、第１実施形態と同一の部位は同一の符号を付している。
【００５７】
まず、第１実施形態と同様に、図１に示す工程にて、基板１表面にトレンチ２を形成する。
【００５８】
続いて、図５（ａ）に示す工程では、トレンチ２内壁上に、例えばＬＰ−ＣＶＤ法により、酸化することができる窒化膜（シリコン窒化膜）１１を堆積させる。このとき、窒化膜１１の膜厚は、例えば、５００Åとする。
【００５９】
次に、図５（ｂ）に示す工程では、例えば酸化雰囲気中で、９５０℃にて、熱酸化を行うことで、窒化膜１１を全て熱酸化膜（ＳｉＯ２）１２とする。これにより、基板表面に直接、熱酸化膜１２が形成される。
【００６０】
その後、図６に示すように、熱酸化膜１２上にゲート電極６を形成する。
【００６１】
このように、窒化膜１１を全て熱酸化膜１２とすることもでき、これによっても第１実施形態と同様の効果を有する。
【００６２】
なお、窒化膜４が特許請求の範囲に記載している酸化されることができる材料である。この酸化されることができる材料としては、窒化膜１１に限らず、例えば、多結晶シリコンやアモルファスシリコンを用いることができる。また、その他にもＳｉを成分として有し、熱酸化することで、熱酸化膜を形成することができる材料であれば用いることができる。
【００６３】
また、図５（ｂ）に示す工程にて、熱酸化膜１２を形成した後、図示しないが、この熱酸化膜１２上に窒化膜を形成し、さらに、この窒化膜上に酸化膜を形成しても良い。これにより、第１実施形態と同様に、ゲート絶縁膜をＯＮＯ膜とすることもできる。
【００６４】
また、窒化膜１１を全て熱酸化せず、窒化膜１１の表層部を熱酸化し、窒化膜１１上に熱酸化膜が形成された構造とすることもできる。
【００６５】
（他の実施形態）
なお、第１実施形態では、トレンチ２内壁上に、ＣＶＤ酸化膜３及び窒化膜４を堆積しており、また、第２実施形態では、トレンチ２内壁上に、窒化膜１１を堆積していた。
【００６６】
このとき、トレンチ２内壁表面とこの表面上に堆積された材料との界面における準位を低減するために、例えば、トレンチ２内壁表面を熱酸化することで、数ｎｍほどの膜厚の熱酸化膜を形成しても良い。ただし、この熱酸化膜は、形成されたゲート絶縁膜の膜厚に影響が無い程度、すなわち、誤差範囲に収まる程度の膜厚にする。
【００６７】
また、上記した各実施形態では、トレンチゲートを有する半導体装置の場合を例として、説明してきたが、トレンチゲートに限らず、平面構造のゲート電極を有する半導体装置においても、本発明を適用することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態における半導体装置の製造工程を示す図である。
【図２】図１に続く半導体装置の製造工程を示す図である。
【図３】図２に続く半導体装置の製造工程を示す図である。
【図４】本発明の第１実施形態における半導体装置及びゲート絶縁膜がＣＶＤ酸化膜のみにて構成された半導体装置の定電圧ＴＤＤＢ試験結果を示す図である。
【図５】本発明の第２実施形態における半導体装置の製造工程を示す図である。
【図６】図５に続く半導体装置の製造工程を示す図である。
【図７】従来におけるトレンチゲートを有する半導体装置のうち、トレンチゲートが形成されている領域の第１の例としての断面図である。
【図８】従来におけるトレンチゲートを有する半導体装置のうち、トレンチゲートが形成されている領域の第２の例としての断面図である。
【符号の説明】
１…シリコン基板、２…トレンチ、３、１５…ＣＶＤ酸化膜、
４、１１…窒化膜、５、１２、１３、１４…熱酸化膜、６…ゲート電極。
【図１】
2004014696.tif 000003
【図２】
2004014696.tif 000004
【図３】
2004014696.tif 000005
【図４】
2004014696.tif 000006
【図５】
2004014696.tif 000007
【図６】
2004014696.tif 000008
【図７】
2004014696.tif 000009
【図８】
2004014696.tif 000010