(57)【要約】【課題】計測端子の切り替えに用いる半導体スイッチの接点間の寄生容量が計測に及ぼす影響の少ない半導体装置の計測装置を提供すること。【解決手段】計測端子ＣＨ１〜ＣＨｎに一端が接続される第１の半導体スイッチＳＷ１１〜ＳＷ１ｎが開いているときは、同じ端に接続される第２の半導体スイッチＳＷ２１〜ＳＷ２ｎを閉じて、計測端子ＣＨ１〜ＣＨｎの電位をバッファＡ１〜Ａｎおよび定電位端子ＣＨ１１〜ＣＨｎ１を介してＤＵＴ電源電位ＶＥに速やかに導く。これにより、計測用電源電位ＶＫの立ち上り時に計測用電源２から第１の半導体スイッチＳＷ１１〜ＳＷ１ｎの寄生の接点間容量Ｃ１１〜Ｃ１ｎを通って流れる電流の過渡応答時間を短くし、ＤＵＴ４の電気的特性計測に要する時間を短くする。【選択図】  図１
2004347433.tif 000002
【特許請求の範囲】
【請求項１】
計測用の電位を供給する計測用電源と、
前記計測用電源に一端が接続され、他端が被計測半導体装置との接続用の計測端子に接続される第１の半導体スイッチ、および前記計測端子に一端が接続され、他端が、バッファを介して、所定の電位が与えられる端子に接続される第２の半導体スイッチとからなる複数の接続回路と、
前記第１の半導体スイッチを閉じているとき、前記第２の半導体スイッチは開放を維持し、前記第１の半導体スイッチを開放しているとき、前記第２の半導体スイッチは一定時間閉じるとともに、前記複数の接続回路の内の一の接続回路の前記第１の半導体スイッチの投入の後、他の各接続回路の前記第２の半導体スイッチを一定時間投入する制御信号を生成する制御回路とを具備することを特徴とする半導体装置の計測装置。
【請求項２】
前記第１の半導体スイッチを大電流容量型のフォトＭＯＳリレーとし、前記第２の半導体スイッチを低オン抵抗型素子とすることを特徴とする請求項１に記載の半導体装置の計測装置。
【請求項３】
前記バッファが低出力インピーダンスであることを特徴とする請求項１または２に記載の半導体装置の計測装置。
【請求項４】
前記所定の電位が与えられる端子の電位が、前記被計測半導体装置中の計測対象デバイスの一端に供給される電位と同じであることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の計測装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の電気的特性を計測するために用いる半導体装置の計測装置に関する。
【０００２】
【従来の技術】
ＬＳＩテスターなどの半導体装置の外部端子の電気的特性を計測するために用いる計測装置では、計測に必要な任意の電位を供給する計測用電源を備え、半導体装置の外部端子ごとに独立した計測を行うために、計測端子ごとに計測用電源との接続を行えるスイッチが設けられている。
【０００３】
近年、このスイッチには、機械的接点がなく長寿命で、且つ高速スイッチングが可能な半導体スイッチが用いられるようになっている。この半導体スイッチの一種にフォトＭＯＳリレーがある。
【０００４】
図６は、フォトＭＯＳリレーを説明するための図である。図６（ａ）に示すように、フォトＭＯＳリレー２００は、ソースＳが共通になるように逆直列接続された２個のＭＯＳＦＥＴ２０１、２０２と、そのゲート電圧を制御する発光ダイオード２０３で構成されており、発光ダイオード２０３の両極の制御端子Ｋ、Ｇ間に順方向の電流が流れたときに、ＭＯＳＦＥＴ２０１、２０２のそれぞれのドレインＤが接続される信号端子Ｓ１、Ｓ２間を導通するように動作するものである。なお、ＭＯＳＦＥＴ２０１、２０２が逆直列接続されているため、信号端子Ｓ１、Ｓ２間は双方向に信号の伝達を行うことができる。
【０００５】
ここで、図６（ｂ）に示すように、上述したフォトＭＯＳリレー２００の制御端子Ｇを接地電位に固定し、制御端子Ｋに与える電位により信号端子Ｓ１、Ｓ２間の導通を制御するようにする。このような構成を図６（ｃ）に示すスイッチのシンボルで表わすものとする。この場合のスイッチの動作は、図６（ｄ）に示すように、制御端子Ｋが接地電位のときは、スイッチが「開放」されて信号端子Ｓ１、Ｓ２間は非導通、制御端子Ｋが正電位のときは、スイッチが「投入」されて信号端子Ｓ１、Ｓ２間は導通となる。
【０００６】
図７は、上述したフォトＭＯＳリレーをスイッチとして用いた従来の計測装置の一例を示す図である。
【０００７】
計測装置１０１は、複数の接続回路１１１、１１２、・・・、１１ｎと、計測用電源１０２および制御回路１０３を有し、各々の接続回路１１１、１１２、・・・、１１ｎは、それぞれ、一端が計測用電源１０２に接続され、他端が計測端子ＣＨ１１１、ＣＨ１１２、・・・、ＣＨ１１ｎに接続される半導体スイッチＳＷ１１１、ＳＷ１１２、・・・、ＳＷ１１ｎを有している。
【０００８】
この半導体スイッチＳＷ１１１、ＳＷ１１２、・・・、ＳＷ１１ｎのスイッチング動作は、制御回路１０３の出力である制御信号Ｋ１１１、Ｋ１１２、・・・、Ｋ１１ｎにより、それぞれ制御される。
【０００９】
また、制御回路１０３は、制御信号ＫＶＫ１により、計測用電源１０２の出力である計測用電源電位ＶＫ１を制御する。
【００１０】
いま、この計測装置１０１を用いて被計測半導体装置（以下、「ＤＵＴ」と称す。）４の電気的特性を計測するときは、計測端子ＣＨ１１１、ＣＨ１１２、・・・、ＣＨ１１ｎが、ＤＵＴ４の端子Ｄ１、Ｄ２、・・・、Ｄｎに接続される。
【００１１】
ここで、ＤＵＴ４中の計測対象デバイスＴｒ１、Ｔｒ２、・・・、Ｔｒｎのオフリーク電流を測定する場合、１個の計測対象デバイスだけが、計測用電源１０２に接続されるようにフォトＭＯＳリレーからなる半導体スイッチＳＷ１１１、ＳＷ１１２、・・・、ＳＷ１１ｎの開閉を行い、その後計測用電源１０２の電位をＶＫ１に立ち上げ、計測用電源１０２から流れ出る電流を計測する。
【００１２】
例えば、図７では、計測対象デバイスＴｒ１のオフリーク電流を計測するときの半導体スイッチＳＷ１１１、ＳＷ１１２、・・・、ＳＷ１１ｎの開閉の状態を示しており、半導体スイッチＳＷ１１１は「投入」され、他の半導体スイッチＳＷ１１２、・・・、ＳＷ１１ｎは「開放」されている。
【００１３】
このとき、計測用電源１０２から流れ出る計測電流ＩＫ１を計測することにより、計測用電源１０２から半導体スイッチＳＷ１１１、計測対象デバイスＴｒ１を通って、計測対象デバイスＴｒ１の電源電位、すなわちＤＵＴ電源電位ＶＥを与えるＤＵＴ４の電源端子ＤＶＥに向かって流れる計測対象デバイスＴｒ１のオフリーク電流を計測することができる。
【００１４】
このような構成の従来の計測装置１０１により、オフリーク電流を計測することは可能であるが、ＬＳＩテスターなどの場合、半導体スイッチＳＷ１１２、・・・、ＳＷ１１ｎには、オン電流が１Ａ（アンペア）以上の大電流容量型のものを使用する必要があるので、オフリーク電流計測に悪影響を及ぼすことになる。
【００１５】
すなわち、フォトＭＯＳリレーの場合、オン電流が大きくなるほど、構造的にその接点間の寄生容量も大きくなり、１Ａ程度の大電流容量型の場合、その接点間容量が１０００ｐＦ程度の大容量になることもある。この大きな接点間容量がオフリーク電流計測に影響を及ぼす。図７では、この接点間容量をＣ１１１、Ｃ１１２、・・・、Ｃ１１ｎと表わしている。
【００１６】
以下、この接点間容量がオフリーク電流計測に及ぼす影響について説明するが、説明の都合上、計測対象デバイスＴｒ１、Ｔｒ２、・・・、Ｔｒｎのオフ状態のインピーダンスを等価オフ抵抗Ｒ１、Ｒ２、・・・、Ｒｎで表わす。
【００１７】
図８は、計測対象デバイスＴｒ１、Ｔｒ２、・・・、Ｔｒｎのオフリーク電流測定時の制御信号と計測電位の発生タイミングとそのときの計測電流ＩＫ１の波形を示す波形図である。
【００１８】
このとき、図８に見るように計測電流ＩＫ１には、本来のオフリーク電流ＩＬのほかに計測電位ＶＫ１の立ち上り時に過渡電流ＩＴが観測される。この過渡電流ＩＴは、スイッチが「開放」され、本来電流が流れないはず（非導通）の半導体スイッチＳＷ１２、・・・、ＳＷ１ｎに、寄生的な接点間容量を通じて寄生電流が流れることに起因する。この寄生電流は、オフリーク電流計測対象デバイスＴｒ１以外の総てのデバイスＴｒ２、・・・、Ｔｒｎに流れ込むため、デバイスの数が多い場合、かなりの電流量になる。
【００１９】
非導通の半導体スイッチＳＷ１２、・・・、ＳＷ１ｎの接点間容量Ｃ１１２、・・・、Ｃ１１ｎとこの半導体スイッチに接続されるデバイスＴｒ２、・・・、Ｔｒｎの等価オフ抵抗Ｒ２、・・・、ＲｎがＣＲ微分回路を形成するため、上記過渡電流ＩＴは、ＶＫ１の立ち上り時に微分波形の過渡特性を示すものである。しかも、半導体スイッチの接点間容量も、デバイスの等価オフ抵抗も、ともに非常に大きな値であるため、このＣＲ微分回路のＣＲ時定数も非常に大きくなり、過渡状態が収束するまでに非常に長い時間がかかる。
【００２０】
オフリーク電流の計測は、この過渡状態が収束するのを待って行わなければならず、そのため、計測待ち時間ｔＭが非常に長くなるという問題が発生する。これが、フォトＭＯＳリレーの接点間容量がオフリーク電流計測に及ぼす影響である。
【００２１】
このような非導通のフォトＭＯＳリレーの接点間容量が計測に及ぼす影響を避ける方法として、フォトＭＯＳリレーのソース電位を制御して接点間容量を小さくするというものがある（例えば、特許文献１参照。）。
【００２２】
【特許文献１】
特開平９−２６４３８号公報（第２−４頁、図１）
【００２３】
【発明が解決しようとする課題】
しかしながら、このような上記フォトＭＯＳリレーのソース電位を制御する方法では、ソース電位を制御するために、それぞれのフォトＭＯＳリレーに差動増幅器と３個のスイッチを付加する必要があり、フォトＭＯＳリレー周辺の回路構成が複雑になるという問題点があった。
【００２４】
そこで、本発明の目的は、簡単な回路構成だけで、大電流型半導体スイッチの接点間容量による被計測半導体装置の電気的特性の計測への影響を少なくすることが可能な半導体装置の計測装置を提供することにある。
【００２５】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置の計測装置は、計測用の電位を供給する計測用電源と、前記計測用電源に一端が接続され、他端が被計測半導体装置との接続用の計測端子に接続される第１の半導体スイッチ、および前記計測端子に一端が接続され、他端が、バッファを介して、所定の電位が与えられる端子に接続される第２の半導体スイッチとからなる複数の接続回路と、前記第１の半導体スイッチを閉じているとき、前記第２の半導体スイッチは開放を維持し、前記第１の半導体スイッチを開放しているとき、前記第２の半導体スイッチは一定時間閉じるとともに、前記複数の接続回路の内の一の接続回路の前記第１の半導体スイッチの投入の後、他の各接続回路の前記第２の半導体スイッチを一定時間投入する制御信号を生成する制御回路とを具備することを特徴とする。
【００２６】
このような本発明の半導体装置の計測装置によれば、複数の接続回路の内の第１の半導体スイッチが投入された接続回路の計測端子を通して被計測半導体装置の電気的特性の計測を行うときには、その他の接続回路の第２の半導体スイッチを一定時間投入することにより、投入された第２の半導体スイッチに接続される計測端子の電位を速やかに所定の電位にすることができる。
【００２７】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
【００２８】
（実施の形態）
図１は、本発明の実施の形態に係る計測装置の構成と、その被測定半導体装置との接続を説明するための図である。
【００２９】
計測装置１は、複数の接続回路１１、１２、・・・、１ｎと計測用電源２および制御回路３を有している。各々の接続回路１１、１２、・・・、１ｎは、それぞれ、一端が計測用電源２に接続され、他端が被計測半導体装置との接続に用いられる計測端子ＣＨ１、ＣＨ２、・・・、ＣＨｎに接続される第１の半導体スイッチＳＷ１１、ＳＷ１２、・・・、ＳＷ１ｎおよび、一端が計測端子ＣＨ１、ＣＨ２、・・・、ＣＨｎに接続され、他端が低出力インピーダンスのバッファＡ１、Ａ２、・・・、Ａｎを介して、所定の電位が与えられる端子である定電位端子ＣＨ１１、ＣＨ２１、・・・、ＣＨｎ１に接続される第２の半導体スイッチＳＷ２１、ＳＷ２２、・・・、ＳＷ２ｎから構成される。
【００３０】
なお、ここで、第１の半導体スイッチＳＷ１１、ＳＷ１２、・・・、ＳＷ１ｎには、大電流型のフォトＭＯＳリレーなど１Ａ以上のオン電流を流すことができるものを用いており、その端子間には接点間容量Ｃ１１、Ｃ１２、・・・Ｃ１ｎが存在している。また第２の半導体スイッチＳＷ２１、ＳＷ２２、・・・、ＳＷ２ｎには、オン抵抗が十分に低く、接点間容量の小さなＭＯＳＦＥＴスイッチなどを用いている。
【００３１】
上記第１の半導体スイッチＳＷ１１、ＳＷ１２、・・・、ＳＷ１ｎのスイッチング動作は、制御回路３の出力である制御信号Ｋ１１、Ｋ１２、・・・、Ｋ１ｎで、それぞれ制御され、また、上記第２の半導体スイッチＳＷ２１、ＳＷ２２、・・・、ＳＷ２ｎのスイッチング動作は、同じく制御回路３の出力である制御信号Ｋ２１、Ｋ２２、・・・、Ｋ２ｎで、それぞれ制御される。
【００３２】
また、制御回路３は、制御信号ＫＶＫにより、計測用電源２の出力である計測用電源電位ＶＫを制御する。
【００３３】
この計測装置１を用いてＤＵＴ４の電気的特性を計測するときは、計測端子ＣＨ１、ＣＨ２、・・・、ＣＨｎを、ＤＵＴ４の端子Ｄ１、Ｄ２、・・・、Ｄｎに接続する。また、定電位端子ＣＨ１１、ＣＨ２１、・・・、ＣＨｎ１には、ＤＵＴ４と共通にＤＵＴ電源電位ＶＥを与える。このＤＵＴ電源電位ＶＥは、ＤＵＴ４の計測対象デバイスＴｒ１、Ｔｒ２、・・・、Ｔｒｎの一端に、電源端子ＤＶＥを介して供給される電位であり、接地電位などがその例として挙げられる。
【００３４】
図２は、上記ＤＵＴ４の計測対象デバイスＴｒ１、Ｔｒ２、・・・、Ｔｒｎのオフリーク電流計測時の接続回路の制御信号と計測用電源電位ＶＫの与え方を示す図である。
【００３５】
以下、図２を参照して、計測対象デバイスＴｒ１、Ｔｒ２、・・・、Ｔｒｎのオフリーク電流を順次計測するときの手順を各接続回路中の第１および第２の半導体スイッチの開閉の状態を中心に説明する。なお、以下の説明ではスイッチが閉じている状態をオン、開いている状態をオフと表現する。また、各制御信号が正電位レベルのときを１、接地電位レベルのときを０と表現する。
【００３６】
先ず、計測対象デバイスＴｒ１のオフリーク電流計測を開始する。このとき第１の半導体スイッチＳＷ１１、ＳＷ１２、・・・、ＳＷ１ｎを制御する制御信号Ｋ１１、Ｋ１２、・・・、Ｋ１ｎのうち、Ｋ１１のみを１とし、他は０として、第１の半導体スイッチＳＷ１１のみオンさせ、他の第１の半導体スイッチはオフさせて一定時間経過した後、計測用電源ＶＫを所定の値に設定する。
【００３７】
また、これとほぼ同時に（望ましくは、同時に）、制御信号Ｋ２１を除く、制御信号Ｋ２２、・・・、Ｋ２ｎを一定時間１として、残りの第２の半導体スイッチＳＷ２２、・・・、ＳＷ２ｎを一定時間オンさせる。これにより、残りの計測端子ＣＨ２、・・・、ＣＨｎには、バッファＡ２、・・・、Ａｎを介して、それぞれ、ＤＵＴ電源電位ＶＥが与えられ、ＳＷ１１を除くＳＷ１２、・・・、ＳＷ１ｎの接点間容量Ｃ１２、・・・、Ｃ１ｎはチャージアップされる。
【００３８】
このときの計測装置１の半導体スイッチの状態が図３に示される。図３は、上述の計測対象デバイスＴｒ１のオフリーク電流計測のときの各半導体スイッチの開閉状態を示す図である。
【００３９】
この状態で、計測対象デバイスＴｒ１のオフリーク電流計測が行われる。
【００４０】
次に、図２に戻り説明すると、計測対象デバイスＴｒ２のオフリーク電流計測に進んだときの各制御信号の与え方について説明する。なお、計測対象デバイスＴｒ２のオフリーク電流計測に進む前に、各制御信号および計測用電源電位ＶＫは、一旦０に戻しておくものとする。
【００４１】
計測対象デバイスＴｒ２のオフリーク電流計測においては、第１の半導体スイッチＳＷ１１、ＳＷ１２、・・・、ＳＷ１ｎを制御する制御信号Ｋ１１、Ｋ１２、・・・、Ｋ１ｎのうち、Ｋ１２のみを１とし、他は０として、第１の半導体スイッチＳＷ１２のみオンさせ、他の第１の半導体スイッチはオフさせる。
【００４２】
次に、一定時間経過した後、計測用電源電位ＶＫを所定の値に設定する。
【００４３】
これとほぼ同時に（望ましくは、同時に）、制御信号Ｋ２２を除く、制御信号Ｋ２１、Ｋ２３（図示せず）、・・・、Ｋ２ｎを一定時間１として、残りの第２の半導体スイッチＳＷ２１、ＳＷ２３（図示せず）、・・・、ＳＷ２ｎをオンさせる。これにより、残りの計測端子ＣＨ１、ＣＨ３（図示せず）、・・・、ＣＨｎには、バッファＡ１、Ａ３（図示せず）、・・・、Ａｎを介して、それぞれ、ＤＵＴ電源電位ＶＥが与えられ、ＳＷ１２を除くＳＷ１１、ＳＷ１３（図示せず）、・・・、ＳＷ１ｎの接点間容量Ｃ１１、Ｃ１３（図示せず）、・・・、Ｃ１ｎはチャージアップされる。
【００４４】
この状態で、計測対象デバイスＴｒ２のオフリーク電流計測を行う。
【００４５】
図４は、上述の計測対象デバイスＴｒ２のオフリーク電流計測のときの各半導体スイッチの開閉状態を示している。
【００４６】
以降、同様に制御信号を変化させることにより、図２に示すように計測対象デバイスＴｒｎまで順次オフリーク電流計測を行うことができる。
【００４７】
図５は、図２の信号波形に加えて、上述のような制御信号および計測用電源電位の制御を行ったときに計測用電源２から流れ出る計測電流ＩＫを観測したときの波形も併せて示す図である。
【００４８】
図５からわかるように、本実施の形態においても、計測用電源電位ＶＫの立ち上り時に、計測電流ＩＫには若干の過渡電流が見られる。しかしながら、図８に示した従来の計測装置における観測波形に比べると、過渡電流が収束するまでの時間は格段に短くなる。
【００４９】
これは、過渡電流発生の原因である計測対象以外のデバイスに接続されてオフ状態の第１の半導体スイッチの接点間容量を通じて流れる電流が、低オン抵抗の第２の半導体スイッチおよび低出力インピーダンスのバッファを介してＤＵＴ電源電位供給源（図示せず）に流れ込むためである。すなわち、この電流経路も従来と同じく一種のＣＲ微分回路を形成するが、その等価抵抗Ｒを形成する第２の半導体スイッチのオン抵抗とバッファの出力インピーダンスの値が非常に低いためＲが小さく、ＣＲ時定数も非常に小さくなるのである。その結果、過渡電流が収束するまでの時間が非常に短くなるのである。
【００５０】
このように、計測電流ＩＫにおける過渡応答時間（過渡電流が収束するまでの時間）が非常に短いため、計測用電源電位ＶＫの立ち上り後、オフリーク電流計測が可能となるまでの計測待ち時間ｔｍが従来（図８のｔＭ）に比べ、非常に短くなる。
【００５１】
このように、本実施の形態の計測装置によれば、従来と同じ接点間容量の大きな大電流型のフォトＭＯＳリレーを用いても、計測待ち時間の少ないオフリーク電流計測が可能である。
【００５２】
なお、大電流型の半導体スイッチとしては、フォトＭＯＳリレーのほか、ＭＯＳＦＥＴスイッチを用いてもよい。
【００５３】
また、被計測半導体装置の被計測デバイスとしては、オフ状態でハイインピーダンスとなっている半導体デバイスの他、高抵抗値の抵抗であってもよい。
【００５４】
【発明の効果】
本発明によれば、簡単な回路構成で、大電流型半導体スイッチの接点間容量による被計測半導体装置の電気的特性の計測時間への影響を少なくすることでき、計測時間の短縮を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る計測装置の構成と、その被測定半導体装置との接続を説明するための図。
【図２】本発明の実施の形態に係る計測装置の制御回路出力信号および計測用電源電位の波形図。
【図３】本発明の実施の形態に係る計測装置における被測定半導体装置のオフリーク電流測定時の半導体スイッチの状態を示す説明図。
【図４】本発明の実施の形態に係る計測装置における被測定半導体装置のオフリーク電流測定時の半導体スイッチの状態を示す説明図。
【図５】本発明の実施の形態に係る計測装置による被測定半導体装置のオフリーク電流測定時の計測電流波形図。
【図６】フォトＭＯＳリレーの説明図。
【図７】従来の計測装置の構成と、そのオフリーク電流測定時の被測定半導体装置との接続を説明するための図。
【図８】従来の計測装置による被測定半導体装置のオフリーク電流測定時の計測電流波形図。
【符号の説明】
１、１０１  計測装置
２、１０２  計測用電源
３、１０３  制御回路
４  ＤＵＴ
１１、１２、１ｎ、１０１、１０２、１０ｎ  接続回路
２００  フォトＭＯＳリレー
２０１、２０２  ＭＯＳＦＥＴ
２０３  発光ダイオード
ＳＷ１１、ＳＷ１２、ＳＷ１ｎ  第１の半導体スイッチ
ＳＷ２１、ＳＷ２２、ＳＷ２ｎ  第２の半導体スイッチ
ＳＷ１１１、ＳＷ１１２、ＳＷ１１ｎ  半導体スイッチ
Ｃ１１、Ｃ１２、Ｃ１ｎ、Ｃ１１１、Ｃ１１２、Ｃ１１ｎ  接点間容量
Ａ１、Ａ２、Ａｎ  バッファ
ＣＨ１、ＣＨ２、ＣＨｎ、ＣＨ１１１、ＣＨ１１２、ＣＨ１１ｎ  計測端子
ＣＨ１１、ＣＨ２１、ＣＨｎ１  定電位端子
Ｋ１１、Ｋ１２、Ｋ１ｎ、Ｋ２１、Ｋ２２、Ｋ２ｎ、
Ｋ１１１、Ｋ１１２、Ｋ１１ｎ、ＫＶＫ、ＫＶＫ１  制御信号
Ｔｒ１、Ｔｒ２、Ｔｒｎ  計測対象デバイス
Ｒ１、Ｒ２、Ｒｎ  等価オフ抵抗
Ｄ１、Ｄ２、Ｄｎ  端子
ＤＶＥ  電源端子
ＶＥ  ＤＵＴ電源電位
ＶＫ、ＶＫ１  計測用電源電位
ＩＫ、ＩＫ１  計測電流
Ｓ１、Ｓ２  信号端子
Ｋ、Ｇ  制御端子
Ｄ  ドレイン
Ｓ  ソース
【図１】
2004347433.tif 000003
【図２】
2004347433.tif 000004
【図３】
2004347433.tif 000005
【図４】
2004347433.tif 000006
【図５】
2004347433.tif 000007
【図６】
2004347433.tif 000008
【図７】
2004347433.tif 000009
【図８】
2004347433.tif 000010