(57)【要約】      （修正有）【課題】通常表示モードと反転表示モードを有する液晶表示装置においてカラムアドレスデコーダの回路規模を縮小する。【解決手段】液晶表示駆動回路におけるカラムアドレス回路は、カラムアドレスＡｋ（ｋ＝０〜ｉ）に対応するバイナリ値を計数するアドレスカウンタ回路と、アドレスカウンタ回路にて計数されたカラムアドレスＡｋに対応するバイナリ値を変換せずに出力する第１のモード、又は、アドレスカウンタ回路にて計数されたカラムアドレスＡｋに対応するバイナリ値を、カラムアドレスＡ（ｉ−ｋ）に対応するバイナリ値に変換して出力する第２のモードのいずれか一方を選択可能とする制御回路と、制御回路から出力される第１のモード選択時又は第２のモード選択時におけるバイナリ値に基づいて、第１のモード選択時におけるカラムアドレスＡｋ又は第２のモード選択時におけるカラムアドレスＡ（ｉ−ｋ）を生成するアドレスデコーダ回路と、を備える。【選択図】      図１
2004347963.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示部における複数のセグメント電極Ｘｋ（ｋ＝０〜ｉ：ｉは自然数）及び複数のコモン電極Ｙｌ（ｌ＝０〜ｊ：ｊは自然数）の交差部に形成される画素を表示させるための表示データを、前記セグメント電極Ｘｋに対応するカラムアドレスＡｋ（ｋ＝０〜ｉ：ｉは自然数）及び前記コモン電極Ｙｌに対応するラインアドレスＢｌ（ｌ＝０〜ｊ：ｊは自然数）にて指定される記憶領域に格納するメモリと、前記メモリに格納された前記表示データの読み出し時に指定される前記カラムアドレスＡｋを生成するカラムアドレス制御部及び前記ラインアドレスＢｌを生成するラインアドレス制御部と、を有し、前記メモリから読み出された表示データに基づいて、選択されたコモン電極Ｙｌと交差するセグメント電極Ｘｋを駆動する液晶表示駆動回路において、
前記カラムアドレス制御部は、
前記カラムアドレスＡｋに対応するバイナリ値を計数するアドレスカウンタ回路と、
前記アドレスカウンタ回路にて計数された前記カラムアドレスＡｋに対応するバイナリ値を変換せずに出力する第１のモード、又は、前記アドレスカウンタ回路にて計数された前記カラムアドレスＡｋに対応するバイナリ値を、カラムアドレスＡ（ｉ−ｋ）に対応するバイナリ値に変換して出力する第２のモードのいずれか一方を選択可能とする制御回路と、
前記制御回路から出力される前記第１のモード選択時又は前記第２のモード選択時におけるバイナリ値に基づいて、前記第１のモード選択時におけるカラムアドレスＡｋ又は前記第２のモード選択時におけるカラムアドレスＡ（ｉ−ｋ）を生成するアドレスデコーダ回路と、を備えることを特徴とする液晶表示駆動回路。
【請求項２】
前記第１のモード又は前記第２のモードのいずれか一方を選択するための制御信号を外部から入力するためのインターフェース手段を有することを特徴とする請求項１に記載の液晶表示駆動回路。
【請求項３】
前記液晶表示駆動回路と、前記液晶表示部とを備えることを特徴とする請求項１又は２に記載の液晶表示装置。
【請求項４】
前記液晶表示駆動回路は半導体集積回路であり、前記液晶表示駆動回路が前記液晶表示部に対してＣＯＧにて実装されていることを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
請求項３又は４に記載の液晶表示装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、回路規模を縮小化した液晶表示駆動回路並びにそれを用いた液晶表示装置及び電子機器に関する。
【０００２】
【従来の技術】
液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）の薄形・軽量化などを目的として、液晶表示駆動回路（ＬＣＤ  Ｄｒｉｖｅｒ  ＩＣ）を液晶表示パネルが形成されたガラス基板上に実装するＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）実装方式が提案されている。
【０００３】
図５は、ＣＯＧ実装方式を説明する図である。同図において、液晶表示パネル３０では、セグメント電極Ｘｋ（ｋ＝０〜ｉ；ｉは自然数）及びコモン電極Ｙｌ（ｌ＝０〜ｊ；ｊは自然数）が形成される。また、液晶表示駆動回路４０は、セグメント電極Ｘｋの駆動信号（以下、セグメント駆動信号と称する）を出力するセグメントドライバ出力端子Ｓｋ（ｋ＝０〜ｉ；ｉは自然数）、コモン電極Ｙｌ（ｌ＝０〜ｊ；ｊは自然数）の駆動信号（以下、コモン駆動信号と称する）を出力するためのコモンドライバ出力端子Ｃｌ（ｌ＝０〜ｊ；ｊは自然数）を備える。
【０００４】
図５に示す破線部Ａ内の領域においてＣＯＧ実装された液晶表示駆動回路４０ａでは、ガラス基板上２００のパターン配線を介して、セグメント電極Ｘｋとセグメントドライバ出力端子Ｓｋとが添字ｋの値を一致させるように接続されるとともに、コモン電極Ｙｌとコモンドライバ出力端子Ｃｌとが添字ｌの値を一致させるように接続される。
【０００５】
一方、液晶表示装置の設計の都合上、液晶表示駆動回路４０ａを図５に示す破線部Ｂ内の領域にＣＯＧ実装させる場合がある。この場合、液晶表示駆動回路４０ｂではクロス配線が生じないよう、例えば、セグメントドライバ出力端子Ｓ０はパターン配線を介してセグメント電極Ｘｉと接続されるように、セグメントドライバ出力端子Ｓｋとセグメント電極Ｘｋとの対応づけが反転する。そして、液晶表示駆動回路４０ｂは、液晶表示パネル３０に対して液晶表示駆動回路４０ａによって表示させた同一内容”Ｂ”を表示すると（実線部：『通常モード』）、同図に示すように”Ｂ”の表示が反転することになる（点線部：『反転モード』）。
【０００６】
そこで、液晶表示駆動回路４０は、ガラス基板２００上における液晶表示駆動回路４０の配置のバリエーションを考慮して、通常モードと反転モードとを適宜切り替えるための仕組みを、図６に示すような液晶表示駆動回路４０が備えるカラムアドレス回路９３が有している。なお、カラムアドレス回路９３の技術が開示された文献としては、例えば、以下に示す特許文献１がある。
【０００７】
カラムアドレス回路９３は、カラムアドレスカウンタ９３１、ビット反転回路９３２、通常モード用カラムアドレスデコーダ９３３、反転モード用カラムアドレスデコーダ９３４により構成される。
カラムアドレスカウンタ９３１は、表示データＲＡＭ９０のカラムアドレスを指定して表示データを読み出す毎に、前述したカラムアドレスを符号化したバイナリデータをカウント生成し、ビット反転回路９３２に供給する。
ビット反転回路９３２は、液晶表示駆動回路４０外部に接続されたＭＰＵ（Ｍｉｃｒｏ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）から入力される反転モード切り替え信号に基づいて、反転モード選択時の場合に、カラムアドレスカウンタ９３１から供給されたカウンタ出力をビット反転する。
通常モード用カラムアドレスデコーダ９３３は、通常モード選択時に動作するカラムアドレスデコーダであり、ビット反転を行わずにビット反転回路９３２から供給されたカウンタ出力をデコードすることによって、通常モード選択時における表示データＲＡＭ９０のカラムアドレスを特定する。
反転モード用カラムアドレスデコーダ９３４は、反転モード選択時に動作するカラムアドレスデコーダであり、ビット反転回路９３２から供給されたビット反転後のカウンタ出力をデコードすることによって、反転モード選択時における表示データＲＡＭ９０のカラムアドレスを特定する。
このように、液晶表示駆動回路４０は、カラムアドレス回路９３において、通常モード用カラムアドレスデコーダ９３３とは独立して、反転モード用カラムアドレスデコーダ９３４を備える構成をとっていた。
【０００８】
【特許文献１】
特開平１１−１４９２７８号公報
【０００９】
【発明が解決しようとする課題】
ところで、液晶表示駆動回路４０は、カラムアドレス回路９３において、カラムアドレスデコーダ（９３３、９３４）を通常モード用と反転モード用それぞれに独立して備える構成によって、回路規模を増大化させるという課題があった。
【００１０】
また、カラムアドレスデコーダ（９３３、９３４）の回路規模は、液晶表示パネルのセグメント電極数に比例する。このため、例えば、高解像度表示のためにセグメント電極数を増加させた場合、セグメント電極数に比例してカラムアドレスデコーダ（９３３、９３４）の回路規模が増大することになる。さらに、カラムアドレスデコーダ（９３３、９３４）を通常モード用と反転モード用それぞれ独立に備える構成によって、液晶表示駆動回路の回路規模は顕著に増大することになる。
【００１１】
本発明は、以上のような課題に基づいてなされたものであり、回路規模の縮小化が可能な液晶表示駆動回路並びにそれを用いた液晶表示装置及び電子機器を提供することを目的とする。
【００１２】
【課題を解決するための手段】
前記課題を解決するための主たる本発明は、液晶表示部における複数のセグメント電極Ｘｋ（ｋ＝０〜ｉ：ｉは自然数）及び複数のコモン電極Ｙｌ（ｌ＝０〜ｊ：ｊは自然数）の交差部に形成される画素を表示させるための表示データを、前記セグメント電極Ｘｋに対応するカラムアドレスＡｋ（ｋ＝０〜ｉ：ｉは自然数）及び前記コモン電極Ｙｌに対応するラインアドレスＢｌ（ｌ＝０〜ｊ：ｊは自然数）によって指定される記憶領域に格納するメモリと、前記メモリに格納された前記表示データの読み出し時に指定される前記カラムアドレスＡｋを生成するカラムアドレス制御部及び前記ラインアドレスＢｌを生成するラインアドレス制御部と、を有し、前記メモリから読み出された表示データに基づいて、選択されたコモン電極Ｙｌと交差するセグメント電極Ｘｋを駆動する液晶表示駆動回路において、前記カラムアドレス制御部は、前記カラムアドレスＡｋに対応するバイナリ値を計数するアドレスカウンタ回路と、前記アドレスカウンタ回路にて計数された前記カラムアドレスＡｋに対応するバイナリ値を変換せずに出力する第１のモード、又は、前記アドレスカウンタ回路にて計数された前記カラムアドレスＡｋに対応するバイナリ値を、カラムアドレスＡ（ｉ−ｋ）に対応するバイナリ値に変換して出力する第２のモードのいずれか一方を選択可能とする制御回路と、前記制御回路から出力される前記第１のモード選択時又は前記第２のモード選択時におけるバイナリ値に基づいて、前記第１のモード選択時におけるカラムアドレスＡｋ又は前記第２のモード選択時におけるカラムアドレスＡ（ｉ−ｋ）を生成するアドレスデコーダ回路と、を備えることとする。
【００１３】
ここで、前述した『カラムアドレス制御部』及び『ラインアドレス制御部』は、例えば、後述の『カラムアドレス回路』及び『ページアドレス回路』又は『ラインアドレス回路』のことである。また、前述した『第１のモード』及び『第２のモード』とは、例えば、後述の『通常モード』及び『反転モード』のことである。また、前述した『アドレスカウンタ回路』、『制御回路』及び『アドレスデコーダ回路』は、例えば、それぞれ後述の『カラムアドレスカウンタ』、『カラムアドレス反転回路』、『カラムアドレスデコーダ』のことである。
【００１４】
このようにして、本発明に係る液晶表示駆動回路は、従来のカラムアドレス制御部において、第１のモードと第２のモードで独立して備えられていたアドレスデコーダの共有化が図られるため、回路規模が縮小化されることになる。また、液晶表示部におけるセグメント電極数の増化に伴って、回路規模の縮小化の効果が顕著なものとなる。このため、本発明に係る液晶表示駆動回路は、高集積度、低消費電力、低発熱量、高信頼性などを実現することができる。
【００１５】
本発明の第２の態様では、前記第１のモード又は前記第２のモードのいずれか一方を選択するための制御信号を外部から入力するためのインターフェース手段を有する液晶表示駆動回路とする。
ここで、前述の『制御信号』は、例えば、後述の『反転モード切り替え信号』のことである。また、前述の『インターフェース手段』は、例えば、後述の『ＭＰＵインターフェース回路』の備えるＤ０〜Ｄ７端子のいずれかの端子である。
【００１６】
このようにして、本発明に係る液晶表示駆動回路は、例えば、ＣＯＧ実装方式を採用した場合に、第１のモード又は第２のモードのいずれか一方を外部から適宜切り替えることができる。このため、液晶表示部におけるガラス基板上での液晶表示駆動回路の配置制約が解消されることになる。
【００１７】
本発明の第３の態様では、前記液晶表示駆動回路と、前記液晶表示部とを備える液晶表示装置とする。
【００１８】
本発明の第４の態様では、前記液晶表示駆動回路は半導体集積回路であり、前記液晶表示駆動回路が前記液晶表示部に対してＣＯＧにて実装されている液晶表示装置とする。
【００１９】
本発明の第５の態様では、前記液晶表示装置を備える電子機器とする。
前述した液晶表示装置や電子機器では、ダウンサイジング・低消費電力などが一般的に要請されている。このため、前述した液晶表示装置や電子機器が、本発明に係る回路規模の縮小化が可能な液晶表示駆動回路を備えることによって、そうした要請に応じることができる。
本発明の他の特徴については、添付図面及び本明細書の記載により明らかにする。
【００２０】
【発明の実施の形態】
＝＝＝実施例の具体的な説明＝＝＝
以下、本発明の実施の形態を図面に基づいて具体的に説明する。
【００２１】
＜液晶表示駆動回路のブロック構成＞
図１は、本発明に係る一実施形態としての液晶表示駆動回路を含めた電子機器のブロック図である。同図において、電子機器は、ＭＰＵ（Ｍｉｃｒｏ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１０と、液晶表示装置２０と、により構成される。液晶表示装置２０は、液晶が封入された液晶表示パネル３０と、液晶表示パネル３０が備える電極を駆動するための液晶表示駆動回路４０と、を有する。
【００２２】
液晶表示パネル３０は、例えば、ＳＴＮ（Ｓｕｐｅｒ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ；超ねじれネマティック）形モノクロ２階調表示方式とする、パッシブマトリクス（単純マトリクス）方式を採用することができる。この場合、液晶表示パネル３０は、複数のセグメント電極Ｘｋ（ｋ＝０〜ｉ；ｉは自然数）が形成された基板と、複数のコモン電極Ｙｌ（ｌ＝０〜ｊ；ｊは自然数）が形成された基板との間に、ＳＴＮ液晶分子配列の液晶が封入される構成となる。そして、液晶表示パネル３０では、この交差部に対応して画素が形成される。
【００２３】
なお、液晶表示パネル３０は、前述した構成に限定されず、カラー表示、多階調表示、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ；ねじれネマティック）形表示としてもよいし、薄膜トランジスタ（ＴＦＴ）等の三端子素子や薄膜ダイオード（ＴＦＤ）等の二端子素子を用いたアクティブマトリクス方式等を採用してもよい。
【００２４】
液晶表示駆動回路４０は、ＭＰＵインターフェース回路５０、バスホルダー５１、コマンドデコーダ５２、ステータスレジスタ５３、電源回路６０、発振回路７０、表示タイミング発生回路８０、表示データＲＡＭ９０、Ｉ／Ｏバッファ回路９１、ページアドレス回路９２（『ラインアドレス制御部』）、カラムアドレス回路９３（『カラムアドレス制御部』）、ラインアドレス回路９４（『ラインアドレス制御部』）、表示データラッチ回路９５、コモンドライバ１００、ＣＯＭ出力状態選択回路１０１、セグメントドライバ１１０等、により構成される。
【００２５】
ＭＰＵインターフェース回路５０は、パラレルデータ転送用双方向データ・バスバス（Ｄ７〜Ｄ０端子）又はシリアルデータ転送用データ・バス（Ｄ７端子、Ｄ６端子）を介して、ＭＰＵ１０と液晶表示駆動回路４０との間のデータ転送を実現するためのインターフェース手段である。具体的には、ＭＰＵインターフェース回路５０は、ＭＰＵ１０にて処理された表示データやコマンドデータ等の入力や、液晶表示駆動回路４０内部の各種ステータス等の出力を行うための入出力端子Ｄ０〜Ｄ７を備える。
【００２６】
また、ＭＰＵインターフェース回路５０は、表示データＲＡＭ９０に格納された表示データのリード・タイミングを決定する／ＲＤ信号用の入力端子（／ＲＤ端子）、表示データＲＡＭ９０に格納された表示データのライト・タイミングを決定する／ＷＲ信号用の入力端子（／ＷＲ端子）等のコマンドデータ専用の入力端子を備える。
【００２７】
バスホルダー５１は、液晶表示駆動回路４０の内部データバスに接続され、ＭＰＵインターフェース回路５０を介して入出力されるデータを一時的に保持する。液晶表示駆動回路４０は、ＭＰＵ１０との間におけるデータ転送の間、このバスホルダー５１を利用することで、パイプライン方式とした高速なＩ／Ｏ処理を実行可能である。
【００２８】
コマンドデコーダ５２は、ＭＰＵ１０からＭＰＵインターフェース回路５０を介して入力されるコマンドデータをデコードする。デコードされたコマンドデータは、表示タイミング発生回路８０の動作を制御するコマンドとして用いられる他に、表示データＲＡＭ９０に接続された９２、９３、９４の各アドレス回路のアドレス指定等に用いられる。
【００２９】
ステータスレジスタ５３は、液晶表示駆動回路４０においてＭＰＵ１０から入力されたコマンドデータに基づく制御が行われた場合に、液晶表示駆動回路４０の内部動作状態を示すステータス（ビジー状態、リセット状態、表示オン・オフ状態等）を格納する。このステータスは、ＭＰＵインターフェース回路５０の入出力端子Ｄ０〜Ｄ７を介して、ＭＰＵ１０に出力される。
【００３０】
電源回路６０は、液晶表示パネル３０の駆動に必要なレベルとなる電圧を生成する。具体的には、電源回路６０は、液晶表示パネル３０に応じた複数の電圧レベルを生成するための電圧増倍回路（ｖｏｌｔａｇｅ  ｍｕｌｔｉｐｌｉｅｒ  ｃｉｒｃｕｉｔ）、電圧増幅回路の出力を液晶表示パネル３０の駆動に必要なレベルに調整し、液晶表示パネル３０の駆動電圧とするための電圧調整回路（ｖｏｌｔａｇｅ  ａｄｊｕｓｔｍｅｎｔ  ｃｉｒｃｕｉｔ）、電圧調整回路の出力を安定化させるためのボルテージフォロワ（ｖｏｌｔａｇｅ  ｆｏｌｌｏｗｅｒ）等（いずれも不図示）によって構成される。
【００３１】
また、電源回路６０には、電源電圧供給用のＶＤＤ端子及びシステム接地用のＶＳＳ端子を備える他、外部電源回路から液晶表示パネル３０に応じた複数レベルの電圧を供給するためのＶ１〜Ｖ５端子等を備える。
【００３２】
発振回路７０は、液晶表示パネル３０の表示クロック信号を生成するＲＣ発振回路である。もしくは、水晶振動子やセラミック発振子などを用いた発振回路を採用してもよい。また、発振回路７０は、ＣＬＳ端子に一方のレベル（例えば、Ｈレベル）が入力される場合に有効となり、表示クロック信号となる発振クロック信号を表示タイミング発生回路８０に供給する。なお、ＣＬＳ端子に他方のレベル（例えば、Ｌレベル）が入力される場合には、発振回路７０にて生成する発振クロック信号は無効となり、外部からＣＬ端子を介して表示クロックが供給される。
【００３３】
表示タイミング発生回路８０は、発振回路７０又は外部からＣＬ端子を介して供給される表示クロック信号に基づいて、ラインアドレス回路９４及び表示データラッチ回路９５における動作用のタイミング信号を生成する。
【００３４】
表示データＲＡＭ９０は、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）を採用し、ＭＰＵインターフェース回路５０を介して入力された表示データを、セグメント電極Ｘｋに対応するカラムアドレスＡｋ（ｋ＝０〜ｉ：ｉは自然数）及びコモン電極Ｙｌに対応するラインアドレスＢｌ（ｌ＝０〜ｊ：ｊは自然数）にて指定されるメモリセル（記憶領域）に格納する。
【００３５】
具体的には、ＭＰＵインターフェース回路５０を介して入力された表示データは、Ｉ／Ｏバッファ回路９１に一時的に格納された後、コマンドデコーダ５２から供給されるコマンドデータに基づいたカラムアドレスＡｋ及び複数のラインアドレスＢｌにて構成されるページアドレスＣｍ（ｍ＝０〜ｎ：ｎは自然数）によって指定される、表示データＲＡＭ９０のメモリセル群に書き込まれる。なお、表示データＲＡＭ９０は、前述したＳＲＡＭ以外にも、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等の種々の半導体記憶素子を採用することができる。
【００３６】
また、表示データＲＡＭ９０は、液晶表示パネル３０において、コモン電極数は”ｉ＋１”、セグメント電極数は”ｊ＋１”であるので、計”（ｉ＋１）×（ｊ＋１）”個のメモリセルにて構成される。すなわち、表示データＲＡＭ９０のアドレス空間は、液晶表示パネル３０の表示アドレス空間に対応づけられている。なお、図２には、”１３２×８０”個のメモリセルにて構成された表示データＲＡＭ９０のアドレス空間を示している。
【００３７】
ページアドレス回路９２は、図２に示すように、コマンドデコーダ５２から供給されるコマンドデータ（ページアドレス・セットコマンド：Ｄ３〜Ｄ０に該当する）により、表示データＲＡＭ９０の記憶領域に区画されたページ領域のページアドレスＣｍを生成する。例えば、ページアドレス・セットコマンド（Ｄ３〜Ｄ０）が”０，０，０，０”である場合、ページアドレス回路９２は、図２に示す”ページ０”に対応するページアドレスＣｍを生成する。
【００３８】
カラムアドレス回路９３は、コマンドデコーダ５２から供給されるコマンドデータ（カラムアドレス・セットコマンド）に基づいて、表示データＲＡＭ９０に格納された表示データの読み出し時に指定されるカラムアドレスＡｋを生成する。このカラムアドレスＡｋは、液晶表示パネル３０のセグメント電極Ｘｋに対応している。
【００３９】
なお、カラムアドレスＡｋは、表示データＲＡＭ９０に格納された表示データが、例えば、１バイト（８ビット）ライン単位で読み出される毎に＋１ずつインクリメント（または−１ずつデクリメント）される。このため、表示データの読み出し動作に関して、ＭＰＵ１０側でのＩ／Ｏ処理負荷が軽減されることになる。
【００４０】
ラインアドレス回路９４は、表示タイミング発生回路８０から供給されるライン表示用のタイミング信号に基づいて、液晶表示パネル３０の１フレーム時間ごとに順次選択（走査）して駆動させるコモン電極Ｙｌに対応した表示データＲＡＭ９０のラインアドレスを生成する。
【００４１】
表示データラッチ回路９５は、ページアドレス回路９２及びカラムアドレス回路９３によって生成されたページアドレスＣｍ及びカラムアドレスＡｋに基づいて、表示データＲＡＭ９０から１バイトライン単位で読み出される表示データが入力される。また、この入力された表示データは、表示タイミング発生回路８０から供給されるラッチ動作用のタイミング信号に基づいて、一時的にレジスタ等にラッチされる。なお、このラッチされた表示データとは、コモンドライバ１００を介して走査されるコモン電極Ｙｌに関して、そのコモン電極Ｙｌと交差するセグメント電極Ｘｋへのセグメント駆動信号を生成するためのデータとなる。
【００４２】
コモンドライバ１００は、ラインアドレス回路９４にて生成されたラインアドレスＢｌに基づいて、そのラインアドレスＢｌに対応したコモン電極Ｙｌを駆動するためのコモン駆動信号を生成し、コモンドライバ出力端子Ｃｌを介して出力する。なお、ＣＯＭ出力状態選択回路１０１は、コモン電極Ｙｌの走査方向を設定するための制御回路である。
【００４３】
セグメントドライバ１１０は、表示データラッチ回路９５にてラッチされた表示データに基づいて、当該セグメント電極Ｘｋへのセグメント駆動信号を生成する。この生成されたセグメント駆動信号は、その出力端子として対応づけられるセグメントドライバ出力端子Ｓｋを介して出力される。
【００４４】
以上が、液晶表示駆動回路４０を含めた電子機器の各構成ブロックの説明である。なお、以下では、本発明において特徴的な動作を行うカラムアドレス回路９３を詳細に説明する。
【００４５】
＜カラムアドレス回路＞
図３は、本発明に係るカラムアドレス回路９３について、表示データＲＡＭ９０を含めたブロック図である。
同図に示すとおり、カラムアドレス回路９３は、カラムアドレスカウンタ９３１（『アドレスカウンタ回路』）、カラムアドレス反転回路９３５（『制御回路』）、カラムアドレスデコーダ９３６（『アドレスデコーダ回路』）で構成される。
【００４６】
カラムアドレスカウンタ９３１は、表示データＲＡＭ９０の当該１バイトラインからの表示データの読み出し動作を行う毎に、ＭＰＵ１０から指定された開始カラムアドレスＡ０に対応するバイナリデータを＋１ずつインクリメント（又は、−１ずつデクリメント）していくことでカウントする。このカウント動作は、表示データＲＡＭ９０の１バイトラインの最終カラムアドレスＡｉにて停止してもよいし、引き続いて次段の１バイトラインにおけるカウント動作を行うようにしてもよい。なお、カラムアドレスカウンタ９３１の出力としてのバイナリデータは、カラムアドレス反転回路９３５に供給される。
【００４７】
例えば、表示データＲＡＭ９０のカラムアドレスＡｋが、図２に示すように、１３２個のカラムアドレス［Ａ０〜Ａ１３１］（ｉ＝１３１）である場合、カラムアドレスカウンタ９３１には１３２進カウンタとして使用される８ビットカウンタが採用可能である。なお、８ビットカウンタにてカウント可能なカラムアドレス［Ａ１３２〜Ａ２５５］は未使用となる。
【００４８】
カラムアドレス反転回路９３５は、カラムアドレスカウンタ９３１にてカウントされたカラムアドレスＡｋに対応するバイナリデータを変換せずに出力する通常モード（『第１のモード』）、又は、カラムアドレスカウンタ９３１にてカウントされたカラムアドレスＡｋに対応するバイナリデータを、カラムアドレスＡ（ｉ−ｋ）に対応するバイナリデータに変換して出力する反転モード（『第２のモード』）のいずれか一方を選択可能とする。
【００４９】
例えば、前述したとおり、１３２個のカラムアドレス［Ａ０〜Ａ１３１］である場合、カラムアドレスカウンタ９３１にてカウントされたカラムアドレスＡ１０（ｋ＝１０）に対応するバイナリデータ（”００００１０１０”）は、反転モード選択時には、カラムアドレスＡ１２１（ｉ−ｋ＝１３１（ｉ）−１０（ｋ）＝１２１）に対応するバイナリデータ（”０１１１１００１”）に変換されることになる。なお、このカラムアドレス反転回路９３５は、後述のカラムアドレスデコーダ９３６と比較すると、きわめて小さな回路規模（約３０トランジスタ数程度）で実現できる。
【００５０】
なお、液晶表示駆動回路４０は、ＭＰＵインターフェース回路５０において、前述の通常モード又は反転モードのいずれかを選択するためのコマンドデータ（以下、反転モード切り替え信号と称する。）をＭＰＵ１０から入力するためのインターフェース手段を備える。このインターフェース手段としては、例えば、Ｄ０〜Ｄ７端子のいずれか（例えば、Ｄ０端子）とすることができる。すなわち、反転モード切り替え信号は、ＭＰＵ１０から前述のインターフェース手段を介してコマンドデコーダ５２に供給される。そして、コマンドデコーダ５２によってデコードされ、カラムアドレス回路９３のカラムアドレス反転回路９３５に供給されることになる。なお、反転モード切り替え信号は、例えば、”Ｌレベル”の場合には通常モードを選択し、”Ｈレベル”の場合には反転モードを選択するものとする。
【００５１】
カラムアドレスデコーダ９３６は、通常モード選択時及び反転モード選択時において共有されるアドレスデコーダである。カラムアドレスデコーダ９３６は、カラムアドレスカウンタ９３１にてカウントされたバイナリデータがカラムアドレス反転回路９３５を介して供給され、このバイナリデータに対応する表示データＲＡＭ９０のカラムアドレスＡｋを生成する。なお、カラムアドレスデコーダ９３６は、カラムアドレス数（すなわち、セグメント電極数）に比例して回路規模が飛躍的に大きくなる。例えば、セグメント電極数が”１３２”、すなわち、カラムアドレス数が”１３２”の場合、１デコーダ単位で約１６トランジスタを必要とするために、”約２，１１２（＝約１６×１３２）”トランジスタ数程度の回路規模となる。
【００５２】
以下、表示データＲＡＭ９０のカラムアドレス数が”１３２”の場合において、カラムアドレス回路９３の動作について図４を用いて説明する。
まず、カラムアドレスカウンタ９３１は、表示データＲＡＭ９０の当該１バイトラインからのデータの読み出し動作を行う毎に、ＭＰＵ１０から指定されたカラムアドレスの開始アドレスを＋１ずつインクリメントしていき、表示データＲＡＭ９０のカラムアドレスＡ０（０番地）〜カラムアドレスＡ１３１（１３１番地）に対応する８ビットのバイナリデータを生成する。このバイナリデータは、生成される毎にカラムアドレス反転回路９３５に供給される。
【００５３】
カラムアドレス反転回路９３５は、ＭＰＵ１０から受信した反転モード切り替え信号が通常モードを選択するレベル（例えば、Ｌレベル）である場合、供給されたバイナリデータを変換せずにカラムアドレスデコーダ９３６に供給する。
【００５４】
一方、ＭＰＵ１０から受信した反転モード切り替え信号が反転モードを選択するレベル（例えば、Ｈレベル）である場合、供給されたバイナリデータを前述したような変換を行った後にカラムアドレスデコーダ９３６に供給する。
【００５５】
カラムアドレスデコーダ９３６は、カラムアドレス反転回路９３５から出力される通常モード選択時又は反転モード選択時におけるバイナリデータに基づいて、通常モード選択時におけるカラムアドレスＡｋ又は反転モード選択時におけるカラムアドレスＡ（ｉ−ｋ）を生成する。
【００５６】
なお、カラムアドレスＡｋにて指定された記憶領域に格納される表示データに基づいたセグメント駆動信号は、例えば、セグメントドライバ１１０の制御部によって、セグメントドライバ出力端子Ｓｋから出力されるように設定されている。このため、通常モード選択時において、例えば、セグメントドライバ出力端子Ｓ１０から、カラムアドレスＡ１０（１０番地）にて指定された記憶領域に格納される表示データに基づいたセグメント駆動信号が出力していたとする。この場合、反転モード選択時では、セグメントドライバ出力端子Ｓ１０から、カラムアドレスＡ１２１（１２１番地）にて指定された記憶領域に格納される表示データに基づいたセグメント駆動信号が出力されることになる。
【００５７】
このようにして、本発明によれば、カラムアドレス回路９３において、通常モード用と反転モード用にカラムアドレスデコーダ９３６の共有化が図られ、それぞれのモードごとに独立して備える必要がなくなる。また、カラムアドレス反転回路９３５は、カラムアドレスデコーダ９３６の回路規模（カラムアドレス数”１３２”の場合、約１６×１３２＝２，１１２トランジスタ数）と比較すると、回路規模が極めて小さなゲート回路（約３０トランジスタ数）によって構成可能である。このため、図８に示した従来のカラムアドレス回路９３と比較した場合、表示データＲＡＭ９０のカラムアドレス数の増加、すなわち液晶表示パネル３０のセグメント電極数の増加に伴って、カラムアドレス回路９３の回路規模が飛躍的に縮小化されることになる。
【００５８】
すなわち、本発明によれば、液晶表示駆動回路の回路規模の縮小化が可能となり、高集積度、低消費電力、低発熱量、高信頼性などを実現する液晶表示駆動回路４０を提供することができる。
【００５９】
＝＝＝その他の実施形態＝＝＝
前述した実施形態について、本発明に係る液晶表示駆動回路４０と、液晶表示パネル３０と、を含む液晶表示装置としてもよい。例えば、液晶表示駆動回路４０は半導体集積回路であり、液晶表示パネル３０のガラス基板２００上に対してＣＯＧ実装方式にて実装されている液晶表示装置や、液晶表示駆動回路４０を液晶表示パネル３０のガラス基板２００上に集積化したポリシリコンＴＦＴ−ＬＣＤが考えられる。なお、このような液晶表示装置に対して、液晶表示パネル３０への光源としての蛍光ランプなどを用いたバックライトを一体化させてもよい。
【００６０】
また、前述した液晶表示装置について、ＭＰＵ１０を備えた、携帯電話（又はＰＨＳ）、携帯情報端末（ＰＤＡ）などの電子機器としてもよい。こうした液晶表示装置や電子機器では、ダウンサイジング・低消費電力などが一般的に要請されている。このため、本発明に係る回路規模の縮小化が可能な液晶表示駆動回路４０を備えることによって、その要請に応じることができる。
【００６１】
【発明の効果】
本発明によれば、液晶表示駆動回路並びにそれを用いた液晶表示装置及び電子機器を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る一実施形態としての液晶表示駆動回路を含めた電子機器のブロック構成図である。
【図２】本発明に係る一実施形態としての液晶パネルの表示空間と表示データＲＡＭのアドレス空間との対応を説明するアドレス・マッピング図である。
【図３】本発明に係る一実施形態としてのカラムアドレス回路のブロック構成図である。
【図４】本発明に係る一実施形態としてのカラムアドレス反転回路におけるカラムアドレス反転動作を説明するための図である。
【図５】従来のＣＯＧ実装方式を説明するための図である。
【図６】従来のカラムアドレス回路のブロック構成図である。
【符号の説明】
１０  ＭＰＵ                        ２０  液晶表示装置
３０  液晶表示パネル                ４０  液晶表示駆動回路
５０  ＭＰＵインターフェース回路    ５１  バスホルダー
５２  コマンドデコーダ              ５３  ステータスレジスタ
６０  電源回路                      ７０  発振回路
８０  表示タイミング発生回路        ９０  表示データＲＡＭ
９１  Ｉ／Ｏバッファ回路            ９２  ページアドレス回路
９３  カラムアドレス回路
９３１  カラムアドレスカウンタ      ９３２  ビット反転回路
９３３  通常モード用カラムアドレスデコーダ
９３４  反転モード用カラムアドレスデコーダ
９３５  カラムアドレス反転回路      ９３６  カラムアドレスデコーダ
９４  ラインアドレス回路            ９５  表示データラッチ回路
１００  コモンドライバ              １０１  ＣＯＭ出力状態選択回路
１１０  セグメントドライバ          ２００  ガラス基板
【図１】
2004347963.tif 000003
【図２】
2004347963.tif 000004
【図３】
2004347963.tif 000005
【図４】
2004347963.tif 000006
【図５】
2004347963.tif 000007
【図６】
2004347963.tif 000008