(57)【要約】【課題】ポリシリコン層をエッチングした際に、ポリシリコン層にサイドエッチによるノッチの発生を抑制できる半導体装置及びその製造方法を提供する。【解決手段】本発明の半導体装置の製造方法は、ゲート酸化膜２上にノンドープトポリシリコン層３を形成し、このポリシリコン層３に不純物イオンを選択的に導入してゲート酸化膜２上にノンドープトポリシリコン層に隣接するドープトポリシリコン層３ａを形成し、両方のポリシリコン層３，３ａを熱酸化してノンドープトポリシリコン層の表面に熱酸化膜６ｂを形成すると共にドープトポリシリコン層の表面に熱酸化膜６ａを形成し、熱酸化膜６ａ，６ｂの上にレジストパターン７を形成し、これをマスクとして熱酸化膜６ａ，６ｂ、ポリシリコン層３，３ａをエッチングした後、ゲート酸化膜とエッチング選択比を有するオーバーエッチングを行う。熱酸化膜６ａの厚さは熱酸化膜６ｂより厚く形成している。【選択図】        図２
2004319557.tif 000002
【特許請求の範囲】
【請求項１】
下地膜上にノンドープトポリシリコン層を形成する第１工程と、
前記ノンドープトポリシリコン層に不純物イオンを選択的に導入することにより、前記下地膜上に前記ノンドープトポリシリコン層に隣接するドープトポリシリコン層を形成する第２工程と、
前記ノンドープトポリシリコン層及び前記ドープトポリシリコン層を熱酸化することにより、前記ノンドープトポリシリコン層の表面に第１の熱酸化膜を形成すると共に、前記ドープトポリシリコン層の表面に第２の熱酸化膜を形成する第３工程と、
前記第１の熱酸化膜及び前記第２の熱酸化膜それぞれの上にマスク膜を形成する第４工程と、
前記マスク膜をマスクとして前記第１の熱酸化膜、前記第２の熱酸化膜、前記ノンドープトポリシリコン層及び前記ドープトポリシリコン層をエッチングした後、前記下地膜とエッチング選択比を有するオーバーエッチングを行う第５工程と、
を具備し、
前記第２の熱酸化膜の厚さを前記第１の熱酸化膜の厚さより厚く形成している半導体装置の製造方法。
【請求項２】
前記下地膜は、熱酸化膜又はゲート絶縁膜である請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１工程乃至第５工程を経て、ノンドープトポリシリコン層からなる抵抗素子が形成され、ドープトポリシリコン層からなる電極配線層が形成される請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
請求項１〜３のうちのいずれか一項に記載の半導体装置の製造方法により製造された半導体装置。
【請求項５】
下地膜上に形成されたノンドープトポリシリコン層と、
下地上に形成されたドープトポリシリコン層と、
ノンドープトポリシリコン層の表面に形成された第１の熱酸化膜と、
ドープトポリシリコン層の表面に形成され、第１の熱酸化膜の厚さより厚く形成された第２の熱酸化膜と、
を具備する半導体装置であって、
第１の熱酸化膜及び第２の熱酸化膜それぞれの上にマスク膜を形成し、このマスク膜をマスクとして第１の熱酸化膜、第２の熱酸化膜、ノンドープトポリシリコン層及びドープトポリシリコン層をエッチングした後、前記下地膜とエッチング選択比を有するオーバーエッチングを行う工程を経て製造されることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係わり、特に、ポリシリコン層をエッチングした際に、ポリシリコン層にサイドエッチによるノッチの発生を抑制できる半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
図３（ａ）〜（ｃ）は、従来の半導体装置の製造方法を示す断面図である。
まず、図３（ａ）に示すように、シリコン基板１０１を熱酸化することにより、該シリコン基板１０１上にゲート酸化膜１０２を形成する。次いで、このゲート酸化膜１０２の上にノンドープトポリシリコン層１０３をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により堆積する。次いで、このノンドープトポリシリコン層１０３の上にＣＶＤ法によりシリコン酸化膜１０４を堆積する。次いで、このシリコン酸化膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、シリコン酸化膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてシリコン酸化膜をエッチング加工することにより、ノンドープトポリシリコン層１０３上にはシリコン酸化膜マスク１０４が形成される。このシリコン酸化膜マスク１０４は、ドーピング防止膜である。
【０００３】
次いで、このシリコン酸化膜マスク１０４をマスクとしてノンドープトポリシリコン層１０３にリン等の不純物１０５をイオン注入する。これにより、抵抗素子形成予定領域のポリシリコン層には不純物１０５が注入されずノンドープトポリシリコン層１０３のままとなり、それ以外の領域のポリシリコン層は不純物が注入されたドープトポリシリコン層１０３ａとなる。
【０００４】
次に、図３（ｂ）に示すように、シリコン酸化膜マスク１０４を除去した後、不純物拡散のためのアニール工程を実施する。次いで、ノンドープトポリシリコン層１０３及びドープトポリシリコン層１０３ａの上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、ポリシリコン層１０３，１０３ａの上にはレジストパターン１０６が形成される。
【０００５】
次いで、このレジストパターン１０６をマスクとしてノンドープトポリシリコン層１０３及びドープトポリシリコン層１０３ａの異方性エッチングを開始し、エッチング速度が速いドープトポリシリコン層１０３ａが最後までエッチングされた時点の終点（図３（ｂ）に示す状態）を検出し、その後、ノンドープトポリシリコン層１０３とゲート酸化膜１０２との選択比を十分に持たせた等方性エッチングに近いエッチング条件を用いてオーバーエッチングを行う。これにより、図３（ｃ）に示すように、ドープトポリシリコン層及びノンドープトポリシリコン層がパターニングされる。
【０００６】
【発明が解決しようとする課題】
しかしながら、オーバーエッチングの際のエッチング条件は上述したように等方性エッチングに近いものであるため、図３（ｃ）に示すようにノンドープトポリシリコン層１０３にサイドエッチが生じやすく、ノッチ１０９が発生することがある。その結果、半導体装置の信頼性が低下することになる。
【０００７】
本発明は上記のような事情を考慮してなされたものであり、その目的は、下地膜上のポリシリコン層をエッチングした際に、ポリシリコン層にサイドエッチによるノッチの発生を抑制できる半導体装置及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、下地膜上にノンドープトポリシリコン層を形成する第１工程と、
前記ノンドープトポリシリコン層に不純物イオンを選択的に導入することにより、前記下地膜上に前記ノンドープトポリシリコン層に隣接するドープトポリシリコン層を形成する第２工程と、
前記ノンドープトポリシリコン層及び前記ドープトポリシリコン層を熱酸化することにより、前記ノンドープトポリシリコン層の表面に第１の熱酸化膜を形成すると共に、前記ドープトポリシリコン層の表面に第２の熱酸化膜を形成する第３工程と、
前記第１の熱酸化膜及び前記第２の熱酸化膜それぞれの上にマスク膜を形成する第４工程と、
前記マスク膜をマスクとして前記第１の熱酸化膜、前記第２の熱酸化膜、前記ノンドープトポリシリコン層及び前記ドープトポリシリコン層をエッチングした後、前記下地膜とエッチング選択比を有するオーバーエッチングを行う第５工程と、
を具備し、
前記第２の熱酸化膜の厚さを前記第１の熱酸化膜の厚さより厚く形成している。
【０００９】
上記半導体装置の製造方法によれば、ノンドープトポリシリコン層及びドープトポリシリコン層の両方を熱酸化することにより、ノンドープトポリシリコン層の表面に第１の熱酸化膜を形成すると共に、ドープトポリシリコン層の表面に第２の熱酸化膜を形成する。この際、不純物が注入されているドープトポリシリコン層の酸化が早く進むので、第２の熱酸化膜の厚さを第１の熱酸化膜より厚く形成することができる。従って、両方のポリシリコン層をエッチング加工する際、ドープトポリシリコン層のエッチングの方が速く進むが、ドープトポリシリコン層の第２の熱酸化膜が厚く形成されているため、熱酸化膜の厚さの差の分だけエッチングの進行が遅れる。その結果、両方のポリシリコン層のエッチング加工をほぼ同時に終了させることができ、オーバーエッチングがほとんど必要なくなり、オーバーエッチング量を極めて少なくすることができる。従って、ノンドープトポリシリコン層にサイドエッチによるノッチの発生を抑制できる。
【００１０】
また、本発明に係る半導体装置の製造方法において、前記下地膜は、熱酸化膜又はゲート絶縁膜であることも可能である。
また、本発明に係る半導体装置の製造方法において、前記第１工程乃至第５工程を経て、ノンドープトポリシリコン層からなる抵抗素子が形成され、ドープトポリシリコン層からなる電極配線層が形成されることも可能である。
【００１１】
本発明に係る半導体装置は、前記の半導体装置の製造方法により製造されたものである。
本発明に係る半導体装置は、下地膜上に形成されたノンドープトポリシリコン層と、
下地上に形成されたドープトポリシリコン層と、
ノンドープトポリシリコン層の表面に形成された第１の熱酸化膜と、
ドープトポリシリコン層の表面に形成され、第１の熱酸化膜の厚さより厚く形成された第２の熱酸化膜と、
を具備する半導体装置であって、
第１の熱酸化膜及び第２の熱酸化膜それぞれの上にマスク膜を形成し、このマスク膜をマスクとして第１の熱酸化膜、第２の熱酸化膜、ノンドープトポリシリコン層及びドープトポリシリコン層をエッチングした後、前記下地膜とエッチング選択比を有するオーバーエッチングを行う工程を経て製造されることを特徴とする。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１（ａ），（ｂ）及び図２（ｃ）〜（ｅ）は、本発明に係る実施の形態による半導体装置の製造方法を示す断面図である。
【００１３】
まず、図１（ａ）に示すように、シリコン基板１を熱酸化することにより、該シリコン基板１上にゲート酸化膜２を形成する。次いで、このゲート酸化膜２の上に厚さ４００ｎｍ程度のノンドープトポリシリコン層３をＣＶＤ法により堆積する。次いで、このノンドープトポリシリコン層３の上にＣＶＤ法によりシリコン酸化膜４を堆積する。次いで、このシリコン酸化膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、シリコン酸化膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてシリコン酸化膜をエッチング加工することにより、ノンドープトポリシリコン層３上にはシリコン酸化膜マスク４が形成される。このシリコン酸化膜マスク４は、ドーピング防止膜である。
【００１４】
次いで、このシリコン酸化膜マスク４をマスクとしてノンドープトポリシリコン層３にリンなどの不純物５をイオン注入する。これにより、抵抗素子形成予定領域のポリシリコン層には不純物５が注入されずノンドープトポリシリコン層３のままとなり、それ以外の領域のポリシリコン層は不純物が注入されたドープトポリシリコン層３ａとなる。尚、本実施の形態では、シリコン酸化膜マスク４をマスクとしてイオン注入しているが、レジストをマスクとしてイオン注入することも可能である。
【００１５】
次に、図１（ｂ）に示すように、シリコン酸化膜マスク４を除去した後、注入した不純物を拡散させるためにアニールを行う。この際、Ｏ２ガス又はＨ２Ｏガスを加えることにより、ノンドープトポリシリコン層３及びドープトポリシリコン層３ａの両方が熱酸化される。これにより、両方のポリシリコン層３ａ，３の表面に熱酸化膜６ａ，６ｂが形成される。不純物の注入されたドープトポリシリコン層３ａの熱酸化膜６ａの厚さが、不純物の注入されていないノンドープトポリシリコン層３の熱酸化膜６ｂより厚く形成される。なお、上記熱酸化の条件及び熱酸化膜の厚さは、ドープトポリシリコン層の不純物濃度、ポリシリコン層の厚さなどによって適切な条件及び厚さを適宜選択することが好ましく、例えば、前記熱酸化膜６ａの厚さが３０ｎｍ程度で、前記熱酸化膜６ｂの厚さが１０ｎｍ程度である。
【００１６】
この後、図２（ｃ）に示すように、熱酸化膜６ａ，６ｂの上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、熱酸化膜６ａ，６ｂの上にはレジストパターン７が形成される。
次いで、レジストパターン７をマスクとして熱酸化膜６ａ，６ｂ、ノンドープトポリシリコン層３及びドープトポリシリコン層３ａをエッチングする。この際のエッチング条件は、熱酸化膜６ａ，６ｂとポリシリコン層３，３ａとのエッチングレート比を適切に制御したものとする。尚、エッチングガスとしては例えばＣｌ２、ＨＢｒ又はＯ２を含むガスを用いても良い。
【００１７】
このとき、初めに熱酸化膜６ａ，６ｂがエッチングされるが、エッチング前の熱酸化膜の厚さの違い（即ちドープトポリシリコン層３ａの熱酸化膜６ａの方がノンドープトポリシリコン層３の熱酸化膜６ｂより膜厚が厚く形成されていること）によりドープトポリシリコン層３ａの熱酸化膜６ａのエッチングが終了した時点では、図２（ｃ）に示すように、ノンドープトポリシリコン層３はある量のエッチングが進んでいる。
【００１８】
その後のエッチングでは、図２（ｄ）に示すように、ドープトポリシリコン層３ａのエッチング速度がノンドープトポリシリコン層３のそれより速いため、両方のポリシリコン層３，３ａのエッチングはほぼ同時に終了する。その後、オーバーエッチングを行ってドープトポリシリコン層及びノンドープトポリシリコン層がパターニングされる。前記オーバーエッチングがポリシリコン層３，３ａとゲート酸化膜２との選択比を十分に持たせた等方性エッチングに近いエッチング条件であっても、その前のエッチングで両方のポリシリコン層３，３ａがほぼ同時に終了することにより、オーバーエッチングがほとんど必要なくなり、オーバーエッチング量を非常に少なくすることができる。従って、ノンドープトポリシリコン層３にサイドエッチによるノッチが発生するのを抑制できる。
【００１９】
次いで、図２（ｅ）に示すように、レジストパターン７を剥離する。このようにして、ドープトポリシリコン層からなるゲート電極配線層３ａが形成されると同時に、ノンドープトポリシリコン層からなる抵抗素子３が形成される。尚、本実施の形態では、ノンドープトポリシリコン層により抵抗素子を形成しているが、抵抗素子に限定されるものではなく、ノンドープトポリシリコン層により他の素子を形成することも可能である。
【００２０】
上記実施の形態によれば、ノンドープトポリシリコン層３及びドープトポリシリコン層３ａの両方を熱酸化することにより、両方のポリシリコン層３ａ，３の表面に熱酸化膜６ａ，６ｂを形成する。この際、不純物が注入されているポリシリコン層３ａの酸化が早く進むので、ドープトポリシリコン層３ａの熱酸化膜６ａの厚さを、ノンドープトポリシリコン層３のそれより厚く形成することができる。従って、両方のポリシリコン層３，３ａをエッチング加工する際、前述したようにドープトポリシリコン層３ａのエッチングの方が速く進むが、ドープトポリシリコン層３ａの熱酸化膜６ａが厚く形成されているため、熱酸化膜の厚さの差の分だけエッチングの進行が遅れる。その結果、両方のポリシリコン層３，３ａのエッチング加工をほぼ同時に終了させることができるようになり、オーバーエッチングがほとんど必要なくなり、オーバーエッチング量を極めて少なくすることができる。従って、ノンドープトポリシリコン層３にサイドエッチによるノッチの発生を抑制でき、半導体装置の信頼性を向上できる。
【００２１】
尚、本発明は上記実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【図１】実施の形態による半導体装置の製造方法を示す断面図。
【図２】実施の形態による半導体装置の製造方法を示す断面図。
【図３】従来の半導体装置の製造方法を示す断面図。
【符号の説明】
１，１０１…シリコン基板、２，１０２…ゲート酸化膜、３，１０３…ノンドープトポリシリコン層、３ａ，１０３ａ…ドープトポリシリコン層、４，１０４…シリコン酸化膜、５，１０５…不純物、６ａ，６ｂ…熱酸化膜、７，１０６…レジストパターン、１０８…エッチング残渣、１０９…ノッチ
【図１】
2004319557.tif 000003
【図２】
2004319557.tif 000004
【図３】
2004319557.tif 000005