(57)【要約】【課題】ディスプレイの電子源として利用でき信頼性が高い電子源を提供する。【解決手段】基板としての絶縁性基板１１の一表面上に列設された複数の帯板状の下部配線１２ａと、下部配線１２ａに重なる形で形成された複数のドリフト部６ａを有する強電界ドリフト層６と、各ドリフト部６ａにそれぞれ積層された複数の表面電極７と、強電界ドリフト層６の上で下部配線１２ａに交差する方向に列設された複数の表面電極７を各列ごとに共通接続する複数のバス電極２５とを備える。ドリフト部６ａが電子通過部を構成し、強電界ドリフト層６が電子通過層を構成する。表面電極７とバス電極２５の間に流れる電流を制限する抵抗体１８が、表面電極７とバス電極２５との間に介在する。抵抗体１８は、絶縁性基板１１の厚み方向において下部配線１２ａに重ならないように配設されている。【選択図】      図１
2004234917.tif 000002
【特許請求の範囲】
【請求項１】
基板の一表面側に列設された複数の下部配線と、基板の前記一表面側において下部配線を覆うように形成された電子通過層と、電子通過層の上で下部配線に交差する方向および下部配線に沿った方向それぞれに列設され下部配線の一部に重なる複数の表面電極と、電子通過層の上で下部配線に交差する方向に列設された複数の表面電極を各列ごとに共通接続するバス電極と、各表面電極ごとに表面電極とバス電極との間に介在し表面電極に流れる電流を制限する抵抗体とを備え、各抵抗体を基板の厚み方向において下部配線に重ならないように配設してなることを特徴とする電子源。
【請求項２】
前記抵抗体は、前記表面電極との接続部の幅が他の部位に比べて幅広に形成されてなることを特徴とする請求項１記載の電子源。
【請求項３】
前記抵抗体は、前記電子通過層の上で蛇行した形状に形成されてなることを特徴とする請求項１または請求項２記載の電子源。
【請求項４】
前記抵抗体は、前記下部配線と同一の導電性材料により形成されてなることを特徴とする請求項１ないし請求項３のいずれかに記載の電子源。
【請求項５】
前記電子通過層は、少なくとも前記各表面電極それぞれと重なる部位に、ナノメータオーダの多数の半導体微結晶と、各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜とを有することを特徴とする請求項１ないし請求項４のいずれかに記載の電子源。
【請求項６】
前記電子通過層は、少なくとも前記各表面電極それぞれと重なる部位が絶縁体層よりなることを特徴とする請求項１ないし請求項４のいずれかに記載の電子源。
【請求項７】
前記抵抗体は、前記半導体微結晶と同一の半導体材料により形成されてなることを特徴とする請求項５記載の電子源。
【請求項８】
前記抵抗体は、高融点材料により形成されてなることを特徴とする請求項１ないし請求項６のいずれかに記載の電子源。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電子源に関するものである。
【０００２】
【従来の技術】
従来から、この種の電子源として、例えば、図７や図８に示す構成の電子源１０’，１０”が知られている。
【０００３】
図７に示す構成の電子源１０’は、導電性基板としてのｎ形シリコン基板１の主表面（一表面）側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６’が形成され、強電界ドリフト層６’上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。また、ｎ形シリコン基板１の裏面にはオーミック電極２が形成されており、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成している。なお、図７に示す例では、ｎ形シリコン基板１と強電界ドリフト層６’との間にノンドープの多結晶シリコン層３を介在させてあり、多結晶シリコン層３と強電界ドリフト層６’とで電子が通過する電子通過部を構成しているが、多結晶シリコン層３を介在させずに強電界ドリフト層６’のみで電子通過部を構成したものも提案されている。
【０００４】
図７に示す構成の電子源１０’から電子を放出させるには、例えば、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖｐｓを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。ここに、直流電圧Ｖｐｓを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６’をドリフトし表面電極７を通して放出される（図７中の一点鎖線は表面電極７を通して放出された電子ｅ−の流れを示す）。なお、強電界ドリフト層６’の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。また、表面電極７の表面が酸化などの変質を起こすと電子放出効率が減少するので、表面電極７には化学的に安定な貴金属薄膜（例えば、金薄膜）が採用されている。また、表面電極７の厚さ寸法は例えば１０ｎｍ程度に設定されている。
【０００５】
ところで、図７に示した構成の電子源１０’では、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成しているが、図８に示すように、例えば絶縁性を有するガラス基板よりなる絶縁性基板１１の一表面上に金属薄膜よりなる下部電極１２を形成した電子源１０”も提案されている。ここに、上述の図７に示した電子源１０’と同様の構成要素には同一の符号を付して説明を省略する。
【０００６】
図８に示す構成の電子源１０”から電子を放出させるには、例えば、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖｐｓを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。ここに、直流電圧Ｖｐｓを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６’をドリフトし表面電極７を通して放出される（図８中の一点鎖線は表面電極７を通して放出された電子ｅ−の流れを示す）。
【０００７】
上述の各電子源１０’，１０”では、表面電極７と下部電極１２との間に流れる電流をダイオード電流Ｉｐｓと呼び、コレクタ電極２１と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉｅと呼ぶことにすれば（図７および図８参照）、ダイオード電流Ｉｐｓに対するエミッション電流Ｉｅの比率（＝Ｉｅ／Ｉｐｓ）が大きいほど電子放出効率（＝（Ｉｅ／Ｉｐｓ）×１００〔％〕）が高くなる。なお、上述の電子源１０’，１０”では、表面電極７と下部電極１２との間に印加する直流電圧Ｖｐｓを１０〜２０Ｖ程度の低電圧としても電子を放出させることができ、直流電圧Ｖｐｓが大きいほどエミッション電流Ｉｅが大きくなる。
【０００８】
また、電界放射により電子線を放射する電子源としては、上述の構成のもの以外にも種々の構成のものが提案されており、例えば、電子通過部を絶縁体層としたＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）構造の電子源や、電子通過部を絶縁体層とし電子通過部と下部電極との間に半導体層を介在させたＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造の電子源などが提案されている。
【０００９】
また、図８に示した電子源１０”をディスプレイの電子源として応用する場合には、例えば図９に示す構成を採用することが提案されている（例えば、特許文献１参照）。
【００１０】
図９に示す電子源１０は、絶縁性を有するガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された導電性材料からなる複数の帯板状の下部配線１２ａと、下部配線１２ａに重なる形で形成された複数の酸化した多孔質多結晶シリコン層よりなるドリフト部６ａおよびドリフト部６ａの間を埋めるノンドープの多結晶シリコン層よりなる分離部６ｂとを有する強電界ドリフト層６と、各ドリフト部６ａそれぞれに積層された複数の表面電極７と、強電界ドリフト層６の上で下部配線１２ａに交差する方向に列設された複数の表面電極７を各列ごとに共通接続した複数のバス電極２５とを備えている。ここにおいて、バス電極２５は、ドリフト部６ａおよび分離部６ｂに跨って下部配線１２ａに交差する方向に列設されている。なお、バス電極２５は電子をトンネルさせる必要がないので、表面電極７に比べて膜厚を厚くすることができ、低抵抗化を図ることができる。なお、この電子源１０では、ドリフト部６ａが電子の通過する電子通過部を構成し、強電界ドリフト層６が電子通過層を構成している。
【００１１】
図９に示した構成の電子源１０では、絶縁性基板１１の一表面上に列設された複数の下部配線１２ａと、強電界ドリフト層６上に形成された複数の表面電極７との間に強電界ドリフト層６のドリフト部６ａが挟まれているから、バス電極２５と下部配線１２ａとの組を適宜選択して選択した組間に電圧を印加することにより、選択されたバス電極２５において下部配線１２ａとの交点に相当する部位に近接した表面電極７下のドリフト部６ａにのみ強電界が作用して電子が放出される。つまり、図９に示した構成の電子源１０は、表面電極７と表面電極７下のドリフト部６ａと下部配線１２ａのうちドリフト部６ａに重なる部分（図８の構成における下部電極１２に相当する）とからなる電子源素子を表面電極７の数だけ備えていることになり、電圧を印加するバス電極２５と下部配線１２ａとの組を選択することによって所望の電子源素子から電子を放出させることが可能になる。なお、下部配線１２ａは、長手方向の両端部上にそれぞれパッド２７が形成されている。また、バス電極２５は長手方向の両端部でそれぞれパッド２８に接続されている。
【００１２】
ところで、図９に示した電子源１０では、バス電極２５とそのバス電極２５に接続された表面電極７との間に過電流が流れると、選択した格子点に対応したドリフト部６ａから過剰に電子が放出されたり、選択した格子点に対応したドリフト部６ａの絶縁破壊が生じて下部配線１２ａと表面電極７との間に短絡電流が流れたりして、ドリフト部６ａ、表面電極７、下部配線１２ａの発熱により温度が高くなって、電子源１０全体として劣化が進んでしまう。すなわち、選択した格子点に対応したドリフト部６ａ、表面電極７、下部配線１２ａに限らず、選択していない格子点に対応したドリフト部６ａ、表面電極７、下部配線１２ａの劣化を引き起こしてしまう。また、絶縁破壊の起こったドリフト部６ａからは過剰な電子が放出されるので、ディスプレイでは特定の画素の輝度が異常に高くなってしまうとともに発光輝度の面内ばらつきが大きくなってしまう。
【００１３】
そこで、図９に示した構成の電子源１０では、表面電極７とバス電極２５との間に表面電極７に流れる電流を制限する導電性材料からなる抵抗体８ａ（図１０参照）を介在させてある。ここに、抵抗体８ａは、過電流が流れたときに断線する程度に熱容量を小さくしてある。したがって、図９に示した構成の電子源１０では、特定の表面電極７に過電流が流れるとその表面電極７とバス電極２５との間に介在した抵抗体８ａが断線するから、特定の表面電極７に過電流が流れ続けるのを防止でき、発熱による劣化範囲の拡大が防止されて、信頼性を高めることができる。要するに、表面電極７とバス電極２５との間に表面電極７に流れる電流を制限する抵抗体８ａが介在していることにより、バス電極２５と表面電極７との間に過電流が流れるのを制限できて、表面電極７、ドリフト部６ａ、下部配線１２ａに過電流が流れるのを制限することができ、発熱温度が高くなるのを抑制できるから、劣化範囲が拡大してしまうのを防止することができ、信頼性を高めることができる。
【００１４】
【特許文献１】
特開２００２−３４３２３０号公報（第５頁、図１−図３）
【００１５】
【発明が解決しようとする課題】
しかしながら、上述の図９に示した構成の電子源１０では、抵抗体８ａが絶縁性基板１１の厚み方向において下部配線１２ａに重なる位置に形成されているので、抵抗体８ａが発熱により融解した場合に下部配線１２ａの劣化を引き起こしたり、下部配線１２ａと表面電極７、バス電極２５との間の短絡を引き起こしてしまう恐れがある。また、抵抗体８ａが絶縁性基板１１の厚み方向において下部配線１２ａに重なる位置に形成されているので、下部配線１２ａが抵抗体８ａの発熱の影響を受けやすいという不具合や、電子源素子の形成領域を広くするために表面電極７とバス電極２５とを可能な限り近づけてあるので、抵抗体８ａに必要な抵抗が得られなかったり、断線した抵抗体８ａの構成材料が飛散して短絡などの不良を引き起こしてしまう恐れがある。
【００１６】
本発明は上記事由に鑑みて為されたものであり、その目的は、ディスプレイの電子源として利用でき信頼性が高い電子源を提供することにある。
【００１７】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、基板の一表面側に列設された複数の下部配線と、基板の前記一表面側において下部配線を覆うように形成された電子通過層と、電子通過層の上で下部配線に交差する方向および下部配線に沿った方向それぞれに列設され下部配線の一部に重なる複数の表面電極と、電子通過層の上で下部配線に交差する方向に列設された複数の表面電極を各列ごとに共通接続するバス電極と、各表面電極ごとに表面電極とバス電極との間に介在し表面電極に流れる電流を制限する抵抗体とを備え、各抵抗体を基板の厚み方向において下部配線に重ならないように配設してなることを特徴とするものであり、各抵抗体を基板の厚み方向において下部配線に重ならないように配設してあることにより、抵抗体が発熱により融解した場合に下部配線の劣化を引き起こしたり、下部配線と表面電極、バス電極との間の短絡を引き起こしてしまうのを防止することができるとともに、抵抗体が従来のように下部配線に重なる位置に形成されている場合に比べて抵抗体から下部配線への熱の影響を受けにくくでき、しかも、表面電極とバス電極との間の距離を小さくしながらも抵抗体に必要な抵抗を得ることが可能となり、また、断線した抵抗体の構成材料の飛散による短絡などの不良が起こりにくくなるから、信頼性が高くなる。なお、請求項１の発明の構成では、基板の一表面側に列設された複数の下部配線と、電子通過層の上に形成された複数の表面電極との間に電子通過層が挟まれているから、バス電極と下部配線との組を適宜選択して選択した組間に電圧を印加することにより、選択されたバス電極において下部配線との交点に相当する部位に近接した表面電極下の電子通過層にのみ強電界が作用して電子が放出されるので、ディスプレイの電子源として利用できる。
【００１８】
請求項２の発明は、請求項１の発明において、前記抵抗体は、前記表面電極との接続部の幅が他の部位に比べて幅広に形成されているので、前記下部配線に重なる領域近傍での前記抵抗体の融解を防止することができ、信頼性をより高めることができる。
【００１９】
請求項３の発明は、請求項１または請求項２の発明において、前記抵抗体は、前記電子通過層の上で蛇行した形状に形成されているので、前記抵抗体の電流経路の長さを長くすることができて所望の抵抗値を得やすくなり、前記抵抗体の材料の選択肢が多くなる。
【００２０】
請求項４の発明は、請求項１ないし請求項３の発明において、前記抵抗体は、前記下部配線と同一の導電性材料により形成されているので、前記抵抗体の材料として新たな材料を用意する必要がなくなる。また、前記抵抗体を前記下部電極と同一面内に形成するようにすれば、前記抵抗体を前記下部配線と同時に形成することが可能となり、前記抵抗体と前記下部配線との相対的な位置精度を高めることができる。
【００２１】
請求項５の発明は、請求項１ないし請求項４の発明において、前記電子通過層は、少なくとも前記各表面電極それぞれと重なる部位に、ナノメータオーダの多数の半導体微結晶と、各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜とを有するので、前記電子通過層に印加された電界の大部分は絶縁膜に集中的にかかり、前記下部配線から前記電子通過部に注入された電子が絶縁膜にかかっている強電界により加速され前記表面電極へ向かってドリフトするから、電子放出効率を向上させることができる。
【００２２】
請求項６の発明は、請求項１ないし請求項４の発明において、前記電子通過層は、少なくとも前記各表面電極それぞれと重なる部位が絶縁体層よりなるので、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）構造の電子源素子を複数備えた電子源と同様に動作し、前記電子通過部の厚さを適宜設定することで電子放出特性を向上することができる。また、請求項５の発明に比べて前記電子通過層を容易に形成することが可能になる。
【００２３】
請求項７の発明は、請求項５の発明において、前記抵抗体は、前記半導体微結晶と同一の半導体材料により形成されているので、前記抵抗体の形成を前記電子通過層の元になる半導体層の形成と同時に行うことが可能となる。
【００２４】
請求項８の発明は、請求項１ないし請求項６の発明において、前記抵抗体は、高融点材料により形成されているので、前記抵抗体の融解が起こりにくくなり、前記抵抗体を安定して機能させることができる。なお、請求項８の発明における高融点材料としては、例えば、Ｗ，Ｍｏ，Ｔａ，Ｔｉ，Ｎｂ，Ｃｒ，Ｖ，Ｚｒ，Ｈｆなどの高融点金属や、これら高融点金属の窒化物あるいは炭化物や、ｎ形多結晶シリコン、ｐ形多結晶シリコンなどが挙げられる。
【００２５】
【発明の実施の形態】
（実施形態１）
本実施形態の電子源１０は、図１に示すように、絶縁性を有するガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の帯板状の導電性層（例えば、タングステン膜、クロム膜などの金属膜や、ＩＴＯ膜や、ｎ形多結晶シリコン層などの低抵抗半導体層など）よりなる下部配線１２ａと、下部配線１２ａに重なる形で形成された複数の複合ナノ結晶層（後述の第２の複合ナノ結晶層）よりなるドリフト部６ａおよびドリフト部６ａの間を埋めるノンドープの多結晶シリコン層よりなる分離部６ｂとを有する強電界ドリフト層６と、各ドリフト部６ａそれぞれに積層された複数の表面電極７と、強電界ドリフト層６の上で下部配線１２ａに交差する方向に列設された複数の表面電極７を各列ごとに共通接続した複数のバス電極２５とを備えている。ここにおいて、表面電極は、強電界ドリフト層６の上で下部配線１２ａに交差する方向および下部配線１２ａに沿った方向（下部配線１２ａに平行な方向）それぞれに列設されており、バス電極２５は、ドリフト部６ａおよび分離部６ｂに跨って下部配線１２ａに交差する方向に列設されている。なお、本実施形態では、絶縁性基板１１が基板を構成している。また、本実施形態では、ドリフト部６ａが電子の通過する電子通過部を構成するとともに、強電界ドリフト層６が電子通過層を構成しており、電子通過層における電子通過部を電子が下部配線１２ａから表面電極７へ向かって通過する。なお、電子通過層の全てをドリフト部６ａにより構成してもよい。
【００２６】
表面電極７の表面が酸化などの変質を起こすと電子放出効率が減少するので、表面電極７には化学的に安定な貴金属薄膜（例えば、金薄膜）が採用されている。なお、表面電極７の厚さ寸法は１０ｎｍ以下に設定されている。
【００２７】
バス電極２５には抵抗が低い材料（例えば、アルミニウム、銀、銅、金、あるいはそれらの合金など）が採用されている。ここにおいて、バス電極２５は電子をトンネルさせる必要がないので、表面電極７に比べて膜厚を厚くすることができ、低抵抗化を図ることができる。
【００２８】
ところで、ドリフト部６ａは、絶縁性基板１１の上記一表面側に下部配線１２ａを形成した後に絶縁性基板１１の上記一表面側に強電界ドリフト層６の元となる半導体層であるノンドープの多結晶シリコン層を堆積させ、当該多結晶シリコン層の一部に後述のナノ結晶化プロセスおよび酸化プロセスを行うことにより形成されており、図３に示すように、少なくとも、下部配線１２ａの表面側に列設された柱状の多結晶シリコンのグレイン（半導体結晶）５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在する多数のナノメータオーダのシリコン微結晶（半導体微結晶）６３と、シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４とから構成されると考えられる。ここに、各グレイン５１は、下部電極１２の厚み方向に延びている（つまり、絶縁性基板１１の厚み方向に延びている）。
【００２９】
なお、上述のナノ結晶化プロセスでは、例えば、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液を用い、下部配線１２ａを陽極とし、電解液中において上記多結晶シリコン層に白金電極よりなる陰極を対向配置して、５００Ｗのタングステンランプからなる光源により上記多結晶シリコン層の主表面に光照射を行いながら、電源から陽極と陰極との間に定電流（例えば、電流密度が１２ｍＡ／ｃｍ２の電流）を所定時間（例えば、１０秒）だけ流すことによって、多結晶シリコンのグレイン５１およびシリコン微結晶６３を含む第１の複合ナノ結晶層をドリフト部６ａの形成予定領域に形成する。また、上述の酸化プロセスでは、エチレングリコールからなる有機溶媒中に０．０４ｍｏｌ／ｌの硝酸カリウムからなる溶質を溶かした溶液よりなる電解液を用い、下部配線１２ａを陽極とし、電解液中において第１の複合ナノ結晶層に白金電極よりなる陰極を対向配置して、下部配線１２ａを陽極とし、電源から陽極と陰極との間に定電流（例えば、電流密度が０．１ｍＡ／ｃｍ２の電流）を流し陽極と陰極との間の電圧が２０Ｖだけ上昇するまで第１の複合ナノ結晶層を電気化学的に酸化することによって、上述のグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４を含む第２の複合ナノ結晶層からなるドリフト部６ａを形成するようになっている。ここにおいて、ノンドープの多結晶シリコン層３のうち隣り合うドリフト部６ａの間を埋める部分が上述の分離部６ｂとなる。なお、本実施形態では、上述のナノ結晶化プロセスを行うことによって形成される第１の複合ナノ結晶層においてグレイン５１、シリコン微結晶６３以外の領域はアモルファスシリコンからなるアモルファス領域となっており、ドリフト部６ａにおいてグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４以外の領域がアモルファスシリコン若しくは一部が酸化したアモルファスシリコンからなるアモルファス領域６５となっているが、ナノ結晶化プロセスの条件によってはアモルファス領域６５が孔となり、このような場合の第２の複合ナノ結晶層は従来例と同様の酸化した多孔質多結晶シリコン層と同じ構成とみなすことができる。
【００３０】
本実施形態の電子源１０は、図９に示した従来例と同様に、表面電極７と、表面電極７下のドリフト部６ａと、下部配線１２ａのうちドリフト部６ａに重なる部分（図８の構成における下部電極１２に相当する）とで構成される電子源素子を表面電極７の数だけ備えている。ここに、本実施形態における電子源素子では、次のようなモデルで電子放出が起こると考えられる。すなわち、表面電極７と下部配線１２ａとの間に表面電極７を高電位側として駆動電源から駆動電圧を印加することにより、下部配線１２ａからドリフト部６ａへ電子ｅ−が注入される。一方、ドリフト部６ａに印加された電界の大部分はシリコン酸化膜６４にかかるから、注入された電子ｅ−はシリコン酸化膜６４にかかっている強電界により加速され、ドリフト部６ａにおけるグレイン５１の間の領域を表面に向かって図３中の矢印の向き（図３における上向き）へドリフトし、表面電極７をトンネルし真空中に放出される。しかして、ドリフト部６ａでは下部配線１２ａから注入された電子がシリコン微結晶６３でほとんど散乱されることなくシリコン酸化膜６４にかかっている電界で加速されてドリフトし、表面電極７を通して放出され、ドリフト部６ａで発生した熱がグレイン５１を通して放熱されるから、電子放出時にポッピング現象が発生せず、安定して電子を放出することができる。なお、ドリフト部６ａの表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。また、本実施形態では、下部配線１２ａ上にドリフト部６ａが形成されているが、ドリフト部６ａと下部配線１２ａとの間にノンドープの多結晶シリコン層が介在していてもよい。
【００３１】
本実施形態の電子源１０では、図９に示した従来構成と同様、絶縁性基板１１の一表面上に列設された導電性材料よりなる複数の帯板状の下部配線１２ａと、強電界ドリフト層６上に形成された複数の表面電極７との間に強電界ドリフト層６のドリフト部６ａが挟まれているから、バス電極２５と下部配線１２ａとの組を適宜選択して選択した組間に電圧を印加することにより、選択されたバス電極２５において下部配線１２ａとの交点に相当する部位に近接した表面電極７下のドリフト部６ａにのみ強電界が作用して電子が放出される。つまり、本実施形態の電子源１０は、表面電極７と表面電極７下のドリフト部６ａと下部配線１２ａのうち表面電極７およびドリフト部６ａに重なる部分（図８の構成における下部電極１２に相当する）とからなる電子源素子を表面電極７の数だけ備えていることになり、電圧を印加するバス電極２５と下部配線１２ａとの組を選択することによって所望の電子源素子から電子を放出させることが可能になる。なお、下部配線１２ａは、長手方向の両端部上にそれぞれパッド２７が形成されている。また、バス電極２５は長手方向の両端部でそれぞれパッド２８に接続されている。
【００３２】
また、本実施形態の電子源１０では、図１および図２に示すように、強電界ドリフト層６の上において表面電極７とバス電極２５の間に介在し表面電極７に流れる電流を制限する導電性材料よりなる抵抗体１８を表面電極７ごとに備えている。言い換えれば、表面電極７とバス電極２５とは導電性材料からなる抵抗体１８を介して繋がれて電気的に接続されている。なお、本実施形態の電子源１０では、表面電極７とバス電極２５との間に挿入された抵抗体１８により電子源素子に流れる最大電流値が制限されるので、表面電極７、ドリフト部６ａ、下部配線１２ａに過電流が流れるのを防止でき、発熱温度が高くなるのを抑制できるから、劣化範囲が拡大してしまうのを防止することができ、信頼性を高めることができる。
【００３３】
ここにおいて、本実施形態では、各抵抗体１８を絶縁性基板１１の厚み方向において下部配線１２ａに重ならないように配設している点に特徴がある。
【００３４】
しかして、本実施形態の電子源１０では、各抵抗体１８を絶縁性基板１１の厚み方向において下部配線１２ａに重ならないように配設してあることにより、抵抗体１８が発熱により融解した場合に下部配線１２ａの劣化を引き起こしたり、下部配線１２ａと表面電極７、バス電極２５との間の短絡を引き起こしてしまうのを防止することができるとともに、図９の従来例のように抵抗体８ａが下部配線１２ａに重なる位置に形成されている場合に比べて抵抗体１８から下部配線１２ａへの熱の影響を受けにくくできる。しかも、電子源素子の形成領域を広くする（電子が放出される表面電極７の表面積を大きくする）ために表面電極７とバス電極２５との間の距離を小さくしながらも抵抗体１８に必要な抵抗を得ることが可能となる。また、抵抗体１８が断線したとしても抵抗体１８の構成材料の飛散による短絡などの不良が起こりにくくなるから、信頼性が高くなる。
【００３５】
また、本実施形態における電子源１０では、表面電極７とバス電極２５との間の最短距離を図９に示した従来構成と同じ値に設定した場合、抵抗体１８において電流が流れる経路の長さを従来の抵抗体８ａ（図１０参照）において電流が流れる経路の長さに比べて長くすることができ、所望の抵抗値を得やすくなり、抵抗体１８の材料の選択肢が多くなる。
【００３６】
また、抵抗体１８は、一端部１８ａの一部が表面電極７に重なる形で表面電極７に接続され他端部１８ｂがバス電極２５に接続されているが、表面電極７との接続部である上記一端部１８ａの幅が他の部位に比べて幅広に形成されているので、下部配線１２ａに重なる領域近傍での抵抗体１８の融解を防止することができ、信頼性をより高めることができる。また、本実施形態の電子源１０では、隣り合うドリフト部６ａ間がノンドープの多結晶シリコン層からなる分離部６ｂにより絶縁されているので、隣り合うドリフト部６ａの間の部位を通して電子が放出されるようなクロストークを防ぐことができる。
【００３７】
また、バス電極２５と表面電極７との間に挿入された抵抗体１８は、電子源素子の抵抗と直列の関係にあり、同じバス電極２５に共通接続された複数の電子源素子の電気的特性のばらつきを低減することができる。
【００３８】
ところで、図１および図２に示した例では、表面電極７の平面形状が矩形状であって、抵抗体１８の平面形状をＬ字状とし、下部電極１２ａの長手方向に平行な部分の長さがバス電極２５に平行な部分の長さに比べて長くなっているが、図４に示すように、抵抗体１８の平面形状を蛇行した形状としてもよい。図４に示すように抵抗体１８の平面形状を蛇行した形状にすれば、図２のようなＬ字状の形状の場合に比べて抵抗体１８の電流経路の長さを長くすることができて所望の抵抗値を得やすくなり、抵抗体１８の材料の選択肢がさらに多くなるという利点がある。ここにおいて、抵抗体１８の材料として、例えば、導電体の中で比較的抵抗が高く融点が高い高融点材料（例えば、Ｗ，Ｍｏ，Ｔａ，Ｔｉ，Ｎｂ，Ｃｒ，Ｖ，Ｚｒ，Ｈｆなどの高融点金属や、これら高融点金属の窒化物あるいは炭化物や、ｎ形多結晶シリコン、ｐ形多結晶シリコンなど）を採用すれば、抵抗体１８が安定に機能することになる。なお、抵抗体１８の材料としては高融点材料以外の材料を採用してもよい。
【００３９】
（実施形態２）
本実施形態の基本構成は実施形態１と略同じであって、図５および図６に示すように、表面電極７とバス電極２５との間に挿入する抵抗体１８が絶縁性基板１１の上記一表面上において下部配線１２ａと離間して平行に配置され、分離部６ｂにより覆われている点などが相違する。ここにおいて、抵抗体１８は、下部配線１２ａと同じ材料（例えば、タングステンなど）を構成材料としており、絶縁性基板１１の上記一表面上へ下部配線１２ａと同時に形成されている。したがって、絶縁性基板１１の厚み方向における下部配線１２ａの厚さと抵抗体１８の厚さは略同じとなっている。
【００４０】
また、抵抗体１８は、分離部６ｂにおいて抵抗体１８の一端部１８ａに対応した部位に開孔したコンタクトホール１６ａを通して一端部１８ａが表面電極７と電気的に接続されている。ここに、本実施形態における表面電極７には、抵抗体１８の一端部１８ａとの電気的接続のための接続部７ａが連続一体に形成されており、接続部７ａの一部がコンタクトホール１６ａに埋め込まれている。また、抵抗体１８の他端部１８ｂは、分離部６ｂにおいて抵抗体１８の他端部１８ｂに対応した部位に開孔したコンタクトホール１６ｂに一部が埋め込まれた接続部２６を介してバス電極２５と電気的に接続されている。各接続部７ａ，２６は表面電極７と同じ材料を構成材料としており、表面電極７と同時に形成してある。なお、他の構成は実施形態１と同じであるから図示および説明を省略する。
【００４１】
しかして、本実施形態では、実施形態１と同様に、抵抗体１８を絶縁性基板１１の厚み方向において重ならないように配設していることにより、ディスプレイに用いる電子源としての信頼性を高めることができるのは勿論のこと、抵抗体１８が下部配線１２ａと同一の材料により形成されていることにより、抵抗体１８の材料として新たな材料を用意する必要がなくなるという利点がある。また、抵抗体１８と下部配線１２ａとと絶縁性基板１１の上記一表面上に同時に形成しているので、抵抗体１８を形成する工程と下部配線１２ａを形成する工程とが別工程である場合に比べて、抵抗体１８と下部配線１２ａとの相対的な位置精度を高めることができるという利点がある。しかも、抵抗体１８の膜厚の許容範囲を大きくできるので、所望の抵抗値を容易に得ることが可能となる。
【００４２】
なお、本実施形態では、抵抗体１８を下部配線１２ａと同じ材料により形成しているが、抵抗体１８を実施形態１で説明した半導体微結晶たるシリコン微結晶６３（図３参照）と同一の半導体材料（シリコン）により形成してもよく、当該半導体材料を採用した場合には抵抗体１８の形成を電子通過部たるドリフト部６ａの元になる半導体層（ノンドープの多結晶シリコン層）の形成と同時に行うことが可能となる。
【００４３】
ところで、上記各実施形態では、基板として絶縁性を有するガラス基板を用いているが、ガラス基板に限らず、例えば、絶縁性を有するセラミック基板を用いてもよい。
【００４４】
また、上記各実施形態では、ノンドープの多結晶シリコン層に対してナノ結晶化プロセスを行って、その後、酸化プロセスを行うことにより強電界ドリフト層６を形成しているが、多結晶シリコン層の代わりに他の半導体層を採用してもよい。また、上記各実施形態では、シリコン酸化膜６４が絶縁膜を構成しており絶縁膜の形成に酸化プロセスを採用しているが、酸化プロセスの代わりに窒化プロセスないし酸窒化プロセスを採用してもよく、窒化プロセスを採用した場合には図３にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となり、酸窒化プロセスを採用した場合には各シリコン酸化膜５２，６４がシリコン酸窒化膜となる。
【００４５】
また、上述の各実施形態では、図３に示す構成を有するドリフト部６ａ（上記第２の複合ナノ結晶層）が電子通過部を構成しているが、電子通過部（あるいは電子通過層）として例えばＡｌ２Ｏ３，ＳｉＯ２などからなる絶縁体層を採用してもよく、当該絶縁性層と下部配線１２ａとの間に別途の半導体層を設けた場合にはＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造の電子源素子を多数備えた電子源と同様に動作し、別途の半導体層を設けていない場合にはＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）構造の電子源素子を多数備えた電子源と同様に動作し、両者とも電子通過部（あるいは電子通過層）の厚さを適宜設定することで電子放出特性を向上することができる。しかも、電子通過部（あるいは電子通過層）を容易に形成することが可能になる。また、上記各実施形態における電子源素子やＭＩＳ構造の電子源素子やＭＩＭ構造の電子源素子は、いわゆるスピント型の電子源素子のように微小突起の先端から電子線を放射させる電子源素子と比較して、電子源素子に流れる電流が大きいので、抵抗体１８を設けたことによる電子源素子の電子放出特性の均一性の向上効果が大きい。
【００４６】
【発明の効果】
請求項１の発明は、基板の一表面側に列設された複数の下部配線と、基板の前記一表面側において下部配線を覆うように形成された電子通過層と、電子通過層の上で下部配線に交差する方向および下部配線に沿った方向それぞれに列設され下部配線の一部に重なる複数の表面電極と、電子通過層の上で下部配線に交差する方向に列設された複数の表面電極を各列ごとに共通接続するバス電極と、各表面電極ごとに表面電極とバス電極との間に介在し表面電極に流れる電流を制限する抵抗体とを備え、各抵抗体を基板の厚み方向において下部配線に重ならないように配設してなるものであり、各抵抗体を基板の厚み方向において下部配線に重ならないように配設してあることにより、抵抗体が発熱により融解した場合に下部配線の劣化を引き起こしたり、下部配線と表面電極、バス電極との間の短絡を引き起こしてしまうのを防止することができるとともに、抵抗体が従来のように下部配線に重なる位置に形成されている場合に比べて抵抗体から下部配線への熱の影響を受けにくくでき、しかも、表面電極とバス電極との間の距離を小さくしながらも抵抗体に必要な抵抗を得ることが可能となり、また、断線した抵抗体の構成材料の飛散による短絡などの不良が起こりにくくなるから、信頼性が高くなるという効果がある。
【００４７】
請求項２の発明は、請求項１の発明において、前記抵抗体は、前記表面電極との接続部の幅が他の部位に比べて幅広に形成されているので、前記下部配線に重なる領域近傍での前記抵抗体の融解を防止することができ、信頼性をより高めることができるという効果がある。
【００４８】
請求項３の発明は、請求項１または請求項２の発明において、前記抵抗体は、前記電子通過層の上で蛇行した形状に形成されているので、前記抵抗体の電流経路の長さを長くすることができて所望の抵抗値を得やすくなり、前記抵抗体の材料の選択肢が多くなるという効果がある。
【００４９】
請求項４の発明は、請求項１ないし請求項３の発明において、前記抵抗体は、前記下部配線と同一の導電性材料により形成されているので、前記抵抗体の材料として新たな材料を用意する必要がなくなるという効果がある。また、前記抵抗体を前記下部電極と同一面内に形成するようにすれば、前記抵抗体を前記下部配線と同時に形成することが可能となり、前記抵抗体と前記下部配線との相対的な位置精度を高めることができるという利点がある。
【００５０】
請求項５の発明は、請求項１ないし請求項４の発明において、前記電子通過層は、少なくとも前記各表面電極それぞれと重なる部位に、ナノメータオーダの多数の半導体微結晶と、各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜とを有するので、前記電子通過層に印加された電界の大部分は絶縁膜に集中的にかかり、前記下部配線から前記電子通過部に注入された電子が絶縁膜にかかっている強電界により加速され前記表面電極へ向かってドリフトするから、電子放出効率を向上させることができるという効果がある。また、いわゆるスピント型の電子源素子のように微小突起の先端から電子線を放射させる電子源素子と比較して、前記電子源素子に流れる電流が大きいので、前記抵抗体を設けたことによる電子源素子の電子放出特性の均一性の向上効果が大きい。
【００５１】
請求項６の発明は、請求項１ないし請求項４の発明において、前記電子通過層は、少なくとも前記各表面電極それぞれと重なる部位が絶縁体層よりなるので、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）構造の電子源素子を複数備えた電子源と同様に動作し、前記電子通過層の厚さを適宜設定することで電子放出特性を向上することができるという効果がある。また、請求項５の発明に比べて前記電子通過層を容易に形成することが可能になる。また、いわゆるスピント型の電子源素子のように微小突起の先端から電子線を放射させる電子源素子と比較して、前記電子源素子に流れる電流が大きいので、前記抵抗体を設けたことによる電子源素子の電子放出特性の均一性の向上効果が大きい。
【００５２】
請求項７の発明は、請求項５の発明において、前記抵抗体は、前記半導体微結晶と同一の半導体材料により形成されているので、前記抵抗体の形成を前記電子通過層の元になる半導体層の形成と同時に行うことが可能となるという効果がある。
【００５３】
請求項８の発明は、請求項１ないし請求項６の発明において、前記抵抗体は、高融点材料により形成されているので、前記抵抗体の融解が起こりにくくなり、前記抵抗体を安定して機能させることができるという効果がある。
【図面の簡単な説明】
【図１】実施形態１を示す概略斜視図である。
【図２】同上の要部平面図である。
【図３】同上の動作説明図である。
【図４】同上の他の構成例を示す要部平面図である。
【図５】実施形態２を示す要部平面図である。
【図６】同上を示し、図５のＡ−Ａ’断面図である。
【図７】従来例を示す電界放射型電子源の動作説明図である。
【図８】他の従来例を示す電界放射型電子源の動作説明図である。
【図９】同上を応用したディスプレイ用の電子源の概略斜視図である。
【図１０】同上の要部平面図である。
【符号の説明】
６  強電界ドリフト層
６ａ  ドリフト部
６ｂ  分離部
７  表面電極
１０  電子源
１１  絶縁性基板
１２ａ  下部配線
１８  抵抗体
２５  バス電極
２７  パッド
２８  パッド
【図１】
2004234917.tif 000003
【図２】
2004234917.tif 000004
【図３】
2004234917.tif 000005
【図４】
2004234917.tif 000006
【図５】
2004234917.tif 000007
【図６】
2004234917.tif 000008
【図７】
2004234917.tif 000009
【図８】
2004234917.tif 000010
【図９】
2004234917.tif 000011
【図１０】
2004234917.tif 000012