(57)【要約】【課題】オルタネート信号Ｃｂ／Ｃｒを分離することなく、そのサンプリングレートを変換するとともに、輝度信号Ｙのサンプリングレートも変換する。【解決手段】ＳＲＣ５１に入力された輝度信号Ｙは、スイッチ６８の端子ａに供給され、オルタネート信号Ｃｂ／Ｃｒは、端子ｂに供給される。端子ａにスイッチングされたときに出力された輝度信号には、フィルタ係数Ｔ１乃至Ｔ８が乗算され、それらの積が加算部７０乃至７２，７４乃至７６および７８によって加算され、レジスタ７９に保持される。端子ｂにスイッチングされたときに出力された色差信号には、それぞれ対応するフィルタ係数Ｔ１乃至Ｔ８が乗算され、奇数番目のものは加算されてレジスタ７３に保持される。また、偶数番目のものは加算されてレジスタ７７に保持される。本発明は、例えばテレビジョン受像機に適用することが可能である。【選択図】　　　図３
2004015144.tif 000002
【特許請求の範囲】
【請求項１】
映像信号のサンプリングレートを変換する映像信号処理装置において、
オルタネート色差信号の構成要素を所定の数だけ保持し、それらを同時に出力する第１の保持手段と、
前記第１の保持手段によって同時に出力された前記オルタネート色差信号の構成要素のうち、奇数番目の構成要素に対し、第１の係数群を乗算する第１の乗算手段と、
前記第１の保持手段によって同時に出力された前記オルタネート色差信号の構成要素のうち、偶数番目の構成要素に対し、第２の係数群を乗算する第２の乗算手段と、
前記第１の乗算手段の乗算結果を加算する第１の加算手段と、
前記第２の乗算手段の乗算結果を加算する第２の加算手段と、
前記第１の加算手段の加算結果と前記第２の加算手段の加算結果とを交互に配置する配置手段と
を含むことを特徴とする映像信号処理装置。
【請求項２】
前記第１および第２の係数群のそれぞれの合計は１である
ことを特徴とする請求項１に記載の映像信号処理装置。
【請求項３】
輝度信号の構成要素を所定の数だけ保持し、それらを同時に出力する第２の保持手段と、
前記第１の加算手段の加算結果と前記第２の加算手段の加算結果とを加算する第３の加算手段とをさらに含み、
前記第１の乗算手段は、前記第２の保持手段によって同時に出力された前記輝度信号の構成要素のうち、奇数番目の構成要素に対しても、前記第１の係数群を乗算し、
前記第２の乗算手段は、前記第２の保持手段によって同時に出力された前記輝度信号の構成要素のうち、偶数番目の構成要素に対しても、前記第２の係数群を乗算する
ことを特徴とする請求項１に記載の映像信号処理装置。
【請求項４】
配置手段は、前記映像信号の水平同期信号を初期化のトリガとして、前記第１の加算手段の加算結果と前記第２の加算手段の加算結果とを交互に配置する
ことを特徴とする請求項１に記載の映像信号処理装置。
【請求項５】
映像信号のサンプリングレートを変換する映像信号処理装置の映像信号処理方法において、
オルタネート色差信号の構成要素を所定の数だけ保持し、それらを同時に出力する第１の保持ステップと、
前記第１の保持ステップの処理によって同時に出力された前記オルタネート色差信号の構成要素のうち、奇数番目の構成要素に対し、第１の係数群を乗算する第１の乗算ステップと、
前記第１の保持ステップの処理によって同時に出力された前記オルタネート色差信号の構成要素のうち、偶数番目の構成要素に対し、第２の係数群を乗算する第２の乗算ステップと、
前記第１の乗算ステップの処理での乗算結果を加算する第１の加算ステップと、
前記第２の乗算ステップの処理での乗算結果を加算する第２の加算ステップと、
前記第１の加算ステップの処理での加算結果と前記第２の加算ステップの処理での加算結果とを交互に配置する配置ステップと
を含むことを特徴とする映像信号処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、映像信号処理装置および方法に関し、特に、複合映像信号のサンプリングレートを変換する場合に用いて好適な映像信号処理装置および方法に関する。
【０００２】
【従来の技術】
複合映像信号（ＣＶＢＳ信号等）に対し、例えば、走査線の数を増加して解像度を上げるようなディジタル画像処理を施す場合、当該ディジタル画像処理を施す前処理として、複合映像信号に含まれる輝度信号Ｙ、および色差信号Ｃｂ，Ｃｒが交互に配置されたオルタネート信号Ｃｂ／Ｃｒのサンプリングレートを、クロマロックされている状態（カラーバースト信号にロックしているバーストロッククロック信号に同期した状態）から、ラインロックされている状態（水平あるいは垂直同期信号にロックしているラインロッククロック信号に同期した状態）に変換する処理が必要となる。
【０００３】
図１は、複合映像信号に含まれる輝度信号Ｙ、およびオルタネート信号Ｃｂ／Ｃｒのサンプリングレートを、クロマロックされている状態からラインロックされている状態に変換するサンプリングレートコンバータ（以下、ＳＲＣと記述する）の従来の構成例を示している。
【０００４】
このＳＲＣは、オルタネート信号Ｃｂ／Ｃｒのサンプリングレートを変換するＣｂ／Ｃｒ用ＳＲＣ１、および輝度信号Ｙのサンプリングレートを変換する輝度信号用ＳＲＣ２９から構成される。
【０００５】
オルタネート信号Ｃｂ／Ｃｒは、Ｃｂ／Ｃｒ用ＳＲＣ１により、そのサンプリングレートが変換される。一方、輝度信号Ｙは、輝度信号用ＳＲＣ２９により、そのサンプリングレートが変換される。
【０００６】
Ｃｂ／Ｃｒ用ＳＲＣ１の動作について説明する。Ｃｂ／Ｃｒ用ＳＲＣ１に入力されたオルタネート信号Ｃｂ／Ｃｒは、スイッチ２により、色差信号Ｃｂと色差信号にＣｒに分離され、色差信号Ｃｂが遅延部（Ｚ−１）３に振り分けられ、色差信号Ｃｒが遅延部７に振り分けられる。
【０００７】
遅延部３に振り分けられた色差信号Ｃｂは、次の色差信号Ｃｂが入力されるまで保持され、次の色差信号Ｃｂが入力された場合、後段の遅延部４およびスイッチ１１の端子１１ａに出力される。同様に、遅延部４乃至６に入力された色差信号Ｃｂは、次の色差信号Ｃｂが入力されるまで保持され、次の色差信号Ｃｂが入力された場合、それぞれ、後段の遅延部５およびスイッチ１２の端子１２ａ、後段の遅延部６およびスイッチ１３の端子１３ａ、またはスイッチ１４の端子１４ａに出力される。
【０００８】
したがって、遅延部３から出力される色差信号をＣｂ（ｔ）とすれば、遅延部４乃至６から出力される色差信号は、それぞれＣｂ（ｔ−２τ），Ｃｂ（ｔ−４τ），Ｃｂ（ｔ−６τ）となる。ただし、τはサンプリング間隔である。
【０００９】
一方、遅延部７に振り分けられた色差信号Ｃｒは、次の色差信号Ｃｒが入力されるまで保持され、次の色差信号Ｃｒが入力された場合、後段の遅延部８およびスイッチ１１の端子１１ｂに出力される。同様に、遅延部８乃至１０に入力された色差信号Ｃｒは、次の色差信号Ｃｒが入力されるまで保持され、次の色差信号Ｃｒが入力された場合、それぞれ、後段の遅延部９およびスイッチ１２の端子１２ｂ、後段の遅延部１０およびスイッチ１３の端子１３ｂ、またはスイッチ１４の端子１４ｂに出力される。
【００１０】
したがって、遅延部７から出力される色差信号をＣｒ（ｔ−τ）とすれば、遅延部８乃至１０から出力される色差信号は、それぞれＣｒ（ｔ−３τ），Ｃｒ（ｔ−５τ），Ｃｒ（ｔ−７τ）となる。
【００１１】
スイッチ１１乃至１４は、同時に、ラインロッククロック信号に同期してスイッチングされる。これにより、スイッチ１１乃至１４は、同時に、４つの色差信号Ｃｂ（ｔ），Ｃｂ（ｔ−２τ），Ｃｂ（ｔ−４τ）およびＣｂ（ｔ−６τ）、または４つの色差信号Ｃｒ（ｔ），Ｃｒ（ｔ−τ），Ｃｒ（ｔ−３τ），Ｃｒ（ｔ−５τ）およびＣｒ（ｔ−７τ）を交互に出力することになる。
【００１２】
スイッチ１１乃至１４から出力された４つの色差信号Ｃｂ（ｔ），Ｃｂ（ｔ−２τ），Ｃｂ（ｔ−４τ）およびＣｂ（ｔ−６τ）、または色差信号Ｃｒ（ｔ），Ｃｒ（ｔ−τ），Ｃｒ（ｔ−３τ），Ｃｒ（ｔ−５τ）およびＣｒ（ｔ−７τ）は、それぞれ乗算部１５乃至１８によって所定の係数が乗算された後、加算器１９乃至２１によって加算されることにより、色差信号Ｃｂ’またはＣｒ’に変換されてスイッチ２２に入力される。
【００１３】
スイッチ２２は、ラインロッククロック信号に同期してスイッチングされる。これにより、色差信号Ｃｂ’は遅延部２３に入力される。一方、色差信号Ｃｒ’は遅延部２４に入力される。
【００１４】
遅延部２３に入力された色差信号Ｃｂ’は、次の色差信号Ｃｂ’が入力されるまで保持された後、図２Ａに示すタイミングで、スイッチ２９の端子２９ａに出力される。一方、遅延部２４に入力された色差信号Ｃｒ’は、次の色差信号Ｃｒ’が入力されるまで保持された後、色差信号Ｃｂ’と時間的位相を揃えるため、図２Ｂに示すタイミングで、補間フィルタ２５に出力されて直線補間され（具体的には、先行する色差信号Ｃｒ’と加算された後に１／２が乗算され）、図２Ｃに示すタイミングで、スイッチ２９の端子２９ａに出力される。スイッチ２９は、ラインロッククロック信号に同期したタイミングでスイッチングされる。
【００１５】
これにより、図２Ｄに示すように、遅延部２３に保持された色差信号Ｃｂ’と、補間フィルタ２５が出力する色差信号Ｃｒ’が交互に配置された、サンプリングレートがラインロックされた状態のオルタネート信号Ｃｂ’／Ｃｒ’が生成されることとなる。
【００１６】
【発明が解決しようとする課題】
上述したように、従来のＳＲＣでは、オルタネート信号Ｃｂ／Ｃｒを色差信号Ｃｂ，Ｃｒに分離し、サンプリングレートを変換した後、再び合成してオルタネート信号Ｃｂ’／Ｃｒ’に戻しているので、この分離と合成に係る処理が無駄である課題があった。
【００１７】
また、オルタネート信号Ｃｂ／Ｃｒ用ＳＲＣ１の他、輝度信号Ｙ用ＳＲＣ２９を設ける必要があるので、回路規模が大きくなってしまう課題があった。
【００１８】
さらに、サンプリングレートが変化された色差信号Ｃｂ’，Ｃｒ’の一方（図１の場合、色差信号Ｃｒ’）に、他方との時間的位相を揃えるための直線補間処理を施す必要がある。このために、補間フィルタ２５が必要となるだけでなく、サンプリングレートが変化された色差信号Ｃｂ’，Ｃｒ’の一方にだけ直線補間処理を施すことに起因して、特性に偏りが生じてしまう課題があった。
【００１９】
本発明はこのような状況に鑑みてなされたものであり、オルタネート信号Ｃｂ／Ｃｒを分離することなく、そのサンプリングレートを変換することができ、かつ、輝度信号Ｙのサンプリングレートも変換することができるＳＲＣを実現することを目的とする。
【００２０】
【課題を解決するための手段】
本発明の映像信号処理装置は、オルタネート色差信号の構成要素を所定の数だけ保持し、それらを同時に出力する第１の保持手段と、第１の保持手段によって同時に出力されたオルタネート色差信号の構成要素のうち、奇数番目の構成要素に対し、第１の係数群を乗算する第１の乗算手段と、第１の保持手段によって同時に出力されたオルタネート色差信号の構成要素のうち、偶数番目の構成要素に対し、第２の係数群を乗算する第２の乗算手段と、第１の乗算手段の乗算結果を加算する第１の加算手段と、第２の乗算手段の乗算結果を加算する第２の加算手段と、第１の加算手段の加算結果と第２の加算手段の加算結果とを交互に配置する配置手段とを含むことを特徴とする。
【００２１】
前記第１および第２の係数群のそれぞれの合計は１であるようにすることができる。
【００２２】
本発明の映像信号処理装置は、輝度信号の構成要素を所定の数だけ保持し、それらを同時に出力する第２の保持手段と、第１の加算手段の加算結果と第２の加算手段の加算結果とを加算する第３の加算手段とをさらに含むことができ、前記第１の乗算手段は、第２の保持手段によって同時に出力された輝度信号の構成要素のうち、奇数番目の構成要素に対しても、第１の係数群を乗算し、前記第２の乗算手段は、第２の保持手段によって同時に出力された輝度信号の構成要素のうち、偶数番目の構成要素に対しても、第２の係数群を乗算するようにすることができる。
【００２３】
前記配置手段は、映像信号の水平同期信号を初期化のトリガとして、第１の加算手段の加算結果と第２の加算手段の加算結果とを交互に配置するようにすることができる。
【００２４】
本発明の映像信号処理方法は、オルタネート色差信号の構成要素を所定の数だけ保持し、それらを同時に出力する第１の保持ステップと、第１の保持ステップの処理によって同時に出力されたオルタネート色差信号の構成要素のうち、奇数番目の構成要素に対し、第１の係数群を乗算する第１の乗算ステップと、第１の保持ステップの処理によって同時に出力されたオルタネート色差信号の構成要素のうち、偶数番目の構成要素に対し、第２の係数群を乗算する第２の乗算ステップと、第１の乗算ステップの処理での乗算結果を加算する第１の加算ステップと、第２の乗算ステップの処理での乗算結果を加算する第２の加算ステップと、第１の加算ステップの処理での加算結果と第２の加算ステップの処理での加算結果とを交互に配置する配置ステップとを含むことを特徴とする。
【００２５】
本発明の映像信号処理装置および方法においては、同時に出力されたオルタネート色差信号の構成要素のうち、奇数番目の構成要素に対し、第１の係数群が乗算されて加算され、同時に出力されたオルタネート色差信号の構成要素のうち、偶数番目の構成要素に対し、第２の係数群が乗算されて加算され、それぞれの加算結果が交互に配置される。
【００２６】
【発明の実施の形態】
本発明を適用したＳＲＣの構成例について、図３を参照して説明する。このＳＲＣ５１は、複合映像信号に含まれる輝度信号Ｙおよび色差信号Ｃｂ，Ｃｒからなるオルタネート信号Ｃｂ／Ｃｒのサンプリングレートを、クロマロックされている状態から、ラインロックされている状態に変換するものである。
【００２７】
ＳＲＣ５１には、複合映像信号を元にして復号された輝度信号Ｙおよびオルタネート信号Ｃｂ／Ｃｒ、並びに、所定の瞬間に入力されたオルタネート信号Ｃｂ／Ｃｒが色差信号Ｃｂであるか、あるいは色差信号Ｃｒであるかを判別するためのＣｂ／Ｃｒ判別信号が入力される。
【００２８】
遅延部５２は、前段から入力される輝度信号Ｙを、次の輝度信号Ｙが入力されるまで保持した後、遅延部５３およびスイッチ６８−１の端子６８−１ａに出力する。遅延部５３は、遅延部５２から入力される輝度信号Ｙを、次の輝度信号Ｙが入力されるまで保持した後、遅延部５４およびスイッチ６８−２の端子６８−１ａに出力する。遅延部５４は、遅延部５３から入力される輝度信号Ｙを、次の輝度信号Ｙが入力されるまで保持した後、遅延部５５およびスイッチ６８−３の端子６８−３ａに出力する。遅延部５５は、遅延部５４から入力される輝度信号Ｙを、次の輝度信号Ｙが入力されるまで保持した後、遅延部５６およびスイッチ６８−４の端子６８−４ａに出力する。
【００２９】
遅延部５６は、遅延部５５から入力される輝度信号Ｙを、次の輝度信号Ｙが入力されるまで保持した後、遅延部５７およびスイッチ６８−５の端子６８−５ａに出力する。遅延部５７は、遅延部５６から入力される輝度信号Ｙを、次の輝度信号Ｙが入力されるまで保持した後、遅延部５８およびスイッチ６８−６の端子６８−６ａに出力する。遅延部５８は、遅延部５７から入力される輝度信号Ｙを、次の輝度信号Ｙが入力されるまで保持した後、遅延部５９およびスイッチ６８−７の端子６８−７ａに出力する。遅延部５９は、遅延部５８から入力される輝度信号Ｙを、次の輝度信号Ｙが入力されるまで保持した後、スイッチ６８−８の端子６８−８ａに出力する。
【００３０】
遅延部６０は、前段から入力されるオルタネート信号Ｃｂ／Ｃｒを、次のオルタネート信号Ｃｂ／Ｃｒが入力されるまで保持した後、遅延部６１およびスイッチ６８−１の端子６８−１ｂに出力する。遅延部６１は、遅延部６０から入力されるオルタネート信号Ｃｂ／Ｃｒを、次のオルタネート信号Ｃｂ／Ｃｒが入力されるまで保持した後、遅延部６２およびスイッチ６８−２の端子６８−２ｂに出力する。遅延部６２は、遅延部６１から入力されるオルタネート信号Ｃｂ／Ｃｒを、次のオルタネート信号Ｃｂ／Ｃｒが入力されるまで保持した後、遅延部６３およびスイッチ６８−３の端子６８−３ｂに出力する。遅延部６３は、遅延部６２から入力されるオルタネート信号Ｃｂ／Ｃｒを、次のオルタネート信号Ｃｂ／Ｃｒが入力されるまで保持した後、遅延部６４およびスイッチ６８−４の端子６８−４ｂに出力する。
【００３１】
遅延部６４は、遅延部６３から入力されるオルタネート信号Ｃｂ／Ｃｒを、次のオルタネート信号Ｃｂ／Ｃｒが入力されるまで保持した後、遅延部６５およびスイッチ６８−５の端子６８−５ｂに出力する。遅延部６５は、遅延部６４から入力されるオルタネート信号Ｃｂ／Ｃｒを、次のオルタネート信号Ｃｂ／Ｃｒが入力されるまで保持した後、遅延部６６およびスイッチ６８−６の端子６８−６ｂに出力する。遅延部６６は、遅延部６５から入力されるオルタネート信号Ｃｂ／Ｃｒを、次のオルタネート信号Ｃｂ／Ｃｒが入力されるまで保持した後、遅延部６７およびスイッチ６８−７の端子６８−７ｂに出力する。遅延部６７は、遅延部６６から入力されるオルタネート信号Ｃｂ／Ｃｒを、次のオルタネート信号Ｃｂ／Ｃｒが入力されるまで保持した後、スイッチ６８−８の端子６８−８ｂに出力する。
【００３２】
スイッチ６８−１乃至６８−８は、それぞれ、ラインロッククロック信号の２倍の速さでスイッチングし、出力を対応する乗算部６９−１乃至６９−８に供給する。
【００３３】
乗算部６９−１乃至６９−８は、それぞれ対応するスイッチ６８−１乃至６８−８の出力にフィルタ係数Ｔ１乃至Ｔ８を乗算する。
【００３４】
フィルタ係数Ｔ１乃至Ｔ８は、それぞれ、例えば２５６ポイントの位相に対応して２５６種類用意されており、乗りかえる位相に対応するものが選択されるようになされている。
【００３５】
なお、フィルタ係数Ｔ１乃至Ｔ８が選択される際、フィルタ係数Ｔ１，Ｔ３，Ｔ５およびＴ７の合計が１となり、フィルタ係数Ｔ２，Ｔ４，Ｔ６およびＴ８の合計が１となるように選択される。
【００３６】
図３に戻る。加算部７０は、乗算部６９−１の出力と乗算部６９−３の出力を加算して加算部７２に出力する。加算部７１は、乗算部６９−５の出力と乗算部６９−７の出力を加算して加算部７２に出力する。加算部７２は、加算部７０の出力と乗算部７１の出力を加算してレジスタ７３および加算部７８に出力する。スイッチ８０の端子８０ｂに接続されているレジスタ７３は、加算部７２の出力を順次上書きして記憶する。
【００３７】
加算部７４は、乗算部６９−２の出力と乗算部６９−４の出力を加算して加算部７６に出力する。加算部７５は、乗算部６９−６の出力と乗算部６９−８の出力を加算して加算部７６に出力する。加算部７６は、加算部７４の出力と乗算部７５の出力を加算してレジスタ７７および加算部７８に出力する。スイッチ８０の端子８０ａに接続されているレジスタ７７は、加算部７６の出力を順次上書きして記憶する。
【００３８】
加算部７８は、加算部７２の出力と乗算部７６の出力を加算して、レジスタ７９に出力する。レジスタ７９は、加算部７８の出力を順次上書きして記憶する。
【００３９】
スイッチ８０は、コントローラ８１からのスイッチング制御信号に従ってスイッチングすることにより、レジスタ７３，７７が記憶している値を、交互に後段に出力する。コントローラ８１は、Ｃｂ／Ｃｒ判別信号に基づき、スイッチング制御信号を生成してスイッチ８０に出力する。なお、コントローラ８１は、映像信号の水平同期信号に同期したｆｈトリガでスイッチング制御信号をリセットするようにする（例えば、端子ａ側にスイッチングするようにする）。
【００４０】
ビットシフト部８２は、レジスタ７９が記憶している値を読み出し、１ビットシフトすることによって、２で除算して後段に出力する。この出力が、サンプリングレートが変換された輝度信号Ｙ’となる。
【００４１】
次に、ＳＲＣ５１の動作について説明する。
【００４２】
ＳＲＣ５１に入力された輝度信号Ｙは、遅延部５２乃至５９によって遅延された後、スイッチ６８−１乃至６８−８それぞれの端子６８−１ａ乃至６８−８ａに供給される。これにより、遅延部５２が出力する輝度信号をＹ［ｔ］とすれば、端子６８−１ａ乃至６８−８ａには、それぞれ輝度信号Ｙ［ｔ］乃至Ｙ［ｔ＋７Δ］が同時に供給されることになる。ただし、Δは輝度信号Ｙのサンプリング間隔である。
【００４３】
一方、ＳＲＣ５１に入力されたオルタネート信号Ｃｂ／Ｃｒは、遅延部５２乃至５９によって遅延された後、スイッチ６８−１乃至６８−８それぞれの端子６８−１ｂ乃至６８−８ｂに供給される。
【００４４】
これにより、あるタイミングにおける遅延部５２が出力するオルタネート信号Ｃｂ／Ｃｒを色差信号Ｃｂ［ｔ］とすれば、端子６８−１ｂ乃至６８−８ｂには、それぞれ色差信号Ｃｂ［ｔ］，Ｃｒ［ｔ−τ］，Ｃｂ［ｔ−２τ］，Ｃｒ［ｔ−３τ］，Ｃｂ［ｔ−４τ］，Ｃｒ［ｔ−５τ］，Ｃｂ［ｔ−６τ］またはＣｒ［ｔ−７τ］が同時に供給されることになる。ただし、τは色差信号のサンプリング間隔である。
【００４５】
また、次のタイミングにおいて、端子６８−１ｂ乃至６８−８ｂには、それぞれ色差信号Ｃｒ［ｔ＋τ］，Ｃｂ［ｔ］，Ｃｒ［ｔ−τ］，Ｃｂ［ｔ−２τ］，Ｃｒ［ｔ−３τ］，Ｃｂ［ｔ−４τ］，Ｃｒ［ｔ−５τ］またはＣｂ［ｔ−６τ］が同時に供給されることになる。
【００４６】
このように、端子ａには輝度信号Ｙが供給され、端子ｂには色差信号ＣｂまたはＣｒが供給されたスイッチ６８−１乃至６８−８は、それぞれ同時に、ラインロッククロック信号の２倍の速さでスイッチングされる。
【００４７】
スイッチ６８−１乃至６８−８が端子ａにスイッチングされたとき、それぞれからは、輝度信号Ｙ［ｔ］乃至Ｙ［ｔ−７Δ］が同時に出力されることになる。
【００４８】
スイッチ６８−１乃至６８−８が端子ｂにスイッチングされたとき、それぞれからは、色差信号Ｃｂ［ｔ］，Ｃｒ［ｔ−τ］，Ｃｂ［ｔ−２τ］，Ｃｒ［ｔ−３τ］，Ｃｂ［ｔ−４τ］，Ｃｒ［ｔ−５τ］，Ｃｂ［ｔ−６τ］およびＣｒ［ｔ−７τ］が同時に出力されることになる。この後、端子ａにスイッチングされ、再び端子ｂにスイッチングされたとき、それぞれからは、色差信号Ｃｒ［ｔ＋τ］，Ｃｂ［ｔ］，Ｃｒ［ｔ−τ］，Ｃｂ［ｔ−２τ］，Ｃｒ［ｔ−３τ］，Ｃｂ［ｔ−４τ］，Ｃｒ［ｔ−５τ］およびＣｂ［ｔ−６τ］が同時に出力されることになる。
【００４９】
スイッチ６８−１乃至６８−８が端子ａにスイッチングされたときに出力された輝度信号Ｙ［ｔ］乃至Ｙ［ｔ−７Δ］には、乗算部６９−１乃至６９−８によって対応するフィルタ係数Ｔ１乃至Ｔ８が乗算され、それらの積が加算部７０乃至７２，７４乃至７６および７８によって加算され、レジスタ７９に保持される。レジスタ７９に保持された値は、フィルタ係数Ｔ１乃至Ｔ２の合計が２であるので、ビットシフト部８２によって２で除算された後、サンプリングレート変換後の輝度信号Ｙ’として後段に出力される。
【００５０】
スイッチ６８−１乃至６８−８が端子ｂにスイッチングされたときに出力された色差信号Ｃｂ［ｔ］，Ｃｒ［ｔ−τ］，Ｃｂ［ｔ−２τ］，Ｃｒ［ｔ−３τ］，Ｃｂ［ｔ−４τ］，Ｃｒ［ｔ−５τ］，Ｃｂ［ｔ−６τ］およびＣｒ［ｔ−７τ］には、それぞれ乗算部６９−１乃至６９−８によって対応するフィルタ係数Ｔ１乃至Ｔ８が乗算される。
【００５１】
ここで、オルタネート信号Ｃｂ／Ｃｒの連続した色差信号Ｃｒ，Ｃｂ（例えば、色差信号Ｃｒ［ｔ−３τ］，Ｃｂ［ｔ−４τ］）の乗算結果（いまの場合、Ｔ４・Ｃｒ［ｔ−３τ］，Ｔ５・Ｃｂ［ｔ−４τ］）について検討する。
【００５２】
いま、サンプリング間隔τだけ位相差がある色差信号Ｃｒ［ｔ−３τ］，Ｃｂ［ｔ−４τ］を、図４に示すように、タイミングｔ’を基準として色差信号Ｃｒ［ｔ’−τ２］，Ｃｂ［ｔ’＋τ１］と表記する。ただし、τ１とτ２には次式（１）の関係がある。
τ１＋τ２＝τ　　　　　　　　　　　　　　　　　　　　　　・・・（１）
【００５３】
ここで、Ｃｒ（ｔ’）に対応する周波数成分をＣＲ（ｆ）とすれば、Ｃｒ（ｔ’＋τ）に対応する周波数成分はＣＲ（ｆ）・ＥＸＰ（ｊ２πｆτ）である。したがって、乗算部６９−５が出力するＴ４・Ｃｒ［ｔ’−τ２］の周波数成分は、次式（２）のように表すことができる。
ＣＲ（ｆ）・ＥＸＰ（ｊ２πｆ（τ−τ２））＝ＣＲ（ｆ）・ＥＸＰ（ｊ２πｆτ１）　　　　　　　　　　　　・・・（２）
【００５４】
また、Ｃｂ（ｔ’）に対応する周波数成分をＣＢ（ｆ）とすれば、Ｃｂ（ｔ’＋τ）に対応する周波数成分はＣＢ（ｆ）・ＥＸＰ（ｊ２πｆτ）である。したがって、乗算部６９−６が出力するＴ５・Ｃｂ［ｔ’＋τ１］の周波数成分は、次式（３）のように表すことができる。
ＣＢ（ｆ）・ＥＸＰ（ｉ２πｆτ１）　　　　　　　　　　　　　・・・（３）
【００５５】
式（２），（３）を比較して明らかなように、乗算部６９−４および乗算部６９−５の出力が同位相となっていることがわかる。
【００５６】
乗算部６９−１乃至６９−８の積のうち、Ｔ１・Ｃｂ［ｔ］，Ｔ３・Ｃｂ［ｔ−２τ］，Ｔ５・Ｃｂ［ｔ−４τ］およびＴ７・Ｃｂ［ｔ−６τ］は、加算部７０乃至７２によって加算され、レジスタ７３に保持される。この場合、レジスタ７３には、サンプリングレート変換後の色差信号Ｃｂ’が保持されたことになる。
【００５７】
乗算部６９−１乃至６９−８の積のうち、Ｔ２・Ｃｒ［ｔ−τ］，Ｔ４・Ｃｒ［ｔ−３τ］，Ｔ６・Ｃｒ［ｔ−５τ］およびＴ８・Ｃｒ［ｔ−７τ］は、加算部７４乃至７６によって加算され、レジスタ７７に保持される。この場合、レジスタ７７には、サンプリングレート変換後の色差信号Ｃｒ’が保持されたことになる。
【００５８】
また、スイッチ６８−１乃至６８−８が端子ｂにスイッチングされたときに出力されたＣｒ［ｔ＋τ］，Ｃｂ［ｔ］，Ｃｒ［ｔ−τ］，Ｃｂ［ｔ−２τ］，Ｃｒ［ｔ−３τ］，Ｃｂ［ｔ−４τ］，Ｃｒ［ｔ−５τ］およびＣｂ［ｔ−６τ］には、それぞれ乗算部６９−１乃至６９−８によって対応するフィルタ係数Ｔ１乃至Ｔ８が乗算される。
【００５９】
乗算部６９−１乃至６９−８の積のうち、Ｔ１・Ｃｒ［ｔ＋τ］，Ｔ３・Ｃｒ［ｔ−τ］，Ｔ５・Ｃｒ［ｔ−３τ］およびＴ７・Ｃｒ［ｔ−５τ］は、加算部７０乃至７２によって加算され、レジスタ７３に保持される。この場合、レジスタ７３には、サンプリングレート変換後の色差信号Ｃｒ’が保持されたことになる。
【００６０】
乗算部６９−１乃至６９−８の積のうち、Ｔ２・Ｃｂ［ｔ］，Ｔ４・Ｃｂ［ｔ−２τ］，Ｔ６・Ｃｂ［ｔ−４τ］およびＴ８・Ｃｂ［ｔ−６τ］は、加算部７４乃至７６によって加算され、レジスタ７７に保持される。この場合、レジスタ７７には、サンプリングレート変換後の色差信号Ｃｂ’が保持されたことになる。
【００６１】
レジスタ７９に保持されている信号は、ビットシフト部８２によって２で除算された後、サンプリングレートが変換された輝度信号Ｙ’として後段に出力される。
【００６２】
レジスタ７３，７７に保持されている値は、スイッチ８０がコントローラ８１からのスイッチング制御信号に従ってスイッチングされることにより、サンプリングレートが変換されたオルタネート信号Ｃｒ’／Ｃｂ’として後段に出力される。
【００６３】
以上説明したように、本発明を適用したＳＲＣ５１によれば、輝度信号Ｙとオルタネート信号Ｃｂ／Ｃｒのサンプリングレートを変換することができる。
【００６４】
また、輝度信号Ｙ用のフィルタ係数を追加して用意するようにすれば場合、それをオルタネート信号Ｃｂ／Ｃｒ用のフィルタ係数としても使用することができるので、使用可能なフィルタ係数の選択技が広がることになる。
【００６５】
本発明を適用したＳＲＣ５１によれば、乗算部６８−１乃至６８−８から出力された段階で、フィルタ係数が乗算された色差信号Ｃｂ，Ｃｒの位相が揃っているので、位相を揃えるための回路が不要となる。
【００６６】
さらに、本発明を適用したＳＲＣ５１によれば、色差信号Ｃｂ，Ｃｒに対して同一の処理を施すので、変換後の色差信号Ｃｂ’，Ｃｒ’の特性が均一化される。
【００６７】
なお、本発明は、映像信号に所定のディジタル画像処理を施すあらゆる電子機器に適用することが可能である。
【００６８】
【発明の効果】
以上のように、本発明によれば、オルタネート信号Ｃｂ／Ｃｒを分離することなく、そのサンプリングレートを変換することが可能となる。また、輝度信号Ｙのサンプリングレートも変換することが可能となる。
【図面の簡単な説明】
【図１】従来のＳＲＣの構成例を示すブロック図である。
【図２】図１のＣｂ／Ｃｒ用ＳＲＣ１の動作を説明するための図である。
【図３】本発明の一実施の形態であるＳＲＣ５１の構成例を示すブロック図である。
【図４】乗算部６９−１乃至６９−８によって乗算されるフィルタ係数Ｔ１乃至Ｔ８について説明するための図である。
【符号の説明】
５１　ＳＲＣ，　５２乃至６７　遅延部，　６８　スイッチ，　６９　乗算部，７０乃至７２　加算部，　７３　レジスタ，　７４乃至７６　加算部，　７７レジスタ，　７８　加算部，　７９　レジスタ，　８０　スイッチ，　８１　コントローラ，　８２　ビットシフト部
【図１】
2004015144.tif 000003
【図２】
2004015144.tif 000004
【図３】
2004015144.tif 000005
【図４】
2004015144.tif 000006