(57)【要約】【課題】撮像素子により得られるアナログ信号をデジタル変換してなるデジタル信号を基にマイクロプロセッサで画像データを生成する画像信号処理装置に関し、マイクロプロセッサが管理するメモリの容量の縮小化と、マイクロプロセッサによる画像データの生成、圧縮の演算効率の向上化を図る。【解決手段】データ転送装置１１で、１ワードの上位１６ビット中の上位６ビットは０、上位１６ビット中の下位１０ビットは第ｉラインの第ｋ画素（ｋ＝１、２、…、６４０）のデジタル信号、下位１６ビット中の上位６ビットは０、下位１６ビット中の下位１０ビットは第ｉラインの第（ｋ＋６４０）画素のデジタル信号とするデジタルデータを生成する。【選択図】　　図１
2004015130.tif 000002
【特許請求の範囲】
【請求項１】
撮像素子により得られる各画素のアナログ信号をデジタル信号に変換するＡ／Ｄコンバータと、該Ａ／Ｄコンバータにより生成された各画素のデジタル信号を基に画像データを生成するマイクロプロセッサを有する画像信号処理装置であって、
前記Ａ／Ｄコンバータから出力されるデジタル信号を入力して１ワードに複数画素のデジタル信号を含むデジタルデータを生成し、該１ワード単位のデジタルデータを前記マイクロプロセッサに転送するデータ転送装置を有することを特徴とする画像信号処理装置。
【請求項２】
前記１ワードに複数画素のデジタル信号を含むデジタルデータは、１ワードに２個の画素のデジタル信号を含むデジタルデータであり、
前記マイクロプロセッサは、各ラインの後半の１／２ラインの先頭の所定数の画素のデジタル信号を含む１ワードのデジタルデータの上位１／２ワード中の一画素のデジタル信号と下位１／２ワード中の他の画素のデジタル信号を入れ替えた１ワード単位のデジタルデータを生成し、該１ワード単位のデジタルデータを前記データ転送装置が生成した１ワード単位のデジタルデータと共にメモリに記憶させることを特徴とする請求項１記載の画像信号処理装置。
【請求項３】
前記１ワードに複数画素のデジタル信号を含むデジタルデータは、同時に演算可能な数よりも多い画素数のデジタル信号を含むものであり、
前記マイクロプロセッサは、演算時に、前記１ワードに複数画素のデジタル信号を含むデジタルデータから、同時に演算可能な数の画素数のデジタル信号を含むデジタルデータを生成することを特徴とする請求項１記載の画像信号処理装置。
【請求項４】
前記マイクロプロセッサは、前記Ａ／Ｄコンバータにより生成された各画素のデジタル信号を基に画像データを生成するための演算時、演算結果が負の時は、符号ビットを除く演算結果の全ビットを“０”でＡＮＤ処理し、演算結果が桁あふれの時は、桁あふれ部分を除く演算結果の全ビットを“１”でＯＲ処理するというマスク処理を行うためのマスクパターンを配列として持ち、該マスク処理によりクランプ処理を行うことを特徴とする請求項１記載の画像信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光電変換素子からなる撮像素子により得られるアナログ信号をデジタル変換してなるデジタル信号を基にマイクロプロセッサで画像データを生成する画像信号処理装置に関する。
【０００２】
【従来の技術】
図２０は従来のデジタルスチルカメラの一例の概略的構成図である。図２０中、１は撮像レンズ、２は撮像素子をなすＣＣＤ（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）であり、ベイヤパタンからなる色フィルタを有するものである。
【０００３】
３はＣＣＤ２から出力されるアナログ信号を１画素あたり１０ビットのデジタル信号に変換するＡ／Ｄコンバータ、４は画像データの生成、圧縮等を行うマイクロプロセッサであり、１ワードを３２ビットとするものである。
【０００４】
５はマイクロプロセッサ４が管理するメインメモリ、６はマイクロプロセッサ４が生成、圧縮した画像データを記憶するフラッシュメモリ、７はマイクロプロセッサ４が生成した画像データに基づく画像を表示する液晶表示装置である。
【０００５】
図２１はＣＣＤ２の受光面の概略的構成図である。図２１中、Ｒｘは赤色フィルタを有する画素、Ｇｂｘ、Ｇｒｘは緑色フィルタを有する画素、Ｂｘは青色フィルタを有する画素であり、１ラインあたり１２８０画素とされている。
【０００６】
このように構成された従来のデジタルスチルカメラでは、撮影が行われると、ＣＣＤ２からアナログ信号が出力される。アナログ信号の出力は、第１ラインから順に、かつ、各ラインでは第１画素（図上、左端の画素）から順に行われる。例えば、第１ラインでは、Ｇｂ０画素→Ｂ０画素→…→Ｂ６３９画素の順に各画素のアナログ信号が出力され、第２ラインでは、Ｒ０画素→Ｇｒ０画素→…→Ｇｒ６３９画素の順に各画素のアナログ信号が出力される。
【０００７】
ＣＣＤ２から出力される各画素のアナログ信号はＡ／Ｄコンバータ３で１画素あたり１０ビットのデジタル信号に変換され、Ａ／Ｄコンバータ３から出力される各画素のデジタル信号はマイクロプロセッサ４によってメインメモリ５に記憶される。
【０００８】
図２２はメインメモリ５における１ワードのデジタルデータの構成を示す図であり、メインメモリ５では、１ワードの上位２２ビットは０、下位１０ビットは第ｉライン（但し、ｉ＝１、２、…、ｎ）の第ｊ画素（但し、ｊ＝１、２、…、１２８０）のデジタル信号とされる。
【０００９】
マイクロプロセッサ４は、メインメモリ５から１ワード単位で各画素のデジタル信号を読み出して演算を行い、画像データの生成、圧縮を実行し、生成、圧縮した画像データをフラッシュメモリ６に記憶させる。
【００１０】
【発明が解決しようとする課題】
図２０に示す従来のデジタルスチルカメラにおいては、図２２に示すように、１ワードに１画素のデジタル信号しか含まれず、ワード長に対してデータ長が短いので、メインメモリ５の容量として、実データサイズに比較して、より多くの容量を必要とすると共に、ＳＩＭＤ（ｓｉｎｇｌｅ　ｉｎｓｔｒｕｃｔｉｏｎ　ｓｔｒｅａｍ−ｍｕｌｔｉｐｌｅ　ｄａｔａ　ｓｔｒｅａｍ）命令を実行する際に、複数ワード間でデジタル信号の並べ替えを行う必要があるという問題点があった。
【００１１】
本発明は、かかる点に鑑み、マイクロプロセッサが管理するメモリの容量の縮小化と、マイクロプロセッサによる画像データの生成、圧縮の演算効率の向上化を図ることができるようにした画像信号処理装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、撮像素子により得られる各画素のアナログ信号をデジタル信号に変換するＡ／Ｄコンバータと、該Ａ／Ｄコンバータにより生成された各画素のデジタル信号を基に画像データを生成するマイクロプロセッサを有する画像信号処理装置であって、前記Ａ／Ｄコンバータから出力されるデジタル信号を入力して１ワードに複数画素のデジタル信号を含むデジタルデータを生成し、１ワード単位のデジタルデータをマイクロプロセッサに転送するデータ転送装置を有するというものである。
【００１３】
本発明によれば、マイクロプロセッサは、１ワードに複数画素のデジタル信号を含むデジタルデータをメモリに記憶させることができる。したがって、実データサイズに比較して、それほど多くのメモリ容量を必要とせず、また、マイクロプロセッサは、メモリに記憶したデジタル信号を読み出して演算を行う場合、複数ワード間でデジタル信号の並べ替えを行うことなしに、ＳＩＭＤ命令を用いた演算を行うことができる。
【００１４】
【発明の実施の形態】
以下、図１〜図１９を参照して、本発明の第１実施形態及び第２実施形態について、本発明をデジタルスチルカメラに適用した場合を例にして説明する。
【００１５】
（第１実施形態・・図１〜図９）
図１は本発明の第１実施形態を使用してなるデジタルスチルカメラの概略的構成図である。図１中、８は撮像レンズ、９は撮像素子をなすＣＣＤであり、ベイヤパタンからなる色フィルタを有し、図２０（図２１）に示すＣＣＤ２と同様の構造を有するものである。
【００１６】
１０はＣＣＤ９から出力されるアナログ信号を１画素あたり１０ビットのデジタル信号に変換するＡ／Ｄコンバータ、１１はＡ／Ｄコンバータ１０から出力されるデジタル信号を後述するマイクロプロセッサに転送するデータ転送装置である。
【００１７】
１２は画像データの生成、圧縮等を行うマイクロプロセッサであり、１ワードを３２ビットとし、ＳＩＭＤ命令を有するもの、１３はマイクロプロセッサ１２が管理するメインメモリである。
【００１８】
１４はマイクロプロセッサ１２が生成、圧縮した画像データを記憶するフラッシュメモリ、１５はマイクロプロセッサ１２が生成した画像データに基づく画像を表示する液晶表示装置である。この例では、Ａ／Ｄコンバータ１０と、データ転送装置１１と、マイクロプロセッサ１２とで、本発明の第１実施形態が構成されている。
【００１９】
図２はデータ転送装置１１の概略的構成図である。図２中、１６はＡ／Ｄコンバータ１０から出力されるデジタル信号を２経路に分配する分配器、１７はＦＩＦＯ（ｆｉｒｓｔ　ｉｎ　ｆｉｒｓｔ　ｏｕｔ）レジスタである。
【００２０】
ＦＩＦＯレジスタ１７は、ＣＣＤ９の半ラインの画素数分（６４０個）の１０ビット構成のレジスタ１８−０〜１８−３１９、１９−０〜１９−３１９を有している。なお、レジスタ１８−１〜１８−３１８、１９−１〜１９−３１８は図示を省略している。
【００２１】
２０は３２ビット構成のレジスタであり、上位１６ビット中の上位６ビット及び下位１６ビット中の上位６ビットをそれぞれ０とし、上位１６ビット中の下位１０ビット及び下位１６ビット中の下位１０ビットにそれぞれ１画素のデジタル信号を格納するというものである。
【００２２】
図１に示すデジタルスチルカメラでは、撮影が行われると、ＣＣＤ９からアナログ信号が出力される。アナログ信号の出力は、第１ラインから順に、かつ、各ラインでは第１画素から順に行われる。例えば、第１ラインでは、Ｇｂ０画素→Ｂ０画素→…→Ｂ６３９画素の順にアナログ信号が出力され、第２ラインでは、Ｒ０画素→Ｇｒ０画素→…→Ｇｒ６３９画素の順にアナログ信号が出力される。
【００２３】
ＣＣＤ９から出力されるアナログ信号はＡ／Ｄコンバータ１０で１画素あたり１０ビットのデジタル信号に変換され、Ａ／Ｄコンバータ１０から出力されるデジタル信号はデータ転送装置１１に入力される。
【００２４】
図３〜図８はデータ転送装置１１の動作を示す図であり、撮影後、Ａ／Ｄコンバータ１０から第１ラインの画素のデジタル信号が出力される場合を例にしている。
【００２５】
撮影後、Ａ／Ｄコンバータ１０から順に出力される第１ラインの１２８０画素のデジタル信号のうち、前半の１／２ラインの６４０画素のデジタル信号、すなわち、Ｇｂ０画素、Ｂ０画素、…、Ｂ３１９画素のデジタル信号は、図３〜図５に示すように、レジスタ１８−０、１９−０、…、１９−３１９に順に記憶される。
【００２６】
そして、Ａ／Ｄコンバータ１０からは、第１ラインの前半の１／２ラインの６４０画素のデジタル信号に続いて、後半の１／２ラインの６４０画素のデジタル信号、すなわち、Ｇｂ３２０画素、Ｂ３２０画素、…、Ｂ６３９画素のデジタル信号が順に出力される。
【００２７】
この場合、まず、図６に示すように、Ｇｂ３２０画素のデジタル信号がレジスタ２０の下位１６ビット中の下位１０ビットに転送されると共に、ＦＩＦＯレジスタ１７に記憶されているＧｂ０画素のデジタル信号がレジスタ２０の上位１６ビット中の下位１０ビットに転送される。
【００２８】
そして、レジスタ２０から、上位１６ビット中の上位６ビットを０、上位１６ビット中の下位１０ビットをＧｂ０画素のデジタル信号、下位１６ビット中の上位６ビットを０、下位１６ビット中の下位１０ビットをＧｂ３２０画素のデジタル信号とする１ワードのデジタルデータがマイクロプロセッサ１２に転送され、メインメモリ１３に記憶される。
【００２９】
次に、図７に示すように、Ｂ３２０画素のデジタル信号がレジスタ２０の下位１６ビット中の下位１０ビットに転送されると共に、ＦＩＦＯレジスタ１７に記憶されているＢ０画素のデジタル信号がレジスタ２０の上位１６ビット中の下位１０ビットに転送される。
【００３０】
そして、レジスタ２０から、上位１６ビット中の上位６ビットを０、上位１６ビット中の下位１０ビットをＢ０画素のデジタル信号、下位１６ビット中の上位６ビットを０、下位１６ビット中の下位１０ビットをＢ３２０画素のデジタル信号とする１ワードのデジタルデータがマイクロプロセッサ１２に転送され、メインメモリ１３に記憶される。
【００３１】
以下、Ｇｂ１画素〜Ｇｂ３１８画素及びＧｂ３２１画素〜Ｇｂ６３８画素のデジタル信号について同様の処理が行われ、最後に、図８に示すように、Ｂ６３９画素のデジタル信号がレジスタ２０の下位１６ビット中の下位１０ビットに転送されると共に、ＦＩＦＯレジスタ１７に記憶されているＢ３１９画素のデジタル信号がレジスタ２０の上位１６ビット中の下位１０ビットに転送される。
【００３２】
そして、レジスタ２０から、上位１６ビット中の上位６ビットを０、上位１６ビット中の下位１０ビットをＢ３１９画素のデジタル信号、下位１６ビット中の上位６ビットを０、下位１６ビット中の下位１０ビットをＢ６３９画素のデジタル信号とする１ワードのデジタルデータがマイクロプロセッサ１２に転送され、メインメモリ１３に記憶される。第２ライン以下についても同様の処理が行われる。
【００３３】
したがって、メインメモリ１３では、１ワードのデジタルデータの構成は、図９に示すように、上位１６ビット中の上位６ビットは０、上位１６ビット中の下位１０ビットは第ｉラインの第ｋ画素（但し、ｋ＝１、２、…、６４０）のデジタル信号、下位１６ビット中の上位６ビットは０、下位１６ビット中の下位１０ビットは第ｉラインの第ｋ＋６４０画素のデジタル信号となる。
【００３４】
以上のように、本発明の第１実施形態を使用してなるデジタルスチルカメラにおいては、１ワードに２個の画素のデジタル信号を含ませるようにしているので、メインメモリ１３の容量として、実データサイズに比較して、それほど多くの容量を必要としない。
【００３５】
また、マイクロプロセッサ１２は、メインメモリ１３に記憶されているデジタルデータを読み出して演算を行う場合、複数ワード間でデジタル信号の並べ替えを行うことなしに、ＳＩＭＤ命令を用いた演算を実行することができる。
【００３６】
したがって、本発明の第１実施形態を使用してなるデジタルスチルカメラによれば、メインメモリ１３の容量の縮小化と、マイクロプロセッサ１２による画像データの生成、圧縮の演算効率の向上化を図ることができる。
【００３７】
なお、各ラインの後半の１／２ラインの先頭の所定数の画素のデジタル信号は、各ラインの前半の１／２ラインの後尾の所定数の画素のデジタル信号の演算を行う場合に必要となる。
【００３８】
そこで、各ラインの後半の１／２ラインの先頭の所定数の画素のデジタル信号を含むデジタルデータについては、マイクロプロセッサ１２で上位１６ビット中の下位１０ビットのデジタル信号と下位１６ビット中の下位１０ビットのデジタル信号を入れ替えたデジタルデータを生成し、これをデータ転送装置１１が生成したデジタルデータと共にメインメモリ１３に記憶させておくと、更に演算効率の向上化を図ることができる。
【００３９】
（第２実施形態・・図１０〜図１９）
図１０は本発明の第２実施形態を使用してなるデジタルスチルカメラの概略的構成図である。図１０中、２１は撮像レンズ、２２は撮像素子をなすＣＣＤであり、ベイヤパタンからなる色フィルタを有し、図２０（図２１）に示すＣＣＤ２と同様の構造を有するものである。
【００４０】
２３はＣＣＤ２２から出力されるアナログ信号を１画素あたり８ビットのデジタル信号に変換するＡ／Ｄコンバータ、２４はＡ／Ｄコンバータ２３から出力されるデジタル信号を後述するマイクロプロセッサに転送するデータ転送装置である。
【００４１】
２５は画像データの生成、圧縮等を行うマイクロプロセッサであり、１ワードを３２ビットとし、ＳＩＭＤ命令は持っているが、メディア命令は持っていないものである。
【００４２】
２６はマイクロプロセッサ２５が管理するメインメモリ、２７はマイクロプロセッサ２５が生成、圧縮した画像データを記憶するフラッシュメモリ、２８は画像データに基づく画像を表示する液晶表示装置である。この例では、Ａ／Ｄコンバータ２３と、データ転送装置２４と、マイクロプロセッサ２５とで、本発明の第２実施形態が構成されている。
【００４３】
図１１はデータ転送装置２４の概略的構成図である。２９はＡ／Ｄコンバータ２３から出力されるデジタル信号を２経路に分配する分配器、３０はＦＩＦＯレジスタである。
【００４４】
ＦＩＦＯレジスタ３０は、ＣＣＤ２２の半ラインの画素数分（６４０個）の８ビット構成のレジスタ３１−０〜３１−３１９、３２−０〜３２−３１９を有している。なお、レジスタ３１−１〜３１−３１８、３２−１〜３２−３１８は図示を省略している。
【００４５】
３３は分配器２９から出力されるデジタル信号及びＦＩＦＯレジスタ３０から出力されるデジタル信号をそれぞれ２経路に分配する分配器、３４は３２ビット構成のレジスタである。
【００４６】
図１０に示すデジタルスチルカメラでは、撮影が行われると、ＣＣＤ２２からアナログ信号が出力される。アナログ信号の出力は、第１ラインから順に、かつ、各ラインでは第１画素から順に行われる。例えば、第１ラインでは、Ｇｂ０画素→Ｂ０画素→…→Ｂ６３９画素の順にアナログ信号が出力され、第２ラインでは、Ｒ０画素→Ｇｒ０画素→…→Ｇｒ６３９画素の順にアナログ信号が出力される。
【００４７】
ＣＣＤ２２から出力されるアナログ信号はＡ／Ｄコンバータ２３で１画素あたり８ビットのデジタル信号に変換され、Ａ／Ｄコンバータ２３から出力されるデジタル信号はデータ転送装置２４に入力される。
【００４８】
図１２〜図１６はデータ転送装置２４の動作を示す図であり、撮影後、Ａ／Ｄコンバータ２３から第１ラインの画素のデジタル信号が出力される場合を例にしている。
【００４９】
撮影後、Ａ／Ｄコンバータ２３から順に出力される第１ラインの１２８０画素のデジタル信号のうち、前半の１／２ラインの６４０画素のデジタル信号、すなわち、Ｇｂ０画素、Ｂ０画素、…、Ｂ３１９画素のデジタル信号は、図１２〜図１４に示すように、レジスタ３１−０、３２−０、…、３２−３１９に順に記憶される。
【００５０】
そして、Ａ／Ｄコンバータ２３からは、第１ラインの前半の１／２ラインの６４０画素のデジタル信号に続いて、後半の１／２ラインの６４０画素のデジタル信号、すなわち、Ｇｂ３２０画素、Ｂ３２０画素、…、Ｂ６３９画素のデジタル信号が順に出力される。
【００５１】
この場合、まず、図１５に示すように、Ｇｂ３２０画素のデジタル信号がレジスタ３４の下位１６ビット中の上位８ビットに転送されると共に、ＦＩＦＯレジスタ３０に格納されているＧｂ０画素のデジタル信号がレジスタ３４の上位１６ビット中の上位８ビットに転送される。
【００５２】
次に、図１６に示すように、Ｂ３２０画素のデジタル信号がレジスタ３４の下位１６ビット中の下位８ビットに転送されると共に、ＦＩＦＯレジスタ３０に格納されているＢ０画素のデジタル信号がレジスタ３４の上位１６ビット中の下位８ビットに転送される。
【００５３】
そして、レジスタ３４から、上位１６ビット中の上位８ビットをＧｂ０画素のデジタル信号、上位１６ビット中の下位８ビットをＢ０画素のデジタル信号、下位１６ビット中の上位８ビットをＧｂ３２０画素のデジタル信号、下位１６ビット中の下位８ビットをＢ３２０画素のデジタル信号とする１ワードのデジタルデータがマイクロプロセッサ２５に転送され、メインメモリ２６に記憶される。
【００５４】
以下、Ｇｂ１画素〜Ｇｂ３１９画素、Ｂ１画素〜Ｂ３１９画素、Ｇｂ３２１画素〜Ｇｂ６３９画素及びＢ３２１画素〜Ｂ６３９画素のデジタル信号についても同様の処理が行われ、第１ラインの各画素のデジタル信号の処理が終了すると、第２ライン以下の各画素のデジタル信号についても同様の処理が行われる。
【００５５】
したがって、メインメモリ２６では、１ワードのデジタルデータの構成は、図１７に示すように、上位１６ビット中の上位８ビットは第ｉラインの第２ｍ−１画素（但し、ｍ＝１、２、…、１６０）のデジタル信号、上位１６ビット中の下位８ビットは第ｉラインの第２ｍ画素のデジタル信号、第ｉラインの下位１６ビット中の上位８ビットは第２ｍ＋３１８画素のデジタル信号、第ｉラインの下位１６ビット中の下位８ビットは第２ｍ＋３１９画素のデジタル信号となる。
【００５６】
図１８はＳＩＭＤ命令を用いた演算を行うためにマイクロプロセッサ２５で行われるデジタルデータの加工方法を示す図である。マイクロプロセッサ２５は、演算時、図１８Ａに示すように、メインメモリ２６から１ワード単位で、すなわち、１度に４つの画素のデジタル信号を含むデジタルデータを読み出すことになる。この例では、Ｇｂ０画素、Ｂ０画素、Ｇｂ３２０画素、Ｂ３２０画素のデジタル信号を含む１ワードのデジタルデータを読み出した場合を示している。
【００５７】
この場合、マイクロプロセッサ２５は、図１８Ａに示すデジタルデータについて、“０ｘ０ｆ０ｆ”なるマスクパターンを用いてマスク処理を行い、図１８Ｂに示すように、上位１６ビット中の上位８ビットを０、上位１６ビット中の下位８ビットをＢ０画素のデジタル信号、下位１６ビット中の上位８ビットを０、下位１６ビット中の下位８ビットをＢ３２０画素のデジタル信号とする１ワードのデジタルデータを生成する。
【００５８】
次に、同じく図１８Ａに示すデジタルデータについて、“０ｘｆ０ｆ０”なるマスクパターンを用いてマスク処理を行い、図１８Ｃに示すように、上位１６ビット中の上位８ビットをＧｂ０画素のデジタル信号、上位１６ビット中の下位８ビットを０、下位１６ビット中の上位８ビットをＧｂ３２０画素のデジタル信号、下位１６ビット中の下位８ビットを０とする１ワードのデジタルデータを生成する。
【００５９】
次に、図１８Ｃに示すデジタル信号について、右に８ビットのシフト処理を行い、図１８Ｄに示すように、上位１６ビット中の上位８ビットを０、上位１６ビット中の下位８ビットをＧｂ０画素のデジタル信号、下位１６ビット中の上位８ビットを０、下位１６ビット中の下位８ビットをＧｂ３２０画素のデジタル信号とする１ワードのデジタルデータを生成する。
【００６０】
このようにすると、例えば、図１８Ｂに示す１ワードのデジタルデータについては、Ｂ０画素及びＢ３２０画素のデジタル信号について、ＳＩＭＤ命令を用いた演算を行うことができ、図１８Ｄに示す１ワードのデジタルデータについては、Ｇｂ０画素及びＧｂ３２０画素のデジタル信号について、ＳＩＭＤ命令を用いた演算を行うことができる。
【００６１】
図１９はマイクロプロセッサ２５で行われるクランプ処理を説明するための図であり、図１９Ａはクランプ処理の手順を示すプログラムである。図１９Ａ中、ステップＳ１は、要素を０ｘｆｆ、０ｘｆｆ、０ｘ００、０ｘ００とする配列ａｍｓｋ［４］を定義することを意味し、ステップＳ２は、要素を０ｘ００、０ｘｆｆ、０ｘｆｆ、０ｘ００とする配列ｏｍｓｋ［４］を定義することを意味している。
【００６２】
ステップＳ３は、各画素の演算結果ｉｎｐｕｔとマスクパターン０ｘ３００とをＡＮＤ処理し、その結果を右に８ビットだけシフトすることを意味し、ステップＳ４は、各画素の演算結果ｉｎｐｕｔと配列ａｍｓｋ［４］の第ｍｐ要素ａｍｓｋ［ｍｐ］とをＡＮＤ処理し、その結果と配列ｏｍｓｋ［４］の第ｍｐ要素ｏｍｓｋ［ｍｐ］とをＯＲ処理することを意味している。
【００６３】
図１９Ｂは“ｉｎｐｕｔ　＆　０ｘ３００”の結果を示す図であり、ｉｎｐｕｔ＝−２５６〜−１の場合には、ｉｎｐｕｔ　＆　０ｘ３００＝０ｘ３００となり、ｉｎｐｕｔ＝０〜２５５の場合には、ｉｎｐｕｔ　＆
０ｘ３００＝０ｘ０００となり、ｉｎｐｕｔ＝２５６〜５１１の場合には、ｉｎｐｕｔ　＆　０ｘ３００＝０ｘ１００となる。
【００６４】
ここで、ｉｎｐｕｔ＝−２５６〜−１の場合（演算結果が負の場合）には、ｉｎｐｕｔ　＆　０ｘ３００＝０ｘ３００となるので、ｍｐ＝（ｉｎｐｕｔ　＆　０ｘ３００）＞＞８＝３となる。この結果、ｒｅｓｕｌｔ＝（ｉｎｐｕｔ　＆　ａｍｓｋ［３］）｜ｏｍｓｋ［３］＝（ｉｎｐｕｔ　＆　０ｘ００）｜０ｘ００＝０ｘ００となり、演算結果は“０ｘ００”にクランプされる。
【００６５】
また、ｉｎｐｕｔ＝０〜２５５の場合（演算結果がゼロ又は正で、かつ、桁あふれをしていない場合）には、ｉｎｐｕｔ　＆　０ｘ３００＝０ｘ０００となるので、ｍｐ＝（ｉｎｐｕｔ　＆　０ｘ０００）＞＞８＝０となる。この結果、ｒｅｓｕｌｔ＝（ｉｎｐｕｔ　＆　ａｍｓｋ［０］）｜ｏｍｓｋ［０］＝（ｉｎｐｕｔ　＆　０ｘｆｆ）｜０ｘ００＝ｉｎｐｕｔとなり、演算結果がそのまま画像データとして使用されることになる。
【００６６】
また、ｉｎｐｕｔ＝２５６〜５１１の場合（演算結果が桁あふれの場合）には、ｉｎｐｕｔ　＆　０ｘ１００＝０ｘ１００となるので、ｍｐ＝（ｉｎｐｕｔ　＆　０ｘ１００）＞＞８＝１となり、ｒｅｓｕｌｔ＝（ｉｎｐｕｔ　＆　ａｍｓｋ［１］）｜ｏｍｓｋ［１］＝（ｉｎｐｕｔ　＆　０ｘｆｆ）｜０ｘｆｆ＝０ｘｆｆとなり、演算結果は“０ｘｆｆ”にクランプされることになる。
【００６７】
このようにして、本発明の第２実施形態を使用してなるデジタルスチルカメラでは、演算結果について、マスク処理を行うことにより、１ワード内の異なる画素のデジタル信号間で干渉が生じないように演算を行い、マイクロプロセッサ２５がメディア命令を持たない場合においても、分岐処理を行うことなく、クランプ処理を行うことができるようにしている。
【００６８】
以上のように、本発明の第２実施形態を使用してなるデジタルスチルカメラにおいては、１ワードに４個の画素のデジタル信号を含ませるようにしているので、メインメモリ２６の容量として、演算に必要な容量を除き、実データサイズよりも多くの容量を必要としない。
【００６９】
また、マイクロプロセッサ２５は、メインメモリ２６に記憶されているデジタルデータを読み出して演算を行う場合、その前提として、マスク処理とシフト処理を行うだけで、ＳＩＭＤ命令を用いた演算を行うことができる。
【００７０】
したがって、本発明の第２実施形態を使用してなるデジタルスチルカメラによれば、メインメモリ２６の容量の縮小化と、マイクロプロセッサ２５による画像データの生成、圧縮の演算効率の向上化を図ることができる。
【００７１】
なお、図１、図１０に示すデジタルスチルカメラにおいては、光電変換素子からなる撮像素子としてＣＣＤを使用しているが、この代わりに、ＭＯＳ型撮像素子等、種々の撮像素子を使用することができる。
【００７２】
【発明の効果】
以上のように、本発明によれば、マイクロプロセッサは、１ワードに複数画素のデジタル信号を含むデジタル信号をメモリに記憶させることができるので、実データサイズに比較して、それほど多くのメモリ容量を必要とせず、また、マイクロプロセッサは、メモリに記憶されたデジタル信号を読み出して演算を行う場合、複数ワード間でデジタル信号の並べ替えを行うことなしに、ＳＩＭＤ命令を用いた演算を行うことができる。したがって、マイクロプロセッサが管理するメモリの容量の縮小化と、マイクロプロセッサによる画像データの生成、圧縮の演算効率の向上化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を使用してなるデジタルスチルカメラの概略的構成図である。
【図２】本発明の第１実施形態が備えるデータ転送装置の概略的構成図である。
【図３】本発明の第１実施形態が備えるデータ転送装置の動作を示す図である。
【図４】本発明の第１実施形態が備えるデータ転送装置の動作を示す図である。
【図５】本発明の第１実施形態が備えるデータ転送装置の動作を示す図である。
【図６】本発明の第１実施形態が備えるデータ転送装置の動作を示す図である。
【図７】本発明の第１実施形態が備えるデータ転送装置の動作を示す図である。
【図８】本発明の第１実施形態が備えるデータ転送装置の動作を示す図である。
【図９】図１に示すデジタルスチルカメラが備えるメインメモリにおけるデジタルデータの構成を示す図である。
【図１０】本発明の第２実施形態を使用してなるデジタルスチルカメラの概略的構成図である。
【図１１】本発明の第２実施形態が備えるデータ転送装置の概略的構成図である。
【図１２】本発明の第２実施形態が備えるデータ転送装置の動作を示す図である。
【図１３】本発明の第２実施形態が備えるデータ転送装置の動作を示す図である。
【図１４】本発明の第２実施形態が備えるデータ転送装置の動作を示す図である。
【図１５】本発明の第２実施形態が備えるデータ転送装置の動作を示す図である。
【図１６】本発明の第２実施形態が備えるデータ転送装置の動作を示す図である。
【図１７】図１０に示すデジタルスチルカメラが備えるメインメモリにおけるデジタルデータの構成を示す図である。
【図１８】ＳＩＭＤ命令を用いた演算を行うためにマイクロプロセッサで行われるデジタルデータの加工方法を示す図である。
【図１９】本発明の第２実施形態が備えるマイクロプロセッサで行われるクランプ処理を説明するための図である。
【図２０】従来のデジタルスチルカメラの一例の概略的構成図である。
【図２１】図２０に示す従来のデジタルスチルカメラが備えるＣＣＤの受光面の概略的構成図である。
【図２２】図２０に示す従来のデジタルスチルカメラが備えるメインメモリにおけるデジタルデータの構成を示す図である。
【符号の説明】
１８、１９…１０ビット構成のレジスタ
３１、３２…８ビット構成のレジスタ
【図１】
2004015130.tif 000003
【図２】
2004015130.tif 000004
【図３】
2004015130.tif 000005
【図４】
2004015130.tif 000006
【図５】
2004015130.tif 000007
【図６】
2004015130.tif 000008
【図７】
2004015130.tif 000009
【図８】
2004015130.tif 000010
【図９】
2004015130.tif 000011
【図１０】
2004015130.tif 000012
【図１１】
2004015130.tif 000013
【図１２】
2004015130.tif 000014
【図１３】
2004015130.tif 000015
【図１４】
2004015130.tif 000016
【図１５】
2004015130.tif 000017
【図１６】
2004015130.tif 000018
【図１７】
2004015130.tif 000019
【図１８】
2004015130.tif 000020
【図１９】
2004015130.tif 000021
【図２０】
2004015130.tif 000022
【図２１】
2004015130.tif 000023
【図２２】
2004015130.tif 000024