(57)【要約】【課題】バースト信号に対する直流電位の変動を高速に補償し、かつ同一符号連続パターンを誤りなく受信することができる復調回路を提供する。【解決手段】パワーダウン信号ＰＤＮにより、電流制御部８０から出力される電流制御信号ＩＣＴが“Ｈ”となり、電流源３６がオンとなる。入力信号ＩＮが入力されると、増幅部２０、差動増幅部３０及びキャパシタ４０による帰還動作で、ベースバンド信号Ｓ２０の直流電位は基準電圧ＶＴＨに高速に追随する。パターン検出部７０で、プリアンブルパターン等の特定のビットパターンが検出されると、検出信号ＰＴＮが電流制御部８０に与えられ、電流制御信号ＩＣＴが“Ｌ”となる。これにより、電流源３６がオフとなり差動増幅部３０からキャパシタ４０へ出力される電流が減少して応答速度が遅くなり、同一符号連続パターンを誤りなく復調することができる。【選択図】　　　図１
2004015405.tif 000002
【特許請求の範囲】
【請求項１】
周波数変調された入力信号を検波してベースバンド信号を出力する検波部と、
前記ベースバンド信号を増幅してその増幅した信号を制御電圧に応じた直流電位にバイアスさせて出力する増幅部と、
電流制御信号に従って切り替えられる駆動電流で駆動され、基準電圧と前記増幅部から出力される信号の電位差及び該駆動電流に応じた電流を出力する差動増幅部と、
前記差動増幅部から出力される電流によって充電され、前記制御電圧を生成して前記増幅部に与えるキャパシタと、
前記基準電圧と前記増幅部から出力される信号の電位を比較し、その比較結果を復調データとして出力する比較器とを、
備えたことを特徴とする復調回路。
【請求項２】
周波数変調されてバースト的に入力される入力信号を検波してベースバンド信号を出力する検波部と、
前記ベースバンド信号を増幅してその増幅した信号を制御電圧に応じた直流電位にバイアスさせて出力する増幅部と、
電流制御信号に従って切り替えられる駆動電流で駆動され、基準電圧と前記増幅部から出力される信号の電位差及び該駆動電流に応じた電流を出力する差動増幅部と、
前記差動増幅部から出力される電流によって充電され、前記制御電圧を生成して前記増幅部に与えるキャパシタと、
前記基準電圧と前記増幅部から出力される信号の電位を比較し、その比較結果を復調データとして出力する比較器と、
前記復調データに含まれる特定のビットパターンを検出して検出信号を出力するパターン検出部と、
前記入力信号が存在しない期間に、前記差動増幅部の駆動電流を大きくするように切り替える前記電流制御信号を出力し、前記検出信号が与えられたときに、該駆動電流を小さくするように切り替える該電流制御信号を出力する電流制御部とを、
備えたことを特徴とする復調回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
【０００２】
本発明は、移動体通信の受信装置等に用いられる復調回路に関するものである。
【０００３】
【従来の技術】
【０００４】
従来、このような分野の技術としては、例えば米国特許第６１０４２３８号明細書に記載されるものがあった。
【０００５】
図２は、前記明細書に記載された従来の復調回路の回路図である。
【０００６】
この復調回路は、通過周波数の制御が可能な濾波器（ＢＰＦ）１、この濾波器１の出力信号を検波してベースバンド信号ＳＢＡＳＥを生成する検波器（ＤＥＴ）２、このベースバンド信号ＳＢＡＳＥの直流オフセット電圧ＶＯＦＦＳＥＴを抽出する直流検出器（ＤＣ）３、及びベースバンド信号ＳＢＡＳＥと直流オフセット電圧ＶＯＦＦＳＥＴを比較してデータＯＵＴを出力する比較器（ＳＬ）４を有している。
【０００７】
更に、この復調回路は、濾波器１と検波器２の周波数特性を調整するための制御電圧ＶＴＵＮＥを出力する同調回路５を有している。同調回路５は、電圧制御発振器（ＶＣＯ）６、この電圧制御発振器６の出力信号と基準周波数ＦＲＥＦとの位相差を検出する位相検出器（ＰＤ）７、及び位相検出器７の出力を保持するレジスタ８で構成されている。そして、レジスタ８の出力信号が電圧制御発振器６に対する制御電圧として帰還されると共に、制御電圧ＶＴＵＮＥとして加算器９に与えられるようになっている。
【０００８】
加算器９には、更に直流検出器３から出力される直流オフセット電圧ＶＯＦＦＳＥＴが与えられ、その加算結果が濾波器１と検波器２に対する制御信号ＳＣＯＮＴとして出力されるようになっている。
【０００９】
このような復調回路において、周波数変調された入力信号ＩＮは、濾波器１で所定のチャネルの信号が選択され、検波器２で検波されてベースバンド信号ＳＢＡＳＥが得られる。ベースバンド信号ＳＢＡＳＥは、積分回路で構成された直流検出器３によって平滑化され、直流オフセット電圧ＶＯＦＦＳＥＴとして比較器４と加算器９に与えられる。比較器４では、ベースバンド信号ＳＢＡＳＥが直流オフセット電圧ＶＯＦＦＳＥＴと比較され、その比較結果がデータＯＵＴとして出力される。
【００１０】
一方、加算器９に与えられた直流オフセット電圧ＶＯＦＦＳＥＴは、同調回路５から出力される制御電圧ＶＴＵＮＥと加算され、濾波器１と検波器２に対する制御信号ＳＣＯＮＴとして使用される。これにより、濾波器１の中心周波数と、検波器２から出力されるベースバンド信号ＳＢＡＳＥの直流電位変動が制御される。
【００１１】
【発明が解決しようとする課題】
【００１２】
しかしながら、従来の復調回路では、次のような課題があった。
【００１３】
積分回路で構成された直流検出器３は、一定の時定数で入力のベースバンド信号ＳＢＡＳＥを平滑化して、直流オフセット電圧ＶＯＦＦＳＥＴを生成するようになっている。そして、この直流オフセット電圧ＶＯＦＦＳＥＴによって、ベースバンド信号ＳＢＡＳＥの比較的緩慢な直流電位変動に追従し、誤りのないデータＯＵＴを得るようにしている。
【００１４】
ところで、多くの移動体通信システムでは、連続送信ではなくバースト的な送信が行われている。このため、復調回路において、検波器から出力されるベースバンド信号の直流電位は、動的に変動する。このような直流電位の急激な変動を補償するため、本来のデータの先頭にプリアンブルパターンと呼ばれる符号列を付加し、これを１つのブロックとしてバースト的に送信する方式が採用されている。
【００１５】
プリアンブルパターンの符号長は、適用する移動体通信システムによって異なっているが、例えば４ビット等の非常に短いシステムも存在する。従って、復調回路は、プリアンブルパターンを正しく復調するため、受信信号の直流電位の動的な変動に、高速に追従する必要がある。
【００１６】
一方、移動体通信システムで送受信されるデータには、同一符号（“Ｈ”または“Ｌ”）が連続するパターンが含まれている。従って、復調回路は、同一符号連続パターンを誤りなく復調するため、ベースバンド信号の直流電位変動に緩慢に追従させる必要がある。
【００１７】
このように、移動体通信システム等の復調回路では、バースト信号に対する直流電位の変動を高速に補償し、かつ同一符号連続パターンを誤りなく受信するという、相反する動作が要求されるが、従来の復調回路では両方の動作を同時に満たすことはできなかった。
【００１８】
本発明は、前記従来技術が持っていた課題を解決し、バースト信号に対する直流電位の変動を高速に補償し、かつ同一符号連続パターンを誤りなく受信することができる復調回路を提供するものである。
【００１９】
【課題を解決するための手段】
【００２０】
前記課題を解決するために、本発明の内の第１の発明は、復調回路において、周波数変調された入力信号を検波してベースバンド信号を出力する検波部と、前記ベースバンド信号を増幅してその増幅した信号を制御電圧に応じた直流電位にバイアスさせて出力する増幅部と、電流制御信号に従って切り替えられる駆動電流で駆動され、基準電圧と前記増幅部から出力される信号の電位差及び該駆動電流に応じた電流を出力する差動増幅部と、前記差動増幅部から出力される電流によって充電され、前記制御電圧を生成して前記増幅部に与えるキャパシタと、前記基準電圧と前記増幅部から出力される信号の電位を比較し、その比較結果を復調データとして出力する比較器とを備えている。
【００２１】
第１の発明によれば、以上のように復調回路を構成したので、次のような作用が行われる。
【００２２】
入力信号は検波部でベースバンド信号に検波されて増幅部に与えられる。ベースバンド信号は、増幅部で増幅されると共に、キャパシタで生成された制御電圧に応じた直流電位にバイアスされて出力される。増幅部から出力される信号は差動増幅部へ与えられ、この差動増幅部から基準電圧との電位差及び駆動電流に応じた電流が出力されてキャパシタに与えられる。キャパシタは、差動増幅部から与えられる電流によって充電され、制御電圧が生成されて増幅部に与えられる。この帰還動作により、増幅部から出力される信号の直流電位は、基準電圧となるように制御される。
【００２３】
従って、電流制御信号によって差動増幅部の駆動電流を大きくするように切り替えれば、帰還動作の応答速度は速くなる。逆に、電流制御信号によって差動増幅部の駆動電流を小さくするように切り替えれば、帰還動作の応答速度は遅くなる。電流制御信号で切り替えられた応答速度で、直流電位が基準電圧となるように制御された増幅部の出力信号は、比較器によって基準電圧と比較されて復調データが出力される。
【００２４】
第２の発明は、復調回路において、周波数変調されてバースト的に入力される入力信号を検波してベースバンド信号を出力する検波部と、第１の発明と同様の増幅部、差動増幅部、キャパシタ及び比較器と、前記比較器から出力される復調データに含まれる特定のビットパターンを検出して検出信号を出力するパターン検出部と、前記入力信号が存在しない期間に、前記差動増幅部の駆動電流を大きくするように切り替える前記電流制御信号を出力し、前記検出信号が与えられたときに、該駆動電流を小さくするように切り替える該電流制御信号を出力する電流制御部とを備えている。
【００２５】
第２の発明によれば、次のような作用が行われる。
【００２６】
入力信号が存在しないとき、電流制御部から差動増幅部に対して、駆動電流を大きくするように切り替える電流制御信号が出力されている。入力信号が入力されると、この入力信号は検波部で検波されてベースバンド信号となって増幅部に与えられる。増幅部に与えられたベースバンド信号は、増幅されると共にキャパシタで生成された制御電圧に応じた直流電位にバイアスされ、差動増幅部へ与えられる。差動増幅部では、増幅部から出力される信号と基準電圧の電位差及び駆動電流に応じた電流が出力されてキャパシタに与えられる。キャパシタは差動増幅部から与えられる電流で充電され、その電圧が制御電圧として増幅部に帰還される。
【００２７】
この帰還動作により、増幅部から出力される信号の直流電位は、速い応答速度で基準電圧となるように制御され、比較器で基準電圧と比較されて復調データが出力される。これにより、入力信号の立ち上がり時に、即座に応答して正しい復調データが得られる。
【００２８】
復調データはパターン検出部に与えられ、この復調データ中の特定のビットパターンを検出されると、パターン検出部から電流制御部に検出信号が出力される。これによって、電流制御部から差動増幅部に対して、駆動電流を小さくするように切り替える電流制御信号が出力される。この結果、差動増幅部からキャパシタに出力される電流が小さくなり、キャパシタに充電される制御電圧の追随速度が遅くなり、連続した同一符号を誤りなく復調できる。
【００２９】
【発明の実施の形態】
【００３０】
図１は、本発明の実施形態を示す復調回路の構成図である。
【００３１】
この復調回路は、周波数変調された入力信号ＩＮを検波して、ベースバンドの差動信号Ｓ１０ａ，Ｓ１０ｂを出力する検波部１０を有しており、この検波部１０の出力側に、増幅部２０が接続されている。
【００３２】
増幅部２０は、入力される差動信号Ｓ１０ａ，Ｓ１０ｂを所定の振幅に増幅すると共に、増幅後の信号を制御電圧ＶＣＴに応じた直流電位にバイアスさせて出力するものである。検波部１０から入力される差動信号Ｓ１０ａ，Ｓ１０ｂは、増幅部２０のＮチャネルＭＯＳトランジスタ（以下、「ＮＭＯＳ」という）２１ａ，２１ｂのゲートに、それぞれ与えられるようになっている。
【００３３】
ＮＭＯＳ２１ａ，２１ｂのソースは、それぞれ電流源２２ａ，２２ｂを介して接地電位ＧＮＤに接続され、このＮＭＯＳ２１ａ，２１ｂのソース間には、抵抗２３が接続されている。ＮＭＯＳ２１ａ，２１ｂのドレインは、それぞれ電流源２４、ＮＭＯＳ２５を介して接地電位ＧＮＤに接続されると共に、それぞれＰチャネルＭＯＳトランジスタ（以下、「ＰＭＯＳ」という）２６ａ，２６ｂを介して電源電位ＶＤＤに接続されている。
【００３４】
ＰＭＯＳ２６ａ，２６ｂには、それぞれ電流ミラー回路を構成するＰＭＯＳ２７ａ，２７ｂが接続されている。即ち、ＰＭＯＳ２６ａのドレインとゲートは、ＰＭＯＳ２７ａのゲートに接続され、このＰＭＯＳ２７ａのソースが電源電位ＶＤＤに接続されている。同様に、ＰＭＯＳ２６ｂのドレインとゲートは、ＰＭＯＳ２７ｂのゲートに接続され、このＰＭＯＳ２７ｂのソースが電源電位ＶＤＤに接続されている。
【００３５】
ＰＭＯＳ２７ａのドレインは、ＮＭＯＳ２８ａのドレインとゲートに接続され、このＮＭＯＳ２８ａのソースが接地電位ＧＮＤに接続されている。ＰＭＯＳ２７ｂのドレインはノードＮ１に接続され、このノードＮ１にはＮＭＯＳ２８ｂのドレインが接続されている。ＮＭＯＳ２８ｂのゲートとソースは、それぞれＮＭＯＳ２８ａのゲートと接地電位ＧＮＤに接続されている。
【００３６】
ノードＮ１と電源電位ＶＤＤ及び接地電位ＧＮＤの間には、抵抗２９ａ，２９ｂがそれぞれ接続され、このノードＮ１から増幅部２０の出力信号である信号Ｓ２０が出力されて、差動増幅部３０へ与えられるようになっている。
【００３７】
差動増幅部３０は、信号Ｓ２０と基準電圧ＶＴＨの電位差、及び駆動電流に応じた電流を出力するものである。この差動増幅部３０から出力される電流は、キャパシタに充電されて、制御電圧ＶＣＴとして増幅部２０へ与えられるようになっている。また、差動増幅部３０の駆動電流の大きさは、電流制御信号ＩＣＴによって切り替えられるようになっている。
【００３８】
信号Ｓ２０と基準電圧ＶＴＨは、差動増幅部３０のＰＭＯＳ３１，３２のゲートにそれぞれ与えられるようになっている。ＰＭＯＳ３１，３２のドレインは、それぞれＮＭＯＳ３３，３４を介して接地電位ＧＮＤに接続され、これらのＮＭＯＳ３３，３４のゲートは、ＰＭＯＳ３２のドレインに共通接続されている。
【００３９】
ＰＭＯＳ３１，３２のソースは共通接続され、電源電位ＶＤＤから２つの電流源３５，３６を介して駆動電流が供給されるようになっている。電流源３５は、常に一定電流を供給するものである。一方、電流源３６は、電流供給信号ＩＣＴが与えられたとき（“Ｈ”のとき）に一定電流を供給し、この電流供給信号ＩＣＴが与えられていないとき（“Ｌ”のとき）には電流の供給を停止するようになっている。
【００４０】
ＰＭＯＳ３１のドレインにはキャパシタ４０の一端が接続され、このキャパシタ４０の他端が接地電位ＧＮＤに接続されている。そして、キャパシタ４０に充電された電圧が、制御電圧ＶＣＴとして増幅部２０のＮＭＯＳ２５のゲートに与えられるようになっている。
【００４１】
増幅部２０から出力される信号Ｓ２０は、更に比較器（ＣＭＰ）５０の第１の入力側に与えられ、この比較器５０の第２の入力側には、基準電圧ＶＴＨが与えられている。比較器５０は、第１と第２の入力側に与えられる電圧を比較し、比較結果を“Ｈ”，“Ｌ”の２値の復調データＯＵＴとして出力するものである。なお、基準電圧ＶＨＴは、差動増幅部３０のＰＭＯＳ３２のゲートに与えられるものと同一で、例えば電源電位ＶＤＤを抵抗６１，６２で１／２に分圧して生成される。
【００４２】
復調データＯＵＴは復調出力信号として出力されると共に、パターン検出部７０に与えられるようになっている。パターン検出部７０は、例えばシフトレジスタとビット毎の比較ゲート等で構成され、比較器５０から出力される復調データＯＵＴをシフトレジスタに順次シフトして保持し、プリアンブル等の特定のビットパターンに一致したときに、検出信号ＰＴＮを出力するものである。検出信号ＰＴＮは、電流制御部８０に与えられるようになっている。
【００４３】
電流制御部８０は、検出信号ＰＴＮに基づいて、差動増幅部３０の電流源３６に対する電流供給信号ＩＣＴを生成するものである。電流制御部８０は、例えばセット・リセット型のフリップフロップで構成され、パワーダウン信号ＰＤＮが与えられたときにセットされて、“Ｈ”の電流供給信号ＩＣＴを出力し、検出信号ＰＴＮが与えられたときにリセットされて、“Ｌ”の電流供給信号ＩＣＴを出力するようになっている。
【００４４】
図３は、図１の動作の一例を示す信号波形図である。以下、この図３を参照しつつ、図１の動作を説明する。
【００４５】
図３の時刻Ｔ０において、入力信号ＩＮが存在せず、パワーダウン信号ＰＤＮが“Ｈ”となっているとき、検波部１０から出力される差動信号Ｓ１０ａは、一定のオフセット電圧となっている。これにより、比較器５０から出力される復調データＯＵＴは“Ｌ”で、パターン検出部７０から出力される検出信号ＰＴＮも“Ｌ”である。また、電流制御部８０から出力される電流制御信号ＩＣＴは“Ｈ”で、電流源３６から一定電流が供給されている。
【００４６】
増幅部２０では、ノードＮ１の信号Ｓ２０は、差動信号Ｓ１０ａ，Ｓ１０ｂの電位差と、制御電圧ＶＣＴによって決定される。差動信号Ｓ１０ａ，Ｓ１０ｂの電位差が０の場合、ＮＭＯＳ２５に流れる電流と電流源２４の電流が等しければ、ＮＭＯＳ２８ａ，２８ｂで構成される電流ミラー回路によって、信号Ｓ２０の電位は抵抗２９ａ，２９ｂによる電源電位ＶＤＤの分圧値となる。例えば、抵抗２９ａ，２９ｂが同じ抵抗値であれば、信号Ｓ２０の電位は電圧分圧値ＶＤＤ／２となる。
【００４７】
制御電圧ＶＣＴが上昇すると、ＮＭＯＳ２５に流れる電流が増加し、信号Ｓ２０の電位は上昇する。逆に、制御電圧ＶＣＴが低下すると、ＮＭＯＳ２５に流れる電流が減少し、信号Ｓ２０の電位は低下する。従って、制御電圧ＶＣＴによって、差動信号Ｓ１０ａ，Ｓ１０ｂの電位差が補償される。
【００４８】
差動増幅部３０では、ＰＭＯＳ３２のゲートに基準電圧ＶＴＨが印加されている。従って、ＰＭＯＳ３１のゲートに印加される信号Ｓ２０が基準電圧ＶＴＨと等しければ、電流源３５，３６から供給される電流は、ＰＭＯＳ３１，３２に１／２ずつに分かれて流れる。ＰＭＯＳ３２に流れる電流は、そのままＮＭＯＳ３４を介して接地電位ＧＮＤへ流れる。また、ＮＭＯＳ３３，３４のゲートは共通接続されているので、これらのＰＭＯＳ３３，３４に流れる電流の大きさは同一である。従って、ＰＭＯＳ３１に流れる電流は、そのままＮＭＯＳ３３を介して接地電位ＧＮＤへ流れ、キャパシタ４０側へ流れる電流は存在しない。
【００４９】
信号Ｓ２０の電位が基準電圧ＶＴＨよりも低くなると、ＰＭＯＳ３１に流れる電流は増加し、ＰＭＯＳ３２に流れる電流は減少する。これにより、ＰＭＯＳ３１，３２に流れる電流の差が、このＰＭＯＳ３１のドレインからキャパシタ４０へ流れ込み、制御電圧ＶＣＴが上昇する。制御電圧ＶＣＴが上昇すると、前述のように、ＮＭＯＳ２５に流れる電流が増加し、信号Ｓ２０は上昇する。
【００５０】
逆に、信号Ｓ２０の電位が基準電圧ＶＴＨよりも高くなると、ＰＭＯＳ３１に流れる電流は減少し、ＰＭＯＳ３２に流れる電流は増加する。これにより、ＰＭＯＳ３１，３２に流れる電流の差が、キャパシタ４０からＮＭＯＳ３３のドレインへ流れ出し、制御電圧ＶＣＴが低下する。制御電圧ＶＣＴが低下すると、ＮＭＯＳ２５に流れる電流が減少し、信号Ｓ２０は低下する。このような帰還動作により、信号Ｓ２０の直流電位は基準電圧ＶＴＨに一致するように制御される。
【００５１】
ここで、信号Ｓ２０の直流電位の変動は、キャパシタ４０の容量が大きいほど小さくなり、電流源３５，３６の電流供給量が大きいほど大きくなる。即ち、キャパシタ４０の容量が一定であれば、電流源３５，３６の電流供給量を大きくすることにより、差動信号Ｓ１０ａ，Ｓ１０ｂの直流電位の変動は、高速に基準電圧ＶＴＨに一致するように追従する。逆に、電流源３５，３６の電流供給量を小さくすることにより、差動信号Ｓ１０ａ，Ｓ１０ｂの直流電位の変動は、緩慢に基準電圧ＶＴＨに一致するように追従するようになる。
【００５２】
時刻Ｔ１において、パワーダウン信号ＰＤＮが“Ｌ”となって入力信号ＩＮの待機状態となる。
【００５３】
時刻Ｔ２において、入力信号ＩＮの先頭部のプリアンブルパターンが開始される。これにより、検波部１０から出力される差動信号Ｓ１０ａは、基準電圧ＶＴＨでバイアスされたベースバンド信号となり、直流電位がステップ状に変化する。これに応じて、増幅部２０から出力される信号Ｓ２０の直流電位も、急激に変動する。信号Ｓ２０の直流電位の変動は、差動増幅部３０からの制御電圧ＶＣＴによる帰還動作により、元の基準電圧ＶＴＨに戻される。このとき、電流制御信号ＩＣＴによって、差動増幅部３０の電流源３６が動作状態となっているので、信号Ｓ２０の直流電位は、電位変動に高速に追従して基準電圧ＶＴＨに復旧する。これにより、比較器５０によって信号Ｓ２０が正しく復調され、プリアンブルパターンを含む復調データＯＵＴが出力される。復調データＯＵＴはパターン検出部７０に与えられる。
【００５４】
時刻Ｔ３において、パターン検出部７０によって復調データＯＵＴ中のプリアンブルパターン等の特定ビットパターンが検出されると、このパターン検出部７０から検出信号ＰＴＮが出力され、電流制御部８０に与えられる。これにより、電流制御部８０から出力されていた電流制御信号ＩＣＴが“Ｌ”となり、差動増幅部３０内の電流源３６の動作が停止される。この結果、増幅部２０から出力される信号Ｓ２０の直流電位は、ゆっくりと基準電圧ＶＴＨに収束するように変化する。
【００５５】
時刻Ｔ４〜Ｔ５の期間、差動信号Ｓ１０ａ中のデータが連続して同一符号になると、この差動信号Ｓ１０ａの電位は、基準電圧ＶＴＨよりも低いレベルとなる。この時、信号Ｓ２０の電位は、直ちに基準電圧ＶＴＨにはならず、緩慢に基準電圧ＶＴＨに近付くように変動する。従って、比較器５０から出力される復調データＯＵＴは、差動信号Ｓ１０ａ中のデータと同じものとなる。
【００５６】
時刻Ｔ６において、入力信号ＩＮが停止すると、比較器５０から出力される復調データＯＵＴも“Ｌ”となる。
【００５７】
時刻Ｔ７において、パワーダウン信号ＰＤＮが“Ｈ”になると、電流制御部８０から出力される電流制御信号ＩＣＴが“Ｈ”となり、時刻Ｔ０と同じ状態に戻る。
【００５８】
このように、本実施形態の復調回路は、電流制御信号ＩＣＴによって電流供給能力が制御される差動増幅部３０を有している。これにより、入力信号ＩＮの待機時には、差動増幅部３０の電流供給能力を大きくして、検波された差動信号Ｓ１０のオフセット電圧の変動に高速に追従させ、プリアンブルパターン等の特定のビットパターンを検出した後のデータ受信中には、電流供給能力を小さくして、同一符号受信能力を高くすることができるという利点がある。
【００５９】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
【００６０】
（ａ）　増幅部２０の回路構成は、図示したものに限定されない。即ち、検波部１０から与えられるベースバンド信号を所定のレベルに増幅し、かつ制御電圧ＶＣＴに応じた直流電位にバイアスさせて出力するものであれば良い。
【００６１】
（ｂ）　差動増幅部３０の回路構成は、図示したものに限定されない。即ち、増幅部２０から与えられる信号Ｓ２０と基準電圧ＶＴＨの電位差に応じた信号を、制御電圧ＶＣＴとしてこの増幅部２０へ帰還すると共に、電流制御信号ＩＣＴによって駆動電流の大きさが切り替えられるものであれば良い。例えば、電流源３５，３６は電源電位ＶＤＤ側に接続されているが、接地電位ＧＮＤ側に設けても良い。
【００６２】
（ｃ）　同一の抵抗値を有する抵抗６１，６２で電源電位ＶＤＤを分圧して基準電圧ＶＴＨを生成しているが、基準電圧ＶＴＨの値や生成回路は、これに限定されない。
【００６３】
（ｄ）　電流制御部８０では、パワーダウン信号ＰＤＮが“Ｈ”になった時点で、電流制御信号ＩＣＴを“Ｈ”に切り替えて電流源３６の動作を可能にしているが、入力信号ＩＮの入力が開始されるまでに電流制御信号ＩＣＴを“Ｈ”に切り替えることができれば、どのような信号のタイミングを用いても良い。
【００６４】
【発明の効果】
【００６５】
以上詳細に説明したように、第１の発明によれば、電流制御信号に従って切り替えられる駆動電流で駆動され、基準電圧と増幅部から出力される信号の電位差に応じた電流を出力する差動増幅部と、この差動増幅部から出力される電流で充電された制御電圧を増幅部に帰還するキャパシタを有している。これにより、電流制御信号で駆動電流の大きさを切り替えることにより、応答速度を切り替えることが可能になり、バースト信号に対する直流電位の変動を高速に補償し、かつ同一符号連続パターンを誤りなく受信することができる。
【００６６】
第２の発明によれば、入力信号が存在しないときに差動増幅部の駆動電流を大きくするように切り替え、パターン検出部で特定のビットパターンが検出されたときにこの駆動電流を小さくするように切り替えるための電流制御信号を出力する電流制御部を有している。これにより、無信号状態のときに増幅部のバイアス電圧制御の応答速度が速くなるように設定され、入力信号の立上がりでの応答時間を短くすることができる。また、データ受信が開始されると増幅部のバイアス電圧制御の応答速度が遅くなるように設定され、同一符号が連続しても誤りなく復調することができる。
【図面の簡単な説明】
【図１】本発明の実施形態を示す復調回路の構成図である。
【図２】従来の復調回路の回路図である。
【図３】図１の動作の一例を示す信号波形図である。
【符号の説明】
１０　　検波部
２０　　増幅部
３０　　差動増幅部
３５，３６　　電流源
４０　　キャパシタ
５０　　比較器
７０　　パターン検出部
８０　　電流制御部
【図１】
2004015405.tif 000003
【図２】
2004015405.tif 000004
【図３】
2004015405.tif 000005