(57)【要約】【課題】  パッド数の多い集積回路素子の試験に適用することができるツービース構成を採用した集積回路用プローブ・カードを提供する。【解決手段】  複数のラミネート・ボードから成り、上面および底面を備えた回路基板であって、上面に第２ピッチ１２６で配され、試験装置を直接接続することができる複数の試験用パッド１２０、および内部に配され、試験用パッド１２０を底面に接続するための複数の導線１２８を有する回路基板１１０と、第２ピッチ１２６より小さい第１ピッチ２２０で配され、導線に電気的に接続されている複数のプローブ２１０とを備えた集積回路用プローブ・カード１００。第１ピッチ２２０は４００μｍ未満であり、被測定集積回路素子の信号パッドのピッチに略等しい。【選択図】  図４
2004347591.tif 000002
【特許請求の範囲】
【請求項１】
複数のラミネート・ボードから成り、上面および底面を備えた回路基板であって、該上面に第２ピッチで配され、試験装置を直接接続することができる複数の試験用パッド、および内部に配され、該試験用パッドを該底面に接続するための複数の導線を有する回路基板と、
前記第２ピッチより小さい第１ピッチで配され、前記導線に電気的に接続されている複数のプローブと、
を備えていることを特徴とする集積回路用プローブ・カード。
【請求項２】
前記回路基板が、複数のラミネート・ボードを密着重畳して形成された基板であることを特徴とする請求項１記載のプローブ・カード。
【請求項３】
前記回路基板が、前記上面に、試験信号処理用の複数の電子素子を更に備えることができることを特徴とする請求項１記載のプローブ・カード。
【請求項４】
前記第１ピッチが４００μｍ未満であることを特徴とする請求項１記載のプローブ・カード。
【請求項５】
前記複数のプローブが、前記導線に直接接触していることを特徴とする請求項１記載のプローブ・カード。
【請求項６】
前記第１ピッチが、被測定集積回路素子の信号パッドのピッチに略等しいことを特徴とする請求項１記載のプローブ・カード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は集積回路用プローブ・カードに関するものであり、具体的には、パッド数の多い集積回路の試験に適用することができるツーピース構成を採用した集積回路用プローブ・カードに関するものである。
【背景技術】
【０００２】
一般に、集積回路素子は、ウェーハー上において電気特性確認試験を行ってからパッケージされる。電気特性仕様を満足する集積回路素子が選別され、次のパッケージ工程に送られ、仕様を満足しない集積回路素子はパッケージ化コスト削減のため廃棄される。
【０００３】
図１は従来技術による集積回路用プローブ・カード１０の概略断面図である。図１に示すように、スリーピース構成を採用している集積回路用プローブ・カード１０は、プリント配線基板２０、セラミック基体３０、およびプローブ接触器４０で構成されている。プリント配線基板２０は、複数のパッド２２、および複数のパッド２２を試験装置（図１には示さず）に電気的に接続するための複数の導線２４を備えている。プローブ接触器４０は、被測定集積回路素子（ＤＵＴ）に接触し、前記素子の電気的特性を取得するための複数のプローブ４２を備えている。セラミック基体３０は、上面に配されている複数の上部パッド３２、および底面に配されている複数の底部パッド３４を備えている。上部パッド３２のピッチは、プリント配線基板２０のパッド２２のピッチと略等しく、底部パッド３４のピッチは、プローブ接触器４０のプローブ４２のピッチに一致している。上部パッド３２のピッチは、セラミック基体３０の底部パッド３４のピッチより大きく、プリント配線基板２０のパッド２２のピッチは、プローブ接触器４０のプローブ４２のピッチの１０倍である。試験装置からの電気試験信号はプリント配線基板２０のワイヤーを介してパッド２２に伝送され、インピーダンス整合、反射防止、縮退防止、および外乱防止処理はプリント配線基板２０の配線を通して行われる。次いで、前記試験信号は、プリント配線基板２０のパッド２２、セラミック基体３０の上部パッド３２および底部パッド３４、およびプローブ４２を通して集積回路用プローブ・カード１０に伝送される。
【０００４】
図２は従来技術によるセラミック基体３０およびプローブ接触器４０の概略断面図である。図２に示すように、プローブ接触器４０のプローブ４２は、内部を上下移動することができるスリーブ４４に収められ、半田３６によってセラミック基体３０の底部パッド３４に電気的に接続されている。底部パッド３４は、セラミック基体３０の内部導線３８を介して上部パッド３２に電気的に接続されている。半田３６は、まず底部パッド３４に形成され、次いで、２２０℃でリフロー処理を施しスリーブ４４を接合することにより、プローブ接触器４０がセラミック基体３０に結合される。同様に、プリント配線基板２０のパッド２２は、プリント配線基板２０をセラミック基体３０に結合するリフロー処理によって、セラミック基体３０の上部パッド３２に接合される。
【０００５】
プリント配線基板２０、セラミック基体３０、およびプローブ接触器４０から成るスリーピース構成を採用している従来のプローブ・カード１０は下記の欠点を有している。
【０００６】
１．プリント配線基板２０は、ポリイミドまたはＦＲ‐４で形成されているため、２２０℃のリフロー処理を施すと変形し不具合が生じる可能性がある。プリント配線基板２０の導線２４が損傷を受け、プリント配線基板２０の電気的特性に影響を与えることがある。
【０００７】
２．プリント配線基板２０、セラミック基体３０、およびプローブ接触器４０を結合するリフロー処理に半田が使用されているため、溶融半田に不純物が混入し易い。このような不純物は半田の抵抗値を変化させ、更にプローブ・カード１０の電気的特性に影響を与える可能性がある。
【０００８】
３．リフロー処理を施した後、プリント配線基板２０、セラミック基体３０、およびプローブ接触器４０の相対的水平位置を調整することが非常に困難である。水平位置の変化が予め定められた範囲を超えると、被測定集積回路素子に加わる力が不均一になり、集積回路素子が破損することがある。
【０００９】
４．プローブ４２は、試験実施中、スリーブ４４内を上下移動し、被測定集積回路素子を底部パッド３４に接続することができる。しかし、プローブ４２が上下移動する際、半田３６および底部パッド３４に衝突するため、半田３６および底部パッド３４が剥離して回路が開放され、プローブ・カード１０による試験が実施できなくなることがある。
【００１０】
５．現在業界で使用しているセラミック基体３０のサイズは、３０×３０ｍｍおよび８０×８０ｍｍであり、プローブ接触器４０のプローブ４２の数が増えるに従い底部パッド３４のピッチが小さくなる。プローブ４２の数が３０００を超えると、底部パッド３４のピッチが小さくなり過ぎ、底部パッド３４を電気的に分離することが困難になる、即ち、従来設計のものはパッド数の多い集積回路素子の試験に適用することができない。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、パッド数の多い集積回路素子の試験に適用することができるツービース構成を採用した集積回路用プローブ・カードを提供することである。
【課題を解決するための手段】
【００１２】
前記目的を達成し、従来技術の問題を回避するため、本発明は、回路基板、および第１ピッチで配されている複数のプローブを備える集積回路用プローブ・カードを提供する。前記回路基板は、上面および底面、第２ピッチで前記上面に配されている複数の試験用パッド、および前記回路基板内部に配され、前記試験用パッドを前記底面に接続するための複数の導線を備えている。前記上面に配されている試験用パッドは、試験装置を電気的に接続することができ、前記プローブは前記導線に電気的に接続される。前記第１ピッチは、前記第２ピッチより小さく、被測定集積回路素子の信号パッドのピッチに略等しい。また、前記回路基板は、上面に試験信号処理用の複数の電子素子を更に備えることができる。
【００１３】
本発明は、従来の技術と比較して、下記の利点を有している。  
１．スリーピース構成を採用している従来のプローブ・カードと異なり、本発明のプローブ・カードは、回路基板およびプローブ接触器から成るツーピース構成を採用している。即ち、本発明は従来のセラミック基体の機能を回路基板に組み込んでいる。
【００１４】
２．本発明によれば、回路基板表面全体を利用して回路を配置することができるのに対し、従来技術によれば８０ｍｍ（セラミック基体の幅）しか利用することができない。本発明の回路基板は、明らかに集積度が高い集積回路素子を試験するためのピン数の多い高密度プローブ接触器を収容することができる。
【００１５】
３．本発明の回路基板は、低温度による回路組立工程によって製造することができるため、回路基板材料の熱崩壊および変形を防止することができ、高温度によるリフロー処理に起因するプローブ・カードの不具合が生じることがない。
【００１６】
４．プローブが回路基板底面の導線に直接接触するため、半田とパッドとの接続に起因する半田の剥離および抵抗値の変化が生じることがない。
【００１７】
本発明のその他の目的および効果は、以下の説明および添付図面を参照することにより明らかになる。
【発明を実施するための最良の形態】
【００１８】
図３は本発明による集積回路用プローブ・カード１００の概略断面図である。図３に示すように、集積回路用プローブ・カード１００は、回路基板１１０、およびプローブ接触器２００を備えている。回路基板１１０の厚さは、４．８０ｍｍ〜６．３５ｍｍであり、幅は現在の製造技術に基づく９インチ（約２２．８６ｍｍ）〜１２インチ（約３０．４８ｍｍ）である。回路基板１１０は、例えば、直径が９インチ（約２２．８６ｍｍ）〜１２インチ（約３０．４８ｍｍ）の円形のように、どのような形状であってもよい。プローブ接触器２００は、第１ピッチ２２０で配されている複数のプローブ２１０を備えている。第１ピッチ２２０は４００μｍ未満であり、被測定集積回路素子２３０の信号パッド２４０のピッチに略等しい。プローブ２１０は、被測定集積回路素子２３０に電気的に結合して、集積回路素子２３０の電気的特性を取得することができる。
【００１９】
回路基板１１０は、上面１２２および底面１２３、並びに上面１２２に配され試験装置（図３には示さず）を直接接続するための複数の試験用パッド１２４を備えている。更に、回路基板１１０は、上面１２２に、試験信号処理、またはインピーダンス整合のためのコンデンサー、抵抗、あるいはインダクタンスのような複数の電子素子１３２を更に備えることができる。試験用パッド１２４は、試験装置の仕様に基づいて設定することができる第２ピッチ１２６で配されている。試験用パッド１２４を分離している第２ピッチ１２６は、プローブ２１０を分離している第１ピッチ２２０より大きい。
【００２０】
図４は本発明による集積回路用プローブ・カード１００の部分拡大図である。図４に示すように、回路基板１１０は、４つの積層板１２０、１３０、１４０および１５０から成り、試験用パッド１２４とプローブ２１０とを接続している複数の導線１２８を備えている。プローブ２１０は、回路基板１１０の底面１２３の導線１２８に直接接続される。試験装置からの試験信号は、試験用パッド１２４、導線１２８、およびプローブ２１０を介して被測定集積回路に伝送される。
【００２１】
図５は本発明による回路基板の構成を示す概略図である。図５に示すように、回路基板１１０は、４つの積層板１２０、１３０、１４０および１５０を熱ラミネート処理によって製造したものである。積層板１２０、１３０、１４０および１５０は、ポリイミドまたはＦＲ‐４から成り、内部に導電性金属１３８が予め形成されている。積層板１２０の導電性金属１３８のピッチは、試験用パッド１２４を分離している第２ピッチ１２６に一致し、積層板１５０の導電性金属１３８のピッチは、プローブ２１０を分離している第１ピッチ２２０に一致している。図５に示す４つの積層板は、ピッチ調整、インピーダンス整合、反射防止、縮退防止、および外乱防止用として使用されるが、本発明は前記４つの積層板の他に、別の積層板を用いてピッチ調整およびインピーダンス整合を行うことができることは当業者にとって容易に理解できる。積層板１２０、１３０、１４０および１５０が完成した後、熱ラミネート処理が施され、積層板１２０、１３０、１４０および１５０が積層され回路基板１１０となり、各々の積層板の導電性金属１３８が回路基板１１０の導線１２８を構成する。
【００２２】
本発明は、従来の技術と比較して、下記の利点を有している。  
１．スリーピース構成を採用している従来のプローブ・カードに対し、本発明のプローブ・カードは、回路基板およびプローブ接触器から成るツーピース構成を採用している。本発明は従来のセラミック基体の機能を回路基板に組み込んでいる。
【００２３】
２．本発明によれば、回路基板表面全体を利用して回路を配置することができるのに対し、従来技術によれば８０ｍｍ（セラミック基体の幅）しか利用することができない。本発明の回路基板は、明らかに集積度が高い集積回路素子を試験するためのピン数の多い高密度プローブ接触器を収容することができる。
【００２４】
３．本発明の回路基板は、低温度による回路組立工程によって製造することができるため、回路基板材料の熱崩壊および変形を防止することができ、高温度によるリフロー処理に起因するプローブ・カードの不具合が生じることがない。
【００２５】
４．プローブが回路基板底面の導線に直接接触するため、半田とパッドとの接続に起因する半田の剥離および抵抗値の変化が生じることがない。
【００２６】
前記実施の形態は、本発明の説明を目的としたものに過ぎない。本発明の特許請求の範囲を逸脱することなく、別の多くの実施の形態が当業者によって考案可能である。
【図面の簡単な説明】
【００２７】
【図１】従来技術による集積回路用プローブ・カードの概略断面図。
【図２】セラミック基体およびプローブ接触器の概略断面図。
【図３】本発明による集積回路用プローブ・カードの概略断面図。
【図４】本発明による集積回路用プローブ・カードの部分拡大図。
【図５】本発明による回路基板の構成を示す概略図。
【符号の説明】
【００２８】
１００      集積回路用プローブ・カード
１１０      回路基板
１２２      上面
１２３      底面
１２４      試験用パッド
１２６      第２ピッチ
１２８      導線
１３２      電子素子
２００      プローブ接触器
２１０      プローブ
２２０      第１ピッチ
２３０      被測定集積回路素子
２４０      信号パッド
【図１】
2004347591.tif 000003
【図２】
2004347591.tif 000004
【図３】
2004347591.tif 000005
【図４】
2004347591.tif 000006
【図５】
2004347591.tif 000007
【外国語明細書】
2004347591000001.pdf
2004347591000002.pdf
2004347591000003.pdf
2004347591000004.pdf