(57)【要約】　　　（修正有）【課題】　変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法を提供する。【解決手段】　アッシング工程で使われる媒体に対して高い選択性を有する物質を含む膜１３２を層間絶縁膜１２１上に形成した後で、それをアッシング工程で変成させてデュアルダマシン構造を作る。次に、ここにＣｕなどの導電物質を蒸着し、それをＣＭＰ工程を利用して平坦化することによって、リセスのないシングルダマシン構造のビアコンタクトを形成する。これにより、リセスなどの欠陥のないシングルダマシン構造のビアコンタクトをアッシング工程を活用して容易に形成できる。【選択図】　図４
2004072107.tif 000002
【特許請求の範囲】
【請求項１】
　半導体素子の金属配線形成方法において、
（ａ）導電層が形成された半導体基板上に、第１層間絶縁膜と、フォトレジストを除去するために使用する媒体に対して高い選択性を有する物質を含む第１物質膜と、第２物質膜とを順次形成する段階と、
（ｂ）前記第２物質膜上に前記第２物質膜の上面を一部露出させるパターンを有するフォトレジスト膜を形成する段階と、
（ｃ）前記フォトレジスト膜をエッチング防止膜として前記第２物質膜、第１物質膜及び第１層間絶縁膜をエッチングしてビアホールを形成する段階と、
（ｄ）前記フォトレジストを除去するために使用する媒体と反応させて前記第１物質膜の前記ビアホールに露出された部分を変成させると同時に前記フォトレジスト膜を除去する段階と、
（ｅ）前記変成された第１物質膜を除去して前記第１物質膜に前記ビアホールよりも大きい開口を形成する段階と、
（ｆ）残っている前記第２物質膜を除去する段階と、
（ｇ）前記ビアホール及び開口を埋め込むように金属物質を蒸着する段階と、
（ｈ）前記第１層間絶縁膜が表れるまで前記半導体素子を平坦化してビアコンタクトを形成する段階と、
を含むことを特徴とする半導体素子の金属配線形成方法。
【請求項２】
　前記金属物質はＣｕを含む物質であることを特徴とする請求項１に記載の半導体素子の金属配線形成方法。
【請求項３】
　前記フォトレジスト膜を除去する段階は、酸素プラズマ放電を利用する方法またはオゾンを利用する方法を使用して遂行することを特徴とする請求項１に記載の半導体素子の金属配線形成方法。
【請求項４】
　前記第１物質膜に含まれた物質は酸素または酸素イオンに対して高い選択性を有する物質であることを特徴とする請求項１に記載の半導体素子の金属配線形成方法。
【請求項５】
　前記第１物質膜は炭素がドーピングされた酸化膜であることを特徴とする請求項４に記載の半導体素子の金属配線形成方法。
【請求項６】
　前記ビアコンタクトを形成する段階の後で前記結果物上に前記ビアコンタクトと連結される配線パターンと前記配線パターンを覆い包む第２層間絶縁膜とを含む配線層を形成する段階をさらに含むことを特徴とする請求項１に記載の半導体素子の金属配線形成方法。
【請求項７】
　前記配線層の前記配線パターンはアルミニウムを使用して形成することを特徴とする請求項６に記載の半導体素子の金属配線形成方法。
【請求項８】
　前記第２物質膜は前記フォトレジスト膜を除去する段階で変成されない物質で形成することを特徴とする請求項１に記載の半導体素子の金属配線形成方法。
【請求項９】
　前記第２物質膜はＳｉＯＮを含む膜、シリコン酸化膜、シリコン窒化膜、シリコンカーバイド膜、ポリシリコン膜、金属酸化物を含む膜または金属窒化物を含む物質で形成することを特徴とする請求項８に記載の半導体素子の金属配線形成方法。
【請求項１０】
　前記第１層間絶縁膜を形成する前に前記半導体基板上にエッチング防止膜を形成する段階をさらに含み、
　前記金属物質を蒸着する段階の前に前記ビアホールに露出された前記エッチング防止膜をエッチングする段階をさらに含むことを特徴とする請求項１に記載の半導体素子の金属配線形成方法。
【請求項１１】
　前記金属物質を蒸着する段階の前に前記ビアホールに露出された前記第１層間絶縁膜上に拡散防止膜を形成する段階をさらに含むことを特徴とする請求項１に記載の半導体素子の金属配線形成方法。
【請求項１２】
　前記ビアコンタクトを形成する段階の後で前記結果物上に拡散防止膜を形成する段階をさらに含むことを特徴とする請求項１に記載の半導体素子の金属配線形成方法。
【請求項１３】
　半導体素子の金属配線形成方法において、
（ａ）導電層が形成された半導体基板上に、第１層間絶縁膜と、フォトレジスト膜を除去する段階で使用する媒体に対して高い選択性を有する物質を含む第１物質膜とを順次形成する段階と、
（ｂ）前記第１物質膜上に前記第１物質膜の上面を一部露出させるパターンを有するフォトレジスト膜を形成する段階と、
（ｃ）前記第１物質膜及び第１層間絶縁膜をエッチングしてビアホールを形成する段階と、
（ｄ）前記第１物質膜に含まれた物質と反応して前記第１物質膜の前記フォトレジスト膜と接触する部分及び前記ビアホールに露出された部分を変成させると同時に前記フォトレジスト膜を除去する段階と、
（ｅ）前記変成された第１物質膜を除去して前記第１物質膜に前記ビアホールよりも大きい開口を形成する段階と、
（ｆ）前記ビアホール及び開口を埋め込むように金属物質を蒸着する段階と、
（ｇ）前記第１層間絶縁膜が表れるまで前記半導体素子を平坦化してビアコンタクトを形成する段階と、
を含むことを特徴とする半導体素子の金属配線形成方法。
【請求項１４】
　前記金属物質はＣｕを含む物質であることを特徴とする請求項１３に記載の半導体素子の金属配線形成方法。
【請求項１５】
　前記開口を形成する段階の後で前記結果物上に拡散防止膜を形成する段階をさらに含むことを特徴とする請求項１３に記載の半導体素子の金属配線形成方法。
【請求項１６】
　前記第１物質膜に含まれた不純物は酸素または酸素イオンに対して高い選択性を有する物質を含むことを特徴とする請求項１３に記載の半導体素子の金属配線形成方法。
【請求項１７】
　前記第１物質膜は炭素がドーピングされた酸化膜であることを特徴とする請求項１３に記載の半導体素子の金属配線形成方法。
【請求項１８】
　前記ビアコンタクトを形成する段階の後で前記結果物上に前記ビアコンタクトと連結される配線パターンと前記配線パターンを覆い包む第２層間絶縁膜を含む配線層とを形成する段階をさらに含むことを特徴とする請求項１３に記載の半導体素子の金属配線形成方法。
【請求項１９】
　前記配線層の配線パターンはアルミニウムを使用して形成することを特徴とする請求項１８に記載の半導体素子の金属配線形成方法。
【請求項２０】
　前記第１層間絶縁膜を形成する前に前記半導体基板上にエッチング防止膜を蒸着する段階をさらに含み、
　前記開口を形成する段階の後で前記ビアホールに露出された前記エッチング防止膜をエッチングする段階をさらに含むことを特徴とする請求項１３に記載の半導体素子の金属配線形成方法。
【請求項２１】
　前記金属物質を蒸着する段階の前に前記ビアホールに露出された層間絶縁膜上に拡散防止膜を形成する段階をさらに含むことを特徴とする請求項１３に記載の半導体素子の金属配線形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は半導体素子の金属配線形成方法に係り、より具体的には、変形されたデュアルダマシン工程を利用することによってシングルダマシン構造のビアコンタクトを含む半導体素子の金属配線を形成する方法に関する。
【背景技術】
【０００２】
　半導体素子の集積度が高まるにつれて金属配線間の間隔が漸次狭まるだけではなく、多層配線構造を有する金属配線層が必要になった。これによって、同一層上で相互隣接した金属配線層の間または上下に隣接した各配線層間に存在する寄生キャパシタンス（Ｃ）成分及び寄生抵抗（Ｒ）成分によって多層配線構造は影響を受ける。
【０００３】
　金属配線システムにおいて寄生抵抗及び寄生キャパシタンス成分は、いわゆる寄生ＲＣを誘導して素子のスピードを遅延させる原因となる。また、寄生キャパシタンスと寄生抵抗とはチップの総電力消耗量を増加させて信号漏れ量も増加させる。
【０００４】
　したがって、動作スピードが向上されて超高集積された半導体素子を製造するにおいて、寄生ＲＣの小さい多層配線技術を開発するのが非常に重要な課題である。寄生ＲＣの小さい配線を形成するためには低比抵抗の金属を配線物質で使用したり低誘電率の物質で絶縁膜を形成したりする必要がある。
【０００５】
　例えば、Ｃｕ、Ａｌ、Ａｇ、Ａｕなどの物質や、またはこれらの合金などが新しい配線物質として関心の対象となっている。このうちＣｕは比抵抗が低いだけではなく、コストが安くて工程の負担が少ない長所がある。また、Ａｌとは異なりエレクトロマイグレーション現像に対する耐性が高いという長所もある。
【０００６】
　前記した長所によってＣｕを配線物質で広く使用するが、最終配線層の配線をＣｕにする場合には配線のボンディングのためにアルミニウムパッドを追加製作せねばならない短所がある。最終配線層の配線をアルミニウムで製作すれば、アルミニウムパッドを追加製作する必要がないので、工程上、簡単であり経済的にも有利である。
【０００７】
　しかし、その場合に最終配線とその下部に形成されている導電体とを連結するビアコンタクトはＣｕよりなる。言い換えれば、一般的にシングルダマシン構造よりなるビアコンタクトを製作する場合にはＣｕが広く使われる。
【０００８】
　Ｃｕを使用して製作されたシングルダマシン構造のビアコンタクトは前記した場合だけでなく、上下部導電体を連結する構造で広く利用されている。また、集積度の進展に伴い配線層の数が増加するにつれて上下部配線を連結するコンタクトの数も多くなってその深さも深くなる傾向にある。
【０００９】
　前記のように、Ｃｕをビアコンタクトやその他の配線物質に広く使用するが、Ｃｕは次のような特性を帯びている。
【００１０】
　まず、Ｃｕはいろいろな物質との化学的な親和度が高いので、シリコン基板やシリコン酸化膜に容易に拡散される。Ｃｕが拡散されることを防止する一方、接着力の向上のためにチタンやタンタル系列の金属合金を使用した障壁層をコンタクトとシリコン酸化膜との間に形成する方法が一般的に利用される。
【００１１】
　また、Ｃｕは酸化性も強いので外部に露出されれば容易に酸化される。Ｃｕが酸化すれば配線の抵抗及びストレスを増加させてチップの電気的特性を劣化させる原因になりうる。したがって、Ｃｕの酸化を防止するためにＣｕ配線層の外部に酸化防止膜を追加に形成する場合もある。
【００１２】
　そして、Ｃｕの配線パターンを形成する方法としてはダマシン工程が一般的に使われる。Ｃｕはエッチング工程を利用して配線パターンを形成し難いためである。ダマシン工程はその構造によってシングルダマシン工程またはデュアルダマシン工程に分けられる。ダマシン工程を使用すれば、不必要に蒸着されたＣｕ膜を除去するために平坦化過程を実施しなければならない。Ｃｕを使用してビアコンタクトを形成する場合に平坦化過程で物質間のエッチング率の差でビアコンタクトにリセスが生じる問題点がある。
【００１３】
　図１は、隣接したビアパターンまでの距離変化による化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、以下「ＣＭＰ」という）工程後でビアコンタクトに発生したリセスの深さを測定してグラフにしたものである。
【００１４】
　グラフから分かるように、Ｃｕを蒸着した後でＣＭＰ工程を行えば、ビアコンタクトにはリセスがある程度生じる特徴を示す。そして、ビアコンタクトが細かく形成された隣接パターンの近い位置にある場合よりも、相当遠く離れており、ビアコンタクトが孤立している場合にこのリセスの大きさがさらに大きいことが分かる。
【００１５】
　ビアコンタクトに前記したようにリセスが生じると、抵抗が大きくなるなど素子の電気的特性が悪くなる。特に、隣接パターンから孤立しているビアコンタクトでのようにリセスが相当大きくなれば、上下部配線の連結が途切れて不良が生じることもある。したがって、ビアコンタクトにリセスが形成されることを実質的に防止できる半導体素子の金属配線層形成方法についての要求が存在する。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
　本発明が解決しようとする技術的な課題は、ビアコンタクトにリセスが生じることを防止できる半導体素子の金属配線形成方法を提供するところにある。
【課題を解決するための手段】
【００１７】
　前記技術的な課題を解決するために、半導体素子の金属配線形成方法はアッシング工程で使用する媒体とフォトレジスト膜の下部に形成されている膜に含まれている物質との間に化学反応を生じさせる。その後、化学反応で変成された膜を除去することによってデュアルダマシン構造のビアホール及び開口を形成する。次に、そこにＣｕなどのような導電物質を蒸着して平坦化することによって、シングルダマシン構造のビアコンタクトを形成する工程を含むことを特徴とする。
【００１８】
　本発明の望ましい第１実施例によれば、導電層の形成された半導体基板上に第１層間絶縁膜、第１物質膜及び第２物質膜を順次形成し、その上にフォトレジスト膜を形成した後、パターニングする。ここで、第１物質膜はフォトレジスト除去工程で使われるアッシング媒体に対して高い反応性を有する物質を含む。次に、第２物質膜、第１物質膜及び第１層間絶縁膜をエッチングしてビアホールを形成した後、フォトレジスト膜を除去するアッシング工程を実施するが、その時、第１物質膜の一部はアッシング媒体と反応して変成され、同時にフォトレジストはほとんど除去される。引続き、前記した方法は第１物質膜の一部を除去して前記したビアホールよりも大きい開口を第１物質膜に形成する。次に、第２物質膜を除去し、その上に金属物質を蒸着した後で第１層間絶縁膜が表れるまで平坦化工程を実施することによって、リセスのないシングルダマシン構造のビアコンタクトを形成する工程を含む。
【００１９】
　ここで、金属物質はＣｕを含む物質であって、前記した第１物質膜は酸素または酸素イオンに対して高い選択性を有する物質で形成するのが望ましい。
　前記したフォトレジスト膜を除去する方法は酸素プラズマ放電を利用する方法またはオゾンを利用する方法を使用して遂行でき、この場合に前記した第１物質膜は炭素がドーピングされた酸化膜のように酸素または酸素イオンに対して高い選択性を有する物質を含むのが望ましい。
【００２０】
　そして、前記したビアコンタクトの形成後には前記結果物上にビアコンタクトと連結される配線とそれを覆い包む第２層間絶縁膜とを含む配線層を形成する段階をさらに含むことができる。ここで、配線層は最終配線層であることもあって、この最終配線層の配線はアルミニウムで形成することもできる。
【００２１】
　そして、前記した第２物質膜はフォトレジスト膜を除去する段階で変成されない物質で形成するのが望ましいが、例えば、ＳｉＯＮを含む膜、シリコン酸化膜、シリコン窒化膜、シリコンカーバイド膜、ポリシリコン膜、金属酸化物を含む膜または金属窒化物を含む物質の膜で形成できる。
【００２２】
　そして、前記したビアコンタクトは隣接した地域の配線のパターン密度が相対的に低い位置に形成できる。
　そして、前記した第１層間絶縁膜を形成する前に半導体基板上にエッチング防止膜を蒸着する段階をさらに含み、前記した第２物質膜を除去する段階でビアホールに露出されたエッチング防止膜をエッチングする段階をさらに含むことができる。
　そして、前記した金属物質を蒸着する前にビアホールに露出された第１層間絶縁膜上には障壁層を形成する段階をさらに含むことができる。
【００２３】
　本発明の望ましい第２実施例によれば、導電層が形成された半導体基板上に第１層間絶縁膜及び第１物質膜を形成した後、その上にフォトレジスト膜を形成してパターニングする。次に第１物質膜及び第１層間絶縁膜をエッチングしてビアホールを形成した後、フォトレジスト膜を除去するアッシング工程を実施するが、その時、第１物質膜のフォトレジスト膜と接触する部分及びビアホールに露出された部分はアッシング媒体と反応して変成され、フォトレジストは同時に実質的に除去される。次に変成された第１物質膜を除去して前記したビアホールよりも大きい開口を形成する。次に、ビアホール及び開口に金属物質を蒸着した後で、平坦化工程を実施してシングルダマシン構造のビアコンタクトを形成する。
【００２４】
　ここで、金属物質はＣｕを含む物質であって、前記した第１物質膜は酸素または酸素イオンに対して高い選択性を有する物質で形成するのが望ましい。
　前記したフォトレジスト膜を除去する方法は酸素プラズマ放電を利用する方法またはオゾンを利用する方法を使用して遂行でき、この場合に前記した第１物質膜は炭素がドーピングされた酸化膜のように酸素または酸素イオンに対して高い選択性を有する物質で形成するのが望ましい。
【００２５】
　そして、前記したビアコンタクトの形成後には前記結果物上にビアコンタクトと連結される配線を含む配線層を形成する段階をさらに含むことができる。ここで配線層は最終配線層でもあり、この最終配線層の配線はアルミニウムを使用して形成することもできる。
　そして、前記したビアコンタクトは隣接した地域の配線のパターン密度が相対的に低い位置に形成されうる。
【００２６】
　そして、前記した第１層間絶縁膜を形成する前に半導体基板上にエッチング防止膜を蒸着する段階をさらに含み、前記した開口を形成する段階の後でビアホールに露出されたエッチング防止膜をエッチングする段階をさらに含むことができる。
　そして、前記した金属物質を蒸着する前にビアホールに露出された第１層間絶縁膜上には障壁層を形成する段階をさらに含むことができる。
【発明の効果】
【００２７】
　本発明による半導体素子の金属配線形成方法によれば、デュアルダマシン構造の配線パターンを含む層をアッシング工程を活用することによって容易に作ることができる。このようなデュアルダマシン構造の配線パターンを平坦化工程を利用してエッチングすることによってシングルダマシン構造のビアコンタクトを形成するようになれば、このビアコンタクトにはリセスがほとんど生じない。したがって、金属配線の電気的な特性が向上し、不良のない半導体素子を容易に形成できる。
【発明を実施するための最良の形態】
【００２８】
　以下、図面に基づき、本発明を詳しく説明する。しかし、本発明はここに説明される実施例に限定されずに他の形態に具体化されうる。むしろ、ここに紹介される実施例は本発明の技術的思想が徹底に完全に開示できるように、そして当業者に本発明の思想を十分に伝えるために例示的に提供されたものである。図面において、層領域の厚さは明確性を期するために誇張されたものである。また、ある層が他の層または基板「上」にあると言及される場合に、それは他の層または基板上に直接形成されたりまたはそれらの間に第３の層が介在されたりもする。明細書全体にかけて同じ参照番号は同じ構成要素を示す。
【００２９】
　図２ないし図８は、本発明の望ましい第１実施例による半導体素子の金属配線形成方法を工程順序によって概略的に図示す断面図である。
【００３０】
　図２を参照すれば、導電層１０５を含んでいる半導体基板１００上に第１層間絶縁膜１２０、第１物質膜１３０及び第２物質膜１４０を順次蒸着する。
【００３１】
　ここで、半導体基板１００はシリコンウエーハ基板だけではなく、内部に特定の導電層１０５を含んでいる他の物質の層でもありうる。導電層１０５は半導体基板１００に形成された不純物ドーピング領域であったり、あるいはＣｕ配線層またはその他の導電体パターンであったりすることができる。
【００３２】
　第１層間絶縁膜１２０を蒸着する前にエッチング防止膜１１０を半導体基板１００上にまず蒸着することもできる。エッチング防止膜１１０はその上部に形成される第１層間絶縁膜１２０に対してエッチング選択比の大きい物質、例えばシリコン窒化膜（Ｓｉ３Ｎ４）またはシリコンカーバイド膜（ＳｉＣ）などで形成するのが望ましい。エッチング防止膜１１０は、例えばおよそ２００Åないし１０００Å、望ましくは５００Å程度の厚さに形成する。
【００３３】
　次いで、エッチング防止膜１１０上に第１層間絶縁膜１２０を蒸着する。第１層間絶縁膜１２０は、例えば、多孔性シリコン酸化膜、ＰＳＧ（ｐｈｏｓｐｈｏｒｏｕｓ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、ＢＰＳＧ（ｂｏｒｏｎ ｐｈｏｓｐｈｏｒｏｕｓ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、ＵＳＧ（ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、ＦＳＧ（ｆｌｕｏｒｉｎｅ ｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、ＳｉＯＣ膜、ＨＤＰ（ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ）膜、ＰＥ−ＴＥＯＳ（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ−ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏ ｓｉｌｉｃａｔｅ）膜またはＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ）膜のような低誘電率を有する物質膜で形成するのが望ましい。第１層間絶縁膜１２０は、例えばおよそ１５００Åないし１５０００Å程度、望ましくはおよそ３０００Åないし５０００Å程度の厚さに形成する。
【００３４】
　次いで、第１層間絶縁膜１２０上に第１物質膜１３０を蒸着する。第１物質膜１３０は後続工程であるフォトレジスト膜を除去するためのアッシング工程で使用する媒体に対して高い選択性を有する物質を含んでいるのが望ましい。その理由は後述する。例えば、アッシング工程で酸素またはオゾンを主要媒体として使用する場合には、第１物質膜１３０は炭素がドーピングされた酸化膜、例えばＡＭＴ社のＢｌａｃｋ Ｄｉａｍｏｎｄ、Ｎｏｖｅｌｌｕｓ社のＣｏｒａｌ、ＡＳＭ社のＡｕｒｏｒａなどが望ましい。第１物質膜１３０はおよそ５００Åないし３０００Å程度、望ましくはおよそ１５００Å程度の厚さに形成する。
【００３５】
　次いで、第１物質膜１３０上には第２物質膜１４０を蒸着する。第２物質膜１４０は第１物質膜１３０とは異なり、アッシング工程で使用する媒体と反応する物質を含んでいないか、又は反応をしてもその反応速度が第１物質膜１３０に対しての反応速度と比較して非常に低い物質を含むのが望ましい。その理由も後述する。例えば、前述したようにアッシング工程で酸素またはオゾンを主要媒体として使用する場合には第２物質膜１４０はＳｉＯＮを含む膜、シリコン酸化膜、シリコン窒化膜、シリコンカーバイド膜、ポリシリコン膜、金属酸化物を含む膜または金属窒化物を含む物質の膜などになりうる。第２物質膜１４０はおよそ２００Åないし１５００Å、望ましくはおよそ５００Åないし１０００Å程度の厚さに形成する。
【００３６】
　図３を参照すれば、第２物質膜１４０上にフォトレジスト膜（図示せず）を蒸着した後、露光及び現像工程を利用してビアホール１６０が形成される領域のパターンを形成する。図面にはパターニングされたフォトレジスト膜１５１が図示されている。本実施例はビアホール１６０に隣接した地域に他の導電層のパターンがほとんどなく、シングルダマシン構造のビアホールについての平坦化工程でリセスが多発する場合に特に有用である。本実施例でもビアホール１６０の周囲に何のパターンもない場合を図示している。しかし、前記したフォトレジストパターン１５１はビアホール１６０の隣接した地域に導電体パターンが多く形成されており、パターン密度が相対的に大きい場合にも適用できる。
【００３７】
　次いで、フォトレジストパターン１５１をエッチングマスクに使用して第２物質膜１４０、第１物質膜１３０及び第１層間絶縁膜１２０をエッチングして第２物質膜パターン１４１、第１物質膜パターン１３１及び第１層間絶縁膜パターン１２１を形成する。その場合、第１層間絶縁膜１２０間の予定された位置にビアホール１６０が作られる。第１物質膜パターン１３１及び第２物質膜パターン１４１に覆い包まれた部分は後続工程で除去されるので、ビアホール１６０は第１層間絶縁膜１２１に覆い包まれた部分を示す。
【００３８】
　ここで、第１層間絶縁膜１２０をエッチングして第１層間絶縁膜パターン１２１を形成する過程は第２物質膜パターン１４１をエッチングマスクに使用して進行することもできる。この場合には、まず第２物質膜１４０だけをエッチングして第２物質膜パターン１４１を形成した後、フォトレジスト膜パターン１５１を除去してから第１層間絶縁膜１２０をエッチングする。第１層間絶縁膜パターン１２１の形成工程をフォトレジスト膜パターン１５１を除去した後で進めるので、第１物質膜パターン１３１の一部が変成された後でエッチングが進められる。
【００３９】
　図４を参照すれば、フォトレジスト膜パターン１５１が除去される。フォトレジスト膜パターン１５１を除去するのにはアッシング工程、例えばドライアッシング工程が使用できる。
【００４０】
　ドライアッシング工程は酸素プラズマ放電を利用する方法とオゾンを利用する方法とに大別できる。酸素プラズマアッシング方法は、酸素プラズマの副産物である酸素ラジカルと有機物であるフォトレジストとが反応して二酸化炭素を生成し、これを真空ポンプで排出することによってフォトレジストを除去する方法である。一方、オゾンを利用する方法は、オゾンの強力な酸化作用を利用して常圧下でフォトレジストを除去する方法である。本実施例で使われるアッシング工程は前記した例に限定されず他のアッシング工程が使われることもある。
【００４１】
　このようにアッシング工程が進められる間にビアホール１６０に露出されている第１物質膜パターン１３１もアッシング媒体と接触する。第１物質膜パターン１３１にこの媒体に対して高い選択性を有する不純物が含まれており、アッシング工程中にアッシング媒体とこの不純物とが反応する。反応が生じれば、第１物質膜パターンの一部は性質が変わる。その結果、変成された第１物質膜１３５と残りの第１物質膜パターン１３２とを残す。
【００４２】
　例えば、炭素がドーピングされたシリコン酸化膜で第１物質膜パターン１３１が形成されている場合には、酸素プラズマまたはオゾンを利用したアッシング工程でこの炭素が酸素と反応する。これにより、二酸化炭素が生成されて第１物質膜パターン１３１から抜け出る。炭素が抜け出た第１物質膜パターン１３１の物性は変化する。これにより、変成された第１物質膜１３５のみを除去しやすくなる。このような化学反応を適切に利用すれば既存のシングルダマシン構造のパターン形成工程に特別に複雑な工程を追加しなくても、後述するようにデュアルダマシン構造の配線パターンが形成できる。
【００４３】
　ここで、第２物質膜パターン１４１は第１物質膜パターン１３１のすべてがアッシング媒体と反応して性質が変わることを防ぐ役割を果たす。したがって、前述したように第２物質膜１４１はアッシング媒体と反応する物質を含まないのが望ましい。
【００４４】
　図５を参照すれば、変成された第１物質膜パターン１３５だけを除去する。変成された第１物質膜パターン１３５を除去するためにドライエッチング、あるいはウェットエッチング、望ましくはウェットエッチングが使用できる。ウェットエッチングでは前記した例ではフッ化水素やフッ化アンモニウムのようにフッ素を含有しているエチェントを一般的に使用する。しかし、前記の変成された第１物質膜１３５の物性によって他のエチェントを使用することもできる。
【００４５】
　変成された第１物質膜１３５が除去されれば、第１物質膜パターン１３２で覆い包まれた開口１７０がビアホール１６０の上部に形成される。この開口１７０はビアホール１６０よりももっと大きくてビアホール１６０の入口に形成される。
【００４６】
　図６を参照すれば、残っている第２物質膜パターン１４１を除去し、またビアホール１６０に露出されているエッチング防止膜１１０を除去する。すると、導電層１０５が露出されてエッチング防止膜１１１パターンが形成される。第２物質膜パターン１４１を除去する工程とエッチング防止膜１１０をエッチングする工程とは前者を先に遂行するのが望ましいが、第２物質膜１４０とエッチング防止膜１１０の厚さとエッチング率とを考慮して同時に遂行することもできる。
【００４７】
　第２物質膜パターン１４１及びエッチング防止膜パターン１１１が除去されれば、図示したように第１層間絶縁膜パターン１２１と第１物質膜パターン１３２とで覆い包まれた二重ダマシン構造のパターンが作られる。この二重ダマシン構造のパターンはビアホール１６０と開口１７０とが結合して作られる。
【００４８】
　図７を参照すれば、図７にはビアコンタクト１８０が形成された結果物が示されている。このためにはまず、ビアホール１６０と開口１７０との内部及び第１物質膜パターン１３２上に金属物質（図示せず）を蒸着する。金属物質としては比抵抗値の低いＣｕ、ＡｇまたはＡｕなどや或いはこれらの合金が使用できる。この時、前記金属物質の拡散を防止するために第１物質膜パターン１３２とビアホール１６０と開口１７０との上に拡散防止膜（図示せず）を形成するのが望ましい。前記拡散防止膜はＴａ、ＴａＮ、Ｗ、ＷＮ、Ｔｉ、ＴｉＮなどの単一膜あるいはこの膜を組み合わせた複合膜を使用するのが可能であり、全体の厚さを１００〜１０００Å程度に形成するのが望ましい。
【００４９】
　金属物質を蒸着した後には平坦化工程を実施してビアコンタクト１８０を形成する。平坦化のための工程としては通常ＣＭＰ工程が使われる。ＣＭＰ工程を利用して第１物質膜パターン１３２上の金属物質、例えばＣｕを除去してから第１層間絶縁膜パターン１２１が露出するまで、第１物質膜パターン１３２と金属物質とをエッチングし続ける。それにより、図７でのようなシングルダマシン構造のビアコンタクト１８０が生じる。ＣＭＰ工程が二重ダマシン構造に埋め込まれたＣｕについて進められるが、この場合には図面でのようにビアコンタクト１８０にリセスがほとんど生じない。
【００５０】
　以後、必要に応じてビアコンタクトが完成した結果物上に拡散防止膜（図示せず）を形成する。拡散防止膜は一般的にＳｉＮ、ＳｉＣなどを使用して形成し、その厚さは５００〜１０００Å程度に形成するのが望ましい。
【００５１】
　図８は、図７の結果物上に配線パターン１９５とこれを覆い包む第２層間絶縁膜１９０とを含む配線層が形成されている素子を概略的に示している断面図である。前記配線パターン１９５と第２層間絶縁膜１９０とを形成する工程は第２層間絶縁膜を先に蒸着し、配線パターン１９５が形成される部分の第２層間絶縁膜をエッチングした後、配線パターン１９５の形成用物質を蒸着してから、ＣＭＰ方法を通じて配線パターン１９５を形成する段階を含むことができる。このような工程は一般的に配線パターン１９５がビアコンタクト１８０を形成する物質と異なる物質、例えば前記した配線層がアルミニウムで形成された配線層であり、ビアコンタクト１８０がＣｕで形成された場合に広く利用できる。
【００５２】
　しかし、図２ないし図８に示している本発明の実施例は前記した例に限定されず、Ｃｕなどを利用したシングルダマシン構造のビアコンタクト１８０が必要なところにはいかなる応用例にも適用可能である。また、前記した配線層の配線パターン１９５の形及び使われる物質によって配線層は図面と異なる場合がある。
【００５３】
　図９ないし図１１は、本発明の望ましい第２実施例を示すための概略的な断面図である。ここで、図９ないし図１１は図２ないし図５に対応する。図６及び図７の工程は図１１以後の本実施例にも同一に適用される（ただし、この場合に参照番号は図９ないし図１１に合うように変更せねばならない）。
【００５４】
　図９を参照すれば、導電層２０５が形成されている半導体基板２００上に第１層間絶縁膜２２０及び第１物質膜２３０を蒸着する。半導体基板２００はシリコンウエーハ基板だけでなく内部に特定導電層２０５を含んでいる他の層である場合もある。導電層２０５は半導体基板２００に形成された不純物ドーピング領域であるか、或いはＣｕ配線層またはその他の導電体パターンでありうる。
【００５５】
　第１層間絶縁膜２２０を蒸着する前にエッチング防止膜２１０を半導体基板２００上に先に蒸着することもできる。エッチング防止膜２１０はその上部に形成される第１層間絶縁膜２２０に対してエッチング選択比の大きい物質、例えば、Ｓｉ３Ｎ４またはＳｉＣで形成するのが望ましい。エッチング防止膜２１０は、例えばおよそ２００Åないし１０００Å程度、望ましくは５００Å程度の厚さで形成する。
【００５６】
　次いで、エッチング防止膜２１０上に第１層間絶縁膜２２０を蒸着する。第１層間絶縁膜２２０は、例えば、多孔性シリコン酸化膜、ＰＳＧ膜、ＢＰＳＧ膜、ＵＳＧ膜、ＦＳＧ膜、ＳｉＯＣ膜、ＨＤＰ膜、ＰＥ−ＴＥＯＳ膜またはＳＯＧ膜のような低誘電率を有する物質膜で形成するのが望ましい。第１層間絶縁膜２２０は、例えば、１５００Åないし１５０００Å程度、望ましくは３０００Åないし５０００Å程度の厚さに形成する。
【００５７】
　次いで、第１層間絶縁膜２２０上に第１物質膜２３０を蒸着する。第１物質膜２３０は後続工程であるフォトレジスト膜を除去するためのアッシング工程で使用する媒体に対して高い選択性を有する物質を含んでいるのが望ましい。例えば、アッシング工程で酸素またはオゾンを媒体に使用する場合には、第１物質膜２３０は炭素がドーピングされた酸化膜、例えば、ＡＭＴ社のＢｌａｃｋ Ｄｉａｍｏｎｄ、Ｎｏｖｅｌｌｕｓ社のＣｏｒａｌ、ＡＳＭ社のＡｕｒｏｒａなどが望ましい。第１物質膜２３０は２０００Åないし５０００Å程度の厚さに形成する。
【００５８】
　図１０を参照すれば、第１物質膜２３０上にフォトレジスト膜（図示せず）を蒸着した後、露光及び現像工程を利用してビアホール２６０が形成される領域のパターンを形成する。ビアホール２６０はフォトレジスト膜パターン２５１によって限定されるが、図面にはフォトレジスト膜パターン２５１が示されている。本実施例はビアホール２６０に隣接した地域に他の導電層のパターンがほとんどなくて後続平坦化工程でリセスが多発する場合に特に有用である。本実施例でもビアホール２６０の周囲に何のパターンもない場合を図示している。しかし、本実施例はビアホール２６０の隣接した地域に導電体パターンが形成されていてパターン密度の高い場合にも適用できる。
【００５９】
　次いで、フォトレジストパターン２５１をエッチングマスクとして使用して第１物質膜２３０及び第１層間絶縁膜２２０をエッチングして第１物質膜パターン２３１及び第１層間絶縁膜パターン２２１を形成する。これにより、第１層間絶縁膜２２０間の予定された位置にビアホール２６０が作られる。その結果、ビアホール２６０はエッチング防止膜２１０が形成されている場合にはエッチング防止膜２１０を露出させ、そうでない場合には導電層２０５を露出させる。
【００６０】
　図１１を参照すれば、フォトレジスト膜パターン２５１が除去される。フォトレジスト膜パターン２５１を除去するアッシング工程はドライ工程が通常的に使われる。アッシング工程として、例えば酸素プラズマ放電を利用する方法及びオゾンを利用する方法などが使われうる。
【００６１】
　このようにアッシング工程が進められる間に第１物質膜パターン２３１の上部及びビアホール２６０に露出されている第１物質膜パターン２３１部分もアッシング媒体と接触する。アッシング工程中にこの第１物質膜パターン２３１の一部に含まれた不純物とアッシング媒体とも反応する。その結果、第１物質膜パターン２３１の一部は性質が変わって変成された第１物質膜２３５になり、残りの第１物質膜パターン２３２を残す。示されたように、第１物質膜パターン２３１の上部及びビアホール２６０に露出された第１物質膜パターン２３１の側面が変成される。
【００６２】
　例えば、炭素がドーピングされたシリコン酸化膜で第１物質膜パターン２３１が形成されている場合には、酸素プラズマまたはオゾンを利用したアッシング工程中に炭素が酸素と反応する。これにより、二酸化炭素が生成されて第１物質膜パターン２３１から抜け出る。第１物質膜パターンの性質は変化し、変成された第１物質膜２３５のみを除去しやすくなる。
【００６３】
　本実施例では前記したアッシング工程の工程条件を適切に調節することが重要である。すなわち、変成された第１物質膜２３５が深さ方向に第１層間絶縁膜パターン２２１の上部まで形成されるように反応が生じすぎてはならない。このような場合にはデュアルダマシン構造のパターンを形成できないためである。
【００６４】
　このように、工程条件を適切に調節して化学反応が起きる範囲を調整すれば、第１実施例とは違って第２物質膜を形成する必要がない。これにより、既存工程にフォトレジスト工程を追加しなくてもデュアルダマシン構造の配線パターンを形成するのが可能である。
【００６５】
　次に、変成された第１物質膜２３５を除去し、Ｃｕなどの金属物質を埋め込んだ後で、ＣＭＰ工程を利用してシングルダマシン構造のビアコンタクトを形成する方法は第１実施例と同一に適用される。
【００６６】
　以上、本発明を望ましい実施例を挙げて詳しく説明したが、本発明は前記実施例に限定されず、本発明の技術的な思想の範囲内で当業者によって色々な変形が可能である。
【図面の簡単な説明】
【００６７】
【図１】隣接したビアパターンまでの距離変化によるＣＭＰ工程後にビアコンタクトに発生したリセスの深さを測定した結果を概略的に示すグラフである。
【図２】本発明の第１実施例による半導体素子の金属配線形成方法を工程順序によって概略的に示す断面図である。
【図３】本発明の第１実施例による半導体素子の金属配線形成方法を工程順序によって概略的に示す断面図である。
【図４】本発明の第１実施例による半導体素子の金属配線形成方法を工程順序によって概略的に示す断面図である。
【図５】本発明の第１実施例による半導体素子の金属配線形成方法を工程順序によって概略的に示す断面図である。
【図６】本発明の第１実施例による半導体素子の金属配線形成方法を工程順序によって概略的に示す断面図である。
【図７】本発明の第１実施例による半導体素子の金属配線形成方法を工程順序によって概略的に示す断面図である。
【図８】本発明の第１実施例による半導体素子の金属配線形成方法を工程順序によって概略的に示す断面図である。
【図９】本発明の第２実施例による半導体素子の金属配線形成方法を工程順序によって示す断面図である。
【図１０】本発明の第２実施例による半導体素子の金属配線形成方法を工程順序によって示す断面図である。
【図１１】本発明の第２実施例による半導体素子の金属配線形成方法を工程順序によって示す断面図である。
【符号の説明】
【００６８】
　１００　半導体基板
　１０５　導電層
　１１０　エッチング防止膜
　１２１　第１層間絶縁膜パターン
　１３２　第１物質膜パターン
　１３５　第１物質膜
　１４１　第２物質膜パターン
　１６０　ビアホール
【図１】
2004072107.tif 000003
【図２】
2004072107.tif 000004
【図３】
2004072107.tif 000005
【図４】
2004072107.tif 000006
【図５】
2004072107.tif 000007
【図６】
2004072107.tif 000008
【図７】
2004072107.tif 000009
【図８】
2004072107.tif 000010
【図９】
2004072107.tif 000011
【図１０】
2004072107.tif 000012
【図１１】
2004072107.tif 000013