(57)【要約】【課題】超小型電子回路の性能を改善する方法を提供すること。【解決手段】集積回路トランジスタ構造のための方法および構造は、第１の導電性材料および第２の材料を有するゲート導体を含む。本発明は、ゲート導体に隣接した変形不可能なスペーサおよびゲート導体とスペーサの間のギャップを有する。第１の導電性材料はポリシリコンであることができ、第２の材料は金属かポリマーかいずれかであることができる。第２の材料はギャップのためのプレースホルダとして作用する。本発明では、ギャップによって周囲ガスを含み、ゲート導体の抵抗が減少する。【選択図】図７
2004080036.tif 000002
【特許請求の範囲】
【請求項１】
　第１の導電性材料および第２の材料を含む導体と、
　前記導体に隣接した変形不可能なスペーサと、
　前記導体と前記スペーサの間のギャップと、を含む集積回路配線構造。
【請求項２】
　前記第１の導電性材料がポリシリコンを含む、請求項１に記載の集積回路配線構造。
【請求項３】
　前記第２の材料が金属とポリマーのうちの１つを含む、請求項１に記載の集積回路配線構造。
【請求項４】
　前記第２の材料が前記ギャップのためのプレースホルダとして作用する、請求項１に記載の集積回路配線構造。
【請求項５】
　前記ギャップが周囲ガスを含む、請求項１に記載の集積回路配線構造。
【請求項６】
　前記ギャップによって前記導体の抵抗が減少する、請求項１に記載の集積回路配線構造。
【請求項７】
　前記導体がゲート導体、コンタクト、および配線ラインのうちの１つを含む、請求項１に記載の集積回路配線構造。
【請求項８】
　第１の導電性材料および第２の材料を含むゲート導体と、
　前記ゲート導体に隣接した変形不可能なスペーサと、
　前記ゲート導体と前記スペーサの間のギャップと、を含む集積回路トランジスタ構造。
【請求項９】
　前記第１の導電性材料がポリシリコンを含む、請求項８に記載の集積回路トランジスタ構造。
【請求項１０】
　前記第２の材料が金属とポリマーのうちの１つを含む、請求項８に記載の集積回路トランジスタ構造。
【請求項１１】
　前記第２の材料が前記ギャップのためのプレースホルダとして作用する、請求項８に記載の集積回路トランジスタ構造。
【請求項１２】
　前記ギャップが周囲ガスを含む、請求項８に記載の集積回路トランジスタ構造。
【請求項１３】
　前記ギャップによって前記ゲート導体の抵抗が減少する、請求項８に記載の集積回路トランジスタ構造。
【請求項１４】
　ポリシリコンと、金属およびポリマーのうちの１つを含む第２の材料とを含む導体と、
　前記導体に隣接した変形不可能なスペーサと、
　前記導体と前記スペーサの間のギャップと、を含む集積回路配線構造。
【請求項１５】
　前記第２の材料が前記ギャップのためのプレースホルダとして作用する、請求項１４に記載の集積回路。
【請求項１６】
　前記ギャップが周囲ガスを含む、請求項１４に記載の集積回路。
【請求項１７】
　前記ギャップによって前記導体の抵抗が減少する、請求項１４に記載の集積回路。
【請求項１８】
　前記導体がゲート導体、コンタクト、および配線ラインのうちの１つを含む、請求項１４に記載の集積回路。
【請求項１９】
　集積回路構造中に導体を形成する方法であって、
　第１の導電性材料を形成するステップと、
　前記第１の導電性材料の上に第２の材料を堆積するステップと、
　前記第２の材料の上に変形不可能なスペーサを形成するステップと、
　前記第１の導電性材料と前記変形不可能なスペーサの間にギャップを形成するように、前記集積回路構造をアニールするステップとを含む方法。
【請求項２０】
　前記アニール・プロセスが前記第２の材料を前記第１の導電性材料中に追い込む、請求項１９に記載の方法。
【請求項２１】
　前記第１の導電性材料がポリシリコンを含む、請求項１９に記載の方法。
【請求項２２】
　前記第２の材料が金属とポリマーのうちの１つを含む、請求項１９に記載の方法。
【請求項２３】
　前記第２の材料が前記ギャップのためのプレースホルダとして作用する、請求項１９に記載の方法。
【請求項２４】
　前記ギャップが周囲ガスを含む、請求項１９に記載の方法。
【請求項２５】
　前記ギャップによって前記導体の抵抗が減少する、請求項１９に記載の方法。
【請求項２６】
　前記導体がゲート導体、コンタクト、および配線ラインのうちの１つを含む、請求項１９に記載の方法。
【請求項２７】
　集積回路構造中にトランジスタを形成する方法であって、
　ゲート導体を形成するステップと、
　前記ゲート導体の上に第２の材料を堆積するステップと、
　前記第２の材料の上に変形不可能なスペーサを形成するステップと、
　前記ゲート導体と前記変形不可能なスペーサの間にギャップを形成するように、前記集積回路構造をアニールするステップとを含む方法。
【請求項２８】
　さらに、
　前記第２の材料の前記堆積の前に、前記ゲート導体の側面をアンダーカットするプロセスと、
　前記第２の材料の前記堆積の後に、実質的に前記ゲート導体の前記側面のアンダーカット部分の中だけに前記第２の材料が残るように、前記第２の材料の部分を除去するプロセスとを含む、請求項２７に記載の方法。
【請求項２９】
　前記アンダーカット・プロセスおよび除去プロセスが所望の長さの前記ゲート導体を維持する、請求項２８に記載の方法。
【請求項３０】
　前記アニール・プロセスが前記第２の材料を前記ゲート導体中に追い込む、請求項２７に記載の方法。
【請求項３１】
　前記ゲート導体がポリシリコンを含む、請求項２７に記載の方法。
【請求項３２】
　前記第２の材料が金属とポリマーのうちの１つを含む、請求項２７に記載の方法。
【請求項３３】
　前記第２の材料が前記ギャップのためのプレースホルダとして作用する、請求項２７に記載の方法。
【請求項３４】
　前記ギャップが周囲ガスを含む、請求項２７に記載の方法。
【請求項３５】
　前記ギャップによって前記導体の抵抗が減少する、請求項２７に記載の方法。
【請求項３６】
　前記導体がゲート導体、コンタクト、および配線ラインのうちの１つを含む、請求項２７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、一般に集積回路配線に関し、より詳細には、エア・ギャップを利用して抵抗およびキャパシタンスを減少させる配線構造に関する。
【背景技術】
【０００２】
【非特許文献１】S. P. Murata、「Siliside for VLSIApplications」、Academic Press、1983、130頁、
【発明の開示】
【発明が解決しようとする課題】
【０００３】
　以下で説明する本発明では、相互連結配線の抵抗とキャパシタンスの両方が減少する。本発明のＲＣ低減方式の実施では、他の金属レベルに比べて、ポリシリコン配線レベルでのポリシリコンの抵抗率は本質的に遥かに高く、そして実効的な容量性結合は大きい。本発明は、金属拡散またはポリマー分解のようなプロセスを使用して、配線の側壁に沿ってまたは配線の上部あるいはその両方にエア・チャネルを作る。本発明では、自己整合コンタクト・プロセスを使用してゲート構造が作られる。このようにしなければ、ゲートとコンタクトの短絡の危険性が高くなる。本発明では、相互連結構造の完全性を保全するように、エア・チャネルは硬い殻の中に埋め込まれる。
【課題を解決するための手段】
【０００４】
　上で示した目的を達成するために、本発明の一態様に従って、第１の導電性材料と第２の材料を有するゲート導体を含んだ集積回路トランジスタ構造が提供される。本発明は、ゲート導体に隣接した変形不可能なスペーサおよびゲート導体とスペーサの間のギャップを有する。第１の導電性材料はポリシリコンであることができ、第２の材料は金属かポリマーかいずれかであることができる。第２の材料は、ギャップのためのプレースホルダとして作用する。本発明では、ギャップは、ゲート導体の抵抗を減少させる周囲ガスを含む。
【０００５】
　また、本発明は、集積回路構造中にトランジスタを形成する方法を含む。本発明は、最初にゲート導体を形成する。次に、本発明は、ゲート導体の上に第２の材料を堆積する。それから、本発明は、第２の材料の上に変形不可能なスペーサを形成し、そしてゲート導体と変形不可能なスペーサの間にギャップを形成するように、集積回路構造をアニールする。本発明で第２の材料が堆積される前に、プロセスで、ゲート導体の側面をアンダーカットする。第２の材料の堆積後、実質的にゲート導体の側面のアンダーカット部内だけに第２の材料が残るように、プロセスで第２の材料の部分を除去する。アンダーカットおよび除去のプロセスで、所望の長さのゲート導体が維持される。アニール・プロセスで、第２の材料はゲート導体中に追い込まれる。再び、ゲート導体はポリシリコンであることができ、第２の材料は金属かポリマーかいずれかであることができる。ギャップによって、導体の抵抗は減少する。導体は、ゲート導体か、コンタクトか、または配線ラインであることができる。
【０００６】
　前記および他の目的、態様、および利点は、図面を参照した本発明の好ましい実施形態についての次の詳細な説明からより適切に理解されるであろう。
【発明を実施するための最良の形態】
【０００７】
　本発明では、いくつかの異なる方法を使用して、集積回路構造中の導電線に沿ってギャップを形成する。例えば、１つの方法は、シリコン・ゲート材料中への金属拡散に依拠して、ギャップを形成する。チャネル（ギャップ）を形成する第２の方法は、ポリマー分解に依拠している。一実施形態では、チャネルはゲート導体の両側にあり、スペーサの下に埋め込まれている。発明の構造は、縁なしコンタクト方式と両立可能であり、コンタクト・スタッドとともに使用するのに十分な物理的強度を持つ。
【０００８】
　チャネルを形成するために、本発明は、大抵の金属‐シリサイド反応中に材料の体積が減少するという原理に依拠している。この減少した体積は、周囲材料の変形によって、またはボイドの形成によって占められるかもしれない。ボイド（または、エア・ギャップ）が発生するかどうかは、境界面の完全性（付着性）および拡散プロセスの細部、すなわち拡散原子が空孔と置き換わるか、その位置に拡散する他の原子と置き換わるかに依存している。本発明では、周囲材料は、シリサイド形成中に変形しないように選ばれ、それによってボイドまたはギャップの形成に有利に働いている。
【０００９】
　より具体的には、金属とシリコンの間の反応では、反応領域の結果としての体積は、一般に、金属にシリコンを加えた始めの体積よりも小さい。例えば、ＴｉとＳｉの反応では、約８００℃でＴｉＳｉ２相が生じて終わる一連の相形成全体を通して、Ｓｉが主要な拡散種である。反応種の相対的な厚さは、１ｎｍのＴｉが２．２７ｎｍのＳｉと反応して２．５１ｎｍのＴｉＳｉ２を形成する（「Siliside for VLSI Applications」，S. P. Murarka, p.130, Academic Press1983を参照されたい。以下で「Murarka」と呼ぶ）。したがって、始めのＣｏとＳｉを加えた体積に対する最終的なＣｏＳｉ２の体積の比は、２．５１／３．２７、すなわち、０．７７の比である。したがって、体積は２３％だけ減少する。
【００１０】
　ＳｉとＣｏの反応の他の例では、主要な拡散種は、温度が高くなるにつれてＣｏからＳｉに変わりそしてＣｏに戻り、結果として最終的に約７５０２ＣでＣｏＳｉ２になる。Ｃｏ‐Ｓｉ反応での相対的な厚さは、１ｎｍのＣｏが３．６４ｎｍのＳｉと反応して３．５２ｎｍのＣｏＳｉ２を形成する。この場合、体積は２４％だけ減少する。他の遷移金属に関する対応する値は、Ｍｕｒａｒｋａにある。
【００１１】
　本発明者の行った実験で、ゲート導体側壁酸化膜と窒化膜スペーサの厚さの５０％がチャネル・ギャップで置き換えられた場合、一般的な０．１１μｍの基礎ルールに基づいて、線キャパシタンスおよび線間キャパシタンスは、それぞれ３０％と３８％だけ減少することが明らかになった。ゲート導体側壁酸化膜と室化膜スペーサの全体積がチャネル・ギャップで置き換えられる限界事例では、線キャパシタンスおよび線間キャパシタンスの減少は、それぞれ４４％と５４％になるであろう。したがって、本発明者は、導体線のまわりにエア・ギャップを使用することの利益の大部分は、近接するスペーサ材料をただ部分的にギャップに置き換えるだけで実現でき、全スペーサをギャップに置き換える必要のないことを発見した。
【００１２】
　図１は、キャップ付きゲート１０（例えば、厚い室化膜２０の付いた）、ソース／ドレインＬＤＤ（低濃度ドーピング・ドレイン）領域４０、ゲート誘電体３０、および浅いトレンチ領域５０Ａと５０Ｂを含んだ基板１００の断面図を示す。次の説明は、本発明の２つの実施例を説明する。これらの実施例から、当業者は多くの同等な構造および方法を理解するであろう。図２に示すように、薄い層６０が、ゲート・スタック１０、２０およびゲート酸化膜３０の上に堆積される。一実施形態では、この層６０は　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　のような金属またはこれらの任意の組合せの合金を含む。金属６０はポリシリコン１０と反応するので、金属６０はポリシリコン１０中に部分的に拡散する。これによってゲート構造の側壁に沿って真空領域が作られるだけでなく、ポリシリコン１０中への金属拡散の結果として、ゲート導電率が相当に大きくなる。他の実施形態では、層６０は、Nornornene型ポリマー、　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　、または前述のものの任意の組合せのような自己分解可能ポリマーを含む。この犠牲層６０は後でガス生成物に分解し、このガス生成物は拡散で除去される。これによって、ゲート導体に沿ってポケット（ギャップ）が作られる。
【００１３】
　層６０を堆積した後で、エッチバックのステップを行って、図３に示すように、ゲート側壁に沿って材料６０から仮のスペーサ（例えば、プレースホルダ）７０を形成する。図４は、構造のこの部分をより詳細に示す。ゲート長寸法を変えないために、本発明では、図４に示すようにゲートを僅かにアンダーカットする。このアンダーカット・プロセスでは、材料６０がゲート導体の側面のアンダーカット部分の中だけに実質的に残るように、材料が堆積される前に材料６０の部分を取り除く。アンダーカットと除去のプロセスで、所望の長さのゲート導体が維持される。アンダーカット寸法は、以下で議論し図８に詳細に示すように、アニール・ステップ中にゲート側壁での金属シリサイド形成によって補償される。
【００１４】
　スペーサ８０Ａ、８０Ｂ（例えば、室化膜、　　　　　　　　　　　　　、など）が従来のスペーサ・プロセス（図５に示すような）を使用して形成され、さらにソース／ドレイン注入拡散ステップ（図６に示す）を行ってソース／ドレイン接合が形成される。スペーサ厚さは、ソース／ドレイン接合が適切に位置づけされるように、アンダーカットおよび仮のスペーサ寸法を考慮して制御される。例えば、約１０ｎｍのスペーサ厚さがあれば、スタッド形成だけでなく縁なしコンタクトに対応するのに十分であろう。
【００１５】
　チャネル（例えば、エア・ギャップ、ギャップ、ポケット、その他）９５Ａ、９５Ｂがゲート導体の側壁に沿って形成されるように（図７、８）、金属６０をゲート導体（１０）中に追い込むために（第１の実施形態）、またはポリマー６０を分解するために（第２の実施形態）、アニール・プロセスが行われる。前に言及したように、スペーサ８０Ａ、８０Ｂは、ギャップ９５Ａ、９５Ｂが適切に形成される程度に実質的に剛体である（例えば、アニール・プロセス中に変形不可能な）。言い換えれば、スペーサ８０Ａ、８０Ｂは、材料６０の大きさの減少に対応するように順応（変形）しない。反対に、スペーサ８０Ａ、８０Ｂはアニール・プロセス中実質的に剛体のままであり、その結果、ギャップ９５Ａ、９５Ｂが生じる。
【００１６】
　ギャップは、一般に、製造プロセス中に存在する周囲ガスを含む。例えば、製造中に空気が存在すれば、ギャップ中のガスは窒素、酸素、水素、その他を含む。アニール・プロセス中にスペーサ７０の体積は減少するので、材料６０は、ギャップ９５Ａ、９５Ｂのためのプレースホルダと考えることができる。十分なギャップを作るために、金属６０全てを使い尽くす必要のないことについて注釈してください。
【００１７】
　図９および１０に示す残りのプロセスは、コンタクト・スタッド１３０および次の配線レベル１１０を実現するために使われる従来のステップである。図９に示すように、ギャップ９５Ａ、９５Ｂが存在するために、第１の配線とゲート導体の間の容量性結合は劇的に減少する。発明の高性能デバイスおよび相互連結の上面図を図１０に示す。ここで、第１の金属線１１０は、コンタクト・スタッド１３０を通ってデバイスのドレイン接合９０Ａに接触する。
【００１８】
　図１１は、集積回路構造の流れ図である。最初に、本発明では、ゲート導体を形成し９０、次にゲート導体の側面をアンダーカットし９１、そしてゲート導体の上に第２の材料を堆積する９２。それから、本発明では、第２の材料の部分を除去し９３、第２の材料の上に変形不可能なスペーサを形成し９４、最後に集積回路構造をアニールする９５。
【００１９】
　本発明によって、相互連結配線の抵抗とキャパシタンスの両方が減少する。本発明のＲＣ低減方式の実施では、他の金属レベルに比べて、ポリシリコン配線レベルでのポリシリコンの抵抗率は本質的に遥かに高く、かつ実効的な容量性結合は大きい。本発明で、金属拡散またはポリマー分解のようなプロセスを使用して、配線の側面に沿って、または配線の上部に、あるいはその両方にエア・チャネルが作られる。本発明では、自己整合コンタクト・プロセスを使用してゲート構造が作られる。そうしなければ、ゲートとコンタクトの短絡の危険性が高くなる。本発明では、エア・チャネルは、相互連結構造の完全性が保全される程度に硬い殻の中に埋め込まれる。
【００２０】
　本発明から生じる全ての利益並びに、本発明から恩恵を受ける全ての他の用途または環境あるいはその両方およびその様々な環境が本発明とともにどのように動作するかを列挙してください。
【００２１】
　好ましい実施形態に関して本発明を説明したが、当業者は、添付の特許請求の範囲の精神および範囲内で修正して本発明を実施することができることを認めるであろう。
【００２２】
　本発明が適切に請求されていること、および全ての重要な要素が請求されていることを決定するために特許請求の範囲を入念に審査してください。詳細な説明の実質的な変更には請求の変更が必要となろう。
【００２３】
　まとめとして、本発明の構成に関して以下の事項を開示する。
【００２４】
（１）第１の導電性材料および第２の材料を含む導体と、
　前記導体に隣接した変形不可能なスペーサと、
　前記導体と前記スペーサの間のギャップと、を含む集積回路配線構造。
（２）前記第１の導電性材料がポリシリコンを含む、上記（１）に記載の集積回路配線構造。
（３）前記第２の材料が金属とポリマーのうちの１つを含む、上記（１）に記載の集積回路配線構造。
（４）前記第２の材料が前記ギャップのためのプレースホルダとして作用する、上記（１）に記載の集積回路配線構造。
（５）前記ギャップが周囲ガスを含む、上記（１）に記載の集積回路配線構造。
（６）前記ギャップによって前記導体の抵抗が減少する、上記（１）に記載の集積回路配線構造。
（７）前記導体がゲート導体、コンタクト、および配線ラインのうちの１つを含む、上記（１）に記載の集積回路配線構造。
（８）第１の導電性材料および第２の材料を含むゲート導体と、
　前記ゲート導体に隣接した変形不可能なスペーサと、
　前記ゲート導体と前記スペーサの間のギャップと、を含む集積回路トランジスタ構造。
（９）前記第１の導電性材料がポリシリコンを含む、上記（８）に記載の集積回路トランジスタ構造。
（１０）前記第２の材料が金属とポリマーのうちの１つを含む、上記（８）に記載の集積回路トランジスタ構造。
（１１）前記第２の材料が前記ギャップのためのプレースホルダとして作用する、上記（８）に記載の集積回路トランジスタ構造。
（１２）前記ギャップが周囲ガスを含む、上記（８）に記載の集積回路トランジスタ構造。
（１３）前記ギャップによって前記ゲート導体の抵抗が減少する、上記（８）に記載の集積回路トランジスタ構造。
（１４）ポリシリコンと、金属およびポリマーのうちの１つを含む第２の材料とを含む導体と、
　前記導体に隣接した変形不可能なスペーサと、
　前記導体と前記スペーサの間のギャップと、を含む集積回路配線構造。
（１５）前記第２の材料が前記ギャップのためのプレースホルダとして作用する、上記（１４）に記載の集積回路。
（１６）前記ギャップが周囲ガスを含む、上記（１４）に記載の集積回路。
（１７）前記ギャップによって前記導体の抵抗が減少する、上記（１４）に記載の集積回路。
（１８）前記導体がゲート導体、コンタクト、および配線ラインのうちの１つを含む、上記（１４）に記載の集積回路。
（１９）集積回路構造中に導体を形成する方法であって、
　第１の導電性材料を形成するステップと、
　前記第１の導電性材料の上に第２の材料を堆積するステップと、
　前記第２の材料の上に変形不可能なスペーサを形成するステップと、
　前記第１の導電性材料と前記変形不可能なスペーサの間にギャップを形成するように、前記集積回路構造をアニールするステップとを含む方法。
（２０）前記アニール・プロセスが前記第２の材料を前記第１の導電性材料中に追い込む、上記（１９）に記載の方法。
（２１）前記第１の導電性材料がポリシリコンを含む、上記（１９）に記載の方法。
（２２）前記第２の材料が金属とポリマーのうちの１つを含む、上記（１９）に記載の方法。
（２３）前記第２の材料が前記ギャップのためのプレースホルダとして作用する、上記（１９）に記載の方法。
（２４）前記ギャップが周囲ガスを含む、上記（１９）に記載の方法。
（２５）前記ギャップによって前記導体の抵抗が減少する、上記（１９）に記載の方法。
（２６）前記導体がゲート導体、コンタクト、および配線ラインのうちの１つを含む、上記（１９）に記載の方法。
（２７）集積回路構造中にトランジスタを形成する方法であって、
　ゲート導体を形成するステップと、
　前記ゲート導体の上に第２の材料を堆積するステップと、
　前記第２の材料の上に変形不可能なスペーサを形成するステップと、
　前記ゲート導体と前記変形不可能なスペーサの間にギャップを形成するように、前記集積回路構造をアニールするステップとを含む方法。
（２８）さらに、
　前記第２の材料の前記堆積の前に、前記ゲート導体の側面をアンダーカットするプロセスと、
　前記第２の材料の前記堆積の後に、実質的に前記ゲート導体の前記側面のアンダーカット部分の中だけに前記第２の材料が残るように、前記第２の材料の部分を除去するプロセスとを含む、上記（２７）に記載の方法。
（２９）前記アンダーカット・プロセスおよび除去プロセスが所望の長さの前記ゲート導体を維持する、上記（２８）に記載の方法。
（３０）前記アニール・プロセスが前記第２の材料を前記ゲート導体中に追い込む、上記（２７）に記載の方法。
（３１）前記ゲート導体がポリシリコンを含む、上記（２７）に記載の方法。
（３２）前記第２の材料が金属とポリマーのうちの１つを含む、上記（２７）に記載の方法。
（３３）前記第２の材料が前記ギャップのためのプレースホルダとして作用する、上記（２７）に記載の方法。
（３４）前記ギャップが周囲ガスを含む、上記（２７）に記載の方法。
（３５）前記ギャップによって前記導体の抵抗が減少する、上記（２７）に記載の方法。
（３６）前記導体がゲート導体、コンタクト、および配線ラインのうちの１つを含む、上記（２７）に記載の方法。
【図面の簡単な説明】
【００２５】
【図１】本発明に従った部分的に完成した集積回路構造を示す断面模式図である。
【図２】本発明に従った部分的に完成した集積回路構造を示す断面模式図である。
【図３】本発明に従った部分的に完成した集積回路構造を示す断面模式図である。
【図４】本発明に従った部分的に完成した集積回路構造を示す断面模式図である。
【図５】本発明に従った部分的に完成した集積回路構造を示す断面模式図である。
【図６】本発明に従った部分的に完成した集積回路構造を示す断面模式図である。
【図７】本発明に従った部分的に完成した集積回路構造を示す断面模式図である。
【図８】本発明に従った部分的に完成した集積回路構造を示す断面模式図である。
【図９】本発明に従った完成した集積回路構造を示す断面模式図である。
【図１０】本発明に従った完成した集積回路構造を示す上面模式図である。
【図１１】本発明の好ましい方法を示す流れ図である。
【符号の説明】
【００２６】
　１０　キャップ付きゲート
　２０　厚い室化膜
　３０　ゲート誘電体
　４０　ソース／ドレインＬＤＤ（低濃度ドーピング・ドレイン）領域
　５０Ａ　浅いトレンチ領域
　５０Ｂ　浅いトレンチ領域
　６０　金属またはポリマー
　７０　仮のスペーサ（プレースホルダ）
　８０Ａ　スペーサ
　８０Ｂ　スペーサ
　９５Ａ　ギャップ
　９５Ｂ　ギャップ
　１００　基板
　１３０　コンタクト・スタッド
【図１】
2004080036.tif 000003
【図２】
2004080036.tif 000004
【図３】
2004080036.tif 000005
【図４】
2004080036.tif 000006
【図５】
2004080036.tif 000007
【図６】
2004080036.tif 000008
【図７】
2004080036.tif 000009
【図８】
2004080036.tif 000010
【図９】
2004080036.tif 000011
【図１０】
2004080036.tif 000012
【図１１】
2004080036.tif 000013