(57)【要約】【課題】検波された方形波のデューティサイクルを所定の値、例えば５０％に正確に調整可能な受信機を提供する。【解決手段】ＡＳＫ変調された高周波信号を対数的な重み付けをして増幅する対数増幅器１と、増幅された信号を包絡線検波する検波回路２と、検波回路２から出力される検波信号を方形波に波形整形する波形整形回路３とを備え、波形整形回路３は給電抵抗Ｒを介してコレクタに電源電圧が印加されると共に方形波をコレクタから出力するスイッチトランジスタＴＲを有し、固有のスレッショルドレベルにおいてオン又はオフするスイッチング回路５をスイッチトランジスタＴＲのコレクタに接続すると共にスイッチトランジスタＴＲのコレクタを容量素子４ｂを介して接地した。【選択図】　　　　図１
2004072514.tif 000002
【特許請求の範囲】
【請求項１】
ＡＳＫ変調された高周波信号を対数的な重み付けをして増幅する対数増幅器と、増幅された前記高周波信号を包絡線検波する検波回路と、前記検波回路から出力される検波信号を方形波に波形整形する波形整形回路とを備え、前記波形整形回路は給電抵抗を介して電源電圧がコレクタに印加されると共に前記方形波をコレクタから出力するスイッチトランジスタを有し、固有のスレッショルドレベルにおいてオン又はオフするスイッチング回路を前記スイッチトランジスタのコレクタに接続すると共に前記スイッチトランジスタのコレクタを容量素子を介して接地したことを特徴とする受信機。
【請求項２】
前記スイッチング回路をインバータによって構成したことを特徴とする請求項１に記載の受信機。
【請求項３】
前記スイッチトランジスタのコレクタと前記容量素子との間に抵抗を接続したことを特徴とする請求項１又は２に記載の受信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＡＳＫ変調された高周波信号を受信すると共に検波して方形波からなるデータを抽出する受信機に関し、特に、ＥＴＣシステム（自動料金収受システム）用に好適な受信機に関する。
【０００２】
【従来の技術】
ＥＴＣシステム等に適用される従来の受信機の主要な構成を図３に示す。ＡＳＫ変調された高周波信号は図示しない周波数変換手段によって４０ＭＨｚの中間周波信号に周波数変換された後にダイナミックレンジを拡大するために対数増幅器３１に入力され、増幅された後に検波回路３２に入力される。対数増幅器３１に入力される中間周波信号は図４のＡに示すように包絡線がほぼ正弦波の形をしている。対数増幅器３１は入力された中間周波信号のレベルに対して対数的な重み付けをするので、検波回路３２によって検波された信号（検波信号）は図４のＢに示すように、Ａの包絡線の波形の正の半サイクルをつぶしたような波形となる。
【０００３】
検波信号は波形整形回路３３に入力される。波形整形回路３３はコンパレータ３３ｃを有する。そして、検波信号はコンパレータ３３ｃの一方の入力端に抵抗３３ａを介して入力され、他方の入力端に積分回路３３ｂを介して入力される。積分回路３３ｂを介して入力される検波信号の位相が遅れることで二つの入力端に入力された検波信号の間にレベル差が生じ、検波信号は図４のＣに示すような方形波に変換されるが、上述の如く検波信号がつぶれているのでデューティサイクルは６０乃至７０％程度となる。この方形波がデータとなる。方形波はコンパレータ３３ｃ内の最終段のスイッチトランジスタＴＲから出力される。トランジスタＴＲのコレクタには給電抵抗Ｒを介して電源電圧が供給される。
【０００４】
【発明が解決しようとする課題】
波形整形回路から出力される方形波のデューティサイクはデータ処理の関係上所定の値、例えば５０％であることが求められるが、ＡＳＫ変調された高周波信号が対数増幅器によって増幅されることから必ずしも５０％とはならないという問題があった。
【０００５】
本発明は検波された方形波のデューティサイクルを所定の値、例えば５０％に正確に調整可能な受信機を提供することを目的とする。
【０００６】
【課題を解決するための手段】
以上の課題を解決するため、本発明は、ＡＳＫ変調された高周波信号を対数的な重み付けをして増幅する対数増幅器と、増幅された前記高周波信号を包絡線検波する検波回路と、前記検波回路から出力される検波信号を方形波に波形整形する波形整形回路とを備え、前記波形整形回路は給電抵抗を介して電源電圧がコレクタに印加されると共に前記方形波をコレクタから出力するスイッチトランジスタを有し、固有のスレッショルドレベルにおいてオン又はオフするスイッチング回路を前記スイッチトランジスタのコレクタに接続すると共に前記スイッチトランジスタのコレクタを容量素子を介して接地した。
【０００７】
また、前記スイッチング回路をインバータによって構成した。
【０００８】
また、前記スイッチトランジスタのコレクタと前記容量素子との間に抵抗を接続した。
【０００９】
【発明の実施の形態】
本発明の受信機の主要な構成を図１に示す。ＡＳＫ変調された高周波信号は図示しない周波数変換手段によって４０ＭＨｚの中間周波信号に周波数変換される。中間周波信号は、ダイナミックレンジを拡大するために対数増幅器１に入力され、増幅された後に検波回路２に入力される。対数増幅器１に入力される中間周波信号は図２のＡに示すように包絡線がほぼ正弦波の形をしている。対数増幅器１は入力された信号のレベルに対して対数的な重み付けをするので、検波回路２によって検波された信号（検波信号）は図２のＢに示すように、Ａの包絡線の波形の正の半サイクルをつぶしたような波形となる。
【００１０】
検波信号は波形整形回路３に入力される。波形整形回路３はコンパレータ３ｃを有し、検波信号はコンパレータ３ｃの一方の入力端に抵抗３ａを介して入力され、他方の入力端に積分回路３ｂを介して入力される。積分回路３ｂを介して入力される検波信号の位相が遅れることで二つの入力端に入力された検波信号の間にレベル差が生じ、検波信号は図２のＣに示すようなデューティサイクルが６０乃至７０％程度の方形波に変換される。この方形波がデータとなる。方形波はコンパレータ３ｃ内の最終段のスイッチトランジスタＴＲから出力される。トランジスタＴＲのコレクタには給電抵抗Ｒを介して電源電圧が供給される。
【００１１】
波形整形回路３には時定数回路４を介してスイッチング回路５が接続される。時定数回路４は例えば抵抗４ａと容量素子４ｂとからなる積分回路で構成され、波形整形回路３におけるスイッチトランジスタＴＲのコレクタが抵抗４ａを介して容量素子４ｂによって接地される。そして、抵抗４ａと容量素子４ｂとの接続点にスイッチング回路５が接続される。スイッチング回路５は、例えば論理回路のインバータによって構成され、固有のスレッショルドレベルにおいてオン又はオフとなる。
【００１２】
以上の構成において、抵抗４ａと容量素子４ｂとの接続点にはスイッチトランジスタＴＲのコレクタに現れる方形波に対応してハイとローに変化する方形波が現れるが、スイッチトランジスタＴＲがオフとなったときには給電抵抗Ｒ、抵抗４ａを介して容量素子４ｂに充電され、スイッチトランジスタＴＲがオンとなったときには抵抗４ａとスイッチトランジスタＴＲの内部抵抗を介して放電されるので、図２のＤに示すように立ち上がり時間と立ち下がり時間とが異なる方形波となる。立ち上がり時間と立ち下がり時間とは給電抵抗Ｒと抵抗４ａと容量素子４ｂと内部抵抗とに依存するので、広範囲にわたって変えることができ、スイッチング回路のスレッショルドレベルのばらつきに対応できる。
【００１３】
よって、給電抵抗Ｒの抵抗値を適宜に設定することで、スイッチング回路５がオンする時刻を変え、出力される方形波のデューティサイクルを所定の値、例えば図２のＥに示すように５０％に設定することができる。
【００１４】
なお、抵抗４ａを削除してスイッチトランジスタＴＲのコレクタを直接容量素子４ｂによって接地してもよい。その場合は、容量素子４ｂは給電抵抗Ｒを介して充電され、また、スイッチトランジスタＴＲの内部抵抗によって放電される。
【００１５】
【発明の効果】
以上説明したように、本発明は、ＡＳＫ変調された高周波信号を対数的な重み付けをして増幅する対数増幅器と、増幅された高周波信号を包絡線検波する検波回路と、検波回路から出力される検波信号を方形波に波形整形する波形整形回路とを備え、波形整形回路は給電抵抗を介してコレクタに電源電圧が印加されると共に方形波をコレクタから出力するスイッチトランジスタを有し、固有のスレッショルドレベルにおいてオン又はオフするスイッチング回路をスイッチトランジスタのコレクタに接続すると共にスイッチトランジスタのコレクタを容量素子を介して接地したので、スイッチング回路から出力される方形波のデューティサイクルを給電抵抗と容量素子とによる時定数によって簡単に所定の割合、例えば５０％に設定できる。
【００１６】
また、スイッチング回路をインバータによって構成したので、構成は極めて簡単となる。
【００１７】
また、スイッチトランジスタのコレクタと容量素子との間に抵抗を接続したので、スイッチング回路のスレッショルドレベルにの如何に関わらずデューティサイクルの調整が可能となる。
【図面の簡単な説明】
【図１】本発明の受信機の主要部の構成を示す回路図である。
【図２】本発明の受信機における各部の波形である。
【図３】従来の受信機の主要部の構成を示す回路図である。
【図４】従来の受信機における各部の波形である。
【符号の説明】
１　対数増幅器
２　検波回路
３　波形整形回路
３ａ　コンパレータ
３ｂ　抵抗
３ｃ　積分回路
４　時定数回路
４ａ　抵抗
４ｂ　容量素子
５　スイッチング回路
【図１】
2004072514.tif 000003
【図２】
2004072514.tif 000004
【図３】
2004072514.tif 000005
【図４】
2004072514.tif 000006