(57)【要約】【課題】光ディスク再生装置におけるバッファメモリ上のデータの連続性を保証する方法を提供する。【解決手段】ＣＩＲＣデコードにおけるインターリーブＲＡＭ１５の空き領域に、従来のメインデータだけでなくサブコード同期信号ＳＣの１ビットを書き込むことで、メインデータと同様にＦＩＦＯ領域を持つアドレス管理を行うので、インターリーブＲＡＭ１５から読み出したサブコード同期信号ＳＣとメインデータとを同期させることが出来る。したがって、インターリーブＲＡＭ１５から読み出したデコードデータと同期したサブコード同期信号ＳＣによってバッファメモリ１６へのメインデータ書き込み開始を制御することができ、ＣＤから読み出しデコードしたメインデータをバッファメモリ１６に蓄える作業を一旦停止し再び開始する場合でも、バッファメモリ上のデータの連続性を保証する。【選択図】　　　図１
2004062927.tif 000002
【特許請求の範囲】
【請求項１】
光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、前記メインデータを格納するインターリーブＲＡＭの空き領域に書き込んで前記メインデータと同様にＦＩＦＯ領域をもつアドレス管理を行うことにより、読み出した前記サブコード同期信号を前記メインデータと同期して機能させるインターリーブＲＡＭ制御手段を有することを特徴とする光ディスク再生装置。
【請求項２】
前記インターリーブＲＡＭから読み出した前記メインデータを、デコードデータとして外部出力用のバッファメモリに格納するとき、前記サブコード同期信号が前記バッファメモリへの書き込み開始を制御する請求項１記載の光ディスク再生装置。
【請求項３】
前記サブコード同期信号が格納される前記空き領域は、前記メインデータが書き込まれた各フレームにおけるデータシンボル群のうち、インターリーブ遅延を割り当てられたデータシンボルの配置位置に隣接したメモリ領域とする請求項１記載の光ディスク再生装置。
【請求項４】
前記サブコード同期信号が格納される前記空き領域は、少なくとも前記最小または前記最大のインターリーブ遅延を割り当てられたデータシンボルと同等のマージンアドレスをもつメモリサイズを有する請求項３記載の光ディスク再生装置。
【請求項５】
前記インターリーブＲＡＭ制御手段は、１フレーム毎に１回だけ、前記サブコード同期信号を前記インターリーブＲＡＭに対して書き込む同期信号書き込み機能を有する請求項１記載の光ディスク再生装置。
【請求項６】
前記サブコード同期信号を格納する領域は、ＦＩＦＯ動作による遅延制御を行うためのマージンアドレス領域を有し、前記インターリーブＲＡＭの前記空き領域内に配置される請求項１記載の光ディスク再生装置。
【請求項７】
前記インターリーブＲＡＭの前記空き領域に格納する前記サブコード同期信号は、１ビット信号のみとする請求項１記載の光ディスク再生装置。
【請求項８】
サブコードシンボルビットＰを前記サブコード同期信号であるビットデータに置き換えたシンボルデータを前記インターリーブＲＡＭの前記空き領域に格納し、デ・インターリーブで取り出した前記シンボルデータからサブコード同期信号と、Ｑビット、Ｒビット，Ｓビット，Ｔビット，Ｕビット，ＶビットおよびＷビットとを分離する機能を有する請求項１記載の光ディスク再生装置。
【請求項９】
前記サブコード同期信号を格納する最小構成は、マージンアドレス、データ書き込みアドレスおよびデータ読み出しアドレスの３種類の格納領域を有する請求項１記載の光ディスク再生装置。
【請求項１０】
光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、前記メインデータを格納するインターリーブＲＡＭの空き領域に書き込んで前記メインデータと同様にＦＩＦＯ領域をもつアドレス管理を行うことにより、インターリーブＲＡＭから読み出した前記サブコード同期信号を前記メインデータと同期したサブコード同期信号として機能させるインターリーブＲＡＭ制御手段を有し、前記インターリーブＲＡＭ制御手段が前記インターリーブＲＡＭに含まれる前記ＦＩＦＯ領域のアンダーフローに応じて前記ＦＩＦＯ領域のセンタリングを行った場合に、前記センタリングで飛び越されるサブコード同期信号格納領域のアドレスに“０”データの書き込みを行う誤同期信号読み出し防止手段を有することを特徴とする光ディスク再生装置。
【請求項１１】
光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、前記メインデータを格納するインターリーブＲＡＭの空き領域に書き込んで前記メインデータと同様にＦＩＦＯ領域をもつアドレス管理を行うことにより、インターリーブＲＡＭから読み出した前記サブコード同期信号を前記メインデータと同期したサブコード同期信号として機能させるインターリーブＲＡＭ制御手段と、前記ＦＩＦＯ領域のアンダ−フローが起きてから前記ＦＩＦＯ領域のセンタリングで飛び越されるサブコード同期信号格納領域のアドレスが読み出されるまでの一定期間、前記インターリーブＲＡＭから読み出されるサブコード同期信号をマスクする同期信号マスク手段とを有することを特徴とする光ディスク再生装置。
【請求項１２】
前記インターリーブＲＡＭのＦＩＦＯ領域をもつアドレス管理において、管理される前記ＦＩＦＯ領域がオーバーフローまたはアンダーフローした時にはライトアドレスを基準としてリードアドレスのセンタリングを行う請求項１０または１１記載の光ディスク再生装置。
【請求項１３】
光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記メインデータをインターリーブＲＡＭへ格納するとともに、前記サブコードに含まれる同期情報に予め定める第１の同期保護を行って得られた１ビットのサブコード同期信号も前記インターリーブＲＡＭの空き領域に書き込み、前記メインデータとともに前記インターリーブＲＡＭから読み出した前記サブコード同期信号に対して前記第１の同期保護とは異なる第２の同期保護を行う二重同期保護手段を有することを特徴とする光ディスク再生装置。
【請求項１４】
前記第１の同期保護は、前記サブコードに含まれる第１および第２の同期情報を周期カウントした結果、前記第１および前記第２の同期情報が連続しているときのみ同期情報と見なす機能を有し、前記第２の同期保護は、前記周期カウントの結果に応じて、改めてサブコード同期信号を挿入するかまたは前記インターリーブＲＡＭから読み出したサブコード同期信号を無視する機能を有する請求項１３記載の光ディスク再生装置。
【請求項１５】
光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、メインデータのフラグ信号を格納するフラグＲＡＭの空き領域に書き込んで前記メインデータと同様にＦＩＦＯ領域をもつアドレス管理を行うことにより、前記フラグＲＡＭから読み出した前記サブコード同期信号を前記メインデータと同期して機能させるフラグＲＡＭ制御手段を有することを特徴とする光ディスク再生装置。
【請求項１６】
前記フラグＲＡＭにおける前記サブコード同期信号の格納領域は、前記フラグＲＡＭの空き領域の容量に応じて予め設定した前記ＦＩＦＯ領域のマージンアドレス容量に応じたメモリ容量を有する請求項１５記載の光ディスク再生装置。
【請求項１７】
メインデータおよびそのサブコードを記録した光記録媒体から読み出された前記メインデータおよび前記サブコードからビットクロックを生成するＰＬＬ（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）回路と、前記ビットクロックと前記メインデータおよび前記サブコードとを入力し同期情報の検出およびＥＦＭ（Ｅｉｇｈｔ　ｔｏ　Ｆｏｕｒｔｅｅｎ　Ｍｏｄｕｌａｔｉｏｎ）変調されたメインデータを復調し出力するデータ検出・復調手段と、前記同期情報および復調された前記メインデータを基にＣＲＣ（Ｃｙｃｌｉｃ　Ｒｅｄｕｎｄａｎｃｙ　Ｃｈｅｃｋ）によるエラーチェックを行ったＱコードＣＲＣ判定信号とＱコードデータシンボルと前記同期情報に同期保護を行って得られたサブコード同期信号とを出力する同期保護・エラー訂正・Ｑコード分離手段と、前記Ｑコードデータシンボルから時間位置情報を読み出すＱコードバッファ手段と、前記メインデータおよび前記サブコード同期信号を格納するインターリーブＲＡＭと、前記サブコード同期信号を含むシンボルおよび前記メインデータを入力しＣＩＲＣ（Ｃｒｏｓｓ　Ｉｎｔｅｒｌｅａｖｅｄ　Ｒｅｅｄ−Ｓｏｌｏｍｏｎ　Ｃｏｄｅ）エラー訂正を行うとともに、前記インターリーブＲＡＭに格納される各シンボル領域のマージンアドレス領域をＦＩＦＯ動作でアドレス管理し、かつ前記サブコード同期信号を含むシンボルを１フレーム毎に前記インターリーブＲＡＭの空き領域に格納させ、さらに読み出した前記サブコード同期信号および前記メインデータを同期させて出力するエラー訂正・メモリ制御手段と、前記エラー訂正結果を格納するフラグＲＡＭと、前記インターリーブＲＡＭから読み出した前記メインデータおよび前記サブコード同期信号を前記エラー訂正・メモリ制御手段を介して入力するメモリコントローラと、前記サブコード同期信号に同期して前記メインデータを格納するバッファメモリと、前記メインデータを前記Ｑコードデータシンボルと関連づけて管理するとともに前記バッファメモリに格納させるための制御および前記光記録媒体に対する光学的位置制御を行う中央処理装置（ＣＰＵ）とをそれぞれ備えることを特徴とする光ディスク再生装置。
【請求項１８】
光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、前記メインデータを格納するインターリーブＲＡＭの空き領域に書き込んで前記メインデータと同様にＦＩＦＯ領域をもつアドレス管理を行うことにより、インターリーブＲＡＭから読み出した前記サブコード同期信号を前記メインデータと同期して機能させることを特徴とする光ディスク再生装置のデータ再生方法。
【請求項１９】
前記インターリーブＲＡＭの前記空き領域の複数ビット幅のうちの１ビットに前記サブコード同期信号を、他の１ビットにはサブコードに含まれる８ビットのサブコードシンボルＰ，Ｑ，Ｒ，Ｓ，Ｔ，Ｕ，Ｖ，ＷのうちのシンボルビットＱのＣＲＣエラー判定結果をそれぞれ格納する請求項１８記載の光ディスク再生装置のデータ再生方法。
【請求項２０】
サブコードシンボルビットＰを前記サブコード同期信号であるビットデータに置き換えたシンボルデータを前記インターリーブＲＡＭの前記空き領域に格納し、デ・インターリーブで取り出した前記シンボルデータからサブコード同期信号と、Ｑビット、Ｒビット，Ｓビット，Ｔビット，Ｕビット，ＶビットおよびＷビットとを分離する請求項１８記載の光ディスク再生装置のデータ再生方法。
【請求項２１】
光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、メインデータのフラグ信号を格納するフラグＲＡＭの空き領域に書き込んで前記メインデータと同様にＦＩＦＯ領域をもつアドレス管理を行うことにより、前記フラグＲＡＭから読み出した前記サブコード同期信号を前記メインデータと同期して機能させることを特徴とする光ディスク再生装置のデータ再生方法。
【請求項２２】
前記フラグＲＡＭを前記前記サブコード同期信号の格納領域とする場合、前記ＦＩＦＯ領域のマージンアドレス領域は、前記フラグＲＡＭの空き領域の容量に応じて決まるメモリ容量に予め設定される請求項２１記載の光ディスク再生装置のデータ再生方法。
【請求項２３】
光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、前記メインデータを格納するインターリーブＲＡＭの空き領域に書き込んで前記メインデータと同様にＦＩＦＯ領域をもつアドレス管理を行うことにより、インターリーブＲＡＭから読み出した前記サブコード同期信号を前記メインデータと同期したサブコード同期信号として機能させるインターリーブＲＡＭ制御手段を有し、前記インターリーブＲＡＭ制御手段が前記インターリーブＲＡＭに含まれる前記ＦＩＦＯ領域のアンダーフローに応じて前記ＦＩＦＯ領域のセンタリングを行った場合に、前記センタリングで飛び越されるサブコード同期信号格納領域のアドレスに“０”データの書き込みを行うことを特徴とする光ディスク再生装置のデータ再生方法。
【請求項２４】
光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記メインデータをインターリーブＲＡＭへ格納するとともに、前記サブコードに含まれる同期情報に予め定める第１の同期保護を行って得られた１ビットのサブコード同期信号も前記インターリーブＲＡＭの空き領域に書き込み、前記メインデータとともに前記インターリーブＲＡＭから読み出した前記サブコード同期信号に対して前記第１の同期保護とは異なる第２の同期保護を行うことを特徴とする光ディスク再生装置のデータ再生方法。
【請求項２５】
前記サブコードに含まれる第１および第２の同期情報を周期カウントした結果、前記第１および前記第２の同期情報が連続しているときのみこれらの同期情報を前記第１の同期保護により前記サブコード同期信号と見なし、前記周期カウントの結果に応じて、前記第１および第２の同期情報を前記第２の同期保護により、改めてサブコード同期信号を挿入するかまたは前記インターリーブＲＡＭから読み出したサブコード同期信号を無視する請求項２４記載の光ディスク再生装置のデータ再生方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は光ディスク再生装置およびそのデータ再生方法に係わり、特に音声ＣＤ（Ｃｏｍｐａｃｔ　Ｄｉｓｋ）から読み出しデコードしたデコードデータをバッファメモリに蓄える作業を一旦停止し再び開始する場合でも、バッファメモリ上のデータの連続性を保証する技術を改善した光ディスク再生装置およびそのデータ再生方法に関する。
【０００２】
【従来の技術】
この種の光記録媒体としてのＣＤにおけるデータフォーマットを示した図１２を参照すると、ＣＤ内のデータ構造は、フレーム同期領域とサブコード領域とデータおよびパリティ領域とからなり、データ構造の最小ブロックはフレームと称し、９８フレームで基本の１ブロックを形成し、各フレームは、時間情報としてフレーム同期に２４ビット、サブコード同期信号として１４ビット、さらに３２シンボルから構成され、３２シンボルの内訳は上位のデータ１２シンボルおよびパリティ（Ｃ２誤り符号訂正）４シンボルと、下位のデータ１２シンボルおよびパリティ（Ｃ２誤り符号訂正）４シンボルである。
【０００３】
フレーム１は、フレーム同期信号として“１００００００００００１００００００００００１０”（２４ビット）が設定され、サブコード同期信号Ｓ０は“０１００００００００００００”（１４ビット）、Ｓ１は“０００００００００１００１０”（１４ビット）が設定される。
【０００４】
サブコード領域は、フレーム１がサブコード同期信号Ｓ０、フレーム２がサブコード同期信号Ｓ１、フレーム３〜９８はそれぞれ８ビットのデータＰ１，Ｑ１，Ｒ１，Ｓ１，Ｔ１，Ｕ１，Ｖ１，Ｗ１〜Ｐ９６，Ｑ９６，Ｒ９６，Ｓ９６，Ｔ９６，Ｕ９６，Ｖ９６，Ｗ９６で構成される。
【０００５】
データＰの１ビットは曲の頭出し、データＱの１ビットは予め設定された順序で再生するためのプログラム機能を持っており、Ｒ〜Ｗまでの６ビットはディスプレイ対応その他のデータが設定される。
【０００６】
データＱの１ビットは、フレーム１がＳ０、フレーム２がＳ１、Ｑ１〜Ｑ４の４ビットがコントロール用の領域、Ｑ５〜Ｑ８の４ビットがアドレス用の領域、Ｑ９〜Ｑ８０の７２ビットがデータ用の領域、Ｑ８１〜Ｑ９６の１６ビットがＣＲＣ用の領域として設定される。
【０００７】
さらに、Ｑ９〜Ｑ８０の７２ビットは、Ｑ９からの８ビットが「トラック番号」、次の８ビットが「インデックス」、次の２４ビットはディスク先頭からの相対時間を示す領域でその内訳は、最初の８ビットが「分」、次の８ビットが「秒」、次の８ビットが「フレーム数」、次の８ビットがオール“０”、次の２４ビットがディスク先頭からの絶対時間を示す領域で、その内訳は、最初の８ビットが「分」、次の８ビットが「秒」、次の８ビットが「フレーム」データをそれぞれ設定される。
【０００８】
上述した３２シンボルは、連続する２４バイトのデータに対して、４バイトのパリティビットを付加し、データを複数のフレームに分散配置するようにデータの並び替えをするインターリーブを行う。
【０００９】
インターリーブされたデータからなる２８バイトの各フレームにさらに４バイトのパリティビットを付加することによって、上述の１フレーム３２バイトのデータとしてＣＤにＥＦＭ（Ｅｉｇｈｔ　ｔｏ　Ｆｏｕｒｔｅｅｎ　Ｍｏｄｕｌａｔｉｏｎ）変調で記録する。
【００１０】
すなわち、元のデータにエラー訂正のためのＣ２符号を付けて複数のフレームに分散し、その後各フレームに対してさらにエラー訂正のＣ１符号を付けている。再生する時には、その逆に、先にＣ１符号でエラーの検出および訂正を行なっている。
【００１１】
Ｃ１符号によるエラー訂正を行なった後、次にデータの順番を元の状態に並べ替え、Ｃ１符号で訂正できなかったエラーフレームのデータを分散させ、さらにＣ２符号でエラー訂正を行う。Ｃ１訂正は２８バイト中２バイトの訂正が可能であるのに対し、Ｃ２訂正は２８バイト中４バイトの訂正を行うことが出来る。
【００１２】
上述した記録再生システムを持つＣＤにおいては、楽曲演奏よりもディスクからのデータ読み出しを速い速度で行い、ディスクから読み出したデータをデコードし、得られたデコードデータを一旦バッファメモリに蓄える。
【００１３】
一旦蓄えられたデータは、その後、バッファメモリから読み出され、楽曲演奏が行われる。このような楽曲演奏システムにおいて、デコード後のデータに同期信号を含まない音声ＣＤの場合、データをディスクから読み出してデコードしたデコードデータをバッファメモリに蓄える作業を一旦停止した後、再び作業を開始する際には、バッファメモリ上のデータの連続性を保証する必要がある。
【００１４】
あるいは、バッファメモリ上の特定のデータを更新し、それに続くデコードデータをバッファメモリに連続して蓄える場合、バッファメモリ上の更新データが正しく再現されることを保証する必要がある。
【００１５】
ＣＤの楽曲演奏においては、バッファメモリに蓄えられたデータを順次読み出していくが、読み出す時点までにバッファに対して行われるデータ書き込みの一旦停止やバッファメモリ上のデータの更新が行われたかどうかは認識しない。
【００１６】
ディスクから読み出したデータからバッファメモリに蓄えるためのデータを得るには、ディスクから読み出したデータに対してＥＦＭフレーム同期、ＥＦＭ復調および上述したＣＩＲＣデコードの処理が必要である。
【００１７】
ＣＤにデータを記録する場合、予め定められた変換表を利用して８ビットの値を１４ビットに変換して記録している（ＥＦＭ変調）。つまり、ＣＤ内で１４ビットを使って記録されているデータは、８ビット分のデータである。従って、ＣＤからデータを再生する際には変調された１４ビットを８ビットに変換するＥＦＭ復調が必要である。
【００１８】
上述したＥＦＭフレーム同期とは、１００００００００００１００００００００００１０の２４ビットのＥＦＭ　ＳＹＮＣパターンを検出して５８８ｂｉｔのＥＦＭフレームの先頭を判断し、１４ｂｉｔを１シンボルとして１つのサブコードシンボルと３２のメインデータシンボルを分離することでである。
【００１９】
また、サブコード同期とは、サブコードＳＹＮＣパターンＳ０，Ｓ１から９８ＥＦＭフレームのサブコードフレームの先頭を判断し、データ分離まで含めるとすれば、ＥＦＭ復調をして得られる１サブコードフレームあたり９６Ｂｙｔｅのサブコードデータを得ることである。
【００２０】
サブコードシンボルＰ〜ＱによるＣＩＲＣデコードにおいては、一般には８ｂｉｔデータ幅の２０４８アドレスをもつインターリーブＲＡＭを用いる。ディスクから読み出した信号からＰＬＬで生成したビットクロックにに従って、ディスクから読み出したデータの取りこみ（ＥＦＭフレーム同期、ＥＦＭ復調、サブコード分離、メインデータのインターリーブＲＡＭへの格納）を行う。
【００２１】
サブコードデータの取りこみ、インターリーブＲＡＭへのメインデータの書き込み動作自体はビットクロックで行うものではなく、ビットクロックで生成したイベント信号に従った水晶系クロックによる動作である。
【００２２】
一方、ＣＩＲＣデコードおよびデコードデータのバッファメモリへの書き込みと、バッファメモリからのデータ読み出しと楽曲演奏とは水晶系クロックで行われる。
【００２３】
ＣＤからの楽曲演奏時に、ディスクの回転ムラなどによりビットクロックが変動すると、ディスクから読み出したデータをインターリーブＲＡＭへ格納する際のデータレートも変動し、水晶クロックによって固定レートで行われるＣＩＲＣデコードおよびデコードデータの読み出しとの間には、データレートの相違が出る。そのため、インターリーブＲＡＭでは、ジッタマージンとしてＦＩＦＯ領域を設けてビットクロック動作によるデータレートの相違があってもそれを吸収するようにしている。
【００２４】
インターリーブＲＡＭのＦＩＦＯ動作は、書込時のデータレートが変動しても読出時のデータレートで正しく読み出せるように考慮したものであり、書き込みアドレスと読出アドレスとの間にジッターマージンとしてのアドレス領域を設定してあるので、読み出し時には書き込みアドレスから少なくともジッターマージン領域分だけ離れたアドレスから読み出している。
【００２５】
すなわち、従来のディスク再生方式を説明するための図１３を参照すると、インターリーブＲＡＭに上述したジッタマージンとしてのＦＩＦＯ領域を持つシステムでは、ディスクから読み出したデータのインターリーブＲＡＭへの格納に対してＣＩＲＣデコードを終えて読み出されたデコードデータとの間の遅延がＦＩＦＯ動作時に変動することになる。
【００２６】
一方、ＥＦＭ復調において分離されるサブコードデータにはメインデータのようなＦＩＦＯ動作をさせていないため、サブコードデータに含まれたＱコードデータである時間位置情報およびデコードデータにはＦＩＦＯ動作による位相変動が含まれることになる。
【００２７】
デコードデータをバッファメモリに格納するシステムで、デコードデータの格納を一旦停止し再び開始する場合や、バッファメモリ上の特定のデータをデコードデータにより更新しそれに続くデコードデータを連続して格納する場合、ディスク上のデータ読み出し位置をＱコードの時間位置情報をもとに目的の位置まで移動させ、所定のデコードデータからバッファメモリに格納するが、音声ＣＤのデコードデータは音声データそのものであり同期信号が含まれていないため、バッファメモリに取りこみを開始するデコードデータ上の位置がデコードデータそのものだけでは判断できない。
【００２８】
また、サブコード同期信号に対する位相でバッファメモリに取りこみを開始するデコードデータ上の位置を決定するのはＦＩＦＯ動作による位相変動があるため再現性が保証できない。
【００２９】
従来のディスク再生方式の他の例を説明するための図である図１４を参照すると、一般に行われる方法の一つは特開２０００−１０５９７８号公報に記載されているように、デコードデータとバッファメモリ上のデータを比較して所定のデコードデータを判定する方法である（図１４（ａ））。
【００３０】
あるいは、ＦＩＦＯ動作による位相変動をキャンセルする方法も取られている。同期信号、時間位置情報であるサブコード情報とデコードデータの同期を取り、バッファメモリに蓄えてデータの再現性を保証するものである。
【００３１】
一つは、目的時間位置情報におけるフレーム上の、特定位置のディスクから読み出したデータをインターリーブＲＡＭへ格納する際の書き込み（ｗｒｉｔｅ）アドレスとデコードデータ取り出しの際のインターリーブＲＡＭの読み出し（ｒｅａｄ）アドレスを比較して、一致した場合にタイミング信号を生成する方法である（図１４（ｂ））。
【００３２】
他の一つは、ＣＩＲＣデコードにおけるＦＩＦＯ段数とスループットから目的のデコードデータが出力されるタイミング信号を生成する方法である（図１４（ｃ））。
【００３３】
一方、特開昭６０−１３６０６１号公報を参照すると、インターリーブＲＡＭにサブコードシンボルも格納し、メインデータと同様のアドレス管理を行い、メインデータと同期したサブコードデータを得る方法である。
【００３４】
上述した各例は、インターリーブＲＡＭにジッタ吸収用としてＦＩＦＯ領域をもつシステムの例であるが、これに対して特開平９−１７１２４号公報を参照すると、ディスクから読み出した信号からＰＬＬによりビットクロックを生成し、このビットクロックに従ってディスクから読み出したデータを取りこみ（ＥＦＭフレーム同期、ＥＦＭ復調、サブコード分離、メインデータのインターリーブＲＡＭへの格納）と、ＣＩＲＣデコードおよびデコードデータのバッファメモリへの書き込みとを行い、バッファメモリからのデータ読み出しおよび楽曲演奏は水晶系クロックで行われるものである。
【００３５】
【発明が解決しようとする課題】
上述したように従来のディスク再生装置では、上述した公報のうち、デコードデータとバッファメモリ上のデータを比較して所定のデコードデータを判定する方法は、比較するデータが多いとハード量が大きくなることである。比較するデータを大きくしても誤判定の可能性が消えないという欠点を有する。
【００３６】
ディスクから読み出したデータをインターリーブＲＡＭへ格納する際の書き込みアドレスとデコードデータ取り出しの際のインターリーブＲＡＭの読み出しアドレスを比較する方法は、インターリーブＲＡＭのアドレス比較は１１ｂｉｔデータの保持と比較であるため、ハード量が大きい欠点を有する。
【００３７】
ＣＩＲＣデコードにおけるＦＩＦＯ段数とスループットから目的のデコードデータが出力されるタイミング信号を生成する方法は、カウンタを用いて大きい遅延値を測定するにはカウンタのｂｉｔ数が増える欠点を有する。
【００３８】
インターリーブＲＡＭにサブコードシンボルも格納しメインデータと同様のアドレス管理を行い、メインデータと同期したサブコードデータを得る方法は、８ｂｉｔデータ幅のインターリーブＲＡＭには８ｂｉｔのサブコードシンボルを格納することはできても、サブコード同期信号Ｓ０，Ｓ１が８ｂｉｔでは表現できず、インターリーブＲＡＭの格納においてサブコード同期信号が失われてしまう欠点を有する。
【００３９】
ディスクの回転ムラなどによる取り込みデータのデータレート変動は、デコードデータを格納するバッファメモリにおいて吸収されるものであり、デコードデータとサブコードデータには位相変動が発生しない。
【００４０】
このようなシステムの欠点は、バッファメモリに格納されるデコードデータが固定レートではなくディスクの回転ムラなどにより変動するため、デコードデータが固定レートのシステムに比べてバッファメモリに格納されたデータの監視・制御が必要になり、マイコン、ソフトウエアの負担が増大することである。
【００４１】
また、このようなシステムでは楽曲演奏においてデコードデータ格納のバッファメモリは必須であり、バッファメモリを介さずにデコードデータにより楽曲演奏という簡易構成を取る事は出来ない。
【００４２】
本発明の目的は、上述した従来の欠点に鑑みなされたものであり、メインデータを格納するインターリーブＲＡＭの空き領域に、サブコードに含まれた時間情報に同期保護をかけた後のサブコード同期信号を書き込み、そのサブコード同期信号をインターリーブＲＡＭからメインデータとともに読み出すことで、メインデータとサブコード同期信号とを同期させることができるので、音声ＣＤから読み出しデコードしたデコードデータをバッファメモリに蓄える作業を一旦停止し再び開始する場合でも、バッファメモリ上のデータの連続性を保証する技術を提供することにある。
【００４３】
【課題を解決するための手段】
本発明の光ディスク再生装置は、光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、前記メインデータを格納するインターリーブＲＡＭの空き領域に書き込んで前記メインデータと同様にＦＩＦＯ領域をもつアドレス管理を行うことにより、読み出した前記サブコード同期信号を前記メインデータと同期して機能させるインターリーブＲＡＭ制御手段を有することを特徴とする。
【００４４】
また、前記インターリーブＲＡＭから読み出した前記メインデータを、デコードデータとして外部出力用のバッファメモリに格納するとき、前記サブコード同期信号が前記バッファメモリへの書き込み開始を制御することができる。
【００４５】
さらに、前記サブコード同期信号が格納される前記空き領域は、前記メインデータが書き込まれた各フレームにおけるデータシンボル群のうち、インターリーブ遅延を割り当てられたデータシンボルの配置位置に隣接したメモリ領域としてもよい。
【００４６】
さらにまた、前記サブコード同期信号が格納される前記空き領域は、少なくとも前記最小または前記最大のインターリーブ遅延を割り当てられたデータシンボルと同等のマージンアドレスをもつメモリサイズを有する。
【００４７】
また、前記インターリーブＲＡＭ制御手段は、１フレーム毎に１回だけ、前記サブコード同期信号を前記インターリーブＲＡＭに対して書き込む同期情報更新機能を有することでもよい。
【００４８】
さらに、前記サブコード同期信号を格納する領域は、ＦＩＦＯ動作による遅延制御を行うためのマージンアドレス領域を有し、前記インターリーブＲＡＭの前記空き領域内に配置することでもよい。
【００４９】
さらにまた、前記インターリーブＲＡＭの前記空き領域に格納する前記サブコード同期信号は、１ビット信号のみとすることでもよい。
【００５０】
また、サブコードシンボルビットＰを前記サブコード同期信号であるビットデータに置き換えたシンボルデータを前記インターリーブＲＡＭの前記空き領域に格納し、デ・インターリーブで取り出した前記シンボルデータからサブコード同期信号と、Ｑビット、Ｒビット，Ｓビット，Ｔビット，Ｕビット，ＶビットおよびＷビットとを分離する機能を有することもできる。
【００５１】
さらに、前記サブコード同期信号を格納する最小構成は、マージンアドレス、データ書き込みアドレスおよびデータ読み出しアドレスの３種類の格納領域を有することでもよい。
【００５２】
本発明の光ディスク再生装置の他の特徴は、光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、前記メインデータを格納するインターリーブＲＡＭの空き領域に書き込んで前記メインデータと同様にＦＩＦＯ領域をもつアドレス管理を行うことにより、インターリーブＲＡＭから読み出した前記サブコード同期信号を前記メインデータと同期したサブコード同期信号として機能させるインターリーブＲＡＭ制御手段を有し、前記インターリーブＲＡＭ制御手段が前記インターリーブＲＡＭに含まれる前記ＦＩＦＯ領域のアンダーフローに応じて前記ＦＩＦＯ領域のセンタリングを行った場合に、前記センタリングで飛び越されるサブコード同期信号格納領域のアドレスに“０”データの書き込みを行う誤同期信号読み出し防止手段を有することにある。
【００５３】
本発明の光ディスク再生装置のまた他の特徴は、光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、前記メインデータを格納するインターリーブＲＡＭの空き領域に書き込んで前記メインデータと同様にＦＩＦＯ領域をもつアドレス管理を行うことにより、インターリーブＲＡＭから読み出した前記サブコード同期信号を前記メインデータと同期したサブコード同期信号として機能させるインターリーブＲＡＭ制御手段と、前記ＦＩＦＯ領域のアンダ−フローが起きてから前記ＦＩＦＯ領域のセンタリングで飛び越されるサブコード同期信号格納領域のアドレスが読み出されるまでの一定期間、前記インターリーブＲＡＭから読み出されるサブコード同期信号をマスクする同期信号マスク手段とを有することにある。
【００５４】
また、前記インターリーブＲＡＭのＦＩＦＯ領域をもつアドレス管理において、管理される前記ＦＩＦＯ領域がオーバーフローまたはアンダーフローした時にはライトアドレスを基準としてリードアドレスのセンタリングを行うことができる。
【００５５】
本発明の光ディスク再生装置のさらに他の特徴は、光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記メインデータをインターリーブＲＡＭへ格納するとともに、前記サブコードに含まれる同期情報に予め定める第１の同期保護を行って得られた１ビットのサブコード同期信号も前記インターリーブＲＡＭの空き領域に書き込み、前記メインデータとともに前記インターリーブＲＡＭから読み出した前記サブコード同期信号に対して前記第１の同期保護とは異なる第２の同期保護を行う二重同期保護手段を有することにある。
【００５６】
また、前記第１の同期保護は、前記サブコードに含まれる第１および第２の同期情報を周期カウントした結果、前記第１および前記第２の同期情報が連続しているときのみ同期情報と見なす機能を有し、前記第２の同期保護は、前記周期カウントの結果に応じて、改めてサブコード同期信号を挿入するかまたは前記インターリーブＲＡＭから読み出したサブコード同期信号を無視する機能を有することができる。
【００５７】
本発明の光ディスク再生装置のさらにまた他の特徴は、光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、メインデータのフラグ信号を格納するフラグＲＡＭの空き領域に書き込んで前記メインデータと同様にＦＩＦＯ領域をもつアドレス管理を行うことにより、前記フラグＲＡＭから読み出した前記サブコード同期信号を前記メインデータと同期して機能させるフラグＲＡＭ制御手段を有することにある。
【００５８】
また、前記フラグＲＡＭにおける前記サブコード同期信号の格納領域は、前記フラグＲＡＭの空き領域の容量に応じて予め設定した前記ＦＩＦＯ領域のマージンアドレス容量に応じたメモリ容量を有することができる。
【００５９】
本発明の光ディスク再生装置の他の特徴は、メインデータおよびそのサブコードを記録した光記録媒体から読み出された前記メインデータおよび前記サブコードからビットクロックを生成するＰＬＬ（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）回路と、前記ビットクロックと前記メインデータおよび前記サブコードとを入力し同期情報の検出およびＥＦＭ（Ｅｉｇｈｔ　ｔｏ　Ｆｏｕｒｔｅｅｎ　Ｍｏｄｕｌａｔｉｏｎ）変調されたメインデータを復調し出力するデータ検出・復調手段と、前記同期情報および復調された前記メインデータを基にＣＲＣ（Ｃｙｃｌｉｃ　Ｒｅｄｕｎｄａｎｃｙ　Ｃｈｅｃｋ）エラーチェックを行ったＱコードＣＲＣ判定信号とＱコードデータシンボルと前記同期情報に同期保護を行って得られたサブコード同期信号とを出力する同期保護・エラー訂正・Ｑコード分離手段と、前記Ｑコードデータシンボルから時間位置情報を読み出すＱコードバッファ手段と、前記メインデータおよび前記サブコード同期信号を格納するインターリーブＲＡＭと、前記サブコード同期信号を含むシンボルおよび前記メインデータを入力しＣＩＲＣ（Ｃｒｏｓｓ　Ｉｎｔｅｒｌｅａｖｅｄ　Ｒｅｅｄ−Ｓｏｌｏｍｏｎ　Ｃｏｄｅ）エラー訂正を行うとともに、前記インターリーブＲＡＭに格納される各シンボル領域のマージンアドレス領域をＦＩＦＯ動作でアドレス管理し、かつ前記サブコード同期信号を含むシンボルを１フレーム毎に前記インターリーブＲＡＭの空き領域に格納させ、さらに読み出した前記サブコード同期信号および前記メインデータを同期させて出力するエラー訂正・メモリ制御手段と、前記エラー訂正結果を格納するフラグＲＡＭと、前記インターリーブＲＡＭから読み出した前記メインデータおよび前記サブコード同期信号を前記エラー訂正・メモリ制御手段を介して入力するメモリコントローラと、前記サブコード同期信号に同期して前記メインデータを格納するバッファメモリと、前記メインデータを前記Ｑコードデータシンボルと関連づけて管理するとともに前記バッファメモリに格納させるための制御および前記光記録媒体に対する光学的位置制御を行う中央処理装置（ＣＰＵ）とをそれぞれ備えることにある。
【００６０】
本発明の光ディスク再生装置のデータ再生方法は、光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、前記メインデータを格納するインターリーブＲＡＭの空き領域に書き込んで前記メインデータと同様にＦＩＦＯ領域をもつアドレス管理を行うことにより、インターリーブＲＡＭから読み出した前記サブコード同期信号を前記メインデータと同期して機能させることを特徴とする。
【００６１】
また、前記インターリーブＲＡＭの前記空き領域の複数ビット幅のうちの１ビットに前記サブコード同期信号を、他の１ビットにはサブコードに含まれる８ビットのサブコードシンボルＰ，Ｑ，Ｒ，Ｓ，Ｔ，Ｕ，Ｖ，ＷのうちのシンボルビットＱのＣＲＣエラー判定結果をそれぞれ格納することができる。
【００６２】
さらに、サブコードシンボルビットＰを前記サブコード同期信号であるビットデータに置き換えたシンボルデータを前記インターリーブＲＡＭの前記空き領域に格納し、デ・インターリーブで取り出した前記シンボルデータからサブコード同期信号と、Ｑビット、Ｒビット，Ｓビット，Ｔビット，Ｕビット，ＶビットおよびＷビットとを分離することもできる。
【００６３】
本発明の光ディスク再生装置のデータ再生方法の他の特徴は、光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、メインデータのフラグ信号を格納するフラグＲＡＭの空き領域に書き込んで前記メインデータと同様にＦＩＦＯ領域をもつアドレス管理を行うことにより、前記フラグＲＡＭから読み出した前記サブコード同期信号を前記メインデータと同期して機能させることにある。
【００６４】
また、前記フラグＲＡＭを前記前記サブコード同期信号の格納領域とする場合、前記ＦＩＦＯ領域のマージンアドレス領域は、前記フラグＲＡＭの空き領域の容量に応じて決まるメモリ容量に予め設定されてもよい。
【００６５】
本発明の光ディスク再生装置のデータ再生方法のまた他の特徴は、光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記サブコードに含まれる同期情報に対し予め定める同期保護を行って得られたサブコード同期信号を、前記メインデータを格納するインターリーブＲＡＭの空き領域に書き込んで前記メインデータと同様にＦＩＦＯ領域をもつアドレス管理を行うことにより、インターリーブＲＡＭから読み出した前記サブコード同期信号を前記メインデータと同期したサブコード同期信号として機能させるインターリーブＲＡＭ制御手段を有し、前記インターリーブＲＡＭ制御手段が前記インターリーブＲＡＭに含まれる前記ＦＩＦＯ領域のアンダーフローに応じて前記ＦＩＦＯ領域のセンタリングを行った場合に、前記センタリングで飛び越されるサブコード同期信号格納領域のアドレスに“０”データの書き込みを行うことにある。
【００６６】
本発明の光ディスク再生装置のデータ再生方法のさらに他の特徴は、光記録媒体から読み出したメインデータおよびそのサブコードを再生する際に、前記メインデータをインターリーブＲＡＭへ格納するとともに、前記サブコードに含まれる同期情報に予め定める第１の同期保護を行って得られた１ビットのサブコード同期信号も前記インターリーブＲＡＭの空き領域に書き込み、前記メインデータとともに前記インターリーブＲＡＭから読み出した前記サブコード同期信号に対して前記第１の同期保護とは異なる第２の同期保護を行うことにある。
【００６７】
また、前記サブコードに含まれる第１および第２の同期情報を周期カウントした結果、前記第１および前記第２の同期情報が連続しているときのみこれらの同期情報を前記第１の同期保護により前記サブコード同期信号と見なし、前記周期カウントの結果に応じて、前記第１および第２の同期情報を前記第２の同期保護により、改めてサブコード同期信号を挿入するかまたは前記インターリーブＲＡＭから読み出したサブコード同期信号を無視することができる。
【００６８】
【発明の実施の形態】
先ず、本発明の概要を述べると、光ディスク再生装置において、ＣＩＲＣデコードにおけるインターリーブＲＡＭにデコードされたメインデータシンボル（以下、メインデータと称す）を書き込むだけでなくその空き領域に、サブコードに含まれたサブコード同期信号１ビットを書き込むことで、メインデータと同様にＦＩＦＯ領域を持つアドレス管理を行うので、インターリーブＲＡＭから読み出したサブコード同期信号とメインデータとを同期させることが出来るものである。
【００６９】
従って、インターリーブＲＡＭから読み出したメインデータと同期したサブコード同期信号によってバッファメモリへのデコードデータ（メインデータ）書き込み開始を制御することができ、音声ＣＤから読み出しデコードしたデコードデータをバッファメモリに蓄える作業を一旦停止し再び開始する場合でも、バッファメモリ上のデータの連続性を保証することができる。
【００７０】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。本発明の第１の実施の形態の構成を示した図１、ＣＩＲＣデコードコントローラ１４のメモリアドレス管理回路を示した図２を参照すると、光ディスク再生装置１は、ディスクから読み出されたデータがＥＦＭフレーム同期・ＥＦＭ変調回路１１およびＰＬＬ回路１０に入力される。
【００７１】
ＰＬＬ回路１０で生成されたビットクロック１０１が、ＥＦＭフレーム同期・ＥＦＭ変調回路１１に供給される。
【００７２】
ＥＦＭフレーム同期・ＥＦＭ変調回路１１からは、変調時の１６ビットからデコードされた８ｂｉｔのメインデータ１１１がＣＩＲＣデコードコントローラ１４に出力される。
【００７３】
さらに、ＥＦＭフレーム同期・ＥＦＭ復調回路１１からは、サブコードの同期情報Ｓ０、Ｓ１を示す信号と８ｂｉｔのサブコードシンボル（Ｐ〜Ｑ）１１２がサブコート同期・Ｑコード・ＣＤ−ＴＥＸＴ分離・ＣＲＣチェック回路１２に出力される。
【００７４】
サブコート同期・Ｑコード・ＣＤ−ＴＥＸＴ分離・ＣＲＣチェック回路１２からは、同期保護を行ったサブコード同期信号ＳＣを含むシンボルがＣＩＲＣデコードコントローラ１４に出力される。
【００７５】
さらに、サブコート同期・Ｑコード・ＣＤ−ＴＥＸＴ分離・ＣＲＣチェック回路１２からは、ＱコードＣＲＣ判定結果信号１２１およびＱコード１２２がＱコード・ＣＤ−ＴＥＸＴバッファ回路１３に出力される。
【００７６】
ＣＩＲＣデコードコントローラ１４およびインターリーブＲＡＭ１５の間と、ＣＩＲＣデコードコントローラ１４およびフラグＲＡＭ１６の間には、それぞれのＲＡＭに書き込み、読み出すためのデータを入出力し、かつそのための制御信号が存在する。
【００７７】
ＣＩＲＣデコードコントローラ１４からは、デコードデータであるメインデータ１４１およびバッファ開始のタイミングを告げるサブコード同期信号ＳＣがメモリコントローラ１７に出力される。
【００７８】
メモリコントローラ１７からは、バッファメモリ１８に書き込み、読み出すメインデータが入出力され、かつそのための制御信号が出力される。
【００７９】
Ｑコード・ＣＤ−ＴＥＸＴバッファ回路１３からは、ＣＰＵ１９に対し、ディスクから読み出したメインデータの時間位置情報が出力される。
【００８０】
ＣＰＵ１９からは、メモリコントローラ１７との間で、メモリコントローラ１７をＣＰＵ１９が制御する信号が入出力される。
【００８１】
上述した構成における各構成要素の機能を説明する。ＰＬＬ回路１０は、メインデータおよびそのサブコードを記録した光記録媒体（図示せず）から読み出されたメインデータおよびサブコードからビットクロック１０１を生成する。
【００８２】
ＥＦＭフレーム同期・ＥＦＭ復調回路１１（請求項のデータ検出・復調手段）は、ビットクロック１０１とメインデータおよびサブコードとをそれぞれ入力し、サブコードから同期情報を検出するとともに、ＥＦＭ変調された１６ビットのメインデータを８ビットデータに復調（デコード）し、メインデータ１１１を出力する。
【００８３】
サブコード同期・Ｑコード・ＣＤ−ＴＥＸＴ分離・ＣＲＣチェック回路１２（請求項の同期保護・エラー訂正・Ｑコード分離手段）は、ＥＦＭフレーム同期・ＥＦＭ復調回路１１で検出された同期情報Ｓ０，Ｓ１と、サブコード１１２を基に、ＣＲＣエラーチェックを行い、そのチェック結果であるＱコードＣＲＣ判定結果信号１２１と、ＱコードデータシンボルおよびそのＣＤ−ＴＥＸＴ１２２と、同期保護を行ったサブコード同期信号ＳＣを含むシンボルとを出力する。
【００８４】
Ｑコード・ＣＤ−ＴＥＸＴバッファ回路１３（請求項のＱコードバッファ手段）は、ＣＲＣエラー判定結果信号１２１並びにＱコードデータシンボルおよびそのＣＤ−ＴＥＸＴ１２２から時間位置情報を読み出して出力する。
【００８５】
ＣＩＲＣデコードコントローラ１４（請求項のエラー訂正・メモリ制御手段）は、同期保護が行われたサブコード同期信号ＳＣを含むシンボルおよびメインデータ１１１を入力し、メインデータ１１１に対してＣＩＲＣエラー訂正（Ｃ１）を行う。
【００８６】
メモリアドレス管理回路１４０は、入力したメインデータ１１１および同期保護されたサブコード同期信号ＳＣを基にインターリーブＲＡＭ１５のデータ入出力領域をＦＩＦＯ動作でアドレス管理する。さらに、制御信号に応じてメインデータ１４１とサブコード同期信号ＳＣとを出力する。
【００８７】
インタアーリーブＲＡＭ１５は、入力したメインデータ１１１の格納に際し、メモリアドレス管理回路１４０の制御の下に、メモリアドレスがＦＩＦＯ動作で管理され、かつサブコード同期信号ＳＣを１フレーム毎にメインデータ１１１の格納領域の空き領域に格納する。さらに、格納されたサブコード同期信号ＳＣをメインデータ１４１と同期したサブコード同期信号ＳＣとして出力する。
【００８８】
フラグメモリ（以下、フラグＲＡＭと称す）１６は、ＣＩＲＣエラー訂正結果１４３を格納する。
【００８９】
メモリコントローラ１７は、インターリーブＲＡＭ１５から読み出したメインデータ１４１およびサブコード同期信号ＳＣをＣＩＲＣデコードコントローラ１４を介して入力する。
【００９０】
バッファメモリ１８は、サブコード同期信号ＳＣに同期してメモリコントローラ１７との間で、メインデータ１７１を書き込み、読み出す。
【００９１】
ＣＰＵ１９（中央処理装置）は、メインデータ１７２をＱコードデータと関連づけて管理するとともに、バッファメモリ１８に格納させるための制御および光記録媒体に対する光学的位置制御を行う。
【００９２】
上述した構成および基本機能を有するディスク再生装置１は、ディスクから読み出された変調データが、ＥＦＭフレーム同期・ＥＦＭ復調回路１１とＰＬＬ回路１０に入力され、ＰＬＬ回路１０ではディスクから読み出された変調データに位相同期したビットクロック１０１が生成される。
【００９３】
ビットクロック１０１は、ＥＦＭフレーム同期・ＥＦＭ復調回路１１に入力され、ＥＦＭフレーム同期・ＥＦＭ変調回路１１はビットクロックで動作する。
【００９４】
ＥＦＭフレーム同期・ＥＦＭ復調回路１１は、ディスクから読み出された変調データからＥＦＭフレーム同期パターンを検出し、５８８ｂｉｔで構成されるＥＦＭフレームから１４ｂｉｔのサブコードの同期情報Ｓ０、Ｓ１と３２個の１４ｂｉｔメインデータとを分離する。
【００９５】
３２個の１４ｂｉｔメインデータ１１１を分離すると、これらのサブコードの同期情報Ｓ０，Ｓ１およびメインデータシンボル１１１である各１４ｂｉｔシンボルに対してＥＦＭ復調を行う。
【００９６】
ＥＦＭ復調により、１４ビットのサブコードの同期情報Ｓ０，Ｓ１は、サブコードの同期情報Ｓ０，Ｓ１であるか否かの判定信号または８ｂｉｔのサブコードの同期情報に変換される。１４ビットのメインデータ１１１は８ｂｉｔのメインデータシンボルに変換される。
【００９７】
サブコードの同期情報Ｓ０、Ｓ１を示す信号および８ｂｉｔのサブコードシンボルＰ，Ｑ，Ｒ，Ｓ，Ｔ，Ｕ，Ｖ，Ｗが、サブコート同期・Ｑコード・ＣＤ−ＴＥＸＴ分離・ＣＲＣチェック回路１２に出力され、サブコードの同期情報Ｓ０、つづいてＳ１で始まる９８ＥＦＭフレームからなるサブコードフレームを検出する。
【００９８】
一方、Ｓ０，Ｓ１を除く９６サブコードシンボルＰ，Ｑ，Ｒ，Ｓ，Ｔ，Ｕ，Ｖ，Ｗからは、８ｂｉｔサブコードシンボルＰ，Ｑ，Ｒ，Ｓ，Ｔ，Ｕ，Ｖ，ＷのうちのＱビットのみを分離し、１サブコードフレームあたり１２Ｂｙｔｅ（＝１ビット×９６フレーム）のＱコードデータを分離する。
【００９９】
１２ＢｙｔｅのＱコードデータの後半（Ｑ８１〜Ｑ９６）の２Ｂｙｔｅはパリティであり、前半（Ｑ１〜Ｑ８０）の１０Ｂｙｔｅは時間位置情報である。
【０１００】
パリティを反転させたＱコードデータを、
Ｐ（ｘ）＝ｘ＾１６＋ｘ＾１２＋ｘ＾５＋１
で表されるＣＲＣチェッカに入力し、判定がＯＫであるＱコードデータがＱコード・ＣＤ−ＴＥＸＴバッファ１３で読み出し可能となる。
【０１０１】
サブコート同期・Ｑコード・ＣＤ−ＴＥＸＴ分離・ＣＲＣチェック回路１２におけるサブコードフレーム検出では、サブコードの同期情報Ｓ０，Ｓ１の同期保護が行われ、９８ＥＦＭフレーム周期でサブコードの同期情報Ｓ０，Ｓ１のどちらも検出されなかった場合には、同期情報Ｓ０，Ｓ１を挿入したり、９８ＥＦＭフレーム周期に従わずに入力されたサブコードの同期情報を、既定回数無視したりする同期保護動作を行う。
【０１０２】
同期保護が行われたサブコード同期信号ＳＣを含むシンボルがＣＩＲＣデコードコントローラ１４に出力される。この第１の実施の形態ではＱコードデコードおよびＣＤ−ＴＥＸＴデコードを、インターリーブＲＡＭ１５の前段のサブコート同期・Ｑコード・ＣＤ−ＴＥＸＴ分離・ＣＲＣチェック回路１２で行ってしまう構成であるから、シンボルに含まれるのはサブコード同期信号だけでよく、サブコード同期信号ＳＣを含むシンボルとは、例えば〔サブコード同期信号，０，０，０，０，０，０，０〕となる。
【０１０３】
ＣＩＲＣデコードコントローラ１４は、図２を参照すると、インターリーブＲＡＭ１５との間の信号として、アドレス、書きこみ、読み出しなどの制御信号と、入出力信号（メインデータ、ＳＣ）１４１であり、入出力信号１４１の入力信号はサブコード同期信号ＳＣおよびメインデータ１１１が混じっている入力データであり、出力信号はサブコード同期信号ＳＣとメインデータ１４２とが分離されている。
【０１０４】
上述したインターリーブＲＡＭ１５との間の制御信号および入出力信号は、ＣＩＲＣデコードコントローラ１４への入力、出力でもあるが、インターリーブＲＡＭ１５へのデータアクセスは、ＣＩＲＣデコードコントローラ１４内部で閉じたデータ入出力でもある。
【０１０５】
ＥＦＭフレーム同期・ＥＦＭ復調回路１１から入力されたメインデータ１１１をインターリーブＲＡＭ１５に格納する一方で、メインデータ１１１の前半のパリティ４シンボルに対しＣ１シンドローム演算を行う。
【０１０６】
ここで、１ＥＦＭフレーム３２シンボルに含まれる前半２８シンボル（データ１２シンボル＋パリティ４シンボル＋データ１２シンボル）のみをインターリーブＲＡＭ１５に格納し、後半のＣ１パリティ４シンボルについてはインターリーブＲＡＭ１５に格納せずエラー訂正の対象にもしない。
【０１０７】
Ｃ１シンドローム演算は奇数シンボル偶数シンボルが１ｄｅｌａｙの関係で二つのＥＦＭフレームにまたがっているため、２ＥＦＭフレームが入力されたところで１フレーム分のＣ１シンドローム演算が終了する。
【０１０８】
シンドローム演算を保持するデータは奇数シンボル偶数シンボルで２系統存在することになる。Ｃ２シンドローム演算ならびにＣ２エラー訂正は、インターリーブＲＡＭ１５に格納されたメインデータ１４１のうちのからインターリーブ遅延を解いた２８シンボルを読み出して行われる。
【０１０９】
ＣＩＲＣデコードコントローラ１４は、メインデータに対するシンドローム演算結果をもとにエラー判定、エラー訂正を行う。Ｃ１訂正では２シンボルまでのエラー訂正を行うことが可能である。従って、Ｃ１エラー訂正の結果をフレーム単位でフラグとしてフラグＲＡＭ１６に記録することによって、Ｃ２エラー訂正では２シンボルまでのエラー訂正とフラグを参照することにより、４シンボルまでの消失訂正が可能である。
【０１１０】
Ｃ１エラー訂正、デインターリーブ、Ｃ２エラー訂正を行った２８シンボルのメインデータはスクランブルと２ｄｅｌａｙが解かれ、１フレーム２４シンボル、音声データとしては１６ｂｉｔデータの１２シンボルが順次インターリーブＲＡＭ１５から読み出され、デコードデータとしてＣＩＲＣデコードコントローラ１４からメモリコントローラ１７を介してバッファメモリ１８に出力される。
【０１１１】
音声ＣＤにおいては、中間値補間処理の場合、インターリーブＲＡＭ１５から読み出されたメインデータ（デコードデータ）は、Ｃ２エラー訂正で異常データと判定されたデータについては、１６ｂｉｔデータ単位で前後の正常データの中間値と置き換えられる。
【０１１２】
ＣＩＲＣデコードにおけるインターリーブＲＡＭ１５、フラグＲＡＭ１６は、それぞれリングバッファとして使用され、最大アドレスの次は最小アドレスに戻る。すなわち、新しいフレームでは、データを書き込み、読み出すアドレスがインクリメントされ、最大アドレスの次は最小アドレスのゼロアドレスとなり、それぞれのＲＡＭ１５，１６の使用領域はその大きさが固定のままＲＡＭアドレス空間を巡回する。
【０１１３】
ＥＦＭフレーム同期・ＥＦＭ復調回路１１は、ＰＬＬ回路１０で生成したビットクロック１０１で動作し、その他の回路は周波数が一定の水晶系クロックで動作する。
【０１１４】
動作クロックは異なるが、ディスクの回転が安定した定常状態では、ＣＩＲＣデコードコントローラ１４に入力される１ＥＦＭフレーム３２シンボルとＣＩＲＣデコードから出力される１フレーム２４シンボルとは、１フレームの周波数が等しく、１倍速では７．３５ＫＨｚである。
【０１１５】
しかし、ディスクの偏心などでディスクに回転ムラがある場合、ディスクから読み出される１ＥＦＭフレーム５８８ビット３２シンボルのデータは７．３５ＫＨｚの周期長からはずれることになる。
【０１１６】
一方、８ｂｉｔデータ幅２０４８アドレスのインターリーブＲＡＭ１５は、定常状態のみであれば、基本的には次のアドレス数が必要である。
基本のアドレス数＝〔データ書き込み＋１ｄｅｌａｙ＋Ｃ１訂正＋インターリーブ遅延（２７Ｄ〜０Ｄ：Ｄ＝４）＋Ｃ２シンドローム＋Ｃ２訂正＋２ｄｅｌａｙ＋データ読み出し〕
この基本的なアドレス数について検討すると、
〔データ書き込み＋Ｃ１訂正＋Ｃ２シンドローム＋Ｃ２訂正＋データ読み出し〕のフローに各２８シンボルそれぞれの位置に１アドレスを与えるとしても、〔Ｃ２訂正＋データ読み出し〕のアドレスはパリティには必要ないので、これらのアドレスは各２４シンボルでもよい。
【０１１７】
従って、１ｄｅｌａｙは１４シンボル、２ｄｅｌａｙは１２シンボル、インターリーブ遅延はＤ＝４で２７×Ｄ＋・・・＋０×Ｄなので、結局、定常状態でのメモリ領域のアドレス数は、
アドレス数＝（データ書き込み＋Ｃ１訂正＋Ｃ２シンドローム＋Ｃ２訂正
＋データ読み出し）×２８
となる。
【０１１８】
従って、インターリーブＲＡＭ１５に必要なアドレス空間は、
必要なアドレス空間＝（データ書き込み＋Ｃ１訂正＋Ｃ２シンドローム
＋Ｃ２訂正＋データ読み出し）×２８＋（１ｄｅｌａｙ）×１４
＋（２ｄｅｌａｙ）×１２＋（２７＋２６＋・・・・＋１＋０）×４
＝（２８×５）＋１４＋（１０８×１４）＋１２×２
＝１４０＋１４＋１５１２＋２４＝１６９０アドレス
であればよい。この場合、８ｂｉｔデータ幅２０４８アドレスのインターリーブＲＡＭ１５には、
２０４８−１６９＝３５８アドレス
もの空き領域があることになる。
【０１１９】
上述した構成ではデータ書き込みされたアドレスと１ｄｅｌａｙのない場合のＣ１訂正アドレスとが隣り合っており、各シンボルの領域も隣接している。そのため、ディスクから読み出されるデータのデータレートが早くなった場合には、同じシンボル位置のデータ書き込みアドレスとＣ１訂正アドレスとが干渉する。
【０１２０】
また、ディスクから読み出されるデータのデータレートが遅くなった場合には、データ書き込みアドレスに、隣のシンボルのデータ読み出しアドレスが干渉する。
【０１２１】
そこで、同じシンボル位置のデータ書き込みアドレスとＣ１訂正アドレス、データ書き込みアドレスと隣のシンボルのデータ読み出しアドレスとにそれぞれマージンを取ることによって、例えばディスクの回転ムラなどによりディスクから読み出されるデータのデータレートに変化があっても対応できるようにする方法がとられる。
【０１２２】
すなわち、ディスクから読み出したデータの取り込みは、データからＰＬＬ回路１０によって再現したビットクロック１０１でデータを認識し取り込みを行っている。
【０１２３】
ここで、データの取り込みはディスクの回転の影響を受けることになる。ディスクの回転や読み出しの線速度が一定になるように制御をかけるが、ディスクに偏心があったり回転ムラで線速度に乱れが生じ、ビットクロックで認識されて取り込まれたディジタルデータのデータレートには乱れが生じてしまう。
【０１２４】
一方、システムクロックは水晶発振子で生成されるクロックを元にし、最終的には一定レートで音声データを取り出している。それは最終の音声データの取り出しを水晶系クロックの一定レートで行わないと、音声データに歪みが生じてしまうためである。
【０１２５】
すなわち、ディスクからのデータの取り込みはデータレートに変動が生じる可能性のある状況で行われているということであり、デコードを行った最終的なデータの取り出しは変動のない一定レートで行われる。
【０１２６】
そのため、デコードを行う処理系では、データの取り込みと最終的なデータの取り出しにおけるデータレートの差（ジッタ・回転ムラ＝データレートの差）を吸収しなければならない。
【０１２７】
一般的には、データを格納するＲＡＭにＦＩＦＯ動作をさせるとともに、ジッタ吸収を行うための領域を置き、データレートの差の影響を吸収している。データを格納する前段にレジスタで構成したＦＩＦＯ回路を置いてもよいが、データ格納に用いるＲＡＭに適当な規模のものを用いると、ＲＡＭ容量に余裕があるため、ジッタ吸収のＦＩＦＯ動作をＲＡＭのアドレッシングで行える。
【０１２８】
動作としては、取り込んだデータは連続するアドレスに格納（書き込み）して行き、処理の為にデータを読み出すときは、先の書き込みアドレスとは離れた「古い」アドレスのデータから使いはじめる。
【０１２９】
後述する図４においては、アドレスを固定で考えた場合、古いデータは左側、新しいデータはデータ書き込み“Ｗ”の位置が順次右に移動していきデータを格納する。
【０１３０】
一方、処理のためのデータ読み出し“Ｒ”または読み出し／書き込み“Ｒ／Ｗ”は、“Ｗ”とは離れた位置にあり、これも次第に右に移動していく。データ取り込みとデータ処理のデータレートが等しい場合には、“Ｗ”と、“Ｒ”または“Ｒ／Ｗ”の位相関係はそのままでともに右に移動していく。
【０１３１】
また、図４においてアドレスを固定ではなく位相関係で考えると、データ取込とデータ処理のデータレートが等しい場合には、“Ｗ”と、“Ｒ”、または“Ｒ／Ｗ”の関係は変化がなく、新しいフレームになるたびにそれぞれのアドレスが１つずつインクリメントする。
【０１３２】
データの取り込みのデータレートに変動が出た場合、例えばデータレートが遅くなった場合、“Ｗ”の移動は遅くなり、処理スピードにはそれほど変化がないので、“Ｗ”と、“Ｒ”または読み出し／書き込み“Ｒ／Ｗ”のアドレス上の距離は近づくことになる。
【０１３３】
データレートが速くなった場合、“Ｗ”の移動が速くなり、“Ｗ”と、“Ｒ”または読み出し／書き込み“Ｒ／Ｗ”の距離は開くことになる。
【０１３４】
従って、データ書きこみ“Ｗ”と、データ処理“Ｒ”または“Ｒ／Ｗ”の位相関係は、取り込みのデータレートに従って変動することになる。
【０１３５】
“Ｗ”と、“Ｒ”または“Ｒ／Ｗ”との間のアドレスがデータレートの変動に従って増減し、ＦＩＦＯ動作を行い、データレート変動においても正常な処理が可能になる。
【０１３６】
取り込みのデータレートが遅い場合、“Ｗ”と、“Ｒ”または“Ｒ／Ｗ”との間のアドレスを使い果たし、“Ｗ”と、“Ｒ”または“Ｒ／Ｗ”が干渉し正常な処理が出来なくなる。
【０１３７】
上述したのは、１つのシンボルのＲＡＭ上の領域についてであるが、ＲＡＭ上では、各シンボルの領域が隣り合って配置されるので、取り込みのデータレートが速い場合は、あるシンボルの“Ｗ”と、“Ｒ”または“Ｒ／Ｗ”との間のアドレスが離れてしまうと、“Ｗ”とは隣り合うシンボルの“Ｒ”または“Ｒ／Ｗ”が、“Ｒ”または“Ｒ／Ｗ”とは隣り合うシンボルの“Ｗ”が近づくことであり、その場合も隣り合うシンボルと干渉した場合には正常な処理が出来なくなる。
【０１３８】
従って、アドレスのマージンはＦＩＦＯ段数のイメージでジッタ吸収を行うことができる。つまり、データ読み出しのアドレス位置とデータ書き込みのアドレス位置を異ならせるのは、アドレス上にジッタマージンを持たせ、ＦＩＦＯ動作により取り込みのデータレート変動においても処理を正常に行うためである。
【０１３９】
上述したインターリーブＲＡＭにおけるジッターマージンを持たせる場合、同じシンボル位置のデータ書き込みアドレスとＣ１訂正アドレス、あるいは１ｄｅｌａｙアドレスの間に６アドレス、データ書き込みアドレスと次のシンボルのデータ読み出しアドレスの間に６アドレスのマージンアドレスを取ると、使用アドレスには、
（６＋６）×２８＝３３６アドレス
が追加となり、使用アドレスは、
１６９０＋３３６＝２０２６アドレス
となる。
【０１４０】
この場合、マージンアドレスはデータ書き込みアドレスの前後に６アドレスずつとなり、データ書き込みアドレスは初期状態で７アドレス、最小で１アドレス、最大で１３アドレスの段数としてのＦＩＦＯ動作を行う。この場合でも２０４８アドレスのインターリーブＲＡＭには２２アドレスの空きがあることになる。
【０１４１】
上述したマージンアドレスを持つ構成において、インターリーブ遅延が０×Ｄと最も短い２８番目のシンボル０Ｄの使用領域のアドレス配置を示した図３を参照すると、上段がシンボル内アドレス配置を示し、下段が２８番目：０Ｄのシンボルを示してある。
【０１４２】
０Ｄシンボルの使用アドレスは、
使用アドレス＝（データ書き込み＋１ｄｅｌａｙ＋Ｃ１訂正
＋インターリーブ遅延（０×Ｄ：Ｄ＝４）＋Ｃ２シンドローム＋Ｃ２訂正
＋２ｄｅｌａｙ＋データ読み出し）＋マージンアドレス（６＋６）
＝（１＋１＋１＋０＋１＋１＋２＋１）＋１２
＝２０アドレス
である。
【０１４３】
上述したＯＤシンボルの使用アドレスが２０アドレスであることを念頭に置いてサブコード同期信号の格納領域を検討すると、サブコート同期・Ｑコード・ＣＤ−ＴＥＸＴ分離・ＣＲＣチェック回路１２からＣＩＲＣデコードコントローラ１４に出力されるサブコード同期信号ＳＣを、１フレームに一度インターリーブＲＡＭにリードおよびライトを行う。
【０１４４】
そのアドレス管理は、インターリーブ遅延が０×Ｄと最も短い２８番目のシンボルと同様にデータの書き込みにおいてマージンアドレスを持ち、かつＦＩＦＯ動作を行うような遅延制御を行い、インターリーブＲＡＭ１５に格納することによって、インターリーブＲＡＭ１５から読み出したサブコード同期信号ＳＣは、同様にインターリーブＲＡＭ１５から読み出したメインデータ（デコードデータ）と同期したサブコード同期信号ＳＣとなる。
【０１４５】
ここでインターリーブＲＡＭシンボルの領域配置を示した図３を参照すると、インターリーブＲＡＭ１５におけるシンボル領域の配置とサブコード同期信号領域の配置が示されている。
【０１４６】
ずなわち、例えば各シンボル領域２７Ｄ〜０Ｄは隣接して２０４８アドレスのインターリーブＲＡＭ１５に配置され、０Ｄシンボルに隣接してサブコード同期信号ＳＣの領域が配置される。
【０１４７】
前述した図３におけるサブコード同期信号のアドレス領域を、図４の０Ｄ領域の下位ビットの位置に、連続して格納する配置領域であることが理解できるであろう。サブコード同期信号ＳＣを格納する領域は、０Ｄシンボルの使用領域と等しい２０アドレスである。なお、ここでは０Ｄ領域の下位ビットの位置に、連続して格納したが、後述する図１１に示したように、２７Ｄ領域の前の領域に配置してもよい。
【０１４８】
インターリーブＲＡＭ１５から読み出したサブコード同期信号ＳＣ、すなわち、メインデータ１４２と同期したサブコード同期信号ＳＣがＣＩＲＣデコードコントローラ１４からメモリコントローラ１７に出力され、メモリコントローラ１７は、サブコード同期信号ＳＣによってバッファメモリ１８にメインデータ（デコードデータ）１７１の取り込みを開始させる。
【０１４９】
ＣＰＵ１９は、光ディスクに対する光学ヘッドの内外周方向への位置を制御し、ＱコードＣＤ−ＴＥＸＴバッファ１３から得られるＱコード時間位置情報１３１でその位置を判断する。
【０１５０】
バッファメモリ１８上のメインデータ１７１をＱコード情報１３１と関連付けてサブコードフレームに含まれる９８×２４Ｂｙｔｅ単位で管理する。すなわち、メインデータ１４２と同期したサブコード同期信号ＳＣによりバッファメモリ１８へのメインデータ１７１の取り込みを開始することにより、Ｑコード情報１３１と関連付けたメインデータ１７１をバッファメモリ１８に再現性を持って格納することができる。
【０１５１】
上記バッファメモリは一般的にショックプルーフやＰＣでのＣＤ再生など、一旦音声データを蓄えるメモリであり（データ格納のインターリーブＲＡＭ）とは異なる）、ディスクからの読み出しとデコード処理を高速（１より大きいｎ倍速）で行い、バッファメモリ１８がいっぱいになるまで格納し、バッファメモリ１８が一杯になったらディスクからの読み出しを停止し、バッファメモリ１８への格納も停止する。
【０１５２】
バッファメモリ１８からは１倍速でデータを取り出して楽曲演奏を行うが、バッファメモリ１８のデータが少なくなると、また高速でディスクからデータを読み出してデコード処理を行いバッファメモリ１８にデータを蓄える。
【０１５３】
バッファメモリ１８にデータを再び蓄える間も、バッファメモリ１８からの１倍速でのデータ取り出しと楽曲演奏は継続されている。
【０１５４】
バッファメモリ１８からの１倍速でのデータ取り出しと楽曲演奏は継続して行われるが、ディスクからのデータ読み出しとデコード処理とバッファメモリ１８へのデータ格納は高速で断続的に行われる。
【０１５５】
上述した動作を行うためには、連続した楽曲データをある単位で区切り、バッファメモリ１８上でつなぎ合わせることが必要になる。
【０１５６】
しかし、音声ＣＤのデコードデータである楽曲データ上には目印がついていないため、ＣＤ−ＲＯＭのデコードデータにはヘッダ情報があるが、音声ＣＤで用いることの出来る目印はサブコードに含まれるＱコードデータのみである。
【０１５７】
ディスクからデータの読み出しを行いながらＱコードデータでディスク上の位置を検出し、目的位置に対応するメインデータ（デコードデータ）からバッファメモリ１８に格納を開始することが目的の動作である。
【０１５８】
すなわち、メインデータには前述したように、ＦＩＦＯ動作があるために、Ｑコードデータの検出とメインデータの関係が一定ではなく、ＦＩＦＯ動作がいつ何の要因で働くかわからないため、ディスクのある決まった場所を再生（データ取込、デコード動作）しても、メインデータの得られるタイミングが毎回変動する。
【０１５９】
そこで、本発明ではメインデータに本来無いはずの「目印」として、インターリーブＲＡＭに１ビットのサブコード同期信号ＳＣを格納し、メインデータと同様のＦＩＦＯ管理を行い、インターリーブＲＡＭ１５から読み出したサブコード同期信号ＳＣを用いてバッファメモリ１８へのメインデータ１７１の取り込みを制御している。
【０１６０】
つまり、メインデータ１７１のタイミングを取ることが目的であるから、ＱコードデータをインターリーブＲＡＭ１５に書きこむ必要はなく、サブコード同期信号１ビットのみで十分である。
【０１６１】
上述したように、第１の実施の形態によれば、インターリーブＲＡＭ１５の空き領域を用い、サブコードの処理系は従来のままでサブコード同期信号のみインターリーブＲＡＭ１５に書きこみ、読み出されたサブコード同期信号を用いるのみであるから、従来構成からもハード量の増加が少なく、機能的なデメリットもなくメインデータの正確なバッファリングを行うことが可能となる。
【０１６２】
データ比較方式、インターリーブＲＡＭアクセスのアドレス比較方式に対しては回路規模が小さく、ＦＩＦＯ管理のアドレス値からデータタイミングを予測する方式に対しては、同期位置を変更してもアドレッシングを変更するのみで回路規模の変化がほとんどない。
【０１６３】
従来ある機能と独立した回路を設けるものではなく、従来のものに機能追加するものであり、回路規模の増加が少なく、システム的な誤りを含む可能性も少ない。
【０１６４】
サブコードシンボルそのもの、またはＱコードシンボルをバッファリングする方式ではシンボルで８ｂｉｔを使ってしまうため、同期情報の格納が出来なくなってしまうが、本発明では、時間位置情報の更新は１サブコードフレームに１回であり、Ｑコードをバッファリングする必要はなく、サブコード同期信号をバッファリングするだけで十分である。
【０１６５】
また、サブコードシンボルＰ〜Ｑそのもの、またはＱコードシンボルをバッファリングする方式では、Ｑコードデータの更新にバッファリング遅延が発生するが、本発明では同期情報Ｓ０，Ｓ１に同期保護をかけて抽出したサブコード同期信号ＣＳのみをバッファリングするものであり、Ｑコードデータには従来通りバッファリング遅延は生じない。
【０１６６】
次に、第２の実施の形態を説明する。
【０１６７】
上述した第１の実施の形態においては、インターリーブＲＡＭ１５に追加で格納するのは、同期情報Ｓ０，Ｓ１に対して同期保護を行った後の最小構成のサブコード同期信号ＳＣの１ｂｉｔ信号のみであったが、インターリーブＲＡＭ１５は８ｂｉｔのデータ幅があるので、他に７ｂｉｔまでのデータも格納することができる。従って、７ビットのうちの１ビットにもＱコードのＣＲＣ判定結果のみをサブコード同期信号ＳＣと一緒に格納してもよい。
【０１６８】
すなわち、第２の実施の形態におけるインターリーブＲＡＭのシンボル領域配置の他の例を示す図５を参照すると、ジッタ吸収においては、サブコードに含まれる同期情報Ｓ０，Ｓ１に同期保護をかけて抽出したサブコード同期信号ＳＣのみをメインデータとともに再生側のインターリーブＲＡＭ１５の空き領域に書き込み、メインデータ１４１と同様にＦＩＦＯ領域をもつアドレス管理を行うことができ、読み出したサブコード同期信号ＳＣをメインデータ１４１と同期したサブコード同期信号ＳＣとして機能させる際に、インターリーブＲＡＭ１５の空き領域の８ビット幅の１ビットには前述したサブコード同期信号ＳＣを、他の１ビットにはサブコードに含まれる８ビットのサブコードシンボルＰ，Ｑ，Ｒ，Ｓ，Ｔ，Ｕ，Ｖ，ＷのうちのシンボルＱのエラー判定結果をそれぞれ格納する。
【０１６９】
また、サブコードのＰビットをサブコード同期信号で置き換えた図６を参照すると、サブコードシンボルＰ，Ｑ，Ｒ，Ｓ，Ｔ，Ｕ，Ｖ，Ｗそのものは８ｂｉｔで同期信号と同時に格納することは出来ないが、サブコードシンボルＰ，Ｑ，Ｒ，Ｓ，Ｔ，Ｕ，Ｖ，ＷのうちのＰビットを、サブコード同期信号ＳＣで置き換え、インターリーブＲＡＭ１５に格納し、取り出したデータからＱコードデータ、ＣＤ−ＴＥＸＴデータを分離することも出来る。
【０１７０】
なお、Ｑコード、ＣＤ−ＴＥＸＴを分離するとは、１サブコードフレームに含まれる９８ＥＦＭフレームのうちのＳ０，Ｓ１を除いた９６のサブコードシンボルからＱビット、Ｒ，Ｓ，Ｔ，Ｕ，Ｖ，Ｗビットを取り出すことである。
【０１７１】
つまり、サブコードシンボル書き換えは、フレーム３からフレーム９８までのサブコードシンボル“Ｐ，Ｑ，Ｒ，Ｓ，Ｔ，Ｕ，Ｖ，Ｗ”が“サブコード同期信号，Ｑ，Ｒ，Ｓ，Ｔ，Ｕ，Ｖ，Ｗ”のように、“Ｐ”の位置の１ｂｉｔがサブコード同期信号“ＳＣ”に書き換わるものである。
【０１７２】
このときの構成を示した図７を参照すると、第１の実施の形態との相違点は、サブコード同期・Ｑコード・ＣＤ−ＴＥＸＴ分離・ＣＲＣチェック回路１２に含まれていたＱコードデコード、ＣＤ−ＴＥＸＴデコードがインターリーブＲＡＭ１５の後段に移されていることである。
【０１７３】
すなわち、ＥＦＭフレーム同期・ＥＦＭ復調回路１１からは、サブコード同期信号Ｓ０、Ｓ１を示す信号と８ｂｉｔのサブコードシンボルＰ，Ｑ，Ｒ，Ｓ，Ｔ，Ｕ，Ｖ，Ｗ１１２がサブコート同期・サブコードシンボル書き換え回路２０に与えられる。サブコート同期・サブコードシンボル書き換え回路２０は、上述したように、フレーム３からフレーム９８までのサブコードシンボル〔Ｐ，Ｑ，Ｒ，Ｓ，Ｔ，Ｕ，Ｖ，Ｗ〕が〔サブコード同期信号，Ｑ，Ｒ，Ｓ，Ｔ，Ｕ，Ｖ，Ｗ〕のように、“Ｐ”の位置の１ｂｉｔがサブコード同期信号“ＳＣ”に書き換えた後、サブコード同期信号ＳＣを含むシンボル“サブコード同期信号，Ｑ，Ｒ，Ｓ，Ｔ，Ｕ，Ｖ，Ｗ”をＣＩＲＣデコードコントローラ１４に出力する。前述した第１の実施の形態でのシンボルは〔サブコード同期信号，０，０，０，０，０，０，０〕であったことも異なる点である。
【０１７４】
ＣＩＲＣデコードコントローラ１４は、“サブコード同期信号，Ｑ，Ｒ，Ｓ，Ｔ，Ｕ，Ｖ，Ｗ”をインターリーブＲＡＭ１５の他にＱコード・ＣＤ―ＴＥＸＴ分離・ＣＲＣチェック回路２１にも出力する。
【０１７５】
Ｑコード・ＣＤ―ＴＥＸＴ分離・ＣＲＣチェック回路２１は、サブコード同期機能として、サブコード同期信号ＳＣの周期性を検出し、予め定めた規則に従ってサブコード同期の判定（同期保護）を行い、周期性を守らずに来た同期信号Ｓ０，Ｓ１をマスクするなどして同期保護済みのサブコード同期信号ＳＣを生成する。それ以外の構成は図１の回路と同様である。
【０１７６】
Ｑコードでは、９６サブコードシンボルに含まれる９６ビット、すなわち、１２Ｂｙｔｅは１０Ｂｙｔｅの目的データと２Ｂｙｔｅの（反転）パリティデータからなり、１２Ｂｙｔｅデータを用いてＣＲＣ判定を行うことができる。
【０１７７】
ＣＤ−ＴＥＸＴでは、９６シンボルのうち２４シンボル単位に含まれる１８Ｂｙｔｅ（６×２４／８）のうち１６Ｂｙｔｅの目的データと２Ｂｙｔｅの（反転）パリティデータからなり、１８Ｂｙｔｅデータを用いてＣＲＣ判定を行うことができる（ＣＤ−ＴＥＸＴ　Ｍｏｄｅ４の場合）。ＣＲＣ判定結果がＯＫで誤りがないと見なされたデータが用いられる。
【０１７８】
上述したように、第２の実施の形態によれば、インターリーブＲＡＭ１５の空き領域を用い、サブコードの処理系は従来のままで８ビットのうちの１ビットにサブコード同期信号ＳＣを、他の１ビットにもＱコードのＣＲＣ判定結果のみをサブコード同期信号ＳＣと同様にインターリーブＲＡＭ１５に書きこみ、読み出されたサブコード同期信号およびＣＲＣ判定結果を用いるのみであるから、従来構成からもハード量の増加が少なく、機能的なデメリットもなくデコードデータの正確なバッファリングを行うことが可能となる。
【０１７９】
また、同期位置を変更してもアドレッシングを変更するのみで回路規模の変化がほとんどなく、システム的な誤りを含む可能性も少ない。
【０１８０】
時間位置情報の更新は１サブコードフレームに１回であり、Ｑコードをバッファリングする必要はなく、サブコード同期信号をインターリーブＲＡＭバッファリングするだけで十分である。
【０１８１】
また、同期情報Ｓ０，Ｓ１に同期保護をかけて抽出したサブコード同期信号ＣＳおよびＱコードのＣＲＣ判定結果のみをインターリーブＲＡＭにバッファリングするものであり、Ｑコードデータには従来通りバッファリング遅延は生じない。
【０１８２】
次に第３の実施の形態を説明する。
【０１８３】
第１の実施の形態においては、インターリーブＲＡＭ１５に格納するサブコード同期信号ＳＣのアドレス管理は、インターリーブ遅延が０×Ｄと最も短い２８番目のシンボルと同様に２０アドレスを使用するものであったが、インターリーブＲＡＭ１５から読み出したサブコード同期信号ＳＣとメインデータ１４１とが同期するには、サブコード同期信号ＳＣのインターリーブＲＡＭ１５格納において、マージンアドレスを持ちＦＩＦＯ動作を行う遅延制御のみがメインデータのアドレス管理と同様であればよい。
【０１８４】
つまり、後述するＦＩＦＯ領域のアンダーフロまたはオーバーフロが起きたときの状態を説明するための図８からも理解できるように、マージンアドレスとして（６＋６）である場合には、マージンアドレス以外にはデータ書き込みアドレスとデータ読み出しアドレスの２アドレスのみが必要であり、この場合の最小構成としてはサブコード同期信号格納領域を１４アドレスとすることができる。
【０１８５】
上述したように、第３の実施の形態によれば、インターリーブＲＡＭ１５の空き領域を用い、サブコードの処理系は従来のままで８ビットのうちの１ビットにサブコード同期信号ＳＣをインターリーブＲＡＭ１５の、サブコード同期信号格納領域に１４アドレスで書きこみ、読み出されたサブコード同期信号を用いるのみであるから、従来構成からもハード量の増加が少なく、機能的なデメリットもなくデコードデータの正確なバッファリングを行うことが可能となる。
【０１８６】
また、同期位置を変更してもアドレッシングを変更するのみで回路規模の変化がほとんどなく、システム的な誤りを含む可能性も少ない。Ｑコードデータには従来通りバッファリング遅延は生じない。
【０１８７】
次に第４の実施の形態を説明する。
【０１８８】
ディスクから読み出すデータのデータレート変動により、インターリーブＲＡＭ１５上のデータ書きこみアドレスの相対位置が変動し、マージンアドレスを使い果たしてしまうと、同じシンボル位置のデータ書き込みアドレスとＣ１訂正アドレスが干渉し、またはデータ書き込みアドレスと隣のシンボルのデータ読み出しアドレスが干渉し正常なＣＩＲＣデコードが出来なくなる。
【０１８９】
このようにマージンアドレスを使い果たした場合、すなわちＦＩＦＯ領域のアンダーフローまたはオーバーフローが起きたときは、データ書き込みアドレスの相対位置を初期状態に強制的に移行させ、アドレスのセンタリングを行う。
【０１９０】
ＦＩＦＯ領域のアンダーフロまたはオーバーフロが起きたときのセンタリングを説明するための図８を参照すると、図８（ａ）では、リセット直後（センター位置）における読み出し（Ｒ）および書き込み（Ｗ）の位置は、ＦＩＦＯ領域の１４アドレスの先頭アドレス（図の左端）に“Ｒ”のアドレス、次の６アドレス領域がジッターマージン領域、次に“Ｗ”のアドレス、次の６アドレス領域がジッターマージン領域となる。
【０１９１】
上述した領域配置の時、図８（ｂ）では、マージンアドレスを使い果たしオーバーフロー直前における読み出し（Ｒ）および書き込み（Ｗ）の位置は、ＦＩＦＯ領域の１４アドレスの先頭アドレス（図の左端）に“Ｒ”のアドレス、１４アドレス目（図の右端）に“Ｗ”のアドレスがきた状態である。
【０１９２】
一方、図８（ｃ）では、アンダーフロー直前における読み出し（Ｒ）および書き込み（Ｗ）の位置は、ＦＩＦＯ領域の１４アドレスの先頭アドレス（図の左端）に“Ｒ”のアドレス、その次のアドレスに“Ｗ”のアドレスがきた状態である。
【０１９３】
アドレスがＲ＝Ｗとなる場合には、アンダーフローとなり直ちにアドレスのセンタリングを実行する。このＲ＝Ｗのときには書き込みは行われない。
【０１９４】
すなわち、ＦＩＦＯ領域がアンダーフローした場合、インターリーブＲＡＭ１５への書き込みアドレスと読み出しアドレスの関係がセンタリングされ、センタリングによってスキップされる書き込みアドレスがあるため、アンダーフロー後の読み出しデータには同じシンボル内で書き込みを行っていないデータが読み出され、誤ったシンボルが出力される可能性がある。
【０１９５】
したがって、図８（ｄ）を参照すると、アンダーフローになりセンタリングが実行されると、“Ｗ”の位置はリセット時と同じ位置にシフトされている。このとき、サブコード同期信号ＳＣをインターリーブＲＡＭ１５に書き込む構成では、センタリングによるジャンプ前の“Ｗ”の右側アドレスにあったデータは隣のシンボルの古いデータで不定データであるから、このままでは不定の誤ったサブコード同期信号が読み出されることなる。
【０１９６】
そのため、インターリーブＲＡＭ１５に含まれるＦＩＦＯ領域がアンダーフローしてＦＩＦＯ領域のセンタリングを行った場合には、センタリングで図中の右側に飛び越されるアドレスに“０”データの書き込みを行い、誤ったサブコード同期信号ＳＣが読み出されないようにする。
【０１９７】
あるいは、ＦＩＦＯ領域のアンダ−フローが起きてからＦＩＦＯ領域のセンタリングで飛び越されるアドレスが読み出される一定期間、インターリーブＲＡＭ１５から読み出されるサブコード同期信号ＳＣをマスクする。
【０１９８】
あるいは、同期保護されたサブコード同期信号１ｂｉｔをインターリーブＲＡＭ１５に書き込むのではなく、サブコードの同期情報Ｓ０，Ｓ１をデコードした信号２ｂｉｔをインターリーブＲＡＭ１５に格納し、インターリーブＲＡＭ１５から読み出したＳ０，Ｓ１信号を周期カウントによってサブコード同期保護を行い、誤ったサブコード同期信号の影響を同期保護により受けないようにすることもできる。
【０１９９】
なお、図８（ｅ）を参照すると、オーバーフローの場合は、センタリングによって“Ｗ”の次のアドレスから正しいデータが書き込まれていくので、不定データが読み出されることはない。
【０２００】
また、周期カウントによってサブコードの同期保護を行うときの構成図を示した図９を参照すると、図７との相違点は、図７におけるＱコード・ＣＤ―ＴＥＸＴ分離・ＣＲＣチェック回路２１に代えてサブコード同期・Ｑコード・ＣＤ―ＴＥＸＴ分離・ＣＲＣチェック回路２２を用いる点である。それ以外の構成は図７と同様である。
【０２０１】
この図９におけるサブコード同期・サブコードシンボル書き換え回路２０では、サブコード同期機能として同期保護まで行う必要は無く、サブコードの同期情報Ｓ０，Ｓ１検出信号から１ビットのサブコード同期信号ＳＣを生成すれば十分であるが、後段と冗長になることを許容するのであれば、同期保護機能があってもよいことは明らかである。
【０２０２】
ここでのサブコード同期・Ｑコード・ＣＤ−ＴＥＸＴ分離・ＣＲＣチェック回路２２では、サブコード同期機能として、サブコード同期信号の周期性を検出し、予め定めた規則に従ってサブコードの同期情報Ｓ０，Ｓ１の判定（同期保護）を行い、周期性を守らずに来た同期情報をマスクするなどして、同期保護済みのサブコード同期信号を生成する。
【０２０３】
同期保護されたサブコード同期信号ＳＣの１ｂｉｔをインターリーブＲＡＭ１５に書き込む構成において、インターリーブＲＡＭ１５から読み出したサブコード同期信号ＳＣに周期カウントによってサブコード同期保護を行い、誤ったサブコード同期信号の影響を同期保護により受けないようにする。すなわち、同期保護回路が二重に存在するものである。
【０２０４】
一般的には、ＣＩＲＣデコードにおけるインターリーブＲＡＭ１５のアドレス管理は、読み出しアドレス“Ｒ”を基準にしてオーバーフロー／アンダーフロー時には、書き込みアドレスのセンタリングを行っている。
【０２０５】
しかし、インターリーブＲＡＭ１５における、ＦＩＦＯ領域のアンダーフロまたはオーバーフロが起きたときのセンタリングを説明するための図１０を参照しながら、例えば、アドレス領域が２０アドレスで、２８番目の０Ｄシンボルの場合で説明する。
【０２０６】
図１０（ａ）に示すように、アンダーフロー直前における読み出し（Ｒ）、書き込み（Ｗ）のアドレス位置は、ＦＩＦＯ領域の２０アドレスの先頭アドレス（図の左端）に“Ｒ”のアドレス、その次の２アドレスが２Ｄｅｌａｙ、次のアドレスがＣ２訂正のためのＲ／Ｗ、次のアドレスがＣ２シンドロームのための“Ｒ”、次のアドレスがＣ１訂正のためのＲ／Ｗ、次のアドレスが１Ｄｅｌａｙ、そして次に“Ｗ”のアドレスがきた状態である。
【０２０７】
図１０（ｂ）に示すように、ここでは、従来のように“Ｒ”基準で、“Ｗ”のアドレスのみがセンタリングされる。このとき前述したように、インターリーブＲＡＭ１５に含まれるＦＩＦＯ領域がアンダーフローしてＦＩＦＯ領域のセンタリングを行った場合には、センタリングで図中の右側に飛び越されるアドレスに“０”データの書き込みを行い、誤ったサブコード同期信号ＳＣが読み出されないようにする。
【０２０８】
一方、図１０（ｃ）に示すように、従来のように“Ｒ”基準ではなく、“Ｗ”を基準に“Ｒ”のアドレスおよびその他の処理の相対アドレスも一緒にセンタリングされる。
【０２０９】
この場合は、前述したオーバーフローの場合のように、センタリングによって“Ｗ”の次のアドレスから正しいデータが書き込まれていくので、不定データが読み出されることはない。
【０２１０】
上述したように、オーバーフロー／アンダーフロー時には書き込みアドレスを基準として読み出しアドレスのセンタリングを行うことにより、アンダーフロー後の読み出しデータに同一シンボルとして書き込みを行っていないデータが読み出されることを防ぐことが出来る。
【０２１１】
次に第５の実施の形態を説明する。上述した実施の形態は、サブコード同期信号ＳＣをインターリーブＲＡＭ１５に書き込む構成であったが、インターリーブＲＡＭ１５ではなく、フラグＲＡＭ１６にサブコード同期信号ＳＣを格納する構成とすることもできる。
【０２１２】
この場合、一般にフラグＲＡＭ１６は、１２８アドレスでデータ幅は１ｂｉｔで構成されるので、フラグＲＡＭ１６に格納できるサブコード同期信号ＳＣも１ｂｉｔにする必要がある。
【０２１３】
フラグＲＡＭ１６には、インターリーブＲＡＭ１５ほどのアドレスの空き領域がないので、ＦＩＦＯ領域のマージンアドレスが（３＋３）までであれば、フラグＲＡＭ１６をサブコード同期信号ＳＣの格納に使うことができる。
【０２１４】
ここでサブコード同期信号をフラグＲＡＭに書き込むときのアドレス配置を示す図１１を参照すると、この構成におけるフラグＲＡＭ１６のアドレス配置例が示されている。この構成においては初期状態におけるサブコード同期信号ＳＣの書き込みと読み出しの遅延を、４から６フレームとしてフラグＲＡＭ１６をサブコード同期信号ＳＣの格納に使うことができる。
【０２１５】
この図１１では、初期状態におけるサブコード同期信号ＳＣの書き込みと読み出しの遅延が４フレームの場合と６フレームの場合を示してある。
上述したように、第５の実施の形態によれば、フラグＲＡＭ１６の空き領域を用い、サブコードの処理系は従来のままで８ビットのうちの１ビットにサブコード同期信号ＳＣをフラグＲＡＭ１６の、サブコード同期信号格納領域に１４アドレスで書きこみ、読み出されたサブコード同期信号を用いるのみであるから、従来構成からもハード量の増加が少なく、機能的なデメリットもなくデコードデータの正確なバッファリングを行うことが可能となる。
【０２１６】
また、同期位置を変更してもアドレッシングを変更するのみで回路規模の変化がほとんどなく、システム的な誤りを含む可能性も少ない。Ｑコードデータには従来通りバッファリング遅延は生じない。
【０２１７】
【発明の効果】
上述したように、本発明の光データ生成装置は、ＣＩＲＣデコードにおけるインターリーブＲＡＭの空き領域に、従来のメインデータだけでなく、サブコードに含まれたサブコード同期信号１ビットを書き込むことで、メインデータと同様にＦＩＦＯ領域を持つアドレス管理を行うので、インターリーブＲＡＭから読み出したサブコード同期信号とメインデータとを同期させることが出来るものである。従って、インターリーブＲＡＭから読み出したデコードデータと同期したサブコード同期信号によってバッファメモリへのデコードデータ書き込み開始を制御することができ、音声ＣＤから読み出しデコードしたデコードデータをバッファメモリに蓄える作業を一旦停止し再び開始する場合でも、バッファメモリ上のデータの連続性を保証することができる。
【０２１８】
また、インターリーブＲＡＭ１５またはフラグＲＡＭ１６に書きこみ、読み出されたサブコード同期信号を用いるのみであるから、従来構成からもハード量の増加が少なく、機能的なデメリットもなくデコードデータの正確なバッファリングを行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の構成図である。
【図２】ＣＩＲＣデコードコントローラ１４のメモリ管理回路を示す図である。
【図３】インターリーブ遅延が０×Ｄと最も短い２８番目のシンボル０Ｄの使用領域のアドレス配置を示す図である。
【図４】インターリーブＲＡＭシンボル領域配置を示す図である。
【図５】第２の実施の形態における、インターリーブＲＡＭシンボル領域配置の例を示す図である。
【図６】第２の実施の形態における、サブコードのＰビットをサブコード同期信号で置き換えた図である。
【図７】インターリーブＲＡＭから取りだしたデータからＱコードデータ、ＣＤ−ＴＥＸＴデータを分離する例の構成図である。
【図８】第３および第４の実施の形態における、ＦＩＦＯ領域のアンダーフローまたはオーバーフロが起きたときの状態を説明するための図である。
【図９】周期カウントによってサブコードの同期保護を行うときの構成図である。
【図１０】ＦＩＦＯ領域のアンダーフロまたはオーバーフロが起きたときのセンタリングを説明するための図である。
【図１１】第５の実施の形態における、サブコード同期信号をフラグラムに書き込むときのアドレス配置を示す図である。
【図１２】ＣＤにおけるデータフォーマットを示した図である。
【図１３】従来のディスク再生方式を説明するための図である。
【図１４】従来のディスク再生方式の他の例を説明するための図である。
【符号の説明】
１　　光ディスク再生装置
１０　　ＰＬＬ回路
１１　　ＥＦＭフレーム同期・ＥＦＭ復調回路
１２，２２　　サブコード同期・Ｑコード・ＣＤ−ＴＥＸＴ分離・ＣＲＣチェック回路
１３　　Ｑコード・ＣＤ−ＴＥＸＴバッファ回路
１４　　ＣＩＲＣデコードコントローラ
１５　　インターリーブＲＡＭ
１６　　フラグＲＡＭ
１７　　メモリコントローラ
１８　　バッファメモリ
１９　　ＣＰＵ
２０　　サブコード同期・サブコードシンボル書き換え回路
２１　　Ｑコード・ＣＤ−ＴＥＸＴ分離・ＣＲＣチェック回路
１４０　　メモリアドレス管理回路
【図１】
2004062927.tif 000003
【図２】
2004062927.tif 000004
【図３】
2004062927.tif 000005
【図４】
2004062927.tif 000006
【図５】
2004062927.tif 000007
【図６】
2004062927.tif 000008
【図７】
2004062927.tif 000009
【図８】
2004062927.tif 000010
【図９】
2004062927.tif 000011
【図１０】
2004062927.tif 000012
【図１１】
2004062927.tif 000013
【図１２】
2004062927.tif 000014
【図１３】
2004062927.tif 000015
【図１４】
2004062927.tif 000016