(57)【要約】【課題】データの取り込みタイミングを指示するための信号を含む信号群にてデータが供給されるタイプの，よりノイズに強い情報処理装置を、提供する。【解決手段】情報処理装置内に、データの取り込みタイミングを指示するためのｓｔｒｂｘ信号の入力を受けて、ｓｔｒｂｘ＿ｎｎ信号を出力するノイズ除去回路１０であって、ｓｔｒｂｘ信号のレベルが変化したときに、出力するｓｔｒｂｘ＿ｎｎ信号のレベルを変化させ、出力する第２信号のレベルを変化させた後、所定時間の間だけ、同じレベルの第２信号を出力し続けるノイズ除去回路１０を設けるとともに、情報処理装置を、このノイズ除去回路１０から出力されるｓｔｒｂｘ＿ｎｎ信号にて指定されるタイミングで、データの取り込みを行うように、構成しておく。【選択図】　図１
2004086732.tif 000002
【特許請求の範囲】
【請求項１】
データの取り込みタイミングを指示するための第１信号を含む信号群にてデータが供給される情報処理装置であって、
前記第１信号の入力を受けて第２信号を出力する手段であると共に、前記第１信号のレベルが変化したときに、出力する第２信号のレベルを変える手段である第２信号出力手段と、
前記第２信号出力手段から出力される第２信号のレベルが変化した後、所定時間の間だけ、前記第２信号出力手段に同じレベルの第２信号を出力させ続ける第２信号出力制御手段と、
前記第２信号出力手段が出力する前記第２信号にて指定されるタイミングで、データの取り込みを行うデータ取込手段
とを、備えることを特徴とする情報処理装置。
【請求項２】
前記第２制御信号出力制御手段の動作を停止させるための停止制御手段を、さらに、備える
ことを特徴とする請求項１記載の情報処理装置。
【請求項３】
前記第２制御信号出力制御手段が、前記所定時間を外部から設定可能な手段である
ことを特徴とする請求項１又は請求項２に記載の情報処理装置。
【請求項４】
データの取り込みタイミングを指示するための第１信号を含む信号群にてデータが供給される情報処理装置であって、
前記第１信号の入力を受けて第２信号を出力する手段であると共に、第１信号が、或るレベルに変化した後、所定時間経過後にも同じレベルであった場合に限り、出力する第２信号のレベルを変える手段である第２信号出力手段と、
前記第２信号出力手段が出力する前記第２信号にて指定されるタイミングで、データの取り込みを行うデータ取込手段
とを、備えることを特徴とする情報処理装置。
【請求項５】
第１信号の入力を受けて第２信号を出力するノイズ除去回路であって、
前記第２信号を出力する手段であると共に、前記第１信号のレベルが変化したときに、出力する第２信号のレベルを変える手段である第２信号出力手段と、
前記第２信号出力手段から出力される第２信号のレベルが変化した後、所定時間の間だけ、前記第２信号出力手段に同じレベルの第２信号を出力させ続ける第２信号出力制御手段
とを、備えることを特徴とするノイズ除去回路。
【請求項６】
第１信号の入力を受けて第２信号を出力するノイズ除去回路であって、
前記第２信号を出力する手段であると共に、前記第１信号が、或るレベルに変化した後、所定時間経過後にも同じレベルであった場合に限り、出力する第２信号のレベルを変える手段である第２信号出力手段
を、備えることを特徴とするノイズ除去回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データの取り込みタイミングを指示するための信号を含む信号群にてデータが供給される情報処理装置と、そのような情報処理装置に利用可能なノイズ除去回路とに、関する。
【０００２】
【従来の技術】
周知のように、コンピュータとプリンタ等との間のインタフェースとして、一般にパラレルインタフェースと呼ばれているインタフェースが、存在している。
【０００３】
このパラレルインタフェースは、図１０に示したように、ＰＣ（パーソナルコンピュータ）からプリンタへ（ＰＣ→ＰＲＴ）、Ｄａｔａ信号と、Ｄａｔａ信号の取り込みタイミングを指示するための信号であるＳｔｒｏｂｅ信号（ストローブ信号）とが供給され、プリンタからＰＣへ（ＰＲＴ→ＰＣ）、Ｄａｔａ信号の取り込み準備ができているか否かを示すＢｕｓｙ信号と、Ｄａｔａ信号の取り込みが完了したことを示すＡｃｋ信号とが供給されるインタフェースとなっている。なお、Ｓｔｒｏｂｅ信号、Ａｃｋ信号は、図から明らかなように、一般に、−Ｓｔｒｏｂｅ、−Ａｃｋ、／Ｓｔｒｏｂｅ、／Ａｃｋ、ｎＳｔｒｏｂｅ、ｎＡｃｋ等と表記される負論理の信号なのであるが、本明細書では、負論理の信号名として、”−”等を付けていないものを用いることにする。
【０００４】
そして、プリンタ内に設けられているパラレルインタフェース用の回路は、図１１に示してあるように、Ｓｔｒｏｂｅ信号を、高周波成分を除去するための回路（抵抗及びコンデンサ）とシュミットトリガ回路とからなる波形整形回路により整形した信号であるｓｔｒｂｘ信号が立ち下がったときに、Ｄａｔａ信号の取り込みを行う回路となっている。
【０００５】
【発明が解決しようとする課題】
プリンタのインタフェース回路（波形整形回路）は、推奨するケーブルを用いてＰＣと接続すれば、プリンタが正常に機能するように構成されている。ただし、推奨するケーブルとは異なるケーブルでプリンタをＰＣと接続した場合等には、図１２に示したように、波形整形回路が出力するｓｔｒｂｘ信号が、ノイズが乗っているものとなり、その結果として、本来、１個のデータが取り込まれるべきときに、複数（図では、３個）のデータが取り込まれてしまうこと（プリンタが正常に動作しなくなること）があった。
【０００６】
そこで、本発明の課題は、データの取り込みタイミングを指示するための信号を含む信号群にてデータが供給されるタイプの、よりノイズに強い情報処理装置と、そのような情報処理装置を実現することが出来るノイズ除去回路とを、提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の態様の情報処理装置は、データの取り込みタイミングを指示するための第１信号を含む信号群にてデータが供給されるインタフェースが用いられた装置であって、第１信号の入力を受けて第２信号を出力する手段であると共に、第１信号のレベルが変化したときに、出力する第２信号のレベルを変える手段である第２信号出力手段と、第２信号出力手段から出力される第２信号のレベルを変化した後、所定時間の間だけ、第２信号出力手段に同じレベルの第２信号を出力させ続ける第２信号出力制御手段と、第２信号出力手段が出力する第２信号にて指定されるタイミングで、データの取り込みを行うデータ取込手段とを、備える。
【０００８】
すなわち、本発明の第１の態様の情報処理装置は、第１信号のレベルが変化した後、所定時間の間は、第１信号のレベル変化がデータの取り込み指示として取り扱われない構成を有する装置となっている。従って、この構成を採用しておけば、データの取り込みタイミングを指示するための信号を含む信号群にてデータが供給されるタイプの，よりノイズに強い情報処理装置を実現できることになる。
【０００９】
この第１の態様の情報処理装置を実現するに際しては、第２制御信号出力制御手段の動作を停止させるための停止制御手段を、付加しておくことができる。また、第２制御信号出力制御手段として、所定時間を外部から設定可能な手段を採用しておくことも出来る。
【００１０】
そして、本発明の第２の態様の情報処理装置は、データの取り込みタイミングを指示するための第１信号を含む信号群にてデータが供給される装置であって、第１信号の入力を受けて第２信号を出力する手段であると共に、第１信号が、或るレベルに変化した後、所定時間経過後にも同じレベルであった場合に限り、出力する第２信号のレベルを変える手段である第２信号出力手段と、第２信号出力手段が出力する第２信号にて指定されるタイミングで、データの取り込みを行うデータ取込手段とを、備える。
【００１１】
すなわち、本発明の第２の態様の情報処理装置は、第１信号のレベルが変化した後、所定時間後にも第１信号のレベルが変化後のレベルとなっていた場合に限り、第２信号のレベルが変化する装置であって、第２信号のレベルに基づきデータの取り込みタイミングが把握される装置となっている。従って、この情報処理装置は、第１信号のレベルが短時間だけ変化した場合には、データの取り込みが行われない装置、換言すれば、データの取り込みタイミングを指示するための信号を含む信号群にてデータが供給されるタイプの，よりノイズに強い情報処理装置、として機能することになる。
【００１２】
そして、本発明のノイズ除去回路は、第１信号の入力を受けて第２信号を出力する回路であって、第２信号を出力する手段であると共に、第１信号のレベルが変化したときに、出力する第２信号のレベルを変える手段である第２信号出力手段と、第２信号出力手段から出力される第２信号のレベルが変化した後、所定時間の間だけ、第２信号出力手段に同じレベルの第２信号を出力させ続ける第２信号出力制御手段とを、備える。
【００１３】
従って、このノイズ除去回路を用いれば、本発明の第１の態様の情報処理装置（請求項１記載の情報処理装置）を実現できることになる。
【００１４】
また、本発明の他の態様のノイズ除去回路は、第１信号の入力を受けて第２信号を出力するノイズ除去回路であって、第２信号を出力する手段であると共に、第１信号が、或るレベルに変化した後、所定時間経過後にも同じレベルであった場合に限り、出力する第２信号のレベルを変える手段である第２信号出力手段を、備える。
【００１５】
従って、このノイズ除去回路を用いれば、本発明の第２の態様の情報処理装置（請求項４記載の情報処理装置）を実現できることになる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
【００１７】
＜第１実施形態＞
図１に、第１実施形態に係る情報処理装置の構成を示す。この図１と図１１とを比較すれば明らかなように、本実施形態に係る情報処理装置は、既存のプリンタのインタフェース回路内の波形整形回路の後段に、第１実施形態に係るノイズ除去回路１０を挿入した装置となっている。
【００１８】
このノイズ除去回路１０は、波形整形回路から出力されるｓｔｒｂｘ信号に基づき、ｓｔｒｂｘ信号からノイズを除去した信号であるｓｔｒｂｘ＿ｎｎ信号を出力する回路である。
【００１９】
具体的には、図２に示したように、ノイズ除去回路１０は、ｓｔｒｂｘ＿ｎｎ生成回路１１とエッジ検出回路１２とｐｆ・ｎｆ生成回路１３と継続時間カウンタ１４とで構成されている。
【００２０】
この図に示してあるｏｎ／ｏｆｆ＿ｃｎｔｌ信号は、ノイズ除去回路１０を機能させないことがユーザによって指示された後には、制御部によってローレベルとされる制御信号（通常は、ハイレベルの制御信号）である。なお、この図への表記は省略してあるが、ノイズ除去回路１０は、各回路に、ｃｌｋ信号（クロック信号）、ノイズ除去回路１０を初期化するためのための信号であるｒｅｓｅｔｘ信号も入力される回路となっている。
【００２１】
ノイズ除去回路１０に含まれるｓｔｒｂｘ＿ｎｎ生成回路１１は、ｓｔｒｂｘ信号、ｐｆ信号及びｎｆ信号が入力され、ｓｔｒｂｘ＿ｎｎ信号を出力する組み合せ回路である。このｓｔｒｂｘ＿ｎｎ生成回路１１は、図３（Ａ）に示した構成の回路となっている。
【００２２】
そして、ｐｆ信号及びｎｆ信号は、同時にハイレベルを取ることがない信号（詳細は後述）となっている。すなわち、この図３（Ａ）に示した構成を有するｓｔｒｂｘ＿ｎｎ生成回路１１は、本ノイズ除去回路１０内において、図３（Ｂ）に示したように、ｐｆ信号がローレベル（“０”レベル）であり、かつ、ｎｆ信号がローレベルである状態では、入力されているｓｔｒｂｘ信号をそのままｓｔｒｂｘ＿ｎｎ信号として出力し、ｐｆ信号がローレベルであり、かつ、ｎｆ信号がハイレベル（“１”レベル）である状態では、常に（入力されているｓｔｒｂｘ信号のレベルによらず）、ハイレベルのｓｔｒｂｘ＿ｎｎ信号を出力し、ｐｆ信号がハイレベルであり、かつ、ｎｆ信号がローレベルである状態では、常に、ローレベルのｓｔｒｂｘ＿ｎｎ信号を出力する回路として機能する回路となっている。
【００２３】
エッジ検出回路１２は、図４に示した構成の回路である。すなわち、エッジ検出回路１２は、ｓｔｒｂｘ＿ｎｎ信号の立ち上がりエッジを検出した際に、ｓｔｂ＿ｆｅｄｇ信号を１クロック分ハイレベルとし、ｓｔｒｂｘ＿ｎｎ信号の立ち下がりエッジを検出した際に、ｓｔｂ＿ｒｅｄｇ信号を１クロック分ハイレベルとする回路となっている。
【００２４】
継続時間カウンタ１４は、図５に示したように、４ビットのカウンタ初期値を設定することができる回路である。なお、カウンタ初期値の設定は、ユーザの指示に基づき、制御部によって行われる。
【００２５】
そして、この継続時間カウンタ１４は、通常は、“０”レベルのｃｎｔｆｕｌ信号を出力する回路であると共に、ｐｆ信号或いはｎｆ信号のレベルがハイレベルとなったときに、クロック数（ｃｌｋ信号の立ち上がりエッジ数）のカウントを開始し、クロックｋ数のカウント結果がカウンタ初期値と一致したときに、ｃｎｔｆｕｌ信号を１クロック分ハイレベルとする回路となっている。
【００２６】
ｐｆ・ｎｆ生成回路１３は、図６（Ａ）に示した構成の回路である。すなわち、ｐｆ・ｎｆ生成回路１３は、図６（Ｂ）に模式的に示したように、ｉｄｌ状態、ｎｆ状態、ｐｆ状態のいずれかをとり、通常は、ｉｄｌ状態で動作する回路となっている。
【００２７】
そして、ｉｄｌ状態にあるｐｆ・ｎｆ生成回路１３は、ローレベルのｐｆ信号、及び、ローレベルのｎｆ信号を出力すると共に、ｓｔｂ＿ｆｅｄｇ信号或いはｓｔｂ＿ｒｅｄｇ信号がハイレベルとなるのを監視し、ｓｔｂ＿ｆｅｄｇ信号がハイレベルとなったことを検出した際には、ハイレベルのｐｆ信号を出力するｐｆ状態に移行する。一方、ｓｔｂ＿ｒｅｄｇ信号がハイレベルとなったことを検出した際、ｐｆ・ｎｆ生成回路１３は、ハイレベルのｎｆ信号を出力するｎｆ状態に移行する。
【００２８】
そして、ｐｆ状態にあるｐｆ・ｎｆ生成回路１３は、ローレベルのｎｆ信号、ハイレベルのｐｆ信号を出力しながら、ｃｎｔｆｕｌがハイレベルとなるのを待機し、ｃｎｔｆｕｌがハイレベルとなった際に、ｉｄｌ状態に移行する。また、ｎｆ状態にあるｐｆ・ｎｆ生成回路１３は、ハイレベルのｎｆ信号、ローレベルのｐｆ信号を出力しながら、ｃｎｔｆｕｌがハイレベルとなるのを待機し、ｃｎｔｆｕｌがハイレベルとなった際に、ｉｄｌ状態に移行する。
【００２９】
なお、図６の回路構成から明らかなように、ｐｆ・ｎｆ生成回路１３が上記のように動作するのは、ｏｎ／ｏｆｆ＿ｃｎｔｌ信号がハイレベルとなっているときであり、ｏｎ／ｏｆｆ＿ｃｎｔｌ信号がローレベルとなっているとき、ｐｆ・ｎｆ生成回路１３は、常に、ローレベルのｐｆ信号及びｎｆ信号を出力しつづける回路として機能する。
【００３０】
上記したｓｔｒｂｘ＿ｎｎ生成回路１１（図２，図３参照）には、このｐｆ・ｎｆ生成回路１３が出力するｐｆ信号、ｎｆ信号が入力されているので、ノイズ除去回路１０からは、図７に示したように、入力されたｓｔｒｂｘ信号が、立ち下がり時と立ち上がり時にノイズ成分を含むものであった場合も、ｓｔｒｂｘ信号から、それらのノイズ成分が除去した信号が、ｓｔｒｂｘ＿ｎｎ信号として出力されることになる。そして、その結果として、第１実施形態に係る情報処理装置（プリンタ）は、ＰＣ間の接続に用いられているケーブル等が最適なものでない場合等にも、正確に動作することになる。
【００３１】
なお、ｏｎ／ｏｆｆ＿ｃｎｔｌ信号がローレベルとなっている場合、ｓｔｒｂｘ＿ｎｎ生成回路１１に、ローレベルのｐｆ信号及びｎｆ信号が入力されることになる。従って、この場合、ノイズ除去回路１０は、入力されているｓｔｒｂｘ信号をそのままｓｔｒｂｘ＿ｎｎ信号として出力する回路として動作することになる。
【００３２】
＜第２実施形態＞
本発明の第２実施形態に係る情報処理装置は、第１実施形態に係る情報処理装置のノイズ除去回路１０の代わりに、図８に示した構成を有する，本発明の第２実施形態に係るノイズ除去回路２０を搭載した装置である。このため、以下では、第２実施形態に係る情報処理装置の全体構成の説明は省略し、第２実施形態に係るノイズ除去回路２０の構成及び動作を、第１実施形態に係るノイズ除去回路１０と異なっている部分を中心に、説明することにする。
【００３３】
図８に示したように、第２実施形態に係るノイズ除去回路２０は、エッジ検出回路２１とｓｔｒｂｘ＿ｎｎ生成回路２２と継続時間カウンタ２３とで、構成されている。
【００３４】
エッジ検出回路２１は、エッジ検出回路１２と同じ回路である。ただし、エッジ検出回路１２は、ｓｔｒｂｘ＿ｎｎ信号が入力される回路であったが、エッジ検出回路２１は、ｓｔｒｂｘ信号が入力される回路となっている。
【００３５】
継続時間カウンタ２３は、継続時間カウンタ１４と基本的には同じ機能の回路である。ただし、この継続時間カウンタ２３は、ｐｆ信号或いはｎｆ信号のレベルがハイレベルとなったときではなく、ｓｔｒｂｘ＿ｎｎ生成回路２２が出力するｃｎｔ＿ｓｔ信号がハイレベルとなったときに動作（クロック数のカウント）を開始する回路となっている。
【００３６】
そして、ｓｔｒｂｘ＿ｎｎ生成回路２２は、図９に示したように動作する回路となっている。なお、以下で説明する動作は、ｏｎ／ｏｆｆ＿ｃｎｔｌ信号がハイレベルとなっている状態におけるｓｔｒｂｘ＿ｎｎ生成回路２２の動作であり、ｏｎ／ｏｆｆ＿ｃｎｔｌ信号がローレベルとなっている場合におけるｓｔｒｂｘ＿ｎｎ生成回路２２の動作は、入力されているｓｔｒｂｘ信号をそのままｓｔｒｂｘ＿ｎｎ信号として出力するといったものである。
【００３７】
すなわち、ｓｔｒｂｘ＿ｎｎ生成回路２２は、ｉｄｌ状態、ｆｍａｓｋ状態、ａｃｔｉｖｅ状態、ｒｍａｓｋ状態のいずれかをとり、通常は、ｉｄｌ状態で動作している回路であって、ｉｄｌ状態にあるときには、ハイレベルのｓｔｒｂｘ＿ｎｎ信号を出力すると共に、ｓｔｂ＿ｆｅｄｇ信号がハイレベルとなるのを監視する回路となっている。
【００３８】
ｉｄｌ状態で動作しているｓｔｒｂｘ＿ｎｎ生成回路２２は、ｓｔｂ＿ｆｅｄｇ信号がハイレベルとなったことを検出した際には、ｃｎｔ＿ｓｔ信号を１クロック分ハイレベルにして、ｆｍａｓｋ状態に移行する。ｆｍａｓｋ状態で動作しているｓｔｒｂｘ＿ｎｎ生成回路２２は、ローレベルのｓｔｒｂｘ＿ｎｎ信号を出力しながら、ｃｎｔｆｕｌがハイレベルとなるのを待機し、ｃｎｔｆｕｌがハイレベルとなった際には、ｓｔｒｂｘ信号のレベルがハイレベルであるかローレベルであるかを判断する。そして、ｓｔｒｂｘ信号のレベルがハイレベルであった場合、ｓｔｒｂｘ＿ｎｎ生成回路２２は、ｉｄｌ状態に戻る。一方、ｓｔｒｂｘ信号のレベルがローレベルであった場合、ｓｔｒｂｘ＿ｎｎ生成回路２２は、ローレベルのｓｔｒｂｘ＿ｎｎ信号を出力するａｃｔｉｖｅ状態に移行する。
【００３９】
ａｃｔｉｖｅ状態で動作しているｓｔｒｂｘ＿ｎｎ生成回路２２は、ｓｔｂ＿ｒｅｄｇ信号がハイレベルとなるのを監視し、ｓｔｂ＿ｒｅｄｇ信号がハイレベルとなったときには、ｃｎｔ＿ｓｔ信号を１クロック分ハイレベルにした後、ハイレベルのｓｔｒｂｘ＿ｎｎ信号を出力するｒｍａｓｋ状態に移行する。そして、ｓｔｒｂｘ＿ｎｎ生成回路２２は、ｃｎｔｆｕｌがハイレベルとなったときに、ｒｍａｓｋ状態での動作を終了して、ｉｄｌ状態での動作を開始する。
【００４０】
すなわち、このノイズ除去回路１０は、ｓｔｒｂｘ信号が立ち下がっただけでは、ｓｔｒｂｘ＿ｎｎ信号をローレベルとせず、ｓｔｒｂｘ信号が立ち下がった後、所定時間（継続時間カウンタ２３に設定されているカウンタ初期値にて規定される時間）経過後にもｓｔｒｂｘ信号がローレベルであった場合に限り、ｓｔｒｂｘ＿ｎｎ信号をローレベルとする回路となっている。
【００４１】
従って、このノイズ除去回路２０を用いても、立ち下がり時と立ち上がり時にノイズ成分が含まれているようなｓｔｒｂｘ信号から、それらのノイズ成分を含まないｓｔｒｂｘ＿ｎｎ信号を生成できることになり、その結果として、第２実施形態に係る情報処理装置は、ＰＣとの間の接続に用いられているケーブル等が最適なものでない場合等にも、正確に動作することになる。ただし、このノイズ除去回路２０を用いた場合、ｓｔｂｘ信号の立ち下がりタイミングとｓｔｂｘ＿ｎｎ信号の立ち下がりタイミングのずれが、ノイズ除去回路１０のそれよりも大きいので、ｓｔｂｘ信号の立ち下がりタイミングとｓｔｂｘ＿ｎｎ信号の立ち下がりタイミングのずれ量が問題となるようなシステムでは、両信号間の立ち下がりタイミングのずれ量がより少ない第１実施形態に係るノイズ除去回路１０を用いておいた方が良い。
【００４２】
＜変形形態＞
各実施形態の情報処理装置、ノイズ除去回路１０／２０は、各種の変形を行うことが出来る。例えば、ｏｎ／ｏｆｆ＿ｃｎｔｌ信号が入力されるように（機能のオン・オフが行えるように）ノイズ除去回路１０／２０が構成されているのは、接続されるＰＣによっては、ｓｔｂｘ信号の立ち下がりタイミングとｓｔｂｘ＿ｎｎ信号の立ち下がりタイミングがわずかにずれても動かなくなる場合があるからである。しかしながらそのような場合は滅多にないので、常にオンとなるように（オフとすることができないように）、ノイズ除去回路１０／２０を構成しておいても良い。また、各実施形態の情報処理装置は、いわゆるプリンタであったが、上記した技術に基づき、プリンタ以外の情報処理装置を実現しても良い。
【００４３】
【発明の効果】
本発明によれば、データの取り込みタイミングを指示するための信号を含む信号群にてデータが供給されるタイプの，よりノイズに強い情報処理装置と、そのような情報処理装置を実現することが出来るノイズ除去回路とを、実現できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る情報処理装置の構成図である。
【図２】本発明の第１実施形態に係るノイズ除去回路の構成図である。
【図３】第１実施形態に係るノイズ除去回路に含まれるｓｔｒｂｘ＿ｎｎ生成回路の構成、動作の説明図である。
【図４】第１実施形態に係るノイズ除去回路に含まれるエッジ検出回路の回路図である。
【図５】第１実施形態に係るノイズ除去回路に含まれる継続時間カウンタの回路図である。
【図６】第１実施形態に係るノイズ除去回路に含まれるｐｆ・ｎｆ生成回路の構成、動作の説明図である。
【図７】第１実施形態に係るノイズ除去回路の動作を説明するためのタイミングチャートである。
【図８】本発明の第２実施形態に係るノイズ除去回路の構成図である。
【図９】第２実施形態に係るノイズ除去回路の動作を説明するための状態遷移図である。
【図１０】パラレルインタフェースの説明図である。
【図１１】パラレルインタフェース用のインタフェース回路の説明図である。
【図１２】パラレルインタフェースを用いた場合に生ずる問題を説明するための図である。
【符号の説明】
１０、２０　ノイズ除去回路
１１、２２　ｓｔｒｂｘ＿ｎｎ生成回路
１２、２１　エッジ検出回路
１３　ｐｆ・ｎｆ生成回路
１４、２３　継続時間カウンタ
【図１】
2004086732.tif 000003
【図２】
2004086732.tif 000004
【図３】
2004086732.tif 000005
【図４】
2004086732.tif 000006
【図５】
2004086732.tif 000007
【図６】
2004086732.tif 000008
【図７】
2004086732.tif 000009
【図８】
2004086732.tif 000010
【図９】
2004086732.tif 000011
【図１０】
2004086732.tif 000012
【図１１】
2004086732.tif 000013
【図１２】
2004086732.tif 000014