(57)【要約】【課題】　無線通信システムにおいて、情報を符号化するために拡張コードセットを用いるディジタル変調システムを提供する。【解決手段】　Ｎ長コードに対してＭコード（Ｍ＞Ｎ）の大きなコードセットを用いるディジタル変調（復調）システムに関し、これはコーディングゲインを維持しているにもかかわらずデータレートを増加させることができる。コードセットサイズを拡張することにより、本システムはそのデータレートを増加させる。変調器１６コードを用いて伝送されるコードの符号を変化させる能力によってＩおよびＱ両方で５のデータビットをエンコードすることができ、全部で１０のデータビットをコードシンボルあたりエンコードすることができる。【選択図】　図１
2004015828.tif 000002
【特許請求の範囲】
【請求項１】
　無線通信周波数チャネルを介して情報ビットを変調する方法において、
　多数の情報ビットをグループ化するステップと、
　該グループ化することに基づいて、Ｍコードを含むコードセットからＮチップを有するコードを選択するステップと
　選択したコードに従って、少なくとも１つのキャリア信号の位相を変調するステップとを含み、
　Ｍ＞Ｎであり、前記コードセットはマルチパス環境に適切な自己相関サイドローブを提供する相補的コードから派生されていることを特徴とする方法。
【請求項２】
　請求項１の方法において、相補的コードはシーケンスＡＢＡＢ'によって定義されており、Ａは要素からなるシーケンスであり、Ｂは要素からなるシーケンスであり、Ｂ'はシーケンスＢのすべての要素を反転させることによって派生されることを特徴とする方法。
【請求項３】
　請求項２の方法において、Ａは｛１１｝であり、Ｂは｛１０｝であり、従って、シーケンスＡＢＡＢ'は｛１１１０１１０１｝であることを特徴とする方法。
【請求項４】
　請求項１の方法において、相補的コードは２Ｘのチップの長さを持っており、Ｘは正の整数であることを特徴とする方法。
【請求項５】
　請求項１の方法において、相補的コードは該相補的コードのシフトに対して、該相補的コードの自動相関が、ゼロシフトのメインピークを除き、合計してゼロになるという特性によって特徴付けられることを特徴とする方法。
【請求項６】
　請求項１の方法において、相補的コードはＮチップコードの長さの半分以下である、コードセットの自動相関サイドローブを規定していることを特徴とすることを特徴とする方法。
【請求項７】
　請求項１の方法において、少なくとも１つのキャリア信号上の少なくとも１つの追加情報を変調するために、位相シフトを付与するステップをさらに含むことを特徴とする方法。
【請求項８】
　請求項７の方法において、情報ビットの数は６個であり、追加の情報ビットの数は２個であることを特徴とする方法。
【請求項９】
　請求項１の方法において、前記少なくとも１つのキャリア信号の位相は、選択したコードに従ってＱＰＳＫ変調されることを特徴とする方法。
【請求項１０】
　請求項１の方法において、
　グループ化するステップの前に、情報ビットをスクランブルすることをさらに含むことを特徴とする方法。
【請求項１１】
　請求項１の方法において、前記少なくとも１つのキャリア信号の位相を変調することは、該少なくとも１つのキャリア信号を同相及び直交相変調することを含むことを特徴とする方法。
【請求項１２】
　データビットを変調するデジタル変調システムにおいて、
　データビットをグループ化する直列／並列変換器と、
　データビットのグループ化に応答して、Ｎチップを有するコードを選択する変調器とからなり、コードはＭコードを含むコードセットのメンバーであり、Ｍ＞Ｎであり、前記コードセットはマルチパス環境に適切な自己相関サイドローブを提供する相補的コードから派生されることを特徴とするデジタル変調システム。
【請求項１３】
　請求項１２のデジタル変調システムにおいて、相補的コードはシーケンスＡＢＡＢ'によって定義されており、Ａは要素からなるシーケンスであり、Ｂは要素からなるシーケンスであり、Ｂ'はシーケンスＢのすべての要素を反転させることによって派生されることを特徴とするデジタル復調システム。
【請求項１４】
　請求項１３のデジタル変調システムにおいて、Ａは｛１１｝であり、Ｂは｛１０｝であり、従って、シーケンスＡＢＡＢ'は｛１１１０１１０１｝であることを特徴とするデジタル変調システム。
【請求項１５】
　請求項１２のデジタル変調システムにおいて、相補的コードはＮチップコードの長さの半分以下である、コードセットの自動相関サイドローブを規定していることを特徴とするデジタル変調システム。
【請求項１６】
　請求項１２のデジタル変調システムにおいて、相補的コードは該相補的コードのシフトに対して、該相補的コードの自動相関が、ゼロシフトのメインピークを除き、合計してゼロになるという特性によって特徴付けられることを特徴とするデジタル変調システム。
【請求項１７】
　請求項１２のデジタル変調システムにおいて、選択したコードに従って、キャリア信号を変調するミキサをさらに含むデジタル変調システム。
【請求項１８】
　請求項１７のデジタル変調システムにおいて、ミキサは選択したコードに従って、少なくとも１つのキャリア信号の位相を変調することを特徴とするデジタル変調システム。
【請求項１９】
　請求項１８のデジタル変調システムにおいて、少なくとも１つのキャリア信号の位相は選択したコードに従って、ＱＰＳＫ変調されることを特徴とするデジタル変調システム。
【請求項２０】
請求項１２のデジタル変調システムにおいて、データビットのグループをスクランブルするスクランブラ−をさらに含むことを特徴とするデジタル変調システム。
【請求項２１】
　無線通信チャネルを介して情報ビットを搬送する受信信号を復調するデジタル復調器において、
　Ｍコードを含むコードセットに対して受信信号を相関付ける相関器ブロックと、
　該受信信号とコードセットとの相関に基づいて、情報ビットを復調する符号検索ブロックとを含み、
　各コードはＮチップを有し、Ｍ＞Ｎであり、前記コードセットはマルチパス環境に適切な自己相関サイドローブを提供する相補的コードから派生されていることを特徴とするデジタル復調器。
【請求項２２】
　請求項２１のデジタル復調システムにおいて、相補的コードはＮチップコードの長さの半分以下である、コードセットの自動相関サイドローブを規定していることを特徴とするデジタル復調システム。
【請求項２３】
　請求項２１のデジタル復調システムにおいて、相補的コードは、該相補的コードのシフトに対して、該相補的コードの自動相関が、ゼロシフトのメインピークを除き、合計してゼロになるという特性によって特徴付けられることを特徴とするデジタル復調システム。
【請求項２４】
　請求項２１のデジタル復調システムにおいて、最も高い相関の大きさを生成するコードセット内のコードの位相を検出しかつ検出した位相に基づいて、コードごとに余分の２ビットをデコードする位相検出器をさらに含むことを特徴とするデジタル復調システム。
【請求項２５】
　請求項２１のデジタル復調システムにおいて、相補的コードはシーケンスＡＢＡＢ'によって定義されており、Ａは要素からなるシーケンスであり、Ｂは要素からなるシーケンスであり、Ｂ'はシーケンスＢのすべての要素を反転させることによって派生されることを特徴とするデジタル復調システム。
【請求項２６】
　請求項２５のデジタル復調システムにおいて、Ａは｛１１｝であり、Ｂは｛１０｝であり、従って、シーケンスＡＢＡＢ'は｛１１１０１１０１｝であることを特徴とするデジタル復調システム。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、無線通信システムに関し、特に、情報を符号化するために拡張コードセットを用いるディジタル変調システムに関する。
【背景技術】
【０００２】
　無線通信チャネルはまれにしか純粋な一直線モデルとしてモデリングされない。従って、送信局と受信局の間や周辺に位置する多くの物体の間の信号の散乱や反射の結果として生ずる多くの別々のパスが考えられる。信号の散乱や反射は送信信号の多くの異なる複製（マルチパス信号）を作ってしまい、これらは受信局にて多量の遅延、位相シフト、減衰と共に到来する。結果として、受信信号はそれぞれが別々のパスを通る多くの信号の和により構成する。これらのパス長は等しくないので、無線リンク上を搬送される情報は送信局と受信局の間を飛ばされる際に拡散した遅延の影響を受けてしまう。送信信号の最も速く受信した複製と特定のレベルよりも信号強度が強い最後に到来した複製との間の時間分散の量は、遅延拡散と呼ばれる。遅延拡散は、符号間干渉（ＩＳＩ：intersymbol interference）を発生させる。遅延拡散に加えて、このマルチパス環境は受信アンテナにてマルチパス信号が建設的に及び破壊的に加えられる際に受信信号強度において厳しいローカル変移を発生させる。マルチパス成分は、ほぼ同じ遅延で受信器にて到来するマルチパス信号の結合である。マルチパス成分の振幅におけるこれらの変異は一般に、レイリーフェージング（Rayleigh fading）と呼ばれ、大量の情報ブロックを損失してしまうことがあり得る。
【０００３】
　ディジタル変調技術は、ノイズ耐性や堅牢さを与えることにより無線通信リンクを改善するのに用いることができる。特定のシステムにおいて、無線通信リンク上を送信されるデータは、符号のタイムシーケンスとして表現あるいはエンコードすることができ、ここで、各符号は、Ｍの有限状態を有し、各符号はｎビットの情報を表す。ディジタル変調には、変調器に供給される情報データビットに基づいてＭの有限コード符号から特定のコード符号を選ぶことを伴う。Ｍ値キーイング方式において、ｌｏｇ2Ｍビットの情報は、少なくともＭチップの長さのＭの異なるコードないしコード符号により表現あるいは符号化することができる。これらコードは、送信コードのいくつかの遅延レプリカとして送受信され、受信器は既知のコードで受信コードの遅延したバージョンを相関する。
【０００４】
　自己相関サイドローブは、既知のコードおよび受信コードの時間シフトしたレプリカの間の相関値を示す。例えば、コード（1 1 1 -1）では、ゼロシフトの自己相関は、
　　　コード 1 1 1 -1
　　　シフトしたコード 1 1 1 -1
　　　乗算 1 1 1 1
　　相関＝乗算値の和＝４
である。１チップのシフトでは、自己相関は、
　　　コード 1 1 1 -1
　　　シフトしたコード 　 1 1 1 -1
　　　乗算 　1 1 -1
　　相関＝乗算値の和＝１
である。２チップのシフトでは、自己相関は、
　　　コード 1 1 1 -1
　　　シフトしたコード 　 1 1 1 -1
　　　乗算 　 1 -1
　　相関＝乗算値の和＝０
である。３チップのシフトでは、自己相関は、
　　　コード 1 1 1 -1
　　　シフトしたコード 　 1 1 1 -1
　　　乗算 　 -1
　　相関＝乗算値の和＝−１
である。シフトが大きければ自己相関値は０となり、この例における最大自己相関サイドローブは１の値ないし大きさを有する。この例では、０の代わりに受信器において−１を用いた。自己相関サイドローブはマルチパスパフォーマンスの指標を与える。もし自己相関サイドローブが大きければ、いくつかのマルチパス成分はお互い激しく干渉する。クロス相関は、コードが異なるコードで相関していることを言う。従って、コードの間のクロス相関が高ければ、異なるコードはお互い干渉する。
【０００５】
　Ｍ値直交キーイングは、お互い干渉しない直交コードを用いてデータを符号化することによりコードの間によりクロス相関を与えるディジタル変調の形態である。図１は、Ｍ値直交キーイングシステム１０のブロック図を示す。入力データはスクランブラー１２によりスクランブルされている。このスクランブルは現在のＩＥＥＥ　８０２．１１標準に従っている。データは次にシリアル／パラレル変換器１４に供給され、このシリアル／パラレル変換器１４はシリアルデータを８のパラレルビットに変換しデータシンボルを形成する。変調器１６はこの３つのパラレルピットを受信し、ルックアップテーブルから長さ８のチップのコードを作り、第２変調器は３つのパラレルビットを受信し、ルックアップテーブルから長さ８の第２コードを作る。チップは実際はコードビットであるがデータビットと区別するためにチップと呼ばれる。この例において、パラレルビットのうちの１つはＸＯＲゲート２０に供給され、このＸＯＲゲート２０はもしビットが１の値であればコードを逆転する。同様に、最後に残るビットはＸＯＲゲート２２に供給され、このＸＯＲゲート２２はもしビットの値が１であれば第２変調器からのコードを逆転する。この例において、ＸＯＲゲート２０の出力ＩOUTは信号回路２１に供給され、すべての０を−１に伝送のために変換される。信号回路２１は、ＩOUTをミキサー２４により周波数ωで搬送波を変調するのに用いる前にＩOUTを操作、変換および／または処理することができる。ＸＯＲゲート２２からの出力ＱOUTは、信号回路２３に供給され、すべての０を伝送のため−１へと変換する。信号回路２３は、ＱOUTを２６により９０゜シフト搬送波を変調するのに用いる前にＱOUTを操作、変換および／または処理することができる。この特定の実施例において、変調器１６は、出力信号の同相（Ｉ）成分に対応し、第２変調器は、出力信号の直交（Ｑ）成分に対応する。
【０００６】
　このシステムでは、スクランブラー１２、シリアル／パラレル変換器１４は８値直交キーイングないし符号化を行っている。なぜなら、それぞれは３ビットの情報を受信し、８の直交コードから１つを選ぶからである。ＩおよびＱ成分がお互い異なる極性なので、全体で２５６のコード組合せが可能性があり、全体で８ビットが１つの直交コードに符号化することができる。この８値直交キーイングシステムにおけるコードセットは、長さ８チップの８のＷａｌｓｈコードに基づいている。Ｍ値直交キーイング（ＭＯＫ）システムにて８チップＷａｌｓｈコードを用いることは、８チップＷａｌｓｈコードが直交（ゼロクロス相関を示すことを意味する）でありお互い区別しやすいので有利である。「しかし、８チップＷａｌｓｈコードを図１のシステムに用いると符号化ゲインを１０より下に減らしてしまい、一方米国連邦通信委員会（ＦＣＣ）は、２．４ＧＨｚの工業、化学、医学用（ＩＳＭ）バンドで動作する伝送システムに対して１０以上の処理ゲインを要求している。」処理ゲインは単に、コードシンボルあたりのチップの数で測定される。ＭＯＫシステムが１０以上の処理ゲインを達成するには、コード長は少なくとも１０チップ以上でなければならない。しかしもしＭＯＫシステムが１０チップ以上のコード長のために設計されていれば、データレートは１０Ｍｂｐｓより下に落ちてしまう。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
　「Ｍ値キーイング方式」の他の例として、Ｂａｒｋｅｒコードを用いてデータビットを符号化するものがある（１および２Ｍビット／ｓのＩＥＥＥ ８０２．１１標準に対して用るものなど）。その動作は、長さ８コードの上述のＭＯＫシステムと類似しているが、非直交Ｂａｒｋｅｒシーケンスのコード長は１１である。同相および直交成分の長さ１１チップの８のタイムシフトしたＢａｒｋｅｒコードから１つを選び、極性を変えることにより、シンボルあたり全体で８ビットを符号化することができる。しかし、１つのシンボルは８でなく１１のチップからなるようになったので、同じチップレートでは有効データレートはファクター８／１１の分低くなっている。これは、１０チップ以上のコード長さでは、長さ８コードの場合と同様に１０Ｍｂｐｓ以上のデータレートを達成することができないことを意味している。本発明は、情報を符号化するために拡張コードセットを用いるディジタル変調システムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
　本発明は、Ｎ長コードに対してＭコード（Ｍ＞Ｎ）の大きなコードセットを用いるディジタル変調（復調）システムに関し、これはコーディングゲインを維持しているにもかかわらずデータレートを増加させることができる。例えば、このシステムは、コードセットにおいて１１チップ長をそれぞれ有する変調器１６の異なるコードを用いるが、従来のＭ値キーイングシステムは１１チップコードまたは８チップコードに対してコードセットサイズが８であるものを用いる。コードセットサイズを拡張することにより、本システムはそのデータレートを増加させる。変調器１６コードを用いて伝送されるコードの符号（sign）を変化させる能力によってＩおよびＱ両方で５のデータビットをエンコードすることができ、全部で１０のデータビットをコードシンボルあたりエンコードすることができる。この態様において、コードシンボルはＩ変調ブランチ上に１１のチップコードおよびＱ変調ブランチ上に１１のチップコードを有する。従って、１１チップコードおよび１１ＭＨｚのチップレートを用いて、本システムは１０Ｍｂｐｓのデータレートを提供する。これに対し従来のＭ値キーイングシステムは同じコード長さおよびチップレートを用いて８Ｍｂｐｓしか達成することができない。
【０００９】
　コード長さを拡張することにより処理ゲインを増加させることができる。拡張コードセットは直交ではなく、非ゼロクロス相関値がコードセットの異なるコードの間で発生する。しかし、結果として発生するノイズおよびマルチパスパフォーマンス劣化は、小さいクロス相関値（直交に近い）をコードセットとして選ぶことにより小さく維持することができる。クロス相関値と自己相関サイドローブの両方の大きさはコード長さの半分より下であることが好ましい。いくつかの実施例では、直交コードに関連する自己相関サイドローブを減らすように変更された直交コードからコードセットを得る。別の実施例において、低い自己相関サイドローブを与え、コードの間のクロス相関値を減らすように変換された相補的コードを用いてコードセットが得られる。
【発明を実施するための最良の形態】
【００１０】
　無線通信システムに対し許容できる自己相関サイドローブおよびクロス相関値を与えるにも関わらず高いデータレートを達成することができるディジタル変調（復調）システムの実施例を以下に示す。図２は、本発明の原理に従うディジタル変調器２８を示す。データビットがデータシンボルを形成すると、変調器２８は長さＮのＭのコードのうちの１つを選ぶ（Ｍは、従来のＭ値キーイングシステムと比べると長さＮの拡張したコードの数を表す）。従来のＭ値キーイングシステムにおいて、可能性のあるコードの数Ｍはチップにおけるコード長さＮよりも大きくない。本発明において、コードの数Ｍはコード長さＮよりも常に大きい。いくつかの実施例においては、コードセットは、直交コードに関連する自己相関サイドローブを減らすように変更された直交コードから、および／または低い自己相関サイドローブを与え、コードセットのクロス相関特性を減らすように変更された相補的コードを用いて得ることができる。
【００１１】
　第１表において拡張コードセットを示した。これは相補的Ｂａｒｋｅｒコードを用いて得た。相補的Ｂａｒｋｅｒコードは、文献、Robert L.Frank,"Polyphase Complementary Codes" IEEE Transactions On Information Theory,Vol.IT-26,No.6,Nov. 1980,pp.641-647. に説明されている。この特定の形態において、第１表のコードセットは循環的にシフトしている２のコードに基づいている。例えば、{ 1 1 1 0 }のような長さ４のコードは３つの他のコードを得るようにコードを循環させることにより循環的にシフトすることができる。もしコードを１つ分の位置だけ右にシフトしたならば、コード｛ 0 1 1 1 ｝が作られる。２つのシフトの場合は｛ 1 0 1 1 ｝、３つのシフトの場合は｛ 1 1 0 1 ｝である。この特定の形態において、２つのコードは８チップに渡って循環的にシフトし、全体で変調器１６の異なるコードを得る。２つのコードのうちの１つは現在の２Ｍｂｐｓ ＩＥＥＥ ８０２．１１標準で実際に用いられている長さ１１のＢａｒｋｅｒシーケンス｛ 1-1 1 1-1 1 1 1-1-1-1 ｝である。別のコード｛ 1-1-1 1 1 1 1 1 1-1 1 ｝は、Ｂａｒｋｅｒコードセットで低いクロス相関を与え、低い自己相関を与えるコードである。第１表におけるコードセットの最大自己相関値は２であり、最大クロス相関の大きさは５である。
第１表：循環シフトしたコードに基づくコードセット
　　　　　1 -1 1 1 -1 1 1 1 -1 -1 -1
　　　　 -1 1 -1 1 1 -1 1 1 1 -1 -1
　　　 -1 -1 1 -1 1 1 -1 1 1 1 -1
　　　　 -1 -1 -1 1 -1 1 1 -1 1 1 1
　　　　　1 -1 -1 -1 1 -1 1 1 -1 1 1
　　　　　1 1 -1 -1 -1 1 -1 1 1 -1 1
　　　　　1 1 1 -1 -1 -1 1 -1 1 1 -1
　　　　 -1 1 1 1 -1 -1 -1 1 -1 1 1
　　　　　1 -1 -1 1 1 1 1 1 1 -1 1
　　　　　1 1 -1 -1 1 1 1 1 1 1 -1
　　　　 -1 1 1 -1 -1 1 1 1 1 1 1
　　　　　1 -1 1 1 -1 -1 1 1 1 1 1
　　　　　1 1 -1 1 1 -1 -1 1 1 1 1
　　　　　1 1 1 -1 1 1 -1 -1 1 1 1
　　　　　1 1 1 1 -1 1 1 -1 -1 1 1
　　　　　1 1 1 1 1 -1 1 1 -1 -1 1
【００１２】
　変更直交Ｗａｌｓｈコードを用いて第２表、第３表のコードセットを得る。例えば、第２表のコードセットにおいて、最初の８のコードは長さ８のＷａｌｓｈコードであり、これは３個の１で拡張して長さ１１となっている。また、第４、第７、第１０チップを逆転してある。第２グループの８のコードは、３個の１で拡張したＷａｌｓｈコードセットであり、ここでは第４、第６、第１１のチップを逆転している。
第２表：変更Ｗａｌｓｈコードに基づくコードセット
　　　　　1 1 1 -1 1 1 -1 1 1 -1 1
　　　　 1 -1 1 1 1 -1 -1 -1 1 -1 1
　　　 1 1 -1 1 1 1 1 -1 1 -1 1
　　　　 1 -1 -1 -1 1 -1 1 1 1 -1 1
　　　　　1 1 1 -1 -1 -1 1 -1 1 -1 1
　　　　　1 -1 1 1 -1 1 1 1 1 -1 1
　　　　　1 1 -1 1 -1 -1 -1 1 1 -1 1
　　　　 1 -1 -1 -1 -1 1 -1 -1 1 -1 1
　　　　　1 1 1 -1 1 -1 1 1 1 1 -1
　　　　　1 -1 1 1 1 1 1 -1 1 1 -1
　　　　 1 1 -1 1 1 -1 -1 -1 1 1 -1
　　　　　1 -1 -1 -1 1 1 -1 1 1 1 -1
　　　　　1 1 1 -1 -1 1 -1 1 1 1 -1
　　　　　1 -1 1 1 -1 -1 -1 1 1 1 -1
　　　　　1 1 -1 1 -1 1 1 1 1 1 -1
　　　　　1 -1 -1 -1 -1 -1 1 -1 1 1 -1
【００１３】
　第３表のコードセットは長さ１６の変更Ｗａｌｓｈコードを用いる。このセットは、２循環シフトコードに基づくセットよりも良いクロス相関特性を有する。すなわち、最大クロス相関値がその循環シフトの場合では５に対して３である。これは、第３表のコードセットの信号対雑音比の性能が若干良くなることを意味している。しかし、遅延コードワードに対するクロス相関値は、循環シフトセットの場合よりも悪い。これはマルチパス性能が若干悪いことを意味する。第３表のセットは長さ１６のＷａｌｓｈコードセットを、長さ１６の相補的シーケンス｛ 1 1 1-1 1 1-1 1 1 1 1-1-1-1 1-1 }と掛け合わせることにより得る。この長さ１６のコードは次に、これらコードの第３、第６、第９、第１２、第１５の要素をパンクチャー（除去）することにより長さ１１のコードへと削減される。
第３表：変更およびパンクチャーされた長さ１６のＷａｌｓｈコードに基づくコードセット
　　　　　1 1 -1 1 -1 1 1 1 -1 -1 -1
　　　　 1 -1 1 1 -1 -1 -1 1 -1 1 1
　　　 1 1 1 1 1 -1 1 -1 -1 -1 1
　　　　 1 -1 -1 1 1 1 -1 -1 -1 1 -1
　　　　　1 1 -1 -1 1 -1 1 1 1 1 1
　　　　　1 -1 1 -1 1 1 -1 1 1 -1 -1
　　　　　1 1 1 -1 -1 1 1 -1 1 1 -1
　　　　 1 -1 -1 -1 -1 -1 -1 -1 1 -1 1
　　　　　1 1 -1 1 -1 1 -1 -1 1 1 1
　　　　　1 -1 1 1 -1 -1 1 -1 1 -1 -1
　　　　 1 1 1 1 1 -1 -1 1 1 1 -1
　　　　　1 -1 -1 1 1 1 1 1 1 -1 1
　　　　　1 1 -1 -1 1 -1 -1 -1 -1 -1 -1
　　　　　1 -1 1 -1 1 1 1 -1 -1 1 1
　　　　　1 1 1 -1 -1 1 -1 1 -1 -1 1
　　　　　1 -1 -1 -1 -1 -1 1 1 -1 1 -1
【００１４】
　変調器２８は、何らかのロジックを用いるプロセッシング回路を用いて拡張コードセットの導出を行うか、あるいは変調器２８はルックアップテーブルにコードセットを記憶させることができる。また変調器２８は動作における所望の変化に従って、異なるセットの変更直交コードを記憶することができ、あるいは異なるコードから導出した異なる拡張セットを計算することができる。この実施例において、データビットはパラレルで受け取られるように示してあり、コードチップはシリアルに作られるように示してある。アプリケーションに従ってデータビットはシリアルで受信され、および／またはコードチップはパラレルで作られる。
【００１５】
　図３は、変調器３２、３４を用いるディジタル変調システム３０を示してあり、シリアル／パラレル変換器１４からの４の情報ビットに応答して、長さ１１のチップの１６のコードのうちの１つを作る。ＭＯＫシステムでは、変調器は３の情報ビットに応答して、長さ８のチップの８の変更されたＷａｌｓｈコードのうちの１つを作る。８のチップコードのみを用いることにより、ＭＯＫシステムは２．４ＧＨｚＳＭバンドに対してＦＣＣが求めている１０のプロセシングゲインを達成することができない。１０のプロセシングゲインを達成するには、少なくとも１０チップの長さのコードを用いなければならないと考えられる。このことは、２．４ＧＨｚバンドにおける直接シーケンス拡散スペクトルに対する現在のＩＥＥＥ８０２．１１標準において長さ１１のＢａｒｋｅｒコードが用いられている理由である。しかし、１１のＢａｒｋｅｒコードを用いているシステムは、セットあたり８コードに制限され、データレートを押さえてしまう。
【００１６】
　図３の実施例における動作において、スクランブラー１２はデータを受信し、ＩＥＥＥ８０２．１１標準に従ってデータをスクランブルする。他の実施例ではスクランブラー１２はなくともよく、データ変換、インターディープ、または変更は他の形態でデータを操作してもよく、あるいはデータをシリアル／パラレル変換器１４へと直接供給してもよい。この実施例において、シリアル／パラレル変換器１４は、１ＭＨｚクロック信号に従ってパラレルで１０データビットのデータシンボルを作る１：１０マルチプレキサ（ＮＵＸ）である。この１０ビットデータシンボルは１１チップコード（ないしコードワード）のＩ／Ｑコードペアへと符号化される。データシンボルのビットの４つは、変調器３２へと供給され、これは本発明に従って拡張コードから１６の長さ１１のコードの対応するものを作る。変調器３２は、１１ＭＨｚクロック信号に従って約１１ＭＨｚのチップレートで長さ１１のコードを作る。上の例において、各シンボルは１０データビットを含み、これらは１１チップの独立なＩおよびＱコードへと符号化される。チップは実際はコードビットであるが、データビットと区別するためにチップと呼ばれる。この実施例において、変調器３２はディジタル変調システム３０のＩフェーズ変調ブランチに対応する。これは送信される信号のＩ成分を作る。
【００１７】
　シリアル／パラレル変換器１４からのデータシンボルの４ビットの第２セットは、３４へと供給され、これは本発明に従って拡張コードから変調器１６の長さ１１のコードの対応するものを作る。変調器３２はディジタル変調システム３０のＱフェーズ変調ブランチに対応する。これは送信される信号のＱ成分を作る。４データビットに応答して、３４はまた、１１ＭＨｚクロック信号に従って約１１ＭＨｚのチップレートで長さ１１のコードを作る。
【００１８】
　シリアル／パラレル変換器１４からのデータシンボルの１０ビットの内の残りの２ビットについて、１ビットは３６へと供給される。もしそのビットが０であれば、３６は変調器３２からの長さ１１コードの極性を変える。得られるコードＩOUTは、信号回路２１に供給され、０をすべて−１に変え、ミキサー２４に供給されて周波数ωの搬送波を変調する前に、何らかのさらなる信号処理および／または変換を行ってもよい。残りのビットについて、これは３８に供給される。もしそのビットが０であれば、３８は３４からの長さ１１Ｗａｌｓｈコードの極性を変える。得られる変更ＷａｌｓｈコードＱOUTは、信号回路２３に供給され、２６に供給されて周波数ωの搬送波の９０度シフトされたバージョンを変調する前に、何らかの変換および／または処理を行ってもよい。もし０の代わりに−１を用いる場合、３６、３８は、ＩOUTとＱOUTの極性を変えるために乗算器で置き換えてもよい。その後に、ＩOUT変調搬送波とＱOUT変調搬送波はコンバインされ送信される。従ってこのディジタル変調システム３０の特定の実施例は、入データの１０ビットをＩブランチに対して５ビットおよびＱブランチに対して５ビットへと区分する。Ｉブランチ上の４データビットは、拡張コードセットから１１チップのコードへと符号化され、Ｑブランチ上の４データビットは、変調器１６の１１チップコードの内の１つへとパラレルに符号化される。最後の２ビットがそれぞれ１１チップコードの極性を決めることにより情報を符号化するので、ディジタル変調システム３０は１０データビットを、両方が変調器３２の可能性のあるコードのセットから選ばれる２のコードへと符号化する。この例では、逆転され３２のコードを得ることができるコードは、１６コードある。１ＭＳｐｓ、１０ビット／シンボルのシンボルレートでは、ディジタル変調システム３０のデータレートは１０ＭＢｐｓである。
【００１９】
　図４は、拡張コードディジタル変調システム５０を示し、これはディジタル変調システム３０（図３）のフォールバックモードとして用いることができる。同様に、入力データは、ＩＥＥＥ８０２．１１標準に従ってスクランブラー１２がスクランブルする。そのデータはシリアル／パラレル変換器に供給される。この実施例のシリアル／パラレル変換器は、１ＭＳｐｓのデータシンボルレートでパラレルで６ビットデータシンボルを作る。この６ビットレートデータシンボルから変調器５４は、４ビットを受信し、これら４ビットを本発明に従って変調器１６の長さ１１コードのうちの１つへと符号化する。この長さ１１コードは、Ｉ・Ｑブランチ５６と５８の両方に供給される。別の原理に従うと、マルチフェーズ変調パスないしブランチに同じコードを供給することによって、この実施例では、複数フェーズ変調パス（Ｉ・Ｑブランチ５６と５８など）上の同じコードの独立フェーズ変調（直交フェーズシフトキーイング（ＱＰＳＫ）や８フェーズシフトキーイング（８−ＰＳＫ）など）に対してフォールバックモードを可能にする。Ｉブランチ５６上では、１１チップコードが第１ＸＯＲゲート６０にシリアルに供給され、Ｑブランチ５８上では、１１チップコードは第２ＸＯＲゲート６２にシリアルに供給される。シリアル／パラレル変換器からの残りの２ビットについて、１ビットは第１ＸＯＲゲート６０へ行き、長さ１１コードの極性を調整してＩブランチ５６上にＩOUTを作り、別の１ビットは第２ＸＯＲゲート６２へと行き、長さ１１コードの極性を調整してＱブランチ５８上にＱOUTを作る。実装に従って、もし０の代わりに−１を用いると、ＸＯＲゲート６０と６２を乗算器で置き換えてもよい。このように、６ビット／シンボルのデータシンボル、１ＭＳｐｓのシンボルレートの場合、この実施例は６Ｍｂｐｓのデータレートを与える。
【００２０】
　図５は変調器１６の１１チップコードを用いるディジタル変調システム３０のＥb／Ｎoに対するパケットエラーレートのグラフ図である。実際に、特定のパケットエラー比を得るためにＥb／Ｎoの“米国特許出願”Digital Modulation System Uing Modified Orthogonal Codes to Reduce Autocorrelation,”（出願日１９９８年４月８日、権利者：Lucent Technologies Inc.）に記載してあるような（ 1 1 1 1 1 1 0 0 ）のカバーシーケンスで変更した８長さＷａｌｓｈコードを用いる図１で記載したＭＯＫシステムの８−８チップコードセットよりもわずか０．５ｄＢしか悪くなっていない。曲線４０は６Ｍｂｐｓの変調器１６の１１チップコードを用いるディジタル変調システムに対応し、曲線４２は、１０Ｍｂｐｓの変調器１６の１１チップコードを用いるディジタル変調システムに対応する。この図は、６Ｍｂｐｓは、１０Ｍｂｐｓモードよりも１．５ｄＢだけ大きいゲインを達成することを示している（曲線４０は曲線４２の約１．５ｄＢだけ左側である）。
【００２１】
　図６は、１０ＭｂｐｓのＩおよびＱに異なるコードを有し、長さ１１チップの変調器１６コードを用い（曲線６３）、６ＭｂｐｓのＩおよびＱに同じコードを有するＱＰＳＫを用いる（曲線６５）ディジタル変調システムに対する遅延拡散（ｎｓ）に対するパケットエラーレートのグラフ図である。用いたチャネルモデルは指数的に衰退するパワー遅延特性を有し独立なＲａｙｌｅｉｇｈフェージングパスを有する。図６は、６タップのチャネル待ちとフィルター（あるいは６のフィンガーＲＡＫＥ）のみを用いて約５０ｎｓの遅延拡散に対処することができる１０Ｍｂｐｓモードを示している。６Ｍｂｐｓのフォールバックモードでは（ＩおよびＱに同じコード）、約２００ｎｓの遅延拡散が許容できる。
【００２２】
　図７は、システム３０（図３）のフォールバックモードとして用いることができるディジタル変調システム６６を示してある。入力データはＩＥＥＥ８０２．１１標準に従ってスクランブラー１２によりスクランブルされる。スクランブルされたデータはシリアル／パラレル変換器６８に供給される。この実施例ではシリアル／パラレル変換器６８は１ＭＳｐｓのシンボルレートでパラレルに５ビットレート信号を作る。この５ビットレートシンボルから４ビットが変調器７０により受信される。この変調器７０は本発明に従ってその４ビットを変調器１６の１１チップコードの１つに符号化する。変調器７０は１１ＭＨｚのレートで長さ１１コードをシリアルに作る。この長さ１１コードはＩおよびＱブランチ両方に対応するＸＯＲゲート７２に供給される。長さ１１コードはシリアル／パラレル変換器６８からのデータシンボルの残りのビットにより排他的論理和演算され、長さ１１コードの極性を調整しシリアル形態でＩOUTおよびＱOUTを作る。実装に従ってもし０の代わりに−１を用いるならば、ＸＯＲゲート７２を乗算器で置き換えてもよい。このように、５ビット／シンボルのデータシンボル、１ＭＳｐｓのシンボルレートでは、この実施例は５Ｍｂｐｓのデータレートを与える。
【００２３】
　図８は、ディジタル復調システム７６を示す。これは受信器（図示せず）にて用いて上で記載したディジタル変調システムの実施例を用いて送信器（図示せず）から送信されたコードを受信する。ディジタル復調システム７６は本発明に従って変調器１６の１１チップコードの内の１つを受信する。このコードに応答して、ディジタル復調システムは、対応する４データビットを作る。実装に従って、コードチップおよび／またはデータビットはパラレルあるいはシリアルであってもよい。
【００２４】
　図９は本発明に従うディジタル復調システムを用いる復調システム８０を示す。この実施例において、受信信号は復調システム８０のＩ・Ｑブランチ８２と８４の両方に供給される。第１ミキサー８６はｃｏｓωｔ（ωは搬送周波数）で受信信号を乗算し、変調Ｉ情報を抽出し、ミキサー８８はｓｉｎωｔで受信信号を乗算し、変調されたＱ情報を抽出する。ローパスフィルタリングの後、このＩおよびＱ情報はそれぞれ相関器ブロック９０、相関器ブロック９２に供給される。この実施例において、相関器ブロック９０、相関器ブロック９２はそれぞれコードセットにおける１６コードに対応する変調器１６の相関器を含み、これらはそれぞれＩ情報およびＱ情報の時間遅延したバージョンを相関する。符号検索ブロック９４、９６は本発明に従ってＩおよびＱ情報に対して最も高い相関の大きさを与える既知のコードを見つける。特定の実施例において、ディジタル復調システム７６（図８）ないしその一部は、この内部で動作してもよく、あるいは符号検索ブロック９４、９６から出力を受信して、既知のコードを対応するデータビットへとデコードするようにできる。実施例に従って、ディジタル復調システム７６（図８）ないしその一部は、符号検索ブロック９４、９６にて導入してもよく、極性検出ブロック９８、１００にて導入してもよく、Ｉ・Ｑブランチ８２、８４のブランチにて導入してもよく、あるいは極性検出ブロック９８、１００の出力にて導入してもよく、符号をデコードし対応するデータビットを作るようにできる。この実施例において極性検出ブロック９８、１００はそれぞれ、それぞれが見つけたコードの極性から付加的なデータビットをデコードする。
【００２５】
　図１０は復調システム１１０を示し、これは複数の変調パス上で同じコードが送信されるような５０（図５）からのコードシンボルを受信する復調システム８０（図９）に対してフォールバックレートで用いることができる。この復調システム１１０と図９のフルレート復調システムとの違いは、１１２が相関器ブロック９０、相関器ブロック９２の矩形化相関出力を加え、本発明に従って最も高い相関複素数の大きさを与えるコードを検出することである。本発明に従って、ディジタル復調のためにＩおよびＱパス８２、８４の両方上に同じコードがある。この実施例において、位相検出器１１４は最も高い複素数相関大きさのコードを見つける。特定の実施例において、ディジタル復調システム７６ないしその一部は、内部で動作してもよく、あるいは１１２から出力を受信し、コードを対応するデータビットへとデコードするようにしてもよい。実施例に従って、ディジタル復調システム７６（図８）ないしその一部は、１１２にて、位相検出器１１４にて、パス１１５の枝分かれにて、および／または位相検出器１１４の出力にて導入してもよく、コードをデコードして対応するデータビットを作るようにできる。位相検出器１１４は複素数相関出力のフェーズを検出してＱＰＳＫのコードシンボルあたりさらに２ビット、あるいは８−ＰＳＫのコードシンボルあたりさらに３ビットを符号化する。
【００２６】
　上で示した実施例に加えて、本発明に従う別の構成のディジタル変調（復調）システムが可能であり、例えば、構成要素を加えたり省いたり、システムの一部を変更したりできる。例えば、上ではＱＰＳＫ位相シフト変調方式（図１、３、４）、ディジタル変復調方式、ＢＰＳＫ方式（図６）を用いたが、ディジタル変復調システムを他の変復調方式と共に用いることができる。例えば、直交振幅変調（ＱＡＭ）を含む振幅変調、８−ＰＳＫを含む他の位相変調方式がある。また、上の説明において、１および０のコードを変更して１および０のコードを用いているが、１と−１あるいは１と０のコードを用いてもよい。受信器にて１と−１が受信され、相関の決定が１と−１を用いて説明したが、１と０あるいは１と−１を用いてもよい。また拡張コードセットの変調器１６の１１チップコードを用いて説明したが、他の拡張コードセットを用いてもよい。
【００２７】
　ディジタル変調システム（復調システム）を特定の構成要素を用いて説明したが、異なる構成や他の処理と連結して行うようにしてもよい。また多くの構成要素や動作パラメータや特性は正確な動作を得るために動作環境に従って適切に調整されるべきである。またＡＳＩＣ、ソフトウェア駆動プロセッシング回路、ファームウェア、ルックアップテーブル、あるいは他の離散的要素の構成として実装してもよい。
【図面の簡単な説明】
【００２８】
【図１】カバーシーケンス（１１１１１１００）で変更したＷａｌｓｈコードを用いるＭ値直交キーイング（ＭＯＫ）システムのブロック図。
【図２】本発明に従い拡張コードセットを用いるディジタル変調システムのブロック図。
【図３】図２のディジタル変調システムを用いるディジタル変調システムの実施例のブロック図。
【図４】図３の実施例のフォールバックモードとして用いることができるディジタル変調システムの別の実施例のブロック図。
【図５】図３、４のディジタル変調システムのＥb／Ｎ0に対するパケットエラーレート（ｄＢ）の比較を示すグラフ図。
【図６】図３、４の実施例における遅延拡散（ｎｓ）に対するパケットエラーレートの比較を表すグラフ図。
【図７】本発明の特定の原理に従うディジタル変調システムを用いる別の実施例のブロック図。
【図８】本発明の特定の原理に従うディジタル復調器。
【図９】本発明の特定の原理に従うディジタル復調器を用いる復調システム。
【図１０】本発明の原理に従うディジタル復調器を用いる復調システムの別の実施例。
【符号の説明】
【００２９】
１０　Ｍ値直交キーイングシステム
１２　スクランブラー
１４　シリアル／パラレル変換器
１６　変調器
２０　ＸＯＲゲート
２３　信号回路
２４　ミキサー
６６　フォールバックモードとして使用可能なディジタル変調システム
７０　変調器
７６　ディジタル復調システム
８０ 復調システム
８８　ミキサー
９０、９２　相関器ブロック
９４、９６　符号検索ブロック
９８、１００　極性検出ブロック
１１０　復調システム
１１２　複素数大きさが最大の符号を検索
１１４　位相検出器
【図１】
2004015828.tif 000003
【図２】
2004015828.tif 000004
【図３】
2004015828.tif 000005
【図４】
2004015828.tif 000006
【図５】
2004015828.tif 000007
【図６】
2004015828.tif 000008
【図７】
2004015828.tif 000009
【図８】
2004015828.tif 000010
【図９】
2004015828.tif 000011
【図１０】
2004015828.tif 000012