(57)【要約】【課題】　大容量で高い転送速度性能を有する記憶装置を提供する。【解決手段】　原子分解能記憶装置（ＡＲＳ）と磁気ランダム・アクセス・メモリ装置（ＭＲＡＭ）とのいずれか１つを含むメモリ装置１１４と、コントローラ４００と、記憶装置１００を別の装置に直接に接続するために使用される一体型コネクタ１０４とを含んでなる固体記憶装置１００を提供する。【選択図】　図４
2004062912.tif 000002
【特許請求の範囲】
【請求項１】
　原子分解能記憶装置（ＡＲＳ）と磁気ランダム・アクセス・メモリ装置（ＭＲＡＭ）とのいずれか１つを含むメモリ装置と、
　コントローラと、
　前記記憶装置を別の装置に直接に接続するために使用される一体型コネクタと
を含んでなる固体記憶装置。
【請求項２】
　前記コネクタが、ユニバーサル・シリアル・バス（ＵＳＢ）コネクタを含む請求項１に記載の記憶装置。
【請求項３】
　前記コントローラが、コネクタ・インタフェースと、バッファ・システムと、プロセッサと、メモリ装置インタフェースとを含む請求項１に記載の記憶装置。
【請求項４】
　少なくとも１つの原子分解能記憶装置と、
　コントローラと、
　前記記憶装置を別の装置に直接に接続するために使用される一体型ユニバーサル・シリアル・バス・コネクタと
を含んでなる固体記憶装置。
【請求項５】
　前記ユニバーサル・シリアル・バス・コネクタが、Ａ型のユニバーサル・シリアル・バス・コネクタを含む請求項４に記載の記憶装置。
【請求項６】
　前記ユニバーサル・シリアル・バス・コネクタが、Ｂ型のユニバーサル・シリアル・バス・コネクタを含む請求項４に記載の記憶装置。
【請求項７】
　前記コントローラが、コネクタ・インタフェースと、バッファ・システムと、プロセッサと、メモリ装置インタフェースとを含む請求項４に記載の記憶装置。
【請求項８】
　少なくとも１つの磁気ランダム・アクセス・メモリ装置と、
　コントローラと、
　前記記憶装置を別の装置に直接に接続するために使用される一体型ユニバーサル・シリアル・バス・コネクタと
を含んでなる固体記憶装置。
【請求項９】
　前記コントローラが、コネクタ・インタフェースと、バッファ・システムと、プロセッサと、メモリ装置インタフェースとを含む請求項８に記載の記憶装置。
【請求項１０】
　原子分解能記憶装置と磁気ランダム・アクセス・メモリ装置とのいずれか１つを備えるメモリ装置を含む記憶装置を提供するステップと、
　該記憶装置にある一体型ＵＳＢコネクタを使用して、データを書き込むかまたは該記憶装置からデータを読み込む別の装置に該記憶装置を直接に接続して、該データを読み書きすることができるようにするステップと
を含んでなる、データを読み書きするための方法。
【発明の詳細な説明】
【技術分野】
【０００１】
　本発明は、固体記憶装置に関する。より詳細には、本発明は、記憶装置を別の装置に直接に接続することを可能にする一体型コネクタを含む固体記憶装置に関する。
【背景技術】
【０００２】
　近年、固体記憶装置の人気が高まってきている。例えば、フラッシュ・メモリが、デジタル・カメラや音楽再生装置などの携帯型電子装置へと一般に利用されるようになってきている。固体記憶装置の最近の進歩によって、入手可能ないくつかの装置は、フロッピ・ディスクやＺＩＰディスクなどのより一般的な記憶装置と同じように使用することができる代替の記憶装置を作成するために使用できる十分な容量を含むようになってきている。
【０００３】
　残念ながら、そのようなほとんどの記憶装置は、記憶装置を（例えば、ホストなどの）別の装置に接続するための中間のハードウェアを必要とする。最近になって、ホスト装置に直接に接続することができるいくつかの固体記憶装置が紹介されてきたが、そのようなほとんどの装置は、記憶容量が限られていたり転送速度性能が限られていたりする。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
　以上のことから、別の装置に直接に接続するように適合されて大きい記憶容量および／または高い性能を提供する記憶装置を有することが望ましいことが分かるであろう。
【課題を解決するための手段】
【０００５】
　本発明は、固体記憶装置に関する。１つの構成において、この記憶装置は、原子分解能記憶（ａｔｏｍｉｃ　ｒｅｓｏｌｕｔｉｏｎ　ｓｔｏｒａｇｅ：以下、「ＡＲＳ」とよぶ）装置と磁気ランダム・アクセス・メモリ（以下、「ＭＲＡＭ」とよぶ）装置のいずれか１つを含むメモリ装置と、コントローラと、記憶装置を別の装置に直接に接続するために使用される一体型コネクタとを含む。
【０００６】
　本発明は、以下の図面を参照してより良く理解することができる。図面内の構成要素は、必ずしも実寸とは限らず、むしろ本発明の原理を明瞭に示すために強調されている。
【発明を実施するための最良の形態】
【０００７】
　次に、いくつかの図全体を通して同じ数字が対応する部分を示す図面をより詳細に参照すると、図１〜図３は、ホスト装置などの別の装置に直接に接続するよう構成された記憶装置１００を示す。図１に示されるように、記憶装置１００は、一体型コネクタ１０４を含むハウジング１０２を一般に含む。一般に、コネクタ１０４は、オーバーモールド・ブート（overmold boot）１０６とプラグ１０８とを含みうる。例えば、コネクタ１０４は、ユニバーサル・シリアル・バス（以下、「ＵＳＢ」とよぶ）シリーズの「Ａ」型プラグ・コネクタを含む。本明細書では特定の形のコネクタを説明して図に示すが、当業者は、例えばＳＣＳＩ、ＥＩＤＥ、ＩＥＥＥ１３９４（Ｆｉｒｅｗｉｒｅ（登録商標））、ＣｏｍｐａｃｔＦｌａｓｈ（登録商標）、ＭｕｌｔｉＭｅｄｉａＣａｒｄ（登録商標）、またはＳｅｃｕｒｅＤｉｇｉｔａｌ（登録商標）を含む代替のタイプのコネクタが実現可能であることを理解されよう。
【０００８】
　ハウジング１０２は、１つ以上の固体記憶装置１１４が取り付けられたプリント回路基板（printed circuit board：以下、「ＰＣＢ」とよぶ）１１２を含む内部空間１１０を定義する。本明細書ではＰＣＢを示して説明するが、当業者は、フレックス回路や厚膜などの代替の実装技術を使用できることを理解されよう。通常、メモリ装置１１４は、ＰＣＢ１１２の（片面または両面などの）表面に実装され、各メモリ装置が基板上の他の装置（またはデバイス）と電気的に通信して大きい記憶容量を実現するように電気的に接続されている。メモリ装置１１４のそれぞれは、一般に、複数のメモリ装置をハウジング１０２内に入れることができるような小さいサイズである。例えば、各メモリ装置１１４は、約１センチメートル（ｃｍ）の幅および長さと、約１ミリメートル（ｍｍ）の厚さとを有することができる。後でより詳しく解説するように、メモリ装置１１４は、原子分解能記憶（ＡＲＳ）装置または磁気ランダム・アクセス・メモリ（ＭＲＡＭ）装置を含むことが好ましい。例えば、記憶装置１００は、携帯し易いように、長さが約３５ｃｍ、幅が約２５ｃｍ、厚さが約４ｃｍにそれぞれすることができる。
【０００９】
　図４は、記憶装置１００のブロック図を示す。この図に示されるように、メモリ装置１００は、コネクタ１０４と、コントローラ４００と、１つ以上のメモリ装置１１４とを一般に含む。コントローラ４００は、一般に、記憶装置１００の動作を制御し管理するために使用される半導体装置を含む。例えば、コントローラ４００は、コネクタ・インタフェース４０２と、バッファ・システム４０４と、プロセッサ４０６と、メモリ４０８と、オペレーティング・コード４１０と、メモリ装置インタフェース４１２とを含む。コネクタ・インタフェース４０２は、その名前が示す通り、コネクタ１０４とコントローラ４００との間のインタフェースを提供し、これによって、接続方式により必要とされるプロトコルに従うよう構成されている。例えば、コネクタ１０４がＵＳＢコネクタの場合には、コネクタ・インタフェース４０２は、シリアル差分信号方式（ｓｅｒｉａｌ　ｄｉｆｆｅｒｅｎｔｉａｌ　ｓｉｇｎａｌｉｎｇ　ｓｃｈｅｍｅ）に従ってデータ・ブロックを送受信するＵＳＢインタフェースである。バッファ・システム４０４は、（例えば、メモリ装置１１４に書き込まれるデータ・ブロックなどの）データを受け取って一時的に記憶することができるバッファ・メモリとバッファ・マネージャとを含む。
【００１０】
　プロセッサ４０６は、記憶装置１００の動作を制御するように構成されており、（例えば、ファームウェアなどの）オペレーティング・コード４１０に従って、他のコントローラ構成要素の動作を制御する。オペレーティング・コードを示したが、代わりに、適切なハードウェアによって処理を行うことができる。プロセッサ４０６は、コネクタ・インタフェース４０２から記憶コマンドを受け取るように構成されており、１つ以上のデータ・ブロックを特定の記憶装置アドレスに書き込むようにメモリ装置インタフェース４１２を構成する。メモリ装置インタフェース４１２は、プロセッサ４０６が書込みコマンドおよび／または読み出しコマンドを受け取ったときに、１つ以上のデータ線４１４と、アドレス線および制御線４１６とを使用して、様々なメモリ装置１１４と対話するように構成されている。
【００１１】
　データを記憶装置１００に書き込むとき、コネクタ・インタフェース４０２が、コネクタ１０４を介して書込コマンドを受け取り、プロセッサ４０６に転送する。コマンドは、書き込むデータ・ブロックの番号と共に書き込むデータに関連した線形アドレス（linear address）を一般に指定する。書込みコマンドに従って、コネクタ・インタフェース４０２は、（コネクタ１０４を介して）データ・ブロックを受け取り、そのデータ・ブロックと関連したインタフェース・プロトコルに必要な任意のフォーマット情報を処理して取り出す。データはバッファ・システム４０４内にバッファされ、コマンドはプロセッサ４０６に転送される。書込みコマンドは線形アドレスを指定するので、アドレスは、プロセッサ４０６によって適切な記憶装置アドレスに変換される（つまり、マッピングされる）。プロセッサ４０６は、計算するときのリソースとしてメモリ４０８を使用することができる。そして、プロセッサ４０６は、記憶装置アドレス情報をメモリ装置インタフェース４１２に転送し、通常はこれとほぼ同時に、バッファ・システム４０４が、様々なアドレスに記憶されるデータをメモリ装置インタフェース４１２に転送できるようにする。記憶するデータと記憶装置アドレス情報とを受け取った後に、メモリ装置インタフェース４１２は、記憶装置１００に適したフォーマットにデータを再構成し、データが指定された記憶装置アドレスに書き込まれるようにする。
【００１２】
　読み出し中に、コネクタ・インタフェース４０２は、コネクタ１０４を介して読み出しコマンドを受け取り、プロセッサ４０６に転送する。またその一方で、コマンドは、読み出すデータに関連した線形アドレスを一般に指定する。プロセッサ４０６は、線形アドレスを記憶装置アドレスにマップし、メモリ装置インタフェース４１２を介して、適切な記憶装置アドレスに記憶されたデータをフェッチし、それをデータ・ブロックへと編成し、それをバッファ・システム４０４に渡す。バッファ・システム４０４が（例えば、１つ以上のデータ・ブロックなどの）データを受け取った後に、そのデータは、適切なコネクタ・フォーマット（例えば、ＵＳＢフォーマット）にフォーマットされ、そして、コネクタ・インタフェース４０２とコネクタ１０４とを介して（例えば、ホストなどの）要求装置に転送される。
【００１３】
　メモリ装置１１４は、大量のデータを記憶することができる実質的に任意の装置を含みうるが、メモリ装置は、１つの実施形態において、その低コストと大容量のＡＲＳ装置とを含む。図５〜図７は、以上説明したメモリ装置１１４の構造に適した１つのＡＲＳ装置５００の内部構造を示す。適切なＡＲＳ装置の例が、引用することにより本明細書の一部をなすものとする米国特許第５，５５７，５９６号公報に開示されて詳細に説明されている。図５〜図７に示したように、メモリ装置５００は、内部空間５０４を構成する外側ケーシング５０２を一般に含む。例えば、ケーシング５０２は、内部空間５０４を定義する複数の壁５０６を含みうる。一般に、ケーシング５０２の壁５０６は、内部空間５０４内を真空に保持できるよう互いに封止される。例えば、ケーシング５０２は、少なくとも約１０-3ｔｏｒｒの真空に内部空間５０４内を保持する。ケーシング５０２の特定の構成を示したが、このケーシングは、当業者には容易に明らかであろう多くの異なる形態をとりうることを理解されたい。
【００１４】
　内部空間５０４内には、記憶媒体５１０に対面する複数の電子エミッタ５０８がある。図４に関して説明したように、記憶媒体５１０は、（図５〜図７に示されていない）複数の記憶域を含む。好ましい実施形態において、記憶媒体５１０の各記憶域は、１つ以上のデータ・ビットを記憶する役割をもつ。
【００１５】
　電子エミッタ５０８は、電子エミッタに所定の電位差が印加されたときに、記憶媒体５１０の記憶域に向けて電子ビーム流を放射するよう構成される。必要なエミッタ５０８と記憶媒体５１０との間の距離と、エミッタのタイプと、スポット・サイズ（つまり、ビット・サイズ）とにより、電子ビームの集束に電子光学が有効なことがある。放射された電子を加速または減速、および／または放射された電子を集束するために、記憶媒体５１０にも電圧が印加される。
【００１６】
　電子エミッタ５０８のそれぞれは、多くの異なる記憶域を利用して記憶域５１０に対してデータを読み書きすることができる。電子エミッタ５０８のそれぞれとそれに関連付けられた記憶域との間のアライメントを容易にするために、図２に示されたＸ方向とＹ方向とに、電子エミッタと記憶媒体５１０とをそれぞれ互いに相対的に移動させることができる。この相対的な移動を行うために、メモリ装置５００は、電子エミッタ５０８に対して記憶媒体５１０を走査するマイクロムーバ５１２を含みうる。図５および図７に示されるように、マイクロムーバ５１２は、記憶媒体５１０に接続された回転子５１４と、回転子と対向する固定子５１６と、記憶媒体の横に位置決めされた１つ以上のばね５１８とを含みうる。当該技術分野においてよく知られているように、回転子５１４を望み通りに移動させる場所を作るために、固定子５１６の電極５１７に適切な電位を印加することによって、回転子５１４の移動とそれによる記憶媒体５１０の移動とを行うことができる。
【００１７】
　マイクロムーバ５１２がこの仕方で移動されると、各エミッタ５０８が特定の記憶域の上に位置決めされるように、マイクロムーバは、Ｘ−Ｙ平面内の様々な位置に記憶媒体５１０を走査する。使用するマイクロムーバ５１２は、電子エミッタ５０８の下に記憶域を高精度で位置決めするのに十分な範囲と解像度とを有することが好ましい。例えば、マイクロムーバ５１２は、半導体微細加工処理によって作成することができる。電子エミッタ５０８と記憶媒体５１０との間の相対的な移動が記憶媒体の移動によって行われるように説明したが、代わりに、そのような相対的な移動は、電子エミッタを移動するか、または電子エミッタと記憶媒体との両方を移動することによって得られることが理解されるであろう。さらに、本明細書に特定のマイクロムーバ５１２を示して説明したが、当業者は、代替の移動手段を使用してそのような相対的な移動が得られることが理解されるであろう。
【００１８】
　放射ビームと記憶域のアライメントとは、偏向器（図示せず）によってさらに容易することができる。例えば、エミッタ５０８の隣に位置決めされた静電偏向器および／または電磁偏向を使用して、静電気的または電磁気的に電子ビームを偏向することによって、記憶媒体５１０の表面に電子ビームをラスタ化することができる。電子ビームを偏向する様々な手法は、走査型電子顕微鏡（ＳＥＭ）に関する文献に見ることができる。
【００１９】
　電子エミッタ５０８は、生成される電子ビームによって記憶媒体の記憶域に情報を読み書きする役割をもつ。したがって、電子エミッタ５０８は、記憶媒体５１０に所望のビット密度を達成できるほど十分に細くて媒体に対する読み書きに必要な様々な出力密度を提供する電子ビームを生成することが好ましい。
【００２０】
　図５および図６に示したように、メモリ装置５００は、内部空間５０４の適切な場所に記憶媒体５１０を支持する１つ以上の支持体５２０をさらに含みうる。支持体が設けられている場合には、記憶媒体５１０がＸ方向および／またはＹ方向に移動するときにたわむ薄肉の微細加工されたビームを支持体５２０は一般に含む。図５および図６に示されるように、ケーシング５０２の壁５０６に支持体５２０をそれぞれ接続することができる。
【００２１】
　好ましい実施形態において、複数のエミッタを含む二次元配列の内部に電子エミッタ５０８が含まれる。例えば、Ｘ方向とＹ方向との両方に約５〜１００マイクロメートルのエミッタ・ピッチで１００×１００個の配列の電子エミッタ５０８を設けることができる。以上に説明したように、一般に、各エミッタ５０８は、記憶媒体５１０の複数の記憶域にアクセスするために使用される。図８は、この関係の概略的な表現を示す。詳細には、この図は、記憶媒体５１０の複数の記憶域８００の上に位置決めされた単一の電子エミッタ５０８を示す。図８に示されるように、記憶域８００は、電子エミッタ５０８のような２次元配列内に含まれる。詳細には、記憶域８００は、記憶媒体５１０の表面上の独立した行８０２および列８０４に配列される。好ましい実施形態において、各エミッタ５０８は、所定数の行８０２の全体の長さのうちの一部分だけを担当する。したがって、各エミッタ５０８は、通常、特定の行８０２および列８０４の記憶域８００のマトリクスにアクセスすることができる。単一の電子エミッタ５０８によってアクセスされるそれぞれの行８０２は、単一の外部回路に接続されることが好ましい。
【００２２】
　記憶域８００をアドレス指定するとき、マイクロムーバ５１２が起動され、記憶媒体５１０（および／または、電子エミッタ５０８）が移動されて記憶域が特定の電子エミッタに位置合わせされる。一般に、各エミッタ５０８は、数万から数億の記憶域８００にこの仕方でアクセスすることができる。記憶媒体５１０は、任意の２つの記憶域８００間に約１〜１００ナノメートルの周期を有することができ、マイクロムーバ５１２の範囲は約５〜１００マイクロメートルでありうる。当業者に理解されるように、各電子エミッタ５０８は、同時にアドレス指定されるか、または多重方式によりアドレス指定されてもよい。並列のアクセス方式を使用して、メモリ装置５００のデータ転送速度を大幅に高めることができる。
【００２３】
　メモリ装置５００の書込みは、電子エミッタ５０８によって生成される電子ビームの出力密度を一時的に高めて、記憶媒体５１０の記憶域８００の表面状態を変更することによって行われる。例えば、変更された状態が「１」ビットを表すことができ、変更されていない状態が「０」ビットを表すことができる。さらに、必要に応じて、記憶域を様々な程度に変更して、複数のビットを表すことができる。好ましい実施形態において、記憶媒体５１０は、電子ビームによって構造状態を結晶から非晶質に変化させることができる材料から成る。ある材料の例では、テルル化ゲルマニウム（ＧｅＴｅ）およびＧｅＴｅを主成分とする三元合金（ternary alloys）である。非晶質状態から結晶状態に変化させるときは、ビームパワー密度を高めてから徐々に下げればよい。この温度の上昇および下降により、非晶質領域が加熱されて徐々に冷却され、その結果、領域が結晶状態にアニールする時間ができる。結晶状態から非晶質状態に変化させるときは、ビームパワー密度を高レベルに増加してから急激に下げる。本明細書では、記憶媒体５１０の一時的な変更について説明するが、追記型（write-once-read-many：以下、「ＷＯＲＭ」とよぶ）機能が必要な場合には永久的な変更が可能であることが理解されるであろう。
【００２４】
　読み出しは、記憶域８００に対する電子ビームの作用または電子ビームに対する記憶域の作用を観察することによって行われる。読み出し中に、電子ビームの出力密度は、さらに書込みが行われないよう十分に低く保持される。第１の読み出し方法では、読み出しは、比較的に低い（すなわち、書込みに必要な電子ビームより低い）出力密度の電子ビームを記憶媒体５１０に印加したときの二次電子および／または後方拡散電子を収集することによって行われる。非晶質状態が、結晶質状態とは異なる二次電子放出効率（secondary electron emission coefficient：以下、「ＳＥＥＣ」とよぶ）と後方拡散電子効率（backscattered electron coefficient：以下、「ＢＥＣ」とよぶ）とを有するため、読み出し電子ビームを照射したときに、記憶域８００から異なる数の二次電子および後方拡散電子が放射される。二次電子および後方拡散電子の数を測定することによって、記憶域５０６の状態を決定することができる。読み書きのための装置の例は、米国特許第５，５５７，５９６号公報に記載されている。
【００２５】
　代替の好ましい構成では、メモリ装置５１４はＭＲＡＭ装置を含む。一般に、ＭＲＡＭ装置にはＡＲＳ装置ほどの記憶容量はないが、ＭＲＡＭ装置の使用は、ＭＲＡＭ装置がデータを高速で読み書きすることができるという転送速度性能の点で有利である。図９および図１０は、メモリ装置５１４の構造に適したＭＲＡＭ装置９００の内部構造を示す。図９に示されるように、ＭＲＡＭ装置９００は、磁区としてはたらく複数のセル９０２と、複数の導体バー９０４および９０６とを含む固体装置である。一般に、バー９０４および９０６は、第１の平面のバーが第２の平面のバーと実質的に垂直に位置合せされた状態であり、平行な第１の平面９０８と第２の平面９１０とに配列される。この垂直の構成により、バー９０４および９０６は、交点９１２を形成する。図９に示したように、通常、バー９０４および９０６によって形成された各交点９１２において、２つの平面９０８および９１０の中間に１つのセル９０２が配置される。したがって、図１０の詳細図に示したように、各セル９０２は、２つのバーの交点９１２において第１のバー９０４と第２のバー９０６との間に挟まれている。図１０に示したように、各セル９０２は、通常、ピン留め磁気層１０００（つまり、所定の方向に永久的に磁化された層）と、比較的に薄い誘電体層１００２と、自由磁気センス層１００４（つまり、磁化方向を選択的に変化させることができる層）とを含む。例えば、バー９０４および９０６とそれに関連したセル９０２とを１つ以上の基板上に形成して、一体型装置を作成することができる。
【００２６】
　使用する際に、導体バー９０４および９０６に電流ｉを流して磁界ＨxとＨyを作成することにより書込みが達成される。これらの磁界によって、センス層１００４の磁化方向を選択的にピン留め磁気層１０００の磁化方向と一致させるかまたはその逆にするのに十分な合成ベクトル追加磁力Ｍが交点９１２に作り出される。そして、センス層１００４と誘電体層１００２とピン留め層の磁化方向に依存するピン留め層１０００とを通る２つの導体バー９０４および９０６のトンネル効果磁気抵抗接合の抵抗の差を測定することによって、センス層の磁気の書込み状態の検出を達成することができる。
【００２７】
　以上の説明および図面において、例示のために本発明の特定の実施形態を詳細に開示してきたが、当業者は、特許請求の範囲において説明する本発明の範囲を逸脱することなくその変形および修正を行うことができることが理解されるであろう。
【図面の簡単な説明】
【００２８】
【図１】一体型コネクタを有する記憶装置例の斜視図である。
【図２】図１に示した記憶装置の平面図である。
【図３】図１および図２に示した記憶装置の側面図である。
【図４】図１〜図３に示した記憶装置のブロック図である。
【図５】図１〜図４に示した記憶装置において使用することができる第１の例のメモリ装置の概略側面図である。
【図６】線６−６に沿って切断した図５のメモリ装置の概略断面図である。
【図７】線７−７に沿って切断した図６および図７のメモリ装置の概略断面斜視図である。
【図８】図５〜図７に示したメモリ装置の記憶媒体の部分概略図である。
【図９】図１〜図４に示した記憶装置に使用することができる第２のメモリ装置の内部構造例を示す概略図である。
【図１０】図９に示したメモリ装置の詳細図である。
【符号の説明】
【００２９】
１００　固体記憶装置
１０４　一体型コネクタ
１１４　メモリ装置
４００　コントローラ
４０２　コネクタ・インタフェース
４０４　バッファ・システム
４０６　プロセッサ
４１２　メモリ装置インタフェース
【図１】
2004062912.tif 000003
【図２】
2004062912.tif 000004
【図３】
2004062912.tif 000005
【図４】
2004062912.tif 000006
【図５】
2004062912.tif 000007
【図６】
2004062912.tif 000008
【図７】
2004062912.tif 000009
【図８】
2004062912.tif 000010
【図９】
2004062912.tif 000011
【図１０】
2004062912.tif 000012