(57)【要約】【課題】光ディスク装置において、光ディスクの傷や汚れなどに起因する再生信号の復号エラーを低減する。【解決手段】光ディスク装置１において、異常パターン検出回路１０は、光ディスク２０から読み取られた再生信号Ｓ１のパターン長異常を検出し、この検出量を示す検出信号Ｓ２を出力する。ゲイン制御回路１１は、検出信号１２に応じて制御信号Ｓ３を生成し、検出信号Ｓ２によって示される検出量が増加するとき、ＰＬＬ回路１２のオープンループゲインを減少させる。このような動作によって、再生信号Ｓ１の信頼性が低いとき、ＰＬＬ回路１２が再生信号Ｓ１に追従しにくくなり、生成されるクロックＣＬＫのジッタの増加が抑制され、安定したクロックＣＬＫが供給される。これにより、再生信号Ｓ１の復号エラーが減少する。【選択図】  図１
2004234808.tif 000002
【特許請求の範囲】
【請求項１】
光ディスクに記録された情報を再生する光ディスク装置であって、
前記光ディスクから読み取られた第１の信号からクロックを抽出するＰＬＬ回路と、
前記第１の信号のパターン長の異常を検出し、当該検出量を示す第２の信号を出力する検出回路と、
前記第２の信号によって示された検出量に応じて第３の信号を生成し、この第３の信号によって、前記ＰＬＬ回路のオープンループゲインを制御するゲイン制御回路とを備え、
前記ゲイン制御回路は、前記第２の信号によって示された検出量が増加するとき、前記ＰＬＬ回路のオープンループゲインを減少させる一方、前記第２の信号によって示された検出量が減少するとき、前記ＰＬＬ回路のオープンループゲインを増加させる
ことを特徴とする光ディスク装置。
【請求項２】
請求項１に記載の光ディスク装置において、
前記検出回路は、前記第２の信号について、前記第１の信号のパターン長に応じて重み付けをする
ことを特徴とする光ディスク装置。
【請求項３】
請求項２に記載の光ディスク装置において、
前記検出回路は、前記光ディスクの再生速度に応じて、前記第２の信号の重み付けに係る係数を変化させる
ことを特徴とする光ディスク装置。
【請求項４】
請求項１に記載の光ディスク装置において、
前記検出回路は、検出した前記第１の信号のパターン長の異常について、所定の期間当たりの平均値を算出し、この平均値を前記第２の信号として出力する
ことを特徴とする光ディスク装置。
【請求項５】
光ディスクに記録された情報を再生する光ディスク装置であって、
前記光ディスクから読み取られた第１の信号からクロックを抽出するＰＬＬ回路と、
前記ＰＬＬ回路によって抽出されたクロックのジッタを検出し、当該検出量を示す第２の信号を出力する検出回路と、
前記第２の信号によって示された検出量に応じて第３の信号を生成し、この第３の信号によって、前記ＰＬＬ回路のオープンループゲインを制御するゲイン制御回路とを備え、
前記ゲイン制御回路は、前記第２の信号によって示された検出量が増加するとき、前記ＰＬＬ回路のオープンループゲインを減少させる一方、前記第２の信号によって示された検出量が減少するとき、前記ＰＬＬ回路のオープンループゲインを増加させる
ことを特徴とする光ディスク装置。
【請求項６】
請求項５に記載の光ディスク装置において、
前記検出回路は、検出した前記クロックのジッタについて、所定の期間当たりの平均値を算出し、この平均値を前記第２の信号として出力する
ことを特徴とする光ディスク装置。
【請求項７】
請求項４または６に記載の光ディスク装置において、
前記検出回路は、前記光ディスクの再生速度に応じて、前記所定の期間を変化させる
ことを特徴とする光ディスク装置。
【請求項８】
請求項１または５に記載の光ディスク装置において、
前記ゲイン制御回路は、前記第２の信号と前記ＰＬＬ回路のオープンループゲインの制御との関係において、ヒステリシス特性を持つ
ことを特徴とする光ディスク装置。
【請求項９】
請求項１または５に記載の光ディスク装置において、
前記光ディスクから読み取られる信号の欠落を検出する欠落検出回路を備え、
前記ゲイン制御回路は、前記欠落検出回路によって欠落が検出されたとき、前記第３の信号を所定の値に設定する
ことを特徴とする光ディスク装置。
【請求項１０】
請求項１または５に記載の光ディスク装置において、
前記ゲイン制御回路は、前記光ディスクの再生速度に応じて、前記第３の信号を変化させる
ことを特徴とする光ディスク装置。
【請求項１１】
請求項１または５に記載の光ディスク装置において、
前記ゲイン制御回路は、前記第３の信号を変化させてから所定の期間、前記第３の信号が示す値を保持する
ことを特徴とする光ディスク装置。
【請求項１２】
請求項１１に記載の光ディスク装置において、
前記ゲイン制御回路は、前記光ディスクの再生速度に応じて、前記所定の期間を変化させる
ことを特徴とする光ディスク装置。
【請求項１３】
請求項１１に記載の光ディスク装置において、
前記ゲイン制御回路は、前記第２の信号によって示された検出量に応じて、前記所定の期間を変化させる
ことを特徴とする光ディスク装置。
【請求項１４】
請求項１または５に記載の光ディスク装置において、
前記ＰＬＬ回路は、前記ゲイン制御回路によって生成された第３の信号に応じて、前記第１の信号と当該ＰＬＬ回路によって抽出されたクロックとの位相比較の頻度を変化させる位相比較器を有する
ことを特徴とする光ディスク装置。
【請求項１５】
請求項１または５に記載の光ディスク装置において、
前記ＰＬＬ回路は、前記ゲイン制御回路によって生成された第３の信号に応じて、出力および吸入する電流量を変化させるチャージポンプ回路を有する
ことを特徴とする光ディスク装置。
【請求項１６】
請求項１または５に記載の光ディスク装置において、
前記ＰＬＬ回路は、前記ゲイン制御回路によって生成された第３の信号に応じて、時定数を変化させるループフィルタ回路を有する
ことを特徴とする光ディスク装置。
【請求項１７】
請求項１または５に記載の光ディスク装置において、
前記ＰＬＬ回路は、前記ゲイン制御回路によって生成された第３の信号に応じて、分周比を変化させる分周器を有する
ことを特徴とする光ディスク装置。
【請求項１８】
請求項１または５に記載の光ディスク装置において、
前記ＰＬＬ回路は、
前記第１の信号と当該ＰＬＬ回路によって抽出されたクロックとの位相比較を行い、この結果を示すデジタル信号を出力する位相比較器と、
前記位相比較器から出力されたデジタル信号に対して、前記ゲイン制御回路によって生成された第３の信号に応じた演算係数で演算を行うデジタル演算回路と、
前記デジタル演算回路の演算結果に基づいて、クロックを生成するクロック発生回路とを有する
ことを特徴とする光ディスク装置。
【請求項１９】
光ディスクに記録された情報を再生する光ディスク装置におけるＰＬＬ回路のオープンループゲインの制御方法であって、
前記光ディスクから読み取られた信号のパターン長の異常を検出する異常パターン検出ステップと、
前記異常パターン検出ステップによって検出された前記パターン長の異常の量が増加するとき、前記ＰＬＬ回路のオープンループゲインを減少させる一方、異常パターン検出ステップによって検出された前記パターン長の異常の量が減少するとき、前記ＰＬＬ回路のオープンループゲインを増加させるゲイン制御ステップとを有する
ことを特徴とするオープンループゲイン制御方法。
【請求項２０】
光ディスクに記録された情報を再生する光ディスク装置におけるＰＬＬ回路のオープンループゲインの制御方法であって、
前記ＰＬＬ回路によって抽出されたクロックのジッタを検出するジッタ検出ステップと、
前記ジッタ検出ステップによって検出された前記クロックのジッタの量が増加するとき、前記ＰＬＬ回路のオープンループゲインを減少させる一方、前記ジッタ検出ステップによって検出された前記クロックのジッタの量が減少するとき、前記ＰＬＬ回路のオープンループゲインを増加させるゲイン制御ステップとを有する
ことを特徴とするオープンループゲイン制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光ディスク装置に関するものであり、特に、光ディスクの記録情報再生に係る信頼性向上の技術に属する。
【０００２】
【従来の技術】
ＣＤプレーヤ、ＣＤ−ＲＯＭドライブ、ＤＶＤプレーヤ、ＤＶＤ−ＲＯＭドライブ、ＭＤプレーヤなどの光ディスク装置には、一般的に、光ディスクから読み取られた再生信号から、この再生信号に同期したクロックを抽出するＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路が設けられている。そして、ＰＬＬ回路によって抽出されたクロックを用いて、再生信号の復号や訂正処理などの信号処理が行われ、最終的に、光ディスクの記録情報が再生される（たとえば、非特許文献１参照）。
【０００３】
【非特許文献１】
中島平太郎・小川博司共著、「図解コンパクトディスク読本」、改訂２版、オーム社、平成５年１２月、ｐ．１４９−１５０
【０００４】
【発明が解決しようとする課題】
光ディスクの信号記録面に傷や汚れなどがあると、再生信号はこの影響を受け、異常をきたす。ところが、従来の光ディスク装置では、異常をきたした、つまり信頼性の低い再生信号についても、ＰＬＬ回路は、正常時と同様のオープンループゲインでクロックを抽出しようと試みる。この結果、抽出されたクロックのジッタが増加してしまい、これにより再生信号の復号エラーが多発し、記録情報が正常に再生できなくなってしまう。
【０００５】
上記問題に鑑み、本発明は、光ディスク装置において、光ディスクの傷や汚れなどに起因する再生信号の復号エラーを低減し、光ディスクの記録情報再生に係る信頼性を向上させることを課題とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明が講じた手段は、光ディスクに記録された情報を再生する光ディスク装置として、前記光ディスクから読み取られた第１の信号からクロックを抽出するＰＬＬ回路と、前記第１の信号のパターン長の異常を検出し、当該検出量を示す第２の信号を出力する検出回路と、前記第２の信号によって示された検出量に応じて第３の信号を生成し、この第３の信号によって、前記ＰＬＬ回路のオープンループゲインを制御するゲイン制御回路とを備えたものとする。ここで、前記ゲイン制御回路は、前記第２の信号によって示された検出量が増加するとき、前記ＰＬＬ回路のオープンループゲインを減少させる一方、前記第２の信号によって示された検出量が減少するとき、前記ＰＬＬ回路のオープンループゲインを増加させるものとする。
【０００７】
この発明によると、光ディスクから読み取られた第１の信号のパターン長の異常が検出回路によって検出され、この検出量を示す第２の信号が出力される。そして、ゲイン制御回路によって、第２の信号によって示された検出量に応じて第３の信号が生成され、この第３の信号によってＰＬＬ回路のオープンループゲインが制御される。ここで、ＰＬＬ回路のオープンループゲインは、第２の信号によって示された検出量が増加するときは減少するように制御される一方、検出量が減少するときは増加するように制御される。これにより、光ディスクの傷や汚れなどの影響により第１の信号に異常をきたした場合には、ＰＬＬ回路のオープンループゲインが減少して、信頼性の低下した第１の信号に追従しにくくなり、抽出されるクロックのジッタの増加を抑制することができる。この結果、ＰＬＬ回路から供給されるクロックが安定し、光ディスクに記録された信号を再生する際の復号エラーが減少し、光ディスクの記録情報再生に係る信頼性が向上する。
【０００８】
好ましくは、前記検出回路は、前記第２の信号について、前記第１の信号のパターン長に応じて重み付けをするものとする。さらに好ましくは、当該検出回路は、前記光ディスクの再生速度に応じて、前記第２の信号の重み付けに係る係数を変化させるものとする。
【０００９】
また、好ましくは、前記光ディスク装置における検出回路は、検出した前記第１の信号のパターン長の異常について、所定の期間当たりの平均値を算出し、この平均値を前記第２の信号として出力するものとする。さらに好ましくは、当該検出回路は、前記光ディスクの再生速度に応じて、前記所定の期間を変化させるものとする。
【００１０】
また、上記課題を解決するために、本発明が講じた手段は、光ディスクに記録された情報を再生する光ディスク装置として、前記光ディスクから読み取られた第１の信号からクロックを抽出するＰＬＬ回路と、前記ＰＬＬ回路によって抽出されたクロックのジッタを検出し、当該検出量を示す第２の信号を出力する検出回路と、前記第２の信号によって示された検出量に応じて第３の信号を生成し、この第３の信号によって、前記ＰＬＬ回路のオープンループゲインを制御するゲイン制御回路とを備えたものとする。ここで、前記ゲイン制御回路は、前記第２の信号によって示された検出量が増加するとき、前記ＰＬＬ回路のオープンループゲインを減少させる一方、前記第２の信号によって示された検出量が減少するとき、前記ＰＬＬ回路のオープンループゲインを増加させるものとする。
【００１１】
この発明によると、ＰＬＬ回路によって抽出されたクロックのジッタが検出回路によって検出され、この検出量を示す第２の信号が出力される。そして、ゲイン制御回路によって、第２の信号によって示された検出量に応じて第３の信号が生成され、この第３の信号によってＰＬＬ回路のオープンループゲインが制御される。ここで、ＰＬＬ回路のオープンループゲインは、第２の信号によって示された検出量が増加するときは減少するように制御される一方、検出量が減少するときは増加するように制御される。これにより、光ディスクの傷や汚れなどの影響により第１の信号に異常をきたし、ＰＬＬ回路によって抽出されるクロックのジッタが増加する場合には、ＰＬＬ回路のオープンループゲインが減少して、信頼性の低下した第１の信号に追従しにくくなり、クロックのジッタの増加を抑制することができる。この結果、ＰＬＬ回路から供給されるクロックが安定し、光ディスクに記録された信号を再生する際の復号エラーが減少し、光ディスクの記録情報再生に係る信頼性が向上する。
【００１２】
好ましくは、前記検出回路は、検出した前記クロックのジッタについて、所定の期間当たりの平均値を算出し、この平均値を前記第２の信号として出力するものとする。さらに好ましくは、当該検出回路は、前記光ディスクの再生速度に応じて、前記所定の期間を変化させるものとする。
【００１３】
一方、本発明に係る光ディスク装置におけるゲイン制御回路は、前記第２の信号と前記ＰＬＬ回路のオープンループゲインの制御との関係において、ヒステリシス特性を持つものであることが好ましい。これにより、第２の信号によって示された検出量が増加するときには、早めにＰＬＬ回路のオープンループゲインを減少させて抽出されるクロックの安定化を図る一方、検出量が減少するときには、早めにオープンループゲインを増加させて定常状態に復帰させるといった制御が可能となる。
【００１４】
また、好ましくは、本発明に係る光ディスク装置は、前記光ディスクから読み取られる信号の欠落を検出する欠落検出回路を備えたものとする。そして、当該光ディスク装置におけるゲイン制御回路は、前記欠落検出回路によって欠落が検出されたとき、前記第３の信号を所定の値に設定するものとする。
【００１５】
また、本発明に係る光ディスク装置におけるゲイン制御回路は、前記光ディスクの再生速度に応じて、前記第３の信号を変化させるものであることが好ましい。
【００１６】
また、本発明に係る光ディスク装置におけるゲイン制御回路は、前記第３の信号を変化させてから所定の期間、前記第３の信号が示す値を保持するものであることが好ましい。さらに好ましくは、当該ゲイン制御回路は、前記光ディスクの再生速度に応じて、前記所定の期間を変化させるものとする。また、さらに好ましくは、当該ゲイン制御回路は、前記第２の信号によって示された検出量に応じて、前記所定の期間を変化させるものとする。
【００１７】
一方、本発明に係る光ディスク装置におけるＰＬＬ回路は、前記ゲイン制御回路によって生成された第３の信号に応じて、前記第１の信号と当該ＰＬＬ回路によって抽出されたクロックとの位相比較の頻度を変化させる位相比較器を有することが好ましい。
【００１８】
また、本発明に係る光ディスク装置におけるＰＬＬ回路は、前記ゲイン制御回路によって生成された第３の信号に応じて、出力および吸入する電流量を変化させるチャージポンプ回路を有することが好ましい。
【００１９】
また、本発明に係る光ディスク装置におけるＰＬＬ回路は、前記ゲイン制御回路によって生成された第３の信号に応じて、時定数を変化させるループフィルタ回路を有することが好ましい。
【００２０】
また、本発明に係る光ディスク装置におけるＰＬＬ回路は、前記ゲイン制御回路によって生成された第３の信号に応じて、分周比を変化させる分周器を有することが好ましい。
【００２１】
上記のように、ＰＬＬ回路を構成する位相比較器、チャージポンプ回路、ループフィルタ回路および分周器のうちのいずれかについて、ゲイン制御回路によって生成される第３の信号に応じてその特性を変化させることにより、ＰＬＬ回路のオープンループゲインを調整することができる。
【００２２】
また、本発明に係る光ディスク装置におけるＰＬＬ回路は、前記第１の信号と当該ＰＬＬ回路によって抽出されたクロックとの位相比較を行い、この結果を示すデジタル信号を出力する位相比較器と、前記位相比較器から出力されたデジタル信号に対して、前記ゲイン制御回路によって生成された第３の信号に応じた演算係数で演算を行うデジタル演算回路と、前記デジタル演算回路の演算結果に基づいて、クロックを生成するクロック発生回路とを有することが好ましい。
【００２３】
一方、上記課題を解決するために、本発明が講じた手段は、光ディスクに記録された情報を再生する光ディスク装置におけるＰＬＬ回路のオープンループゲインの制御方法として、前記光ディスクから読み取られた信号のパターン長の異常を検出する異常パターン検出ステップと、前記異常パターン検出ステップによって検出された前記パターン長の異常の量が増加するとき、前記ＰＬＬ回路のオープンループゲインを減少させる一方、異常パターン検出ステップによって検出された前記パターン長の異常の量が減少するとき、前記ＰＬＬ回路のオープンループゲインを増加させるゲイン制御ステップとを有するものとする。
【００２４】
また、上記課題を解決するために、本発明が講じた手段は、光ディスクに記録された情報を再生する光ディスク装置におけるＰＬＬ回路のオープンループゲインの制御方法として、前記ＰＬＬ回路によって抽出されたクロックのジッタを検出するジッタ検出ステップと、前記ジッタ検出ステップによって検出された前記クロックのジッタの量が増加するとき、前記ＰＬＬ回路のオープンループゲインを減少させる一方、前記ジッタ検出ステップによって検出された前記クロックのジッタの量が減少するとき、前記ＰＬＬ回路のオープンループゲインを増加させるゲイン制御ステップとを有するものとする。
【００２５】
【発明の実施の形態】
本発明の実施の形態について、以下、図面を参照しながら説明する。
【００２６】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る光ディスク装置の構成を示す。本実施形態の光ディスク装置１は、異常パターン検出回路（本発明の検出回路に相当）１０、ゲイン制御回路１１、ＰＬＬ回路１２、欠落検出回路１３、スピンドルモータ１４、光ピックアップ１５、ＲＦアンプ１６、データスライサ１７、サーボコントローラ１８およびドライバ１９を備えている。
【００２７】
ＣＤやＤＶＤなどの光ディスク２０は、スピンドルモータ１４によって回転駆動される。スピンドルモータ１４は、ドライバ１９を介して、サーボコントローラ１８によって制御される。なお、回転速度は、光ディスク２０の再生速度を制御する再生速度制御信号Ｓ５により制御される。光ピックアップ１５は、光ディスク２０にレーザーを照射するとともに、光ディスク２０からの戻り光を検出し、これを電圧値に変換する。
【００２８】
光ピックアップ１５からの出力はＲＦアンプ１６によって増幅され（ＲＦ信号）、データスライサ１７によって２値化される。これにより、光ディスク２０の記録情報が再生信号Ｓ１（本発明の第１の信号に相当）として復元される。そして、後段に設けられる再生信号処理部（図示せず）などによって再生信号Ｓ１に対して復号・訂正処理などが施される。これら処理を行うためには再生信号Ｓ１に同期したクロックが必要になる。このクロックはＰＬＬ回路１２によって生成される（クロックＣＬＫ）。
【００２９】
次に、異常パターン検出回路１０について詳細に説明する。図２は、異常パターン検出回路１０の内部構成を示す。異常パターン検出回路１０は、パターン検出回路１０１、乗算器１０２−ｉ（１≦ｉ≦ｎ）、加算器１０３、積算回路１０４およびタイマー回路１０５を備え、再生信号Ｓ１のパターン長異常を検出し、この検出した量を示す検出信号Ｓ２（本発明の第２の信号に相当）を出力する。たとえば、ＣＤの場合、通常、再生信号Ｓ１には、基本単位の３倍から１１倍の長さのパターンが現れるが、光ディスク２０に傷や汚れなどがあると、これとは異なるパターンが現れる。異常パターン検出回路１０は、このような再生信号Ｓ１のパターン長異常を検出する。なお、正規のパターン長は再生される光ディスク２０の種類によって異なるため、異常パターン検出回路１０は、光ディスク２０の種類に応じて、検出対象となるパターン長を切り換える。
【００３０】
パターン検出回路１０１は、再生信号Ｓ１を入力して異常のパターンを検出し、そのパターン長に応じた信号ＳＰを出力する。信号ＳＰは、乗算器１０２−１〜１０２−ｎによって係数α１〜αｎで重み付けされ、加算器１０３によって加算される。こうして加算器１０３から出力される信号ＳＰ′は、検出されたパターン長異常の量を示すものとなる。
【００３１】
一般的に、再生信号Ｓ１について、光ディスクの傷や汚れなどによって受ける影響が大きいと、検出される異常のパターン長は正規のパターン長から大きく離れる。したがって、係数αｉは、パターン長が長くなるほど大きくなるように設定する。
【００３２】
係数αｉは、再生速度制御信号Ｓ５に応じてその値を変更可能となっている。これにより、光ディスク２０の再生速度の変化にＰＬＬ回路１２のオープンループゲインを追従させることができ、クロックＣＬＫのジッタの増加を抑制することができる。なお、係数αｉは、再生速度制御信号Ｓ５にかかわらず、固定されたものであってもよい。
【００３３】
積算回路１０４は、信号ＳＰ′を入力し、タイマー回路１０５によって指定された所定の期間だけこの信号ＳＰ′を積算し、この積算値を積算期間に応じた値で除算して出力する。すなわち、積算回路１０４は、信号ＳＰ′について、所定の期間当たりの平均値を算出し、この平均値を検出信号Ｓ２として出力する。ここで、積算期間を短くすると、パターン長異常の検出量の変化に即座に反応する検出信号Ｓ２が出力される。逆に、積算期間を長くすると、検出信号Ｓ２は、積算期間におけるほぼ平均値を示すようになり、平滑化される。このように、タイマー回路１０５が指定する所定の期間をさまざまに変えて、光ディスク装置１の特性に適した積算期間を設定することが可能である。
【００３４】
タイマー回路１０５は、再生速度制御信号Ｓ５に応じて、積算回路１０４に対して指定する所定の期間を変更することができる。これにより、光ディスク２０の再生速度の変化にＰＬＬ回路１２のオープンループゲインを追従させることができ、クロックＣＬＫのジッタの増加を抑制することができる。なお、タイマー回路１０５の所定の期間は、再生速度制御信号Ｓ５にかかわらず、固定したものであってもよい。
【００３５】
次に、ゲイン制御回路１１について詳細に説明する。図３は、ゲイン制御回路１１の内部構成を示す。ゲイン制御回路１１は、ゲイン演算回路１１１、制御信号生成回路１１２およびタイマー回路１１３を備え、異常パターン検出回路１０から出力された検出信号Ｓ２に応じて制御信号Ｓ３（本発明の第３の信号に相当）を生成する。この制御信号Ｓ３は、ＰＬＬ回路１２のオープンループゲインの制御に用いられるものである。
【００３６】
ゲイン演算回路１１１は、検出信号Ｓ２に応じてゲイン係数ＧＳを算出する。ここで、ゲイン演算回路１１１に、検出信号Ｓ２とゲイン係数ＧＳとの関係においてヒステリシス特性を持たせ、検出信号Ｓ２が増加するときと減少するときとで算出されるゲイン係数ＧＳが異なるようにする。以下、このヒステリシスについて、ゲイン演算回路１１１の入出力の関係を示す図４のグラフを参照しながら説明する。
【００３７】
検出信号Ｓ２が増加するとき、ゲイン係数ＧＳは、検出信号Ｓ２の値がＥｕｂに達するまで、Ｖｂを維持し、検出信号Ｓ２の値がＥｕｂに達してからＥｕ１に達するまで、Ｖｂから徐々に減少する。検出信号Ｓ２の値がＥｕ１に達したとき、ゲイン係数ＧＳはＶ１（＜Ｖｂ）となる。さらに、ゲイン係数ＧＳは、検出信号Ｓ２の値がＥｕ１に達してからＥｕａに達するまで、Ｖ１から除々に減少し、検出信号Ｓ２の値がＥｕａに達したとき、Ｖａ（＜Ｖ１）となり、以後この値を維持する。
【００３８】
検出信号Ｓ２が減少に転じると、ゲイン係数ＧＳは、検出信号Ｓ２の値がＥｄａ（＞Ｅｕａ）に達するまで、Ｖａを維持し、検出信号Ｓ２の値がＥｄａに達してからＥｄ１（＞Ｅｕ１）に達するまで、Ｖａから徐々に増加する。検出信号Ｓ２の値がＥｄ１に達したとき、ゲイン係数ＧＳはＶ１（＞Ｖａ）となる。さらに、ゲイン係数ＧＳは、検出信号Ｓ２の値がＥｄ１に達してからＥｄｂ（＞Ｅｕｂ）に達するまで、Ｖ１から除々に増加し、検出信号Ｓ２の値がＥｄｂに達したとき、Ｖｂ（＞Ｖ１）となり、以後この値を維持する。すなわち、検出信号Ｓ２が減少するときは、増加するときよりも早くゲイン係数ＧＳは増加する。換言すると、検出信号Ｓ２が増加するときは、減少するときよりも早くゲイン係数ＧＳは減少する。
【００３９】
このように、ゲイン演算回路１１１にヒステリシス特性を持たせることにより、光ディスク２０の傷や汚れのある箇所が再生される場合には、ＰＬＬ回路１２のオープンループゲインを早めに減少させる一方、傷や汚れのある箇所を脱して正常な箇所が再生される場合には、ＰＬＬ回路１２のオープンループゲインを早めに増加させて、早めに正常な状態に復帰させることができる。
【００４０】
制御信号生成回路１１２は、ゲイン演算回路１１１から出力されたゲイン係数ＧＳに応じて制御信号Ｓ３を生成する。また、制御信号生成回路１１２は、欠落検出回路１３から出力される欠落信号Ｓ４を入力すると、ゲイン係数ＧＳにかかわらず制御信号Ｓ３を所定の値に設定する。ここで、欠落検出回路１３は、ＲＦアンプ１６から出力されるＲＦ信号を監視し、欠落（ドロップアウト）を検出すると欠落信号Ｓ４を出力するものである。なお、欠落検出回路１３は省略することが可能である。
【００４１】
本実施形態では、制御信号Ｓ３は、信号Ｓ１１、Ｓ１２およびＳ１３、信号Ｓ２１、Ｓ２２およびＳ２３、信号Ｓ３１、Ｓ３２およびＳ３３、ならびに信号Ｓ４１、Ｓ４２およびＳ４３からなるものとする。ゲイン係数ＧＳと制御信号Ｓ３との関係の具体例については後述する。
【００４２】
また、制御信号生成回路１１２は、再生速度制御信号Ｓ５に応じて、制御信号Ｓ３を変更することができるようになっている。具体的には、光ディスク２０の再生速度が速くなるに従って、ＰＬＬ回路１２のゲインを高めるように制御信号Ｓ３を変更する。これにより、再生速度の速い再生信号Ｓ１に対するＰＬＬ回路１２の応答性が向上し、光ディスク２０に記録された情報をより正確に読み出すことができるようになる。
【００４３】
また、制御信号生成回路１１２は、制御信号Ｓ３が変化してから、タイマー回路１１３によって指定された所定の期間、その値を維持するようになっている。これにより、たとえば、光ディスク２０における傷や汚れなどが連続するなど、再生信号Ｓ１に異常をきたすような場合に、事前にＰＬＬ回路１２のオープンループゲインを所定の期間だけ低減して、クロックＣＬＫのジッタの増加を抑制することができる。
【００４４】
光ディスク２０の傷や汚れなどによる影響が連続的であるか否かは、検出信号Ｓ２から予測することができる。すなわち、検出信号Ｓ２が増加を続ける場合には、傷や汚れなどによる影響が連続的であると考えられる。タイマー回路１１３は、検出信号Ｓ２を入力して、傷や汚れなどによる影響が連続的であると予測できる場合には、制御信号生成回路１１２に対して指定する所定の期間を長くする。これにより、光ディスク２０における傷や汚れなどによる影響が連続する場合などに、より長い期間、ＰＬＬ回路１２のオープンループゲインを低減することができる。
【００４５】
また、再生速度の違いにより、光ディスク２０の傷や汚れなどによる影響が連続する時間も当然違ってくるため、タイマー回路１１３は、再生速度制御信号Ｓ５に応じて、制御信号生成回路１１２に対して指定する所定の期間を変更することができるようになっている。具体的には、タイマー回路１１３が指定する所定の期間として、光ディスク２０の再生速度の逆数を与えるものとする。このように、光ディスク２０の再生速度に応じて、タイマー回路１１３が指定する所定の期間を変化させることにより、光ディスク２０の傷や汚れなどに起因するクロックＣＬＫのジッタの増加を抑制することができる。
【００４６】
次に、ＰＬＬ回路１２について詳細に説明する。図５は、ＰＬＬ回路１２の内部構成を示す。ＰＬＬ回路１２は、位相比較器１２１、チャージポンプ回路１２２、ループフィルタ回路１２３、電圧制御型発振器（ＶＣＯ）１２４および分周器１２５を備え、再生信号Ｓ１からクロックＣＬＫを抽出する。
【００４７】
位相比較器１２１は、再生信号Ｓ１とクロックＣＬＫとの位相比較を行い、その位相差に応じて、信号ＵＰおよびＤＮを出力する。本実施形態では、信号ＵＰは、再生信号Ｓ１の立ち上がりまたは立ち下がりエッジから当該エッジの次に発生するクロックＣＬＫの立ち上がりエッジまでの期間、活性化状態となるものとする。また、信号ＤＮは、信号ＵＰが非活性化状態となった後、クロックＣＬＫが非活性状態となる期間、活性化状態となるものとする。もちろん、信号ＵＰおよびＤＮの定義の仕方は、これ以外にさまざまなものが可能である。
【００４８】
また、位相比較器１２１は、ゲイン制御回路１１から出力される制御信号Ｓ３（より具体的には、信号Ｓ１１〜Ｓ１３）に応じて位相比較の頻度を変化させる。この点について、図６のタイミングチャートを参照しながら説明する。
【００４９】
まず、制御信号Ｓ３について（Ｓ１１，Ｓ１２，Ｓ１３）＝（１，１，１）のとき、位相比較器１２１は、再生信号Ｓ１の立ち上がりおよび立ち下がりのエッジごとに信号ＵＰおよびＤＮを出力する。次に、（Ｓ１１，Ｓ１２，Ｓ１３）＝（１，１，０）のとき、位相比較器１２１は、再生信号Ｓ１の１エッジおきに、すなわち立ち上がりエッジごとまたは立ち下りエッジごとに信号ＵＰおよびＤＮを出力する。そして、（Ｓ１１，Ｓ１２，Ｓ１３）＝（１，０，０）のとき、位相比較器１２１は、再生信号Ｓ１の２エッジおきに信号ＵＰおよびＤＮを出力する。
【００５０】
チャージポンプ回路１２２は、電流出力用の電流源２０１（電流量Ｉ１）、２０２（電流量Ｉ２）および２０３（電流量Ｉ３）、ならびに電流吸入用の電流源２０４（電流量Ｉ１）、２０５（電流量Ｉ２）および２０６（電流量Ｉ３）を備え、位相比較器１２１から出力される信号ＵＰおよびＤＮのそれぞれに応じて、活性化した信号ＵＰと信号ＤＮとの差、すなわち再生信号Ｓ１とクロックＣＬＫとの位相差に応じた電流を出力および吸入する。
【００５１】
電流源２０１〜２０３は、制御信号Ｓ３（より具体的には、信号Ｓ３１〜Ｓ３３）によって制御されるスイッチ２０７、２０８および２０９によって、それぞれ独立して選択的に回路接続される。同様に、電流源２０４〜２０６は、信号Ｓ３１〜Ｓ３３によって制御されるスイッチ２１１、２１２および２１３によって、それぞれ独立して選択的に回路接続される。具体的には、制御信号Ｓ３について（Ｓ３１，Ｓ３２，Ｓ３３）＝（１，１，１）のとき、電流量はＩ１＋Ｉ２＋Ｉ３となり、（Ｓ３１，Ｓ３２，Ｓ３３）＝（１，１，０）のとき、電流量はＩ１＋Ｉ２となり、（Ｓ３１，Ｓ３２，Ｓ３３）＝（１，０，０）のとき、電流量はＩ１となる。また、（Ｓ３１，Ｓ３２，Ｓ３３）＝（０，０，０）のとき、チャージポンプ回路１２２は電流を出力および吸入しないオープン状態となる。
【００５２】
上記のように決定された合計電流は、信号ＵＰによって制御されるスイッチ２１０および信号ＤＮによって制御されるスイッチ２１４によって回路接続され、チャージポンプ回路１２２から出力および吸入される。このように、チャージポンプ回路１２２は、信号Ｓ３１〜Ｓ３３を適宜制御することによって、出力および吸入する電流量を変化させることができる。
【００５３】
上記のチャージポンプ回路１２２の構成はあくまでも一例であって、これ以外にも、たとえば、各スイッチの挿入箇所を違えるなどの別のさまざまな構成が可能である。構成の違いはあっても、信号Ｓ３１〜Ｓ３３によって電流量を変化させるチャージポンプ回路であれば、本発明による効果を奏することができる。
【００５４】
ループフィルタ回路１２３は、並列に配置された抵抗３０１（抵抗値Ｒ１）、３０２（抵抗値Ｒ２）および３０３（抵抗値Ｒ３）ならびに抵抗３０１〜３０３に直列に接続されたキャパシタ３０４を備え、抵抗３０１〜３０３およびキャパシタ３０４によって定まる時定数で、チャージポンプ回路１２２から出力および吸入された電流を積分（平滑化）し、制御電圧Ｖｃｔを出力する。
【００５５】
抵抗３０１〜３０３は、制御信号Ｓ３（より具体的には、信号Ｓ４１〜Ｓ４３）によって制御されるスイッチ３０５、３０６および３０７によって、それぞれ独立して選択的に回路接続される。そして、スイッチ３０５〜３０７によって回路接続された抵抗３０１〜３０３の合成抵抗値によって、ループフィルタ回路１２３の時定数が定まる。具体的には、制御信号Ｓ３について（Ｓ４１，Ｓ４２，Ｓ４３）＝（１，１，１）のとき、合成抵抗値はＲ１／／Ｒ２／／Ｒ３（Ｒ１、Ｒ２およびＲ３の並列接続）となり、（Ｓ４１，Ｓ４２，Ｓ４３）＝（１，１，０）のとき、合成抵抗値はＲ１／／Ｒ２（Ｒ１およびＲ２の並列接続）となり、（Ｓ４１，Ｓ４２，Ｓ４３）＝（１，０，０）のとき、合成抵抗値はＲ１となる。また、（Ｓ４１，Ｓ４２，Ｓ４３）＝（０，０，０）のとき、ループフィルタ回路１２３によるフィルタリングは行われない。このように、信号Ｓ４１〜Ｓ４３を適宜制御することによって、ループフィルタ回路１２３の時定数を変化させることができる。
【００５６】
上記のループフィルタ回路１２３の構成はあくまでも一例であって、これ以外にも、たとえば、並列に配列された複数のキャパシタを選択的に回路接続するなどの別のさまざまな構成が可能である。構成の違いはあっても、信号Ｓ４１〜Ｓ４３によって時定数を変化させるループフィルタ回路であれば、本発明による効果を奏することができる。
【００５７】
ＶＣＯ１２４は、ループフィルタ回路１２３から出力された制御電圧Ｖｃｔに応じた周波数のクロックＣＬＫ０を発生させる。
【００５８】
分周器１２５は、制御信号Ｓ３（より具体的には、信号Ｓ２１〜Ｓ２３）に応じて分周比を変化させ、ＶＣＯ１２４から出力されたクロックＣＬＫ０を分周し、クロックＣＬＫを出力する。具体的には、制御信号Ｓ３について（Ｓ２１，Ｓ２２，Ｓ２３）＝（１，１，１）のとき、分周比は１（分周しないに等しい状態）となり、（Ｓ２１，Ｓ２２，Ｓ２３）＝（１，１，０）のとき、分周比は２（２分周）となり、（Ｓ２１，Ｓ２２，Ｓ２３）＝（１，０，０）のとき、分周比は３（３分周）となる。
【００５９】
次に、ＰＬＬ回路１２のオープンループゲインの調整について詳細に説明する。
【００６０】
一般に、ＰＬＬ回路１２のオープンループゲインは、位相比較器１２１の位相比較頻度、チャージポンプ回路１２２の電流量、ループフィルタ回路１２３の合成抵抗値（すなわち、時定数）に比例して、また、分周器１２５の分周比に反比例して増大する。この関係を考慮して、制御信号Ｓ３とＰＬＬ回路１２のオープンループゲインの制御レベルとを対応付ける。
【００６１】
図７は、制御信号Ｓ３とＰＬＬ回路１２のオープンループゲインの制御レベルとの対応表を示す。同表からわかるように、位相比較頻度、電流量および合成抵抗値が小さくなるに従って、また、分周比が大きくなるに従って、制御レベルが大きくなるようにする。そして、制御レベルが大きくなるに従って、ＰＬＬ回路１２のオープンループゲインは減少する（図８に示した制御レベルごとのＰＬＬ回路１２のオープンループゲインの特性を示すグラフ参照）。
【００６２】
なお、ゲイン制御回路１３は、欠落検出回路１３から欠落信号Ｓ４を入力したとき、または、検出信号Ｓ２の値が極端に大きく、閾値Ｔｈを超えるとき、信号Ｓ３１〜Ｓ３３をすべてゼロにする（制御レベル∞）。これにより、ループフィルタ回路１２３の出力が固定され、クロックＣＬＫの周波数が固定される。結果として、信頼性の低い再生信号Ｓ１によって影響を受けることなく、安定したクロックＣＬＫが出力される。このとき、信号Ｓ１１〜Ｓ１３、信号Ｓ３１〜Ｓ３３および信号Ｓ４１〜Ｓ４３は、たとえば、それまでの値を保持するなど、任意の値でよい。同表においては、これを「Ｋ」として表示している。
【００６３】
ところで、光ディスク２０の傷や汚れなどの箇所が再生される場合、ＲＦ信号が乱れ、検出信号Ｓ２は増大する。そして、傷や汚れの箇所を脱すると、検出信号Ｓ２は減少し、元のレベルに落ち着く。図９は、このような検出信号Ｓ２の変化の様子を示すグラフである。検出信号Ｓ２の変化に対する、ゲイン制御回路１１内部におけるゲイン係数ＧＳの変化については、図４で既に説明した通りである。ここでは、ゲイン係数ＧＳと制御信号Ｓ３との関係について説明する。
【００６４】
まず、図９において時刻ｔ１までは、検出信号Ｓ２の値はＥｕｂ以下であり、異常パターンの検出量は正常な範囲内に収まっている。このときのゲイン係数ＧＳはＶｂであり（ＧＳ＝Ｖｂ）、ＰＬＬ回路１２のオープンループゲインの制御レベルは、対応表からわかるように“１”となる。なお、制御レベル１は、ＰＬＬ回路１２の定常状態に該当する。
【００６５】
次に、時刻ｔ１から時刻ｔ２までは、検出信号Ｓ２の値は、Ｅｕｂを超え、かつ、Ｅｕ１以下である。このときのゲイン係数ＧＳはＶｂからＶ１の範囲にあり（Ｖ１≦ＧＳ＜Ｖｂ）、ＰＬＬ回路１２のオープンループゲインの制御レベルは、対応表からわかるように“２”となる。
【００６６】
そして、時刻ｔ２を過ぎ、時刻ｔ３に、検出信号Ｓ２は極大となる。時刻ｔ３を過ぎると検出信号Ｓ２は減少に転じ、時刻ｔ４にＥｄ１となる。この時刻ｔ２から時刻ｔ４までの間は、ゲイン係数ＧＳはＶ１からＶａの範囲にあり（Ｖａ≦ＧＳ＜Ｖ１）、ＰＬＬ回路１２のオープンループゲインの制御レベルは、対応表からわかるように“３”となる。
【００６７】
続いて、時刻ｔ４から時刻ｔ５までは、検出信号Ｓ２の値は、Ｅｄ１を下回り、かつ、Ｅｄｂよりも大きい。このときのゲイン係数ＧＳはＶｂからＶ１の範囲にあり（Ｖ１≦ＧＳ＜Ｖｂ）、ＰＬＬ回路１２のオープンループゲインの制御レベルは、対応表からわかるように“２”となる。
【００６８】
そして、時刻ｔ５を過ぎると、検出信号Ｓ２の値はＥｄｂ以下となる。このときのゲイン係数ＧＳはＶｂであり（ＧＳ＝Ｖｂ）、ＰＬＬ回路１２のオープンループゲインの制御レベルは、対応表からわかるように“１”となり、定常状態に復帰する。
【００６９】
以上、本実施形態によると、光ディスク２０の傷や汚れなどの影響により、再生信号Ｓ１に異常をきたした場合、再生信号Ｓ１のパターン長異常の検出量に応じて、ＰＬＬ回路１２のオープンループゲインを調整することができる。これにより、信頼性の低い再生信号Ｓ１に対してＰＬＬ回路１２を追従させにくくすることができ、ＰＬＬ回路１２によって生成されるクロックＣＬＫのジッタの増加を抑制し、安定したクロックＣＬＫを供給することができる。結果として、再生信号Ｓ１の復号エラーが減少し、光ディスク２０の記録情報再生に係る信頼性を向上させることができる。
【００７０】
なお、ＰＬＬ回路１２において、位相比較器１２１、チャージポンプ回路１２２、ループフィルタ回路１２３および分周器１２５のすべてについて、制御信号Ｓ３によって制御可能にする必要はない。これらのうち少なくとも一つを制御信号Ｓ３によって制御することにより、ＰＬＬ回路１２のオープンループゲインを調整することができる。
【００７１】
また、上記説明では、ＰＬＬ回路１２のオープンループゲインの制御レベルを３段階（制御レベル∞を除く）としたが、さらに細かく設定することもできる。たとえば、図１０に示すように、ゲイン係数ＧＳについて、ＶａとＶｂとの間に、Ｖ１からＶ７までの７つの中間値を設ける。そして、これら中間値を用いて、図１１に示すように、位相比較頻度、分周比、電流量および合成抵抗値を適宜組み合わせて、制御レベル１から制御レベル９までを設定する。これにより、より細かくＰＬＬ回路１２のオープンループゲインを調整することができる。
【００７２】
（第２の実施形態）
図１２は、本発明の第２の実施形態に係る光ディスク装置の構成図である。本実施形態の光ディスク装置１′は、第１の実施形態に係る光ディスク装置１における異常パターン検出回路１０に代えてジッタ検出回路１０′（本発明の検出回路に相当）と、光ディスク装置１におけるＰＬＬ回路１２とは構成の異なるＰＬＬ回路１２′とを備えている。光ディスク装置１における構成要素と同様のものについては、図１に付した符号で参照してその詳細な説明は省略し、以下、ジッタ検出回路１０′およびＰＬＬ回路１２′についてのみ説明する。
【００７３】
ジッタ検出回路１０′は、クロックＣＬＫのジッタを検出し、その検出量を示す検出信号Ｓ２をゲイン制御回路１１に出力する。クロックＣＬＫのジッタとＲＦ信号の乱れとの相関関係は、図９に示した検出信号Ｓ２とＲＦ信号の乱れとの相関関係とほぼ等しい。すなわち、光ディスク２０の傷や汚れなどの箇所が再生される場合にＲＦ信号が乱れると、クロックＣＬＫのジッタは増加し、傷や汚れの箇所を脱すると、ジッタは減少して元のレベルに落ち着く。したがって、クロックＣＬＫのジッタを検出し、この検出したジッタの量に応じて、上述したのと同様にＰＬＬ回路１２′のオープンループゲインを調整することができる。
【００７４】
次に、ＰＬＬ回路１２′について詳細に説明する。図１３は、ＰＬＬ回路１２′の内部構成を示す。ＰＬＬ回路１２′は、位相比較器１２１′、デジタル演算回路１２６、クロック発生回路１２７および分周器１２５を備え、再生信号Ｓ１からクロックＣＬＫを抽出する。第１の実施形態に係るＰＬＬ回路１２におけるチャージポンプ回路１２２、ループフィルタ回路１２３およびＶＣＯ１２４は、いずれもアナログ信号を処理するアナログ回路で実現されるのに対して、本実施形態のＰＬＬ回路１２′は、再生信号Ｓ１とクロックＣＬＫとの位相比較の結果を受けて、クロックＣＬＫの生成するまで、デジタル信号処理を行うデジタル方式の回路構成となっている。
【００７５】
位相比較器１２１′は、再生信号Ｓ１とクロックＣＬＫとの位相比較を行い、この結果を示すデジタル信号Ｓ６を出力する。このとき、ゲイン制御回路１１から出力された制御信号Ｓ３（より具体的には、信号Ｓ１１〜Ｓ１３）に従って、位相比較の頻度を切り換える。
【００７６】
デジタル演算回路１２６は、位相比較器１２１′から出力されたデジタル信号Ｓ６を入力し、信号Ｓ７を出力する。このとき、制御信号Ｓ３（より具体的には、信号Ｓ３１〜Ｓ３３）に応じて、内部の演算係数などを変化させ、デジタル信号Ｓ６に対してデジタル演算を行って、信号Ｓ７を生成する。
【００７７】
クロック発生回路１２７は、デジタル演算回路１２６から出力された信号Ｓ７に基づいて、クロックＣＬＫ０を生成する。そして、クロックＣＬＫ０は、分周器１２５によって分周され、クロックＣＬＫが生成される。この分周器１２５の動作については、上述した通りである。
【００７８】
以上、本実施形態によると、ＰＬＬ回路１２′によって生成されたクロックＣＬＫのジッタに基づいて、ＰＬＬ回路１２′のオープンループゲインを調整することができる。
【００７９】
なお、本実施形態の光ディスク装置１′において、ＰＬＬ回路１２′に代えて第１の実施形態に係るＰＬＬ回路１２を設けてもよい。また、これとは逆に、第１の実施形態の光ディスク装置１において、ＰＬＬ回路１２に代えて本実施形態に係るＰＬＬ回路１２′を設けてもよい。
【００８０】
また、ＰＬＬ回路１２′において、位相比較器１２１′、デジタル演算回路１２６および分周器１２５のすべてについて、制御信号Ｓ３によって制御可能にする必要はない。これらのうち少なくとも一つを制御信号Ｓ３によって制御することにより、ＰＬＬ回路１２′のオープンループゲインを調整することができる。
【００８１】
【発明の効果】
以上説明したように、本発明によると、光ディスク装置において、光ディスクの傷や汚れなどに起因して光ディスクから読み取られた再生信号に乱れが生じる場合に、当該光ディスク装置におけるＰＬＬ回路のオープンループゲインを減少させ、当該再生信号から当該ＰＬＬ回路によって抽出されるクロックのジッタの増加を抑制し、安定したクロックを供給することができる。これにより、再生信号の復号エラーを低減することができ、光ディスクの記録情報再生に係る信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る光ディスク装置の構成図である。
【図２】図１の光ディスク装置における異常パターン検出回路の構成図である。
【図３】図１の光ディスク装置におけるゲイン制御回路の構成図である。
【図４】図３のゲイン制御回路におけるゲイン演算回路の入出力の関係を示すグラフである。
【図５】図１の光ディスク装置におけるＰＬＬ回路の構成図である。
【図６】図５のＰＬＬ回路における位相比較器の動作を示すタイミングチャートである。
【図７】図３のゲイン制御回路から出力される制御信号と図５のＰＬＬ回路のオープンループゲインの制御レベルとの対応表である。
【図８】図５のＰＬＬ回路のオープンループゲインの制御レベルごとの特性を示すグラフである。
【図９】光ディスクの傷や汚れのある箇所を再生する場合におけるＲＦ信号および検出信号の変化の様子を示すグラフである。
【図１０】より細かく設定されたゲイン演算回路の入出力の関係を示すグラフである。
【図１１】ゲイン制御回路から出力される制御信号とより細かく設定されたＰＬＬ回路のオープンループゲインの制御レベルとの対応表である。
【図１２】本発明の第２の実施形態に係る光ディスク装置の構成図である。
【図１３】図１２の光ディスク装置におけるＰＬＬ回路の構成図である。
【符号の説明】
１，１′  光ディスク装置
２０  光ディスク
１２，１２′  ＰＬＬ回路
１０  異常パターン検出回路（検出回路）
１０′  ジッタ検出回路（検出回路）
１１  ゲイン制御回路
１３  欠落検出回路
１２１，１２１′  位相比較器
１２２  チャージポンプ回路
１２３  ループフィルタ回路
１２５  分周器
１２６  デジタル演算回路
１２７  クロック発生回路
ＣＬＫ  クロック（ＰＬＬ回路によって抽出されたクロック）
Ｓ１  再生信号（第１の信号）
Ｓ２  検出信号（第２の信号）
Ｓ３  制御信号（第３の信号）
Ｓ６  デジタル信号
【図１】
2004234808.tif 000003
【図２】
2004234808.tif 000004
【図３】
2004234808.tif 000005
【図４】
2004234808.tif 000006
【図５】
2004234808.tif 000007
【図６】
2004234808.tif 000008
【図７】
2004234808.tif 000009
【図８】
2004234808.tif 000010
【図９】
2004234808.tif 000011
【図１０】
2004234808.tif 000012
【図１１】
2004234808.tif 000013
【図１２】
2004234808.tif 000014
【図１３】
2004234808.tif 000015