(57)【要約】【課題】正規化処理に要するメモリとデインターリーブ処理に要するメモリの使用を抑制することができるとともに、データ転送に伴う消費電流を削減することができるデータ処理装置を提供する。【解決手段】第１データ記憶手段３０１に記憶された処理対象のデータ系列を正規化手段３０３で正規化し、正規化したデータ系列を、入れ替えパターン記憶手段３０４に記憶された入れ替えパターンを用いてアドレス生成手段３０５で生成された出力先アドレス値に従って第２データ記憶手段３０２に書き込む。これにより、正規化処理に要するメモリとデインターリーブ処理に要するメモリ数を抑制できる。また、メモリ数を抑制することでデータ転送回数が少なくなり、省電力化が可能となる。【選択図】      図２
2004234209.tif 000002
【特許請求の範囲】
【請求項１】
正規化及びデインターリーブを行う処理対象データ系列を格納する第１データ記憶手段と、前記第１データ記憶手段に格納された処理対象データ系列に対して正規化を行う正規化手段と、デインターリーブを行うための列の入れ替えパターンを記憶した入れ替えパターン記憶手段と、正規化及びデインターリーブ処理後のデータを格納する第２データ記憶手段と、前記入れ替えパターン記憶手段に記憶された列の入れ替えパターンを用いて正規化後の処理対象データ系列夫々の出力先アドレス値を生成するアドレス生成手段と、前記アドレス生成手段で生成された前記正規化後の処理対象データ系列夫々の出力先アドレス値で当該データ系列夫々を前記第２データ記憶手段に格納する制御を行う制御手段と、を具備することを特徴とするデータ処理装置。
【請求項２】
請求項１に記載のデータ処理装置を具備することを特徴とする復号装置。
【請求項３】
請求項２に記載の復号装置を具備することを特徴とする無線装置。
【請求項４】
第１メモリに格納された処理対象データ系列に対して正規化を行う正規化ステップと、デインターリーブに用いる列の入れ替えパターンを用いて正規化後の処理対象データ系列夫々の出力先アドレス値を生成するアドレス生成ステップと、生成された前記正規化後の処理対象データ系列夫々の出力先アドレス値で当該データ系列夫々を第２メモリに格納する制御を行う制御ステップと、を具備することを特徴とするデータ処理プログラム。
【請求項５】
第１メモリに格納された処理対象データ系列に対して正規化を行い、次いでデインターリーブに用いる列の入れ替えパターンを用いて正規化後の処理対象データ系列夫々の出力先アドレス値を生成し、次いで生成された前記正規化後の処理対象データ系列夫々の出力先アドレス値で当該データ系列夫々を第２メモリに格納する制御を行うことを特徴とするデータ処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、無線装置の復号装置に用いて好適なデータ処理装置及びデータ処理方法に関する。
【０００２】
【従来の技術】
従来、移動通信端末や基地局装置が送信時に符号化処理した送信データ系列における伝送路上での誤りは、ランダム（平均的）に生じるより寧ろバースト（局所）的に生じる傾向がある。バースト的な誤りが生じた場合、その誤りが誤り訂正能力を超えていると、訂正しきれない誤りが残ってしまうことになる。このようなことが起きないようにするために、伝送路で生じた誤りを分散させ、またデータ系列の重み付けを均一にして受信側において誤り訂正処理を実行し得る必要がある。
【０００３】
そこで、従来の移動通信端末や基地局装置には、送信時に当該データを符号化することにより得られた送信データ系列をインターリーブ処理（データ系列の並べ換え）を行うことにより、受信側で受信した信号のバースト的な誤りをランダムな誤りに変換できるようにし、また正規化処理を行うことにより、受信した信号の重み付けを一律にすることで誤り訂正可能にしたものがある。
【０００４】
インターリーブ処理は一般に、インターリーブ処理回路の内部メモリ（マトリクス）にデータを所定の書き込み順序で格納し、格納後当該書き込み順序とは異なる読み出し順序で読み出すことにより、各データの順番をランダムに並べ換えることにより実現している。また、受信時においては、受信した受信信号をデインターリーブ処理（並べ換えたデータ系列をもとに戻す処理）を行うことにより、デインターリーブ処理回路の内部メモリ（マトリクス）に送信時と同じ読み出し順序で格納し、格納後当該書き込み順序とは異なる読み出し順序で読み出すことにより、各データ系列の順番を戻すことで実現している（例えば、非特許文献１参照）。また、正規化処理は、受信した各データを所定の分だけシフトさせることで実現している。なお、例えば、特許文献１には、軟出力復号回路及びインターリーバが、それぞれ、通常の軟出力復号処理及びインターリーブ処理を行うモードと、当該軟出力復号回路のみが通常の軟出力復号処理を行うモードと、当該インターリーバのみが通常のインターリーブ処理を行うモードとを実現するような復号装置が開示されている。
【０００５】
【非特許文献１】
３ＧＰＰ  Ｔｅｃｈｎｉｃａｌ  Ｓｐｅｃｉｆｉｃａｔｉｏｎ  ：  ３ＧＰＰ  ＴＳ  ２５．  ２１２  Ｖ  ３．  ８．  ０  Ｄｅｃ．，２００１
【特許文献１】
特開２００２−７６９１１号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のデータ処理方法においては、次のような問題がある。例えば“非特許文献１”で開示されたように、ｍ行×ｎ列のマトリクスで、かつ列の入れ替えを行うデインターリーブ処理において、処理するデータ数分の内部メモリ（マトリクス）を入出力のメモリとは別に確保する必要がある。また、正規化処理においては、正規化処理後のデータを格納するためのメモリが必要となる。このためデータ数に応じたメモリを備えなければならず、データの転送回数が多くなり、その制御に膨大な量の電流を消費してしまう。
【０００７】
以下、この問題の具体例について、図４を参照して説明する。図４は、処理対象のデータ系列に対して、一般的に知られている正規化処理及びデインターリーブ処理を行うデータ処理装置の構成を示すブロック図である。この図において、データ処理装置は、データ系列を格納する第１データ記憶部４０１、正規化処理を行う正規化部４０２、正規化処理後のデータを格納するための正規化後出力記憶部４０３、デインターリーブ処理を行うための一時記憶部４０４（ここでは６行４列のマトリクスとする）、デインターリーブ処理後のデータを格納する第２データ記憶部４０５、正規化部４０２と一時記憶部４０４と第２データ記憶部４０５にデータを格納するための制御を行う制御部４０６、で構成されている。
【０００８】
この図に示すように、第１データ記憶部４０１に格納された処理対象のデータ数が２４で、この第１データ記憶部４０１より出力されるデータを０，１，２，３，…２２，２３とする。制御部４０６は、これらのデータを正規化処理するために正規化部４０２に入力する。正規化部４０２では、入力されたデータを所定分だけシフトする。シフト処理後のデータ系列は正規化後出力記憶部４０３に格納される。
【０００９】
次に、制御部４０６は、正規化後出力記憶部４０３に格納されたデータ系列をデインターリーブ処理するために、６行４列のマトリクスを表す一時記憶部４０４に図に示す▲１▼、▲２▼、▲３▼、▲４▼の順に書き込む。一時記憶部４０４にデータを書き込んだ後、当該データを読み出すときは、行方向から図に示すａ、ｂ、ｃ、ｄ、ｅ、ｆの順に読み出す。このとき、各行を図に示す▲１▼、▲３▼、▲２▼、▲４▼の順番に読み出す。そして、読み出したデータを第２データ記憶部４０５に格納する。例えば、行ａはデータ０、データ１２、データ６、データ１８と読み出す。また、行ｂはデータ１、データ１３、データ７、データ１９と読み出す。
【００１０】
このように、データ系列に対して正規化処理及びデインターリーブ処理を行うためには、処理するデータ数に応じた正規化処理後の出力用メモリ即ち正規化後出力記憶部４０３と、デインターリーブ処理に要する一時記憶部４０４とを備えなければならず、必要な記憶容量が増大する。また、使用するメモリ数が多いことからデータの転送回数が多くなり、その制御に膨大な量の電流を消費してしまう。
【００１１】
本発明は、係る点に鑑みてなされたものであり、正規化処理に要するメモリとデインターリーブ処理に要するメモリの使用を抑制することができるとともに、データ転送に伴う消費電流を削減することができるデータ処理装置及びデータ処理方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
請求項１に係る発明のデータ処理装置は、正規化及びデインターリーブを行う処理対象データ系列を格納する第１データ記憶手段と、前記第１データ記憶手段に格納された処理対象データ系列に対して正規化を行う正規化手段と、デインターリーブを行うための列の入れ替えパターンを記憶した入れ替えパターン記憶手段と、正規化及びデインターリーブ処理後のデータを格納する第２データ記憶手段と、前記入れ替えパターン記憶手段に記憶された列の入れ替えパターンを用いて正規化後の処理対象データ系列夫々の出力先アドレス値を生成するアドレス生成手段と、前記アドレス生成手段で生成された前記正規化後の処理対象データ系列夫々の出力先アドレス値で当該データ系列夫々を前記第２データ記憶手段に格納する制御を行う制御手段と、を具備することを特徴とする。
【００１３】
この構成によれば、従来のデータ処理装置で必要とした正規化処理に用いるメモリとデインターリーブ処理に用いるメモリを必要としないので、データを記憶させるメモリ数を大幅に削減することができる。また、メモリ数を大幅に削減できることから、省電力化を図ることもできる。
【００１４】
請求項２に係る発明の復号装置は、請求項１に係る発明のデータ処理装置を具備することを特徴とする。
【００１５】
この構成によれば、使用するメモリ数が少なく、かつ消費電流が少ない復号装置を実現することができる。
【００１６】
請求項３に係る発明の無線装置は、請求項２に係る発明の復号装置を具備することを特徴とする。
【００１７】
この構成によれば、使用するメモリ数が少なく、かつ消費電流が少ない無線装置を実現することができる。
【００１８】
請求項４に係る発明のデータ処理プログラムは、第１メモリに格納された処理対象データ系列に対して正規化を行う正規化ステップと、デインターリーブに用いる列の入れ替えパターンを用いて正規化後の処理対象データ系列夫々の出力先アドレス値を生成するアドレス生成ステップと、生成された前記正規化後の処理対象データ系列夫々の出力先アドレス値で当該データ系列夫々を第２メモリに格納する制御を行う制御ステップと、を具備することを特徴とする。
【００１９】
このプログラムによれば、最小限のメモリ数で処理対象データ系列に対して正規化及びデインターリーブ処理を行うことができるデータ処理装置を実現できる。また、最小限のメモリ数で済むことから、省電力化を図ることも可能である。
【００２０】
請求項５に係る発明のデータ処理方法は、第１メモリに格納された処理対象データ系列に対して正規化を行い、次いでデインターリーブに用いる列の入れ替えパターンを用いて正規化後の処理対象データ系列夫々の出力先アドレス値を生成し、次いで生成された前記正規化後の処理対象データ系列夫々の出力先アドレス値で当該データ系列夫々を第２メモリに格納する制御を行うことを特徴とする。
【００２１】
この方法によれば、最小限のメモリ数で処理対象データ系列に対して正規化及びデインターリーブ処理を行うことができるデータ処理装置を実現できる。また、最小限のメモリ数で済むことから、省電力化を図ることも可能である。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００２３】
図１は、本発明の実施の形態に係るデータ処理装置を用いた無線装置の受信側の構成を示すブロック図である。図１において、無線受信部１００は、受信アンテナ１１０を介して受信したデータ系列に所定の無線受信処理を行う。復調部２００は、無線受信部１００で処理されたデータ系列を復調処理する。復号部３００は、復調処理されたデータ系列を復号化する。復号部３００に本実施の形態に係るデータ処理装置が用いられる。
【００２４】
図２は、本実施の形態に係るデータ処理装置の構成を示すブロック図である。図２において、データ処理装置は、正規化及びデインターリーブ処理をするデータ系列を格納する第１データ記憶部３０１と、正規化及びデインターリーブ処理されたデータ系列を格納する第２データ記憶部３０２と、第１データ記憶部３０１より順次出力される処理対象のデータ系列を所定分だけシフトさせる正規化部３０３と、デインターリーブ処理に用いる列入れ替えパターンのテーブルを記憶した入れ替えパターン記憶部３０４と、入れ替えパターン記憶部３０４に記憶された列入れ替えパターンのテーブルを用いて正規化後のデータ系列の出力先アドレス値を生成するアドレス生成部３０５と、アドレス生成部３０５で生成された第２データ記憶部３０２のアドレスに正規化部３０３にて正規化されたデータ系列を格納する制御を行う制御部３０６とを備えている。
【００２５】
次に、データ処理装置のアドレス生成部３０５におけるアドレス生成処理について、図３に示すフローチャート参照して説明する。
【００２６】
まず、入れ替えパターン記憶部３０４に記憶されたテーブルのパターンの取り出し位置を示すアドレスをカウントアップするためのカウンタＣＴとデータ数をカウントするためのカウンタＣＮＴを初期値０にリセットする（ステップＳＴ３０１）。次いで、入れ替えパターン記憶部３０４に記憶されたテーブルからカウンタＣＴが示すアドレスから当該パターンを取り出し（ステップＳＴ３０２）、アドレスＡＤＲに当該パターンを代入する（ステップＳＴ３０３）。
【００２７】
次いで、アドレスＡＤＲのアドレス値を出力する（ステップＳＴ３０４）。このとき、アドレスＡＤＲから出力されるアドレス値は、第１データ記憶部３０１から出力されるデータを第２データ記憶部３０２の何処に格納するかを示すアドレスに相当する。この後、ステップＳＴ３０４の処理が終了するたびにカウンタＣＮＴのカウントアップを行う（ステップＳＴ３０５）。
【００２８】
そして、この状態で、データ数ＤＴとカウンタＣＮＴの値を比較し（ステップＳＴ３０６）、一致した場合にはデインターリーブ処理を終了し、一致していない場合には、アドレスＡＤＲに処理対象データをマトリクス上に並べたときの列数に相当する列数Ｒを加算する（ステップＳＴ３０７）。次いで、アドレスＡＤＲ≧データ数ＤＴが成立するか否かを判定し（ステップＳＴ３０８）、成立する場合にはカウンタＣＴをカウントアップしてステップＳＴ３０２に戻り、ＡＤＲ≧ＤＴが成立しない場合にはステップＳＴ３０４に戻り、同様に処理を行う。
【００２９】
このように、本実施の形態に係るデータ処理装置によれば、第１データ記憶部３０１に記憶された処理対象のデータ系列を正規化部３０３で正規化し、正規化したデータ系列を、入れ替えパターン記憶部３０４に記憶された入れ替えパターンを用いてアドレス生成部３０５で生成された出力先アドレス値に従って第２データ記憶部３０２に書き込むので、正規化処理に要するメモリとデインターリーブ処理に要するメモリの使用を抑制することができ、またそれによってデータ転送に伴う消費電流を削減することができる。
【００３０】
なお、本実施の形態に係るデータ処理装置は、インターリーブ処理されたデータ系列を扱う無線装置（例えば、携帯電話、ＰＨＳ、テレビ受信機等）の全てに適用することができる。
【００３１】
【発明の効果】
本発明のデータ処理装置によれば、従来のデータ処理装置で必要とした正規化処理に用いるメモリとデインターリーブ処理に用いるメモリを必要としないので、データを記憶させるメモリ数を大幅に削減することができる。また、メモリ数を大幅に削減できることから、省電力化を図ることもできる。
【００３２】
本発明のデータ処理プログラムによれば、最小限のメモリ数で処理対象データ系列に対して正規化及びデインターリーブ処理を行うことができるデータ処理装置を実現できる。また、最小限のメモリ数で済むことから、省電力化を図ることも可能である。
【００３３】
本発明のデータ処理方法によれば、最小限のメモリ数で処理対象データ系列に対して正規化及びデインターリーブ処理を行うことができるデータ処理装置を実現できる。また、最小限のメモリ数で済むことから、省電力化を図ることも可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るデータ処理装置を用いた無線装置の受信側の構成を示すブロック図である。
【図２】本発明の実施の形態に係るデータ処理装置の構成を示すブロック図である。
【図３】本発明の実施の形態に係るデータ処理装置のアドレス生成部におけるアドレス生成処理を示すフローチャートである。
【図４】従来のデータ処理装置の構成を示すブロック図である。
【符号の説明】
１００  無線受信部
１１０  アンテナ
２００  復調部
３００  復号部
３０１  第１データ記憶部
３０２  第２データ記憶部
３０３  正規化部
３０４  入れ替えパターン記憶部
３０５  アドレス生成部
３０６  制御部
【図１】
2004234209.tif 000003
【図２】
2004234209.tif 000004
【図３】
2004234209.tif 000005
【図４】
2004234209.tif 000006