(57)【要約】【課題】大電流が流れる基準電位端子につながる基板配線の幅を広くすることができる集積回路パッケージを提供する。【解決手段】集積回路パッケージには、プラズマディスプレイパネルのＹ電極を駆動する信号の出力端子（Ｃ１０〜Ｃ１５）と、基準電位ＧＮＤにつながる基準電位端子（Ｂ１０〜Ｂ１２）とが設けられている。基準電位端子のグループＢ１０には、Ｙ電極駆動信号の出力に伴って各出力端子に流れるパルス電流が帰還するため、非常に大きな電流が流れるが、７本の端子Ｐ３５Ａ〜Ｐ４１Ａが一本の列をなして纏めて配置されるため、この集積回路パッケージが実装される基板上の配線幅を容易に広くすることできる。また、高電圧の電源入力端子（Ａ１０〜Ａ１３）と他の端子とが隣接する全ての箇所に空き端子が配置されるため、端子間の短絡による破損の危険性を減らすことができる。【選択図】      図１
2004342860.tif 000002
【特許請求の範囲】
【請求項１】
複数の信号出力端子と、上記信号出力端子に流れる電流が帰還する複数の基準電位端子とを有する集積回路パッケージであって、
上記複数の基準電位端子が、パッケージの外縁を構成する所定の一辺部に各々が隣接するように纏めて配置されている
集積回路パッケージ。
【請求項２】
上記信号出力端子に信号を発生させるための電源電圧を入力し、上記所定の一辺部に上記複数の基準電位端子を挟むように配置されている複数の電源電圧端子を有する
請求項１に記載の集積回路パッケージ。
【請求項３】
上記信号出力端子から出力される信号を制御するための制御信号を入力し、上記所定の一辺部と対向する上記パッケージにおける他方の一辺部に配置されている複数の制御信号入力端子を有する
請求項１または２に記載の集積回路パッケージ。
【請求項４】
上記制御信号入力端子が配置される上記パッケージの他方の一辺部に上記複数の制御信号入力端子を挟むように配置されている複数の基準電位端子を更に有し、
上記制御信号入力端子が上記基準電位端子に印加される電位を基準とする上記制御信号を入力する
請求項３に記載の集積回路パッケージ。
【請求項５】
上記パッケージの他方の一辺部に上記複数の制御信号入力端子と上記複数の基準電位端子を挟むように配置されている複数の電源電圧端子を更に有する
請求項４に記載の集積回路パッケージ。
【請求項６】
上記基準電位端子と上記電源電圧端子とが隣接する位置に配置され、上記基準電位端子および上記電源電圧端子から電気的に絶縁された１つまたは複数の第１の絶縁端子を更に有する
請求項２、３、４または５に記載の集積回路パッケージ。
【請求項７】
上記信号出力端子と上記電源電圧端子とが隣接する位置に配置され、上記信号出力端子および上記電源入力端子から電気的に絶縁された１つまたは複数の第２の絶縁端子を更に有する
請求項２、３、４または５に記載の集積回路パッケージ。
【請求項８】
上記パッケージの外縁が線対称な形状を有し、
上記複数の信号出力端子が上記線対称の中心線を挟む上記外縁上の対称な位置に配置されている
請求項１、２、３、４、５、６または７に記載の集積回路パッケージ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の端子を備えた集積回路パッケージに関するものである。
【０００２】
【従来の技術】
ＰＤＰ（ｐｌａｓｍａ  ｄｉｓｐｌａｙ  ｐａｎｅｌ）は、液晶型の表示パネルに比べて大画面化が容易であり、また、ＣＲＴ（ｃａｔｈｏｄｅ  ｒａｙ  ｔｕｂｅ）に比べて薄型かつ軽量であるなどの優れた特徴を有していることから、近年、壁掛け型テレビジョン装置の表示パネルとして普及が進んでいる。
【０００３】
ＰＤＰでは、対向する２枚のガラス基板間に封入されたネオンやキセノン等の放電ガスに高電圧を印加してプラズマ放電を起こし、その際に発生する紫外光を３色（赤、緑、青）の蛍光体に照射することにより、可視の表示光を発生させる。一般的なＰＤＰにおいて、プラズマ放電を起こすための電圧は、表示面の水平方向に延びて形成される２本の電極（Ｘ電極およびＹ電極）の間に印加される。一対のＸ電極およびＹ電極は、１水平ラインの１色分の画面表示を担っており、この対を成す電極が画面の水平ライン数に対応した数（水平ライン数×３色）だけ形成される。また、表示面の垂直方向には、上記したＸ電極およびＹ電極と距離を隔てて交差する複数本のアドレス電極が形成される。Ｘ電極およびＹ電極とアドレス電極とが交差する領域において、１画素中の１色分に対応する発光が起こる。
【０００４】
ＰＤＰの各画素は、上述した３種類の電極（Ｘ電極、Ｙ電極、アドレス電極）に対して適切なパルス電圧を供給することにより、所望の輝度で発光させることができる。
一般に、全てのＸ電極に対しては共通のパルス電圧が印加され、Ｙ電極に対しては水平ライン毎に独立したパルス電圧が印加される。また、アドレス電極に対しては垂直ライン毎に独立したパルス電圧が印加される。
【０００５】
たとえばＡＣ（ａｌｔｅｒｎａｔｉｎｇ  ｃｕｒｒｅｎｔ）方式のＰＤＰの一般的な駆動方法は、次に述べる初期化期間、アドレス期間および表示期間を有している。
まず初期化期間において、全てのＸ−Ｙ電極間に３５０Ｖ程度の初期化電圧が印加され、全画素が励起状態に設定される。続くアドレス期間においては、１水平ラインずつ順に所定のロー電圧がＹ電極に印加されるとともに、各Ｙ電極のロー電圧期間中に、それぞれのアドレス電極にハイ電圧またはロー電圧が印加される。それぞれの画素は、Ｙ電極のロー電圧期間中にアドレス電極がハイ電圧またはロー電圧の何れに設定されるかに応じて、励起状態または非励起状態に設定される。全画素の励起・非励起状態が設定された後、続く表示期間において、全てのＸ−Ｙ電極間に±１８０Ｖ程度の周期的なパルス電圧が印加される。これにより、アドレス期間で励起状態に設定された画素において持続的な放電が起こり、発光が生じる。
上述した初期化期間−アドレス期間−表示期間の１セットを１つのサブフィールドとして、１枚の画面を表示する１フレームは、表示期間の長さが異なる複数のサブフィールドで構成される。各サブフィールドにおける発光または非発光を画素値に応じて設定することにより、それぞれの画素において画素値に応じた輝度の発光を生じさせることができる。
【０００６】
図７は、このようなＰＤＰのＹ電極を駆動するため駆動回路を内蔵した集積回路パッケージのピン配置の一例を図解した図である。
図７に示す集積回路パッケージは、四辺形の形状を有する平面パッケージ１の各辺（ＳＤ１〜ＳＤ４）に、それぞれ２５本の端子を備えている。
また図８〜図１１は、図７に示す集積回路パッケージの辺ＳＤ１〜ＳＤ４におけるピン配置を拡大して図解した図である。
【０００７】
パッケージ１の辺ＳＤ１には、端子Ｐ１，Ｐ２，…，Ｐ２５の順番で、２５本の端子が配置されている。
辺ＳＤ１に接する辺ＳＤ２には、この両辺の接点に近接する側から端子Ｐ２６，Ｐ２７，…，Ｐ５０の順番で、２５本の端子が配置されている。
辺ＳＤ２に接する辺ＳＤ３には、この両辺の接点に近接する側から端子Ｐ５１，Ｐ５２，…，Ｐ７５の順番で、２５本の端子が配置されている。
辺ＳＤ３に接する辺ＳＤ４には、この両辺の接点に近接する側から端子Ｐ７６，Ｐ７７，…，Ｐ１００の順番で、２５本の端子が配置されている。
【０００８】
辺ＳＤ１の端子Ｐ１，…，Ｐ２５は、Ｙ電極の駆動信号（以下、単に駆動信号と表記する）Ｓ３，…，Ｓ２７の出力端子である。
辺ＳＤ２の端子Ｐ２６，…，Ｐ２８，Ｐ３６，…，Ｐ４０，Ｐ４８，…，Ｐ５０は、駆動信号Ｓ２８，…，Ｓ３８の出力端子である。
辺ＳＤ３の端子Ｐ５１，…，Ｐ７５は、駆動信号Ｓ３９，…，Ｓ６３の出力端子である。
辺ＳＤ４の端子Ｐ７６，Ｐ９９，Ｐ１００は、駆動信号Ｓ６４，Ｓ１，Ｓ２の出力端子である。
【０００９】
辺ＳＤ２の端子Ｐ３４，Ｐ３５，Ｐ４１，Ｐ４２、ならびに辺ＳＤ４の端子Ｐ７８，Ｐ７９，Ｐ９７，Ｐ９８は、駆動信号を発生させるための高電圧（ＶＨ１、ＶＨ２）を入力する端子である。
【００１０】
辺ＳＤ２の端子Ｐ３０，…，Ｐ３２，Ｐ４４，…，Ｐ４６は、基準電位ＧＮＤに接続される端子であり、主として駆動信号の出力に伴う電流が流れる。
辺ＳＤ４の端子Ｐ８１，Ｐ８２，Ｐ９３，…，Ｐ９５も基準電位ＧＮＤに接続される端子であるが、これらの端子には、主として各制御信号の入力に伴う電流が流れる。
【００１１】
辺ＳＤ４の端子Ｐ８４，…，Ｐ８７，Ｐ８９，…，Ｐ９２は、駆動信号の出力を制御するための各種の制御信号を入力する端子である。また、辺ＳＤ４の端子Ｐ８８は、集積回路においてこれらの制御信号を処理する回路ブロックに供給される電源電圧（ＶＤＤ）の入力端子である。
【００１２】
辺ＳＤ２の端子Ｐ２９，Ｐ３３，Ｐ４３，Ｐ４７、ならびに辺ＳＤ４の端子Ｐ７７，Ｐ８０，Ｐ８３，Ｐ９６は、半導体チップ上の回路に接続されていない空き端子であり、それぞれが他の端子と電気的に絶縁されている。
【００１３】
なお、図８〜図１１における記号Ａ１〜Ａ４は高電圧入力端子のグループを、記号Ｂ１〜Ｂ４は基準電位端子のグループを、記号Ｃ１〜Ｃ７は駆動信号出力端子のグループを、記号Ｄ１は制御系入力端子のグループをそれぞれ示す。
【００１４】
【発明が解決しようとする課題】
ところで、駆動信号の出力に伴う電流は、そのピーク値が例えば１チャンネルあたり１Ａ程度であり、一般的なロジック回路に比べると非常に大きい。その上、１つの集積回路が持つ駆動信号の出力チャンネル数は、例えば６４チャンネルと非常に多い。このため、基準電位端子には、駆動信号の出力に伴って数１０Ａもの非常に大きなパルス状の帰還電流が流れる。
【００１５】
集積回路パッケージの実装基板を設計する際には、このような大電流によって配線の温度が過度に上昇し、基板特性の劣化や断線等の不具合が生じないように、配線幅を十分広く設計することが望ましい。しかしながら、図７〜図１１に示す集積回路パッケージの辺ＳＤ２において、基準電位端子は端子Ｐ３０〜Ｐ３３および端子Ｐ４４〜Ｐ４６の２グループ（Ｂ１、Ｂ２）に分離して配置されており、両者の間には別系統の端子が１１本も挿入されている。基準電位の配線は、これらの別系統の端子につながる配線を避ける必要があるため、基準電位端子と基板との接続部分においては、配線幅を狭くせざるを得ない。
【００１６】
また、図７〜図１１に示す例では、向かい合う辺ＳＤ２と辺ＳＤ４において、基準電位端子グループと高電圧入力端子グループの配置が揃っていない。すなわち、辺ＳＤ２においては、高電圧入力端子グループＡ１およびＡ２が辺の中心に対して内側に配置され、基準電位端子グループＢ１およびＢ２がその外側に配置されているのに対して、辺ＳＤ４においては、基準電位端子グループＢ３およびＢ４が内側、高電圧入力端子グループＡ３およびＡ４が外側に配置されている。
【００１７】
このような端子配置では、辺ＳＤ２およびＳＤ４の基準電位端子同士および高電圧入力端子同士をそれぞれ接続する場合において、互いの配線が交わらないような配慮が必要になる。たとえば、一方の配線をビヤ穴経由で別の配線層に移したり、交わりを回避するための長い迂回部分を設けた配線を形成する必要が生じる。しかしながら、このような配線方法では、何れも配線インピーダンスが増えてしまうため、ノイズが発生しやすくなる。また、端子間を単純に直線で結ぶことが可能な場合に比べて、配線の設計が複雑化してしまう。
【００１８】
また、図７〜図１１に示す例では、端子Ｐ３５とＰ３６、端子Ｐ４０とＰ４１、または端子Ｐ９８とＰ９９のように、高電圧の電源入力端子の隣に駆動信号出力端子や基準電位端子が配置されている箇所が存在する。これらの端子間には１００Ｖを超える電位差が生じるので、ゴミなどの微小な導電物が両端子に触れた場合、短絡電流によって回路が破壊されてしまう危険性がある。
【００１９】
本発明はかかる事情に鑑みてなされたものであり、その第１の目的は、複数の駆動信号出力端子に流れる電流が帰還することによって大電流が流れる基準電位端子につながる基板配線の幅を広くすることができる集積回路パッケージを提供することにある。
また、本発明の第２の目的は、このような大電流によって生じるノイズを減少させることができる集積回路パッケージを提供することにある。
また、本発明の第３の目的は、高電圧の電源入力端子と他の端子とが短絡する危険性を減らすことができる集積回路パッケージを提供することにある。
【００２０】
【課題を解決するための手段】
本発明の集積回路パッケージは、複数の信号出力端子と、この信号出力端子に流れる電流が帰還する複数の基準電位端子とを有する集積回路パッケージであって、上記複数の基準電位端子が、パッケージの外縁を構成する所定の一辺部に各々が隣接するように纏めて配置されている。
【００２１】
本発明の集積回路パッケージによれば、基準電位端子がパッケージの外縁を構成する一辺部に各々が隣接するように纏めて列をなして配置されるため、基準電位端子に接続される配線の幅を広くすることが可能になり、配線の電流容量を大きくすることができる。これにより、配線の電流容量に余裕が生まれるため、該集積回路パッケージを実装する装置の信頼性を高めることができる。電流容量の余裕分に応じて信号出力端子の数を増やしたり、出力信号の大電流化を図ることも可能になる。
【００２２】
また、本発明の集積回路パッケージは、信号出力端子に信号を発生させるための電源電圧を入力し、上記所定の一辺部に上記複数の基準電位端子を挟むように配置されている複数の電源電圧端子を有しても良い。
【００２３】
上記構成によると、電源電圧端子と基準電位端子との距離が短くなるので、電源電圧端子から信号出力端子を経て基準電位端子に帰還する電流経路のループ面積を小さくすることができる。これにより、ノイズの低減を図ることができる。
【００２４】
また、本発明の集積回路パッケージは、信号出力端子から出力される信号を制御するための制御信号を入力し、上記所定の一辺部と対向する上記パッケージにおける他方の一辺部に配置されている複数の制御信号入力端子を有しても良い。
上記構成によると、帰還電流によるノイズを発生する基準電位端子に対して制御信号入力端子が離間して配置されるため、制御信号系へのノイズの混入を抑えることができる。
【００２５】
また、制御信号入力端子が配置されるパッケージの他方の一辺部に複数の制御信号入力端子を挟むように配置されている複数の基準電位端子を更に有し、上記制御信号入力端子が上記基準電位端子に印加される電位を基準とする上記制御信号を入力するようにしてもよい。
上記構成によると、制御信号入力端子を挟んで基準電位端子が配置されるため、制御信号入力端子に接続される配線と基準電位端子に接続される配線とを近接させることができる。これにより、制御信号系へのノイズの混入をより効果的に抑えることができる。
【００２６】
また、上記所定の一辺部に制御信号入力端子と基準電位端子を挟むように配置されている複数の電源電圧端子を更に有しても良い。
上記構成によれば、パッケージの互いに向かい合う辺に配置された電源電圧端子同士および基準電位端子同士をそれぞれ電気的に接続する場合において、配線の交錯が生じない。
【００２７】
また、本発明の集積回路パッケージは、基準電位端子と電源電圧端子とが隣接する位置に配置され、上記基準電位端子および上記電源電圧端子から電気的に絶縁された１つまたは複数の第１の絶縁端子を更に有しても良い。
また、信号出力端子と電源電圧端子とが隣接する位置に配置され、上記基準電位端子及び上記電源電圧端子から電気的に絶縁された１つまたは複数の第２の絶縁端子を更に有しても良い。
これにより、基準電位端子および電源電圧端子、信号出力端子および電源電圧端子の絶縁距離を長くすることができるので、ゴミなどの導電物による短絡の危険性を減らすことができる。
【００２８】
また、本発明の集積回路パッケージは、パッケージの外縁が線対称な形状を有し、上記複数の信号出力端子が上記線対称の中心線を挟む上記外縁上の対称な位置に配置されても良い。
信号出力端子が線対称に配置されるため、これらの信号出力端子に接続される配線パターンの対称性を高めることができる。これにより、信号系統の特性を所望の規格範囲に収めやすくなる。
【００２９】
【発明の実施の形態】
図１は、本発明の実施形態に係る集積回路のピン配置の一例を図解した図である。
図１に示す集積回路パッケージは、四辺形の形状を有する平面パッケージ１Ａの各辺（ＳＤ１Ａ〜ＳＤ４Ａ）に、それぞれ２５本の端子を備えている。
また図２〜図５は、図１に示す集積回路パッケージの辺ＳＤ１Ａ〜ＳＤ４Ａにおけるピン配置を拡大して図解した図である。
以下の説明では、例として、図１〜図５に示す集積回路パッケージがＰＤＰのＹ電極を駆動するため駆動回路を内蔵しているものとする。
【００３０】
パッケージ１の辺ＳＤ１Ａには、端子Ｐ１Ａ，Ｐ２Ａ，…，Ｐ２５Ａの順番で、２５本の端子が配置されている。
辺ＳＤ１Ａに接する辺ＳＤ２Ａには、この両辺の接点に近接する側から端子Ｐ２６Ａ，Ｐ２７Ａ，…，Ｐ５０Ａの順番で、２５本の端子が配置されている。
辺ＳＤ２Ａに接する辺ＳＤ３Ａには、この両辺の接点に近接する側から端子Ｐ５１Ａ，Ｐ５２Ａ，…，Ｐ７５Ａの順番で、２５本の端子が配置されている。
辺ＳＤ３Ａに接する辺ＳＤ４Ａには、この両辺の接点に近接する側から端子Ｐ７６Ａ，Ｐ７７Ａ，…，Ｐ１００Ａの順番で、２５本の端子が配置されている。
【００３１】
辺ＳＤ１Ａの端子Ｐ１Ａ，…，Ｐ２５Ａは、Ｙ電極の駆動信号Ｓ３，…，Ｓ２７の出力端子であり、端子グループＣ１０を形成する。
辺ＳＤ２Ａの端子Ｐ２６Ａ，…，Ｐ３０Ａ，Ｐ４６Ａ，…，Ｐ５０Ａは、駆動信号Ｓ２８，…，Ｓ３７の出力端子である。端子Ｐ２６Ａ〜Ｐ３０Ａは端子グループＣ１１を、端子Ｐ４６Ａ〜Ｐ５０Ａは端子グループＣ１２を形成する。
辺ＳＤ３Ａの端子Ｐ５１Ａ，…，Ｐ７５Ａは、駆動信号Ｓ３８，…，Ｓ６２の出力端子であり、端子グループＣ１３を形成する。
辺ＳＤ４Ａの端子Ｐ７６Ａ，Ｐ７７Ａ，Ｐ９９Ａ，Ｐ１００Ａは、駆動信号Ｓ６３，Ｓ６４，Ｓ１，Ｓ２の出力端子である。端子Ｐ７６ＡおよびＰ７７Ａは端子グループＣ１４を、端子Ｐ９９ＡおよびＰ１００Ａは端子グループＣ１５を形成する。
【００３２】
辺ＳＤ２の端子Ｐ３２Ａ，Ｐ３３Ａ，Ｐ４３Ａ，Ｐ４４Ａ、ならびに辺ＳＤ４Ａの端子Ｐ７９Ａ，Ｐ８０Ａ，Ｐ９６Ａ，Ｐ９７Ａは、駆動信号Ｓ１〜Ｓ６４を発生させるための高電圧（ＶＨ１、ＶＨ２）を入力する端子である。端子Ｐ３２ＡおよびＰ３３Ａは端子グループＡ１０を、端子Ｐ４３ＡおよびＰ４４Ａは端子グループＡ１１を、端子Ｐ７９ＡおよびＰ８０Ａは端子グループＡ１２を、端子Ｐ９３ＡおよびＰ９４Ａは端子グループＡ１３をそれぞれ形成する。
【００３３】
辺ＳＤ２Ａの端子Ｐ３５Ａ，…，Ｐ４１Ａは、基準電位ＧＮＤに接続される端子であり、端子グループＢ１０を形成する。これらの端子には、主として駆動信号の出力に伴う電流が流れる。
【００３４】
辺ＳＤ４Ａの端子Ｐ８２Ａ，Ｐ８３Ａ，Ｐ９３Ａ，Ｐ９４Ａも基準電位ＧＮＤに接続される端子であり、端子Ｐ８２ＡおよびＰ８３Ａは端子グループＢ１１を、端子Ｐ９３ＡおよびＰ９４Ａは端子グループＢ１２を形成する。これらの端子には、主として次に述べる各制御信号の入力に伴う電流が流れる。
【００３５】
辺ＳＤ４Ａの端子Ｐ８４Ａ，…Ｐ８７Ａ，Ｐ８９Ａ，…，Ｐ９２Ａは、駆動信号の出力を制御するための各種の制御信号（Ａ／Ｂ，ＤＢ，ＣＬＫ，ＬＥ，ＯＣ１，ＯＣ２，ＤＡ，ＣＬＲ）を入力する端子である。これらの制御信号は、何れも基準電位ＧＮＤを電位の基準とした信号である。
また、辺ＳＤ４Ａの端子Ｐ８８Ａは、集積回路においてこれらの制御信号を処理する回路に供給される電源電圧（ＶＤＤ）の入力端子である。
これらの制御系の入力端子Ｐ８４Ａ〜Ｐ９２Ａは、端子グループＤ１０を形成する。
【００３６】
辺ＳＤ２の端子Ｐ３１Ａ，Ｐ３４Ａ，Ｐ４２Ａ，Ｐ４５Ａ、ならびに辺ＳＤ４の端子Ｐ７８Ａ，Ｐ８１Ａ，Ｐ９５Ａ，Ｐ９８Ａは、半導体チップ上の回路に接続されていない空き端子であり、それぞれが他の端子と電気的に絶縁されている。
【００３７】
上述した構成を有する図１〜図５に示す集積回路パッケージによれば、辺ＳＤ２Ａにおいて、基準電位端子グループＢ１０（端子Ｐ３５Ａ〜Ｐ４１Ａ）が一本の列をなして纏めて配置されており、この端子グループに別系統の端子は含まれていない。
したがって、これらの基準電位端子に接続される基板上の配線の幅を端子の間近から容易に広くすることが可能であり、配線の電流容量を大きくすることができる。これにより、配線の電流容量に余裕が生まれるため、このような集積回路を備えたＰＤＰ装置の信頼性を高めることができる。また、電流容量の余裕分に応じて駆動信号の出力チャンネル数を増やしたり、駆動信号の大電流化を図ることが可能になる。
【００３８】
また、図１〜図５に示す集積回路パッケージによれば、辺ＳＤ２Ａにおいて、駆動信号を発生させるための高電圧を入力する電源入力端子グループＡ１０およびＡ１１が、基準電位端子グループＢ１０を挟んで配置されている。
これにより、電源入力端子グループＡ１０およびＡ１１と基準電位端子グループＢ１０との距離が短くなるので、電源入力端子から駆動信号の各出力端子を経て基準電位端子グループＢ１０に帰還する電流経路のループ面積を小さくすることができる。このループ面積を小さくすることで、帰還電流により生じる電磁誘導性のノイズを低減することができる。
【００３９】
また、図１〜図５に示す集積回路パッケージによれば、駆動信号（Ｓ１〜Ｓ６４）の出力を制御するための制御系の入力端子グループＤ１０が、基準電位端子グループＢ１０を配置する辺ＳＤ２Ａに対向した辺ＳＤ４Ａに配置される。
このように、制御系の入力端子グループＤ１０と基準電位端子グループＢ１０とが離間して配置されることから、基板上においてこれらの端子につながる配線を容易に引き離すことができる。これにより、基準電位端子グループＢ１０に流れる帰還電流によって発生するノイズの制御系への混入を抑えることができる。
【００４０】
また、図１〜図５に示す集積回路パッケージによれば、辺ＳＤ４Ａにおいて、制御系の入力端子グループＤ１０を挟んで基準電位端子グループＢ１１およびＢ１２が配置される。
このため、制御信号の配線と基準電位ＧＮＤの配線とを基板上において容易に近接させることができる。制御信号は基準電位ＧＮＤを基準とした信号であるため、このように制御信号と基準電位ＧＮＤとを近接させることによって、制御信号に対するノイズの混入をより効果的に抑えることができる。
【００４１】
また、図１〜図５に示す集積回路パッケージによれば、平面パッケージ１Ａの辺ＳＤ４Ａにおいて、電源入力端子グループＡ１２およびＡ１３が、制御系の入力端子グループＤ１０、基準電位端子グループＢ１１およびＢ１２を挟んで配置される。
このような配置によると、平面パッケージの互いに向かい合う辺ＳＤ２ＡおよびＳＤ４Ａに配置された電源入力端子同士および基準電位端子同士をそれぞれ接続する場合において、配線の交錯が生じない。すなわち、電源入力端子グループＡ１０とＡ１３、ならびに、電源入力端子グループＡ１１とＡ１２とを、それぞれ単純な直線状の配線で接続しつつ、これらの配線に交錯させることなく、基準電位端子グループＢ１０と基準電位端子グループＢ１１およびＢ１１とを、同様に単純な直線上の配線で接続することが可能になる。
配線の交錯が生じないことから、一方の配線を別の配線層に移したり、長い迂回部分を設けた配線を形成する必要がないため、配線のインピーダンスを低減することが可能になり、ノイズの発生を抑えることができる。また、２層基板のように安価で配線層数の少ない基板でも容易に配線を設計することができる。
【００４２】
また、図１〜図５に示す集積回路パッケージによれば、基準電位端子と電源入力端子とが隣接する全ての箇所において、双方の端子を分離する位置に、これらの端子と電気的に絶縁された空き端子（Ｐ３４Ａ、Ｐ４２Ａ、Ｐ８１Ａ、Ｐ９５Ａ）が配置される。駆動信号出力端子と電源入力端子とが隣接する全ての箇所においても、双方の端子を分離する位置に、これらの端子と電気的に絶縁された空き端子（Ｐ３１Ａ、Ｐ４５Ａ、Ｐ７８Ａ、Ｐ９８Ａ）が配置される。
これにより、基準電位端子および電源入力端子、信号出力端子および電源入力端子の絶縁距離を長くすることができるので、ゴミなどの導電物による短絡の危険性を減らすことができる。
【００４３】
また、図１〜図５に示す集積回路パッケージによれば、平面パッケージ１Ａの外縁が線対称な形状を有しており、駆動信号Ｓ１〜Ｓ６４の各出力端子（Ｐ９９Ａ、Ｐ１００Ａ、Ｐ１Ａ〜Ｐ３０Ａ、Ｐ４６Ａ〜Ｐ７７Ａ）が、この線対称の中心線Ｘを挟んで、平面パッケージ１Ａの外縁上の対称な位置に配置される。すなわち中心線Ｘを挟んで、端子Ｐ１Ａ，…，Ｐ３０Ａはそれぞれ端子Ｐ７５Ａ，…，Ｐ４６Ａと対称な位置に配置されており、端子Ｐ１００Ａ，Ｐ９９Ａはそれぞれ端子７６Ａ，７７Ａと対称な位置に配置されている。
このように駆動信号の端子が対称に配置されることから、これらの端子に接続される配線パターンの対称性を容易に高めることができる。これにより、駆動信号系の特性を所望の規格範囲に収めやすくなる。また、配線パターンが単純化するため、基板設計が容易になる。
【００４４】
次に、上述した図１〜図５に示す集積回路パッケージを用いて構成されるプラズマ表示装置の一例について、図６に示すブロック図を参照して説明する。
図２に示すプラズマ表示装置は、図１〜図５に示す集積回路パッケージに相当するＹ電極駆動回路１０−１〜１０−ｍ（ｍは任意の自然数を示す）と、アドレス電極駆動回路２０−１〜２０−ｎ（ｎは任意の自然数を示す）と、Ｙ電極用パルス発生部３０と、アドレス電極用パルス発生部４０と、Ｘ電極用パルス発生部５０と、ＰＤＰ６０と、制御部７０とを有する。
【００４５】
Ｙ電極駆動回路１０−１〜１０−ｍは、高電圧の電源入力端子にＹ電極用パルス発生部３０のパルス電圧が供給され、基準電位端子が基準電位ＧＮＤに接続され、駆動信号出力端子がＰＤＰ６０のＹ電極６２に接続される。また、制御系の入力端子には、制御部７０において生成されるＹ電極制御信号ＳＣ１０と、図示しない電源回路から供給される制御系の電源電圧が入力される。
【００４６】
アドレス電極駆動回路２０−１〜２０−ｎは、制御部７０において生成されるアドレス電極制御信号ＳＣ２０に応じてハイレベルまたはローレベルの電圧を有するアドレス電極駆動信号を生成し、ＰＤＰ６０のアドレス電極６１に出力する。図２の例では、駆動信号出力を６４チャンネル有している。
なお、アドレス電極駆動信号のハイレベル電圧を発生するための電源電圧は、アドレス電極用パルス発生部４０によって供給され、アドレス電極駆動信号のローレベル電圧は、基準電位ＧＮＤに固定される。
【００４７】
Ｙ電極用パルス発生部３０は、Ｙ電極駆動回路１０−１〜１０−ｍに高電圧の電源電圧を供給するユニットである。制御部７０において生成されるＹ電極パルス制御信号ＳＣ３０に応じて出力電圧をパルス状に変化させることにより、Ｙ電極駆動回路１０−１〜１０−ｍから出力されるＹ電極駆動信号のハイレベル電圧を変化させる。
【００４８】
アドレス電極用パルス発生部４０は、アドレス電極駆動回路２０−１〜２０−ｎに高電圧の電源電圧を供給するユニットである。制御部７０において生成されるアドレス電極パルス制御信号ＳＣ４０に応じて出力電圧をパルス状に変化させることにより、アドレス電極駆動回路２０−１〜２０−ｎから出力されるアドレス電極駆動信号のハイレベル電圧を変化させる。
【００４９】
Ｘ電極用パルス発生部５０は、ＰＤＰ６０のＸ電極６３に高電圧のパルス電圧を供給するユニットである。制御部７０において生成されるＸ電極パルス制御信号ＳＣ５０に応じて出力電圧をパルス状に変化させることにより、Ｘ電極のハイレベル電圧を変化させる。
【００５０】
ＰＤＰ６０は、表示面の水平方向に延びるＹ電極６２およびＸ電極６３のペアを複数本（図６の例ではｍ×６４本）有するとともに、表示面の垂直方向に延びるアドレス電極６１を複数本（図６の例ではｎ×６４本）有する。Ｘ電極６３およびＹ電極６２のペアとアドレス電極６１とが交差する領域において、プラズマ放電により発光する画素６４が形成される。
【００５１】
制御部７０は、たとえば特開平１１−３１６５７１号公報に記載されるような従来既知のＰＤＰ駆動方法に基づくタイミングと振幅を有するパルス電圧が、ＰＤＰ６０の各電極（アドレス電極６１、Ｙ電極６２、Ｘ電極６３）へ供給されるように、制御信号ＳＣ１〜ＳＣ５を生成するように構成され得る。
【００５２】
上述した構成を有するプラズマディスプレイ装置によれば、Ｙ電極駆動回路として図１〜図５に示す集積回路パッケージを用いるため、Ｙ電極駆動回路の基準電位ＧＮＤにつながる配線の電流容量を大きくすることができ、装置の信頼性を高めることができる。
また、Ｙ電極駆動信号の出力に伴うノイズを低減することができるため、誤動作の発生を抑えることができるとともに、他の装置に対するノイズの漏洩を減少させることができる。
さらに、ゴミなどの導電物による短絡の危険性を減らすことができるため、装置の信頼性を高めることができる。
【００５３】
なお、本発明は上述した実施形態に限定されない。
たとえば、図１〜図５に示す集積回路パッケージの端子数は一例であり、端子数は任意に設定可能である。
また、図１〜図５に示す集積回路パッケージの形状は一例であり、種々の形状の平面パッケージ、好適には、外縁が線対称な形状の平面パッケージを有する集積回路に本発明は適用可能である。
【００５４】
上述した実施形態では、ＰＤＰのＹ電極駆動回路を内蔵する集積回路の例を説明したが、本発明はこれに限定されない。たとえば、ＰＤＰのアドレス電極駆動回路を内蔵する集積回路についても本発明は適用可能である。
【００５５】
図１〜図５に示す集積回路パッケージにおいて説明した端子Ｐ３１Ａ、Ｐ３４Ａ、Ｐ４２Ａ、Ｐ４５Ａ、Ｐ７８Ａ、Ｐ８１Ａ、Ｐ９５ＡおよびＰ９８Ａは、必ずしも空き端子である必要はない。少なくとも、隣接する両側の端子との間で短絡が生じた場合に、その短絡電流が内部回路を破損させない程度に小さくなるような絶縁性を有する端子であれば良い。
【００５６】
【発明の効果】
本発明によれば、その第１に、複数の駆動信号出力端子に流れる電流が帰還することによって大電流が流れる基準電位端子につながる基板配線の幅を広くすることができる。
第２に、このような大電流によって生じるノイズを減少させることができる。
第３に、高電圧の電源入力端子と他の端子とが短絡する危険性を減らすことができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る集積回路パッケージのピン配置を図解した図である。
【図２】図１に示す集積回路パッケージの一辺部のピン配置を拡大して図解した第１の図である。
【図３】図１に示す集積回路パッケージの一辺部のピン配置を拡大して図解した第２の図である。
【図４】図１に示す集積回路パッケージの一辺部のピン配置を拡大して図解した第３の図である。
【図５】図１に示す集積回路パッケージの一辺部のピン配置を拡大して図解した第４の図である。
【図６】上述した図１に示す集積回路パッケージを用いて構成されるプラズマ表示装置の構成の一例を示すブロック図である。
【図７】ＰＤＰのＹ電極駆動回路を内蔵する従来の集積回路パッケージのピン配置を図解した図である。
【図８】図７に示す集積回路パッケージの一辺部のピン配置を拡大して図解した第１の図である。
【図９】図７に示す集積回路パッケージの一辺部のピン配置を拡大して図解した第２の図である。
【図１０】図７に示す集積回路パッケージの一辺部のピン配置を拡大して図解した第３の図である。
【図１１】図７に示す集積回路パッケージの一辺部のピン配置を拡大して図解した第４の図である。
【符号の説明】
Ｐ１Ａ〜Ｐ１００Ａ…端子、１Ａ…パッケージ、１０−１〜１０ｍ…Ｙ電極駆動回路、２０−１〜２０−ｎ…アドレス電極駆動回路、３０…Ｙ電極用パルス発生部３０、４０…アドレス電極用パルス発生部、５０…Ｘ電極用パルス発生部、６０…ＰＤＰ、７０…制御部
【図１】
2004342860.tif 000003
【図２】
2004342860.tif 000004
【図３】
2004342860.tif 000005
【図４】
2004342860.tif 000006
【図５】
2004342860.tif 000007
【図６】
2004342860.tif 000008
【図７】
2004342860.tif 000009
【図８】
2004342860.tif 000010
【図９】
2004342860.tif 000011
【図１０】
2004342860.tif 000012
【図１１】
2004342860.tif 000013