(57)【要約】【課題】アクティブマトリクス型の液晶表示装置において、大画面化した場合でも低消費電力化で駆動することができるようにする。【解決手段】信号線Ｓの略中央部にスイッチ素子ＳＷ（ＳＷ１，ＳＷ２，…ＳＷｍ）を接続し、１フレームの書き込み前半部１０１ではスイッチ素子ＳＷをすべて導通状態とし、書き込み後半部１０２ではスイッチ素子ＳＷをすべて非導通状態とすることにより、１フレームで信号線Ｓの配線容量を半減させる。【選択図】　　　図１
2004037648.tif 000002
【特許請求の範囲】
【請求項１】
表示領域内に、マトリクス状に配列された複数の走査線及び複数の信号線、このマトリクスの各格子毎に配置された画素電極、前記走査線に供給される行選択信号により前記信号線と前記画素電極間を導通させて前記信号線に供給された映像信号を前記画素電極に書き込む、前記各格子毎に設けられた画素スイッチ素子を有するアレイ基板と、前記画素電極と所定間隔をもって対向配置される共通の対向電極を有する対向基板と、前記アレイ基板と前記対向基板との間に保持された表示層とを備えた平面表示装置において、
前記複数の信号線は、それぞれ前記表示領域内で少なくとも１つのスイッチ素子に接続され、一画面分の映像信号の書き込み時に、前記スイッチ素子を挟んで書き込みの前半部と後半部に区分される表示領域のうち、前半部への書き込み時と後半部への書き込み時に応じて、前記スイッチ素子を導通又は非導通とすることを特徴とする平面表示装置。
【請求項２】
前記前半部への書き込み時は前記スイッチ素子を導通させ、後半部への書き込み時は前記スイッチ素子を非導通とすることを特徴とする請求項１に記載の平面表示装置。
【請求項３】
前記前半部への書き込み時は前記スイッチ素子を非導通とし、後半部への書き込み時は前記スイッチ素子を導通させることを特徴とする請求項１に記載の平面表示装置。
【請求項４】
前記スイッチ素子は、前記各信号線の前記表示領域内における略中央部に接続され、共通の制御信号線に供給される制御信号により導通又は非導通が切り替えられることを特徴とする請求項１乃至３のいずれかに記載の平面表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、液晶表示装置などの平面表示装置に関し、詳しくは画面内の信号線容量を半減化して、更なる低消費電力を実現した平面表示装置に関する。
【０００２】
【従来の技術】
近年、液晶表示装置に代表される平面表示装置は、薄型、軽量且つ低消費電力であることから、各種機器のディスプレイとして用いられている。中でも、画素毎に薄膜トランジスタからなる画素スイッチ素子を配置したアクティブマトリクス型の液晶表示装置は、ノート型ＰＣや携帯型情報端末のディスプレイとして普及しつつある。
【０００３】
最近では、これまでのアモルファスシリコンに比べて電子移動度が高いポリシリコンＴＦＴを比較的低温のプロセスで形成する技術が確立したことにより、画素スイッチ素子の小型化が可能となり、大画面化や高精細化が進んでいる。
【０００４】
【発明が解決しようとする課題】
ところで、画面サイズが大画面化するに伴い、表示領域内でマトリクス状に配列される走査線と信号線の配線長も共に長くなり、画面内における消費電力も大きくなる。とくに、信号線は配線本数が走査線よりも多いため、大画面化に伴う配線容量の増大が著しく、消費電力の削減は難しいものとなっていた。
【０００５】
この発明の目的は、画面内の信号線容量を半減することにより、大画面化した場合でも低消費電力化で駆動することができる平面表示装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、請求項１の発明は、表示領域内に、マトリクス状に配列された複数の走査線及び複数の信号線、このマトリクスの各格子毎に配置された画素電極、前記走査線に供給される行選択信号により前記信号線と前記画素電極間を導通させて前記信号線に供給された映像信号を前記画素電極に書き込む、前記各格子毎に設けられた画素スイッチ素子を有するアレイ基板と、前記画素電極と所定間隔をもって対向配置される共通の対向電極を有する対向基板と、前記アレイ基板と前記対向基板との間に保持された表示層とを備えた平面表示装置において、前記複数の信号線は、それぞれ前記表示領域内で少なくとも１つのスイッチ素子に接続され、一画面分の映像信号の書き込み時に、前記スイッチ素子を挟んで書き込みの前半部と後半部に区分される表示領域のうち、前半部への書き込み時と後半部への書き込み時に応じて、前記スイッチ素子を導通又は非導通とすることを特徴とする。
【０００７】
請求項２の発明は、請求項１において、前記前半部への書き込み時は前記スイッチ素子を導通させ、後半部への書き込み時は前記スイッチ素子を非導通とすることを特徴とする。
【０００８】
請求項３の発明は、請求項１において、前記前半部への書き込み時は前記スイッチ素子を非導通とし、後半部への書き込み時は前記スイッチ素子を導通させることを特徴とする。
【０００９】
請求項４の発明は、請求項１乃至３のいずれかにおいて、前記スイッチ素子は、前記各信号線の前記表示領域内における略中央部に接続され、共通の制御信号線に供給される制御信号により導通又は非導通が切り替えられることを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明に係わる平面表示装置を液晶表示装置として構成した場合の実施の形態について説明する。
【００１１】
図１は、本実施の形態に係わる液晶表示装置の回路構成を示すブロック図である。
【００１２】
図１に示す液晶パネル１は、複数の画素１０が形成された画素部１００、走査線駆動回路２００及び信号線駆動回路３００を備えている。なお、走査線駆動回路２００と信号線駆動回路３００は、図示しないアレイ基板上に画素部１００と一体に実装されていてもよいし、図示しない外部駆動基板上に実装されていてもよい。
【００１３】
表示領域となる画素部１００には、複数の走査線Ｇ１，Ｇ２，…Ｇｎ（以下、総称Ｇ）と、複数の信号線Ｓ１，Ｓ２，…Ｓｍ（以下、総称Ｓ）がマトリクス状に配線されており、このマトリクスの各格子毎に薄膜トランジスタで構成された画素スイッチ素子１１が配置されている。各画素トランジスタ１１のゲートは行毎に走査線Ｇに共通に接続され、ソースは列毎に信号線Ｓに共通に接続されている。また、ドレインは画素電極１２及び補助容量素子１３に接続されている。
【００１４】
補助容量子１３は、画素電極１２と補助容量線１６との間に補助容量Ｃｓを形成している。また、補助容量線１６は、すべての画素１０の補助容量素子１３と電気的に接続されており、図示しない外部回路から所定の電位が与えられている。
【００１５】
各画素電極１２と電気的に相対する対向電極１４は、図示しないアレイ基板と対向配置される図示しない対向基板上に形成されている。そして、両基板間には表示層として液晶層１５が保持され、画素電極１２と対向電極１４との間に液晶容量Ｃｌｃを形成している。対向電極１４には、図示しない外部回路から所定のコモン電圧が与えられている。
【００１６】
信号線Ｓを通じて書き込まれた映像信号は、各画素１０の液晶容量Ｃｌｃと容量Ｃｓにそれぞれ電荷として蓄積され、次フレームの書き込みがなされるまで１フレーム期間保持される。
【００１７】
また、各信号線Ｓは、画素部１００内における中央部においてスイッチ素子ＳＷ１，ＳＷ２，…ＳＷｍ（以下、総称ＳＷ）が接続されている。このスイッチ素子ＳＷのゲートは共通に制御信号線１７に接続されており、図示しないコントロールＩＣから供給されるオン／オフの制御信号により、すべてのスイッチ素子ＳＷのオン／オフが同時に切り替えられるように構成されている。スイッチ素子ＳＷがオンすると、信号線Ｓは長手方向にすべて導通状態となり、信号線駆動回路３００から出力される映像信号はすべての画素１０に供給される。またスイッチ素子ＳＷがオフすると、信号線Ｓは画素部１００の下半分で導通状態となり、信号線駆動回路３００から出力される映像信号は下半分の画素１０にのみ供給されることになる。
【００１８】
走査線駆動回路２００は、垂直シフトレジスタ２０１と、図示しないレベルシフタ及びバッファ回路とから構成されている。図示しないコントロールＩＣから供給された垂直クロック信号（ＣＫＶ）、垂直スタート信号（ＳＴＶ）は、前記レベルシフタやバッファ回路で電圧増幅された後、垂直シフトレジスタ２０１に入力される。垂直シフトレジスタ２０１では、垂直クロック信号に同期して垂直スタート信号を１段づつ下方向にシフトしながら、対応する走査線Ｇに行選択信号として出力する。
【００１９】
信号線駆動回路３００は、水平シフトレジスタ３０１、ビデオバス１８、アナログスイッチＡＳＷ１，ＡＳＷ２，…ＡＳＷｍ（以下、総称ＡＳＷ）、及び図示しないレベルシフタから構成されている。図示しないコントロールＩＣから供給された水平クロック信号（ＣＫＨ）、水平スタート信号（ＳＴＨ）は、前記レベルシフタで電圧増幅された後、水平シフトレジスタ３０１に入力される。水平シフトレジスタ３０１では、水平クロック信号に同期して水平スタート信号を１段づつ右方向にシフトしながら、対応するアナログスイッチＡＳＷに水平走査パルスとして出力する。この水平シフトレジスタ３０１の各出力端から出力された水平走査パルスによりアナログスイッチＡＳＷがオンすると、ビデオバス１８に供給された映像信号が対応する信号線Ｓに書き込まれる。
【００２０】
図１において、信号線駆動回路３００から信号線Ｓ１，Ｓ２，…に映像信号が書き込まれ、これと同期して走査線駆動回路２００から走査線Ｇ１，Ｇ２，…に行選択信号が出力されると、その走査線方向に存在する画素スイッチ素子１１がオン状態となり、信号線Ｓ１，Ｓ２，…に書き込まれた映像信号が画素スイッチ素子１１を介して前記走査線方向に存在する画素１０に印加される。この映像信号は液晶容量Ｃｌｃと補助容量Ｃｓに電荷として蓄積され、これに液晶層１５が応答することで、その電荷の大きさに応じた階調度の映像が映し出される。
【００２１】
次に、上記のように構成された液晶表示装置において、信号線に映像信号を書き込む際の動作について説明する。
【００２２】
図２は、図１に示すスイッチ素子と書き込みエリアとの関係を説明するための模式図である。図２では、図１と同等部分を同一符号で示している。ただし、以下の説明においては、適宜に図１の符号を引用する。
【００２３】
ここでは、矢印で示すスキャン方向に沿って映像信号の書き込みが行われるものとする。また画素部１００は、スイッチ素子ＳＷを挟んで書き込みの前半部１０１と後半部１０２に区分されるものとし、前半部１０１は走査線Ｇ１，Ｇ２，…Ｇｎ／２の順に画素がスキャンされ、後半部１０２は走査線Ｇｎ／２＋１，Ｇｎ／２＋２，…Ｇｎの順に画素がスキャンされるものとする。
【００２４】
図２（ａ）に示すように、画素部１００の前半部１０１への映像信号の書き込みでは、図示しないコントロールＩＣから制御信号線１７にオン信号を供給し、スイッチ素子ＳＷをすべて導通状態とする。これにより、信号線駆動回路３００から信号線Ｓに出力された映像信号は、走査線Ｇ１，Ｇ２，…Ｇｎ／２の順に各画素１０に書き込まれる。
【００２５】
次に、前半部１０１への書き込みが終了し、後半部１０２への書き込みを開始する直前で図示しないコントロールＩＣから制御信号線１７にオフ信号を供給し、スイッチ素子ＳＷをすべて非導通状態とする。その後、図２（ｂ）に示すように、画素部１００の後半部１０２への映像信号の書き込みでは、信号線駆動回路３００から信号線Ｓに出力された映像信号が、走査線Ｇｎ／２＋１，Ｇｎ／２＋２，…Ｇｎの順に各画素１０に書き込まれる。
【００２６】
なお、後半部１０２への書き込みの間、前半部１０１の各画素１０では、先に書き込まれた映像信号が液晶容量Ｃｌｃと補助容量Ｃｓに電荷として蓄積されているため、前半部１０１に続いて後半部１０２への書き込みが終了した時点で１フレーム分の映像表示が完成することになる。
【００２７】
以下同様に、各フレームにおいて、書き込みの前半部１０１と後半部１０２とでスイッチ素子ＳＷの導通を切り替えて映像信号の書き込みを行う。この間、各画素には従来通りに映像信号が書き込まれるため、表示される映像に影響を与えることはない。
【００２８】
上記構成によれば、書き込みの後半部１０２においてスイッチ素子ＳＷをすべて非導通状態とすることにより、書き込みの後半部１０２では各信号線Ｓの配線容量を半分にすることができる。
【００２９】
例えば、Ｄ／Ａコンバータを外付け構成としたアクティブマトリクス型の液晶表示装置において、アナログ系電源ラインの消費電力は、ガラス基板全体の約８０％を占めることが実験的に解明されており、このアナログ系電源ラインのうち、信号線の消費電力は約５０％を占めている。そして、１フレームの半分で信号線の配線容量を半減させることができるため、全体として信号線の容量を１／２とすることができる。
【００３０】
ここまでの全体的な電力削減の割合をまとめると次にようになる。すなわち、アナログ系電源ラインの消費電力を全体の８０％とすると、このうち信号線の消費電力は約５０％を占めるため、全信号線の消費電力はパネル全体では４０％（８０％／２）を占めることになる。そして、１フレームの半分で信号線の配線容量が半分となるため、消費電力は２０％（４０％／２）となることから、全信号線の消費電力はパネル全体では１０％（２０％／２）となる。このように、書き込みの後半部において信号線の配線容量を半減させることにより、パネル全体として約１０％の消費電力を削減することができる。
【００３１】
なお、本実施の形態では、画素部１００の下部に信号線駆動回路３００を配置して、画素部１００を上から下方向に向かってスキャンする例について示したが、図３に示すように、画素部１００の上部に信号線駆動回路３００を配置して、画素部１００を上から下方向に向かってスキャンするように構成することもできる。
【００３２】
すなわち、図３（ａ）に示すように、画素部１００の前半部１０１への映像信号の書き込みでは、図示しないコントロールＩＣから制御信号線１７にオフ信号を供給し、スイッチ素子ＳＷをすべて非導通状態とする。これにより、信号線駆動回路３００から信号線Ｓに出力された映像信号は、走査線Ｇ１，Ｇ２，…Ｇｎ／２の順に各画素１０に書き込まれる。
【００３３】
次に、前半部１０１への書き込みが終了し、後半部１０２への書き込みを開始する直前で図示しないコントロールＩＣから制御信号線１７にオン信号を供給し、スイッチ素子ＳＷをすべて導通状態とする。その後、図３（ｂ）に示すように、画素部１００の後半部１０２への映像信号の書き込みでは、信号線駆動回路３００から信号線Ｓに出力された映像信号が、走査線Ｇｎ／２＋１，Ｇｎ／２＋２，…Ｇｎの順に各画素１０に書き込まれる。
【００３４】
この場合も、後半部１０２への書き込みの間、前半部１０１の各画素１０では、先に書き込まれた映像信号が液晶容量Ｃｌｃと補助容量Ｃｓに電荷として蓄積されているため、前半部１０１に続いて後半部１０２への書き込みが終了した時点で１フレーム分の映像表示が完成することになる。以下同様に、各フレームにおいて、書き込みの前半部１０１と後半部１０２とでスイッチ素子ＳＷの導通を切り替えて映像信号の書き込みを行う。
【００３５】
上記構成においても、書き込みの前半部１０１においてスイッチ素子ＳＷをすべて非導通状態とすることにより、書き込みの前半部１０１では各信号線Ｓの配線容量を半分にすることができる。
【００３６】
なお、信号線Ｓにスイッチ素子ＳＷを接続する位置は、本実施の形態で示したように、画素部１００内の中央部とすることが好ましいが、図１の例に限定されることなく、他の箇所に接続されていてもよい。
【００３７】
また、一本の信号線につき、複数のスイッチ素子を接続するように構成することもできる。
【００３８】
更には、制御信号線１７を画素部１００の左右から引き出してスイッチ素子ＳＷをオン・オフするように構成してもよい。
【００３９】
【発明の効果】
以上説明したように、本発明によれば、１画面分の映像信号の書き込みにおいて信号線の配線容量を半減させることができるため、大画面化した場合でも液晶表示装置を低消費電力化で駆動することができる。
【図面の簡単な説明】
【図１】実施の形態に係わる液晶表示装置の回路構成を示すブロック図。
【図２】図１に示すスイッチ素子と書き込みエリアとの関係を説明するための模式図。（ａ）は書き込み前半部とスイッチ素子の状態を説明するための模式図。（ｂ）は書き込み後半部とスイッチ素子の状態を説明するための模式図。
【図３】図１に示すスイッチ素子と書き込みエリアとの関係を説明するための他の模式図。（ａ）は書き込み前半部とスイッチ素子の状態を説明するための模式図。（ｂ）は書き込み後半部とスイッチ素子の状態を説明するための模式図。
【符号の説明】
１１…画素スイッチ素子、１２…画素電極、１３…補助容量素子、１４…対向電極、１５…液晶層、１６…補助容量線、１７…制御信号線、１８…ビデオバス、１００…画素部、２００…走査線駆動回路、３００…信号線駆動回路、Ｇ…走査線、Ｓ…信号線、ＳＷ…スイッチ素子、ＡＳＷ…アナログスイッチ
【図１】
2004037648.tif 000003
【図２】
2004037648.tif 000004
【図３】
2004037648.tif 000005