(57)【要約】【課題】Ｓ／Ｎ比を劣化させることなく、画素数の増大や装置の小型化を図ることができる撮像装置を提供する。【解決手段】半導体基板１０には、フォトダイオードＰｄが水平方向に並ぶ画素Ｐ２１，Ｐｄ２２に共通して設けられ、当該半導体基板１０の上層にはフォトダイオードＰｄによる信号電荷を読み出すための配線層５０が層間絶縁膜３０に埋め込まれて形成されており、層間絶縁膜３０上には、各画素へ入射した光の透過を画素単位で制御するシャッター部２０が設けられている。シャッター部２０は、例えば、液晶シャッターにより構成される。あるいは、少なくとも２つの画素Ｐ２１，Ｐ２２間で共有され、１つの画素への光の入射を遮る遮蔽板を備え、共有する画素Ｐ２１，Ｐ２２間において当該遮蔽板を移動させて入射した光の透過を制御するＭＥＭＳ素子により構成される。【選択図】図３
2004014802.tif 000002
【特許請求の範囲】
【請求項１】
各画素へ入射した光の透過を画素単位で制御する画素部と、
前記画素部により制御され前記画素単位で透過した光を受光して、前記画素に入射した光の強度に応じた電気信号に変換する光電変換部と
を有する撮像装置。
【請求項２】
前記光電変換部は、前記光を受光して前記画素に入射した光の強度に応じた電気信号に変換する光電変換素子を複数有し、
前記光電変換素子の受光面積は、前記各画素の受光面積よりも大きく形成されている
請求項１記載の撮像装置。
【請求項３】
前記画素部は、入射した光の透過を制御し得る前記画素が行方向および列方向に複数配列して形成されており、
前記光電変換素子は、前記行方向あるいは列方向における複数の前記画素に入射した光を各画素毎に異なるタイミングで受光する
請求項１記載の撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光情報を電気信号に変換する撮像装置に関する。
【０００２】
【従来の技術】
現在、ＣＣＤ（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）撮像素子やＣＭＯＳ撮像素子は、画質を向上させるために画素数の増加が非常に強く望まれている。また、携帯電話に搭載することなどを目的に、カメラモジュールの小型化も促進され、撮像装置にも小型化が求められている。
【０００３】
現状の画素サイズのままチップを小型化したのでは、画素数が減少し、その結果として解像度が低下する。また、現状の画素サイズのまま多画素化したのでは、チップサイズが大きくなり、上記の小型化の要求に反する。
【０００４】
従って、チップサイズの小型化または多画素化を実現するには、画素サイズを現状より縮小することが必須となる。これができれば、解像度を維持したまま小型の撮像素子を提供することができ、あるいは逆に素子サイズを維持したまま解像度を上げることができる。
【０００５】
図１３に、従来の撮像装置、例えばＣＭＯＳイメージセンサの模式的な平面図を示す。図１３では、２行２列の画素を配置したときの平面図を示している。
図１４は、図１３に示すＣＭＯＳイメージセンサの平面図において各画素の出力電気信号を読み出すための配線層を追加した模式的な平面図である。
図１５は、図１４のＣ−Ｃ’線における模式的な断面図である。
【０００６】
図１３および図１４に示すように、各画素Ｐ１１，Ｐ１２，Ｐ２１，Ｐ２２の周辺には、例えば素子分離絶縁膜１１が形成されており、各画素Ｐ１１，Ｐ１２，Ｐ２１，Ｐ２２は、素子分離絶縁膜１１により区画されて画素分離されている。
各画素の中心部には、各画素毎に光電変換を行なうフォトダイオードＰｄが図示するような配置で形成されており、光電変換により電気信号に変換された信号を増幅し、転送するトランジスタＴｒが図示するような配置で形成されている。なお、図中では、トランジスタのゲート電極、ソース・ドレイン領域、コンタクトプラグ等を詳細に記述せず、その配置のみを単に記述している。
また、図１４に示すように、トランジスタＴｒを介して各画素の出力信号を読み出すための配線層５０がフォトダイオードＰｄの上層に形成されている。
【０００７】
【発明が解決しようとする課題】
図１３および図１４に示すように、従来のＣＭＯＳイメージセンサの場合、各画素に１つずつのフォトダイオードＰｄが配置されていることから、各画素毎にトランジスタＴｒ等を配置する必要があるため、画素面積よりもさらにフォトダイードＰｄの面積が小さくなる。すなわち、ＣＭＯＳイメージセンサの画素数を増やす手段として画素面積を縮小させた場合には、フォトダイオードＰｄの受光面積はさらに減少することとなる。
【０００８】
従って、図１５に示すように、層間絶縁膜３０中に形成された配線層５０の間を透過した入射光を、各画素Ｐ２１，Ｐ２２毎に配置されたフォトダイオードＰｄにより光電変換させる場合に、読み出し１回分の光電変換で蓄積できる飽和電荷量は、フォトダイオードＰｄの面積にほぼ比例するので、画素面積の縮小とともに減少し、信号電荷量のダイナミックレンジが減少する。
【０００９】
また、光電変換された電気信号のノイズ成分には、光電変換素子の面積に依存しない部分もあるので、画素面積の減少にしたがって大きくは減少しない。このため、画素面積の減少は光強度に応じた電気信号のＳ／Ｎ比を劣化させ、撮像装置の出力画質を劣化させるという問題があった。
【００１０】
従来において、画素面積の減少にともない入射光をできるだけ各画素へ取り込む観点から、例えば特許第２８３０２２７号に記載のように、転送電極上に存在する遮光膜の形状をテーパー状にする等、様々な工夫がなされているが、フォトダイオードの飽和電荷量自体が減少している傾向にあることから、Ｓ／Ｎ比の劣化を防止し撮像装置の出力画像の向上という抜本的解決には未だ至っていない状況にある。
【００１１】
一方で、近年、微細技術の進展に伴い、いわゆるマイクロエレクトロメカニカルシステム（ＭＥＭＳ：Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍ、超小型電気的・機械的複合体）デバイス（以下、ＭＥＭＳ素子という）が注目されており、特開２００２−４０２３８号公報や、特開２００２−２３０７０号公報に記載のように、ＭＥＭＳ素子を画像表示装置に応用する技術等が開発されている。
【００１２】
本発明は上記の事情に鑑みてなされたものであり、その目的は、Ｓ／Ｎ比を劣化させることなく、画素数の増大や装置の小型化を図ることができる撮像装置を提供することにある。
【００１３】
【課題を解決するための手段】
上記の目的を達成するため、本発明の撮像装置は、各画素へ入射した光の透過を画素単位で制御する画素部と、前記画素部により制御され前記画素単位で透過した光を受光して、前記画素に入射した光の強度に応じた電気信号に変換する光電変換部とを有する。
【００１４】
前記光電変換部は、前記光を受光して前記画素に入射した光の強度に応じた電気信号に変換する光電変換素子を複数有し、前記光電変換素子の受光面積は、前記各画素の受光面積よりも大きく形成されている。
【００１５】
前記画素部は、入射した光の透過を制御し得る前記画素が行方向および列方向に複数配列して形成されており、前記光電変換素子は、前記行方向あるいは列方向における複数の前記画素に入射した光を各画素毎に異なるタイミングで受光する。
【００１６】
上記の本発明の撮像装置によれば、画素部により各画素へ入射した光の透過が画素単位で制御されると、光電変換部により画素単位で透過した光が受光され、当該画素に入射した光の強度に応じた電気信号に変換される。
画素の位置に応じて入射した光を選択的に光電変換部へ受光させることにより、画素部による光の位置情報の検出機能と、光電変換部による光の強度情報の検出機能とを独立させている。
このため、光電変換部における面積は、画素部における各画素の面積に影響されることはない。
【００１７】
【発明の実施の形態】
以下に、本発明の撮像装置の実施の形態について、図面を参照して説明する。
【００１８】
第１実施形態
図１は、本実施形態に係る撮像装置として、例えばＣＭＯＳイメージセンサの模式的な平面図である。図１では、２行２列の画素を配置したときの平面図を示している。
図２は、図１に示すＣＭＯＳイメージセンサの平面図において各画素の出力電気信号を読み出すための配線層を追加した模式的な平面図である。
【００１９】
図１および図２に示すように、一行目の２つの画素Ｐ１１，Ｐ１２、２行目の２つの画素Ｐ２１，Ｐ２２を一組として、一組の画素Ｐ１１，Ｐ１２および画素Ｐ２１，Ｐ２２の周辺には、素子分離絶縁膜１１が形成されており、画素Ｐ１１，Ｐ１２および画素Ｐ２１，Ｐ２２は、素子分離絶縁膜１１により区画され画素分離されている。
【００２０】
本実施形態では、従来と異なり、水平方向の各画素Ｐ１１，Ｐ１２を分離するための素子分離絶縁膜が形成されておらず、光電変換を行なうフォトダイオードＰｄが水平方向に連結されて、画素Ｐ１１，Ｐ１２で共有された構成となっている。
また、フォトダイオードＰｄにより電気信号に変換された信号を増幅し、転送するトランジスタＴｒも画素Ｐ１１，Ｐ１２で共有された構成となっている。なお、図中では、トランジスタＴｒのゲート電極、ソース・ドレイン領域、コンタクトプラグ等を詳細に記述せず、その配置のみを単に記述している。
【００２１】
２行目の画素Ｐ２１，Ｐ２２についても同様であり、このように水平方向に並んだ２つの画素を一組としてフォトダイオードＰｄが共有されており、このような画素が水平および垂直方向にマトリックス状に並んで配列している。なお、本実施形態では、水平方向に並んだ２つの画素にフォトダイオードが共有される例について説明するが、水平方向に並んださらに多くの画素によりフォトダイオードが共有される構成を採用してもよい。また、垂直方向に並んだ複数の画素にフォトダイオードが共有される構成を採用してもよい。
【００２２】
図３は、図２のＡ−Ａ’線における断面図である。
図３に示すように、本実施形態に係る撮像装置では、半導体基板１０に水平方向に並んだ画素Ｐ２１，Ｐ２２に共通のフォトダイオードＰｄが形成されており、当該半導体基板１０の上層には、酸化シリコン膜等の層間絶縁膜３０に埋め込まれて、各画素の出力信号を読み出すための配線層５０が形成されており、平坦化された層間絶縁膜３０上には、シャッター部（画素部）２０が形成されている。
【００２３】
シャッター部２０は、入射光の透過を画素単位で制御するものであり、後述するように、例えば、現在、液晶表示装置に使用されている液晶シャッターを利用することができる。
【００２４】
フォトダイオードＰｄや読み出し用等のトランジスタＴｒが形成された半導体基板１０から配線層５０を含む層間絶縁膜３０までが本発明の光電変換部を構成しており、光電変換部に積層してシャッター部２０が設けられている。
【００２５】
図４は、本実施形態に係る撮像装置の光電変換部の構成の一例を示す図である。
図４に示す光電変換部は、通常のＣＭＯＳセンサ技術を採用したものであり、水平方向に並んだ２つの画素を一組として、すなわち、画素Ｐ１１，Ｐ１２、画素Ｐ１３，Ｐ１４、画素Ｐ２１，Ｐ２２、画素Ｐ２３，Ｐ２４にそれぞれ、光電変換を行うフォトダイオードＰｄと、画素を選択する例えばＭＯＳトランジスタからなる垂直選択用スイッチ素子４と、例えばＭＯＳトランジスタからなる読み出し用スイッチ素子３とが設けられている。すなわち、水平方向に並んだ２つの画素にフォトダイオードやトランジスタが共有されるという点以外においては、従来と同様である。
【００２６】
マトリックス状に並んだ画素の各行毎に垂直選択用スイッチ素子４の制御電極（ゲート電極）が垂直選択線ＳＶＬに共通に接続され、当該垂直選択線ＳＶＬに垂直走査パルスφＶ（φＶ１，・・・φＶｍ，・・・φＶｍ＋ｋ，・・・）を出力する垂直走査回路６が設けられている。
【００２７】
また、水平方向に並んだ２つの画素を一組とする列毎に、読み出し用スイッチ素子３の主電極が共通に接続された垂直信号線ＶＬが設けられ、各列毎に垂直選択用スイッチ素子４の主電極に接続された読み出しパルス線ＲＬが設けられている。
【００２８】
また、垂直信号線ＶＬと水平信号線ＨＬに主電極が接続された例えばＭＯＳトランジスタからなる水平スイッチ素子７が設けられ、水平スイッチ素子７の制御電極と読み出しパルス線ＲＬに接続された水平走査回路８が設けられ、水平信号線ＨＬに接続されたアンプ９が設けられている。
【００２９】
水平方向に並んだ２つの画素を一組として、読み出し用スイッチ素子３の一方の主電極が、フォトダイオードＰｄに接続され、他方の主電極が垂直信号線ＶＬに接続されている。また、垂直選択用スイッチ素子４の一方の主電極が、読み出し用スイッチ素子３の制御電極に接続され、その他方の主電極が読み出しパルス線ＲＬに接続され、その制御電極が垂直選択線ＳＶＬに接続されている。
【００３０】
水平走査回路８は、各水平スイッチ素子７の制御電極に水平走査パルスφＨ（φＨ１，・・・φＨｎ，・・・φＨｎ＋１，・・・）を供給し、各読み出しパルス線ＲＬに水平読み出しパルスφＨＲ（φＨＲ１，・・・φＨＲｎ，・・・φＨＲｎ＋１，・・・）を供給する。
【００３１】
上記構成の光電変換部の動作は、実質的に従来のＣＭＯＳイメージセンサと同様である。
すなわち、垂直走査回路６からの垂直走査パルスφＶｍと、水平走査回路８からの読み出しパルスφＨＲｎを受けた垂直選択用スイッチ素子４が、それらのパルスφＶｍ，φＨＲｎの積のパルスを作り、この積のパルスで読み出し用スイッチ素子３の制御電極を制御して、フォトダイードＰｄで光電変換された信号電荷を垂直信号線ＶＬに読み出す。この信号電荷は、水平走査回路８からの水平走査パルスφＨにより制御された水平スイッチ素子７を通して水平信号線ＨＬに出力され、これに接続されたアンプ９により信号電圧に変換されて出力される。
このとき、フォトダイオードＰｄは、水平方向に並んだ２つの画素間で共有されていることから、後述するように、シャッター部２０により当該共有する画素に入射した光を異なるタイミングでフォトダイオードＰｄに受光させて読み出すようにする。
【００３２】
尚、上記の例では、水平方向に並んだ画素に共有されるトランジスタＴｒは、垂直選択用スイッチ素子４と読み出し用スイッチ素子３の２つのトランジスタを有する例について説明したが、単位画素内に５つのトランジスタを有するもの等、様々なタイプのものが存在するため、これに限定されるものではない。
【００３３】
図５は、図２のＡ−Ａ’線における断面図であり、光電変換部の断面の一例を詳細に説明するものである。
図５に示すように、例えば、酸化シリコン等からなる素子分離絶縁膜１０により水平方向の２画素Ｐ２１，２２を一組として画素分離されたｎ型の半導体基板１０の活性領域に、例えば、ｐ型不純物を含有するｐウェル１２が形成され、さらに、ｎ型不純物を含有するｎ型半導体領域１３が形成されることにより、ｎ型半導体領域１３とｐウェル１２との間でｐｎ接合を形成してなるフォトダイオードＰｄが構成されている。上述したように、一つのフォトダイオードＰｄは、水平方向の２画素Ｐ２１，２２に共有されている。
【００３４】
上記のフォトダイオードＰｄを逆バイアスした状態において、光を受光することにより、光の強度に応じた電荷が発生し、フォトダイオードＰｄにて発生した電荷は、主としてｎ型半導体領域１３に蓄積することとなる。
【００３５】
半導体基板１０の活性領域において、例えばフォトダイオードＰｄのｎ型半導体領域１３と同時に形成されたソース・ドレイン領域１５が形成され、当該ソース・ドレイン領域１５に対してｎ型半導体領域１３側には、ソース・ドレイン領域１５よりも低濃度にｎ型不純物を含有するＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ　）領域１４が形成されている。
【００３６】
ソース・ドレイン領域１５とｎ型半導体領域１３との間における半導体基板１０上には、酸化シリコンからなるゲート絶縁膜１６と、例えばポリシリコンからなるゲート電極１７とが積層形成され、さらにゲート電極１７の側部にサイドウォール絶縁膜１８が形成されることにより、ｎＭＯＳトランジスタからなる読み出し用スイッチ素子が形成されている。なお、図示しない領域において、画素分離された半導体基板１０にはＭＯＳトランジスタからなる垂直選択用スイッチ素子やその他の素子が形成されている。
【００３７】
上記の読み出し用スイッチ素子のゲート電極１７に電圧を印加してオン状態とすることにより、フォトダイオードＰｄにて発生しｎ型半導体領域１３において蓄積された電荷がソース・ドレイン領域１５に移動し、コンタクトプラグや配線層により外部に信号電荷として読み出されることとなる。
【００３８】
フォトダイオードＰｄおよび読み出し用スイッチ素子等を被覆して、酸化シリコン等の積層膜からなる層間絶縁膜３０が形成されており、当該層間絶縁膜３０には、ソース・ドレイン領域１５に達するタングステン等からなる第１層コンタクトプラグ４１が形成されており、さらに、当該第１層コンタクトプラグ４１に接続するアルミニウム等からなる第１層配線５１が形成されている。なお、図示はしないが、垂直選択用スイッチ素子やその他の素子に接続が必要な領域においても同様に第１層コンタクトプラグおよび第１層配線が形成されている。
【００３９】
同様にして、上記の第１層配線５１に接続する第２層コンタクトプラグ４２、第２層コンタクトプラグ４２に接続する第２層配線５２、第２層配線５２に接続する第３層コンタクトプラグ４３、第３層コンタクトプラグ４３に接続する第３層配線５３が層間絶縁膜３０に埋め込まれて形成されている。
【００４０】
このようにして、半導体基板１０に形成されたフォトダイオードＰｄや読み出し用スイッチ素子３およびその他のトランジスタの上層には、第１〜第３層配線５１，５２，５３からなる配線層５０が形成されている。なお、本実施形態では、一例として、３層配線の例を示してあるが、さらなる多層配線であってもよく、これに限定されるものではない。
【００４１】
このようにして形成された光電変換部の上層に、シャッター部２０が設けられている。シャッター部２０は、上述したように、入射光の透過を画素単位で制御するものであり、例えば、現在、液晶表示装置に使用されている液晶シャッターを利用することができる。
図６（ａ）は液晶シャッターを用いた場合におけるシャッター部２０の概略構成図であり、図６（ｂ）は図６（ａ）におけるＢ−Ｂ’線の断面図である。
【００４２】
図６に示すように、シャッター部２０は、透明絶縁基板２１と、当該透明絶縁基板２１に所定の間隔をもって対向配置された他方の透明絶縁基板２４との間に液晶層２５が保持され、不図示の画素が行列状に多数配列されてなる液晶シャッター２を有する。
そして、透明絶縁基板２１上には、液晶シャッター２の各画素を行単位で選択する垂直ドライバ２２と、行単位で選択された各画素の列を選択する水平ドライバ２３とが実装されている。
なお、図示はしないが、透明絶縁基板２１，２４の外側には、一対の偏光板が設けられている。
【００４３】
図７に、図６（ａ）に示す液晶シャッターの詳細を示す。
図７に示すように、液晶シャッター２では、透明絶縁基板２１上に、ｍ行分のゲートライン（垂直選択ライン）Ｖ−１〜Ｖ−ｍと、ｎ列分のソースライン（水平選択ライン）Ｓ−１〜Ｓ−ｎとがマトリックス状に配線されており、垂直選択ラインＶ−１〜Ｖ−ｍと水平選択ラインＳ−１〜Ｓ−ｎとの各交差部分に画素Ｐが配されている。
【００４４】
画素Ｐの各々は、垂直選択ラインＶ−１〜Ｖ−ｍおよび水平選択ラインＳ−１〜Ｓ−ｎに、それぞれゲート電極とソース電極が接続されたスイッチング素子としてのポリシリコンＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ；薄膜トランジスタ）２６と、このＴＦＴ２６のドレイン電極に画素電極が接続された液晶セル（液晶容量）２７と、ＴＦＴ２６のドレイン電極に一方の電極が接続された補助容量２８とから構成されている。
【００４５】
上記の画素構造において、液晶セル２７の対向電極は、補助容量２８の他方の電極と共に、コモン線ＣＬに接続されている。コモン線ＣＬには、所定の直流電圧がコモン電圧ＶＣＯＭとして与えられる。
【００４６】
上記構成のシャッター部２０では、垂直ドライバ２２により、垂直選択信号がいずれかの垂直選択ラインＶ−１，Ｖ−２・・・Ｖ−ｍに印加され、印加された垂直選択ラインＶ−１，Ｖ−２・・・Ｖ−ｍに接続された行方向における全画素に接続されたスイッチング素子であるＴＦＴ２６がオン状態となる。
この状態で水平ドライバ２３により、水平選択信号が所望の水平選択ラインＳ−１〜Ｓ−ｎに印加され、電荷が特定の画素Ｐに注入される。注入された電荷はＴＦＴ２６を介して液晶セル２７と補助容量２８へと蓄積され、ＴＦＴ２６のスイッチング機能により、次のＴＦＴ２６の選択まで保持される。
【００４７】
画素に電荷が蓄積されていない場合、すなわち、液晶セル２７に電界が印加されていない場合には、液晶セル２７における液晶物質の配向から、入射光は当該画素を透過することができない。
画素に電荷が蓄積されている場合、すなわち、液晶セル２７に電界が印加されている状態においては、液晶セル２７における液晶物質の配向が変化し、入射光は当該画素を透過することができるようになる。
【００４８】
上記構成の本実施形態に係る撮像装置の動作の一例について説明する。
水平方向に並んだ画素Ｐ１１，Ｐ１２等を一組として、その下層の光電変換部においてフォトダイオードが共有されていることから、まず、第１ステップとして、画素Ｐｍｎ（ｍ＝行、ｎ＝列）のうちｎが奇数番目のもののみを選択していき、その後、ｎが偶数番目のものを選択する。
【００４９】
図８は、水平方向に並んだ画素Ｐ２１，Ｐ２２のうち、左側、すなわち、画素Ｐｍｎ（ｍ＝行、ｎ＝列）のうちｎが奇数番目のもののみが選択されたときのフォトダイオードへの入射の様子を示す模式的断面図である。
図８に示すように、画素Ｐｍｎ（ｍ＝行、ｎ＝列）のうちｎが奇数番目のもののみが選択されたときにおいては、画素Ｐ２１の位置に入射した光は、シャッター部２０を透過して、画素Ｐ２１，Ｐ２２で共有されるフォトダイオードＰｄへ入射することとなる。
このとき、垂直ドライバ２２および水平ドライバ２３による画素Ｐ２１の選択に同期して、一定期間経過後に、図４に示す光電変換部の垂直走査回路６および水平走査回路８により画素Ｐ２１，Ｐ２２で共有されるフォトダイオードＰｄで光電変換され蓄積された信号電荷を読み出す。
【００５０】
同様にして、シャッター部２０において、一行目からｍ行目までの画素Ｐｍｎにおいて、Ｐｍｎのｎが奇数番目の画素を選択してフォトダイオードＰｄへ入射させ、選択のタイミングに同期して、各画素において、それぞれ一定期間後に、図４に示す光電変換部の垂直走査回路６および水平走査回路８により、同様の順序で、フォトダイオードで光電変換され蓄積された信号電荷を読み出していく。
【００５１】
次に、第２ステップとして、画素Ｐｍｎ（ｍ＝行、ｎ＝列）のうちｎが偶数番目のものを選択する。
【００５２】
図９は、水平方向に並んだ画素Ｐ２１，Ｐ２２のうち、右側、すなわち、画素Ｐｍｎ（ｍ＝行、ｎ＝列）のうちｎが偶数番目のもののみが選択されたときのフォトダイオードへの入射の様子を示す模式的断面図である。
図９に示すように、画素Ｐｍｎ（ｍ＝行、ｎ＝列）のうちｎが偶数番目のもののみが選択されたときにおいては、画素Ｐ２２の位置に入射した光は、シャッター部２０を透過して、画素Ｐ２１，Ｐ２２で共有されるフォトダイオードＰｄへ入射することとなる。
このとき、垂直ドライバ２２および水平ドライバ２３による画素Ｐ２２の選択に同期して、一定期間経過後に、図４に示す光電変換部の垂直走査回路６および水平走査回路８により画素Ｐ２１，Ｐ２２で共有されるフォトダイオードＰｄで光電変換され蓄積された信号電荷を読み出す。
【００５３】
同様にして、シャッター部２０において、一行目からｍ行目までの画素Ｐｍｎにおいて、Ｐｍｎのｎが偶数番目の画素を選択してフォトダイオードＰｄへ入射させ、選択のタイミングに同期して、各画素において、それぞれ一定期間後に、図４に示す垂直走査回路６および水平走査回路８により、同様の順序で、フォトダイオードで光電変換され蓄積された信号電荷を読み出していく。
【００５４】
上記の本実施形態に係る撮像装置では、各画素へ入射した光の透過を画素単位で制御し、光の位置情報のみを検出するシャッター部２０と、光を光電変換して電気信号に変えるフォトダイオードＰｄを有する光電変換部とを積層させて別々の機能に分けることにより、シャッター部２０に入射した光のうち、選択された画素のみに入射した光をフォトダイオードＰｄにより光電変換して電気信号として読み出すことにより、入射した光の位置情報と入射光量を検出することとしている。
【００５５】
従って、チップの小型化および解像度の向上を図るために画素の面積の縮小化および多画素化を行なう場合においても、シャッター部２０における各画素の面積のみを縮小すれば足り、光電変換部のフォトダイオードＰｄはシャッター部２０の複数の画素で共有されることから、従来のように、各画素毎にフォトダイオードを配置していた場合よりも、大きい面積のフォトダイオードを形成することができる。これにより、読み出し一回分の光電変換で蓄積できる飽和電荷量を増大させることができ、光強度に応じた電気信号のＳ／Ｎを劣化させることなく、高画質の撮影が可能となる。
【００５６】
フォトダイオードＰｄを複数の画素で共有することは、複数の画素に入射した光を時間的に異なるタイミングで一つのフォトダイオードＰｄでそれぞれ光電変換することにより実現される。また、フォトダイオードＰｄを含む光電変換部と画素部となるシャッター部２０とが積層構造をなしており、同一平面内にないことから、チップ面積の増大にも影響はない。
さらに、フォトダイオードを複数の画素で共有することにより、フォトダイオードが持つノイズ成分も複数の画素で共通となり、ノイズ成分の分離が容易になる。
【００５７】
第２実施形態
図１０は、本実施形態に係る撮像装置において層間絶縁膜を除いた概略配置を示す図である。第１実施形態で説明したのと同一の構成要素には、同一の符号を付しておりその説明は省略する。
第１実施形態では、シャッター部２０として、液晶シャッターを用いた例について説明したが、本実施形態では、シャッター部２００として、マイクロエレクトロメカニカルシステム（ＭＥＭＳ：Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍ、超小型電気的・機械的複合体）デバイス（以下、ＭＥＭＳ素子という）を用いた例について説明する。ＭＥＭＳ素子とは、半導体の微細加工技術を利用してつくる微細な電気的あるいは機械的素子をいう。
【００５８】
図１０に示すように、本実施形態に係る撮像装置では、シャッター部２００は、遮蔽板２０１と、第１遮蔽板駆動用電極２０２と、第２遮蔽板駆動用電極２０３と、遮蔽板分離絶縁膜２０４と、遮蔽板安定用電極２０５とを有する。
【００５９】
遮蔽板２０１は、光の吸収あるいは反射により光を遮る導電材料により形成されており、例えば単位画素と実質的に同等のサイズを有する。遮蔽板２０１には、予め荷電粒子として、電子が注入されており負に帯電している状態にある。
各遮蔽板２０１は、光電変換部において水平方向に隣り合う画素Ｐ１１，Ｐ１２および画素Ｐ２１，Ｐ２２に共有されており、水平方向に移動することで水平方向の一方の画素へ光を入射させ、他方の画素への光の入射を防止する。
【００６０】
遮蔽板分離絶縁膜２０４は、酸化シリコンや窒化シリコン等の絶縁性材料から形成されており、光電変換部において水平方向に隣り合う画素Ｐ１１，Ｐ１２および画素Ｐ２１，Ｐ２２を一組として区画するように形成されており、当該遮蔽板分離絶縁膜２０４により区画された領域において、遮蔽板２０１が水平方向に可動することとなる。
【００６１】
第１遮蔽板駆動用電極２０２および第２遮蔽板駆動用電極２０３は、光電変換部において水平方向に隣り合う画素Ｐ１１，Ｐ１２および画素Ｐ２１，Ｐ２２を一組として区画する遮蔽板分離絶縁膜２０４を挟んで垂直方向に延伸して形成されている。このように第１および第２遮蔽板駆動用電極２０２，２０３は、遮蔽板２０１を水平方向に移動させるために、水平方向において対向して設けられている。
【００６２】
遮蔽板安定用電極２０５は、遮蔽板２０１に注入した電子が遮蔽板分離絶縁膜２０４へリークして損失した場合において、遮蔽板安定用電極２０５を負に帯電させることにより、遮蔽板分離絶縁膜２０４中の電子を遮蔽板２０１へ注入する。また、遮蔽板安定用電極２０５には、通常動作中にも、負に帯電した遮蔽板２０１と遮蔽板分離絶縁膜２０４との摩擦抵抗を低減するため、負電圧を印加しておいてもよい。
【００６３】
本実施形態に係る撮像装置の動作について、２行２列の画素配置の場合を例に説明する。
まず、第１ステップとして、負に帯電した遮蔽板２０１に対し、遮蔽板分離絶縁膜２０４で絶縁分離された第１遮蔽板駆動用電極２０２に負の電圧を印加し、第２遮蔽板駆動用電極２０３に正の電圧を印加する。
これにより、図１１に示すように、第２遮蔽板駆動用電極２０３から第１遮蔽板駆動用電極２０２に向かって電界が生じ、負に帯電した遮蔽板２０１は、発生した電界によって第２遮蔽板駆動用電極２０３に向かって移動する。
この結果、水平方向に隣合う画素のうち、右側の画素Ｐ１２，Ｐ２２のみが遮蔽板２０１で覆われて光の入射が遮られ、一方、遮蔽板２０１で覆われていない左側の画素Ｐ１１，Ｐ２１のみに光が入射し、その下層にある光電変換部のフォトダイオードＰｄにそれぞれ入射することとなる。
【００６４】
そして、第１および第２遮蔽板駆動用電極２０２，２０３による遮蔽板２０１の駆動に同期して、一定期間経過後に、図４に示す垂直走査回路６および水平走査回路８によりフォトダイオードＰｄで光電変換され蓄積された信号電荷を読み出す。
【００６５】
次に、第２ステップとして、負に帯電した遮蔽板２０１に対し、遮蔽板分離絶縁膜２０４で絶縁分離された第１遮蔽板駆動用電極２０２に正の電圧を印加し、第２遮蔽板駆動用電極２０３に負の電圧を印加する。
これにより、図１２に示すように、第１遮蔽板駆動用電極２０２から第２遮蔽板駆動用電極２０３に向かって電界が生じ、負に帯電した遮蔽板２０１は、発生した電界によって第１遮蔽板駆動用電極２０２に向かって移動する。
この結果、水平方向に隣合う画素のうち、左側の画素Ｐ１１，Ｐ２１のみが遮蔽板２０１で覆われて光の入射が遮られ、一方、遮蔽板２０１で覆われていない右側の画素Ｐ１２，Ｐ２２のみに光が入射し、その下層にある光電変換部のフォトダイオードＰｄにそれぞれ入射することとなる。
【００６６】
そして、第１および第２遮蔽板駆動用電極２０２，２０３による遮蔽板２０１の駆動に同期して、一定期間経過後に、図４に示す垂直走査回路６および水平走査回路８によりフォトダイオードＰｄでそれぞれ光電変換され蓄積された信号電荷を読み出す。
【００６７】
以上のように、遮蔽板２０１を動作させて、水平方向に並ぶ画素Ｐ１１，Ｐ１２あるいは画素Ｐ２１，Ｐ２２における各画素に入射する光を制御して、異なるタイミングで、フォトダイオードＰｄにより光電変換させ信号電荷を読み出すことにより、全ての画素に入射した光の強度に応じた電気信号がその位置情報とともに得られることとなる。
【００６８】
上記の本実施形態に係る撮像装置では、各画素へ入射した光の透過を画素単位で制御し、光の位置情報のみを検出するシャッター部２００と、光を光電変換して電気信号に変えるフォトダイオードを有する光電変換部とを積層させて別々の機能に分けることにより、シャッター部２００に入射した光のうち、選択された画素のみに入射した光をフォトダイオードＰｄにより光電変換して電気信号として読み出すことにより、入射した光の位置情報と入射光量を検出することとしている。
【００６９】
従って、チップの小型化および解像度の向上を図るために画素の面積の縮小化および多画素化を行なう場合においても、シャッター部２００における各画素の面積のみを縮小すれば足り、光電変換部のフォトダイオードＰｄはシャッター部２００の複数の画素で共有されることから、従来のように、各画素毎にフォトダイオードを配置していたよりも、大きい面積のフォトダイオードを形成することができる。これにより、読み出し一回分の光電変換で蓄積できる飽和電荷量を増大させることができ、光強度に応じた電気信号のＳ／Ｎを劣化させることなく、高画質の撮影が可能となる。
【００７０】
フォトダイオードＰｄを複数の画素で共有することは、複数の画素に入射した光を時間的に異なるタイミングで一つのフォトダイオードＰｄでそれぞれ光電変換することにより実現される。また、フォトダイオードＰｄを含む光電変換部と画素部となるシャッター部２００とが積層構造をなしており、同一平面内にないことから、チップ面積の増大にも影響はない。
さらに、フォトダイオードを複数の画素で共有することにより、フォトダイオードが持つノイズ成分も複数の画素で共通となり、ノイズ成分の分離が容易になる。
【００７１】
本発明の撮像装置は、上記の実施形態の説明に限定されない。
例えば、第１および第２実施形態においては、フォトダイオードＰｄに蓄積された電荷の読み出しをＣＭＯＳと同様にして、読み出し用トランジスタを設けて読み出す例について説明したが、読み出しゲートを設けてＣＣＤにより出力部にまで転送する構成を採用してもよい。
【００７２】
また、シャッター部２００として、遮蔽板を駆動可能なＭＥＭＳ素子を用いた例について説明したが、このＭＥＭＳ素子の構造にも特に限定はない。ＭＥＭＳ素子では、遮蔽板のような微小部材を機械的あるいは電気的に駆動するための様々な構造が考えられるため、同様の機能を有するＭＥＭＳ素子を適用することもできる。
【００７３】
また、第１および第２実施形態において、２行２列の画素配置の場合を例に説明したが、画素数に限定はない。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００７４】
【発明の効果】
本発明の撮像装置によれば、Ｓ／Ｎ比を劣化させることなく、画素数の増大や装置の小型化を図ることができる。
【図面の簡単な説明】
【図１】本実施形態に係る撮像装置の模式的な平面図である。
【図２】図１に示す撮像装置の平面図において各画素の出力電気信号を読み出すための配線層を追加した模式的な平面図である。
【図３】図２のＡ−Ａ’線における断面図である。
【図４】本実施形態に係る撮像装置の光電変換部の構成の一例を示す。
【図５】光電変換部の断面の一例を詳細に説明するための図２のＡ−Ａ’線における断面図である。
【図６】図６（ａ）は液晶シャッターを用いた場合におけるシャッター部の概略構成図であり、図６（ｂ）は図６（ａ）におけるＢ−Ｂ’線の断面図である。
【図７】液晶シャッターの詳細を示す回路図である。
【図８】第１実施形態に係る撮像装置の動作の一例を説明するための図である。
【図９】第１実施形態に係る撮像装置の動作の一例を説明するための図である。
【図１０】第２実施形態に係る撮像装置における概略配置を示す図である。
【図１１】第２実施形態に係る撮像装置の動作の一例を説明するための図である。
【図１２】第２実施形態に係る撮像装置の動作の一例を説明するための図である。
【図１３】従来例の撮像装置の模式的な平面図である。
【図１４】図１３に示す平面図において各画素の出力電気信号を読み出すための配線領域を追加した模式的な平面図である。
【図１５】従来例の撮像装置の動作の一例を説明するための図である。
【符号の説明】
２…液晶シャッター、３…読み出し用スイッチ素子、４…垂直選択用スイッチ素子、６…垂直走査回路、７…水平スイッチ素子、８…水平走査回路、９…アンプ、１０…半導体基板、１１…素子分離絶縁膜、１２…ｐウェル、１３…ｎ型半導体領域、１４…ＬＤＤ領域、１５…ソース・ドレイン領域、１６…ゲート絶縁膜、１７…ゲート電極、１８…サイドウォール絶縁膜、２０，２００…シャッター部、２１…透明絶縁基板、２２…垂直ドライバ、２３…水平ドライバ、２４…透明絶縁基板、２５…液晶層、２６…スイッチング素子、２７…液晶セル、２８…補助容量、３０…層間絶縁膜、４１…第１層コンタクトプラグ、４２…第２層コンタクトプラグ、４３…第３層コンタクトプラグ、５０…配線層、５１…第１層配線、５２…第２層配線、５３…第３層配線、２０１…遮蔽板、２０２…第１遮蔽板駆動用電極、２０３…第２遮蔽板駆動用電極、２０４…遮蔽板分離絶縁膜、２０５…遮蔽板安定用電極、Ｖ…垂直選択ライン、Ｓ…水平選択ライン、ＳＶＬ…垂直選択線、ＶＬ…垂直信号線、ＲＬ…読み出しパルス線、ＨＬ…水平信号線、Ｐ，Ｐ１１，Ｐ１２，Ｐ２１，Ｐ２２，Ｐｍｎ…画素、Ｐｄ…フォトダイオード、Ｔｒ…トランジスタ。
【図１】
2004014802.tif 000003
【図２】
2004014802.tif 000004
【図３】
2004014802.tif 000005
【図４】
2004014802.tif 000006
【図５】
2004014802.tif 000007
【図６】
2004014802.tif 000008
【図７】
2004014802.tif 000009
【図８】
2004014802.tif 000010
【図９】
2004014802.tif 000011
【図１０】
2004014802.tif 000012
【図１１】
2004014802.tif 000013
【図１２】
2004014802.tif 000014
【図１３】
2004014802.tif 000015
【図１４】
2004014802.tif 000016
【図１５】
2004014802.tif 000017