(57)【要約】【課題】周波数逓倍器のスプリアスを低減する。【解決手段】ＲＣポリフェーズフィルタ２で得られた第１の差動入力信号を第１の差動型リミット増幅器３で出力振幅１４０ｍＶ以上に増幅し容量Ｃ１，Ｃ２を経由して差動型ミキサ回路５の一方の差動入力端子に入力させる。第１の差動入力信号と直交し且つＲＣポリフェーズフィルタ２で得られた第２の差動入力信号を第２の差動型リミット増幅器４で出力振幅１４０ｍＶ以上に増幅し容量Ｃ３，Ｃ４を経由して差動型ミキサ回路５の他方の差動入力端子に入力させる。【選択図】　図１
2004080183.tif 000002
【特許請求の範囲】
【請求項１】
第１の差動入力信号が入力する第１の差動型リミット増幅器と、前記第１の差動入力信号と直交する第２の差動入力信号が入力する第２の差動型リミット増幅器と、第１乃至第４の容量と、差動型ミキサ回路とを具備し、
前記第１の差動型リミット増幅器の差動出力端子は前記第１および第２の容量を介して前記差動型ミキサ回路の一方の差動入力端子に接続され、
前記第２の差動型リミット増幅器の差動出力端子は前記第３および第４の容量を介して前記差動型ミキサ回路の他方の差動入力端子に接続される、
ようにしたことを特徴とする周波数逓倍器。
【請求項２】
第１の差動入力信号が入力する第１の差動型リミット増幅器と、前記第１の差動入力信号と直交する第２の差動入力信号が入力する第２の差動型リミット増幅器と、第１乃至第４の容量と、差動型逓倍回路とを具備し、
前記第１の差動型リミット増幅器の差動出力端子は前記第１および第２の容量を介して前記差動型逓倍回路の一方の差動入力端子に接続され、
前記第２の差動型リミット増幅器の差動出力端子は前記第３および第４の容量を介して前記差動型逓倍回路の他方の差動入力端子に接続される、
ようにしたことを特徴とする周波数逓倍器。
【請求項３】
請求項１又は２のいずれか１つに記載の周波数逓倍器において、
前記第１および第２の差動型リミット増幅器の差動出力信号の振幅が１４０ｍＶ以上の値に設定されていることを特徴とする周波数逓倍器。
【請求項４】
第１および第２の差動入力端子と、第１乃至第４の容量と、縦積み２段の差動対をもつ差動型ミキサ回路と、第１の閾値オフセット補償用容量をもつ第１の閾値オフセット補償回路と、第２の閾値オフセット補償用容量をもつ第２の閾値オフセット補償回路とを具備し、
前記第１の差動入力端子は前記第１および第２の容量を介して前記差動型ミキサ回路の上段の差動対の各入力端子に接続され、
前記第２の差動入力端子は前記第３および第４の容量を介して前記差動型ミキサ回路の下段の差動対の各入力端子に接続され、
前記第１の閾値オフセット補償回路は前記差動型ミキサ回路の上段の差動対の入出力間に切断可能に負帰還接続されて前記第１の閾値オフセット補償用容量に保存された電圧が前記上段の差動対の入力端子間に印加し、
前記第２の閾値オフセット補償回路は前記差動型ミキサ回路の下段の差動対の入出力間に切断可能に負帰還接続されて前記第２の閾値オフセット補償用容量に保存された電圧が前記下段の差動対の入力端子間に印加する、
ようにしたことを特徴とする周波数逓倍器。
【請求項５】
第１および第２の差動入力端子と、第１乃至第４の容量と、第１および第２の差動対をもつ差動型逓倍回路と、第１の閾値オフセット補償用容量をもつ第１の閾値オフセット補償回路と、第２の閾値オフセット補償用容量をもつ第２の閾値オフセット補償回路とを具備し、
前記第１の差動入力端子は前記第１および第２の容量を介して前記差動型逓倍回路の第１の差動対の各入力端子に接続され、
前記第２の差動入力端子は前記第３および第４の容量を介して前記差動型逓倍回路の第２の差動対の各入力端子に接続され、
前記第１の閾値オフセット補償回路は前記差動型逓倍回路の第１の差動対の入出力間に切断可能に負帰還接続されて前記第１の閾値オフセット補償用容量に保存された電圧が前記第１の差動対の入力端子間に印加し、
前記第２の閾値オフセット補償回路は前記差動型逓倍回路の第２の差動対の入出力間に切断可能に負帰還接続されて前記第２の閾値オフセット補償用容量に保存された電圧が前記第２の差動対の入力端子間に印加する、
ようにしたことを特徴とする周波数逓倍器。
【請求項６】
請求項４に記載の周波数逓倍回路において、
前記上段の差動対の出力側を前記差動型ミキサ回路の差動出力端子に接続する第１のスイッチ群と、前記第１の閾値オフセット補償回路を前記上段の差動対の入出力間に負帰還接続する第２のスイッチ群と、前記第２の閾値オフセット補償回路を前記下段の差動対の入出力間に負帰還接続する第３のスイッチ群とを具備し、
前記第１のスイッチ群は前記第１および第２の差動入力端子に信号が入力していないときはオフ、入力しているときはオンし、
前記第２および第３のスイッチ群は前記第１および第２の差動入力端子に信号が入力していないときはオン、入力しているときはオフする、
ことを特徴とする周波数逓倍回路。
【請求項７】
請求項５に記載の周波数逓倍回路において、
前記第１および第２の差動対の出力側を前記差動型逓倍回路の差動出力端子に接続する第１のスイッチ群と、前記第１の閾値オフセット補償回路を前記第１の差動対の入出力間に負帰還接続する第２のスイッチ群と、前記第２の閾値オフセット補償回路を前記第２の差動対の入出力間に負帰還接続する第３のスイッチ群とを具備し、
前記第１のスイッチ群は前記第１および第２の差動入力端子に信号が入力していないときはオフ、入力しているときはオンし、
前記第２および第３のスイッチ群は前記第１および第２の差動入力端子に信号が入力していないときはオン、入力しているときはオフする、
ことを特徴とする周波数逓倍回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、無線通信用ＩＣ等に用いられるスプリアスの少ない周波数逓倍器に関するものである。
【０００２】
【従来の技術】
現在一般に使用されている周波数逓倍器（第１の従来例）を図７に示す。本構成では、バッファ回路１に周波数ｆｏの差動信号が入力すると、そのバッファ回路１により駆動されたＲＣポリフェーズフィルタ２により直交差動信号（Ｉ成分の差動信号とＱ成分の差動信号）が生成され、差動型ミキサ回路５によりその直交差動信号を乗算することで２逓倍信号（２ｆｏ）が発生する。直交差動信号を乗算する差動型ミキサ回路５は、図９に示すような下段の差動対を構成するトランジスタＱ１，Ｑ２、上段の差動対を構成するトランジスタＱ３，Ｑ４とトランジスタＱ５，Ｑ６、負荷抵抗Ｒ１，Ｒ２、定電流源Ｉ１から構成される一般的な回路である。
【０００３】
図８に別の周波数逓倍器（第２の従来例）を示す。本構成では、バッファ回路１に周波数ｆｏの差動信号が入力すると、そのバッファ回路１により駆動されたＲＣポリフェーズフィルタ２により直交差動信号（Ｉ成分の差動信号とＱ成分の差動信号）が生成され、差動型逓倍回路６で２逓倍信号（２ｆｏ）が発生する。直交差動信号を乗算する差動型逓倍回路６は、図１０に示すような第１の差動対を構成するトランジスタＱ７，Ｑ８、第２の差動対を構成するトランジスタＱ９，Ｑ１０、負荷抵抗Ｒ３，Ｒ４、定電流源Ｉ２から構成される一般的な回路である。
【０００４】
【発明が解決しようとする課題】
ところで、ＭＯＳトランジスタで構成した差動型ミキサ回路５や差動型逓倍回路６では、入力に用いるトランジスタの差動対に閾値オフセットが１０ｍＶ程度存在する。このため、入力信号である差動信号の振幅をＡ、閾値オフセットをｂとすると、上記の周波数逓倍器による２逓倍信号は、
（Ａ・ｃｏｓωｔ＋ｂ）（Ａ・ｓｉｎωｔ＋ｂ）
＝Ａ２／２・ｓｉｎ２ωｔ＋Ａｂ（ｃｏｓωｔ＋ｓｉｎωｔ）＋ｂ２　　　　　　（１）
となり、逓倍されない信号がスプリアスとして残存するという問題があった。
【０００５】
本発明は以上のような点に鑑みてなされたものであり、その目的は、スプリアスの少ない周波数逓倍器を提供することである。
【０００６】
【課題を解決するための手段】
請求項１にかかる発明は、第１の差動入力信号が入力する第１の差動型リミット増幅器と、前記第１の差動入力信号と直交する第２の差動入力信号が入力する第２の差動型リミット増幅器と、第１乃至第４の容量と、差動型ミキサ回路とを具備し、前記第１の差動型リミット増幅器の差動出力端子は前記第１および第２の容量を介して前記差動型ミキサ回路の一方の差動入力端子に接続され、前記第２の差動型リミット増幅器の差動出力端子は前記第３および第４の容量を介して前記差動型ミキサ回路の他方の差動入力端子に接続される、ようにしたことを特徴とする周波数逓倍器とした。
【０００７】
請求項２にかかる発明は、第１の差動入力信号が入力する第１の差動型リミット増幅器と、前記第１の差動入力信号と直交する第２の差動入力信号が入力する第２の差動型リミット増幅器と、第１乃至第４の容量と、差動型逓倍回路とを具備し、前記第１の差動型リミット増幅器の差動出力端子は前記第１および第２の容量を介して前記差動型逓倍回路の一方の差動入力端子に接続され、前記第２の差動型リミット増幅器の差動出力端子は前記第３および第４の容量を介して前記差動型逓倍回路の他方の差動入力端子に接続される、ようにしたことを特徴とする周波数逓倍器とした。
【０００８】
請求項３にかかる発明は、請求項１又は２のいずれか１つに記載の周波数逓倍器において、前記第１および第２の差動型リミット増幅器の差動出力信号の振幅が１４０ｍＶ以上の値に設定されていることを特徴とする周波数逓倍器とした。
【０００９】
請求項４にかかる発明は、第１および第２の差動入力端子と、第１乃至第４の容量と、縦積み２段の差動対をもつ差動型ミキサ回路と、第１の閾値オフセット補償用容量をもつ第１の閾値オフセット補償回路と、第２の閾値オフセット補償用容量をもつ第２の閾値オフセット補償回路とを具備し、前記第１の差動入力端子は前記第１および第２の容量を介して前記差動型ミキサ回路の上段の差動対の各入力端子に接続され、前記第２の差動入力端子は前記第３および第４の容量を介して前記差動型ミキサ回路の下段の差動対の各入力端子に接続され、前記第１の閾値オフセット補償回路は前記差動型ミキサ回路の上段の差動対の入出力間に切断可能に負帰還接続されて前記第１の閾値オフセット補償用容量に保存された電圧が前記上段の差動対の入力端子間に印加し、前記第２の閾値オフセット補償回路は前記差動型ミキサ回路の下段の差動対の入出力間に切断可能に負帰還接続されて前記第２の閾値オフセット補償用容量に保存された電圧が前記下段の差動対の入力端子間に印加する、ようにしたことを特徴とする周波数逓倍器とした。
【００１０】
請求項５にかかる発明は、第１および第２の差動入力端子と、第１乃至第４の容量と、第１および第２の差動対をもつ差動型逓倍回路と、第１の閾値オフセット補償用容量をもつ第１の閾値オフセット補償回路と、第２の閾値オフセット補償用容量をもつ第２の閾値オフセット補償回路とを具備し、前記第１の差動入力端子は前記第１および第２の容量を介して前記差動型逓倍回路の第１の差動対の各入力端子に接続され、前記第２の差動入力端子は前記第３および第４の容量を介して前記差動型逓倍回路の第２の差動対の各入力端子に接続され、前記第１の閾値オフセット補償回路は前記差動型逓倍回路の第１の差動対の入出力間に切断可能に負帰還接続されて前記第１の閾値オフセット補償用容量に保存された電圧が前記第１の差動対の入力端子間に印加し、前記第２の閾値オフセット補償回路は前記差動型逓倍回路の第２の差動対の入出力間に切断可能に負帰還接続されて前記第２の閾値オフセット補償用容量に保存された電圧が前記第２の差動対の入力端子間に印加する、ようにしたことを特徴とする周波数逓倍器とした。
【００１１】
請求項６にかかる発明は、請求項４に記載の周波数逓倍回路において、前記上段の差動対の出力側を前記差動型ミキサ回路の差動出力端子に接続する第１のスイッチ群と、前記第１の閾値オフセット補償回路を前記上段の差動対の入出力間に負帰還接続する第２のスイッチ群と、前記第２の閾値オフセット補償回路を前記下段の差動対の入出力間に負帰還接続する第３のスイッチ群とを具備し、前記第１のスイッチ群は前記第１および第２の差動入力端子に信号が入力していないときはオフ、入力しているときはオンし、前記第２および第３のスイッチ群は前記第１および第２の差動入力端子に信号が入力していないときはオン、入力しているときはオフする、ことを特徴とする周波数逓倍回路とした。
【００１２】
請求項７にかかる発明は、請求項５に記載の周波数逓倍回路において、前記第１および第２の差動対の出力側を前記差動型逓倍回路の差動出力端子に接続する第１のスイッチ群と、前記第１の閾値オフセット補償回路を前記第１の差動対の入出力間に負帰還接続する第２のスイッチ群と、前記第２の閾値オフセット補償回路を前記第２の差動対の入出力間に負帰還接続する第３のスイッチ群とを具備し、前記第１のスイッチ群は前記第１および第２の差動入力端子に信号が入力していないときはオフ、入力しているときはオンし、前記第２および第３のスイッチ群は前記第１および第２の差動入力端子に信号が入力していないときはオン、入力しているときはオフする、ことを特徴とする周波数逓倍回路とした。
【００１３】
【発明の実施の形態】
［第１の実施の形態］
図１は本発明の第１の実施の形態の周波数逓倍器の構成を示すブロック図である。１は周波数ｆｏの差動信号が入力するバッファ回路、２はバッファ回路１の出力差動信号から直交差動信号（Ｉ成分の差動信号とＱ成分の差動信号）を生成するＲＣポリフェーズフィルタ、３はＩ成分の差動信号を増幅する第１の差動型リミッタ増幅器、４はＱ成分の差動信号を増幅する第２の差動型リミッタ増幅器、Ｃ１，Ｃ２は第１の差動型リミッタ増幅器３の差動出力側に接続された直流カット用の容量、Ｃ３，Ｃ４は第２の差動型リミッタ増幅器４の差動出力側に接続された直流カット用の容量、５はＩ成分の差動信号とＱ成分の差動信号を乗算する差動型ミキサ回路である。
【００１４】
無線通信の復調回路で周波数逓倍器を用いる場合は、スプリアスとなる逓倍されない信号は、逓倍信号よりも２０ｄＢ以上小さいことが望まれる。したがって、前記した（１）式より、振幅Ａは、
Ａ≧１０√（２）×ｂ≒１４０ｍＶ
となる必要がある。
【００１５】
そこで本実施形態では、ＲＣポリフェーズフィルタ２と差動型ミキサ回路５との間に、差動型リミッタ増幅器３，４を容量結合により挿入して、逓倍前の各差動信号を充分に増幅する。本実施形態では、差動型リミッタ増幅器３，４における閾値オフセットによる影響は容量Ｃ１〜Ｃ４による結合により除去され、差動型ミキサ回路５に入力する差動信号の振幅を１４０ｍＶよりも充分大きくすることでスプリアスの小さい周波数逓倍器を実現できる。
【００１６】
［第２の実施の形態］
図２は本発明の第２の実施の形態の周波数逓倍器の構成を示すブロック図である。図１に示したものと同じものには同じ符号を付けた。６はＩ成分の差動信号とＱ成分の差動信号を入力して差動の２逓倍信号（２ｆｏ）を生成する差動型逓倍回路である。
【００１７】
本実施形態は、図２における差動型ミキサ回路５を、差動型逓倍回路６に置き換えたものであり、第１の実施形態と同様に、差動型逓倍回路６への入力信号振幅を１４０ｍＶよりも充分大きくすることで、スプリアスの小さい周波数逓倍器を実現している。
【００１８】
［第３の実施の形態］
図３は本発明の第３の実施の形態の周波数逓倍器の構成を示すブロック図である。図１に示したものと同じものには同じ符号を付けた。７はＩ成分の差動信号とＱ成分の差動信号を乗算して差動の２逓倍信号（２ｆｏ）を生成すると共に、閾値オフセットを補償する閾値オフセット補償式差動型ミキサ回路である。
【００１９】
この閾値オフセット補償式差動型ミキサ回路７の具体的回路を図５に示す。Ｑ１，Ｑ２は下段の差動対を構成するトランジスタ、Ｑ３，Ｑ４とＱ５，Ｑ６は上段の差動対を構成するトランジスタ、Ｒ１，Ｒ２は負荷抵抗、Ｉ１は定電流源であり、以上は図９で説明した差動型ミキサ回路５の構成と同じである。
【００２０】
ここでは、さらに、トランジスタＱ３、Ｑ６のゲートと入力端子Ｑとの間に容量Ｃ５を、トランジスタＱ４，Ｑ５のゲートと入力端子−Ｑとの間に容量Ｃ６を、トランジスタＱ１のゲートと入力端子Ｉとの間に容量Ｃ７を、トランジスタＱ２のゲートと入力端子−Ｉとの間に容量Ｃ８を各々接続して、入力信号の直流カットを行っている。
【００２１】
また、７１は第１の閾値オフセット補償回路であり、差動増幅器７１１と抵抗Ｒ５〜Ｒ８と閾値オフセット補償用容量Ｃ９とから構成されている。７２は第２の閾値オフセット補償回路であり、差動増幅器７２１と抵抗Ｒ９，Ｒ１０と閾値オフセット補償用容量Ｃ１０とから構成されている。
【００２２】
Ｓ１〜Ｓ４は上段の差動対を本差動型ミキサ回路７の差動出力端子に接続するための第１のスイッチ群のスイッチ、Ｓ５〜Ｓ１０は第１の閾値オフセット補償回路７１を上段の差動対の入出力間に接続するための第２のスイッチ群のスイッチ、Ｓ１１〜Ｓ１４は第２の閾値オフセット補償回路７２を下段の差動対の入出力間に接続するための第３のスイッチ群のスイッチであり、スイッチＳ１〜Ｓ４がオンのときはＳ５〜Ｓ１４はオフ、スイッチＳ１〜Ｓ４がオフのときはＳ５〜Ｓ１４はオンとなるように制御される。
【００２３】
本実施形態では、まず直交差動信号（Ｉ成分の差動信号とＱ成分の差動信号）が入力していない状態で、スイッチＳ１〜Ｓ４をオフ、スイッチＳ５〜Ｓ１４をオンに切り替える（図５の切替状態）。これにより、トランジスタＱ３〜Ｑ６は本差動型ミキサ回路７の差動出力端子への経路が遮断され、第１の閾値オフセット補償回路７１がトランジスタＱ３，Ｑ４の差動対、トランジスタＱ５，Ｑ６の差動対の入出力間に負帰還接続され、閾値オフセット補償回路７２がトランジスタＱ１，Ｑ２の差動対の入出力間に負帰還接続され、これにより各差動対の出力直流レベルがそれぞれ等しくなり、閾値オフセットが補償される。
【００２４】
次に、直交差動信号を入力させるときは、スイッチＳ１〜Ｓ４をオン、スイッチＳ５〜Ｓ１４をオフに切り替える（図５の切替状態と反対の切替状態）。このときは、前記した閾値オフセット補償回路７１，７２は各差動対から分離されるが、そこで生成した閾値オフセット補償電圧が容量Ｃ９，Ｃ１０に保持される。容量Ｃ９の電圧はトランジスタＱ３，Ｑ４の差動対の入力端子間、トランジスタＱ５，Ｑ６の差動対の入力端子間に印加され、また容量Ｃ１０の電圧はトランジスタＱ１，Ｑ２の差動対の入力端子間に印加され、これらによって閾値オフセット補償が行われる。以上により、スプリアスの少ない周波数逓倍器を実現することができる。
【００２５】
なお、本実施形態では図９の差動型ミキサ回路５に閾値オフセット補償回路やスイッチ、抵抗、容量等を追加した構成としたが、図１に示した第１の実施形態の差動型ミキサ回路５に同様な回路や素子を追加した構成としても良い。
【００２６】
［第４の実施の形態］
図４は本発明の第４の実施の形態の周波数逓倍器の構成を示すブロック図である。図１に示したものと同じものには同じ符号を付けた。８はＩ成分の差動信号とＱ成分の差動信号を入力して差動の２逓倍信号（２ｆｏ）を生成すると共に、閾値オフセットを補償する閾値オフセット補償式差動型逓倍回路である。
【００２７】
この閾値オフセット補償式差動型ミキサ回路８の具体的回路を図６に示す。Ｑ７，Ｑ８は第１の差動対を構成するトランジスタ、Ｑ９，Ｑ１０は第２の差動対を構成するトランジスタ、Ｒ３，Ｒ４は負荷抵抗、Ｉ２は定電流源であり、以上は図１０で説明した差動型逓倍回路６の構成と同じである。
【００２８】
ここでは、さらに、トランジスタＱ７のゲートと入力端子Ｉとの間に容量Ｃ１１を、トランジスタＱ８のゲートと入力端子−Ｉとの間に容量Ｃ１２を、トランジスタＱ９のゲートと入力端子Ｑとの間に容量Ｃ１３を、トランジスタＱ１０のゲートと入力端子−Ｑとの間に容量Ｃ１４を各々接続して、入力信号を直流カットしている。また、８１は第１の閾値オフセット補償回路であり、差動増幅器８１１と抵抗Ｒ１１〜Ｒ１４と閾値オフセット補償用容量Ｃ１５から構成されている。８２は第２の閾値オフセット補償回路であり、差動増幅器８２１と抵抗Ｒ１５〜Ｒ１８と閾値オフセット補償用容量Ｃ１６から構成されている。
【００２９】
Ｓ１５〜Ｓ１８は第１および第２の差動対の出力側を本差動型逓倍回路８の差動出力端子に接続するための第１のスイッチ群のスイッチ、Ｓ１９〜Ｓ２２は第１の閾値オフセット補償回路８１を第１の差動対の入出力間に接続するための第２のスイッチ群のスイッチ、Ｓ２３〜Ｓ２６は第２の閾値オフセット補償回路８２を第２の差動対の入出力間に接続するための第３のスイッチ群のスイッチであり、スイッチＳ１５〜Ｓ１８がオンのときはＳ１９〜Ｓ２６はオフ、スイッチＳ１５〜Ｓ１８がオフのときはＳ１９〜Ｓ２６はオンとなるよう制御される。
【００３０】
本実施形態では、まず直交差動信号（Ｉ成分の差動信号とＱ成分の差動信号）が入力していない状態で、スイッチＳ１５〜Ｓ１８をオフ、スイッチＳ１９〜Ｓ２６をオンに切り替える（図６の切替状態）。これにより、トランジスタＱ７〜Ｑ１０は本差動型逓倍回路８の差動出力端子への経路が遮断され、第１の閾値オフセット補償回路８１がトランジスタＱ７，Ｑ８の差動対の入出力間に負帰還接続され、第２の閾値オフセット補償回路８２がトランジスタＱ９，Ｑ１０の差動対の入出力間に負帰還接続され、これにより各差動対の出力直流レベルがそれぞれ等しくなり、閾値オフセットが補償される。
【００３１】
次に、直交差動信号を入力させるときは、スイッチＳ１５〜Ｓ１８をオン、スイッチＳ１９〜Ｓ２６をオフに切り替える（図６の切替状態と反対の切替状態）。このときは、前記した閾値オフセット補償回路８１，８２は第１および第２の差動対から分離されるが、そこで生成した閾値オフセット補償電圧が容量Ｃ１５，Ｃ１６に保持される。容量Ｃ１５の電圧はトランジスタＱ７，Ｑ８の差動対の入力端子間に印加され、また容量Ｃ１６の電圧はトランジスタＱ９，Ｑ１０の差動対の入力端子間に印加され、これらによって閾値オフセット補償が行われる。以上により、スプリアスの少ない周波数逓倍器を実現することができる。
【００３２】
なお、本実施形態では図１０の差動型逓倍回路６に閾値オフセット補償回路、スイッチ、抵抗、容量等を追加した構成としたが、図２に示した第２の実施形態の差動型逓倍回路６に同様な回路や素子を追加した構成としても良い。
【００３３】
また、以上説明した第１〜第４の実施形態では、直交差動信号を発生するためにＲＣポリフェーズフィルタ２を使用しているが、分周回路を用いた直交信号発生回路あるいは直交差動型ミキサ回路等を用いても良いことは言うまでもない。
【００３４】
【発明の効果】
以上から本発明によれば、スプリアスの少ない周波数逓倍器を実現できる利点がある。
【図面の簡単な説明】
【図１】第１の実施の形態の周波数逓倍器のブロック図である。
【図２】第２の実施の形態の周波数逓倍器のブロック図である。
【図３】第３の実施の形態の周波数逓倍器のブロック図である。
【図４】第４の実施の形態の周波数逓倍器のブロック図である。
【図５】図３の周波数逓倍器の閾値オフセット補償式差動型ミキサ回路の具体的な回路図である。
【図６】図４の周波数逓倍器の閾値オフセット補償式差動型逓倍回路の具体的な回路図である。
【図７】第１の従来例の周波数逓倍器のブロック図である。
【図８】第２の従来例の周波数逓倍器のブロック図である。
【図９】図７の周波数逓倍器の差動型ミキサ回路の具体的な回路図である。
【図１０】図８の周波数逓倍器の差動型逓倍回路の具体的な回路図である。
【符号の説明】
１：バッファ回路
２：ＲＣポリフェーズフィルタ
３：第１の差動型リミッタ増幅器
４：第２の差動型リミッタ増幅器
５：差動型ミキサ回路
６：差動型逓倍回路
７：閾値オフセット補償式差動型ミキサ回路、７１：第１の閾値オフセット補償回路、７２：第２の閾値オフセット補償回路
８：閾値オフセット補償式差動型逓倍回路、８１：第１の閾値オフセット補償回路、８２：第２の閾値オフセット補償回路
【図１】
2004080183.tif 000003
【図２】
2004080183.tif 000004
【図３】
2004080183.tif 000005
【図４】
2004080183.tif 000006
【図５】
2004080183.tif 000007
【図６】
2004080183.tif 000008
【図７】
2004080183.tif 000009
【図８】
2004080183.tif 000010
【図９】
2004080183.tif 000011
【図１０】
2004080183.tif 000012