(57)【要約】【課題】コレクタ取り出し層におけるシート抵抗の劣化を抑制しながら、熱抵抗を下げることができるヘテロ接合バイポーラトランジスタを有する半導体装置およびその製造方法を提供する。【解決手段】基板１０に、コレクタ層１２、ベース層１４およびエミッタ層１５が積層されたヘテロ接合バイポーラトランジスタにおいて、コレクタ取り出し層（サブコレクタ層）１１が全体を平均して基板に格子整合する第１の組成比となっており、第１の組成比よりも熱伝導度の高い第２の組成比を含むように、さらには、コレクタ取り出し層１１の組成比が、第２の組成比と、第２の組成比と異なり、第１の組成比よりも熱伝導度の高い第３の組成比を含むように、厚み方向に変調されている構成とする。【選択図】    図１
2004335701.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、少なくともコレクタ取り出し層、コレクタ層、ベース層およびエミッタ層の積層体を有するヘテロ接合バイポーラトランジスタを有する半導体装置であって、
前記コレクタ取り出し層は全体を平均して前記基板に格子整合する第１の組成比となっており、
前記第１の組成比よりも熱伝導度の高い第２の組成比を含むように、前記コレクタ取り出し層の組成比が厚み方向に変調されている
半導体装置。
【請求項２】
前記コレクタ取り出し層の組成比が、前記第２の組成比と、前記第２の組成比と異なり、前記第１の組成比よりも熱伝導度の高い第３の組成比を含むように、厚み方向に変調されている
請求項１に記載の半導体装置。
【請求項３】
前記コレクタ取り出し層が、前記第２の組成比の層と前記第３の組成比の層の超格子構造となっている
請求項２に記載の半導体装置。
【請求項４】
前記コレクタ取り出し層の組成比が厚み方向に周期的に変調されている
請求項１に記載の半導体装置。
【請求項５】
前記コレクタ取り出し層の組成比が厚み方向に滑らかに連続的に変調されている
請求項１に記載の半導体装置。
【請求項６】
前記コレクタ取り出し層の組成比が厚み方向に不連続的に変調されている
請求項１に記載の半導体装置。
【請求項７】
前記コレクタ取り出し層がＩｎＧａＡｓからなり、前記第２の組成比であるＩｎｘ  Ｇａ１−ｘ  Ａｓ（ｘ＜０．５３）の層と、前記第３の組成比であるＩｎｙ  Ｇａ１−ｙ  Ａｓ（ｙ＞０．５３）の層を含む
請求項２に記載の半導体装置。
【請求項８】
少なくともコレクタ取り出し層、コレクタ層、ベース層およびエミッタ層の積層体を有するヘテロ接合バイポーラトランジスタを有する半導体装置の製造方法であって、
基板に、全体を平均して前記基板に格子整合する第１の組成比となっており、前記第１の組成比よりも熱伝導度の高い第２の組成比を含むように、厚み方向に組成比を変調してコレクタ取り出し層を形成する工程と、
前記コレクタ取り出し層の上層に、少なくともコレクタ層、ベース層およびエミッタ層の積層体を形成する工程と
を有する半導体装置の製造方法。
【請求項９】
前記コレクタ取り出し層を形成する工程において、前記第２の組成比の層と、前記第２の組成比と異なり、前記第１の組成比よりも熱伝導度の高い第３の組成比の層とを、それぞれ臨界膜厚以下で交互に積層する
請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関し、特にヘテロ接合バイポーラトランジスタを有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
半導体装置に用いられるトランジスタとしては、バイポーラトランジスタとＭＯＳ（金属−酸化膜−半導体）電界効果トランジスタなどの電界効果トランジスタに大別される。
【０００３】
バイポーラトランジスタの一つであるヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ、以下ＨＢＴとも称する）は、エミッタ層にベース層よりもバンドギャップが広い材料を用いたバイポーラトランジスタであり、エミッタ層よりもベース層の不純物濃度を濃くしてもエミッタ層からベース層への電子の注入効率（エミッタ効率）を高く保つことができる。
従って、ベース層厚を縮小してもベース層の抵抗を低く保ち、またベース層のパンチスルーを抑えてエミッタ・コレクタ間の耐圧を高く保つことができる。基本的に高速・高耐圧性能に優れたデバイスである。
【０００４】
また、ＨＢＴは高い電流駆動能力を有することから、電力増幅器（パワーアンプ、以下ＰＡとも称する）用デバイスとして優れ、さらに単一電源動作が容易であるというメリットから、近年、移動体通信端末用ＰＡとして広範に使用されてきている。
【０００５】
このようなＨＢＴで代表的な構造のひとつとして、ＡｌＧａＡｓとＧａＡｓのヘテロ接合を利用したＡｌＧａＡｓ／ＧａＡｓＨＢＴが知られているが、この従来型構造に対し、次世代のＨＢＴとして注目されているのがＩｎＰ／ＩｎＧａＡｓのヘテロ接合を利用したＩｎＰ／ＩｎＧａＡｓＨＢＴである。
【０００６】
図７は従来例に係るＨＢＴを有する半導体装置の断面図である。
例えば、半絶縁性の単結晶ＩｎＰよりなる基板１００上に、例えばｎ＋  型のＩｎＧａＡｓよりなり、コレクタ取り出し層となるサブコレクタ層１０１、ｎ−  型のＩｎＰよりなるコレクタ層１０２、ｎ−  型のＩｎＧａＡｓＰよりなるベース・コレクタ間の中間層である傾斜層１０３、ｐ＋  型のＩｎＧａＡｓよりなるベース層１０４、ｎ型のＩｎＰよりなるエミッタ層１０５、ｎ＋  型のＩｎＧａＡｓよりなるキャップ層１０６が順次積層されている。
【０００７】
ベース層１０４、コレクタへのオーミックコンタクト形成のために、エミッタメサ構造ＥＭおよびベースメサ構造ＢＭが形成され、さらに素子分離のためのサブコレクタメサ構造（アイソレーションメサ構造）ＳＭが形成されている。
サブコレクタ層１０１からキャップ層１０６までの積層体を被覆してＳｉ３  Ｎ４  よりなる絶縁膜１０７が形成されており、キャップ層１０６、ベース層１０４およびサブコレクタ層１０１を開口する開口部が形成され、キャップ層１０６に接続するようにエミッタ電極１０８ｅが形成され、ベース層１０４に接続するようにベース電極１０８ｂが形成され、さらに、サブコレクタ層１０１に接続するようにコレクタ電極１０８ｃが形成されている。
上記のエミッタ電極１０８ｅ、ベース電極１０８ｂおよびコレクタ電極１０８ｃは、例えばそれぞれＴｉ／Ｐｔ／Ａｕにより形成されている。
【０００８】
上記のＨＢＴは、ＩｎＧａＡｓやＩｎＰの電子輸送特性がＳｉやＧａＡｓに比べて優れていることから、ＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴなどのＧａＡｓ系ＨＢＴよりも高い性能が期待され、実際に高いｆｔ  およびｆｍａｘ  が報告されている。
【０００９】
上記のような従来のＨＢＴの構成例について、特許文献１〜３に記載がなされている。
【００１０】
【特許文献１】
特開平５−３６７１５号公報
【特許文献２】
特公平７−１０７９０２号公報
【特許文献３】
特開２００１−１７６８８２号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、上記の従来のＨＢＴにおいて、サブコレクタ層に用いられているＩｎＧａＡｓの熱抵抗が高いという問題がある。
上記のＩｎＧａＡｓはＧａＡｓに比べて１０倍近く熱抵抗が高いが、サブコレクタ層はＨＢＴの動作において発生する熱を逃がす放熱経路でもあるため、熱抵抗が低いことが望ましく、特にＰＡや高速デジタルＩＣに応用する際に放熱が重要な問題となる。
【００１２】
そこで、最近では、熱抵抗のより低いＩｎＰをサブコレクタ層に用いる例もでてきたが、この場合、ＩｎＧａＡｓの有する大きなメリットである、低いオーミックコンタクト抵抗や低いシート抵抗を得ることが困難になる。
この低いオーミックコンタクト抵抗は、主に、ＩｎＧａＡｓの電子親和力が大きいことに起因し、低いシート抵抗は移動度が高いことに起因する。
【００１３】
本発明は上記の状況に鑑みてなされたものであり、本発明の目的は、コレクタ取り出し層におけるシート抵抗の劣化を抑制しながら、熱抵抗を下げることができるヘテロ接合バイポーラトランジスタを有する半導体装置およびその製造方法を提供することである。
【００１４】
【課題を解決するための手段】
上述の目的を達成するため、本発明の半導体装置は、基板上に、少なくともコレクタ取り出し層、コレクタ層、ベース層およびエミッタ層の積層体を有するヘテロ接合バイポーラトランジスタを有する半導体装置であって、前記コレクタ取り出し層は全体を平均して前記基板に格子整合する第１の組成比となっており、前記第１の組成比よりも熱伝導度の高い第２の組成比を含むように、前記コレクタ取り出し層の組成比が厚み方向に変調されている。
【００１５】
上記の本発明の半導体装置は、基板に、コレクタ層、ベース層およびエミッタ層が積層されたヘテロ接合バイポーラトランジスタにおいて、コレクタ取り出し層が全体を平均して基板に格子整合する第１の組成比となっており、第１の組成比よりも熱伝導度の高い第２の組成比を含むように、コレクタ取り出し層の組成比が厚み方向に変調されている。
【００１６】
上述の目的を達成するため、本発明の半導体装置の製造方法は、少なくともコレクタ取り出し層、コレクタ層、ベース層およびエミッタ層の積層体を有するヘテロ接合バイポーラトランジスタを有する半導体装置の製造方法であって、基板に、全体を平均して前記基板に格子整合する第１の組成比となっており、前記第１の組成比よりも熱伝導度の高い第２の組成比を含むように、厚み方向に組成比を変調してコレクタ取り出し層を形成する工程と、前記コレクタ取り出し層の上層に、少なくともコレクタ層、ベース層およびエミッタ層の積層体を形成する工程とを有する。
【００１７】
上記の本発明の半導体装置の製造方法は、基板に、全体を平均して基板に格子整合する第１の組成比となっており、第１の組成比よりも熱伝導度の高い第２の組成比を含むように、厚み方向に組成比を変調してコレクタ取り出し層を形成する。次に、コレクタ取り出し層の上層に、少なくともコレクタ層、ベース層およびエミッタ層の積層体を形成する。
【００１８】
【発明の実施の形態】
以下に、本発明の半導体装置の実施の形態について、図面を参照して説明する。
【００１９】
第１実施形態
図１は本実施形態に係るＨＢＴを有する半導体装置の断面図である。
例えば、Ｆｅがドープされた半絶縁性の単結晶ＩｎＰよりなる基板１０上に、例えばｎ＋  型のコレクタ取り出し層となるサブコレクタ層１１、ｎ−  型のＩｎＰよりなるコレクタ層１２、ｎ−  型のＩｎＧａＡｓＰよりなるベース・コレクタ間の中間層である傾斜層１３、ｐ＋  型のＩｎＧａＡｓよりなるベース層１４、ｎ型のＩｎＰよりなるエミッタ層１５、ｎ＋  型のＩｎＧａＡｓよりなるキャップ層１６が順次積層されている。
【００２０】
ベース層１４、コレクタへのオーミックコンタクト形成のために、エミッタメサ構造ＥＭおよびベースメサ構造ＢＭが形成され、さらに素子分離のためのサブコレクタメサ構造（アイソレーションメサ構造）ＳＭが形成されている。
サブコレクタ層１１からキャップ層１６までの積層体を被覆してＳｉ３  Ｎ４  よりなる絶縁膜１７が形成されており、キャップ層１６、ベース層１４およびサブコレクタ層１１を開口する開口部が形成され、キャップ層１６に接続するようにエミッタ電極１８ｅが形成され、ベース層１４に接続するようにベース電極１８ｂが形成され、さらに、サブコレクタ層１１に接続するようにコレクタ電極１８ｃが形成されている。
上記のエミッタ電極１８ｅ、ベース電極１８ｂおよびコレクタ電極１８ｃは、例えばそれぞれＴｉ／Ｐｔ／Ａｕにより形成されている。
【００２１】
上記の構成において、例えば、サブコレクタ層１１全体を平均したときの組成比（第１の組成比）はＩｎ０．５３Ｇａ０．４７Ａｓであり、これは基板１０に格子整合する組成比となっている。基板との格子不整合が大きい場合、サブコレクタ層１１において格子不整にもとづく欠陥が発生してしまう。
【００２２】
さらに、例えば、サブコレクタ層１１の組成比は、第１の組成比よりも熱伝導度の高い第２の組成比であるＩｎｘ  Ｇａ１−ｘ  Ａｓ（ｘ＞０．５３）の層と、第２の組成比と異なり、第１の組成比よりも熱伝導度の高い第３の組成比であるＩｎｙ  Ｇａ１−ｙ  Ａｓ（ｙ＜０．５３）の層を含むように、厚み方向に変調されている構成である。
Ｉｎｘ  Ｇａ１−ｘ  Ａｓ（ｘ＞０．５３）の層とＩｎｙ  Ｇａ１−ｙ  Ａｓ（ｙ＜０．５３）の層は、上記のような格子欠陥の発生を抑制するために、それぞれ少なくとも臨界膜厚以下とすることが好ましい。
【００２３】
また、サブコレクタ層が、第２の組成比の層と第３の組成比の層の超格子構造となっている構成とすることができる。
【００２４】
サブコレクタ層１１を上記のように多層膜とするのは、一般に三元混晶では二元系よりも熱抵抗が高く、熱伝導度が低くなるが、組成比を変えることで熱抵抗（熱伝導度）を変えることができるためである。
図２はＩｎｘ  Ｇａ１−ｘ  Ａｓの組成比のｘ値に対する熱伝導度であり、文献（Ｐ．Ｄ．Ｍａｙｃｏｃｋ、Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｅｌｅｃｔｒｏｎｉｃｓ（１９６７）、ＶＯＬ．１０）において報告されている。
ＩｎＧａＡｓの場合、ＧａＡｓやＩｎＡｓの熱伝導度がそれぞれ、約０．４６Ｗ／ｃｍ・ｄｅｇ、約０．２６Ｗ／ｃｍ・ｄｅｇであるのに対して、ＩｎＰ基板に格子整合するＩｎ０．５３Ｇａ０．４７Ａｓの熱伝導度は０．０５Ｗ／ｃｍ・ｄｅｇとＧａＡｓやＩｎＡｓの約１／５〜１／１０程度である。
ＩｎＧａＡｓの熱伝導度はＩｎの組成比が５０％近傍でもっとも低く、Ｉｎ組成が減少するにつれて、あるいは増加するにつれて向上している。
【００２５】
従って、Ｉｎ０．５３Ｇａ０．４７Ａｓの組成比の近傍を外して、Ｉｎｘ  Ｇａ１−ｘ  Ａｓ（ｘ＞０．５３）の層とＩｎｙ  Ｇａ１−ｙ  Ａｓ（ｙ＜０．５３）の層の多層膜にすると、どちらもＩｎ０．５３Ｇａ０．４７Ａｓより熱伝導度が高く、熱抵抗が低い層とすることができ、多層膜からなるサブコレクタ層全体の熱伝導度を高め、熱抵抗を低減することができる。
この実施形態において、ｘ＝０、ｙ＝１とした場合は、ＩｎＡｓとＧａＡｓの多層膜となり、熱抵抗的には最も効果が期待できる。
【００２６】
また、これらの膜を充分薄膜化することで多層膜の界面に垂直な方向の抵抗も下げることができ、結果としてシート抵抗の劣化を抑制することができる。
【００２７】
また、図３はＡｌｘ  Ｇａ１−ｘ  Ａｓの組成比のｘ値に対する熱抵抗である。
Ａｌの組成比が５０％近傍で最も熱抵抗が高くなり、Ａｌ組成１００％となるＡｌＡｓ、０％となるＧａＡｓに組成が近づくにつれて熱抵抗は低下してくることから、Ａｌ組成比５０％近傍を外して、Ａｌ組成が５０％より高い層（例えばＡｌＡｓ）とＡｌ組成が５０％より低い層（例えばＧａＡｓ）との多層膜とすると、どちらもＡｌ組成比５０％近傍の層より熱伝導度が高く、熱抵抗が低い層とすることができ、多層膜全体の熱伝導度を高め、熱抵抗を低減することができる。
【００２８】
上記においては、Ｉｎｘ  Ｇａ１−ｘ  Ａｓ（ｘ＞０．５３）の層とＩｎｙ  Ｇａ１−ｙＡｓ（ｙ＜０．５３）の層の多層膜の構成について説明したが、Ｉｎの組成比を厚み方向に連続的、周期的に変化させて変調することでも一定の効果を得ることができる。
【００２９】
例えば、図４（ａ）に示すように、サブコレクタ層の組成比が厚み方向に滑らかに連続的に変調されている構成とすることができる。図４（ａ）中、縦軸はＩｎｘ  Ｇａ１−ｘ  Ａｓなどの組成比を示すパラメータｘであり、横軸は厚み方向の位置ｙである。
例えば、第２の組成比ｘ２  （Ｉｎｘ  Ｇａ１−ｘ  Ａｓ（ｘ＞０．５３））と第３の組成比ｘ３  （Ｉｎｙ  Ｇａ１−ｙ  Ａｓ（ｙ＜０．５３））の間を滑らかに連続的に変調しており、全体を平均すると基板に格子整合する第１の組成比ｘ１  （Ｉｎ０．５３Ｇａ０．４７Ａｓ）となる。
【００３０】
Ｉｎの組成比は５０％近傍（第１の組成比ｘ１  ）を外れるので熱抵抗を下げることができる。一方、Ｉｎ組成の大きなところは電子親和力が大きいので電子はＩｎ組成の大きな場所に移動しやすいが、Ｉｎ組成の大きなところでは移動度が高いので、全体としてみれば、シート抵抗はＩｎ組成比一定のＩｎＧａＡｓと同レベルか、むしろそれ以下とすることもできる。
【００３１】
また、図４（ｂ）に示すように、サブコレクタ層の組成比が厚み方向に不連続的に変調されている構成とすることもできる。
例えば、第２の組成比ｘ２  と第３の組成比ｘ３  の間を不連続かつ周期的に変調しており、全体を平均すると基板に格子整合する第１の組成比ｘ１  となる。
【００３２】
さらに、必ずしも周期的に変調されている必要はなく、図４（ｃ）に示すように、変調されている周期が一定ではない構成とすることもできる。
例えば、第２の組成比ｘ２  と第３の組成比ｘ３  の間を不連続に変調し、その周期は一定ではなく、全体を平均すると基板に格子整合する第１の組成比ｘ１  となる。
【００３３】
その他、サブコレクタ層１１の組成比について、上述の構成に限らず、基板に格子整合するための第１の組成比より、熱伝導度が高い第２の組成比を含むように、組成比が厚み方向に変調されている構成とすることで本発明の効果を享受することができる。
【００３４】
上記の説明からも明らかなように、本実施の形態によれば、従来のＨＢＴと比較して、コレクタ層のオーミックコンタクトが形成されるコレクタ取り出し用の低抵抗層のシート抵抗の劣化を抑制、あるいはむしろ低下させながら、その熱抵抗の低減を図ることができる。
【００３５】
次に、本実施形態に係る半導体装置の製造方法について説明する。
まず、図５（ａ）に示すように、例えば、Ｆｅがドープされた半絶縁性の単結晶ＩｎＰよりなる基板１０上に、例えばＭＢＥ（Ｍｏｌｅｃｕｌａｒ  ＢｅａｍＥｐｉｔａｘｙ）あるいはＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などにより、ｎ＋  型のコレクタ取り出し層となるサブコレクタ層１１を形成する。
ここで、サブコレクタ層１１全体を平均したときに、基板１０の格子整合できる組成比Ｉｎ０．５３Ｇａ０．４７Ａｓ（第１の組成比）となるように形成する。基板との格子不整合が大きい場合、サブコレクタ層１１において格子不整にもとづく欠陥が発生してしまう。
【００３６】
例えば、第１の組成比よりも熱伝導度の高い第２の組成比であるＩｎｘ  Ｇａ１−ｘ  Ａｓ（ｘ＞０．５３）の層と、第２の組成比と異なり、第１の組成比よりも熱伝導度の高い第３の組成比であるＩｎｙ  Ｇａ１−ｙ  Ａｓ（ｙ＜０．５３）の層を含むように、厚み方向に変調してサブコレクタ層１１を形成する。
この場合、Ｉｎｘ  Ｇａ１−ｘ  Ａｓ（ｘ＞０．５３）の層とＩｎｙ  Ｇａ１−ｙ  Ａｓ（ｙ＜０．５３）の層は、上記のような格子欠陥の発生を抑制するために、それぞれ臨界膜厚以下として形成する。
【００３７】
次に、図５（ｂ）に示すように、サブコレクタ層１１の上層に、例えばＭＢＥ法あるいはＭＯＣＶＤ法により、ｎ−  型のＩｎＰよりなるコレクタ層１２、ｎ−型のＩｎＧａＡｓＰよりなるベース・コレクタ間の中間層である傾斜層１３、ｐ＋  型のＩｎＧａＡｓよりなるベース層１４、ｎ型のＩｎＰよりなるエミッタ層１５、ｎ＋  型のＩｎＧａＡｓよりなるキャップ層１６を順次積層させる。
【００３８】
次に、図６（ａ）に示すように、ベース層１４、コレクタへのオーミックコンタクト形成のための、エミッタメサ構造ＥＭおよびベースメサ構造ＢＭを形成する。これは、例えば所定のパターンで積層体を保護するレジスト膜を形成し、これをマスクとして、エッチングを施して行う。例えば、ＩｎＧａＡｓのエッチングにはリン酸、過酸化水素水および水の混合液をエッチング液とするウェットエッチングにより行い、ＩｎＰのエッチングには塩酸とリン酸の混合液をエッチング液とするウェットエッチングにより行う。
さらに、素子分離のためのサブコレクタメサ構造（アイソレーションメサ構造）ＳＭを形成する。
【００３９】
次に、図６（ｂ）に示すように、例えばＣＶＤ法によりサブコレクタ層１１からキャップ層１６までの積層体を被覆してＳｉ３  Ｎ４  よりなる絶縁膜１７を形成し、レジスト膜をパターン形成してＲＩＥ（反応性イオンエッチング）などのエッチングを施し、キャップ層１６、ベース層１４およびサブコレクタ層１１を開口する開口部を形成する。
【００４０】
以降の工程としては、キャップ層１６に接続するようにエミッタ電極１８ｅを形成し、ベース層１４に接続するようにベース電極１８ｂを形成し、さらに、サブコレクタ層１１に接続するようにコレクタ電極１８ｃを形成する。
以上で、図１に示す構成の半導体装置を製造することができる。
【００４１】
上記のサブコレクタ層１１を形成する工程は、上記に限らず、形成しようとするサブコレクタ層の構成に合わせて適宜変更することができる。
例えば、図４（ａ）に示すようなサブコレクタ層の組成比が厚み方向に滑らかに連続的に変調されている構成とする場合には、サブコレクタ層を形成するＭＢＥ法あるいはＭＯＣＶＤ法の原料の供給比率を滑らかに変化させて行うことができる。
また、図４（ｂ）に示すように、サブコレクタ層の組成比が厚み方向に不連続的に変調されている構成とする場合には、ＭＢＥ法あるいはＭＯＣＶＤ法の原料の供給比率を不連続に変更して行うことができる。
【００４２】
上記の本実施形態の半導体装置の製造方法によれば、本実施形態に係る半導体装置を製造することが可能である。
即ち、ヘテロ接合バイポーラトランジスタを有する半導体装置を製造するときに、コレクタ取り出し層におけるシート抵抗の劣化を抑制しながら、熱抵抗を下げたヘテロ接合バイポーラトランジスタを有する半導体装置を製造することができる。
【００４３】
（実施例）
上記の実施形態の半導体装置のサブコレクタ層として、ＩｎＡｓとＧａＡｓの多層膜を用いた場合の熱抵抗が、ＩｎＰ基板に格子整合するＩｎ０．５３Ｇａ０．４７Ａｓに比べてどの程度低下するか見積もった。
ＩｎＰ基板に格子整合するＩｎ０．５３Ｇａ０．４７Ａｓの熱抵抗Ｒｔｈ（Ｉｎ０．５３Ｇａ０．４７Ａｓ）は約２０ｃｍ・ｄｅｇ／Ｗである。
一方、ＩｎＡｓの熱抵抗Ｒｔｈ（ＩｎＡｓ）は約３．５ｃｍ・ｄｅｇ／Ｗであり、ＧａＡｓの熱抵抗Ｒｔｈ（ＧａＡｓ）は約２．１ｃｍ・ｄｅｇ／Ｗである。
ＩｎＡｓ薄膜とＧａＡｓ薄膜の超格子薄膜が理想的に得られたとすると、熱抵抗はＩｎＡｓとＧａＡｓの平均値である２．８ｃｍ・ｄｅｇ／Ｗとなり、これはＩｎ０．５３Ｇａ０．４７Ａｓの場合の約１／７程度である。
ＩｎＡｓ薄膜とＧａＡｓ薄膜の界面が理想的に形成されない場合には、上記の改善の程度は上記よりも下がると考えられる。
【００４４】
本発明の半導体装置は上記の実施形態に限定されない。
例えば、実施形態においてはｎｐｎ型のバイポーラトランジスタについて説明しているが、ｐｎｐ型に適用することも可能である。
また、コレクタ層、ベース層およびエミッタ層の積層体のメサ構造の形状や各層に接続する電極の配置などは、実施形態に限定されず、種々の形状、配置を採用することができる。
この他、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
【００４５】
【発明の効果】
本発明の半導体装置によれば、ヘテロ接合バイポーラトランジスタを有する半導体装置において、コレクタ取り出し層におけるシート抵抗の劣化を抑制しながら、熱抵抗を下げることができる。
【００４６】
本発明の半導体装置の製造方法によれば、ヘテロ接合バイポーラトランジスタを有する半導体装置を製造するときに、コレクタ取り出し層におけるシート抵抗の劣化を抑制しながら、熱抵抗を下げたヘテロ接合バイポーラトランジスタを有する半導体装置を製造することができる。
【図面の簡単な説明】
【図１】図１は実施形態に係るＨＢＴを有する半導体装置の断面図である。
【図２】図２はＩｎｘ  Ｇａ１−ｘ  Ａｓの組成比のｘ値に対する熱伝導度である。
【図３】図３はＡｌｘ  Ｇａ１−ｘ  Ａｓの組成比のｘ値に対する熱抵抗である。
【図４】図４（ａ）はサブコレクタ層の組成比が厚み方向に滑らかに連続的に変調した組成比プロファイルであり、図４（ｂ）はサブコレクタ層の組成比が厚み方向に不連続的に変調した組成比プロファイルであり、図４（ｃ）はサブコレクタ層の組成比が厚み方向に不連続的かつ変調されている周期が一定ではない組成比プロファイルである。
【図５】図５（ａ）および（ｂ）は実施形態に係るＨＢＴを有する半導体装置の製造方法の製造工程を示す断面図である。
【図６】図６（ａ）および（ｂ）は実施形態に係るＨＢＴを有する半導体装置の製造方法の製造工程を示す断面図である。
【図７】図７は従来例に係るＨＢＴを有する半導体装置の断面図である。
【符号の説明】
１０…基板、１１…サブコレクタ層、１２…コレクタ層、１３…傾斜層、１４…ベース層、１５…エミッタ層、１６…キャップ層、１７…絶縁膜、１８ｅ…エミッタ電極、１８ｂベース電極、１８ｃ…コレクタ電極、ＥＭ…エミッタメサ構造、ＢＭ…ベースメサ構造、ＳＭ…サブコレクタメサ構造。
【図１】
2004335701.tif 000003
【図２】
2004335701.tif 000004
【図３】
2004335701.tif 000005
【図４】
2004335701.tif 000006
【図５】
2004335701.tif 000007
【図６】
2004335701.tif 000008
【図７】
2004335701.tif 000009