(57)【要約】【課題】選択中の入力クロック信号が消失した場合の切替期間に、ＰＬＬ回路に供給する基準クロック信号に最大１クロック周期分の位相差が発生するのを防止する。【解決手段】クロック受信部１，２によって受信される２系統の入力クロック信号のいずれか一方を選択してＰＬＬ回路８に供給する場合に、選択中の入力クロック信号の異常を検出したときは他方の入力クロック信号に切り換えるとともに、切換期間にパルス信号を挿入して位相を調整する。【選択図】　　　　図１
2004015659.tif 000002
【特許請求の範囲】
【請求項１】
外部から入力される２系統の入力クロック信号を受信する信号受信手段と、
前記２系統の入力クロック信号のいずれか一方の入力クロック信号を選択してＰＬＬ回路に供給する位相同期用の基準クロック信号を送出する信号選択手段と、
前記入力クロック信号の異常を検出して異常検出信号及びパルス挿入要求信号を生成する異常検出手段と、
前記異常検出信号に応じて前記一方の入力クロック信号を他方の入力クロック信号に切り換えるための選択信号を前記信号選択手段に送出する選択制御手段と、
前記パルス挿入要求信号に応じて前記信号選択手段による入力クロック信号の切換期間に得られない基準クロック信号の代わりにパルス信号を挿入して位相を調整する位相調整手段と
を備えたＰＬＬ制御装置。
【請求項２】
入力クロック信号の異常検出を行うための高速クロック信号を生成して異常検出手段に与える信号生成手段を備えたことを特徴とする請求項１記載のＰＬＬ制御装置。
【請求項３】
異常検出手段は、ＰＬＬ回路から得られる高速クロック信号に応じて入力クロック信号の異常検出を行うことを特徴とする請求項１記載のＰＬＬ制御装置。
【請求項４】
異常検出手段は、入力クロック信号の周期に応じてその１周期内の所定期間における入力を遮断する入力遮断信号を信号受信手段に与えることを特徴とする請求項１から請求項３のうちのいずれか１項記載のＰＬＬ制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＰＬＬ（フェーズド・ロック・ループ）回路を制御するＰＬＬ制御装置に関する。
【０００２】
【従来の技術】
一般に伝送装置などの装置のＰＬＬ回路に供給される入力クロックは信頼性を確保するために２系統用意され、一方の入力クロックが消失してしまった場合には他方の入力クロックに切り替えて動作することにより、正常な動作が継続可能なように設計されている。
【０００３】
図６は、従来のＰＬＬ制御装置の構成を示すブロック図であり、図において、１１，１２はクロック受信部、１３，１４は入力異常検出部、１５は入力クロック選択部、１６は入力クロック選択制御部、１７はＰＬＬ回路である。
【０００４】
次に動作について説明する。
クロック受信部１１は、外部からの入力クロック信号ＣＬＫＡを受信する。クロック受信部１２は、外部からの入力クロック信号ＣＬＫＢを受信する。入力異常検出部１３は、クロック受信部１１に入力された入力クロック信号ＣＬＫＡの異常（消失など）を検出して入力異常検出信号を入力クロック選択制御部１６に与える。入力異常検出部１４は、クロック受信部１２に入力された入力クロック信号ＣＬＫＢの異常を検出して入力異常検出信号を入力クロック選択制御部１６に与える。入力クロック選択部１５は、入力クロック選択制御部１６からの選択信号に応じて、クロック受信部１１又は１２から出力される２系統の入力クロック信号ＣＬＫＡ又はＣＬＫＢのいずれか一方を選択して、その選択クロック信号ＳＥＬＣＬＫを基準クロック信号としてＰＬＬ回路１７に供給する。
【０００５】
いま、入力クロック選択部１５が入力クロック選択制御部１６からの選択信号（例えば、ハイレベルの選択信号）に応じて、入力クロック信号ＣＬＫＡを選択して、選択クロック信号ＳＥＬＣＬＫをＰＬＬ回路１７に供給しているとする。この状態において、入力クロック信号ＣＬＫＡのパルスが消失したときは、入力異常検出部１３は入力異常検出信号を入力クロック選択制御部１６に与える。この結果、入力クロック選択制御部１６はローレベルの選択信号を入力クロック選択部１５に与える。したがって、入力クロック選択部１５はクロック受信部１２から出力される入力クロック信号ＣＬＫＢを選択して、その選択クロック信号ＳＥＬＣＬＫを基準クロック信号としてＰＬＬ回路１７に供給する。ＰＬＬ回路１７は、この基準クロック信号に同期した出力クロック信号ＯＵＴＣＬＫを外部に送出する。
【０００６】
このように、２系統の入力クロック信号を受信して、そのいずれか一方の入力クロック信号を選択して基準クロック信号としてＰＬＬ回路に供給し、選択中の入力クロック信号に消失などの異常が発生したときには、他方の入力クロック信号に切り替えることにより、ＰＬＬ回路１７の正常な動作が継続可能な構成になっている。
【０００７】
【発明が解決しようとする課題】
従来のＰＬＬ制御装置は以上のように構成されているので、選択中の入力クロック信号の消失を検出してから切り替えを行うため、位相差が最大１クロック周期分発生し、ＰＬＬ回路は不要な同期動作を行う結果、ＰＬＬ回路の出力変動が大きくなるという課題があった。例えば、図７において、選択中の入力クロック信号ＣＬＫＡのパルスｐ１が消失したときは、切替発生時に入力クロック信号ＣＬＫＢを選択して、その選択クロック信号ＳＥＬＣＬＫを基準クロック信号としてＰＬＬ回路１７に供給する場合に、切替期間に最大１クロック周期分の位相差が発生する。
さらに、選択中の入力クロック信号の異常検出が遅れた場合には、２クロック周期分以上の位相差が発生する。
【０００８】
また、従来のＰＬＬ制御装置は以上のように構成されているので、２系統の入力クロック信号の一方に異常なパルスを受信した場合についても、異常パルスを受信した後に切替動作を行うため、ＰＬＬ回路１７が異常なパルスの影響を受けてしまうという課題もあった。例えば、図８において、選択中の入力クロック信号ＣＬＫＡに異常パルスｎ１が発生したときは、切替発生時に入力クロック信号ＣＬＫＢを選択して、その選択クロック信号ＳＥＬＣＬＫを基準クロック信号としてＰＬＬ回路１７に供給する場合に、選択クロック信号ＳＥＬＣＬＫに異常パルスｎ１が残ってしまう。
【０００９】
この発明は上記のような課題を解決するためになされたもので、選択中の入力クロック信号が消失した場合の切替期間に、ＰＬＬ回路に供給する基準クロック信号に最大１クロック周期分の位相差が発生するのを防止するＰＬＬ制御装置を得ることを目的とする。
また、この発明は、入力クロック信号の異常を高速で検出するＰＬＬ制御装置を得ることを目的とする。
さらに、この発明は、選択中の入力クロック信号に異常パルスが発生した場合でも、ＰＬＬ回路がその異常なパルスの影響を受けるのを防止するＰＬＬ制御装置を得ることを目的とする。
【００１０】
【課題を解決するための手段】
この発明に係るＰＬＬ制御装置は、外部から入力される２系統の入力クロック信号を受信する信号受信手段と、２系統の入力クロック信号のいずれか一方の入力クロック信号を選択してＰＬＬ回路に供給する位相同期用の基準クロック信号を送出する信号選択手段と、入力クロック信号の異常を検出して異常検出信号及びパルス挿入要求信号を生成する異常検出手段と、異常検出信号に応じて一方の入力クロック信号を他方の入力クロック信号に切り換えるための選択信号を信号選択手段に送出する選択制御手段と、パルス挿入要求信号に応じて信号選択手段による入力クロック信号の切換期間に得られない基準クロック信号の代わりにパルス信号を挿入して位相を調整する位相調整手段とを備えた構成にしたものである。
【００１１】
この発明に係るＰＬＬ制御装置は、入力クロック信号の異常検出を行うための高速クロック信号を生成して異常検出手段に与える信号生成手段を備えた構成にしたものである。
【００１２】
この発明に係るＰＬＬ制御装置の異常検出手段は、ＰＬＬ回路から得られる高速クロック信号に応じて入力クロック信号の異常検出を行う構成にしたものである。
【００１３】
この発明に係るＰＬＬ制御装置の異常検出手段は、入力クロック信号の周期に応じてその１周期内の所定期間における入力を遮断する入力遮断信号を信号受信手段に与える構成にしたものである。
【００１４】
【発明の実施の形態】
以下、この発明の実施の一形態の構成について、図を参照しながら説明する。実施の形態１．
図１は、実施の形態１におけるＰＬＬ制御装置の構成を示すブロック図であり、図において、１，２はクロック受信部（信号受信手段）、３，４は入力異常検出部（異常検出手段）、５は入力クロック選択部（信号選択手段）、６は入力クロック選択制御部（選択制御手段）、７はクロック周波数調整部（位相調整手段）、８はＰＬＬ回路、９は監視部、１０は高速クロック生成部（信号生成手段）である。
【００１５】
次に動作について説明する。
クロック受信部１は、外部からの入力クロック信号ＣＬＫＡを受信する。クロック受信部２は、外部からの入力クロック信号ＣＬＫＢを受信する。入力異常検出部３は、クロック受信部１に入力された入力クロック信号ＣＬＫＡの異常（消失など）を検出して入力異常検出信号を入力クロック選択制御部６及び監視部９に与えるとともに、パルス挿入要求信号ＰＲＥＱＡをクロック周波数調整部７に与える。入力異常検出部４は、クロック受信部２に入力された入力クロック信号ＣＬＫＢの異常を検出して入力異常検出信号を入力クロック選択制御部６及び監視部９に与えるとともに、パルス挿入要求信号ＰＲＥＱＢをクロック周波数調整部７に与える。入力クロック選択部５は、入力クロック選択制御部６からの選択信号に応じて、クロック受信部１又は２から出力される２系統の入力クロック信号ＣＬＫＡ又はＣＬＫＢのいずれか一方を選択して、その選択クロック信号ＳＥＬＣＬＫを基準クロック信号としてＰＬＬ回路８に供給する。ＰＬＬ回路８は、この基準クロック信号に同期した出力クロック信号ＯＵＴＣＬＫを外部に送出する。監視部９は、入力異常検出部３又は４からの異常検出信号に応じて、その異常状態を表示や音声により、あるいは通信手段を介してユーザに報知する。高速クロック生成部１０は、生成した高速クロック信号を入力異常検出部３，４に与えて、入力クロック信号ＣＬＫＡ及びＣＬＫＢの異常検出の高速化を図る。
【００１６】
いま、入力クロック選択部５が入力クロック選択制御部６からの選択信号（例えば、ハイレベルの選択信号）に応じて、入力クロック信号ＣＬＫＡを選択して、選択クロック信号ＳＥＬＣＬＫをクロック周波数調整部７に供給しているとする。クロック周波数調整部７は、入力異常検出部３からパルス挿入要求信号ＰＲＥＱＡが与えられない場合には、選択クロック信号ＳＥＬＣＬＫを基準クロック信号としてＰＬＬ回路８に供給する。
【００１７】
この状態において、図２に示すように、入力クロック信号ＣＬＫＡのパルスｐ１が消失したときは、入力異常検出部３は、高速クロック生成部１０から与えられる高速クロック信号に応じて、入力クロック信号ＣＬＫＡの異常を高速に検出し、入力異常検出信号を入力クロック選択制御部６に与えるとともに、図のｒ１で示すパルス挿入要求信号ＰＲＥＱＡをクロック周波数調整部７に与える。この結果、入力クロック選択制御部６はローレベルの選択信号を入力クロック選択部５に与える。したがって、入力クロック選択部５は、切替タイミングｔにおいて、クロック受信部２から出力される入力クロック信号ＣＬＫＢを選択する。また、クロック周波数調整部７は、切替タイミングｔのパルス挿入要求信号ＰＲＥＱＡに応じて、入力クロック選択部５から出力される選択クロック信号ＳＥＬＣＬＫにパルス信号ｐ２を挿入して、基準クロック信号ＰＬＬＣＬＫとしてＰＬＬ回路８に供給する。また、２クロック以上の位相差が発生した場合についても、毎周期監視を行い、パルスが消失していれば、その度にパルスを挿入することで正常な動作の継続が可能になる。
【００１８】
以上のように、この実施の形態１によれば、２系統の入力クロック信号のいずれか一方の入力クロック信号を選択して基準クロック信号としてＰＬＬ回路８に供給する場合に、選択中の入力クロック信号の異常を検出したときは、一方の入力クロック信号を他方の入力クロック信号に切り換えるとともに、切換期間に得られない基準クロック信号の代わりにパルス信号を挿入して位相を調整するので、選択中の入力クロック信号が消失した場合の切替期間に、ＰＬＬ回路８に供給する基準クロック信号に最大１クロック周期分の位相差が発生するのを防止できるという効果が得られる。
【００１９】
また、この実施の形態１によれば、入力クロック信号の異常検出を行うための高速クロック信号を生成して入力異常検出部３，４に与える高速クロック生成部１０を備えたので、入力クロック信号の異常を高速で検出できるという効果が得られる。
【００２０】
また、この実施の形態１によれば、監視部９は入力異常検出部３又は４からの異常検出信号に応じてその異常状態をユーザに報知するので、入力クロック信号の異常状態を容易に認識することができるという効果が得られる。
【００２１】
実施の形態２．
図３は、実施の形態２におけるＰＬＬ制御装置の構成を示すブロック図であり、図において、実施の形態１と同じ構成要素については同一の符号で示されている。実施の形態２の構成が実施の形態１の構成と異なるのは、図３に示すように、入力異常検出部３，４からクロック受信部１，２に対して、それぞれ異常パルスマスク信号ＭＡＳＫＡ，ＭＡＳＫＢが与えられている点である。
【００２２】
次に、動作について説明する。
入力異常検出部３，４は、それぞれ入力クロック信号ＣＬＫＡ，ＣＬＫＢの周期に応じて、入力クロック信号ＣＬＫＡ，ＣＬＫＢの許容範囲と異常位相範囲を指定する。例えば、いま、入力クロック信号ＣＬＫＡが選択されている状態とすると、入力異常検出部３は、図４に示すように、入力クロック信号ＣＬＫＡの許容範囲と異常位相範囲を指定する。そして、許容範囲がローレベルで異常位相範囲がハイレベルの異常パルスマスク信号ＭＡＳＫＡをクロック受信部１に与える。クロック受信部１は、異常パルスマスク信号ＭＡＳＫＡがハイレベルの期間は、入力クロック信号ＣＬＫＡを遮断して入力クロック選択部５に供給しない。
【００２３】
したがって、図４に示すように、入力クロック信号ＣＬＫＡの異常位相範囲に異常パルスｎ１が発生した場合でも、クロック受信部１から入力クロック選択部５に供給される入力クロック信号ＣＬＫＡ´には、遮断された異常パルスｎ１は含まれないので、入力クロック選択部５から出力される選択クロック信号ＳＥＬＣＬＫにも異常パルスｎ１は現れない。入力異常検出部３は、この異常パルスｎ１を検出すると異常検出信号を入力クロック選択制御部６に与えるので、切替タイミングｔの後はクロック受信部２から正常な入力クロック信号ＣＬＫＢが入力クロック選択部５に供給される。
【００２４】
以上のように、この実施の形態２によれば、入力異常検出部３，４は、入力クロック信号ＣＬＫＡ，ＣＬＫＢの周期に応じて、その１周期内の所定期間における入力を遮断する異常パルスマスク信号ＭＡＳＫＡ，ＭＡＳＫＢ（入力遮断信号）をクロック受信部１，２に与えるので、選択中の入力クロック信号に異常パルスが発生した場合でも、ＰＬＬ回路８がその異常なパルスの影響を受けるのを防止できるという効果が得られる。
【００２５】
なお、図４には示されていないが、この実施の形態２においても、実施の形態１の場合と同様に、入力クロック信号の切換期間に得られない基準クロック信号の代わりにパルス信号を挿入して位相を調整するので、選択中の入力クロック信号が消失した場合の切替期間に、ＰＬＬ回路８に供給する基準クロック信号に最大１クロック周期分の位相差が発生するのを防止できるという効果が得られる。
【００２６】
さらに、この実施の形態２においても、実施の形態１の場合と同様に、入力クロック信号の異常検出を行うための高速クロック信号を生成して入力異常検出部３，４に与える高速クロック生成部１０を備えたので、入力クロック信号の異常を高速で検出できるという効果が得られる。
【００２７】
実施の形態３．
図５は、実施の形態３におけるＰＬＬ制御装置の構成を示すブロック図であり、図において、実施の形態１の構成要素と同じものは同一の符号で示されている。この実施の形態３においては、実施の形態１及び２とは異なり、高速クロック生成部は設けられていない。図に示すように、入力異常検出部３，４には、ＰＬＬ回路８で生成された高速クロック信号が与えられている。すなわち、図５のＰＬＬ回路８においては、内部の発振器の周波数が入力クロック信号ＣＬＫＡ，ＣＬＫＢの周波数に比較して十分に高い構成になっている。
【００２８】
次に、動作について説明する。
この実施の形態３においては、ＰＬＬ回路８の位相同期処理において生成される高速パルス信号を入力異常検出部３，４に与えて、入力クロック信号ＣＬＫＡ，ＣＬＫＢの異常を高速で検出する。このため、高速クロック生成部を省略することができる。
【００２９】
以上のように、この実施の形態３によれば、ＰＬＬ回路８から得られる高速クロック信号に応じて入力クロック信号の異常検出を行うので、高速クロック生成部を設けることなく、入力クロック信号の異常を高速で検出できるという効果が得られる。
【００３０】
なお、この実施の形態３においても、実施の形態１の場合と同様に、２系統の入力クロック信号のいずれか一方の入力クロック信号を選択して基準クロック信号としてＰＬＬ回路８に供給する場合に、選択中の入力クロック信号の異常を検出したときは、一方の入力クロック信号を他方の入力クロック信号に切り換えるとともに、切換期間に得られない基準クロック信号の代わりにパルス信号を挿入して位相を調整するので、選択中の入力クロック信号が消失した場合の切替期間に、ＰＬＬ回路８に供給する基準クロック信号に最大１クロック周期分の位相差が発生するのを防止できるという効果が得られる。
【００３１】
さらにまた、この実施の形態３においても、実施の形態２の場合と同様に、入力異常検出部３，４は、入力クロック信号ＣＬＫＡ，ＣＬＫＢの周期に応じて、その１周期内の所定期間における入力を遮断する異常パルスマスク信号ＭＡＳＫＡ，ＭＡＳＫＢ（入力遮断信号）をクロック受信部１，２に与えるので、選択中の入力クロック信号に異常パルスが発生した場合でも、ＰＬＬ回路８がその異常なパルスの影響を受けるのを防止できるという効果が得られる。
【００３２】
【発明の効果】
以上のように、この発明によれば、ＰＬＬ制御装置を、外部から入力される２系統の入力クロック信号を受信する信号受信手段と、２系統の入力クロック信号のいずれか一方の入力クロック信号を選択してＰＬＬ回路に供給する位相同期用の基準クロック信号を送出する信号選択手段と、入力クロック信号の異常を検出して異常検出信号及びパルス挿入要求信号を生成する異常検出手段と、異常検出信号に応じて一方の入力クロック信号を他方の入力クロック信号に切り換えるための選択信号を信号選択手段に送出する選択制御手段と、パルス挿入要求信号に応じて信号選択手段による入力クロック信号の切換期間に得られない基準クロック信号の代わりにパルス信号を挿入して位相を調整する位相調整手段とを備えた構成にしたので、選択中の入力クロック信号が消失した場合の切替期間に、ＰＬＬ回路８に供給する基準クロック信号に最大１クロック周期分の位相差が発生するのを防止できるという効果がある。
【００３３】
この発明によれば、ＰＬＬ制御装置を、入力クロック信号の異常検出を行うための高速クロック信号を生成して異常検出手段に与える信号生成手段を備えた構成にしたので、入力クロック信号の異常を高速で検出できるという効果がある。
【００３４】
この発明によれば、ＰＬＬ制御装置の異常検出手段を、ＰＬＬ回路から得られる高速クロック信号に応じて入力クロック信号の異常検出を行う構成にしたので、高速クロック信号を生成する信号生成手段を設けることなく、入力クロック信号の異常を高速で検出できるという効果がある。
【００３５】
この発明によれば、ＰＬＬ制御装置の異常検出手段を、入力クロック信号の周期に応じてその１周期内の所定期間における入力を遮断する入力遮断信号を信号受信手段に与える構成にしたので、選択中の入力クロック信号に異常パルスが発生した場合でもＰＬＬ回路がその影響を受けるのを防止できるという効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１におけるＰＬＬ制御装置の構成を示すブロック図である。
【図２】この発明の実施の形態１における入力クロック信号の切替動作を示すタイミングチャートの図である。
【図３】この発明の実施の形態２におけるＰＬＬ制御装置の構成を示すブロック図である。
【図４】この発明の実施の形態２における入力クロック信号の切替動作を示すタイミングチャートの図である。
【図５】この発明の実施の形態３におけるＰＬＬ制御装置の構成を示すブロック図である。
【図６】従来のＰＬＬ制御装置の構成を示すブロック図である。
【図７】従来のＰＬＬ制御装置における入力クロック信号の切替動作を示すタイミングチャートの図である。
【図８】従来のＰＬＬ制御装置における入力クロック信号における異常パルス発生時の切替動作を示すタイミングチャートの図である。
【符号の説明】
１，２　クロック受信部（信号受信手段）、３，４　入力異常検出部（異常検出手段）、５　入力クロック選択部（信号選択手段）、６　入力クロック選択制御部（選択制御手段）、７　クロック周波数調整部（位相調整手段）、８　ＰＬＬ回路、９　監視部、１０　高速クロック生成部（信号生成手段）、１１，１２クロック受信部、１３，１４　入力異常検出部、１５　入力クロック選択部、１６　入力クロック選択制御部、１７　ＰＬＬ回路。
【図１】
2004015659.tif 000003
【図２】
2004015659.tif 000004
【図３】
2004015659.tif 000005
【図４】
2004015659.tif 000006
【図５】
2004015659.tif 000007
【図６】
2004015659.tif 000008
【図７】
2004015659.tif 000009
【図８】
2004015659.tif 000010