(57)【要約】【課題】複数の発振周波数帯域から１つの周波数帯域を選択可能な集積化された電圧制御発振器を構成する素子に製造ばらつきがあっても、最適な周波数帯域で所望の周波数に位相ロックすることのできる周波数シンセサイザを提供すること。【解決手段】分周比格納部９ａに新しい分周比が設定されたらＰＬＬを開ループ状態にして可変分周器の出力信号と基準分周器５の出力信号の位相を比較し、その結果に応じて、電圧制御発振器（ＶＣＯ）１ａの共振回路の共振周波数を変化させながら、所望の周波数の周波数帯域を選択し決定する。その後、位相同期系を閉ループ状態にして位相ロックさせる。【選択図】　　図１
2004080624.tif 000002
【特許請求の範囲】
【請求項１】
基準分周器の出力信号と可変分周器の出力信号の位相を比較した結果に応じて発振周波数帯域を変更しながら、最適な発振周波数帯域で所望の周波数に位相ロックする周波数シンセサイザであって、
複数の異なる発振周波数帯域の中から選択された周波数帯域で発振可能な電圧制御発振器と、
当該周波数シンセサイザを開ループ状態または閉ループ状態に切り替えるループ状態切替手段と、
前記ループ状態切替手段によって前記周波数シンセサイザを開ループ状態に切り替えた後、基準分周器の出力信号に対する可変分周器の出力信号の位相の進みまたは遅れを判定する位相判定手段と、
前記位相判定手段による判定結果に基づいて前記電圧制御発振器の発振周波数帯域を段階的に変更し、前記位相判定手段の判定結果に位相状態の変化があったときはそのときの発振周波数帯域で保持するよう前記電圧制御発振器を制御する発振器制御手段と、を備え、
前記ループ状態切替手段によって前記周波数シンセサイザを閉ループ状態に切り替え、前記位発振器制御手段によって保持された発振周波数帯域中の所望の周波数に位相ロックすることを特徴とする周波数シンセサイザ。
【請求項２】
前記発振器制御手段は、
共振回路と、
前記共振回路の容量値を変更することによって、前記位相判定手段による判定結果に基づいて共振周波数を切り替える共振周波数切替手段と、
制御電圧によって容量が変化する可変容量手段と、を有し、
前記発振周波数帯域は、前記共振周波数切替手段によって切り替えられた共振周波数を含む、前記制御電圧によって調整可能な周波数帯域であることを特徴とする請求項１記載の周波数シンセサイザ。
【請求項３】
前記発振器制御手段は、
前記位相判定手段によって、前記基準分周器の出力信号に対して前記可変分周器の出力信号の位相が遅れているとの判定結果が得られたときには、前記電圧制御発振器の発振周波数帯域を１つ上の帯域に変更し、
前記基準分周器の出力信号に対して前記可変分周器の出力信号の位相が進んでいるとの判定結果が得られたときには、前記電圧制御発振器の発振周波数帯域を１つ下の帯域に変更するよう前記電圧制御発振器を制御することを特徴とする請求項１または２記載の周波数シンセサイザ。
【請求項４】
前記発振器制御手段によって前記電圧制御発振器の発振周波数帯域が最上位の周波数帯域に設定された状態で、前記位相判定手段によって、前記基準分周器の出力信号に対して前記可変分周器の出力信号の位相が遅れているとの判定結果が得られたとき、
前記ループ状態切替手段は、そのときの発振周波数帯域で、前記周波数シンセサイザを閉ループ状態に切り替えることを特徴とする請求項３記載の周波数シンセサイザ。
【請求項５】
前記発振器制御手段によって前記電圧制御発振器の発振周波数帯域が最下位の周波数帯域に設定された状態で、前記位相判定手段によって、前記基準分周器の出力信号に対して前記可変分周器の出力信号の位相が進んでいるとの判定結果が得られたとき、
前記ループ状態切替手段は、そのときの発振周波数帯域で、前記周波数シンセサイザを閉ループ状態に切り替えることを特徴とする請求項３記載の周波数シンセサイザ。
【請求項６】
前記電圧制御発振器の発振周波数帯域を変更した後に前記基準分周器および前記可変分周器をリセットするためのリセット信号を出力するリセット手段を備えたことを特徴とする請求項１、２、３、４または５記載の周波数シンセサイザ。
【請求項７】
前記リセット手段は、前記基準分周器の出力信号に同期した前記リセット信号を出力することを特徴とする請求項６記載の周波数シンセサイザ。
【請求項８】
前記周波数シンセサイザが閉ループ状態のとき、前記ループ状態切替手段、前記位相判定手段、前記発振器制御手段および前記リセット手段の動作を停止することを特徴とする請求項１、２、３、４、５、６または７記載の周波数シンセサイザ。
【請求項９】
前記基準分周器から出力され前記位相判定手段に入力される出力信号を遅延させる遅延手段を備えたことを特徴とする請求項６、７または８記載の周波数シンセサイザ。
【請求項１０】
前記基準分周器の出力信号と前記可変分周器の出力信号の位相を比較する位相比較器の出力信号を電圧または電流に変換するチャージポンプを備え、
前記ループ状態切替手段は、
前記チャージポンプの出力信号をハイ・インピーダンス状態にするインピーダンス調整手段と、
前記インピーダンス調整手段によって前記チャージポンプの出力信号のインピーダンスがハイ・インピーダンスとされたとき、前記電圧制御発振器を前記経路から分離して所定電圧を印加するよう前記電圧制御発振器の入力経路を切り替える第１の経路切替手段と、
を有することを特徴とする請求項１、２、３、４、５、６、７、８または９記載の周波数シンセサイザ。
【請求項１１】
前記基準分周器の出力信号と前記可変分周器の出力信号の位相を比較する位相比較器の出力信号を電圧または電流に変換するチャージポンプを備え、
前記ループ状態切替手段は、
前記チャージポンプの出力信号をハイ・インピーダンス状態にするインピーダンス調整手段と、
前記インピーダンス調整手段によって前記チャージポンプの出力信号のインピーダンスがハイ・インピーダンスとされたとき、前記フィルタ手段を介して所定電圧を印加するよう前記電圧制御発振器の入力経路を切り替える第２の経路切替手段と、
前記フィルタ手段の時定数を制御するフィルタ時定数制御手段と、を有し、
前記第２の経路切替手段によって前記電圧制御発振器に所定電圧を印加する経路に切り替えられている間、前記フィルタ時定数制御手段は、前記フィルタ手段の時定数を小さくすることを特徴とする請求項１、２、３、４、５、６、７、８または９記載の周波数シンセサイザ。
【請求項１２】
請求項１、２、３、４、５、６、７、８、９、１０または１１に記載の周波数シンセサイザを備えたことを特徴とする移動無線機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、移動無線機等で使用され、電圧制御発振器をＩＣ化して低コスト化を図ることができる周波数シンセサイザに関する。
【０００２】
【従来の技術】
従来、携帯電話等の移動無線機において、周波数シンセサイザは基準信号から任意の局部発振周波数を作り出すために使用される。
【０００３】
従来の周波数シンセサイザの構成の一例を図７に示す。携帯電話等の移動無線機で使用される周波数シンセサイザは、同図に示すように、周波数制御電圧端子に印加される電圧（Ｖｔ）に応じた周波数の信号を発振する電圧制御発振器（以下「ＶＣＯ」という。）１と、ＶＣＯ１の出力信号ｆｖｃｏの周波数を分周するプリスケーラ２と、プリスケーラ２の出力信号をカウントするカウンタ３（プリスケーラ２とカウンタ３とでパルススワロウの可変分周器を構成している）と、ＣＬＯＣＫ信号、ＤＡＴＡ信号、ＳＴＲＯＢＥ信号により設定された分周比をカウンタ３および基準分周器５に出力する分周比格納部９と、基準信号源４の出力信号ｆｏｓｃの周波数を分周する基準分周器５と、カウンタ３の出力信号ｆｄｉｖと基準周分周器５の出力信号ｆｒｅｆの位相を比較して位相差を出力する位相比較器６と、位相比較器６の出力信号を電圧または電流に変換するチャージポンプ７と、チャージポンプ７の出力信号を平均化するループフィルタ８とを備えている。
【０００４】
図８は、特開平１０−２６１９１８号公報に開示されている電圧制御発振器の原理を表す回路図である。同図に示した電圧制御発振器は、並列接続されたコンデンサＣ０と負性抵抗部−ＲとインダクタＬと、縦続接続されたコンデンサＣ１と、可変容量ダイオードＣｖとを備えており、コンデンサＣ１と可変容量ダイオードＣｖの縦続接続はコンデンサＣ０と並列に接続されている。
【０００５】
以下、図８に示した電圧制御発振器の動作について説明する。負性抵抗部−Ｒ、コンデンサＣ０、インダクタＬの並列接続部分は、電源電圧が供給されたトランジスタ等の電力を生成する能動素子を有した並列共振回路であり、負性抵抗部−Ｒは電力を生成するという意味で通常の抵抗とは異なる。この電圧制御発振器の発振周波数ｆｖｃｏは式（１）で表される。説明を簡単にするため信号名と周波数を同じ名前で表す。
【０００６】
【数１】
2004080624.tif 000003
【０００７】
この電圧制御発振器を図７に示した従来の周波数シンセサイザに用いた場合、可変容量ダイオードＣｖに制御電圧Ｖｔが印加され、これにより可変容量ダイオードＣｖの容量値が変化し、その結果、発振周波数ｆｖｃｏが変化する。
【０００８】
このような周波数シンセサイザは、カウンタ３の分周比が変更されると、それに伴い出力信号ｆｄｉｖの周波数が変化し、これにより位相比較器６は位相誤差を出力する。ここで、位相比較器６は、文献「ＰＬＬ周波数シンセサイザ・回路設計法（総合電子出版社）」の１２６ページに記載されているような一般的に知られている構成とする。出力信号ｆｒｅｆに対し、出力信号ｆｄｉｖの位相が遅れている時はＵ信号を出力し、チャージポンプ７を介してループフィルタ８に電荷を充電し、出力信号ｆｄｉｖの位相（または周波数）を早めるように動作する。反対に、出力信号ｆｒｅｆに対し出力信号ｆｄｉｖの位相が進んでいる時はＤ信号を出力し、チャージポンプ７を介してループフィルタ８の電荷を放電し、出力信号ｆｄｉｖの位相（または周波数）を遅らせるように動作する。これにより、ＶＣＯ１の制御端子の電圧が変化し、発振周波数ｆｖｃｏが変化する。
【０００９】
以上のように、周波数シンセサイザは負帰還ループを構成しており、最終的に出力信号ｆｒｅｆとｆｄｉｖの位相が一致したところで位相ロックし、ＶＣＯ１の出力周波数は安定する。なお、上記周波数シンセサイザの他にも、特開２０００−４１５６号公報や特開２００１−２５１１８６号公報に開示されているように、制御信号により切換可能な複数の発振周波数帯域をＶＣＯに持たせることで発振周波数範囲を広げて１つ当たりの制御感度を下げる方法や、ある一定期間ＶＣＯの出力信号をカウントし、そのカウント結果と期待値とを比較してＶＣＯの発振周波数帯域を決定する方法が示されている。
【００１０】
【発明が解決しようとする課題】
ところで、上記従来の周波数シンセサイザ、特に、携帯電話等で用いられる一般的な周波数シンセサイザにあっては、周波数の切換時間が短いこと、ノイズ特性が良いこと、消費電力が小さいこと、回路規模が小さいこと、低コストであること等が要望されている。また、図７に示した従来の周波数シンセサイザで用いられるＶＣＯ１は、モジュール部品で構成され、携帯電話等の小型化低コスト化を阻害する要因の一つとなっているため、その集積化が望まれている。しかしながら、ＶＣＯ１を集積化すると、ＶＣＯ１を構成する素子の製造ばらつきが原因して発振周波数が大きく変化してしまい、所望の周波数で位相ロックできないという問題点が発生してしまう。
【００１１】
この問題点を解決するために、制御感度（１Ｖあたりの発振周波数の変化幅、単位［Ｈｚ／Ｖ］）を高くする方法があるが、制御感度を高くすると外乱に弱くなり、ノイズ特性が劣化してしまうといった問題点が生じる。また、ＶＣＯ１の並列共振回路に複数の固定容量を並列接続し、ＩＣ製造時にレーザー等で発振周波数をトリミングするという方法もあるが、この方法ではＩＣを個別に調整することになるため、製造コストを増大させてしまうという新たな問題点が生じる。
【００１２】
なお、前述の特開２０００−４１５６号公報による方法、すなわち、制御信号により切換可能な発振周波数帯域をＶＣＯに複数持たせることで発振周波数範囲を広げ、１つ当たりの制御感度を下げる方法では、ＶＣＯの制御電圧端子が所定の範囲内でロックしなければ発振周波数帯域を切り換えるという手法で発振周波数帯域を決定している。しかし、この場合、最終的にロックするまでに何度も周波数切換動作を行うことになるため、周波数切換時間が長くなってしまうという問題点がある。
【００１３】
なお、前述の特開２００１−２５１１８６号公報による方法、すなわち、ある一定期間ＶＣＯの出力信号をカウントし、そのカウント結果と期待値とを比較してＶＣＯの発振周波数帯域を決定する方法では、この期待値は設計時に設定したものであるため実際の製造ばらつきが反映されておらず、ＶＣＯの発振周波数帯域の選択を誤る場合があるといった問題点がある。また、高周波のＶＣＯの出力信号をカウントするカウンタを備えているため、集積化した際の回路規模が大きくなるという問題点もある。
【００１４】
したがって、複数の発振周波数帯域の中から１つの周波数帯域を選択可能なＶＣＯ１を集積化しても、製造ばらつきによらずに最適な周波数帯域を選択することができ、かつ周波数の切換時間が短い周波数シンセサイザを、できるだけ小さい回路規模で実現することが望まれていた。
【００１５】
本発明は、上記従来の問題点または要望に鑑みてなされたものであって、複数の発振周波数帯域から１つの周波数帯域を選択可能な集積化された電圧制御発振器を構成する素子に製造ばらつきがあっても、最適な周波数帯域で所望の周波数に位相ロックすることのできる周波数シンセサイザを提供することを目的としている。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る周波数シンセサイザは、基準分周器の出力信号と可変分周器の出力信号の位相を比較した結果に応じて発振周波数帯域を変更しながら、最適な発振周波数帯域で所望の周波数に位相ロックする周波数シンセサイザであって、複数の異なる発振周波数帯域の中から選択された周波数帯域で発振可能な電圧制御発振器と、当該周波数シンセサイザを開ループ状態または閉ループ状態に切り替えるループ状態切替手段と、前記ループ状態切替手段によって前記周波数シンセサイザを開ループ状態に切り替えた後、基準分周器の出力信号に対する可変分周器の出力信号の位相の進みまたは遅れを判定する位相判定手段と、前記位相判定手段による判定結果に基づいて前記電圧制御発振器の発振周波数帯域を段階的に変更し、前記位相判定手段の判定結果に位相状態の変化があったときはそのときの発振周波数帯域で保持するよう前記電圧制御発振器を制御する発振器制御手段と、を備え、前記ループ状態切替手段によって前記周波数シンセサイザを閉ループ状態に切り替え、前記位発振器制御手段によって保持された発振周波数帯域中の所望の周波数に位相ロックするものである。
【００１７】
したがって、複数の発振周波数帯域から１つの周波数帯域を選択可能な集積化された電圧制御発振器を構成する素子に製造ばらつきがあっても、電圧制御発振器の実際の出力周波数に応じて発振周波数を変化させるため、最適な周波数帯域で所望の周波数に位相ロックすることができる。また、集積化された電圧制御発振器を備えているため、周波数シンセサイザを小型化することができる。
【００１８】
また、本発明に係る周波数シンセサイザは、前記発振器制御手段は、共振回路と、前記共振回路の容量値を変更することによって、前記位相判定手段による判定結果に基づいて共振周波数を切り替える共振周波数切替手段と、制御電圧によって容量が変化する可変容量手段と、を有し、前記発振周波数帯域は、前記共振周波数切替手段によって切り替えられた共振周波数を含む、前記制御電圧によって調整可能な周波数帯域であることが望ましい。
【００１９】
また、本発明に係る周波数シンセサイザは、前記発振器制御手段は、前記位相判定手段によって、前記基準分周器の出力信号に対して前記可変分周器の出力信号の位相が遅れているとの判定結果が得られたときには、前記電圧制御発振器の発振周波数帯域を１つ上の帯域に変更し、前記基準分周器の出力信号に対して前記可変分周器の出力信号の位相が進んでいるとの判定結果が得られたときには、前記電圧制御発振器の発振周波数帯域を１つ下の帯域に変更するよう前記電圧制御発振器を制御する。
【００２０】
したがって、基準分周器の出力信号と可変分周器の出力信号の位相を１周期ごとに比較して周波数帯域を決定することができるため、カウンタ等を用いて周波数差を積分して比較する方法と比べて回路規模を小さくすることができる。
【００２１】
また、本発明に係る周波数シンセサイザは、前記発振器制御手段によって前記電圧制御発振器の発振周波数帯域が最上位の周波数帯域に設定された状態で、前記位相判定手段によって、前記基準分周器の出力信号に対して前記可変分周器の出力信号の位相が遅れているとの判定結果が得られたとき、前記ループ状態切替手段は、そのときの発振周波数帯域で、前記周波数シンセサイザを閉ループ状態に切り替えることが望ましい。
【００２２】
また、本発明に係る周波数シンセサイザは、前記発振器制御手段によって前記電圧制御発振器の発振周波数帯域が最下位の周波数帯域に設定された状態で、前記位相判定手段によって、前記基準分周器の出力信号に対して前記可変分周器の出力信号の位相が進んでいるとの判定結果が得られたとき、前記ループ状態切替手段は、そのときの発振周波数帯域で、前記周波数シンセサイザを閉ループ状態に切り替えることが望ましい。
【００２３】
また、本発明に係る周波数シンセサイザは、前記電圧制御発振器の発振周波数帯域を変更した後に前記基準分周器および前記可変分周器をリセットするためのリセット信号を出力するリセット手段を備えている。したがって、電圧制御発振器の発振周波数帯域を変更してから基準分周器および可変分周器をリセット解除するまでにリセット信号の出力時間が設けられるため、この間に電圧制御発振器の出力周波数を安定させることができる。その結果、位相判定手段による位相判定の誤差が小さくなるため、最適な発振周波数帯域で所望の周波数に位相ロックすることができる。
【００２４】
また、本発明に係る周波数シンセサイザは、前記リセット手段は、前記基準分周器の出力信号に同期した前記リセット信号を出力する。したがって、基準分周器の分周開始時刻がリセット解除される時刻と一致するため、位相判定手段の判定精度が向上する。その結果、最適な発振周波数帯域で所望の周波数に位相ロックすることができる。
【００２５】
また、本発明に係る周波数シンセサイザは、前記周波数シンセサイザが閉ループ状態のとき、前記ループ状態切替手段、前記位相判定手段、前記発振器制御手段および前記リセット手段の動作を停止する。したがって、消費電力を小さくすることができる。
【００２６】
また、本発明に係る周波数シンセサイザは、前記基準分周器から出力され前記位相判定手段に入力される出力信号を遅延させる遅延手段を備えている。したがって、リセット信号の伝播遅延時間誤差を補正することができるため、位相判定手段の判定精度を向上することができる。
【００２７】
また、本発明に係る周波数シンセサイザは、前記基準分周器の出力信号と前記可変分周器の出力信号の位相を比較する位相比較器の出力信号を電圧または電流に変換するチャージポンプを備え、前記ループ状態切替手段は、前記チャージポンプの出力信号をハイ・インピーダンス状態にするインピーダンス調整手段と、前記インピーダンス調整手段によって前記チャージポンプの出力信号のインピーダンスがハイ・インピーダンスとされたとき、前記電圧制御発振器を前記経路から分離して所定電圧を印加するよう前記電圧制御発振器の入力経路を切り替える経路切替手段と、を有する。したがって、周波数シンセサイザを閉ループ状態と開ループ状態とに切り替えて、開ループ状態の際は電圧制御発振器に所定の電圧を印加することができる。
【００２８】
また、本発明に係る周波数シンセサイザは、前記基準分周器の出力信号と前記可変分周器の出力信号の位相を比較する位相比較器の出力信号を電圧または電流に変換するチャージポンプを備え、前記ループ状態切替手段は、前記チャージポンプの出力信号をハイ・インピーダンス状態にするインピーダンス調整手段と、前記インピーダンス調整手段によって前記チャージポンプの出力信号のインピーダンスがハイ・インピーダンスとされたとき、前記フィルタ手段を介して所定電圧を印加するよう前記電圧制御発振器の入力経路を切り替える経路切替手段と、前記フィルタ手段の時定数を制御するフィルタ時定数制御手段と、を有し、前記経路切替手段によって前記電圧制御発振器に所定電圧を印加する経路に切り替えられている間、前記フィルタ時定数制御手段は、前記フィルタ手段の時定数を小さくする。
【００２９】
したがって、フィルタ手段と電圧制御発振器との間に周波数シンセサイザを開ループ状態に切り替えるためのスイッチ等の手段を挿入する必要がないため、当該手段によるノイズ等の影響を受けることなく開ループ状態を保つことができる。また、フィルタ手段の時定数が小さくされるため、電圧制御発振器は所定電圧が印加されてから実際の出力周波数が安定するまでの時間を短くすることができる。したがって、発振周波数の切換時間を短縮できる。
【００３０】
さらに、本発明に係る移動無線機は、請求項１、２、３、４、５、６、７、８、９、１０または１１に記載の周波数シンセサイザを備えたものである。したがって、小型化された周波数シンセサイザを備えることで、小型で通信品質の良い移動無線機を提供することができる。
【００３１】
【発明の実施の形態】
以下、本発明の周波数シンセサイザの実施の形態について、〔第１の実施形態〕、〔第２の実施形態〕、〔第３の実施形態〕の順に図面を参照して詳細に説明する。なお、以下の説明で、信号名を数式中のオペランド（変数）として使用する場合は、その信号名の信号の電圧値（瞬時値）を示すものとする。
【００３２】
〔第１の実施形態〕
図１は、本発明に係る第１の実施形態の周波数シンセサイザの構成を示すブロック図である。同図において、図７、図８（従来例）と重複する構成要素には同一の符号を付す。
【００３３】
図１に示す第１の実施形態の周波数シンセサイザは、図７に示した従来の周波数シンセサイザが有するプリスケーラ２、特許請求の範囲の可変分周器に該当するカウンタ３、基準分周器５、位相比較器６、チャージポンプ７、およびフィルタ手段に該当するループフィルタ８の他に、従来の電圧制御発振器１に似た電圧制御発振器（以下「ＶＣＯ」という。）１ａ、従来の分周比格納部９に似た分周比格納部９ａに加えて、インピーダンス調整手段に該当するバイアス制御部１０と、第１の経路切替手段に該当するスイッチ１１と、リセット手段に該当するリセット信号生成部１２と、位相判定手段に該当する位相判定部１３と、発振器制御手段に該当するＶＣＯ制御データ生成部１４とをさらに備えて構成されている。
【００３４】
以下、本実施形態の周波数シンセサイザが有する各構成要素について説明する。
まず、電圧制御発振器（ＶＣＯ）１ａは、周波数制御電圧端子に印加される電圧（Ｖｔ）に応じた周波数の信号を発振するものであり、集積化されている。ＶＣＯ１ａに関する詳しい構造および動作については、図２を参照して後述する。プリスケーラ２は、ＶＣＯ１ａの出力信号ｆｖｃｏの周波数を分周するものである。また、カウンタ３は、プリスケーラ２の出力信号をカウントするものであり、プリスケーラ２とカウンタ３とでパルススワロウの可変分周器を構成している。また、分周比格納部９ａは、ＣＬＯＣＫ信号、ＤＡＴＡ信号、ＳＴＲＯＢＥ信号により設定された分周比をカウンタ３および基準分周器５に出力し、バイアス制御部１０、リセット信号生成部１２および位相判定部１３に起動信号を出力し、ＶＣＯ制御データ生成部１４に初期化信号を出力するものである。
【００３５】
また、基準分周器５は、基準信号源４の出力信号ｆｏｓｃの周波数を分周するものである。また、位相比較器６は、カウンタ３の出力信号ｆｄｉｖと基準周分周器５の出力信号ｆｒｅｆの位相を比較して位相差を出力するものである。また、チャージポンプ７は、位相比較器６の出力信号を電圧または電流に変換するものである。また、ループフィルタ８は、チャージポンプ７の出力信号を平均化するものである。
【００３６】
また、バイアス制御部１０は、チャージポンプ７およびスイッチ１１を制御する信号を出力するものである。スイッチ１１は、バイアス制御部１０の出力に応じてＶＣＯ１ａの制御電圧端子をループフィルタ８の出力側または電圧源１５に接続するものである。また、リセット信号生成部１２は、基準信号源４の出力信号ｆｏｓｃにより、プリスケーラ２とカウンタ３と基準分周器５をリセットするリセット信号を生成して出力するものである。
【００３７】
また、位相判定部１３は、基準分周器５の出力信号ｆｒｅｆに対するカウンタ３の出力信号ｆｄｉｖの位相の進みまたは遅れを判定した結果をＶＣＯ制御データ生成部１４およびリセット信号生成部１２に出力し、バイアス制御を停止する信号をバイアス制御部１０に出力し、かつリセット信号の生成を停止する信号をリセット信号生成部１２に出力するものである。また、ＶＣＯ制御データ生成部１４は、分周比格納部９ａからの初期化信号と位相判定部１３の判定結果に関する出力信号とに基づいて、ＶＣＯ１ａの発振周波数帯域を制御する制御信号ＶＣＮＴを生成して出力するものである。
【００３８】
図２は、第１の実施形態の周波数シンセサイザが有するＶＣＯ１ａの原理を示す回路図である。同図において、ＶＣＯ制御データ生成部１４から出力された制御信号ＶＣＮＴは、ＶＣＮＴ［１］〜ＶＣＮＴ［４］を束ねたバス線から入力される。図２に示したＶＣＯ１ａの構成を図８に示した従来のＶＣＯ１の構成と比べると、ＶＣＮＴ［１］〜ＶＣＮＴ［４］で制御されるスイッチＳＷ１〜ＳＷ４（特許請求の範囲の共振周波数切替手段に該当する。）と、スイッチＳＷ１〜ＳＷ４に直列に接続されたコンデンサＣ２〜Ｃ５から成る共振回路を備えている点が図８に示した従来のＶＣＯ１と異なっている。
【００３９】
図３は、図２に示した第１の実施形態のＶＣＯ１ａの制御電圧対発振周波数特性を示すグラフである。以下、図３に示した制御電圧対発振周波数特性のグラフを参照して、本実施形態の周波数シンセサイザが有するＶＣＯ１ａの動作について説明する。
【００４０】
制御電圧端子Ｖｔに電圧Ｖ１，Ｖ２が印加されたときの可変容量ダイオードＣｖ（特許請求の範囲の可変容量手段に該当する。）の容量値がそれぞれＣｖ１，Ｃｖ２とする。Ｖｔ＝Ｖ１でスイッチＳＷ１〜ＳＷ４が全てオフの時は（図３のバンド５）、ＶＣＯ１ａの発振周波数ｆｖｃｏは式（２）によって表される。
【００４１】
【数２】
2004080624.tif 000004
【００４２】
ここで、Ｖｔ＝Ｖ２で、スイッチＳＷ１がオン（図３のバンド４）とすると、ＶＣＯ１ａの発振周波数ｆｖｃｏは式（３）によって表される。
【００４３】
【数３】
2004080624.tif 000005
【００４４】
式（２）および式（３）において発振周波数ｆｖｃｏを等しくするために、コンデンサＣ２の容量値を式（４）を満たすよう設定する。
Ｃ１×Ｃｖ１／（Ｃ１＋Ｃｖ１）＝Ｃ２＋Ｃ１×Ｃｖ２／（Ｃ１＋Ｃｖ２）
Ｃ２＝Ｃ１２（Ｃｖ１−Ｃｖ２）／（Ｃ１＋Ｃｖ１）（Ｃ１＋Ｃｖ２）　　　　　…（４）
【００４５】
他のコンデンサＣ３〜Ｃ５の各容量もコンデンサＣ２と同様の容量値に設定すると、図３に示したように、スイッチＳＷ１，ＳＷ２がオンのときはバンド３、スイッチＳＷ１〜ＳＷ３がオンのときはバンド２、スイッチＳＷ１〜ＳＷ４がオンのときはバンド１のようになる。これにより、制御電圧端子に印加された電圧Ｖｔと信号ＶＣＮＴ［１］〜ＶＣＮＴ［４］とによる制御で、発振周波数ｆｖｃｏは、図３に示すように、Ｖｔ＝０の時のｆＬからＶｔ＝ＶＨの時のｆＨまで変化する。但し、ＶＣＯ１ａを構成する素子の製造ばらつきがあっても、発振周波数ｆＬ〜ｆＨの範囲の中に所望の周波数があるようにＶＣＯ１ａは設計されているものとする。
【００４６】
図４は、第１の実施形態の周波数シンセサイザの動作について説明するタイミングチャートである。同図では、特に図３に丸印で示した点を目標周波数（ｆｔａｒｇｅｔ）とした場合の動作について表している。以下、図３および図４を参照して、図１に示した第１の実施形態の周波数シンセサイザの動作について説明する。
【００４７】
ＣＬＯＣＫ信号、ＤＡＴＡ信号、ＳＴＲＯＢＥ信号によって新しい分周比が分周比格納部９ａに格納され、カウンタ３のカウント値が変更されると、分周比格納部９ａはバイアス制御部１０、リセット信号生成部１２および位相判定部１３に起動信号を出力し、ＶＣＯ制御データ生成部１４に初期化信号を出力する。
【００４８】
バイアス制御部１０は、チャージポンプ７の出力をハイ・インピーダンス状態にし、スイッチ１１によってＶＣＯ１ａと電圧源１５を接続するための制御信号を出力する。ここで、電圧源１５の出力電圧は図３に示したＶ１であるとする。これにより、本実施形態の周波数シンセサイザは開ループ状態になる。このとき、ループフィルタ８の入出力はハイ・インピーダンス状態であるため、充電されている電荷は保持される。
【００４９】
ＶＣＯ制御データ生成部１４は、分周比格納部９ａから出力された初期化信号によって、図３に示されているバンド１を選択する制御信号ＶＣＮＴ（スイッチＳＷ１〜ＳＷ４はオン）を出力する。これによりＶＣＯ１ａは周波数ｆ１で発振する。
【００５０】
リセット信号生成部１２は、基準信号源４の出力信号ｆｏｓｃに同期したリセット信号を生成し、基準分周器５、プリスケーラ２およびカウンタ３をリセットする。このリセットが解除される時刻（図４に示す分周開始点）から、基準分周器と、プリスケーラ２およびカウンタ３で構成されるパルススワロウ可変分周器の分周動作は同時に開始される。この例では目標周波数がバンド２上のｆｔａｒｇｅｔであるため、発振周波数ｆｖｃｏ＝ｆ１の場合は出力信号ｆｒｅｆに対し出力信号ｆｄｉｖの位相は遅れて出力される。
【００５１】
位相判定部１３は、出力信号ｆｒｅｆと出力信号ｆｄｉｖの位相を比較し、どちらの位相が遅れているかをＶＣＯ制御データ生成部１４とリセット信号生成部１２に、判定結果（第１の判定結果）を示す信号（図１で「判定」として示された信号）として出力する。
【００５２】
ＶＣＯ制御データ生成部１４は、出力信号ｆｄｉｖの位相が遅れている場合はＶＣＯ１ａのバンドを１つ上のバンドに変更する制御信号をＶＣＯ１ａに出力し、出力信号ｆｄｉｖの位相が進んでいる場合はＶＣＯ１ａのバンドを１つ下のバンドに変更する制御信号をＶＣＯ１ａに出力する。この例では１つ上のバンドであるバンド２を選択する制御信号ＶＣＮＴ（スイッチＳＷ１〜ＳＷ３はオン）を出力する。これによりＶＣＯ１ａは周波数ｆ２で発振する。
【００５３】
リセット信号生成部１２は、位相判定部１３から判定結果が入力されるとリセット信号を生成し、基準分周器５、プリスケーラ２およびカウンタ３を再びリセットする。この時点では発振周波数ｆｖｃｏ＝ｆ２＜ｆｔａｒｇｅｔであるため、次も、出力信号ｆｒｅｆに対して出力信号ｆｄｉｖの位相は遅れて出力される。同様の動作を繰り返し、バンド３を選択する制御信号ＶＣＮＴ（スイッチＳＷ１とＳＷ２はオン）がＶＣＯ１ａに入力される。これによりＶＣＯ１ａは周波数ｆ３で発振する。しかし、今度は、発振周波数ｆｖｃｏ＝ｆ３＞ｆｔａｒｇｅｔとなるため、次の出力信号ｆｄｉｖは出力信号ｆｒｅｆよりも位相が進んだ状態となる。出力信号ｆｄｉｖの位相が進んでいる場合はＶＣＯ１ａのバンドを１つ下のバンドに変更する制御信号をＶＣＯ１ａに出力するため、ＶＣＯ１ａのバンドは再びバンド２に戻る。
【００５４】
位相判定部１３は、位相状態の変化、すなわち位相の遅れから進みへの変化または位相の進みから遅れへの変化が起きた時、バイアス制御部１０に停止信号を出力し、チャージポンプ７のハイ・インピーダンス状態を解除すると共に、スイッチ１１の制御により、制御電圧端子Ｖｔをループフィルタ８の出力端子と接続させる。これにより、本実施形態の周波数シンセサイザは閉ループ状態となる。
【００５５】
さらに、位相判定部１３は、位相状態の変化が起きた、すなわち上記例では位相が遅れた状態から進んだ状態へと変化したと判定（第２の判定結果）した時、ＶＣＯ制御データ生成部１４から出力される制御信号ＶＣＮＴを保持する信号（図１で「保持」と示された信号）をＶＣＯ制御データ生成部１４に出力すると共に、リセット信号の生成を停止する信号（図１で「停止」と示された信号）をリセット信号生成部１２に出力し、位相判定部１３自体の動作も停止する。その後、従来の周波数シンセサイザと同様の動作により、出力信号ｆｒｅｆと出力信号ｆｄｉｖの位相が一致したところで位相ロックする。
【００５６】
次に、目標周波数ｆｔａｒｇｅｔがバンド５上にある場合について説明する。
位相判定はｆ１からスタートして、前述のようにＶＣＯ１ａの出力周波数が目標周波数よりも低い間はバンドを１つずつ上げていき、最終的にはバンド５まで達する。周波数ｆ５での位相判定において、目標周波数の方がまだ高い場合はそのバンドを使用することとして、位相判定部１３は、バイアス制御部１０に停止信号を出力し、ＶＣＯ制御データ生成部１４に保持信号を出力し、リセット信号生成部１２に停止信号をそれぞれ出力して、位相判定部１３の動作も停止する。以後は従来の周波数シンセサイザと同様の動作により、出力信号ｆｒｅｆと出力信号ｆｄｉｖの位相が一致したところで位相ロックする。
【００５７】
以上説明したように、本実施形態の周波数シンセサイザによれば、集積化されたＶＣＯ１ａを構成する素子に製造ばらつきがあっても、実際のＶＣＯ１ａの出力周波数に応じてＶＣＯ１ａが発振周波数を変化させるため、最適な周波数帯域で所望の周波数に位相ロックすることができる。また、ＶＣＯ１ａは集積化されているため、周波数シンセサイザの小型化かつ低コスト化を図ることができる。
【００５８】
また、出力信号ｆｒｅｆと出力信号ｆｄｉｖの位相を１周期ごとに比較し周波数帯域を決定するため、カウンタ等を用いて周波数差を積分して比較する方法と比べて回路規模を小さくすることができる。また、位相差判定を行う初期値を最下位バンドとすることで、出力信号ｆｒｅｆに対し出力信号ｆｄｉｖの位相が進んだときにバンドを戻して決定することができるので、簡単な回路で実現できる。
【００５９】
また、ＶＣＯ１ａのバンドを切り換えてからプリスケーラのリセット解除までの間にリセット信号のパルス幅相当分の時間を設けているため、この間にＶＣＯ１ａの出力周波数を安定させることができる。したがって、位相判定の誤差が小さく最適な周波数帯域を選択することができる。また、プリスケーラ２とカウンタ３とによって構成されるパルススワロウの可変分周器と基準分周器５の分周開始時刻が合っていないと、仮に出力信号ｆｄｉｖと出力信号ｆｒｅｆが同じ周波数であってもその位相差はずれてしまう。そこで分周開始時刻を合わせるために、リセット信号を基準信号源４の出力信号ｆｏｓｃに同期させている。これにより、基準分周器５の分周開始時刻がリセット解除の時刻と一致し、位相判定の判定精度を向上させることができるため、最適な周波数帯域を選択することができる。
【００６０】
また、開ループ時にはチャージポンプ７の出力信号をハイ・インピーダンス状態にしているため、ループフィルタ８の電荷は保持され、次に閉ループ状態に戻ったときに素早く目標周波数に位相ロックすることができる。つまり、周波数切換時間を短くすることができる。また、最上位バンドでの位相判定の結果、出力信号ｆｒｅｆに対し出力信号ｆｄｉｖが位相遅れだった場合には、その時点で最上位バンドに固定し周波数帯域切換動作を終了するようにしているため、いかなる製造ばらつきがあっても必ず最適な周波数帯域を選択することができる。
【００６１】
また、閉ループ状態では、位相判定部１３、バイアス制御部１０、リセット信号生成部１２の各々の動作が停止されてるため、消費電力を小さくすることができる。さらに、このような本実施形態の周波数シンセサイザを移動無線機に備えた場合は、小型かつ安価で通信品質の良い移動無線機を提供することができる。
【００６２】
なお、上記説明では、ＶＣＯ制御データ生成部１４に入力する初期値を最下位バンドとしているが他のバンドでも実現可能である。仮に、初期値が最上位バンドであれば、出力信号ｆｒｅｆに対し出力信号ｆｄｉｖが位相進みであった場合はバンドを順に下げていき、出力信号ｆｒｅｆに対し出力信号ｆｄｉｖの位相遅れを判定したときにそのバンドに固定する。この方法によれば、最下位バンドに比べてバンドを直前の状態に戻す必要がなく、より回路を簡素化することができる。
【００６３】
また、初期値が最上位バンドまたは最下位バンド以外であれば、最初の位相判定で出力信号ｆｒｅｆに対し出力信号ｆｄｉｖが位相遅れであった場合は上記説明と全く同じ動作になる。すなわち、最初の位相判定で出力信号ｆｒｅｆに対し出力信号ｆｄｉｖが位相進みであった場合はバンドを順に下げていき、出力信号ｆｒｅｆに対し出力信号ｆｄｉｖの位相遅れを判定したときに、そのバンドに固定する。例えば図３でバンド３を初期値とした場合の最大の位相判定回数は、目標周波数ｆｔａｒｇｅｔがバンド１またはバンド５にある場合の３回となり、位相判定の回数を減らすことができる。すなわち周波数切換時間を短縮することができる。
【００６４】
また、上記説明では、図２に示すように、ＶＣＯ１ａのスイッチＳＷおよびコンデンサＣで構成される共振回路切換部は４つであるが、当該切換部の数はこれ以上でも以下でも良い。特に、当該切換部の数を多くした場合は１段当たりの制御感度を低くできるため、Ｃ／Ｎ特性を向上させることができる。
【００６５】
また、上記説明では、ＶＣＯ１ａはスイッチＳＷとコンデンサＣとによる共振回路切換部で発振周波数を切り換える構成としたが、同様に容量値を変化可能なものであれば同様に実現できる。また、インダクタ値を変化させて発振周波数を変化させても良い。また、開ループ状態のときだけ出力信号ｆｒｅｆ，ｆｄｉｖの周波数を同じ比率で高くしても良い。この方法によれば、位相判定時間を短縮することができるため、周波数切換時間を短くすることができる。
【００６６】
〔第２の実施形態〕
図５は、本発明に係る第２の実施形態の周波数シンセサイザの構成を示すブロック図である。同図において、図１（第１の実施形態）と重複する構成要素には同一の符号を付して説明を省略する。図５に示す第２の実施形態の周波数シンセサイザは、図１に示した第１の実施形態の周波数シンセサイザが有する構成要素に加えて、基準分周器５の出力信号ｆｒｅｆを遅延し、位相判定部１３に出力する、特許請求の範囲の遅延手段に該当する遅延部２１をさらに備えている。
【００６７】
以下、本実施形態の周波数シンセサイザの動作について説明する。
図１に示した第１の実施形態の周波数シンセサイザでは、厳密には、リセット解除の時刻（すなわち分周開始時刻）がプリスケーラ２と基準分周器５とで異なる。通常、プリスケーラ２は高周波で動作するためバイポーラトランジスタで構成されるのに対し、基準分周器５やリセット信号生成部１２はＭＯＳトランジスタで構成されるためである。そこで、第２の実施形態の周波数シンセサイザでは、プリスケーラ２に入力されるリセット信号の伝播遅延時間分だけ出力信号ｆｒｅｆを遅らせている。
【００６８】
以上説明したように、本実施形態の周波数シンセサイザでは、出力信号ｆｒｅｆを遅延させることによりリセット信号の伝播遅延時間誤差を補正しているため、プリスケーラ２と基準分周器５とでリセット解除の時刻が異なる場合であっても、位相判定部１３における判定精度の低下を防止することができる。
【００６９】
〔第３の実施形態〕
図６は、本発明に係る第３の実施形態の周波数シンセサイザの構成を示すブロック図である。同図において、図５（第２の実施形態）と重複する構成要素には同一の符号を付して説明を省略する。図６に示す第３の実施形態の周波数シンセサイザは、図５に示した第２の実施形態の周波数シンセサイザが有する構成要素に加えて、第１または第２の実施形態のスイッチ１１に代わって、チャージポンプ７の出力側と電圧源１５との間に接続された特許請求の範囲の第２の経路切替手段に該当するスイッチ３１と、バイアス制御部１０からの制御信号に応じてループフィルタ８の時定数を制御する、フィルタ時定数制御手段に該当するフィルタ時定数制御部３２とをさらに備えている。また、ループフィルタ８とＶＣＯ１ａの制御電圧端子Ｖｔとが直接接続されている。
【００７０】
以下、本実施形態の周波数シンセサイザの動作について説明する。
バイアス制御部１０が分周比格納部９ａから起動信号を受けると、バイアス制御部１０によってチャージポンプ７はハイ・インピーダンス状態とされ、かつスイッチ３１がオンされる。スイッチ３１がオンすると電圧源１５の電位Ｖ１がループフィルタ８の入力に印加される。また、バイアス制御部１０はフィルタ時定数制御部３２にも制御信号を出力し、当該制御信号によってフィルタ時定数制御部３２はループフィルタ８の時定数を小さくする。これにより、ＶＣＯ１ａの制御電圧端子Ｖｔは高速に電位Ｖ１となる。以後、第１または第２の実施形態と同様に動作し、バイアス制御部１０に停止信号が入力されると、スイッチ３１がオフされ、チャージポンプ７の出力を通常動作に切り換えられる。すなわち、ループフィルタ８の時定数を大きくする。
【００７１】
以上説明したように、本実施形態の周波数シンセサイザでは、ループフィルタ８の入力に電位Ｖ１を印加することによってループフィルタ８とＶＣＯ１ａを直結するようにした。したがって、第１の実施形態のスイッチ１１で発生するノイズを排除することができ、ＶＣＯ１ａの出力信号におけるノイズ特性を良くすることができる。また、開ループ時にループフィルタ８の時定数を小さくすることで、制御電圧端子Ｖｔを高速に電位Ｖ１とすることができるため、ＶＣＯ１ａの出力周波数を安定するまでの時間を短縮し周波数切換時間を短くすることができる。
【００７２】
【発明の効果】
以上説明したように、本発明の周波数シンセサイザによれば、複数の発振周波数帯域から１つの周波数帯域を選択可能な集積化された電圧制御発振器を構成する素子に製造ばらつきがあっても、電圧制御発振器の実際の出力周波数に応じて発振周波数を変化させるため、最適な周波数帯域で所望の周波数に位相ロックすることができる。
【図面の簡単な説明】
【図１】本発明に係る第１の実施形態の周波数シンセサイザの構成を示すブロック図
【図２】第１の実施形態の周波数シンセサイザが有するＶＣＯ１ａの原理を示す回路図
【図３】図２に示した第１の実施形態のＶＣＯ１ａの制御電圧対発振周波数特性を示すグラフ
【図４】第１の実施形態の周波数シンセサイザの動作について説明するタイミングチャート
【図５】本発明に係る第２の実施形態の周波数シンセサイザの構成を示すブロック図
【図６】本発明に係る第３の実施形態の周波数シンセサイザの構成を示すブロック図
【図７】従来の周波数シンセサイザの構成を示すブロック図
【図８】特開平１０−２６１９１８号公報に開示されている電圧制御発振器の原理を表す回路図
【符号の説明】
１ａ　電圧制御発振器（ＶＣＯ）
２　プリスケーラ
３　カウンタ
４　基準信号源
５　基準分周器
６　位相比較器
７　チャージポンプ
８　ループフィルタ
９ａ　分周比格納部
１０　バイアス制御部
１１　スイッチ
１２　リセット信号生成部
１３　位相判定部
１４　ＶＣＯ制御データ生成部
１５　電圧源
２１　遅延部
３１　スイッチ
３２　フィルタ時定数制御部
【図１】
2004080624.tif 000006
【図２】
2004080624.tif 000007
【図３】
2004080624.tif 000008
【図４】
2004080624.tif 000009
【図５】
2004080624.tif 000010
【図６】
2004080624.tif 000011
【図７】
2004080624.tif 000012
【図８】
2004080624.tif 000013