(57)【要約】【課題】構成が簡素で低消費電力の液晶表示装置を提供する。【解決手段】本発明の液晶表示装置１は、フレーム間引き制御により階調表示を行うものであって、複数色カラーの表示階調データを記憶するＲＡＭ１１と、表示クロックＬＰに同期して上記ＲＡＭ１１からの表示階調データをラインラッチするラインラッチ１２と、このラインラッチ１２によりラッチされた表示階調データに対して、上記表示クロックＬＰに同期してフレーム間引き制御を行うＦＲＣ回路１３とを備えている。【選択図】　図１
2004138826.tif 000002
【特許請求の範囲】
【請求項１】
フレーム間引き制御により階調表示を行う液晶表示装置の駆動方法であって、複数色カラーの表示階調データを表示クロックに同期してラインラッチし、このようにしてラッチした表示階調データに対して上記表示クロックに同期してフレーム間引き制御を行う液晶表示装置の駆動方法。
【請求項２】
画素全体として点滅パターンが不規則化するように４スキャン出力のフレーム間引き制御を行うことを特徴とする請求項１に記載の液晶表示装置の駆動方法。
【請求項３】
上記フレーム間引き制御を行った後、更にパルス幅変調制御を行うことを特徴とする請求項１又は２に記載の液晶表示装置の駆動方法。
【請求項４】
フレーム間引き制御により階調表示を行う液晶表示装置であって、
複数色カラーの表示階調データを記憶する記憶手段と、
表示クロックに同期して上記記憶手段からの表示階調データをラインラッチするラッチ手段と、
上記ラッチ手段によりラッチされた表示階調データに対して、上記表示クロックに同期してフレーム間引き制御を行うフレーム間引き制御手段とを備えたことを特徴とする液晶表示装置。
【請求項５】
上記フレーム間引き制御手段によりフレーム間引き制御された表示階調データに対して、パルス幅変調制御を行う手段を更に備えたことを特徴とする請求項４に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フレーム間引き階調表示制御を行う液晶表示装置及びその駆動方法に関するものである。
【０００２】
【従来の技術】
近年、単純マトリックス型液晶表示装置は、携帯端末分野、特に携帯電話での用途で使用されることが多く、多階調化、低消費電力化が望まれている。
【０００３】
単純マトリックス型液晶表示装置での階調表示方法として、階調データに応じて、１フレーム毎に送出するデータを間引くことにより、時空間的に液晶にかかる電圧値を変化させ階調表示を実現するフレーム間引き方式の階調表示方法が広く使用されている。
【０００４】
図７は、従来の液晶表示装置７の構成を概略的に示すブロック図である。すなわち、上記液晶表示装置７は、ＲＡＭ７１と、ＦＲＣ（フレーム間引き）回路７３と、シフトレジスタ７６と、ラインラッチ７２と、階調パレット７４と、出力バッファ７５とを備えている。
【０００５】
液晶表示装置７は、６５ｋ（２１６＝６５５３６）色（Ｒ（赤）データ５ｂｉｔ、Ｇ（緑）データ６ｂｉｔ、Ｂ（青）データ５ｂｉｔ）をＰＷＭ方式（パルス幅変調方式）およびフレーム間引き制御（ＦＲＣ）で表示するものである。なお、パネルの表示画素はｍ×３（＝ＲＧＢ）×ｎであり、ｍ＝１２０（列方向の画素数）、ｎ＝１６０（行方向の画素数）の場合を例にとって説明する。
【０００６】
液晶表示装置７のＲＡＭ７１には、６５ｋ色カラーの表示階調データが転送され入力される。入力された表示階調データ１６　ｂｉｔ　（Ｒ：５ｂｉｔ、Ｇ：６ｂｉｔ、Ｂ：５ｂｉｔ）は、ドットクロックＤＣＫのタイミングで（ドットクロックＤＣＫに同期して）ＦＲＣ回路７３に入力される。
【０００７】
ＦＲＣ回路７３でＦＲＣ（フレーム間引き制御）処理されたデータ１２ｂｉｔ　（Ｒ：４ｂｉｔ、Ｇ：４　ｂｉｔ、Ｂ：４ｂｉｔ）は、ドットクロックＤＣＫに同期してシフトレジスタ７６に入力される。この場合、ＦＲＣ回路７３においては、常にドットクロックＤＣＫのタイミング、すなわち表示クロックＬＰの１２０倍の速度で転送処理が行われる必要があるので、消費電力が著しく増大することとなる。
【０００８】
図３にドットクロックＤＣＫと表示クロックＬＰのタイミングチャートを示す。ここで示す例は、１２０列のセグメントデータの場合であるため、ドットクロックＤＣＫは表示クロックＬＰの１２０倍の速度となる。シフトレジスタ７６で変換された１２０列分のデータ１２（＝ＲＧＢ×４）×１２０ｂｉｔは表示クロックＬＰのタイミングでラインラッチ７２に入力される。
【０００９】
ラッチされたデータ１２（＝ＲＧＢ×４）×１２０ｂｉｔは階調パレット７４に入力される。階調パレット７４でＰＷＭ制御されたデータ３（＝ＲＧＢ）×１２０ｂｉｔは出力バッファ７５に入力され、ここからセグメント出力として出力される。
【００１０】
なお、上記ＦＲＣ回路は、たとえば、特許文献１や特許文献２に開示されているように、ドットクロックに同期してフレーム間引き制御を行っている。
【００１１】
【特許文献１】
特開平１０−１１６０５５号公報（公開日：平成１０年５月６日）
【００１２】
【特許文献２】
特開平７−２８１１５４号公報（公開日：平成７年１０月２７日）
【００１３】
【発明が解決しようとする課題】
しかしながら、上記従来の液晶表示装置では、フレーム間引き制御がドットクロックＤＣＫに同期して行われるので、高速転送処理を行う必要がある。消費電力は転送速度（同期クロックの周波数）に比例するため、上記従来の液晶表示装置は、消費電力が増大するという問題点を有している。
【００１４】
本発明は、上記問題点に鑑みてなされたものであって、その目的は、構成が簡素で低消費電力の液晶表示装置及びその駆動方法を提供することにある。
【００１５】
【課題を解決するための手段】
本発明の液晶表示装置の駆動方法は、上記課題を解決するために、フレーム間引き制御により階調表示を行うものであって、複数色カラーの表示階調データを表示クロックに同期してラインラッチし、このようにしてラッチした表示階調データに対して上記表示クロックに同期してフレーム間引き制御を行うことを特徴としている。
【００１６】
上記の発明によれば、フレーム間引き制御によって、複数色カラーの表示階調データに応じて、１フレーム毎に送出するデータが間引かれ、時空間的に液晶にかかる電圧値が変化し、これにより階調表示が行われる。
【００１７】
上記フレーム間引き制御をドットクロックに同期して行う場合、ドットクロックの周波数は高いので、データの高速転送処理を行うことが必要となる。この場合、消費電力は転送速度（同期クロックの周波数）に比例するので、液晶表示装置における消費電力が増大してしまう。
【００１８】
そこで、上記不具合を克服するために、本液晶表示装置の駆動方法においては、ドットクロックに同期するのではなくて、表示クロックに同期してフレーム間引き制御が行われる。
【００１９】
たとえば、表示画素がｍ（ｍ：整数）列存在する表示パネルの場合、表示クロックの転送速度（周波数）は、ドットクロックの転送速度（周波数）の（１／ｍ）倍に減少する。これにより、液晶表示装置における消費電力を大幅に削減することが可能となる。
【００２０】
加えて、表示クロックに同期してフレーム間引き制御を行うことによって、ドットクロックに同期してフレーム間引き制御を行う場合に該制御後に必要であったシフトレジスト処理が不要となるので、その分、工程を簡素化できると共に、簡素な工程及び制御によって従来と同質の液晶表示装置の駆動が行える。
【００２１】
画素全体として点滅パターンが不規則化するように４スキャン出力のフレーム間引き制御を行うことが好ましい。
【００２２】
４スキャンのフレーム間引き制御を行う場合、駆動周波数が低くなるため、フリッカが発生する可能性がある。これに対応するため、隣接する画素の点滅位相を異なるタイミングにする必要がある。しかしながら、単純に隣接画素の位相をずらしただけでは、画素全体として点滅の規則的な繰り返しパターンが目立ってしまう。
【００２３】
そこで、本駆動方法によれば、画素全体として点滅パターンが不規則化するように４スキャン出力のフレーム間引き制御が行われる。これにより、画素全体として点滅の規則的な繰り返しパターンは目立つことがなくなるので、駆動周波数が低くなっても、フリッカの発生を確実に回避できる。
【００２４】
上記フレーム間引き制御を行った後、更にパルス幅変調制御を行ってもよい。この場合、フレーム間引き制御とパルス幅変調制御の双方を行うことが可能となる。
【００２５】
本発明の液晶表示装置は、上記課題を解決するために、フレーム間引き制御により階調表示を行う液晶表示装置であって、複数色カラーの表示階調データを記憶する記憶手段と、表示クロックに同期して上記記憶手段からの表示階調データをラインラッチするラッチ手段と、上記ラッチ手段によりラッチされた表示階調データに対して、上記表示クロックに同期してフレーム間引き制御を行うフレーム間引き制御手段とを備えたことを特徴としている。
【００２６】
上記の発明によれば、フレーム間引き制御によって、記憶手段からの複数色カラーの表示階調データに応じて、１フレーム毎に送出するデータが間引かれ、時空間的に液晶にかかる電圧値が変化し、これにより階調表示が行われる。
【００２７】
このとき、表示クロックに同期して上記記憶手段からの表示階調データは、ラッチ手段によってラインラッチされる。上記ラッチ手段によりラッチされた表示階調データに対して、上記表示クロックに同期してフレーム間引き制御がフレーム間引き制御手段によって行われる。
【００２８】
上記フレーム間引き制御をドットクロックに同期して行う場合、ドットクロックの周波数は高いので、データの高速転送処理を行うことが必要となる。この場合、消費電力は転送速度（周波数）に比例するので、液晶表示装置における消費電力が増大してしまう。
【００２９】
そこで、上記不具合を克服するために、本液晶表示装置においては、上述のように、ドットクロックに同期するのではなくて、表示クロックに同期してフレーム間引き制御手段は、フレーム間引き制御を行う。
【００３０】
たとえば、表示画素がｍ（ｍ：整数）列存在する表示パネルの場合、表示クロックの転送速度（周波数）は、ドットクロックの転送速度の（１／ｍ）倍に減少する。これにより、液晶表示装置における消費電力を大幅に削減することが可能となる。
【００３１】
加えて、フレーム間引き制御手段において表示クロックに同期してフレーム間引き制御を行うことによって、ドットクロックに同期してフレーム間引き制御を行う場合に該制御後に必要であったシフトレジスタが不要となるので、その分、構成及び制御を簡素化できると共に、簡素な構成及び制御によって従来と同質の液晶表示装置を実現できる。
【００３２】
上記フレーム間引き制御手段によりフレーム間引き制御された表示階調データに対して、パルス幅変調制御を行う手段を更に備えた構成でもよい。この場合、フレーム間引き制御とパルス幅変調制御の双方を行う液晶表示装置を実現できる。
【００３３】
【発明の実施の形態】
本発明の実施の一形態について図１〜図６に基づいて説明すれば、以下のとおりである。
【００３４】
図１は、本実施形態にかかる液晶表示装置１の主要な構成の概略を示すブロック図である。すなわち、上記液晶表示装置１は、主として、複数色カラーの表示階調データを記憶するＲＡＭ１１（記憶手段）と、表示クロックＬＰに同期して上記ＲＡＭ１１からの表示階調データをラインラッチするラインラッチ１２（ラッチ手段）と、上記ラインラッチ１２によりラッチされた表示階調データに対して、上記表示クロックＬＰに同期してフレーム間引き制御を行うＦＲＣ回路１３（フレーム間引き制御手段）と、上記ＦＲＣ回路１３によりフレーム間引き制御された表示階調データに対して、パルス幅変調制御を行う階調パレット１４（パルス幅変調制御手段）と、出力バッファ１５とを備えている。
【００３５】
上記液晶表示装置１は、６５ｋ色（Ｒ（赤）データ：５ｂｉｔ、Ｇ（緑）データ：６ｂｉｔ、Ｂ（青）データ：５ｂｉｔ）をフレーム間引き制御およびＰＷＭ方式（パルス幅変調方式）で表示するものである。
【００３６】
なお、以下の説明においては、説明の便宜上、表示パネルの表示画素が、ｍ×３（＝ＲＧＢ）×ｎであり、ｍ＝１２０及びｎ＝１６０の場合を例示するが、本発明はこれに限定されるものではなく、他のｍとｎの組み合わせを有する表示パネルの場合でもよい。
【００３７】
上記のＲＡＭ１１には、６５ｋ色カラーの表示階調データが転送され入力される。入力された１２０列分の表示階調データ１６（Ｒ：５ｂｉｔ、Ｇ：６ｂｉｔ、Ｂ：５ｂｉｔ）×１２０ｂｉｔは、表示クロックＬＰのタイミングで（表示クロックＬＰに同期して）ラインラッチ１２に入力される。ラインラッチされた１６（Ｒ：５ｂｉｔ、Ｇ：６ｂｉｔ、Ｂ：５ｂｉｔ）×１２０ｂｉｔデータは、表示クロックＬＰに同期して上記ＦＲＣ回路１３に入力される。
【００３８】
上記ＦＲＣ回路１３は、図２に示すように、主として、表示クロックＬＰを入力し、フレームカウント動作及びラインカウント動作を行う２ビットのフレームカウンタ２１及び２ビットのラインカウンタ２２と、複数のフレーム間引き制御ロジック２３とから構成されている。なお、上記ラインカウンタ２２は、表示クロックＬＰをカウントするものであり、表示クロックＬＰのタイミングで（表示クロックＬＰに同期して）動作する。一方、上記フレームカウンタ２１は、フレームをカウントするものであり、表示クロックＬＰのｎ（行方向の画素数）分周のタイミングで（表示クロックＬＰをｎ分周したものに同期して）動作する。
【００３９】
上記ＦＲＣ回路１３においては、ラインラッチされた１６（Ｒ：５ｂｉｔ、Ｇ：６ｂｉｔ、Ｂ：５ｂｉｔ）ｂｉｔデータの下位２ビットがフレーム間引き制御ロジック２３に入力され、表示クロックＬＰに同期してフレーム間引き制御が行われる。
【００４０】
上記ＦＲＣ回路１３においてフレーム間引き制御を従来技術のようにドットクロックに同期して行う場合、ドットクロックの周波数が高いので、データの高速転送処理を行うことが必要となる。この場合、消費電力は転送速度（同期クロックの周波数）に比例するので、液晶表示装置における消費電力が増大してしまう。
【００４１】
そこで、上記不具合を克服するために、本液晶表示装置１によれば、上述のように、上記ＦＲＣ回路１３において、ドットクロックに同期するのではなくて、表示クロックＬＰに同期してフレーム間引き制御が行われる。
【００４２】
表示画素が１２０列存在する表示パネル（図示しない）の場合、表示クロックＬＰの転送速度（周波数）は、ドットクロックの転送速度の（１／１２０）倍に減少する（図３参照）。これにより、液晶表示装置１における消費電力を大幅に削減することが可能となる。
【００４３】
加えて、上記ＦＲＣ回路１３は表示クロックＬＰに同期してフレーム間引き制御を行うので、ドットクロックに同期してフレーム間引き制御を行う場合に該フレーム間引き制御後に従来必要であったシフトレジスタが不要となり、その分、構成及び制御を簡素化できると共に、簡素な構成及び制御によって従来と同質の液晶表示装置を実現できる。
【００４４】
なお、上記のフレーム間引き制御ロジック２３には、上記フレームカウンタ２１及び上記ラインカウンタ２２からそれぞれ２ビットの出力データが供給される。
【００４５】
本実施例においては、４スキャン出力を行うことによって、所望の色数を表現している。４スキャンのフレーム間引き制御を行う場合、駆動周波数が低くなるため、フリッカが発生する可能性がある。これに対応するため、隣接する画素の点滅位相を異なるタイミングにする必要がある。
【００４６】
しかしながら、単純に隣接画素の位相をずらしただけでは、画素全体として点滅の規則的な繰り返しパターンが目立ってしまう。そこで、本実施の形態によれば、２×（ＲＧＢ）×２のマトリックスを作り、その中で点滅パターンを不規則化させている。このように点滅パターンを不規則化することにより、画素全体として点滅の規則的な繰り返しパターンは目立つことがなくなるので、駆動周波数が低くなっても、フリッカの発生を確実に回避できる。
【００４７】
点滅パターンの不規則化は、たとえば図４のテーブルに従って行う。つまり、２×（ＲＧＢ）×２画素のマトリックスを考え、図４に示すように、このマトリックスを回転させることによって、スキャンごとに８×（ＲＧＢ）×４画素分の不規則な点滅パターン（図４参照）の生成を行う。図４の点滅パターンテーブル中の数字は、点滅パターン１〜４をそれぞれ示す。図４の点滅パターンに基づく画素の点滅の具体例を図５に示し、実際の回路を図６に示す。
【００４８】
図５において、１段目は、スキャンと点滅パターンとの関係を示す説明図であり、点滅パターン１〜４は、スキャン（第１〜第４スキャン）に応じて変化している。
【００４９】
たとえば、フレーム間引き制御ロジック２３に対して下位２ビットデータ“００”が入力された場合、点滅パターン１によれば、第１スキャンにおいては“１”（点灯）であると共に第２〜第４スキャンにおいては“０”（消灯）であり、点滅パターン２によれば、第１〜第３スキャンにおいては“０”であると共に第４スキャンにおいては“１”であり、点滅パターン３によれば、第１、第２、及び第４スキャンにおいては“０”であると共に第３スキャンにおいては“１”であり、点滅パターン４は、第１、第３、及び第４スキャンにおいては“０”であると共に第２スキャンにおいては“１”である。
【００５０】
同様に、フレーム間引き制御ロジック２３に対して下位２ビットデータ“０１”が入力された場合、点滅パターン１によれば、第１及び第３スキャンにおいては“１”であると共に第２及び第４スキャンにおいては“０”であり、点滅パターン２によれば、第１及び第３スキャンにおいては“０”であると共に第２及び第４スキャンにおいては“１”であり、点滅パターン３によれば、第１及び第３スキャンにおいては“１”であると共に第２及び第４スキャンにおいては“０”であり、点滅パターン４によれば、第１及び第３スキャンにおいては“０”であると共に第２及び第４スキャンにおいては“１”である。
【００５１】
同様に、フレーム間引き制御ロジック２３に対して下位２ビットデータ“１０”が入力された場合、点滅パターン１によれば、第１スキャンにおいては“０”であると共に第２〜第４スキャンにおいては“１”であり、点滅パターン２によれば、第１〜第３スキャンにおいては“１”であると共に第４スキャンにおいては“０”であり、点滅パターン３によれば、第１、第２、及び第４スキャンにおいては“１”であると共に第３スキャンにおいては“０”であり、点滅パターン４によれば、第１、第３、及び第４スキャンにおいては“１”であると共に第２スキャンにおいては“０”である。
【００５２】
同様に、フレーム間引き制御ロジック２３に対して下位２ビットデータ“１１”が入力された場合、点滅パターン１〜４のいずれも、第１〜第４スキャンにおいて“１”である。
【００５３】
図５において、２段目〜５段目は、フレーム間引き制御ロジック２３に対して下位２ビットデータ“００”、“０１”、“１０”、及び“１１”がそれぞれ入力された場合に、図４の点滅パターンテーブルに基づいてそれぞれ行われる、第１〜第４スキャンにおける８×（ＲＧＢ）×４画素の点滅状態を示す。
【００５４】
図５における２段目〜５段目の画素（各３２個の画素）の点滅状態（“１”か“０”）は、図４の点滅パターンテーブルにおける対応画素の各点滅パターン（点滅パターン１〜４のいずれか）に対応している。
【００５５】
たとえば、フレーム間引き制御ロジック２３に対して下位２ビットデータ“００”が入力された場合、図５の２段目〜５段目において、３２個の画素のうち、各左上隅の画素は、点滅パターン１が第１〜第４スキャンに移行するのにしたがって変化する。つまり、上記各左上隅の画素は、第１スキャン（図５の２段目）においては“１”であり、第２スキャン（図５の３段目）においては“０”であり、第３スキャン（図５の４段目）においては“０”であり、第４スキャン（図５の５段目）においては“０”である。
【００５６】
同様に、フレーム間引き制御ロジック２３に対して下位２ビットデータ“０１”が入力された場合、図５の２段目〜５段目において、３２個の画素のうち、各右上隅の画素は、点滅パターン４が第１〜第４スキャンに移行するのにしたがって変化する。つまり、上記各右上隅の画素は、第１スキャン（図５の２段目）においては“０”であり、第２スキャン（図５の３段目）においては“１”であり、第３スキャン（図５の４段目）においては“０”であり、第４スキャン（図５の５段目）においては“１”である。
【００５７】
同様に、フレーム間引き制御ロジック２３に対して下位２ビットデータ“１０”が入力された場合、図５の２段目〜５段目において、３２個の画素のうち、各右下隅の画素は、点滅パターン２が第１〜第４スキャンに移行するのにしたがって変化する。つまり、上記各右下隅の画素は、第１スキャン（図５の２段目）においては“１”であり、第２スキャン（図５の３段目）においては“１”であり、第３スキャン（図５の４段目）においては“１”であり、第４スキャン（図５の５段目）においては“０”である。
【００５８】
同様に、フレーム間引き制御ロジック２３に対して下位２ビットデータ“１１”が入力された場合、図５の２段目〜５段目において、３２個の画素のうち、各左下隅の画素は、点滅パターン３が第１〜第４スキャンに移行するのにしたがって変化する。つまり、上記各左下隅の画素は、第１〜第４スキャン（図５の２段目〜５段目）において“１”である。）。
【００５９】
なお、図５中の下位２ビットとは、各セグメント出力に対応するＲＡＭ１１からの出力データ（ラインラッチ回路１２からの出力データ）の下位２ビットを意味する。この下位２ビットは、フレーム間引き制御ロジック２３に入力され、ここで上述の各点滅パターンに従って１ビットデータに変換されて最下位ビットとして階調パレット１４に出力される（図２参照）。
【００６０】
上記フレーム間引き制御ロジック２３から出力された１ビット及びＲＡＭ１１（ラインラッチ回路１２）からの出力データの上位４ビットが、最下位ビット及び上位ビットとして、それぞれ階調パレット１４に入力される。即ち、合計１５（＝ＲＧＢ×５）×１２０ｂｉｔが階調パレット１４に入力される。
【００６１】
なお、図２において、ＳＥＧＢｉに対応するデータは６ビット中の下位２ビットであり、ＳＥＧＡｉ及びＳＥＧＣｉに対応するデータはそれぞれ５ビット中の下位１ビットである。また、下位１ビットデータが“０”のとき下位２ビットデータは“０１”、下位１ビットデータが“１”のとき下位２ビットデータは“１１”に対応する。
【００６２】
ここで、図５に示す画素の点滅の具体例を実現するフレーム間引き制御ロジック２３の構成例を図６に示す。図６の構成例は、図２の構成に対応したものである。図６に示すフレーム間引き制御ロジック２３の構成によれば、前記の下位２ビット、フレームカウンタの出力２ビット、及びラインカウンタの出力２ビットの計６ビットから１ビットを出力するものである。
【００６３】
図６に示すフレーム間引き制御ロジック２３において、ＶＣＮＴ０及びＶＣＮＴ１が図２中のフレームカウンタ２１の出力２ビット、ＨＣＮＴ０及びＨＣＮＴ１が図２中のラインカウンタ２２の出力２ビット、ＤＩＮＡ０及びＤＩＮＡ１、ＤＩＮＢ０及びＤＩＮＢ１、ＤＩＮＣ０及びＤＩＮＣ１、並びにＤＩＮＤ０及びＤＩＮＤ１がそれぞれ下位２ビット、ＤＯＵＴＡ、ＤＯＵＴＢ、ＤＯＵＴＣ、及びＤＯＵＴＤがそれぞれフレーム間引き制御ロジックの出力１ビットに相当している。
【００６４】
また、図６中、ＤＯＵＴＡは、ＳＥＧＡ０，ＳＥＧＢ０，ＳＥＧＣ０，ＳＥＧＡ５，ＳＥＧＢ５，ＳＥＧＣ５，…，ＳＥＧＡｉ，ＳＥＧＢｉ，ＳＥＧＣｉ，ＳＥＧＡｉ＋５，ＳＥＧＢｉ＋５，ＳＥＧＣｉ＋５，…，ＳＥＧＡ１２８，ＳＥＧＢ１２８，ＳＥＧＣ１２８に対応し、ＤＯＵＴＢは、ＳＥＧＡ１，ＳＥＧＢ１，ＳＥＧＣ１，ＳＥＧＡ４，ＳＥＧＢ４，ＳＥＧＣ４，…，ＳＥＧＡｉ＋１，ＳＥＧＢｉ＋１，ＳＥＧＣｉ＋１，ＳＥＧＡｉ＋４，ＳＥＧＢｉ＋４，ＳＥＧＣｉ＋４，…，ＳＥＧＡ１２９，ＳＥＧＢ１２９，ＳＥＧＣ１２９に対応している。
【００６５】
さらに、同図中、ＤＯＵＴＣは、ＳＥＧＡ２，ＳＥＧＢ２，ＳＥＧＣ２，ＳＥＧＡ７，ＳＥＧＢ７，ＳＥＧＣ７，…，ＳＥＧＡｉ＋２，ＳＥＧＢｉ＋２，ＳＥＧＣｉ＋２，ＳＥＧＡｉ＋７，ＳＥＧＢｉ＋７，ＳＥＧＣｉ＋７，…，ＳＥＧＡ１３０，ＳＥＧＢ１３０，ＳＥＧＣ１３０に対応し、ＤＯＵＴＤは、ＳＥＧＡ３，ＳＥＧＢ３，ＳＥＧＣ３，ＳＥＧＡ６，ＳＥＧＢ６，ＳＥＧＣ６，…，ＳＥＧＡｉ＋３，ＳＥＧＢｉ＋３，ＳＥＧＣｉ＋３，ＳＥＧＡｉ＋６，ＳＥＧＢｉ＋６，ＳＥＧＣｉ＋６，…，ＳＥＧＡ１３１，ＳＥＧＢ１３１，ＳＥＧＣ１３１に対応している。
【００６６】
なお、上記ＳＥＧＡｉ，ＳＥＧＢｉ，及びＳＥＧＣｉは、それぞれＲＧＢに対応するセグメント番号（ＳＥＧ　Ｎｏ．）を表している。
【００６７】
上記階調パレット１４でＰＷＭ制御されたデータ３（＝ＲＧＢ）×１２０ｂｉｔは出力バッファ１５に入力され、ここからセグメント出力として出力される。
【００６８】
なお、本発明は、上記の実施の形態に限定されるものではなく、本発明の範囲内で種々の変更が可能である。例えば、上記実施の形態では、ＰＷＭ方式とＦＲＣ方式とを併用した場合を例示したが、ＦＲＣ方式単独の場合（この場合にも階調パレット１４は必要である。）でも図１と同様の構成となる。
【００６９】
本構成においては、ＦＲＣ方式単独の場合でも、階調パレット１４の使用が必要となる。
【００７０】
なお、ＰＷＭ方式単独の場合には、ＦＲＣ回路１３はスルーし、階調パレット１４に入力されることとなる。
【００７１】
【発明の効果】
本発明の液晶表示装置の駆動方法は、以上のように、複数色カラーの表示階調データを表示クロックに同期してラインラッチし、このようにしてラッチした表示階調データに対して上記表示クロックに同期してフレーム間引き制御を行うことを特徴としている。
【００７２】
上記フレーム間引き制御をドットクロックに同期して行う場合、ドットクロックの周波数は高いので、データの高速転送処理を行うことが必要となる。この場合、消費電力は転送速度（同期クロックの周波数）に比例するので、液晶表示装置における消費電力が増大してしまう。
【００７３】
そこで、上記不具合を克服するために、本液晶表示装置の駆動方法においては、ドットクロックに同期するのではなくて、表示クロックに同期してフレーム間引き制御が行われる。
【００７４】
たとえば、表示画素がｍ（ｍ：整数）列存在する表示パネルの場合、表示クロックの転送速度（周波数）は、ドットクロックの転送速度（周波数）の（１／ｍ）倍に減少する。これにより、液晶表示装置における消費電力を大幅に削減することが可能となる。
【００７５】
加えて、表示クロックに同期してフレーム間引き制御を行うことによって、ドットクロックに同期してフレーム間引き制御を行う場合に該制御後に必要であったシフトレジスト処理が不要となるので、その分、工程を簡素化できると共に、簡素な工程及び制御によって従来と同質の液晶表示装置の駆動が行えるという効果を併せて奏する。
【００７６】
画素全体として点滅パターンが不規則化するように４スキャン出力のフレーム間引き制御を行うことが好ましい。
【００７７】
４スキャンのフレーム間引き制御を行う場合、駆動周波数が低くなるため、フリッカが発生する可能性がある。これに対応するため、隣接する画素の点滅位相を異なるタイミングにする必要がある。しかしながら、単純に隣接画素の位相をずらしただけでは、画素全体として点滅の規則的な繰り返しパターンが目立ってしまう。
【００７８】
そこで、本駆動方法によれば、画素全体として点滅パターンが不規則化するように４スキャン出力のフレーム間引き制御が行われる。それゆえ、画素全体として点滅の規則的な繰り返しパターンは目立つことがなくなるので、駆動周波数が低くなっても、フリッカの発生を確実に回避できるという効果を併せて奏する。
【００７９】
上記フレーム間引き制御を行った後、更にパルス幅変調制御を行ってもよい。この場合、フレーム間引き制御とパルス幅変調制御の双方を行うことが可能となるという効果を併せて奏する。
【００８０】
本発明の液晶表示装置は、以上のように、複数色カラーの表示階調データを記憶する記憶手段と、表示クロックに同期して上記記憶手段からの表示階調データをラインラッチするラッチ手段と、上記ラッチ手段によりラッチされた表示階調データに対して、上記表示クロックに同期してフレーム間引き制御を行うフレーム間引き制御手段とを備えたことを特徴としている。
【００８１】
上記の発明によれば、表示クロックに同期して上記記憶手段からの表示階調データは、ラッチ手段によってラインラッチされる。上記ラッチ手段によりラッチされた表示階調データに対して、上記表示クロックに同期してフレーム間引き制御がフレーム間引き制御手段によって行われる。
【００８２】
上記フレーム間引き制御をドットクロックに同期して行う場合、ドットクロックの周波数は高いので、データの高速転送処理を行うことが必要となる。この場合、消費電力は転送速度（周波数）に比例するので、液晶表示装置における消費電力が増大してしまう。
【００８３】
そこで、上記不具合を克服するために、本液晶表示装置においては、上述のように、ドットクロックに同期するのではなくて、表示クロックに同期してフレーム間引き制御手段は、フレーム間引き制御を行う。
【００８４】
たとえば、表示画素がｍ（ｍ：整数）列存在する表示パネルの場合、表示クロックの転送速度（周波数）は、ドットクロックの転送速度の（１／ｍ）倍に減少する。これにより、液晶表示装置における消費電力を大幅に削減することが可能となる。
【００８５】
加えて、フレーム間引き制御手段において表示クロックに同期してフレーム間引き制御を行うことによって、ドットクロックに同期してフレーム間引き制御を行う場合に該制御後に必要であったシフトレジスタが不要となるので、その分、構成及び制御を簡素化できると共に、簡素な構成及び制御によって従来と同質の液晶表示装置を実現できるという効果を併せて奏する。
上記フレーム間引き制御手段によりフレーム間引き制御された表示階調データに対して、パルス幅変調制御を行う手段を更に備えた構成でもよい。この場合、フレーム間引き制御とパルス幅変調制御の双方を行う液晶表示装置を実現できるという効果を併せて奏する。
【図面の簡単な説明】
【図１】本発明に係る液晶表示装置の主要な構成の概略を示すブロック図である。
【図２】上記液晶表示装置を構成するフレーム間引き制御回路の構成例を示すブロック図である。
【図３】本発明と従来技術の双方を説明するものであり、ドットクロックと表示クロックのタイミングチャートを示す。
【図４】上記フレーム間引き制御回路で使用される画素の点滅パターンテーブルを示す説明図である。
【図５】図４の点滅パターンに基づく画素の点滅の具体例を示す説明図である。
【図６】フレーム間引き制御回路図である。
【図７】従来の液晶表示装置の主要な構成の概略を示すブロック図である。
【符号の説明】
１１　　ＲＡＭ（記憶手段）
１２　　ラインラッチ（ラッチ手段）
１３　　ＦＲＣ回路（フレーム間引き制御手段）
１４　　階調パレット（パルス幅変調制御を行う手段）
２１　　フレームカウンタ
２２　　ラインカウンタ
２３　　フレーム間引き制御ロジック（フレーム間引き制御手段）
【図１】
2004138826.tif 000003
【図２】
2004138826.tif 000004
【図３】
2004138826.tif 000005
【図４】
2004138826.tif 000006
【図５】
2004138826.tif 000007
【図６】
2004138826.tif 000008
【図７】
2004138826.tif 000009