(57)【要約】【課題】複数のチップ部品間及び外部機器との接続が容易な外部端子を有し、かつこれを低コストで形成可能な半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュールを提供すること。【解決手段】チップ部品３の外側面３１にＷ字状の溝を形成し、チップ部品３の電極５から導出した配線２０をＷ字状の溝の傾斜面に沿って裏面３６側へ導き、裏面３６を研削して溝底部の配線２０を露出させ、この露出部に接続して裏面３６の配線２２を形成した後に、表面３５に設けた保護膜２１を開口して表面３５の外部端子１６と、裏面３６に設けた保護膜２５を開口して裏面３６の外部端子２３とを形成し、この一連のプロセスを疑似ウェーハ２９上で一括して行なう。【選択図】          図１
2004342862.tif 000002
【特許請求の範囲】
【請求項１】
一方の面側に電極が設けられ、この電極面以外の少なくとも側面及び他方の面が保護物質で覆われているチップ部品を有する半導体装置において、前記チップ部品の前記電極の外部端子が、前記一方の面とこれとは反対側の他方の面とのうち少なくとも前記他方の面に形成されていることを特徴とする、半導体装置。
【請求項２】
前記側面の保護物質の外側面に、前記一方の面の外部端子と、他方の面の外部端子とを接続するための導電体が形成されている、請求項１に記載した半導体装置。
【請求項３】
前記導電体が、前記保護物質の傾斜外側面又は垂直貫通孔に形成されている、請求項２に記載した半導体装置。
【請求項４】
前記一方の面に前記外部端子を形成するための絶縁性保護膜下において、これとは異なる絶縁物質が前記外側面の前記導電体上に設けられている、請求項２に記載した半導体装置。
【請求項５】
前記一方の面に前記外部端子を形成するための絶縁性保護膜下において、導電性物質が前記外側面の前記導電体上に接して設けられている、請求項２に記載した半導体装置。
【請求項６】
一方の面側に電極が設けられ、この電極面以外の少なくとも側面及び他方の面が保護物質で覆われたチップ部品の複数個が、前記保護物質
によって一体化されてなる疑似ウェーハを作製する工程と、
前記疑似ウェーハにおける前記チップ部品の前記電極の外部端子を前記一方の面とこれとは反対側の他方の面とのうち少なくとも前記他方の面に形成する工程と、
前記複数個のチップ部品間で少なくとも前記保護物質を切断する工程と
を有することを特徴とする、半導体装置の製造方法。
【請求項７】
前記複数個のチップ部品間において、前記側面の保護物質に凹部を形成し、この面上に前記一方の面の外部端子と他方の面の外部端子とを接続するための導電体を形成した後、前記他方の面側から少なくとも前記保護物質を部分的に除去してこの除去面に前記導電体を露出させ、この露出した導電体に接続した前記他方の面の前記外部端子を形成する、請求項６に記載した半導体装置の製造方法。
【請求項８】
前記凹部を前記チップ部品の厚みよりも深く形成する、請求項７に記載した半導体装置の製造方法。
【請求項９】
前記保護物質の部分的除去によって、傾斜面又は垂直面を呈した前記凹部の面上に前記導電体を残す、請求項７に記載した半導体装置の製造方法。
【請求項１０】
前記一方の面に前記外部端子を形成するための絶縁性保護膜下において、これとは異なる絶縁物質を前記外側面の前記導電体上に設ける、請求項７に記載した半導体装置の製造方法。
【請求項１１】
前記一方の面に前記外部端子を形成するための絶縁性保護膜下において、導電性物質を前記外側面の前記導電体上に接して設ける、請求項７に記載した半導体装置の製造方法。
【請求項１２】
特性測定により良品と判定された前記チップ部品を有する前記疑似ウェーハを作製する、請求項６に記載した半導体装置の製造方法。
【請求項１３】
前記疑似ウェーハの状態において前記チップ部品の特性測定を行い、良品のチップ部品又はチップ状電子部品を選択する、請求項６に記載した半導体装置の製造方法。
【請求項１４】
一方の面側に電極が設けられ、この電極面以外の少なくとも側面及び他方の面が保護物質で覆われたチップ部品の複数個が、前記保護物質によって一体化されてなる疑似ウェーハであって、前記チップ部品の前記電極の外部端子が前記一方の面とこれとは反対側の他方の面とのうち少なくとも前記他方の面に形成されている、疑似ウェーハ。
【請求項１５】
請求項２〜５のいずれか１項に記載した半導体装置を製造するのに用いられる、請求項１４に記載した疑似ウェーハ。
【請求項１６】
一方の面側に電極が設けられ、この電極面以外の少なくとも側面及び他方の面が保護物質で覆われたチップ部品の複数個が、前記保護物質によって一体化されてなる疑似ウェーハの製造方法において、前記疑似ウェーハにおける前記チップ部品の前記電極の外部端子を前記一方の面とこれとは反対側の他方の面とのうち少なくとも前記他方の面に形成する工程を有することを特徴とする、疑似ウェーハの製造方法。
【請求項１７】
請求項７〜１３のいずれか１項に記載した半導体装置の製造方法を適用する、請求項１６に記載した疑似ウェーハの製造方法。
【請求項１８】
請求項１〜５のいずれか１項に記載した半導体装置によって構成され、この半導体装置が有する複数の前記チップ部品間が前記外部端子を介して互いに接続されている、マルチチップモジュール。
【請求項１９】
前記複数のチップ部品を接続するための前記外部端子が、一方のチップ部品の前記一方の面側と、他方のチップ部品の前記他方の面側にそれぞれ形成されている、請求項１８に記載したマルチチップモジュール。
【請求項２０】
前記複数のチップ部品を接続するための前記外部端子が、前記一方の面側又は前記他方の面側に形成されている、請求項１８に記載したマルチチップモジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュールに関するものである。
【０００２】
【従来の技術】
従来、携帯用電子機器の小型・軽量化、高速化の要求に対し、一つの方法として、ＩＣの高集積化、微細化を図って複数の機能をワンチップ（システムＬＳＩ）化しているが、歩留低下等による製造コストの増大等の問題でシステムＬＳＩを低コストで実現することが難しくなっている。一方で、複数の半導体チップをワンパッケージ化したＭＣＭ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｍｏｄｕｌｅ）が提案されている。
【０００３】
ＭＣＭは多層配線基板に半導体チップを配置しているが、搭載する半導体チップの接続端子ピッチが狭くなると配線基板の製造が難しくなり、基板のコストアップとなる。また、バンプやワイヤボンディング、タブ等で接続するため、接続端子数に制限がある上、その平面視面積は搭載半導体チップの平面視面積の総和より大きくなってしまう。更に、信号伝達が遅くなり、性能低下等の問題がある。
【０００４】
ＭＣＭの製造技術については、複数のベアチップをその表面が平坦になるように支持基板上に貼り付けて配線することにより、生産性よく配線することが開示されている（後述の特許文献１参照）。また、機能別に作製した複数個の半導体チップを互いに隣接して接着することにより、四辺形に形成した合成チップをウェーハ上に貼り付け、このチップのアクティブ面を平坦化して露出させたチップの外部接続端子から配線することにより、小面積化した合成チップを小さいパッケージに形成することが開示されている（後述の特許文献２参照）。更に、支持基板に良品チップを貼り付けた後に、保護物質を被着して剥離することで疑似ウェーハを作製し、その上に半導体プロセスにより配線することが開示されている（後述の特許文献３参照）。
【０００５】
このうち、本出願人が提起した特許文献３（以下、先願発明と称する。）は、自社製又は他社製の区別なく、ウェーハより半導体チップを切り出した後、オープン／ショート或いはＤＣ（直流）電圧測定により良品と確認された半導体ベアチップのみを疑似ウェーハ上に再配置し、これに所定の製造工程を施してチップ状電子部品を作製するものであるが、その製造プロセスを図２５に示す。
【０００６】
即ち、図２５（ａ）は、仮の支持基板として用いた石英基板１を示す。但し、基板への加熱プロセスは４００℃以下であるため、安価なガラス基板も使用でき、また、この石英基板１は繰り返し使用可能である。
【０００７】
次に、図２５（ｂ）のように、石英基板１上に、紫外線を照射されると粘着力が低下する例えばアクリル系の粘着シート２を貼り付ける。
【０００８】
次に、図２５（ｃ）のように、良品と確認された複数の良品ベアチップ３をチップ表面（デバイス面）２８を下向きに配列して粘着シート２に貼り付ける。なお、良品ベアチップ３は、通常のウェーハ工程でダイシングして、使用したダイシングシート（図示せず）の延伸状態から取り出してもよく、チップトレイから移載してもよい。
【０００９】
次に、図２５（ｄ）のように、良品ベアチップ３上から有機系絶縁性樹脂、例えばエポキシ系等の樹脂４をスピンコート法か印刷法により、均一に塗布する。
【００１０】
次に、図２５（ｅ）のように、石英基板１の裏側５１より紫外線を照射して、粘着シート２の粘着力を弱め、樹脂４で側面及び裏面が連続して固められた複数の良品ベアチップ（以下、半導体チップ、チップ又はチップ部品と称することがある。）３を配した疑似ウェーハ２９を石英基板１から接着面５２で剥離する。
【００１１】
次に図２５（ｆ）のように、良品ベアチップ表面２８（デバイス面）が上になるように疑似ウェーハ２９をひっくり返す。下図は疑似ウェーハ２９の一部を拡大図示したものであり、図示の如く、Ｓｉ基板上にＳｉＯ２膜７を介してＡ１電極パッド５及びパッシベーション膜８が形成されている。
【００１２】
その後、無電解めっき法により、開口されたＡｌ電極パッド５の上面のみに、選択的にＮｉめっき層を形成し、この上に配したはんだペーストを加熱溶融してはんだバンプをウェーハ一括で形成後に、再度プローブ検査により電気的特性を測定することにより、更により確実に良品チップのみを選別する。
【００１３】
上記のように形成した半導体チップ３は、ワンチップに個片化後、例えば図２８に示すようにはんだバンプ３３を介して回路基板３９の電極４０にマウントしたり、例えば図２９に示すようにチップ３を並列に配し、この複数のチップ３間の再配置配線１２（半導体チップ内の配線をチップ上の任意の位置に引き出して行う配線）を行うことにより、回路構成をしてＭＣＭを構成することができる。また、図示しないが半導体チップ３の電極パッド５から接続孔を介して絶縁層上に配線を導出し、更にこのような構造を積み上げて多層構造化することにより、回路基板へのマウント時に任意の位置に再配置配線を行って多ピン化に対応することもでき、これらを疑似ウェーハ２９上で一括して行うことができる。
【００１４】
このように、先願発明によれば、半導体チップの電極面以外（即ち、チップの側面及び裏面）が連続した保護物質によって保護されるので、チップ化後のハンドリングにおいてチップが保護され、ハンドリングが容易となる。
【００１５】
また、半導体ウェーハから切出した良品のみを選択して再配置しているので、あたかも全品が良品チップからなる疑似ウェーハが得られ、配置した良品チップに対してウェーハ一括でのバンプ処理等が可能となり、低コストのバンプチップを形成できると共に、半導体チップを疑似ウェーハから切り出す際に、チップ間の保護物質の部分を切断することになるので、半導体チップ本体への悪影響（歪みやばり、亀裂等のダメージ）を抑えて容易に切断することができる。
【００１６】
しかも、保護物質によってチップの側面及び裏面が覆われているため、Ｎｉ無電解めっき処理も可能である。そして、自社製ウェーハのみならず、他社から購入したベアチップでも容易にはんだバンプ処理等が可能になる。
【００１７】
また、ＭＣＭに搭載される異種ＬＳＩチップを全て同一半導体メーカーから供給されるケースは少なく、ＳＲＡＭ、フラッシュメモリーやマイコン、更にＣＰＵ（中央演算処理ユニット）を、それぞれ得意とする半導体メーカーから別々にチップで供給してもらい、これらをＭＣＭ化することもできる等の優れた特徴を有している。
【００１８】
上記した先願発明の半導体チップ３の再配置配線を疑似ウェーハ２９上で行う場合、例えば図２６〜図２７のような方法で行うことができる。
【００１９】
図２６（ａ）は、上記した図２５（ｆ）の下図（一部の拡大図）を示す。即ち、疑似ウェーハ２９を構成する保護物質としての樹脂４により、側面及び裏面を覆われて一体化された半導体チップ３上に、Ａｌからなる電極パッド５（以下、電極と称する。）が配され、この電極５が露出するようにパッシベーション膜８が形成されている。
【００２０】
この後に形成する配線はセミアディティブ法により形成されるが、簡略して図示する。まず、図２６（ｂ）に示すように、パッシベーション膜８を被覆するように層間絶縁膜９を形成後に、図２６（ｃ）に示すように、上面の全面にめっき用の電極となるシードメタルとして、Ａｌと密着性の良いＴｉのスパッタ膜１０を形成する。
【００２１】
次に、図２６（ｄ）に示すように、スパッタ膜１０上にフォトリソグラフィ技術によってフォトレジスト膜１１を形成後に、図２７（ｅ）に示すように、Ｃｕを用いて配線となる電解めっき膜１２Ａを形成する。これにより、Ａｌと密着性の良いＴｉをシードメタルとすることにより、Ｔｉのスパッタ膜１０上にＣｕを容易にめっきすることができる。
【００２２】
次に、図２７（ｆ）に示すように、フォトレジスト膜１１を除去し、このフォトレジスト膜１１下のスパッタ膜１０をウェットエッチング等で除去することにより、再配置した配線１２が形成される。
【００２３】
次に、図２７（ｇ）に示すように、上部の全面を保護膜１３で被覆後に、図２７（ｈ）に示すように、保護膜１３に配線１２との接続孔６を形成し、外部端子１５を露出させる。
【００２４】
上記の方法により、同一の疑似ウェーハ２９上に複数個又は複数種のチップ部品を並列に配し、ＭＣＭの回路を形成するための再配置配線をウェーハレベルで一度に行うことができる。しかも、先願発明は、半導体ウェーハから切り出した良品チップのみを選んで再配置し、その側面及び裏面を樹脂で覆って一体化し、更に特性検査を行って、１００％良品チップが配された疑似ウェーハ上で、これらのチップに対して一括してチップ間の再配置配線を行うことができ、ＭＣＭを疑似ウェーハ段階で形成することができる等の優れた特長を有している。
【００２５】
【特許文献１】
特開平７−２０２１１５号（第５頁左欄、図１及び図３）
【特許文献２】
特開平１１−３３０３５０号（第６頁右欄、図５及び図６）
【特許文献３】
特開２００１−３０８１１６号（第５頁左欄、第７頁右欄及び図２）
【００２６】
【発明が解決しようとする課題】
しかしながら、従来は先願発明においても、半導体チップ３の外部端子が疑似ウェーハ２９の表面側にしか形成されていないため、裏面側で外部機器等との接続ができないという問題や、積層構造のＭＣＭを形成できないという問題があった。
【００２７】
そこで本発明の目的は、複数のチップ部品間及び外部機器との接続が容易な外部端子を有し、かつこれを低コストで形成可能な半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュールを提供することにある。
【００２８】
【課題を解決するための手段】
即ち、本発明は、一方の面側に電極が設けられ、この電極面以外の少なくとも側面及び他方の面が保護物質で覆われているチップ部品を有する半導体装置において、前記チップ部品の前記電極の外部端子が、前記一方の面とこれとは反対側の他方の面とのうち少なくとも前記他方の面に形成されていることを特徴とする、半導体装置（以下、本発明の半導体装置と称する。）に係るものである。
【００２９】
また、本発明は、一方の面側に電極が設けられ、この電極面以外の少なくとも側面及び他方の面が保護物質で覆われたチップ部品の複数個が、前記保護物質によって一体化されてなる疑似ウェーハを作製する工程と、
前記疑似ウェーハにおける前記チップ部品の前記電極の外部端子を前記一方の面とこれとは反対側の他方の面とのうち少なくとも前記他方の面に形成する工程と、
前記複数個のチップ部品間で少なくとも前記保護物質を切断する工程と
を有することを特徴とする、半導体装置の製造方法（以下、本発明の半導体装置の製造方法と称する。）に係るものである。
【００３０】
本発明の半導体装置及びその製造方法によれば、一方の面側に電極を設けられたチップ部品が、電極面以外の少なくとも側面及び他方の面が保護物質で覆われているので、チップ化後のハンドリング時にチップ部品が保護され、ハンドリングが容易となると共に、保護物質の位置で切断してチップ部品に個片化することができるために、切断時にチップ部品がダメージ（亀裂や歪み等）を受けることがない。
【００３１】
この構造において、チップ部品の外部端子が、一方の面とこれとは反対側の他方の面とのうち、少なくとも他方の面に形成されるので、このチップ部品の実装基板への実装時には、少なくとも他方の面の外部端子を介して接続が可能であり、また、他方の面の任意の位置に外部端子を設けることができ、設計の自由度が大きいと共に、この外部端子を介して実装可能であるために実装時の熱ストレスによるチップ部品の一方の面側（電極面側）への影響を緩和することができる。
【００３２】
この場合、側面及び他方の面が保護物質で覆われているため、この保護物質によってチップ部品に対し絶縁分離を行いながら、保護物質の側面又は内部を通して一方の面の電極を他方の面側の外部端子に導びくための配線を形成することができ、かつ、保護物質によって前記配線を保護することができる。
【００３３】
また、本発明は、一方の面側に電極が設けられ、この電極面以外の少なくとも側面及び他方の面が保護物質で覆われたチップ部品の複数個が、前記保護物質によって一体化されてなる疑似ウェーハであって、前記チップ部品の前記電極の外部端子が前記一方の面とこれとは反対側の他方の面とのうち少なくとも前記他方の面に形成されている、疑似ウェーハ（以下、本発明の疑似ウェーハと称する。）に係るものである。
【００３４】
また、本発明は、一方の面側に電極が設けられ、この電極面以外の少なくとも側面及び他方の面が保護物質で覆われたチップ部品の複数個が、前記保護物質によって一体化されてなる疑似ウェーハの製造方法において、前記疑似ウェーハにおける前記チップ部品の前記電極の外部端子を前記一方の面とこれとは反対側の他方の面とのうち少なくとも前記他方の面に形成する工程を有することを特徴とする、疑似ウェーハの製造方法（以下、本発明の疑似ウェーハの製造方法と称する。）に係るものである。
【００３５】
本発明の疑似ウェーハ及びその製造方法によれば、一方の面側に電極を設けられたチップ部品の複数個が、その電極面以外の少なくとも側面及び他方の面が保護物質で覆われ、一体化されているので、良品チップのみを選択して再配置し、あたかも全品が良品チップからなる疑似ウェーハ上で、チップ部品に対して一括での低コストなバンプ処理が可能となると共に、保護物質の位置で切断してチップ部品に個片化することができるので、チップ部品がダメージ（歪み、亀裂等）を受けることがなく、しかも、保護物質によってチップ部品の側面及び他方の面が覆われているため、Ｎｉ無電解めっき処理も可能であり、自社製、他社製の区別なくはんだバンプ処理等が可能になる。
【００３６】
そして、このチップ部品の外部端子が、一方の面とこれとは反対側の他方の面とのうち少なくとも他方の面に形成されるので、この疑似ウェーハを切断して得られたチップ部品の実装基板への実装時には、少なくとも他方の面の外部端子を介して接続が可能であり、上記した本発明の半導体装置と同様の効果が奏せられる、再現性の良いチップ部品を有する疑似ウェーハを提供できる。
【００３７】
また、本発明は、上記した本発明の半導体装置によって構成され、この半導体装置が有する複数の前記チップ部品間が前記外部端子を介して互いに接続されている、マルチチップモジュール（以下、本発明のマルチチップモジュールと称する。）に係るものである。
【００３８】
本発明のマルチチップモジュールによれば、このマルチチップモジュールを構成するチップ部品が、上記した本発明の半導体装置によって構成されるので、複数のチップ部品の積層構造又は並列配置のマルチチップモジュールであっても、この複数のチップ部品間の接続をこれらのチップ部品の外部端子を介して行うことができる。
【００３９】
【発明の実施の形態】
上記した本発明の半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュールにおいては、前記側面の保護物質の外側面に、前記一方の面（電極面又は表面）の外部端子と、他方の面（裏面）の外部端子とを接続するための導電体が形成され、前記導電体が、前記保護物質に傾斜外側面又は垂直貫通孔を設け、この傾斜外側面または垂直貫通孔に形成されていることが、めっき膜の如き導電体を形成し易くし、他方の面に外部端子を形成し易い点で望ましい。
【００４０】
この場合、前記複数個のチップ部品間において、前記側面の保護物質に凹部（例えば傾斜面を有する溝、又はスルーホール）を形成し、この面上に前記一方の面の外部端子と他方の面の外部端子とを接続するための導電体を形成した後、前記他方の面側から少なくとも前記保護物質を部分的に研削により除去し、この除去面に前記導電体を露出させ、この露出した導電体に接続した前記他方の面の前記外部端子を形成することが望ましい。
【００４１】
更に、前記凹部を前記チップ部品の厚みよりも深く形成することにより、前記保護物質の部分的除去によって、傾斜面又は垂直面を呈した前記凹部の面上に前記導電体を残し、この除去面に導電体を露出させることが望ましい。
【００４２】
また、前記一方の面に前記外部端子を形成するための絶縁性保護膜下において、前記凹部においてこの絶縁性保護膜の材料が、前記側面の保護物質の材料に対し、物性が大きく異なる場合や凹部の平坦化が得られない場合には、前記凹部に対しては、前記絶縁性保護膜とは異なる絶縁物質（側面の保護物質と同じ材料）を前記傾斜外側面の前記導電体上に設け、この上に絶縁性保護膜を形成し、二重構造にしてもよい。
【００４３】
また、前記一方の面に前記外部端子を形成するための絶縁性保護膜下において、導電性物質（例えばペースト）を前記外側面の前記導電体上に接して設けてもよい。これにより、前記他方の面側の保護物質の過剰な除去等による前記導電体の接続不良を補うことができる。
【００４４】
そして、特性測定により良品と判定された前記チップ部品を有する前記疑似ウェーハを作製し、更に、前記疑似ウェーハの状態において再度前記チップ部品の特性測定を行い、良品のチップ部品又はチップ状電子部品を選択することが、歩留りを高める点で望ましい。
【００４５】
これにより、上記した半導体装置を製造するための疑似ウェーハを得て、これを個片化した前記複数のチップ部品を接続するための前記外部端子が、一方のチップ部品の前記一方の面側（電極面側）と、他方のチップ部品の前記他方の面側（裏面側）にそれぞれ形成され、この外部端子を接続した積層構造のマルチチップモジュールを形成することもでき、また、前記複数のチップ部品を接続するための前記外部端子が、前記一方の面側（電極面側）又は前記他方の面側（裏面側）に形成され、この外部端子を接続した平置き（並列配置）構造のマルチチップモジュールを形成することもできる。
【００４６】
次に、上記した本発明の好ましい実施の形態を図面参照下で具体的に説明する。
【００４７】
実施形態１
図１は、本実施の形態の半導体装置５０を示す。図示の如く、チップ部品３の電極５から導出された配線２０が、チップ３の外側面３１の樹脂４内において裏面３６側へ斜めに配線され、その先端が反対方向へ対称形に屈折し、配線２０の下端が裏面３６に設けた配線２２に接続されている。そして、引き出された配線２０の一部分が、電極５近傍の表面３５側で露出されて表面３５側の外部端子１６が形成され、裏面３６側の外部端子２３は、配線２２の一部分を露出して形成されている。そして上下の外部端子１６、２３は対向配置され、この外部端子１６、２３は、それぞれ保護膜２１、２５に配線２０、２２との接続孔２７、２４の開口によって形成されている。
【００４８】
図２は、上記した半導体装置５０を積層した図を示す。上記したように、上下の外部端子１６、２３が対向配置されているため、下方の半導体装置５０の表面３５側の外部端子１６と上方の半導体装置５０の裏面３６側の外部端子２３とを、例えばはんだバンプ３３等を介して接続できることにより、積層構造のＭＣＭ等を形成することが可能となり、ＭＣＭの小型化も可能になる。
【００４９】
図３〜図５は、本実施の形態の半導体装置５０を作成するために、疑似ウェーハ工程から、これを個片化して半導体装置とするまでの製造プロセスを示すものであるが、図３（ａ）〜（ｅ）は先願発明における図２５（ｂ）〜（ｆ）と同様であるので、この間のプロセスの説明は省略する。
【００５０】
しかし、本実施の形態は先願発明とは異なり、チップ部品３の裏面３６側にも外部端子を形成するために、チップ３の外側面３１の樹脂４の部分において、裏面３６側へ導びくための配線２０が斜めに導出され、これに接続された配線２２が設けられ、配線２０の一部を露出させて表面３５に外部端子１６と、配線２２の一部を露出させて裏面３６に外部端子２３とを設け、半導体装置５０の両面に外部端子を形成する。
【００５１】
従って、図３（ｅ）のように、石英基板から剥離した疑似ウェーハ２９に対し、図３（ｆ）に示すように、配線を斜めに導出するために、チップ間の樹脂４に例えばＷ字状の溝１８をダイサー等で切り出し形成する。そして、この溝１８は疑似ウェーハ２９に配置しているチップ３の厚みＴより深く（Ｄ＞Ｔ）形成し、かつ、疑似ウェーハ２９の反りや強度が、その後の配線形成プロセスに耐え得る厚みが残せるように疑似ウェーハを形成することが必要である。この溝１８はチップ３を配置前に樹脂４の成形時に形成してもよい。
【００５２】
また、Ｗ字状の溝１８の角度は鋭角であると、その後の配線形成が難しくなるので、配線形成プロセスを考慮した角度で形成するのがよい。できれば４５度より鈍角で形成するのが好ましい。
【００５３】
図４（ｇ）は図３（ｆ）におけるＡ部の拡大図であるが、既述した図２６（ａ）と同様に、チップ３の側面及び裏面が樹脂４で覆われて一体化され、チップ３の電極５が露出するようにパッシベーション膜８が形成されている。
【００５４】
次に、図４（ｈ）に示すように、層間膜９をチップ３の電極５を開口するようにフォトリソグラフィ技術により所定のパターンで形成後に、層間膜９上の全面にスパッタ膜１０を形成する。パッシベーション膜８の表面は荒れているので、これを平坦化するために層間膜９は不可欠であり、層間膜９の形成により平坦化され、これにより後に形成する配線を均一に形成できる。
【００５５】
層間膜９の材料には感光性絶縁樹脂等を使用し、液状のものをスピンコートして塗布するか、又はドライフィルムをラミネーターで貼り付ける等にて行う。この時Ｗ字状の溝１８が鋭角だと、溝部の層間膜９の厚みが厚くなり、溝１８が層間膜９によって埋められて浅くなる可能性があるので、その場合は、スプレー塗布等を利用して全体を薄めに塗布し、Ｗ字状の溝部の層間膜９の厚みが厚くならないように、均一に形成することが必要である。
【００５６】
次に、チップ３の電極５の外部端子を形成するための引き出し配線を形成するが、この配線は例えば次のごときプロセスで行うセミアディティブ法（スパッタ膜形成→めっきレジスト形成→めっき→めっきレジスト剥離→スパッタ膜エッチング）等で形成する。
【００５７】
まず図４（ｉ）に示すように、層間膜９上にめっきの電極となるシードメタルとして、Ａｌ電極５との密着性の良いＴｉ等により形成したスパッタ膜１０上の全面に、例えばポジ型のフォトレジスト膜１１Ａを形成する。
【００５８】
次に、図４（ｊ）に示すように、フォトレジスト膜１１Ａ上にパターン開口部４３ａを有する露光マスク４２を配置し、フォトレジスト膜１１Ａを露光する。この露光光４５によってマスク４２のパターン開口部４３ａ下のレジスト膜１１Ａが硬化され、レジストマスク１１の一部が形成される。
【００５９】
次に、図５（ｋ）に示すように、露光マスク４２の別のパターン開口部４３ｂを所定位置に配し、フォトレジスト膜１１Ａを露光する。この露光によって、後に個片化時の切断位置となるＷ字状の溝１８の中央部領域が硬化され、レジストマスク１１の他の部分が形成される。この露光マスク４２はこのように同一のマスクを使い分けてもよく、別々のマスクを用いてもよい。
【００６０】
上記したフォトレジスト膜１１Ａの露光に際しては、パターン開口部４３ａと４３ｂとを同時に露光できるマスク４２を使用し、同時に露光してもよいが、溝１８の部分とチップ３の上部とではレジスト膜４１Ａの厚さに大きな差があり、焦点深度が大きく違ってしまうため、溝１８の部分とチップ３上のフォトレジスト膜とを同時には解像できない可能性がある。従って、この場合は、上記したように溝１８の部分とチップ３上とを別々に露光するのがよい。
【００６１】
次に、図５（ｌ）に示すように、露光後のフォトレジスト膜１１Ａを現像することにより、硬化部にレジストマスク１１が形成され、これをマスクとしてＣｕの電解めっきを行うことにより、裏面３６側へ配線を導びく経路が傾斜面であるためめっきが付き易く、図５（ｍ）に示すように、配線を形成するためのめっき膜１２Ａが段切れすることもなく、良好に形成される。
【００６２】
次に、図６（ｎ）に示すように、レジストマスク１１を剥離除去後に、レジストマスク１１下のスパッタ膜１０をウェットエッチング等で除去することにより、再配置した配線２０が形成される。ここでスパッタ膜は配線２０の一部とみなし、これ以降の図においては図示省略する。
【００６３】
次に、図６（ｏ）に示すように、配線２０を含む上部の全面に保護膜２１を形成する。
【００６４】
ここで、保護膜２１として使用する材料が、樹脂４の材料に対して物性的（線膨張係数、ヤング率、硬化収縮等）に大きく違う場合や、溝１８部分の平坦化が十分に得られない場合は、図１２に示すように、保護膜２１の形成前に、溝１８部分のみに保護膜２１ａを形成し、その後に形成する保護膜２１との２層構造としてもよい。保護膜２１ａとしては、樹脂４と同じ材料や感光性絶縁樹脂等を使用し、ディスペンス法又は印刷法等により溝１８部分のみに形成する。
【００６５】
次に、図６（ｐ）に示すように、樹脂４を裏面３６から研削し、溝１８の底に形成されている配線２０を露出させる。研削はＳｉウェーハの裏面研削用のグラインダー等で行う。
【００６６】
本実施の形態は、配線２０が溝１８の底部分で露出されるように研削するのが特徴であり、露出した配線２０の露出部２０ａが、その後の裏面３６側の配線２２に接続される。
【００６７】
この場合、露出部２０ａの面積はできるだけ広い方がよい。従って、露出部２０ａを広くとるために、チップ３の裏面が少し削られる程度に研削してもよい。しかし、削り過ぎると溝底部の配線２０が断線するので、Ｄ＞Ｔ（即ち、チップ厚よりも溝が深い）が保たれる限り、予め溝１８を浅く形成しておいてもよい。
【００６８】
次に、図６（ｑ）に示すように、裏面３６側の外部端子となる配線２２を形成する。この配線形成は、例えば前記配線２０と同様にセミアディティブ法（ここでは図示省略する。）で形成する。
【００６９】
次に、図６（ｒ）に示すように、裏面３６側の配線２２に、外部端子２３となる部分を開口するように、表面３５の層間膜９と同様に所定のパターンで保護膜２５を形成する。この保護膜２５の材料としては、既述した感光性絶縁樹脂等を使用し、層間膜９と同様に行うことで形成できる。符号３７は個片化する際の切断線を示し、この位置で切断して個片化することにより、図１に示したように、両面に外部端子１６、２３を有する半導体装置５０が得られる。そして、チップ３の電極面以外が連続した樹脂４によって保護されるので、チップ化後のハンドリングにおいてチップが保護され、ハンドリングが容易であると共に、導出した配線２０が樹脂４によりチップ３に対して絶縁されながら保護される。
【００７０】
また、良品チップ３のみを選択して再配置しているので、あたかも全品が良品チップからなる疑似ウェーハ２９が得られ、自社製、他社製の区別なく配置し、ウェーハレベルで一括処理が可能であり、低コストで外部端子を形成できると共に、チップ３を疑似ウェーハ２９から切り出す際に、側面３１の樹脂４の部分を切断するので、チップ３本体へのダメージ（歪みやばり、亀裂等）を抑えて容易に切断することができる。
【００７１】
しかも、樹脂４によってチップ３の側面３１及び裏面３６が覆われているため、Ｎｉ無電解めっき処理も可能である。
【００７２】
上記した如く、疑似ウェーハ２９上における各チップ３毎の外部端子の形成プロセスを断面図にて説明したが、図７（ａ）はこれを部分的に平面図として示し、図７（ｂ）は同じくその底面図として示した概略図であり、隣接するチップ３との間に導出した配線２０及び裏面３６の配線２２を示したものであって、いずれも配線の形状を明示するために、表面３５側の配線２０及び裏面３６の配線２２を実線で示した。
【００７３】
即ち、外部端子を形成するために、チップ３の電極５から導出した配線２０は、チップ３の各辺（図７では一辺のみに簡略図示している。）に配置されている電極５から図７のように導出され、チップ間の樹脂４に設けられたＷ字状の溝１８の形状に沿って裏面３６側へ引き出された状態を示している。
【００７４】
上記したように、疑似ウェーハ２９の表面３５にＷ字状の溝１８を形成し、チップ３の電極５から導出してＷ字状の溝１８に形成した配線２０を、疑似ウェーハ２９の裏面３６を研削して露出させ、その露出部２０ａに接続した配線２２の一部を露出させて裏面３６側の外部端子２３を形成し、これを疑似ウェーハ２９上で一括して形成することにより、低コストで裏面への外部端子を形成できると共に、両面に外部端子が形成されていることにより、積層構造（スタック構造）のＭＣＭが可能となる。しかも、外部端子１６、２３がチップ３の側面寄りに位置するため、実装時の熱ストレスによりチップ３が歪む又は反る等の影響を受けることが少ない利点がある。
【００７５】
図８〜１０は、上記のように形成した半導体装置５０の代表的な実装例を示す図であり、上記のようにして疑似ウェーハ段階で外部端子を形成した後に、これを個片化した半導体装置５０をプリント基板３９に搭載した実装例である。
【００７６】
図８はその一例を示す。本実施の形態による半導体装置５０は、表面３５側に外部端子１６を有し、裏面３６側にも外部端子２３を有するので、プリント基板３９の電極端子４０に対して、ワイヤボンディングの如き配線を要せず、はんだバンプ３３等を介してフェイスアップにて接続することができる。この場合、半導体装置５０の外部端子１６と２３は対向配置しているが、裏面側の外部端子２３はプリント基板３９の電極端子４０の位置に合せて配置してもよい。即ち、裏面側は電極面側のように、チップ３のアクティブ領域を避ける等の位置的制約がないため、設計上の自由度が大きく、任意の位置に外部端子を形成できる。
【００７７】
図９は他の実装例を示すものであり、記述した図２と同様に積層構造とし、複数（図９では２層構造であるが２層以上でもよい。）の半導体装置５０をプリント基板３９に実装した状態である。このように積層構造においては、表面３５の外部端子１６と裏面３６の外部端子２３が対向配置されていることにより、はんだバンプ３３等を介して簡単に接続することができる。そして、この場合もプリント基板３９に接する半導体装置５０の裏面３６側の外部端子２３は、プリント基板３９の電極４０の位置に合せて配置することもできる。
【００７８】
図１０は、更に他の実装例を示すものであり、図示の如く、半導体装置５０を並列に配し、隣接する半導体装置５０との間の配線は、裏面３６側へ導出した配線２０に接続した配線２２を連結してもよい。この場合もプリント基板３９に接続する裏面３６の外部端子は、プリント基板３９の電極４０の位置に合せて設けることもでき、また、並列に配置する半導体装置の数はこれに限らず、２個以上を配置することができる。
【００７９】
本実施の形態によれば、チップ３の表面３５以外の少なくとも側面３１及び裏面３６が樹脂４で覆われているので、チップ化後のハンドリング時にチップ３が保護され、ハンドリングが容易となると共に、樹脂４の位置で切断してチップ３に個片化することができるために、切断時にチップ３がダメージ（亀裂や歪み等）を受けることがない。
【００８０】
この構造において、チップ３の外部端子が、表面３５と裏面３６とのうち少なくとも裏面３６に形成されるので、このチップ３の実装基板３９への実装時には、少なくとも裏面３６の外部端子２３を介して接続が可能であり、また、裏面３６の任意の位置に外部端子２３を設けることができ、設計の自由度が大きいと共に、この外部端子２３を介して実装可能であるために実装時の熱ストレスによるチップ３の電極面側への影響を緩和することができる。
【００８１】
この場合、側面３１及び裏面３６が樹脂４で覆われているため、この樹脂４によってチップ３に対し絶縁分離を行いながら、樹脂４の側面又は内部を通して表面３５の電極５を裏面３６側の外部端子２３に導びくための配線２０を形成することができ、かつ、樹脂４によって前記配線２０を保護することができる。
【００８２】
更に、表面３５と裏面３６との両面に外部端子１６、２３を設けることにより、複数のチップ３を積層して外部端子１６、２３を接続することも可能であると共に、疑似ウェーハ段階で隣接チップ間の接続も可能であるため、積層構造のみならず、平置き構造のＭＣＭの作製も容易である。このように表裏両面に外部端子１６、２３を有するチップ３を疑似ウェーハ製造時に一括して作製するので、先願発明の優れた特長を保持しながら、更に接続性に優れた半導体装置５０を低コストで作製することができる。また、外部端子を裏面にも設ける構造は、既述した特許文献３のみならず、特許文献１及び２にも適用可能である。
【００８３】
実施形態２
図１１は、本実施の形態による半導体装置作製のプロセスを示すものであり、Ｗ字状の溝１８の形成方法が、実施形態１のダイサーによる形成とは異なり、入れ子により形成する方法である。
【００８４】
図１１（ａ）は、既述した図２５による先願発明と同様のプロセスにより、石英基板１上に、紫外線照射によって粘着力が低下する粘着シート２が貼り付けられた状態、そして図１１（ｂ）は、複数の良品ベアチップ３の表面（電極面）を下向きにして粘着シート２に貼り付け状態を示す。
【００８５】
次に、図１１（ｃ）に示すように、各チップ間に断面がＷ字を伏せた形状の入れ子３０を配し、粘着シート２に貼り付ける。この場合、入れ子３０の高さＤとチップ３の厚さＴとの関係は、Ｄ＞Ｔであることが重要であると共に、入れ子３０の突状部は４５度より鈍角であることが望ましい。
【００８６】
次に、図１１（ｄ）に示すように、チップ３上から有機系絶縁性樹脂、例えばエポキシ系等の樹脂４をスピンコート法または印刷法により、均一に塗布する。
【００８７】
次に、図１１（ｅ）に示すように、石英基板１の裏側から紫外線Ｌを照射して、粘着シート２の粘着力を弱め、側面及び裏面が樹脂４で固められた複数のチップ３を配した疑似ウェーハ２９を石英基板１から剥離する。
【００８８】
上記のプロセスを経ることにより、図１１（ｆ）に示すような疑似ウェーハ２９（図１１（ｅ）における疑似ウェーハをひっくり返したもの。）を得ることができ、前記した実施形態１（図３（ｆ）参照）と同様な形状の疑似ウェーハ２９を形成することができる。
【００８９】
従って、これ以降は実施形態１と同様のプロセスを経ることにより、実施形態１と同様な形状と機能を有する半導体装置を得ることができる。
【００９０】
本実施の形態によれば、実施形態１と同様なＷ字状の溝を形成するものの、その形成方法のみが異なり、その他の製造プロセスは同様に行われ、全く同様の半導体装置が形成されるので、実施形態１と同様な機能を有し、同様な効果を発揮できる半導体装置を得ることができる。
【００９１】
実施形態３
図１３は、本実施の形態による半導体装置（図１に対応する）５０Ａを示す。この半導体装置５０Ａが実施形態１の半導体装置５０（図１参照）と異なる点は、チップ３の電極５から導出された配線２０が、チップ３の側面において裏面３６側へ傾斜しているだけで、その先端が裏面３６に設けた配線２２に接続していることであり、その他は実施形態１と同様な構成となっている。この製造プロセスを図１４により説明する。
【００９２】
図１４（ａ）は、既述した実施形態１における図３（ｆ）及び実施形態２における図１２（ｆ）に対応する図であるが、図示のように、溝１８の形状が実施形態１のＷ字状の溝とは異なり、梯形となっている。この場合も、溝１８の深さＤとチップ３の厚さＴとの関係は、Ｄ＞Ｔとなっている。この溝１８は例えば切削により形成してもよく、実施形態２のように入れ子を用いて形成してもよい。そして、溝の形状が梯形であるためＷ字状の場合よりも隣接するチップ間の間隔を小さくでき、効率的なチップの配置が可能である。これ以降のプロセスは実施形態１と同様に行う。
【００９３】
即ち、図１４（ｂ）（図１４（ａ）部の拡大図）に示すように、チップ３の電極５を開口するように、層間膜９を所定パターンに形成する。層間膜９の材料としては感光性絶縁樹脂等を用い、液状のものをスピンコートして塗布するか又は、ドライフィルをラミネーターで貼り付けてもよい。
【００９４】
次に、図１４（ｃ）に示すように、チップ３の電極５から配線２０を導出して溝１８内に配し、この配線２０と隣接チップ３の電極５から導出した配線２０が、溝１８内で連続するように形成する。勿論この配線も、既述した図４（ｈ）〜図５（ｍ）と同様にセミアディティブ法により形成するが、ここでは簡略に図示する。
【００９５】
次に、図１４（ｄ）に示すように、配線２０を含む上部の全面に保護膜２１を形成する。この材料としては、層間膜９と同様に感光性絶縁樹脂等を用いる。この場合、溝１８の部分とその他の部分との平坦性が得られない場合には、図１２に示したのと同様に、ディスペンス法又は印刷法等によって溝１８部を先に塗布後に、再度全体を塗布するようにしてもよい。
【００９６】
次に、図１４（ｅ）に示すように、裏面３６側の樹脂４を研削し、溝１８の底面の配線２０を露出させる。この研削はＳｉウェーハ裏面研削用のグラインダー等で行う。
【００９７】
次に、図１４（ｆ）に示すように、裏面に露出した配線２０の露出部２０ａに接続させて裏面３６の配線２２を形成する。この配線も上記と同様にセミアディティブ法にて行う。
【００９８】
次に、図１４（ｇ）に示すように、上記した層間膜９と同様の材料により裏面３６の保護膜２５を形成後に、電極５から導出した配線２０との接続孔２７を保護膜２１に形成することにより、表面３５側の外部端子１６を形成する。また、保護膜２５に裏面３６側に設けた配線２２との接続孔２４を形成することにより、この面の外部端子２３を形成する。そしてこのようなプロセスを疑似ウェーハ２９上で一括して行うことができる。
【００９９】
その後、切断線３７の位置で切断することにより、図１３に示したように、実施形態１と同等の機能を有し、両面に外部端子１６、２３を有する半導体装置５０Ａを得ることができる。そして、この半導体装置５０Ａは、実施形態１と同様に、外部端子の配置位置に関する設計上の自由度を有すると共に、図８のようにワンチップでのプリント基板への実装及び図９のような積層構造での実装、並びに図１０のように平置き構造で実装することもできる。
【０１００】
本実施の形態によれば、実施形態１とは溝１８の形状が異なるものの、実施形態１と同様な機能を有し、同様な効果を発揮できる半導体装置５０Ａを得ることができる上に、隣接するチップ３の間隔を小さくできることにより、同一の疑似ウェーハ２９に対し、チップ３の増配置によって生産の効率化が可能な利点を有している。
【０１０１】
実施形態４
図１５は、本実施の形態による半導体装置（図１に対応する）５０Ｂを示す。この半導体装置５０Ｂが上記した各実施の形態の半導体装置と異なる点は、チップ３の側面の樹脂４内における裏面３６側への配線の導出方法が、スルーホール状の垂直貫通孔を介していることであり、その他は上記した各実施の形態と同様な構成になっているが、前記した実施形態３と同様に、チップ３の間隔を小さくできる。この製造プロセスを図１６により説明する。
【０１０２】
図１６（ａ）は、図２５（ｆ）の拡大図と同様の状態の疑似ウェーハ２９に対し、チップ３の電極５を開口するように層間膜９が形成された状態である。
【０１０３】
次に、図１６（ｂ）に示すように、チップ３の側面の樹脂４内に、裏面３６側に配線２０を導出するためのブラインドホール３２をチップ３毎に間欠的に形成する（図１８参照）。このブラインドホール３２の深さＤもチップ３の厚さＴとの関係は、Ｄ＞Ｔとなっている。このブラインドホール３２は、例えばレーザー又はドリルによる切削等にて形成することができる。
【０１０４】
次に、図１６（ｃ）に示すように、チップ３の電極から導出した配線２０をブラインドホール３２を介して裏面３６側へ導びく。この配線もセミアディティブ法によるプロセス（図４（ｈ）〜図５（ｎ）参照）を経て形成するものであるが、ブラインドホール３２内に均一に十分なスパッタ膜を施すことにより、配線用の金属めっきでブラインドホール３２を埋め込むことが可能である。ここでは配線の詳細なプロセスは図示省略する。
【０１０５】
次に、図１６（ｄ）に示すように、チップ３上面の配線２０を含む全面に保護膜２１を形成する。保護膜２１の材料としては、層間膜９と同様に感光性絶縁樹脂を用い、ディスペンス法又は印刷法により塗布する。
【０１０６】
次に、図１７（ｅ）に示すように、裏面３６側の樹脂４を研削し、ブラインドホール３２に導びいた配線２０の露出部２０ａを形成する。この研削はＳｉウェーハの裏面研削用のグラインダー等で行う。
【０１０７】
次に、図１７（ｆ）に示すように、裏面３６に露出した配線２０の露出部２０ａに接続させて裏面３６の配線２２を形成する。これも例えば上記と同様にセミアディティブ法で行う。
【０１０８】
次に、図１７（ｇ）に示すように、層間膜９と同様の材料を用い、裏面３６側の保護膜２５を形成した後に、表面３５側の保護膜２１に、電極５から導出した配線との接続孔２７を形成することにより、表面３５側の外部端子１６を形成する。また、保護膜２５に、配線２０に接続した配線２２との接続孔２４を形成することにより、裏面３６側の外部端子２３を形成する。これらの外部端子１６、２３等の開口部の形成は、感光性絶縁樹脂からなる保護膜２１、２５に対するフォトリソグラフィ技術にて行うことができる。そして、このようなプロセスは疑似ウェーハ２９の製造工程において、一括に行うことができる。
【０１０９】
その後、切断線３７の位置で切断することにより、図１５に示したように、実施形態１と同等の機能を有し、両面に外部端子１６、２３を有する半導体装置５０Ｂを得ることができる。そしてこの半導体装置５０Ｂは、実施形態１と同様に、外部端子の配置位置の設計の自由度を有すると共に、図８のようにワンチップでのプリント基板への実装及び図９のような積層構造での実装もでき、図１０のように平置き構造で実装することもできる。
【０１１０】
図１８は、要部を平面図（配線のみ実線で示す。）で示した概略図であるが、本実施の形態の特徴は、実施形態１〜３においてチップ３の外側面に沿って形成する線状の溝とは異なり。間欠的に形成したブラインドホール３２（破線で表示した）を介して、配線２０を裏面３６へ導びいていることである。従って、チップ３の側面の樹脂４の強度を保つことができると共に、このように強度が保てることにより、更に後述する変形例（図１９参照）のような利点がある。
【０１１１】
図１９（ａ）は、実施形態４の変形例を示す概略図であり、図１６（ｂ）と同様の状態を示す。
【０１１２】
そして図１９（ｂ）は、裏面３６側の研削工程を示している。即ち、前記したように、間欠的に形成するブラインドホール３２であるため、チップ間の樹脂４の強度が保てることにより、裏面３６の研削が可能になる。
【０１１３】
従って、次は図１９（ｃ）に示すように、表面３５側の配線２０と裏面３６側の配線２２を、前記した各配線と同様にセミアディティブ法を用いて、同一のめっき工程にて形成することができる。上記の研削によりブラインドホール３２は、図１９（ｂ）に示すように貫通孔と化しているため、この両面同時めっきにより貫通孔内のめっきによる埋め込みも容易になる。
【０１１４】
次は、実施の形態４と同様に、所要のプロセスを経ることにより、図１９（ｄ）に示すような状態を形成することができる。従って製造工程を簡略して実施形態４と同様の構造及び機能を有する半導体装置５０Ｂが、疑似ウェーハ段階で一括して作製可能となる。
【０１１５】
本実施の形態によれば、チップ３の電極５から導出した配線２０を裏面３６へ導びく方法が、他の実施形態とは異なるものの、他の実施形態と同様の機能を有し、同等の効果を発揮できることに加え、隣接するチップ３の間隔を小さくし、チップ３の増配置による生産の効率化が図れると共に、チップ間の樹脂４の強度が保たれることにより、表裏両面の同時めっきも可能になり、製造工程の簡略化により更に生産性を向上することができる。
【０１１６】
図２０は、上記した各実施の形態に共通の変形例を示す図であるが、実施形態３の構造により説明する。
【０１１７】
即ち図２０（ａ）は、実施形態３において、裏面を研削する前の状態（図１４（ｄ））と同様の状態であるが、この例が他と異なる点は、既述した各実施形態のチップ３の厚みよりも厚いチップ３Ａを疑似ウェーハ２９に配置していることである。溝１８の深さＤは実施形態３と同一であるが、チップ３Ａの厚みＴ１は溝１８の深さＤよりも大きく、Ｄ＜Ｔ１となっている。
【０１１８】
図２０（ａ）の状態の疑似ウェーハ２９に対し、図２０（ｂ）に示すように、裏面３６側をチップ３Ａの大半が除去されるまで研削し、配線２０の底面の露出部２０ａを形成する。この研削によって、チップ３Ａの厚さは、前記した各実施の形態におけるチップ３の厚みよりも薄くなることもあるが、Ｓｉウェーハ上に形成されている半導体素子に影響を及ぼすことはない。これにより更に薄型の半導体装置を形成することが可能であり、特に積層構造のＭＣＭに好適である。
【０１１９】
次に図２０（ｃ）に示すように、研削したチップ３Ａの裏面を層間絶縁膜１４で被覆した後に、上記した実施形態３と同様のプロセスで処理を行う。即ち、裏面側に露出した配線２０の露出部２０ａに裏面３６の配線２２を接続し、図２０（ｄ）に示すように、裏面３６の保護膜２５を形成後に、保護膜２１に配線２０との接続孔２７を形成することにより、表面３５側の外部端子１６を形成し、また保護膜２５に裏面３６の配線２２との接続孔２４の形成により外部端子２３を形成する。これにより両面に外部端子１６、２３を有する半導体装置を疑似ウェーハ段階で一括して形成することができる。
【０１２０】
図２１は、他の変形例を示す図であるが、これも実施形態４を除く他の実施の形態に共通する。この例も実施形態３の構造により、上記の変形例（図２０）と同様のチップ３Ａを配した図により説明する。上記した変形例（図２０）に限らず、裏面３６の過剰な研削により、溝１８内の配線２０が局部的に断線された場合でも、この例の方法により断線部の接続を保つことができる。
【０１２１】
即ち、図２１（ａ）に示すように、溝１８内に導出した配線２０を形成後に、溝１８の底部の配線２０上に局部的に、例えばペースト４７等の如き導電性物質を配しておき、この上に図２１（ｂ）のように保護膜２１を形成する。
【０１２２】
以後は、図２０に示した変形例と同様に裏面３６を研削により部分的に除去するが、図２１（ｃ）に示すように、過剰な研削により露出されるべき配線２０が断線され、露出部２０ａが分断されても、疑似ウェーハ２９全体の強度が保てるような局部的な断線であれば、疑似ウェーハ２９が破壊されることなく、ペースト４７によって断線部の接続を保つことができる。
【０１２３】
従って、図２１（ｄ）に示すように、研削によって露出したチップ３Ａの裏面を層間絶縁膜１４で被覆後に、上記した図２０と同様のプロセスを経て、図２１（ｅ）のように、両面に外部端子１６、２３を有する半導体装置を疑似ウェーハ段階で一括形成できる。
【０１２４】
図２２は、他の変形例を示す図であるが、これも実施形態４を除く他の実施の形態に共通する。この例も実施形態３の構造により、上記した変形例と同様のチップ３Ａを配した図により説明するが、この例は上記した変形例（図２１）のように、断線時のために予めペーストを配しておくのではなく、研削し過ぎにより断線した場合に施す処理法である。
【０１２５】
即ち、図２２（ａ）の状態から、裏面３６側を研削して除去することにより、図２２（ｂ）に示すように、研削過剰により溝１８底部の配線に断線部２０ｂが生じた場合は、図２２（ｃ）に示すように、断線部２０ｂに例えばドリル等で孔３４をあける。この孔３４は、孔３４の内壁面に配線２０の断面積をできるだけ大きく露出させ、しかも浅い方がよい。そして孔３４を形成後に、研削によって露出したチップ３Ａの裏面を層間絶縁膜１４で被覆する。図２３は、孔３４をあけた状態を示す底面図（孔を誇張図示した）である。
【０１２６】
次に、図２２（ｄ）に示すように、裏面３６に配線２２をセミアディティブ法によって形成することにより、断線部２０ｂに形成した孔３４がスパッタ膜とめっき膜とによって同時に埋められるため、断線した配線２０が接続される。
【０１２７】
次は、所定のプロセスを経ることにより、図２２（ｅ）に示すように、両面に外部端子１６、２３を有する半導体装置が形成され、上記した処理を含む一連の処理を疑似ウェーハ段階で一括して行うことができる。
【０１２８】
また、上記した各実施の形態及び変形例の半導体装置は、図２４に示すように外部端子は裏面だけに設けてもよい。この例を実施形態１（図１参照）の構造で説明する。
【０１２９】
図示の如く、この半導体装置５０ｃは、チップ３の電極５から導出した外部端子を表面３５側には設けず、裏面３６側のみに設けるものである。従って、既述した図１と同様の製造プロセスによって形成され、外部端子２３を裏面３６側のみに形成している。
【０１３０】
図２４において、外部端子２３も図１と全く同じ位置になっているが、例えば実装基板の外部端子の位置に合せるなど、任意の位置に配置が可能であるため設計の自由度が大きく、実装時の熱ストレスを緩和し、チップへの影響を最小限にすることのできる位置に外部端子を配置できると共に、プリント基板へフェイスアップで実装できる。
【０１３１】
上記した各実装の形態は、本発明の技術的思想に基づいて種々に変形が可能である。
【０１３２】
例えば、チップ３の表面３５の電極５から導出した配線２０を裏面３６側へ導びく方法は、実施形態１のＷ字状の溝、実施形態３の梯形溝、実施の形態４のブラインドホールに限らず、これ以外の適宜な方法であってよく、これらの溝１８の形成方法もダイサー及び入れ子以外の方法が可能である。
【０１３３】
また、配線２０、２２の形成方法は、めっきに限らず、物理蒸着、又はスクリーン印刷により形成してもよい。また、積層構造の外部端子間の接続やプリント基板への実装時の外部端子の接続は、はんだバンプに限らずＡＣＦ（異方性導電フィルム）を用いてもよい。
【０１３４】
また、チップ３の外部端子をチップの表面及び裏面のうち少なくとも裏面に形成することは、半導体チップ以外の例えば発光ダイオード又はフォトダイオード等のチップ部品に適用できる。
【０１３５】
【発明の作用効果】
上述した如く、本発明によれば、チップ部品の複数個が、電極面以外の少なくとも側面及び他方の面が保護物質で覆われた疑似ウェーハ工程を経て形成されているので、チップ化後のハンドリング時にチップ部品が保護され、ハンドリングが容易となると共に、保護物質の位置で切断してチップ部品に個片化することができるために、切断時にチップ部品がダメージ（亀裂や歪み等）を受けることがない。
【０１３６】
そして、このチップ部品の実装基板への実装時には、少なくとも他方の面の外部端子を介して接続が可能であり、また、他方の面の任意の位置に外部端子を設けることができ、設計の自由度が大きいと共に、この外部端子を介して実装可能であるために、実装時の熱ストレスによるチップ部品の一方の面側（電極面側）への影響を緩和することができる。
【０１３７】
この場合、この保護物質によってチップ部品に対し絶縁分離を行いながら、保護物質の側面又は内部を通して一方の面の電極を他方の面側の外部端子に導びくための配線を形成することができ、かつ、保護物質によって前記配線を保護することができる。
【０１３８】
そして、このチップ部品を個片化した半導体装置を用いて、複数のチップ部品の積層構造又は並列配置のマルチチップモジュールであっても、この複数のチップ部品間の接続をこれらのチップ部品の外部端子を介して行うことができる。
【図面の簡単な説明】
【図１】本発明の実施形態１による半導体装置を示す概略断面図である。
【図２】同、半導体装置の積層例を示す概略断面図である。
【図３】同、半導体装置の作製プロセスを示す概略断面図である。
【図４】同、半導体装置の作製プロセスを示す概略断面図である。
【図５】同、半導体装置の作製プロセスを示す概略断面図である。
【図６】同、半導体装置の作製プロセスを示す概略断面図である。
【図７】同、半導体装置の要部を示し、（ａ）は概略断面図、（ｂ）は概略底面図である。
【図８】同、半導体装置の実装例を示す概略断面図である。
【図９】同、半導体装置の実装例を示す概略断面図である。
【図１０】同、半導体装置の実装例を示す概略断面図である。
【図１１】本発明の実施形態２による半導体装置の作製プロセスを示す概略断面図である。
【図１２】同、実施形態１及び２の変形例を示す概略断面図である。
【図１３】本発明の実施形態３による半導体装置を示す概略断面図である。
【図１４】同、半導体装置の作製プロセスを示す概略断面図である。
【図１５】本発明の実施形態４による半導体装置を示す概略断面図である。
【図１６】同、半導体装置の作製プロセスを示す概略断面図である。
【図１７】同、半導体装置の作製プロセスを示す概略断面図である。
【図１８】同、半導体装置の要部を示す概略平面図である。
【図１９】同、実施形態４の変形例の作製プロセスを示す概略断面図である。
【図２０】同、実施形態３の構造で示した変形例の作製プロセスを示す概略断面図である。
【図２１】同、実施形態３の構造で示した他の変形例の作製プロセスを示す概略断面図である。
【図２２】同、実施形態３の構造で示した更に他の変形例の作製プロセスを示す概略断面図である。
【図２３】図２２（ｃ）の状態における要部を示す概略底面図である。
【図２４】実施の形態１の構造で示した変形例の概略断面図である。
【図２５】従来例による半導体装置の作製プロセスを示す概略断面図である。
【図２６】同、半導体装置の作製プロセスを示す概略断面図である。
【図２７】同、半導体装置の作製プロセスを示す概略断面図である。
【図２８】同、半導体装置の実装例を示す概略断面図である。
【図２９】同、半導体装置の実装例を示す概略断面図である。
【符号の説明】
１…石英基板、２…粘着シート、３、３Ａ…良品ベアチップ（半導体チップ）、
４…樹脂、４ａ…保護膜、５…電極、２４、２７…接続孔、７…ＳｉＯ２膜、
８…パッシベーション膜、９、１４…層間絶縁膜、１０…スパッタ膜、
１１…レジストマスク、１１Ａ…フォトレジスト膜、１２Ａ…めっき膜、
２０、２２…配線、２１、２５、３８…保護膜、１６、２３…外部端子、
１８…溝、２０ａ…露出部、２０ｂ…断線部、２９…疑似ウェーハ、
３０…入れ子、３１…外側面、３２、３４…孔、３３…はんだバンプ、
３５…表面、３６…裏面、３７…切断線、３９…プリント基板、４０…電極、
４２…マスク、４３ａ、４３ｂ…開口部、４５…露光光、４７…ペースト、
５０…半導体装置、Ｌ…紫外線、Ｔ…半導体チップの厚み、Ｄ…溝の深さ
【図１】
2004342862.tif 000003
【図２】
2004342862.tif 000004
【図３】
2004342862.tif 000005
【図４】
2004342862.tif 000006
【図５】
2004342862.tif 000007
【図６】
2004342862.tif 000008
【図７】
2004342862.tif 000009
【図８】
2004342862.tif 000010
【図９】
2004342862.tif 000011
【図１０】
2004342862.tif 000012
【図１１】
2004342862.tif 000013
【図１２】
2004342862.tif 000014
【図１３】
2004342862.tif 000015
【図１４】
2004342862.tif 000016
【図１５】
2004342862.tif 000017
【図１６】
2004342862.tif 000018
【図１７】
2004342862.tif 000019
【図１８】
2004342862.tif 000020
【図１９】
2004342862.tif 000021
【図２０】
2004342862.tif 000022
【図２１】
2004342862.tif 000023
【図２２】
2004342862.tif 000024
【図２３】
2004342862.tif 000025
【図２４】
2004342862.tif 000026
【図２５】
2004342862.tif 000027
【図２６】
2004342862.tif 000028
【図２７】
2004342862.tif 000029
【図２８】
2004342862.tif 000030
【図２９】
2004342862.tif 000031