(57)【要約】【課題】規則的なテストパターンでテストを行うための半導体試験装置に簡易な構成を付加することで不規則テストパターンでのテストが可能となる半導体試験装置を提供する。【解決手段】ドライバボード１６は、被試験半導体装置に対応した規則的なテストパターンで構成されるアルゴリズミックパターン４１を出力する。中継ボード１７の制御回路２３は、ドライバボード１６からのアルゴリズミックパターン４１を入力し、そのアルゴリズミックパターン４１が、あらかじめ設定された所定パターンと一致するか否かを判定する。一致すると判定された場合には、制御回路２３は、ベクタメモリ２２から読み出したランダムパターン４０を、被試験半導体装置（ロジック製品）に向けて送信する。【選択図】    図１
2004157002.tif 000002
【特許請求の範囲】
【請求項１】
被試験半導体装置にテストパターンを入力して所定の試験を行う半導体試験装置において、
規則的なテストパターンを出力する規則的パターン出力回路と、
被試験半導体装置の外部端子に接続されるテスト端子を有するテストボードと、
前記規則的パターン出力回路と前記テストボードとの間に接続される中継ボードであって、不規則テストパターンを生成するパターン発生器、前記規則的なテストパターンと予め設定された所定のパターンとを比較する比較器、及び、該比較器による比較結果に基づいて前記規則的なテストパターン又は不規則テストパターンを選択して前記テストボードに入力するパターン選択部を有する中継ボードとを備えることを特徴とする半導体試験装置。
【請求項２】
前記所定の試験は、バーンイン試験炉内で行われるバーンインテストである、請求項１に記載の半導体試験装置。
【請求項３】
前記中継ボードは前記バーンイン試験炉の外壁上に配設される、請求項２に記載の半導体試験装置。
【請求項４】
前記規則的なテストパターンはメモリテスト用パターンであり、前記被試験半導体装置はメモリ又はロジック半導体装置である、請求項１から３の何れかに記載の半導体試験装置。
【請求項５】
前記パターン発生器は、前記不規則テストパターンを書き換え可能に記憶する記憶装置を有する、請求項１から４の何れかに記載の半導体試験装置。
【請求項６】
前記中継ボードを取り替え可能に配設する、請求項１から４の何れかに記載の半導体試験装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体試験装置に関し、更に詳しくは、複数種類のパターン信号を用いて異なる半導体装置をテストできる半導体試験装置に関する。
【０００２】
【従来の技術】
バーンインテスト装置は、半導体装置に熱的、電気的ストレスを与え、半導体装置の信頼性を試験するために使用される。近年では、半導体製品は多岐に渡り、またその製品に対してのテスト手法もそれぞれ異なっている。例えば、半導体メモリ製品には、テストパターン信号として、規則性を有するテストパターン（以下、アルゴリズミックパターン）が使用され、論理回路を有するロジック製品には、不規則なテストパターン（以下、ランダムパターン）が使用される。
【０００３】
半導体装置のテストでは、テスト対象の半導体装置に応じて、印加すべき電圧値や使用すべきテストパターン信号が異なるため、新たな半導体装置を設計した場合には、その半導体装置に対応する新たなバーンインテスト装置が必要となる。このため、バーンインテスト装置の開発期間や、納期、その製造に掛かるコストは、半導体装置の製品開発に影響を及ぼすものとなっている。複数の半導体装置をテスト可能な技術として、例えば特開平６−３２４１０６号公報（特許文献１）には、同じバーンインテスト装置を使用して、複数の半導体装置をテストできる技術が記載されている。
【０００４】
【特許文献１】
特開平６−３２４１０６号公報
【０００５】
図３は、特許文献１に記載されたバーンインテスト装置の構成を示している。品種コード識別部５１は、被試験半導体装置に埋め込まれた品種コードを読み出す。パターン発生器５２は、品種コード識別部５１が読み出した品種コードの情報に基づいて、使用すべきテストパターンをパターン情報記憶部５３から選択して読み込む。被試験半導体装置の各ピンには、接続信号生成部５５によって制御されたライン接続部５４を介して、所定パターンの信号が供給される。このバーンインテスト装置では、被試験半導体装置を図示しない試験ボードに装着すると、自動的に被試験半導体装置の種類が判定され、テストに必要なパターン信号が必要なピンに供給される。
【０００６】
【発明が解決しようとする課題】
ところで、例えば生産規模の縮小等により、特定種類の半導体装置の生産数が減少すると、その半導体装置向けのバーンテスト装置に余剰が生じることになる。この場合、その既設のバーンインテスト装置を流用して、他の半導体装置をテストできれば、バーンインテスト装置の有効利用を図ることができる。しかし、既設のバーンインテスト装置を他の半導体装置に対応させるためには、そのテスト装置に大幅な改造が必要となる。
【０００７】
例えば、バーンインテスト装置が図３に示すように複数種類の半導体装置に対応可能に設計されている場合であっても、パターン発生器５２が、アルゴリズミックパターンを生成する構成のみを採用している場合には、ランダムパターンでテストされる半導体装置のテストを行うために、パターン発生器５２でのパターン発生ルールの変更が必要となる。このため、特定種類の半導体装置を対象とするバーンインテスト装置を、その他の種類の半導体装置のテストに流用することは容易ではなかった。
【０００８】
本発明は、上記課題を解決し、規則的なテストパターンでテストされる特定種類の半導体装置のテストを行う半導体試験装置を、簡易な構成を付加することによって構成し、不規則テストパターンでテストされる特定種類以外の半導体装置のテストが可能となる半導体試験装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体試験装置は、被試験半導体装置にテストパターンを入力して所定の試験を行う半導体試験装置において、規則的なテストパターンを出力する規則的パターン出力回路と、被試験半導体装置の外部端子に接続されるテスト端子を有するテストボードと、前記規則的パターン出力回路と前記テストボードとの間に接続される中継ボードであって、不規則テストパターンを生成するパターン発生器、前記規則的なテストパターンと予め設定された所定のパターンとを比較する比較器、及び、該比較器による比較結果に基づいて前記規則的なテストパターン又は不規則テストパターンを選択して前記テストボードに入力するパターン選択部を有する中継ボードとを備えることを特徴とする。
【００１０】
本発明の半導体試験装置では、規則的パターン出力回路は、複数の中から選択された一の規則的なテストパターンを、中継ボードに向けて出力する。中継ボードの比較部は、特定のパターンで構成される所定パターンをあらかじめ記憶しており、その所定パターンと、入力した規則的なテストパターンとを比較する。比較部による比較の結果、双方のパターンが一致しないときには、テストパターン選択部は、入力した規則的なテストパターンを選択して、言い換えると、入力した規則的なテストパターンをそのまま中継して、被試験半導体装置を搭載するテストボードに向けて出力する。比較部による比較の結果、双方のパターンが一致するときには、テストパターン選択部は、中継ボードのパターン発生器が生成する不規則テストパターンを選択して、言い換えると、入力した規則的なテストパターンを不規則テストパターンに差し替えて、被試験半導体装置を搭載するテストボードに向けて出力する。
従来の半導体試験装置では、規則的なテストパターンを出力する既設の試験装置を、不規則テストパターンにも対応させるためには、その既設試験装置の構成を大きく変更する必要があった。本発明では、例えば、規則的なテストパターンで被試験半導体装置をテストする既設の半導体試験装置において、本来試験対象とする半導体装置のテストでは使用されないこととなった規則的なテストパターンを所定パターンとして記憶しておき、その所定パターンと、送信すべき規則的なテストパターンとを比較することで、不規則パターンでテストされるべき半導体装置のテストが可能となる。このため、既設の半導体試験装置の構成を大きく変更することを必要とせずに、被試験半導体装置の種類を増やすことができる。
【００１１】
本発明の半導体試験装置では、前記所定の試験を、バーンイン試験炉内で行われるバーンインテストとして構成することができる。
【００１２】
本発明の半導体試験装置では、前記中継ボードは前記バーンイン試験炉の外壁上に配設されることが好ましい。この場合、中継装置が温度負荷環境下におかれないため、パターン発生器、比較部、及びパターン選択部を含む中継ボードの寿命の短縮を避けることができる。
【００１３】
本発明の半導体試験装置では、前記規則的なテストパターンをメモリテスト用パターンとして構成し、前記被試験半導体装置をメモリ又はロジック半導体装置とすることができる。本発明の半導体試験装置は、規則的なテストパターンでテストされる半導体メモリ装置、及び、不規則テストパターンでテストされる、論理回路を含むロジック装置の試験を行うことができる。
【００１４】
本発明の半導体試験装置では、前記パターン発生器は、前記不規則テストパターンを書き換え可能に記憶する記憶装置を有することが好ましい。この場合、新たな不規則テストパターンの追加や、既に記憶している不規則テストパターンの修正が可能になる。
【００１５】
本発明の半導体試験装置では、前記中継ボードを取り替え可能に配設することもできる。この場合、半導体装置の試験に際して中継ボードを取り替えることによって、試験対象の半導体装置の種類を増やすことができる。
【００１６】
【発明の実施の形態】
以下、図面を参照し、本発明の実施形態例に基づいて、本発明を更に詳細に説明する。図１は、本発明の一実施形態例の半導体試験装置の構成を示している。この半導体試験装置は、半導体メモリ製品用のバーンインテスト装置１０として構成され、ホストコンピュータ１１、バーンインコントローラ１２、チャンバーコントローラ１３、アルゴリズミックパターンジェネレータ１４、チャンバー１５、ドライバボード１６、及び、中継ボード１７を備え、バーンインボード１８上に搭載された被試験半導体装置１９をバーンインテストする。
【００１７】
ホストコンピュータ１１は、被試験半導体装置１９の種別や品番を特定して、テスト開始をバーンインコントローラ１２に指示する。バーンインコントローラ１２は、チャンバーコントローラ１３を介してチャンバー１５内の温度を制御すると共に、被試験半導体装置１９のテストに使用するためのテスト用パターン信号の生成をアルゴリズミックパターンジェネレータ１４に指示する。アルゴリズミックパターンジェネレータ１４は、規則的パターンデータで構成される複数のテスト用パターン信号のうちから１つを生成し、ドライバボード１６は、そのテスト用パターン信号を、中継ボード１７に向けて出力する。
【００１８】
図２は、中継ボード１７の構成を示している。中継ボード１７は、バーンイン試験炉３０（図１）の外壁に配置され、ベクタメモリ２２、及び制御回路２３を備える。中継ボード１７は、ドライバボード１６と接続される外部端子と、試験炉内側に露出するソケットとを有し、ソケットによってバーンインボード１８と接続される。ベクタメモリ２２は、ロジック製品２０をテストする際に使用されるテスト用パターン信号（ランダムパターン）４０をシステムメモリ上に格納する。制御回路２３は、ドライバボード１６から受信するテスト用パターン信号（アルゴリズミックパターン）４１を受信し、その信号に基づいて中継ボード１７を制御する。
【００１９】
制御回路２３は、受信したアルゴリズミックパターン４１の一部を切り出してこれを解読し、切り出したパターンが、被試験半導体装置１９がロジック製品２０であることを示す、あらかじめ設定された特定のパターンで構成される所定パターンと一致するか否かを判断する。所定パターンは、その所定パターンで構成されるアルゴリズミックパターン４１で試験されるべき半導体装置が存在しないパターン、例えば過去には使用されていたが現在は使用されていないパターンで構成される。制御回路２３での判断の結果、双方のパターンが一致すると判断されると、テストモードがロジック製品モードに設定され、一致しないと判断されると、テストモードがメモリ製品モードに設定される。
【００２０】
制御回路２３は、アルゴリズミックパターン４１によって設定されるテストモードに応じて、バーンインボード１８に、テスト用パターン信号を切り替えて送信する。テストモードがロジック製品モードに設定されると、ベクタメモリ２２から、アルゴリズミックパター４１に含まれる情報に基づいて所望のランダムパターン４０を読み出し、そのランダムパターン４０をバーンインボード１８に送信する。テストモードがメモリ製品モードに設定されると、ドライバボード１６から送信されたアルゴリズミックパターン４１は、そのまま中継されてバーンインボード１８に送信される。
【００２１】
中継ボード１７は、被試験半導体装置１９がロジック製品２０であるときには、パターン発生器として機能して、ロジック製品２０にランダムパターン４０を送信し、被試験半導体装置１９がメモリ製品２１であるときには、信号を単に中継する中継器として機能し、メモリ製品２１にアルゴリズミックパターン４１を送信する。被試験半導体装置１９は、中継ボード１７で差し替えられたランダムパターン４０、又は、中継ボード１７で中継されたアルゴリズミックパターン４１でバーンインテストが行われる。
【００２２】
本実施形態例では、中継ボード１７は、受信したテスト用パターン信号（アルゴリズミックパターン）４１の解読結果に基づいて、受信したアルゴリズミックパターン４１を、そのまま中継して、或いは、ベクタメモリ２２から読み出したランダムパターン４０に差し替えて、バーンインボード１８に送信する。従来のバーンインテスト装置では、ドライバボード１６と、バーンインボード１８とを接続するための配線として構成されていた中継ボードに、アルゴリズミックパターン４１をランダムパターン４０に差し替える機能を追加することで、メモリ製品２１を試験するためのバーンインテスト装置１０を用いてロジック製品２０のバーンインテストが可能となる。
【００２３】
ランダムパターン４０は、中継ボード１７で生成されるため、バーンインテスト装置１０のアルゴリズミックパターンジェネレータ１４がランダムパターン４０の発生に対応する必要がなく、試験装置本体の大幅な改造は必要がない。このため、既設のメモリ製品用バーンインテスト装置に簡易な構成を付加することでロジック製品２０のバーンインテストが可能となり、メモリ製品用バーンインテスト装置の有効利用が図れると共に、新たにロジック製品用バーンインテスト装置を開発・製造するためのコストを抑えることができる。また、中継ボード１７を交換可能に構成することで、試験対象のロジック製品２０の数を増やすことができる。
【００２４】
制御回路２１が複数の所定パターンを識別し、ベクタメモリ２２に複数のランダムパターン４０を登録する場合には、１つの中継ボード１７で、複数種類のロジック製品２１のそれぞれに対応した試験を行うことができる。また、新たなロジック製品の追加に際しては、制御回路２１やベクタメモリ２２を書き換え可能に構成して、新たな所定パターンやランダムパターン４０を中継ボード１７に追加登録することで、新たなバーンインテスト装置を製造することなくバーンインテストが可能となり、ロジック製品２０の納期が短縮できる。
【００２５】
なお、上記実施形態例では、ベクタメモリ２２及び制御回路２３が中継ボード１７に搭載される例について説明したが、ベクタメモリ２２及び制御回路２３は、ドライバボード１６と、被試験半導体装置１９の間に配置され、被試験半導体１９に向けてドライバボード１６から送信されるアルゴリズミックパターン４１をランダムパターン４０に差し替え可能に構成されていればよい。例えば、ベクタメモリ２２及び制御回路２３は、それら自身も温度負荷環境化に放置されるために寿命が短くなるが、バーンインボード１８上に搭載してもよい。
【００２６】
上記実施形態例では、半導体試験装置が、バーンインテスト装置１０として構成される例を説明したが、本発明は、被試験半導体装置１９が温度負荷環境化におかれないバーンイン以外の試験を行う半導体試験装置に適用することもできる。また、アルゴリズミックパターンでテストされる半導体装置は半導体メモリ製品に限られず、ランダムパターンでテストされる半導体装置はロジック製品に限られない。
【００２７】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の半導体試験装置は、上記実施形態例にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施した半導体試験装置も、本発明の範囲に含まれる。
【００２８】
【発明の効果】
以上説明したように、本発明の半導体試験装置は、中継ボードが、入力された規則的テストパターンに基づいて、その規則的テストパターン、又は、不規則テストパターンを選択して被試験半導体装置に入力する。このため、例えば既設の半導体試験装置が規則的テストパターンを用いて半導体装置をテストする試験装置として構成されている場合であっても、簡易な構成を付加することによって、規則的なテストパターンを用いて試験される半導体装置のテストが可能となり、試験対象の拡大が容易となって、既設半導体試験装置の有効利用が図れる。
【図面の簡単な説明】
【図１】本発明の半導体試験装置の一実施形態例の半導体試験装置の構成を示すブロック図。
【図２】図１の中継ボードの構成を示すブロック図。
【図３】従来のバーンイン試験装置の構成を示すブロック図。
【符号の説明】
１０：バーンインテスト装置
１１：ホストコンピュータ
１２：バーンインコントローラ
１３：チャンバーコントローラ
１４：アルゴリズミックジェネレータ
１５：チャンバー
１６：ドライバボード
１７：中継ボード
１８：バーンインボード
１９：被試験半導体装置
【図１】
2004157002.tif 000003
【図２】
2004157002.tif 000004
【図３】
2004157002.tif 000005