(57)【要約】【課題】複数個の半導体スイッチを用いずに、急峻な立ち上がり時間と極めて狭いパルス幅を有する高電圧パルスを供給できるようにする。【解決手段】高電圧パルス発生回路１０Ａは、直流電源２２の両端に直列接続されたインダクタ３２、第１の半導体スイッチ３４及び第２の半導体スイッチ１４と、第１の半導体スイッチ３４のアノード端子Ａに接続されたインダクタ３２の他端４２にカソード端子が接続され、第１の半導体スイッチ３４のゲート端子にアノード端子が接続されたダイオード３６とを有する。第２の半導体スイッチ１４のターンオンによる第１の半導体スイッチ３４の導通に伴うインダクタ３２への誘導エネルギの蓄積と、第２の半導体スイッチ１４のターンオフによる第１の半導体スイッチ３４のターンオフに伴うインダクタ３２での高電圧パルスの発生が行われる。【選択図】図１
2004072994.tif 000002
【特許請求の範囲】
【請求項１】
直流電源部の両端に直列接続されたインダクタ、第１の半導体スイッチ及び第２の半導体スイッチと、
前記第１の半導体スイッチのアノード端子に一端が接続された前記インダクタの他端にカソード端子が接続され、前記第１の半導体スイッチのゲート端子にアノード端子が接続されたダイオードとを有することを特徴とする高電圧パルス発生回路。
【請求項２】
直流電源部の両端に直列接続されたインダクタ、第１の半導体スイッチ及び第２の半導体スイッチと、
前記第１の半導体スイッチのアノード端子に一端が接続された前記インダクタの他端と前記第１の半導体スイッチのゲート端子との間に接続された抵抗とを有することを特徴とする高電圧パルス発生回路。
【請求項３】
請求項１又は２記載の高電圧パルス発生回路において、
前記第２の半導体スイッチのターンオンによる前記第１の半導体スイッチの導通に伴う前記インダクタへの誘導エネルギの蓄積と、
前記第２の半導体スイッチのターンオフによる前記第１の半導体スイッチのターンオフに伴う前記インダクタでの高電圧パルスの発生が行われることを特徴とする高電圧パルス発生回路。
【請求項４】
請求項１〜３のいずれか１項に記載の高電圧パルス発生回路において、
前記インダクタは、
１次巻線と、
前記１次巻線と磁気的に結合された２次巻線とを有することを特徴とする高電圧パルス発生回路。
【請求項５】
請求項４記載の高電圧パルス発生回路において、
前記２次巻線は、前記１次巻線の巻数よりも多い巻数であることを特徴とする高電圧パルス発生回路。
【請求項６】
請求項１〜３のいずれか１項に記載の高電圧パルス発生回路において、
前記インダクタは、
１次巻線と、
前記１次巻線とは直流的に絶縁せずに結合された２次巻線とを有することを特徴とする高電圧パルス発生回路。
【請求項７】
請求項６記載の高電圧パルス発生回路において、
前記２次巻線は、前記１次巻線とは直流的に絶縁せずに前記１次巻線に加極となるように巻き足されて構成されていることを特徴とする高電圧パルス発生回路。
【請求項８】
請求項１〜７のいずれか１項に記載の高電圧パルス発生回路において、
前記インダクタは、磁性体コアを有することを特徴とする高電圧パルス発生回路。
【請求項９】
請求項１〜８のいずれか１項に記載の高電圧パルス発生回路において、
前記第１の半導体スイッチは、ターンオフ時には電流制御形、ターンオン時には電圧制御形のデバイスを有することを特徴とする高電圧パルス発生回路。
【請求項１０】
請求項１〜９のいずれか１項に記載の高電圧パルス発生回路において、
前記第１の半導体スイッチは、自己消弧形あるいは転流消弧形のデバイスを有することを特徴とする高電圧パルス発生回路。
【請求項１１】
請求項１０記載の高電圧パルス発生回路において、
前記第１の半導体スイッチは、静電誘導サイリスタを有することを特徴とする高電圧パルス発生回路。
【請求項１２】
請求項１〜１１のいずれか１項に記載の高電圧パルス発生回路において、
前記第２の半導体スイッチは、自己消弧形あるいは転流消弧形のデバイスを有することを特徴とする高電圧パルス発生回路。
【請求項１３】
請求項１２記載の高電圧パルス発生回路において、
前記第２の半導体スイッチは、電力用金属酸化半導体電界効果トランジスタを有することを特徴とする高電圧パルス発生回路。
【請求項１４】
請求項３〜１３のいずれか１項に記載の高電圧パルス発生回路において、
前記第２の半導体スイッチのターンオフ後に前記インダクタでの残存エネルギを前記直流電源部に回生させる回路素子が接続されていることを特徴とする高電圧パルス発生回路。
【請求項１５】
請求項１４記載の高電圧パルス発生回路において、
前記回路素子は、
前記第１の半導体スイッチに対して並列に接続され、かつ、前記第１の半導体スイッチの前記アノード端子にカソード端子が接続されたダイオードを有することを特徴とする高電圧パルス発生回路。
【請求項１６】
請求項１４記載の高電圧パルス発生回路において、
前記回路素子は、
前記直流電源部と前記第２の半導体スイッチとの間にアノード端子が接続され、かつ、前記インダクタの前記一端にカソード端子が接続されたダイオードを有することを特徴とする高電圧パルス発生回路。
【請求項１７】
請求項３〜１６のいずれか１項に記載の高電圧パルス発生回路において、
前記第２の半導体スイッチのターンオフ後に前記第１の半導体スイッチに流れる電流を転流させる経路を有することを特徴とする高電圧パルス発生回路。
【請求項１８】
請求項１７記載の高電圧パルス発生回路において、
前記経路が前記第１の半導体スイッチと並列に接続されていることを特徴とする高電圧パルス発生回路。
【請求項１９】
請求項１８記載の高電圧パルス発生回路において、
前記経路は、前記第１の半導体スイッチのアノード端子とカソード端子との間に接続されたコンデンサを有することを特徴とする高電圧パルス発生回路。
【請求項２０】
請求項１８記載の高電圧パルス発生回路において、
前記経路は、前記第１の半導体スイッチのゲート端子とアノード端子との間に接続されたコンデンサを有することを特徴とする高電圧パルス発生回路。
【請求項２１】
請求項１〜２０のいずれか１項に記載の高電圧パルス発生回路において、
前記インダクタに負荷が接続されている場合に、
前記負荷に並列にコンデンサが接続されていることを特徴とする高電圧パルス発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、簡単な回路構成にて、低い電圧の直流電源部からインダクタに蓄積させた電磁エネルギを開放することにより、極めて短い立ち上がり時間と極めて狭いパルス幅とを有する高電圧パルスを供給できる高電圧パルス発生回路に関する。
【０００２】
【従来の技術】
最近、高電圧パルスの放電によるプラズマにより、脱臭、殺菌、有害ガスの分解等を行う技術が適応されるようになってきたが、このプラズマを発生させるために高電圧の極めて幅の狭いパルスを供給できる高電圧パルス発生回路が必要となる。
【０００３】
従来の高電圧パルス発生回路１００は、図１５に示すように、高電圧パルスの波高値に略等しい直流高電圧を発生する充電装置１０２と、該充電装置１０２からの直流高電圧に充電されるキャパシタ１０４と、大きな耐電圧を得るために直列接続された複数個の静電誘導サイリスタ（以下、ＳＩサイリスタと記す）等の半導体素子１０６によるスイッチ１０８と、該スイッチ１０８の高速スイッチングによってキャパシタ１０４に充電された直流高電圧が高電圧パルスとして供給される負荷１１０とを有する（例えば特許文献１参照）。
【０００４】
各半導体素子１０６には、これら半導体素子１０６をターンオンさせるために、ゲート駆動回路１１２が接続されている。また、各半導体素子１０６の非導通時におけるインピーダンスのばらつきによる各半導体素子１０６の分担電圧のアンバランスを小さくするために、バランサ抵抗１１４が半導体素子１０６に並列に接続されている。
【０００５】
即ち、高電圧パルス発生回路１００には、負荷１１０に対して直列に、複数個の半導体素子１０６とバランサ抵抗１１４とからなる多直列回路１１６が接続されている。
【０００６】
一方、提案例に係る高電圧パルス発生回路１１８は、図１６に示すように、半導体スイッチ１２６をターンオンすることによって、直流電源１２０（電源電圧Ｅ）から抵抗１３６（抵抗値Ｒ）→各磁性体コア１２８の１ターンの１次巻線→半導体スイッチ１２６→直流電源１２０に、略Ｅ／Ｒの大きさの電流が流れる。
【０００７】
このとき、磁性体コア１２８のトランス作用により各磁性体コア１２８の１ターンの２次巻線にも同じ大きさの電流が各半導体素子１３４のゲート−カソードを経由して流れるため、全ての半導体素子１３４を同時にターンオンすることとなる（例えば非特許文献１参照）。
【０００８】
これにより、半導体スイッチ１２６と直列接続された半導体素子１３４とが導通するため、インダクタ１３８には略Ｅの電圧が印加され、電流ＩＬが直線状に増加して行き、電磁エネルギがインダクタに蓄積される。
【０００９】
インダクタ１３８に流れる電流ＩＬが増加して、所望の電磁エネルギが蓄積された段階で、半導体スイッチ１２６をターンオフさせると、インダクタの電流の流れる経路が断たれようとするため、インダクタの残留電磁エネルギによる誘起電圧が逆極性に発生する。
【００１０】
その結果、ダイオード１４０が導通し、インダクタ１３８→各半導体素子１３４→各磁性体コア１２８の１次巻線→ダイオード１４０→インダクタ１３８という経路でインダクタの電流が引き続き流れるようになる。このとき、各磁性体コアの２次巻線にも同じ大きさの電流が流れる。
【００１１】
つまり、各半導体素子１３４のアノードに流れ込む電流は全てゲートへ流れ出し、カソードには電流が流れなくなる。この電流は半導体素子１３４に蓄積された電荷が放出されるまで流れる。この状態では電流経路に大きな電圧降下は生じず、時間も極く短時間なため、インダクタの電流の減少は僅かであり、インダクタの電磁エネルギの減少も少ない。
【００１２】
この電荷の放出と共に、半導体素子１３４はオフ状態に移行し、急速に空乏層が形成されていき、これによる少量の電気容量でインダクタ電流が充電されるため、アノード−カソード間の電圧も急峻に立ち上がっていく。このため、インダクタ電圧は急速に増大し、電流は急速に減少する。言い換えれば、インダクタの電磁エネルギが半導体素子１３４のアノード−カソード間容量に静電エネルギとして移行することになる。この電圧は負荷１４２にも供給されるので、この移行の過程でインダクタの電磁エネルギ及び半導体素子１３４のアノード−カソード間容量による静電エネルギが負荷で消費される。
【００１３】
高電圧パルス発生回路１１８では、直流電源１２０は低電圧でもよく、半導体素子１３４のターンオン及びターンオフは磁性体コア１２８の２次電流のみで行われ、ゲート駆動回路が不要になり、装置を簡単化することが可能となる。
【００１４】
【特許文献１】
特開２００２−４４９６５号公報（図３、図４）
【非特許文献１】
電気学会プラズマ研究会、講演番号ＰＳＴ−０２−１６号（図１）
【００１５】
【発明が解決しようとする課題】
しかしながら、図１５に示す従来の高電圧パルス発生回路１００は、回路構成が複雑である。また、充電装置１０２をはじめとして、全ての回路部品に高電圧が印加される。そのため、絶縁距離を大きく取る等、高電圧絶縁を行う必要がある。従って、高電圧パルス発生回路１００の大型化とコストの増大化を招くという問題がある。
【００１６】
また、万一の誤動作により、直列された半導体素子１０６の一部のみが、ターンオンした場合には、残りの半導体素子１０６に定格を超えた過電圧の印加による破壊が生じるおそれがあり、高信頼性の動作が期待できないという問題がある。
【００１７】
更に、極めて急峻に立上がるパルス（１０ｋＶ／μ秒以上）を発生させるために半導体素子１０６を急速にターンオンさせる必要があることから、半導体素子１０６へのゲート信号の印加タイミングのズレや各半導体素子１０６のターンオン時間のズレが、２ｎ秒や３ｎ秒のオーダーでもターンオン時の過渡電圧バランスが大きく崩れるという問題があり、通常のインバータ等（数百Ｖ／μ秒程度）のような半導体素子の直列接続の場合に比べて桁違いの困難さがある。
【００１８】
一方、図１６に示す提案例に係る高電圧パルス発生回路１１８では、直流電源１２０は低電圧でよく、万一のターンオン誤動作等の場合において、半導体素子１３４に対して耐電圧以上の電圧が印加されるということが全くなく、その点での改良はなされているが、半導体素子１３４のターンオフ時間のばらつきにより、急速に行われるターンオフ時において過渡電圧バランスの崩れを防止するのが非常に難しい。つまり、複数の半導体素子を直列接続に伴う問題は相変わらず存在している。
【００１９】
更に、ダイオード１４０の直列回路に複数の磁性体コアが配されるため、これによる物理的な距離、並びに有限の１次巻線及び２次巻線間の漏れによるインダクタンスの存在により、半導体スイッチ１２６のターンオフによるインダクタ電流のダイオード１４０への転流に時間を要し、半導体素子１３４のターンオフゲート電流の増加率が抑えられてしまい、半導体素子１３４のカソードに電流が流れている間に空乏層が広がり始め（ターンオフ利得が１以上となり）、急峻なターンオフでは不安定となるおそれがあった。
【００２０】
本発明はこのような問題を考慮してなされたものであり、高電圧が印加される半導体スイッチを複数個使用することなく、簡単な回路構成で、急峻な立ち上がり時間と極めて狭いパルス幅を有する高電圧パルスを供給できるようにした高電圧パルス発生回路を提供することを目的としている。
【００２１】
【課題を解決するための手段】
本発明に係る高電圧パルス発生回路は、直流電源部の両端にインダクタ、第１の半導体スイッチ（できるだけ電圧定格の高いことが好ましい）及び第２の半導体スイッチ（直流電源電圧程度の低い電圧定格でよい）を直列に接続し、前記第１の半導体スイッチのアノード端子に一端が接続された前記インダクタの他端にカソード、前記第１の半導体スイッチの制御（ゲート）端子にアノードとなるようにダイオードを接続した極めて簡単な回路で構成する。
【００２２】
まず、前記第２の半導体スイッチをターンオンすることにより、第１の半導体スイッチも導通し、前記インダクタに直流電源部の電圧が印加され、該インダクタに誘導エネルギが蓄積される。その後、前記第２の半導体スイッチをターンオフさせると、前記第１の半導体スイッチも急速にターンオフするため、前記インダクタに非常に急峻に立ち上がる極めて幅の狭い高電圧パルスが発生することとなる。
【００２３】
前記インダクタで高電圧パルスの発生を行い、高電圧パルスの供給を受ける負荷は該インダクタと並列に接続する、あるいは前記第１の半導体スイッチと並列に接続してもよい。
【００２４】
また、本発明においては、前記インダクタを、１次巻線と、該１次巻線と磁気的に結合された２次巻線とを有するようにしてもよい。上述した本発明においては、前記インダクタに発生する電圧に略等しい電圧が前記第１の半導体スイッチにも印加されるため、前記インダクタに発生する電圧は前記第１の半導体スイッチの耐電圧以上に設定できない。
【００２５】
従って、これ以上の出力電圧が要求される場合には、前記２次巻線を、前記１次巻線の巻数よりも多い巻数とし、前記第１の半導体スイッチの耐電圧よりも高い電圧を有する高電圧パルスを該インダクタの２次巻線に発生するようにする。
【００２６】
また、本発明においては、前記インダクタの２次巻線を１次巻線とは直流的に絶縁せずに結合された２次巻線を有するようにしてもよい。この場合、１次巻線に加極となるように２次巻線を巻き足し、１次巻線及び２次巻線の両端の合計された電圧を有する高電圧パルスを取り出すようにしてもよい。
【００２７】
そして、上述の１次巻線と２次巻線を使用してインダクタを構成する場合におおては、１次巻線と２次巻線間の磁気結合を密にし、漏れ磁束の発生を抑制するために、インダクタは磁性体コア入りとすることが好ましい。
【００２８】
ここで、第１の半導体スイッチとして用いるデバイスについて簡単に説明する。本発明では、第１の半導体スイッチとして、電流制御形のデバイス又は自己消弧形あるいは転流消弧形のデバイスを用いることができる。具体的には、ＳＩサイリスタ、ＧＴＯ（ゲートターンオフサイリスタ）、ＳＩＴ（静電誘導トランジスタ）、バイポーラトランジスタ、サイリスタ等を使用することができる。その中でも前記ＧＴＯのような電流制御形で、かつ、自己消弧形のサイリスタが適しており、特に、短幅パルスの発生のためにターンオン・ターンオフ速度の早いデバイスが要求される場合には、ＳＩサイリスタが好適である。このＳＩサイリスタは、ターンオン時の電流上昇率が比較的緩やかな場合には、ゲート−カソード間に若干の正電圧を印加するだけで電界効果によるターンオンが可能となる。
【００２９】
また、ターンオフに際しては、ゲートから電流を流し出すことで、デバイス内部に蓄積された電荷を消滅させ、空乏層を形成し、ターンオフを達成する。通常のインバータ等に使用した場合には、ターンオフ利得が１以上、つまり、ゲート電流がアノード電流より小さく、かつ、この電流の増加率が大きくなくても電荷の引き抜きが完了すればターンオフを達成できる。
【００３０】
ところが、パルスパワー用途のように急峻なターンオフを行う必要がある場合には、このターンオフゲート電流がアノード電流と同じ（この場合、ターンオフ利得が１）か、それ以上（この場合、ターンオフ利得は１以下）に大きく、かつ、急速に増大させ、デバイス内部に蓄積された電荷の引き抜きが終了する前にカソード電流がゼロとなる理想的で、安定したターンオフを達成する必要がある。
【００３１】
しかし、通常、アノード電流は大きく、従って、ターンオフ利得を１ないしそれ以下、かつ急峻（アノード電流に等しくなるまでの時間が十数ｎ秒以下）にターンオフさせるために、通常使用するゲート駆動回路でゲートからこのような電流を流すことは非常に困難であり、また、実用的ではない。
【００３２】
本発明に係る高電圧パルス発生回路は、このようなゲート駆動回路を使用せずにターンオフ利得を見かけ上、１以下とすることができる機能を有している。
【００３３】
一方、第２の半導体スイッチとしては、自己消弧形あるいは転流消弧形のデバイスを使用することができる。例えば電力用金属酸化半導体電界効果トランジスタが好適である。
【００３４】
また、本発明においては、前記第２の半導体スイッチのターンオフ後に前記インダクタでの残存エネルギを前記直流電源部に回生させる回路素子を接続するようにしてもよい。
【００３５】
この場合、前記回路素子は、前記第１の半導体スイッチに対して並列に接続され、かつ、前記第１の半導体スイッチの前記アノード端子にカソード端子が接続されたダイオードを有するようにしてもよいし、あるいは、前記直流電源部と前記第２の半導体スイッチとの間にアノード端子が接続され、かつ、前記インダクタの前記一端にカソード端子が接続されたダイオードを有するようにしてもよい。
【００３６】
この構成により、前記インダクタでの残存エネルギ、例えばインダクタに負荷が接続されていれば、該負荷の余分なエネルギ（使われないエネルギ）を直流電源部に戻す動作が行われ、電源の高効率化に寄与する。
【００３７】
また、本発明においては、前記第２の半導体スイッチのターンオフ後に前記第１の半導体スイッチに流れる電流を転流させる経路を有するようにしてもよい。この経路は、前記第１の半導体スイッチと並列に接続されていてもよい。
【００３８】
この場合、前記経路は、前記第１の半導体スイッチのアノード端子とカソード端子との間に接続されたコンデンサを有するようにしてもよいし、あるいは前記第１の半導体スイッチのゲート端子とアノード端子との間に接続されたコンデンサを有するようにしてもよい。
【００３９】
これにより、第１の半導体スイッチの動作責務を軽減することができ、第１の半導体スイッチのスイッチング損失の低減や電流遮断耐量の向上を図ることができる。特に、電流遮断耐量の向上は、パルス電源の大容量化につながる。
【００４０】
また、第１の半導体スイッチが高速に、もしくは大電流を遮断した場合に、インダクタの励磁インダクタンスには大きなサージ電圧が第１の半導体スイッチに加わることになるが、上述の経路を接続することで、前記サージ電圧を抑えることができ、第１の半導体スイッチの信頼性の向上を図ることができる。
【００４１】
しかも、使用する第１の半導体スイッチによっては、ターンオフ時の電圧上昇率（ｄｖ／ｄｔ）をあまり高くできない場合があるが、上述の経路にコンデンサを接続することで、使用する第１の半導体スイッチの許容可能なレベルの電圧上昇率（ｄｖ／ｄｔ）まで、前記コンデンサの容量で調整することができる。
【００４２】
なお、前記経路にコンデンサを接続した場合においては、コンデンサに残ったエネルギの多くは直流電源部に回生されることから、前記経路にコンデンサを接続することによる効率低下は少ない。
【００４３】
また、本発明においては、前記インダクタに負荷が接続されている場合に、前記負荷に並列にコンデンサを接続するようにしてもよい。この場合、インダクタの励磁インダクタンスが第１の半導体スイッチでの電流遮断動作後に負荷に転流しやすくなる。この場合、上述した経路を接続した効果と同様に、第１の半導体スイッチにおけるスイッチング損失の低減や電流遮断耐量の向上を図ることができる。また、負荷に前記励磁インダクタンスに蓄積されたエネルギを吸収することができ、励磁インダクタンスに発生するサージ電圧を抑制することができる。この場合も、コンデンサに残ったエネルギの多くは直流電源部に回生されることから、前記経路にコンデンサを接続することによる効率低下は少ない。
【００４４】
また、本発明に係る高電圧パルス発生回路は、直流電源部の両端に直列接続されたインダクタ、第１の半導体スイッチ及び第２の半導体スイッチと、前記第１の半導体スイッチのアノード端子に一端が接続された前記インダクタの他端と前記第１の半導体スイッチのゲート端子との間に接続された抵抗とを有するようにしてもよい。
【００４５】
これにより、第２の半導体スイッチをターンオンさせたときに、第１の半導体スイッチをより確実にターンオンさせることができる。特に、第１の半導体スイッチを電流制御形のデバイスで構成した場合、ゲートに電流を流し込まないとターンオンしないが、上述のように抵抗を接続することで、第１の半導体スイッチを確実にターンオンさせることができる。
【００４６】
なお、上述の抵抗を用いた構成においては、直流電源部で使用する電源電圧を高電圧とした場合においても低コストで構成することができる。
【００４７】
【発明の実施の形態】
以下、本発明に係る高電圧パルス発生回路のいくつかの実施の形態例を図１〜図１４を参照しながら説明する。
【００４８】
第１の実施の形態に係る高電圧パルス発生回路１０Ａは、直流電源２２と高周波インピーダンスを低くするコンデンサ２４とを有する直流電源部１２の両端４２及び４４に、インダクタ３２、第１の半導体スイッチ３４及び第２の半導体スイッチ１４を直列接続し、更に、一端４４が第１の半導体スイッチ３４のアノード端子Ａに接続されたインダクタ３２の他端４２と、第１の半導体スイッチ３４の制御端子（ゲート端子）Ｇとの間に制御端子Ｇ側がアノードとなるようにダイオード３６が挿入接続され、高電圧パルスを必要とする負荷２０がインダクタ３２と並列に接続されて構成されている。
【００４９】
図１の例では、第２の半導体スイッチ１４が直流電源部１２の負極端子４８側に設けられているが、正極端子４６側に設けても同じ効果をもたらすことはいうまでもない。また、負荷２０もインダクタ３２と並列ではなく、第１の半導体スイッチ３４と並列に接続してもよい。
【００５０】
第２の半導体スイッチ１４は、自己消弧形あるいは転流消弧形のデバイスを用いることができるが、この第１の実施の形態では、アバランシェ形ダイオード３０が逆並列で内蔵された電力用金属酸化半導体電界効果トランジスタ（以下、パワーＭＯＳＦＥＴと記す）２６を使用し、該パワーＭＯＳＦＥＴ２６と、パワーＭＯＳＦＥＴ２６のゲート端子Ｇとソース端子Ｓに接続され、パワーＭＯＳＦＥＴ２６のオン及びオフを制御するゲート駆動回路２８とから構成されている。
【００５１】
第１の半導体スイッチ３４は、電流制御形のデバイス又は自己消弧形あるいは転流消弧形のデバイスを用いることができるが、この第１の実施の形態では、ターンオフ時の電圧上昇率（ｄｖ／ｄｔ）に対する耐量が極めて大きく、かつ、電圧定格の高いＳＩサイリスタを用いている。
【００５２】
次に、この第１の実施の形態に係る高電圧パルス発生回路１０Ａが負荷２０に対して高電圧パルスＶＬを供給する時間経過について、図１の回路図と図２Ａ〜図２Ｅの動作波形図とを参照しながら説明する。
【００５３】
まず、時点ｔ０において、ゲート駆動回路２８からパワーＭＯＳＦＥＴ２６のゲート−ソース間に制御信号Ｖｃ（図２Ｅ参照）が供給され、パワーＭＯＳＦＥＴ２６がオフからオンになる（図２Ｄ参照）。
【００５４】
このとき、ダイオード３６の逆極性の極めて大きなインピーダンスにより、第１の半導体スイッチ３４は、ゲートＧ及びカソードＫ間に正に印加される電界効果によりターンオンする。第１の半導体スイッチ３４のアノード電流の立ち上がりは、インダクタ３２により抑制されるため、電界効果だけでも、正常なターンオンが行われる。なお、ダイオード３６と並列に抵抗を接続するか、あるいは他の電源から抵抗を介して第１の半導体スイッチ３４のゲート端子Ｇに積極的にゲート電流を流してもよいことはいうまでもない。
【００５５】
このようにして、時点ｔ０で第２の半導体スイッチ１４及び第１の半導体スイッチ３４が導通すると、インダクタ３２に略直流電源電圧Ｅが印加され、インダクタ３２のインダクタンスをＬとすると、図２Ａに示すように、インダクタ３２の電流ＩＬは勾配（Ｅ／Ｌ）で時間の経過に伴って直線状に増加する。
【００５６】
前記電流ＩＬは、時点ｔ１で電流がＩｐ（＝ＥＴ０／Ｌ）となり、所望の電磁エネルギ（＝ＬＩｐ２／２）が得られると、ゲート駆動回路２８からの制御信号供給を停止し、パワーＭＯＳＦＥＴ２６をターンオフさせる（図２Ｅ参照）。
【００５７】
このとき、前記電流ＩＬの通流経路に存在するインダクタ３２以外の図示しない浮遊インダクタンス（主に配線インダクタンス）が大きいと、パワーＭＯＳＦＥＴ２６は瞬時に遮断状態とはならず、若干、電流が流れ続ける時間があり、パワーＭＯＳＦＥＴ２６の出力容量を充電し、ダイオード３０のアバランシェ電圧に達すると、該ダイオード３０がアバランシェ電圧を持ったまま導通し、大きな損失を発生させる。このため、前記浮遊インダクタンスを極力低減させることにより、ダイオード３０がアバランシェまで至らないようにし、ほぼ理想的なターンオフが行われるようにする。
【００５８】
パワーＭＯＳＦＥＴ２６がターンオフすることにより、第１の半導体スイッチ３４のカソードＫからの電流もゼロ、つまり、開放状態となるため、インダクタ３２に流れていた電流ＩＬは遮断され、インダクタ３２は残留電磁エネルギによって逆誘起電圧を発生させようとするが、ダイオード３６が作用し、インダクタ３２の電流ＩＬは、第１の半導体スイッチ３４のアノードＡ→第１の半導体スイッチ３４のゲートＧ→ダイオード３６のアノード→ダイオード３６のカソードの経路に転流する。
【００５９】
この場合、ダイオード３６が存在する分岐回路の浮遊インダクタンスも極力低くし、転流が短時間で終了するように配慮する必要がある。第１の半導体スイッチ３４は、今まで流れていた電流によって電荷が蓄積されており、この電荷がゼロとなるまでは（ストレージ期間）、第１の半導体スイッチ３４のアノード−ゲート間は導通状態を維持するため、上記経路の電圧降下は少ない。
【００６０】
従って、インダクタ３２の逆誘起電圧ＶＬは十分低い値に抑えられるため、時間の短いストレージ期間（図２Ａの時間Ｔ１）内の前記電流ＩＬの減少はほとんどないが、該時間Ｔ１は第１の半導体スイッチ３４のゲート端子Ｇから引き抜かれる電荷量により決まる。そのため、できるだけ大きな電流（この第１の実施の形態の場合は、アノード電流以上は流せない）を急峻に流し、見かけ上のターンオフ利得を１以下として時間Ｔ１を短縮し、インダクタ３２の電流ＩＬの減少を極力抑える必要がある。
【００６１】
時点ｔ２で第１の半導体スイッチ３４の内部に蓄積されていた電荷の引き抜きを完了し、空乏層がカソード側並びにゲート側からアノード側へ広がり、ターンオフ動作を開始する。空乏層は内蔵電位で決まる量により、接合にかかる電圧が増大し、ターンオフが進行するに従い拡大し、最終的にアノード近傍に到達する。
【００６２】
従って、空乏層による電気容量は、アクティブな電荷が多数存在する飽和状態（導通状態）から、構造で決まる少量の電気容量まで変化していく。インダクタ３２の電磁エネルギによる電流が引き続きアノード→ゲートに流れ、この空乏層の電気容量を充電する。この充電電圧、つまり、第１の半導体スイッチ３４のアノード−ゲート間電圧ＶＡＧは、初めは大きい電気容量のため、比較的緩やかに上昇するが、空乏層の拡がりとともに急速に上昇していく。
【００６３】
時点ｔ３で電流ＩＬがゼロになると、図２Ｂ及び図２Ｃに示すように、電圧ＶＡＧ及びＶＬが最大となり、それぞれＶＡＰ及びＶＬＰとなる。この時点で、インダクタ３２の電磁エネルギが全て第１の半導体スイッチ３４の空乏層の電気容量に移行したことになる。
【００６４】
また、この現象は、インダクタ３２のインダクタンスと第１の半導体スイッチ３４の電気容量とによる共振動作であるため、ほぼインダクタ３２の電流ＩＬは余弦波形、第１の半導体スイッチ３４のアノード−ゲート間電圧ＶＡＧは正弦波形となる。
【００６５】
従って、自由に定数を決められるインダクタ３２のインダクタンスの値を選ぶことにより、インダクタ３２並びに該インダクタ３２と並列の負荷に発生するパルスの幅をコントロールできる。つまり、第１の半導体スイッチ３４の電気容量の等価容量をＣとすると、パルス幅Ｔｐは、
【００６６】
【数１】
2004072994.tif 000003
【００６７】
となる。
【００６８】
時点ｔ３で最大値ＶＡＰに充電された第１の半導体スイッチ３４の空乏層の電気容量に蓄えられた電荷は、共振現象の継続により、インダクタ３２及び蓄積電荷によって逆方向に導通状態のダイオード３６の経路で放電が始まり、時点ｔ４でダイオード３６が逆回復し、非導通になるまで続く。時点ｔ４でインダクタ３２及び第１の半導体スイッチ３４の空乏層の電気容量にエネルギが残存していれば、このエネルギによる電流は、直流電源部１２→第２の半導体スイッチ１４のダイオード３０→第１の半導体スイッチ３４のカソードＫ→アノードＡの経路で流れる。
【００６９】
直流電源部１２に流れる時間Ｔ４は回生動作となり、インダクタ３２及び第１の半導体スイッチ３４の空乏層の電気容量に残存しているエネルギが回生され、運転効率の向上に大きく寄与する。従って、ダイオード３６の逆回復時間を極力短縮し、時間Ｔ３を短くすることが重要となる。
【００７０】
以上の説明では、負荷２０を等価的に抵抗負荷のような線形性のもので説明したが、図５に示すように、負荷２０が放電ギャップ５０のような非線形なものでは、電圧の上昇中に負荷インピーダンスが急減し、その後の波形は図２Ｂや図２Ｃとは違ったものとなるが、この場合、図２Ｂや図２Ｃの波形よりもパルス幅の狭いパルス状の波形となる。
【００７１】
ところで、図１に示す第１の実施の形態に係る高電圧パルス発生回路１０Ａでは、第１の半導体スイッチ３４のアノード−カソード間電圧ＶＡＫはインダクタ３２の電圧とほぼ同じであるため、この第１の半導体スイッチ３４のアノード−カソード間電圧ＶＡＫの耐量以上の電圧をインダクタ３２においてパルス出力させることはできない。
【００７２】
そこで、図３及び図４に示す第２及び第３の実施の形態に係る高電圧パルス発生回路１０Ｂ及び１０Ｃは、第１の半導体スイッチ３４のアノード−カソード間電圧ＶＡＫの耐量以上の電圧を出力したい場合に好適となる。
【００７３】
まず、この第２の実施の形態に係る高電圧パルス発生回路１０Ｂは、図３に示すように、上述した第１の実施の形態に係る高電圧パルス発生回路１０Ａとほぼ同様の構成を有するが、インダクタ３２が、１次巻線３３と、該１次巻線３３と磁気的に結合され、かつ、１次巻線３３の巻数よりも多い巻数の２次巻線３８とを有する点で異なる。
【００７４】
一方、第３の実施の形態に係る高電圧パルス発生回路１０Ｂは、図４に示すように、インダクタ３２が、１次巻線３３と、該１次巻線３３に対して直流的に絶縁せずに１次巻線３３に加極となるように巻き足した２次巻線３８とを有する点で異なる。
【００７５】
これら第２及び第３の実施の形態においては、１次巻線３３と２次巻線３８間の磁気結合を密にし、漏れ磁束の発生を抑制するために、磁性体コアに巻きつけることが好ましい。
【００７６】
そして、１次巻線３３の巻数をＮ１、２次巻線の巻数をＮ２とすれば、この第２の実施の形態に係る高電圧パルス発生回路１０Ｂの場合には、ＶＡＧ×Ｎ２／　Ｎ１の電圧を負荷２０に出力することができる。一方、第３の実施の形態に係る高電圧パルス発生回路１０Ｃの場合には、ＶＡＧ×（Ｎ１＋Ｎ２）／　Ｎ１の電圧を負荷２０に出力することができる。
【００７７】
なお、第２の実施の形態では、２次巻線３８の巻数を１次巻線３３の巻数よりも多くして加極性としたが、その他、２次巻線３８の巻数を１次巻線３３の巻数よりも少なくして減極性としてもよい。
【００７８】
また、第３の実施の形態では、２次巻線３８を、該１次巻線３３に対して直流的に絶縁せずに１次巻線３３に加極となるように巻き足して構成したが、その他、２次巻線３８を、１次巻線３３に減極となるように巻くようにして構成してもよい。
【００７９】
これは、２次巻線３８を加極の場合とは逆向きに例えば磁性体コアに巻き付けることで実現できる。これにより、出力端の正極、負極の向きが逆になる。そのため、加極時の出力電圧＝ＶＡＧ×（Ｎ１＋Ｎ２）／Ｎ１に対して、出力電圧＝ＶＡＧ×（Ｎ１−Ｎ２）／Ｎ１となり減極性となる。この減極性の構成は、第１の半導体スイッチ３４として、化合物半導体等を用いた超高耐圧を有する半導体スイッチを適用した場合などに有効である。
【００８０】
次に、第４の実施の形態に係る高電圧パルス発生回路１０Ｄについて図５〜図７を参照しながら説明する。なお、この第４の実施の形態に係る高電圧パルス発生回路１０Ｄの説明では、負荷２０として放電ギャップ５０を使用した場合について説明する。
【００８１】
この第４の実施の形態に係る高電圧パルス発生回路１０Ｄは、上述した第２の実施の形態に係る高電圧パルス発生回路１０Ｂ（図３参照）とほぼ同様の構成を有するが、図５に示すように、第１の半導体スイッチ３４に対して並列に接続されたダイオード５２を有する点で異なる。このダイオード５２は、アノード端子及びカソード端子が、第１の半導体スイッチ３４のカソード端子及びアノード端子に接続され、第１の半導体スイッチ３４に対して逆並列接続されている。
【００８２】
図５の例では、インダクタ３２の他端４２と第１の半導体スイッチ３４のゲート電極Ｇ間に接続されたダイオード３６として、２つのダイオード３６ａ及び３６ｂを並列に接続させたものを使用しているが、その作用、機能は、第１の実施の形態に係る高電圧パルス発生回路１０Ａにおけるダイオード３６とほぼ同じである。
【００８３】
そして、この第４の実施の形態に係る高電圧パルス発生回路１０Ｄにおいても、パワーＭＯＳＦＥＴ２６をオンすることで、図５の経路５４に示すように、インダクタ３２の励磁インダクタンスに電流が流れ、エネルギが蓄積される。その後、パワーＭＯＳＦＥＴ２６をオフすることで、図５の経路５６に示すように、第１の半導体スイッチ３４のアノード端子Ａからカソード端子Ｋに流れていた電流がアノード端子Ａからゲート端子Ｇに転流し、第１の半導体スイッチ３４の内部に残留する電荷がゲートから引き抜かれ、第１の半導体スイッチ３４がターンオフすることとなる。
【００８４】
第１の半導体スイッチ３４がターンオフすることによって、図６に示すように、インダクタ３２の励磁インダクタンスに流れていた電流がインダクタ３２を介して負荷２０に転流する。このとき、インダクタ３２に大きなパルス電圧が発生し、負荷２０の放電ギャップ５０にて放電が発生することになる。
【００８５】
このとき、第１の半導体スイッチ３４を含む一般の半導体スイッチは、寄生する容量成分が存在するため、転流する電流はすべて負荷２０に流れるわけではなく、第１の半導体スイッチ３４の寄生容量の充電のために電流が流れる。
【００８６】
負荷２０が、放電ギャップ５０のように容量性の負荷である場合においては、放電によってエネルギが消費されるが、すべてが消費されなかったり、放電が起こらずにエネルギが多く残留することがある。
【００８７】
この場合、残った電荷がインダクタ３２の励磁インダクタンスを介して放出され（インダクタ３２の励磁インダクタンスに電流が流れ）、再度インダクタ３２の励磁インダクタンスにエネルギが移動する。
【００８８】
負荷２０にたまった電荷がなくなり、エネルギが励磁インダクタンスに移動し終わると、図７に示すように、２つの経路（第１及び第２の経路６０及び６２）で電流が流れることとなる。
【００８９】
第１の経路６０は、もう一度負荷２０へ向かう経路であり、第２の経路６２は、直流電源部１２、パワーＭＯＳＦＥＴ２６の逆並列ダイオード３０、第１の半導体スイッチ３４に逆並列に接続されたダイオード５２を結ぶ経路である。
【００９０】
但し、このときインダクタ３２で発生する電圧は、直流電源部１２と２つのダイオード３０及び５２で生ずる電圧でクランプされ、電流の多くは第２の経路６２に流れる。この第２の経路６２を通じての電流の流れは、図７では、直流電源部１２のコンデンサ２４にエネルギを回生する動作になる。
【００９１】
つまり、負荷の余分なエネルギ（使われないエネルギ）を直流電源部１２に戻すという動作ということになり、直流電源部１２の高効率化に寄与する。
【００９２】
また、実際上、前記ダイオード５２がないと、再度、インダクタ３２の励磁インダクタンスと負荷２０で共振し、結果的に第１の半導体スイッチ３４に耐圧を超える逆電圧が印加されるおそれがあり、また、このとき重畳するパルス状のノイズで第２の半導体スイッチ１４が誤動作するなどの悪影響がある。従って、励磁インダクタンスのエネルギの処理のためにも、前記ダイオード５２を接続することが望ましい。
【００９３】
上述の第４の実施の形態に係る高電圧パルス発生回路１０Ｄでは、第１の半導体スイッチ３４に対して逆並列にダイオード５２を接続した場合を示したが、その他、図８に示す第５の実施の形態に係る高電圧パルス発生回路１０Ｅのように、直流電源部１２の負極端子４８にアノード端子が接続され、かつ、インダクタ３２の一端にカソード端子が接続されたダイオード６４を有するようにしてもよい。
【００９４】
この場合、直流電源部１２及びダイオード６４を結ぶ経路６６で電流が流れ、直流電源部１２にエネルギが回生されることになる。特に、この例では、上述の例（図５参照）と異なり、回生する電流の経路に接続されたダイオードが１つ（ダイオード６４）であるため、回生時の損失が少ないことと、機構的に前記回生する電流の経路の配線を短くすることができるため、回生効率がよくなるという利点がある。
【００９５】
次に、第６及び第７の実施の形態に係る高電圧パルス発生回路１０Ｆ及び１０Ｇを図９〜図１２Ｂを参照しながら説明する。
【００９６】
まず、第６の実施の形態に係る高電圧パルス発生回路１０Ｆは、上述した第４の実施の形態に係る高電圧パルス発生回路１０Ｄ（図５参照）とほぼ同様の構成を有するが、図９に示すように、第１の半導体スイッチ３４のアノード端子とカソード端子との間に、該第１の半導体スイッチ３４と並列にコンデンサ６８が接続されている点で異なる。
【００９７】
一方、第７の実施の形態に係る高電圧パルス発生回路１０Ｇは、図１０に示すように、第１の半導体スイッチ３４のアノード端子とゲート端子との間に、該第１の半導体スイッチ３４と並列にコンデンサ７０が接続されている点で異なる。
【００９８】
そして、第６及び第７の実施の形態に係る高電圧パルス発生回路１０Ｆ及び１０Ｇにおいても、パワーＭＯＳＦＥＴ２６をオフすることで、第１の半導体スイッチ３４のアノード端子からカソード端子に流れていた電流がアノード端子からゲート端子に転流し、第１の半導体スイッチ３４の内部に残留する電荷がゲートから引き抜かれ、第１の半導体スイッチ３４がターンオフに移行することになるが、このとき、図１１に示すように、第１の半導体スイッチ３４に流れていた電流ＩＡが、コンデンサ６８が接続された経路７２（図９に示す第６の実施の形態の場合）又はコンデンサ７０が接続された経路７４（図１０に示す第７の実施の形態の場合）に転流し、これにより、第１の半導体スイッチ３４の動作責務が軽減されることになる。
【００９９】
前記コンデンサ６８又は７０を接続しない場合、図１２Ａに示すように、第１の半導体スイッチ３４に流れているアノード電流ＩＡは、パワーＭＯＳＦＥＴ２６のオフに伴って低減していくが、第１の半導体スイッチ３４のアノード−カソード間電圧ＶＡＫは、破線Ａに示すように、パワーＭＯＳＦＥＴ２６のオフとほぼ同時に急峻に立ち上がることとなる。この立ち上がり時にオーバーシュート（パルスひずみ）が生じ、図１２Ｂの破線Ｃに示すように、第１の半導体スイッチ３４のスイッチング損失（電圧×電流）は大きくなる。一方、コンデンサ６８又は７０を接続した場合には、図１２Ａの実線Ｂに示すように、アノード−カソード間電圧ＶＡＫの立ち上がりが緩やかになることから、図１２Ｂの実線Ｄに示すように、第１の半導体スイッチ３４のスイッチング損失は大幅に低減される。
【０１００】
即ち、前記コンデンサ６８又は７０を接続することで、第１の半導体スイッチ３４のスイッチング損失の低減や電流遮断耐量の向上を図ることができる。
【０１０１】
特に、電流遮断耐量の向上は、パルス電源の大容量化につながる。つまり、インダクタ３２の励磁インダクタンスに蓄積されるエネルギは、１／２×（励磁インダクタンス）×（第１の半導体スイッチ３４の遮断電流）２で決まることから、第１の半導体スイッチ３４の遮断電流が電源の出力容量に大きく影響するからである。
【０１０２】
また、第１の半導体スイッチ３４が高速に、もしくは大電流を遮断した場合に、インダクタ３２の励磁インダクタンスには大きなサージ電圧（パルス出力）が第１の半導体スイッチ３４に加わる。当然、電圧定格以上の電圧が第１の半導体スイッチ３４に印加されると該第１の半導体スイッチ３４に悪影響を与えるおそれがあるが、上述したようにコンデンサ６８又は７０を接続することで、前記サージ電圧を抑えることができ、第１の半導体スイッチ３４の信頼性の向上を図ることができる。
【０１０３】
また、使用する第１の半導体スイッチ３４によっては、ターンオフ時の電圧上昇率（ｄｖ／ｄｔ）をあまり高くできない場合がある。上述のように第１の半導体スイッチ３４に対して並列にコンデンサ６８又は７０を接続することで、使用する第１の半導体スイッチ３４の許容可能なレベルの電圧上昇率（ｄｖ／ｄｔ）、例えば１ｋＶ／μｓ以上まで、前記コンデンサ６８又は７０の容量で調整することができ、設計の自由度を広げることができる。
【０１０４】
なお、前記コンデンサ６８又は７０を接続した場合においては、コンデンサ６８又は７０に残ったエネルギの多くは直流電源部１２に回生されることから、前記コンデンサ６８又は７０を接続することによる効率低下は少ない。
【０１０５】
次に、第８の実施の形態に係る高電圧パルス発生回路１０Ｈについて図１３を参照しながら説明する。
【０１０６】
この第８の実施の形態に係る高電圧パルス発生回路１０Ｈは、上述した第４の実施の形態に係る高電圧パルス発生回路１０Ｄ（図５参照）とほぼ同様の構成を有するが、図１３に示すように、負荷２０と並列にコンデンサ７６が接続されている点で異なる。
【０１０７】
この場合も、第１の半導体スイッチ３４がターンオフすることによって、インダクタ３２の励磁インダクタンスに流れていた電流がインダクタ３２を介して負荷２０に転流することになるが、負荷２０に並列にコンデンサ７６を接続することで、励磁インダクタンスに流れている電流が、第１の半導体スイッチ３４での電流遮断動作後において、負荷２０に転流しやすくなる。その結果、上述した第６及び第７の実施の形態に係る高電圧パルス発生回路１０Ｆ及び１０Ｇと同様に、第１の半導体スイッチ３４の小型化やスイッチング損失の低減や電流遮断耐量の向上を図ることができ、パルス電源の大容量化にもつながる。
【０１０８】
また、第１の半導体スイッチ３４が高速に、もしくは大電流を遮断した場合に、インダクタ３２の励磁インダクタンスには大きなサージ電圧（パルス出力）が第１の半導体スイッチ３４に加わる。しかし、負荷２０に並列にコンデンサ７６を接続することで、インダクタ３２の励磁インダクタンスに蓄積されたエネルギを吸収でき、励磁インダクタンスに発生するサージ電圧を抑制することができる。
【０１０９】
また、この場合も、コンデンサ７６に残ったエネルギの多くは、直流電源部１２に回生されることから、前記コンデンサ７６を接続することによる効率低下は少ない。
【０１１０】
但し、負荷２０に並列にコンデンサ７６を接続することは、パルス出力のパルス幅、パルス電圧の立ち上がりに大きく影響するため、仕様に合ったコンデンサ７６のセッティングが望ましい。
【０１１１】
次に、第９の実施の形態に係る高電圧パルス発生回路１０Ｉについて図１４を参照しながら説明する。
【０１１２】
この第９の実施の形態に係る高電圧パルス発生回路１０Ｉは、上述した第１の実施の形態に係る高電圧パルス発生回路１０Ａ（図１参照）とほぼ同様の構成を有するが、第１の半導体スイッチ３４のゲート端子Ｇとインダクタ３２の他端４２との間に接続された素子が、ダイオード３６の代わりに抵抗７８とした点で異なる。
【０１１３】
この場合、パワーＭＯＳＦＥＴ２６をオンさせたときに、第１の半導体スイッチ３４をより確実にターンオンさせることができる。特に、第１の半導体スイッチ３４を電流制御形のデバイスで構成した場合、ゲートに電流を流し込まないとターンオンしないが、上述のように抵抗７８を接続することで、第１の半導体スイッチ３４を確実にターンオンさせることができる。
【０１１４】
なお、上述の抵抗７８を用いた構成においては、直流電源部１２で使用する電源電圧を高電圧とした場合においても低コストで構成することができる。つまり、第１の半導体スイッチ３４のゲート端子Ｇとインダクタ３２の他端４２との間にダイオード３６を接続した場合は、直流電源部１２で使用する電源電圧として高電圧を使用したいとき、ダイオード３６の耐圧の問題上、複数個のダイオードを直列に接続するか、耐圧が高いダイオード（一般に高価である）が必要であるが、抵抗７８であれば、比較的低コストで済む。
【０１１５】
このように、第１〜第９の実施の形態に係る高電圧パルス発生回路１０Ａ〜１０Ｉは、従来の高電圧パルス発生回路１００並びに提案例に係る高電圧パルス発生回路１１８と比較して、高電圧が印加される半導体スイッチとして１個の第１の半導体スイッチ３４のみでよく、しかも、該第１の半導体スイッチ３４のゲート駆動には通常使用される電子回路によるゲート駆動回路を必要としないことが大きな利点である。
【０１１６】
また、第１〜第９の実施の形態に係る高電圧パルス発生回路１０Ａ〜１０Ｉは、高電圧が発生又は供給される部分は、第１の半導体スイッチ３４のアノード端子Ａとインダクタ３２の一端４４のみであり、他の回路要素は全て低電圧仕様の回路部品でよい。
【０１１７】
例えば、自動車の排ガスのパルス放電によるプラズマ分解のような場合には、自動車のバッテリーである４２Ｖ程度の直流電源からでも動作可能であり、部品の電圧定格も数１０Ｖあれば十分である。特に、図１５に示す従来の高電圧パルス発生回路１００では直流電源としてキャパシタ充電装置１０２を必要とし、通常この装置は非常に高価である。
【０１１８】
従って、第１〜第９の実施の形態に係る高電圧パルス発生回路１０Ａ〜１０Ｉは、有害ガスの分解のためのプラズマ発生装置等、極めて短時間で急峻に立ち上がり、高い電圧上昇率（ｄｖ／ｄｔ）を有するパルスを必要とするものに好適に利用できる。
【０１１９】
なお、本発明に係る高電圧パルス発生回路は、上述の実施の形態に限らず、この発明の要旨を逸脱することなく、種々の構成を採り得ることは勿論である。
【０１２０】
【発明の効果】
以上説明したように、本発明に係る高電圧パルス発生回路によれば、高電圧が印加される半導体スイッチを複数個使用することなく、簡単な回路構成で、急峻な立ち上がり時間と極めて狭いパルス幅を有する高電圧パルスを供給することが可能となる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る高電圧パルス発生回路を示す図である。
【図２】図２Ａ〜図２Ｅは第１の実施の形態に係る高電圧パルス発生回路の各部の電圧および電流の動作波形を説明する図である。
【図３】第２の実施の形態に係る高電圧パルス発生回路を示す図である。
【図４】第３の実施の形態に係る高電圧パルス発生回路を示す図である。
【図５】第４の実施の形態に係る高電圧パルス発生回路を示す図である。
【図６】インダクタの励磁インダクタンスに流れていた電流がインダクタを介して負荷に転流する状態を示す説明図である。
【図７】エネルギの回生動作を示す説明図である。
【図８】第５の実施の形態に係る高電圧パルス発生回路を示す図である。
【図９】第６の実施の形態に係る高電圧パルス発生回路を示す図である。
【図１０】第７の実施の形態に係る高電圧パルス発生回路を示す図である。
【図１１】第１の半導体スイッチに流れていた電流がコンデンサに転流する状態を示す説明図である。
【図１２】図１２Ａはコンデンサを接続しない場合とコンデンサを接続した場合における第１の半導体スイッチのアノード−カソード間電圧の変化の違いを示す特性図であり、図１２Ｂはスイッチング損失の違いを示す特性図である。
【図１３】第８の実施の形態に係る高電圧パルス発生回路を示す図である。
【図１４】第９の実施の形態に係る高電圧パルス発生回路を示す図である。
【図１５】従来技術に係る高電圧パルス発生回路を示す図である。
【図１６】提案例に係る高電圧パルス発生回路を示す図である。
【符号の説明】
１０Ａ〜１０Ｉ…高電圧パルス発生回路　　　１２…直流電源部
１４…第２の半導体スイッチ　　　　　　　　２０…負荷
２２…直流電源　　　　　　　　　　　　　　３２…インダクタ
３３…１次巻線　　　　　　　　　　　　　　３４…第１の半導体スイッチ
３６…ダイオード　　　　　　　　　　　　　３８…２次巻線
５０…放電ギャップ　　　　　　　　　　　　５２、６４…ダイオード
６８、７０、７６…コンデンサ　　　　　　　７８…抵抗
【図１】
2004072994.tif 000004
【図２】
2004072994.tif 000005
【図３】
2004072994.tif 000006
【図４】
2004072994.tif 000007
【図５】
2004072994.tif 000008
【図６】
2004072994.tif 000009
【図７】
2004072994.tif 000010
【図８】
2004072994.tif 000011
【図９】
2004072994.tif 000012
【図１０】
2004072994.tif 000013
【図１１】
2004072994.tif 000014
【図１２】
2004072994.tif 000015
【図１３】
2004072994.tif 000016
【図１４】
2004072994.tif 000017
【図１５】
2004072994.tif 000018
【図１６】
2004072994.tif 000019