(57)【要約】【課題】高耐圧の画素トランジスタを用いることなく高い増倍率を得ることが可能な技術を提供することである。【解決手段】入射光に応じて信号電荷を生成し蓄積する光電変換膜と、前記光電変換膜に蓄積される信号電荷の読み出しを制御する走査手段とを有する固体撮像装置において、前記光電変換膜と前記走査手段とが、予め設定された電流で溶断する電流溶断手段を介して接続される。【選択図】　　　　図１
2004014673.tif 000002
【特許請求の範囲】
【請求項１】
入射光に応じて信号電荷を生成し蓄積する光電変換膜と、前記光電変換膜に蓄積される信号電荷の読み出しを制御する走査手段とを有する固体撮像装置において、前記光電変換膜と前記走査手段とが、予め設定された電流で溶断する電流溶断手段を介して接続されることを特徴とする固体撮像装置。
【請求項２】
請求項１に記載の固体撮像装置において、前記光電変換膜は透光性を有する第１の基板上に形成され、前記走査手段は半導体材料からなる第２の基板上に形成されると共に、前記第１の基板と前記第２の基板とが前記電流溶断手段を介して接合されることを特徴とする固体撮像装置。
【請求項３】
請求項１もしくは２に記載の固体撮像装置において、前記走査手段は、前記光電変換膜に印加される電圧レベルに応じた耐圧で形成されることを特徴とする固体撮像装置。
【請求項４】
請求項１乃至３の内の何れかに記載の固体撮像装置において、前記電流溶断手段は、前記走査手段に電気的に接続される画素電極上に形成されるバンプの外周部の一部もしくは全部に沿って形成されることを特徴とする固体撮像装置。
【請求項５】
入射光に応じて信号電荷を生成し蓄積する光電変換膜と、前記光電変換膜に蓄積される信号電荷の読み出しを制御する走査手段とからなる固体撮像装置からの映像信号の読み出しを制御し、光学像を電気信号に変換するカメラ装置において、前記光電変換膜と前記走査手段とが、予め設定された電流で溶断する電流溶断手段を介して接続されることを特徴とするカメラ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置及びそれを用いたカメラ装置に関し、特に、光電変換素子にＨＡＲＰ（Ｈｉｇｈ　Ａｖａｌａｎｃｈｅ　Ｒｕｓｈｉｎｇ　ａｍｏｒｐｈｏｕｓ　Ｐｈｏｔｏｃｏｎｄｕｃｕｔｏｒ）を用いた積層型固体撮像装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来の固体撮像装置として光電変換素子にＨＡＲＰを用いた積層型固体撮像装置は、水平走査を行う水平走査回路と、読み出した信号から雑音を除去する相関ニ重サンプリング回路（ＣＤＳ回路）と、読み出した信号を増幅するラインアンプと、光信号を電気信号に変換する光電変換素子と、垂直走査を行う垂直走査回路とから構成されている。
【０００３】
光電変換素子は、アレイ状に配列された複数の画素から構成されており、各画素毎にＨＡＲＰ膜（光電変換膜）と蓄積ダイオードと垂直画素選択用のトランジスタ（画素トランジスタ）とを有する構成となっている。ＨＡＲＰ膜と蓄積ダイオードとは直列接続される構成となっており、ＨＡＲＰ膜と蓄積ダイオードとの接続位置から取り出された信号線が画素トランジスタのドレイン電極に接続される構成となっている。この画素トランジスタのゲート電極には垂直走査回路が接続されると共に、ソース電極にはＣＤＳ回路が接続される構成となっている。
【０００４】
一方、ＨＡＲＰ膜は、アバランシェ増倍層となるＨＡＲＰ層と、このＨＡＲＰ層の光が入射する側に形成され、正孔の注入を阻止する正孔ブロッキング強化層と、ＨＡＲＰ層を介して正孔ブロッキング強化層と対向配置され、電子の注入を阻止する電子ブロッキング強化層とから形成されている。
【０００５】
このように構成された従来の積層型固体撮像装置では、ＨＡＲＰ膜に入射した光によって発生した正孔が、ＨＡＲＰ膜中でアバランシェ増倍された後、各画素の蓄積ダイオードに流れ込み（電子が再結合によって減少する）、蓄積ダイオードが信号レベルに応じて電位が上昇することとなっている。このとき、走査回路によって選択された画素では、画素トランジスタが導通し、信号線を介して、失われた電子を補うように電流が流れることとなる。この電流（ＨＡＲＰ膜に入射した光の量に相当する電流の信号である）を列ごとに設けたラインアンプで増幅し、ＣＤＳ回路で雑音除去を行った後に出力することで、ＳＮ比の高い信号を得る構成となっている。
【０００６】
ＨＡＲＰ膜を光電変換膜として用いた積層型固体撮像装置で高い信号増倍率を得るためには、光電変換膜中に比較的高い電界を生じさせる必要がある。例えば、アモルファスセレン（ａ−Ｓｅ）を主体とする光電変換膜を使用する場合、この電界は１０８Ｖ／ｍもの電界強度が必要とされる。光電変換膜の膜厚が０．４μｍの場合では、５倍の増倍率を得るために印加する電圧は６０Ｖ程度必要である。
【０００７】
さらには、５倍以上の高い増倍率を得るためには、電荷の走行距離を長くする必要があり光電変換膜のさらなる厚膜化が不可欠となり、この厚膜化に伴い印加電圧はさらに高電圧化する必要がある。例えば、アバランシェ増倍率を６００倍とするためには、光電変換膜の厚さを２５μｍ程度とする必要があり、この膜厚の場合には印加電圧を２５００Ｖとすることが必要とされる。
【０００８】
【発明が解決しようとする課題】
本発明者は、前記従来技術を検討した結果、以下の問題点を見いだした。
光電変換膜としてＨＡＲＰ膜を用いた従来の積層型固体撮像装置では、ＨＡＲＰ膜が阻止型光電変換膜であると共に、電荷のなだれ現象（アバランシェ効果）を利用して信号電荷を増幅する構成となっていたので、画素トランジスタとして高耐圧ＭＯＳトランジスタが必要とされている。さらには、ＨＡＲＰ膜の成膜過程において僅かながらの欠陥が生じることが知られており、画素トランジスタのドレイン入力には、欠陥が生じない場合に比較して高い耐圧が要求されている。
【０００９】
このＨＡＲＰ膜に生じる欠陥の原因としては、ＨＡＲＰ膜を形成するための透光性基板や、ＨＡＲＰ膜に電界を印加するための透光性導電膜に存在する突起や、光電変換膜の蒸着過程で混入する不純物などが考えられているが、その原因を完全に防ぐことは難しい。そのため、従来の積層型固体撮像装置では、ある程度の欠陥がＨＡＲＰ膜に存在しているものとして、走査回路部を設計することが一般的である。
【００１０】
このため、従来の積層型固体撮像素子では、画素トランジスタとしてＤＤＤ構造（Ｄｏｕｂｌｅ　Ｄｉｆｆｕｓｅｄ　Ｄｒａｉｎ）のように、ドレイン側に電界緩和層を配置することによって、ドレイン入力を高耐圧化した高耐圧ＭＯＳトランジスタを用いるのが一般的である。ＤＤＤ構造の高耐圧ＭＯＳトランジスタの耐圧は、電界緩和層の距離と電界緩和層の不純物濃度、正確にはドレイン入力に電圧を印加したときにドレイン拡散層と基板との間に形成される空乏層の幅に依存するものとなっている。
【００１１】
このＤＤＤ構造の高耐圧ＭＯＳトランジスタでは、最高耐圧６０Ｖ程度を得るためには電界緩和層を３μｍとする必要があり、この３μｍの電界緩和層を設けることによって、最高耐圧が通常構造のＭＯＳトランジスタに比較して３倍程度に向上できる。従って、ＤＤＤ構造で耐圧が６０Ｖの高耐圧ＭＯＳトランジスタを用いた積層型固体撮像装置では、バイアス電圧６０Ｖで５倍のアバランシェ増倍率が得られるようにするためには、光電変換膜厚を０．４μｍとする必要があった。
【００１２】
このように、光電変換素子にＨＡＲＰを用いた固体撮像装置では、信号増倍率に影響を与えることとなる光電変換膜への印加電圧が、信号の読み出し用の画素トランジスタの耐圧で制限されてしまう構造となっているので、光電変換膜に印加する電圧を上げることによって信号増倍率を向上させることが出来ないという問題があった。この問題を解決して信号増倍率を向上させるためには、光電変換膜の膜厚を薄くすることにより光電変換膜の電界強度を高くする方法があるが、光電変換膜の膜厚を薄くした場合、膜厚が厚い場合に比べて膜の欠陥が生起しやすくなってしまうという問題があった。また、光電変換膜の膜厚を薄くした場合には、暗電流が増加してしまい消費電力が増大してしまうという問題もあった。
【００１３】
さらには、近年の急速な画像処理技術の進歩に伴い、固体撮像装置にもさらなる高精細化すなわち多画素化が切望されている。しかしながら、更なる多画素化を考える場合、画素ピッチの縮小が必要となるが、それに伴う画素トランジスタの微細化は耐圧の低下を招くこととなる。前述するように、画素トランジスタの耐圧は必然的にドレイン領域と基板との間の空乏層の距離に依存するので、ＤＤＤのような構造のトランジスタで単純に微細化を行った場合には、高耐圧ＭＯＳトランジスタの耐圧を低下させてしまうという問題があった。
【００１４】
本発明は上記問題に鑑みなされたものであり、本発明の目的は、高耐圧の画素トランジスタを用いることなく高い増倍率を得ることが可能な技術を提供することにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１６】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１７】
（１）入射光に応じて信号電荷を生成し蓄積する光電変換膜と、前記光電変換膜に蓄積される信号電荷の読み出しを制御する走査手段とを有する固体撮像装置において、前記光電変換膜と前記走査手段とが、予め設定された電流で溶断する電流溶断手段を介して接続される。
【００１８】
（２）入射光に応じて信号電荷を生成し蓄積する光電変換膜と、前記光電変換膜に蓄積される信号電荷の読み出しを制御する走査手段とからなる固体撮像装置からの映像信号の読み出しを制御し、光学像を電気信号に変換するカメラ装置において、前記光電変換膜と前記走査手段とが、予め設定された電流で溶断する電流溶断手段を介して接続される。
【００１９】
前述した手段によれば、光電変換膜と走査手段とを予め設定された電流で溶断する電流溶断手段を介して接続することによって、光電変換膜の欠陥に伴う走査手段への耐圧以上の高電圧の印加により生じる過電流を防止する構成となっている。すなわち、走査手段の耐圧以下で溶断するように、溶断手段の溶断電流値を設定しておくことによって、光電変換膜の欠陥に伴って走査手段の耐圧以上の高電圧が発生した場合には、この溶断手段が溶断し、走査手段に耐圧以上の電圧が印加されることに起因する過電流を防止することができるので、従来では大面積を費やしていた高耐圧ＭＯＳトランジスタで構成した走査手段を、小面積のトランジスタで形成することが可能となる。さらには、高耐圧ＭＯＳトランジスタの耐圧上限を超える電圧を使用することができる。
【００２０】
これにより、光電変換膜への印加電圧を更に高めることができ、結果として更に高いアバランシェ増倍率を得ることが出来る。その結果として、高感度でなおかつ高精細な固体撮像装置およびこの固体撮像装置を用いたカメラ装置を構成できる。
【００２１】
【発明の実施の形態】
以下、本発明について、発明の実施の形態（実施例）とともに図面を参照して詳細に説明する。
【００２２】
なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２３】
図１は本発明の一実施の形態である固体撮像装置の概略構成を説明するための図である。ただし、図１の（ａ）は本実施の形態の固体撮像装置の全体構成を説明するための図であり、図１の（ｂ）は本実施の形態の固体撮像装置の１画素分の概略構成を説明するための図である。
【００２４】
図１において、１０１は水平走査回路、１０２はＣＤＳ回路、１０３はラインアンプ、１０４は光電変換素子、１０５は画素、１０６は垂直走査回路、１０７はＨＡＲＰ膜（光電変換膜）、１０８は画素トランジスタ、１０９は蓄積ダイオード、１１０はマイクロヒューズを示す。
【００２５】
図１の（ａ）から明らかなように、本実施の形態の固体撮像装置は、水平走査を行う水平走査回路１０１と、読み出した信号から雑音を除去する相関ニ重サンプリング回路であるＣＤＳ回路１０２と、読み出した信号を増幅するラインアンプ１０３と、入射光（光信号）を電気信号に変換する光電変換素子１０４と、垂直走査を行う垂直走査回路１０６とから構成されている。
【００２６】
本実施の形態の光電変換素子１０４は、アレイ状に配列された複数の画素１０５から構成されており、図１の（ｂ）に示すように、各画素１０５毎にＨＡＲＰ膜（光電変換膜）１０７と、蓄積ダイオード１０９と、マイクロヒューズ１１０と、垂直画素選択用のトランジスタである画素トランジスタ１０８とを有する構成となっている。このとき、本実施の形態では、ＨＡＲＰ膜１０７に所望のバイアス電圧を印加するために、ＨＡＲＰ膜１０７の一方が図示しない電源のプラス側に接続される構成となっている。また、ＨＡＲＰ膜１０７の他方は蓄積ダイオード１０９のカソード電極に接続され、蓄積ダイオード１０９のアノード電極がグランドに接続される構成となっている。すなわち、ＨＡＲＰ膜１０７と蓄積ダイオード１０９とは直列接続され、蓄積ダイオード１０９に逆バイアスが印加される構成となっている。
【００２７】
ここで、本実施の形態の光電変換素子１０４では、蓄積ダイオード１０９は、画素トランジスタ１０８のドレイン領域を形成した際に、画素トランジスタを形成する半導体基板と画素トランジスタ１０８のドレイン領域との境界部分に出来るダイオード（寄生ダイオード）である。また、本実施の形態では図示しない透光性基板の上面に透光性導電膜を形成した後に、この透光性導電膜の上面にＨＡＲＰ膜１０７を形成した構成となっている。すなわち、本実施の形態の固体撮像装置は、ＨＡＲＰ膜１０７が形成される透光性基板（第１の基板）と、画素トランジスタ１０８及び蓄積ダイオード１０９がアレイ状に形成される半導体基板（第２の基板）とを接合した構成となっている。なお、光電変換素子１０４の詳細な構造については、後述する。
【００２８】
このように、本実施の形態では、マイクロヒューズ１１０を第１の基板と第２の基板との接合部分に設けることによって、光電変換膜として機能するＨＡＲＰ膜１０７の欠陥に伴う画素トランジスタ１０８の耐圧以上の高電圧が、当該画素トランジスタ１０８のドレイン入力に印加されることに起因するドレイン入力とＨＡＲＰ膜１０７との間の過電流を防止する構成となっている。すなわち、本実施の形態では、画素トランジスタ１０８の耐圧以下で溶断するマイクロヒューズ１１０を介してＨＡＲＰ膜１０７と画素トランジスタ１０８のドレイン入力とを接続する構成となっているので、ＨＡＲＰ膜１０７の欠陥に伴う画素トランジスタ１０８の耐圧以上の高電圧が発生した場合には、このマイクロヒューズ１１０が溶断し、画素トランジスタ１０８のドレイン入力に耐圧以上の電圧が印加されることに起因するドレイン入力とＨＡＲＰ膜１０７との間の過電流を防止する構成となっている。
【００２９】
その結果、画素トランジスタ１０８に高耐圧のＭＯＳトランジスタを用いることなく、通常の耐圧の（高耐圧構造を有しない）ＭＯＳトランジスタすなわちＨＡＲＰ膜１０７に印加するバイアス電圧に適合させたＭＯＳトランジスタを用いることが可能となるので、光電変換素子１０４の画素ピッチを小さくした高精細な固体撮像装置を構成することができる。
【００３０】
図２は本実施の形態の固体撮像装置の光電変換素子の概略構成を説明するための断面図である。ただし、図２に示す光電変換素子は２画素分の断面図であり、図２に示す画素がアレイ状に配列されて光電変換素子１０４を構成している。
【００３１】
図２において、２０１は透光性基板、２０２は透光性導電膜、２０３は正孔ブロッキング強化層、２０４はＨＡＲＰ層、２０５は電子ブロッキング強化層、２０６は光電変換部側画素電極、２０７は走査回路部側画素電極、２０８は走査回路部、２０９は光電変換部、２１０は半導体基板、２１１は絶縁性マイクロバンプを示す。
【００３２】
図２に示すように、本実施の形態の固体撮像装置は、光電変換部２０９と走査回路部２０８とを接合することによって形成された、いわゆるＨＡＲＰ積層型固体撮像装置である。ただし、本実施の形態では、走査回路部側画素電極２０７と光電変換部側画素電極２０６とが、絶縁性マイクロバンプ２１１の外周面に沿って形成したマイクロヒューズ１１０を介して接合される構成となっている。本実施の形態では、マイクロヒューズ１１０として、ビスマスを用いた場合について説明するが、マイクロヒューズ１１０の材料としては、比較的に低融点の金属ならば他の金属材料でもよいことはいうまでもない。
【００３３】
すなわち、周知のガラス基板等からなる透光性基板２０１の上面側に周知のＩＴＯ等からなる透光性導電層２０２が形成されている。この透光性導電層２０２の上面には、正孔の注入を阻止する正孔ブロッキング強化層２０３が形成され、この正孔ブロッキング層２０３の上面にアバランシェ増倍層となるＨＡＲＰ層２０４が形成され、このＨＡＲＰ層２０４の上面に電子ブロッキング強化層２０５が形成されている。また、電子ブロッキング強化層２０５の上面には、光電変換部側画素電極２０６がアレイ状に形成され、光電変換部２０９を構成している。なお、光電変換部２０９は、周知の光電変換部と同じ構成となっている。一方、周知のｐ型のシリコン基板からなる半導体基板２１０に画素トランジスタ１０８となるＭＯＳトランジスタがアレイ状に形成されており、このＭＯＳトランジスタの入力端子に接続して形成された走査回路部側画素電極２０７の上面に、絶縁性マイクロバンプ２１１がそれぞれ形成されている。また、本実施の形態では、絶縁性マイクロバンプ２１１の側面に沿ってマイクロヒューズ１１０が形成され、走査回路部２０８を構成している。このマイクロヒューズ１１０は、一端がアレイ状に形成された走査回路部側画素電極２０７に接続され、他端が光電変換部側画素電極２０６に接続されている。このように、本実施の形態では、マイクロバンプ２１１を支持部材として形成されたマイクロヒューズ１１０を介して、光電変換部２０９と走査回路部２０８を電気的に接続する構成となっている。
【００３４】
このように、本実施の形態の固体撮像装置では、画素トランジスタ１０８をマイクロヒューズ１１０により過電流から保護することが必要条件となるものである。また、画素トランジスタ１０８の破壊は、過大な電圧印加とそれによって流れる過大電流によって起こるので、例えば画素トランジスタの破壊電流が数十ｍＡ以上である場合には、マイクロヒューズ１１０の溶断電流値がそれ以下となるようにマイクロヒューズ１１０を形成することによって、画素トランジスタ１０８の破壊を防止することが可能となる。なお、マイクロヒューズ１１０は、電気回路的に光電変換部２０９と走査回路部２０８とのそれぞれの画素電極の間に挿入されていればよく、光電変換部２０９または走査回路部２０８上に膜状に画素毎に作製するといった方法の他にも、その両者とは異なった基板として作製して組み合わせてもよいことはいうまでもない。
【００３５】
図３は本実施の形態の走査回路部におけるマイクロヒューズの作製方法を説明するための図である。ただし、本実施の形態の走査回路部２０８では、画素トランジスタ１０８は、高耐圧ＭＯＳトランジスタではない通常耐圧のＭＯＳトランジスタである。
【００３６】
まず、図３の（ａ）に示すように、半導体基板２１０に画素トランジスタ１０８をアレイ状に形成し、各画素トランジスタ１０８のドレイン入力に接続される走査回路部側画素電極２０７をそれぞれ形成する。
【００３７】
次に、図３の（ｂ）に示すように、走査回路部側画素電極２０７の上面に、絶縁材料からなる絶縁性マイクロバンプ（以下「バンプ」と略記する）２１１を形成する。このとき、本実施の形態では、バンプ２１１の側面に沿って金属膜を形成するので、バンプ２１１の側面は９０度以下の傾斜角で形成する方が望ましい。このように、側面に傾斜をもったバンプ形状を形成する方法としては、例えば絶縁材料として感光性ポリイミドを用いる場合には、１）フォトリソ工程によりパターンニングする際にフォーカスをずらす方法、２）熱工程で形状を変化させる方法、３）酸素プラズマを用いてエッチングする方法等がある。また、バンプ２１１の側面に形成する金属膜は、バンプ２１１が形成される走査回路部側画素電極２０７と電気的に接続する構成となるので、バンプ２１１は走査回路部側画素電極２０７の上面の一部領域に形成される。
【００３８】
次に、図３の（ｃ）に示すように、マイクロヒューズ１１０となる金属膜を形成するための領域以外をカバーするように、レジスト膜３０１をパターンニングする。このときのレジスト膜３０１の断面形状は、逆テーパになる方が望ましく、リフトオフ専用のレジストを使用するのが好適である。
【００３９】
次に、図３の（ｄ）に示すように、マイクロヒューズ１１０となる金属膜３０２をスパッタ、もしくは蒸着により形成する。ただし、スパッタにより形成する場合には、後のリフトオフ工程を考えると、金属膜３０１の膜厚は１５０ｎｍ以下とするのが好適である。一方、蒸着で形成する場合には、この限りではない。また、マイクロヒューズ１１０となる金属膜３０２には、Ｉｎ（インジウム）、Ｂｉ（ビスマス）、Ｓｎ（スズ）等の低融点金属、及びその合金等が好適である。
【００４０】
この後に、図３の（ｅ）に示すように、リフトオフによりマイクロヒューズ１１０の形状を得る。
【００４１】
以上の説明は、リフトオフ法によるマイクロヒューズ１１０となる金属膜の形成方法の説明であり、イオンエッチング法等の手法を用いた場合であっても、マイクロヒューズ１１０を形成可能なことはいうまでもない。
【００４２】
図４は本実施の形態のマイクロヒューズの溶断電流特性を説明するための図であり、横軸がヒューズ膜厚を、縦軸が溶断電流を示す。
【００４３】
図４から明らかなように、マイクロヒューズ材料として、ビスマスを用いた場合には、溶断電流はマイクロヒューズ１１０の断面積に比例することが明らかである。また、溶断電流値は、画素トランジスタ１０８の破壊を防ぐために必要な電流値（数ｍＡ）が得られており、この電流値はマイクロヒューズ１１０の膜厚と幅とを適宜に選択することで、任意の値に設定できることが明らかである。従って、光電変換部２０９を構成するＨＡＲＰ膜１０７に印加する電圧値に応じて、適宜断面積を設定することによって、ＨＡＲＰ膜１０７に印加する電圧値を異なる電圧値とした場合であっても、画素トランジスタ１０８の破壊を防止することが可能となる。
【００４４】
図５は本実施の形態のマイクロヒューズを備えた画素トランジスタの電流電圧特性を示した図である。ただし、マイクロヒューズ１１０は、幅が１２μｍ、膜厚が１０ｎｍで形成し、画素トランジスタ１０８のドレインに接続し、電圧を加えて、画素トランジスタ１０８の負荷試験を行ったときの電流電圧特性を示したグラフである。
【００４５】
図５から明らかなように、この負荷試験では、ドレイン電圧４８Ｖの時に、ほぼ設計した溶断電流値（ドレイン電流０．８ｍＡ）で、マイクロヒューズが溶断することが確認できた。
【００４６】
図６は本実施の形態の画素トランジスタの負荷試験前後における電流電圧特性を示した図である。ただし、図６は図中の回路図に示すように、マイクロヒューズ１１０の入力側となる測定点Ａと、画素トランジスタ１０８のドレイン入力となる測定点Ｂとにおける負荷試験前後における電流電圧特性を示した図である。
【００４７】
図６から明らかなように、負荷試験後ではマイクロヒューズ１１０の溶断により電流が遮断されていることと（測定点Ａ・負荷試験後を参照）、負荷試験前後の画素トランジスタ１０８自体の特性は変化しないということ（測定点Ｂ・負荷試験前、測定点Ｂ・負荷試験後を参照）が確認できる。この結果から、マイクロヒューズ１１０が積層型固体撮像装置を構成する画素トランジスタ１０８を保護し、破壊を防ぐ技術として有効に機能することが確認できる。
【００４８】
従って、本発明の適用により、光電変換部２０９を構成するＨＡＲＰ膜１０７の何れかのごく一部に欠略が生じた場合であっても、欠陥が生じた画素を構成するマイクロヒューズ１１０が溶断することによって、欠陥部分と走査回路部２０８とが電気的に分離され、固体撮像装置としての動作が維持される。
【００４９】
以上に詳しく説明したように、本実施の形態の固体撮像装置では、固体撮像素子の画素トランジスタ１０８として、従来では大面積を費やしていた高耐圧ＭＯＳトランジスタの代わりに、小面積のトランジスタを使用することができる。加えて、高耐圧ＭＯＳトランジスタの耐圧上限を超える電圧を使用することができる。
【００５０】
これにより、光電変換部２０９への印加電圧を更に高めることができ、結果として更に高いアバランシェ増倍率を得ることが出来る。その結果として、高感度でなおかつ高精細な固体撮像装置およびこの固体撮像装置を用いたカメラ装置を構成できる。
【００５１】
以上、本発明者によってなされた発明を、前記発明の実施の形態に基づき具体的に説明したが、本発明は、前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００５２】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
【００５３】
（１）光電変換部を構成するＨＡＲＰ膜の何れかのごく一部に欠略が生じた場合であっても、欠陥が生じた画素を構成するマイクロヒューズが溶断することによって、欠陥部分と走査回路部とが電気的に分離され、固体撮像装置としての動作が維持されるので、固体撮像素子の画素トランジスタとして、従来では大面積を費やしていた高耐圧ＭＯＳトランジスタの代わりに、小面積のトランジスタを使用することができる。
【００５４】
（２）光電変換部を構成するＨＡＲＰ膜に印加する電圧に画素トランジスタの耐圧を設定することができるので、高耐圧ＭＯＳトランジスタの耐圧上限を超える電圧を使用することができる。
【００５５】
（３）高耐圧ＭＯＳトランジスタの耐圧上限を超える電圧を使用することができるので、光電変換部への印加電圧を更に高めることができ、更に高いアバランシェ増倍率を得ることができる。
【００５６】
（４）光電変換部への印加電圧を更に高めることができ、更に高いアバランシェ増倍率を得ることができるので、高感度でなおかつ高精細な固体撮像装置およびこの固体撮像装置を用いたカメラ装置を構成できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である固体撮像装置の概略構成を説明するための図である。
【図２】本実施の形態の固体撮像装置の光電変換素子の概略構成を説明するための断面図である。
【図３】本実施の形態の走査回路部におけるマイクロヒューズの作製方法を説明するための図である。
【図４】本実施の形態のマイクロヒューズの溶断電流特性を説明するための図である。
【図５】本実施の形態のマイクロヒューズを備えた画素トランジスタの電流電圧特性を示した図である。
【図６】本実施の形態の画素トランジスタの負荷試験前後における電流電圧特性を示した図である。
【符号の説明】
１０１…水平走査回路　　　　　　　　１０２…ＣＤＳ回路
１０３…ラインアンプ　　　　　　　　１０４…光電変換素子
１０５…画素　　　　　　　　　　　　１０６…垂直走査回路
１０７…ＨＡＲＰ膜　　　　　　　　　１０８…画素トランジスタ
１０９…蓄積ダイオード　　　　　　　１１０…マイクロヒューズ
２０１…透光性基板　　　　　　　　　２０２…透光性導電膜
２０３…正孔ブロッキング強化層　　　２０４…ＨＡＲＰ層
２０５…電子ブロッキング強化層　　　２０６…光電変換部側画素電極
２０７…走査回路部側画素電極　　　　２０８…走査回路部
２０９…光電変換部　　　　　　　　　２１０…半導体基板
２１１…絶縁性マイクロバンプ
【図１】
2004014673.tif 000003
【図２】
2004014673.tif 000004
【図３】
2004014673.tif 000005
【図４】
2004014673.tif 000006
【図５】
2004014673.tif 000007
【図６】
2004014673.tif 000008