(57)【要約】　　　（修正有）【課題】ＹＩＧ発振器を使用したＰＬＬ回路において、ＰＬＬロック後の位相比較回路の動作状態が安定な状態を維持することが可能なＰＬＬ引き込み回路を提供する。【解決手段】主同調制御電流（ａ）及びＦＭ変調微小制御電流（ｂ）によって発生された磁界がＹＩＧ単結晶球に与えられるＹＩＧ発振器１と、該ＹＩＧ発振器の出力信号（ｃ）をサンプリングする周波数変換回路２を備え、前記周波数変換回路の出力信号と基準周波数信号の与えられる位相検波回路３の出力を前記ＦＭ変調微小制御電流とするＰＬＬ回路の周波数引き込み回路において、前記周波数変換回路の出力信号と基準周波数信号の与えられる周波数位相検波回路６と、前記周波数位相検波回路の検波出力を前記ＦＭ変調微小制御電流に重畳するスイープ回路７とを含み、ＹＩＧ発振器の出力周波数がＰＬＬ回路のロック周波数範囲になった際に、前記スイープ回路を停止させるＰＬＬ周波数引き込み回路。【選択図】　　図１
2004015745.tif 000002
【特許請求の範囲】
【請求項１】
主同調制御電流及びＦＭ変調微小制御電流によって発生された磁界がＹＩＧ単結晶球に与えられるＹＩＧ発振器と、該ＹＩＧ発振器の出力信号をサンプリングする周波数変換回路を備え、前記周波数変換回路の出力信号と基準周波数信号の与えられる位相検波回路の出力を前記ＦＭ変調微小制御電流とするＰＬＬ回路の周波数引き込み回路において、
前記周波数変換回路の出力信号と基準周波数信号の与えられる周波数位相検波回路と、
前記周波数位相検波回路の検波出力を前記ＦＭ変調微小制御電流に重畳するスイープ回路と、
を含み、ＹＩＧ発振器の出力周波数がＰＬＬ回路のロック周波数範囲になった際に、前記スイープ回路を停止させることを特徴とするＰＬＬ周波数引き込み回路。
【請求項２】
前記スイープ回路は、前記周波数位相検波器の検波出力でクロック信号をサンプリングしてカウントするカウンタ回路を含むことを特徴とする請求項１に記載のＰＬＬ周波数引き込み回路。
【請求項３】
前記スイープ回路におけるカウンタ回路のカウント値を、ＹＩＧ発振器の固有の状態信号として記録する状態モニタ手段を含むことを特徴とする請求項２に記載のＰＬＬ周波数引き込み回路。
【請求項４】
主同調制御電流及びＦＭ変調微小制御電流によって発生された磁界がＹＩＧ単結晶球に与えられるＹＩＧ発振器と、該ＹＩＧ発振器の出力信号をサンプリングする周波数変換回路を備え、前記周波数変換回路の出力信号と基準周波数信号の与えられる位相検波回路の出力を前記ＦＭ変調微小制御電流とするＰＬＬ回路の周波数引き込み方法において、
前記ＰＬＬ回路のＰＬＬ動作スタート時に、前記周波数変換回路の出力信号と基準周波数信号の与えられる周波数位相検波回路の検波出力をスイープ回路を介して前記ＦＭ変調微小制御電流に重畳するステップと、
前記ＹＩＧ発振器の出力周波数がＰＬＬ回路のロック周波数範囲になった際に、前記スイープ回路を停止させるステップと、
を含むことを特徴とするＰＬＬ周波数引き込み方法。
【請求項５】
請求項４に記載のＰＬＬ周波数引き込み方法において、
前記スイープ回路におけるカウント値を、ＹＩＧ発振器の固有の状態信号として記録するステップと、
を含むことを特徴とする請求項４に記載のＰＬＬ周波数引き込み方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＹＩＧ発振器及びサンプリング信号を使用したＰＬＬ回路におけるＰＬＬ周波数の引込みい関する。
【０００２】
【従来の技術】
ＹＩＧ（Ｙｔｔｒｉｍ　Ｉｒｏｎ　Ｇａｒｎｅｔ）発振器は、ＹＩＧ（イットリウムー鉄ーガーネット）単結晶球を共振器として使用する共振回路であって、その原理図を図３に示す。図３において、３１は電磁石３２の磁界中に設置されたＹＩＧ単結晶球であって、主同調制御電流（ａ）及びＦＭ変調微小制御電流（ｂ）によって発生される磁界を制御することによって、発振トランジスタ３３からパワーアンプ回路３４を介してＲＦ出力端子３５から出力される出力信号（ｃ）の周波数を可変することができる。
【０００３】
このＹＩＧ発振器は、ＹＩＧ単結晶球に与える磁界を変化させることによって、広範囲に発振周波数を変化させることが可能である。
また、このＹＩＧ発振器は、電磁石で磁界を発生するので電気的な制御が容易であると共に、高速繰り返し応答も良好で、オクターブ或いは、それ以上の広帯域に亘る発振においても駆動電流に対する直線性が優れているというメリットを有している。
その反面、電磁石に印加する大電流の電源を必要とすると共に、安定な定電流制御を行わないと発振周波数がふらつくというデメリットも有している。
【０００４】
次に、従来のＹＩＧ（Ｙｔｔｒｉｍ　Ｉｒｏｎ　Ｇａｒｎｅｔ）発振器及びサンプリング信号を使用したＰＬＬ（Ｐｈａｓｅ　　Ｌｏｃｋｅｄ　　Ｌｏｏｐ）回路（位相同期回路）を図２を用いて説明する。
図２おいて、２１はＹＩＧ発振器であって、制御信号（プリチューン周波数設定）をデジタル・アナログ変換器（ＤＡＣ）２５を介してアナログ信号にされた主同調制御電流（Ｔｕｎｅ）（ａ）とＦＭ変調微小制御電流（ＦＭ）（ｂ）によって、ＹＩＧ発振器２１を構成するＹＩＧ単結晶球に与えられる磁界が形成され、磁界の大きさに応じた発振周波数の出力（ｃ）が得られる。
【０００５】
ＹＩＧ発振器２１の出力は、サンプリング回路２２でサンプリング信号によってサンプリングされて基準周波数と位相比較回路（ＥＸ−ＯＲ）２３で比較され、その差信号をローパスフィルタ（ＬＰＦ）２４を介して前記ＦＭ変調微小制御電流（ＦＭ）（ｂ）としてＹＩＧ発振器２１に与えられる。
なお、位相比較回路２３としては、排他的論理和（Ｅｘｃｌｕｖｅ　　ＯＲ）回路によってによって構成されて基準信号とサンプリングされた発振周波数信号の位相の比較を行うことも可能である。
【０００６】
【発明が解決しようとする課題】
図２のＰＬＬ回路において、ＰＬＬ周波数の引き込みを実行するためには、ＰＬＬループのロックインレンジ内にＹＩＧ発振周波数をもってくるために、主同調制御信号（Ｔｕｎｅ）を設定する印加電流制御回路（図示せず）として高精度のものが必要とされる。
また、ＰＬＬロック後においても、位相比較回路（ＰＤ）２３が安定な動作状態を維持できないという問題があった。
【０００７】
本発明の課題
（目的）は、ＹＩＧ発振器及びサンプリング信号を使用したＰＬＬ回路において、ＹＩＧ発振器の固体差や温度ドリフトによる発振周波数特性に偏差が生じる場合でも、ＹＩＧ単結晶球に与える磁界の発生用ための主同調制御信号の印加電流制御回路として高精度の回路を必要とせずに、且つ、ＰＬＬロック後の位相比較回路の動作状態が安定な状態を維持することが可能なＰＬＬ引き込み回路を提供することにある。
【０００８】
【課題を解決するための手段】
前記課題を解決するために、主同調制御電流及びＦＭ変調微小制御電流によって発生された磁界がＹＩＧ単結晶球に与えられるＹＩＧ発振器と、該ＹＩＧ発振器の出力信号をサンプリングする周波数変換回路を備え、前記周波数変換回路の出力信号と基準周波数信号の与えられる位相検波回路の出力を前記ＦＭ変調微小制御電流とするＰＬＬ回路の周波数引き込み回路において、
前記周波数変換回路の出力信号と基準周波数信号の与えられる周波数位相検波回路と、前記周波数位相検波回路の検波出力を前記ＦＭ変調微小制御電流に重畳するスイープ回路とを含み、ＹＩＧ発振器の出力周波数がＰＬＬ回路のロック周波数範囲になった際に、前記スイープ回路を停止させる。（請求項１）
【０００９】
また、前記スイープ回路は、前記周波数位相検波器の検波出力でクロック信号をサンプリングしてカウントするカウンタ回路を含む構成とする。（請求項２）また、前記スイープ回路におけるカウンタ回路のカウント値を、ＹＩＧ発振器の固有の状態信号として記録する状態モニタ手段を含む構成とする。（請求項３）
【００１０】
また、主同調制御電流及びＦＭ変調微小制御電流によって発生された磁界がＹＩＧ単結晶球に与えられるＹＩＧ発振器と、該ＹＩＧ発振器の出力信号をサンプリングする周波数変換回路を備え、前記周波数変換回路の出力信号と基準周波数信号の与えられる位相検波回路の出力を前記ＦＭ変調微小制御電流とするＰＬＬ回路の周波数引き込み方法において、
前記ＰＬＬ回路のＰＬＬ動作スタート時に、前記周波数変換回路の出力信号と基準周波数信号の与えられる周波数位相検波回路の検波出力をスイープ回路を介して前記ＦＭ変調微小制御電流に重畳するステップと、前記ＹＩＧ発振器の出力周波数がＰＬＬ回路のロック周波数範囲になった際に、前記スイープ回路を停止させるステップとでＰＬＬ周波数引き込みを実行する。（請求項４）
また、請求項４に記載のＰＬＬ周波数引き込み方法において、
前記スイープ回路におけるカウント値を、ＹＩＧ発振器の固有の状態信号として記録するステップにより、ＹＩＧ発振器の固体差や温度ドリフトによる発振周波数特性の偏差に応じたＰＬＬ周波数引き込みを実行する。（請求項５）
【００１１】
【発明の実施の形態】
次に、本発明の第１の実施の形態である、ＹＩＧ発振器及びサンプリング信号を使用したＰＬＬ回路（位相同期回路）を図１を用いて説明する。
図１おいて、１はＹＩＧ発振器であって、制御部９によって与えられる制御信号（プリチューン周波数設定）（ｅ）をデジタル・アナログ変換器（ＤＡＣ）５を介してアナログ信号にされた主同調制御電流（Ｔｕｎｅ）（ａ）とＦＭ変調微小制御電流（ＦＭ）（ｂ）によって、ＹＩＧ発振器２１を構成するＹＩＧ単結晶球に与えられる磁界が形成され、磁界の大きさに応じた発振周波数の出力（ｃ）が得られる。
【００１２】
ＹＩＧ発振器１の出力（ｃ）は、周波数変換回路（サンプラー又はミキサー）２でサンプリング信号（基準周波数２）（ｆ）によってサンプリングされて基準周波数（ｄ）と位相比較回路３で比較され、その差信号をローパスフィルタ（ＬＰＦ）４を介して前記ＦＭ変調微小制御電流（ＦＭ）（ｂ）としてＹＩＧ発振器２１に与えられる点は、図２の従来のＰＬＬ回路と同様である。
本発明では、ＹＩＧ発振器１の出力を周波数変換回路２でサンプリング信号によってサンプリングした信号と、基準周波数とを周波数位相検波器（ＦＰＤ）６に与えて、その出力信号をスイープ回路７を介して前記ローパスフィルタの出力に加算器８で加算して、ＦＭ変調微小制御電流（ＦＭ）（ｂ）として与える構成とする。
【００１３】
この構成により、ＰＬＬ周波数引き込み時に、ロックインレンジ付近の周波数までＹＩＧ発振器の発振周波数をスイープさせ、ロックイン周波数範囲内になった時にスイープ動作を停止させる。
スイープ回路のスイープ動作を停止することによって、停止時のスイープ電圧を保持するので、ＹＩＧ発振器の温度ドリフト等で制御電流に対する発進周波数の関係が変化しても位相検波器（ＰＤ）が安定な動作を持続することができる。
【００１４】
ここでいう位相検波器（ＰＤ）の安定な状態とは、位相検波器（ＰＤ）の動作範囲の中心に近い点（具体的には、位相検波器（ＰＤ）の出力は計のヂューティ比が５０％付近）を示す。
この状態でＰＬＬのロックが掛かると、ロック後にＹＩＧ発振器の温度ドリフトが生じた場合でも、位相検波器（ＰＤ）のヂューティ比が変化することによって吸収できる。
【００１５】
もし、初期値が５０％から大きく外れた状態でＰＬＬのロックが掛かるとＴＩＧ発振器の温度ドリフトによって、ヂューティ比が０〜１００％の範囲外に外れてしまい、ＰＬＬ動作の継続が不可能になる。
【００１６】
このようなＰＬＬ周波数引き込みを行うことによって、ＹＩＧ単結晶球に与える磁界の発生用ための主同調制御信号の印加電流制御回路として高精度の回路を必要とせずに、且つ、ＰＬＬロック後の位相比較回路の動作状態が安定な状態を維持することが可能なＰＬＬ引き込み回路が得られる。
【００１７】
また、図４は、本発明の別の実施の形態を示す図である。
図４おいて、１はＹＩＧ発振器であって、制御部９によって与えられる制御信号（プリチューン周波数設定）（ｅ）をデジタル・アナログ変換器（ＤＡＣ）５を介してアナログ信号にされた主同調制御電流（Ｔｕｎｅ）（ａ）とＦＭ変調微小制御電流（ＦＭ）（ｂ）によって、ＹＩＧ発振器２１を構成するＹＩＧ単結晶球に与えられる磁界が形成され、磁界の大きさに応じた発振周波数の出力（ｃ）が得られる。
【００１８】
ＹＩＧ発振器１の出力（ｃ）は、周波数変換回路（サンプラー又はミキサー）２でサンプリング信号（基準周波数２）（ｆ）によってサンプリングされて基準周波数（ｄ）と位相比較回路３で比較され、その差信号をローパスフィルタ（ＬＰＦ）４を介して前記ＦＭ変調微小制御電流（ＦＭ）（ｂ）としてＹＩＧ発振器２１に与え、ＹＩＧ発振器１の出力を周波数変換回路２でサンプリング信号によってサンプリングした信号と、基準周波数とを周波数位相検波器（ＦＰＤ）６に与えて、その出力信号をスイープ回路７を介して前記ローパスフィルタの出力に加算器８で加算して、ＦＭ変調微小制御電流（ＦＭ）（ｂ）として与える構成は、図１の第１の実施の形態のＰＬＬ回路と同様である。
【００１９】
図４に用いられるスイープ回路７の例を図５に示す。
スイープ回路は、周波数位相検波回路（ＦＰＤ）の出力を整形回路５−１で整形した出力によってクロック回路５−２からのクロック出力をスイッチ５−３でスイッチングして得た信号をカウンタ回路５−４でカウントする。
このカウンタ回路５−４の出力はデジタルーアナログ変換回路５−６でアナログ信号に変換されて、スイープ回路の出力として、加算器８に印加される。
【００２０】
また、このスイープ回路には、カウンタ回路５−４のカウント出力をカウント値モニタとして取出すことが可能に構成されている。
第２の実施の形態では、このスイープ回路のカウンタ回路５−４のカウント値を状態も似た信号（ｇ）として制御部９に与えて、ＹＩＧ発振器１の固体差や温度ドリフトに関するデータとして、蓄積しておくことによって、ＰＬＬ動作のスタート時に、当該ＹＩＧ発振器の特性に応じたより正確な制御信号を出力することが可能になる。
【００２１】
【発明の効果】
請求項１に記載の発明では、主同調制御電流及びＦＭ変調微小制御電流によって発生された磁界がＹＩＧ単結晶球に与えられるＹＩＧ発振器と、該ＹＩＧ発振器の出力信号をサンプリングする周波数変換回路を備え、前記周波数変換回路の出力信号と基準周波数信号の与えられる位相検波回路の出力を前記ＦＭ変調微小制御電流とするＰＬＬ回路の周波数引き込み回路において、
前記周波数変換回路の出力信号と基準周波数信号の与えられる周波数位相検波回路と、前記周波数位相検波回路の検波出力を前記ＦＭ変調微小制御電流に重畳するスイープ回路とを含み、ＹＩＧ発振器の出力周波数がＰＬＬ回路のロック周波数範囲になった際に、前記スイープ回路を停止させることによって、ＹＩＧ単結晶球に与える磁界の発生用ための主同調制御信号の印加電流制御回路として高精度の回路を必要とせずに、且つ、ＰＬＬロック後の位相比較回路の動作状態が安定な状態を維持することが可能になる。
【００２２】
また、請求項２及び３に記載の発明では、前記スイープ回路は、前記周波数位相検波器の検波出力でクロック信号をサンプリングしてカウントするカウンタ回路を含む構成とし、前記スイープ回路におけるカウンタ回路のカウント値を、ＹＩＧ発振器の固有の状態信号として記録する状態モニタ手段を含むことによって、ＹＩＧ発振器毎の制御電流の最適値を取得できる。
【００２３】
また、請求項４に記載の発明では、主同調制御電流及びＦＭ変調微小制御電流によって発生された磁界がＹＩＧ単結晶球に与えられるＹＩＧ発振器と、該ＹＩＧ発振器の出力信号をサンプリングする周波数変換回路を備え、前記周波数変換回路の出力信号と基準周波数信号の与えられる位相検波回路の出力を前記ＦＭ変調微小制御電流とするＰＬＬ回路の周波数引き込み方法において、
前記ＰＬＬ回路のＰＬＬ動作スタート時に、前記周波数変換回路の出力信号と基準周波数信号の与えられる周波数位相検波回路の検波出力をスイープ回路を介して前記ＦＭ変調微小制御電流に重畳するステップと、前記ＹＩＧ発振器の出力周波数がＰＬＬ回路のロック周波数範囲になった際に、前記スイープ回路を停止させるステップとでＹＩＧ単結晶球に与える磁界の発生用ための主同調制御信号の印加電流制御回路として高精度の回路を必要とせずに、且つ、ＰＬＬロック後の位相比較回路の動作状態が安定な状態を維持できる。
【００２４】
また、請求項５に記載の発明では、請求項４に記載のＰＬＬ周波数引き込み方法において、前記スイープ回路におけるカウント値を、ＹＩＧ発振器の固有の状態信号として記録するステップにより、ＹＩＧ発振器の固体差や温度ドリフトによる発振周波数特性の偏差に応じたＰＬＬ周波数引き込みを実行することによって、ＹＩＧ発振器の固体差や温度ドリフトによる発振周波数特性の偏差に応じた制御電流の最適値を取得できる。
【図面の簡単な説明】
【図１】本発明のＹＩＧ発振器及びサンプリング信号を使用した第１のＰＬＬ回路の構成を示す図である。
【図２】従来のＹＩＧ発振器及びサンプリング信号を使用したＰＬＬ回路の構成を示す図である。
【図３】ＹＩＧ発振器の原理を説明するための図である。
【図４】本発明のＹＩＧ発振器及びサンプリング信号を使用した第２ＰＬＬ回路の構成を示す図である。
【図５】スイープ回路の構成例を示す図である。
【符号の説明】
１　　ＹＩＧ発振器
２　　周波数変換器（サンプラー又はミキサー）
３　　位相検波器（ＰＤ）
４　　ローパスフィルタ（ＬＰＦ）
５　　デジタルーアナログ変換器（ＤＡＣ）
６　　周波数位相検波器（ＦＰＤ）
７　　スイープ回路
８　　加算器
９　　制御部
ａ　　主同調制御電流
ｂ　　ＦＭ変調微小制御電流
ｃ　　ＹＩＧ発振器出力
ｄ　　基準周波数
ｅ　　制御信号
ｆ　　サンプリング信号（基準周波数２）
ｇ　　状態モニタ信号
【図１】
2004015745.tif 000003
【図２】
2004015745.tif 000004
【図３】
2004015745.tif 000005
【図４】
2004015745.tif 000006
【図５】
2004015745.tif 000007