(57)【要約】【課題】ＦＰＧＡまたはＣＰＬＤ内の論理回路の属性情報を容易に把握できるようにする回路基板および基板機能管理方法を提供する。【解決手段】ＦＰＧＡまたはＣＰＬＤ等の内部に、レビジョン情報を出力するレビジョン管理回路２８４を書き込み、同一の回路基板上に設けられたＬＥＤ２４２と接続させる。このＬＥＤ２４２は、レビジョン管理回路２８４から入力された信号に応じて点灯または消灯し、論理回路のレビジョンを発光信号で表示する。【選択図】          図２
2004319936.tif 000002
【特許請求の範囲】
【請求項１】
設定された回路機能を実現する機能実現手段と、
前記設定された機能の属性を表示する属性表示手段と
を有する回路基板。
【請求項２】
外部から設定された回路機能を実現する機能実現手段と、
前記設定の正常終了を通知する通知手段と
を有する回路基板。
【請求項３】
設定された回路機能を実現し、
前記設定された機能の属性を表示する
基板機能管理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、設定に応じて回路機能を実現する回路基板、および、この回路基板に設定された回路機能の属性を管理する基板機能管理方法に関する。
【０００２】
【従来の技術】
例えば、特許文献１は、プリント回路基板に搭載されたＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）の中に、レビジョン情報などの来歴情報を論理記述し、その来歴情報をＣＰＵから読み出す方法を開示している。
【０００３】
【特許文献１】
特開２００１−２４４６０８号公報
【０００４】
【発明が解決しようとする課題】
本発明は、上述した背景からなされたものであり、設定された回路機能の属性の把握を容易にする回路基板および基板機能管理方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
［回路基板］
上記目的を達成するために、本発明にかかる回路基板は、設定された回路機能を実現する機能実現手段と、前記設定された機能の属性を表示する属性表示手段とを有する。
【０００６】
また、本発明にかかる回路基板は、外部から設定された回路機能を実現する機能実現手段と、前記設定の正常終了を通知する通知手段とを有する。
【０００７】
［基板機能管理方法］
また、本発明にかかる基板機能管理方法は、設定された回路機能を実現し、前記設定された機能の属性を表示する。
【０００８】
【発明の実施の形態】
［背景］
まず、本発明の理解を助けるために、本発明がなされるに至った背景を説明する。
論理回路を変更自在に構成する回路構成素子としては、ＣＰＬＤ（Ｃｏｍｐｌｅｘ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）またはＦＰＧＡなどのプログラマブルロジックデバイス（以下、ＰＬＤ）がある。
これらのＰＬＤは、半導体素子であり、外部から回路データを読み込んで論理回路を構成（コンフィグレーション）し、回路データに応じた回路機能を実現することができる。
ＰＬＤのコンフィグレーションの方法としては、ＲＯＭから回路データを読み込む方法、または、ＬＡＮなどを介した遠隔操作により回路データを書き込む方法などがあり、容易にＰＬＤの回路機能を変更できる。
【０００９】
しかし、このように回路機能の変更が容易であると、回路機能の変更情報をどのように管理するかが問題となる。
例えば、誤って古いバージョンの回路データがＰＬＤに書き込まれると、このＰＬＤが他の素子とのバージョン不整合により動作不良を起こす場合もある。
このような場合に、ＰＬＤ内部の回路機能の変更情報が適切に管理されていないと、動作不良の原因調査に多大な時間を費やすこととなる。
【００１０】
このような問題に対して、ＰＬＤの上面又は近傍に、レビジョン情報（変更情報）が印刷されたシールを貼って、ＰＬＤ内の回路機能を管理する方法もあるが、上記のように遠隔操作により回路データが書き込まれて、回路機能が変更される場合に適切な対応が困難であった。
また、シールによる管理方法を採用した場合に、シールが剥がれてレビジョン情報の管理ができなくなるという不具合もあった。
【００１１】
以下に示す本発明の実施形態によれば、上記不具合を解消し、回路機能の属性管理を容易にすることができる。
【００１２】
［第１実施形態］
図１は、本発明にかかる基板機能管理方法が適応される第１の回路基板２０のハードウェア構成を例示する図である。
図１に例示するように、回路基板２０（回路基板）は、ＣＰＵ２００、メモリ２１０、ＦＰＧＡ２６０（機能実現手段）および発光装置２４０（属性表示手段）から構成される。
ＣＰＵ２００、メモリ２１０およびＦＰＧＡ２６０は、データバス２５０を介して互いに接続している。
また、発光装置２４０は、ＦＰＧＡ２６０に接続している。
【００１３】
ＣＰＵ２００は、中央演算装置であり、回路基板２０におけるメインコントローラとして機能する。
ＣＰＵ２００は、例えば、ＦＰＧＡ２６０のコンフィグレーションのコントローラとして機能し、メモリ２１０内の回路データを用いてＦＰＧＡ２６０のコンフィグレーションを行う。
メモリ２１０は、書込み可能な不揮発性メモリ（ＥＥＰＲＯＭなど）であり、ＦＰＧＡ２６０に出力する回路データなどを記憶する。
【００１４】
ＦＰＧＡ２６０は、変更自在に論理回路を構成する半導体素子であり、入出力回路２７０、可変ロジック回路２８０およびコンフィグ管理回路２９０を有する。
入出力回路２７０は、各種規格に適合するように入出力信号を変換し、他の構成ユニット（ＣＰＵ２００、メモリ２１０および発光装置２４０など）とのデータの入出力を実現する。
可変ロジック回路２８０は、例えば、ＳＲＡＭなどで構成された可変論理回路であり、メモリ２１０から読み込まれた回路データに応じて、電気的に論理回路を設定し、設定された論理回路により回路機能を実現する。
コンフィグ管理回路２９０は、コンフィグレーション（回路機能の設定）が正常に完了したか否かを管理する回路であり、例えば、可変ロジック回路２８０に読み込まれた回路データのフレームをＣＲＣなどでチェックし、異常を検知した場合に、ＣＯＮＦＩＧ＿ＥＲＲ信号を出力する。
また、コンフィグ管理回路２９０は、正常に全ての回路データが可変ロジック回路２８０に書き込まれた場合に、ＣＯＮＦＩＧ＿ＤＯＮＥ信号を出力する。
なお、本例の場合、電源がオフになると、ＦＰＧＡ２６０内の論理回路が消えてしまうので、ＦＰＧＡ２６０は、電源が投入されるたびに、メモリ２１０から回路データを読み込んで、可変ロジック回路２８０内の論理回路を再設定する。
【００１５】
発光装置２４０は、例えば、ＬＥＤ（発光ダイオード）２４２などを有する発光手段であり、ＦＰＧＡ２６０に設定されている回路機能の属性を示す発光信号を出力する。
ここで、回路機能の属性とは、例えば、論理回路のバージョン情報、回路データのレビジョン情報、回路データの識別情報、または、論理回路の更新回数などである。
本例の発光装置２４０は、ＦＰＧＡ２６０により構成されている論理回路のレビジョン情報、すなわち、回路データのレビジョン情報を２進数で示すように、複数のＬＥＤ２４２をそれぞれ点灯または消灯させる。
【００１６】
［レビジョン情報の発光報知］
図２は、「レビジョン１」の論理回路が構成されている場合の発光装置２４０の点灯状態を例示する図である。
また、図３は、「レビジョン２」の論理回路が構成されている場合の発光装置２４０の点灯状態を例示する図である。
【００１７】
図２に例示するように、ＦＰＧＡ２６０に回路データが書き込まれると、可変ロジック回路２８０内に、回路機能を実現する機能回路２８２と、回路データのレビジョン情報を保持するレビジョン管理回路２８４（属性記憶手段）とが構成される。
レビジョン管理回路２８４は、レビジョン情報が書き込まれるレジスタであり、本例の場合、４つの出力バッファ２８５に接続される。
これらの各出力バッファ２８５には、２進数表現でレビジョン情報（本例では「１」）を示すように、レビジョン管理回路２８４からＬレベル（Ｌｏｗ）またはＨレベル（Ｈｉｇｈ）の信号が入力される。
【００１８】
本例の発光装置２４０は、４つのＬＥＤ２４２ａ〜２４２ｄを有し、これらのＬＥＤ２４２それぞれは、入出力回路２７０（図１）を介して、各出力バッファ２８５に接続されている。
そして、各ＬＥＤ２４２は、レビジョン管理回路２８４により設定された信号に応じて点灯または消灯する。
本例の場合、レビジョン管理回路２８４は、２進数表現で「１」を示す位置のＬＥＤ、すなわち、ＬＥＤ２４２ａにのみＨレベル（Ｈｉｇｈ）を出力する。
ＬＥＤ２４２ａは、このＨレベル信号に応じて消灯し、ＬＥＤ２４２ｂ〜２４２ｄは、Ｌレベル信号が入力されて点灯する。
【００１９】
また、図３に例示するように、ＦＰＧＡ２６０に「レビジョン２」の回路データが書き込まれると、「レビジョン２」に対応するレビジョン管理回路２８４が、可変ロジック回路２８０内に構成される。
このレビジョン管理回路２８４は、２進数表現で「２」を示すようにＨレベルまたはＬレベルが設定され、各出力バッファ２８５を介して、ＬＥＤ２４２ｂにのみＨレベル信号を出力する。
ＬＥＤ２４２ｂは、レビジョン管理回路２８４からのＨレベル信号に応じて消灯し、ＬＥＤ２４２ａ、ＬＥＤ２４２ｃおよびＬＥＤ２４２ｄは、Ｌレベル信号に応じて点灯する。
【００２０】
このように、ＦＰＧＡ２６０と同一の回路基板２０上に発光装置２４０を配設し、この発光装置２４０にレビジョン情報を表示させることにより、回路基板２０の外観を確認するだけで、ＦＰＧＡ２６０内部で実現されている回路機能の属性を把握できるようになる。
【００２１】
［第２実施形態］
次に、第２の実施形態について説明する。
上記第１の実施形態では、目視によるレビジョンの把握が可能となったが、本実施形態では、これに加えて、管理端末によるレビジョンの遠隔管理を可能にする。
【００２２】
図４は、管理端末３０および第２の回路基板２２の構成を説明する図である。
なお、図４に示された各構成のうち、図１に示されたものと実質的に同一なものには、同一の符号が付されている。
図４に示すように、管理端末３０は、ＬＡＮまたはモデム等のネットワーク回線を介して、回路基板２２と接続し、レビジョン情報などの属性情報を管理する。
【００２３】
［管理端末３０］
まず、管理端末３０の構成とその動作について説明する。
図４に示すように、管理端末３０は、デザイン支援モジュール３１０と、回路データ生成モジュール３２０と、ＦＰＧＡ情報管理モジュール３３０とを有する。
【００２４】
デザイン支援モジュール３１０は、論理回路のデザインを支援し、デザインされた論理回路に対応する回路データを生成する。
生成される回路データには、回路機能を実現させるための情報に加えて、この回路データのレビジョンに対応するレビジョン指定情報などが含まれる。
【００２５】
回路データ出力モジュール３２０は、デザイン支援モジュール３１０により生成された回路データを、ＬＡＮまたはモデム等を介してＦＰＧＡ２６０に出力する。
【００２６】
ＦＰＧＡ情報管理モジュール３３０は、回路基板２２からＦＰＧＡ２６０の属性情報を取得し、管理する。
ここで、属性情報とは、ＦＰＧＡ２６０の状態を管理するための情報であり、例えば、コンフィグレーションが正常に完了したか否かを示す完了情報（ＤＯＮＥ信号又はＥＲＲ信号）、または、コンフィグレーションされた論理回路のレビジョン情報などである。
コンフィグレーションの状況、および、コンフィグレーションされた回路データのレビジョン情報などを、回路基板２２から取得して管理する。
【００２７】
図５は、管理端末３０の動作（Ｓ１０）を示すフローチャートである。
図５に示すように、ステップ１００（Ｓ１００）において、管理端末３０のデザイン支援モジュール３１０（図４）は、ユーザの操作に応じて、論理回路を設計し、設計された論理回路の回路データを生成する。
ステップ１０２（Ｓ１０２）において、回路データ出力モジュール３２０は、デザイン支援モジュール３１０により生成された回路データを、ＬＡＮまたはモデムを介して、回路基板２２（図４）に送信し、コンフィグレーションの開始を指示する。
ステップ１０４（Ｓ１０４）において、ＦＰＧＡ情報管理モジュール３３０は、回路基板２２におけるコンフィグレーションに十分な時間だけ待機する。
ステップ１０６（Ｓ１０６）において、ＦＰＧＡ情報管理モジュール３３０は、回路基板２２に対して、属性データの要求信号を送信する。
ステップ１０８（Ｓ１０８）において、ＦＰＧＡ情報管理モジュール３３０は、回路基板２２から属性データを受信するまで待機する。
ステップ１１０（Ｓ１１０）において、ＦＰＧＡ情報管理モジュール３３０は、回路基板２２から受信した属性データを、モニタ等に表示する。
【００２８】
［回路基板２２］
次に、第２の回路基板２２の構成およびその動作について説明する。
図４に示すように、第２の回路基板２２は、図１に示された第１の回路基板２０に、通信インタフェース（通信ＩＦ）２２０を追加した構成をとる。
通信ＩＦ２２０は、データバス２５０に接続されており、ＣＰＵ２００、メモリ２１０、およびＦＰＧＡ２６０とデータ通信を行うことができる。
また、通信ＩＦ２２０は、回路基板２２の外部に設けられた通信装置（不図示）と協働して、管理端末３０とデータ通信を行う。
第２の回路基板２２は、上記構成により、ＦＰＧＡ２６０の属性情報を保持し、管理端末３０からの要求に応じてこの属性情報を読み出し管理端末３０に送信する。
以下、属性情報の読出しについて説明する。
【００２９】
［レビジョン情報の読出し］
まず、回路基板２２が、属性情報の一例として論理回路のレビジョン情報を読み出す場面を説明する。
図６は、レビジョン情報として「１」を出力するＦＰＧＡ２６０を例示する図である。
また、図７は、レビジョン情報として「２」を出力するＦＰＧＡ２６０を例示する図である。
【００３０】
図６に例示するように、ＦＰＧＡ２６０に回路データが書き込まれると、この回路データに対応する機能回路２８２と、この回路データのレビジョン情報を出力するためのレビジョン出力回路２８６（通知手段）とが、可変ロジック回路２８０内に構成される。
このレビジョン出力回路２８６は、例えば４つの出力バッファ２８７に接続され、これらの各出力バッファ２８７には、論理回路のレビジョンに応じてＬレベルまたはＨレベルがレビジョン出力回路２８６から入力される。
各出力バッファ２８７は、予め定められた読出し信号がＣＰＵ２００から入力されると、ゲートを開いて、レビジョン出力回路２８６から入力された信号（ＬまたはＨ）を通信ＩＦ２２０に対して出力する。
【００３１】
本例の場合、ＦＰＧＡ２６０の可変ロジック回路２８０にはレビジョン１の回路データが書き込まれ、レビジョン「１」を出力するためのレビジョン出力回路２８６が構成される。
このレビジョン出力回路２８６は、２進数「０００１」を出力するように各出力バッファ２８７にＨレベルまたはＬレベルを出力し、ＣＰＵ２００から読出し信号が入力されると、各出力バッファ２８７は、ゲートを開いて２進数「０００１」を出力する。
【００３２】
また、図７に例示するように、レビジョン２の回路データが書き込まれると、レビジョン出力回路２８６も更新される。
更新されたレビジョン出力回路２８６は、レビジョン「２」を出力するように各出力バッファ２８７にＨレベルまたはＬレベルの信号を出力し、ＣＰＵ２００から読出し信号が入力されると、各出力バッファ２８７は、読出し信号に応じてゲートを開き、２進数「００１０」を出力する。
【００３３】
このように、管理端末３０からの要求に応じて、ＣＰＵ２００がＦＰＧＡ２６０に読出し信号を入力すると、レビジョン出力回路２８６により設定されているレビジョン情報（例えば、「００１０」）は、読み出されて、通信ＩＦ２２０を介して管理端末３０に送信される。
【００３４】
［完了情報の送信］
次に、回路基板２２が、属性情報の一例としてコンフィグレーションの完了情報を読み出す場面を説明する。
図８は、コンフィグレーションの完了情報を出力するＦＰＧＡ２６０を例示する図である。
図８に例示するように、ＦＰＧＡ２６０は、図１に例示したものと実質的に同一なコンフィグ管理回路２９０を有する。
また、ＦＰＧＡ２６０には、コンフィグレーションの完了情報を出力するための完了情報出力回路２８８（通知手段）が構成される。
なお、本例の完了情報出力回路２８８は、可変ロジック回路２８０内で回路データに応じて構成される回路であるが、入出力回路２７０などに予め固定的に構成された回路であってもよい。
【００３５】
コンフィグ管理回路２９０は、可変ロジック回路２８０におけるコンフィグレーションを監視し、正常にコンフィグレーションが終了した場合に、ＣＯＮＦＩＧ＿ＤＯＮＥ信号を完了情報出力回路２８８に対して出力し、これ以外の場合に、ＣＯＮＦＩＧ＿ＥＲＲ信号を完了情報出力回路２８８に対して出力する。
完了情報出力回路２８８は、ＣＯＮＦＩＧ＿ＤＯＮＥ信号を蓄積する出力バッファと、ＣＯＮＦＩＧ＿ＥＲＲ信号を蓄積する出力バッファとを有し、ＣＰＵ２００からの読出し信号に応じて出力バッファのゲートを開き、それぞれの信号を完了情報として通信ＩＦ２２０に出力する。
【００３６】
このように、ＣＰＵ２００が、管理端末３０からの要求に応じてＦＰＧＡ２６０に読出し信号を入力すると、完了情報出力回路２８８の出力バッファに蓄積されている完了情報（ＣＯＮＦＩＧ＿ＤＯＮＥ信号またはＣＯＮＦＩＧ＿ＥＲＲ信号）は、読み出されて、通信ＩＦ２２０を介して管理端末３０に送信される。
【００３７】
図９は、回路基板２２の動作（Ｓ２０）を示すフローチャートである。
図９に示すように、ステップ２００（Ｓ２００）において、回路基板２２（図４）に電源の供給が開始されると、ＦＰＧＡ２６０は、可変ロジック回路２８０の初期化を行う。
【００３８】
ステップ２０２（Ｓ２０２）において、通信ＩＦ２２０は、管理端末３０から回路データを受信するまで待機し、受信された回路データをメモリ２１０に出力する。
【００３９】
ステップ２０４（Ｓ２０４）において、ＣＰＵ２００は、メモリ２１０内の回路データの更新を検知すると、ＦＰＧＡ２６０に対して論理回路の更新を指示する。
ＦＰＧＡ２６０は、ＣＰＵ２００の指示に応じて、メモリ２１０から回路データを読み込み、論理回路を構成する。
この際に、ＦＰＧＡ２６０は、可変ロジック回路２８０内に、レビジョン管理回路２８４（図２）、レビジョン出力回路２８６（図５）および完了情報出力回路２８８（図７）を構成する。
【００４０】
ステップ２０６（Ｓ２０６）において、コンフィグ管理回路２９０は、コンフィグレーションの状況を監視し、回路データの書込みエラーが検知された場合に、回路データの書込みを停止させてＳ２１２の処理に進み、これ以外の場合にＳ２０８の処理に進む。
ステップ２０８（Ｓ２０８）において、コンフィグ管理回路２９０は、全ての回路データの書込みが終了したか否かを判定し、全ての書込みが終了した場合に、Ｓ２１０の処理に進み、これ以外の場合に、Ｓ２０４の処理に戻って、回路データの書込みを継続するよう制御する。
【００４１】
ステップ２１０（Ｓ２１０）においては、コンフィグ管理回路２９０は、ＣＯＮＦＩＧ＿ＤＯＮＥ信号を生成し、完了情報出力回路２８８（図８）に出力する。
また、ステップ２１２（Ｓ２１２）においては、コンフィグ管理回路２９０は、ＣＯＮＦＩＧ＿ＥＲＲ信号を生成し、完了情報出力回路２８８に出力する。
【００４２】
ステップ２１４（Ｓ２１４）において、完了情報出力回路２８８（図７）は、コンフィグ管理回路２９０から入力されたＣＯＮＦＩＧ＿ＤＯＮＥ信号またはＣＯＮＦＩＧ＿ＥＲＲ信号を出力バッファに蓄積する。
【００４３】
ステップ２１６（Ｓ２１６）において、回路基板２２上に設けられた各ＬＥＤ２４２（図２〜図４）は、可変ロジック回路２８０に構成されたレビジョン管理回路２８４（図２，図３）からの信号に応じて点灯または消灯し、回路データのレビジョン情報を表示する。
【００４４】
ステップ２１８（Ｓ２１８）において、通信ＩＦ２２０（図４）は、管理端末３０から属性データの送信要求を受信するまで待機し、受信された送信要求をＣＰＵ２００に対して出力する。
ステップ２２０（Ｓ２２０）において、ＣＰＵ２００は、属性データの送信要求に応じて、完了情報出力回路２８８（図８）に読出し信号を出力し、完了情報出力回路２８８の出力バッファのゲートを開けて、ＣＯＮＦＩＧ＿ＤＯＮＥ信号またはＣＯＮＦＩＧ＿ＥＲＲ信号を読み出す。
ステップ２２２（Ｓ２２２）において、ＣＰＵ２００は、さらに、レビジョン出力回路２８６（図６，図７）に対して読出し信号を出力して、レビジョン出力回路２８６に接続された出力バッファ２８７のゲートを開けてレビジョン情報を読み出す。
【００４５】
ステップ２２４（Ｓ２２４）において、通信ＩＦ２２０は、ＣＰＵ２００により読み出された完了情報（ＣＯＮＦＩＧ＿ＤＯＮＥ信号またはＣＯＮＦＩＧ＿ＥＲＲ信号）およびレビジョン情報を、属性データとして管理端末３０に対して送信する。
【００４６】
［全体動作］
図１０は、図４に示した管理端末３０および回路基板２２の全体動作（Ｓ３０）を示すシーケンス図である。
図１０に示すように、ステップ１００，１０２（Ｓ１００，１０２）において、管理端末３０は、ユーザの操作に応じて、回路データを生成し、回路基板２２に送信する。
【００４７】
ステップ２０２〜２０８（Ｓ２０２〜２０８）において、回路基板２２は、管理端末３０から回路データを受信し、受信した回路データに基づいてＦＰＧＡ２６０のコンフィグレーションを開始する。
ステップ２１６（Ｓ２１６）において、コンフィグレーションが終了すると、回路基板２２は、各ＬＥＤ２４２を点灯または消灯させて、書き込まれた回路データのレビジョン情報を表示する。
【００４８】
ステップ１０４，１０６（Ｓ１０４，１０６）において、管理端末３０は、ＦＰＧＡ２６０のコンフィグレーションに十分な時間だけ待機した後、回路基板２２に対して属性データの要求信号を送信する。
【００４９】
ステップ２１８，２２０，２２２（Ｓ２１８，２２０，２２２）において、回路基板２２は、管理端末３０から属性データの送信要求を受信すると、出力バッファ（図６〜図８）のゲートを開けて、ＣＯＮＦＩＧ＿ＤＯＮＥ信号またはＣＯＮＦＩＧ＿ＥＲＲ信号、および、レビジョン情報を読み出す。
ステップ２２４（Ｓ２２４）において、回路基板２２は、読み出された完了情報（ＣＯＮＦＩＧ＿ＤＯＮＥ信号またはＣＯＮＦＩＧ＿ＥＲＲ信号）およびレビジョン情報を、属性データとして管理端末３０に対して送信する。
【００５０】
ステップ１０８，１１０（Ｓ１０８，１１０）において、管理端末３０は、回路基板２２から属性データを受信し、受信した属性データを、モニタ等に表示する。
【００５１】
以上説明したように、本実施形態における基板機能管理方法によれば、ＦＰＧＡ２６０の機能属性を示す属性データ（完了情報およびレビジョン情報）を管理端末３０上に表示させて、遠隔地からの管理を可能にする。
また、回路基板２２上に発光装置２４０および通信ＩＦ２２０の両方が配設されているので、管理端末３０のモニタ上で属性データを確認し不具合を発見した後で、回路基板２２の外観でレビジョンを確認することができ、保守管理が容易になる。
【００５２】
なお、上記実施形態では、機能実現手段の具体例として、ＦＰＧＡ２６０を用いた形態を説明したが、ＣＰＬＤ等の他の半導体素子、または、アナログ回路などを用いてもよい。
【００５３】
【発明の効果】
以上説明したように、本発明にかかる回路基板および基板機能管理方法によれば、回路機能の属性が容易に把握できる。
【図面の簡単な説明】
【図１】本発明にかかる基板機能管理方法が適応される第１の回路基板２０のハードウェア構成を例示する図である。
【図２】「レビジョン１」の論理回路が構成されている場合の発光装置２４０（図１）の点灯状態を例示する図である。
【図３】「レビジョン２」の論理回路が構成されている場合の発光装置２４０（図１）の点灯状態を例示する図である。
【図４】第２の回路基板２２のハードウェア構成を例示する図である。
【図５】管理端末３０の動作（Ｓ１０）を示すフローチャートである。
【図６】レビジョン情報として「１」を出力するＦＰＧＡ２６０（図４）を例示する図である。
【図７】レビジョン情報として「２」を出力するＦＰＧＡ２６０（図４）を例示する図である。
【図８】コンフィグレーションの完了情報を出力するＦＰＧＡ２６０（図４）を例示する図である。
【図９】第２の回路基板２２の動作（Ｓ２０）を示すフローチャートである。
【図１０】図４に示した管理端末３０および回路基板２２の全体動作（Ｓ３０）を示すシーケンス図である。
【符号の説明】
２０，２２・・・回路基板
２００・・・ＣＰＵ
２１０・・・メモリ
２２０・・・通信インタフェース
２４０・・・発光装置
２４２・・・発光ダイオード
２５０・・・データバス
２６０・・・ＦＰＧＡ
２７０・・・入出力回路
２８０・・・可変ロジック回路
２８２・・・機能回路
２８４・・・レビジョン管理回路
２８６・・・レビジョン出力回路
２８８・・・完了情報出力回路
２９０・・・コンフィグ管理回路
【図１】
2004319936.tif 000003
【図２】
2004319936.tif 000004
【図３】
2004319936.tif 000005
【図４】
2004319936.tif 000006
【図５】
2004319936.tif 000007
【図６】
2004319936.tif 000008
【図７】
2004319936.tif 000009
【図８】
2004319936.tif 000010
【図９】
2004319936.tif 000011
【図１０】
2004319936.tif 000012