(57)【要約】【課題】  効率的なメモリアクセスによって、複数の画像処理の機能を並列に処理することを可能とし、高速に画像処理を行うことのできる画像処理装置及びシステムを提供することにある。【解決手段】  機能の優先度に従って動作する機能を選択する優先機能選択部３０と、選択された機能が必要とするメモリアクセスを優先的に行うデータ転送部２０と、機能を処理するためのデータを共有メモリ２と機能を実行する複数の機能処理部５，７との間で一定量保持する複数のデータ保持手段４０とを備えるデータ制御部４を備え、データ制御部４は、各機能処理部からの要求に基づいてＣＰＵ１と共有メモリ２とのバス３の制御を一括して行い、機能処理部５，７は、データ制御部４に対して独立にデータのやり取りを行うことで、具備した機能を他の機能と並列に処理する。【選択図】図１
2004326814.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵの主メモリと画像メモリとを共有メモリにより共有して複数の機能処理部により画像処理を実行する画像処理装置であって、
前記機能処理部から要求された要求機能の優先度に応じて要求機能を選択する優先機能選択部と、該優先機能選択部により選択された機能が必要とする前記共有メモリへのメモリアクセスを優先的に行うデータ転送部と、機能を処理するためのデータを前記共有メモリと前記複数の機能処理部との間で一定量保持する複数のデータ保持部とからなるデータ制御部と、
該データ制御部に対して独立にデータのやり取りを行い、自機能処理部の要求機能を他の機能処理部の要求機能と並列に処理する機能処理部と、
を備えた画像処理装置。
【請求項２】
前記データ制御部は、バスを介して前記ＣＰＵ及び前記共有メモリと接続され、該データ制御部におけるデータ転送部は、前記各機能処理部からの要求に基づいて、前記ＣＰＵと前記共有メモリとのバスの制御を一括して行う機能を備えた請求項１記載の画像処理装置。
【請求項３】
前記データ保持部は、ＣＰＵとメモリとのバスのビット幅と画像処理を行う機能処理部とのビット幅を変換するビット幅変換機能を備え、バスとのデータの転送時にはバスと同一の動作クロックに同期してデータを転送し、前記機能処理部とのデータの転送時には前記機能処理部と同一の動作クロックに同期してデータを転送する請求項２記載の画像処理装置。
【請求項４】
前記データ制御部は、使用しているメモリのビット幅に応じて、複数の画像データを同時にアクセスし、処理に必要な画像データだけを機能処理部に供給する請求項３記載の画像処理装置。
【請求項５】
前記データ転送手段は、複数種類の画像データを順番にメモリから読み出し、それらの画像データを種類別に前記複数のデータ保持部に送信し、
前記複数のデータ保持部は、前記データ転送手段から送信された画像データを記憶し、各データ保持部に対応して接続されている機能処理部との間で、他の機能処理部の処理とは独立して並列に画像データを供給し画像処理を行う請求項２記載の画像処理装置。
【請求項６】
前記機能処理部は、処理した処理結果を処理対象の画像データが機能処理部に供給されるのと並列に接続されているデータ保持部に記憶する請求項５記載の画像処理装置。
【請求項７】
前記データ制御部と前記複数の機能処理部とは単一のシリコンチップ上に集約した集積回路上に構成した請求項１記載の画像処理装置。
【請求項８】
ＣＰＵの主メモリと画像メモリとを共有メモリによって共有して、前記ＣＰＵと前記共有メモリに画像処理プロセッサがバスを介して接続されている画像処理システムであって、
画像処理を行うための映像の入力を行い、前記画像処理プロセッサに接続されている映像入力部と、
前記ＣＰＵの主メモリ及び前記映像入力部により入力された映像を記憶するメモリとを共有する共有メモリと、
前記画像処理プロセッサ内に複数個配置されている機能処理部から要求された要求機能の優先度に応じて要求機能を選択する優先機能選択部と、該優先機能選択部により選択された機能が必要とする前記共有メモリへのメモリアクセスを優先的に行うデータ転送部と、機能を処理するためのデータを前記共有メモリと前記複数の機能処理部との間で一定量保持する複数のデータ保持部とからなるデータ制御部と、該データ制御部に対して独立にデータのやり取りを行い、自機能処理部の要求機能を他の機能処理部の要求機能と並列に処理する機能処理部とにより構成された画像処理プロセッサと、
該画像処理プロセッサに接続され、該画像処理プロセッサにより処理された映像を出力する映像出力部と、
前記ＣＰＵ及び前記共有メモリと前記画像処理プロセッサとを接続するバスとにより構成される画像処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複数の機能を処理する画像処理装置に関し、特にＣＰＵの主メモリと画像メモリとを共有し、効率的に複数の機能を処理する画像処理装置及び画像処理システムに関する。
【背景技術】
【０００２】
画像処理を高速に行う従来技術の構成として、図２の従来例１に示したように画像処理を行う画像処理部専用に複数の画像メモリを具備する方式がある。この方式によれば、画像処理を行う対象データを画像メモリから画像処理部に供給するのと並行して、処理結果データを画像処理部から画像メモリに保持することが可能となり、高速に画像処理を行うことができる。このことは、画像処理部が映像を入出力する映像入出力部の場合でも、映像入力と映像出力とが画像メモリに並列にアクセスすることができるため、画像処理部と同じように高速に処理することができる。つまり、映像の画像データを入力するのと並行して、画像データを映像出力として出力することができる。
【０００３】
次に、画像処理のシステムを小さくする従来技術の構成として、図２の従来例２に示したようにＣＰＵが使用するメモリと画像処理部により取り扱う画像メモリとを共有メモリを設けることにより共有する技術がある。この従来技術によれば、ＣＰＵが使用するメモリと画像メモリとを共有して使用するため、ハードウエアの物量の削減が可能で画像処理システム自体を小さくすることができる。また、バスの制御を行うことが可能な処理部であれば、その処理部をバスに接続することで機能拡張を容易に実施することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、図２の従来例１では、画像処理を高速に行うため画像処理部が専用の画像メモリを複数個具備する構成のため、ハードウエアの物量が大きくなってしまう。また、ＣＰＵから画像メモリ中のデータにアクセスする場合、画像処理部を介さなければ画像メモリ中のデータにアクセスすることができず、アクセス時にオーバヘッドが発生してしまう。このオーバヘッドにより、従来例１の技術においては、ＣＰＵから画像メモリへ高速にアクセスすることができない。
【０００５】
また、図２の画像処理システムを小さくする従来例２では、ＣＰＵと画像処理関連の機能とが共有メモリによってメモリを共有するため、図中のバス２の負荷が大きくなることが問題であった。例えば、画像データの演算処理と映像の入出力処理とを並行して行う場合、画像演算処理を行う画像データと映像データとがバス２を介してメモリにアクセスされるため、画像処理用の専用メモリを具備した構成よりもバス２の負荷が大きくなる。つまり、従来例２の構成ではバスの調停処理が必要となるため、画像処理部や映像入出力部などが頻繁にバス２を使用する場合、バスの調定処理のオーバヘッドにより装置全体の処理速度を高めることが困難になってしまう。
【０００６】
さらに、図２の従来例２では、専用の画像データをメモリにアクセスするためのバスを複数持たないため、並列で画像データを処理することができない。例えば、画像処理を行う対象データを共有メモリから画像処理部に供給するのと並行して、処理結果データを画像処理部から共有メモリに保持することはできない。このため、従来例２の技術では、処理速度が低下してしまう。
【０００７】
本発明の目的は、従来技術の問題点を克服し、効率的なメモリアクセスによって、複数の画像処理の機能を並列に処理することを可能とし、高速に画像処理を行うことのできる画像処理装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために本発明は、ＣＰＵの主メモリと画像メモリとを共有メモリにより共有して複数の機能処理部により画像処理を実行する画像処理装置であって、画像処理装置が、機能処理部から要求された要求機能の優先度に応じて要求機能を選択する優先機能選択部と、優先機能選択部により選択された機能が必要とするメモリアクセスを優先的に行うデータ転送部と、機能を処理するためのデータを共有メモリと機能を実行する複数の機能処理部との間で一定量保持する複数のデータ保持部とからなるデータ制御部と、データ制御部に対して独立にデータのやり取りを行い、自機能処理部の要求機能を他の機能処理部の要求機能と並列に処理する機能処理部とを備える構成とすることで達成できる。
【０００９】
本発明によれば、画像処理機能を実行する画像処理部とＣＰＵの主メモリと共有した共有メモリとの間に、データ保持部を具備することによって、ＣＰＵと主メモリを結ぶバスの負荷を軽減することができる。また、本発明によれば、画像処理機能毎にデータ保持部を具備することによって、各機能が並列に動作することが可能となる。
【発明の効果】
【００１０】
本発明によれば、画像処理機能を実行する画像処理部とＣＰＵの主メモリと共有した共有メモリとの間に、データ保持部を具備することによって、ＣＰＵと主メモリを結ぶバスの負荷を軽減することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の一実施形態を図面を用いて説明する。
【００１２】
図１は、本発明の一実施形態にかかわる画像処理装置の原理を示すブロック図である。
【００１３】
まず、図１を用いて、本実施形態にかかわる画像処理装置の原理を概要と共に説明する。
【００１４】
画像処理装置全体はＣＰＵ１により制御される。ＣＰＵ１が実行する制御のプログラムや実行に必要となるデータは共有メモリ２に記憶されている。ここで、実行に必要なデータとは、例えばフィルタ処理のパラメータや画像データのことである。つまり、ＣＰＵ１は共有メモリにアクセスし、必要なデータをリード／ライトすることにより画像処理装置の制御を行う。画像処理装置における画像間演算処理や映像の入出力処理といった画像処理機能は、画像間演算処理を機能処理部５で映像の入出力処理を機能処理部７で機能を分担して行い、それぞれの機能処理部５，７で独立に実行される。各機能処理部５，７が処理を実行する場合、機能処理部５，７からは画像処理を実行する際の要求信号を信号線６，８を介して優先機能選択部３０に送り、共有メモリ２への画像データのアクセスを要求する。各機能処理部５，７から要求を受けた優先機能選択部３０は、各機能処理部５，７が実行する機能の予め設定された優先順位に基づき実行する優先順位を決定する。そして、優先順位の最も高い機能処理部の機能を実行するように、データ転送部２０に信号を送る。データ転送部２０では、優先機能選択部３０によって選択された機能の処理が実行できるよう共有メモリ２にアクセスして、処理に必要なメモリアクセスを行い、機能処理部５，７で使用する画像データを読み出す。メモリアクセスによって得られた前述の画像データは、データ保持部４０，４１に格納され機能処理部５，７に供給される。尚、以下の説明では、データ転送部２０，優先機能選択部３０，データ保持部４０，４１をまとめてデータ制御部４とする。
【００１５】
本発明の実施形態の原理によると、データ保持部４０，４１によって、機能処理部５，７が処理するデータを記憶できるため、記憶されたデータを処理する範囲内であれば、機能処理部５，７は並列に処理を実行することが可能である。このため、効率的にデータをデータ保持部４０，４１に記憶させることができ装置全体としての処理速度の向上が可能となる。
【００１６】
次に、具体的な発明の一実施形態を図３に示す。
【００１７】
以下、図３で示した一実施形態を詳細に説明する。
【００１８】
図３で説明する一実施形態は、画像処理装置の機能として、画像処理に使用する画像データの入力を制御する映像入力部６０と、モニタなどの映像表示部への画像データの出力を制御する映像出力部７０と、複数の画像処理機能を保持した画像処理部８０，９０を備えている。処理される画像データは、カメラなどの画像取得部から映像入力部６０に入力され、データ制御部４を介して共有メモリ２に記憶される。画素変換，画像間演算，エッジ強調，特徴量抽出，画像間パターンマッチングなどの画像処理は、共有メモリ２に記憶されている画像データに対して画像処理部８０，９０で行われる。また、各画像処理機能の制御は、機能制御部５０を介してＣＰＵ１によって制御される。このとき、本実施形態におけるバス３の調定処理は、ＣＰＵ１とデータ制御部４のみが行い、映像入力部６０，映像出力部７０、および画像処理部８０，９０はバス３の調定処理を行わない。これによって、本発明の実施形態では、バス３における調定処理の負荷が軽減されているため、装置全体の処理速度を向上することが可能である。また、各画像処理を実行する処理部の各々が、バス３の制御を行うデータ制御部４に並列に接続されているため、データ制御部４以降の処理を並列に実行することができる。尚、図３の機能制御部５０，データ制御部４，画像処理部８０，９０でプロセッサ１０を構成しているが、このプロセッサ１０に映像入力部６０，映像出力部７０を加えたものをプロセッサとして構成することも考えられる。
【００１９】
図３で説明する一実施形態の画像データについて図４を用いて詳細に説明する。
【００２０】
本実施形態では、画像処理に使用されるデータのビット幅を８ビットとしている。そのため、映像入力部６０から入力される画像データや、画像処理部８０，９０に供給される画像データのビット幅を８ビットとして以降の説明を行う。
【００２１】
まず、画像処理に使用されるデータの論理的なデータ配列を図４（１）に示す。図中のｆ（ｘ，ｙ）は、座標値（ｘ，ｙ）での画像データの値を示している。次に、図４（１）で示した画像データが、共有メモリ２にどの様に格納されているかについて説明する。本実施形態で使用する共有メモリ２は、ビット幅（ビットの深さ）が３２ビットのものを使用している。そのため、本実施形態では、図４（２）に示すように、共有メモリ２の一つのアドレスに、４画素の画像データを統合して格納している。よって、本実施形態では、１回（１クロック）のメモリアクセスで４画素の画像データにアクセスすることができる。この方式によれば、１画素の画像処理を１クロックで行うことができる画像処理装置を考えた場合、バス３の転送能力は、画像処理能力の４倍と考えることができる。本実施形態では、このことを用いて効率的に画像データを共有メモリ２からデータ保持部４０，
４１へ転送している。また、本実施形態では、優先機能選択部３０における機能の優先順位を優先度の高い順に
映像入力処理＞映像出力処理＞画像演算処理
としている。この優先順位は、状況に応じて変えることも勿論可能であり、要は各処理に対して処理優先順位を付けているということである。
【００２２】
次に、図３〜図６を用いて、実際の画像処理を想定し本実施形態を詳しく説明する。
【００２３】
図４（２）に示した形式で共有メモリ２に記録されている画像データに対し、画面Ａと画面Ｂとの画像間の加算処理を行う場合について説明する。本実施形態では、画像間の加算処理を行う回路は、画像処理部８０が具備している。
【００２４】
まず、画像間の加算処理を行う場合の画像処理部の概要について説明する。
【００２５】
ＣＰＵ１は、機能制御部５０を介して、画像処理部８０が加算処理を実行できるように設定する。ここで、画像処理部８０は、画像間加算処理，画像間減算処理などの画像処理機能をレジスタ設定によって切り替えることができるものである。そして、画面Ａの画像データａを信号線８３から、画面Ｂの画像データｂを信号線８４からそれぞれ供給すると、画像処理部８０は、画像データａと画像データｂの加算処理を行い、処理結果である画像データｒを信号線８５に出力する。このとき、信号線８３，８４には、画像データａ，ｂと共に、転送する画像データが有効であることを示す画像データ有効信号を画像処理部８０に供給している。画像処理部８０は、この画像データ有効信号が示す有効データのみ処理する。本実施形態における画像処理部８０は、処理対象の二つの画像データａ，ｂを並列に供給することができるだけでなく、処理結果の画像データｒもデータの供給と並列に出力されるため、効率的な画像処理を行うことができる。尚、このときのタイミングチャートを図５に示す。このタイミングチャートの詳しい動作内容については後述する。
【００２６】
次に、画像データａ，ｂが、画像処理部８０に供給されるまでの動作について説明する。
【００２７】
ＣＰＵ１は、画像データａ，ｂを画像処理部８０に供給するために必要な情報、即ち、共有メモリ２における画像データａ，ｂが存在するアドレス空間情報，加算処理を行うデータ数の情報，処理結果データｒを記憶する共有メモリ２におけるアドレス空間情報をデータ転送部２０に信号線５１を介して設定する。この共有メモリ２へのアクセス情報の設定が終了した後、ＣＰＵ１は、画像処理部８０に加算処理が行えるように設定する。この設定は、画像処理部８０内部にある起動レジスタにビットを立てることによって行われる。画像処理部８０は、加算処理の実行を行うために、図６の優先機能選択部３０に信号線８２を介してデータの要求信号を送る。優先機能選択部３０は、画像処理部８０からの要求信号を受け取ると、図示しないレジスタに画像処理部８０からの要求信号がある旨のビットを立て、このレジスタ中に立てられた画像処理部のうちで優先度の高いものから共有メモリ２へのアクセスを行うように制御を行う。尚、この優先機能選択部３０の処理については、上記方式の他に、各画像処理部からの要求信号を受け取ると、受け取った画像処理部以外の画像処理部からの要求信号がないかどうかを調べ、優先度を比較して優先順位の制御を行うことが考えられる。例えば、画像処理部８０以外からの要求信号があれば、さらにその画像処理部が画像処理部８０よりも優先順位が高い要求かどうかを調べ、画像処理部８０が他の画像処理部よりも優先順位が高い場合や他の画像処理部からの要求信号がない場合には、優先機能選択部３０は、信号線３１を介して、データ転送部２０に画像処理部８０が要求するデータを取得するための共有メモリ２へのアクセスを許可する。まず、画像データａの共有メモリ２へのアクセスが行われ、画像データａはデータ保持部
Ｃ１２０に一時記憶される。次に、画像データｂの共有メモリ２へのアクセスが行われ、画像データｂはデータ保持部Ｄ１３０に一時記憶される。画像データｂの共有メモリ２からデータ保持部Ｄ１３０への転送が終わると、データ保持部Ｃ１２０とデータ保持部
Ｄ１３０とから、それぞれ画像データａと画像データｂとが画像処理部８０に供給される。そして、画像処理部８０で処理された処理結果データｒは、画像データａ，ｂの供給から規定されたクロック数後に出力され、データ保持部Ｅ１４０に記憶される。記憶された処理結果データｒは、データ転送部２０を介して、共有メモリ２に記録される。
【００２８】
上記動作のタイミングチャートを図５に示す。図５に示すように、画像データａ０〜
ａ３９およびｂ０〜ｂ３９は、二度に分割されて転送されている。これは、データ保持部Ｃ１２０およびＤ１３０の容量が２０バイトの場合を想定したためである。この場合、所望の画素数の加算処理を実行するためには、複数回上記の動作を繰り返す必要がある。このような図５に示したタイミングチャートの動作は、図７に示すフローチャートによって制御される（このフローチャートの制御は、データ転送部２０に付加された回路で実行される）。本実施形態によれば、バス３を介してデータを転送する際に、バス３の能力の最高性能でデータ保持部１２０，１３０にデータを転送するため、実際に画像処理部８０がデータを使用している期間よりも短い期間（転送量とバス３の転送能力から計算できる最短期間）だけバス３を占有する。バス３が開放されている場合、映像入出力処理などの他の画像処理にバス３を使用することが可能となり、装置全体の処理速度の向上が可能となる。尚、ある画像処理部からの要求により、バスを使用しているが、この場合バスはある一定期間画像処理部のために開放されているものであり、バス権を要求した画像処理部の要求が終了した後でも、この一定期間内に別の画像処理部からの共有メモリへのアクセスの要求があれば、バス権取得のためのやり取りなしに共有メモリへのアクセスを行うことができる。尚、このバス権の調停処理は、図示していないがデータ制御部４のバス調停部により行っている。
【００２９】
図５では、映像出力処理の場合も同時に示している。ここでは、映像系の動作クロックＣＬＫ３が、バス３の動作クロックＣＬＫ１や画像処理部の動作クロックＣＬＫ２に比べ遅く設定されている。これは、映像系の動作周波数が１２.５ＭＨｚ もしくは２５ＭＨｚ程度と低速であるためである。しかし、本実施形態によれば、映像出力の場合においても、データ保持部Ｂ１１０までバス３の転送能力の最高性能で転送するため、バス３を占有する期間が最短となる。
【００３０】
上記実施形態では、データ保持部１２０，１３０，１４０のデータ保持容量を小さいバイト数で実現している。これは、データ保持部がバスのデータ転送能力とデータ処理能力との能力の違いを吸収するのに十分な容量があれば良いためである。本実施形態では、バス３のデータ転送能力の方がデータを処理する能力よりも高いため、バス３の最高性能を引き出すためのデータ保持部の容量は小さくて良い。
【００３１】
上記実施形態では、データ保持部１２０，１３０，１４０のデータ保持容量を２０バイトとしたが、別の実施形態において２０バイトを超える容量を具備してもよい。
【００３２】
また、上記実施形態では、データ制御部４がデータ保持部１２０，１３０，１４０を具備しているが、別の実施形態では、映像入力部６０，映像出力部７０，画像処理部８０，９０で具備しても構わない。
【００３３】
さらに、上記実施形態では、有効データが供給されている間、もしくは、有効データが出力されている間以外の期間、画像処理部８０への動作クロックＣＬＫ２の供給が行われていない。これは、消費電力を低くするための処理である。そのため、別の実施形態において、動作クロックの制御を行う必要はない。
【００３４】
ここで、図８を用いてデータ転送部２０の詳細を説明する。画像処理部８０が必要としている画像データａ，ｂ，ｒのデータの情報（アドレス空間情報，処理データ数）は、画像データａに関してはメモリアクセス制御部２２０に、画像データｂに関してはメモリアクセス制御部２３０に、そして、処理結果の画像データｒに関してはメモリアクセス制御部２４０に設定される。本実施形態では、画像処理に必要な画像データａ，ｂ，ｒそれぞれに対し、一つずつメモリアクセス制御部Ｃ２２０，Ｄ２３０，Ｅ２４０が装備されている。それぞれのメモリアクセス制御部Ｃ２２０，Ｄ２３０，Ｅ２４０に設定する情報は、ＣＰＵ１から信号線５３を介して行われる。次に、優先機能選択部３０で選択された共有メモリ２へのアクセス情報（アクセスが許可された機能を選択する信号）は、信号線３１を介してバスインタフェース処理部２１に送られ、バスインタフェース処理部２１では、許可されたメモリアクセスを実行する。
【００３５】
画像データａのアクセスを例にとってこのときの動作を説明する。
【００３６】
まず、バスインタフェース処理部２１は、バス３の使用許可を取得し、使用許可が得られたことをメモリアクセス制御部Ｃ２２０に伝える。そして、バスインタフェース処理部２１では、共有メモリ２にアクセスするのに必要な信号をメモリアクセス制御部Ｃ２２０の情報（少なくとも必要なメモリのアドレス情報とメモリ範囲の情報を含む）に従って発生し、共有メモリ２から画像データａを読み出す。読み出された画像データａは、信号線１２１を介してデータ保持部Ｃ１２０に記憶される。
【００３７】
本実施形態によれば、バスインタフェース部２１がバス３の使用権を取得している期間は、バス３の使用許可を取得する処理を行う必要がない。例えば、画像データａを取得した後、バス３の調定処理を行わずに別の画像データｂを取得することができる。また、他の例では、画像演算処理中に映像入力処理による割り込み等が入った場合、バスインタフェース部２１はバス３の使用権を取得しているため新たに使用許可を取得する処理（調定処理）は行わない。この様に、バスの調定処理の回数を減らすことによって効率的にバス３を使用し、装置全体の処理速度を向上させることができる。特に、データ保持部Ａ100〜Ｆ１５０の記憶容量が小さい場合や、優先順位の高い処理の割り込みが頻繁に発生する場合に本実施形態は有効である。
【００３８】
本実施形態の場合、共有メモリ２のビット幅（ビットの深さ）、バス３のビット幅、そして、データ保持部Ａ１００〜Ｆ１５０に記憶されるビット幅は全て３２ビットであるが、映像入力部６０，映像出力部７０，画像処理部８０，９０に入出力される画像データは８ビットである。
【００３９】
次に、図９，図１０を用いてデータのビット幅の制御について説明する。
【００４０】
共有メモリ２からデータ保持部Ａ１００〜Ｆ１５０までのデータ転送は、バス３の転送能力を最大限に使用するために３２ビットで行う。まず、画像処理部８０が使用するデータ保持部Ｃ１２０でのデータ転送を図９を用いて説明する。図９（１）に示すように、信号線１２１を介して送られるデータは、３２ビット幅でデータ保持部Ｃ１２０に記憶される。このときの、回路の動作クロックは、バス３の動作クロックと同一のＣＬＫ１である。しかし、データを信号線８３を介して画像処理部８０に供給する場合は、画像処理部
８０の動作クロックと同様のＣＬＫ２を使用して、画像処理部８０が処理できる８ビット幅（１画素）のデータをシリアルに供給する。
【００４１】
上記実施形態では、共有メモリ２から読み出した画像データを全て画像処理に使用する場合の変換について説明したが、別の実施形態では、全ての画像データを使用する必要はない。つまり、図９（２）に示すように、画像を１／２に縮小した状態で画像処理を行う場合、データ保持部Ｃ１２０に記憶された画像データの一部だけを画像処理部８０に供給してもよい。また、図９（３）に示すように、画像を１／８に縮小した状態で画像処理を行う場合、共有メモリ２のアクセスを半分にして、図９（２）で示した制御と同様の制御を行えば可能である。この場合、メモリアクセス制御部Ｃ２２０に、共有メモリ２へのアクセスを制御する回路を付加することで所望の処理が達成される。以上のように、共有メモリ２へのアクセス制御と、データ保持部から出力するときの制御で、任意の縮小率を設定することも可能である。
【００４２】
次に、映像入力部６０や画像処理部８０からデータ保持部Ａ１００，Ｅ１４０にデータを記憶する場合について映像入力処理を例にとって図１０を用いて説明する。
【００４３】
データ入力時には、映像入力部６０の動作クロックと同一のクロックＣＬＫ３に同期して動作し、図１０に示したデータ記録信号が有効になった箇所でデータ保持の処理を実行する。データ出力時には、バス３の動作クロックと同一のCLK1に同期して、共有メモリ２へ画像データの転送を行う。
【００４４】
次に、優先制御選択部３０の動作について、画像処理を実行しているときに、他の処理の実行要求が来た場合について説明する。
【００４５】
ここでは、画像処理部８０が実行要求を出しているときに、優先度が高い映像入力処理部６０から実行要求が来た場合について図１１を用いて説明する。
【００４６】
画像処理部８０よりも優先度が高い画像処理部からの要求が来た場合、優先度の低い画像処理部８０のための共有メモリアクセスは、即座に中断される。この時、中断されたときの状態をメモリアクセス制御部Ｃ２１０は保持しておき、優先度の高い処理のための共有メモリアクセスが終了した後、画像処理部８０のための共有メモリアクセスを再開する。
【００４７】
以上のように、本発明の実施形態では、いかなる状態でもバス３を画像処理が使用する場合、バス３の転送能力の最高性能でデータ転送を行うことができる。また、各画像処理においても、データ保持部に所望のデータが存在すれば、バス３の状態に関係なく、他の処理機能の状態にも影響を受けずに処理を実行できるため、装置全体としての処理速度の向上を図ることができる。
【００４８】
本明細書において、一つの処理部の機能が二つ以上の物理的手段により実現されても、二つ以上の処理部の機能が一つの物理的手段により実現されてもよい。また、本発明によれば、画像処理機能毎にデータ保持部を具備することによって、各機能が並列に動作することが可能となる。
【００４９】
さらに、本発明によれば、画像処理機能の処理能力が、ＣＰＵと主メモリを結ぶバスの転送能力よりも低い場合でも、バスの転送能力を最大限使用することでバスの効率的な利用を実現することができ装置全体の処理速度の向上を図ることができる。
【００５０】
本発明によれば、装置全体の処理速度の向上を図ることができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の一実施形態における構成を説明した図である。
【図２】従来例を説明した図である。
【図３】本発明の一実施形態における全体構成を示したブロック図である。
【図４】本発明の一実施形態における共有メモリでのデータの保管方式を説明した図である。
【図５】本発明の一実施形態における動作を示したタイミングチャートを示した図である。
【図６】本発明の一実施形態におけるデータを制御する箇所を示したブロック図である。
【図７】本発明の一実施形態におけるデータ転送の動作を説明しているフローチャートである。
【図８】本発明の一実施形態におけるメモリアクセスを制御する箇所を示したブロック図である。
【図９】本発明の一実施形態におけるデータのビット幅の変換を説明した図である。
【図１０】本発明の一実施形態におけるデータのビット幅の変換を説明した図である。
【図１１】本発明の一実施形態における優先機能制御を説明した図である。
【符号の説明】
【００５２】
１…中央演算装置、２…共有メモリ、３…システムバス、４…データ制御部、５，７…機能処理部、６，８…機能実行要求信号、２０…データ転送部、３０…優先機能選択部、４０，４１…データ保持部。
【図１】
2004326814.tif 000003
【図２】
2004326814.tif 000004
【図３】
2004326814.tif 000005
【図４】
2004326814.tif 000006
【図５】
2004326814.tif 000007
【図６】
2004326814.tif 000008
【図７】
2004326814.tif 000009
【図８】
2004326814.tif 000010
【図９】
2004326814.tif 000011
【図１０】
2004326814.tif 000012
【図１１】
2004326814.tif 000013