(57)【要約】【課題】ＣＰＵに供給するメッセージやデータの欠落を防止すると共にＳＰｏＦの発生を排除することが可能な情報処理装置を提供する。【解決手段】ＣＰＵと、入出力装置と、ＣＰＵと入出力装置間のインタフェースである、シリアルコントローラをそれぞれ備えた２つのチップセットと、チップセットの一方で障害が発生した場合にシリアルコントローラと入出力装置の接続経路を切り換えるためのセレクタと、チップセットで障害が発生していない場合は、運用系のシリアルコントローラの出力データを出力装置へ出力させ、入力装置からのデータを２つのシリアルコントローラへそれぞれ供給させ、チップセットの一方で障害が発生した場合は、正常系のシリアルコントローラの出力データのみを出力装置へ出力させ、入力装置からのデータを正常系のシリアルコントローラのみへ供給させるサービスプロセッサとを有する構成とする。【選択図】　図１
2004062589.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵと、
前記ＣＰＵにデータやコマンドを入力するための入力装置及び前記ＣＰＵから発行されたコマンドやデータの処理結果を出力するための出力装置を備えた入出力装置と、
通常動作する運用系及び予備の待機系として動作する、前記ＣＰＵと前記入出力装置間のインタフェースである、シリアルコントローラをそれぞれ備えた２つのチップセットと、
前記２つのチップセットのいずれか一方で障害が発生した場合に前記シリアルコントローラと前記入出力装置の接続経路を切り換えるためのセレクタと、
前記セレクタを制御することで、前記チップセットで障害が発生していない場合は、前記運用系のシリアルコントローラの出力データを前記出力装置へ出力させ、前記入力装置からのデータを前記２つのシリアルコントローラへそれぞれ供給させ、前記チップセットのいずれか一方から障害発生の通知を受け取った場合は、正常に動作しているチップセットが備えるシリアルコントローラの出力データのみを前記出力装置へ出力させ、前記入力装置からのデータを正常に動作しているチップセットが備えるシリアルコントローラのみへ供給させるサービスプロセッサと、
を有する情報処理装置。
【請求項２】
前記シリアルコントローラは、
前記ＣＰＵから送信されたコマンドを一時的に保持するコマンドバッファと、
前記入力装置を用いて入力されたデータを一時的に保持する入力バッファと、
前記ＣＰＵと前記入出力装置間のデータ転送を行うシリアルデータ入出力部と、
２つのシリアルコントローラの動作を同期させるためのシリアル同期部と、
を有する請求項１記載の情報処理装置。
【請求項３】
前記運用系のシリアル同期部は、
前記チップセットで障害が発生していないとき、
前記コマンドバッファに前記ＣＰＵからのコマンドが格納されると、前記待機系のシリアル同期部に前記コマンドの実行許可を要求し、
前記待機系のシリアル同期部は、
前記実行許可の要求を受信し、かつ前記コマンドバッファに前記コマンドが格納されている場合に、前記運用系のシリアル同期部に前記コマンドの実行許可を送信すると共に前記コマンドの処理を前記シリアルデータ入力部に実行させる請求項２記載の情報処理装置。
【請求項４】
前記運用系のシリアル同期部は、
前記チップセットで障害が発生していないとき、
前記入力バッファに前記入力装置からのデータが格納されると、前記待機系のシリアル同期部に対して前記データの取り込み許可を要求し、
前記待機系のシリアル同期部は、
前記データの取り込み許可の要求を受信し、かつ前記入力バッファに前記入力装置からのデータが格納されている場合に、前記運用系のシリアル同期部に前記データの取り込み許可を送信すると共に前記データの取り込み処理を前記シリアルデータ入力部に実行させる請求項２記載の情報処理装置。
【請求項５】
前記サービスプロセッサは、
前記チップセットのいずれか一方から障害発生の通知を受け取ると、前記シリアル同期部に前記２つのシリアルコントローラの動作を同期させるための処理を停止させる請求項２乃至４のいずれか１項記載の情報処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、情報処理装置に関し、特にシリアルデータ転送を制御するシリアルコントローラを備えた情報処理装置に関する。
【０００２】
【従来の技術】
情報処理装置では、障害対策のために、通常必要な装置構成以外に予備の装置や障害解析手段を備えた構成がある。例えば、ＣＰＵやメモリユニット、あるいはＣＰＵとメモリユニット間のデータ転送を制御するメモリコントローラ等を二重化し、通常動作させる運用系で障害が発生した場合に予備の待機系へ切り換えることで情報処理装置としての信頼性を向上させている。
【０００３】
また、より高い信頼性が要求される情報処理装置では、障害検出情報や障害発生時のログアウトデータ等を収集して障害箇所の解析を行うサービスプロセッサを備えた構成も知られている。
【０００４】
【発明が解決しようとする課題】
上記したような従来の情報処理装置のうち、例えば、ＣＰＵの動作がシリアルコンソールで制御される構成の場合、ＣＰＵやメモリユニット等が二重化されていても、障害発生部位にシリアルコンソールが含まれていると、該シリアルコンソールから発行されるメッセージやデータが欠落してしまう問題がある。
【０００５】
また、シリアルコンソールが備えるシリアルコントローラで障害が発生した場合は、その障害がＳＰｏＦ（Ｓｉｎｇｌｅ　Ｐｏｉｎｔ　ｏｆ　Ｆａｉｌｕｒｅ）となるため、情報処理装置全体の動作が停止する可能性があった。
【０００６】
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、ＣＰＵに供給するメッセージやデータの欠落を防止すると共にＳＰｏＦの発生を排除することが可能なシリアルコントローラを備えた情報処理装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため本発明の情報処理装置は、ＣＰＵと、
前記ＣＰＵにデータやコマンドを入力するための入力装置及び前記ＣＰＵから発行されたコマンドやデータの処理結果を出力するための出力装置を備えた入出力装置と、
通常動作する運用系及び予備の待機系として動作する、前記ＣＰＵと前記入出力装置間のインタフェースである、シリアルコントローラをそれぞれ備えた２つのチップセットと、
前記２つのチップセットのいずれか一方で障害が発生した場合に前記シリアルコントローラと前記入出力装置の接続経路を切り換えるためのセレクタと、
前記セレクタを制御することで、前記チップセットで障害が発生していない場合は、前記運用系のシリアルコントローラの出力データを前記出力装置へ出力させ、前記入力装置からのデータを前記２つのシリアルコントローラへそれぞれ供給させ、前記チップセットのいずれか一方から障害発生の通知を受け取った場合は、正常に動作しているチップセットが備えるシリアルコントローラの出力データのみを前記出力装置へ出力させ、前記入力装置からのデータを正常に動作しているチップセットが備えるシリアルコントローラのみへ供給させるサービスプロセッサと、
を有する構成である。
【０００８】
このとき、前記シリアルコントローラは、
前記ＣＰＵから送信されたコマンドを一時的に保持するコマンドバッファと、
前記入力装置を用いて入力されたデータを一時的に保持する入力バッファと、
前記ＣＰＵと前記入出力装置間のデータ転送を行うシリアルデータ入出力部と、
２つのシリアルコントローラの動作を同期させるためのシリアル同期部と、
を有していてもよい。
【０００９】
また、前記運用系のシリアル同期部は、
前記チップセットで障害が発生していないとき、
前記コマンドバッファに前記ＣＰＵからのコマンドが格納されると、前記待機系のシリアル同期部に前記コマンドの実行許可を要求し、
前記待機系のシリアル同期部は、
前記実行許可の要求を受信し、かつ前記コマンドバッファに前記コマンドが格納されている場合に、前記運用系のシリアル同期部に前記コマンドの実行許可を送信すると共に前記コマンドの処理を前記シリアルデータ入力部に実行させてもよく、
前記運用系のシリアル同期部は、
前記チップセットで障害が発生していないとき、
前記入力バッファに前記入力装置からのデータが格納されると、前記待機系のシリアル同期部に対して前記データの取り込み許可を要求し、
前記待機系のシリアル同期部は、
前記データの取り込み許可の要求を受信し、かつ前記入力バッファに前記入力装置からのデータが格納されている場合に、前記運用系のシリアル同期部に前記データの取り込み許可を送信すると共に前記データの取り込み処理を前記シリアルデータ入力部に実行させてもよい。
【００１０】
さらに、前記サービスプロセッサは、
前記チップセットのいずれか一方から障害発生の通知を受け取ると、前記シリアル同期部に前記２つのシリアルコントローラの動作を同期させるための処理を停止させてもよい。
【００１１】
上記のように構成された情報処理装置では、シリアルコントローラをそれぞれ備えた２つのチップセットと、２つのチップセットのいずれか一方で障害が発生した場合にシリアルコントローラと入出力装置の接続経路を切り換えるためのセレクタと、チップセットで障害が発生していない場合は、運用系のシリアルコントローラの出力データを出力装置へ出力させ、入力装置からのデータを２つのシリアルコントローラへそれぞれ供給させ、チップセットのいずれか一方から障害発生の通知を受け取った場合は、正常に動作しているチップセットが備えるシリアルコントローラの出力データのみを出力装置へ出力させ、入力装置からのデータを正常に動作しているチップセットが備えるシリアルコントローラのみへ供給させるサービスプロセッサとを有することで、障害が発生していない場合は、ＣＰＵから発行されたコマンドやデータの処理結果、あるいは入出力装置を介して入力された入力データが、２つのシリアルコントローラにそれぞれ供給されるため、障害が発生したチップセットを切り離しても入出力装置やＣＰＵから送出されたメッセージやデータを損なうことなく情報処理装置を継続して運用することが可能になる。また、故障個所がシリアルコントローラそのものであってもシステムを停止することなく運用を継続できる。
【００１２】
【発明の実施の形態】
次に本発明について図面を参照して説明する。
【００１３】
本発明の情報処理装置は、シリアルコントローラが二重化された構成であり、運用中のシリアルコントローラで障害が発生した場合に待機中のシリアルコントローラを用いることで継続運用を実現する構成である。
【００１４】
図１は本発明の情報処理装置の一構成例を示すブロック図であり、図２は図１に示したシリアルコントローラの構成を示すブロック図である。なお、図１に示した情報処理装置は、シリアルコンソールを備えたコンピュータシステムであり、ＣＰＵと入出力装置間の経路が二重化された構成例を示している。
【００１５】
図１に示すように、本実施形態の情報処理装置は、ＣＰＵ１と、ＣＰＵ１にデータやコマンドを入力するための入力装置及びＣＰＵ１から発行されたコマンドやデータの処理結果を出力するための出力装置を備えた入出力装置８と、ＣＰＵ１と入出力装置８間のＩ／Ｏインタフェースである、シリアルコントローラをそれぞれ備えた第１のチップセット２及び第２のチップセット３と、第１のチップセット２及び第２のチップセット３のいずれか一方で障害が発生した場合にシリアルコントローラと入出力装置８の接続経路を切り換えるためのセレクタ１０と、第１のチップセット２、第２のチップセット３、及びセレクタ１０の動作を制御するサービスプロセッサ９とを有する構成である。
【００１６】
本実施形態の情報処理装置では、ＣＰＵ１と入出力装置８間を接続するＩ／Ｏインタフェースが、第１のチップセット２及び第２のチップセット３により二重化された構成であり、ここでは、第１のチップセット２が通常動作する運用系として用いられ、第２のチップセット３が予備の待機系として用いられものとする。但し、障害が発生していない状態では運用系と待機系の動作に区別は無いものとする。
【００１７】
第１のチップセット２は第１のシリアルコントローラ６を備え、第２のチップセット３は第２のシリアルコントローラ７を備え、第１のチップセット２及び第２のチップセット３によりシリアルコンソールが形成される。
【００１８】
また、第１のチップセット２及び第２のチップセット３には故障解析を行うためのサービスプロセッサ９が接続され、サービスプロセッサ９には第１のチップセット２または第２のチップセット３から障害発生情報が通知（障害通知）される。その場合、サービスプロセッサ９は、セレクタ１０を制御することで障害が発生したチップセットをシステムから切り離すと共に、後述する第１のシリアルコントローラ６及び第２のシリアルコントローラ７による同期処理を停止させる。
【００１９】
このような構成において、図１に示した情報処理装置で障害が発生していない場合、入出力装置８には第１のチップセット２または第２のチップセット３の何れか一方（ここでは運用系である第１のチップセット２）の出力データがセレクタ１０を介して出力される。また、入出力装置８により外部から入力される入力データはセレクタ１０により第１のチップセット２及び第２のチップセット３にそれぞれに供給される。なお、ＣＰＵ１は第１のチップセット２及び第２のチップセット３に対してそれぞれ同じコマンドあるいは同じデータ処理結果を出力する。
【００２０】
一方、第１のチップセット２または第２のチップセット３のいずれかで障害が発生した場合、その障害通知はサービスプロセッサ９へ送信され、サービスプロセッサ９は、障害が発生したチップセットをシステムから切り離し、ＣＰＵ１と入出力装置８とを正常な系のみで接続する。
【００２１】
したがって、本実施形態の情報処理装置では、障害が発生していない場合に、ＣＰＵ１からのコマンドやデータ処理結果、あるいは入出力装置８からの入力データが、第１のシリアルコントローラ６及び第２のシリアルコントローラ７に対してそれぞれ供給されるため、障害発生時に、障害が発生したチップセットを切り離しても入出力装置８やＣＰＵ１から送出されたメッセージやデータを損なうことなく情報処理装置を継続して運用することが可能になる。
【００２２】
なお、図１では、情報処理装置が、ＣＰＵ１、入出力装置８、Ｉ／Ｏインタフェース（第１のチップセット２、第２のチップセット３）、及びサービスプロセッサのみ有する構成を示しているが、実際の情報処理装置は、それらに加えて、例えば、データを記憶するメモリ、該メモリに対するデータの読み出し／書き込みを制御するメモリコントローラ、及び割り込み制御、ＤＭＡ制御、システムクロック、タイマ、電力管理等を行うシステムコントローラ等を備えている。
【００２３】
図２に示すように、第１のシリアルコントローラ６は、ＣＰＵ１から送信されたコマンドを一時的に保持するコマンドバッファ６１と、入出力装置８を構成する入力装置８１からの入力データを一時的に保持する入力バッファ６２と、ＣＰＵ１と入出力装置８間のシリアルデータ転送を行うシリアルデータ入出力部６３と、第２のシリアルコントローラ７と内部動作を同期させるためのシリアル同期部６４とを有する構成である。同様に、第２のシリアルコントローラ７は、ＣＰＵ１から送信されたコマンドを一時的に保持するコマンドバッファ７１と、入出力装置８を構成する入力装置８１からの入力データを一時的に保持する入力バッファ７２と、ＣＰＵ１と入出力装置８間でシリアルデータの転送を行うシリアルデータ入出力部７３と、第１のシリアルコントローラ６と内部動作を同期させるためのシリアル同期部７４とを有する構成である。
【００２４】
コマンドバッファ６１，７１、及び入力バッファ６２、７２は、例えば、シフトレジスタで構成され、シリアル同期部６４，７４、及びシリアルデータ入出力部６３，７３は、例えば種々の論理ゲートを組み合わせた論理回路でそれぞれ構成される。
【００２５】
障害が発生していない場合、シリアルデータ入出力部６３，７３からの出力データはサービスプロセッサ９の制御によりセレクタ１０で運用系である何れか一方が選択され、出力装置８２へ送出される。また、入力装置８１からの入力データまたはメッセージはサービスプロセッサ９の制御によりセレクタ１０を介して入力バッファ６２，７２へそれぞれ供給される。
【００２６】
また、ＣＰＵ１から発行されたコマンド（あるいは出力データ）は、コマンドバッファ６１，７１によりそれぞれ保持される。本実施形態の情報処理装置では、チップセットが二重化されているため、ＣＰＵ１から発行されたコマンドは第１のシリアルコントローラ６及び第２のシリアルコントローラ７へそれぞれ供給される。
【００２７】
コマンドバッファ６１にコマンドが格納されると、運用系（ここでは第１のシリアルコントローラ６）のシリアル同期部６４は、同期化のための専用線を用いて待機系（ここでは第２のシリアルコントローラ７）のシリアル同期部７４に対してＣＰＵ１から発行されたコマンドの実行許可を要求する。
【００２８】
待機系のシリアル同期部７４は、運用系のシリアル同期部６４からコマンド実行許可要求を受け取ると、自装置のコマンドバッファ７１にＣＰＵ１から発行されたコマンドが格納されているか否かを確認し、実行許可要求とコマンドの両方が揃っている場合に、運用系のシリアル同期部６４に対して実行許可を送信し、ＣＰＵ１から発行されたコマンドにしたがってシリアルデータ入出力部７３に処理を実行させる。
【００２９】
また、コマンドバッファ７１にＣＰＵ１から発行されたコマンドが格納されていない場合（実行許可要求とコマンドの何れか一方しかない場合）は、コマンドバッファ７１にＣＰＵ１から発行されたコマンドが格納されるのを待って、運用系のシリアル同期６４に対して実行許可を送信し、ＣＰＵ１から発行されたコマンドにしたがってシリアルデータ入出力部７３に処理を実行させる。
【００３０】
一方、入力装置８１からの入力データ（あるいはメッセージ）が入力バッファ６２に格納されると、運用系（ここでは第１のシリアルコントローラ６）のシリアル同期部６４は、待機系（ここでは第２のシリアルコントローラ７）のシリアル同期部７４に対して入力装置８１から供給された入力データの取り込み許可を要求する。
【００３１】
待機系のシリアル同期部７４は、運用系のシリアル同期部６４から入力データの取り込み許可要求を受け取ると、自装置の入力バッファ７２に入力装置８１から供給された入力データが格納されているか否かを確認し、取り込み許可要求と入力データの両方が揃っている場合に、運用系のシリアル同期部６４に対して取り込み許可を送信し、シリアルデータ入出力部７３により入力装置８１から供給された入力データの取り込み処理を実行させる。
【００３２】
また、入力バッファ７２に入力装置８１から供給された入力データが格納されていない場合（取り込み許可要求と入力データの何れか一方しかない場合）は、コマンドバッファ７１に入力装置８１から供給された入力データが格納されるのを待って、運用系のシリアル同期６４に対して取り込み許可を送信し、シリアルデータ入出力部７３により入力装置８１から供給された入力データの取り込み処理を実行させる。
【００３３】
このように、ＣＰＵ１からのコマンドの処理、及び入力装置８１からの入力データの取り込み処理を二つのシリアルコントローラ６，７が互いに同期しつつ実行することで、運用系のシリアルデータ入出力部６３と待機系のシリアルデータ入出力部７３の内部状態は常に一致する。
【００３４】
一方、運用期間中に第１のチップセット２または第２のチップセット３で障害が発生した場合、障害通知を受け取ったサービスプロセッサ９は、障害が発生した系のシリアルコントローラを含むチップセット全体をシステムから切り離し、障害が発生していない系のみで運用を継続させる。このとき、サービスプロセッサ９は、セレクタ１０を制御することで、運用を継続している系のシリアルコントローラの出力データを出力装置８２へ出力させ、入力装置８１からの入力データを運用を継続している系のシリアルコントローラへ供給させる。また、サービスプロセッサ９は、シリアル同期部６４、７４で実行する上記メッセージの交換による同期化処理を停止させる。
【００３５】
したがって、本発明の情報処理装置によれば、シリアルコントローラを含む系で障害が発生した場合でも入力装置８やＣＰＵ１からの入力データやメッセージを損なうことなく運用を継続できる。また、故障個所がシリアルコントローラそのものであってもシステムを停止することなく運用を継続できる。よって、メッセージやデータの欠落を防止すると共にＳＰｏＦの発生を排除することが可能なシリアルコントローラを備えた情報処理装置を提供できる。
【００３６】
【発明の効果】
本発明は以上説明したように構成されているので、以下に記載する効果を奏する。
【００３７】
シリアルコントローラをそれぞれ備えた２つのチップセットと、２つのチップセットのいずれか一方で障害が発生した場合にシリアルコントローラと入出力装置の接続経路を切り換えるためのセレクタと、チップセットで障害が発生していない場合は、運用系のシリアルコントローラの出力データを出力装置へ出力させ、入力装置からのデータを２つのシリアルコントローラへそれぞれ供給させ、チップセットのいずれか一方から障害発生の通知を受け取った場合は、正常に動作しているチップセットが備えるシリアルコントローラの出力データのみを出力装置へ出力させ、入力装置からのデータを正常に動作しているチップセットが備えるシリアルコントローラのみへ供給させるサービスプロセッサとを有することで、障害が発生していない場合は、ＣＰＵから発行されたコマンドやデータの処理結果、あるいは入出力装置を介して入力された入力データが、２つのシリアルコントローラにそれぞれ供給されるため、障害が発生したチップセットを切り離しても入出力装置やＣＰＵから送出されたメッセージやデータを損なうことなく情報処理装置を継続して運用することが可能になる。
【００３８】
また、故障個所がシリアルコントローラそのものであってもシステムを停止することなく運用を継続できる。
【００３９】
よって、メッセージやデータの欠落を防止すると共にＳＰｏＦの発生を排除することが可能なシリアルコントローラを備えた情報処理装置を提供できる。
【図面の簡単な説明】
【図１】本発明の情報処理装置の一構成例を示すブロック図である。
【図２】図１に示したシリアルコントローラの構成を示すブロック図である。
【符号の説明】
１　　ＣＰＵ
２　　第１のチップセット
３　　第２のチップセット
６　　第１のシリアルコントローラ
７　　第２のシリアルコントローラ
８　　入出力装置
９　　サービスプロセッサ
１０　　セレクタ
６１、７１　　コマンドバッファ
６２、７２、　　入力バッファ
６３、７３　　シリアルデータ入出力部
６４、７４　　シリアル同期部
８１　　入力装置
８２　　出力装置
【図１】
2004062589.tif 000003
【図２】
2004062589.tif 000004