(57)【要約】【課題】書き込み時間の短縮化を図ることができる電子回路、電気光学装置及び電子機器を提供する。【解決手段】第１駆動用トランジスタＱｄと、前記第１駆動用トランジスタＱｄの利得係数よりｋ倍大きい利得係数を有する第１電流供給用トランジスタＱｃとで電流レベル最終変換回路３０を構成した。また、第２駆動用トランジスタＴｒｄと、前記第２駆動用トランジスタＴｒｄの利得係数よりｋ倍大きい利得係数を有する第２電流供給用トランジスタＴｒｃとで電流レベル変換回路４０を構成した。そして、前記電流レベル変換回路４０の第２駆動用トランジスタＴｒｄにて生成されたデータ電流Ｉｄａｔａのｋ倍の電流量を有する中間電流Ｉｍを電流レベル最終変換回路３０の第１電流供給用トランジスタＱｃに供給するようにした。【選択図】　　　図３
2004138803.tif 000002
【特許請求の範囲】
【請求項１】
第１の電流信号が入力され、前記第１の電流信号とは値が異なる第２の電流信号を生成する第１の電流値変換部と、
第３電流信号が入力され、前記第３の電流信号とは値が異なる第４の電流信号を生成する第２の電流値変換部と、
前記第２の電流信号が入力される電子素子と
を備え、前記第４の電流信号が前記第１の電流信号となることを特徴とする電子回路。
【請求項２】
請求項１に記載の電子回路において、
前記第１の電流信号、または、前記第２の電流信号を保持するための保持部を前記第１の電流値変換部が有することを特徴とする電子回路。
【請求項３】
請求項１または２に記載の電子回路において、
前記第１の電流値変換部が利得の異なる複数のトランジスタを含むことを特徴とする電子回路。
【請求項４】
請求項１乃至３のいずれか１つに記載の電子回路において、
前記第２の電流値変換部が利得の異なる複数のトランジスタを含むことを特徴とする電子回路。
【請求項５】
請求項１乃至４のいずれか１つに記載の電子回路において、
前記電子素子は、電流駆動素子であることを特徴とする電子回路。
【請求項６】
請求項５に記載の電子回路において、
前記電流駆動素子は、ＥＬ素子であることを特徴とする電子回路。
【請求項７】
複数のデータ線と、複数の走査線と、複数の電気光学素子と、複数の単位回路とを備えた電気光学装置において、
前記複数の単位回路の各々は、
前記複数の走査線と接続するとともに、第１の電流信号が入力され、前記第１の電流信号とは値が異なる第２の電流信号を生成する第１の電流値変換部と、
前記複数のデータ線のうち１つのデータ線と接続するとともに、第３電流信号が入力され、前記第３の電流信号とは値が異なる第４の電流信号を生成する第２の電流値変換部と
を備え
前記電気光学素子は前記第２の電流信号が入力され、
前記第４の電流信号は前記第１の電流信号となることを特徴とする電気光学装置。
【請求項８】
請求項７に記載の電気光学装置において、
前記第１の電流信号、または、前記第２の電流信号を保持するための保持部を前記第１の電流値変換部が有することを特徴とする電気光学装置。
【請求項９】
請求項７または８に記載の電気光学装置において、
前記第１の電流値変換部が利得の異なる複数のトランジスタを含むことを特徴とする電気光学装置。
【請求項１０】
請求項７乃至９のいずれか１つに記載の電気光学装置において、
前記第２の電流値変換部が利得の異なる複数のトランジスタを含むことを特徴とする電気光学装置。
【請求項１１】
請求項７乃至１０のいずれか１つに記載の電気光学装置において、
前記電気光学素子は、有機ＥＬ素子であることを特徴とする電気光学装置。
【請求項１２】
請求項１乃至６のいずれか１つに記載の電子回路を実装したことを特徴とする電子機器。
【請求項１３】
請求項７乃至１０のいずれか１つに記載の電気光学装置を実装したことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子回路、電気光学装置及び電子機器に関するものである。
【０００２】
【従来の技術】
近年、有機ＥＬ素子といった電気光学素子を用いた電気光学装置が注目されている。有機ＥＬ素子は自発光素子なのでバックライトが不要となるので、低消費電力、高視野角、高コントラスト比の電気光学装置を実現できるものと期待されている。
【０００３】
この種の電気光学装置のうち、アクティブマトリクス型と呼ばれる方式のものでは、その表示パネル部に有機ＥＬ素子に供給される駆動電流を制御するための画素回路が配設されている。
【０００４】
画素回路は、その内部にデータ電流に相対した電荷量を保持するためのコンデンサと、前記電荷量に応じて前記駆動電流を制御するトランジスタとを備えている（例えば、特許文献１参照）。
【０００５】
【特許文献１】
国際公開第ＷＯ９８／３６４０６号パンフレット
【０００６】
【発明が解決しようとする課題】
ところで、近年、前記画素回路へのデータ電流の書き込み時間の短縮化や有機ＥＬ素子の中間階調の拡張化を図ることによって、電気光学装置の表示品質を向上させることが要求されている。
【０００７】
本発明の目的の一つは書き込み時間の短縮化を図ることができる電子回路、電気光学装置及び電子機器を提供することにある。
【０００８】
【課題を解決するための手段】
本発明における電子回路は、第１の電流信号が入力され、前記第１の電流信号とは値が異なる第２の電流信号を生成する第１の電流値変換部と、第３電流信号が入力され、前記第３の電流信号とは値が異なる第４の電流信号を生成する第２の電流値変換部と、前記第２の電流信号が入力される電子素子と、を備え、前記第４の電流信号が前記第１の電流信号となる。
【０００９】
これによれば、電子回路を構成するトランジスタの占有面積が大きくなるのを抑制することができる。
この電子回路において、前記第１の電流信号、または、前記第２の電流信号を保持するための保持部を前記第１の電流値変換部が有する。
【００１０】
これによれば、第１の電流信号に対応する電流レベルを有する第２の電流信号を安定して生成することができる。
この電子回路において、前記第１の電流値変換部が利得の異なる複数のトランジスタを含む。
【００１１】
これによれば、第１の電流信号に対応する電流レベルを有する第２の電流信号を生成することができる。
この電子回路において、前記第２の電流値変換部が利得の異なる複数のトランジスタを含む。
【００１２】
これによれば、第３の電流信号に対応する電流レベルを有する第４の電流信号を生成することができる。
この電子回路において、前記電子素子は、電流駆動素子である。
【００１３】
これによれば、電子回路を構成するトランジスタの占有面積が大きくなるのを抑制しつつ、電流駆動素子に供給される第２の電流信号と比較して大きな電流値を有する第３の電流信号を供給させることができる。
【００１４】
この電子回路において、前記電流駆動素子は、ＥＬ素子である。
これによれば、電子回路を構成するトランジスタの占有面積が大きくなるのを抑制しつつ、ＥＬ素子に供給される第２の電流信号と比較して大きな電流値を有する第３の電流信号を供給させることができる。
【００１５】
本発明の電気光学装置は、複数のデータ線と、複数の走査線と、複数の電気光学素子と、複数の単位回路とを備えた電気光学装置において、前記複数の単位回路の各々は、前記複数の走査線と接続するとともに、第１の電流信号が入力され、前記第１の電流信号とは値が異なる第２の電流信号を生成する第１の電流値変換部と、前記複数のデータ線のうち１つのデータ線と接続するとともに、第３電流信号が入力され、前記第３の電流信号とは値が異なる第４の電流信号を生成する第２の電流値変換部とを備え前記電気光学素子は前記第２の電流信号が入力され、前記第４の電流信号は前記第１の電流信号となる。
【００１６】
これによれば、電気光学装置を構成するトランジスタの占有面積が大きくなるのを抑制することができる。
この電気光学装置において、前記第１の電流信号、または、前記第２の電流信号を保持するための保持部を前記第１の電流値変換部が有する。
【００１７】
これによれば、第１の電流信号に対応する電流レベルを有する第２の電流信号を安定して生成することができる。
この電気光学装置において、前記第１の電流値変換部が利得の異なる複数のトランジスタを含む。
【００１８】
これによれば、第１の電流信号に対応する電流レベルを有する第２の電流信号を生成することができる。
この電気光学装置において、前記第２の電流値変換部が利得の異なる複数のトランジスタを含む。
【００１９】
これによれば、第３の電流信号に対応する電流レベルを有する第４の電流信号を生成することができる。
この電気光学装置において、前記電気光学素子は、有機ＥＬ素子である。
【００２０】
これによれば、電子回路を構成するトランジスタの占有面積が大きくなるのを抑制しつつ、有機ＥＬ素子に供給される第２の電流信号と比較して大きな電流値を有する第３の電流信号を供給させることができる。
【００２１】
本発明における電子機器は、上記電子回路を実装した。
これによれば、構成するトランジスタの占有面積が大きくなるのを抑制した電子回路を備えた電子機器を提供することができる。
【００２２】
この電子機器において、上記電気光学装置を実装した。
これによれば、構成するトランジスタの占有面積が大きくなるのを抑制した電気光学装置を備えた電子機器を提供することができる。
【００２３】
【発明の実施の形態】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜図４に従って説明する。図１は、電気光学装置としての有機ＥＬディスプレイの回路構成を示すブロック回路図である。図２は、表示パネル部及びデータ線駆動回路の内部回路構成を示すブロック回路図である。図３は、電子回路又は単位回路としての画素回路の回路図である。図４は、画素回路の動作を示すタイミングチャートである。
【００２４】
有機ＥＬディスプレイ１０は、図１に示すように、制御回路１１、表示パネル部１２、走査線駆動回路１３及びデータ線駆動回路１４を備えている。尚、本実施形態における有機ＥＬディスプレイ１０は、電流プログラム方式の画素回路を有する有機ＥＬディスプレイである。
【００２５】
有機ＥＬディスプレイ１０の制御回路１１、走査線駆動回路１３及びデータ線駆動回路１４は、それぞれが独立した電子部品によって構成されていてもよい。例えば、制御回路１１、走査線駆動回路１３及びデータ線駆動回路１４が、各々１チップの半導体集積回路装置によって構成されていてもよい。
【００２６】
又、制御回路１１、走査線駆動回路１３及びデータ線駆動回路１４の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００２７】
制御回路１１は、図示しない外部装置から出力される画像データに基づいて表示パネル部１２に所望の画像を表示するための走査制御信号及びデータ制御信号をそれぞれ作成する。又、制御回路１１は、走査制御信号を走査線駆動回路１３に出力するとともに、データ制御信号をデータ線駆動回路１４に出力する。
【００２８】
表示パネル部１２は、図２に示すように、発光層が有機材料で構成された電子素子、電流駆動素子または電気光学素子としての有機ＥＬ素子２１を有する複数の画素回路２０がマトリクス状に配設されている。つまり、画素回路２０は、列方向に沿って延びるＭ本のデータ線Ｘｍ（ｍ＝１〜Ｍ；ｍは整数）と、行方向に沿って延びるＮ本の走査線Ｙｎ（ｎ＝１〜Ｎ；ｎは整数）との交差部に対応する位置に配設されている。また、本実施形態では、有機ＥＬ素子２１は、前記データ線駆動回路１４にて生成される第３の電流信号としてのデータ電流Ｉｄａｔａの大きさに対して１／１００程度の大きさの第２の電流信号としての駆動電流Ｉｅｌで適宜発光する有機ＥＬ素子である。尚、画素回路２０内に配置形成される後記するトランジスタは、通常はＴＦＴ（薄膜トランジスタ）で構成されている。
【００２９】
走査線駆動回路１３は、前記制御回路１１から出力される走査制御信号に基づいて、表示パネル部１２に設けられたＮ本の走査線Ｙｎのうち、１本の走査線を選択し、その選択された走査線に走査信号を供給する。
【００３０】
データ線駆動回路１４は、複数の単一ラインドライバ２３を備えている。各単一ラインドライバ２３は、表示パネル部１２に設けられたデータ線Ｘｍと接続されている。単一ラインドライバ２３は、それぞれ、制御回路１１から出力されるデータ制御信号に基づいて、データ電流Ｉｄａｔａを生成する。又、単一ラインドライバ２３は、その生成されたデータ電流Ｉｄａｔａをデータ線Ｘｍを介して各画素回路２０に供給する。画素回路２０は、このデータ電流Ｉｄａｔａに応じて同画素回路２０の内部状態を設定することで、各有機ＥＬ素子２１に流れる駆動電流Ｉｅｌを制御して同有機ＥＬ素子２１の輝度階調を制御するようになっている。
【００３１】
このように構成された有機ＥＬディスプレイ１０の画素回路２０について図３に従って以下に説明する。尚、各画素回路２０の回路構成はすべて同じであるので、説明の便宜上、ｍ番目のデータ線Ｘｍとｎ番目の走査線Ｙｎとの交差部に配設された画素回路２０について説明する。
【００３２】
画素回路２０は、第１の電流値変換部としての電流レベル最終変換回路３０と第２の電流値変換部としての電流レベル変換回路４０とから構成されている。
電流レベル最終変換回路３０は、第１駆動用トランジスタＱｄ、第１電流供給用トランジスタＱｃ，第１スイッチング用トランジスタＱｓ１，第２スイッチング用トランジスタＱｓ２とを含む。また、電流レベル最終変換回路３０は、保持部としての保持用キャパシタＣｎと有機ＥＬ素子２１とを含む。
【００３３】
第１駆動用トランジスタＱｄは、その駆動能力としての利得係数がβｄ１となるように設定された駆動用トランジスタとして機能するトランジスタである。第１電流供給用トランジスタＱｃは、その駆動能力としての利得係数がβｃ１となるように設定された駆動用トランジスタとして機能するトランジスタである。第１及び第２スイッチング用トランジスタＱｓ１，Ｑｓ２は、それぞれ、走査線駆動回路１３から供給される走査信号ＳＣ１，ＳＣ２に応じてオン・オフ制御されるスイッチング用トランジスタとして機能するトランジスタである。
【００３４】
尚、本実施形態では、第１駆動用トランジスタＱｄ及び第１電流供給用トランジスタＱｃの導電型はｐ型（ｐチャネル）であり、第１及び第２スイッチング用トランジスタＱｓ１，Ｑｓ２の導電型はｎ型（ｎチャネル）である。
【００３５】
第１駆動用トランジスタＱｄは、そのソースが駆動電圧Ｖｄｄを供給する電源線ＶＬに接続されている。第１駆動用トランジスタＱｄのドレインは、有機ＥＬ素子２１に接続されている。有機ＥＬ素子２１の第１駆動用トランジスタＱｄのドレインと接続された端子と反対側の端子は接地されている。第１駆動用トランジスタＱｄのゲート／ソース間には、保持用キャパシタＣｎが接続されている。又、第１駆動用トランジスタＱｄのゲートは、第１電流供給用トランジスタＱｃのゲートに接続されている。
【００３６】
第１電流供給用トランジスタＱｃのソースは、前記電源線ＶＬに接続されている。第１電流供給用トランジスタＱｃのドレインは、第１スイッチング用トランジスタＱｓ１のドレインに接続されている。第１スイッチング用トランジスタＱｓ１のゲートは、第１の副走査線Ｙｎ１が接続されている。第１の副走査線Ｙｎ１は前記走査線駆動回路１３に接続されている。
【００３７】
また、第１電流供給用トランジスタＱｃのゲート及びドレインは、第２スイッチング用トランジスタＱｓ２を介して互いに電気的に接続可能になっている。第２スイッチング用トランジスタＱｓ２のゲートは、第２の副走査線Ｙｎ２が接続されている。第２の副走査線Ｙｎ２は前記走査線駆動回路１３に接続されている。
【００３８】
従って、前記走査線駆動回路１３から出力される第２の走査信号ＳＣ２に応じて、第２スイッチング用トランジスタＱｓ２がオン状態となることで、第１電流供給用トランジスタＱｃは、ダイオード接続される。そして、第１電流供給用トランジスタＱｃがダイオード接続されることで、前記第１駆動用トランジスタＱｄと第１電流供給用トランジスタＱｃとがカレントミラー回路を構成するようになっている。
【００３９】
また、前記第１駆動用トランジスタＱｄ及び第１電流供給用トランジスタＱｃの利得係数βｄ１，βｃ１は、その相対比率がβｄ１：βｃ１＝１：１０となるように予め設定されている。従って、第１電流供給用トランジスタＱｃを流れる第１の電流信号又は第４の電流信号としての中間電流Ｉｍは、第１駆動用トランジスタＱｄにて生成される駆動電流Ｉｅｌの１０倍の大きさとなる。中間電流Ｉｍは、第１駆動用トランジスタＱｄ及び第１電流供給用トランジスタＱｃの利得係数βｄ１，βｃ１を用いて以下の式のように表される。
【００４０】
2004138803.tif 000003
従って、電流レベル最終変換回路３０は、前記有機ＥＬ素子２１に供給される駆動電流Ｉｅｌの１０倍の大きさの中間電流Ｉｍを供給することができる。
【００４１】
また、このとき、前記第１駆動用トランジスタＱｄ及び第１電流供給用トランジスタＱｃのそれぞれのチャネル長がほぼ同じであると仮定すれば、第１駆動用トランジスタＱｄ及び第１電流供給用トランジスタＱｃの利得係数のβｄ１及びβｃ１は、同第１駆動用トランジスタＱｄ及び第１電流供給用トランジスタＱｃのそれぞれの占有面積ＳＱｄ，ＳＱｃに比例することとなる。
【００４２】
この結果、第１電流供給用トランジスタＱｃの占有面積ＳＱｃは、以下の式で示すように、第１駆動用トランジスタＱｄの占有面積ＳＱｄのほぼ１０倍となる。
【００４３】
ＳＱｃ＝１０ＳＱｄ
次に、電流レベル変換回路４０について以下に説明する。電流レベル変換回路４０は、第２駆動用トランジスタＴｒｄ、第２電流供給用トランジスタＴｒｃ、第３スイッチング用トランジスタＴｒｓとから構成されている。
【００４４】
第２駆動用トランジスタＴｒｄは、その駆動能力としての利得係数がβｄ２となるように設定された駆動用トランジスタとして機能するトランジスタである。第２電流供給用トランジスタＴｒｃは、その駆動能力としての利得係数がβｃ２となるように設定された駆動用トランジスタとして機能するトランジスタである。第３スイッチング用トランジスタＴｒｓは、そのゲートが第３の副走査線Ｙｎ３を介して走査線駆動回路１３と電気的に接続されている。第３スイッチング用トランジスタＴｒｓは、走査線駆動回路１３から供給される走査信号ＳＣ３に応じてオン・オフ制御されるトランジスタである。
【００４５】
尚、本実施形態では、駆動用トランジスタＴｒｄ、第２電流供給用トランジスタＴｒｃ及び第３スイッチング用トランジスタＴｒｓの導電型は、それぞれ、ｎ型（ｎチャネル）である。
【００４６】
第２駆動用トランジスタＴｒｄは、そのドレインが前記電流レベル最終変換回路３０の第１スイッチング用トランジスタＱｓ１のソースに接続されている。第２駆動用トランジスタＴｒｄのソースは、第２電流供給用トランジスタＴｒｃのソースと共通して接地されている。また、第２駆動用トランジスタＴｒｄのゲートは第２電流供給用トランジスタＴｒｃのゲートに接続されている。
【００４７】
第２電流供給用トランジスタＴｒｃのドレインは、第３スイッチング用トランジスタＴｒｓのソースに接続されている。第２電流供給用トランジスタＴｒｃはダイオード接続されている。つまり、前記第２駆動用トランジスタＴｒｄと第２電流供給用トランジスタＴｒｃとでカレントミラー回路を構成するようになっている。
【００４８】
第３スイッチング用トランジスタＴｒｓのドレインは、データ線Ｘｍを介して前記データ線駆動回路１４の単一ラインドライバ２３と電気的に接続されている。第３スイッチング用トランジスタＴｒｓのゲートは、第３の副走査線Ｙｎ３が接続されている。第３の副走査線Ｙｎ３は前記走査線駆動回路１３に接続されている。
【００４９】
また、第２駆動用トランジスタＴｒｄ及び第２電流供給用トランジスタＴｒｃのそれぞれの利得係数βｄ２及びβｃ２は、その相対比率がβｄ２：βｃ２＝１：１０となるように予め設定されている。従って、第２電流供給用トランジスタＴｒｃに流れるデータ電流Ｉｄａｔａは、第２駆動用トランジスタＴｒｄにて生成される中間電流Ｉｍの１０倍の大きさである。つまり、データ電流Ｉｄａｔａは、以下の式のようになる。
【００５０】
2004138803.tif 000004
従って、電流レベル変換回路４０は、前記電流レベル最終変換回路３０に供給される中間電流ｍ１の１０倍の大きさのデータ電流Ｉｄａｔａを供給することができる。
【００５１】
このとき、前記第２駆動用トランジスタＴｒｄ及び第２電流供給用トランジスタＴｒｃのそれぞれのチャネル長がほぼ同じであると仮定すれば、第２駆動用トランジスタＴｒｄ及び第２電流供給用トランジスタＴｒｃの利得係数のβｄ２及びβｃ２は、同第２駆動用トランジスタＴｒｄ及び第２電流供給用トランジスタＴｒｃのそれぞれの占有面積ＳＴｒｄ，ＳＴｒｃに比例することとなる。
【００５２】
この結果、第２電流供給用トランジスタＴｒｃの占有面積ＳＴｒｃは、以下の式に示すように、第２駆動用トランジスタＴｒｄの占有面積ＳＴｒｄのほぼ１０倍となる。
【００５３】
ＳＴｒｃ＝１０ＳＴｒｄ
尚、前記第１、第２及び第３の副走査線Ｙｎ１，Ｙｎ２，Ｙｎ３とで走査線Ｙｎを構成している。そして、前記走査線駆動回路１３は、所定のタイミングで、第１、第２及び第３の副走査線Ｙｎ１，Ｙｎ２，Ｙｎ３に、それぞれ、第１、第２及び第３の走査信号ＳＣ１，ＳＣ２，ＳＣ３を出力するようになっている。
【００５４】
以上のことからデータ電流Ｉｄａｔａは、駆動電流Ｉｅｌを用いて表すと、以下の式で表される。
2004138803.tif 000005
従って、前記のように画素回路２０を構成することによって、駆動電流Ｉｅｌに対して１００倍のデータ電流Ｉｄａｔａを供給する画素回路を実現することができる。
【００５５】
また、前記画素回路２０を構成する全トランジスタの占有面積Ｓｔは、第１及び第２電流供給用トランジスタＱｃ，Ｔｒｃの占有面積ＳＱｃ，ＳＴｒｃと、第１及び第２駆動用トランジスタＱｄ，Ｔｒｄの占有面積ＳＱｄ，ＳＴｒｄと、前記第１、第２及び第３スイッチング用トランジスタの占有面積の総和となる。ここで、前記第１、第２及び第３スイッチング用トランジスタＱｓ１，Ｑｓ２，Ｔｒｓの占有面積をそれぞれ、ＳＱｓ１，ＳＱｓ２，ＳＴｒｓで表すと、前記全トランジスタの占有面積Ｓｔは以下の式で表される。
【００５６】
2004138803.tif 000006
ここで、第２電流供給用トランジスタＴｒｃの占有面積ＳＴｒｃを第２駆動用トランジスタＴｒｄの占有面積ＳＴｒｄで、第１電流供給用トランジスタＱｃの占有面積ＳＱｃを第１駆動用トランジスタＱｄの占有面積ＳＱｄでそれぞれ表すと、全トランジスタの占有面積Ｓｔは以下の式のようになる。
【００５７】
2004138803.tif 000007
ここで、前記第１、第２及び第３スイッチング用トランジスタＱｓ１，Ｑｓ２，Ｔｒｓは、スイッチング用トランジスタとして機能するトランジスタなので、それらの占有面積ＳＱｓ１，ＳＱｓ２，ＳＴｒｓが互いにほぼ等しいと仮定し、第１、第２及び第３スイッチング用トランジスタＱｓ１，Ｑｓ２，Ｔｒｓの占有面積ＳＱｓ１，ＳＱｓ２，ＳＴｒｓが第１電流供給用トランジスタＱｃの占有面積ＳＱｃとほぼ等しいとする。つまり、第１、第２及び第３スイッチング用トランジスタＱｓ１，Ｑｓ２，Ｔｒｓの占有面積ＳＱｓ１，ＳＱｓ２，ＳＴｒｓと第１駆動用トランジスタＱｄの占有面積ＳＱｄは以下の式のようになる。
【００５８】
ＳＱｓ１＝ＳＱｓ２＝ＳＴｒｓ＝ＳＱｄ
上式の関係を全トランジスタの占有面積Ｓｔに代入すると、全トランジスタの占有面積Ｓｔは以下の式のようになる。
【００５９】
2004138803.tif 000008
ここで、第１駆動用トランジスタＱｄの占有面積ＳＱｄと第２駆動用トランジスタＴｒｄの占有面積ＳＴｒｄとがほぼ等しくなると仮定すると、全トランジスタの占有面積Ｓｔは以下の式のようになる。
【００６０】
2004138803.tif 000009
次に、比較のために、前記電流レベル変換回路４０を設けずに電流レベル最終変換回路３０のみで構成された画素回路の全トランジスタの占有面積Ａｏを算出する。そして、電流レベル最終変換回路３０のみで構成された画素回路を構成する第１電流供給用トランジスタＱｃの利得係数は駆動用トランジスタＱｄの利得係数より１００倍大きいと仮定する。このように仮定することで、前記電流レベル最終変換回路３０と電流レベル変換回路４０とで構成された画素回路２０と同じ電流レベルのデータ電流Ｉｄａｔａを前記保持用キャパシタＣｎに供給することができる。
【００６１】
さて、前記したように、トランジスタの占有面積は利得係数に対応して大きくなるので、電流レベル変換回路４０を設けずに構成された画素回路の第１電流供給用トランジスタＱｃの占有面積は、その駆動用トランジスタＱｄの占有面積より１００倍大きくなる。つまり、前記第１電流供給用トランジスタＱｃの占有面積ＳＱｃと駆動用トランジスタＱｄの占有面積ＳＱｄとの関係は以下のように表わされる。
【００６２】
ＳＱｃ＝１００ＳＱｄ
従って、前記占有面積Ａｏは以下のように表わされる。
2004138803.tif 000010
ここで、前記画素回路２０に配設された全トランジスタの占有面積Ｓｔの場合と同様に、第１及び第２スイッチング用トランジスタＱｓ１，Ｑｓ２のそれぞれの占有面積ＳＱｓ１及びＳＱｓ２が互いに等しいと仮定する。そして、その第１及び第２スイッチング用トランジスタＱｓ１，Ｑｓ２のそれぞれの占有面積ＳＱｓ１及びＳＱｓ２が駆動用トランジスタＱｄの占有面積ＳＱｄと等しいと仮定すると、前記占有面積Ａｏは、以下のようになる。
【００６３】
2004138803.tif 000011
以上の結果から、前記した電流レベル変換回路４０を設けずに構成した画素回路の場合と比べて、図３に示した画素回路２０は駆動電流Ｉｅｌに対して同じだけのデータ電流Ｉｄａｔａの電流量を供給させることができるとともに、トランジスタの占有面積を約７５％削減させることができる。このトランジスタの占有面積Ｓｏの削減比率は前記データ電流Ｉｄａｔａと駆動電流Ｉｅｌとの相対比率が大きくなるほど大きくなる。そのため、電流レベル最終変換回路３０と電流レベル変換回路４０とで構成した画素回路２０の方が開口率を大きくすることができるとともに、ディスプレイの高精細化という点でも有利となる。
【００６４】
次に、前記のように構成された画素回路２０の駆動方法について図４に従って説明する。図４は、第１、第２及び第３スイッチング用トランジスタＱｓ１，Ｑｓ２，Ｔｒｓに供給される第１、第２及び第３の走査信号ＳＣ１，ＳＣ２，ＳＣ３と、有機ＥＬ素子２１に流れる駆動電流Ｉｅｌとのタイミングチャートである。また、図４において、Ｔｃ、Ｔ１及びＴ２は、それぞれ、駆動周期、データ書き込み期間及び発光期間を表している。駆動周期Ｔｃは、データ書き込み期間Ｔ１と発光期間Ｔ２とから成っている。駆動周期Ｔｃは、前記有機ＥＬ素子２１の輝度階調が１回ずつ更新される周期を意味しており、所謂、フレーム周期と同じものである。
【００６５】
画素回路２０において、まず、前記走査線駆動回路１３から第１の副走査線Ｙｎ１を介してデータ書き込み期間Ｔ１に、第１スイッチング用トランジスタＱｓ１をオン状態にする第１の走査信号ＳＣ１が、同第１スイッチング用トランジスタＱｓ１のゲートに供給される。又、前記データ書き込み期間Ｔ１に、走査線駆動回路１３から第２の副走査線Ｙｎ２を介して、第２スイッチング用トランジスタＱｓ２をオン状態にする第２の走査信号ＳＣ２が、同第２スイッチング用トランジスタＱｓ２のゲートに供給される。同様に、データ書き込み期間Ｔ１に、走査線駆動回路１３から第３の副走査線Ｙｎ３を介して、第３スイッチング用トランジスタＴｒｓをオン状態にする第３の走査信号ＳＣ３が、同第３スイッチング用トランジスタＴｒｓのゲートに供給される。
【００６６】
すると、第１スイッチング用トランジスタＱｓ１が前記データ書き込み期間Ｔ１でオン状態になるとともに、第２及び第３スイッチング用トランジスタＱｓ２，Ｔｒｓがそれぞれオン状態になる。
【００６７】
このことによって、前記データ線駆動回路１４にて生成されたデータ電流Ｉｄａｔａが前記データ線Ｘｍを介して電流レベル変換回路４０に供給される。すると、前記第２電流供給用トランジスタＴｒｃとカレントミラー回路を構成する第２駆動用トランジスタＴｒｄにて前記データ電流Ｉｄａｔａの１／１０倍の電流値を有する中間電流Ｉｍが生成される。
【００６８】
そして、前記第２駆動用トランジスタＴｒｄにて生成された中間電流Ｉｍが前記電流レベル最終変換回路３０に供給されると、同電流レベル最終変換回路３０に含まれる前記第１電流供給用トランジスタＱｃに前記中間電流Ｉｍが供給される。そして、この中間電流Ｉｍに相対した電荷量が前記保持用キャパシタＣｎに保持される。
【００６９】
続いて、走査線駆動回路１３から第１の副走査線Ｙｎ１を介して発光期間Ｔ２に、第１スイッチング用トランジスタＱｓ１をオフ状態にする第１の走査信号ＳＣ１が、同第１スイッチング用トランジスタＱｓ１のゲートに供給される。又、このとき、走査線駆動回路１３から第２及び第３の副走査線Ｙｎ２，Ｙｎ３を介して、第２及び第３スイッチング用トランジスタＱｓ２，Ｔｒｓをオフ状態にする第２及び第３の走査信号ＳＣ２，ＳＣ３がそれぞれ供給される。
【００７０】
すると、第１スイッチング用トランジスタＱｓ１が前記発光期間Ｔ２でオフ状態になるとともに、第２及び第３スイッチング用トランジスタＱｓ２，Ｔｒｓがオフ状態になる。
【００７１】
このことによって、前記第１駆動用トランジスタＱｄにて前記保持用キャパシタＣｎに保持された電荷量に応じた駆動電流Ｉｅｌが決定される。この駆動電流Ｉｅｌの大きさは、前記中間電流Ｉｍの大きさの１／１０倍となる。そして、この駆動電流Ｉｅｌが前記有機ＥＬ素子２１に供給されることにより、有機ＥＬ素子２１は前記データ電流Ｉｄａｔａに応じた輝度階調で発光することとなる。
【００７２】
尚、第１〜第３スイッチング用トランジスタＱｓ１，Ｑｓ２，Ｔｒｓは、データ書き込み期間Ｔ１にてオン状態となり、発光期間Ｔ２でオフ状態となるように設定されていることが好ましいが、特にこれには限定されない。又、駆動電流Ｉｅｌは、有機ＥＬ素子２１にデータ書き込み期間Ｔ１に流れず、発光期間Ｔ２に流れるように設定されていることが好ましいが、特にこれには限定されない。
（１）前記実施形態では、利得係数βｄ１を有する第１駆動用トランジスタＱｄと、前記利得係数βｄ１より１０倍大きな利得係数βｃ１を有する第１電流供給用トランジスタＱｃとを含む電流レベル最終変換回路３０を構成した。また、利得係数βｄ２を有する第２駆動用トランジスタＴｒｄと、前記利得係数βｄ２より１０倍大きな利得係数βｃ２を有する第２電流供給用トランジスタＴｒｃとで電流レベル変換回路４０を構成した。そして、前記電流レベル変換回路４０の第２駆動用トランジスタＴｒｄに供給されるデータ電流Ｉｄａｔａより１／１０倍の電流量を有する中間電流Ｉｍを電流レベル最終変換回路３０の第１電流供給用トランジスタＱｃに供給するようにした。そして、電流レベル最終変換回路３０の第１駆動用トランジスタＱｄにて前記中間電流Ｉｍの１／１０倍の電流量を有する駆動電流Ｉｅｌを有機ＥＬ素子２１に供給するようにした。
【００７３】
このように、画素回路２０に供給されるデータ電流Ｉｄａｔａの電流レベルを逐次的に変化させた後に有機ＥＬ素子２１に供給することで、画素回路２０内に含まれる全トランジスタの占有面積を削減させることができる。従って、前記電流レベル変換回路４０を設けずに構成された画素回路に比べて、開口率を低下させることなく、駆動電流Ｉｅｌに比べて大きなデータ電流Ｉｄａｔａを供給することができる。このことから、画素回路の開口率の低下を抑制しつつ、書き込み時間の短縮化や有機ＥＬ素子の中間階調の拡張化を図ることができる有機ＥＬディスプレイ１０を提供することができる。
（第２実施形態）
次に、本発明を具体化した第２実施形態を図５及び図６に従って説明する。尚、本実施形態において、前記第１実施形態と同じ構成部材については符号を等しくし、その詳細な説明を省略する。
【００７４】
図５は、有機ＥＬディスプレイ１０の表示パネル部１２に配設される画素回路５０の回路図である。画素回路５０は、第１の電流値変換部としての電流レベル最終変換回路６０と第２の電流値変換部としての電流レベル変換回路４０とから構成されている。
【００７５】
電流レベル最終変換回路６０は、第１駆動用トランジスタＱｄ、第１電流供給用トランジスタＱｃ、第１及び第２スイッチング用トランジスタＱｓ１，Ｑｓ２、保持用キャパシタＣｎ及び有機ＥＬ素子２１を含む。また、電流レベル最終変換回路６０は、第４スイッチング用トランジスタＱｓ４及び第５スイッチング用トランジスタＱｓ５を備えている。
【００７６】
第１駆動用トランジスタＱｄ及び第１電流供給用トランジスタＱｃのそれぞれの導電型はｐ型（ｐチャネル）である。又、第１、第２、第４及び第５スイッチング用トランジスタＱｓ１，Ｑｓ２，Ｑｓ４，Ｑｓ５の導電型は、それぞれ、ｎ型（ｎチャネル）である。
【００７７】
第１駆動用トランジスタＱｄは、そのソースが駆動電圧Ｖｄｄを供給する電源線ＶＬと、第１電流供給用トランジスタＱｃのソースに接続されている。第１駆動用トランジスタＱｄのゲートは、第１電流供給用トランジスタＱｃのゲートに接続されている。第１電流供給用トランジスタＱｃのソース／ゲート間には保持用キャパシタＣｎが接続されている。
【００７８】
第１電流供給用トランジスタＱｃのドレインと前記第１駆動用トランジスタＱｄドレインとの間には第４スイッチング用トランジスタＱｓ４が接続されている。そして、第４スイッチング用トランジスタＱｓ４がオン状態となることで、第１電流供給用トランジスタＱｃのドレインは前記第１駆動用トランジスタＱｄドレインと電気的に接続可能となっている。また、第１電流供給用トランジスタＱｃのゲートは第５スイッチング用トランジスタＱｓ５のドレインが接続され、第５スイッチング用トランジスタＱｓ５のソースは第１電流供給用トランジスタＱｃのドレインに接続されている。つまり、第５スイッチング用トランジスタＱｓ５がオン状態となることで、第１電流供給用トランジスタＱｃがダイオード接続されるようになっている。そして、第４スイッチング用トランジスタＱｓ４及び第５スイッチング用トランジスタＱｓ５がオン状態となることによって、第１電流供給用トランジスタＱｃ及び第１駆動用トランジスタＱｄがそれぞれダイオード接続される。
【００７９】
第５スイッチング用トランジスタＱｓ５のソースは第１スイッチング用トランジスタＱｓ１のドレインに接続されている。そして、前記第１スイッチング用トランジスタＱｓ１、第４スイッチング用トランジスタＱｓ４及び第５スイッチング用トランジスタＱｓ５のそれぞれのゲートは第１の副走査線Ｙｎ１に接続されている。
【００８０】
また、第１駆動用トランジスタＱｄのドレインは、第２スイッチング用トランジスタＱｓ２のドレインに接続されている。第２スイッチング用トランジスタＱｓ２のソースは有機ＥＬ素子２１の陽極に接続されている。第２スイッチング用トランジスタＱｓ２のゲートは第２の副走査線Ｙｎ２に接続されている。
【００８１】
このように構成された電流レベル最終変換回路６０の前記第１スイッチング用トランジスタＱｓ１のソースは、電流レベル変換回路４０を構成する第２駆動用トランジスタＴｒｄのドレインに接続されている。そして、データ線駆動回路１４にて生成されたデータ電流Ｉｄａｔａに基づいて、前記電流レベル変換回路４０の第２駆動用トランジスタＴｒｄにて生成された中間電流Ｉｍが電流レベル最終変換回路６０に供給されるようになっている。
【００８２】
また、第１駆動用トランジスタＱｄの利得係数βｄ１と、第１電流供給用トランジスタＱｃの利得係数βｃ１との相対比βｄ１：βｃ１が１：９となるようにとなるように予め設定されている。従って、電流レベル最終変換回路６０の第１スイッチング用トランジスタＱｓ１を流れる中間電流Ｉｍは、第１駆動用トランジスタＱｄにて生成される駆動電流Ｉｅｌの１０倍の大きさにすることができる。
【００８３】
従って、画素回路５０は、電流レベルを逐次的に変化させることで、駆動電流Ｉｅｌに対して１００倍程度のデータ電流Ｉｄａｔａを供給する画素回路を実現することができる。
【００８４】
また、前記画素回路５０において、全トランジスタの占有面積Ｓｔは、電流レベル変換回路４０と電流レベル最終変換回路６０とをそれぞれ構成するトランジスタの占有面積の総和となる。即ち、第１及び第２電流供給用トランジスタＱｃ，Ｔｒｃの占有面積ＳＱｃ，ＳＴｒｃと、第１及び第２駆動用トランジスタＱｄ，Ｔｒｄの占有面積ＳＱｄ，ＳＴｒｄと、第１、第２、第３、第４及び第５スイッチング用トランジスタＱｓ１，Ｑｓ２，Ｔｒｓ，Ｑｓ４，Ｑｓ５の占有面積の総和となる。ここで、第１、第２、第３、第４及び第５スイッチング用トランジスタＱｓ１，Ｑｓ２，Ｔｒｓ，Ｑｓ４，Ｑｓ５の占有面積をそれぞれ、ＳＱｓ１，ＳＱｓ２，ＳＴｒｓ，ＳＱｓ４，ＳＱｓ５で表すと、全トランジスタの占有面積Ｓｔは以下の式で表される。
【００８５】
2004138803.tif 000012
ここで、第２電流供給用トランジスタＴｒｃの占有面積ＳＴｒｃを第２駆動用トランジスタＴｒｄの占有面積ＳＴｒｄで、第１電流供給用トランジスタＱｃの占有面積ＳＱｃを第１駆動用トランジスタＱｄの占有面積ＳＱｄで、それぞれ表すと、全トランジスタの占有面積Ｓｔは以下の式のようになる。
【００８６】
2004138803.tif 000013
ここで、前記第１、第２、第３、第４及び第５スイッチング用トランジスタＱｓ１，Ｑｓ２，Ｔｒｓ，Ｑｓ４，Ｑｓ５は、スイッチング用トランジスタなので、それらの占有面積ＳＱｓ１，ＳＱｓ２，ＳＴｒｓ，ＳＱｓ４，ＳＱｓ５の大きさが互いにほぼ等しいと仮定する。そして、第１、第２、第３、第４及び第５スイッチング用トランジスタＱｓ１，Ｑｓ２，Ｔｒｓ，Ｑｓ４，Ｑｓ５の占有面積ＳＱｓ１，ＳＱｓ２，ＳＴｒｓ，ＳＱｓ４，ＳＱｓ５は第１電流供給用トランジスタＱｃの占有面積ＳＱｃとほぼ等しいとする。つまり、第１、第２、第３、第４及び第５スイッチング用トランジスタＱｓ１，Ｑｓ２，Ｔｒｓ，Ｑｓ４，Ｑｓ５の占有面積ＳＱｓ１，ＳＱｓ２，ＳＴｒｓ，ＳＱｓ４，ＳＱｓ５と第１駆動用トランジスタＱｄの占有面積ＳＱｄは以下の式のようになる。
【００８７】
ＳＱｓ１＝ＳＱｓ２＝ＳＴｒｓ＝ＳＱｓ４＝ＳＱｓ５＝ＳＱｄ
上式の関係を全トランジスタの占有面積Ｓｔに代入すると、全トランジスタの占有面積Ｓｔは以下の式のようになる。
【００８８】
2004138803.tif 000014
ここで、第１駆動用トランジスタＱｄの占有面積ＳＱｄと第２駆動用トランジスタＴｒｄの占有面積ＳＴｒｄとがほぼ等しくなると仮定すると、全トランジスタの占有面積Ｓｔは以下の式のようになる。
【００８９】
2004138803.tif 000015
従って、電流レベル最終変換回路６０を有する画素回路５０においても、前記第１実施形態と同様な効果を得ることができる。
【００９０】
次に、前記のように構成された画素回路５０の駆動方法について図６に従って説明する。画素回路５０において、前記走査線駆動回路１３から第１の副走査線Ｙｎ１を介してデータ書き込み期間Ｔ１に、第１、第４及び第５スイッチング用トランジスタＱｓ１，Ｑｓ４，Ｑｓ５をオン状態にする第１の走査信号ＳＣ１が供給される。又、このとき、走査線駆動回路１３からは、第２の副走査線Ｙｎ２を介して、第２スイッチング用トランジスタＱｓ２をオフ状態にする第２の走査信号ＳＣ２が供給される。更に、走査線駆動回路１３からは、第３の副走査線Ｙｎ３を介して、第３スイッチング用トランジスタＴｒｓをオン状態にする第３の走査信号ＳＣ３が供給される。
【００９１】
すると、第１、第４及び第５スイッチング用トランジスタＱｓ１，Ｑｓ４，Ｑｓ５が前記データ書き込み期間Ｔ１でオン状態になるとともに、第２スイッチング用トランジスタＱｓ２がオフ状態になる。又、第３スイッチング用トランジスタＴｒｓが前記データ書き込み期間Ｔ１でオン状態になる。
【００９２】
このことによって、前記データ線駆動回路１４にて生成されたデータ電流Ｉｄａｔａが前記データ線Ｘｍを介して電流レベル変換回路４０に供給される。そして、前記第２電流供給用トランジスタＴｒｃとカレントミラー回路を構成する第２駆動用トランジスタＴｒｄにて前記データ電流Ｉｄａｔａの１／１０倍の電流値を有する中間電流Ｉｍが生成される。
【００９３】
そして、第２駆動用トランジスタＴｒｄにて生成された前記中間電流Ｉｍが前記電流レベル最終変換回路６０に供給される。すると、電流レベル最終変換回路６０に含まれる前記保持用キャパシタＣｎによって前記中間電流Ｉｍに相対した電荷量が保持される。
【００９４】
続いて、発光期間Ｔ２において、前記走査線駆動回路１３から第１の副走査線Ｙｎ１を介して第１、第４及び第５スイッチング用トランジスタＱｓ１，Ｑｓ４，Ｑｓ５をオフ状態にする第１の走査信号ＳＣ１が供給される。又、走査線駆動回路１３からは、第３の副走査線Ｙｎ３を介して、第３スイッチング用トランジスタＴｒｓをオフ状態にする第３の走査信号ＳＣ３が供給される。
【００９５】
すると、第１、第４及び第５スイッチング用トランジスタＱｓ１，Ｑｓ４，Ｑｓ５がオフ状態になるとともに、第３スイッチング用トランジスタＴｒｓがオフ状態になる。
【００９６】
その後、走査線駆動回路１３から前記第２の副走査線Ｙｎ２を介して、第２スイッチング用トランジスタＱｓ２をオン状態にする第２の走査信号ＳＣ２が供給される。すると、第２スイッチング用トランジスタＱｓ２がオン状態となる。
【００９７】
このことによって、前記駆動用トランジスタＱｄにて前記保持用キャパシタＣｎに保持された電荷量に応じた駆動電流Ｉｅｌが生成される。この駆動電流Ｉｅｌの大きさは、前記中間電流Ｉｍの大きさの１／１０倍となる。そして、この駆動電流Ｉｅｌは、前記有機ＥＬ素子２１に供給される。このことにより、有機ＥＬ素子２１は前記データ電流Ｉｄａｔａに応じた輝度階調で発光することとなる。
（第３実施形態）
次に、第１及び第２実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０の電子機器の適用について図７に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【００９８】
図７は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図７において、パーソナルコンピュータ７０は、キーボード７１を備えた本体部７２と、前記有機ＥＬディスプレイ１０を用いた表示ユニット７３とを備えている。この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット７３は前記実施形態と同様な効果を発揮する。
【００９９】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
○上記実施形態では、１つの電流レベル最終変換回路３０，６０に対して１つの電流レベル変換回路４０を接続することで駆動電流Ｉｅｌの１００倍程度のデータ電流Ｉｄａｔａを画素回路２０，５０に供給するようにした。これを、１つの電流レベル最終変換回路３０，６０に対して複数の電流レベル変換回路４０を直列的に接続することで駆動電流Ｉｅｌの１００倍のデータ電流Ｉｄａｔａを画素回路２０，５０に供給するようにしてもよい。このようにすることによって、上記実施形態を同様の効果を得ることができる。
【０１００】
○上記実施形態では、第１駆動用トランジスタＱｄの利得係数βｄ１と第１電流供給用トランジスタＱｃの利得係数βｃ１との比率を１：１０、または、１：９に設定した。又、第２駆動用トランジスタＴｒｄの利得係数βｄ２と第２電流供給用トランジスタＴｒｃの利得係数βｃ２との比率を１：１０に設定した。これを、第１駆動用トランジスタＱｄの利得係数βｄ１と第１電流供給用トランジスタＱｃの利得係数βｃ１との比率を前記比率以外に設定するようにしてもよい。又、第２駆動用トランジスタＴｒｄの利得係数βｄ２と第２電流供給用トランジスタＴｒｃの利得係数βｃ２との比率を前記比率以外に設定するようにしてもよい。このようにすることによって，画素回路２０，５０に駆動電流Ｉｅｌに対して任意の大きさのデータ電流Ｉｄａｔａを供給させることができる。
【０１０１】
○上記第２実施形態における、第１の電流値変換部と第２の電流値変換部の構成を入れ替えてもよい。このようにすることによって、上記第２実施形態と同様の効果を得ることができる。
【０１０２】
○上記実施形態における各トランジスタの極性を変更してもよい。このようにすることによって、上記実施形態と同様の効果を得ることができる。
○上記実施形態では、電気光学素子として有機ＥＬ素子２１を用いたが、これを他の電気光学素子に適応してもよい。例えば、ＬＥＤやＦＥＤ等の発光素子のような電気光学素子に適応してもよい。
【０１０３】
○上記実施形態では、電気光学装置として、有機ＥＬ素子２１を有する画素回路２０，５０を用いた有機ＥＬディスプレイ１０に適応したが、これを、発光層が無機材料で構成された無機ＥＬ素子を有する画素回路を用いたディスプレイに適応してもよい。
【０１０４】
○前記実施形態では、１色からなる有機ＥＬ素子２１の画素回路２０，５０を設けた有機ＥＬディスプレイ１０であったが、赤色、緑色及び青色の３色の有機ＥＬ素子２１に対して各色用の画素回路２０，５０を設けたＥＬディスプレイに応用しても良い。
【図面の簡単な説明】
【図１】本実施形態の有機ＥＬディスプレイの回路構成を示すブロック回路図である。
【図２】表示パネル部及びデータ線駆動回路の内部回路構成を示すブロック回路図である。
【図３】第１実施形態の画素回路の回路図である。
【図４】第１実施形態の画素回路の動作を説明するためのタイミングチャートである。
【図５】第２実施形態を説明するための画素回路の回路図である。
【図６】第２実施形態の画素回路の動作を説明するためのタイミングチャートである。
【図７】第３実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【符号の説明】
Ｃｎ　保持部としての保持用キャパシタ
Ｉｅｌ　第２の電流信号としての駆動電流
Ｉｍ　第１の電流信号又は第４の電流信号としての中間電流
Ｉｄａｔａ　第３の電流信号としてのデータ電流
Ｑｃ　第１電流供給用トランジスタ
Ｑｄ　第１駆動用トランジスタ
Ｔｒｃ　第２電流供給用トランジスタ
Ｔｒｄ　第２駆動用トランジスタ
１０　電気光学装置としての有機ＥＬディスプレイ
２０　電子回路としての画素回路
２１　電子素子及び電気光学素子としての有機ＥＬ素子
３０　第１の電流値変換部としての電流レベル最終変換回路
４０　第２の電流値変換部としての電流レベル変換回路
７０　電子機器としてのモバイル型パーソナルコンピュータ
【図１】
2004138803.tif 000016
【図２】
2004138803.tif 000017
【図３】
2004138803.tif 000018
【図４】
2004138803.tif 000019
【図５】
2004138803.tif 000020
【図６】
2004138803.tif 000021
【図７】
2004138803.tif 000022