(57)【要約】【課題】ファンクションパターンに含まれるテストタイミング情報をＬＳＩテスタに設定する回数を減らして、ＬＳＩのテストに要する時間を削減することが可能なＬＳＩテスト装置を提供すること。【解決手段】信号変化有無設定部２は、ファンクションパターン格納部１を参照して、信号変化のない外部ピンを検出する。テストタイミング情報変換部８は、信号変化有無設定部２によって検出された信号変化のない外部ピンのテストタイミング情報を、別のファンクションパターンの当該外部ピンのテストタイミング情報に変換する。したがって、信号変化のない外部ピンのテストタイミング情報を、別のファンクションパターンのテストタイミング情報と同じにすることができる場合には、テストタイミング情報を共通にすることができ、ＬＳＩのテストに要する時間を削減することができる。【選択図】　　　　図２
2004037250.tif 000002
【特許請求の範囲】
【請求項１】
ＬＳＩテスタに設定するファンクションパターンを変換するＬＳＩテスト装置であって、
ファンクションパターンを参照して、信号変化のない外部ピンを検出するための検出手段と、
前記検出手段によって検出された信号変化のない外部ピンのテストタイミング情報を、別のファンクションパターンの当該外部ピンのテストタイミング情報に変換して、ファンクションパターンを変換するための変換手段と、
前記変換手段によって変換されたファンクションパターンに基づいて、前記ＬＳＩテスタにファンクションパターンを設定するための設定手段とを含む、ＬＳＩテスト装置。
【請求項２】
設定手段は、変換手段によって変換されたファンクションパターンを含んだ複数のファンクションパターンのうち、テストタイミング情報が異なるファンクションパターン毎に、ＬＳＩテスタにファンクションパターンを設定する、請求項１記載のＬＳＩテスト装置。
【請求項３】
ＬＳＩテスト装置はさらに、複数のファンクションパターンをテストタイミング情報が同じファンクションパターンに分類するための分類手段を含み、
変換手段が、前記分類手段によって分類された１つのグループに含まれるファンクションパターンのテストタイミング情報を変換して、当該１つのグループに含まれるファンクションパターンの全てを他のグループに分類できる場合に、ファンクションパターンを変換してグループ数を削減する、請求項１または２記載のＬＳＩテスト装置。
【請求項４】
変換手段は、分類手段によって分類されたグループのうち、信号が変化しない外部ピンの数が多いグループから順番にテストタイミング情報を変換可能か否かを判定して、ファンクションパターンの変換を行なう、請求項３記載のＬＳＩテスト装置。
【請求項５】
ＬＳＩテスト装置はさらに、グループ数の変換前後におけるグループ数を表示するための表示手段を含む、請求項３または４記載のＬＳＩテスト装置。
【請求項６】
ＬＳＩテスト装置はさらに、テストタイミング情報が変換される前後のテストタイミング情報の内容を表示するための表示手段を含む、請求項１〜４のいずれかに記載のＬＳＩテスト装置。
【請求項７】
ＬＳＩテスト装置はさらに、テストタイミング情報を変換しないファンクションパターンを指定するための指定手段を含み、
変換手段が、前記指定手段によって指定されたファンクションパターンを変換対象から除外して、ファンクションパターンの変換を行なう、請求項１〜４のいずれかに記載のＬＳＩテスト装置。
【請求項８】
ＬＳＩテスト装置はさらに、テストタイミング情報の波形種類数の上限値を指定するための指定手段を含み、
変換手段が、ファンクションパターンを変換したときに、変換後のテストタイミング情報の波形種類数が前記指定手段によって指定された上限値以下の場合に、ファンクションパターンの変換を行なう、請求項１〜４のいずれかに記載のＬＳＩテスト装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃｕｉｔ）をテストするための技術に関し、特に、回路ブロック毎に設定されたファンクションパターンに含まれるテストタイミング情報を変換して、ＬＳＩのテストに要する時間の短縮を可能にしたＬＳＩテスト装置に関する。
【０００２】
【従来の技術】
近年、ＬＳＩの高機能化、多機能化が進み、１つのファンクションパターンでＬＳＩの全てのテストを行なうことが困難となってきているため、回路ブロック毎にファンクションパターンを設定してＬＳＩのテストを行なうといった手法が採られている。ここで、ファンクションパターンとは、外部入力ピンに印加される信号値および外部出力ピンに現れる期待値と、テストタイミング情報（波形のタイプ、周期幅、遅延時間などを含む。）とによって構成されるものとする。
【０００３】
図１３は、従来のＬＳＩテスト装置に含まれるテストタイミング情報をＬＳＩテスタに設定する機能ブロックを説明するための図である。このＬＳＩテスト装置は、ＬＳＩテスタに設定するファンクションパターンを格納するファンクションパターン格納部１０１と、ファンクションパターン格納部１０１からファンクションパターンを読出して、テストタイミング情報が異なるファンクションパターン毎に、テストタイミング情報をＬＳＩテスタに設定するテストタイミング情報ロード部１０２とを含む。
【０００４】
図１４は、内部に複数の回路ブロックを含んだＬＳＩチップの一例を示す図である。このＬＳＩチップは、回路ブロックＢＬＫ１およびＢＬＫ２を含む。回路ブロックＢＬＫ１は、外部ピンＰＩＮＡから入力される信号と、外部ピンＰＩＮＢから入力される信号とによって動作する。また、回路ブロックＢＬＫ２は、外部ピンＰＩＮＢから入力される信号のみによって動作する。
【０００５】
図１５は、図１４に示す回路ブロックＢＬＫ１のテストを行なう際に、外部ピンＰＩＮＡおよびＰＩＮＢに印加する波形の一例を示す図である。また、図１６は、図１４に示す回路ブロックＢＬＫ２のテストを行なう際に、外部ピンＰＩＮＡおよびＰＩＮＢに印可する波形の一例を示す図である。
【０００６】
従来、ＬＳＩテスタによって図１４に示すＬＳＩをテストする場合には、回路ブロックＢＬＫ１のテストと、回路ブロックＢＬＫ２のテストとが分けて行なわれていた。ここで、外部ピンＰＩＮＡは回路ブロックＢＬＫ２を動作させるのに使用しない外部ピンであるが、回路ブロックＢＬＫ２をテストする場合であっても、この外部ピンＰＩＮＡに信号を印加しなければならないため、ハイレベルまたはロウレベルの固定の信号が印加されることが多かった。
【０００７】
図１５に示すように、回路ブロックＢＬＫ１のテストのための外部ピンＰＩＮＡのテストタイミング情報は、遅延時間Ｄ１、クロック幅Ｗのポジティブクロック波形を示すものとなり、外部ピンＰＩＮＢのテストタイミング情報は、遅延時間Ｄ２のＮＲＺ（Ｎｏｎ　Ｒｅｔｕｒｎ　Ｚｅｒｏ）波形を示すものとなる。
【０００８】
一方、図１６に示すように、回路ブロックＢＬＫ２のテストのための外部ピンＰＩＮＡのテストタイミング情報は、遅延時間０のＮＲＺ波形を示すものとなり、外部ピンＰＩＮＢのテストタイミング情報は、遅延時間Ｄ２のＮＲＺ波形を示すものとなる。なお、テストに使用しない外部ピンの波形のタイプには何が設定されるかは決まっていないが、図１６においては外部ピンＰＩＮＡのテストタイミング情報として遅延時間０のＮＲＺ波形が設定されている。
【０００９】
【発明が解決しようとする課題】
上述したように、回路ブロックＢＬＫ１と回路ブロックＢＬＫ２とでは、外部ピンＰＩＮＡに入力される信号を使用するか否かが異なっているため、ファンクションパターンにおけるテストタイミング情報も異なっている。そのため、ＬＳＩの回路ブロックＢＬＫ１およびＢＬＫ２をテストする場合、テストタイミング情報をＬＳＩテスタに再設定しなければならず、テストタイミング情報の再設定の回数が増えてしまい、ＬＳＩのテストに要する時間が増加するといった問題点があった。
【００１０】
本発明は、上記問題点を解決するためになされたものであり、第１の目的は、ファンクションパターンに含まれるテストタイミング情報をＬＳＩテスタに設定する回数を減らして、ＬＳＩのテストに要する時間を削減することが可能なＬＳＩテスト装置を提供することである。
【００１１】
第２の目的は、ユーザの利便性を向上させること可能なＬＳＩテスト装置を提供することである。
【００１２】
第３の目的は、ＬＳＩテスタの制約を満たすように、ＬＳＩテスタにテストタイミング情報を設定することが可能なＬＳＩテスト装置を提供することである。
【００１３】
【課題を解決するための手段】
請求項１に記載のＬＳＩテスト装置は、ＬＳＩテスタに設定するファンクションパターンを変換するＬＳＩテスト装置であって、ファンクションパターンを参照して、信号変化のない外部ピンを検出するための検出手段と、検出手段によって検出された信号変化のない外部ピンのテストタイミング情報を、別のファンクションパターンの当該外部ピンのテストタイミング情報に変換して、ファンクションパターンを変換するための変換手段と、変換手段によって変換されたファンクションパターンに基づいて、ＬＳＩテスタにファンクションパターンを設定するための設定手段とを含む。
【００１４】
変換手段が、検出手段によって検出された信号変化のない外部ピンのテストタイミング情報を、別のファンクションパターンの当該外部ピンのテストタイミング情報に変換するので、別のファンクションパターンのテストタイミング情報と同じにすることができる場合には、テストタイミング情報を共通にすることができ、ＬＳＩのテストに要する時間を削減することが可能となる。
【００１５】
請求項２に記載のＬＳＩテスト装置は、請求項１記載のＬＳＩテスト装置であって、設定手段は、変換手段によって変換されたファンクションパターンを含んだ複数のファンクションパターンのうち、テストタイミング情報が異なるファンクションパターン毎に、ＬＳＩテスタにファンクションパターンを設定する。
【００１６】
設定手段が、異なるテストタイミング情報の数と同じ回数だけＬＳＩテスタにテストタイミング情報を設定するので、変換後のテストタイミング情報が別のファンクションパターンのテストタイミング情報と同じになれば、テストタイミング情報をＬＳＩテスタに設定する回数を減らして、ＬＳＩのテストに要する時間を削減することが可能となる。
【００１７】
請求項３に記載のＬＳＩテスト装置は、請求項１または２記載のＬＳＩテスト装置であって、さらに複数のファンクションパターンをテストタイミング情報が同じファンクションパターンに分類するための分類手段を含み、変換手段が、分類手段によって分類された１つのグループに含まれるファンクションパターンのテストタイミング情報を変換して、当該１つのグループに含まれるファンクションパターンの全てを他のグループに分類できる場合に、ファンクションパターンを変換してグループ数を削減する。
【００１８】
したがって、グループ数を削減することができる場合に限り、ファンクションパターンを変換することができ、不要なファンクションパターンの変換を防止することが可能となる。
【００１９】
請求項４に記載のＬＳＩテスト装置は、請求項３記載のＬＳＩテスト装置であって、変換手段は、分類手段によって分類されたグループのうち、信号が変化しない外部ピンの数が多いグループから順番にテストタイミング情報を変換可能か否かを判定して、ファンクションパターンの変換を行なう。
【００２０】
したがって、変換後のテストタイミング情報が別のグループのテストタイミング情報と同じになる可能性が高いグループから順番に、テストタイミング情報を変換可能か否かを判定することができ、ファンクションパターンの変換を的確に行なうことが可能となる。
【００２１】
請求項５に記載のＬＳＩテスト装置は、請求項３または４記載のＬＳＩテスト装置であって、さらにグループ数の変換前後におけるグループ数を表示するための表示手段を含む。
【００２２】
したがって、ユーザが、グループ数の変換前後におけるグループ数を容易に把握することができ、ユーザの利便性を向上させることが可能となる。
【００２３】
請求項６に記載のＬＳＩテスト装置は、請求項１〜４のいずれかに記載のＬＳＩテスト装置であって、さらにテストタイミング情報が変換される前後のテストタイミング情報の内容を表示するための表示手段を含む。
【００２４】
したがって、ユーザが、テストタイミング情報が変換される前後のテストタイミング情報の内容を容易に把握することができ、ユーザの利便性を向上させることが可能となる。
【００２５】
請求項７に記載のＬＳＩテスト装置は、請求項１〜４のいずれかに記載のＬＳＩテスト装置であって、さらにテストタイミング情報を変換しないファンクションパターンを指定するための指定手段を含み、変換手段が、指定手段によって指定されたファンクションパターンを変換対象から除外して、ファンクションパターンの変換を行なう。
【００２６】
したがって、ユーザが、テストタイミング情報を変換しないファンクションパターンを任意に指定することができ、ユーザの利便性を向上させることが可能となる。
【００２７】
請求項８に記載のＬＳＩテスト装置は、請求項１〜４のいずれかに記載のＬＳＩテスト装置であって、さらにテストタイミング情報の波形種類数の上限値を指定するための指定手段を含み、変換手段が、ファンクションパターンを変換したときに、変換後のテストタイミング情報の波形種類数が指定手段によって指定された上限値以下の場合には、ファンクションパターンの変換を行なう。
【００２８】
したがって、ＬＳＩテスタの制約を満たすように、ＬＳＩテスタにテストタイミング情報を設定することが可能となる。
【００２９】
【発明の実施の形態】
（第１の実施の形態）
図１は、本発明の第１の実施の形態におけるＬＳＩテスト装置の構成例を示すブロック図である。このＬＳＩテスト装置は、コンピュータ本体２１、ディスプレイ装置２２、ＦＤ（Ｆｌｅｘｉｂｌｅ　Ｄｉｓｋ）２４が装着されるＦＤドライブ２３、キーボード２５、マウス２６、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ　Ｄｉｓｃ−Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）２８が装着されるＣＤ−ＲＯＭ装置２７、ネットワーク通信装置２９、Ｉ／Ｆ（インタフェース）部４１およびＬＳＩテスタ４２を含む。
【００３０】
ＬＳＩテスト装置を実現するプログラム（以下、ＬＳＩテストプログラムと呼ぶ。）は、ＦＤ２４またはＣＤ−ＲＯＭ２８等の記録媒体によって供給される。ＬＳＩテストプログラムがコンピュータ本体２１によって実行されることによって、ＬＳＩテスタ４２に設定されるテストタイミング情報が生成される。また、ＬＳＩテストプログラムは他のコンピュータよりネットワーク通信装置２９を経由し、コンピュータ本体２１に供給されてもよい。
【００３１】
コンピュータ本体２１は、Ｉ／Ｆ部４１を介して、テストタイミング情報が異なるファンクションパターン毎に、テストタイミング情報をＬＳＩテスタ４２に設定することが可能である。
【００３２】
コンピュータ本体２１は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）３０、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）３１、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）３２およびハードディスク３３を含む。ＣＰＵ３０は、ディスプレイ装置２２、ＦＤドライブ２３、キーボード２５、マウス２６、ＣＤ−ＲＯＭ装置２７、ネットワーク通信装置２９、ＲＯＭ３１、ＲＡＭ３２、ハードディスク３３またはＩ／Ｆ部４１との間でデータを入出力しながら処理を行う。ＦＤ２４またはＣＤ−ＲＯＭ２８に記録されたＬＳＩテストプログラムは、ＣＰＵ３０によりＦＤドライブ２３またはＣＤ−ＲＯＭ装置２７を介して一旦ハードディスク３３に格納される。ＣＰＵ３０は、ハードディスク３３から適宜ＬＳＩテストプログラムをＲＡＭ３２にロードして実行することによって、ＬＳＩテスタ４２に設定されるテストタイミング情報が生成される。
【００３３】
図２は、本発明の第１の実施の形態におけるＬＳＩテスト装置の機能的構成を示すブロック図である。このＬＳＩテスト装置は、ファンクションパターンを格納するファンクションパターン格納部１と、ファンクションパターン格納部１から外部ピン毎の信号値を読込み、外部ピンに印可される信号に変化があるか否かを判定してその情報を設定する信号変化有無設定部２と、信号変化有無設定部２によって設定された外部ピン毎の信号変化の有無に関する情報が格納されるピン信号変化有無情報格納部３と、ファンクションパターン格納部１から外部ピン毎にテストタイミング情報を読込み、それぞれの外部ピンのテストタイミング情報が同じファンクションパターンをグルーピングするグルーピング部４と、グルーピング部４によるグルーピングの情報が格納されるグルーピング情報格納部５と、ピン信号変化有無情報格納部３に格納されるピン信号変化有無情報およびグルーピング情報格納部５に格納されるグルーピング情報を参照して、信号変化のない外部ピンのテストタイミング情報を変換して他のファンクションパターンと同じテストタイミング情報にすることができるか否かを判断するテストタイミング情報変換可否判断部６と、テストタイミング情報変換可否判断部６によって変換可能と判断されたファンクションパターンが格納されるテストタイミング変更情報格納部７と、ファンクションパターン格納部１に格納されるファンクションパターンおよびテストタイミング変更情報格納部７に格納されるテストタイミング変更情報を参照して、テストタイミング情報を変換するテストタイミング情報変換部８と、テストタイミング情報変換部８によってテストタイミング情報が変換された後のファンクションパターンが格納される変換後のファンクションパターン格納部９と、変換後のファンクションパターン格納部９に格納される変更後のファンクションパターンを参照して、テストタイミング情報が異なるファンクションパターン毎にテストタイミング情報をＬＳＩテスタ４２に設定するテストタイミング情報ロード部１０とを含む。
【００３４】
図３は、本発明の第１の実施の形態におけるＬＳＩテスト装置の処理手順を説明するためのフローチャートである。まず、信号変化有無設定部２は、ファンクションパターン格納部１から外部ピン毎の信号値を読込んで、それぞれの外部ピンに印加される信号に変化があるか否かを判定し、その判定結果をピン信号変化有無情報格納部３に格納する（ＳＴ１）。
【００３５】
たとえば、信号変化有無設定部２が、図１５に示す回路ブロックＢＬＫ１のファンクションパターンを読込んだ場合、外部ピンＰＩＮＡはポジティブクロック波形が印加されているため信号変化があると判定し、外部ピンＰＩＮＢはロウレベルからハイレベルへの変化と、ハイレベルからロウレベルへの変化とがあるため信号変化があると判定して、その情報をピン信号変化有無情報格納部３に格納する。
【００３６】
また、信号変化有無設定部２が、図１６に示す回路ブロックＢＬＫ２のファンクションパターンを読込んだ場合、外部ピンＰＩＮＡはロウレベルのままであるため信号変化がないと判定し、外部ピンＰＩＮＢはロウレベルからハイレベルへの変化と、ハイレベルからロウレベルへの変化とがあるため信号変化があると判定して、その情報をピン信号変化有無情報格納部３に格納する。
【００３７】
次に、グルーピング部４は、ファンクションパターン格納部１からファンクションパターンを読込んで、それぞれのファンクションパターンに含まれる外部ピンのテストタイミング情報が全て同じであるか否かによって、ファンクションパターンをグルーピングする（ＳＴ２）。
【００３８】
たとえば、図１５に示す回路ブロックＢＬＫ１のファンクションパターンを読込んだ場合、外部ピンＰＩＮＡのテストタイミング情報は、遅延時間がＤ１、クロック幅がＷのポジティブクロック波形であり、外部ピンＰＩＮＢのテストタイミング情報は、遅延時間がＤ２のＮＲＺ波形であるので、これと同じテストタイミング情報を有するファンクションパターンのグループに分類される。
【００３９】
同様にして、図１６に示す回路ブロックＢＬＫ２のファンクションパターンを読込んだ場合、外部ピンＰＩＮＡのテストタイミング情報は、遅延時間が０のＮＲＺ波形であり、外部ピンＰＩＮＢのテストタイミング情報は、遅延時間がＤ２のＮＲＺ波形であるので、これと同じテストタイミング情報を有するファンクションパターンのグループに分類される。
【００４０】
次に、テストタイミング情報変換可否判断部６は、ピン信号変化有無情報格納部３に格納されるピン信号変化有無情報およびグルーピング情報格納部５に格納されるグルーピング情報を参照し、信号変化のない外部ピンのテストタイミング情報を変更すると、他のファンクションパターンと同じテストタイミング情報になる場合には、その信号変化のない外部ピンのテストタイミング情報を含んだテストタイミング情報を変換可能であると判断して、その情報をテストタイミング変更情報格納部７に格納する（ＳＴ３）。
【００４１】
たとえば、テストタイミング情報変換可否判断部６が、図１６に示す回路ブロックＢＬＫ２のテストタイミング情報を判断する場合、外部ピンＰＩＮＡは信号変化のない外部ピンであるので、外部ピンＰＩＮＡのテストタイミング情報を変更すると、全てのテストタイミング情報が同じになる他のファンクションパターンがあるか否かを判断する。
【００４２】
この回路ブロックＢＬＫ２の外部ピンＰＩＮＡのテストタイミング情報を、遅延時間がＤ１、クロック幅がＷのポジティブクロック波形に変更すると、図１５に示す回路ブロックＢＬＫ１のテストタイミング情報と同じとなる。したがって、テストタイミング情報変換可否判断部６は、回路ブロックＢＬＫ２のファンクションパターンを変換可能であると判断する。
【００４３】
このように、信号変化のない外部ピンのテストタイミング情報を変換して、ファンクションパターンの変換が可能か否かを判断するのは、信号変化のない外部ピンの波形の種類や遅延時間を変更しても、そのファンクションパターンにおける外部ピンの信号波形は変化しない（ロウレベルまたはハイレベルに固定されている）からである。
【００４４】
この変換が可能であると判断される条件は、以下の通りである。
（条件１）：テスト周期幅と、ストローブ時刻とが同じである。
【００４５】
（条件２）：両方の外部ピンに信号変化がある場合には、テストタイミング情報が同じである。
【００４６】
（条件３）：片方の外部ピンにのみ信号変化がある場合には、信号変化のないファンクションパターン上の波形のタイプを、信号変化のあるファンクションパターン上の波形のタイプに変換しても、信号値（信号波形）が変わらない。
【００４７】
次に、テストタイミング情報変換部８は、ファンクションパターン格納部１に格納されるファンクションパターンおよびテストタイミング変更情報格納部７に格納されるテストタイミング変更情報を参照して、テストタイミング情報を別のファンクションパターンのテストタイミング情報に変換して、変換後のファンクションパターン格納部９に格納する（ＳＴ４）。なお、ステップＳＴ３およびＳＴ４の処理は、ファンクションパターンの個数分だけ繰返される。
【００４８】
図４は、テストタイミング情報変換部８におけるテストタイミング情報の変換方法を説明するための図である。ＬＳＩのファンクションパターンとして（１）〜（１２）があり、（１）〜（４）がグループＡに分類され、（５）〜（７）がグループＢに分類され、（８）〜（９）がグループＣに分類され、（１０）〜（１２）がグループＤに分類されている。
【００４９】
▲１▼　まず、これらのグループは、信号が変化しない外部ピンの数が少ない順番に並べられる。ここでは、信号が変化しない外部ピンの数が少ない順番として、グループＡ，Ｂ，Ｃ，Ｄの順とする。
【００５０】
▲２▼　信号が変化しない外部ピンの数が多いグループから順番に、グループ内のファンクションパターンを変更して、他のグループのファンクションパターンに変更可能か否かを判定する。この変更可能か否かの判定において、他のグループは信号が変化しない外部ピンの数が少ない順番とする。すなわち、グループＤ内のファンクションパターンから順番に、グループＡ，Ｂ，Ｃの順に変換可能か否かを判定する。ここで、他のグループ内の全ファンクションパターンについて、上記条件１〜条件３によってテストタイミング情報を同じにできると判断された場合、他のグループへ変換可能であるとする。
【００５１】
▲３▼　他のグループに変換可能と判断できた場合には、テストタイミング情報を変更し、当該グループへファンクションパターンを移動する。図４においては、グループＤ内のファンクションパターン（１０）がグループＡへ移動され、ファンクションパターン（１１）および（１２）がグループＣへ移動される。
【００５２】
ただし、移動元のグループ内に他のグループへ移動できないファンクションパターンが１つでもあれば、移動元のグループ内のファンクションパターンは全て移動しない。図４においては、グループＢ内のファンクションパターン（５）がグループＡ内のテストタイミング情報と同じにできたが、ファンクションパターン（６）および（７）が他のグループのテストタイミング情報と同じにできなかったため、ファンクションパターン（５）はグループＡには移動しない。また、変更したファンクションパターン（５）のテストタイミング情報は元に戻す。
【００５３】
▲４▼　ファンクションパターンが追加されたグループは、そのグループ内のファンクションパターンを他のグループには移動しない。たとえば、グループＣは、グループＤからファンクションパターン（１１）および（１２）が移動されたため、グループＣ内のファンクションパターンは他のグループへ移動されない。
【００５４】
このようにして、ファンクションパターン（１）〜（４）および（１０）を含んだグループＡと、ファンクションパターン（５）〜（７）を含んだグループＢと、ファンクションパターン（８），（９），（１１）および（１２）を含んだグループＣとの３つのグループに変更される。この変換後のファンクションパターンは、変換後のファンクションパターン格納部９に格納される。
【００５５】
最後に、テストタイミング情報ロード部１０は、変換後のファンクションパターン格納部９を参照して、テストタイミング情報が同じになるファンクションパターン毎に、ＬＳＩテスタ４２にテストタイミング情報を設定する（ＳＴ５）。
【００５６】
図４に示すファンクションパターンの場合、まず、グループＡ内のファンクションパターンのテストタイミング情報をＬＳＩテスタ４２に設定して、ファンクションパターン（１）〜（４）および（１０）を用いたテストが行なわれる。次に、グループＢ内のファンクションパターンのテストタイミング情報をＬＳＩテスタ４２に設定して、ファンクションパターン（５）〜（７）を用いたテストが行なわれる。最後に、グループＣ内のファンクションパターンのテストタイミング情報をＬＳＩテスタ４２に設定して、ファンクションパターン（８），（９），（１１）および（１２）を用いたテストが行なわれる。
【００５７】
以上説明したように、本実施の形態におけるＬＳＩテスト装置によれば、信号が変化しない外部ピンのテストタイミング情報を、他のファンクションパターンのテストタイミング情報と同じになるように変更するようにしたので、ＬＳＩテスタ４２にテストタイミング情報を設定する回数を減らすことができ、ＬＳＩのテストに要する時間を削減することが可能となった。
【００５８】
（第２の実施の形態）
本発明の第２の実施の形態におけるＬＳＩテスト装置の構成例は、図１に示す第１の実施の形態におけるＬＳＩテスト装置の構成例と同様である。したがって、重複する構成および機能の詳細な説明は繰返さない。
【００５９】
図５は、本発明の第２の実施の形態におけるＬＳＩテスト装置の機能的構成を示すブロック図である。図２に示す第１の実施の形態におけるＬＳＩテスト装置の機能的構成と比較して、変換後のファンクションパターン格納部９を参照して、グループ数が変換される前後のグループ数などを表示するグループ数変換結果表示部１１が追加された点が異なる。したがって、重複する構成および機能の詳細な説明は繰返さない。
【００６０】
図６は、本発明の第２の実施の形態におけるＬＳＩテスト装置の処理手順を説明するためのフローチャートである。図３に示す第１の実施の形態におけるＬＳＩテスト装置の処理手順と比較して、ステップＳＴ５の前に、グループ数が変換される前後のグループ数などを表示するステップＳＴ６が追加された点が異なる。したがって、重複する処理手順の詳細な説明は繰返さない。
【００６１】
ステップＳＴ６において、グループ数変換結果表示部１１は、ファンクションパターン格納部１に格納されるファンクションパターンおよび変換後のファンクションパターン格納部９に格納される変換後のファンクションパターンを参照して、テストタイミング情報を変換する前のファンクションパターンのグループ数と、テストタイミング情報を変換した後のファンクションパターンのグループ数とをディスプレイ装置２２に表示し、さらにそれぞれのグループに属するファンクションパターンの名前をディスプレイ装置２２に表示する。
【００６２】
図４に示すファンクションパターンの場合には、テストタイミング情報を変換する前のファンクションパターンのグループ数として“４”が表示され、テストタイミング情報を変換した後のファンクションパターンのグループ数として“３”が表示され、それぞれのグループに対応してファンクションパターンの番号（１）〜（１２）が表示される。
【００６３】
以上説明したように、本実施の形態におけるＬＳＩテスト装置によれば、グループ数変換結果表示部１１が、テストタイミング情報を変換する前後のファンクションパターンのグループ数と、それぞれのグループに属するファンクションパターンの名前とをディスプレイ装置２２に表示するようにしたので、第１の実施の形態において説明した効果に加えて、ユーザがＬＳＩテスタ４２に設定するテストタイミング情報の設定回数を容易に把握することができるようになり、ユーザの利便性を向上させることが可能となった。
【００６４】
（第３の実施の形態）
本発明の第３の実施の形態におけるＬＳＩテスト装置の構成例は、図１に示す第１の実施の形態におけるＬＳＩテスト装置の構成例と同様である。したがって、重複する構成および機能の詳細な説明は繰返さない。
【００６５】
図７は、本発明の第３の実施の形態におけるＬＳＩテスト装置の機能的構成を示すブロック図である。図２に示す第１の実施の形態におけるＬＳＩテスト装置の機能的構成と比較して、変換後のファンクションパターン格納部９を参照して、テストタイミング情報が変換される前後のテストタイミング情報を表示するテストタイミング情報変換結果表示部１３が追加された点が異なる。したがって、重複する構成および機能の詳細な説明は繰返さない。
【００６６】
図８は、第３の実施の形態におけるＬＳＩテスト装置の処理手順を説明するためのフローチャートである。図３に示す第１の実施の形態におけるＬＳＩテスト装置の処理手順と比較して、ステップＳＴ５の前に、テストタイミング情報が変換される前後のテストタイミング情報を表示するステップＳＴ７が追加された点が異なる。したがって、重複する処理手順の詳細な説明は繰返さない。
【００６７】
ステップＳＴ７において、テストタイミング情報変換結果表示部１３は、変換後のファンクションパターン格納部９を参照して、テストタイミング情報を変換した外部ピン毎に変換前と変換後とのテストタイミング情報をディスプレイ装置２２に表示する。
【００６８】
図１４に示すＬＳＩの場合には、図１６に示す回路ブロックＢＬＫ２の外部ピンＰＩＮＡのテストタイミング情報が変換されたので、テストタイミング情報変換結果表示部１３は、回路ブロックＢＬＫ２の外部ピンＰＩＮＡのテストタイミング情報が、“遅延時間が０のＮＲＺ波形”から“遅延時間Ｄ１、クロック幅がＷのポジティブクロック波形”に変換されたことをディスプレイ装置２２に表示する。
【００６９】
以上説明したように、本実施の形態におけるＬＳＩテスト装置によれば、テストタイミング情報変換結果表示部１３が、テストタイミング情報を変換した外部ピン毎に変換前後のテストタイミング情報をディスプレイ装置２２に表示するようにしたので、第１の実施の形態において説明した効果に加えて、ユーザがテストタイミング情報がどのように変換されたかを容易に把握することができるようになり、ユーザの利便性を向上させることが可能となった。
【００７０】
（第４の実施の形態）
本発明の第４の実施の形態におけるＬＳＩテスト装置の構成例は、図１に示す第１の実施の形態におけるＬＳＩテスト装置の構成例と同様である。したがって、重複する構成および機能の詳細な説明は繰返さない。
【００７１】
図９は、本発明の第４の実施の形態におけるＬＳＩテスト装置の機能的構成を示すブロック図である。図２に示す第１の実施の形態におけるＬＳＩテスト装置の機能的構成と比較して、ユーザによって入力される、テストタイミング情報を変換させないファンクションパターンを示す変換不可パターンパラメータ１５およびピン信号変化有無情報格納部３に格納されるピン信号変化有無情報を参照して、当該ファンクションパターンのテストタイミング情報の変換を不可にする変換不可パターン設定部１６が追加された点が異なる。したがって、重複する構成および機能の詳細な説明は繰返さない。
【００７２】
図１０は、第４の実施の形態におけるＬＳＩテスト装置の処理手順を説明するためのフローチャートである。図３に示す第１の実施の形態におけるＬＳＩテスト装置の処理手順と比較して、ステップＳＴ１とＳＴ２との間に、テストタイミング情報を変換させないファンクションパターンを設定するステップＳＴ８が追加された点が異なる。したがって、重複する処理手順の詳細な説明は繰返さない。
【００７３】
ステップＳＴ８において、変換不可パターン設定部１６は、キーボード２５、マウス２６などを介してユーザによって入力された変換不可パターンパラメータ１５およびピン信号変化有無情報格納部３に格納されるピン信号変化有無情報を参照して、変換不可パターンパラメータ１５に対応するファンクションパターンを、テストタイミング情報を変換しないファンクションパターンに設定する。このテストタイミング情報を変換しないファンクションパターンは、ステップＳＴ３のテストタイミング情報変換可否の判断において、テストタイミング情報の変換が不可と判断されて、テストタイミング情報の変換が行なわれない。
【００７４】
以上説明したように、本実施の形態におけるＬＳＩテスト装置によれば、ユーザによって入力された変換不可パターンパラメータ１５を参照して、指定されたファンクションパターンのテストタイミング情報を変換しないようにしたので、ユーザはファンクションパターンの一部を元のまま使用して、ＬＳＩのテストを行なったりすることができるようになり、ユーザの利便性を向上させることが可能となった。
【００７５】
（第５の実施の形態）
本発明の第５の実施の形態におけるＬＳＩテスト装置の構成例は、図１に示す第１の実施の形態におけるＬＳＩテスト装置の構成例と同様である。したがって、重複する構成および機能の詳細な説明は繰返さない。
【００７６】
図１１は、本発明の第５の実施の形態におけるＬＳＩテスト装置の機能的構成を示すブロック図である。図２に示す第１の実施の形態におけるＬＳＩテスト装置の機能的構成と比較して、ユーザによって入力される、外部ピン毎のテストタイミング情報の波形種類数の上限を示す波形種類上限値パラメータ１７およびテストタイミング変換情報格納部７に格納されたテストタイミング変換情報を参照して、テストタイミング情報の波形種類数が指定された上限値を越えるか否かをチェックする波形種類上限値チェック部１８が追加された点が異なる。したがって、重複する構成および機能の詳細な説明は繰返さない。
【００７７】
図１２は、第５の実施の形態におけるＬＳＩテスト装置の処理手順を説明するためのフローチャートである。図３に示す第１の実施の形態におけるＬＳＩテスト装置の処理手順と比較して、ステップＳＴ３とＳＴ４との間に、テストタイミング情報の波形種類数が指定された上限値を越えるか否かをチェックするステップＳＴ９が追加された点が異なる。したがって、重複する処理手順の詳細な説明は繰返さない。
【００７８】
ステップＳＴ９において、波形種類上限値チェック部１８は、キーボード２５、マウス２６などを介してユーザによって入力された波形種類上限値パラメータ１７およびテストタイミング変更情報格納部７に格納されたテストタイミング変更情報を参照して、ファンクションパターンの全ての外部ピン毎に変換した後のテストタイミング情報を取出し、テストタイミング情報の波形種類数をカウントし、そのカウントした波形種類数が波形種類上限値パラメータ１７を超えるか否かをチェックする。カウントした波形種類数が波形種類上限値パラメータ１７を超える場合は、テストタイミング情報を変換しないことを示す情報をテストタイミング情報変換部８に通知する。
【００７９】
ステップＳＴ４のテストタイミング情報の変換において、テストタイミング情報変換部８は、波形種類上限値チェック部１８からテストタイミング情報を変換しない旨通知があったファンクションパターンについては、ファンクションパターンの変換を行わない。
【００８０】
以上説明したように、本実施の形態におけるＬＳＩテスト装置によれば、変換した後のファンクションパターンの外部ピン毎のテストタイミング情報の波形種類数が、ユーザによって入力された波形種類上限値パラメータ１７を超える場合には、ファンクションパターンを変換しないようにしたので、ＬＳＩテスタ４２の制限を満たすファンクションパターンを生成することが可能となった。
【００８１】
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００８２】
【発明の効果】
請求項１に記載のＬＳＩテスト装置によれば、変換手段が、検出手段によって検出された信号変化のない外部ピンのテストタイミング情報を、別のファンクションパターンの当該外部ピンのテストタイミング情報に変換するので、別のファンクションパターンのテストタイミング情報と同じにすることができる場合には、テストタイミング情報を共通にすることができ、ＬＳＩのテストに要する時間を削減することが可能となった。
【００８３】
請求項２に記載のＬＳＩテスト装置によれば、設定手段が、異なるテストタイミング情報の数と同じ回数だけＬＳＩテスタにテストタイミング情報を設定するので、変換後のテストタイミング情報が別のファンクションパターンのテストタイミング情報と同じになれば、テストタイミング情報をＬＳＩテスタに設定する回数を減らして、ＬＳＩのテストに要する時間を削減することが可能となった。
【００８４】
請求項３に記載のＬＳＩテスト装置によれば、グループ数を削減することができる場合に限り、ファンクションパターンを変換することができ、不要なファンクションパターンの変換を防止することが可能となった。
【００８５】
請求項４に記載のＬＳＩテスト装置によれば、変換後のテストタイミング情報が別のグループのテストタイミング情報と同じになる可能性が高いグループから順番に、テストタイミング情報を変換可能か否かを判定することができ、ファンクションパターンの変換を的確に行なうことが可能となった。
【００８６】
請求項５に記載のＬＳＩテスト装置によれば、ユーザが、グループ数の変換前後におけるグループ数を容易に把握することができ、ユーザの利便性を向上させることが可能となった。
【００８７】
請求項６に記載のＬＳＩテスト装置によれば、ユーザが、テストタイミング情報が変換される前後のテストタイミング情報の内容を容易に把握することができ、ユーザの利便性を向上させることが可能となった。
【００８８】
請求項７に記載のＬＳＩテスト装置によれば、ユーザが、テストタイミング情報を変換しないファンクションパターンを任意に指定することができ、ユーザの利便性を向上させることが可能となった。
【００８９】
請求項８に記載のＬＳＩテスト装置によれば、ＬＳＩテスタの制約を満たすように、ＬＳＩテスタにテストタイミング情報を設定することが可能となった。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるＬＳＩテスト装置の構成例を示すブロック図である。
【図２】本発明の第１の実施の形態におけるＬＳＩテスト装置の機能的構成を示すブロック図である。
【図３】本発明の第１の実施の形態におけるＬＳＩテスト装置の処理手順を説明するためのフローチャートである。
【図４】テストタイミング情報変換部８におけるテストタイミング情報の変換方法を説明するための図である。
【図５】本発明の第２の実施の形態におけるＬＳＩテスト装置の機能的構成を示すブロック図である。
【図６】本発明の第２の実施の形態におけるＬＳＩテスト装置の処理手順を説明するためのフローチャートである。
【図７】本発明の第３の実施の形態におけるＬＳＩテスト装置の機能的構成を示すブロック図である。
【図８】本発明の第３の実施の形態におけるＬＳＩテスト装置の処理手順を説明するためのフローチャートである。
【図９】本発明の第４の実施の形態におけるＬＳＩテスト装置の機能的構成を示すブロック図である。
【図１０】本発明の第４の実施の形態におけるＬＳＩテスト装置の処理手順を説明するためのフローチャートである。
【図１１】本発明の第５の実施の形態におけるＬＳＩテスト装置の機能的構成を示すブロック図である。
【図１２】本発明の第５の実施の形態におけるＬＳＩテスト装置の処理手順を説明するためのフローチャートである。
【図１３】従来のＬＳＩテスト装置に含まれるテストタイミング情報をＬＳＩテスタに設定する機能ブロックを説明するための図である。
【図１４】内部に複数の回路ブロックを含んだＬＳＩチップの一例を示す図である。
【図１５】図１４に示す回路ブロックＢＬＫ１のテストを行なう際に、外部ピンＰＩＮＡおよびＰＩＮＢに印加する波形の一例を示す図である。
【図１６】図１４に示す回路ブロックＢＬＫ２のテストを行なう際に、外部ピンＰＩＮＡおよびＰＩＮＢに印可する波形の一例を示す図である。
【符号の説明】
１　ファンクションパターン格納部、２　信号変化有無設定部、３　ピン信号変化有無情報格納部、４　グルーピング部、５　グルーピング情報格納部、６　テストタイミング情報変換可否判断部、７　テストタイミング変更情報格納部、８　テストタイミング情報変換部、９　変換後のファンクションパターン格納部、１０　テストタイミング情報ロード部、１１　グループ数変換結果表示部、１３　テストタイミング情報変換結果表示部、１５　変換不可パターンパラメータ、１６　変換不可パターン設定部、１７　波形種類上限値パラメータ、１８　波形種類上限値チェック部、２１　コンピュータ本体、２２　ディスプレイ装置、２３　ＦＤドライブ、２４　ＦＤ、２５　キーボード、２６　マウス、２７　ＣＤ−ＲＯＭ装置、２８　ＣＤ−ＲＯＭ、２９　ネットワーク通信装置、３０　ＣＰＵ、３１　ＲＯＭ、３２　ＲＡＭ、３３　ハードディスク、４１　Ｉ／Ｆ部、４２　ＬＳＩテスタ。
【図１】
2004037250.tif 000003
【図２】
2004037250.tif 000004
【図３】
2004037250.tif 000005
【図４】
2004037250.tif 000006
【図５】
2004037250.tif 000007
【図６】
2004037250.tif 000008
【図７】
2004037250.tif 000009
【図８】
2004037250.tif 000010
【図９】
2004037250.tif 000011
【図１０】
2004037250.tif 000012
【図１１】
2004037250.tif 000013
【図１２】
2004037250.tif 000014
【図１３】
2004037250.tif 000015
【図１４】
2004037250.tif 000016
【図１５】
2004037250.tif 000017
【図１６】
2004037250.tif 000018