(57)【要約】　　　（修正有）【課題】直流を交流に変換するインバータ装置において、、高周波化した場合でも少ない損失や少ない部品点数等により半導体変換装置全体の低価格化が可能なスナバ回路を提供する。【解決手段】中性点を備える直流電源の正極と負極との間に並列に接続される半導体ブリッジ回路において、前記直流電源の正極と前記半導体ブリッジ回路の正極との間に第１のリアクトルを、前記直流電源の負極と前記半導体ブリッジ回路の負極との間に第２のリアクトルを、前記直流電源の中性点または負極と前記半導体ブリッジ回路の正極との間に第１のダイオードおよび第１のコンデンサからなる第１のＣＤ直列回路を、前記直流電源の中性点または正極と前記半導体ブリッジ回路の負極との間に第２のダイオードおよび第２のコンデンサからなる第２のＣＤ直列回路を、前記直流電源の中性点と前記半導体ブリッジ回路の交流端子との間に第３のコンデンサを、各々備える。【選択図】　図１
2004080880.tif 000002
【特許請求の範囲】
【請求項１】
中性点を備える直流電源の正極と負極との間に並列に接続される半導体ブリッジ回路において、前記直流電源の正極と前記半導体ブリッジ回路の正極との間に第１のリアクトルを、前記直流電源の負極と前記半導体ブリッジ回路の負極との間に第２のリアクトルを、前記直流電源の中性点または負極と前記半導体ブリッジ回路の正極との間に第１のダイオードおよび第１のコンデンサからなる第１のＣＤ直列回路を、前記直流電源の中性点または正極と前記半導体ブリッジ回路の負極との間に第２のダイオードおよび第２のコンデンサからなる第２のＣＤ直列回路を、前記直流電源の中性点と前記半導体ブリッジ回路の交流端子との間に第３のコンデンサを、各々備えたことを特徴とする半導体ブリッジ回路用スナバ回路。
【請求項２】
請求項１記載の請求範囲において、前記第１および第２のコンデンサに蓄積されたエネルギーを前記直流電源に回生するための回生手段を、前記第１および第２のコンデンサの一方または両方と前記直流電源との間に接続することを特徴とする半導体ブリッジ回路用スナバ回路。
【請求項３】
直流電源の正極と負極との間に並列に接続される半導体ブリッジ回路において、前記直流電源の正極と前記半導体ブリッジ回路の正極との間に第１のリアクトルを、前記直流電源の負極と前記半導体ブリッジ回路の負極との間に第２のリアクトルを、前記半導体ブリッジ回路の正極と負極との間に第１のダイオードおよび第１のコンデンサからなる第１のＣＤ直列回路と第２のダイオードおよび第２のコンデンサからなる第２のＣＤ直列回路との直列回路を、前記第１のＣＤ直列回路と前記第２のＣＤ直列接続回路との接続点と前記半導体ブリッジ回路の交流端子との間に第３のコンデンサを、各々備えたことを特徴とする半導体ブリッジ回路用スナバ回路。
【請求項４】
請求項３記載の請求範囲において、前記第１および第２のコンデンサに蓄積されたエネルギーを前記直流電源に回生するための回生手段を、前記第１および第２のコンデンサの一方または両方と前記直流電源との間に接続することを特徴とする半導体ブリッジ回路用スナバ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、チョッパ、インバータなどの半導体電力変換装置における、半導体ブリッジ回路を構成する半導体スイッチング素子のスナバ回路に関するもので、特にソフトスイッチングによる半導体スイッチング素子の過電圧保護とスイッチング損失の低減のためのスナバ回路に関する。
【０００２】
【従来の技術】
図８にソフトスイッチングを可能にした従来のスナバ回路構成例を示す。
同図において、半導体ブリッジ回路４は、ＩＧＢＴ４１ａとダイオード４２ａを逆並列接続したブリッジアーム４ａとＩＧＢＴ４１ｂとダイオード４２ｂを逆並列接続したブリッジアーム４ｂを直列接続して構成され、フリッジアーム４ａと４ｂの直列接続点が交流端子４ｅとなっている。
【０００３】
この半導体ブリッジ回路４の正極端子４ｃと直流電源正極端子１ｃとの間にはダイオード２３ａと抵抗２２ａの直列接続回路とリアクトル２１ａとを並列接続して構成した正極側ｄｉ／ｄｔ抑制回路２ａが、半導体ブリッジ回路４の負極端子４ｄと直流電源負極端子１ｅとの間にはダイオード２３ｂと抵抗２２ｂの直列接続回路とリアクトル２１ｂとを並列接続して構成した負極側ｄｉ／ｄｔ抑制回路２ｂが、各々接続されている。
【０００４】
また、ブリッジアーム４ａには並列にダイオード３２ａと抵抗３３ａとの並列接続回路とコンデンサ３１ａを直列接続して構成した充放電式スナバ回路３ａが、ブリッジアーム４ｂには並列にダイオード３２ｂと抵抗３３ｂとの並列接続回路とコンデンサ３１ｂを直列接続して構成した充放電式スナバ回路３ｂが、各々接続されている。
【０００５】
このような回路構成において、ＩＧＢＴ４１ｂがオフで、電流が半導体ブリッジ回路４の交流端子４ｅ→ダイオード４２ａ→ブリッジ正極端子４ｃ→リアクトル２１ａ→直流電源正極端子１ｃの経路で流れている状態から、ＩＧＢＴ４１ｂをターンオンさせると、過渡期を経て、交流端子４ｅ→ＩＧＢＴ４１ｂ→ブリッジ負極端子４ｄ→リアクトル２１ｂ→直流電源負極端子１ｅの経路に転流する。
【０００６】
この過渡期に、リアクトル２１ａ、２１ｂにより転流時のｄｉ／ｄｔが抑制されるため、ＩＧＢＴ４１ｂのターンオン損失を減少させることが出来る。また、この時ダイオード４２ａがターンオフするが、並列に接続されている充放電式スナバ回路３ａの効果により、ダイオード４２ａのアノード・カソード間に印加されるｄｖ／ｄｔが抑制され、過電圧とターンオフ損失が低減される。
【０００７】
次に、この状態からＩＧＢＴ４１ｂをターンオフさせると、過渡期を経て、電流は再度、交流端子４ｅ→ダイオード４２ａ→ブリッジ正極端子４ｃ→リアクトル２１ａ→直流電源正極端子１ｃの経路に転流する。この過渡期に、充放電式スナバ３ｂの効果により、ＩＧＢＴ４１ｂのコレクタ・エミッタ間に印加されるｄｖ／ｄｔが抑制され、過電圧とターンオオフ損失が低減される。
【０００８】
これら一周期の動作の中でリアクトル２１ａ、２１ｂ、スナバ用コンデンサ３１ａ、３１ｂに一旦蓄えられたエネルギーはその動作の中で、各々、抵抗２２ａ、２２ｂ、３３ａ、３３ｂにおいて全て消費され損失となる。
【０００９】
スイッチング素子４１ａと４１ｂのオンオフ動作に対する交流端子４ｅの電流方向が逆の場合についても、回路の双対性から同様な動作となる。
ｄｉ／ｄｔ抑制回路２ａ、２ｂと充放電式スナバ３ａ，３ｂの動作については、電気学会（社団法人）より発行されている「半導体電力変換回路」（オーム社）に詳細に記述されているので、ここでは省略する。
【００１０】
【発明が解決しようとする課題】
従来例においては、スイッチングの一周期の動作の中でｄｉ／ｄｔ抑制回路２ａ，２ｂ、充放電スナバ回路３ａ，３ｂに一旦蓄えられたエネルギーは、その一連の動作中に、各々、抵抗２２ａ、２２ｂ、３３ａ、３３ｂにおいて全て消費され損失となる。このため、この損失は装置のスイッチング周波数に比例することになる。
【００１１】
このような状況で、装置を高周波化しようとすると、それらの損失が過大となり、結果として装置の大形化、低効率化となり、ひいては高価格化を招いてしまうといった問題があった。
この発明の課題は、高周波化した場合でも少ない損失や少ない部品点数等により半導体変換装置全体の低価格化が可能なスナバ回路を提供することにある。
【００１２】
【課題を解決するための手段】
このような課題を解決するために、請求項１の発明では、中性点を備える直流電源の正極と負極との間に並列に接続される半導体ブリッジ回路において、前記直流電源の正極と前記半導体ブリッジ回路の正極との間に第１のリアクトルを、前記直流電源の負極と前記半導体ブリッジ回路の負極との間に第２のリアクトルを、前記直流電源の中性点または負極と前記半導体ブリッジ回路の正極との間に第１のダイオードおよび第１のコンデンサからなる第１のＣＤ直列回路を、前記直流電源の中性点または正極と前記半導体ブリッジ回路の負極との間に第２のダイオードおよび第２のコンデンサからなる第２のＣＤ直列回路を、前記直流電源の中性点と前記半導体ブリッジ回路の交流端子との間に第３のコンデンサを、各々備えるようにしている。
【００１３】
また、上記の手段では前記第１および第２のコンデンサに蓄積されたエネルギーを抵抗で消費させていたのに対し、請求項２の発明では前記直流電源に回生するための回生手段を、前記第１および第２のコンデンサの各々または両方と前記直流電源との間に接続する構成としている。
【００１４】
また、中性点のない直流電源を用いる場合の発明として、請求項３では直流電源の正極と負極との間に並列に接続される半導体ブリッジ回路において、前記直流電源の正極と前記半導体ブリッジ回路の正極との間に第１のリアクトルを、前記直流電源の負極と前記半導体ブリッジ回路の負極との間に第２のリアクトルを、前記半導体ブリッジ回路の正極と負極との間に第１のダイオードおよび第１のコンデンサからなる第１のＣＤ直列回路と第２のダイオードおよび第２のコンデンサからなる第２のＣＤ直列回路との直列回路を、前記第１のＣＤ直列回路と前記第２のＣＤ直列接続回路との接続点と前記半導体ブリッジ回路の交流端子との間に第３のコンデンサを、各々備えるようにしている。
【００１５】
また、上記の手段では前記第１および第２のコンデンサに蓄積されたエネルギーを抵抗で消費させていたのに対し、請求項４の発明では前記直流電源に回生するための回生手段を、前記第１および第２のコンデンサの各々または両方と前記直流電源との間に接続する構成としている。
【００１６】
【発明の実施の形態】
図１は本発明の請求項１に基づいた第１の実施例である。従来の実施例である図８との相違点は、ｄｉ／ｄｔ抑制のためのリアクトル２１ａ、２１ｂに蓄えられたエネルギーを一旦回収するためのコンデンサ２４ａ、２４ｂが付加されている点、ブリッジアーム４ａと４ｂに並列に接続されていた充放電式スナバ３ａ、３ｂが省略されている点および直流電源中性点端子１ｄと半導体ブリッジ回路４の交流端子４ｅとの間にコンデンサ３が接続されている点である。
【００１７】
コンデンサ２４ａはダイオード２３ａと抵抗２２ａとの接続点及び直流電源の中性点１ｄとの間に、コンデンサ２４ｂはダイオード２３ｂと抵抗２２ｂとの接続点及び直流電源の中性点１ｄとの間に、各々接続されている。さらに、図８における充放電スナバ回路３ａ、３ｂの代わりにコンデンサ３が半導体ブリッジ回路４の交流端子４ｅと直流電源中性点端子１ｄとの間に接続されている。
【００１８】
このような回路構成において、ＩＧＢＴ４１ｂがオフで、電流が半導体ブリッジ回路４の交流端子４ｅ→ダイオード４２ａ→ブリッジ正極端子４ｃ→リアクトル２１ａ→直流電源正極端子１ｃの経路で流れている状態の時は、交流端子４ｅの電位は直流電源正極端子１ｃの電位とほぼ等しい。
【００１９】
この状態からＩＧＢＴ４１ｂをターンオンさせると、過渡期を経て、電流は交流端子４ｅ→ＩＧＢＴ４１ｂ→ブリッジ負極端子４ｄ→リアクトル２１ｂ→直流電源負極端子１ｅの経路に転流する。
【００２０】
ここで、転流過渡期には、直流電源正極端子１ｃ→コンデンサ１ａ→直流電源中性点端子１ｄ→コンデンサ３→ＩＧＢＴ４１ｂ→ブリッジ負極端子４ｄ→リアクトル２１ｂ→直流電源負極端子１ｅの経路でコンデンサ３の充電（放電）電流が流れ、その結果、コンデンサ３が接続されている交流端子４ｅの電位が直流電源正極端子１ｃとほぼ同じ電位から緩やかに直流電源負極端子１ｅとほぼ同じ電位に変化していく。
【００２１】
この時、ダイオード４２ａはターンオフ動作となるが、コンデンサ３の効果で交流端子４ｅの電位変動が緩やかになっているため、ダイオード４２ａのアノード・カソード間電圧の上昇は緩やかになり、過電圧とターンオフ損失が低減される。また、ＩＧＢＴ４１ｂに流れる電流は転流電流とコンデンサ３の充電電流の和になるが、共にリアクトル２１ｂによりｄｉ／ｄｔが抑制されるため、ＩＧＢＴ４１ｂのターンオン損失は低減される。
【００２２】
次に、この状態からＩＧＢＴ４１ｂをターンオフさせると、過渡期を経て、電流は再度、交流端子４ｅ→ダイオード４２ａ→ブリッジ正極端子４ｃ→リアクトル２１ａ→直流電源正極端子１ｃの経路に転流する。この転流過渡期には、直流電源正極端子１ｃ→リアクトル２１ａ→ブリッジ正極端子４ｃ→ブリッジアーム４ａ→コンデンサ３→直流電源中性点端子１ｄ→コンデンサ１ｂ→直流電源負極端子１ｅの経路でコンデンサ３の放電（充電）電流が流れ、その結果、コンデンサ３が接続されている交流端子４ｅの電位が直流電源負極端子１ｅとほぼ同じ電位から緩やかに直流電源正極端子１ｃとほぼ同じ電位に変化していく。
【００２３】
ここで、コンデンサ３の効果で交流端子４ｅの電位変動が緩やかになっているため、ＩＧＢＴ４１ｂのコレクタ・エミッタ間電圧の変化も緩やかに上昇し、ターンオフ時の過電圧とターンオフ損失が低減される。この時、コンデンサ３に流れる放電（充電）電流はリアクトル２１ａによりｄｉ／ｄｔが抑制される。
【００２４】
これら一周期の動作の中でリアクトル２１ａ、２１ｂに一旦蓄えられたエネルギーはその動作の中で、各々抵抗２２ａ、２２ｂにおいて消費され損失となるが、コンデンサ３の充放電エネルギーは、その充放電電流が流れる経路により、約１／２が直流電源側のコンデンサ１ａ、１ｂに回生されるため従来例に比べ低損失化が実現できる。
（残りの約１／２のエネルギーはその経路でリアクトル２１ａ、２１ｂを流れるため、そのリアクトル２１ａ，２１ｂに転化され、最終的に抵抗２２ａ、２２ｂで消費される。）
【００２５】
スイッチング素子４１ａと４１ｂのオンオフ動作に対する電流方向が逆の場合についても、回路の双対性から同様な動作となる。また、抵抗２２ａはダイオード２３ａと、抵抗２２ｂはダイオード２３ｂと、各々並列に接続しても同様の動作となる。
【００２６】
図２は本発明の請求項１に基づいた第２の実施例である。図１との相違点は、ｄｉ／ｄｔ抑制回路２の構成を変更してあることである。即ち、ダイオード２３ａとコンデンサ２４ａおよびダイオード２３ｂとコンデンサ２４ｂの直列接続の順番を逆にし、これに伴い抵抗２２ａ、２２ｂの接続方法を変更している点である。その基本的な機能動作は同じである。
【００２７】
図３は本発明の請求項１に基づいた第３の実施例である。図１との相違点は、ｄｉ／ｄｔ抑制回路２の構成を変更してあることである。即ち、図１においては、リアクトル２１ａのエネルギーを吸収するためのダイオード２３ａとコンデンサ２４ａの直列回路がブリッジ回路の正極端子４ｃと直流電源中性点端子１ｄとの間に接続されていたのに対し、本実施例ではブリッジ回路の正極端子４ｃと直流電源負極端子１ｅとの間に接続されていること、リアクトル２１ｂのエネルギーを吸収するためのダイオード２３ｂとコンデンサ２４ｂの直列回路がブリッジ回路の負極端子４ｄと直流電源中性点端子１ｄとの間に接続されていたのに対し、本実施例ではブリッジ回路の負極端子４ｄと直流電源正極端子１ｃとの間に接続されていることである。その基本的な機能動作は同じである。
【００２８】
図４は本発明の請求項２に基づいた実施例である。図１との相違点は、抵抗２２ａ，２２ｂの代わりに回生手段５が取付けてある点である。図１の回路で抵抗２２ａ，２２ｂで消費されていた損失分が図５の回路では、回生手段５により、直流電源正極端子１ｃと直流電源負極端子１ｅ間に回生されるため、損失を十分小さくする事ができる。
【００２９】
回生手段５の構成としては、一般的な絶縁形ＤＣ／ＤＣコンバータが適用できる。また、この実施例では、コンデンサ２４ａと２４ｂの両方から一つの回生手段で直流電源へ回生する構成を示してあるが、回生手段をコンデンサ２４ａ、２４ｂ個別に接続しても同様の効果が得られる。この場合、直流電源への回生個所は、直流電源正極端子１ｃと直流電源負極端子１ｅ間だけでなく、直流電源正極端子１ｃと中性点端子１ｄ間および直流電源負極端子１ｅと中性点端子１ｄ間に個別に回生しても同様の効果が得られる。この方式の場合には回生手段としては絶縁形ＤＣ／ＤＣコンバータの他、非絶縁形のチョッパも適用できる。
【００３０】
図５は本発明の請求項３に基づいた第１の実施例である。図１との相違点は、直流電源側に中性点が存在しない為，コンデンサ２４ａ、２４ｂ、３の共通接続点と直流電源の中性点との接続がなくなっている点である。
【００３１】
図１との動作上における相違点は、ＩＧＢＴ４１ｂのターンオン及びターンオフ過渡期におけるコンデンサ３の充放電電流の流れる経路の違いである。ＩＧＢＴ４１ｂのターンオン過渡期には、直流電源正極端子１ｃ→リアクトル２１ａ→ダイオード２３ａ→　コンデンサ２４ａ→コンデンサ３→ＩＧＢＴ４１ｂ→ブリッジ負極端子４ｄ→リアクトル２１ｂ→直流電源負極端子１ｅの経路でコンデンサ３の充電（放電）電流が流れ、ターンオフ過渡期には、直流電源正極端子１ｃ→リアクトル２１ａ→　ブリッジ正極端子４ｃ→ブリッジアーム４ａ→コンデンサ３→コンデンサ２４ｂ　→ダイオード２３ｂ→リアクトル２１ｂ→直流電源負極端子１ｅの経路でコンデンサ３の放電（充電）電流が流れる。
【００３２】
そのため、動作のなかで、一旦スナバ用コンデンサ３に蓄えられていたエネルギーは、コンデンサ２４ａ、２４ｂに転化され、最終的には抵抗２２ａ，２２ｂで消費されて損失となる。発生損失の面では図８の従来例と等価になるが、回路構成が単純になり部品点数が少なくなるため、装置の小形化、低価格化に寄与できる。ここで、抵抗２２ａはダイオード２３ａと、抵抗２２ｂはダイオード２３ｂと、各々並列に接続しても同様の動作となる。
【００３３】
図６は本発明の請求項３に基づいた第２の実施例である。
図５との相違点は、ｄｉ／ｄｔ抑制回路２の構成を変更してあることである。即ち、ダイオード２３ａとコンデンサ２４ａおよびダイオード２３ｂとコンデンサ２４ｂの直列接続の順番を逆にし、これに伴い図５の抵抗２２ａと２２ｂを一つの抵抗２２に置き換えている点である。その基本的な機能動作は同じである。
【００３４】
図７は本発明の請求項４に基づいた実施例である。
図５との相違点は、図５における抵抗２２ａ，２２ｂの代わりに回生手段５が取付けてある点である。図５の回路で抵抗２２ａ，２２ｂで消費されていた損失分が図６の回路では、回生手段５により、直流電源正極端子１ｃと直流電源負極端子１ｅ間に回生されるため、損失を十分小さくする事ができる。回生手段５の構成としては、一般的な絶縁形ＤＣ／ＤＣコンバータが適用できる。また、この実施例では、コンデンサ２４ａと２４ｂの両方から一つの回生手段で直流電源へ回生する構成を示してあるが、回生手段をコンデンサ２４ａ、２４ｂ個別に接続しても同様の効果が得られる。
【００３５】
【発明の効果】
直流電源と半導体ブリッジ回路間にｄｉ／ｄｔ抑制回路を備え、スイッチング素子とダイオードのｄｖ／ｄｔ抑制用に１個のスナバ用コンデンサを、中性点端子を備えた直流電源の中性点と交流端子の間、又は中性点端子のない直流電源の二つのｄｉ／ｄｔ抑制回路のコンデンサ同士の接続点と交流端子との間に設けることにより、ｄｖ／ｄｔ抑制とソフトスイッチングが可能となり、従来方式に比べ、損失、部品点数の両方又は一方を削減することが可能となり、装置の小形、低価格化を実現できる。
【図面の簡単な説明】
【図１】本発明の請求項１に基づいた第１の実施例を示す回路図である。
【図２】本発明の請求項１に基づいた第２の実施例を示す回路図である。
【図３】本発明の請求項１に基づいた第３の実施例を示す回路図である。
【図４】本発明の請求項２に基づいた実施例を示す回路図である。
【図５】本発明の請求項３に基づいた第１の実施例を示す回路図である。
【図６】本発明の請求項３に基づいた第２の実施例を示す回路図である。
【図７】本発明の請求項４に基づいた実施例を示す回路図である。
【図８】従来の実施例を示す回路図である。
【符号の説明】
１・・・直流電源　　１１、１ａ，１ｂ・・・コンデンサ
１ｃ・・・直流電源正極端子　　　　１ｄ・・・直流電源中性点端子
１ｅ・・・直流電源負極端子
２・・・ｄｉ／ｄｔ抑制回路　　　２ａ・・・正極側ｄｉ／ｄｔ抑制回路
２ｂ・・・負極側ｄｉ／ｄｔ抑制回路　　　２１ａ、２１ｂ・・・リアクトル
２２、２２ａ、２２ｂ・・・抵抗　　　２３ａ、２３ｂ・・・ダイオード
２４ａ、２４ｂ・・・コンデンサ
３・・・コンデンサ　　　３ａ、３ｂ・・・充放電式スナバ
３１ａ、３１ｂ・・・コンデンサ　　　３２ａ、３２ｂ・・・ダイオード
３３ａ、３３ｂ・・・抵抗
４・・・半導体ブリッジ回路　　　４ａ、４ｂ・・・ブジッリアーム
４ｃ・・・ブリッジ正極端子　　　４ｄ・・・ブリッジ負極端子
４ｅ・・・交流端子　　　４１ａ、４１ｂ・・・ＩＧＢＴ
４２ａ、４２ｂ・・・ダイオード
５・・・回生手段
【図１】
2004080880.tif 000003
【図２】
2004080880.tif 000004
【図３】
2004080880.tif 000005
【図４】
2004080880.tif 000006
【図５】
2004080880.tif 000007
【図６】
2004080880.tif 000008
【図７】
2004080880.tif 000009
【図８】
2004080880.tif 000010