(57)【要約】【課題】複数の読み取り手段から同時に得られる再生信号のクロック抽出回路の規模の合理化と低コスト化および高速化を図ることができる再生装置および方法を提供する。【解決手段】Ａｃｈヘッド３とＢｃｈヘッド４から同時に得られる再生信号を信号配置変換回路９で時分割多重化して配置する。ヘッドの切り替え情報などによる同期調整情報に基づき、波形等化回路１６のＨＰＦ部１２およびＬＰＦ部１４を最適に切り替える。また、同期調整情報に基づき、エッジ検出回路のエッジ検出パルス幅およびＶＣＯ２３の出力周波数を制御する。ＶＣＯ２３の出力周波数を再生信号のクロック信号として、後段の信号処理部２７で用いる。【選択図】        図１
2004326882.tif 000002
【特許請求の範囲】
【請求項１】
高転送レートのデータと低転送レートのデータとが記録されたディスク状記録媒体から複数の読み取り手段によって第１および第２の再生信号を同時に得るようにした再生装置であって、
上記第１の再生信号と第２の再生信号とを時分割多重化して配置する信号配置変換手段と、
上記第１の再生信号と第２の再生信号からそれぞれの再生信号に最適な同期調整情報を生成する同期調整情報生成手段と、
上記信号配置変換手段の出力に波形等化処理を施す波形等化手段と、
上記同期調整情報に応じて上記波形等化手段の特性を切り替える切り替え手段と、
上記同期調整情報に応じたクロック信号を発生するＰＬＬとを有する
ことを特徴とする再生装置。
【請求項２】
上記第１の再生信号の転送レートと上記第２の再生信号の転送レートの和がほぼ一定になるように再生することを特徴とする請求項１に記載の再生装置。
【請求項３】
上記ＰＬＬは、電圧制御発振器と、該電圧制御発振器の出力またはその分周出力と再生信号のエッジ検出パルスとを位相比較する位相比較器と、該位相比較器の出力が供給され、上記電圧制御発振器に対する制御電圧を生成するチャージポンプフィルタからなり、上記同期調整情報であるヘッドの切り替え情報および線速度情報に基づき、上記電圧制御発振器の出力周波数および上記エッジ検出パルスのパルス幅を制御することを特徴とする請求項１に記載の再生装置。
【請求項４】
さらに、位相ロック状態であるか否かを上記位相比較器の出力を基に検出する位相ロック検出手段を有し、上記位相ロック検出手段の検出結果に基づき、上記電圧制御発振器を制御することを特徴とする請求項３に記載の再生装置。
【請求項５】
上記ディスク状記録媒体が両面記録の構成であり、ディスク面の両側に上記読み取り手段をそれぞれ有することを特徴とする請求の範囲第１項に記載の再生装置。
【請求項６】
高転送レートのデータと低転送レートのデータとが記録されたディスク状記録媒体から複数の読み取り手段によって第１および第２の再生信号を同時に得るようにした再生方法であって、
上記第１の再生信号と第２の再生信号とを多重化して配置する信号配置変換のステップと、
上記第１の再生信号と第２の再生信号からそれぞれの再生信号に最適な同期調整情報を生成する同期調整情報生成のステップと、
上記信号配置変換手段の出力に波形等化処理を施す波形等化のステップと、
上記同期調整情報に応じて上記波形等化のステップの特性を切り替え、上記波形等化のステップの出力信号をＰＬＬに入力し、上記同期調整情報に応じたクロック信号を発生させる
ことを特徴とする再生方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、再生装置および方法に関し、特に、改良型一定角速度方式等のディスク状記録媒体の再生に適用して好適なものである。
【０００２】
【従来の技術】
ディスク状記録媒体の記録再生方式として、改良型一定角速度（以下、ＭＣＡＶ（Ｍｏｄｉｆｉｅｄ  Ｃｏｎｓｔａｎｔ  Ａｎｇｕｌａｒ  Ｖｅｌｏｃｉｔｙ）と称する）方式がある。これは、ディスクの回転数を一定に制御し、線速度が大きくなる外周ほど記録及び再生の転送レートを大きく設定する高速アクセス性を重視した一定角速度（ＣＡＶ；Ｃｏｎｓｔａｎｔ  Ａｎｇｕｌａｒ  Ｖｅｌｏｃｉｔｙ）方式と、一定の記録及び再生の転送レートと高記録密度とを両立することに重点を置いた一定線速度（ＣＬＶ；Ｃｏｎｓｔａｎｔ  Ｌｉｎｅｒ  Ｖｅｌｏｃｉｔｙ）方式を両立した方式である。
【０００３】
下記の特許文献１には、ＭＣＡＶ方式などの異なる転送レートのゾーンを有するディスク状記録媒体の再生装置および再生方法について開示されている。
【０００４】
【特許文献１】
特許第３１０６７５０号明細書
【０００５】
【発明が解決しようとする課題】
しかしながら、ＭＣＡＶ方式のディスク状記録媒体の再生には、以下のような問題点がある。ディスク状記録媒体にヘッドを追従させ、再生信号を読み取るためには、再生信号の特性を補正する波形等化回路と、ビット同期を得るためのクロック再生回路、例えばＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）などが必要とされる。しかしながら、ＭＣＡＶ方式のディスク状記録媒体は、転送レートが異なる複数のゾーンを有しており、最内周と最外周の転送レートの差が３倍以上に達することがある。この為、ＭＣＡＶ方式のディスク状記録媒体の再生を単一のクロック再生回路で行うのは非常に困難である。
【０００６】
また、複数のヘッドを有するＭＣＡＶ方式のディスク状記録媒体の再生装置は、各々のヘッドが再生する、異なる転送レートに対応したクロック抽出回路を装備する必要がある。その為、従来の再生装置では、広範囲の転送レートの信号処理を可能にすると、高性能、高額の部品が必要であったり、回路規模が増大したり、コストアップに繋がるといった問題があった。
【０００７】
また、複数のヘッドを用いるＭＣＡＶ方式のディスク状記録媒体の再生では、異なる転送レートゾーンをアクセスする為、各々のヘッドから得られる再生信号に最適化を施す為に、複数のクロック抽出回路から適切な方を選択して処理を行う場合がある。この場合、各クロック抽出回路へのアクセス時間と処理の切り替え時間を要することから、再生動作が安定領域に到達するまでの処理時間が長くなるという問題がある。
【０００８】
また、複数のヘッドを用いるＭＣＡＶ方式のディスク状記録媒体の再生において、広範囲の転送レートの再生を可能とするため、各転送レートゾーンを高転送レートゾーンと低転送レートゾーンの２つに分割し、各再生ヘッドによる再生信号の抽出を、転送レートの和が常に一定になるように信号処理を行うことが提案されている。この場合、各ゾーンに対して転送レートの和を一定とするための管理を行う制御システムが複雑になるという問題がある。
【０００９】
これらの問題は、将来予測される次世代高密度記録のディスク状記録媒体における信号処理時間、アクセス時間の短縮を妨げることになる。
【００１０】
したがって、上述した問題を解決するために、この発明の目的は、複数のヘッドから同時に得られる再生信号のクロック抽出回路の規模の合理化と低コスト化および高速化を図ることができる再生装置および方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、請求項１の発明は、高転送レートのデータと低転送レートのデータとが記録されたディスク状記録媒体から複数の読み取り手段によって第１および第２の再生信号を同時に得るようにした再生装置であって、第１の再生信号と第２の再生信号とを時分割多重化して配置する信号配置変換手段と、第１の再生信号と第２の再生信号からそれぞれの再生信号に最適な同期調整情報を生成する同期調整情報生成手段と、信号配置変換手段の出力に波形等化処理を施す波形等化手段と、同期調整情報に応じて波形等化手段の特性を切り替える切り替え手段と、同期調整情報に応じたクロック信号を発生するＰＬＬとを有する再生装置である。
【００１２】
また、この発明の請求項６の発明は、高転送レートのデータと低転送レートのデータとが記録されたディスク状記録媒体から複数の読み取り手段によって第１および第２の再生信号を同時に得るようにした再生方法であって、第１の再生信号と第２の再生信号とを多重化して配置する信号配置変換のステップと、第１の再生信号と第２の再生信号からそれぞれの再生信号に最適な同期調整情報を生成する同期調整情報生成のステップと、信号配置変換手段の出力に波形等化処理を施す波形等化のステップと、同期調整情報に応じて波形等化のステップの特性を切り替え、波形等化のステップの出力信号をＰＬＬに入力し、同期調整情報に応じたクロック信号を発生させる再生方法である。
【００１３】
上述のように構成されたこの発明による再生装置および方法によれば、第１の再生信号と第２の再生信号とを時分割多重化して配置し、第１の再生信号と第２の再生信号からそれぞれの再生信号に最適な同期調整情報を生成し、信号配置変換手段の出力に波形等化処理を施し、同期調整情報に応じて波形等化の特性を切り替え、同期調整情報に応じたクロック信号をＰＬＬで発生させることにより、広範囲な転送レートに速く対応でき、且つ単一系統のクロック再生回路で構成することができる。
【００１４】
【発明の実施の形態】
以下、この発明の一実施形態による再生装置について説明する。図１は、ディスク状記録媒体の再生装置の駆動系及びクロック抽出回路の構成の一例である。
【００１５】
参照符号１は、記録されている再生信号をディスク面の表と裏の両側から読み取るＭＣＡＶ方式のディスク状記録媒体（以下、ディスクと称する）である。ディスク１は、スピンドルモータ２によって回転駆動される。ディスク１には、ＭＰＥＧ（Ｍｏｖｉｎｇ  Ｐｉｃｔｕｒｅ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）２方式などで符号化されたビデオ信号、オーディオ信号などが記録されており、高転送レートのデータと低転送レートのデータを有している。これら転送レートの詳細については後述する。
【００１６】
Ａｃｈヘッド３は、ディスク１の表面を再生し、同時にＢｃｈヘッド４は、ディスク１の裏面を再生する。Ａｃｈヘッド３およびＢｃｈヘッド４は、高転送レートと低転送レートのデータを読み取る。Ａｃｈヘッド３で読み取られた第１の再生信号は、プリアンプ５へ供給され、Ｂｃｈヘッド４で読み取られた第２の再生信号は、プリアンプ６へ供給される。
【００１７】
プリアンプ５は、Ｂｃｈヘッド４で読み取った第２の再生信号を増幅する。プリアンプ６は、Ａｃｈヘッド３で読み取った第１の再生信号を増幅する。プリアンプ５の出力信号およびプリアンプ６の出力信号は、共に信号配置変換回路９とアドレス復調部７に供給される。
【００１８】
アドレス復調部７は、プリアンプ５の出力信号からアドレスデータを復調し、トラックズレおよび線速度の検出を行う。また、アドレス復調部７は、プリアンプ６の出力信号からアドレスデータを復調し、トラックズレおよび線速度の検出を行う。復調されたそれぞれのアドレスデータ、検出されたそれぞれのトラックズレおよび線速度の情報は、再生制御部８およびマイクロコンピュータ（以下、マイコンと称する）１０へ供給される。
【００１９】
再生制御部８は、アドレス復調部７で復調されたそれぞれのアドレスデータ、検出されたそれぞれのトラックズレおよび線速度の情報に基づき、Ａｃｈヘッド３及びＢｃｈヘッド４の位置のフィードバック制御とスピンドルモータ２の回転制御を行う。これら制御情報は、マイコン１０に供給される。
【００２０】
信号配置変換回路９は、プリアンプ５およびプリアンプ６からの出力信号を時間軸上で配置変換する。この配置変換の詳細は後述する。信号配置変換回路９で配置変換された信号は、ＦＩＦＯ（Ｆｉｒｓｔ  Ｉｎ  Ｆｉｒｓｔ  Ｏｕｔ）バッファに格納される。ＦＩＦＯバッファに格納されている信号は、マイコン１０の制御に基づき、後段の信号処理部２７およびクロック抽出部１１に供給される。
【００２１】
マイコン１０は、信号配置変換回路９のアドレスデータから得られる配置情報とプリアンプの出力の切り替え情報、すなわち２つのヘッドの再生出力を切り替えるタイミングを示す切り替え情報により転送レートを認識する。マイコン１０は、認識された転送レートおよびアドレス復調部７、再生制御部８、信号配置変換回路９から供給される各種情報に基づき、最適な同期調整情報を作成する。マイコン１０において作成された同期調整情報は、電子ボリューム２６に供給される。
【００２２】
クロック抽出部１１は、高転送レートと低転送レートに対応した内部信号発生回路である。以下、クロック抽出部１１の内部構成の一例について説明する。信号配置変換回路９のＦＩＦＯバッファからの出力信号は、まず、クロック抽出部１１の波形等化回路に供給される。波形等化回路は、高域通過フィルタ（以下、ＨＰＦ（Ｈｉｇｈ  Ｐａｓｓ  Ｆｉｌｔｅｒ）と称する）部１２、加算器２８、ＲＦアンプ１３、低域通過フィルタ（以下、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）と称する）部１４、２値リミッタ回路（ＬＩＭ）１５により構成される。
【００２３】
ＨＰＦ部１２は、高転送レート用のＨＰＦ１２ａと低転送レート用のＨＰＦ１２ｂとを有し、マイコン１０の制御により、どちらで処理するかが切り替えられる。この制御は、上述したマイコン１０に供給される各種情報を基にした同期調整情報、例えば転送レート情報とプリアンプの出力の切り替え情報に基づき行われる。ＨＰＦ部１２の出力信号は、加算器２８へ供給される。加算器２８は、ＨＰＦ部１２からの出力信号にＬＰＦ部１４からの出力信号を加える。加算器２８の出力信号は、ＲＦアンプ１３で増幅され、２値リミッタ回路１５へ供給される。
【００２４】
２値リミッタ回路１５は、ＲＦアンプ１３から供給されるアナログ信号をディジタル２値信号に変換する。２値リミッタ回路１５の出力信号は、ＬＰＦ部１４およびクロック再生回路に供給される。ＬＰＦ部１４は、高転送レート用のＬＰＦ１４ａと低転送レート用のＬＰＦ１４ｂとを有し、マイコン１０の制御により、どちらで処理するかが切り替えられる。この制御は、上述したマイコン１０に供給される各種情報を基にした同期調整情報、例えば転送レート情報とプリアンプの出力の切り替え情報に基づき行われる。ＬＰＦ部１４の出力信号は、加算器２８に帰還される。
【００２５】
クロック再生回路は、エッジ検出回路１７、位相比較器１８、位相ロック検出回路１９、チャージポンプ回路２０、チャージポンプフィルタ回路２１、電流電圧変換回路（以下、適宜Ｖ／Ｉコンバータと称する）２２、内部クロック信号発生器（以下、適宜ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ；電圧制御発振器）と称する）２３、タイミング合わせ回路２４およびＲＦバッファ２５で構成される。ＶＣＯ２３、位相比較器１８、チャージポンプ回路２０およびチャージポンプフィルタ回路２１によりＰＬＬを構成している。
【００２６】
２値リミッタ回路１５からクロック再生回路に供給された信号は、まず、エッジ検出回路１７に供給される。エッジ検出回路１７は、２値リミッタ回路１５から供給されたディジタル信号を、立ち上がりエッジと立ち下りエッジのそれぞれと同期して立ち上げ、ＶＣＯ２３の出力パルスのパルス幅である時間幅Ｔの約１／４のパルス時間幅に変換する。なお、このパルス時間幅の変換は、ＶＣＯ２３の所定の特性と、後述する電子ボリューム２６からの制御信号ａによって決定される。
【００２７】
エッジ検出回路１７の出力信号であるエッジ検出パルスは、位相比較器１８へ供給される。位相比較器１８は、エッジ検出回路１７からのエッジ検出パルスとＶＣＯ２３の出力信号ｄとの位相比較を行い、位相差に応じたパルス幅の比較出力を発生する。
【００２８】
位相比較器１８の比較出力は、後述する位相ロック検出回路１９へ供給される。また、位相比較器１８の比較出力は、チャージポンプ回路２０に供給される。チャージポンプ回路２０は、位相比較器２の比較出力である位相差時間信号を電流値へ変換する。
【００２９】
チャージポンプ回路２０の出力信号は、チャージポンプフィルタ２１へ供給される。チャージポンプフィルタ２１は、ＶＣＯ２３に伝達するときの時定数を例えば抵抗とコンデンサＣとによって決定する。すなわち、チャージポンプフィルタ２１は、Ｖ／Ｉコンバータ２２を介してＶＣＯ２３に供給する制御電圧を生成する。
【００３０】
電流変換されたチャージポンプフィルタ２１の出力信号は、電流電圧変換回路２２へ伝送される。Ｖ／Ｉコンバータ２２は、チャージポンプフィルタ２１から入力される電流信号を電圧信号に変換する。
【００３１】
Ｖ／Ｉコンバータ２２の出力電圧は、ＶＣＯ２３の制御端子に制御電圧として供給される。ＶＣＯ２３は、後述する電子ボリューム２６の制御信号ｂおよび位相ロック検出回路１９の出力信号ｃに基づき、Ｖ／Ｉコンバータ２２の出力電圧に応じた周波数の信号を発生する。
【００３２】
ＶＣＯ２３で発生した信号は、位相比較器１８に帰還される。また、その信号は、タイミング合わせ回路２４へ出力される。なお、ＶＣＯ２３からの出力周波数は、図示しない分周器で分周してから位相比較器１８、タイミング合わせ回路２４へ供給してもよい。
【００３３】
タイミング合わせ回路２４は、ＶＣＯ２３から供給される信号の位相を可変させる。タイミング合わせ回路２４の出力信号は、ＲＦバッファ２５に格納される。ＲＦバッファ２５は、格納している信号を信号処理部２７に供給する。信号処理部２７は、信号配置変換回路９から供給される出力信号に対して各種信号処理を施す。その際、ＲＦバッファ２５からの出力信号がクロック信号として使用される。
【００３４】
位相ロック検出回路１９は、位相比較器１８から入力される比較出力に応じた位相ロックの判別を行う。位相ロック検出回路１９の判別結果の出力信号ｃは、ＶＣＯ２３へ供給される。
【００３５】
電子ボリューム２６は、マイコン１０から供給される同期調整情報、例えばヘッド切り替え情報と線速度情報に基づき、各転送レートに対応して制御信号ａ，ｂを生成し、エッジ検出回路１７とＶＣＯ２３の最適化を行う。
【００３６】
ここで、上述した信号配置変換回路９における配置変換の詳細について説明する。まず、ディスク状記録媒体とゾーンおよびヘッドのアクセスと転送レートの一例の関係について図２を参照して説明する。
【００３７】
図２Ａは、ディスク１の表面側であり、図２Ｂは、ディスク１の裏面側である。ディスク１の表面は、図２Ａの矢印に示すように、Ａｃｈヘッド３が外周から内周方向に向かってトラックをアクセスする。ディスク１の裏面は、Ｂｃｈヘッド４が内周から外周側に向かってトラックをアクセスする。
【００３８】
ディスク１は、複数のゾーンを有する。図２に示す例では、ディスク１の表面に、外側から内側に向かって、第１ゾーン〜第４ゾーンを順に有し、裏面に、外側から内側に向かって、第５ゾーン〜第８ゾーンを順に有する。なお、図２に示すゾーンは、説明の簡略化のため、単純に片面を４つに区切っているが、ゾーンの構成は、これに限ったものではない。
【００３９】
ディスク１は、ＭＣＡＶ方式のディスク状記録媒体であり、情報線密度がほぼ一定になるようにデータが記録されている。したがって、これを一定角速度で再生すると外周ほど信号の転送レートが高くなり、内周ほど転送レートが低くなる。
【００４０】
この一実施形態による再生装置では、転送レートをディスク１の所定の位置で高転送レートと低転送レートの２つに分けている。例えば、図２に示す例では、外周側の第１ゾーン、第２ゾーン、第５ゾーン、第６ゾーンが高転送レートとされ、内周側の第３ゾーン、第４ゾーン、第７ゾーン、第８ゾーンが低転送レートとされる。すなわち、第１ゾーン、第２ゾーン、第５ゾーン、第６ゾーンに記録されているデータは、高転送レートのデータとされ、第３ゾーン、第４ゾーン、第７ゾーン、第８ゾーンに記録されているデータは、低転送レートのデータとされる。
【００４１】
この一実施形態による再生装置は、図２Ａおよび図２Ｂに示すように、表裏の２つのヘッドをディスク半径方向にそれぞれ逆向きにアクセスし、転送レートの和がほぼ一定となるように制御することが可能である。なお、図２では、表面のＡｃｈヘッド３をディスク外周から内周側にトレースし、裏面のＢｃｈヘッド４をディスク内周から外周側にトレースしているが、反対にトレースしてもよい。
【００４２】
上述した一実施形態による再生装置では、このような再生トレースパターンに基づき再生制御部８が所望のアドレスを指定すると、アドレス復調部７で検出されたアドレスデータから、常に転送レートの和が一定になるようにＡｃｈヘッド３およびＢｃｈヘッド４の各ヘッドがトレースするトラックをアクセスする。
【００４３】
そして、各ヘッドがそれぞれアクセスした第１および第２の再生信号を信号配置変換回路９によってペアに配置する。図３は、２つの信号配列の一例を示す。図３Ａは、ヘッドの切り替えタイミングであり、図３Ｂは、Ａｃｈヘッドの読み取り信号であり、図３Ｃは、Ｂｃｈヘッドの読み取り信号であり、図３Ｄは、配置変換後の信号である。
【００４４】
図３Ｂに示すＡｃｈヘッド３で読み取られた信号Ａ−ａｄ０，Ａ−ａｄ１，…と、図３Ｃに示すＢｃｈヘッド４で読み取られた信号Ｂ−ａｄ１００，Ｂ−ａｄ１０１，…とを、図３Ｄに示すように時分割多重化する。時分割多重化されるＡ−ａｄ０，Ｂ−ａｄ１００などのデータ単位は、例えばＭＰＥＧ２のプログラムストリームのパケットである。
【００４５】
配列された各信号はクロック抽出部１１に入力され、転送レート情報、切り替え情報などの同期調整情報に基づき、マイコン１０がクロック抽出部１１内の波形等価回路のＨＰＦ部１２およびＬＰＦ部１４を切り替え、最適な２値信号に変換する。
【００４６】
次に、図４を参照して上述したクロック再生回路における同期制御の詳細について説明する。図４Ａは、Ａｃｈヘッド３およびＢｃｈヘッド４により読み取られた上述したように多重化された再生信号である。図４Ｂは、切り替え信号を示す。電子ボリューム２６は、上述した同期調整情報、例えば転送レート情報と切り替え情報の２つの情報に基づき制御信号ａを設定する。図４Ｄは、多重化された再生データの波形である。
【００４７】
エッジ検出回路２３は、電子ボリューム２６から供給される制御信号ａに基づき、リミッタ１５からの出力信号のパルス幅を、図４Ｅに示すように、ＶＣＯ２３のクロック周期の約１／４に自動で設定する。また、ＶＣＯ２３は、電子ボリューム２６から供給される制御信号ｂに基づき、出力するクロック信号の周波数を図４Ｅの波線に示すように、立ち上がりエッジが１／４周期のパルス幅内に入るように変化させる。
【００４８】
以上のように、これらの２値のパルス幅とＶＣＯ２６のクロック信号との関係を転送レートの変化に追従して自動的に制御することで広範囲な転送レートに対応した位相同期が行われる。
【００４９】
図４Ｃは、位相ロック検出信号である。ヘッドの切り替わりなどにより転送レートが急激に変化する部分については、瞬時に位相ロックさせる必要がある。この為、上述した同期調整情報、例えば転送レート情報と切り替え情報の２つの情報に加え、図４Ｃに示すように、位相検ロック検出回路１９の出力信号がローレベルに変化したときに瞬時に制御信号ａによるエッジ検出回路２３内のパルス幅の成形変化と制御信号ｂよるＶＣＯ２３の周波数変化を行うことにより高速な位相同期が行われる。
【００５０】
このように最適に位相同期されたクロック信号が、クロック抽出部１１の後段の走行系や復調などの信号処理系の信号処理部２７に伝送されディスク記録再生装置を形成する。
【００５１】
次に、ディスク１の表裏の転送レートの和が一定とはならないディスク１の再生方法ついて、図５を参照して説明する。図５Ａに示すヘッドのトレースパターンは、Ａｃｈヘッド３およびＢｃｈヘッド４をともに、ディスク表裏面の外周から内周側、すなわち転送レートの高い方のゾーンから低い方のゾーンへとトレースしている。図５Ｂに示すヘッドのトレースパターンは、Ａｃｈヘッド３およびＢｃｈヘッド４をともに、ディスク表裏面の内周から外周側、すなわち転送レートの低い方から高い方のゾーンへとトレースしている。
【００５２】
図５に示す再生トレースパターンに基づき、再生制御装置８に目的のアドレスを指定すると、アドレス復調部７で検出されたアドレスデータから各ヘッドがトレースするトラックをアクセスする。この後の信号処理の流れについては、上述の説明と同様にクロックの抽出が行なわれ、その結果出力される同期クロック信号が後段の信号処理部２７に伝送されディスク記録再生装置を形成する。
【００５３】
以上説明したように、この一実施形態によれば、ＭＣＡＶ方式のディスク状記録媒体から、Ａｃｈヘッド３とＢｃｈヘッド４との２つのヘッドで同時に再生信号を読み取り、読み取った２つの再生信号を信号配置変換回路９で時系列に多重化して配置変換し、ＨＰＦ部１２、ＬＰＦ部１４の切り替えおよびエッジ検出器１７、ＶＣＯ２３の出力が最適となるよう電子ボリューム２６の出力をマイコン１０が制御していることにより、クロック抽出部１１を１系統で構成することができる。それにより、回路システムが簡単になると共に回路規模が縮小されコスト的にも非常に効果的なディスク記録再生装置が実現できる。
【００５４】
また、大幅に異なる転送レートの再生信号の信号処理でも、ヘッドの切り替え情報および線速度から得られる転送レート情報、これらの情報を基にしたクロック抽出部１１内の各調整パラメータに基づき最適に制御することにより、良好なクロック信号の抽出を容易に行うことができる。
【００５５】
また、転送レート情報、切り替え情報などの同期調整情報に加え、位相ロック検出回路１９の出力情報によってクロック抽出部１１を制御することにより、各ヘッドのトレースゾーンに無関係に、すなわち転送レートの和に関係なく自由にアクセスしても位相同期が可能になり、サーボ系に関係するトラック制御の追従性の高速化やランダムアクセス時のアクセス速度に対して非常にメリットがあるディスク記録再生装置が実現できる。
【００５６】
また、クロック再生回路でエッジ検出回路１７のパルス幅やＶＣＯ２３の出力周波数の自動制御と最適化処理を行っていることで、瞬時の転送レートの変化に追従して位相同期と位相同期の保持が可能となり、サーボ系に関係するトラック制御の容易性と安定性、そしてランダムアクセス時の高速アクセス性が飛躍的に向上する。
【００５７】
この発明は、上述したこの発明の一実施形態に限定されるものでは無く、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。例えば、上述した一実施形態では、ディスク１をＭＣＡＶ形式のディスク状記録媒体とし、ディスク１の表側と裏側にヘッドを有する構成としたが、これに限らず、複数ヘッドから再生信号を読み取る構成であれば、片面側のみにヘッドを有する構成であってもよい。ディスク１としては、ＭＣＡＶ形式に限らず、さらに、光ディスク、光磁気ディスク、磁気ディスクなど様々なディスク状記録媒体に適用が可能である。
【００５８】
また、転送レートを低転送レートと高転送レートの２つとしたが、さらに細分化し、３つ以上の異なる転送レートに対応させることも可能である。
【００５９】
また、図３で説明した信号配置変換回路９での配置の変換は、各ヘッドのデータをパケット単位に交互に多重化したが、それぞれのヘッドからの再生信号を１つに多重化するのであれば、他の多重化の構成およびデータ単位であってもよい。
【００６０】
【発明の効果】
以上説明したように、この発明の再生装置及び方法によれば、ディスク状記録媒体から複数の読み取り手段によって同時に読み取られた第１および第２の再生信号をから、それぞれの再生信号に最適な同期調整情報を生成するとともにそれら再生信号を時分割多重化し、時分割多重化した再生信号を各々の同期調整情報に応じて波形等化の特性を切り替えて処理し、且つ同期調整情報に応じたクロック信号を発生させていることにより、クロック抽出回路を単一系統とすることができ、広範囲な転送レートの再生信号に対応するクロック信号の生成を、回路を冗長することなく行うことができる。したがって、広範囲な転送レートの再生信号に対応するクロック信号の生成を高速に低コストで実現することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態による再生装置の構成の一例を示す略線図である。
【図２】ヘッドの動作の一例を示す略線図である。
【図３】この発明の一実施形態による信号の配置変換の一例を示す略線図である。
【図４】この発明の一実施形態による同期制御を説明するための略線図である。
【図５】ヘッドの動作の他の例を示す略線図である。
【符号の説明】
１・・・ディスク状記録媒体、２・・・スピンドルモータ、３・・・Ａｃｈヘッド、４・・・Ｂｃｈヘッド、５，６・・・プリアンプ、７・・・アドレス復調部、８・・・再生制御部、９・・・信号配置変換回路、１０・・・マイクロコンピュータ、１１・・・クロック抽出部、１６・・・波形等化回路、１７・・・エッジ検出回路、１８・・・位相比較器、１９・・・位相ロック検出回路、２０・・・チャージポンプ、２１・・・チャージポンプフィルタ、２３・・・電圧制御発振器、２６・・・電子ボリューム、２７・・・信号処理部
【図１】
2004326882.tif 000003
【図２】
2004326882.tif 000004
【図３】
2004326882.tif 000005
【図４】
2004326882.tif 000006
【図５】
2004326882.tif 000007