(57)【要約】【課題】出力電圧を帰還し基準電圧と比較することで、昇圧動作を制御する電源発生回路において、比較する部分にノイズ等が発生すると必要のない昇圧動作を起こすことがあり、無駄な消費電力を消費してしまっていた。【解決手段】ノイズ等により出力電圧と基準電圧を比較する回路に誤動作を起こさせる信号が何度発生しても、昇圧クロック信号の昇圧を行う期間において、スイッチング素子の動作を一度しか許容しないような制御回路を構成することにより、無駄な消費電力の発生を防止する。【選択図】　　　　　　図１
2004080895.tif 000002
【特許請求の範囲】
【請求項１】
出力端に出力電圧を発生してなり、第１のコンデンサの一方の端子を第１の期間に第１の電源に接続するための第１のスイッチング素子と、前記第１のコンデンサの一方の端子を第２の期間に第２の電源に接続するための第２のスイッチング素子と、前記第１のコンデンサの他方の端子を第２の期間に前記第１の電源に接続するための第３のスイッチング素子と、前記第１のコンデンサの他方の端子を第１の期間に前記出力端に接続するための第４のスイッチング素子と、
それぞれのスイッチを制御するためのスイッチング制御ブロックと、
前記出力電圧と基準電圧を比較したのち制御ブロックを制御するための比較回路ブロック出力信号を出力してなる比較回路ブロックと、前記比較回路ブロック出力信号と昇圧クロック信号に基づいて前記スイッチング制御ブロックを制御するための制御ブロック出力信号を出力してなる制御ブロックとからなり、
前記第１の期間と前記第２の期間を交互に繰り返すことにより前記出力端に出力電圧を発生させるための電源発生回路において、
前記比較回路ブロックは前記制御ブロックから出力される比較回路ブロック制御信号により指定された期間で動作してなることを特徴とする電源発生回路。
【請求項２】
前記比較回路ブロック制御信号は前記第２の期間と、前記制御ブロック出力信号が昇圧状態のときに動作状態となることを特徴とする電源発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、低電圧の電源を高電圧の電源に電圧変換を行うための電源発生回路、特にチャージポンプ回路を用いた電源発生回路に関する。
【０００２】
【従来の技術】
現在、電子機器、特に携帯端末や携帯電話では小型化、軽量化がますます進んでいる。その小型化、軽量化のために電池の占める容量は少なくなっている反面、使用時間の長時間化はそれらの電子機器にとって重要な性能の一つとなってきている。
【０００３】
ＩＣの分野においては、一般的にプロセスが微細化すると、プロセスの耐圧は低下する傾向にあるため、より低い電源電圧を使用することにより、微細なプロセスを採用でき、小型化が可能になる。また消費電力においては、電源電圧を下げ、ＭＰＵ、メモリ等のＩＣチップを低電圧で駆動することで、低消費電力化が可能になる。
【０００４】
このように低電圧で駆動することは、チップの小型化、低消費電力化に大きな利点があり、電源電圧の低電圧化は避けられないものになってきている。
【０００５】
液晶表示装置等においても集積回路等では低電圧駆動に対応しているものの、液晶自体のＶｔｈ特性のため液晶パネルを駆動する上で、供給される電源電圧だけでは十分な電圧印加が出来ず、電源電圧よりも高い電圧が必要になっている。そのため電源発生回路等を使って、電源電圧よりも高い電圧を発生する必要があった。
【０００６】
図４に従来技術における電源発生回路の一例を示す。
【０００７】
４００は第１のスイッチング素子、４０１は第２のスイッチング素子、４０２は第３のスイッチング素子、４０３は第４のスイッチング素子、４０４は第１コンデンサ、４０５は第２コンデンサ、４０６はスイッチング制御ブロック、４０７は比較回路ブロック、４０８は第１の電源、４０９は第２の電源、４１０は昇圧クロック信号、４１１は比較回路ブロック出力信号、４１２は制御ブロック、４１３は制御ブロック出力信号、４１４はアンド回路、４１５はインバータ回路、４１６はノイズフィルタ回路を示している。
【０００８】
第１のスイッチング素子４００の一方の端子は第１の電源４０８に接続されており、他方の端子は第１のコンデンサ４０４の一方の端子と第２のスイッチング素子４０１の一方の端子に接続されている。第２のスイッチング素子４０１の他方の端子は、第２の電源４０９に接続されている。
【０００９】
第１のコンデンサ４０４の他方の端子は、第３のスイッチング素子４０２の一方の端子と第４のスイッチング素子４０３の一方の端子に接続されており、第３のスイッチング素子４０２の他方の端子は第１の電源４０８に接続されている。また、第４のスイッチング素子４０３の他方の端子はノイズフィルタ回路４１６と第２のコンデンサ４０５の一方の端子に接続されており、この接続ポイントがすなわち、出力端４２０であり、この接続ポイントでの電圧が出力電圧となっている。第２のコンデンサ４０５の他方の端子は第２の電源４０９に接続されている。
【００１０】
ノイズフィルタ回路４１６は比較回路ブロック４０７に接続されている。比較回路ブロック４０７の出力である比較回路ブロック出力信号４１１は制御ブロック４１２に接続されており、制御ブロック４１２には昇圧クロック信号４１０も入力されている。制御ブロック４１２の出力である制御ブロック出力信号４１３はスイッチング制御ブロック４０６に接続され、スイッチング制御ブロック４０６の出力はそれぞれ、第１のスイッチング素子４００、第２のスイッチング素子４０１、第３のスイッチング素子４０２、第４のスイッチング素子４０３に接続されて、導通、非導通状態を制御している。
【００１１】
制御ブロック信号４１３とスイッチング制御ブロック４０６の関係を説明する。制御ブロック信号４１３が昇圧停止状態のときには、スイッチング制御ブロック４０６の出力により第１のスイッチング素子４００と第４のスイッチング素子４０３を非導通状態にし、第２のスイッチング素子４０１と第３のスイッチング素子４０２を導通状態することで、第１のコンデンサに充電を行い、第２のコンデンサ４０５では第１のコンデンサ４０４からの充電を行わないことで、出力電圧は昇圧されない。
【００１２】
制御ブロック信号４１３が昇圧状態のときには、スイッチング制御ブロック４０６の出力により第１のスイッチング素子４００と第４のスイッチング素子４０３を導通状態にし、第２のスイッチング素子４０１と第３のスイッチング素子４０２を非導通状態にすることで、第１のコンデンサ４０４に充電されていた電荷を第２のコンデンサ４０５に充電して、出力電圧を昇圧する。
【００１３】
ここで、制御ブロック４１２の一例を説明する。昇圧クロック信号４１０はインバータ回路４１５の入力に接続されて、インバータ回路４１５の出力はアンド回路４１４の一方の入力に、他方の入力には比較回路ブロック出力信号４１１が接続されている。アンド回路４１４の出力は制御ブロック出力信号４１３となっている。
【００１４】
昇圧クロック信号４１０は２つの期間、第１の期間と第２の期間に分けることができ、第１期間を昇圧可能期間、第２期間を昇圧停止期間とし、ロジックでは第１の期間の信号レベルをＬレベル、第２の期間の信号レベルをＨレベルと定義する。
【００１５】
比較回路ブロック４０７では、出力電圧が比較回路ブロック４０７に内蔵されている基準電圧よりも高い場合には、比較回路ブロック出力信号４１１はＨレベルとなり、逆に低い場合にはＬレベルとなると定義する。
【００１６】
その結果、第２の期間では比較回路ブロック出力信号４１１にかかわらず、制御ブロック出力信号４１３は常に昇圧停止状態となり、第１の期間では比較回路ブロック出力信号４１１により、昇圧状態、昇圧停止状態が交互に切り替わる。
【００１７】
ノイズフィルタ回路４１６は、単純なものではコンデンサと抵抗からなる積分回路により、外部からのノイズによる誤動作の防止を目的に構成される。
【００１８】
もし、ノイズフィルタ回路４１６がない場合を考えると、第１の期間内に一度昇圧動作を行えば、出力電圧を十分に昇圧させることができるが、このような構成では本来、出力電圧が基準電圧よりも高く昇圧動作が必要ない場合にもノイズ等で比較回路ブロック出力信号４１１がＬレベル、Ｈレベル、Ｌレベルのように信号の切り替わりを繰り返すと、昇圧状態と昇圧停止状態を繰り返すことになってしまう。
【００１９】
すると、第１のスイッチング素子４００、第２のスイッチング素子４０１、第３のスイッチング素子４０２、第４のスイッチング素子４０３もそれぞれ導通、非導通状態を繰り返し、無駄な消費電力を発生させていた。
【００２０】
また、これらの無駄な動作が生じないように比較回路ブロック４０７の構成を工夫することで、比較回路ブロック出力信号４１１がノイズ等で切り替わらないような対策は可能だが、一般的に比較回路ブロック４０７の出力電圧と基準電圧の比較はアナログ回路を使用するので、ノイズ等の対策をするためには設計が複雑になってしまう傾向があった。
【００２１】
また、ノイズフィルタ回路４１６を構成することで、誤動作の防止等が改善されるものの、ＩＣ外部で構成する場合には外付け部品の増加、ＩＣ内部で構成する場合には、チップ面積の大幅増加等の問題があった。
【００２２】
【発明が解決しようとする課題】
本発明では、電源回路、特にチャージポンプ回路を用いて昇圧を行う電源発生回路で、ノイズ等による無駄な動作により、不要な消費電力をなくして、低消費電力でかつ安定した電圧を発生する電源発生回路を供給することにある。
【００２３】
【課題を解決するための手段】
上記の目的を達成するために、本願発明では、出力端に出力電圧を発生してなり、第１のコンデンサの一方の端子を第１の期間に第１の電源に接続するための第１のスイッチング素子と、第１のコンデンサの一方の端子を第２の期間に第２の電源に接続するための第２のスイッチング素子と、前記第１のコンデンサの他方の端子を第２の期間に第１の電源に接続するための第３のスイッチング素子と、第１のコンデンサの他方の端子を第１の期間に出力端に接続するための第４のスイッチング素子と、それぞれのスイッチを制御するためのスイッチング制御ブロックと、前記出力電圧と基準電圧を比較したのち制御ブロックを制御するための比較回路ブロック出力信号を出力してなる比較回路ブロックと、前記比較回路ブロック出力信号と昇圧クロック信号に基づいて前記スイッチング制御ブロックを制御するための制御ブロック出力信号を出力してなる制御ブロックとからなり、前記第１の期間と前記第２の期間を交互に繰り返すことにより前記出力端に出力電圧を発生させるための電源発生回路において、前記比較回路ブロックは前記制御ブロックから出力される比較回路ブロック制御信号により指定された期間で動作してなることを特徴とする電源発生回路。
さらに詳しくは、前記比較回路ブロック制御信号は前記第２の期間と、前記制御ブロック出力信号が昇圧状態のときに動作状態となることを特徴とする電源発生回路を提供可能となる。
【００２４】
以上の手段を用いることで、ノイズ等による無駄な動作による不要な消費電力をなくして、低消費電力でかつ安定した電圧を発生することが可能になる。
【００２５】
【発明の実施の形態】
図１は本発明の実施の形態を実現するための電源発生回路のシステムの概略構成図である。
【００２６】
１００は第１のスイッチング素子、１０１は第２のスイッチング素子、１０２は第３のスイッチング素子、１０３は第４のスイッチング素子、１０４は第１のコンデンサ、１０５は第２のコンデンサ、１０６はスイッチング制御ブロック、１０７は比較回路ブロック、１０８は第１の電源、１０９は第２の電源、１１０は昇圧クロック信号、１１１は比較回路ブロック出力信号、１１２は制御ブロック、１１３は制御ブロック出力信号、１１４は比較回路ブロック制御信号、１２０は出力電圧を発生させる出力端を示している。
【００２７】
第１のスイッチング素子１００の一方の端子は第１の電源１０８に接続されており、他方の端子は第１のコンデンサ１０４の一方の端子と第２のスイッチング素子１０１の一方の端子に接続されている。第２のスイッチング素子１０１の他方の端子は、第２の電源１０９に接続されている。
【００２８】
第１のコンデンサ１０４の他方の端子は、第３のスイッチング素子１０２の一方の端子と第４のスイッチング素子１０３の一方の端子に接続されており、第３のスイッチング素子１０２の他方の端子は第１の電源１０８に接続されている。また、第４のスイッチング素子１０３の他方の端子は比較回路ブロック１０７と第２のコンデンサ１０５の一方の端子に接続されており、この接続ポイントがすなわち出力端１２０であり、出力電圧となっている。第２のコンデンサ１０５の他方の端子は第２の電源１０９に接続されている。
【００２９】
比較回路ブロック１０７の出力である比較回路ブロック出力信号１１１は制御ブロック１１２に接続されており、制御ブロック１１２には昇圧クロック信号１１０も入力され、制御ブロック１１２から出力される制御ブロック出力信号１１３はスイッチング制御ブロック１０６に、比較回路ブロック制御信号１１４は比較回路ブロック１１２にそれぞれ接続されている。
【００３０】
スイッチング制御ブロック１０６の出力はそれぞれ、第１のスイッチング素子１００、第２のスイッチング素子１０１、第３のスイッチング素子１０２、第４のスイッチング素子１０３に接続されて、導通、非導通状態を制御している。
【００３１】
ここで、制御ブロック信号１１３とスイッチング制御ブロック１０６の関係を説明する。制御ブロック信号１１３が昇圧停止状態のときには、スイッチング制御ブロック１０６の出力により第１のスイッチング素子１００と第４のスイッチング素子１０３を非導通状態にし、第２のスイッチング素子１０１と第３のスイッチング素子１０２を導通状態することで、第１のコンデンサに充電を行い、第２のコンデンサ１０５では第１のコンデンサ１０４からの充電を行わないことで、出力電圧は昇圧されない。
【００３２】
制御ブロック信号１１３が昇圧状態のときには、スイッチング制御ブロック１０６の出力により第１のスイッチング素子１００と第４のスイッチング素子１０３を導通状態にし、第２のスイッチング素子１０１と第３のスイッチング素子１０２を非導通状態にすることで、第１のコンデンサ１０４に充電されていた電荷が第２のコンデンサ１０５に充電され、出力電圧が昇圧され昇圧状態となる。
【００３３】
昇圧クロック信号１１０は２つの期間である、第１の期間と第２の期間に分けることができ、第１の期間を昇圧可能期間、第２の期間を昇圧停止期間とする。
【００３４】
比較回路ブロック１０７は比較回路ブロック１０７内で設定した基準電圧と入力される出力電圧を比較して、出力電圧の方が低いときには昇圧状態、基準電圧の方が高いときには昇圧停止状態となり、比較回路ブロック出力信号１１１により出力する。
【００３５】
また、比較回路ブロック１０７は、比較回路ブロック制御信号１１４により指定された期間で制御される。比較回路ブロック制御信号１１４が第２の期間と制御ブロック出力信号１１３が昇圧状態のときに、比較回路ブロック１０７は出力電圧と基準電圧の比較動作を行い、その他の期間には、比較回路ブロック１０７の動作を停止させるとともに、比較回路ブロック出力信号１１１を昇圧停止状態にする。
【００３６】
第２の期間では比較回路ブロック１０７は動作しているが、制御ブロック出力信号１１３は昇圧クロック信号の昇圧停止期間が優先されることから、比較回路ブロック出力信号１１１の信号の状態、制御ブロック１１２の内部の記憶状態にかかわらず、制御ブロック出力信号１１３は昇圧停止状態のままとなっている。
【００３７】
その結果、昇圧クロック信号１１０の第２の期間では第１のスイッチング素子１００、第４のスイッチング素子１０３は非導通状態、第２のスイッチング素子１０１、第３のスイッチング素子１０２を導通状態で保持することになり、出力電圧は昇圧されない。
【００３８】
次に昇圧クロック信号１１０が第２の期間から第１の期間に切り替わる時に、比較回路ブロック出力信号１１１が昇圧状態であれば制御ブロック１１２にその昇圧状態が記憶され、比較回路ブロック出力信号１１１が昇圧停止状態であればその昇圧停止状態が記憶される。
【００３９】
昇圧クロック信号１１０が第１の期間でも、制御ブロック１１２の内部で記憶された状態が昇圧停止状態のときには、昇圧クロック信号１１０が第２の期間から第１の期間に切り替わっても制御ブロック出力信号１１３も昇圧停止状態のままとなる。
【００４０】
その結果、第１のスイッチング素子１００、第４のスイッチング素子１０３は非導通状態、第２のスイッチング素子１０１、第３のスイッチング素子１０２は導通状態をとり続け、昇圧動作は行わない。
【００４１】
このとき、比較回路ブロック１０７は比較回路ブロック制御信号１１４により動作が停止状態になっているため、無駄な電力消費をすることはない。
【００４２】
制御ブロック１１２内に記憶された状態が昇圧状態のときには、昇圧クロック信号１１０が第２の期間から第１の期間に切り替わると、制御ブロック出力信号１１３も昇圧状態に切り替わる。
【００４３】
その結果、第１のスイッチング素子１００、第４のスイッチング素子１０３は導通状態、第２のスイッチング素子１０１、第３のスイッチング素子１０２を非導通状態となり、第２のコンデンサ１０５に電荷が充電され、出力電圧が昇圧される。
【００４４】
このとき、比較回路ブロック１０７は比較回路ブロック制御信号１１４により動作し、出力電圧と基準電圧の比較をし続ける。
【００４５】
昇圧動作により出力電圧が比較回路ブロック１０７内にある基準電圧より高くなると、比較回路ブロック出力信号１１１は昇圧状態から昇圧停止状態に切り替わる。
【００４６】
制御ブロック１１２の内部の記憶状態は、比較回路ブロック出力信号１１１の切り替わりを検知して昇圧停止状態となり、制御ブロック出力信号１１３も昇圧停止状態を出力する。
【００４７】
比較回路ブロック１０７は比較回路ブロック制御信号１１２が切り替わり、動作から、非動作に切り替わる。同時に、比較回路ブロック出力信号１１１の状態は基準電圧と出力電圧の電位差にかかわらず、昇圧停止状態に固定される。
【００４８】
したがって、制御ブロック１１２の内部の記憶状態は、一度昇圧停止状態に変化したあとは、第１の期間の間、昇圧停止状態を記憶し続ける。
【００４９】
但し、本願発明の制御ブロック１１２の構成では、制御ブロック１１２の内部の記憶状態は、一度昇圧停止状態に変化したあとは、第１の期間の間、比較回路ブロック信号１１１の信号状態にかかわらず、昇圧停止状態を記憶し続けることができる回路構成であり、比較回路ブロック出力信号を強制的に昇圧状態に制御したとしても問題はない。
【００５０】
制御ブロック出力信号１１３が昇圧停止状態になると、スイッチング制御ブロック１０６の制御により、第１のスイッチング素子１００、第４のスイッチング素子１０３は非導通状態、第２のスイッチング素子１０１、第３のスイッチング素子１０２を導通状態に変化して昇圧を停止する。
【００５１】
また昇圧動作を行っても、第１の期間の間、出力電圧が比較回路ブロック１０７内にある基準電圧より高くならないときには、比較回路ブロック出力信号１１１は昇圧状態のままなので、制御ブロック１１２の内部の記憶状態も昇圧状態のままとなり、制御ブロック出力信号１１３も昇圧状態となり続け、比較回路ブロック１０７も動作し続ける。
【００５２】
その結果、第１の期間の間すっと第１のスイッチング素子１００、第４のスイッチング素子１０３は導通状態、第２のスイッチング素子１０１、第３のスイッチング素子１０２を非導通状態となり、昇圧状態となり続ける。
【００５３】
以上のような第１の期間の動作、第２の期間の動作を繰り返すこと、すなわち、比較回路ブロックは制御ブロックから出力される比較回路ブロック制御信号により指定された期間で動作してなり、さらに詳しくは、第２の期間と、制御ブロック出力信号が昇圧状態のときに動作状態となるので、安定した出力電圧が供給可能となり、回路の低消費電力化に寄与することになる。
【００５４】
図２は本発明の実施の形態を実現するための制御ブロックの一例を示す図である。
【００５５】
２００、２０２、２０３はナンド回路、２０１、２０５はオア回路、２０４はノア回路を示してしる。ナンド回路２００の入力には、一方に昇圧クロック信号１１０、他方に比較回路ブロック出力信号１１１が接続されている。オア回路２０１もナンド回路２００と同様に、一方に昇圧クロック信号１１０、他方に比較回路ブロック出力信号１１１が接続されている。
【００５６】
ナンド回路２０２とナンド回路２０３はＲＳラッチ回路を形成しており、ナンド回路２０２には、一方にナンド回路２０３の出力、他方にオア回路２０１の出力が接続されている。ナンド回路２０３には、一方にナンド回路２０２の出力、他方にナンド回路２００の出力が接続されている。
【００５７】
ノア回路２０４の入力には、一方に昇圧クロック信号１１０、他方にナンド回路２０２の出力が接続されており、ノア回路２０４の出力は制御ブロック信号１１３となっている。
【００５８】
オア回路２０５の入力には、一方に昇圧クロック信号１１０、他方にノア回路１１３の出力が接続されており、オア回路２０５の出力は比較回路ブロック制御信号１１４となっている。
【００５９】
ここで、図３に本発明の実施の形態を実現するための制御ブロックの入出力信号の波形図を示す。
【００６０】
昇圧クロック信号１１０は、第１の期間のときの信号状態をＬレベル、第２の期間のときの信号状態をＨレベルとする。
【００６１】
比較回路ブロック出力信号１１１は、昇圧停止状態のときをＬレベル、昇圧状態のときをＨレベルとする。
【００６２】
制御ブロック出力信号１１３は、昇圧停止状態のときをＬレベル、昇圧状態のときをＨレベルとする。
【００６３】
比較回路ブロック制御信号１１４は、比較回路ブロック１０７を動作させないときをＬレベル、動作させるときをＨレベルとする。
【００６４】
昇圧クロック信号１１０がＨレベルのときは、ノア回路２０４はＬレベルに固定されることから、制御ブロック出力信号１１３もＬレベルになり、昇圧動作は行われない。比較回路ブロック制御信号１１４はＨレベルとなり、比較回路ブロック１０７は動作している。
【００６５】
昇圧クロック信号１１０がＨレベルからＬレベルに切り替わるときに、比較回路ブロック出力信号１１１がＨレベルの場合には、ナンド回路２０２はＬレベルとなる。
【００６６】
このとき、昇圧クロック信号１１０の信号にかかわらず、ナンド回路２０２の出力はＬレベルを記憶し続けているので、ノア回路２０４の出力である制御ブロック出力信号１１３はＨレベルとなり、昇圧動作を行う。また、比較回路ブロック制御信号１１４はＨレベルのままなので、比較回路ブロック１０７も動作している。
【００６７】
昇圧動作により出力電圧が上昇し、比較回路ブロック１０７において基準電圧よりも高くなると、比較回路ブロック出力信号１１１はＨレベルからＬレベルに切り替わる。比較回路ブロック出力信号１１１が切り替わると、ナンド回路２０２の出力はＨレベルに切り替わり、その結果、ノア回路２０４の出力はＬレベルとなり、昇圧動作を停止する。また、オア回路２０５の２つの入力がともにＬレベルが入力され、比較回路ブロック制御信号１１４はＬレベルとなり、比較回路ブロック１０７の動作を停止させる。
【００６８】
第１の期間中に一旦昇圧動作停止後、比較回路ブロック１０７は動作を停止して、比較回路ブロック出力信号１１１をＬレベルで固定するので、出力電圧と基準電圧の電位が入れ替わることがあったとしても、ナンド回路２０２の出力はＬレベルを出力し続けるので、再度昇圧動作に切り替わることはない。
【００６９】
また本発明の回路構成では、第１の期間中に一旦昇圧動作停止後、比較回路ブロック出力信号１１１をＬレベルではなくＨレベルに固定しても、ナンド回路２０２の出力はＬレベルを記憶し続ける回路構成であるので、再度昇圧動作に切り替わることはない。
【００７０】
以上のような第１の期間、第２の期間での動作を繰り返すこと、すなわち、比較回路ブロックは前記制御ブロックから出力される比較回路ブロック制御信号により指定された期間で動作してなることにより、安定した出力電圧を供給可能になり、無駄な消費電力が削減できるという格別の効果を発生させる。
【００７１】
【発明の効果】
本発明によって、ノイズ等による無駄な動作を防止できるので、貫通電流等による無駄な消費電力が削減でき、加えて必要な回路を必要なときだけ動作させることにより一層の低消費電力化が可能になる。また無駄な昇圧動作を繰り返すことを防止することで、出力電圧に余計な充電を防ぐことができるので、出力電圧が一層安定する。また昇圧動作の制御をロジックで制御することからノイズ等に強くなり、出力電圧と基準電圧を比較するために必要なアナログ設計が容易になる。
【図面の簡単な説明】
【図１】本発明の実施の形態を実現するための電源発生回路のシステムの概略構成図である。
【図２】本発明の実施の形態を実現するための制御ブロックの一例を示す図である。
【図３】本発明の実施の形態を実現するための制御ブロックの入出力信号の波形図である。
【図４】従来技術における電源発生回路の一例を示す図である。
【符号の説明】
１００　第１のスイッチング素子
１０１　第２のスイッチング素子
１０２　第３のスイッチング素子
１０３　第４のスイッチング素子
１０４　第１のコンデンサ
１０５　第２のコンデンサ
１０６　スイッチング制御ブロック
１０７　比較回路ブロック
１０８　第１の電源
１０９　第２の電源
１１０　昇圧クロック信号
１１１　比較回路ブロック出力信号
１１２　制御ブロック
１１３　制御ブロック出力信号
１１４　比較回路ブロック制御信号
１２０　出力端
２００、２０２、２０３　ナンド回路
２０１、２０５　オア回路
２０４　ノア回路
４００　第１のスイッチング素子
４０１　第２のスイッチング素子
４０２　第３のスイッチング素子
４０３　第４のスイッチング素子
４０４　第１のコンデンサ
４０５　第２のコンデンサ
４０６　スイッチング制御ブロック
４０７　比較回路ブロック
４０８　第１の電源
４０９　第２の電源
４１０　昇圧クロック信号
４１１　比較回路ブロック出力信号
４１２　制御ブロック
４１３　制御ブロック出力信号
４１４　アンド回路
４１５　インバータ回路
４１６　ノイズフィルタ回路
４２０　出力端
【図１】
2004080895.tif 000003
【図２】
2004080895.tif 000004
【図３】
2004080895.tif 000005
【図４】
2004080895.tif 000006