(57)【要約】【課題】信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。【解決手段】半導体装置は、集積回路１２を有し、貫通穴２１が形成されてなる半導体基板１０と、貫通穴２１の内面に形成された絶縁層３０と、絶縁層３０の内側を通り半導体基板１０を貫通するように形成され、先端面５２に凹部６０を有する導電部５０と、を有する。【選択図】        図６
2004342991.tif 000002
【特許請求の範囲】
【請求項１】
集積回路を有し、貫通穴が形成されてなる半導体基板と、
前記貫通穴の内面に形成された絶縁層と、
前記絶縁層の内側を通り前記半導体基板を貫通するように形成され、先端面に凹部を有する導電部と、
を有する半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記半導体基板の第１の面には、前記集積回路に電気的に接続されたパッドが形成されてなり、
前記先端面は、前記半導体基板における前記第１の面とは反対側の第２の面から露出してなる半導体装置。
【請求項３】
請求項１又は請求項２記載の半導体装置において、
前記凹部は、その開口よりも広がった内部スペースを有する半導体装置。
【請求項４】
請求項１から請求項３のいずれかに記載の半導体装置において、
前記先端面は、複数の前記凹部を含む凹凸からなる粗面である半導体装置。
【請求項５】
請求項４記載の半導体装置において、
前記先端面は、前記導電部における前記先端面とは反対側の面よりも粗く形成されてなる半導体装置。
【請求項６】
請求項１から請求項５のいずれかに記載の半導体装置において、
前記導電部の前記先端面側の端部は前記半導体基板から突出してなり、
前記凹部は、前記半導体基板の内部に至る深さに形成されてなる半導体装置。
【請求項７】
スタックされてなる、請求項１から請求項６のいずれかに記載の複数の半導体装置を有し、
前記複数の半導体装置は、積層されて前記導電部を通して電気的接続が図られてなる半導体装置。
【請求項８】
請求項７記載の半導体装置において、
各前記導電部の前記凹部に入り込み、上下の前記半導体装置の前記導電部同士を接合する導電部材をさらに有する半導体装置。
【請求項９】
請求項１から請求項８のいずれかに記載の半導体装置が実装された回路基板。
【請求項１０】
請求項１から請求項８のいずれかに記載の半導体装置を有する電子機器。
【請求項１１】
（ａ）集積回路を有する半導体基板に穴を形成すること、
（ｂ）前記穴の内面に絶縁層を形成すること、
（ｃ）前記絶縁層の内側に導電部を形成すること、及び、
（ｄ）前記導電部の先端面に凹部を形成することを含む半導体装置の製造方法。
【請求項１２】
請求項１１記載の半導体装置の製造方法において、
前記（ａ）工程で、前記半導体基板を貫通しないように前記穴を形成し、
前記（ｃ）工程の後に、前記導電部の前記先端面を、前記半導体基板から露出させることを含む半導体装置の製造方法。
【請求項１３】
請求項１１記載の半導体装置の製造方法において、
前記（ａ）工程で、前記半導体基板を貫通するように、前記穴を形成する半導体装置の製造方法。
【請求項１４】
請求項１１から請求項１３のいずれかに記載の半導体装置の製造方法において、
前記半導体基板の第１の面には、前記集積回路に電気的に接続されたパッドが形成されてなり、
前記先端面を、前記半導体基板における前記第１の面とは反対側の第２の面から露出させる半導体装置の製造方法。
【請求項１５】
請求項１１から請求項１４のいずれかに記載の半導体装置の製造方法において、
前記（ｃ）工程で、前記導電部を、内部にボイドを有するように形成し、
前記（ｄ）工程で、前記先端面側から前記導電部の一部を除去して前記ボイドを開口させて、前記凹部を形成する半導体装置の製造方法。
【請求項１６】
請求項１１から請求項１５のいずれかに記載の半導体装置の製造方法において、
前記（ｄ）工程で、その開口よりも広い内部スペースを有するように、前記凹部を形成する半導体装置の製造方法。
【請求項１７】
請求項１１から請求項１６のいずれかに記載の半導体装置の製造方法において、
前記（ｄ）工程で、前記先端面を粗面加工して、複数の前記凹部を含む凹凸を形成する半導体装置の製造方法。
【請求項１８】
請求項１７記載の半導体装置の製造方法において、
前記（ｄ）工程で、前記先端面を、前記導電部における前記先端面とは反対側の面よりも粗くする半導体装置の製造方法。
【請求項１９】
請求項１１から請求項１７のいずれかに記載の半導体装置の製造方法において、
前記導電部の前記先端面側の端部は前記半導体基板から突出してなり、
前記（ｄ）工程で、前記凹部を、前記半導体基板の内部に至る深さに形成する半導体装置の製造方法。
【請求項２０】
請求項１１から請求項１９のいずれかに記載の半導体装置の製造方法において、
前記（ｄ）工程は、前記導電部の前記先端面の一部をエッチングによって除去することを含む半導体装置の製造方法。
【請求項２１】
請求項１１から請求項２０のいずれかに記載の半導体装置の製造方法において、
前記半導体基板は、複数の集積回路が形成された半導体ウエハであり、それぞれの前記集積回路に対応して前記穴を形成し、
前記（ｄ）工程の後に、前記半導体基板を切断することをさらに含む半導体装置の製造方法。
【請求項２２】
集積回路を有し、貫通穴が形成されてなる半導体基板と、前記貫通穴の内面に形成された絶縁層と、前記絶縁層の内側を通り前記半導体基板を貫通するように形成された先端面に凹部を有する導電部と、を有する複数の半導体装置を積層し、前記導電部を通して電気的接続を図ることを含む半導体装置の製造方法。
【請求項２３】
請求項２２記載の半導体装置の製造方法において、
各前記導電部の前記凹部に導電部材を入り込ませて、上下の前記半導体装置の前記導電部同士を接合する半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】
【特許文献１】
特開２００１−１３５７８０号公報
【０００３】
【発明の背景】
三次元実装形態の半導体装置が開発されている。また、三次元実装を可能にするため、半導体基板に貫通電極を形成することが知られている。そして、複数の半導体基板を積層する際には、各半導体基板の貫通電極を電気的な接続に適した形状とすることが好ましい。
【０００４】
本発明の目的は、信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００５】
【課題を解決するための手段】
（１）本発明に係る半導体装置は、集積回路を有し、貫通穴が形成されてなる半導体基板と、
前記貫通穴の内面に形成された絶縁層と、
前記絶縁層の内側を通り前記半導体基板を貫通するように形成され、先端面に凹部を有する導電部と、
を有する。本発明によれば、半導体装置の導電部は、先端面に凹部を有する。そのため、先端面の表面積が大きくなり、電気的な接続信頼性を高めることができる。また、凹部に導電部材を入り込ませることが可能となり、外力の影響を受けにくくすることができる。そのため、信頼性の高い半導体装置を提供することができる。
（２）この半導体装置において、
前記半導体基板の第１の面には、前記集積回路に電気的に接続されたパッドが形成されてなり、
前記先端面は、前記半導体基板における前記第１の面とは反対側の第２の面から露出していてもよい。
（３）この半導体装置において、
前記凹部は、その開口よりも広がった内部スペースを有してもよい。これによれば、凹部の表面積が大きくなる。また、入り込んだ導電部材を抜けにくくすることができる。そのため、さらに信頼性の高い半導体装置を提供することができる。
（４）この半導体装置において、
前記先端面は、複数の前記凹部を含む凹凸からなる粗面であってもよい。これによれば、導電部の先端面の表面積が大きくなるため、電気的な接続信頼性が高くなる。また、凹部に導電部材を入り込ませることが可能となり、外力に対する信頼性を高めることができる。このため、信頼性の高い半導体装置を提供することができる。
（５）この半導体装置において、
前記先端面は、前記導電部における前記先端面とは反対側の面よりも粗く形成されていてもよい。
（６）この半導体装置において、
前記導電部の前記先端面側の端部は前記半導体基板から突出してなり、
前記凹部は、前記半導体基板の内部に至る深さに形成されていてもよい。これによれば、凹部が深くなるため、さらに信頼性の高い半導体装置を提供することができる。
（７）本発明に係る半導体装置は、スタックされてなる上記複数の半導体装置を有し、
前記複数の半導体装置は、積層されて前記導電部を通して電気的接続が図られてなる。本発明によれば、先端面に凹部が形成されてなる導電部を有する半導体装置が積層されてなる。そのため、電気的な信頼性、及び、外力に対する信頼性の高い半導体装置を提供することができる。
（８）この半導体装置において、
各前記導電部の前記凹部に入り込み、上下の前記半導体装置の前記導電部同士を接合する導電部材をさらに有してもよい。これによれば、さらに信頼性の高い半導体装置を提供することができる。
（９）本発明に係る回路基板には、上記半導体装置が実装されてなる。
（１０）本発明に係る電子機器は、上記半導体装置を有する。
（１１）本発明に係る半導体装置の製造方法は、（ａ）集積回路を有する半導体基板に穴を形成すること、
（ｂ）前記穴の内面に絶縁層を形成すること、
（ｃ）前記絶縁層の内側に導電部を形成すること、及び、
（ｄ）前記導電部の先端面に凹部を形成することを含む。本発明によれば、先端面に凹部が形成された導電部を有する半導体装置が製造される。そのため、先端面の表面積が大きくなり、電気的な接続信頼性を高めることができる。また、凹部に導電部材を入り込ませることが可能となり、外力の影響を受けにくくすることができる。このことから、信頼性の高い半導体装置を製造することができる。
（１２）この半導体装置の製造方法において、
前記（ａ）工程で、前記半導体基板を貫通しないように前記穴を形成し、
前記（ｃ）工程の後に、前記導電部の前記先端面を、前記半導体基板から露出させることを含んでもよい。
（１３）この半導体装置の製造方法において、
前記（ａ）工程で、前記半導体基板を貫通するように、前記穴を形成してもよい。
（１４）この半導体装置の製造方法において、
前記半導体基板の第１の面には、前記集積回路に電気的に接続されたパッドが形成されてなり、
前記先端面を、前記半導体基板における前記第１の面とは反対側の第２の面から露出させてもよい。
（１５）この半導体装置の製造方法において、
前記（ｃ）工程で、前記導電部を、内部にボイドを有するように形成し、
前記（ｄ）工程で、前記先端面側から前記導電部の一部を除去して前記ボイドを開口させて、前記凹部を形成してもよい。
（１６）この半導体装置の製造方法において、
前記（ｄ）工程で、その開口よりも広い内部スペースを有するように、前記凹部を形成してもよい。これによれば、凹部の表面積が大きくなり、また、入り込んだ導電部材が抜けにくくなるため、さらに信頼性の高い半導体装置を製造することができる。
（１７）この半導体装置の製造方法において、
前記（ｄ）工程で、前記先端面を粗面加工して、複数の前記凹部を含む凹凸を形成してもよい。これによれば、信頼性の高い半導体装置を製造することができる。これによれば、先端面の表面積が大きくなるため、電気的な信頼性を高めることができる。また、凹部に導電部材を入り込ませることができるため、外力に対する信頼性を高めることができる。そのため、信頼性の高い半導体装置を製造することができる。
（１８）この半導体装置の製造方法において、
前記（ｄ）工程で、前記先端面を、前記導電部における前記先端面とは反対側の面よりも粗くしてもよい。
（１９）この半導体装置の製造方法において、
前記導電部の前記先端面側の端部は前記半導体基板から突出してなり、
前記（ｄ）工程で、前記凹部を、前記半導体基板の内部に至る深さに形成してもよい。これによれば、凹部を深く形成することができるので、さらに信頼性の高い半導体装置を製造することができる。
（２０）この半導体装置の製造方法において、
前記（ｄ）工程は、前記導電部の前記先端面の一部をエッチングによって除去することを含んでもよい。
（２１）この半導体装置の製造方法において、
前記半導体基板は、複数の集積回路が形成された半導体ウエハであり、それぞれの前記集積回路に対応して前記穴を形成し、
前記（ｄ）工程の後に、前記半導体基板を切断することをさらに含んでもよい。
（２２）本発明に係る半導体装置の製造方法は、集積回路を有し、貫通穴が形成されてなる半導体基板と、前記貫通穴の内面に形成された絶縁層と、前記絶縁層の内側を通り前記半導体基板を貫通するように形成された先端面に凹部を有する導電部と、を有する複数の半導体装置を積層し、前記導電部を通して電気的接続を図ることを含む。本発明によれば、先端面に凹部が形成されてなる導電部を有する半導体装置を積層する。そのため、電気的な信頼性、及び、外力に対する信頼性の高い半導体装置を製造することができる。
（２３）この半導体装置の製造方法において、
各前記導電部の前記凹部に導電部材を入り込ませて、上下の前記半導体装置の前記導電部同士を接合してもよい。これによれば、さらに信頼性の高い半導体装置を製造することができる。
【０００６】
【発明の実施の形態】
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【０００７】
（第１の実施の形態）
図１〜図６は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。はじめに、半導体基板１０を用意する（図１参照）。半導体基板１０は、半導体チップの状態で用意してもよく、あるいは、半導体ウエハの状態で用意してもよい。半導体基板１０には少なくとも１つの（半導体チップには１つの、半導体ウエハには複数の）集積回路（例えばトランジスタやメモリを有する回路）１２が形成されている。
【０００８】
半導体基板１０には複数のパッド１４が形成されていてもよい。各パッド１４は、集積回路１２に電気的に接続されていてもよい。パッド１４を電極パッドと称してもよい。パッド１４は、アルミニウムで形成されていてもよい。パッド１４の平面形状は特に限定されないが、矩形であることが一般的である。半導体基板１０が半導体ウエハである場合、複数の半導体チップとなる各領域に、２つ以上（１グループ）のパッド１４が形成される。なお、半導体基板１０におけるパッド１４が形成された面を第１の面１１と称してもよい。
【０００９】
半導体基板１０には、１層又はそれ以上の層の絶縁膜が形成されていてもよい。該絶縁膜は、半導体基板１０の第１の面１１上に形成されていてもよい。図１に示す例では、半導体基板１０には絶縁膜１６，１８が形成されている。絶縁膜１６上には、パッド１４と、集積回路１２とパッド１４とを電気的に接続する配線（図示せず）が形成されていてもよい。また、絶縁膜１６上には、他の絶縁膜１８が、パッド１４の少なくとも一部を避けて形成されていてもよい。絶縁膜１８は、パッド１４の表面を覆うように形成した後、その一部をエッチングすることでパッド１４の一部を露出させてもよい。エッチングには、ドライエッチング及びウエットエッチングのいずれを適用してもよい。なお、絶縁膜１６は酸化膜によって形成されていてもよい。また、絶縁膜１８は、パッシベーション膜と称してもよく、ＳｉＮ、ＳｉＯ２、ポリイミド樹脂等で形成してもよい。
【００１０】
次に、半導体基板１０に穴２０を形成する。半導体基板１０を半導体ウエハとして用意した場合、穴２０を、それぞれの集積回路１２に対応して形成してもよい。本実施の形態に係る半導体装置の製造方法では、穴２０を、半導体基板１０を貫通しないように形成する（図２参照）。そのため、穴２０を凹部と称してもよい。穴２０を、ほぼ同じ形状の断面が半導体基板１０の厚み方向に連続する部分を有するように形成してもよい。穴２０は、集積回路１２の素子及び配線を避けて形成する。穴２０の形成には、エッチング（ドライエッチング又はウエットエッチング）を適用してもよい。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。なお、穴２０を、パッド１４とオーバーラップするように形成してもよい（図２参照）。このとき、パッド１４に貫通穴２４を形成した後に、貫通穴２４の領域内に穴２０を形成してもよい。パッド１４の下に絶縁膜１６が形成されている場合、これにも貫通穴２６を形成する（図２参照）。貫通穴２４（及び貫通穴２６）の形成にも、エッチング（ドライエッチング又はウエットエッチング）を適用してもよい。あるいは、穴２０の形成に、レーザ（例えばＣＯ２レーザ、ＹＡＧレーザ等）を使用してもよい。レーザは、貫通穴２４，２６の形成に適用してもよい。一種類のエッチャント又はレーザによって、穴２０及び貫通穴２４，２６の形成を連続して行ってもよい。
【００１１】
次に、図３に示すように、穴２０の内面に絶縁層３０を形成する。絶縁層３０は、酸化膜であってもよい。例えば、半導体基板１０の基材がＳｉである場合、絶縁層３０はＳｉＯ２であってもよいしＳｉＮであってもよい。絶縁層３０は、穴２０の内壁面に形成してもよい。本実施の形態では、穴２０は凹部として形成されているため、絶縁層３０は、穴２０の底面に至るように形成してもよい。絶縁層３０は、パッド１４の貫通穴２４の内壁面に形成してもよい。絶縁層３０は、パッド１４の一部（例えばその上面）を避けて形成する。これによって、パッド１４と後述する導電部５０との電気的な接続を図ることができる。なお、絶縁層３０は、絶縁膜１８（パッシベーション膜）上に形成してもよい（図示せず）。パッド１４の表面全体を覆って絶縁層３０を形成し、その一部をエッチング（ドライエッチング又はウエットエッチング）して、パッド１４の一部を露出させてもよい。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。
【００１２】
次に、半導体基板１０に導電部５０を形成する。導電部５０は、絶縁層３０の内側に形成してもよい。導電部５０は、例えば、パターニングされたレジスト５６を形成する工程と、レジスト５６から露出した部分に導電部５０を形成する工程と、によって形成してもよい。詳しくは、半導体基板１０の第１の面１１側から、例えば、スパッタリングや無電解メッキによって導電膜（図示せず）を形成した後に、パターニングされたレジスト５６を形成する（図４（Ａ）参照）。レジスト５６は、リソグラフィ工程によってパターニングして形成してもよい。その後、電解メッキを行って、導電部５０を形成してもよい（図４（Ｂ）参照）。ただし、導電部５０を形成する工程はこれに限られず、例えばインクジェット方式等の既に公知となっているいずれの方法を適用してもよい。穴２０とパッド１４の貫通穴２４とがオーバーラップするように形成されている場合、導電部５０を、貫通穴２４を通りパッド１４を貫通するように形成してもよい。これによると、パッド１４と導電部５０との距離が短くなるため、電気的な特性が安定した、信頼性の高い半導体装置を製造することができる。なお、導電部５０の材料は特に限定されないが、例えば、Ｃｕによって形成してもよい。本実施の形態に係る半導体装置の製造方法では、導電部５０は、内部にボイド５１を有するように形成してもよい（図４（Ｂ）参照）。例えば、電解メッキ時の電流密度を制御することで、ボイド５１を有するように導電部５０を形成してもよい。
【００１３】
次に、半導体基板１０から導電部５０の先端面５２を露出させる。図５に示すように、半導体基板１０の第１の面１１とは反対側の第２の面１３から、導電部５０の先端面５２を露出させてもよい。これにより、導電部５０によって半導体基板１０の両面の電気的な接続が可能となる。例えば、機械研磨で第２の面１３を削ることによって、あるいは、エッチングによって第２の面１３の一部を除去して、先端面５２を露出させてもよい。また、機械研磨とエッチングの両方を用いて、先端面５２を露出させてもよい。このとき、穴２０は半導体基板１０を貫通するため、半導体基板１０には貫通穴２１が形成されるといえる。さらに、絶縁層３０の一部を除去することで、導電部５０の先端面５２を露出させてもよい。絶縁層３０は、エッチングによってその一部を除去してもよい。なお、図５に示すように、導電部５０を、第２の面１３から突出させてもよい。これにより、半導体基板１０を積層する際に、ショートを防止することができ、信頼性の高い積層型の半導体装置を製造することが可能となる。
【００１４】
次に、導電部５０の先端面５２に凹部６０を形成する。これによれば、導電部５０の先端の表面積が大きくなるため、導電部５０の電気的な接続信頼性を高めることができる。また、凹部６０に導電部材を入り込ませることで、外力に対する信頼性を高めることができる。すなわち、電気的な信頼性及び外力に対する信頼性の高い半導体装置を製造することができる。このとき、開口よりも広い内部スペースを有するように、凹部６０を形成してもよい。これによれば、凹部６０の表面積を大きくすることができ、かつ、凹部６０に入り込んだ導電部材が外れにくくなるため、さらに信頼性の高い半導体装置を製造することができる。
【００１５】
本実施の形態に係る半導体装置の製造方法では、先端面５２側から導電部５０の一部を除去してボイド５１を開口させて、凹部６０を形成してもよい。例えば導電部５０をエッチングすることによって先端面５２の一部を除去して、凹部６０を形成してもよい。なお、図６に示すように、導電部５０の先端面５２側の端部を半導体基板１０から突出させて、凹部６０を、半導体基板１０の内部に至る深さに形成してもよい。これによれば、凹部６０を深く形成することができるため、電気的な信頼性、及び、外力に対する信頼性がさらに高い半導体装置を製造することができる。なお、ボイド５１の位置及び大きさを制御することで、凹部６０の位置及び深さを制御してもよい。また、先端面５２に凹部６０を形成する工程は、先に述べた、導電部５０の先端面５２を半導体基板１０から露出させる工程（特に、絶縁層３０の一部を除去する工程）と一括して行ってもよい。
【００１６】
以上の工程によって、半導体装置１を製造してもよい（図６参照）。なお、半導体基板１０として半導体ウエハを利用する場合、最後に、該半導体ウエハを個片に切り出す工程を経て、半導体装置１を製造してもよい。
【００１７】
半導体装置１は、半導体基板１０を有する。半導体基板１０は集積回路１２を有し、貫通穴２１が形成されてなる。半導体装置１は、貫通穴２１の内面に形成された絶縁層３０を有する。半導体装置１は、導電部５０を有する。導電部５０は、絶縁層３０の内側を通り半導体基板１０を貫通するように形成されてなる。そして、導電部５０の先端面５２は凹部５１を有する。その他の構成は、上述した製造方法によって得られる内容を適用してもよい。半導体装置１の導電部５０の先端面５２には凹部５１が形成されてなる。そのため、電気的な信頼性、及び、外力に対する信頼性の高い半導体装置を提供することができる。
【００１８】
図９は、積層型の半導体装置１００を示す図である。半導体装置１００は、積層された上記半導体装置を有する。そして、該半導体装置同士は、導電部５０を通して電気的接続が図られてなる。半導体装置１００の製造方法は、集積回路１２を有し、貫通穴２１が形成されてなる半導体基板１０と、貫通穴２１の内面に形成された絶縁層３０と、絶縁層３０の内側を通り半導体基板１０を貫通するように形成された先端面５２に凹部６０を有する導電部５０と、を有する半導体装置（半導体装置１）を積層し、導電部５０を通して電気的接続を図ることを含む。このとき、図７に示すように、導電部５０の凹部５１に導電部材５８を入り込ませて、上下の半導体装置１の導電部５０同士を接合してもよい。凹部５１に導電部材５８を入り込ませることで、電気的な信頼性、及び、外力に対する信頼性の高い半導体装置１００を製造することができる。
【００１９】
半導体装置１００は、配線基板９０を有してもよく、積層された半導体装置１は配線基板９０に搭載されていてもよい。配線基板９０には、複数の配線９２が形成されていてもよく、また、外部端子９４が形成されていてもよい。これにより、回路基板等に実装しやすい半導体装置１００を提供することができる。さらに、積層された各半導体装置１の間には、図示しない絶縁層（応力緩和機能を有してもよい）が形成されていてもよい。これにより、信頼性の高い半導体装置１００を形成することができる。なお、図８には、本発明を適用した実施の形態に係る半導体装置１００が実装された回路基板１０００を示す。また、本発明を適用した実施の形態に係る半導体装置を有する電子機器として、図９にはノート型パーソナルコンピュータ２０００が、図１０には携帯電話３０００が、それぞれ示されている。
【００２０】
なお、本発明を適用した第１の実施の形態に係る半導体装置の製造方法は、上記の方法に限定されるものではなく、種々の変形が可能である。例えば、図１１に示すように、絶縁膜３０に充填されるように導電部５５を形成してもよい。言い換えると、内部にボイドを有さないように、導電部５５を形成してもよい。そして、図１２に示すように、先端面５７を粗面加工して、先端面５７に複数の凹部を含む凹凸を形成してもよい。先端面５７を、導電部５５における先端面５７とは反対側の面よりも粗くしてもよい。例えば、エッチングによって導電部５５の先端面５７の一部を除去して、先端面５７を粗面加工してもよい。これによっても、複数の凹部が形成されるため、同様の効果を有する半導体装置を製造することができる。
【００２１】
（第２の実施の形態）
以下、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明する。なお、本実施の形態でも、既に説明した内容を可能な限り適用するものとする。
【００２２】
図１３〜図１８は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。はじめに、半導体基板１０を用意する。半導体基板１０は既に説明した内容を適用することができる。すなわち、半導体基板１０は集積回路１２を有する。また、半導体基板１０は、集積回路１２に電気的に接続されたパッド１４を有してもよい。半導体基板１０には、絶縁層１６，１８が形成されていてもよい（図１参照）。
【００２３】
次に、半導体基板１０に穴２３を形成する（図１３参照）。穴２３は、半導体基板１０を貫通するように形成する。そのため、穴２３は貫通穴と称してもよい。穴２３を形成する方法は、先に説明した、半導体基板１０に穴２０を形成する方法のいずれかを適用してもよい。
【００２４】
次に、図１３に示すように、穴２３の内面に絶縁層３２を形成する。絶縁層３２として、先に説明した絶縁層３０の内容を適用してもよい。本実施の形態では、絶縁層３２を、第２の面１３上を含む領域に形成してもよい（図１３参照）。
【００２５】
次に導電部７０を形成する。導電部７０は、絶縁層３２の内側を通り半導体基板１０を貫通するように形成する。例えば、図示しない導電膜を形成した後に、パターニングされたレジスト７６を形成し（図１４（Ａ）参照）、その後、電解メッキを行って導電部７０を形成してもよい（図１４（Ｂ）参照）。最後に、レジスト７６及び導電膜の一部を除去して、導電部７０を形成してもよい（図１５参照）。ただし、導電部７０を形成する工程はこれに限られるものではなく、既に公知となっているいずれの方法を適用してもよい。なお、導電部７０は、内部にボイド７１を有するように形成してもよい。
【００２６】
次に、図１６に示すように、導電部７０の先端面７２に凹部８０を形成する。先端面７２側から導電部７０の一部を除去してボイド７１を開口させて、凹部８０を形成してもよい。
【００２７】
以上の工程によって、本発明を適用した実施の形態に係る半導体装置を製造してもよい。なお、本実施の形態に係る半導体装置の製造方法を適用することで、先に説明した半導体装置１と同様の効果を奏する半導体装置を製造することができる。
【００２８】
なお、変形例として、図１７に示すように、ボイド７１を有しない様に導電部７５を形成し、その後、図１８に示すように、導電部７５の先端面７７を粗面加工して、先端面７７に複数の凹部を含む凹凸を形成してもよい。言い換えると、粗面加工によって、先端面７７に凹部を形成してもよい。このとき、先端面７７を、導電部７０における先端面７７とは反対側の面よりも粗くしてもよい。これによっても、先端面７７に凹部が形成されるため、半導体装置１と同様の効果を奏する半導体装置を製造することができる。
【００２９】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図２】図２は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図３】図３は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図４】図４（Ａ）及び図４（Ｂ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図５】図５は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図６】図６は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図７】図７は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図８】図８は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図９】図９は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１０】図１０は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１１】図１１は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法の変形例を示す図である。
【図１２】図１２は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法の変形例を示す図である。
【図１３】図１３は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図１４】図１４（Ａ）及び図１４（Ｂ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図１５】図１５は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図１６】図１６は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図１７】図１７は、本発明を適用した第２の実施の形態の変形例に係る半導体装置の製造方法を示す図である。
【図１８】図１８は、本発明を適用した第２の実施の形態の変形例に係る半導体装置の製造方法を示す図である。
【符号の説明】
１０  半導体基板、  １２  集積回路、  １４  パッド、  ２０  穴、  ２１  貫通穴、  ２３  穴、  ３０  絶縁層、  ５０  導電部、  ５１  ボイド、５２  先端面、  ６０  凹部
【図１】
2004342991.tif 000003
【図２】
2004342991.tif 000004
【図３】
2004342991.tif 000005
【図４】
2004342991.tif 000006
【図５】
2004342991.tif 000007
【図６】
2004342991.tif 000008
【図７】
2004342991.tif 000009
【図８】
2004342991.tif 000010
【図９】
2004342991.tif 000011
【図１０】
2004342991.tif 000012
【図１１】
2004342991.tif 000013
【図１２】
2004342991.tif 000014
【図１３】
2004342991.tif 000015
【図１４】
2004342991.tif 000016
【図１５】
2004342991.tif 000017
【図１６】
2004342991.tif 000018
【図１７】
2004342991.tif 000019
【図１８】
2004342991.tif 000020