(57)【要約】【課題】低いオン電圧Ｖｆを有し、かつ大きな電流を流すことができる整流素子を提供する。【解決手段】本発明における整流素子２０は、半導体基板１９と、半導体基板１９の主表面に形成されたｎ−拡散層２と、ｐ型拡散層３ａ〜３ｆと、アノード電極５と、カソード電極８とを備えている。ｐ型拡散層３ａ〜３ｆは、半導体基板１９の主表面において、ｎ−拡散層２を挟むように形成されている。アノード電極５は、半導体基板１９の主表面に位置するｎ−拡散層２とｐ型拡散層３ａ〜３ｆとの双方に接している。カソード電極８は、ｎ−拡散層２に電気的に接続されている。アノード電極５とカソード電極８との電位が変化することにより、ｐ型拡散層３ａ〜３ｆに挟まれるｎ−拡散層２を空乏層化させてアノード電極５とカソード電極８との間の電流経路を遮断する状態と、アノード電極５とカソード電極８との間に電流を流す状態とを選択可能である。【選択図】        図２
2004342763.tif 000002
【特許請求の範囲】
【請求項１】
主表面を有する半導体基板と、
前記半導体基板の少なくとも主表面に形成された第１導電型の第１の不純物領域と、
前記半導体基板の主表面において、前記第１の不純物領域を挟むように形成された第２導電型の第２の不純物領域と、
前記半導体基板の主表面に位置する前記第１の不純物領域と前記第２の不純物領域との双方に接する第１電極と、
前記第１電極とは異なる電位を印加可能であり、かつ前記第１の不純物領域に電気的に接続された第２電極とを備え、
前記第１電極と前記第２電極との電位が変化することにより、前記第２の不純物領域に挟まれる前記第１の不純物領域を空乏層化させて前記第１電極と前記第２電極との間の電流経路を遮断する状態と、前記第１電極と前記第２電極との間に電流を流す状態とを選択可能な、整流素子。
【請求項２】
前記半導体基板はワイドギャップ半導体よりなる、請求項１に記載の整流素子。
【請求項３】
前記第１の不純物領域は高濃度領域と低濃度領域とを有しており、前記第１電極は前記高濃度領域に接することを特徴とする、請求項１または２に記載の整流素子。
【請求項４】
前記第２の不純物領域に挟まれる前記第１の不純物領域の浅い領域の幅よりも深い領域の幅の方が狭くなるように、前記第２の不純物領域の浅い領域の幅よりも深い領域の幅の方が広くなっていることを特徴とする、請求項１〜３のいずれかに記載の整流素子。
【請求項５】
第２導電型の第３の不純物領域をさらに備え、前記第３の不純物領域は、前記一方電極と電気的に接続されていて、かつ前記第２の不純物領域の幅の広い部分と対向するように、半導体基板の主表面に形成されていることを特徴とする、請求項４に記載の整流素子。
【請求項６】
前記半導体基板は主表面に凹部を有し、かつ前記第２の不純物領域は前記凹部の壁面に沿って形成されていることを特徴とする、請求項１〜５のいずれかに記載の整流素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、整流素子に関し、特に低いオン電圧Ｖｆを有し、かつ高い耐圧を有する整流素子に関する。
【０００２】
【従来の技術】
整流素子は、半導体分野や自動車分野や電力分野など、きわめて広範囲の技術分野において用いられている。整流素子のうち、たとえばＰＩＮ型ダイオードは、アノード電極と接触しているｐ型領域と、カソード電極と接触しているｎ型領域と、ｐ型領域とｎ型領域との間の不純物濃度の低いドリフト領域とを備えた構成となっている。
【０００３】
しかしながら、上記従来の整流素子においては、ｐｎ接合の接合面に電位障壁があるため、順方向電流を流すためには一定の順方向電圧（以下、オン電圧Ｖｆ）以上の電圧が印加される必要がある。オン電圧Ｖｆ以上の電圧が印加されると、整流素子には急激に電流が流れる。従来のシリコン（Ｓｉ）よりなる整流素子において、このオン電圧Ｖｆの値は室温で約０．７Ｖである。また、従来のＳｉよりなるパワーデバイス用の整流素子において、オン電圧Ｖｆの値は室温で約１．０Ｖである。
【０００４】
このような性質から、従来の整流素子には以下のような問題が生じていた。すなわち、整流素子がたとえば検波回路に組み込まれる場合、入力信号の振幅がオン電圧Ｖｆよりも小さいと電流と電圧とが比例関係にならないので、小さい振幅の入力信号を検波整流することができないという問題があった。また、整流素子がたとえばパワーデバイス用として用いられる場合には、整流素子を流れる電流は非常に大きくなる。したがって、整流素子を作動させるのに必要な電力が非常に大きくなるという問題があった。たとえば７０Ａの電流が流れる整流素子において、整流素子を作動させるには約７０Ｗもの電力が必要となる。
【０００５】
そこで、上記の問題を解決可能な整流素子が、たとえばＳｒｉｋａｎｔｈ  Ｍａｈａｌｉｎｇａｍ  ｅｔ  ａｌ．，  ”Ａ  Ｌｏｗ  Ｆｏｒｗａｒｄ  Ｄｒｏｐ  Ｈｉｇｈ  Ｖｏｌｔａｇｅ  Ｔｒｅｎｃｈ  ＭＯＳ  Ｂａｒｒｉｅｒ  Ｓｃｈｏｔｔｋｙ  Ｒｅｃｔｉｆｉｅｒ  ｗｉｔｈ  Ｌｉｎｅａｒｌｙ  Ｇｒａｄｅｄ  Ｄｏｐｉｎｇ  Ｐｒｏｆｉｌｅ”，  Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  １９９８  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  ＆  ＩＣｓ，  Ｋｙｏｔｏ（非特許文献１）に記載されている。上記文献に記載されている整流素子は、以下の構成を備えている。すなわち、シリコンよりなるｎ＋基板の上部にメサ型のｎ−領域が形成されている。ｎ−領域は深さ方向（他方電極方向）に連続的に不純物濃度が高くなっている。ｎ−領域の上部の両側には酸化膜が形成されている。ｎ−領域の酸化膜で挟まれた部分（メサ型の部分）の厚さは０．５μｍと設計されており、酸化膜の厚さは０．２μｍと設計されている。この酸化膜およびｎ−領域の上部は一方電極と接触しており、ｎ＋基板の下部は他方電極と接触されている。一方電極が他方電極よりも高い電位にある場合には、一方電極からｎ−領域およびｎ＋基板を介して他方電極に電流が流れる。また、他方電極が一方電極よりも高い電位にある場合には、一方電極とｎ−領域との間の静電誘導により、ｎ−領域の酸化膜で挟まれた部分が空乏層化される。そして、ｎ−領域に広がった空乏層により、一方電極から他方電極へ流れる電流が遮断される。上記文献によれば、シミュレーションによるこの整流素子のオン電圧Ｖｆの値は約０．５４Ｖ（電流密度２００Ａ／ｃｍ２）である。
【０００６】
【非特許文献１】
Ｓｒｉｋａｎｔｈ  Ｍａｈａｌｉｎｇａｍ  ｅｔ  ａｌ．，  ”Ａ  Ｌｏｗ  Ｆｏｒｗａｒｄ  Ｄｒｏｐ  Ｈｉｇｈ  Ｖｏｌｔａｇｅ  Ｔｒｅｎｃｈ  ＭＯＳ  Ｂａｒｒｉｅｒ  Ｓｃｈｏｔｔｋｙ  Ｒｅｃｔｉｆｉｅｒ  ｗｉｔｈ  Ｌｉｎｅａｒｌｙ  Ｇｒａｄｅｄ  Ｄｏｐｉｎｇ  Ｐｒｏｆｉｌｅ”，  Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  １９９８  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  ＆  ＩＣｓ，  Ｋｙｏｔｏ
【０００７】
【発明が解決しようとする課題】
上記文献に記載されている整流素子においては、一方電極から他方電極へ流れる電流を遮断するために、ｎ−領域の酸化膜で挟まれた部分が静電誘導により空乏層化される必要がある。このため、ｎ−領域の酸化膜で挟まれた部分の厚さを薄く設計する必要があった。しかしながら、ｎ−領域の酸化膜で挟まれた部分の厚さが薄くなると、電流経路が狭くなるので、電流経路の抵抗が大きくなり、単位面積あたりに流すことのできる電流（電流密度）が小さくなるという問題があった。なお、上記文献によれば、シミュレーションによる耐圧は１００Ｖとなっている。特にパワーデバイス用として用いられる整流素子においては、さらに大きな電流を流すことのできる整流素子が求められている。このため、上記文献に記載されている整流素子においては、大きな電流を流すことができないという問題があった。
【０００８】
したがって、本発明の目的は、低いオン電圧Ｖｆを有し、かつ大きな電流を流すことができる整流素子を提供することである。
【０００９】
【課題を解決するための手段】
本発明における整流素子は、主表面を有する半導体基板と、半導体基板の少なくとも主表面に形成された第１導電型の第１の不純物領域と、第２導電型の第２の不純物領域と、第１電極と、第２電極とを備えている。第２の不純物領域は、半導体基板の主表面において、第１の不純物領域を挟むように形成されている。第１電極は、半導体基板の主表面に位置する第１の不純物領域と第２の不純物領域との双方に接している。第２電極は、第１電極とは異なる電位を印加可能であり、かつ第１の不純物領域に電気的に接続されている。第１電極と第２電極との電位が変化することにより、第２の不純物領域に挟まれる第１の不純物領域を空乏層化させて第１電極と第２電極との間の電流経路を遮断する状態と、第１電極と第２電極との間に電流を流す状態とを選択可能である。
【００１０】
本発明における整流素子においては、第２電極の電位が第１電極の電位よりも高い場合（逆方向電圧が印加された場合）には、第２の不純物領域に挟まれる第１の不純物領域が空乏層化することにより第１電極と第２電極との間の電流経路が遮断される。一方、第１電極の電位が第２電極の電位よりも高い場合（順方向電圧が印加された場合）には、第２の不純物領域に挟まれる第１の不純物領域に空乏層化されていない部分ができるので、この部分を介して第１電極と第２電極との間に電流が流れる。このように、本発明の整流素子においては、第２の不純物領域に挟まれる第１の不純物領域の空乏層により電流が制御されている。このため、順方向電圧が印加された場合には、ｐｎ接合を介さずに電流が流れる。したがって、オン電圧Ｖｆがｐｎ接合の接合面の電流障壁による影響を受けないので、オン電圧Ｖｆを低くすることができる。
【００１１】
また、本発明における整流素子においては、第１の不純物領域と第２の不純物領域とのｐｎ接合により形成された空乏層により一方電極と他方電極との間に流れる電流が制御されている。ｐｎ接合により形成された空乏層は静電誘導により形成された空乏層と比較して長く伸びやすいので、第２の不純物領域に挟まれる第１の不純物領域の幅を大きく設計することができる。この結果、電流経路が大きくなるので、整流素子の電流密度が大きくなり、大きな電流を流すことができる。以上の理由により、低いオン電圧Ｖｆを有し、かつ大きな電流を流すことができる整流素子が得られる。
【００１２】
本発明の整流素子において好ましくは、半導体基板はワイドギャップ半導体よりなっている。
【００１３】
たとえば炭化シリコン、窒化ガリウム、ダイヤモンドなどよりなるワイドギャップ半導体は、シリコン系半導体に比べて絶縁破壊電界が約１０倍大きい。したがって、整流素子にワイドギャップ半導体を用いると、整流素子の耐圧を大きくすることができ、大きな電流を流すことができる。
【００１４】
本発明の整流素子において好ましくは、第１の不純物領域は高濃度領域と低濃度領域とを有しており、第１電極は高濃度領域に接している。
【００１５】
これにより、整流素子に順方向電圧が印加される場合に、第１電極から高濃度領域を介して第１の不純物領域へ電流を容易に導くことができる。
【００１６】
本発明の整流素子において好ましくは、第２の不純物領域に挟まれる第１の不純物領域の浅い領域の幅よりも深い領域の幅の方が狭くなるように、第２の不純物領域の浅い領域の幅よりも深い領域の幅の方が広くなっている。
【００１７】
これにより、第２の不純物領域に挟まれる第１の不純物領域の深い領域において、この部分に形成された空乏層により電流が制御される。第１の不純物領域の深い領域の幅は第２の不純物領域の深い領域の幅により調整可能であり、第１の不純物領域に形成された空乏層の幅は第２の不純物領域の不純物濃度により調整可能である。ここで、不純物領域を形成する際には、不純物領域を深さ方向に設計するよりも、幅方向に設計する方が容易である。したがって、第２の不純物領域の幅方向の設計により、第２の不純物領域に挟まれる第１の不純物領域の幅および空乏層の幅が調整可能となるので、第１の不純物領域を流れる電流を容易に制御することが可能となる。
【００１８】
本発明の整流素子において好ましくは、第２導電型の第３の不純物領域をさらに備え、第３の不純物領域は、一方電極と電気的に接続されていて、かつ第２の不純物領域の幅の広い部分と対向するように、半導体基板の主表面に形成されている。
【００１９】
これにより、逆方向電圧が印加された場合には、さらに第３の不純物領域と第２の不純物領域の幅の広い部分とに挟まれる第１の不純物領域が空乏層化することにより第１電極と第２電極との間の電流経路が遮断される。一方、順方向電圧が印加された場合には、第３の不純物領域と第２の不純物領域の幅の広い部分とに挟まれる第１の不純物領域に空乏層化されていない部分ができるので、この部分を介して第１電極と第２電極との間に電流が流れる。したがって、さらに第３の不純物領域と第２の不純物領域の幅の広い部分とに挟まれる第１の不純物領域の空乏層により電流が制御されるので、整流素子の動作が一層確実となる。
【００２０】
本発明の整流素子において好ましくは、半導体基板は主表面に凹部を有し、かつ第２の不純物領域は凹部の壁面に沿って形成されている。
【００２１】
これにより、半導体基板に凹部が開口され、開口された凹部の壁面から不純物を注入することにより第２の不純物領域が形成可能となる。この結果、第２の不純物領域を形成する際に、半導体基板内の深い位置まで不純物を拡散させる必要がなくなるので、第２の不純物領域の不純物濃度および第２の不純物領域が形成される部分をより正確に規定することが可能となり、第１の不純物領域を流れる電流を容易に制御することが可能となる。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態について図に基づいて説明する。
【００２３】
（実施の形態１）
図１は、本発明の実施の形態１における整流素子の構成を示す概略断面図である。
【００２４】
図１を参照して、たとえばシリコン（Ｓｉ）や炭化シリコン（ＳｉＣ）よりなる半導体基板１９内の下部には、ｎ＋領域１が形成されている。ｎ＋領域１の上にはｎ−拡散層２（第１の不純物領域の低濃度領域）が形成されている。このｎ−拡散層２の上部には、ｎ＋拡散層４ａ〜４ｅ（第１の不純物領域の高濃度領域）と、ｐ型拡散層３ａ〜３ｆ（第２の不純物領域）とが形成されている。ｎ＋拡散層４ａ〜４ｅの各々と、ｐ型拡散層３ａ〜３ｆの各々とは、半導体基板１９の主表面に互いに隣接して形成されている。ｐ型拡散層３ａ〜３ｆの各々は、半導体基板１９内の深さ方向（図１中下方向）に伸びた形状になっている。なお、ｐ型拡散層３ａ、３ｆは、ｎ＋拡散層４ａ〜４ｅおよびｐ型拡散層３ｂ〜３ｅが形成されている領域の両側に広く形成されている。
【００２５】
ｐ型拡散層３ａ、３ｆが形成されている半導体基板１９の主表面上には、絶縁層１０が形成されている。そして、ｎ＋拡散層４ａ〜４ｅとｐ型拡散層３ａ〜３ｆと絶縁層１０とに接するように、半導体基板１９にオーミック接触されたオーミックコンタクト金属６（第１電極）が配置されている。さらに、オーミックコンタクト金属６と接触して、アノード電極５（第１電極）が配置されている。これにより、ｎ＋拡散層４ａ〜４ｅおよびｐ型拡散層３ａ〜３ｆと、アノード電極５とは電気的に接続されている。半導体基板１９の裏面（図１中下側）には、ｎ−領域１に接するように半導体基板１９にオーミック接触されたオーミックコンタクト金属７（第２電極）が配置されている。さらに、オーミックコンタクト金属７と接触して、カソード電極８（第２電極）が配置されている。これにより、ｎ−領域１とカソード電極８とは電気的に接続されている。本実施の形態の整流素子２０は以上のような構成を備えている。
【００２６】
次に、本実施の形態における整流素子２０の動作原理について説明する。
図２は、電圧が印加されていない場合における図１の整流素子の要部拡大図である。図２を参照して、アノード電極５とカソード電極８とが同電位である場合（電圧が印加されていない場合）、ｐ型拡散層３ｃとｎ−拡散層２との拡散電位により、ｎ−拡散層２におけるｐ型拡散層３ｃとの接合部に空乏層１５ａが形成されている。また、ｐ型拡散層３ｄとｎ−拡散層２との拡散電位により、ｎ−拡散層２におけるｐ型拡散層３ｄとの接合部に空乏層１５ｂが形成されている。これらの空乏層１５ａ、１５ｂにより、ｐ型拡散層３ｃ、３ｄに挟まれたｎ−拡散層２が空乏層化されている。ここで、電圧が印加されていない場合、空乏層１５ａと空乏層１５ｂとはわずかに交差するように伸びている。これら２つの空乏層１５ａ、１５ｂにより、アノード電極５とカソード電極８との間の電流経路が遮断されている。
【００２７】
整流素子２０に電圧が印加されていない場合に、空乏層１５ａと空乏層１５ｂとがわずかに交差するように伸びているようにするために、整流素子２０は以下のように規定されている。すなわち、整流素子２０に電圧が印加されていない場合に、空乏層１５ａの幅９ａと空乏層１５ｂの幅９ｂとの和が、ｐ型拡散層３ｃとｐ型拡散層３ｄとの間のｎ−拡散層２の幅ｄ０にほぼ等しくなるように、２つの空乏層１５ａ、１５ｂの幅９ａ、９ｂおよびｎ−拡散層２の幅ｄ０が規定されている。２つの空乏層１５ａ、１５ｂの幅９ａ、９ｂは、ｎ−拡散層２およびｐ型拡散層３ｃ、３ｄの濃度を調整することにより規定可能である。また、ｎ−拡散層２の幅ｄ０は、ｐ型拡散層３ｃとｐ型拡散層３ｄとの間隔により規定可能である。
【００２８】
図３は、順方向電圧が印加されている場合における図１の整流素子の要部拡大図である。図３を参照して、アノード電極５の電位がカソード電極８の電位よりも高い場合（順方向電圧が印加された場合）、空乏層１５ａの幅９ａおよび空乏層１５ｂの幅９ｂが小さくなる。２つの空乏層１５ａ、１５ｂの幅９ａ、９ｂが小さくなると、ｐ型拡散層３ｃとｐ型拡散層３ｄとの間のｎ−拡散層２に空乏層化されていない部分（以下、電流経路）ができる。図３において電流経路は幅ｄを有している。ｐ型拡散層３ｃとｐ型拡散層３ｄとの間のｎ−拡散層２における空乏層化されていない部分を介して、アノード電極５とカソード電極８との間に電流が流れる。順方向電圧が大きくなるほど２つの空乏層１５ａ、１５ｂの幅９ａ、９ｂは小さくなるので、電流経路の幅ｄは大きくなる。
【００２９】
上述のように、本実施の形態における整流素子２０においては、整流素子２０に電圧が印加されていない場合において、空乏層１５ａの幅９ａと空乏層１５ｂの幅９ｂとの和が、ｐ型拡散層３ｃとｐ型拡散層３ｄとの間のｎ−拡散層２の幅ｄ０にほぼ等しくなるように、２つの空乏層１５ａ、１５ｂの幅９ａ、９ｂおよびｎ−拡散層２の幅ｄ０が規定されている。このため、２つの空乏層１５ａ、１５ｂの幅９ａ、９ｂが少しでも小さくなると、ｐ型拡散層３ｃとｐ型拡散層３ｄとの間のｎ−拡散層２に空乏層化されていない部分ができて電流が流れる。したがって、整流素子２０に印加される順方向電圧が小さくてもアノード電極５とカソード電極８との間に電流が流れる。
【００３０】
図４は、逆方向電圧が印加されている場合における図１の整流素子の要部拡大図である。図４を参照して、整流素子２０に逆方向電圧が印加されると、空乏層１５ａと空乏層１５ｂとがさらに交差するように伸びて、空乏層１５ａの幅９ａおよび空乏層１５ｂの幅９ｂが大きくなる。その結果、ｐ型拡散層３ｃとｐ型拡散層３ｄとの間のｎ−拡散層２は一層空乏層化され、カソード電極８とアノード電極５との間の電流経路が遮断される。
【００３１】
上述のように、本実施の形態における整流素子２０においては、整流素子２０に電圧が印加されていない場合において、空乏層１５ａの幅９ａと空乏層１５ｂの幅９ｂとの和が、ｐ型拡散層３ｃとｐ型拡散層３ｄとの間のｎ−拡散層２の幅ｄ０にほぼ等しくなるように設計されている。このため、電圧が印加されていない状態で既にカソード電極８からアノード電極５へ流れる電流が遮断されているので、印加される逆方向電圧が小さくても整流素子２０には電流が流れない。
【００３２】
図５は、大きな逆方向電圧が印加されている場合における図１の整流素子の要部拡大図である。図５を参照して、整流素子２０に大きな逆方向電圧が印加されると、ｐ型拡散層３ｃによる空乏層１５ａはさらに伸びてｐ型拡散層３ｄに到達する。また、ｐ型拡散層３ｃによる空乏層１５ｂはさらに伸びてｐ型拡散層３ｄに到達する。これにより、整流素子２０はアバランシェ降伏し、カソード電極８からアノード電極５へ電流が流れる。
【００３３】
本実施の形態における整流素子２０によれば、順方向電圧が印加された場合には、ｐｎ接合を介さずにアノード電極５とカソード電極８との間に電流が流れる。したがって、オン電圧Ｖｆがｐｎ接合の接合面の電流障壁による影響を受けないので、低いオン電圧Ｖｆを有する整流素子２０が得られる。
【００３４】
また、本実施の形態における整流素子２０によれば、ｎ−拡散層２とｐ型拡散層３ａ〜３ｆとのｐｎ接合により形成された空乏層１５ａ、１５ｂによりアノード電極５とカソード電極８との間に流れる電流が制御されている。ｐｎ接合により形成された空乏層は静電誘導により形成された空乏層と比較して長く伸びやすいので、ｐ型拡散層３ａ〜３ｆに挟まれるｎ−拡散層２の幅ｄ０を大きく設計することができる。この結果、電流経路が大きくなるので、整流素子２０の電流密度が大きくなり、大きな電流を流すことができる。以上の理由により、低いオン電圧Ｖｆを有し、かつ大きな電流を流すことができる整流素子２０が得られる。
【００３５】
本願発明者らは、上記の効果を確認すべく、本実施の形態における整流素子について、順方向電圧および逆方向電圧を印加した場合の電流・電圧特性のシミュレーションを行なった。シミュレーションの条件は以下の通りである。
【００３６】
図２を参照して、ｐ型拡散層３ｃ、３ｄについては、幅（図２中横方向）１μｍ、深さ（図２中縦方向）２．５μｍの領域に形成された場合において、半導体基板１９表面に近い方から０．３μｍ以内の深さの不純物濃度が１×１０１９ａｔｏｍｓ／ｃｍ３、半導体基板１９表面に近い方から０．３μｍ以上２．５μｍ以内の深さの不純物濃度が１×１０１８ａｔｏｍｓ／ｃｍ３という条件で計算を行なった。また、ｎ−拡散層２およびｎ＋拡散層４ｃについては、オーミックコンタクト金属６と接する部分からｎ＋領域１と接する部分までの長さ（深さ）が１０μｍ、ｐ型拡散層３ｃとｐ型拡散層３ｄとの間のｎ−拡散層２の幅ｄ０が０．８μｍ、不純物濃度が１×１０１６ａｔｏｍｓ／ｃｍ３という条件で計算を行なった。また、ｎ＋領域１については、不純物濃度が１×１０１６ａｔｏｍｓ／ｃｍ３という条件で計算を行なった。さらに、１つの整流素子を構成している領域の奥行き（紙面方向）の長さ１０μｍという条件で計算を行なった。
【００３７】
図６は、本発明の実施の形態１における整流素子に順方向電圧を印加した場合の電流・電圧特性のシミュレーション結果を示す図である。また、図７は、本発明の実施の形態１における整流素子に逆方向電圧を印加した場合の電流・電圧特性のシミュレーション結果を示す図である。なお、比較のために従来のＳｉＣよりなるｐｎダイオードおよび従来のＳｉよりなるｐｎダイオードに順方向電圧を印加した場合の電流・電圧特性も図６に合わせて示した。
【００３８】
図６を参照して、従来のＳｉＣよりなるｐｎダイオードおよび従来のＳｉよりなるｐｎダイオードにおいては、電圧が約０．７Ｖ以下（オン電圧Ｖｆ以下）の場合には、ほとんど電流が流れていない。これは整流素子のｐｎ接合の接合面に電位障壁があることに起因するものである。一方、本実施の形態の整流素子においては、ほぼ０Ｖという低いオン電圧Ｖｆで電流が流れ、０．７Ｖ以下の低い順方向電圧が印加された場合においても電流と電圧とが比例関係になっていることがわかる。
【００３９】
次に、図７を参照して、本実施の形態の整流素子においては、逆方向電圧が約９００Ｖ以下である場合には、整流素子を流れる電流は約２．０×１０−１４（Ａ）以下に遮断されている。このように、本実施の形態における整流素子は、逆方向電圧に対する耐圧も大きいことがわかる。
【００４０】
本実施の形態の整流素子２０においては、半導体基板１９は炭化シリコンよりなっている。一般に、炭化シリコン、窒化ガリウム、ダイヤモンドなどよりなるワイドギャップ半導体は、シリコン半導体に比べて絶縁破壊電界が約１０倍大きいなど半導体材料としてすぐれた性質を有する。本実施の形態の整流素子２０に炭化シリコンなどのワイドギャップ半導体を用いることにより、高耐圧、大電流（低損失）化が可能となる。したがって、パワーデバイス用の整流素子の半導体材料として好適となる。
【００４１】
本実施の形態の整流素子２０においては、ｎ＋拡散層４ａ〜４ｅを有していて、アノード電極５はｎ＋拡散層４ａ〜４ｅに接している。
【００４２】
これにより、整流素子２０に順方向電圧が印加された場合に、アノード電極５からｎ＋拡散層４ａ〜４ｅを介してｎ−拡散層２へ電流を容易に導くことができる。
【００４３】
（実施の形態２）
図８は、本発明の実施の形態２における整流素子の構成を示す概略断面図である。
【００４４】
図８を参照して、本実施の形態の整流素子２０においては、ｐ＋拡散層１２ａ〜１２ｊ（第３の不純物領域）と、ｐ型拡散層１３ａ〜１３ｆ（第２の不純物領域）と、ｎ＋拡散層１４ａ〜１４ｊ（第１の不純物領域の高濃度領域）とがｎ−拡散層２の上部に形成されている。ｐ型拡散層１３ａ〜１３ｆの各々は、ｎ＋拡散層１４ａ〜１４ｊの各々と互いに隣接して半導体基板１９の主表面に形成されている。ｐ型拡散層１３ａ〜１３ｆの各々は、深い領域（図８中下側の領域）において幅方向（図８中横方向の長さ）に伸びていて、浅い領域（図８中上側の領域）の幅よりも深い領域の幅の方が広くなっている。ｐ＋拡散層１２ａ〜１２ｊの各々と、ｎ＋拡散層１４ａ〜１４ｊの各々とは、互いに隣接して半導体基板１９の主表面に形成されている。また、ｐ＋拡散層１２ａ〜１２ｊの各々は、ｐ型拡散層１３ａ〜１３ｆの幅の広い部分と対向するように形成されている。
【００４５】
さらに、半導体基板１９の主表面上にはｎ−拡散層２と接触するように絶縁層１１ａ〜１１ｅが形成されている。絶縁層１１ａ〜１１ｅとｐ＋拡散層１２ａ〜１２ｊとｐ型拡散層１３ａ〜１３ｆとｎ＋拡散層１４ａ〜１４ｊと絶縁層１０とに接するように、半導体基板１９にオーミック接触されたオーミックコンタクト金属６が配置されている。ｐ＋拡散層１２ａ〜１２ｊ、ｐ型拡散層１３ａ〜１３ｆ、およびｎ＋拡散層１４ａ〜１４ｊは、オーミックコンタクト金属６を介してアノード電極５と電気的に接続されている。
【００４６】
図９は、電圧が印加されていない場合における図８の整流素子の要部拡大図である。
【００４７】
図９を参照して、電圧が印加されていない場合、ｐ型拡散層１３ｃとｎ−拡散層２との拡散電位により、ｎ−拡散層２におけるｐ型拡散層１３ｃの深い領域との接合部に空乏層１５ｃが形成されている。また、ｐ型拡散層１３ｄとｎ−拡散層２との拡散電位により、ｎ−拡散層２におけるｐ型拡散層１３ｄの深い領域との接合部に空乏層１５ｄが形成されている。これらの空乏層１５ｃ、１５ｄにより、ｐ型拡散層１３ｃの深い領域とｐ型拡散層１３ｄの深い領域とに挟まれたｎ−拡散層２が空乏層化されている。ここで、電圧が印加されていない場合、空乏層１５ｃと空乏層１５ｄとはわずかに交差するように伸びている。これら２つの空乏層１５ｃ、１５ｄにより、アノード電極５とカソード電極８との間の電流経路が遮断されている。
【００４８】
整流素子２０に電圧が印加されていない場合に、空乏層１５ｃと空乏層１５ｄとがわずかに交差するように伸びているようにするために、整流素子２０は以下のように規定されている。すなわち、整流素子２０に電圧が印加されていない場合に、空乏層１５ｃの幅９ａと空乏層１５ｄの幅９ｂとの和が、ｐ型拡散層１３ｃとｐ型拡散層１３ｄとの間のｎ−拡散層２の幅ｄ０にほぼ等しくなるように、２つの空乏層１５ｃ、１５ｄの幅９ａ、９ｂおよびｎ−拡散層２の幅ｄ０が規定されている。
【００４９】
本実施の形態において特に注目すべきは、ｐ型拡散層１３ｃとｐ型拡散層１３ｄとの間のｎ−拡散層２の幅ｄ０は、ｐ型拡散層１３ｃ、１３ｄの深い領域の幅をどれだけ伸ばすかにより調整可能であり、２つの空乏層１５ｃ、１５ｄの幅９ａ、９ｂは、ｐ型拡散層１３ｃ、１３ｄの深い領域の不純物濃度により調整可能である。
【００５０】
なお、本実施の形態においては、図９に示す２つの空乏層１５ｃ、１５ｄによりｎ−拡散層２を流れる電流が制御される場合について示したが、本発明はこのような場合に加えて、さらに図１０に示す構成によりｎ−拡散層２を流れる電流が制御されてもよい。
【００５１】
図１０は、電圧が印加されていない場合における図８の整流素子の他の例を示す要部拡大図である。図１０を参照して、ｐ型拡散層１３ｃ、１３ｄとｎ−拡散層２との拡散電位により、ｎ−拡散層２におけるｐ型拡散層３ｃ、３ｄとの接合部に空乏層１５ｆが形成されている。また、ｐ＋拡散層１２ｅ、１２ｆとｎ−拡散層２との拡散電位により、ｎ−拡散層２におけるｐ＋拡散層１２ｅ、１２ｆとの接合部に空乏層１５ｅが形成されている。これらの空乏層１５ｅ、１５ｆにより、ｐ型拡散層１３ｃ、１３ｄおよびｐ＋拡散層１２ｅ、１２ｆに挟まれたｎ−拡散層２が空乏層化されている。電圧が印加されていない場合、空乏層１５ｆと空乏層１５ｅとはわずかに交差するように伸びている。これらの２つの空乏層１５ｅ、１５ｆにより、アノード電極５とカソード電極８との間の電流経路が遮断されている。
【００５２】
なお、これ以外の構成および整流素子２０の動作原理については図１に示す実施の形態１の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。
【００５３】
本実施の形態の整流素子２０においては、ｐ型拡散層１３ａ〜１３ｆに挟まれるｎ−拡散層２の浅い領域の幅よりも深い領域の幅の方が狭くなるように、ｐ型拡散層１３ａ〜１３ｆの浅い領域の幅よりも深い領域の幅の方が広くなっている。
【００５４】
これにより、ｐ型拡散層１３ａ〜１３ｆに挟まれるｎ−拡散層２の深い領域において、この部分に形成された空乏層１５ｃ、１５ｄにより電流が制御される。ｎ−拡散層２の深い領域の幅ｄ０はｐ型拡散層１３ａ〜１３ｆの深い領域の幅をどれだけ伸ばすかにより調整可能であり、ｎ−拡散層２に形成された空乏層１５ｃ、１５ｄの幅９ａ、９ｂはｐ型拡散層１３ａ〜１３ｆの深い領域の不純物濃度により調整可能である。ここで、不純物領域は、一般にイオン注入や気相拡散法などによって形成されるが、これらの方法では深い不純物領域を微細に形成することは難しい。したがって、不純物領域を深さ方向に設計するよりも、幅方向に設計する方が容易である。したがって、ｐ型拡散層１３ａ〜１３ｆの幅方向の設計により、ｐ型拡散層１３ｂ〜１３ｅに挟まれるｎ−拡散層２の深い領域の幅ｄ０および空乏層１５ｃ、１５ｄの幅９ａ、９ｂが調整可能となるので、ｎ−拡散層２を流れる電流を容易に制御することが可能となる。
【００５５】
本実施の形態の整流素子２０においては、ｐ＋拡散層１２ａ〜１２ｊをさらに備え、ｐ＋拡散層１２ａ〜１２ｊは、アノード電極５と電気的に接続されていて、かつｐ型拡散層１３ａ〜１３ｆの幅の広い部分と対向するように、半導体基板１９の主表面に形成されている。
【００５６】
これにより、逆方向電圧が印加された場合には、さらにｐ＋拡散層１２ａ〜１２ｊとｐ型拡散層１３ａ〜１３ｆの幅の広い部分とに挟まれるｎ−拡散層２が空乏層化することによりアノード電極５とカソード電極８との間の電流経路が遮断される。一方、順方向電圧が印加された場合には、ｐ＋拡散層１２ａ〜１２ｊとｐ型拡散層１３ａ〜１３ｆの幅の広い部分とに挟まれるｎ−拡散層２に空乏層化されていない部分ができるので、この部分を介してアノード電極５とカソード電極８との間に電流が流れる。したがって、さらにｐ＋拡散層１２ａ〜１２ｊとｐ型拡散層１３ａ〜１３ｆの幅の広い部分とに挟まれるｎ−拡散層２の空乏層により電流が制御されるので、整流素子２０の動作が一層確実となる。
【００５７】
（実施の形態３）
図１１は、本発明の実施の形態３における整流素子の構成を示す概略断面図である。
【００５８】
図１１を参照して、本実施の形態の整流素子２０においては、ｐ型拡散層２３ａ〜２３ｇ（第２の不純物領域）と、ｎ＋拡散層２４ａ〜２４ｆ（第１の不純物領域の高濃度領域）とがｎ−拡散層２の上部に形成されている。ｐ型拡散層２３ａ〜２３ｇの各々と、ｎ＋拡散層２４ａ〜２４ｆの各々とは互いに隣接して交互に形成されている。ｐ型拡散層２３ａ〜２３ｇの各々は、ｐ型拡散層３ａ〜３ｆの各々は、半導体基板１９内の深さ方向（図１１中下方向）に伸びた形状になっている。なお、ｐ型拡散層２３ａ、２３ｇは、ｎ＋拡散層２４ａ〜２４ｅおよびｐ型拡散層２３ｂ〜２３ｆが形成されている領域の両側に広く形成されている。
【００５９】
本実施の形態において特に注目すべきは、半導体基板１９は主表面に凹部２５ａ〜２５ｅを有していて、かつｐ型拡散層２３ｂ〜２３ｆは凹部２５ａ〜２５ｅの壁面に沿って形成されている。また、凹部２５ａ〜２５ｅは、オーミックコンタクト金属６およびアノード電極５で埋められている。
【００６０】
図１２は、電圧が印加されていない場合における図１１の整流素子の要部拡大図である。
【００６１】
図１２を参照して、電圧が印加されていない場合、ｐ型拡散層２３ｃとｎ−拡散層２との拡散電位により、ｎ−拡散層２におけるｐ型拡散層２３ｃとの接合部に空乏層１５ｇが形成されている。また、ｐ型拡散層２３ｄとｎ−拡散層２との拡散電位により、ｎ−拡散層２におけるｐ型拡散層２３ｄとの接合部に空乏層１５ｈが形成されている。これらの空乏層１５ｇ、１５ｈにより、ｐ型拡散層２３ｃとｐ型拡散層１３ｄとに挟まれたｎ−拡散層２が空乏層化されている。ここで、電圧が印加されていない場合、空乏層１５ｇと空乏層１５ｈとはわずかに交差するように伸びている。これら２つの空乏層１５ｇ、１５ｈにより、アノード電極５とカソード電極８との間の電流経路が遮断されている。
【００６２】
整流素子２０に電圧が印加されていない場合に、空乏層１５ｇと空乏層１５ｈとがわずかに交差するように伸びているようにするために、整流素子２０は以下のように規定されている。すなわち、整流素子２０に電圧が印加されていない場合に、空乏層１５ｇの幅９ａと空乏層１５ｈの幅９ｂとの和が、ｐ型拡散層２３ｃとｐ型拡散層２３ｄとの間のｎ−拡散層２の幅ｄ０にほぼ等しくなるように、２つの空乏層１５ｇ、１５ｈの幅９ａ、９ｂおよびｎ−拡散層２の幅ｄ０が規定されている。
【００６３】
なお、これ以外の構成および整流素子２０の動作原理については図１に示す実施の形態１の構成とほぼ同じであるため、同一の構成要素については同一の符号を付し、その説明を省略する。
【００６４】
本実施の形態の整流素子２０においては、半導体基板１９は主表面に凹部２５ａ〜２５ｅを有し、かつｐ型拡散層２３ｂ〜２３ｆは凹部２５ａ〜２５ｅの壁面に沿って形成されている。
【００６５】
これにより、半導体基板１９に凹部２５ａ〜２５ｅが開口され、開口された凹部２５ａ〜２５ｅの壁面から不純物を注入することによりｐ型拡散層２３ｂ〜２３ｆが形成可能となる。この結果、ｐ型拡散層２３ｂ〜２３ｆを形成する際に、半導体基板１９内の深い位置まで不純物を拡散させる必要がなくなるので、ｐ型拡散層２３ｂ〜２３ｆの不純物濃度およびｐ型拡散層２３ｂ〜２３ｆが形成される部分をより正確に規定することが可能となり、ｎ−拡散層２を流れる電流を容易に制御することが可能となる。
【００６６】
以上に開示された実施の形態はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。
【００６７】
【発明の効果】
以上のように、本発明の整流素子においては、第２の不純物領域に挟まれる第１の不純物領域の空乏層により電流が制御されている。このため、順方向電圧が印加された場合には、ｐｎ接合を介さずに電流が流れる。したがって、オン電圧Ｖｆがｐｎ接合の接合面の電流障壁による影響を受けないので、オン電圧Ｖｆを低くすることができる。
【００６８】
また、本発明における整流素子においては、第１の不純物領域と第２の不純物領域とのｐｎ接合により形成された空乏層により一方電極と他方電極との間に流れる電流が制御されている。ｐｎ接合により形成された空乏層は静電誘導により形成された空乏層と比較して長く伸びやすいので、第２の不純物領域に挟まれる第１の不純物領域の幅を大きくすることができる。この結果、電流経路が大きくなるので、整流素子の電流密度が大きくなり、大きな電流を流すことができる。以上の理由により、低いオン電圧Ｖｆを有し、かつ大きな電流を流すことができる整流素子が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における整流素子の構成を示す概略断面図である。
【図２】電圧が印加されていない場合における図１の整流素子の要部拡大図である。
【図３】順方向電圧が印加されている場合における図１の整流素子の要部拡大図である。
【図４】逆方向電圧が印加されている場合における図１の整流素子の要部拡大図である。
【図５】大きな逆方向電圧が印加されている場合における図１の整流素子の要部拡大図である。
【図６】本発明の実施の形態１における整流素子に順方向電圧を印加した場合の電流・電圧特性のシミュレーション結果を示す図である。
【図７】本発明の実施の形態１における整流素子に逆方向電圧を印加した場合の電流・電圧特性のシミュレーション結果を示す図である。
【図８】本発明の実施の形態２における整流素子の構成を示す概略断面図である。
【図９】電圧が印加されていない場合における図８の整流素子の要部拡大図である。
【図１０】電圧が印加されていない場合における図８の整流素子の他の例を示す要部拡大図である。
【図１１】本発明の実施の形態３における整流素子の構成を示す概略断面図である。
【図１２】電圧が印加されていない場合における図１１の整流素子の要部拡大図である。
【符号の説明】
１  ｎ＋領域、２  ｎ−拡散層、３ａ〜３ｆ，１３ａ〜１３ｆ，２３ａ〜２３ｇｐ型拡散層、４ａ〜４ｅ，１４ａ〜１４ｊ，２４ａ〜２４ｆ  ｎ＋拡散層、５アノード電極、６，７  オーミックコンタクト金属、８  カソード電極、９ａ，９ｂ  空乏層の幅、１０，１１ａ〜１１ｅ  絶縁層、１２ａ〜１２ｊ  ｐ＋拡散層、１５ａ〜１５ｈ  空乏層、１９  半導体基板、２０  整流素子、２５ａ〜２５ｅ  凹部。
【図１】
2004342763.tif 000003
【図２】
2004342763.tif 000004
【図３】
2004342763.tif 000005
【図４】
2004342763.tif 000006
【図５】
2004342763.tif 000007
【図６】
2004342763.tif 000008
【図７】
2004342763.tif 000009
【図８】
2004342763.tif 000010
【図９】
2004342763.tif 000011
【図１０】
2004342763.tif 000012
【図１１】
2004342763.tif 000013
【図１２】
2004342763.tif 000014