(57)【要約】【課題】ダイナミックレンジを拡大できる構造を持ったＭＯＳ型固体撮像装置を提供する。【解決手段】半導体基板の表面に複数の受光部がアレー状に配列され各受光部の信号を受光部毎に読み出すＭＯＳ型固体撮像装置において、各受光部に、入射光量に応じた信号を検出する第１信号電荷検出部３１と、第１信号電荷検出部３１による検出信号が飽和したとき第１信号電荷検出部３１の過剰電荷の一部を捕獲し捕獲電荷量に応じた信号を検出する第２信号電荷検出部３２とを設ける。好適には、第２信号電荷検出部３２は、遮光膜開口部３４ａを避けた完全遮光位置に設ける。【選択図】  図２
2004335803.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に複数の受光部がアレー状に配列され各受光部の信号を受光部毎に読み出すＭＯＳ型固体撮像装置において、前記各受光部に、入射光量に応じた信号を検出する第１信号電荷検出部と、該第１信号電荷検出部による検出信号が飽和したとき該第１信号電荷検出部の過剰電荷の一部を捕獲し捕獲電荷量に応じた信号を検出する第２信号電荷検出部とを設けたことを特徴とするＭＯＳ型固体撮像装置。
【請求項２】
前記半導体基板の表面側において前記第２信号電荷検出部が前記第１信号電荷検出部とバリアを介して隣接配置されることを特徴とする請求項１に記載のＭＯＳ型固体撮像装置。
【請求項３】
前記バリアの不純物濃度が前記半導体基板に設けたＰウェル層の不純物濃度より高いことを特徴とする請求項２に記載のＭＯＳ型固体撮像装置。
【請求項４】
前記第２信号電荷検出部が前記第１信号電荷検出部の周囲を囲むように設けられることを特徴とする請求項１乃至請求項３のいずれかに記載のＭＯＳ型固体撮像装置。
【請求項５】
前記第２信号電荷検出部が前記第１信号電荷検出部の基板深さ方向に配置されることを特徴とする請求項１乃至請求項４のいずれかに記載の固体撮像装置。
【請求項６】
前記第１信号電荷検出部及び前記第２信号電荷検出部の不純物濃度が、信号を読み出す信号線とのコンタクト部に近いほど高濃度に形成されていることを特徴とする請求項１乃至請求項５のいずれかに記載のＭＯＳ型固体撮像装置。
【請求項７】
前記第１信号電荷検出部の前記コンタクト部と前記第２信号電荷検出部の前記コンタクト部とが別々に設けられることを特徴とする請求項６に記載のＭＯＳ型固体撮像装置。
【請求項８】
前記第２信号電荷検出部が遮光膜開口部を避けた下部に設けられることを特徴とする請求項１乃至請求項７のいずれかに記載のＭＯＳ型固体撮像装置。
【請求項９】
前記第２信号電荷検出部の面積が前記第１信号電荷検出部の面積よりも小さいことを特徴とする請求項１乃至請求項８のいずれかに記載のＭＯＳ型固体撮像装置。
【請求項１０】
前記の各受光部の上部には夫々オンチップ集光光学系が設けられ、前記の各受光部に夫々遮光膜の１つの開口部が対応し、各１つの開口部に対して前記第１信号電荷検出部と前記第２信号電荷検出部とが設けられることを特徴とする請求項１乃至請求項９のいずれかに記載のＭＯＳ型固体撮像装置。
【請求項１１】
請求項１乃至請求項１０のいずれかに記載の固体撮像装置の駆動方法であって、前記第１信号電荷検出部の信号と前記第２信号電荷検出部の信号とを面順次に独立に読み出すことを特徴とするＭＯＳ型固体撮像装置の駆動方法。
【請求項１２】
請求項１１の駆動方法によって前記ＭＯＳ型固体撮像装置から出力された前記第１信号電荷検出部の検出信号と前記第２信号電荷検出部の検出信号とを前記受光部毎に加算処理することを特徴とする画像信号処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＣＭＯＳイメージセンサ等のＭＯＳ型固体撮像装置に係り、特に、ダイナミックレンジの広いＭＯＳ型固体撮像装置に関する。
【０００２】
【従来の技術】
図１０は、例えば下記の非特許文献１に開示されている従来のＣＭＯＳ型カラー固体撮像装置の構成図であり、図１１は、その等価回路図である。半導体基板１０の表面側にはＰウェル層１１が形成され、このＰウェル層１１の表面側にＮ＋層１２が形成されている。このＰウェル層１１とＮ＋層１２との間に形成されるＰＮ接合フォトダイオードに、図示しないマイクロレンズを通し、且つ、カラーフィルタ１３と遮光膜１４の開口１４ａを通して光が入射すると、ＰＮ接合フォトダイオードの容量に変化が生じる。
【０００３】
ＣＭＯＳ型カラー固体撮像装置では、ＰＮ接合フォトダイオードの容量変化を、図１１に示すソースフォロアアンプＭ１，Ｍ２で検出することを基本としている。即ち、受光部のＰＮ接合フォトダイオード（Ｄ）の容量成分（Ｃ）に予めリセットトランジスタ（Ｍ３）をオンにすることによって所定電荷を蓄えておき、この蓄積電荷が、入射光によってＰＮ接合フォトダイオード部近傍で発生したフォトキャリアによって放電した後、その放電後の容量Ｃの電荷量変化を、ソースフォロアアンプＭ１，Ｍ２によって読み出す。
【０００４】
この様な構成のＣＭＯＳ型固体撮像装置や、ＣＣＤ型固体撮像装置を用いて被写体を撮像する場合、撮像画像中の高輝度部分が白つぶれしたり低輝度部分が黒つぶれしないことが望ましい。すなわち、低輝度から高輝度にわたる撮像を可能にするため、固体撮像装置や信号処理回路において広いダイナミックレンジを実現する必要がある。
【０００５】
そこで、固体撮像装置のダイナミックレンジを拡大する方法が従来から種々提案されている。例えば、下記特許文献１に記載された従来技術では、ＣＣＤ型固体撮像装置の表面に高感度画素と低感度画素の両方を設け、高感度画素による撮像画像と低感度画素による撮像画像とを合成することで、広ダイナミックレンジ化を実現している。
【０００６】
高感度画素と低感度画素の間に感度差を設ける方法としては、たとえば、一方の画素上にＮＤフィルタを積層する方法や、一方の画素上の遮光膜の開口を狭める方法などが考えられる。しかし、固体撮像装置表面において高感度画素と低感度画素とを隣接して設けるため、固体撮像装置表面への入射光角度や光強度分布によって、高感度画素と低感度画素の感度比が異なってしまうという問題がある。
【０００７】
下記特許文献２に記載された従来技術では、固体撮像装置を用いて同一画像を２回撮像し、各撮像画像を合成することで、ダイナミックレンジを拡大している。即ち、この従来技術では、露光時間の長短によって感度差を実現し、短時間露光（蓄積時間が短い）によって得られた低感度画像信号と、長時間露光（蓄積時間が長い）によって得られた高感度画像信号とを合成している。しかし、この従来技術では、短時間露光による画像情報と長時間露光による画像情報との間に時間的なずれが存在するため、特に静止画像を撮影する場合に、動く被写体の撮像、高速シャッタ動作やストロボ撮影等に適さないという問題がある。
【０００８】
下記特許文献３及び特許文献４に記載された従来技術では、高感度画像情報の特性曲線と低感度画像情報の特性曲線とが滑らかにつなぎ合わさる様に信号処理し、低露光エネルギ領域では高感度画像情報を主に使用し、高露光エネルギ領域では低感度側の画像情報を主に使用するようにすることで、出力信号が飽和する露光エネルギ値を従来よりも高露光エネルギ側にシフトし、広ダイナミックレンジ化を実現している。
【０００９】
【特許文献１】
特開昭５９―２１０７７５号公報
【特許文献２】
特開昭６２―１０８６７８号公報
【特許文献３】
特開平５―６４０８３号公報
【特許文献４】
特開平６―１４１２２９号公報
【特許文献５】
特開平１１―２９８７９８号公報
【非特許文献１】
ＳＰＩＥ  Ｖｏｌ．３０１９，ｐｐ１１５−１２４（１９９７）
【非特許文献２】
Ｃ．Ｈ．Ｓｅｑｕｉｎ  Ｂｌｏｏｍｉｎｇ  Ｓｕｐｐｒｅｓｓｉｏｎ  ｉｎ  Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ａｒｅａ  Ｉｍａｇｉｎｇ  Ｄｅｖｉｃｅｓ，Ｂｅｌｌ  Ｓｙｓｔ．Ｔｅｃｈ．Ｊ．，５１，ｐｐ１９２３−１９２６（１９７２）
【非特許文献３】
Ｙ．Ｉｓｈｉｈａｒａ他  Ｉｎｔｅｒｌｉｎｅ  ＣＣＤ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ  ｗｉｔｈ  Ａｎｔｉ  Ｂｌｏｏｍｉｎｇ  Ｓｔｒｕｃｔｕｒｅ，ＩＳＳＣＣ  Ｄｉｇ，Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ１６８−１６９（１９８２）
【００１０】
【発明が解決しようとする課題】
固体撮像装置は、銀塩フィルムに比べ、露光エネルギに対するラティチュード（許容範囲）が狭いと言われている。たとえば、ＣＣＤ型固体撮像装置では、強い光が入射し、受光部に蓄積できる蓄積電荷量を超える電荷が発生すると、光が入射していない隣接画素にもあふれた電荷が流入し、このため、光が入射した部分を中心に白い領域が広がってしまうというブルーミング現象が知られている。
【００１１】
このブルーミング現象を改善するために、従来から、過剰電荷が隣接受光部に流入する前に、この過剰電荷を外部に排出する構造が採用されている。例えば、上記の非特許文献２にその構造の一例が記載されている。すなわち、受光部電荷蓄積部の横にオーバーフロードレイン（ＯＤ）呼ばれる同じ導電型の別の電荷蓄積領域を設け、過剰な電荷をここに集め、素子外部に一括して掃き出すようにした構造である。この構造は、一般に、横型オーバーフロードレイン（ＬＯＤ）と呼ばれ、この構造により、上記のブルーミング現象は大幅に改善される。
【００１２】
しかし、横型オーバーフロードレイン構造を固体撮像装置に採用する場合、半導体基板のチップ全体にオーバーフロードレインを格子状に敷設しなければならず、チップ面積を有効に利用できないという問題が生じる。
【００１３】
そこで、上記の非特許文献３に記載されている様に、縦型オーバーフロードレイン（ＶＯＤ）が開発された。これは、受光部の基板深さ方向にＮ＋ＰＮ構造を形成することにより、過剰電荷を基板側に流出させる構造である。すなわち、基板のＮ層とＰウェル層との間にバイアス電圧を印加することで、受光部ポテンシャルウエルから流出した過剰電荷をＮ型基板に排出するものである。
【００１４】
この縦型オーバーフロードレイン構造では、基板電位は各受光部について一様に制御することが容易なため、基板電圧および印加時間によってオーバーフローのレベルを制御することができる。また、チップ表面の面積を犠牲にすることがないため、現在の固体撮像装置では、殆ど全てが縦型オーバーフロードレイン構造を採用し、過大な入射光に対するブルーミングあるいはスミアと呼ばれる現象を大幅に改善している。
【００１５】
しかし、オーバーフロードレインの構造を固体撮像装置に設けても、一定の光量を超える入射光に対しては出力信号が飽和するため、入射光エネルギの広い範囲において信号差（濃淡）を判別することができず、上述のラティチュードを狭くする原因の一つになっていることに変わりはない。
【００１６】
上記の特許文献５には、上述の様な受光部の入射光エネルギを制御する方法や半導体基板で発生した過剰電荷をオーバーフロードレインに排出することで高照度部における出力信号の飽和を抑制する方法のいずれとも異なる方法により、即ち、対数圧縮技術を使うことで、広ダイナミックレンジ化を図るＣＭＯＳイメージセンサが記載されている。
【００１７】
この特許文献５に記載の方法によれば、広範囲にわたる光量の差（１０４〜１０５倍）に対してもリニアな出力特性を得ることができるが、低照度領域では、ノイズの影響を受けやすく、また高照度領域では、その動作点が対数圧縮特性を左右するＭＯＳトランジスタのサブスレッシュホルド特性からずれてしまうという問題がある。
【００１８】
また、各画素の特性、特にＭＯＳトランジスタのサブスレッシュホルド特性のバラツキにより、カラーフィルタを用いた複数の画素信号から忠実な色再現を行うことが難しい等の問題がある。従って、この従来技術は、極端に輝度に差がある被写体に対して連続的にモノクロ映像を撮像する、例えば車載用モニタ、暗視カメラ、工業計測用途などに適し、汎用のデジタルカメラには不向きであると考えられる。
【００１９】
本発明の目的は、対数圧縮技術を用いることなく、ダイナミックレンジを拡大できる構造を持ったＭＯＳ型固体撮像装置を提供することにある。
【００２０】
【課題を解決するための手段】
本発明のＭＯＳ型固体撮像装置は、半導体基板の表面に複数の受光部がアレー状に配列され各受光部の信号を受光部毎に読み出すＭＯＳ型固体撮像装置において、前記各受光部に、入射光量に応じた信号を検出する第１信号電荷検出部と、該第１信号電荷検出部による検出信号が飽和したとき該第１信号電荷検出部の過剰電荷の一部を捕獲し捕獲電荷量に応じた信号を検出する第２信号電荷検出部とを設けたことを特徴とする。
【００２１】
この構成により、対数圧縮技術を用いることなく、ダイナミックレンジを拡大することが可能となる。
【００２２】
本発明のＭＯＳ型固体撮像装置は、前記半導体基板の表面側において前記第２信号電荷検出部が前記第１信号電荷検出部とバリアを介して隣接配置されることを特徴とする。この構成により、固体撮像装置の設計が容易となる。
【００２３】
本発明のＭＯＳ型固体撮像装置は、前記バリアの不純物濃度が前記半導体基板に設けたＰウェル層の不純物濃度より高いことを特徴とする。この構成により、第２信号電荷検出部への流入電荷量を調整することが容易となる。
【００２４】
本発明のＭＯＳ型固体撮像装置は、前記第２信号電荷検出部が前記第１信号電荷検出部の周囲を囲むように設けられることを特徴とする。この構成により、第１信号電荷検出部の過剰電荷量に応じた電荷を第２信号電荷検出部が捕獲可能となる。
【００２５】
本発明のＭＯＳ型固体撮像装置は、前記第２信号電荷検出部が前記第１信号電荷検出部の基板深さ方向に配置されることを特徴とする。この構成により、縦型オーバーフロードレイン構造によって廃棄される過剰電荷の一部を第２信号電荷検出部が捕獲する構成にすることができる。
【００２６】
本発明のＭＯＳ型固体撮像装置は、前記第１信号電荷検出部及び前記第２信号電荷検出部の不純物濃度が、信号を読み出す信号線とのコンタクト部に近いほど高濃度に形成されていることを特徴とする。この構成により、コンタクト部３７，３８におけるオーミックコンタクトが容易になる。
【００２７】
本発明のＭＯＳ型固体撮像装置は、前記第１信号電荷検出部の前記コンタクト部と前記第２信号電荷検出部の前記コンタクト部とが別々に設けられることを特徴とする。この構成により、この構成により、受光部の信号読み出しが容易となる。
【００２８】
本発明のＭＯＳ型固体撮像装置は、前記第２信号電荷検出部が遮光膜開口部を避けた下部に設けられることを特徴とする。この構成により、基板深部にまで到達する入射光や迷光の影響を受け難くできる。
【００２９】
本発明のＭＯＳ型固体撮像装置は、前記第２信号電荷検出部の面積が前記第１信号電荷検出部の面積よりも小さいことを特徴とする。この構成により、面積比によってダイナミックレンジの幅を容易に制御可能となる。
【００３０】
本発明のＭＯＳ型固体撮像装置は、前記の各受光部の上部には夫々オンチップ集光光学系が設けられ、前記の各受光部に夫々遮光膜の１つの開口部が対応し、各１つの開口部に対して前記第１信号電荷検出部と前記第２信号電荷検出部とが設けられることを特徴とする。この構成により、入射光のロスがなくなり、高感度化と高解像度化が可能になる。
【００３１】
本発明のＭＯＳ型固体撮像装置の駆動方法は、上記のいずれかに記載のＭＯＳ型固体撮像装置の駆動方法であって、前記第１信号電荷検出部の信号と前記第２信号電荷検出部の信号とを面順次に独立に読み出すことを特徴とする。この構成により、独立に読み出された信号を、ユーザの好みに応じて加算処理することができ、ユーザのニーズに合わせることが容易となる。
【００３２】
本発明の画像信号処理方法は、上記の駆動方法によって前記ＭＯＳ型固体撮像装置から出力された前記第１信号電荷検出部の検出信号と前記第２信号電荷検出部の検出信号とを前記受光部毎に加算処理することを特徴とする。この構成により、面倒な信号処理を信号処理部が自動的に行うため、ダイナミックレンジの広い撮像画像を得ることが可能となる。
【００３３】
【発明の実施の形態】
以下、本発明の一実施の形態を図面を参照して説明する。
【００３４】
（第１の実施形態）
図１は、本発明の第１実施形態に係るＣＭＯＳ型カラー固体撮像装置の表面模式図である。このＣＭＯＳ型カラー固体撮像装置は、ｎ型半導体基板２０の表面上に形成され、受光領域２１と、受光領域２１脇に形成された垂直走査回路２２と、半導体基板２０の底辺側に形成された水平走査回路等（信号増幅回路，Ａ／Ｄ変換回路，同期信号発生回路等）２３とを備える。
【００３５】
受光領域２１には、多数の後述する受光部が二次元アレー状に、この例では正方格子状に配列形成されており、各受光部の上面に夫々一色のカラーフィルタが積層されている。カラーフィルタとしては、補色系カラーフィルタであるシアン（Ｃｙ）、イエロー（Ｙｅ）、マゼンタ（Ｍｇ）、グリーン（Ｇ）の４色のカラーフィルタが用いられ、奇数行にはＧフィルタとＭｇフィルタが交互に、偶数行にはＹｅフィルタとＣｙフィルタが交互に配列されている。これは、一般に、色差順次配列と呼ばれるカラーフィルタ配列であるが、Ｇフィルタを含まないＹｅ，Ｃｙ，Ｍｇ（３色）のカラーフィルタの組み合わせも可能である。本実施形態では、各受光部の構造は同じであり、各受光部の上面側に積層されたカラーフィルタの色が異なる。
【００３６】
図２は、図１のＩＩ―ＩＩ線断面図である。本実施形態に係るＣＭＯＳ型カラー固体撮像装置は、ｎ型半導体基板２０に形成される。ｎ型半導体基板２０の表面側にはＰウェル層３０が形成され、Ｐウェル層３０の表面側に、Ｎ＋領域（ｎ１層）でなる第１信号電荷検出部３１及び同じくＮ＋領域（ｎ２層）でなる第２信号電荷検出部３２が隣接して形成され、第２信号電荷検出部３１と第２信号電荷検出部３２との間は、逆導電型であるＰ＋領域のバリア層３３で分離される。
【００３７】
半導体基板２０の表面は遮光膜３４で覆われ、第１信号電荷検出部３１の上方のみに遮光膜開口部３４ａが設けられ、バリア層３３及び第２信号電荷検出部３２は遮光膜３４で覆われた遮光位置に設けられる。本実施形態の個々の受光部は、第１信号電荷検出部３１及び第２信号電荷検出部３２とで構成され、各受光部は、素子分離帯３５により隣接受光部から分離される。
【００３８】
半導体基板２０の最表面は、ＳｉＯ２膜３６によって覆われ、遮光膜３４の上部には図示しない配線層を介してカラーフィルタ（図示省略）が積層され、カラーフィルタの上部に、マイクロレンズ（図示省略）が配置される。
【００３９】
Ｐウェル層３０は、第１信号電荷検出部３１の形成位置において第１信号電荷検出部３１に近くなるように盛り上がる様に形成され、基板２０のＰウェル層３０との間に印加されるバイアス電圧Ｖｓｕｂにより、第１信号電荷検出部３１から溢れた過剰電荷の大部分が、矢印Ａに示すように、速やかに基板２０側に廃棄される縦型オーバーフロードレイン構造となっている。
【００４０】
各受光部の第１信号電荷検出部３１及び第２信号電荷検出部３２は、遮光膜３４による遮光位置において、高濃度不純物領域（Ｎ＋領域）でなるコンタクト部３７，３８により、周辺回路を構成するオンチップのソースフォロアアンプ３９，４０に接続される。
【００４１】
この様に、本実施形態の受光部は、第１信号電荷検出部３１のみが遮光膜３４の１つの開口部３４ａに対面し、第２信号電荷検出部３２は遮光膜３４によって完全に遮光されるため、第２信号電荷検出部３２では、入射光による電荷生成は行われない。
【００４２】
本実施形態の第１信号電荷検出部３１，第２信号電荷検出部３２の不純物濃度は、例えば、１×１０１７〜５×１０１９／ｃｍ３に設定される。また、外部配線とのコンタクト部３７，３８は、更に高濃度に設定される。半導体基板２０の表面側において水平方向に隣接する第１信号電荷検出部３１と第２信号電荷検出部３２とを分離するバリア３３のＰ＋層の不純物濃度は、Ｐウェル層３０の不純物濃度よりも高くなるように設定される。Ｐウェル層３０の不純物濃度は、例えば、１×１０１５〜３×１０１６／ｃｍ３の間に設定される。
【００４３】
図３は、本実施形態に係るカラー固体撮像装置の４画素分（Ｍｇ，Ｃｙ，Ｙｅ，Ｇ）に対応する二次元平面模式図である。半導体基板２０の表面は、縦横に延びるＬＯＣＯＳによる素子分離帯３０によって碁盤の目の様に各受光部が素子分離されてする。図示する例では、各受光部はほぼ正方形をなしている。
【００４４】
各受光部面積のうち、大部分に上述した各第１信号電荷検出部３１が形成される。各受光部の右端には短冊状の周辺回路領域４１が設けられ、この周辺回路領域４１内に、上述したソースフォロアアンプ３９，４０が形成され、ソースフォロアアンプ３９を介して、第１信号電荷検出部３１の画像信号が読み出される。
【００４５】
遮光膜３４の開口部３４ａを避けた遮光位置には、バリア３３を介して第２信号電荷検出部３２が設けられており、この第２信号電荷検出部３２の画像信号が、コンタクトホール３８及びソースフォロアアンプ４０を介して読み出される。
【００４６】
図面上、縦方向に設けられた素子分離帯３５の上に、信号出力線４３と電源線４４とリセット線４５が敷設され、横方向に設けられた素子分離帯３５の上に、選択信号線４２が設けられる。信号出力線４３は各アンプ３９，４０の出力に接続され、電源線４４には電源電圧が印加され、リセット線４３にはリセット信号が印加される。
【００４７】
これらの選択信号やリセット信号は、図１に示す垂直走査回路２２や水平走査回路等２３等によって制御される。各受光部上に記載した点線矩形枠３４ａは遮光膜開口部位置を示しており、この内側のみに光が通過し、その外側すなわち第２信号電荷検出部３２やコンタクトホール３７，３８、アンプ３９，４０は完全に遮光されている。
【００４８】
図４（ａ）は、図３のＡ点からＢ点に横切る方向のポテンシャルプロファイルを示す図であり、図４（ｂ）は、図３のＡ点の基板深さ方向のポテンシャルプロファイルを示す図である。
【００４９】
本実施形態のＣＭＯＳ型固体撮像装置では、第１信号電荷検出部３１への入射光が過剰になり、第１信号電荷検出部３１が飽和する過剰電荷が発生したとき、この過剰電荷の一部は、バリア３３を拡散して第２信号電荷検出部３２に流入する。このバリア３３を拡散する過剰電荷の移動速度は、バリア３３の不純物濃度を制御することで調整可能である。一方、基板深さ方向においては、縦型オーバーフロードレイン構造（Ｎ＋層３１―Ｐウェル層３０―Ｎ型基板２０）により過剰電荷はそのまま基板２０に排出される。
【００５０】
即ち、本実施形態のＣＭＯＳ型固体撮像装置では、高輝度入射光が第１信号電荷検出部３１に入射し第１信号電荷検出部３１の飽和電荷量を超える過剰電荷が発生したとき、この過剰電荷の一部が第２信号電荷検出部３２に流入する。このため、この第２信号電荷検出部３２の信号を第１信号電荷検出部３１の信号と区別して読み出し、その後の信号処理において加算することで、高輝度入射光の光量に応じた信号が得られる。
【００５１】
図５は、上述した実施形態に係るＣＭＯＳ型固体撮像装置を搭載したデジタルスチルカメラによって被写体を撮像するときのシーケンス図である。上述し実施形態に係る固体撮像装置を搭載したデジタルスチルカメラでは、先ず、固体撮像装置をリセットする（ステップＳ１）。そして、メカニカルシャッタが「開」になって露光を開始する（ステップＳ２）。これにより、受光部（第１信号電荷検出部３１）に入射光量に応じた光電荷が発生し、第１信号電荷検出部３１のＰＮ接合部に予め蓄積された電荷を放電する（ステップＳ３）。
【００５２】
入射光量が過剰となり過剰電荷が発生したときは、過剰電荷の一部がバリア３３を拡散して第２信号電荷検出部３２に流入し、第２信号電荷検出部３２のＰＮ接合部に予め蓄積された電荷を放電する（ステップＳ３）。
【００５３】
自動露光制御によって決められた露光時間が経過した後は、メカニカルシャッタが「閉」となる（ステップＳ４）。そして、本実施形態では、先ず、第１信号電荷検出部３１の信号を読み出し（ステップＳ５）、次に、第２信号電荷検出部３２の信号を読み出す（ステップＳ６）。
【００５４】
次のステップＳ７では、第１信号電荷検出部３１の検出信号ｑと第２信号電荷検出部３２の検出信号ｑ’をアナログ信号処理（例えばサンプルホールド処理やアナログ／デジタル変換処理）し、各受光部（画素）毎の画像信号ｑ，ｑ’をメモリ部に蓄積する（ステップＳ８）。
【００５５】
そして、図示しないデジタル信号処理回路がメモリ部に格納されている画像信号ｑと画像信号ｑ’とを加算処理して合成し、更にガンマ補正やホワイトバランス補正を行って画像データを生成し（ステップＳ９）、最後に画像データを出力する（ステップＳ１０）。
【００５６】
図６は、本実施形態に係るＣＭＯＳ型固体撮像装置によって撮影され出力される信号の特性を示すグラフである。図６の特性線Ｉは、第１信号電荷検出部３１から検出される信号の特性を示している。入射光量が小さいときは入射光量に応じて信号出力は増大している。しかし、入射光量が過剰になり、第１信号電荷検出部３１のＰＮ接合部で発生する光電荷が過剰になると、過剰な入射光に応じた信号は出力されず、一定値となる。
【００５７】
これに対し、図６の特性線ＩＩは、第２信号電荷検出部３２から読み出される信号の特性を示す。入射光量に応じた信号が第１信号電荷検出部３１から出力される間は、第２信号電荷検出部３２からは信号は出力されず、第１信号電荷検出部３１から第２信号電荷検出部３２に過剰電荷が溢れた以降、徐々に第２信号電荷検出部３２からの信号が増大する。即ち、第２信号電荷検出部３２からは、過剰な入射光量に応じた信号が出力されることになる。
【００５８】
図６に示す特性線ＩＩＩは、本実施形態に係る固体撮像装置の出力信号を加算処理（図５のステップＳ９）したときの特性を示している。即ち、第１信号電荷検出部３１の出力信号が飽和した以降における信号値として、第２信号電荷検出部３２の信号値を加算している。このため、本実施形態に係るＣＭＯＳ型固体撮像装置では、第１信号電荷検出部３１の飽和電荷量の数倍から数百倍（何倍にするかは、第２信号電荷検出部３２の面積やバリア層３３の不純物濃度の値すなわち設計値による。）の電荷量に対しても入射光量に応じた画像信号を得ることができ、ダイナミックレンジを大幅に拡大することができる。
【００５９】
この様に、本実施形態では、入射光量の高エネルギ（高輝度）側において特性曲線の傾きが小さくなるため、出力信号の飽和点を高エネルギ側に設定でき、白つぶれのない画像データを得ることが可能となる。また、第１信号電荷検出部３１及び第２信号電荷検出部３２を基板表面に形成するため、第１信号電荷検出部３１を半導体基板表面に形成するときのレイアウトパターンを変更するだけで第２信号電荷検出部３２を形成でき、製造が容易になるという利点がある。
【００６０】
尚、上述した実施形態では、メカニカルシャッタを搭載したデジタルスチルカメラを例に説明したが、メカニカルシャッタを搭載しない電子シャッタのみを搭載したデジタルカメラ一般に本実施形態の固体撮像装置を搭載し、同様の効果を得ることが可能である。
【００６１】
また、第１信号電荷検出部３１や第２信号電荷検出部３２において、信号読み出し部すなわちコンタクト部３７，３８を設ける部分に近いほど不純物濃度を相対的に高めるのが良い。これにより、コンタクト部３７，３８におけるオーミックコンタクトが容易になると共に、信号の読み出しも容易となる。
【００６２】
（第２の実施形態）
図７は、本発明の第２実施形態に係るＣＭＯＳ型固体撮像装置における受光部の断面図であり、第１実施形態に係る図２に相当する図であるが、図７では、カラーフィルタ５４及びマイクロレンズ５５も図示している。
【００６３】
本実施形態では、第１実施形態の第２信号電荷検出部３２に代えて、第１信号電荷検出部３１の下側の基板深部にＮ＋層でなる第２信号電荷検出部４６を設け、第２信号電荷検出部４６の端部においてＮ＋層４６ａを半導体基板表面のコンタクト部３８まで立ち上げるようにしている点のみが第１実施形態と異なり、他の構成は第１実施形態と同様である。
【００６４】
本実施形態でも、第１信号電荷検出部３１及び第２信号電荷検出部４６の不純物濃度は、例えば、１×１０１７〜５×１０１９／ｃｍ３に設定され、基板表面側において、第１信号電荷検出部３１と第２信号電荷検出部３２とは、逆導電型のＰ＋層でなるバリア３３で分離されている。バリア３３の不純物濃度は、通常、Ｐウェル層３０の不純物濃度よりも高く設定され、Ｐウェル層３０の不純物濃度は、例えば、１×１０１５〜５×１０１６／ｃｍ３の間に設定される。
【００６５】
図８は、第２実施形態に係るＣＭＯＳ型固体撮像装置の１画素分に対応する二次元平面模式図である。本実施形態の第２信号電荷検出部４６は、第１信号電荷検出部３１の周囲を取り囲む様に矩形枠形状に形成され、そして、図７に示す様に、基板深部において断面Ｌ字形となるように第１信号電荷検出部３１の下部に回り込む腕部４６ｂが形成されている。本実施形態でも、第２信号電荷検出部４６は、遮光膜開口部３４ａの内側に露出しない様に完全な遮光位置に設けられる。
【００６６】
図９（ａ）は、図８に示すＡ点（第１信号電荷検出部３１の下側に第２信号電荷検出部３２が設けられた位置）における基板深さ方向のポテンシャルプロファイルを示す図であり、図９（ｂ）は、図８に示すＢ点（第１信号電荷検出部３１の下側に第２信号電荷検出部３２が設けられていない位置）における基板深さ方向のポテンシャルプロファイルを示す図である。
【００６７】
本実施形態では、第１信号電荷検出部３１に過剰な入射光が入り込んだとき、過剰電荷の大部分は、図９（ｂ）に示されるように、縦型オーバーフロードレイン構造によって基板２０側に排出されるが、このとき、過剰電荷の一部が、図９（ａ）に示されるように、第２信号電荷検出部４６の上記腕部４６ｂで捕獲される。従って、本実施形態でも、過剰な入射光量に応じた画像信号を第２信号電荷検出部４６から読み出すことが可能となる。また、本実施形態では、第２信号電荷検出部４６の上記腕部４６ａに捕獲される電荷量は、基板に印加するバイアス電圧Ｖｓｕｂを変えることにより制御可能となる。
【００６８】
また、第２信号電荷検出部４６の面積（図８に示す様に、上方から見た面積）は、相対的に第１信号電荷検出部３１の面積よりも小さく設定されるが、第１実施形態に比べて第２信号電荷検出部４６の面積を広くするが可能となる。この第２信号電荷検出部４６の面積を設計時に調整することで、縦型オーバーフロードレイン構造によって基板側に排出される過剰電荷量に対する上記の捕獲される電荷量の割合を制御可能である。
【００６９】
本実施形態によれば、第２信号電荷検出部４６において電荷が飽和した場合にも、縦型オーバーフロードレイン構造によって基板側に過剰電荷を排出できるため、過大な高輝度信号が入射した場合においても第２信号電荷検出部から溢れ出るた過剰電荷が周辺画素部に混入することがない。
【００７０】
尚、第２信号電荷検出部４６のレイアウトは、第１実施形態と同様に、図８に示すように、遮光膜開口部３４ａの直下ではなく、完全に遮光された領域に設けるのが好ましい。これにより、基板深部に到達する入射光や迷光の影響を受け難くできるという利点がある。また、第２信号電荷検出部４６は入射光に対して感度を有していないので、光の入射角等よって感度特性が影響を受けて問題となるシェーディング現象が起きにくいという利点がある。これは第１実施形態でも同様である。
【００７１】
【発明の効果】
本発明によれば、以下の効果を奏する。
（１）入射光の角度依存性や輝度、色シェーディングの影響の少ない広ダイナミックレンジのＭＯＳ型固体撮像装置を得ることが可能となる。
（２）飽和露光量の設定が容易で、且つ、従来の固体撮像装置の飽和レベルの１０倍から数百倍の飽和露光量に対応できる広ダイナミックレンジのＭＯＳ型固体撮像装置を得ることが可能となる。
（３）高感度領域の特性曲線と低感度領域の特性曲線を合成する信号処理回路を簡略化することができる。
（４）画素の微細化（多画素化）と広ダイナミックレンジ化の両立が容易なＭＯＳ型固体撮像装置を得ることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るＣＭＯＳ型カラー固体撮像装置の表面模式図である。
【図２】図１に示すＩＩ―ＩＩ線断面模式図である。
【図３】図１に示すＣＭＯＳ型カラー固体撮像装置の４画素分の表面拡大模式図である。
【図４】（ａ）は図３に示すＡ点からＢ点までの基板横方向のポテンシャルプロファイルを示す図である。
（ｂ）は図３に示すＡ点の基板深さ方向のポテンシャルプロファイルを示す図である。
【図５】図１に示すＣＭＯＳ型カラー固体撮像装置を搭載したデジタルカメラの撮像シーケンスを示す図である。
【図６】図１に示すＣＭＯＳ型カラー固体撮像装置の信号出力を加算処理したときの信号特性を示すグラフである。
【図７】本発明の第２実施形態に係るＣＭＯＳ型固体撮像装置の１画素分の断面図である。
【図８】図７に示すＣＭＯＳ型固体撮像装置の１画素分の表面拡大模式図である。
【図９】（ａ）は図８に示すＡ点における基板深さ方向のポテンシャルプロファイルを示す図である。
（ｂ）は図８に示すＢ点における基板深さ方向のポテンシャルプロファイルを示す図である。
【図１０】従来のＣＭＯＳ型固体撮像装置の１画素分の断面模式図である。
【図１１】ＣＭＯＳ型固体撮像装置の等価回路図である。
【符号の説明】
２０  ｎ型半導体基板
２１  受光部
３０  Ｐウェル層
３１  第１信号電荷検出部（Ｎ＋層）
３２，４６  第２信号電荷検出部（Ｎ＋層）
３３  バリア（Ｐ＋層）
３４  遮光膜
３４ａ  遮光膜開口部
３５  素子分離帯
３７，３８  コンタクト部
３９，４０  ソースフォロアアンプ
４１  周辺回路領域
【図１】
2004335803.tif 000003
【図２】
2004335803.tif 000004
【図３】
2004335803.tif 000005
【図４】
2004335803.tif 000006
【図５】
2004335803.tif 000007
【図６】
2004335803.tif 000008
【図７】
2004335803.tif 000009
【図８】
2004335803.tif 000010
【図９】
2004335803.tif 000011
【図１０】
2004335803.tif 000012
【図１１】
2004335803.tif 000013