(57)【要約】【課題】半導体表面に酸化物が生成しないウェットエッチング方法及び半導体装置の高性能化、高信頼化を実現する。【解決手段】化合物半導体を溶液を用いてエッチングする工程を有する半導体装置の製造方法において、エッチング溶液が、６Ｂ族原子を構成要素に含む化学物質を含有し、且つ該化学物質を構成する全ての６Ｂ族原子の原子番号が１６以上（例えば、化学物質を構成する全ての６Ｂ族原子が硫黄原子）のものを用いて化合物半導体のウェットエッチングを行う。【選択図】  図１
2004342733.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体を溶液を用いてエッチングする工程を有する半導体装置の製造方法において、該溶液が、６Ｂ族原子を構成要素に含む化学物質を含有し、且つ該化学物質を構成する全ての６Ｂ族原子の原子番号が１６以上であることを特徴とする半導体装置の製造方法。
【請求項２】
上記全ての６Ｂ族原子が硫黄原子であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
上記溶液がチオールを含有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
該溶液が臭素及びチオールを含有する混合液であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
請求項１乃至４のいずれか一つに記載の半導体装置の製造方法において、上記エッチングする工程の後に上記化合物半導体を大気圧よりも低い圧力のもとで昇温する工程を有することを特徴とする半導体装置の製造方法。
【請求項６】
少なくとも一部分に化合物半導体を有する半導体装置を、溶液を用いて洗浄する工程を有する半導体装置の製造方法において、該溶液がチオールを含有することを特徴とする半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法において、上記洗浄する工程の後に大気圧よりも低い圧力のもとで昇温する工程を有することを特徴とする半導体装置の製造方法。
【請求項８】
請求項１乃至７のいずれか一つに記載の半導体装置の製造方法において、上記化合物半導体が、アルミニウムを含有することを特徴とする半導体装置の製造方法。
【請求項９】
請求項１乃至８のいずれか一つに記載の半導体装置の製造方法で製造されたことを特徴とする半導体装置。
【請求項１０】
化合物半導体層と、該化合物半導体層に隣接する、材料組成または導電型の異なる固体層を有する半導体装置において、該化合物半導体層が、請求項１乃至８に記載の半導体装置の製造方法を用いて製造されたものであり、該化合物半導体層と隣接する該固体層の境界面に硫黄原子が存在することを特徴とする半導体装置。
【請求項１１】
請求項９乃至１０のいずれか一つに記載の半導体装置を構成要素として含むことを特徴とする半導体装置応用システム。
【請求項１２】
６Ｂ族原子を構成要素に含む化学物質を含有し、且つ該化学物質を構成する全ての６Ｂ族原子の原子番号が１６以上であることを特徴とするエッチング溶液。
【請求項１３】
上記全ての６Ｂ族原子が硫黄原子であることを特徴とする請求項１２記載のエッチング溶液。
【請求項１４】
更に、チオールを含有することを特徴とする請求項１２記載のエッチング溶液。
【請求項１５】
さらに、臭素及びチオールを含有する混合液であることを特徴とする請求項１２記載のエッチング溶液。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法及びその製造方法による半導体装置並びにその製造方法に使用するウエット処理液、特に光通信用デバイスや携帯電話用電子デバイス等に使用する化合物半導体装置及びこれら化合物半導体装置の製造方法に関する。
【０００２】
【従来の技術】
化合物半導体製造におけるウェットエッチングや、液体を用いたウェハ洗浄等のウェット処理技術は、半導体レーザ、高電子移動度トランジスタ、光変調器等、様々な化合物半導体装置の製造に広く用いられている。ウェットエッチングで用いられる溶液は、そのエッチングの対象となる物質により様々であるが、酸やアルカリ、水、アルコール等を混合したものが用いられてきた。例えばＧａＡｓをエッチングする場合には、ＧａＡｓを酸化しやすい過酸化水素を、ＧａＡｓの酸化物を溶解しやすい硫酸や燐酸に混合した溶液を用いる方法がよく知られている。ＩｎＰ系材料とＧａＡｓ系材料を同時にエッチングする場合には、臭素をメタノールや臭化水素水に混合した溶液を用いる方法が多く用いられている。
【０００３】
また、半導体装置の製造において行われる洗浄工程で用いられる液体としては、メタノール等のアルコールや、水が広く用いられている。これら従来のウェット処理溶液に共通していることは、その全ての場合において、ウェット処理溶液中に、水や過酸化水素などの、酸素原子を構成成分に含む化学物質が使われていることである。
【０００４】
従来のウェット処理技術の公知例としては、ＩｎＰとＩｎＧａＡｓＰの多層基板に対して各種ウェットエッチング液を用いてエッチングした際のエッチング特性の調査結果が下記文献１に報告されている。また、第二の公知例としては、ＩｎＰに対して幾つかの異なるウェット処理を施した場合の、ＩｎＰ表面のＸ線光電子分光法による評価結果が、下記文献２に報告されている。
【０００５】
【非特許文献１】
ジャーナル・オブ・ザ・エレクトロケミカル・ソサイエティ、
１２９巻、１０５３頁
【非特許文献２】
ジャーナル・オブ・アプライド・フィジックス、５５巻、１１３９頁
【０００６】
【発明が解決しようとする課題】
従来のウェット処理技術では、ウェット処理後の化合物半導体表面が、酸化物で覆われるという問題がある。上記文献を例として説明すると、文献２の報告では、ＩｎＰ表面を硫酸と過酸化水素と水の混合液で処理した場合や、臭素とメタノールの混合液で処理した場合、そして臭素と臭化水素水と水の混合液等で処理した場合について、処理後のＩｎＰ表面をＸ線光電子分光法を用いて分析し、そのいずれの場合もＩｎＰ表面は酸化物で覆われていることが示されている。これは、これらのウェット処理に用いる溶液中に、酸素原子を含む化学物質を用いていることからくる本質的な問題であり、このようなエッチング技術を用いている限り避けることはできない。
【０００７】
しかしながら、半導体装置製造工程における半導体表面や界面の酸化物は、表面や界面で禁制帯中に深いエネルギー準位を形成するために、最終的に製造される半導体装置の性能を著しく低下させる原因となる。例えば、埋込みヘテロ構造の半導体レーザを例にとって説明すれば、埋込みヘテロ構造半導体レーザは、エッチングにより形成したメサ型導波路の両脇を絶縁性半導体で埋め込んだ構造を有するが、メサ型導波路と絶縁性半導体の界面に、メサ型導波路構造形成のエッチングの際に生じた酸化物が残留すれば、酸化物は結晶再成長の妨げとなるので、界面には多くの結晶欠陥が生じ、素子動作時に非発光再結合中心となり素子性能を著しく低下させる。
【０００８】
また、ヘテロ接合バイポーラトランジスタを例にとれば、エッチングにより形成されたエミッタ側壁とベース表面の表面酸化物に起因する表面再結合は、ベース電流の増大をまねき、デバイスの電流増倍率が低下する。また、高電子移動度トランジスタ等の電界効果トランジスタでは、その動作原理により半導体表面の影響を受けやすく、半導体表面酸化物の存在は表面空乏をまねき、相互コンダクタンスの低下を引き起こす。また、フォトダイオードでは、表面酸化物に起因する界面準位からのキャリア発生により暗電流が増えるという問題が発生する。これらの現象は、エッチング後の表面を形成する半導体材料中に、アルミニウムが含まれる場合に特に著しい。アルミニウムは酸化し易く、その酸化物が非常に安定であるためである。
上述のように、化合物半導体デバイスの高性能化には、エッチング表面の酸化物を低減する必要があるが、従来エッチング表面の酸化物を低減する有効な方法は実現されなかった。
【０００９】
従って本発明の主な目的は、ウェット処理後の半導体表面に酸化物が生成しない化合物半導体装置の製造方法及びそのためのウェット処理溶液を提供することである。
本発明の他の目的は、本発明の化合物半導体装置の製造方法によって作成した特性の優れた半導体装置及びその半導体装置を構成要素として含む光通信システムや無線通信システム等の半導体装置応用システムを提供することである。
【００１０】
【課題を解決するための手段】
上記目的を達成する為、本発明は、新しいウエットエッチング溶液及び洗浄溶液のウエット処理溶液を見出し、そのウエット処理溶液を用いて化合物半導体を含む半導体装置の製造方法を行うようにした。
すなわち、本発明よる半導体装置の製造方法は、化合物半導体を溶液を用いてエッチングする工程を有する少なくとも一部分に化合物半導体を有する半導体装置の製造方法において、エッチング溶液として、６Ｂ族原子を構成要素に含む化学物質を含有し、かつその化学物質を構成する全ての６Ｂ族原子の原子番号が１６以上である溶液を用いる。
【００１１】
本発明の半導体装置の製造方法の好ましい実施形態は、上記化学物質を構成する全ての６Ｂ族原子が硫黄であるで、チオールを含有するもの又は臭素及びチオールを含有する混合液である。
【００１２】
また、本発明の半導体装置の製造方法の好ましい実施形態は、上記半導体装置の製造方法において、上記エッチングする工程の後で、上記エッチングされた化合物半導体を大気圧よりも低い圧力のもとで昇温する工程を設ける。
【００１３】
以下、本発明の作用について説明する。
【００１４】
本発明の化合物半導体の製造方法に使用するウェットエッチング液は、酸素原子を構成要素とする化学物質を含まず、酸素原子と同じ６Ｂ族の別の原子を構成要素とする物質を含んでいる。半導体表面の酸化の原因となる酸素を用いなくとも、同族の原子を用いれば、化学的な性質が似ているためにエッチング液として機能する。硫黄を例にとって詳細に説明すれば、ウェットエッチング後の半導体表面は硫化物で覆われ、半導体素子の性能を劣化させる表面準位や界面準位の原因となるような酸化物の生成は抑制される。半導体表面では、硫黄により表面ボンドが適切に終端されるため、禁制帯内の表面準位生成が少なく、フェルミ準位のピニングは緩和され、半導体素子特性を低下させることがない。
【００１５】
例えば従来、ＩｎＰ系材料をエッチング加工する場合には臭素とメタノールの混合液を用いたウェットエッチング液が広く用いられてきたが、メタノールは酸素原子をその構成要素に含むためにエッチング後の半導体表面は酸化物で覆われてしまった。これに対し、本発明のウェットエッチング液では、メタノールに含まれる酸素を同族の硫黄で置き換えたメタンチオールを用いるので、半導体表面は硫化物で覆われる結果となり、半導体素子の性能を低下させる酸化物の生成を抑制することができる。
また、半導体装置製造において本発明の洗浄方法を用いれば、本発明の洗浄溶液であるチオールは、その構成要素に酸素原子を含まず、同族の硫黄原子を含んでいるので、洗浄後の半導体表面は硫黄原子で終端された状態となるので、表面の酸化を防ぐことができる。
本発明の半導体装置の製造方法を用いて製造した半導体装置では、ウェット処理を施した半導体表面が硫化された状態となるが、半導体表面に結合した硫黄は、半導体表面に結合した酸素と比較して昇華しやすく、真空中で昇温処理をすること等により容易に除去できるので、清浄な表面を得ることも容易である。例えば、前述の埋込みヘテロ構造の半導体レーザの場合、メサ型導波路と絶縁性半導体の界面に、メサ構造形成のエッチングの際に酸化物が残留しないので、結晶の再成長が妨げられて再成長界面に欠陥が生成し素子性能を著しく低下させることがない。
【００１６】
さらに、本発明によれば、結晶再成長の前に真空中で昇温することで半導体表面の硫黄は昇華させることができ、清浄な表面が得られる。このため結晶の再成長は酸化物に妨げられることなく進行するので素子特性を低下させる結晶欠陥は生成しない。また、半導体表面に生成する硫化物の一部は再成長界面に残留するが、硫黄は酸素と比較して周囲の半導体と結合しやすく、酸素の場合のように結晶成長が妨げられる原因とはならないので、結晶欠陥の原因とはならない。
【００１７】
従って、本発明の半導体装置の製造方法によって得られた半導体装置を構成素子として使用することにより、優れた特性の光通信システムや無線通信システム等の半導体装置応用システムを実現できる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて説明する。
実施形態１
図１は、本発明による半導体装置の製造方法の一実施形態の製造工程を示す断面図である。本実施形態は半導体レーザの製造工程に、エッチング溶液として硫黄を含有する１−ブタンチオールを用いたもので、以下実施例について述べる。
【００１９】
ｎ型ＩｎＰ基板１１上に有機金属気相成長法により、アンドープ多重量子井戸活性層１２、ｐ型ＩｎＰクラッド層（厚さ２．０ミクロン）１３、ｐ型ＩｎＧａＡｓコンタクト層（厚さ０．２ミクロン）１４を順次形成した（図１（ａ））。
多重量子井戸活性層１２は、ＩｎＧａＡｌＡｓ井戸層（厚さ６ｎｍ、バンドギャップ波長１．３μｍ）５層を、ＩｎＧａＡｌＡｓ障壁層（厚さ１０ｎｍ、バンドギャップ波長０．９２μｍ）６層で挟んだものである。
【００２０】
次に熱ＣＶＤ法により厚さ３００ｎｍのＳｉＯ２膜を形成し、通常のリソグラフィ技術を用いて幅１．５ミクロンのＳｉＯ２ストライプ１５を形成し、ウェハを構成した（図１（ｂ））。
このウェハを１−ブタンチオールに体積比１％の臭素を混合した本発明のウェットエッチング液に浸漬し、基板１１に３ミクロンの段差を形成した（図１（ｃ））。ウェットエッチングは、恒温水槽を用いて２０℃に温度調整したエッチング液に、試料を浸すことによりウェットエッチングを行った。また、ウェットエッチング後の洗浄は、１−ブタンチオールを用いて行った。その結果、ウェットエッチング液及び洗浄液の、半導体表面を硫化する特性を反映して、硫化物で覆われた半導体表面が得られた。本試料を有機金属気相成長炉内に搬入し、成長温度６００℃に昇温して半導体表面の硫化物を除去し、フォスフィンガス、トリメチルインジウム、フェロセン、及び塩化メチルを導入してＦｅドープ半絶縁性ＩｎＰ電流狭窄層（成長厚さ３ミクロン）１６を埋込み成長して形成した（図１（ｄ））。
【００２１】
埋込み成長後、  ＳｉＯ２ストライプ１５を希フッ酸で除去し、ｐ側電極１７を形成し、基板裏面を研磨により薄くした後、裏面にｎ側電極１８を形成した（図１（ｅ））。最後に分割、壁開することにより、発光波長１．３ミクロンの半導体レーザを作製した。
【００２２】
作製したレーザ素子は、メサエッチング後の表面に酸化物が存在する場合に生成する埋込成長界面の結晶欠陥が生成せず、非発光再結合中心による無効電流が少ない本発明の効果を反映して、室温、連続条件においてしきい値電流５ｍＡ、発振効率０．４５Ｗ／Ａと低しきい値で且つ高効率な特性が得られた。また、５０℃、５ｍＷでの一定光出力通電試験を行った結果、欠陥の少ない結晶構造を反映して、推定寿命として１００万時間が得られた。
【００２３】
本実施例ではウェットエッチング液の硫黄を含有する成分として１−ブタンチオールを用いた場合について述べたが、エタンチオールやプロパンチオール、ペンタンチオール、メタンチオール、デカンチオール、ドデカンチオール、２−メチル２−プロパンチオール、オクタンチオール、ヘキサンチオールあるいはエタンジチオール、ブタンジチオール、プロパンジチオール等の他のチオールや、あるいは二塩化二硫黄溶液等、硫黄を構成要素として含む物質を含有する他の溶液を用いても同様の効果がある。また、塩化セレン等セレンを構成要素として含む物質を含有する溶液を用いても同様の効果がある。
【００２４】
また、本実施例では１．３μｍ帯の半導体レーザに適用した場合について述べたが、１．５５μｍ帯や他の波長帯の半導体レーザにも適用可能である。また、本実施例では、ＩｎＰ基板上のＩｎＧａＡｌＡｓ系材料半導体レーザに適用した例を述べたが、ＩｎＰ基板上のＩｎＧａＡｓＰ系材料半導体レーザにも同様に適用可能である。また、本実施例では、埋込材料として、鉄ドープ半絶縁性ＩｎＰを用いた場合について述べたが、ｐ型ＩｎＰとｎ型ＩｎＰの積層構造により電流狭窄構造を形成した場合にも同様の効果がある。
【００２５】
また、本実施形態では、半導体レーザの製造について述べたが、光変調器、高電子移動度トランジスタ、電界効果トランジスタ、フォトダイオード、ならびに光導波路素子等の他の化合物半導体素子の製造に適用することもできる。また、本実施形態では、単体の半導体レーザ素子に適用した例について述べたが、電界吸収形変調器を集積した変調器集積半導体レーザや、レンズ機能を集積したビームスポット拡大器集積レーザ等の、モノリシック集積素子においても適用できる。
実施形態２
図２は、本発明による半導体装置の一実施形態である光送信モジュールの構造図を示す。本実施形態の光送信モジュールは実施形態１で説明した半導体レーザ２１を使用したものである。
実施形態１の半導体レーザ２１をヒートシンク２２上に実装した後、光学レンズ２３、後端面光出力モニタ用のフォトダイオード２４と光ファイバ２５とを一体化して光送信モジュールを構成している。本実施形態の光送信モジュールの実施例によると、室温、連続条件においてしきい値電流８ｍＡ、発振効率０．４Ｗ／Ａであった。また、半導体レーザ２１の結晶欠陥の少ない素子構造を反映して推定寿命として１００万時間が得られた。また、８５℃の高温においても、しきい値電流２５ｍＡ、発振効率０．３Ｗ／Ａと良好な発振特性を得た。また、８５℃の高温においても副モード抑圧比４０ｄＢ以上の安定な単一モード動作を９５％以上の高い製造歩留まりで実現した。
実施形態３
図３は、本発明による半導体装置の応用システムの一実施形態を示すシステム構成図である。本実施形態は、実施形態２の送信モジュール３１を用いた幹線系光通信システムを構成する。
送信装置３２は送信モジュール３１とこのモジュール３１を駆動するための駆動系３３とを有する。モジュール３１からの光信号がファイバ３４を通って受信装置３５内の受光部３６で検出される。本実施形態に係る光通信システムによれば１００万時間の長期信頼性を有する１００ｋｍ以上の無中継光伝送システムが実現できる。
実施形態４
図４は本発明による半導体装置の他の実施形態を示す断面構造図である。本実施形態は、本発明の半導体装置の製造方法によって製造されたＩｎＧａＰ／ＧａＡｓヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏ−Ｊｕｎｃｔｉｏｎ  Ｂｉｐｏｒｅ  Ｔｒａｎｓｉｓｔｏｒ）である。
【００２６】
図５ないし図７は図４のＩｎＧａＰ／ＧａＡｓヘテロ接合バイポーラトランジスタを本発明の半導体装置の製造方法で作成する実施例を示す製造工程図である。
【００２７】
図に示すように、ＧａＡｓ基板４１上に、厚さ７００ｎｍのＳｉドープＧａＡｓサブコレクタ層４２（５ｘ１０１８ｃｍ−３）、厚さ１５０ｎｍのＳｉドープＧａＡｓコレクタ層４３（５ｘ１０１８ｃｍ−３）、厚さ３０ｎｍのＣドープＧａＡｓベース層４４（２ｘ１０２０ｃｍ−３）、厚さ５０ｎｍのＳｉドープＩｎ０．５Ｇａ０．５Ｐエミッタ層４５（１ｘ１０１８ｃｍ−３）、厚さ１００ｎｍのＳｉドープＧａＡｓキャップ層４６（５ｘ１０１８ｃｍ−３）と、厚さ５０ｎｍのステップグレーデッドＳｉドープＩｎＧａＡｓキャップ層４７（  ＩｎＡｓモル比０から０．５まで変化、８ｘ１０１８ｃｍ−３から４ｘ１０１９ｃｍ−３）を順次エピタキシャル法により形成する。次に、ＩｎＧａＡｓキャップ層４７上に厚さ７００ｎｍのＷＳｉ膜を堆積し、ホトレジストマスクにてＷＳｉ膜の垂直加工を行い、エミッタ電極４８を形成する（図５（ａ））。
【００２８】
次に、エミッタ電極４８をマスクとして、臭素１０ｃｃとエタンチオール５００ｃｃを混合した本発明のエッチング液を用い、ＩｎＧａＡｓキャップ層４７とＧａＡｓキャップ層４６及びエミッタ層４５をエッチングしＧａＡｓベース層４４を露出させる。本実施例によれば、エッチング表面が硫黄終端される本発明の効果を反映して、エッチング側面とＧａＡｓベース層４４の表面は、硫黄原子で終端された（図５（ｂ））。
【００２９】
次に、ウェハ全面にＳｉＮ膜を形成し、異方性ドライエッチングにより側壁長１．０μｍ  のＳｉＮ側壁４９を形成する（図５（ｃ））。
【００３０】
次に、エミッタ電極４８とＳｉＮ側壁をマスクとしてＧａＡｓベース層４４とＧａＡｓコレクタ層４３をエッチングしＧａＡｓサブコレクタ層４２を露出させる。全面にレジストを塗布し、素子分離用レジストパターン５０を形成する。次に、レジストパターン５０をマスクにＧａＡｓサブコレクタ層４２及びＧａＡｓ基板４１の途中までＲＩＥ法にて異方性エッチングする（図６（ｄ））。
【００３１】
次に、ＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）スパッタリング法にて、全面に厚さ８００ｎｍのＳｉＮ膜５１を形成する。このときのＥＣＲスパッタリング法の堆積条件はＲＦパワー５００Ｗ、μ波パワー５００Ｗ、Ａｒガス／Ｎ２ガス流量比２０／８ｓｃｃｍで、この条件では指向性の強い膜形成が可能であり、ＳｉＮ膜５１の厚さがエッチングした半導体層の段差より小さい場合、レジストパターン５０の側面にはＳｉＮ膜が形成されない特徴を持つ（図６（ｅ））。
【００３２】
次に、レジスト剥離剤にウェハを浸し、レジストを除去する。このときレジスト上に形成されているＳｉＮ膜は除去され、ＳｉＮ膜のリフトオフができる。これによりＧａＡｓサブコレクタ層４２とＧａＡｓ基板４１との間に形成されている約８００ｎｍの段差部分をＳｉＮ膜５１で埋め込むことが出来る（図７（ｆ））。
【００３３】
次に、ＳｉＮ側壁４９の一部を除去し、ＧａＡｓベース層４４の一部を露出させる。次に、ＧａＡｓベース層４４上へのベース電極５２、ＧａＡｓサブコレクタ層４２上へのコレクタ電極５３の形成をリフトオフ法により行いＨＢＴが完成する。作製したデバイスは、本発明のウェットエッチング液で形成されたエミッタ側面とベース表面が硫黄で終端されていることによる界面再結合ベース電流の少なさを反映して、電流増幅率は４０と非常に高い値を示した。これは従来のウェットエッチング技術で作製した場合の電流増幅率３０と比較して大幅な向上である（図７（ｇ））。
実施形態５
図８は、本発明による半導体装置の製造方法の更に他の実施形態を示す工程図である。本実施形態は本発明のウェットエッチング技術をＯＥＩＣ（Ｏｐｔｏ−ｅｌｅｃｔｒｏｎｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ、光電子集積回路）の製造に適用した例である。
【００３４】
図に示すように、アンドープＩｎＰ基板６１上に、レーザ結晶６２を有機金属気相成長法で形成した。レーザ結晶６２は、ｎ型ＩｎＰコンタクト層（厚さ０．５ミクロン）、アンドープ多重量子井戸活性層、ｐ型ＩｎＰクラッド層（厚さ２．０ミクロン）、ｐ型ＩｎＧａＡｓコンタクト層（厚さ０．２ミクロン）から構成される。多重量子井戸活性層は、ＩｎＧａＡｌＡｓ井戸層（厚さ６ｎｍ、バンドギャップ波長１．３μｍ）５層を、ＩｎＧａＡｌＡｓ障壁層（厚さ１０ｎｍ、バンドギャップ波長０．９２μｍ）６層で挟んだものである。次に、熱ＣＶＤ法により厚さ３００ｎｍのＳｉＯ２膜６３を形成した（図８（ａ））。
【００３５】
続いて、通常のリソグラフィ技術を用いてレーザ素子を形成する部分にレジストパターン６４を形成した。次にこのレジストパターン６４をマスクとして、ＳｉＯ２膜６３をＨＦ水溶液によりウェットエッチングした。レジストパターン６４を除去した後、エタンチオールに体積比１％の臭素を混合した本発明のウェットエッチング液に浸漬し、レーザ結晶６２をウェットエッチングした。ウェットエッチングは、恒温水槽を用いて１０℃に温度調整したエッチング液に、試料を浸すことによりウェットエッチングを行った。また、ウェットエッチング後の洗浄は、エタンチオールを用いて行った。その結果、本発明のウェットエッチング液及び洗浄液の、半導体表面を硫化する特性を反映して、硫化物で覆われた半導体表面が得られた（図８（ｂ））。
【００３６】
次に、本試料をガスソースＭＢＥ成長炉内に搬入し、成長温度５００℃に昇温して半導体表面の硫化物を除去し、ＨＢＴ（ヘテロ接合バイポーラトランジスタ）結晶６５を形成した。ＨＢＴ結晶６５は、ｎ型ＩｎＰサブコレクタ層（厚さ０．４ミクロン）、ｎ型ＩｎＧａＡｓコレクタ層（厚さ０．４ミクロン）、ｐ型ＩｎＧａＡｓベース層（厚さ０．０５ミクロン）、アンドープＩｎＧａＡｓバッファ層（厚さ０．００２５ミクロン）、ｎ型ＩｎＰエミッタ層（厚さ０．０５ミクロン）、ｎ型ＩｎＰエミッタキャップ層（厚さ０．０２ミクロン）、ｎ型ＩｎＧａＡｓコンタクト層（厚さ０．０３ミクロン）から構成される（図８（ｃ））。
【００３７】
結晶６５の成長後、通常のリソグラフィ技術を用いて、レジストパターン６６を形成し、レーザ結晶６２上のＳｉＯ２膜６３の上に形成されているＨＢＴ結晶６５をエッチング除去した（図８（ｄ））。
【００３８】
次に、レーザ部分の導波路形成を行う。レーザ部分の導波路形成工程は実施形態１に詳述したものと同様であるので図面は省略するが、まず熱ＣＶＤ法により厚さ３００ｎｍのＳｉＯ２膜を形成し、レーザ結晶上に通常のリソグラフィ技術を用いて幅１．５ミクロンのＳｉＯ２ストライプを形成した。この時ヘテロ結合バイポーラトランジスタ結晶上のＳｉＯ２膜は除去しないようにレジストパターンを形成する。次に、エタンチオールに体積比１％の臭素を混合した本発明のウェットエッチング液に浸漬し、レーザ結晶に３．２ミクロンの段差を形成した。恒温水槽を用いて５℃に温度調整したエッチング液に、試料を浸すことによりウェットエッチングを行った。また、ウェットエッチング後の洗浄は、エタンチオールを用いて行った。その結果、本発明のウェットエッチング液及び洗浄液の、半導体表面を硫化する特性を反映して、硫化物で覆われた半導体表面が得られた（図８（ｅ）。
【００３９】
次に、本試料をプラズマＣＶＤ装置内に搬入し、堆積温度２５０℃に昇温してＳｉＮ膜を形成した。この時半導体表面は硫化物により覆われており、酸化物は形成されない。次に、ＨＢＴ素子を形成する部分の絶縁膜を全て除去し、ＨＢＴ素子を形成した。ＨＢＴ素子の作製方法は実施形態４にて詳述した方法と同様であるので図面を用いた説明は省略するが、まず、スパッタリング法にて全面に厚さ２００ｎｍのＷＳｉを形成し、通常のリソグラフィ技術とドライエッチング法にてエミッタ電極を形成した。次にエミッタ電極をマスクとして、コンタクト層、エミッタキャップ層とエミッタ層とバッファ層をウェットエッチング法にてエッチング除去し、ベース層を露出した。この時エミッタ電極端より約０．３ミクロンのサイドエッチングが入るようにエッチング時間を調整した。
【００４０】
次にベース電極形成部分に、リフトオフ法にてベース電極を形成した。次に露出しているエミッタ層及びベース層部分をエタンチオールに体積比０．５％の臭素を混合した本発明のウェットエッチング液でエッチングし、プラズマＣＶＤ装置内に搬入し、堆積温度２５０℃に昇温してＳｉＮ膜を形成した。この時半導体表面は硫化物により覆われており、酸化物は形成されない。次にエミッタ電極及びベース電極部分を覆うようにレジストパターンを形成し、レジストパターンをマスクとしてＳｉＮ膜及びベース層をそれぞれドライエッチング及びウェットエッチングにて除去し、コレクタ層を露出した。レジストパターンを除去した後、コレクタ電極を形成する部分に逆テーパとなるようにコレクタ電極リフトオフ用レジストパターンを形成し、コレクタ層をウェットエッチングにて除去しサブコレクタ層を露出し、リフトオフ法にてコレクタ電極を形成した。ＨＢＴ部分を覆うようにレジストパターンを形成し、レジストパターンをマスクとして、コレクタ層及びサブコレクタ層をウェットエッチングにて除去し、ＩｎＰ基板を露出し、ＨＢＴ間のアイソレーションを行なった。以上でＨＢＴ６７が完成した。同時にレーザ素子部分の段差上部のｐ型ＩｎＧａＡｓコンタクト層上にｐ型電極を、段差下部のｎ型ＩｎＰコンタクト層上にｎ型電極をそれぞれ形成し、レーザ素子６８を形成した。最後に抵抗素子６９や容量素子７０を形成し、それぞれを金属配線７１で接続し、ＯＥＩＣを形成した。
【００４１】
レーザ結晶エッチング後の表面に酸化物が存在する場合、再成長にて作製したＨＢＴ結晶は再成長界面に結晶欠陥が多く存在し、良好なｐｎ接合が形成されず、性能が著しく低下する。しかし、本発明では再成長界面に表面の酸化物に起因する結晶欠陥が生成されないため、良好なｐｎ接合を形成することができる。これにより、従来再成長プロセスで作製した時の最大発振周波数１８０ＧＨｚ、電流利得遮断周波数１２０ＧＨｚに対し、本発明による再成長プロセスを用いたＯＥＩＣ上のＨＢＴでは、最大発振周波数２５０ＧＨｚ、電流利得遮断周波数１６０ＧＨｚが得られた。これは再成長プロセスを用いずに作製した同構造ＨＢＴにおける値と同等の優れた値である。
実施形態６
図９は本発明による半導体装置の更に他の実施形態を示す断面構造図である。
本実施形態は、本発明のウェットエッチング技術を用いて製造された歪緩和ＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）である。歪緩和ＨＥＭＴの構造を、図１０及び図１１の本デバイスの製造工程図と関連して説明する。
【００４２】
図１０（ａ）に示すように、ＧａＡｓ基板８１上に厚さ２８ｎｍのアンドープＧａＡｓバッファ層８２、厚さ２０ｎｍのアンドープＡｌＡｓバッファ層８３、厚さ６００ｎｍのアンドープＩｎＡｌＡｓステップグレーデッド層８４（  ＩｎＡｓモル比０．１５から０．４５まで変化）、厚さ２００ｎｍのアンドープＩｎ０．５Ａｌ０．５Ａｓバリア層８５、厚さ２０ｎｍのアンドープＩｎ０．５Ｇａ０．５Ａｓチャネル層８６、厚さ２ｎｍのアンドープＩｎ０．５Ａｌ０．５Ａｓ層８７、厚さ１２ｎｍのＳｉドープｎ−Ｉｎ０．５Ａｌ０．５Ａｓキャリア供給層８８（５ｘ１０１８ｃｍ−３）、厚さ１０ｎｍのアンドープＩｎ０．５Ａｌ０．５Ａｓ層８９、厚さ７ｎｍのアンドープＩｎＰ層９０、厚さ４０ｎｍのＳｉドープｎ−Ｉｎ０．５Ｇａ０．５Ａｓキャップ層９１（５ｘ１０１９ｃｍ−３）を順次エピタキシャル成長法にて形成する。次に全面に熱ＣＶＤ法にてＰＳＧ膜９２を４００ｎｍ堆積する（図１０（ａ））。
【００４３】
次に、光学露光装置を用いて、ソース・ドレイン電極形成用レジストパターンを形成し、レジストパターンを通してＰＳＧ（Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ  ｇｌａｓｓ）膜９２をエッチングし、ｎ−Ｉｎ０．５Ｇａ０．５Ａｓキャップ層９１を露出する。次に電子ビーム蒸着法を用いてＡｕとＭｏからなる電極用金属を蒸着し、リフトオフ法にてソース電極９３とドレイン電極９４を形成する。
【００４４】
次に、光学露光装置を用いて、レジスト開口パターン９５を形成し、レジスト開口パターン９５を通して、ドライエッチング法を用いてＰＳＧ膜９２の異方性エッチングを行ない、ｎ−Ｉｎ０．５Ｇａ０．５Ａｓキャップ層９１を露出する。
次にＰＳＧ膜開口パターンを通して、臭素の５ｃｃとメタンチオール２００ｃｃの混合溶液を用いてｎ−Ｉｎ０．５Ｇａ０．５Ａｓキャップ層９１を等方性ウェットエッチングする。エッチングは液の温度を０℃に制御して行った（図１１（ｃ））。
【００４５】
最後に、電子ビーム蒸着法を用いてＡｕとＰｔとＴｉからなる電極用金属を蒸着し、リフトオフ法にてゲート電極９６を形成し歪緩和ＨＥＭＴが完成する。この時、リセスエッチング後半導体表面は硫化物により覆われており、酸化物は形成されないため、半導体表面酸化に起因する高抵抗化、特性劣化を防止でき、従来２４時間程度の大気中放置で約１５％低下していた相互コンダクタンスが、本実施例では、１２００時間の大気中放置でも低下は観測されなかった（図１１（ｄ））。
なお、本実施形態では、ＧａＡｓ基板上のＩｎＡｌＡｓ／ＩｎＧａＡｓ  歪緩和ＨＥＭＴについて述べたが、本発明をＩｎＰ基板上のＩｎＡｌＡｓ／ＩｎＧａＡｓ  ＨＥＭＴや、ＧａＡｓ基板上のＡｌＧａＡｓ／ＩｎＧａＡｓ  歪チャネルＨＥＭＴ、また、ＭＥＳＦＥＴやＪＦＥＴ等の他のＦＥＴにも適用しても同様の効果が確認された。
【００４６】
【発明の効果】
本発明によれば、表面酸化の少ない化合物半導体のウェット処理技術を実現できる。本発明の半導体装置の製造方法を用いれば、化合物半導体素子の高性能化、高信頼化及び製造の歩留り向上による低コスト化に効果がある。
【図面の簡単な説明】
【図１】
本発明による半導体装置の製造方法の一実施形態の製造工程を示す断面図である。
【図２】
本発明による半導体装置の一実施形態である光送信モジュールの構造を示す図である。
【図３】
本発明による半導体装置の応用システムの一実施形態を示すシステム構成図である。
【図４】本発明による半導体装置の他の実施形態を示す断面構造図である。
【図５】図４の半導体装置を本発明の半導体装置の製造方法で作製する実施例を示す製造工程図である。
【図６】図４の半導体装置を本発明の半導体装置の製造方法で作製する実施例を示す製造工程図である。
【図７】図４の半導体装置を本発明の半導体装置の製造方法で作製する実施例を示す製造工程図である。
【図８】本発明による半導体装置の製造方法の更に他の実施形態を示す工程図である。
【図９】本発明による半導体装置の更に他の実施形態を示す断面構造図である。
【図１０】図９の半導体装置の一製造工程を示す断面構造図である。
【図１１】図９の半導体装置の一製造工程を示す断面構造図である。
【符号の説明】
１１…ｎ型ＩｎＰ基板、１２…多重量子井戸活性層、
１３…ｐ型ＩｎＰクラッド層、１４…ｐ型ＩｎＧａＡｓコンタクト層、
１５…ＳｉＯ２マスク、１６…Ｆｅドープ半絶縁性ＩｎＰ層、１７…ｐ側電極、
１８…ｎ側電極、２１…半導体レーザ、２２…ヒートシンク、２３…光学レンズ、２４…フォトダイオード、２５…光ファイバ、３１…送信モジュール、
３２…送信装置、３３…駆動系、３４…光ファイバ、３５…受信装置、
３６…受光部、４１…ＧａＡｓ基板、４２…ＧａＡｓサブコレクタ層、
４３…ＳｉドープＧａＡｓコレクタ層、４４…ＣドープＧａＡｓベース層、
４５…ＳｉドープＩｎ０．５Ｇａ０．５Ｐエミッタ層、
４６…ＳｉドープＧａＡｓキャップ層、
４７…ステップグレーデッドＳｉドープＩｎＧａＡｓキャップ層、
４８…エミッタ電極、４９…ＳｉＮ側壁、５０…レジストパターン、
５１…ＳｉＮ膜、５２…ベース電極、５３…コレクタ電極、
６１…アンドープＩｎＰ基板、６２…レーザ結晶、６３…ＳｉＯ２膜、
６４…レジストパターン、６５…ＨＢＴ結晶、６６…レジストパターン、
６７…ＨＢＴ素子、６８…レーザ素子、６９…抵抗素子、７０…容量素子、
７１…金属配線、８１…ＧａＡｓ基板、
８２…アンドープＧａＡｓバッファ層、８３…アンドープＡｌＡｓバッファ層、８４…アンドープＩｎＡｌＡｓステップグレーデッド層（  ＩｎＡｓモル比０．１５から０．４５まで変化）、８５…アンドープＩｎ０．５Ａｌ０．５Ａｓバリア層、
８６…アンドープＩｎ０．５Ｇａ０．５Ａｓチャネル層、
８７…アンドープＩｎ０．５Ａｌ０．５Ａｓ層、
８８…ｎ−Ｉｎ０．５Ａｌ０．５Ａｓキャリア供給層、
８９…アンドープＩｎ０．５Ａｌ０．５Ａｓ層、９０…アンドープＩｎＰ層、
９１…ｎ−Ｉｎ０．５Ｇａ０．５Ａｓキャップ層、９２…ＰＳＧ膜、
９３…ソース電極、９４…ドレイン電極、９５…レジスト開口パターン、
９６…ゲート電極。
【図１】
2004342733.tif 000003
【図２】
2004342733.tif 000004
【図３】
2004342733.tif 000005
【図４】
2004342733.tif 000006
【図５】
2004342733.tif 000007
【図６】
2004342733.tif 000008
【図７】
2004342733.tif 000009
【図８】
2004342733.tif 000010
【図９】
2004342733.tif 000011
【図１０】
2004342733.tif 000012
【図１１】
2004342733.tif 000013