(57)【要約】【課題】本発明はデータの漏れを発生させることなくバス周波数を変更して、省電力を行う画像形成装置を提供する。【解決手段】画像形成装置のコントローラ１は、所定タイミングで、ＣＰＵ２が、ＡＳＩＣ３を介してＳＤＲＡＭ４をセルフリフレッシュ状態に移行させるとともにＡＳＩＣ３の動作を停止させ、ＣＰＵ２がＷＡＩＴ状態に移行した後、ＰＨＹ＆ＭＡＣ１１の周波数設定レジスタからクロックジェネレータ５に変更後の周波数を通知する周波数変更要求を行って、クロックジェネレータ５からのＣＰＵ２、ＡＳＩＣ３及びＳＤＲＡＭ４へのクロックの周波数を通知による周波数に変更させて省電力モードに移行するとともに、クロックジェネレータ５がクロック周波数を変更する間にＰＨＹ＆ＭＡＣ１１の受信した受信データを、ＰＨＹ＆ＭＡＣ１１内のネットワークＩ／Ｆ受信データＦＩＦＯに蓄積する。【選択図】　　　　　図１
2004080326.tif 000002
【特許請求の範囲】
【請求項１】
所定のネットワークに接続されたＭＡＣを有するネットワークインタフェースを備え、当該ネットワークインタフェースを介して前記ネットワークからのデータを受信して、クロックジェネレータからの所定周波数のバスクロックに基づいてＣＰＵ、ＡＳＩＣ及びＳＤＲＡＭが動作して、前記受信データを記録出力する画像形成装置において、前記ネットワークインタフェースを介して受信した受信データを蓄積する受信データバッファと、前記ＭＡＣ内にＩ２Ｃインタフェースで前記クロックジェネレータに接続され当該クロックジェネレータに周波数変更要求を行うレジスタと、を備え、所定タイミングで、前記ＣＰＵが、前記ＡＳＩＣを介して前記ＳＤＲＡＭをセルフリフレッシュ状態に移行させるとともに当該ＡＳＩＣの動作を停止させ、当該ＣＰＵがＷＡＩＴ状態に移行した後、前記ＭＡＣの前記レジスタから前記クロックジェネレータに変更後の周波数を通知する周波数変更要求を行って、当該クロックジェネレータからの前記ＣＰＵ、ＡＳＩＣ及びＳＤＲＡＭへのクロックの周波数を当該通知による周波数に変更させて省電力モードに移行するとともに、前記クロックジェネレータがクロック周波数を変更する際の前記ＣＰＵ及び前記ＡＳＩＣの動作を一時停止する時間分の前記ネットワークインタフェースを介して受信した受信データを前記受信データバッファに蓄積することを特徴とする画像形成装置。
【請求項２】
前記画像形成装置は、前記ネットワークインタフェースからのデータ受信が所定時間発生せず、かつ、その他の動作要求がないと、前記ＣＰＵが、前記ＡＳＩＣを介して前記ＳＤＲＡＭをセルフリフレッシュ状態に移行させ、当該ＣＰＵがＷＡＩＴ状態に移行した後、前記ＭＡＣのレジスタから前記クロックジェネレータに周波数０の周波数変更要求を行って、当該クロックジェネレータからの前記ＣＰＵ、ＡＳＩＣ及びＳＤＲＡＭへのクロックの出力を停止させて省電力モードに移行することを特徴とする請求項１記載の画像形成装置。
【請求項３】
前記画像形成装置は、前記省電力モード状態で、前記ネットワークインタフェースが前記ネットワークからデータを受信すると、前記レジスタから前記Ｉ２Ｃインタフェースを経由して前記クロックジェネレータにクロック復帰信号を送出し、前記ＭＡＣがインターラプト信号を前記ＣＰＵに出力して、前記省電力モードから復帰することを特徴とする請求項１または請求項２記載の画像形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像形成装置に関し、詳細には、データの漏れを発生させることなくバス周波数を変更して、省電力を行う画像形成装置に関する。
【０００２】
【従来の技術】
近時、プリンタ、複写装置、ファクシミリ装置等の画像形成装置においても、省電力化が要望され、各種方法で消費電力の削減を図っている。
【０００３】
ところが、従来から、周波数を低くして消費電力を抑えようとすると、ネットワークインターフェースの対応等に見られるように、多数の不具合があり、周波数を変化させることができなかった。
【０００４】
すなわち、ネットワーク上には自器宛てのパケットや他の機器宛てのパケット等全てが流れており、また、ブロードキャストやマルチキャスト等のように複数相手のパケットも存在する。そこで、信号線自体を監視し、変化すると、Ｗａｋｅ　ｕｐする仕様とすると、他の機器宛てのパケットであってもＷａｋｅ　ｕｐしてしまい、Ｓｌｅｅｐしている暇もない。また、ネットワークには、データ以外にもブロードキャストの応答も行う必要があり、ネットワークは常に監視を行う必要がある。
【０００５】
このようなネットワークインタフェースを備えた画像形成装置においては、省エネルギを目的としてシステムバス周波数を変更するために、ＳＳＣＧ（クロックジェネレータ）の周波数を変更すると、周波数が安定するまでに掛かる時間の間、ＣＰＵの動作、ＡＳＩＣの動作を停止する必要がある。
【０００６】
ところが、このような周波数が安定するまでの時間の間であっても、データの再送をできる限り回避するためには、ネットワークのパケットの受信を継続して行えるようにする必要がある。
【０００７】
【発明が解決しようとする課題】
しかしながら、技術にあっては、上述のように、省電力化を図るために、システムバスの周波数を変更しようとして、クロックジェネレータの周波数を変更すると、周波数が安定するまでに掛かる時間の間、ＣＰＵの動作、ＡＳＩＣの動作を停止する必要がある。
【０００８】
したがって、このような周波数が安定するまでの時間の間であっても、データの再送をできる限り回避するためには、ネットワークのパケットの受信を継続して行えるようにする必要があり、システムバスの周波数を変更して、省電力化を図ることができなかった。
【０００９】
そこで、本発明は、ネットワークのパケット処理の最低限度のレベルの部分（ＰＨＹチップとＭＡＣチップ）だけに電源を供給して、受信動作を継続させるとともに、ＣＰＵ、ＡＳＩＣが動作できなくても、データ受信を継続できるような十分な大きさの受信バッファを設け、一方でＣＰＵ、ＡＳＩＣの動作を一時ストップさせて、その間にシステムバス周波数を変更して、省電力を行う画像形成装置を提供することを目的としている。
【００１０】
具体的には、請求項１記載の発明は、所定のネットワークに接続されたＭＡＣを有するネットワークインタフェースを備え、当該ネットワークインタフェースを介してネットワークからのデータを受信して、クロックジェネレータからの所定周波数のバスクロックに基づいてＣＰＵ、ＡＳＩＣ及びＳＤＲＡＭが動作して、受信データを記録出力するに際して、所定タイミングで、ＣＰＵが、ＡＳＩＣを介してＳＤＲＡＭをセルフリフレッシュ状態に移行させるとともに当該ＡＳＩＣの動作を停止させ、当該ＣＰＵがＷＡＩＴ状態に移行した後、Ｉ２Ｃインタフェースでクロックジェネレータに接続されたレジスタからクロックジェネレータに変更後の周波数を通知する周波数変更要求を行って、当該クロックジェネレータからのＣＰＵ、ＡＳＩＣ及びＳＤＲＡＭへのクロックの周波数を当該通知による周波数に変更させて省電力モードに移行するとともに、クロックジェネレータがクロック周波数を変更する際のＣＰＵ及びＡＳＩＣの動作を一時停止する間にネットワークインタフェースを介して受信した受信データを、受信データバッファに蓄積することにより、ネットワークのパケット処理の最低限度のレベルの部分（ＰＨＹチップとＭＡＣチップ）にだけ電源を供給して、受信動作を継続させ、ＣＰＵ、ＡＳＩＣが動作できなくてもデータ受信を受信データバッファに蓄積し、この間にＣＰＵ、ＡＳＩＣの動作を一時停止または電源オフさせて、その間にシステムバス周波数の変更を行って、データ漏れを発生させることなく、周波数を変更して、消費電力を削減することのできる画像形成装置を提供することを目的としている。
【００１１】
請求項２記載の発明は、ネットワークインタフェースからのデータ受信が所定時間発生せず、かつ、その他の動作要求がないと、ＣＰＵが、ＡＳＩＣを介してＳＤＲＡＭをセルフリフレッシュ状態に移行させ、当該ＣＰＵがＷＡＩＴ状態に移行した後、ＭＡＣのレジスタからクロックジェネレータに周波数０の周波数変更要求を行って、当該クロックジェネレータからのＣＰＵ、ＡＳＩＣ及びＳＤＲＡＭへのクロックの出力を停止させて省電力モードに移行することにより、周波数変更のためにＣＰＵやＡＳＩＣの動作を一時停止させるだけでなく、ネットワーク受信データが無い場合で、他の動作もしていない状態の時に積極的にＡＳＩＣやＣＰＵの動作を停止させるとともに、ＣＰＵ及びＡＳＩＣの動作停止から動作を再開するまでのネットワークデータを受信データバッファに蓄え、受信データの漏れを発生させることなく、より一層消費電力を削減することのできる画像形成装置を提供することを目的としている。
【００１２】
請求項３記載の発明は、省電力モード状態で、ネットワークインタフェースがネットワークからデータを受信すると、レジスタからＩ２Ｃインタフェースを経由してクロックジェネレータにクロック復帰信号を送出し、ＭＡＣがインターラプト信号をＣＰＵに出力して、省電力モードから復帰することにより、ＭＡＣで全てを指示して、ＣＰＵ、ＡＳＩＣが動作していなくても、また、電源がオフであっても、ネットワークデータの受信に基づいて、省電力モード状態から通常待機状態に適切に移行し、より一層消費電力を削減するとともに、適切に省電力モード状態から復帰することのできる画像形成装置を提供することを目的としている。
【００１３】
【課題を解決するための手段】
請求項１記載の発明の画像形成装置は、所定のネットワークに接続されたＭＡＣを有するネットワークインタフェースを備え、当該ネットワークインタフェースを介して前記ネットワークからのデータを受信して、クロックジェネレータからの所定周波数のバスクロックに基づいてＣＰＵ、ＡＳＩＣ及びＳＤＲＡＭが動作して、前記受信データを記録出力する画像形成装置において、前記ネットワークインタフェースを介して受信した受信データを蓄積する受信データバッファと、前記ＭＡＣ内にＩ２Ｃインタフェースで前記クロックジェネレータに接続され当該クロックジェネレータに周波数変更要求を行うレジスタと、を備え、所定タイミングで、前記ＣＰＵが、前記ＡＳＩＣを介して前記ＳＤＲＡＭをセルフリフレッシュ状態に移行させるとともに当該ＡＳＩＣの動作を停止させ、当該ＣＰＵがＷＡＩＴ状態に移行した後、前記ＭＡＣの前記レジスタから前記クロックジェネレータに変更後の周波数を通知する周波数変更要求を行って、当該クロックジェネレータからの前記ＣＰＵ、ＡＳＩＣ及びＳＤＲＡＭへのクロックの周波数を当該通知による周波数に変更させて省電力モードに移行するとともに、前記クロックジェネレータがクロック周波数を変更する際の前記ＣＰＵ及び前記ＡＳＩＣの動作を一時停止する時間分の前記ネットワークインタフェースを介して受信した受信データを前記受信データバッファに蓄積することにより、上記目的を達成している。
【００１４】
上記構成によれば、所定のネットワークに接続されたＭＡＣを有するネットワークインタフェースを備え、当該ネットワークインタフェースを介してネットワークからのデータを受信して、クロックジェネレータからの所定周波数のバスクロックに基づいてＣＰＵ、ＡＳＩＣ及びＳＤＲＡＭが動作して、受信データを記録出力するに際して、所定タイミングで、ＣＰＵが、ＡＳＩＣを介してＳＤＲＡＭをセルフリフレッシュ状態に移行させるとともに当該ＡＳＩＣの動作を停止させ、当該ＣＰＵがＷＡＩＴ状態に移行した後、Ｉ２Ｃインタフェースでクロックジェネレータに接続されたレジスタからクロックジェネレータに変更後の周波数を通知する周波数変更要求を行って、当該クロックジェネレータからのＣＰＵ、ＡＳＩＣ及びＳＤＲＡＭへのクロックの周波数を当該通知による周波数に変更させて省電力モードに移行するとともに、クロックジェネレータがクロック周波数を変更する際のＣＰＵ及びＡＳＩＣの動作を一時停止する間にネットワークインタフェースを介して受信した受信データを、受信データバッファに蓄積するので、ネットワークのパケット処理の最低限度のレベルの部分（ＰＨＹチップとＭＡＣチップ）にだけ電源を供給して、受信動作を継続させ、ＣＰＵ、ＡＳＩＣが動作できなくてもデータ受信を受信データバッファに蓄積することができるとともに、この間にＣＰＵ、ＡＳＩＣの動作を一時停止または電源オフさせて、その間にシステムバス周波数の変更を行うことができ、データ漏れを発生させることなく、周波数を変更して、消費電力を削減することができる。
【００１５】
この場合、例えば、請求項２に記載するように、前記画像形成装置は、前記ネットワークインタフェースからのデータ受信が所定時間発生せず、かつ、その他の動作要求がないと、前記ＣＰＵが、前記ＡＳＩＣを介して前記ＳＤＲＡＭをセルフリフレッシュ状態に移行させ、当該ＣＰＵがＷＡＩＴ状態に移行した後、前記ＭＡＣのレジスタから前記クロックジェネレータに周波数０の周波数変更要求を行って、当該クロックジェネレータからの前記ＣＰＵ、ＡＳＩＣ及びＳＤＲＡＭへのクロックの出力を停止させて省電力モードに移行するものであってもよい。
【００１６】
上記構成によれば、ネットワークインタフェースからのデータ受信が所定時間発生せず、かつ、その他の動作要求がないと、ＣＰＵが、ＡＳＩＣを介してＳＤＲＡＭをセルフリフレッシュ状態に移行させ、当該ＣＰＵがＷＡＩＴ状態に移行した後、ＭＡＣのレジスタからクロックジェネレータに周波数０の周波数変更要求を行って、当該クロックジェネレータからのＣＰＵ、ＡＳＩＣ及びＳＤＲＡＭへのクロックの出力を停止させて省電力モードに移行するので、周波数変更のためにＣＰＵやＡＳＩＣの動作を一時停止させるだけでなく、ネットワーク受信データが無い場合で、他の動作もしていない状態の時に積極的にＡＳＩＣやＣＰＵの動作を停止させることができるとともに、ＣＰＵ及びＡＳＩＣの動作停止から動作を再開するまでのネットワークデータを受信データバッファに蓄えることができ、受信データの漏れを発生させることなく、より一層消費電力を削減することができる。
【００１７】
また、例えば、請求項３に記載するように、前記画像形成装置は、前記省電力モード状態で、前記ネットワークインタフェースが前記ネットワークからデータを受信すると、前記レジスタから前記Ｉ２Ｃインタフェースを経由して前記クロックジェネレータにクロック復帰信号を送出し、前記ＭＡＣがインターラプト信号を前記ＣＰＵに出力して、前記省電力モードから復帰するものであってもよい。
【００１８】
上記構成によれば、省電力モード状態で、ネットワークインタフェースがネットワークからデータを受信すると、レジスタからＩ２Ｃインタフェースを経由してクロックジェネレータにクロック復帰信号を送出し、ＭＡＣがインターラプト信号をＣＰＵに出力して、省電力モードから復帰するので、ＭＡＣで全てを指示して、ＣＰＵ、ＡＳＩＣが動作していなくても、また、電源がオフであっても、ネットワークデータの受信に基づいて、省電力モード状態から通常待機状態に適切に移行することができ、より一層消費電力を削減することができるとともに、適切に省電力モード状態から復帰することができる。
【００１９】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。なお、以下に述べる実施の形態は、本発明の好適な実施の形態であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【００２０】
図１〜図３は、本発明の画像形成装置の第１の実施の形態を示す図であり、図１は、本発明の画像形成装置の第１の実施の形態を適用したプリンタ、複写装置、ファクシミリ装置等の画像形成装置のコントローラ１の概略ブロック構成図である。
【００２１】
図１において、コントローラ１は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ　）２、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ　）３、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ　Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）４、クロッジェネレータ５、ハードディスク（ＨＤＤ）６、電源部７、エンジンＩ／Ｆ８、フラッシュメモリ９、ＩＥＥＥ１２８４Ｉ／Ｆ１０、ＰＨＹ＆ＭＡＣ１１及び操作パネルＩ／Ｆ１２等を備えており各部は、システムバス１３で接続されている。
【００２２】
このコントローラ１は、ＣＰＵ２の制御下で、画像形成装置１としてのシーケンスを実行するとともに、システムバス１３の周波数を変更して省電力を行う。
【００２３】
エンジンＩ／Ｆ８には、プリンタエンジンが接続されており、プリンタエンジンは、所定の印刷方式、例えば、電子写真方式等の印刷方式で印刷データに基づいて印刷処理を行う。
【００２４】
フラッシュメモリ９は、プログラムを格納しており、ＣＰＵ２は、フラッシュメモリ９内のプログラムに基づいて、画像形成装置１の各部を制御する。
【００２５】
クロックジェネレータ５は、各種周波数のクロックを生成して、ＣＰＵ２にＣＰＵクロックＣＰＵＣＬＫを、ＡＳＩＣ３にＡＳＩＣクロックＡＳＩＣＣＬＫを、ＳＤＲＡＭ４にメモリクロックＭＥＭＣＬＫをそれぞれ出力する。
【００２６】
ＩＥＥＥ１２８４Ｉ／Ｆ１０には、各種周辺機器が接続され、ＩＥＥＥ１２８４Ｉ／Ｆ１０は、当該接続されている周辺機器との間で、高速の双方向パラレル通信を行う。
【００２７】
ＰＨＹ＆ＭＡＣ（ネットワークインタフェース）１１は、ホストコンピュータとの通信用のネットワークインタフェースであり、そのＭＡＣチップ１１ａは、図２に示すように、ネットワークインタフェース受信データＦＩＦＯ（受信データバッファ）２１、タイマ２２及び周波数設定レジスタ２３等を備えており、ネットワークインタフェース受信データＦＩＦＯ２１には、所定のネットワークが接続されている。ネットワークインタフェース受信データＦＩＦＯ２１は、ネットワークからのデータ（ネットワークデータ）の蓄積を行い、当該データの受信状況に応じてタイマ２２に信号を出力する。タイマ２２は、ネットワークインタフェース受信データＦＩＦＯ２１からの信号に基づいて、ＣＰＵ２に対してインタラプトを送出する。周波数設定レジスタ２３は、Ｉ２Ｃインタフェースによりクロックジェネレータ５に接続されており、クロックジェネレータ５に対して、ＣＰＵクロックＣＰＵＣＬＫ、ＡＳＩＣクロックＡＳＩＣＣＬＫ、メモリクロックＭＥＭＣＬＫ及びその他の設定を指示する。
【００２８】
操作パネルＩ／Ｆ１２には、コントローラ１の適用される画像形成装置の操作パネルが接続され、操作パネルからの操作信号や操作パネルの表示部への表示データ等の授受を行う。
【００２９】
電源部７は、コントローラ１のＰＨＹ＆ＭＡＣ１１以外の各部に電源を供給するもので、ＰＨＹ＆ＭＡＣ１１からのコントロール信号に基づいて電源の供給と供給停止を行って、省エネモードでの電力消費の削減を行う。なお、ＰＨＹ＆ＭＡＣ１１には、図示しない電源部から電源が供給され、コントローラ１の適用される画像形成装置の主電源がオンであるときには、当該電源部から常時電源が供給される。
【００３０】
次に、本実施の形態の作用を説明する。本実施の形態のコントローラ１は、省エネ時にシステムバス１３の周波数を変更して省電力を行う。例えば、ＣＰＵ２、ＡＳＩＣ３、ＳＤＲＡＭ４のクロックを１３３ＭＨｚから６６ＭＨｚに変更するものとして、以下説明する。
【００３１】
すなわち、コントローラ１は、図３に示すように、例えば、いま、システムバスの周波数が１３３ＭＨｚであったとすると（ステップＳ１０１）、次に、ＣＰＵ２が、ＡＳＩＣ３のＤＭＡ（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ）等の動作が終了していることを確認し、終了していると、ＣＰＵ２からＡＳＩＣ３を経由してＳＤＲＡＭ４にセルフリフレッシュになるよう指示（ＣＫＥ信号をディスエーブル）する（ステップＳ１０２）。
【００３２】
次に、ＣＰＵ２は、ＰＨＹ＆ＭＡＣ１１のＭＡＣ１１ａの周波数設定レジスタ２３に６６ＭＨｚになるよう値を設定し、ＭＡＣ１１ａ内のタイマに３．１ｍｓｅｃを設定してスタートをかける（ステップＳ１０３）。ＭＡＣの周波数設定レジスタ２３は、データが設定されると、ＣＰＵ２のＷＡＩＴコマンドを実行させるとともに（ステップＳ１０４）、Ｉ２Ｃインターフェース経由でクロックジェネレータ５にデータの送出を開始する（ステップＳ１０５）。このデータは、２９ｂｉｔあり、全部で７２．５μｓｅｃ時間が掛かる。
【００３３】
クロックジェネレータ５は、データを受け取ると、最大（ｍａｘ）で、約３ｍｓｅｃ後に安定して周波数を１３３ＭＨｚから６６ＭＨｚに変更して出力する（ステップＳ１０６）。
【００３４】
そして、ＣＰＵ２は、ＷＡＩＴコマンドを実行すると、その内部のＰＬＬも停止し、省電力モード状態に入る。この省電力モードから抜けるには、インタラプトの入力が必要になる。
【００３５】
また、コントローラ１は、クロックジェネレータ５がクロック周波数を変更する際のＣＰＵ２及びＡＳＩＣ３の動作を一時停止する間にＰＨＹ＆ＭＡＣ１１を介して受信した受信データを、受信データバッファであるネットワークＩ／Ｆ受信データＦＩＦＯ２１に蓄積する。
【００３６】
そこで、省電力モードから抜ける場合、ＰＨＹ＆ＭＡＣ１１のＭＡＣ内部のタイマ２２が３．１ｍｓｅｃをカウントアップすると、インタラプトをＣＰＵ２に向かって出力する（ステップＳ１０７）。
【００３７】
インタラプトを受け取ったＣＰＵ２は、ＷＡＩＴ状態を抜け出し、通常のモードに復帰して動作を再開する（ステップＳ１０８）。ＣＰＵ２は、通常動作を再開すると、ＡＳＩＣ３の周波数に関わるレジスタを再設定し、ＳＤＲＡＭ４のセルフリフレッシュを解除して、省電力制御処理を終了する（ステップＳ１０９）。
【００３８】
このように、本実施の形態の画像形成装置のコントローラ１は、所定のネットワークに接続されたＭＡＣ１１ａを有するネットワークインタフェースであるＰＨＹ＆ＭＡＣ１１を備え、当該ＰＨＹ＆ＭＡＣ１１を介してネットワークからのデータを受信して、クロックジェネレータ５からの所定周波数のバスクロックに基づいてＣＰＵ２、ＡＳＩＣ３及びＳＤＲＡＭ４が動作して、受信データを記録出力するに際して、所定タイミングで、ＣＰＵ２が、ＡＳＩＣ３を介してＳＤＲＡＭ４をセルフリフレッシュ状態に移行させるとともに当該ＡＳＩＣ３の動作を停止させ、当該ＣＰＵ２がＷＡＩＴ状態に移行した後、Ｉ２Ｃインタフェースでクロックジェネレータ５に接続された周波数設定レジスタ２３からクロックジェネレータ５に変更後の周波数を通知する周波数変更要求を行って、当該クロックジェネレータ５からのＣＰＵ２、ＡＳＩＣ３及びＳＤＲＡＭ４へのクロックの周波数を当該通知による周波数に変更させて省電力モードに移行するとともに、クロックジェネレータ５がクロック周波数を変更する際のＣＰＵ２及びＡＳＩＣ３の動作を一時停止する間にＰＨＹ＆ＭＡＣ１１を介して受信した受信データを、受信データバッファであるネットワークＩ／Ｆ受信データＦＩＦＯ２１に蓄積する。
【００３９】
したがって、ネットワークのパケット処理の最低限度のレベルの部分であるＰＨＹ＆ＭＡＣ１１にだけ電源を供給して、受信動作を継続させ、ＣＰＵ２、ＡＳＩＣ３が動作できなくてもデータ受信をネットワークＩ／Ｆ受信データＦＩＦＯ２１に蓄積することができるとともに、この間にＣＰＵ２、ＡＳＩＣ３の動作を一時停止または電源オフさせて、その間にシステムバス周波数の変更を行うことができ、データ漏れを発生させることなく、周波数を変更して、消費電力を削減することができる。
【００４０】
図４は、本発明の画像形成装置の第２の実施の形態を適用した画像形成装置のコントローラによる省電力モード処理を示すフローチャートである。
【００４１】
なお、本実施の形態は、上記第１の実施の形態の画像形成装置及びコントローラ１と同様の画像形成装置及びコントローラに適用したものであり、本実施の形態の説明においては、必要に応じて、上記第１の実施の形態の説明で用いた符号をそのまま用いて説明する。
【００４２】
本実施の形態のコントローラ１は、ネットワークインタフェースであるＰＨＹ＆ＭＡＣ１１からデータが受信されない時間が一定時間経過し、かつ、その他の動作要求がないと、ＳＤＲＡＭ４をセルフリフレッシュ状態に移行させ、ＣＰＵ２をＷＡＩＴ状態にして、ＭＡＣからクロックジェネレータ５にコマンドを送出して、ＣＰＵ２、ＡＣＩＣ３及びＳＤＲＡＭ４のクロックを停止するところにその特徴がある。
【００４３】
すなわち、いま、例として、ＣＰＵ２、ＡＳＩＣ３及びＳＤＲＡＭ４のクロックを１３３ＭＨｚから停止するものとすると、コントローラ１は、図４に示すように、まず、現在１３３ＭＨｚのクロック周波数とすると（ステップＳ２０１）、ネットワークインターフェースであるＰＨＹ＆ＭＡＣ１１がデータの受信を行わない無受信時間を計測し、無受信時間が一定時間が経過すると（ステップＳ２０２）、その他の動作要求が無いことを確認する（ステップＳ２０３）。
【００４４】
そして、無受信時間が一定時間を経過し、かつ、その他の動作要求がないと、ＣＰＵ２は、ＡＳＩＣ３のＤＭＡ等の動作が終了していることを確認し、終了していると、ＣＰＵ２からＡＳＩＣ３を経由してＳＤＲＡＭ４にセルフリフレッシュになるよう指示（ＣＫＥ信号をディスエーブル）する（ステップＳ２０４）。次に、ＰＨＹ＆ＭＡＣ１１のＭＡＣの周波数設定レジスタ２３に０ＭＨｚ（クロック停止）になるよう値を設定し（ステップＳ２０５）、ＭＡＣの周波数設定レジスタ２３にデータが設定されると、ＣＰＵ２のＷＡＩＴコマンドを実行させるとともに（ステップＳ２０６）、ＭＡＣの周波数設定レジスタ２３がＩ２Ｃインターフェース経由でクロックジェネレータ５にデータ（０ＭＨｚのデータ）の送出を開始する（ステップＳ２０７）。このデータは、２９ｂｉｔあり、全部で７２．５μｓｅｃ時間が掛かる。
【００４５】
クロックジェネレータ５は、データを受け取ると、周波数を変化させるが、本実施の形態の場合、０ＭＨｚであるため、クロックの送出を停止する（ステップＳ２０８）。
【００４６】
一方、クロックジェネレータ５にコマンドを送出している間に、上述のように、ＣＰＵ２でＷＡＩＴ命令を実行させ（ステップＳ２０６）、このＷＡＩＴコマンドを実行すると、ＣＰＵ２の内部のＰＬＬも停止し、省電力モード状態に入る。
【００４７】
この省電力モードから抜けるには、インタラプトの入力が必要になり、インタラプト待ちの状態となる。
【００４８】
そして、コントローラ１は、ＣＰＵ２及びＡＳＩＣ３の動作停止から動作を再開するまでのネットワークデータをネットワークＩ／Ｆ受信データＦＩＦＯ２１に蓄える。
【００４９】
このように、本実施の形態の画像形成装置のコントローラ１は、ＰＨＹ＆ＭＡＣ１１からのデータ受信が所定時間発生せず、かつ、その他の動作要求がないと、ＣＰＵ２が、ＡＳＩＣ３を介してＳＤＲＡＭ４をセルフリフレッシュ状態に移行させ、当該ＣＰＵ２がＷＡＩＴ状態に移行した後、ＭＡＣ１１ａの周波数設定レジスタ２３からクロックジェネレータ５に周波数０の周波数変更要求を行って、当該クロックジェネレータ５からのＣＰＵ２、ＡＳＩＣ３及びＳＤＲＡＭ４へのクロックの出力を停止させて省電力モードに移行している。
【００５０】
したがって、周波数変更のためにＣＰＵ２やＡＳＩＣ３の動作を一時停止させるだけでなく、ネットワーク受信データが無い場合で、他の動作もしていない状態の時に積極的にＡＳＩＣ３やＣＰＵ２の動作を停止させることができるとともに、ＣＰＵ２及びＡＳＩＣ３の動作停止から動作を再開するまでのネットワークデータをネットワークＩ／Ｆ受信データＦＩＦＯ２１に蓄えることができ、受信データの漏れを発生させることなく、より一層消費電力を削減することができる。
【００５１】
図５は、本発明の画像形成装置の第３の実施の形態を適用した画像形成装置のコントローラによる省電力モード処理を示すフローチャートである。
【００５２】
なお、本実施の形態は、上記第１の実施の形態の画像形成装置及びコントローラ１と同様の画像形成装置及びコントローラに適用したものであり、本実施の形態の説明においては、必要に応じて、上記第１の実施の形態の説明で用いた符号をそのまま用いて説明する。
【００５３】
本実施の形態のコントローラ１は、ネットワークインタフェースであるＰＨＹ＆ＭＡＣ１１からデータが受信されると、ＭＡＣチップ１１ａがインタラプト信号をＣＰＵ２に送出し、クロックジェネレータ５にＣＰＵ２、ＡＣＩＣ３及びＳＤＲＡＭ４のクロックスタート信号を送出して、省電力モードから通常待機状態に復帰するところにその特徴がある。
【００５４】
すなわち、コントローラ１は、図５に示すように、省電力待機状態で（ステップＳ３０１）、ネットワークインタフェースであるＰＨＹ＆ＭＡＣ１１からネットワークデータを受信すると（ステップＳ３０２）、ＰＨＹ＆ＭＡＣ１１のＭＡＣチップ１１ａからＩ２Ｃインターフェースを経由して、クロックジェネレータ５にクロック出力の開始を指示するクロック出力信号を出力する（ステップＳ３０４）。
【００５５】
次に、ＭＡＣ１１ａ内のタイマ２２が３．１ｍｓｅｃの時間を計数してカウントアップが終了すると、クロックジェネレータ５は、省電力待機状態に入る前の周波数である１３３ＭＨｚを安定して出力するようになる。
【００５６】
そこで、タイマ２２がカウントアップを終了すると、ＭＡＣチップ１１ａのタイマ２２が、ＣＰＵ２に向かってインタラプトを出力し（ステップＳ３０６）、インタラプトを受け取ったＣＰＵ２は、ＷＡＩＴ状態から抜け出して動作を再開する（ステップＳ３０７）。
【００５７】
ＣＰＵ２が通常動作を開始すると、ＡＳＩＣ３のレジスタを操作して、ＳＤＲＡＭ４のセルフリフレッシュを解除して、通常動作を再開する（ステップＳ３０８）。
【００５８】
このように、本実施の形態の画像形成装置のコントローラ１は、省電力モード状態で、ＰＨＹ＆ＭＡＣ１１がネットワークからデータを受信すると、周波数設定レジスタ２３からＩ２Ｃインタフェースを経由してクロックジェネレータ５にクロック復帰信号を送出し、ＭＡＣチップ１１ａがインターラプト信号をＣＰＵ２に出力して、省電力モードから復帰している。
【００５９】
したがって、ＭＡＣチップ１１ａで全てを指示して、ＣＰＵ２、ＡＳＩＣ３が動作していなくても、また、電源がオフであっても、ネットワークデータの受信に基づいて、省電力モード状態から通常待機状態に適切に移行することができ、より一層消費電力を削減することができるとともに、適切に省電力モード状態から復帰することができる。
【００６０】
以上、本発明者によってなされた発明を好適な実施の形態に基づき具体的に説明したが、本発明は上記のものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６１】
【発明の効果】
請求項１記載の発明の画像形成装置によれば、所定のネットワークに接続されたＭＡＣを有するネットワークインタフェースを備え、当該ネットワークインタフェースを介してネットワークからのデータを受信して、クロックジェネレータからの所定周波数のバスクロックに基づいてＣＰＵ、ＡＳＩＣ及びＳＤＲＡＭが動作して、受信データを記録出力するに際して、所定タイミングで、ＣＰＵが、ＡＳＩＣを介してＳＤＲＡＭをセルフリフレッシュ状態に移行させるとともに当該ＡＳＩＣの動作を停止させ、当該ＣＰＵがＷＡＩＴ状態に移行した後、Ｉ２Ｃインタフェースでクロックジェネレータに接続されたレジスタからクロックジェネレータに変更後の周波数を通知する周波数変更要求を行って、当該クロックジェネレータからのＣＰＵ、ＡＳＩＣ及びＳＤＲＡＭへのクロックの周波数を当該通知による周波数に変更させて省電力モードに移行するとともに、クロックジェネレータがクロック周波数を変更する際のＣＰＵ及びＡＳＩＣの動作を一時停止する間にネットワークインタフェースを介して受信した受信データを、受信データバッファに蓄積するので、ネットワークのパケット処理の最低限度のレベルの部分（ＰＨＹチップとＭＡＣチップ）にだけ電源を供給して、受信動作を継続させ、ＣＰＵ、ＡＳＩＣが動作できなくてもデータ受信を受信データバッファに蓄積することができるとともに、この間にＣＰＵ、ＡＳＩＣの動作を一時停止または電源オフさせて、その間にシステムバス周波数の変更を行うことができ、データ漏れを発生させることなく、周波数を変更して、消費電力を削減することができる。
【００６２】
請求項２記載の発明の画像形成装置によれば、ネットワークインタフェースからのデータ受信が所定時間発生せず、かつ、その他の動作要求がないと、ＣＰＵが、ＡＳＩＣを介してＳＤＲＡＭをセルフリフレッシュ状態に移行させ、当該ＣＰＵがＷＡＩＴ状態に移行した後、ＭＡＣのレジスタからクロックジェネレータに周波数０の周波数変更要求を行って、当該クロックジェネレータからのＣＰＵ、ＡＳＩＣ及びＳＤＲＡＭへのクロックの出力を停止させて省電力モードに移行するので、周波数変更のためにＣＰＵやＡＳＩＣの動作を一時停止させるだけでなく、ネットワーク受信データが無い場合で、他の動作もしていない状態の時に積極的にＡＳＩＣやＣＰＵの動作を停止させることができるとともに、ＣＰＵ及びＡＳＩＣの動作停止から動作を再開するまでのネットワークデータを受信データバッファに蓄えることができ、受信データの漏れを発生させることなく、より一層消費電力を削減することができる。
【００６３】
請求項３記載の発明の画像形成装置によれば、省電力モード状態で、ネットワークインタフェースがネットワークからデータを受信すると、レジスタからＩ２Ｃインタフェースを経由してクロックジェネレータにクロック復帰信号を送出し、ＭＡＣがインターラプト信号をＣＰＵに出力して、省電力モードから復帰するので、ＭＡＣで全てを指示して、ＣＰＵ、ＡＳＩＣが動作していなくても、また、電源がオフであっても、ネットワークデータの受信に基づいて、省電力モード状態から通常待機状態に適切に移行することができ、より一層消費電力を削減することができるとともに、適切に省電力モード状態から復帰することができる。
【図面の簡単な説明】
【図１】本発明の画像形成装置の第１の実施の形態を適用した画像形成装置のコントローラの概略回路ブロック構成図。
【図２】図１のＰＨＹ＆ＭＡＣのＭＡＣチップの要部回路ブロック図。
【図３】図１のコントローラによる省電力制御処理を示すフローチャート。
【図４】本発明の画像形成装置の第２の実施の形態を適用した画像形成装置のコントローラによる省電力制御処理を示すフローチャート。
【図５】本発明の画像形成装置の第３の実施の形態を適用した画像形成装置のコントローラによる省電力復帰制御処理を示すフローチャート。
【符号の説明】
１　コントローラ
２　ＣＰＵ
３　ＡＳＩＣ
４　ＳＤＲＡＭ
５　クロックジェネレータ
６　ハードディスク
７　電源部
８　エンジンＩ／Ｆ
９　フラッシュメモリ
１０　ＩＥＥＥ１２８４Ｉ／Ｆ
１１　ＰＨＹ＆ＭＡＣ
１２　操作パネルＩ／Ｆ
１３　システムバス
【図１】
2004080326.tif 000003
【図２】
2004080326.tif 000004
【図３】
2004080326.tif 000005
【図４】
2004080326.tif 000006
【図５】
2004080326.tif 000007