(57)【要約】【課題】ソレノイドを強励磁状態から弱励磁状態に自動的に遷移することによって、ソレノイドの強励磁／弱励磁／非励磁の切り替え制御を自動的に行うことができ、さらに、当該切り替えを正確かつ任意に行うことが可能であって、チャタリングに起因したノイズの発生をも抑制し得るアクチュエータ駆動回路を提供する。【解決手段】アクチュエータ１１に対して、互いに並列に接続された第１のスイッチング素子Ｔｒ１と第２のスイッチング素子Ｔｒ２とを備えるアクチュエータ駆動回路において、第１のスイッチング素子Ｔｒ１の制御端（ベース）には、この第１のスイッチング素子Ｔｒ１のオン・オフを自動的に制御することが可能な制御回路１０が設けられていることを特徴とする。【選択図】          図１
2004335656.tif 000002
【特許請求の範囲】
【請求項１】
互いに並列に接続された第１のスイッチング素子と第２のスイッチング素子とを備え、当該第１のスイッチング素子をオン・オフ動作してアクチュエータを所定の駆動電流で駆動するアクチュエータ駆動回路において、
前記第１のスイッチング素子の制御端には、当該第１のスイッチング素子のオン・オフ動作を自動的に制御する制御回路が設けられていることを特徴とするアクチュエータ駆動回路。
【請求項２】
互いに並列に接続された前記第１のスイッチング素子と前記第２のスイッチング素子とは、当該第１のスイッチング素子及び当該第２のスイッチング素子を制御する一の入力信号供給手段に接続されていることを特徴とする請求項１記載のアクチュエータ駆動回路。
【請求項３】
前記第１のスイッチング素子と前記制御回路との間には、チャタリングを除去し、チャタリングを除去した信号で前記第１のスイッチング素子を制御するチャタリング除去回路が設けられていることを特徴とする請求項１又は２記載のアクチュエータ駆動回路。
【請求項４】
前記制御回路は、前記第１のスイッチング素子を一定時間オンする微分回路であることを特徴とする請求項１から３のいずれか記載のアクチュエータ駆動回路。
【請求項５】
前記アクチュエータは、ソレノイドのプランジャであることを特徴とする請求項１から４のいずれか記載のアクチュエータ駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、起動→定常→停止をするソレノイドやモータ等のアクチュエータを駆動する駆動回路に関するものであって、特に、ソレノイドやモータ等の励磁強度を自動的に切り替えることが可能なアクチュエータ駆動回路に関するものである。
【０００２】
【従来の技術】
従来より、電流を流すことによって内部に磁界を発生させる円筒状のコイル、いわゆるソレノイドを主要構成要素とし、例えば、ソレノイド内部でその中心軸に沿って往復運動を行うプランジャを設けることによって様々な機械制御を行う電磁アクチュエータや、円筒形状の鉄心に設けられたスロットの中にコイルが巻かれた回転子を設けることによって様々な機械制御を行う電磁アクチュエータが多数存在する。
【０００３】
かかる電磁アクチュエータは、ソレノイドを流れる電流（以下、ソレノイド電流という）を流すことを契機として、ソレノイドを励磁状態にせしめる一方で、ソレノイド電流を遮断することを契機として、ソレノイドを非励磁状態にせしめている。また、一般的な電磁アクチュエータは、励磁状態を複数の状態に分割して、すなわち、複数の励磁状態を適宜切り替えて強励磁、弱励磁とすることによって、消費電力の削減などの様々な利益を享受することのできる機械制御を実行している（例えば特許文献１参照）。
【０００４】
図７は、特許文献１に開示された発明に係るプランジャ駆動（励磁）回路を示す回路図であり、上述のとおり、励磁状態を２つの状態に分割することで、無駄な消費電力削減の効果を奏するものとなっている。
【０００５】
図７において、プランジャ７１の一端には電源電圧Ｖｃｃが接続されており、他端には２個のＮＰＮトランジスタ７２，７３がそれぞれのコレクタに接続されている。また、トランジスタ７２のエミッタはアースに接続され、トランジスタ７２のベースはバイアス電圧源７４の正極側に接続されている。さらに、このバイアス電圧源７４の負極側はスイッチ７５を介してアースに接続されている。一方で、トランジスタ７３のエミッタはエミッタ抵抗７６を介してアースに接続され、トランジスタ７３のベースはバイアス電圧源７７の正極側に接続されている。また、このバイアス電圧源７７の負極側はスイッチ７８を介してアースに接続されている。
【０００６】
かかる構成において、スイッチ７５が閉じられることを契機として、トランジスタ７２が導通し、プランジャ７１内のソレノイドを強励磁状態にせしめ、プランジャ７１の吸引動作が実現する。そして、この吸引動作が所定期間継続した後、スイッチ７５が開かれ、かつ、スイッチ７８が閉じられることを契機として、トランジスタ７３が導通し、プランジャ７１内のソレノイドを弱励磁状態にせしめ、プランジャ７１の保持動作が実現する。
【０００７】
ここで、エミッタ抵抗７６の値をＲ、バイアス電圧源７７の値をＶｂ、トランジスタ７３のベース・エミッタ間の電圧をＶｂｅとすれば、ソレノイドの弱励磁状態におけるソレノイド電流の値は（Ｖｂ―Ｖｂｅ）／Ｒで与えられることから、プランジャ７１の保持動作の実現に必要かつ最小限のソレノイド電流が流れるように、ＲとＶｂを適当な値に設定することによって、保持動作時の無駄な消費電力を削減することが可能となる。
【０００８】
このように、スイッチ７８を開いた状態でスイッチ７５を閉じることによって、プランジャ７１内のソレノイドに吸引動作に必要なソレノイド電流を与えて、ソレノイドを強励磁状態にする一方で、スイッチ７５を開いた状態でスイッチ７８を閉じることによって、プランジャ７１内のソレノイドに保持動作に必要なソレノイド電流を与えて、ソレノイドを弱励磁状態にしており、ソレノイドを強励磁状態から弱励磁状態に遷移せしめる際に行われるスイッチ７５，７８の切り替えを人為的操作によって行っていた。
【０００９】
【特許文献１】
特開昭６２−２６０３０７号公報（第１図）
【００１０】
【発明が解決しようとする課題】
しかしながら、特許文献１に開示された発明は、２個のトランジスタ７２，７３をオン・オフ動作する手段として、人為的操作が必要なスイッチ７５，７８を採用しているため、プランジャ７１の励磁と非励磁の切り替えにおいて人間の介在が不可避となる。従って、この特許文献１に開示された技術的思想は、自動機にそのまま適用することができないといった問題点がある。
【００１１】
また、人為的操作を必要とする特許文献１に開示された発明において、人間の介在によってスイッチを数百ミリ秒という微小時間単位で連続的かつ正確に切り替えを行うことは困難である。加えて、ＣＰＵや発信回路等の情報処理ユニットを活用することによって、このようなスイッチの切り替えを自動的に行うことも考えられるが、このような情報処理ユニットを活用することは、回路を複雑化させ、製造コストの増大を招来するといった問題点がある。
【００１２】
さらに、より根本的な解決課題として、上記特許文献１に開示された発明は、スイッチ７５，７８を用いることによってトランジスタ７２，７３のオン・オフ制御を行うものであることから、スイッチ７５，７８の機械接点がオン状態からオフ状態へ、または、オフ状態からオン状態へ移行する際に生じるチャタリングに起因したノイズを発生させ、その結果、電子機器の誤動作を引き起こす問題点を内包している。かかる問題点は、微小時間でトランジスタ７２，７３のオン・オフ動作を繰り返すチョッピング方式を採用した場合に、すなわち、プランジャ駆動回路を高周波帯域で使用した場合に如実に表出する。
【００１３】
本発明は、このような点に鑑みてなされたものであり、その目的は、ソレノイドを強励磁状態から弱励磁状態に自動的に遷移することによって、ソレノイドの強励磁／弱励磁／非励磁の切り替え制御を自動的に行うことができ、さらに、当該切り替えを正確かつ任意に行うことが可能であって、チャタリングに起因したノイズの発生をも抑制し得るアクチュエータ駆動回路を提供することにある。
【００１４】
【課題を解決するための手段】
以上のような課題を解決するために、本発明は、互いに並列に接続された２つのスイッチング素子を備えたアクチュエータ駆動回路において、一方のスイッチング素子の制御端に、このスイッチング素子のオン・オフ動作を自動的に制御することが可能な制御回路が設けられていることを特徴とする。
【００１５】
より具体的には、本発明は、以下のものを提供する。
【００１６】
（１）  互いに並列に接続された第１のスイッチング素子と第２のスイッチング素子とを備え、前記第１のスイッチング素子をオン・オフ動作してアクチュエータを所定の駆動電流で駆動するアクチュエータ駆動回路において、前記第１のスイッチング素子の制御端には、当該第１のスイッチング素子のオン・オフを自動的に制御する制御回路が設けられていることを特徴とするアクチュエータ駆動回路。
【００１７】
本発明によれば、アクチュエータに対して、互いに並列となるように接続された第１のスイッチング素子と第２のスイッチング素子とを備え、第１のスイッチング素子のオン・オフ動作を切り替えることによってアクチュエータを所定の駆動電流で駆動するアクチュエータ駆動回路において、第１のスイッチング素子の制御端（例えば、ＮＰＮトランジスタにあってはベース端子）には、この素子のオン・オフ動作を自動的に切り替えることが可能な制御回路が設けられている、という構成にしたから、第１のスイッチング素子を一定時間オン動作させ、一定時間経過後に自動的にオフ動作に切り替えることができる。
【００１８】
従って、並列に接続された第１のスイッチング素子と第２のスイッチング素子のそれぞれを流れる電流の和をソレノイド電流としてアクチュエータを駆動する場合において、第１のスイッチング素子がオン動作のときには、アクチュエータにその動作のための必要量の電流が流れる一方、第１のスイッチング素子がオフとなって第２のスイッチング素子のみがオンとなっているときには、その第１のスイッチング素子の駆動電流よりも低い駆動電流が流れることとなるので、第１のスイッチング素子が自動的にオフ動作に切り替わったとき、ソレノイド電流は第２のスイッチング素子を流れる電流のみとなる結果、ソレノイドを強励磁状態から弱励磁状態に自動的に遷移せしめることができることとなる。
【００１９】
また、第１のスイッチング素子と第２のスイッチング素子とでスイッチを切り替えてオン・オフする等の人為的操作や機械的操作ではなく、第２のスイッチング素子をオン動作させつつ、第１のスイッチング素子の自動的なオフ動作を契機として、必然的かつ瞬時にソレノイドの励磁状態が変化することから、ソレノイドの励磁が一瞬遮断されたり、そのことに起因した異常電流が流れることはない。
【００２０】
また、アクチュエータ駆動回路の機構・寸法設計上、第１のスイッチング素子が動作している際の励磁電圧が定格電圧の範囲内におさまらない場合があるが、かかる場合であっても、第１のスイッチング素子を所定期間経過後に自動的にオフし、第２のスイッチング素子が動作している際の励磁電圧を定格電圧内に抑えることによって、ソレノイドを破壊することなくアクチュエータを駆動することができるようになる。
【００２１】
さらに、第１のスイッチング素子のオン・オフ動作を自動的に切り替える制御回路のパラメータを適正に設定することによって、ソレノイドの強励磁状態が継続する時間を、正確かつ任意に設定することができる。
【００２２】
このような制御回路の回路構成としては、ＣＰＵやＭＰＵ等の中央処理制御装置を採用することも考えられるが、この他に、抵抗、コイル、コンデンサ等の受動素子のみを採用することによって、本発明を具現化するにあたって部品点数の少ないアクチュエータ駆動回路を構成することができ、ひいては、製造コストの削減にも繋がることとなる。
【００２３】
ここで、「所定の駆動電流」とは、アクチュエータを駆動するのに必要な電流を意味し、より具体的には、上述のとおり、第１のスイッチング素子と第２のスイッチング素子を流れる電流の和を意味する。例えば、スイッチング素子として２つのＮＰＮトランジスタを採用した場合には、それぞれのＮＰＮトランジスタのコレクタ電流の和が所定の駆動電流に相当し、第１のスイッチング素子と第２のスイッチング素子が共にオン状態のときには、それぞれのスイッチング素子（ＮＰＮトランジスタ）を流れる電流の和となり、第１のスイッチング素子がオフ状態のときには、第２のスイッチング素子を流れる電流となる（第１のスイッチング素子を流れる電流は０である）。
【００２４】
また、「スイッチング素子の制御端」とは、スイッチング素子をオン動作させるトリガとなる電圧・電流を供給する端子を意味し、例えば、スイッチング素子としてＮＰＮトランジスタを採用した場合には、ベース端子に相当する。
【００２５】
さらに、「スイッチング素子のオン・オフ」とは、スイッチング素子が機能しているオン状態と、スイッチング素子が機能していないオフ状態と、の双方の動作状態を意味する。
【００２６】
（２）  互いに並列に接続された前記第１のスイッチング素子と前記第２のスイッチング素子とは、当該第１のスイッチング素子及び当該第２のスイッチング素子を制御する一の入力信号供給手段に接続されていることを特徴とする（１）記載のアクチュエータ駆動回路。
【００２７】
本発明によれば、アクチュエータに対して、互いに並列となるように接続された第１のスイッチング素子と第２のスイッチング素子は、これらのスイッチング素子を制御する入力信号を供給する一の入力信号供給手段に接続されている、という構成にしたから、入力信号供給手段から出力された入力信号は、第１のスイッチング素子と第２のスイッチング素子の双方に同時に又は同期して供給されることとなる。
【００２８】
従って、アクチュエータ駆動回路において、第１のスイッチング素子と第２のスイッチング素子は、この入力信号供給手段からの同期信号によって動作することから、例えば、アクチュエータ駆動回路に内蔵されたＣＰＵ又は信号切り替え手段からの１本のオン・オフ信号のみでソレノイドの励磁状態を制御することが可能となる。その結果、アクチュエータを高周波帯域で使用する場合にあっては、高周波ノイズの抑制に貢献し得ることとなる。
【００２９】
ここで、「入力信号供給手段」とは、スイッチング素子をオン動作させる信号を供給するものであって、例えば、ＣＰＵや発振回路が挙げられる。また、本発明でいう「入力信号供給手段」は、単一のものである必要はなく、例えば、交流電源、ソリッドステートリレー、又はアクチュエータ用ＡＣ／ＤＣコンバータ等の複数の機器からなる入力信号供給ユニットを含むものである。
【００３０】
（３）  前記第１のスイッチング素子と前記制御回路との間には、チャタリングを除去し、チャタリングを除去した信号で前記第１のスイッチング素子を制御するチャタリング除去回路が設けられていることを特徴とする（１）又は（２）記載のアクチュエータ駆動回路。
【００３１】
本発明によれば、第１のスイッチング素子と、この第１のスイッチング素子のオン・オフ動作を切り替える制御回路との間に、チャタリングを除去し、チャタリングを除去した信号によって第１のスイッチング素子を制御することが可能なチャタリング除去回路が設けられている、という構成にしたから、第１のスイッチング素子は、チャタリングが除去された入力信号によって動作することとなる。
【００３２】
従って、第１のスイッチング素子の誤動作を防止できるのみならず、他の電子機器への影響を及ぼしかねない電磁ノイズの発生を抑制することができる。
【００３３】
ここで、「チャタリング」とは、機械接点がオフからオンへ、又はオンからオフへ移行する際に、単純に移行するのではなく、オン・オフを数回繰り返した後に状態が安定する現象のことをいい、これを除去する手段としては、タイマー割り込み等によるサンプリング処理、接点状態の監視等によるディレイ処理、ＣＲフィルタによる平滑化、シュミットトリガバッファの活用等が挙げられるが、本発明は、これらの如何なる手段を用いるものであっても構わない。
【００３４】
（４）  前記制御回路は、前記第１のスイッチング素子を一定時間オンする微分回路であることを特徴とする（１）から（３）のいずれか記載のアクチュエータ駆動回路。
【００３５】
本発明によれば、第１のスイッチング素子のオン・オフ動作を切り替える制御回路として、この素子を一定時間オンさせておくことが可能であって、現在汎用されている微分回路を採用することとしたから、ソレノイドの励磁状態を自動的に変更し得るアクチュエータ駆動回路を容易に構成することができ、ひいては、製造に必要な部品点数を減らし、製造コストの削減を図ることが可能となる。
【００３６】
ここで、「微分回路」とは、一般に、抵抗及びコンデンサによって構成される高域通過回路を意味し、時定数を定める微分回路を意味するが、本明細書においては、抵抗及びコンデンサによって構成されるものに限定されることなく、高周波信号のみを通過させ得る回路すべてを含むものとする。
【００３７】
（５）  前記アクチュエータは、ソレノイドのプランジャであることを特徴とする（１）から（４）のいずれか記載のアクチュエータ駆動回路。
【００３８】
本発明によれば、アクチュエータとしてソレノイドのプランジャを用いることによって、ソレノイドを強励磁状態から弱励磁状態に自動的に遷移せしめることができるので、製品に見合ったソレノイドの駆動が可能となり、省電力かつ低発熱の装置を提供することができる。
【００３９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面に基づいて説明する。
【００４０】
［回路構成］
図１は、本発明の実施の形態に係るアクチュエータ駆動回路の回路図である。
【００４１】
図１において、電磁アクチュエータ１１であるソレノイドの一端には、ソレノイド励磁用電圧源ＶＤＤが接続されており、他端には、強励磁用スイッチングトランジスタＴｒ１のコレクタと、弱励磁電流設定用抵抗Ｒ５を介して弱励磁用スイッチングトランジスタＴｒ２のコレクタと、が接続されている。また、強励磁用スイッチングトランジスタＴｒ１と、弱励磁用スイッチングトランジスタＴｒ２とは、それぞれのエミッタがアースに接続されている。なお、強励磁用スイッチングトランジスタＴｒ１と、強励磁用スイッチングトランジスタＴｒ２と、のエミッタ端子に接続するエミッタ抵抗（図示せず）は、電圧利得を向上させる観点から、小さくする又は除去することが好ましい。
【００４２】
次に、強励磁用スイッチングトランジスタＴｒ１のベース端子は、直列抵抗Ｒ３を介してチャタリング除去用シュミットトリガバッファＩＣ１の出力端子に接続されている。また、チャタリング除去用シュミットトリガバッファＩＣ１の入力端子は、強励磁時間設定用コンデンサＣ１及び強励磁時間設定用抵抗Ｒ２からなる微分回路１０と、直列抵抗Ｒ１を介して、アクチュエータ駆動回路の入力信号供給手段（例えば、ＣＰＵ２００）に接続されている。
【００４３】
一方で、弱励磁用スイッチングトランジスタＴｒ２のベース端子は、直列抵抗Ｒ４を介して、アクチュエータ駆動回路の入力供給手段（ＣＰＵ２００）に接続されている。
【００４４】
なお、本発明の実施の形態に係るアクチュエータ駆動回路においては、その回路構成中に直列抵抗Ｒ１、Ｒ３、Ｒ４が設けられている。これらの直列抵抗は、トランジスタのベース電流を制限するための抵抗や、トランジスタのオン・オフ動作を適切に制御するための抵抗であって、設計仕様上任意に設定することができる。
【００４５】
このような回路構成を有するアクチュエータ駆動回路において、チャタリング除去用シュミットトリガバッファＩＣ１は、一般に、コンパレータ等の比較回路の出力電圧を正帰還することによってヒステリシス特性をもたせた回路を用いて構成する。かかるチャタリング除去用シュミットトリガバッファＩＣ１の機能については、図２を用いて後述する。
【００４６】
また、強励磁時間設定用コンデンサＣ１及び強励磁時間設定用抵抗Ｒ２からなる微分回路１０の周波数特性及びステップ応答については、図３及び図４を用いて後述する。
【００４７】
なお、本発明の実施の形態に係るアクチュエータ駆動回路においては、強励磁用スイッチングトランジスタＴｒ１、弱励磁用スイッチングトランジスタＴｒ２として、ＮＰＮトランジスタを採用したが、本発明はこれに限られず、ＰＮＰトランジスタや電界効果トランジスタ（ＦＥＴ）、リレーを採用することも可能である。例えば、スイッチング素子としてＦＥＴを採用した場合には、このＦＥＴのオン・オフ動作を制御するための制御端はゲートとなり、ドレイン電流の大小によって、アクチュエータ１１内のソレノイド電流を変化させることができる。なお、アクチュエータ１１内のソレノイド電流を大きくする必要がある場合（例えば、数百ミリアンペア以上）には、スーパーβトランジスタ（トランジスタの電流増幅率ｈｆｅが非常に大きいトランジスタ（ｈｆｅ＝６００〜３６００）を使用したり、トランジスタ２個をダーリントン接続したりすることができる。
【００４８】
また、本発明の実施の形態に係るアクチュエータ駆動回路においては、強励磁用スイッチングトランジスタＴｒ１、弱励磁用スイッチングトランジスタＴｒ２がオフ動作した時点でソレノイド１１に発生するサージ電圧（逆起電力）を吸収することができるダイオードや、定常状態から停止状態に遷移するに際してソレノイド１１に消磁電流を供給する消磁回路などは設けていないが（図１参照）、本発明の効果の妨げとならない範囲でこれらを設けることは勿論可能である。特に、スイッチング素子としてリレーを用いる場合に、上記のダイオード（フライホイールダイオード）や消磁回路を設けることができる。
【００４９】
一方で、電磁アクチュエータとして、本実施例においてはソレノイドを採用したが、本発明はこれに限られず、起動状態（高電流状態）、定常状態（低電流状態）、停止状態（電流遮断状態）と遷移していく直流モータ等の電磁アクチュエータにも適用可能である。
【００５０】
また、接地方式として、本実施例においてはエミッタ接地方式を採用したが、本発明の効果の妨げとならない範囲で、ベース接地方式、コレクタ接地方式等、トランジスタのどの端子を接地（共通）端子にしても構わない。
【００５１】
さらに、入力供給手段（ＣＰＵその他の信号切換え手段）は、アクチュエータ駆動回路を持つ自製品が内蔵しているものでも、この自製品を制御する上位の装置が内蔵しているものであってもよい。
【００５２】
［チャタリング除去機能］
図２は、チャタリング除去用シュミットトリガバッファＩＣ１の一態様であるシュミットトリガ回路を示す回路図である。
【００５３】
図２において、シュミットトリガ回路は、一般的な波形操作に用いられる汎用増幅器、すなわちオペアンプＯＰと、電圧を比較する際の基準となる基準電圧ＶＳと、ヒステリシス特性を決定付ける直列抵抗Ｒ６及び直列抵抗Ｒ７と、からなる。
【００５４】
オペアンプＯＰの基本動作は、入力信号が基準電圧Ｖｓよりも大きいか小さいかを判別し、入力信号をパルス状に反転増幅させるものである。従って、出力電圧をＶＯとすれば、シュミットトリガ回路の入力部にチャタリングを含む入力電圧Ｖｉが印加された場合、プラス端子の電圧は基準電圧ＶＳから出力電圧ＶＯのＲ７／（Ｒ６＋Ｒ７）倍の電圧だけずれるため、すなわち、シュミットトリガ回路はヒステリシス特性を有しているため、チャタリングを除去することが可能となる。
【００５５】
［微分回路の周波数特性］
図３は、強励磁時間設定用コンデンサＣ１及び強励磁時間設定用抵抗Ｒ２からなる微分回路１０の周波数特性の概略を示す図である。
【００５６】
図３において、横軸は周波数、縦軸は電圧利得（電流利得）を示す。ここで、図１に示す微分回路１０の入力電圧をＶｉ、出力電圧をＶＯ、低域遮断周波数ω０を１／Ｃ１Ｒ２とすれば、以下の入出力特性を示す式が得られる。
【００５７】
【数１】
2004335656.tif 000003
【００５８】
従って、高周波領域（ω→∞）においては電圧利得が１となり、低周波領域（ω→ω０）である低域遮断周波数ω０付近においては電圧利得が３デシベル（ｄＢ）下がり、低周波領域においては電圧利得が極めて小さくなる結果、図３のような周波数特性を示すようになる。かかる周波数特性を有する微分回路１０に、矩形波が入力された場合には、図４に示すステップ応答が得られることとなる。
【００５９】
［微分回路のステップ応答］
図４は、強励磁時間設定用コンデンサＣ１及び強励磁時間設定用抵抗Ｒ２からなる微分回路１０（図１参照）のステップ応答の概略を示す図である。
【００６０】
図４において、横軸は時間、縦軸は強励磁時間設定用抵抗Ｒ２にかかる電圧（出力電圧）を示す。図１に示す微分回路に電圧Ｅのステップ入力を印加した場合において、ステップ入力を印加してからｔ秒経過後の出力電圧をＶＯ（ｔ）は、以下の式のように表せる。
【００６１】
【数２】
2004335656.tif 000004
【００６２】
これより、図１に示す微分回路のステップ応答は、図４に示すような応答となる。すなわち、図１に示す微分回路にステップ入力が印加された場合において、時定数Ｔ（Ｔ＝Ｃ１×Ｒ２）が経過したとき（ｔ＝Ｔ）には、強励磁用スイッチングトランジスタＴｒ１のオン状態を維持することができない程の微小電圧（電圧Ｅの約０．３７倍（ｅ−１倍）の電圧）が当該回路から出力されることとなる。
【００６３】
［アクチュエータ駆動回路の動作フロー］
図５は、本発明の実施の形態に係るアクチュエータ駆動回路の動作フローを示すフローチャートである。
【００６４】
図５において、まず、入力信号供給手段としてのＣＰＵ２００からソレノイド１１を駆動する駆動信号が供給されていない場合、すなわち、強励磁用スイッチングトランジスタＴｒ１及び弱励磁用スイッチングトランジスタＴｒ２を動作させるためのステップ入力電圧が印加されていない場合（Ｌレベル、例えば０ボルトである場合）には、強励磁用スイッチングトランジスタＴｒ１、弱励磁用スイッチングトランジスタＴｒ２は共にオン動作せず、ソレノイド１１は非励磁状態となっている（ステップＳ５１）。
【００６５】
次いで、ＣＰＵ２００から、ソレノイド１１を励磁させて駆動させるためのステップ入力電圧（Ｈレベル、例えば５ボルト）が印加されることによって（ステップＳ５２）、強励磁用スイッチングトランジスタＴｒ１と弱励磁用スイッチングトランジスタＴｒ２が同時にオン動作する（ステップＳ５３）。
【００６６】
このとき、強励磁用スイッチングトランジスタＴｒ１のコレクタ・エミッタ間の飽和電圧をＶＣＥ１−ｓａｔ、ソレノイドの直流抵抗をＲＬ（図示せず）とすれば、ソレノイド１１に流れるソレノイド電流ＩＳ１は、ＩＳ１＝（ＶＤＤ−ＶＣＥ１−ｓａｔ）／ＲＬで表され、ソレノイド１１は強励磁状態となる（ステップＳ５４）。なお、このときのソレノイド電流ＩＳ１は、強励磁用スイッチングトランジスタＴｒ１を流れるコレクタ電流と弱励磁用スイッチングトランジスタＴｒ２を流れるコレクタ電流の和となるが、弱励磁電流設定用抵抗Ｒ５を高抵抗に設定しておくことによって、弱励磁用スイッチングトランジスタＴｒ２を流れるコレクタ電流は小さくなり、そのほとんどは、強励磁用スイッチングトランジスタＴｒ１を流れるコレクタ電流が占めることとなる。
【００６７】
また、実質的にソレノイド１１を強励磁させる強励磁用スイッチングトランジスタＴｒ１には、チャタリング除去用シュミットトリガバッファＩＣ１を介して入力電圧が印加されるため、上述のとおり、強励磁用スイッチングトランジスタＴｒ１の誤動作を引き起こす可能性のあるチャタリングは除去されることとなる。
【００６８】
次いで、ステップ入力電圧が印加されてから微分回路１０の時定数Ｔに対応した時間が経過すると、上述のとおり、強励磁用スイッチングトランジスタＴｒ１のベース端子にはオン動作を維持できるほどの入力電圧が印加されなくなることから、強励磁用スイッチングトランジスタＴｒ１は、オフ動作に移行する（ステップＳ５５）。
【００６９】
ここで、時定数Ｔは、上述のとおり強励磁時間設定用コンデンサＣ１と強励磁時間設定用抵抗Ｒ２の値によって決定されることから、ソレノイド１１が動作（例えば、プランジャの吸引動作）を完了することができる時間よりもこの時定数が大きくなるように、強励磁時間設定用コンデンサＣ１と強励磁時間設定用抵抗Ｒ２の値を決定することが望ましい。
【００７０】
ステップＳ５５において、強励磁用スイッチングトランジスタＴｒ１がオフ動作に移行した場合、ソレノイド１１に流れるソレノイド電流ＩＳ２は、弱励磁用スイッチングトランジスタＴｒ２のコレクタ・エミッタ間の飽和電圧をＶＣＥ２−ｓａｔとすれば、ＩＳ２＝（ＶＤＤ−ＶＣＥ２−ｓａｔ）／（Ｒ５＋ＲＬ）で表され、ソレノイド１１は弱励磁状態となる（ステップＳ５６）。
【００７１】
ここで、ステップＳ５４の強励磁状態おけるソレノイド電流よりも、ステップＳ５６の弱励磁状態におけるソレノイド電流の方が小さくなるように、弱励磁電流設定用抵抗Ｒ５の値を設定しておく。例えば、ソレノイドの直流抵抗ＲＬと弱励磁電流設定用抵抗Ｒ５をほぼ等しくなるように設定すれば、強励磁用スイッチングトランジスタＴｒ１，強励磁用スイッチングトランジスタＴｒ２のコレクタ・エミッタ間の飽和電圧ＶＣＥ１−ｓａｔ，ＶＣＥ２−ｓａｔは、ソレノイド励磁用電圧源ＶＤＤに比して小さいため、弱励磁状態におけるソレノイド電流ＩＳ２は、強励磁状態におけるソレノイド電流ＩＳ１の約半分となる。
【００７２】
これにより、強励磁用スイッチングトランジスタＴｒ１がオフ動作に移行したことを契機として、ソレノイド電流は弱励磁用スイッチングトランジスタＴｒ２を流れる電流のみとなるため、ソレノイド１１を強励磁状態から弱励磁状態に自動的に遷移せしめることができるのみならず、無駄な消費電力を削減することが可能となる。
【００７３】
また、ソレノイド１１の強励磁状態から弱励磁状態への遷移は、強励磁用スイッチングトランジスタＴｒ１のオフ時間のみで瞬時に行われ、その間、弱励磁用スイッチングトランジスタＴｒ２は継続してオン動作していることから、ソレノイド１１の励磁が遮断されず、異常電流が流れないアクチュエータ駆動を実現することができる。
【００７４】
最後に、ステップ入力電圧が、Ｌレベル、例えば０ボルトに立ち下がると、既にオフ状態となっている強励磁用スイッチングトランジスタＴｒ１に遅れて、弱励磁用スイッチングトランジスタＴｒ２もオフ動作することとなる（ステップＳ５７）。
【００７５】
ステップＳ５７において、弱励磁用スイッチングトランジスタＴｒ２がオフ動作に移行した場合には、ソレノイド１１を駆動するソレノイド電流がどこからも供給されなくなるため、ソレノイド１１は非励磁状態となる（ステップＳ５８）。
【００７６】
以上、アクチュエータ駆動回路の動作フローを説明したが、本発明によれば、アクチュエータ駆動回路に内蔵された入力信号供給手段としてのＣＰＵ２００等からの１本のオン・オフ信号のみでソレノイドの励磁状態を強励磁から弱励磁へと自動的に遷移せしめることができる。その結果、例えば、アクチュエータを高周波帯域で使用する場合にあっては、高周波ノイズの抑制に寄与することとなる。
【００７７】
次に、ＣＰＵ等からの１本のオン・オフ信号のみでソレノイドの励磁状態を強励磁から弱励磁へと自動的に遷移せしめる様子を図６のタイミングチャートを用いて説明する。
【００７８】
［タイミングチャート］
図６は、本発明の実施の形態に係るアクチュエータ駆動回路の動作タイミングを示すタイミングチャートである。
【００７９】
図６において、図１に示す回路中の４つの箇所における電圧・電流波形を示している。すなわち、図６（ａ）は、ＣＰＵ２００からの入力（ステップ入力）電圧波形、図６（ｂ）は、強励磁用スイッチングトランジスタＴｒ１を流れる電流（コレクタ電流）波形、図６（ｃ）は、弱励磁用スイッチングトランジスタＴｒ２を流れる電流（コレクタ電流）波形、図６（ｄ）は、ソレノイド１１を流れるソレノイド電流波形、を示している。
【００８０】
まず、ＣＰＵ２００からの入力電圧が立ち上がると（図６（ａ））、強励磁用スイッチングトランジスタＴｒ１と弱励磁用スイッチングトランジスタＴｒ２の双方がオン動作に移行し、それぞれエミッタ・コレクタ間にはコレクタ電流が流れることとなる（図６（ｂ），（ｃ））。
【００８１】
しかし、上述のとおり、弱励磁電流設定用抵抗Ｒ５は高抵抗となるように設定されていることから、ソレノイド１１を流れるソレノイド電流は、強励磁用スイッチングトランジスタＴｒ１を流れるコレクタ電流ＩＳ１がその大部分を占めることとなる。従って、このときソレノイド１１は強励磁状態に遷移する。
【００８２】
なお、ソレノイド電流は、強励磁用スイッチングトランジスタＴｒ１を流れる電流ＩＳ１、弱励磁用スイッチングトランジスタＴｒ２を流れる電流ＩＳ２’の和（ＩＳ１＋ＩＳ２’）で表されるが、ソレノイド１１のインダクタンスの影響を受けてパルス状に増加せず、ソレノイド１１の電磁エネルギーの蓄積に応じてなだらかに増加することとなる。
【００８３】
次に、ステップ入力電圧が印加されてから、強励磁時間設定用コンデンサＣ１及び強励磁時間設定用抵抗Ｒ２によって定まる時定数Ｔに対応した時間が経過すると、アクチュエータ駆動回路の動作フローで説明したとおり、強励磁用スイッチングトランジスタＴｒ１はオフ動作に移行する一方で、弱励磁用スイッチングトランジスタＴｒ２はオン動作を継続するため、ソレノイド１１に流れるソレノイド電流は、すべて弱励磁用スイッチングトランジスタＴｒ２を流れる電流ＩＳ２で占められることとなる。従って、このときソレノイド１１は弱励磁状態に遷移する。
【００８４】
最後に、ステップ入力電圧の立ち下がりとともに、アクチュエータ駆動回路の動作フローで説明したとおり、弱励磁用スイッチングトランジスタＴｒ２もオフ動作に移行する。その結果、ソレノイド１１に流れるソレノイド電流がなくなり、ソレノイド１１は非励磁状態、すなわち初期状態に戻ることとなる。
【００８５】
以上、図６に示すタイミングチャートによれば、アクチュエータ駆動回路に内蔵されたＣＰＵ等からの１本のオン・オフ信号のみでソレノイドの励磁状態を強励磁から弱励磁へと任意かつ自動的に遷移せしめている様子がわかる。
【００８６】
［変形例］
本発明の実施の形態に係るアクチュエータ駆動回路は、ＤＣモータを駆動する場合にも適用することができる。すなわち、ＤＣモータの起動時には、モータ駆動のために大きな電流を必要とする一方、モータが駆動して定常状態に移行するときには、モータの回転を保持する小さな電流を必要とするので、モータの起動時と定常時とで適切な電流を供給することができる。また、磁気ヘッド等の電磁アクチュエータを駆動する回路にも適用することができる。すなわち、記録用磁気ヘッドに書き込み用の電流（いわゆるライト電流）を供給するにあたって、書き込み対象が高抗磁力カード（すなわちＨｉ−Ｃｏカード）である場合には大きなライト電流を要し、書き込み対象が低抗磁力カード（すなわちＬｏ−Ｃｏカード）である場合には小さなライト電流を要するが、前者の場合には、本発明に係るアクチュエータ駆動回路に組み込まれた制御回路の時定数を、入力パルスが立ち上がっている状態の継続時間と同じ値に設定することにより実質的に大きなライト電流を供給でき、後者の場合には、この時定数を極めて小さな値に設定することにより実質的に小さなライト電流を供給することができる。
【００８７】
【発明の効果】
以上説明したように、本発明によれば、複数のスイッチング素子を備えたアクチュエータ駆動回路において、そのうち一のスイッチング素子を人為的操作によらず自動的にオフする制御回路を設けたことから、ソレノイド等のアクチュエータを強励磁状態から弱励磁状態に自動的に遷移せしめることができるのみならず、ソレノイドの励磁が一瞬遮断されることに起因した異常電流を流さない、といった効果を奏する。
【００８８】
また、入力信号供給手段からの１本のオン・オフ信号のみでソレノイドの励磁状態を制御することが可能となるため、アクチュエータを高周波帯域で使用する場合にあっては、高周波ノイズを抑制することも可能となる。
【００８９】
また、複数のスイッチング素子のうち、一のスイッチング素子が動作している際の励磁電圧を定格電圧内に抑えることによって、ソレノイドを破壊することなくアクチュエータを駆動することができる。
【００９０】
さらに、一のスイッチング素子を人為的操作によらず自動的にオフする制御回路の回路構成として、安価で入手し易い、例えば抵抗やコンデンサ等の受動素子を用いることによって、本発明の実施の形態に係るアクチュエータ駆動回路の製造コストを削減することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るアクチュエータ駆動回路の回路図
【図２】本発明の実施の形態に係るアクチュエータ駆動回路のチャタリング除去用シュミットトリガバッファの一態様となり得るシュミットトリガ回路を示す回路図
【図３】本発明の実施の形態に係るアクチュエータ駆動回路の微分回路の周波数特性を示す図
【図４】本発明の実施の形態に係るアクチュエータ駆動回路の微分回路のステップ応答を示す図
【図５】本発明の実施の形態に係るアクチュエータ駆動回路の動作フローを示すフローチャート
【図６】本発明の実施の形態に係るアクチュエータ駆動回路の動作タイミングを示すタイミングチャート
【図７】従来のプランジャ駆動（励磁）回路の一実施例を示す回路図
【符号の説明】
１１  ソレノイド
Ｔｒ１  強励磁用スイッチングトランジスタ
Ｔｒ２  弱励磁用スイッチングトランジスタ
Ｒ５  弱励磁電流設定用抵抗
Ｒ１，Ｒ３，Ｒ４  直列抵抗
ＩＣ１  チャタリング除去用シュミットトリガバッファ
Ｒ２  強励磁時間設定用抵抗
Ｃ１  強励磁時間設定用コンデンサ
２００  ＣＰＵ
【図１】
2004335656.tif 000005
【図２】
2004335656.tif 000006
【図３】
2004335656.tif 000007
【図４】
2004335656.tif 000008
【図５】
2004335656.tif 000009
【図６】
2004335656.tif 000010
【図７】
2004335656.tif 000011