(57)【要約】【課題】半導体記憶装置の検査を行うに際し、高価なテスターを用いることなく検査時間の短縮を図ることができるようにすることを目的とする。【解決手段】治具５１１やＩＤデータに記録された検査番号認識信号Ｓ５１１とテスター５４０のタイミングクロックＳ５４０ｂカウント数から検査対象のＤＵＴを認識して検査を行うため、高価なテスターを用いることなく検査時間の短縮を図ることができるようにすることができる。さらに、電源回路を備え検査対象と認識された時に電圧測定検査を行うことにより、高価なテスターを用いることなく、電圧測定ユニットに制約のある比較的安価なテスターにおいても、電圧測定検査を行うことができる。また、この時、ＤＵＴ固有のデータをシリアルに取り出し検査を行うことができ、検査時間の短縮を図ることができるようにすることができる。【選択図】    図１
2004326994.tif 000002
【特許請求の範囲】
【請求項１】
検査装置からタイミングクロックに同期して出力される複数の設定データの内から、対応する設定データを入力して検査する不揮発性記憶装置であって、
前記不揮発性記憶装置毎に入力され前記対応する設定データを認証する認識信号を入力する認識信号入力端子と、
前記検査装置からタイミングクロックを入力するタイミングクロック入力端子と、
前記タイミングクロックをカウントしてカウント値が前記認識信号の値と一致するタイミングクロックの時にのみ選択信号を出力するインターフェース回路と、
前記選択信号の入力により前記設定データを受信するセレクタと
を有し、複数の不揮発性記憶装置を検査する場合であっても、前記認識信号によって、対応する設定データが出力されるタイミングを認識して対応する設定データを受信することを特徴とする不揮発性記憶装置。
【請求項２】
検査装置からタイミングクロックに同期して出力される複数の設定データの内から、対応する設定データを入力して検査する不揮発性記憶装置であって、
前記不揮発性記憶装置毎に入力され前記対応する設定データを認証する認識信号を保持する認識信号保持回路と、
前記検査装置からタイミングクロックを入力するタイミングクロック入力端子と、
前記タイミングクロックをカウントしてカウント値が前記認識信号の値と一致するタイミングクロックの時にのみ選択信号を出力するインターフェース回路と、
前記選択信号の入力により前記設定データを受信するセレクタと
を有し、複数の不揮発性記憶装置を検査する場合であっても、前記認識信号によって、対応する設定データが出力されるタイミングを認識して対応する設定データを受信することを特徴とする不揮発性記憶装置。
【請求項３】
モード切り替え信号を入力する端子を設け、
各不揮発性記憶装置が対応する設定データを受信した後、前記モード切り替え信号から所定の値が入力されることにより、全ての不揮発性記憶装置に検査用データを入力することを特徴とする請求項１または請求項２記載の不揮発性記憶装置。
【請求項４】
検査装置に内部電源情報を送信して検査する不揮発性記憶装置であって、
個々の不揮発性記憶装置を認証する認識信号を入力する認識信号入力端子と、前記検査装置からタイミングクロックを入力するタイミングクロック入力端子と、
前記タイミングクロックをカウントしてカウント値が前記認識信号の値と一致するタイミングクロックの時にのみ選択信号を出力するインターフェース回路と、
前記選択信号の入力により前記内部電源情報を前記検査装置に送信するセレクタと
を有し、複数の不揮発性記憶装置を検査する場合であっても、前記認識信号によって、各不揮発性記憶装置が内部電源情報を出力するタイミングを認識して前記検査装置に内部電源情報を出力することを特徴とする不揮発性記憶装置。
【請求項５】
検査装置に内部電源情報を送信して検査する不揮発性記憶装置であって、
個々の不揮発性記憶装置を認証する認識信号を保持する認識信号保持回路と、前記検査装置からタイミングクロックを入力するタイミングクロック入力端子と、
前記タイミングクロックをカウントしてカウント値が前記認識信号の値と一致するタイミングクロックの時にのみ選択信号を出力するインターフェース回路と、
前記選択信号の入力により前記内部電源情報を前記検査装置に送信するセレクタと
を有し、複数の不揮発性記憶装置を検査する場合であっても、前記認識信号によって、各不揮発性記憶装置が内部電源情報を出力するタイミングを認識して前記検査装置に内部電源情報を出力することを特徴とする不揮発性記憶装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、テスターで検査を行う不揮発性記憶装置に関するものである。
【０００２】
【従来の技術】
不揮発性の記憶領域を持つ半導体記憶装置としては、例えばフラッシュメモリが挙げられる。
【０００３】
図１２は従来のフラッシュメモリ検査における印可波形を示す概念図である。図１２において、１２０１ａ〜１２０１ｄは検査されるデバイス（以下、ＤＵＴと称す）である。通常、フラッシュメモリ等のメモリデバイスを検査する際は図のように１台のテスター１２００により、多数のＤＵＴが同時に検査される構成をとり、書き込み動作、消去動作、読み出し出し動作等のＤＵＴ毎に共通なデータを同時に印可して検査を行う。
【０００４】
しかしながら、フラッシュメモリ等のメモリデバイスは、電源回路のプロセス的なバラツキが大きい回路を有することから、バラツキを補正するためにＤＵＴ毎に異なるデータを与える必要がある。
【０００５】
上記の理由により、多数のＤＵＴを同時に検査する際には入力波形１２０２ａ〜１２０１ｂの様に、ＤＵＴの電源を順番に与えＤＵＴ毎に共通なデータと、ＤＵＴ毎に異なるデータを逐次ＤＵＴ毎に与えて検査する必要があった。
【０００６】
そのため、同時に検査を行うＤＵＴ分だけ検査に時間がかかってしまうため、半導体試験装置に別途複数の波形を発生させる装置を設けて検査を行っていた（例えば、特許文献１参照）。
【０００７】
また、図１２の入力波形１２０３ａ〜１２０３ｄの様に、ＤＵＴ毎に異なるチップイネーブル信号（以下、ＮＴＲＧ信号と称す）を与えることのできる多ビットのチップイネーブル信号（ＮＴＲＧ信号）を持つテスターにより、ＤＵＴ毎に異なるデータをシリアルに印可し、ＤＵＴ毎に異なるタイミングでＮＴＲＧ信号を与えることにより、検査時間を短縮していた。
【０００８】
【特許文献１】
特開平６−８８８５９号公報
【０００９】
【発明が解決しようとする課題】
そこで本発明は、不揮発性記憶装置の検査を行うに際し、ＤＵＴ毎に異なる波形を発生させる複雑な装置を有する高価なテスター、もしくは、多ビットのチップイネーブル信号（ＮＴＧＲ）を有する高価なテスター等を用いることなく検査時間の短縮を図ることができるようにすることを目的とする。
【００１０】
また、高価なテスターを用いることなく、電圧測定ユニットに制約のある比較的安価なテスターにおいても、電圧測定検査を行うことを目的とする。
【００１１】
【課題を解決するための手段】
この目的を達成するために本発明の請求項１に関わる不揮発性記憶装置は、検査装置からタイミングクロックに同期して出力される複数の設定データの内から、対応する設定データを入力して検査する不揮発性記憶装置であって、前記不揮発性記憶装置毎に入力され前記対応する設定データを認証する認識信号を入力する認識信号入力端子と、前記検査装置からタイミングクロックを入力するタイミングクロック入力端子と、前記タイミングクロックをカウントしてカウント値が前記認識信号の値と一致するタイミングクロックの時にのみ選択信号を出力するインターフェース回路と、前記選択信号の入力により前記設定データを受信するセレクタとを有し、複数の不揮発性記憶装置を検査する場合であっても、前記認識信号によって、対応する設定データが出力されるタイミングを認識して対応する設定データを受信することを特徴とする。
【００１２】
請求項２記載の不揮発性記憶装置は、検査装置からタイミングクロックに同期して出力される複数の設定データの内から、対応する設定データを入力して検査する不揮発性記憶装置であって、前記不揮発性記憶装置毎に入力され前記対応する設定データを認証する認識信号を保持する認識信号保持回路と、前記検査装置からタイミングクロックを入力するタイミングクロック入力端子と、前記タイミングクロックをカウントしてカウント値が前記認識信号の値と一致するタイミングクロックの時にのみ選択信号を出力するインターフェース回路と、前記選択信号の入力により前記設定データを受信するセレクタとを有し、複数の不揮発性記憶装置を検査する場合であっても、前記認識信号によって、対応する設定データが出力されるタイミングを認識して対応する設定データを受信することを特徴とする。
【００１３】
請求項３記載の不揮発性記憶装置は、請求項１または請求項２記載の不揮発性記憶装置において、モード切り替え信号を入力する端子を設け、各不揮発性記憶装置が対応する設定データを受信した後、前記モード切り替え信号から所定の値が入力されることにより、全ての不揮発性記憶装置に検査用データを入力することを特徴とする。
【００１４】
請求項４記載の不揮発性記憶装置は、検査装置に内部電源情報を送信して検査する不揮発性記憶装置であって、個々の不揮発性記憶装置を認証する認識信号を入力する認識信号入力端子と、前記検査装置からタイミングクロックを入力するタイミングクロック入力端子と、前記タイミングクロックをカウントしてカウント値が前記認識信号の値と一致するタイミングクロックの時にのみ選択信号を出力するインターフェース回路と、前記選択信号の入力により前記内部電源情報を前記検査装置に送信するセレクタとを有し、複数の不揮発性記憶装置を検査する場合であっても、前記認識信号によって、各不揮発性記憶装置が内部電源情報を出力するタイミングを認識して前記検査装置に内部電源情報を出力することを特徴とする。
【００１５】
請求項５記載の不揮発性記憶装置は、検査装置に内部電源情報を送信して検査する不揮発性記憶装置であって、個々の不揮発性記憶装置を認証する認識信号を保持する認識信号保持回路と、前記検査装置からタイミングクロックを入力するタイミングクロック入力端子と、前記タイミングクロックをカウントしてカウント値が前記認識信号の値と一致するタイミングクロックの時にのみ選択信号を出力するインターフェース回路と、前記選択信号の入力により前記内部電源情報を前記検査装置に送信するセレクタとを有し、複数の不揮発性記憶装置を検査する場合であっても、前記認識信号によって、各不揮発性記憶装置が内部電源情報を出力するタイミングを認識して前記検査装置に内部電源情報を出力することを特徴とする。
【００１６】
以上により、揮発性記憶装置の検査を行うに際し、高価なテスターを用いることなく検査時間の短縮を図ることができる。
また、高価なテスターを用いることなく、電圧測定ユニットに制約のある比較的安価なテスターにおいても、電圧測定検査を行うことができる。
【００１７】
【発明の実施の形態】
本発明を図を参照しながら説明する。
（実施の形態１）
以下、本発明の実施の形態１について、図１，図２を用いて説明する。
【００１８】
図１は本発明の実施の形態１における不揮発性記憶装置とそのテスターの構成を示す図、図２は本発明の実施の形態１におけるＩ／Ｆの構成図である。
図１において、５４０は検査装置（以下、テスターと称す）、Ｓ５４０ｂはタイミングクロック（ＮＴＲＧ）、Ｓ５４０ｃはデータ信号となっている。また、ＤＵＴ５１０の構成は、データ信号Ｓ５４０ｃを選択するセレクター５１３、テスターより転送されるデータを格納するラッチ回路５１４、図２での、ＤＵＴ認識信号Ｓ１８に相当する検査番号認識信号Ｓ５１１を与える治具５１１、検査番号認識信号Ｓ５１１とタイミングクロックＳ５４０ｂを入力するＩ／Ｆ５１２より構成される。５２０番台、５３０番台の符号のものは、５１０番台の対応する各構成要件と同一の構成を有するものとする。
【００１９】
図２において、Ｉ／Ｆ５１２は、タイミングクロックＳ１１の回数をカウントするカウンタ１２、ＤＵＴ認識信号Ｓ１８を受けて信号Ｓ１７に変換するＤＵＴ＿ＮＯ認識回路１７、カウンタ１２の出力信号Ｓ１２とＤＵＴ＿ＮＯ認識回路１７からの信号Ｓ１７を受けて、両者の出力が一致した際に選択回路１４にエネーブル信号Ｓ１３を出力する一致判定回路１３より構成される。１４は一致判定回路１３からのエネーブル信号Ｓ１３を受けた際に、タイミングクロックＳ１１を周辺回路１５に伝達させる選択回路である。
【００２０】
以上のように構成された半導体記憶装置のテスターについて以下その動作を説明する。
Ｉ／Ｆ５１２はタイミングクロック（ＮＴＲＧ）Ｓ５４０ｂの回数をカウントし、カウント数が、治具５１１より与えられる検査番号認識信号Ｓ５１１と一致したとき、エネーブル信号Ｓ５１２（Ｓ１３）を出力する。セレクター５１３（１４）はエネーブル信号Ｓ５１２がエネーブルであるときのみデータ信号Ｓ５４０ｃをラッチ回路５１４に転送し、データ信号Ｓ５４０ｃのデータを用いて検査を実施する。
【００２１】
こうすることにより、テスターからの特別な制御信号を与える事無くＤＵＴの、活性、非活性を制御することができるため、高価なテスターを用いることなく検査時間の短縮を図ることができるようにすることができる。
（実施の形態２）
以下、本発明の実施の形態２について、図３，図４，図５を用いて説明する。
【００２２】
図３は本発明の実施の形態２における不揮発性記憶装置とそのテスターの構成を示す図、図４は本発明の実施の形態２におけるＩ／Ｆの構成図、図５は本発明の実施の形態２における不揮発性記憶装置の動作波形を示す図である。
【００２３】
図３において、５４０はテスター、Ｓ５４０ａはテスター５４０からＤＵＴに対して出力されるモード信号、Ｓ５４０ｂはタイミングクロックＮＴＲＧ、Ｓ５４０ｃはデータ信号となっている。また、ＤＵＴ５１０の構成は、データ信号Ｓ５４０ｃを選択するセレクター５１３、テスターより転送されるデータを格納するラッチ回路５１４、図４での、ＤＵＴ認識信号Ｓ１８に相当する検査番号認識信号Ｓ５１１を与える治具５１１、モード信号Ｓ５４０ａ，検査番号認識信号Ｓ５１１とタイミングクロックＳ５４０ｂを入力するＩ／Ｆ５１２より構成される。５２０番台、５３０番台の符号のものは、５１０番台の対応する各構成要件と同一の構成を有するものとする。
【００２４】
以上の構成は、図１の構成と同様のものである。図１の構成と異なるのは、一致Ｉ／Ｆ５１２に対して、テスターより出力される、モード切り替え信号Ｓ５４０ａ（制御信号）の入力が加わったことである。
【００２５】
図４において、タイミングクロックＳ１１の回数をカウントするカウンタ１２、ＤＵＴ認識信号Ｓ１８を受けて信号Ｓ１７に変換するＤＵＴ＿ＮＯ認識回路１７、カウンタの出力信号Ｓ１２とＤＵＴ＿ＮＯ認識回路１７からの信号Ｓ１７を受けて、両者の出力が一致した際に選択回路１４にエネーブル信号Ｓ１３を出力する一致判定回路１３より構成される。１４は一致判定回路１３からのエネーブル信号Ｓ１３を受けた際に、タイミングクロックＳ１１の周辺回路１５に伝達させる選択回路である。
【００２６】
以上の構成は、図２の構成と同様のものである。図２の構成と異なるのは、一致判定回路１３に対して、テスターより出力される、モード切り替え信号Ｓ１６（制御信号）の入力が加わったことである。
【００２７】
以上のように構成された半導体記憶装置のテスターについて以下その動作を図５を用いて説明する。
まず、外部信号選択回路１４はタイミングクロックＳ１１を選択して周辺回路１５に伝える。この選択回路１４が、タイミングクロックＳ１１を周辺回路１５に伝達するか否かを決定するのは、一致判定回路１３からの出力Ｓ１３によって行われる。この一致判定回路１３は、ＤＵＴ＿ＮＯ認識回路１７からの信号Ｓ１７と、タイミングクロックＳ５４０ｂの回数をカウントするカウンタ１２からの出力信号Ｓ１２が、一致したとき、エネーブル信号Ｓ１３を出力する。また、モード信号Ｓ１６が、ある特定の検査モードの時は、エネーブル信号Ｓ１４をオンのままとすることができる。そのエネーブル信号Ｓ１４の有り無しにより、周辺回路１５の動作の有り無しを制御する。
【００２８】
こうすることにより、不揮発性記憶装置の外部からの制御信号による検査命令にもとづいて検査を行うことを特徴とする不揮発性記憶装置において、ある特定の検査モードのときのみ、ＤＵＴの活性非活性を決定することができるようになる。そのため、ＤＵＴ固有のデータに引き続き、ＤＵＴ共通のデータを転送する際に、テスターから特別な信号を与えることなく、ＤＵＴに固有のデータを取り込むことができ、高価なテスターを用いることなく検査時間の短縮を図ることができるようにすることができる。
（実施の形態３）
以下、本発明の実施の形態３について、図６，図７を用いて説明する。
【００２９】
図６は本発明の実施の形態３における不揮発性記憶装置とそのテスターの構成を示す図、図７は本発明の実施の形態３における不揮発性記憶装置の動作波形を示す図である。
【００３０】
図６において、５４０はテスター、Ｓ５４０ａはテスターからＤＵＴに対して出力されるモード信号、Ｓ５４０ｂはタイミングクロックＮＴＲＧ、Ｓ５４０ｃはデータ信号となっている。また、ＤＵＴ５１０の構成は、データ信号Ｓ５４０ｃを選択するセレクター５１３、テスターより転送されるデータを格納するラッチ回路５１４、モード信号Ｓ５４０ａ，ＤＵＴ認識信号信号Ｓ５５１とタイミングクロックＳ５４０ｂを入力するＩ／Ｆ５１２、ＤＵＴ認識信号Ｓ５５１をメモリ領域に書き込んだＩＤデータ５１５より構成される。５２０番台、５３０番台の符号のものは、５１０番台の対応する各構成要件と同一の構成を有するものとする。
【００３１】
以上のように構成された半導体記憶装置のテスターについて以下その動作を図４を用いて説明する。
まず、外部信号選択回路１４はタイミングクロックＳ１１を選択して周辺回路１５に伝える。この選択回路１４が、タイミングクロックＳ１１を周辺回路１５に伝達するか否かを決定するのは、一致判定回路１３からの出力Ｓ１３によって行われる。この一致判定回路１３は、ＤＵＴ＿ＮＯ認識回路１７からの信号Ｓ１７と、ＮＴＲＧの回数をカウントするカウンタ１２からの出力Ｓ１２が、一致したとき、エネーブル信号Ｓ１３を出力する。また、モード信号Ｓ１６が、ある特定の検査モードの時は、エネーブル信号Ｓ１４がオンのままとすることができる。そのエネーブル信号の有り無しにより、周辺回路１５の動作の有り無しを制御する。
【００３２】
このとき、ＤＵＴ＿ＮＯ認識回路１７に対する入力を、あらかじめＩＤデータ５１５に書き込んでおく。
こうすることにより、治具を用いることなく、検査するＤＵＴを認識することができ、高価なテスターを用いることなく検査時間の短縮を図ることができるようにすることができる。
（実施の形態４）
以下、本発明の実施の形態４について、図８，図９を用いて説明する。
【００３３】
図８は本発明の実施の形態４における不揮発性記憶装置とそのテスターの構成を示す図、図９は本発明の実施の形態４における不揮発性記憶装置の動作波形を示す図である。
【００３４】
図８において、５４０はテスター、Ｓ５４０ａはテスターからＤＵＴに対して出力されるモード信号、Ｓ５４０ｂはタイミングクロックＮＴＲＧ、Ｓ５４０ｃはデータ信号となっている。また、ＤＵＴ５１０の構成は、電源回路５１６、図２で説明したＩ／Ｆ５１２、図２での周辺回路に相当する、データ信号Ｓ５４０ｃにデータを出力するセレクター５１３、電源回路５１６、図２での、ＤＵＴ認識信号Ｓ１８に相当する信号を与える治具５１１より構成される。５２０番台、３３０番台の符号のものは、５１０番台の対応する各構成要件と同一の構成を有するものとする。図３と異なる点は、セレクターに対してＤＵＴ内部からの固有の出力データ例えば、電源回路５１６が接続されている点である。
【００３５】
また、図９においては、ＤＵＴの検査状態を決定するモード信号Ｓ５４０ｂ、タイミングクロック信号Ｓ５４０ａ、データ信号Ｓ５４０ｃ、治具より与えられる検査番号認識信号Ｓ５１１、Ｓ５１２，Ｓ５１３、Ｉ／Ｆ５１２からの電源信号Ｓ５１２，Ｓ５２２，Ｓ５２２、セレクターへの出力信号Ｓ５１３、Ｓ５２３、Ｓ５３３を示している。
【００３６】
以下その動作を説明する。
Ｉ／Ｆ５１２はタイミングクロック（ＮＴＲＧ）Ｓ５４０ｂの回数をカウントし、カウント数が、治具５１１より与えられる検査番号認識信号Ｓ５１１と一致したときかつ、テスター５４０からのモード信号Ｓ５４０ａが特定のモードであるときに、エネーブル信号Ｓ５１２を出力する。セレクター５１３はエネーブル信号Ｓ５１２がエネーブルであるときのみ電圧信号Ｓ５１３をデータバス５４０ｃに転送する。
【００３７】
以上のように、検査対象となるＤＵＴを認識することにより、高価なテスターを用いることなく、電圧測定ユニットに制約のある比較的安価なテスターにおいても、電圧測定検査を行うことができる。また、ＤＵＴ固有のデータをシリアルに取り出し検査を行うことができ、検査時間の短縮を図ることができるようにすることができる。
（実施の形態５）
以下、本発明の実施の形態５について、図１０，図１１を用いて説明する。
【００３８】
図１０は本発明の実施の形態５における不揮発性記憶装置とそのテスターの構成を示す図、図１１は本発明の実施の形態５における不揮発性記憶装置の動作波形を示す図である。
【００３９】
図１０において、５４０はテスター、Ｓ５４０ａはテスターからＤＵＴに対して出力されるモード信号、Ｓ５４０ｂはタイミングクロックＮＴＲＧ、Ｓ５４０ｃはデータ信号となっている。また、ＤＵＴ５１０の構成は、図２で説明したＩ／Ｆ５１２、図２での周辺回路に相当する、データ信号Ｓ５４０ｃにデータを出力するセレクター５１３、電源回路５１６、ＤＵＴ認識信号Ｓ５５１をメモリ領域に書き込んだＩＤデータ５１５より構成される。５２０番台、３３０番台の符号のものは、５１０番台の対応する各構成要件と同一の構成を有するものとする。
【００４０】
また、図１１において、ＤＵＴの検査状態を決定するモード信号Ｓ５４０ｂ、タイミングクロック信号Ｓ５４０ａ、データ信号Ｓ５４０ｃ、ＤＵＴ認識信号Ｓ５５１、Ｓ５５２、Ｓ５５３、Ｉ／Ｆ５１２からのエネーブル信号Ｓ５１２，Ｓ５２２，Ｓ５２２、セレクターへの電源信号Ｓ５１３、Ｓ５２３、Ｓ３３３である。
【００４１】
以上のように構成された半導体記憶装置のテスターについて以下その動作を説明する。
Ｉ／Ｆ５１２はタイミングクロック（ＮＴＲＧ）Ｓ５４０ａの回数をカウントし、カウント数が、ＩＤデータ５１５より与えられるＤＵＴ認識信号Ｓ５５１と一致したときかつ、テスター５４０からのモード信号Ｓ５４０ａが特定のモードであるときに、エネーブル信号Ｓ５１２を出力する。セレクター５１３はエネーブル信号Ｓ５１２がエネーブルであるときのみ電圧出力Ｓ５１３をテスター５４０に転送する。また、検査モードが特定のモード以外の時には、インターフェイスからの出力は常にエネーブルとなり、データ信号５１３は常にテスター５４０に転送される。
【００４２】
以上のように、検査対象となるＤＵＴを認識することにより、高価なテスターを用いることなく、電圧測定ユニットに制約のある比較的安価なテスターにおいても、電圧測定検査を行うことができる。また、ＤＵＴ固有のデータをシリアルに取り出し検査を行うことができ、検査時間の短縮を図ることができるようにすることができる。
【００４３】
【発明の効果】
以上詳細に説明したように、本発明によれば、治具やＩＤデータに記録されたＤＵＴ認識信号とテスターのタイミングクロックカウント数から検査対象のＤＵＴを認識して検査を行うため、高価なテスターを用いることなく検査時間の短縮を図ることができるようにすることができ、さらに、電源回路を備え検査対象と認識された時に電圧測定検査を行うことにより、高価なテスターを用いることなく、電圧測定ユニットに制約のある比較的安価なテスターにおいても、電圧測定検査を行うことができる。また、この時、ＤＵＴ固有のデータをシリアルに取り出し検査を行うことができ、検査時間の短縮を図ることができるようにすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における不揮発性記憶装置とそのテスターの構成を示す図
【図２】本発明の実施の形態１におけるＩ／Ｆの構成図
【図３】本発明の実施の形態２における不揮発性記憶装置とそのテスターの構成を示す図
【図４】本発明の実施の形態２におけるＩ／Ｆの構成図
【図５】本発明の実施の形態２における不揮発性記憶装置の動作波形を示す図
【図６】本発明の実施の形態３における不揮発性記憶装置とそのテスターの構成を示す図
【図７】本発明の実施の形態３における不揮発性記憶装置の動作波形を示す図
【図８】本発明の実施の形態４における不揮発性記憶装置とそのテスターの構成を示す図
【図９】本発明の実施の形態４における不揮発性記憶装置の動作波形を示す図
【図１０】本発明の実施の形態５における不揮発性記憶装置とそのテスターの構成を示す図
【図１１】本発明の実施の形態５における不揮発性記憶装置の動作波形を示す図
【図１２】従来のフラッシュメモリ検査における印可波形を示す概念図
【符号の説明】
１２    カウンタ
１３    一致判定回路
１４    選択回路
１５    周辺回路
１７    ＤＵＴ＿ＮＯ認識回路
５１０    ＤＵＴ
５１１    治具
５１２    Ｉ／Ｆ
５１３    セレクタ
５１４    ラッチ回路
５１５    ＩＤデータ
５１６    電源回路
５２０    ＤＵＴ
５２１    治具
５２２    Ｉ／Ｆ
５２３    セレクタ
５２４    ラッチ回路
５２５    ＩＤデータ
５２６    電源回路
５３０    ＤＵＴ
５３１    治具
５３２    Ｉ／Ｆ
５３３    セレクタ
５３４    ラッチ回路
５３５    ＩＤデータ
５３６    電源回路
５４０    テスター
１２００    テスター
１２０１ａ    ＤＵＴ
１２０１ｂ    ＤＵＴ
１２０１ｃ    ＤＵＴ
１２０１ｄ    ＤＵＴ
１２０２ａ    入力波形
１２０２ｂ    入力波形
１２０２ｄ    入力波形
１２０３ａ    入力波形
１２０３ｂ    入力波形
１２０３ｄ    入力波形
１２０４    チップイネーブル信号
Ｓ１１    タイミングクロック
Ｓ１２    出力信号
Ｓ１３    エネーブル信号
Ｓ１６    モード切り替え信号
Ｓ１７    信号
Ｓ１８    ＤＵＴ認識信号
Ｓ５１１    検査番号認識信号
Ｓ５１２    エネーブル信号
Ｓ５１３    電源信号
Ｓ５２１    検査番号認識信号
Ｓ５２２    エネーブル信号
Ｓ５２３    電源信号
Ｓ５３１    検査番号認識信号
Ｓ５３２    エネーブル信号
Ｓ５３３    電源信号
Ｓ５４０ａ    モード信号
Ｓ５４０ｂ    タイミングクロック
Ｓ５４０ｃ    データ信号
Ｓ５５１    ＤＵＴ認識信号
Ｓ５５２    ＤＵＴ認識信号
Ｓ５５３    ＤＵＴ認識信号
【図１】
2004326994.tif 000003
【図２】
2004326994.tif 000004
【図３】
2004326994.tif 000005
【図４】
2004326994.tif 000006
【図５】
2004326994.tif 000007
【図６】
2004326994.tif 000008
【図７】
2004326994.tif 000009
【図８】
2004326994.tif 000010
【図９】
2004326994.tif 000011
【図１０】
2004326994.tif 000012
【図１１】
2004326994.tif 000013
【図１２】
2004326994.tif 000014