(57)【要約】【課題】本発明はチェーンメモリの監視方法に関し、アドレスの異常の検出を確実に行なうことができるチェーンメモリの監視方法を提供することを目的としている。【解決手段】共通メモリに対するデータの書き込みと読み出しアドレスを制御するのにチェーンメモリを用いた監視方法において、チェック対象アドレスを任意に変化させ、また監視対象アドレスを空きアドレスのあるポイントに絞り、一定時間内にチェック対象アドレスが出現することを監視する、ように構成する。【選択図】　　　図１
2004072667.tif 000002
【特許請求の範囲】
【請求項１】
共通メモリに対するデータの書き込みと読み出しアドレスを制御するのにチェーンメモリを用いた監視方法において、チェック対象アドレスを任意に変化させ、また監視対象アドレスを空きアドレスのあるポイントに絞り、
一定時間内にチェック対象アドレスが出現することを監視する、
ようにしたことを特徴とするチェーンメモリの監視方法。
【請求項２】
書き込み／読み出し対象データがなく、アドレスチェーンの移動が発生しない場合にも、監視対象アドレスを処理単位時間毎に移動する機能を設けたことを特徴とする請求項１記載のチェーンメモリの監視方法。
【請求項３】
出現チェックを行なう任意のチェック対象アドレス値の出現が確認された時点で他のチェック対象アドレス順に変化させることを特徴とする請求項１又は２の何れかに記載のチェーンメモリの監視方法。
【請求項４】
チェックポイントを複数に増やしたことを特徴とする請求１又は２の何れかに記載のチェーンメモリの監視方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、チェーンメモリの監視方法に関する。多地点でテレビ会議を行なう場合のテレビ会議システムのデータ送受信方法に関し、更に詳しくは複数のコネクションを持つ固定長パケットデータを全コネクション共通のバッファ（メモリ）へ書き込み、またコネクション毎或いは複数のコネクションをグループ化して、その単位毎にもつ個別のパラメータに従い、共通メモリの読み出し処理を管理するようなメモリアドレスの管理制御において、チェーンメモリ制御を搭載する場合のアドレスチェーンの正常性を監視する方法に関する。
【０００２】
例えば、共通バッファ方式のＡＴＭスイッチ部の各出方路毎にアドレス管理を行なうようなメモリアドレス制御、共通バッファを用いＱＯＳ（読み出し順番）クラス毎にＡＴＭセルの読み出しに優先順位を与えた読み出し処理を行なう場合のメモリアドレス制御、ＡＴＭセルに対してＵＰＣ（ネットワークの容量監視）、シェーパ処理（等間隔でＵＰＣを出すもの）にて共通のセルバッファメモリを設け、セル出力予定時刻毎に出力セルを実際に書き込んだアドレス値をスケジューリングするようなメモリアドレス管理を行なう部分にてチェーンメモリ制御処理が搭載される。
【０００３】
【従来の技術】
ここで、チェーンメモリとは、書き込みアドレスと読み出しアドレスを提供する場合に、一連の書き込みアドレス又は読み出しアドレスが紛失しないように、チェーン（鎖）をかけられたメモリのことをいう。
【０００４】
以下、従来技術におけるチェーンメモリを制御する例を挙げ、チェーン移動の簡単な動作を説明する。例えば、複数のＶＰ（仮想パス）のＡＴＭセルが多重化されたＡＴＭセルデータをＶＰパス毎に共通メモリに書き込み／読み出し処理を行ない、メモリアドレスを管理・制御する場合を説明する。具体的には、チェーンの生成、繋ぎ替えについて説明する。
【０００５】
ある処理単位で共通メモリにデータを格納し（本例の場合、ＡＴＭセルをＶＰ単位で管理し、セルデータを共通メモリに格納する）、また、書き込んだデータの読み出し処理を書き込み時の処理単位毎に読み出し条件が満たされた順に、その処理単位毎に読み出し処理を実施する。例えば、ＶＰ単位で異なる読み出し条件が成立したセルデータを読み出す場合等のような、メモリの書き込み／読み出し制御で、実際のメモリの書き込み／読み出しアドレスを管理する場合に、一般的によく用いられる。
【０００６】
この場合、入力セルは複数のＶＰセルが多重されて入力され、セル到着毎に書き込みアドレスが発行され、共通メモリの該当アドレス領域にデータの書き込みが実施される。読み出し処理は、ＶＰ毎に読み出し条件が異なるため、セルの書き込み／読み出し速度（データ処理レート）はＶＰ毎に異なる。即ち、読み出しアドレスは、読み出し条件が成立したＶＰのセルを書き込んだアドレスをランダムに読み出しアドレスとして共通メモリに渡される。
【０００７】
この読み出しアドレスは、書き込みアドレスとして返却しなければならない。返却しないと書き込みアドレスが損失してしまうからである。このようなアドレスの発行・返却がランダムに行なわれるようなメモリアクセス処理を行なうには、ＶＰ毎にアドレスの発行順序を明確に管理できるメモリアドレスが必要となる。このような制御を実現するために、チェーンメモリによるアドレス制御が非常に有効である。
【０００８】
図７は従来のデータ書き込み時の動作の説明図である。この例では、複数のＶＰ（仮想パス）のＡＴＭセルが多重化されたＡＴＭセルデータをＶＰ毎に共通メモリに書き込み／読み出し処理を行ない、メモリアドレスを管理・制御する場合の説明図である。
【０００９】
図に示すように、ＶＰ１／ＶＰ２の複数のＶＰのセルデータがランダムに到着するものとする。最初にＶＰ１のデータ“１”が来て、その次にＶＰ２のデータ▲１▼が来て、次にＶＰ２のデータ▲２▼が来て、その次に、ＶＰ１のデータ“２”が来る。次に、しばらく時間をおいてＶＰ１のデータ“３”が到着する。次に、しばらく時間をおいてＶＰ１のデータ“４”が来て、次にＶＰ２のデータ▲３▼が来るものとする。これらデータは、共通メモリ２に書き込まれることになる。
【００１０】
図において、１はチェーンメモリＡであり、時刻ｔ１時には、ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈ，ｉ，ｘ，ｙのアドレスが空き状態である。この場合において、空きアドレスｄの次はｃであるため、アドレスｄの内部には、ｄの次にくるアドレス（ここではｃ）が記憶される。次に、アドレスｃの次はａであるため、アドレスｃの内部には、ｃの次にくるアドレス（ここではａ）が記憶される。以下、同様にして空きアドレスの次のアドレスがチェーンメモリＡに格納されている。最終のアドレスｙの次には接続先はない。このようにして、次のアドレスが各チェーン状に繋がれたメモリをチェーンメモリと呼ぶ。
【００１１】
データ到着順にｄ→ｃ→ａ→ｇ→ｅ→ｆ→ｈ→ｉ→ｘ→ｙの順で共通メモリ２の書き込みアドレス（空きアドレス）が発行される（▲１▼）。この結果、共通メモリ２には、前記書き込みアドレスでアクセスされた番地に到着順のＶＰ１、ＶＰ２のデータが順序書き込まれていく。
【００１２】
この場合に、空きアドレス管理部３において、先頭アドレスはｄ、最終アドレスはｙになっているが、アドレスｄ発行時に、チェーンメモリＡのアドレスの次アドレス“ｃ”を読み出し、新先頭アドレスとして更新する（▲２▼）。
【００１３】
時刻ｔ２時には、ｂ，ｉ，ｘ，ｙのアドレスが空きで、その他のアドレスはデータ書き込み時に発行され、処理単位毎にチェーンメモリＡ内にアドレスチェーンを生成する。
【００１４】
次に、処理単位（ＶＰ）毎に書き込みアドレス発行順にアドレスチェーンを生成する。この場合において、読出アドレス管理部４のＶＰ１における先頭アドレスは“ｄ”、最終アドレスは“ｆ”となる。そして、データ書き込み時にｄ→ｇ→ｅ→ｆの順で書き込みアドレスを格納・管理する。この結果、ｄ→ｇ→ｅ→ｆのチェーンが生成される（▲３▼）。
【００１５】
次に、読出アドレス管理部５のＶＰ２における先頭アドレスは“ｃ”、最終アドレスは“ｈ”になる。そして、データ書き込み時にｃ→ａ→ｈの順に書き込みアドレスを格納・管理する（▲３▼）。１’はこのようにして変更されたチェーンメモリＡを示している。このように、書き込みアドレス発行アドレスは、空きアドレスチェーンから切り離し、処理単位毎に（例えば前述のＶＰ毎に）もつセル読み出しアドレスチェーンに接続される。以下、更に詳細に説明する。
１）時刻ｔ１におけるチェーンメモリの状態
空きアドレス管理部３は、先頭アドレス“ｄ”、最終アドレス“ｙ”（ｄ→ｃ→ａ→ｇ→ｅ→ｆ→ｈ→ｉ→ｘ→ｙ：１１アドレス）のチェーンを持っている。なお、通常、回路初期化直後は全くセルデータの書き込みがないため、共有メモリ２の全アドレスが空きアドレスとしてチェーン接続されている。読出アドレス管理部（ＶＰ１対応）４は、チェーンなしである（読み出し対象のセルデータがない）。読出アドレス管理部（ＶＰ２対応）５は、チェーンなしである（読み出し対象のセルデータがない）。
２）時刻ｔ１→時刻ｔ２で到着したセルデータの書き込み時には、以下の手順で空きアドレスのチェーンを繋ぎ変え、読出アドレス管理部のチェーン生成が行なわれる（以下の▲１▼〜▲３▼は図７中の▲１▼〜▲３▼と対応している）。
▲１▼セルデータ到着毎に空きアドレスチェーンの先頭アドレスを書き込みアドレスとして発行する。空きアドレスチェーンは、ｄ→ｃ→ａ→ｇ→ｅ→ｆ→ｈ→ｉ→ｘ→ｙの順で発行される。セルデータは、発行アドレスを共有メモリのアドレスとしてセルデータの書き込みを実施する。
▲２▼発行した書き込みアドレスをチェーンメモリのアドレスとして次アドレス値を読み出し、空きアドレスの先頭アドレスとして更新する。
▲３▼発行した書き込みアドレスを処理単位毎に（ＶＰ毎に）もつ読み出しアドレス管理メモリのうちで、該当する読み出しアドレス管理の最終アドレスをアドレスとしてチェーンメモリに書き込み、チェーン接続を行なう。また、同時に発行した書き込みアドレスを処理単位毎（ＶＰ毎）に持つ読出アドレス管理部の最終アドレスとして更新する。
３）時刻ｔ２におけるチェーンメモリの状態（到着セルの書き込み完了時点）
空きアドレス管理部３は先頭アドレス“ｂ”、最終アドレス“ｙ”（ｂ→ｉ→ｘ→ｙ：４アドレス）のチェーンを持つ（ｂ，ｉ，ｘ，ｙは未使用）。読出アドレス管理部４は、先頭アドレス“ｄ”、最終アドレス“ｆ”（ｄ→ｇ→ｅ→ｆ：４アドレス）のチェーンを持つ。読出アドレス管理部５は、先頭アドレス“ｃ”、最終アドレス“ｈ”（ｃ→ａ→ｈ：３アドレス）のチェーンを持つ。
【００１６】
図８は従来のデータ読み出し時の動作の説明図である。図７と同一のものは、同一の符号を付して示す。時刻ｔ３において、ＶＰ１のデータ読み出し条件が成立し、ＶＰＩのデータを読み出す。この結果、ｄ→ｇ→ｅ→ｆの順にデータが読み出される（▲５▼）。読出アドレス管理部４は、先頭アドレスに“ｄ”が、最終アドレスに“ｆ”が記憶されている。従って、データ読み出し時に、チェーンメモリのアドレスの次アドレス値“ｇ”を読み出し、新先頭アドレスとして更新する（▲６▼）。
【００１７】
この場合において、読み出しが完了したアドレスの読み出しアドレスチェーンからの切り離しは、セル読み出し時に行なわれ、切り離したアドレスは空きアドレスチェーンに接続される。従って、この時に、アドレス“ｄ”は、チェーンメモリＡに空きアドレスとして返却される。
【００１８】
以下に、更に詳細に説明する。
４）時刻ｔ３のチェーンメモリの状態（ＶＰ１のデータ読み出し条件が成立した時点）では、時刻ｔ２以降、セルの書き込みがないので、時刻ｔ２と同じである。空きアドレス管理部３は、先頭アドレスが“ｂ”、最終アドレス“ｙ”（ｂ→ｉ→ｘ→ｙ：４アドレス）のチェーンを持つ。読出アドレス管理部４は、先頭アドレス“ｄ”、最終アドレス“ｆ”（ｄ→ｇ→ｅ→ｆ：４アドレス）のチェーンを持つ。読出アドレス管理部５（図示せず）は、先頭アドレス“ｃ”、最終アドレス“ｈ”（ｃ→ａ→ｈ：３アドレス）のチェーンを持つ。
５）時刻ｔ３→時刻ｔ４間でＶＰ１のセルデータが読み出され、以下の手順で空きアドレスのチェーンを繋ぎ替え、読出アドレス管理部のチェーン繋ぎ替えが行なわれる。
▲５▼処理単位毎に管理する読み出しアドレスチェーンの先頭アドレスを読み出しアドレスとして発行する。ＶＰ１の読み出しアドレスチェーンは、ｄ→ｇ→ｅ→ｆの順で発行する。セルデータは、この発行アドレスを共有メモリのアドレスとしてセルデータの読み出しを実施する。
▲６▼発行した読み出しアドレスをチェーンメモリのアドレスとして、次アドレス値を読み出し、読み出しアドレスの先頭アドレス（次の読み出し用アドレス）として更新する。
▲７▼発行した読み出しアドレスを、空きアドレス管理部３の最終アドレスとしてチェーンメモリに書き込み、チェーン接続を行なう（アドレスの返却）。
▲８▼また、同時に発行した読み出しアドレスを、空きアドレス管理部３の最終アドレスとして更新する。
６）時刻ｔ４のチェーンメモリの状態（ＶＰ１の全セルデータを読み出し完了した時点）で、空きアドレス管理部３は、先頭アドレス“ｂ”、最終アドレス“ｙ”（ｂ→ｉ→ｘ→ｙ→ｄ→ｇ→ｅ→ｆ：８アドレス）のチェーンを持つ（ＶＰ１のｄ→ｇ→ｅ→ｆが追加された）。
【００１９】
読出アドレス管理部４は、チェーンなしである（読み出し対象のセルデータがない）。読出アドレス管理部５は、先頭アドレス“ｃ”、最終アドレス“ｈ”（ｃ→ａ→ｈ：３アドレス）のチェーンを持つ。
【００２０】
以上の書き込み処理、及び読み出し処理は、一般的にセルデータ長時間内で同時に行なわれるのが普通である。また、チェーンの移動（チェーン再生、繋ぎ替え）は、書き込み／読み出し対象のデータが存在しない場合（本例の場合、書き込み対象のセルデータの到着がない場合）は、発生しない。
【００２１】
図９はアドレス管理の説明図である。空きアドレスは先頭がＨ、最終がＺであるものとし、使用アドレスは先頭がＡ、最終がＧであるものとする。これら空きアドレスと使用アドレスの何れかが同じ値（同じアドレス値）をとった場合、複数のアドレスが発生したことによりチェーンに異常があることを検出することができる。使用アドレスは、空きアドレスから持ち出したものであるから、空きアドレスと使用アドレスに同じ値が含まれることは理論上ありえないからである。
【００２２】
空きアドレスの何れかを共通メモリのアドレスとして使用すると、そのアドレスは、使用アドレスに移動する。そして、データの読み出しに使用したアドレスは再度空きアドレスに移動する。このようにして、アドレスをチェーン規制することで、アドレス管理を行なうことが可能となる。
【００２３】
図１０はＡＴＭセルの書き込み時のチェーン移動の様子を示す図である。（ａ）はセルの入力、（ｂ）は格納アドレス（使用アドレスチェーン）、（ｃ）は空きアドレスチェーンである。セルが到着する度に使用アドレスチェーンは変化する。しかしながら、図のΔＴに示すようにセルの到着がない期間はチェーンは移動しない。
【００２４】
【発明が解決しようとする課題】
従来の技術では、書き込み／読み出し対象データがなく、アドレスチェーンの移動が発生しない場合には故障を検出することができないという問題がある。また、空きアドレス（先頭・最終）と、使用アドレス（先頭・最終）のアドレス値が一致しない異常の場合には、従来の技術では検出することができないため、見逃す（例えば、アドレス損失）ケースが発生するという問題がある。
【００２５】
本発明はこのような課題に鑑みてなされたものであって、アドレスの異常の検出を確実に行なうことができるチェーンメモリの監視方法を提供することを目的としている。
【００２６】
【課題を解決するための手段】
（１）図１は本発明の原理を示すフローチャートである。本発明は、共通メモリに対するデータの書き込みと読み出しアドレスを制御するのにチェーンメモリを用いた監視方法において、チェック対象アドレスを任意に変化させ、また監視対象アドレスを空きアドレスのあるポイントに絞り、一定時間内にチェック対象アドレスが出現することを監視する、ようにしたことを特徴とする。
【００２７】
このように構成すれば、全アドレスの監視が実施でき、全てのチェーン異常（アドレス損失）を検出することができる。
（２）請求項２記載の発明は、書き込み／読み出し対象データがなく、アドレスチェーンの移動が発生しない場合にも、監視対象アドレスを処理単位時間毎に移動する機能を設けたことを特徴とする。
【００２８】
このように構成すれば、アドレスチェーンの移動が発生しない場合においても、チェーン異常（アドレス損失）を検出することができる。
（３）請求項３記載の発明は、出現チェックを行なう任意のチェック対象アドレス値の出現が確認された時点で他のチェック対象アドレス順に変化させることを特徴とする。
【００２９】
このように構成すれば、一定時間内で損失を検出するアドレスを増やすことができる。
（４）請求項４記載の発明は、チェックポイントを複数に増やしたことを特徴とする。
【００３０】
このように構成すれば、即座にアドレスの損失を検出することができる。
【００３１】
【発明の実施の形態】
（本発明の概要）
チェック対象アドレスを任意に変化（存在する全アドレスが対象）させ、また監視対象アドレスを空きアドレスのあるポイントに絞り、１アドレスに対して監視する時間を決定し、その監視時間毎にチェック対象アドレスをインクリメントするようにする。この結果、全アドレスの監視を可能とし、全てのチェーン異常の検出を可能とすることができる（通常運用時）。
【００３２】
また、書き込み／読み出し対象データがない場合（例えば、ＡＴＭセルの到着がない場合）でも監視対象アドレスが移動する機能を設けることで、チェーン未使用時（空きアドレスチェーンのみが存在する状態）も監視が可能となる（非運用時又は処理停止時）。
（本発明の動作）
チェック対象アドレスは任意の値とする。この任意のアドレスがあるポイント（例えば、空きアドレス先頭）に出現するかをチェックする（このポイントのアドレスが監視対象アドレスとなる）。使用しているチェーン内の任意のアドレスは、一定時間内に空きアドレス先頭に出現するはずであることから、その時間内に任意チェック対象アドレス値が出現することを監視する。
【００３３】
また、処理対象データの到着がない場合（チェーンの移動がないため、空きアドレスが変わらない場合）には、チェーン処理単位毎に空きアドレス先頭を空きアドレス最終に移動することで、チェーンの組み替えを行ない、空きアドレス先頭を絶えず次アドレス値に更新することでチェック可能としている。
【００３４】
なお、本発明が適用されるのは、図７に示すような共通メモリへのデータ書き込み／読み出しシステムである。本発明は、このようなシステムにおいて、有益な効果を奏することができる。
【００３５】
図２は本発明の第１の方法の説明図である。空きアドレスの先頭をＨ、最終をＺとする。これに対して、チェック対象アドレスをＭとする。この場合、Ｈが監視対象アドレス（監視するポイント）となる。つまり、監視対象アドレスを空きアドレス先頭とし、チェーン処理単位時間で動作するタイマを用意して、１アドレスに対してチェックする時間を監視する。この時、タイマ値は、
タイマ値＝使用アドレス内に格納されている時間＋空きアドレスのチェーン内に格納されている時間（本発明機能を搭載するシステムの仕様に依存）
の式を満足する必要がある。このタイマ値は、システム上、最低でも必ずこの時間内には全アドレス分のデータ処理（比較処理）が発生するという時間を示す。
【００３６】
チェック対象アドレス値Ｍは、任意のアドレス順で、存在する全アドレスをとるものとし、本例では１つのアドレスに関するチェックを完了する毎にその値をインクリメントする。具体的には、チェック対象アドレスは、所定周期のクロックをカウントするカウンタの出力を用いる。該カウンタは、ある値までカウントすると初期値に戻るようなタイプのものが用いられる。従って、存在する全アドレス数回のインクリメント後には、再度、一番最初のアドレス値が現れることになる。
【００３７】
図３はタイマの動作説明図である。図において、１０がタイマである。該タイマ１０は比較処理が開始されるとカウントを開始する。空きアドレス先頭にタイマ満了までの時間内にチェック対象アドレス値Ｍと同じ値を持つアドレスが現れるかどうかを監視する。現れた場合には正常判定、現れなかった場合には異常と判定し、アラームを通知する。正常判定の場合には、タイマ１０をリセットする。
【００３８】
この場合において、判定結果に依存せず、チェック対象アドレスをインクリメント、タイマリセットし、次のチェック対象アドレス値に関してチェックを実施する。以降、同じ動作をチェック対象アドレスの数だけ繰り返す。
【００３９】
本発明の第１の方法によれば、全アドレスの監視が実施でき、全てのチェーン異常（アドレス損失）を検出することができる。
図４は本発明の第２の方法の説明図である。図２、図３と同一のものは、同一の符号を付して示す。この方法では、図３の状態で処理対象データの到着がない場合の監視方法を示す。処理対象データの到着がない場合、チェーンが変化しないので、そのままでは動作の正常／異常の判定を行なうことができない。
【００４０】
そこで、本例では、空きアドレスの先頭値Ｈを最終アドレスに移動させ、次のアドレスＩを先頭アドレスとする。このようにすることで、意図的に空きアドレスチェーンの先頭を最終に繋ぎかえることで、空きアドレスの先頭位置に次アドレスを見せ、図３の動作と同様の操作でチェックを可能とする。この場合、タイマ時間に比べてはるかに短い時間で全アドレス値が空きアドレス先頭に見えることになる。
【００４１】
タイマ１０は、監視対象アドレスとチェック対象アドレス値がタイマ満了時点までに一致検出した場合には対象アドレスは正常と判定し、タイマ１０をリセットする。タイマ１０はチェーン処理単位時間でカウントアップするようになっている。
【００４２】
本発明の第２の方法によれば、アドレスチェーンの移動が発生しない場合においてもチェーン異常（アドレス損失）を検出することができる。
図５は本発明の第３の方法の説明図である。図２、図３と同一のものは、同一の符号を付して示す。この方法は、チェック対象アドレス値と空きアドレス先頭の値が一致した場合に、ただちにチェック対象アドレス値のインクリメントとタイマのリセットを実施し、次チェック対象アドレスに対するチェックへ移行するようにしたものである。他の動作は、図２、図４の場合と同じである。
【００４３】
タイマ１０は、監視対象アドレスとチェック対象アドレス値の一致がタイマ満了前に検出された場合、その時点でただちにタイマリセットし、次アドレスのチェックを開始する。タイマ１０は、チェーン処理単位時間でカウントアップする。
【００４４】
本発明の第３の方法によれば、一定時間内で損失を検出するアドレスを増やすことができる。
図６は本発明の第４の方法の説明図である。図３、図５と同一のものは、同一の符号を付して示す。この方法は、チェック対象アドレス値を複数個（Ｎ個）設けることで、全アドレスのチェックに要する時間を１／Ｎに短縮することができるようにしたものである。
【００４５】
ここでは、ハードウェアの比較器１１をＮ個設け、それぞれの比較器が監視対象アドレスとチェック対象アドレスの一致を見るようにしたものである。動作の基本的な部分は、前述した方法と変わらず、空きアドレスの先頭を監視し、タイマ監視時間毎にチェック対象アドレス値と同一のアドレスが出現するかを判定する。但し、チェック対象アドレスをＮ個用意するため、タイマ時間毎にＮ個分の判定を同時に行なう点のみが異なる。タイマ１０は、タイマ満了までの間に全チェック対象アドレスが検出された場合、その時点でタイマリセットし、再度チェックを開始する。そして、チェーン処理単位時間でタイマをカウントアップさせる。
【００４６】
本発明の第４の方法によれば、即座にアドレスの損失を検出することができる。
【００４７】
【発明の効果】
以上説明したように、本発明によれば以下の効果が得られる。
（１）請求項１記載の発明によれば、全アドレスの監視が実施でき、全てのチェーン異常（アドレス損失）を検出することができる。
（２）請求項２記載の発明によれば、アドレスチェーンの移動が発生しない場合においても、チェーン異常（アドレス損失）を検出することができる。
（３）請求項３記載の発明によれば、一定時間内で損失を検出するアドレスを増やすことができる。
（４）請求項４記載の発明によれば、即座にアドレスの損失を検出することができる。
【００４８】
このように、本発明によれば、アドレスの異常の検出を確実に行なうことができるチェーンメモリの監視方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の原理を示すフローチャートである。
【図２】本発明の第１の方法の説明図である。
【図３】タイマの動作説明図である。
【図４】本発明の第２の方法の説明図である。
【図５】本発明の第３の方法の説明図である。
【図６】本発明の第４の方法の説明図である。
【図７】従来のデータ書き込み時の動作の説明図である。
【図８】従来のデータ読み出し時の動作の説明図である。
【図９】アドレス管理の説明図である。
【図１０】ＡＴＭセルの書き込み時のチェーン移動の様子を示す図である。
【符号の説明】
１　チェーンメモリＡ
１’チェーンメモリＡ
２　共通メモリ
３　空きアドレス管理部
４　読出アドレス管理部
５　読出アドレス管理部
１０　タイマ
【図１】
2004072667.tif 000003
【図２】
2004072667.tif 000004
【図３】
2004072667.tif 000005
【図４】
2004072667.tif 000006
【図５】
2004072667.tif 000007
【図６】
2004072667.tif 000008
【図７】
2004072667.tif 000009
【図８】
2004072667.tif 000010
【図９】
2004072667.tif 000011
【図１０】
2004072667.tif 000012