(57)【要約】【課題】半導体プロセスを利用して、ＭＥＭＳ回路を組み込んだ基板上にＮＲＤガイドを形成すること。【解決手段】ＭＥＭＳ回路を組み込んだ基板１上に導体膜２を形成し、その上に誘電率の低い誘電体Ａ膜３と誘電率の高い誘電体Ｂ膜４を形成し、その上に導体膜５を形成する。ミリ波は、誘電体線路である誘電体Ｂ膜４によってガイドされ、導体２，５に反射しながら伝搬する。【選択図】　　　図６
2004080241.tif 000002
【特許請求の範囲】
【請求項１】
基板上に第１の導体膜を形成するステップと、
前記導体膜上に第１の誘電体膜を形成するステップと、
第１の誘電体膜を貫通する伝送線路のための溝を形成するステップと、
前記第１の誘電体膜の溝に第１の誘電体膜の誘電率より大きな誘電率を有する第２の誘電体を埋め込むステップと、
前記第１の誘電体膜及び前記第２の誘電体膜上に第２の導体膜を形成するステップと
を備えることを特徴とする非放射性誘電体線路の製造方法。
【請求項２】
基板上に第１の導体膜を形成するステップと、
前記導体膜上に第１の誘電体膜の誘電率より大きな誘電率を有する第２の誘電体膜を形成するステップと、
前記第２の誘電体膜が伝送線路となるようにエッチングするステップと、
前記第２の誘電体膜をエッチングした部分に前記第１の誘電体を埋め込むステップと、
前記第１の誘電体膜及び前記第２の誘電体膜上に第２の導体膜を形成するステップと
を備えることを特徴とする非放射性誘電体線路の製造方法。
【請求項３】
基板上に導体膜を形成するステップと、
前記導体膜上に第１の犠牲層を形成するステップと、
前記第１の犠牲層を貫通する伝送線路のための溝を形成するステップと、
前記第１の犠牲層の溝に誘電体を埋め込むステップと、
前記誘電体が埋め込まれた前記第１の犠牲層の上に第２の犠牲層を形成し、該第２の犠牲層を複数の個所を残してエッチングするステップと、
前記第２の犠牲層のエッチング部分に導体膜を形成するステップと、
前記第１及び第２の犠牲層をエッチングして犠牲層を除去するステップと、
を備えることを特徴とする非放射性誘電体線路の製造方法。
【請求項４】
基板上に第１の誘電体膜を形成するステップと、
前記第１の誘電体膜を貫通しない深さの伝送線路のための溝を形成するステップと、
前記第１の誘電体膜の溝に前記第１の誘電体膜の誘電率より大きな誘電率を有する第２の誘電体を埋め込むステップと、
前記第１の誘電体膜及び前記第２の誘電体膜上に第１の誘電体膜を形成するステップと、
前記第２の誘電体の幅よりも短い間隔をあけて設けられ、基板に達する２つの溝を、前記第２の誘電体の両端を切り落とすように形成するステップと、
前記２つの溝に導体を埋め込むステップと、
を備えることを特徴とする非放射性誘電体線路の製造方法。
【請求項５】
前記基板には、ＭＥＭＳ回路が組み込まれていることを特徴とする請求項１〜４のいずれか１項に記載の非放射性誘電体線路の製造方法。
【請求項６】
基板上に形成された第１の導体膜と、第１の導体膜上に形成された第１の誘電体膜及び該第１の誘電体膜に囲まれた第１の誘電体の誘電率より大きな誘電率を有する第２の誘電体膜と、第１及び第２の誘電体膜上に形成された第２の導体膜とを備えることを特徴とする非放射性誘電体線路。
【請求項７】
基板上に垂直に形成された一対の導体と、前記導体間に形成された基板に平行な一対の第１の誘電体膜と、前記第１の誘電体膜に挟まれた第１の誘電体の誘電率より大きな誘電率を有する第２の誘電体膜とを備えることを特徴とする非放射性誘電体線路。
【請求項８】
前記基板には、ＭＥＭＳ回路が組み込まれていることを特徴とする請求項５〜７のいずれか１項に記載の非放射性誘電体線路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ミリ波ないしサブミリ波を伝送する伝送線路の製造方法及び伝送線路に関し、特に非放射性誘電体線路の製造方法及び非放射性誘電体線路に関する。
【０００２】
【従来の技術】
近年の情報通信技術の著しい進展の中で、高速で大容量の情報を伝送する伝送手段が求められており、ミリ波ないしサブミリ波を利用する技術が、例えば無線ブロードバンド・ネットワーク用として期待されている。そして、ミリ波関連技術として、非放射性誘電体線路及び高周波応用ＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍ）が注目されている。
【０００３】
非放射性誘電体線路（　Ｎｏｎｒａｄｉａｔｉｖｅ　Ｄｉｅｌｅｃｔｒｉｃ　Ｗａｖｅｇｕｉｄｅ：以下、「ＮＲＤガイド」という。）は、低損失である誘電体線路であっても、線路の曲りや不連続部分で放射が発生するという欠点を解決するために提案されたもので、誘電体線路の低損失性を保持しながら不要放射を抑えた、ミリ波ないしサブミリ波に適した伝送線路である。
【０００４】
また、高周波応用ＭＥＭＳはＭＥＭＳないしマイクロマシン技術を利用し、基板上に抵抗、コンデンサ、コイル、スイッチ等を微細加工で形成してフィルタ等の各種高周波用回路を形成したもので、個々の素子の特性もよく実装上の利点も多い回路ないしデバイスである。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のＮＲＤガイドは、伝送線路となる誘電体ガイド及びこの誘電体ガイドを挟む金属板を個々に組み合わせて製造されており、高周波応用ＭＥＭＳ回路と組み合わせるには不向きな面があった。
【０００６】
本発明は、前記問題点に鑑み、半導体プロセスを利用してＮＲＤガイドを基板上に形成する非放射性誘電体線路の製造方法及び該製造方法で製造された非放射性誘電体線路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明によると、上記目的を達成するために、基板上に導体膜を形成し、導体膜上に第１の誘電体膜を形成し、第１の誘電体膜を貫通する伝送線路のための溝を形成して、この溝に第１の誘電体膜の誘電率より大きな誘電率を有する第２の誘電体を埋め込み、その上に導体膜を形成して、非放射性誘電体線路を製造する。
【０００８】
また、本発明によると、上記製造工程のうち、第１の誘電体膜に第２の誘電体を埋め込むステップに代えて、まず導体膜上に第１の誘電体膜の誘電率より大きな誘電率を有する第２の誘電体膜を形成して、第２の誘電体膜が伝送線路となるようにエッチングして後、このエッチングした部分に第１の誘電体を埋め込むステップを採用してもよい。
【０００９】
さらに、本発明は、基板上の導体膜に第１の犠牲層を形成し、第１の犠牲層を貫通する溝を形成して誘電体を埋め込んで伝送線路とし、その上に第２の犠牲層を形成し、該第２の犠牲層を複数の個所を残してエッチングして、このエッチング部分に導体膜を形成した後、犠牲層を除去して、非放射性誘電体線路を製造する。
【００１０】
さらに、本発明によると、基板上に第１の誘電体膜を形成し、第１の誘電体膜を貫通しない深さの伝送線路のための溝を形成して、この溝に前記第１の誘電体膜の誘電率より大きな誘電率を有する第２の誘電体を埋め込み、さらにその上に第１の誘電体膜を形成した後、基板に達する２つの溝を、前記第２の誘電体の両端を切り落とすように形成して、２つの溝に導体を埋め込んで、非放射性誘電体線路を製造する。
【００１１】
本発明の基板には、ＭＥＭＳ回路が組み込まれていてもよい。
また、本発明の非放射性誘電体線路は、基板上に形成された第１の導体膜と、その上の第１の誘電体膜及び第１の誘電体膜に囲まれた第１の誘電体の誘電率より大きな誘電率の第２の誘電体膜と、その上の第２の導体膜とを備える。
【００１２】
さらに、本発明の非放射性誘電体線路は、基板上に垂直に形成された一対の導体と、導体間に形成された一対の第１の誘電体膜と、第１の誘電体膜に挟まれた第１の誘電体の誘電率より大きな誘電率を有する第２の誘電体膜とを備える。
【００１３】
本発明の非放射性誘電体線路の製造方法によれば、半導体プロセスを利用してＮＲＤガイドを製造することができ、ＭＥＭＳ回路と組み合わせることが容易になり、幅広い応用に供することができる。
【００１４】
【発明の実施の形態】
まず、ＮＲＤガイドについて説明する。
図２４は、ＮＲＤガイドを説明するための概念的な断面図である。ＮＲＤガイドは、誘電体Ｄを金属等の導体板Ｍで挟んで構成される。この導体板Ｍの間隔ｄを伝送すべき例えばミリ波の半波長以下に狭くすると、空気領域では遮断状態となりミリ波は存在できない。しかし、誘電体Ｄ内では波長が短縮するため、遮断状態が解除される。したがって、誘電体Ｄをミリ波の伝送線路とすれば、伝送すべきミリ波が周囲空間に放射することはなく、低損失で不要放射のない誘電体線路が実現できる。なお、伝送される波は誘電体Ｄ表面を伝わる表面波であって、導体板Ｍで反射しながら伝搬するものである。
【００１５】
ミリ波の波長をλ、導体板Ｍの間隔をｄ、誘電体Ｄの比誘電率εｒとし、金属板の間隔ｄが、
【００１６】
ｄ　＜　λ／２
となる場合は、ミリ波は空気中を伝搬できないが、誘電体Ｄ中で、
ｄ　＞　λ／（２√εｒ）
となれば、比誘電率εｒの誘電体Ｄ中を伝搬可能となり、波長λのミリ波に対するＮＲＤガイドが構成される。
【００１７】
たとえば、波長２ｍｍのミリ波を考え、誘電体Ｄの比誘電率εｒを１００とし、導体板Ｍの間隔ｄ＝０．５ｍｍとすると、
【００１８】
空気中では、２／２＝１＞ｄ
誘電体中では、２／（２・１０）＝０．１＜ｄ
となり、波長２ｍｍのミリ波は比誘電率１００の誘電体Ｄを伝送路として不要放射なく伝送されることになる。
【００１９】
以下、図面を参照して、本発明のＮＲＤガイドの製造方法を説明する。
図１〜図６に、本発明の第１の実施形態の製造方法を示す。
図１は、基板１上に銅、アルミニウムなどの金属からなる導体膜２を成膜する工程を示す図である。本例では、基板１は、シリコンウェハに、抵抗、コンデンサ、コイル、スイッチング素子等の回路素子を組み合わせてなるＭＥＭＳ回路を組み込んだものである。しかし、伝送線路のみが必要であれば、基板１はＭＥＭＳ回路を有さないシリコンウエハでよい。導体膜２は、スパッタリング、めっき等で基板１上に成膜される。成膜方法は、半導体プロセスで公知のものでよく、例えばチタン・チタンナイトライド系のバリア膜を付着し、次いでＣｕのＰＶＤ（Ｐｈｙｓｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）で薄膜を堆積させ、その後電界めっきを行って成膜すればよい。
【００２０】
図２は、導体膜２の上に誘電体Ａの膜３を生成する工程を示す。誘電体Ａは、ＳｉＯ２、ＳｉＯＦ等の比較的誘電率の低いものである。
【００２１】
図３は、誘電体Ａ膜３のエッチング工程を示す。伝送線路が埋め込まれる溝が、誘電体Ａ膜３を貫通して形成される。
【００２２】
図４は、図３のエッチング工程の後、エッチングされた溝に誘電率が誘電体Ａより大きい誘電体Ｂを埋め込む工程である。誘電体Ｂは、例えばセラミックス系の誘電体材料を用いて、スピンコートで埋め込んだ後ＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）で削り取って平坦化する。誘電体Ｂ膜４はミリ波ないしサブミリ波を伝送する伝送線路となる。
【００２３】
図５は、図１に示したと同様に、導体膜５を成膜する工程である。
その後、図６に示すように、パッシベーション工程により、パッシベーション膜を成膜する。このようにして、誘電体Ａ膜３に囲まれた誘電体Ｂ膜４が導体膜２、５に狭持されて伝送路となるＮＲＤガイドが構成される。通常のＮＲＤガイドでは空気層となる部分が、本例では誘電体Ａ膜３である。誘電体Ｂ膜４は誘電体Ａ膜３の誘電率より大きな誘電率をもった材料を使用しており、誘電率の差を大きくしておけば、伝送するミリ波ないしサブミリ波のどのような波長に対しても対応することができる。
【００２４】
本例は、誘電体Ａ膜３を空気層の代わりに用いているから、半導体プロセスになじみ、製造容易であり、ＮＲＤガイドとしての構造も堅固であるという特徴をもつ。
【００２５】
（第２の実施形態）
図７〜９に、本発明のＮＲＤガイドの第１の実施形態の誘電体成膜工程（図２〜４）の変形例を示す。
【００２６】
図７に示すように、本例では、基板１上に導体膜２を設けた後、まず誘電体Ｂ膜４を成膜する。次いで、図８に示すように、伝送線路として必要な誘電体Ｂ膜４を残して、他の部分を除去する。その後に、図９に示すように、誘電体Ａを埋め込んで平坦化する。前述のように、誘電体Ｂの誘電率は誘電体Ａの誘電率より大きなものである。
【００２７】
このようにしても、第１の実施形態の誘電体成膜工程による導体膜２上の誘電体Ａ膜３、誘電体Ｂ膜４と同じものが得られる（図４参照）。この後は、第１の実施形態で説明したステップと同様に、誘電体Ａ膜３、誘電体Ｂ膜４上に導体膜を成膜し、さらにその上にパッシベーション膜を形成すればよい。
【００２８】
（第３の実施形態）
図１０〜１６に、本発明の製造方法の第３の実施形態を示す。
本例は、前述のような誘電体Ａを用いることのない、従来と同様の構造をもつＮＲＤガイドを得るための製造方法である。
【００２９】
図１０に示すように、必要に応じてＭＥＭＳ回路が作り込まれた基板１上に、導体膜２を形成し、その上に例えばＳｉＯ２からなる犠牲層３’を成膜する。犠牲層は最終的には除去されるものである。
【００３０】
次いで、図１１に示すように、犠牲層３’をエッチングし、犠牲層を貫通する溝を形成し、図１２に示すように、この溝に誘電体Ｂを埋め込み平坦化する。
【００３１】
図１３に示すように、犠牲層３’及び誘電体Ｂ膜４の上に、犠牲層３’と同様なたとえばＳｉＯ２からなる犠牲層７を形成する。
【００３２】
図１４に示すステップでは、犠牲層７を、その突起部分７１を残して、エッチングする。突起部分７１は後に取り除かれて犠牲層３’の除去のための孔となる部分である。
【００３３】
図１５では、上記エッチング部分にたとえばＣｕやＡｌ等の金属から成る導体膜８を設けて平坦化する。
【００３４】
その後、図１６に示すように、犠牲層の突起部分７１及び犠牲層３’をエッチングする。犠牲層がＳｉＯ２で形成されていれば、ＨＦ等を用いてエッチングすれば、犠牲層７１からエッチングが進行し、犠牲層３’が完全に除去されることになる。
【００３５】
したがって、誘電体Ｂ膜４の周囲は空気で満たされ、従来のものと同様のＮＲＤガイド、すなわち、伝送線路となる誘電体Ｂの周囲に空間があり、誘電体Ｂが導体２、８に狭持されたＮＲＤガイドが形成される。
【００３６】
本例の誘電体Ｂと周囲の空気との誘電率の差は、第１及び第２の実施形態の誘電体Ｂと誘電体Ａとの誘電率の差より大きくなる。したがって、本例のＮＲＤガイドは、誘電体材料の選択の自由度が大きいという特徴を有する。
【００３７】
（第４の実施形態）
第１〜３の実施形態では、伝送線路を形成する誘電体膜の厚みが誘電体膜の成膜工程で決定される。本例は、成膜工程で所望の精度の誘電体膜の厚みが得られない場合などに用いて好適なものである。
【００３８】
図１７に示すように、必要に応じてＭＥＭＳ回路が作り込まれた基板１０上に、誘電体Ａ膜３０を形成する。
【００３９】
次いで、図１８に示すように、誘電体Ａ膜３０をエッチングして伝送線路のための溝を形成する。この溝の深さは誘電体Ａ膜３０を貫通することのない深さである。そして、図１９に示すように、誘電体Ａより誘電率が大きな誘電体Ｂ膜４０をこの溝に埋め込んで平坦化する。
【００４０】
図２０に示すように、誘電体Ａ膜３０と誘電体Ｂ膜４０の上に、さらに誘電体Ａからなる膜３０’を形成する。
【００４１】
次いで、図２１では、伝送線路となる誘電体Ｂの幅を正確に決めるために、セルフアライメントのエッチングを行う。なお、ここで、誘電体Ａ膜３０’が形成されれば、誘電体Ａ膜３０と一体となるから、誘電体Ａ膜３０及び３０’を一体として誘電体Ａ膜３０として記載している。
【００４２】
まず、誘電体Ａ膜３０の上にレジスト膜Ｒを形成し、誘電体４０を元の長さＬよりも短くするように、すなわち両端を切り落とすように誘電体２の幅を決める。リソグラフィによれば、その幅を正確に決めることができるので、伝送線路となる誘電体Ｂの幅を正確に決めることができる。その後、エッチングを行って、レジスト膜Ｒと誘電体Ａ膜３０及び誘電体Ｂ膜４０をともに除去して、図２１に示すような溝を作る。
【００４３】
図２２が示すステップでは、その溝に金属等の導体５０を埋め込んで平坦化し、図２３では、パッシベーション膜６０を成膜する。
このようにすれば、金属導体５０間に配置され正確な寸法をもつ誘電体伝送路４０からなるＮＲＤガイドが製造される。
【００４４】
本例は、導体間の誘電体の厚みを精度よく製造でき、所望の特性をもつＮＲＤガイドを製造することができる。
【００４５】
【発明の効果】
本発明によれば、ＭＥＭＳデバイスと組み合わせて利用することが容易なＮＲＤガイドを製造することができる。
また、従来のＮＲＤガイドの空気層を誘電体に代えて構成した構造をもつものにあっては、半導体プロセスを利用して容易に製造ができ、製品も堅固なものとなる。
さらに、ＮＲＤガイドの誘電体の厚みを精度よく製造できる製造プロセスも提供できる。
【図面の簡単な説明】
【図１】第１実施形態の第１の導体成膜工程を示す図である。
【図２】第１実施形態の第１の誘電体Ａ成膜工程を示す図である。
【図３】第１実施形態の第１の誘電体Ａ膜のエッチング工程を示す図である。
【図４】第１実施形態の第２の誘電体Ｂ膜を埋め込み平坦化する工程を示す図である。
【図５】第１実施形態の第２の導体成膜工程を示す図である。
【図６】第１実施形態のパッシベーション成膜工程を示す図である。
【図７】第２実施形態の第２の誘電体Ｂ成膜工程を示す図である。
【図８】第２実施形態の第２の誘電体Ｂ膜のエッチング工程を示す図である。
【図９】第２実施形態の第１の誘電体Ａ膜を埋め込み平坦化する工程を示す図である。
【図１０】第３実施形態の犠牲層成膜工程を示す図である。
【図１１】第３実施形態の犠牲層のエッチング工程を示す図である。
【図１２】第３実施形態の誘電体Ｂを埋め込み平坦化する工程を示す図である。
【図１３】第３実施形態の犠牲層成膜工程を示す図である。
【図１４】第３実施形態の犠牲層のエッチング工程を示す図である。
【図１５】第３実施形態の導体成膜及び平坦化の工程を示す図である。
【図１６】第３実施形態の犠牲層のエッチング工程を示す図である。
【図１７】第４実施形態の第１の誘電体Ａ成膜工程を示す図である。
【図１８】第４実施形態の第１の誘電体Ａ膜のエッチング工程を示す図である。
【図１９】第４実施形態の第２の誘電体Ｂ膜を成膜し平坦化する工程を示す図である。
【図２０】第４実施形態の第１の誘電体Ａ成膜工程を示す図である。
【図２１】第４実施形態の自己整合エッチング工程を示す図である。
【図２２】第４実施形態の導体を埋め込んで平坦化する工程を示す図である。
【図２３】第４実施形態のパッシベーション膜の成膜工程を示す図である。
【図２４】ＮＲＤガイドを説明する概略断面図である。
【符号の説明】
１，１０…基板
２，２０…導体膜
３，３０…誘電体Ａ膜
３’…犠牲層
４，４０…誘電体Ｂ膜
５，５０…導体膜
６…パッシベーション膜
７…犠牲層
８…導体膜
【図１】
2004080241.tif 000003
【図２】
2004080241.tif 000004
【図３】
2004080241.tif 000005
【図４】
2004080241.tif 000006
【図５】
2004080241.tif 000007
【図６】
2004080241.tif 000008
【図７】
2004080241.tif 000009
【図８】
2004080241.tif 000010
【図９】
2004080241.tif 000011
【図１０】
2004080241.tif 000012
【図１１】
2004080241.tif 000013
【図１２】
2004080241.tif 000014
【図１３】
2004080241.tif 000015
【図１４】
2004080241.tif 000016
【図１５】
2004080241.tif 000017
【図１６】
2004080241.tif 000018
【図１７】
2004080241.tif 000019
【図１８】
2004080241.tif 000020
【図１９】
2004080241.tif 000021
【図２０】
2004080241.tif 000022
【図２１】
2004080241.tif 000023
【図２２】
2004080241.tif 000024
【図２３】
2004080241.tif 000025
【図２４】
2004080241.tif 000026