(57)【要約】【課題】低い電源電圧でも十分に性能が確保でき、しかも周囲の回路を含めた全体の構成が簡単になるミキサを実現する。【解決手段】エミッタ同士が互いに接続されて平衡型発振回路を構成する第一及び第二のトランジスタ１、２と、エミッタが第一のトランジスタ１のエミッタに接続された第三のトランジスタ７と、エミッタが第二のトランジスタ２のエミッタに接続された第四のトランジスタ８とを備え、第三のトランジスタ７のベースと第四のトランジスタ８のベースとの間に第一の信号を平衡入力すると共に第三のトランジスタ７と第四のトランジスタ８とによって発振信号と第一の信号とを混合し、第三のトランジスタ７と第四のトランジスタ８とから第二の信号を平衡出力した。【選択図】　　　　図１
2004072517.tif 000002
【特許請求の範囲】
【請求項１】
エミッタ同士が互いに接続されて平衡型発振回路を構成する第一及び第二のトランジスタと、エミッタが前記第一のトランジスタのエミッタに接続された第三のトランジスタと、エミッタが前記第二のトランジスタのエミッタに接続された第四のトランジスタとを備え、前記第三のトランジスタのベースと前記第四のトランジスタのベースとの間に第一の信号を平衡入力すると共に前記第三のトランジスタと前記第四のトランジスタによって発振信号と前記第一の信号とを混合し、前記第三のトランジスタと前記第四のトランジスタから第二の信号を平衡出力したことを特徴とするミキサ。
【請求項２】
発振周波数を決める第一の並列共振回路と、前記第二の信号に共振する第二の並列共振回路とを設け、前記第一の並列共振回路を前記第一及び第二のトランジスタのそれぞれのコレクタとベースとの間に接続し、前記第二の並列共振回路を前記第三のトランジスタのコレクタと前記第四のトランジスタのコレクタとの間に接続したことを特徴とする請求項１に記載のミキサ。
【請求項３】
前記第一の並列共振回路は第一の容量素子と、互いに直列接続された状態で前記第一の容量素子に並列に接続された第一及び第二のインダクタンス素子とからなり、前記第一の容量素子と前記第一のインダクタンス素子との接続点を前記第一のトランジスタのコレクタに接続すると共に、前記第一の容量素子と前記第二のインダクタンス素子との接続点を前記第二のトランジスタのコレクタに接続し、前記第二の並列共振回路は第二の容量素子と、互いに直列接続された状態で前記第二の容量素子に並列に接続された第三及び第四のインダクタンス素子とからなり、前記第二の容量素子と前記第三のインダクタンス素子との接続点を前記第三のトランジスタのコレクタに接続すると共に、前記第二の容量素子と前記第四のインダクタンス素子との接続点を前記第四のトランジスタのコレクタに接続し、前記第一のインダクタンス素子と第二のインダクタンス素子との接続点および前記第三のインダクタンス素子と前記第四のインダクタンス素子との接続点に電源電圧を印加したことを特徴とする請求項２に記載のミキサ。
【請求項４】
発振周波数の近傍と前記第二の信号の周波数の近傍とにそれぞれ並列共振周波数を有する複合共振回路を設け、前記第一のトランジスタのコレクタと前記第三のトランジスタのコレクタとを互いに接続すると共に、前記第二のトランジスタのコレクタと前記第四のトランジスタのコレクタとを互いに接続し、前記複合共振回路を前記第一及び第三のトランジスタのコレクタと前記第二のトランジスタのベースとの間に接続すると共に、前記第二及び第四のトランジスタのコレクタと前記第一のトランジスタのベースとの間に接続したことを特徴とする請求項１に記載のミキサ。
【請求項５】
前記複合共振回路は、第一の容量素子と、第二の容量素子と第一及び第二のインダクタンス素子とからなって前記第二の容量素子が前記第一のインダクタンス素子と前記第二のインダクタンス素子との間に介挿された状態で前記第一の容量素子に並列に接続された直列回路と、互いに直列接続された状態で前記第二の容量素子に並列に接続された第三及び第四のインダクタンス素子とから構成され、前記第一及び第二の容量素子と前記第一及び第二のインダクタンス素子とによって前記発振周波数の近傍に並列共振させ、前記第二の容量素子と前記第三及び第四のインダクタンス素子とによって前記第二の信号の周波数の近傍に並列共振させ、前記第一の容量素子と前記第一のインダクタンス素子との接続点を前記第一及び第三のトランジスタのコレクタに接続すると共に、前記第一の容量素子と前記第二のインダクタンス素子との接続点を前記第二及び第四のトランジスタのコレクタに接続し、前記第三のインダクタンス素子と前記第四のインダクタンス素子との接続点に電源電圧を印加したことを特徴とする請求項４に記載のミキサ。
【請求項６】
前記第二の容量素子の両端から前記第二の信号を出力したことを特徴とする請求項５に記載のミキサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、周波数変換器や変調器等に使用されるミキサに関する。
【０００２】
【従来の技術】
図３に示す従来のミキサはギルバードミキサと称され、周波数変換器等に多用されているものである。図３において、第一の差動増幅回路２１と第二の差動増幅回路２２とは第三の差動増幅回路２３によって平衡接続される。すなわち、第一の差動増幅回路２１を構成する一対のトランジスタ２１ａ、２１ｂの各エミッタは互いに接続されると共に、第三の差動増幅回路２３を構成する一方のトランジスタ２３ａのコレクタに接続され、第二の差動増幅回路２２を構成する一対のトランジスタ２２ａ、２２ｂのエミッタは互いに接続されると共に、第三の差動増幅回路２３を構成する他方のトランジスタ２３ｂのコレクタに接続される。第三の差動増幅回路２３におけるトランジスタ２３ａ、２３ｂのエミッタは互いに接続されて定電流源等２４に接続される。
【０００３】
第一の差動増幅回路２１における一方のトランジスタ２１ａのコレクタと第二の差動増幅回路２２における一方のトランジスタ２２ａのコレクタとには平衡出力端の一方２８が接続されると共に、共通の負荷抵抗２６を介して電源電圧Ｂが印加供給される。また、第一の差動増幅回路２１における他方のトランジスタ２１ｂのコレクタと第二の差動増幅回路２２における他方のトランジスタ２２ｂのコレクタとには平衡出力端の他方２８が接続されると共に、共通の負荷抵抗２９を介して電源電圧Ｂが供給される。
【０００４】
また、第一の差動増幅回路２１における一方のトランジスタ２１ａのベースと第二の差動増幅回路２２における他方のトランジスタ２２ｂのベースとが互いに接続されると共に、第二の平衡入力端の一方３０に接続される。第一の差動増幅回路２１における他方のトランジスタ２１ｂのベースと第二の差動増幅回路２２における一方のトランジスタ２２ａのベースとが互いに接続されると共に、第二の平衡入力端の他方３１に接続される。
さらに、第三の差動増幅回路２３の各トランジスタ２３ａ、２３ｂのベースがそれぞれ第一の平衡入力端３２、３３に接続される。
【０００５】
以上の構成において、第一の平衡入力端３２、３３間には第一の信号、例えば高周波信号が平衡入力される。また、第二の平衡入力端３０、３１間には第二の信号、例えば局部発振信号が平衡入力される。その結果、平衡出力端２５、２８間には周波数変換された中間周波信号が平衡出力される。平衡出力端２５、２６間には同調回路（図示せず）が接続される。
【０００６】
第一の信号である局部発振信号は例えば図４に示すような平衡型発振回路から供給される。この回路は一対の発振トランジスタ４１、４２がそれぞれのコレクタとベースとの間に結合された一つの共振回路４３を共用し、各コレクタ間に局部発振信号を平衡出力する。
【０００７】
【発明が解決しようとする課題】
上記の従来のミキサにおいては、第一及び第二の差動増幅回路２１、２２と第三の差動増幅回路２３に対して電源電圧が直列に給電されることから、それぞれの差動増幅回路に印加される電圧が電源電圧のおよそ１／２に低下する。よって、電圧減少による性能の劣化が問題となる。
【０００８】
また、ミキサは集積回路（ＩＣ）で構成されるケースがほとんどであり、しかも最近の集積回路は低電圧化が図られているの性能に及ぼす影響が大きくなっている。
【０００９】
さらに、従来のミキサを使用するには、発振回路や共振回路等の周囲の回路を付加しなければならず、全体の構成が複雑になる。
【００１０】
本発明は、低い電源電圧でも十分に性能が確保でき、しかも周囲の回路を含めた全体の構成が簡単になるミキサを実現することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するため、本発明は、エミッタ同士が互いに接続されて平衡型発振回路を構成する第一及び第二のトランジスタと、エミッタが前記第一のトランジスタのエミッタに接続された第三のトランジスタと、エミッタが前記第二のトランジスタのエミッタに接続された第四のトランジスタとを備え、前記第三のトランジスタのベースと前記第四のトランジスタのベースとの間に第一の信号を平衡入力すると共に前記第三のトランジスタと前記第四のトランジスタによって発振信号と前記第一の信号とを混合し、前記第三のトランジスタと前記第四のトランジスタから第二の信号を平衡出力した。
【００１２】
また、発振周波数を決める第一の並列共振回路と、前記第二の信号に共振する第二の並列共振回路とを設け、前記第一の並列共振回路を前記第一及び第二のトランジスタのそれぞれのコレクタとベースとの間に接続し、前記第二の並列共振回路を前記第三のトランジスタのコレクタと前記第四のトランジスタのコレクタとの間に接続した。
【００１３】
また、前記第一の並列共振回路は第一の容量素子と、互いに直列接続された状態で前記第一の容量素子に並列に接続された第一及び第二のインダクタンス素子とからなり、前記第一の容量素子と前記第一のインダクタンス素子との接続点を前記第一のトランジスタのコレクタに接続すると共に、前記第一の容量素子と前記第二のインダクタンス素子との接続点を前記第二のトランジスタのコレクタに接続し、前記第二の並列共振回路は第二の容量素子と、互いに直列接続された状態で前記第二の容量素子に並列に接続された第三及び第四のインダクタンス素子とからなり、前記第二の容量素子と前記第三のインダクタンス素子との接続点を前記第三のトランジスタのコレクタに接続すると共に、前記第二の容量素子と前記第四のインダクタンス素子との接続点を前記第四のトランジスタのコレクタに接続し、前記第一のインダクタンス素子と第二のインダクタンス素子との接続点および前記第三のインダクタンス素子と前記第四のインダクタンス素子との接続点に電源電圧を印加した。
【００１４】
また、発振周波数の近傍と前記第二の信号の周波数の近傍とにそれぞれ並列共振周波数を有する複合共振回路を設け、前記第一のトランジスタのコレクタと前記第三のトランジスタのコレクタとを互いに接続すると共に、前記第二のトランジスタのコレクタと前記第四のトランジスタのコレクタとを互いに接続し、前記複合共振回路を前記第一及び第三のトランジスタのコレクタと前記第二のトランジスタのベースとの間に接続すると共に、前記第二及び第四のトランジスタのコレクタと前記第一のトランジスタのベースとの間に接続した。
【００１５】
また、前記複合共振回路は、第一の容量素子と、第二の容量素子と第一及び第二のインダクタンス素子とからなって前記第二の容量素子が前記第一のインダクタンス素子と前記第二のインダクタンス素子との間に介挿された状態で前記第一の容量素子に並列に接続された直列回路と、互いに直列接続された状態で前記第二の容量素子に並列に接続された第三及び第四のインダクタンス素子とから構成され、前記第一及び第二の容量素子と前記第一及び第二のインダクタンス素子とによって前記発振周波数の近傍に並列共振させ、前記第二の容量素子と前記第三及び第四のインダクタンス素子とによって前記第二の信号の周波数の近傍に並列共振させ、前記第一の容量素子と前記第一のインダクタンス素子との接続点を前記第一及び第三のトランジスタのコレクタに接続すると共に、前記第一の容量素子と前記第二のインダクタンス素子との接続点を前記第二及び第四のトランジスタのコレクタに接続し、前記第三のインダクタンス素子と前記第四のインダクタンス素子との接続点に電源電圧を印加した。
【００１６】
また、前記第二の容量素子の両端から前記第二の信号を出力した。
【００１７】
【発明の実施の形態】
以下に本発明のミキサを説明する。図１は第一の実施の形態を示す回路図であり、第一のトランジスタ１のエミッタと第二のトランジスタ２のエミッタとは互いに接続されると共に定電流源３等に接続される。各トランジスタ１、２のそれぞれのコレクタとベースとの間には第一の並列共振回路４が接続される。よって、二つのトランジスタ１、２と第一の並列共振回路３とによって平衡型発振回路が構成される。第一の並列共振回路４は第一の容量素子４ａと、互いに直列接続された状態で第一の容量素子４ａに並列接続された第一及び第二のインダクタンス素子４ｂ、４ｃとからなり、この共振周波数によって発振周波数が決められる。
【００１８】
第一のインダクタンス素子４ｂと第二のインダクタンス素子４ｃとの各インダクタンス値は互いにほぼ等しい。そして、第一の容量素子４ａと第一のインダクタンス素子４ｂとの接続点が第一のトランジスタ１のコレクタに接続され、第一の容量素子４ａと第二のインダクタンス素子４ｃとの接続点が第二のトランジスタ２のコレクタに接続される。よって、二つのインダクタンス素子４ｂ、４ｃの接続点に印加された電源電圧Ｂが各トランジスタ１、２のコレクタに給電される。各トランジスタ１、２のベースは結合用の容量素子５、６によって第一の並列共振回路４に接続される。
【００１９】
第一のトランジスタ１のエミッタには第三のトランジスタ７のエミッタが接続され、第二のトランジスタ２のエミッタには第四のトランジスタ８のエミッタが接続される。第三のトランジスタ７のベースは一方の平衡入力端９に接続され、第四のトランジスタ８のベースは他方の平衡入力端１０に接続される。第三のトランジスタ７のコレクタと第四のトランジスタ８のコレクタとの間には第二の並列共振回路１１が接続される。また、第三のトランジスタ７のコレクタは一方の平衡出力端１２に接続され、第四のトランジスタ８のコレクタは他方の平衡出力端１３に接続される。
【００２０】
第二の並列共振回路１１は第二の容量素子１１ａと、互いに直列接続された状態で第二の容量素子１１ａに並列に接続された第三及び第四のインダクタンス素子１１ｂ、１１ｃとからなる。第三のインダクタンス素子１１ｂのインダクタンス値と第四のインダクタンス値とは互いに等しい。そして、第二の容量素子１１ａと第三のインダクタンス素子１１ｂとの接続点が第三のトランジスタ７のコレクタに接続され、第二の容量素子１１ａと第四のインダクタンス素子１１ｃとの接続点が第四のトランジスタ８のコレクタに接続される。よって、二つのインダクタンス素子１１ｂ、１１ｃの接続点に印加された電源電圧Ｂが各トランジスタ７、８のコレクタに給電される。
【００２１】
以上の構成において、平衡入力端９、１０間には第一の信号、例えば周波数変換すべき高周波信号が入力される。この結果、第三のトランジスタ７と第四のトランジスタ８とは互いに差動的に動作する。一方、平衡型発振回路を構成する第一のトランジスタ１と第二のトランジスタ２も差動的に動作する。そして、第三のトランジスタ７のエミッタと第四のトランジスタ８のエミッタは発振信号によって逆位相で励振される。よって、第三のトランジスタ７と第二のトランジスタ８とにおいては発振信号と第一の信号とが混合され、例えばそれらの差の周波数となる第二の信号、すなわち中間周波信号を生成する。第二の並列共振回路１１の共振周波数を差の周波数に設定しておけば平衡出力端１２、１３から第二の信号である中間周波信号を効率的に平衡出力できる。
【００２２】
上記構成においては平衡型発振回路を構成する二つのトランジスタ１、２と混合動作をする二つのトランジスタ７、８に電源電圧Ｂが並列に給電されるので、低い電圧であっても十分に動作が可能である。
【００２３】
図２は本発明の第二の実施の形態を示す回路図である。図２において、第一のトランジスタ１のエミッタと第二のトランジスタ２のエミッタとは互いに接続されると共に定電流源３等に接続される。各トランジスタ１、２のそれぞれのコレクタとベースとの間には二つの並列共振周波数を有する複合共振回路１４が接続される。
また、第一のトランジスタ１のエミッタ、コレクタには第三のトランジスタ７のエミッタ、コレクタがそれぞれ接続され、第二のトランジスタ２のエミッタ、コレクタには第四のトランジスタ８のエミッタ、コレクタがそれぞれ接続される。そして、第三のトランジスタ７のベースは一方の平衡入力端９に接続され、第四のトランジスタ８のベースは他方の平衡入力端１０に接続される。
【００２４】
複合共振回路１４は図２に示すように、第一の容量素子１４ａと、第二の容量素子１４ｂと第一及び第二のインダクタンス素子１４ｃ、１４ｄとからなって第二の容量素子１４ｂが第一のインダクタンス素子１４ｃと第二のインダクタンス素子１４ｄとの間に介挿された状態で第一の容量素子１４ａに並列に接続された直列回路と、互いに直列接続された状態で第二の容量素子１４ｂに並列に接続された第三及び第四のインダクタンス素子１４ｅ、１４ｆとから構成される。
【００２５】
そして、第一の容量素子１４ａと第一のインダクタンス素子１４ｃとの接続点が第一のトランジスタ１のコレクタに接続されると共に結合用の容量素子６によって第二のトランジスタ２のベースに接続される。また、第一の容量素子１４ａと第二のインダクタンス素子１４ｄとの接続点が第二のトランジスタ２のコレクタに接続されると共に結合用の容量素子５によって第一のトランジスタ１のベースに接続される。そして、第三のインダクタンス素子１４ｅと第四のインダクタンス素子１４ｆとの接続点に印加された電源電圧Ｂが第一乃至第四のトランジスタ１、２、７、８のコレクタに給電される。第二の容量素子１４ｂの一端は一方の平衡出力端１２に接続され、他端は他方の平衡出力端１３に接続される。
【００２６】
上記の複合共振回路１４においては、第一のインダクタンス素子１４ｃと第二のインダクタンス素子１４ｄとは互いにほぼ等しいインダクタンス値を有し、第三のインダクタンス素子１４ｅと第四のインダクタンス素子１４ｆとは互いにほぼ等しいインダクタンス値を有する。また、第一及び第二のインダクタンス素子１４ｃ、１４ｄのインダクタンス値よりも第三及び第四のインダクタンス素子１４ｅ、１４ｆのインダクタンス値が大きい。さらに、第一の容量素子１４ａの容量値よりも第二の容量素子１４ｂの容量値が大きい。よって、複合共振回路１１は、第一及び第二の容量素子１４ａ、１４ｂと第一及び第二のインダクタンス素子１４ｃ、１４ｄとによってほぼ並列共振周波数が決まる一つの並列共振回路（第三の並列共振回路）と、第二の容量素子１４ｂと第三及び第四のインダクタンス素子１４ｅ、１４ｆとによってほぼ並列共振周波数が決まるもう一つの並列共振周波数（第四の並列共振回路）を持つ。
【００２７】
以上のことから、第三の並列共振回路と第一及び第二のトランジスタ１、２とによって平衡型発振回路が構成され、その並列共振周波数の近傍で発振する。すると、第三のトランジスタ７はエミッタ同士で接続された第一のトランジスタ１を介して発振信号によって励振され、第四のトランジスタ８もエミッタ同士で接続された第二のトランジスタ２を介して発振信号によって励振される。
【００２８】
平衡入力端９、１０には第一の信号、例えば周波数変換すべき高周波信号が入力される。この結果、第三のトランジスタ７と第四のトランジスタ８とは互いに差動的に動作する。一方、平衡型発振回路を構成する第一のトランジスタ１と第二のトランジスタ２も差動的に動作する。そして、第三のトランジスタ７のエミッタと第四のトランジスタ８のエミッタは発振信号によって逆位相で励振される。よって、第三のトランジスタ７と第二のトランジスタ８とにおいては発振信号と第一の信号とが混合され、例えばそれらの差の周波数となる第二の信号、すなわち中間周波信号を生成する。よって、第一のトランジスタ１及び第三のトランジスタ７のコレクタと第二のトランジスタ２及び第四のトランジスタ８のコレクタには発振信号と第二の信号とが現れる。ここで、第四の並列共振回路を上記の差の周波数に共振させておけば平衡出力端１２、１３から第二の信号である中間周波信号を効率的にしかも発振信号を抑圧した状態で平衡出力できる。
【００２９】
上記構成においても平衡型発振回路を構成する二つのトランジスタ１、２と、混合動作をする二つのトランジスタ７、８とに電源電圧が並列に給電されるので、低い電圧であっても十分に動作が可能である。
【００３０】
【発明の効果】
本発明は以上説明したように、エミッタ同士が互いに接続されて平衡型発振回路を構成する第一及び第二のトランジスタと、エミッタが第一のトランジスタのエミッタに接続された第三のトランジスタと、エミッタが第二のトランジスタのエミッタに接続された第四のトランジスタとを備え、第三のトランジスタのベースと第四のトランジスタのベースとの間に第一の信号を平衡入力すると共に第三のトランジスタと第四のトランジスタによって発振信号と第一の信号とを混合し、第三のトランジスタと第四のトランジスタから第二の信号を平衡出力したので、発振用の第一及び第二のトランジスタと混合用の第三及び第四のトランジスタには電源電圧を並列に給電することができ、低電圧でも各トランジスタの性能を低下することなく駆動できる。また、少ない数のトランジスタを使用して全体の構成が簡単なミキサが実現できる。
【００３１】
また、発振周波数を決める第一の並列共振回路と、第二の信号に共振する第二の並列共振回路とを設け、第一の並列共振回路を第一及び第二のトランジスタのそれぞれのコレクタとベースとの間に接続し、第二の並列共振回路を第三のトランジスタのコレクタと第四のトランジスタのコレクタとの間に接続したので、発振用の並列共振回路と第二の信号用の並列共振回路とが分離でき、それぞれの共振回路の構成が簡単になる。また、第三及び第四のトランジスタからは第二の信号のみを出力できる。
【００３２】
また、第一の並列共振回路における第一の容量素子と第一のインダクタンス素子との接続点を第一のトランジスタのコレクタに接続すると共に、第一の容量素子と第二のインダクタンス素子との接続点を第二のトランジスタのコレクタに接続し、第二の並列共振回路における第二の容量素子と第三のインダクタンス素子との接続点を第三のトランジスタのコレクタに接続すると共に、第二の容量素子と第四のインダクタンス素子との接続点を第四のトランジスタのコレクタに接続し、第一のインダクタンス素子と第二のインダクタンス素子との接続点および第三のインダクタンス素子と第四のインダクタンス素子との接続点に電源電圧を印加したので、第一乃至第四のトランジスタのコレクタに並列に給電できる。
【００３３】
また、第一のトランジスタのコレクタと第三のトランジスタのコレクタとを互いに接続すると共に、第二のトランジスタのコレクタと第四のトランジスタのコレクタとを互いに接続し、複合共振回路を第一及び第三のトランジスタのコレクタと第二のトランジスタのベースとの間に接続すると共に、第二及び第四のトランジスタのコレクタと第一のトランジスタのベースとの間に接続したので、複合共振回路によって発振周波数を決めると共に第二の信号に同調させることができる。
【００３４】
また、複合共振回路における第一及び第二の容量素子と第一及び第二のインダクタンス素子とによって発振周波数の近傍に並列共振させ、第二の容量素子と第三及び第四のインダクタンス素子とによって第二の信号の周波数の近傍に並列共振させ、第一の容量素子と第一のインダクタンス素子との接続点を第一及び第三のトランジスタのコレクタに接続すると共に、第一の容量素子と第二のインダクタンス素子との接続点を第二及び第四のトランジスタのコレクタに接続し、第三のインダクタンス素子と第四のインダクタンス素子との接続点に電源電圧を印加したので、第一乃至第四のトランジスタに電源電圧を並列に給電できる。
【００３５】
また、第二の容量素子の両端から第二の信号を出力したので、第二の信号に含まれる発振信号を抑圧できる。
【図面の簡単な説明】
【図１】本発明のミキサにおける第一の実施の形態を示す回路図である。
【図２】本発明のミキサにおける第二の実施の形態を示す回路図である。
【図３】従来のミキサの構成を示す回路図である
【図４】従来のミキサに使用される発振回路の構成を示す回路図である。
【符号の説明】
１　第一のトランジスタ
２　第二のトランジスタ
３　定電流源
４　第一の並列共振回路
４ａ　第一の容量素子
４ｂ　第一のインダクタンス素子
４ｃ　第二のインダクタンス素子
５、６　結合用容量素子
７　第三のトランジスタ
８　第四のトランジスタ
９、１０　平衡入力端
１１　第二の並列共振回路
１１ａ　第二の容量素子
１１ｂ　第三のインダクタンス素子
１２、１３　平衡出力端
１４　複合共振回路
１４ａ　第一の容量素子
１４ｂ　第二の容量素子
１４ｃ　第一のインダクタンス素子
１４ｄ　第二のインダクタンス素子
１４ｅ　第三のインダクタンス素子
１４ｆ　第四のインダクタンス素子
【図１】
2004072517.tif 000003
【図２】
2004072517.tif 000004
【図３】
2004072517.tif 000005
【図４】
2004072517.tif 000006