(57)【要約】【課題】出力信号の遅延専用のコンデンサを要することなく遅延機能を有する発振回路を提供する。【解決手段】コンデンサ１は、その充放電が第１のスイッチ２により切り替えられるようになっており、Ｓ／Ｒフリップフロップ７のＱ出力端子からは、その充放電の状態に応じて論理値Ｈｉｇｈと論理値Ｌｏｗとの繰り返しが得られる一方、コンデンサ１の端子電圧が第３のコンパレータ６において、閾値電圧Ｖｔｈと比較されることで、電源電圧Ｖ１の立ち上がりから所定時間の間、発振出力信号が、ＡＮＤ回路８から出力されないよう遅延機能を有した発振回路が構成されたものとなっている。【選択図】　　　　図１
2004015447.tif 000002
【特許請求の範囲】
【請求項１】
コンデンサの充放電が上限基準電圧と下限基準電圧との間で制御されて発振出力信号が得られるよう構成されてなる発振回路であって、
前記コンデンサの端子電圧と前記下限電圧より低い閾値電圧とを比較し、前記コンデンサの端子電圧が前記閾値電圧を超えるまでの間、前記発振出力信号の外部への出力を禁止する出力遅延手段が設けられてなることを特徴とする発振回路。
【請求項２】
コンデンサの充放電が上限基準電圧と下限基準電圧との間で制御されて発振出力信号が得られるよう構成されてなる発振回路であって、
前記コンデンサの端子電圧が非反転入力端子に、前記下限基準電圧より低い閾値電圧が反転入力端子に、それぞれ印加されたコンパレータと、
前記コンパレータの出力信号と、前記発振出力信号との論理積を出力するＡＮＤ回路とが設けられてなることを特徴とする発振回路。
【請求項３】
それぞれ第１及び第２の接続端子と外部からの信号によって前記第１又は第２の接続端子のいずれかとの接続状態に切り替えられる切替端子とを有してなる第１のスイッチと第２のスイッチとが設けられ、
前記第１のスイッチの切替端子は、前記コンデンサに、前記第１のスイッチの第１の接続端子は、前記第２のスイッチの切替端子に、前記第１のスイッチの第２の接続端子は、放電用の定電流源に、それぞれ接続され、
前記第２のスイッチの第１の接続端子は、第１の充電用定電流源に、前記第２のスイッチの第２の接続端子は、第２の充電用定電流源に、それぞれ接続され、
前記第２のスイッチは、前記コンパレータが論理値Ｌｏｗに対応する信号を出力する間、切替端子が第２の接続端子と接続されるよう切り替えられる一方、前記コンパレータが論理値Ｈｉｇｈに対応する信号を出力する間、切替端子が第１の接続端子と接続されるよう切り替えられ、
前記第１のスイッチは、前記コンデンサの端子電圧が下限基準電圧から上限基準電圧へ上昇中の間、切替端子が第１の接続端子と接続されるよう切り替えられる一方、前記コンデンサの端子電圧が上限基準電圧から下限基準電圧へ下降中の間、切替端子が第２の接続端子と接続されるよう切り替えられるよう構成されてなることを特徴とする請求項２記載の発振回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、いわゆる電流制御型の発振回路に係り、特に、回路の簡素化等を図ったものに関する。
【０００２】
【従来の技術】
発振回路には種々の回路構成のものがあり、その内の一つとして、コンデンサへの電流の充放電を制御することによって発振周波数が定まるよう構成されたいわゆる電流制御型発振回路と称されるものがある。
かかる電流制御型発振回路においては、起動時などにおける不安定な発振信号の出力を回避するために、遅延回路を付加する構成とされる場合がある。
図５には、公知・周知の従来の電流制御型発振回路の一構成例が示されており、以下、同図を参照しつつ従来回路について概略的に説明する。
この従来回路は、発振回路２０１と遅延回路２０２とに大別されて構成されたものとなっており、まず、発振回路２０１は、スイッチＳ１が、Ｓ／ＲフリップフロップＦＦのＱ出力に応じて切り替えられるようになっており、Ｑ出力が論理値Ｈｉｇｈの場合には、電流源Ｉ１側に、Ｑ出力が論理値Ｌｏｗの場合には、電流源Ｉ２側に、それぞれ切り替わるようになっている。
【０００３】
Ｓ／ＲフリップフロップＦＦは、そのＳ入力にコンパレータＸ１の出力信号が、また、Ｒ入力にコンパレータＸ２の出力信号が、それぞれ入力されるようになっている。
そして、コンパレータＸ１は、その非反転入力端子に基準電圧ＶＬが印加される一方、反転入力端子は、コンパレータＸ２の非反転入力端子と共にコンデンサＣ１に接続されたものとなっている。
また、コンパレータＸ２は、その反転入力端子に基準電圧ＶＨが印加されたものとなっている。ここで、電源電圧Ｖ１と基準電圧ＶＨ，ＶＬは、Ｖ１＞ＶＨ＞ＶＬの関係となるよう設定されている。
【０００４】
一方、遅延回路２０２は、コンパレータＸ３を中心に構成されたものとなっており、その反転入力端子には、基準電圧Ｖｔｈが印加される一方、非反転入力端子には、定電流源Ｉ３とコンデンサＣ３との接続点が接続されている。なお、定電流源Ｉ３は、電源電圧Ｖ１が印加されるものとなっている。ここで、Ｖ１＞Ｖｔｈの関係となるよう設定されている。
【０００５】
かかる構成において、電源電圧Ｖ１の立ち上がり直後において、コンデンサＣ１の端子電位は、基準電圧ＶＨ，ＶＬよりも低い電圧にあるため、コンパレータＸ１の出力は論理値Ｈｉｇｈと、コンパレータＸ２の出力は論理値Ｌｏｗとなる。その結果、Ｓ／ＲフリップフロップＦＦのＱ出力は、論理値Ｈｉｇｈとなり、スイッチＳ１は、定電流源Ｉ１側に切り替えられて、スイッチＳ１を介して定電流源Ｉ１によるコンデンサＣ１の充電が開始されることとなる。
コンデンサＣ１の端子電圧ＶＣ１は、充電に伴い上昇してゆき、ＶＣ１＞ＶＬとなったところで、コンパレータＸ１の出力は、論理値Ｌｏｗとなるが、Ｓ／ＲフリップフロップＦＦは、Ｓ及びＲの双方の入力が論理値Ｌｏｗとなるために、Ｑ出力は、依然として論理値Ｈｉｇｈに保持され、スイッチＳ１は切り替えられることなく、コンデンサＣ１への充電が継続されることとなる。
【０００６】
そして、コンデンサＣ１の端子電圧ＶＣ１は、さらに上昇し、ＶＣ１＞ＶＨとなり、そのため、コンパレータＸ２の出力が論理値Ｌｏｗから論理値Ｈｉｇｈへと変化し、Ｓ／ＲフリップフロップＦＦのＱ出力は、論理値ＨｉｇｈからＬｏｗとなり、スイッチＳ１が定電流源Ｉ１側から定電流源Ｉ２側へ切り替えられる結果、コンデンサＣ１は放電状態とされることとなる。この放電により端子電圧ＶＣ１は低下してゆき、ＶＣ１＜ＶＬとなると、Ｓ／ＲフリップフロップＦＦのＳ入力が論理値Ｈｉｇｈと、Ｒ入力が論理値Ｌｏｗとなり、電源電圧Ｖ１の立ち上がり直後以降の動作が繰り返されることとなる。
したがって、コンデンサＣ１の端子電圧ＶＣ１の波形は、ＶＨ、ＶＬをピークとした三角波となり（図６（Ｂ）参照）、Ｓ／ＲフリップフロップＦＦのＱ出力は、コンデンサＣ１の充電期間を論理値Ｈｉｇｈ、コンデンサＣ１の放電期間を論理値Ｌｏｗとする矩形波となる（図６（Ｄ）参照）。
【０００７】
一方、遅延回路２０２は、電源電圧Ｖ１が立ち上がると、それに応じて定電流源Ｉ３によるコンデンサＣ２への充電が開始されることとなる。このコンデンサＣ２の端子電圧Ｖ２がＶｔｈに達するまでは、コンパレータＸ３の出力は、論理値Ｌｏｗであり、ＶＣ２＞ＶｔｈとなるとコンパレータＸ３の出力は、論理値Ｈｉｇｈとなる。
ところで、遅延回路２０２の出力であるコンパレータＸ３の出力は、Ｓ／ＲフリップフロップＦＦのＱ出力と共にＡＮＤ回路へ入力されて、その論理積が発振出力信号ＯＵＴＰＵＴとして出力されるようになっているため、結局、電源電圧Ｖ１の立ち上がりの時点から、遅延回路２０２によって論理値Ｈｉｇｈの信号が出力されるまでの間は、遅延時間となって、発振出力信号ＯＵＴＰＵＴが出力されないこととなる（図６（Ｃ）及び図６（Ｄ）参照）。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述の従来回路においては、発振回路２０１における発振動作のためのコンデンサＣ１に加えて、遅延時間設定のためのコンデンサＣ２が必要となる構成であるため、比較的部品コストの高いコンデンサを極力少なくしたいという要求に十分応えるものではなく、また、回路面積の増大を招くという問題がある。
さらに、コンデンサ以外の回路部分を半導体集積回路で構成する場合には、コンデンサは外付けとなるが、そのための端子を半導体集積回路に設けなければならず、そのため、パッケージ選択の自由度が低くなるという問題を招く。
【０００９】
本発明は、上記実状に鑑みてなされたもので、出力信号の遅延専用のコンデンサを必要することなく遅延機能を有する発振回路を提供するものである。
【００１０】
【課題を解決するための手段】
上記発明の目的を達成するため、本発明に係る発振回路は、
コンデンサの充放電が上限基準電圧と下限基準電圧との間で制御されて発振出力信号が得られるよう構成されてなる発振回路であって、
前記コンデンサの端子電圧と前記下限電圧より低い閾値電圧とを比較し、前記コンデンサの端子電圧が前記閾値電圧を超えるまでの間、前記発振出力信号の外部への出力を禁止する出力遅延手段が設けられてなるものである。
【００１１】
かかる構成においては、発振制御のためのコンデンサの端子電圧を、出力遅延手段によって監視して、所定の間、発振出力信号の出力を禁止するようにしているため、従来と異なり、発振出力信号の遅延専用にコンデンサを要することなく、コンデンサの共用が可能となり、回路構成を簡素にすることができるものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について、図１乃至図４を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における発振回路の第１の構成例について、図１及び図２を参照しつつ説明する。
まず、この第１の構成例における発振回路Ｓ１の構成について説明すれば、この発振回路Ｓ１は、発振部１０１と遅延部１０２とに大別されて構成されたものとなっている。
発振部１０１は、基本的には従来の電流制御型発振回路と同一の構成を有するもので、以下、その構成を具体的に説明すれば、まず、発振制御用のコンデンサ（図１においては「Ｃ１」と表記）１が第１のスイッチ（図１においては「Ｓ１」と表記）２によって充電と放電の切り替えが行われるよう設けられている。
すなわち、コンデンサ１は、その一端がグランドに接続される一方、他端は、第１のスイッチ２の切替端子２ａに接続されると共に、第１のコンパレータ（図１においては「Ｘ１」と表記）４の反転入力端子、第２のコンパレータ（図１においては「Ｘ２」と表記）５の非反転入力端子及び後述する遅延部１０２の第３のコンパレータ（図１においては「Ｘ３」と表記）６の非反転入力端子に接続されたものとなっている。
【００１３】
第１のスイッチ２は、外部からの制御信号によって、切替端子２ａが切り替えられて第１の接続端子２ｂ又は第２の接続端子２ｃのいずれかに接続されるよう構成されてなるもので、本発明の実施の形態においては、後述するＳ／Ｒフリップフロップ７のＱ出力信号によって、切替端子２ａが切り替えられるようになっている。そして、第１の接続端子２ｂには、第１の充電用定電流源としての第１の定電流源（図１においては「Ｉ１」と表記）１１の一方の端子が、第２の接続端子２ｃには、放電用の第２の定電流源（図１においては「Ｉ２」と表記）１２の一方の端子が、それぞれ接続されている。そして、第１の定電流源１１の他方の端子は、電源電圧Ｖ１を出力する回路電源１７の正極に接続される一方、第２の定電流源１２の他方の端子は、グランドに接続されたものとなっている。なお、回路電源１７の負極側は、グランドに接続されている。
【００１４】
第１及び第２のコンパレータ４，５は、公知・周知の構成を有してなるもので、入力信号の比較結果に応じて、論理値Ｈｉｇｈ又は論理値Ｌｏｗの信号を出力するようになっているものである。
第１のコンパレータ４の非反転入力端子には、下限基準電源１５が接続されて、下限基準電圧ＶＬが印加される一方、第２のコンパレータ５の反転入力端子には、上限基準電源１４が接続されて、上限基準電圧ＶＨが印加されたものとなっている。そして、第１のコンパレータ４の出力端子は、Ｓ／Ｒフリップフロップ７のＳ入力端子に、第２のコンパレータ５の出力端子は、Ｓ／Ｒフリップフロップ７のＲ入力端子に、それぞれ接続されたものとなっている。
ここで、先の電源電圧Ｖ１、上述の下限及び上限基準電圧ＶＬ，ＶＨの相互の関係は、Ｖ１＞ＶＨ＞ＶＬに設定されたものとなっている。
Ｓ／Ｒフリップフロップ７は、公知・周知の構成を有してなるもので、そのＱ出力端子は、既に述べたように第１のスイッチ２の所定の箇所に接続されており、Ｑ出力信号が、第１のスイッチ２の動作を制御するための信号として用いられるようになっている。本発明の実施の形態においては、Ｓ／Ｒフリップフロップ７のＱ出力端子から論理値Ｈｉｇｈの信号が出力された場合、第１のスイッチ２の切替端子２ａは、第１の接続端子２ｂへ、また、Ｓ／Ｒフリップフロップ７のＱ出力端子から論理値Ｌｏｗの信号が出力された場合、第１のスイッチ２の切替端子２ａは、第２の接続端子２ｃへ、それぞれ切り替えられるようになっている。
さらに、Ｓ／Ｒフリップフロップ７のＱ出力端子は、後述するＡＮＤ回路８の一方の入力端子に接続されたものとなっている。
【００１５】
一方、遅延部１０２は、第３のコンパレータ６が設けられ、その反転入力端子には、閾値電源１６が接続されて閾値電圧Ｖｔｈが印加されるようになっている。なお、電源電圧Ｖ１と閾値電圧Ｖｔｈとは、Ｖ１＞Ｖｔｈの関係となるように設定されたものとなっている。
また、この第１の構成例における発振回路Ｓ１においては、出力段にＡＮＤ回路８が設けられており、その一方の入力端子には既に述べたようにＳ／Ｒフリップフロップ７のＱ出力端子が接続される一方、他方の入力端子には、第３のコンパレータ６の出力端子が接続されたものとなっている。そして、ＡＮＤ回路８の出力端子から発振出力信号（ＯＵＴＰＵＴ）が得られるようになっている。
【００１６】
次に、かかる構成における動作について、図２を参照しつつ説明する。
まず、回路電源１７が起動されて、電源電圧Ｖ１が立ち上がった直後において、コンデンサ１の端子電圧ＶＣ１は、上限基準電圧ＶＨ、下限基準電圧ＶＬ及び閾値基準電圧Ｖｔｈよりも低い電圧となっている。そのため、第１のコンパレータ４からは論理値Ｈｉｇｈの信号が出力され、その出力信号は、Ｓ／Ｒフリップフロップ７のＳ入力端子に、また、第２のコンパレータ５からは論理値Ｌｏｗの信号が出力され、その出力信号は、Ｓ／Ｒフリップフロップ７のＲ入力端子に、それぞれ入力されることとなる。さらに、第３のコンパレータ６からは、論理値Ｌｏｗの信号が出力されることとなる。
そして、Ｓ／Ｒフリップフロップ７のＱ出力端子からは、論理値Ｈｉｇｈの信号が出力され、第１のスイッチ２の切替端子２ａは、第１の接続端子２ｂへ切り替えられ、それによって、コンデンサ１へ、第１の定電流源１１による充電が開始されることとなる。
【００１７】
コンデンサ１への充電の開始と共に、その端子電圧ＶＣ１は上昇し始めてゆく（図２（Ｂ）参照）。ここで、充電開始時からの経過時間ｔに対する端子電圧ＶＣ１の変化は、ＶＣ１＝（Ｉ１×ｔ）／Ｃ１と表されるものとなる。なお、この式中、「Ｉ１」は、便宜的に第１の定電流源１１の出力電流値であり、「Ｃ１」は、コンデンサ１の容量値であるとする。
【００１８】
端子電圧ＶＣ１が上昇し、ＶＣ１＞Ｖｔｈとなると、第３のコンパレータ６の出力が論理値Ｌｏｗから論理値Ｈｉｇｈへと変化する。その結果、ＡＮＤ回路８の入力段においては、この第３のコンパレータ６の出力と、Ｓ／Ｒフリップフロップ７のＱ出力信号との双方が論理値Ｈｉｇｈの状態となるために、ＡＮＤ回路８から発振出力信号が出力されることとなる（図２（Ｂ）及び図２（Ｃ）参照）。したがって、回路電源１７の立ち上がりから、発振出力信号が得られるまでの遅延時間ｔｄ（図２（Ｃ）参照）は、ｔｄ＝（Ｖｔｈ×Ｃ１）／Ｉ１と表されるものとなる。
【００１９】
この後、端子電圧ＶＣ１はさらに上昇を続け、ＶＣ１＞ＶＨとなると、第２のコンパレータ５の出力が論理値Ｈｉｇｈとなるので、Ｓ／Ｒフリップフロップ７のＱ出力信号は、論理値Ｈｉｇｈから論理値Ｌｏｗとなり、それによって、第１のスイッチ２の切替端子２ａが第１の接続端子２ｂから第２の接続端子２ｃへ切り替えられることとなる。また、Ｑ出力信号が論理値Ｌｏｗとなることで、ＡＮＤ回路８の出力も同様に論理値Ｌｏｗとなる。
その結果、コンデンサ１の放電が開始され、端子電圧ＶＣ１が徐々に低下してゆくこととなる。このコンデンサ１の放電開始からの経過時間ｔに対する端子電圧ＶＣ１の変化は、ＶＣ１＝（Ｉ２×ｔ）／Ｃ１と表されるものとなる。なお、ここで、Ｉ２は、便宜的に第２の定電流源１２の出力電流値であるとする。
【００２０】
そして、端子電圧ＶＣ１の低下により、ＶＣ１＜ＶＬとなると、第１のコンパレータ４の出力が論理値Ｈｉｇｈとなり、Ｓ／Ｒフリップフロップ７のＱ出力信号は、論理値Ｌｏｗから論理値Ｈｉｇｈとなる。そのため、第１のスイッチ２の切替端子２ａは、再び第１の接続端子２ｂへ切り替えられることとなる。このように、コンデンサ１の充放電が繰り返されることで、端子電圧ＶＣ１の電圧変化の波形は、ＶＨ、ＶＬをピークとしたいわゆる三角波となり（図２（Ｂ）参照）、発振出力信号として、コンデンサ１の充電期間が論理値Ｈｉｇｈ、放電期間が論理値Ｌｏｗの矩形波が得られることとなる（図２（Ｃ）参照）。
したがって、発振出力信号の周期Ｔは、Ｔ＝（ＶＨ−ＶＬ）×Ｃ１×（１／Ｉ１＋１／Ｉ２）となり、周波数Ｆは、Ｆ＝１／Ｔとなる。
【００２１】
次に、第２の構成例について、図３及び図４を参照しつつ説明する。なお、図１に示された構成要素と同一の構成要素には、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明することとする。
最初に、回路構成について説明すれば、この第２の構成例における発振回路Ｓ２は、先の第１の構成例を基本として、第２のスイッチ（図２においては「ＳＷ２」と表記）３と第２の充電用定電流源としての第３の定電流源（図２においては「Ｉ３」と表記）１３が付加された構成となっているものである。
以下、具体的に説明すれば、まず、基本的な構成が第１のスイッチ２と同一の第２のスイッチ３が設けられ、第３のコンパレータ６の出力信号が切替端子３ａの制御信号として入力されるようになっており、本発明の実施の形態においては、第３のコンパレータ６の出力が論理値Ｈｉｇｈの場合、切替端子３ａは、第１の接続端子３ｂへ、また、第３のコンパレータ６の出力が論理値Ｌｏｗの場合、切替端子３ａは第２の接続端子３ｃへ、それぞれ切り替えられるようになっている。
【００２２】
そして、第２のスイッチ３の切替端子３ａは、第１のスイッチ２の第１の接続端子２ｂへ接続されたものとなっており、先の第１の構成例では、第１のスイッチ２の第１の接続端子２ｂに接続されていた第１の定電流源１１は、第２のスイッチ３の第１の接続端子３ｂに接続されたものとなっている。また、第２のスイッチ３の第２の接続端子３ｃは、第３の定電流源１３の一端に接続され、この第３の定電流源１３の他端は、回路電源１７の正極に接続されたものとなっている。
なお、この第２の構成例における他の回路部分の接続は、先の第１の構成例と変わるところがないので、ここでの再度の詳細な説明は省略することとする。
【００２３】
次に、かかる構成における動作について、図４を参照しつつ説明する。
まず、回路電源１７が起動されて、電源電圧Ｖ１が立ち上がった直後において、コンデンサ１の端子電圧ＶＣ１は、上限基準電圧ＶＨ、下限基準電圧ＶＬ及び閾値基準電圧Ｖｔｈよりも低い電圧となっているのは、第１の構成例の場合と同様である。したがって、Ｓ／Ｒフリップフロップ７のＱ出力端子からは、論理値Ｈｉｇｈの信号が出力され、第１のスイッチ２の切替端子２ａは、第１の接続端子２ｂへ切り替えられ、それによって、第１のスイッチ２の切替端子２ａは、第１の接続端子２ｂを介して、第２のスイッチ３の切替端子３ａと接続された状態となる。
また、このとき、ＶＣ１＜Ｖｔｈにより、第３のコンパレータ６の出力は、論理値Ｌｏｗとなるため、第２のスイッチ３の切替端子３ａは、第２の接続端子３ｃへ切り替えられることとなると共に、ＡＮＤ回路８の出力も論理値Ｌｏｗとなる。
その結果、コンデンサ１は、第２のスイッチ３及び第１のスイッチ２を介して第３の定電流源１３による充電を受けることとなる（図４（Ｂ）参照）。
ここで、この第３の定電流源１３によるコンデンサ１への充電開始時からの経過時間ｔに対する端子電圧ＶＣ１の変化は、ＶＣ１＝（Ｉ３×ｔ）／Ｃ１と表されるものとなる。なお、この式中、「Ｉ３」は、便宜的に第３の定電流源１３の出力電流値であるとする。
【００２４】
端子電圧ＶＣ１が上昇し、ＶＣ１＞Ｖｔｈとなると、第３のコンパレータ６の出力が論理値Ｌｏｗから論理値Ｈｉｇｈへと変化する。この時点でＳ／Ｒフリップフロップ７のＱ出力信号は、論理値Ｈｉｇｈであるため、ＡＮＤ回路８からの発振出力信号が論理値Ｈｉｇｈとなる（図４（Ｂ）及び図４（Ｃ）参照）。
したがって、回路電源１７の立ち上がりから、発振出力信号が得られるまでの遅延時間ｔｄ（図４（Ｃ）参照）は、ｔｄ＝（Ｖｔｈ×Ｃ１）／Ｉ３と表されるものとなる。
そして、第３のコンパレータ６の出力が、論理値Ｈｉｇｈとなることによって、第２のスイッチ３の切替端子３ａは、第１の接続端子３ｂへ切り替えられ、コンデンサ１への充電は、第３の定電流源１３に代わって第１の定電流源１１により行われることとなる。
【００２５】
この後の動作は、第１の構成例と同様で、端子電圧ＶＣ１は、上限基準電圧ＶＨと下限基準電圧ＶＬとの間で変化を繰り返すこととなる（図４（Ｂ）参照）。すなわち、この間、第１のスイッチ２の切替端子２ａは、第１及び第２の接続端子２ｂ，２ｃ間で切り替えられる一方、第２のスイッチ３の切替端子３ａは、第１の接続端子３ｂに切り替えられた状態に保持されたままとなる。
したがって、発振出力信号の周期Ｔは、第１の構成例と同様で、Ｔ＝（ＶＨ−ＶＬ）×Ｃ１×（１／Ｉ１＋１／Ｉ２）となり、周波数Ｆは、Ｆ＝１／Ｔとなる。
【００２６】
【発明の効果】
以上、述べたように、本発明によれば、発振制御のためのコンデンサの端子電圧を監視して、発振出力信号の遅延に供することができるような構成とすることにより、従来と異なり、出力遅延のためだけのコンデンサを別個に要することがないので、回路構成がより簡素な発振回路を提供することができるという効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の発振回路の第１の回路構成例を示す回路図である。
【図２】図１に示された第１の回路構成例の主要部における信号の変化を示すタイミングチャートで、図２（Ａ）は電源電圧の変化を、図２（Ｂ）は端子電圧の変化を、図２（Ｃ）は発振出力信号の変化を、それぞれ示すタイミングチャートである。
【図３】本発明の発振回路の第２の回路構成例を示す回路図である。
【図４】図３に示された第２の回路構成例の主要部における信号の変化を示すタイミングチャートで、図４（Ａ）は電源電圧の変化を、図４（Ｂ）は端子電圧の変化を、図４（Ｃ）は発振出力信号の変化を、それぞれ示すタイミングチャートである。
【図５】従来回路の回路構成例を示す回路図である。
【図６】図５に示された従来回路の主要部における信号の変化を示すタイミングチャートで、図６（Ａ）は電源電圧の変化を、図６（Ｂ）は端子電圧の変化を、図６（Ｃ）は発振出力信号の変化を、それぞれ示すタイミングチャートである。
【符号の説明】
１…コンデンサ
２…第１のスイッチ
３…第２のスイッチ
７…Ｓ／Ｒフリップフロップ
８…ＡＮＤ回路
１１…第１の定電流源
１２…第２の定電流源
１３…第３の定電流源
１４…上限基準電源
１５…下限基準電源
１６…閾値電源
【図１】
2004015447.tif 000003
【図２】
2004015447.tif 000004
【図３】
2004015447.tif 000005
【図４】
2004015447.tif 000006
【図５】
2004015447.tif 000007
【図６】
2004015447.tif 000008