(57)【要約】【課題】ダミーパターンを備えなくとも容易かつ確実にＣＰＭ平坦化処理を行うことができる新規な半導体ウェハの平坦化方法の提供。【解決手段】回路パターンＰが形成された半導体ウェハ１０表面に酸化膜１２を成膜した後、その酸化膜１２表面の凹部１４にプラグ材１６を詰め込んでその酸化膜１２表面の高さをほぼ均一化した後、その酸化膜１２を上記プラグ材１６と共にＣＭＰ処理して平坦化する。これによって、その酸化膜１２表面に均一に力が加わった状態でその表面がプラグ１６材と共に均一に研磨されるため、ダミーパターンを備えなくとも容易にＣＰＭ平坦化処理を行うことができる。【選択図】        図１
2004342765.tif 000002
【特許請求の範囲】
【請求項１】
回路パターンが形成された半導体基板表面に酸化膜を成膜した後、その酸化膜表面の凹部にプラグ材を詰め込んでその酸化膜表面の高さをほぼ均一化した後、その酸化膜を上記プラグ材と共にＣＭＰ処理して平坦化するようにしたことを特徴とする半導体ウェハの表面平坦化方法。
【請求項２】
回路パターンが形成された半導体基板表面に第一の酸化膜を成膜した後、その第一の酸化膜表面の凹部にプラグ材を詰め込んでその第一の酸化膜表面の高さをほぼ均一化し、しかる後、その第一の酸化膜上に第二の酸化膜を成膜してから、その第二の酸化膜の表面をＣＭＰ処理して平坦化するようにしたことを特徴とする半導体ウェハの表面平坦化方法。
【請求項３】
請求項１又は２に記載の半導体ウェハの表面平坦化方法において、
上記プラグ材として粒子状のＳＯＧを用いたことを特徴とする半導体ウェハの表面平坦化方法。
【請求項４】
請求項１〜３のいずれかに記載の半導体ウェハの表面平坦化方法において、
上記プラグ材をインクジェットプリンタ用のヘッドを用いてその酸化膜表面の凹部に吹き付けて詰め込むようにしたことを特徴とする半導体ウェハの表面平坦化方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多層配線化されたＩＣデバイス等を製作する際してウェハ表面の各層間膜や配線膜を平坦化するために必要不可欠な技術であるＣＭＰ（化学機械研磨）技術を用いた半導体ウェハの平坦化方法に関するものである。
【０００２】
【従来の技術】
従来、係るＣＭＰ技術を用いて半導体ウェハ表面の平坦化処理を行うに際しては、予め処理の対象となる半導体基板表面に正規の回路パターンに加えて、回路上使われないダミーパターン（ダミー配線とも言う）を用いて平坦化処理を行うことで平坦化プロセス性能を向上させているケースが多い（非特許文献１）。
【０００３】
例えば、図３（ａ）に示すように、一般に半導体デバイスを構成する基板上にエッチング等によりＡｌ配線等からなる正規の回路パターンを形成した後に、その上にＳｉＯ２膜を成膜すると、同図（ｂ）（ｃ）に示すように、その回路パターンの凹凸の影響によってその上のＳｉＯ２膜の表面にもそのまま大きな凹凸が残ってしまう。そのため、同図（ｄ）に示すように、そのＳｉＯ２膜の表面をＣＭＰによって研磨して平坦化するに際しては、その凹凸が完全になくなるまで多くの研磨を行わなければならない。
【０００４】
これに対し、図４（ａ）に示すように、ＳｉＯ２膜を成膜する前に、すなわち、正規の回路パターンの製作と同時に、その回路パターン間にいくつかのダミーパターンを形成してその表面の均一化してから同図（ｂ）（ｃ）に示すように、その上にＳｉＯ２膜を成膜すれば、そのＳｉＯ２膜表面の凹凸が小さくなる。
これによって同図（ｄ）に示すように、その表面のＳｉＯ２膜をＣＭＰによって研磨して平坦化するに際してはごく僅かの研磨量で済むことになり、平坦化プロセスが容易となる。
【０００５】
例えば、半導体基板の回路パターンＰ表面から研磨後のＳｉＯ２膜表面までの膜厚さが９０００Å必要である場合には、ダミーパターンを用いない従来例ではその凹凸を完全になくすために少なくとも約２００００Åの厚さでＳｉＯ２膜を成膜してから９０００Åまで研磨する必要があったが、このようなダミーパターンを備えてＳｉＯ２膜表面を平坦化することでＳｉＯ２膜の成膜厚さをその約２／３程度にまで薄くすることが可能となり、その結果、その研磨量もダミーパターンを用いない従来例に比べて大幅に少なくすることが可能となる。
【０００６】
【非特許文献１】
「ＣＭＰ用語辞典」ｐ１０４〜１０５、精密工学会
「プラナリゼーション加工／ＣＭＰ応用技術専門委員会」編
【０００７】
【発明が解決しようとする課題】
ところで、このようなダミーパターンは、たとえ正規の回路パターンと回路上切り離されていて問題なくとも、例えば、配線間のダミー配線のために容量が増えたり、クロストーク等のノイズの発生原因になり、デバイス性能を低下させてしまうことがある。
【０００８】
また、ダミーパターンが入ることでマスクパターンが複雑になり、マスク製造のコストや納期が増加したり、検査の困難さが増すなどの問題点が発生する。
さらに、スクライブライン形成のためのスペース等、構造上ダミーパターンを形成することができないケースも多い。
そこで、本発明はこのような課題を有効に解決するために案出されたものであり、その目的は、ダミーパターンを備えなくとも容易にＣＰＭ平坦化処理を行うことができる新規な半導体ウェハの平坦化方法を提供するものである。
【０００９】
【課題を解決するための手段】
〔発明１〕
上記課題を解決するために発明１の半導体ウェハの表面平坦化方法は、
回路パターンが形成された半導体基板表面に酸化膜を成膜した後、その酸化膜表面の凹部にプラグ材を詰め込んでその酸化膜表面の高さをほぼ均一化した後、その酸化膜を上記プラグ材と共にＣＭＰ処理して平坦化するようにしたことを特徴とするものである。
【００１０】
これによって、その酸化膜表面に均一に力が加わった状態でその表面がプラグ材と共に均一に研磨されるため、半導体ウェハ上にダミーパターンを備えなくとも容易にＣＰＭ平坦化処理を行うことができる。
〔発明２〕
また、発明２の半導体ウェハの表面平坦化方法は、
回路パターンが形成された半導体基板表面に第一の酸化膜を成膜した後、その第一の酸化膜表面の凹部にプラグ材を詰め込んでその第一の酸化膜表面の高さをほぼ均一化し、しかる後、その第一の酸化膜上に第二の酸化膜を成膜してから、その第二の酸化膜の表面をＣＭＰ処理して平坦化するようにしたことを特徴とするものである。
【００１１】
これによって、第二の酸化膜の表面の凹凸が小さくなってその表面が均一に研磨されるため、発明１と同様に半導体基板上にダミーパターンを備えなくとも容易にＣＰＭ平坦化処理を行うことができる。
〔発明３〕
また、発明３の半導体ウェハの表面平坦化方法は、
発明１又は２に記載の半導体ウェハの表面平坦化方法において、上記プラグ材として粒子状のＳＯＧを用いたことを特徴とするものである。
【００１２】
これによって、後述するようにプラグ材が的確に凹部に詰め込まれて容易に平坦化されると共に、酸化膜特性やデバイス特性に悪影響を及ぼさない半導体デバイスが得られる。
〔発明４〕
また、発明４の半導体ウェハの表面平坦化方法は、
発明１〜３のいずれかに記載の半導体ウェハの表面平坦化方法において、  上記プラグ材をインクジェットプリンタ用のヘッドを用いて上記酸化膜表面の凹部に吹き付けて詰め込むようにしたことを特徴とするものである。
【００１３】
これによって、上記プラグ材を酸化膜表面の凹部に精度良くかつ容易に詰め込むことが可能となる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面を参照しながら詳述する。
図１は、本発明に係る半導体ウェハＷの表面平坦化方法の実施の一形態を示したものであり、図中１０は半導体基板、Ｐはその半導体基板１０上に形成された回路パターン、１２はこの回路パターンＰ上に成膜されたＳｉＯ２膜等の酸化膜、１４はこの酸化膜１２上に形成された比較的大きな凹部、１６はこの凹部１４内に詰め込まれたプラグ材である。
【００１５】
本発明の表面平坦化方法は、図１（ａ）及び（ｂ）に示すように、先ず、Ａｌ配線等からなる所定の回路パターンＰが形成された半導体基板１０上に、その回路パターンＰを覆うようにＳｉＯ２膜等の酸化膜１２を成膜する。
ここで、この酸化膜１２を成膜するにあたっては、自己平坦化機能を有するＨＤＰ−ＣＶＤによる第一の酸化膜１２ａと、通常のプラズマＣＶＤによる第二の酸化膜１２ｂとの２層で構成することが望ましい。
【００１６】
すなわち、ＨＤＰ−ＣＶＤとは、高密度プラズマを用いた化学気相成長プロセスであり、高密度のプロセスを用いることから原料ガスの分解効率が高く、高い成膜速度が得られることが特長である。また、同時にプラズマ中のイオンの密度も高くなっていることから、さらに進んで基板ウェハにバイアスを掛け、このイオンを積極的に取り込むことにより、堆積した膜の突起部やコーナー部をスパッタし、自己平坦化機能を持たせることが可能となる。従って、単に通常のプラズマＣＶＤのみによる成膜ではなく、このようにＨＤＰ−ＣＶＤを採用することによって、微細な多層化配線の層間絶縁膜形成等において配線間埋込性や平坦性を向上させることが可能となる。
【００１７】
また、この回路パターンＰの高さ（段差）や酸化膜１２の成膜厚としては特に限定されるものではないが、本実施の形態では、例えば回路パターンＰの高さ：約４５００Å、第一の酸化膜１２ａの厚さ：約５５００Å、第二の酸化膜１２ｂの厚さ：１１０００Åとする。
次に、このようにして半導体基板１０上に酸化膜１２を所定厚さ成膜すると、成膜された酸化膜１２表面が、回路パターンＰを備えた半導体基板１０表面の影響を受けて凹凸状態となるため、同図（ｃ）に示すようにその凹部１４にそれぞれ粒子状のプラグ材１６を詰め込んでその酸化膜１２表面の見かけ上の凹部１４をなくして均一化する。
【００１８】
具体的には、例えば、シリカガラス等のシロキサン成分とアルコール等の溶媒とからなるＳＯＧ（スピンオングラス）液を用い、これをインクジェット式プリンタ用のヘッドを用いてその凹部１４に吹き付けることでその凹部１４に、任意径の粒子状のプラグ材１６を詰め込むことができる。また、このＳＯＧのシロキサン成分としてシリカガラスを用いることで酸化膜１２と近似した性質を発揮することができる。
【００１９】
尚、この酸化膜１２表面の凹部１４は、回路パターンＰに依存し、その発生箇所も容易に特定することができることから、半導体基板１０又はインクジェット式プリンタ用のヘッドの位置を公知の高精度な位置制御装置を用いて制御すれば正確かつ容易に目的とする凹部１４にプラグ材１６を詰め込むことができる。また、通常のインクジェット式プリンタ用のヘッドで取り扱えるインクの粘度は５〜２０ｍＰａ・ｓであるから、粘度が約８ｍＰａ・ｓである通常のＳＯＧ液は何ら問題なく取り扱うことができる。
【００２０】
そして、このようにして酸化膜１２表面の凹部１４にプラグ材１６を詰め込んでその表面の高さを均一化したならば、同図（ｄ）に示すように、この酸化膜１２表面を公知のＣＭＰ装置を用いてプラグ材１６と共に化学機械研磨して平坦化処理を実施することになる。
このとき、本実施の形態では酸化膜１２表面が均一化処理されていることからその研磨面に対して均一に荷重がかかって研磨が均一になされることになるため、その研磨量は従来のダミーパターンを用いた場合と同じ程度まで少なくなることが可能となる。
【００２１】
例えば、半導体基板１０の回路パターンＰ表面から研磨後の酸化膜１２表面までの膜厚さが９０００Å必要である場合には、本実施の形態ではその研磨量は、約７５００Åとなり、従来のダミーパターンを用いない場合（研磨量約）に比べて約３５００Å程度少なくすることが可能となる。
この結果、ダミーパターンを用いなくともその酸化膜１２の成膜厚さもダミーパターンを用いた場合とほぼ同じ程度まで薄くすることができ、また、その研磨量もダミーパターンを用いた場合とほぼ同じ程度まで減らすことが可能となる。特に、このＣＭＰによる表面研磨に際しては高価な研磨液を使用することから、この研磨量が減ることによってコストを大幅に削減することができる。
【００２２】
しかも、本実施の形態では、プラグ材１６そのものが酸化膜１２の表面部分と共に除去されるようになるため、プラグ材１６が酸化膜１２に何ら影響を与えることはない。
次に、図２は本発明方法の他の実施の形態を示したものであり、上述したプラグ材１６を第一の酸化膜１２ａの凹部１４側に詰め込むようにしたものである。すなわち、同図（ａ）、（ｂ）に示すように、半導体基板１０上に第一の酸化膜１２ａを成膜したならば、その上に第二の酸化膜１２ｂを成膜する前に同図（ｃ）に示すように、その第一の酸化膜１２ａ表面に形成された凹部１４に、それぞれプラグ材１６を詰め込んでその表面をほぼ均一化した後、その上に第二の酸化膜１２ｂを成膜してその酸化膜１２内にプラグ材１６を埋め込んでから、同図（ｄ）に示すように、その酸化膜１２の表面をＣＭＰ装置を用いて化学機械研磨して平坦化処理を実施するようにしたものである。
【００２３】
これによって、上記実施の形態と同様に、ダミーパターンを用いなくともその酸化膜１２の成膜厚さを薄くすることができ、また、その研磨量もダミーパターンを用いた場合とほぼ同じ程度まで減らすことが可能となる。特に本実施の形態では、研磨される部分が全て同じ成分の酸化膜であることから、上記実施の形態よりもより均一に研磨処理を行うことができる。
【００２４】
尚、本実施の形態では、プラグ材１６が酸化膜１２内に残ってしまうことになるが、上述したようにこのプラグ材１６はシリカガラス等のシロキサン成分からなるものであるため、その酸化膜１２の特性に与える影響は極めて少ない。
また、プラグ材１６のその凹部１４への詰め込みは、上記実施の形態と同様にインクジェット式プリンタ用のインクヘッドを用いることで容易かつ確実に達成することができる。
【図面の簡単な説明】
【図１】半導体ウェハの表面平坦化方法の実施の一形態を示す工程図である。
【図２】半導体ウェハの表面平坦化方法の他の実施の形態を示す工程図である。
【図３】従来の半導体ウェハの表面平坦化方法の一例を示す工程図である。
【図４】従来の半導体ウェハの表面平坦化方法の他の例を示す工程図である。
【符号の説明】
１０…半導体基板、１２…酸化膜、１２ａ…第一の酸化膜、１２ｂ…第二の酸化膜、１４…凹部、１６…プラグ材、Ｐ…回路パターン、Ｗ…ウェハ。
【図１】
2004342765.tif 000003
【図２】
2004342765.tif 000004
【図３】
2004342765.tif 000005
【図４】
2004342765.tif 000006