(57)【要約】【課題】メモリを内蔵した画素を用いたサブフィールド駆動において、階調性の改善を図り、一層の高画質化を実現する。【解決手段】所定の期間を複数のサブフィールドＳＦ５〜ＳＦ１７に分割し、階調データに応じたサブフィールドＳＦの組み合わせによって階調表示を行うとともに、それぞれの画素が階調データを記憶するメモリを有する電気光学装置の駆動方法において、階調データの少なくとも一部を、それぞれの画素が有するメモリに書き込む。そして、それぞれのサブフィールドＳＦを規定する階調信号Ｐ０〜Ｐ２に基づいて、メモリに書き込まれたデータを複数回繰り返し読み出すとともに、読み出されたデータに応じた時間密度を有する電圧を、画素に対して複数回繰り返し印加することによって、階調データに応じた階調表示を行う。【選択図】　図２
2004086153.tif 000002
【特許請求の範囲】
【請求項１】
所定の期間を複数のサブフィールドに分割し、階調データに応じたサブフィールドの組み合わせによって階調表示を行うとともに、それぞれの画素が階調データを記憶するメモリを有する電気光学装置の駆動方法において、
階調データの少なくとも一部を、それぞれの画素が有するメモリに書き込む第１のステップと、
それぞれのサブフィールドを規定する階調信号に基づいて、前記メモリに書き込まれたデータを複数回繰り返し読み出すとともに、当該読み出されたデータに応じた電圧を前記画素に対して複数回繰り返し印加することによって、前記階調データに応じた階調表示を行う第２のステップと
を有することを特徴とする電気光学装置の駆動方法。
【請求項２】
前記画素に印加する電圧は、前記メモリより読み出されたデータに応じた時間密度を有することを特徴とする請求項１に記載された電気光学装置の駆動方法。
【請求項３】
前記第２のステップにおいて、前記電圧印加の繰り返し回数は、前記メモリからデータを読み出した回数に相当することを特徴とする請求項１または２に記載された電気光学装置の駆動方法。
【請求項４】
前記第２のステップにおいて、前記繰り返される電圧印加のそれぞれで、前記メモリに書き込まれたデータを読み出す順番を入れ替えることを特徴とする請求項１から３のいずれかに記載された電気光学装置の駆動方法。
【請求項５】
所定の期間を複数のサブフィールドに分割し、階調データに応じたサブフィールドの組み合わせによって階調表示を行うとともに、それぞれの画素が階調データを記憶するメモリを有する電気光学装置の駆動方法において、
階調データの少なくとも一部を、それぞれの画素が有するメモリに書き込む第１のステップと、
前記メモリに書き込まれたデータと、それぞれのサブフィールドを規定する階調信号とに基づいて、それぞれのサブフィールドにおける画素の駆動状態を特定するとともに、複数の連続したサブフィールドにおける画素の一連の駆動パターンを複数回繰り返すことによって、前記階調データに応じた階調表示を行う第２のステップと
を有することを特徴とする電気光学装置の駆動方法。
【請求項６】
前記第２のステップにおいて、前記駆動パターンの繰り返し回数は、複数の連続したサブフィールドにおける前記階調信号の一連の遷移パターンの繰り返し回数に相当することを特徴とする請求項５に記載された電気光学装置の駆動方法。
【請求項７】
前記第２のステップにおいて、前記繰り返される駆動パターンのそれぞれで、前記階調信号を遷移させる順番を入れ替えることを特徴とする請求項５または６に記載された電気光学装置の駆動方法。
【請求項８】
前記第１のステップにおける前記階調データの書き込みは、最初のサブフィールドにおいて行われることを特徴とする請求項１から７のいずれかに記載された電気光学装置の駆動方法。
【請求項９】
前記最初のサブフィールドでは、前記メモリに書き込まれる階調データに拘わらず、前記画素に対して所定の電圧が印加されることを特徴とする請求項８に記載された電気光学装置の駆動方法。
【請求項１０】
前記第１のステップにおける前記メモリに対する階調データの書き込みは、複数のサブフィールドに亘って行われることを特徴とする請求項１から７のいずれかに記載された電気光学装置の駆動方法。
【請求項１１】
所定の期間を第１のサブフィールド群と第２のサブフィールド群とに分割し、階調データの一部を構成する第１のデータと、前記階調データの一部を構成し、前記第１のデータとは異なる第２のデータとに応じたサブフィールドの組み合わせによって階調表示を行うとともに、それぞれの画素が前記階調データを記憶するメモリを有する電気光学装置の駆動方法において、
前記第１のデータを、それぞれの画素が有するメモリに書き込む第１のステップと、
前記第１のサブフィールド群を構成するそれぞれのサブフィールドを規定する第１の階調信号に基づいて、前記メモリに書き込まれた第１のデータを読み出すとともに、当該読み出された第１のデータに応じた電圧を前記画素に対して印加する第２のステップと、
前記第２のデータを前記メモリに書き込む第３のステップと、
前記第２のサブフィールド群を構成するそれぞれのサブフィールドを規定する第２の階調信号に基づいて、前記メモリに書き込まれた第２のデータを複数回繰り返し読み出すとともに、当該読み出された第２のデータに応じた電圧を前記画素に対して複数回繰り返し印加する第４のステップと
を有することを特徴とする電気光学装置の駆動方法。
【請求項１２】
前記第２のステップにおいて、前記画素に印加する電圧は、前記メモリより読み出された第１のデータに応じた時間密度を有するとともに、
前記第４のステップにおいて、前記画素に印加する電圧は、前記メモリより読み出された第２のデータに応じた時間密度を有することを特徴とする請求項１１に記載された電気光学装置の駆動方法。
【請求項１３】
前記第１のサブフィールド群の全体的な重み付けよりも、前記第２のサブフィールド群の全体的な重み付けの方が大きいことを特徴とする請求項１１または１２に記載された電気光学装置の駆動方法。
【請求項１４】
前記第１のサブフィールド群を構成するそれぞれのサブフィールドにおける前記画素の駆動状態は、前記階調データの内の下位データに応じて特定され、前記第２のサブフィールド群を構成するそれぞれのサブフィールドにおける前記画素の駆動状態は、前記階調データの内の上位データに応じて特定されることを特徴とする請求項１３に記載された電気光学装置の駆動方法。
【請求項１５】
前記第１のステップにおける前記第１のデータの書き込みは、前記第１のサブフィールド群における最初のサブフィールドにおいて行われ、
前記第３のステップにおける前記第２のデータの書き込みは、前記第２のサブフィールド群における最初のサブフィールドにおいて行われることを特徴とする請求項１０から１４のいずれかに記載された電気光学装置の駆動方法。
【請求項１６】
前記第１のステップにおける前記第１のデータの書き込みと、前記第３のステップにおける前記第２のデータの書き込みとは、前記第１のサブフィールド群における最初のサブフィールドにおいて行われることを特徴とする請求項１０から１４のいずれかに記載された電気光学装置の駆動方法。
【請求項１７】
前記第１のステップにおける前記第１のデータの書き込みと、前記第３のステップにおける前記第２のデータの書き込みとは、前記第２のサブフィールド群における最初のサブフィールドにおいて行われることを特徴とする請求項１０から１４のいずれかに記載された電気光学装置の駆動方法。
【請求項１８】
前記最初のサブフィールドでは、前記メモリに書き込まれる前記第１のデータまたは前記第２のデータに拘わらず、前記画素に対して所定の電圧が印加されることを特徴とする請求項１５から１７のいずれかに記載された電気光学装置の駆動方法。
【請求項１９】
前記第１のステップにおける前記第１のデータの書き込みは、前記第１のサブフィールド群を構成する複数のサブフィールドに亘って行われ、
前記第３のステップにおける前記第２のデータの書き込みは、前記第２のサブフィールド群を構成する複数のサブフィールドに亘って行われることを特徴とする請求項１０から１４のいずれかに記載された電気光学装置の駆動方法。
【請求項２０】
前記画素に印加する電圧は、前記画素の表示状態をオン状態にするオン電圧と前記画素の表示状態をオフ状態にするオフ電圧とを少なくとも含むことを特徴とする請求項１０から１９のいずれかに記載された電気光学装置の駆動方法。
【請求項２１】
前記第１のステップから前記第４のステップまでが実行される第１の動作モードとは異なる第２の動作モードにおいて、
前記階調データよりもビット数が少ない第２の階調データを、前記メモリに書き込む第５のステップと、
前記メモリに書き込まれた第２の階調データを読み出すとともに、当該読み出された第２の階調データと、第２の動作モードにおける各サブフィールドを規定する階調信号とに応じた時間密度を有する電圧を、前記画素に対して印加する第６のステップと
をさらに有することを特徴とする請求項１０から２０のいずれかに記載された電気光学装置の駆動方法。
【請求項２２】
所定の期間を複数のサブフィールドに分割し、階調データに応じたサブフィールドの組み合わせによって階調表示を行う電気光学装置において、
複数の走査線と複数のデータ線との各交差に対応して設けられた複数の画素を有する表示部であって、前記画素のそれぞれが、画素電極と、階調データの少なくとも一部を記憶するメモリと、パルス幅生成回路とを有する表示部と、
前記データの書込対象となる画素に対応する前記走査線を選択する走査線駆動回路と、
前記走査線駆動回路によって前記走査線が選択されている間に、前記書込対象となる画素に対応する前記データ線を介して、前記書込対象となる画素が有する前記メモリにデータを書き込むデータ線駆動回路と、
それぞれのサブフィールドを規定する階調信号を生成する階調信号生成回路とを有し、
前記パルス幅生成回路は、前記階調信号に基づいて、前記メモリに書き込まれたデータを複数回繰り返し読み出し、当該読み出されたデータに応じた電圧を前記画素電極に対して複数回繰り返し印加することによって、前記階調データに応じた階調を前記画素に表示させることを特徴とする電気光学装置。
【請求項２３】
前記パルス幅生成回路は、前記メモリより読み出されたデータに応じた時間密度を有する電圧を前記画素に印加することを特徴とする請求項２２に記載された電気光学装置。
【請求項２４】
前記階調信号生成回路は、複数の連続したサブフィールドにおける前記階調信号の一連の遷移パターンを複数回繰り返し出力し、
前記パルス幅変調回路は、前記階調信号の遷移パターンの繰り返し回数に応じて、前記メモリに書き込まれたデータを複数回繰り返し読み出すことを特徴とする請求項２２または２３に記載された電気光学装置。
【請求項２５】
前記パルス幅変調回路は、前記メモリからデータを読み出した回数に応じて、前記画素に対する電圧の印加を繰り返すことを特徴とする請求項２２から２４のいずれかに記載された電気光学装置。
【請求項２６】
前記階調信号生成回路は、前記繰り返される遷移パターンのそれぞれにおいて、前記階調信号を遷移させる順番を入れ替えることを特徴とする請求項２４に記載された電気光学装置。
【請求項２７】
前記走査線駆動回路は、前記サブフィールド群における最初のサブフィールドで、前記走査線を順次選択し、
前記データ線駆動回路は、前記最初のサブフィールドにおいて、前記走査線駆動回路と協働して、前記メモリに対するデータの書き込みを行うことを特徴とする請求項２２または２３に記載された電気光学装置。
【請求項２８】
前記パルス幅変調回路は、前記最初のサブフィールドでは、前記メモリに書き込まれるデータに拘わらず、前記画素電極に対して所定の電圧を印加することを特徴とする請求項２７に記載された電気光学装置。
【請求項２９】
前記走査線駆動回路は、前記サブフィールド群における複数のサブフィールドに亘って前記走査線を順次選択し、
前記データ線駆動回路は、前記複数のサブフィールドにおいて、前記走査線駆動回路と協働して、前記メモリに対するデータの書き込みを行うことを特徴とする請求項２２または２３に記載された電気光学装置。
【請求項３０】
前記階調信号生成回路は、前記走査線のそれぞれの選択期間に応じて、前記階調信号の遷移タイミングをずらした複数のシフト階調信号を生成する階調信号シフト回路を有することを特徴とする請求項２９に記載された電気光学装置。
【請求項３１】
前記パルス幅生成回路は、少なくとも、前記画素の表示状態をオン状態にするオン電圧または前記画素の表示状態をオフ状態にするオフ電圧を前記画素電極に印加することを特徴とする請求項２２から３０のいずれかに記載された電気光学装置。
【請求項３２】
請求項２２から３１のいずれかに記載された電気光学装置を有することを特徴とする電子機器。
【請求項３３】
所定の期間を複数のサブフィールドに分割し、階調データに応じたサブフィールドの組み合わせによって階調表示を行うとともに、それぞれの画素が階調データを記憶するメモリを有する電気光学装置の駆動方法において、
階調データの少なくとも一部を、それぞれの画素が有するメモリに書き込む第１のステップと、
それぞれのサブフィールドを規定する階調信号に基づいて、前記メモリに書き込まれたデータを複数回繰り返し読み出すとともに、当該読み出されたデータに応じた電流を前記画素に対して複数回繰り返し供給することによって、前記階調データに応じた階調表示を行う第２のステップと
を有することを特徴とする電気光学装置の駆動方法。
【請求項３４】
所定の期間を第１のサブフィールド群と第２のサブフィールド群とに分割し、階調データの一部を構成する第１のデータと、前記階調データの一部を構成し、前記第１のデータとは異なる第２のデータとに応じたサブフィールドの組み合わせによって階調表示を行うとともに、それぞれの画素が前記階調データを記憶するメモリを有する電気光学装置の駆動方法において、
前記第１のデータを、それぞれの画素が有するメモリに書き込む第１のステップと、
前記第１のサブフィールド群を構成するそれぞれのサブフィールドを規定する第１の階調信号に基づいて、前記メモリに書き込まれた第１のデータを読み出すとともに、当該読み出された第１のデータに応じた電流を前記画素に対して供給する第２のステップと、
前記第２のデータを前記メモリに書き込む第３のステップと、
前記第２のサブフィールド群を構成するそれぞれのサブフィールドを規定する第２の階調信号に基づいて、前記メモリに書き込まれた第２のデータを複数回繰り返し読み出すとともに、当該読み出された第２のデータに応じた電流を前記画素に対して複数回繰り返し供給する第４のステップと
を有することを特徴とする電気光学装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電気光学装置の駆動方法、電気光学装置および電子機器に係り、特に、メモリを内蔵した画素を用いたサブフィールド駆動による階調制御に関する。
【０００２】
【従来の技術】
従来より、中間調表示方式の１つとして、サブフィールド駆動が知られている。時間軸変調方式の一種であるサブフィールド駆動では、所定の期間（例えば、動画の場合には１画像の表示単位である１フレーム）を複数のサブフィールドに分割し、表示すべき階調に応じたサブフィールドの組み合わせで画素が駆動される。表示される階調は、所定の期間に占める画素の駆動期間の割合によって決まり、この割合は、サブフィールドの組み合わせによって特定される。この方式では、電圧階調法のように、液晶等の電気光学素子に対する印加電圧を表示階調数分だけ用意する必要がないので、データ線駆動用ドライバの回路規模を縮小できる。また、Ｄ／Ａ変換回路やオペアンプ等の特性のばらつき、或いは、各種の配線抵抗の不均一性等に起因した表示品質の低下を抑制できるという利点もある。
【０００３】
特許文献１には、メモリを内蔵した画素を用いたサブフィールド駆動について開示されている。具体的には、それぞれの画素は、複数ビットの階調データを記憶するメモリと、この画素内メモリの後段に接続されたパルス幅制御回路とを有する。パルス幅制御回路は、画素内メモリに記憶されたデータに応じて、画素の表示状態をオン状態に設定するオン電圧または画素の表示状態をオフ状態に設定するオフ電圧を択一的に画素電極に印加する。１フレームに占めるオン電圧の印加時間の割合、すなわち、デューティ比は、画素内メモリに記憶されている階調データに基づいて特定される。ある画素に関して、その画素内メモリに階調データを一旦書き込んでしまえば、メモリに記憶されたデータに応じた階調表示が継続される。したがって、原理的に、階調を変更する必要がない画素に対しては、データの書き込みを再度行う必要はなく、階調を変更すべき画素に対しては、その画素のみを書込対象として、その都度、新たな階調データをメモリに書き込めばよい。
【０００４】
【特許文献１】
特開２００２−０８２６５３号公報
【０００５】
【発明が解決しようとする課題】
ところで、所定の期間内（例えば１フレーム）において、画素の表示状態をオン状態に設定するサブフィールドが局所的に偏在していると、実際の表示階調にばらつきが生じるため、階調性の低下を招く。この点は、特に多階調化した場合に顕著な問題となる。
【０００６】
そこで、本発明の目的は、メモリを内蔵した画素を用いたサブフィールド駆動において、階調性の改善を図り、一層の高画質化を実現することである。
【０００７】
【課題を解決するための手段】
かかる課題を解決するために、第１の発明は、所定の期間を複数のサブフィールドに分割し、階調データに応じたサブフィールドの組み合わせによって階調表示を行うとともに、それぞれの画素が階調データを記憶するメモリを有する電気光学装置の駆動方法を提供する。この駆動方法において、第１のステップでは、階調データの少なくとも一部を、それぞれの画素が有するメモリに書き込む。第２のステップでは、それぞれのサブフィールドを規定する階調信号に基づいて、メモリに書き込まれたデータを複数回繰り返し読み出すとともに、読み出されたデータに応じた電圧を、画素に対して複数回繰り返し印加することによって、階調データに応じた階調表示を行う。ここで、画素に印加する電圧は、メモリより読み出されたデータに応じた時間密度を有することが好ましい。
【０００８】
ここで、上記第２のステップにおいて、電圧印加の繰り返し回数は、メモリからデータを読み出した回数相当であることが好ましい。また、この第２のステップにおいて、繰り返される電圧印加のそれぞれで、メモリに書き込まれたデータを読み出す順番を入れ替えてもよい。
【０００９】
第２の発明は、所定の期間を複数のサブフィールドに分割し、階調データに応じたサブフィールドの組み合わせによって階調表示を行うとともに、それぞれの画素が階調データを記憶するメモリを有する電気光学装置の駆動方法を提供する。この駆動方法において、第１のステップでは、階調データの少なくとも一部を、それぞれの画素が有するメモリに書き込む。第２のステップでは、メモリに書き込まれたデータと、それぞれのサブフィールドを規定する階調信号とに基づいて、それぞれのサブフィールドにおける画素の駆動状態を特定するとともに、複数の連続したサブフィールドにおける画素の一連の駆動パターンを複数回繰り返すことによって、階調データに応じた階調表示を行う。
【００１０】
ここで、上記第２のステップにおいて、駆動パターンの繰り返し回数は、複数の連続したサブフィールドにおける階調信号の一連の遷移パターンの繰り返し回数相当であることが好ましい。また、この第２のステップにおいて、繰り返される駆動パターンのそれぞれで、階調信号を遷移させる順番を入れ替えてもよい。
【００１１】
また、第１または第２の発明において、上記第１のステップにおける階調データの書き込みを、最初のサブフィールドにおいて行ってもよい。この場合、最初のサブフィールドでは、メモリに書き込まれる階調データに拘わらず、画素に対して所定の電圧が印加されることが望ましい。また、上記第１のステップにおけるメモリに対する階調データの書き込みを、複数のサブフィールドに亘って行ってもよい。
【００１２】
第３の発明は、所定の期間を第１のサブフィールド群と第２のサブフィールド群とに分割し、第１のデータと第２のデータとに応じたサブフィールドの組み合わせによって階調表示を行うとともに、それぞれの画素が階調データを記憶するメモリを有する電気光学装置の駆動方法を提供する。ここで、第１のデータは、階調データの一部を構成するデータである。また、第２のデータは、階調データの一部を構成し、第１のデータとは異なるデータである。この駆動方法において、第１のステップでは、第１のデータを、それぞれの画素が有するメモリに書き込む。第２のステップでは、第１のサブフィールド群を構成するそれぞれのサブフィールドを規定する第１の階調信号に基づいて、メモリに書き込まれた第１のデータを読み出すとともに、読み出された第１のデータに応じた電圧を画素に対して印加する。第３のステップでは、第２のデータをメモリに書き込む。第４のステップでは、第２のサブフィールド群を構成するそれぞれのサブフィールドを規定する第２の階調信号に基づいて、メモリに書き込まれた第２のデータを複数回繰り返し読み出すとともに、読み出された第２のデータに応じた電圧を画素に対して複数回繰り返し印加する。ここで、第２のステップにおいて、画素に印加する電圧は、読み出された第１のデータに応じた時間密度を有することが好ましく、また、第４のステップにおいて、画素に印加する電圧は、読み出された第２のデータに応じた時間密度を有することが望ましい。
【００１３】
ここで、第３の発明において、第１のサブフィールド群の全体的な重み付けよりも、第２のサブフィールド群の全体的な重み付けの方が大きいことが好ましい。この場合、第１のサブフィールド群を構成するそれぞれのサブフィールドにおける画素の駆動状態は、階調データの内の下位データに応じて特定され、第２のサブフィールド群を構成するそれぞれのサブフィールドにおける画素の駆動状態は、階調データの内の上位データに応じて特定されることが望ましい。
【００１４】
また、第３の発明において、第１のステップにおける第１のデータの書き込みを、第１のサブフィールド群における最初のサブフィールドにおいて行い、第３のステップにおける第２のデータの書き込みを、第２のサブフィールド群における最初のサブフィールドにおいて行ってもよい。また、第１のステップにおける第１のデータの書き込みと、第３のステップにおける第２のデータの書き込みとを、第１のサブフィールド群における最初のサブフィールドにおいて行ってもよい。さらに、第１のステップにおける第１のデータの書き込みと、第３のステップにおける第２のデータの書き込みとを、第２のサブフィールド群における最初のサブフィールドにおいて行ってもよい。さらに、第１のステップにおける第１のデータの書き込みと、第３のステップにおける第２のデータの書き込みとを、第２のサブフィールド群における最初のサブフィールドにおいて行ってもよい。
これらの場合において、最初のサブフィールドでは、メモリに書き込まれる第１のデータまたは第２のデータに拘わらず、画素に対して所定の電圧を印加することが好ましい。一方、第１のステップにおける第１のデータの書き込みを、第１のサブフィールド群を構成する複数のサブフィールドに亘って行い、第３のステップにおける第２のデータの書き込みを、第２のサブフィールド群を構成する複数のサブフィールドに亘って行ってもよい。さらに、第３の発明において、画素に印加する電圧は、画素の表示状態をオン状態にするオン電圧と画素の表示状態をオフ状態にするオフ電圧とを少なくとも含んでいてもよい。
【００１５】
また、第３の発明において、第１のステップから第４のステップまでが実行される第１の動作モードとは異なる第２の動作モードをさらに有してもよい。この第２の動作モードは、階調データよりもビット数が少ない第２の階調データを、メモリに書き込む第５のステップと、メモリに書き込まれた第２の階調データを読み出すとともに、読み出された第２の階調データと、第２の動作モードにおける各サブフィールドを規定する階調信号とに応じた時間密度を有する電圧を、画素に対して印加する第６のステップとを有する。
【００１６】
第４の発明は、所定の期間を複数のサブフィールドに分割し、階調データに応じたサブフィールドの組み合わせによって階調表示を行う電気光学装置を提供する。この電気光学装置は、表示部と、走査線駆動回路と、データ線駆動回路と、階調信号生成回路とを有する。表示部は、複数の走査線と複数のデータ線との各交差に対応して設けられた複数の画素を有し、画素のそれぞれが、画素電極と、階調データの少なくとも一部を記憶するメモリと、パルス幅生成回路とを有する。走査線駆動回路は、データの書込対象となる画素に対応する走査線を選択する。データ線駆動回路は、走査線駆動回路によって走査線が選択されている間に、書込対象となる画素に対応するデータ線を介して、書込対象となる画素が有するメモリにデータを書き込む。階調信号生成回路は、それぞれのサブフィールドを規定する階調信号を生成する。また、パルス幅生成回路は、階調信号に基づいて、メモリに書き込まれたデータを複数回繰り返し読み出し、読み出されたデータに応じた電圧を画素電極に対して複数回繰り返し印加することによって、階調データに応じた階調を画素に表示させる。ここで、画素に印加する電圧は、メモリより読み出されたデータに応じた時間密度を有することが好ましい。
【００１７】
ここで、第４の発明において、階調信号生成回路は、複数の連続したサブフィールドにおける階調信号の一連の遷移パターンを複数回繰り返し出力することが好ましい。この場合、パルス幅変調回路は、階調信号の遷移パターンの繰り返し回数に応じて、メモリに書き込まれたデータを複数回繰り返し読み出す。そして、パルス幅変調回路は、メモリからデータを読み出した回数に応じて、画素に対する電圧の印加を繰り返すことが望ましい。
【００１８】
また、第４の発明において、階調信号生成回路は、階調性の一層の改善を図るために、繰り返される遷移パターンのそれぞれにおいて、階調信号を遷移させる順番を入れ替えることが好ましい。
【００１９】
また、第４の発明において、走査線駆動回路は、サブフィールド群における最初のサブフィールドで、走査線を順次選択し、データ線駆動回路は、最初のサブフィールドにおいて、走査線駆動回路と協働して、メモリに対するデータの書き込みを行ってもよい。この場合、パルス幅変調回路は、最初のサブフィールドでは、メモリに書き込まれるデータに拘わらず、画素電極に対して所定の電圧を印加することが好ましい。また、走査線駆動回路は、サブフィールド群における複数のサブフィールドに亘って走査線を順次選択し、データ線駆動回路は、複数のサブフィールドにおいて、走査線駆動回路と協働して、メモリに対するデータの書き込みを行ってもよい。この場合、階調信号生成回路は、走査線のそれぞれの選択期間に応じて、階調信号の遷移タイミングをずらした複数のシフト階調信号を生成する階調信号シフト回路を有することが望ましい。
【００２０】
また、第４の発明において、パルス幅生成回路は、少なくとも、画素の表示状態をオン状態にするオン電圧または画素の表示状態をオフ状態にするオフ電圧を画素電極に印加することが好ましい。
【００２１】
第５の発明は、上述した第４の発明に係る電気光学装置を有する電子機器を提供する。
【００２２】
第６の発明は、所定の期間を複数のサブフィールドに分割し、階調データに応じたサブフィールドの組み合わせによって階調表示を行うとともに、それぞれの画素が階調データを記憶するメモリを有する電気光学装置の駆動方法において、階調データの少なくとも一部を、それぞれの画素が有するメモリに書き込む第１のステップと、それぞれのサブフィールドを規定する階調信号に基づいて、前記メモリに書き込まれたデータを複数回繰り返し読み出すとともに、当該読み出されたデータに応じた電流を前記画素に対して複数回繰り返し供給することによって、前記階調データに応じた階調表示を行う第２のステップとを有することを特徴とする。
【００２３】
第７の発明は、所定の期間を第１のサブフィールド群と第２のサブフィールド群とに分割し、階調データの一部を構成する第１のデータと、前記階調データの一部を構成し、前記第１のデータとは異なる第２のデータとに応じたサブフィールドの組み合わせによって階調表示を行うとともに、それぞれの画素が前記階調データを記憶するメモリを有する電気光学装置の駆動方法において、前記第１のデータを、それぞれの画素が有するメモリに書き込む第１のステップと、前記第１のサブフィールド群を構成するそれぞれのサブフィールドを規定する第１の階調信号に基づいて、前記メモリに書き込まれた第１のデータを読み出すとともに、当該読み出された第１のデータに応じた電流を前記画素に対して供給する第２のステップと、前記第２のデータを前記メモリに書き込む第３のステップと、前記第２のサブフィールド群を構成するそれぞれのサブフィールドを規定する第２の階調信号に基づいて、前記メモリに書き込まれた第２のデータを複数回繰り返し読み出すとともに、当該読み出された第２のデータに応じた電流を前記画素に対して複数回繰り返し供給する第４のステップとを有することを特徴とする。
【００２４】
【発明の実施の形態】
（第１の実施形態）
図１は、本実施形態に係る電気光学装置の構成図である。表示部１００には、それぞれがＸ方向（行方向）に延在するｍ本の走査線１１２と、それぞれがＹ方向（列方向）に延在するｎ本のデータ線１１４とが形成されている。画素１１０は、走査線１１２とデータ線１１４との各交差に対応して設けられており、これらをマトリクス状に配列することによって表示部１００が構成されている。なお、図示した１本のデータ線１１４は、実際には、複数本のデータ線のセットで構成されており、それぞれの画素１１０には、階調データを記憶する画素内メモリが内蔵されている。これらの点を含めて、画素１１０の具体的な構成については後述する。
【００２５】
タイミング信号生成回路２００には、図示しない上位装置より、垂直同期信号Ｖｓ、水平同期信号Ｈｓ、入力階調データＤ０〜Ｄ５のドットクロック信号ＤＣＬＫ、およびモード信号ＭＯＤＥといった外部信号が供給される。ここで、モード信号ＭＯＤＥは、表示階調数を、多階調モードである第１の動作モード、または、第１のモードよりも表示階調数が少ない第２の動作モードのいずれかを指示する信号である。第１の動作モードは、例えば、多階調の動画表示に適したモードである。また、第２の動作モードは、例えば、キャラクタ表示といった低階調の静止画表示に適したモードであり、第１の動作モードと比較して消費電力が少ない。本実施形態では、一例として、第１の動作モードの階調数を６４とし、第２の動作モードの階調数を、それよりも少ない８とする。発振回路１５０は、読出タイミングの基本クロックＲＣＬＫを生成し、これをタイミング信号生成回路２００に供給する。
【００２６】
タイミング信号生成回路２００は、外部信号Ｖｓ，Ｈｓ，ＤＣＬＫ，ＭＯＤＥに基づいて、交流化信号ＦＲ、スタートパルスＤＹ、クロック信号ＣＬＹ、ラッチパルスＬＰ、クロック信号ＣＬＸ、選択信号ＳＥＬ１，ＳＥＬ２等を含む各種の内部信号を生成する。ここで、交流化信号ＦＲは、１フレーム毎、或いは周期的に極性反転する信号である。スタートパルスＤＹは、後述する各サブフィールドＳＦの開始タイミングに出力されるパルス信号であり、このパルスＤＹによって、それぞれのサブフィールドＳＦの切り替わりが制御される。クロック信号ＣＬＹは、走査側（Ｙ側）における水平走査期間（１Ｈ）を規定する信号である。
ラッチパルスＬＰは、水平走査期間の最初に出力されるパルス信号であって、クロック信号ＣＬＹのレベル遷移時、すなわち、立ち上がり時および立ち下がり時に出力される。クロック信号ＣＬＸは、画素１１０（正確には画素内メモリ）へのデータ書込用のドットクロック信号である。第１の選択信号ＳＥＬ１は、階調信号Ｐ０〜Ｐ２を生成する際のベースクロックＣＫ３として用いられるクロックＣＫ１，ＣＫ２のいずれかを選択する信号である。第２の選択信号ＳＥＬ２は、６ビットの入力階調データＤ０〜Ｄ５の一部を選択する信号である。
【００２７】
走査線駆動回路１３０は、それぞれのサブフィールドＳＦの最初に供給されるスタートパルスＤＹを、クロック信号ＣＬＹにしたがって転送し、それぞれの走査線１１２に対して走査信号Ｇ１，Ｇ２，Ｇ３，…，Ｇｍとして順次排他的に供給する。
これにより、走査線駆動回路１３０は、走査線１１２の線順次走査を行い、例えば、同図における最上の走査線１１２から最下の走査線１１２に向って、走査線１１２を１本ずつ順次選択していく。
【００２８】
データ変換回路３００は、上位装置から入力される６ビットの階調データＤ０〜Ｄ５をフレームメモリに一時的に格納する。それとともに、データ変換回路３００は、適宜のタイミングで、下位３ビットのデータＤ０〜Ｄ２または上位３ビットのデータＤ３〜Ｄ５のいずれかをフレームメモリから選択的に読み出し、これをデータ線駆動回路１４０に出力する。３ビットの階調データＤ０〜Ｄ２，Ｄ３〜Ｄ５のどちらが出力されるかは、第２の選択信号ＳＥＬ２によって指示される。すなわち、選択信号ＳＥＬ２がＬレベルの場合には、下位３ビットの階調データＤ０〜Ｄ２が出力され、これがＨレベルの場合には、上位３ビットの階調データＤ３〜Ｄ５が出力される。
【００２９】
第２の選択信号ＳＥＬ２のレベル状態は、動作モードによって異なる。モード信号ＭＯＤＥによって第１の動作モードが指示されている場合、第２の選択信号ＳＥＬ２は、所定の期間ｔ１だけＬレベルに設定された後、Ｈレベルに切り替わり、このＨレベルが所定の期間ｔ２だけ維持される。したがって、前半の期間ｔ１では、入力階調データＤ０〜Ｄ５の内、下位データＤ０〜Ｄ２のみがフレームメモリから読み出され、読み出されたデータＤ０〜Ｄ２がデータ線駆動回路１４０に出力される。そして、前半の期間ｔ１に続く後半の期間ｔ２において、フレームメモリに格納された上位データＤ３〜Ｄ５が読み出され、読み出されたデータＤ３〜Ｄ５がデータ線駆動回路１４０に出力される。これに対して、モード信号ＭＯＤＥによって第２の動作モードが指示されている場合、第２の選択信号ＳＥＬ２はＨレベルのまま維持される。したがって、この場合には、上位データＤ３〜Ｄ５のみが出力される。なお、前半の期間ｔ１は、後述する第１のサブフィールド群の合計期間に相当し、後半の期間ｔ２は、後述する第２のサブフィールド群の合計期間に相当する。そして、前半の期間ｔ１と後半の期間ｔ２とを合計した期間が、１フレームに相当する。
【００３０】
データ線駆動回路１４０は、１水平走査期間（１Ｈ）において、今回データを書き込む画素行に対するデータの一斉出力と、次の１Ｈでデータを書き込む画素行に関するデータの点順次的なラッチとを並行して行う。ある水平走査期間において、データ線１１４の本数相当分のデータが順次ラッチされる。そして、次の水平走査期間において、これらのラッチされたデータが、データ信号ｄ１，ｄ２，ｄ３，…，ｄｎとして、それぞれのデータ線１１４に一斉に出力される。第１の動作モードの場合、１フレーム内において、下位データＤ０〜Ｄ２のラッチ・出力が終了した後に、上位データＤ３〜Ｄ５のラッチ・出力が開始される。
【００３１】
データ線駆動回路１４０は、Ｘシフトレジスタ、第１のラッチ回路および第２のラッチ回路で構成された回路系を３系統分有する（これにより３ビットの階調データＤ０〜Ｄ２（またはＤ３〜Ｄ５）のラッチ・出力が可能になる）。１ビットシリアルデータの処理系でみた場合、Ｘシフトレジスタは、１水平走査期間の最初に供給されるラッチパルスＬＰをクロック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ１，Ｓ２，Ｓ３，…，Ｓｎとして順次排他的に供給する。第１のラッチ回路は、ラッチ信号Ｓ１，Ｓ２，Ｓ３，…，Ｓｎの立ち下がりにおいて、１ビットデータを順次ラッチする。第２のラッチ回路は、第１のラッチ回路によりラッチされた１ビットデータをラッチパルスＬＰの立ち下がりにおいてラッチし、ＨレベルまたはＬレベルの２値データｄ１，ｄ２，ｄ３，・・・，ｄｎとして、データ線１１４にパラレルに出力する。
【００３２】
本実施形態において、それぞれの画素１１０の画素電極には、データ線１１４に供給されたデータに応じた電圧が直接印加されるのではなく、これとは別系統で供給されるオフ電圧Ｖｏｆｆまたはオン電圧Ｖｏｎが印加される。データ線１１４に供給されるデータは、画素電極に印加される電圧Ｖｏｆｆ，Ｖｏｎを選択するために用いられる。一方、この画素電極と対向する対向電極には、電圧ＬＣＯＭが印加される。液晶を交流駆動するために、電圧ＬＣＯＭを１フレーム或いは周期的に極性反転する電圧（例えば０［Ｖ］，３［Ｖ］）、オフ電圧Ｖｏｆｆをこれとは同相の電圧（例えば０［Ｖ］，３［Ｖ］）、オン電圧Ｖｏｎをこれとは逆相の電圧（例えば３［Ｖ］，０［Ｖ］）にそれぞれ設定する。なお、これらの駆動電圧Ｖｏｆｆ，Ｖｏｎ，ＬＣＯＭは、タイミング信号生成回路２００から出力された交流化信号ＦＲに基づいて、極性反転付で生成される。
【００３３】
クロック生成回路１７０は、外部信号である垂直同期信号Ｖｓと同期した、周波数の異なる２種類のクロックＣＫ１，ＣＫ２を生成する。これらのクロックＣＫ１，ＣＫ２の周波数比は、第１のサブフィールド群に関する重み付け（長さ）と第２のサブフィールド群に関する重み付けとを規定する。本実施形態において、第１のクロックＣＫ１の周波数は、第２のクロックＣＫ２の周波数の２倍に設定されている。また、第１のサブフィールド群全体は、第１のクロックＣＫ１のｋ周期分に相当するのに対して、第２のサブフィールド群全体は、第２のクロックＣＫ２の（４×ｋ）周期分に相当する。したがって、後述するように、第２のサブフィールド群の全体的な重み付けは、第１のサブフィールド群の全体的な重み付けよりも大きくなり、本実施形態では８倍に設定されている。
【００３４】
クロック選択回路１８０は、第１の選択信号ＳＥＬ１に基づいて、２つのクロックＣＫ１，ＣＫ２のいずれかを選択し、これをベースクロックＣＫ３として階調信号生成回路１６０に出力する。具体的には、選択信号ＳＥＬ１がＨレベルの場合には、ベースクロックＣＫ３として、周波数の高い第１のクロックＣＫ１が選択される。一方、選択信号ＳＥＬ１がＬレベルの場合には、ベースクロックＣＫ３として、第１のクロックＣＫ１よりも周波数が低い第２のクロックＣＫ２が選択される。
【００３５】
第１の選択信号ＳＥＬ１のレベル状態は動作モードによって異なる。モード信号ＭＯＤＥによって第１の動作モードが指示されている場合、第１の選択信号ＳＥＬ１は、１フレームにおける前半の期間ｔ１だけＨレベルに設定された後、Ｌレベルに切り替わり、このＬレベルが期間ｔ２だけ維持される。したがって、ベースクロックＣＫ３は、前半の期間ｔ１では高周波な第１のクロックＣＫ１相当になり、後半の期間ｔ２では低周波な第２のクロックＣＫ２相当になる。これに対して、第２の動作モードが指示されている場合、第１の選択信号ＳＥＬ１はＬレベルのまま維持される。したがって、この場合には、ベースクロックＣＫ３は、低周波な第２のクロックＣＫ２相当になる。このようにして生成されたベースクロックＣＫ３に基づいて、階調信号生成回路１６０は、それぞれのサブフィールドＳＦを規定する３つの階調信号Ｐ０〜Ｐ２を生成する。
【００３６】
つぎに、図２を参照しながら、第１の動作モードにおけるサブフィールド駆動の概要について説明する。なお、同図に示した各サブフィールドＳＦの重み付けの設定、分割数、或いは、階調データに応じた組み合わせ方は一例であって、本発明はこれに限定されるものではない。第１の動作モードでは、６４階調表示を行うべく、１画像の表示単位である１フレーム（１Ｆ）が１７個のサブフィールドＳＦに分割されている。前半のサブフィールドＳＦ１〜ＳＦ４を「第１のサブフィールド群」とし、後半のサブフィールドＳＦ５〜ＳＦ１７を「第２のサブフィールド群」とする。第１のサブフィールド群と第２のサブフィールド群との重み付け（表示期間）の比は、基本的に１：８に設定されている。ただし、これらの重み付けは、例えば１：８．１といったように、液晶の特性を考慮した上で適宜調整することもある。
【００３７】
第１のサブフィールド群に関して、３つのサブフィールドＳＦ２〜ＳＦ４の重み付けの比は、基本的に、２：１：４に設定されている。ただし、これらのサブフィールドＳＦ２〜ＳＦ４の重み付けは、液晶の特性を考慮した上で、例えば２０％程度の範囲内で適宜調整してもよい（例えば、２．１：０．９：４．１）。サブフィールドＳＦ２〜ＳＦ４における画素１１０の表示状態（オン状態／オフ状態）は、下位３ビットの階調データＤ０〜Ｄ２によって決定される。図２の例において、Ｄ０が”１”の場合はサブフィールドＳＦ３が、Ｄ１が”１”の場合はサブフィールドＳＦ２が、Ｄ２が”１”の場合にはサブフィールドＳＦ４がそれぞれオン状態に設定される。
【００３８】
一方、第１のサブフィールド群の８倍の重み付けを有する第２のサブフィールド群に関して、サブフィールドＳＦ（３ｎ）〜ＳＦ（３ｎ＋２）（ｎ＝２，３，４，５）の重み付けの比は、サブフィールドＳＦ２〜ＳＦ４と同様、基本的に、２：１：４に設定されている。例えば、ｎ＝２のグループに属するサブフィールドＳＦ６〜ＳＦ８の比（ＳＦ６：ＳＦ７：ＳＦ８）は、２：１：４である。ここで、サブフィールドＳＦ（３ｎ）（すなわち、ＳＦ６，ＳＦ９，ＳＦ１２，ＳＦ１５）の重み付けはいずれも実質的に同一であって、サブフィールドＳＦ２の２倍（最短のサブフィールドＳＦ３の４倍）の重み付けを有する長さに設定されている。サブフィールド（３ｎ＋１）（すなわち、ＳＦ７，ＳＦ１０，ＳＦ１３，ＳＦ１６）の重み付けはいずれも実質的に同一であり、最短のサブフィールドＳＦ３の２倍の重み付けを有する長さに設定されている。サブフィールドＳＦ（３ｎ＋２）（すなわち、ＳＦ８，ＳＦ１１，ＳＦ１４，ＳＦ１７）の重み付けはいずれも実質的に同一であり、サブフィールドＳＦ４の２倍（最短のサブフィールドＳＦ３の８倍）の重み付けを有する長さに設定されている。なお、それぞれのサブフィールドＳＦ（３ｎ）〜ＳＦ（３ｎ＋２）の重み付けは、液晶の特性を考慮した上で、例えば２０％程度の範囲内で適宜調整してもよい（例えば、２．１：０．９：４．１）。また、これと同様の理由で、サブフィールド番号を３で割った場合に剰余が同一になるグループ（例えば、剰余＝０のＳＦ６，ＳＦ９，ＳＦ１２，ＳＦ１５）に関して、それぞれの重み付けを調整することも可能である。
【００３９】
以下、ある階調表示を行う際に、画素１１０の表示状態をオン状態に設定、すなわち、画素１１０を駆動する電圧を印加するサブフィールドＳＦを「オン・サブフィールドＳＦｏｎ」という。また、画素１１０の表示状態をオフ状態に設定、すなわち、画素１１０を駆動させない電圧を印加するサブフィールドＳＦを「オフ・サブフィールドＳＦｏｆｆ」という。
【００４０】
第２のサブフィールド群を構成するサブフィールドＳＦ（３ｎ）〜ＳＦ（３ｎ＋２）に関して、画素１１０の駆動状態は、上位３ビットの階調データＤ３〜Ｄ５によって決定される。ここで留意すべきは、上述した剰余が同一になるサブフィールドＳＦに関して、画素１１０の駆動状態は必ず同一に設定される点である。例えば、サブフィールドＳＦ６がオン・サブフィールドＳＦｏｎに設定される場合には、これと同一剰余（すなわち剰余０系）となるサブフィールドＳＦ９，ＳＦ１２，ＳＦ１５もオン・サブフィールドＳＦｏｎに設定される。また、サブフィールドＳＦ７がオン・サブフィールドＳＦｏｎに設定される場合、剰余１系のサブフィールドＳＦ１０，ＳＦ１３，ＳＦ１６もオン・サブフィールドＳＦｏｎに設定される。剰余２系のサブフィールドＳＦ８，ＳＦ１１，ＳＦ１４，ＳＦ１７についても同様である。その結果、図２に示したように、３つのサブフィールドＳＦ６〜ＳＦ８における画素１１０の一連の駆動パターンが、第２のサブフィールド群全体で４回繰り返されることになる。例えば、上位３ビット（Ｄ５Ｄ４Ｄ３）が”０１０”の場合、３つのサブフィールドＳＦ６〜ＳＦ８によって規定される画素１１０の駆動パターンは（オン・オフ・オフ）になるが、この駆動パターン（オン・オフ・オフ）はＳＦ９〜ＳＦ１１，ＳＦ１２〜ＳＦ１４，ＳＦ１５〜ＳＦ１７においても同様に繰り返される。このような繰り返しは、３つのサブフィールドＳＦ６〜ＳＦ８における階調信号Ｐ０〜Ｐ２の遷移順序（排他的にＨレベルになる順序）を示す遷移パターンが、ＳＦ９〜ＳＦ１１，ＳＦ１２〜ＳＦ１４，ＳＦ１５〜ＳＦ１７において繰り返されることに起因して生じる。
【００４１】
また、第１のサブフィールド群における最初のサブフィールドＳＦ１と、第２のサブフィールド群における最初のサブフィールドＳＦ５とに関しては、階調データＤ０〜Ｄ５に拘わらず、所定の電圧（例えばオン電圧）を画素１１０に印加して、画素１１０を所定の状態（例えばオン状態）に設定する。このようなサブフィールドＳＦ１，ＳＦ５を設ける理由は、液晶等の電気光学材料に関する電圧−透過率特性（または電圧−反射率特性）において、透過率（または反射率）が立ち上がり始める閾値電圧Ｖｔｈを与えるためである。なお、コントラスト特性の改善を図るという観点でいえば、階調”０”の場合だけは、最初のサブフィールドＳＦ１，ＳＦ５をオフ状態に設定し、１フレーム全体をオフ状態に設定てもよい。或いは、サブフィールドＳＦ１をオフ状態、サブフィールドＳＦ５をオン状態にしてもよい。
【００４２】
画素１１０の表示階調は、基本的に、画素１１０の表示状態をオン状態に設定するオン・サブフィールドＳＦｏｎの組み合わせに応じた実効電圧により決定されるが、この組み合わせは、階調データＤ０〜Ｄ５よって一義的に特定される。具体的には、下位３ビットの階調データＤ０〜Ｄ２によって、第１のサブフィールド群を構成する各サブフィールドＳＦ２〜ＳＦ４のオン状態またはオフ状態が決定される。例えば、図２において、下位３ビット（Ｄ２Ｄ１Ｄ０）が”００１”の場合には、重み付け”１”のサブフィールドＳＦ３がオン・サブフィールドＳＦｏｎになり、”０１０”の場合には、重み付け”２”のサブフィールドＳ２がオン・サブフィールドＳＦｏｎになる。
【００４３】
一方、上位３ビットのデータＤ３〜Ｄ５によって、第２のサブフィールド群を構成する各サブフィールドＳＦ６〜ＳＦ１７のオン状態／オフ状態が決定される。ここで、サブフィールドＳＦ６〜ＳＦ８における階調信号Ｐ０〜Ｐ２の遷移状態は、Ｐ１，Ｐ０，Ｐ２の順序で排他的にＨレベルになっており、この遷移パターンが第２のサブフィールド群全体で４回繰り返される点に留意されたい。したがって、例えば、上位３ビット（Ｄ５Ｄ４Ｄ３）が“００１”の場合には、階調信号Ｐ０が４回Ｈレベルになり、これに起因して剰余１系のサブフィールドＳＦ７，１０，１３，１６がオン・サブフィールドＳＦｏｎになる。この場合、サブフィールドＳＦ６〜ＳＦ８の駆動パターンは（オフ・オン・オフ）となり、この駆動パターン（オフ・オン・オフ）が第２のサブフィールド群全体で４回繰り返される。そして、第２のサブフィールド群全体に占めるオン期間は、”８”（重み付け”２”と４サブフィールド分との積）となる。また、例えば、“０１０”の場合には、階調信号Ｐ１が４回Ｈレベルになり、これに起因して剰余０系のサブフィールドＳＦ６，９，１２，１５がオン・サブフィールドＳＦｏｎになる。そして、この場合の駆動パターンである（オン・オフ・オフ）が第２のサブフィールド群全体で４回繰り返される。
【００４４】
本サブフィールド駆動の特徴の一つは、第２のサブフィールド群を複数にグループ（ｎ＝２，３，４，５）に分割し、１つのグループ（例えば、ｎ＝２のサブフィールドＳＦ６〜ＳＦ８）の駆動パターン（例えば、オフ・オン・オフ）を所定の期間内で複数回繰り返す点にある。そして、連続した３つのサブフィールドＳＦ６〜ＳＦ８における画素１１０の一連の駆動パターンが複数回繰り返されて、所望の階調が表示される。この駆動パターンの繰り返し回数は、３つのサブフィールドＳＦ６〜ＳＦ８における階調信号Ｐ０〜Ｐ２の遷移パターンの繰り返し回数に相当する（本実施形態では４回）。これにより、第２のサブフィールド群において、オン・サブフィールドＳＦｏｎが分散されるため、第２のサブフィールド群の期間全体において、画素１１０の表示状態をオン状態にする期間がほぼ平均化される。オン・サブフィールドＳＦｏｎが局所的に偏在すると階調性の低下を招く点は上述したとおりであるが、本サブフィールド駆動では、オン・サブフィールドＳＦｏｎを複数に分割して分散させることで、かかる偏在を抑制している。
その結果、階調性の改善を図ることができるので、表示品質の一層の向上を図れる。
【００４５】
また、本サブフィールド駆動の別の特徴は、１フレームにおいて、画素１１０に階調データを２回書き込んで、２回のサブフィールド駆動を連続的に行う点にある。具体的には、第１のサブフィールド群に関しては、最初のサブフィールドＳＦ１で画素１１０に下位３ビットのデータＤ０〜Ｄ２を書き込んだ後、続くサブフィールド群ＳＦ２〜ＳＦ４において、データＤ０〜Ｄ２に応じた画素１１０の駆動を行う。つぎに、第２のサブフィールド群に関しては、最初のサブフィールドＳＦ５で画素１１０に上位３ビットのデータＤ３〜Ｄ５を書き込んだ後、続くサブフィールドＳＦ６〜ＳＦ１７において、データＤ３〜Ｄ５に応じた画素１１０の駆動を行う。基本的に、液晶等に作用する実効電圧は、１フレーム全体に占めるオン・サブフィールドＳＦｏｎの累積的な長さ（表示期間）に依存するため、この長さが増大するほど階調が大きくなる（ノーマリブラックモードの場合）。本実施形態では、１フレームの前半の期間ｔ１において、下位３ビットのデータＤ０〜Ｄ２に基づいて、サブフィールドＳＦ２〜ＳＦ４のオン状態／オフ状態を設定する。そして、その後半の期間ｔ２において、上位３ビットのデータＤ３〜Ｄ５に基づいて、サブフィールドＳＦ６〜ＳＦ１７のオン状態／オフ状態を設定する。これにより、１フレーム全体の期間（ｔ１＋ｔ２）において、６ビットの階調データＤ０〜Ｄ５による６４階調表示が実現される。
【００４６】
つぎに、画素１１０の具体的な構成について説明する。図３は、本実施形態に係るメモリ内蔵型の画素１１０の構成を示す回路図である。画像の最小構成単位である画素１１０は、メモリ１３１、パルス幅制御回路１３２、および、電気光学素子である液晶１３７で構成されている。メモリ１３１は、３ビットデータを記憶すべく、一例として、それぞれが１ビットの記憶容量を有する３個のメモリセル１３１ａ〜１３１ｃで構成されている。それぞれのメモリセル１３１ａ〜１３１ｃは、データ線１１４を介して供給されたデータ信号ｄ（”ｄ”は、データ信号ｄ１，ｄ２，ｄ３，・・・，ｄｎのいずれかを指す）の”１”または”０”を記憶する。なお、図１に示した１本のデータ線１１４は、３系統のデータ線１１４で構成されており、データ信号ｄとして、上記３ビットデータがそれぞれ供給される。
また、図４に示すように、１系統のデータ線１１４は、２本のデータ線１１４ａ，１１４ｂを有する。一方のデータ線１１４ａには、データ信号ｄが供給され、他方のデータ線１１４ｂには、データ信号ｄのレベルを反転させた反転データ信号／ｄが供給される。パルス幅制御回路１３２は、デコーダ１３８、インバータ１３３および一対のトランスミッションゲート１３４ａ，１３４ｂで構成されている。このパルス幅制御回路１３２は、メモリ１３１に書き込まれた階調データＤ０〜Ｄ２（またはＤ３〜Ｄ５）と階調信号Ｐ０〜Ｐ２とに基づいて、階調データＤ０〜Ｄ２（またはＤ３〜Ｄ５）に応じた時間密度を有するパルス信号ＰＷを生成する。そして、このパルス信号ＰＷに応じた時間密度を有する電圧が、画素電極１３５に対して印加される。
【００４７】
図４は、１つのメモリセルの回路図である。このメモリセルは、一対のインバータ１３０１，１３０２と、一対のトランジスタ１３０３，１３０４とを有するスタティックメモリ（ＳＲＡＭ）構成となっている。インバータ１３０１，１３０２は、一方の出力端が他方の入力端に接続されたフリップフロップ構成を有し、１ビットのデータを記憶する。スイッチング素子として機能するトランジスタ１３０３，１３０４は、データ書込時またはデータ読出時にオン状態となるＮチャネルトランジスタである。一方のトランジスタ１３０３のドレインは、インバータ１３０１の入力とインバータ１３０２の出力とが供給される端子（Ｑ出力）に接続されており、そのソース（Ｄ入力）は、データ線１１４ａに接続されている。また、他方のトランジスタ１３０４のドレインは、インバータ１３０１の出力とインバータ１３０２の入力とが供給される端子（／Ｑ出力）に接続されており、そのソース（／Ｄ入力）は、データ線１１４ｂに接続されている。そして、これらのトランジスタ１３０３，１３０４のゲート（Ｇ入力）は、走査線１１２に共通接続されている。
【００４８】
このような構成において、走査線１１２の走査信号Ｇ（”Ｇ”は、走査信号Ｇ１，Ｇ２，Ｇ３，・・・，Ｇｍのいずれかを指す）がＨレベルの場合、トランジスタ１３０３，１３０４が共にオン状態となる。これにより、データ線１１４ａ（１１４ｂ）より供給されたデータ信号ｄ（／ｄ）が、一対のインバータ１３０１，１３０２で構成されたメモリ素子に記憶される。記憶されたデータ信号ｄは、走査信号ＧがＬレベルとなり、トランジスタ１３０３，１３０４が共にオフ状態になった後も保持される。このような走査信号Ｇによる制御下において、メモリセル１１０ａに記憶された１ビットのデータ信号ｄは、必要に応じて書き替えられる。
【００４９】
図３において、パルス幅制御回路１３２の一部を構成するデコーダ１３８には、それぞれのメモリセル１３１ａ〜１３１ｃからの３ビット分のＱ出力と、階調信号生成回路１６０から出力された３つの階調信号Ｐ０〜Ｐ２とが入力される。
デコーダ１３８は、これらを入力とした論理演算を行い、その演算結果としてパルス信号ＰＷを出力する。このパルス信号ＰＷは、１フレーム内で、メモリ１３１に書き込まれた階調データＤ０〜Ｄ２に応じたデューティ比（時間密度）を有する信号である。図５は、３ビットデータ（Ｄ０〜Ｄ２またはＤ３〜Ｄ５）と階調信号Ｐ０〜Ｐ２との入力に対して、デコーダ１３８から出力されるパルス信号ＰＷの真理値表である。例えば、３ビットデータ（Ｄ２Ｄ１Ｄ０またはＤ５Ｄ４Ｄ３）が”０１１”で、階調信号（Ｐ０Ｐ１Ｐ２）が”００１（ＬＬＨ）”の場合、パルス信号ＰＷは、”０”、すなわちＬレベルになる。
【００５０】
デコーダ１３８の後段に設けられた一対のトランスミッションゲート１３４ａ，１３４ｂの出力端は、画素電極１３５に接続されている。この画素電極１３５と対向電極１３６との間には、液晶１３７が挟まれて液晶層が形成されている。
対向電極１３６は、素子基板に形成された画素電極１３５と対向するように対向基板に一面に形成される透明電極である。上述したように、この対向電極１３６には駆動電圧ＬＣＯＭが供給される。
【００５１】
デコーダ１３８から出力されたパルス信号ＰＷは、一方のトランスミッションゲート１３４ａの一部を構成するＰチャネルトランジスタのゲートと、他方のトランスミッションゲート１３４ｂの一部を構成するＮチャネルトランジスタのゲートとに供給される。また、このパルス信号ＰＷは、インバータ１３３によってレベル反転された後、一方のトランスミッションゲート１３４ａにおけるＮチャネルトランジスタのゲートと、他方のトランスミッションゲート１３４ｂにおけるＰチャネルトランジスタのゲートとに供給される。それぞれのトランスミッションゲート１３４ａ，１３４ｂは、ＰチャネルトランジスタにＬレベルのゲート信号が与えられ、かつ、ＮチャネルトランジスタにＨレベルのゲート信号が与えられた場合に、オン状態になる。したがって、一対のトランスミッションゲート１３４ａ，１３４ｂは、パルス信号ＰＷのレベルに応じて、いずれかが択一的にオン状態となる。また、一方のトランスミッションゲート１３４ａの入力端には、オフ電圧Ｖｏｆｆが供給されており、他方のトランスミッションゲート１３４ｂの入力端には、オン電圧Ｖｏｎが供給されている。
【００５２】
（第１の動作モード）
第１の動作モードでは、１フレームで２回のデータ書き込みが行われ、第１のサブフィールド群を対象にした画素１１０の駆動と、第２のサブフィールド群を対象にした画素１１０の駆動とが１フレームで連続的に行われる。第１のサブフィールド群の駆動を行う場合、図６（ａ）に示すように、最初のサブフィールドＳＦ１において、全ての画素１１０内のメモリ１３１に、下位３ビットの階調データＤ０〜Ｄ２が書き込まれる。具体的には、走査線駆動回路１３０は、サブフィールドＳＦ１において、走査線１１２を１本ずつ選択していく線順次走査を行う。データ線駆動回路１４０は、走査線駆動回路１３０と協働し、ある走査線１１２が選択されている間に、選択された走査線１１２に対応する画素行に対して、１画素行分の階調データＤ０〜Ｄ２をデータ線１１４を介して供給する。書込対象となる１行分の画素１１０に関しては、走査線１１２の選択によってメモリセル１３１ａ〜１３１ｃのＧ入力がＨレベルになっている。したがって、選択された走査線１１２とデータ線１１４との各交差に対応する書込対象となる画素１１０に関して、メモリ１３１に階調データＤ０〜Ｄ２が書き込まれる。メモリ１３１に書き込まれた階調データＤ０〜Ｄ２は、走査線１１２の選択終了後も保持される。上述したように、データの書き込みが行われる最初のサブフィールドＳＦ１は必ずオン状態になるが、これに続くサブフィールドＳＦ２〜ＳＦ４のオン状態／オフ状態は、メモリ１３１に書き込まれた階調データＤ０〜Ｄ２によって決定される。
【００５３】
これに対して、第２のサブフィールド群の駆動を行う場合、最初のサブフィールドＳＦ５において、全ての画素１１０内のメモリ１３１に、上位３ビットの階調データＤ３〜Ｄ５が書き込まれる。すなわち、図６（ａ）に示したように、走査線駆動回路１３０は、最初のサブフィールドＳＦ５において、上述した線順次走査を行うとともに、データ線駆動回路１４０は、走査線駆動回路１３０と協働し、選択された走査線１１２に対応する画素行に対して、１画素行分の階調データＤ３〜Ｄ５を供給する。データ線１１４を介して供給された階調データＤ３〜Ｄ５は、メモリ１３１に書き込まれ、走査線１１２の選択終了後も保持される。
これにより、メモリ１３１の記憶内容は、下位３ビットの階調データＤ０〜Ｄ２から上位３ビットの階調データＤ３〜Ｄ５へと書き替えられる。このようなデータの書き込みが行われる最初のサブフィールドＳＦ５は必ずオン状態になるが、続くサブフィールドＳＦ６〜ＳＦ８のオン状態／オフ状態は、メモリ１３１に書き込まれた階調データＤ３〜Ｄ５によって決定される。
【００５４】
メモリ１３１に３ビットデータＤ０〜Ｄ２（またはＤ３〜Ｄ５）が記憶されると、パルス幅制御回路１３２は、記憶された３ビットデータと、階調信号Ｐ０〜Ｐ２とに応じて、時間密度を規定するパルス信号ＰＷをＨレベルまたはＬレベルに設定する。このパルス信号ＰＷがＨレベルになる期間（オン・サブフィールドＳＦｏｎ）では、トランスミッションゲート１３４ｂがオン状態になるため、画素電極１３５にはオン電圧Ｖｏｎが印加される。この画素電極１３５と対向する対向電極１３６にはオン電圧Ｖｏｎとは逆相の駆動電圧ＬＣＯＭが印加されているため、液晶１３７の印加電圧ＶＬＣＤは、画素１１０の表示状態をオン状態にする電圧になる。これに対して、パルス信号ＰＷがＬレベルになる期間（オフ・サブフィールドＳＦｏｆｆ）では、トランスミッションゲート１３４ａがオン状態になるため、画素電極１３５にはオフ電圧Ｖｏｆｆが印加される。対向電極１３６にはオフ電圧Ｖｏｆｆとは同相の駆動電圧ＬＣＯＭが印加されているため、液晶１３７の印加電圧ＶＬＣＤは、画素１１０の表示状態をオフ状態にする電圧になる。このように、画素１１０の駆動は、パルス信号ＰＷの時間密度で画素電極１３５に電圧（オン電圧Ｖｏｎ）を印加することによって行われる。
【００５５】
図５の真理値表に示すように、メモリ１３１に記憶されている３ビットデータ（Ｄ２Ｄ１Ｄ０の順序またはＤ５Ｄ４Ｄ３の順序。以下同様。）が”０００”の場合、階調信号（Ｐ０Ｐ１Ｐ２）＝”０００”のみがＰＷ＝”１”となる。したがって、この階調信号”０００”に対応するサブフィールドＳＦ１（またはＳＦ５）がオン・サブフィールドＳＦｏｎになり、それ以外はオフ・サブフィールドＳＦｏｆｆになる。つぎに、３ビットデータが”００１”の場合、階調信号（Ｐ０Ｐ１Ｐ２）＝”０００”，”１００”において、ＰＷ＝”１”となる。したがって、これらに対応するサブフィールドＳＦ１，ＳＦ３（またはＳＦ５，ＳＦ７，ＳＦ１０，ＳＦ１３，ＳＦ１６）のみがオン・サブフィールドＳＦｏｎになる。また、３ビットデータが”０１０”の場合、階調信号（Ｐ０Ｐ１Ｐ２）＝”０００”，”０１０”において、ＰＷ＝”１”となる。したがって、これらに対応するサブフィールドＳＦ１，ＳＦ２（またはＳＦ５，ＳＦ６，ＳＦ９，ＳＦ１２，ＳＦ１５）のみがオン・サブフィールドＳＦｏｎになる。それ以降の階調データについても同様であり、メモリ１３１に記憶された３ビットデータに応じて、パルス信号ＰＷがＨレベルになるオン・サブフィールドＳＦｏｎまたはパルス信号ＰＷがＬレベルになるオフ・サブフィールドＳＦｏｆｆが決定される。
【００５６】
第１の動作モードにおける６４階調表示は、１フレームにおいて、メモリ１３１に３ビットデータを２回書き込むことによって実現される。その際、第２のサブフィールド群の駆動において、階調信号Ｐ０〜Ｐ２は、４つのサブフィールドグループ（ＳＦ６〜ＳＦ８，ＳＦ９〜ＳＦ１１，ＳＦ１２〜ＳＦ１４，ＳＦ１５〜ＳＦ）で同様に遷移する。したがって、サブフィールドＳＦ５でメモリ１３１に記憶された階調データＤ３〜Ｄ５は、まず、サブフィールドグループＳＦ６〜ＳＦ８において読み出され、これに応じて画素１１０のオン状態／オフ状態が設定される。次に、サブフィールドグループＳＦ９〜ＳＦ１１において、記憶された階調データＤ３〜Ｄ５が再度読み出されて、先のサブフィールドグループＳＦ６〜ＳＦ８と同様の駆動パターンでオン状態／オフ状態の設定が行われる。それ以降のサブフィールドＳＦ１２〜ＳＦ１４，ＳＦ１５〜ＳＦ１７においても同様である。このように、第２のサブフィールド群の駆動では、メモリ１３１に記憶された階調データＤ３〜Ｄ５が４回読み出され、３つのサブフィールドにおける画素１１０のオン状態／オフ状態を示す駆動パターンが４回繰り返し実行される。
【００５７】
例えば、６ビットの階調データ（Ｄ５Ｄ４Ｄ３Ｄ２Ｄ１Ｄ０の順序）が”０１００１１”の場合（階調＝１９）、前半において、下位３ビット（Ｄ２Ｄ１Ｄ０）＝”０１１”がメモリ１３１に書き込まれる。これによって、サブフィールドＳＦ１に加えて、”０１１”に対応するサブフィールドＳＦ２，ＳＦ３がオン・サブフィールドＳＦｏｎに設定される。続く後半において、上位３ビット（Ｄ５Ｄ４Ｄ３）＝”０１０”がメモリ１３１に書き込まれる。これによって、サブフィールドＳＦ５に加えて、”０１０”に対応するサブフィールドＳＦ６，ＳＦ９，ＳＦ１２，ＳＦ１５がオン・サブフィールドＳＦｏｎに設定される。その結果、１フレーム内において画素１１０がオンする期間は、上記オン・サブフィールドＳＦｏｎの合計期間相当になり、階調”１９”が表示される。
【００５８】
（第２の動作モード）
第２の動作モードでは、図７に示すように、第２のサブフィールド群を対象にしたサブフィールド駆動が継続される。上述したように、モード信号ＭＯＤＥによって第２の動作モードが指示されている場合、第１の選択信号ＳＥＬ１はＬレベルであり、第２の選択信号ＳＥＬ２がＨレベルになる。したがって、階調データとして上位３ビットＤ３〜Ｄ５のみを用い、かつ、第２のサブフィールド群のみが繰り返される、８階調表示用のサブフィールド駆動が行われる。
【００５９】
第１の動作モードと同様、第２の動作モードでは、最初のサブフィールドＳＦ５において、全ての画素１１０内のメモリ１３１に、上位３ビットの階調データＤ３〜Ｄ５が書き込まれる。このデータ書込が行われる最初のサブフィールドＳＦ５は必ずオン状態になるが、続くサブフィールドＳＦ６〜ＳＦ１７のオン状態／オフ状態は、メモリ１３１に書き込まれた階調データＤ３〜Ｄ５によって決定される。静止画像を表示する場合、メモリ１３１に階調データＤ３〜Ｄ５を一旦記憶してしまえば、画素１１０の表示階調を変える必要性が生じない限り、データ書込を再度行う必要はない。したがって、２回目以降のサブフィールドＳＦ５では、線順次走査によるデータ書込を行わず、メモリ１３１から読み出された３ビットデータのみを用いて、２回目以降のサブフィールド駆動を行ってもよい。
これにより、サブフィールドＳＦ５毎にデータ書込を繰り返す方法と比較して、第２の動作モードの実行時における消費電力を低減することができる。ただし、先に書き込んだ階調データＤ３〜Ｄ５と同様のデータを、サブフィールドＳＦ５毎に、メモリ１３１に繰り返し書き込むことも当然可能である。
【００６０】
なお、第２の動作モードにおいて、上述した第２のサブフィールド群のみの駆動に代えて、第１のサブフィールド群のみの駆動を行ってもよい。この場合には、第１の選択信号ＳＥＬ１をＨレベル、第２の選択信号ＳＥＬ２をＬレベルにした上で、下位３ビットのデータＤ０〜Ｄ２のみを用いて、画素１１０を駆動する。また、第１および第２のサブフィールド群の双方を用いた駆動を行うことも可能である。この場合、サブフィールド群の設定自体は、第１の動作モードと同様になるが、３ビットの階調データのみを用いることによって、低階調表示が可能となる。
【００６１】
このように、本実施形態に係るサブフィールド駆動によれば、階調性の改善を図ることができるという効果がある。なぜなら、第２のサブフィールド群の全体的な期間において、オン・サブフィールドＳＦｏｎを極力均一に分散させているからである。これを実現するために、本実施形態では、第２のサブフィールド群の駆動において、階調信号Ｐ０〜Ｐ２に基づいて、メモリ１３１に書き込まれたデータＤ３〜Ｄ５を複数回繰り返し読み出す。そして、これらのデータＤ３〜Ｄ５に応じた時間密度を有する電圧を画素電極１３５に対して複数回繰り返し印加する。電圧印加の繰り返し回数は、メモリ１３１からデータを読み出す回数、換言すれば、階調信号Ｐ０〜Ｐ２の遷移パターンの繰り返し回数に相当する。これにより、第１のサブフィールド群の駆動と併せて、階調データＤ０〜Ｄ５に応じた階調表示が実現される。
【００６２】
なお、階調性の一層の改善を図るという観点でいえば、繰り返される駆動パターンのそれぞれにおいて、階調信号Ｐ０〜Ｐ２を遷移させる順番を適宜入れ替えてもよい。例えば、第２のサブフィールド群において、サブフィールドＳＦ６〜ＳＦ８でＰ２，Ｐ１，Ｐ３の順序でＨレベルに遷移させた場合、続くサブフィールドＳＦ９〜ＳＦ１１では、Ｐ１，Ｐ３，Ｐ２の順序でＨレベルに遷移させるといった如くである。これにより、メモリ１３１に書き込まれた階調データＤ３〜Ｄ５が読み出される順番が入れ替わるため、第２のサブフィールド群全体において、オン・サブフィールドＳＦｏｎが一層分散される。
【００６３】
また、本実施形態では、階調データＤ０〜Ｄ５の一部を構成する互いに異なるビット列を書込単位とし、この書込単位となるデータＤ０〜Ｄ２（またはＤ３〜Ｄ５）を、メモリ１３１に１フレーム内で２回書き込む。そして、書込単位となるデータＤ０〜Ｄ２（またはＤ３〜Ｄ５）に基づいたサブフィールド駆動を、１フレーム内で２回行う。これにより、１フレーム毎に１回のデータの書き込みしか行わない場合と比較して、メモリ１３１の記憶容量の増大を招くことなく、一層の多階調表示を行うことが可能になる。
【００６４】
なお、上述した実施形態では、１フレームにおける階調データの書込回数を２回とし、サブフィールド駆動を２回実行する例について説明した。しかしながら、１フレームにおいて、３回以上データを書き込んで、サブフィールド駆動を３回以上実行することも可能である。この場合には、上述した第１および第２のサブフィールド群に加えて、第３以降のサブフィールド群が付加される。例えば、６４階調表示を（Ｄ０，Ｄ１）と（Ｄ２，Ｄ３）と（Ｄ４，Ｄ５）との３回書き込みで達成したり、或いは、５１２階調表示を（Ｄ０〜Ｄ２）と（Ｄ３〜Ｄ５）と（Ｄ６〜Ｄ８）との３回書き込みで達成するといった如くである。
【００６５】
さらに、本実施形態では、切替可能なモードとして、第１の動作モードと第２の動作モードとが設定されており、これらは表示内容の特性に応じて適宜切り替えられる。例えば、多階調の動画を表示する場合には第１の動作モードを選択し、キャラクタといった低階調の静止画を表示する場合には、表示階調数よりも低消費電力化を優先して、第２の動作モードを選択するといった如くである。これにより、表示内容に適した表示制御を行うことが可能になり、表示品質の向上と低消費電力化との両立を図ることができる。
【００６６】
なお、上述した実施形態では、図６（ａ）に示したように、サブフィールドＳＦ２〜ＳＦ４（またはサブフィールドＳＦ６〜ＳＦ１７）のオン／オフ設定に先立ち、最初のサブフィールドＳＦ１（またはＳＦ５）で、階調データＤ０〜Ｄ２（またはＤ３〜Ｄ５）の書き込みを行う例について説明した。しかしながら、本発明はこれに限定されるものではなく、図６（ｂ）に示すように、階調データＤ０〜Ｄ２（またはＤ３〜Ｄ５）の書き込みと、サブフィールドＳＦ２〜ＳＦ４（またはＳＦ６〜ＳＦ１７）のオン／オフ設定とを並行して行うことも可能である。つまり、メモリ１３１に対するデータの書き込みを、サブフィールド群（第１のサブフィールド群または第２のサブフィールド群）を構成する複数のサブフィールドに亘って行ってもよい。
【００６７】
この場合、同一の遷移タイミングを有する階調信号Ｐ２Ｐ１Ｐ０で、サブフィールド駆動とデータ書き込みとを並行して行うことはできない。これを実現するには、階調信号生成回路１６０に、例えば、図８に示す階調信号シフト回路１６１を設ける必要がある。このシフト回路１６１は、それぞれの走査線１１２の選択期間に応じて、遷移タイミングをずらしたｍ個のシフト階調信号Ｐ（０〜２）１，Ｐ（０〜２）１，・・・，Ｐ（０〜２）ｍを新たに生成し、これを各走査線１１２に対応する画素行に供給する。つまり、個々の走査線１１２の選択と同期したサブフィールドＳＦを、走査線１１２毎に設定するのである。ここで、Ｐ（０〜２）ｍは、ｍ本目の走査線１１２に対応した画素行に対して供給される、３つのシフト階調信号を示す。
【００６８】
この階調信号シフト回路１６１は、ベース階調信号Ｐ０が入力される第１のシフトレジスタ１６１ａと、ベース階調信号Ｐ１が入力される第２のシフトレジスタ１６１ｂと、ベース階調信号Ｐ２が入力される第３のシフトレジスタ１６１ｃとで構成されている。これらのシフトレジスタ１６１ａ〜１６１ｃには、１水平走査期間（１Ｈ）を規定するクロック信号ＧＣＫが入力される。
【００６９】
図９は、シフト階調信号のタイミングチャートである。第１のシフトレジスタ１６１ａは、ベース階調信号Ｐ０をクロック信号ＧＣＫにしたがって転送し、それぞれの画素行に対応するシフト階調信号Ｐ０１，Ｐ０２，・・・，Ｐ０ｍを生成する。
そして、それぞれの信号Ｐ０１，Ｐ０２，・・・，Ｐ０ｍは、対応する画素行に対して出力される。第２のシフトレジスタ１６１ｂは、ベース階調信号Ｐ１をクロック信号ＧＣＫにしたがって転送し、それぞれの画素行に対応するシフト階調信号Ｐ１１，Ｐ１２，・・・，Ｐ１ｍを生成する。それぞれの信号Ｐ１１，Ｐ１２，・・・，Ｐ１ｍは、対応する画素行に対して出力される。第３のシフトレジスタ１６１ｃは、ベース階調信号Ｐ２をクロック信号ＧＣＫにしたがって転送し、それぞれの画素行に対応するシフト階調信号Ｐ２１，Ｐ２２，・・・，Ｐ２ｍを生成する。それぞれの信号Ｐ２１，Ｐ２２，・・・，Ｐ２ｍは、対応する画素行に対して出力される。これにより、それぞれの画素行における走査線１１２の選択と、その画素行に対するサブフィールドＳＦの期間とを同期させることができるため、走査線１１２を順次選択している最中であっても、画素１１０の駆動を開始することが可能になる。
【００７０】
また、上述した実施形態では、駆動電圧ＬＣＯＭと、これとは同相のオフ電圧Ｖｏｆｆと、これとは逆相のオン電圧Ｖｏｎとを用いて、液晶を交流駆動させている。しかしながら、液晶の交流駆動方式はこれに限定されるものではなく、他の方式を用いてもよいのは当然である。例えば、画素１１０の対向電極１３６に対しては、一定電圧Ｖｃ（例えば０［Ｖ］）を印加する。また、画素電極１３５に対しては、メモリ１３１に記憶されたデータに応じて、ＶｃまたはＶ１（Ｖ２）を択一的に印加する。ここで、電圧Ｖ１は、電圧Ｖｃと比較して電圧ＶＨだけ高い電圧であり、電圧Ｖ２は、電圧Ｖｃと比較して電圧ＶＨだけ低い電圧である。
【００７１】
（第２の実施形態）
上述した第１の実施形態では、３ビットの画素内メモリを用い、１フレーム内で階調データの一部である３ビットデータを２回書き込むことによって、６４階調表示を行うサブフィールド駆動について説明した。これに対して、本実施形態では、６ビットの画素内メモリを用い、１フレーム内で６ビットの階調データＤ０〜Ｄ５を一括して書き込むことによって、６４階調表示を行うサブフィールド駆動について説明する。本実施形態に係る電気光学装置の全体的な構成は、図１とほぼ同様であるが、次の点が異なる。第１に、データ変換回路３００は、下位３ビットＤ０〜Ｄ２と上位３ビットＤ３〜Ｄ５を選択的に出力するのではなく、６ビットの階調データＤ０〜Ｄ５を同時に出力する。そのため、本実施形態では、階調データＤ０〜Ｄ２，Ｄ３〜Ｄ５の選択を指示する選択信号ＳＥＬ２が不要となる。第２に、６ビットの階調データＤ０〜Ｄ５を一括して画素１１０に供給する関係上、階調データＤ０〜Ｄ５の供給系が６系統設けられている。第３に、画素内メモリが６ビットの記憶容量を有する。そして、第４に、階調信号生成回路１６０は、６つの階調信号Ｐ０〜Ｐ５を生成する。
【００７２】
図１０は、本実施形態に係るメモリ内蔵型の画素１１０の構成を示す回路図である。なお、図３に示した構成要素と同一の要素については同一の符号を付して、詳細な説明を省略する。それぞれの画素１１０が有するメモリ１３１は、６ビットの階調データＤ０〜Ｄ５を同時に記憶すべく、６つのメモリセル１３１ａ〜１３１ｆで構成されている。また、パルス幅制御回路１３２は、第１の実施形態と同様に、デコーダ１３８、インバータ１３３および一対のトランスミッションゲート１３４ａ，１３４ｂで構成されている。ただし、デコーダ１３８には、６つのメモリセル１３１ａ〜１３１ｄからの出力と、階調信号生成回路１６０からの６つの階調信号Ｐ０〜Ｐ５とが入力される。このデコーダ１３８は、階調信号Ｐ０〜Ｐ５に基づいて、階調データＤ０〜Ｄ５に応じた時間密度を有するパルス信号ＰＷを生成する。
【００７３】
図１１は、第１の動作モードにおけるサブフィールド駆動の説明図である。各サブフィールドの重み付けや階調データに応じた組み合わせ方等に関しては、基本的に第１の実施形態と同様であるが、第２のサブフィールド群にサブフィールドＳＦ５が存在しない点が相違する。サブフィールドＳＦ５が不要な理由は、下位３ビットＤ０〜Ｄ２のみならず上位３ビットＤ３〜Ｄ５も、最初のサブフィールドＳＦ１で一括的にメモリ１３１に書き込んでしまうからである。最初のサブフィールドＳＦ１において一括的にメモリ１３１に書き込まれたデータは、次の階調データＤ０〜Ｄ５が書き込まれるまで保持される。
【００７４】
階調信号Ｐ０〜Ｐ２は、第１のサブフィールド群を構成するサブフィールドＳＦ２〜ＳＦ４では択一的にＨレベルになり、第２のサブフィールド群では全てＬレベルに維持される。そして、いずれかの階調信号Ｐ０，Ｐ１，Ｐ２が排他的にＨレベルになると、サブフィールドＳＦ２，ＳＦ３，ＳＦ４のいずれかが指定される。これに対して、階調信号Ｐ３〜Ｐ５は、第１のサブフィールド群では全てＬレベルに維持され、第２のサブフィールド群を構成するサブフィールドＳＦ６〜ＳＦ１７では択一的にＨレベルになる。そして、いずれかの階調信号Ｐ３，Ｐ４，Ｐ５が排他的にＨレベルになると、サブフィールドＳＦ（３ｎ），ＳＦ（３ｎ＋１），ＳＦ（３ｎ＋２）のいずれかが指定される（ｎ＝２，３，４，５）。画素１１０の表示状態をオン状態に設定するオン・サブフィールドＳＦｏｎは、メモリ１３１に書き込まれた６ビットの階調データＤ０〜Ｄ５と階調データＤ０〜Ｄ５とに基づいて特定される。
【００７５】
このように、本実施形態によれば、第１の実施形態と同様に効果を有する他、全ての階調データＤ０〜Ｄ５をサブフィールドＳＦ１において一括的に書き込むため、第１の実施形態におけるサブフィールドＳＦ５が不要になるという利点がある。なお、このような階調データＤ０〜Ｄ５の一括書き込みを、サブフィールドＳＦ１ではなく、第２のサブフィールド群における最初のサブフィールドＳＦ５で行ってもよい。この場合、第１のサブフィールド群における最初のサブフィールドＳＦ１は不要になる。
【００７６】
なお、上述した各実施形態では、画素電極１３５に対して、２値電圧（オン電圧Ｖｏｎ、オフ電圧Ｖｏｆｆ）を択一的に印加することにより、画素１１０を２つの表示状態（オン状態またはオフ状態）のいずれかに設定する例について説明した。しかしながら、本発明はこれに限定されるものではなく、画素電極１３５に対して、少なくともオン電圧Ｖｏｎとオフ電圧Ｖｏｆｆとを含む３つ以上の電圧を印加することにより、画素１１０の駆動状態を３つ以上に設定してもよい。つまり、電圧階調変調とサブフィールド駆動とを併用した駆動方法に対しても本発明は適用可能である。また、上述した実施形態では、画素内メモリへのデータの書き込みを線順次走査で行うを例について説明したが、本発明はこれに限定されるものではなく、例えば点順次走査やランダムアクセスによって行うことも可能である。
【００７７】
また、上述した各実施形態では、電気光学素子として液晶（ＬＣ）を用いた例について説明した。液晶としては、例えば、ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）型のほか、１８０°以上のねじれ配向を有するＳＴＮ（Ｓｕｐｅｒ　Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）型、ＢＴＮ（Ｂｉ−ｓｔａｂｌｅ　Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）型、強誘電型等のメモリ性を有する双安定型、高分子分散型、ゲストホスト型等を含めて、周知なものを広く用いることができる。また、本発明は、３端子スイッチング素子であるＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）以外に、例えばＴＦＤ（Ｔｈｉｎ　Ｆｉｌｍ　Ｄｉｏｄｅ）といった２端子スイッチング素子を用いたアクティブマトリクス型パネルに対しても適用可能である。それとともに、本発明は、スイッチング素子を用いないパッシブマトリクス型パネルに対しても適用可能である。さらに、本発明は、液晶以外の電気光学材料、例えば、エレクトロルミネッセンス（ＥＬ）、デジタルマイクロミラーデバイス（ＤＭＤ）、或いは、プラズマ発光や電子放出による蛍光等を用いた様々な電気光学素子に対しても適用可能である。
【００７８】
（第３の実施形態）
例えば、電気光学素子として有機ＥＬ素子を用い、かつ、画素２へのデータ書き込みを電流プログラム方式で行うこともできる。ここで、「電流プログラム方式」とは、データ線に対するデータ供給を電流ベースで行う方式をいう。本実施形態に係る電気光学装置の構成も、基本的には第１の実施形態と同様である。
【００７９】
図１２は、本実施形態に係る有機ＥＬ素子を用いた電流プログラム方式の画素１１０の一例を示す等価回路図である。１つの画素１１０は、有機ＥＬ素子ＯＬＥＤ、３つのトランジスタＴ１，Ｔ２，Ｔ４およびキャパシタＣによって構成されている。第１のスイッチングトランジスタＴ１のゲートは、走査信号ＳＥＬが供給された走査線Ｙｎに接続され、そのソースは、データ電流Ｉｄａｔａが供給されたデータ線Ｘｍに接続されている。第１のスイッチングトランジスタＴ１のドレインは、第２のスイッチングトランジスタＴ２のソースと、駆動トランジスタＴ４のドレインと、有機ＥＬ素子ＯＬＥＤのアノードとに共通接続されている。第２のスイッチングトランジスタＴ２のゲートは、第１のスイッチングトランジスタＴ１と同様に、走査信号ＳＥＬが供給される走査線Ｙｎに接続されている。第２のスイッチングトランジスタＴ２のドレインは、キャパシタＣの一方の電極と、駆動トランジスタＴ４のゲートとに共通接続されている。キャパシタＣの他方の電極および駆動トランジスタＴ４のソースは、電源電圧Ｖｄｄに設定された第１の電源線Ｌ１に共通接続されている。一方、有機ＥＬ素子ＯＬＥＤのカソードは、電圧Ｖｓｓに設定された電源線Ｌ２に接続されている。
【００８０】
図１２に示した画素１１０の制御プロセスは以下のようになる。走査信号ＳＥＬがＨレベルの期間において、スイッチングトランジスタＴ１，Ｔ２が共にオンする。
これにより、データ線Ｘｍと駆動トランジスタＴ４のドレインとが電気的に接続されるとともに、駆動トランジスタＴ４は、自己のゲートと自己のドレインとが電気的に接続されたダイオード接続となる。プログラミングトランジスタとしての機能も担う駆動トランジスタＴ４は、データ線Ｘｍより供給されたデータ電流Ｉｄａｔａを自己のチャネルに流し、このデータ電流Ｉｄａｔａに応じたゲート電圧Ｖｇを自己のゲートに発生させる。その結果、駆動トランジスタＴ４のゲートに接続されたキャパシタＣには、発生したゲート電圧Ｖｇに応じた電荷が蓄積されて、データが書き込まれる。その後、走査信号ＳＥＬがＬレベルに立ち下がると、スイッチングトランジスタＴ１，Ｔ２が共にオフする。これにより、データ線Ｘｍと駆動トランジスタＴ４のドレインとが電気的に遮断される。しかしながら、キャパシタＣの蓄積電荷によって、駆動トランジスタＴ４のゲートにはゲート電圧Ｖｇ相当が印加されるため、駆動トランジスタＴ４は、ゲート電圧Ｖｇに応じた駆動電流を自己のチャネルに流し続ける。その結果、この駆動電流の電流経路中に設けられた有機ＥＬ素子ＯＬＥＤは、駆動電流に応じた輝度で発光して、画素１１０の階調表示が行われる。
【００８１】
このように、本実施形態では、画素１１０が有機ＥＬ素子ＯＬＥＤを含み、かつ、電流プログラム方式によって画素１１０にデータが書き込まれる電気光学装置においても、上述した各実施形態と同様の効果を得ることができる。
【００８２】
また、高品質な階調表示が可能な表示部１００（投射型、反射型の別を問わない）を有する電気光学装置は、例えば、プロジェクタ、携帯電話機、携帯端末、モバイル型コンピュータ、パーソナルコンピュータ等を含む様々な電子機器に実装可能である。これらの電子機器に上述した電気光学装置を実装すれば、電子機器の商品価値を一層高めることができ、市場における電子機器の商品訴求力の向上を図ることができる。
【００８３】
【発明の効果】
本発明では、画素内メモリに記憶された階調データを複数回繰り返し読み出し、読み出したデータに応じた時間密度を有する電圧を画素に対して複数回繰り返し印加することにより、階調データに応じた階調表示を行う。これにより、所定の期間内において、画素を駆動する期間をほぼ平均的に分散させることができる。その結果、階調性を改善でき、表示品質の一層の向上を図れる。
【図面の簡単な説明】
【図１】第１の実施形態に係る電気光学装置の構成図。
【図２】第１の動作モードにおけるサブフィールド駆動の説明図。
【図３】メモリ内蔵型画素の構成を示す回路図。
【図４】メモリセルの構成を示す回路図。
【図５】デコーダから出力されるパルス信号の真理値表。
【図６】第１の動作モードにおける走査タイミングの説明図。
【図７】第２の動作モードにおけるサブフィールド駆動の説明図。
【図８】階調信号オフセット回路の構成図。
【図９】階調信号オフセット走査と表示とを並行して行う場合のタイミングチャート。
【図１０】第２の実施形態に係るメモリ内蔵型画素の構成を示す回路図。
【図１１】第２の実施形態の第１の動作モードにおけるサブフィールド駆動の説明図。
【図１２】第３の実施形態に係る画素の等価回路図。
【符号の説明】
１００　表示部
１１０　画素
１１２　走査線
１１４　データ線
１１４ａ　第１のデータ線
１１４ｂ　第２のデータ線
１３０　走査線駆動回路
１３１　メモリ
１３１ａ〜１３１ｃ　メモリセル
１３２　パルス幅制御回路
１３３　インバータ
１３４ａ，１３４ｂ　トランスミッションゲート
１３５　画素電極
１３６　対向電極
１３７　液晶
１３８　デコーダ
１４０　データ線駆動回路
１５０　発振回路
１６０　階調信号生成回路
１６１　階調信号シフト回路
１７０　クロック生成回路
１８０　クロック選択回路
２００　タイミング信号生成回路
３００　データ変換回路
１３０１，１３０２　インバータ
１３０３，１３０４　Ｎチャネルトランジスタ
【図１】
2004086153.tif 000003
【図２】
2004086153.tif 000004
【図３】
2004086153.tif 000005
【図４】
2004086153.tif 000006
【図５】
2004086153.tif 000007
【図６】
2004086153.tif 000008
【図７】
2004086153.tif 000009
【図８】
2004086153.tif 000010
【図９】
2004086153.tif 000011
【図１０】
2004086153.tif 000012
【図１１】
2004086153.tif 000013
【図１２】
2004086153.tif 000014