(57)【要約】【課題】Ｗ−ＣＤＭＡ通信方式におけるセカンダリＣＰＩＣＨ（共通パイロットチャネル）に対する、同相加算を用いた遅延プロファイルの作成を、効率的に行うこと。【解決手段】マルチパス環境下で受信した受信信号を、２つのバンクをもつ蓄積メモリ５０ａ，５０ｂにバッファリングし、ライトとリードの重複を許容しつつ、可能な限りパイプライ的に受信データを、マッチドフィルタ６０ａ，６０ｂに供給し、同相加算器８０ａ，８０ｂにて、４シンボルを単位として同相加算を行う。蓄積メモリ５０ａ，５０ｂにおけるバッファリングでは、プロセッサ４０が、すでに獲得されているタイミング情報に基づきサーチ区間を、適応的に変更する。【選択図】　　図１
2004072418.tif 000002
【特許請求の範囲】
【請求項１】
ＣＤＭＡ方式の無線信号をマルチパス環境下で受信し、その受信信号を蓄積メモリにバッファリングした後に、前記受信信号に含まれている、“＋１”と“−１”を含む単位パターンの繰り返しからなるシンボル系列について、相関検出器を用いて相関検出を行い、得られた相関値を用いて前記単位パターンを処理単位とする同相加算を行い、その同相加算値を利用した受信信号の電力計算を行って遅延プロファイルを作成する遅延プロファイル作成方法であって、
前記蓄積メモリを第１のバンクと第２のバンクをもつ複数バンク構成とし、第１のパスに相当する受信データを前記第１のバンクに蓄積し、次に、第２のパスに相当する受信データを前記第２のバンクに蓄積しているときに、これと並行して前記第１のバンクから前記第１のパスに相当する受信データを読み出して前記相関器に与えて相関検出処理を実行し、その相関検出処理が終了した後、前記第２のバンクから前記第２のパスに相当する受信データを読み出して前記相関器に与えて相関検出処理を実行することを特徴とする遅延プロファイル作成方法。
【請求項２】
請求項１において、
前記蓄積メモリの全体のメモリ容量を、遅延プロファイル作成のためのサーチ区間に相当するデータの容量よりも小さく設計すると共に、
前記遅延プロファイル作成のためのサーチ区間における前記第１のパスと前記第２のパスの相対的な位置関係にかかわりなく、前記第２のパスに相当する受信データが前記蓄積メモリの前記第２のバンク内に必ず収まるように、すでに獲得している受信信号のタイミングに関する情報に基づいて、前記蓄積メモリの前記第１および第２のバンクへの蓄積タイミングを適応的に変化させることを特徴とする遅延プロファイル作成方法。
【請求項３】
請求項１において、
前記受信信号に含まれている、“＋１”と“−１”を含む単位パターンの繰り返しからなるシンボル系列は、Ｗ−ＣＤＭＡ通信方式の物理チャネルの一つであるＣＰＩＣＨ（Ｃｏｍｍｏｎ　Ｐｉｌｏｔ　Ｃｈａｎｎｅｌ）におけるセカンダリＣＰＩＣＨのパイロット信号のシンボル系列であることを特徴とする遅延プロファイル作成方法。
【請求項４】
蓄積メモリと、マッチドフィルタと、同相加算器を含む受信信号の電力計算を行う電力計算手段と、を含む遅延プロファイル作成装置であって、請求項１〜請求項３のいずれかに記載の方法を実行して遅延プロファイルを作成することを特徴とする遅延プロファイル作成装置。
【請求項５】
請求項４記載の遅延プロファイル作成装置を含む、Ｗ−ＣＤＭＡ通信方式の規格に対応した受信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、遅延プロファイル作成方法および遅延プロファイル作成装置に関する。
【０００２】
【従来の技術】
Ｗ−ＣＤＭＡ方式の受信器では、レイク合成が可能なパスの到来タイミングを検出するために、同期確立過程の中で遅延プロファイルを作成する。
【０００３】
遅延プロファイルの作成手順としては、所定のサーチ期間に対応した受信データを蓄積メモリに一時的に蓄積し、その蓄積が終了した後に、適切なタイミングで読み出して相関検出器（マッチドフィルタ）に供給して相関検出を行い、求められた相関値に関して同相加算を行い、電力計算を行って遅延プロファイルを作成する、というのが一般的である。
【０００４】
なお、「同相加算を用いた電力計算」は、受信データ毎に二乗演算を行い、その演算結果を加算する代わりに、同相（つまり、＋あるいは−が一致しているデータ同士を複数、累積加算した後、累積加算値について二乗演算をして電力を求める方法である。累積加算をしている分、数値が大きくなってＳ／Ｎが向上するというメリットがある。
【０００５】
【発明が解決しようとする課題】
従来、遅延プロファイル作成の基礎となるパイロット信号等のパターンは、“＋１”あるいは“−１”という正負が一致した同じデータが、単純に連続しているパターンであった。
【０００６】
したがって、マッチドフィルタ（相関検出器）から出力される相関値を、連続的に所定個数だけ累積加算することにより、同相加算演算を効率的に行うことができた。
【０００７】
このような場合は、同相加算するシンボル数を変更することも、それほど困難ではなく、効率的に電力計算をしたい場合には、同相加算するシンボル数を増大させればよい。
【０００８】
しかし、「Ｗ−ＣＤＭＡ移動通信方式：立川啓二著、丸善株式会社、平成１３年８月１０日第２刷発行、１０９頁および１１０頁」に記載されるように、Ｗ−ＣＤＮＡ方式の物理チャネルの一つであるＣＰＩＣＨ（Ｃｏｍｍｏｎ　Ｐｉｌｏｔ　Ｃｈａｎｎｅｌ）におけるセカンダリＣＰＩＣＨでは、パイロットシンボルのパターンとして、“＋１”と“−１”が混在するパターンが用いられる。
【０００９】
したがって、セカンダリＣＰＩＣＨを対象とした相関検出（主に、アダプティブアレイアンテナ使用時の各パスについてのチャネル推定を行う場合）では、従来のように、単純に相関値を累積加算していくと、正のデータと負のデータが打ち消しあって累積加算値がゼロになってしまい、いつまでたっても相関が検出できない、という事態が生じる。
【００１０】
したがって、同相加算を行う場合には、基本パターン毎にデータを切り出し、各基本パターンの対応する位置にあるデータ同士（＋，−が同じデータ同士）を加算するという工夫が必要になる。
【００１１】
例えば、基本パターンが、“＋１，−１，−１，＋１”であるとすれば、マッチドフィルタの出力を４シンボル毎に区切って取り出し、＋１同士、−１同士を加算していく必要がある。
【００１２】
しかし、このように、４シンボルを単位としたデータ処理を行うと、必然的に演算回数が増えるため、累積加算演算処理に要する時間が増大する。したがって、従来のように、サーチ区間分の全受信データを蓄えてから、相関検出を行う方法では、従来に比べて、遅延プロファイル作成までの処理時間が長くなって、迅速な同期獲得の障害となる。
【００１３】
また、セカンダリＣＰＩＣＨを用いた遅延プロファイル作成の場合、４シンボル分のデータ（相関値）の累積加算が終了するまでに、次の４シンボル分がマッチドフィルタから出力されているのが望ましく、しかも、処理効率を考慮すると、４シンボル分のデータが、可能な限りパイプライン的に次々に流れてくることが、重要であり、従来技術では、このような要求に応えることができない。
【００１４】
本発明は、このような問題点に着目してなされたものであり、その目的の一つは、シンボルの基本パターンに＋１と−１が混在する場合でも、効率的な、同相加算を用いた遅延プロファイルの作成を可能とすることにある。
【００１５】
【課題を解決するための手段】
本発明の遅延プロファイル作成方法では、受信データを蓄積する蓄積メモリを、複数のバンクをもつ構成とし、蓄積メモリへの受信データのライトと、蓄積メモリからの受信データのリードの同時実行を可能とすることにより、マッチドフィルタ（相関検出器）への受信データの供給タイミングを早めて、遅延プロファイル作成における遅延を防止する。
【００１６】
また、本発明の遅延プロファイル作成方法の一態様では、すでに獲得した受信信号についての情報を活用して、遅延プロファイル作成のためのサーチ期間を、適応的に設定することにより、無駄な時間を最小限に抑制し、受信データを、マッチドフィルタに効率的に供給する。この方法を用いると、蓄積メモリの容量を削減することができ、ＬＳＩの専有面積や消費電力の増大の抑制に効果がある。
【００１７】
本発明によれば、Ｗ−ＣＤＭＡ通信方式の物理チャネルの一つであるＣＰＩＣＨ（Ｃｏｍｍｏｎ　Ｐｉｌｏｔ　Ｃｈａｎｎｅｌ）におけるセカンダリＣＰＩＣＨを用いた遅延プロファイル作成を、効率的に行うことができる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
【００１９】
（実施の形態１）
まず、Ｗ−ＣＤＭＡ方式のＣＰＩＣＨ（Ｃｏｍｍｏｎ　Ｐｉｌｏｔ　Ｃｈａｎｎｅｌ）について説明する。
【００２０】
図２（ａ），（ｂ）はそれぞれ、ＣＰＩＣＨのフレーム構成ならびにＣＰＩＣＨの変調パターンを示す図（従来の技術の欄で示した書籍の１１０頁に記載されているものと同じ）である。
【００２１】
図２（ａ）に示すように、ＣＰＩＣＨのフレームは複数のスロットからなり、一つのスロットは、所定のシンボルパターンの繰り返しからなっている。
【００２２】
この所定のシンボルパターンは、アダプティブアレイアンテナを用いたダイバシティ通信を想定し、図２（ｂ）に示されるように、２本のアンテナ（アンテナ１，アンテナ２）毎に異なっている。
【００２３】
つまり、図２（ａ）に示されるように、アンテナ１用のシンボルパターンは、従来と同様であり（つまり、＋１（図中、１をＡと記載してある）が連続するパターンであり）、一方、アンテナ２用のパターンは、図２（ｂ）の下側に記載されるとおり、“＋１，−１，−１，＋１”という＋と−が混在するパターンの繰り返しである。
【００２４】
基地局からは、このような所定のシンボル系列に対して、チャネライゼーションコードとスクランブリングコードが乗算されたものが送信される。このことは、プライマリＣＰＩＣＨ，セカンダリＣＰＩＣＨに共通である。
【００２５】
プライマリＣＰＩＣＨの特徴としては、常に同じチャネライゼーションコードが使用されること、プライマリスクランブリングコードによりスクランブリングが行われること、一つのセルに唯一つ存在すること、セル全体に送信されること、があげられる。
【００２６】
このプライマリＣＰＩＣＨは、移動端末（携帯電話等）が、どのセルに属しているかを判定するための、いわゆる３段階セルサーチ（プライマリ・シンクロナイゼーションコードの受信タイミングの検出，スクランブリングコードグループの同定およびフレームタイミングの検出，スクランブリングコードの同定の３段階の処理を行う）に用いられる他、下りチャネルのプライマリＣＣＰＣＨや、ＡＩＣＨ等に対するチャネル推定処理のための位相リファレンスとして使用される。
【００２７】
一方、セカンダリＣＰＩＣＨの特徴としては、固定レートであれば、任意のシンクロナイゼーションコードを使用可能であること、プライマリスクランブリングコード，セカンダリスクランブリングコードのいずれでスクランブルしてもよいこと、一つのセルにいくつか存在する可能性があり、また存在しない可能性もあること、セルの一部のエリアのみに送信してもよいこと、があげられる。
【００２８】
このセカンダリＣＰＩＣＨは、アダプティブアレイアンテナを使用する場合の、チャネル推定用の位相リファレンスとして、主に使用される。
【００２９】
ここで、注目すべきことは、セカンダリＣＰＩＣＨは、セカンダリＣＰＩＣＨを用いた相関検出を行う時点では、プライマリＣＰＩＣＨを用いた３段階セルサーチが完了しており、すでに基地局との間でダウンリンクの拡散符号の同期が確立されていることである。
【００３０】
したがって、すでに獲得された基地局との同期情報（受信信号のタイミングに関する情報）から、セカンダリＣＰＩＣＨの受信タイミングは、ほとんどわかっている（少なくとも予測可能である）。
【００３１】
本実施の態様では、すでに獲得したタイミング情報を活用して、セカンダリＣＰＩＣＨに関する遅延プロファイル作成のためのサーチ期間をダイナミックに変更し、サーチ範囲を最小化する。これにより、効率的なサーチが可能となり、受信データを蓄積するための蓄積メモリの容量および消費電力も、低減することができる。
【００３２】
さらに、本実施の態様では、蓄積メモリを、複数のバンクをもつ構成（マルチバンク構成）とし、複数のバンクへのリードあるいはライトを並列に行うことで、効率的な受信データのバッファリングを実現する。
【００３３】
以下、図１，図３，図４，図５を用いて具体的に説明する。
【００３４】
図１のＷ−ＣＤＭＡ方式の受信機（遅延プロファイル作成装置を含む）は、基地局（ＢＳ）１０からの送信波をアンテナ（ＡＮＴ）で受信し、アナログレシーバ２０で周波数変換等を行い、Ａ／Ｄ変換器３０でデジタル信号に変換する。Ａ／Ｄ変換器からは、ＱＰＳＫ変調信号のＩ（同相）信号と、Ｑ（直交）信号とが並列に出力される。
【００３５】
受信データを一時的に蓄積するための蓄積メモリ５０ａ，５０ｂ（それぞれ、Ｉ信号用，Ｑ信号用である）は、バンク１，バンク２をもつ２バンク構成となっており、一方のバンクに対してライトアクセスを行いながら、他方のバンクからリードアクセスを行うことができる。リード／ライトのアドレスは、アドレス制御部５１ａ，５１ｂによって制御される。
【００３６】
アドレス制御部５１ａ，５１ｂには、プロセッサ（受信機のシステムを統括的に制御する）４０から、リード／ライトの開始位置を示すスタートアドレス（およびリード／ライトのタイミング）に関する情報が与えられる。
【００３７】
プロセッサ４０は、プライマリＣＰＩＣＨを用いて先に取得されたセルサーチ結果などの獲得済の情報（既得情報）に基づき、リード／ライトのスタートアドレスやリード／ライトのタイミングを適応的に決定する。
【００３８】
蓄積メモリ５０ａ，５０ｂから読み出された受信データは、マッチドフィルタ６０ａ，６０ｂに送られ、コード発生器７０ａ，７０ｂから発生する拡散コード（スクランブリングコード）との相関が検出される。
【００３９】
マッチドフィルタ６０ａ，６０ｂからシリアルに出力される相関値は、４シンボルを処理単位とする同相加算器８０ａ，８０ｂに送られ、同相加算演算が実行される。４シンボルを単位とするのは、図２（ａ），（ｂ）を用いて説明したように、本実施の形態で問題としているセカンダリＣＰＩＣＨでは、パイロットシンボルのパターンが、“＋１”と“−１”が混在したパターンであり時系列的に単純に加算したのでは、「同相加算」処理にはならないことを考慮したものである。
【００４０】
同相加算器８０ａ，８０ｂはそれぞれ、４シンボル分のデータを蓄積するレジスタ８２ａ，８２ｂ、８２ｃ，８２ｄを有している。そして、累積加算器８４ａ，８４ｂを用いて、４シンボルを単位として、同じ位置にある同じ符号（＋，−）のシンボル同士の加算が行われる。
【００４１】
そして、二乗演算回路９０ａ，９０ｂにて二乗演算が行われ、加算器１００にてＩ，Ｑそれぞれの相関値の二乗値を加算して受信電力が求められる。そして、平均化回路１１０にて平均化処理を施し、ピーク検出回路１２０にて、受信電力のピークが現われるタイミングと電力値を求め、これにより、遅延プロファイルが作成される。
【００４２】
上述のように、４シンボル単位で同相加算を行うと、従来のように多数のシンボルについて一括して同相加算を行うことができないため、演算回数が増大し、また、効率的な処理を行うためには、可能な限り、４シンボルの相関値が次々とパイプライン的に出力される必要があり、受信データのバッファリングに工夫を要することになる。
【００４３】
以下、受信データのバッファリングに関して、具体的に説明する。
【００４４】
ここでは、図１にも示されるように、基地局１０からの送信パスとして、３つ以上のパス（パス▲１▼〜パス▲３▼を含む）が存在するものとして説明する。
【００４５】
複数のパスが存在するといっても、遅延プロファイル作成のためのサーチ期間内においてそれらのパスの到来タイミングがどのように分布しているかは、状況に応じて異なる。
【００４６】
図３の上側に示されるケース（ａ）では、サーチ区間Ａ（時刻ｔ０〜ｔ８）において、各パス（▲１▼〜▲３▼）の波が相互に近接して到来しているが、下側に示されるケース（ｂ）では、各パス（▲１▼〜▲３▼）の到来タイミングが、サーチ区間Ａの全体に渡って分布している。
【００４７】
ケース（ａ）の場合、蓄積メモリ５０ａ，５０ｂに対するライト／リードは効率的に行えるが、ケース（ｂ）の場合、パス▲２▼，パス▲３▼の到来が遅いため、蓄積メモリへのライトアクセスが非効率的となる。
【００４８】
しかし、ケース（ｂ）のような場合でも、次のサーチ区間Ｂ（時刻ｔ８〜ｔ２０）も考慮に入れると、各パスの信号は、かなり近接して得られるのであり、このことを活用すれば、サーチ範囲自体を、区間Ａの半分程度にすることが可能である。
【００４９】
つまり、サーチ区間Ａの終了間際の時刻ｔ７に、パス▲３▼の信号が得られ、次のサーチ区間Ｂの開始直後の時刻ｔ９に、パス▲１▼の信号（図中、▲１▼´と記載）が現われ、サーチ区間Ｂの中頃の時刻ｔ１４において、パス▲２▼の信号（図中、▲２▼´と記載）が現われ、時刻ｔ１９にパス▲３▼の信号（▲３▼´と記載）が現われる。
【００５０】
したがって、サーチ区間を、区間Ａ（時刻ｔ０〜ｔ８）から区間Ｃ（時刻ｔ６〜ｔ１５）に変更すると、約半分のサーチ区間内に、すべてのパスの信号が収まることになる。
【００５１】
上述のように、セカンダリＣＰＩＣＨを用いた相関検出時点では、プライマリＣＰＩＣＨを用いたセルサーチが完了している。したがって、若干の時間のずれに伴う信号の変動や、アダプティブアレイアンテナの使用という受信条件の変化があるものの、セルサーチの過程で得られたタイミング情報から、セカンダリＣＰＩＣＨの出現タイミングは、ほぼ予測することが可能である。
【００５２】
したがって、既得情報に基づき、図３に示すように、サーチ区間のダイナミックな変更を行うことにより、サーチ区間自体を短縮でき、これに伴い、蓄積メモリの容量を削減することができる。
【００５３】
また、図３のケース（ｂ）からわかるように、サーチ区間Ａを基準としてサーチを行う場合には、パス▲１▼の信号を受信してから、次のパス▲２▼の信号を受信するまでの期間の最大は、ほぼ、サーチ期間Ａの長さと同じであるが、サーチ区間を区間Ｃに変更すれば、パス▲１▼の信号を受信してから、次のパス▲２▼の信号を受信するまでの期間の最大は、サーチ区間Ａの約半分程度までに短縮される。これにより、パス▲１▼の信号に続いてパス▲２▼の信号をマッチドフィルタ６０ａ，６０ｂに、効率的に供給することができる。
【００５４】
例えば、蓄積メモリに蓄積したパス▲１▼の信号をマッチドフィルタ６０ａ，６０ｂに供給し、マッチドフィルタ６０ａ，６０ｂが相関検出処理を行い、その処理が終了したものとする。
【００５５】
しかし、次のパス▲２▼の信号の到来（蓄積）が遅れているために、マッチドフィルタ６０ａ，６０ｂに対するデータの供給が遅れた場合には、それだけ、遅延プロファイル作成処理が遅延する。
【００５６】
これに対して、次のサーチ区間も考慮してサーチ区間を適応的にシフトすることにより、パス▲２▼は、少なくとも、パス▲１▼のタイミングからサーチ区間Ａの約半分の期間内に必ず現われることが保証されるから、パス▲１▼の信号に続いて、パス▲２▼の信号を、少なくとも所定の期間内に確実にマッチドフィルタ６０ａ，６０ｂに供給することができる。このことは、データをパイプライン的に、効率的に供給することに役立つ。同様に、パス▲３▼以降の信号についても、マッチドフィルタに、効率的に供給することができる。
【００５７】
図４（ａ）〜（ｄ）に、蓄積メモリ５０ａ（５０ｂ）への受信データのライトおよび蓄積メモリ５０ａ（５０ｂ）からのリードの手順を示す。
【００５８】
図４（ａ）では、パス▲１▼の受信信号をバンク１に蓄積する（スタートアドレスは、プロセッサ４０により指定される）。
【００５９】
次に、図４（ｂ）に示すように、パス▲２▼の受信信号をバンク２の所定のアドレス（プロセッサ４０により指定される）に蓄積しつつ、同時に、バンク１からパス▲１▼の信号をリードして、マッチドフィルタ６０ａ（６０ｂ）に供給する。
【００６０】
次に、図４（ｃ）に示すように、パス▲３▼の受信信号をバンク２の他のアドレス（プロセッサ４０により指定される）に蓄積しつつ、同時に、バンク２からパス▲２▼の信号をリードして、マッチドフィルタ６０ａ（６０ｂ）に供給する。
【００６１】
以下、同様に、図４（ｄ）に示すように、パス▲４▼の信号をバンク１にライトしつつ、同時に、バンク２からパス▲３▼の受信信号をリードし、マッチドフィルタ６０ａ（６０ｂ）に供給する。
【００６２】
以上説明した、マルチパス環境下で受信した各パスの信号のバッファリングを行う回路の構成と動作をまとめると、図５（ａ），（ｂ）に示すようになる。
【００６３】
図５（ａ）は、２バンク構成の蓄積メモリ５０ａ，５０ｂを用いて、プロセッサ４０によりアドレス指定しながら、各バンクに対するライト／リードの並行したアクセスを実行しつつ、可能な限り効率的に、パイプライン的に受信データをマッチドフィルタ６０ａ（６０ｂ）に供給していくバッファ回路を示している。
【００６４】
図５（ｂ）は、バンク１，２に対するライト期間／リード期間と、マッチドフィルタ５０ａ（５０ｂ）における相関演算処理期間をまとめて示す図である。
【００６５】
図５（ｂ）中、ライトアクセス期間は太い黒の矢印で示されており、リードアクセス期間は太い白抜きの矢印によって示されており、相関演算期間は、実線の矢印で示されている。
【００６６】
図８は、サーチ区間内の各パスの受信信号をすべて蓄積した後、順次、受信信号を読み出して相関演算を実行する従来方式のタイミング図である（比較例のタイミング図）。
【００６７】
図５（ｂ）と図８との比較から明らかなように、本実施の形態のバッファリングによれば、可能な限りデータをパイパライン化して、効率的にマッチドフィルタに供給することができる。
【００６８】
本発明は、図５（ａ）に示されるような構成に限定されるものではなく、例えば、図６（ａ）に示されるように、蓄積メモリを３バンク構成とすることもできる。この場合の回路動作は、図６（ｂ）に示すように、バンク１〜バンク３をパス▲１▼〜▲３▼に順次、ライトしていき、一方、そのライトアクセスと並行してリードアクセスを実行して、データを効率的にマッチドフィルタ６０ａ（６０ｂ）に供給する。
【００６９】
（実施の形態２）
図７は、実施の形態１で示した、遅延プロファイル作成装置を内蔵した、Ｗ−ＣＤＭＡ方式の受信機の全体構成を示すブロック図である。
【００７０】
図示されるように、このＷ−ＣＤＭＡ受信機は、アダプティブアレイアンテナ９０１ａ，９０１ｂと、高周波信号処理部９０２と、Ａ／Ｄ変換部９０３と、データ復調部９０４と、データ復号部９０５と、コーデック部９０６と、タイミング検出部９０７と、クロック発生部９０８と、タイミングコントロール部９０９と、を有する。
【００７１】
遅延プロファイル作成装置は、図７の、タイミング検出部９０７に設けられている。
【００７２】
図７のＷ−ＣＤＭＡ方式の受信機では、ＩＭＴ２０００の無線アクセス標準規格が要求する性能を、ベースバンド回路（システムＬＳＩ）のサイズならびに消費電力を抑制しつつ実現することができる。
【００７３】
本発明の技術思想は、携帯電話等の移動体通信分野におけるシステムＬＳＩに利用して効果的を発揮するが、これに限定されるものではなく、短い期間内に多くの演算を実行する必要があり、かつパイプライン的なデータ供給が要求される場合のデータのバッファリングに、広く応用することができる。
【００７４】
【発明の効果】
以上説明したように、本発明によれば、パうロットシンボルのパターンに＋１と−１が混在する場合でも、効率的な、同相加算を用いた遅延プロファイルの作成が可能となる。したがって、ＩＭＴ２０００の無線アクセス標準規格が要求する性能を、ベースバンド回路（システムＬＳＩ）のサイズならびに回路の消費電力を抑制しつつ実現することができる。
【図面の簡単な説明】
【図１】本発明の遅延プロファイル作成装置の構成の一例を示すブロック図
【図２】（ａ）ＣＰＩＣＨ（共通パイロットチャネル）のフレーム構成を示す図
（ｂ）各アンテナについてのパイロットパターンを示す図
【図３】図１の遅延プロファイル作成装置における、サーチ区間の適応的な変更について説明するための図
【図４】（ａ）蓄積メモリのバンク１に対する、ライトアクセス示す図
（ｂ）蓄積メモリのバンク１，２に対する、ライトアクセス／リードアクセスを示す図
（ｃ）蓄積メモリのバンク１，２に対する、ライトアクセス／リードアクセスを示す図
（ｄ）蓄積メモリのバンク１，２に対する、ライトアクセス／リードアクセスを示す図
【図５】（ａ）本発明の遅延プロファイル作成装置において用いられるバッファリング回路の構成の一例を示すブロック図
（ｂ）バッファリング動作ならびに相関演算のタイミングの一例を示す図
【図６】（ａ）本発明の遅延プロファイル作成装置において用いられるバッファリング回路の構成の他の例を示すブロック図
（ｂ）バッファリング動作ならびに相関演算のタイミングの他の例を示す図
【図７】本発明の遅延プロファイル作成装置を内蔵した、Ｗ−ＣＤＭＡ方式の受信機の全体構成を示すブロック図
【図８】比較例としての従来の、受信データバッファリング方式のタイミングを示す図
【符号の説明】
１０　基地局
２０　アナログレシーバ
３０　Ａ／Ｄ変換器
４０　プロセッサ
５０ａ，５０ｂ　蓄積メモリ
６０ａ，６０ｂ　マッチドフィルタ
８０ａ，８０ｂ　同相加算器
８２ａ〜８２ｄ　４シンボルを蓄積するためのレジスタ
８４ａ，８４ｂ，１００　加算器
９０ａ，９０ｂ　二乗演算回路
１１０　平均化回路
１２０　ピーク検出回路
【図１】
2004072418.tif 000003
【図２】
2004072418.tif 000004
【図３】
2004072418.tif 000005
【図４】
2004072418.tif 000006
【図５】
2004072418.tif 000007
【図６】
2004072418.tif 000008
【図７】
2004072418.tif 000009
【図８】
2004072418.tif 000010