(57)【要約】【課題】本発明は、ＤＣ−ＤＣコンバータに関し、大電力を供給可能としつつ軽負荷時の損失電力を軽減することを目的とする。【解決手段】ＤＣ−ＤＣコンバータ（ＤＤＣ）は、並列に接続された複数のスイッチＦＥＴＱ１〜Ｑ３と、スイッチＦＥＴＱ１〜Ｑ３をスイッチングさせるスイッチング制御信号Ｓを形成するＤＤＣ制御回路１と、ＤＤＣ制御回路１と複数のスイッチＦＥＴＱ２〜Ｑ３との間に挿入される複数の接続制御ＦＥＴＱ１２、Ｑ１３と、ＤＤＣの出力の状態を検出する状態検出手段２と、状態検出手段２における検出の結果に基づいて、接続制御ＦＥＴＱ１２及びＱ１３のオン／オフを制御する接続制御信号ａ、ｂを形成する接続制御回路３とを備える。【選択図】　　　図１
2004072964.tif 000002
【特許請求の範囲】
【請求項１】
直流電力からの電流をスイッチングすることにより直流電力を供給するＤＣ−ＤＣコンバータであって、
並列に接続された複数のスイッチＦＥＴと、
前記複数のスイッチＦＥＴをスイッチングさせるスイッチング制御信号を形成するＤＤＣ制御回路と、
前記ＤＤＣ制御回路と前記複数のスイッチＦＥＴとの間に当該スイッチＦＥＴに対応して挿入される複数の接続制御ＦＥＴと、
当該ＤＣ−ＤＣコンバータの出力の状態を検出する状態検出手段と、
前記状態検出手段における検出の結果に基づいて、前記複数の接続制御ＦＥＴのオン／オフを制御する接続制御信号を形成する接続制御回路とを備える
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記接続制御回路が、当該ＤＣ−ＤＣコンバータの出力が小さくなる程より少ない前記接続制御ＦＥＴをオンさせることにより、前記スイッチング制御信号によりスイッチングされる前記スイッチＦＥＴの数をより少なくする
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記複数のスイッチＦＥＴの中の１個は、対応する接続制御ＦＥＴを省略して、前記ＤＤＣ制御回路からのスイッチング制御信号を直接入力され、
前記接続制御回路が、当該ＤＣ−ＤＣコンバータの出力が所定の値より小さい場合、全ての前記接続制御ＦＥＴをオフさせる
ことを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記複数のスイッチＦＥＴの各々の電流供給能力が異なるようにされ、対応する接続制御ＦＥＴを省略されたスイッチＦＥＴの電流供給能力が最も小さくされた
ことを特徴とする請求項３に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＤＣ−ＤＣコンバータに関し、特に、大電力を供給可能としつつ軽負荷時の損失電力を軽減したＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】
パーソナルコンピュータ（パソコン）等の電子機器の電源として、スイッチング方式のＤＣ−ＤＣコンバータ（ＤＤＣ）が広く用いられている。スイッチング方式ＤＤＣは、基本的には、図８（Ａ）に示すように、例えば、ＤＤＣ制御回路と、スイッチＦＥＴと、スイッチＦＥＴの出力（ソース）側に接続されたダイオード、インダクタンス及びキャパシタとからなる。ＤＤＣ制御回路において形成されたパルス状のスイッチＦＥＴの駆動信号が、スイッチＦＥＴのゲートに入力される。これにより、スイッチＦＥＴがＯＮ／ＯＦＦを繰り返して電源Ｖｃｃからインダクタンスに電流を流し、その出力がキャパシタで平滑されて、直流の出力を得ることができる。
【０００３】
ここで、当該電子機器を駆動するために消費される電力が本来の（又は有効な）消費電力である。これに対し、スイッチング方式ＤＤＣを駆動するために消費される電力は、本来の消費電力ではない。即ち、損失電力である。この損失電力は、主としてスイッチＦＥＴのゲート電極での（ゲート容量への）充放電の電流による。
【０００４】
【発明が解決しようとする課題】
電子機器の電源は、その電子機器が必要とする最大電力を供給することができるように、これに見合った最大電流を流すことができなければならない。例えば、パソコンでいわゆる重いアプリケーションプログラムを実行する場合、そのＣＰＵ（中央演算処理装置）での消費電力は数Ｗ（ワット）以上となる。このため、一般には、数Ａ（アンペア）〜数１０Ａの電流容量が必要となる。そこで、前述のスイッチング方式ＤＤＣにおいて、その出力の電流容量を増加しようとすると、図８（Ｂ）に示すように、複数（例えば２〜４個、図８（Ｂ）では２個）のスイッチＦＥＴを並列に接続しなければならない。
【０００５】
一方、パソコンがいわゆるスリープモード（又はスタンバイモード、サスペンドモード）の場合や、ネットワーク関係の回路部分のみを動作させる場合のように、小電流しか流さなくてもよい場合（軽負荷の場合）がある。しかし、図８（Ｂ）に示す回路構成によると、軽負荷の場合でも、ＤＤＣ制御回路は複数のスイッチＦＥＴを駆動しなければならない。このため、複数のスイッチＦＥＴのゲート電極の充放電の電流による損失電力の増加はさけることができなかった。
【０００６】
例えば、一般に、数Ａ以上の電流を流すことができるスイッチＦＥＴはサイズが大きく、そのゲート容量は数１０００ｐＦ（ピコファラッド）程度ある。また、一般に、スイッチング方式ＤＤＣにおいて、そのスイッチング周波数は数１００ｋＨｚである。そこで、例えば、１個のスイッチＦＥＴのゲート容量Ｃ＝３０００ｐＦ、駆動信号のスイッチング周波数ｆ＝３００ｋＨｚ（キロヘルツ）、駆動信号の振幅Ｖ＝１０Ｖ（ボルト）であるとする。この場合、１個のスイッチＦＥＴを駆動する電力Ｐ１は、Ｐ１＝ｆ×Ｃ×Ｖ２　＝３００ｋＨｚ×３０００ｐＦ×１０Ｖ２　＝０．０９Ｗとなる。従って、図８（Ｂ）に示すように、２個のスイッチＦＥＴを駆動する場合、駆動のための電力Ｐ２は、０．１８Ｗとなる。
【０００７】
現在、パソコン等の電子機器においては、種々の消費電力についての基準又は規格（例えば、ＦＥＭＰ；Ｆｅｄｅｒａｌ　Ｅｎｅｒｇｙ　Ｍａｎａｇｅｍｅｎｔ　Ｐｒｏｇｒａｍ等）が検討されつつあり、低電力モードにおける許容される消費電力が装置全体で１Ｗ以下とされる傾向にある。このような状況下では、前述のように、２個のスイッチＦＥＴを駆動するだけで、許容される消費電力の約２割が損失電力で占められることになる。即ち、電力の消費の効率が悪くなってしまい、無視できない。
【０００８】
本発明は、大電力を供給可能としつつ軽負荷時の損失電力を軽減したＤＣ−ＤＣコンバータを提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明のＤＣ−ＤＣコンバータ（ＤＤＣ）は、直流電力からの電流をスイッチングすることにより直流電力を供給するＤＤＣであって、並列に接続された複数のスイッチＦＥＴと、複数のスイッチＦＥＴをスイッチングさせるスイッチング制御信号を形成するＤＤＣ制御回路と、ＤＤＣ制御回路と複数のスイッチＦＥＴとの間に当該スイッチＦＥＴに対応して挿入される複数の接続制御ＦＥＴと、当該ＤＣ−ＤＣコンバータの出力の状態を検出する状態検出手段と、状態検出手段における検出の結果に基づいて、複数の接続制御ＦＥＴのオン／オフを制御する接続制御信号を形成する接続制御回路とを備える。
【００１０】
本発明のＤＤＣによれば、当該ＤＤＣの出力の大小の状態に応じて、接続制御ＦＥＴをオン／オフさせることにより、スイッチング制御信号によりスイッチングされるスイッチＦＥＴの数を増減させることができる。従って、例えば、電力供給の対象であるパソコン等の電子機器がスリープモード等の場合、供給すべき電力（電流）の減少に応じて、スイッチングされるスイッチＦＥＴの数を例えば１個のみとする。これにより、ＤＤＣのスイッチＦＥＴにおける消費電力を減らして損失電力を低減し、軽負荷の場合における損失電力の占める割合の増加を回避することができる。
【００１１】
【発明の実施の形態】
図１は、ＤＣ−ＤＣコンバータ構成図であり、本発明のＤＣ−ＤＣコンバータの構成の一例を示す。
【００１２】
この例のＤＣ−ＤＣコンバータ（ＤＤＣ）は、スイッチング方式のＤＣ−ＤＣコンバータからなる。ＤＤＣは、複数のスイッチＦＥＴ（Ｑ１〜Ｑ３）、ＤＤＣ制御回路１、複数の接続制御ＦＥＴ（Ｑ１２、Ｑ１３）、状態検出手段２である電流検出回路２Ａ、接続制御回路３、ダイオードＤ、インダクタンスＬ、キャパシタＣからなる。ＤＤＣは、基本的には、周知のように、外部から入力された直流電力Ｖｃｃからの電流をスイッチＦＥＴＱ１〜Ｑ３でスイッチングし、インダクタンスＬに蓄積された電流を放電し、これらをキャパシタＣで平滑することにより、直流電力を出力端子４から負荷５に対して供給する。
【００１３】
複数（ｎ個、ｎは正の整数）のスイッチＦＥＴは、相互に並列に接続される。この例ではｎ＝３であり、ＦＥＴＱ１〜ＦＥＴＱ３が設けられる。ｎの値はこれには制限されないが、実質的には４個程度までの場合が多い。スイッチＦＥＴＱ１〜Ｑ３は、例えば周知のｎチャネルパワーＭＯＳＦＥＴからなるが、これには制限されない。複数のスイッチＦＥＴＱ１〜Ｑ３とダイオードＤとは、直流電源Ｖｃｃと基準電位（例えば接地電位ＧＮＤ）との間に、直列に接続される。即ち、ダイオードＤは、複数のスイッチＦＥＴＱ１〜Ｑ３の出力（ソース）側に、共通に接続される。
【００１４】
ＤＤＣ制御回路１は、複数のスイッチＦＥＴＱ１〜Ｑ３をスイッチングさせるスイッチング制御信号Ｓを形成する。ＤＤＣ制御回路１は、例えば市販の１個の電源制御用のＬＳＩにより構成される。ＤＤＣ制御回路１は、周知のように、当該ＤＤＣの出力、例えば出力電流を検出して、これに基づいて、スイッチング制御信号Ｓを形成する。例えば、出力電流が大きければ、スイッチＦＥＴＱ１〜Ｑ３をオンとする期間を長くするように、スイッチング制御信号Ｓのハイレベルの期間を長くする（デューティ比を大きくする）。出力電流が小さければ、スイッチＦＥＴＱ１〜Ｑ３をオンとする期間を短くするように、スイッチング制御信号Ｓのハイレベルの期間を短くする（デューティ比を小さくする）。即ち、スイッチＦＥＴＱ１〜Ｑ３のオン／オフをＰＷＭ（パルス幅変調）制御する。
【００１５】
複数の接続制御ＦＥＴは、ＤＤＣ制御回路１と複数のスイッチＦＥＴＱ１〜Ｑ３との間に設けられる。即ち、ＤＤＣ制御回路１と複数のスイッチＦＥＴＱ１〜Ｑ３の各々との間に、当該スイッチＦＥＴに対応して直列に挿入される。従って、スイッチＦＥＴＱ１、ＦＥＴＱ２及びＦＥＴＱ３に対応して、接続制御ＦＥＴＱ１１（図示せず）、ＦＥＴＱ１２及びＦＥＴＱ１３が設けられる。即ち、ＤＤＣ制御回路１の駆動信号の出力端子とスイッチＦＥＴＱ２及びＦＥＴＱ３のゲート電極との間には、各々、接続制御ＦＥＴＱ１２及びＦＥＴＱ１３が直列に挿入される。
【００１６】
但し、この例では、複数のスイッチＦＥＴＱ１〜Ｑ３の中の１個のスイッチＦＥＴＱ１は、対応する接続制御ＦＥＴＱ１１を省略して、ＤＤＣ制御回路１からのスイッチング制御信号Ｓを直接入力される。従って、この例では、接続制御ＦＥＴは、（ｎ−１）個設けられる。即ち、ＤＤＣ制御回路１とスイッチＦＥＴＱ１との間には接続制御ＦＥＴは設けられない。
【００１７】
接続制御ＦＥＴＱ１２及びＱ１３は、例えばアナログスイッチとして使用される周知のｐチャネルＭＯＳＦＥＴからなる。接続制御ＦＥＴＱ１２及びＱ１３は、これに制限されず、アナログスイッチであればよい。例えば、接続制御ＦＥＴＱ１２及びＱ１３は、ｎチャネルＭＯＳＦＥＴであってもよい。また、接続制御ＦＥＴＱ１２及びＱ１３は、各々、図６に示すように、例えばｐチャネルＭＯＳＦＥＴとｎチャネルＭＯＳＦＥＴとを並列に接続し、ゲート電極にインバータＩＮＶにより形成した反転信号を印加する周知のトランスファーゲートにより構成してもよい。
【００１８】
状態検出手段２は、当該ＤＣ−ＤＣコンバータの出力の状態を検出する。この例において、状態検出手段２は電流検出回路２Ａからなる。電流検出回路２Ａは、例えば出力線に挿入した微小な抵抗（例えば、１０ミリΩ（オーム））の両端の電圧を計測し、これから電流値を求める。検出した電流値は、状態検出の結果として接続制御回路３に入力される。
【００１９】
接続制御回路３は、状態検出手段２である電流検出回路２Ａにおける状態検出の結果に基づいて、複数の接続制御ＦＥＴのオン／オフを制御する接続制御信号ａ、ｂを形成する。即ち、当該ＤＤＣの出力電流の大小の状態に応じて、接続制御ＦＥＴをオン／オフさせる。これにより、スイッチング制御信号ＳによりスイッチングされるスイッチＦＥＴの数を増減させることができる。接続制御信号ａ、ｂは、接続制御ＦＥＴの数だけ形成される。この例では、前述のように、（ｎ−１）＝（３−１）＝２個である。
【００２０】
具体的には、接続制御回路３は、当該ＤＣ−ＤＣコンバータの出力が小さくなる程より少ない接続制御ＦＥＴをオンさせることにより、スイッチング制御信号ＳによりスイッチングされるスイッチＦＥＴの数をより少なくする。この例では、当該ＤＤＣの出力電流が大きい（第２の閾値より大きい）場合、全ての接続制御ＦＥＴＱ１２及びＦＥＴＱ１３をオンとする接続制御信号ａ及びｂを形成する。当該ＤＤＣの出力電流が中程度である（第１の閾値より大きく第２の閾値より小さい）場合、接続制御ＦＥＴＱ１２をオンとする接続制御信号ａ及びＦＥＴＱ１３をオフとする接続制御信号ｂを形成する。
【００２１】
また、接続制御回路３は、当該ＤＣ−ＤＣコンバータの出力が所定の値（第１の閾値）より小さい場合、全ての接続制御ＦＥＴＱ１２及びＱ１３をオフさせる接続制御信号ａ及びｂを形成する。この場合でも、接続制御ＦＥＴを持たないスイッチＦＥＴＱ１には、スイッチング制御信号ＳがＤＤＣ制御回路１から直接供給される。従って、スイッチＦＥＴＱ１はオン／オフを繰り返す（スイッチングする）ので、負荷５への必要な電力の出力は維持される。
【００２２】
ここで、この例では、接続制御ＦＥＴＱ１２及びＱ１３のオン抵抗は、数１０ミリΩ〜数Ω程度である。即ち、接続制御ＦＥＴＱ１２及びＱ１３をオンした場合、数Ω以下の抵抗を挿入したと等価となり、スイッチング周波数が数１００ＫＨｚ〜数Ｍ（メガ）Ｈｚであることを考慮すると、単に配線で接続した場合とほぼ等価と考えてよい。また、接続制御ＦＥＴＱ１２及びＱ１３をオフした場合、ほぼ無限大の抵抗となり、切断した場合と等価と考えてよい。そして、接続制御ＦＥＴＱ１２及びＱ１３はスイッチＦＥＴＱ１〜Ｑ３をオンするだけの小さい電流を流せばよいので（ゲート電極の）サイズが小さく、従って、ＤＤＣ制御回路１から接続制御ＦＥＴＱ１２及びＱ１３（又は接続制御回路３）を見た場合の容量（等価容量）は数ｐＦとなる。この容量は、スイッチＦＥＴＱ１〜Ｑ３の前述の大きな容量と比較すると判るように、無視することができる。
【００２３】
更に、この例では、複数のスイッチＦＥＴＱ１〜Ｑ３の各々の電流供給能力が異なるようにされる。そして、対応する接続制御ＦＥＴを省略されたスイッチＦＥＴＱ１の電流供給能力が、最も小さくされる。スイッチＦＥＴＱ１〜Ｑ３の電流供給能力の一例を示すと、例えば、スイッチＦＥＴＱ１＜ＦＥＴＱ３＜ＦＥＴＱ２の順に、電流供給能力が大きくなるようにされる。又は、スイッチＦＥＴＱ１＜ＦＥＴＱ２＜ＦＥＴＱ３の順に、電流供給能力が大きくなるようにされる。そして、例えば最も小さいスイッチＦＥＴ（ＦＥＴＱ１）が最大電流の２／１４、中間サイズのスイッチＦＥＴが最大電流の４／１４、最も大きなスイッチＦＥＴが最大電流の８／１４を供給可能な（ゲート電極の）大きさとされる。
【００２４】
第１の閾値及び第２の閾値の値は、複数のスイッチＦＥＴＱ１〜Ｑ３の各々の電流供給能力が定まれば、これを考慮して経験的に定めることができる。また、これらの値は、負荷５が何であるかによっても、設定の値が異なってくる。
【００２５】
例えば、負荷５がＣＰＵであれば、第１の閾値をスリープモードにおける消費電力に対応させ、第２の閾値をいわゆる重い（ＣＰＵの負荷が大きい）アプリケーションプログラムが動作する場合における消費電力に対応させればよい。この場合、図１のＤＤＣにおいては、ＣＰＵがスリープモードに入ると、最終的には、電流検出回路２Ａにおける検出の結果（電流値）が第１の閾値より小さくなるので、接続制御回路３は、全ての接続制御ＦＥＴＱ１２及び１３をオフとする接続制御信号ａ及びｂを形成する。これにより、最もゲート容量の小さいスイッチＦＥＴＱ１のみがスイッチング制御信号Ｓによりスイッチングされるので、軽負荷時における損失電力及び消費電力に対する割合を小さくすることができる。
【００２６】
一方、ＣＰＵで重いアプリケーションプログラムが動作すると、最終的には、電流検出回路２Ａにおける検出の結果が第２の閾値より大きくなるので、接続制御回路３は、全ての接続制御ＦＥＴＱ１２及び１３をオンとする接続制御信号ａ及びｂを形成する。これにより、全てのスイッチＦＥＴＱ１〜ＦＥＴＱ３がスイッチング制御信号Ｓによりスイッチングされるので、必要な電力（最大電力）を供給することができる。
【００２７】
図２は、他のＤＣ−ＤＣコンバータ構成図であり、本発明のＤＣ−ＤＣコンバータの構成の他の一例を示す。この例のＤＤＣは、図１のスイッチング方式のＤＤＣにおいて、状態検出手段２として、電流検出回路２Ａに代えて、負荷５であるＣＰＵ５Ａが接続制御回路３へのモード通知処理部２Ｂを備える例である。
【００２８】
モード通知処理部２Ｂは、負荷５の電力消費の状態即ち当該ＣＰＵの動作の状態を接続制御回路３へ通知する。例えば、ＣＰＵ５Ａがスリープモード（又はスタンバイモード、サスペンドモード）に入ると、モード通知処理部２Ｂは、動作の状態が第１の状態（軽負荷の状態）であることを通知する（当該状態を示す信号を形成して送信する、以下同じ）。第１の状態には、他に例えばネットワーク関係の回路部分のみを動作させる場合等が該当する。また、ＣＰＵ５Ａで重いアプリケーションプログラムが動作すると、モード通知処理部２Ｂは、動作の状態が第２の状態（重負荷の状態）であることを通知する。第２の状態には、他に例えば複数のプログラムを動作させる場合等が該当する。
【００２９】
接続制御回路３は、第１の状態であるとの通知を受信すると、全ての接続制御ＦＥＴＱ１２及び１３をオフとする接続制御信号ａ及びｂを形成する。これにより、スイッチＦＥＴＱ１のみがスイッチング制御信号Ｓによりスイッチングされる。接続制御回路３は、第２の状態であるとの通知を受信すると、全ての接続制御ＦＥＴＱ１２及び１３をオンとする接続制御信号ａ及びｂを形成する。これにより、全てのスイッチＦＥＴＱ１〜ＦＥＴＱ３がスイッチング制御信号Ｓによりスイッチングされる。
【００３０】
図３は、他のＤＣ−ＤＣコンバータ構成図であり、本発明のＤＣ−ＤＣコンバータの構成の他の一例を示す。この例のＤＤＣは、図１のスイッチング方式のＤＤＣにおいて、電流検出回路２Ａからの検出結果を一旦負荷５であるＣＰＵ５Ａの電力制御処理部２Ｃで処理した後に、接続制御回路３へ入力する例である。従って、この例では、状態検出手段２は電流検出回路２Ａ及び電力制御処理部２Ｃからなると考えてよい。
【００３１】
電流検出回路２Ａからの検出結果は、電力制御処理部２Ｃに入力される。これに基づいて、電力制御処理部２Ｃは、負荷５の電力消費の状態即ち当該ＣＰＵ５Ａの動作の状態を判断して、これを接続制御回路３へ通知する。ＣＰＵ５Ａがスリープモード等に入ると、前述のように、電流検出回路２Ａにおける検出の結果が前記第１の閾値より小さくなるので、電力制御処理部２Ｃは、動作の状態が前記第１の状態であると判断して、これを通知する。これに基づいて、接続制御回路３は、全ての接続制御ＦＥＴＱ１２及び１３をオフとする接続制御信号ａ及びｂを形成する。これにより、スイッチＦＥＴＱ１のみがスイッチング制御信号Ｓによりスイッチングされる。
【００３２】
一方、ＣＰＵ５Ａで重いアプリケーションプログラム等が動作すると、前述のように、電流検出回路２Ａにおける検出の結果が第２の閾値より大きくなるので、電力制御処理部２Ｃは、動作の状態が前記第２の状態であると判断して、これを通知する。これに基づいて、接続制御回路３は、全ての接続制御ＦＥＴＱ１２及び１３をオンとする接続制御信号ａ及びｂを形成する。これにより、全てのスイッチＦＥＴＱ１〜ＦＥＴＱ３がスイッチング制御信号Ｓによりスイッチングされる。
【００３３】
図４は、他のＤＣ−ＤＣコンバータ構成図であり、本発明のＤＣ−ＤＣコンバータの構成の他の一例を示す。この例のＤＤＣは、図１のスイッチング方式のＤＤＣにおいて、状態検出手段２として、電流検出回路２Ａに代えて、デューティ比検出回路２Ｄを備える例である。
【００３４】
デューティ比検出回路２Ｄは、ＤＤＣ制御回路１の出力するスイッチング制御信号Ｓについて、そのデューティ比を検出して、これを接続制御回路３へ通知する。例えば、負荷５がＣＰＵであれば、デューティ比についての第１の閾値をスリープモードにおけるデューティ比に対応させ、デューティ比についての第２の閾値をいわゆる重いアプリケーションプログラムが動作する場合におけるデューティ比に対応させればよい。
【００３５】
ＣＰＵがスリープモード等に入ると、消費電力が小さくなるので、スイッチング制御信号Ｓのデューティ比が小さくされる。これがデューティ比検出回路２Ｄにより検出される。当該検出されたデューティ比は、デューティ比についての第１の閾値よりも小さくなるので、デューティ比検出回路２Ｄはこれを通知する。これに基づいて、接続制御回路３は、全ての接続制御ＦＥＴＱ１２及び１３をオフとする接続制御信号ａ及びｂを形成する。これにより、スイッチＦＥＴＱ１のみがスイッチング制御信号Ｓによりスイッチングされる。
【００３６】
一方、ＣＰＵで重いアプリケーションプログラム等が動作すると、消費電力が大きくなるので、スイッチング制御信号Ｓのデューティ比が大きくされる。これがデューティ比検出回路２Ｄにより検出される。当該検出されたデューティ比は、デューティ比についての第２の閾値よりも大きくなるので、デューティ比検出回路２Ｄはこれを通知する。これに基づいて、接続制御回路３は、全ての接続制御ＦＥＴＱ１２及び１３をオンとする接続制御信号ａ及びｂを形成する。これにより、全てのスイッチＦＥＴＱ１〜ＦＥＴＱ３がスイッチング制御信号Ｓによりスイッチングされる。
【００３７】
図５は、他のＤＣ−ＤＣコンバータ構成図であり、本発明のＤＣ−ＤＣコンバータの構成の他の一例を示す。この例のＤＤＣは、図１のスイッチング方式のＤＤＣにおいて、スイッチＦＥＴの数をｎ個ではなく２個のみとし、接続制御ＦＥＴの数を１個のみとした例である。即ち、スイッチＦＥＴＱ３及び接続制御ＦＥＴＱ１３を省略している。
【００３８】
また、この例では、状態検出手段２としては、前述の図１〜図４に示すいずれの手段を用いてもよく、状態検出手段２からの状態検出の結果が接続制御回路３に入力されればよい。但し、この例では、接続制御ＦＥＴの数が１個であるので、前述の第１の閾値及び第２の閾値のいずれか一方しか使用できない。即ち、この例では、例えば、負荷５がＣＰＵであれば、第１の閾値を用いて、これをスリープモードにおける消費電力に対応させることが好ましい。なお、第２の閾値を用いて、これを重いアプリケーションプログラムが動作する場合における消費電力に対応させてもよい。
【００３９】
ＣＰＵがスリープモード等に入ると、前述のように、例えばモード通知処理部２Ｂにより動作の状態が第１の状態（軽負荷の状態）であることが通知されるので、接続制御回路３は、接続制御ＦＥＴＱ１２をオフとする接続制御信号ａを形成する。これにより、スイッチＦＥＴＱ１のみがスイッチング制御信号Ｓによりスイッチングされる。一方、これ以外の場合、当該通知がされないので、接続制御回路３は、接続制御ＦＥＴＱ１２をオンとする接続制御信号ａを形成する。これにより、全てのスイッチＦＥＴＱ１及びＦＥＴＱ２がスイッチング制御信号Ｓによりスイッチングされる。
【００４０】
なお、前述のように、ＣＰＵのスリープモード等に対応させることが好ましいので、状態検出手段２としてモード通知処理部２Ｂを用いることが好ましい。これにより、ＣＰＵからそのスリープモード等を通知するのみで、容易に軽負荷時における損失電力及び消費電力に対する割合を小さくすることができる。
【００４１】
図７は、他のＤＣ−ＤＣコンバータ構成図であり、本発明のＤＣ−ＤＣコンバータの構成の他の一例を示す。この例のＤＤＣは、一対のｎチャネルＭＯＳＦＥＴを用いるいわゆる同期式のＤＤＣの例である。即ち、図１のスイッチング方式のＤＤＣにおいて、ダイオードＤと並列に複数の第２のスイッチＦＥＴを備える例である。
【００４２】
この例では、例えば前述の１個のスイッチＦＥＴＱ１に代えて、一対のスイッチＦＥＴＱ１ａ及び１ｂを用いる。スイッチＦＥＴＱ１ａ及び１ｂは、電源Ｖｃｃと接地電位との間に直列に接続される。スイッチＦＥＴＱ１ａは、スイッチＦＥＴＱ１と同様に設けられる。スイッチＦＥＴＱ１ｂは、ダイオードＤと並列に接続される第２のスイッチＦＥＴである。スイッチＦＥＴＱ２及び３についても同様である。これに伴って、例えば前述の１個の接続制御ＦＥＴＱ１２に代えて、一対の接続制御ＦＥＴＱ１２ａ及び１２ｂを用いる。接続制御ＦＥＴＱ１２ａは、接続制御ＦＥＴＱ１２と同様に設けられる。即ち、スイッチＦＥＴＱ２ａに対応する。接続制御ＦＥＴＱ１２ｂは、スイッチＦＥＴＱ２ｂに対応して設けられる。接続制御ＦＥＴＱ１３についても同様である。
【００４３】
また、この例では、状態検出手段２としては、前述の図１〜図４に示すいずれの手段を用いてもよく、状態検出手段２からの状態検出の結果が接続制御回路３に入力されればよい。更に、一対のスイッチＦＥＴの数をｎ個ではなく２個のみとし、一対の接続制御ＦＥＴの数を１個のみとしてもよい。
【００４４】
この例においても、前述のように、ＣＰＵがスリープモード等に入ると、例えば電流検出回路２Ａにおける検出の結果が第１の閾値より小さくなるので、接続制御回路３は、全ての接続制御ＦＥＴＱ１２ａ、１２ｂ、１３ａ、１３ｂをオフとする接続制御信号ａ及びｂを形成する。これにより、スイッチＦＥＴＱ１ａ、１ｂのみがスイッチング制御信号Ｓによりスイッチングされる。
【００４５】
一方、ＣＰＵで重いアプリケーションプログラム等が動作すると、例えば電流検出回路２Ａにおける検出の結果が第２の閾値より大きくなるので、接続制御回路３は、全ての接続制御ＦＥＴＱ１２ａ、１２ｂ、１３ａ、１３ｂをオンとする接続制御信号ａ及びｂを形成する。これにより、全てのスイッチＦＥＴＱ１ａ、１ｂ、２ａ、２ｂ、３ａ、３ｂ、がスイッチング制御信号Ｓによりスイッチングされる。
【００４６】
以上、本発明をその実施の態様に従って説明したが、本発明はその主旨に従って、種々の変形が可能である。
【００４７】
例えば、本発明は、スイッチング方式ＤＤＣ及び同期式のＤＤＣに限らず、直流電源をＭＯＳＦＥＴのスイッチングにより直流に変換する形式のＤＤＣであれば、チョッパ励起方式等の種々のＤＤＣに広く適用することができる。
【００４８】
また、本発明のＤＤＣは、パソコンの電源以外にも、ＣＰＵを搭載した家電製品や、ＣＰＵを搭載しない家電製品、その他の直流電源を必要とする電子機器に広く適用することができる。
【００４９】
【発明の効果】
以上説明したように、本発明によれば、ＤＤＣにおいて、当該ＤＤＣの出力の大小の状態に応じて、接続制御ＦＥＴをオン／オフさせることにより、スイッチング制御信号によりスイッチングされるスイッチＦＥＴの数を増減させることができる。従って、例えば、電力供給の対象であるパソコン等の電子機器がスリープモード等の場合、供給すべき電力（電流）の減少に応じて、スイッチングされるスイッチＦＥＴの数を例えば１個のみとする。これにより、ＤＤＣのスイッチＦＥＴにおける消費電力を減らして損失電力を低減し、軽負荷の場合における損失電力の占める割合の増加を回避することができる。
【図面の簡単な説明】
【図１】ＤＣ−ＤＣコンバータ構成図である。
【図２】他のＤＣ−ＤＣコンバータ構成図である。
【図３】他のＤＣ−ＤＣコンバータ構成図である。
【図４】他のＤＣ−ＤＣコンバータ構成図である。
【図５】他のＤＣ−ＤＣコンバータ構成図である。
【図６】接続制御ＦＥＴ構成図である。
【図７】他のＤＣ−ＤＣコンバータ構成図である。
【図８】従来技術説明図である。
【符号の説明】
Ｑ１〜Ｑ３　　スイッチＦＥＴ
Ｑ１２、Ｑ１３　　接続制御ＦＥＴ
１　　ＤＤＣ制御回路
２　　状態検出手段
３　　接続制御回路
４　　出力端子
５　　負荷
０
【図１】
2004072964.tif 000003
【図２】
2004072964.tif 000004
【図３】
2004072964.tif 000005
【図４】
2004072964.tif 000006
【図５】
2004072964.tif 000007
【図６】
2004072964.tif 000008
【図７】
2004072964.tif 000009
【図８】
2004072964.tif 000010