(57)【要約】【課題】出力差動信号における各波形の立上がり立下がり特性を向上する。【解決手段】第１、第２のスイッチング素子を有する第１の直列回路７ａと第３、第４のスイッチング素子を有する第２の直列回路７ｂとに直流電源８から直流電流を供給し、入力信号の反転信号を第１、第４のスイッチング素子へ印加するとともに非反転信号を第２、第３のスイッチング素子へ印加し、第１、第２のスイッチング素子の接続点及び第３、第４のスイッチング素子の接続点から外部の受信部へ差動信号を供給するための出力信号線２ａ、２ｂを取出すＬＶＤＳドライバにおいて、入力信号のエッジを検出してパルス状のエッジ検出信号を出力するエッジ検出回路１３と、エッジ検出信号の出力期間のみ第１、第２の直列回路へ共通に補助直流電流を供給する可変直流電源１６と、第１、第２の直列回路へ供給する補助直流電流値を調整するための電流制御端子１８とを備えている。【選択図】　　図１
2004015621.tif 000002
【特許請求の範囲】
【請求項１】
第１、第２のスイッチング素子を直列接続した第１の直列回路（７ａ）と、
第３、第４のスイッチング素子を直列接続した第２の直列回路（７ｂ）と、
この第１、第２の直列回路へ共通に直流電流を供給する直流電源（８）と、
複数のパルス波形を含む入力信号の反転信号を前記第１、第４のスイッチング素子へ印加するとともに前記入力信号の非反転信号を前記第２、第３のスイッチング素子へ印加する信号入力回路（１０）と、
第１、第２のスイッチング素子の接続点及び第３、第４のスイッチング素子の接続点から外部の受信部へ差動信号を供給するための出力信号線（２ａ、３ｂ）と
を有するＬＶＤＳドライバにおいて、
前記入力信号における各パルス波形のエッジを検出して、微少時間幅を有するパルス状のエッジ検出信号を出力するエッジ検出回路（１３）と、
このエッジ検出回路からのエッジ検出信号の出力期間のみ前記第１、第２の直列回路へ共通に補助直流電流を供給する可変直流電源（１６）と、
この可変直流電源から前記第１、第２の直列回路へ供給する補助直流電流の電流値を外部から調整するための電流制御端子（１８）と
を備えたことを特徴とするＬＶＤＳドライバ。
【請求項２】
第１、第２のスイッチング素子を直列接続した第１の直列回路（７ａ）と、
第３、第４のスイッチング素子を直列接続した第２の直列回路（７ｂ）と、
この第１、第２の直列回路へ共通に直流電流を供給する直流電源（８ａ）と、
複数のパルス波形を含む入力信号の反転信号を前記第１、第４のスイッチング素子へ印加するとともに前記入力信号の非反転信号を前記第２、第３のスイッチング素子へ印加する信号入力回路（１０）と、
第１、第２のスイッチング素子の接続点及び第３、第４のスイッチング素子の接続点から外部の受信部へ差動信号を供給するための出力信号線（２ａ、２ｂ）と
を有するＬＶＤＳドライバにおいて、
前記入力信号における各パルス波形のエッジを検出して、微少時間幅を有するパルス状のエッジ検出信号を出力するエッジ検出回路（１３）と、
このエッジ検出回路から出力されるエッジ検出信号を前記直流電源の出力電流制御端子に対してアナログの電流増加信号として出力する信号変換回路（２０）と、
この信号変換回路から直流電源へ出力される電流増加信号の信号レベルを外部から調整するための電流制御端子（２１）と
を備えたことを特徴とするＬＶＤＳドライバ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は小振幅信号の高速伝送用インタフェースであるＬＶＤＳを実現するＬＶＤＳドライバに関する。
【０００２】
【従来の技術】
近年、小振幅信号の高速伝送用のインタフェースとしてＬＶＤＳ（小振幅差動信号インタフェース、Ｌｏｗ　Ｖｏｌｔａｇｅ　Ｄｉｆｆｅｒｅｎｔｉａｌ　Ｓｉｇｎａｌｓ）が採用されている。このＬＶＤＳの動作原理を図５を用いて説明する。
【０００３】
送信すべき複数のパルス波形を含む入力信号ａがＬＶＤＳドライバ１へ入力される。ＬＶＤＳドライバ１は、この入力信号ａを信号レベルが正（＋）方向と負（―）方向に跨り、かつ振幅が例えば１００ｍＶ以下に低減した差動信号ｂを一対の出力信号線２ａ、２ｂを介して受信部３へ送出する。出力信号線２ａ、２ｂは受信部３内において終端抵抗４で終端されている。受信部３は、終端抵抗４に流れる差動信号ｂの流れる方向を検出して、この流れる方向に基づいて前記入力信号ａに対応した信号を再生して、受信信号ｃとして出力する。
【０００４】
このようなＬＶＤＳインタフェースに採用されるＬＶＤＳドライバ１は、例えば図６に示すように構成されている。
【０００５】
スイッチング素子としての第１のトランジスタ（Ｔｒ１）６ａと第２のトランジスタ（Ｔｒ２）６ｂとを直列接続した第１の直列回路７ａと、スイッチング素子としての第３のトランジスタ（Ｔｒ３）６ｃと第４のトランジスタ（Ｔｒ４）６ｄとを直列接続したの第２の直列回路７ｂとが並列接続されている。
【０００６】
第１の直列回路７ａの第１のトランジスタ（Ｔｒ１）６ａのドレインと第２の直列回路７ｂの第３のトランジスタ（Ｔｒ３）６ｃのドレインとに直流電源８から一定の直流電流Ｉが供給される。この直流電源８には例えば＋５Ｖ等の制御電圧＋Ｖｃが供給されている。第１の直列回路７ａの第２のトランジスタ（Ｔｒ２）６ｂのソースと第２の直列回路７ｂの第４のトランジスタ（Ｔｒ４）６ｄのソースと共通に接地されている。
【０００７】
入力端子９から入力された送信すべき複数のパルス波形を含む入力信号ａは、信号入力回路１０へ入力される。この信号入力回路１０内にはインバータ１１が組込まれている。そして、この信号入力回路１０は、入力信号ａをインバータ１１を介して反転信号ａ１として第１のトランジスタ（Ｔｒ１）６ａ及び第４のトランジスタ（Ｔｒ４）６ｄの各ゲートに印加する。さらに、この信号入力回路１０は、入力信号ａをそのまま非反転信号ａ２として第２のトランジスタ（Ｔｒ２）６ｂ及び第３のトランジスタ（Ｔｒ３）６ｃの各ゲートに印加する。
【０００８】
第１のトランジスタ（Ｔｒ１）６ａのソースと第２のトランジスタ（Ｔｒ２）６ｂのドレインとの接続点Ｐ１に出力信号線２ａが接続され、第３のトランジスタ（Ｔｒ３）６ｃのソースと第４のトランジスタ（Ｔｒ４）６ｄのドレインとの接続点Ｐ２に出力信号線２ｂが接続されている。
【０００９】
次に、このように構成されたＬＶＤＳドライバ１の動作を図７のタイムチャートを用いて説明する。入力信号ａがハイ（Ｈ）レベル状態においては、第２、第３のトランジスタ（Ｔｒ２）６ｂ、（Ｔｒ３）６ｃがオン状態となり、第１、第４のトランジスタ（Ｔｒ１）６ａ、（Ｔｒ４）６ｄがオフ状態となる。したがって、直流電源８から供給された直流電流Ｉは、第３のトランジスタ（Ｔｒ３）６ｃ、接続点Ｐ２、出力信号線２ｂ、終端抵抗４、出力信号線２ａ、第２のトランジスタ（Ｔｒ２）６ｂを経由して接地へ流入する。したがって、終端抵抗４には図中Ａ方向（＋方向）に電流が流れる。その結果、ＬＶＤＳドライバ１から出力信号線２ａ、２ｂ上へ出力される差動信号ｂは正（＋）の一定値となる。
【００１０】
一方、入力信号ａがロー（Ｌ）レベル状態においては、第２、第３のトランジスタ（Ｔｒ２）６ｂ、（Ｔｒ３）６ｃがオフ状態となり、第１、第４のトランジスタ（Ｔｒ１）６ａ、（Ｔｒ４）６ｄがオン状態となる。したがって、直流電源８から供給された直流電流Ｉは、第１のトランジスタ（Ｔｒ１）６ａ、接続点Ｐ１、出力信号線２ａ、終端抵抗４、出力信号線２ｂ、第４のトランジスタ（Ｔｒ４）６ｄを経由して接地へ流入する。したがって、終端抵抗４には図中Ｂ方向（―方向）に電流が流れる。その結果、ＬＶＤＳドライバ１から出力信号線２ａ、２ｂ上へ出力される差動信号ｂは負（―）の一定値となる。
【００１１】
したがって、ＬＶＤＳドライバ１から出力信号線２ａ、２ｂ上へ出力される差動信号ｂは、入力信号ａの波形を、信号レベルが正（＋）方向と負（―）方向に跨り、かつ振幅が例えば１００ｍＶ以下に低減された波形を有する。
【００１２】
【発明が解決しようとする課題】
しかしながら、図６に示すように構成されたＬＶＤＳドライバ１においても、まだ改良すべき次のような課題があった。
【００１３】
すなわち、受信部３内において、出力信号線２ａ、２ｂは終端抵抗４のみでなく、線路及び負荷に寄与する容量成分５との並列回路で終端されているので、ＬＶＤＳドライバ１から見ると一種の時定数回路を有する。したがって、図８に示すように、入力信信号ａの信号レベルが変化し、各トランジスタ６ａ〜６ｄのオン／オフ状態が時刻ｔ１、ｔ２で変化したとしても、差動信号ｂの信号レベルは直ちに前述した一定値に変化することはなく遅れて変化する。
【００１４】
この差動信号ｂにおける各波形の立上がり特性及び立下がり特性の劣化は、入力信号ａの周波数が高くなると、一つのパルス波形に占める波形歪み成分の割合が高くなり、受信部３側で、この差動信号ｂから正確な受信信号ｃを再生できなくなる問題が生じる。
【００１５】
さらに、このＬＶＤＳドライバ１の使用環境の変化に応じて、出力信号線２ａ、２ｂの長さが変化する。出力信号線２ａ、２ｂの長さが変化すると、出力信号線２ａ、２ｂ相互間に存在する線間容量が変化する。線間容量が変化すると、差動信号ｂにおける各波形の立上がり特性及び立下がり特性が変化する。特に、出力信号線２ａ、２ｂが長くなると、立上がり特性及び立下がり特性がさらに悪化する。
【００１６】
本発明はこのような事情に鑑みてなされたものであり、出力信号線に出力される差動信号における各波形の立上がり特性及び立下がり特性を向上でき、周波数特性を大幅に向上できるＬＤＶドライバを提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明は、第１、第２のスイッチング素子を直列接続した第１の直列回路と、第３、第４のスイッチング素子を直列接続した第２の直列回路と、この第１、第２の直列回路へ共通に直流電流を供給する直流電源と、複数のパルス波形を含む入力信号の反転信号を第１、第４のスイッチング素子へ印加するとともに入力信号の非反転信号を第２、第３のスイッチング素子へ印加する信号入力回路と、第１、第２のスイッチング素子の接続点及び第３、第４のスイッチング素子の接続点から外部の受信部へ差動信号を供給するための出力信号線とを有するＬＶＤＳドライバに適用される。
【００１８】
そして、上記課題を解消するために、本発明のＬＶＤＳドライバにおいては、入力信号における各パルス波形のエッジを検出して、微少時間幅を有するパルス状のエッジ検出信号を出力するエッジ検出回路と、エッジ検出回路からのエッジ検出信号の出力期間のみ第１、第２の直列回路へ共通に補助直流電流を供給する可変直流電源と、可変直流電源から第１、第２の直列回路へ供給する補助直流電流の電流値を外部から調整するための電流制御端子とを備えている。
【００１９】
このように構成されたＬＶＤＳドライバにおいては、入力信号における各パルス波形のエッジが到来すると、このエッジ到来時刻から微少時間だけ、第１、第２の直列回路へ共通に補助直流電流が供給される。その結果、エッジ到来時刻から微少時間だけ第１、第２の直列回路へ共通される直流電流は、直流電源から供給される直流電流に補助直流電流が加算された電流値となる。
【００２０】
したがって、各トランジスタのオン／オフ状態が変化した時刻から微少時間だけ出力信号線に流れる差動信号の電流は補助直流電流だけ正（＋）方向、又は負（−）方向に増加するので、差動信号の信号レベルが短時間に正（＋）側、又は負（―）側の一定レベルに変化する。すなわち、差動信号における各波形の立上がり特性及び立下がり特性が向上する。
【００２１】
さらに、たとえ可変直流電源から補助直流電流を供給したとしても、例えば、出力信号線の長さが変化し、出力信号線相互間に存在する線間容量が変化した場合においては、差動信号ｂにおける各波形の立上がり特性及び立下がり特性が変化し、オーバーシューテングやアンダーシューテングが発生する。しかし、可変直流電源から第１、第２の直列回路へ供給する補助直流電流の電流値を外部から調整するための電流制御端子を備えているので、補助直流電流の電流値を調整することによって、オーバーシューテングやアンダーシューテングの発生を抑制できる。
【００２２】
また、別の発明は、上述したＬＶＤＳドライバにおいて、入力信号における各パルス波形のエッジを検出して、微少時間幅を有するパルス状のエッジ検出信号を出力するエッジ検出回路と、このエッジ検出回路から出力されるエッジ検出信号を直流電源の出力電流制御端子に対してアナログの電流増加信号として出力する信号変換回路と、信号変換回路から直流電源へ出力される電流増加信号の信号レベルを外部から調整するための電流制御端子とを備えている。
【００２３】
このように構成されたＬＶＤＳドライバにおいては、直流電源は、入力信号における各パルス波形のエッジ到来時刻から微少時間だけ第１、第２の直列回路へ増加した直流電流を供給する。したがって、先の発明とほぼ同様の作用効果を奏することが可能である。
【００２４】
さらに、電流制御端子を設けているので、増加する直流電流の電流値を調整することによって、オーバーシューテングやアンダーシューテングの発生を抑制できる。
【００２５】
【発明の実施の形態】
以下、本発明の各実施形態を図面を用いて説明する。
（第１実施形態）
図１は本発明の第１実施形態に係るＬＶＤＳドライバの概略構成を示す回路図である。図６に示す従来のＬＶＤＳドライバ１と同一部分には同一符号を付して重複する部分の詳細説明を省略する。
【００２６】
この第１実施形態のＬＶＤＳドライバ１２において、の第１のトランジスタ（Ｔｒ１）６ａと第２のトランジスタ（Ｔｒ２）６ａとの第１の直列回路７ａと、第３のトランジスタ（Ｔｒ３）６ｃと第４のトランジスタ（Ｔｒ４）６ｄとの第２の直列回路７ｂとが並列接続されている。
【００２７】
第１の直列回路７ａの第１のトランジスタ（Ｔｒ１）６ａのドレインと第２の直列回路７ｂの第３のトランジスタ（Ｔｒ３）６ｃのドレインとに直流電源８から一定の直流電流Ｉが供給される。この直流電源８には例えば＋５Ｖ等の制御電圧＋Ｖｃが供給されている。第１の直列回路７ａの第２のトランジスタ（Ｔｒ２）６ｂのソースと第２の直列回路７ｂの第４のトランジスタ（Ｔｒ４）６ｄのソースとは共通に接地されている。
【００２８】
入力端子９から入力された送信すべき複数のパルス波形を含む図２に示す入力信号ａは、信号入力回路１０へ入力される。この信号入力回路１０内にはインバータ１１が組込まれている。そして、この信号入力回路１０は、入力信号ａをインバータ１１を介して図２に示す反転信号ａ１として第１のトランジスタ（Ｔｒ１）６ａ及び第４のトランジスタ（Ｔｒ４）６ｄの各ゲートに印加する。さらに、この信号入力回路１０は、入力信号ａをそのまま図２に示す非反転信号ａ２として第２のトランジスタ（Ｔｒ２）６ｂ及び第３のトランジスタ（Ｔｒ３）６ｃの各ゲートに印加する。
【００２９】
第１のトランジスタ（Ｔｒ１）６ａのソースと第２のトランジスタ（Ｔｒ２）６ｂのドレインとの接続点Ｐ１に出力信号線２ａが接続され、第３のトランジスタ（Ｔｒ３）６ｃのソースと第４のトランジスタ（Ｔｒ４）６ｄのドレインとの接続点Ｐ２に出力信号線２ｂが接続されている。
【００３０】
信号入力回路１０から出力された非反転信号ａ２は、第２のトランジスタ（Ｔｒ２）６ｂ及び第３のトランジスタ（Ｔｒ３）６ｄの各ゲートに印加されると共に、エッジ検出回路１３内の排他的論和回路１４の一方の入力端子に印加される。信号入力回路１０から出力された反転信号ａ１は第１のトランジスタ（Ｔｒ１）６ａ及び第４のトランジスタ（Ｔｒ４）６ｄの各ゲートに印加されると共に、エッジ検出回路１３内の遅延回路１５で微少時間Δｔだけ遅延されて、新たな図２に示す遅延反転信号ａ３として、排他的論和回路１４の他方の入力端子に印加される。
【００３１】
排他的論和回路１４は、非反転信号ａ２と遅延反転信号ａ３との排他的論理和処理を実施し、非反転信号ａ２のパルス波形のエッジから微少時間Δｔだけハイ（Ｈレベル）を維持する図２に示すエッジ検出信号ｄを出力する。
【００３２】
＋５Ｖ等の制御電圧＋Ｖｃが供給される可変直流電源１６はスイッチング用のトランジスタ（Ｔｒ５）１７を介して、このトランジスタ（Ｔｒ５）１７のオン期間のみ、第１のトランジスタ（Ｔｒ１）６ａ及び第３のトランジスタ（Ｔｒ３）６ｃの各ドレインに補助直流電流Ｉａを供給する。この可変直流電源１６には電流制御端子１８が設けられており、この電流制御端子１８に電流制御電圧を印加することによって、可変直流電源１６から出力される補助直流電流Ｉａを任意に調整可能である。
【００３３】
エッジ検出回路１３から出力されたエッジ検出信号ｄは、トランジスタ（Ｔｒ５）１７のゲートに印加される。したがって、図２に示すように、可変直流電源１６から入力信号ａの各パルス波形のエッジから微少時間Δｔだけ補助直流電流Ｉａが第１、第３のトランジスタ６ａ、６ｃの各ドレインに供給される。
【００３４】
したがって、第１、第３のトランジスタ６ａ、６ｃの各ドレインには、直流電源８から常時一定の直流電流Ｉが供給されているが、入力信号ａの各パルス波形のエッジから微少時間Δｔだけ（Ｉ＋Ｉａ）の直流電流が供給されることになる。
【００３５】
次に、このように構成されたＬＶＤＳドライバ１２の動作を図２のタイムチャートを用いて説明する。入力信号ａがハイ（Ｈ）レベル状態においては、第２、第３のトランジスタ（Ｔｒ２）６ｂ、（Ｔｒ３）６ｃがオン状態となり、第１、第４のトランジスタ（Ｔｒ１）６ａ、（Ｔｒ４）６ｄがオフ状態となる。したがって、直流電源８から供給された直流電流Ｉは、第３のトランジスタ（Ｔｒ３）６ｃ、接続点Ｐ２、出力信号線２ｂ、終端抵抗４、出力信号線２ａ、第２のトランジスタ（Ｔｒ２）６ｂを経由して接地へ流入する。したがって、終端抵抗４には図中Ａ方向（＋方向）に電流が流れる。その結果、ＬＶＤＳドライバ１から出力信号線２ａ、２ｂ上へ出力される差動信号ｂ１は正（＋）の値となる。
【００３６】
一方、入力信号ａがロー（Ｌ）レベル状態においては、第２、第３のトランジスタ（Ｔｒ２）６ｂ、（Ｔｒ３）６ｃがオフ状態となり、第１、第４のトランジスタ（Ｔｒ１）６ａ、（Ｔｒ４）６ｄがオン状態となる。したがって、直流電源８から供給された直流電流Ｉは、第１のトランジスタ（Ｔｒ１）６ａ、接続点Ｐ１、出力信号線２ａ、終端抵抗４、出力信号線２ｂ、第４のトランジスタ（Ｔｒ４）６ｄを経由して接地へ流入する。したがって、終端抵抗４には図中Ｂ方向（―方向）に電流が流れる。その結果、ＬＶＤＳドライバ１から出力信号線２ａ、２ｂ上へ出力される差動信号ｂ１は負（―）の値となる。
【００３７】
したがって、ＬＶＤＳドライバ１２から出力信号線２ａ、２ｂ上へ出力される差動信号ｂ１は、入力信号ａの波形を、信号レベルが正（＋）方向と負（―）方向に跨り、かつ振幅が例えば１００ｍＶ以下に低減された波形を有する。
【００３８】
この場合、入力信号ａにおける各パルス波形のエッジが到来すると、このエッジ到来時刻から微少時間Δｔだけ第１、第３のトランジスタ６ａ、６ｃのドレインへ供給される直流電流は、直流電源８から供給される直流電流Ｉに可変直流電源１６から供給される補助直流電流Ｉａが加算された電流値（Ｉ＋Ｉａ）となる。
【００３９】
したがって、各トランジスタ６ａ〜６ｄのオン／オフ状態が変化した時刻ｔ１、ｔ２から微少時間Δｔだけ出力信号線２ａ、２ｂに流れる差動信号ｂ１の電流は、一定の直流電流Ｉから補助直流電流Ｉａ分だけ正（＋）方向、又は負（−）方向に増加するので、差動信号ｂ１の信号レベルが短時間に正（＋）側、又は負（―）側の一定レベルに変化する。すなわち、差動信号ｂ１における各パルス波形の立上がり特性及び立下がり特性が、図８に示す従来のＬＶＤＳドライバ１における差動信号ｂに比較して、大幅に向上する。
【００４０】
その結果、たとえ入力信号ａの周波数が高くなったとしても、一つのパルス波形に占める波形歪み成分の割合は低いので、受信部３側で、この差動信号ｂ１から正確な受信信号ｃを確実に再生できる。すなわち、ＬＶＤＳドライバ１２の周波数特性を大幅に向上できる。
【００４１】
さらに、この第１実施形態のＬＶＤＳドライバ１２においては、可変直流電源１６から第１、第３のトランジスタ６ａ、６ｃ供給する補助直流電流Ｉａの値を外部から調整するための電流制御端子１８を備えている。
【００４２】
すなわち、たとえ可変直流電源１６から各パルス波形のエッジエッジ到来時刻ｔ１、ｔ２から微少時間Δｔだけ補助直流電流Ｉａを供給したとしても、例えば、出力信号線２ａ、２ｂの長さが変化し、出力信号線２ａ、２ｂ相互間に存在する線間容量が変化した場合においては、差動信号ｂ１における各波形の立上がり特性及び立下がり特性が変化し、オーバーシューテングやアンダーシューテングが発生する。この場合、電流制御端子１８に印加している電流制御電圧を変更すすることによって、可変直流電源１６から出力される補助直流電流Ｉａを調整して、オーバーシューテングやアンダーシューテングが発生することを抑制できる。
【００４３】
（第２実施形態）
図３は本発明の第２実施形態に係るＬＶＤＳドライバの概略構成を示す回路図である。図１に示す第１実施形態のＬＶＤＳドライバ１２と同一部分には同一符号を付して重複する部分の詳細説明を省略する。
【００４４】
この第２実施形態のＬＶＤＳドライバ１２ａにおいては、第１のトランジスタ（Ｔｒ１）６ａ及び第２のトランジスタ６ｃの各ドレインに直流電流Ｉを供給する直流電源８ａには、出力電流制御端子１９が設けられている。
【００４５】
また、エッジ検出回路１６から出力される、入力信号ａのパルス波形のエッジから微少時間Δｔだけハイ（Ｈ）レベルを維持するエッジ検出信号ｄは、信号変換回路２０へ入力される。信号変換回路２０は、入力した２値化信号レベルを有したエッジ検出信号ｄをアナログの電流増加信号ｅに変換して、直流電源８ａの出力電流制御端子１９へ印加する。このエッジ検出信号ｄが入力した場合に出力するアナログの電流増加信号ｅの信号レベルは電流制御端子２１から任意に設定可能である。
【００４６】
直流電源８ａは、通常状態においては、一定の直流電流Ｉを継続して第１のトランジスタ（Ｔｒ１）６ａ及び第２のトランジスタ６ｃへ供給しているが、出力電流制御端子１９へアナログの電流増加信号ｅが印加されると、出力される電流を電流増加信号ｅの信号レベルに対応した値Ｉａだけ増加する。
【００４７】
その結果、直流電源８ａから第１のトランジスタ（Ｔｒ１）６ａ及び第２のトランジスタ６ｃへ供給される直流電流は、一定の直流電流Ｉ値を維持するが、入力信号ａのパルス波形のエッジから微少時間ΔｔだけＩから（Ｉ＋Ｉａ）に増加する。
【００４８】
また、電流制御端子２１から、直流電源８ａの出力電流制御端子１９へ印加されるアナログの電流増加信号ｅを変更して、増加電流Ｉａ値を調整可能である。したがって、増加電流Ｉａ値を最適値に調整して、図４に示すように、差動信号ｂ１における各波形の立上がり特性及び立下がり特性において、オーバーシューテングやアンダーシューテングの発生を防止できる。
【００４９】
【発明の効果】
以上説明したように、本発明のＬＶＤＳドライバにおいては、入力信号におけるパルス波形のエッジを検出して、エッジから微少時間だけ各スイッチング素子を介して出力信号線に供給する電流を増加するようにしている。したがって、出力信号線に出力される差動信号における各波形の立上がり特性及び立下がり特性を向上でき、周波数特性を大幅に向上できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るＬＶＤＳドライバの概略構成を示す回路図
【図２】同第１実施形態のＬＶＤＳドライバの動作を示すタイムチャート
【図３】本発明の第２実施形態に係るＬＶＤＳドライバの概略構成を示す回路図
【図４】同第１実施形態のＬＶＤＳドライバの特徴を説明するための波形図
【図５】ＬＶＤＳインタフェースの基本原理を説明するための図
【図６】従来のＬＶＤＳドライバの概略構成を示す回路図
【図７】同従来のＬＶＤＳドライバの動作を示すタイムチャート
【図８】同従来のＬＶＤＳドライバの問題を説明するための図
【符号の説明】
２ａ、２ｂ…出力信号線
３…受信部
４…終端抵抗
６ａ〜６ｄ、１７…トランジスタ
７ａ…第１の直列回路
７ｂ…第２の直列回路
８、８ａ…直流電源
１０…信号入力回路
１１…インバータ
１２、１２ａ…ＬＶＤＳドライバ
１３…エッジ検出回路
１６…可変直流電源
１８、２１…電流制御端子
２０…信号変換回路
【図１】
2004015621.tif 000003
【図２】
2004015621.tif 000004
【図３】
2004015621.tif 000005
【図４】
2004015621.tif 000006
【図５】
2004015621.tif 000007
【図６】
2004015621.tif 000008
【図７】
2004015621.tif 000009
【図８】
2004015621.tif 000010