(57)【要約】【課題】高い信頼性を有する半導体装置の製造方法を提供する。【解決手段】配線基板２の半導体チップ３を搭載する側の面と半導体チップ３の表面とに対してプラズマ処理を施した後、配線基板２上に半導体チップ３をフリップチップ接続し、配線基板２と半導体チップ３との間にアンダーフィル樹脂７を形成する。それから、半導体チップ３を搭載した配線基板２に対してプラズマ処理を施した後、半導体チップ３より大きな寸法の半導体チップ４を半導体チップ３上に搭載する。そして、半導体チップ３，４を搭載した配線基板２に対してプラズマ処理を施した後、半導体チップ４と配線基板２とをボンディングワイヤ８を介して電気的に接続し、半導体チップ３，４およびボンディングワイヤ８を覆うように配線基板２上に封止樹脂９を形成する。【選択図】    図１
2004319892.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を有することを特徴とする半導体装置の製造方法；
（ａ）基板上に第１の半導体チップを搭載する工程、
（ｂ）前記（ａ）工程の後に、プラズマ処理を施す工程、
（ｃ）前記（ｂ）工程の後に、前記第１の半導体チップ上に第２の半導体チップを搭載する工程、
（ｄ）前記（ｃ）工程の後に、プラズマ処理を施す工程。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記第２の半導体チップは、前記第１の半導体チップより大きいことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記（ｃ）工程で前記第１の半導体チップ上に前記第２の半導体チップを搭載した際に、前記第２の半導体チップの下方に前記第１の半導体チップが存在しない領域が生じることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程では、前記第１の半導体チップを搭載した前記基板に対して、加速されたプラズマが照射されることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法において、
前記（ｂ）工程では、前記プラズマは電場で加速されることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１記載の半導体装置の製造方法において、
前記（ｄ）工程では、前記第１の半導体チップおよび前記第２の半導体チップを搭載した前記基板に対して、加速されたプラズマが照射されることを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記（ｄ）工程では、前記プラズマは電場で加速されることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程および前記（ｄ）工程では、アルゴンガスを用いたプラズマ処理が施されることを特徴とする半導体装置の製造方法。
【請求項９】
請求項１記載の半導体装置の製造方法において、
前記（ｄ）工程の後に、
（ｅ）前記第１の半導体チップおよび前記第２の半導体チップを覆うように前記基板上に封止樹脂を形成する工程、
を更に有することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法において、
前記（ｄ）工程の後で前記（ｅ）工程の前に、
前記第２の半導体チップと前記基板とをワイヤボンディングする工程、
を更に有することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１記載の半導体装置の製造方法において、
前記（ａ）工程では、前記第１の半導体チップと前記基板との間が樹脂材料で満たされることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１記載の半導体装置の製造方法において、
前記第１の半導体チップおよび前記第２の半導体チップの表面には有機樹脂膜が形成されていることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１記載の半導体装置の製造方法において、
前記（ｃ）工程で前記第１の半導体チップ上に搭載された前記第２の半導体チップの端部から前記第１の半導体チップの端部までの距離が、前記第２の半導体チップの下面から前記基板の上面までの距離よりも大きいことを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１記載の半導体装置の製造方法において、
前記（ａ）工程では、
前記第１の半導体チップが前記基板上に、前記半導体チップの表面側が前記基板側となるように搭載されることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法において、
前記（ａ）工程では、
前記第１の半導体チップと前記基板とがフリップチップ接続されることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１４記載の半導体装置の製造方法において、
前記（ａ）工程では、
前記第１の半導体チップと前記基板との間にアンダーフィル樹脂が形成されることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１４記載の半導体装置の製造方法において、
前記（ａ）工程の前に、
前記第１の半導体チップの前記基板に搭載される側の面にプラズマ処理を施す工程と、
前記基板の前記第１の半導体チップを搭載する側の面にプラズマ処理を施す工程と、
を更に有することを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１記載の半導体装置の製造方法において、
前記（ａ）工程では、
前記第１の半導体チップが前記基板上に、前記半導体チップの裏面側が前記基板側となるように搭載されることを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１８記載の半導体装置の製造方法において、
前記（ｂ）工程の後で前記（ｃ）工程の前に、
前記第１の半導体チップと前記基板とをワイヤボンディングする工程、
を更に有することを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１８記載の半導体装置の製造方法において、
前記（ｃ）工程では、前記第１の半導体チップ上にシリコンチップを介して前記第２の半導体チップが搭載されることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、基板上に複数の半導体チップを積層した半導体装置に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体チップを配線基板に搭載し、封止樹脂を形成して半導体パッケージとしての半導体装置が製造されている。
【０００３】
特開２０００−１５６３８６号公報には、半導体チップに形成されたポリイミド層にアルゴンガス中でプラズマ放電処理を行う技術が記載されている（特許文献１参照）。
【０００４】
また、特開２０００−１３８２５５号公報には、半導体チップのバンプと基板をマウント接続する際、基板の接続するパッド表面あるいは半導体チップのバンプ表面にプラズマを照射し有機系不純物を除去する技術が記載されている（特許文献２参照）。
【０００５】
また、特開２００２−１１０７２１号公報には、樹脂封止体を形成する工程の前に、プラズマクリーニング法で基板の一主面に残留する不純物を除去する技術が記載されている（特許文献３参照）。
【０００６】
また、特開平１０−２２４０２９号公報には、はんだボールバンプの形成後、Ａｒガス雰囲気中でスパッタエッチング処理を施し、はんだボールバンプの表面の不純物層を除去して清浄なはんだボールバンプの表面を露出させる技術が記載されている（特許文献４参照）。
【０００７】
【特許文献１】
特開２０００−１５６３８６号公報
【０００８】
【特許文献２】
特開２０００−１３８２５５号公報
【０００９】
【特許文献３】
特開２００２−１１０７２１号公報
【００１０】
【特許文献４】
特開平１０−２２４０２９号公報
【００１１】
【発明が解決しようとする課題】
本発明者の検討によれば、以下のことが分かった。
【００１２】
封止樹脂を形成した際に下地と封止樹脂の密着性が悪いと、高温高湿試験などにより封止樹脂の剥離などが生じる恐れがある。これは、半導体装置の信頼性の低下を招き、半導体装置の製造歩留まりを低下させる。
【００１３】
プラズマ処理してから封止樹脂を形成すると、下地表面が清浄化されたことやアンカー効果などにより、下地と封止樹脂の密着性が向上する。しかしながら、プラズマが充分に行き渡らなかった領域では、封止樹脂の密着性が低下し、高温高湿試験などにより封止樹脂の剥離などが生じる恐れがある。これは半導体装置の信頼性の低下を招き、半導体装置の製造歩留まりを低下させる。
【００１４】
本発明の目的は、半導体装置の信頼性を向上できる半導体装置の製造方法を提供することにある。
【００１５】
本発明の他の目的は、半導体装置の製造歩留まりを向上できる半導体装置の製造方法を提供することにある。
【００１６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１８】
本発明の半導体装置の製造方法は、基板上に第１の半導体チップを搭載した後にプラズマ処理を施し、第１の半導体チップ上に第２の半導体チップを搭載した後に再度プラズマ処理を施すものである。
【００１９】
【発明の実施の形態】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００２０】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００２１】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００２２】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２３】
また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００２４】
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、断面図であっても図面を見易くするためにハッチングを省略する場合もある。
【００２５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２６】
（実施の形態１）
本実施の形態の半導体装置を図面を参照して説明する。図１は、本発明の一実施の形態である半導体装置の断面図である。
【００２７】
図１に示されるように、本実施の形態の半導体装置１は、基板としての配線基板（回路基板、配線積層基板、多層配線基板）２と、配線基板２上に搭載された半導体チップ３と、半導体チップ３上に搭載された半導体チップ４とを有している。
【００２８】
配線基板２は、図示はしないけれども、例えば、樹脂材料、有機高分子材料またはセラミックス材料などからなる絶縁層（基材層）と配線層（導体層、導体パターン）とが積層された多層構造を有している。配線基板２の表面（半導体チップ３を搭載する側の主面）上に形成された電極（パッド電極、導体部、配線）２ａは、配線基板２（の絶縁層）に形成された図示しないスルーホール（およびそのスルーホールに埋め込まれた金属材料などからなるプラグまたはスルーホールの側壁に形成された導体層）や配線基板２の内部の配線層などを介して、配線基板２の裏面（半導体チップ３を搭載する側とは逆側の主面）上に形成された電極（パッド電極、導体部、配線）２ｂと電気的に接続されている。また、配線基板２として、上記のように複数の絶縁層（基材層）と複数の配線層（導体層）とが積層された多層基板を用いても、あるいは１つの絶縁層（基材層）の表面および裏面に導体（電極、配線）層が形成された基板を用いてもよい。
【００２９】
半導体チップ３および半導体チップ４は、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）に種々の半導体素子または半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各半導体チップに分離したものである。半導体チップ３，４の表面（半導体素子形成側の主面）には、有機樹脂膜（例えばポリイミド膜）などからなる保護膜３ａ，４ａがそれぞれ形成されている。また、半導体チップ４は半導体チップ３上に、ダイボンドフィルムまたは接着用樹脂５などにより接着（固着）されている。
【００３０】
本実施の形態では、半導体チップ３は配線基板２にフェースダウン（ｆａｃｅ−ｄｏｗｎ）ボンディングされており、半導体チップ３は、半導体チップ３の表面（半導体素子形成側の面）が下方を向き、裏面が上方を向くように、配線基板２上に搭載されている。半導体チップ３は、配線基板２とフリップチップ接続により電気的に接続されている。例えば、半導体チップ３の表面（半導体素子形成側の面）に、半導体チップ３内に形成された半導体素子または半導体集積回路に電気的に接続された電極（パッド電極）３ｂが保護膜３ａから露出するように形成されており、例えば金（Ａｕ）スタッドバンプなどのバンプ電極（突起電極）６を介して配線基板２の電極２ａと電気的に接続されている。半導体チップ３と配線基板２との間には、熱硬化性樹脂（例えばエポキシ樹脂であり、フィラーなどを含むこともできる）などの樹脂材料からなるアンダーフィル樹脂７が充填されて（満たされて）いる。
【００３１】
半導体チップ３上には、半導体チップ４が、半導体チップ４の表面（半導体素子形成側の面）が上方を向き、裏面が下方を向くように、搭載されている。本実施の形態では、後述するように、半導体チップ４のサイズまたは寸法（平面寸法）は、半導体チップ３の寸法（平面寸法）よりも大きい。
【００３２】
半導体チップ４は、配線基板２にワイヤボンディングされており、ボンディングワイヤ８を介して配線基板２に電気的に接続されている。すなわち、半導体チップ４の表面（半導体素子形成側の面）の電極（パッド電極）４ｂは、例えば金（Ａｕ）線などの金属細線などからなるボンディングワイヤ８を介して、配線基板２の表面上の電極２ａに電気的に接続されている。
【００３３】
半導体チップ３，４およびボンディングワイヤ８を覆うように配線基板２上に封止樹脂（封止部、樹脂封止体、モールド樹脂）９が形成されている。封止樹脂９は、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止樹脂９を形成することができる。封止樹脂９により、半導体チップ３，４やボンディングワイヤ８が封止され、保護される。
【００３４】
配線基板２の裏面（半導体チップ３を搭載する側とは逆側の主面）には、半導体装置１の外部端子として半田ボール（バンプ、半田バンプ）１０が形成されている。半田ボール１０は、配線基板２の裏面の電極２ｂ上に形成されている。このため、半導体チップ３の表面上の電極３ｂは、バンプ電極６、配線基板２の表面の電極２ａ、配線基板２のスルーホールおよび内部配線層、および配線基板２の裏面の電極２ｂを介して半田ボール１０に電気的に接続され、半導体チップ４の表面上の電極４ｂは、ボンディングワイヤ８、配線基板２の表面の電極２ａ、配線基板２のスルーホールおよび内部配線層、および配線基板２の裏面の電極２ｂを介して、半田ボール１０に電気的に接続されている。従って、配線基板２の裏面に形成された複数の半田ボール１０は、半導体装置１の外部端子または信号ピンとして機能することができる。
【００３５】
このような構造を有する半導体パッケージ形態の半導体装置１は、例えば、図示しないマザーボード（実装基板）などに半田ボール１０を介して搭載されて使用される。
【００３６】
次に、本実施の形態の半導体装置１の製造工程について説明する。図２〜図１３、図１５および図１６は、本実施の形態の半導体装置１の製造工程中の要部断面図または要部平面図である。図３は図２の平面図に対応し、図５は図４の平面図に対応し、図８は図７の平面図に対応し、図１１は図１０の平面図に対応する。図２〜図１３、図１５および図１６のうち、図３、図５、図８および図１１以外は断面図である。また、図１４は、配線基板２を封止樹脂９形成用の成形金型で挟む様子を説明するための断面図である。
【００３７】
まず、図２および図３に示されるように、配線基板（回路基板、配線積層基板、多層配線基板）２が準備され、また、図４および図５に示されるように、半導体チップ３が準備される。
【００３８】
配線基板２の表面（半導体チップ３を搭載する側の主面）の電極（パッド電極、導体部、配線）２ａは、配線基板２の図示しないスルーホール（およびそのスルーホールに埋め込まれた金属材料などからなるプラグまたはスルーホールの側壁に形成された導体層）や配線基板２の内部の配線層などを介して、配線基板２の裏面（半導体チップ３を搭載する側とは逆側の主面）の電極（パッド電極、導体部）２ｂと電気的に接続されている。
【００３９】
半導体チップ３は、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）に種々の半導体素子または半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各半導体チップに分離したものである。例えば、半導体チップ３としてＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などを用いることができる。半導体チップ３の表面（半導体素子形成側の主面）には、絶縁膜と配線層とを複数積み重ねた多層配線構造が形成され、最上層には有機樹脂膜（例えばポリイミド膜）からなる保護膜３ａが形成されている。また、半導体チップ３の表面（半導体素子形成側の面）に、半導体チップ３内に形成された半導体素子または半導体集積回路に電気的に接続された電極（パッド電極）３ｂが保護膜３ａから露出するように形成され、この電極３ｂ上に、例えば金（Ａｕ）または金（Ａｕ）合金からなるスタッドバンプ（スタッド金バンプ）などのバンプ電極（突起電極）６が形成されている。バンプ電極（突起電極）６は、例えばワイヤバンピング法により形成することができる。他の形態として、バンプ電極６をめっき法などを用いて形成し、めっきバンプ（金めっきバンプ）とすることもできる。また、バンプ電極６として、半田などからなる半田バンプ（はんだめっきバンプ）を用いることもできる。
【００４０】
それから、半導体チップ３を配線基板２上に搭載する前に、配線基板２の半導体チップ３を搭載する側の面（表面）に対して、図２において矢印で模式的に示されるようにプラズマ処理１１を施し、半導体チップ３の配線基板２に搭載される側の面（ここでは半導体チップ３の表面）に対して、図４において矢印で模式的に示されるようにプラズマ処理１２を施す。例えばアルゴン（Ａｒ）ガスなどを用いたプラズマ処理１１，１２を行うことができる。アルゴンガスを用いることで、効果的なプラズマ処理を行うことができ、また製造コストの低減も可能となる。他の形態として、アルゴンガス以外の不活性ガス（例えばヘリウム（Ｈｅ）ガス）を用いたプラズマ処理１１，１２を行うこともできる。また、プラズマ処理１１，１２のプラズマ処理用ガスが酸素（Ｏ２）ガスなどを含有することもできる。
【００４１】
配線基板２に対するプラズマ処理１１と半導体チップ３に対するプラズマ処理１２とは、同じ工程で行っても、別の工程で行ってもよい。配線基板２および半導体チップ３に対するプラズマ処理１１，１２を同じ工程で行うことで、製造工程数を低減できる。配線基板２および半導体チップ３に対するプラズマ処理１１，１２を別工程で行うことで、配線基板２および半導体チップ３に対して異なる条件でプラズマ処理を行うことが可能となる。
【００４２】
また、プラズマ処理１１，１２は、配線基板２または半導体チップ３に対して加速されたプラズマを照射する処理（異方性プラズマ処理）を行うことが好ましく、例えばＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ：反応性イオンエッチング）方式またはＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合プラズマ）方式のプラズマ処理を行うことができる。プラズマは、例えば電場（電界）によって加速することができる。プラズマ処理１１，１２によって、配線基板２の半導体チップ３を搭載する側の面や半導体チップ３の表面の保護膜３ａ（例えばポリイミド膜などの有機樹脂膜）が清浄化されまた活性化（粗面化）されるので、後で形成されるアンダーフィル樹脂７との密着性を向上することができる。また、配線基板２と半導体チップ３との間の領域におけるアンダーフィル樹脂７の充填率を向上することも可能となる。また、プラズマ処理１１，１２によって、配線基板２の電極２ａや半導体チップ３のバンプ電極６の表面が清浄化されるので、配線基板２の電極２ａと半導体チップ３のバンプ電極６とを接続する際の電気的接続の信頼性を向上することができる。
【００４３】
それから、図６に示されるように、フリップチップ接続のようなフェースダウンボンディングを行って、配線基板２上に半導体チップ３を搭載（接続、接着）する。この際、半導体チップ３の表面（半導体素子形成側の面）を、配線基板２における半導体チップ３の搭載予定領域に対向させ、例えば熱圧着などにより半導体チップ３のバンプ電極６を配線基板２の電極２ａに接続する。例えば、半導体チップ３のバンプ電極６を配線基板２の電極２ａに当接し、加圧、加熱することで、半導体チップ３のバンプ電極６を配線基板２の電極２ａに電気的に接続することができる。このような接続法は、バンプ電極６がスタッド金バンプなどからなる場合により好適である。バンプ電極６が半田バンプからなる場合などは、はんだリフロー工程により、半導体チップ３のバンプ電極６を配線基板２の電極２ａに電気的に接続することもできる。
【００４４】
その後、図７および図８に示されるように、半導体チップ３と配線基板２との間を満たし（充填し）、半導体チップ３と配線基板２との電気的接続部（例えばバンプ電極６）を覆うように、熱硬化性樹脂（例えばエポキシ樹脂であり、フィラーなどを含むこともできる）などの樹脂材料からなるアンダーフィル樹脂（封止部）７を形成する。例えば、ペースト状または液状の熱硬化性樹脂（例えばエポキシ樹脂であり、フィラーなどを含むこともできる）を半導体チップ３と配線基板２との間の空間（隙間）に注入（充填）し、加熱して硬化することで、アンダーフィル樹脂７を形成することができる。アンダーフィル樹脂７により、半導体チップ３と配線基板２との電気的接続部（例えばバンプ電極６）などが保護され、また半導体チップ３が配線基板２に固着される。このため、後述する封止樹脂９の成形時などに半導体チップ３と配線基板２との電気的接続部などが損傷するのを的確に防止することができる。
【００４５】
他の形態として、半導体チップ３の搭載前に配線基板２上にアンダーフィル樹脂７となるべき樹脂材料（例えばＮＣＦ（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ：非導電性フィルム）やＮＣＰ（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ：非導電性ペースト）のようなペースト状、液状またはシート状の熱硬化性樹脂（例えばエポキシ樹脂であり、フィラーなどを含むこともできる））を配置（塗布、滴下）しておき、その後、半導体チップ３を配線基板２に搭載することもできる。この場合、半導体チップ３は配線基板２に加熱しながら押し付けられ、半導体チップ３のバンプ電極６（例えばスタッド金バンプ）がアンダーフィル樹脂７となるべき樹脂材料を押しのけ、配線基板２の電極２ａと荷重（および熱）によって接続する。そして、アンダーフィル樹脂７となるべき樹脂材料が硬化されて、アンダーフィル樹脂７となる。
【００４６】
また、半導体チップ３をＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ：異方導電性フィルム）を介して配線基板２に押し付ける（加圧する）ことで、半導体チップ３を配線基板２に接着し、半導体チップ３の電極３ｂと配線基板２の電極２ａとを電気的に接続することも可能である。この場合、シート状のＡＣＦ（異方導電性フィルム）が硬化されてアンダーフィル樹脂７となる。なお、ＡＣＦを用いた接続法は、バンプ電極６として金めっきバンプなどを用いている場合などにより好適であり、半導体チップ３のバンプ電極６と配線基板２の電極２ａとは、ＡＣＦの導電性粒子などを介して電気的に接続される。
【００４７】
次に、図９に示されるように、半導体チップ３が搭載された配線基板２に対して、矢印で模式的に示されるようにプラズマ処理１４を施す。例えばアルゴン（Ａｒ）ガスなどを用いたプラズマ処理１４を行うことができる。アルゴンガスを用いることで、効果的なプラズマ処理を行うことができ、また製造コストの低減も可能となる。他の形態として、アルゴンガス以外の不活性ガス（例えばヘリウム（Ｈｅ）ガス）を用いたプラズマ処理１４を行うこともできる。また、プラズマ処理１４のプラズマ処理用ガスが酸素（Ｏ２）ガスなどを含有することもできる。
【００４８】
プラズマ処理１４は、半導体チップ３が搭載された配線基板２に対して、加速されたプラズマを照射する処理（異方性プラズマ処理）を行うことが好ましく、例えばＲＩＥ方式またはＩＣＰ方式のプラズマ処理を行うことができる。プラズマは、例えば電場（電界）によって加速することができる。プラズマ処理１４によって、アンダーフィル樹脂７の露出面７ａなどが清浄化されまた活性化（粗面化）されるので、後で形成される封止樹脂９との密着性を向上することができる。
【００４９】
プラズマ処理１４を施した後、図１０および図１１に示されるように、半導体チップ４を半導体チップ３上に搭載（接着）する。半導体チップ４は、半導体チップ３の裏面上に、半導体チップ４の表面（半導体素子形成側の面）が上方を向き、裏面が下方を向くように、搭載される。従って、半導体チップ３の裏面上に半導体チップ３の裏面が接着される。半導体チップ４は半導体チップ３の裏面上に、ダイボンドフィルムまたは接着用樹脂（例えばエポキシ樹脂などの熱硬化性樹脂材料）５などにより接着（固着）される。
【００５０】
半導体チップ４は、半導体チップ３と同様に、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）に種々の半導体素子または半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各半導体チップに分離したものである。例えば、半導体チップ４としてＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）などを用いることができる。半導体チップ４の表面（半導体素子形成側の主面）には、絶縁膜と配線層とを複数積み重ねた多層配線構造が形成され、最上層には有機樹脂膜（例えばポリイミド膜）からなる保護膜４ａが形成されている。また、半導体チップ４の表面（半導体素子形成側の面）に、半導体チップ４内に形成された半導体素子または半導体集積回路に電気的に接続された電極（パッド電極）４ｂが、保護膜４ａから露出するように形成されている。
【００５１】
図１０および図１１に示されるように、半導体チップ４の寸法（平面寸法、主面の面積）は、半導体チップ３の寸法（平面寸法、主面の面積）よりも大きい。あるいは、半導体チップ４は、半導体チップ３の辺よりも長い辺を有している。このため、半導体チップ４の端部４ｃよりも半導体チップ３の端部３ｃがより内部（中心）側に位置することになり、半導体チップ４の下方に半導体チップ３が存在しない領域が生じることになる。すなわち、半導体チップ４の端部４ｃの近傍領域では、下方に半導体チップ３が存在しない状態となり、あるいは、半導体チップ４の周辺部の下方には、半導体チップ３が存在しない状態となる。従って、半導体チップ３と配線基板２との間の領域からはみ出したアンダーフィル樹脂７の露出面７ａの上方には、半導体チップ４（の周辺部）が存在することになり、図１１に示されるように半導体チップ３，４を搭載した配線基板２を上方（半導体チップ４の上方）から見ると半導体チップ４（の周辺部または端部４ｃ近傍領域）によってアンダーフィル樹脂７の露出面７ａが遮蔽された状態になる。本実施の形態では、例えば、半導体チップ４の端部４ｃ（または外周）から半導体チップ３の端部３ｃ（または外周）までの距離（半導体チップ４の主面に平行な方向の距離）Ｌ１は、配線基板２の上面（半導体チップ３を搭載する側の主面）から半導体チップ４の下面（または半導体チップ３の上面）までの距離（高さ、配線基板２の主面に垂直な方向の距離）Ｈ１よりも大きい（Ｌ１＞Ｈ１）。例えば、距離Ｌ１は１ｍｍ程度であり、距離Ｈ１は１７０μｍ程度である。
【００５２】
次に、図１２に示されるように、半導体チップ３および半導体チップ４が搭載された配線基板２に対して、矢印で模式的に示されるようにプラズマ処理１６を施す。例えばアルゴン（Ａｒ）ガスなどを用いたプラズマ処理１６を行うことができる。アルゴンガスを用いることで、効果的なプラズマ処理を行うことができ、また製造コストの低減も可能となる。他の形態として、アルゴンガス以外の不活性ガス（例えばヘリウム（Ｈｅ）ガス）を用いたプラズマ処理１６を行うこともできる。また、プラズマ処理１６のプラズマ処理用ガスが酸素（Ｏ２）ガスなどを含有することもできる。
【００５３】
プラズマ処理１６は、半導体チップ３および半導体チップ４が搭載された配線基板２に対して、加速されたプラズマを照射する処理（異方性プラズマ処理）を行うことが好ましく、例えばＲＩＥ方式またはＩＣＰ方式のプラズマ処理を行うことができる。プラズマは、例えば電場（電界）によって加速することができる。プラズマ処理１６によって、半導体チップ４の表面の保護膜４ａ（例えばポリイミド膜などの有機樹脂膜）などが清浄化されまた活性化（粗面化）されるので、後で形成される封止樹脂９との密着性を向上することができる。また、このプラズマ処理１６によって、半導体チップ４の表面の電極４ｂが清浄化されるので、後で形成されるボンディングワイヤ８と電極４ｂとの接続の信頼性を向上できる。
【００５４】
プラズマ処理１６を施した後、図１３に示されるように、ワイヤボンディング工程を行って、半導体チップ４と配線基板２を接続する。すなわち、半導体チップ４の表面の電極４ｂと配線基板２の表面の電極２ａとを、例えば金（Ａｕ）線などの金属細線などからなるボンディングワイヤ８を介して電気的に接続する。
【００５５】
次に、モールド工程（例えばトランスファモールド工程）を行って、配線基板２上に、半導体チップ３、半導体チップ４およびボンディングワイヤ８を覆うように、例えば熱硬化性樹脂材料（例えばエポキシ樹脂であり、フィラーなどを含むこともできる）などからなる封止樹脂９を形成する。
【００５６】
図１４は、配線基板２を封止樹脂９形成用の成形金型（第１金型２１および第２金型２２）で挟む様子を説明するための断面図である。
【００５７】
図１４に示されるように、下金型である第２金型２２には、複数の真空吸引孔２３が設けられている。封止工程（配線基板２を成形金型にセットしてから配線基板２上の半導体チップ３，４を封止樹脂９で封止するまでの工程）に際し、真空吸引孔２３を介して配線基板２の裏面側を吸引吸着することにより、薄い配線基板２をしっかり押さえ、第２金型２２の熱などに起因する配線基板２の反りや歪みなどを抑制することができる。また、上金型である第１金型２１には、キャビティ２１ａやゲート２１ｂが設けられている。キャビティ２１ａは、封止樹脂９成形用の樹脂注入領域であり、ここに注入された樹脂材料が硬化して封止樹脂９が形成される。キャビティ２１ａは、配線基板２上に搭載された半導体チップ３，４およびそれに接続するボンディングワイヤ８を収容可能な形状を有している。ゲート２１ｂは、封止樹脂９を形成するための溶融樹脂がキャビティ２１ａ内に注入される注入口である。また、上金型である第１金型２１には、エジェクタピン２４がキャビティ２１ａ内に突出可能に設けられており、封止工程後に封止樹脂９が形成された配線基板２をエジェクタピン２４により第１金型２１から離型できるように構成されている。
【００５８】
上記のようにして半導体チップ３，４が搭載され半導体チップ４のワイヤボンディングが行われた配線基板２を、第１金型２１および第２金型２２で挟み、ゲート２１ｂを介してキャビティ２１ａ内に樹脂材料（例えば熱硬化性樹脂であり、フィラーなどを含むこともできる）を注入し、加熱などにより樹脂を硬化させた後、第１金型２１および第２金型２２を離型し、封止樹脂９が形成された配線基板２をエジェクタピン２４により第１金型２１から離型する。このようにして、図１５に示されるように、配線基板２上に半導体チップ３，４およびボンディングワイヤ８を覆うように封止樹脂９を形成することができる。
【００５９】
次に、図１６に示されるように、配線基板２の裏面（半導体チップ３搭載側とは逆側の主面）に半田ボール１０を形成する（取り付ける）。例えば、配線基板２の裏面を上方に向けた状態で、配線基板２の裏面に設けられた電極（電極パッド）２ｂ上に半田ボールを搭載し、リフロー処理を行って配線基板２の裏面の電極２ｂに接続する半田ボール１０を形成する。
【００６０】
その後、必要に応じて配線基板２を所定の位置で切断して個片に切り離し、図１６の半導体装置（半導体パッケージ）１が得られる（製造される）。製造された半導体装置１は、半田ボール１０によって図示しないマザーボードなどに搭載することができる。
【００６１】
また、他の形態として、モールド工程において、半導体基板２上に搭載された複数の半導体チップ３（および半導体チップ３上にそれぞれ搭載された半導体チップ４）全体を熱硬化性樹脂などからなる封止樹脂９によって封止（一括封止法：Ｂｌｏｃｋ  Ｍｏｌｄｉｎｇ  Ｍｅｔｈｏｄ）し、その後、封止樹脂９および配線基板２をダイシングして各個片（半導体装置１）に切断または分離し、半導体装置１を製造することもできる。
【００６２】
本発明者の検討によれば、半導体チップ３，４のシリコン領域が剥き出しの部分は接着材や封止樹脂９などの樹脂材料との密着性（接着性、接着強度、接着力）が相対的に高いが、樹脂材料部分同士の密着性は相対的に低くなる傾向にある。例えば、半導体チップ３の表面の保護膜３ａ（例えばポリイミド膜などの有機樹脂膜）とアンダーフィル樹脂７との間の密着性、半導体チップ４の表面の保護膜４ａと封止樹脂９との間の密着性、およびアンダーフィル樹脂７と封止樹脂９との間の密着性が、低くなりやすい。樹脂材料部分間の密着性が悪いと、高温高湿試験などにより樹脂材料部分間の剥離、例えば封止樹脂９やアンダーフィル樹脂７の剥離などが生じる恐れがあり、半導体装置の信頼性を低下させる恐れがある。特に、アンダーフィル樹脂７は、熱可塑性樹脂ではなく熱硬化性樹脂などからなるため、後で形成される封止樹脂９との間の界面での密着性（接着力）が課題となる。
【００６３】
本実施の形態では、配線基板２や半導体チップ３の表面に対してプラズマ処理１１，１２を施す。これにより、半導体チップ３の表面の保護膜３ａの露出面や配線基板２の半導体チップ３搭載面がクリーニングされて清浄化されるとともに、活性化（粗面化）される。その後、半導体チップ３を配線基板２に搭載し、アンダーフィル樹脂７を形成するので、清浄面上にアンダーフィル樹脂７が形成されることやアンカー効果などにより、半導体チップ３の表面の保護膜３ａとアンダーフィル樹脂７との間の密着性（接着性、接着強度、接着力）、および配線基板２とアンダーフィル樹脂７との間の密着性を向上することができる。また、本実施の形態では、配線基板２上に半導体チップ３を搭載しアンダーフィル樹脂７を形成した後で、半導体チップ３上に半導体チップ４を搭載する前に、プラズマ処理１４を施す。これにより、アンダーフィル樹脂７の露出面７ａがクリーニングされて清浄化されるとともに、活性化（粗面化）される。更に、本実施の形態では、半導体チップ３上に半導体チップ４を搭載した後に、プラズマ処理１６を施す。これにより、半導体チップ４の表面の保護膜４ａがクリーニングされて清浄化されるとともに、活性化（粗面化）される。その後、封止樹脂９を形成するので、清浄面上に封止樹脂９が形成されたことやアンカー効果などにより、配線基板２と封止樹脂９との間の密着性、アンダーフィル樹脂７と封止樹脂９との間の密着性、および半導体チップ４の表面の保護膜４ａと封止樹脂９との間の密着性が向上される。このため、樹脂材料部分間の密着性が向上されるので、高温高湿試験などにより樹脂材料部分間の剥離、例えば封止樹脂９やアンダーフィル樹脂７の剥離などが生じるのを防止することができる。従って、半導体装置の信頼性を向上することができる。
【００６４】
本実施の形態では、半導体チップ４の寸法（平面寸法、主面の面積）は、半導体チップ３の寸法（平面寸法、主面の面積）よりも大きい。このため、半導体チップ３と配線基板２との間の領域からはみ出したアンダーフィル樹脂７の露出面７ａは、半導体チップ４（の周辺部または端部近傍領域）の下方に位置することとなる。従って、配線基板２上に半導体チップ３を搭載しアンダーフィル樹脂７を形成した後で、半導体チップ３上に半導体チップ４を搭載する前に行うプラズマ処理１４を省略した場合、たとえ半導体チップ３上に半導体チップ４を搭載した後にプラズマ処理１６を施したとしても、半導体チップ４（の周辺部または端部近傍領域）によって遮蔽されてアンダーフィル樹脂７の露出面７ａ上にプラズマ処理１６のプラズマが照射されない（行き渡らない）恐れがある。これは、アンダーフィル樹脂７の露出面７ａの清浄化や活性化（粗面化）の不足（プラズマ処理不足）を招き、アンダーフィル樹脂７と封止樹脂９との間の密着性を低下させる恐れがある。これにより、高温高湿試験などによりアンダーフィル樹脂７と封止樹脂９との間の剥離を生じるなどして、半導体装置の信頼性が低下する恐れがある。
【００６５】
本実施の形態では、配線基板２上に半導体チップ３を搭載しアンダーフィル樹脂７を形成した後で、半導体チップ３上に半導体チップ４を搭載する前にプラズマ処理１４を行い、アンダーフィル樹脂７の露出面７ａに対して充分にプラズマを照射してアンダーフィル樹脂７の露出面７ａを清浄化させ、活性化（粗面化）させておく。その後、半導体チップ３上に半導体チップ４を搭載するので、半導体チップ３上に半導体チップ４を搭載した後に行うプラズマ処理１６において、半導体チップ４に遮蔽されてアンダーフィル樹脂７の露出面７ａ上にプラズマ処理１６のプラズマが照射されなかった（行き渡らなかった）としても、プラズマ処理１４を行ったことによりアンダーフィル樹脂７の露出面７ａを充分に清浄化し、活性化（粗面化）した状態とすることができる。このため、その後形成される封止樹脂９とアンダーフィル樹脂７との間の密着性を向上し、高温高湿試験などによりアンダーフィル樹脂７と封止樹脂９との間で剥離を生じるのを的確に防止することができる。このため、半導体装置の信頼性を的確に向上することができる。
【００６６】
また、本実施の形態では、プラズマ処理１１，１２，１４，１６は、被処理物に対して加速されたプラズマ（イオン）を照射する処理（異方性プラズマ処理）を行うことが好ましい。プラズマ（イオン）は、例えば電場（電界）によって加速することができる。本実施の形態では、例えばＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ：反応性イオンエッチング）方式またはＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合プラズマ）方式を用いて、異方性を有したプラズマ処理（加速されたプラズマ（イオン）を照射する処理）を行うことができる。
【００６７】
図１７は、ＲＩＥ方式のプラズマ処理装置を示す説明図（断面図）であり、図１８は、ＩＣＰ方式のプラズマ処理装置を示す説明図（断面図）である。
【００６８】
図１７に示されるＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）方式のプラズマ処理装置は、例えば平行平板型の構造を有するＲＩＥ方式のプラズマ処理装置３１であり、チャンバ３２と、チャンバ３２内に互いに平行に対向して配置された上部電極（陽極）３３および下部電極（陰極）３４とを有している。上部電極３３は接地されている。下部電極３４は、結合コンデンサ３５を介して高周波電源３６に接続されている。また、チャンバ３２には、ガス供給口３７およびガス排気口３８が設けられており、チャンバ３２内にガス供給口３７からプラズマ処理用のガスを導入し、反応後の気体をガス排気口３８からチャンバ３２の外部に排気できるように構成されている。
【００６９】
プラズマ処理装置３１を用いたプラズマ処理の際には、下部電極３４上に被処理物３９がプラズマ処理すべき面を上方（上部電極３３側）に向けて配置され、ガス供給口３７からチャンバ３２内にプラズマ処理用のガス（例えばアルゴンガス）を導入し、下部電極３４に高周波電源３６から結合コンデンサ３５を介して高周波電力（プラズマ放電出力）を供給する。これにより、上部電極３３および下部電極３４間でプラズマ（例えばアルゴンプラズマ）が生成される。下部電極３４に生じた自己バイアスなどによってプラズマ中のイオン（例えばアルゴンイオン）を加速する電界（電場）が生じ、加速されたプラズマ（またはプラズマ中のイオン、例えばアルゴンイオン）が被処理物３９に照射される。このため、被処理物３９に対して加速されたプラズマ（またはイオン）を照射する処理（異方性プラズマ処理、例えばスパッタエッチング処理）を行うことができる。プラズマ処理１１では被処理物３９は配線基板２であり、プラズマ処理１２では被処理物３９は半導体チップ３であり、プラズマ処理１４では被処理物３９は半導体チップ３を搭載した配線基板２であり、プラズマ処理１６では被処理物３９は半導体チップ３，４を搭載した配線基板２である。
【００７０】
図１８に示されるＩＣＰ方式のプラズマ処理装置４１は、反応室４２とプラズマ誘導発生部４３とを有している。プラズマ誘導発生部４３は、反応室４２に連結された石英管などからなり、その周囲に高周波コイル４４が形成されている。高周波コイル４４は高周波電源４５に接続されており、高周波コイル４４に高周波電源４５から高周波電力（高周波電圧）が印加できるように構成されている。反応室４２内には、被処理物４６を配置（載置）するための支持台（テーブル）４７が設けられている。支持台４７は結合コンデンサ４８を介して高周波電源４９に接続されており、支持台４７（被処理物４６）のバイアス電圧を独立に制御できるように構成されている。また、プラズマ誘導発生部４３の上部には、プラズマ誘導発生部４３内にプラズマ処理用のガスを導入するためのガス導入部５０が設けられている。反応室４２にはガス排気口５１が設けられており、反応後の気体をガス排気口５１から外部に排気できるように構成されている。
【００７１】
プラズマ処理装置４１を用いたプラズマ処理の際には、ガス導入部５０の図示しない開口部からプラズマ誘導発生部４３にプラズマ処理用のガス（例えばアルゴンガス）が導入される。高周波電源４５から高周波コイル４４に高周波電力（高周波電圧）が印加されることにより、プラズマ誘導発生部４３では、プラズマが生成される。発生したプラズマは反応室４２内に導入され、支持台４７上に配置された被処理物４６上に供給（照射）される。高周波電源４９から支持台４７に高周波電力（高周波電圧）を供給してバイアス電圧を制御することにより、プラズマ中のイオン（例えばアルゴンイオン）を加速する電界（電場）が生じ、加速されたプラズマ（またはプラズマ中のイオン、例えばアルゴンイオン）が被処理物４６に照射される。このため、被処理物４６に対して加速されたプラズマ（またはイオン）を照射する処理（異方性プラズマ処理、例えばスパッタエッチング処理）を行うことができる。プラズマ処理１１では被処理物４６は配線基板２であり、プラズマ処理１２では被処理物４６は半導体チップ３であり、プラズマ処理１４では被処理物４６は半導体チップ３を搭載した配線基板２であり、プラズマ処理１６では被処理物４６は半導体チップ３，４を搭載した配線基板２である。
【００７２】
本実施の形態とは異なり、酸素ガスなどを用いたダイレクトプラズマ（Ｄｉｒｅｃｔ  Ｐｌａｓｍａ）方式などのようにプラズマ（イオン）を加速せずに等方的なプラズマ処理を行った場合には、処理速度が比較的遅いため、プラズマ処理に要する時間が長くなる。このため、半導体装置の製造時間が長くなってしまう。また、プラズマを加速せずに等方的なプラズマ処理を行った場合、化学的作用だけが生じ、物理的作用は生じない。このため、化学的作用により有機物を除去することはできても、無機物（例えば金属の酸化物など）は除去しにくい。このため、プラズマを加速せずに等方的なプラズマ処理を行った場合には、被処理物の処理面の清浄化が不足し、アンダーフィル樹脂７や封止樹脂９などの密着性が低下する恐れがある。
【００７３】
本実施の形態では、プラズマ処理１１，１２，１４，１６（特にプラズマ処理１６）として、上記のように例えばＲＩＥ方式やＩＣＰ方式などを用いて、加速されたプラズマ（イオン）を被処理物に照射し、異方性を有したプラズマ処理を行う。プラズマ（イオン）を加速して被処理物の処理面に照射する（ぶつける）ので、化学的作用および物理的作用の両方が生じ得る。このため、有機物はもちろん、無機物（例えば金属の酸化物など）も除去することが可能になる。また、プラズマ処理速度を高めることができ、比較的短時間で効率的なプラズマ処理を行うことができる。
【００７４】
また、ＲＩＥ方式やＩＣＰ方式などを用いて加速されたプラズマを被処理物に照射して異方性を有したプラズマ処理を行った場合、遮蔽物があるとその下方の領域にはプラズマ（イオン）が照射されない（行き渡らない）恐れがある。例えば、半導体チップ３上に半導体チップ３より大きな半導体チップ４を搭載した状態で異方性を有したプラズマ処理を（プラズマ処理１６として）行った場合、アンダーフィル樹脂７の露出面７ａは、半導体チップ４に遮蔽されてしまい、プラズマ（イオン）が照射されにくくなる。アンダーフィル樹脂７の露出面７ａのプラズマ処理が不十分だと、アンダーフィル樹脂７と封止樹脂９との密着性の低下を招く恐れがある。一方、アンダーフィル樹脂７の露出面７ａのプラズマ処理を充分に行うために、プラズマ処理（プラズマ処理１６）の時間を長くすると、チャージアップなどにより半導体チップ３，４がダメージを受けてしまう恐れがある。特に、半導体チップ３上に半導体チップ４を搭載した後に行うプラズマ処理１６では、半導体チップ４の表面（半導体素子形成側の面）が露出した状態でプラズマ処理を行うので、長時間プラズマ処理を行ってチャージアップが生じた場合に半導体チップ４へ与えられる悪影響は大きい。このため、プラズマ処理１１，１２，１４，１６（特にプラズマ処理１６）は比較的短時間で行われることが好ましい。
【００７５】
本実施の形態では、プラズマ処理１１，１２，１４，１６（特にプラズマ処理１６）として加速されたプラズマを被処理物に照射して異方性を有したプラズマ処理を行った場合にも、上記のような問題が生じることはない。すなわち、本実施の形態では、半導体チップ３上に半導体チップ４を搭載する前にプラズマ処理１４を行ってアンダーフィル樹脂７の露出面７ａをプラズマ処理しておき、その後、半導体チップ３上に半導体チップ４を搭載してから、再度プラズマ処理１６を行う。半導体チップ３上に半導体チップ４を搭載した後のプラズマ処理１６ではアンダーフィル樹脂７の露出面７ａが半導体チップ４に遮蔽されてプラズマが照射されなかったとしても、半導体チップ３上に半導体チップ４を搭載する前のプラズマ処理１４によってアンダーフィル樹脂７の露出面７ａにプラズマが充分に照射されている。このため、封止樹脂９を形成する下地の全領域（配線基板２、アンダーフィル樹脂７および半導体チップ３，４の露出面）がプラズマ処理されている（プラズマ処理不足の領域が存在しない）こととなるので、封止樹脂９と下地との密着性を的確に向上することができる。また、プラズマ処理１６の時間を比較的短時間にしても、充分なプラズマ処理効果（処理面の清浄化や活性化（粗面化））を得ることができ、プラズマ処理不足の領域が発生しないので、プラズマ処理１６の時間を比較的短時間にしてチャージアップなどによる半導体チップ３，４のダメージを抑制または防止することが可能となる。このため、半導体装置の信頼性を向上することができる。
【００７６】
また、本発明者の検討によれば、プラズマ処理１６においてアンダーフィル樹脂７の露出面７ａへのプラズマ（イオン）の照射が半導体チップ４によって遮蔽される現象は、上記のように半導体チップ４の端部４ｃから半導体チップ３の端部３ｃまでの距離Ｌ１が、配線基板２の上面から半導体チップ４の下面（または半導体チップ３の上面）までの距離（高さ）Ｈ１よりも大きい（Ｌ１＞Ｈ１）場合により顕著となる。このため、半導体チップ４の端部４ｃから半導体チップ３の端部３ｃまでの距離Ｌ１が、配線基板２の上面から半導体チップ４の下面（または半導体チップ３の上面）までの距離Ｈ１よりも大きい（Ｌ１＞Ｈ１）場合に本実施の形態の製造工程を適用すればより有効である。
【００７７】
また、本実施の形態では、プラズマ処理１４を行った後、２４時間以内に封止樹脂９を形成することがより好ましい。本発明者の検討によれば、プラズマ処理の効果は、プラズマ処理後２４時間を経過した後は低減してしまう。このため、プラズマ処理１４を行った後、２４時間以内に封止樹脂９を形成することで、封止樹脂９と下地（配線基板２、アンダーフィル樹脂７、半導体チップ３，４）の密着性をより的確に向上することができ、半導体装置の信頼性をより的確に向上することができる。
【００７８】
また、本実施の形態では、半導体チップ３を配線基板２に搭載する前に、配線基板２および半導体チップ３に対してプラズマ処理１１，１２を施す。このため、半導体チップ３を配線基板２に搭載し、半導体チップ３と配線基板２との間にアンダーフィル樹脂７を形成したときに、アンダーフィル樹脂７と半導体チップ３との密着性やアンダーフィル樹脂７と配線基板２との密着性を向上することができる。特に、半導体チップ３の表面（半導体素子形成側の面）に形成された保護膜３ａ（例えばポリイミド膜などの有機樹脂膜）とアンダーフィル樹脂７との密着性は低下しやすいが、半導体チップ３をダイボンディング前にプラズマ処理したことで、半導体チップ３の表面に形成された保護膜３ａを清浄化しまた活性化（粗面化）でき、半導体チップ３の表面の保護膜３ａとアンダーフィル樹脂７との密着性を向上することができる。半導体チップ３を配線基板２に搭載した後で、アンダーフィル樹脂７を形成する前にプラズマ処理を行った場合は、配線基板２に対向する半導体チップ３の表面の保護膜３ａには、プラズマが半導体チップ３自身によって遮蔽されて充分には照射されず、その後形成されるアンダーフィル樹脂７の密着性を充分に向上できない恐れがある。本実施の形態では、半導体チップ３を配線基板２に搭載する前に半導体チップ３および配線基板２に対してプラズマ処理１１，１２を施すので、アンダーフィル樹脂７が接する全ての領域を充分に清浄化しまた活性化（粗面化）することができ、アンダーフィル樹脂７の密着性を的確に向上することが可能となる。
【００７９】
図１９は、製造された半導体装置（半導体パッケージ）に対して、まず高温高湿試験を行ってから、２６０℃のリフロー処理（半導体装置のマザーボード上への実装工程と同様の温度処理）を連続して３回行い、その後電気的選別試験と超音波探傷（ＳＡＴ）観察を行った結果を示す説明図（表）である。本実施の形態に従って製造された半導体装置１だけでなく、本実施の形態のようなプラズマ処理１１，１２，１４，１６を行わずに製造した比較例の半導体装置ＤＣＥについても同様の試験を行い、結果を図１９に載せてある。行われた高温高湿試験は、サンプル（半導体装置）を温度８５℃、湿度８５％の試験槽（高温高湿槽）中で２４時間放置した場合（８５℃／８５％ＲＨ２４ｈ）と、より厳しい高温高湿試験である温度８５℃、湿度８５％の試験槽中で１６８時間放置した場合（８５℃／８５％ＲＨ１６８ｈ）との２種類である。複数（例えば１５個）のサンプル（半導体装置）に対して高温高湿試験およびリフロー処理を行い、その後その複数のサンプルについて電気的選別試験および超音波探傷（ＳＡＴ）観察を行っている。電気的選別試験は、半導体装置の電気的特性値を測定し、それが規格内にあるかを調べる試験（規格外になったサンプルを不良として選別）であり、超音波探傷（ＳＡＴ）観察は、半導体装置内部に剥離などの不良が生じていないかを観察する試験である。
【００８０】
図１９に示されるように、本実施の形態に従って製造された半導体装置１では、８５℃／８５％ＲＨ２４ｈの高温高湿試験およびその後のリフロー処理を行った場合は、サンプル数１５個のうち不良は０個であり、不良はほとんど発生しなかった。より厳しい条件である８５℃／８５％ＲＨ１６８ｈの高温高湿試験およびその後のリフロー処理を行った場合でも、サンプル数１５個のうち不良は２個と、不良の発生率は比較的小さかった。それに対して、本実施の形態のようなプラズマ処理１１，１２，１４，１６を行わなかった比較例の半導体装置ＤＣＥの場合は、図１９に示されるように、８５℃／８５％ＲＨ２４ｈの高温高湿試験およびその後のリフロー処理を行った場合は、サンプル数１５個のうち不良が２個発生し、より厳しい条件である８５℃／８５％ＲＨ１６８ｈの高温高湿試験およびその後のリフロー処理を行った場合は、サンプル数１５個のうち不良が８個と、不良の発生率が大きかった。
【００８１】
図２０は、高温高湿試験およびリフロー処理後の電気的選別試験で不良として選別された比較例の半導体装置ＤＣＥを超音波探傷（ＳＡＴ）観察して剥離個所を調べた結果を模式的に示す断面図である。図２０に模式的に示されるように、アンダーフィル樹脂７と封止樹脂９との間に剥離（剥離部）６１が生じている。この剥離６１は、配線基板２と封止樹脂９との界面にも広がっている。また、アンダーフィル樹脂７と半導体チップ３との間も剥離（剥離部）６２が生じている。このような剥離６１，６２は、高温高湿試験およびリフロー処理を行った本実施の形態の半導体装置１では、ほとんど生じなかった。
【００８２】
本実施の形態のように、プラズマ処理１１，１２，１４，１６を行って半導体装置１を製造することで、樹脂材料部分同士の密着性を向上することができ、アンダーフィル樹脂７や封止樹脂９の剥離を防止することができる。このため、半導体装置の信頼性を向上し、半導体装置の製造歩留まりを向上することができる。半導体装置の製造コストも低減できる。
【００８３】
（実施の形態２）
上記実施の形態１では、配線基板２に半導体チップ３をフェースダウンボンディング（フリップチップ接続）している。本実施の形態では、配線基板に半導体チップをフェースアップボンディングする。
【００８４】
図２１〜図３０は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【００８５】
まず、図２１に示されるように、基板としての配線基板（回路基板、配線積層基板、多層配線基板）７１を準備する。配線基板７１は上記実施の形態１における配線基板２とほぼ同様の構成を有し、配線基板７１の表面（半導体チップ７３を搭載する側の主面）の電極（パッド電極、導体部、配線）７１ａが、配線基板７１に設けられた図示しないスルーホール（およびそのスルーホールに埋め込まれた金属材料などからなるプラグまたはスルーホールの側壁に形成された導体層）や配線基板７１の内部の配線層などを介して、配線基板７１の裏面（半導体チップ７３を搭載する側とは逆側の主面）の電極（パッド電極、導体部、配線）７１ｂと電気的に接続されている。
【００８６】
それから、図２１において矢印で模式的に示されるようにプラズマ処理７２を施す。プラズマ処理７２は、配線基板７１の半導体チップ７３を搭載する側の面に対して施され、例えばアルゴン（Ａｒ）ガスなどを用いたプラズマ処理７２を行うことができる。アルゴンガスを用いることで、効果的なプラズマ処理を行うことができ、また製造コストの低減も可能となる。他の形態として、アルゴンガス以外の不活性ガス（例えばヘリウム（Ｈｅ）ガス）を用いたプラズマ処理７２を行うこともできる。また、プラズマ処理７２のプラズマ処理用ガスが酸素（Ｏ２）ガスなどを含有することもできる。
【００８７】
また、プラズマ処理７２は、配線基板７１に対して加速されたプラズマを照射する処理（異方性プラズマ処理）を行うことが好ましく、例えばＲＩＥ方式またはＩＣＰ方式のプラズマ処理を行うことができる。プラズマは、例えば電場（電界）によって加速することができる。プラズマ処理７２によって、配線基板７１の半導体チップ７３を搭載する側の面が清浄化されまたは活性化（粗面化）され、後で形成されるダイボンディング材７４との密着性などを向上することができる。
【００８８】
次に、図２２に示されるように、配線基板７１上に半導体チップ７３が搭載される。
【００８９】
半導体チップ７３は、その表面（半導体素子形成側の主面）に、有機樹脂膜（例えばポリイミド膜）からなる保護膜７３ａが形成されており、半導体チップ７３内に形成された半導体素子または半導体集積回路に電気的に接続された電極（パッド電極）７３ｂが、保護膜７３ａから露出するように形成されている。上記実施の形態１の半導体チップ３とは異なり、半導体チップ７３の表面の電極７３ｂ上には、バンプ電極６が形成されていない。半導体チップ７３の他の構成は、半導体チップ３とほぼ同様である。
【００９０】
図２２に示されるように、配線基板７１上に半導体チップ７３を搭載（接着）する際には、フェースアップボンディングを行って、半導体チップ７３の裏面（半導体素子形成側の主面とは逆側の主面）をダイボンディング材７４を介して配線基板７１に接着する。ダイボンディング材７４は、熱硬化性樹脂（例えばエポキシ樹脂であり、フィラーなどを含んでいてもよい）などの樹脂材料により形成することができ、半導体チップ７３の裏面をダイボンディング材７４を介して配線基板７１に貼り付け、加熱により熱硬化性樹脂からなるダイボンディング材７４を硬化して、半導体チップ７３を配線基板７１に固着することができる。
【００９１】
また、半導体チップ７３は配線基板７１上に、半導体チップ７３の裏面側を配線基板７１側に向けて搭載する。半導体チップ７３の裏面には、ポリイミドなどの有機樹脂膜からなる保護膜が形成されておらず、シリコン領域が露出している。このため、本実施の形態では、半導体チップ７３を配線基板７１上に搭載する前に半導体チップ７３の配線基板７１に搭載される側の面（ここでは半導体チップ７３の裏面）に対してプラズマ処理を施さなくとも、半導体チップ７３の裏面とダイボンディング材７４との密着性は比較的よい。
【００９２】
次に、図２３に示されるように、半導体チップ７３が搭載された配線基板７１に対して、矢印で模式的に示されるようにプラズマ処理７５を施す。例えばアルゴン（Ａｒ）ガスなどを用いたプラズマ処理７５を行うことができる。アルゴンガスを用いることで、効果的なプラズマ処理を行うことができ、また製造コストの低減も可能となる。他の形態として、アルゴンガス以外の不活性ガス（例えばヘリウム（Ｈｅ）ガス）を用いたプラズマ処理７５を行うこともできる。また、プラズマ処理７５のプラズマ処理用ガスが酸素（Ｏ２）ガスなどを含有することもできる。また、プラズマ処理７５は、加速されたプラズマを照射する処理（異方性プラズマ処理）を行うことが好ましく、例えばＲＩＥ方式やＩＣＰ方式を用いて行うことができる。このプラズマ処理７５によって、半導体チップ７３の表面の保護膜７３ａ（例えばポリイミド膜などの有機樹脂膜）やダイボンディング材７４の露出面７４ａが清浄化されまた活性化（粗面化）されるので、後で形成される封止樹脂との密着性を向上することができる。また、このプラズマ処理７５によって、半導体チップ７３の表面の電極７３ｂが清浄化されるので、後で形成されるボンディングワイヤ７６と電極７３ｂとの接続の信頼性を向上できる。
【００９３】
次に、図２４に示されるように、ワイヤボンディング工程を行って、半導体チップ７３と配線基板７１を接続する。すなわち、半導体チップ７３の表面の電極７３ｂと配線基板７１の表面の電極７１ａとを、例えば金（Ａｕ）線などの金属細線などからなるボンディングワイヤ７６を介して電気的に接続する。
【００９４】
次に、図２５に示されるように、半導体チップ７３の表面（半導体素子形成側の主面）上にスペーサ７７を搭載（接着）する。スペーサ７７は、例えば、単結晶シリコンからなり半導体素子を形成していない半導体基板（半導体ウエハ、シリコンウエハ）を所定の形状にダイシングして得られたチップ（シリコンチップ）などを用いることができ、ダイボンドフィルムなどの接着用の樹脂材料７８によって半導体チップ７３の表面上に搭載（接着）される。スペーサ７７の寸法（平面寸法、主面の面積）は半導体チップ７３の寸法（平面寸法、主面の面積）よりも小さく、半導体チップ７３の表面の電極７３ｂが形成されている領域よりも内側の領域上に搭載（接着）される。このため、スペーサ７７はボンディングワイヤ７６に接触しない。また、スペーサ７７は、シリコンチップにより形成され、ポリイミドなどの有機樹脂膜からなる保護膜が外表面に形成されていない（すなわちシリコン領域が露出している）。このため、スペーサ７７と後で形成される封止樹脂との密着性（接着性）は比較的よい。従って、半導体チップ７３上にスペーサ７７を搭載した後で、後述する半導体チップ７９をスペーサ７７上に搭載する前には、プラズマ処理を行わなくともよい。
【００９５】
次に、図２６に示されるように、半導体チップ７９をスペーサ７７上に搭載（接着）する。半導体チップ７９は、スペーサ７７上に、半導体チップ７９の表面（半導体素子形成側の面）が上方を向き、裏面が下方を向くように、搭載される。従って、スペーサ７７の上面に半導体チップ７９の裏面が接着される。半導体チップ７９はスペーサ７７上に、接着用の樹脂材料（例えばエポキシ樹脂などの熱硬化性樹脂材料）８０などを介して接着（固着）される。
【００９６】
半導体チップ７９は、上記実施の形態１における半導体チップ４とほぼ同様の構成を有しており、半導体チップ７９の表面（半導体素子形成側の主面）に有機樹脂膜（例えばポリイミド膜）からなる保護膜７９ａが形成され、半導体チップ７９内に形成された半導体素子または半導体集積回路に電気的に接続された電極（パッド電極）７９ｂが、保護膜７９ａから露出するように形成されている。
【００９７】
本実施の形態における半導体チップ７９と半導体チップ７３との平面位置関係は、上記実施の形態１における半導体チップ４と半導体チップ３との平面位置関係と同様である。すなわち、本実施の形態においても、半導体チップ７９の寸法（平面寸法、主面の面積）は、半導体チップ７３の寸法（平面寸法、主面の面積）よりも大きい。あるいは、半導体チップ７９は、半導体チップ７３の辺よりも長い辺を有している。このため、半導体チップ７９の下方に半導体チップ７３が存在しない領域が生じることになる。すなわち、半導体チップ７９の端部の近傍領域では、下方に半導体チップ７３が存在しない状態となり、あるいは、半導体チップ７９の周辺部の下方には、半導体チップ７３が存在しない状態となる。従って、半導体チップ７３と配線基板７１との間の領域からはみ出したダイボンディング材７４の露出面７４ａや半導体チップ７３の端部近傍領域における保護膜７３ａの露出面の上方には、半導体チップ７９（の周辺部）が存在することになり、半導体チップ７３、スペーサ７７および半導体チップ７９を搭載した配線基板７１を上方（半導体チップ７９の上方）から見ると半導体チップ７９（の周辺部または端部近傍領域）によって、半導体チップ７３の端部近傍領域における保護膜７３ａの露出面やダイボンディング材７４の露出面７４ａが遮蔽された状態になる。
【００９８】
なお、本実施の形態では、半導体チップ７９の寸法が半導体チップ７３の寸法よりも大きくても、半導体チップ７９と半導体チップ７３との間にスペーサ７７を介在させるので、半導体チップ７９の下面（裏面）がボンディングワイヤ７６に接触するのを防止することができる。
【００９９】
次に、図２７に示されるように、半導体チップ７３および半導体チップ７９が搭載された配線基板７１に対して、矢印で模式的に示されるようにプラズマ処理８１を施す。例えばアルゴン（Ａｒ）ガスなどを用いたプラズマ処理８１を行うことができる。アルゴンガスを用いることで、効果的なプラズマ処理を行うことができ、また製造コストの低減も可能となる。他の形態として、アルゴンガス以外の不活性ガス（例えばヘリウム（Ｈｅ）ガス）を用いたプラズマ処理８１を行うこともできる。また、プラズマ処理８１のプラズマ処理用ガスが酸素（Ｏ２）ガスなどを含有することもできる。また、プラズマ処理８１は、加速されたプラズマを照射する処理（異方性プラズマ処理）を行うことが好ましく、例えばＲＩＥ方式やＩＣＰ方式を用いて行うことができる。このプラズマ処理８１によって、半導体チップ７９の表面の保護膜７９ａ（例えばポリイミド膜などの有機樹脂膜）が清浄化されまた活性化（粗面化）されるので、後で形成される封止樹脂との密着性を向上することができる。また、このプラズマ処理８１によって、半導体チップ７９の表面の電極７９ｂが清浄化されるので、後で形成されるボンディングワイヤ８２と電極７９ｂとの接続の信頼性を向上できる。
【０１００】
プラズマ処理８１を施した後、図２８に示されるように、ワイヤボンディング工程を行って、半導体チップ７９と配線基板７１を接続する。すなわち、半導体チップ７９の表面の電極７９ｂと配線基板７１の表面の電極７１ａとを、例えば金（Ａｕ）線などの金属細線などからなるボンディングワイヤ８２を介して電気的に接続する。
【０１０１】
次に、図２９に示されるように、モールド工程（例えばトランスファモールド工程）を行って、配線基板７１上に、半導体チップ７３、スペーサ７７、半導体チップ７９およびボンディングワイヤ７６，８２を覆うように、例えば熱硬化性樹脂材料（例えばエポキシ樹脂であり、フィラーなどを含んでいてもよい）などからなる封止樹脂８３を形成する。封止樹脂８３の形成工程は、上記実施の形態１の封止樹脂９の形成工程とほぼ同様であるので、ここではその説明は省略する。
なお、上記実施の形態１と同様に、本実施の形態においても、プラズマ処理７５を行った後、２４時間以内に封止樹脂８３を形成することがより好ましい。これにより、封止樹脂８３と下地（配線基板７１、ダイボンディング材７４、スペーサ７７、半導体チップ７３，７９）の密着性をより的確に向上することができる。
【０１０２】
次に、図３０に示されるように、上記実施の形態１の半田ボール１０と同様に、配線基板７１の裏面（半導体チップ７３を搭載する側とは逆側の主面）に半田ボール８４を形成する（取り付ける）。例えば、配線基板７１の裏面を上方に向けた状態で、配線基板７１の裏面に設けられた電極（電極パッド）７１ｂ上に半田ボールを搭載し、リフロー処理を行って配線基板７１の裏面の電極７１ｂに接続する半田ボール８４を形成する。
【０１０３】
その後、必要に応じて配線基板７１を所定の位置で切断して個片に切り離し、図３０の半導体装置（半導体パッケージ）９０が得られる（製造される）。製造された半導体装置９０は、半田ボール８４によって図示しないマザーボードなどに搭載することができる。
【０１０４】
本実施の形態では、配線基板７１上に半導体チップ７３を搭載した後に、プラズマ処理７５を施している。これにより、半導体チップ７３の表面の保護膜７３ａの露出面やダイボンディング材７４の露出面７４ａなどがクリーニングされて清浄化されるとともに、活性化（粗面化）される。更に、半導体チップ７３上にスペーサ７７を介して半導体チップ７９を搭載した後にプラズマ処理８１を施している。これにより、半導体チップ７９の表面の保護膜７９ａの露出面（や配線基板７１）などがクリーニングされて清浄化されるとともに、活性化（粗面化）される。プラズマ処理８１において、相対的に大きな半導体チップ７９によって遮蔽されることにより、半導体チップ７３の表面の保護膜７３ａの露出面やダイボンディング材７４の露出面７４ａにプラズマが照射されなかったとしても、それらの領域はプラズマ処理７５において充分にプラズマが照射されているので、プラズマ処理が不足した領域が生じるのを防止することができる。このため、上記実施の形態１と同様に、封止樹脂８３を形成する下地の全領域がプラズマ処理されている（プラズマ処理不足の領域が存在しない）こととなるので、封止樹脂８３と下地との密着性を的確に向上することができる。このため、半導体チップ７３と封止樹脂８３との間の密着性、半導体チップ７９と封止樹脂８３との間の密着性、ダイボンディング材７４と封止樹脂８３との間の密着性および配線基板７１と封止樹脂８３との間の密着性が向上し、高温高湿試験などにより封止樹脂８３が剥離するのを防止できる。また、各プラズマ処理７５，８１を比較的短時間で行うことが可能となるので、チャージアップなどによる半導体チップ７３，７９のダメージを防止することもできる。従って、半導体装置９０の信頼性を向上することができ、半導体装置の製造歩留まりを向上することができる。また、半導体装置の製造コストも低減できる。
【０１０５】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１０６】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【０１０７】
基板上に第１の半導体チップを搭載した後にプラズマ処理を施し、第１の半導体チップ上に第２の半導体チップを搭載した後に再度プラズマ処理を施すことにより、高い信頼性を有する半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置の断面図である。
【図２】本発明の一実施の形態である半導体装置の製造工程で用いられる配線基板の要部断面図である。
【図３】図２の配線基板の平面図である。
【図４】本発明の一実施の形態である半導体装置の製造工程で用いられる半導体チップの断面図である。
【図５】図４の半導体チップの平面図である。
【図６】本発明の一実施の形態である半導体装置の製造工程中における要部断面図である。
【図７】図６に続く半導体装置の製造工程中における要部断面図である。
【図８】図７の半導体装置の平面図である。
【図９】図７に続く半導体装置の製造工程中における要部断面図である。
【図１０】図９に続く半導体装置の製造工程中における要部断面図である。
【図１１】図１０の半導体装置の平面図である。
【図１２】図１０に続く半導体装置の製造工程中における要部断面図である。
【図１３】図１２に続く半導体装置の製造工程中における要部断面図である。
【図１４】配線基板を成形金型で挟む様子を説明するための断面図である。
【図１５】図１３に続く半導体装置の製造工程中における要部断面図である。
【図１６】図１５に続く半導体装置の製造工程中における要部断面図である。
【図１７】ＲＩＥ方式のプラズマ処理装置を示す説明図である。
【図１８】ＩＣＰ方式のプラズマ処理装置を示す説明図である。
【図１９】半導体装置に対して、高温高湿試験およびリフロー処理を行ってから電気的選別試験と超音波探傷観察を行った結果を示す説明図である。
【図２０】高温高湿試験およびリフロー処理後の電気的選別試験で不良として選別された比較例の半導体装置を超音波探傷観察した結果を示す断面図である。
【図２１】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図２２】図２１に続く半導体装置の製造工程中における要部断面図である。
【図２３】図２２に続く半導体装置の製造工程中における要部断面図である。
【図２４】図２３に続く半導体装置の製造工程中における要部断面図である。
【図２５】図２４に続く半導体装置の製造工程中における要部断面図である。
【図２６】図２５に続く半導体装置の製造工程中における要部断面図である。
【図２７】図２６に続く半導体装置の製造工程中における要部断面図である。
【図２８】図２７に続く半導体装置の製造工程中における要部断面図である。
【図２９】図２８に続く半導体装置の製造工程中における要部断面図である。
【図３０】図２９に続く半導体装置の製造工程中における要部断面図である。
【符号の説明】
１  半導体装置
２  配線基板
２ａ  電極
２ｂ  電極
３  半導体チップ
３ａ  保護膜
３ｂ  電極
３ｃ  端部
４  半導体チップ
４ａ  保護膜
４ｂ  電極
４ｃ  端部
５  接着用樹脂
６  バンプ電極
７  アンダーフィル樹脂
７ａ  露出面
８  ボンディングワイヤ
９  封止樹脂
１０  半田ボール
１１  プラズマ処理
１２  プラズマ処理
１４  プラズマ処理
１６  プラズマ処理
２１  第１金型
２１ａ  キャビティ
２１ｂ  ゲート
２２  第２金型
２３  真空吸引孔
２４  エジェクタピン
３１  プラズマ処理装置
３２  チャンバ
３３  上部電極
３４  下部電極
３５  結合コンデンサ
３６  高周波電源
３７  ガス供給口
３８  ガス排気口
３９  被処理物
４１  プラズマ処理装置
４２  反応室
４３  プラズマ誘導発生部
４４  高周波コイル
４５  高周波電源
４６  被処理物
４７  支持台
４８  結合コンデンサ
４９  高周波電源
５０  ガス導入部
５１  ガス排気口
６１  剥離
６２  剥離
７１  配線基板
７１ａ  電極
７１ｂ  電極
７２  プラズマ処理
７３  半導体チップ
７３ａ  保護膜
７３ｂ  電極
７４  ダイボンディング材
７４ａ  露出面
７５  プラズマ処理
７６  ボンディングワイヤ
７７  スペーサ
７８  樹脂材料
７９  半導体チップ
７９ａ  保護膜
７９ｂ  電極
８０  樹脂材料
８１  プラズマ処理
８２  ボンディングワイヤ
８３  封止樹脂
８４  半田ボール
９０  半導体装置
【図１】
2004319892.tif 000003
【図２】
2004319892.tif 000004
【図３】
2004319892.tif 000005
【図４】
2004319892.tif 000006
【図５】
2004319892.tif 000007
【図６】
2004319892.tif 000008
【図７】
2004319892.tif 000009
【図８】
2004319892.tif 000010
【図９】
2004319892.tif 000011
【図１０】
2004319892.tif 000012
【図１１】
2004319892.tif 000013
【図１２】
2004319892.tif 000014
【図１３】
2004319892.tif 000015
【図１４】
2004319892.tif 000016
【図１５】
2004319892.tif 000017
【図１６】
2004319892.tif 000018
【図１７】
2004319892.tif 000019
【図１８】
2004319892.tif 000020
【図１９】
2004319892.tif 000021
【図２０】
2004319892.tif 000022
【図２１】
2004319892.tif 000023
【図２２】
2004319892.tif 000024
【図２３】
2004319892.tif 000025
【図２４】
2004319892.tif 000026
【図２５】
2004319892.tif 000027
【図２６】
2004319892.tif 000028
【図２７】
2004319892.tif 000029
【図２８】
2004319892.tif 000030
【図２９】
2004319892.tif 000031
【図３０】
2004319892.tif 000032