(57)【要約】【課題】キャパシタ誘電体膜でのリーク電流の発生のおそれを低減することにより、キャパシタ誘電体膜の特性が向上した半導体装置およびその製造方法を提供する。【解決手段】円筒型キャパシタのキャパシタ下部電極９の上端部には尖り形状が形成されている。この尖り形状を覆う部分にはキャパシタ誘電体膜１０およびキャパシタ誘電体膜１００との２層の誘電体膜が形成されている。その結果、キャパシタ下部電極９がその上端部に尖り形状を有していても、その尖り形状部分を覆う誘電体膜は、他の部分に比較して厚みが大きくなっている。そのため、キャパシタ下部電極の尖り形状部分に電界集中が発生しても、誘電体膜はリーク電流を発生させない程度の十分な絶縁性能を発揮する。【選択図】        図１
2004342925.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
該半導体基板の主表面に対してほぼ垂直に延びるように形成された垂直部を有するキャパシタ下部電極と、
前記垂直部の表面を覆うように形成されたキャパシタ誘電体膜と、
該キャパシタ誘電体膜の表面を覆うように形成されたキャパシタ上部電極とを備え、
前記キャパシタ誘電体膜は、前記垂直部の上側に形成された部分の膜厚が前記垂直部の側面側に形成された部分の膜厚よりも大きい、半導体装置。
【請求項２】
前記キャパシタ誘電体膜は、前記垂直部の上側に形成された部分が２層構造をなしている、請求項１に記載の半導体装置。
【請求項３】
前記２層構造は、互いに異なる組成の２種類の絶縁膜により構成された、請求項２に記載の半導体装置。
【請求項４】
半導体基板の上方に、該半導体基板の主表面に対して垂直な方向に延びる垂直部を有するキャパシタ下部電極となる膜を形成する工程と、
前記垂直部の表面を覆うようにキャパシタ誘電体膜となる膜を形成する工程と、
前記キャパシタ誘電体膜となる膜の上側から誘電体膜のスパッタリングまたはプラズマ化学気相成長を行うことにより、前記垂直部の上側の前記キャパシタ誘電体膜となる膜の上面に誘電体膜を付着させる工程と、
前記キャパシタ誘電体膜となる膜および前記誘電体膜の表面を覆うようにキャパシタ上部電極となる膜を形成する工程とを備えた、半導体装置の製造方法。
【請求項５】
半導体基板の上方に半導体基板の主表面に対してほぼ垂直に延びる垂直部を有するルテニウムからなるキャパシタ下部電極となる膜を形成する工程と、
前記キャパシタ下部電極となる膜を、還元素雰囲気において、温度５００〜９５０℃および圧力１Ｔｏｒｒ〜大気圧という条件の下で、１分以上の時間にわたってアニールする工程と、
アニールされた前記キャパシタ下部電極の表面を覆うようにキャパシタ誘電体膜となる膜を形成する工程と、
前記キャパシタ誘電体膜となる膜の表面を覆うようにキャパシタ上部電極となる膜を形成する工程とを備えた、半導体装置の製造方法。
【請求項６】
半導体基板の上方に層間絶縁膜を形成する工程と、
該層間絶縁膜に該層間絶縁膜を上下方向に貫通するホールを形成する工程と、
前記ホールの側面に沿うようにルテニウムからなるキャパシタ下部電極となる膜をメタルオーガニック化学気相成長により形成する工程と、
前記キャパシタ下部電極となる膜を残すように前記層間絶縁膜を除去する工程と、
前記キャパシタ下部電極となる膜を、還元素雰囲気において、温度６５０〜９５０℃および圧力１Ｔｏｒｒ〜大気圧という条件下で、１分以上の時間にわたってアニールする工程と、
アニールされた前記キャパシタ下部電極となる膜の表面を覆うようにキャパシタ誘電体膜となる膜を形成する工程と、
前記キャパシタ誘電体膜となる膜の表面を覆うようにキャパシタ上部電極となる膜を形成する工程とを備えた、半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、キャパシタを備えた半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来より、半導体装置の一例としてのＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）においては、半導体基板の上方に半導体基板の主表面に対して垂直に延びる垂直部を有するキャパシタ電極を備えた円筒型キャパシタが設けられたものがある。
【０００３】
【特許文献１】
特開２００２−１９８４９８号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来のキャパシタにおいては、キャパシタ下部電極の垂直部の上端部に尖り形状が形成されることがある。また、メタルオーガニック化学気相成長によりキャパシタ下部電極を形成すると、キャパシタ下部電極が形成するホールの表面に先端が尖った凹凸形状を有する部分が形成されることがある。この尖り形状を有する上端部の上にまたは先端が尖った凹凸形状を有する部分の上にキャパシタ誘電体膜を積み重ねたキャパシタでは、その尖り形状を有する上端部の上側に位置する部分または先端が尖った凹凸形状を有する部分の上に形成されたキャパシタ誘電体膜においてリーク電流が発生することがある。
【０００５】
本発明は、上述の問題に鑑みてなされたものであり、その目的は、キャパシタ誘電体膜の信頼性が向上した半導体装置を提供することである。
【０００６】
【課題を解決するための手段】
本発明の半導体装置は、半導体基板と、半導体基板の主表面に対してほぼ垂直に延びるように形成された垂直部を有するキャパシタ下部電極と、垂直部の表面を覆うように形成されたキャパシタ誘電体膜と、キャパシタ誘電体膜の表面を覆うように形成されたキャパシタ上部電極とを備えている。また、キャパシタ誘電体膜は、垂直部の上側に形成された部分の膜厚が垂直部の側面上に形成された部分の膜厚よりも大きい。
【０００７】
上記の構成によれば、垂直部の上側に位置する部分のキャパシタ誘電体膜においてリーク電流が発生するおそれが低減される。その結果、キャパシタ誘電体膜の信頼性が向上する。
【０００８】
本発明の第１の局面の半導体装置の製造方法は、次の工程を備えている。まず、半導体基板の上方に、半導体基板の主表面に対して垂直な方向に延びる垂直部を有するキャパシタ下部電極となる膜を形成する。次に、垂直部の表面を覆うようにキャパシタ誘電体膜となる膜を形成する。その後、キャパシタ誘電体膜となる膜の上側から誘電体膜のスパッタリングまたはプラズマ化学気相成長を行うことにより、垂直部の上方のキャパシタ誘電体膜となる膜の上面に誘電体膜を付着させる。次に、キャパシタ誘電体膜となる膜および誘電体膜の表面を覆うようにキャパシタ上部電極となる膜を形成する。
【０００９】
上記の製法によれば、スパッタリングにより、垂直部の上方のキャパシタ誘電体膜の上面に絶縁膜を付着させることができる。その結果、垂直部の上方のキャパシタ誘電体膜として機能する膜の厚みが大きくなる。したがって、キャパシタ下部電極の垂直部の上端部が尖り形状を有しているような場合においても、垂直部の上方の誘電体膜は他の部分に比べて厚さが大きくなる。それにより、垂直部の上方の部分のキャパシタ誘電体膜においてリーク電流が発生するおそれが低減される。したがって、キャパシタ誘電体膜の信頼性が向上する。
【００１０】
本発明の第２の局面の半導体装置の製造方法は、次の工程を備えている。まず、半導体基板の上方に半導体基板の主表面に対してほぼ垂直に延びる垂直部を有するルテニウムからなるキャパシタ下部電極となる膜を形成する。次に、キャパシタ下部電極となる膜を、還元素雰囲気において、温度５００〜９５０℃および圧力１Ｔｏｒｒ〜大気圧という条件の下で、１分以上の時間にわたってアニールする。その後、アニールされたキャパシタ下部電極となる膜の表面を覆うようにキャパシタ誘電体膜となる膜を形成する。次に、キャパシタ誘電体膜となる膜の表面を覆うようにキャパシタ上部電極となる膜を形成する。
【００１１】
上記の製法によれば、アニール工程によりルテニウムが溶融する。そのため、ルテニウムからなるキャパシタ下部電極の垂直部の上端部が仮に尖り形状を有している場合においても、アニール工程において尖り形状を有する上端部が丸みを帯びた形状に変化する。したがって、丸みを帯びた部分には電界集中が発生しないため、キャパシタ誘電体膜にリーク電流が発生するおそれが低減される。その結果、キャパシタ誘電体膜の信頼性が向上する。
【００１２】
本発明の第３の局面の半導体装置の製造方法は、次の工程を備えている。まず、半導体基板の上方に層間絶縁膜を形成する。次に、層間絶縁膜に層間絶縁膜を上下方向に貫通するホールを形成する。その後、ホールの側面に沿うようにルテニウムからなるキャパシタ下部電極となる膜をメタルオーガニック化学気相成長により形成する。次に、キャパシタ下部電極となる膜を残すように層間絶縁膜を除去する。その後、キャパシタ下部電極となる膜を、還元雰囲気において、温度６５０〜９５０℃および圧力１Ｔｏｒｒ〜大気圧という条件下で、１分以上の時間にわたってアニールする。次に、アニールされたキャパシタ下部電極となる膜の表面を覆うようにキャパシタ誘電体膜となる膜を形成する。その後、キャパシタ誘電体膜となる膜の表面を覆うようにキャパシタ上部電極となる膜を形成する。
【００１３】
上記の製法によれば、前述の第２の局面の半導体装置の製造方法により得られる効果と同様の効果を得ることができる。さらに、本局面の半導体装置によれば次のような効果が得られる。
【００１４】
メタルオーガニック化学気相成長により形成されたキャパシタ下部電極となる膜は、その表面に先端が尖った凹凸形状を有している。この先端が尖った凹凸形状を有する部分には電界集中が発生しやすい。しかしながら、本局面の半導体装置の製造方法によれば、先端が尖った凹凸形状を有するキャパシタ下部電極は所定の条件下でアニールされる。その結果、凹凸形状を有する部分は、溶融して、その先端がなだらかな曲面を有する形状になる。したがって、先端が尖った凹凸形状に起因して発生するキャパシタ下部電極の電界集中が抑制される。その結果、キャパシタ誘電体膜にリーク電流が発生することが防止される。
【００１５】
【発明の実施の形態】
以下、図を用いて本発明の実施の形態の半導体装置およびその製造方法を説明する。
【００１６】
（実施の形態１）
まず、図１〜図７を用いて実施の形態１の半導体装置およびその製造方法を説明する。
【００１７】
図１を用いて実施の形態１の半導体装置の構造を説明する。図１に示すように、本実施の形態の半導体装置は以下のような構造である。
【００１８】
半導体基板１には、素子分離絶縁膜２が形成されている。素子分離絶縁膜２に囲まれた素子形成領域には、ゲート絶縁膜３およびゲート電極４が半導体基板１に接するように設けられている。ゲート絶縁膜３およびゲート電極４の両側面側においては、半導体基板１内にソース／ドレイン領域５，６が設けられている。
【００１９】
また、ゲート絶縁膜３、ゲート電極４、ソース／ドレイン領域５，６および素子分離絶縁膜２を覆うように層間絶縁膜７が形成されている。層間絶縁膜７の上にはシリコン窒化膜１７が形成されている。シリコン窒化膜１７および層間絶縁膜７を上下方向に貫通し、ソース／ドレイン領域６に接続されたコンタクトプラグ８が形成されている。
【００２０】
また、シリコン窒化膜１７の上側には、コンタクトプラグ８に接触するキャパシタ下部電極９が形成されている。このキャパシタ下部電極９はルテニウムからなっている。キャパシタ下部電極９は、円筒型キャパシタの一部であり、半導体基板１の主表面に対してほぼ垂直に延びる垂直部９１を有している。また、キャパシタ下部電極９の垂直部９１の上端部９０１は尖り形状を有している。
【００２１】
また、キャパシタ下部電極９の表面を覆うようにキャパシタ誘電体膜１０が形成されている。キャパシタ下部電極９の垂直部９１には、誘電体膜１０の上に誘電体膜１００が積層されている。この誘電体膜１０および誘電体膜１００からなる２層構造の誘電体膜によりキャパシタ誘電体膜が構成されている。
【００２２】
また、誘電体膜１０，１００の表面を覆うようにキャパシタ上部電極１１が形成されている。さらに、シリコン窒化膜１７およびキャパシタ上部電極１１を埋込むように層間絶縁膜３０が形成されている。
【００２３】
上記のような本実施の形態の半導体装置においては、キャパシタ誘電体膜は、キャパシタ下部電極９の上側に位置する部分９０５の膜厚ｔ１が、キャパシタ下部電極９の側面側に位置する部分９０６の膜厚ｔ２に比較して大きくなっている。すなわち、キャパシタ下部電極９の側面に沿って形成されたキャパシタ誘電体膜１０のみの膜厚よりも、キャパシタ下部電極９の上側において形成されたキャパシタ誘電体膜１０とキャパシタ誘電体膜１００とにより形成された部分の膜厚の方が大きくなっている。
【００２４】
したがって、キャパシタ下部電極９の上端部９０１に尖り部分を有していても、その尖り形状を有する部分の上側に位置する部分９０５に形成されたキャパシタ誘電体膜にリーク電流が発生するおそれが低減される。そのため、キャパシタ誘電体膜の信頼性が向上する。
【００２５】
次に、図２〜図７を用いて本実施の形態の半導体装置の製造方法を説明する。図２に示すように、シリコン窒化膜１７から下側の構造においては、図１に示す半導体装置の構造と全く同様であるため、その説明は繰返さない。
【００２６】
図２において、シリコン窒化膜１７が形成されかつコンタクトプラグ８が形成された後で、シリコン窒化膜１７およびコンタクトプラグ８を覆うように層間絶縁膜２０を形成する。この層間絶縁膜２０を上下方向に貫通し、コンタクトプラグ８の表面を露出させるようにホール２０ａを形成する。
【００２７】
次に、層間絶縁膜２０の上面、ならびに、ホール２０ａの側面および底面に沿うように、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法またはスパッタ法によりルテニウムからなる導電層９ａを形成する。導電層９ａは、後述する最終的にキャパシタ下部電極９となる導電層９ｂを形成する前段階の膜である。次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により、層間絶縁膜（シリコン酸化膜）２０の上側に形成されていた導電層９ａを除去する。それにより、図３に示すような構造が得られる。図３に示されるような構造ではホール２０ａの側面および底面に沿うように導電層９ｂが形成されている。この導電層９ｂは、最終的にはキャパシタ下部電極９となる膜である。
【００２８】
次に、フッ酸を用いてシリコン酸化膜からなる層間絶縁膜２０をウエットエッチングすることにより、図４に示すように、キャパシタ下部電極９を形成する。このとき、フッ酸によるウエットエッチングではシリコン窒化膜１７はエッチングされない。そのため、キャパシタ下部電極９のみがシリコン窒化膜１７の上に残存する状態となる。また、フッ酸によるウエットエッチングにより、ルテニウム膜からなるキャパシタ下部電極９の垂直部９１の上端部９０１においては尖り形状が形成されている。
【００２９】
次に、図５に示すように、シリコン窒化膜１７およびキャパシタ下部電極９の表面に沿うようにＣＶＤ法等により誘電体膜１０ａを形成する。次に、図６に示すように、表面被覆性の悪いスパッタリング法またはプラズマＣＶＤ法により誘電体膜１０ａの上側から誘電体膜１００を付着させる。
【００３０】
このとき、誘電体膜１００は、誘電体膜１０ａに対する付着力が小さいため、スパッタリング法およびプラズマＣＶＤ法にいずれかでは、キャパシタ下部電極９となる膜の垂直部９１の上側にのみ誘電体膜１００が付着する。したがって、キャパシタ下部電極９となる膜の垂直部９１の上側のみにおいてキャパシタ誘電体膜は２層構造となる。この誘電体膜１０ａと誘電体膜１００とは、同じ組成の絶縁膜であってもよいとともに、異なる組成の絶縁膜であってもよい。なお、誘電体膜１０ａおよび誘電体膜１００には、たとえば、タンタルオキサイド（Ｔａ２Ｏ５）やチタン酸ストロンチウムバリウム等が用いられる。
【００３１】
次に、図７に示すように、誘電体膜１０ａおよび誘電体膜１００の表面を覆うように、たとえば、ルテニウムまたは不純物を含む多結晶シリコン等からなる導電層１１ａを形成する。その後、キャパシタとなる部分の周辺をレジスト膜で覆う。そのレジストをマスクとして不要な部分の誘電体膜１０ａおよび導電層１１ａを除去する。
【００３２】
その後、そのレジストを除去する。それにより、図１に示すキャパシタ下部電極９、キャパシタ誘電体膜１０，１００およびキャパシタ上部電極１１からなるキャパシタが形成される。次に、シリコン窒化膜７および導電層１１ａの上側を覆うように層間絶縁膜３０を形成する。その結果、図１に示す構造が得られる。
【００３３】
上記のような本実施の形態の半導体装置の製造方法によれば、図６に示すように、図５に示す状態において、膜の付着性が悪いスパッタリング法またはプラズマＣＶＤ法を用いて誘電体膜１００をキャパシタ下部電極９の上端部９１の上側にのみ付着させる。
【００３４】
そのため、キャパシタ誘電体膜１０，１００はキャパシタ下部電極９の尖り形状を有する部分の上側のみの膜厚ｔ１が大きくなる。その結果、キャパシタ下部電極９の尖り形状を有する部分の上側に位置する部分９０５のキャパシタ誘電体膜にリーク電流が発生するおそれが低減される。したがって、半導体装置の特性が向上する。
【００３５】
（実施の形態２）
次に、図８〜図１３を用いて実施の形態２の半導体装置およびその製造方法を説明する。まず、図８を用いて本実施の形態の半導体装置の構造を説明する。図８に示すように、本実施の形態の半導体装置は、実施の形態１の半導体装置の構造とほぼ同様である。
【００３６】
図１と図８とを比較すればわかるように、円筒型キャパシタのキャパシタ下部電極の半導体基板１の主表面に対して垂直に延びる垂直部９１の上端部９０１の形状のみが異なっている。なお、本実施の形態では、キャパシタ下部電極９の材料としては、ルテニウムが用いられている。図８においては、垂直部９１の上端部９０１の形状は尖り部分を有していない。そのため、キャパシタ誘電体膜１０は全体的にほぼ均一な幅で形成されている。すなわち、キャパシタ誘電体膜１０は均質な膜厚となっているとともに、キャパシタ下部電極９は極端に電界集中が発生している部分を有していない。そのため、キャパシタの信頼性は向上されている。また、図８に示すように本実施の形態の半導体装置は、図１に示すような誘電体膜１００を有しない。すなわちキャパシタ誘電体膜１０は１種類の膜で構成されている。なお、実施の形態１の半導体装置と実施の形態２の半導体装置とは、前述した構造以外の構造については全く同様の構造を有しているため、その構造の説明は繰返さない。
【００３７】
前述のような本実施の形態の半導体装置の構造を製造するための方法を、図９〜図１３を用いて説明する。
【００３８】
本実施の形態の半導体装置の製造方法においては、図４に示すキャパシタ下部電極９が形成されるまでの工程は、実施の形態１の半導体装置の製造方法と全く同様の工程が実行される。したがって、本実施の形態の半導体装置の製造方法においても、図４に示すように、キャパシタ下部電極９となる膜は、一旦その垂直部９１の上端部９０１において尖り形状が形成されている。次に、図９に示すようにその尖り形状を有する部分を、丸みを帯びたなだらかな表面を有する形状にする。
【００３９】
この尖り形状を有する部分を丸みを帯びたなだらかな形状にする方法は、次のような方法である。
【００４０】
まず、図４に示すような構造の形成途中の半導体装置を容器内に収める。その容器内の雰囲気は、還元雰囲気であるほぼ１００％の水素雰囲気が維持されている。この水素雰囲気内において、温度５００〜９５０℃で１分以上の時間にわたって図４に示す構造の形成途中の半導体装置のキャパシタ下部電極９となる膜のアニールを行なう。なお、この容器内の圧力は１Ｔｏｒｒ（≒１３３．３２Ｐａ）〜大気圧の圧力になるように調整されている。大気圧とは、約１０１３ＨＰａ程度の値をいい、その前後５％程度の範囲の圧力を含んでおり、いわゆる、特別な圧力をかけない圧力状態を言うものとする。
【００４１】
このような状態でアニールを行なうと、ルテニウムからなるキャパシタ下部電極９は熱により溶融するため、尖り形状を有する部分が丸みを帯びる。したがって、図９のような構造のキャパシタ下部電極９が形成される。
【００４２】
次に、図１０に示すように、キャパシタ下部電極９の表面およびシリコン窒化膜１７の表面を覆うように誘電体膜１０ａを形成する。次に、図１１に示すように、誘電体膜１０ａの上に導電層１１ａを形成する。その後、実施の形態１においてキャパシタを形成した方法と全く同様の方法で誘電体膜１０ａおよび導電層１１ａをエッチングする。それにより、図８に示すようなキャパシタ下部電極９、キャパシタ誘電体膜１０およびキャパシタ上部電極１１からなるキャパシタを形成する。次に、キャパシタを層間絶縁膜３０で埋込む。それにより図８に示すような構造の半導体装置が得られる。
【００４３】
上記のような本実施の形態の半導体装置の製造方法によれば、図４に示す構造の形成途中の半導体装置において、所定の条件でアニールを行なう。その結果、図４に示すキャパシタ下部電極９となる膜の上側の尖り形状を有する部分が丸みを帯びる。そのため、キャパシタ下部電極９の表面に形成されるキャパシタ誘電体膜１０は均質な膜厚となるとともに、キャパシタ下部電極９において電界集中が生じる部分が消失する。その結果、キャパシタ誘電体膜１０においてリーク電流が発生するおそれが低減する。その結果、半導体装置の特性が向上する。
【００４４】
なお、本実施の形態の半導体装置の製造方法のようなアニール工程を行なわなかった場合に形成された円筒型キャパシタのキャパシタ下部電極の上面の写真が図１２に示されている。また、本実施の形態のアニール工程を行なう半導体装置の製造方法により製造された円筒型キャパシタのキャパシタ下部電極９の上面の写真が図１３に示されている。図１２と図１３との比較により分かるように、本実施の形態の半導体装置の製造方法を用いれば、本実施の形態の半導体装置の製造方法のようなアニール工程を行なわない半導体装置の製造方法に比較して、キャパシタ下部電極９の垂直部９１の上端部９０１をより丸みを帯びた形状にすることが可能となっている。
【００４５】
（実施の形態３）
次に、図１４〜図２２を用いて実施の形態３の半導体装置の構造およびその製造方法を説明する。まず、図１４を用いて本実施の形態の半導体装置の構造を説明する。本実施の形態の半導体装置の構造は、実施の形態２において図８を用いて示した半導体装置の構造とほぼ同様の構造である。つまり、キャパシタ下部電極９の垂直部９１の上端部９０１はなだらかな曲面形状となっている。しかしながら、本実施の形態の半導体装置においては、さらに、キャパシタ下部電極９により形成されるホールの側面および底面も、なだらかな曲面となっている。前述のこと以外は、実施の形態２の半導体装置の構造と実施の形態３の半導体装置の構造とは全く同様である。そのため、その部分の説明は繰返さない。
【００４６】
次に、図１５〜図２０を用いて本実施の形態の半導体装置の製造方法を説明する。
【００４７】
まず、図１５に示す構造を説明する。図１５に示す構造においてシリコン窒化膜１７を形成するまでの工程は実施の形態１および２の半導体装置の製造方法において用いられる工程と全く同様の工程が実行される。次に、シリコン窒化膜１７の上に層間絶縁膜（シリコン酸化膜）２０を形成する。その後、層間絶縁膜２０を上下方向に貫通し、コンタクトプラグ８の表面を露出させるようにホール２０ａを形成する。
【００４８】
次に、ホール２０ａの側面および底面、ならびに、層間絶縁膜２０の上面に沿うように、ルテニウムからなる導電層９ａを形成する。このルテニウムからなる導電層９ａを形成する工程においては、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いる。ＭＯＣＶＤ法を用いて形成されたルテニウムからなる導電層９ａは表面に先端が尖った凹凸形状を有するような状態となっている。これは、ルテニウムプリカーサと酸素との混合ガスを用いて導電層９ａを形成するため、形成された導電層９ａに二酸化ルテニウム（ＲｕＯ２）が多分に含まれていることに起因する。二酸化ルテニウムは、針状の結晶構造であるため、導電層９ａの表面は著しく平坦性が損なわれている。
【００４９】
次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法を用いて、層間絶縁膜２０の上面が露出するように、ルテニウムからなる導電層９ａを除去する。その結果、図１６に示すように、ホール２０ａの側面および底面にのみ導電層９ｂが残存する。なお、この導電層９ｂにより形成されるホールの側面および底面には先端が尖った凹凸形状が残存している。
【００５０】
次に、フッ酸等を用いてシリコン酸化膜からなる層間絶縁膜２０をウエットエッチングする。この工程の後においては、シリコン窒化膜１７および導電層９ｃはエッチングされずに残存する。その結果、図１７に示すような構造が得られる。
【００５１】
図１７に示す構造では、キャパシタ下部電極となる前段階の導電層９ｃが形成されている。導電層９ｃは、導電層９ｂの垂直部９１の上端部９０１が尖り形状を有するように削らたものである。この導電層９ｃが形成するホールの側面および底面には先端が尖った凹凸形状が形成されている。次に、導電層９ｃのアニール工程を行なう。それにより、図１７に示す導電層９ｃの垂直部の上端部の尖り形状は、熱により溶融する。その結果、図１８に示すように、導電層９ｃ垂直部９１の上端部９０１は丸みを帯びた形状となる。
【００５２】
導電層９ｃのアニール工程は、還元雰囲気であるほぼ１００％の水素雰囲気において、温度６５０〜９５０℃および圧力１Ｔｏｒｒ〜大気圧の条件下で、１分以上の時間にわたって行なわれる。このとき、キャパシタ下部電極９に含まれる二酸化ルテニウムが還元されて、金属ルテニウムが形成される。その結果、キャパシタ下部電極９が形成するホールの表面の先端が尖った凹凸が消失し、先端が曲面の凹凸形状になる。
【００５３】
次に、図１９に示すように、キャパシタ下部電極９およびシリコン窒化膜１７の表面を覆うように誘電体膜１０ａが形成される。次に、図２０に示すように、誘電体膜１０ａの表面を覆うように導電層１１ａが形成される。その後、実施の形態１および実施の形態２の半導体装置の製造方法と同様に層間絶縁膜３０を形成する工程が実行され、図１４に示すようなキャパシタ下部電極９、キャパシタ誘電体膜１０およびキャパシタ上部電極１１により構成されるキャパシタを有する半導体装置が形成される。
【００５４】
上記のような本実施の形態の半導体装置の製造方法によれば、図１７に示すような状態で、ルテニウムからなるキャパシタ下部電極９となる導電層９ｃを還元雰囲気でアニールする。そのため、導電層９ｃにより形成されるホールの側面および底面に形成された先端が尖った凹凸形状、ならびに導電層９ｃの垂直部９１の上端部９０１に形成された尖り形状が、丸みを帯びてなだらかな曲面形状、すなわち、先端が曲面の凹凸形状になる。
【００５５】
その結果、最終的に形成された構造の図１４に示すキャパシタにおいては、キャパシタ下部電極９の垂直部の上端部、ホールの内側面および底面においては、電界集中が発生する部分がない。その結果、キャパシタ誘電体膜１０においてリーク電流が発生するおそれが低減されている。したがって、半導体装置の特性が向上する。
【００５６】
なお、図２１には、本実施の形態のアニール工程を用いなかった場合に形成されたキャパシタ下部電極の上面の写真が示されている。また、図２２には本実施の形態の半導体装置の製造方法のアニール工程が使用された後のキャパシタ下部電極の上面の写真が示されている。図２１および図２２とを比較すれば分かるように、本実施の形態の半導体装置の製造方法により形成されたキャパシタ下部電極９は、アニール工程を用いなかった場合に形成されたキャパシタ下部電極とは異なり、キャパシタ下部電極９の垂直部９１の上端部９０１には尖り形状が形成されておりず、かつ、キャパシタ下部電極９のホールの側面および底面には先端が尖った凹凸形状形成されていない。
【００５７】
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００５８】
【発明の効果】
本発明によれば、キャパシタ誘電体膜においてリーク電流が発生するおそれが低減されるため、キャパシタ誘電体膜の信頼性が向上した半導体装置を提供することが可能である。
【図面の簡単な説明】
【図１】実施の形態１の半導体装置の構造を説明するための図である。
【図２】実施の形態１の半導体装置の製造方法を説明するための図である。
【図３】実施の形態１の半導体装置の製造方法を説明するための図である。
【図４】実施の形態１の半導体装置の製造方法を説明するための図である。
【図５】実施の形態１の半導体装置の製造方法を説明するための図である。
【図６】実施の形態１の半導体装置の製造方法を説明するための図である。
【図７】実施の形態１の半導体装置の製造方法を説明するための図である。
【図８】実施の形態２の半導体装置の構造を説明するための図である。
【図９】実施の形態２の半導体装置の製造方法を説明するための図である。
【図１０】実施の形態２の半導体装置の製造方法を説明するための図である。
【図１１】実施の形態２の半導体装置の製造方法を説明するための図である。
【図１２】実施の形態２の半導体装置の製造方法を用いなかった場合に形成されたキャパシタ下部電極の上面の写真である。
【図１３】実施の形態２の半導体装置の製造方法を用いた場合に形成されたキャパシタ下部電極の上面の写真である。
【図１４】実施の形態３の半導体装置の構造を説明するための図である。
【図１５】実施の形態３の半導体装置の製造方法を説明するための図である。
【図１６】実施の形態３の半導体装置の製造方法を説明するための図である。
【図１７】実施の形態３の半導体装置の製造方法を説明するための図である。
【図１８】実施の形態３の半導体装置の製造方法を説明するための図である。
【図１９】実施の形態３の半導体装置の製造方法を説明するための図である。
【図２０】実施の形態３の半導体装置の製造方法を説明するための図である。
【図２１】実施の形態３の半導体装置の製造方法を用いなかった場合に形成されたキャパシタ下部電極の上面の写真である。
【図２２】実施の形態３の半導体装置の製造方法を用いた場合に形成されたキャパシタ下部電極の上面の写真である。
【符号の説明】
１  半導体基板、９  キャパシタ下部電極、９ｂ，９ｃ  キャパシタ下部電極となる膜、１０  誘電体膜、１０ａ  キャパシタ誘電体膜となる膜、１１  キャパシタ上部電極、１１ａ  キャパシタ上部電極となる膜、２０  絶縁膜、２０ａホール、９１  垂直部、１００  誘電体膜、ｔ１  垂直部の上側に形成された部分の膜厚、ｔ２  垂直部の側面側に形成された部分の膜厚。
【図１】
2004342925.tif 000003
【図２】
2004342925.tif 000004
【図３】
2004342925.tif 000005
【図４】
2004342925.tif 000006
【図５】
2004342925.tif 000007
【図６】
2004342925.tif 000008
【図７】
2004342925.tif 000009
【図８】
2004342925.tif 000010
【図９】
2004342925.tif 000011
【図１０】
2004342925.tif 000012
【図１１】
2004342925.tif 000013
【図１２】
2004342925.tif 000014
【図１３】
2004342925.tif 000015
【図１４】
2004342925.tif 000016
【図１５】
2004342925.tif 000017
【図１６】
2004342925.tif 000018
【図１７】
2004342925.tif 000019
【図１８】
2004342925.tif 000020
【図１９】
2004342925.tif 000021
【図２０】
2004342925.tif 000022
【図２１】
2004342925.tif 000023
【図２２】
2004342925.tif 000024