(57)【要約】【課題】本発明は、抵抗網圧縮による近似計算を行いながらも圧縮前の抵抗網に対する電源電圧降下及び電流密度を計算することが可能な電源解析方法を提供することを目的とする。【解決手段】半導体集積回路の電源解析方法は、半導体集積回路を複数のパワーユニットに分割し、各パワーユニットについて内部電源配線の抵抗網及び電流源を簡略化し、複数のパワーユニットの簡略化された抵抗網及び電流源を纏めた半導体集積回路の全体について回路方程式の解を求め、回路方程式の解に基づき各パワーユニットの境界での電圧値及び電流値の少なくとも一方を求め、境界での電圧値及び電流値の少なくとも一方に基づき各パワーユニットの簡略化される前の抵抗網及び電流源について回路方程式の解を求める各段階を含むことを特徴とする。【選択図】      図２
2004157584.tif 000002
【特許請求の範囲】
【請求項１】
ａ）半導体集積回路を複数のパワーユニットに分割し、
ｂ）各パワーユニットについて内部電源配線の抵抗網及び電流源を簡略化し、
ｃ）該複数のパワーユニットの該簡略化された抵抗網及び電流源を纏めた該半導体集積回路の全体について回路方程式の解を求め、
ｄ）該回路方程式の解に基づき各パワーユニットの境界での電圧値及び電流値の少なくとも一方を求め、
ｅ）該境界での電圧値及び電流値の少なくとも一方に基づき各パワーユニットの該簡略化される前の抵抗網及び電流源について回路方程式の解を求める
各段階を含むことを特徴とする半導体集積回路の電源解析方法。
【請求項２】
該段階ｅ）は、
該境界での電圧値及び電流値の少なくとも一方を補間することで各パワーユニットの該簡略化される前の抵抗網について境界条件を定め、
該境界条件に基づき該簡略化される前の抵抗網及び電流源について回路方程式の解を求める
各段階を含むことを特徴とする請求項１記載の電源解析方法。
【請求項３】
該段階ａ）は、該半導体集積回路の電源配線をその幅方向の中心に位置する線分として取り扱うことで、該電源配線を該複数のパワーユニットに割り振る段階を含むことを特徴とする請求項１記載の電源解析方法。
【請求項４】
該段階ｅ）は、
解析対象のパワーユニット及び周辺のパワーユニットを含む領域を設定し、
該境界での電圧値及び電流値の少なくとも一方に基づき該領域の境界について境界条件を定め、
該境界条件に基づき該領域の簡略化される前の抵抗網及び電流源について回路方程式の解を求めることにより該解析対象のパワーユニットについて回路方程式の解を求める
各段階を含むことを特徴とする請求項１記載の電源解析方法。
【請求項５】
半導体集積回路を複数のパワーユニットに分割し、
各パワーユニットについて内部電源配線の抵抗網及び電流源を簡略化し、
該複数のパワーユニットの該簡略化された抵抗網及び電流源を纏めた該半導体集積回路の全体について回路方程式の解を求め、
該回路方程式の解に基づき各パワーユニットの境界での電圧値及び電流値の少なくとも一方を求め、
該境界での電圧値及び電流値の少なくとも一方に基づき各パワーユニットの該簡略化される前の抵抗網及び電流源について回路方程式の解を求める
各段階をコンピュータに実行させることを特徴とするコンピュータプログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般にＬＳＩ設計における検証方法及び検証用のコンピュータプログラムに関し、詳しくはＬＳＩの内部電源配線の抵抗による電源電圧降下及び電流密度の検証方法及び検証用コンピュータプログラムに関する。
【従来の技術】
ＬＳＩ設計においては、電源配線における電源電圧降下や電流密度について検証を行うことにより、回路内部の各部位に適切に電源が供給されていることを確実にする必要がある。図１は、電源電圧降下及び電流密度を検証する従来の電源検証方法を実現する構成を示す図である。
【０００２】
入力情報としては、レイアウト情報及び固定電位情報がある。レイアウト情報は、検証する対象となるＬＳＩの回路レイアウトに関する情報である。このレイアウト情報は、抵抗網抽出手段１１及び消費電流抽出手段１２に供給される。固定電位情報は、ＬＳＩのパッケージに外部から与える電源電圧に関するものであり、例えば電源電位の値（例えば３．０Ｖ）、グランド電位の値（例えば０Ｖ）、及び電源供給端子の位置等に関する情報を含む。
【０００３】
抵抗網抽出手段１１は、レイアウト情報から各電源配線の抵抗網情報を抽出する。この抵抗網情報は、電源配線の各セグメントの抵抗値及び各セグメントの接続関係を示す情報である。また消費電流抽出手段１２は、電源配線に繋がっているゲートの一つ一つに対して個別の電流源を割り当てることで、消費電流情報を抽出する。このようにして抽出された抵抗網情報と消費電流情報とは、回路方程式生成手段１３に供給される。また上記固定電位情報も回路方程式生成手段１３に供給される。
【０００４】
回路方程式生成手段１３は、抵抗網情報、消費電流情報、及び固定電位情報に基づいて回路方程式を生成し、この回路方程式を回路方程式求解手段１４に供給する。回路方程式求解手段１４は回路方程式を解くことで、電源配線の各ノードにおける電圧値及び電源配線の各セグメントを流れる電流に関する情報を得る。
【０００５】
また別の従来技術として、電源配線設計において半導体基板を格子により分割し、分割された各部分領域ごとに回路特性を求める方法がある（特許文献１）。
【０００６】
【特許文献１】
特開平３−２０４９５８号公報
【発明が解決しようとする課題】
図１に示す従来の電源電圧降下及び電流密度の検証方法では、計算リソースが不足するという問題がある。近年のＬＳＩは規模が大きく、ＬＳＩ内部における電源線とゲートとの数は一般に膨大なものになる。この膨大な数の電源線とゲートとをそのままモデル化して検証すると、大量の計算リソースが必要となり、処理にかかるコストが増大する。この結果、現実的には検証に係る処理をしきれない場合がある。
【０００７】
これに対して、本出願の発明者は、抵抗網圧縮による近似計算を行うことにより概略的な電圧降下を計算する手法を提案している。しかしこの手法では、圧縮する前の抵抗網に対する精密な電流密度を計算することができないという問題点がある。
【０００８】
以上を鑑みて、本発明は、抵抗網圧縮による近似計算を行いながらも圧縮前の抵抗網に対する電流密度を計算することが可能な電源検証方法及びコンピュータプログラムを提供することを目的とする。
【課題を解決するための手段】
本発明による半導体集積回路の電源解析方法は、半導体集積回路を複数のパワーユニットに分割し、各パワーユニットについて内部電源配線の抵抗網及び電流源を簡略化し、該複数のパワーユニットの該簡略化された抵抗網及び電流源を纏めた該半導体集積回路の全体について回路方程式の解を求め、該回路方程式の解に基づき各パワーユニットの境界での電圧値及び電流値の少なくとも一方を求め、該境界での電圧値及び電流値の少なくとも一方に基づき各パワーユニットの該簡略化される前の抵抗網及び電流源について回路方程式の解を求める各段階を含むことを特徴とする。
【０００９】
上記方法においては、パワーユニット毎に簡略化された単純な回路構成を用いてＬＳＩ全体の回路方程式を解くことにより、各パワーユニットに対して境界上の電圧或いは電流情報を獲得し、こうして得られたパワーユニットの境界条件を詳細な回路構成に割り当てることで、各パワーユニット内の詳細な回路構成に対応した電流・電圧情報を生成することが可能になる。即ち、抵抗網圧縮による近似計算を行いながらも、圧縮前の抵抗網に対する電流密度を計算する電源検証方法が実現される。これにより、従来技術の方法のように計算リソースが不足するという問題を解決し、低コストで電源検証を行うことが可能となる。
【００１０】
また本発明によるコンピュータプログラムは、半導体集積回路を複数のパワーユニットに分割し、各パワーユニットについて内部電源配線の抵抗網及び電流源を簡略化し、該複数のパワーユニットの該簡略化された抵抗網及び電流源を纏めた該半導体集積回路の全体について回路方程式の解を求め、該回路方程式の解に基づき各パワーユニットの境界での電圧値及び電流値の少なくとも一方を求め、該境界での電圧値及び電流値の少なくとも一方に基づき各パワーユニットの該簡略化される前の抵抗網及び電流源について回路方程式の解を求める各段階をコンピュータに実行させることを特徴とする。
【発明の実施の形態】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【００１１】
図２は、本発明による電源検証方法を実行するシステム構成を示す図である。本発明による電源検証方法はコンピュータにより実行されるソフトウェアとして提供される。図２は、本発明による電源検証方法を実現する電源検証プログラムの各機能ユニット（手段）を示すと共に、各ユニット間のデータの流れを示している。各ユニットにおける処理とデータの流れは、本発明による電源検証方法の各ステップと処理の流れに対応する。
【００１２】
図２のシステムは、回路分割手段２１、抵抗網抽出手段２２、消費電流抽出手段２３、ＰＵ単位の圧縮手段２４、ＬＳＩ全体の回路方程式生成手段２５、回路方程式求解手段２６、ＰＵ境界の電圧計算手段２７、ＰＵ毎の回路方程式生成手段２８、回路方程式求解手段２９、及びＰＵ組み上げ手段３０を含む。入力情報としては、レイアウト情報及び固定電位情報がある。レイアウト情報は、検証する対象となるＬＳＩの回路レイアウトに関する情報である。固定電位情報は、ＬＳＩのパッケージに外部から与える電源電圧に関するものであり、例えば電源電位の値（例えば３．０Ｖ）、グランド電位の値（例えば０Ｖ）、及び電源供給端子の位置等に関する情報を含む。
【００１３】
レイアウト情報は回路分割手段２１に供給される。回路分割手段２１は、レイアウト情報が示す回路をパワーユニットＰＵに分割する。パワーユニットＰＵは例えば、最小設計寸法の概略１０倍程度以上の大きさであってよい。
【００１４】
図３は、パワーユニットＰＵについて説明するための図である。図３に示されるように、本発明においては、半導体集積回路のレイアウト面の全体を四角形且つ行列状の小領域であるパワーユニットＰＵに分割する。図３の例においては、半導体集積回路のレイアウト面の全体を１１×１１個のＰＵに分割した例を示している。
回路分割手段２１による分割処理により、ＰＵに分割されたレイアウト情報が得られる。この分割レイアウト情報は、抵抗網抽出手段２２及び消費電流抽出手段２３に供給される。
【００１５】
抵抗網抽出手段２２は、分割レイアウト情報から各電源配線の抵抗網情報をＰＵ毎に抽出する。このＰＵ毎の抵抗網情報は、各ＰＵにおける電源配線の各セグメントの抵抗値及び各セグメントの接続関係を示す情報である。ＰＵ毎に電源配線網を分割する際に、電源配線は幅を有しているので、全ての電源配線を線分として抽象化する。
【００１６】
図４は、電源配線の抽象化について説明するための図である。図４（ａ）は３×３のＰＵ群内部における電源配線網であり、各電源配線４１は実装時の幅を有するものとしてレイアウト情報が提供される。図４（ｂ）は、（ａ）の電源配線網を幅がなくなるように線分として抽象化した電源配線網である。線分の抽象化は例えば、各電源配線の幅方向の中心線をとることで実現することができる。図４（ｂ）のように抽象化することにより、幅方向で２つのＰＵにまたがるような電源配線がなくなる。従って、各電源配線の各ＰＵへの帰属が明確となり、点線で示されるＰＵ間の境界において電源配線網を分割すればよい。なお境界部分に抽象化後の配線が存在する場合には、例えば右側或いは下側のＰＵにその配線を割り当てるように決めておけばよい。
【００１７】
消費電流抽出手段２３は、各ＰＵにおいて電源配線に繋がっているゲートの一つ一つに対して個別の電流源を割り当てることで、ＰＵ毎の消費電流情報を抽出する。このようにして抽出されたＰＵ毎の抵抗網情報と消費電流情報とは、ＰＵ毎の回路方程式生成手段２８及びＰＵ単位の圧縮手段２４に供給される。
【００１８】
ＰＵ単位の圧縮手段２４は、ＰＵ毎の抵抗網情報に基づいて、抵抗網を圧縮（簡略化）して圧縮抵抗網情報を作成する。図５は、圧縮（簡略化）抵抗網を作成する方法の一例を示す図である。各ＰＵに配分された横方向の電源配線４６及び縦方向の電源配線４７について、方向毎にそれぞれの面積を総計する。即ち、横方向の電源配線４６の面積の総和を求めて１本の電源配線４８に割り当て、この面積の総和をＰＵの横方向の長さで割ることで電源配線４８の抵抗値を求める。同様にして、縦方向の電源配線４７の面積の総和を求めて１本の電源配線４９に割り当て、この面積の総和をＰＵの縦方向の長さで割ることで電源配線４９の抵抗値を求める。
【００１９】
更に電源配線４８及び４９に対応する縦横の抵抗を十字で交差させ、交差点に接続ノード５０を設ける。縦横の抵抗値をそれぞれ半分に分割して４つの抵抗５１として配分し、十字抵抗網モデルを作成する。この際解析精度を高めるために、半導体集積回路の配線層毎に抵抗値化を行い、配線層毎に十字抵抗網モデルを作成し、それらのモデルの交差点接続ノード間をコンタクトホールの総計に対応する抵抗値により接続すること等が可能である。
【００２０】
また更にＰＵ単位の圧縮手段２４は、ＰＵ毎の消費電流情報を圧縮（簡略化）し、圧縮消費電流情報を生成する。図６は、ＰＵ毎の消費電流情報を圧縮する方法の一例を示す図である。消費電流情報を圧縮（簡略化）する際には、半導体集積回路において、電流を消費する各ゲートを電流源と見立てる。着目するＰＵ内に存在する全ての電流源６１について、流れる電流の総和を求め、求めた電流の総和を有する電流源６２として圧縮消費電流情報を提供する。なお図６に示されるように、電流源６２は、後の回路方程式算出段階において、十字抵抗網モデルの交差点接続ノード５０に接続される。
【００２１】
このようにして生成されたＰＵ毎の圧縮抵抗網情報（十字抵抗網モデル）及び圧縮消費電流情報（電流源）は、ＬＳＩ全体の回路方程式生成手段２５に供給される。また前述の固定電位情報もまたＬＳＩ全体の回路方程式生成手段２５に供給される。ＬＳＩ全体の回路方程式生成手段２５は、これらの情報に基づいてＬＳＩ全体の回路方程式を生成する。
【００２２】
図７は、ＬＳＩ全体の回路方程式について説明するための図である。図７の右下部分に代表して示すように、１つのＰＵは、接続ノード５０及び４つの抵抗５１からなる十字抵抗網モデルと電流源６２とを含む１つの単位として与えられる。各ＰＵは、解析対象のＬＳＩ全体を図３のように分割したものであるので、十字抵抗網モデルと電流源６２とからなる単位を互いに接続することで、図７に示すように解析対象のＬＳＩ全体に対応する回路網を形成することができる。ＬＳＩ全体の回路方程式生成手段２５は、こうして形成した回路網について回路方程式を生成する。
【００２３】
生成されたＬＳＩ全体の回路方程式は、回路方程式求解手段２６に供給される。回路方程式求解手段２６は、上記のようにして生成され供給された回路方程式を解くことで、ＬＳＩ全体の電圧情報を生成する。このＬＳＩ全体の電圧情報とは、例えば図７に示される回路網において、各十字抵抗網モデルの接続ノード５０における電圧値である。
【００２４】
このようにして求められたＬＳＩ全体の電圧情報は、ＰＵ境界の電圧計算手段２７に供給される。ＰＵ境界の電圧計算手段２７は、ＬＳＩ全体の電圧情報に基づいて、ＰＵ境界の電圧情報を求める。図８は、ＰＵ境界の電圧情報について説明するための図である。図８に示されるように、各十字抵抗網モデル間の接続点の電圧、即ち境界接続点６５における電圧を、各ＰＵの全ての境界について求める。このようにして、ＰＵ境界の電圧情報が得られる。
【００２５】
ＰＵ境界の電圧情報は、ＰＵ毎の回路方程式生成手段２８に供給される。ＰＵ毎の回路方程式生成手段２８は更に、抵抗網抽出手段２２からＰＵ毎の抵抗網情報を受け取ると共に、消費電流抽出手段２３からＰＵ毎の消費電流情報を受け取る。ＰＵ毎の回路方程式生成手段２８は、これらの情報に基づいて、ＰＵ毎の回路方程式を生成する。ここでいうＰＵ毎の回路方程式とは、ＰＵ毎の抵抗網情報が示す詳細な回路網、即ち圧縮されていない回路網に対して立てられる回路方程式である。
【００２６】
図９は、ＰＵ毎の回路方程式生成について説明するための図である。
【００２７】
図９において、着目するＰＵは、電源配線７１乃至７４及び電流源８１乃至８３を含む。この電源配線７１乃至７４からなる抵抗網についての情報は、ＰＵ毎の抵抗網情報として抵抗網抽出手段２２から供給される。また電流源８１乃至８３についての情報は、消費電流情報として消費電流抽出手段２３から供給される。図９が示すように、着目ＰＵには、隣接ＰＵと電源配線が接続される境界点７１ａ、７１ｂ、７２ａ、７３ａ、及び７４ａが存在する。ＰＵ毎の回路方程式生成手段２８は、これらの境界点７１ａ、７１ｂ、７２ａ、７３ａ、及び７４ａに電圧を割り当てることで、着目ＰＵに対する回路方程式を生成する。
【００２８】
境界点７１ａ、７１ｂ、７２ａ、７３ａ、及び７４ａにおける電圧は、この着目ＰＵに対応する十字抵抗網モデル８５の境界接続点６５における電圧、及び必要であればその周辺の十字抵抗網モデルの境界接続点６５における電圧に基づいて決定される。ここで十字抵抗網モデルの境界接続点６５における電圧は、ＰＵ境界の電圧計算手段２７により与えられている。この際に例えば、境界接続点６５における電圧を、各境界点７１ａ、７１ｂ、７２ａ、７３ａ、及び７４ａの位置に応じて線形補間することで、各境界点について電圧を決定して割り当てることができる。
【００２９】
境界点７１ａを例とすると、例えば図９においてＡで示される境界接続点６５の電位とＢで示される境界接続点６５の電位とを、ＡＢ間における境界点７１ａの位置に応じて線形補間することで、境界点７１ａにおける電位を求めることができる。また更に、これらＡ点及びＢ点に加えＣで示される境界接続点６５も考慮に入れ、境界点７１ａの近傍３点の電位を線形補間することにより、境界点７１ａの電位を求めるようにしてもよい。
【００３０】
ここで説明した線形補間はあくまで一例に過ぎず、例えば図９に点線で示すように、補間することなく圧縮回路上（簡略化回路上）の境界接続点の電位を詳細回路上の境界点にそのまま割り当てるようにしてもよい。補間をする場合であっても、本発明においては、ＰＵ境界の電圧計算手段２７が求めたＰＵ境界の電圧情報（圧縮回路上の境界接続点における電圧情報）に基づいて、詳細な回路網上の境界点に電位を割り当てることが重要であり、その際に使用する補間方法は任意の方法でよい。
【００３１】
上記の例では、境界点７１ａ、７１ｂ、７２ａ、７３ａ、及び７４ａに電圧値を割り当てることとしたが、電流値を割り当てることで回路方程式を生成してもよい。但しこの際には、着目ＰＵ内の絶対的な電位が定まらないので、境界点７１ａ、７１ｂ、７２ａ、７３ａ、及び７４ａのうちの少なくとも一点には電圧条件を与える必要がある。
【００３２】
図１０は、電流値の割り当てによる回路方程式の生成を説明するための図である。
【００３３】
ＰＵ境界の電圧計算手段２７は、境界接続点６５における電圧値を求めるとしたが、同様にして境界接続点６５における電流値を求めることも可能である。このようにして求めた境界接続点６５における電流値を、例えば図１０に示されるように、境界点７１ｂ、７２ａ、７３ａ、及び７４ａに割り当て、更に境界点７１ａには電圧条件を割り当てる。この際、前述の例のように線形補間等を使用してもよい。
【００３４】
このようにして生成されたＰＵ毎の回路方程式は、回路方程式求解手段２９に供給される。回路方程式求解手段２９は、ＰＵ毎の回路方程式を解くことで、詳細な電源配線網の各ノードにおける電圧値及び詳細な電源配線網の各セグメントを流れる電流に関する情報をＰＵ毎に得る。求められたＰＵ毎の電流・電圧情報は、ＰＵ組み上げ手段３０に供給される。ＰＵ組み上げ手段３０は、各ＰＵに対して求められた電流・電圧情報を全てのＰＵに対して纏めることで、ＬＳＩ全体に対する電流・電圧情報を求める。
【００３５】
以上により、ＰＵ毎に圧縮された単純な回路構成を用いてＬＳＩ全体の回路方程式を解くことにより、各ＰＵに対して境界上の電圧或いは電流情報を獲得し、こうして得られたＰＵの境界条件を詳細な回路構成に割り当てることで、各ＰＵ内の詳細な回路構成に対応した電流・電圧情報を生成することが可能になる。即ち、抵抗網圧縮による近似計算を行いながらも、圧縮前の抵抗網に対する電流密度を計算する電源検証方法が実現される。これにより、従来技術の方法のように計算リソースが不足するという問題を解決し、低コストで電源検証を行うことが可能となる。
【００３６】
なお上記の例では、図９又は図１０に示されるように、解析対象である着目ＰＵに対して、対応する十字抵抗網モデルの境界接続点における電圧（線形補間時には更にその近傍の境界接続点における電圧）を参照し、当該ＰＵの詳細回路網についての境界条件を求めている。この際、簡略化された抵抗網の境界接続点における電圧は、簡略化により生じる誤差を含むので、設定される境界条件は精密なものではない。ここで電源検証の精度を向上させるためには、解析対象である着目ＰＵに対してそれを取り囲む複数のＰＵ群からなる領域を設定し、境界条件はこの領域の境界において設定することが考えられる。このようにすることで、境界条件の誤差が解析対象である着目ＰＵに及ぼす影響をなるべく小さくすることができる。
【００３７】
図１１は、着目ＰＵを取り囲む複数のＰＵ群からなる領域に対して境界条件を設定する方法を説明するための図である。
【００３８】
図１１において、梨地で示す解析対象の着目ＰＵは、８つの近傍ＰＵにより囲まれている。着目ＰＵ及び８つの近傍ＰＵからなる回路部分の外側の境界部分には、詳細回路網上の境界点９１が存在する。これに対応する圧縮回路上（十字抵抗網モデル上）の境界接続点６５の電圧或いは電流値に基づいて、境界点９１に電圧或いは電流を割り当てることで、着目ＰＵ及び８つの近傍ＰＵからなる回路部分に対する回路方程式を立てることができる。
【００３９】
この回路方程式の解析対象となる領域は、図９或いは図１０に示す場合の回路方程式の対象領域よりも面積が広く、より正確な電流・電圧解析を実現できる。特にこの領域の中心にある着目ＰＵの部分は、圧縮回路上で求めた電流・電圧の境界条件を設定する位置から離れており、回路構成を圧縮し単純化したことによる電流・電圧条件の誤差の影響を受け難くなる。
【００４０】
このようにして解析対象の着目ＰＵを取り囲む広い領域を定め、この領域に対して境界条件を設定し、中心部分にある着目ＰＵについて求めた電流・電圧値を当該ＰＵに対する電流・電圧情報とすることで、より精密な電源解析が可能になる。
【００４１】
図１２は、本発明による電源解析方法を実行する装置の構成を示す図である。
【００４２】
図１２に示されるように、本発明による電源解析方法を実行する装置は、例えばパーソナルコンピュータやエンジニアリングワークステーション等のコンピュータにより実現される。図１２の装置は、コンピュータ５１０と、コンピュータ５１０に接続されるディスプレイ装置５２０、通信装置５２３、及び入力装置よりなる。入力装置は、例えばキーボード５２１及びマウス５２２を含む。コンピュータ５１０は、ＣＰＵ５１１、ＲＡＭ５１２、ＲＯＭ５１３、ハードディスク等の二次記憶装置５１４、可換媒体記憶装置５１５、及びインターフェース５１６を含む。
【００４３】
キーボード５２１及びマウス５２２は、ユーザとのインターフェースを提供するものであり、コンピュータ５１０を操作するための各種コマンドや要求されたデータに対するユーザ応答等が入力される。ディスプレイ装置５２０は、コンピュータ５１０で処理された結果等を表示すると共に、コンピュータ５１０を操作する際にユーザとの対話を可能にするために様々なデータ表示を行う。通信装置５２３は、遠隔地との通信を行なうためのものであり、例えばモデムやネットワークインターフェース等よりなる。
【００４４】
本発明による電源解析方法は、コンピュータ５１０が実行可能なコンピュータプログラムとして提供される。このコンピュータプログラムは、可換媒体記憶装置５１５に装着可能な記憶媒体Ｍに記憶されており、記憶媒体Ｍから可換媒体記憶装置５１５を介して、ＲＡＭ５１２或いは二次記憶装置５１４にロードされる。或いは、このコンピュータプログラムは、遠隔地にある記憶媒体（図示せず）に記憶されており、この記憶媒体から通信装置５２３及びインターフェース５１６を介して、ＲＡＭ５１２或いは二次記憶装置５１４にロードされる。
【００４５】
キーボード５２１及び／又はマウス５２２を介してユーザからプログラム実行指示があると、ＣＰＵ５１１は、記憶媒体Ｍ、遠隔地記憶媒体、或いは二次記憶装置５１４からプログラムをＲＡＭ５１２にロードする。ＣＰＵ５１１は、ＲＡＭ５１２の空き記憶空間をワークエリアとして使用して、ＲＡＭ５１２にロードされたプログラムを実行し、適宜ユーザと対話しながら処理を進める。なおＲＯＭ５１３は、コンピュータ５１０の基本動作を制御するための制御プログラムが格納されている。
【００４６】
本発明による電源解析方法を実行するためのコンピュータプログラムは、図２に示される処理の流れの手順に従って、上記実施例で説明されたような電源解析方法を実行する。このための機能ユニットとして、このコンピュータプログラムには、回路分割手段２１、抵抗網抽出手段２２、消費電流抽出手段２３、ＰＵ単位の圧縮手段２４、ＬＳＩ全体の回路方程式生成手段２５、回路方程式求解手段２６、ＰＵ境界の電圧計算手段２７、ＰＵ毎の回路方程式生成手段２８、回路方程式求解手段２９、及びＰＵ組み上げ手段３０を含む。
【００４７】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【発明の効果】
本発明の電源検証方法においては、パワーユニット毎に簡略化された単純な回路構成を用いてＬＳＩ全体の回路方程式を解くことにより、各パワーユニットに対して境界上の電圧或いは電流情報を獲得し、こうして得られたパワーユニットの境界条件を詳細な回路構成に割り当てることで、各パワーユニット内の詳細な回路構成に対応した電流・電圧情報を生成することが可能になる。即ち、抵抗網圧縮による近似計算を行いながらも、圧縮前の抵抗網に対する電流密度を計算する電源検証方法が実現される。
【００４８】
これにより、従来技術の方法のように計算リソースが不足するという問題を解決し、低コストで電源検証を行うことが可能となる。
【図面の簡単な説明】
【図１】電源電圧降下及び電流密度を検証する従来の電源検証方法を実現する構成図である。
【図２】本発明による電源検証方法を実行するシステム構成を示す図である。
【図３】パワーユニットについて説明するための図である。
【図４】電源配線の抽象化について説明するための図である。
【図５】圧縮（簡略化）抵抗網を作成する方法の一例を示す図である。
【図６】ＰＵ毎の消費電流情報を圧縮する方法の一例を示す図である。
【図７】ＬＳＩ全体の回路方程式について説明するための図である。
【図８】ＰＵ境界の電圧情報について説明するための図である。
【図９】ＰＵ毎の回路方程式生成について説明するための図である。
【図１０】電流値の割り当てによる回路方程式の生成を説明するための図である。
【図１１】着目ＰＵを取り囲む複数のＰＵ群からなる領域に対して境界条件を設定する方法を説明するための図である。
【図１２】本発明による電源解析方法を実行する装置の構成を示す図である。
【符号の説明】
２１  回路分割手段
２２  抵抗網抽出手段
２３  消費電流抽出手段
２４  ＰＵ単位の圧縮手段
２５  ＬＳＩ全体の回路方程式生成手段
２６  回路方程式求解手段
２７  ＰＵ境界の電圧計算手段
２８  ＰＵ毎の回路方程式生成手段
２９  回路方程式求解手段
３０  ＰＵ組み上げ手段
【図１】
2004157584.tif 000003
【図２】
2004157584.tif 000004
【図３】
2004157584.tif 000005
【図４】
2004157584.tif 000006
【図５】
2004157584.tif 000007
【図６】
2004157584.tif 000008
【図７】
2004157584.tif 000009
【図８】
2004157584.tif 000010
【図９】
2004157584.tif 000011
【図１０】
2004157584.tif 000012
【図１１】
2004157584.tif 000013
【図１２】
2004157584.tif 000014