(57)【要約】【課題】薄膜トランジスタのリーク電流を極めて低レベルに抑えることができ、画素の超高精細化に容易に対応することができる液晶装置、及びこれを備えた電子機器を提供する。【解決手段】本発明の液晶装置は、ＴＦＴ３０が、多結晶シリコンからなる半導体層４２と、前記半導体層４２と複数箇所で交差する複数のゲート電極３２〜３４とを備えたＰ型トランジスタとされるとともに、前記半導体層４２の各チャネル領域１ａ両側部に低濃度ドープ領域１ｂ、１ｃが形成されたＬＤＤ構造を有しており、前記薄膜トランジスタの厚さ方向両側に遮光手段（遮光膜１５、データ線分岐部６ｃ）を備えている。【選択図】        図４
2004342923.tif 000002
【特許請求の範囲】
【請求項１】
互いに交差して設けられた複数の走査線及び複数のデータ線と、前記データ線と前記走査線との交差部に対応して設けられた薄膜トランジスタと、該薄膜トランジスタに接続された画素電極とを有するアクティブマトリクス基板と、前記アクティブマトリクス基板と対向して配置された対向基板と、前記両基板間に挟持された液晶層とを備えた液晶装置であって、
前記薄膜トランジスタが、半導体層と、前記半導体層と複数箇所で交差する複数のゲート電極と、前記半導体層の各チャネル領域の少なくとも片側にＰ型の低濃度ドープ領域が形成されたＬＤＤ部とを有するＰ型トランジスタで構成され、
前記薄膜トランジスタの厚さ方向両側に遮光手段を備えたことを特徴とする液晶装置。
【請求項２】
前記データ線が、前記半導体層のチャネル領域と平面的に重なるように配置されて前記遮光手段を成していることを特徴とする請求項１に記載の液晶装置。
【請求項３】
前記データ線が、前記走査線と交差する方向に延在するデータ線本線部と、該データ線本線部から分岐又は延出されて該データ線本線部と交差する方向に延びるデータ線分岐部とを有しており、
前記データ線分岐部が、前記チャネル領域と平面的に重なるように配置されて前記遮光手段を成していることを特徴とする請求項１又は２に記載の液晶装置。
【請求項４】
前記アクティブマトリクス基板上に、反射表示を行うための反射層が形成され、
前記反射層の一部が、前記半導体層のチャネル領域と平面的に重なるように形成されて前記遮光手段を成していることを特徴とする請求項１に記載の液晶装置。
【請求項５】
前記走査線が、前記データ線と交差する方向に延在する走査線本線部と、該走査線本線部と交差する方向に延設された複数の走査線分岐部とを有しており、
前記走査線分岐部が、前記半導体層と平面的に交差した前記ゲート電極部を有していることを特徴とする請求項１ないし４のいずれか１項に記載の液晶装置。
【請求項６】
前記半導体層が、ポリシリコン又は連続粒界シリコンであることを特徴とする請求項１ないし５のいずれか１項に記載の液晶装置。
【請求項７】
前記遮光手段が、前記チャネル領域に対応した位置で前記対向基板に形成されていることを特徴とする請求項１ないし６のいずれか１項に記載の液晶装置。
【請求項８】
互いに交差して設けられた複数の走査線及び複数のデータ線と、前記データ線と前記走査線との交差部に対応して設けられた薄膜トランジスタとを備えたアクティブマトリクス基板であって、
前記薄膜トランジスタが、半導体層と、前記半導体層と複数箇所で交差する複数のゲート電極と、前記半導体層の各チャネル領域の少なくとも片側にＰ型の低濃度ドープ領域が形成されたＬＤＤ部とを有するＰ型トランジスタで構成され、
前記薄膜トランジスタの厚さ方向両側に遮光手段を備えたことを特徴とするアクティブマトリクス基板。
【請求項９】
前記データ線が、前記半導体層のチャネル領域と平面的に重なるように配置されて前記遮光手段を成していることを特徴とする請求項８に記載のアクティブマトリクス基板。
【請求項１０】
前記データ線が、前記走査線と交差する方向に延在するデータ線本線部と、該データ線本線部から分岐又は延出されて該データ線本線部と交差する方向に延びるデータ線分岐部とを有しており、
前記データ線分岐部が、前記チャネル領域と平面的に重なるように配置されて前記遮光手段を成していることを特徴とする請求項８又は９に記載のアクティブマトリクス基板。
【請求項１１】
請求項８ないし１０のいずれか１項に記載のアクティブマトリクス基板を備えたことを特徴とする表示装置。
【請求項１２】
請求項１ないし７のいずれか１項に記載の液晶装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス基板、液晶装置、表示装置、及び電子機器に関するものである。
【０００２】
【従来の技術】
液晶装置をはじめとする表示装置の分野では、高輝度化や高精細化に対する要求が多く、例えば現在写真のデジタル化が進んでおり、それとともに、印刷せずに従来の写真と同様に鮮やかな画像を楽しめる表示装置の開発が望まれている。しかしながら、そのような超高精細度の液晶パネルは現状技術では実現できていない。その主な理由は、画素に使用するトランジスタのリーク電流の低減ができないからである。
従来より、液晶装置の薄膜トランジスタの半導体層をアモルファスシリコンで作る方法、低温ポリシリコン膜で作る方法または高温ポリシリコン膜で作る方法がある。低温ポリシリコン膜で作る方法は、画素周辺に画像信号の供給回路を構成でき、さらに大型のガラス基板が使えるというメリットがあるのでこれらの中では超高精細度の液晶パネルの実現に向けてはもっとも有望である。しかしながら、低温ポリシリコン膜は、膜中に欠陥が多く存在するためにリーク電流は一般的には高い値を示す。先に述べた三方法のうちでも最も高いのでその点では超高精細度の液晶パネルには不向きであり、矛盾している。
従来高精細と呼ばれてきた２００ｐｐｉ（２５．４ｍｍ辺に２００個の画素数）クラスの液晶表示装置では、画素のトランジスタをＮ型で構成し、ＬＳＩ技術と同様なＬＤＤ型の接合を用い、さらにゲートを２重もしくは３重の段数に分割したマルチゲート構造としているの例がある。
一方、リーク電流を低減する方法としては、暗状態でのリーク電流が比較的低いとされるＰ型を用いる方法（例えば、特許文献１参照）や、光照射で増加する光リーク電流を低減するために遮光膜をつける方法（例えば、特許文献２参照）などがある。
【０００３】
【特許文献１】
特開平５−３１３１９５号公報
【特許文献２】
特開平３−８０２２５号公報
【０００４】
【発明が解決しようとする課題】
しかし、本発明者らが、実際にこれらの低温ポリシリコンの従来技術に基づき、画素のトランジスタをＰ型で構成し、ＬＤＤ構造やマルチゲート構造、さらに光が入らないような遮光構造を用いて構成してみたところ、Ｎ型で同様に構成したものとあまり変わらないリーク電流の値を示し、上記各文献に記載の技術のみでは、超高精細化に要求されるリーク電流の低減目標値にまで達成できないということがわかった。
【０００５】
本発明は、上記課題を解決するために成されたものであって、薄膜トランジスタのリーク電流を極めて低レベルに抑えることができ、画素の超高精細化に容易に対応することができる液晶装置、及びこれを備えた電子機器を提供することを目的としている。
また本発明は、薄膜トランジスタのリーク電流を極めて低レベルに抑えることができるアクティブマトリクス基板、及びこれを備えた表示装置を提供することを目的としている。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明の液晶装置は、互いに交差して設けられた複数の走査線及び複数のデータ線と、前記データ線と前記走査線との交差部に対応して設けられた薄膜トランジスタと、該薄膜トランジスタに接続された画素電極とを有するアクティブマトリクス基板と、前記アクティブマトリクス基板と対向して配置された対向基板と、前記両基板間に挟持された液晶層とを備えた液晶装置であって、前記薄膜トランジスタが、半導体層と、前記半導体層と複数箇所で交差する複数のゲート電極と、前記半導体層の各チャネル領域の少なくとも片側にＰ型の低濃度ドープ領域が形成されたＬＤＤ部を有するＰ型トランジスタで構成され、前記薄膜トランジスタの厚さ方向両側に遮光手段を備えたことを特徴とする。
【０００７】
上記Ｐ型トランジスタとＮ型トランジスタとが同程度のリーク電流を示したことについて、良く原因を調べてみたところ、遮光膜のすきまから半導体層へ侵入するわずかな光に反応してリーク電流が増加していることが予想された。そこで、本発明者らが、Ｎ型トランジスタとＰ型トランジスタの光照射量とドレイン・ソース間の電圧Ｖｄｓを変えてリーク電流Ｉｄｓを精密に調べてみたところ図１０及び図１１に示すような特性が得られた。
図１０及び図１１は、縦軸をオフ状態となるゲート電圧Ｖｇｓを与えた場合のドレイン・ソース電流Ｉｄｓ、すなわちリーク電流Ｉｄｓとし、横軸をドレイン・ソース電圧Ｖｄｓ、そして遮光膜の無いトランジスタの暗電流と、ゲート電極と反対側の面から光を入射したときの値をプロットしたものである。図中に示した光強度（単位はＣｄ／ｍ２）を有する面光源を薄膜トランジスタの形成されているガラス基板に直接接触させて測定したデータである。
【０００８】
これらの図からわかるように、暗状態では確かにＰ型トランジスタのリーク電流は小さい。しかしながら、少しの光を当てただけでＰ型トランジスタもＮ型トランジスタと同じくらいのリーク電流が流れることがわかる。その傾向は、マルチゲートにするとドレイン・ソース間の電圧は段数分だけ分割されるので小さくできるが、その場合のドレイン・ソース電圧Ｖｄｓが０〜５Ｖ位になる低電圧領域で顕著である。この原因について半導体の理論から考察すると、オフ状態ではマイノリティキャリアが電流特性を決めるが、Ｐ型のマイノリティキャリアである電子の性質に起因するものであると考えると納得できる。ともかく、多重ゲートすなわちマルチゲートにすると、複数のＴＦＴのうちの１個あたりに印加されるドレイン・ソース電圧Ｖｄｓを低減できる。それにより暗状態でのリーク電流（暗電流）は減少する。しかし、図１０もしくは図１１に示した根拠によりドレイン・ソース電圧Ｖｄｓが低い電圧領域では光照射に対するリーク電流の感受性が異常に高い。すなわちマルチゲートを採用してドレイン・ソース電圧Ｖｄｓを低減しても半導体層へ侵入する光が少量でもトランジスタのリーク電流が増大して、ＬＤＤ構造のＰ型を用いたメリットがなくなってしまう。
【０００９】
そこで、本発明者は、上記本発明の構成のように、画素のトランジスタに関して、Ｐ型で構成するだけではなく、ＬＤＤ構造、マルチゲート化、さらには極力半導体層へ侵入する光漏れがないように半導体層の上下に遮光手段を設置することとした。これにより、本来のＰ型の低オフ電流の特徴が活かせることとなった。つまりこのような構成にしてこそ初めて、Ｎ型を用いた場合に比べて１桁以上のリーク電流の低減が果たせた。
写真画質の目標とされる５００ｐｐｉ以上の薄膜トランジスタタイプの液晶表示装置は、画素周辺に画像信号の供給回路を構成できる低温ポリシリコン技術を用いて、さらにＰ型を本技術のような構成で効果的に用いることにより初めて実現できるようになった。
【００１０】
本発明の液晶装置では、前記データ線が、前記半導体層のチャネル領域と平面的に重なるように配置されて前記遮光手段を成している構成とすることもできる。この構成によれば、前記データ線を上記薄膜トランジスタの遮光手段として利用するので、画素の開口率を高めて明るい表示を得ることができる。
【００１１】
本発明の液晶装置では、前記データ線が、前記走査線と交差する方向に延在するデータ線本線部と、該データ線本線部から分岐又は延出されて該データ線本線部と交差する方向に延びるデータ線分岐部とを有しており、前記データ線分岐部が、前記チャネル領域と平面的に重なるように配置されて前記遮光手段を成している構成とすることもできる。
【００１２】
本発明の液晶装置では、前記アクティブマトリクス基板上に、反射表示を行うための反射層が形成され、前記反射層の一部が、前記半導体層のチャネル領域と平面的に重なるように形成されて前記遮光手段を成している構成とすることもできる。この構成によれば、反射型又は半透過反射型の液晶装置であって、薄膜トランジスタのリーク電流が極めて低いレベルにまで低減され、高精細表示に容易に対応できる液晶装置を提供できる。また、上記遮光手段が、反射層の一部により構成されているので、製造が容易になるという利点も有する。
【００１３】
本発明の液晶装置では、前記走査線が、前記データ線と交差する方向に延在する走査線本線部と、該走査線本線部と交差する方向に延設された複数の走査線分岐部とを有しており、前記走査線分岐部が、前記半導体層と平面的に交差した複数のゲート電極部を有している構成とすることができる。この構成によれば、比較的容易にマルチゲート構造の薄膜トランジスタを構成できるとともに、配線の引き回しによる電気抵抗の増加を抑えることもできる。
【００１４】
本発明の液晶装置では、前記半導体層が、ポリシリコン又は連続粒界シリコンであることが好ましい。
【００１５】
本発明の液晶装置では、前記遮光手段が、前記チャネル領域に対応した位置で前記対向基板に形成されている構成とすることもでき、この構成によっても、効率的に薄膜トランジスタの遮光を行うことができ、Ｐ型トランジスタ本来の低オフ電流の特徴を生かすことができる。
【００１６】
次に、本発明のアクティブマトリクス基板は、互いに交差して設けられた複数の走査線及び複数のデータ線と、前記データ線と前記走査線との交差部に対応して設けられた薄膜トランジスタとを備えたアクティブマトリクス基板であって、前記薄膜トランジスタが、半導体層と、前記半導体層と複数箇所で交差する複数のゲート電極と、前記半導体層の各チャネル領域の少なくとも片側にＰ型の低濃度ドープ領域が形成されたＬＤＤ部とを有するＰ型トランジスタで構成され、前記薄膜トランジスタの厚さ方向両側に遮光手段を備えたことを特徴とする。
本アクティブマトリクス基板では、画素のトランジスタに関して、Ｐ型で構成するだけではなく、ＬＤＤ構造、マルチゲート化、さらには極力半導体層へ侵入する光漏れがないように半導体層の上下に遮光手段を設置することとされている。これにより、本来のＰ型の低オフ電流の特徴が活かせることとなった。つまりこのような構成にしてこそ初めて、Ｎ型を用いた場合に比べて１桁以上のリーク電流の低減が果たせた。
本発明のアクティブマトリクス基板は、特に５００ｐｐｉ以上の超高精細の表示装置に用いて好適なアクティブマトリクス基板であり、例えば、液晶装置、ＥＬ装置、ＤＭＤ（デジタルミラーデバイス）、プラズマ発光や電子放出等による蛍光を用いた装置等の主要構成部材として好適に用いることができる。
【００１７】
本発明のアクティブマトリクス基板では、前記データ線が、前記半導体層のチャネル領域と平面的に重なるように配置されて前記遮光手段を成している構成とすることもできる。
本発明のアクティブマトリクス基板では、前記データ線が、前記走査線と交差する方向に延在するデータ線本線部と、該データ線本線部から分岐又は延出されて該データ線本線部と交差する方向に延びるデータ線分岐部とを有しており、前記データ線分岐部が、前記チャネル領域と平面的に重なるように配置されて前記遮光手段を成している構成とすることもできる。
上記構成によれば、高精細であり、かつ高開口率の画素領域を備えたアクティブマトリクス基板を提供することができる。
【００１８】
本発明のアクティブマトリクス基板では、前記半導体層が、ポリシリコン又は連続粒界シリコンであることが好ましい。
【００１９】
次に、本発明の表示装置は、先に記載の本発明のアクティブマトリクス基板を備えたことを特徴とする。この構成によれば、液晶装置、ＥＬ装置、ＤＭＤ（デジタルミラーデバイス）、プラズマ発光や電子放出等による蛍光を用いた装置等の表示装置の高精細化を実現することができる。
【００２０】
次に、本発明の電子機器は、先に記載の本発明の液晶装置を備えたことを特徴とする。この構成によれば、高精細表示対応の表示部を備えた電子機器を提供することができる。例えば、光源と、上記光源から出射された光を変調して画像光を形成する上述の液晶装置と、上記液晶装置から出射された画像光を拡大投影する投射光学系とを備えた構成とすれば、超高精細表示に対応した高画質の投射型表示装置を提供することができる。
【００２１】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態を、図面を参照して説明する。図１（ａ）は、本実施形態の液晶装置を各構成要素とともに対向基板側からみた平面構成図、図１（ｂ）は、図１（ａ）に示すＨ−Ｈ線に沿う断面構成図、図２は、液晶装置の表示領域においてマトリクス状に配列形成された複数の画素における回路構成図である。
【００２２】
［全体構成］
図１（ａ）及び図１（ｂ）に示すように、本実施形態の液晶装置は、ＴＦＴアレイ基板（アクティブマトリクス基板）１０と、対向基板２０とが平面視略矩形枠状のシール材５２によって貼り合わされ、このシール材５２に囲まれた領域内に液晶層５０が封入された構成を備えている。シール材５２内周側に沿って平面視矩形枠状の周辺見切り５３が形成され、この周辺見切りの内側の領域が画像表示領域１１とされている。シール材５２の外側の領域には、データ線駆動回路２０１及び外部回路実装端子２０２がＴＦＴアレイ基板１０の１辺（図示下辺）に沿って形成されており、この１辺に隣接する２辺に沿ってそれぞれ走査線駆動回路２０４，２０４が形成されている。ＴＦＴアレイ基板１０の残る１辺（図示上辺）には、画像表示領域１１の両側の走査線駆動回路２０４，２０４間を接続する複数の配線２０５が設けられている。また、対向基板２０の各角部においては、ＴＦＴアレイ基板１０と対向基板２０との間の電気的導通をとるための基板間導通材２０６が配設されている。本実施形態の液晶装置は、透過型の液晶装置として構成され、ＴＦＴアレイ基板１０側に配置された光源（図示略）からの光を変調して対向基板２０側から出射するようになっている。
【００２３】
なお、データ線駆動回路２０１および走査線駆動回路２０４，２０４をＴＦＴアレイ基板１０の上に形成する代わりに、例えば、駆動用ＬＳＩが実装されたＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）基板とＴＦＴアレイ基板１０の周辺部に形成された端子群とを異方性導電膜を介して電気的および機械的に接続するようにしてもよい。また、液晶装置においては、使用する液晶の種類、すなわち、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、垂直配向モード等の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。
【００２４】
このような構造を有する液晶装置の画像表示領域には、図２に示すように、複数の画素領域４１がマトリクス状に配置されており、これらの画素領域４１の各々には、画素スイッチング用としてＰ型のｐ−ＳｉＴＦＴ３０が形成されている。このＴＦＴ３０にはマルチゲート構造が採用されており、シングルゲート構造を採用したものに比べて、ＴＦＴ３０の１つのＴＦＴに印加されるドレイン−ソース間電圧を低減できるようになっている。さらに、本実施形態ではｐ−ＳｉＴＦＴ３０の半導体層に不純物を導入するドレインは、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造とされている。
【００２５】
このＴＦＴ３０の複数のゲート電極３２〜３３には走査線３ａが電気的に接続されており、走査線３ａから所定のタイミングでパルス状の走査信号Ｇ１、Ｇ２、…、Ｇｍがこの順に線順次で印加されるようになっている。また、ＴＦＴ３０のソース部にはデータ線６ａが電気的に接続されており、１走査期間内に画像信号Ｓ１、Ｓ２、…、Ｓｎが供給されるようになっている。なお、データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に順次供給する方法（点順次駆動）と、相隣接する複数のデータ線６ａ同士に対して、データを同時一括（線順次駆動）もしくは群毎（セレクタースイッチ）に供給する方法のいずれでもよい。
【００２６】
ＴＦＴ３０のドレイン部には画素電極９が電気的に接続されており、１走査期間内にデータ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが各画素に所定のタイミングで書き込まれるようになっている。このようにして画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、図１（ｂ）に示す対向基板２０の共通電極２１との間で一定期間保持される。また、保持された画像信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防ぐために、画素電極９と対向電極２１との間に形成される液晶容量と並列に保持容量６０が付加されている。
【００２７】
［画素の詳細構成］
図３は、本実施形態の液晶装置を構成するＴＦＴアレイ基板１０上の１画素領域を示す平面構成図であり、図４は、図３のＡ−Ａ’線に沿う断面構成図である。
図３に示すように、ＴＦＴアレイ基板上には、データ線６ａと、走査線３ａとが互いに交差して設けられ、これらのデータ線６ａと走査線３ａとによって区画された略矩形状の画素領域４１に、平面視略Ｌ形の半導体層４２が設けられている。走査線３ａは、データ線６ａと交差する方向に延びる走査線本線部３１と、この本線部３１から画素領域４１中央側へ延出された複数本（図３では３本）のゲート電極部（走査線分岐部）３２〜３４とを有しており、これらのゲート電極部３２〜３４が、前記半導体層４２の走査線本線部３１と平行に延びる部分と交差することで、トリプルゲート構造のＴＦＴを構成している。前記略Ｌ形の半導体層４２の一端はソースコンタクトホール４３を介してデータ線６ａと電気的に接続される一方、他端は画素領域４１の略中央部まで延設され、半導体層４２と一体に形成された平面視矩形状の容量電極４４を構成している。そして、この容量電極４４と、前記走査線本線部３１と平行に延びる容量線４８とが、平面的に重なる部分で前記保持容量６０が形成されている。
【００２８】
画素領域４１とほぼ重なる平面領域に形成された画素電極９は、ＩＴＯ等の透明導電材料からなり、半導体層４２の図示上下方向に延びる部分と、中継電極層４５を介して電気的に接続されている。すなわち、画素コンタクトホール４６を介して画素電極９と中継導電層４５とが電気的に接続され、ドレインコンタクトホール４７を介して中継導電層４５とＴＦＴ３０の半導体層４２とが電気的に接続されることにより、画素電極９とＴＦＴ３０とが電気的に接続されている。
【００２９】
次に、図４に示す断面構造において、ＴＦＴアレイ基板１０は、例えば石英、ガラス、プラスチック等からなる基板本体１０ａの一面側に、部分的に遮光膜（遮光手段）１５が形成され、この第１遮光膜１５及び基板本体１０ａを覆って下地絶縁膜１２が形成され、この下地絶縁膜１２上にＴＦＴ３０が設けられている。下地絶縁膜１２は遮光膜１５とＴＦＴ３０とを絶縁するとともに、基板本体１０ａの表面の荒れや汚染等によるＴＦＴ３０の特性劣化を抑える作用を奏する。ＴＦＴ３０は、上述したようにトリプルゲート構造であり、かつＬＤＤ構造を有している。より詳細には、ＴＦＴ３０は、ゲート電極部３２〜３４と、半導体層４２の前記ゲート電極部３２〜３４と対向する領域に形成された３箇所のチャネル領域１ａと、ゲート電極部３２〜３４と半導体層４２とを絶縁するゲート絶縁膜を構成する絶縁薄膜２とを主体として構成されている。そして、前記３カ所のチャネル領域１ａの両側にそれぞれ形成されてＬＤＤ部を成す低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃと、これらのＬＤＤ部の両側に形成された高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅと、チャネル領域１ａ間に形成された高濃度ソース／ドレイン領域１ｆとを備えている。本実施形態に係る半導体層４２は多結晶シリコンにより形成されており、Ｐ型のＴＦＴ３０を形成するために、前記各ソース／ドレイン領域には、例えばボロンイオンが注入されている。
【００３０】
半導体層４２の高濃度ドレイン領域１ｅは、画素領域４１の中央部側へ延設されて容量電極４４を形成している。また、図３に示す容量電極４４と対向して形成された容量線４８は、走査線３ａと同層に形成され、図４に示す絶縁薄膜２を介することで前記保持容量６０を形成している。
走査線３ａ（及び容量線４８）を覆って第１層間絶縁膜１３が形成されており、第１層間絶縁膜１３上には、データ線６ａ及び中継導電層４５が同層で形成されている。データ線６ａから走査線３ａ延在方向へデータ線分岐部６ｃがゲート電極３２〜３４を覆う領域に延設されて本実施形態に係る遮光手段を成している。データ線６ａ及び中継導電層４５は、例えばＡｌ等の低抵抗金属を用いて形成される。
【００３１】
また、第１層間絶縁膜１３を貫通するソースコンタクトホール４３が形成され、このソースコンタクトホール４３を介してデータ線６ａと半導体層４２の高濃度ソース領域１ｄとが電気的に接続されている。一方、第１層間絶縁膜を貫通するドレインコンタクトホール４７が形成され、このドレインコンタクトホール４７を介して中継導電層４５と半導体層４２の高濃度ドレイン領域１ｅとが電気的に接続されている。
【００３２】
データ線６ａ及び中継導電層４５を覆うように第２層間絶縁膜１４が形成されており、第２層間絶縁膜１４上に画素電極９が形成されている。画素電極９はＩＴＯ等の透明導電材料で構成されている。そして、前記中継導電層４５の平面領域において、上記第２層間絶縁膜１４を貫通する画素コンタクトホール４６が形成され、この画素コンタクトホール４６を介して画素電極９と中継導電層４５とが電気的に接続されている。以上の構成により、中継導電層４５を介して半導体層４２の高濃度ドレイン領域１ｅと画素電極９とが電気的に接続されている。尚、図４では図示を省略したが、ＴＦＴアレイ基板１０の最表面には、ラビング処理等の配向処理が施されたポリイミド膜等からなる配向膜が設けられている。
【００３３】
他方、対向基板２０は、基板本体２０ａの液晶層５０側にベタ状に形成された共通電極２１と、この共通電極２１を覆って形成された配向膜２２とを備えている。共通電極２１は、ＩＴＯ等の透明導電材料により形成でき、配向膜２２は、先のＴＦＴアレイ基板１０の配向膜１７と同様の構成とすることができる。また、カラー表示を行う場合には、各画素領域４１に対応して例えばＲ（赤）、Ｇ（緑）、Ｂ（青）の色材層を備えたカラーフィルタを基板本体１０ａ又は２０ａ上に形成すればよい。
【００３４】
上記構成を備えた本実施形態の液晶装置では、第１に、ＴＦＴ３０をマルチゲート構造とすることにより、１つのチャネル領域１ａの両側の電圧を低減し、オフリーク電流を低減している。
第２に、各チャネル領域１ａを挟んで両側に低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃを形成したＬＤＤ構造を採用したことでオフ電流を低減することができるようになっている。図９は、このＬＤＤ構造を導入することによる作用を示すグラフであり、同図に示す２本の曲線は、それぞれＰ型、Ｎ型のトランジスタのＩｄ／Ｖｇ特性を示している。図９に示すように、Ｐ型トランジスタの曲線において、トランジスタをＬＤＤ構造とすることで、オフ側の電流特性を平坦化できる。
第３に、ＴＦＴ３０の基板本体１０ａ側に遮光膜１５を形成してＴＦＴアレイ基板１０側からの光がＴＦＴ３０に入射するのを防止するとともに、データ線６ａの一部を延設してＴＦＴ３０を覆うデータ線分岐部６ｃを遮光手段として形成することで液晶層５０側からの光がＴＦＴ３０に入射するのを防止するようになっている。これにより、ＴＦＴ３０への光の入射をほぼ完全に遮断できるようになっている。
第４に、ＴＦＴ３０をＰ型トランジスタとすることで、暗電流を低減している。Ｐ型トランジスタは先に記載のように、少量の光が入射しただけで光リーク電流がＮ型トランジスタと同程度になってしまうが、本実施形態に係る液晶装置では、遮光手段として設けられた上記遮光膜１５及びデータ線分岐部６ｃとにより、ＴＦＴ３０をほぼ完全に遮光することができるので、Ｐ型トランジスタ本来の低オフ電流の特徴を活かすことができるようになっている。
【００３５】
５００ｐｐｉ（２５．４ｍｍ辺に５００個の画素）程度の超高精細液晶装置では、画素の液晶容量と保持容量との和が極めて小さくなる。このような液晶装置において、トランジスタのリーク電流が大きいと、その電荷漏れにより表示品質を保つことができなくなる。本実施形態の液晶装置では、上記に挙げた４つのリーク電流低減作用の全てを効果的に利用することで、ＴＦＴ３０のリーク電流を極めて低レベルにまで低減することができるようになった。そして、従来の技術では達成し得ない領域の超高精細液晶装置を実現することが可能になった。
【００３６】
（第２の実施形態）
次に、図５及び図６を参照して、本発明の第２の実施形態に係る液晶装置について説明する。図５は、本意実施形態の液晶装置を構成するＴＦＴアレイ基板の１画素領域を示す平面構成図であり、図６は、図５のＢ−Ｂ’線に沿う断面構成図である。尚、上記第１実施形態と同様の部位については同じ符号を付し、その説明を省略する。
【００３７】
図５及び図６に示すように、本実施形態の液晶装置では、画素領域４１とほぼ重なる平面領域の第２層間絶縁膜１４上に、アルミニウムや銀等の金属材料からなる反射層１９が形成され、この反射層１９を覆うようにＩＴＯ等からなる画素電極９が形成されている。また、上記反射層１９の中継導電層４５に対応する平面領域に開口部１９ａが形成されて、画素コンタクトホール４６を介して中継導電層４５と画素電極９とが電気的に接続されている。図６の断面構造に示すように、第１実施形態でＴＦＴ３０の液晶層５０側の遮光手段として設けられていたデータ線分岐部６ｃに代えて、反射層１９がＴＦＴ３０の液晶層５０側を平面的に覆うように形成されている。従って、本実施形態では、反射層１９が本発明に係る遮光手段を成している。
【００３８】
本実施形態の液晶装置においても、先の第１実施形態と同様に、ＴＦＴ３０がマルチゲート構造及びＬＤＤ構造を有するＰ型トランジスタとされていることによるオフリーク電流の低減作用と、ＴＦＴ３０を完全に遮光する遮光膜１５及び反射層１９を備えたことによるＰ型トランジスタの暗電流の上昇を抑制する作用とにより、従来の薄膜トランジスタに比して大幅なリーク電流の低減を実現し、もって高精細の表示に容易に対応することが可能になっている。
そして、上記効果に加えて、本実施形態の液晶装置では、ＴＦＴ３０の液晶層５０側の遮光手段として機能する反射層１９が、先の第１実施形態のデータ線分岐部６ｃに比して、半導体層４２と離間されて形成されているので、ＴＦＴ３０のゲート電極部３２〜３４と、遮光手段として機能する反射層１９との容量結合が生じ難くなっている。従って、ＴＦＴ３０が前記容量結合による影響を受け難くなり、ＴＦＴ３０の駆動能力を実質的に向上させることができる。
【００３９】
（第３の実施形態）
次に、図７及び図８を参照して、本発明の第３の実施形態に係る液晶装置について説明する。図７は、本意実施形態の液晶装置を構成するＴＦＴアレイ基板の１画素領域を示す平面構成図であり、図８は、図７のＣ−Ｃ’線に沿う断面構成図である。尚、上記第１実施形態と同様の部位については同じ符号を付し、その説明を省略する。
【００４０】
図７及び図８に示すように、本実施形態の液晶装置では、対向基板２０の内面側に遮光膜２９が形成されており、図７に２点鎖線で示すように、上記遮光膜２９は、遮光膜１５の形成領域とほぼ対応する平面領域に形成されて、本実施形態の液晶装置における遮光手段を成している。また、ＴＦＴアレイ基板１０に設けられた遮光膜１５が、略Ｌ形の半導体層４２の走査線３ａに平行に延びる部分と、曲角部とを平面的に覆うように形成されている。
【００４１】
本実施形態の液晶装置においても、先の第１実施形態と同様に、ＴＦＴ３０がマルチゲート構造及びＬＤＤ構造を有するＰ型トランジスタとされていることによるオフリーク電流の低減作用と、ＴＦＴ３０を完全に遮光する遮光膜１５及び遮光膜２９を備えたことによるＰ型トランジスタの暗電流の上昇を抑制する作用とにより、従来の薄膜トランジスタに比して大幅なリーク電流の低減を実現し、もって高精細の表示に容易に対応することが可能になっている。
そして、上記効果に加えて、本実施形態の液晶装置では、ＴＦＴ３０の遮光手段として機能する遮光膜１５及び遮光膜２９が、先の第１実施形態に比して、広い平面領域に形成されていることにより、液晶装置の外部に設けられた光源（図示略）から入射する光に、基板１０，２０に対して斜め方向から入射する成分が含まれていたとしても、遮光膜１５又は遮光膜２９の内面側（液晶層５０）で反射された光が、ＴＦＴ３０に入射しないようにすることができる。この作用により、ＴＦＴ３０がより高度に遮光され、さらに光リークの少ない、高精細への対応が容易な液晶装置を提供することができる。
【００４２】
（投射型表示装置）
次に、上述した液晶装置を備えた投射型表示装置の例について説明する。
図１２は、上述の液晶装置をライトバルブとして備えた投射型表示装置の構成を示す平面図である。本投射型液晶表示装置１１１０は、前記実施形態の液晶装置を各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ、１００Ｂとして用いた３板式のプロジェクタとして構成されている。この液晶プロジェクタ１１１０では、メタルハライドランプなどの白色光源のランプユニット１１１２から光が出射されると、３枚のミラー１１１６および２枚のダイクロイックミラー１１１８によって、Ｒ、Ｇ、Ｂの３原色に対応する光成分Ｒ、Ｇ、Ｂに分離され（光分離手段）、対応するライトバルブ１００Ｒ、１００Ｇ、１００Ｂ（液晶装置／液晶ライトバルブ）に各々導かれる。この際に、光成分Ｂは、光路が長いので、光損失を防ぐために入射レンズ１１３２、リレーレンズ１１２３、および出射レンズ１１３４からなるリレーレンズ系１１３１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによって各々変調された３原色に対応する光成分Ｒ、Ｇ、Ｂは、ダイクロイックプリズム１１２２（光合成手段）に３方向から入射され、再度合成された後、投射レンズ（投射光学系）１１２４を介してスクリーン１１３０などにカラー画像として拡大投影される。
この投射型表示装置では、トランジスタのオフリーク電流が極めて低レベルにまで低減された液晶装置を用いているため、従来では実現できなかった５００ｐｐｉクラスの超高精細表示が可能となる。
【００４３】
なお、本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、上記実施形態では、ＴＦＴを３重ゲート構造とした例を示したが、本発明はこれに限定されず、２重ゲートや４重ゲート以上としてもよい。また、図示したパターン形状や断面構造、各膜の構成材料等に関する記載はほんの一例に過ぎず、適宜変更が可能である。
また、本発明のアクティブマトリクス基板は、例えば、エレクトロルミネッセンス（ＥＬ）、プラズマ発光や電子放出による蛍光等を用いた表示装置、あるいは、デジタルマイクロミラーデバイス（ＤＭＤ）を用いた表示装置、およびこれらの表示装置を備えた電子機器に対しても好適に用いることができる。
【図面の簡単な説明】
【図１】図１（ａ）は、第１実施形態の液晶装置の平面構成図、図１（ｂ）は、同図（ａ）のＨ−Ｈ線に沿う断面構成図。
【図２】図２は、同、液晶装置の回路構成図。
【図３】図３は、同、１画素領域を示す平面構成図。
【図４】図４は、図３のＡ−Ａ’線に沿う断面構成図。
【図５】図５は、第２実施形態に係る１画素領域を示す平面構成図。
【図６】図６は、図５のＢ−Ｂ’線に沿う断面構成図。
【図７】図７は、第３実施形態に係る１画素領域を示す平面構成図。
【図８】図８は、図７のＣ−Ｃ’線に沿う断面構成図。
【図９】図９は、ＬＤＤ構造を導入することによる作用を示すグラフ。
【図１０】図１０は、Ｐ型トランジスタの光電流特性を示すグラフ。
【図１１】図１１は、Ｎ型トランジスタの光電流特性を示すグラフ。
【図１２】図１２は、本発明に係る投射型表示装置の概略構成図。
【符号の説明】
１ａ…チャネル部、１ｂ、１ｃ…低濃度ドープ領域（ＬＤＤ部）、３ａ…走査線、６ａ…データ線、１０…ＴＦＴアレイ基板（アクティブマトリクス基板）、３０…ＴＦＴ（薄膜トランジスタ）、３１…走査線本線部、３２〜３４…ゲート電極部（走査線分岐部）、４２…半導体層、４４…容量電極、６０…保持容量、６ｃ…データ線分岐部（遮光手段）、１５…遮光膜（遮光手段）、１９…反射層（遮光手段）、２９…遮光膜（遮光手段）
【図１】
2004342923.tif 000003
【図２】
2004342923.tif 000004
【図３】
2004342923.tif 000005
【図４】
2004342923.tif 000006
【図５】
2004342923.tif 000007
【図６】
2004342923.tif 000008
【図７】
2004342923.tif 000009
【図８】
2004342923.tif 000010
【図９】
2004342923.tif 000011
【図１０】
2004342923.tif 000012
【図１１】
2004342923.tif 000013
【図１２】
2004342923.tif 000014