(57)【要約】【課題】通信データ長が８ｂｉｔもしくは１６ｂｉｔである装置の両方が混在している場合に、間の通信を可能とすること。【解決手段】マスター装置とスレーブ装置間の通信を行う際に、マスター装置から通信データ長問い合わせコマンドを８ｂｉｔ長で送信する８ｂｉｔコマンド送信手段と、スレーブ装置で１６ｂｉｔ長のコマンドを受信可能に構成したシフトレジスタの８ｂｉｔ部分を介してｂｉｔ長のステータスをマスター装置に返信する８ｂｉｔ部分ステータス返信手段とから構成される。【選択図】　　　　図１
2004015321.tif 000002
【特許請求の範囲】
【請求項１】
マスターとなる装置から複数のスレーブとなる装置にコマンドを送信し、スレーブ装置から返信データとしてステータスを受信する通信装置において、
マスター装置とスレーブ装置の接続状況によって通信線の接続を設定する接続設定手段と、マスター装置から送信するデータ長を８ｂｉｔもしくは１６ｂｉｔに切り替えるマスター装置データ長切り替え手段と、
マスター装置からスレーブ装置に通信時のデータ長を問い合わせる通信データ長問い合わせ手段と、
スレーブ装置から返信される通信データ長のステータスから、マスター装置に接続されている各スレーブ装置の通信データ長を設定するマスター装置通信データ長設定手段と、スレーブ装置でデータ長を設定するスレーブ装置データ長設定手段と、マスター装置からスレーブ装置に通信データ長問い合わせと通信データ長設定のコマンドを送信した後に、返信ステータスをスレーブ装置から受信するために、ダミーコマンドを送信する手段と、
スレーブ装置から返信される通信データ長のステータスの個数からマスター装置に接続されているスレーブ装置の個数を設定するスレーブ個数設定手段と、
マスター装置からスレーブ装置の通信データ長に合わせてコマンドを送信し、スレーブ装置からステータスを通信データ長に合わせて受信するステータス受信手段を有することを特徴とする通信装置。
【請求項２】
請求項１記載の通信装置において、
マスター装置から通信データ長問い合わせコマンドを８ｂｉｔ長で送信する８ｂｉｔコマンド送信手段と、
スレーブ装置で１６ｂｉｔ長のコマンドを受信可能なように構成したシフトレジスタの部分的な８ｂｉｔを介して８ｂｉｔ長のデータ長問い合わせコマンドを受信する８ｂｉｔ部分コマンド受信手段と、
スレーブ装置で１６ｂｉｔ長のシフトレジスタの部分的な８ｂｉｔを介して８ｂｉｔ長のステータスをマスター装置に返信する８ｂｉｔ部分ステータス返信手段を有することを特徴とする通信装置。
【請求項３】
請求項１、２記載の通信装置において、
マスター装置から通信データ長問い合わせコマンドもしくは通信データ長設定コマンド送信時に、コマンドを８ｂｉｔ長のコマンドとして連続２回送信する８ｂｉｔ重複コマンド送信手段と、
スレーブ装置の１６ｂｉｔ長に構成されたシフトレジスタで８ｂｉｔ長のコマンドを連続２回受信する８ｂｉｔ重複コマンド受信手段と、
マスター装置からの２個の同じ８ｂｉｔ長のコマンドに対して、１６ｂｉｔ長のシフトレジスタを介して８ｂｉｔ長のステータスを２個返信する８ｂｉｔ重複ステータス返信手段とを有することを特徴とする通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、装置間で相互にデータを送受信する機能を有した通信装置に関するものであり、各々の装置で通信可能なデータ長が８ｂｉｔもしくは１６ｂｉｔである際に、これらの装置の混在をサポートするものである。
【０００２】
【従来の技術】
従来、装置間でデータを送受信する方法として、接続されている装置間のデータ長をあらかじめ１種類に固定し、例えば、８ｂｉｔ長を１データとして送受信する方法が一般的である。通信のデータ長が１種類に固定されていれば、容易に装置間の通信を行うことができる。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記従来例では、装置間の通信データ長が１種類に固定されていることで、以下のような欠点があった。
【０００４】
装置間でやり取りする通信データ量が増加することや、通信データの種類を装置間の通信インターフェースの拡張によって追加することで、データ長を従来のものより長くする必要が生じた場合、例えば１回の送受信時の通信データ長を８ｂｉｔから１６ｂｉｔに変更し、送受信のデータ量を多く確保することで対応することになる。このことによって、従来の８ｂｉｔ長で通信を行う装置とデータ長が１６ｂｉｔに拡張された装置間では、通信データ長が異なることから通信が行えなくなる欠点があった。本発明の目的は、通信を行う際のデータ長が８ｂｉｔ長もしくは１６ｂｉｔ長である装置の混在した接続での通信をサポートする通信装置を提供することである。
【０００５】
【課題を解決するための手段】
［手段１］
上記目的を達成するため、本出願に係る第１の発明は、マスターとなる装置から複数のスレーブとなる装置にコマンドを送信し、スレーブ装置から返信データとしてステータスを受信する通信装置において、マスター装置とスレーブ装置の接続状況によって通信線の接続を設定する接続設定手段と、マスター装置から送信するデータ長を８ｂｉｔもしくは１６ｂｉｔに切り替えるマスター装置データ長切り替え手段と、マスター装置からスレーブ装置に通信時のデータ長を問い合わせる通信データ長問い合わせ手段と、スレーブ装置から返信される通信データ長のステータスから、マスター装置に接続されている各スレーブ装置の通信データ長を設定するマスター装置通信デー夕長設定手段と、スレーブ装置でデータ長を設定するスレーブ装置データ長設定手段と、マスター装置からスレーブ装置に通信データ長問い合わせと通信データ長設定のコマンドを送信した後に、返信ステータスをスレーブ装置から受信するために、ダミーコマンドを送信する手段と、スレーブ装置から返信される通信データ長のステータスの個数からマスター装置に接続されているスレーブ装置の個数を設定するスレーブ個数設定手段と、マスター装置からスレーブ装置の通信データ長に合わせてコマンドを送信し、スレーブ装置からステータスを通信データ長に合わせて受信するステータス受信手段を有することを特徴とする通信装置。
【０００６】
［作用１］
上記構成において、マスター装置とスレーブ装置の接続状況によって通信線を設定する接続設定手段は、マスター装置を上流とした時に、マスター装置から下流のスレーブ装置にコマンドを送信する際や下流のスレーブ装置からさらに下流のスレーブ装置にコマンドデータを送信する際に用いる信号線と、スレーブ装置からマスター装置にステータスを返信する際に用いる信号線の接続の設定を行うものである。
【０００７】
マスター装置データ長切り替え手段は、マスター装置からスレーブ装置に送信するデータ長を、８ｂｉｔ長もしくは１６ｂｉｔ長に切り替えて送信できるものである。
【０００８】
通信データ長問い合わせ手段は、マスター装置から通信データ長問い合わせコマンドをスレーブ装置に送信し、各スレーブ装置はそれぞれの装置の通信データ長を返信ステータスとしてマスター装置に返信するものである。また、各スレーブ装置は、通信データ長を返信ステータスとしてマスター装置に返信する代わりに、スレーブ装置の通信コマンドとステータス体系の情報をバージョンＮｏ．等で返信し、マスター装置で各スレーブ装置が対応している通信データ長を判断する方法であってもよいものとする。
【０００９】
マスター装置データ長設定手段は、スレーブ装置から返信された通信データ長の問い合わせコマンドの返信ステータスを基に通信データ長を設定するものである。
【００１０】
スレーブ装置データ長設定手段は、マスター装置から、通信データ長の問い合わせコマンドを受信した後に受信するコマンドで設定する、マスター装置との通信データ長を設定するものである。ダミーコマンドの送信手段は、マスター装置からスレーブ装置ヘダミーコマンド送信以前のコマンドの返信ステータスをスレーブ装置から受信する際に用いるものである。
【００１１】
スレーブ個数設定手段は、マスター装置からの通信データ長問い合わせコマンドに対応した返信ステータスの個数を基に、マスター装置に接続されているスレーブ装置の個数を把握するものである。
コマンド送信手段は、マスター装置からスレーブ装置にコマンドを送信する際に、各スレーブ装置の通信データ長に合わせて８ｂｉｔ長もしくは１６ｂｉｔ長のコマンドを切り替えて送信するものである。
【００１２】
ステータス受信手段は、マスター装置で、コマンドに対応した返信ステータスを各スレーブ装置の通信データ長に合わせてマスター装置で受信するものである。
【００１３】
［手段２］
本出願に係る第２の発明は、請求項１記載の通信装置において、マスター装置から通信データ長問い合わせコマンドを８ｂｉｔ長で送信する８ｂｉｔコマンド送信手段と、スレーブ装置で１６ｂｉｔ長のコマンドを受信可能なように構成したシフトレジスタの部分的な８ｂｉｔを介して８ｂｉｔ長のデータ長問い合わせコマンドを受信する８ｂｉｔ部分コマンド受信手段と、
スレーブ装置で１６ｂｉｔ長のシフトレジスタの部分的な８ｂｉｔを介して８ｂｉｔ長のステータスをマスター装置に返信する８ｂｉｔ部分ステータス返信手段を有することを特徴とする通信装置。
【００１４】
［作用２］
上記構成において、８ｂｉｔコマンド送信手段は、データ長設定時に８ｂｉｔ長のデータ長のみサポートしたスレーブ装置を考慮して、マスター装置からスレーブ装置に８ｂｉｔ長のデータ長問い合わせコマンドを送信するものである。また、通常通信時にマスター装置からコマンドを８ｂｉｔ長のデータ長で送信するものでもある。
【００１５】
８ｂｉｔ部分コマンド受信手段は、スレーブ装置で構成されている１６ｂｉｔ長のシフトレジスタの８ｂｉｔを部分的に用いることによってマスター装置から送信される８ｂｉ長のコマンドを受信するものである。
【００１６】
８ｂｉｔ部分ステータス返信手段は、スレーブ装置で構成されている１６ｂｉ長のｔシフトレジスタの８ｂｉｔを部分的に用いることによってマスター装置から送信される８ｂｉｔ長のコマンドに対応した返信ステータスをマスター装置に返信するものである。
【００１７】
［手段３］
本出願に係る第３の発明は、請求項１、２記載の通信装置において、マスター装置から通信データ長問い合わせコマンドもしくは通信データ長設定コマンド送信時に、コマンドを８ｂｉｔ長のコマンドとして連続２回送信する８ｂｉｔ重複コマンド送信手段と、スレーブ装置の１６ｂｉｔ長に構成されたシフトレジスタで８ｂｉｔ長のコマンドを連続２回受信する８ｂｉｔ重複コマンド受信手段と、マスター装置からの２個の同じ８ｂｉｔ長のコマンドに対して、１６ｂｉｔ長のシフトレジスタを介して８ｂｉｔ長のステータスを２個返信する８ｂｉｔ重複ステータス返信手段とを有することを特徴とする通信装置。
【００１８】
［作用３］
上記構成において、８ｂｉｔ重複コマンド送信手段は、マスター装置がスレーブ装置に通信データ長を問い合わせる際に、スレーブ装置のシフトレジスタが１６ｂｉｔ長のコマンドを受信可能なように構成されていた場合、８ｂｉｔ長のデータ長問い合わせコマンドを２回連続してスレーブ装置に送信するものである。８ｂｉｔ重複コマンド受信手段は、スレーブ装置でマスター装置から連続した同じ内容の２個の８ｂｉｔ長のコマンドを受信するものである。
【００１９】
８ｂｉｔ重複ステータス返信手段は、マスター装置からの８ｂｉｔ長の２個の同じ内容のコマンドに対して、８ｂｉｔ長の返信ステータスを１６ｂｉｔ長ののシフトレジスタに２個の８ｂｉｔ長の返信ステータスを設定し、マスター装置に返信するものである。
【００２０】
【発明の実施の形態】
（実施形態１）
本発明に係る第１、２の請求項の実施形態１を以下に述べる。
【００２１】
図１は本発明の特徴を表す図面であり、同図において１００はマスター装置を表しており、１０１、１０２はスレーブ装置を表している。ただし、本実施形態では、１つの１００マスター装置に２つの１０１、１０２スレーブ装置が接続した状態を示してあるが、スレーブ装置の接続の構成は他のものであっても構わない。１００マスター装置、１０１、１１２スレーブ装置は通信の為の各種信号線で接続されており、／Ｔｘは、１００マスター装置からコマンドを送信する信号線であり、１０１、１０２スレーブ装置ではコマンド受信に用いる。／Ｒｘは、１０１、１０２スレーブ装置から１００マスター装置へ、受信したコマンドに対応したステータスを返信する信号線である。／ＣＬＫは１００マスター装置から１０１、１０２スレーブ装置ヘデータを送受信する際に基準となるクロックを出力する為の信号線である。／ＳＴＲＯＢＥは１００マスター装置から／Ｔｘを用いて送信コマンドを１０１、１０２スレーブ装置に送信する際に、各スレーブ装置がコマンドを取り込む時の基準となる信号を出力するものである。／ＳＴＲＯＢＥの出力は、１００マスター装置で一定時間ごとにＨｉｇｈ（Ｈ）もしくはＬｏｗ（Ｌ）に切り替えるものもしくは、１００マスター機器からコマンドを送信するタイミングで切り替えるものとする。１０３、１０４、１１０は８ｂｉｔ長のデータを１ｂｉｔづつ／ＣＬＫ信号を基準として下位ｂｉｔ方向にシフトしながら取り込むこができるシフトレジスタであり、／ＣＬＫの立ち上がりもしくは立ち下がりのエッジを基準にして１０１、１０２スレーブ装置がマスター装置からのデータを／Ｔｘを経由して受け取るものである。つまり、１００マスター装置を上流とした時に下流のスレーブ装置がデータを受信、もしくはさらに下流のスレーブ装置にデータを送信する際にデータを１ｂｉｔずつシフトしながら転送するものである。また、各スレーブ装置は／ＳＴＲＯＢＥ信号がＨの時のみ受信したコマンドに対応した返信ステータスを１０３、１０４、１１０シフトレジスタに設定することができるものとする。１０５、１０６は１０１スレーブ機器が１００マスター装置からのコマンドを、シフトレジスタ１０４を経由するかどうかを選択する為の切り替え可能なスイッチである。図１の状態であれば／Ｔｘ上の信号は、シフトレジスタ１０４を経由せずに切り離してシフトレジスタ１１０へ送信することができる。また、不図示であるが、スイッチ１０５、１０６を切り替えることによって、シフトレジスタ１０３、１０４を接続することができ、１０１スレーブ装置のシフトレジスタを１６ｂｉｔ長に構成することができる。１０７、１１１はスレーブ装置の接続時に、下流に接続するスレーブ装置の有無によって／Ｔｘ、／Ｒｘの接続を切り替えるスイッチであり、図１では、／Ｒｘを下流の１０２スレーブ装置２に接続するためにスイッチを設定してある。１１１スイッチは１０２スレーブ装置の下流にスレーブ装置が接続されていない為に／Ｔｘに接続するように設定されている。また、不図示であるが、１０１スレーブ装置の下流にスレーブ装置が接続されていない場合は、スイッチ１０７を切り替えることによって／Ｒｘを／Ｔｘに接続することができ、また同じように不図示であるが、１０２スレーブ装置の下流にスレーブ装置を接続した場合、下流の装置の／Ｒｘに接続するように１１１スイッチを切り替えることができる。１０７、１１１スイッチの切り替えは、１０１、１０２スレーブ装置に電源が投入された直後に、１０９、１１２ＣＰＵによって判断され、切り替えが行われる。１０１、１０２スレーブ装置の電源ＯＮ直後に上流側の／Ｒｘ信号線をＬの状態に設定しておくことで、１０１スレーブ装置では下流側の／Ｒｘの状態がＬであることから１０２スレーブ装置が接続されていることが判断でき、スイッチ１０７を下流側の／Ｒｘに接続するように設定する。１０２スレーブ装置では下流側の／Ｒｘの状態がＨであることから下流にスレーブ装置が接続されていないことが判断でき、１１１スイッチを／Ｔｘに接続するように設定する。１０７、１１１スイッチを切りかえることによって、各スレーブ装置の／Ｔｘ、／Ｒｘの信号線接続を行い、１００マスター装置から全スレーブ装置を経由した信号線のループを形成することができる構成となっている。なお、このループ形成の方法は、他の方法であっても構わないものとする。
【００２２】
１００マスター装置の１０８はマスター装置での通信を制御するＣＰＵである。１０８ＣＰＵには、スレーブ装置にコマンドを送信するための信号線／Ｔｘと通信データを送信、受信するための基準となるクロックを１０１スレーブ装置と１０２スレーブ装置に出力する／ＣＬＫ、１０１スレーブ装置と１０２スレーブ装置からステータスを受信する為の／Ｒｘ、１０１スレーブ装置と１０２スレーブ装置でデータを取り込む際の基準となる信号を出力する／ＳＴＲＯＢＥが接続されている。また、１０８ＣＰＵには、１００マスター装置と１０１スレーブ装置と１０２スレーブ装置間の通信処理を行う際に必要なデータを設定する為の領域として、データの読み込みと書き込みが可能な１０８ａＲＡＭが組み込まれている。また、１００マスター装置から通信を制御する為のソフトウェアがあらかじめ書き込まれているデータの読み込みのみ可能な１０８ｂＲＯＭと、通信処理の際に時間の管理を行う為の１０８ｃタイマが組み込まれている。ただし、１０８ａＲＡＭ、１０８ｂＲＯＭ、１０８ｃタイマは、１０８ＣＰＵの外部に構成されていても構わないものとする。
【００２３】
１０１スレーブ装置の１０９ＣＰＵは、１０１スレーブ装置の通信を制御するものである。１０９ＣＰＵには、１００マスター装置と１０１スレーブ装置間の通信処理を行う際に必要なデータを設定する為の領域として、１０９ａＲＡＭ、１０９ｂＲＯＭ、１０９ｃタイマが組み込まれている。ただし、１００マスター装置と同様に１０９ａＲＡＭ、１０９ｂＲＯＭ、１０９ｃタイマは、１０９ＣＰＵの外部に構成されていても構わないものとする。１０９ＣＰＵは、１０３、１０４シフトレジスタから通信データであるコマンドを取り込むことや、１０３、１０４シフトレジスタに返信ステータスを設定すること、１０５、１０６、１０７スイッチの切り替えを行うこと、１０３、１０４シフトレジスタからデータを取り込む際のタイミングを／ＳＴＲＯＢＥ信号から入力することを処理するものである。１１２は１０２スレーブ装置のＣＰＵであり、１１２ａＲＡＭ、１１２ｂＲＯＭ、１１２ｃタイマが１０１スレーブ装置と同様に組み込まれているか外部に構成されているものとする。
【００２４】
なお、図１の１０１スレーブ装置は、１０３、１０４シフトレジスタ２個を直列に接続したスレーブ装置の一例を示したものであり、１６ｂｉｔ長と８ｂｉｔ長のデータを格納することができるものであれば、他のものでスレーブ装置として構成されていても構わないとする。また、１０２スレーブ装置は、８ｂｉｔ長のデータを８ｂｉｔ長の１１０シフトレジスタに格納することができるものの一例を示したものであり、８ｂｉｔ長のデータを格納することができるものであれば、他のものでスレーブ装置として構成されていても構わないものである。
【００２５】
図２は、１００マスター装置と１０１、１０２スレーブ装置間の８ｂｉｔ長のコマンド３個と８ｂｉｔ長のステータス３個の送受信データと各信号線の状態を示したものである。１００マスター装置は、／ＳＴＲＯＢＥがＨである期間に１０１、１０２スレーブ装置に送信するコマンドの８ｂｉｔ長のデータ３個を１０８ａＲＡＭの領域に設定して、／ＳＴＲＯＢＥをＬに設定した後、／ＣＬＫの出力と共に／Ｔｘで１０１、１０２スレーブ装置に最下位ｂｉｔ（ＬＳＢ）から送信する。ただし、コマンドデータを送信する際は最上位ｂｉｔ（ＭＳＢ）から送信しても構わないものとする。
【００２６】
／ＣＬＫをＬ出力する回数は、１００マスター装置の下流に接続されている１０１、１０２スレーブ装置の８ｂｉｔ長のシフトレジスタの構成が３個直列で接続されている場合、８（ｂｉｔ）×３回としたものである。この時、１０１、１０２スレーブ装置の１０３、１０４、１１０シフトレジスタにあらかじめ設定されている８ｂｉｔ長のステータスデータ３個を／Ｒｘを経由して最上位ｂｉｔ（ＭＳＢ）から１００マスター装置に返信する。
【００２７】
１００マスター装置では、／Ｒｘを経由して受信したステータスを一時的に保存する領域を１０８ａＲＡＭに確保しておく。／ＣＬＸ出力終了後１００マスター装置が／ＳＴＲＯＢＥをＨに設定した時点で、１０１、１０２スレーブ装置の１０３、１０４、１１０シフトレジスタに転送されているコマンドデータを１０９、１１２ＣＰＵに取り込む。また、／ＳＴＲＯＢＥがＨの状態であるうちに受信コマンドに対応した返信ステータスを１０３、１０４、１１０シフトレジスタに設定し、１００マスター装置からの次のコマンド受信時に返信する準備を行う。
【００２８】
１００マスター装置が受信するステータスは、マスター機器からコマンドを１０１、１０２スレーブ装置にＬＳＢから順に送信した場合、ＬＳＢから順に受信するものとし、ＭＳＢからコマンドを送信した場合、ＭＳＢからステータスを受信するものとする。
【００２９】
図３は、１００マスター装置と１０１、１０２スレーブ装置間の１６ｂｉｔ長のコマンド１個と８ｂｉｔ長のコマンドを１個、８ｂｉｔ長ステータス１個と１６ｂｉｔ長のステータス１個の送受信データと各信号線の状態を示したものである。ここで、１０３、１０４シフトレジスタは、１０５、１０６スイッチによって直列に接続され、１６ｂｉｔ長のシフトレジスタを構成しているものとする。
【００３０】
１００マスター装置は、／ＳＴＲＯＢＥがＨである期間に１０１、１０２スレーブ装置に送信する１６ｂｉｔ長のコマンド１個と８ｂｉｔ長のコマンド１個を１０８ａＲＡＭの領域に設定して、／ＳＴＲＯＢＥをＬに設定した後、／ＣＬＸの出力と共に／Ｔｘで１０１、１０２スレーブ装置に送信する。
【００３１】
／ＣＬＫをＬ出力する回数は、１００マスター装置の下流に接続されている１０１、１０２スレーブ装置のシフトレジスタの構成が１６ｂｉｔ長のシフトレジスタ（１０３、１０４）と８ｂｉｔ長のシフトレジスタで構成されて場合、１６（ｂｉｔ）×１＋８（ｂｉｔ）×１回としたものである。この時、１０１、１０２スレーブ装置の１０３、１０４、１１０シフトレジスタにあらかじめ設定されている８／１６ｂｉｔ長のステータスデー夕を／Ｒｘを経由して１００マスター装置に返信する。
【００３２】
１００マスター装置では、／Ｒｘを経由して受信したステータスを一時的に保存する領域を１０８ａＲＡＭに確保しておく。／ＣＬＫ出力終了後１００マスター装置が／ＳＴＲＯＢＥをＨに設定した時点で、１０１、１０２スレーブ装置の１０３、１０４、１１０シフトレジスタに転送されているコマンドデータを１０９、１１２ＣＰＵに取り込む。また、／ＳＴＲＯＢＥがＨの状態であるうちに受信コマンドに対応した返信ステータスを１０３、１０４、１１０シフトレジスタに設定し、１００マスター装置からの次のコマンド受信時にステータスを送信する準備を行う。
【００３３】
図４は１００マスター装置から１０１、１０２スレーブ装置に通信データ長の問い合わせと、スレーブ装置の接続個数を確認する処理と、１０１、１０２スレーブ装置に通信データ長を設定させる処理と、通常の通信処理をフローチャートで示したものである。
【００３４】
Ｓ１００はマスター装置の電源ＯＮ直後の処理のスタートである。
【００３５】
Ｓ１０１では１００マスター装置において各スレーブ装置との通信データ長の問い合わせおよび設定と、接続されているスレーブ装置の個数を設定する処理を行う。
【００３６】
Ｓ１０２では、１０１、１０２スレーブ装置に問い合わせた通信データ長を設定するコマンドを送信し、各スレーブ機器との通信データ長を設定する。
【００３７】
Ｓ１０３では、１００マスター装置と１０１、１０２スレーブ装置間の通常の通信処理を示している。なお、通常の通信とは、１０１、１０２スレーブ装置の内部状態等の情報を１００マスター装置からのコマンドと各スレーブ装置からのステータスとして装置間で送受信するものであり、通信データ長問い合わせ、通信データ長設定での通信処理とは異なるものとする。
【００３８】
Ｓ１０４はマスター装置の通信処理を終了することを示している。
以上の処理は、１００マスター装置の１０８ＣＰＵで処理され、処理手順は１０８ｂＲＯＭに書き込まれているソフトウェアから１０８ＣＰＵに読み込まれる。また、処理の実行にあたって各種データを保存、読み込む際に１０８ａＲＡＭに必要な額域を確保し使用する。
【００３９】
図５は図４のＳｌＯｌの処理の詳細をフローチャートで示したものである。
【００４０】
Ｓ２００は１００マスター装置からの通信データ長と接続個数設定処理のスタートである。
【００４１】
Ｓ２０１で、１００マスター装置が１０１、１０２スレーブ装置に通信データ長問い合わせコマンドを送信した回数のカウンタをクリアする。このカウンタは、１０８ａＲＡＭに確保される領域である。次にＳ２０２において１００マスター装置から１０１、１０２スレーブ装置に通信データの送信開姑を通知するため、／ＳＴＲＯＢＥ信号をＬ出力する。
Ｓ２０３は、１００マスター装置から１０１、１０２スレーブ装置に通信データ長を問い合わせるコマンドを／Ｔｘで送信する処理である。この時のデー夕長は８ｂｉｔであり、／ＣＬＫの出力を８回出力することで、１０１、１０２スレーブ装置の１０３，１１０シフトレジスタに８ｂｉｔデータを送信する。
【００４２】
Ｓ２０４では、Ｓ２０３で送信したコマンドの送信カウンタに１加算する。
次に、Ｓ２０５では、１００マスター装置に接続されているスレーブ装置の個数が不明である為、通信データ長問い合わせコマンドを最大接続スレーブ装置の個数分送信するために、最大接続個数分のコマンドを送信したかどうかの判断を行う。最大接続個数分の回数コマンドを送信していなければ、Ｓ２０３に戻り通信データ問い合わせコマンドの送信を繰り返す。
【００４３】
Ｓ２０６では、１０１，１０２スレーブ装置に通信データ長問い合わせコマンドを１０３、１１０シフトレジスタ内から１０９、１１２ＣＰＵ内に取り込むタイミングを指示するために、／ＳＴＲＯＢＥの出力をＨに設定する。
【００４４】
Ｓ２０７でＳ２０３からＳ２０５で使用したコマンド送信カウンタの値をクリアする。
【００４５】
Ｓ２０８では、１００マスター装置から１０１、１０２スレーブ装置に通信データの送信開始を通知する／ＳＴＲＯＢＥ信号をＬ出力する。
【００４６】
Ｓ２０９では、８ｂｉｔ長のダミーコマンドを１０１、１０２スレーブ装置に送信することで、各スレーブ装置のシフトレジスタにセットされている通信データ長返信ステータスを１００マスター装置で読み込む為に送信する。
【００４７】
Ｓ２１０では、Ｓ２０９でダミーコマンドを送信することによって／Ｒｘから通信データ長返信ステータスを受信し、１０８ａＲＡＭにあらかじめ確保してある領域に８ｂｉｔづつ保存する。ここで、始めに受信する通信データ長返信ステータスは、最下流に接続されている１０２スレーブ装置のものである。
【００４８】
Ｓ２１１では、Ｓ２０９で送信した８ｂｉｔ長のダミーコマンドの個数をカウントするためにコマンド送信カウンタに１加算する。
【００４９】
Ｓ２１２では、Ｓ２０９で送信したダミーコマンドを／Ｒｘで受信したか判断し、受信していなければＳ２１３に進む。受信していれば、接続されている全スレーブ装置から通信データ長返信ステータスが返信されたとして、Ｓ２１４に進む。
【００５０】
Ｓ２１３では、１００マスター装置からダミーコマンドをスレーブ装置の最大接続個数＋１回送信したかどうかをコマンド送信カウンタの値と、あらかじめ１０８ｂＲＯＭに保存されている最大接続個数の値＋１とを比較して判断し、送信していなければＳ２０９に進む。すでに送信していれば、Ｓ２１４のエラー処理を行い、処理を終了する。
【００５１】
Ｓ２１５では、１０１、１０２スレーブ装置に対して、１００マスター装置からのダミーコマンドを１０３、１１０シフトレジスタから１０９、１１２ＣＰＵに取り込むことを指示するため、／ＳＴＲＯＢＥをＨに設定する。
【００５２】
Ｓ２１６では、Ｓ２１０で保存した通信データ長返信ステータスの個数から接続されているスレーブ装置の個数として１０８ａＲＡＭに保存する。
【００５３】
Ｓ２１７で１００マスター装置から１０１、１０２スレーブ装置への通信データ長問い合わせとスレーブ装置の接続個数設定を終了する。
【００５４】
以上のＳ２００からＳ２１７の処理で１００マスター装置は、各スレーブ装置の通信データ長と接続個数を把握することができる。
【００５５】
図６は図４のＳ１０２スレーブ装置通信データ長設定処理の詳細をフローチャートで示したものである。
【００５６】
Ｓ３００は１００マスター装置から１０１、１０２スレーブ装置への通信データ長を設定する処理のスタートである。
【００５７】
Ｓ３０１において１０１、１０２スレーブ装置にコマンドの送信開始を通知するため、／ＳＴＲＯＢＥ信号をＬ出力する。
【００５８】
Ｓ３０２では、Ｓ２１０で１０８ａＲＡＭに保存した返信ステータスの内容を基に、最下流に接続されている１０２スレーブ装置から／Ｔｘで８ｂｉｔ長のコマンドである通信データ長指定コマンドを送信する。
【００５９】
Ｓ３０３では、接続されているスレーブ装置すべてに通信データ長設定コマンドを送信したか判断し、送信していなければＳ３０２に戻り、通信データ長持定コマンドを送信する。送信していれば、Ｓ３０４において、１０１，１０２スレーブ装置に通信データ長設定コマンドを１０３、１１０シフトレジスタ内から１０９、１１２ＣＰＵ内に取り込むタイミングを指示するために、／ＳＴＲＯＢＥ信号をＨ出力する。
【００６０】
次に、Ｓ３０５でコマンド送信カウンタをクリアする。
【００６１】
Ｓ３０６において１００マスター装置から１０１、１０２スレーブ装置にデータ送信開始を通知するために／ＳＴＲＯＢＥ信号をＬ出力する。
【００６２】
Ｓ３０７では、１００マスター装置がＳ３０２で送信した通信データ長設定コマンドに対して、設定できたかどうか（完了ｏｒＮＧ）の返信ステータスを／Ｒｘを経由して受信する為に８ｂｉｔ長のダミーコマンドを／Ｔｘで１０１、１０２スレーブ装置に送信する。
【００６３】
Ｓ３０８では、Ｓ３０７で８ｂｉｔ長のダミーコマンドを送信することによって／Ｒｘを経由して通信データ長設定の返信ステータスを受信し、１０８ａＲＡＭにあらかじめ確保してある領域に８ｂｉｔづつ保存する。
【００６４】
Ｓ３０９では、Ｓ３０７で送信した８ｂｉｔ長のダミーコマンドの個数をカウントするためにコマンド送信カウンタに１加算する。
【００６５】
Ｓ３１０では、Ｓ３０７で送信したダミーコマンドを／Ｒｘを経由して受信したか判断し、受信していなければ次のＳ３１１に進む。受信していれば、接続されている全スレーブ装置から通信データ長設定の返信ステータスが返信されたとして、Ｓ３１３に進む。
【００６６】
Ｓ３１１では、１００マスター装置からダミーコマンドを接続されているスレーブ装置の８ｂｉｔ長のシフトレジスタ個数＋１回送信したかどうかをコマンド送信カウンタの値と比較することで判断する。送信していなければ、Ｓ３０７に戻る。送信していれば、通信エラーが発生したとしてエラー処理をＳ３１２で行い、処理を終了する（Ｓ３１５）。ここで、接続されているスレーブ装置の８ｂｉｔ長のシフトレジスタの個数は、あらかじめ１０８ａＲＡＭに保存されている返信ステータスの内容から、８ｂｉｔ長の通信データによる通信が可能なスレーブ装置の個数と、１６ｂｉｔ長の通信データによる通信が可能であるスレーブ装置の個数の２倍を加算したものとして判断できる。
【００６７】
Ｓ３１３では、１０１、１０２スレーブ装置に対して、１００マスター装置からのダミーコマンドを１０３、１１０シフトレジスタから１０９、１１２ＣＰＵに取り込むことを指示するため、／ＳＴＲＯＢＥをＨに設定する。
【００６８】
Ｓ３１４では、Ｓ３０８で保存した通信データ長設定の返信ステータスを基にして接続されている各スレーブ装置の通信データ長を再確認／設定し、１０８ａＲＡＭに保存する。
【００６９】
Ｓ３１５で１００マスター装置から１０１、１０２スレーブ装置への通信データ長の設定を終了する。
【００７０】
以上のＳ３００からＳ３１５の処理で１００マスター装置は、各スレーブ装置の通信データ長を設定することができる。
【００７１】
図７はマスター装置からコマンドを１０１、１０２スレーブ装置に送信する通常通信（図２のＳ１０３）の詳細をフローチャートで示したものである。Ｓ４００は通常通信のスタートである。
【００７２】
Ｓ４０１は１０８ａＲＡＭ内に設定されている１０１、１０２スレーブ装置の通信データ長を基にして、１０１、１０２スレーブ装置に送信するコマンドのデータ長を決定し、送信するコマンドを１０８ａＲＡＭに保存する。
【００７３】
Ｓ４０２において１０１、１０２スレーブ装置にコマンドの送信開始を通知するため、／ＳＴＲＯＢＥ信号をＬ出力する。
【００７４】
Ｓ４０３では、１０８ａＲＡＭに保存されているコマンドを１０１、１０２スレーブに送信する。
【００７５】
この時に／ＣＬＫから出力するクロック数は、送信するデータ長をもとに設定するものとする。
【００７６】
Ｓ４０４では、通常通信時のコマンドに対応した返信ステータスを最下流の１０２スレーブ装置から受信し、１０８ａＲＡＭに保存する。
【００７７】
Ｓ４０５では、接続されている全スレーブ装置に１００マスター装置から１０８ａＲＡＭ内のコマンドを送信したかどうかの判断を行い、送信するコマンドが残存していればｓ４０３に戻り、コマンド送信を繰り返す。全てのコマンドを送信した場合、次のＳ４０６に進む。
【００７８】
Ｓ４０６では、１０１、１０２スレーブ装置に対して、１００マスター装置からのコマンドをシフトレジスタから１０９、１１２ＣＰＵに取り込むことを指示するため、／ＳＴＲＯＢＥをＨに設定する。
【００７９】
Ｓ４０７では、１０８ａに保存されている返信ステータスの内容から、マスター装置の各種処理をおこない、Ｓ４０８で送信すべきコマンドが有るかどうかを判断する。他に送信すべきコマンドがあれば、Ｓ４０１にもどり、コマンド送信の準備を行う。コマンドの送信が終了した際はＳ４０９でコマンド送信を終了する。
【００８０】
図８は１０１スレーブ装置が、１００マスター装置から通信データ長問い合わせコマンドを受信した際に通信データ長を返信する処理と、通信データ長設定コマンドを受信した際の１０３、１０４シフトレジスタの接続設定を行う処理と、通常通信時の処理をフローチャートで示したものである。
【００８１】
Ｓ５００は、処理のスタートである。
【００８２】
Ｓ５０１では、１０１スレーブ装置のコマンド受信を、電源ＯＮ直後１０４シフトレジスタを介せずに１０３シフトレジスタの８ｂｉｔのデータ長で行うため、１０５、１０６スイッチを１０４シフトレジスタ切り離しの状態に設定する。次に、Ｓ５０２で１００マスター装置からの／ＳＴＲＯＢＥ出力を監視し、Ｌであれば１００マスター装置からデータが／Ｔｘを介して送信されている最中であるため、Ｈに変化して１０３シフトレジスタ内の８ｂｉｔ長のステータスを１０９ＣＰＵに取り込むことができる状態になるまで待つ。／ＳＴＲＯＢＥがＨに変化すると、Ｓ５０３で１０４シフトレジスタの切り離しがされているかどうかの判断を行い、切り離されていれば１０３シフトレジスタ内のみのデータを１０９ａＲＡＭに取り込む（Ｓ５０４）。切り離されていなければ１６ｂｉｔ長のデータを１０１スレーブ装置が送受信できるものとして１０３、１０４シフトレジスタの内容を１０９ａＲＡＭに取り込む（Ｓ５０５）。
【００８３】
Ｓ５０６では、Ｓ５０４、Ｓ５０５で１０９ａＲＡＭに取り込んだ内容が８ｂｉｔ長の通信データ長問い合わせコマンドであるかどうかを判断し、そうであれば、Ｓ５０７で通信データ長を１０３シフトレジスタに、返信ステータスとして設定し、Ｓ５０８で／ＳＴＲＯＢＥがＬに変化するまで待ち、Ｌに変化したらＳ５０２に戻り、次のコマンドを受信する。
【００８４】
Ｓ５０６で通信データ長問い合わせコマンドの受信ではなく他のコマンドと判断した場合、Ｓ５０９で８ｂｉｔ長の通信データ長設定コマンドであるかどうかの判断を行う。通信データ長設定コマンドであれば、Ｓ５１０で通信データ長設定コマンドが、１６ｂｉｔ長の設定であるか、８ｂｉｔ長の設定であるかを判断し、１６ｂｉｔ長の設定であれば、Ｓ５１１で１０５、１０６スイッチを切り替えて１０４シフトレジスタを１０３シフトレジスタに接続する処理を行う。この事によって、１０１スレーブ装置は、１０３、１０４シフトレジスタを用いることによって、１６ｂｉｔ長のコマンド、ステータスを１００マスター装置との間で送受信することができるようになる。次にＳ５１２で１０３、１０４シフトレジスタに、１６ｂｉｔ長での通信データ長を設定したことを１００マスター装置にステータスとして返信するため、通信データ長設定完了ステータスを設定する。
【００８５】
Ｓ５１０で８ｂｉｔ長の設定であると判断した場合、１０４シフトレジスタの接続を行わず、Ｓ５１３で１０３シフトレジスタに、８ｂｉｔ長での通信データ長を設定したことを１００マスター装置にステータスとして返信するため、通信データ長設定完了ステータスを設定する。
【００８６】
Ｓ５１４では、Ｓ５０９で通信データ長設定コマンドを受信したと判断しなかった場合、通常のコマンドを受信したものとし、１０５、１０６スイッチが、１０４シフトレジスタに接続されているかどうかの判断（１６／８ｂｉｔ長通信）をおこない、接続されていれば、１６ｂｉｔ長のコマンド受信として、そのコマンドに対応した１６ｂｉｔステータスの返信を行うため、１０３、１０４シフトレジスタに返信ステータスを設定する。Ｓ５１４で接続されていないと判断した場合、８ｂｉｔ長のコマンドを受信したとしてＳ５１６においてそのコマンドに対応した８ｂｉｔ長のステータスの返信を行うため、１０３シフトレジスタに返信ステータスを設定する。Ｓ５１２、Ｓ５１３、Ｓ５１５、Ｓ５１６の処理の後は、Ｓ５０８に戻り、／ＳＴＲＯＢＥがＬに変化するまで待つ。
【００８７】
以上Ｓ５００から５１６の処理によって、１０１スレーブ装置の通信データ長設定と通常の通信処理を行うことができる。
【００８８】
図９は、１０２スレーブ装置が、１００マスター装置から通信データ長問い合わせコマンドを受信した際に通信データ長を返信する処理と、通信データ長設定コマンドを受信した際の処理と、通常通信時の処理をフローチャートで示したものである。
【００８９】
Ｓ６００は、処理のスタートである。
【００９０】
Ｓ６０１で１００マスター装置からの／ＳＴＲＯＢＥ出力を監視し、Ｌであれば１００マスター装置からデータが／Ｔｘを介して送信されている最中であるため、打に変化して１１０シフトレジスタ内の８ｂｉｔ長データを１０９ＣＰＵに取り込むことができる状態になるまで待つ。／ＳＴＲＯＢＥがＨに変化すると、Ｓ６０２で１１０シフトレジスタ内の８ｂｉｔ長のデータを１１２ａＲＡＭに保存する。
【００９１】
Ｓ６０３では、Ｓ６０２で１１２ａＲＡＭに保存したデータが、通信データ長問い合わせコマンドであるかどうか判断し、Ｓ６０４またはＳ６０６に進む。通信データ長問い合わせコマンドであればＳ６０４で１１０シフトレジスタに通信データ長を８ｂｉｔの返信ステータスとして設定する。
【００９２】
Ｓ６０５では、／ＳＴＲＯＢＥがＬに変化するまで待ち、Ｌに変化したらＳ６０１に戻り、次のコマンドを受信する。
【００９３】
Ｓ６０６では受信したデータが８ｂｉｔ長の通信データ長設定コマンドであるかどうかの判断を行い、そうであればｓ６０７に進む。
【００９４】
Ｓ６０７では、通信デー夕長設定コマンドが１６ｂｉｔ長データの通信を設定するものであれば、１１０シフトレジスタに通信データ長設定ＮＧステータスを返信ステータスとして設定し（Ｓ６０８）、Ｓ６０５に戻る。８ｂｉｔ長設定の通信を設定するものであればＳ６０９に進み１１０シフトレジスタに通信データ長設定完了ステータスを設定し、Ｓ６０５に戻る。
【００９５】
Ｓ６０６で通信データ長設定コマンドではないと判断した時Ｓ６１０に進み、通常コマンド受信時のステータスを１１０シフトレジスタに設定し、Ｓ６０５に戻る。
【００９６】
以上Ｓ６００から６１０の処理によって、１０２スレーブ装置の通信データ長設定と通常の通信処理を行うことができる。
【００９７】
ここまで述べたように、通信データ長を設定するまで８ｂｉｔ長のデータ長で通信を行い、各スレーブ装置でシフトレジスタの構成にあわせた設定を行えば、１００マスター装置と１０１、１０２スレーブ装置の通信を行うことができ、８ｂｉｔもしくは１６ｂｉｔのスレーブ装置の混在した構成でのマスター装置との通信を行うことができる。なお、スレーブ装置の接続の構成は、本実施形態１の構成に限定するものではない。
【００９８】
（第２の実施形態）
本発明に係る第３の請求項の実施形態を実施形態２として以下に述べる。
【００９９】
本実施形態２では、実施形態１で述べた１００マスター・装置と１０２スレーブ装置の処理と構成は共通のものであり、１０１スレーブ装置での１０３、１０４シフトレジスタの接続処理と１００マスター装置からのコマンド受信処理が異なる。
【０１００】
図１０は、１０１スレーブ装置が、１００マスター装置から通信データ長問い合わせコマンドを受信した際に通信データ長を返信する処理と、通信データ長設定コマンドを受信した際の１０３、１０４シフトレジスタのステータス返信方法の設定を行う処理と、通常通信時の処理をフローチャートで示したものである。
【０１０１】
ただし、１００マスター装置から送信される８ｂｉｔ長の通信データ長閑い合わせコマンドの個数は、スレーブ装置の最大接続数ｎの２倍（２ｎ個）であり、その返信ステータスを受信する際に送信する８ｂｉｔ長のダミーコマンドの個数は、２ｎ＋１個である。
【０１０２】
Ｓ７００は、処理のスタートである。
【０１０３】
まず、Ｓ７０１では、１０５、１０６スイッチで１０３、１０４シフトレジスタを直列に接続する処理を行う。
【０１０４】
Ｓ７０２では、１００マスター装置からの／ＳＴＲＯＢＥ出力を監視し、Ｌであれば１００マスター装置からデータが／Ｔｘを介して送信されている最中であるため、Ｈに変化して１０３、１０４シフトレジスタ内の８ｂｉｔ長のデータ２個を１０９ＣＰＵに取り込むことができる状態になるまで待つ。／ＳＴＲＯＢＥがＨに変化すると、Ｓ７０３で１０３、１０４シフトレジスタ内の８ｂｉｔ長のデータ２個を１０９ａＲＡＭに保存する。ただし、Ｓ７０３で１０９ａＲＡＭに保存するデータは、１６ｂｉｔ長のデー夕１個もしくは８ｂｉｔ長のデータ２個のどちらでも、コマンドとして解釈できるものである。
【０１０５】
次に、Ｓ７０４において、Ｓ７０３で受信したコマンドが通信データ長問い合わせコマンド（２個）であるかどうかの判断を行い、そうであればＳ７０５に進み１０３、１０４シフトレジスタに通信データ長を内容とした返信ステータスを８ｂｉｔ長でそれぞれに設定し、Ｓ７０６で／ＳＴＲＯＢＥがＬに変化するまで待ち、Ｌに変化したらＳ７０２に戻り、次のコマンドを受信する。
【０１０６】
Ｓ７０４で通信データ長問い合わせコマンドではないコマンドの受信と判断した場合、Ｓ７０７に進み、通信データ長設定コマンドであるかどうかの判断を行う。通信データ長設定コマンドであれば、Ｓ７０８でそのコマンドの内容が１６ｂｉｔ長の設定を行うものかどうかの判断を行い、Ｓ７０９で１０３、１０４シフトレジスタを１６ｂｉｔ長のデータ送受信に用いる設定を行う。
【０１０７】
次にＳ７１０で通信データ長設定完了ステータスを１６ｂｉｔ長ステータスとして１０３、１０４シフトレジスタに設定する。Ｓ７０８で通信データ長設定コマンドの内容が８ｂｉｔ長の設定を行うものであれば、Ｓ７１１で１０５、１０６スイッチを切り替えて１０４シフトレジスタを切り離す設定を行う。次にＳ７１２で１０３シフトレジスタに８ｂｉｔ長の返信ステータスを設定する。
【０１０８】
Ｓ７０７で通信データ長設定コマンドの受信では無いと判断した場合、通常コマンドの通信と判断し、Ｓ７１３に進み、１０３、１０４シフトレジスタを用いる１６ｂｉｔ長に設定されているかどうかの判断を行う。１６ｂｉｔ長の設定であれば、Ｓ７１４で１０３、１０４シフトレジスタの内容が１６ｂｉｔ長のコマンドであるとして１６ｂｉｔ長の返信ステータスを１０３、１０４シフトレジスタに設定する。
【０１０９】
１６ｂｉｔ長に設定されていなければ、Ｓ７１５で１０３シフトレジスタに８ｂｉｔ長の返信ステータスを設定する。
【０１１０】
Ｓ７１０、Ｓ７１２、Ｓ７１４、Ｓ７１５の処理の後は、Ｓ７０６に戻り、／ＳＴＲＯＢＥがＬに変化するまで待つ。
【０１１１】
以上Ｓ７００から７１５の処理によって、１０１スレーブ装置の通信データ長の返信と通信データ長設定、通常の通信処理を行うことができる。
【０１１２】
【発明の効果】
以上説明したように、本出願にかかる第１から３の発明によれば、マスター装置と複数のスレーブ間の通信データの長さが８ｂｉｔもしくは１６ｂｉｔであったとしても、８ｂｉｔもしくは１６ｂｉｔの通信データ長のスレーブ装置を混在させて接続でき、装置間の通信を、従来の通信に関わるソフトウェア変更と、シフトレジスタの切り離しや接続を行うことによって、実現できる。
【図面の簡単な説明】
【図１】本発明の第１、２の実施形態に係る装置間の構成を説明する図である。
【図２】本発明の第１、２の実施形態に係る装置間の送受信データと各信号線の状態を示した図である。
【図３】本発明の第１、２の実施形態に係る装置間の送受信データと各信号線の状態を示した図である。
【図４】本発明の第１、２の実施形態に係るマスター装置の処理を示したフローチャートである。
【図５】本発明の第１の実施形態に係るマスター装置の処理を示したフローチャートである。
【図６】本発明の第１の実施形態に係るマスター装置の処理を示したフローチャートである。
【図７】本発明の第１の実施形態に係るマスター装置の処理を示したフローチャートである。
【図８】本発明の第１の実施形態に係るスレーブ装置の処理を示したフローチャートである。
【図９】本発明の第１の実施形態に係るスレーブ装置の処理を示したフローチャートである。
【図１０】本発明の第２の実施形態に係るスレーブ装置の処理を示したフローチャートである。
【符号の説明】
１００　マスター装置
１０１　スレーブ装置
１０２　スレーブ装置
１０３、１０４、１１０　シフトレジスタ
１０８、１０９、１１２　各装置のＣＰＵ
【図１】
2004015321.tif 000003
【図２】
2004015321.tif 000004
【図３】
2004015321.tif 000005
【図４】
2004015321.tif 000006
【図５】
2004015321.tif 000007
【図６】
2004015321.tif 000008
【図７】
2004015321.tif 000009
【図８】
2004015321.tif 000010
【図９】
2004015321.tif 000011
【図１０】
2004015321.tif 000012