(57)【要約】【課題】電力用半導体素子を２つ以上並列接続して駆動する場合に、或る素子の異常加熱現象や高サージ電圧化を効果的に解消し、素子破壊を防止する。【解決手段】ゲート駆動回路１５から並列接続された電力用半導体素子ＩＧＢＴ１，２を駆動する場合、温度が高くなる側の素子ＩＧＢＴ１に流れる電流Ｉｃ１の微分値をコンパレータ２１により検出し、オフ指令１３が与えられたときアンド回路２２を介してトランス２３の一次巻線を駆動することで、素子のゲート間に接続された二次巻線に電圧を誘起させ、温度が高くなる側の素子ＩＧＢＴ１のゲート電位を上げ、両素子のコレクタ電流Ｉｃ１，Ｉｃ２の電流アンバランスを是正する。【選択図】　　　　図１
2004015910.tif 000002
【特許請求の範囲】
【請求項１】
並列接続された２つの電力用半導体素子のゲートを駆動するゲート駆動回路において、
前記２つの電力用半導体素子のうち温度が高くなる側の素子に流れる電流の微分値を検出する電流微分値検出手段と、その電流微分検出値を電力用半導体素子にターンオフ指令が出ている期間のみ有効とする条件判断回路と、この条件判断回路からの出力により前記温度が高くなる側の素子のゲート電位が高くなるように電圧を印加する電圧印加手段とを設け、ターンオフ時の温度差により２つの素子に流れる電流アンバランスの解消を図ることを特徴とするゲート駆動回路。
【請求項２】
前記電力用半導体素子を３つ以上並列接続するときは、前記温度差が生じる２つの素子間を組として、前記電流微分値検出手段，前記条件判断回路および前記電圧印加手段を設けることを特徴とする請求項１に記載のゲート駆動回路。
【請求項３】
前記電圧印加手段は、前記条件判断回路の出力によって駆動される一次巻線と、この一次巻線と電磁的に結合され前記２つの素子のゲート間に接続される二次巻線とからなるトランスであることを特徴とする請求項１または２のいずれかに記載のゲート駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）などの電力用半導体素子のゲート駆動回路に関する。
【０００２】
【従来の技術】
図４にＩＧＢＴを用いた一般的なインバータの主回路例を示す。
１は直流電源回路（交流入力の場合は整流器＋コンデンサ）、２は直流を交流に変換するインバータ回路、３Ａ，３ＢはＩＧＢＴのゲート駆動回路（各素子対応に設けられる）、４はＩＧＢＴがターンオフする場合のサージ電圧からＩＧＢＴを保護するためのスナバコンデンサ、５はスナバコンデンサ４とインバータ回路２との間の配線インダクタンス、６はモータなどの負荷である。
【０００３】
図５にゲート駆動回路の構成例を示す。７は本回路駆動用電源、８および９はＩＧＢＴをターンオンまたはターンオフさせるためのスイッチ素子で、上位からの指令信号１０および制御部１１からのオン指令信号１２またはオフ指令信号１３によって動作する。１４はゲート抵抗を示す。
図６にＩＧＢＴを並列駆動する際の構成例を示す。上位からの指令信号１０がゲート駆動回路１５に入力され、ゲート抵抗１６，１７を介してそれぞれのＩＧＢＴ１，２が駆動される構成となっている。
【０００４】
【発明が解決しようとする課題】
図７に、ＩＧＢＴを２並列接続した場合のターンオフ波形例を示す。
ＩＧＢＴ１，２を並列接続して駆動するとき、図８に示すように放熱器１８の冷却用ファン１９による風の流れ方向にＩＧＢＴ１，２を上下に配置する構造（スタック構造）にすると、ＩＧＢＴ１とＩＧＢＴ２の温度差によって、ＩＧＢＴのターンオフ波形は実際には図７のように、それぞれのＩＧＢＴ１，ＩＧＢＴ２のコレクタ電流Ｉｃ１，Ｉｃ２がアンバランスな波形となる（図８の例ではＩＧＢＴ１側が風下側にあるため高温状態となり、結果としてＩＧＢＴ１のスイッチング速度が遅くなっている）。
【０００５】
このようなアンバランス現象が発生すると、特定の素子（スイッチング速度の遅い素子）のターンオフ損失が増加し、結果的に異常過熱現象や、特定の素子のターンオフ時の高ｄｉ／ｄｔ（電流変化率）化と、配線インダクタンス（図４の符号５参照）による高サージ電圧化によって、最悪ＩＧＢＴの破壊を招くという現象が発生する可能性がある。
したがって、この発明の課題は、ターンオフ時の電流アンバランス現象を抑制し、異常過熱現象や高サージ電圧化による素子破壊を回避することにある。
【０００６】
【課題を解決するための手段】
このような課題を解決するため、請求項１の発明では、並列接続された２つの電力用半導体素子のゲートを駆動するゲート駆動回路において、
前記２つの電力用半導体素子のうち温度が高くなる側の素子に流れる電流の微分値を検出する電流微分値検出手段と、その電流微分検出値を電力用半導体素子にターンオフ指令が出ている期間のみ有効とする条件判断回路と、この条件判断回路からの出力により前記温度が高くなる側の素子のゲート電位が高くなるように電圧を印加する電圧印加手段とを設け、ターンオフ時の温度差により２つの素子に流れる電流アンバランスの解消を図ることを特徴とする。
【０００７】
上記請求項１の発明においては、前記電力用半導体素子を３つ以上並列接続するときは、前記温度差が生じる２つの素子間を組として、前記電流微分値検出手段，前記条件判断回路および前記電圧印加手段を設けることができる（請求項２の発明）。また、これら請求項１または２の発明においては、前記電圧印加手段は、前記条件判断回路の出力によって駆動される一次巻線と、この一次巻線と電磁的に結合され前記２つの素子のゲート間に接続される二次巻線とからなるトランスとすることができる（請求項３の発明）。
【０００８】
【発明の実施の形態】
図１はこの発明の第１の実施の形態を示す回路図である。
同図において、２０はインダクタンス、２１はこのインダクタンス２０の両端の電圧（ＩＧＢＴのコレクタ電流の微分値相当）を検出し、或るレベル以上のとき所定の信号を出力するコンパレータである。２２はコンパレータ２１の出力信号と、オフ指令信号とのＡＮＤをとる論理演算回路（ＡＮＤ回路）で、その出力はトランス２３の一次側に入力される。
【０００９】
論理演算回路２２の出力がハイレベルになると（図７の期間ｔ１参照）、トランス２３の二次側には矢印方向の電圧が発生する。これにより、ＩＧＢＴ１側のゲート電位Ｖｇ１は上昇する一方、ＩＧＢＴ２側のゲート電位Ｖｇ２は低下する。一般に、ゲート電位の高い方がスイッチング速度が速くなり、ゲート電位が低い方のＩＧＢＴのスイッチング速度は遅くなるので、図１のように構成することによりコレクタ電流Ｉｃ１，Ｉｃ２が、図２に示すようにバランスするようになり、図７との相違は一目瞭然となる。
【００１０】
図３（ａ），（ｂ）にＩＧＢＴのコレクタ電流の微分値を検出するための別の例を示す。同図（ａ）はセンス端子を持ったセンスＩＧＢＴとシャント抵抗２４を用いた例、同図（ｂ）はシャント抵抗２５のみを用いた例である。いずれもシャント抵抗２４，２５の両端の電圧を検出し、微分回路２６，２７により電流の微分値相当を検出するものである。
【００１１】
図９にＩＧＢＴを３並列にした場合の配置例を示す。
この場合、スタック構造的にＩＧＢＴの各温度がＩＧＢＴ１＞ＩＧＢＴ２＞ＩＧＢＴ３となるので、ＩＧＢＴ１とＩＧＢＴ３の間で図１の回路を接続する。また、４並列の場合はＩＧＢＴ１とＩＧＢＴ４，ＩＧＢＴ２とＩＧＢＴ３、またはＩＧＢＴ１とＩＧＢＴ３，ＩＧＢＴ２とＩＧＢＴ４の組み合わせで、１組または２組で実施する。なお、５並列以上の場合も同様である。
【００１２】
【発明の効果】
この発明によれば、温度が高くなる側の素子のゲート電位を上げてターンオフを速め、温度が低くなる側の素子のゲート電位を下げてターンオフを遅くすることで、電流のアンバランスを解消することが可能となる。その結果、特定素子の異常過熱現象や素子破壊を防ぐことができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態を示す回路図である。
【図２】図１の場合の動作を説明するための波形図である。
【図３】電流微分値検出回路の別の例を示す構成図である。
【図４】一般的なインバータ主回路例を示す回路図である。
【図５】図４で用いられるゲート駆動回路の例を示す構成図である。
【図６】素子が並列に接続されている場合のゲート駆動回路例を示す構成図である。
【図７】図６の場合の動作説明図である。
【図８】スタック構造におけるファンによる風の流れ説明図である。
【図９】図８とは異なるスタック構造におけるファンによる風の流れ説明図である。
【符号の説明】
１３…オフ指令、１５…ゲート駆動回路、１６，１７…ゲート抵抗、２０…インダクタンス、２１…コンパレータ、２２…論理演算回路（ＡＮＤ回路）、２３…トランス、２４，２５…シャント抵抗、２６，２７…微分回路。
【図１】
2004015910.tif 000003
【図２】
2004015910.tif 000004
【図３】
2004015910.tif 000005
【図４】
2004015910.tif 000006
【図５】
2004015910.tif 000007
【図６】
2004015910.tif 000008
【図７】
2004015910.tif 000009
【図８】
2004015910.tif 000010
【図９】
2004015910.tif 000011